--- /srv/rebuilderd/tmp/rebuilderd3NIT5g/inputs/qemu-user_10.1.2+ds-1_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderd3NIT5g/out/qemu-user_10.1.2+ds-1_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2025-10-21 05:03:28.000000 debian-binary │ -rw-r--r-- 0 0 0 2244 2025-10-21 05:03:28.000000 control.tar.xz │ --rw-r--r-- 0 0 0 29841052 2025-10-21 05:03:28.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 29857684 2025-10-21 05:03:28.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/qemu-arm │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ Elf file type is EXEC (Executable file) │ │ │ │ Entry point 0x1183d │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x85b4b8 0x0086b4b8 0x0086b4b8 0x00d80 0x00d80 R 0x4 │ │ │ │ - LOAD 0x000000 0x00010000 0x00010000 0x85c25c 0x85c25c R E 0x10000 │ │ │ │ + ARM_EXIDX 0x85b4e8 0x0086b4e8 0x0086b4e8 0x00d80 0x00d80 R 0x4 │ │ │ │ + LOAD 0x000000 0x00010000 0x00010000 0x85c28c 0x85c28c R E 0x10000 │ │ │ │ LOAD 0x85c6dc 0x0087c6dc 0x0087c6dc 0xe92b4 0x20f756c RW 0x10000 │ │ │ │ NOTE 0x000134 0x00010134 0x00010134 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x85c23c 0x0086c23c 0x0086c23c 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x85c26c 0x0086c26c 0x0086c26c 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x85c6dc 0x0087c6dc 0x0087c6dc 0x00038 0x000ec R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x85c6dc 0x0087c6dc 0x0087c6dc 0xa3924 0xa3924 R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -3,21 +3,21 @@ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .note.gnu.build-id NOTE 00010134 000134 000024 00 A 0 0 4 │ │ │ │ [ 2] .rel.dyn REL 00010158 000158 000010 08 A 0 0 4 │ │ │ │ [ 3] .init PROGBITS 00010168 000168 00000c 00 AX 0 0 4 │ │ │ │ [ 4] .iplt PROGBITS 00010174 000174 000020 00 AX 0 0 4 │ │ │ │ - [ 5] .text PROGBITS 000101c0 0001c0 2de672 00 AX 0 0 64 │ │ │ │ - [ 6] .fini PROGBITS 002ee834 2de834 000008 00 AX 0 0 4 │ │ │ │ - [ 7] .rodata PROGBITS 002ee840 2de840 57c67c 00 A 0 0 8 │ │ │ │ - [ 8] .ARM.extab PROGBITS 0086aebc 85aebc 0005fc 00 A 0 0 4 │ │ │ │ - [ 9] .ARM.exidx ARM_EXIDX 0086b4b8 85b4b8 000d80 00 AL 5 0 4 │ │ │ │ - [10] .eh_frame PROGBITS 0086c238 85c238 000004 00 A 0 0 4 │ │ │ │ - [11] .note.ABI-tag NOTE 0086c23c 85c23c 000020 00 A 0 0 4 │ │ │ │ + [ 5] .text PROGBITS 000101c0 0001c0 2de6a4 00 AX 0 0 64 │ │ │ │ + [ 6] .fini PROGBITS 002ee864 2de864 000008 00 AX 0 0 4 │ │ │ │ + [ 7] .rodata PROGBITS 002ee870 2de870 57c67c 00 A 0 0 8 │ │ │ │ + [ 8] .ARM.extab PROGBITS 0086aeec 85aeec 0005fc 00 A 0 0 4 │ │ │ │ + [ 9] .ARM.exidx ARM_EXIDX 0086b4e8 85b4e8 000d80 00 AL 5 0 4 │ │ │ │ + [10] .eh_frame PROGBITS 0086c268 85c268 000004 00 A 0 0 4 │ │ │ │ + [11] .note.ABI-tag NOTE 0086c26c 85c26c 000020 00 A 0 0 4 │ │ │ │ [12] .tdata PROGBITS 0087c6dc 85c6dc 000038 00 WAT 0 0 4 │ │ │ │ [13] .tbss NOBITS 0087c714 85c714 0000b4 00 WAT 0 0 4 │ │ │ │ [14] .init_array INIT_ARRAY 0087c714 85c714 000088 04 WA 0 0 4 │ │ │ │ [15] .fini_array FINI_ARRAY 0087c79c 85c79c 000004 04 WA 0 0 4 │ │ │ │ [16] .data.rel.ro PROGBITS 0087c7a0 85c7a0 0a3300 00 WA 0 0 8 │ │ │ │ [17] .got PROGBITS 0091faa0 8ffaa0 00055c 04 WA 0 0 4 │ │ │ │ [18] .data PROGBITS 00920000 900000 045990 00 WA 0 0 8 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: bf528437bb7736c1e773c113d944d996182ca918 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 4f24a535f885568bcac6bf493f78d01e75014e78 │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -3,630 +3,630 @@ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ 000101c0 <.text>: │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6400ff8 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vrecps.f32 q8, , q12 │ │ │ │ + vsubw.s8 q8, q0, d28 │ │ │ │ @ instruction: 0xf64e0334 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ @ instruction: 0xf64e012e │ │ │ │ - vaddl.s8 q9, d16, d8 │ │ │ │ + vshr.s64 d18, d24, #64 │ │ │ │ vst4.8 {d16-d19}, [pc :128], lr │ │ │ │ vqsub.s64 d23, d21, d27 │ │ │ │ - andeq pc, r0, r1, asr #29 │ │ │ │ + ldrdeq pc, [r0], -r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d17, d20, #64 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vmla.i d17, d16, d0[3] │ │ │ │ blmi 0x902d0 │ │ │ │ adccs pc, r3, #64, 4 │ │ │ │ - mcr2 2, 5, pc, cr12, cr5, {3} @ │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ + mcr2 2, 6, pc, cr4, cr5, {3} @ │ │ │ │ + eorseq r1, r4, r4, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d17, d20, #64 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vmla.i d17, d16, d0[3] │ │ │ │ blmi 0x902fc │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ - mrc2 2, 4, pc, cr6, cr5, {3} │ │ │ │ - eorseq r1, r4, r0, asr #29 │ │ │ │ + mcr2 2, 5, pc, cr14, cr5, {3} @ │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d17, d20, #64 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vmla.i d17, d16, d0[3] │ │ │ │ blmi 0x90328 │ │ │ │ rsbcs pc, sp, #64, 4 │ │ │ │ - mcr2 2, 4, pc, cr0, cr5, {3} @ │ │ │ │ - eorseq r1, r4, ip, asr #29 │ │ │ │ + mrc2 2, 4, pc, cr8, cr5, {3} │ │ │ │ + ldrshteq r1, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmla.f d21, d0, d0[4] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x90354 │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 2, 3, pc, cr10, cr5, {3} @ │ │ │ │ - eorseq r5, r4, r8, ror r7 │ │ │ │ + mcr2 2, 4, pc, cr2, cr5, {3} @ │ │ │ │ + eorseq r5, r4, r8, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + @ instruction: 0xf6430ff8 │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vaddl.s8 q8, d0, d0 │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ blmi 0x90380 │ │ │ │ sbcsvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 2, 2, pc, cr4, cr5, {3} │ │ │ │ - ldrshteq r7, [r4], -r0 │ │ │ │ + mcr2 2, 3, pc, cr12, cr5, {3} @ │ │ │ │ + eorseq r7, r4, r0, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d17, d20, #64 │ │ │ │ @ instruction: 0xf645012f │ │ │ │ - vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ blmi 0x903ac │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - mrc2 2, 1, pc, cr14, cr5, {3} │ │ │ │ - eorseq r1, r5, r4, asr #8 │ │ │ │ + mrc2 2, 2, pc, cr6, cr5, {3} │ │ │ │ + eorseq r1, r5, r4, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d17, d20, #64 │ │ │ │ @ instruction: 0xf645012f │ │ │ │ - vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ blmi 0x903d8 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - mcr2 2, 1, pc, cr8, cr5, {3} @ │ │ │ │ - eorseq r2, r5, r4, ror #14 │ │ │ │ + mcr2 2, 2, pc, cr0, cr5, {3} @ │ │ │ │ + mlaseq r5, r4, r7, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vrsra.s64 q11, q8, #64 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ vcge.s8 d16, d0, d21 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d17, d20, #64 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vmla.i d17, d16, d0[3] │ │ │ │ vhadd.s8 d16, d0, d31 │ │ │ │ vqsub.s64 d18, d5, d30 │ │ │ │ - strlt pc, [r8, #-3599] @ 0xfffff1f1 │ │ │ │ + strlt pc, [r8, #-3623] @ 0xfffff1d9 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - orrne pc, r4, r0, asr #4 │ │ │ │ + @ instruction: 0x11b4f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addsne pc, ip, r0, asr #4 │ │ │ │ + sbcne pc, ip, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s d18, d21, d19 │ │ │ │ - svclt 0x0000fdfb │ │ │ │ - ldrshteq r2, [r5], -ip │ │ │ │ + svclt 0x0000fe13 │ │ │ │ + eorseq r2, r5, ip, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6758c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6440ff8 │ │ │ │ - vrsra.s64 d20, d8, #64 │ │ │ │ + vqdmlal.s q10, d16, d0[2] │ │ │ │ vcge.s8 d16, d13, d21 │ │ │ │ - vmla.f d19, d16, d0[4] │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d31 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vaddl.s8 q10, d0, d20 │ │ │ │ eorscs r0, r2, #47 @ 0x2f │ │ │ │ - stc2l 2, cr15, [r2, #468]! @ 0x1d4 │ │ │ │ + ldc2l 2, cr15, [sl, #468]! @ 0x1d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vmla.f d23, d0, d0[6] │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ blmi 0x90490 │ │ │ │ vhsub.s d18, d21, d2 │ │ │ │ - svclt 0x0000fdcf │ │ │ │ - mlaseq r5, r8, r1, r9 │ │ │ │ + svclt 0x0000fde7 │ │ │ │ + eorseq r9, r5, r8, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vmla.f d23, d0, d0[6] │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmla.i d16, d16, d0[5] │ │ │ │ blmi 0x904bc │ │ │ │ vqsub.s64 d18, d21, d24 │ │ │ │ - svclt 0x0000fdb9 │ │ │ │ - ldrsbteq r9, [r5], -r4 │ │ │ │ + svclt 0x0000fdd1 │ │ │ │ + eorseq r9, r5, r4, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ @ instruction: 0xf6480130 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ blmi 0x904e8 │ │ │ │ subvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 2, cr15, [r2, #468]! @ 0x1d4 │ │ │ │ - ldrhteq r9, [r5], -r4 │ │ │ │ + ldc2 2, cr15, [sl, #468]! @ 0x1d4 │ │ │ │ + eorseq r9, r5, r4, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6763c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vand d16, d7, d16 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ blmi 0x90514 │ │ │ │ vhsub.s d18, d5, d31 │ │ │ │ - svclt 0x0000fd8d │ │ │ │ - eorseq r9, r5, r8, asr #18 │ │ │ │ + svclt 0x0000fda5 │ │ │ │ + eorseq r9, r5, r8, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ vcge.s8 d16, d7, d21 │ │ │ │ - vmla.f d20, d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vand d16, d7, d16 │ │ │ │ - vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q10, d16, d0 │ │ │ │ vst4.8 {d16-d19}, [pc :256], r0 │ │ │ │ vhsub.s d23, d21, d14 │ │ │ │ - strlt pc, [r8, #-3443] @ 0xfffff28d │ │ │ │ + strlt pc, [r8, #-3467] @ 0xfffff275 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - teqpcs r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), r6 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subcs pc, ip, r6, asr #12 │ │ │ │ + rsbscs pc, ip, r6, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - stc2l 2, cr15, [r0, #-468]! @ 0xfffffe2c │ │ │ │ - eorseq r9, r5, r4, asr #20 │ │ │ │ + ldc2l 2, cr15, [r8, #-468]! @ 0xfffffe2c │ │ │ │ + eorseq r9, r5, r4, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d20, d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vand d16, d7, d16 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0x90598 │ │ │ │ vqsub.s64 d18, d21, d20 │ │ │ │ - svclt 0x0000fd4b │ │ │ │ - eorseq r9, r5, r4, ror sl │ │ │ │ + svclt 0x0000fd63 │ │ │ │ + eorseq r9, r5, r4, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d20, d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ blmi 0x905c4 │ │ │ │ sbcsvs pc, pc, #64, 4 │ │ │ │ - ldc2 2, cr15, [r4, #-468]! @ 0xfffffe2c │ │ │ │ - mlaseq r5, r8, sl, r9 │ │ │ │ + stc2l 2, cr15, [ip, #-468] @ 0xfffffe2c │ │ │ │ + eorseq r9, r5, r8, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x905f0 │ │ │ │ vqsub.s64 q9, , q15 │ │ │ │ - svclt 0x0000fd1f │ │ │ │ - eorseq r9, r5, ip, lsl #29 │ │ │ │ + svclt 0x0000fd37 │ │ │ │ + ldrhteq r9, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x9061c │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fd09 │ │ │ │ - mlaseq r5, ip, lr, r9 │ │ │ │ + svclt 0x0000fd21 │ │ │ │ + eorseq r9, r5, ip, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q9, q8, d24 │ │ │ │ @ instruction: 0xf6460335 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ rsbcs r0, r1, #48 @ 0x30 │ │ │ │ - ldc2l 2, cr15, [r0], #468 @ 0x1d4 │ │ │ │ + stc2 2, cr15, [r8, #-468] @ 0xfffffe2c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6779c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vqdmlal.s q10, d16, d0[3] │ │ │ │ + vrsra.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf6460335 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ rsbscs r0, lr, #48 @ 0x30 │ │ │ │ - ldc2l 2, cr15, [sl], {117} @ 0x75 │ │ │ │ + ldc2l 2, cr15, [r2], #468 @ 0x1d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vmla.f d22, d0, d0[2] │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6490130 │ │ │ │ - vaddl.s8 q11, d16, d16 │ │ │ │ + vshr.s64 q11, q0, #64 │ │ │ │ blmi 0x906a0 │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - stc2l 2, cr15, [r6], {117} @ 0x75 │ │ │ │ - eorseq fp, r5, r4, asr #10 │ │ │ │ + ldc2l 2, cr15, [lr], {117} @ 0x75 │ │ │ │ + eorseq fp, r5, r4, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x906cc │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fcb1 │ │ │ │ - eorseq fp, r5, r8, asr r5 │ │ │ │ + svclt 0x0000fcc9 │ │ │ │ + eorseq fp, r5, r8, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x906f8 │ │ │ │ vqsub.s64 q9, , q15 │ │ │ │ - svclt 0x0000fc9b │ │ │ │ - eorseq fp, r5, r4, lsr #16 │ │ │ │ + svclt 0x0000fcb3 │ │ │ │ + eorseq fp, r5, r4, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6784c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ blmi 0x90730 │ │ │ │ vqsub.s64 d18, d5, d26 │ │ │ │ - svclt 0x0000fc85 │ │ │ │ - eorseq fp, r5, r0, ror #16 │ │ │ │ + svclt 0x0000fc9d │ │ │ │ + mlaseq r5, r0, r8, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ - vrsra.s64 q9, q10, #64 │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ vcge.s8 d16, d10, d21 │ │ │ │ - vmla.f d20, d16, d0[1] │ │ │ │ + vsra.s64 q10, q10, #64 │ │ │ │ vand d16, d10, d16 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ eorcs r0, r4, #48 @ 0x30 │ │ │ │ - stc2l 2, cr15, [ip], #-468 @ 0xfffffe2c │ │ │ │ + stc2 2, cr15, [r4], {117} @ 0x75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6460335 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ rsbcs r0, r1, #48 @ 0x30 │ │ │ │ - mrrc2 2, 7, pc, r6, cr5 @ │ │ │ │ + stc2l 2, cr15, [lr], #-468 @ 0xfffffe2c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf6460335 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ rsbcs r0, r1, #48 @ 0x30 │ │ │ │ - mcrr2 2, 7, pc, r0, cr5 @ │ │ │ │ + mrrc2 2, 7, pc, r8, cr5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x907d4 │ │ │ │ vqsub.s64 q9, , q15 │ │ │ │ - svclt 0x0000fc2d │ │ │ │ - eorseq fp, r5, ip, lsl #24 │ │ │ │ + svclt 0x0000fc45 │ │ │ │ + eorseq fp, r5, ip, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x90800 │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fc17 │ │ │ │ - eorseq fp, r5, ip, lsl ip │ │ │ │ + svclt 0x0000fc2f │ │ │ │ + eorseq fp, r5, ip, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x9082c │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fc01 │ │ │ │ - eorseq fp, r5, r8, asr #26 │ │ │ │ + svclt 0x0000fc19 │ │ │ │ + eorseq fp, r5, r8, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ @ instruction: 0xf64a0130 │ │ │ │ - vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.i d20, d0, d0[1] │ │ │ │ blmi 0x90858 │ │ │ │ adcscc pc, lr, #64, 4 │ │ │ │ - blx 0xffacd176 │ │ │ │ - eorseq fp, r5, r8, lsr lr │ │ │ │ + stc2 2, cr15, [r2], {117} @ 0x75 │ │ │ │ + eorseq fp, r5, r8, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ @ instruction: 0xf64a0130 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x90884 │ │ │ │ sbccc pc, r6, #64, 4 │ │ │ │ - blx 0xff54d1a2 │ │ │ │ - eorseq fp, r5, r4, asr #28 │ │ │ │ + blx 0xffb4d1a2 │ │ │ │ + eorseq fp, r5, r4, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vqdmlal.s q8, d0, d0[5] │ │ │ │ + vrsra.s64 d16, d4, #64 │ │ │ │ vcge.s8 d16, d11, d21 │ │ │ │ - vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + vmla.f d16, d0, d0[2] │ │ │ │ vand d16, d11, d16 │ │ │ │ - vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ subscs r0, r1, #48 @ 0x30 │ │ │ │ - blx 0xfef4d1d2 │ │ │ │ + blx 0xff54d1d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + vmla.f d16, d0, d0[2] │ │ │ │ vand d16, d11, d16 │ │ │ │ - vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ blmi 0x908dc │ │ │ │ vhsub.s q9, , q12 │ │ │ │ - svclt 0x0000fba9 │ │ │ │ - eorseq ip, r5, r8, ror r0 │ │ │ │ + svclt 0x0000fbc1 │ │ │ │ + eorseq ip, r5, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + vmla.f d16, d0, d0[2] │ │ │ │ vand d16, d11, d16 │ │ │ │ - vmla.i d16, d0, d0[2] │ │ │ │ + vmvn.i32 q8, #8 @ 0x00000008 │ │ │ │ blmi 0x90908 │ │ │ │ vhsub.s q9, , q0 │ │ │ │ - svclt 0x0000fb93 │ │ │ │ - mlaseq r5, r0, r0, ip │ │ │ │ + svclt 0x0000fbab │ │ │ │ + eorseq ip, r5, r0, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + vmla.f d16, d0, d0[2] │ │ │ │ vand d16, d11, d16 │ │ │ │ - vmla.i d16, d0, d0[2] │ │ │ │ + vmvn.i32 q8, #8 @ 0x00000008 │ │ │ │ blmi 0x90934 │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fb7d │ │ │ │ - eorseq ip, r5, r4, lsr #1 │ │ │ │ + svclt 0x0000fb95 │ │ │ │ + ldrsbteq ip, [r5], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x90960 │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fb67 │ │ │ │ - ldrsbteq ip, [r5], -r8 │ │ │ │ + svclt 0x0000fb7f │ │ │ │ + eorseq ip, r5, r8, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x9098c │ │ │ │ vqsub.s64 q9, , q15 │ │ │ │ - svclt 0x0000fb51 │ │ │ │ - eorseq ip, r5, r4, ror r4 │ │ │ │ + svclt 0x0000fb69 │ │ │ │ + eorseq ip, r5, r4, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vsubw.s8 q11, q0, d16 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6460335 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ rsbscs r0, lr, #48 @ 0x30 │ │ │ │ - blx 0xe4d2da │ │ │ │ + blx 0x144d2da │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x909e4 │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fb25 │ │ │ │ - eorseq ip, r5, r0, lsr r6 │ │ │ │ + svclt 0x0000fb3d │ │ │ │ + eorseq ip, r5, r0, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vmla.f d22, d16, d0[6] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x90a0c │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fb0f │ │ │ │ - eorseq ip, r5, r4, lsl fp │ │ │ │ + svclt 0x0000fb27 │ │ │ │ + eorseq ip, r5, r4, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0ff8 │ │ │ │ - vsubw.s8 , q0, d4 │ │ │ │ + vbic.i32 d21, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d16, d10, d21 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ vand d16, d10, d16 │ │ │ │ - vaddl.s8 q10, d0, d8 │ │ │ │ + vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ eorcs r0, fp, #48 @ 0x30 │ │ │ │ - blx 0xffdcd35c │ │ │ │ + blx 0x3cd35e │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ vand d16, d10, d16 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x90a68 │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fae3 │ │ │ │ - eorseq ip, r5, r4, lsl sp │ │ │ │ + svclt 0x0000fafb │ │ │ │ + eorseq ip, r5, r4, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ vand d16, d10, d16 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x90a94 │ │ │ │ vhsub.s q9, , q15 │ │ │ │ - svclt 0x0000facd │ │ │ │ - eorseq ip, r5, r0, lsr #26 │ │ │ │ + svclt 0x0000fae5 │ │ │ │ + eorseq ip, r5, r0, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ muleq r0, r1, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ @ instruction: 0xf64e0130 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[4] │ │ │ │ blmi 0x90ad4 │ │ │ │ vhsub.s d18, d5, d17 │ │ │ │ - svclt 0x0000faad │ │ │ │ - eorseq r1, r6, r8, asr sl │ │ │ │ + svclt 0x0000fac5 │ │ │ │ + eorseq r1, r6, r8, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vrsra.s64 d20, d0, #64 │ │ │ │ + vqdmlal.s q10, d16, d0[0] │ │ │ │ @ instruction: 0xf6460336 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ rsbscs r0, lr, #48 @ 0x30 │ │ │ │ - blx 0xfe54d420 │ │ │ │ + blx 0xfeb4d420 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x90b2c │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fa81 │ │ │ │ - eorseq r2, r6, r0, lsr #25 │ │ │ │ + svclt 0x0000fa99 │ │ │ │ + ldrsbteq r2, [r6], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a68 │ │ │ │ subsvs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ vqshl.s64 q10, q12, │ │ │ │ - svclt 0x0000fa6d │ │ │ │ - rsbseq r3, pc, ip, lsr #23 │ │ │ │ - eorseq sp, r1, r2, lsr r9 │ │ │ │ - eorseq sp, r1, r8, asr r9 │ │ │ │ + svclt 0x0000fa85 │ │ │ │ + ldrsbteq r3, [pc], #-188 │ │ │ │ + eorseq sp, r1, r2, ror #18 │ │ │ │ + eorseq sp, r1, r8, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a98 │ │ │ │ stmdbmi r5, {r2, r5, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r0, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s64 q10, q12, │ │ │ │ - svclt 0x0000fa55 │ │ │ │ - rsbseq r3, pc, lr, ror fp @ │ │ │ │ - eorseq sp, r1, r8, ror r9 │ │ │ │ - mlaseq r1, r4, r9, sp │ │ │ │ + svclt 0x0000fa6d │ │ │ │ + rsbseq r3, pc, lr, lsr #23 │ │ │ │ + eorseq sp, r1, r8, lsr #19 │ │ │ │ + eorseq sp, r1, r4, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154ac8 │ │ │ │ stmdbmi r5, {r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r8, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s64 q10, q12, │ │ │ │ - svclt 0x0000fa3d │ │ │ │ - addeq r8, r4, r6, lsr #20 │ │ │ │ - eorseq r8, r2, r8, ror #8 │ │ │ │ - ldrsbteq r8, [r2], -r0 │ │ │ │ + svclt 0x0000fa55 │ │ │ │ + addeq r8, r4, r6, asr sl │ │ │ │ + mlaseq r2, r8, r4, r8 │ │ │ │ + eorseq r8, r2, r0, lsl #10 │ │ │ │ @ instruction: 0xf000b508 │ │ │ │ strlt pc, [r8, #-2051] @ 0xfffff7fd │ │ │ │ @ instruction: 0xfffaf7ff │ │ │ │ andcs r4, r6, r7, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-2839 @ 0xfffff4e9 │ │ │ │ adclt fp, r7, r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9325 │ │ │ │ vcgt.s d16, d8, d0 │ │ │ │ - andcs pc, r0, fp, lsr pc @ │ │ │ │ - @ instruction: 0xf978f279 │ │ │ │ + andcs pc, r0, r3, asr pc @ │ │ │ │ + @ instruction: 0xf990f279 │ │ │ │ addcs sl, ip, #2048 @ 0x800 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - svc 0x00a2f298 │ │ │ │ + svc 0x00baf298 │ │ │ │ strmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf04f2006 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ vcgt.s d19, d8, d3 │ │ │ │ - mulcs r6, r3, pc @ │ │ │ │ - @ instruction: 0xff5cf28f │ │ │ │ + andcs pc, r6, fp, lsr #31 │ │ │ │ + @ instruction: 0xff74f28f │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ stmib sp, {r0, sp}^ │ │ │ │ strbtmi r2, [r9], -r0, lsl #6 │ │ │ │ movwcs r2, #33280 @ 0x8200 │ │ │ │ stceq 0, cr15, [pc], #316 @ 0x10ca8 │ │ │ │ - cdp2 2, 1, cr15, cr2, cr12, {3} │ │ │ │ + cdp2 2, 2, cr15, cr10, cr12, {3} │ │ │ │ svclt 0x0000deff │ │ │ │ addseq lr, r0, r6, lsl #31 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ @ instruction: 0x4606b5f0 │ │ │ │ bmi 0x6e23c4 │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ @@ -638,200 +638,200 @@ │ │ │ │ ldrbtmi r4, [sp], #-3349 @ 0xfffff2eb │ │ │ │ ldcmi 0, cr14, [r5, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x462c447d │ │ │ │ ldcmi 0, cr14, [r4, #-8] │ │ │ │ @ instruction: 0x462c447d │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vqdmlal.s16 q5, d8, d3 │ │ │ │ - ldmdbmi r1, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r1, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r7, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - @ instruction: 0xf9b4f287 │ │ │ │ + @ instruction: 0xf9ccf287 │ │ │ │ blmi 0x223408 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, ip, lsl #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vaddl.s32 , d10, d1 │ │ │ │ - vmul.i8 d15, d29, d3 │ │ │ │ + vmul.i8 d15, d29, d19 │ │ │ │ ldcllt 13, cr4, [r0, #80]! @ 0x50 │ │ │ │ addseq lr, r0, r6, lsl pc │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - eorseq r2, r2, r6, ror #21 │ │ │ │ - eoreq pc, pc, r4, asr r8 @ │ │ │ │ - eoreq pc, pc, ip, asr #16 │ │ │ │ - eorseq sp, r2, sl, asr #26 │ │ │ │ + eorseq r2, r2, r6, lsl fp │ │ │ │ + eoreq pc, pc, r4, lsl #17 │ │ │ │ + eoreq pc, pc, ip, ror r8 @ │ │ │ │ + eorseq sp, r2, sl, ror sp │ │ │ │ addseq lr, r0, ip, asr #29 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ push {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ @ instruction: 0x460541f0 │ │ │ │ ldrbtmi r4, [fp], #-3100 @ 0xfffff3e4 │ │ │ │ ldrbtmi r4, [sl], #-2585 @ 0xfffff5e7 │ │ │ │ ldmdbpl pc, {r1, r4, fp, sp, lr} @ │ │ │ │ andhi pc, r2, r1, asr r8 @ │ │ │ │ mcrvs 8, 6, r6, cr3, cr8, {1} │ │ │ │ vqdmlal.s , d25, d11 │ │ │ │ - mcrrne 9, 13, pc, r1, cr9 @ │ │ │ │ + mcrrne 9, 15, pc, r1, cr1 @ │ │ │ │ vaddl.s32 , d2, d13 │ │ │ │ - strmi pc, [r6], -r5, ror #30 │ │ │ │ + strmi pc, [r6], -r5, lsl #31 │ │ │ │ andle r1, r8, r2, asr #24 │ │ │ │ ldrbtmi r4, [r9], #-2323 @ 0xfffff6ed │ │ │ │ - @ instruction: 0xffb0f287 │ │ │ │ + @ instruction: 0xffc8f287 │ │ │ │ stmdblt r0, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf2a24630 │ │ │ │ - ldmdavs r8!, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r8!, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ strbmi lr, [r2], -lr, lsl #15 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdavs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldreq r4, [fp], r0, lsr #12 │ │ │ │ ldmdavs sl!, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdavs r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ vmov.i32 d6, #115 @ 0x00000073 │ │ │ │ - svclt 0x0000be9f │ │ │ │ + svclt 0x0000beb7 │ │ │ │ addseq pc, r0, r6, lsr r3 @ │ │ │ │ addseq lr, r0, r6, lsl #29 │ │ │ │ @ instruction: 0x000002b0 │ │ │ │ - eorseq r9, r2, sl, ror #6 │ │ │ │ + mlaseq r2, sl, r3, r9 │ │ │ │ @ instruction: 0xf7ffb508 │ │ │ │ andeq pc, r0, sp, lsr pc @ │ │ │ │ subne pc, sp, r1, asr #12 │ │ │ │ andeq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bf73 │ │ │ │ + svclt 0x0000bf8b │ │ │ │ addscs pc, r5, ip, asr #4 │ │ │ │ andeq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bf6b │ │ │ │ + svclt 0x0000bf83 │ │ │ │ addspl pc, sp, r4, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bf63 │ │ │ │ + svclt 0x0000bf7b │ │ │ │ rsccs pc, r5, pc, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bf5b │ │ │ │ + svclt 0x0000bf73 │ │ │ │ rsbscs pc, r1, ip, asr #12 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bf53 │ │ │ │ + svclt 0x0000bf6b │ │ │ │ rscsvc pc, r9, fp, asr #4 │ │ │ │ andeq pc, r9, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bf4b │ │ │ │ - sbcscs pc, r5, r9, asr #4 │ │ │ │ + svclt 0x0000bf63 │ │ │ │ + andcc pc, r5, r9, asr #4 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bf43 │ │ │ │ + svclt 0x0000bf5b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 0xfe84f04c │ │ │ │ ldcpl 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [ip], -r2, ror #22 │ │ │ │ strmi r2, [r0], r8, asr #4 │ │ │ │ tstls r6, lr, lsr #16 │ │ │ │ vrhadd.s8 d18, d3, d0 │ │ │ │ vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, sl, sp} │ │ │ │ ldrcc pc, [r4, #-2253]! @ 0xfffff733 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mcr 2, 5, pc, cr0, cr8, {4} @ │ │ │ │ + mrc 2, 5, APSR_nzcv, cr8, cr8, {4} │ │ │ │ smlabbcs r0, r4, r2, r2 │ │ │ │ vadd.i8 d26, d14, d13 │ │ │ │ vqdmlal.s , d0, d20 │ │ │ │ @ instruction: 0xf2982996 │ │ │ │ - @ instruction: 0xf44fee98 │ │ │ │ + @ instruction: 0xf44feeb0 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i16 d10, d8, d0[0] │ │ │ │ - stmdavs r0!, {r1, r4, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff2af154 │ │ │ │ + stmdavs r0!, {r1, r3, r5, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xff42f154 │ │ │ │ @ instruction: 0xf1512004 │ │ │ │ - @ instruction: 0xf002ff7d │ │ │ │ + @ instruction: 0xf002ff95 │ │ │ │ andcs pc, r3, r1, lsl #17 │ │ │ │ - @ instruction: 0xff78f151 │ │ │ │ - stc2 1, cr15, [r6, #-324]! @ 0xfffffebc │ │ │ │ + @ instruction: 0xff90f151 │ │ │ │ + ldc2 1, cr15, [lr, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf8c9682b │ │ │ │ ldmdavs sl, {r4, r5} │ │ │ │ ldrmi fp, [ip], -r2, lsl #3 │ │ │ │ svccs 0x0004f854 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ smlatble r2, r3, r2, r4 │ │ │ │ @ instruction: 0xf8d9e008 │ │ │ │ @ instruction: 0xf8540030 │ │ │ │ @ instruction: 0xf1511d04 │ │ │ │ - stmdavs fp!, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ andcs sl, r3, r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ vsubw.s32 , , d10 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r3], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ @ instruction: 0x81bdf000 │ │ │ │ - ldrcs pc, [r8], #-1604 @ 0xfffff9bc │ │ │ │ + strbcs pc, [r8], #-1604 @ 0xfffff9bc @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ submi pc, r0, r3, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8c92300 │ │ │ │ @ instruction: 0xf155302c │ │ │ │ - stmdavs r0!, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vrhadd.s d27, d9, d16 │ │ │ │ - tstplt r8, fp, lsl sp @ p-variant is OBSOLETE │ │ │ │ + tstplt r8, r3, lsr sp @ p-variant is OBSOLETE │ │ │ │ ldrmi r6, [r8, r3, ror #17] │ │ │ │ ldrcc r6, [r8], #-2659 @ 0xfffff59d │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xa018f8dd │ │ │ │ - blvc 0xfeb8e73c │ │ │ │ + blvc 0xff78e73c │ │ │ │ bleq 0x48d910 │ │ │ │ andsls pc, ip, sp, asr #17 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vrshl.u8 q10, q4, q8 │ │ │ │ @ instruction: 0xf85a8350 │ │ │ │ b 0x13dcec8 │ │ │ │ ldmdavc r9, {r0, r3, r7, r8, r9, sl} │ │ │ │ @ instruction: 0xf040292d │ │ │ │ ldmdavc r9, {r1, r2, r4, r5, r6, r8, pc}^ │ │ │ │ andeq pc, r1, #1073741826 @ 0x40000002 │ │ │ │ andls r1, r5, #92, 24 @ 0x5c00 │ │ │ │ tstle r2, sp, lsr #18 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, ip, sp, lr} │ │ │ │ ldmdavc r9, {r1, r2, r4, r5, ip, lr, pc}^ │ │ │ │ - ldrcs pc, [r8, #-1604] @ 0xfffff9bc │ │ │ │ + strbcs pc, [r8, #-1604] @ 0xfffff9bc @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ pushcs {r1, r2, r3, r4, r6, r9, sl, lr} │ │ │ │ ldcne 15, cr11, [ip], {8} │ │ │ │ bvs 0x1bc8e60 │ │ │ │ orrslt r3, lr, r8, lsl r5 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ - @ instruction: 0xff18f298 │ │ │ │ + @ instruction: 0xff38f298 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ bicslt r7, r9, r9, lsr #20 │ │ │ │ ldrmi r9, [r8, #2821] @ 0xb05 │ │ │ │ tstphi r5, #64, 6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1094457 │ │ │ │ ldmdavs r8!, {r1, r8, fp}^ │ │ │ │ stmiavs fp!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ bicle r2, r9, r0, lsl #22 │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ - addscc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + sbccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmlal.s32 q3, d9, d0 │ │ │ │ - andcs pc, r1, r3, ror lr @ │ │ │ │ - ldc2 2, cr15, [sl], #484 @ 0x1e4 │ │ │ │ + mulcs r1, r3, lr │ │ │ │ + ldc2l 2, cr15, [r2], {121} @ 0x79 │ │ │ │ @ instruction: 0xf8dd47b0 │ │ │ │ @ instruction: 0xe7e89014 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf8dd9e05 │ │ │ │ ldrmi r9, [r0, #28]! │ │ │ │ movwhi pc, #4928 @ 0x1340 @ │ │ │ │ ldrdcc pc, [r8], -r9 @ │ │ │ │ @@ -839,96 +839,96 @@ │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ mulne sp, r9, r8 │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ bicmi lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf8539b06 │ │ │ │ @ instruction: 0xf8c93026 │ │ │ │ @ instruction: 0xf159303c │ │ │ │ - @ instruction: 0xf163f943 │ │ │ │ - stmdacs r0, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf163f95b │ │ │ │ + stmdacs r0, {r0, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ rscshi pc, sl, r0 │ │ │ │ - ldc2 1, cr15, [r2], {99} @ 0x63 │ │ │ │ + stc2 1, cr15, [sl], #-396 @ 0xfffffe74 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ vmlal.s16 q5, d8, d30 │ │ │ │ - addcs lr, r4, #12672 @ 0x3180 │ │ │ │ + addcs lr, r4, #14208 @ 0x3780 │ │ │ │ stmdage sp, {r8, sp} │ │ │ │ - stcl 2, cr15, [r0, #608] @ 0x260 │ │ │ │ + ldcl 2, cr15, [r8, #608] @ 0x260 │ │ │ │ addvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ stmdage r0, {r8, sp}^ │ │ │ │ - ldc 2, cr15, [sl, #608]! @ 0x260 │ │ │ │ + ldcl 2, cr15, [r2, #608] @ 0x260 │ │ │ │ bicsvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs r8, {r8, sl, sp} │ │ │ │ - ldc2l 1, cr15, [r4, #-324]! @ 0xfffffebc │ │ │ │ - @ instruction: 0xff7cf12a │ │ │ │ - ldc2 2, cr15, [sl], #-432 @ 0xfffffe50 │ │ │ │ + stc2 1, cr15, [ip, #324] @ 0x144 │ │ │ │ + @ instruction: 0xff94f12a │ │ │ │ + mrrc2 2, 6, pc, r2, cr12 @ │ │ │ │ andvs r4, r5, r4, lsl #12 │ │ │ │ @ instruction: 0xf1582002 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ldrdls r8, [r7], -r6 │ │ │ │ strbtcc pc, [ip], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrsbteq pc, [ip], -r9 @ │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vsubhn.i64 d4, , │ │ │ │ - tstplt r8, sp, ror #30 @ p-variant is OBSOLETE │ │ │ │ + smlabblt r8, sp, pc, pc @ │ │ │ │ eorsmi pc, ip, r9, asr #17 │ │ │ │ @ instruction: 0xf1582008 │ │ │ │ - @ instruction: 0x4607f891 │ │ │ │ + strmi pc, [r7], -r9, lsr #17 │ │ │ │ ldrdeq pc, [ip], -r9 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf00181b5 │ │ │ │ @ instruction: 0xf8dff913 │ │ │ │ @ instruction: 0xf8c9a3d8 │ │ │ │ @ instruction: 0xf05c0038 │ │ │ │ @ instruction: 0x4604f9f5 │ │ │ │ - blx 0xff84d44c │ │ │ │ + blx 0xffe4d44c │ │ │ │ teqpcc r3, #64, 4 @ p-variant is OBSOLETE │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - rscscc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + eormi pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0x41acf242 │ │ │ │ + bicsmi pc, ip, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xccd468 │ │ │ │ + blx 0x12cd468 │ │ │ │ @ instruction: 0xf02b4605 │ │ │ │ @ instruction: 0xf899f9d7 │ │ │ │ strtmi r2, [r0], -ip │ │ │ │ movwpl pc, #34383 @ 0x864f @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), r2 │ │ │ │ + orrsmi pc, r4, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1349305 │ │ │ │ - blls 0x1905b4 │ │ │ │ + blls 0x190614 │ │ │ │ strtmi r9, [r0], -r0, lsl #6 │ │ │ │ vcgt.s8 d18, d2, d0 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf8d9012f │ │ │ │ @ instruction: 0xf1342034 │ │ │ │ - blvs 0xfeb1082c │ │ │ │ + blvs 0xfeb1088c │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ vqshl.s64 d4, d8, #37 @ 0x25 │ │ │ │ - @ instruction: 0x4605ff9f │ │ │ │ + @ instruction: 0x4605ffbf │ │ │ │ @ instruction: 0xf0a0fa90 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - cdp2 1, 6, cr15, cr2, cr5, {0} │ │ │ │ - cdp2 1, 8, cr15, cr0, cr5, {0} │ │ │ │ + cdp2 1, 7, cr15, cr10, cr5, {0} │ │ │ │ + cdp2 1, 9, cr15, cr8, cr5, {0} │ │ │ │ ldrsbteq pc, [r8], -r9 @ │ │ │ │ @ instruction: 0xff0af000 │ │ │ │ @ instruction: 0xf0004604 │ │ │ │ ldmibmi r0, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svccs 0x0070ee1d │ │ │ │ movweq pc, #33034 @ 0x810a @ │ │ │ │ addpl r4, ip, r0, lsr #12 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6429300 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ tstcs fp, #-1073741813 @ 0xc000000b │ │ │ │ - @ instruction: 0xf95cf133 │ │ │ │ + @ instruction: 0xf974f133 │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ @ instruction: 0xf8d933c0 │ │ │ │ @ instruction: 0xf853a024 │ │ │ │ @ instruction: 0xf4133c08 │ │ │ │ svclt 0x000c7f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ @@ -945,51 +945,51 @@ │ │ │ │ @ instruction: 0xf8d90380 │ │ │ │ vhadd.s8 d16, d15, d4 │ │ │ │ vrshr.s64 d19, d4, #64 │ │ │ │ mulsvs r3, r6, r2 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbge r8, {r0, r1, r5, r8, pc} │ │ │ │ - @ instruction: 0xffd4f15c │ │ │ │ + @ instruction: 0xffecf15c │ │ │ │ blcs 0x37cb0 │ │ │ │ ldrmi sp, [r8], -r7, rrx │ │ │ │ - teqpmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 100), ip │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8e2f154 │ │ │ │ + @ instruction: 0xf8faf154 │ │ │ │ vhadd.s d18, d9, d1 │ │ │ │ - @ instruction: 0x4629fbb9 │ │ │ │ + @ instruction: 0x4629fbd1 │ │ │ │ andeq pc, r1, sl, lsl #2 │ │ │ │ vcgt.s32 d25, d10, d5 │ │ │ │ - blls 0x18ff70 │ │ │ │ + blls 0x18ffd0 │ │ │ │ strbne fp, [r9, r9, lsr #7]! │ │ │ │ @ instruction: 0xf14e4628 │ │ │ │ - @ instruction: 0x4604ffdd │ │ │ │ + @ instruction: 0x4604fff5 │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ - andmi pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + eorsmi pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmlal.s32 q3, d9, d0 │ │ │ │ - @ instruction: 0x4620fd55 │ │ │ │ - cdp2 2, 10, cr15, cr12, cr14, {1} │ │ │ │ + @ instruction: 0x4620fd75 │ │ │ │ + cdp2 2, 12, cr15, cr4, cr14, {1} │ │ │ │ vhadd.s d18, d9, d1 │ │ │ │ - @ instruction: 0xf8d9fb99 │ │ │ │ + @ instruction: 0xf8d9fbb1 │ │ │ │ @ instruction: 0x4629003c │ │ │ │ - blx 0xfe34db82 │ │ │ │ + blx 0xfeb4db82 │ │ │ │ movwls r1, #32259 @ 0x7e03 │ │ │ │ svcge 0x0022f6bf │ │ │ │ @ instruction: 0xf8d96820 │ │ │ │ vshr.s16 d4, d28, #7 │ │ │ │ - @ instruction: 0xf64cf8cf │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + @ instruction: 0xf64cf8ef │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ strmi r0, [r3], -pc, lsr #2 │ │ │ │ andcs r4, r1, r2, lsr #12 │ │ │ │ - stc2 2, cr15, [r0, #676]! @ 0x2a4 │ │ │ │ + stc2l 2, cr15, [r0, #676] @ 0x2a4 │ │ │ │ vaddl.s32 q1, d0, d1 │ │ │ │ - @ instruction: 0x464efbd5 │ │ │ │ + @ instruction: 0x464efbf5 │ │ │ │ @ instruction: 0x901cf8dd │ │ │ │ ldrmi lr, [sl, #1740] @ 0x6cc │ │ │ │ orrhi pc, sl, r0, lsl #4 │ │ │ │ svcmi 0x0080f1ba │ │ │ │ subge pc, r0, r9, asr #17 │ │ │ │ sbcshi pc, sl, r0, asr #4 │ │ │ │ addscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ @@ -1005,104 +1005,104 @@ │ │ │ │ rsbvs fp, r3, r8, lsr pc │ │ │ │ ldclne 6, cr14, [r1], #-224 @ 0xffffff20 │ │ │ │ ldrsbteq pc, [r0], -r9 @ │ │ │ │ svclt 0x00ac4541 │ │ │ │ @ instruction: 0xf0072200 │ │ │ │ ldrmi r0, [r9], -r1, lsl #4 │ │ │ │ movwls r4, #21526 @ 0x5416 │ │ │ │ - ldc2 1, cr15, [sl], {81} @ 0x51 │ │ │ │ + ldc2 1, cr15, [r2], #-324 @ 0xfffffebc │ │ │ │ @ instruction: 0xf8d94682 │ │ │ │ @ instruction: 0xf1510030 │ │ │ │ - @ instruction: 0xf641fb35 │ │ │ │ - vsra.s64 d22, d20, #64 │ │ │ │ + @ instruction: 0xf641fb4d │ │ │ │ + vmla.f d22, d16, d0[5] │ │ │ │ @ instruction: 0xf64c0131 │ │ │ │ - vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q10, d16, d0 │ │ │ │ vaddl.s8 q0, d8, d31 │ │ │ │ - strmi pc, [r7], -sp, asr #28 │ │ │ │ + strmi pc, [r7], -r5, ror #28 │ │ │ │ blls 0x17d760 │ │ │ │ @ instruction: 0xf64caa08 │ │ │ │ - vmla.f d20, d0, d0[7] │ │ │ │ + vsra.s64 d20, d12, #64 │ │ │ │ movwls r0, #33071 @ 0x812f │ │ │ │ - @ instruction: 0xf8a4f27f │ │ │ │ + @ instruction: 0xf8bcf27f │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ @ instruction: 0x4638815c │ │ │ │ - stc2 2, cr15, [r2], {135} @ 0x87 │ │ │ │ + ldc2 2, cr15, [sl], {135} @ 0x87 │ │ │ │ ldrdcc pc, [r4], #-137 @ 0xffffff77 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ bl 0xfea3147c │ │ │ │ tstcs r4, r6, lsl #16 │ │ │ │ andeq pc, r1, r8, lsl #2 │ │ │ │ - cdp2 2, 7, cr15, cr10, cr14, {1} │ │ │ │ + cdp2 2, 9, cr15, cr2, cr14, {1} │ │ │ │ @ instruction: 0xf8d94605 │ │ │ │ stmdacs r0, {r2, r4} │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf84cf299 │ │ │ │ + @ instruction: 0xf86cf299 │ │ │ │ eorvs r2, r8, r1, lsl #6 │ │ │ │ ldcle 5, cr4, [r0, #-608] @ 0xfffffda0 │ │ │ │ ldmne r2!, {r1, r2, r8, fp, ip, pc}^ │ │ │ │ streq lr, [r8], r5, lsl #22 │ │ │ │ bl 0x1d8e34 │ │ │ │ bl 0x154004 │ │ │ │ @ instruction: 0xf85b0783 │ │ │ │ @ instruction: 0xf2990f04 │ │ │ │ - @ instruction: 0xf847f83b │ │ │ │ + @ instruction: 0xf847f85b │ │ │ │ adcsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ movwcs sp, #503 @ 0x1f7 │ │ │ │ rsbscc pc, r0, r2, asr #4 │ │ │ │ eorcc pc, r8, r5, asr #16 │ │ │ │ - stc2l 2, cr15, [r4, #184] @ 0xb8 │ │ │ │ + ldc2l 2, cr15, [ip, #184] @ 0xb8 │ │ │ │ @ instruction: 0xf10c4606 │ │ │ │ - blge 0x38f618 │ │ │ │ + blge 0x38f678 │ │ │ │ sbccc pc, r8, r6, asr #17 │ │ │ │ @ instruction: 0xf8c6ab40 │ │ │ │ @ instruction: 0xf8c430cc │ │ │ │ ldmdavs r3!, {r4, r7, r9, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vand d24, d14, d3 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf1502096 │ │ │ │ - blge 0x10502bc │ │ │ │ + blge 0x105031c │ │ │ │ blge 0x375e54 │ │ │ │ blge 0xbb5e54 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrbmi r9, [r3], -r7, lsl #16 │ │ │ │ ldrsbtne pc, [ip], -r9 @ │ │ │ │ - blx 0x3cd68e │ │ │ │ + blx 0x9cd68e │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf5048102 │ │ │ │ @ instruction: 0xf1aa5408 │ │ │ │ ldrcc r0, [r0], #-1284 @ 0xfffffafc │ │ │ │ vhadd.s32 d14, d14, d1 │ │ │ │ - @ instruction: 0xf855fde1 │ │ │ │ + @ instruction: 0xf855fdf9 │ │ │ │ stmdacs r0, {r2, r8, r9, sl, fp} │ │ │ │ @ instruction: 0x4650d1f9 │ │ │ │ - ldc2l 2, cr15, [sl, #184] @ 0xb8 │ │ │ │ + ldc2l 2, cr15, [r2, #184]! @ 0xb8 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ ldmdals r3, {r2, r3, r4, r6, sl, ip, lr, pc} │ │ │ │ - blx 0xffd4d71e │ │ │ │ - mcrr2 1, 2, pc, r6, cr1 @ │ │ │ │ + stc2 1, cr15, [ip], {33} @ 0x21 │ │ │ │ + mrrc2 1, 2, pc, lr, cr1 @ │ │ │ │ ldrdeq pc, [r8], -r9 │ │ │ │ - @ instruction: 0xffcaf10e │ │ │ │ + @ instruction: 0xffe2f10e │ │ │ │ @ instruction: 0xf9acf03e │ │ │ │ stmdbge lr!, {r5, r9, sl, lr} │ │ │ │ blx 0xff34d4d6 │ │ │ │ ldrdeq pc, [r0], -r9 @ │ │ │ │ @ instruction: 0xf64fb128 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf0302196 │ │ │ │ @ instruction: 0xf105fe1d │ │ │ │ - strtmi pc, [r0], -r1, lsr #26 │ │ │ │ + @ instruction: 0x4620fd39 │ │ │ │ @ instruction: 0xf92cf089 │ │ │ │ @ instruction: 0xf162a808 │ │ │ │ - @ instruction: 0xe6dbfeff │ │ │ │ + @ instruction: 0xe6dbff17 │ │ │ │ @ instruction: 0xf1099807 │ │ │ │ - @ instruction: 0xf642fcf5 │ │ │ │ - vaddl.s8 q10, d16, d20 │ │ │ │ + @ instruction: 0xf642fd0d │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ @ instruction: 0xf8c9002f │ │ │ │ strb r0, [r0], -ip, lsr #32 │ │ │ │ @ instruction: 0x23abf64a │ │ │ │ @ instruction: 0x23aaf6ca │ │ │ │ svceq 0x0080f5ba │ │ │ │ movwcs pc, #15274 @ 0x3baa @ │ │ │ │ addscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ @@ -1117,208 +1117,208 @@ │ │ │ │ ssat r0, #7, fp, asr #0 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ subpl pc, r4, r9, asr #17 │ │ │ │ ldrbeq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0049f57f │ │ │ │ @ instruction: 0xf64c4629 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d20, d28, #64 │ │ │ │ @ instruction: 0xf158002f │ │ │ │ - strb pc, [r0, -r1, lsl #29] @ │ │ │ │ + @ instruction: 0xe740fe99 │ │ │ │ muleq r0, r0, r0 │ │ │ │ - eorseq r4, r5, r8, lsl #25 │ │ │ │ - mrc2 1, 1, pc, cr10, cr8, {2} │ │ │ │ + ldrhteq r4, [r5], -r8 │ │ │ │ + mrc2 1, 2, pc, cr2, cr8, {2} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d9d09d │ │ │ │ tstcs r1, r8, lsl r0 │ │ │ │ - adcsmi pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rscmi pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - stc2 2, cr15, [lr], {169} @ 0xa9 │ │ │ │ + stc2 2, cr15, [lr], #-676 @ 0xfffffd5c │ │ │ │ eorcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf64c2101 │ │ │ │ - vmla.i d20, d16, d0[1] │ │ │ │ - vaddl.s8 q0, d7, d31 │ │ │ │ - strtmi pc, [r8], -r9, ror #31 │ │ │ │ + vshr.s64 q10, q10, #64 │ │ │ │ + vaddl.s8 q0, d8, d31 │ │ │ │ + strtmi pc, [r8], -r1, lsl #16 │ │ │ │ @ instruction: 0xf868f066 │ │ │ │ tstcs r1, r0, lsl fp │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vrshr.s64 q10, q8, #64 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ vsubl.s32 q0, d9, d31 │ │ │ │ - blls 0x410378 │ │ │ │ + blls 0x4103f8 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - andpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + eorspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xffc4de4a │ │ │ │ + ldc2 2, cr15, [r0], {169} @ 0xa9 │ │ │ │ tstcs r1, r1, lsl fp │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmov.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ vsubl.s32 q0, d9, d31 │ │ │ │ - blls 0x4d0354 │ │ │ │ + blls 0x4d03d4 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - eorpl pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + subspl pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xff7cde6e │ │ │ │ + blx 0xfffcde6e │ │ │ │ tstcs r1, r4, lsl fp │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ vsubl.s32 q0, d9, d31 │ │ │ │ - blls 0x510330 │ │ │ │ + blls 0x5103b0 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - subspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + addpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xff34de92 │ │ │ │ + blx 0xffb4de92 │ │ │ │ tstcs r1, r7, lsl fp │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vrshr.s64 d21, d8, #64 │ │ │ │ vsubl.s32 q0, d9, d31 │ │ │ │ - blls 0x79030c │ │ │ │ + blls 0x79038c │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rsbspl pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + adcpl pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xfeecdeb6 │ │ │ │ + blx 0xff6cdeb6 │ │ │ │ tstcs r1, pc, lsl fp │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vrshr.s64 d21, d0, #64 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ vsubl.s32 q0, d9, d31 │ │ │ │ - blls 0x6d02e8 │ │ │ │ + blls 0x6d0368 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - adcpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + sbcspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xfea4deda │ │ │ │ + blx 0xff24deda │ │ │ │ @ instruction: 0xf1584628 │ │ │ │ - str pc, [sl, -r7, asr #27]! │ │ │ │ + @ instruction: 0xe72afddf │ │ │ │ msrne CPSR_s, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - andcc pc, r4, ip, asr #12 │ │ │ │ + eorscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vmov.i16 d6, #123 @ 0x007b │ │ │ │ - andcs pc, r1, fp, ror pc @ │ │ │ │ - @ instruction: 0xf9def279 │ │ │ │ + mulcs r1, r3, pc @ │ │ │ │ + @ instruction: 0xf9f6f279 │ │ │ │ strb r4, [r3], r3, lsl #12 │ │ │ │ vmla.i32 d2, d22, d0[1] │ │ │ │ - eorsvs pc, r0, r7, asr #19 │ │ │ │ + eorsvs pc, r0, r7, ror #19 │ │ │ │ submi lr, r0, #242221056 @ 0xe700000 │ │ │ │ stmdbls r8, {r0, r2, r6, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf64faea0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ adcmi r2, r9, #1476395010 @ 0x58000002 │ │ │ │ qasxmi fp, r9, r8 │ │ │ │ subne pc, r4, r9, asr #17 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ mrcge 5, 4, APSR_nzcv, cr3, cr15, {3} │ │ │ │ - rsbsmi pc, r0, ip, asr #12 │ │ │ │ + adcmi pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldc2l 1, cr15, [r4, #352] @ 0x160 │ │ │ │ + stc2l 1, cr15, [ip, #352]! @ 0x160 │ │ │ │ vmax.s8 d30, d21, d11 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0x46230096 │ │ │ │ @ instruction: 0xf64c2101 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vrshr.s64 d19, d12, #64 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r9} │ │ │ │ - blx 0x19cdf5e │ │ │ │ + blx 0xfe1cdf5e │ │ │ │ vhadd.s d18, d9, d1 │ │ │ │ - vmla.i8 d31, d21, d29 │ │ │ │ + vmla.i8 , , │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, r0, #1476395010 @ 0x58000002 │ │ │ │ @ instruction: 0xf64c2101 │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ - @ instruction: 0xff3af287 │ │ │ │ + @ instruction: 0xff52f287 │ │ │ │ vhadd.s d18, d9, d1 │ │ │ │ - svclt 0x0000f99d │ │ │ │ - subvc pc, r5, sp, asr #12 │ │ │ │ + svclt 0x0000f9b5 │ │ │ │ + rsbsvc pc, r5, sp, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bb51 │ │ │ │ - adcpl pc, r5, pc, asr #12 │ │ │ │ + svclt 0x0000bb69 │ │ │ │ + sbcspl pc, r5, pc, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ + svclt 0x0000bb61 │ │ │ │ + subscc pc, r5, r1, asr #4 │ │ │ │ + andseq pc, r4, r0, asr #5 │ │ │ │ + @ instruction: 0xf1512103 │ │ │ │ + svclt 0x0000bb59 │ │ │ │ + eorpl pc, r1, r1, asr #4 │ │ │ │ + andseq pc, r4, r0, asr #5 │ │ │ │ + @ instruction: 0xf1512103 │ │ │ │ + svclt 0x0000bb51 │ │ │ │ + subvs pc, sp, r1, asr #12 │ │ │ │ + andseq pc, r4, r0, asr #5 │ │ │ │ + @ instruction: 0xf1512103 │ │ │ │ svclt 0x0000bb49 │ │ │ │ - eorcc pc, r5, r1, asr #4 │ │ │ │ + rsbvs pc, r9, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ svclt 0x0000bb41 │ │ │ │ - rscsmi pc, r1, r1, asr #4 │ │ │ │ + rsbsne pc, r1, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ svclt 0x0000bb39 │ │ │ │ - andsvs pc, sp, r1, asr #12 │ │ │ │ + rsbpl pc, r5, r2, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ svclt 0x0000bb31 │ │ │ │ - eorsvs pc, r9, r1, asr #12 │ │ │ │ + eorsne pc, sp, r3, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ svclt 0x0000bb29 │ │ │ │ - subne pc, r1, r2, asr #4 │ │ │ │ + sbccc pc, r1, r7, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ svclt 0x0000bb21 │ │ │ │ - eorspl pc, r5, r2, asr #12 │ │ │ │ + andvc pc, r1, r8, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ svclt 0x0000bb19 │ │ │ │ - andne pc, sp, r3, asr #12 │ │ │ │ - andseq pc, r4, r0, asr #5 │ │ │ │ - @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bb11 │ │ │ │ - addscc pc, r1, r7, asr #12 │ │ │ │ - andseq pc, r4, r0, asr #5 │ │ │ │ - @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bb09 │ │ │ │ - sbcsvs pc, r1, r8, asr #4 │ │ │ │ - andseq pc, r4, r0, asr #5 │ │ │ │ - @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bb01 │ │ │ │ - eorsmi pc, r5, r5, asr #4 │ │ │ │ + rsbmi pc, r5, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000baf9 │ │ │ │ - submi pc, r1, r5, asr #4 │ │ │ │ + svclt 0x0000bb11 │ │ │ │ + rsbsmi pc, r1, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000baf1 │ │ │ │ - submi pc, sp, r5, asr #4 │ │ │ │ + svclt 0x0000bb09 │ │ │ │ + rsbsmi pc, sp, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000bae9 │ │ │ │ - subsmi pc, r9, r5, asr #4 │ │ │ │ + svclt 0x0000bb01 │ │ │ │ + addmi pc, r9, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000bae1 │ │ │ │ - rsbmi pc, r5, r5, asr #4 │ │ │ │ + svclt 0x0000baf9 │ │ │ │ + addsmi pc, r5, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000bad9 │ │ │ │ - rsbsmi pc, r1, r5, asr #4 │ │ │ │ + svclt 0x0000baf1 │ │ │ │ + adcmi pc, r1, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000bad1 │ │ │ │ + svclt 0x0000bae9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb687f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fc8 │ │ │ │ vmov.i32 , #0 @ 0x00000000 │ │ │ │ umulllt r2, fp, r6, r4 │ │ │ │ strbtmi r4, [r9], -sp, lsr #20 │ │ │ │ movwcs r2, #1 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ vaddl.s16 q3, d15, d19 │ │ │ │ - bllt 0x12507dc │ │ │ │ + bllt 0x125085c │ │ │ │ eorvs r2, r3, r1, lsl #6 │ │ │ │ andcs sl, r1, r4, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ vsubw.s16 , , d6 │ │ │ │ - blls 0x1507c4 │ │ │ │ + blls 0x150844 │ │ │ │ cmppmi sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, sl, r3, asr #13 │ │ │ │ blx 0xfe8f7662 │ │ │ │ blx 0x5de56 │ │ │ │ stmdbls r6, {r9, sp} │ │ │ │ bl 0x10977c4 │ │ │ │ stmib r4, {r0, r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -1330,37 +1330,37 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r5, fp, sp, lr} │ │ │ │ stmdage r4, {r2, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - stc2l 2, cr15, [lr, #620] @ 0x26c │ │ │ │ + stc2l 2, cr15, [lr, #620]! @ 0x26c │ │ │ │ @ instruction: 0xf44f9b04 │ │ │ │ @ instruction: 0xf6c34c4a │ │ │ │ stmdbls r6, {r1, r3, r4, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf44f9d05 │ │ │ │ stmdals r7, {r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr} │ │ │ │ andcc pc, ip, #166912 @ 0x28c00 │ │ │ │ andcs pc, r5, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0x1c0efba1 │ │ │ │ blx 0x397822 │ │ │ │ bl 0x10c16b8 │ │ │ │ strb r0, [lr, r0, lsl #4] │ │ │ │ - stc2 2, cr15, [r8], #-676 @ 0xfffffd5c │ │ │ │ + mcrr2 2, 10, pc, r8, cr9 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb688cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtcs r0, [fp], r0 │ │ │ │ vaddl.s32 , d17, d3 │ │ │ │ - mcrne 13, 0, pc, cr3, cr9, {2} @ │ │ │ │ + mcrne 13, 0, pc, cr3, cr9, {3} @ │ │ │ │ adcscs sp, lr, r8, lsr #26 │ │ │ │ vsubw.s32 , , d1 │ │ │ │ - blls 0x90c34 │ │ │ │ + blls 0x90cb4 │ │ │ │ svclt 0x00cc2800 │ │ │ │ ldrmi r4, [r9], -r1, lsl #12 │ │ │ │ andsmi r1, sl, #1440 @ 0x5a0 │ │ │ │ cdpne 1, 4, cr13, cr10, cr6, {1} │ │ │ │ teqle r2, sl, lsl #4 │ │ │ │ rscsmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -1372,73 +1372,73 @@ │ │ │ │ andne lr, r2, r2, asr #19 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vshr.s64 d2, d30, #31 │ │ │ │ - cdpne 13, 0, cr15, cr3, cr11, {1} │ │ │ │ + cdpne 13, 0, cr15, cr3, cr11, {2} │ │ │ │ ldrmi sp, [r9], -r1, lsl #26 │ │ │ │ ldrdcs lr, [r0, #-120] @ 0xffffff88 │ │ │ │ ldrb r4, [fp, fp, lsl #12] │ │ │ │ - mvnscs pc, #76, 4 @ 0xc0000004 │ │ │ │ + msrcc CPSR_f, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpne ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 108), fp │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subsne pc, r0, fp, asr #4 │ │ │ │ + addne pc, r0, fp, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqsub.s64 q9, q10, q2 │ │ │ │ - @ instruction: 0xf24cfc09 │ │ │ │ - vrsra.s64 q9, q12, #64 │ │ │ │ + @ instruction: 0xf24cfc21 │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ vcge.s8 d16, d11, d21 │ │ │ │ - vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmla.f d17, d0, d0[7] │ │ │ │ vand d16, d11, d16 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ sbcscs r0, r5, #48 @ 0x30 │ │ │ │ - blx 0xffece152 │ │ │ │ + ldc2 2, cr15, [r2], {116} @ 0x74 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ vqsub.s8 d16, d9, d6 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vaddw.s8 q9, q0, d1 │ │ │ │ vand d16, d9, d6 │ │ │ │ - vaddl.s8 q9, d0, d29 │ │ │ │ + vmov.i32 q9, #13 @ 0x0000000d │ │ │ │ vshr.s8 d0, d6, #4 │ │ │ │ - pop {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1574008 │ │ │ │ - svclt 0x0000bf65 │ │ │ │ + svclt 0x0000bf7d │ │ │ │ @ instruction: 0xf1504801 │ │ │ │ - svclt 0x0000b963 │ │ │ │ + svclt 0x0000b97b │ │ │ │ addseq pc, r6, #140, 28 @ 0x8c0 │ │ │ │ - andvs pc, r5, sl, asr #12 │ │ │ │ + eorsvs pc, r5, sl, asr #12 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000b9e1 │ │ │ │ - andsvs pc, r1, sl, asr #12 │ │ │ │ + svclt 0x0000b9f9 │ │ │ │ + subvs pc, r1, sl, asr #12 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000b9d9 │ │ │ │ - addne pc, r1, ip, asr #4 │ │ │ │ + svclt 0x0000b9f1 │ │ │ │ + adcsne pc, r1, ip, asr #4 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000b9d1 │ │ │ │ + svclt 0x0000b9e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb689f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x2157e0 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stclt 1, cr11, [r8, #-8] │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ - stc2 2, cr15, [r6, #-144] @ 0xffffff70 │ │ │ │ - ldc2 2, cr15, [r0], #144 @ 0x90 │ │ │ │ - stc2l 2, cr15, [ip], #-200 @ 0xffffff38 │ │ │ │ + ldc2 2, cr15, [lr, #-144] @ 0xffffff70 │ │ │ │ + stc2l 2, cr15, [r8], {36} @ 0x24 │ │ │ │ + stc2 2, cr15, [r4], {50} @ 0x32 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - stclt 2, cr15, [r4], {95} @ 0x5f │ │ │ │ + ldclt 2, cr15, [ip], {95} @ 0x5f │ │ │ │ addseq lr, r5, #172, 16 @ 0xac0000 │ │ │ │ ldrbtmi r4, [sl], #-2565 @ 0xfffff5fb │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ @ instruction: 0xf103669a │ │ │ │ blvs 0x16d2104 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -1448,15 +1448,15 @@ │ │ │ │ strbtmi fp, [sl], -r2, lsl #24 │ │ │ │ strlt fp, [r1], #-1028 @ 0xfffffbfc │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ - ldc2l 2, cr15, [lr, #428]! @ 0x1ac │ │ │ │ + cdp2 2, 1, cr15, cr6, cr11, {3} │ │ │ │ @ instruction: 0xf954f7ff │ │ │ │ addseq lr, r0, r8, lsr r2 │ │ │ │ andeq r0, r0, r0, asr r5 │ │ │ │ ldr r3, [pc, #20] @ 0x1188c │ │ │ │ ldr r2, [pc, #20] @ 0x11890 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ @@ -1488,226 +1488,226 @@ │ │ │ │ @ instruction: 0xf645b510 │ │ │ │ @ instruction: 0xf2c01490 │ │ │ │ stmdavc r3!, {r1, r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf7ffb973 │ │ │ │ vmax.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xb12b0300 │ │ │ │ - eorscs pc, r8, ip, asr #4 │ │ │ │ + rsbcs pc, r8, ip, asr #4 │ │ │ │ addeq pc, r6, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ vrshl.s8 d27, d8, d0 │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ mrslt r0, (UNDEF: 123) │ │ │ │ orrsne pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r6, r0, asr #5 │ │ │ │ - eorscs pc, r8, ip, asr #4 │ │ │ │ + rsbcs pc, r8, ip, asr #4 │ │ │ │ addeq pc, r6, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0000e7be │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ sbceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbmi r1, [r0, -r1, asr #15]! │ │ │ │ - eorvc pc, r0, r0, asr #12 │ │ │ │ + subsvc pc, r0, r0, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - blt 0xff3cde24 │ │ │ │ + blt 0xff9cde24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strtne pc, [ip], #1605 @ 0x645 │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ stmdavc r6!, {r1, r7, ip, sp, pc} │ │ │ │ subsle r2, r0, r0, lsl #18 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf2994692 │ │ │ │ - strmi pc, [r5], -pc, lsr #21 │ │ │ │ + strmi pc, [r5], -pc, asr #21 │ │ │ │ cmple r0, r0, lsl #28 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf64db3b0 │ │ │ │ - vmlal.s8 q9, d0, d0 │ │ │ │ + vmvn.i16 d18, #0 @ 0x0000 │ │ │ │ ands r0, fp, pc, lsr #16 │ │ │ │ smladcs r0, r0, r0, r2 │ │ │ │ - @ instruction: 0xf9fcf22e │ │ │ │ + blx 0x54e264 │ │ │ │ @ instruction: 0xf8044606 │ │ │ │ strtmi r7, [r8], -r1, lsl #22 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ - @ instruction: 0xf9aef235 │ │ │ │ + @ instruction: 0xf9c6f235 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ vqadd.s64 q3, , │ │ │ │ - strmi pc, [r3], -r9, lsr #19 │ │ │ │ + strmi pc, [r3], -r1, asr #19 │ │ │ │ adcsvs r4, r3, r0, lsr r6 │ │ │ │ - @ instruction: 0xff40f12d │ │ │ │ + @ instruction: 0xff58f12d │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xfe2ce43c │ │ │ │ + blx 0xfeace43c │ │ │ │ @ instruction: 0xb1a84605 │ │ │ │ @ instruction: 0x4628213d │ │ │ │ - @ instruction: 0xf8c8f298 │ │ │ │ + @ instruction: 0xf8e0f298 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf64ed1dc │ │ │ │ - vaddhn.i16 d17, q0, q8 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ blmi 0x551eb4 │ │ │ │ sbccs r4, r4, #80, 12 @ 0x5000000 │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0x19cdf56 │ │ │ │ + blx 0x1fcdf56 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdblt r6, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64e87f0 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012e │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ blmi 0xd1b00 │ │ │ │ vqsub.s64 d18, d20, d22 │ │ │ │ - svclt 0x0000fa93 │ │ │ │ - eorseq r0, r4, r0, ror pc │ │ │ │ - eorseq r0, r4, r4, asr pc │ │ │ │ + svclt 0x0000faab │ │ │ │ + eorseq r0, r4, r0, lsr #31 │ │ │ │ + eorseq r0, r4, r4, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ ldc2 0, cr15, [r6, #-4]! │ │ │ │ rsbeq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ tstcs r1, r0, lsl r1 │ │ │ │ - mcr2 2, 7, pc, cr4, cr9, {0} @ │ │ │ │ + mrc2 2, 7, pc, cr12, cr9, {0} │ │ │ │ eorvc pc, pc, r4, lsl #10 │ │ │ │ - blx 0xffc4dff6 │ │ │ │ + stc2 1, cr15, [r8], {93} @ 0x5d │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - @ instruction: 0xf818f150 │ │ │ │ + @ instruction: 0xf830f150 │ │ │ │ @ instruction: 0xf1506f60 │ │ │ │ - svcvs 0x0060fa4d │ │ │ │ - @ instruction: 0xf9d2f22e │ │ │ │ + svcvs 0x0060fa65 │ │ │ │ + @ instruction: 0xf9eaf22e │ │ │ │ pop {r5, r7, r9, sl, fp, sp, lr} │ │ │ │ vqadd.s32 d4, d14, d0 │ │ │ │ - svclt 0x0000b9cd │ │ │ │ + svclt 0x0000b9e5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf12f4604 │ │ │ │ - @ instruction: 0xf64ef945 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + @ instruction: 0xf64ef95d │ │ │ │ + vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ strmi r0, [r5], -lr, lsr #2 │ │ │ │ - blx 0xffb4df8e │ │ │ │ + stc2 1, cr15, [r4], {50} @ 0x32 │ │ │ │ strtmi fp, [r8], -r0, lsr #3 │ │ │ │ - ldc2 1, cr15, [sl, #-200]! @ 0xffffff38 │ │ │ │ + ldc2l 1, cr15, [r2, #-200] @ 0xffffff38 │ │ │ │ andls r4, r0, #77824 @ 0x13000 │ │ │ │ - mvnvs pc, lr, asr #12 │ │ │ │ + tstpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + rsbsne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1322318 │ │ │ │ - tstplt r8, sp, lsl #25 @ p-variant is OBSOLETE │ │ │ │ + tstplt r8, r5, lsr #25 @ p-variant is OBSOLETE │ │ │ │ umullscc pc, r9, r0, r8 @ │ │ │ │ rsccc pc, r8, #132, 16 @ 0x840000 │ │ │ │ stmdblt fp, {r0, r1, r5, r7, r9, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1634620 │ │ │ │ - strtmi pc, [r0], -fp, lsr #16 │ │ │ │ + strtmi pc, [r0], -r3, asr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06d4030 │ │ │ │ svclt 0x0000bb0f │ │ │ │ - eorseq r0, r4, ip, lsl #31 │ │ │ │ + ldrhteq r0, [r4], -ip │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r4], -r9, lsr #28 │ │ │ │ - stc2 1, cr15, [r2, #-200] @ 0xffffff38 │ │ │ │ + ldc2 1, cr15, [sl, #-200] @ 0xffffff38 │ │ │ │ @ instruction: 0xf64e2342 │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ + vrshr.s64 d17, d0, #64 │ │ │ │ strls r0, [r0], -lr, lsr #4 │ │ │ │ - asrmi pc, r2, #12 @ │ │ │ │ + bicsmi pc, r0, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1329203 │ │ │ │ - @ instruction: 0xf031fc55 │ │ │ │ + @ instruction: 0xf031fc6d │ │ │ │ @ instruction: 0x4620f8db │ │ │ │ - ldc2l 1, cr15, [r0], #200 @ 0xc8 │ │ │ │ + stc2 1, cr15, [r8, #-200] @ 0xffffff38 │ │ │ │ movtcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf6429600 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vsra.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf132012f │ │ │ │ - ldc 12, cr15, [pc, #284] @ 0x11c90 │ │ │ │ + ldc 12, cr15, [pc, #380] @ 0x11cf0 │ │ │ │ strcs r7, [r0, #-2840] @ 0xfffff4e8 │ │ │ │ strtvs r2, [r0], -r1, lsl #6 │ │ │ │ stc 0, cr2, [r4, #16] │ │ │ │ @ instruction: 0x66637bb0 │ │ │ │ ldrpl lr, [r6, #2500] @ 0x9c4 │ │ │ │ - @ instruction: 0xf90cf22e │ │ │ │ + @ instruction: 0xf924f22e │ │ │ │ eorscs r4, r8, r3, lsl #12 │ │ │ │ vmax.s32 d6, d30, d19 │ │ │ │ - strbvs pc, [r0, -r7, lsl #18]! @ │ │ │ │ - @ instruction: 0xf98cf150 │ │ │ │ + @ instruction: 0x6760f91f │ │ │ │ + @ instruction: 0xf9a4f150 │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - @ instruction: 0xff6ef14f │ │ │ │ + @ instruction: 0xff86f14f │ │ │ │ eorvc pc, pc, r4, lsl #10 │ │ │ │ - blx 0x154e122 │ │ │ │ + blx 0x1b4e122 │ │ │ │ tstpvc r3, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andsvc pc, pc, #4, 10 @ 0x1000000 │ │ │ │ msrvc CPSR_c, #4, 10 @ 0x1000000 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r0, r1, r4, r7, r8, ip, lr}^ │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r7, r9, ip, lr}^ │ │ │ │ andlt r5, r4, r1, lsr #7 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmialt r2!, {r0, r4, r5, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r0, r4, r0, lsr #31 │ │ │ │ + ldrsbteq r0, [r4], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - strtvc pc, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ + ldrbvc pc, [r0], #-1600 @ 0xfffff9c0 @ │ │ │ │ ldrteq pc, [r4], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1044606 │ │ │ │ movtcs r0, #53904 @ 0xd290 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ @ instruction: 0xf64e0133 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf132022e │ │ │ │ - @ instruction: 0xf104fbf5 │ │ │ │ + @ instruction: 0xf104fc0d │ │ │ │ strmi r0, [r5], -r0, lsr #5 │ │ │ │ tstcs r5, #0, 4 │ │ │ │ @ instruction: 0xf64e4630 │ │ │ │ - vrshr.s64 d17, d4, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ @ instruction: 0xf64e022e │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + vmla.f d17, d16, d0[4] │ │ │ │ @ instruction: 0xf132012e │ │ │ │ - ldrtcc pc, [r4], #3045 @ 0xbe5 @ │ │ │ │ + ldrtcc pc, [r4], #3069 @ 0xbfd @ │ │ │ │ movtcs r4, #9735 @ 0x2607 │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ - rsbne pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + addsne pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - asrmi pc, r2, #12 @ │ │ │ │ + bicsmi pc, r0, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xff5ce11e │ │ │ │ + blx 0xffbce11e │ │ │ │ subsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ movtne pc, #22081 @ 0x5641 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strbvs r6, [r3, -r2, asr #12] │ │ │ │ subne pc, r1, #68157440 @ 0x4100000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -1738,15 +1738,15 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf864f031 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @ instruction: 0x4620f995 │ │ │ │ blx 0xff1cdd8e │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1624010 │ │ │ │ - svclt 0x0000bf3d │ │ │ │ + svclt 0x0000bf55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fe8 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ @@ -1765,30 +1765,30 @@ │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf88422d0 │ │ │ │ @ instruction: 0xf8c4307e │ │ │ │ andlt r2, r3, r4, lsl #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmiblt r8!, {r0, r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ sbcne pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - adcsne pc, ip, lr, asr #12 │ │ │ │ + rscne pc, ip, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf970f158 │ │ │ │ + @ instruction: 0xf988f158 │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @ instruction: 0xf15850b0 │ │ │ │ - strmi pc, [r1], -fp, lsr #18 │ │ │ │ + strmi pc, [r1], -r3, asr #18 │ │ │ │ sbcle r2, sp, r0, lsl #16 │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {1} │ │ │ │ andls fp, r1, r3, asr r1 │ │ │ │ @ instruction: 0xf1624620 │ │ │ │ - cdpvs 14, 2, cr15, cr3, cr15, {7} │ │ │ │ + cdpvs 15, 2, cr15, cr3, cr7, {0} │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ cdpvs 6, 13, cr4, cr11, cr0, {1} │ │ │ │ stmdbls r1, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf1584608 │ │ │ │ - @ instruction: 0xe7bbf919 │ │ │ │ + @ instruction: 0xe7bbf931 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @@ -1818,62 +1818,62 @@ │ │ │ │ bl 0xfeb69018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strcs r4, [r0], #-2843 @ 0xfffff4e5 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1339402 │ │ │ │ - bmi 0x650090 │ │ │ │ + bmi 0x6500f0 │ │ │ │ andls r2, r0, #872415233 @ 0x34000001 │ │ │ │ - tstppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbsne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + adcne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1324605 │ │ │ │ - bge 0xd0774 │ │ │ │ + bge 0xd07d4 │ │ │ │ @ instruction: 0xf12e4621 │ │ │ │ - orrlt pc, r0, r7, lsl sp @ │ │ │ │ + orrlt pc, r0, pc, lsr #26 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d112 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r2, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xffdcf152 │ │ │ │ + @ instruction: 0xfff4f152 │ │ │ │ @ instruction: 0xf1324628 │ │ │ │ - @ instruction: 0x2001fdbb │ │ │ │ - stc2l 2, cr15, [r6], {120} @ 0x78 │ │ │ │ - @ instruction: 0xf840f2a9 │ │ │ │ + ldrdcs pc, [r1], -r3 │ │ │ │ + ldc2l 2, cr15, [lr], {120} @ 0x78 │ │ │ │ + @ instruction: 0xf860f2a9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, ror #31 │ │ │ │ + eorseq r1, r4, r0, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb690a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf162460d │ │ │ │ - cmnplt r0, r1, asr #26 @ p-variant is OBSOLETE │ │ │ │ + cmnplt r0, r9, asr sp @ p-variant is OBSOLETE │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmpcs sp, r8, lsr sp │ │ │ │ - rsceq pc, ip, lr, asr #12 │ │ │ │ + andsne pc, ip, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [ip, #-392]! @ 0xfffffe78 │ │ │ │ + ldc2l 1, cr15, [r4, #-392] @ 0xfffffe78 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldclt 1, cr15, [r4, #-392]! @ 0xfffffe78 │ │ │ │ + stcllt 1, cr15, [ip, #-392] @ 0xfffffe78 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ rsbscc pc, pc, r0, lsl #17 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ svchi 0x005bf3bf │ │ │ │ andcc pc, sl, #160, 16 @ 0xa00000 │ │ │ │ movwcs r2, #0 │ │ │ │ @@ -1883,15 +1883,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpvs 15, 0, cr0, cr4, cr8, {7} │ │ │ │ @ instruction: 0xf8d4b084 │ │ │ │ @ instruction: 0xf1bcc06c │ │ │ │ andsle r0, r0, r0, lsl #30 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf1629001 │ │ │ │ - blls 0x9178c │ │ │ │ + blls 0x917ec │ │ │ │ andne lr, r2, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf8d34618 │ │ │ │ @ instruction: 0xf8dcc060 │ │ │ │ andlt r3, r4, ip, rrx │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r4, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -1899,21 +1899,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movtcs r4, #55836 @ 0xda1c │ │ │ │ - tstppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andls r4, r0, #4, 12 @ 0x400000 │ │ │ │ - rsbsne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + adcne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf9aaf132 │ │ │ │ - ldc2l 1, cr15, [r4], #-184 @ 0xffffff48 │ │ │ │ + @ instruction: 0xf9c2f132 │ │ │ │ + stc2 1, cr15, [ip], {46} @ 0x2e │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -1922,171 +1922,171 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x34028 │ │ │ │ @ instruction: 0xf64fd0ee │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1051]! @ 0x41b │ │ │ │ sbcne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - sbcsne pc, r0, lr, asr #12 │ │ │ │ + andcs pc, r0, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1584010 │ │ │ │ - svclt 0x0000b831 │ │ │ │ - eorseq r0, r4, r0, ror #31 │ │ │ │ + svclt 0x0000b849 │ │ │ │ + eorseq r1, r4, r0, lsl r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb691f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [ip], -r6, lsr #26 │ │ │ │ @ instruction: 0xf1324606 │ │ │ │ - movtcs pc, #10923 @ 0x2aab @ │ │ │ │ + movtcs pc, #10947 @ 0x2ac3 @ │ │ │ │ @ instruction: 0xf64e9500 │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ + vrshr.s64 d17, d0, #64 │ │ │ │ @ instruction: 0xf642022e │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vsra.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf132012f │ │ │ │ - @ instruction: 0x6dc3f9f3 │ │ │ │ + vstrvs s31, [r3, #44] @ 0x2c │ │ │ │ cmnlt r4, #201326592 @ 0xc000000 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xf872f132 │ │ │ │ + @ instruction: 0xf88af132 │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ - blx 0xfe24e4fc │ │ │ │ + blx 0xfe84e4fc │ │ │ │ strtmi fp, [r0], -r8, asr #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r0], #-3440 @ 0xfffff290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mvneq pc, lr, asr #12 │ │ │ │ + tstpne ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscne pc, r0, lr, asr #12 │ │ │ │ + andscs pc, r0, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstpeq r4, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ vqsub.s64 d18, d19, d3 │ │ │ │ - @ instruction: 0xf64eff7d │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + @ instruction: 0xf64eff95 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012e │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vaddl.s8 q9, d0, d20 │ │ │ │ @ instruction: 0xf105002e │ │ │ │ addscs r0, r4, #20, 6 @ 0x50000000 │ │ │ │ - @ instruction: 0xff70f273 │ │ │ │ - ldrsbteq r0, [r4], -r4 │ │ │ │ + @ instruction: 0xff88f273 │ │ │ │ + eorseq r1, r4, r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb692a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ mcrr2 0, 0, pc, r2, cr1 @ │ │ │ │ @ instruction: 0xf64e4601 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ vhadd.s d0, d4, d30 │ │ │ │ - strmi pc, [r6], -r5, asr #30 │ │ │ │ + @ instruction: 0x4606ff5d │ │ │ │ @ instruction: 0xf1324628 │ │ │ │ - strmi pc, [r4], -fp, asr #20 │ │ │ │ + strmi pc, [r4], -r3, ror #20 │ │ │ │ ldrtmi fp, [r1], -r0, asr #2 │ │ │ │ vmax.s d4, d6, d24 │ │ │ │ - stmdblt r8!, {r0, r1, r2, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8!, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vmax.s d4, d4, d24 │ │ │ │ - strmi pc, [r4], -r1, lsr #28 │ │ │ │ + @ instruction: 0x4604fe39 │ │ │ │ vmin.s32 d4, d13, d16 │ │ │ │ - strtmi pc, [r0], -sp, lsr #29 │ │ │ │ + strtmi pc, [r0], -r5, asr #29 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vsubhn.i32 d4, q4, q12 │ │ │ │ - strmi pc, [r4], -r9, lsr #19 │ │ │ │ + strmi pc, [r4], -r9, asr #19 │ │ │ │ @ instruction: 0xf2984630 │ │ │ │ - bne 0x890790 │ │ │ │ + bne 0x890810 │ │ │ │ vmax.s d4, d4, d24 │ │ │ │ - strmi pc, [r4], -r7, ror #28 │ │ │ │ + @ instruction: 0x4604fe7f │ │ │ │ vmin.s32 d4, d13, d16 │ │ │ │ - @ instruction: 0x4620fe97 │ │ │ │ + strtmi pc, [r0], -pc, lsr #29 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ movtcs r4, #10777 @ 0x2a19 │ │ │ │ - asrmi pc, r2, #12 @ │ │ │ │ + bicsmi pc, r0, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, #5242880 @ 0x500000 │ │ │ │ - rsbne pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + addsne pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf95ef132 │ │ │ │ + @ instruction: 0xf976f132 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - blx 0xce614 │ │ │ │ + blx 0x6ce614 │ │ │ │ @ instruction: 0xffa4f7ff │ │ │ │ @ instruction: 0x309cf8d4 │ │ │ │ cmnlt fp, r1, lsl #12 │ │ │ │ - andcs pc, r4, lr, asr #12 │ │ │ │ + eorscs pc, r4, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1539103 │ │ │ │ - stmdbls r3, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r5, r8, lsl #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - cdplt 2, 6, cr15, cr2, cr13, {1} │ │ │ │ - andscs pc, r8, lr, asr #12 │ │ │ │ + cdplt 2, 7, cr15, cr10, cr13, {1} │ │ │ │ + subcs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1539103 │ │ │ │ - stmdbls r3, {r0, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r5, r8, lsl #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - cdplt 2, 5, cr15, cr4, cr13, {1} │ │ │ │ - ldrsbteq r0, [r4], -r4 │ │ │ │ + cdplt 2, 6, cr15, cr12, cr13, {1} │ │ │ │ + eorseq r1, r4, r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6939c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r2, #232, 30 @ 0x3a0 │ │ │ │ @ instruction: 0xf64db082 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s d0, d5, d31 │ │ │ │ - stmdavs r3, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604b373 │ │ │ │ blx 0xfeece1c2 │ │ │ │ @ instruction: 0xf7ff6821 │ │ │ │ @ instruction: 0x4606ff13 │ │ │ │ @ instruction: 0xf132b378 │ │ │ │ - bmi 0x7908d8 │ │ │ │ + bmi 0x790938 │ │ │ │ andls r4, r0, #5242880 @ 0x500000 │ │ │ │ ldrtmi r2, [r0], -r2, asr #6 │ │ │ │ - rsbne pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + addsne pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - asrmi pc, r2, #12 @ │ │ │ │ + bicsmi pc, r0, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf90cf132 │ │ │ │ + @ instruction: 0xf924f132 │ │ │ │ stmdavs r1!, {r0, r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ vsubl.s8 , d0, d12 │ │ │ │ mrcvs 2, 2, r2, cr11, cr6, {4} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ - @ instruction: 0xff2ef235 │ │ │ │ + @ instruction: 0xff46f235 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorcs pc, r0, lr, asr #12 │ │ │ │ + subscs pc, r0, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xace76e │ │ │ │ + blx 0x10ce76e │ │ │ │ vhadd.s d18, d8, d1 │ │ │ │ - stmdavs r1!, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - eorscs pc, ip, lr, asr #12 │ │ │ │ + stmdavs r1!, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + rsbcs pc, ip, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x84e782 │ │ │ │ + blx 0xe4e782 │ │ │ │ vmax.s d4, d5, d16 │ │ │ │ - andcs pc, r1, r1, lsl pc @ │ │ │ │ - blx 0xffb4ec20 │ │ │ │ - ldrsbteq r0, [r4], -r4 │ │ │ │ + andcs pc, r1, r9, lsr #30 │ │ │ │ + blx 0x14ec22 │ │ │ │ + eorseq r1, r4, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6944c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf02a4604 │ │ │ │ strmi pc, [r3], -pc, asr #17 │ │ │ │ andls fp, r1, r0, asr r1 │ │ │ │ @@ -2106,127 +2106,127 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2 0, cr15, [r2, #192] @ 0xc0 │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ @ instruction: 0x4620feb3 │ │ │ │ @ instruction: 0xf8e4f02a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1624010 │ │ │ │ - svclt 0x0000bc5b │ │ │ │ + svclt 0x0000bc73 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb694bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blx 0xd4e2ce │ │ │ │ - @ instruction: 0xf946f132 │ │ │ │ + @ instruction: 0xf95ef132 │ │ │ │ andls r4, r0, #94208 @ 0x17000 │ │ │ │ @ instruction: 0xf64e2342 │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ + vrshr.s64 d17, d0, #64 │ │ │ │ @ instruction: 0xf642022e │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vsra.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf132012f │ │ │ │ - cdpvs 8, 0, cr15, cr2, cr13, {4} │ │ │ │ + cdpvs 8, 0, cr15, cr2, cr5, {5} │ │ │ │ andlt fp, r4, sl, lsl r1 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0x46114710 │ │ │ │ - adcmi pc, r0, r2, asr #12 │ │ │ │ + sbcsmi pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf1329203 │ │ │ │ - strmi pc, [r4], -r7, asr #21 │ │ │ │ - subscs pc, ip, lr, asr #12 │ │ │ │ + @ instruction: 0x4604fadf │ │ │ │ + addcs pc, ip, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [r6], #332 @ 0x14c │ │ │ │ + stc2l 1, cr15, [lr], {83} @ 0x53 │ │ │ │ bls 0xe3b94 │ │ │ │ tstpne r5, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ - blx 0xff94ebf0 │ │ │ │ + blx 0xfff4ebf0 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmlt r2, {r2, r4, r5, r9, ip, sp, lr, pc} │ │ │ │ - ldrsbteq r0, [r4], -r4 │ │ │ │ + ldmlt sl, {r2, r4, r5, r9, ip, sp, lr, pc} │ │ │ │ + eorseq r1, r4, r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf1324606 │ │ │ │ - bmi 0xf5073c │ │ │ │ + bmi 0xf5079c │ │ │ │ @ instruction: 0xf64e2318 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - subne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + rsbsne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf850f132 │ │ │ │ + @ instruction: 0xf868f132 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xf88cf237 │ │ │ │ + @ instruction: 0xf8a4f237 │ │ │ │ @ instruction: 0xf8954604 │ │ │ │ bllt 0x1cde644 │ │ │ │ umlalscc pc, r4, r5, r8 @ │ │ │ │ @ instruction: 0xf8d6bbbb │ │ │ │ strtmi r2, [r0], -r0, asr #1 │ │ │ │ - mvncs pc, lr, asr #12 │ │ │ │ + tstpcc r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xfffaf237 │ │ │ │ + @ instruction: 0xf812f238 │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf895bbdb │ │ │ │ bllt 0x1cde674 │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf64e4620 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s d0, d7, d30 │ │ │ │ - strtmi pc, [r0], -r7, ror #31 │ │ │ │ + qsub8mi pc, r0, pc @ │ │ │ │ ldrsbcs pc, [r4], #134 @ 0x86 @ │ │ │ │ - teqpcc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffdef237 │ │ │ │ + @ instruction: 0xfff6f237 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqadd.s64 q2, q3, q8 │ │ │ │ - @ instruction: 0xf8d6be23 │ │ │ │ + @ instruction: 0xf8d6be3b │ │ │ │ @ instruction: 0xf64e20b8 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ vrhadd.s d0, d7, d30 │ │ │ │ - @ instruction: 0xf895ffcf │ │ │ │ + @ instruction: 0xf895ffe7 │ │ │ │ blcs 0x1e6b4 │ │ │ │ @ instruction: 0xf8d6d0c7 │ │ │ │ @ instruction: 0x462020bc │ │ │ │ - bicscs pc, r8, lr, asr #12 │ │ │ │ + tstpcc r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffc2f237 │ │ │ │ + @ instruction: 0xffdaf237 │ │ │ │ @ instruction: 0xf8d6e7bd │ │ │ │ strtmi r2, [r0], -ip, asr #1 │ │ │ │ - tstpcc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffb8f237 │ │ │ │ + @ instruction: 0xffd0f237 │ │ │ │ @ instruction: 0xf8d6e7c6 │ │ │ │ strtmi r2, [r0], -r8, asr #1 │ │ │ │ - tstpcc r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcc r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffaef237 │ │ │ │ + @ instruction: 0xffc6f237 │ │ │ │ @ instruction: 0xf8d6e7b9 │ │ │ │ strtmi r2, [r0], -r4, asr #1 │ │ │ │ - mvnscs pc, lr, asr #12 │ │ │ │ + msrcc R8_fiq, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffa4f237 │ │ │ │ + @ instruction: 0xffbcf237 │ │ │ │ svclt 0x0000e7ac │ │ │ │ - eorseq r1, r4, r0, lsl r0 │ │ │ │ + eorseq r1, r4, r0, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460cb091 │ │ │ │ andls r4, r5, #128, 12 @ 0x8000000 │ │ │ │ - @ instruction: 0xf874f132 │ │ │ │ + @ instruction: 0xf88cf132 │ │ │ │ @ instruction: 0xf64e4bb6 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ movwls r0, #558 @ 0x22e │ │ │ │ - mvnvs pc, lr, asr #12 │ │ │ │ + tstpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1312318 │ │ │ │ - @ instruction: 0xf894ffc7 │ │ │ │ + @ instruction: 0xf894ffdf │ │ │ │ andls r9, r4, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ movwls r6, #39075 @ 0x98a3 │ │ │ │ svccs 0x00007c27 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ movwls r6, #47523 @ 0xb9a3 │ │ │ │ @@ -2356,33 +2356,33 @@ │ │ │ │ ldrsbtcs pc, [r4], r8 @ │ │ │ │ addsmi r6, sl, #1456 @ 0x5b0 │ │ │ │ rscshi pc, r0, r0, asr #1 │ │ │ │ @ instruction: 0xf8d89b04 │ │ │ │ mrcvs 0, 0, r2, cr11, cr8, {6} │ │ │ │ stmdble r7!, {r1, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf64e9904 │ │ │ │ - @ instruction: 0xf2c054bc │ │ │ │ + vmls.i d21, d16, d0[7] │ │ │ │ movwls r0, #13358 @ 0x342e │ │ │ │ blvs 0x12786b8 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf64e4b22 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - stc2 1, cr15, [ip, #-328] @ 0xfffffeb8 │ │ │ │ + stc2 1, cr15, [r4, #-328]! @ 0xfffffeb8 │ │ │ │ ldmib r4, {r1, r4, sp, lr, pc}^ │ │ │ │ movwmi r1, #54542 @ 0xd50e │ │ │ │ svcge 0x003cf47f │ │ │ │ - strbcc pc, [ip], #-1614 @ 0xfffff9b2 @ │ │ │ │ + ldrbtcc pc, [ip], #-1614 @ 0xfffff9b2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmnpcs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, lr, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbscs r4, r3, #23552 @ 0x5c00 │ │ │ │ strls r9, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - ldc2l 1, cr15, [r8], #328 @ 0x148 │ │ │ │ + ldc2 1, cr15, [r0, #-328] @ 0xfffffeb8 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8cd8ff0 │ │ │ │ smlad r7, r8, r0, ip │ │ │ │ eorlt pc, r0, sp, asr #17 │ │ │ │ @@ -2395,16 +2395,16 @@ │ │ │ │ strls lr, [ip], -r8, asr #13 │ │ │ │ @ instruction: 0x970be6bf │ │ │ │ @ instruction: 0xf8cde6b6 │ │ │ │ strt r9, [sp], r4, lsr #32 │ │ │ │ ldrdeq lr, [r2, -r4]! │ │ │ │ @ instruction: 0xf47f4301 │ │ │ │ strb sl, [r9, r7, lsr #30] │ │ │ │ - eorseq r1, r4, r0, lsl r0 │ │ │ │ - eorseq r1, r4, r4, lsr #32 │ │ │ │ + eorseq r1, r4, r0, asr #32 │ │ │ │ + eorseq r1, r4, r4, asr r0 │ │ │ │ vstrls s18, [r9, #-24] @ 0xffffffe8 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0x46294611 │ │ │ │ vqdmulh.s d15, d7, d0 │ │ │ │ tstls r6, r4, lsl #26 │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ vqdmulh.s d15, d2, d10 │ │ │ │ @@ -2420,15 +2420,15 @@ │ │ │ │ andls r9, r8, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ blx 0x1f87a2 │ │ │ │ blx 0x1ceb92 │ │ │ │ blx 0x2ceb96 │ │ │ │ blx 0xceb9a │ │ │ │ vrhadd.s32 d31, d8, d1 │ │ │ │ - blls 0x3523d0 │ │ │ │ + blls 0x352430 │ │ │ │ stmdals sl, {r0, r1, r2, ip, pc} │ │ │ │ stmdbls fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ blx 0xb9bc2 │ │ │ │ blx 0x8efae │ │ │ │ stmdbls r8, {r1, r9, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ @ instruction: 0x2d009909 │ │ │ │ @@ -2448,70 +2448,70 @@ │ │ │ │ @ instruction: 0xf04030b3 │ │ │ │ stcls 0, cr8, [r9, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf67f4295 │ │ │ │ strbmi sl, [r0], -r0, asr #30 │ │ │ │ @ instruction: 0xf7ff9204 │ │ │ │ bls 0x151e60 │ │ │ │ @ instruction: 0xf64e4604 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ blmi 0xfe7a3018 │ │ │ │ - andspl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + subpl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls r9, r0, #327680 @ 0x50000 │ │ │ │ strls r2, [r3, #-752] @ 0xfffffd10 │ │ │ │ - mrrc2 1, 5, pc, r6, cr2 @ │ │ │ │ + stc2l 1, cr15, [lr], #-328 @ 0xfffffeb8 │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xcf0e8 │ │ │ │ + bllt 0x6cf0e8 │ │ │ │ stccs 13, cr9, [r0, #-40] @ 0xffffffd8 │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ strmi r9, [r8], -ip, lsl #6 │ │ │ │ bls 0x2f9460 │ │ │ │ vstrls d2, [r8, #-4] │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ stccs 3, cr9, [r1, #-28] @ 0xffffffe4 │ │ │ │ strcs fp, [r1, #-3896] @ 0xfffff0c8 │ │ │ │ blx 0xb7c7a │ │ │ │ blx 0x18ec6a │ │ │ │ vrhadd.s32 d31, d8, d1 │ │ │ │ - blls 0x352308 │ │ │ │ + blls 0x352368 │ │ │ │ ldr r9, [sl, sl] │ │ │ │ @ instruction: 0xf64e9904 │ │ │ │ - vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d21, q8, q12 │ │ │ │ movwls r0, #13358 @ 0x342e │ │ │ │ blvs 0x127888c │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ blmi 0xfe0db460 │ │ │ │ - cmnpcs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, lr, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - str pc, [r9, -r3, lsr #24]! │ │ │ │ + @ instruction: 0xe729fc3b │ │ │ │ andsne lr, sl, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1722902 │ │ │ │ @ instruction: 0xf6ff0200 │ │ │ │ blmi 0x1efe2a4 │ │ │ │ stmdals r5, {r1, r2, r3, r4, r5, r6, r9, sp} │ │ │ │ - ldrcc pc, [r4], #1614 @ 0x64e │ │ │ │ + strbcc pc, [r4], #1614 @ 0x64e @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmnpcs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, lr, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - ldr pc, [r3, -sp, lsl #24] │ │ │ │ + ldr pc, [r3, -r5, lsr #24] │ │ │ │ tstcs r6, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x1c3e298 │ │ │ │ stmdals r5, {r1, r2, r7, r9, sp} │ │ │ │ - ldrbcc pc, [r0], #1614 @ 0x64e @ │ │ │ │ + strmi pc, [r0], #-1614 @ 0xfffff9b2 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmnpcs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, lr, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - @ instruction: 0xe6fdfbf7 │ │ │ │ + ldrbt pc, [sp], pc, lsl #24 @ │ │ │ │ stmib r8, {r1, r2, r9, ip, pc}^ │ │ │ │ blls 0x2a0da8 │ │ │ │ ldrcc lr, [r0, -r8, asr #19]! │ │ │ │ stmdbls r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ sbcscc pc, r0, r8, asr #17 │ │ │ │ addmi r9, sl, #8, 22 @ 0x2000 │ │ │ │ bvs 0xccd024 │ │ │ │ @@ -2523,85 +2523,85 @@ │ │ │ │ @ instruction: 0xf43f30b3 │ │ │ │ strbmi sl, [r0], -lr, lsr #29 │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ ldmib sp, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r2, r8}^ │ │ │ │ blmi 0x15e2d34 │ │ │ │ @ instruction: 0xf64e22e7 │ │ │ │ - vsra.s64 d20, d24, #64 │ │ │ │ + vmla.f d20, d16, d0[6] │ │ │ │ tstls r0, lr, lsr #2 │ │ │ │ - cmnpcs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, lr, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xff1cee92 │ │ │ │ + blx 0xff7cee92 │ │ │ │ ldmib r4, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b598 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 1, APSR_nzcv, cr5, cr15, {7} │ │ │ │ addcs r4, lr, #76, 22 @ 0x13000 │ │ │ │ @ instruction: 0xf64e9805 │ │ │ │ - vaddhn.i16 d20, q0, q6 │ │ │ │ + vmvn.i32 d20, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - blx 0xfec4eebe │ │ │ │ + blx 0xff24eebe │ │ │ │ ldmib r4, {r1, r2, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b5a4 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mcrge 6, 1, pc, cr7, cr15, {7} @ │ │ │ │ addscs r4, r6, #66560 @ 0x10400 │ │ │ │ @ instruction: 0xf64e9805 │ │ │ │ - vmls.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - blx 0xfe6ceeea │ │ │ │ + blx 0xfecceeea │ │ │ │ ldmib r4, {r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b5c0 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 0, APSR_nzcv, cr9, cr15, {7} │ │ │ │ addscs r4, lr, #55296 @ 0xd800 │ │ │ │ @ instruction: 0xf64e9805 │ │ │ │ - vmvn.i32 q10, #786432 @ 0x000c0000 │ │ │ │ + vaddhn.i16 d20, q8, q14 │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - blx 0xfe14ef16 │ │ │ │ + blx 0xfe74ef16 │ │ │ │ bls 0x20c3f8 │ │ │ │ movwls fp, #52050 @ 0xcb52 │ │ │ │ blx 0x39602 │ │ │ │ blls 0x24ede8 │ │ │ │ blcs 0x789f8 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ blx 0x1f760a │ │ │ │ blx 0x1cedf2 │ │ │ │ blx 0x2cedf6 │ │ │ │ blx 0x10edfa │ │ │ │ vrhadd.s32 d31, d8, d1 │ │ │ │ - blls 0x352170 │ │ │ │ + blls 0x3521d0 │ │ │ │ strb r9, [lr], r7 │ │ │ │ stmiblt sl, {r1, r3, r9, fp, ip, pc} │ │ │ │ stmdbls fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ blls 0x23763c │ │ │ │ blcs 0x78a28 │ │ │ │ @ instruction: 0xf102fb01 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ blx 0xf763e │ │ │ │ vrhadd.s32 d31, d8, d1 │ │ │ │ - blls 0x352148 │ │ │ │ + blls 0x3521a8 │ │ │ │ ldrt r9, [sl], sl │ │ │ │ bcs 0x3924c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blls 0x2b7664 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf101fb07 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ @ instruction: 0xf101fb0a │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - ldc2 2, cr15, [r2, #416]! @ 0x1a0 │ │ │ │ + stc2l 2, cr15, [sl, #416] @ 0x1a0 │ │ │ │ andls r9, r8, ip, lsl #22 │ │ │ │ stmdbcs r0, {r0, r1, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0046f43f │ │ │ │ stmdbcc lr!, {r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib r8, {r1, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x1e0728 │ │ │ │ sbcscc pc, r0, r8, asr #17 │ │ │ │ @@ -2609,31 +2609,31 @@ │ │ │ │ blls 0x25edc4 │ │ │ │ bvs 0xccd198 │ │ │ │ adcscc pc, r4, r8, asr #17 │ │ │ │ sbcscs pc, r8, r8, asr #17 │ │ │ │ @ instruction: 0xf8949904 │ │ │ │ @ instruction: 0xf8813050 │ │ │ │ @ instruction: 0xe6b230b3 │ │ │ │ - eorseq r1, r4, r4, lsr #32 │ │ │ │ + eorseq r1, r4, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi 0xfe3becc0 │ │ │ │ strmi r4, [ip], -lr, lsl #29 │ │ │ │ andls r4, r3, #5242880 @ 0x500000 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2l 1, cr15, [r4, #-196] @ 0xffffff3c │ │ │ │ + ldc2l 1, cr15, [ip, #-196] @ 0xffffff3c │ │ │ │ @ instruction: 0x96002318 │ │ │ │ - subne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + rsbsne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnvs pc, lr, asr #12 │ │ │ │ + tstpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldc2 1, cr15, [r8], {49} @ 0x31 │ │ │ │ + ldc2 1, cr15, [r0], #196 @ 0xc4 │ │ │ │ strmi r2, [r7], -r0, lsl #6 │ │ │ │ stccs 3, cr9, [r0], {4} │ │ │ │ @ instruction: 0xf10dd03a │ │ │ │ @ instruction: 0xf04f0c10 │ │ │ │ ands r0, r2, r1, lsl #28 │ │ │ │ biceq lr, r1, r5, lsl #22 │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @@ -2646,68 +2646,68 @@ │ │ │ │ eorcs pc, r3, ip, asr #16 │ │ │ │ stmdavs r2!, {r2, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbeq fp, {r0, r1, r2, r3, r4}^ │ │ │ │ orreq lr, r3, #13312 @ 0x3400 │ │ │ │ sbcmi r6, r3, fp, lsl r9 │ │ │ │ strble r0, [r1, #2011]! @ 0x7db │ │ │ │ - eorne pc, r8, sl, asr #4 │ │ │ │ + subsne pc, r8, sl, asr #4 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xfe7cf038 │ │ │ │ + blx 0xfedcf038 │ │ │ │ strmi r4, [r4], -sp, ror #22 │ │ │ │ - andvs pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + eorsvs pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64e2400 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf1521229 │ │ │ │ - subs pc, r3, r3, asr #21 │ │ │ │ + ldrsb pc, [r3], #-171 @ 0xffffff55 @ │ │ │ │ @ instruction: 0xf64e46bb │ │ │ │ - vmul.f d17, d0, d0[2] │ │ │ │ + vbic.i16 , #8 @ 0x0008 │ │ │ │ @ instruction: 0xf64e092e │ │ │ │ - vqdmlsl.s q11, d16, d0[7] │ │ │ │ + vorr.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ strtmi r0, [r8], lr, lsr #14 │ │ │ │ beq 0x84ef7c │ │ │ │ ldrdmi pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0002c08 │ │ │ │ @ instruction: 0xf8d880a5 │ │ │ │ bl 0x2d6ee8 │ │ │ │ @ instruction: 0xf8930301 │ │ │ │ blcs 0x1ee5c │ │ │ │ addhi pc, r2, r0 │ │ │ │ rsble r2, r6, r0, lsl #24 │ │ │ │ @ instruction: 0xf1314628 │ │ │ │ - tstpcs r8, #55552 @ p-variant is OBSOLETE @ 0xd900 │ │ │ │ + tstpcs r8, #61696 @ p-variant is OBSOLETE @ 0xf100 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf1319600 │ │ │ │ - stccs 12, cr15, [r2], {51} @ 0x33 │ │ │ │ + stccs 12, cr15, [r2], {75} @ 0x4b │ │ │ │ stccs 0, cr13, [r3], {16} │ │ │ │ stccs 0, cr13, [r4], {69} @ 0x45 │ │ │ │ stccs 0, cr13, [r6], {58} @ 0x3a │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrsble r4, [r7, #80] @ 0x50 │ │ │ │ @ instruction: 0xf88b2001 │ │ │ │ ldrh r0, [ip], -fp │ │ │ │ umlalscc pc, r6, r0, r8 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ vmax.s8 d20, d10, d17 │ │ │ │ - vmla.i d17, d0, d0[1] │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf1430035 │ │ │ │ - @ instruction: 0xf64efa49 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + @ instruction: 0xf64efa61 │ │ │ │ + vrshr.s64 q11, q2, #64 │ │ │ │ strmi r0, [r4], -lr, lsr #4 │ │ │ │ - cmnpcs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, lr, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andsne pc, r3, #64, 4 │ │ │ │ stmdals r3, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ - blx 0x1bcf140 │ │ │ │ + blx 0xfe1cf140 │ │ │ │ blmi 0xe1abfc │ │ │ │ blls 0x16cc68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r7, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -2724,51 +2724,51 @@ │ │ │ │ @ instruction: 0xe7bbd194 │ │ │ │ @ instruction: 0xd1b52c07 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ adcsle r2, sp, r0, lsl #22 │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdle r4, [r9, r0] │ │ │ │ @ instruction: 0x4621e7b0 │ │ │ │ - subne pc, r4, sl, asr #4 │ │ │ │ + rsbsne pc, r4, sl, asr #4 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xcf170 │ │ │ │ + blx 0x6cf170 │ │ │ │ @ instruction: 0x46044b1f │ │ │ │ - rsbsvs pc, r4, #81788928 @ 0x4e00000 │ │ │ │ + adcvs pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64e2400 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf1521245 │ │ │ │ - ldr pc, [r7, r7, lsr #20]! │ │ │ │ - eorne pc, r8, sl, asr #4 │ │ │ │ + @ instruction: 0xe7b7fa3f │ │ │ │ + subsne pc, r8, sl, asr #4 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf9eaf143 │ │ │ │ - strbvs pc, [r4], #-1614 @ 0xfffff9b2 @ │ │ │ │ + blx 0xcf1a0 │ │ │ │ + ldrbtvs pc, [r4], #-1614 @ 0xfffff9b2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ blmi 0x4644a8 │ │ │ │ - cmnpcs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, lr, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdals r3, {r0, r9, ip, pc} │ │ │ │ addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - ldr pc, [pc, pc, lsl #20] │ │ │ │ - @ instruction: 0xf92af2a8 │ │ │ │ + ldr pc, [pc, r7, lsr #20] │ │ │ │ + @ instruction: 0xf94af2a8 │ │ │ │ @ instruction: 0xf1314628 │ │ │ │ - tstpcs r8, #16128 @ p-variant is OBSOLETE @ 0x3f00 │ │ │ │ + tstpcs r8, #22272 @ p-variant is OBSOLETE @ 0x5700 │ │ │ │ @ instruction: 0xf64e9600 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64e022e │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf131012e │ │ │ │ - @ instruction: 0xe769fb93 │ │ │ │ + strb pc, [r9, -fp, lsr #23]! @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r0 │ │ │ │ eorseq r1, r4, r0, asr #32 │ │ │ │ - eorseq r1, r4, r8, asr r0 │ │ │ │ + eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ teqne r3, #208, 18 @ 0x340000 │ │ │ │ eorseq lr, r1, #208, 18 @ 0x340000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -2804,96 +2804,96 @@ │ │ │ │ @ instruction: 0xf8d0d035 │ │ │ │ addsmi r2, r3, #248 @ 0xf8 │ │ │ │ mulcs r1, r8, pc @ │ │ │ │ andlt sp, r3, pc, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - rscsvs pc, r4, #81788928 @ 0x4e00000 │ │ │ │ + eorvc pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmnpcs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, lr, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ @ instruction: 0xf1521289 │ │ │ │ - andcs pc, r0, pc, lsl #19 │ │ │ │ + andcs pc, r0, r7, lsr #19 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blmi 0x2821cc │ │ │ │ @ instruction: 0xf64e4660 │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64e022e │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ addsne pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf976f152 │ │ │ │ + @ instruction: 0xf98ef152 │ │ │ │ @ instruction: 0xf7fde7e5 │ │ │ │ svclt 0x0000f9eb │ │ │ │ - eorseq r1, r4, r4, ror r0 │ │ │ │ + eorseq r1, r4, r4, lsr #1 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf64e681b │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ eorscs r0, r8, #-2147483637 @ 0x8000000b │ │ │ │ svclt 0x00004718 │ │ │ │ - @ instruction: 0x71a4f64e │ │ │ │ + bicsvc pc, r4, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf14e2238 │ │ │ │ - svclt 0x0000bf1b │ │ │ │ + svclt 0x0000bf33 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430fe8 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ umulllt r0, r2, r6, r3 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ addcs r6, r7, #1769472 @ 0x1b0000 │ │ │ │ andvc pc, ip, r0, lsl #10 │ │ │ │ - mvnseq pc, lr, asr #12 │ │ │ │ + msrne R12_usr, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ movwcs r4, #1944 @ 0x798 │ │ │ │ ldmib sp, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ addcs r0, sl, #0, 2 │ │ │ │ subsvs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8c46035 │ │ │ │ @ instruction: 0x73ab5250 │ │ │ │ - cdp2 1, 15, cr15, cr4, cr14, {2} │ │ │ │ + @ instruction: 0xff0cf14e │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfeccf29c │ │ │ │ + blt 0xff2cf29c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ @ instruction: 0xf2c014b0 │ │ │ │ @ instruction: 0x46200496 │ │ │ │ @ instruction: 0xf8402300 │ │ │ │ @ instruction: 0xf14e3b04 │ │ │ │ - @ instruction: 0xf104fdf5 │ │ │ │ + @ instruction: 0xf104fe0d │ │ │ │ @ instruction: 0xf14f0020 │ │ │ │ - @ instruction: 0xf104f80b │ │ │ │ + @ instruction: 0xf104f823 │ │ │ │ @ instruction: 0xf14f0058 │ │ │ │ - @ instruction: 0xf104f807 │ │ │ │ + @ instruction: 0xf104f81f │ │ │ │ pop {r4, r7} │ │ │ │ @ instruction: 0xf14f4010 │ │ │ │ - svclt 0x0000b801 │ │ │ │ + svclt 0x0000b819 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf64e681b │ │ │ │ - vsra.s64 q8, q10, #64 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ stmdami r1, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x47182233 │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ - mvnseq pc, lr, asr #12 │ │ │ │ + msrne R12_usr, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r8, #65536 @ 0x10000 │ │ │ │ - cdplt 1, 11, cr15, cr8, cr14, {2} │ │ │ │ + cdplt 1, 13, cr15, cr0, cr14, {2} │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ cmnlt r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r2, r2, #192, 4 │ │ │ │ mrrcne 15, 10, fp, r0, cr8 │ │ │ │ @@ -2913,15 +2913,15 @@ │ │ │ │ @ instruction: 0xf6430ff0 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46040396 │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vshl.s64 d17, d16, #0 │ │ │ │ eorscs r0, r8, #629145600 @ 0x25800000 │ │ │ │ @ instruction: 0xf64e1d28 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ sbccc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ andsle r3, sl, r1, lsl #6 │ │ │ │ smullcc pc, ip, r5, r8 @ │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ andeq pc, r8, #64, 4 │ │ │ │ addseq pc, r2, #192, 4 │ │ │ │ @@ -2942,41 +2942,41 @@ │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r1, r8, #192, 4 │ │ │ │ mcrrne 15, 13, fp, r8, cr8 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ sbceq pc, r0, #196, 16 @ 0xc40000 │ │ │ │ bicsle r3, r5, r1 │ │ │ │ - orreq pc, ip, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0x03bcf241 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnseq pc, lr, asr #12 │ │ │ │ + msrne R12_usr, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcvc pc, r0, lr, asr #12 │ │ │ │ + rscsvc pc, r0, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqsub.s64 q9, q1, │ │ │ │ - @ instruction: 0xf8c4ffcb │ │ │ │ + @ instruction: 0xf8c4ffe3 │ │ │ │ strb r3, [r3, r0, asr #5] │ │ │ │ - orreq pc, ip, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0x03bcf241 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnseq pc, lr, asr #12 │ │ │ │ + msrne R12_usr, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscvc pc, r8, lr, asr #12 │ │ │ │ + andseq pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqsub.s64 q9, q1, │ │ │ │ - svclt 0x0000ffb9 │ │ │ │ + svclt 0x0000ffd1 │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430ff8 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46040396 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64e4817 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ rsbscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b30a │ │ │ │ biclt r3, r3, r4, ror r2 │ │ │ │ rsbscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ rsbscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf6456013 │ │ │ │ @@ -3012,15 +3012,15 @@ │ │ │ │ blmi 0x9a4938 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - @ instruction: 0xf970f10a │ │ │ │ + @ instruction: 0xf988f10a │ │ │ │ @ instruction: 0x4621b198 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r0, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -3036,32 +3036,32 @@ │ │ │ │ mrc2 7, 3, pc, cr14, cr15, {7} │ │ │ │ ldrmi r4, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ stmdavs r5!, {r1, r2, r3, sp, lr, pc} │ │ │ │ cmnpcc r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ stmdami fp, {r0, r1, r2, r3, r4, fp, sp, lr} │ │ │ │ ldrtmi r2, [r1], -r3, lsr #7 │ │ │ │ - rscseq pc, r4, #81788928 @ 0x4e00000 │ │ │ │ + eorne pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strhtvs r4, [r5], -r8 │ │ │ │ mulscc r2, sp, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ blcs 0x3fcbc │ │ │ │ strb sp, [r7, r9, ror #1] │ │ │ │ - cdp2 2, 13, cr15, cr12, cr7, {5} │ │ │ │ + cdp2 2, 15, cr15, cr12, cr7, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ addseq r5, r6, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - cdp2 2, 1, cr15, cr2, cr12, {1} │ │ │ │ + cdp2 2, 2, cr15, cr10, cr12, {1} │ │ │ │ stmdbls r1, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9a00 │ │ │ │ strtmi r0, [r0], -r1, lsl #24 │ │ │ │ @ instruction: 0x46196059 │ │ │ │ @ instruction: 0xf883609a │ │ │ │ andlt ip, r2, ip │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @@ -3085,20 +3085,20 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vshl.s64 d17, d16, #0 │ │ │ │ sbccs r0, ip, #629145600 @ 0x25800000 │ │ │ │ @ instruction: 0xf64e1d28 │ │ │ │ - vsra.s64 q8, q10, #64 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ orrslt r6, r3, fp, lsr #16 │ │ │ │ ldrbtcc pc, [r0], #-1603 @ 0xfffff9bd @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ - beq 0xffd50b4c │ │ │ │ + bne 0x950b4c │ │ │ │ beq 0xbcfd18 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ @ instruction: 0x23b94934 │ │ │ │ @ instruction: 0xf1014652 │ │ │ │ @ instruction: 0x47c80054 │ │ │ │ blcs 0x2d2d8 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3110,53 +3110,53 @@ │ │ │ │ sub fp, r0, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf894b174 │ │ │ │ sbcslt r3, fp, #112 @ 0x70 │ │ │ │ rscsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0xf8844620 │ │ │ │ @ instruction: 0xf10a9071 │ │ │ │ - @ instruction: 0x3601f8bb │ │ │ │ + @ instruction: 0x3601f8d3 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ eorvs r3, lr, r1, lsl #12 │ │ │ │ blcs 0x6d320 │ │ │ │ @ instruction: 0xf643dd11 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e0496 │ │ │ │ - @ instruction: 0xf2c009f4 │ │ │ │ + vqdmlal.s , d0, d20 │ │ │ │ stmdavs r6!, {r1, r2, r3, r5, r8, fp} │ │ │ │ bicscs r4, pc, #1703936 @ 0x1a0000 │ │ │ │ @ instruction: 0xf1a0464a │ │ │ │ @ instruction: 0x47b0011c │ │ │ │ blcs 0x6d344 │ │ │ │ ldmdami r5, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf64e22e5 │ │ │ │ - vsra.s64 q8, q10, #64 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf14e012e │ │ │ │ - @ instruction: 0xf857fcd3 │ │ │ │ + @ instruction: 0xf857fceb │ │ │ │ andcs r3, r1, #8 │ │ │ │ addcs pc, r0, r3, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464e87f0 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vaddhn.i16 d16, q0, q2 │ │ │ │ + vmvn.i32 d16, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vsra.s64 q8, q10, #64 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ blmi 0x193798 │ │ │ │ andcs r2, r0, r5, asr #5 │ │ │ │ vshl.s64 d9, d0, d11 │ │ │ │ - svclt 0x0000f889 │ │ │ │ + svclt 0x0000f8a1 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ @ instruction: 0x009659d0 │ │ │ │ - mlaseq r4, ip, r0, r1 │ │ │ │ + eorseq r1, r4, ip, asr #1 │ │ │ │ @ instruction: 0xee1d4a1d │ │ │ │ ldmpl r2, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ ldrdcc pc, [r0], r2 │ │ │ │ @ instruction: 0xf8c23b01 │ │ │ │ teqlt r3, r0, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -3167,26 +3167,26 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ ldmdavs r5, {r0, r1, r7, ip, sp, pc} │ │ │ │ ldrtne pc, [r0], #1605 @ 0x645 @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ rscscs r1, r2, #32, 26 @ 0x800 │ │ │ │ - mvnseq pc, lr, asr #12 │ │ │ │ + msrne R12_usr, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strmi r9, [r8, r1, lsl #6]! │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ blcc 0x1651458 │ │ │ │ - cdp2 1, 2, cr15, cr2, cr14, {2} │ │ │ │ + cdp2 1, 3, cr15, cr10, cr14, {2} │ │ │ │ stcne 2, cr2, [r0, #-980]! @ 0xfffffc2c │ │ │ │ - mvnseq pc, lr, asr #12 │ │ │ │ + msrne R12_usr, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf14e4030 │ │ │ │ - svclt 0x0000bc6f │ │ │ │ + svclt 0x0000bc87 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ rsbscc pc, r0, r0, lsl #17 │ │ │ │ @@ -3198,25 +3198,25 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf6434605 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ stcne 2, cr2, [r0, #-224]! @ 0xffffff20 │ │ │ │ - @ instruction: 0x71a4f64e │ │ │ │ + bicsvc pc, r4, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8954798 │ │ │ │ tstlt fp, r1, ror r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldr r4, [r9, #-2062] @ 0xfffff7f2 │ │ │ │ rsbscc pc, r0, r5, lsl #17 │ │ │ │ orrslt r6, r3, r3, lsr #16 │ │ │ │ ldrbcc pc, [r0, -r3, asr #12]! @ │ │ │ │ ldreq pc, [r6, r0, asr #5] │ │ │ │ - ldmeq r4!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdane r4!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmdami r8, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ @ instruction: 0x4642461e │ │ │ │ @ instruction: 0xf1a023b9 │ │ │ │ sbfxmi r0, r4, #2, #17 │ │ │ │ blcs 0x2d490 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3238,36 +3238,36 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4604bd70 │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ eorscs r6, r8, #1441792 @ 0x160000 │ │ │ │ @ instruction: 0xf64e1d18 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ movwls r0, #4398 @ 0x112e │ │ │ │ @ instruction: 0xf89447b0 │ │ │ │ blls 0x5b634 │ │ │ │ stmdami r9, {r1, r5, r8, fp, ip, sp, pc} │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ strb r4, [r7], #112 @ 0x70 │ │ │ │ @ instruction: 0xf884681a │ │ │ │ bcc 0x67648 │ │ │ │ ldmdavs sl, {r1, r3, r4, sp, lr} │ │ │ │ mvnsle r2, r1, lsl #20 │ │ │ │ eoreq pc, r0, r3, lsl #2 │ │ │ │ - stc2l 1, cr15, [sl, #-312]! @ 0xfffffec8 │ │ │ │ + stc2 1, cr15, [r2, #312] @ 0x138 │ │ │ │ svclt 0x0000e7ed │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a6a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - ldc2l 2, cr15, [r6], #-176 @ 0xffffff50 │ │ │ │ + stc2 2, cr15, [lr], {44} @ 0x2c │ │ │ │ stmdbls r1, {r0, r1, r9, sl, lr} │ │ │ │ vpmax.s8 d25, d0, d0 │ │ │ │ strtmi r1, [r0], -r1, lsl #24 │ │ │ │ @ instruction: 0x46196059 │ │ │ │ @ instruction: 0xf8a3609a │ │ │ │ andlt ip, r2, ip │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @@ -3284,15 +3284,15 @@ │ │ │ │ stmdavs r3, {r3, r4, r7, r8, ip, sp, pc} │ │ │ │ subcc pc, ip, #12713984 @ 0xc20000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ subsmi pc, r0, #12713984 @ 0xc20000 │ │ │ │ blvc 0xeb514 │ │ │ │ rscsle r2, r1, r0, lsl #22 │ │ │ │ vhsub.s32 d9, d12, d1 │ │ │ │ - bls 0x92758 │ │ │ │ + bls 0x927b8 │ │ │ │ @ instruction: 0xf8d22100 │ │ │ │ stmdacs r0, {r2, r3, r6, r9} │ │ │ │ andlt sp, r2, fp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -3302,80 +3302,80 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdacc ip, {r0, r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmeq r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ @ instruction: 0xf5003000 │ │ │ │ vst1.8 {d23}, [pc], ip │ │ │ │ @ instruction: 0x463872b0 │ │ │ │ - mvnseq pc, lr, asr #12 │ │ │ │ + msrne R12_usr, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0xf64ed056 │ │ │ │ - @ instruction: 0xf2c006f4 │ │ │ │ + vsubhn.i16 d17, q0, q10 │ │ │ │ @ instruction: 0xf505062e │ │ │ │ @ instruction: 0xf04f7a13 │ │ │ │ and r0, r4, r1, lsl #18 │ │ │ │ - mrrc2 2, 2, pc, r8, cr12 @ │ │ │ │ + ldc2l 2, cr15, [r0], #-176 @ 0xffffff50 │ │ │ │ submi pc, ip, #13959168 @ 0xd50000 │ │ │ │ stmdavs r3!, {r2, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ adcsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ subcc pc, ip, #12910592 @ 0xc50000 │ │ │ │ eorsle r2, sl, r0, lsl #22 │ │ │ │ andgt pc, r0, r4, asr #17 │ │ │ │ - blx 0x14cfae6 │ │ │ │ + blx 0x1acfae6 │ │ │ │ strtmi r7, [r8], -r3, ror #22 │ │ │ │ ldmib r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldrmi r3, [r8, r1, lsl #2] │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ blvc 0x8e5428 │ │ │ │ blcs 0x24e4c │ │ │ │ vsra.u64 , q5, #1 │ │ │ │ @ instruction: 0xf8848f5b │ │ │ │ @ instruction: 0xf8d5900e │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0x4638d1d7 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ - mvnseq pc, lr, asr #12 │ │ │ │ + msrne R12_usr, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xc4fb2a │ │ │ │ + blx 0x124fb2a │ │ │ │ pop {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf14e47f0 │ │ │ │ - @ instruction: 0xf161bcd3 │ │ │ │ - @ instruction: 0xf7fff9ad │ │ │ │ + @ instruction: 0xf161bceb │ │ │ │ + @ instruction: 0xf7fff9c5 │ │ │ │ strtmi pc, [r8], -pc, asr #27 │ │ │ │ ldrdcc lr, [r1, -r4] │ │ │ │ @ instruction: 0xf7ff4798 │ │ │ │ @ instruction: 0xf44ffe77 │ │ │ │ @ instruction: 0x463071ba │ │ │ │ - @ instruction: 0xf99ef161 │ │ │ │ + @ instruction: 0xf9b6f161 │ │ │ │ @ instruction: 0xf8c5e7ce │ │ │ │ @ instruction: 0xe7c1a250 │ │ │ │ @ instruction: 0xf64e4638 │ │ │ │ - vsra.s64 q8, q10, #64 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ pop {r0, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf14e47f0 │ │ │ │ - svclt 0x0000bb0d │ │ │ │ + svclt 0x0000bb25 │ │ │ │ addseq r5, r6, r0, asr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r6, r3, r3, lsl #28 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8d3460c │ │ │ │ smlabblt fp, r8, r0, r3 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ vqadd.s32 d2, d12, d0 │ │ │ │ - @ instruction: 0xf016fb7d │ │ │ │ + @ instruction: 0xf016fb95 │ │ │ │ stmib r0, {r4, r8, r9}^ │ │ │ │ andsle r4, sp, r0, lsl #12 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ tstlt fp, #131 @ 0x83 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @ instruction: 0xf8c5731f │ │ │ │ @@ -3402,17 +3402,17 @@ │ │ │ │ sbcsle r2, pc, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf8d5d5d8 │ │ │ │ strtmi r1, [r2], -r0, asr #5 │ │ │ │ vcgt.s8 d18, d15, d0 │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + vmla.i d16, d0, d0[3] │ │ │ │ strls r0, [r0], -lr, lsr #32 │ │ │ │ - stc2 1, cr15, [r4], #344 @ 0x158 │ │ │ │ + ldc2 1, cr15, [ip], #344 @ 0x158 │ │ │ │ svclt 0x0000e7cc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r2, lsl #4 │ │ │ │ strmi r4, [r4], ip, lsl #12 │ │ │ │ @@ -3421,29 +3421,29 @@ │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andvs r2, r8, r0, lsl #6 │ │ │ │ movwcc lr, #10692 @ 0x29c4 │ │ │ │ stmdblt r2, {r1, r4, fp, sp, lr}^ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0x1f4fff0 │ │ │ │ + bllt 0xfe54fff0 │ │ │ │ addcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf64fe7ea │ │ │ │ vmvn.i32 q9, #2560 @ 0x00000a00 │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ rscle r2, pc, r0, lsl #20 │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ stmdavs r5!, {r3, r5, r6, r7, r8, sl, ip, lr, pc}^ │ │ │ │ - subeq pc, ip, pc, asr #4 │ │ │ │ + rsbseq pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8dc6822 │ │ │ │ strls r1, [r0, #-704] @ 0xfffffd40 │ │ │ │ - stc2l 1, cr15, [r6], #-344 @ 0xfffffea8 │ │ │ │ + ldc2l 1, cr15, [lr], #-344 @ 0xfffffea8 │ │ │ │ svclt 0x0000e7dc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr3, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf8d3468c │ │ │ │ @@ -3515,74 +3515,74 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6aaac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdavs r0, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6aacc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmvs r0, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmvs r0, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6aaec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdavs r0, {r0, r1, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andle r2, r7, sp, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9f6f103 │ │ │ │ + blx 0x3cfd1c │ │ │ │ @ instruction: 0xf64f4602 │ │ │ │ vsubw.s8 , q0, d8 │ │ │ │ vcge.s8 d18, d26, d6 │ │ │ │ - vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ ldmdavs r1, {r0, r2, r4, r5} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xff04fe38 │ │ │ │ + bllt 0xff64fe38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmiavs r0, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r0, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdbvs r0, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r0, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdbvs r0, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdbvs r0, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ movwcs r0, #2368 @ 0x940 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ ldmibeq fp, {r0, r1, r7, sl, fp, ip, lr} │ │ │ │ @@ -3600,66 +3600,66 @@ │ │ │ │ stmdavs r6, {r2, r3, r7, ip, sp} │ │ │ │ stmdavs r7, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ blcs 0xa5248 │ │ │ │ blcs 0x147ad4 │ │ │ │ strbmi sp, [r2, #-23] @ 0xffffffe9 │ │ │ │ ldrcc sp, [r1, #-2573] @ 0xfffff5f3 │ │ │ │ strbmi r4, [r5], #-1068 @ 0xfffffbd4 │ │ │ │ - stmeq ip, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmeq ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svccs 0x0001f814 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ adcmi r4, r5, #176, 14 @ 0x2c00000 │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmibvs r3, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmple sp, r0, lsl #22 │ │ │ │ ble 0xffca4f40 │ │ │ │ - ldmdbeq ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibeq ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r4], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0x2012f8d3 │ │ │ │ @ instruction: 0x47b0ba12 │ │ │ │ ldclle 5, cr4, [r5], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt fp, {r0, r1, r7, r8, fp, sp, lr}^ │ │ │ │ ble 0xff5a4f78 │ │ │ │ - stmibeq r4, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmibeq r4!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ blt 0x14b63ec │ │ │ │ @ instruction: 0x47b0b292 │ │ │ │ ldclle 5, cr4, [r5], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ble 0xfef24fac │ │ │ │ - stmibeq r4, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmibeq r4!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ sbfxmi r8, sl, #20, #17 │ │ │ │ ldclle 5, cr4, [r7], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ble 0xfe924fdc │ │ │ │ - ldmdbeq ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibeq ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r4], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0x2012f8d3 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -3671,51 +3671,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavc r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ - orrseq pc, r4, pc, asr #4 │ │ │ │ + biceq pc, r4, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ bhi 0xba5a10 │ │ │ │ @ instruction: 0xb090f8da │ │ │ │ ldrtmi r2, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [lr, #-1577] @ 0xfffff9d7 │ │ │ │ svclt 0x00a84650 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrbmi pc, [lr, #-3913] @ 0xfffff0b7 @ │ │ │ │ @ instruction: 0xf8dada21 │ │ │ │ bl 0xfeae3d80 │ │ │ │ strtmi r0, [r1], -r6 │ │ │ │ vhadd.s32 q8, , q10 │ │ │ │ - vceq.f32 , , │ │ │ │ - vaddw.s8 q8, q8, d16 │ │ │ │ + vceq.f32 d31, d31, d1 │ │ │ │ + vsra.s64 q8, q0, #64 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vsubw.s8 q10, q0, d28 │ │ │ │ blx 0x114832 │ │ │ │ strbmi r0, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf10547b8 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ vmin.s8 d20, d31, d28 │ │ │ │ - vaddw.s8 q8, q8, d20 │ │ │ │ + vsra.s64 q8, q2, #64 │ │ │ │ andlt r0, r3, lr, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1054760 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ - @ instruction: 0x01a4f24f │ │ │ │ + bicseq pc, r4, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrbmi r4, [lr, #-1976] @ 0xfffff848 │ │ │ │ vadd.f32 d29, d15, d17 │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0x465c0033 │ │ │ │ beq 0x4e2e8 │ │ │ │ - beq 0xfe5504f4 │ │ │ │ + beq 0xff1504f4 │ │ │ │ beq 0xbd06bc │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ bl 0x10d9e50 │ │ │ │ ldrmi r7, [r8, r4, ror #7]! │ │ │ │ ldrbmi r4, [ip], #-1570 @ 0xfffff9de │ │ │ │ adcmi r4, r6, #53477376 @ 0x3300000 │ │ │ │ @@ -3737,49 +3737,49 @@ │ │ │ │ strmi r4, [sp], -sl, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrdeq pc, [r4], r0 │ │ │ │ bl 0x56194 │ │ │ │ @ instruction: 0xf17b71c3 │ │ │ │ - @ instruction: 0x4603ffdd │ │ │ │ + @ instruction: 0x4603fff5 │ │ │ │ ldrmi fp, [r8], -r8, asr #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r5, r0, lsr sp │ │ │ │ andcs r9, r3, #1 │ │ │ │ @ instruction: 0xf17c6828 │ │ │ │ - @ instruction: 0xf8d4f863 │ │ │ │ + @ instruction: 0xf8d4f87b │ │ │ │ blls 0x57e68 │ │ │ │ eorle r2, r4, r3, lsl #18 │ │ │ │ andsle r2, r3, r6, lsl #18 │ │ │ │ @ instruction: 0xee1d4a18 │ │ │ │ ldmdbpl r1, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ movwls r6, #6184 @ 0x1828 │ │ │ │ - @ instruction: 0xf952f17c │ │ │ │ + @ instruction: 0xf96af17c │ │ │ │ blls 0x664c4 │ │ │ │ stmdacs r0, {r4, r8, ip, lr} │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ - @ instruction: 0xf816f17c │ │ │ │ + @ instruction: 0xf82ef17c │ │ │ │ ldrb r2, [r4, r1, lsl #6] │ │ │ │ vadd.i8 d22, d1, d24 │ │ │ │ - vsubl.s8 q8, d16, d28 │ │ │ │ + vrshr.s64 q8, q6, #64 │ │ │ │ mrc 2, 0, r0, cr13, cr4, {1} │ │ │ │ @ instruction: 0xf17c4f70 │ │ │ │ - bmi 0x2d1d98 │ │ │ │ + bmi 0x2d1df8 │ │ │ │ ldmdbpl r1, {r0, r8, r9, fp, ip, pc} │ │ │ │ bicle r2, r6, r0, lsl #18 │ │ │ │ andcs lr, r2, #59244544 @ 0x3880000 │ │ │ │ stmdavs r8!, {r0, r8, sp} │ │ │ │ svcmi 0x0070ee1d │ │ │ │ @ instruction: 0xf17c9301 │ │ │ │ - bmi 0x111d7c │ │ │ │ + bmi 0x111ddc │ │ │ │ ldmdbpl r1, {r0, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xd1b82900 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -3790,15 +3790,15 @@ │ │ │ │ @ instruction: 0xf8cd6809 │ │ │ │ @ instruction: 0xf04f1424 │ │ │ │ strbmi r0, [r8], -r0, lsl #2 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ vst2.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf8dd6280 │ │ │ │ vmls.i16 d8, d5, d0[1] │ │ │ │ - stmdbge r6, {r1, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r6, {r1, r3, r4, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xff78f7ff │ │ │ │ cmple pc, r0, lsl #16 │ │ │ │ @ instruction: 0xee1d4a35 │ │ │ │ ldmpl r4, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ ldmib sp, {r0, r1, r2, r9, fp, ip, pc}^ │ │ │ │ @@ -3815,47 +3815,47 @@ │ │ │ │ stmdaeq r3, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ andls r4, r7, #436207616 @ 0x1a000000 │ │ │ │ strtmi lr, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdals r6, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bge 0x1fe970 │ │ │ │ strls sl, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ - blx 0xfe5d035a │ │ │ │ + blx 0xfebd035a │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf1b89a07 │ │ │ │ @ instruction: 0xd1210f00 │ │ │ │ stmdage r6, {r1, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff9af17b │ │ │ │ + @ instruction: 0xffb2f17b │ │ │ │ blmi 0x69bd84 │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, r4, lsr #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf50dd129 │ │ │ │ smlabbcs r0, r5, sp, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrdcc lr, [r0], -r7 │ │ │ │ - asrseq pc, pc, #4 @ │ │ │ │ + mvneq pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xe7e04798 │ │ │ │ strb r4, [r2, r0, lsr #12]! │ │ │ │ adcsle r2, r0, r0, lsl #20 │ │ │ │ vst2.8 {d25,d27}, [pc], r8 │ │ │ │ strbmi r6, [r8], -r0, lsl #7 │ │ │ │ vsubl.s32 , d6, d3 │ │ │ │ - bls 0x113a78 │ │ │ │ + bls 0x113af8 │ │ │ │ ldmdavs ip!, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - msrne R8_usr, pc │ │ │ │ + cmppne r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmib sp, {r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ strmi r2, [r0, r4, lsl #6]! │ │ │ │ vqdmlsl.s32 q7, d23, d9[0] │ │ │ │ - svclt 0x0000f895 │ │ │ │ + svclt 0x0000f8b5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6aff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0], #-2853 @ 0xfffff4db │ │ │ │ @@ -3873,48 +3873,48 @@ │ │ │ │ strvs lr, [r5], -sp, asr #19 │ │ │ │ ldrd r5, [r3], -r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ blge 0x1b9e54 │ │ │ │ stmdbge r5, {r0, r1, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf17c9400 │ │ │ │ - stmdacs r0, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blls 0x10861c │ │ │ │ stmdage r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff2af17b │ │ │ │ + @ instruction: 0xff42f17b │ │ │ │ blmi 0x39be64 │ │ │ │ blls 0x26decc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmib r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ vhadd.s8 d19, d15, d0 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ vqdmlsl.s32 q7, d23, d5[1] │ │ │ │ - svclt 0x0000f83d │ │ │ │ + svclt 0x0000f85d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4606b090 │ │ │ │ tstcs r0, r7, lsl #26 │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ blmi 0x139c744 │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s16 q0, , d0 │ │ │ │ - stmdbge r4, {r1, r3, r4, r6, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r1, r4, r5, r6, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff4404 │ │ │ │ stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ cdp 14, 1, cr12, cr13, cr2, {0} │ │ │ │ stmdbmi r5, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8dd4602 │ │ │ │ @@ -3931,23 +3931,23 @@ │ │ │ │ movweq lr, #15218 @ 0x3b72 │ │ │ │ uqasxmi fp, r4, r8 │ │ │ │ ldmib sp, {r1, r4, r5, sp, lr, pc}^ │ │ │ │ blge 0x94738 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ ldrmi r8, [r4], #-0 │ │ │ │ strls sl, [r5], #-2565 @ 0xfffff5fb │ │ │ │ - blx 0xfebd0528 │ │ │ │ + blx 0xff1d0528 │ │ │ │ @ instruction: 0x4641b130 │ │ │ │ svccc 0x00014630 │ │ │ │ stc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ldcle 15, cr2, [r3, #-0] │ │ │ │ ldrdls lr, [r5, -sp] │ │ │ │ strtmi r2, [r8], -r0, lsr #6 │ │ │ │ vmlsl.s32 q2, d6, d10[0] │ │ │ │ - @ instruction: 0xf1c9fe65 │ │ │ │ + @ instruction: 0xf1c9fe85 │ │ │ │ ldmib sp, {r5, r9}^ │ │ │ │ @ instruction: 0xf04fae02 │ │ │ │ bl 0x656f64 │ │ │ │ @ instruction: 0xf14e000a │ │ │ │ @ instruction: 0xf5100100 │ │ │ │ @ instruction: 0xf1416480 │ │ │ │ vcgt.u32 d16, d15, d0 │ │ │ │ @@ -3958,97 +3958,97 @@ │ │ │ │ sasxmi fp, r4, r8 │ │ │ │ cmplt r4, #25165824 @ 0x1800000 │ │ │ │ ldrdge pc, [ip], -r6 @ │ │ │ │ andeq lr, r9, #5120 @ 0x1400 │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ stmdacs r0, {r4, r6, r7, r8, r9, sl, lr} │ │ │ │ vhadd.s8 , , │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs r4!, {r1, r2, r3, r5, r8} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0x47a06870 │ │ │ │ @ instruction: 0xf17ba804 │ │ │ │ - andcs pc, r1, sp, ror lr @ │ │ │ │ + mulcs r1, r5, lr │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, fp, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ vqdmlsl.s32 q7, d22, d12[1] │ │ │ │ - vrecps.f32 d31, d31, d7 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vrecps.f32 d31, d31, d23 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d17, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0x1140ac │ │ │ │ addsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffbcf271 │ │ │ │ + @ instruction: 0xffd4f271 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb0 │ │ │ │ cdpge 6, 0, cr4, cr7, cr5, {0} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ eorcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ ldmdavs fp, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s16 q0, , d0 │ │ │ │ - strtmi lr, [r8], -r8, lsr #26 │ │ │ │ + strtmi lr, [r8], -r0, asr #26 │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7ff6405 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x548518 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r6, [r2], -ip, ror #21 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ cdpmi 5, 2, cr9, cr0, cr0, {0} │ │ │ │ cdp 7, 1, cr4, cr13, cr0, {5} │ │ │ │ stmdals r6, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ stmdbge r5, {r2, r4, r9, fp, sp, pc} │ │ │ │ movwls r5, #2355 @ 0x933 │ │ │ │ @ instruction: 0xf17cab02 │ │ │ │ - ldmiblt r8, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf17ba806 │ │ │ │ - andcs pc, r1, sp, lsl lr @ │ │ │ │ + andcs pc, r1, r5, lsr lr @ │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, r6, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vmul.i8 d21, d15, d18 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf102012e │ │ │ │ eorcc r0, sl, #671088641 @ 0x28000001 │ │ │ │ ldrdmi lr, [r0], -r5 │ │ │ │ ldrb r4, [pc, r0, lsr #15] │ │ │ │ strb r4, [r1, r0, lsr #12]! │ │ │ │ - @ instruction: 0xff2cf2a6 │ │ │ │ - @ instruction: 0x11acf24f │ │ │ │ + @ instruction: 0xff4cf2a6 │ │ │ │ + bicsne pc, ip, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcne pc, ip, pc, asr #4 │ │ │ │ + rscsne pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vhsub.s , , │ │ │ │ - svclt 0x0000ff51 │ │ │ │ + svclt 0x0000ff69 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - eorseq r1, r4, ip, asr #1 │ │ │ │ + ldrshteq r1, [r4], -ip │ │ │ │ strlt r4, [r0, #-1555] @ 0xfffff9ed │ │ │ │ vmax.s8 d20, d0, d2 │ │ │ │ - vsra.s64 d16, d28, #64 │ │ │ │ + vmla.f d16, d16, d0[7] │ │ │ │ ldmib r3, {r0, r4, r5, r8}^ │ │ │ │ ldrbtmi lr, [r3], -r0 │ │ │ │ bl 0x15226c │ │ │ │ svclt 0x00004718 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6b304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -4081,60 +4081,60 @@ │ │ │ │ svceq 0x0040f8cc │ │ │ │ adclt r4, sl, r3, lsr fp │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ adccs r2, r0, #0, 2 │ │ │ │ strbtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0x9329681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldcl 2, cr15, [sl], #-596 @ 0xfffffdac │ │ │ │ + ldc 2, cr15, [r2], {149} @ 0x95 │ │ │ │ @ instruction: 0xf0004668 │ │ │ │ @ instruction: 0x4632f991 │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ mvnseq pc, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #46849 @ 0xb701 │ │ │ │ bicseq pc, sp, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #54288 @ 0xd410 │ │ │ │ ldrls r2, [r2], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf88d9306 │ │ │ │ movwcs r3, #124 @ 0x7c │ │ │ │ @ instruction: 0x93219614 │ │ │ │ vcge.s8 d25, d0, d3 │ │ │ │ - vqdmlal.s q9, d0, d1[4] │ │ │ │ + vrsra.s64 d18, d1, #64 │ │ │ │ movwls r0, #809 @ 0x329 │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ blls 0x3c2958 │ │ │ │ biclt fp, lr, r3, ror #6 │ │ │ │ - ldmne r4!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r4!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strtmi lr, [ip], #-2 │ │ │ │ andsle r1, r1, r6, ror fp │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - stc2l 2, cr15, [r6], {166} @ 0xa6 │ │ │ │ + stc2l 2, cr15, [r6], #664 @ 0x298 │ │ │ │ tstcs r0, lr, lsl #22 │ │ │ │ strtmi r4, [r0], -sl, ror #12 │ │ │ │ @ instruction: 0x46394798 │ │ │ │ andcs r4, sl, r5, lsl #12 │ │ │ │ - @ instruction: 0xff00f285 │ │ │ │ + @ instruction: 0xff18f285 │ │ │ │ ble 0xffa9f610 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, sl, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movtmi pc, #37444 @ 0x9244 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strb r9, [ip, lr, lsl #6] │ │ │ │ - cdp2 2, 6, cr15, cr6, cr6, {5} │ │ │ │ + cdp2 2, 8, cr15, cr6, cr6, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r8 │ │ │ │ stmdals r2, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0616880 │ │ │ │ @@ -4154,44 +4154,44 @@ │ │ │ │ ldmdavs fp, {r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f932b │ │ │ │ ldmdavs r5, {r8, r9}^ │ │ │ │ pkhbtmi r4, r9, r4, lsl #12 │ │ │ │ @ instruction: 0xff02f061 │ │ │ │ strmi r2, [r6], -r0, lsr #5 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0xffa50d08 │ │ │ │ + stc 2, cr15, [r0], {149} @ 0x95 │ │ │ │ stmdage r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf924f000 │ │ │ │ movwcs r9, #6691 @ 0x1a23 │ │ │ │ strhi lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ addcc pc, r4, sp, lsl #17 │ │ │ │ vqsub.s8 d20, d20, d26 │ │ │ │ vqdmlal.s q9, d0, d1[1] │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ movwls r5, #55060 @ 0xd714 │ │ │ │ - msrcs SPSR_c, #64, 4 │ │ │ │ + orrscs pc, r1, #64, 4 │ │ │ │ msreq CPSR_fc, #192, 4 │ │ │ │ movwls r9, #9750 @ 0x2616 │ │ │ │ blls 0x44abcc │ │ │ │ mvnslt fp, fp, lsl #7 │ │ │ │ - stmdbcs r0, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbcs r0!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ adcsmi lr, r4, #6 │ │ │ │ stmdbne r5!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ strbvc lr, [r4, r7, asr #22]! │ │ │ │ andsle r1, r2, r6, lsr fp │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vabdl.s32 , d6, d0 │ │ │ │ - blls 0x4533f8 │ │ │ │ + blls 0x453478 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [r4], -r1, asr #12 │ │ │ │ vaddl.s8 q1, d5, d10 │ │ │ │ - stccs 14, cr15, [r0], {115} @ 0x73 │ │ │ │ + stccs 14, cr15, [r0], {139} @ 0x8b │ │ │ │ blmi 0x5caec0 │ │ │ │ blls 0xaee398 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -4203,101 +4203,101 @@ │ │ │ │ strtmi lr, [sl], -r7, asr #15 │ │ │ │ stmdage r2, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff9600 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7ded0bd │ │ │ │ rsbcs r4, sp, #70254592 @ 0x4300000 │ │ │ │ vrhadd.s8 d18, d15, d1 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ vaddl.s8 q0, d4, d30 │ │ │ │ - ldrb pc, [r4, r7, ror #31] @ │ │ │ │ - stc2l 2, cr15, [r6, #664] @ 0x298 │ │ │ │ + @ instruction: 0xe7d4ffff │ │ │ │ + stc2l 2, cr15, [r6, #664]! @ 0x298 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r6, lsl sp │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ @ instruction: 0x46894630 │ │ │ │ vcgt.s32 d9, d11, d2 │ │ │ │ - strls pc, [r0], #-3291 @ 0xfffff325 │ │ │ │ + strls pc, [r0], #-3315 @ 0xfffff30d │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ bvs 0xff965cb4 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ bllt 0xfe42625c │ │ │ │ stcle 2, cr4, [r2, #-536]! @ 0xfffffde8 │ │ │ │ ldmcc pc!, {r1, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ vadd.f32 d25, d9, d2 │ │ │ │ - @ instruction: 0xf2c04bbc │ │ │ │ + vqdmull.s q10, d16, d0[7] │ │ │ │ @ instruction: 0x96030b32 │ │ │ │ bcc 0x107f0 │ │ │ │ - strcs pc, [ip], -pc, asr #4 │ │ │ │ + ldrtcs pc, [ip], -pc, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0xf1c744b8 │ │ │ │ bl 0x2567e8 │ │ │ │ strtmi r0, [sl], -sl, lsl #6 │ │ │ │ @ instruction: 0x06db4631 │ │ │ │ ldmib r4, {r1, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ svccs 0x0001f81a │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ ldrmi r6, [r8, r0, ror #16] │ │ │ │ mvnle r4, r2, asr #11 │ │ │ │ ldrtmi r9, [r8], -r3, lsl #28 │ │ │ │ - ldc2 2, cr15, [r6, #-172] @ 0xffffff54 │ │ │ │ + stc2 2, cr15, [lr, #-172]! @ 0xffffff54 │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r4, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ vhadd.s8 d19, d15, d0 │ │ │ │ - vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ + vmla.f d18, d0, d0[1] │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ vmin.s32 d4, d11, d24 │ │ │ │ - ldrtmi pc, [r0], -r1, lsl #26 @ │ │ │ │ + @ instruction: 0x4630fd19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - msrcs CPSR_fs, #-268435452 @ 0xf0000004 │ │ │ │ + cmppcs ip, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ svclt 0x0000e798 │ │ │ │ - teqpcs r4, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ + msrcs SPSR_s, #-268435452 @ 0xf0000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ svclt 0x0000e792 │ │ │ │ strlt r4, [r0, #-1684] @ 0xfffff96c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ - mvncs pc, r0, asr #4 │ │ │ │ + tstpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrd lr, [r0], -ip │ │ │ │ @ instruction: 0xf85d46f4 │ │ │ │ strbmi lr, [r0, -r4, lsl #22]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ strlt r4, [r0, #-1668] @ 0xfffff97c │ │ │ │ @ instruction: 0xf1bc9801 │ │ │ │ andle r0, r9, r5, lsl #30 │ │ │ │ - teqpcs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 108), pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrdcc lr, [r0], -r0 │ │ │ │ @ instruction: 0xf85d4662 │ │ │ │ ldrmi lr, [r8, -r4, lsl #22] │ │ │ │ ldrd lr, [r0], -r0 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf85d46f4 │ │ │ │ strbmi lr, [r0, -r4, lsl #22]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adccs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ vaddw.s16 q1, , d0 │ │ │ │ - @ instruction: 0x4603eadc │ │ │ │ + @ instruction: 0x4603eaf4 │ │ │ │ ldclcc 0, cr15, [pc], #316 @ 0x14610 │ │ │ │ vhadd.s8 d18, d4, d4 │ │ │ │ vaddw.s8 q10, q8, d1 │ │ │ │ vrhadd.s8 d16, d4, d1 │ │ │ │ vmvn.i32 q10, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf8c30201 │ │ │ │ stmib r3, {r2, r7, lr, pc}^ │ │ │ │ @@ -4309,15 +4309,15 @@ │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ adccs r4, r0, #13631488 @ 0xd00000 │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ - b 0xfecd0f74 │ │ │ │ + b 0xff2d0f74 │ │ │ │ @ instruction: 0xf04f2304 │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8c43323 │ │ │ │ movwcs r2, #8324 @ 0x2084 │ │ │ │ addspl pc, r8, r4, asr #17 │ │ │ │ addmi pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -4333,46 +4333,46 @@ │ │ │ │ stmibvs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ andle r2, r9, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strcs pc, [ip], #591 @ 0x24f │ │ │ │ + ldrtcs pc, [ip], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - mvneq pc, #268435460 @ 0x10000004 │ │ │ │ + tstpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpcs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21a4f24f │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r2, r0, r3, asr #4 │ │ │ │ vshl.s64 d9, d0, d9 │ │ │ │ - svclt 0x0000ff2f │ │ │ │ + svclt 0x0000ff47 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e4f8cc │ │ │ │ blmi 0x4c07c8 │ │ │ │ stmdavs r4, {r0, r1, r2, r9, fp, sp, pc}^ │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blne 0x15270c │ │ │ │ andeq lr, r1, #3358720 @ 0x334000 │ │ │ │ - mcr2 2, 0, pc, cr12, cr5, {1} @ │ │ │ │ + mcr2 2, 1, pc, cr4, cr5, {1} @ │ │ │ │ blmi 0x2fa5d4 │ │ │ │ ldmdavs sl, {r6, fp, sp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq lr, r4, r0, lsr #23 │ │ │ │ andlt sp, r5, r9, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s32 q2, q8, #6 │ │ │ │ - svclt 0x0000fc8b │ │ │ │ + svclt 0x0000fcab │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6b808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vrsra.s64 d18, d0, #64 │ │ │ │ ldmdavs ip, {r1, r2, r4, r7, r8, r9} │ │ │ │ @@ -4383,15 +4383,15 @@ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ stmdavc r3, {r3, r7, r8, r9, sl, lr} │ │ │ │ rscsle r2, r5, r0, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsble r2, r1, r0, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -4797,28 +4797,28 @@ │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ stmib r0, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8983602 │ │ │ │ bcs 0x1ccd4 │ │ │ │ svcge 0x005bf43f │ │ │ │ @ instruction: 0xe718463c │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfe5515ba │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + blx 0xfeb515ba │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, r0, pc, asr #4 │ │ │ │ + andcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s , , q6 │ │ │ │ - svclt 0x0000f943 │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ + svclt 0x0000f95b │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb6befc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ blx 0x100f18 │ │ │ │ @ instruction: 0xf013f30e │ │ │ │ @@ -4847,40 +4847,40 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd00 │ │ │ │ svclt 0x00010f01 │ │ │ │ andgt pc, r4, r0, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ andcs sp, r0, sp, ror #1 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b16 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xcd167e │ │ │ │ + blx 0x12d167e │ │ │ │ stmiblt fp!, {r0, r1, r4, r9, sl, fp, ip, sp, lr} │ │ │ │ movwcs r6, #2257 @ 0x8d1 │ │ │ │ subvs r2, r1, r0, lsl #4 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x2a6740 │ │ │ │ adcsne pc, fp, #64, 4 │ │ │ │ - blx 0x6d16ae │ │ │ │ - andcc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + blx 0xcd16ae │ │ │ │ + eorscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s64 d1, d25, d21 │ │ │ │ - svclt 0x0000fb0b │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ + svclt 0x0000fb23 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ pkhbtmi fp, r4, r0, lsl #1 │ │ │ │ ldrmi r2, [pc], -r0, lsl #8 │ │ │ │ b 0x13e7ce8 │ │ │ │ @@ -5289,20 +5289,20 @@ │ │ │ │ ldrcs r8, [r0], #-430 @ 0xfffffe52 │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf0447a90 │ │ │ │ strmi r0, [r3], -r0, asr #8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf24fae7f │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0xfee15534 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [r8, #-448]! @ 0xfffffe40 │ │ │ │ + ldc2 2, cr15, [r0, #448] @ 0x1c0 │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1b9e7a1 │ │ │ │ eorle r0, r9, r4, lsl #30 │ │ │ │ bicshi pc, pc, r0, asr #4 │ │ │ │ @ instruction: 0xf89168c8 │ │ │ │ @@ -5329,21 +5329,21 @@ │ │ │ │ stccs 5, cr14, [r0], {107} @ 0x6b │ │ │ │ rscshi pc, r6, r0 │ │ │ │ stmvs r8, {r3, r4, sl, sp} │ │ │ │ @ instruction: 0xf018e731 │ │ │ │ svclt 0x0018000c │ │ │ │ @ instruction: 0xf47fa906 │ │ │ │ vmla.f32 d26, d15, d23 │ │ │ │ - vmlal.s , d0, d0[1] │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s d4, d24, d15 │ │ │ │ - teqpmi r8, #428 @ p-variant is OBSOLETE @ 0x1ac │ │ │ │ + teqpmi r8, #524 @ p-variant is OBSOLETE @ 0x20c │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ strb r4, [sp, #1592] @ 0x638 │ │ │ │ andeq pc, ip, r0 │ │ │ │ stmdbge sl, {r0, r4, r6, r7, r9, sl, lr} │ │ │ │ eorvc pc, r9, sp, lsl #17 │ │ │ │ @ instruction: 0x4663e517 │ │ │ │ @@ -5477,16 +5477,16 @@ │ │ │ │ beq 0x191880 │ │ │ │ @ instruction: 0xf04fe762 │ │ │ │ @ instruction: 0xf04f0820 │ │ │ │ @ instruction: 0xf7ff0905 │ │ │ │ @ instruction: 0x4653bb7d │ │ │ │ sbcle r2, r5, r0, lsl #22 │ │ │ │ ldrbt r2, [pc], -r0, lsl #8 │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ - eorseq r1, r4, r4, asr r1 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ + eorseq r1, r4, r4, lsl #3 │ │ │ │ ldmdahi r1, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ orreq pc, r1, r1, asr #32 │ │ │ │ blcs 0x357b4 │ │ │ │ addshi pc, r9, r0 │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000200 │ │ │ │ @ instruction: 0xf02240fe │ │ │ │ @@ -5503,15 +5503,15 @@ │ │ │ │ tstmi r8, #220, 24 @ 0xdc00 │ │ │ │ bl 0xfebcf194 │ │ │ │ andcs r0, r0, r7, lsl #6 │ │ │ │ ldcleq 0, cr6, [fp, #-800] @ 0xfffffce0 │ │ │ │ strb r6, [sl], -fp, lsl #1 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ vmlsl.s32 q7, d5, d13[1] │ │ │ │ - @ instruction: 0xf1bafba5 │ │ │ │ + @ instruction: 0xf1bafbc5 │ │ │ │ andle r0, sl, r6, lsl #30 │ │ │ │ svceq 0x0005f1ba │ │ │ │ svcge 0x0065f47f │ │ │ │ svceq 0x000cf010 │ │ │ │ stmdbge sl, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mcrge 4, 1, pc, cr4, cr15, {3} @ │ │ │ │ ldmib sp, {r2, r3, r4, r6, r9, sl, sp, lr, pc}^ │ │ │ │ @@ -5519,66 +5519,66 @@ │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe727af36 │ │ │ │ @ instruction: 0xf4bf45ae │ │ │ │ @ instruction: 0xe723af32 │ │ │ │ - subscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addcc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d25 │ │ │ │ vqsub.s64 d2, d8, d6 │ │ │ │ - vadd.f32 , , │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vceq.f32 d31, d15, d5 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ vqdmulh.s d4, d8, d17 │ │ │ │ - vmla.f32 , , │ │ │ │ - vaddhn.i16 d19, q8, q4 │ │ │ │ + vmla.f32 , , │ │ │ │ + @ instruction: 0xf2c034b8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ blmi 0x755d08 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d8 │ │ │ │ - @ instruction: 0xf1b9fdd1 │ │ │ │ + @ instruction: 0xf1b9fde9 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ vqdmulh.s q13, , │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x5d5d24 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d8, d0 │ │ │ │ - andcs pc, r0, r3, asr #27 │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + ldrdcs pc, [r0], -fp │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d8, d0 │ │ │ │ - @ instruction: 0x2000fdb5 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, sp, asr #27 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #11264 @ 0x2c00 │ │ │ │ vhadd.s d9, d8, d0 │ │ │ │ - vadd.f32 d31, d31, d27 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vadd.f32 , , │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0x195970 │ │ │ │ vqsub.s64 q9, q0, │ │ │ │ - svclt 0x0000fb5b │ │ │ │ - eorseq r1, r4, r4, asr r1 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ - eorseq r1, r4, r4, ror #2 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + svclt 0x0000fb73 │ │ │ │ + eorseq r1, r4, r4, lsl #3 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + mlaseq r4, r4, r1, r1 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [r8], #568 @ 0x238 │ │ │ │ svceq 0x00c52600 │ │ │ │ stclpl 3, cr15, [r7], {192} @ 0xc0 │ │ │ │ @@ -5979,20 +5979,20 @@ │ │ │ │ ldrcs r8, [r0, #-439] @ 0xfffffe49 │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf0457a90 │ │ │ │ strmi r0, [r3], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d31, d10 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0xfee95ffc │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf814f270 │ │ │ │ + @ instruction: 0xf82cf270 │ │ │ │ movweq lr, #39507 @ 0x9a53 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ str r4, [r1, fp, asr #12]! │ │ │ │ svceq 0x0004f1bc │ │ │ │ vhadd.s8 d29, d0, d24 │ │ │ │ stmiavs r8, {r3, r5, r6, r7, r8, pc}^ │ │ │ │ @@ -6018,21 +6018,21 @@ │ │ │ │ ldrb r7, [sp, #-2124]! @ 0xfffff7b4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldrcs r8, [r8, #-250] @ 0xffffff06 │ │ │ │ ldr r6, [r6, -r8, lsl #17]! │ │ │ │ andeq pc, ip, lr, lsl r0 @ │ │ │ │ stmdbge r4, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stclge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - subcc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + rsbscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xfe49e830 │ │ │ │ - blx 0x2528cc │ │ │ │ + blx 0x8528cc │ │ │ │ @ instruction: 0xf04f4330 │ │ │ │ svclt 0x00140600 │ │ │ │ ldrtmi r2, [r0], -r1 │ │ │ │ @ instruction: 0xf008e5da │ │ │ │ strbmi r0, [ip], ip │ │ │ │ @ instruction: 0xf88da908 │ │ │ │ str r3, [r9, #-33]! @ 0xffffffdf │ │ │ │ @@ -6169,16 +6169,16 @@ │ │ │ │ strcc r0, [sl, r8]! │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r1, r3, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff7109 │ │ │ │ @ instruction: 0xf04fbba7 │ │ │ │ @ instruction: 0xf04f0820 │ │ │ │ ldrb r0, [r6, -r5, lsl #18] │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ - eorseq r1, r4, r4, asr r1 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ + eorseq r1, r4, r4, lsl #3 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stceq 0, cr15, [r5], {79} @ 0x4f │ │ │ │ bllt 0x1f5423c │ │ │ │ blcs 0x27b90 │ │ │ │ strcs sp, [r0, #-181] @ 0xffffff4b │ │ │ │ blvc 0x154fbfc │ │ │ │ @ instruction: 0xf0438813 │ │ │ │ @@ -6186,26 +6186,26 @@ │ │ │ │ strteq fp, [r0], -r4, ror #2 │ │ │ │ movweq pc, #836 @ 0x344 @ │ │ │ │ rscsmi pc, lr, r0 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r8, #228, 18 @ 0x390000 │ │ │ │ blvc 0x154fc68 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - cdp2 2, 7, cr15, cr6, cr15, {3} │ │ │ │ + cdp2 2, 8, cr15, cr14, cr15, {3} │ │ │ │ movweq lr, #35758 @ 0x8bae │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, lsl sl │ │ │ │ @ instruction: 0xf040e641 │ │ │ │ strbt r4, [r5], -r0, lsl #1 │ │ │ │ - cdp2 2, 3, cr15, cr8, cr4, {5} │ │ │ │ + cdp2 2, 5, cr15, cr8, cr4, {5} │ │ │ │ svceq 0x0006f1b9 │ │ │ │ @ instruction: 0xf1b9d00a │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf018af5f │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fa908 │ │ │ │ @ instruction: 0xe654ae1b │ │ │ │ @@ -6214,60 +6214,60 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0030f4ff │ │ │ │ adcmi lr, lr, #8650752 @ 0x840000 │ │ │ │ svcge 0x002cf67f │ │ │ │ vaba.s8 d30, d15, d13 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x95e2f4 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf880f238 │ │ │ │ - rsbscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + @ instruction: 0xf898f238 │ │ │ │ + adccc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s64 d2, d8, d7 │ │ │ │ - vtst.8 , , │ │ │ │ - vaddhn.i16 d19, q8, q4 │ │ │ │ + vadd.i8 d31, d31, d9 │ │ │ │ + @ instruction: 0xf2c034b8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ blmi 0x6167e4 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d8 │ │ │ │ - @ instruction: 0xf1bcf863 │ │ │ │ + @ instruction: 0xf1bcf87b │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ vqdmulh.s q13, , │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x496800 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d8, d0 │ │ │ │ - andcs pc, r0, r5, asr r8 @ │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + andcs pc, r0, sp, ror #16 │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d8, d0 │ │ │ │ - andcs pc, r0, r7, asr #16 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, pc, asr r8 @ │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #6144 @ 0x1800 │ │ │ │ vhadd.s d9, d8, d0 │ │ │ │ - svclt 0x0000f83d │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r4, asr r1 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ - eorseq r1, r4, r4, ror #2 │ │ │ │ + svclt 0x0000f855 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + eorseq r1, r4, r4, lsl #3 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + mlaseq r4, r4, r1, r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ pkhbtmi fp, r0, r1, lsl #1 │ │ │ │ vqrdmlsh.s q8, , d1[3] │ │ │ │ strtmi r5, [ip], -sl, lsl #14 │ │ │ │ @@ -6719,21 +6719,21 @@ │ │ │ │ @ instruction: 0xf1bb2600 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf89c80b5 │ │ │ │ @ instruction: 0xf045000a │ │ │ │ strmi r0, [r1], -r0, asr #10 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, r0, pc, asr #4 │ │ │ │ + andcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bc0 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - tstpmi r3, #307200 @ p-variant is OBSOLETE @ 0x4b000 │ │ │ │ + tstpmi r3, #405504 @ p-variant is OBSOLETE @ 0x63000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xe7a84613 │ │ │ │ stmdale ip, {r2, r8, fp, sp} │ │ │ │ @ instruction: 0xf1b9aa06 │ │ │ │ andsle r0, r0, r6, lsl #30 │ │ │ │ blx 0x11fb00 │ │ │ │ @@ -6768,19 +6768,19 @@ │ │ │ │ bge 0x1b715c │ │ │ │ ldrdcc lr, [r2, -r2] │ │ │ │ @ instruction: 0xf1b9e7e1 │ │ │ │ suble r0, sp, r4, lsl #30 │ │ │ │ @ instruction: 0xf1b9d8f8 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ vfma.f32 d26, d31, d8 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0xfe4d7048 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ - ldc2 2, cr15, [r0], #-220 @ 0xffffff24 │ │ │ │ + mcrr2 2, 3, pc, r8, cr7 @ │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ @ instruction: 0xf89cacef │ │ │ │ @ instruction: 0xf00e3002 │ │ │ │ bge 0x197bdc │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf88d095b │ │ │ │ @@ -6812,21 +6812,21 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldrcs r8, [r8, #-135] @ 0xffffff79 │ │ │ │ ldreq r6, [r6, #-2192]! @ 0xfffff770 │ │ │ │ str r6, [r4, #2257] @ 0x8d1 │ │ │ │ andeq pc, ip, lr, lsl r0 @ │ │ │ │ bge 0x1c6894 │ │ │ │ stcge 4, cr15, [r8], {127} @ 0x7f │ │ │ │ - subcc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + rsbscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x191f498 │ │ │ │ - blx 0xff553532 │ │ │ │ + blx 0xffb53532 │ │ │ │ @ instruction: 0xf04f4330 │ │ │ │ svclt 0x00140600 │ │ │ │ ldrtmi r2, [r0], -r1 │ │ │ │ @ instruction: 0xf002e51a │ │ │ │ strmi r0, [r9], ip, lsl #8 │ │ │ │ @ instruction: 0xf88daa0a │ │ │ │ strbt r6, [r8], #-41 @ 0xffffffd7 │ │ │ │ @@ -6916,95 +6916,95 @@ │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bllt 0x894dc4 │ │ │ │ tstcs r5, r0, lsr #4 │ │ │ │ @ instruction: 0x465ee552 │ │ │ │ adcle r2, sp, r0, lsl #28 │ │ │ │ strbt r2, [ip], -r0, lsl #10 │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ - eorseq r1, r4, r4, asr r1 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + eorseq r1, r4, r4, lsl #3 │ │ │ │ mulcc sp, ip, r8 │ │ │ │ @ instruction: 0x2000f8bc │ │ │ │ addeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq fp, [sp], -r3, lsl #3 │ │ │ │ andeq pc, r0, #201326593 @ 0xc000001 │ │ │ │ ldrbmi pc, [lr, #5]! @ │ │ │ │ rsbsmi pc, pc, #34 @ 0x22 │ │ │ │ b 0x1159578 │ │ │ │ vrhadd.u8 d16, d3, d2 │ │ │ │ ldr r0, [r5], r0, lsl #6 │ │ │ │ mulcc sp, ip, r8 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - @ instruction: 0xf8a2f26f │ │ │ │ + @ instruction: 0xf8baf26f │ │ │ │ movweq pc, #4366 @ 0x110e @ │ │ │ │ b 0x10d99a4 │ │ │ │ beq 0xfffebb58 │ │ │ │ smullsvs r6, r7, r3, r0 │ │ │ │ @ instruction: 0xf041e631 │ │ │ │ ldrbt r4, [r8], -r0, lsl #3 │ │ │ │ andle r2, fp, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf012ae82 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47faa0a │ │ │ │ pkhbt sl, r7, r3, lsl #28 │ │ │ │ - @ instruction: 0xf856f2a4 │ │ │ │ + @ instruction: 0xf876f2a4 │ │ │ │ movwmi lr, #35293 @ 0x89dd │ │ │ │ andeq lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrsmi r4, r3, r4, lsl #5 │ │ │ │ mcrge 4, 2, pc, cr7, cr15, {7} @ │ │ │ │ adcmi lr, pc, #56, 12 @ 0x3800000 │ │ │ │ mcrge 6, 2, pc, cr3, cr15, {3} @ │ │ │ │ vmin.s8 d30, d15, d20 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x75ee9c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - blx 0xfeb53780 │ │ │ │ - rsbscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + blx 0xff153780 │ │ │ │ + adccc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55f718 │ │ │ │ - blx 0xfe7d379c │ │ │ │ - strcc pc, [r8], #591 @ 0x24f │ │ │ │ + blx 0xfedd379c │ │ │ │ + ldrtcc pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xfe4537b8 │ │ │ │ + blx 0xfea537b8 │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfe0d37d4 │ │ │ │ + blx 0xfe6d37d4 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x1573bc │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x1e537e8 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r4, asr r1 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r4, ror #2 │ │ │ │ + blx 0xfe4537e8 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + eorseq r1, r4, r4, lsl #3 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + mlaseq r4, r4, r1, r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #576 @ 0x240 │ │ │ │ b 0x13e0734 │ │ │ │ @ instruction: 0xf3c03ed0 │ │ │ │ @@ -7412,20 +7412,20 @@ │ │ │ │ ldrcs r8, [r0], #-433 @ 0xfffffe4f │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf0447a90 │ │ │ │ strmi r0, [r3], -r0, asr #8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d31, d6 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0xfee97660 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [r2], #440 @ 0x1b8 │ │ │ │ + ldc2l 2, cr15, [sl], #440 @ 0x1b8 │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1b9e7a3 │ │ │ │ eorle r0, r8, r4, lsl #30 │ │ │ │ mvnhi pc, r0, asr #4 │ │ │ │ stmdavc sp, {r3, r6, r7, fp, sp, lr}^ │ │ │ │ @@ -7451,21 +7451,21 @@ │ │ │ │ stccs 5, cr14, [r0], {114} @ 0x72 │ │ │ │ rscshi pc, r8, r0 │ │ │ │ stmvs r8, {r3, r4, sl, sp} │ │ │ │ @ instruction: 0xf018e730 │ │ │ │ svclt 0x0018000c │ │ │ │ @ instruction: 0xf47fa906 │ │ │ │ vmla.f32 d26, d15, d29 │ │ │ │ - vmlal.s , d0, d0[1] │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vpadd.i d4, d22, d2 │ │ │ │ - teqpmi r8, #3440 @ p-variant is OBSOLETE @ 0xd70 │ │ │ │ + teqpmi r8, #3824 @ p-variant is OBSOLETE @ 0xef0 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ ldrb r4, [r8, #1592] @ 0x638 │ │ │ │ andeq pc, ip, r0 │ │ │ │ stmdbge sl, {r0, r4, r6, r7, r9, sl, lr} │ │ │ │ eorcc pc, r9, sp, lsl #17 │ │ │ │ @ instruction: 0x4663e51d │ │ │ │ @@ -7602,40 +7602,40 @@ │ │ │ │ @ instruction: 0xf7ff2008 │ │ │ │ mlacs r0, fp, fp, fp │ │ │ │ beq 0x1939bc │ │ │ │ @ instruction: 0xf04fe75a │ │ │ │ @ instruction: 0xf04f0820 │ │ │ │ @ instruction: 0xf7ff0905 │ │ │ │ svclt 0x0000bb76 │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ - eorseq r1, r4, r4, asr r1 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ + eorseq r1, r4, r4, lsl #3 │ │ │ │ blcs 0x291e8 │ │ │ │ strcs sp, [r0], #-184 @ 0xffffff48 │ │ │ │ blvc 0x159126c │ │ │ │ @ instruction: 0xf0438813 │ │ │ │ andshi r0, r3, r1, lsl #7 │ │ │ │ strteq fp, [r8], -r5, ror #2 │ │ │ │ movweq pc, #837 @ 0x345 @ │ │ │ │ rscsmi pc, lr, r0 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r8, #3883008 @ 0x3b4000 │ │ │ │ blvc 0x15912d4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64512 @ 0xfc00 │ │ │ │ - blx 0x12d429a │ │ │ │ + blx 0x18d429a │ │ │ │ movweq lr, #60328 @ 0xeba8 │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, lsl lr │ │ │ │ @ instruction: 0xf040e647 │ │ │ │ strbt r4, [sl], -r0, lsl #1 │ │ │ │ - blx 0x354386 │ │ │ │ + blx 0xb54386 │ │ │ │ svceq 0x0006f1ba │ │ │ │ @ instruction: 0xf1bad00a │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf010af62 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fa90a │ │ │ │ ldrb sl, [r9], -r1, lsr #28 │ │ │ │ @@ -7644,59 +7644,59 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0033f4ff │ │ │ │ ldrbmi lr, [r6, #-1828]! @ 0xfffff8dc │ │ │ │ svcge 0x002ff67f │ │ │ │ vabd.s8 d30, d15, d16 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x91f94c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r4, #-216] @ 0xffffff28 │ │ │ │ - rsbscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + stc2l 2, cr15, [ip, #-216]! @ 0xffffff28 │ │ │ │ + adccc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7201c8 │ │ │ │ - stc2l 2, cr15, [r6, #-216] @ 0xffffff28 │ │ │ │ - strcc pc, [r8], #591 @ 0x24f │ │ │ │ + ldc2l 2, cr15, [lr, #-216] @ 0xffffff28 │ │ │ │ + ldrtcc pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [r8, #-216]! @ 0xffffff28 │ │ │ │ + ldc2l 2, cr15, [r0, #-216] @ 0xffffff28 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ blge 0x10d4a90 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2 2, cr15, [sl, #-216]! @ 0xffffff28 │ │ │ │ + stc2l 2, cr15, [r2, #-216] @ 0xffffff28 │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [ip, #-216] @ 0xffffff28 │ │ │ │ + ldc2 2, cr15, [r4, #-216]! @ 0xffffff28 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x197e88 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2 2, cr15, [r2, #-216] @ 0xffffff28 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r4, asr r1 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ - eorseq r1, r4, r4, ror #2 │ │ │ │ + stc2 2, cr15, [sl, #-216]! @ 0xffffff28 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + eorseq r1, r4, r4, lsl #3 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + mlaseq r4, r4, r1, r1 │ │ │ │ strmi r7, [r3], -r2, lsl #16 │ │ │ │ bcs 0x1661f8 │ │ │ │ ldm pc, {r1, r2, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ eorscs pc, fp, #2 │ │ │ │ movweq r3, #12578 @ 0x3122 │ │ │ │ ldrdgt lr, [r2, -r0] │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @@ -7752,20 +7752,20 @@ │ │ │ │ vqsub.s8 d22, d16, d0 │ │ │ │ ldrb r3, [r0, r9, ror #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb6ecdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ blmi 0xd7fa8 │ │ │ │ rscvs pc, sl, #64, 4 │ │ │ │ vhadd.s d9, d6, d0 │ │ │ │ - svclt 0x0000fc81 │ │ │ │ - mlaseq r4, r0, r1, r1 │ │ │ │ + svclt 0x0000fc99 │ │ │ │ + eorseq r1, r4, r0, asr #3 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb6bacc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror #30 │ │ │ │ ldrmi r2, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0x2328e9cd │ │ │ │ @@ -8613,20 +8613,20 @@ │ │ │ │ blge 0x439560 │ │ │ │ andvc lr, r2, #3457024 @ 0x34c000 │ │ │ │ bls 0x1927a0 │ │ │ │ @ instruction: 0xf0002a04 │ │ │ │ ldmle r7!, {r0, r4, r7, pc}^ │ │ │ │ bcs 0x7f06c │ │ │ │ bge 0xc95958 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bd0 │ │ │ │ ldrtmi r7, [r8], -r1, ror #5 │ │ │ │ vabd.s d9, d5, d0 │ │ │ │ - stmdbcs r2, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r2, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ bge 0xfef95a74 │ │ │ │ mulcc r2, fp, r8 │ │ │ │ @ instruction: 0xf1a39a02 │ │ │ │ blx 0xfecd9488 │ │ │ │ @ instruction: 0xf002f383 │ │ │ │ ldmdbeq fp, {r2, r3, r8, r9, sl}^ │ │ │ │ subcc pc, r1, sp, lsl #17 │ │ │ │ @@ -8688,22 +8688,22 @@ │ │ │ │ tstls sp, r8, lsl #4 │ │ │ │ ldr r9, [ip, #270] @ 0x10e │ │ │ │ @ instruction: 0xf7ff785b │ │ │ │ blls 0xc72a8 │ │ │ │ smuadeq ip, r3, r0 │ │ │ │ blge 0x4485e4 │ │ │ │ bge 0x655b84 │ │ │ │ - subcc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + rsbscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d3 │ │ │ │ vqsub.s64 d2, d5, d2 │ │ │ │ - ldmdbcs pc!, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdbcs pc!, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0x81b7f300 │ │ │ │ teqpeq pc, r1, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ rscshi pc, r2, r0 │ │ │ │ @ instruction: 0x464b461f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r0, #-417]! @ 0xfffffe5f │ │ │ │ @ instruction: 0xf1c19209 │ │ │ │ @@ -8824,16 +8824,16 @@ │ │ │ │ @ instruction: 0x2120e413 │ │ │ │ tstcs r5, r2, lsl #2 │ │ │ │ strb r9, [r3, r5, lsl #2]! │ │ │ │ strmi r4, [r9], ip, asr #13 │ │ │ │ @ instruction: 0x4641461c │ │ │ │ @ instruction: 0x46c84615 │ │ │ │ blt 0xbd6ba4 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r4, lsr #3 │ │ │ │ + eorseq r1, r4, r8, lsr #4 │ │ │ │ + ldrsbteq r1, [r4], -r4 │ │ │ │ stmdbeq r1, {r1, r2, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0, asr #32 │ │ │ │ tsteq r4, r5, asr sl │ │ │ │ @ instruction: 0xf64bbf04 │ │ │ │ @ instruction: 0xf6cf7191 │ │ │ │ strdle r7, [r0], -pc @ │ │ │ │ mcr2 10, 4, pc, cr4, cr4, {5} @ │ │ │ │ @@ -9025,79 +9025,79 @@ │ │ │ │ svceq 0x0006f1be │ │ │ │ @ instruction: 0xf1bed00c │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf014acb5 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab16 │ │ │ │ ldrt sl, [fp], #3112 @ 0xc28 │ │ │ │ - @ instruction: 0xf820f2a2 │ │ │ │ + @ instruction: 0xf840f2a2 │ │ │ │ tstpl r2, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x4118e9dd │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r5, lsr #5 │ │ │ │ orrmi r4, fp, r5, lsr #5 │ │ │ │ stclge 4, cr15, [sp], #-1020 @ 0xfffffc04 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r4, r8, r9, ip, lr}^ │ │ │ │ addmi r4, fp, #-2147483642 @ 0x80000006 │ │ │ │ adcmi fp, r5, #8, 30 │ │ │ │ ldrmi sp, [r0, #498] @ 0x1f2 │ │ │ │ stclge 6, cr15, [r1], #-508 @ 0xfffffe04 │ │ │ │ vqshl.s8 q15, q1, │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xa20f18 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - blx 0x1bd57f4 │ │ │ │ - strcc pc, [r8], #591 @ 0x24f │ │ │ │ + blx 0xfe1d57f4 │ │ │ │ + ldrtcc pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #34816 @ 0x8800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x1855810 │ │ │ │ - rsbscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + blx 0x1e55810 │ │ │ │ + adccc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d9 │ │ │ │ vqsub.s64 d2, d5, d7 │ │ │ │ - andcs pc, r0, r1, asr sl @ │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, r9, ror #20 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #22528 @ 0x5800 │ │ │ │ vhadd.s d9, d5, d0 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0x459038 │ │ │ │ - vqsub.s32 q9, q6, │ │ │ │ - strdcs pc, [r0], -r7 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + vqsub.s32 q9, , │ │ │ │ + andcs pc, r0, pc, lsl #16 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xc55870 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + blx 0x1255870 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, r0, pc, asr #4 │ │ │ │ + andcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ vhsub.s32 , q14, q6 │ │ │ │ - svclt 0x0000ffdf │ │ │ │ - eorseq r1, r4, r4, lsr #3 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r8, asr #3 │ │ │ │ - eorseq r1, r4, r0, ror #3 │ │ │ │ + svclt 0x0000fff7 │ │ │ │ + ldrsbteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + eorseq r1, r4, r4, ror #3 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, lsl r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x2600b091 │ │ │ │ svceq 0x00c54bb4 │ │ │ │ vmov.i32 d20, #-2080374784 @ 0x84000000 │ │ │ │ @@ -9146,15 +9146,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13db1a8 │ │ │ │ b 0x10f77a0 │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i32 d16, d3, d0 │ │ │ │ - strmi pc, [r6], -sp, lsr #16 │ │ │ │ + strmi pc, [r6], -r5, asr #16 │ │ │ │ @ instruction: 0x46484694 │ │ │ │ movw pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x16a886 │ │ │ │ bl 0x1ca5cc8 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -9166,15 +9166,15 @@ │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ mcrcc 0, 0, r8, cr1, cr6, {6} │ │ │ │ @ instruction: 0x000eebb0 │ │ │ │ bl 0x1b2a9e4 │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - @ instruction: 0xf804f263 │ │ │ │ + @ instruction: 0xf81cf263 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d21 │ │ │ │ blx 0x16a696 │ │ │ │ bl 0x1cd491c │ │ │ │ @ instruction: 0xd3220b0e │ │ │ │ svclt 0x000845ce │ │ │ │ @@ -9397,21 +9397,21 @@ │ │ │ │ subsle r0, pc, r1, lsl #30 │ │ │ │ andscc pc, r9, sp, lsl #17 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ cmple ip, r0, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ vhadd.s8 , , q0 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfe8214b0 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xffa2f234 │ │ │ │ + @ instruction: 0xffbaf234 │ │ │ │ movweq lr, #35417 @ 0x8a59 │ │ │ │ orrhi pc, r4, r0 │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ bl 0xfeb492e8 │ │ │ │ tstcs r0, lr, lsl #6 │ │ │ │ andcs r2, r1, r0, lsl #2 │ │ │ │ @@ -9421,20 +9421,20 @@ │ │ │ │ stmib r2, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ @ instruction: 0xb3289803 │ │ │ │ @ instruction: 0xf0417aa0 │ │ │ │ strmi r0, [r3], -r0, asr #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d31, d13 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0xfe2995c4 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 2, cr15, [r0, #-432]! @ 0xfffffe50 │ │ │ │ + stc2l 2, cr15, [r8, #-432] @ 0xfffffe50 │ │ │ │ blcs 0x8012c │ │ │ │ ldmdavc r7, {r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r3], -r0 │ │ │ │ @ instruction: 0x462be67c │ │ │ │ streq lr, [r9, #-2846] @ 0xfffff4e2 │ │ │ │ streq lr, [r8, #-2908] @ 0xfffff4a4 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ @@ -9562,16 +9562,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ @ instruction: 0xf048e485 │ │ │ │ tstcs r4, r4, lsl #4 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ ldrdcs lr, [r0, -fp] │ │ │ │ svclt 0x0000e708 │ │ │ │ - eorseq r1, r4, ip, lsl #4 │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ + eorseq r1, r4, ip, lsr r2 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ @ instruction: 0xf101424f │ │ │ │ blx 0x9a3c4 │ │ │ │ blx 0x8d5b4c │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ svceq 0x00c7409a │ │ │ │ @ instruction: 0xf06f920c │ │ │ │ @@ -9605,75 +9605,75 @@ │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrt r9, [r0], #-773 @ 0xfffffcfb │ │ │ │ blcs 0x403d8 │ │ │ │ smlatbcs r0, sp, r0, sp │ │ │ │ blvc 0x1a13204 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ vadd.f32 q13, , │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xd598a4 │ │ │ │ vqsub.s32 q9, q6, │ │ │ │ - @ instruction: 0xf040fbc1 │ │ │ │ + @ instruction: 0xf040fbd9 │ │ │ │ strb r4, [pc], r0, lsl #1 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ bge 0x1c52d4 │ │ │ │ ldr r7, [r1, #2135] @ 0x857 │ │ │ │ - blx 0xfe15628e │ │ │ │ + blx 0xfe95628e │ │ │ │ svceq 0x0006f1bc │ │ │ │ @ instruction: 0xf1bcd009 │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ bge 0x2c55a4 │ │ │ │ svceq 0x000cf011 │ │ │ │ ldcge 4, cr15, [r7], {127} @ 0x7f │ │ │ │ ldmib sp, {r0, r3, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r8, r9}^ │ │ │ │ addsmi r1, r3, #12, 4 @ 0xc0000000 │ │ │ │ addmi fp, r8, #8, 30 │ │ │ │ addmi sp, r8, #15 │ │ │ │ @ instruction: 0xf4ff4193 │ │ │ │ @ instruction: 0xe726af34 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x7d9d00 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d4, d0 │ │ │ │ - adcmi pc, lr, #13632 @ 0x3540 │ │ │ │ + adcmi pc, lr, #15168 @ 0x3b40 │ │ │ │ svcge 0x0025f67f │ │ │ │ submi lr, r8, r7, lsl r7 │ │ │ │ andseq pc, r0, #72 @ 0x48 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ svceq 0x00c72110 │ │ │ │ ldr r4, [sl, #-1595]! @ 0xfffff9c5 │ │ │ │ - strcc pc, [r8], #591 @ 0x24f │ │ │ │ + ldrtcc pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #18432 @ 0x4800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [sl, #208]! @ 0xd0 │ │ │ │ + ldc2l 2, cr15, [r2, #208] @ 0xd0 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ ldrb r2, [ip], r8, lsl #2 │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [r8, #208]! @ 0xd0 │ │ │ │ + stc2l 2, cr15, [r0, #208] @ 0xd0 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x159d70 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2 2, cr15, [lr, #208] @ 0xd0 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r4, ror #2 │ │ │ │ + ldc2 2, cr15, [r6, #208]! @ 0xd0 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + mlaseq r4, r4, r1, r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stclmi 0, cr11, [r1, #580] @ 0x244 │ │ │ │ vqrdmlsh.s q8, , d3[3] │ │ │ │ andls r5, r8, sl, lsl #12 │ │ │ │ @@ -9727,15 +9727,15 @@ │ │ │ │ movweq lr, #31601 @ 0x7b71 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xfe8d6352 │ │ │ │ + blx 0xfeed6352 │ │ │ │ ldrmi r4, [r4], r6, lsl #12 │ │ │ │ blx 0xfe96b2f2 │ │ │ │ ldrbmi lr, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ bl 0x58e234 │ │ │ │ @ instruction: 0xf04f0909 │ │ │ │ @@ -9748,15 +9748,15 @@ │ │ │ │ svclt 0x00280101 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ rschi pc, r2, r0, asr #32 │ │ │ │ bl 0xfec29210 │ │ │ │ ldrtmi r0, [sl], -lr │ │ │ │ tsteq r3, ip, ror #22 │ │ │ │ vcgt.s32 d18, d2, d0 │ │ │ │ - @ instruction: 0x4603fb79 │ │ │ │ + @ instruction: 0x4603fb91 │ │ │ │ strmi r2, [sl], r0 │ │ │ │ blx 0xfe96b46a │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d47f8 │ │ │ │ strbmi sp, [lr, #804] @ 0x324 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -10001,22 +10001,22 @@ │ │ │ │ ldr r0, [ip], r4, lsl #12 │ │ │ │ rsbsle r2, r6, r1, lsl #16 │ │ │ │ @ instruction: 0xf88d8823 │ │ │ │ vst4.8 {d17-d20}, [r3 :64], r9 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ cmnle r3, r0, lsl #28 │ │ │ │ suble r2, r4, r4, lsl #16 │ │ │ │ - adcscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + rsccc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d22 │ │ │ │ vqsub.s64 d3, d4, d11 │ │ │ │ - teqpmi r3, #954368 @ p-variant is OBSOLETE @ 0xe9000 │ │ │ │ + teqpmi r3, #1024 @ p-variant is OBSOLETE @ 0x400 │ │ │ │ @ instruction: 0x81a4f000 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1aed064 │ │ │ │ @ instruction: 0xf1be0e05 │ │ │ │ svclt 0x009e0f01 │ │ │ │ tstcs r0, r1 │ │ │ │ smlabteq r2, r2, r9, lr │ │ │ │ @@ -10027,21 +10027,21 @@ │ │ │ │ ldrsbvs r2, [r3], #58 @ 0x3a │ │ │ │ smladcs r0, r0, r6, r2 │ │ │ │ orrslt r9, r3, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0467aa0 │ │ │ │ strmi r0, [r1], -r0, asr #12 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ mcrge 4, 3, pc, cr3, cr15, {1} @ │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, r0, pc, asr #4 │ │ │ │ + andcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b8e │ │ │ │ vhsub.s32 , q14, q6 │ │ │ │ - blls 0x19805c │ │ │ │ + blls 0x1980bc │ │ │ │ cmple r3, r1, lsl #22 │ │ │ │ andcs r7, r0, r2, asr r8 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ smlsdcs r0, r1, r6, lr │ │ │ │ strbvc pc, [r0, r7, asr #13]! @ │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ tstpeq pc, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @@ -10172,16 +10172,16 @@ │ │ │ │ beq 0xff26e1a4 │ │ │ │ @ instruction: 0xf048e54b │ │ │ │ strcs r0, [r4, #-772] @ 0xfffffcfc │ │ │ │ ldr r2, [r2, #2]! │ │ │ │ ldr r2, [r0, -r0, lsl #12] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, ip, lsl #4 │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ + eorseq r1, r4, ip, lsr r2 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ blx 0xfec48520 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ stceq 1, cr15, [r0], #-664 @ 0xfffffd68 │ │ │ │ @ instruction: 0xf04f40b5 │ │ │ │ blx 0x1c0fc │ │ │ │ b 0x1199110 │ │ │ │ @@ -10224,74 +10224,74 @@ │ │ │ │ strcs fp, [r0, #-3042]! @ 0xfffff41e │ │ │ │ ldr r2, [r7, -r5] │ │ │ │ svccs 0x00009f03 │ │ │ │ @ instruction: 0x2600d096 │ │ │ │ blvc 0x1853b44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vadd.f32 d26, d31, d22 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xd1a254 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf041fee9 │ │ │ │ + @ instruction: 0xf041ff01 │ │ │ │ strb r4, [r4], r0, lsl #3 │ │ │ │ blcs 0x80dc0 │ │ │ │ mcrge 4, 5, pc, cr6, cr15, {1} @ │ │ │ │ ldmdavc r2, {r1, r2, r9, fp, sp, pc}^ │ │ │ │ stmdacs r6, {r1, r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ stmdacs r5, {r1, r3, ip, lr, pc} │ │ │ │ svcge 0x0026f47f │ │ │ │ @ instruction: 0xf015aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ldrt sl, [r0], sp, asr #24 │ │ │ │ - cdp2 2, 10, cr15, cr0, cr0, {5} │ │ │ │ + cdp2 2, 12, cr15, cr0, cr0, {5} │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ andne lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, pc, sp, lsl #5 │ │ │ │ orrsmi r4, r3, sp, lsl #5 │ │ │ │ svcge 0x000af4ff │ │ │ │ strdcs lr, [r0], -ip │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf8fef234 │ │ │ │ + @ instruction: 0xf916f234 │ │ │ │ @ instruction: 0xf67f42be │ │ │ │ @ instruction: 0xe6edaefb │ │ │ │ andcs r4, r4, r9, asr r0 │ │ │ │ tstpeq r0, #72 @ p-variant is OBSOLETE @ 0x48 │ │ │ │ svceq 0x00ca2510 │ │ │ │ ldrbt r4, [ip], #1553 @ 0x611 │ │ │ │ andcs r2, r3, r8, lsl #10 │ │ │ │ vmax.s8 q15, , q2 │ │ │ │ - vaddhn.i16 d19, q8, q4 │ │ │ │ + @ instruction: 0xf2c034b8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ blmi 0x45a6e8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d4 │ │ │ │ - andcs pc, r0, r1, ror #17 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + strdcs pc, [r0], -r9 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s d9, d4, d0 │ │ │ │ - ldrdcs pc, [r0], -r7 │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + andcs pc, r0, pc, ror #17 │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d4, d0 │ │ │ │ - svclt 0x0000f8c9 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r4, ror #2 │ │ │ │ + svclt 0x0000f8e1 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + mlaseq r4, r4, r1, r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0x13de20c │ │ │ │ @ instruction: 0xf3c07ed0 │ │ │ │ addlt r5, r3, r7, asr #11 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ @@ -10398,28 +10398,28 @@ │ │ │ │ rscsmi pc, lr, #2 │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr15, [r0], {67} @ 0x43 │ │ │ │ b 0x13eb060 │ │ │ │ @ instruction: 0xe7c71ed3 │ │ │ │ addmi pc, r0, #66 @ 0x42 │ │ │ │ andcs lr, r0, r4, asr #15 │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d3, d0 │ │ │ │ - vmax.f32 , , │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmax.f32 , , │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0x9a528 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fd7f │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + svclt 0x0000fd97 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ blcc 0x7848c │ │ │ │ ldmdale lr!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrcs r0, [r9], #-771 @ 0xfffffcfd │ │ │ │ andcs r0, r0, fp, lsr sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -10450,20 +10450,20 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdahi fp, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ strlt lr, [r0, #-1999] @ 0xfffff831 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - @ instruction: 0x31a4f24f │ │ │ │ + bicscc pc, r4, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ andls r2, r0, r6, asr #5 │ │ │ │ - @ instruction: 0xff6af233 │ │ │ │ - eorseq r1, r4, r8, lsl r2 │ │ │ │ + @ instruction: 0xff82f233 │ │ │ │ + eorseq r1, r4, r8, asr #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldclvc 6, cr15, [pc], #828 @ 0x1a880 │ │ │ │ umulllt r4, r2, r4, r5 │ │ │ │ @@ -10562,26 +10562,26 @@ │ │ │ │ tstcs r0, r0, lsl #28 │ │ │ │ ldmib r0, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldmne fp, {r1, r9, ip, sp}^ │ │ │ │ tstmi r3, #-2147483628 @ 0x80000014 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ ldr r2, [r8, r0, lsl #4] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x29ab94 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s64 q2, , q2 │ │ │ │ - andcs pc, r0, fp, lsl #29 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, r3, lsr #29 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsmi pc, r1, #64, 4 │ │ │ │ - mcr2 2, 4, pc, cr0, cr3, {1} @ │ │ │ │ + mrc2 2, 4, pc, cr8, cr3, {1} │ │ │ │ ... │ │ │ │ - eorseq r1, r4, ip, lsr #4 │ │ │ │ + eorseq r1, r4, ip, asr r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavc r3, {r1, r7, ip, sp, pc} │ │ │ │ blcc 0x6bf30 │ │ │ │ stmdavc r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -10636,20 +10636,20 @@ │ │ │ │ bl 0x1dab21c │ │ │ │ movwle r0, #12804 @ 0x3204 │ │ │ │ tsteq fp, r8, lsl #12 │ │ │ │ ldr r4, [fp, r1, lsr #12]! │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ @ instruction: 0x2000e7b6 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscsmi pc, ip, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r4, #204]! @ 0xcc │ │ │ │ - eorseq r1, r4, r8, asr #4 │ │ │ │ + mcr2 2, 0, pc, cr12, cr3, {1} @ │ │ │ │ + eorseq r1, r4, r8, ror r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavc r3, {r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ blcs 0x169438 │ │ │ │ @@ -10721,20 +10721,20 @@ │ │ │ │ subsmi sp, r8, #-2147483589 @ 0x8000003b │ │ │ │ andne lr, r7, #323584 @ 0x4f000 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ subsmi lr, r8, #34865152 @ 0x2140000 │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ andcs lr, r0, pc, ror r7 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addpl pc, sp, #64, 4 │ │ │ │ - stc2l 2, cr15, [sl, #-204] @ 0xffffff34 │ │ │ │ - eorseq r1, r4, r0, ror #4 │ │ │ │ + stc2l 2, cr15, [r2, #-204]! @ 0xffffff34 │ │ │ │ + mlaseq r4, r0, r2, r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, sp}^ │ │ │ │ blcs 0x1701a0 │ │ │ │ @@ -10779,20 +10779,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ strb r4, [r0, r1, lsl #12]! │ │ │ │ ldr r4, [ip, r3, lsl #12]! │ │ │ │ tstcs r0, #0 │ │ │ │ ldrb r4, [sl, r1, lsl #12] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0xdaefc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s , , │ │ │ │ - svclt 0x0000fcd7 │ │ │ │ - eorseq r1, r4, r0, lsl #5 │ │ │ │ + svclt 0x0000fcef │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpcs 3, 8, cr15, cr4, cr0, {6} │ │ │ │ addlt r0, r3, r4, asr #23 │ │ │ │ vqshlu.s64 d20, d9, #0 │ │ │ │ @@ -10898,22 +10898,22 @@ │ │ │ │ andcs r8, r2, r3, lsl r0 │ │ │ │ ldmdahi r1, {r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ mcrcs 0, 0, r8, cr0, cr1, {0} │ │ │ │ stmdacs r4, {r0, r1, r2, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ blcs 0x14eed0 │ │ │ │ svcge 0x0055f43f │ │ │ │ - sbcscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + andmi pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d21 │ │ │ │ vqsub.s64 q3, , │ │ │ │ - bvc 0xff499bc4 │ │ │ │ + bvc 0xff499c24 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ ldmdahi r0, {r0, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ tstpeq r2, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01c │ │ │ │ strteq pc, [r0], -r0, asr #32 │ │ │ │ bicle r8, sp, r6, lsl r0 │ │ │ │ orrle r2, sl, r3, lsl #22 │ │ │ │ @@ -10941,15 +10941,15 @@ │ │ │ │ @ instruction: 0xf01ce781 │ │ │ │ svclt 0x00180f60 │ │ │ │ tstpeq r8, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdahi r1, {r1, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf4412b01 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ ldrb sp, [r6, -r7, lsr #3] │ │ │ │ - mlaseq r4, r8, r2, r1 │ │ │ │ + eorseq r1, r4, r8, asr #5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdppl 3, 12, cr15, cr7, cr0, {6} │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ vqrdmlsh.s q8, q8, d3[0] │ │ │ │ @@ -11049,21 +11049,21 @@ │ │ │ │ strb r2, [pc, -r2]! │ │ │ │ vst2.8 {d24-d25}, [r1 :64], r1 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ @ instruction: 0xd1bd2e00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ vmax.f32 q13, , q9 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vsubl.s8 q10, d0, d0 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xb62e88 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - blx 0xfedd775c │ │ │ │ + blx 0xff3d775c │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x005af43f │ │ │ │ @ instruction: 0xf04c8810 │ │ │ │ @ instruction: 0xf01c0102 │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ andshi r0, r6, r0, lsr #12 │ │ │ │ stccs 1, cr13, [r3, #-820] @ 0xfffffccc │ │ │ │ @@ -11099,15 +11099,15 @@ │ │ │ │ svceq 0x0060f01c │ │ │ │ @ instruction: 0xf04cbf18 │ │ │ │ orrle r0, ip, r8, lsl #2 │ │ │ │ stccs 8, cr8, [r1, #-68] @ 0xffffffbc │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ orrsle r8, r9, r1, lsl r0 │ │ │ │ svclt 0x0000e756 │ │ │ │ - mlaseq r4, r8, r2, r1 │ │ │ │ + eorseq r1, r4, r8, asr #5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ vaddl.u8 , d17, d3 │ │ │ │ svceq 0x00cc5c0a │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ @@ -11234,21 +11234,21 @@ │ │ │ │ stmdals sl, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ andhi r4, r3, r0, lsl #7 │ │ │ │ orrsle r2, lr, r0, lsl #18 │ │ │ │ addsle r2, lr, r4, lsl #20 │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ vrecps.f32 d26, d15, d24 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vsubl.s8 q10, d0, d0 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xc2316c │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf944f233 │ │ │ │ + @ instruction: 0xf95cf233 │ │ │ │ bvc 0x2da0 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ blls 0x2c6e3c │ │ │ │ svceq 0x0060f010 │ │ │ │ ldmdahi sl, {r1, r3, r8, r9, sl, fp, ip, pc} │ │ │ │ movweq pc, #8256 @ 0x2040 @ │ │ │ │ msreq CPSR_, r2, asr #32 │ │ │ │ @@ -11287,15 +11287,15 @@ │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ orrle r0, r4, r8, lsl #6 │ │ │ │ vmlacs.f64 d9, d1, d10 │ │ │ │ ldmdahi fp, {r1, r3, r9, fp, ip, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ orrsle r8, r3, r3, lsl r0 │ │ │ │ svclt 0x0000e731 │ │ │ │ - mlaseq r4, r8, r2, r1 │ │ │ │ + eorseq r1, r4, r8, asr #5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 3, 12, cr15, cr7, cr0, {6} │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ @ instruction: 0xf0000bc3 │ │ │ │ @@ -11395,21 +11395,21 @@ │ │ │ │ strb r2, [pc, -r2]! │ │ │ │ vst2.8 {d24-d25}, [r1 :64], r1 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ @ instruction: 0xd1bd2e00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ vmax.f32 q13, , q9 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vsubl.s8 q10, d0, d0 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xb633f0 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf802f233 │ │ │ │ + @ instruction: 0xf81af233 │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x005af43f │ │ │ │ @ instruction: 0xf04c8810 │ │ │ │ @ instruction: 0xf01c0102 │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ andshi r0, r6, r0, lsr #12 │ │ │ │ stccs 1, cr13, [r3, #-820] @ 0xfffffccc │ │ │ │ @@ -11445,15 +11445,15 @@ │ │ │ │ svceq 0x0060f01c │ │ │ │ @ instruction: 0xf04cbf18 │ │ │ │ orrle r0, ip, r8, lsl #2 │ │ │ │ stccs 8, cr8, [r1, #-68] @ 0xffffffbc │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ orrsle r8, r9, r1, lsl r0 │ │ │ │ svclt 0x0000e756 │ │ │ │ - mlaseq r4, r8, r2, r1 │ │ │ │ + eorseq r1, r4, r8, asr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r6], pc, lsl #1 │ │ │ │ stmdb r4, {r1, r2, r3, sl, fp, sp, pc} │ │ │ │ strmi r0, [r8], -pc │ │ │ │ @@ -11609,21 +11609,21 @@ │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, pc} │ │ │ │ svcge 0x007bf47f │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf1baaf7b │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ vrecps.f32 d26, d15, d11 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vsubl.s8 q10, d0, d0 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfe523748 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - mrc2 2, 2, pc, cr6, cr2, {1} │ │ │ │ + mcr2 2, 3, pc, cr14, cr2, {1} @ │ │ │ │ bvc 0xff4c1fc4 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ ldmdals ip, {r2, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ ldmdahi fp, {r0, r2, r8, fp, ip, pc} │ │ │ │ streq pc, [r2], -r1, asr #32 │ │ │ │ svceq 0x0060f011 │ │ │ │ eoreq pc, r0, #67 @ 0x43 │ │ │ │ @@ -11762,15 +11762,15 @@ │ │ │ │ vcge.s8 d20, d12, d16 │ │ │ │ @ instruction: 0xf6cf0111 │ │ │ │ tstmi r8, #-1073741761 @ 0xc000003f │ │ │ │ vseleq.f32 s30, s8, s28 │ │ │ │ ldr r1, [r4, -r9, lsl #22]! │ │ │ │ streq pc, [r4], -r6, asr #32 │ │ │ │ ldrbt r2, [pc], -r2, lsl #6 │ │ │ │ - eorseq r1, r4, r8, lsr #5 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb72ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q8, d0[6] │ │ │ │ addlt r5, r2, r7, asr #25 │ │ │ │ vqrdmlsh.s q8, q8, d2[0] │ │ │ │ @ instruction: 0xf1bc0316 │ │ │ │ @@ -11783,15 +11783,15 @@ │ │ │ │ @ instruction: 0xf043027f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x101f1e8 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe81ca02 │ │ │ │ blx 0xfe854636 │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe8ec70e │ │ │ │ @@ -11923,38 +11923,38 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ blvc 0xfe310018 │ │ │ │ vfnmavc.f32 s28, s0, s30 │ │ │ │ mulsle r1, lr, r5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ blvc 0x12cff50 │ │ │ │ bicle r2, r2, r0, lsl #20 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xf9a0f26a │ │ │ │ + @ instruction: 0xf9b8f26a │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bed1e7 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7ae │ │ │ │ str r4, [fp, r0, lsl #1]! │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xff0d8542 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + blx 0xff6d8542 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strcs fp, [r0, #-148] @ 0xffffff6c │ │ │ │ b 0x13eeb5c │ │ │ │ @ instruction: 0x46147cd0 │ │ │ │ @@ -11994,15 +11994,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353310 │ │ │ │ cmple pc, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blx 0x3d825a │ │ │ │ + blx 0x9d825a │ │ │ │ bls 0x482980 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40296c │ │ │ │ blls 0x3acdb0 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -12227,21 +12227,21 @@ │ │ │ │ ldrb r0, [pc, -r1, lsl #18] │ │ │ │ blcs 0x2da14 │ │ │ │ rschi pc, fp, r0 │ │ │ │ bvc 0xfe8254d0 │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, r0, pc, asr #4 │ │ │ │ + andcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb1 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - @ instruction: 0x4603ff3f │ │ │ │ + @ instruction: 0x4603ff57 │ │ │ │ vaddw.u8 q9, , d1 │ │ │ │ stmcc r0, {r3} │ │ │ │ svclt 0x00144301 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ bicne lr, r1, #3072 @ 0xc00 │ │ │ │ bl 0x7d5ee0 │ │ │ │ bl 0x131c518 │ │ │ │ @@ -12345,97 +12345,97 @@ │ │ │ │ streq pc, [r4, #-69] @ 0xffffffbb │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ strcs lr, [r0, #-1575] @ 0xfffff9d9 │ │ │ │ svccs 0x0001e6f3 │ │ │ │ svccs 0x0004d05e │ │ │ │ ldmdavc r1, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 7, pc, cr15, cr15, {1} @ │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b3e │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s64 d9, d0, d2 │ │ │ │ - blx 0xfecda530 │ │ │ │ + blx 0xfecda590 │ │ │ │ @ instruction: 0xf06ff382 │ │ │ │ subsmi r0, lr, #356515840 @ 0x15400000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {0} │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ streq lr, [lr, #-2981] @ 0xfffff45b │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ teqmi r3, #786432 @ 0xc0000 │ │ │ │ vpmax.s8 d15, d14, d2 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ strcs r5, [r8, #-517] @ 0xfffffdfb │ │ │ │ strcs lr, [r0, #-1262]! @ 0xfffffb12 │ │ │ │ strbt r2, [fp], #1797 @ 0x705 │ │ │ │ stmdbcs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x0027f47f │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #41984 @ 0xa400 │ │ │ │ - cdp2 2, 2, cr15, cr12, cr9, {3} │ │ │ │ + cdp2 2, 4, cr15, cr4, cr9, {3} │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ bcs 0x1d5e20 │ │ │ │ bcs 0x19034c │ │ │ │ bge 0x250964 │ │ │ │ svceq 0x000cf013 │ │ │ │ stcge 4, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf29ee6b4 │ │ │ │ - ldmib sp, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #7 │ │ │ │ movwle r4, #24971 @ 0x618b │ │ │ │ svccs 0x0006aa04 │ │ │ │ mcrge 4, 5, pc, cr4, cr15, {3} @ │ │ │ │ strbmi lr, [r6, #1893]! @ 0x765 │ │ │ │ bcs 0x1d2740 │ │ │ │ @ instruction: 0xf47faa08 │ │ │ │ @ instruction: 0xe75eae9d │ │ │ │ ldrb r7, [r0, #2129] @ 0x851 │ │ │ │ - strcc pc, [r8], #591 @ 0x24f │ │ │ │ + ldrtcc pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf83af232 │ │ │ │ - rsccc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + @ instruction: 0xf852f232 │ │ │ │ + andsmi pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ vqsub.s64 q1, q1, │ │ │ │ - svclt 0x0000f82b │ │ │ │ + svclt 0x0000f843 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - ldrhteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + eorseq r1, r4, ip, ror #7 │ │ │ │ movwcs r2, #33283 @ 0x8203 │ │ │ │ strdcs lr, [r0], -ip │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #9216 @ 0x2400 │ │ │ │ vhadd.s d9, d2, d0 │ │ │ │ - andcs pc, r0, sp, lsl #16 │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + andcs pc, r0, r5, lsr #16 │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s d9, d1, d0 │ │ │ │ - svclt 0x0000ffff │ │ │ │ - eorseq r1, r4, r4, ror #2 │ │ │ │ + vhadd.s d9, d2, d0 │ │ │ │ + svclt 0x0000f817 │ │ │ │ + mlaseq r4, r4, r1, r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldcmi 0, cr11, [fp, #592]! @ 0x250 │ │ │ │ vfnmavc.f32 s29, s2, s30 │ │ │ │ ldceq 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @@ -12483,15 +12483,15 @@ │ │ │ │ andcs lr, lr, #3358720 @ 0x334000 │ │ │ │ andscs lr, r0, #3358720 @ 0x334000 │ │ │ │ ldmib sp, {r5, r6, r8, ip, lr, pc}^ │ │ │ │ stmdbge lr, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1462306 │ │ │ │ - blls 0x45c1d0 │ │ │ │ + blls 0x45c230 │ │ │ │ stmdbls r5, {r0, r4, r9, fp, ip, pc} │ │ │ │ blls 0x26d138 │ │ │ │ ldrmi r9, [r9], #-2575 @ 0xfffff5f1 │ │ │ │ @ instruction: 0xf1019b0e │ │ │ │ andls r0, r7, #1 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ andls r0, r5, r1, lsl #6 │ │ │ │ @@ -12761,20 +12761,20 @@ │ │ │ │ svceq 0x0000f1ba │ │ │ │ rscshi pc, sp, r0 │ │ │ │ bvc 0xfe826128 │ │ │ │ strbeq pc, [r0], -r6, asr #32 @ │ │ │ │ strmi r4, [r4], r1, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf24fae76 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0xfef5ca00 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x4d92f6 │ │ │ │ + blx 0xad92f6 │ │ │ │ strcs r4, [r1, #-1651] @ 0xfffff98d │ │ │ │ smlabteq fp, r5, r3, pc @ │ │ │ │ @ instruction: 0x6180f5b1 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ stmdbne r9, {r0, r3, r7, r9}^ │ │ │ │ @ instruction: 0xf143460d │ │ │ │ ldrb r0, [r5, -r0, lsl #6] │ │ │ │ @@ -12888,20 +12888,20 @@ │ │ │ │ tstcs r2, r4, lsl #4 │ │ │ │ @ instruction: 0x2600e5d8 │ │ │ │ @ instruction: 0xf1b8e6c9 │ │ │ │ rsbsle r0, r2, r1, lsl #30 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ ldmdavc r3, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 6, pc, cr6, cr15, {1} @ │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b40 │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s64 d9, d0, d1 │ │ │ │ - blx 0xfef5bcb0 │ │ │ │ + blx 0xfef5bd10 │ │ │ │ @ instruction: 0xf1bcf58c │ │ │ │ tstle r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf580fab0 │ │ │ │ @ instruction: 0xf1a53520 │ │ │ │ blx 0x31e3e0 │ │ │ │ @ instruction: 0xf04ffc05 │ │ │ │ blx 0x1eb74 │ │ │ │ @@ -12917,77 +12917,77 @@ │ │ │ │ andls ip, r5, ip, lsl r0 │ │ │ │ strcs lr, [r0, #-1133]! @ 0xfffffb93 │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs lr, [r8], -r9, ror #8 │ │ │ │ blvc 0x1856a6c │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vmax.f32 d26, d15, d0 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0x8dcc70 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf041f9db │ │ │ │ + @ instruction: 0xf041f9f3 │ │ │ │ str r4, [r9], r0, lsl #3 │ │ │ │ andle r2, sl, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf012af55 │ │ │ │ bge 0x220804 │ │ │ │ stcge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf29ee67c │ │ │ │ - ldmib sp, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addsmi r0, r3, #-1610612736 @ 0xa0000000 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #7 │ │ │ │ andle r4, r6, #-1073741788 @ 0xc0000024 │ │ │ │ stmdbcs r6, {r3, r9, fp, sp, pc} │ │ │ │ mcrge 4, 3, pc, cr12, cr15, {3} @ │ │ │ │ ldrbmi lr, [r6, #-1832]! @ 0xfffff8d8 │ │ │ │ bge 0x1533e4 │ │ │ │ svceq 0x0006f1b8 │ │ │ │ mcrge 4, 3, pc, cr4, cr15, {3} @ │ │ │ │ ldmdavc r3, {r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vrshl.s8 q15, q14, │ │ │ │ - vaddhn.i16 d19, q8, q4 │ │ │ │ + @ instruction: 0xf2c034b8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ blmi 0x25d0dc │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d1 │ │ │ │ - svclt 0x0000fbe7 │ │ │ │ + svclt 0x0000fbff │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - rsccc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + andsmi pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - smlabtcs r3, r9, fp, pc @ │ │ │ │ + smlattcs r3, r1, fp, pc @ │ │ │ │ ldrt r2, [ip], r8, lsl #4 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x29d134 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xfef5954a │ │ │ │ + blx 0xff55954a │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfebd9566 │ │ │ │ - ldrhteq r1, [r4], -ip │ │ │ │ - eorseq r1, r4, r4, ror #2 │ │ │ │ + blx 0xff1d9566 │ │ │ │ + eorseq r1, r4, ip, ror #7 │ │ │ │ + mlaseq r4, r4, r1, r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, sl, r2, asr #23 │ │ │ │ ldrmi r4, [r6], -r7, lsl #12 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -13009,15 +13009,15 @@ │ │ │ │ sbceq r5, r7, #80, 6 @ 0x40000001 │ │ │ │ movwmi pc, #67 @ 0x43 @ │ │ │ │ andeq pc, r1, #5 │ │ │ │ smlalbtvs pc, r5, r3, r3 @ │ │ │ │ @ instruction: 0xf0822a00 │ │ │ │ b 0x105d51c │ │ │ │ vrhadd.s8 d17, d17, d2 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ bl 0x9d5f4 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ @ instruction: 0x41bcf8b2 │ │ │ │ subseq lr, r7, #323584 @ 0x4f000 │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ ldrmi fp, [r7], -r8, lsl #30 │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -13033,26 +13033,26 @@ │ │ │ │ @ instruction: 0xf1cc4c0c │ │ │ │ blx 0xfeb2fe6a │ │ │ │ stmdage r6, {fp, lr, pc} │ │ │ │ streq lr, [ip], #-2844 @ 0xfffff4e4 │ │ │ │ bl 0x1241d74 │ │ │ │ @ instruction: 0xf8cd0808 │ │ │ │ @ instruction: 0xf1468004 │ │ │ │ - stmdbge r2, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r2, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf1464800 │ │ │ │ - blls 0xdb924 │ │ │ │ + blls 0xdb984 │ │ │ │ submi pc, r0, #79 @ 0x4f │ │ │ │ subsmi sl, fp, #4, 18 @ 0x10000 │ │ │ │ blls 0x10199c │ │ │ │ bl 0x18c6db8 │ │ │ │ movwls r0, #4867 @ 0x1303 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - blx 0xff5d92c4 │ │ │ │ + blx 0xffbd92c4 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ @ instruction: 0xf1433902 │ │ │ │ beq 0x1269db4 │ │ │ │ bicpl lr, r3, r1, asr #20 │ │ │ │ mcrrne 10, 5, r0, r8, cr11 │ │ │ │ stceq 1, cr15, [r0], {67} @ 0x43 │ │ │ │ vqdmulh.s d15, d3, d0 │ │ │ │ @@ -13192,55 +13192,55 @@ │ │ │ │ blvc 0x858660 │ │ │ │ blvc 0xd861c │ │ │ │ blvc 0x158620 │ │ │ │ blvc 0x1d8624 │ │ │ │ addsle r2, r5, r0, lsl #18 │ │ │ │ @ instruction: 0x2c007b74 │ │ │ │ vrhadd.s8 d29, d31, d7 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0x61d0c4 │ │ │ │ vqsub.s32 q9, q4, │ │ │ │ - ldc 15, cr15, [pc, #708] @ 0x1d2d8 │ │ │ │ + ldc 15, cr15, [pc, #804] @ 0x1d338 │ │ │ │ ldmdahi r2!, {r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ blvc 0xd8654 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ blvc 0x15865c │ │ │ │ stc 0, cr8, [sp, #200] @ 0xc8 │ │ │ │ stmdbcs r0, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xb125d1e0 │ │ │ │ orrmi pc, r0, #35 @ 0x23 │ │ │ │ movwpl pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf043e770 │ │ │ │ strb r4, [sp, -r0, lsl #7]! │ │ │ │ - @ instruction: 0xff64f29d │ │ │ │ + @ instruction: 0xff84f29d │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf9ccf231 │ │ │ │ + @ instruction: 0xf9e4f231 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb74278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - stccc 2, cr15, [r8], {79} @ 0x4f │ │ │ │ + ldccc 2, cr15, [r8], #316 @ 0x13c │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ vhadd.s d12, d1, d0 │ │ │ │ - svclt 0x0000f9af │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ + svclt 0x0000f9c7 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ @ instruction: 0x4696b530 │ │ │ │ mulsgt r9, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf891d003 │ │ │ │ vaddl.u8 q14, d12, d4 │ │ │ │ ldmib r0, {sl, fp, ip}^ │ │ │ │ stmiavs r3, {r0, sl, sp}^ │ │ │ │ @@ -13511,21 +13511,21 @@ │ │ │ │ vst2.8 {d24-d25}, [r3], r3 │ │ │ │ andhi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ stmdbcs r4, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x007df43f │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ vceq.f32 q13, , q8 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vsubl.s8 q10, d0, d0 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xc65510 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xff72f230 │ │ │ │ + @ instruction: 0xff8af230 │ │ │ │ vst3.32 @ instruction: 0xf481fab1 │ │ │ │ blx 0xfeecb964 │ │ │ │ strtcc pc, [r0], #-1162 @ 0xfffffb76 │ │ │ │ strteq pc, [r0], -r4, lsr #3 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ blx 0x2ad7b4 │ │ │ │ sbcslt pc, fp, #6291456 @ 0x600000 │ │ │ │ @@ -13553,28 +13553,28 @@ │ │ │ │ cdpcc 4, 3, cr15, cr15, cr4, {0} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ blx 0x16456c │ │ │ │ str pc, [sl], r7, lsl #14 │ │ │ │ movweq pc, #16455 @ 0x4047 @ │ │ │ │ ldr r2, [fp, -r2, lsl #2]! │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ blmi 0x2dda64 │ │ │ │ rscvs pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d0, d0 │ │ │ │ - @ instruction: 0xf017ff23 │ │ │ │ + @ instruction: 0xf017ff3b │ │ │ │ svclt 0x00180f60 │ │ │ │ movweq pc, #32839 @ 0x8047 @ │ │ │ │ svcge 0x004af47f │ │ │ │ stccs 8, cr8, [r1], {3} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ orrsle r8, r1, r3 │ │ │ │ svclt 0x0000e70d │ │ │ │ - eorseq r1, r4, r8, lsr #5 │ │ │ │ - eorseq r1, r4, r8, asr #7 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ stmibmi r9, {r0, r1, r5, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x91216809 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -13732,15 +13732,15 @@ │ │ │ │ @ instruction: 0xf018868f │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ @ instruction: 0xf1bc81ff │ │ │ │ @ instruction: 0xf0400f04 │ │ │ │ @ instruction: 0xf1bb863a │ │ │ │ @ instruction: 0xf0010f04 │ │ │ │ eorcs r8, r8, #143 @ 0x8f │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0051f89d │ │ │ │ movwcc pc, #43778 @ 0xab02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldcge 1, cr14, [r4], {25} │ │ │ │ bleq 0xfffe6c8c │ │ │ │ andsls r9, r5, r4, lsl r5 │ │ │ │ @@ -13868,21 +13868,21 @@ │ │ │ │ svceq 0x0005f1bc │ │ │ │ ldrhi pc, [pc, #64]! @ 0x1dabc │ │ │ │ svceq 0x0005f1bb │ │ │ │ ldrbhi pc, [r2] @ │ │ │ │ ldmib r2, {r1, r5, r9, sl, lr}^ │ │ │ │ ldmdavc r0, {r1, fp, ip}^ │ │ │ │ vhsub.s8 d18, d1, d24 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x460f0334 │ │ │ │ strmi pc, [r0], #-72 @ 0xffffffb8 │ │ │ │ movwcc pc, #43778 @ 0xab02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldmdavc r0, {r2, r3, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0xa6356 │ │ │ │ @ instruction: 0xf8d3330a │ │ │ │ ldmdbvc r2!, {r2, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ bicsmi r2, r2, #0, 14 │ │ │ │ @ instruction: 0xe69d07d4 │ │ │ │ @ instruction: 0xf0874252 │ │ │ │ @@ -13950,15 +13950,15 @@ │ │ │ │ @ instruction: 0x43290800 │ │ │ │ b 0x106dfac │ │ │ │ ldmdals r8, {r1, r2, r3, r8} │ │ │ │ stmib sp, {r2, ip, pc}^ │ │ │ │ ldmdals r9, {r1, r2, r3, r4, fp, ip, sp, pc} │ │ │ │ andsne lr, ip, #3358720 @ 0x334000 │ │ │ │ mlacs r8, r5, r7, lr │ │ │ │ - stmdane r0, {r0, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdane r0!, {r0, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r4!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmib r2, {r2, r4, r7, fp, sp, lr}^ │ │ │ │ blx 0x227fa │ │ │ │ movwmi r8, #45066 @ 0xb00a │ │ │ │ svclt 0x001868d1 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ tstls r6, r5, lsl #2 │ │ │ │ @@ -14422,20 +14422,20 @@ │ │ │ │ bcs 0x2fb64 │ │ │ │ mcrge 4, 3, pc, cr5, cr15, {1} @ │ │ │ │ bvc 0xfede6728 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46be463c │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ @ instruction: 0xf24fae5c │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0xff0de400 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 2, 1, cr15, cr2, cr7, {3} │ │ │ │ + cdp2 2, 2, cr15, cr10, cr7, {3} │ │ │ │ tstls r3, r1, ror ip │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ bvc 0x1c7f36c │ │ │ │ tstlt r9, r6, lsl #2 │ │ │ │ stmdbcs r1, {r0, r4, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ movthi pc, #53248 @ 0xd000 @ │ │ │ │ ldmib r2, {r0, r4, r5, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -14621,15 +14621,15 @@ │ │ │ │ strmi r8, [lr, #910] @ 0x38e │ │ │ │ andeq lr, r8, r0, ror fp │ │ │ │ orrhi pc, ip, #128 @ 0x80 │ │ │ │ svceq 0x0006f1bb │ │ │ │ @ instruction: 0xf89dd0df │ │ │ │ @ instruction: 0xf7ff0069 │ │ │ │ svclt 0x0000ba1d │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ cdpeq 0, 0, cr15, cr6, cr15, {2} │ │ │ │ stmdaeq ip, {r5, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04846f3 │ │ │ │ @ instruction: 0xf88d0240 │ │ │ │ @ instruction: 0xf040e068 │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ @ instruction: 0xf7ff0e40 │ │ │ │ @@ -14886,20 +14886,20 @@ │ │ │ │ b 0xfe34526c │ │ │ │ stmiane r4!, {r2, r3, r4, r6, r8} │ │ │ │ strls r9, [r3], #-2566 @ 0xfffff5fa │ │ │ │ andeq lr, r1, #67584 @ 0x10800 │ │ │ │ str r9, [sp], r6, lsl #4 │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ vand d29, d31, d1 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xff35eb40 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svcls 0x000efa73 │ │ │ │ + svcls 0x000efa8b │ │ │ │ @ instruction: 0x2114469e │ │ │ │ @ instruction: 0xf7ff463c │ │ │ │ stmdbls r3, {r1, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ stmne ip, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ stmdbls r8, {r1, r2, r9, fp, ip, pc} │ │ │ │ bl 0x10c3ab4 │ │ │ │ andls r0, r6, #268435456 @ 0x10000000 │ │ │ │ @@ -15020,15 +15020,15 @@ │ │ │ │ stmdals r3, {r0, r2, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f4303 │ │ │ │ svclt 0x00140300 │ │ │ │ ldrmi r2, [r8], -r1 │ │ │ │ andls r9, r4, r3, lsl #6 │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ vqshrn.s32 d11, q1, #4 │ │ │ │ - bls 0x11d190 │ │ │ │ + bls 0x11d210 │ │ │ │ tsteq r7, r2, lsl #20 │ │ │ │ b 0xc54b0 │ │ │ │ @ instruction: 0x4329050c │ │ │ │ adchi pc, pc, r0 │ │ │ │ bls 0x1307b0 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ svcne 0x0051aec7 │ │ │ │ @@ -15037,19 +15037,19 @@ │ │ │ │ @ instruction: 0xf1bbe55b │ │ │ │ @ instruction: 0xf43f0f06 │ │ │ │ @ instruction: 0xf1bbacb3 │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ bls 0x109f68 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr11, cr14, {7} │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ blmi 0xe5f194 │ │ │ │ rscvs pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - ldmdahi r3!, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdahi r3!, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdavc r0, {r0, r3, r6, fp}^ │ │ │ │ cdpmi 5, 2, cr15, cr0, cr12, {0} │ │ │ │ @ instruction: 0xf0430862 │ │ │ │ b 0x105f958 │ │ │ │ eorshi r7, r3, r4, asr #15 │ │ │ │ strmi pc, [r0], #-66 @ 0xffffffbe │ │ │ │ @ instruction: 0xf7fe4673 │ │ │ │ @@ -15088,90 +15088,90 @@ │ │ │ │ smlawteq r0, fp, r1, pc @ │ │ │ │ vst1.8 {d15-d16}, [fp :128], r5 │ │ │ │ @ instruction: 0xf101fa05 │ │ │ │ @ instruction: 0xf1ab430f │ │ │ │ blx 0x95f218 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ vqrshl.s8 d30, d1, d15 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ vqdmulh.s32 d4, d15, d3 │ │ │ │ - svclt 0x0000fb21 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r8, asr #7 │ │ │ │ - eorseq r1, r4, r4, lsr #3 │ │ │ │ - subscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + svclt 0x0000fb39 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ + ldrsbteq r1, [r4], -r4 │ │ │ │ + addcc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d22 │ │ │ │ vqsub.s32 d2, d15, d6 │ │ │ │ - vqdmulh.s d31, d15, d11 │ │ │ │ - vmlal.s , d0, d0[1] │ │ │ │ + vqdmulh.s d31, d15, d19 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s32 d4, d15, d30 │ │ │ │ - bls 0x11d9f8 │ │ │ │ + bls 0x11da58 │ │ │ │ smlawteq r0, fp, r1, pc @ │ │ │ │ @ instruction: 0xf70bfa22 │ │ │ │ blx 0xc5624 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, fp, lsr #3 │ │ │ │ vst1.8 {d15-d16}, [fp :128], r2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ ldrbt r4, [r9], pc, lsl #6 │ │ │ │ - strcc pc, [r8], #591 @ 0x24f │ │ │ │ + ldrtcc pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #33792 @ 0x8400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xff7db6fc │ │ │ │ + blx 0xffddb6fc │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ blmi 0x75f304 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , , │ │ │ │ - ldrdcs pc, [r0], -r3 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, fp, ror #21 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #24, 22 @ 0x6000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vpmax.s8 , , │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x4def34 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf878f267 │ │ │ │ + @ instruction: 0xf890f267 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x3df348 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - @ instruction: 0x2000fab1 │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + andcs pc, r0, r9, asr #21 │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - svclt 0x0000faa3 │ │ │ │ - eorseq r1, r4, r4, lsr #3 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r0, ror #8 │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ - eorseq r1, r4, r0, ror #3 │ │ │ │ - eorseq r1, r4, r8, asr #3 │ │ │ │ + svclt 0x0000fabb │ │ │ │ + ldrsbteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + mlaseq r4, r0, r4, r1 │ │ │ │ + eorseq r1, r4, r4, ror #3 │ │ │ │ + eorseq r1, r4, r0, lsl r2 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0xf8924689 │ │ │ │ addlt lr, r6, r9, lsl r0 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf891d003 │ │ │ │ vaddl.u8 q15, d14, d4 │ │ │ │ ldmib r0, {r9, sl, fp, ip}^ │ │ │ │ @@ -15414,21 +15414,21 @@ │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ ldrb r7, [r3, r3] │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstmi ip, #195 @ 0xc3 │ │ │ │ movwcs fp, #20232 @ 0x4f08 │ │ │ │ andvc sp, r3, fp, lsr #3 │ │ │ │ andcs lr, r0, sl, asr #15 │ │ │ │ - @ instruction: 0x31a4f24f │ │ │ │ + bicscc pc, r4, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - @ instruction: 0xf896f22f │ │ │ │ - eorseq r1, r4, r8, ror #7 │ │ │ │ - eorseq r1, r4, r8, asr #7 │ │ │ │ + @ instruction: 0xf8aef22f │ │ │ │ + eorseq r1, r4, r8, lsl r4 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ stmdavs r4, {r4, r5, r6, r7, r8, sl, ip, sp, pc}^ │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ bl 0xfe94b4f0 │ │ │ │ @ instruction: 0xf1be0e0c │ │ │ │ stcle 15, cr0, [ip], #-0 │ │ │ │ andcc lr, r2, #208, 18 @ 0x340000 │ │ │ │ ldmib r1, {r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ @@ -15632,21 +15632,21 @@ │ │ │ │ stceq 3, cr15, [r0], {66} @ 0x42 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ @ instruction: 0xcc04e9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d15, d8 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0x9f6ec │ │ │ │ vqsub.s32 q9, q3, │ │ │ │ - svclt 0x0000fc9d │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + svclt 0x0000fcb5 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ bcs 0x17d64c │ │ │ │ strlt sp, [r0, #-25] @ 0xffffffe7 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ bcs 0x1cb864 │ │ │ │ stmdahi sl, {r0, r1, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ @@ -15678,21 +15678,21 @@ │ │ │ │ stmib r3, {r0, r3, r4, ip, sp, lr}^ │ │ │ │ andlt r0, r3, r2, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x128ead8 │ │ │ │ andcs lr, r0, ip, ror r7 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorcs r4, r3, #3072 @ 0xc00 │ │ │ │ vhadd.s32 d9, d14, d0 │ │ │ │ - @ instruction: 0xf7fdfe87 │ │ │ │ + @ instruction: 0xf7fdfe9f │ │ │ │ svclt 0x0000fcbf │ │ │ │ - eorseq r1, r4, r0, lsl #9 │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cb91c │ │ │ │ stmdavc fp, {r0, r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -15766,19 +15766,19 @@ │ │ │ │ adcmi fp, ip, #8, 30 │ │ │ │ stmdavc r4, {r0, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ mul r1, r1, r8 │ │ │ │ mvnle r4, #116, 10 @ 0x1d000000 │ │ │ │ ldr r4, [fp, r8, lsl #12] │ │ │ │ ldc2 7, cr15, [ip], {253} @ 0xfd │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x9fcfc │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2l 2, cr15, [r8, #184] @ 0xb8 │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ + ldc2l 2, cr15, [r0, #184]! @ 0xb8 │ │ │ │ + eorseq r1, r4, r4, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fe8 │ │ │ │ ldrmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf04f7802 │ │ │ │ addlt r0, r3, r1, lsl #28 │ │ │ │ @@ -15870,19 +15870,19 @@ │ │ │ │ @ instruction: 0xf1bcd823 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ svclt 0x0004af67 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {6} │ │ │ │ svcge 0x0060f43f │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x81fe9c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d14, d12 │ │ │ │ - @ instruction: 0xf1bcfd07 │ │ │ │ + @ instruction: 0xf1bcfd1f │ │ │ │ @ instruction: 0xd12c0f04 │ │ │ │ bcs 0xfda20 │ │ │ │ bcs 0x95a80 │ │ │ │ svclt 0x0008d81c │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ svcge 0x004bf43f │ │ │ │ @ instruction: 0xf1bce7e6 │ │ │ │ @@ -15899,20 +15899,20 @@ │ │ │ │ ldr r0, [r6, -r1, lsl #24]! │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ bcs 0x1596f0 │ │ │ │ svcge 0x0055f43f │ │ │ │ ldrbeq lr, [sl, r8, asr #15] │ │ │ │ svcge 0x0037f53f │ │ │ │ andcs lr, r0, r0, ror r7 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andvs pc, pc, #64, 4 │ │ │ │ - stc2l 2, cr15, [ip], {46} @ 0x2e │ │ │ │ - mlaseq r4, r4, r4, r1 │ │ │ │ + stc2l 2, cr15, [r4], #184 @ 0xb8 │ │ │ │ + eorseq r1, r4, r4, asr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdaf28 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [ip], -r1, lsr #1 │ │ │ │ tstls lr, sp │ │ │ │ @@ -15981,20 +15981,20 @@ │ │ │ │ sbcshi pc, r4, r0, lsl #1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ @ instruction: 0x46414650 │ │ │ │ - blx 0xfee5c50c │ │ │ │ + blx 0xff45c50c │ │ │ │ bls 0xf13b0 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r1, r2, r8}^ │ │ │ │ @ instruction: 0xf1435400 │ │ │ │ - svcls 0x0004fbd5 │ │ │ │ + svcls 0x0004fbed │ │ │ │ andscc lr, ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x101ae9dd │ │ │ │ bl 0x1ee67ac │ │ │ │ svclt 0x00380202 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0x0101ebba │ │ │ │ @@ -16015,33 +16015,33 @@ │ │ │ │ strls sp, [r3, -sp, ror #23] │ │ │ │ bl 0x1c6a40c │ │ │ │ svclt 0x00240306 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andle r2, r5, #0, 2 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmin.s16 d20, d12, d18 │ │ │ │ - @ instruction: 0x4680fa75 │ │ │ │ + strmi pc, [r0], sp, lsl #21 │ │ │ │ @ instruction: 0xf1b8430c │ │ │ │ @ instruction: 0xf1740f04 │ │ │ │ svclt 0x003c0300 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b82400 │ │ │ │ @ instruction: 0xf1440804 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp}^ │ │ │ │ stmib sp, {r0, r3, r8, r9, sp}^ │ │ │ │ stmdbls r7, {sl, pc} │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1438b1c │ │ │ │ - stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r8, [r3], -r0, lsl #8 │ │ │ │ stmdbls ip, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1439808 │ │ │ │ - bls 0x6dea48 │ │ │ │ + bls 0x6deaa8 │ │ │ │ tsteq ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdane r2, {r3, r4, r8, fp, ip, pc} │ │ │ │ svcls 0x0004981b │ │ │ │ svclt 0x00284143 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vmoveq.16 d17[0], lr │ │ │ │ @@ -16106,21 +16106,21 @@ │ │ │ │ subsle r3, r3, #-268435441 @ 0xf000000f │ │ │ │ bl 0x1e2ad7c │ │ │ │ svclt 0x00240306 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andle r9, r6, #201326592 @ 0xc000000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ strbmi r4, [r1], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf9bcf25c │ │ │ │ + @ instruction: 0xf9d4f25c │ │ │ │ movwcs r9, #3 │ │ │ │ blls 0x10499c │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ movwls r0, #4359 @ 0x1107 │ │ │ │ @ instruction: 0xf1434633 │ │ │ │ - @ instruction: 0xf04ffad7 │ │ │ │ + @ instruction: 0xf04ffaef │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmib sp, {r2, r3, r4, r8, r9, sp}^ │ │ │ │ bl 0xfeee5220 │ │ │ │ bl 0x1ea05c4 │ │ │ │ svclt 0x00380003 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ bl 0x1a2674c │ │ │ │ @@ -16167,20 +16167,20 @@ │ │ │ │ blls 0x13eda8 │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmib sp, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ stc 3, cr2, [sp, #36] @ 0x24 │ │ │ │ stmdals fp, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blvc 0x6db4b4 │ │ │ │ blvc 0x75b4b8 │ │ │ │ - blx 0x1a5c394 │ │ │ │ + blx 0xfe05c394 │ │ │ │ ldrtmi r9, [sl], -r4, lsl #22 │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stmdbls ip, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1439808 │ │ │ │ - ldmdbls sl, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbls sl, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldreq lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ ldmdbls fp, {r3, fp, ip} │ │ │ │ svclt 0x0028414d │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1a26940 │ │ │ │ @@ -16438,25 +16438,25 @@ │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r4, sl, r0, lsl #5 │ │ │ │ ldmdavc sl, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ blls 0x38c028 │ │ │ │ blcs 0x7e32c │ │ │ │ svcge 0x0056f43f │ │ │ │ - andmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + eorsmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s q10, q0, │ │ │ │ vhsub.s32 , q7, q5 │ │ │ │ - strbmi pc, [pc], -sp, lsl #17 @ │ │ │ │ + strbmi pc, [pc], -r5, lsr #17 @ │ │ │ │ ldrb r4, [r5], -lr, asr #12 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - @ instruction: 0xff0ef25b │ │ │ │ + @ instruction: 0xff26f25b │ │ │ │ stmdacs r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ addhi pc, r1, r0, lsl #1 │ │ │ │ @ instruction: 0xf1c92300 │ │ │ │ ldrmi r0, [sp], -r0, lsl #4 │ │ │ │ tstls r3, #4, 6 @ 0x10000000 │ │ │ │ @@ -16542,16 +16542,16 @@ │ │ │ │ addsmi r4, r8, r5, asr r6 │ │ │ │ @ instruction: 0xf1c34310 │ │ │ │ orrcc r0, r0, #32, 4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xe67e4310 │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ pkhbt r7, r5, r3 │ │ │ │ - ldc2l 2, cr15, [r4, #-616] @ 0xfffffd98 │ │ │ │ - eorseq r1, r4, r4, lsr #9 │ │ │ │ + ldc2l 2, cr15, [r4, #-616]! @ 0xfffffd98 │ │ │ │ + ldrsbteq r1, [r4], -r4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r4, asr #16 │ │ │ │ stccs 6, cr4, [r0], {3} │ │ │ │ @@ -16779,25 +16779,25 @@ │ │ │ │ ldrtmi r4, [ip], -r1, asr #12 │ │ │ │ strmi r4, [r7], -r0, ror #13 │ │ │ │ ldmvs r9, {r1, r3, r4, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r4, asr #13 │ │ │ │ ldmvs r9, {r3, r7, r9, sl, lr}^ │ │ │ │ ldr r4, [pc, pc, lsl #12]! │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x220cd8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d4, d29, d1 │ │ │ │ - andcs pc, r0, r9, ror #27 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, r1, lsl #28 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsmi pc, r4, #64, 4 │ │ │ │ - ldc2l 2, cr15, [lr, #180] @ 0xb4 │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ + ldc2l 2, cr15, [r6, #180]! @ 0xb4 │ │ │ │ + eorseq r1, r4, r4, ror #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r7, [pc], -r2, lsl #16 │ │ │ │ bcc 0x72070 │ │ │ │ @@ -16852,20 +16852,20 @@ │ │ │ │ tsteq r4, r3, ror fp │ │ │ │ b 0x1415534 │ │ │ │ strtmi r1, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d9 │ │ │ │ ldr r0, [r7, r1, lsl #4]! │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0xe0dfc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 q2, , q14 │ │ │ │ - svclt 0x0000fd57 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ + svclt 0x0000fd6f │ │ │ │ + eorseq r1, r4, r4, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb77b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ addlt r7, r4, r2, lsl #16 │ │ │ │ bcc 0x7217c │ │ │ │ stmdale r1!, {r0, r2, r9, fp, sp}^ │ │ │ │ @@ -16915,20 +16915,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ strb r4, [r0, r1, lsl #12]! │ │ │ │ ldr r4, [r3, r2, lsl #12]! │ │ │ │ andscs r2, r0, #0 │ │ │ │ ldrb r4, [sl, r1, lsl #12] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0xe0ef8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , , │ │ │ │ - svclt 0x0000fcd9 │ │ │ │ - eorseq r1, r4, ip, ror #9 │ │ │ │ + svclt 0x0000fcf1 │ │ │ │ + eorseq r1, r4, ip, lsl r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb71a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb0 │ │ │ │ stmdage r4, {r2, r9, sl, lr} │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -17046,23 +17046,23 @@ │ │ │ │ @ instruction: 0xf04f9e07 │ │ │ │ strbmi r4, [r6, #-3072]! @ 0xfffff400 │ │ │ │ addsmi fp, r8, #8, 30 │ │ │ │ b 0x1410858 │ │ │ │ addsle r1, r2, r8 │ │ │ │ andeq pc, r1, r1, asr #4 │ │ │ │ vabdl.s16 q7, d26, d15 │ │ │ │ - andcs pc, r0, r5, ror #18 │ │ │ │ - @ instruction: 0x31a4f24f │ │ │ │ + andcs pc, r0, r5, lsl #19 │ │ │ │ + bicscc pc, r4, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rscsmi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff45d512 │ │ │ │ + blx 0xffa5d512 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ - eorseq r1, r4, r0, lsr r5 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, ror #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb71c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb0 │ │ │ │ stmdage r4, {r0, r2, r9, sl, lr} │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -17165,24 +17165,24 @@ │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ strcs lr, [r0], #-2000 @ 0xfffff830 │ │ │ │ @ instruction: 0x46272010 │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrmi lr, [ip], -sl, asr #15 │ │ │ │ strbmi r4, [r3], -r7, ror #12 │ │ │ │ strb r4, [r5, sl, asr #12] │ │ │ │ - @ instruction: 0xf876f29a │ │ │ │ + @ instruction: 0xf896f29a │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ blmi 0x1612e8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vqsub.s32 d6, d29, d15 │ │ │ │ - svclt 0x0000fae1 │ │ │ │ + svclt 0x0000faf9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ - eorseq r1, r4, ip, asr #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, ip, ror r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bvs 0x4b28ac │ │ │ │ stmvc ip, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ pkhtbmi r1, r9, r7, asr #24 │ │ │ │ @@ -17610,43 +17610,43 @@ │ │ │ │ streq lr, [r5, -lr, lsl #20] │ │ │ │ svclt 0x0008428f │ │ │ │ ldrdle r4, [r3], -r4 @ │ │ │ │ ldrbmi r9, [r3], r4, lsl #18 │ │ │ │ ldrb r9, [r7], -r2, lsl #2 │ │ │ │ tstls r2, fp, lsl #18 │ │ │ │ ldrb r4, [r3], -fp, lsl #13 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, r0, pc, asr #4 │ │ │ │ + andcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ vhsub.s32 , q10, q6 │ │ │ │ - andcs pc, r0, r3, lsr #26 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, fp, lsr sp @ │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xff5cf22c │ │ │ │ - eorseq r1, r4, r0, ror #3 │ │ │ │ - eorseq r1, r4, r8, asr #3 │ │ │ │ + @ instruction: 0xff74f22c │ │ │ │ + eorseq r1, r4, r0, lsl r2 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x132545c │ │ │ │ ldmvc r7, {r0, r1, r3, r7, ip, sp, pc}^ │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ stmdavc fp, {r8, r9} │ │ │ │ @ instruction: 0x46044616 │ │ │ │ blcs 0x170178 │ │ │ │ ldm pc, {r1, r2, r3, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpcs 0, 6, cr15, cr13, cr3, {0} │ │ │ │ movweq r5, #15662 @ 0x3d2e │ │ │ │ vhsub.s8 d18, d1, d24 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ stmdage r4, {r2, r4, r5, r8, r9} │ │ │ │ ldrdgt lr, [r2, -r1] │ │ │ │ movwcc pc, #31490 @ 0x7b02 @ │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ bl 0xff748 │ │ │ │ andcs r3, r0, #134217731 @ 0x8000003 │ │ │ │ @@ -17677,44 +17677,44 @@ │ │ │ │ @ instruction: 0xf8cd786b │ │ │ │ @ instruction: 0xf88dc010 │ │ │ │ @ instruction: 0xf7f33011 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ blls 0x191a30 │ │ │ │ @ instruction: 0xf04f9803 │ │ │ │ vceq.f32 d16, d1, d24 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ blx 0x3a1efa │ │ │ │ @ instruction: 0xf8d22207 │ │ │ │ addsmi r2, sl, #244, 4 @ 0x4000000f │ │ │ │ @ instruction: 0xe009d1b4 │ │ │ │ vhsub.s8 d18, d1, d24 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ stmdage r4, {r2, r4, r5, r8, r9} │ │ │ │ movwcc pc, #31490 @ 0x7b02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf04f7931 │ │ │ │ bicmi r0, r9, #0, 24 │ │ │ │ str r0, [r3, r9, asr #15]! │ │ │ │ stmdage r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4619469c │ │ │ │ @ instruction: 0x4631e79e │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdavs fp!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdgt lr, [r2, -r5] │ │ │ │ ldrb sl, [r4, r4, lsl #16] │ │ │ │ - mcrr2 2, 9, pc, lr, cr9 @ │ │ │ │ + stc2l 2, cr15, [lr], #-612 @ 0xfffffd9c │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ blmi 0x161b38 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , q6, │ │ │ │ - svclt 0x0000feb9 │ │ │ │ + svclt 0x0000fed1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #7 │ │ │ │ - eorseq r1, r4, r0, ror #8 │ │ │ │ + eorseq r1, r4, r8, lsl r4 │ │ │ │ + mlaseq r4, r0, r4, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb788a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ ldrmi r0, [r1], -r1, lsl #24 │ │ │ │ ldmdavc r8, {r2, r7, ip, sp, pc} │ │ │ │ @@ -17768,23 +17768,23 @@ │ │ │ │ ldclvc 6, cr15, [pc], #796 @ 0x21a90 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ subsvs r4, sl, lr, lsl #13 │ │ │ │ strmi r4, [sl], -r8, lsl #12 │ │ │ │ blvc 0x15cd90 │ │ │ │ blvc 0xdcd94 │ │ │ │ andcs lr, r0, r6, lsr #15 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - cdp2 2, 2, cr15, cr14, cr12, {1} │ │ │ │ + cdp2 2, 4, cr15, cr6, cr12, {1} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb789bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x18d9d4 │ │ │ │ blcs 0x1d587c │ │ │ │ blvc 0x2d5d60 │ │ │ │ @@ -17835,27 +17835,27 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf023bd00 │ │ │ │ @ instruction: 0xf0434380 │ │ │ │ strb r5, [lr, r0, lsl #6]! │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x261d5c │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - stc2 2, cr15, [r8, #176]! @ 0xb0 │ │ │ │ + stc2l 2, cr15, [r0, #176] @ 0xb0 │ │ │ │ blx 0xff85f89e │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0x15de25a │ │ │ │ - eorseq r1, r4, r8, ror #10 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + blx 0x1bde25a │ │ │ │ + mlaseq r4, r8, r5, r1 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cdaec │ │ │ │ stmdavc fp, {r0, r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -17934,27 +17934,27 @@ │ │ │ │ bicle r2, r2, r5, lsl #22 │ │ │ │ str r4, [ip, r8, lsl #12]! │ │ │ │ @ instruction: 0xf8917844 │ │ │ │ ldrbmi lr, [r4, #-1]! │ │ │ │ strmi sp, [r8], -r8, ror #7 │ │ │ │ @ instruction: 0xf7fbe7a3 │ │ │ │ vqdmulh.s d31, d15, d21 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0x1e1af0 │ │ │ │ vqsub.s32 q9, q2, │ │ │ │ - mulcs r0, fp, sl │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + @ instruction: 0x2000fab3 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s32 d9, d12, d0 │ │ │ │ - svclt 0x0000fcd5 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r4, ror #2 │ │ │ │ + svclt 0x0000fced │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + mlaseq r4, r4, r1, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0xf8917848 │ │ │ │ addlt lr, r4, r0 │ │ │ │ andcs r4, r1, r3, asr #32 │ │ │ │ @@ -18024,44 +18024,44 @@ │ │ │ │ @ instruction: 0xf1bce6ac │ │ │ │ @ instruction: 0xd1b70f02 │ │ │ │ @ instruction: 0xf1bce796 │ │ │ │ bicsle r0, sp, r2, lsl #30 │ │ │ │ umullsmi lr, r0, r9, r7 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ vand d29, d31, d5 │ │ │ │ - vmlal.s , d0, d0[1] │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vpadd.i32 d4, d12, d6 │ │ │ │ - @ instruction: 0xf24ffc29 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + sha1c.32 , , │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x429bc0 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - ldc2 2, cr15, [sl], {44} @ 0x2c │ │ │ │ + ldc2 2, cr15, [r2], #-176 @ 0xffffff50 │ │ │ │ vmin.s8 d20, d15, d0 │ │ │ │ - vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d19, q8, q10 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x262094 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d2, d12, d7 │ │ │ │ - @ instruction: 0xf24ffc0b │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf24ffc23 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xe1cb0 │ │ │ │ vqsub.s32 q9, q2, │ │ │ │ - svclt 0x0000f9bb │ │ │ │ - eorseq r1, r4, r4, asr r1 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + svclt 0x0000f9d3 │ │ │ │ + eorseq r1, r4, r4, lsl #3 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fe8 │ │ │ │ ldrmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf04f7802 │ │ │ │ addlt r0, r3, r1, lsl #28 │ │ │ │ @@ -18149,19 +18149,19 @@ │ │ │ │ @ instruction: 0xf1bcd823 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ svclt 0x0004af6f │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {6} │ │ │ │ svcge 0x0068f43f │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x7e2244 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d12, d12 │ │ │ │ - @ instruction: 0xf1bcfb33 │ │ │ │ + @ instruction: 0xf1bcfb4b │ │ │ │ @ instruction: 0xd1290f04 │ │ │ │ bcs 0xffdc8 │ │ │ │ bcs 0x97e2c │ │ │ │ mvnle sp, sp, lsl r8 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xf1bce753 │ │ │ │ @@ -18177,20 +18177,20 @@ │ │ │ │ andcs sl, r1, #72, 30 @ 0x120 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf647e73d │ │ │ │ @ instruction: 0xe73372ff │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ @ instruction: 0xe7c7af5c │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0xe22b4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 d6, d12, d15 │ │ │ │ - svclt 0x0000fafb │ │ │ │ - eorseq r1, r4, ip, ror r5 │ │ │ │ + svclt 0x0000fb13 │ │ │ │ + eorseq r1, r4, ip, lsr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb73678 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18232,17 +18232,17 @@ │ │ │ │ blls 0x2fbf20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf81ef299 │ │ │ │ + @ instruction: 0xf83ef299 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb790e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb73748 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18284,17 +18284,17 @@ │ │ │ │ blls 0x2fbff0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffb6f298 │ │ │ │ + @ instruction: 0xffd6f298 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb791b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb73818 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18336,17 +18336,17 @@ │ │ │ │ blls 0x2fc0c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf298bd70 │ │ │ │ - svclt 0x0000ff4f │ │ │ │ + svclt 0x0000ff6f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2605 @ 0xfffff5d3 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -18389,16 +18389,16 @@ │ │ │ │ blmi 0x232290 │ │ │ │ blls 0x2fc198 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 7, pc, cr4, cr8, {4} @ │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + @ instruction: 0xff04f298 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd610 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ blmi 0xff50e3fc │ │ │ │ @@ -18541,29 +18541,29 @@ │ │ │ │ blhi 0x45d9c0 │ │ │ │ blhi 0x4dd9c4 │ │ │ │ blhi 0x55d9c8 │ │ │ │ blhi 0x5dd9cc │ │ │ │ blhi 0x65d9d0 │ │ │ │ blhi 0x6dd9d4 │ │ │ │ blhi 0x75d9d8 │ │ │ │ - @ instruction: 0xffd8f140 │ │ │ │ + @ instruction: 0xfff0f140 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xffd0f140 │ │ │ │ + @ instruction: 0xffe8f140 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage lr, {r2, r4, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #12] │ │ │ │ - @ instruction: 0xffc8f140 │ │ │ │ + @ instruction: 0xffe0f140 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffbcf140 │ │ │ │ + @ instruction: 0xffd4f140 │ │ │ │ mrcls 15, 0, r9, cr8, cr12, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0x96053016 │ │ │ │ mrcls 15, 0, r9, cr13, cr9, {0} │ │ │ │ @ instruction: 0x0e06eb57 │ │ │ │ @@ -18603,15 +18603,15 @@ │ │ │ │ andeq lr, r0, r2, asr #22 │ │ │ │ andcc lr, sl, sp, asr #19 │ │ │ │ strbmi lr, [r3], -r5, ror #13 │ │ │ │ strbmi sl, [sl], -ip, lsl #16 │ │ │ │ @ instruction: 0xf8cda90a │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf1408004 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, ip, sp}^ │ │ │ │ ldrb r6, [r6], ip, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ bleq 0x5e5f8 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -18688,28 +18688,28 @@ │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ stmdahi fp, {r1, r3, r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf8ac800b │ │ │ │ ldrt r2, [r2], r0 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x2a2ab4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d27, d25 │ │ │ │ - @ instruction: 0xf298fefb │ │ │ │ - @ instruction: 0xf24ffc83 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf298ff13 │ │ │ │ + @ instruction: 0xf24ffca3 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xe26d4 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fca9 │ │ │ │ - eorseq r1, r4, r0, lsr r6 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + svclt 0x0000fcc1 │ │ │ │ + eorseq r1, r4, r0, ror #12 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xddaec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmdavc r7, {r0, r2, r4, r7, ip, sp, pc} │ │ │ │ strcs r7, [r1], #-2061 @ 0xfffff7f3 │ │ │ │ @@ -18755,19 +18755,19 @@ │ │ │ │ addhi pc, r1, r0, lsl #1 │ │ │ │ bl 0x1e6e2ec │ │ │ │ svclt 0x00280305 │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x226f4 @ │ │ │ │ strtmi sp, [sl], -r6, lsl #4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s16 q10, , │ │ │ │ - strmi pc, [r4], -r5, lsl #26 │ │ │ │ + @ instruction: 0x4604fd1d │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - cdp2 1, 2, cr15, cr2, cr0, {2} │ │ │ │ + cdp2 1, 3, cr15, cr10, cr0, {2} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ andeq lr, r2, #120, 22 @ 0x1e000 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e65734 │ │ │ │ @@ -18787,24 +18787,24 @@ │ │ │ │ blle 0xffb66368 │ │ │ │ bl 0x1c6cf6c │ │ │ │ svclt 0x00240305 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r4, #0, 2 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmax.s16 d20, d9, d26 │ │ │ │ - msrmi CPSR_c, #50432 @ 0xc500 │ │ │ │ + msrmi CPSR_c, #56576 @ 0xdd00 │ │ │ │ @ instruction: 0xf1712802 │ │ │ │ svclt 0x003c0300 │ │ │ │ tstcs r0, r2 │ │ │ │ @ instruction: 0xf1413802 │ │ │ │ @ instruction: 0x463231ff │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmib sp, {r8}^ │ │ │ │ @ instruction: 0xf1401003 │ │ │ │ - ldmib sp, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r1, r0, ip, lsl #6 │ │ │ │ bne 0x1088fd8 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ bne 0x4a92a4 │ │ │ │ b 0x11e49fc │ │ │ │ ldmeq fp, {r0, r1, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ @@ -18911,20 +18911,20 @@ │ │ │ │ @ instruction: 0xf08033ff │ │ │ │ svccs 0x000080d0 │ │ │ │ movweq lr, #23412 @ 0x5b74 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1044480 @ 0xff000 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - blx 0xff2df2de │ │ │ │ + blx 0xff8df2de │ │ │ │ movwcs r4, #1666 @ 0x682 │ │ │ │ stmdbge lr, {r1, r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r0, lsl #20 │ │ │ │ - stc2l 1, cr15, [r6], #256 @ 0x100 │ │ │ │ + ldc2l 1, cr15, [lr], #256 @ 0x100 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrdcc lr, [lr, -sp] │ │ │ │ @ instruction: 0x2010e9dd │ │ │ │ andeq lr, r2, #194560 @ 0x2f800 │ │ │ │ andeq lr, r0, r8, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0xffee61ac │ │ │ │ @@ -18946,27 +18946,27 @@ │ │ │ │ blle 0xffaa65e8 │ │ │ │ bl 0x1c6c9ec │ │ │ │ svclt 0x00240305 │ │ │ │ @ instruction: 0xf06f4653 │ │ │ │ @ instruction: 0xf0800002 │ │ │ │ movwcs r8, #130 @ 0x82 │ │ │ │ vmax.s16 d20, d9, d26 │ │ │ │ - b 0x10a1818 │ │ │ │ + b 0x10a1878 │ │ │ │ stmdacs r3, {r1, r3, r9, fp} │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ andcs sp, r0, #116, 4 @ 0x40000007 │ │ │ │ beq 0x5f138 │ │ │ │ @ instruction: 0x46934613 │ │ │ │ msreq CPSR_, r9, lsl #2 │ │ │ │ @ instruction: 0xf1aa9109 │ │ │ │ tstls r8, r0, lsr #2 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - ldc2 1, cr15, [r2], {64} @ 0x40 │ │ │ │ + stc2 1, cr15, [sl], #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ andeq lr, r2, #188, 22 @ 0x2f000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ ldrmi r0, [lr], r1, lsl #24 │ │ │ │ @@ -19048,21 +19048,21 @@ │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ blls 0x202bd0 │ │ │ │ stccs 8, cr7, [r4, #-116] @ 0xffffff8c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr15, {1} │ │ │ │ ldmdavc fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ @ instruction: 0xf24faeb1 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xdaabac │ │ │ │ subcc pc, sl, #64, 4 │ │ │ │ - stc2 2, cr15, [r4], #-172 @ 0xffffff54 │ │ │ │ + ldc2 2, cr15, [ip], #-172 @ 0xffffff54 │ │ │ │ andeq lr, r0, #339968 @ 0x53000 │ │ │ │ blx 0xfec56cbc │ │ │ │ cmnplt r8, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ msreq CPSR_, r2, lsr #3 │ │ │ │ @ instruction: 0xf502fa00 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1c2430d │ │ │ │ @@ -19096,28 +19096,28 @@ │ │ │ │ movwcs r9, #6661 @ 0x1a05 │ │ │ │ @ instruction: 0xe6597013 │ │ │ │ blge 0x2cf16c │ │ │ │ movwls r4, #14041 @ 0x36d9 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwls sl, #19212 @ 0x4b0c │ │ │ │ @ instruction: 0xf298e671 │ │ │ │ - adcsmi pc, r2, #1490944 @ 0x16c000 │ │ │ │ + adcsmi pc, r2, #2015232 @ 0x1ec000 │ │ │ │ svclt 0x002c41ab │ │ │ │ bleq 0x9eda0 │ │ │ │ bleq 0x5eda4 │ │ │ │ vqrshl.s8 q15, q2, │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0x122d34 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000f979 │ │ │ │ - eorseq r1, r4, r0, asr #12 │ │ │ │ + svclt 0x0000f991 │ │ │ │ + eorseq r1, r4, r0, ror r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mulgt r0, r0, r8 │ │ │ │ @ instruction: 0xf8912601 │ │ │ │ addlt r8, r5, r0 │ │ │ │ @@ -19144,15 +19144,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13e4e10 │ │ │ │ b 0x1101008 │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vadd.i16 d16, d9, d0 │ │ │ │ - @ instruction: 0x4606f9f9 │ │ │ │ + @ instruction: 0x4606fa11 │ │ │ │ @ instruction: 0x46404691 │ │ │ │ movwgt pc, #27556 @ 0x6ba4 @ │ │ │ │ blx 0x1344aa │ │ │ │ bl 0x1caf930 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdaeq r8, {r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -19164,15 +19164,15 @@ │ │ │ │ @ instruction: 0xf00e0203 │ │ │ │ svclt 0x00280201 │ │ │ │ bcs 0x2b558 │ │ │ │ cdpcc 1, 0, cr13, cr1, cr13, {2} │ │ │ │ @ instruction: 0x000cebb0 │ │ │ │ bl 0x1a7464c │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - @ instruction: 0xf9d0f259 │ │ │ │ + @ instruction: 0xf9e8f259 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d20 │ │ │ │ blx 0x1342fe │ │ │ │ bl 0x1cde584 │ │ │ │ andsle r0, r3, #57344 @ 0xe000 │ │ │ │ stmdane r0!, {r0, r7, r9, sl, lr} │ │ │ │ @@ -19251,29 +19251,29 @@ │ │ │ │ ldrdvs r0, [sl], #152 @ 0x98 @ │ │ │ │ movweq pc, #835 @ 0x343 @ │ │ │ │ stmib r5, {r3, r5, r6, ip, sp, lr}^ │ │ │ │ str r1, [sp, r1, lsl #6] │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ vadd.f32 d27, d15, d7 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x234858 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - blx 0xfe3df78c │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfe9df78c │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf83ef263 │ │ │ │ - eorseq r1, r4, ip, lsl #4 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + @ instruction: 0xf856f263 │ │ │ │ + eorseq r1, r4, ip, lsr r2 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7a108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x16e6e30 │ │ │ │ @ instruction: 0xf891b08a │ │ │ │ strcs ip, [r1], -r0 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -19293,15 +19293,15 @@ │ │ │ │ svclt 0x0044cc04 │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stmib sp, {r0, r1, r4, pc}^ │ │ │ │ ldmib r1, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - @ instruction: 0xf9f4f140 │ │ │ │ + blx 0x35f470 │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #6356992 @ 0x610000 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ svclt 0x001860e2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bcs 0x3b214 │ │ │ │ strmi r6, [r1], #-2152 @ 0xfffff798 │ │ │ │ @@ -19326,21 +19326,21 @@ │ │ │ │ ldrbeq r2, [sl], r0 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ andvc r7, r3, r6, asr #32 │ │ │ │ @ instruction: 0xf013d4de │ │ │ │ svclt 0x001e0002 │ │ │ │ movwcs r7, #4198 @ 0x1066 │ │ │ │ bicsle r7, r7, r3, lsr #32 │ │ │ │ - rsccc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + andsmi pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7ab95c │ │ │ │ - @ instruction: 0xf9f8f22b │ │ │ │ + blx 0x45f8b8 │ │ │ │ ldmdahi r2, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ ldreq fp, [sl], -fp, lsl #6 │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -19354,24 +19354,24 @@ │ │ │ │ blmi 0x39cef8 │ │ │ │ blls 0x27d0bc │ │ │ │ @ instruction: 0xf04f405c │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4070 │ │ │ │ @ instruction: 0xf297bc39 │ │ │ │ - vrecps.f32 , , │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vrecps.f32 , , │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0x12312c │ │ │ │ vqsub.s32 q9, q1, │ │ │ │ - svclt 0x0000ff7d │ │ │ │ + svclt 0x0000ff95 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -ip │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, ip, ror #7 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi 0xfedb48f8 │ │ │ │ @ instruction: 0x4604b098 │ │ │ │ andsls r6, r7, #1179648 @ 0x120000 │ │ │ │ @@ -19408,15 +19408,15 @@ │ │ │ │ ldrmi r3, [r3], #-769 @ 0xfffffcff │ │ │ │ ldmib r1, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ @ instruction: 0xf88d7863 │ │ │ │ ldmib r4, {r0, r3, r4, ip, sp}^ │ │ │ │ @ instruction: 0xf1402302 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ bls 0x1ef560 │ │ │ │ blle 0x52d544 │ │ │ │ @ instruction: 0x0c0ae9dd │ │ │ │ bcc 0x74c24 │ │ │ │ stmdane r0, {r0, r1, r2, r9, ip, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0x0c0ae9cd │ │ │ │ @@ -19685,79 +19685,79 @@ │ │ │ │ ldmdavc sl!, {r0, r1, r2, r5, r6, ip, lr, pc} │ │ │ │ addsmi r2, r0, r1 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ bcs 0x97adc │ │ │ │ mcrge 4, 7, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ vrecps.f32 q13, , │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ vpadd.i32 d4, d10, d24 │ │ │ │ - ldmdavc fp!, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavc fp!, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00182b05 │ │ │ │ bicle r4, r6, r8, lsr r6 │ │ │ │ mulcc sp, r8, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmax.f32 d26, d15, d27 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xbe3684 │ │ │ │ vqsub.s32 q9, q1, │ │ │ │ - @ instruction: 0xf998fcd1 │ │ │ │ + @ instruction: 0xf998fce9 │ │ │ │ @ instruction: 0xf8981007 │ │ │ │ stmdbcs r0, {r0, r1, r2, sp} │ │ │ │ @ instruction: 0xf8b8bfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @ instruction: 0xf0417180 │ │ │ │ @ instruction: 0xf8a80101 │ │ │ │ blcs 0x275f0 │ │ │ │ @ instruction: 0xf022d1de │ │ │ │ blcs 0xa43f8 │ │ │ │ blcs 0x117964 │ │ │ │ blcs 0x9794c │ │ │ │ ldrtmi fp, [r8], -r4, lsl #30 │ │ │ │ addsle r7, sl, fp, lsr r8 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x7a3acc │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - cdp2 2, 15, cr15, cr0, cr10, {1} │ │ │ │ + @ instruction: 0xff08f22a │ │ │ │ stmdage r6, {r0, r3, r4, r7, r9, fp, ip} │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ tstpcs r0, fp, lsl r8 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [fp], -r3, lsl #20 │ │ │ │ ldm r7, {r3, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ stm r4, {r0, r1, r2, r3} │ │ │ │ ldrb r0, [pc, #15]! @ 0x23647 │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ vqshl.s64 d14, d1, #23 │ │ │ │ - sha1c.32 , , │ │ │ │ - vmls.i d19, d16, d0[7] │ │ │ │ + @ instruction: 0xf24ffc87 │ │ │ │ + vmov.i32 d20, #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x323b0c │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d10 │ │ │ │ - @ instruction: 0xf7f9fecf │ │ │ │ + @ instruction: 0xf7f9fee7 │ │ │ │ vadd.f32 d31, d15, d7 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d20, d0, d0[0] │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ blmi 0x1e372c │ │ │ │ vhsub.s32 d18, d18, d22 │ │ │ │ - svclt 0x0000fc7d │ │ │ │ + svclt 0x0000fc95 │ │ │ │ ... │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ eorseq r1, r4, r0, lsl #13 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r0, asr r6 │ │ │ │ - eorseq r1, r4, r8, ror #12 │ │ │ │ + mlaseq r4, r8, r6, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb7a89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12e7684 │ │ │ │ vrhadd.u8 , , │ │ │ │ ldreq r0, [sl], -r0, lsl #2 │ │ │ │ ldmibeq r9, {r0, sp, lr}^ │ │ │ │ @@ -19768,21 +19768,21 @@ │ │ │ │ subvs r4, r3, r0, lsl #6 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ biccc lr, r1, #274432 @ 0x43000 │ │ │ │ tstcs r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d15, d8 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xa37a4 │ │ │ │ vqsub.s32 q9, q1, │ │ │ │ - svclt 0x0000fc41 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + svclt 0x0000fc59 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ bl 0x10f910 │ │ │ │ ldmdbvc r3, {r0, r6, r7, r8, ip, sp} │ │ │ │ andcs r4, r0, r4, lsl #13 │ │ │ │ ldrbeq r9, [fp, r2] │ │ │ │ @ instruction: 0xf1039000 │ │ │ │ andls r4, r3, r0, lsl #6 │ │ │ │ @@ -20045,21 +20045,21 @@ │ │ │ │ stm ip, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strbtmi r0, [r0], -pc │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q10, d16, d28 │ │ │ │ blmi 0xa3bf8 │ │ │ │ sbcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x5e04d0 │ │ │ │ - mlaseq r4, r8, r6, r1 │ │ │ │ + blx 0xbe04d0 │ │ │ │ + eorseq r1, r4, r8, asr #13 │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ addlt r4, r4, lr, lsl #13 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ andeq lr, pc, sp, lsl #17 │ │ │ │ muleq pc, ip, r8 @ │ │ │ │ bllt 0xa4a770 │ │ │ │ mulne lr, ip, r8 │ │ │ │ @@ -20479,18 +20479,18 @@ │ │ │ │ blmi 0x2631fc │ │ │ │ blls 0x2fe24c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 4, pc, cr10, cr6, {4} @ │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + mcr2 2, 5, pc, cr10, cr6, {4} @ │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7b410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2599 @ 0xfffff5d9 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -20527,18 +20527,18 @@ │ │ │ │ blmi 0x26313c │ │ │ │ blls 0x2fe30c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 1, pc, cr10, cr6, {4} @ │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + mcr2 2, 2, pc, cr10, cr6, {4} @ │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ @ instruction: 0xf7f22300 │ │ │ │ svclt 0x0000be27 │ │ │ │ @ instruction: 0xf7f22301 │ │ │ │ svclt 0x0000be23 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -20562,15 +20562,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2l 2, cr15, [r4, #600]! @ 0x258 │ │ │ │ + mcr2 2, 0, pc, cr4, cr6, {4} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xf10da910 │ │ │ │ @@ -20591,15 +20591,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2 2, cr15, [sl, #600]! @ 0x258 │ │ │ │ + stc2l 2, cr15, [sl, #600] @ 0x258 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ smlabbcs r0, sp, r0, fp │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -20620,15 +20620,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r9, lsl #2 │ │ │ │ bl 0x162590 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #6 │ │ │ │ - svclt 0x0000fd71 │ │ │ │ + svclt 0x0000fd91 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ smlabbcs r1, sp, r0, fp │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -20649,15 +20649,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r9, lsl #2 │ │ │ │ bl 0x162604 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #6 │ │ │ │ - svclt 0x0000fd37 │ │ │ │ + svclt 0x0000fd57 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strcs fp, [r0, #-150] @ 0xffffff6a │ │ │ │ b 0x13f7394 │ │ │ │ @@ -20698,15 +20698,15 @@ │ │ │ │ stmib sp, {r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353312 │ │ │ │ cmple lr, r4, lsl #6 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ - mrc2 1, 7, pc, cr8, cr14, {1} │ │ │ │ + @ instruction: 0xff10f13e │ │ │ │ bls 0x50b1b4 │ │ │ │ tstmi r3, #114688 @ 0x1c000 │ │ │ │ bls 0x48b1a0 │ │ │ │ blls 0x4355dc │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189209 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -20936,21 +20936,21 @@ │ │ │ │ ldrb r2, [fp, -r1, lsl #6] │ │ │ │ blcs 0x36254 │ │ │ │ rschi pc, sp, r0 │ │ │ │ bvc 0xfe86dd10 │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, r0, pc, asr #4 │ │ │ │ + andcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb1 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - @ instruction: 0x4603fb1f │ │ │ │ + @ instruction: 0x4603fb37 │ │ │ │ vaddw.u8 q9, , d1 │ │ │ │ @ instruction: 0xf5a00015 │ │ │ │ movwmi r1, #4224 @ 0x1080 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ bl 0xecd4c │ │ │ │ ldrb r5, [r4, -r1, lsl #6]! │ │ │ │ tsteq r1, lr, lsl fp │ │ │ │ @@ -21055,96 +21055,96 @@ │ │ │ │ streq pc, [r4, #-69] @ 0xffffffbb │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ strcs lr, [r0, #-1569] @ 0xfffff9df │ │ │ │ svccs 0x0001e6f2 │ │ │ │ svccs 0x0004d05d │ │ │ │ ldmdavc r0, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 7, pc, cr14, cr15, {1} @ │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b3d │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s32 d9, d0, d9 │ │ │ │ - blx 0xfece3cec │ │ │ │ + blx 0xfece3d4c │ │ │ │ strcs pc, [r8, #-898] @ 0xfffffc7e │ │ │ │ cdpeq 1, 0, cr15, cr0, cr3, {6} │ │ │ │ strteq pc, [r0], -r3, lsl #2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ blx 0x8ae730 │ │ │ │ b 0x1124360 │ │ │ │ adcsmi r0, r2, lr, lsl #6 │ │ │ │ @ instruction: 0xf1c69309 │ │ │ │ andls r0, r8, #40894464 @ 0x2700000 │ │ │ │ strbt r9, [r3], #1543 @ 0x607 │ │ │ │ strcs r2, [r5, -r0, lsr #10] │ │ │ │ blvc 0x185dec0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vmax.f32 d26, d15, d23 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xa64c10 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf041fa0b │ │ │ │ + @ instruction: 0xf041fa23 │ │ │ │ ldrt r4, [pc], r0, lsl #3 │ │ │ │ andle r2, r9, r6, lsl #20 │ │ │ │ orrle r2, pc, r5, lsl #20 │ │ │ │ @ instruction: 0xf013aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ssat sl, #21, r7, lsl #26 │ │ │ │ - @ instruction: 0xf9caf296 │ │ │ │ + @ instruction: 0xf9eaf296 │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrmi r4, fp, r5, lsl #5 │ │ │ │ bge 0x1d97ac │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ strb sl, [r6, -r4, lsr #29]! │ │ │ │ mvnsle r4, #244, 10 @ 0x3d000000 │ │ │ │ bge 0x2af3bc │ │ │ │ mrcge 4, 4, APSR_nzcv, cr13, cr15, {3} │ │ │ │ ldmdavc r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vrshl.s8 q15, , │ │ │ │ - vaddhn.i16 d19, q8, q4 │ │ │ │ + @ instruction: 0xf2c034b8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ blmi 0x425078 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d9 │ │ │ │ - vfma.f32 d31, d15, d9 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + vfma.f32 d31, d15, d17 │ │ │ │ + vmov.i32 d20, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x276480 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - stc2 2, cr15, [sl], {41} @ 0x29 │ │ │ │ + stc2 2, cr15, [r2], #-164 @ 0xffffff5c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - ldrhteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + eorseq r1, r4, ip, ror #7 │ │ │ │ movwcs r2, #33283 @ 0x8203 │ │ │ │ strdcs lr, [r0], -lr @ │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #9216 @ 0x2400 │ │ │ │ vhadd.s32 d9, d9, d0 │ │ │ │ - andcs pc, r0, sp, ror #23 │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + andcs pc, r0, r5, lsl #24 │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d9, d0 │ │ │ │ - svclt 0x0000fbdf │ │ │ │ - eorseq r1, r4, r4, ror #2 │ │ │ │ + svclt 0x0000fbf7 │ │ │ │ + mlaseq r4, r4, r1, r1 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ @ instruction: 0xf892d068 │ │ │ │ @ instruction: 0xf1bcc002 │ │ │ │ cmnle r3, r0, lsl #30 │ │ │ │ mulgt fp, r2, r8 │ │ │ │ @ instruction: 0xf1bcb500 │ │ │ │ @@ -21335,18 +21335,18 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf295bd70 │ │ │ │ - svclt 0x0000ffd9 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + svclt 0x0000fff9 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strcs fp, [r0, #-150] @ 0xffffff6a │ │ │ │ b 0x13f7e50 │ │ │ │ @ instruction: 0x46143cd0 │ │ │ │ @@ -21386,15 +21386,15 @@ │ │ │ │ stmib sp, {r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353312 │ │ │ │ cmple pc, r4, lsl #6 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ - @ instruction: 0xf996f13e │ │ │ │ + @ instruction: 0xf9aef13e │ │ │ │ bls 0x50bc78 │ │ │ │ tstmi r3, #114688 @ 0x1c000 │ │ │ │ bls 0x48bc64 │ │ │ │ blls 0x4360a0 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189209 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21619,20 +21619,20 @@ │ │ │ │ ldrbmi lr, [r3], -r2, ror #14 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ strcs r8, [r0, #-237] @ 0xffffff13 │ │ │ │ @ instruction: 0xf0457aa1 │ │ │ │ strmi r0, [fp], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf24faeb9 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0xfeca5494 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [r8, #384] @ 0x180 │ │ │ │ + stc2l 2, cr15, [r0, #384]! @ 0x180 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ rsbsmi pc, lr, r3, lsr #32 │ │ │ │ andeq pc, r0, r0, lsr #11 │ │ │ │ svclt 0x00144301 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ bicpl lr, r1, #3072 @ 0xc00 │ │ │ │ bl 0x7df1dc │ │ │ │ @@ -21738,19 +21738,19 @@ │ │ │ │ movwcs r0, #17668 @ 0x4504 │ │ │ │ strt r2, [r8], -r2, lsl #4 │ │ │ │ ldrbt r2, [r2], r0, lsl #10 │ │ │ │ subsle r2, lr, r1, lsl #30 │ │ │ │ svclt 0x00082f04 │ │ │ │ @ instruction: 0xf43f7850 │ │ │ │ vceq.f32 q13, , q15 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0xfa5a68 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xff20f228 │ │ │ │ + @ instruction: 0xff38f228 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ strbeq pc, [r5, #-111] @ 0xffffff91 @ │ │ │ │ @ instruction: 0xf103425e │ │ │ │ blx 0xa8e4c │ │ │ │ bl 0xfe9a21dc │ │ │ │ blx 0x8a6a0c │ │ │ │ strcs pc, [r3, -r6, lsl #12] │ │ │ │ @@ -21758,76 +21758,76 @@ │ │ │ │ movwls pc, #37390 @ 0x920e @ │ │ │ │ andpl lr, r7, #3358720 @ 0x334000 │ │ │ │ strbt r2, [sp], #1288 @ 0x508 │ │ │ │ strcs r2, [r5, -r0, lsr #10] │ │ │ │ blvc 0x185e998 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vmax.f32 d26, d15, d22 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xa656c0 │ │ │ │ vqsub.s32 q9, q0, │ │ │ │ - @ instruction: 0xf041fcb3 │ │ │ │ + @ instruction: 0xf041fccb │ │ │ │ ldrt r4, [lr], r0, lsl #3 │ │ │ │ andle r2, r9, r6, lsl #20 │ │ │ │ orrle r2, lr, r5, lsl #20 │ │ │ │ @ instruction: 0xf013aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ldrt sl, [r3], r1, lsr #26 │ │ │ │ - ldc2l 2, cr15, [r2], #-596 @ 0xfffffdac │ │ │ │ + ldc2 2, cr15, [r2], {149} @ 0x95 │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrmi r4, fp, r5, lsl #5 │ │ │ │ bge 0x1da25c │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ strb sl, [r5, -r3, lsr #29]! │ │ │ │ ldmle r8!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ bge 0x2afe6c │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldmdavc r0, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vqrshl.s8 q15, , │ │ │ │ - vaddhn.i16 d19, q8, q4 │ │ │ │ + @ instruction: 0xf2c034b8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ blmi 0x425b28 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d8 │ │ │ │ - vceq.f32 , , │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + @ instruction: 0xf24ffed9 │ │ │ │ + vmov.i32 d20, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x276f30 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - cdp2 2, 11, cr15, cr2, cr8, {1} │ │ │ │ + cdp2 2, 12, cr15, cr10, cr8, {1} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - ldrhteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + eorseq r1, r4, ip, ror #7 │ │ │ │ movwcs r2, #33283 @ 0x8203 │ │ │ │ strdcs lr, [r0], -sp │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #9216 @ 0x2400 │ │ │ │ vhadd.s32 d9, d8, d0 │ │ │ │ - mulcs r0, r5, lr │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + andcs pc, r0, sp, lsr #29 │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d8, d0 │ │ │ │ - svclt 0x0000fe87 │ │ │ │ - eorseq r1, r4, r4, ror #2 │ │ │ │ + svclt 0x0000fe9f │ │ │ │ + mlaseq r4, r4, r1, r1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8830c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r8 │ │ │ │ stmib sp, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @@ -21884,15 +21884,15 @@ │ │ │ │ svceq 0x00db9126 │ │ │ │ tstpeq ip, r4, lsr r0 @ p-variant is OBSOLETE │ │ │ │ eorls r9, r9, #38797312 @ 0x2500000 │ │ │ │ @ instruction: 0xf0409028 │ │ │ │ eorcs r8, r8, #-989855744 @ 0xc5000000 │ │ │ │ @ instruction: 0xf003a82a │ │ │ │ movwls r0, #21249 @ 0x5301 │ │ │ │ - stmdb r6, {r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdb lr, {r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #16436 @ 0x4034 @ │ │ │ │ rscshi pc, pc, r0, asr #32 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 2, cr2, [sp] │ │ │ │ movwcs r7, #2854 @ 0xb26 │ │ │ │ @ instruction: 0x6720e9dd │ │ │ │ tstcs r0, #3358720 @ 0x334000 │ │ │ │ @@ -21903,29 +21903,29 @@ │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ tstcs r6, #3358720 @ 0x334000 │ │ │ │ tstcs r8, #3358720 @ 0x334000 │ │ │ │ tstcs sl, #3358720 @ 0x334000 │ │ │ │ tstcs ip, #3358720 @ 0x334000 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ blvc 0xe0e74 │ │ │ │ - stc2 1, cr15, [sl, #244] @ 0xf4 │ │ │ │ + stc2 1, cr15, [r2, #244]! @ 0xf4 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x60e84 │ │ │ │ - stc2 1, cr15, [r2, #244] @ 0xf4 │ │ │ │ + ldc2 1, cr15, [sl, #244] @ 0xf4 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ ldmdage r2!, {r2, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x60e94 │ │ │ │ - ldc2l 1, cr15, [sl, #-244]! @ 0xffffff0c │ │ │ │ + ldc2 1, cr15, [r2, #244] @ 0xf4 │ │ │ │ blvc 0xe0edc │ │ │ │ @ instruction: 0x4632463b │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ blvc 0x60ea8 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ + stc2 1, cr15, [r6, #244] @ 0xf4 │ │ │ │ ldmib sp, {r2, r3, r4, r8, sl, fp, ip, pc}^ │ │ │ │ ldmib sp, {r3, r4, r9, sl, sp}^ │ │ │ │ ldmdbne r2, {r1, r3, r4, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0x3116e9dd │ │ │ │ ldcls 8, cr9, [r4, #-116] @ 0xffffff8c │ │ │ │ @ instruction: 0x0c00eb56 │ │ │ │ streq pc, [r0], -pc, asr #32 │ │ │ │ @@ -22014,15 +22014,15 @@ │ │ │ │ @ instruction: 0xf0344073 │ │ │ │ eorls r0, r5, #12, 2 │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ andhi pc, r7, #64 @ 0x40 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ vsubw.s8 , q2, d5 │ │ │ │ - @ instruction: 0xf8bae844 │ │ │ │ + @ instruction: 0xf8bae85c │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ ldrbt r3, [r9], r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strcs r8, [r0], #-2584 @ 0xfffff5e8 │ │ │ │ @ instruction: 0x4080f5b0 │ │ │ │ @@ -22499,19 +22499,19 @@ │ │ │ │ streq pc, [r4], #-68 @ 0xffffffbc │ │ │ │ andcs r2, r2, #4, 2 │ │ │ │ bcs 0x9f5c0 │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082a04 │ │ │ │ @ instruction: 0xf43f785b │ │ │ │ vceq.f32 d26, d31, d9 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0xfeca6650 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xf92cf228 │ │ │ │ + @ instruction: 0xf944f228 │ │ │ │ strtcs r2, [r0], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf7ff9306 │ │ │ │ strcs fp, [r8, -sl, ror #21] │ │ │ │ ldrdcs lr, [r0, -r1]! │ │ │ │ ldr r2, [lr, -r5, lsl #4]! │ │ │ │ movweq lr, #6743 @ 0x1a57 │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ @@ -22539,20 +22539,20 @@ │ │ │ │ @ instruction: 0x9e08bab6 │ │ │ │ ldrdgt pc, [r8], -sp │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf89ae59b │ │ │ │ svccs 0x0000700d │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {3} @ │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #136, 22 @ 0x22000 │ │ │ │ - mrc2 2, 4, pc, cr6, cr15, {2} │ │ │ │ + mcr2 2, 5, pc, cr14, cr15, {2} @ │ │ │ │ @ instruction: 0xf882fab2 │ │ │ │ blx 0xfee146b8 │ │ │ │ @ instruction: 0xf108f887 │ │ │ │ @ instruction: 0xf1a80820 │ │ │ │ @ instruction: 0xf1a80920 │ │ │ │ blx 0xa76e0 │ │ │ │ blx 0x222a84 │ │ │ │ @@ -22628,15 +22628,15 @@ │ │ │ │ ldrbt r4, [r0], #1776 @ 0x6f0 │ │ │ │ andle r2, sl, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ blge 0x951e18 │ │ │ │ svceq 0x000cf011 │ │ │ │ bge 0xffc6358c │ │ │ │ vshl.s64 d14, d2, #20 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r5, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483639 @ 0x80000009 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #8 │ │ │ │ movwle r4, #61835 @ 0xf18b │ │ │ │ blcs 0x1ccfc8 │ │ │ │ @ instruction: 0xf47fab1e │ │ │ │ @@ -22645,55 +22645,55 @@ │ │ │ │ ldrdeq lr, [r8, -sp]! │ │ │ │ svclt 0x0008428b │ │ │ │ mvnle r4, r4, lsl #5 │ │ │ │ stmiale pc!, {r2, r4, r5, r6, r7, r8, sl, lr}^ @ │ │ │ │ bcs 0x1d1060 │ │ │ │ ldclge 4, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ vmax.s8 q15, , │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + vmov.i32 d20, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x7f7c6c │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf804f228 │ │ │ │ + @ instruction: 0xf81cf228 │ │ │ │ andcs r2, r3, #8, 2 │ │ │ │ ldmdavc fp, {r0, r2, r3, r4, r9, sl, sp, lr, pc}^ │ │ │ │ bllt 0xff7e43fc │ │ │ │ - strcc pc, [r8], #591 @ 0x24f │ │ │ │ + ldrtcc pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #22528 @ 0x5800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xfff0f227 │ │ │ │ + @ instruction: 0xf808f228 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x4a68e0 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d7, d0 │ │ │ │ - vmax.f32 , , │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vrecps.f32 , , │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x3264fc │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 2, cr15, [r4, #380] @ 0x17c │ │ │ │ + stc2 2, cr15, [ip, #380]! @ 0x17c │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x226910 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xffcef227 │ │ │ │ + @ instruction: 0xffe6f227 │ │ │ │ + eorseq r1, r4, r8, lsr #4 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + eorseq r1, r4, r0, ror #13 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r8, asr #3 │ │ │ │ - eorseq r1, r4, r0, ror #3 │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, r0, lsl r2 │ │ │ │ + eorseq r1, r4, r4, ror #3 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb7a448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r9], r8 │ │ │ │ ldrdge pc, [r8, -sp]! │ │ │ │ movtcs lr, #10701 @ 0x29cd │ │ │ │ @@ -22771,15 +22771,15 @@ │ │ │ │ @ instruction: 0xf8cd4100 │ │ │ │ adcsmi r8, r3, r0, lsr #1 │ │ │ │ b 0x140aa64 │ │ │ │ @ instruction: 0xf0333bd2 │ │ │ │ @ instruction: 0xf041010c │ │ │ │ eorcs r8, r8, #212 @ 0xd4 │ │ │ │ vmlal.s8 q5, d3, d28 │ │ │ │ - @ instruction: 0x2e03ea5a │ │ │ │ + @ instruction: 0x2e03ea72 │ │ │ │ @ instruction: 0xf8bad105 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ ldc 0, cr3, [sp] │ │ │ │ strcs r7, [r0], #-2856 @ 0xfffff4d8 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc 5, cr2, [sp] │ │ │ │ @@ -22790,29 +22790,29 @@ │ │ │ │ stmib sp, {r1, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r4, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf13c451e │ │ │ │ - @ instruction: 0x4642fe9d │ │ │ │ + @ instruction: 0x4642feb5 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, sl, lr} │ │ │ │ @ instruction: 0xf13ca81e │ │ │ │ - @ instruction: 0x4622fe95 │ │ │ │ + strtmi pc, [r2], -sp, lsr #29 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r6, {r8, sl, lr} │ │ │ │ @ instruction: 0xf13ca834 │ │ │ │ - ldc 14, cr15, [sp, #564] @ 0x234 │ │ │ │ + ldc 14, cr15, [sp, #660] @ 0x294 │ │ │ │ strbmi r7, [r2], -r4, lsl #22 │ │ │ │ ldmdbge r2, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf04f7b00 │ │ │ │ @ instruction: 0xf13c0800 │ │ │ │ - ldmdals lr, {r0, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdals lr, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrcs lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ ldrls lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r1, r4, fp, ip}^ │ │ │ │ ldmdals pc, {r3, r4, r8, ip, sp} @ │ │ │ │ @ instruction: 0x0c00eb54 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -22888,15 +22888,15 @@ │ │ │ │ cdpcs 7, 0, cr8, cr5, cr7, {2} │ │ │ │ rschi pc, r1, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0002d05 │ │ │ │ ldrtmi r8, [lr], pc, ror #5 │ │ │ │ andne lr, r2, #3637248 @ 0x378000 │ │ │ │ mullt r1, lr, r8 │ │ │ │ vhadd.s8 d18, d1, d24 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0420334 │ │ │ │ blx 0x36fb2 │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ stmib sp, {r2, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ bge 0xb2b06c │ │ │ │ biccc lr, fp, #3072 @ 0xc00 │ │ │ │ stcls 1, cr2, [r3], {-0} │ │ │ │ @@ -22910,15 +22910,15 @@ │ │ │ │ stmdals r3, {r2, r5, r8, r9, sl, pc} │ │ │ │ pop {r0, r3, r4, r5, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vhsub.s8 d18, d1, d24 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf89e0334 │ │ │ │ blx 0xd280e │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ @ instruction: 0xf89a32f4 │ │ │ │ tstcs r0, r4 │ │ │ │ @ instruction: 0x07d243d2 │ │ │ │ svcge 0x0020e7cd │ │ │ │ @@ -22969,21 +22969,21 @@ │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ @ instruction: 0xf0103000 │ │ │ │ @ instruction: 0xf0400310 │ │ │ │ @ instruction: 0xf010827e │ │ │ │ svclt 0x001c0002 │ │ │ │ @ instruction: 0x461a4619 │ │ │ │ svcge 0x0067f47f │ │ │ │ - rsccc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + andsmi pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x1eef254 │ │ │ │ - ldc2l 2, cr15, [ip, #-156]! @ 0xffffff64 │ │ │ │ + ldc2 2, cr15, [r4, #156] @ 0x9c │ │ │ │ sbceq pc, r0, r0, asr #7 │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ strb fp, [r8, #704]! @ 0x2c0 │ │ │ │ @ instruction: 0x3326e9cd │ │ │ │ ldmibcc r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x332ae9cd │ │ │ │ cdpeq 1, 9, cr15, cr8, cr13, {0} │ │ │ │ @@ -22999,15 +22999,15 @@ │ │ │ │ sbceq pc, r0, r0, asr #7 │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ ldr fp, [r6], -r0, asr #5 │ │ │ │ @ instruction: 0xf89e2300 │ │ │ │ ldrmi fp, [r9], -r1 │ │ │ │ @ instruction: 0xe72c461a │ │ │ │ vrhadd.s8 d18, d1, d24 │ │ │ │ - vmull.s8 , d0, d0 │ │ │ │ + vmvn.i32 d17, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf8de0c34 │ │ │ │ ldmib lr, {r3}^ │ │ │ │ blx 0x6f582 │ │ │ │ @ instruction: 0xf8dec104 │ │ │ │ tstmi r3, #12 │ │ │ │ mullt r1, lr, r8 │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ @@ -23098,15 +23098,15 @@ │ │ │ │ umullvs pc, r0, sp, r8 @ │ │ │ │ rsbmi r2, sl, r1, lsl #6 │ │ │ │ adcsmi r2, r3, r4, lsl #10 │ │ │ │ blcc 0xff4e141c │ │ │ │ andseq pc, r0, r3, asr #32 │ │ │ │ svclt 0x0000e6e6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, ror #13 │ │ │ │ mulne r1, lr, r8 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstlt r1, r3, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 1) │ │ │ │ @ instruction: 0xf8de4603 │ │ │ │ @ instruction: 0xf5066004 │ │ │ │ @ instruction: 0xf108587f │ │ │ │ @@ -23285,15 +23285,15 @@ │ │ │ │ stmmi r0, {r1, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0420852 │ │ │ │ @ instruction: 0xf8ce4200 │ │ │ │ @ instruction: 0xf8ce3008 │ │ │ │ tstcs r0, #12 │ │ │ │ eorcs lr, r8, #195035136 @ 0xba00000 │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #19202 @ 0x4b02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ movwcs lr, #21777 @ 0x5511 │ │ │ │ @ instruction: 0xf89de604 │ │ │ │ strb r6, [r4], -r0, lsl #1 │ │ │ │ mulscs r1, sl, r8 │ │ │ │ @@ -23453,21 +23453,21 @@ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04fae1c │ │ │ │ @ instruction: 0xf89a0e00 │ │ │ │ @ instruction: 0xf04e100a │ │ │ │ strmi r0, [sl], -r0, asr #28 │ │ │ │ stmdbcs r0, {r3, r7, r9, sl, lr} │ │ │ │ mrcge 4, 0, APSR_nzcv, cr1, cr15, {1} │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, r0, pc, asr #4 │ │ │ │ + andcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bc9 │ │ │ │ vhsub.s16 , q15, q6 │ │ │ │ - @ instruction: 0xf89aff71 │ │ │ │ + @ instruction: 0xf89aff89 │ │ │ │ orrslt r0, r8, #16 │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ mullt r1, lr, r8 │ │ │ │ stmiami r0, {r3, r5, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8aa4313 │ │ │ │ ldmib lr, {ip, sp}^ │ │ │ │ @@ -23599,15 +23599,15 @@ │ │ │ │ movwcs r9, #4904 @ 0x1328 │ │ │ │ vpmax.s8 d15, d2, d24 │ │ │ │ @ instruction: 0x91294311 │ │ │ │ @ instruction: 0xf03340b3 │ │ │ │ @ instruction: 0xf040010c │ │ │ │ eorcs r8, r8, #48, 4 │ │ │ │ vmlal.s8 q5, d2, d28 │ │ │ │ - @ instruction: 0xf7ffebe2 │ │ │ │ + @ instruction: 0xf7ffebfa │ │ │ │ stmdbls pc, {r3, r7, r8, fp, ip, sp, pc} @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ mvnsmi r8, #203 @ 0xcb │ │ │ │ eoreq pc, r0, r2, asr #3 │ │ │ │ @ instruction: 0xf10343e9 │ │ │ │ blx 0x1b56d8 │ │ │ │ @ instruction: 0xf04ff000 │ │ │ │ @@ -23659,15 +23659,15 @@ │ │ │ │ strcs fp, [r1], -r8, lsr #30 │ │ │ │ @ instruction: 0xf1521876 │ │ │ │ svclt 0x00280600 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ strls r0, [r4], -r1, lsl #12 │ │ │ │ strls r2, [r7], -r1, lsl #12 │ │ │ │ svclt 0x0000e5ad │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ @ instruction: 0xf8ba9907 │ │ │ │ strmi r3, [r8], r0 │ │ │ │ mullt r1, lr, r8 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf8aa460a │ │ │ │ strbmi r3, [r3], -r0 │ │ │ │ ldmiblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -23675,20 +23675,20 @@ │ │ │ │ strmi r0, [r2], -r0, asr #28 │ │ │ │ ldrb r4, [lr], #-1664 @ 0xfffff980 │ │ │ │ ldrsbthi pc, [ip], -sp @ │ │ │ │ ldrb r4, [sl], #-1734 @ 0xfffff93a │ │ │ │ mulne sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ @ instruction: 0xf24fae72 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xff3274b8 │ │ │ │ vqsub.s16 q9, q7, │ │ │ │ - @ instruction: 0x2101fdb7 │ │ │ │ + smlabtcs r1, pc, sp, pc @ │ │ │ │ stmdals r4, {r0, r4, r8, ip, pc} │ │ │ │ @ instruction: 0x9c0e990d │ │ │ │ stmdals r7, {r0, lr} │ │ │ │ andmi r9, r4, sl, lsl #30 │ │ │ │ subseq lr, r6, r6, lsl #21 │ │ │ │ svclt 0x000842a0 │ │ │ │ @ instruction: 0xf43f428f │ │ │ │ @@ -23818,20 +23818,20 @@ │ │ │ │ strbmi r3, [r3], -r0 │ │ │ │ stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf43f2d06 │ │ │ │ vstrcs d10, [r5, #-684] @ 0xfffffd54 │ │ │ │ ldmge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff46be │ │ │ │ vqdmlsl.s16 , d19, d1 │ │ │ │ - andcs pc, r0, r1, ror ip @ │ │ │ │ - @ instruction: 0x31a4f24f │ │ │ │ + mulcs r0, r1, ip │ │ │ │ + bicscc pc, r4, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b3e │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - cdp2 2, 13, cr15, cr12, cr6, {1} │ │ │ │ + cdp2 2, 15, cr15, cr4, cr6, {1} │ │ │ │ b 0x28da58 │ │ │ │ b 0x68664 │ │ │ │ b 0x17aae64 │ │ │ │ rsbsle r0, r1, r4, lsl #8 │ │ │ │ eorsgt pc, ip, sp, asr #17 │ │ │ │ stmdbcs r0, {r1, r2, r8, fp, ip, pc} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @@ -23883,68 +23883,68 @@ │ │ │ │ @ instruction: 0x4321980f │ │ │ │ @ instruction: 0xf013e553 │ │ │ │ tstle r3, r0, ror #30 │ │ │ │ andeq pc, r8, r3, asr #32 │ │ │ │ stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf7ff2503 │ │ │ │ svclt 0x0000b9a9 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r8, asr #7 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ @ instruction: 0xf1c29904 │ │ │ │ blx 0x2677c0 │ │ │ │ sbcsmi pc, r1, r0 │ │ │ │ @ instruction: 0xf1a24301 │ │ │ │ blx 0xa677cc │ │ │ │ blx 0xaa3f58 │ │ │ │ movwmi pc, #4096 @ 0x1000 @ │ │ │ │ vabd.s8 d30, d15, d15 │ │ │ │ - vaddhn.i16 d19, q8, q4 │ │ │ │ + @ instruction: 0xf2c034b8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ blmi 0x8e7c20 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d6 │ │ │ │ - @ instruction: 0xf043fe45 │ │ │ │ + @ instruction: 0xf043fe5d │ │ │ │ strcs r0, [r2, #-4] │ │ │ │ ldmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ blmi 0x727c40 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , q3, │ │ │ │ - andcs pc, r0, r5, lsr lr @ │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, sp, asr #28 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b17 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 2, cr15, cr10, cr6, {1} │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + cdp2 2, 4, cr15, cr2, cr6, {1} │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, r0, pc, asr #4 │ │ │ │ + andcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ vhsub.s16 , q15, q6 │ │ │ │ - ldrdcs pc, [r0], -r9 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + strdcs pc, [r0], -r1 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #13312 @ 0x3400 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - andcs pc, r0, r3, lsl lr @ │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + andcs pc, r0, fp, lsr #28 │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - svclt 0x0000fe05 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r0, ror #8 │ │ │ │ - eorseq r1, r4, r8, asr #3 │ │ │ │ - eorseq r1, r4, r0, ror #3 │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ + svclt 0x0000fe1d │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + mlaseq r4, r0, r4, r1 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, lsl r2 │ │ │ │ + eorseq r1, r4, r4, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrmi fp, [fp], r5, lsr #1 │ │ │ │ strcs r4, [r0], -r3, asr #23 │ │ │ │ @ instruction: 0xf3c00bc4 │ │ │ │ @@ -24019,15 +24019,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf13b230e │ │ │ │ - ldmib sp, {r0, r1, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x5b1cc │ │ │ │ blle 0x3cd9c4 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ bl 0x17b920c │ │ │ │ @ instruction: 0xf1000e0e │ │ │ │ svclt 0x002830ff │ │ │ │ @@ -24538,49 +24538,49 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ blls 0x153354 │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ blcs 0x886f4 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ ldcge 4, cr15, [sl, #252]! @ 0xfc │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0xfefe862c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - bvc 0xfe9e667c │ │ │ │ + bvc 0xfe9e66dc │ │ │ │ svclt 0x00022e01 │ │ │ │ @ instruction: 0x460b7016 │ │ │ │ @ instruction: 0xf47f2040 │ │ │ │ str sl, [ip, #-3702] @ 0xfffff18a │ │ │ │ @ instruction: 0xf0403b18 │ │ │ │ str r0, [r5, #-4] │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ rscshi pc, pc, #0 │ │ │ │ smuadeq ip, r7, r0 │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ mcrcs 13, 0, sl, cr4, cr13, {3} │ │ │ │ mcrge 4, 6, pc, cr5, cr15, {1} @ │ │ │ │ - rsbmi pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + addsmi pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d26 │ │ │ │ vhsub.s32 d2, d22, d17 │ │ │ │ - @ instruction: 0x2e05f915 │ │ │ │ + @ instruction: 0x2e05f92d │ │ │ │ blvc 0x191c708 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vceq.f32 d26, d15, d15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xfe8a82a8 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - b 0x1627cf4 │ │ │ │ + b 0x1627d54 │ │ │ │ @ instruction: 0xf0000306 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r9, pc} │ │ │ │ mrshi pc, (UNDEF: 5) @ │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ mulcs r1, lr, pc @ │ │ │ │ stmib r2, {r8, sp}^ │ │ │ │ stmdble r5, {r1, r8} │ │ │ │ @@ -24731,17 +24731,17 @@ │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ subsvs pc, r0, sp, lsl #17 │ │ │ │ subcs r8, r0, r3, lsr #16 │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ ldrbt r8, [r4], #-35 @ 0xffffffdd │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ - eorseq r1, r4, r0, lsl #13 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ blcs 0x4700c │ │ │ │ sbcshi pc, sl, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf043670e │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -24929,67 +24929,67 @@ │ │ │ │ tstls r3, r2, lsl #2 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ blt 0x1da6774 │ │ │ │ andeq lr, r3, ip, asr #20 │ │ │ │ b 0x13b1380 │ │ │ │ ldrmi r0, [sl], -r2, lsl #12 │ │ │ │ vaddhn.i32 d14, q9, q1 │ │ │ │ - andcs pc, r0, r3, asr #23 │ │ │ │ + andcs pc, r0, r3, ror #23 │ │ │ │ beq 0x1230c0 │ │ │ │ b 0x13b9fac │ │ │ │ strmi r0, [r2], -r2, lsl #6 │ │ │ │ strmi r9, [r3], -r5, lsl #6 │ │ │ │ vrshl.s8 q15, , │ │ │ │ - vmls.i d19, d16, d0[7] │ │ │ │ + vmov.i32 d20, #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x9a8c68 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d5 │ │ │ │ - andcs pc, r0, r1, lsr #28 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, r9, lsr lr @ │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s32 d9, d5, d0 │ │ │ │ - blls 0x16802c │ │ │ │ + blls 0x16808c │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf44facc0 │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ vpmin.s8 , , │ │ │ │ - vaddhn.i16 d19, q8, q4 │ │ │ │ + @ instruction: 0xf2c034b8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ blmi 0x628ca8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d5 │ │ │ │ - andcs pc, r0, r1, lsl #28 │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + andcs pc, r0, r9, lsl lr @ │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d5, d0 │ │ │ │ - vmla.f32 , , │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vceq.f32 d31, d15, d11 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x2e88e0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe8e51a6 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + blx 0xfeee51a6 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - submi pc, r0, pc, asr #4 │ │ │ │ + rsbsmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - blx 0xfe5e51be │ │ │ │ + blx 0xfebe51be │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ eorseq r1, r4, r0, lsl #13 │ │ │ │ - eorseq r1, r4, r0, asr r6 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ - eorseq r1, r4, r8, ror #12 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ + mlaseq r4, r8, r6, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb7fa64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blls 0x13a2e0 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -25077,15 +25077,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf13a230e │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x5c254 │ │ │ │ blle 0x3cea4c │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ bl 0x17ba294 │ │ │ │ @ instruction: 0xf1000e0e │ │ │ │ svclt 0x002830ff │ │ │ │ @@ -25593,49 +25593,49 @@ │ │ │ │ svceq 0x000cf013 │ │ │ │ stcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ blcs 0x14fde8 │ │ │ │ msrhi (UNDEF: 103), r0 │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f2300 │ │ │ │ @ instruction: 0x2000adba │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc0 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf900f225 │ │ │ │ + @ instruction: 0xf918f225 │ │ │ │ vmlacs.f32 s14, s3, s13 │ │ │ │ andsvc fp, r6, r2, lsl #30 │ │ │ │ subcs r4, r0, fp, lsl #12 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blcc 0xff062660 │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ @ instruction: 0xf012e50d │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf0178306 │ │ │ │ @ instruction: 0xf040070c │ │ │ │ cdpcs 0, 0, cr8, cr1, cr15, {7} │ │ │ │ ldclge 4, cr15, [sp, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ vceq.f32 q13, , │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfeb3ab28 │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf8d6f225 │ │ │ │ + @ instruction: 0xf8eef225 │ │ │ │ cmple pc, r5, lsl #28 │ │ │ │ blcs 0x47fe4 │ │ │ │ mcrge 4, 0, pc, cr15, cr15, {3} @ │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #166912 @ 0x28c00 │ │ │ │ - mcr2 2, 4, pc, cr0, cr12, {2} @ │ │ │ │ + mrc2 2, 4, pc, cr8, cr12, {2} │ │ │ │ movweq lr, #27223 @ 0x6a57 │ │ │ │ rsbshi pc, sl, #0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ stceq 1, cr15, [r5], {172} @ 0xac │ │ │ │ svceq 0x0001f1bc │ │ │ │ mulcs r1, lr, pc @ │ │ │ │ @@ -25788,17 +25788,17 @@ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf88d331c │ │ │ │ stmdahi r3!, {r4, r6, sp, lr} │ │ │ │ vst4.16 {d18-d21}, [r3], r0 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e472 │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ - eorseq r1, r4, r0, lsl #13 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ blcs 0x48090 │ │ │ │ sbcshi pc, r9, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf043670e │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -25988,67 +25988,67 @@ │ │ │ │ tstls r3, r2, lsl #2 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ blt 0x1be7800 │ │ │ │ andeq lr, r3, ip, asr #20 │ │ │ │ b 0x13b240c │ │ │ │ ldrmi r0, [sl], -r2, lsl #12 │ │ │ │ @ instruction: 0xf291e47b │ │ │ │ - andcs pc, r0, sp, ror fp @ │ │ │ │ + mulcs r0, sp, fp │ │ │ │ beq 0x12414c │ │ │ │ b 0x13bb038 │ │ │ │ strmi r0, [r2], -r2, lsl #6 │ │ │ │ strmi r9, [r3], -r5, lsl #6 │ │ │ │ vrshl.s8 q15, , │ │ │ │ - vmls.i d19, d16, d0[7] │ │ │ │ + vmov.i32 d20, #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x9a9cf4 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d4 │ │ │ │ - ldrdcs pc, [r0], -fp │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + strdcs pc, [r0], -r3 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s32 d9, d4, d0 │ │ │ │ - blls 0x168fa0 │ │ │ │ + blls 0x169000 │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf04facb9 │ │ │ │ @ instruction: 0xf7ff43ff │ │ │ │ vpmin.s8 , , q12 │ │ │ │ - vaddhn.i16 d19, q8, q4 │ │ │ │ + @ instruction: 0xf2c034b8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ blmi 0x629d34 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d4 │ │ │ │ - @ instruction: 0x2000fdbb │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + ldrdcs pc, [r0], -r3 │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d4, d0 │ │ │ │ - vadd.f32 d31, d31, d29 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vadd.f32 , , │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x2e996c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x176622e │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + blx 0x1d6622e │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - submi pc, r0, pc, asr #4 │ │ │ │ + rsbsmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - blx 0x1466246 │ │ │ │ + blx 0x1a66246 │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ eorseq r1, r4, r0, lsl #13 │ │ │ │ - eorseq r1, r4, r0, asr r6 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ - eorseq r1, r4, r8, ror #12 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ + mlaseq r4, r8, r6, r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stcmi 0, cr11, [r2], #660 @ 0x294 │ │ │ │ strpl pc, [sl], -r1, asr #7 │ │ │ │ ldceq 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @@ -26134,15 +26134,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf139230e │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2dad8 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r0, r1, r2, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strhmi r4, [r0, #-102] @ 0xffffff9a │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x29aa8 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -26673,45 +26673,45 @@ │ │ │ │ mrrcge 4, 7, pc, fp, cr15 @ │ │ │ │ svceq 0x0004f1bb │ │ │ │ orrhi pc, r8, r0, lsl #4 │ │ │ │ svceq 0x0001f1bb │ │ │ │ strcs fp, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ ldcge 4, cr15, [r8, #252] @ 0xfc │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0xff16a788 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d4, d0 │ │ │ │ - @ instruction: 0xf012f891 │ │ │ │ + @ instruction: 0xf012f8a9 │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01e8372 │ │ │ │ @ instruction: 0xf0400e0c │ │ │ │ stccs 1, cr8, [r1, #-88] @ 0xffffffa8 │ │ │ │ stclge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ @ instruction: 0xf24faeb9 │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfedfbccc │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf874f224 │ │ │ │ + @ instruction: 0xf88cf224 │ │ │ │ bicvs pc, r0, r1, lsr #11 │ │ │ │ streq pc, [r4], -r6, asr #32 │ │ │ │ stccs 4, cr14, [r5, #-820] @ 0xfffffccc │ │ │ │ blvc 0x191e860 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmla.f32 q13, , q15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xfeb2a3f4 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - teqpmi r2, #400 @ p-variant is OBSOLETE @ 0x190 │ │ │ │ + teqpmi r2, #784 @ p-variant is OBSOLETE @ 0x310 │ │ │ │ sbcshi pc, lr, #0 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ svcne 0x007a8130 │ │ │ │ svclt 0x009e2a01 │ │ │ │ tstcs r0, r1 │ │ │ │ smlabteq r2, r3, r9, lr │ │ │ │ @ instruction: 0xf10cd908 │ │ │ │ @@ -26872,17 +26872,17 @@ │ │ │ │ andeq pc, r5, #-1073741782 @ 0xc000002a │ │ │ │ bcs 0x97118 │ │ │ │ ldcge 6, cr15, [ip], #508 @ 0x1fc │ │ │ │ bl 0x763fb0 │ │ │ │ bl 0x13ad5e4 │ │ │ │ strbtmi r0, [r2], -r5, lsl #10 │ │ │ │ svclt 0x0000e773 │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ - eorseq r1, r4, r0, lsl #13 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ bl 0xfec89478 │ │ │ │ @ instruction: 0xf47f7f95 │ │ │ │ strcs sl, [r6, #-3125] @ 0xfffff3cb │ │ │ │ tstcc r8, #3358720 @ 0x334000 │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ subspl pc, r0, sp, lsl #17 │ │ │ │ @@ -27114,68 +27114,68 @@ │ │ │ │ svclt 0x001846ba │ │ │ │ strls r2, [r3, -r1, lsl #10] │ │ │ │ ldmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vmlseq.f32 s28, s6, s2 │ │ │ │ b 0x10335a8 │ │ │ │ ldrmi r0, [sl], -r2, lsl #14 │ │ │ │ @ instruction: 0xf290e415 │ │ │ │ - strcs pc, [r0, -pc, lsr #21] │ │ │ │ + strcs pc, [r0, -pc, asr #21] │ │ │ │ vmlseq.f32 s28, s6, s2 │ │ │ │ b 0x103c4ac │ │ │ │ ldrtmi r0, [sl], -r2, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r5, lsl #6 │ │ │ │ vrshl.s8 q15, , │ │ │ │ - vmls.i d19, d16, d0[7] │ │ │ │ + vmov.i32 d20, #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x9eae90 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d3 │ │ │ │ - @ instruction: 0xf1bbfd0d │ │ │ │ + @ instruction: 0xf1bbfd25 │ │ │ │ @ instruction: 0xf47f0f04 │ │ │ │ strcs sl, [r0, #-3171] @ 0xfffff39d │ │ │ │ ldrbvc pc, [r0, #1735]! @ 0x6c7 @ │ │ │ │ blt 0x689f0 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x7aaeb8 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - ldc2l 2, cr15, [sl], #140 @ 0x8c │ │ │ │ - strcc pc, [r8], #591 @ 0x24f │ │ │ │ + ldc2 2, cr15, [r2, #-140] @ 0xffffff74 │ │ │ │ + ldrtcc pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #24, 22 @ 0x6000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2l 2, cr15, [ip], #140 @ 0x8c │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + stc2 2, cr15, [r4, #-140] @ 0xffffff74 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - submi pc, r0, pc, asr #4 │ │ │ │ + rsbsmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #18432 @ 0x4800 │ │ │ │ - blx 0xfe7673a8 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + blx 0xfed673a8 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, r0, pc, asr #4 │ │ │ │ + andcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - andcs pc, r0, pc, lsl #21 │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + andcs pc, r0, r7, lsr #21 │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - svclt 0x0000fcc5 │ │ │ │ + svclt 0x0000fcdd │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ eorseq r1, r4, r0, lsl #13 │ │ │ │ - eorseq r1, r4, r0, asr r6 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r8, ror #12 │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + mlaseq r4, r8, r6, r1 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb81c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stcls 6, cr4, [sl], {29} │ │ │ │ @ instruction: 0xf0138823 │ │ │ │ andsle r0, pc, r0, lsl pc @ │ │ │ │ @@ -27234,15 +27234,15 @@ │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ cdp 7, 0, cr0, cr1, cr11, {7} │ │ │ │ vmov s0, r2 │ │ │ │ stmib sp, {r4, r7, r9, fp, ip}^ │ │ │ │ svclt 0x00480204 │ │ │ │ bne 0x10a6650 │ │ │ │ vrhadd.s8 d9, d0, d3 │ │ │ │ - mrc 8, 0, APSR_nzcv, cr0, cr11, {5} │ │ │ │ + mrc 8, 0, APSR_nzcv, cr0, cr3, {6} │ │ │ │ bls 0x1793d8 │ │ │ │ ldrdne lr, [r3], -sp │ │ │ │ stcmi 0, cr15, [r0], {35} @ 0x23 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ stmdahi r2!, {r1, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andeq pc, r4, #66 @ 0x42 │ │ │ │ sbcsle r8, r0, r2, lsr #32 │ │ │ │ @@ -27348,15 +27348,15 @@ │ │ │ │ mcrr 13, 1, r9, r3, cr2 │ │ │ │ vldr d2, [sp, #64] @ 0x40 │ │ │ │ stmib sp, {r4, r8, r9, fp, sp}^ │ │ │ │ strbeq r2, [sp, r8, lsl #6]! │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ cdp 15, 11, cr11, cr1, cr8, {2} │ │ │ │ @ instruction: 0xf1ff2b42 │ │ │ │ - stc 12, cr15, [sp, #340] @ 0x154 │ │ │ │ + stc 12, cr15, [sp, #436] @ 0x1b4 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp}^ │ │ │ │ movwcs lr, #3078 @ 0xc06 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ andmi pc, r0, #44 @ 0x2c │ │ │ │ svclt 0x0008429a │ │ │ │ svceq 0x0000f1be │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -27473,18 +27473,18 @@ │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xffe0f28f │ │ │ │ + @ instruction: 0xf800f290 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsr #1 │ │ │ │ strcs r4, [r0, -sp, asr #23] │ │ │ │ ldrbteq pc, [pc], -r0 @ │ │ │ │ @@ -27561,15 +27561,15 @@ │ │ │ │ mlashi r9, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4201 @ 0x1069 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r2, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1382310 │ │ │ │ - ldmib sp, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2f130 │ │ │ │ ldrdgt pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r0, r1, r2, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strhmi r4, [r0, #-102] @ 0xffffff9a │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2b0f8 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -28103,45 +28103,45 @@ │ │ │ │ svceq 0x000cf013 │ │ │ │ mrrcge 4, 7, pc, r6, cr15 @ │ │ │ │ blcs 0x152524 │ │ │ │ cmnphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f2300 │ │ │ │ mulcs r0, fp, sp │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc5 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2l 2, cr15, [r2, #-136]! @ 0xffffff78 │ │ │ │ + ldc2l 2, cr15, [sl, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf0403bc0 │ │ │ │ ldrbt r0, [r1], #4 │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ teqphi r3, #0 @ p-variant is OBSOLETE │ │ │ │ mcreq 0, 0, pc, cr12, cr14, {0} @ │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2f01 │ │ │ │ svccs 0x0004ad68 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - rsbmi pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + addsmi pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d21 │ │ │ │ vhsub.s32 d2, d18, d17 │ │ │ │ - svccs 0x0005fd41 │ │ │ │ + svccs 0x0005fd59 │ │ │ │ blvc 0x191febc │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmla.f32 q13, , q13 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xfeb6ba50 │ │ │ │ vqsub.s16 q9, q5, │ │ │ │ - b 0x16ea54c │ │ │ │ + b 0x16ea5ac │ │ │ │ @ instruction: 0xf0000307 │ │ │ │ @ instruction: 0xf1bc82a0 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf1ac811a │ │ │ │ @ instruction: 0xf1bc0c05 │ │ │ │ svclt 0x009e0f01 │ │ │ │ tstcs r0, r1 │ │ │ │ @@ -28303,17 +28303,17 @@ │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ tstcc lr, #3358720 @ 0x334000 │ │ │ │ subsvc pc, r8, sp, lsl #17 │ │ │ │ subcs r8, r0, r3, lsr #16 │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ strb r8, [r8], #-35 @ 0xffffffdd │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ - eorseq r1, r4, r0, lsl #13 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ blcs 0x4a7e0 │ │ │ │ rschi pc, r7, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf0436710 │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -28515,68 +28515,68 @@ │ │ │ │ ldrtmi r0, [r3], r1, lsl #22 │ │ │ │ @ instruction: 0x960246b0 │ │ │ │ @ instruction: 0xf7ff9603 │ │ │ │ b 0x109a840 │ │ │ │ movwcs r0, #2051 @ 0x803 │ │ │ │ @ instruction: 0x0c02ea40 │ │ │ │ ldrb r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ - @ instruction: 0xffbcf28e │ │ │ │ + @ instruction: 0xffdcf28e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r4, [r6], fp, lsl #6 │ │ │ │ b 0x1050bbc │ │ │ │ strbtmi r0, [r2], -r2, lsl #6 │ │ │ │ strbtmi r9, [r3], -r7, lsl #6 │ │ │ │ vrshl.s8 d30, d24, d31 │ │ │ │ - vmls.i d19, d16, d0[7] │ │ │ │ + vmov.i32 d20, #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x9ac478 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d2 │ │ │ │ - andcs pc, r0, r9, lsl sl @ │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, r1, lsr sl @ │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s32 d9, d2, d0 │ │ │ │ - blls 0x16a81c │ │ │ │ + blls 0x16a87c │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf44fac95 │ │ │ │ @ instruction: 0xf7ff43ff │ │ │ │ vpmin.s8 d27, d15, d21 │ │ │ │ - vaddhn.i16 d19, q8, q4 │ │ │ │ + @ instruction: 0xf2c034b8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ blmi 0x62c4b8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d2 │ │ │ │ - strdcs pc, [r0], -r9 │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + andcs pc, r0, r1, lsl sl @ │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d2, d0 │ │ │ │ - vmla.i8 , , │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vpmax.s8 d31, d15, d3 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x2ec0f0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff9af259 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + @ instruction: 0xffb2f259 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - submi pc, r0, pc, asr #4 │ │ │ │ + rsbsmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - @ instruction: 0xff8ef259 │ │ │ │ + @ instruction: 0xffa6f259 │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ eorseq r1, r4, r0, lsl #13 │ │ │ │ - eorseq r1, r4, r0, asr r6 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ - eorseq r1, r4, r8, ror #12 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ + mlaseq r4, r8, r6, r1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8ec84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sbclt r0, sp, r0, lsr #29 │ │ │ │ ldrdhi pc, [ip, #-141]! @ 0xffffff73 │ │ │ │ @@ -28657,15 +28657,15 @@ │ │ │ │ smladxcs r4, sl, r7, r9 │ │ │ │ b 0x10351c0 │ │ │ │ eorsls r3, r7, #193 @ 0xc1 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ teqls fp, #56 @ 0x38 │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ vtst. d26, d13, d28 │ │ │ │ - blls 0x1e7340 │ │ │ │ + blls 0x1e73a0 │ │ │ │ b 0x117ce48 │ │ │ │ @ instruction: 0xf0150307 │ │ │ │ movwls r0, #36704 @ 0x8f60 │ │ │ │ ldrthi pc, [r9], #64 @ 0x40 @ │ │ │ │ b 0xfe1d2f74 │ │ │ │ ldrbeq r0, [fp, r8, lsl #12] │ │ │ │ svclt 0x00449b64 │ │ │ │ @@ -28695,29 +28695,29 @@ │ │ │ │ stmib sp, {r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r5, r8, r9, sp}^ │ │ │ │ strbmi r2, [r2], -r8, lsr #6 │ │ │ │ stc 6, cr4, [sp, #300] @ 0x12c │ │ │ │ @ instruction: 0xf1377b02 │ │ │ │ - @ instruction: 0x4632f879 │ │ │ │ + @ instruction: 0x4632f891 │ │ │ │ stmdbge r6!, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf1378b00 │ │ │ │ - @ instruction: 0x4642f871 │ │ │ │ + strbmi pc, [r2], -r9, lsl #17 @ │ │ │ │ stmdbge r0!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #272] @ 0x110 │ │ │ │ @ instruction: 0xf1378b00 │ │ │ │ - ldc 8, cr15, [sp, #420] @ 0x1a4 │ │ │ │ + ldc 8, cr15, [sp, #516] @ 0x204 │ │ │ │ ldrtmi r7, [r2], -r2, lsl #22 │ │ │ │ ldmdbge ip, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #120] @ 0x78 │ │ │ │ @ instruction: 0xf04f7b00 │ │ │ │ @ instruction: 0xf1370900 │ │ │ │ - stcls 8, cr15, [r8, #-372]! @ 0xfffffe8c │ │ │ │ + stcls 8, cr15, [r8, #-468]! @ 0xfffffe2c │ │ │ │ ldrdcs lr, [r4, -sp]! │ │ │ │ ldmib sp, {r2, r4, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdbne r2, {r1, r2, r5, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0x0322e9dd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r2], r9, lsr #26 │ │ │ │ svclt 0x00284169 │ │ │ │ @@ -29263,15 +29263,15 @@ │ │ │ │ teqls r9, #-67108861 @ 0xfc000003 │ │ │ │ eorsls r9, fp, r8, lsr r2 │ │ │ │ stccs 7, cr9, [r0], {58} @ 0x3a │ │ │ │ ldrbhi pc, [r7, #-0]! @ │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ strcs sl, [r5], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - svc 0x009ef27c │ │ │ │ + svc 0x00b6f27c │ │ │ │ tstmi sp, #6144 @ 0x1800 │ │ │ │ nopeq {69} @ 0x45 │ │ │ │ blls 0x251774 │ │ │ │ cmppeq r0, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ ldrbhi pc, [r4, #-64]! @ 0xffffffc0 @ │ │ │ │ vldrcs d9, [r2, #-16] │ │ │ │ @ instruction: 0xf0007b1b │ │ │ │ @@ -29602,49 +29602,49 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ bls 0x397dd4 │ │ │ │ vpmax.s8 d18, d0, d4 │ │ │ │ bls 0x38d2c4 │ │ │ │ sbcslt r3, r2, #20480 @ 0x5000 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ andcs sl, r0, sl, lsr #28 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc3 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf9acf221 │ │ │ │ + @ instruction: 0xf9c4f221 │ │ │ │ streq pc, [r2, #-21] @ 0xffffffeb │ │ │ │ ldrthi pc, [sp], r0 @ │ │ │ │ smuadeq ip, r7, r0 │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ stccs 1, cr8, [r4], {125} @ 0x7d │ │ │ │ svcge 0x000af43f │ │ │ │ - rsbmi pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + addsmi pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d21 │ │ │ │ vhsub.s32 d2, d17, d17 │ │ │ │ - @ instruction: 0xf5acf98f │ │ │ │ + @ instruction: 0xf5acf9a7 │ │ │ │ @ instruction: 0xf0414cc0 │ │ │ │ str r0, [lr], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x4605785c │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ ldrtmi lr, [r4], -r7, lsr #8 │ │ │ │ stccs 6, cr14, [r5], {189} @ 0xbd │ │ │ │ blls 0x16161c │ │ │ │ blcs 0x4be6c │ │ │ │ ldclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #169984 @ 0x29800 │ │ │ │ - @ instruction: 0xff2cf258 │ │ │ │ + @ instruction: 0xff44f258 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf01c84a7 │ │ │ │ @ instruction: 0xf0000c3f │ │ │ │ andcs r8, r0, #-1459617792 @ 0xa9000000 │ │ │ │ @ instruction: 0x464e46d3 │ │ │ │ stmdaeq r0!, {r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1ac4689 │ │ │ │ @@ -29800,17 +29800,17 @@ │ │ │ │ bcs 0x4bdd8 │ │ │ │ ldrbhi pc, [r8, #-64] @ 0xffffffc0 @ │ │ │ │ andcs r2, r1, #0 │ │ │ │ andsvc r4, sl, r1, ror #12 │ │ │ │ strmi r4, [r2], -r5, lsl #12 │ │ │ │ strmi r4, [r4], r6, lsl #12 │ │ │ │ blt 0xff02b3a4 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r8, lsr #4 │ │ │ │ + eorseq r1, r4, r8, lsr #14 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ @ instruction: 0xf89d9a64 │ │ │ │ @ instruction: 0x071130d9 │ │ │ │ @ instruction: 0xf89dd40a │ │ │ │ addsmi r2, sl, #169 @ 0xa9 │ │ │ │ blls 0x1613e8 │ │ │ │ @ instruction: 0xf1a3789b │ │ │ │ blx 0xfecedfd4 │ │ │ │ @@ -29965,15 +29965,15 @@ │ │ │ │ @ instruction: 0xf7ff2338 │ │ │ │ blvc 0xfecdbfdc │ │ │ │ svcvc 0x0093ebb2 │ │ │ │ bge 0xfe16a82c │ │ │ │ eorcs r4, r8, #34603008 @ 0x2100000 │ │ │ │ strcs sl, [r6], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - b 0x8ea030 │ │ │ │ + b 0xeea030 │ │ │ │ tstmi sp, #6144 @ 0x1800 │ │ │ │ cmpcs r0, r4, lsl #20 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andshi r0, r3, r1, lsl #6 │ │ │ │ blt 0xfe0eb654 │ │ │ │ bvc 0xffb14a6c │ │ │ │ @@ -30430,15 +30430,15 @@ │ │ │ │ tstls r4, #7168 @ 0x1c00 │ │ │ │ tstls r1, #10240 @ 0x2800 │ │ │ │ @ instruction: 0x9c099b0b │ │ │ │ movwcs r9, #784 @ 0x310 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r3, #37642 @ 0x930a │ │ │ │ vshl.s8 d14, d22, #5 │ │ │ │ - bls 0x36c0a0 │ │ │ │ + bls 0x36c120 │ │ │ │ andls r4, ip, #-402653184 @ 0xe8000000 │ │ │ │ svcls 0x00029a0e │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf04f46de │ │ │ │ b 0x12b0998 │ │ │ │ strbmi r0, [r2], r2, lsl #4 │ │ │ │ strbmi r9, [r8], lr, lsl #4 │ │ │ │ @@ -30460,57 +30460,57 @@ │ │ │ │ tsteq fp, r0, asr #20 │ │ │ │ @ instruction: 0x46b846ba │ │ │ │ @ instruction: 0x46b946be │ │ │ │ @ instruction: 0x463e46bb │ │ │ │ andls r9, lr, #12, 2 │ │ │ │ @ instruction: 0xf7ff9702 │ │ │ │ vpmin.s8 d27, d31, d24 │ │ │ │ - vaddhn.i16 d19, q8, q4 │ │ │ │ + @ instruction: 0xf2c034b8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ blmi 0x86e2c0 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d0 │ │ │ │ - strdcs pc, [r0], -r5 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, sp, lsl #22 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #28, 22 @ 0x7000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vmls.i d19, d16, d0[7] │ │ │ │ + vqdmulh.s d31, d15, d3 │ │ │ │ + vmov.i32 d20, #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x5ee2f0 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0xff76a6c4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + blx 0xffd6a6c4 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, r0, pc, asr #4 │ │ │ │ + andcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b10 │ │ │ │ vhsub.s16 , q12, q6 │ │ │ │ - andcs pc, r0, fp, lsl #17 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, r3, lsr #17 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0c │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xff16a6f4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + blx 0xff76a6f4 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - submi pc, r0, pc, asr #4 │ │ │ │ + rsbsmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #6144 @ 0x1800 │ │ │ │ - @ instruction: 0xf874f258 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r0, asr #13 │ │ │ │ + @ instruction: 0xf88cf258 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r8, lsr #14 │ │ │ │ + eorseq r1, r4, r0, lsl r2 │ │ │ │ ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r0, ror #3 │ │ │ │ - eorseq r1, r4, r8, asr #3 │ │ │ │ - ldrsbteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, ip, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb850ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0xb7f710 │ │ │ │ strmi r4, [sp], -r3, lsl #12 │ │ │ │ ldmdavs r2, {r3, r5, r6, r9, sl, lr} │ │ │ │ @@ -30552,17 +30552,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf28cbd70 │ │ │ │ - svclt 0x0000ffd3 │ │ │ │ + svclt 0x0000fff3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ @ instruction: 0xf892d063 │ │ │ │ @ instruction: 0xf1bcc002 │ │ │ │ cmple lr, r0, lsl #30 │ │ │ │ mulgt fp, r2, r8 │ │ │ │ @ instruction: 0xf1bcb500 │ │ │ │ @@ -30745,18 +30745,18 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf28cbd70 │ │ │ │ - svclt 0x0000fe51 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + svclt 0x0000fe71 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x2600b091 │ │ │ │ bleq 0xff181168 │ │ │ │ @ instruction: 0xf0004614 │ │ │ │ @@ -30805,15 +30805,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13f0454 │ │ │ │ b 0x110ca4c │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i8 d16, d13, d0 │ │ │ │ - @ instruction: 0x4606fed7 │ │ │ │ + strmi pc, [r6], -pc, ror #29 │ │ │ │ @ instruction: 0x46484694 │ │ │ │ movw pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x17fb32 │ │ │ │ bl 0x1cbaf74 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -30825,15 +30825,15 @@ │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ mcrcc 0, 0, r8, cr1, cr7, {6} │ │ │ │ @ instruction: 0x000eebb0 │ │ │ │ bl 0x1b3fc90 │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - cdp2 2, 10, cr15, cr14, cr13, {2} │ │ │ │ + cdp2 2, 12, cr15, cr6, cr13, {2} │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d21 │ │ │ │ blx 0x17f942 │ │ │ │ bl 0x1ce9bc8 │ │ │ │ @ instruction: 0xd3220b0e │ │ │ │ svclt 0x000845ce │ │ │ │ @@ -31054,21 +31054,21 @@ │ │ │ │ stmdbcs r1, {r2, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf88dd05e │ │ │ │ stmdahi r3!, {r0, r3, r4, ip, sp} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stccs 0, cr8, [r0, #-140] @ 0xffffff74 │ │ │ │ stmdbcs r4, {r0, r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ vhadd.s8 , , q0 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfe7b6754 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - mrc2 2, 2, pc, cr0, cr15, {0} │ │ │ │ + mcr2 2, 3, pc, cr8, cr15, {0} @ │ │ │ │ movweq lr, #35417 @ 0x8a59 │ │ │ │ cmnphi pc, r0 @ p-variant is OBSOLETE │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ bl 0xfeb5e58c │ │ │ │ tstcs r0, lr, lsl #6 │ │ │ │ andcs r2, r1, r0, lsl #2 │ │ │ │ @@ -31078,20 +31078,20 @@ │ │ │ │ stmib r2, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ @ instruction: 0xb3289803 │ │ │ │ @ instruction: 0xf0417aa0 │ │ │ │ strmi r0, [r3], -r0, asr #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf24fae91 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0xfe22e868 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff7eb116 │ │ │ │ + blx 0xffdeb116 │ │ │ │ blcs 0x953d0 │ │ │ │ ldmdavc r7, {r0, r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r3], -r0 │ │ │ │ strtmi lr, [fp], -r0, lsl #13 │ │ │ │ streq lr, [r9, #-2846] @ 0xfffff4e2 │ │ │ │ streq lr, [r8, #-2908] @ 0xfffff4a4 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ @@ -31217,16 +31217,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ @ instruction: 0xf048e48d │ │ │ │ @ instruction: 0xf04f0204 │ │ │ │ tstcs r2, r4, lsl #24 │ │ │ │ smlattcs r0, r5, r5, lr │ │ │ │ svclt 0x0000e70c │ │ │ │ - eorseq r1, r4, ip, lsl #4 │ │ │ │ - eorseq r1, r4, r8, lsl r1 │ │ │ │ + eorseq r1, r4, ip, lsr r2 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ @ instruction: 0xf101424f │ │ │ │ blx 0xaf660 │ │ │ │ blx 0x8eade8 │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ bleq 0xff1fec54 │ │ │ │ @ instruction: 0xf06f920c │ │ │ │ @@ -31259,75 +31259,75 @@ │ │ │ │ @ instruction: 0xf04f2305 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ blls 0x127b48 │ │ │ │ adcle r2, lr, r0, lsl #22 │ │ │ │ ldr r2, [r1], r0, lsl #2 │ │ │ │ svccs 0x00007b67 │ │ │ │ ldclge 4, cr15, [r6, #508] @ 0x1fc │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #52, 22 @ 0xd000 │ │ │ │ - blx 0x1d6b3e8 │ │ │ │ + blx 0xfe36b3e8 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr10, cr15, {3} │ │ │ │ ldmdavc r7, {r1, r2, r9, fp, sp, pc}^ │ │ │ │ vshl.s64 d14, d10, #12 │ │ │ │ - stmdbcs r6, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r6, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r5, {r3, ip, lr, pc} │ │ │ │ svcge 0x0067f47f │ │ │ │ @ instruction: 0xf01caa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ strb sl, [r1], r2, lsr #25 │ │ │ │ movwvc lr, #35293 @ 0x89dd │ │ │ │ andeq lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, pc, r7, lsl #5 │ │ │ │ orrsmi r4, r3, r7, lsl #5 │ │ │ │ svcge 0x003af4ff │ │ │ │ andcs lr, r0, ip, lsr #14 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1f │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2 2, cr15, [sl], {31} │ │ │ │ + stc2 2, cr15, [r2], #124 @ 0x7c │ │ │ │ @ instruction: 0xf67f42ae │ │ │ │ ldr sl, [sp, -fp, lsr #30] │ │ │ │ @ instruction: 0xf0484048 │ │ │ │ tstcs r4, r0, lsl r2 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrtmi r0, [fp], -r7, asr #23 │ │ │ │ vrshl.s8 q15, , │ │ │ │ - vaddhn.i16 d19, q8, q4 │ │ │ │ + @ instruction: 0xf2c034b8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ blmi 0x4eefcc │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d15 │ │ │ │ - tstpcs r3, pc, ror #24 @ p-variant is OBSOLETE │ │ │ │ + smlabbcs r3, r7, ip, pc @ │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andcs lr, r0, r4, ror #13 │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d15, d0 │ │ │ │ - andcs pc, r0, sp, asr ip @ │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, r5, ror ip @ │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #5120 @ 0x1400 │ │ │ │ vhadd.s16 d9, d15, d0 │ │ │ │ - svclt 0x0000fc53 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r0, lsr r1 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r4, ror #2 │ │ │ │ + svclt 0x0000fc6b │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + mlaseq r4, r4, r1, r1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb91780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ teqcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -31415,21 +31415,21 @@ │ │ │ │ strcs r9, [r0, #-782] @ 0xfffffcf2 │ │ │ │ bl 0x1e80370 │ │ │ │ svclt 0x0028030a │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x2ecd8 @ │ │ │ │ ldrbmi sp, [r2], -r6, lsl #4 │ │ │ │ strbmi r4, [r0], -fp, lsr #12 │ │ │ │ vmax.s8 q10, , │ │ │ │ - @ instruction: 0x4604fa13 │ │ │ │ + strmi pc, [r4], -fp, lsr #20 │ │ │ │ ldmdage r8, {r1, r2, r4, r8, fp, sp, pc} │ │ │ │ @ instruction: 0x4653465a │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ tstls r8, r0, lsl #14 │ │ │ │ @ instruction: 0xf1349009 │ │ │ │ - ldmib sp, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r4, sp}^ │ │ │ │ blls 0x2b4560 │ │ │ │ blls 0x2f5774 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ smladxcs r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0101ebb8 │ │ │ │ streq lr, [r6], -r9, ror #22 │ │ │ │ @@ -31446,30 +31446,30 @@ │ │ │ │ streq lr, [ip], -r6, asr #22 │ │ │ │ blle 0xffb7a54c │ │ │ │ bl 0x1c78d50 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1618 @ 0x652 │ │ │ │ - @ instruction: 0xf9d4f24d │ │ │ │ + @ instruction: 0xf9ecf24d │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ movweq lr, #18893 @ 0x49cd │ │ │ │ blhi 0x142a3ec │ │ │ │ stcls 8, cr10, [r4], {16} │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ strls r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ strls r9, [r1, #-2313] @ 0xfffff6f7 │ │ │ │ blhi 0x56a3b8 │ │ │ │ blhi 0x5ea3bc │ │ │ │ blhi 0x66a3c0 │ │ │ │ - blx 0xff96b260 │ │ │ │ + blx 0xfff6b260 │ │ │ │ ldrbmi r9, [sl], -r8, lsl #16 │ │ │ │ ldmdbge r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xff76b270 │ │ │ │ + blx 0xffd6b270 │ │ │ │ ldmib sp, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f5417 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf04f9919 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ cmnmi r9, r0, lsl r7 │ │ │ │ @@ -31527,22 +31527,22 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d803c0 │ │ │ │ svclt 0x0028030a │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrbmi sp, [r2], -lr, lsl #4 │ │ │ │ strtmi r4, [r0], -fp, asr #12 │ │ │ │ vmax.s8 d20, d13, d25 │ │ │ │ - @ instruction: 0x4680f933 │ │ │ │ + strmi pc, [r0], fp, asr #18 │ │ │ │ svclt 0x0000e006 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x126b398 │ │ │ │ + blx 0x186b398 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2018e9dd │ │ │ │ tstne r6, #3620864 @ 0x374000 │ │ │ │ bl 0x1df59a0 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1975868 │ │ │ │ @@ -31564,27 +31564,27 @@ │ │ │ │ blle 0xffab2b24 │ │ │ │ stmdacs r0, {r1, r3, sl, fp, ip, pc} │ │ │ │ movweq lr, #43889 @ 0xab71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ ldrbmi sp, [r2], -r3, lsl #4 │ │ │ │ vcgt.s8 d18, d13, d0 │ │ │ │ - b 0x10ad2dc │ │ │ │ + b 0x10ad33c │ │ │ │ strmi r0, [r0], r8, lsl #18 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ stmdbls r9, {r1, r4, fp, sp, pc} │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blhi 0x56a588 │ │ │ │ blhi 0x5ea58c │ │ │ │ blhi 0x66a590 │ │ │ │ - @ instruction: 0xf9fcf134 │ │ │ │ + blx 0x56b430 │ │ │ │ ldmdbge r4, {r3, fp, ip, pc} │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9f4f134 │ │ │ │ + blx 0x36b440 │ │ │ │ andcs sl, r0, #20, 16 @ 0x140000 │ │ │ │ bls 0x653798 │ │ │ │ ldmne fp, {r0, r1, r3, fp, lr, pc} │ │ │ │ movwls r9, #39447 @ 0x9a17 │ │ │ │ cmpmi sl, r9, lsl fp │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ bl 0xfed53bac │ │ │ │ @@ -31958,21 +31958,21 @@ │ │ │ │ stmdbls r6, {r0, r2, r3, r7, pc} │ │ │ │ rsbcc pc, r9, sp, lsl #17 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ bcs 0x14f780 │ │ │ │ vhadd.s8 d29, d15, d28 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfea77578 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xff3ef21e │ │ │ │ + @ instruction: 0xff56f21e │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf01a8243 │ │ │ │ @ instruction: 0xf0000a3f │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ stmdblt r7, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], #-808 @ 0xfffffcd8 │ │ │ │ streq pc, [r0, -sl, lsr #3]! │ │ │ │ @@ -32132,15 +32132,15 @@ │ │ │ │ @ instruction: 0xf0228110 │ │ │ │ @ instruction: 0xf0424280 │ │ │ │ strb r5, [r7, -r0, lsl #4]! │ │ │ │ sbcsle r2, sp, r0, lsl #18 │ │ │ │ blcs 0x1d6450 │ │ │ │ blge 0x6e3f4c │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - eorseq r1, r4, r0, lsl r7 │ │ │ │ + eorseq r1, r4, r0, asr #14 │ │ │ │ @ instruction: 0xe010f8d3 │ │ │ │ ldcmi 5, cr15, [pc], {5} │ │ │ │ @ instruction: 0xf10c695f │ │ │ │ ldmib r3, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp}^ │ │ │ │ vsubl.u8 , d14, d2 │ │ │ │ cdpcs 6, 0, cr0, cr0, cr14, {0} │ │ │ │ bl 0x4639ac │ │ │ │ @@ -32250,20 +32250,20 @@ │ │ │ │ @ instruction: 0xf7ff930f │ │ │ │ ldrbmi fp, [r2], -pc, lsl #18 │ │ │ │ @ instruction: 0x464f46dc │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ blls 0x1e8e4c │ │ │ │ @ instruction: 0x2e007b5e │ │ │ │ mrrcge 4, 7, pc, r9, cr15 @ │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132096 @ 0x20400 │ │ │ │ - blx 0xfed6c364 │ │ │ │ + blx 0xff36c364 │ │ │ │ @ instruction: 0x0c08ea4b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq lr, [lr, -r9, asr #20] │ │ │ │ strbmi r4, [r6], r2, asr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf042e4fc │ │ │ │ ldrb r4, [r9], -r0, lsl #5 │ │ │ │ @@ -32348,56 +32348,56 @@ │ │ │ │ ldmib sp, {r1, r2, r3, r4, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #36, 2 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ addsmi r9, lr, #2048 @ 0x800 │ │ │ │ mrcge 6, 0, APSR_nzcv, cr13, cr15, {3} │ │ │ │ vqrshl.s8 d30, d14, d31 │ │ │ │ - vaddhn.i16 d19, q8, q4 │ │ │ │ + @ instruction: 0xf2c034b8 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ blmi 0x870044 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d14 │ │ │ │ - andcs pc, r0, r3, lsr ip @ │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, fp, asr #24 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1c │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2 2, cr15, [r8], #-120 @ 0xffffff88 │ │ │ │ - @ instruction: 0xf9b0f28b │ │ │ │ + mcrr2 2, 1, pc, r0, cr14 @ │ │ │ │ + @ instruction: 0xf9d0f28b │ │ │ │ bls 0x1ffd40 │ │ │ │ svceq 0x00dd2010 │ │ │ │ tstpeq r0, r2, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r4, #45088768 @ 0x2b00000 │ │ │ │ andcs lr, r3, #132, 8 @ 0x84000000 │ │ │ │ strb r2, [sp, #8] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x47008c │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - andcs pc, r0, pc, lsl #24 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, r7, lsr #24 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - @ instruction: 0xf24ffc05 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vfma.f32 d31, d15, d13 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x1efcbc │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9b4f256 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ + @ instruction: 0xf9ccf256 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + eorseq r1, r4, r8, lsr #4 │ │ │ │ ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r8, asr #3 │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ - eorseq r1, r4, r0, ror #3 │ │ │ │ + eorseq r1, r4, r4, ror #3 │ │ │ │ + eorseq r1, r4, r0, lsl r2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb83bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r7, r0, asr #30 │ │ │ │ teqcs r0, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r3, r4, r5, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -32485,21 +32485,21 @@ │ │ │ │ eorhi pc, r0, #128 @ 0x80 │ │ │ │ adcmi r2, pc, #0, 10 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - @ instruction: 0xf9b4f24c │ │ │ │ + @ instruction: 0xf9ccf24c │ │ │ │ ldmdbge r4, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x465aa816 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r8, r0, lsl #8 │ │ │ │ @ instruction: 0xf1339009 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f1314 │ │ │ │ stmdals sl, {r9, sl, fp} │ │ │ │ bne 0xfe0d6620 │ │ │ │ bl 0x1e95e28 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1a367bc │ │ │ │ @@ -32519,30 +32519,30 @@ │ │ │ │ @ instruction: 0xf1bc4619 │ │ │ │ blle 0xffaf3a14 │ │ │ │ bl 0x1c79e18 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - @ instruction: 0xf970f24c │ │ │ │ + @ instruction: 0xf988f24c │ │ │ │ b 0x1081838 │ │ │ │ movwls r0, #25348 @ 0x6304 │ │ │ │ blvc 0xff1ab4b4 │ │ │ │ stcls 8, cr10, [r6], {14} │ │ │ │ blls 0x196648 │ │ │ │ strls r9, [r1], #-2313 @ 0xfffff6f7 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ blvc 0x4eb480 │ │ │ │ blvc 0x56b484 │ │ │ │ blvc 0x5eb488 │ │ │ │ - blx 0xfe06c324 │ │ │ │ + blx 0xfe66c324 │ │ │ │ ldrbmi r9, [sl], -r8, lsl #16 │ │ │ │ ldmdbge r2, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1e6c334 │ │ │ │ + blx 0xfe46c334 │ │ │ │ ldmib sp, {r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f2415 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne fp, {r1, r4, r8, sl} │ │ │ │ @ instruction: 0xed9f9917 │ │ │ │ strhmi r7, [sl, #-180] @ 0xffffff4c │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -32598,20 +32598,20 @@ │ │ │ │ @ instruction: 0xf04f80fc │ │ │ │ strbmi r0, [ip, #-2304] @ 0xfffff700 │ │ │ │ movweq lr, #27509 @ 0x6b75 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #16711680 @ 0xff0000 │ │ │ │ @ instruction: 0x464b4632 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf8d2f24c │ │ │ │ + @ instruction: 0xf8eaf24c │ │ │ │ ldmib sp, {r7, r9, sl, lr}^ │ │ │ │ ldrbmi r1, [sl], -r8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1339800 │ │ │ │ - @ instruction: 0xf04ff9ef │ │ │ │ + @ instruction: 0xf04ffa07 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ ldmib sp, {r1, r2, r4, sp}^ │ │ │ │ bne 0xfeeb6fd8 │ │ │ │ bl 0x1d16ba8 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x197691c │ │ │ │ @@ -32634,29 +32634,29 @@ │ │ │ │ blle 0xffaf3bdc │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ bl 0x1c79fe4 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r5, #0, 2 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - @ instruction: 0xf88af24c │ │ │ │ + @ instruction: 0xf8a2f24c │ │ │ │ blvc 0x156b678 │ │ │ │ stmdbeq r8, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbls r9, {r7, r9, sl, lr} │ │ │ │ bls 0xda048 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xed8d8900 │ │ │ │ vstr d7, [sp, #72] @ 0x48 │ │ │ │ vstr d7, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf1337b16 │ │ │ │ - stmdals r8, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465aa912 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1338900 │ │ │ │ - ldmdage r2, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r2, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andls r2, r8, #0, 4 │ │ │ │ stmdagt fp, {r1, r2, r4, r9, fp, ip, pc} │ │ │ │ bls 0x5762a8 │ │ │ │ blls 0x614c64 │ │ │ │ svclt 0x0024415a │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0x0c00ebb4 │ │ │ │ @@ -32735,22 +32735,22 @@ │ │ │ │ ldreq r2, [fp, -r0] │ │ │ │ stccs 5, cr13, [r1], {25} │ │ │ │ bls 0x164220 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bicle r2, r4, r0, lsl #16 │ │ │ │ eorle r2, r3, r4, lsl #24 │ │ │ │ - adcscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + rsccc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s16 d3, d14, d11 │ │ │ │ - stmdacs r0, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stccs 1, cr13, [r4], {177} @ 0xb1 │ │ │ │ stccs 0, cr13, [r1], {16} │ │ │ │ stmdbls r4, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88d2204 │ │ │ │ stmdahi fp, {r5, r6, sp} │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ str r8, [r4, fp]! │ │ │ │ @@ -32769,16 +32769,16 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0437300 │ │ │ │ ldrb r0, [r1, r1, lsl #6]! │ │ │ │ bls 0x15a680 │ │ │ │ @ instruction: 0xf7efa818 │ │ │ │ @ instruction: 0x4601fa75 │ │ │ │ vabdl.s8 q7, d26, d0 │ │ │ │ - svclt 0x0000fe7d │ │ │ │ - eorseq r1, r4, r0, lsl r7 │ │ │ │ + svclt 0x0000fe9d │ │ │ │ + eorseq r1, r4, r0, asr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0xb41a88 │ │ │ │ strmi r4, [sp], -r3, lsl #12 │ │ │ │ ldmdavs r2, {r3, r5, r6, r9, sl, lr} │ │ │ │ @@ -32819,17 +32819,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 1, cr15, cr8, cr10, {4} │ │ │ │ + cdp2 2, 3, cr15, cr8, cr10, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb874f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2605 @ 0xfffff5d3 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -32872,16 +32872,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf28abd70 │ │ │ │ - svclt 0x0000fdaf │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + svclt 0x0000fdcf │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -lr, lsl #1 │ │ │ │ strcs r4, [r0], #-1640 @ 0xfffff998 │ │ │ │ @@ -32927,17 +32927,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, lr, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s8 q2, q8, #2 │ │ │ │ - svclt 0x0000fd41 │ │ │ │ + svclt 0x0000fd61 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x4605b091 │ │ │ │ stcls 8, cr10, [r0], #-8 │ │ │ │ tstcs r6, #3358720 @ 0x334000 │ │ │ │ @@ -32978,15 +32978,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s8 q2, q8, #2 │ │ │ │ - svclt 0x0000fcdb │ │ │ │ + svclt 0x0000fcfb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb8152c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r0, lsr #31 │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ @@ -33025,15 +33025,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2l 2, cr15, [ip], #-552 @ 0xfffffdd8 │ │ │ │ + ldc2 2, cr15, [ip], {138} @ 0x8a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb80de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r0, lsr #31 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -33073,15 +33073,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s8 q2, q8, #2 │ │ │ │ - svclt 0x0000fc1d │ │ │ │ + svclt 0x0000fc3d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb878e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -sl, lsr #16 │ │ │ │ @ instruction: 0xf5a0b087 │ │ │ │ @@ -33121,18 +33121,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f14668 │ │ │ │ @ instruction: 0xf89df815 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - blx 0xfef6d1c2 │ │ │ │ - eorseq r1, r4, r0, lsr #14 │ │ │ │ + blx 0xff76d1c2 │ │ │ │ + eorseq r1, r4, r0, asr r7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb879ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -fp, lsr #16 │ │ │ │ @ instruction: 0xf5a0b087 │ │ │ │ strcs r7, [r0], #-712 @ 0xfffffd38 │ │ │ │ @@ -33172,18 +33172,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dffaf │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [sp, r0] │ │ │ │ - blx 0x15ed28e │ │ │ │ - eorseq r1, r4, r0, lsr #14 │ │ │ │ + blx 0x1ded28e │ │ │ │ + eorseq r1, r4, r0, asr r7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ bmi 0xb020d8 │ │ │ │ strmi r2, [lr], -r0, lsl #6 │ │ │ │ ldmdavs r2, {r2, r6, r7, r8, r9, sl, fp} │ │ │ │ @@ -33223,19 +33223,19 @@ │ │ │ │ ldc2 7, cr15, [r4, #932]! @ 0x3a4 │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff4af7f0 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vqdmlsl.s q7, d26, d1[2] │ │ │ │ - svclt 0x0000faf1 │ │ │ │ + svclt 0x0000fb11 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ - eorseq r1, r4, r0, lsr #14 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ + eorseq r1, r4, r0, asr r7 │ │ │ │ andcc r0, r1, #12416 @ 0x3080 │ │ │ │ svceq 0x00fef012 │ │ │ │ cdp 0, 0, cr13, cr7, cr14, {0} │ │ │ │ umulllt r0, r2, r0, sl │ │ │ │ bvc 0xffa2c430 │ │ │ │ blvc 0x6bf8c │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ @@ -33293,19 +33293,19 @@ │ │ │ │ stc2 7, cr15, [r8, #-932]! @ 0xfffffc5c │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ mrc2 7, 5, pc, cr14, cr0, {7} │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vqdmlsl.s q7, d26, d1[2] │ │ │ │ - svclt 0x0000fa65 │ │ │ │ + svclt 0x0000fa85 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ - eorseq r1, r4, r0, lsr #14 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ + eorseq r1, r4, r0, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stcmi 6, cr4, [r8], #-44 @ 0xffffffd4 │ │ │ │ bmi 0xa422b4 │ │ │ │ stcpl 3, cr15, [sl], {195} @ 0xc3 │ │ │ │ @@ -33342,18 +33342,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7f0a802 │ │ │ │ @ instruction: 0xf89dfe5d │ │ │ │ @ instruction: 0xf89d4009 │ │ │ │ stmdbls r1, {r3, ip, sp} │ │ │ │ vqshl.s64 q7, q0, #10 │ │ │ │ - svclt 0x0000fa03 │ │ │ │ + svclt 0x0000fa23 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87d20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9b972c │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33388,18 +33388,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mcr2 7, 0, pc, cr0, cr0, {7} @ │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ ldrb r9, [r0, r1, lsl #18] │ │ │ │ - @ instruction: 0xf9a6f28a │ │ │ │ + @ instruction: 0xf9c6f28a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9f97e4 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33435,18 +33435,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ stc2 7, cr15, [r2, #960]! @ 0x3c0 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ strb r9, [lr, r1, lsl #18] │ │ │ │ - @ instruction: 0xf948f28a │ │ │ │ + @ instruction: 0xf968f28a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9f98a0 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, sl, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33482,18 +33482,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7f0a802 │ │ │ │ @ instruction: 0xf89dfd45 │ │ │ │ @ instruction: 0xf89d4009 │ │ │ │ stmdbls r1, {r3, ip, sp} │ │ │ │ vqdmlsl.s q7, d26, d3[3] │ │ │ │ - svclt 0x0000f8eb │ │ │ │ + svclt 0x0000f90b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stcmi 6, cr4, [r8], #-44 @ 0xffffffd4 │ │ │ │ bmi 0xa425a4 │ │ │ │ stcpl 3, cr15, [sl], {195} @ 0xc3 │ │ │ │ @@ -33530,18 +33530,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ stc2l 7, cr15, [r4], #960 @ 0x3c0 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ strb r9, [pc, r1, lsl #18] │ │ │ │ - @ instruction: 0xf88af28a │ │ │ │ + @ instruction: 0xf8aaf28a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c39 │ │ │ │ stmdavs r4!, {r3, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -33595,18 +33595,18 @@ │ │ │ │ @ instruction: 0xf8cd000e │ │ │ │ svclt 0x0018c024 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ ldrb r9, [r5, r8, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ vqshl.s64 q7, , #10 │ │ │ │ - svclt 0x0000f809 │ │ │ │ + svclt 0x0000f829 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c3a │ │ │ │ stmdavs r4!, {r3, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -33661,18 +33661,18 @@ │ │ │ │ andeq lr, lr, r0, asr sl │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ andls r0, r8, #268435456 @ 0x10000000 │ │ │ │ stmdahi fp, {r1, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ ldrb r8, [r1, fp]! │ │ │ │ - @ instruction: 0xff84f289 │ │ │ │ + @ instruction: 0xffa4f289 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8821c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xac287c │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ ldmdavs r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @@ -33711,17 +33711,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfabd │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - @ instruction: 0xff20f289 │ │ │ │ + @ instruction: 0xff40f289 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb882e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb8 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldcls 2, cr9, [r2], {4} │ │ │ │ @@ -33763,16 +33763,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bd30 │ │ │ │ @ instruction: 0xf7eea806 │ │ │ │ @ instruction: 0xf89dfa55 │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ - cdp2 2, 11, cr15, cr8, cr9, {4} │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + cdp2 2, 13, cr15, cr8, cr9, {4} │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb883b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ ldrdgt pc, [ip, -pc]! @ │ │ │ │ @ instruction: 0xf8dcac04 │ │ │ │ @@ -33838,24 +33838,24 @@ │ │ │ │ stmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0230a │ │ │ │ @ instruction: 0xf89dfa7f │ │ │ │ stmdbls r3, {r0, r5, lr} │ │ │ │ stmdahi fp, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ str r8, [r9, fp]! │ │ │ │ - cdp2 2, 2, cr15, cr2, cr9, {4} │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cdp2 2, 4, cr15, cr2, cr9, {4} │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - mcr2 2, 2, pc, cr8, cr4, {2} @ │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + mcr2 2, 3, pc, cr0, cr4, {2} @ │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb884f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ teqpgt r0, pc @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dcac04 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -33921,24 +33921,24 @@ │ │ │ │ stmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0230a │ │ │ │ @ instruction: 0xf89df9d9 │ │ │ │ stmdbls r3, {r0, r5, lr} │ │ │ │ stmdahi fp, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ str r8, [r7, fp]! │ │ │ │ - ldc2l 2, cr15, [ip, #-548]! @ 0xfffffddc │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldc2 2, cr15, [ip, #548] @ 0x224 │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - stc2 2, cr15, [r2, #336]! @ 0x150 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + ldc2 2, cr15, [sl, #336]! @ 0x150 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -33982,23 +33982,23 @@ │ │ │ │ strb r3, [lr, r8] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ strtmi lr, [r1], -r9, asr #15 │ │ │ │ @ instruction: 0xf7eea802 │ │ │ │ @ instruction: 0xf89df89f │ │ │ │ strb r3, [r0, r8] │ │ │ │ - stc2 2, cr15, [r2, #-548] @ 0xfffffddc │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + stc2 2, cr15, [r2, #-548]! @ 0xfffffddc │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - stc2 2, cr15, [r8, #-336]! @ 0xfffffeb0 │ │ │ │ + stc2l 2, cr15, [r0, #-336] @ 0xfffffeb0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xac2d94 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ ldmdavs r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @@ -34037,17 +34037,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89df831 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - ldc2 2, cr15, [r4], {137} @ 0x89 │ │ │ │ + ldc2 2, cr15, [r4], #548 @ 0x224 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb887f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb8 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldcls 2, cr9, [r2], {4} │ │ │ │ @@ -34089,16 +34089,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bd30 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ @ instruction: 0xf89dffc9 │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ - stc2 2, cr15, [ip], #-548 @ 0xfffffddc │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + mcrr2 2, 8, pc, ip, cr9 @ │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ movwcs lr, #51661 @ 0xc9cd │ │ │ │ @@ -34134,17 +34134,17 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46214770 │ │ │ │ @ instruction: 0xf7ed4668 │ │ │ │ @ instruction: 0xf89dff6f │ │ │ │ ldrb r3, [fp, r0] │ │ │ │ - blx 0xff4ee192 │ │ │ │ + blx 0xffcee192 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8897c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a388 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34184,24 +34184,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - blx 0x1bee25a │ │ │ │ + blx 0xfe3ee25a │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x171cf8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d28, d28 │ │ │ │ - svclt 0x0000fdd9 │ │ │ │ + svclt 0x0000fdf1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ - eorseq r1, r4, r8, asr #14 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ + eorseq r1, r4, r8, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc3a46c │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34241,23 +34241,23 @@ │ │ │ │ tstcs r7, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ cdp2 7, 1, cr15, cr4, cr8, {7} │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vqshl.s64 q7, q1, #9 │ │ │ │ - strdcs pc, [r0], -sp │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, sp, lsl fp @ │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - stc2l 2, cr15, [r8, #-112]! @ 0xffffff90 │ │ │ │ + stc2 2, cr15, [r0, #112] @ 0x70 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ - eorseq r1, r4, r8, asr #14 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ + eorseq r1, r4, r8, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x460b4c33 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r4, r2, lsr sl │ │ │ │ @@ -34299,24 +34299,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #52, 6 @ 0xd0000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r0, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r0, fp, lsr #32] │ │ │ │ - blx 0xfe26e424 │ │ │ │ + blx 0xfea6e424 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x171ec4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d28, d28 │ │ │ │ - svclt 0x0000fcf3 │ │ │ │ + svclt 0x0000fd0b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ - eorseq r1, r4, r8, asr #14 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ + eorseq r1, r4, r8, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a638 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34356,24 +34356,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #469762048 @ 0x1c000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - blx 0x5ee508 │ │ │ │ + blx 0xdee508 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x171fa8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d28, d28 │ │ │ │ - svclt 0x0000fc81 │ │ │ │ + svclt 0x0000fc99 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r8, asr #14 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ + eorseq r1, r4, r8, ror r7 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ bmi 0xbba724 │ │ │ │ @@ -34413,23 +34413,23 @@ │ │ │ │ stmiavc r1!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ mrrc2 7, 14, pc, lr, cr14 @ │ │ │ │ rscle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf0438823 │ │ │ │ eorhi r0, r3, r0, lsl r3 │ │ │ │ vqshl.s64 q7, q6, #9 │ │ │ │ - andcs pc, r0, r5, lsr #19 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, r5, asr #19 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - ldc2 2, cr15, [r0], {28} │ │ │ │ + stc2 2, cr15, [r8], #-112 @ 0xffffff90 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ - eorseq r1, r4, r0, ror #14 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ + mlaseq r4, r0, r7, r1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -34460,34 +34460,34 @@ │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavc r2!, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ vrhadd.s8 d18, d1, d24 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ stmdage r2, {r2, r4, r5, r8, r9} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xf8d378a1 │ │ │ │ @ instruction: 0xf7ee22f8 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdahi r3!, {r3, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r3, r3, lsr #32] │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ vqshl.s64 q7, , #9 │ │ │ │ - andcs pc, r0, pc, lsr #18 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, pc, asr #18 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - blx 0xfe6ee53a │ │ │ │ + blx 0xfecee53a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #14 │ │ │ │ + mlaseq r4, r0, r7, r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31de0 │ │ │ │ addlt r7, ip, pc, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r0, lsr #22 │ │ │ │ @@ -34514,21 +34514,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8daf289 │ │ │ │ + @ instruction: 0xf8faf289 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31e84 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34555,22 +34555,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf888f289 │ │ │ │ + @ instruction: 0xf8a8f289 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31f2c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34597,22 +34597,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf289bd70 │ │ │ │ - svclt 0x0000f835 │ │ │ │ + svclt 0x0000f855 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb890cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31fd4 │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34638,21 +34638,21 @@ │ │ │ │ blls 0x30bf98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffe2f288 │ │ │ │ + @ instruction: 0xf802f289 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8916c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32074 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34679,22 +34679,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff90f288 │ │ │ │ + @ instruction: 0xffb0f288 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3211c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34721,22 +34721,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000ff3d │ │ │ │ + svclt 0x0000ff5d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb892bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x321c4 │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34762,21 +34762,21 @@ │ │ │ │ blls 0x30c188 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 14, cr15, cr10, cr8, {4} │ │ │ │ + @ instruction: 0xff0af288 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8935c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad7e4 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @ instruction: 0x461d4a1f │ │ │ │ @@ -34802,20 +34802,20 @@ │ │ │ │ blls 0x30c228 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 9, cr15, cr10, cr8, {4} │ │ │ │ + cdp2 2, 11, cr15, cr10, cr8, {4} │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb893fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad884 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -34842,20 +34842,20 @@ │ │ │ │ blls 0x30c2c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000fe4b │ │ │ │ + svclt 0x0000fe6b │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8949c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad924 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -34881,21 +34881,21 @@ │ │ │ │ blmi 0x3b0b18 │ │ │ │ blls 0x30c368 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [ip, #544]! @ 0x220 │ │ │ │ + cdp2 2, 1, cr15, cr12, cr8, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8953c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32444 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -34923,22 +34923,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r8, #544]! @ 0x220 │ │ │ │ + stc2l 2, cr15, [r8, #544] @ 0x220 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb895e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x324ec │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34965,22 +34965,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r4, #-544] @ 0xfffffde0 │ │ │ │ + ldc2l 2, cr15, [r4, #-544]! @ 0xfffffde0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8968c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32594 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -35007,22 +35007,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000fd01 │ │ │ │ + svclt 0x0000fd21 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3263c │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -35048,21 +35048,21 @@ │ │ │ │ blls 0x30c600 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [lr], #544 @ 0x220 │ │ │ │ + stc2l 2, cr15, [lr], {136} @ 0x88 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb897d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8364dc │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35090,17 +35090,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000fc5b │ │ │ │ + svclt 0x0000fc7b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8986c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x876574 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35129,17 +35129,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [ip], {136} @ 0x88 │ │ │ │ + stc2 2, cr15, [ip], #-544 @ 0xfffffde0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x836610 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35167,17 +35167,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000fbc1 │ │ │ │ + svclt 0x0000fbe1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb899a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f66a8 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35204,17 +35204,17 @@ │ │ │ │ blls 0x30c870 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1def246 │ │ │ │ + blx 0xfe5ef246 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x87673c │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35243,17 +35243,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xa6f2e2 │ │ │ │ + blx 0x126f2e2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8367d8 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35281,17 +35281,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000fadd │ │ │ │ + svclt 0x0000fafd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6870 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35318,17 +35318,17 @@ │ │ │ │ blls 0x30ca38 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe4ef40c │ │ │ │ + blx 0xfecef40c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x844238 │ │ │ │ strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @@ -35358,16 +35358,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000fa43 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + svclt 0x0000fa63 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7c42d8 │ │ │ │ @@ -35396,16 +35396,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9f6f288 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + blx 0x5ef544 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7c4370 │ │ │ │ @@ -35434,16 +35434,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000f9ab │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + svclt 0x0000f9cb │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -35476,17 +35476,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf956f288 │ │ │ │ + @ instruction: 0xf976f288 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35518,17 +35518,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ - svclt 0x0000f903 │ │ │ │ + svclt 0x0000f923 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ @ instruction: 0xf8dd4815 │ │ │ │ stmib sp, {r4, r5, lr, pc}^ │ │ │ │ @@ -35547,15 +35547,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf8c8f288 │ │ │ │ + @ instruction: 0xf8e8f288 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb89f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c31 │ │ │ │ stmdavs r4!, {r3, r4, sl, fp} │ │ │ │ @@ -35596,23 +35596,23 @@ │ │ │ │ @ instruction: 0xf06f3029 │ │ │ │ andls r4, ip, #0, 6 │ │ │ │ vcgt.u8 d25, d2, d11 │ │ │ │ andls r0, sp, r0, lsl #6 │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ strb r3, [r7, r8, lsr #32] │ │ │ │ - @ instruction: 0xf866f288 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf886f288 │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf88cf253 │ │ │ │ + @ instruction: 0xf8a4f253 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c31 │ │ │ │ stmdavs r4!, {r3, r4, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -35651,24 +35651,24 @@ │ │ │ │ eorcc pc, r9, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ movwls r9, #45580 @ 0xb20c │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ stmib sp, {r0, r2, r3, ip, pc}^ │ │ │ │ movwcs r3, #21262 @ 0x530e │ │ │ │ eorcc pc, r8, sp, lsl #17 │ │ │ │ - vqdmlsl.s q7, d23, d0[2] │ │ │ │ - vrecps.f32 , , │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q7, d24, d0[2] │ │ │ │ + vtst.8 d31, d15, d7 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xf2fec │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000f81d │ │ │ │ + svclt 0x0000f835 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fbf58 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32f68 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35695,22 +35695,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000ffa1 │ │ │ │ + svclt 0x0000ffc1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c000 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33010 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35736,21 +35736,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff4ef287 │ │ │ │ + @ instruction: 0xff6ef287 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c0a0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x330b0 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35776,21 +35776,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000feff │ │ │ │ + svclt 0x0000ff1f │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fc140 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33150 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35817,22 +35817,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fead │ │ │ │ + svclt 0x0000fecd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c1e8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x331f8 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35858,21 +35858,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 5, cr15, cr10, cr7, {4} │ │ │ │ + cdp2 2, 7, cr15, cr10, cr7, {4} │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a47c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c288 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33298 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35898,21 +35898,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fe0b │ │ │ │ + svclt 0x0000fe2b │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x33354 │ │ │ │ @ instruction: 0x46117b1f │ │ │ │ strcs r4, [r0], #-2593 @ 0xfffff5df │ │ │ │ @@ -35939,21 +35939,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, lr, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r8, #540]! @ 0x21c │ │ │ │ + ldc2l 2, cr15, [r8, #540] @ 0x21c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a5c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x333fc │ │ │ │ @ instruction: 0x46117b1f │ │ │ │ @@ -35981,21 +35981,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fd65 │ │ │ │ + svclt 0x0000fd85 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x334a4 │ │ │ │ @ instruction: 0x46117b1d │ │ │ │ @@ -36022,20 +36022,20 @@ │ │ │ │ blls 0x38d538 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #14 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r2, #-540] @ 0xfffffde4 │ │ │ │ + ldc2 2, cr15, [r2, #-540]! @ 0xfffffde4 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -36068,17 +36068,17 @@ │ │ │ │ blls 0x50d5f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, r4, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fcb7 │ │ │ │ + svclt 0x0000fcd7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -36109,17 +36109,17 @@ │ │ │ │ blmi 0x231a60 │ │ │ │ blls 0x50d698 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #20 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r4], #-540 @ 0xfffffde4 │ │ │ │ + stc2 2, cr15, [r4], {135} @ 0x87 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @@ -36136,15 +36136,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2 2, cr15, [lr], #-540 @ 0xfffffde4 │ │ │ │ + mcrr2 2, 8, pc, lr, cr7 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -36184,23 +36184,23 @@ │ │ │ │ tstcs r5, sl, lsl #4 │ │ │ │ @ instruction: 0xf88d930b │ │ │ │ @ instruction: 0xf06f1020 │ │ │ │ movwls r4, #37632 @ 0x9300 │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ vqdmlsl.s q7, d23, d3[1] │ │ │ │ - vqdmulh.s , , │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vqdmulh.s , , │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xf383c │ │ │ │ vqsub.s16 q9, q1, │ │ │ │ - svclt 0x0000fbf5 │ │ │ │ + svclt 0x0000fc0d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c2f │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -36238,23 +36238,23 @@ │ │ │ │ andls r4, sl, #738197504 @ 0x2c000000 │ │ │ │ movwls r2, #45317 @ 0xb105 │ │ │ │ eorne pc, r0, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strb r3, [r8, ip, lsl #6] │ │ │ │ - blx 0x18f026a │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfe0f026a │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0xfe2701ae │ │ │ │ + blx 0xfe8701ae │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aa74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x83777c │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36282,17 +36282,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fb0b │ │ │ │ + svclt 0x0000fb2b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ab0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x877814 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36321,17 +36321,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfef703b4 │ │ │ │ + blx 0xff7703b4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8378b0 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36359,17 +36359,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fa71 │ │ │ │ + svclt 0x0000fa91 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ac40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7948 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36396,17 +36396,17 @@ │ │ │ │ blls 0x30db10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x9f04e0 │ │ │ │ + blx 0x11f04e0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8acd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fcae0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33af0 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36433,22 +36433,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000f9dd │ │ │ │ + svclt 0x0000f9fd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ad7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fcb88 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33b98 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36475,22 +36475,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000f989 │ │ │ │ + svclt 0x0000f9a9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ae24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87cc30 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33c40 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36516,21 +36516,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf936f287 │ │ │ │ + @ instruction: 0xf956f287 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8aec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87ccd0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33ce0 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36556,21 +36556,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000f8e7 │ │ │ │ + svclt 0x0000f907 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8af64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrmi r4, [r4], -ip, lsl #13 │ │ │ │ bmi 0x6855d8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -36593,16 +36593,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf89cf287 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + @ instruction: 0xf8bcf287 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8afe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrmi r4, [r4], -ip, lsl #13 │ │ │ │ bmi 0x68565c │ │ │ │ @@ -36626,16 +36626,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000f85b │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + svclt 0x0000f87b │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x33f94 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -36661,20 +36661,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf814f287 │ │ │ │ + @ instruction: 0xf834f287 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3402c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36699,20 +36699,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffc8f286 │ │ │ │ + @ instruction: 0xffe8f286 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x340c4 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36737,20 +36737,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000ff7d │ │ │ │ + svclt 0x0000ff9d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3415c │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36774,19 +36774,19 @@ │ │ │ │ blls 0x28e0f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff32f286 │ │ │ │ + @ instruction: 0xff52f286 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x341ec │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36811,20 +36811,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 14, cr15, cr8, cr6, {4} │ │ │ │ + @ instruction: 0xff08f286 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34284 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36849,20 +36849,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fe9d │ │ │ │ + svclt 0x0000febd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b3f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3431c │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36886,19 +36886,19 @@ │ │ │ │ blls 0x28e2b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 5, cr15, cr2, cr6, {4} │ │ │ │ + cdp2 2, 7, cr15, cr2, cr6, {4} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72f90c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ bmi 0x705b0c │ │ │ │ @@ -36922,18 +36922,18 @@ │ │ │ │ blls 0x28e348 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 0, cr15, cr10, cr6, {4} │ │ │ │ + cdp2 2, 2, cr15, cr10, cr6, {4} │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72f99c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -36958,18 +36958,18 @@ │ │ │ │ blls 0x28e3d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fdc3 │ │ │ │ + svclt 0x0000fde3 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72fa2c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -36993,19 +36993,19 @@ │ │ │ │ blmi 0x332ee0 │ │ │ │ blls 0x28e468 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [ip, #-536]! @ 0xfffffde8 │ │ │ │ + ldc2 2, cr15, [ip, #536] @ 0x218 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3455c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -37031,20 +37031,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r0, #-536]! @ 0xfffffde8 │ │ │ │ + ldc2l 2, cr15, [r0, #-536] @ 0xfffffde8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x345f4 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -37069,20 +37069,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r4], #536 @ 0x218 │ │ │ │ + stc2 2, cr15, [r4, #-536] @ 0xfffffde8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3468c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -37107,20 +37107,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fc99 │ │ │ │ + svclt 0x0000fcb9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34724 │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -37144,19 +37144,19 @@ │ │ │ │ blls 0x28e6c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mcrr2 2, 8, pc, lr, cr6 @ │ │ │ │ + stc2l 2, cr15, [lr], #-536 @ 0xfffffde8 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7785b4 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37181,17 +37181,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fc05 │ │ │ │ + svclt 0x0000fc25 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778640 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37216,17 +37216,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfeff11ae │ │ │ │ + blx 0xff7f11ae │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7786cc │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37251,17 +37251,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fb79 │ │ │ │ + svclt 0x0000fb99 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ba30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778758 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37286,17 +37286,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fb33 │ │ │ │ + svclt 0x0000fb53 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8babc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7787e4 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37321,17 +37321,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xffb71350 │ │ │ │ + blx 0x371352 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bb48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778870 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37356,17 +37356,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000faa7 │ │ │ │ + svclt 0x0000fac7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bbd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7788fc │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37391,17 +37391,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fa61 │ │ │ │ + svclt 0x0000fa81 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bc60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x74629c │ │ │ │ strls r4, [r4, #-1569] @ 0xfffff9df │ │ │ │ @@ -37427,16 +37427,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fa19 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + svclt 0x0000fa39 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bcf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x70632c │ │ │ │ @@ -37462,16 +37462,16 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9d2f286 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + @ instruction: 0xf9f2f286 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7063b8 │ │ │ │ @@ -37497,16 +37497,16 @@ │ │ │ │ blls 0x28ec44 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf98cf286 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + @ instruction: 0xf9acf286 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8be08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37536,17 +37536,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf93ef286 │ │ │ │ + @ instruction: 0xf95ef286 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37575,17 +37575,17 @@ │ │ │ │ blmi 0x234598 │ │ │ │ blls 0x48ed80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #18 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8f0f286 │ │ │ │ + @ instruction: 0xf910f286 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ @ instruction: 0xf8dd4815 │ │ │ │ stmib sp, {r4, r5, lr, pc}^ │ │ │ │ @@ -37604,15 +37604,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf8b6f286 │ │ │ │ + @ instruction: 0xf8d6f286 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8bfb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7bddbc │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34dcc │ │ │ │ @@ -37638,19 +37638,19 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000f873 │ │ │ │ + svclt 0x0000f893 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77de50 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34e60 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37674,19 +37674,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf82af286 │ │ │ │ + @ instruction: 0xf84af286 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77dee0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34ef0 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37709,20 +37709,20 @@ │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000ffe3 │ │ │ │ + vmov.i32 d11, #6356991 @ 0x0060ffff │ │ │ │ + svclt 0x0000f803 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fdf70 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34f80 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37747,20 +37747,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000ff99 │ │ │ │ + svclt 0x0000ffb9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c1fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e008 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35018 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37784,19 +37784,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff4ef285 │ │ │ │ + @ instruction: 0xff6ef285 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e098 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x350a8 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37820,19 +37820,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000ff07 │ │ │ │ + svclt 0x0000ff27 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x7707a8 │ │ │ │ strcs r4, [r0], #-2589 @ 0xfffff5e3 │ │ │ │ @@ -37857,19 +37857,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 11, cr15, cr12, cr5, {4} │ │ │ │ + cdp2 2, 13, cr15, cr12, cr5, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x770840 │ │ │ │ @@ -37895,19 +37895,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fe71 │ │ │ │ + svclt 0x0000fe91 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x6f08d8 │ │ │ │ @@ -37932,18 +37932,18 @@ │ │ │ │ blls 0x30f310 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 2, cr15, cr6, cr5, {4} │ │ │ │ + cdp2 2, 4, cr15, cr6, cr5, {4} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37973,17 +37973,17 @@ │ │ │ │ blls 0x48f3b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, r2, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fdd5 │ │ │ │ + svclt 0x0000fdf5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -38012,17 +38012,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fd87 │ │ │ │ + svclt 0x0000fda7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @@ -38039,15 +38039,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2l 2, cr15, [r0, #-532] @ 0xfffffdec │ │ │ │ + ldc2l 2, cr15, [r0, #-532]! @ 0xfffffdec │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7793a4 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @@ -38073,17 +38073,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fd0d │ │ │ │ + svclt 0x0000fd2d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x779430 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38108,17 +38108,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r6], {133} @ 0x85 │ │ │ │ + stc2l 2, cr15, [r6], #532 @ 0x214 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7794bc │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38143,17 +38143,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fc81 │ │ │ │ + svclt 0x0000fca1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x779548 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38178,17 +38178,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fc3b │ │ │ │ + svclt 0x0000fc5b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe6b8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x356c8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38213,20 +38213,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fbf5 │ │ │ │ + svclt 0x0000fc15 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe750 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35760 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38251,20 +38251,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fba9 │ │ │ │ + svclt 0x0000fbc9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c9dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e7e8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x357f8 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38288,19 +38288,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x17f226a │ │ │ │ + blx 0x1ff226a │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ca6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e878 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35888 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38324,19 +38324,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fb17 │ │ │ │ + svclt 0x0000fb37 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ b 0x14489e8 │ │ │ │ stmdavs r4!, {r0, sl, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ @@ -38389,17 +38389,17 @@ │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andne pc, r1, sp, lsl #17 │ │ │ │ subeq lr, r0, r0, ror #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ @ instruction: 0xd1ae2800 │ │ │ │ vqdmlsl.s q7, d21, d3[6] │ │ │ │ - svclt 0x0000fa95 │ │ │ │ + svclt 0x0000fab5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cbf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe39980 │ │ │ │ ldrmi fp, [r6], r6, lsl #1 │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -38451,17 +38451,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdad4 │ │ │ │ blx 0xfecf67e0 │ │ │ │ blcs 0x74ce4 │ │ │ │ strb sp, [ip, pc, lsr #3]! │ │ │ │ - blx 0x6724f4 │ │ │ │ + blx 0xe724f4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ccf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe39a78 │ │ │ │ ldrmi fp, [r6], r6, lsl #1 │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -38513,17 +38513,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdbcc │ │ │ │ blx 0xfecf68d8 │ │ │ │ blcs 0x74ddc │ │ │ │ strb sp, [ip, pc, lsr #3]! │ │ │ │ - @ instruction: 0xf99cf285 │ │ │ │ + @ instruction: 0xf9bcf285 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cde8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldmdbmi r0!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38568,17 +38568,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ @ instruction: 0xd1bd2b00 │ │ │ │ vqdmlsl.s q7, d21, d1[7] │ │ │ │ - svclt 0x0000f92f │ │ │ │ + svclt 0x0000f94f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39c4c │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38622,17 +38622,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdd80 │ │ │ │ blx 0xfecf6a8c │ │ │ │ blcs 0x72790 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xf8c2f285 │ │ │ │ + @ instruction: 0xf8e2f285 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cf9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39d24 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38676,17 +38676,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fde58 │ │ │ │ blx 0xfecf6b64 │ │ │ │ blcs 0x72868 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xf856f285 │ │ │ │ + @ instruction: 0xf876f285 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39dfc │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38730,17 +38730,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdf30 │ │ │ │ blx 0xfecf6c3c │ │ │ │ blcs 0x72940 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xffeaf284 │ │ │ │ + @ instruction: 0xf80af285 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, r8, lsl #2 │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -38748,15 +38748,15 @@ │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ @ instruction: 0xf8b3b9da │ │ │ │ @ instruction: 0xf01ee000 │ │ │ │ andsle r0, r6, r0, lsl pc │ │ │ │ mul r2, r3, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ vand d29, d6, d1 │ │ │ │ - blmi 0xdf4060 │ │ │ │ + blmi 0xdf40c0 │ │ │ │ blls 0x18fff0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r2, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38802,17 +38802,17 @@ │ │ │ │ mrc2 7, 2, pc, cr10, cr14, {6} │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vqshl.s64 d14, d5, #4 │ │ │ │ - svclt 0x0000ff5b │ │ │ │ + svclt 0x0000ff7b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf6b │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf65 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -38824,15 +38824,15 @@ │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xf893d016 │ │ │ │ @ instruction: 0xf1bee002 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - @ instruction: 0xff9ef245 │ │ │ │ + @ instruction: 0xffb6f245 │ │ │ │ ldmdavs sl, {r0, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r1, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -38870,17 +38870,17 @@ │ │ │ │ ldc2l 7, cr15, [r2, #888] @ 0x378 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vabdl.s8 q7, d20, d22 │ │ │ │ - svclt 0x0000fed3 │ │ │ │ + svclt 0x0000fef3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a104 │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38928,17 +38928,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe142244 │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #10 │ │ │ │ - cdp2 2, 5, cr15, cr14, cr4, {4} │ │ │ │ + cdp2 2, 7, cr15, cr14, cr4, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a1ec │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38986,17 +38986,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe14232c │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #10 │ │ │ │ - stc2l 2, cr15, [sl, #528]! @ 0x210 │ │ │ │ + cdp2 2, 0, cr15, cr10, cr4, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, ip, lsl #2 │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -39004,15 +39004,15 @@ │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ @ instruction: 0xf8b3b9d2 │ │ │ │ @ instruction: 0xf01ee000 │ │ │ │ andsle r0, r5, r0, lsl pc │ │ │ │ mul r2, r3, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ vand d29, d5, d0 │ │ │ │ - blmi 0xe35868 │ │ │ │ + blmi 0xe358c8 │ │ │ │ blls 0x1903f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -39059,17 +39059,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c454 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vqshl.s64 d14, d3, #4 │ │ │ │ - svclt 0x0000fd59 │ │ │ │ + svclt 0x0000fd79 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46130fd8 │ │ │ │ addlt r4, r8, pc, lsr sl │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @@ -39129,17 +39129,17 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c574 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vqshl.s64 d14, d6, #4 │ │ │ │ - svclt 0x0000fccd │ │ │ │ + svclt 0x0000fced │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46130fd8 │ │ │ │ addlt r4, r8, pc, lsr sl │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @@ -39199,31 +39199,31 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c68c │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vqshl.s64 d14, d6, #4 │ │ │ │ - svclt 0x0000fc41 │ │ │ │ + svclt 0x0000fc61 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r0, ror #31 │ │ │ │ addlt r4, r6, r8, lsr sl │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xf893d015 │ │ │ │ @ instruction: 0xf1bee002 │ │ │ │ tstle r0, r0, lsl #30 │ │ │ │ - blx 0xfe4f2fe6 │ │ │ │ + blx 0xfeaf2fe6 │ │ │ │ ldmdavs sl, {r1, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r3, asr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39262,17 +39262,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c780 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vabdl.s8 q7, d20, d20 │ │ │ │ - svclt 0x0000fbc3 │ │ │ │ + svclt 0x0000fbe3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xdba704 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39322,17 +39322,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #8 │ │ │ │ - blx 0x12f328e │ │ │ │ + blx 0x1af328e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8da8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xdba7f4 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39382,17 +39382,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #8 │ │ │ │ - blx 0xff4f337c │ │ │ │ + blx 0xffcf337c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8db7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ b 0x1449a68 │ │ │ │ stmdavs r4!, {r0, sl, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ @@ -39445,17 +39445,17 @@ │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andne pc, r1, sp, lsl #17 │ │ │ │ subeq lr, r0, r0, ror #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ @ instruction: 0xd1ae2800 │ │ │ │ vqdmlsl.s q7, d20, d3[6] │ │ │ │ - svclt 0x0000fa55 │ │ │ │ + svclt 0x0000fa75 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf7d │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf77 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -39593,15 +39593,15 @@ │ │ │ │ b 0x11c8724 │ │ │ │ blx 0xbb7ca8 │ │ │ │ ldrbtmi pc, [r0], r5, lsl #4 @ │ │ │ │ blx 0x3c7930 │ │ │ │ strb pc, [pc, -r1, lsl #28]! @ │ │ │ │ @ instruction: 0xf183fab3 │ │ │ │ strb r3, [r5, r0, lsr #2]! │ │ │ │ - @ instruction: 0xf92cf284 │ │ │ │ + @ instruction: 0xf94cf284 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8dec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, fp, r0, asr #1 │ │ │ │ andcs r4, r0, #17825792 @ 0x1100000 │ │ │ │ @@ -39646,15 +39646,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vqdmlsl.s q7, d20, d2[7] │ │ │ │ - svclt 0x0000f8c3 │ │ │ │ + svclt 0x0000f8e3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8df98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbace0 │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ ldmdavs fp, {sl, fp} │ │ │ │ @@ -39697,15 +39697,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vqdmlsl.s q7, d20, d2[7] │ │ │ │ - svclt 0x0000f85d │ │ │ │ + svclt 0x0000f87d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, fp, r0, asr #1 │ │ │ │ andcs r4, r0, #17825792 @ 0x1100000 │ │ │ │ @@ -39749,16 +39749,16 @@ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ - vqdmlsl.s q7, d19, d2[7] │ │ │ │ - svclt 0x0000fff3 │ │ │ │ + vqdmlsl.s q7, d20, d2[7] │ │ │ │ + svclt 0x0000f813 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbae80 │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ ldmdavs fp, {sl, fp} │ │ │ │ @@ -39801,15 +39801,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vqdmlsl.s q7, d19, d2[7] │ │ │ │ - svclt 0x0000ff8d │ │ │ │ + svclt 0x0000ffad │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi lr!, {r2, r3, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39853,17 +39853,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ msreq CPSR_, #-2147483645 @ 0x80000003 │ │ │ │ vqshl.s64 d14, d25, #3 │ │ │ │ - svclt 0x0000ff25 │ │ │ │ + svclt 0x0000ff45 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbmi r8!, {r0, r1, r3, r9, sl, lr} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -39901,17 +39901,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi fp, [r3], -r0, lsl #26 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ vqshl.s64 q7, q4, #3 │ │ │ │ - svclt 0x0000fec5 │ │ │ │ + svclt 0x0000fee5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbmi r8!, {r0, r1, r3, r9, sl, lr} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -39949,17 +39949,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi fp, [r3], -r0, lsl #26 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ vqshl.s64 q7, q4, #3 │ │ │ │ - svclt 0x0000fe65 │ │ │ │ + svclt 0x0000fe85 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stmdbmi r6!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -39994,17 +39994,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec666f0 │ │ │ │ @ instruction: 0xf10efe80 │ │ │ │ strb r0, [r6, r0, lsr #28] │ │ │ │ - cdp2 2, 0, cr15, cr10, cr3, {4} │ │ │ │ + cdp2 2, 2, cr15, cr10, cr3, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40030,17 +40030,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r2, #524] @ 0x20c │ │ │ │ + stc2l 2, cr15, [r2, #524]! @ 0x20c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e59c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40066,17 +40066,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [sl, #-524]! @ 0xfffffdf4 │ │ │ │ + ldc2 2, cr15, [sl, #524] @ 0x20c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40102,30 +40102,30 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r2, #-524]! @ 0xfffffdf4 │ │ │ │ + ldc2l 2, cr15, [r2, #-524] @ 0xfffffdf4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ ldrdlt ip, [r6], r0 │ │ │ │ @ instruction: 0xf8dc4686 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ ldmdahi ip, {r1, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [r3, #-1764] @ 0xfffff91c │ │ │ │ stmiblt ip, {r2, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ - ldc2l 2, cr15, [ip, #-272]! @ 0xfffffef0 │ │ │ │ + ldc2 2, cr15, [r4, #272] @ 0x110 │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, fp, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -40160,17 +40160,17 @@ │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ blx 0xfef754f2 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ vabdl.s8 q7, d19, d28 │ │ │ │ - svclt 0x0000fcbf │ │ │ │ + svclt 0x0000fcdf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb52c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmiblt r1, {r8, r9}^ │ │ │ │ @@ -40212,17 +40212,17 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe90434c │ │ │ │ blx 0x3828c │ │ │ │ b 0x1373690 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [ip, r2, lsl #28] │ │ │ │ - mrrc2 2, 8, pc, r6, cr3 @ │ │ │ │ + ldc2l 2, cr15, [r6], #-524 @ 0xfffffdf4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb5fc │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmiblt r1, {r8, r9}^ │ │ │ │ @@ -40264,31 +40264,31 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe90441c │ │ │ │ blx 0x3835c │ │ │ │ b 0x1373760 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [ip, r2, lsl #28] │ │ │ │ - blx 0xffbf4142 │ │ │ │ + stc2 2, cr15, [lr], {131} @ 0x83 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb6cc │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r6], r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r6, r0, lsl pc │ │ │ │ mulgt r2, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vand d29, d4, d1 │ │ │ │ - blmi 0x976850 │ │ │ │ + blmi 0x9768b0 │ │ │ │ blls 0x1917e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle lr, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40316,17 +40316,17 @@ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ @ instruction: 0xe7be4318 │ │ │ │ stc2 10, cr15, [lr], {190} @ 0xbe @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vqshl.s64 q7, , #3 │ │ │ │ - svclt 0x0000fb87 │ │ │ │ + svclt 0x0000fba7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ea14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8fb79c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40357,17 +40357,17 @@ │ │ │ │ bmi 0x24922c │ │ │ │ @ instruction: 0xf7dd9303 │ │ │ │ ldmib sp, {r0, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #6 │ │ │ │ - blx 0xd742b6 │ │ │ │ + blx 0x15742b6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8eab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8fb840 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40398,30 +40398,30 @@ │ │ │ │ bmi 0x2492d0 │ │ │ │ @ instruction: 0xf7dd9303 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #6 │ │ │ │ - blx 0xff8f4358 │ │ │ │ + blx 0xf435a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eb5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ ldrdlt ip, [r6], r4 │ │ │ │ @ instruction: 0xf8dc4686 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ ldmdahi ip, {r1, r3, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [r2, #-1764] @ 0xfffff91c │ │ │ │ stmiblt r4, {r2, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ - blx 0xbf4298 │ │ │ │ + blx 0x11f4298 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sp, asr #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40457,17 +40457,17 @@ │ │ │ │ stmdbls r3, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ bls 0x949e4 │ │ │ │ vmlal.u8 , d1, d2 │ │ │ │ b 0xf7e78 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ vabdl.s8 q7, d19, d26 │ │ │ │ - svclt 0x0000fa6d │ │ │ │ + svclt 0x0000fa8d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ec48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc3b9b0 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmiblt r9, {r8, r9}^ │ │ │ │ @@ -40511,17 +40511,17 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe9047f8 │ │ │ │ blx 0x38738 │ │ │ │ b 0x1373b3c │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [r9, r2, lsl #28] │ │ │ │ - blx 0x7451c │ │ │ │ + blx 0x87451c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ed20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc3ba88 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmiblt r9, {r8, r9}^ │ │ │ │ @@ -40565,31 +40565,31 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe9048d0 │ │ │ │ blx 0x38810 │ │ │ │ b 0x1373c14 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [r9, r2, lsl #28] │ │ │ │ - @ instruction: 0xf994f283 │ │ │ │ + @ instruction: 0xf9b4f283 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8edf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbfbb80 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r6], r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r5, r0, lsl pc │ │ │ │ mulgt r2, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vand d29, d4, d0 │ │ │ │ - blmi 0x9b5fa4 │ │ │ │ + blmi 0x9b6004 │ │ │ │ blls 0x191c94 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_irq │ │ │ │ andcs fp, r0, #7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @@ -40618,17 +40618,17 @@ │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ @ instruction: 0xe7bc4319 │ │ │ │ stc2 10, cr15, [lr], {190} @ 0xbe @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vqshl.s64 q7, q1, #3 │ │ │ │ - svclt 0x0000f92b │ │ │ │ + svclt 0x0000f94b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8eecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x97bc34 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40661,17 +40661,17 @@ │ │ │ │ @ instruction: 0xffd4f7dc │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #4 │ │ │ │ - @ instruction: 0xf8d4f283 │ │ │ │ + @ instruction: 0xf8f4f283 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ef78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x97bce0 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40704,17 +40704,17 @@ │ │ │ │ @ instruction: 0xff7ef7dc │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #4 │ │ │ │ - @ instruction: 0xf87ef283 │ │ │ │ + @ instruction: 0xf89ef283 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8f024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi lr!, {r2, r3, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -40757,17 +40757,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ msreq CPSR_, #-2147483645 @ 0x80000003 │ │ │ │ vqshl.s64 d14, d25, #3 │ │ │ │ - svclt 0x0000f815 │ │ │ │ + svclt 0x0000f835 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf91 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf8b │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -40811,17 +40811,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec673b4 │ │ │ │ @ instruction: 0xf10efe80 │ │ │ │ strb r0, [r6, r0, lsr #28] │ │ │ │ - @ instruction: 0xffa8f282 │ │ │ │ + @ instruction: 0xffc8f282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f1d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40847,17 +40847,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff60f282 │ │ │ │ + @ instruction: 0xff80f282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40883,17 +40883,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff18f282 │ │ │ │ + @ instruction: 0xff38f282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40919,17 +40919,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 13, cr15, cr0, cr2, {4} │ │ │ │ + cdp2 2, 15, cr15, cr0, cr2, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [fp], r0 @ │ │ │ │ @ instruction: 0xc094f8df │ │ │ │ @ instruction: 0xf8dc2100 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -40963,15 +40963,15 @@ │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfece7614 │ │ │ │ smlawbcc r0, r2, r1, pc @ │ │ │ │ vqdmlsl.s q7, d18, d3[3] │ │ │ │ - svclt 0x0000fe79 │ │ │ │ + svclt 0x0000fe99 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb889f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r0, asr #31 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -41051,15 +41051,15 @@ │ │ │ │ @ instruction: 0xf1c34322 │ │ │ │ blx 0x8793e8 │ │ │ │ msrmi CPSR_x, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf1c34099 │ │ │ │ @ instruction: 0xe78f037f │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldr r3, [r3, r0, lsr #6]! │ │ │ │ - stc2l 2, cr15, [r8, #520] @ 0x208 │ │ │ │ + stc2l 2, cr15, [r8, #520]! @ 0x208 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf7e92300 │ │ │ │ svclt 0x0000bd41 │ │ │ │ @ instruction: 0xf7e92302 │ │ │ │ svclt 0x0000bd3d │ │ │ │ @ instruction: 0xf7e92306 │ │ │ │ svclt 0x0000bd39 │ │ │ │ @@ -41255,17 +41255,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2 2, cr15, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + mrrc2 2, 8, pc, r0, cr2 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41316,17 +41316,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfedf51ae │ │ │ │ + blx 0xff5f51ae │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41377,17 +41377,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xf752a2 │ │ │ │ + blx 0x17752a2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb8906c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41438,17 +41438,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xff0f5394 │ │ │ │ + blx 0xff8f5394 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41499,17 +41499,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x1275488 │ │ │ │ + blx 0x1a75488 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41560,17 +41560,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf9cef282 │ │ │ │ + @ instruction: 0xf9eef282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41621,17 +41621,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf954f282 │ │ │ │ + @ instruction: 0xf974f282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb8943c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41682,17 +41682,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf8daf282 │ │ │ │ + @ instruction: 0xf8faf282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ @ instruction: 0xf7e12300 │ │ │ │ svclt 0x0000be75 │ │ │ │ @ instruction: 0xf7e12301 │ │ │ │ svclt 0x0000be71 │ │ │ │ svcmi 0x00fff010 │ │ │ │ @ instruction: 0xf030d105 │ │ │ │ andle r4, r2, r0, lsl #6 │ │ │ │ @@ -41923,24 +41923,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfb4f │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - cdp2 2, 15, cr15, cr8, cr1, {4} │ │ │ │ + @ instruction: 0xff18f281 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x1795e4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d21, d4 │ │ │ │ - svclt 0x0000f963 │ │ │ │ + svclt 0x0000f97b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r5, r1 │ │ │ │ - eorseq r1, r4, r8, ror r7 │ │ │ │ + eorseq r1, r4, r0, asr #11 │ │ │ │ + eorseq r1, r4, r8, lsr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9034c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ bmi 0xd8a9ac │ │ │ │ svceq 0x00c42300 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -41985,23 +41985,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ blx 0xff5771ac │ │ │ │ mulmi r9, sp, r8 │ │ │ │ vqshl.s64 q7, q4, #1 │ │ │ │ - andcs pc, r0, sp, ror lr @ │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mulcs r0, sp, lr │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r4, #64, 4 │ │ │ │ - @ instruction: 0xf8e8f215 │ │ │ │ + @ instruction: 0xf900f215 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ - eorseq r1, r4, r8, ror r7 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ + eorseq r1, r4, r8, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r8, asr #31 │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ bmi 0xe0aaa4 │ │ │ │ ldrbvc lr, [ip], #2639 @ 0xa4f │ │ │ │ @@ -42048,24 +42048,24 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstls r3, r4, lsl #16 │ │ │ │ blx 0x15f72a8 │ │ │ │ mulsmi r1, sp, r8 │ │ │ │ ldrb r9, [r6, r3, lsl #18] │ │ │ │ - ldc2l 2, cr15, [lr, #516]! @ 0x204 │ │ │ │ + cdp2 2, 1, cr15, cr14, cr1, {4} │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x1797d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d21, d4 │ │ │ │ - svclt 0x0000f869 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + svclt 0x0000f881 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror r7 │ │ │ │ + eorseq r1, r4, r8, lsr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ bmi 0xdcaba0 │ │ │ │ bleq 0xff141f50 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -42110,24 +42110,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89df9d9 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - stc2 2, cr15, [r2, #516] @ 0x204 │ │ │ │ + stc2 2, cr15, [r2, #516]! @ 0x204 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x1798d0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - vqsub.s16 d6, d20, d4 │ │ │ │ - svclt 0x0000ffed │ │ │ │ + vqsub.s16 d6, d21, d4 │ │ │ │ + svclt 0x0000f805 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r8, ror r7 │ │ │ │ + eorseq r1, r4, r8, ror #11 │ │ │ │ + eorseq r1, r4, r8, lsr #15 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ movwls r2, #8960 @ 0x2300 │ │ │ │ @@ -42171,23 +42171,23 @@ │ │ │ │ andlt r4, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdage r2, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a4f7e6 │ │ │ │ vqdmlsl.s q7, d17, d3[4] │ │ │ │ - andcs pc, r0, r9, lsl #26 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, r9, lsr #26 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r4, #64, 4 │ │ │ │ - @ instruction: 0xff74f214 │ │ │ │ + @ instruction: 0xff8cf214 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #10 │ │ │ │ - eorseq r1, r4, r8, lsl #15 │ │ │ │ + eorseq r1, r4, r8, lsr r5 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmdbmi r5!, {r0, r1, r3, r7, ip, sp, pc} │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -42231,23 +42231,23 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf85cf7ea │ │ │ │ strtmi lr, [r1], -r8, ror #15 │ │ │ │ @ instruction: 0xf7e6a802 │ │ │ │ @ instruction: 0xf8ddf82d │ │ │ │ ldrb ip, [sl, ip] │ │ │ │ - ldc2 2, cr15, [r0], {129} @ 0x81 │ │ │ │ + ldc2 2, cr15, [r0], #516 @ 0x204 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x139ab4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d20, d4 │ │ │ │ - svclt 0x0000fefb │ │ │ │ + svclt 0x0000ff13 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #15 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q8, d0[6] │ │ │ │ addlt r2, r2, r4, lsl #25 │ │ │ │ @ instruction: 0xf3c00bc2 │ │ │ │ @ instruction: 0xf1bc0309 │ │ │ │ @@ -42260,15 +42260,15 @@ │ │ │ │ @ instruction: 0xf043020f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103ce5c │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe83a676 │ │ │ │ blx 0xfe8722aa │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe90a382 │ │ │ │ @@ -42401,38 +42401,38 @@ │ │ │ │ tstle r4, r0, lsl #30 │ │ │ │ b 0x14186ac │ │ │ │ ldrmi r7, [lr, #3728] @ 0xe90 │ │ │ │ @ instruction: 0xf1bcd011 │ │ │ │ sbcsle r0, r3, r0, lsl #30 │ │ │ │ bcs 0x585b8 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0x4f995c │ │ │ │ vqsub.s8 q9, q6, │ │ │ │ - stmdahi fp, {r0, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi fp, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf1bc800b │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf020d004 │ │ │ │ @ instruction: 0xf0404080 │ │ │ │ ldr r5, [r3, r0]! │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0x2000e7b0 │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d4, d0 │ │ │ │ - svclt 0x0000fd87 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + svclt 0x0000fd9f │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb90afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [lr, #-1754] @ 0xfffff926 │ │ │ │ stmiblt r2!, {r1, r3, r7, fp, ip, sp, lr}^ │ │ │ │ ldmiblt r2!, {r1, r3, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -42454,15 +42454,15 @@ │ │ │ │ @ instruction: 0xf010b827 │ │ │ │ ldrshle r4, [sp, #255] @ 0xff │ │ │ │ andmi pc, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf043d0df │ │ │ │ @ instruction: 0xf0000320 │ │ │ │ andhi r4, fp, r0 │ │ │ │ @ instruction: 0xf1f1e7d9 │ │ │ │ - mrc 9, 7, APSR_nzcv, cr0, cr9, {5} │ │ │ │ + mrc 9, 7, APSR_nzcv, cr0, cr1, {6} │ │ │ │ ldrb r7, [pc, r0, asr #20] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb90b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svceq 0x0010f013 │ │ │ │ @ instruction: 0xf892d026 │ │ │ │ @@ -42494,15 +42494,15 @@ │ │ │ │ @ instruction: 0xf021d1d5 │ │ │ │ b 0x17cd1f4 │ │ │ │ sbcsle r0, r7, r0, lsl #28 │ │ │ │ cdpmi 0, 0, cr15, cr0, cr1, {0} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ ldrbtmi r4, [r1], -r0, ror #12 │ │ │ │ bfi r8, r3, #0, #16 │ │ │ │ - stc2l 1, cr15, [r6, #960]! @ 0x3c0 │ │ │ │ + ldc2l 1, cr15, [lr, #960]! @ 0x3c0 │ │ │ │ blvc 0x10754d0 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [r7], {142} @ 0x8e │ │ │ │ @@ -42529,15 +42529,15 @@ │ │ │ │ ldmib sp, {r0, r1, r6, r7, pc}^ │ │ │ │ blls 0x30f2a4 │ │ │ │ andeq pc, r1, #5 │ │ │ │ @ instruction: 0xf0822a00 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ b 0x1091fa4 │ │ │ │ vrhadd.s8 d17, d17, d2 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ bl 0xba36c │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ @ instruction: 0x01bcf8b2 │ │ │ │ subseq lr, r6, #323584 @ 0x4f000 │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ ldrmi fp, [r6], -r8, lsl #30 │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -42552,27 +42552,27 @@ │ │ │ │ blx 0xfe969ae6 │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849be2 │ │ │ │ stmdane r4, {r2, fp} │ │ │ │ bl 0x1263b00 │ │ │ │ strls r0, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - ldc2 1, cr15, [r2], #-164 @ 0xffffff5c │ │ │ │ + mcrr2 1, 2, pc, sl, cr9 @ │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [sl], #-164 @ 0xffffff5c │ │ │ │ + mcrr2 1, 2, pc, r2, cr9 @ │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1292304 │ │ │ │ - blls 0x178b90 │ │ │ │ + blls 0x178bf0 │ │ │ │ blcc 0xdff3c │ │ │ │ mvnscc pc, r1, asr #2 │ │ │ │ b 0x10fc49c │ │ │ │ beq 0x128ea38 │ │ │ │ @ instruction: 0xf1411c5a │ │ │ │ blx 0xbcb3e │ │ │ │ blx 0xfe8f5b46 │ │ │ │ @@ -42641,31 +42641,31 @@ │ │ │ │ stmdage r8, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 7, cr15, [sl, #924]! @ 0x39c │ │ │ │ stccs 7, cr14, [r0], {178} @ 0xb2 │ │ │ │ ldmdahi fp!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xe714803b │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x37a114 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d4, d0 │ │ │ │ - vqdmull.s , d17, d3[2] │ │ │ │ - vmul.i8 , , │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vqdmull.s , d17, d3[4] │ │ │ │ + vmul.i8 , , │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0x1b9d34 │ │ │ │ vqsub.s8 q9, q6, │ │ │ │ - svclt 0x0000f979 │ │ │ │ + svclt 0x0000f991 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ - mlaseq r4, r8, r7, r1 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ + eorseq r1, r4, r8, asr #15 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000fe8 │ │ │ │ bleq 0xff0baaa8 │ │ │ │ vaddl.u8 , d16, d2 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, ip} │ │ │ │ @@ -42677,15 +42677,15 @@ │ │ │ │ @ instruction: 0xf043027f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103d4e0 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe83acfa │ │ │ │ blx 0xfe87292e │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe90aa06 │ │ │ │ @@ -42819,38 +42819,38 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ blvc 0xfe32e318 │ │ │ │ vfnmavc.f32 s28, s0, s30 │ │ │ │ mulsle r1, lr, r5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ blvc 0x12ee21c │ │ │ │ @ instruction: 0xd1b52a00 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xf820f24c │ │ │ │ + @ instruction: 0xf838f24c │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bed1e7 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7a1 │ │ │ │ ldr r4, [lr, r0, lsl #1] │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x10f67c8 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + blx 0x16f67c8 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9cb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ teqcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -42897,60 +42897,60 @@ │ │ │ │ blls 0xe85a8 │ │ │ │ b 0x10fc1ac │ │ │ │ movwls r7, #9163 @ 0x23cb │ │ │ │ stmdaeq r4!, {r0, r1, r5, r6, r7, r8, r9, sl}^ │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ bleq 0x173495c │ │ │ │ vadd.i8 q8, , │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ bl 0xfad2c │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ ldc 6, cr4, [pc, #136] @ 0x3a0ec │ │ │ │ @ instruction: 0xf8b38ba0 │ │ │ │ @ instruction: 0x462b61bc │ │ │ │ blx 0xfe9bb14a │ │ │ │ blx 0xfe9ea08a │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe84a17e │ │ │ │ stmdane r0, {r1, r2, r9, sl} │ │ │ │ cmnmi r6, r0 │ │ │ │ strls r9, [r1], -sl │ │ │ │ @ instruction: 0x960ba816 │ │ │ │ - @ instruction: 0xf964f129 │ │ │ │ + @ instruction: 0xf97cf129 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - @ instruction: 0xf95af129 │ │ │ │ + @ instruction: 0xf972f129 │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ blls 0x28b9ac │ │ │ │ subsmi sl, r2, #163840 @ 0x28000 │ │ │ │ ldmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ bl 0x19dc4e0 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1298900 │ │ │ │ - blls 0x2f85f0 │ │ │ │ + blls 0x2f8650 │ │ │ │ stmdbge ip, {r1, r5, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf129462b │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf129230c │ │ │ │ - bls 0x2785c0 │ │ │ │ + bls 0x278620 │ │ │ │ blls 0x2a4530 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r8, r2, #163840 @ 0x28000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf926f129 │ │ │ │ + @ instruction: 0xf93ef129 │ │ │ │ ldmib sp, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ andvs lr, lr, #3620864 @ 0x374000 │ │ │ │ stmdaeq r3, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ beq 0x74e60 │ │ │ │ svclt 0x0028465b │ │ │ │ ldmibne r6!, {r0, r8, sp} │ │ │ │ @@ -42965,27 +42965,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1298b24 │ │ │ │ - @ instruction: 0x4622f8f9 │ │ │ │ + @ instruction: 0x4622f911 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, fp, pc} │ │ │ │ @ instruction: 0xf129a824 │ │ │ │ - @ instruction: 0x465bf8f1 │ │ │ │ + ldrbmi pc, [fp], -r9, lsl #18 @ │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, fp, pc} │ │ │ │ @ instruction: 0xf129a816 │ │ │ │ - strtmi pc, [r2], -r9, ror #17 │ │ │ │ + strtmi pc, [r2], -r1, lsl #18 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf129a81a │ │ │ │ - svcls 0x0024f8e1 │ │ │ │ + svcls 0x0024f8f9 │ │ │ │ ldrdcc lr, [r0], -sp @ │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne fp, {r1, r2, r3, r4, r9, sl, ip, lr}^ │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcls 0x001c9c25 │ │ │ │ @ instruction: 0xf04f4160 │ │ │ │ @@ -43026,27 +43026,27 @@ │ │ │ │ stmdage r0!, {r8, sl, lr} │ │ │ │ blhi 0x675878 │ │ │ │ blhi 0x77587c │ │ │ │ blhi 0x7f5880 │ │ │ │ blhi 0x875884 │ │ │ │ blhi 0x8f5888 │ │ │ │ blhi 0x97588c │ │ │ │ - @ instruction: 0xf87ef129 │ │ │ │ + @ instruction: 0xf896f129 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf876f129 │ │ │ │ + @ instruction: 0xf88ef129 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf86ef129 │ │ │ │ + @ instruction: 0xf886f129 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf866f129 │ │ │ │ + @ instruction: 0xf87ef129 │ │ │ │ @ instruction: 0x9c249a20 │ │ │ │ ldmib sp, {r8, sl, sp}^ │ │ │ │ bl 0x4ba720 │ │ │ │ ldmib sp, {r2, sl, fp}^ │ │ │ │ @ instruction: 0xf04f631e │ │ │ │ bls 0x87c2a4 │ │ │ │ stmib sp, {r0, r2, r5, sl, fp, ip, pc}^ │ │ │ │ @@ -43097,30 +43097,30 @@ │ │ │ │ ldrtmi r0, [r2], -r9, lsl #16 │ │ │ │ @ instruction: 0xf165a91e │ │ │ │ stmdage r0!, {r8, sl} │ │ │ │ stmdaeq r3, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1654623 │ │ │ │ stc 5, cr0, [sp] │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ - @ instruction: 0xf1288b1c │ │ │ │ - svcls 0x0007ffed │ │ │ │ + @ instruction: 0xf1298b1c │ │ │ │ + svcls 0x0007f805 │ │ │ │ blls 0x14bc8c │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #6] │ │ │ │ @ instruction: 0xf128462b │ │ │ │ - blls 0x17a320 │ │ │ │ + blls 0x17a380 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, r9, sl, ip, sp} │ │ │ │ ldmdage r6, {r0, r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1282400 │ │ │ │ - @ instruction: 0x4642ffd9 │ │ │ │ + @ instruction: 0x4642fff1 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf128a81a │ │ │ │ - mcrls 15, 1, pc, cr4, cr1, {6} @ │ │ │ │ + cdpls 15, 2, cr15, cr4, cr9, {7} │ │ │ │ @ instruction: 0xf04f9820 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ stmibne r0, {r1, r5, r8, ip, lr} │ │ │ │ ldrbtmi r9, [r1], r5, lsr #30 │ │ │ │ @ instruction: 0xf04f9e21 │ │ │ │ bls 0x7bc3d0 │ │ │ │ @ instruction: 0x0c07eb56 │ │ │ │ @@ -43159,15 +43159,15 @@ │ │ │ │ b 0x11c100c │ │ │ │ b 0x140bf6c │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1689401 │ │ │ │ @ instruction: 0xf1280800 │ │ │ │ - ldmib sp, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7ecc8 │ │ │ │ @ instruction: 0xc012e9dd │ │ │ │ strbmi lr, [r8, #2629] @ 0xa45 │ │ │ │ b 0x1403084 │ │ │ │ submi r3, r9, #88, 16 @ 0x580000 │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43405,39 +43405,39 @@ │ │ │ │ cmple r5, r0, lsl fp │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andshi r0, r3, r1, lsl #6 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ vrhadd.s8 d29, d31, d10 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xafa910 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - stmdbcs r0, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r0, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0072f47f │ │ │ │ strmi r4, [fp], -sl, lsl #12 │ │ │ │ rscsvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldrb r4, [lr], sp, lsl #12 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ bls 0x1a6618 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bllt 0xff438884 │ │ │ │ ldrmi r2, [r3], -r0, lsl #4 │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0xe6ce4615 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x6bad58 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - ldrbtmi pc, [r2], -r9, lsr #27 @ │ │ │ │ + ldrbtmi pc, [r2], -r1, asr #27 @ │ │ │ │ @ instruction: 0xf6c74674 │ │ │ │ @ instruction: 0x467572ff │ │ │ │ @ instruction: 0x46704673 │ │ │ │ ssat r2, #22, r4, lsl #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 0x1a662c │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -43452,16 +43452,16 @@ │ │ │ │ blvc 0xfe721500 │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ strmi pc, [r0, #37] @ 0x25 │ │ │ │ strpl pc, [r0, #-69] @ 0xffffffbb │ │ │ │ @ instruction: 0x2605e73d │ │ │ │ bllt 0x1f388fc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ - eorseq r1, r4, r8, lsr #15 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ andeq lr, r3, #80, 20 @ 0x50000 │ │ │ │ bls 0xeedb4 │ │ │ │ andeq lr, fp, #335872 @ 0x52000 │ │ │ │ blx 0xfef2eaa4 │ │ │ │ @ instruction: 0xf1bbf28b │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ blx 0xfece1130 │ │ │ │ @@ -43511,29 +43511,29 @@ │ │ │ │ vpmax.u8 d15, d2, d0 │ │ │ │ bne 0xfef1f5e4 │ │ │ │ ldr r9, [fp, r3, lsl #6]! │ │ │ │ orrsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ ldrbmi r9, [sp], -r2, lsl #24 │ │ │ │ ldr r9, [r3, r3, lsl #6]! │ │ │ │ - blx 0xfe3f73f4 │ │ │ │ - strcc pc, [r8], #591 @ 0x24f │ │ │ │ + blx 0xfebf73f4 │ │ │ │ + ldrtcc pc, [r8], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ vshl.s16 d9, d0, d3 │ │ │ │ - strdcs pc, [r0], -r7 │ │ │ │ - @ instruction: 0x21b4f24f │ │ │ │ + andcs pc, r0, pc, lsl #26 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2l 2, cr15, [ip], #76 @ 0x4c │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ - eorseq r1, r4, r8, asr #3 │ │ │ │ + stc2 2, cr15, [r4, #-76] @ 0xffffffb4 │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9d644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, pc, r8, lsl pc @ │ │ │ │ teqcs sl, #3358720 @ 0x334000 │ │ │ │ @@ -43577,15 +43577,15 @@ │ │ │ │ b 0x10fcbec │ │ │ │ movwls r7, #13259 @ 0x33cb │ │ │ │ bicvc lr, sl, #323584 @ 0x4f000 │ │ │ │ beq 0x16f5428 │ │ │ │ bvc 0xff2b5418 │ │ │ │ bleq 0x1735400 │ │ │ │ ldmdbeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - movwne pc, #577 @ 0x241 @ │ │ │ │ + teqpne r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ ldrbmi sl, [r2], -ip, lsl #18 │ │ │ │ strbmi pc, [r0], -pc, asr #32 @ │ │ │ │ blhi 0xfe9b618c │ │ │ │ @ instruction: 0x41bcf8b3 │ │ │ │ strteq r4, [r4], #-1611 @ 0xfffff9b5 │ │ │ │ @@ -43593,45 +43593,45 @@ │ │ │ │ andpl pc, r0, r4, lsr #23 │ │ │ │ submi pc, r0, r0, asr #3 │ │ │ │ streq pc, [r4], #-2976 @ 0xfffff460 │ │ │ │ andls r1, r0, r0, lsl #16 │ │ │ │ andls r4, sl, r4, ror #2 │ │ │ │ ldmdage r6, {r0, sl, ip, pc} │ │ │ │ @ instruction: 0xf128940b │ │ │ │ - ldmib sp, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf128230c │ │ │ │ - bls 0x279b64 │ │ │ │ + bls 0x279bc4 │ │ │ │ blls 0x2a4f7c │ │ │ │ subsmi sl, r2, #1441792 @ 0x160000 │ │ │ │ strmi lr, [sl, #-2525] @ 0xfffff623 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xffe7700a │ │ │ │ + ldc2 1, cr15, [r0], {40} @ 0x28 │ │ │ │ ldrbmi r9, [r2], -sl, lsl #22 │ │ │ │ ldmne fp, {r2, r3, r8, fp, sp, pc}^ │ │ │ │ movwls r9, #41728 @ 0xa300 │ │ │ │ blls 0x324bd0 │ │ │ │ movwls r4, #4443 @ 0x115b │ │ │ │ strbmi r9, [fp], -fp, lsl #6 │ │ │ │ - blx 0xffaf7026 │ │ │ │ + stc2 1, cr15, [r2], {40} @ 0x28 │ │ │ │ ldmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ ldmdage r6, {r1, r3, r8, r9, sp} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - blx 0xff87703a │ │ │ │ + blx 0xffe7703a │ │ │ │ stmdbge lr, {r3, r9, fp, ip, pc} │ │ │ │ ldmdage r0, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ strmi lr, [sl, #-2525] @ 0xfffff623 │ │ │ │ bl 0x19cb4f0 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1284500 │ │ │ │ - movwcs pc, #3027 @ 0xbd3 @ │ │ │ │ + movwcs pc, #3051 @ 0xbeb @ │ │ │ │ @ instruction: 0x5710e9dd │ │ │ │ ldmib sp, {r1, r2, r3, r4, r8, fp, sp, pc}^ │ │ │ │ stmdbne sp!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ bls 0x10b1c0 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ cmnmi r6, r4, lsr #18 │ │ │ │ @ instruction: 0xf14618e4 │ │ │ │ @@ -43643,27 +43643,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1288b24 │ │ │ │ - ldrbmi pc, [r2], -fp, lsr #23 @ │ │ │ │ + ldrbmi pc, [r2], -r3, asr #23 @ │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf128a824 │ │ │ │ - ldrbmi pc, [fp], -r3, lsr #23 @ │ │ │ │ + @ instruction: 0x465bfbbb │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ bls 0x12508c │ │ │ │ @ instruction: 0xf128a816 │ │ │ │ - @ instruction: 0x4652fb9b │ │ │ │ + @ instruction: 0x4652fbb3 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r9, sl, lr} │ │ │ │ @ instruction: 0xf128a81a │ │ │ │ - stmdals r4!, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r4!, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #22 │ │ │ │ @ instruction: 0x471ee9dd │ │ │ │ ldmib sp, {r0, r1, r3, r4, fp, ip}^ │ │ │ │ @ instruction: 0xf04f6222 │ │ │ │ vstmdbls r5!, {s0-s-1} │ │ │ │ ldmib sp, {r0, r5, fp, ip, pc}^ │ │ │ │ cmnmi r8, r8, lsl lr │ │ │ │ @@ -43701,28 +43701,28 @@ │ │ │ │ blhi 0x676304 │ │ │ │ blhi 0x6f6308 │ │ │ │ blhi 0x77630c │ │ │ │ blhi 0x7f6310 │ │ │ │ blhi 0x876314 │ │ │ │ blhi 0x8f6318 │ │ │ │ blhi 0x97631c │ │ │ │ - blx 0xdf718e │ │ │ │ + blx 0x13f718e │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, sl, lr} │ │ │ │ stmdage r4!, {r1, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xb771a2 │ │ │ │ + blx 0x11771a2 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, sl, lr} │ │ │ │ ldmdage r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0x9771b2 │ │ │ │ + blx 0xf771b2 │ │ │ │ ldrtmi r4, [fp], -sl, asr #12 │ │ │ │ blge 0x7544c │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0x7771c2 │ │ │ │ + blx 0xd771c2 │ │ │ │ stcls 8, cr10, [r4], #-120 @ 0xffffff88 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ beq 0x76e6c │ │ │ │ stc 8, cr12, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ ldmdbne fp, {r1, r2, r3, r4, r8, r9, fp, pc} │ │ │ │ @@ -43778,28 +43778,28 @@ │ │ │ │ stceq 1, cr15, [r0], {108} @ 0x6c │ │ │ │ bl 0xfec4c778 │ │ │ │ strtmi r0, [r2], -r2, lsl #20 │ │ │ │ @ instruction: 0xf16ca820 │ │ │ │ @ instruction: 0xed8d0900 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1288b1c │ │ │ │ - vstrls s30, [r5, #-620] @ 0xfffffd94 │ │ │ │ + vstrls s30, [r5, #-716] @ 0xfffffd34 │ │ │ │ @ instruction: 0x464b4652 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, #-1536] @ 0xfffffa00 │ │ │ │ - blx 0xfe4f72d4 │ │ │ │ + blx 0xfeaf72d4 │ │ │ │ ldrbmi r4, [fp], -r2, lsr #12 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0xfe2f72e4 │ │ │ │ + blx 0xfe8f72e4 │ │ │ │ ldrbmi r9, [r2], -r4, lsl #22 │ │ │ │ strcc lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0x464ba918 │ │ │ │ @ instruction: 0xf128a81a │ │ │ │ - vmulls.f32 s30, s9, s2 │ │ │ │ + @ instruction: 0x9e24fa99 │ │ │ │ tstcs r0, r0, lsr #20 │ │ │ │ @ instruction: 0x5722e9dd │ │ │ │ ldmib sp, {r1, r4, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0xf04f431e │ │ │ │ cdpls 12, 2, cr0, cr5, cr0, {0} │ │ │ │ stmdals r1!, {r0, r5, r6, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -43837,15 +43837,15 @@ │ │ │ │ b 0x11c1aa8 │ │ │ │ b 0x140ca08 │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1679401 │ │ │ │ @ instruction: 0xf1280700 │ │ │ │ - ldmib sp, {r0, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7f764 │ │ │ │ strbmi lr, [r7, #2629] @ 0xa45 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp}^ │ │ │ │ submi lr, r9, #18 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43961,22 +43961,22 @@ │ │ │ │ @ instruction: 0xf89de7ae │ │ │ │ blcs 0x4734c │ │ │ │ @ instruction: 0xf8b8d1e8 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8a84380 │ │ │ │ ldrb r3, [lr], #0 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ blmi 0x17b5bc │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - vmul.i , , │ │ │ │ - svclt 0x0000feff │ │ │ │ + vmla.i d31, d31, d15 │ │ │ │ + svclt 0x0000ff1f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr #15 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb92324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bmi 0x843d30 │ │ │ │ movwls r4, #1548 @ 0x60c │ │ │ │ @ instruction: 0xf88d9303 │ │ │ │ @@ -44005,17 +44005,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d15, d0 │ │ │ │ - svclt 0x0000feb1 │ │ │ │ + svclt 0x0000fed1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb923c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0xc098f8df │ │ │ │ @ instruction: 0x460b4614 │ │ │ │ strtmi r4, [r1], -r3, lsr #20 │ │ │ │ @@ -44049,16 +44049,16 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d15, d0 │ │ │ │ - svclt 0x0000fe59 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ + svclt 0x0000fe79 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff258 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @@ -44067,21 +44067,21 @@ │ │ │ │ bicseq r4, r2, #-67108863 @ 0xfc000001 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r2 :32], r8 │ │ │ │ b 0x10cbe74 │ │ │ │ qaddcs r5, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d15, d8 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xbb36c │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - svclt 0x0000fe5d │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + svclt 0x0000fe75 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb924c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff2b0 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -44089,21 +44089,21 @@ │ │ │ │ @ instruction: 0x07d2437f │ │ │ │ @ instruction: 0xf0824318 │ │ │ │ b 0x10cbee8 │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d15, d8 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xbb3c4 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - svclt 0x0000fe31 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + svclt 0x0000fe49 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff308 │ │ │ │ ldmibeq sl, {r0, r1, r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d9 │ │ │ │ @ instruction: 0xf0010000 │ │ │ │ @@ -44114,21 +44114,21 @@ │ │ │ │ vst3.8 @ instruction: 0xf48242ff │ │ │ │ beq 0xff6fbecc │ │ │ │ subpl lr, r0, r3, asr #20 │ │ │ │ bicscs lr, r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d15, d8 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0xbb428 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - svclt 0x0000fdff │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + svclt 0x0000fe17 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb92584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12ff36c │ │ │ │ ldmibeq sl, {r0, r1, r4, r8, r9, ip, sp, pc}^ │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x6c03ea4f │ │ │ │ @@ -44143,39 +44143,39 @@ │ │ │ │ b 0x14133c4 │ │ │ │ bleq 0xff287f84 │ │ │ │ cmpmi r4, r1, asr #20 │ │ │ │ smlabtcs r1, r0, r9, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - stc2l 2, cr15, [r4, #296] @ 0x128 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + ldc2l 2, cr15, [ip, #296] @ 0x128 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb925f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x103f3e0 │ │ │ │ stmibeq r3, {r5, r6, r8, ip, sp, pc}^ │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ vst4.8 {d0[6],d1[6],d2[6],d3[6]}, [r3 :32], fp │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - tstpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, pc, asr #4 │ │ │ │ + rsbcc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - stc2 2, cr15, [r0, #296]! @ 0x128 │ │ │ │ - eorseq r1, r4, r0, asr #2 │ │ │ │ + ldc2 2, cr15, [r8, #296]! @ 0x128 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0xff2ff428 │ │ │ │ blvc 0xfe2e9c18 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ ldmdblt sl, {r0, r1, r3, r4, r6, r8, sl}^ │ │ │ │ @@ -44406,15 +44406,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46224770 │ │ │ │ stmdage r2, {r3, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xff8af7e3 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7e54628 │ │ │ │ strb pc, [r2, pc, lsr #29]! @ │ │ │ │ - blx 0xfe3f81f2 │ │ │ │ + blx 0xfebf81f2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r4], -fp, lsl #1 │ │ │ │ strmi r4, [r4], sp, lsl #12 │ │ │ │ @@ -44820,26 +44820,26 @@ │ │ │ │ @ instruction: 0xf04f462b │ │ │ │ @ instruction: 0xf06f37ff │ │ │ │ ldrb r4, [r2], r0 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ ldrb r4, [r7], -r8, lsl #12 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ blmi 0x27c328 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ vqsub.s16 , q9, q1 │ │ │ │ - stmdaeq pc, {r0, r6, r7, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ + stmdaeq pc, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ tsteq r6, r3, asr sl │ │ │ │ strbvc lr, [r0, r7, asr #20] │ │ │ │ subseq lr, r0, pc, asr #20 │ │ │ │ svcge 0x0014f47f │ │ │ │ @ instruction: 0xf7d4e6b6 │ │ │ │ svclt 0x0000fe41 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stclmi 0, cr11, [r0, #-556] @ 0xfffffdd4 │ │ │ │ stmdavs sp!, {r0, r1, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9509 │ │ │ │ @@ -44900,15 +44900,15 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ ldrmi lr, [ip], -r7, lsr #15 │ │ │ │ ldrmi r4, [sl], r6, lsl #13 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ ldrb r0, [r2, r0, asr #24] │ │ │ │ - @ instruction: 0xffb2f27e │ │ │ │ + @ instruction: 0xffd2f27e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ movwcs fp, #149 @ 0x95 │ │ │ │ bmi 0x1d26fe0 │ │ │ │ @@ -45013,29 +45013,29 @@ │ │ │ │ b 0xfe10c27c │ │ │ │ strb r0, [r4, r2] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrtmi fp, [r0], -ip, lsl #30 │ │ │ │ ldr r2, [lr, r0]! │ │ │ │ rsbspl pc, lr, pc, asr #32 │ │ │ │ @ instruction: 0x2000e7bb │ │ │ │ - @ instruction: 0x31a4f24f │ │ │ │ + bicscc pc, r4, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl #22 │ │ │ │ sbcmi pc, sp, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf93ef212 │ │ │ │ - mcr2 2, 6, pc, cr6, cr14, {3} @ │ │ │ │ + @ instruction: 0xf956f212 │ │ │ │ + mcr2 2, 7, pc, cr6, cr14, {3} @ │ │ │ │ bicle r7, pc, r0, lsl #16 │ │ │ │ ldrshlt r1, [r2, #-119]! @ 0xffffff89 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ - ldrsbteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r8, lsl #12 │ │ │ │ - ldrsbteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, lsl r6 │ │ │ │ + eorseq r1, r4, r8, lsl #16 │ │ │ │ + eorseq r1, r4, r8, lsr r6 │ │ │ │ + eorseq r1, r4, r0, lsl #16 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -ip, lsl #1 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -45060,144 +45060,144 @@ │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf7e74620 │ │ │ │ @ instruction: 0xe7e9fa37 │ │ │ │ - mrc2 2, 3, pc, cr2, cr14, {3} │ │ │ │ + mrc2 2, 4, pc, cr2, cr14, {3} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb93438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movtcs r4, #9740 @ 0x260c │ │ │ │ - cmppeq r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orreq pc, r8, r1, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbne pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + addsne pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vsra.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf108012f │ │ │ │ - @ instruction: 0xf8c0f8cf │ │ │ │ + @ instruction: 0xf8c0f8e7 │ │ │ │ strmi r4, [r1], -r0, lsr #1 │ │ │ │ tstlt r3, r3, lsr #22 │ │ │ │ ldrmi r9, [r8, r3] │ │ │ │ @ instruction: 0xf8d19903 │ │ │ │ @ instruction: 0xb12330ac │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r4, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ tstcs r1, r1, lsl #16 │ │ │ │ - cdplt 1, 3, cr15, cr10, cr7, {0} │ │ │ │ - eorseq r1, r4, r4, ror #16 │ │ │ │ + cdplt 1, 5, cr15, cr2, cr7, {0} │ │ │ │ + mlaseq r4, r4, r8, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb934ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmax.s8 d20, d15, d1 │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmla.i d20, d16, d0[2] │ │ │ │ vhadd.s8 d0, d10, d30 │ │ │ │ - strmi pc, [r5], -r1, asr #28 │ │ │ │ - @ instruction: 0xf99cf108 │ │ │ │ + @ instruction: 0x4605fe59 │ │ │ │ + @ instruction: 0xf9b4f108 │ │ │ │ tstcs r6, #53248 @ 0xd000 │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vaddw.s8 q10, q8, d28 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s8 d16, d15, d31 │ │ │ │ - vsubl.s8 q10, d16, d20 │ │ │ │ + vrshr.s64 q10, q2, #64 │ │ │ │ @ instruction: 0xf108022e │ │ │ │ - strmi pc, [r4], -pc, lsl #17 │ │ │ │ + strmi pc, [r4], -r7, lsr #17 │ │ │ │ vmax.s8 d4, d3, d24 │ │ │ │ - strtmi pc, [r0], -r7, lsr #27 │ │ │ │ + @ instruction: 0x4620fdbf │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - mlaseq r4, r8, r8, r1 │ │ │ │ + eorseq r1, r4, r8, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9350c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf826f031 │ │ │ │ - @ instruction: 0xf912f108 │ │ │ │ + @ instruction: 0xf92af108 │ │ │ │ andls r4, r0, #45056 @ 0xb000 │ │ │ │ vcge.s8 d18, d15, d14 │ │ │ │ - vsubl.s8 q10, d16, d20 │ │ │ │ + vrshr.s64 q10, q2, #64 │ │ │ │ vhsub.s8 d16, d2, d30 │ │ │ │ - vaddw.s8 q10, q8, d28 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf108012f │ │ │ │ - blvs 0x7a4cc │ │ │ │ + blvs 0x7a52c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r1, r4, r4, lsr #17 │ │ │ │ + ldrsbteq r1, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb93558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0xf0304605 │ │ │ │ pld [r7, sp @ ] │ │ │ │ strmi pc, [r4], -r3, ror #21 │ │ │ │ @ instruction: 0xf1084628 │ │ │ │ - msrlt CPSR_f, #15663104 @ 0xef0000 │ │ │ │ + msrlt CPSR_f, #114688 @ 0x1c000 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ - sbcmi pc, ip, pc, asr #4 │ │ │ │ + rscsmi pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 2, cr15, [r0, #40]! @ 0x28 │ │ │ │ + ldc2l 2, cr15, [r8, #40]! @ 0x28 │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ - andls pc, r3, r7, ror #17 │ │ │ │ + strdls pc, [r3], -pc @ │ │ │ │ vmax.s8 d4, d3, d24 │ │ │ │ - blls 0x13b8e0 │ │ │ │ + blls 0x13b940 │ │ │ │ andcs fp, r0, #-1073741804 @ 0xc0000014 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ vaddl.s8 q9, d0, d29 │ │ │ │ andlt r0, r5, r3 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmiblt lr, {r3, r8, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r6!, {r3, r8, ip, sp, lr, pc}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrtmi pc, [ip], #591 @ 0x24f @ │ │ │ │ + strbtmi pc, [ip], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x41a4f24f │ │ │ │ + bicsmi pc, r4, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subcs r4, r4, #2048 @ 0x800 │ │ │ │ vshl.s16 d9, d0, d2 │ │ │ │ - svclt 0x0000f811 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + svclt 0x0000f829 │ │ │ │ + eorseq r1, r4, r8, ror #17 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ tstlt r3, r0, lsr #1 │ │ │ │ tstlt r3, fp, asr fp │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb93600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xffaaf030 │ │ │ │ - @ instruction: 0xf896f108 │ │ │ │ + @ instruction: 0xf8aef108 │ │ │ │ cmncs r0, #86016 @ 0x15000 │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vaddw.s8 q10, q8, d28 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s8 d16, d15, d31 │ │ │ │ - vsubl.s8 q10, d16, d20 │ │ │ │ - @ instruction: 0xf107022e │ │ │ │ - cdpvs 15, 2, cr15, cr3, cr9, {7} │ │ │ │ + vrshr.s64 q10, q2, #64 │ │ │ │ + @ instruction: 0xf108022e │ │ │ │ + cdpvs 8, 2, cr15, cr3, cr1, {0} │ │ │ │ @ instruction: 0xf8d34602 │ │ │ │ teqlt fp, r0, lsr #1 │ │ │ │ @ instruction: 0xb12b6b9b │ │ │ │ strtmi r9, [r9], -r3 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ cmplt r0, r3, lsl #20 │ │ │ │ ldrdcs r6, [r1], -r3 │ │ │ │ @@ -45205,61 +45205,61 @@ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ andlt r4, r5, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, r4, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb93678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf0304604 │ │ │ │ @ instruction: 0xf108ff6f │ │ │ │ - bmi 0x43a5f8 │ │ │ │ + bmi 0x43a658 │ │ │ │ andls r2, r0, #116, 6 @ 0xd0000001 │ │ │ │ - @ instruction: 0x41acf242 │ │ │ │ + bicsmi pc, ip, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcmi pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + sbcsmi pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xffaef107 │ │ │ │ + @ instruction: 0xffc6f107 │ │ │ │ @ instruction: 0xb1236c03 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb936d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xff42f030 │ │ │ │ @ instruction: 0xf1084604 │ │ │ │ - bmi 0x43a59c │ │ │ │ + bmi 0x43a5fc │ │ │ │ andls r2, r0, #-67108863 @ 0xfc000001 │ │ │ │ - @ instruction: 0x41acf242 │ │ │ │ + bicsmi pc, ip, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcmi pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + sbcsmi pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xff80f107 │ │ │ │ + @ instruction: 0xff98f107 │ │ │ │ @ instruction: 0xb1236d43 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0x46184718 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r1, r4, ip, lsl #18 │ │ │ │ + eorseq r1, r4, ip, lsr r9 │ │ │ │ strlt fp, [r0, #-642] @ 0xfffffd7e │ │ │ │ addslt r1, fp, #5439488 @ 0x530000 │ │ │ │ @ instruction: 0x0c03ea82 │ │ │ │ svcmi 0x0000f41c │ │ │ │ b 0xfe0f0568 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00014f00 │ │ │ │ @@ -45935,44 +45935,44 @@ │ │ │ │ bl 0xfeb941bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bicmi r4, r0, #14336 @ 0x3800 │ │ │ │ strbtmi r9, [r9], -r0, lsl #2 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf99cf1ed │ │ │ │ + @ instruction: 0xf9b4f1ed │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicmi sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vsub.f16 d27, d13, d0 │ │ │ │ - svclt 0x0000ff89 │ │ │ │ + svclt 0x0000ffa9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9420c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstls r0, sp, lsl #22 │ │ │ │ ldmdavs fp, {r0, r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ - @ instruction: 0xf12b0300 │ │ │ │ - blmi 0x2bcfcc │ │ │ │ + @ instruction: 0xf12c0300 │ │ │ │ + blmi 0x2bb02c │ │ │ │ blls 0x97094 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r3, r0, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff62f27d │ │ │ │ + @ instruction: 0xff82f27d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9425c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sbclt r0, sl, #248, 30 @ 0x3e0 │ │ │ │ smlabtcs r1, r1, r3, pc @ │ │ │ │ @@ -45985,26 +45985,26 @@ │ │ │ │ stmdble sp, {r4, r8, r9, fp, sp} │ │ │ │ b 0x1407ce8 │ │ │ │ @ instruction: 0xf1a202c2 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ ldmfd sp!, {r8} │ │ │ │ svclt 0x00984008 │ │ │ │ andscc r2, r0, r8, lsl #4 │ │ │ │ - bllt 0xfebf9b64 │ │ │ │ + bllt 0xff3f9b64 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf641bd08 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vsra.s64 q10, q2, #64 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q10, q10, #64 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ eorcs r0, lr, #46 @ 0x2e │ │ │ │ - @ instruction: 0xff54f248 │ │ │ │ + @ instruction: 0xff6cf248 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ @@ -46030,15 +46030,15 @@ │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ andeq lr, r4, sl, lsl #22 │ │ │ │ movwls r3, #9232 @ 0x2410 │ │ │ │ - mcr2 1, 3, pc, cr2, cr4, {1} @ │ │ │ │ + mrc2 1, 3, pc, cr10, cr4, {1} │ │ │ │ blle 0xff74e688 │ │ │ │ stmdble r8, {r3, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r5, asr r4 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ bl 0xfe97d570 │ │ │ │ ldrmi r0, [r8, #778] @ 0x30a │ │ │ │ blmi 0x2b3554 │ │ │ │ @@ -46046,17 +46046,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s q12, , q8 │ │ │ │ - svclt 0x0000febf │ │ │ │ + svclt 0x0000fedf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #18 │ │ │ │ + eorseq r1, r4, r0, ror r9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ @@ -46082,15 +46082,15 @@ │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ andeq lr, r4, sl, lsl #22 │ │ │ │ movwls r3, #9232 @ 0x2410 │ │ │ │ - @ instruction: 0xf996f135 │ │ │ │ + @ instruction: 0xf9aef135 │ │ │ │ blle 0xff74e758 │ │ │ │ stmdble r8, {r3, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r5, asr r4 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ bl 0xfe97d640 │ │ │ │ ldrmi r0, [r8, #778] @ 0x30a │ │ │ │ blmi 0x2b3624 │ │ │ │ @@ -46098,17 +46098,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s q12, , q8 │ │ │ │ - svclt 0x0000fe57 │ │ │ │ + svclt 0x0000fe77 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #18 │ │ │ │ + eorseq r1, r4, r0, ror r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ bcs 0xc5a88 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @@ -46116,15 +46116,15 @@ │ │ │ │ b 0x140eaa8 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r5, r5, lsl pc │ │ │ │ @ instruction: 0x46a946b9 │ │ │ │ strcs r4, [r0], #-1597 @ 0xfffff9c3 │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2352 @ 0xfffff6d0 │ │ │ │ - ldc2l 1, cr15, [lr], {52} @ 0x34 │ │ │ │ + ldc2l 1, cr15, [r6], #208 @ 0xd0 │ │ │ │ blle 0xffe0e7e0 │ │ │ │ stmdble r7, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, r3, ror r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ blne 0xfe6bd6c8 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -46143,15 +46143,15 @@ │ │ │ │ b 0x140eb14 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r5, r5, lsl pc │ │ │ │ @ instruction: 0x46a946b9 │ │ │ │ strcs r4, [r0], #-1597 @ 0xfffff9c3 │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2352 @ 0xfffff6d0 │ │ │ │ - @ instruction: 0xf804f135 │ │ │ │ + @ instruction: 0xf81cf135 │ │ │ │ blle 0xffe0e84c │ │ │ │ stmdble r7, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, r3, ror r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ blne 0xfe6bd734 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -46214,15 +46214,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vmin.s d30, d13, d2 │ │ │ │ - svclt 0x0000fd6f │ │ │ │ + svclt 0x0000fd8f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ blmi 0x8ceeb4 │ │ │ │ @@ -46255,15 +46255,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s64 q15, q0, │ │ │ │ - svclt 0x0000fd1d │ │ │ │ + svclt 0x0000fd3d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ blmi 0x94ef58 │ │ │ │ @@ -46298,15 +46298,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s64 q15, q13, │ │ │ │ - svclt 0x0000fcc7 │ │ │ │ + svclt 0x0000fce7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb94790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ ldmdavs fp, {r0, r4, r8, r9, fp, lr} │ │ │ │ @@ -46320,15 +46320,15 @@ │ │ │ │ blvc 0xf8bc0 │ │ │ │ blls 0x197628 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, r7, r1, lsl r6 │ │ │ │ bl 0x17b748 │ │ │ │ vqrshl.s64 d30, d30, d13 │ │ │ │ - svclt 0x0000fc9b │ │ │ │ + svclt 0x0000fcbb │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb947f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x701578 │ │ │ │ stmdavs r4, {r1, r2, r7, ip, sp, pc} │ │ │ │ @@ -46353,15 +46353,15 @@ │ │ │ │ blvc 0x78c48 │ │ │ │ blls 0x1976b0 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, r6, r1, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vqshl.s64 q15, q13, │ │ │ │ - svclt 0x0000fc57 │ │ │ │ + svclt 0x0000fc77 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r0], sp, lsl #1 │ │ │ │ stcge 8, cr4, [r6, #-204] @ 0xffffff34 │ │ │ │ @@ -46411,15 +46411,15 @@ │ │ │ │ bmi 0x1fdb30 │ │ │ │ bls 0x317778 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ @ instruction: 0x46404619 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ str r4, [r5], #4080 @ 0xff0 │ │ │ │ - blx 0xff8fa142 │ │ │ │ + stc2 2, cr15, [r2], {125} @ 0x7d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], pc, lsl #1 │ │ │ │ strmi r4, [r5], -r8, lsr #22 │ │ │ │ @@ -46458,15 +46458,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, pc, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vshl.s64 d30, d24, d13 │ │ │ │ - svclt 0x0000fb85 │ │ │ │ + svclt 0x0000fba5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb94a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs ip, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blmi 0x869a38 │ │ │ │ ldrd lr, [r1, -r0] │ │ │ │ @@ -46496,15 +46496,15 @@ │ │ │ │ blvc 0x78e84 │ │ │ │ blls 0x1978ec │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r6, r1, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xff77b898 │ │ │ │ - blx 0xe7a296 │ │ │ │ + blx 0x167a296 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb94aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r6], #-864 @ 0xfffffca0 │ │ │ │ ldmib r2, {r1, r2, r7, ip, sp, pc}^ │ │ │ │ stmdavs r4!, {r1, r8, sl, sp, lr} │ │ │ │ @@ -46539,15 +46539,15 @@ │ │ │ │ bmi 0x20ed30 │ │ │ │ bls 0x197978 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, r6, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xfe1fb944 │ │ │ │ - blx 0xff8fa340 │ │ │ │ + blx 0xfa342 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0x460a4617 │ │ │ │ ldmib r7, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldmib r2, {r1, r8, r9, lr, pc}^ │ │ │ │ ldmdavs r6, {r0, r9, fp, ip, lr} │ │ │ │ ldrcc lr, [ip], #2639 @ 0xa4f │ │ │ │ @@ -46788,15 +46788,15 @@ │ │ │ │ ldmdavs r1, {r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, r1, r5, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vmul.i d27, d29, d5 │ │ │ │ - svclt 0x0000f8f1 │ │ │ │ + svclt 0x0000f911 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb94f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [pc], {216} @ 0xd8 │ │ │ │ ldmdavs r5, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ @@ -46824,15 +46824,15 @@ │ │ │ │ ldmdavs r1, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, r1, r5, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vmla.i , , │ │ │ │ - svclt 0x0000f8a9 │ │ │ │ + svclt 0x0000f8c9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb94fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf9420 │ │ │ │ blmi 0x98f64c │ │ │ │ @@ -46861,24 +46861,24 @@ │ │ │ │ blmi 0x3c6a38 │ │ │ │ blls 0x297ea4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, fp, r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf85ef27d │ │ │ │ - bicsmi pc, r4, pc, asr #4 │ │ │ │ + @ instruction: 0xf87ef27d │ │ │ │ + tstppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andpl pc, r4, pc, asr #4 │ │ │ │ + eorspl pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d8, d27 │ │ │ │ - svclt 0x0000f883 │ │ │ │ + svclt 0x0000f89b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr r9 │ │ │ │ + eorseq r1, r4, r0, lsl #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf94d4 │ │ │ │ blmi 0xa0f704 │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ @@ -46908,24 +46908,24 @@ │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ - vadd.i64 d27, d28, d19 │ │ │ │ - vrecps.f32 , , │ │ │ │ - vsra.s64 q10, q2, #64 │ │ │ │ + vadd.i64 d27, d29, d19 │ │ │ │ + vtst.8 d31, d15, d15 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ blmi 0xfdfdc │ │ │ │ eorcs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf824f248 │ │ │ │ + @ instruction: 0xf83cf248 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr r9 │ │ │ │ + eorseq r1, r4, r0, lsl #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9513c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r0, asr #31 │ │ │ │ bmi 0xa6a174 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ ldc 8, cr6, [r7, #824] @ 0x338 │ │ │ │ @@ -46955,24 +46955,24 @@ │ │ │ │ bmi 0x3cf3b0 │ │ │ │ bls 0x297ff8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xffa2f27c │ │ │ │ - bicsmi pc, r4, pc, asr #4 │ │ │ │ + @ instruction: 0xffc2f27c │ │ │ │ + tstppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andpl pc, r4, pc, asr #4 │ │ │ │ + eorspl pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d7, d27 │ │ │ │ - svclt 0x0000ffc7 │ │ │ │ + svclt 0x0000ffdf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr r9 │ │ │ │ + eorseq r1, r4, r0, lsl #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb951f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf964c │ │ │ │ @ instruction: 0xf5b34c28 │ │ │ │ stmiavs pc, {r7, r8, r9, sl, fp, ip, lr}^ @ │ │ │ │ @@ -47003,24 +47003,24 @@ │ │ │ │ bmi 0x3cf470 │ │ │ │ bls 0x2980b8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00e6f7fe │ │ │ │ - @ instruction: 0xff42f27c │ │ │ │ - bicsmi pc, r4, pc, asr #4 │ │ │ │ + @ instruction: 0xff62f27c │ │ │ │ + tstppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andpl pc, r4, pc, asr #4 │ │ │ │ + eorspl pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d7, d27 │ │ │ │ - svclt 0x0000ff67 │ │ │ │ + svclt 0x0000ff7f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr r9 │ │ │ │ + eorseq r1, r4, r0, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 12, cr4, [r2, #-356] @ 0xfffffe9c │ │ │ │ @ instruction: 0xf103b2db │ │ │ │ @@ -47028,15 +47028,15 @@ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmvc r8!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ b 0x140f8f8 │ │ │ │ vpmax.s8 q8, q8, │ │ │ │ - vqrdmlah.s d18, d0, d0[1] │ │ │ │ + vmov.i64 q9, #0x0000000000ff0000 │ │ │ │ svclt 0x00180e36 │ │ │ │ strmi r0, [r8], -fp, ror #1 │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], -r2, lsl #2 │ │ │ │ streq pc, [r8, #-260] @ 0xfffffefc │ │ │ │ svclt 0x001246a3 │ │ │ │ @@ -47107,15 +47107,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f16 q12, q14, q8 │ │ │ │ - svclt 0x0000fe73 │ │ │ │ + svclt 0x0000fe93 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ vmov.i32 q10, #47359 @ 0x0000b8ff │ │ │ │ addlt r2, pc, r1, lsl #10 │ │ │ │ @@ -47123,15 +47123,15 @@ │ │ │ │ @ instruction: 0xf04f940d │ │ │ │ strmi r0, [r4], -r0, lsl #8 │ │ │ │ svclt 0x0018b2d8 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ @ instruction: 0xf64f0001 │ │ │ │ @ instruction: 0xf6cf78f8 │ │ │ │ vtst.8 , q8, │ │ │ │ - vqrdmlah.s d18, d0, d0[1] │ │ │ │ + vmov.i64 q9, #0x0000000000ff0000 │ │ │ │ b 0x1401b48 │ │ │ │ strmi r0, [fp], -r0, asr #21 │ │ │ │ rsceq fp, r8, r8, lsl pc │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], -r2, lsl #2 │ │ │ │ streq pc, [r8, #-260] @ 0xfffffefc │ │ │ │ @@ -47201,15 +47201,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f16 q12, q14, q8 │ │ │ │ - svclt 0x0000fdb7 │ │ │ │ + svclt 0x0000fdd7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ svceq 0x0002f1be │ │ │ │ svclt 0x0018b2de │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ @@ -47241,20 +47241,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb95638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - ldc2 2, cr15, [r8, #-460]! @ 0xfffffe34 │ │ │ │ + ldc2l 2, cr15, [r8, #-460] @ 0xfffffe34 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ strmi fp, [r5], -r4, asr #2 │ │ │ │ @ instruction: 0xf8d4e002 │ │ │ │ tstlt ip, r4, ror r2 │ │ │ │ - stc2 2, cr15, [lr, #-460]! @ 0xfffffe34 │ │ │ │ + stc2l 2, cr15, [lr, #-460] @ 0xfffffe34 │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb95674 │ │ │ │ @@ -47264,25 +47264,25 @@ │ │ │ │ @ instruction: 0xb1bb6873 │ │ │ │ and r2, r3, r0, lsl #8 │ │ │ │ strcc r6, [r1], #-2163 @ 0xfffff78d │ │ │ │ ldmdble r1, {r0, r1, r5, r7, r9, lr} │ │ │ │ andcs r6, r0, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf8534638 │ │ │ │ strtmi r5, [r9], -r4, lsr #32 │ │ │ │ - stc2 1, cr15, [ip], #-952 @ 0xfffffc48 │ │ │ │ + mcrr2 1, 14, pc, r4, cr14 @ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9e0f1ee │ │ │ │ + @ instruction: 0xf9f8f1ee │ │ │ │ strcc r6, [r1], #-2163 @ 0xfffff78d │ │ │ │ stmiale sp!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1edbdf8 │ │ │ │ - @ instruction: 0x4607fd33 │ │ │ │ + strmi pc, [r7], -fp, asr #26 │ │ │ │ svclt 0x0000e7da │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb956d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @@ -47292,15 +47292,15 @@ │ │ │ │ @ instruction: 0xf8dc7803 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ blcs 0x1c41500 │ │ │ │ stmdbge r1, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ blge 0x172584 │ │ │ │ @ instruction: 0xf1202210 │ │ │ │ - bllt 0x87e40c │ │ │ │ + bllt 0x87e46c │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ mrrcne 11, 0, r9, sl, cr3 │ │ │ │ bls 0x1725b8 │ │ │ │ mrrcne 0, 2, r6, r3, cr11 │ │ │ │ eorsvs fp, r2, r8, lsl pc │ │ │ │ blmi 0x5325a4 │ │ │ │ blls 0x198594 │ │ │ │ @@ -47310,22 +47310,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbge r1, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ blge 0x10a550 │ │ │ │ tstls r0, r0, lsl r2 │ │ │ │ @ instruction: 0xf1209001 │ │ │ │ - stmdbls r0, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r3, r8, lsl #2 │ │ │ │ stmdals r1, {r0, r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andls r3, r1, r1 │ │ │ │ andcs lr, r1, pc, asr #15 │ │ │ │ ldrdcs lr, [r2], -sp │ │ │ │ vaba.s q15, q14, │ │ │ │ - svclt 0x0000fccf │ │ │ │ + svclt 0x0000fcef │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb95780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ movwcs r4, #2590 @ 0xa1e │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r5, r8, fp, sp} │ │ │ │ @@ -47334,42 +47334,42 @@ │ │ │ │ strmi r3, [r3], -r8 │ │ │ │ ldmdbcs r0!, {r0, r1, r2, r3, r4, ip, lr, pc} │ │ │ │ stmdbcs lr!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ bge 0xf2628 │ │ │ │ andne pc, r8, sp, lsl #17 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ vcgt.s32 d25, d11, d1 │ │ │ │ - blls 0xbdd8c │ │ │ │ + blls 0xbde0c │ │ │ │ ldmdane r8, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xb1035c9b │ │ │ │ blmi 0x44a5c8 │ │ │ │ blls 0x118630 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf641bd00 │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ + vrshr.s64 d17, d0, #64 │ │ │ │ @ instruction: 0xe7e10234 │ │ │ │ andcc r7, r1, r2, lsl #16 │ │ │ │ sbcsle r2, sl, r0, lsl #20 │ │ │ │ andls lr, r1, r7, ror #15 │ │ │ │ - @ instruction: 0xff26f26b │ │ │ │ + @ instruction: 0xff46f26b │ │ │ │ ldrmi r9, [r8], #-2817 @ 0xfffff4ff │ │ │ │ vabd.s q15, q14, │ │ │ │ - svclt 0x0000fc87 │ │ │ │ + svclt 0x0000fca7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb95810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdavs r3, {r0, r1, r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - @ instruction: 0xf896f0d8 │ │ │ │ + @ instruction: 0xf8aef0d8 │ │ │ │ mcrrne 11, 0, r4, r2, cr4 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ pop {r3, r4, r6, r9, sp, lr} │ │ │ │ @ instruction: 0xf0044008 │ │ │ │ svclt 0x0000b8ef │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -47377,23 +47377,23 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdblt fp!, {r0, r2, r7, ip, sp, pc}^ │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs r8, {r1, r2, r3, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf0d86bd1 │ │ │ │ - andlt pc, r5, pc, lsl #21 │ │ │ │ + andlt pc, r5, r7, lsr #21 │ │ │ │ bl 0x17c7dc │ │ │ │ ldmlt r4, {r2, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6456802 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ movwls r0, #13206 @ 0x3396 │ │ │ │ ldmdavs r8, {r0, r4, fp, sp, lr}^ │ │ │ │ smlabteq r1, sp, r9, lr │ │ │ │ - blx 0x1bfab5c │ │ │ │ + blx 0xfe1fab5c │ │ │ │ stmdbls r2, {r0, fp, ip, pc} │ │ │ │ svcvs 0x00926e02 │ │ │ │ blls 0x1104d0 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ stmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ andcs r4, r0, #18432 @ 0x4800 │ │ │ │ @@ -47403,30 +47403,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ addlt r6, r3, r2, lsl #16 │ │ │ │ ldmdavs r1, {r3, r4, r6, fp, sp, lr} │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - blx 0x12faba4 │ │ │ │ + blx 0x18faba4 │ │ │ │ stmdbls r1, {fp, ip, pc} │ │ │ │ svcvs 0x009b6e03 │ │ │ │ blmi 0x150538 │ │ │ │ subsvs r2, sl, #0, 4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf004eb04 │ │ │ │ svclt 0x0000b897 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb958f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ bicslt r5, r5, r4, ror r2 │ │ │ │ vfms.f16 d20, d3, d3 │ │ │ │ - ldrdlt pc, [r8, #183]! @ 0xb7 │ │ │ │ + strdlt pc, [r8, #183]! @ 0xb7 │ │ │ │ blcs 0x59398 │ │ │ │ bvs 0xff8b5b80 │ │ │ │ mcrreq 11, 0, lr, r3, cr3 │ │ │ │ strmi r2, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #12291 @ 0x3003 │ │ │ │ strbmi r3, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf851d012 │ │ │ │ @@ -47448,32 +47448,32 @@ │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, sp, ror #22 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ tstcs r1, r6, lsl r6 │ │ │ │ andcs r2, r0, r0, lsl r2 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff22f1ec │ │ │ │ + @ instruction: 0xff3af1ec │ │ │ │ stccs 6, cr4, [r0], {7} │ │ │ │ tstcs r4, #102 @ 0x66 │ │ │ │ stmdami r6, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blcs 0x5881c │ │ │ │ adchi pc, r4, r0 │ │ │ │ cdpcs 8, 0, cr6, cr0, cr6, {3} │ │ │ │ adchi pc, r0, r0 │ │ │ │ blcs 0x5d02c │ │ │ │ @ instruction: 0x4630d07a │ │ │ │ - cdp2 2, 4, cr15, cr14, cr11, {3} │ │ │ │ + cdp2 2, 6, cr15, cr14, cr11, {3} │ │ │ │ @ instruction: 0x46024631 │ │ │ │ vmax.s32 d20, d11, d24 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r2!, {r1, r2, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ eorsle r2, ip, r0, lsl #20 │ │ │ │ andls r4, r3, #48, 12 @ 0x3000000 │ │ │ │ - cdp2 2, 4, cr15, cr0, cr11, {3} │ │ │ │ + cdp2 2, 6, cr15, cr0, cr11, {3} │ │ │ │ @ instruction: 0xf04f687e │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ mcrcs 0, 0, ip, cr0, cr4, {0} │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ strtmi r9, [r8], #-2563 @ 0xfffff5fd │ │ │ │ ldrmi r9, [r5], -r5 │ │ │ │ cmplt r3, #1245184 @ 0x130000 │ │ │ │ @@ -47492,15 +47492,15 @@ │ │ │ │ bge 0x229434 │ │ │ │ mrc2 7, 2, pc, cr10, cr15, {7} │ │ │ │ stmdals r5, {r1, r2, ip, pc} │ │ │ │ @ instruction: 0xf7ff7869 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r1, #5 │ │ │ │ @ instruction: 0xf1ed4638 │ │ │ │ - @ instruction: 0xf815f839 │ │ │ │ + @ instruction: 0xf815f851 │ │ │ │ blcs 0x4e43c │ │ │ │ stclvc 1, cr13, [r1], #-848 @ 0xfffffcb0 │ │ │ │ @ instruction: 0xf645b121 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ ldmvs r9, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0x46384b36 │ │ │ │ @ instruction: 0xf8837c22 │ │ │ │ @@ -47515,90 +47515,90 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ blcs 0x101f03c │ │ │ │ blcs 0x1372928 │ │ │ │ blge 0x1f2c98 │ │ │ │ stmdbge r5, {r4, r9, sp} │ │ │ │ - cdp2 1, 12, cr15, cr2, cr0, {1} │ │ │ │ + cdp2 1, 13, cr15, cr10, cr0, {1} │ │ │ │ strcs fp, [r0], #-504 @ 0xfffffe08 │ │ │ │ @ instruction: 0xf1ec4638 │ │ │ │ - ldrb pc, [lr, sp, lsl #31] @ │ │ │ │ + ldrb pc, [lr, r5, lsr #31] @ │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9faf26b │ │ │ │ + blx 0x6fb24c │ │ │ │ addle r2, r8, r0, lsl #16 │ │ │ │ strbmi r3, [r4, #-1044] @ 0xfffffbec │ │ │ │ svcge 0x0070f47f │ │ │ │ svccs 0x00002400 │ │ │ │ ubfx sp, r1, #1, #14 │ │ │ │ ldr r9, [r2, r6]! │ │ │ │ @ instruction: 0xf88d7803 │ │ │ │ @ instruction: 0xe7ae3018 │ │ │ │ andscs sl, r0, #6144 @ 0x1800 │ │ │ │ @ instruction: 0xf120a905 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavc r9!, {r0, r1, r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ str r9, [r4, r5, lsl #16]! │ │ │ │ mrc2 7, 2, pc, cr0, cr15, {7} │ │ │ │ str r9, [r8, r5]! │ │ │ │ - strtpl pc, [r4], #-591 @ 0xfffffdb1 │ │ │ │ + ldrbpl pc, [r4], #-591 @ 0xfffffdb1 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ andcs r7, r0, r2, ror r2 │ │ │ │ vshl.s8 d9, d0, d15 │ │ │ │ - vsub.f16 d31, d28, d1 │ │ │ │ - vqdmulh.s d31, d15, d9 │ │ │ │ - vmls.i d21, d0, d0[0] │ │ │ │ + vmls.f16 d31, d28, d9 │ │ │ │ + vqdmulh.s d31, d15, d25 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmla.f d21, d0, d0[0] │ │ │ │ blmi 0x1bedc8 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ - ldc2l 2, cr15, [r0, #-60]! @ 0xffffffc4 │ │ │ │ + stc2 2, cr15, [r8, #60] @ 0x3c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ - eorseq r1, r4, r8, ror #18 │ │ │ │ - eorseq r1, r4, ip, ror r9 │ │ │ │ + mlaseq r4, r8, r9, r1 │ │ │ │ + eorseq r1, r4, ip, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb95b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe8 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ umulllt r0, r4, r6, r4 │ │ │ │ bllt 0xe9c9cc │ │ │ │ subeq pc, r8, #268435460 @ 0x10000004 │ │ │ │ tstls r3, r0, lsr #12 │ │ │ │ - ldm r8, {r0, r1, r3, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldm r0!, {r0, r1, r3, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ vadd.i8 d9, d10, d3 │ │ │ │ - msrvs SPSR_, #9152 @ 0x23c0 │ │ │ │ + msrvs SPSR_, #10688 @ 0x29c0 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ - blx 0x67b124 │ │ │ │ + blx 0xc7b124 │ │ │ │ vcgt.s8 d22, d17, d16 │ │ │ │ @ instruction: 0xf1ee0004 │ │ │ │ - eorvs pc, r0, #77824 @ 0x13000 │ │ │ │ + eorvs pc, r0, #176128 @ 0x2b000 │ │ │ │ stc2 7, cr15, [r8, #1012]! @ 0x3f4 │ │ │ │ movweq pc, #28672 @ 0x7000 @ │ │ │ │ andcc lr, pc, r4, asr #19 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrbpl pc, [r4], #-591 @ 0xfffffdb1 @ │ │ │ │ + strpl pc, [r4], #591 @ 0x24f │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, pc, #2048 @ 0x800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2 2, cr15, [r4, #-60]! @ 0xffffffc4 │ │ │ │ - mlaseq r4, r0, r9, r1 │ │ │ │ + ldc2 2, cr15, [ip, #-60]! @ 0xffffffc4 │ │ │ │ + eorseq r1, r4, r0, asr #19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r2, [r4], -r0, lsl #20 │ │ │ │ @ instruction: 0xf101bfc2 │ │ │ │ @ instruction: 0x260037ff │ │ │ │ @@ -47622,47 +47622,47 @@ │ │ │ │ eorscc fp, r0, #148, 30 @ 0x250 │ │ │ │ sbcslt r3, r2, #1879048197 @ 0x70000005 │ │ │ │ ldmib r4, {r2, r3, r4, r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ mrrcne 1, 0, r3, r8, cr1 │ │ │ │ bicsle r4, r6, #136, 4 @ 0x80000008 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d10, d16 │ │ │ │ - @ instruction: 0xf1b8fdd9 │ │ │ │ + @ instruction: 0xf1b8fdf1 │ │ │ │ ldmible r7, {r0, r3, r8, r9, sl, fp}^ │ │ │ │ ldrdcc lr, [r1], -r4 │ │ │ │ subseq pc, r7, #8, 2 │ │ │ │ addmi r1, r1, #22784 @ 0x5900 │ │ │ │ @ instruction: 0xf04fd3d7 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - stc2l 2, cr15, [sl, #40] @ 0x28 │ │ │ │ + stc2l 2, cr15, [r2, #40]! @ 0x28 │ │ │ │ ldrhle r4, [r8, #45] @ 0x2d │ │ │ │ ldmib r4, {r2, r3, r5, r8, r9, ip, sp, pc}^ │ │ │ │ mrrcne 1, 0, r3, sl, cr1 │ │ │ │ eorle r4, r0, #-1610612728 @ 0xa0000008 │ │ │ │ rsbvs r6, r2, r1, lsr #16 │ │ │ │ strbpl r2, [sl], #512 @ 0x200 │ │ │ │ movwne lr, #2516 @ 0x9d4 │ │ │ │ andcs r5, r0, sl, asr #9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - stc2 2, cr15, [lr, #40]! @ 0x28 │ │ │ │ + stc2l 2, cr15, [r6, #40] @ 0x28 │ │ │ │ svceq 0x0009f1b8 │ │ │ │ @ instruction: 0xf108bf94 │ │ │ │ @ instruction: 0xf1080230 │ │ │ │ @ instruction: 0xf04f0257 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - stc2 2, cr15, [r2, #40]! @ 0x28 │ │ │ │ + ldc2 2, cr15, [sl, #40]! @ 0x28 │ │ │ │ @ instruction: 0x4620e7d6 │ │ │ │ pop {r9, sp} │ │ │ │ @ instruction: 0xf04f41f0 │ │ │ │ vand , q13, │ │ │ │ - svclt 0x0000bd99 │ │ │ │ + svclt 0x0000bdb1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xb82a68 │ │ │ │ bcs 0x6acd4 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -47685,15 +47685,15 @@ │ │ │ │ tstmi r9, #397312 @ 0x61000 │ │ │ │ bcs 0x1ab440 │ │ │ │ @ instruction: 0x460bbf98 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xf88d3602 │ │ │ │ @ instruction: 0xf1ee3003 │ │ │ │ - adcsmi pc, r4, #1720320 @ 0x1a4000 │ │ │ │ + adcsmi pc, r4, #2113536 @ 0x204000 │ │ │ │ @ instruction: 0xf816d010 │ │ │ │ @ instruction: 0xf1a22c02 │ │ │ │ blcs 0x27f800 │ │ │ │ @ instruction: 0x011bbf9c │ │ │ │ ldmible r4, {r0, r1, r3, r4, r6, r9, ip, sp, pc}^ │ │ │ │ movteq pc, #4514 @ 0x11a2 @ │ │ │ │ stmiale r8, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ @@ -47703,15 +47703,15 @@ │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r7, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , q6, q8 │ │ │ │ - svclt 0x0000f9cb │ │ │ │ + svclt 0x0000f9eb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strcs fp, [r0], #-148 @ 0xffffff6c │ │ │ │ @ instruction: 0x46064b73 │ │ │ │ @@ -47721,24 +47721,24 @@ │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ teqlt r2, r0, lsl #6 │ │ │ │ strvc pc, [r8, -pc, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ blcs 0x58ca4 │ │ │ │ @ instruction: 0xf105d15b │ │ │ │ stclmi 8, cr3, [sl], #-1020 @ 0xfffffc04 │ │ │ │ - ldrpl pc, [r0, pc, asr #4] │ │ │ │ + strbpl pc, [r0, pc, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0x210044b0 │ │ │ │ @ instruction: 0xf1ee6a20 │ │ │ │ - andcs pc, r1, #475136 @ 0x74000 │ │ │ │ + andcs pc, r1, #868352 @ 0xd4000 │ │ │ │ bvs 0x8504bc │ │ │ │ - @ instruction: 0xf914f1ee │ │ │ │ + @ instruction: 0xf92cf1ee │ │ │ │ strtmi r6, [sl], -r0, lsr #20 │ │ │ │ @ instruction: 0xf1ee4631 │ │ │ │ - @ instruction: 0x2d00f90f │ │ │ │ + @ instruction: 0x2d00f927 │ │ │ │ mrcne 13, 3, sp, cr3, cr11, {1} │ │ │ │ @ instruction: 0xf8132200 │ │ │ │ strmi r1, [sl], #-3841 @ 0xfffff0ff │ │ │ │ mvnsle r4, r3, asr #10 │ │ │ │ movwne pc, #13250 @ 0x33c2 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf04f2b09 │ │ │ │ @@ -47747,15 +47747,15 @@ │ │ │ │ @ instruction: 0xf88d2a09 │ │ │ │ @ instruction: 0xf88d3001 │ │ │ │ svclt 0x00c81000 │ │ │ │ cmppeq r7, #-2147483648 @ p-variant is OBSOLETE @ 0x80000000 │ │ │ │ andcs sp, r3, #2432 @ 0x980 │ │ │ │ bvs 0x8505c8 │ │ │ │ andcc pc, r2, sp, lsl #17 │ │ │ │ - @ instruction: 0xf8ecf1ee │ │ │ │ + @ instruction: 0xf904f1ee │ │ │ │ ldmib r3, {r0, r1, r5, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0020100 │ │ │ │ @ instruction: 0xf002ff49 │ │ │ │ stmdacs r0, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ blmi 0x12b2f54 │ │ │ │ blls 0x518cac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -47772,15 +47772,15 @@ │ │ │ │ @ instruction: 0xf64fe7d5 │ │ │ │ vrsra.s64 d18, d10, #64 │ │ │ │ @ instruction: 0x469a2396 │ │ │ │ blcs 0x60cec │ │ │ │ subcs sp, r5, #155 @ 0x9b │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - cdp 2, 15, cr15, cr10, cr10, {3} │ │ │ │ + svc 0x0012f26a │ │ │ │ movwle r4, #41644 @ 0xa2ac │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b8d08f │ │ │ │ eorle r0, lr, pc, lsl #30 │ │ │ │ @ instruction: 0xf0043401 │ │ │ │ adcmi r0, ip, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf1b8d2f4 │ │ │ │ @@ -47809,111 +47809,111 @@ │ │ │ │ @ instruction: 0x3000f8ba │ │ │ │ sbcle r2, r9, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ bge 0xb4424 │ │ │ │ tstpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - rsbpl pc, ip, pc, asr #4 │ │ │ │ + addspl pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf98cf12b │ │ │ │ + @ instruction: 0xf9a4f12b │ │ │ │ vaba.s d30, d28, d24 │ │ │ │ - @ instruction: 0xf002f8ef │ │ │ │ + @ instruction: 0xf002f90f │ │ │ │ @ instruction: 0xf100030f │ │ │ │ blcs 0x281298 │ │ │ │ eoreq pc, lr, #79 @ 0x4f │ │ │ │ teqcc r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xe7d03357 │ │ │ │ subcs r2, r4, #32, 2 │ │ │ │ vadd.i32 d26, d10, d1 │ │ │ │ - @ instruction: 0x4641ee9a │ │ │ │ + @ instruction: 0x4641eeb2 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ ldceq 0, cr15, [r4], #-316 @ 0xfffffec4 │ │ │ │ subhi pc, r8, sp, lsl #17 │ │ │ │ svclt 0x0000e7af │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb95f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0x46042396 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ vmax.s32 d20, d11, d16 │ │ │ │ - andcs pc, r0, #93184 @ 0x16c00 │ │ │ │ + andcs pc, r0, #125952 @ 0x1ec00 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr15, {7} │ │ │ │ orrscs pc, ip, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x60e14 │ │ │ │ @ instruction: 0xf64fd0ee │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1051]! @ 0x41b │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vshr.s64 d21, d4, #64 │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ @ instruction: 0xf12b002e │ │ │ │ - @ instruction: 0xe7dff93f │ │ │ │ + @ instruction: 0xe7dff957 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb95fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ @ instruction: 0xf7ff002e │ │ │ │ vmax.f32 , , │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vmla.i d21, d16, d0[5] │ │ │ │ @ instruction: 0xf126002e │ │ │ │ - andcs pc, r0, r3, asr #26 │ │ │ │ + andcs pc, r0, fp, asr sp @ │ │ │ │ cdp2 0, 9, cr15, cr10, cr2, {0} │ │ │ │ ldmfd sp!, {sp} │ │ │ │ @ instruction: 0xf0024008 │ │ │ │ svclt 0x0000bf03 │ │ │ │ - sbcspl pc, r4, pc, asr #4 │ │ │ │ + andvs pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00b0f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ ldc2 0, cr15, [r8, #12] │ │ │ │ stmdavs r3!, {r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ tstle ip, r1, lsl #22 │ │ │ │ ldmdavc fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ andsle r2, r7, r3, ror #22 │ │ │ │ tstle r6, r3, ror fp │ │ │ │ - mcr2 1, 6, pc, cr8, cr5, {1} @ │ │ │ │ + mcr2 1, 7, pc, cr0, cr5, {1} @ │ │ │ │ pop {r4, r5, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0034010 │ │ │ │ sha1c.32 , q8, │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf7ff4010 │ │ │ │ vmax.f32 d27, d31, d13 │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf7ff002e │ │ │ │ strb pc, [r0, r7, lsl #31]! @ │ │ │ │ - mrc2 1, 5, pc, cr4, cr5, {1} │ │ │ │ + mcr2 1, 6, pc, cr12, cr5, {1} @ │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - rscpl pc, r8, pc, asr #4 │ │ │ │ + andsvs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x007af7ff │ │ │ │ blcs 0x118f88 │ │ │ │ ldrlt sp, [r0, #-323]! @ 0xfffffebd │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r7, r3, lsl #16 │ │ │ │ bvs 0x6906a4 │ │ │ │ @ instruction: 0x4608691a │ │ │ │ andls r6, r4, #1523712 @ 0x174000 │ │ │ │ vrhadd.s32 d25, d11, d5 │ │ │ │ - bls 0x17d9e8 │ │ │ │ + bls 0x17da68 │ │ │ │ andcs r0, r0, r3, asr #16 │ │ │ │ @ instruction: 0x41a84293 │ │ │ │ @ instruction: 0xf645d322 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ @ instruction: 0xf5030396 │ │ │ │ stmdbls r5, {r7, r8, sl, ip, lr} │ │ │ │ blvs 0xfea63ad0 │ │ │ │ @@ -47922,27 +47922,27 @@ │ │ │ │ blvs 0xfea87ed0 │ │ │ │ ldmib r2, {r3, r4, r7, fp, sp, lr}^ │ │ │ │ strls r2, [r2], #-768 @ 0xfffffd00 │ │ │ │ strls r6, [r1], #-2124 @ 0xfffff7b4 │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ stc2 0, cr15, [ip, #-12] │ │ │ │ vmul.i8 d27, d31, d24 │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ andlt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x003cf7ff │ │ │ │ - rscpl pc, r4, pc, asr #4 │ │ │ │ + andsvs pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vrecps.f32 d27, d15, d19 │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf7ff002e │ │ │ │ vmax.f32 d27, d15, d29 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ andlt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0024f7ff │ │ │ │ blcs 0xd9034 │ │ │ │ stmdavs r3, {r1, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ andeq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ movwne lr, #18899 @ 0x49d3 │ │ │ │ @@ -47953,15 +47953,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vsubl.s8 q9, d16, d16 │ │ │ │ umulllt r0, r7, r6, r2 │ │ │ │ strpl pc, [r0], #1282 @ 0x502 │ │ │ │ blvs 0xfe862f70 │ │ │ │ @ instruction: 0xf1ed9204 │ │ │ │ - blls 0x1becb8 │ │ │ │ + blls 0x1bed18 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvs 0xfe8a577c │ │ │ │ ldmvs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ strls r6, [r1, #-2125] @ 0xfffff7b3 │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ @@ -47969,57 +47969,57 @@ │ │ │ │ ldmib r4, {r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ ldmib r3, {r0, r2, r3, r8, r9}^ │ │ │ │ @ instruction: 0xf7ff1200 │ │ │ │ blvs 0x193e3e0 │ │ │ │ andlt r6, r7, r8, lsl r8 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mcrlt 7, 7, pc, cr6, cr15, {7} @ │ │ │ │ - rscpl pc, r4, pc, asr #4 │ │ │ │ + andsvs pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrlt 7, 7, pc, cr0, cr15, {7} @ │ │ │ │ - rscpl pc, r8, pc, asr #4 │ │ │ │ + andsvs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ svclt 0x0000bed7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb961c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r7], {248} @ 0xf8 │ │ │ │ - mvnpl pc, pc, asr #4 │ │ │ │ + tstpvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s q3, , q8 │ │ │ │ - blvs 0x193d644 │ │ │ │ + blvs 0x193d6a4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ svclt 0x0000bec1 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r6], -pc, lsr #31 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - mvnspl pc, pc, asr #4 │ │ │ │ + msrvs R12_fiq, pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vpadd.i8 q3, , q12 │ │ │ │ - vmul.i8 , q0, │ │ │ │ + vmul.i8 d31, d16, d5 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf8d26e02 │ │ │ │ blcs 0x4b278 │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ movtlt r4, #34712 @ 0x8798 │ │ │ │ vstrcs d6, [r0, #-500] @ 0xfffffe0c │ │ │ │ mvnshi pc, r0 │ │ │ │ movw lr, #6613 @ 0x19d5 │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vpadd.i8 d18, d0, d5 │ │ │ │ vand q12, , │ │ │ │ - vaddhn.i16 d22, q0, q6 │ │ │ │ + vmvn.i32 d22, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf8d5042e │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcc0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andcc pc, ip, ip, asr #17 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ @@ -48033,15 +48033,15 @@ │ │ │ │ stc2l 0, cr15, [r4], #-12 │ │ │ │ blvs 0x1fabe2c │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldmib r5, {r0, r1, r5, r6, r7, r8, pc}^ │ │ │ │ bl 0xfe937c9c │ │ │ │ blcs 0x7bfcd4 │ │ │ │ orrshi pc, fp, r0, asr #4 │ │ │ │ - strtvs pc, [r4], #-591 @ 0xfffffdb1 │ │ │ │ + ldrbvs pc, [r4], #-591 @ 0xfffffdb1 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x2720f0 │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc1004 │ │ │ │ @@ -48060,15 +48060,15 @@ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ blvs 0x1f6bdc4 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ ldmib r4, {r2, r5, r7, r8, pc}^ │ │ │ │ bl 0xfe937d08 │ │ │ │ blcs 0x47fd40 │ │ │ │ tstphi pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ - strbvs pc, [r4, #-591] @ 0xfffffdb1 @ │ │ │ │ + ldrbvs pc, [r4, #-591]! @ 0xfffffdb1 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x27255c │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc300c │ │ │ │ @@ -48081,15 +48081,15 @@ │ │ │ │ @ instruction: 0x2c006b7c │ │ │ │ msrhi SPSR_fxc, r0 │ │ │ │ movwgt lr, #6612 @ 0x19d4 │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ vpadd.i8 d18, d0, d0 │ │ │ │ @ instruction: 0xf8d48133 │ │ │ │ vhadd.s8 d24, d15, d0 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 q11, d16, d8 │ │ │ │ @ instruction: 0xf04f052e │ │ │ │ bl 0x24156c │ │ │ │ stcgt 14, cr0, [pc, #-48] @ 0x3f140 │ │ │ │ andeq pc, ip, r8, asr #16 │ │ │ │ andne pc, r4, lr, asr #17 │ │ │ │ andcs pc, r8, lr, asr #17 │ │ │ │ andcc pc, ip, lr, asr #17 │ │ │ │ @@ -48098,15 +48098,15 @@ │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ @ instruction: 0x2c006b7c │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ movw lr, #6612 @ 0x19d4 │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vpadd.i8 d18, d0, d4 │ │ │ │ vqadd.s8 q12, , │ │ │ │ - vmls.f d22, d0, d0[7] │ │ │ │ + vshl.s64 d22, d12, #0 │ │ │ │ @ instruction: 0xf8d4052e │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcd0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ andcs pc, r8, ip, asr #17 │ │ │ │ @@ -48117,15 +48117,15 @@ │ │ │ │ @ instruction: 0xf8026063 │ │ │ │ blvs 0x1fa31e8 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldmib r5, {r0, r2, r8, pc}^ │ │ │ │ bl 0xfe937dec │ │ │ │ blcs 0x5bfe24 │ │ │ │ sbcshi pc, sp, r0, asr #4 │ │ │ │ - strvs pc, [r4], #591 @ 0x24f │ │ │ │ + ldrtvs pc, [r4], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x272240 │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc300c │ │ │ │ @@ -48134,28 +48134,28 @@ │ │ │ │ @ instruction: 0xf8cc2008 │ │ │ │ @ instruction: 0xf8ac0010 │ │ │ │ stmdavs fp!, {r2, r4, ip, sp}^ │ │ │ │ tstcc r6, #2752512 @ 0x2a0000 │ │ │ │ @ instruction: 0xf802606b │ │ │ │ ldmdavs r3!, {r0, r1, ip, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ - orrsvs pc, ip, pc, asr #4 │ │ │ │ + bicvs pc, ip, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0x4620681c │ │ │ │ - stc2l 2, cr15, [r0, #-428]! @ 0xfffffe54 │ │ │ │ + stc2 2, cr15, [r0, #428] @ 0x1ac │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ eorcc pc, r8, r7, lsl #17 │ │ │ │ @ instruction: 0xf0034620 │ │ │ │ blvs 0x1fbda80 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldmib r5, {r1, r4, r6, r7, pc}^ │ │ │ │ bl 0xfe92fe64 │ │ │ │ blcs 0x7bfe94 │ │ │ │ addhi pc, fp, r0, asr #4 │ │ │ │ - strtvs pc, [ip], #591 @ 0x24f │ │ │ │ + ldrbvs pc, [ip], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ ldrd pc, [r0], -r5 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x3f22b8 │ │ │ │ @ instruction: 0xf84e060c │ │ │ │ rsbsvs r0, r1, ip │ │ │ │ stcgt 0, cr6, [r7], {178} @ 0xb2 │ │ │ │ @@ -48165,15 +48165,15 @@ │ │ │ │ movwcs lr, #2517 @ 0x9d5 │ │ │ │ rsbvs r3, fp, lr, lsl r3 │ │ │ │ andhi pc, r3, r2, lsl #16 │ │ │ │ ldmcs r4, {r0, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmeq r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ - @ instruction: 0xf996f209 │ │ │ │ + @ instruction: 0xf9aef209 │ │ │ │ stmdbeq r0, {r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2600dd36 │ │ │ │ @ instruction: 0xe01746b2 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ bl 0x319348 │ │ │ │ ldrmi r0, [r0], #-773 @ 0xfffffcfb │ │ │ │ andle r4, r2, #152, 4 @ 0x80000009 │ │ │ │ @@ -48186,155 +48186,155 @@ │ │ │ │ strcc sl, [r1], -r5 │ │ │ │ @ instruction: 0xd01b45b1 │ │ │ │ @ instruction: 0xf8d86b7c │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ orrlt fp, ip, #38 @ 0x26 │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldrbmi sp, [r8], -lr, lsr #32 │ │ │ │ - @ instruction: 0xf89ef26b │ │ │ │ + @ instruction: 0xf8bef26b │ │ │ │ ldmib r4, {r0, r2, r9, sl, lr}^ │ │ │ │ bne 0xfe707f14 │ │ │ │ bicsle r4, r7, #152, 4 @ 0x80000009 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x4620465a │ │ │ │ @ instruction: 0x36014619 │ │ │ │ - @ instruction: 0xff54f209 │ │ │ │ + @ instruction: 0xff6cf209 │ │ │ │ strhle r4, [r3, #81]! @ 0x51 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [ip, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0x46282315 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - andvs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + eorsvs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xff42f209 │ │ │ │ + @ instruction: 0xff5af209 │ │ │ │ tstcs r1, #156, 12 @ 0x9c00000 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ vand , , │ │ │ │ - vmlal.s q11, d0, d0[1] │ │ │ │ + vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - @ instruction: 0xe6f1ff37 │ │ │ │ + ldrbt pc, [r1], pc, asr #30 @ │ │ │ │ @ instruction: 0x46204659 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf884f20a │ │ │ │ + @ instruction: 0xf89cf20a │ │ │ │ @ instruction: 0x4659e7bd │ │ │ │ vmax.s32 d20, d10, d26 │ │ │ │ - @ instruction: 0xe7b2e9f8 │ │ │ │ + @ instruction: 0xe7b2ea10 │ │ │ │ ldrdeq pc, [ip], r2 │ │ │ │ tstcs lr, #91226112 @ 0x5700000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d20, d15, d24 │ │ │ │ - vsubl.s8 q11, d16, d28 │ │ │ │ + vrshr.s64 q11, q6, #64 │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - usad8 r5, sp, pc @ │ │ │ │ + @ instruction: 0xe785ff35 │ │ │ │ @ instruction: 0x46202314 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - rsbvs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + addsvs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xff12f209 │ │ │ │ + @ instruction: 0xff2af209 │ │ │ │ tstcs r6, #6029312 @ 0x5c0000 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ vand , , │ │ │ │ - vsubl.s8 q11, d16, d4 │ │ │ │ + vrshr.s64 d22, d20, #64 │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - ldr pc, [r6, -r7, lsl #30]! │ │ │ │ + udiv r6, pc, pc │ │ │ │ @ instruction: 0x46202310 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - subsvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cdp2 2, 15, cr15, cr12, cr9, {0} │ │ │ │ + @ instruction: 0xff14f209 │ │ │ │ tstcs lr, #228589568 @ 0xda00000 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ vand , , │ │ │ │ - vsubl.s8 q11, d0, d20 │ │ │ │ + vmov.i32 q11, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - @ instruction: 0xe67cfef1 │ │ │ │ + ldrbt pc, [ip], -r9, lsl #30 @ │ │ │ │ @ instruction: 0x46282216 │ │ │ │ - orrvs pc, r4, pc, asr #4 │ │ │ │ + @ instruction: 0x61b4f24f │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf83cf20a │ │ │ │ + @ instruction: 0xf854f20a │ │ │ │ andscs lr, lr, #6029312 @ 0x5c0000 │ │ │ │ vmax.s8 d20, d15, d24 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ + vsra.s64 q11, q6, #64 │ │ │ │ vrhadd.s8 d0, d10, d30 │ │ │ │ - smlaldx pc, r7, r3, r8 @ │ │ │ │ + strb pc, [r7, -fp, asr #16] @ │ │ │ │ @ instruction: 0x46202214 │ │ │ │ - msrvs (UNDEF: 108), pc │ │ │ │ + orrsvs pc, ip, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf82af20a │ │ │ │ + @ instruction: 0xf842f20a │ │ │ │ andscs lr, r0, #229638144 @ 0xdb00000 │ │ │ │ vmax.s8 d20, d15, d16 │ │ │ │ - vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q11, q8, d8 │ │ │ │ vrhadd.s8 d0, d10, d30 │ │ │ │ - strt pc, [fp], r1, lsr #16 │ │ │ │ + @ instruction: 0xe6abf839 │ │ │ │ @ instruction: 0x46282215 │ │ │ │ - tstpvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf818f20a │ │ │ │ + @ instruction: 0xf830f20a │ │ │ │ andscs lr, r1, #31457280 @ 0x1e00000 │ │ │ │ vmax.s8 d20, d15, d16 │ │ │ │ - vmla.f d22, d0, d0[1] │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d0, d10, d30 │ │ │ │ - ldrbt pc, [r5], -pc, lsl #16 @ │ │ │ │ + ldrbt pc, [r5], -r7, lsr #16 @ │ │ │ │ @ instruction: 0x4628221e │ │ │ │ - msrvs R12_usr, pc │ │ │ │ + cmppvs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf806f20a │ │ │ │ + @ instruction: 0xf81ef20a │ │ │ │ svclt 0x0000e63d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb96674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf7d46b65 │ │ │ │ vpmin.s8 d31, d15, d1 │ │ │ │ - vqdmlal.s q11, d16, d0[3] │ │ │ │ + vrsra.s64 q11, q14, #64 │ │ │ │ strmi r0, [r2], -lr, lsr #6 │ │ │ │ - bicsvs pc, r4, pc, asr #4 │ │ │ │ + tstpvc r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vmax.s8 d4, d10, d24 │ │ │ │ - blvs 0x193f188 │ │ │ │ + blvs 0x193f1e8 │ │ │ │ pop {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ff4038 │ │ │ │ svclt 0x0000bc63 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb966b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r7], {248} @ 0xf8 │ │ │ │ - @ instruction: 0x01bcf240 │ │ │ │ + mvneq pc, r0, asr #4 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ blvs 0xff8da248 │ │ │ │ - @ instruction: 0xff22f20a │ │ │ │ + @ instruction: 0xff3af20a │ │ │ │ pop {r0, r1, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, lr} │ │ │ │ mcrrlt 7, 15, pc, sl, cr15 @ │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb966e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r6], {248} @ 0xf8 │ │ │ │ vhsub.s8 d18, d15, d1 │ │ │ │ - vsra.s64 q11, q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ blvs 0x183f9b0 │ │ │ │ - @ instruction: 0xff0af20a │ │ │ │ + @ instruction: 0xff22f20a │ │ │ │ ldreq r6, [sl, r3, lsr #24] │ │ │ │ ldrbeq sp, [fp, -r7, lsl #8] │ │ │ │ blvs 0x1934548 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ blvs 0x186e5c8 │ │ │ │ vhsub.s8 d18, d15, d2 │ │ │ │ - vsra.s64 q11, q14, #64 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d0, d10, d30 │ │ │ │ - stcvs 15, cr15, [r3], #-180 @ 0xffffff4c │ │ │ │ + stcvs 15, cr15, [r3], #-276 @ 0xfffffeec │ │ │ │ strble r0, [lr, #1883]! @ 0x75b │ │ │ │ andcs r6, r4, #96, 22 @ 0x18000 │ │ │ │ - tstpvc r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff22f20a │ │ │ │ + @ instruction: 0xff3af20a │ │ │ │ pop {r0, r1, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, lr} │ │ │ │ ldclt 7, cr15, [r4], {255} @ 0xff │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ ldmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -48363,20 +48363,20 @@ │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xff2fd5d4 │ │ │ │ - eorseq r1, r4, ip, lsr #19 │ │ │ │ - eorseq r1, r4, r8, ror #19 │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, r8, lsl sl │ │ │ │ ldmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -48401,42 +48401,42 @@ │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0x1ffd66c │ │ │ │ - eorseq r1, r4, ip, lsr #19 │ │ │ │ - eorseq r1, r4, r0, lsl sl │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb96880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ tstle lr, r3, lsl #22 │ │ │ │ @ instruction: 0xf6456801 │ │ │ │ vaddl.s8 q9, d16, d16 │ │ │ │ bvs 0x2ff8f0 │ │ │ │ stmdavs r0, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0036809 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ eorcc sp, r6, r9, lsl #20 │ │ │ │ vhadd.s8 d29, d15, d15 │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vpadd.i8 , , │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vpadd.i8 , q0, │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ svclt 0x0000bb49 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb968e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @@ -48445,35 +48445,35 @@ │ │ │ │ vaddl.s8 q9, d16, d16 │ │ │ │ bvs 0x2ff954 │ │ │ │ stmdavs r0, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0036809 │ │ │ │ stmdacs r0, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ eorcc sp, r6, r9, lsl #20 │ │ │ │ vhadd.s8 d29, d15, d15 │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vqdmulh.s d27, d15, d23 │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vpadd.i8 d27, d0, d15 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ svclt 0x0000bb17 │ │ │ │ orrslt r6, fp, r3, asr #16 │ │ │ │ stmdavs r3, {r0, r2, r3, r9, fp, lr} │ │ │ │ ldcvs 8, cr6, [r3], {25} │ │ │ │ movweq lr, #14897 @ 0x3a31 │ │ │ │ vrhadd.s8 d29, d15, d6 │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ bicsvs r0, r1, #46 @ 0x2e │ │ │ │ bllt 0x1fd75c │ │ │ │ - rscpl pc, r4, pc, asr #4 │ │ │ │ + andsvs pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ bllt 0x7d768 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ @@ -48485,19 +48485,19 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andcs r6, r8, #196608 @ 0x30000 │ │ │ │ ldmdavs r8, {r1, r2, r8, fp, lr} │ │ │ │ @ instruction: 0xffd4f7fe │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ blt 0xff5fd7bc │ │ │ │ - eorseq r1, r4, ip, lsr fp │ │ │ │ + eorseq r1, r4, ip, ror #22 │ │ │ │ blvs 0x17123d0 │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ svclt 0x0000bacf │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ rsble r2, sl, r0, lsl #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -48537,37 +48537,37 @@ │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ rsbvs sp, r2, r3, lsl r2 │ │ │ │ ldrbpl r6, [r5], #2082 @ 0x822 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ @ instruction: 0xf04fe7d4 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - cdp2 2, 11, cr15, cr2, cr9, {0} │ │ │ │ + cdp2 2, 12, cr15, cr10, cr9, {0} │ │ │ │ rsbscs lr, sp, #54001664 @ 0x3380000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d9, d16 │ │ │ │ - strtmi pc, [sl], -fp, lsr #29 │ │ │ │ + strtmi pc, [sl], -r3, asr #29 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d9, d16 │ │ │ │ - strb pc, [r1, r5, lsr #29] @ │ │ │ │ + @ instruction: 0xe7c1febd │ │ │ │ @ instruction: 0xf04f227d │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - cdp2 2, 9, cr15, cr14, cr9, {0} │ │ │ │ + cdp2 2, 11, cr15, cr6, cr9, {0} │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blcs 0xd99dc │ │ │ │ addshi pc, r1, r0, asr #4 │ │ │ │ svcmi 0x00934606 │ │ │ │ - blx 0xffb7c2a4 │ │ │ │ + blx 0x37c2a6 │ │ │ │ blvs 0xf6bf60 │ │ │ │ @ instruction: 0xf3402c00 │ │ │ │ bvs 0xfff9fb60 │ │ │ │ strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ andcc lr, ip, #3 │ │ │ │ @ instruction: 0xf000429c │ │ │ │ @@ -48585,132 +48585,132 @@ │ │ │ │ vtst.8 d22, d0, d18 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf8d20392 │ │ │ │ ldmdavs ip, {pc} │ │ │ │ rsbs fp, r2, r4, lsr #18 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ rsble r2, lr, r0, lsl #24 │ │ │ │ - blx 0xfee7c30c │ │ │ │ + blx 0xff67c30c │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ teqcs sl, r6 @ │ │ │ │ vmax.s32 q10, q5, q0 │ │ │ │ - bl 0xfe87dd98 │ │ │ │ + bl 0xfe87ddf8 │ │ │ │ vmla.i8 d16, d15, d8 │ │ │ │ - vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.f d23, d0, d0[1] │ │ │ │ strbmi r0, [r0], -lr, lsr #2 │ │ │ │ vmax.s32 q10, q5, q5 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d4d069 │ │ │ │ @ instruction: 0xf8d33268 │ │ │ │ @ instruction: 0xf1bbb004 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ ldmdavs sp, {r2, r3, r6, r7, pc} │ │ │ │ and r2, r3, r0, lsl #8 │ │ │ │ ldrbmi r3, [ip, #-1296] @ 0xfffffaf0 │ │ │ │ sbchi pc, r5, r0 │ │ │ │ ldrdge pc, [ip], -r5 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0xf8da3401 │ │ │ │ vhadd.s32 d17, d10, d0 │ │ │ │ - stmdacs r0, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dad1f0 │ │ │ │ @ instruction: 0xf1b88004 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ ldmdavs r4!, {r2, r4, r5, r7, pc} │ │ │ │ vmax.s32 q10, q5, q0 │ │ │ │ - stmdbvs r5!, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r5!, {r0, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ vhsub.s8 d4, d16, d5 │ │ │ │ bvs 0x91fc6c │ │ │ │ blne 0x1150c60 │ │ │ │ ldrbvc pc, [sp, #576]! @ 0x240 @ │ │ │ │ blvs 0x1e5043c │ │ │ │ ldrmi fp, [sp], -r8, lsr #30 │ │ │ │ stmdble sl!, {r2, r3, r5, r7, r9, lr} │ │ │ │ - teqpmi r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 96), r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - stc2l 2, cr15, [sl], {9} │ │ │ │ + stc2l 2, cr15, [r2], #36 @ 0x24 │ │ │ │ @ instruction: 0x462a6b78 │ │ │ │ @ instruction: 0xf7ff4641 │ │ │ │ blvs 0x1f3f5c4 │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ ldmfd sp!, {r8} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ vadd.i8 , , │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf8d2b9b3 │ │ │ │ stmdacs r0, {r2, r3, r7} │ │ │ │ vrhadd.s8 d29, d16, d10 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ strcs fp, [r0], #-2471 @ 0xfffff659 │ │ │ │ strcs lr, [r0, #-1939] @ 0xfffff86d │ │ │ │ @ instruction: 0xf64ce771 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vand d0, d9, d19 │ │ │ │ - blvs 0x1e7ecb0 │ │ │ │ + blvs 0x1e7ed10 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0xf8d5e7d3 │ │ │ │ @ instruction: 0xf1b88008 │ │ │ │ lslsle r0, r0, #30 │ │ │ │ - eorsvs pc, r5, pc, asr #12 │ │ │ │ + rsbvs pc, r5, pc, asr #12 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ - mcrr2 1, 14, pc, sl, cr12 @ │ │ │ │ + stc2l 1, cr15, [r2], #-944 @ 0xfffffc50 │ │ │ │ subcs r4, r7, r1, lsl #13 │ │ │ │ - @ instruction: 0xf982f200 │ │ │ │ + @ instruction: 0xf99af200 │ │ │ │ vhsub.s8 q9, , │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7d0012e │ │ │ │ strmi lr, [r1], -sl, lsl #23 │ │ │ │ @ instruction: 0xf1ec4648 │ │ │ │ - mcrvs 14, 1, pc, cr3, cr13, {7} @ │ │ │ │ + mcrvs 15, 1, pc, cr3, cr5, {0} @ │ │ │ │ @ instruction: 0x3090f8d3 │ │ │ │ strtmi fp, [r0], -r3, ror #2 │ │ │ │ @ instruction: 0x46014798 │ │ │ │ - rsbvc pc, r8, pc, asr #4 │ │ │ │ + addsvc pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xff56f1ff │ │ │ │ + @ instruction: 0xff6ef1ff │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 1, 14, cr15, cr12, cr12, {7} │ │ │ │ + @ instruction: 0xff04f1ec │ │ │ │ rsbcc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ - bvc 0xfe57c3d8 │ │ │ │ + bvc 0xff17c3d8 │ │ │ │ beq 0xbfc5a0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ orrslt r6, r2, sl, asr r8 │ │ │ │ @ instruction: 0x4650681b │ │ │ │ movwne lr, #35587 @ 0x8b03 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ - @ instruction: 0xff3ef1ff │ │ │ │ + @ instruction: 0xff56f1ff │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 1, 13, cr15, cr4, cr12, {7} │ │ │ │ + cdp2 1, 14, cr15, cr12, cr12, {7} │ │ │ │ rsbcc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ ldrmi r6, [r0, #2138] @ 0x85a │ │ │ │ andcs sp, sl, ip, ror #7 │ │ │ │ - @ instruction: 0xf946f200 │ │ │ │ - orrvc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + @ instruction: 0xf95ef200 │ │ │ │ + @ instruction: 0x73b8f24f │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ blgt 0x1112e8 │ │ │ │ subsvs r6, r1, r0, lsl r0 │ │ │ │ ldrmi r4, [r1], -r8, asr #12 │ │ │ │ tsthi r3, fp, lsl r8 │ │ │ │ - cdp2 1, 11, cr15, cr14, cr12, {7} │ │ │ │ + cdp2 1, 13, cr15, cr6, cr12, {7} │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 1, 11, cr15, cr10, cr12, {7} │ │ │ │ + cdp2 1, 13, cr15, cr2, cr12, {7} │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ vhadd.s8 d2, d8, d0 │ │ │ │ - @ instruction: 0x4603faf5 │ │ │ │ + strmi pc, [r3], -sp, lsl #22 │ │ │ │ adcvs r4, fp, r8, asr #12 │ │ │ │ - ldc2 1, cr15, [lr], {236} @ 0xec │ │ │ │ + ldc2 1, cr15, [r6], #944 @ 0x3b0 │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ svclt 0x0000b925 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ bmi 0x66c26c │ │ │ │ blcs 0x5a77c │ │ │ │ strlt sp, [r0, #-3365] @ 0xfffff2db │ │ │ │ @@ -48742,27 +48742,27 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ strmi fp, [r5], -ip, asr #2 │ │ │ │ @ instruction: 0xf8d4e002 │ │ │ │ @ instruction: 0xb1244274 │ │ │ │ - @ instruction: 0xf97ef272 │ │ │ │ + @ instruction: 0xf99ef272 │ │ │ │ addmi r6, r3, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb96dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r1, r4, r7, r8, r9} │ │ │ │ vmin.s d20, d2, d13 │ │ │ │ - mvnlt pc, r7, ror #18 │ │ │ │ + mvnlt pc, r7, lsl #19 │ │ │ │ blvs 0x51243c │ │ │ │ vstmdble r2!, {d2-d1} │ │ │ │ bl 0x11a738 │ │ │ │ movwcs r0, #3139 @ 0xc43 │ │ │ │ and r4, r3, sl, lsl #12 │ │ │ │ andcc r3, ip, #201326592 @ 0xc000000 │ │ │ │ andsle r4, r8, r3, ror #10 │ │ │ │ @@ -48800,32 +48800,32 @@ │ │ │ │ eorcs pc, r3, r0, asr r8 @ │ │ │ │ addsmi r3, r6, #201326592 @ 0xc000000 │ │ │ │ strdlt sp, [r5, r7] │ │ │ │ cmnlt r3, fp, lsr #18 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ cmplt r4, ip, lsl r8 │ │ │ │ - @ instruction: 0xf90af272 │ │ │ │ + @ instruction: 0xf92af272 │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf8d4d004 │ │ │ │ stccs 2, cr4, [r0], {116} @ 0x74 │ │ │ │ strcs sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , q0, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ ldrb fp, [r0, r4, lsr #18]! │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ rscle r2, ip, r0, lsl #24 │ │ │ │ @ instruction: 0xf0d64620 │ │ │ │ - addmi pc, r5, #6080 @ 0x17c0 │ │ │ │ + addmi pc, r5, #7616 @ 0x1dc0 │ │ │ │ vorn , q9, q11 │ │ │ │ - movtlt pc, #2281 @ 0x8e9 @ │ │ │ │ + movtlt pc, #2313 @ 0x909 @ │ │ │ │ blvs 0x792940 │ │ │ │ stcle 13, cr2, [r0, #-0] │ │ │ │ ldrdgt pc, [ip], -r3 @ │ │ │ │ strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ strbtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcc lr, ip, #2 │ │ │ │ andsle r4, r6, fp, lsr #5 │ │ │ │ @@ -48860,137 +48860,137 @@ │ │ │ │ ldc2l 0, cr15, [r4], {2} │ │ │ │ andlt fp, r2, r8, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d15, d0 │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ ldmib sp, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ff0100 │ │ │ │ @ instruction: 0x4603ff51 │ │ │ │ stmdavs r2!, {r3, r4, r7, r8, ip, sp, pc} │ │ │ │ bcs 0x191ddf0 │ │ │ │ bcs 0x1a33e24 │ │ │ │ @ instruction: 0xf645d10d │ │ │ │ vsubl.s8 q9, d16, d16 │ │ │ │ vqsub.s8 d16, d31, d6 │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ addsvs r0, r3, lr, lsr #32 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ vrecps.f32 , , │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ andlt r0, r2, lr, lsr #32 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00c8f7fe │ │ │ │ - rscpl pc, r4, pc, asr #4 │ │ │ │ + andsvs pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00c2f7fe │ │ │ │ adccs pc, r0, #72351744 @ 0x4500000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ - adcspl pc, r0, pc, asr #4 │ │ │ │ + rscpl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ubfx r6, r3, #0, #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb97004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdavs r3, {r0, r1, r7, r8, ip, sp, pc} │ │ │ │ bcs 0x119e7c │ │ │ │ ldmib r3, {r2, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff0101 │ │ │ │ teqplt r8, r1, lsl pc @ p-variant is OBSOLETE │ │ │ │ - adcspl pc, r0, pc, asr #4 │ │ │ │ + rscpl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x009ef7fe │ │ │ │ - rscpl pc, r4, pc, asr #4 │ │ │ │ + andsvs pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0096f7fe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ andcs fp, r0, r5, lsl #1 │ │ │ │ - blx 0x57c67e │ │ │ │ + blx 0xb7c67e │ │ │ │ stmdavs fp!, {r2, r9, sl, lr}^ │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ eorsle r2, ip, r3, lsl #20 │ │ │ │ ldrdeq lr, [r1, -r3] │ │ │ │ mcr2 7, 7, pc, cr8, cr15, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf134d03b │ │ │ │ - bmi 0x107f848 │ │ │ │ + bmi 0x107f8a8 │ │ │ │ mlacc r8, r2, r8, pc @ │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ sbceq pc, ip, #13959168 @ 0xd50000 │ │ │ │ - @ instruction: 0x71b8f24f │ │ │ │ + mvnvc pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - movsvc pc, #-268435452 @ 0xf0000004 │ │ │ │ + mvnvc pc, #-268435452 @ 0xf0000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ sbccs pc, r0, #13959168 @ 0xd50000 │ │ │ │ svclt 0x00082800 │ │ │ │ vmax.s8 d20, d15, d11 │ │ │ │ - vmla.f d23, d16, d0[3] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ - blx 0xc7c6d8 │ │ │ │ + blx 0x127c6d8 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r5, fp, sp, lr} │ │ │ │ cmple r6, r0, lsl #22 │ │ │ │ stmdavs r2!, {r1, r2, r3, r5, r8, r9, fp, lr}^ │ │ │ │ blvs 0x165173c │ │ │ │ ldc2l 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xff4cf7fe │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ vqadd.s8 d4, d9, d16 │ │ │ │ - vtst.8 d27, d31, d9 │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vtst.8 d27, d31, d17 │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ stccs 15, cr15, [r0], {63} @ 0x3f │ │ │ │ strdlt sp, [r5], -r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blvs 0x52f3c8 │ │ │ │ @ instruction: 0xddbb2b01 │ │ │ │ @ instruction: 0xf1044628 │ │ │ │ - @ instruction: 0xf104fb17 │ │ │ │ - andls pc, r3, sp, lsl fp @ │ │ │ │ + @ instruction: 0xf104fb2f │ │ │ │ + andls pc, r3, r5, lsr fp @ │ │ │ │ @ instruction: 0xf1064628 │ │ │ │ - @ instruction: 0xf8d5fc85 │ │ │ │ + @ instruction: 0xf8d5fc9d │ │ │ │ strmi r5, [r3], -ip, asr #5 │ │ │ │ - @ instruction: 0x71b8f24f │ │ │ │ + mvnvc pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcsvc pc, r0, pc, asr #4 │ │ │ │ + rscvc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vstrcs s18, [r0, #-12] │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ tstls r0, r0, lsr #12 │ │ │ │ - bicvc pc, r0, pc, asr #4 │ │ │ │ + mvnsvc pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9e2f20a │ │ │ │ + @ instruction: 0xf9faf20a │ │ │ │ @ instruction: 0xf64fe7b0 │ │ │ │ vsubw.s8 q9, q8, d28 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ adcsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ - vrshl.s8 d29, d26, d31 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + @ instruction: 0xf64fd5aa │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ @ instruction: 0xf12a002e │ │ │ │ - stmdavs r1!, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7a2 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ umulllt r4, r9, r7, fp │ │ │ │ @@ -49008,15 +49008,15 @@ │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vcgt.s8 d19, d0, d5 │ │ │ │ vqdmlal.s q8, d0, d8 │ │ │ │ ldmdavs r2, {r1, r4, r7, r8, fp} │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ stc2 0, cr15, [r4], #8 │ │ │ │ - mcr2 1, 7, pc, cr2, cr15, {7} @ │ │ │ │ + mrc2 1, 7, pc, cr10, cr15, {7} │ │ │ │ @ instruction: 0xf8d94604 │ │ │ │ mrscs r3, (UNDEF: 1) │ │ │ │ @ instruction: 0xf8d3b133 │ │ │ │ strtpl r2, [r1], #704 @ 0x2c0 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldmdavc pc, {r0, r1, r8, r9, fp, ip, pc} @ │ │ │ │ @@ -49061,33 +49061,33 @@ │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ andhi pc, r4, r3, asr #17 │ │ │ │ @ instruction: 0x46204b54 │ │ │ │ subsvs r9, sl, #4096 @ 0x1000 │ │ │ │ blx 0xff77c0b6 │ │ │ │ @ instruction: 0xf1ff4620 │ │ │ │ - ldrb pc, [r5, -r3, asr #29]! @ │ │ │ │ + @ instruction: 0xe775fedb │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ rscle r2, r5, r0, lsl #16 │ │ │ │ sbccc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ bcs 0x9744c │ │ │ │ strbtpl fp, [r5], #3842 @ 0xf02 │ │ │ │ strmi r3, [r0], r1, lsl #12 │ │ │ │ blx 0x3fe0ca │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vaba.s8 q15, , q4 │ │ │ │ - @ instruction: 0x4603ff79 │ │ │ │ + @ instruction: 0x4603ff91 │ │ │ │ @ instruction: 0x46582210 │ │ │ │ ldmdavs fp, {r0, r1, r8, fp, sp, pc} │ │ │ │ eorpl pc, r5, r3, asr r8 @ │ │ │ │ @ instruction: 0xf11fab04 │ │ │ │ - strmi pc, [r3], -pc, asr #19 │ │ │ │ + strmi pc, [r3], -r7, ror #19 │ │ │ │ cmnle sl, r0, lsl #16 │ │ │ │ rsclt r9, sp, #4, 16 @ 0x40000 │ │ │ │ - blx 0xafc456 │ │ │ │ + blx 0x10fc456 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ ldr r9, [r3, r1] │ │ │ │ @ instruction: 0xc014f8dd │ │ │ │ @ instruction: 0xf1bc4b3a │ │ │ │ suble r0, r8, r0, lsl #30 │ │ │ │ stmdacs r0, {r3, r4, r8, r9, fp, sp, lr} │ │ │ │ bvs 0xff6b76bc │ │ │ │ @@ -49101,50 +49101,50 @@ │ │ │ │ mulcc r4, fp, r8 │ │ │ │ @ instruction: 0xf8d9b1fb │ │ │ │ blcs 0x4c140 │ │ │ │ ldrmi sp, [sl], r2, lsr #1 │ │ │ │ @ instruction: 0xf8dae004 │ │ │ │ @ instruction: 0xf1baa274 │ │ │ │ addsle r0, fp, r0, lsl #30 │ │ │ │ - mrc2 2, 5, pc, cr0, cr1, {3} │ │ │ │ + mrc2 2, 6, pc, cr0, cr1, {3} │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @ instruction: 0xd1f44298 │ │ │ │ sbccc pc, r0, #14286848 @ 0xda0000 │ │ │ │ stclpl 6, cr4, [r2], #320 @ 0x140 │ │ │ │ svclt 0x00022a01 │ │ │ │ ldrbmi r5, [r0], r5, ror #9 │ │ │ │ @ instruction: 0xf7fe3601 │ │ │ │ pkhtbmi pc, r2, pc, asr #18 @ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ strtmi lr, [r0], -r6, lsl #15 │ │ │ │ - mrc2 1, 2, pc, cr12, cr15, {7} │ │ │ │ + mrc2 1, 3, pc, cr4, cr15, {7} │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmax.f32 d27, d15, d4 │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ tstle r6, lr, lsr #32 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf8d3bde5 │ │ │ │ strb fp, [r5, ip, lsr #32] │ │ │ │ @ instruction: 0xf1ff4620 │ │ │ │ - blmi 0x47fac4 │ │ │ │ + blmi 0x47fb24 │ │ │ │ blls 0x21a21c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00040300 │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ vhadd.s , q13, q12 │ │ │ │ - @ instruction: 0xf113fea3 │ │ │ │ + @ instruction: 0xf113fec3 │ │ │ │ svclt 0x00180f16 │ │ │ │ svceq 0x0022f113 │ │ │ │ svclt 0x000c4620 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - mcr2 1, 1, pc, cr12, cr15, {7} @ │ │ │ │ + mcr2 1, 2, pc, cr4, cr15, {7} @ │ │ │ │ rscle r2, r4, r0, lsl #24 │ │ │ │ strls lr, [r1, -ip, asr #15] │ │ │ │ movwcs lr, #1882 @ 0x75a │ │ │ │ @ instruction: 0xdeff791b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -49161,30 +49161,30 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ vpmax.s8 q11, q8, q11 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ ands fp, r0, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vrhadd.s , , q14 │ │ │ │ - ldmdavs r3!, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r3!, {r0, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ strtmi pc, [r0], -fp, ror #23 │ │ │ │ @ instruction: 0xf8eef7fe │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ movwcs sp, #502 @ 0x1f6 │ │ │ │ vorn d23, d1, d19 │ │ │ │ - adcmi pc, r8, #656 @ 0x290 │ │ │ │ + adcmi pc, r8, #1168 @ 0x490 │ │ │ │ @ instruction: 0xf645d041 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ vqshl.s64 d16, d6, d17 │ │ │ │ - adcmi pc, r8, #528 @ 0x210 │ │ │ │ + adcmi pc, r8, #1040 @ 0x410 │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, lr, r0, lsl #22 │ │ │ │ - adcspl pc, r0, pc, asr #4 │ │ │ │ + rscpl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ strcs r2, [r1, #-1] │ │ │ │ blx 0x1e7c29c │ │ │ │ andcs fp, r0, r0, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -49198,15 +49198,15 @@ │ │ │ │ andcc lr, ip, #2 │ │ │ │ mulle r6, r8, r2 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ addmi r3, sp, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4616d1f7 │ │ │ │ strcs lr, [r0], -sp, lsr #15 │ │ │ │ vabd.s8 d30, d31, d27 │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7fe4070 │ │ │ │ @ instruction: 0xf7ffbd45 │ │ │ │ adcvs pc, r0, r1, ror ip @ │ │ │ │ @ instruction: 0xf645e7c5 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ @ instruction: 0xf7ff0496 │ │ │ │ @@ -49216,24 +49216,24 @@ │ │ │ │ ldr pc, [fp, r9, lsl #21]! │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - andeq pc, r8, pc, asr #12 │ │ │ │ + eorseq pc, r8, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwls r4, #13841 @ 0x3611 │ │ │ │ @ instruction: 0xf1ff9202 │ │ │ │ - eorvs pc, r5, r5, lsl #22 │ │ │ │ + eorvs pc, r5, sp, lsl fp @ │ │ │ │ @ instruction: 0xf1eb9001 │ │ │ │ - stmdbls r1, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1ec6060 │ │ │ │ - @ instruction: 0xf1ebfa97 │ │ │ │ - blls 0x27fb18 │ │ │ │ + @ instruction: 0xf1ebfaaf │ │ │ │ + blls 0x27fb78 │ │ │ │ movweq lr, #10692 @ 0x29c4 │ │ │ │ blls 0x126b54 │ │ │ │ adcvs r6, sl, fp, lsr #32 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -49244,27 +49244,27 @@ │ │ │ │ svceq 0x00ecf8cc │ │ │ │ blmi 0x4ec584 │ │ │ │ stmdavs r4, {r0, r2, r8, fp, sp, pc}^ │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blcc 0x17e4cc │ │ │ │ ldrmi r9, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf878f1ff │ │ │ │ + @ instruction: 0xf890f1ff │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1afcb48 │ │ │ │ + blx 0xfe0fcb48 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r3, sl, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2 2, cr15, [r8, #488]! @ 0x1e8 │ │ │ │ + stc2l 2, cr15, [r8, #488] @ 0x1e8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb975cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd0 │ │ │ │ addlt r6, r7, r0, lsl #17 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @@ -49273,100 +49273,100 @@ │ │ │ │ stmdavs r1, {r0, r2, r3, r4, r8, fp, ip, lr, pc} │ │ │ │ eorpl pc, r3, r1, asr #16 │ │ │ │ bl 0x11a774 │ │ │ │ mvnslt r0, r1, lsl #24 │ │ │ │ ldrtmi r9, [fp], -r2, lsl #4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf64f9601 │ │ │ │ - vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q8, q8, d12 │ │ │ │ @ instruction: 0xf8cd012e │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ andlt pc, r7, fp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mrrcne 13, 15, fp, r9, cr0 │ │ │ │ movwls r9, #16901 @ 0x4205 │ │ │ │ - @ instruction: 0xf92af1ec │ │ │ │ + @ instruction: 0xf942f1ec │ │ │ │ ldmib sp, {r5, r7, fp, sp, lr}^ │ │ │ │ ldrb r3, [r8, r4, lsl #4] │ │ │ │ @ instruction: 0x462a463b │ │ │ │ strls r4, [sp], -r0, lsr #12 │ │ │ │ - orrseq pc, ip, pc, asr #12 │ │ │ │ + biceq pc, ip, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ svclt 0x0000bf89 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9765c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - bicseq pc, r0, pc, asr #12 │ │ │ │ + tstpne r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1ec6840 │ │ │ │ - strdcs pc, [r0, -sp] │ │ │ │ + tstpcs r0, r5, lsl sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1ec6868 │ │ │ │ - stmdavs fp!, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, ip, lsr #16 │ │ │ │ vtst.8 d6, d7, d9 │ │ │ │ - rsbvs pc, r0, r3, lsr lr @ │ │ │ │ + rsbvs pc, r0, fp, asr #28 │ │ │ │ stmdavs r3, {r3, r5, r6, fp, sp, lr}^ │ │ │ │ andle r2, fp, r2, lsl #22 │ │ │ │ stmdavs r3, {sl, sp} │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf1ff3401 │ │ │ │ - stmdavs r8!, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r8!, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ blcc 0xda5b0 │ │ │ │ ldmle r4!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ - @ instruction: 0xf1eb2101 │ │ │ │ - stmiavs sl!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf1ec2101 │ │ │ │ + stmiavs sl!, {r0, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, fp, lsr #16 │ │ │ │ tstvs sl, r2, asr r8 │ │ │ │ stmiavs r8!, {r2, r3, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xffecf1eb │ │ │ │ + @ instruction: 0xf804f1ec │ │ │ │ andcs r6, r0, r0, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb976dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d21, q8, q12 │ │ │ │ @ instruction: 0x46050435 │ │ │ │ stmdavs r0!, {r0, r1, r7, ip, sp, pc} │ │ │ │ ands fp, r1, r8, lsl r9 │ │ │ │ svceq 0x0014f854 │ │ │ │ @ instruction: 0x4629b170 │ │ │ │ - blx 0xff2fcea6 │ │ │ │ + blx 0xffafcea6 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - tstppl r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r1, r0, sp, ror #5 │ │ │ │ - @ instruction: 0xff68f20d │ │ │ │ - ldrsbteq r1, [r4], -ip │ │ │ │ + @ instruction: 0xff80f20d │ │ │ │ + eorseq r1, r4, ip, lsl #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blmi 0x911f44 │ │ │ │ addlt r2, r4, r1, lsl #2 │ │ │ │ strmi r2, [r8], -ip, lsl #4 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf836f1eb │ │ │ │ + @ instruction: 0xf84ef1eb │ │ │ │ rsbcs pc, r8, #216, 16 @ 0xd80000 │ │ │ │ @ instruction: 0xb3224606 │ │ │ │ tstlt r3, #5439488 @ 0x530000 │ │ │ │ ldmdavs r5, {r8, r9, sl, sp} │ │ │ │ strne lr, [r7, #-2821] @ 0xfffff4fb │ │ │ │ ldmdbvs r9, {r0, r1, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xdd162900 │ │ │ │ @@ -49374,29 +49374,29 @@ │ │ │ │ andcs ip, r1, #2, 28 │ │ │ │ strbtmi r6, [r9], -fp, lsr #16 │ │ │ │ @ instruction: 0xf85e4630 │ │ │ │ strtmi lr, [r3], #-36 @ 0xffffffdc │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r0, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf1eb3e00 │ │ │ │ - stmiavs fp!, {r0, r2, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ adcmi r6, r2, #425984 @ 0x68000 │ │ │ │ @ instruction: 0xf8d8dceb │ │ │ │ ldmdavs r3, {r3, r5, r6, r9, sp}^ │ │ │ │ adcsmi r3, fp, #262144 @ 0x40000 │ │ │ │ blmi 0x2b6920 │ │ │ │ blls 0x11a618 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vorn q12, q13, q8 │ │ │ │ - svclt 0x0000fca1 │ │ │ │ + svclt 0x0000fcc1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mcrvs 5, 0, fp, cr3, cr0, {7} │ │ │ │ ldrsbtvs pc, [r4], r3 @ │ │ │ │ ldcle 2, cr4, [lr], {150} @ 0x96 │ │ │ │ rsbcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ ldmdavs fp, {r4, r7, r8, ip, sp, pc} │ │ │ │ @@ -49423,17 +49423,17 @@ │ │ │ │ bl 0xfeb97840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe0 │ │ │ │ vabdl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf5070796 │ │ │ │ addlt r5, r3, r0, lsl #13 │ │ │ │ @ instruction: 0xf13468b8 │ │ │ │ - smlabbcs r0, r3, sl, pc @ │ │ │ │ + @ instruction: 0x2100fa9b │ │ │ │ @ instruction: 0xf1ec6bb0 │ │ │ │ - ldmvs r8!, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r8!, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d06bb1 │ │ │ │ blcs 0x4d02c │ │ │ │ strcs sp, [r0, #-3355] @ 0xfffff2e5 │ │ │ │ strtmi r4, [r2], -ip, lsr #12 │ │ │ │ @ instruction: 0xffaef7ff │ │ │ │ strmi r6, [r5], #-2993 @ 0xfffff44f │ │ │ │ adcmi r6, fp, #4915200 @ 0x4b0000 │ │ │ │ @@ -49444,49 +49444,49 @@ │ │ │ │ stmdavs r9, {r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf990f7fe │ │ │ │ ldmdavs r8, {r0, r1, r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ andcs fp, r0, #101376 @ 0x18c00 │ │ │ │ @ instruction: 0xf64fe7f2 │ │ │ │ - vrshr.s64 q8, q6, #64 │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmla.f d21, d0, d0[0] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xc86c0 │ │ │ │ subpl pc, r3, #64, 4 │ │ │ │ - cdp2 2, 9, cr15, cr10, cr13, {0} │ │ │ │ - ldrshteq r1, [r4], -r4 │ │ │ │ + cdp2 2, 11, cr15, cr2, cr13, {0} │ │ │ │ + eorseq r1, r4, r4, lsr #24 │ │ │ │ orrlt r6, r3, #4390912 @ 0x430000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb978d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ stmdavs r2, {r1, r2, r4, r7, r8, r9} │ │ │ │ strpl pc, [r0], #1283 @ 0x503 │ │ │ │ ldmvs r8, {r1, r7, ip, sp, pc} │ │ │ │ blvs 0xfe89a73c │ │ │ │ @ instruction: 0xff6ef7ff │ │ │ │ orrlt r4, r8, r2, lsl #12 │ │ │ │ blvs 0xfe851f44 │ │ │ │ @ instruction: 0xf1ec9201 │ │ │ │ - ldmib r4, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ bls 0x81340 │ │ │ │ @ instruction: 0xf7fe6819 │ │ │ │ blvs 0x193ec60 │ │ │ │ andlt r6, r2, r8, lsl r8 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0x9fe718 │ │ │ │ - rscpl pc, r8, pc, asr #4 │ │ │ │ + andsvs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ vpadd.i8 d27, d15, d13 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ svclt 0x0000bb17 │ │ │ │ mcrvs 5, 0, fp, cr3, cr0, {7} │ │ │ │ ldrsbtvs pc, [r4], r3 @ │ │ │ │ ldcle 2, cr4, [lr], {150} @ 0x96 │ │ │ │ rsbcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -49518,18 +49518,18 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ strcs pc, [r0, r5, asr #12]! │ │ │ │ ldreq pc, [r6, r0, asr #5] │ │ │ │ @ instruction: 0xf5074604 │ │ │ │ ldmvs r8!, {r7, r9, sl, ip, lr} │ │ │ │ - @ instruction: 0xf9c4f134 │ │ │ │ + @ instruction: 0xf9dcf134 │ │ │ │ ldmdavs ip, {r0, r1, r5, fp, sp, lr} │ │ │ │ vmax.s32 d20, d9, d16 │ │ │ │ - stmdaeq r5, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdaeq r5, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ blvs 0xfec5206c │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ ldmvs r8!, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x00182d00 │ │ │ │ vldrle d2, [r7, #-0] │ │ │ │ strcs r6, [r0], #-2995 @ 0xfffff44d │ │ │ │ @@ -49540,41 +49540,41 @@ │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xf8d02300 │ │ │ │ addsmi r2, r4, #112, 4 │ │ │ │ movwcs fp, #4012 @ 0xfac │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - adcspl pc, r0, pc, asr #4 │ │ │ │ + rscpl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ blt 0xfe67e834 │ │ │ │ blcs 0xda94c │ │ │ │ vhadd.s8 d29, d15, d5 │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ ldrlt fp, [r0, #-2703]! @ 0xfffff571 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r6, r3, r2, lsl #16 │ │ │ │ strtcs pc, [r0], #1605 @ 0x645 │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ strpl pc, [r0, #1284] @ 0x504 │ │ │ │ andls r6, r1, r1, lsl r9 │ │ │ │ tstls r0, r8, lsl #12 │ │ │ │ - stc2l 2, cr15, [r6, #420]! @ 0x1a4 │ │ │ │ + cdp2 2, 0, cr15, cr6, cr9, {3} │ │ │ │ stmdaeq r2, {r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe6ba8 │ │ │ │ blls 0xbecf0 │ │ │ │ ldmdavs sl, {r5, r7, fp, sp, lr} │ │ │ │ ldmdavs r2, {r0, r1, r3, r5, r7, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ff6819 │ │ │ │ vrecps.f32 , , │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0x197e89c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -49583,53 +49583,53 @@ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x3094f8d7 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x46054798 │ │ │ │ andscs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf1ea4608 │ │ │ │ - @ instruction: 0x4680fe75 │ │ │ │ + strmi pc, [r0], sp, lsl #29 │ │ │ │ rsbeq pc, r8, #12976128 @ 0xc60000 │ │ │ │ @ instruction: 0xf648b1f5 │ │ │ │ - vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d21, q8, q12 │ │ │ │ stmdavs r0!, {r0, r2, r4, r5, sl} │ │ │ │ eors fp, r1, r8, lsl r9 │ │ │ │ svceq 0x0014f854 │ │ │ │ @ instruction: 0x4629b370 │ │ │ │ - @ instruction: 0xf9ccf269 │ │ │ │ + @ instruction: 0xf9ecf269 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrdcc pc, [r0], r7 │ │ │ │ andls r2, r3, r1, lsl #4 │ │ │ │ movwls sl, #18691 @ 0x4903 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ movwls r3, #20612 @ 0x5084 │ │ │ │ @ instruction: 0xf1ea9406 │ │ │ │ - stmdbvs r3!, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ orrscc lr, fp, #3244032 @ 0x318000 │ │ │ │ ldrsbtcc pc, [r4], r7 @ │ │ │ │ stmib r6, {r0, r1, r3, r8, ip, sp, pc}^ │ │ │ │ blmi 0x44d798 │ │ │ │ blls 0x21a998 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8d781f0 │ │ │ │ ldr r5, [sp, ip, lsl #1]! │ │ │ │ - tstppl r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ andls r1, r0, sp, ror #5 │ │ │ │ - stc2l 2, cr15, [sl, #-52] @ 0xffffffcc │ │ │ │ - blx 0xff4fd354 │ │ │ │ + stc2l 2, cr15, [r2, #-52]! @ 0xffffffcc │ │ │ │ + blx 0xffcfd354 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, ip, lsl #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, asr #31 │ │ │ │ addlt r4, r9, ip, lsr #20 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -49652,94 +49652,94 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ rsbpl pc, ip, #212, 16 @ 0xd40000 │ │ │ │ tstls r3, r0, lsl r6 │ │ │ │ stmdbge r2, {r0, r9, sp} │ │ │ │ movwls r9, #4869 @ 0x1305 │ │ │ │ strls r9, [r2, #-1796] @ 0xfffff8fc │ │ │ │ - @ instruction: 0xff58f1ea │ │ │ │ + @ instruction: 0xff70f1ea │ │ │ │ @ instruction: 0xf8d49b01 │ │ │ │ ldmdbvs r9, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0xf8c4440a │ │ │ │ cdpcs 2, 0, cr2, cr0, cr12, {3} │ │ │ │ adcsmi sp, r5, #219 @ 0xdb │ │ │ │ @ instruction: 0xf8c4bf08 │ │ │ │ sbcsle r2, r6, r0, ror r2 │ │ │ │ ldmdavs r1, {r1, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r7, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldmdavs r9, {r0, r1, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ - andne pc, r0, pc, asr #12 │ │ │ │ + eorsne pc, r0, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf12440f0 │ │ │ │ - vmin.f16 d27, d10, d17 │ │ │ │ - svclt 0x0000fa6d │ │ │ │ + vrsqrts.f16 d27, d10, d25 │ │ │ │ + svclt 0x0000fa8d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb97c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8d02101 │ │ │ │ @ instruction: 0xf1ea0268 │ │ │ │ - movwcs pc, #3829 @ 0xef5 @ │ │ │ │ + movwcs pc, #3853 @ 0xf0d @ │ │ │ │ orrscc lr, sl, #196, 18 @ 0x310000 │ │ │ │ rsbscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x504a20 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ mlacc r8, r3, r8, pc @ │ │ │ │ mulls r1, r3, r1 │ │ │ │ - blx 0x4fd454 │ │ │ │ + blx 0xcfd454 │ │ │ │ stmdals r1, {r0, r2, r9, sl, lr} │ │ │ │ - mcr2 0, 4, pc, cr0, cr5, {6} @ │ │ │ │ + mrc2 0, 4, pc, cr8, cr5, {6} │ │ │ │ strmi r4, [r3], -sl, lsr #12 │ │ │ │ - cmppne r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpne r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stcllt 2, cr15, [r6], #-36 @ 0xffffffdc │ │ │ │ - mrc2 0, 3, pc, cr2, cr5, {6} │ │ │ │ - @ instruction: 0x41bcf249 │ │ │ │ + ldcllt 2, cr15, [lr], #-36 @ 0xffffffdc │ │ │ │ + mcr2 0, 4, pc, cr10, cr5, {6} @ │ │ │ │ + mvnmi pc, r9, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ vqadd.s8 d4, d9, d16 │ │ │ │ - svclt 0x0000bc59 │ │ │ │ + svclt 0x0000bc71 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb97cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ @ instruction: 0xf5040496 │ │ │ │ @ instruction: 0xf8955580 │ │ │ │ stmdblt r3!, {r2, r6, ip, sp} │ │ │ │ pop {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0014038 │ │ │ │ blvs 0x1a70950 │ │ │ │ @ instruction: 0xf64f2205 │ │ │ │ - vmla.f d17, d0, d0[3] │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d0, d9, d30 │ │ │ │ - stmdavs r0!, {r0, r1, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff6b69 │ │ │ │ blvs 0x1a809d0 │ │ │ │ stmdavs r3, {r5, r8, ip, sp, pc}^ │ │ │ │ mrrcne 8, 8, r6, sl, cr1 │ │ │ │ tstle r0, #-1610612728 @ 0xa0000008 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , q12, │ │ │ │ - blvs 0x1b400a8 │ │ │ │ + blvs 0x1b40108 │ │ │ │ @ instruction: 0xf7fe6818 │ │ │ │ movwcs pc, #2333 @ 0x91d @ │ │ │ │ subcc pc, r4, r5, lsl #17 │ │ │ │ pop {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0014038 │ │ │ │ subvs fp, r2, r1, ror pc │ │ │ │ stmdavs r2, {r0, r1, r3, r4, r5, r8, sp} │ │ │ │ @@ -49747,17 +49747,17 @@ │ │ │ │ movwcs lr, #2512 @ 0x9d0 │ │ │ │ ubfx r5, r1, #9, #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrcmi 15, 1, r0, cr9, cr0, {7} │ │ │ │ vmax.s8 d20, d15, d4 │ │ │ │ - vmla.f d21, d16, d0[5] │ │ │ │ + vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ blvs 0x1c41028 │ │ │ │ - blx 0xffffd396 │ │ │ │ + ldc2 2, cr15, [r6], {8} │ │ │ │ blcs 0x5ad04 │ │ │ │ stmdavs r3!, {r3, r4, r6, ip, lr, pc} │ │ │ │ stccs 8, cr6, [r0], {28} │ │ │ │ blvs 0xc74cec │ │ │ │ ldclle 8, cr2, [r1, #-0] │ │ │ │ bl 0x5b760 │ │ │ │ movwcs r0, #64 @ 0x40 │ │ │ │ @@ -49769,30 +49769,30 @@ │ │ │ │ stccs 6, cr4, [r0, #-84] @ 0xffffffac │ │ │ │ vhadd.s8 , q0, q0 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ eors fp, r9, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vcge.s d27, d17, d20 │ │ │ │ - stmdavs fp!, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0x712b2301 │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ umaalcs pc, r4, r6, r8 @ │ │ │ │ strmi lr, [r1], #-2499 @ 0xfffff63d │ │ │ │ andcs fp, r0, r2, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r6, r5, #112, 22 @ 0x1c000 │ │ │ │ - cmppne ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpne ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xfe27d426 │ │ │ │ + blx 0xfe87d426 │ │ │ │ blvs 0x1c92484 │ │ │ │ @ instruction: 0xff34f7ff │ │ │ │ @ instruction: 0xb1b86b70 │ │ │ │ ldrdcc lr, [r1, -r0] │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ stmdavs r1, {r1, r4, r9, ip, lr, pc} │ │ │ │ eorscs r6, fp, #66 @ 0x42 │ │ │ │ @@ -49802,38 +49802,38 @@ │ │ │ │ subcc pc, r4, r6, lsl #17 │ │ │ │ pop {r0, r1, r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, r5, r6, lr} │ │ │ │ ldmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b46af5 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , q12, │ │ │ │ - ubfx pc, r1, #25, #15 │ │ │ │ + strb pc, [lr, r9, ror #25]! @ │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb97e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ stmiavs r3!, {r1, r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf504b1e3 │ │ │ │ @ instruction: 0xf6405580 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vmla.f d20, d0, d0[4] │ │ │ │ blvs 0x1a41138 │ │ │ │ - blx 0x1f7d49a │ │ │ │ + blx 0xfe57d49a │ │ │ │ stmiavs r0!, {r0, r3, r5, r6, r8, r9, fp, sp, lr}^ │ │ │ │ mrc2 7, 7, pc, cr8, cr15, {7} │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf872f7fe │ │ │ │ @ instruction: 0xf7fd68e0 │ │ │ │ rscvs pc, r0, pc, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - rscspl pc, r4, ip, asr #12 │ │ │ │ + eorvs pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdalt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb97eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @@ -49845,15 +49845,15 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0000e7b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f16 q8, , q8 │ │ │ │ - cdpmi 8, 1, cr15, cr12, cr1, {7} │ │ │ │ + @ instruction: 0x4e1cf901 │ │ │ │ blvs 0xd6db18 │ │ │ │ ldcle 12, cr2, [r0, #-0] │ │ │ │ bl 0x15b8d4 │ │ │ │ movwcs r0, #1092 @ 0x444 │ │ │ │ and r4, r2, sl, lsr #12 │ │ │ │ adcmi r3, r3, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf855d027 │ │ │ │ @@ -49861,20 +49861,20 @@ │ │ │ │ mvnsle r4, r8, lsl #5 │ │ │ │ vmin.s8 d20, d0, d5 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ and fp, r7, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vrhadd.s d27, d1, d20 │ │ │ │ - stmdavs fp!, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0xf64f6b70 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ vrhadd.s8 d0, d8, d30 │ │ │ │ - @ instruction: 0x4620fb15 │ │ │ │ + strtmi pc, [r0], -sp, lsr #22 │ │ │ │ @ instruction: 0xf7ff6b71 │ │ │ │ blvs 0x1d40794 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ @ instruction: 0xf7fe6818 │ │ │ │ bvs 0xffdaed80 │ │ │ │ strcs lr, [r0, #-2013] @ 0xfffff823 │ │ │ │ svclt 0x0000e7db │ │ │ │ @@ -49883,39 +49883,39 @@ │ │ │ │ bl 0xfeb97f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe8 │ │ │ │ @ instruction: 0xf2c02494 │ │ │ │ @ instruction: 0x46060496 │ │ │ │ stmdavs r0!, {r1, r7, ip, sp, pc} │ │ │ │ ldrtmi fp, [r1], -r8, asr #6 │ │ │ │ - stc2 2, cr15, [lr, #28]! │ │ │ │ + stc2l 2, cr15, [r6, #28] │ │ │ │ andlt fp, r2, r8, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - ldc2 2, cr15, [ip], {7} │ │ │ │ + ldc2 2, cr15, [r4], #-28 @ 0xffffffe4 │ │ │ │ stcne 2, cr2, [r1], {4} │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8acf1ff │ │ │ │ + @ instruction: 0xf8c4f1ff │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ movwls r6, #4131 @ 0x1023 │ │ │ │ - @ instruction: 0xffacf205 │ │ │ │ + @ instruction: 0xffc4f205 │ │ │ │ @ instruction: 0xf8439b01 │ │ │ │ andlt r0, r2, r5, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r8, r0, ror sp │ │ │ │ - @ instruction: 0xffe2f1fe │ │ │ │ + @ instruction: 0xfffaf1fe │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ movwls r6, #4131 @ 0x1023 │ │ │ │ - @ instruction: 0xff96f205 │ │ │ │ + @ instruction: 0xffaef205 │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -49942,15 +49942,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9806c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - @ instruction: 0xf81ef271 │ │ │ │ + @ instruction: 0xf83ef271 │ │ │ │ bmi 0x5edabc │ │ │ │ blcs 0x5bacc │ │ │ │ bvs 0xff4b8314 │ │ │ │ mcrreq 11, 0, lr, r3, cr3 │ │ │ │ strmi r2, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #12291 @ 0x3003 │ │ │ │ strbmi r3, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ @@ -49985,15 +49985,15 @@ │ │ │ │ @ instruction: 0xf04f9003 │ │ │ │ @ instruction: 0xf8840000 │ │ │ │ bcs 0x185020 │ │ │ │ rsbshi pc, r0, #0, 4 │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ @ instruction: 0x97755e3c │ │ │ │ movwls r0, #965 @ 0x3c5 │ │ │ │ - @ instruction: 0xf840f245 │ │ │ │ + @ instruction: 0xf858f245 │ │ │ │ blls 0x5af30 │ │ │ │ andscs pc, r5, r2, lsr r8 @ │ │ │ │ svcpl 0x0080f412 │ │ │ │ rscshi pc, r7, r0 │ │ │ │ eorseq pc, r0, #1073741865 @ 0x40000029 │ │ │ │ stmdble sp, {r0, r3, r9, fp, sp} │ │ │ │ subeq pc, r1, #1073741865 @ 0x40000029 │ │ │ │ @@ -50027,17 +50027,17 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x63020 │ │ │ │ @ instruction: 0xf64fd037 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r0, #-1048]! @ 0xfffffbe8 │ │ │ │ @ instruction: 0xf64f4629 │ │ │ │ - vmla.i d17, d0, d0[4] │ │ │ │ + vshr.s64 d17, d0, #64 │ │ │ │ @ instruction: 0xf129002e │ │ │ │ - eor pc, r8, r9, lsr r8 @ │ │ │ │ + eor pc, r8, r1, asr r8 @ │ │ │ │ @ instruction: 0xf0002d7d │ │ │ │ stccs 0, cr8, [sl, #-780]! @ 0xfffffcf4 │ │ │ │ cmnphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002d23 │ │ │ │ stmdbvs r2!, {r0, r2, r7, pc}^ │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ vhsub.s8 d4, d16, d10 │ │ │ │ @@ -50075,22 +50075,22 @@ │ │ │ │ @ instruction: 0x0c02eb00 │ │ │ │ stmdale r0, {r2, r3, r7, r8, sl, lr}^ │ │ │ │ vsub.i8 d18, d0, d0 │ │ │ │ ldmdane r9, {r2, r4, r5, r8, pc} │ │ │ │ ldrdgt pc, [r4, -pc] │ │ │ │ strbtmi r9, [r0], #-769 @ 0xfffffcff │ │ │ │ stclvc 2, cr9, [r9], {0} │ │ │ │ - ldcl 2, cr15, [ip], #416 @ 0x1a0 │ │ │ │ + ldc 2, cr15, [r4, #-416] @ 0xfffffe60 │ │ │ │ bls 0x5b614 │ │ │ │ ldrmi r9, [r1], #-2817 @ 0xfffff4ff │ │ │ │ cmnvs r1, r2, lsr #19 │ │ │ │ strtmi r2, [sl], #-258 @ 0xfffffefe │ │ │ │ @ instruction: 0x61a26119 │ │ │ │ movwls lr, #1985 @ 0x7c1 │ │ │ │ - @ instruction: 0xff7ef244 │ │ │ │ + @ instruction: 0xff96f244 │ │ │ │ blls 0x5b0b4 │ │ │ │ andscs pc, r5, r2, lsr r8 @ │ │ │ │ svcpl 0x0080f412 │ │ │ │ stmdbvs r1!, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ ldrmi r2, [r9], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf1a5750a │ │ │ │ stmdbcs r9, {r4, r5, r8} │ │ │ │ @@ -50125,17 +50125,17 @@ │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ bcs 0x63184 │ │ │ │ @ instruction: 0xf64fd0ee │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ strble r0, [r7, #1044]! @ 0x414 │ │ │ │ @ instruction: 0xf64f4629 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d0 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - @ instruction: 0xff74f128 │ │ │ │ + @ instruction: 0xff8cf128 │ │ │ │ ldrb r9, [sp, r0, lsl #22] │ │ │ │ smlatbcs r3, r2, r9, r6 │ │ │ │ rsbscc r6, sp, #1073741830 @ 0x40000006 │ │ │ │ ldrb r6, [ip, -r2, lsr #3] │ │ │ │ tstcs r0, r4, lsl #20 │ │ │ │ tstvs r8, r2 │ │ │ │ smlabtne r1, r2, r9, lr │ │ │ │ @@ -50174,40 +50174,40 @@ │ │ │ │ stclcs 14, cr6, [ip, #-180]! @ 0xffffff4c │ │ │ │ stclcs 13, cr2, [sl, #-180]! @ 0xffffff4c │ │ │ │ ldclcs 13, cr2, [fp, #-180] @ 0xffffff4c │ │ │ │ @ instruction: 0x572d2d59 │ │ │ │ ldclcs 13, cr2, [r3, #-340] @ 0xfffffeac │ │ │ │ stccs 1, cr5, [sp, #-180]! @ 0xffffff4c │ │ │ │ vmax.s8 d19, d0, d29 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ movwls r0, #49 @ 0x31 │ │ │ │ stc2 7, cr15, [r6, #1012]! @ 0x3f4 │ │ │ │ ldrb r9, [r0, -r0, lsl #22]! │ │ │ │ tstcs r0, r4, ror sp │ │ │ │ movwls r6, #2912 @ 0xb60 │ │ │ │ - @ instruction: 0xff98f207 │ │ │ │ + @ instruction: 0xffb0f207 │ │ │ │ blvs 0xfe849634 │ │ │ │ - stc2l 1, cr15, [sl, #940]! @ 0x3ac │ │ │ │ + cdp2 1, 0, cr15, cr2, cr11, {7} │ │ │ │ andcs r4, r1, #112, 16 @ 0x700000 │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ blls 0x7fc68 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vrecps.f32 q13, q0, q7 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf7fd0031 │ │ │ │ blls 0x80884 │ │ │ │ stclmi 7, cr14, [r9, #-340]! @ 0xfffffeac │ │ │ │ stclmi 7, cr14, [r9, #-908]! @ 0xfffffc74 │ │ │ │ stclmi 7, cr14, [r9, #-900]! @ 0xfffffc7c │ │ │ │ stclmi 7, cr14, [r9, #-892]! @ 0xfffffc84 │ │ │ │ stclmi 7, cr14, [r9, #-884]! @ 0xfffffc8c │ │ │ │ vaba.s8 q15, , │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vmla.i d21, d16, d0[5] │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - blx 0xfff7d70c │ │ │ │ + blx 0x57d70e │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ andcs pc, r0, r3, asr ip @ │ │ │ │ ldc2 0, cr15, [lr] │ │ │ │ ldr r9, [ip, -r0, lsl #22]! │ │ │ │ strb r4, [sl, r1, ror #26] │ │ │ │ strb r4, [r8, r1, ror #26] │ │ │ │ strb r4, [r6, r1, ror #26] │ │ │ │ @@ -50216,15 +50216,15 @@ │ │ │ │ strb r4, [r0, r1, ror #26] │ │ │ │ ldr r4, [lr, r1, ror #26]! │ │ │ │ ldr r4, [ip, r1, ror #26]! │ │ │ │ ldr r4, [sl, r1, ror #26]! │ │ │ │ ldr r4, [r8, r1, ror #26]! │ │ │ │ ldr r4, [r6, r1, ror #26]! │ │ │ │ ldr r4, [r4, r1, ror #26]! │ │ │ │ - adcspl pc, r0, pc, asr #4 │ │ │ │ + rscpl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf7fd9300 │ │ │ │ blls 0x80810 │ │ │ │ ldclmi 7, cr14, [sp, #-108] @ 0xffffff94 │ │ │ │ ldclmi 7, cr14, [sp, #-676] @ 0xfffffd5c │ │ │ │ stmibvs r2!, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -50238,121 +50238,121 @@ │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64faf0d │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0415 │ │ │ │ @ instruction: 0xf64faf05 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d0, d0[3] │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - cdp2 1, 9, cr15, cr2, cr8, {1} │ │ │ │ + cdp2 1, 10, cr15, cr10, cr8, {1} │ │ │ │ ldrbt r9, [fp], r0, lsl #22 │ │ │ │ addcs pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ bcs 0x63378 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr4, cr15, {1} │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ mcrge 5, 7, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf64f4629 │ │ │ │ - vmla.i d17, d16, d0[4] │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - cdp2 1, 7, cr15, cr8, cr8, {1} │ │ │ │ + cdp2 1, 9, cr15, cr0, cr8, {1} │ │ │ │ strbt r9, [r1], r0, lsl #22 │ │ │ │ addcs pc, r6, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ stmdacs r0, {fp, pc} │ │ │ │ mcrge 4, 0, pc, cr7, cr15, {1} @ │ │ │ │ adcvs pc, r8, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ streq r6, [r0], #-2048 @ 0xfffff800 │ │ │ │ ldclge 5, cr15, [pc, #508]! @ 0x41574 │ │ │ │ @ instruction: 0xf64fb2d2 │ │ │ │ - vshr.s64 d18, d12, #64 │ │ │ │ + vmla.i d18, d16, d0[3] │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - cdp2 1, 5, cr15, cr14, cr8, {1} │ │ │ │ + cdp2 1, 7, cr15, cr6, cr8, {1} │ │ │ │ ldrb r9, [r4, #2816]! @ 0xb00 │ │ │ │ addcs pc, lr, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ bcs 0x633e0 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr5, cr15, {1} │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r1], #-2066 @ 0xfffff7ee │ │ │ │ mcrge 5, 5, pc, cr13, cr15, {3} @ │ │ │ │ - adcne pc, r0, pc, asr #12 │ │ │ │ + sbcsne pc, r0, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1289300 │ │ │ │ - blls 0x80cd0 │ │ │ │ + blls 0x80d30 │ │ │ │ @ instruction: 0xf64fe6a3 │ │ │ │ vrshr.s64 d18, d8, #64 │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64faeef │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0412 │ │ │ │ stmdbmi r7, {r0, r1, r2, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - andcc pc, ip, pc, asr #12 │ │ │ │ + eorscc pc, ip, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - cdp2 1, 2, cr15, cr12, cr8, {1} │ │ │ │ + cdp2 1, 4, cr15, cr4, cr8, {1} │ │ │ │ ldrb r9, [sp], r0, lsl #22 │ │ │ │ - stc2 2, cr15, [lr, #484] @ 0x1e4 │ │ │ │ + stc2 2, cr15, [lr, #484]! @ 0x1e4 │ │ │ │ blx 0xfe3ff336 │ │ │ │ - eorseq r1, r4, r0, ror ip │ │ │ │ + eorseq r1, r4, r0, lsr #25 │ │ │ │ @ instruction: 0x00965ab4 │ │ │ │ - eorseq r1, r4, r0, ror #26 │ │ │ │ - eorseq r1, r4, r8, lsr sp │ │ │ │ - eorseq r1, r4, r4, lsr ip │ │ │ │ - eorseq r1, r4, ip, lsr #25 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ - ldrshteq r1, [r4], -ip │ │ │ │ - eorseq r1, r4, r8, lsl #27 │ │ │ │ - eorseq r1, r4, r4, lsr #26 │ │ │ │ - eorseq r1, r4, r4, lsl #25 │ │ │ │ - eorseq r1, r4, r8, asr #24 │ │ │ │ - mlaseq r4, r8, ip, r1 │ │ │ │ - eorseq r1, r4, r0, asr #25 │ │ │ │ - eorseq r1, r4, ip, asr ip │ │ │ │ - eorseq r1, r4, r8, ror #25 │ │ │ │ - eorseq r1, r4, r0, lsl sp │ │ │ │ - eorseq r1, r4, ip, asr #26 │ │ │ │ - eorseq r1, r4, r4, ror sp │ │ │ │ - eorseq r1, r4, r0, lsr #24 │ │ │ │ - eorseq r1, r4, ip, lsl #24 │ │ │ │ + mlaseq r4, r0, sp, r1 │ │ │ │ + eorseq r1, r4, r8, ror #26 │ │ │ │ + eorseq r1, r4, r4, ror #24 │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, r4, lsl #26 │ │ │ │ + eorseq r1, r4, ip, lsr #26 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r4, asr sp │ │ │ │ + ldrhteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, r8, ror ip │ │ │ │ + eorseq r1, r4, r8, asr #25 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, ip, lsl #25 │ │ │ │ + eorseq r1, r4, r8, lsl sp │ │ │ │ + eorseq r1, r4, r0, asr #26 │ │ │ │ + eorseq r1, r4, ip, ror sp │ │ │ │ + eorseq r1, r4, r4, lsr #27 │ │ │ │ + eorseq r1, r4, r0, asr ip │ │ │ │ + eorseq r1, r4, ip, lsr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x60541c │ │ │ │ ldmiblt r5!, {r0, r2, r3, r4, r8, r9, fp, sp, lr}^ │ │ │ │ strpl pc, [r0], #1280 @ 0x500 │ │ │ │ - stc2 2, cr15, [r6, #-448]! @ 0xfffffe40 │ │ │ │ + stc2l 2, cr15, [r6, #-448] @ 0xfffffe40 │ │ │ │ strmi r2, [r6], -ip, lsl #4 │ │ │ │ bvs 0xff85c0f4 │ │ │ │ @ instruction: 0x63213101 │ │ │ │ - stc2l 1, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ + stc2l 1, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ andcs r6, ip, #35840 @ 0x8c00 │ │ │ │ blcc 0x9a000 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ sbcpl r1, r6, r2, asr #17 │ │ │ │ addsvs r7, r5, r5, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmla.f d21, d0, d0[0] │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0x101568 │ │ │ │ sbcne pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 2, cr15, [lr, #-272] @ 0xfffffef0 │ │ │ │ + ldc2l 2, cr15, [r6, #-272]! @ 0xfffffef0 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ - mlaseq r4, ip, sp, r1 │ │ │ │ + eorseq r1, r4, ip, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb986c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0010ff8 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stmdacs r2, {r2, r4, ip, lr, pc} │ │ │ │ @@ -50431,17 +50431,17 @@ │ │ │ │ mvnsle r2, r5, lsr #22 │ │ │ │ stcne 8, cr7, [r6], #396 @ 0x18c │ │ │ │ subsle r2, ip, r3, ror fp │ │ │ │ suble r2, r5, r8, ror fp │ │ │ │ eorle r2, r3, ip, ror #22 │ │ │ │ ldrtmi r1, [r4], -r3, ror #24 │ │ │ │ @ instruction: 0x4631461e │ │ │ │ - eorspl pc, r8, pc, asr #12 │ │ │ │ + rsbpl pc, r8, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf928f124 │ │ │ │ + @ instruction: 0xf940f124 │ │ │ │ blcs 0x5f6b4 │ │ │ │ movwcs sp, #488 @ 0x1e8 │ │ │ │ eorvc r4, fp, r7, lsr r8 │ │ │ │ @ instruction: 0xf9fcf001 │ │ │ │ ldmdavs sl, {r2, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -50458,47 +50458,47 @@ │ │ │ │ movwcc r3, #29699 @ 0x7403 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ @ instruction: 0xf1031b49 │ │ │ │ andls r0, r6, #8, 4 @ 0x80000000 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q11, d0, d0[1] │ │ │ │ movwls r0, #816 @ 0x330 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - blx 0xff57e07a │ │ │ │ + blx 0xffd7e07a │ │ │ │ str r4, [pc, r5, lsl #8]! │ │ │ │ strtmi r9, [r8], -r6, lsl #22 │ │ │ │ @ instruction: 0x4634491c │ │ │ │ andls r1, r6, #1664 @ 0x680 │ │ │ │ blne 0x129b714 │ │ │ │ andcs r9, r1, #67108864 @ 0x4000000 │ │ │ │ - teqpcs ip, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + msrcs SPSR_fs, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ vcge.s , , │ │ │ │ - strmi pc, [r5], #-3007 @ 0xfffff441 │ │ │ │ + strmi pc, [r5], #-3039 @ 0xfffff421 │ │ │ │ stcls 7, cr14, [r6], {154} @ 0x9a │ │ │ │ ldmdbmi r2, {r3, r5, r9, sl, lr} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r3, r1, #117440512 @ 0x7000000 │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ strtmi r1, [r7], -r9, asr #22 │ │ │ │ - stcpl 6, cr15, [ip], #-316 @ 0xfffffec4 │ │ │ │ + mrrcpl 6, 4, pc, ip, cr15 @ │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf854340c │ │ │ │ ldc 12, cr14, [r7, #16] │ │ │ │ @ instruction: 0xf8cd7b00 │ │ │ │ @ instruction: 0xf8cde010 │ │ │ │ stc 0, cr12, [sp] │ │ │ │ strls r7, [r6], #-2818 @ 0xfffff4fe │ │ │ │ - blx 0xfe87e0e2 │ │ │ │ + blx 0xff07e0e2 │ │ │ │ strmi r4, [r5], #-1588 @ 0xfffff9cc │ │ │ │ vaba.s q15, , q13 │ │ │ │ - svclt 0x0000fc05 │ │ │ │ + svclt 0x0000fc25 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, ip, ror #21 │ │ │ │ addseq r6, r6, ip, ror #23 │ │ │ │ blcs 0x5b824 │ │ │ │ push {r0, r1, r5, r6, ip, lr, pc} │ │ │ │ vst2.8 {d20-d21}, [pc :256], r0 │ │ │ │ bl 0xfeb98924 │ │ │ │ @@ -50547,36 +50547,36 @@ │ │ │ │ stmdavs fp!, {r2, r8, fp, ip, lr, pc} │ │ │ │ mlacc r0, r3, r8, pc @ │ │ │ │ andle r2, r6, r3, asr #22 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0014830 │ │ │ │ @ instruction: 0xf001b819 │ │ │ │ @ instruction: 0xf64fb817 │ │ │ │ - vmla.i d21, d0, d0[4] │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ andlt r0, r2, lr, lsr #32 │ │ │ │ ldmdami r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ blt 0xfeeff7ec │ │ │ │ bfi r2, r6, #6, #20 │ │ │ │ ldrb r2, [r7, r4, lsr #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb98a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ @ instruction: 0xf2c034f0 │ │ │ │ @ instruction: 0x46050496 │ │ │ │ vadd.i64 d22, d2, d16 │ │ │ │ - @ instruction: 0xf04ff947 │ │ │ │ + @ instruction: 0xf04ff967 │ │ │ │ vqsub.s8 , q8, │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ mlavs r2, r2, r3, r0 │ │ │ │ cmplt ip, ip, lsl r8 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xffd6f7d1 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf9a0f0d5 │ │ │ │ + @ instruction: 0xf9b8f0d5 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0324038 │ │ │ │ svclt 0x0000bc63 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98a5c │ │ │ │ @@ -50587,19 +50587,19 @@ │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stclle 3, cr0, [ip, #-0] │ │ │ │ movwcs r2, #1552 @ 0x610 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ stmdbge r1, {r1, r3, r5, r6, r9, sl, lr} │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ - blx 0x167e26c │ │ │ │ + blx 0x1e7e26c │ │ │ │ blle 0xbc90a0 │ │ │ │ - @ instruction: 0xf9f4f11f │ │ │ │ + blx 0x37dd10 │ │ │ │ @ instruction: 0xf11c4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf645d16c │ │ │ │ vabal.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf7fd0596 │ │ │ │ strtmi pc, [r8], -r1, asr #16 │ │ │ │ stc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ orrpl pc, r0, #20971520 @ 0x1400000 │ │ │ │ bvs 0xff70a0bc │ │ │ │ @@ -50613,120 +50613,120 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 123) │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - stmdavs r3, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r3, r4, lsl #22 │ │ │ │ - eorsvc pc, r4, pc, asr #12 │ │ │ │ + rsbvc pc, r4, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf984f7cf │ │ │ │ vmax.s d20, d2, d24 │ │ │ │ - ldrdcs pc, [r0], -r1 │ │ │ │ + strdcs pc, [r0], -r1 │ │ │ │ @ instruction: 0x4617e7df │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ vmin.s d20, d8, d1 │ │ │ │ - @ instruction: 0x1e04fa11 │ │ │ │ + @ instruction: 0x1e04fa31 │ │ │ │ @ instruction: 0xf645db1e │ │ │ │ vabal.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf11f0596 │ │ │ │ - @ instruction: 0xf646f9a9 │ │ │ │ + @ instruction: 0xf646f9c1 │ │ │ │ @ instruction: 0xf2c036f0 │ │ │ │ @ instruction: 0xf7fc0696 │ │ │ │ qsub8mi pc, r8, fp @ │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ orrpl pc, r0, #20971520 @ 0x1400000 │ │ │ │ bvs 0xff70a148 │ │ │ │ @ instruction: 0xf7fe711a │ │ │ │ @ instruction: 0x4603f93f │ │ │ │ stmib r5, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ eorsvs r3, r4, r1, lsl #6 │ │ │ │ - @ instruction: 0xf9e0f205 │ │ │ │ + @ instruction: 0xf9f8f205 │ │ │ │ @ instruction: 0xe7b76070 │ │ │ │ - @ instruction: 0xff1ef23b │ │ │ │ + @ instruction: 0xff36f23b │ │ │ │ blcs 0x15b970 │ │ │ │ @ instruction: 0xf64fd0d4 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf7cf002e │ │ │ │ strb pc, [r7, sp, asr #18] @ │ │ │ │ - blx 0xff37e35c │ │ │ │ - rsbpl pc, r4, pc, asr #12 │ │ │ │ + blx 0xffb7e35c │ │ │ │ + addspl pc, r4, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf944f7cf │ │ │ │ vmax.s d20, d2, d16 │ │ │ │ - @ instruction: 0xe7bbf891 │ │ │ │ + @ instruction: 0xe7bbf8b1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ @ instruction: 0xf2c034f0 │ │ │ │ umulllt r0, r2, r6, r4 │ │ │ │ subne lr, ip, #212, 18 @ 0x350000 │ │ │ │ ldrdeq pc, [ip, -r4]! │ │ │ │ @ instruction: 0xff50f7ff │ │ │ │ @ instruction: 0xf8d4b978 │ │ │ │ @ instruction: 0xf1fe0134 │ │ │ │ - andcs pc, r0, sp, lsr sl @ │ │ │ │ + andcs pc, r0, r5, asr sl @ │ │ │ │ teqpeq r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d0 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf6412200 │ │ │ │ vorr.i32 d22, #9 @ 0x00000009 │ │ │ │ andls r0, r1, r4, lsl #2 │ │ │ │ ldc2l 7, cr15, [r6, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0xf0d49801 │ │ │ │ - @ instruction: 0xf64ffed1 │ │ │ │ + @ instruction: 0xf64ffee9 │ │ │ │ vrsra.s64 q8, q6, #64 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - @ instruction: 0xff38f11e │ │ │ │ + @ instruction: 0xff50f11e │ │ │ │ svclt 0x0000e7d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6462300 │ │ │ │ @ instruction: 0xf2c034f0 │ │ │ │ @ instruction: 0xf04f0496 │ │ │ │ @ instruction: 0xf88d35ff │ │ │ │ blmi 0x70da38 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vhadd.s d14, d11, d8 │ │ │ │ - stmdavs r3, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00042b68 │ │ │ │ stmdavs r3, {r0, r2, r5, sp, lr} │ │ │ │ @ instruction: 0xd1222b04 │ │ │ │ movwcs r6, #2080 @ 0x820 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ vrhadd.s d16, d8, d3 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0018dbed │ │ │ │ muleq r3, sp, r8 │ │ │ │ blmi 0x3b5aa0 │ │ │ │ blls 0x9bad0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r0!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf812f272 │ │ │ │ + @ instruction: 0xf832f272 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f6023 │ │ │ │ @ instruction: 0xe7e630ff │ │ │ │ - blx 0xf7e47c │ │ │ │ + blx 0x177e47c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ @ instruction: 0xf1b0ffad │ │ │ │ svclt 0x00183fff │ │ │ │ @@ -50740,23 +50740,23 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr0, {7} │ │ │ │ @ instruction: 0xf646dd10 │ │ │ │ @ instruction: 0xf2c036f0 │ │ │ │ @ instruction: 0x46050696 │ │ │ │ movwcs r6, #2096 @ 0x830 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - blx 0x18fe4d0 │ │ │ │ + blx 0xfe0fe4d0 │ │ │ │ blle 0x2cbaf4 │ │ │ │ strmi r1, [r5], #-2596 @ 0xfffff5dc │ │ │ │ ldclle 12, cr2, [r3] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , , q8 │ │ │ │ - stmdavs r3, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscle r2, r7, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -50770,15 +50770,15 @@ │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf646b1bb │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0x46040396 │ │ │ │ tstlt r8, r8, asr r8 │ │ │ │ vcgt.s d25, d4, d3 │ │ │ │ - blls 0x13fd5c │ │ │ │ + blls 0x13fddc │ │ │ │ blcs 0x5bbd8 │ │ │ │ @ instruction: 0xf64fdb09 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ blmi 0x8b0868 │ │ │ │ umaalcc pc, r4, r3, r8 @ │ │ │ │ blmi 0x7f0150 │ │ │ │ @@ -50788,87 +50788,87 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ stmdage r4, {r0, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf64f9101 │ │ │ │ - vsra.s64 d21, d20, #64 │ │ │ │ + vmla.f d21, d16, d0[5] │ │ │ │ tstls r0, lr, lsr #2 │ │ │ │ vmin.s d20, d9, d9 │ │ │ │ - stmdage r4, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r4, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d6f7fd │ │ │ │ movwcs r4, #2575 @ 0xa0f │ │ │ │ subcc pc, r4, r2, lsl #17 │ │ │ │ @ instruction: 0xf64fe7db │ │ │ │ vrsra.s64 d18, d20, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ rsclt sp, r1, #843055104 @ 0x32400000 │ │ │ │ - addpl pc, r0, pc, asr #12 │ │ │ │ + adcspl pc, r0, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xa7e094 │ │ │ │ + blx 0x107e094 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000f98b │ │ │ │ + svclt 0x0000f9ab │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - svclt 0x0000fe01 │ │ │ │ + svclt 0x0000fe19 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ strtcs pc, [r0], #1605 @ 0x645 │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrmi fp, [r9], r4, asr #1 │ │ │ │ blmi 0x1e2d444 │ │ │ │ strmi r4, [sp], -r0, lsl #13 │ │ │ │ @ instruction: 0x21004692 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9343 │ │ │ │ vcgt.s32 d16, d7, d0 │ │ │ │ - stmdavc r3!, {r1, r3, r4, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdavc r3!, {r1, r4, r5, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ suble r2, r2, r0, lsl #22 │ │ │ │ ldrbcc pc, [r0, r6, asr #12]! @ │ │ │ │ ldreq pc, [r6, r0, asr #5] │ │ │ │ blcs 0x5bd50 │ │ │ │ @ instruction: 0xf1b9db3b │ │ │ │ andle r0, r9, r0, lsl #30 │ │ │ │ bls 0x134aa80 │ │ │ │ @ instruction: 0xf1074649 │ │ │ │ vhadd.s d16, d24, d24 │ │ │ │ - blls 0x1381ba8 │ │ │ │ + blls 0x1381c28 │ │ │ │ smlawtcc r8, r7, r8, pc @ │ │ │ │ tstcs r0, r0, asr #12 │ │ │ │ - @ instruction: 0xff7cf0d4 │ │ │ │ + @ instruction: 0xff94f0d4 │ │ │ │ @ instruction: 0xf0324640 │ │ │ │ vstrcs s30, [r0, #-276] @ 0xfffffeec │ │ │ │ ldmdavs r8!, {r0, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ blle 0x8cbc98 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ movwcs r6, #291 @ 0x123 │ │ │ │ vqadd.s64 d22, d19, d27 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4634dd11 │ │ │ │ @ instruction: 0xf8141835 │ │ │ │ @ instruction: 0xf7ff0b01 │ │ │ │ adcmi pc, ip, #245760 @ 0x3c000 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldmdavs r8!, {r0, r1, r8, r9, fp, ip, sp, pc} │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vmin.s d20, d3, d17 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbsle sp, sl, sp, ror #25 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eorsvs r2, fp, r0 │ │ │ │ strtmi lr, [r8], -r0 │ │ │ │ ldmdavs sl, {r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -50883,19 +50883,19 @@ │ │ │ │ strbmi lr, [r0], -r8, ror #15 │ │ │ │ @ instruction: 0xf8a8f7ff │ │ │ │ @ instruction: 0xf8934b40 │ │ │ │ blcs 0x4de2c │ │ │ │ blmi 0xff6004 │ │ │ │ blvs 0x16d35c4 │ │ │ │ @ instruction: 0xf0d49200 │ │ │ │ - @ instruction: 0xf64ffd1f │ │ │ │ - vmla.f d17, d0, d0[3] │ │ │ │ + @ instruction: 0xf64ffd37 │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ strmi r0, [r2], -lr, lsr #2 │ │ │ │ vadd.i8 d9, d8, d0 │ │ │ │ - blmi 0xe408e8 │ │ │ │ + blmi 0xe40948 │ │ │ │ blvs 0x1693640 │ │ │ │ mrc2 7, 4, pc, cr6, cr14, {7} │ │ │ │ blvs 0x1654a18 │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ ldrdcc lr, [r1, -r0] │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ subvs sp, r2, sp, lsr r2 │ │ │ │ @@ -50903,15 +50903,15 @@ │ │ │ │ ldrdcs r5, [r0, -r1] │ │ │ │ movwcs lr, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0xf1ba54d1 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ blvs 0x1714a18 │ │ │ │ suble r2, r5, r0, lsl #22 │ │ │ │ movwls r4, #1616 @ 0x650 │ │ │ │ - blx 0x197e71e │ │ │ │ + blx 0xfe17e71e │ │ │ │ strmi r9, [r2], -r0, lsl #22 │ │ │ │ ldrdeq lr, [r1, -r3] │ │ │ │ addmi r1, sl, #36864 @ 0x9000 │ │ │ │ ldmdavs r9, {r0, r3, r5, r9, ip, lr, pc} │ │ │ │ @ instruction: 0x0c01eb00 │ │ │ │ tsteq r2, sl, lsl #22 │ │ │ │ andle r4, r3, #140, 10 @ 0x23000000 │ │ │ │ @@ -50924,54 +50924,54 @@ │ │ │ │ strmi r6, [sl], #-2137 @ 0xfffff7a7 │ │ │ │ ldmdavs fp, {r1, r3, r4, r6, sp, lr} │ │ │ │ ldrpl r2, [r9], #256 @ 0x100 │ │ │ │ stc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ movwcs r4, #2581 @ 0xa15 │ │ │ │ subcc pc, r4, r2, lsl #17 │ │ │ │ ldmdavs r8!, {r0, r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ - mcr2 2, 3, pc, cr14, cr1, {3} @ │ │ │ │ + mcr2 2, 4, pc, cr14, cr1, {3} @ │ │ │ │ eorscs lr, fp, #128, 14 @ 0x2000000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - stc2 2, cr15, [r6], {7} │ │ │ │ + ldc2 2, cr15, [lr], {7} │ │ │ │ ldrmi lr, [r8], -r3, asr #15 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x46194652 │ │ │ │ - @ instruction: 0xf9f0f207 │ │ │ │ + blx 0x27e608 │ │ │ │ ldrbmi lr, [r1], -r6, ror #15 │ │ │ │ movwls r4, #5728 @ 0x1660 │ │ │ │ vhsub.s32 d25, d7, d0 │ │ │ │ - ldmib sp, {r1, r2, r4, r5, r7, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r1, r2, r3, r6, r7, sl, fp, sp, lr, pc}^ │ │ │ │ ldrb r2, [r7, r0, lsl #6] │ │ │ │ @ instruction: 0x46184651 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - blx 0xd7e62a │ │ │ │ + blx 0x137e62a │ │ │ │ vaba.s q15, , q3 │ │ │ │ - svclt 0x0000f87f │ │ │ │ + svclt 0x0000f89f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xf7ff9300 │ │ │ │ @ instruction: 0xf0ddfeef │ │ │ │ - mcrne 13, 2, pc, cr3, cr15, {0} @ │ │ │ │ + mcrne 13, 2, pc, cr3, cr7, {1} @ │ │ │ │ stmdble r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ - ldc2 0, cr15, [ip], {212} @ 0xd4 │ │ │ │ + ldc2 0, cr15, [r4], #848 @ 0x350 │ │ │ │ andlt r9, r4, r3, lsl #18 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stclt 1, cr15, [r4, #-120] @ 0xffffff88 │ │ │ │ + ldclt 1, cr15, [ip, #-120] @ 0xffffff88 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe0 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ umulllt r0, r5, r6, r3 │ │ │ │ strcs r4, [r0], #-2076 @ 0xfffff7e4 │ │ │ │ @@ -50981,315 +50981,315 @@ │ │ │ │ @ instruction: 0xf646b1fa │ │ │ │ vrshr.s64 , q8, #64 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9} │ │ │ │ blle 0x65292c │ │ │ │ strpl pc, [r0, #1283] @ 0x503 │ │ │ │ umaalcc pc, r4, r5, r8 @ │ │ │ │ @ instruction: 0x4608b19b │ │ │ │ - mrrc2 0, 13, pc, sl, cr4 @ │ │ │ │ + ldc2l 0, cr15, [r2], #-848 @ 0xfffffcb0 │ │ │ │ ldrmi r2, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf64f9001 │ │ │ │ - vrshr.s64 d21, d28, #64 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ stmdage r2, {r1, r2, r3, r5, r9} │ │ │ │ andcs r9, r1, #0, 4 │ │ │ │ - @ instruction: 0xffb8f278 │ │ │ │ + @ instruction: 0xffd8f278 │ │ │ │ @ instruction: 0xf7fca802 │ │ │ │ @ instruction: 0xf885ff4d │ │ │ │ blmi 0x251fe8 │ │ │ │ blls 0x11bf44 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf80cf279 │ │ │ │ + @ instruction: 0xf82cf279 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrdlt r4, [ip], r4 @ │ │ │ │ andcs r4, r0, #143654912 @ 0x8900000 │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff54f205 │ │ │ │ + @ instruction: 0xff6cf205 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ @ instruction: 0xf88d4682 │ │ │ │ stccs 0, cr3, [r0], {23} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ - ldrvc pc, [r0, -r2, asr #4]! │ │ │ │ + strbvc pc, [r0, -r2, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - strtvs pc, [r0], -pc, asr #12 │ │ │ │ + ldrbvs pc, [r0], -pc, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ ands r0, r0, r0, lsl #16 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, sp, lr} │ │ │ │ stmdavs r0!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf10d464b │ │ │ │ @ instruction: 0xf1140217 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4620d07c │ │ │ │ - @ instruction: 0xf878f206 │ │ │ │ + @ instruction: 0xf890f206 │ │ │ │ svcmi 0x0004f855 │ │ │ │ ldrtmi fp, [r9], -r4, asr #3 │ │ │ │ andcs r4, r2, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xff2af205 │ │ │ │ + @ instruction: 0xff42f205 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ vadd.i8 d6, d9, d0 │ │ │ │ - stmdacs r0, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs fp!, {r1, r5, r6, r7, ip, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ rschi pc, lr, r0, asr #32 │ │ │ │ ldrmi r4, [r8], r0, lsr #12 │ │ │ │ - @ instruction: 0xf860f206 │ │ │ │ + @ instruction: 0xf878f206 │ │ │ │ svcmi 0x0004f855 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ strtmi r2, [r1], -sl, lsl #4 │ │ │ │ vmax.s8 q2, , q0 │ │ │ │ - @ instruction: 0x1e06f94d │ │ │ │ + @ instruction: 0x1e06f965 │ │ │ │ strtmi sp, [r2], -ip, ror #26 │ │ │ │ andcs r2, r2, r1, lsl #2 │ │ │ │ strmi lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8acf278 │ │ │ │ + @ instruction: 0xf8ccf278 │ │ │ │ vmull.p8 , d0, d5 │ │ │ │ @ instruction: 0xf11e8177 │ │ │ │ - @ instruction: 0x4628fe53 │ │ │ │ - mrc2 1, 0, pc, cr2, cr14, {0} │ │ │ │ + strtmi pc, [r8], -fp, ror #28 │ │ │ │ + mcr2 1, 1, pc, cr10, cr14, {0} @ │ │ │ │ andscs sl, r0, #114688 @ 0x1c000 │ │ │ │ movwcs r4, #9768 @ 0x2628 │ │ │ │ @ instruction: 0xf8ad9408 │ │ │ │ blt 0x1d0e05c │ │ │ │ andscc pc, lr, sp, lsr #17 │ │ │ │ - mcr2 2, 6, pc, cr0, cr7, {3} @ │ │ │ │ + mcr2 2, 7, pc, cr0, cr7, {3} @ │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ tstcs r1, fp, asr #2 │ │ │ │ vmax.s d20, d7, d24 │ │ │ │ - stmdacs r0, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cmnphi r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ mulsvc r7, sp, r8 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ strbmi r8, [r2], -r3, asr #1 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldc2 7, cr15, [ip], {255} @ 0xff │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vhadd.s8 q12, q8, q13 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r1, r4, r7, r8, r9} │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0x4619461a │ │ │ │ ldc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ands r2, r5, r1, lsl #8 │ │ │ │ - eorvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + subsvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x53b8f641 │ │ │ │ + mvnpl pc, #68157440 @ 0x4100000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f9200 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ strbmi r0, [r8], -lr, lsr #2 │ │ │ │ rscvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf83af123 │ │ │ │ - vmax.s8 d4, d5, d16 │ │ │ │ - strcs pc, [r0], #-4091 @ 0xfffff005 │ │ │ │ - vmin.s8 q2, , q0 │ │ │ │ - blmi 0x1f8204c │ │ │ │ + @ instruction: 0xf852f123 │ │ │ │ + vmax.s8 d4, d6, d16 │ │ │ │ + strcs pc, [r0], #-2067 @ 0xfffff7ed │ │ │ │ + vmin.s8 q2, q3, q0 │ │ │ │ + blmi 0x1f800ac │ │ │ │ blls 0x31c0dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r4, asr #2 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - @ instruction: 0xf9f0f207 │ │ │ │ - bicscs pc, r4, fp, asr #12 │ │ │ │ + blx 0x27e8bc │ │ │ │ + tstpcc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strbmi r4, [r0], -r4, lsl #12 │ │ │ │ - cdp2 2, 2, cr15, cr10, cr8, {3} │ │ │ │ + cdp2 2, 4, cr15, cr10, cr8, {3} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ bl 0xfe862384 │ │ │ │ stcne 3, cr0, [r5], {8} │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ blcs 0x62408 │ │ │ │ ldrmi fp, [pc], -r8, lsr #31 │ │ │ │ strbmi sp, [r0], -r5, lsl #20 │ │ │ │ vcgt.s32 d25, d8, d3 │ │ │ │ - blls 0x1407b8 │ │ │ │ + blls 0x140838 │ │ │ │ ldmib r4, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ bne 0xfe28a4e0 │ │ │ │ vqsub.s8 d20, d16, d25 │ │ │ │ stmdavs r0!, {r0, r2, r3, r5, r7, pc} │ │ │ │ movweq lr, #31496 @ 0x7b08 │ │ │ │ addsmi r4, r8, #16, 8 @ 0x10000000 │ │ │ │ stmibne r3, {r0, r1, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0c04598 │ │ │ │ ldrtmi r8, [sl], -sl, lsr #1 │ │ │ │ @ instruction: 0xf7ce4641 │ │ │ │ stmdavs r3!, {r6, fp, sp, lr, pc}^ │ │ │ │ ldrmi r2, [pc], #-512 @ 0x42104 │ │ │ │ rsbvs r6, r7, r3, lsr #16 │ │ │ │ @ instruction: 0xf11e55da │ │ │ │ - @ instruction: 0xf64bfbaf │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + @ instruction: 0xf64bfbc7 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46020130 │ │ │ │ vmax.s8 d4, d8, d16 │ │ │ │ - strtmi pc, [r8], -pc, lsr #18 │ │ │ │ - @ instruction: 0xf990f268 │ │ │ │ + strtmi pc, [r8], -r7, asr #18 │ │ │ │ + @ instruction: 0xf9b0f268 │ │ │ │ ldmib r4, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ bne 0xfe70ad30 │ │ │ │ rsbsle r4, sp, #152, 4 @ 0x80000009 │ │ │ │ stmibne fp!, {r5, fp, sp, lr}^ │ │ │ │ addsmi r4, r8, #16, 8 @ 0x10000000 │ │ │ │ stmibne r3, {r0, r1, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0c0429d │ │ │ │ strtmi r8, [r9], -r9, lsl #1 │ │ │ │ @ instruction: 0xf7ce463a │ │ │ │ stmdavs r3!, {r1, r3, r4, fp, sp, lr, pc}^ │ │ │ │ stmdavs r2!, {r8, sp} │ │ │ │ rsbvs r4, r3, fp, lsr r4 │ │ │ │ stmdavs r0!, {r0, r4, r6, r7, sl, ip, lr} │ │ │ │ @ instruction: 0xf12e4649 │ │ │ │ - @ instruction: 0x4605fd1b │ │ │ │ + @ instruction: 0x4605fd33 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - @ instruction: 0xff56f206 │ │ │ │ + @ instruction: 0xff6ef206 │ │ │ │ @ instruction: 0xf6ff2d00 │ │ │ │ smlsldx sl, fp, ip, pc @ │ │ │ │ @ instruction: 0xf64f4648 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q11, d16, d24 │ │ │ │ @ instruction: 0xf64f022e │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6412300 │ │ │ │ - vrsra.s64 d21, d24, #64 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ vcge.s8 d16, d0, d20 │ │ │ │ @ instruction: 0xf12212d9 │ │ │ │ - @ instruction: 0xe763ff9f │ │ │ │ + @ instruction: 0xe763ffb7 │ │ │ │ ldrbtcc pc, [r0], #1606 @ 0x646 @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ strls r4, [r6, -r0, asr #12] │ │ │ │ strbvs lr, [fp, #-2500] @ 0xfffff63c │ │ │ │ - ldc2 2, cr15, [r6, #16]! │ │ │ │ + stc2l 2, cr15, [lr, #16] │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ stmdage r6, {r8, r9, ip, pc} │ │ │ │ teqpcs r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf641463b │ │ │ │ vsubl.s8 , d16, d13 │ │ │ │ @ instruction: 0xf64f0204 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ @ instruction: 0xf120012e │ │ │ │ - @ instruction: 0xe733f951 │ │ │ │ + ldr pc, [r3, -r9, ror #18]! │ │ │ │ rscsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf64f4648 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d4 │ │ │ │ @ instruction: 0xf641012e │ │ │ │ - vrsra.s64 d21, d24, #64 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ tstls r0, r4, lsr r3 │ │ │ │ - bicpl pc, r4, pc, asr #12 │ │ │ │ + mvnspl pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff70f122 │ │ │ │ + @ instruction: 0xff88f122 │ │ │ │ @ instruction: 0x4648e737 │ │ │ │ - andvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + eorsvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x53b8f641 │ │ │ │ + mvnpl pc, #68157440 @ 0x4100000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f9200 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf12212f3 │ │ │ │ - @ instruction: 0xe724ff5d │ │ │ │ + @ instruction: 0xe724ff75 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - ldc2 1, cr15, [r8], #184 @ 0xb8 │ │ │ │ + ldc2l 1, cr15, [r0], {46} @ 0x2e │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ @ instruction: 0xe799d09e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrmi r4, [r9], -sl, lsr #12 │ │ │ │ vmax.s8 d4, d6, d16 │ │ │ │ - str pc, [ip, r9, asr #31] │ │ │ │ + str pc, [ip, r1, ror #31] │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - @ instruction: 0xffc2f206 │ │ │ │ + @ instruction: 0xffdaf206 │ │ │ │ @ instruction: 0x463ae75f │ │ │ │ vmax.s32 q10, , │ │ │ │ - ldrb lr, [r4, -sl, lsl #21] │ │ │ │ + ldrb lr, [r4, -r2, lsr #21] │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ - b 0xfe17ebf8 │ │ │ │ + b 0xfe77ebf8 │ │ │ │ svclt 0x0000e775 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0x4641461a │ │ │ │ vmax.s8 d4, d7, d16 │ │ │ │ - @ instruction: 0xf11ef903 │ │ │ │ - @ instruction: 0xf64bfafd │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + @ instruction: 0xf11ef91b │ │ │ │ + @ instruction: 0xf64bfb15 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46020130 │ │ │ │ vmax.s8 d4, d8, d16 │ │ │ │ - @ instruction: 0x4629f87d │ │ │ │ + @ instruction: 0x4629f895 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vmax.s8 d4, d7, d16 │ │ │ │ - @ instruction: 0xe762f8f3 │ │ │ │ - blx 0xfe17eb80 │ │ │ │ + strb pc, [r2, -fp, lsl #18]! @ │ │ │ │ + blx 0xfe77eb80 │ │ │ │ @ instruction: 0xf64f4602 │ │ │ │ - vrsra.s64 q11, q2, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ blmi 0x6d3bc4 │ │ │ │ andls r6, r0, #1179648 @ 0x120000 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ - bicpl pc, r4, pc, asr #12 │ │ │ │ + mvnspl pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff42f122 │ │ │ │ + @ instruction: 0xff5af122 │ │ │ │ vmax.s d20, d1, d24 │ │ │ │ - @ instruction: 0xe6d2fbf7 │ │ │ │ - blx 0x1b7ebb0 │ │ │ │ - @ instruction: 0x63bcf64f │ │ │ │ + @ instruction: 0xe6d2fc17 │ │ │ │ + blx 0xfe17ebb0 │ │ │ │ + mvnvs pc, #82837504 @ 0x4f00000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf64f9301 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ stmdavs r2, {r1, r2, r3, r5, r8} │ │ │ │ andls r4, r0, #72, 12 @ 0x4800000 │ │ │ │ rsbsne pc, r3, #64, 4 │ │ │ │ @ instruction: 0xf1224b0a │ │ │ │ - ldrt pc, [lr], fp, lsr #30 @ │ │ │ │ - blx 0x167ebd8 │ │ │ │ + ldrt pc, [lr], r3, asr #30 @ │ │ │ │ + blx 0x1c7ebd8 │ │ │ │ @ instruction: 0xf64f4602 │ │ │ │ - vqdmlal.s q11, d16, d0[7] │ │ │ │ + vorr.i32 d23, #3072 @ 0x00000c00 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ blmi 0x153c1c │ │ │ │ andls r6, r0, #1179648 @ 0x120000 │ │ │ │ addne pc, r5, #64, 4 │ │ │ │ vaba.s q15, q12, q1 │ │ │ │ - svclt 0x0000fe03 │ │ │ │ - eorseq r1, r4, r8, asr #27 │ │ │ │ + svclt 0x0000fe23 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xb3ab781b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ @ instruction: 0xf2c034f0 │ │ │ │ stmdavs r3!, {r1, r2, r4, r7, sl} │ │ │ │ blle 0x5ccf38 │ │ │ │ umullscc pc, r0, r4, r8 @ │ │ │ │ ldrdcs fp, [r1, -r3] │ │ │ │ orrseq pc, r8, #4, 2 │ │ │ │ strmi r2, [r8], -r0, lsl #4 │ │ │ │ - ldc2l 1, cr15, [r2], {30} │ │ │ │ + stc2l 1, cr15, [sl], #120 @ 0x78 │ │ │ │ blle 0x48c350 │ │ │ │ @ instruction: 0xf8c42303 │ │ │ │ vqadd.s32 d19, d31, d4 │ │ │ │ - @ instruction: 0xf8c4fdad │ │ │ │ + @ instruction: 0xf8c4fdcd │ │ │ │ @ instruction: 0xf11e00a0 │ │ │ │ - @ instruction: 0xf8c4fa85 │ │ │ │ + @ instruction: 0xf8c4fa9d │ │ │ │ andcs r0, r0, r4, lsr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8c42306 │ │ │ │ mulcs r0, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -51317,61 +51317,61 @@ │ │ │ │ @ instruction: 0xf8d4db2e │ │ │ │ @ instruction: 0x460e3094 │ │ │ │ @ instruction: 0xf0001c4a │ │ │ │ pkhtbmi r8, r1, r7, asr #1 │ │ │ │ @ instruction: 0xf0002b06 │ │ │ │ bllt 0xfe8a277c │ │ │ │ @ instruction: 0x0098f8d4 │ │ │ │ - blx 0x177edba │ │ │ │ + blx 0x1f7edba │ │ │ │ addpl pc, r0, #20971520 @ 0x1400000 │ │ │ │ blvs 0x513e48 │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ bvs 0xff5227a8 │ │ │ │ ldrdcs pc, [r0], r4 @ │ │ │ │ addsmi r6, r1, #1638400 @ 0x190000 │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmdacs r0, {r3, r4, r8, fp, ip, sp, lr} │ │ │ │ rscshi pc, ip, r0 │ │ │ │ @ instruction: 0xa09cf8d4 │ │ │ │ - stc2l 2, cr15, [sl, #-444] @ 0xfffffe44 │ │ │ │ + stc2l 2, cr15, [sl, #-444]! @ 0xfffffe44 │ │ │ │ ldrdcc pc, [ip], -fp @ │ │ │ │ sub r6, r2, r8, lsl r0 │ │ │ │ vmin.s q10, , q0 │ │ │ │ - @ instruction: 0x4648fb3f │ │ │ │ + @ instruction: 0x4648fb5f │ │ │ │ @ instruction: 0xf9e6f7ff │ │ │ │ ldmdavs sl, {r1, r3, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, fp, r0, asr #32 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d48ff0 │ │ │ │ vqadd.s64 d16, d17, d12 │ │ │ │ - @ instruction: 0xf505fb27 │ │ │ │ + @ instruction: 0xf505fb47 │ │ │ │ movwcs r5, #4736 @ 0x1280 │ │ │ │ addscc pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xa098f8d4 │ │ │ │ @ instruction: 0xf8924693 │ │ │ │ stmib r4, {r2, r6, ip, sp}^ │ │ │ │ blcs 0x5bd18 │ │ │ │ addhi pc, r6, r0 │ │ │ │ @ instruction: 0xf0d46b57 │ │ │ │ - @ instruction: 0xf0d4fb7d │ │ │ │ - andls pc, r5, r1, ror r9 @ │ │ │ │ - ldc2 2, cr15, [r4, #-444] @ 0xfffffe44 │ │ │ │ + @ instruction: 0xf0d4fb95 │ │ │ │ + andls pc, r5, r9, lsl #19 │ │ │ │ + ldc2 2, cr15, [r4, #-444]! @ 0xfffffe44 │ │ │ │ @ instruction: 0xf11e4680 │ │ │ │ - bls 0x1c0c48 │ │ │ │ + bls 0x1c0ca8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ vhadd.s8 d24, d0, d1 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ ldrtmi r0, [r8], -pc, lsr #2 │ │ │ │ vmax.s8 d9, d7, d0 │ │ │ │ - @ instruction: 0xf7fdff33 │ │ │ │ + @ instruction: 0xf7fdff4b │ │ │ │ movwcs pc, #2443 @ 0x98b @ │ │ │ │ subcc pc, r4, fp, lsl #17 │ │ │ │ movwcs r6, #4259 @ 0x10a3 │ │ │ │ @ instruction: 0xf8d4612b │ │ │ │ blcs 0x1ce710 │ │ │ │ sbchi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ @@ -51383,124 +51383,124 @@ │ │ │ │ andeq r2, r4, r3, lsr #10 │ │ │ │ andeq r2, r4, r5, lsl #10 │ │ │ │ andeq r2, r4, r5, lsr #8 │ │ │ │ blcs 0x5c778 │ │ │ │ stmdavs r0!, {r2, r3, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ vorn d16, d3, d11 │ │ │ │ - stmdacs r1, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf89dd156 │ │ │ │ @ instruction: 0xf7fe001b │ │ │ │ ldrb pc, [r8, r9, ror #25] @ │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ @ instruction: 0x4650011b │ │ │ │ @ instruction: 0xf88d2365 │ │ │ │ vqadd.s64 d19, d3, d11 │ │ │ │ - stmdacs r1, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs sp, #24902 @ 0x6146 │ │ │ │ addscc pc, r4, r4, asr #17 │ │ │ │ andcs lr, r1, #52690944 @ 0x3240000 │ │ │ │ tstpeq fp, sp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmncs r4, #80, 12 @ 0x5000000 │ │ │ │ andscc pc, fp, sp, lsl #17 │ │ │ │ - stc2l 2, cr15, [ip], {115} @ 0x73 │ │ │ │ + stc2l 2, cr15, [ip], #460 @ 0x1cc │ │ │ │ teqle r7, r1, lsl #16 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xe7ba3094 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ @ instruction: 0x4650011b │ │ │ │ - blx 0xfe87ef1c │ │ │ │ + blx 0xff07ef1c │ │ │ │ @ instruction: 0xd12b2801 │ │ │ │ mulscc fp, sp, r8 │ │ │ │ rscle r2, r0, r4, ror #22 │ │ │ │ rscle r2, sp, r5, ror #22 │ │ │ │ @ instruction: 0xd12c2b61 │ │ │ │ addseq pc, r4, r4, asr #17 │ │ │ │ andcs lr, r1, #43778048 @ 0x29c0000 │ │ │ │ tstpeq fp, sp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmncs r1, #80, 12 @ 0x5000000 │ │ │ │ andscc pc, fp, sp, lsl #17 │ │ │ │ - stc2 2, cr15, [sl], #460 @ 0x1cc │ │ │ │ + stc2l 2, cr15, [sl], {115} @ 0x73 │ │ │ │ tstle r5, r1, lsl #16 │ │ │ │ @ instruction: 0xf8c42303 │ │ │ │ @ instruction: 0xe7983094 │ │ │ │ vmin.s q10, , q0 │ │ │ │ - ldrb pc, [r1, -pc, lsl #21] @ │ │ │ │ + ldrb pc, [r1, -pc, lsr #21] @ │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ blcs 0x12e2d4 │ │ │ │ @ instruction: 0xf8d4d12b │ │ │ │ vqadd.s64 d16, d17, d8 │ │ │ │ - @ instruction: 0xf8d4fa85 │ │ │ │ + @ instruction: 0xf8d4faa5 │ │ │ │ vqadd.s64 d16, d17, d12 │ │ │ │ - strb pc, [r3, -r1, lsl #21] @ │ │ │ │ + strb pc, [r3, -r1, lsr #21] @ │ │ │ │ vmin.s q10, , q0 │ │ │ │ - @ instruction: 0x2e00fa7d │ │ │ │ + @ instruction: 0x2e00fa9d │ │ │ │ svcge 0x003ef47f │ │ │ │ vaba.s d30, d8, d25 │ │ │ │ - andcs pc, r0, r9, lsr #25 │ │ │ │ - bicpl pc, r4, pc, asr #12 │ │ │ │ + andcs pc, r0, r9, asr #25 │ │ │ │ + mvnspl pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r6, lsr #22 │ │ │ │ rsbscs pc, sl, #64, 4 │ │ │ │ - @ instruction: 0xff14f20b │ │ │ │ - rsbsvc pc, r4, #82837504 @ 0x4f00000 │ │ │ │ + @ instruction: 0xff2cf20b │ │ │ │ + adcvc pc, r4, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bicpl pc, r4, pc, asr #12 │ │ │ │ + mvnspl pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d14 │ │ │ │ vqsub.s8 d2, d11, d29 │ │ │ │ - @ instruction: 0xf64fff05 │ │ │ │ - vmvn.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf64fff1d │ │ │ │ + vmls.i d23, d0, d0[7] │ │ │ │ @ instruction: 0xf64f042e │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ blmi 0x642abc │ │ │ │ andvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ - cdp2 2, 15, cr15, cr6, cr11, {0} │ │ │ │ - strbtvc pc, [r0], #1615 @ 0x64f @ │ │ │ │ - strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - bicpl pc, r4, pc, asr #12 │ │ │ │ + @ instruction: 0xff0ef20b │ │ │ │ + ldreq pc, [r0], #-576 @ 0xfffffdc0 │ │ │ │ + strteq pc, [pc], #-704 @ 0x42618 │ │ │ │ + mvnspl pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b10 │ │ │ │ strls r7, [r0], #-528 @ 0xfffffdf0 │ │ │ │ - cdp2 2, 14, cr15, cr8, cr11, {0} │ │ │ │ - addsvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + @ instruction: 0xff00f20b │ │ │ │ + sbcvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bicpl pc, r4, pc, asr #12 │ │ │ │ + mvnspl pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vqsub.s8 d2, d11, d30 │ │ │ │ - ldrdcs pc, [r0], -r9 │ │ │ │ - bicpl pc, r4, pc, asr #12 │ │ │ │ + strdcs pc, [r0], -r1 │ │ │ │ + mvnspl pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andls r7, r0, r4, lsr #4 │ │ │ │ - cdp2 2, 12, cr15, cr14, cr11, {0} │ │ │ │ + cdp2 2, 14, cr15, cr6, cr11, {0} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, ip, lsl #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ vrhadd.s32 d16, d8, d31 │ │ │ │ - teqplt r0, r1, asr #22 @ p-variant is OBSOLETE │ │ │ │ + teqplt r0, r1, ror #22 @ p-variant is OBSOLETE │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8832201 │ │ │ │ blmi 0x88a8d4 │ │ │ │ ldrsbtgt pc, [r4], -r3 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib ip, {r0, r4, r5, ip, lr, pc}^ │ │ │ │ bl 0xfe93b2a8 │ │ │ │ blcs 0x3832e0 │ │ │ │ vmul.i8 d29, d0, d15 │ │ │ │ - vqdmlal.s q8, d0, d0[0] │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8dc032f │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ bl 0xd66bc │ │ │ │ blgt 0x2036f8 │ │ │ │ andeq pc, lr, r5, asr #16 │ │ │ │ @ instruction: 0xf04f6061 │ │ │ │ adcvs r0, r2, r0, lsl #2 │ │ │ │ @@ -51508,25 +51508,25 @@ │ │ │ │ movwcs lr, #2524 @ 0x9dc │ │ │ │ @ instruction: 0xf8cc330d │ │ │ │ ldrbpl r3, [r1], #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , q0, q8 │ │ │ │ - vmlal.s q8, d0, d0[0] │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ pop {r0, r1, r2, r3, r5, r9} │ │ │ │ movwcs r4, #53360 @ 0xd070 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 q2, q3, q8 │ │ │ │ - vadd.f32 , q0, │ │ │ │ - vmla.f d16, d0, d0[0] │ │ │ │ + vmla.f32 , q0, │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ pop {r0, r1, r2, r3, r5, r8} │ │ │ │ andcs r4, sp, #112 @ 0x70 │ │ │ │ vmax.s8 q2, q3, q8 │ │ │ │ - svclt 0x0000beaf │ │ │ │ + svclt 0x0000bec7 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0x2094f8d3 │ │ │ │ andle r2, r6, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -51540,15 +51540,15 @@ │ │ │ │ andcs sp, r0, r7 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d3bd10 │ │ │ │ addmi r0, r8, #164 @ 0xa4 │ │ │ │ vand , , │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ tstcs r2, lr, lsr #32 │ │ │ │ @ instruction: 0xf8c39201 │ │ │ │ @ instruction: 0xf7fc1094 │ │ │ │ stmdals r1, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7e8 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @@ -51561,33 +51561,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrdne pc, [r0], r3 @ │ │ │ │ addmi fp, r1, #131 @ 0x83 │ │ │ │ stmib sp, {r0, r1, r4, ip, lr, pc}^ │ │ │ │ vhadd.s32 d19, d15, d0 │ │ │ │ - bls 0xc15a8 │ │ │ │ + bls 0xc1628 │ │ │ │ addmi r9, r2, #0, 22 │ │ │ │ andcs fp, r5, #8, 30 │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r4, #0, 26 │ │ │ │ - adcspl pc, r0, pc, asr #4 │ │ │ │ + rscpl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs pc, r4, r3, asr #17 │ │ │ │ blx 0xfef807e4 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq pc, ip, r7, asr #12 │ │ │ │ + rsbeq pc, ip, r7, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ blt 0xfeb80804 │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r0, r8, sp} │ │ │ │ @@ -51599,17 +51599,17 @@ │ │ │ │ vrsra.s64 d18, d18, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 , q13, q8 │ │ │ │ - vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d16, d0 │ │ │ │ @ instruction: 0xf127002f │ │ │ │ - svclt 0x0000bbf1 │ │ │ │ + svclt 0x0000bc09 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb99a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q8, q12 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64fb1c4 │ │ │ │ @@ -51618,15 +51618,15 @@ │ │ │ │ and r4, r2, r5, lsl #12 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b174 │ │ │ │ stclpl 2, cr1, [fp], #-768 @ 0xfffffd00 │ │ │ │ mvnsle r2, r3, ror fp │ │ │ │ stmiblt r3!, {r0, r1, r4, r5, fp, sp, lr} │ │ │ │ @ instruction: 0x46206bf9 │ │ │ │ - @ instruction: 0xf96cf0d4 │ │ │ │ + @ instruction: 0xf984f0d4 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ swpcs r6, sl, [r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -51635,17 +51635,17 @@ │ │ │ │ vsubw.s8 q9, q8, d30 │ │ │ │ @ instruction: 0xf64f2396 │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r9, sp} │ │ │ │ sbcsle r2, pc, r0, lsl #22 │ │ │ │ ldreq r6, [fp], #-2067 @ 0xfffff7ed │ │ │ │ vqrshl.s8 , q6, q8 │ │ │ │ - vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q8, d16, d28 │ │ │ │ @ instruction: 0xf127002f │ │ │ │ - ldrb pc, [r5, r9, lsr #23] @ │ │ │ │ + ldrb pc, [r5, r1, asr #23] @ │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ @ instruction: 0x4611b510 │ │ │ │ vmlavs.f64 d9, d2, d3 │ │ │ │ mulsgt r0, sp, r8 │ │ │ │ ldrd pc, [r8], #-130 @ 0xffffff7e @ │ │ │ │ @ instruction: 0xf8cd9a02 │ │ │ │ @ instruction: 0xf1bec008 │ │ │ │ @@ -51746,25 +51746,25 @@ │ │ │ │ ldmdbvs fp, {r2, r3, r7, r8, r9} │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ ldrlt sp, [r0, #-1310]! @ 0xfffffae2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - adceq pc, r4, r0, asr #4 │ │ │ │ + sbcseq pc, r4, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x12ff2c0 │ │ │ │ + blx 0x18ff2c0 │ │ │ │ @ instruction: 0xf0d44604 │ │ │ │ - movwcs pc, #2147 @ 0x863 @ │ │ │ │ + movwcs pc, #2171 @ 0x87b @ │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf8aaf7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmiblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmiblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ stmdblt r2!, {r1, r3, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -51775,25 +51775,25 @@ │ │ │ │ ldmdbvs fp, {r2, r3, r7, r8, r9} │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ ldrlt sp, [r0, #-1310]! @ 0xfffffae2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - adcseq pc, r8, r0, asr #4 │ │ │ │ + rsceq pc, r8, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x47f334 │ │ │ │ + blx 0xa7f334 │ │ │ │ @ instruction: 0xf0d44604 │ │ │ │ - movwcs pc, #2089 @ 0x829 @ │ │ │ │ + movwcs pc, #2113 @ 0x841 @ │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf870f7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmdblt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -51806,50 +51806,50 @@ │ │ │ │ bcs 0xc60be4 │ │ │ │ ldmdavc r9, {r0, r8, ip, lr, pc}^ │ │ │ │ bcs 0xcaf948 │ │ │ │ ldmdavc sl, {r2, r3, r4, ip, lr, pc} │ │ │ │ tstle r2, r1, lsr sl │ │ │ │ bcs 0xf20cf8 │ │ │ │ vqadd.s8 d29, d15, d23 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf7fc002e │ │ │ │ blmi 0xf00f3c │ │ │ │ blls 0x99cc0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle fp, r0, lsl #6 │ │ │ │ andcs fp, r0, r6, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ bcs 0x60d2c │ │ │ │ @ instruction: 0xf646d1df │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ vcge.s8 d16, d31, d6 │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ andcs r0, r1, #46 @ 0x2e │ │ │ │ @ instruction: 0xf7fc731a │ │ │ │ ldrb pc, [lr, r7, asr #17] @ │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf1032280 │ │ │ │ tstvc r9, #16 │ │ │ │ - svc 0x0048f266 │ │ │ │ - adcspl pc, r0, pc, asr #4 │ │ │ │ + svc 0x0060f266 │ │ │ │ + rscpl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8b6f7fc │ │ │ │ addcs lr, r0, #53739520 @ 0x3340000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ vcgt.s32 d25, d6, d1 │ │ │ │ - blls 0xbe900 │ │ │ │ + blls 0xbe960 │ │ │ │ ldcne 4, cr2, [r8], {0} │ │ │ │ blge 0x10b458 │ │ │ │ tsteq r2, sp, lsl #22 │ │ │ │ @ instruction: 0xf11c9004 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdals r4, {r0, r2, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ bcs 0x60c34 │ │ │ │ bcs 0xf32890 │ │ │ │ blls 0x1372f0 │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ strcs fp, [r1], #-3880 @ 0xfffff0d8 │ │ │ │ b 0x1437474 │ │ │ │ @@ -51863,116 +51863,116 @@ │ │ │ │ ldrb r3, [r9, r1] │ │ │ │ rscscc pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ stmdblt r4!, {r2, r8, r9, ip, sp, lr} │ │ │ │ stmdbge r5, {r7, r9, sp} │ │ │ │ @ instruction: 0xf7cd3010 │ │ │ │ vpmax.s8 d30, d31, d4 │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ @ instruction: 0xf7fc002e │ │ │ │ @ instruction: 0xe78cf875 │ │ │ │ - @ instruction: 0xf944f278 │ │ │ │ + @ instruction: 0xf964f278 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r2, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs r4, {r0, r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf8d36912 │ │ │ │ stmiane r0!, {r3, r5, r8, ip} │ │ │ │ ldmdale sl, {r3, r7, r9, lr} │ │ │ │ @ instruction: 0xf64c4d11 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8}^ │ │ │ │ blvs 0x1a4b8c4 │ │ │ │ - blx 0x157f4e2 │ │ │ │ + blx 0x1b7f4e2 │ │ │ │ blvs 0x1a698d0 │ │ │ │ @ instruction: 0x01a8f103 │ │ │ │ strtmi r9, [r1], #-2560 @ 0xfffff600 │ │ │ │ ldc2l 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ andcs r6, r1, #109568 @ 0x1ac00 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4030 │ │ │ │ vmax.f32 , q0, │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vshr.s64 q8, q14, #64 │ │ │ │ andlt r0, r3, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdalt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ - mvnspl pc, r1, asr #12 │ │ │ │ + msrvs R8_usr, r1 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0fc2201 │ │ │ │ - svclt 0x0000bed5 │ │ │ │ + svclt 0x0000beed │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movtcs r4, #56348 @ 0xdc1c │ │ │ │ - rsbsne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + adcne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - tstppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r5], -r0, lsl #8 │ │ │ │ - blx 0xff3ff148 │ │ │ │ - blx 0x1eff13e │ │ │ │ + blx 0xff9ff148 │ │ │ │ + blx 0xfe4ff13e │ │ │ │ movtcs fp, #53632 @ 0xd180 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - rsbsne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + adcne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - tstppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfefff168 │ │ │ │ - blx 0x1aff15e │ │ │ │ + blx 0xff5ff168 │ │ │ │ + blx 0xfe0ff15e │ │ │ │ cmplt fp, r3, lsl #18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bicseq pc, r0, r0, asr #4 │ │ │ │ + tstpne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, r0, asr #4 │ │ │ │ + andsne pc, r4, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vhsub.s8 d18, d3, d26 │ │ │ │ - svclt 0x0000f8ed │ │ │ │ - eorseq r1, r4, r0, lsr #28 │ │ │ │ + svclt 0x0000f905 │ │ │ │ + eorseq r1, r4, r0, asr lr │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb99fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - @ instruction: 0xf64efa95 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + @ instruction: 0xf64efaad │ │ │ │ + vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0ff012e │ │ │ │ - vmax.f32 , q8, │ │ │ │ - vmla.f d17, d0, d0[3] │ │ │ │ + vrecps.f32 , q8, │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0ff4008 │ │ │ │ - svclt 0x0000bfb9 │ │ │ │ + svclt 0x0000bfd1 │ │ │ │ andcs fp, r1, r0, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb99fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vqdmlal.s q11, d0, d0[0] │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d0, d20 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ andcs r0, lr, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf8b2f243 │ │ │ │ + @ instruction: 0xf8caf243 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ strmi r6, [r2], r9, lsl #16 │ │ │ │ ldrd pc, [r0], -r2 │ │ │ │ @ instruction: 0xf8de6a0e │ │ │ │ ldmib r6, {r5, ip, sp}^ │ │ │ │ @@ -52011,19 +52011,19 @@ │ │ │ │ @ instruction: 0x46054617 │ │ │ │ ldrbne r2, [r3, r0, lsl #12] │ │ │ │ stmdbls r3, {r0, r1, r8, r9, ip, pc} │ │ │ │ b 0x14147c4 │ │ │ │ @ instruction: 0xf10573e8 │ │ │ │ strls r0, [r0, -r8, asr #32] │ │ │ │ @ instruction: 0xf12c9101 │ │ │ │ - sxtab16mi pc, r3, r5, ror #16 @ │ │ │ │ + strmi pc, [r3], sp, lsl #17 │ │ │ │ bvs 0xff12fb90 │ │ │ │ cmppeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrdls pc, [r0], -r3 @ │ │ │ │ - cdp2 1, 7, cr15, cr4, cr11, {1} │ │ │ │ + cdp2 1, 8, cr15, cr12, cr11, {1} │ │ │ │ ldrdcc pc, [r8], -r9 │ │ │ │ mulsle r0, fp, r5 │ │ │ │ bvs 0xfe71474c │ │ │ │ @ instruction: 0xd1fb459b │ │ │ │ ldrdcc pc, [r8], -fp @ │ │ │ │ cmnlt fp, fp, lsl #5 │ │ │ │ eorvs pc, r8, fp, asr #17 │ │ │ │ @@ -52084,15 +52084,15 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [r2, -r2] │ │ │ │ smlabteq r4, r3, r9, lr │ │ │ │ ldmib r2, {r0, r8, r9, ip, pc}^ │ │ │ │ stmib r3, {r1, r8}^ │ │ │ │ ldmib r2, {r1, r2, r8}^ │ │ │ │ vrhadd.s d0, d9, d2 │ │ │ │ - @ instruction: 0xf04ff8ef │ │ │ │ + @ instruction: 0xf04ff907 │ │ │ │ @ instruction: 0xf1b04200 │ │ │ │ blls 0x84078 │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ blx 0x10f2d60 │ │ │ │ blx 0x100014 │ │ │ │ svclt 0x0058f101 │ │ │ │ tstmi r2, r1, lsr #6 │ │ │ │ @@ -52168,21 +52168,21 @@ │ │ │ │ andsmi r4, r9, r0, lsl r0 │ │ │ │ svclt 0x00144308 │ │ │ │ andcs r2, r0, r1 │ │ │ │ addmi lr, r2, #47710208 @ 0x2d80000 │ │ │ │ svclt 0x0034418b │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0x2000e7b0 │ │ │ │ - cmppvs r8, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + orrvs pc, r8, #68157440 @ 0x4100000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpne r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11a4f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d2, d27, d10 │ │ │ │ - svclt 0x0000f953 │ │ │ │ + svclt 0x0000f96b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x43288 │ │ │ │ addlt r7, r9, fp, lsr #23 │ │ │ │ blmi 0xfeb149e4 │ │ │ │ stceq 1, cr15, [r7], {160} @ 0xa0 │ │ │ │ @@ -52244,19 +52244,19 @@ │ │ │ │ rsbeq r0, r8, r8, rrx │ │ │ │ adceq r0, pc, r8, rrx │ │ │ │ addeq r0, r3, sp, lsl #1 │ │ │ │ addeq r0, r8, sl, lsr #1 │ │ │ │ umullseq r0, r5, ip, r0 │ │ │ │ addseq r0, r2, r3, lsr #1 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ blmi 0x1b03730 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q1, , │ │ │ │ - @ instruction: 0x4610f8bf │ │ │ │ + @ instruction: 0x4610f8d7 │ │ │ │ blmi 0x19cb684 │ │ │ │ blls 0x21d2f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrdlt r8, [r9], -r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -52283,15 +52283,15 @@ │ │ │ │ andeq lr, lr, r2, lsr #20 │ │ │ │ tsteq r7, r5, lsr #20 │ │ │ │ b 0xfd20c │ │ │ │ b 0x183334 │ │ │ │ strb r0, [r0, r7, lsl #2] │ │ │ │ stmdbcs r0, {r4, r9, sl, lr} │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff28f238 │ │ │ │ + @ instruction: 0xff40f238 │ │ │ │ ldr r1, [r8, r1, asr #15]! │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ b 0x14e37f0 │ │ │ │ @ instruction: 0xf0000305 │ │ │ │ blx 0xfeda37fc │ │ │ │ stccs 0, cr15, [r0, #-532] @ 0xfffffdec │ │ │ │ blx 0xfecf79d8 │ │ │ │ @@ -52303,15 +52303,15 @@ │ │ │ │ stmdbcs r0, {r0, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ msrhi SPSR_sx, r0 │ │ │ │ tsteq r7, lr, asr sl │ │ │ │ @ instruction: 0x463b4672 │ │ │ │ andcs fp, r1, #4, 30 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ vmax.s d4, d8, d25 │ │ │ │ - @ instruction: 0xe792fed9 │ │ │ │ + @ instruction: 0xe792fef1 │ │ │ │ vqrdmulh.s d15, d7, d2 │ │ │ │ smlatbeq lr, r2, fp, pc @ │ │ │ │ movwcc pc, #23310 @ 0x5b0e @ │ │ │ │ usada8 sl, r9, r4, r4 │ │ │ │ @ instruction: 0xf00eba10 │ │ │ │ stmdbcs r0, {r2, r8} │ │ │ │ strb sp, [r9, r5, lsl #1] │ │ │ │ @@ -52352,15 +52352,15 @@ │ │ │ │ blx 0x11b3174 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa45 │ │ │ │ svclt 0x0000e739 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r4, ror lr │ │ │ │ + eorseq r1, r4, r4, lsr #29 │ │ │ │ andseq pc, pc, lr │ │ │ │ @ instruction: 0xf000fa62 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf00eaf28 │ │ │ │ @ instruction: 0xf1ce0e3f │ │ │ │ @ instruction: 0xf1ae0120 │ │ │ │ @ instruction: 0xf1ce0220 │ │ │ │ @@ -52383,15 +52383,15 @@ │ │ │ │ bl 0x19834bc │ │ │ │ ldrbt r0, [ip], r7, lsl #2 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0x467280b6 │ │ │ │ b 0x17d4d80 │ │ │ │ andle r0, r3, r7, lsl #2 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - stc2l 2, cr15, [r6, #224]! @ 0xe0 │ │ │ │ + ldc2l 2, cr15, [lr, #224]! @ 0xe0 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ adchi pc, r0, r0 │ │ │ │ cdpeq 0, 3, cr15, cr15, cr14, {0} │ │ │ │ eoreq pc, r0, lr, lsr #3 │ │ │ │ eoreq pc, r0, #-2147483597 @ 0x80000033 │ │ │ │ smlabteq r0, lr, r1, pc @ │ │ │ │ @@ -52412,15 +52412,15 @@ │ │ │ │ strb r0, [r4], r0 │ │ │ │ rsble r2, sp, r0, lsl #18 │ │ │ │ tsteq r7, lr, asr sl │ │ │ │ @ instruction: 0x463b4672 │ │ │ │ andcs fp, r1, #4, 30 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ vmax.s d4, d8, d25 │ │ │ │ - @ instruction: 0xe7c5fdfd │ │ │ │ + bfi pc, r5, (invalid: 28:5) @ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ subsmi lr, r0, #187695104 @ 0xb300000 │ │ │ │ cmpeq r5, r5, ror #22 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ blx 0xfe977a3e │ │ │ │ strt r4, [sl], lr │ │ │ │ teqle r6, r0, lsl #18 │ │ │ │ @@ -52429,15 +52429,15 @@ │ │ │ │ suble r2, r4, r0, lsl #18 │ │ │ │ movweq lr, #31326 @ 0x7a5e │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ @ instruction: 0xf43f4629 │ │ │ │ @ instruction: 0x4672ae9c │ │ │ │ @ instruction: 0x4620463b │ │ │ │ vmax.s d4, d8, d25 │ │ │ │ - ldr pc, [r4], fp, lsl #27 │ │ │ │ + ldr pc, [r4], r3, lsr #27 │ │ │ │ @ instruction: 0xf00eba50 │ │ │ │ stmiblt r1!, {r2, r8}^ │ │ │ │ str fp, [lr], r0, lsl #5 │ │ │ │ bfine r4, r0, #12, #6 │ │ │ │ stmdbcs r0, {r0, r1, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ b 0x14f76d4 │ │ │ │ andle r0, fp, r5, lsl #6 │ │ │ │ @@ -52445,57 +52445,57 @@ │ │ │ │ @ instruction: 0xf0a2fa92 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ blx 0xfecfcf7c │ │ │ │ bcs 0x7f790 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr11, cr15, {3} │ │ │ │ @ instruction: 0x46394670 │ │ │ │ @ instruction: 0x4629e677 │ │ │ │ - ldc2l 2, cr15, [r6, #224]! @ 0xe0 │ │ │ │ + mcr2 2, 0, pc, cr14, cr8, {1} @ │ │ │ │ andlt lr, r0, #184, 12 @ 0xb800000 │ │ │ │ stmdbge r4, {r1, r2, r4, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ strtmi sl, [fp], -r2, lsl #16 │ │ │ │ str lr, [r0, -sp, asr #19] │ │ │ │ - @ instruction: 0xff06f11f │ │ │ │ + @ instruction: 0xff1ef11f │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ stmdbge r4, {r0, r1, r2, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ strtmi sl, [fp], -r2, lsl #16 │ │ │ │ str lr, [r0, -sp, asr #19] │ │ │ │ - mcr2 1, 6, pc, cr12, cr15, {0} @ │ │ │ │ + mcr2 1, 7, pc, cr4, cr15, {0} @ │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ @ instruction: 0x4610e65d │ │ │ │ svceq 0x0000f1be │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {1} │ │ │ │ vmin.s q2, q4, │ │ │ │ - ldr pc, [r9], fp, lsr #18 │ │ │ │ + ldr pc, [r9], r3, asr #18 │ │ │ │ @ instruction: 0x46104671 │ │ │ │ svclt 0x00382901 │ │ │ │ vrhadd.s d2, d8, d1 │ │ │ │ - @ instruction: 0x4608f915 │ │ │ │ + strmi pc, [r8], -sp, lsr #18 │ │ │ │ @ instruction: 0xe64a4631 │ │ │ │ andseq pc, pc, lr │ │ │ │ eoreq pc, r0, r0, asr #3 │ │ │ │ @ instruction: 0xf000fa62 │ │ │ │ ldrbtmi lr, [r0], -r3, asr #12 │ │ │ │ @ instruction: 0xf1be4671 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0x4610ae3e │ │ │ │ - blx 0x16ffeec │ │ │ │ + blx 0x1cffeec │ │ │ │ ldrbt r4, [sp], -r8, lsl #12 │ │ │ │ @ instruction: 0x46104671 │ │ │ │ svclt 0x00382901 │ │ │ │ vrhadd.s d2, d7, d1 │ │ │ │ - ldrtmi pc, [r1], -fp, asr #31 @ │ │ │ │ + ldrtmi pc, [r1], -r3, ror #31 @ │ │ │ │ bcs 0x7cee0 │ │ │ │ blx 0xfe4f78f0 │ │ │ │ blx 0xfec7f8b4 │ │ │ │ strt pc, [r8], -r0, lsl #1 │ │ │ │ @ instruction: 0xf0a5fa95 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strt r3, [r1], -r0, lsr #32 │ │ │ │ - stc2l 2, cr15, [r8], #-476 @ 0xfffffe24 │ │ │ │ + stc2 2, cr15, [r8], {119} @ 0x77 │ │ │ │ stmdale r3!, {r0, r1, r2, r3, fp, sp} │ │ │ │ vhsub.s8 d18, d4, d1 │ │ │ │ blx 0xdbb5c │ │ │ │ andmi pc, fp, #0, 6 │ │ │ │ @ instruction: 0xf648d115 │ │ │ │ andmi r1, fp, #136, 2 @ 0x22 │ │ │ │ @ instruction: 0xf413d10a │ │ │ │ @@ -52512,31 +52512,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ blmi 0x103b64 │ │ │ │ adcscs pc, r3, #64, 4 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - svclt 0x0000fea5 │ │ │ │ - eorseq r1, r4, ip, lsl #29 │ │ │ │ + svclt 0x0000febd │ │ │ │ + ldrhteq r1, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ blmi 0x103b90 │ │ │ │ addmi pc, r9, #64, 4 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - svclt 0x0000fe8f │ │ │ │ - eorseq r1, r4, r8, lsr #29 │ │ │ │ + svclt 0x0000fea7 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vnmls.f64 d4, d13, d27 │ │ │ │ @ instruction: 0xf646cf70 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-662 @ 0xfffffd6a │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ stmibvs sl, {r0, r1, r4, sl, lr}^ │ │ │ │ @@ -52567,22 +52567,22 @@ │ │ │ │ mcrrne 11, 9, fp, sl, cr11 │ │ │ │ bllt 0xfe681764 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ blmi 0x183c40 │ │ │ │ sbcscc pc, sp, #64, 12 @ 0x4000000 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - @ instruction: 0x460afe37 │ │ │ │ + strmi pc, [sl], -pc, asr #28 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addeq ip, sp, r2, lsl #9 │ │ │ │ - ldrsbteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, lsl #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bvs 0x34774c │ │ │ │ @ instruction: 0x3c00e9d4 │ │ │ │ ldrdpl pc, [r0], -ip @ │ │ │ │ eorvs r6, fp, sl, lsl sl │ │ │ │ @@ -52622,15 +52622,15 @@ │ │ │ │ andcs r6, r0, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ @ instruction: 0xf1004607 │ │ │ │ strtmi r0, [r8], -r8, asr #12 │ │ │ │ @ instruction: 0xf12b4631 │ │ │ │ - bvs 0xfebc1f30 │ │ │ │ + bvs 0xfebc1f90 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ blcs 0x5daf0 │ │ │ │ ldclvs 0, cr13, [sl, #-940]! @ 0xfffffc54 │ │ │ │ @ instruction: 0x46236013 │ │ │ │ ldrbvs r6, [sl, #-2274]! @ 0xfffff71e │ │ │ │ svcpl 0x0008f843 │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ @@ -52646,23 +52646,23 @@ │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ suble r2, fp, r0, lsl #26 │ │ │ │ strvs r6, [r2, #-2730] @ 0xfffff556 │ │ │ │ suble r2, r3, r0, lsl #20 │ │ │ │ adcvs r2, sl, #0, 4 │ │ │ │ tstcs r0, r8, lsr r2 │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - stmia r4!, {r1, r2, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm ip!, {r1, r2, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x612b9b01 │ │ │ │ bls 0x255164 │ │ │ │ cmppeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrdvs r1, [fp, #-123]! @ 0xffffff85 │ │ │ │ @ instruction: 0x61aa9b08 │ │ │ │ ldrbne r6, [fp, pc, lsr #6] │ │ │ │ @ instruction: 0xf12b61eb │ │ │ │ - stmdbvc r2!, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvc r2!, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, r7, #2 │ │ │ │ svclt 0x00882a02 │ │ │ │ ldmdale r2, {r5, r9, sl, lr} │ │ │ │ strtmi r6, [r0], -r3, lsr #20 │ │ │ │ addsmi r6, ip, #5963776 @ 0x5b0000 │ │ │ │ and sp, ip, r3, lsl #2 │ │ │ │ @ instruction: 0xf0027902 │ │ │ │ @@ -52699,24 +52699,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbne fp, [r4, r2, lsl #1] │ │ │ │ strtmi r3, [r3], -r8, asr #32 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ strls r9, [r1], #-512 @ 0xfffffe00 │ │ │ │ - blx 0x4ffe3e │ │ │ │ + blx 0xaffe3e │ │ │ │ orrslt r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0x7604e9d1 │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ adcmi r4, r6, #8, 12 @ 0x800000 │ │ │ │ adcmi fp, pc, #8, 30 │ │ │ │ blvs 0x3f7db0 │ │ │ │ andsle r4, r1, r6, asr #10 │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x7ffe62 │ │ │ │ + blx 0xdffe62 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ andcs sp, r0, ip, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -52746,15 +52746,15 @@ │ │ │ │ ldmib r3, {r0, r1, r3, r4, r9, fp, sp, lr}^ │ │ │ │ ldmib r3, {r2, r9, lr}^ │ │ │ │ addsmi r5, sl, #402653184 @ 0x18000000 │ │ │ │ adcmi fp, ip, #8, 30 │ │ │ │ @ instruction: 0xf04fd01f │ │ │ │ strbvs r3, [r3, #1023] @ 0x3ff │ │ │ │ @ instruction: 0xf643240c │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ stmdavc sl, {r2, r4, r5, r8, r9} │ │ │ │ movwcc pc, #11012 @ 0x2b04 @ │ │ │ │ cmplt pc, pc, lsl r9 @ │ │ │ │ @ instruction: 0xf1014606 │ │ │ │ strcs r0, [r0], #-1300 @ 0xfffffaec │ │ │ │ svcne 0x0004f855 │ │ │ │ strcc r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ @@ -52789,15 +52789,15 @@ │ │ │ │ adcsmi r4, r1, #4, 4 @ 0x40000000 │ │ │ │ strbmi fp, [r3, #-3848]! @ 0xfffff0f8 │ │ │ │ ldmdbne fp, {r2, r5, ip, lr, pc} │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ svclt 0x0028414a │ │ │ │ submi r2, r0, #1 │ │ │ │ strdcs r6, [ip, -r8] │ │ │ │ - cmnpne r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + @ instruction: 0x13a8f643 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0xa1baa │ │ │ │ ldmdbvc lr, {r1, r8, r9, ip, sp} │ │ │ │ ldrcc fp, [r4, #-334] @ 0xfffffeb2 │ │ │ │ @ instruction: 0xf8552400 │ │ │ │ ldrtmi r1, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ @@ -52897,20 +52897,20 @@ │ │ │ │ movwcs lr, #35264 @ 0x89c0 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf00d6800 │ │ │ │ andcs fp, r0, pc, ror #26 │ │ │ │ - cmnpne r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11a4f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r1, asr #5 │ │ │ │ - blx 0xfe9004e2 │ │ │ │ - eorseq r1, r4, r4, ror #29 │ │ │ │ + blx 0xfef004e2 │ │ │ │ + eorseq r1, r4, r4, lsl pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9aec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs fp, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ bvs 0x72fee4 │ │ │ │ @ instruction: 0x2c04e9d3 │ │ │ │ movw lr, #27091 @ 0x69d3 │ │ │ │ @@ -53029,23 +53029,23 @@ │ │ │ │ ldr r2, [r5, r1] │ │ │ │ svclt 0x00b442a8 │ │ │ │ andcs r2, r1, r0 │ │ │ │ adcmi lr, r8, #144, 14 @ 0x2400000 │ │ │ │ andcs fp, r0, ip, lsr #31 │ │ │ │ str r2, [fp, r1] │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ blmi 0x1c437c │ │ │ │ andsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - @ instruction: 0xf1b3fa99 │ │ │ │ + @ instruction: 0xf1b3fab1 │ │ │ │ svclt 0x0018000d │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e77a │ │ │ │ - ldrshteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, r4, lsr #30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r0, #28] │ │ │ │ strmi fp, [r8], r2, lsl #1 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ @@ -53301,20 +53301,20 @@ │ │ │ │ and r2, r0, ip, asr r1 │ │ │ │ bvs 0x8cc780 │ │ │ │ eorvc r4, r1, r8, lsr #12 │ │ │ │ mvnvs r4, r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ blls 0x14411c │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - cmnpne r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11a4f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ sbcscs pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf876f20a │ │ │ │ - eorseq r1, r4, r0, lsl pc │ │ │ │ + @ instruction: 0xf88ef20a │ │ │ │ + eorseq r1, r4, r0, asr #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs fp, {r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8d3b087 │ │ │ │ ldmib ip, {r5, lr, pc}^ │ │ │ │ ldmib ip, {r2, r8, r9, sp}^ │ │ │ │ @@ -53486,15 +53486,15 @@ │ │ │ │ addsmi fp, r0, #8, 30 │ │ │ │ strcs fp, [r1, #-3852] @ 0xfffff0f4 │ │ │ │ movwmi r2, #42240 @ 0xa500 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ strcs fp, [r0, #-3864] @ 0xfffff0e8 │ │ │ │ stmdavc r2!, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf643210c │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ blx 0x852be │ │ │ │ ldmdbvc pc, {r1, r8, r9, ip, sp} @ │ │ │ │ sbcsle r2, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf8543414 │ │ │ │ ldrtmi r1, [r0], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7ff3501 │ │ │ │ adcmi pc, pc, #13434880 @ 0xcd0000 │ │ │ │ @@ -53760,23 +53760,23 @@ │ │ │ │ @ instruction: 0x3018f8de │ │ │ │ @ instruction: 0xf8de9308 │ │ │ │ @ instruction: 0xf8de301c │ │ │ │ movwls r0, #36884 @ 0x9014 │ │ │ │ bvs 0xb3e8dc │ │ │ │ ldrb r2, [ip, r9, lsr #4] │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ blmi 0x1c4ef0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d1, d9, d26 │ │ │ │ - @ instruction: 0xf7fefcdf │ │ │ │ + @ instruction: 0xf7fefcf7 │ │ │ │ svclt 0x0000fe3b │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r0, lsr #30 │ │ │ │ + eorseq r1, r4, r0, asr pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, ip, lsl #12 │ │ │ │ @ instruction: 0xf1014680 │ │ │ │ tstcc ip, r0, lsr #4 │ │ │ │ @@ -53947,24 +53947,24 @@ │ │ │ │ @ instruction: 0xf8da301c │ │ │ │ ldmib r4, {r2, r4}^ │ │ │ │ movwls r9, #35846 @ 0x8c06 │ │ │ │ @ instruction: 0x8e04e9d4 │ │ │ │ bvs 0xb3ebd8 │ │ │ │ ldrb r2, [lr, r9, lsr #4] │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ blmi 0x2051dc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 , , │ │ │ │ - @ instruction: 0xf7fefb69 │ │ │ │ + @ instruction: 0xf7fefb81 │ │ │ │ svclt 0x0000fcc5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, ip, lsr #30 │ │ │ │ + eorseq r1, r4, ip, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9bf48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs fp, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ stmdavc r3!, {r2, r3, r4, fp, sp, lr} │ │ │ │ andsle r2, r4, ip, lsr fp │ │ │ │ @@ -54010,20 +54010,20 @@ │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ blls 0x14307c │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ andlt r6, r4, r3, lsr #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xfee02e0c │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ blmi 0x1052d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d5, d9, d1 │ │ │ │ - svclt 0x0000faeb │ │ │ │ - eorseq r1, r4, r8, lsr pc │ │ │ │ + svclt 0x0000fb03 │ │ │ │ + eorseq r1, r4, r8, ror #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ cmpplt r0, pc, asr #22 @ p-variant is OBSOLETE │ │ │ │ @@ -54059,15 +54059,15 @@ │ │ │ │ strbmi r6, [r0, #-2573]! @ 0xfffff5f3 │ │ │ │ ldrbmi fp, [sl, #3848] @ 0xf08 │ │ │ │ tstls r8, r9, asr #20 │ │ │ │ stmdavc r1!, {r0, r1, r2, r8, sl, ip, pc} │ │ │ │ ldmdbcs r0!, {r1, r2, r3, r6, ip, lr, pc} │ │ │ │ ldmdbcs r4!, {r0, r3, r4, r5, ip, lr, pc} │ │ │ │ andcs sp, ip, #44 @ 0x2c │ │ │ │ - cmnpne r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + @ instruction: 0x13a8f643 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #6914 @ 0x1b02 @ │ │ │ │ bcs 0x63350 │ │ │ │ @ instruction: 0xf104d0ae │ │ │ │ @ instruction: 0x46150314 │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ ldrtmi r1, [r8], -r4, lsl #30 │ │ │ │ @@ -54179,15 +54179,15 @@ │ │ │ │ @ instruction: 0xd1b62800 │ │ │ │ bvs 0x71f930 │ │ │ │ ldrdcs lr, [r4, -r3] │ │ │ │ movweq lr, #27091 @ 0x69d3 │ │ │ │ svclt 0x00084299 │ │ │ │ andsle r4, ip, r2, lsl #5 │ │ │ │ tstcs ip, r2, lsr #16 │ │ │ │ - cmnpne r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + @ instruction: 0x13a8f643 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0x461d791b │ │ │ │ adcle r2, r0, r0, lsl #22 │ │ │ │ movwcs r3, #1044 @ 0x414 │ │ │ │ svcne 0x0004f854 │ │ │ │ movwls r4, #5680 @ 0x1630 │ │ │ │ @@ -54257,20 +54257,20 @@ │ │ │ │ strtmi r9, [r8], -r3 │ │ │ │ mrc2 7, 5, pc, cr0, cr13, {7} │ │ │ │ strtmi r9, [r1], -r3, lsl #22 │ │ │ │ eorvs r4, r3, #40, 12 @ 0x2800000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ andcs fp, r0, r7, asr #19 │ │ │ │ - cmnpne r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11a4f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorcc pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8fcf209 │ │ │ │ - eorseq r1, r4, r0, asr pc │ │ │ │ + @ instruction: 0xf914f209 │ │ │ │ + eorseq r1, r4, r0, lsl #31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, ip, asr #20 │ │ │ │ movweq pc, #4164 @ 0x1044 @ │ │ │ │ tstle r3, sp, lsl #22 │ │ │ │ @@ -54657,15 +54657,15 @@ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00b2f00b │ │ │ │ tstcs r0, r2, ror #20 │ │ │ │ movwcs r6, #12706 @ 0x31a2 │ │ │ │ eorvc r2, r3, r0, asr #4 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ vhadd.s32 q11, q2, │ │ │ │ - @ instruction: 0xf04fe92a │ │ │ │ + @ instruction: 0xf04fe942 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xb03838 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9ca4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -54713,29 +54713,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ adclt r4, sp, r4, lsl #12 │ │ │ │ subscs r4, ip, #144384 @ 0x23400 │ │ │ │ ldmdage r4, {r8, sp} │ │ │ │ @ instruction: 0x932b681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldm r8!, {r2, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldm r0, {r2, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ blge 0xa200a0 │ │ │ │ bcs 0x6a968 │ │ │ │ stcle 3, cr9, [r9, #-160] @ 0xffffff60 │ │ │ │ strtmi r2, [r3], -r8, lsr #32 │ │ │ │ blx 0x4dd2a │ │ │ │ @ instruction: 0xf8c34202 │ │ │ │ @ instruction: 0x33281238 │ │ │ │ @ instruction: 0xd1fa4293 │ │ │ │ strtmi pc, [r0], #1284 @ 0x504 │ │ │ │ andshi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ cmpphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6434645 │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ movwls r0, #29492 @ 0x7334 │ │ │ │ stmiavs sp!, {r2, r3, r5, r9, sl, lr} │ │ │ │ mulls r0, r4, r8 │ │ │ │ svceq 0x0002f1b9 │ │ │ │ sbchi pc, r5, r0 │ │ │ │ andcs r9, ip, #7168 @ 0x1c00 │ │ │ │ andcc pc, r9, #2048 @ 0x800 │ │ │ │ @@ -54922,15 +54922,15 @@ │ │ │ │ ldrmi pc, [r0, #3505]! @ 0xdb1 │ │ │ │ stccs 1, cr13, [r0, #-988] @ 0xfffffc24 │ │ │ │ mcrge 4, 4, pc, cr6, cr15, {3} @ │ │ │ │ stmdavc r2!, {r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcslt r3, r2, #24, 20 @ 0x18000 │ │ │ │ vpmax.s8 d2, d2, d5 │ │ │ │ @ instruction: 0xf641811f │ │ │ │ - vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q11, q8, d8 │ │ │ │ bl 0x10692c │ │ │ │ @ instruction: 0xf04f03c2 │ │ │ │ @ instruction: 0xf04f38ff │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf04f8904 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @@ -54940,15 +54940,15 @@ │ │ │ │ stmib sp, {r3, r4, r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fe8902 │ │ │ │ @ instruction: 0x2d00f929 │ │ │ │ mcrge 4, 3, pc, cr0, cr15, {3} @ │ │ │ │ strcs lr, [r0], #-1962 @ 0xfffff856 │ │ │ │ strtmi r2, [r1], -r0, asr #4 │ │ │ │ ldrls sl, [r4], #-2069 @ 0xfffff7eb │ │ │ │ - cdp 2, 15, cr15, cr2, cr3, {3} │ │ │ │ + svc 0x000af263 │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8f6f7fd │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ ldr sl, [r9, pc, asr #28] │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8b8f7ff │ │ │ │ @@ -56216,15 +56216,15 @@ │ │ │ │ stmdacs r0, {r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ movwhi pc, #40960 @ 0xa000 @ │ │ │ │ movwcs r2, #13824 @ 0x3600 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ ldmdage r5, {r0, r1, r5, ip, sp, lr} │ │ │ │ andsge pc, r8, r4, asr #17 │ │ │ │ vmin.s32 d25, d2, d4 │ │ │ │ - @ instruction: 0x4631ecfc │ │ │ │ + @ instruction: 0x4631ed14 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ @ instruction: 0xf7fb32ff │ │ │ │ stccs 14, cr15, [r0, #-1020] @ 0xfffffc04 │ │ │ │ mrrcge 4, 7, pc, r8, cr14 @ │ │ │ │ stclt 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ bcc 0x431e4 │ │ │ │ ldrbne lr, [r3, pc, ror #11] │ │ │ │ @@ -56984,51 +56984,51 @@ │ │ │ │ tstmi r9, #0, 4 │ │ │ │ andeq pc, r1, #2 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ cdpne 13, 5, cr10, cr10, cr11, {1} │ │ │ │ ldrdcs r1, [r0], -r3 │ │ │ │ andcs lr, r0, sl, ror r5 │ │ │ │ - cmnpne r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11a4f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrdls r4, [r0], -r7 │ │ │ │ sbcvs pc, fp, #64, 4 │ │ │ │ - blx 0xfec044ba │ │ │ │ + blx 0xff2044ba │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ stmdbge lr, {r4, fp, sp, pc} │ │ │ │ - blx 0x160411a │ │ │ │ + blx 0x1c0411a │ │ │ │ blls 0xaa2348 │ │ │ │ andcs lr, r0, r2, lsl r4 │ │ │ │ - cmnpne r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11a4f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, asr #23 │ │ │ │ adceq pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe7044e2 │ │ │ │ + blx 0xfed044e2 │ │ │ │ ldmiblt r8, {r0, r3, r5, fp, ip, pc} │ │ │ │ andne pc, r1, #133120 @ 0x20800 │ │ │ │ tstls r0, pc │ │ │ │ strbne r9, [r9, lr, lsl #4] │ │ │ │ @ instruction: 0xf7ff9111 │ │ │ │ strdcs fp, [r0], -ip │ │ │ │ - cmnpne r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11a4f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, asr #23 │ │ │ │ eorvc pc, ip, #64, 4 │ │ │ │ - blx 0xfe18450e │ │ │ │ + blx 0xfe78450e │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ stmdbge lr, {r4, fp, sp, pc} │ │ │ │ - blx 0x178416e │ │ │ │ + blx 0x1d8416e │ │ │ │ blls 0xaa239c │ │ │ │ bllt 0xffa85d04 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ blmi 0xfef081d0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vqsub.s8 d0, d6, d15 │ │ │ │ - @ instruction: 0xf8d4fb6f │ │ │ │ + @ instruction: 0xf8d4fb87 │ │ │ │ blcs 0x67d84 │ │ │ │ stmdacs r0, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ orrhi pc, r4, r0, asr #6 │ │ │ │ smlalbteq pc, r0, r3, r1 @ │ │ │ │ vhsub.u8 d4, d16, d8 │ │ │ │ @ instruction: 0xf04f817f │ │ │ │ @ instruction: 0xf1c031ff │ │ │ │ @@ -57068,19 +57068,19 @@ │ │ │ │ @ instruction: 0xf8bcf7fb │ │ │ │ @ instruction: 0x46424633 │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ mcr2 7, 6, pc, cr2, cr11, {7} @ │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdadbd │ │ │ │ vmax.f32 d27, d0, d7 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ blmi 0xfe2482a0 │ │ │ │ adcsvc pc, r2, #64, 4 │ │ │ │ vhadd.s8 d9, d6, d0 │ │ │ │ - vnmlsne.f64 d31, d10, d7 │ │ │ │ + vmovne.s8 pc, d10[0] │ │ │ │ mvnscc pc, #1073741840 @ 0x40000010 │ │ │ │ b 0x1601108 │ │ │ │ cpsid a, #0 │ │ │ │ svclt 0x000c31ff │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tsteq ip, r1, asr sl │ │ │ │ @@ -57114,20 +57114,20 @@ │ │ │ │ @ instruction: 0xf1bba991 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xf081a98d │ │ │ │ rsbvs r0, r1, #1073741824 @ 0x40000000 │ │ │ │ eorvc r2, r1, r7, lsr #2 │ │ │ │ stmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ blmi 0x1708358 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d3, d22, d24 │ │ │ │ - vpmax.s d31, d19, d27 │ │ │ │ - ldmib r4, {r0, r1, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + vpmax.s , , │ │ │ │ + ldmib r4, {r0, r1, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r8], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7fb4621 │ │ │ │ stccs 14, cr15, [r0, #-316] @ 0xfffffec4 │ │ │ │ stclge 4, cr15, [sl, #-500] @ 0xfffffe0c │ │ │ │ mrclt 7, 4, APSR_nzcv, cr4, cr13, {7} │ │ │ │ cdpne 8, 5, cr9, cr10, cr9, {1} │ │ │ │ mvnscc pc, #1073741840 @ 0x40000010 │ │ │ │ @@ -57151,26 +57151,26 @@ │ │ │ │ @ instruction: 0xf7fdad21 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strbmi r2, [r8], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7fb4621 │ │ │ │ stccs 14, cr15, [r0, #-108] @ 0xffffff94 │ │ │ │ ldcge 4, cr15, [r6, #-500] @ 0xfffffe0c │ │ │ │ mcrlt 7, 3, pc, cr0, cr13, {7} @ │ │ │ │ - cmnpne r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11a4f240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b36 │ │ │ │ andls r0, r0, r2, lsl #4 │ │ │ │ - blx 0x1884754 │ │ │ │ + blx 0x1e84754 │ │ │ │ @ instruction: 0xf7ff2600 │ │ │ │ vpmax.s8 , q0, │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ blmi 0xc88408 │ │ │ │ subvc pc, r5, #64, 4 │ │ │ │ vhadd.s8 d9, d6, d0 │ │ │ │ - @ instruction: 0x2600fa53 │ │ │ │ + strcs pc, [r0], -fp, ror #20 │ │ │ │ svclt 0x0006f7fd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x8018f8d4 │ │ │ │ @ instruction: 0xf0089829 │ │ │ │ strmi pc, [r1], -sp, lsr #22 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xffe4f7fa │ │ │ │ @@ -57202,22 +57202,22 @@ │ │ │ │ @ instruction: 0x46424633 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdacb3 │ │ │ │ bvs 0xfe8f77e4 │ │ │ │ blt 0xff3c5ff0 │ │ │ │ - eorseq r1, r4, r8, ror #30 │ │ │ │ - eorseq r2, r4, r4, lsr #32 │ │ │ │ - eorseq r1, r4, r4, ror pc │ │ │ │ - eorseq r1, r4, ip, lsr #31 │ │ │ │ - mlaseq r4, r4, pc, r1 @ │ │ │ │ - eorseq r2, r4, r8, lsl r0 │ │ │ │ - eorseq r1, r4, r0, lsr #31 │ │ │ │ - eorseq r1, r4, r8, lsl #31 │ │ │ │ + mlaseq r4, r8, pc, r1 @ │ │ │ │ + eorseq r2, r4, r4, asr r0 │ │ │ │ + eorseq r1, r4, r4, lsr #31 │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, r4, asr #31 │ │ │ │ + eorseq r2, r4, r8, asr #32 │ │ │ │ + ldrsbteq r1, [r4], -r0 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ strtmi r2, [r1], -r6, ror #6 │ │ │ │ eorvc sl, r3, r3, lsl r8 │ │ │ │ ldc2 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdac95 │ │ │ │ movwcc fp, #7647 @ 0x1ddf │ │ │ │ bfine r4, sl, #12, #16 │ │ │ │ @@ -57249,15 +57249,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bvs 0x16f74a0 │ │ │ │ bcc 0xa2c08 │ │ │ │ @ instruction: 0xf001fb02 │ │ │ │ mvnle r4, #96, 10 @ 0x18000000 │ │ │ │ movwls r4, #5728 @ 0x1660 │ │ │ │ - blx 0xfe084980 │ │ │ │ + blx 0xfe684980 │ │ │ │ strmi r9, [r2], -r1, lsl #22 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ andeq lr, r0, #208, 18 @ 0x340000 │ │ │ │ movwgt lr, #2513 @ 0x9d1 │ │ │ │ movtlt fp, #12762 @ 0x31da │ │ │ │ stmdale r9, {r5, r6, r8, sl, lr} │ │ │ │ addsmi sp, sl, #1006632960 @ 0x3c000000 │ │ │ │ @@ -57287,33 +57287,33 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ vhadd.s8 d27, d16, d3 │ │ │ │ - vqdmulh.s d17, d16, d0[4] │ │ │ │ + vmov.i32 d18, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf2420c2f │ │ │ │ - vbic.i32 d16, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q8, d0, d0[5] │ │ │ │ vcge.s8 d16, d0, d20 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ adccs r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ vhadd.s8 d12, d6, d0 │ │ │ │ - svclt 0x0000f949 │ │ │ │ + svclt 0x0000f961 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ bvs 0x1b097dc │ │ │ │ @ instruction: 0xf643b1ab │ │ │ │ vorr.i32 , #201326592 @ 0x0c000000 │ │ │ │ vaba.s8 d16, d16, d6 │ │ │ │ - @ instruction: 0xf2c016d0 │ │ │ │ + vsubhn.i16 d18, q0, q0 │ │ │ │ strcs r0, [r0], #-1583 @ 0xfffff9d1 │ │ │ │ movweq lr, #63957 @ 0xf9d5 │ │ │ │ andeq pc, r4, r3, lsl #22 │ │ │ │ vtst.8 d22, d0, d27 │ │ │ │ ldrtmi r1, [r1], -pc, lsl #4 │ │ │ │ bvs 0x1b1a00c │ │ │ │ adcmi r3, r3, #16777216 @ 0x1000000 │ │ │ │ @@ -57344,23 +57344,23 @@ │ │ │ │ addvs pc, r0, #679477248 @ 0x28800000 │ │ │ │ subseq pc, r4, ip, asr #17 │ │ │ │ rsbcs pc, r0, ip, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldclne 2, cr15, [r4], #256 @ 0x100 │ │ │ │ + stccs 2, cr15, [r4], #-256 @ 0xffffff00 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x47f34 │ │ │ │ - bicsne pc, r0, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andcs r7, r0, r6, asr #5 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8d8f206 │ │ │ │ - eorseq r2, r4, r0, asr #32 │ │ │ │ + @ instruction: 0xf8f0f206 │ │ │ │ + eorseq r2, r4, r0, ror r0 │ │ │ │ teqppl r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ blvs 0x7229c4 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsl #31 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -57370,61 +57370,61 @@ │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmibvs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ mrc2 7, 6, pc, cr14, cr15, {7} │ │ │ │ strmi fp, [r4], -r0, ror #3 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ rsccs r6, r4, #1769472 @ 0x1b0000 │ │ │ │ - bicsne pc, r0, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmibvs r0!, {r3, r4, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf105462a │ │ │ │ vand d0, d13, d12 │ │ │ │ - rsccs pc, r6, #35840 @ 0x8c00 │ │ │ │ + rsccs pc, r6, #60416 @ 0xec00 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ andlt r0, r3, pc, lsr #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stcllt 1, cr15, [r8], {25} │ │ │ │ - ldrbtne pc, [ip], #576 @ 0x240 @ │ │ │ │ + stcllt 1, cr15, [r0], #100 @ 0x64 │ │ │ │ + strtcs pc, [ip], #-576 @ 0xfffffdc0 │ │ │ │ strteq pc, [pc], #-704 @ 0x482c8 │ │ │ │ - bicsne pc, r0, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ rsccs r4, r3, #2048 @ 0x800 │ │ │ │ vshl.s8 d9, d0, d6 │ │ │ │ - svclt 0x0000f891 │ │ │ │ - eorseq r2, r4, r4, rrx │ │ │ │ + svclt 0x0000f8a9 │ │ │ │ + mlaseq r4, r4, r0, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9f4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmibvs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ mcr2 7, 5, pc, cr4, cr15, {7} @ │ │ │ │ @ instruction: 0x4604b1d8 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ rsccs r6, lr, #1769472 @ 0x1b0000 │ │ │ │ - bicsne pc, r0, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1054798 │ │ │ │ stmibvs r0!, {r2, r3, r4, r8}^ │ │ │ │ - blx 0x1384b52 │ │ │ │ + blx 0x1984b52 │ │ │ │ @ instruction: 0x462022f0 │ │ │ │ - bicsne pc, r0, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1194030 │ │ │ │ - @ instruction: 0xf240bc8f │ │ │ │ - @ instruction: 0xf2c014fc │ │ │ │ + @ instruction: 0xf240bca7 │ │ │ │ + vaddhn.i16 d18, q0, q14 │ │ │ │ vshl.s8 d16, d31, d0 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0xc8800 │ │ │ │ strls r2, [r0], #-749 @ 0xfffffd13 │ │ │ │ - @ instruction: 0xf858f206 │ │ │ │ - eorseq r2, r4, r4, ror r0 │ │ │ │ + @ instruction: 0xf870f206 │ │ │ │ + eorseq r2, r4, r4, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9f558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46044b1d │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -57432,58 +57432,58 @@ │ │ │ │ strmi r2, [r3], -r0, lsl #4 │ │ │ │ andmi lr, r3, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf643b1d8 │ │ │ │ vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs r5, {r1, r2, r4, r7, r9} │ │ │ │ vst1.8 {d20-d22}, [pc], r4 │ │ │ │ vhsub.s8 d23, d16, d1 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ strmi r0, [r8, pc, lsr #2]! │ │ │ │ stmibvs r0!, {r0, r1, r8, fp, sp, pc}^ │ │ │ │ - blx 0xfea04bd2 │ │ │ │ + blx 0xff004bd2 │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d25, d0, d1 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ strtmi r0, [r0], -pc, lsr #2 │ │ │ │ - mrrc2 1, 1, pc, r0, cr9 @ │ │ │ │ + stc2l 1, cr15, [r8], #-100 @ 0xffffff9c │ │ │ │ bmi 0x2aefb8 │ │ │ │ bls 0x1a23fc │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R9_fiq │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [ip, #456] @ 0x1c8 │ │ │ │ + ldc2 2, cr15, [ip, #456]! @ 0x1c8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46060496 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ bvs 0x1947ee0 │ │ │ │ strcs fp, [r0, #-771] @ 0xfffffcfd │ │ │ │ ldrdcc lr, [pc], -r4 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ movwcc pc, #23296 @ 0x5b00 @ │ │ │ │ ldmibvs r8, {r0, r8, sl, ip, sp}^ │ │ │ │ - blx 0xfe904c4a │ │ │ │ + blx 0xfef04c4a │ │ │ │ adcmi r6, fp, #405504 @ 0x63000 │ │ │ │ strdlt sp, [fp, r2] │ │ │ │ - ldrbne pc, [r0], r0, asr #4 @ │ │ │ │ + strcs pc, [r0], -r0, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldmib r4, {r8, sl, sp}^ │ │ │ │ vst4.8 {d19-d22}, [pc] │ │ │ │ ldrtmi r7, [r1], -sp, lsl #5 │ │ │ │ andcc pc, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf1193501 │ │ │ │ - bvs 0x1947468 │ │ │ │ + bvs 0x19474c8 │ │ │ │ mvnsle r4, #-805306359 @ 0xd0000009 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ @@ -57494,25 +57494,25 @@ │ │ │ │ @ instruction: 0xf7ff0496 │ │ │ │ bvs 0x1a07e6c │ │ │ │ strcs fp, [r0, #-774] @ 0xfffffcfa │ │ │ │ ldmib r4, {r1, r2, r3, r5, r9, sl, lr}^ │ │ │ │ blx 0xd4cba │ │ │ │ strcc r3, [r1, #-773] @ 0xfffffcfb │ │ │ │ vmul.i8 q3, , q4 │ │ │ │ - bvs 0x19477b4 │ │ │ │ + bvs 0x1947814 │ │ │ │ adcmi r4, fp, #100663296 @ 0x6000000 │ │ │ │ strdlt sp, [fp, r3] │ │ │ │ - ldrbne pc, [r0, r0, asr #4] @ │ │ │ │ + strcs pc, [r0, -r0, asr #4] │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ ldmib r4, {r8, sl, sp}^ │ │ │ │ vst4.8 {d19-d22}, [pc] │ │ │ │ ldrtmi r7, [r9], -sp, lsl #5 │ │ │ │ andcc pc, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf1193501 │ │ │ │ - bvs 0x19473f4 │ │ │ │ + bvs 0x1947454 │ │ │ │ mvnsle r4, #-805306359 @ 0xd0000009 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -57522,15 +57522,15 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ adcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ - bicsne pc, r0, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r8, r1] │ │ │ │ blvs 0x10ee508 │ │ │ │ addmi r6, sl, #266240 @ 0x41000 │ │ │ │ strcs fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf8d0d020 │ │ │ │ bvs 0xff140584 │ │ │ │ @@ -57546,19 +57546,19 @@ │ │ │ │ andeq lr, ip, #166912 @ 0x28c00 │ │ │ │ blvs 0xfe0e1ac8 │ │ │ │ orrvs pc, r0, #683671552 @ 0x28c00000 │ │ │ │ strcs r6, [r0], #-1571 @ 0xfffff9dd │ │ │ │ addvs pc, r0, #679477248 @ 0x28800000 │ │ │ │ orrvs r4, r2, #704643072 @ 0x2a000000 │ │ │ │ addne pc, r1, #64, 4 │ │ │ │ - bicsne pc, r0, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ - blx 0x1d849ce │ │ │ │ + blx 0xfe3849ce │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdgt pc, [r0], -r0 @ │ │ │ │ svclt 0x0000e7cc │ │ │ │ @@ -57566,230 +57566,230 @@ │ │ │ │ bl 0xfeb9f78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430fe8 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ umulllt r0, r3, r6, r3 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ addsne pc, r1, #64, 4 │ │ │ │ - bicsne pc, r0, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ ldrmi r9, [r8, r1, lsl #2] │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdbls r1, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addsne pc, r3, #64, 4 │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1194030 │ │ │ │ - svclt 0x0000bb3d │ │ │ │ + svclt 0x0000bb55 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ ldmdavs pc, {r1, r2, r4, r7, r8, r9, sp} @ │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf646681b │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ vst3.32 {d16-d18}, [pc :64], r6 │ │ │ │ strtmi r7, [r0], -lr, asr #5 │ │ │ │ - bicsne pc, r0, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6462500 │ │ │ │ vmov.i32 d22, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0x47982696 │ │ │ │ strpl lr, [sp, #-2500] @ 0xfffff63c │ │ │ │ ldmdavs r3!, {r0, r1, r2, r3, r4, r5, r8, ip, sp, pc} │ │ │ │ eoreq pc, r5, r3, asr r8 @ │ │ │ │ @ instruction: 0xf7ff3501 │ │ │ │ adcmi pc, pc, #12864 @ 0x3240 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :256], r7 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ @ instruction: 0xf646012f │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x26000096 │ │ │ │ - blx 0x104ab2 │ │ │ │ + blx 0x704ab2 │ │ │ │ stc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ movwlt r6, #14947 @ 0x3a63 │ │ │ │ movwpl lr, #63956 @ 0xf9d4 │ │ │ │ strpl pc, [r6, #-2819] @ 0xfffff4fd │ │ │ │ stmibvs r8!, {r0, r9, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8a0f20d │ │ │ │ + @ instruction: 0xf8b8f20d │ │ │ │ vmla.i8 q3, , q12 │ │ │ │ - bvs 0x1946a68 │ │ │ │ + bvs 0x1946ac8 │ │ │ │ mvnsle r4, #-536870903 @ 0xe0000009 │ │ │ │ vrhadd.s8 d27, d16, d11 │ │ │ │ - @ instruction: 0xf2c016d0 │ │ │ │ + vsubhn.i16 d18, q0, q0 │ │ │ │ strcs r0, [r0, #-1583] @ 0xfffff9d1 │ │ │ │ ldrdcc lr, [pc], -r4 │ │ │ │ addvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ blx 0x59f4e │ │ │ │ strcc r3, [r1, #-5] │ │ │ │ - blx 0xff884af4 │ │ │ │ + blx 0xffe84af4 │ │ │ │ addsmi r6, sp, #405504 @ 0x63000 │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ vmax.s32 d20, d14, d5 │ │ │ │ - strmi pc, [r7], -pc, lsr #24 │ │ │ │ + strmi pc, [r7], -pc, asr #24 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf5b580c7 │ │ │ │ svclt 0x00381f80 │ │ │ │ strne pc, [r0, #1103] @ 0x44f │ │ │ │ @ instruction: 0xf3002c00 │ │ │ │ cdpmi 0, 8, cr8, cr5, cr12, {7} │ │ │ │ ldrtmi r4, [lr], #-1593 @ 0xfffff9c7 │ │ │ │ vmin.s d4, d3, d16 │ │ │ │ - stmmi r3, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmmi r3, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46391a76 │ │ │ │ - @ instruction: 0xff62f232 │ │ │ │ + @ instruction: 0xff7af232 │ │ │ │ @ instruction: 0xf100fb07 │ │ │ │ addmi r1, sp, #140288 @ 0x22400 │ │ │ │ adchi pc, r8, r0, asr #1 │ │ │ │ ldrtpl pc, [r0], #-1606 @ 0xfffff9ba @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ andcs r4, lr, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf64661e6 │ │ │ │ vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0x63212696 │ │ │ │ - @ instruction: 0xf892f116 │ │ │ │ + @ instruction: 0xf8aaf116 │ │ │ │ blcs 0x627e8 │ │ │ │ adchi pc, r2, r0, asr #32 │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ rsbvs r4, r3, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xf872f233 │ │ │ │ + @ instruction: 0xf88af233 │ │ │ │ bl 0xfed8f0e4 │ │ │ │ @ instruction: 0xf0c00f47 │ │ │ │ blne 0xffb289f4 │ │ │ │ strcc lr, [sl, #-2500] @ 0xfffff63c │ │ │ │ @ instruction: 0xf6466b23 │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ stmibvs r2!, {r1, r2, r4, r7}^ │ │ │ │ eorvs r1, r2, #224256 @ 0x36c00 │ │ │ │ @ instruction: 0xf1196323 │ │ │ │ - ldmdavs r3!, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r3!, {r0, r1, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrdhi pc, [r4], -r4 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdbeq r7, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r3, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmibvs r2!, {r0, r3, r4, r5, ip, lr, pc}^ │ │ │ │ bvs 0xfe89a07c │ │ │ │ bvs 0x851b74 │ │ │ │ and r4, sp, r6, lsl r6 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf1163501 │ │ │ │ - bvs 0x1946970 │ │ │ │ + bvs 0x19469d0 │ │ │ │ eorle r4, fp, r8, lsr #11 │ │ │ │ ldmib r4, {r1, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ blx 0x4c7ba │ │ │ │ strmi r2, [r6], -r5 │ │ │ │ adcmi r3, fp, #1024 @ 0x400 │ │ │ │ ldmdane r6!, {r1, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldmne r6!, {r1, r2, r5, r8, r9, fp, sp, lr} │ │ │ │ svceq 0x0003f1b9 │ │ │ │ bne 0xcbcb48 │ │ │ │ - @ instruction: 0xf864f116 │ │ │ │ + @ instruction: 0xf87cf116 │ │ │ │ rscle r2, r3, r0, lsl #16 │ │ │ │ - @ instruction: 0xfff4f234 │ │ │ │ - cmppcs r4, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf80cf235 │ │ │ │ + orrcs pc, r4, #64, 4 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vst2.8 {d25-d28}, [pc], r1 │ │ │ │ vqsub.s8 , q0, q1 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ vaddl.s8 , d0, d12 │ │ │ │ blmi 0x1250a30 │ │ │ │ - ldc2 1, cr15, [r0], #112 @ 0x70 │ │ │ │ + stc2l 1, cr15, [r8], {28} │ │ │ │ strbmi lr, [r3], -ip, asr #15 │ │ │ │ andpl pc, r0, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf1006810 │ │ │ │ submi r0, r2, #-1073741817 @ 0xc0000007 │ │ │ │ strtvs r4, [r1], #-17 @ 0xffffffef │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - @ instruction: 0xf800f126 │ │ │ │ + @ instruction: 0xf818f126 │ │ │ │ strmi r6, [r5], -r3, ror #20 │ │ │ │ bicslt r6, fp, r0, ror #7 │ │ │ │ ldmdaeq r9!, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldreq pc, [r9, r8, asr #4]! │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ and r2, r0, r0, lsl #12 │ │ │ │ @ instruction: 0x6c236be5 │ │ │ │ strpl pc, [r6, #-2819] @ 0xfffff4fd │ │ │ │ strtmi r3, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf92cf119 │ │ │ │ + @ instruction: 0xf944f119 │ │ │ │ strbmi r2, [r3], -r0, lsl #4 │ │ │ │ @ instruction: 0x46114638 │ │ │ │ - stc2l 2, cr15, [sl], {12} │ │ │ │ + stc2l 2, cr15, [r2], #48 @ 0x30 │ │ │ │ bvs 0x1920fd8 │ │ │ │ mvnle r4, #-536870903 @ 0xe0000009 │ │ │ │ subne pc, r8, r8, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ ldrt r4, [r9], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xffdef232 │ │ │ │ + @ instruction: 0xfff6f232 │ │ │ │ ldrb r1, [r1, -r9, ror #20] │ │ │ │ - mrc2 1, 5, pc, cr4, cr8, {0} │ │ │ │ + mcr2 1, 6, pc, cr12, cr8, {0} @ │ │ │ │ @ instruction: 0xf04fb948 │ │ │ │ ldr r7, [r7, -r0, lsl #10]! │ │ │ │ andcs r6, lr, #224, 18 @ 0x380000 │ │ │ │ ldrmi r6, [r8], #-2849 @ 0xfffff4df │ │ │ │ - @ instruction: 0xffe6f115 │ │ │ │ + @ instruction: 0xfffef115 │ │ │ │ stmiaeq r6, {r1, r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xffcaf232 │ │ │ │ + @ instruction: 0xffe2f232 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ bne 0x1c91484 │ │ │ │ @ instruction: 0xf1754299 │ │ │ │ svclt 0x00a80500 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldr r4, [sl, -sp, lsl #12] │ │ │ │ - ldrtcs pc, [r4], #-576 @ 0xfffffdc0 @ │ │ │ │ + strbtcs pc, [r4], #-576 @ 0xfffffdc0 @ │ │ │ │ strteq pc, [pc], #-704 @ 0x4889c │ │ │ │ - bicsne pc, r0, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b14 │ │ │ │ andcs r7, r0, r6, asr #4 │ │ │ │ vshl.s8 d9, d0, d5 │ │ │ │ - blmi 0x507f48 │ │ │ │ + blmi 0x507fa8 │ │ │ │ rscsne pc, sp, #64, 4 │ │ │ │ - tstpcs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andpl pc, ip, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ @ instruction: 0xf11c012f │ │ │ │ - vpadd.i8 , q8, │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vfma.f32 d31, d0, d7 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ blmi 0x1c89a4 │ │ │ │ andcc pc, r5, #64, 4 │ │ │ │ - blx 0x11051e6 │ │ │ │ + blx 0x17051e6 │ │ │ │ addseq r6, r6, pc, ror sp │ │ │ │ addseq r6, r6, #128, 26 @ 0x2000 │ │ │ │ - eorseq r2, r4, ip, lsr #1 │ │ │ │ - eorseq r2, r4, r4, lsl #1 │ │ │ │ - mlaseq r4, ip, r0, r2 │ │ │ │ + ldrsbteq r2, [r4], -ip │ │ │ │ + ldrhteq r2, [r4], -r4 │ │ │ │ + eorseq r2, r4, ip, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9fb0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ stcvs 12, cr0, [r2, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf8dcb082 │ │ │ │ @@ -57809,67 +57809,67 @@ │ │ │ │ @ instruction: 0xf646b12a │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ ldmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bne 0xfe2999a4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00b4010 │ │ │ │ @ instruction: 0xf240be79 │ │ │ │ - vmlal.s q9, d0, d0[7] │ │ │ │ + vrshr.s64 d18, d12, #64 │ │ │ │ vhsub.s8 d16, d0, d31 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ blmi 0xd0984 │ │ │ │ subscc pc, pc, #64, 4 │ │ │ │ - ldc2 2, cr15, [r8, #-20]! @ 0xffffffec │ │ │ │ - ldrhteq r2, [r4], -ip │ │ │ │ + ldc2l 2, cr15, [r0, #-20] @ 0xffffffec │ │ │ │ + eorseq r2, r4, ip, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9fb98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ @ instruction: 0xf643681d │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ ldrtpl pc, [r0], #-1606 @ 0xfffff9ba @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ ldrmi r0, [r8, pc, lsr #2] │ │ │ │ orrslt r6, r5, r4, lsr #23 │ │ │ │ ldcvs 6, cr15, [r8], {70} @ 0x46 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8dc2200 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ stcvs 0, cr1, [fp, #136] @ 0x88 │ │ │ │ @ instruction: 0x0114e9d1 │ │ │ │ addsmi r1, r9, #110592 @ 0x1b000 │ │ │ │ andcc sp, r1, #1677721600 @ 0x64000000 │ │ │ │ addsmi r4, r5, #28, 8 @ 0x1c000000 │ │ │ │ vand , q8, │ │ │ │ vhsub.s8 d19, d16, d2 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ @ instruction: 0xf646012f │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1190096 │ │ │ │ - strtmi pc, [r0], -r1, lsr #18 │ │ │ │ + @ instruction: 0x4620f939 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d16 │ │ │ │ - vrshr.s64 d18, d8, #64 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ vhsub.s8 d16, d0, d31 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ blmi 0xd0a38 │ │ │ │ rsbscc pc, pc, #64, 4 │ │ │ │ - ldc2l 2, cr15, [lr], {5} │ │ │ │ - ldrsbteq r2, [r4], -r4 │ │ │ │ + ldc2l 2, cr15, [r6], #20 │ │ │ │ + eorseq r2, r4, r4, lsl #2 │ │ │ │ teqppl r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldrdne lr, [fp], -r3 │ │ │ │ bvs 0xfe7233bc │ │ │ │ addcs lr, r2, r0, lsr #23 │ │ │ │ bcc 0x8f588 │ │ │ │ andseq pc, r3, r2, lsl #22 │ │ │ │ @@ -58259,15 +58259,15 @@ │ │ │ │ @ instruction: 0xf8c22000 │ │ │ │ eorcc r0, r8, #56, 4 @ 0x80000003 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ adcmi pc, r0, #4, 10 @ 0x1000000 │ │ │ │ ands pc, r8, #13762560 @ 0xd20000 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf643d036 │ │ │ │ - vbic.i32 , #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d24 │ │ │ │ @ instruction: 0x46700734 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ stmdaeq ip, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blcs 0xa7098 │ │ │ │ strmi fp, [r6], r8, lsl #30 │ │ │ │ blcs 0xfd11c │ │ │ │ mvnslt sp, r5, asr #32 │ │ │ │ @@ -58339,20 +58339,20 @@ │ │ │ │ @ instruction: 0xf8cc0208 │ │ │ │ strb r2, [r1, ip]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba03ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d2, d0 │ │ │ │ - vqdmlal.s q8, d16, d0[6] │ │ │ │ + vorr.i32 d17, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d0, d20 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ sbcspl pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf916f205 │ │ │ │ + @ instruction: 0xf92ef205 │ │ │ │ b 0x1436614 │ │ │ │ stcls 14, cr3, [r2], {65} @ 0x41 │ │ │ │ mulgt ip, sp, r8 │ │ │ │ blx 0x80a504 │ │ │ │ @ instruction: 0xf401fe8e │ │ │ │ b 0x10897e8 │ │ │ │ @ instruction: 0xf00c010e │ │ │ │ @@ -58450,19 +58450,19 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba0568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf643210c │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ blx 0x8a04e │ │ │ │ ldmdbhi fp, {r1, r8, r9, ip, sp} │ │ │ │ ldrle r0, [sp], #-1689 @ 0xfffff967 │ │ │ │ - mvneq pc, #536870916 @ 0x20000004 │ │ │ │ + tstpne r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r3, lsl #22 │ │ │ │ ldrsbne pc, [r4], #129 @ 0x81 @ │ │ │ │ stmdavs sl, {r0, r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xd1041c93 │ │ │ │ stmiavc r1, {r0, r1, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [r8, r0, lsl #17] │ │ │ │ @@ -58478,15 +58478,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrmi fp, [r3], #-3336 @ 0xfffff2f8 │ │ │ │ @ instruction: 0xf99321c0 │ │ │ │ @ instruction: 0xf646228c │ │ │ │ vqdmlal.s q11, d0, d0[2] │ │ │ │ blx 0x9223a │ │ │ │ strb r3, [r7, r2]! │ │ │ │ - ldrshteq r2, [r4], -ip │ │ │ │ + eorseq r2, r4, ip, lsr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba05f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvc fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [sl], -r2, lsl #1 │ │ │ │ blcs 0xdac10 │ │ │ │ blcc 0xff90c │ │ │ │ @@ -58500,15 +58500,15 @@ │ │ │ │ ldmvc r5, {r0, r4, r6, r7, fp, ip, sp, lr} │ │ │ │ eorsle r4, ip, sp, lsl #5 │ │ │ │ @ instruction: 0xf04f2902 │ │ │ │ svclt 0x00880504 │ │ │ │ stmib sp, {r1, r8, fp, ip, sp}^ │ │ │ │ addmi r3, sp, r0, lsl #4 │ │ │ │ vmax.s d4, d2, d25 │ │ │ │ - strdlt pc, [r8, #151] @ 0x97 │ │ │ │ + biclt pc, r8, pc, lsl #20 │ │ │ │ andne lr, r0, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0xf0037953 │ │ │ │ bne 0xff04a05c │ │ │ │ tstpcs r3, #12, 22 @ p-variant is OBSOLETE @ 0x3000 │ │ │ │ andcs pc, r0, ip, lsl #22 │ │ │ │ @ instruction: 0x33286159 │ │ │ │ @@ -58536,15 +58536,15 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ adcmi pc, sp, r4, lsl #10 │ │ │ │ tstpeq r1, pc, rrx @ p-variant is OBSOLETE │ │ │ │ vqadd.s64 d19, d1, d24 │ │ │ │ - svclt 0x0000fb8b │ │ │ │ + svclt 0x0000fbab │ │ │ │ tsteq r4, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d09902 │ │ │ │ @ instruction: 0x4323e04c │ │ │ │ svceq 0x0004f011 │ │ │ │ stceq 1, cr15, [r4], {14} │ │ │ │ @ instruction: 0xf8c0d124 │ │ │ │ @ instruction: 0xf001c04c │ │ │ │ @@ -58597,28 +58597,28 @@ │ │ │ │ ldrb r0, [lr, r2, lsl #4] │ │ │ │ ldrb r2, [ip, r3, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba07b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0x109a84 │ │ │ │ subcs pc, fp, #268435460 @ 0x10000004 │ │ │ │ vhadd.s8 d9, d4, d0 │ │ │ │ - svclt 0x0000ff15 │ │ │ │ - ldrshteq r2, [r4], -r8 │ │ │ │ + svclt 0x0000ff2d │ │ │ │ + eorseq r2, r4, r8, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba07e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #53232 @ 0xcff0 │ │ │ │ blx 0x1357f6 │ │ │ │ tstls r1, r1, lsl #8 │ │ │ │ vadd.i64 d6, d18, d16 │ │ │ │ - stmdacs r1, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavc r3!, {r0, r2, r5, ip, lr, pc}^ │ │ │ │ strtle r0, [r2], #-1626 @ 0xfffff9a6 │ │ │ │ andne pc, r1, #201326595 @ 0xc000003 │ │ │ │ andsle r2, r0, r2, lsl #20 │ │ │ │ @ instruction: 0xf0129901 │ │ │ │ @ instruction: 0xd1250f01 │ │ │ │ svclt 0x00c82801 │ │ │ │ @@ -58642,22 +58642,22 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andlt r3, r9, #1073741824 @ 0x40000000 │ │ │ │ andlt r0, r2, r8, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccs pc, r4, r0, asr #4 │ │ │ │ + rscscs pc, r4, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ vqsub.s64 q2, q14, │ │ │ │ - svclt 0x0000fc73 │ │ │ │ - eorseq r2, r4, ip, lsl #8 │ │ │ │ + svclt 0x0000fc8b │ │ │ │ + eorseq r2, r4, ip, lsr r4 │ │ │ │ rsble r2, r0, r0, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r5, ip, lsl #14 │ │ │ │ @ instruction: 0xf0012300 │ │ │ │ @@ -58748,74 +58748,74 @@ │ │ │ │ blx 0x10db72 │ │ │ │ ldmdbvc r3, {r0, r8, ip, sp, lr, pc} │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ ldmdale r3, {r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ bne 0x6ca4bc │ │ │ │ stmibvs r0, {r0, r1, r2, r3, r5} │ │ │ │ - sbccs pc, ip, #64, 4 │ │ │ │ + rscscs pc, ip, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r1, r0, #8, 20 @ 0x8000 │ │ │ │ @ instruction: 0xf04f9001 │ │ │ │ andcs r3, r1, #-67108861 @ 0xfc000003 │ │ │ │ strtmi r2, [r0], -r0, lsl #3 │ │ │ │ - blx 0x1061fe │ │ │ │ + blx 0x9061fe │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmibvs r2, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1152180 │ │ │ │ - strtmi pc, [r0], -r3, lsr #23 │ │ │ │ + @ instruction: 0x4620fbbb │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d0 │ │ │ │ - vrshr.s64 q9, q2, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ stmibvs r0, {r0, r1, r2, r3, r5, r9} │ │ │ │ ldmvc r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ blcc 0x135f64 │ │ │ │ stmdbcs r2, {r0, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ ldc 8, cr13, [r2, #136] @ 0x88 │ │ │ │ subcs r7, r0, r2, lsl #22 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ addsmi r0, r8, pc, lsr #2 │ │ │ │ blvc 0x104ec8 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ strtmi r2, [r0], -r0, lsl #3 │ │ │ │ - blx 0xff386268 │ │ │ │ + blx 0xffb86268 │ │ │ │ ldmvs r0, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - vsra.s64 q9, q6, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ orrcs r1, r0, r0 │ │ │ │ vmax.s d20, d1, d16 │ │ │ │ - @ instruction: 0xe7b9fabd │ │ │ │ + sbfx pc, sp, #21, #26 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0x109d8c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d3, d4, d14 │ │ │ │ - svclt 0x0000fd91 │ │ │ │ - eorseq r2, r4, r4, lsr #8 │ │ │ │ + svclt 0x0000fda9 │ │ │ │ + eorseq r2, r4, r4, asr r4 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r9], r4, lsl #30 │ │ │ │ ldrbteq pc, [r0], -r0, lsl #2 @ │ │ │ │ stmdbvs sp, {r2, r4, r7, r8, ip, sp, pc} │ │ │ │ ldreq pc, [r4, -r1, lsl #2] │ │ │ │ movwle lr, #12295 @ 0x3007 │ │ │ │ - blx 0x1f8628a │ │ │ │ + blx 0xfe58628a │ │ │ │ ble 0x293910 │ │ │ │ stmdavs r4!, {r1, r2, r5, r9, sl, lr} │ │ │ │ stmdbvs r3!, {r2, r4, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf10400aa │ │ │ │ @ instruction: 0x46380114 │ │ │ │ ldmible r0!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ @@ -58838,20 +58838,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ andls r3, r0, pc, ror #4 │ │ │ │ - ldc2 2, cr15, [r2, #-16]! │ │ │ │ - eorseq r2, r4, r8, lsr r4 │ │ │ │ + stc2l 2, cr15, [sl, #-16] │ │ │ │ + eorseq r2, r4, r8, ror #8 │ │ │ │ ldrdgt pc, [ip], #-128 @ 0xffffff80 │ │ │ │ vaddw.s8 q9, q7, d0 │ │ │ │ ldrlt r3, [r0, #-336] @ 0xfffffeb0 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ streq pc, [r4], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf8cc64c4 │ │ │ │ b 0x140d9b8 │ │ │ │ @@ -58947,39 +58947,39 @@ │ │ │ │ stmiaeq r0, {sl, fp}^ │ │ │ │ andsgt pc, r2, r7, lsl #17 │ │ │ │ movwcs sp, #389 @ 0x185 │ │ │ │ @ instruction: 0xe7a9747b │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xe77a469c │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0x589ffc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d6, d20, d7 │ │ │ │ - andcs pc, r0, r9, asr ip @ │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + andcs pc, r0, r1, ror ip @ │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ adcvs pc, r2, #64, 4 │ │ │ │ - mcrr2 2, 0, pc, lr, cr4 @ │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + stc2l 2, cr15, [r6], #-16 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscscs pc, r0, r0, asr #4 │ │ │ │ + eorcc pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ vqsub.s64 q3, q14, │ │ │ │ - vmul.i8 , q8, │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vpmin.s8 d31, d0, d5 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[2] │ │ │ │ blmi 0x109c48 │ │ │ │ rscvs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf9f0f23c │ │ │ │ - eorseq r2, r4, r0, asr r4 │ │ │ │ - eorseq r2, r4, r4, ror #8 │ │ │ │ + blx 0x286484 │ │ │ │ + eorseq r2, r4, r0, lsl #9 │ │ │ │ + mlaseq r4, r4, r4, r2 │ │ │ │ @ instruction: 0xf64cb510 │ │ │ │ vsra.s8 d23, d16, #2 │ │ │ │ stclvs 1, cr6, [r4], {255} @ 0xff │ │ │ │ @ instruction: 0xf8dd4319 │ │ │ │ stcne 0, cr14, [r3, #-32]! @ 0xffffffe0 │ │ │ │ eorvs r6, r1, r3, asr #9 │ │ │ │ stclvs 5, cr4, [r3], {114} @ 0x72 │ │ │ │ @@ -59440,19 +59440,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ b 0x14306f4 │ │ │ │ stmdbls r7, {r0, sl, fp, ip, sp, lr} │ │ │ │ eorle r4, sl, sl, lsl #5 │ │ │ │ tsteq r5, #150994944 @ 0x9000000 │ │ │ │ mulcs r0, r6, r7 │ │ │ │ - cmppcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, asr #22 │ │ │ │ eorsvs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf87ef204 │ │ │ │ + @ instruction: 0xf896f204 │ │ │ │ tsteq r5, #1536 @ 0x600 │ │ │ │ streq r6, [r6, -r1, asr #25]! │ │ │ │ @ instruction: 0xf1019c08 │ │ │ │ stccs 12, cr0, [r0], {4} │ │ │ │ @ instruction: 0x9c08db6e │ │ │ │ streq pc, [r1], #-36 @ 0xffffffdc │ │ │ │ rsbsle r4, r5, r2, lsr #5 │ │ │ │ @@ -59521,15 +59521,15 @@ │ │ │ │ @ instruction: 0xf8c09a08 │ │ │ │ b 0x11ba54c │ │ │ │ bls 0x21b028 │ │ │ │ @ instruction: 0xf0434333 │ │ │ │ @ instruction: 0xf04373c0 │ │ │ │ tstmi r3, #208, 6 @ 0x40000003 │ │ │ │ str r6, [r1], fp │ │ │ │ - eorseq r2, r4, r8, ror r4 │ │ │ │ + eorseq r2, r4, r8, lsr #9 │ │ │ │ @ instruction: 0xf8ddb510 │ │ │ │ @ instruction: 0xf1bcc008 │ │ │ │ svclt 0x00980fff │ │ │ │ asreq pc, pc, #8 @ │ │ │ │ blx 0xfe780924 │ │ │ │ blx 0xfecc6afc │ │ │ │ @ instruction: 0xf021f181 │ │ │ │ @@ -60004,20 +60004,20 @@ │ │ │ │ b 0x108f224 │ │ │ │ tstmi r9, #-2147483648 @ 0x80000000 │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ - cmppcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andcc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 2, cr15, [r6], {3} │ │ │ │ - mlaseq r4, r0, r4, r2 │ │ │ │ + stc2 2, cr15, [lr], #-12 │ │ │ │ + eorseq r2, r4, r0, asr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba1ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ pkhbtmi r4, ip, r5, lsl #12 │ │ │ │ ldrmi r4, [ip], -r2, lsl #12 │ │ │ │ stmdbls ip, {r0, r1, r8, sl, fp, sp} │ │ │ │ @@ -60218,20 +60218,20 @@ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ b 0x1122fa8 │ │ │ │ stclvs 3, cr0, [r2], {12} │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ strbvs r1, [r1], #3345 @ 0xd11 │ │ │ │ usada8 r0, r3, r0, r6 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x10b3d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d6, d19, d31 │ │ │ │ - svclt 0x0000fa6b │ │ │ │ - mlaseq r4, ip, r4, r2 │ │ │ │ + svclt 0x0000fa83 │ │ │ │ + eorseq r2, r4, ip, asr #9 │ │ │ │ stmdbcs fp, {r0, r8, fp, ip, sp} │ │ │ │ addshi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrpl r9, [r6, #1654] @ 0x676 │ │ │ │ @ instruction: 0x96969696 │ │ │ │ @ instruction: 0x06209696 │ │ │ │ @ instruction: 0xf646b130 │ │ │ │ @@ -60307,23 +60307,23 @@ │ │ │ │ vqadd.u32 q10, , │ │ │ │ ldr r0, [r5, r7, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba226c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x1cb53c │ │ │ │ subsne pc, fp, #64, 4 │ │ │ │ vhadd.s8 d9, d3, d0 │ │ │ │ - vst2.32 {d31,d33}, [pc :256], r9 │ │ │ │ + vst2. {d31,d33}, [pc :64], r1 │ │ │ │ ldr r7, [fp, r0, lsl #5] │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ svclt 0x0000e798 │ │ │ │ - ldrhteq r2, [r4], -r4 │ │ │ │ + eorseq r2, r4, r4, ror #9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svccs 0x00006f07 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r4, r6, ip, lr, pc} │ │ │ │ addseq r6, fp, r2, asr #25 │ │ │ │ @@ -60362,15 +60362,15 @@ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463287f0 │ │ │ │ tstpeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ vmax.s16 q10, , q4 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4627d0d6 │ │ │ │ @ instruction: 0xf8c8e7e8 │ │ │ │ andcs r5, r0, ip, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf06f87f0 │ │ │ │ @@ -60658,15 +60658,15 @@ │ │ │ │ @ instruction: 0xf0434361 │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ stcne 3, cr0, [ip, #-640] @ 0xfffffd80 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf08c64c4 │ │ │ │ andvs r0, fp, r1, lsl #28 │ │ │ │ - mvneq pc, #536870916 @ 0x20000004 │ │ │ │ + tstpne r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclvs 4, cr4, [r5], {158} @ 0x9e │ │ │ │ tsteq ip, r3, lsl #22 │ │ │ │ @ instruction: 0x3c02ea4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bicsmi pc, r8, #10354688 @ 0x9e0000 │ │ │ │ bicsne pc, r8, #9502720 @ 0x910000 │ │ │ │ @@ -61006,15 +61006,15 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vst1.64 {d30}, [pc :128], sl │ │ │ │ strb r7, [r7, r0, lsl #6]! │ │ │ │ movtvc pc, #1103 @ 0x44f @ │ │ │ │ svclt 0x0000e7e4 │ │ │ │ stmdale fp, {r0, r1, r8, fp, sp} │ │ │ │ - mvneq pc, #536870916 @ 0x20000004 │ │ │ │ + tstpne r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ fstmiaxeq r1, {d14} @ Deprecated │ │ │ │ tstcs lr, r3, lsl r6 │ │ │ │ mvncs pc, #220, 16 @ 0xdc0000 │ │ │ │ bllt 0x209b78 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba2d84 │ │ │ │ @@ -61074,15 +61074,15 @@ │ │ │ │ @ instruction: 0xf0434361 │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ stcne 3, cr0, [ip, #-640] @ 0xfffffd80 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf08c64c4 │ │ │ │ andvs r0, fp, r1, lsl #28 │ │ │ │ - mvneq pc, #536870916 @ 0x20000004 │ │ │ │ + tstpne r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclvs 4, cr4, [r5], {158} @ 0x9e │ │ │ │ tsteq ip, r3, lsl #22 │ │ │ │ @ instruction: 0x3c02ea4f │ │ │ │ @ instruction: 0xf89e2301 │ │ │ │ @ instruction: 0xf89143d8 │ │ │ │ b 0x1350bf4 │ │ │ │ @@ -61190,15 +61190,15 @@ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, sp, r0 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xff34f7ff │ │ │ │ - mvneq pc, #536870916 @ 0x20000004 │ │ │ │ + tstpne r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8922301 │ │ │ │ @ instruction: 0xf89023d8 │ │ │ │ @ instruction: 0x032813d8 │ │ │ │ @@ -61213,15 +61213,15 @@ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba308c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, sp, r0 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ - mvneq pc, #536870916 @ 0x20000004 │ │ │ │ + tstpne r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bicscs pc, r8, #9568256 @ 0x920000 │ │ │ │ bicsne pc, r8, #144, 16 @ 0x900000 │ │ │ │ @@ -61240,15 +61240,15 @@ │ │ │ │ @ instruction: 0x4604c018 │ │ │ │ mlapl r0, sp, r8, pc @ │ │ │ │ @ instruction: 0x461e4611 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib sp, {r1, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff2304 │ │ │ │ @ instruction: 0xf242fed1 │ │ │ │ - vqdmlal.s q8, d16, d0[6] │ │ │ │ + vorr.i32 d17, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46010334 │ │ │ │ @ instruction: 0xf893440b │ │ │ │ bllt 0xfe390e7c │ │ │ │ teqeq r3, #57856 @ 0xe200 │ │ │ │ movwvc lr, #6723 @ 0x1a43 │ │ │ │ @ instruction: 0xf0439907 │ │ │ │ movwmi r7, #46032 @ 0xb3d0 │ │ │ │ @@ -61265,15 +61265,15 @@ │ │ │ │ stceq 1, cr15, [r4], {-0} │ │ │ │ msrmi SPSR_c, #67 @ 0x43 │ │ │ │ subgt pc, ip, r4, asr #17 │ │ │ │ @ instruction: 0xf443bf0c │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ tstmi r3, #160, 6 @ 0x80000002 │ │ │ │ vhadd.s8 d22, d2, d3 │ │ │ │ - vqdmlal.s q8, d16, d0[6] │ │ │ │ + vorr.i32 d17, #2048 @ 0x00000800 │ │ │ │ strmi r0, [fp], #-820 @ 0xfffffccc │ │ │ │ bicsne pc, r8, #9633792 @ 0x930000 │ │ │ │ sbcle r2, sp, r0, lsl #26 │ │ │ │ blcs 0x32ba0 │ │ │ │ sadd8mi fp, sl, ip │ │ │ │ bicsvc pc, r0, #79 @ 0x4f │ │ │ │ blls 0x242474 │ │ │ │ @@ -61465,20 +61465,20 @@ │ │ │ │ rsbmi pc, r5, #66 @ 0x42 │ │ │ │ strbvs r1, [r1], #3353 @ 0xd19 │ │ │ │ andlt r6, r4, sl, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - cmppcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscscs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8acf202 │ │ │ │ - eorseq r2, r4, r0, ror #9 │ │ │ │ + @ instruction: 0xf8c4f202 │ │ │ │ + eorseq r2, r4, r0, lsl r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba34b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x4694469e │ │ │ │ blls 0x2566cc │ │ │ │ stmdbcs r4, {r3, r4, r5, ip, lr, pc} │ │ │ │ @@ -61528,21 +61528,21 @@ │ │ │ │ orrne pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbvs r1, [r1], #3345 @ 0xd11 │ │ │ │ andlt r6, r4, r3, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - cmppcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ sbcscs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf82ef202 │ │ │ │ + @ instruction: 0xf846f202 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - eorseq r2, r4, ip, ror #9 │ │ │ │ + eorseq r2, r4, ip, lsl r5 │ │ │ │ vld1.64 {d0-d1}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vld1.64 {d0}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba35c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -61646,58 +61646,58 @@ │ │ │ │ andlt r6, r2, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blls 0x17b99c │ │ │ │ svceq 0x0000f1bc │ │ │ │ vand d29, d0, d8 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blcs 0xcca28 │ │ │ │ blmi 0x940604 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ vhsub.s8 , , │ │ │ │ - andcs pc, r0, pc, lsr pc @ │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + andcs pc, r0, r7, asr pc @ │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, sp, lsl fp │ │ │ │ andcs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xff34f201 │ │ │ │ - cmppcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff4cf201 │ │ │ │ + cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ blcs 0xd45a0 │ │ │ │ blmi 0x6805b8 │ │ │ │ adcscc pc, r7, #64, 4 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - blmi 0x60c24c │ │ │ │ + blmi 0x60c2ac │ │ │ │ rsbvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - blmi 0x58c240 │ │ │ │ + blmi 0x58c2a0 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ vhsub.s8 , , q3 │ │ │ │ - stclvs 15, cr15, [r1], {25} │ │ │ │ + stclvs 15, cr15, [r1], {49} @ 0x31 │ │ │ │ stcls 6, cr4, [r5], {99} @ 0x63 │ │ │ │ movne pc, #-536870900 @ 0xe000000c │ │ │ │ movwcc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0x43231d0a │ │ │ │ andvs r6, fp, r2, asr #9 │ │ │ │ vabd.s8 q15, q0, q8 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x28caa8 │ │ │ │ @ instruction: 0xf8cd4670 │ │ │ │ vhadd.s8 d30, d0, d0 │ │ │ │ vhsub.s8 , , │ │ │ │ - svclt 0x0000ff01 │ │ │ │ - eorseq r2, r4, r0, lsl r5 │ │ │ │ - eorseq r2, r4, r0, ror #10 │ │ │ │ + svclt 0x0000ff19 │ │ │ │ eorseq r2, r4, r0, asr #10 │ │ │ │ - eorseq r2, r4, r0, asr r5 │ │ │ │ + mlaseq r4, r0, r5, r2 │ │ │ │ + eorseq r2, r4, r0, ror r5 │ │ │ │ + eorseq r2, r4, r0, lsl #11 │ │ │ │ + eorseq r2, r4, r8, asr r5 │ │ │ │ eorseq r2, r4, r8, lsr #10 │ │ │ │ - ldrshteq r2, [r4], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ addlt r2, r2, r0, lsl #12 │ │ │ │ @@ -61793,19 +61793,19 @@ │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ subsle r4, r0, r3, ror r5 │ │ │ │ tstle r6, r1, ror r5 │ │ │ │ svclt 0x00084283 │ │ │ │ tstle r1, r1, ror #10 │ │ │ │ adcsle r4, r3, r2, ror r5 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0x90cc74 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d2, d17, d2 │ │ │ │ - @ instruction: 0xf8d6fe1d │ │ │ │ + @ instruction: 0xf8d6fe35 │ │ │ │ ldrbmi lr, [r3, #-0]! │ │ │ │ ldrbmi sp, [r2, #-238]! @ 0xffffff12 │ │ │ │ @ instruction: 0xf8cdd0a2 │ │ │ │ ldrbtmi ip, [r2], -r4 │ │ │ │ ldmdbvs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldmib r6, {r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff1302 │ │ │ │ @@ -61830,15 +61830,15 @@ │ │ │ │ @ instruction: 0xf7ff68b1 │ │ │ │ stmdavs fp!, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbvs fp!, {r0, r8, r9, ip, pc} │ │ │ │ stmiavs fp!, {r8, r9, ip, pc}^ │ │ │ │ stmiavs r9!, {r1, r3, r5, fp, sp, lr} │ │ │ │ ldrmi lr, [ip, #1920] @ 0x780 │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ - eorseq r2, r4, r0, ror r5 │ │ │ │ + eorseq r2, r4, r0, lsr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r2, r3, r4, lsl r4 │ │ │ │ @ instruction: 0x460e4690 │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ @@ -61869,15 +61869,15 @@ │ │ │ │ bicsle r3, r0, r1, lsl #28 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q12, q9, q8 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ bl 0x1ccdb8 │ │ │ │ movwcs r0, #134 @ 0x86 │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ addeq lr, r2, #1024 @ 0x400 │ │ │ │ mvncs pc, #13762560 @ 0xd20000 │ │ │ │ eorcs pc, r3, r8, asr #16 │ │ │ │ addsmi r3, r8, #335544320 @ 0x14000000 │ │ │ │ @@ -61944,22 +61944,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r4, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q8, q8 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0x18ced0 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ subsne pc, r3, #68157440 @ 0x4100000 │ │ │ │ - stc2l 2, cr15, [lr], #4 │ │ │ │ - blx 0x1e093dc │ │ │ │ + stc2 2, cr15, [r6, #-4] │ │ │ │ + blx 0xfe6093dc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r2, r4, r0, lsl #11 │ │ │ │ + ldrhteq r2, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ mcrne 6, 4, r4, cr11, cr12, {4} │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ mulspl ip, sp, r8 │ │ │ │ @@ -62226,19 +62226,19 @@ │ │ │ │ @ instruction: 0xf44f6cc2 │ │ │ │ vqdmlal.s q10, d14, d0[0] │ │ │ │ stcls 3, cr0, [r8], {240} @ 0xf0 │ │ │ │ movwmi lr, #51779 @ 0xca43 │ │ │ │ ldcne 3, cr4, [r4, #-140] @ 0xffffff74 │ │ │ │ andsvs r6, r3, r4, asr #9 │ │ │ │ andcs lr, r0, r6, asr #13 │ │ │ │ - cmppcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl fp │ │ │ │ rscmi pc, r4, #64, 4 │ │ │ │ - blx 0xfef0968c │ │ │ │ + blx 0xff50968c │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ vst1.16 {d30}, [pc :256], r6 │ │ │ │ strb r7, [r3, -r0, lsl #6] │ │ │ │ strvc pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ vst1.16 {d30-d32}, [pc :256], r5 │ │ │ │ str r7, [ip, -r0, lsl #4] │ │ │ │ strvc pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ @@ -62255,28 +62255,28 @@ │ │ │ │ strt r7, [r5], -r0, lsl #7 │ │ │ │ strvc pc, [r0, #1103] @ 0x44f │ │ │ │ vst1.16 {d30-d32}, [pc :64], r7 │ │ │ │ strbt r7, [lr], r0, lsl #5 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vst1.16 {d30}, [pc], ip │ │ │ │ ldr r7, [r9, -r0, lsl #7] │ │ │ │ - eorseq r2, r4, r0, lsr #11 │ │ │ │ + ldrsbteq r2, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba40f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x461a4615 │ │ │ │ blls 0x29e714 │ │ │ │ @ instruction: 0xf89d9300 │ │ │ │ movwls r3, #4136 @ 0x1028 │ │ │ │ movwls r9, #11019 @ 0x2b0b │ │ │ │ mlascc r0, sp, r8, pc @ │ │ │ │ blls 0x271b24 │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ - mvneq pc, #536870916 @ 0x20000004 │ │ │ │ + tstpne r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8922301 │ │ │ │ @ instruction: 0xf89023d8 │ │ │ │ @ instruction: 0x032813d8 │ │ │ │ @@ -62325,19 +62325,19 @@ │ │ │ │ eoreq r0, lr, lr, lsr #32 │ │ │ │ eoreq r0, lr, lr, lsr #32 │ │ │ │ addseq r0, r2, lr, lsr #32 │ │ │ │ eoreq r0, lr, r6, ror r0 │ │ │ │ rsbeq r0, r5, lr, lsr #32 │ │ │ │ eorseq r0, r9, r7, asr r0 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xfe64d4c4 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d4, d17, d26 │ │ │ │ - @ instruction: 0x4640f9f5 │ │ │ │ + strbmi pc, [r0], -sp, lsl #20 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmib sp, {r2, r9, sl, ip, pc}^ │ │ │ │ vabdl.s8 , d15, d2 │ │ │ │ movwcs r3, #512 @ 0x200 │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf902f7fc │ │ │ │ ldmdavs sl, {r0, r2, r3, r7, r8, r9, fp, lr} │ │ │ │ @@ -62479,15 +62479,15 @@ │ │ │ │ vmov.i32 d0, #128 @ 0x00000080 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorr.i32 d0, #0 @ 0x00000000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorr d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r2, [r4], -r0 │ │ │ │ + eorseq r2, r4, r0, ror #13 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andcc pc, r0, #-268435444 @ 0xf000000c │ │ │ │ strls r2, [r4, -r0, lsl #6] │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ @ instruction: 0xffd4f7fb │ │ │ │ @@ -62693,26 +62693,26 @@ │ │ │ │ strbteq r0, [r8], #116 @ 0x74 │ │ │ │ @ instruction: 0xf004b292 │ │ │ │ vst3.8 {d0-d2}, [r0], lr │ │ │ │ adcseq r0, r1, r0, lsl #1 │ │ │ │ movwmi r4, #8994 @ 0x2322 │ │ │ │ msreq CPSR_, r1 │ │ │ │ ldrt r4, [r9], sl, lsl #6 │ │ │ │ - stc2 2, cr15, [r6], #436 @ 0x1b4 │ │ │ │ + stc2l 2, cr15, [r6], {109} @ 0x6d │ │ │ │ vbif d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vbic d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorn d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vbit d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r2, [r4], -r8 │ │ │ │ - eorseq r2, r4, r8, lsr r6 │ │ │ │ + eorseq r2, r4, r8, ror #11 │ │ │ │ + eorseq r2, r4, r8, ror #12 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ ldrmi fp, [r4], r0, lsl #10 │ │ │ │ @ instruction: 0xf06f4619 │ │ │ │ stclvs 2, cr0, [r3, #28] │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ orrseq r4, r3, sl, lsl r4 │ │ │ │ @@ -62723,15 +62723,15 @@ │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, r7, #134217731 @ 0x8000003 │ │ │ │ eorcc pc, r0, #-536870900 @ 0xe000000c │ │ │ │ rsbmi pc, sl, #130 @ 0x82 │ │ │ │ @ instruction: 0xf85d600a │ │ │ │ andcs lr, r4, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf1174660 │ │ │ │ - svclt 0x0000bac1 │ │ │ │ + svclt 0x0000bad9 │ │ │ │ ldmdale r9!, {r0, r2, r3, r4, r5, r6, fp, sp} │ │ │ │ ldmdble pc, {r0, r5, r6, fp, sp} @ │ │ │ │ msreq SPSR_x, #160, 2 @ 0x28 │ │ │ │ vhadd.s8 d18, d15, d1 │ │ │ │ @ instruction: 0xf6c011f0 │ │ │ │ blx 0x4da54 │ │ │ │ andsmi pc, r9, r3, lsl #6 │ │ │ │ @@ -62783,26 +62783,26 @@ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmvs r3, {r8, sl, fp, ip, sp, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ andeq pc, r8, r8, asr #4 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0x709ef6 │ │ │ │ + blx 0xd09ef6 │ │ │ │ strmi r9, [r3], -r0, lsl #20 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d22000 │ │ │ │ stmib r3, {r2, r3, lr, pc}^ │ │ │ │ stmdbls r1, {r8} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf8ccd01a │ │ │ │ ldrb r3, [r7, r0] │ │ │ │ @ instruction: 0xf1019001 │ │ │ │ tstls r0, r8 │ │ │ │ - blx 0x189f22 │ │ │ │ + blx 0x789f22 │ │ │ │ strmi r9, [r3], -r1, lsl #20 │ │ │ │ ldmdbvs r1, {r3, ip, sp} │ │ │ │ stcne 8, cr15, [r8], {64} @ 0x40 │ │ │ │ tstvs r3, r0, lsl #18 │ │ │ │ andlt r6, r3, r9, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -62904,15 +62904,15 @@ │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r6, r2, r4, lsl #29 │ │ │ │ ldmdavs fp, {r6, r7, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ stccs 3, cr0, [r0], {-0} │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ sha1c.32 q11, q9, │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vmov.i32 d17, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf6460634 │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0x46052796 │ │ │ │ blhi 0xfecc8f9c │ │ │ │ stmdavs r2!, {r5, fp, ip, sp, lr}^ │ │ │ │ b 0x14280ac │ │ │ │ tstlt r8, #1179648 @ 0x120000 │ │ │ │ @@ -62942,15 +62942,15 @@ │ │ │ │ addsne r3, sl, r8, lsl #22 │ │ │ │ orrseq pc, r7, #201326593 @ 0xc000001 │ │ │ │ @ instruction: 0xd1db429a │ │ │ │ stmdage ip, {r0, r1, r3, fp, sp, lr} │ │ │ │ tstpeq r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andvs r2, fp, r0, asr r2 │ │ │ │ vrhadd.s16 d18, d12, d0 │ │ │ │ - stmdavs r3!, {r4, r5, r6, fp, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r3, r7, fp, sp, lr, pc}^ │ │ │ │ movwne pc, #9155 @ 0x23c3 @ │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ addseq r8, fp, r7, ror r1 │ │ │ │ @ instruction: 0xf8d218f2 │ │ │ │ @ instruction: 0xf8999674 │ │ │ │ bcs 0x115a20 │ │ │ │ bcs 0x1819d8 │ │ │ │ @@ -62971,15 +62971,15 @@ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ sbc r8, r1, r4, asr #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ stmdage r2, {r0, r1, r3, fp, sp, lr} │ │ │ │ tstpeq r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andvs r2, fp, r8, lsr #4 │ │ │ │ vrhadd.s16 d18, d12, d0 │ │ │ │ - stmdavs r3!, {r1, r2, r4, r5, fp, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r1, r2, r3, r6, fp, sp, lr, pc}^ │ │ │ │ movwne pc, #9155 @ 0x23c3 @ │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ bvs 0xfeaedf50 │ │ │ │ orreq lr, r3, #6144 @ 0x1800 │ │ │ │ ldrbls pc, [r8, #2259] @ 0x8d3 @ │ │ │ │ bcs 0x67dc0 │ │ │ │ @ instruction: 0xf899d171 │ │ │ │ @@ -63009,15 +63009,15 @@ │ │ │ │ strtmi r0, [r8], -r8, lsl #17 │ │ │ │ @ instruction: 0xff6ef7fe │ │ │ │ @ instruction: 0xf8d84628 │ │ │ │ @ instruction: 0xf7fd161c │ │ │ │ eorcs pc, r8, #668 @ 0x29c │ │ │ │ stmdage ip, {r8, sp} │ │ │ │ ldrdhi pc, [r4], -r4 │ │ │ │ - svc 0x00e8f25b │ │ │ │ + stmda r0, {r2, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ blcs 0x67d44 │ │ │ │ adchi pc, r4, r0 │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ tstls r2, #-2147483644 @ 0x80000004 │ │ │ │ stmdbvs r3!, {r2, r3, r8, fp, sp, pc} │ │ │ │ movwls sl, #51729 @ 0xca11 │ │ │ │ stmdbvs r3!, {r3, r5, r9, sl, lr}^ │ │ │ │ @@ -63052,19 +63052,19 @@ │ │ │ │ tstls r6, r7, lsl #6 │ │ │ │ blvc 0x30917c │ │ │ │ mrc2 7, 3, pc, cr14, cr14, {7} │ │ │ │ mulscc r3, r9, r8 │ │ │ │ addsle r2, r3, r1, lsl #22 │ │ │ │ svceq 0x00fdf013 │ │ │ │ mulcs r0, r6, r0 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r6, lsr #22 │ │ │ │ rscsne pc, r3, #68157440 @ 0x4100000 │ │ │ │ - mcrr2 2, 0, pc, r6, cr0 @ │ │ │ │ + mrrc2 2, 0, pc, lr, cr0 @ │ │ │ │ stmdbcs r1, {r0, r3, r4, r6, r7, r9, sl, fp, ip} │ │ │ │ adchi pc, ip, r0, lsl #4 │ │ │ │ bcs 0x68000 │ │ │ │ blcs 0x1420e4 │ │ │ │ svclt 0x001868a2 │ │ │ │ tstle r0, sl, lsl #6 │ │ │ │ tstls r2, r2, lsl #6 │ │ │ │ @@ -63091,15 +63091,15 @@ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e6b6 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ andeq r0, r0, r2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r2, [r4], -r4 │ │ │ │ + eorseq r2, r4, r4, lsl #14 │ │ │ │ tstne r8, #323584 @ 0x4f000 │ │ │ │ svceq 0x0080f018 │ │ │ │ svclt 0x00146922 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ movwls r2, #770 @ 0x302 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ movwls r4, #5657 @ 0x1619 │ │ │ │ @@ -63126,54 +63126,54 @@ │ │ │ │ teqlt r9, r4, ror #12 │ │ │ │ addpl pc, r0, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ pkhbt r6, r1, r2, lsl #20 │ │ │ │ strbt r2, [r3], sl, lsl #4 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ andcs lr, r0, r4, lsl #13 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r0, lsr #22 │ │ │ │ addne pc, r6, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfec0a4a2 │ │ │ │ + blx 0xff20a4a2 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0x74e168 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ vhsub.s8 q1, q0, │ │ │ │ - vqdmulh.s32 d31, d29, d19 │ │ │ │ - andcs pc, r0, fp, lsr #18 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + vpadd.i32 d31, d29, d27 │ │ │ │ + andcs pc, r0, fp, asr #18 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r6, lsl fp │ │ │ │ adcsne pc, lr, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfe60a4d2 │ │ │ │ + blx 0xfec0a4d2 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0x44e198 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ vhsub.s8 d2, d16, d30 │ │ │ │ - andcs pc, r0, fp, lsl #23 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + andcs pc, r0, r3, lsr #23 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, lsl #22 │ │ │ │ eorscs pc, fp, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfe08a4fe │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + blx 0xfe68a4fe │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, r4, r0, asr #4 │ │ │ │ + addscc pc, r4, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b06 │ │ │ │ vqsub.s64 d1, d24, d2 │ │ │ │ - svclt 0x0000f92f │ │ │ │ - eorseq r2, r4, ip, ror #13 │ │ │ │ - eorseq r2, r4, r0, ror r7 │ │ │ │ - ldrsbteq r2, [r4], -r4 │ │ │ │ - eorseq r2, r4, r4, asr #14 │ │ │ │ - mlaseq r4, ip, r7, r2 │ │ │ │ + svclt 0x0000f947 │ │ │ │ + eorseq r2, r4, ip, lsl r7 │ │ │ │ + eorseq r2, r4, r0, lsr #15 │ │ │ │ + eorseq r2, r4, r4, lsl #14 │ │ │ │ + eorseq r2, r4, r4, ror r7 │ │ │ │ + eorseq r2, r4, ip, asr #15 │ │ │ │ tstlt fp, r3, asr r8 │ │ │ │ strb r6, [fp, #-2130]! @ 0xfffff7ae │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba4f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r0, ror #31 │ │ │ │ @ instruction: 0xee1d4918 │ │ │ │ @@ -63210,29 +63210,29 @@ │ │ │ │ mlagt r4, sp, r8, pc @ │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ stcls 0, cr12, [sl], {4} │ │ │ │ mlagt ip, sp, r8, pc @ │ │ │ │ @ instruction: 0xf8cd9402 │ │ │ │ stcls 0, cr12, [ip], {12} │ │ │ │ mcr2 7, 1, pc, cr8, cr14, {7} @ │ │ │ │ - mvneq pc, #536870916 @ 0x20000004 │ │ │ │ + tstpne r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r2], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8934628 │ │ │ │ ldrdlt r1, [r5], -r8 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0000e79a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba5000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r0 │ │ │ │ ldmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ strmi r3, [r5], -r4, lsl #8 │ │ │ │ @ instruction: 0xff4cf7fd │ │ │ │ - mvneq pc, #536870916 @ 0x20000004 │ │ │ │ + tstpne r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [r3], #-1570 @ 0xfffff9de │ │ │ │ @ instruction: 0xf8934628 │ │ │ │ pop {r3, r4, r6, r7, r8, r9, ip} │ │ │ │ @ instruction: 0xe77f4038 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba5034 │ │ │ │ @@ -63248,15 +63248,15 @@ │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ b 0x108ece4 │ │ │ │ cps #3 │ │ │ │ strbvs r0, [r5], #1284 @ 0x504 │ │ │ │ bcc 0x17da90 │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ - mvneq pc, #536870916 @ 0x20000004 │ │ │ │ + tstpne r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi r7, [r3], #-2145 @ 0xfffff79f │ │ │ │ bicspl pc, r8, #9633792 @ 0x930000 │ │ │ │ stmdavs r2!, {r0, r3, r5, r8, ip, sp, pc}^ │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdbmi r8, {r2, r3, r4, r5, r7, sl, sp, lr, pc} │ │ │ │ @@ -63376,15 +63376,15 @@ │ │ │ │ andmi lr, r0, #208, 18 @ 0x340000 │ │ │ │ msreq CPSR_f, r4, lsl #2 │ │ │ │ svclt 0x00984291 │ │ │ │ vhadd.s8 d6, d0, d1 │ │ │ │ eorcs r8, r8, #-2147483636 @ 0x8000000c │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ vcgt.s16 d25, d11, d3 │ │ │ │ - cdpvs 13, 14, cr14, cr9, cr8, {0} │ │ │ │ + cdpvs 13, 14, cr14, cr9, cr0, {1} │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ addcs pc, r0, r5, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ andvs r9, ip, r3, lsl #22 │ │ │ │ msreq CPSR_s, r4, lsl #2 │ │ │ │ tsteq r1, r9, ror #13 │ │ │ │ andhi pc, r4, r4, asr #17 │ │ │ │ @@ -63462,15 +63462,15 @@ │ │ │ │ movwmi lr, #2512 @ 0x9d0 │ │ │ │ eoreq pc, r8, #4, 2 │ │ │ │ svclt 0x0098429a │ │ │ │ vhadd.s8 d6, d0, d2 │ │ │ │ eorcs r8, r8, #141 @ 0x8d │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ strmi lr, [r6, -r7, asr #20] │ │ │ │ - mrrc 2, 5, pc, sl, cr11 @ │ │ │ │ + ldcl 2, cr15, [r2], #-364 @ 0xfffffe94 │ │ │ │ @ instruction: 0xf0476eeb │ │ │ │ vst1.16 {d20}, [r7 :128], r3 │ │ │ │ andsvs r1, ip, r0, lsl #15 │ │ │ │ msreq CPSR_s, #4, 2 │ │ │ │ @ instruction: 0xf88466eb │ │ │ │ @ instruction: 0xf8c49000 │ │ │ │ rscvs r8, r6, r4 │ │ │ │ @@ -63482,19 +63482,19 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf5b28ff0 │ │ │ │ andsle r6, r3, r0, lsl #31 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ svcge 0x0009f43f │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0xcce6e0 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ vhsub.s8 d0, d16, d26 │ │ │ │ - stmdacs r4, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r4, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr15, {1} │ │ │ │ strmi r4, [r2], -r3, lsl #5 │ │ │ │ @ instruction: 0x4603bf38 │ │ │ │ b 0x1247e14 │ │ │ │ strbtvs r4, [r8], #1542 @ 0x606 │ │ │ │ strbtmi pc, [r3], -r6, asr #32 @ │ │ │ │ strne pc, [r0], r6, asr #8 │ │ │ │ @@ -63534,15 +63534,15 @@ │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ blls 0x14cae4 │ │ │ │ strb r4, [r6], r4, lsl #12 │ │ │ │ @ instruction: 0xf7ff2128 │ │ │ │ @ instruction: 0x4604f9fd │ │ │ │ svclt 0x0000e76d │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrsbteq r2, [r4], -r4 │ │ │ │ + eorseq r2, r4, r4, lsl #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], pc, lsl #1 │ │ │ │ strcs r4, [r0], #-2862 @ 0xfffff4d2 │ │ │ │ ldrmi r4, [r7], -r9, lsl #13 │ │ │ │ @@ -63586,15 +63586,15 @@ │ │ │ │ stcls 3, cr8, [r7], {240} @ 0xf0 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r3, [r3], -r2, lsl #4 │ │ │ │ ldrtmi r9, [sl], -r5, lsl #18 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fc9400 │ │ │ │ @ instruction: 0xe7e0fc95 │ │ │ │ - stc2 2, cr15, [r8, #432]! @ 0x1b0 │ │ │ │ + stc2l 2, cr15, [r8, #432] @ 0x1b0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x461fb090 │ │ │ │ @ instruction: 0x46884b33 │ │ │ │ @@ -63644,15 +63644,15 @@ │ │ │ │ stcls 6, cr4, [r7], {50} @ 0x32 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi lr, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd9905 │ │ │ │ strls ip, [r0], #-12 │ │ │ │ mrc2 7, 0, pc, cr6, cr11, {7} │ │ │ │ vaba.s32 q15, q14, │ │ │ │ - svclt 0x0000fd35 │ │ │ │ + svclt 0x0000fd55 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r7], -lr, lsl #1 │ │ │ │ blmi 0xc1fd2c │ │ │ │ @@ -63698,15 +63698,15 @@ │ │ │ │ andls r4, r3, sl, lsr r6 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf04f3c00 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ blx 0xfee0c56a │ │ │ │ vaba.s32 q15, q14, │ │ │ │ - svclt 0x0000fcc9 │ │ │ │ + svclt 0x0000fce9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4616b091 │ │ │ │ blmi 0xddfe04 │ │ │ │ @@ -63759,15 +63759,15 @@ │ │ │ │ strtmi r9, [r8], -r7, lsl #24 │ │ │ │ @ instruction: 0xf04f9302 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9400 │ │ │ │ ldrb pc, [sp, pc, lsr #26] @ │ │ │ │ - mcrr2 2, 6, pc, lr, cr12 @ │ │ │ │ + stc2l 2, cr15, [lr], #-432 @ 0xfffffe50 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ @ instruction: 0xf1a14bad │ │ │ │ @@ -64003,15 +64003,15 @@ │ │ │ │ @ instruction: 0x4652b23b │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ addseq r4, fp, r9, asr #12 │ │ │ │ @ instruction: 0x97104658 │ │ │ │ movwcs r4, #220 @ 0xdc │ │ │ │ ldrls fp, [r1], #-740 @ 0xfffffd1c │ │ │ │ vmax.s32 q15, q6, q13 │ │ │ │ - @ instruction: 0xf89dfa67 │ │ │ │ + @ instruction: 0xf89dfa87 │ │ │ │ @ instruction: 0x46523010 │ │ │ │ strbmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrbmi r9, [r8], -r3, lsl #22 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ blx 0xfef8ca42 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ @@ -64111,20 +64111,20 @@ │ │ │ │ tstcs lr, sl, lsr #12 │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ sbfx pc, r5, #21, #28 │ │ │ │ @ instruction: 0xf7fa9303 │ │ │ │ stmdbvc r5!, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r3, lsl #22]! │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0x10f0b4 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1ff3230 │ │ │ │ - svclt 0x0000fbfd │ │ │ │ - eorseq r2, r4, ip, ror #15 │ │ │ │ + svclt 0x0000fc15 │ │ │ │ + eorseq r2, r4, ip, lsl r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba5e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmdbvc fp, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ stceq 0, cr15, [r7], {3} │ │ │ │ @@ -64159,20 +64159,20 @@ │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ bl 0xa04e8 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #3 │ │ │ │ strls r6, [r0, -r9, lsl #17] │ │ │ │ strtmi r4, [r1], -sl, lsl #12 │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ ldrdcs lr, [r0], -r3 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbscs pc, r9, #268435460 @ 0x10000004 │ │ │ │ - blx 0xfe78b4c2 │ │ │ │ - ldrshteq r2, [r4], -r8 │ │ │ │ + blx 0xfed8b4c2 │ │ │ │ + eorseq r2, r4, r8, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba5ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ mulgt r1, r1, r8 │ │ │ │ svceq 0x0001f1bc │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ @@ -64213,20 +64213,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ subvc r2, fp, r3, lsl #6 │ │ │ │ movwcs lr, #2036 @ 0x7f4 │ │ │ │ ldrb r7, [r1, fp, asr #32]! │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0x10f24c │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1ff224b │ │ │ │ - svclt 0x0000fb31 │ │ │ │ - ldrshteq r2, [r4], -r8 │ │ │ │ + svclt 0x0000fb49 │ │ │ │ + eorseq r2, r4, r8, lsr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r7], -r9, lsl #1 │ │ │ │ @ instruction: 0x46844a3e │ │ │ │ @ instruction: 0xf04f483e │ │ │ │ @@ -64260,19 +64260,19 @@ │ │ │ │ ldrmi sp, [lr, #2582] @ 0xa16 │ │ │ │ @ instruction: 0xf10ad1e9 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ blcs 0xd163c │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdaeq r1, {r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl fp │ │ │ │ rscscs pc, lr, #268435460 @ 0x10000004 │ │ │ │ - blx 0xff50b654 │ │ │ │ + blx 0xffb0b654 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ cmplt r2, r6, ror #12 │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ @ instruction: 0x466033ff │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ @ instruction: 0xf8d5fecb │ │ │ │ @@ -64286,19 +64286,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f32 q12, q14, q8 │ │ │ │ - svclt 0x0000f831 │ │ │ │ + svclt 0x0000f851 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r2, r4, r4, lsl #16 │ │ │ │ + eorseq r2, r4, r4, lsr r8 │ │ │ │ addseq r6, r6, #168, 26 @ 0x2a00 │ │ │ │ - eorseq r2, r4, r0, ror r8 │ │ │ │ + eorseq r2, r4, r0, lsr #17 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ b 0x8bb0f0 │ │ │ │ eorsmi r0, r3, r2, lsl #12 │ │ │ │ addsmi r4, lr, #24117248 @ 0x1700000 │ │ │ │ @@ -64359,41 +64359,41 @@ │ │ │ │ @ instruction: 0xf04fd0d4 │ │ │ │ @ instruction: 0x463a33ff │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ mcr2 7, 1, pc, cr2, cr15, {7} @ │ │ │ │ ldclne 7, cr14, [r3], #-816 @ 0xfffffcd0 │ │ │ │ blcs 0xd87d0 │ │ │ │ @ instruction: 0x4610d1da │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ blmi 0x4737dc │ │ │ │ sbcscs pc, r0, #268435460 @ 0x10000004 │ │ │ │ - blx 0x38b7e0 │ │ │ │ + blx 0x98b7e0 │ │ │ │ vld3.32 @ instruction: 0xf4a5fa95 │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ adcpl pc, r4, #4, 10 @ 0x1000000 │ │ │ │ bl 0x5b824 │ │ │ │ ldmdavs r1, {r1, r7, r9}^ │ │ │ │ adcsle r2, r1, r0, lsl #18 │ │ │ │ ldrbcc pc, [pc, #79]! @ 0x4f04f @ │ │ │ │ strls r4, [r0, #-1594] @ 0xfffff9c6 │ │ │ │ mcr2 7, 0, pc, cr0, cr15, {7} @ │ │ │ │ vabd.s32 d30, d27, d26 │ │ │ │ - svclt 0x0000ff81 │ │ │ │ - eorseq r2, r4, r4, lsl #16 │ │ │ │ + svclt 0x0000ffa1 │ │ │ │ + eorseq r2, r4, r4, lsr r8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, #168, 26 @ 0x2a00 │ │ │ │ - eorseq r2, r4, r4, lsl #17 │ │ │ │ + ldrhteq r2, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs r4, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xb12c4605 │ │ │ │ stmdavs r4!, {r5, r9, sl, lr} │ │ │ │ - mrc2 1, 7, pc, cr14, cr0, {7} │ │ │ │ + @ instruction: 0xff16f1f0 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmib r5, {r2, r3, r5, r6, r7, sp, lr}^ │ │ │ │ @ instruction: 0x612c0100 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @@ -64403,27 +64403,27 @@ │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r3], pc, lsl #1 │ │ │ │ ldrmi r4, [r4], -r8, lsl #13 │ │ │ │ @ instruction: 0xf6452100 │ │ │ │ @ instruction: 0xf6480240 │ │ │ │ vmla.i d17, d0, d0[2] │ │ │ │ vqadd.s16 d18, d26, d6 │ │ │ │ - vadd.f32 d30, d0, d2 │ │ │ │ + vmla.f32 d30, d0, d10 │ │ │ │ vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7fa0092 │ │ │ │ stmiami r5, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf7fa48c4 │ │ │ │ stmiami r4, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stc2 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf7fa48c3 │ │ │ │ stmiami r3, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stc2 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf1192010 │ │ │ │ - @ instruction: 0xf646ffe7 │ │ │ │ + @ instruction: 0xf646ffff │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ vrshr.u64 d18, d6, #64 │ │ │ │ @ instruction: 0xf64f4340 │ │ │ │ andls r7, r9, #65280 @ 0xff00 │ │ │ │ vmov.i32 d23, #131 @ 0x00000083 │ │ │ │ @ instruction: 0xf8823300 │ │ │ │ vqadd.s8 d19, d21, d4 │ │ │ │ @@ -64588,38 +64588,38 @@ │ │ │ │ blx 0xd774e │ │ │ │ movwcc r6, #4099 @ 0x1003 │ │ │ │ ldmibvs r3!, {r0, r1, r4, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61b33301 │ │ │ │ stmib r7, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s16 d19, d10, d23 │ │ │ │ - @ instruction: 0x4603eb90 │ │ │ │ + strmi lr, [r3], -r8, lsr #23 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldmdavs ip, {r3, r4, r6, r9, sl, lr} │ │ │ │ ldrbtmi pc, [pc], #-1028 @ 0x4f374 @ │ │ │ │ streq pc, [r6], #-68 @ 0xffffffbc │ │ │ │ ldmdbvc ip, {r2, r3, r4, sp, lr} │ │ │ │ streq pc, [r2], #-869 @ 0xfffffc9b │ │ │ │ vand d23, d5, d12 │ │ │ │ - vmls.i d18, d0, d0[3] │ │ │ │ + vmvn.i32 q9, #786432 @ 0x000c0000 │ │ │ │ orrsvs r0, ip, r2, lsr r4 │ │ │ │ @ instruction: 0xf8c71b9b │ │ │ │ blvs 0xd1b624 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ andlt r6, pc, r3, lsr r3 @ │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmiblt r2, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umullseq r0, r2, r4, r0 │ │ │ │ addseq r0, r2, r8, lsl r1 │ │ │ │ umullseq r0, r2, ip, r1 │ │ │ │ addseq r0, r2, r0, lsr #4 │ │ │ │ addseq r0, r2, r4, lsr #5 │ │ │ │ - mlaseq r4, r4, r8, r2 │ │ │ │ - eorseq r3, r4, r4, lsr #4 │ │ │ │ - eorseq r2, r4, r4, lsl #16 │ │ │ │ + eorseq r2, r4, r4, asr #17 │ │ │ │ + eorseq r3, r4, r4, asr r2 │ │ │ │ + eorseq r2, r4, r4, lsr r8 │ │ │ │ addseq r6, r6, #168, 26 @ 0x2a00 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ @ instruction: 0xf0067927 │ │ │ │ stmiavs r2!, {r0, r1, r2, r3, r8} │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ tstpeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, r7, ror #6 │ │ │ │ @@ -64688,19 +64688,19 @@ │ │ │ │ bfi r8, sl, #0, #14 │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r7, sl, r0, lsl #4 │ │ │ │ ldmdahi sl, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ bfi r8, sl, #0, #4 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0xa8f9b8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fe525f │ │ │ │ - ssub16mi pc, ip, fp @ │ │ │ │ + sadd8mi pc, ip, r3 @ │ │ │ │ str r4, [r1, r3, lsr #12] │ │ │ │ @ instruction: 0xf004789c │ │ │ │ blx 0x50552 │ │ │ │ stmiavc r4!, {r2, sl, sp, pc}^ │ │ │ │ streq pc, [pc], #-4 @ 0x4f51c │ │ │ │ strge pc, [r4], #-2816 @ 0xfffff500 │ │ │ │ strbteq r7, [pc], -r5, ror #17 │ │ │ │ @@ -64726,20 +64726,20 @@ │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ strls r4, [r3, #-1571] @ 0xfffff9dd │ │ │ │ @ instruction: 0xf04fe74a │ │ │ │ strcs r3, [r0, #-1791] @ 0xfffff901 │ │ │ │ bl 0x260ed0 │ │ │ │ strls r0, [r3, #-2310] @ 0xfffff6fa │ │ │ │ andcs lr, r0, r3, lsr r6 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ adcpl pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff2ef1fe │ │ │ │ - eorseq r3, r4, r4, lsr #4 │ │ │ │ + @ instruction: 0xff46f1fe │ │ │ │ + eorseq r3, r4, r4, asr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba67ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fe8 │ │ │ │ vrsra.s64 q10, q12, #64 │ │ │ │ umulllt r2, r2, r6, r3 @ │ │ │ │ ldmdavs r9, {r1, r9, sl, lr} │ │ │ │ @@ -64785,17 +64785,17 @@ │ │ │ │ stmib r4, {r5, r8, r9, ip, sp, lr}^ │ │ │ │ ldmib r4, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ eorcs r3, r8, #6 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blx 0xd677e │ │ │ │ mvnvs r4, r0 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - b 0x18bfe4 │ │ │ │ + b 0x78bfe4 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ - addcc pc, r0, #64, 4 │ │ │ │ + adcscc pc, r0, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ cmnpmi pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ movweq pc, #53315 @ 0xd043 @ │ │ │ │ stmdbvc r3, {r0, r1, sp, lr} │ │ │ │ vrhadd.u32 d22, d17, d2 │ │ │ │ tstvc r3, r2, lsl #6 │ │ │ │ mlane r4, r5, r8, pc @ │ │ │ │ @@ -64832,46 +64832,46 @@ │ │ │ │ stcvs 12, cr15, [r0, #772]! @ 0x304 │ │ │ │ @ instruction: 0x3612e9d4 │ │ │ │ @ instruction: 0x46311af6 │ │ │ │ blx 0x158b79e │ │ │ │ strmi r6, [r8], -r1, lsr #25 │ │ │ │ bvs 0xa7bb54 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #8 │ │ │ │ - blx 0x110bb8c │ │ │ │ + blx 0x170bb8c │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ bfieq r6, fp, #16, #12 │ │ │ │ strtmi sp, [r0], -r5, lsl #8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ @ instruction: 0xf11ab8d9 │ │ │ │ - @ instruction: 0x4605fc37 │ │ │ │ + strmi pc, [r5], -pc, asr #24 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ strdcs sp, [r1, -r3] │ │ │ │ vmin.s8 d20, d0, d19 │ │ │ │ - vsubl.s8 , d16, d8 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ vhsub.s32 d16, d11, d31 │ │ │ │ - ldmib r4, {r0, r1, r3, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ bcs 0x53fcc │ │ │ │ bne 0x150386c │ │ │ │ bne 0xfede101c │ │ │ │ @ instruction: 0xf7c446b0 │ │ │ │ strdlt pc, [r6, r1] │ │ │ │ - stmibcc r0!, {r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmibcc r0, {r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ stclvs 5, cr2, [r6] │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ ldmdbne r3!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ strcc r5, [r4, #-2422] @ 0xfffff68a │ │ │ │ vmax.s32 d25, d11, d0 │ │ │ │ - strmi pc, [r8, #2545]! @ 0x9f1 │ │ │ │ + strmi pc, [r8, #2577]! @ 0xa11 │ │ │ │ @ instruction: 0x4639d8f3 │ │ │ │ vhadd.s8 d18, d10, d10 │ │ │ │ - ldrtmi pc, [r8], -pc, lsr #24 @ │ │ │ │ - stc2 1, cr15, [sl], {26} │ │ │ │ + ldrtmi pc, [r8], -r7, asr #24 @ │ │ │ │ + stc2 1, cr15, [r2], #-104 @ 0xffffff98 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r2!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstcs lr, fp, lsl #4 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ blvs 0x94eb48 │ │ │ │ movwvs pc, #1091 @ 0x443 @ │ │ │ │ @@ -64889,28 +64889,28 @@ │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba6a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs r4, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xb12c4605 │ │ │ │ stmdavs r4!, {r5, r9, sl, lr} │ │ │ │ - blx 0x40bfde │ │ │ │ + blx 0xa0bfde │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ blvc 0x80aea0 │ │ │ │ rscvs r4, ip, r1, lsr #12 │ │ │ │ ldreq pc, [r0], r5, lsl #2 │ │ │ │ @ instruction: 0xf105612c │ │ │ │ stmibvs fp!, {r3, r4, r5, r6, sl} │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, r4, r5, lsl #2 │ │ │ │ stc 1, cr6, [r5, #940] @ 0x3ac │ │ │ │ vqdmulh.s16 d23, d10, d0 │ │ │ │ - @ instruction: 0xf854e920 │ │ │ │ + @ instruction: 0xf854e938 │ │ │ │ tstlt r8, r4, lsl #30 │ │ │ │ - @ instruction: 0xffc8f1e5 │ │ │ │ + @ instruction: 0xffe0f1e5 │ │ │ │ mvnsle r4, r6, lsr #5 │ │ │ │ movmi pc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf5056baa │ │ │ │ @ instruction: 0xf50541a4 │ │ │ │ cmnvs sl, #164 @ 0xa4 │ │ │ │ andcs r3, r0, #24 │ │ │ │ cmnvs sl, sl, ror #4 │ │ │ │ @@ -64935,20 +64935,20 @@ │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ movwcs lr, #59844 @ 0xe9c4 │ │ │ │ stmibvs r3!, {r3, r5, r9, sp} │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blx 0xd69da │ │ │ │ mvnvs r4, r0 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - ldm r6, {r1, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmia lr!, {r1, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ subhi r2, r2, r0, lsl #4 │ │ │ │ stmdbvc r2, {r0, r1, r8, r9, sp} │ │ │ │ vhadd.u32 d23, d3, d5 │ │ │ │ vhsub.s8 d16, d0, d2 │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ + vrsra.s64 d19, d16, #64 │ │ │ │ tstvc r2, pc, lsr #6 │ │ │ │ andcs r6, r1, #-1073741792 @ 0xc0000020 │ │ │ │ blvs 0x928978 │ │ │ │ tstmi r3, #170 @ 0xaa │ │ │ │ andcs r6, r0, r3, lsr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -64964,15 +64964,15 @@ │ │ │ │ smlabbcs r0, r8, r6, r4 │ │ │ │ stmdane r7!, {r2, r4, r5, r6, r8, fp, ip, lr} │ │ │ │ blx 0xea0c6 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ stmibvs r3!, {r0, r1, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ - ldm ip, {r1, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldm r4!, {r1, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ tstcs r2, r2, lsl #18 │ │ │ │ vmax.u32 d20, d1, d3 │ │ │ │ tstvc r2, r2, lsl #4 │ │ │ │ @ instruction: 0xf002793a │ │ │ │ stmdbcs r2, {r0, r1, r2, r8} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @@ -64990,21 +64990,21 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04283f0 │ │ │ │ teqvc sl, r0, lsl r2 │ │ │ │ bvs 0x8981ac │ │ │ │ eorvs r4, r1, #285212672 @ 0x11000000 │ │ │ │ ldrdcs lr, [r0], -sp │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andseq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 1, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ + ldc2 1, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, ip, lsr r2 │ │ │ │ + eorseq r3, r4, ip, ror #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrsbls pc, [ip, #-143] @ 0xffffff71 @ │ │ │ │ svchi 0x0070ee1d │ │ │ │ addslt r4, r5, r3, asr fp │ │ │ │ @@ -65015,65 +65015,65 @@ │ │ │ │ tstcs r0, r8 │ │ │ │ stmibvs r3!, {r1, r2, r5, fp, ip}^ │ │ │ │ andmi pc, r3, r2, lsl #22 │ │ │ │ mvnvs r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf50069a3 │ │ │ │ movwcc r7, #4102 @ 0x1006 │ │ │ │ vrhadd.s16 d22, d26, d19 │ │ │ │ - stmdbvc r3, {r3, r4, r5, fp, sp, lr, pc} │ │ │ │ + stmdbvc r3, {r4, r6, fp, sp, lr, pc} │ │ │ │ strmi r2, [r5], -r2, lsl #4 │ │ │ │ movweq pc, #9058 @ 0x2362 @ │ │ │ │ ldmdbvc r3!, {r0, r1, r8, ip, sp, lr} │ │ │ │ andeq pc, r7, #3 │ │ │ │ rsble r2, sp, r2, lsl #20 │ │ │ │ svclt 0x00082a03 │ │ │ │ bleq 0x8bb70 │ │ │ │ ldmib r4, {r0, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r6, lsl #6 │ │ │ │ @ instruction: 0x61a23201 │ │ │ │ blx 0xd82e6 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ @ instruction: 0xf50061e3 │ │ │ │ vhadd.s16 d23, d10, d6 │ │ │ │ - @ instruction: 0x4604e81a │ │ │ │ + @ instruction: 0x4604e832 │ │ │ │ subcs r2, r0, #2 │ │ │ │ stmdbvc r3!, {r8, sp} │ │ │ │ movweq pc, #9056 @ 0x2360 @ │ │ │ │ @ instruction: 0x7123a803 │ │ │ │ - stmda lr, {r1, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmda r6!, {r1, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ ldrbmi r7, [r2], -fp, lsr #18 │ │ │ │ stmdage r3, {r6, r8, sp} │ │ │ │ strvs lr, [r4, -r5, asr #19] │ │ │ │ biceq pc, r3, #-1409286143 @ 0xac000001 │ │ │ │ bleq 0xff34a3b8 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ movwcs r7, #4395 @ 0x112b │ │ │ │ @ instruction: 0xf10f806b │ │ │ │ - smlalbbcs pc, r0, r7, sl @ │ │ │ │ + @ instruction: 0x2140fa9f │ │ │ │ vadd.i8 d26, d0, d3 │ │ │ │ - vrshr.s64 d19, d24, #64 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ vst1.8 {d16-d19}, [fp :128] │ │ │ │ @ instruction: 0xf10f7ba0 │ │ │ │ - stmdage r3, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffb8c40e │ │ │ │ + stmdage r3, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stc2 2, cr15, [ip], {90} @ 0x5a │ │ │ │ movwcs r6, #4520 @ 0x11a8 │ │ │ │ stmiahi r3!, {r0, r1, r5, r6, pc} │ │ │ │ cmpcs r0, r2, asr r6 │ │ │ │ vld2.8 {d10-d11}, [r3], r3 │ │ │ │ smlsdcc r4, r2, r3, r7 │ │ │ │ bleq 0x14a3e8 │ │ │ │ cmnvs r7, r6, lsr #2 │ │ │ │ andlt pc, r4, r4, lsr #17 │ │ │ │ - blx 0x1a8bf04 │ │ │ │ + blx 0xfe08bf04 │ │ │ │ stmdage r3, {r6, r8, sp} │ │ │ │ - eorseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsbeq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - blx 0x1e0bf14 │ │ │ │ + blx 0xfe40bf14 │ │ │ │ vadd.i16 d26, d10, d3 │ │ │ │ - @ instruction: 0xf859fbcf │ │ │ │ + @ instruction: 0xf859fbef │ │ │ │ movvs r3, r8 │ │ │ │ blmi 0x516688 │ │ │ │ blls 0x529b54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sp, r0, lsl #6 │ │ │ │ tstcs r0, r5, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -65081,22 +65081,22 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ @ instruction: 0xf04f7133 │ │ │ │ bvs 0x912718 │ │ │ │ eorvs r3, r3, #134217728 @ 0x8000000 │ │ │ │ andcs lr, r0, sp, lsl #15 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ andseq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - stc2l 1, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ - @ instruction: 0xf9eef26b │ │ │ │ + ldc2l 1, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ + blx 0x40c4e0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r4, ip, lsr r2 │ │ │ │ + eorseq r3, r4, ip, ror #4 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 14, 1, cr4, cr13, cr8, {1} │ │ │ │ @ instruction: 0x46915f70 │ │ │ │ @@ -65104,15 +65104,15 @@ │ │ │ │ smlabbcs r0, r8, r6, r4 │ │ │ │ stmdane r7!, {r2, r4, r5, r6, r8, fp, ip, lr} │ │ │ │ blx 0xea2f6 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ stmibvs r3!, {r0, r1, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ - svc 0x0084f259 │ │ │ │ + svc 0x009cf259 │ │ │ │ tstcs r2, r2, lsl #18 │ │ │ │ vmax.u32 d20, d1, d3 │ │ │ │ tstvc r2, r2, lsl #4 │ │ │ │ @ instruction: 0xf002793a │ │ │ │ stmdbcs r2, {r0, r1, r2, r8} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @@ -65130,21 +65130,21 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04283f0 │ │ │ │ teqvc sl, r0, lsl r2 │ │ │ │ bvs 0x8983dc │ │ │ │ eorvs r4, r1, #285212672 @ 0x11000000 │ │ │ │ ldrdcs lr, [r0], -sp │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andseq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - stc2 1, cr15, [r4], {254} @ 0xfe │ │ │ │ + ldc2 1, cr15, [ip], {254} @ 0xfe │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, ip, lsr r2 │ │ │ │ + eorseq r3, r4, ip, ror #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xee1d4a5d │ │ │ │ addlt r3, r3, r0, ror pc │ │ │ │ stmdblt r9!, {r0, r2, r4, r6, r7, fp, ip, lr}^ │ │ │ │ @@ -65154,25 +65154,25 @@ │ │ │ │ svccs 0x0004f854 │ │ │ │ cmnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf5b33320 │ │ │ │ mvnsle r7, r0, lsl #30 │ │ │ │ strmi r4, [r6], -r8, lsl #13 │ │ │ │ vadd.i8 d2, d0, d5 │ │ │ │ vqadd.s8 d24, d19, d7 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ bl 0x110918 │ │ │ │ stmibvs r8!, {r7, r8, r9}^ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ @ instruction: 0xf1006f9f │ │ │ │ mvnvs r0, r1, lsl #6 │ │ │ │ addhi pc, r1, r0, lsl #5 │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ andpl pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - svc 0x000cf259 │ │ │ │ + svc 0x0024f259 │ │ │ │ strmi r7, [r4], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0632f01 │ │ │ │ addvc r0, r6, pc, ror r3 │ │ │ │ movweq pc, #9064 @ 0x2368 @ │ │ │ │ eorsle r7, ip, r3, lsl #2 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcle 0, cr7, [sp, #-780]! @ 0xfffffcf4 │ │ │ │ @@ -65181,15 +65181,15 @@ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mcrrne 9, 14, r6, r3, cr8 @ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ ble 0x17e844c │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ andpl pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - mcr 2, 7, pc, cr10, cr9, {2} @ │ │ │ │ + svc 0x0002f259 │ │ │ │ movweq pc, #12296 @ 0x3008 @ │ │ │ │ @ instruction: 0xf1088882 │ │ │ │ b 0x1291cc0 │ │ │ │ strbmi r2, [r7, #-771] @ 0xfffffcfd │ │ │ │ cmnpeq r8, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ rsbvc pc, r1, #570425344 @ 0x22000000 │ │ │ │ andeq pc, r3, #34 @ 0x22 │ │ │ │ @@ -65228,23 +65228,23 @@ │ │ │ │ andlt r3, r3, ip, lsl r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf50583f0 │ │ │ │ @ instruction: 0xf06f40ad │ │ │ │ eorscc r0, r8, r1, lsl #2 │ │ │ │ - @ instruction: 0xff3cf26a │ │ │ │ + @ instruction: 0xff5cf26a │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0x150234 │ │ │ │ andvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1fe9000 │ │ │ │ - svclt 0x0000fb3d │ │ │ │ + svclt 0x0000fb55 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r0, ror r2 │ │ │ │ + eorseq r3, r4, r0, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba6f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r1, -r8] │ │ │ │ @ instruction: 0xf7ff2000 │ │ │ │ bmi 0x20fa58 │ │ │ │ svccc 0x0070ee1d │ │ │ │ @@ -65401,20 +65401,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0x1104e0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fe02e6 │ │ │ │ - svclt 0x0000f9e7 │ │ │ │ - eorseq r3, r4, r8, lsl #5 │ │ │ │ + svclt 0x0000f9ff │ │ │ │ + ldrhteq r3, [r4], -r8 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs fp, [r0, #-143] @ 0xffffff71 │ │ │ │ ldrmi r4, [r4], -r9, lsl #13 │ │ │ │ @@ -65489,19 +65489,19 @@ │ │ │ │ stmdbcs r1, {r0, r2, r8, fp, ip, sp} │ │ │ │ ldrtmi sp, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xe7e06035 │ │ │ │ orrvs r2, r4, r1, lsl #2 │ │ │ │ smlatbcs r0, r4, r7, lr │ │ │ │ stmdbcs r0, {r1, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, asr #22 │ │ │ │ addcs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf936f1fe │ │ │ │ + @ instruction: 0xf94ef1fe │ │ │ │ stc2 0, cr15, [ip], {12} │ │ │ │ @ instruction: 0xf8dde7bf │ │ │ │ @ instruction: 0x46d98014 │ │ │ │ bl 0x263a88 │ │ │ │ cdp 1, 1, cr0, cr13, cr1, {4} │ │ │ │ blls 0x15bf68 │ │ │ │ ldmpl r3!, {r0, r1, r3, r7, r8, sp, lr} │ │ │ │ @@ -65532,40 +65532,40 @@ │ │ │ │ andlt sp, pc, r7, lsr r1 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andeq pc, r8, r1, lsl #2 │ │ │ │ - blx 0x140ca2e │ │ │ │ + blx 0x1a0ca2e │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ strbmi sl, [r8], -r5, lsr #30 │ │ │ │ blx 0xff88e21e │ │ │ │ andeq pc, r8, r9, lsl #2 │ │ │ │ vrhadd.s8 d2, d0, d1 │ │ │ │ - @ instruction: 0xe71bfc3f │ │ │ │ + @ instruction: 0xe71bfc57 │ │ │ │ andne pc, r8, r8, asr #17 │ │ │ │ andscc pc, ip, #13828096 @ 0xd30000 │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ andhi pc, r0, r3, asr #17 │ │ │ │ movweq pc, #33032 @ 0x8108 @ │ │ │ │ @ instruction: 0xf50158b1 │ │ │ │ @ instruction: 0xf8c141a0 │ │ │ │ @ instruction: 0xe7bd321c │ │ │ │ ldr r4, [r9, r2, ror #13] │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0x1d0730 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fe2264 │ │ │ │ - vtst.32 d31, d26, d31 │ │ │ │ - svclt 0x0000fe47 │ │ │ │ + vtst.32 , q13, │ │ │ │ + svclt 0x0000fe67 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r0, lsr #5 │ │ │ │ + ldrsbteq r3, [r4], -r0 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65592,21 +65592,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - @ instruction: 0xf868f1fe │ │ │ │ + @ instruction: 0xf880f1fe │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r8, lsl #5 │ │ │ │ + ldrhteq r3, [r4], -r8 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65633,21 +65633,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - @ instruction: 0xf816f1fe │ │ │ │ + @ instruction: 0xf82ef1fe │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r8, lsl #5 │ │ │ │ + ldrhteq r3, [r4], -r8 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65674,21 +65674,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - @ instruction: 0xffc4f1fd │ │ │ │ + @ instruction: 0xffdcf1fd │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r8, lsl #5 │ │ │ │ + ldrhteq r3, [r4], -r8 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65715,21 +65715,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - @ instruction: 0xff72f1fd │ │ │ │ + @ instruction: 0xff8af1fd │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r8, lsl #5 │ │ │ │ + ldrhteq r3, [r4], -r8 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65756,83 +65756,83 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - @ instruction: 0xff20f1fd │ │ │ │ + @ instruction: 0xff38f1fd │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r8, lsl #5 │ │ │ │ + ldrhteq r3, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba77cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 14, r0, fp, cr0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ stmib sp, {r2, r5, r6, fp, ip, lr}^ │ │ │ │ bl 0x1591ec │ │ │ │ svcvs 0x00de0380 │ │ │ │ stmdbge r2, {r1, r2, r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1e44630 │ │ │ │ - strmi pc, [r3], -r7, lsl #25 │ │ │ │ + @ instruction: 0x4603fc9f │ │ │ │ @ instruction: 0x4618b1f0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf645bd70 │ │ │ │ - vmla.f d23, d0, d1[7] │ │ │ │ + vsra.s64 d23, d13, #64 │ │ │ │ @ instruction: 0xf6450123 │ │ │ │ - vaddl.s8 , d16, d5 │ │ │ │ + vshr.s64 d23, d21, #64 │ │ │ │ movwls r0, #4131 @ 0x1023 │ │ │ │ - blx 0xff18cdb0 │ │ │ │ + blx 0xff78cdb0 │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ ldrbvs sl, [r8, r2, lsl #18] │ │ │ │ @ instruction: 0xf1e44630 │ │ │ │ - strmi pc, [r3], -r9, ror #24 │ │ │ │ + strmi pc, [r3], -r1, lsl #25 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mcrrne 9, 14, r6, r2, cr0 @ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ ble 0x1668dc8 │ │ │ │ ldrmi r2, [r9], -r8, lsr #4 │ │ │ │ andmi pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - b 0x70cfb4 │ │ │ │ + b 0xd0cfb4 │ │ │ │ strmi r2, [r3], -r1, lsl #26 │ │ │ │ eoreq pc, r8, #79 @ 0x4f │ │ │ │ stmdbvc r1, {r1, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fb2ea │ │ │ │ vhadd.u32 d16, d2, d0 │ │ │ │ @ instruction: 0xf0010007 │ │ │ │ @ instruction: 0xf0610178 │ │ │ │ tstvc r9, fp, ror r1 │ │ │ │ vmin.u32 d20, d2, d9 │ │ │ │ subshi r2, r8, pc │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2529] @ 0xfffff61f │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @ instruction: 0xf1e49301 │ │ │ │ - blls 0xcfb48 │ │ │ │ + blls 0xcfba8 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mcrrne 9, 14, r6, r8, cr1 @ │ │ │ │ svcvc 0x0000f5b1 │ │ │ │ ble 0x8e8e2c │ │ │ │ strmi pc, [r1], #-2818 @ 0xfffff4fe │ │ │ │ movwls r2, #4352 @ 0x1100 │ │ │ │ andvc pc, r6, r4, lsl #10 │ │ │ │ - stmib r4!, {r0, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmib ip!, {r0, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1039b01 │ │ │ │ ldmdbvc sl, {r3, r8} │ │ │ │ @ instruction: 0xf002805d │ │ │ │ @ instruction: 0xf0620278 │ │ │ │ tstvc sl, fp, ror r2 │ │ │ │ stmhi r2, {r0, r2, r6, pc} │ │ │ │ rsbvc pc, r1, #570425344 @ 0x22000000 │ │ │ │ @@ -65841,15 +65841,15 @@ │ │ │ │ ldmib sp, {r1, r7, pc}^ │ │ │ │ stmib r3, {r1, r9}^ │ │ │ │ tstvs sl, #536870912 @ 0x20000000 │ │ │ │ cmpvs sl, #55050240 @ 0x3480000 │ │ │ │ @ instruction: 0xf504e7c6 │ │ │ │ @ instruction: 0xf06f40ad │ │ │ │ eorscc r0, r8, r1, lsl #2 │ │ │ │ - blx 0x1d0d0a8 │ │ │ │ + blx 0xfe50d0a8 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba790c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46020ff8 │ │ │ │ ldrbne r2, [r3, r0] │ │ │ │ @ instruction: 0xff54f7ff │ │ │ │ @@ -66058,23 +66058,23 @@ │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ smlsdls r1, r8, r4, r4 │ │ │ │ addcs r9, r0, r0 │ │ │ │ ldc2l 0, cr15, [r0, #-104] @ 0xffffff98 │ │ │ │ ldrbmi r5, [r8], #-2344 @ 0xfffff6d8 │ │ │ │ blx 0xfe80ea58 │ │ │ │ andcs lr, r0, r3, lsr r7 │ │ │ │ - cmppcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - stc2l 1, cr15, [r4], {253} @ 0xfd │ │ │ │ - blx 0x138d420 │ │ │ │ + ldc2l 1, cr15, [ip], {253} @ 0xfd │ │ │ │ + blx 0x1b8d420 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrhteq r3, [r4], -r0 │ │ │ │ + eorseq r3, r4, r0, ror #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba7c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp, #-960] @ 0xfffffc40 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ strbtmi r5, [r1], #-2345 @ 0xfffff6d7 │ │ │ │ @@ -66107,15 +66107,15 @@ │ │ │ │ @ instruction: 0xf646003a │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ stmdacs ip, {r1, r2, r4, r7, r8, sp}^ │ │ │ │ umullsne pc, r4, r1, r8 @ │ │ │ │ ldmdacs r0, {r0, r1, r3, r5, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ sbchi pc, r3, r0, lsl #4 │ │ │ │ vrhadd.s8 , q1, │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ bl 0x90ffc │ │ │ │ @ instruction: 0xf8d10180 │ │ │ │ stmdavs r8, {r2, r4, r6, r7, ip} │ │ │ │ @ instruction: 0xf0001c84 │ │ │ │ stmdacs r0, {r1, r2, r5, r6, r7, pc} │ │ │ │ tstcs r0, fp, lsl sl │ │ │ │ andlt r4, r2, r8, lsl #12 │ │ │ │ @@ -66199,19 +66199,19 @@ │ │ │ │ andsmi r4, r3, r2, lsl #1 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ cmncs r8, #376 @ 0x178 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ blcs 0x60cd8 │ │ │ │ svcge 0x0073f47f │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0x891158 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fd2226 │ │ │ │ - stmdacs sl!, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdacs sl!, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdacc fp!, {r0, r1, r4, r5, r8, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf63f2814 │ │ │ │ andcs sl, r1, #392 @ 0x188 │ │ │ │ orrvc pc, r7, #82837504 @ 0x4f00000 │ │ │ │ movweq pc, #37568 @ 0x92c0 @ │ │ │ │ andsmi r4, r3, r2, lsl #1 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @@ -66234,15 +66234,15 @@ │ │ │ │ stmdavs r9, {r0, r1, r3, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @ instruction: 0x47a04611 │ │ │ │ ldmdacs r2, {r0, r1, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcge 0x0030f63f │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ str sl, [lr, -r2, lsl #30] │ │ │ │ - eorseq r3, r4, r4, asr #5 │ │ │ │ + ldrshteq r3, [r4], -r4 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ svclt 0x0000b985 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @@ -66269,15 +66269,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d10, d0 │ │ │ │ - svclt 0x0000f8b1 │ │ │ │ + svclt 0x0000f8d1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba7fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ stcls 3, cr9, [r7], {-0} │ │ │ │ @@ -66292,15 +66292,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d10, d0 │ │ │ │ - svclt 0x0000f883 │ │ │ │ + svclt 0x0000f8a3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrdgt pc, [r8], #-143 @ 0xffffff71 │ │ │ │ blls 0x275a28 │ │ │ │ @@ -66316,15 +66316,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d10, d0 │ │ │ │ - svclt 0x0000f853 │ │ │ │ + svclt 0x0000f873 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrdgt pc, [ip], #-143 @ 0xffffff71 │ │ │ │ blls 0x275a88 │ │ │ │ @@ -66341,15 +66341,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d10, d0 │ │ │ │ - svclt 0x0000f821 │ │ │ │ + svclt 0x0000f841 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba80dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrsbgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ blls 0x2f5aec │ │ │ │ @@ -66366,16 +66366,16 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f32 d27, d9, d0 │ │ │ │ - svclt 0x0000ffed │ │ │ │ + vmls.f32 d27, d10, d0 │ │ │ │ + svclt 0x0000f80d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrsbgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ blls 0x2f5b54 │ │ │ │ @@ -66394,100 +66394,100 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d9, d0 │ │ │ │ - svclt 0x0000ffb7 │ │ │ │ + svclt 0x0000ffd7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ blmi 0xfef7d278 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ tstcs r0, sp, lsl #16 │ │ │ │ addcs r9, r0, #-1610612736 @ 0xa0000000 │ │ │ │ @ instruction: 0x932d681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldcl 2, cr15, [r8, #-352] @ 0xfffffea0 │ │ │ │ + ldcl 2, cr15, [r0, #-352]! @ 0xfffffea0 │ │ │ │ movmi pc, #4, 10 @ 0x1000000 │ │ │ │ andscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ blcs 0x75bf0 │ │ │ │ rscshi pc, r7, r0 │ │ │ │ - bcs 0x8e91c │ │ │ │ + bcs 0xc8e91c │ │ │ │ beq 0xc4daec │ │ │ │ @ instruction: 0xf64346a0 │ │ │ │ - vmov.i64 , #0x00000000ff000000 │ │ │ │ + vmull.p8 , d16, d24 │ │ │ │ @ instruction: 0xf8cd0e34 │ │ │ │ blls 0x18908c │ │ │ │ mullt r0, r3, r8 │ │ │ │ svceq 0x0049f1bb │ │ │ │ addshi pc, lr, #0 │ │ │ │ svceq 0x0002f1bb │ │ │ │ adcshi pc, lr, #0 │ │ │ │ stmdbls r9, {r2, r3, r8, r9, sp} │ │ │ │ vqrdmulh.s d15, d11, d3 │ │ │ │ stmiapl fp, {r1, r3, r6, r7, fp, ip}^ │ │ │ │ @ instruction: 0x06d08912 │ │ │ │ rschi pc, sl, r0, asr #2 │ │ │ │ andcs r9, r4, r4, lsl #20 │ │ │ │ ldmvc r4, {r0, r8, sp} │ │ │ │ - andmi pc, r0, #64, 4 │ │ │ │ + eorsmi pc, r0, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00882c02 │ │ │ │ adcmi r3, r0, r2, lsl #24 │ │ │ │ sbceq fp, r0, r0, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r0 │ │ │ │ - ldc2 2, cr15, [lr, #420] @ 0x1a4 │ │ │ │ + ldc2 2, cr15, [lr, #420]! @ 0x1a4 │ │ │ │ strbvc lr, [r0, #2592]! @ 0xa20 │ │ │ │ movwcs r9, #51721 @ 0xca09 │ │ │ │ movwcs pc, #47875 @ 0xbb03 @ │ │ │ │ ldmdbvc sl, {r0, r3, r4, r8, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0x9105799b │ │ │ │ stmdbcs r0, {r3, r8, r9, ip, pc} │ │ │ │ rsbhi pc, lr, #0 │ │ │ │ vqdmulh.s d25, d15, d4 │ │ │ │ - vbic.i16 d22, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, fp}^ │ │ │ │ @ instruction: 0xf103b206 │ │ │ │ vaba.s8 d16, d0, d4 │ │ │ │ - @ instruction: 0xf2c03bfc │ │ │ │ + vqdmlsl.s q10, d0, d28 │ │ │ │ strcs r0, [r0], #-2865 @ 0xfffff4cf │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ ldrbmi pc, [fp], -r3, lsr #23 @ │ │ │ │ strbmi r9, [sl], -r0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - ldc2l 2, cr15, [r4, #-420]! @ 0xfffffe5c │ │ │ │ + ldc2 2, cr15, [r4, #420] @ 0x1a4 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ adcmi r4, r3, #221249536 @ 0xd300000 │ │ │ │ ldmib sp, {r1, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ cmplt sl, #1610612736 @ 0x60000000 │ │ │ │ movwls r1, #26899 @ 0x6913 │ │ │ │ vqdmulh.s d25, d0, d4 │ │ │ │ - @ instruction: 0xf2c039fc │ │ │ │ + vqdmlal.s q10, d0, d28 │ │ │ │ @ instruction: 0xf8cd0931 │ │ │ │ @ instruction: 0xf103b02c │ │ │ │ vaba.s8 d16, d15, d4 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ bl 0x211d9c │ │ │ │ movwls r0, #30596 @ 0x7784 │ │ │ │ svclt 0x000c2c00 │ │ │ │ ldrbmi r4, [r3], fp, asr #13 │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ blx 0x1e0f0ca │ │ │ │ andls r4, r0, fp, asr r6 │ │ │ │ bls 0x2194f4 │ │ │ │ vmin.s32 d20, d9, d16 │ │ │ │ - blls 0x210614 │ │ │ │ + blls 0x210694 │ │ │ │ stmdacs r0, {r0, sl, ip, sp} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xd1e7429c │ │ │ │ ldrdlt pc, [ip], -sp @ │ │ │ │ svceq 0x0031f1bb │ │ │ │ addshi pc, r1, r0, lsl #4 │ │ │ │ svceq 0x001ef1bb │ │ │ │ @@ -66500,46 +66500,46 @@ │ │ │ │ @ instruction: 0xf8533406 │ │ │ │ blcs 0x19d1c4 │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ tstcs r6, sp, asr sl │ │ │ │ strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ blx 0xa29e2 │ │ │ │ tstcs r1, r3, lsl #6 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - ldc2 2, cr15, [r8, #-420] @ 0xfffffe5c │ │ │ │ + ldc2 2, cr15, [r8, #-420]! @ 0xfffffe5c │ │ │ │ svclt 0x00a82800 │ │ │ │ blls 0x257210 │ │ │ │ ble 0x9e1bdc │ │ │ │ vqdmulh.s d25, d0, d4 │ │ │ │ - vqdmull.s q10, d0, d0[2] │ │ │ │ + vbic.i16 q10, #2048 @ 0x0800 │ │ │ │ @ instruction: 0xf8cd0b2f │ │ │ │ @ instruction: 0xf1038018 │ │ │ │ blls 0x2535c4 │ │ │ │ stmibeq r4, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ blne 0xff722208 │ │ │ │ - ldrbcc pc, [ip, r0, asr #4]! @ │ │ │ │ + strmi pc, [ip, -r0, asr #4]! │ │ │ │ ldreq pc, [r1, -r0, asr #5]! │ │ │ │ @ instruction: 0xf8594698 │ │ │ │ ldrbmi r3, [sl], -r4, lsl #30 │ │ │ │ mrscs r9, SP_irq │ │ │ │ svclt 0x000c2c00 │ │ │ │ @ instruction: 0x4653463b │ │ │ │ strcc r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ - ldc2l 2, cr15, [r2], #420 @ 0x1a4 │ │ │ │ + ldc2 2, cr15, [r2, #-420] @ 0xfffffe5c │ │ │ │ svclt 0x00a82800 │ │ │ │ strmi r1, [r0, #2093]! @ 0x82d │ │ │ │ @ instruction: 0xf8ddd1ed │ │ │ │ blls 0x2f1210 │ │ │ │ cmnle pc, r0, lsl #22 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0x4631813c │ │ │ │ vhadd.s8 d18, d9, d10 │ │ │ │ - blls 0x18f31c │ │ │ │ + blls 0x18f37c │ │ │ │ movwls r6, #18587 @ 0x489b │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ blmi 0xdfce24 │ │ │ │ blls 0xbab240 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, pc, fp, asr #5 │ │ │ │ @@ -66552,27 +66552,27 @@ │ │ │ │ bls 0x171b90 │ │ │ │ stmdbls r4, {r2, sl, sp} │ │ │ │ stmiavc r8, {r1, r4, r7, fp, ip, sp, lr}^ │ │ │ │ bcs 0xd962c │ │ │ │ bcc 0x101030 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #1 │ │ │ │ swpls r4, r4, [r1] │ │ │ │ - andmi pc, ip, #64, 4 │ │ │ │ + eorsmi pc, ip, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ tstcs r1, r4, lsr #4 │ │ │ │ strls r0, [r0], #-228 @ 0xffffff1c │ │ │ │ - stc2 2, cr15, [ip], #420 @ 0x1a4 │ │ │ │ + stc2l 2, cr15, [ip], {105} @ 0x69 │ │ │ │ strbvc lr, [r0, #2592]! @ 0xa20 │ │ │ │ @ instruction: 0xf1bbe70c │ │ │ │ vrecps.f32 q0, q0, q1 │ │ │ │ @ instruction: 0xf1bb817c │ │ │ │ vmax.f32 q8, q0, q7 │ │ │ │ stcne 0, cr8, [r3, #712]! @ 0x2c8 │ │ │ │ vpmax.s8 d25, d3, d4 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strcc r0, [r1], #-308 @ 0xfffffecc │ │ │ │ eorcs pc, r3, r2, asr r8 @ │ │ │ │ streq pc, [pc, -r2] │ │ │ │ movtcs pc, #9154 @ 0x23c2 @ │ │ │ │ orreq lr, r3, #1024 @ 0x400 │ │ │ │ teqpeq r8, r3 @ @ p-variant is OBSOLETE │ │ │ │ stmdacs r0, {r0, r1, r4, r8, fp} │ │ │ │ @@ -66584,328 +66584,328 @@ │ │ │ │ @ instruction: 0xf8d2018c │ │ │ │ @ instruction: 0xf8d121d8 │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, ip} │ │ │ │ bcs 0x80eec │ │ │ │ eorhi pc, r6, #64 @ 0x40 │ │ │ │ tstcs r1, r0, lsl #14 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ - vsubl.s8 q10, d0, d28 │ │ │ │ + vmov.i32 q10, #3072 @ 0x00000c00 │ │ │ │ strcs r0, [r1, -pc, lsr #4] │ │ │ │ - ldc2l 2, cr15, [r0], #-420 @ 0xfffffe5c │ │ │ │ + ldc2 2, cr15, [r0], {105} @ 0x69 │ │ │ │ svclt 0x00a82800 │ │ │ │ ldrb r1, [r6, -sp, lsr #16] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r3, [r4], -r8 │ │ │ │ + eorseq r3, r4, r8, lsl #8 │ │ │ │ vpadd.f32 d2, d0, d23 │ │ │ │ ldrtmi r8, [r1], -r2, lsr #4 │ │ │ │ strcc r2, [r1, #-32] @ 0xffffffe0 │ │ │ │ - @ instruction: 0xffd6f248 │ │ │ │ + @ instruction: 0xffeef248 │ │ │ │ mvnsle r2, r8, lsr #26 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ cmple r3, r0, lsl #24 │ │ │ │ blcs 0x77efc │ │ │ │ svcge 0x0073f43f │ │ │ │ blcs 0x77ef0 │ │ │ │ svcge 0x006ff43f │ │ │ │ ldrtmi r9, [r3], -r4, lsl #16 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ ldreq pc, [r0, -r0, lsl #2] │ │ │ │ stmdbvs r5, {sl, sp} │ │ │ │ - rsbmi pc, r0, r0, asr #4 │ │ │ │ + addsmi pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf828f248 │ │ │ │ + @ instruction: 0xf840f248 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ stclne 1, cr11, [fp], #-692 @ 0xfffffd4c │ │ │ │ rscshi pc, r0, r0 │ │ │ │ - adcseq pc, ip, #64, 4 │ │ │ │ + rsceq pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ tstcs r1, fp, lsr #12 │ │ │ │ vmin.s32 d20, d9, d16 │ │ │ │ - strcc pc, [r1], #-3125 @ 0xfffff3cb │ │ │ │ + strcc pc, [r1], #-3157 @ 0xfffff3ab │ │ │ │ @ instruction: 0xf43f45a3 │ │ │ │ ldrtmi sl, [r1], -lr, asr #30 │ │ │ │ stccs 0, cr2, [r1], {44} @ 0x2c │ │ │ │ vqadd.s8 d29, d8, d2 │ │ │ │ - ldrtmi pc, [r3], -pc, ror #28 @ │ │ │ │ + ldrtmi pc, [r3], -r7, lsl #29 @ │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ vshl.s8 d19, d1, d15 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q10, d16, d8 │ │ │ │ vhadd.s8 d16, d8, d30 │ │ │ │ - strmi pc, [r3, #2053]! @ 0x805 │ │ │ │ + strmi pc, [r3, #2077]! @ 0x81d │ │ │ │ svcge 0x003bf43f │ │ │ │ eorcs r4, ip, r1, lsr r6 │ │ │ │ mvnle r2, r1, lsl #24 │ │ │ │ vtst.8 q11, q4, │ │ │ │ - @ instruction: 0xe7d3fe5b │ │ │ │ + @ instruction: 0xe7d3fe73 │ │ │ │ @ instruction: 0xf04007a7 │ │ │ │ stmdbeq r4!, {r4, r7, r8, pc} │ │ │ │ @ instruction: 0x4633d0b6 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ - subsmi pc, r8, r0, asr #4 │ │ │ │ + addmi pc, r8, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strcs pc, [r8, fp, asr #12]! │ │ │ │ + ldrbcs pc, [r8, fp, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ vrshl.s8 d18, d0, d7 │ │ │ │ - and pc, r1, r7, ror #31 │ │ │ │ + strd pc, [r1], -pc @ │ │ │ │ stmdaeq r4!, {r0, r8, sl, ip, sp}^ │ │ │ │ svclt 0x005c07e1 │ │ │ │ stmdaeq r4!, {r0, r8, sl, ip, sp}^ │ │ │ │ strbeq sp, [r2, r1, lsl #8]! │ │ │ │ @ instruction: 0x462bd5f6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ vmin.s32 d20, d9, d16 │ │ │ │ - stmdaeq r4!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdaeq r4!, {r0, r1, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strcc sp, [r1, #-150] @ 0xffffff6a │ │ │ │ @ instruction: 0xf1abe7f3 │ │ │ │ blcs 0x920b8 │ │ │ │ sbchi pc, r6, r0, lsl #4 │ │ │ │ bls 0x158a40 │ │ │ │ @ instruction: 0xf8523401 │ │ │ │ blcs 0x41d448 │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - rscne pc, r0, #805306372 @ 0x30000004 │ │ │ │ + andscs pc, r0, #805306372 @ 0x30000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ rsbsle r2, sp, r0, lsl #20 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ vhsub.s32 d16, d9, d31 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ svceq 0x0005f1bb │ │ │ │ @ instruction: 0x81baf200 │ │ │ │ @ instruction: 0xf1ab2701 │ │ │ │ @ instruction: 0xf1bb0b03 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ vceq.f32 d26, d16, d28 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vsubw.s8 q10, q0, d28 │ │ │ │ tstlt r4, r1, lsr r3 │ │ │ │ stmdbls r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ ldrtmi r1, [r0], -r2, lsr #27 │ │ │ │ strcc r3, [r1], #-1793 @ 0xfffff8ff │ │ │ │ eorcs pc, r2, r1, asr r8 @ │ │ │ │ ldmdahi r2, {r0, r8, sp}^ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ - vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ + vmlal.s q10, d0, d0[6] │ │ │ │ vhsub.s32 d16, d9, d31 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stccs 6, cr14, [r7, #-580]! @ 0xfffffdbc │ │ │ │ svcge 0x003ff77f │ │ │ │ @ instruction: 0xf04007a3 │ │ │ │ stmdbeq r4!, {r1, r2, r3, r4, r8, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf1bbe78b │ │ │ │ @ instruction: 0xf0400f05 │ │ │ │ bls 0x171a34 │ │ │ │ @ instruction: 0xf8521da3 │ │ │ │ @ instruction: 0xf0033023 │ │ │ │ stmdbcs r0!, {r4, r5, r8} │ │ │ │ msrhi CPSR_fs, r0 │ │ │ │ msrhi R11_usr, r0 │ │ │ │ - subsmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcscc pc, ip, r0, asr #4 │ │ │ │ + rsccc pc, ip, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ svclt 0x00182900 │ │ │ │ @ instruction: 0xf0034602 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ blcs 0x3e008c │ │ │ │ vrecps.f32 d27, d19, d13 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ bl 0x91964 │ │ │ │ vrhadd.s8 d16, d31, d3 │ │ │ │ - svclt 0x008c4358 │ │ │ │ + svclt 0x008c4388 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ eorcc pc, ip, #13697024 @ 0xd10000 │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ vcgt.s8 d18, d0, d0 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vsubw.s8 q10, q0, d28 │ │ │ │ vcge.s8 d16, d0, d17 │ │ │ │ - vmlal.s q10, d0, d0[0] │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ stccs 2, cr0, [r0], {47} @ 0x2f │ │ │ │ uadd16mi fp, r3, r8 │ │ │ │ - blx 0x188de6a │ │ │ │ + blx 0xfe08de6a │ │ │ │ stmdacs r0, {r0, sl, ip, sp} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strb r2, [r4], -r1, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - andsmi pc, r8, #64, 4 │ │ │ │ + submi pc, r8, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x150de86 │ │ │ │ + blx 0x1d0de86 │ │ │ │ svclt 0x00a82800 │ │ │ │ str r1, [r1, sp, lsr #16] │ │ │ │ andcs r4, r3, #53477376 @ 0x3300000 │ │ │ │ vrhadd.s8 d18, d0, d1 │ │ │ │ - vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ vqadd.s8 d16, d7, d20 │ │ │ │ - str pc, [lr, -r9, lsr #30] │ │ │ │ + str pc, [lr, -r1, asr #30] │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ vshl.s8 d18, d1, d0 │ │ │ │ - vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ + vmlal.s q10, d0, d0[2] │ │ │ │ strtmi r0, [r7], -pc, lsr #4 │ │ │ │ - blx 0xf0deb6 │ │ │ │ + blx 0x170deb6 │ │ │ │ svclt 0x00a82800 │ │ │ │ strt r1, [r0], -sp, lsr #16 │ │ │ │ andseq pc, pc, #-1073741782 @ 0xc000002a │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ ldrsbmi fp, [r3], #34 @ 0x22 │ │ │ │ smuadeq r1, r3, r0 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {1} │ │ │ │ @ instruction: 0xf00be73e │ │ │ │ blcs 0x1f5252c │ │ │ │ svcge 0x003af43f │ │ │ │ str r2, [ip], -r0, lsl #14 │ │ │ │ ldr r9, [r4, #3077]! @ 0xc05 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - sbccc pc, r8, #64, 4 │ │ │ │ + rscscc pc, r8, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x68defa │ │ │ │ + blx 0xe8defa │ │ │ │ vqdmulh.s d25, d0, d4 │ │ │ │ - @ instruction: 0xf2c039d0 │ │ │ │ + vqdmlal.s q10, d0, d0 │ │ │ │ b 0x853a1c │ │ │ │ ldrmi r7, [pc], -r0, ror #11 │ │ │ │ ldreq pc, [r8], #-259 @ 0xfffffefd │ │ │ │ andcc lr, r6, #3522560 @ 0x35c000 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ strbmi r2, [sl], -r1, lsl #2 │ │ │ │ smladxcc r8, r0, r6, r4 │ │ │ │ - blx 0x18df22 │ │ │ │ + blx 0x98df22 │ │ │ │ svclt 0x00a82800 │ │ │ │ adcsmi r1, ip, #2949120 @ 0x2d0000 │ │ │ │ movwcs sp, #496 @ 0x1f0 │ │ │ │ ldr r9, [r0], -r5, lsl #6 │ │ │ │ tstcs r1, r4, lsl #20 │ │ │ │ ldrtmi r9, [r0], -r9, lsl #22 │ │ │ │ mulls r3, r2, r8 │ │ │ │ mullt r2, r2, r8 │ │ │ │ bl 0x2abc0c │ │ │ │ @ instruction: 0xf8cd040b │ │ │ │ bl 0xf55f8 │ │ │ │ vshl.s8 d16, d4, d16 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r5, r9}^ │ │ │ │ vabd.s32 d20, d9, d6 │ │ │ │ - b 0x890150 │ │ │ │ + b 0x8901d0 │ │ │ │ ldmdavs fp!, {r5, r6, r7, r8, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ @ instruction: 0x462380b1 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rsccc pc, r4, #64, 4 │ │ │ │ + andsmi pc, r4, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xff60df7c │ │ │ │ + blx 0xffe0df7c │ │ │ │ svclt 0x00a82800 │ │ │ │ ldcvc 8, cr1, [fp], #-180 @ 0xffffff4c │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - rscscc pc, r0, #64, 4 │ │ │ │ + eormi pc, r0, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xff28df98 │ │ │ │ + blx 0xffa8df98 │ │ │ │ svclt 0x00a82800 │ │ │ │ @ instruction: 0xf1b9182d │ │ │ │ andsle r0, sp, r0, lsl #30 │ │ │ │ strcs r9, [r0], #-2820 @ 0xfffff4fc │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ - blcc 0xfff8df0c │ │ │ │ + blmi 0xb8df0c │ │ │ │ bleq 0xc4e110 │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ @ instruction: 0x465af8d9 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ vmin.s32 d20, d9, d16 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xb018f8dd │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldcge 4, cr15, [r5, #252]! @ 0xfc │ │ │ │ strcs r9, [r0], #-2820 @ 0xfffff4fc │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ streq lr, [r9, r7, lsl #22] │ │ │ │ - ldmibcc ip!, {r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi ip!, {r6, r9, ip, sp, lr, pc} │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ @ instruction: 0x464af8b7 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ vmin.s32 d20, d9, d16 │ │ │ │ - stmdacs r0, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ @ instruction: 0x4633e597 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ - subsmi pc, r0, r0, asr #4 │ │ │ │ + addmi pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - cdp2 2, 5, cr15, cr14, cr7, {2} │ │ │ │ + cdp2 2, 7, cr15, cr6, cr7, {2} │ │ │ │ ldrtle r0, [pc], #-2021 @ 0x51694 │ │ │ │ @ instruction: 0xf57f07a0 │ │ │ │ movwcs sl, #7778 @ 0x1e62 │ │ │ │ @ instruction: 0x46194630 │ │ │ │ - adccs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + sbcscs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - blx 0x1b8e050 │ │ │ │ + blx 0xfe38e050 │ │ │ │ ldmdbcs r0!, {r0, r1, r2, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ vrhadd.s8 , q0, │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ strbt r0, [r0], pc, lsr #4 │ │ │ │ - sbccc pc, r0, #64, 4 │ │ │ │ + rscscc pc, r0, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldrdcs lr, [r1, -fp] │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ vhsub.s32 d16, d9, d31 │ │ │ │ - b 0x890034 │ │ │ │ + b 0x8900b4 │ │ │ │ ldrt r7, [r7], #1504 @ 0x5e0 │ │ │ │ strne lr, [r1, -sp, asr #19] │ │ │ │ andls r4, r0, r3, lsl r6 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - eormi pc, r0, #64, 4 │ │ │ │ + subsmi pc, r0, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vabd.s32 d18, d9, d1 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ blls 0x18abb4 │ │ │ │ stccs 8, cr6, [r0], {92} @ 0x5c │ │ │ │ stclge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ @ instruction: 0xd1b807a2 │ │ │ │ @ instruction: 0xf43f0924 │ │ │ │ strt sl, [r6], -r3, ror #27 │ │ │ │ mrscs r2, SP_irq │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vsubl.s8 q9, d16, d24 │ │ │ │ + vrshr.s64 q9, q4, #64 │ │ │ │ vqsub.s32 d16, d9, d19 │ │ │ │ - ldr pc, [r5, pc, lsr #20]! │ │ │ │ + ldr pc, [r5, pc, asr #20]! │ │ │ │ tstcs r1, fp, ror r8 │ │ │ │ vmin.s8 d20, d3, d16 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ vqsub.s32 d16, d9, d19 │ │ │ │ - stmdacs r0, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf63fe74d │ │ │ │ @ instruction: 0x2700aefb │ │ │ │ svceq 0x0001f1bb │ │ │ │ mrcge 4, 2, APSR_nzcv, cr9, cr15, {1} │ │ │ │ andcs lr, r0, r1, asr r6 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ eorsmi pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - mcr2 1, 2, pc, cr10, cr12, {7} @ │ │ │ │ + mcr2 1, 3, pc, cr2, cr12, {7} @ │ │ │ │ svceq 0x0043f1bb │ │ │ │ strcs fp, [r1, -r8, lsl #30] │ │ │ │ mcrge 4, 5, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xe64a4653 │ │ │ │ - blx 0xff30e122 │ │ │ │ - ldrshteq r3, [r4], -ip │ │ │ │ + blx 0xffb0e122 │ │ │ │ + eorseq r3, r4, ip, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff0 │ │ │ │ addlt r7, r2, r9, lsl #16 │ │ │ │ stmdbcs r4, {r1, r9, sl, lr} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @@ -67032,20 +67032,20 @@ │ │ │ │ stmdavc fp, {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf8c5e7a2 │ │ │ │ ldrb r8, [r6, r4, lsr #32] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsvs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - stc2 1, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ - eorseq r3, r4, r8, asr #8 │ │ │ │ + stc2l 1, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ + eorseq r3, r4, r8, ror r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ vnmls.f32 s8, s27, s15 │ │ │ │ stmibvs r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8d0b08d │ │ │ │ @@ -67096,15 +67096,15 @@ │ │ │ │ stccs 8, cr6, [r0, #-116] @ 0xffffff8c │ │ │ │ addhi pc, pc, r0 │ │ │ │ blx 0x11a72a │ │ │ │ movwls fp, #33546 @ 0x830a │ │ │ │ orrpl pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6439306 │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ movwls r0, #29492 @ 0x7334 │ │ │ │ stmdavc pc!, {r0, r1, r3, r5, r6, r7, fp, sp, lr} @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r6, fp, sp, lr} │ │ │ │ svccs 0x00499303 │ │ │ │ ldm pc, {r1, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ tstpeq pc, r7, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ rscseq r0, lr, r1, asr r0 │ │ │ │ @@ -67252,15 +67252,15 @@ │ │ │ │ ldrsh sp, [r5, #6] │ │ │ │ andcs r6, r1, #2801664 @ 0x2ac000 │ │ │ │ andcs r6, r0, #-2147483594 @ 0x80000036 │ │ │ │ andsvs r6, sl, fp, lsl sl │ │ │ │ bcs 0xcba24 │ │ │ │ adcshi pc, r9, #0 │ │ │ │ @ instruction: 0xf643230c │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ blx 0x1121e2 │ │ │ │ ldmdbvc lr, {r0, r1, r2, r8, r9, ip} │ │ │ │ blx 0x11a94a │ │ │ │ @ instruction: 0xf8931307 │ │ │ │ cdpcs 0, 0, cr9, cr0, cr5, {0} │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ @ instruction: 0xf1052300 │ │ │ │ @@ -67434,19 +67434,19 @@ │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ blx 0x377be2 │ │ │ │ @ instruction: 0xf892b203 │ │ │ │ @ instruction: 0xf000021c │ │ │ │ stmdacs r1, {r0, r1, r2} │ │ │ │ usada8eq r0, r3, r0, sp │ │ │ │ andcs sp, r0, r1, lsr #32 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bbe │ │ │ │ andls r6, r0, r2, ror r2 │ │ │ │ - blx 0x18e7e4 │ │ │ │ + blx 0x78e7e4 │ │ │ │ movwcs r9, #51719 @ 0xca07 │ │ │ │ movwcs pc, #31491 @ 0x7b03 @ │ │ │ │ mulls r5, r3, r8 │ │ │ │ @ instruction: 0xf8d1e690 │ │ │ │ @ instruction: 0xf0400234 │ │ │ │ stmdacs r1, {r1, r8, r9, sl} │ │ │ │ eorsvc pc, r4, #12648448 @ 0xc10000 │ │ │ │ @@ -67547,15 +67547,15 @@ │ │ │ │ bl 0x1f04f4 │ │ │ │ ldmvs r2, {r1, r7, r9} │ │ │ │ ldmibvs sl, {r1, r5, sp, lr}^ │ │ │ │ andeq pc, r1, #34 @ 0x22 │ │ │ │ stmdbcc r1, {r1, r3, r4, r6, r7, r8, sp, lr} │ │ │ │ @ instruction: 0xf105d2e0 │ │ │ │ vqsub.s8 d16, d2, d4 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vmov.i32 d17, #134217728 @ 0x08000000 │ │ │ │ bl 0xd3a7c │ │ │ │ movwcs r0, #648 @ 0x288 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ addeq lr, r3, r9, lsl #22 │ │ │ │ stcvc 2, cr3, [r1, #-16] │ │ │ │ stmdbcc r3, {r0, r4, r8, ip, sp, pc} │ │ │ │ stmdale sp, {r0, r8, fp, sp} │ │ │ │ @@ -67564,55 +67564,55 @@ │ │ │ │ @ instruction: 0xf8d10181 │ │ │ │ ldmdavs r1, {r3, r5, r6, r7, r8, r9} │ │ │ │ @ instruction: 0xf000fa0c │ │ │ │ stmdavs r1!, {r2, r3, r9, fp, sp, lr} │ │ │ │ eorvs r4, r1, r1, lsl #6 │ │ │ │ adcsmi r3, fp, #67108864 @ 0x4000000 │ │ │ │ ldrb sp, [r6], #486 @ 0x1e6 │ │ │ │ - cmnpne r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11a8f643 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8912740 │ │ │ │ str r6, [sp, #772] @ 0x304 │ │ │ │ - cmnpne r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11a8f643 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf891273c │ │ │ │ str r6, [r5, #724] @ 0x2d4 │ │ │ │ ldrbmi r9, [r8], -r4, lsl #18 │ │ │ │ mcr2 7, 7, pc, cr6, cr6, {7} @ │ │ │ │ strtcs lr, [r2], #-1518 @ 0xfffffa12 │ │ │ │ stmibvs sl!, {r0, r1, r3, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ ldmibvs r2, {r0, r1, r3, r4, r6, r7, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf47f2b01 │ │ │ │ bcs 0xbd7dc │ │ │ │ ldcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ - cmnpne r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11a8f643 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strcs r6, [r0, -fp, lsr #20]! │ │ │ │ bvs 0x1b2a9e4 │ │ │ │ @ instruction: 0x6184f891 │ │ │ │ eorvs r7, fp, #47 @ 0x2f │ │ │ │ strtcs lr, [r4], #-1384 @ 0xfffffa98 │ │ │ │ @ instruction: 0xf643e7e6 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0x273b0134 │ │ │ │ sbcvs pc, r8, #9502720 @ 0x910000 │ │ │ │ @ instruction: 0xf643e55e │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0x273e0134 │ │ │ │ rscvs pc, ip, #9502720 @ 0x910000 │ │ │ │ @ instruction: 0xf643e556 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ smlaldxcs r0, r2, r4, r1 │ │ │ │ tstpvs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ stmiavc r9!, {r1, r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stc2 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #52543 @ 0xcd3f │ │ │ │ - cmnpne r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11a8f643 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorvc r4, ip, r7, lsr #12 │ │ │ │ movwne pc, #19203 @ 0x4b03 @ │ │ │ │ ldmib r5, {r1, r2, r3, r4, r8, fp, ip, sp, lr}^ │ │ │ │ stmib r5, {r0, r1, r2, r8, r9, sp}^ │ │ │ │ bvs 0x1b1aebc │ │ │ │ ldr r6, [r5, #-555]! @ 0xfffffdd5 │ │ │ │ @@ -67627,15 +67627,15 @@ │ │ │ │ eorspl pc, r8, #208, 16 @ 0xd00000 │ │ │ │ eorcc r3, r8, r1, lsl #2 │ │ │ │ @ instruction: 0xf893458a │ │ │ │ bl 0x15eb44 │ │ │ │ ldmvs fp, {r0, r1, r7, r8, r9} │ │ │ │ mvnle r6, fp, lsr #32 │ │ │ │ @ instruction: 0xe7144675 │ │ │ │ - eorseq r3, r4, r8, asr r4 │ │ │ │ + eorseq r3, r4, r8, lsl #9 │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x000ff77f │ │ │ │ stcpl 6, cr15, [r0], {70} @ 0x46 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf8d00e28 │ │ │ │ @ instruction: 0xf0433234 │ │ │ │ @@ -67645,15 +67645,15 @@ │ │ │ │ @ instruction: 0xf893b301 │ │ │ │ bl 0x35eb84 │ │ │ │ ldmvs sl, {r0, r1, r7, r8, r9} │ │ │ │ eorscc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ tstcc r1, sl, lsl r0 │ │ │ │ strmi r3, [sl, #40] @ 0x28 │ │ │ │ ldrbt sp, [r0], r9, ror #3 │ │ │ │ - cmnpne r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11a8f643 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf891273f │ │ │ │ strbt r6, [fp], #760 @ 0x2f8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ blge 0x1ad0040 │ │ │ │ bllt 0x2050344 │ │ │ │ @ instruction: 0xf7fb4610 │ │ │ │ @@ -67669,21 +67669,21 @@ │ │ │ │ mvnvs r6, r3, lsr #4 │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf8cde465 │ │ │ │ ldrt r8, [fp], r8 │ │ │ │ @ instruction: 0xf7fb2108 │ │ │ │ strmi pc, [r3], -fp, lsr #19 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscsvs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf82ef1fc │ │ │ │ + @ instruction: 0xf846f1fc │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r4, ror #8 │ │ │ │ + mlaseq r4, r4, r4, r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stmibvs r3, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ andls r2, r9, r0, lsl #22 │ │ │ │ vcgt.u8 d25, d0, d11 │ │ │ │ @@ -67706,15 +67706,15 @@ │ │ │ │ @ instruction: 0xf5b01c43 │ │ │ │ @ instruction: 0xf8ca7f00 │ │ │ │ vmov.i32 d3, #12 @ 0x0000000c │ │ │ │ blx 0x2729ee │ │ │ │ eorcs sl, r8, #0 │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ vhadd.s16 d23, d7, d6 │ │ │ │ - @ instruction: 0xf896eb32 │ │ │ │ + @ instruction: 0xf896eb4a │ │ │ │ sbcvc r3, r3, fp, lsl r2 │ │ │ │ @ instruction: 0xf8968882 │ │ │ │ addvc r3, r3, sl, lsl r2 │ │ │ │ andeq lr, r9, #8192 @ 0x2000 │ │ │ │ andscc pc, sp, #9830400 @ 0x960000 │ │ │ │ movwcs lr, #14855 @ 0x3a07 │ │ │ │ addhi r4, r3, r3, lsl r3 │ │ │ │ @@ -67729,15 +67729,15 @@ │ │ │ │ addsmi r3, r3, #40, 6 @ 0xa0000000 │ │ │ │ blls 0x2c6c50 │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf8d3930a │ │ │ │ @ instruction: 0x46102218 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf6438087 │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ movwls r0, #33588 @ 0x8334 │ │ │ │ andls r2, r1, #0, 6 │ │ │ │ ldrmi r9, [r2], r1, lsl #20 │ │ │ │ andls r6, r1, #9568256 @ 0x920000 │ │ │ │ mulcs r0, sl, r8 │ │ │ │ ldrdls pc, [r4], -sl │ │ │ │ rsbsle r2, sp, r2, lsl #20 │ │ │ │ @@ -67893,15 +67893,15 @@ │ │ │ │ movwcs lr, #1893 @ 0x765 │ │ │ │ stmdbcs r0, {r1, r2, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0034f73f │ │ │ │ blls 0x2cc47c │ │ │ │ tstpeq r1, pc, rrx @ p-variant is OBSOLETE │ │ │ │ adcmi pc, sp, r3, lsl #10 │ │ │ │ vqadd.s32 d19, d8, d24 │ │ │ │ - svclt 0x0000fa6b │ │ │ │ + svclt 0x0000fa8b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xa098f8df │ │ │ │ svcls 0x0070ee1d │ │ │ │ andvs pc, r9, sl, asr r8 @ │ │ │ │ @@ -68032,15 +68032,15 @@ │ │ │ │ @ instruction: 0xf04f943d │ │ │ │ ldrmi r0, [r6], -r0, lsl #8 │ │ │ │ ldrbeq r4, [fp, -ip, lsl #12] │ │ │ │ msrhi CPSR_, #1073741824 @ 0x40000000 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf10b2100 │ │ │ │ vqadd.s16 d16, d23, d4 │ │ │ │ - ldrbmi lr, [r8], -r6, lsr #17 │ │ │ │ + @ instruction: 0x4658e8be │ │ │ │ @ instruction: 0xffd6f7f2 │ │ │ │ @ instruction: 0xf7fe4658 │ │ │ │ ldrbmi pc, [r8], -fp, ror #30 @ │ │ │ │ blx 0x1f90926 │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ @ instruction: 0xf8dbf82f │ │ │ │ blcs 0x5e9d8 │ │ │ │ @@ -68068,15 +68068,15 @@ │ │ │ │ movwcc fp, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf882429e │ │ │ │ mvnle r0, r9, lsl r2 │ │ │ │ @ instruction: 0x43a4f50b │ │ │ │ teqcc r4, #128, 4 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ vcge.s16 d25, d7, d6 │ │ │ │ - stmibvs r3!, {r1, r2, r3, r4, r6, fp, sp, lr, pc}^ │ │ │ │ + stmibvs r3!, {r1, r2, r4, r5, r6, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf646b12b │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ bvs 0x4db430 │ │ │ │ @ instruction: 0x465a1a9b │ │ │ │ tstcc r2, #3325952 @ 0x32c000 │ │ │ │ @ instruction: 0xf8cb2100 │ │ │ │ mrc 0, 0, r1, cr13, cr12, {2} │ │ │ │ @@ -68171,30 +68171,30 @@ │ │ │ │ ldrtmi r0, [lr], -ip, lsl #20 │ │ │ │ ldmvc r9!, {r1, r3, r4, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xffbcf7fd │ │ │ │ subcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdage sp, {r8, sp} │ │ │ │ blmi 0x690bb8 │ │ │ │ vcgt.s16 d25, d6, d14 │ │ │ │ - subcs lr, r0, #144, 30 @ 0x240 │ │ │ │ + subcs lr, r0, #168, 30 @ 0x2a0 │ │ │ │ stmdage sp!, {r8, sp} │ │ │ │ - svc 0x008af256 │ │ │ │ - cmnpne r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + svc 0x00a2f256 │ │ │ │ + @ instruction: 0x11a8f643 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldcleq 1, cr15, [r4], #-52 @ 0xffffffcc │ │ │ │ blx 0x2db882 │ │ │ │ stmdbvc ip, {r2, r8, ip} │ │ │ │ stmibvc sl, {r0, r2, r3, r6, r8, fp, ip, sp, lr} │ │ │ │ stmdbeq r4, {r0, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ tstls r3, r9, lsl #18 │ │ │ │ addeq lr, r9, pc, asr #20 │ │ │ │ ldmdane r1!, {r1, r4, r7} │ │ │ │ strls r4, [pc], #-1120 @ 0x52b9c │ │ │ │ vrshl.s32 d25, d13, d8 │ │ │ │ - @ instruction: 0xf8dbf837 │ │ │ │ + @ instruction: 0xf8dbf857 │ │ │ │ @ instruction: 0x46383030 │ │ │ │ @ instruction: 0xf7f69315 │ │ │ │ ldrdls pc, [fp], -r9 │ │ │ │ @ instruction: 0xf0012d00 │ │ │ │ blx 0x2f30be │ │ │ │ @ instruction: 0xf8dd0104 │ │ │ │ @ instruction: 0x46da8054 │ │ │ │ @@ -68449,19 +68449,19 @@ │ │ │ │ @ instruction: 0xf5b25240 │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ @ instruction: 0xf5b286a2 │ │ │ │ @ instruction: 0xf0005f00 │ │ │ │ bcs 0x74a34 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr14, cr15, {1} │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xfee13480 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1fb221d │ │ │ │ - rsbsmi pc, r0, #94208 @ 0x17000 │ │ │ │ + rsbsmi pc, r0, #192512 @ 0x2f000 │ │ │ │ stmdble fp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, sp} │ │ │ │ stc2 10, cr15, [r6], #600 @ 0x258 @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ stceq 0, cr15, [r1], {44} @ 0x2c │ │ │ │ stc2 10, cr15, [ip], {32} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ strbthi pc, [sl], -r0, lsl #4 @ │ │ │ │ @@ -68634,15 +68634,15 @@ │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ ldmib r4, {r1, r2, r3, r4, r7, pc}^ │ │ │ │ strtmi r3, [sl], -r2, lsl #2 │ │ │ │ @ instruction: 0xf7f76860 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fd1f3 │ │ │ │ eors r0, r0, r1 │ │ │ │ - ldrsbteq r3, [r4], -r0 │ │ │ │ + eorseq r3, r4, r0, lsl #10 │ │ │ │ blcs 0x79ef8 │ │ │ │ @ instruction: 0xf503db0c │ │ │ │ tstcc r8, #-1811939328 @ 0x94000000 │ │ │ │ andsne lr, r2, #3588096 @ 0x36c000 │ │ │ │ movteq lr, #15115 @ 0x3b0b │ │ │ │ @ instruction: 0xf5b21a52 │ │ │ │ addshi r3, sl, r0, lsl #31 │ │ │ │ @@ -68764,15 +68764,15 @@ │ │ │ │ movweq lr, #7082 @ 0x1baa │ │ │ │ streq lr, [r4, r2, lsl #22] │ │ │ │ orreq lr, r6, #166912 @ 0x28c00 │ │ │ │ vaddl.s8 q9, d14, d0 │ │ │ │ @ instruction: 0xf646508d │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ vfma.f32 d18, d18, d6 │ │ │ │ - vqrdmlah.s d16, d16, d0[6] │ │ │ │ + vmov.i8 d17, #8 @ 0x08 │ │ │ │ andls r0, lr, #52, 28 @ 0x340 │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, ip, pc}^ │ │ │ │ ldrls r6, [r1], #-2319 @ 0xfffff6f1 │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ and lr, ip, sp, asr #19 │ │ │ │ streq lr, [r5], sl, lsl #22 │ │ │ │ @ instruction: 0xf857463a │ │ │ │ @@ -69115,30 +69115,30 @@ │ │ │ │ strbmi r9, [r2], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9c8f7fb │ │ │ │ ldrbmi lr, [r8], -r3, lsl #14 │ │ │ │ @ instruction: 0xffccf7fd │ │ │ │ ldreq r6, [r9, -fp, lsr #16] │ │ │ │ svcge 0x00abf57e │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0xfe98fe82 │ │ │ │ + blx 0xfef8fe82 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf116afa4 │ │ │ │ - strmi pc, [r5], -r9, asr #21 │ │ │ │ + strmi pc, [r5], -r1, ror #21 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4603af9e │ │ │ │ tstcs r1, sp, lsr #4 │ │ │ │ - addsmi pc, r0, r0, asr #4 │ │ │ │ + sbcmi pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stc2 2, cr15, [r0], {69} @ 0x45 │ │ │ │ + ldc2 2, cr15, [r8], {69} @ 0x45 │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ strtmi pc, [r9], -r9, lsr #21 │ │ │ │ vhadd.s8 d18, d6, d10 │ │ │ │ - @ instruction: 0x4628fad7 │ │ │ │ - blx 0xfed0febc │ │ │ │ + strtmi pc, [r8], -pc, ror #21 │ │ │ │ + blx 0xff30febc │ │ │ │ svclt 0x0087f7fe │ │ │ │ @ instruction: 0xf43f2e00 │ │ │ │ blls 0x2be9d8 │ │ │ │ @ instruction: 0xf1032002 │ │ │ │ movwcs r0, #1300 @ 0x514 │ │ │ │ @ instruction: 0xf852462a │ │ │ │ movwcc r1, #7940 @ 0x1f04 │ │ │ │ @@ -69323,15 +69323,15 @@ │ │ │ │ @ instruction: 0xf7fa4658 │ │ │ │ stmdbvs r3!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r6, [r2], -r0, ror #18 │ │ │ │ ldmdavc fp, {r0, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ ldrbmi r9, [r8], -r0 │ │ │ │ blx 0xfe991d40 │ │ │ │ bllt 0xffc11d60 │ │ │ │ - rsceq pc, r8, #536870916 @ 0x20000004 │ │ │ │ + andsne pc, r8, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ andls r9, r0, #126976 @ 0x1f000 │ │ │ │ ldmvs ip, {r3, r4, r6, r9, sl, lr} │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ blls 0x525c04 │ │ │ │ @@ -69357,15 +69357,15 @@ │ │ │ │ vpmax.s8 d15, d4, d7 │ │ │ │ svceq 0x0008ea13 │ │ │ │ b 0x288198 │ │ │ │ movwcs r0, #514 @ 0x202 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fa4652 │ │ │ │ strb pc, [r9, pc, lsl #30]! @ │ │ │ │ - rsceq pc, r8, #536870916 @ 0x20000004 │ │ │ │ + andsne pc, r8, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24658 │ │ │ │ bls 0x860150 │ │ │ │ bls 0x838608 │ │ │ │ ldmvs ip, {r9, ip, pc} │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ @@ -69387,19 +69387,19 @@ │ │ │ │ eorcs sl, r8, r8, lsl #26 │ │ │ │ movwlt pc, #11008 @ 0x2b00 @ │ │ │ │ andscc pc, ip, #9633792 @ 0x930000 │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ andle r2, ip, r1, lsl #22 │ │ │ │ mulle sl, ip, r7 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0xff0d4328 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1fa328e │ │ │ │ - andcc pc, r1, #798720 @ 0xc3000 │ │ │ │ + andcc pc, r1, #897024 @ 0xdb000 │ │ │ │ @ instruction: 0xd1e74291 │ │ │ │ stmdavc fp!, {r0, r2, r3, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43e4598 │ │ │ │ bl 0x2ffb48 │ │ │ │ vcgt.s8 d16, d21, d3 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldrt r5, [r1], #153 @ 0x99 │ │ │ │ @@ -69454,30 +69454,30 @@ │ │ │ │ @ instruction: 0xf57f712b │ │ │ │ movwcs sl, #2404 @ 0x964 │ │ │ │ strtmi r9, [r9], -sl, lsl #20 │ │ │ │ movwls r4, #1624 @ 0x658 │ │ │ │ mrc2 7, 2, pc, cr0, cr10, {7} │ │ │ │ ldmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46394610 │ │ │ │ - @ instruction: 0xf8fef116 │ │ │ │ + @ instruction: 0xf916f116 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf116acd9 │ │ │ │ - strmi pc, [r0], r3, lsr #16 │ │ │ │ + @ instruction: 0x4680f83b │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4603acd3 │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ - rsbmi pc, r8, r0, asr #4 │ │ │ │ + addsmi pc, r8, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf9daf245 │ │ │ │ + @ instruction: 0xf9f2f245 │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ strbmi pc, [r1], -r3, lsl #16 @ │ │ │ │ vhadd.s8 d18, d6, d10 │ │ │ │ - @ instruction: 0x4640f831 │ │ │ │ - @ instruction: 0xf80cf116 │ │ │ │ + strbmi pc, [r0], -r9, asr #16 @ │ │ │ │ + @ instruction: 0xf824f116 │ │ │ │ ldclt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ blx 0xfe511f9e │ │ │ │ @ instruction: 0xf7fe4603 │ │ │ │ ldmdavc r3!, {r1, r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ blx 0xa7204c │ │ │ │ @ instruction: 0xf018f803 │ │ │ │ @ instruction: 0xf0400f01 │ │ │ │ @@ -69520,30 +69520,30 @@ │ │ │ │ andeq r4, r5, fp, lsr r1 │ │ │ │ andeq r3, r5, r1, ror #26 │ │ │ │ andeq r3, r5, r1, ror #26 │ │ │ │ andeq r4, r5, r1, ror #11 │ │ │ │ andeq r4, r5, fp, lsr r1 │ │ │ │ andeq r4, r5, pc, asr #4 │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - @ instruction: 0xf87af116 │ │ │ │ + @ instruction: 0xf892f116 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf115ac70 │ │ │ │ - pkhbtmi pc, r0, pc, lsl #31 @ │ │ │ │ + selmi pc, r0, r7 @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ strmi sl, [r3], -sl, ror #24 │ │ │ │ tstcs r1, sp, lsl r2 │ │ │ │ - rsbsmi pc, r0, r0, asr #4 │ │ │ │ + adcmi pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf956f245 │ │ │ │ + @ instruction: 0xf96ef245 │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4658 │ │ │ │ @ instruction: 0x4641ff7f │ │ │ │ vhadd.s8 d18, d5, d10 │ │ │ │ - strbmi pc, [r0], -sp, lsr #31 @ │ │ │ │ - @ instruction: 0xff88f115 │ │ │ │ + strbmi pc, [r0], -r5, asr #31 @ │ │ │ │ + @ instruction: 0xffa0f115 │ │ │ │ mrrclt 7, 15, pc, r3, cr14 @ │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrsbtcs pc, [r0], -fp @ │ │ │ │ ldc2 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ ldrtmi lr, [r1], -sp, lsr #11 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ @@ -69559,49 +69559,49 @@ │ │ │ │ stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf646826c │ │ │ │ vaddhn.i16 d21, q8, q0 │ │ │ │ bvs 0x89d364 │ │ │ │ stmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0x6145d8 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1fa72ff │ │ │ │ - @ instruction: 0xf8dbf96b │ │ │ │ + @ instruction: 0xf8dbf983 │ │ │ │ vhadd.s8 , , q6 │ │ │ │ vsubl.s8 q9, d14, d2 │ │ │ │ ldcne 2, cr3, [r8, #-416] @ 0xfffffe60 │ │ │ │ subeq pc, ip, fp, asr #17 │ │ │ │ blls 0x2ac1a4 │ │ │ │ vtst.8 d23, d2, d11 │ │ │ │ - vmlal.s q8, d16, d0[6] │ │ │ │ + vmov.i32 d17, #2048 @ 0x00000800 │ │ │ │ stcls 2, cr0, [pc], #-208 @ 0x54078 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ strls r9, [r0, #-3359] @ 0xfffff2e1 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ subsle r2, r4, r0, lsl #24 │ │ │ │ ldrbmi r6, [r8], -r4, asr #17 │ │ │ │ str r4, [lr], -r0, lsr #15 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ @ instruction: 0xf8ddb921 │ │ │ │ @ instruction: 0xf7fe8054 │ │ │ │ svclt 0x0000bde3 │ │ │ │ - ldrshteq r3, [r4], -ip │ │ │ │ - ldrhteq r3, [r4], -ip │ │ │ │ + eorseq r3, r4, ip, lsr #10 │ │ │ │ + eorseq r3, r4, ip, ror #9 │ │ │ │ vld1.64 {d0}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdcc pc, [ip], #-139 @ 0xffffff75 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ rsbcc pc, r8, #-536870900 @ 0xe000000c │ │ │ │ @ instruction: 0xf8cb1d18 │ │ │ │ andsvs r0, sl, ip, asr #32 │ │ │ │ ldmdavc fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ - rsceq pc, r8, #536870916 @ 0x20000004 │ │ │ │ + andsne pc, r8, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ strtvs lr, [lr], #-2525 @ 0xfffff623 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ strls r9, [r0, #-3359] @ 0xfffff2e1 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @@ -69613,41 +69613,41 @@ │ │ │ │ bl 0x31c5d4 │ │ │ │ addspl r0, r9, r3, lsl #7 │ │ │ │ stmdalt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf902f7f5 │ │ │ │ svclt 0x00eef7fe │ │ │ │ vrhadd.s8 d18, d2, d0 │ │ │ │ - vmlal.s q8, d16, d0[6] │ │ │ │ + vmov.i32 d17, #2048 @ 0x00000800 │ │ │ │ bl 0xd4ac4 │ │ │ │ stcls 2, cr0, [sp], #-524 @ 0xfffffdf4 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ bgt 0xb7ea74 │ │ │ │ stccs 5, cr9, [r0], {-0} │ │ │ │ stmvs r4, {r1, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ sbfxmi r4, r8, #12, #1 │ │ │ │ mcrne 5, 6, lr, cr10, cr9, {5} │ │ │ │ blls 0x2a5a78 │ │ │ │ ldmvc fp, {r0, r2, r3, r5, fp, sp, pc}^ │ │ │ │ ldmdage sp, {r0, ip, pc} │ │ │ │ ldrbmi r9, [r8], -r0 │ │ │ │ mrc2 7, 4, pc, cr12, cr8, {7} │ │ │ │ vrshl.s8 d30, d29, d18 │ │ │ │ - vmlal.s q8, d16, d0[6] │ │ │ │ + vmov.i32 d17, #2048 @ 0x00000800 │ │ │ │ stcls 2, cr0, [pc], #-208 @ 0x54160 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r3, r4, r8, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf8d25600 │ │ │ │ bls 0x854594 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ stmiavs r4, {r1, r5, r8, pc}^ │ │ │ │ sbfxmi r4, r8, #12, #1 │ │ │ │ vqrshl.s8 d30, d7, d18 │ │ │ │ - vmlal.s q8, d16, d0[6] │ │ │ │ + vmov.i32 d17, #2048 @ 0x00000800 │ │ │ │ bl 0xd4b2c │ │ │ │ ldrbmi r0, [r8], -r3, lsl #5 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ ldmib sp, {r2, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x47a0231d │ │ │ │ blls 0xccd894 │ │ │ │ bls 0x8e5bd4 │ │ │ │ @@ -69696,15 +69696,15 @@ │ │ │ │ blls 0xc38f2c │ │ │ │ svclt 0x00183b00 │ │ │ │ movwls r2, #4865 @ 0x1301 │ │ │ │ movwls r9, #11040 @ 0x2b20 │ │ │ │ movwls r9, #2847 @ 0xb1f │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ blx 0x1f1231a │ │ │ │ - mvneq pc, #536870916 @ 0x20000004 │ │ │ │ + tstpne r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r2], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8934658 │ │ │ │ @ instruction: 0xf7f913d8 │ │ │ │ ldr pc, [r8, #-3311] @ 0xfffff311 │ │ │ │ @ instruction: 0x46589b31 │ │ │ │ blcc 0x7a7e0 │ │ │ │ @@ -69740,15 +69740,15 @@ │ │ │ │ @ instruction: 0xf8dbaf54 │ │ │ │ strmi r1, [r8], -r8, asr #32 │ │ │ │ @ instruction: 0xf646b129 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ bvs 0x65d238 │ │ │ │ @ instruction: 0xf8db4408 │ │ │ │ bne 0x14dc518 │ │ │ │ - blx 0xffa9082e │ │ │ │ + stc2 1, cr15, [r0], {16} │ │ │ │ @ instruction: 0x3012e9db │ │ │ │ @ instruction: 0xf7fe1ac0 │ │ │ │ strtmi fp, [r1], -r6, lsl #31 │ │ │ │ @ instruction: 0xf7f44658 │ │ │ │ strb pc, [pc, #-4085] @ 0x5340b @ │ │ │ │ adcmi r7, r3, #2818048 @ 0x2b0000 │ │ │ │ stcge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ @@ -69767,15 +69767,15 @@ │ │ │ │ ldrtmi lr, [r1], -pc, ror #8 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf886f7f5 │ │ │ │ mcrcs 5, 0, lr, cr0, cr10, {6} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldrbmi r6, [r8], -r4, lsl #18 │ │ │ │ ldr r4, [r6], #1952 @ 0x7a0 │ │ │ │ - rsceq pc, r8, #536870916 @ 0x20000004 │ │ │ │ + andsne pc, r8, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ str r9, [r6], #2593 @ 0xa21 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46584613 │ │ │ │ @ instruction: 0xf7f6462a │ │ │ │ @@ -69831,96 +69831,96 @@ │ │ │ │ stmdbne r1, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ b 0x1122944 │ │ │ │ @ instruction: 0xf8db4301 │ │ │ │ b 0x1118678 │ │ │ │ andscs r3, r0, #134217728 @ 0x8000000 │ │ │ │ bicne lr, r0, #274432 @ 0x43000 │ │ │ │ andcs lr, r0, r2, ror #9 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsr fp │ │ │ │ rsbmi pc, r9, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xff4af1f9 │ │ │ │ + @ instruction: 0xff62f1f9 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0xd54a30 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1f90253 │ │ │ │ - vrsqrts.f32 d31, d6, d31 │ │ │ │ - sha1c.32 , q8, │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vrsqrts.f32 , q3, │ │ │ │ + sha1c.32 , q8, │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 q10, q8, #64 │ │ │ │ blmi 0xb94650 │ │ │ │ eorcc pc, r2, #68157440 @ 0x4100000 │ │ │ │ - stc2l 2, cr15, [ip], #196 @ 0xc4 │ │ │ │ + stc2 2, cr15, [r4, #-196] @ 0xffffff3c │ │ │ │ ldrbmi r9, [r8], -r9, lsl #22 │ │ │ │ @ instruction: 0xf7f46999 │ │ │ │ vmax.f32 d31, d0, d17 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vshr.s64 q10, q6, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ blmi 0x994674 │ │ │ │ rscscc pc, sl, #268435460 @ 0x10000004 │ │ │ │ - ldc2l 2, cr15, [sl], {49} @ 0x31 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + ldc2l 2, cr15, [r2], #196 @ 0xc4 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsmi pc, r0, r0, asr #4 │ │ │ │ + eorpl pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b1d │ │ │ │ vqsub.s64 d3, d1, d30 │ │ │ │ - movwcs pc, #19661 @ 0x4ccd @ │ │ │ │ + movwcs pc, #19685 @ 0x4ce5 @ │ │ │ │ subcc pc, ip, fp, asr #17 │ │ │ │ mrcle 0, 7, r6, cr15, cr2, {0} │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcmi pc, r0, r0, asr #4 │ │ │ │ + rscsmi pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d6 │ │ │ │ vqsub.s64 d6, d1, d27 │ │ │ │ - @ instruction: 0x2000fcbb │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + ldrdcs pc, [r0], -r3 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl fp │ │ │ │ sbcspl pc, r4, #268435460 @ 0x10000004 │ │ │ │ - mrc2 1, 7, pc, cr4, cr9, {7} │ │ │ │ + @ instruction: 0xff0cf1f9 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ blmi 0x394adc │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1f95271 │ │ │ │ - andcs pc, r0, r9, ror #29 │ │ │ │ - @ instruction: 0x21b8f240 │ │ │ │ + andcs pc, r0, r1, lsl #30 │ │ │ │ + mvncs pc, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsl #22 │ │ │ │ rsccs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - mrc2 1, 6, pc, cr14, cr9, {7} │ │ │ │ - eorseq r3, r4, r8, lsr #9 │ │ │ │ - ldrhteq r3, [r4], -ip │ │ │ │ - eorseq r3, r4, r4, lsl #9 │ │ │ │ - mlaseq r4, r4, r4, r3 │ │ │ │ - eorseq r3, r4, r4, lsl r5 │ │ │ │ - eorseq r3, r4, r8, ror #9 │ │ │ │ - eorseq r3, r4, r0, ror r4 │ │ │ │ + mrc2 1, 7, pc, cr6, cr9, {7} │ │ │ │ + ldrsbteq r3, [r4], -r8 │ │ │ │ + eorseq r3, r4, ip, ror #9 │ │ │ │ + ldrhteq r3, [r4], -r4 │ │ │ │ + eorseq r3, r4, r4, asr #9 │ │ │ │ + eorseq r3, r4, r4, asr #10 │ │ │ │ + eorseq r3, r4, r8, lsl r5 │ │ │ │ + eorseq r3, r4, r0, lsr #9 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strvc pc, [r9, #-1103] @ 0xfffffbb1 │ │ │ │ vmax.s8 d20, d0, d7 │ │ │ │ pkhtbmi r2, r8, sl, asr #32 │ │ │ │ - blx 0x1c90e2e │ │ │ │ + blx 0xfe290e2e │ │ │ │ tstcs r0, sl, lsr #12 │ │ │ │ vmax.s16 d20, d5, d4 │ │ │ │ - @ instruction: 0xf8dfe9fe │ │ │ │ + @ instruction: 0xf8dfea16 │ │ │ │ andcs lr, r6, #224, 4 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ vrhadd.s8 d21, d0, d4 │ │ │ │ - vmls.f d21, d0, d0[7] │ │ │ │ + vshl.s64 d21, d12, #0 │ │ │ │ @ instruction: 0xf8c4052f │ │ │ │ ldm lr, {r2, r7, sp} │ │ │ │ @ instruction: 0xf8c40003 │ │ │ │ andcs r2, r2, #52, 2 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ stmibvc r6, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmpcs r4, r4, lsr r0 │ │ │ │ @@ -69977,91 +69977,91 @@ │ │ │ │ subcs ip, lr, #15728640 @ 0xf00000 │ │ │ │ muleq r3, ip, r8 │ │ │ │ andeq lr, r3, r6, lsl #17 │ │ │ │ msreq CPSR_f, lr, lsl #2 │ │ │ │ @ instruction: 0xf7bb4648 │ │ │ │ @ instruction: 0x462eecf4 │ │ │ │ eorge pc, r2, #164, 16 @ 0xa40000 │ │ │ │ - bpl 0x6910a0 │ │ │ │ + bpl 0x12910a0 │ │ │ │ beq 0xc512a4 │ │ │ │ strvc lr, [pc, -r4, asr #19] │ │ │ │ subhi pc, r8, r4, asr #17 │ │ │ │ vhadd.s16 d30, d5, d3 │ │ │ │ - andcc pc, r1, r9, asr #28 │ │ │ │ + andcc pc, r1, r9, ror #28 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s16 d20, d5, d16 │ │ │ │ - strmi pc, [r3], -fp, ror #20 │ │ │ │ + strmi pc, [r3], -fp, lsl #21 │ │ │ │ blcs 0x66084 │ │ │ │ bl 0xfea08f94 │ │ │ │ vmax.s8 d16, d0, d9 │ │ │ │ - vmlsl.s8 , d0, d16 │ │ │ │ + vmov.i16 , #0 @ 0x0000 │ │ │ │ strbvs r0, [r6, pc, lsr #20]! │ │ │ │ addvc pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf8c4462e │ │ │ │ mul r3, r0, r0 │ │ │ │ - mrc2 2, 1, pc, cr0, cr5, {2} │ │ │ │ + mrc2 2, 2, pc, cr0, cr5, {2} │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0x1511144 │ │ │ │ + blx 0x1d11144 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ - bpl 0xb91100 │ │ │ │ + bpl 0x1791100 │ │ │ │ beq 0xc51304 │ │ │ │ adcvs pc, r4, r4, asr #17 │ │ │ │ and r4, r3, lr, lsr #12 │ │ │ │ - mrc2 2, 0, pc, cr10, cr5, {2} │ │ │ │ + mrc2 2, 1, pc, cr10, cr5, {2} │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0xf91170 │ │ │ │ + blx 0x1791170 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ - bpl 0xf9112c │ │ │ │ + bpl 0x1b9112c │ │ │ │ beq 0xc51330 │ │ │ │ sbcvs pc, ip, r4, asr #17 │ │ │ │ and r4, r3, lr, lsr #12 │ │ │ │ - mcr2 2, 0, pc, cr4, cr5, {2} @ │ │ │ │ + mcr2 2, 1, pc, cr4, cr5, {2} @ │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0xa1119c │ │ │ │ + blx 0x121119c │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ @ instruction: 0xf8c42336 │ │ │ │ vqadd.s8 q11, q8, q10 │ │ │ │ - vmull.s , d0, d0[3] │ │ │ │ + vmvn.i16 , #3072 @ 0x0c00 │ │ │ │ strtmi r0, [lr], -pc, lsr #20 │ │ │ │ smlabtcc r8, r4, r8, pc @ │ │ │ │ vhadd.s16 d30, d5, d3 │ │ │ │ - andcc pc, r1, fp, ror #27 │ │ │ │ + andcc pc, r1, fp, lsl #28 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s16 d20, d5, d16 │ │ │ │ - strmi pc, [r3], -sp, lsl #20 │ │ │ │ + strmi pc, [r3], -sp, lsr #20 │ │ │ │ blcs 0x66140 │ │ │ │ bl 0xfea09050 │ │ │ │ vmax.s8 d16, d0, d9 │ │ │ │ - vmov.i16 , #1024 @ 0x0400 │ │ │ │ + vmlsl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf8c40a2f │ │ │ │ @ instruction: 0x462e611c │ │ │ │ vhadd.s16 d30, d5, d3 │ │ │ │ - ldrdcc pc, [r1], -r5 │ │ │ │ + strdcc pc, [r1], -r5 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s16 d20, d5, d16 │ │ │ │ - @ instruction: 0x4603f9f7 │ │ │ │ + @ instruction: 0x4603fa17 │ │ │ │ blcs 0x6616c │ │ │ │ bl 0xfea0907c │ │ │ │ @ instruction: 0xf8c40609 │ │ │ │ vrhadd.s8 q11, q0, q2 │ │ │ │ - vmov.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vsubhn.i16 d21, q8, q6 │ │ │ │ and r0, r3, pc, lsr #12 │ │ │ │ - stc2l 2, cr15, [r0, #340] @ 0x154 │ │ │ │ + stc2l 2, cr15, [r0, #340]! @ 0x154 │ │ │ │ strmi r3, [r5], #-1 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xf9e2f255 │ │ │ │ + blx 0x111224 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xc094f8df │ │ │ │ strvc pc, [r9], -r4, lsl #10 │ │ │ │ movweq lr, #35591 @ 0x8b07 │ │ │ │ streq lr, [r9, #-2981] @ 0xfffff45b │ │ │ │ cdpeq 1, 3, cr15, cr0, cr12, {0} │ │ │ │ @@ -70093,16 +70093,16 @@ │ │ │ │ @ instruction: 0xf8c28240 │ │ │ │ @ instruction: 0xf8c340b8 │ │ │ │ stmib r2, {r2, r3, r4, r8, r9}^ │ │ │ │ stmib r3, {r4, r5, r8, r9, sl, sp, lr}^ │ │ │ │ pop {r3, r6, r7, r8, ip} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ svclt 0x0000be79 │ │ │ │ - eorseq r3, r4, r8, lsr #10 │ │ │ │ - eorseq r3, r4, r0, lsr #11 │ │ │ │ + eorseq r3, r4, r8, asr r5 │ │ │ │ + ldrsbteq r3, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebabb7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs r1, ip, lsl #12 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ bls 0xd45f4 │ │ │ │ @@ -70515,15 +70515,15 @@ │ │ │ │ svc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r8], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0xf85e6800 │ │ │ │ andcs r2, r6, r0 │ │ │ │ strbtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ vshr.s16 d4, d0, #7 │ │ │ │ - strmi fp, [r4], -pc, lsl #24 │ │ │ │ + strmi fp, [r4], -pc, lsr #24 │ │ │ │ tstls r3, r0, asr r2 │ │ │ │ blx 0x1f12ffe │ │ │ │ vnmls.f32 s8, s26, s24 │ │ │ │ blls 0x11cdd8 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ smlabbcs r0, sl, r8, r5 │ │ │ │ ldrmi r4, [r3], #-1040 @ 0xfffffbf0 │ │ │ │ @@ -72716,21 +72716,21 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bl 0xed59c │ │ │ │ ldrtmi r0, [sl], #-776 @ 0xfffffcf8 │ │ │ │ blx 0xfea15252 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt r4, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - orrsvc pc, ip, #70254592 @ 0x4300000 │ │ │ │ + bicvc pc, ip, #70254592 @ 0x4300000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpcc r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f74297 │ │ │ │ - svclt 0x0000f8bd │ │ │ │ + svclt 0x0000f8d5 │ │ │ │ addeq r8, ip, lr, lsr #19 │ │ │ │ addeq r8, ip, r6, ror #18 │ │ │ │ addeq r8, ip, r8, asr #18 │ │ │ │ addeq r8, ip, r8, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -78642,20 +78642,20 @@ │ │ │ │ rsceq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bcs 0x91240 │ │ │ │ @ instruction: 0xe7d4d0d7 │ │ │ │ andseq pc, r0, r0, lsr #32 │ │ │ │ sbcsle r2, r2, r0, lsl #20 │ │ │ │ andcs lr, r0, pc, asr #15 │ │ │ │ - movsvc pc, #70254592 @ 0x4300000 │ │ │ │ + mvnvc pc, #70254592 @ 0x4300000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcc R12_usr, r0 │ │ │ │ + cmppcc r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r2, r0, sp, asr #4 │ │ │ │ - blx 0x1d196dc │ │ │ │ + blx 0xfe3196dc │ │ │ │ addeq r2, ip, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb4124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ movweq pc, #28705 @ 0x7021 @ │ │ │ │ rsceq pc, r0, r1 │ │ │ │ @@ -78690,20 +78690,20 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf043e7f0 │ │ │ │ ldrmi r0, [r3], -r3, ror #5 │ │ │ │ stmiacc r0!, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ eorseq pc, pc, r0, lsr r0 @ │ │ │ │ strdcs sp, [r0], -r4 │ │ │ │ - msrcc R12_usr, r0 │ │ │ │ + cmppcc r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ strdls r7, [r0], -r9 │ │ │ │ - blx 0x599798 │ │ │ │ - eorseq r3, r4, r8, asr #31 │ │ │ │ + blx 0xb99798 │ │ │ │ + ldrshteq r3, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb41e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ @@ -81748,31 +81748,31 @@ │ │ │ │ @ instruction: 0xf410d023 │ │ │ │ andsle r6, r3, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb717c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x3e044c │ │ │ │ sbcne pc, pc, #64, 4 │ │ │ │ @ instruction: 0xf1ee9000 │ │ │ │ - movwcs pc, #2609 @ 0xa31 @ │ │ │ │ + movwcs pc, #2633 @ 0xa49 @ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b24770 │ │ │ │ rscsle r6, r5, r0, lsl #31 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ movwcs sp, #4574 @ 0x11de │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - eorseq r3, r4, r8, ror #31 │ │ │ │ + eorseq r4, r4, r8, lsl r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blmi 0xaf1a44 │ │ │ │ cdp 0, 1, cr11, cr13, cr7, {4} │ │ │ │ ldrbtmi r5, [fp], #-3952 @ 0xfffff090 │ │ │ │ @@ -81877,23 +81877,23 @@ │ │ │ │ sbcle r0, r1, r0, lsl #30 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmlt r8, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ blx 0xfe29e164 │ │ │ │ ldrb r9, [sp, r2, lsl #22] │ │ │ │ - msrcc R12_usr, r0 │ │ │ │ + cmppcc r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b05 │ │ │ │ @ instruction: 0x46487296 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf92cf1ee │ │ │ │ + @ instruction: 0xf944f1ee │ │ │ │ umulleq pc, fp, r2, sl @ │ │ │ │ addeq pc, fp, r0, lsr #20 │ │ │ │ - eorseq r4, r4, r0 │ │ │ │ + eorseq r4, r4, r0, lsr r0 │ │ │ │ addeq pc, fp, r0, asr #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdgt pc, [r0, -pc] │ │ │ │ svcpl 0x0070ee1d │ │ │ │ @@ -81948,22 +81948,22 @@ │ │ │ │ svceq 0x0008f017 │ │ │ │ svclt 0x000c4631 │ │ │ │ andcs r2, r5, #805306368 @ 0x30000000 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt sl!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x1a076c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ee120b │ │ │ │ - svclt 0x0000f8a1 │ │ │ │ + svclt 0x0000f8b9 │ │ │ │ addeq pc, fp, r2, ror r9 @ │ │ │ │ addeq pc, fp, r8, lsr #18 │ │ │ │ - eorseq r4, r4, r8, lsl r0 │ │ │ │ + eorseq r4, r4, r8, asr #32 │ │ │ │ addeq pc, fp, r4, lsr #19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ streq pc, [r7, -r3] │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @@ -82045,24 +82045,24 @@ │ │ │ │ ldmibne r3, {r0, r8, sp} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7f4442a │ │ │ │ @ instruction: 0xf3c7fb43 │ │ │ │ andcs r1, r3, #134217728 @ 0x8000000 │ │ │ │ ldr r7, [r7, r3, asr #1]! │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x2208f0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ed1275 │ │ │ │ - svclt 0x0000ffdf │ │ │ │ + svclt 0x0000fff7 │ │ │ │ addeq pc, fp, ip, ror r8 @ │ │ │ │ addeq pc, fp, r4, asr r8 @ │ │ │ │ addeq pc, fp, r0, lsl #16 │ │ │ │ addeq pc, fp, lr, ror #14 │ │ │ │ - eorseq r4, r4, r0, lsr r0 │ │ │ │ + eorseq r4, r4, r0, rrx │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ streq pc, [r7], #-3 │ │ │ │ stccs 0, cr11, [r2], {133} @ 0x85 │ │ │ │ @ instruction: 0x4615d974 │ │ │ │ @@ -82129,24 +82129,24 @@ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f99302 │ │ │ │ blls 0x11efd0 │ │ │ │ ldrtmi lr, [r9], -lr, asr #15 │ │ │ │ @ instruction: 0xf7f99302 │ │ │ │ blls 0x11f0ec │ │ │ │ @ instruction: 0xf640e7c8 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x220a40 │ │ │ │ sbcvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf1ed9000 │ │ │ │ - svclt 0x0000ff35 │ │ │ │ + svclt 0x0000ff4d │ │ │ │ strdeq pc, [fp], ip │ │ │ │ ldrdeq pc, [fp], r4 │ │ │ │ addeq pc, fp, r8, asr r6 @ │ │ │ │ - eorseq r4, r4, r8, asr #32 │ │ │ │ + eorseq r4, r4, r8, ror r0 │ │ │ │ svclt 0x0000e606 │ │ │ │ svclt 0x0000e576 │ │ │ │ svclt 0x0000e68e │ │ │ │ svclt 0x0000e750 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -82274,15 +82274,15 @@ │ │ │ │ @ instruction: 0xf7f41a69 │ │ │ │ blmi 0x49f560 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [lr], #-2299 @ 0xfffff705 │ │ │ │ @ instruction: 0x4631e7bb │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xe79ef9b9 │ │ │ │ - blx 0xfea1d12e │ │ │ │ + blx 0xff21d12e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addeq pc, fp, r8, lsr r5 @ │ │ │ │ strdeq pc, [fp], r2 │ │ │ │ addeq pc, fp, r4, ror #9 │ │ │ │ addeq pc, fp, r6, asr #9 │ │ │ │ addeq pc, fp, r4, ror r4 @ │ │ │ │ addeq pc, fp, lr, asr r4 @ │ │ │ │ @@ -82426,15 +82426,15 @@ │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ msreq CPSR_f, #1073741826 @ 0x40000002 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf846f7f4 │ │ │ │ andhi pc, r3, r0, lsl #17 │ │ │ │ vaba.s16 d30, d26, d27 │ │ │ │ - svclt 0x0000fa77 │ │ │ │ + svclt 0x0000fa97 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addeq pc, fp, ip, asr r3 @ │ │ │ │ addeq pc, fp, r2, lsl #6 │ │ │ │ @ instruction: 0x008bf2b8 │ │ │ │ addeq pc, fp, sl, lsr #5 │ │ │ │ addeq pc, fp, ip, ror #4 │ │ │ │ addeq pc, fp, r8, asr #4 │ │ │ │ @@ -82457,20 +82457,20 @@ │ │ │ │ stcllt 7, cr15, [r6, #984]! @ 0x3d8 │ │ │ │ ldcllt 7, cr15, [r8, #-984]! @ 0xfffffc28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb7c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x120f60 │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1ed9000 │ │ │ │ - svclt 0x0000fca7 │ │ │ │ - eorseq r4, r4, r0, rrx │ │ │ │ + svclt 0x0000fcbf │ │ │ │ + mlaseq r4, r0, r0, r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r4, lsl #1 │ │ │ │ pkhbtmi r4, r1, sl, lsl #13 │ │ │ │ @ instruction: 0xf8dd9d0d │ │ │ │ @@ -82516,15 +82516,15 @@ │ │ │ │ strteq r6, [sp], #-2413 @ 0xfffff693 │ │ │ │ ldrmi sp, [r2], lr, asr #10 │ │ │ │ mrsls r2, R10_usr │ │ │ │ ldrmi r4, [r1], -r0, lsl #13 │ │ │ │ ldrmi r4, [fp], r0, ror #12 │ │ │ │ @ instruction: 0xf972f7fc │ │ │ │ andseq pc, r7, #0 │ │ │ │ - movsvc pc, #70254592 @ 0x4300000 │ │ │ │ + mvnvc pc, #70254592 @ 0x4300000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x1323a8 │ │ │ │ bvs 0xfe8e19a0 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ @ instruction: 0x01034699 │ │ │ │ orreq pc, pc, #35 @ 0x23 │ │ │ │ bcs 0x71894 │ │ │ │ @@ -82668,20 +82668,20 @@ │ │ │ │ blt 0x1a9edb8 │ │ │ │ blt 0x181edbc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb7fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x1212ac │ │ │ │ andscc pc, r6, #64, 4 │ │ │ │ @ instruction: 0xf1ed9000 │ │ │ │ - svclt 0x0000fb01 │ │ │ │ - ldrsbteq r4, [r4], -r0 │ │ │ │ + svclt 0x0000fb19 │ │ │ │ + eorseq r4, r4, r0, lsl #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ strvc lr, [lr], #-2525 @ 0xfffff623 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @@ -82878,15 +82878,15 @@ │ │ │ │ ldclt 7, cr15, [r6], {244} @ 0xf4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f34ff0 │ │ │ │ strtmi fp, [r0], -r5, ror #28 │ │ │ │ mrscs r2, R9_usr │ │ │ │ mrc2 7, 4, pc, cr14, cr11, {7} │ │ │ │ andseq pc, r7, #0 │ │ │ │ - movsvc pc, #70254592 @ 0x4300000 │ │ │ │ + mvnvc pc, #70254592 @ 0x4300000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdmi pc, [r0], #131 @ 0x83 │ │ │ │ bvs 0xfeb0deb4 │ │ │ │ movwne lr, #2635 @ 0xa4b │ │ │ │ streq lr, [r5, #-2984] @ 0xfffff458 │ │ │ │ suble r2, r0, r0, lsl #20 │ │ │ │ @@ -82943,15 +82943,15 @@ │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ and pc, r5, r4, asr r8 @ │ │ │ │ @ instruction: 0xf8de9d0f │ │ │ │ ldmdbvs r6!, {r2, r6, sp, lr}^ │ │ │ │ ldrble r0, [r4, #-1078] @ 0xfffffbca │ │ │ │ @ instruction: 0xf0054691 │ │ │ │ @ instruction: 0xf6430217 │ │ │ │ - @ instruction: 0xf2c07cb0 │ │ │ │ + vqdmulh.s d23, d16, d0[4] │ │ │ │ bl 0x36430c │ │ │ │ strmi r0, [r7], -r2, lsl #25 │ │ │ │ ldrdvs pc, [r0], #140 @ 0x8c │ │ │ │ @ instruction: 0xf8deb35e │ │ │ │ bls 0x3e12ec │ │ │ │ andne lr, r5, #270336 @ 0x42000 │ │ │ │ streq lr, [lr, #-2977] @ 0xfffff45f │ │ │ │ @@ -83031,15 +83031,15 @@ │ │ │ │ andlt pc, r4, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, r8, lsr r8 │ │ │ │ - eorseq r4, r4, r0, ror #1 │ │ │ │ + eorseq r4, r4, r0, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb85a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83060,15 +83060,15 @@ │ │ │ │ andlt pc, r4, r9, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, r4, asr #15 │ │ │ │ - eorseq r4, r4, r0, ror #1 │ │ │ │ + eorseq r4, r4, r0, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83089,15 +83089,15 @@ │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r0, asr r7 │ │ │ │ - eorseq r4, r4, r0, asr #2 │ │ │ │ + eorseq r4, r4, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83118,15 +83118,15 @@ │ │ │ │ andlt pc, r4, r5, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrdeq lr, [fp], ip │ │ │ │ - eorseq r4, r4, r0, asr #2 │ │ │ │ + eorseq r4, r4, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb86fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83147,15 +83147,15 @@ │ │ │ │ blx 0xff99f54a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r8, ror #12 │ │ │ │ - eorseq r4, r4, r0, lsr #3 │ │ │ │ + ldrsbteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83176,15 +83176,15 @@ │ │ │ │ andlt pc, r4, r1, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ strdeq lr, [fp], r4 │ │ │ │ - eorseq r4, r4, r0, lsr #3 │ │ │ │ + ldrsbteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb87e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83205,15 +83205,15 @@ │ │ │ │ blx 0x1c9f632 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r0, lsl #11 │ │ │ │ - eorseq r4, r4, r0, lsl #4 │ │ │ │ + eorseq r4, r4, r0, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83234,15 +83234,15 @@ │ │ │ │ @ instruction: 0xb004fcbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, ip, lsl #10 │ │ │ │ - eorseq r4, r4, r0, lsl #4 │ │ │ │ + eorseq r4, r4, r0, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb88cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83263,15 +83263,15 @@ │ │ │ │ blx 0xfff9f718 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq lr, fp, r8, r4 │ │ │ │ - eorseq r4, r4, r0, ror #4 │ │ │ │ + mlaseq r4, r0, r2, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83292,15 +83292,15 @@ │ │ │ │ mcrr2 7, 15, pc, r8, cr15 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r4, lsr #8 │ │ │ │ - eorseq r4, r4, r0, ror #4 │ │ │ │ + mlaseq r4, r0, r2, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb89b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83321,15 +83321,15 @@ │ │ │ │ blx 0xfe29f800 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008be3b0 │ │ │ │ - eorseq r4, r4, r0, asr #5 │ │ │ │ + ldrshteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8a28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83350,15 +83350,15 @@ │ │ │ │ blx 0xff59f876 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, ip, lsr r3 │ │ │ │ - eorseq r4, r4, r0, asr #5 │ │ │ │ + ldrshteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83379,15 +83379,15 @@ │ │ │ │ blx 0x59f8e8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r8, asr #5 │ │ │ │ - eorseq r4, r4, r0, lsr #6 │ │ │ │ + eorseq r4, r4, r0, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83408,15 +83408,15 @@ │ │ │ │ blx 0x189f95e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r4, asr r2 │ │ │ │ - eorseq r4, r4, r0, lsr #6 │ │ │ │ + eorseq r4, r4, r0, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83437,15 +83437,15 @@ │ │ │ │ @ instruction: 0xf9a0f7ff │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r0, ror #3 │ │ │ │ - eorseq r4, r4, r0, lsl #7 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83466,15 +83466,15 @@ │ │ │ │ blx 0xffb9fa44 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, ip, ror #2 │ │ │ │ - eorseq r4, r4, r0, lsl #7 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83497,15 +83497,15 @@ │ │ │ │ andlt pc, r4, r9, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ strdeq lr, [fp], r8 │ │ │ │ - eorseq r4, r4, r0, ror #7 │ │ │ │ + eorseq r4, r4, r0, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83528,15 +83528,15 @@ │ │ │ │ andlt pc, r4, r1, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, ip, ror r0 │ │ │ │ - eorseq r4, r4, r0, ror #7 │ │ │ │ + eorseq r4, r4, r0, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83559,15 +83559,15 @@ │ │ │ │ andlt pc, r4, sp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, r0 │ │ │ │ - eorseq r4, r4, r0, asr #8 │ │ │ │ + eorseq r4, r4, r0, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8de0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83590,15 +83590,15 @@ │ │ │ │ strdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r4, lsl #31 │ │ │ │ - eorseq r4, r4, r0, asr #8 │ │ │ │ + eorseq r4, r4, r0, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83621,15 +83621,15 @@ │ │ │ │ andlt pc, r4, r1, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r8, lsl #30 │ │ │ │ - eorseq r4, r4, r0, lsr #9 │ │ │ │ + ldrsbteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83652,15 +83652,15 @@ │ │ │ │ andlt pc, r4, r9, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, ip, lsl #29 │ │ │ │ - eorseq r4, r4, r0, lsr #9 │ │ │ │ + ldrsbteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83683,15 +83683,15 @@ │ │ │ │ @ instruction: 0xb004ffb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r0, lsl lr │ │ │ │ - eorseq r4, r4, r0, lsl #10 │ │ │ │ + eorseq r4, r4, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83714,15 +83714,15 @@ │ │ │ │ strdlt pc, [r4], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ umulleq sp, fp, r4, sp │ │ │ │ - eorseq r4, r4, r0, lsl #10 │ │ │ │ + eorseq r4, r4, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb904c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83745,15 +83745,15 @@ │ │ │ │ andlt pc, r4, r9, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r8, lsl sp │ │ │ │ - eorseq r4, r4, r0, ror #10 │ │ │ │ + mlaseq r4, r0, r5, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb90c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83776,15 +83776,15 @@ │ │ │ │ andlt pc, r4, r1, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ umulleq sp, fp, ip, ip │ │ │ │ - eorseq r4, r4, r0, ror #10 │ │ │ │ + mlaseq r4, r0, r5, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83807,15 +83807,15 @@ │ │ │ │ @ instruction: 0xb004febd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r0, lsr #24 │ │ │ │ - eorseq r4, r4, r0, asr #11 │ │ │ │ + ldrshteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb91c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83838,15 +83838,15 @@ │ │ │ │ andlt pc, r4, r5, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r4, lsr #23 │ │ │ │ - eorseq r4, r4, r0, asr #11 │ │ │ │ + ldrshteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb923c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83869,15 +83869,15 @@ │ │ │ │ andlt pc, r4, r1, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r8, lsr #22 │ │ │ │ - eorseq r4, r4, r0, lsr #12 │ │ │ │ + eorseq r4, r4, r0, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb92b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83900,15 +83900,15 @@ │ │ │ │ andlt pc, r4, r9, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, ip, lsr #21 │ │ │ │ - eorseq r4, r4, r0, lsr #12 │ │ │ │ + eorseq r4, r4, r0, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83931,15 +83931,15 @@ │ │ │ │ andlt pc, r4, r5, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r0, lsr sl │ │ │ │ - eorseq r4, r4, r0, lsl #13 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb93b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83962,15 +83962,15 @@ │ │ │ │ andlt pc, r4, sp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0x008bd9b4 │ │ │ │ - eorseq r4, r4, r0, lsl #13 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 13, 1, cr4, cr13, cr3, {1} │ │ │ │ addlt r4, r1, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -84004,15 +84004,15 @@ │ │ │ │ blx 0xff6202aa │ │ │ │ @ instruction: 0xf7ed4630 │ │ │ │ strtmi pc, [r0], -sp, ror #31 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4ff0 │ │ │ │ svclt 0x0000bfe7 │ │ │ │ addeq sp, fp, r8, lsr r9 │ │ │ │ - eorseq r4, r4, r0, ror #13 │ │ │ │ + eorseq r4, r4, r0, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 13, 1, cr4, cr13, cr3, {1} │ │ │ │ addlt r4, r1, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -84046,15 +84046,15 @@ │ │ │ │ stc2 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7ed4630 │ │ │ │ strtmi pc, [r0], -fp, ror #31 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4ff0 │ │ │ │ svclt 0x0000bfe5 │ │ │ │ umulleq sp, fp, r0, r8 │ │ │ │ - eorseq r4, r4, r0, ror #13 │ │ │ │ + eorseq r4, r4, r0, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x11d834 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcls 0, cr11, [r4], {137} @ 0x89 │ │ │ │ mlsgt r8, sp, r8, pc @ │ │ │ │ @@ -88589,15 +88589,15 @@ │ │ │ │ @ instruction: 0xb1a90101 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andeq pc, pc, r5 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - blx 0x1e232c6 │ │ │ │ + blx 0xfe4232c6 │ │ │ │ andsne lr, r5, r0, lsl #22 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmdble fp, {r2, fp, sp} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ stmiale r7!, {r0, r1, r2, r5, r8, sl, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r3, lsl #2 │ │ │ │ ldc2l 0, cr15, [r4], #-16 │ │ │ │ @@ -89077,20 +89077,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebbe400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d4, d0 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ adcne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf8ecf1e7 │ │ │ │ + @ instruction: 0xf904f1e7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbe42c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi fp, [r1], -r2, lsl #1 │ │ │ │ andsle r2, r4, r1, lsl #16 │ │ │ │ andle r2, ip, r2, lsl #16 │ │ │ │ @@ -89108,20 +89108,20 @@ │ │ │ │ blx 0xffba522e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ blmi 0x12774c │ │ │ │ sbcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e79000 │ │ │ │ - svclt 0x0000f8b1 │ │ │ │ - eorseq r4, r4, ip, asr #14 │ │ │ │ + svclt 0x0000f8c9 │ │ │ │ + eorseq r4, r4, ip, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbe4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdacs r3, {r2, r3, r9, sl, lr} │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ stmdbne r8!, {ip, sp, lr, pc} │ │ │ │ @@ -89149,20 +89149,20 @@ │ │ │ │ @ instruction: 0xf04fffbf │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ strtmi r3, [r1], -r1, lsl #6 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x008af7f1 │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ blmi 0x1277f0 │ │ │ │ rscvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e79000 │ │ │ │ - svclt 0x0000f85f │ │ │ │ - eorseq r4, r4, ip, asr r7 │ │ │ │ + svclt 0x0000f877 │ │ │ │ + eorseq r4, r4, ip, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ strmi r4, [sl], r6, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @@ -89241,15 +89241,15 @@ │ │ │ │ ldrmi r4, [sl], -r0, lsr #12 │ │ │ │ blx 0xfe725486 │ │ │ │ @ instruction: 0xf93cf7e9 │ │ │ │ strmi r2, [r4], -r3, lsl #28 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vhadd.s8 , q2, q11 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ bl 0x128174 │ │ │ │ strmi r0, [r1], -r6, lsl #7 │ │ │ │ strtmi r4, [r8], -sl, asr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00e0f7e8 │ │ │ │ @@ -89297,15 +89297,15 @@ │ │ │ │ ldr pc, [r3, -r9, ror #29]! │ │ │ │ strb r2, [ip, -r0, lsl #12]! │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0xf7e88098 │ │ │ │ ldrtmi pc, [r9], -r7, lsr #24 @ │ │ │ │ @ instruction: 0xf7f54680 │ │ │ │ vmla.i8 d31, d20, d29 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ bl 0x128254 │ │ │ │ strtmi r0, [r8], -r6, lsl #7 │ │ │ │ strbmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ @ instruction: 0xf7e84640 │ │ │ │ @ instruction: 0xe78bfe7d │ │ │ │ ldc2l 7, cr15, [sl], #-928 @ 0xfffffc60 │ │ │ │ @@ -89375,15 +89375,15 @@ │ │ │ │ movwls r9, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf1b8e6bb │ │ │ │ suble r0, lr, r0, lsl #30 │ │ │ │ @ instruction: 0xf0039b02 │ │ │ │ movwls r0, #9215 @ 0x23ff │ │ │ │ @ instruction: 0xf7e99802 │ │ │ │ vadd.i8 d31, d4, d25 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46020334 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ stmdbls r3, {r1, r4, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf834f7e9 │ │ │ │ ldr r4, [r7, -r1, lsl #13]! │ │ │ │ @@ -89414,39 +89414,39 @@ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf0039102 │ │ │ │ stmdbls r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cdpcs 7, 0, cr14, cr1, cr10, {4} │ │ │ │ @ instruction: 0xf8bdbf04 │ │ │ │ movwls r3, #8200 @ 0x2008 │ │ │ │ @ instruction: 0xf640e7ae │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmla.i d19, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x56781c │ │ │ │ eorscs pc, pc, #64, 4 │ │ │ │ - stc2 2, cr15, [r6], {30} │ │ │ │ - teqpcc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldc2 2, cr15, [lr], {30} │ │ │ │ + msrcc (UNDEF: 104), r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, r0, asr #12 │ │ │ │ + addscc pc, ip, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vqsub.s16 d7, d14, d0 │ │ │ │ - blls 0x126768 │ │ │ │ + blls 0x1267c8 │ │ │ │ @ instruction: 0xf0032600 │ │ │ │ @ instruction: 0xf04f02ff │ │ │ │ blx 0xfe8f4396 │ │ │ │ movwls r3, #8707 @ 0x2203 │ │ │ │ movwls r4, #13331 @ 0x3413 │ │ │ │ svclt 0x0000e63d │ │ │ │ umulleq r8, fp, ip, r6 │ │ │ │ umulleq r8, fp, r6, r5 │ │ │ │ addeq r8, fp, r2, asr r5 │ │ │ │ addeq r8, fp, ip, lsl #9 │ │ │ │ addeq r8, fp, r2, ror #8 │ │ │ │ - eorseq r4, r4, ip, ror #14 │ │ │ │ + mlaseq r4, ip, r7, r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ @ instruction: 0xf0124616 │ │ │ │ @@ -89850,21 +89850,21 @@ │ │ │ │ @ instruction: 0xf7e8464d │ │ │ │ @ instruction: 0xe7acfa95 │ │ │ │ @ instruction: 0x46444650 │ │ │ │ blx 0x1025db4 │ │ │ │ @ instruction: 0x464d4630 │ │ │ │ blx 0xf25dbc │ │ │ │ @ instruction: 0xf640e7a3 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ blmi 0xe7eec │ │ │ │ andpl pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf89ef21e │ │ │ │ - eorseq r4, r4, r0, lsl #15 │ │ │ │ + @ instruction: 0xf8b6f21e │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebbf044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andls r4, r0, #148897792 @ 0x8e00000 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -90383,21 +90383,21 @@ │ │ │ │ @ instruction: 0x4640e79f │ │ │ │ @ instruction: 0xf7e74635 │ │ │ │ @ instruction: 0x4658fe17 │ │ │ │ cdp2 7, 1, cr15, cr4, cr7, {7} │ │ │ │ ldrbmi r4, [r6], -r8, asr #12 │ │ │ │ cdp2 7, 1, cr15, cr0, cr7, {7} │ │ │ │ @ instruction: 0xf640e793 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ blmi 0xe8740 │ │ │ │ rscpl pc, r3, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r4], #-116 @ 0xffffff8c │ │ │ │ - mlaseq r4, r4, r7, r4 │ │ │ │ + stc2 2, cr15, [ip], {29} │ │ │ │ + eorseq r4, r4, r4, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbf898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andls r4, r1, #148897792 @ 0x8e00000 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -90584,21 +90584,21 @@ │ │ │ │ ldmdals r4, {r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ mcrls 6, 0, r4, cr11, cr12, {0} │ │ │ │ stc2 7, cr15, [r4], {231} @ 0xe7 │ │ │ │ @ instruction: 0xf7e79813 │ │ │ │ ldmdals r5, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr], #-924 @ 0xfffffc64 │ │ │ │ @ instruction: 0xf640e758 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ blmi 0xe8a64 │ │ │ │ sbcvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff925224 │ │ │ │ - eorseq r4, r4, r8, lsr #15 │ │ │ │ + blx 0xfff25224 │ │ │ │ + ldrsbteq r4, [r4], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4698b091 │ │ │ │ strmi r4, [r9], r6, lsl #12 │ │ │ │ ldcls 6, cr4, [ip, #-92] @ 0xffffffa4 │ │ │ │ @@ -90761,21 +90761,21 @@ │ │ │ │ @ instruction: 0xf7e79e07 │ │ │ │ stmdals pc, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ blx 0x926bea │ │ │ │ @ instruction: 0xf7e7980e │ │ │ │ stmdals sp, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blx 0x7a6bf6 │ │ │ │ @ instruction: 0xf640e75d │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ blmi 0xe8d28 │ │ │ │ rsbsvs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf980f21d │ │ │ │ - ldrhteq r4, [r4], -r8 │ │ │ │ + @ instruction: 0xf998f21d │ │ │ │ + eorseq r4, r4, r8, ror #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b095 │ │ │ │ strmi r4, [r9], r6, lsl #12 │ │ │ │ stcls 6, cr4, [r2, #-92]! @ 0xffffffa4 │ │ │ │ @@ -90924,21 +90924,21 @@ │ │ │ │ @ instruction: 0xf7e7461c │ │ │ │ ldmdals r2, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9dcf7e7 │ │ │ │ @ instruction: 0xf7e79811 │ │ │ │ ldmdals r0, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9d6f7e7 │ │ │ │ @ instruction: 0xf640e778 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ blmi 0xe8fb4 │ │ │ │ adcsvs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf83af21d │ │ │ │ - eorseq r4, r4, r8, asr #15 │ │ │ │ + @ instruction: 0xf852f21d │ │ │ │ + ldrshteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc010c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ ldmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ strmi lr, [r4, #777]! @ 0x309 │ │ │ │ @@ -90966,15 +90966,15 @@ │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ strls r4, [sl], #-1633 @ 0xfffff99f │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ svclt 0x0000be11 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsbteq r4, [r4], -r8 │ │ │ │ + eorseq r4, r4, r8, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc01a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ umulllt r2, r6, r6, r0 │ │ │ │ addsmi r4, r1, #156, 12 @ 0x9c00000 │ │ │ │ @@ -91005,15 +91005,15 @@ │ │ │ │ stc2l 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsbteq r4, [r4], -r8 │ │ │ │ + eorseq r4, r4, r8, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc0240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldc 6, cr4, [pc, #600] @ 0x692a4 │ │ │ │ @ instruction: 0xf04f7b0e │ │ │ │ bls 0x26c054 │ │ │ │ @@ -91259,21 +91259,21 @@ │ │ │ │ @ instruction: 0x462ae6d1 │ │ │ │ mrrc2 7, 14, pc, r2, cr14 @ │ │ │ │ @ instruction: 0x462ae752 │ │ │ │ blx 0xff0273e2 │ │ │ │ svclt 0x0000e74e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ blmi 0x1698f8 │ │ │ │ rscvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e49000 │ │ │ │ - vrecps.f16 , , │ │ │ │ - svclt 0x0000fd63 │ │ │ │ - ldrshteq r4, [r4], -r4 │ │ │ │ + vrecps.f16 , , │ │ │ │ + svclt 0x0000fd83 │ │ │ │ + eorseq r4, r4, r4, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x324adc │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ @@ -91327,15 +91327,15 @@ │ │ │ │ @ instruction: 0xf8cd4610 │ │ │ │ @ instruction: 0xf7fec008 │ │ │ │ andlt pc, r5, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r4, r4, ip, lsl #16 │ │ │ │ + eorseq r4, r4, ip, lsr r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ ldrmi r3, [r2], r0, lsl #1 │ │ │ │ @ instruction: 0xf7e74689 │ │ │ │ @@ -91425,15 +91425,15 @@ │ │ │ │ blx 0x18eac2 │ │ │ │ stcls 4, cr12, [r5, #-56] @ 0xffffffc8 │ │ │ │ stcls 5, cr9, [r6, #-16] │ │ │ │ stcls 5, cr9, [r7, #-20] @ 0xffffffec │ │ │ │ strpl lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 2, APSR_nzcv, cr14, cr14, {7} │ │ │ │ - eorseq r4, r4, r8, lsr #16 │ │ │ │ + eorseq r4, r4, r8, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc08d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91446,25 +91446,25 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, pc, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, lsr #16 │ │ │ │ + eorseq r4, r4, r8, asr r8 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc34a │ │ │ │ blls 0xf876c │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a78b8 │ │ │ │ ldclt 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ - mlaseq r4, r8, r8, r4 │ │ │ │ + eorseq r4, r4, r8, asr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ movwls r4, #4874 @ 0x130a │ │ │ │ @@ -91475,25 +91475,25 @@ │ │ │ │ strtmi r9, [r2], -r8 │ │ │ │ strtmi r9, [r9], -r1, lsl #22 │ │ │ │ blx 0x3fb046 │ │ │ │ @ instruction: 0xf8cdcc07 │ │ │ │ andlt ip, r3, r4, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ - mlaseq r4, r8, r8, r4 │ │ │ │ + eorseq r4, r4, r8, asr #17 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc3be │ │ │ │ blls 0xf87e0 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a792c │ │ │ │ ldcllt 7, cr15, [r8], {254} @ 0xfe │ │ │ │ - eorseq r4, r4, r8, lsl #18 │ │ │ │ + eorseq r4, r4, r8, lsr r9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ ldrmi r3, [r2], r0, lsl #1 │ │ │ │ @ instruction: 0xf7e64689 │ │ │ │ @@ -91583,15 +91583,15 @@ │ │ │ │ blx 0x18ed3a │ │ │ │ stcls 4, cr12, [r5, #-56] @ 0xffffffc8 │ │ │ │ stcls 5, cr9, [r6, #-16] │ │ │ │ stcls 5, cr9, [r7, #-20] @ 0xffffffec │ │ │ │ strpl lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ - eorseq r4, r4, r8, ror r9 │ │ │ │ + eorseq r4, r4, r8, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91604,15 +91604,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, ror r9 │ │ │ │ + eorseq r4, r4, r8, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91625,25 +91625,25 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ ldrdlt pc, [r6], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, ror #19 │ │ │ │ + eorseq r4, r4, r8, lsl sl │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc616 │ │ │ │ blls 0xf8a38 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a7b84 │ │ │ │ bllt 0xfeba7a0c │ │ │ │ - eorseq r4, r4, r8, asr sl │ │ │ │ + eorseq r4, r4, r8, lsl #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0c20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ movwls r4, #4874 @ 0x130a │ │ │ │ @@ -91654,15 +91654,15 @@ │ │ │ │ strtmi r9, [r2], -r8 │ │ │ │ strtmi r9, [r9], -r1, lsl #22 │ │ │ │ blx 0x3fb312 │ │ │ │ @ instruction: 0xf8cdcc07 │ │ │ │ andlt ip, r3, r4, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ bllt 0xfe227a58 │ │ │ │ - eorseq r4, r4, r8, asr sl │ │ │ │ + eorseq r4, r4, r8, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91675,15 +91675,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r5, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, asr #21 │ │ │ │ + ldrshteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91696,15 +91696,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, fp, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, lsr fp │ │ │ │ + eorseq r4, r4, r8, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91717,15 +91717,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r1, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, lsr #23 │ │ │ │ + ldrsbteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91738,15 +91738,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ strdlt pc, [r6], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, lsl ip │ │ │ │ + eorseq r4, r4, r8, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91759,15 +91759,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, sp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, lsl #25 │ │ │ │ + ldrhteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91780,15 +91780,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r3, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq r4, [r4], -r8 │ │ │ │ + eorseq r4, r4, r8, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91801,15 +91801,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r9, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, ror #26 │ │ │ │ + mlaseq r4, r8, sp, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91822,15 +91822,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, pc, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq r4, [r4], -r8 │ │ │ │ + eorseq r4, r4, r8, lsl #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf886f7e6 │ │ │ │ @ instruction: 0xf7e64604 │ │ │ │ @@ -91865,15 +91865,15 @@ │ │ │ │ @ instruction: 0x46106812 │ │ │ │ @ instruction: 0xff08f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r8, asr #28 │ │ │ │ + eorseq r4, r4, r8, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r0, lsl #8 │ │ │ │ @@ -91884,15 +91884,15 @@ │ │ │ │ @ instruction: 0x46106812 │ │ │ │ mcr2 7, 7, pc, cr2, cr13, {7} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrhteq r4, [r4], -r8 │ │ │ │ + eorseq r4, r4, r8, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r0, ror #31 │ │ │ │ @ instruction: 0xf646b086 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46942396 │ │ │ │ @@ -91916,15 +91916,15 @@ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf850f7ff │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r8, lsr #30 │ │ │ │ + eorseq r4, r4, r8, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r0, ror #31 │ │ │ │ @ instruction: 0xf646b086 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46942396 │ │ │ │ @@ -91948,15 +91948,15 @@ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf810f7ff │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r4, asr #30 │ │ │ │ + eorseq r4, r4, r4, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -91984,15 +91984,15 @@ │ │ │ │ @ instruction: 0xf9eaf7fd │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - eorseq r4, r4, r0, ror #30 │ │ │ │ + mlaseq r4, r0, pc, r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92021,15 +92021,15 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r4, r4, ip, ror pc │ │ │ │ + eorseq r4, r4, ip, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92059,15 +92059,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - mlaseq r4, r8, pc, r4 @ │ │ │ │ + eorseq r4, r4, r8, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc12c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ umulllt r2, r6, r6, r0 │ │ │ │ stmdavs r0, {r1, r3, r4, r7, r9, lr} │ │ │ │ @@ -92091,16 +92091,16 @@ │ │ │ │ @ instruction: 0xf7fdc008 │ │ │ │ andlt pc, r6, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq r4, [r4], -r4 │ │ │ │ - eorseq r4, r4, ip, lsl #16 │ │ │ │ + eorseq r4, r4, r4, ror #31 │ │ │ │ + eorseq r4, r4, ip, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc134c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ umulllt r2, r6, r6, r0 │ │ │ │ stmdavs r0, {r1, r3, r4, r7, r9, lr} │ │ │ │ @@ -92124,16 +92124,16 @@ │ │ │ │ @ instruction: 0xf7fdc008 │ │ │ │ strdlt pc, [r6], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq r4, [r4], -r0 │ │ │ │ - eorseq r4, r4, ip, lsl #16 │ │ │ │ + eorseq r5, r4, r0 │ │ │ │ + eorseq r4, r4, ip, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc13d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92163,15 +92163,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r4, r4, ip, ror #31 │ │ │ │ + eorseq r5, r4, ip, lsl r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ blls 0x34ee88 │ │ │ │ @@ -92185,15 +92185,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ strtmi pc, [r0], -r3, ror #30 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e641f0 │ │ │ │ svclt 0x0000b841 │ │ │ │ - eorseq r5, r4, r8 │ │ │ │ + eorseq r5, r4, r8, lsr r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92202,15 +92202,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000bf3b │ │ │ │ - eorseq r5, r4, r8 │ │ │ │ + eorseq r5, r4, r8, lsr r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ movwls r9, #15626 @ 0x3d0a │ │ │ │ @@ -92246,15 +92246,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ strtmi pc, [r0], -r9, ror #29 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e541f0 │ │ │ │ svclt 0x0000bfc7 │ │ │ │ - eorseq r5, r4, r4, lsr #32 │ │ │ │ + eorseq r5, r4, r4, asr r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92263,15 +92263,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000bec1 │ │ │ │ - eorseq r5, r4, r4, lsr #32 │ │ │ │ + eorseq r5, r4, r4, asr r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ blls 0x34f018 │ │ │ │ @@ -92285,15 +92285,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ @ instruction: 0x4620fe9b │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e541f0 │ │ │ │ svclt 0x0000bf79 │ │ │ │ - eorseq r5, r4, r0, asr #32 │ │ │ │ + eorseq r5, r4, r0, ror r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92302,15 +92302,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000be73 │ │ │ │ - eorseq r5, r4, r0, asr #32 │ │ │ │ + eorseq r5, r4, r0, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc1694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf7ea4614 │ │ │ │ mvnscs pc, #27, 30 @ 0x6c │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ @@ -92348,15 +92348,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ - eorseq r5, r4, ip, asr r0 │ │ │ │ + eorseq r5, r4, ip, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc174c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andls r4, r1, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf81cf7eb │ │ │ │ mvnscs r9, #4096 @ 0x1000 │ │ │ │ @@ -92395,15 +92395,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mcrrlt 7, 15, pc, r0, cr13 @ │ │ │ │ - eorseq r5, r4, ip, asr #1 │ │ │ │ + ldrshteq r5, [r4], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc1808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ blx 0xff5a85ae │ │ │ │ @ instruction: 0x46044632 │ │ │ │ @@ -92470,15 +92470,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfeb2871c │ │ │ │ - eorseq r5, r4, ip, lsr r1 │ │ │ │ + eorseq r5, r4, ip, ror #2 │ │ │ │ @ instruction: 0x468cb530 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ ldmib sp, {r0, r1, sl, sp}^ │ │ │ │ @ instruction: 0x4322e305 │ │ │ │ movwls sp, #20749 @ 0x510d │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @@ -92490,15 +92490,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfe12876c │ │ │ │ - eorseq r5, r4, ip, lsr #3 │ │ │ │ + ldrsbteq r5, [r4], -ip │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ blls 0x16d7a4 │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ subsmi r4, fp, #13631488 @ 0xd00000 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x6a7c0 │ │ │ │ b 0x37bfd8 │ │ │ │ blls 0x1aafa4 │ │ │ │ @@ -92517,75 +92517,75 @@ │ │ │ │ strmi r2, [r6], r4, lsl #24 │ │ │ │ @ instruction: 0xc014f8df │ │ │ │ ldrcs r4, [ip], #-1570 @ 0xfffff9de │ │ │ │ blx 0x17c07a │ │ │ │ strls ip, [r6], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0x13a87d8 │ │ │ │ - eorseq r5, r4, ip, lsr #3 │ │ │ │ + ldrsbteq r5, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc19f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf832f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, ip, lsl r2 │ │ │ │ + eorseq r5, r4, ip, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf814f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, ip, asr #4 │ │ │ │ + eorseq r5, r4, ip, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xfff6f7fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, ip, ror r2 │ │ │ │ + eorseq r5, r4, ip, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffd8f7fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, ip, lsr #5 │ │ │ │ + ldrsbteq r5, [r4], -ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r0], r7, lsl #1 │ │ │ │ strmi r4, [r9], r5, lsl #12 │ │ │ │ cdpls 3, 0, cr9, cr14, cr5, {0} │ │ │ │ @@ -92600,15 +92600,15 @@ │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ strls r4, [r1, -r3, lsr #12] │ │ │ │ strls r9, [r2, #-1536] @ 0xfffffa00 │ │ │ │ @ instruction: 0xffa6f7fc │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [r0], #916 @ 0x394 │ │ │ │ - eorseq r5, r4, ip, lsr #5 │ │ │ │ + ldrsbteq r5, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92621,15 +92621,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq r5, [r4], -ip │ │ │ │ + eorseq r5, r4, ip, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92642,15 +92642,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, ip, asr #6 │ │ │ │ + eorseq r5, r4, ip, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92663,15 +92663,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ @ instruction: 0xb006fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq r5, [r4], -ip │ │ │ │ + eorseq r5, r4, ip, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92684,15 +92684,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, ip, lsr #8 │ │ │ │ + eorseq r5, r4, ip, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92705,15 +92705,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlaseq r4, ip, r4, r5 │ │ │ │ + eorseq r5, r4, ip, asr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -r9, lsl #1 │ │ │ │ ldcls 8, cr2, [r3, #-4] │ │ │ │ andls r9, r6, #-1073741823 @ 0xc0000001 │ │ │ │ @@ -92808,15 +92808,15 @@ │ │ │ │ blls 0x24ec18 │ │ │ │ eorsle r2, r4, r3, lsl #22 │ │ │ │ vfnmsne.f64 d9, d12, d7 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00982d03 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ rsble r2, fp, r0, lsl #24 │ │ │ │ - movtvc pc, #580 @ 0x244 @ │ │ │ │ + cmnpvc r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r6, #3072 @ 0xc00 │ │ │ │ ldclcs 8, cr15, [r4, #840] @ 0x348 │ │ │ │ subsle r2, r4, r0, lsl #20 │ │ │ │ stmdbls r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andls r9, r3, #20, 20 @ 0x14000 │ │ │ │ @@ -92887,22 +92887,22 @@ │ │ │ │ strcc r1, [r4], #-2274 @ 0xfffff71e │ │ │ │ @ instruction: 0xf802f7ed │ │ │ │ stmiale r3!, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf7e54648 │ │ │ │ @ instruction: 0x4640fa77 │ │ │ │ blx 0x1da8d3c │ │ │ │ @ instruction: 0xf640e6e4 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 d19, d12, #64 │ │ │ │ + vmla.i d19, d16, d0[3] │ │ │ │ @ instruction: 0xf603002f │ │ │ │ @ instruction: 0xf6406314 │ │ │ │ vhsub.s16 , , q7 │ │ │ │ - svclt 0x0000f8d7 │ │ │ │ - eorseq r5, r4, ip, lsl #10 │ │ │ │ + svclt 0x0000f8ef │ │ │ │ + eorseq r5, r4, ip, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ ldmib sp, {r1, r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -92916,15 +92916,15 @@ │ │ │ │ rschi pc, r5, r0 │ │ │ │ svclt 0x008c2e03 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00182f02 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vrhadd.s8 d24, d4, d2 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ bl 0x12baf8 │ │ │ │ smlabbcs r0, r4, r2, r0 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf85280b6 │ │ │ │ strbmi r3, [r0], -r7, lsr #32 │ │ │ │ ldrbmi r9, [r2], -r7, lsl #24 │ │ │ │ @@ -93018,21 +93018,21 @@ │ │ │ │ stmiale r5!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf084e78f │ │ │ │ tstcs r1, r1, lsl #8 │ │ │ │ streq lr, [r4], #2819 @ 0xb03 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr0, cr4, {6} │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf640af40 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 d19, d12, #64 │ │ │ │ + vmla.i d19, d16, d0[3] │ │ │ │ @ instruction: 0xf503002f │ │ │ │ vst2.16 {d22-d25}, [pc :128], r7 │ │ │ │ vqsub.s16 q3, q5, q15 │ │ │ │ - mcrcs 15, 0, pc, cr7, cr1, {6} @ │ │ │ │ + cdpcs 15, 0, cr15, cr7, cr9, {7} │ │ │ │ svcge 0x0023f67f │ │ │ │ @ instruction: 0xf63f2e27 │ │ │ │ @ instruction: 0xf646af20 │ │ │ │ vqdmlsl.s q11, d0, d20 │ │ │ │ @ instruction: 0xf7e42b96 │ │ │ │ @ instruction: 0x4607ff1f │ │ │ │ andeq lr, r5, #9216 @ 0x2400 │ │ │ │ @@ -93069,15 +93069,15 @@ │ │ │ │ strcc r4, [r4, #-1592] @ 0xfffff9c8 │ │ │ │ cdp2 7, 9, cr15, cr6, cr12, {7} │ │ │ │ stmiale r8!, {r1, r2, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ stmdals r6, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf908f7e5 │ │ │ │ svclt 0x0000e723 │ │ │ │ - eorseq r5, r4, r8, ror #10 │ │ │ │ + mlaseq r4, r8, r5, r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc2290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stcls 12, cr9, [fp, #-40] @ 0xffffffd8 │ │ │ │ ldrdeq lr, [r8, -sp] │ │ │ │ @@ -93095,15 +93095,15 @@ │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8df4663 │ │ │ │ strls ip, [r2], #-16 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf7fdbc10 │ │ │ │ svclt 0x0000bc65 │ │ │ │ - eorseq r5, r4, r4, asr #11 │ │ │ │ + ldrshteq r5, [r4], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc22f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [sp], {216} @ 0xd8 │ │ │ │ mrc 6, 0, r4, cr13, cr13, {0} │ │ │ │ @ instruction: 0x46063f70 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -93200,20 +93200,20 @@ │ │ │ │ andvs r5, r4, #1572864 @ 0x180000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, , q8 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ sbccs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf8aaf1e3 │ │ │ │ + @ instruction: 0xf8c2f1e3 │ │ │ │ addeq r4, fp, r6, asr r9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ @ instruction: 0xee1d492b │ │ │ │ @@ -94696,221 +94696,221 @@ │ │ │ │ @ instruction: 0xe7e6fd71 │ │ │ │ addeq r3, fp, r4, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc3be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ vmax.s8 d20, d9, d4 │ │ │ │ - vst2.8 {d31,d33}, [pc :256], r7 │ │ │ │ + vst2.16 {d31,d33}, [pc :64], r7 │ │ │ │ biccs r7, r2, r0, asr #5 │ │ │ │ vmax.s8 d20, d8, d16 │ │ │ │ - mcrrne 15, 0, pc, r3, cr5 @ │ │ │ │ + mcrrne 15, 2, pc, r3, cr5 @ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ vhadd.s8 d29, d0, d8 │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.f d20, d0, d0[1] │ │ │ │ andls r0, r1, r1, lsr r1 │ │ │ │ - @ instruction: 0xf8caf22c │ │ │ │ + @ instruction: 0xf8e2f22c │ │ │ │ cmplt r8, r3, lsl #12 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s16 d9, d0, d3 │ │ │ │ - @ instruction: 0x4601feb5 │ │ │ │ + strmi pc, [r1], -sp, asr #29 │ │ │ │ stmdavs sl, {r0, fp, ip, pc} │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - @ instruction: 0xf836f247 │ │ │ │ + @ instruction: 0xf856f247 │ │ │ │ ldrdcs lr, [r1, -sp] │ │ │ │ andvs r9, sl, r3, lsl #22 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc3c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ addlt r6, r6, r0, asr #17 │ │ │ │ stmdacs r0, {r2, r3, r9, sl, lr} │ │ │ │ ldmib r3, {r2, r4, r5, ip, lr, pc}^ │ │ │ │ b 0x14b127c │ │ │ │ tstle lr, r2, lsl #24 │ │ │ │ movwls fp, #20788 @ 0x5134 │ │ │ │ - stc2l 2, cr15, [r6], #244 @ 0xf4 │ │ │ │ + stc2 2, cr15, [r6, #-244] @ 0xffffff0c │ │ │ │ andcc r9, r1, r5, lsl #22 │ │ │ │ ldmvs r8, {r5, sp, lr}^ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mrcmi 13, 0, fp, cr12, cr0, {3} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ ldrmi r9, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf6409001 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ ldmdbne r0!, {r0, r1, r2, r3, r5, r9}^ │ │ │ │ andcs r9, r1, #0, 4 │ │ │ │ - @ instruction: 0xf9c6f24e │ │ │ │ + @ instruction: 0xf9e6f24e │ │ │ │ andcc fp, r1, r4, lsr #2 │ │ │ │ svclt 0x00282840 │ │ │ │ eorvs r2, r0, r0, asr #32 │ │ │ │ andlt r1, r6, r0, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ cdp 8, 1, cr4, cr13, cr9, {0} │ │ │ │ movtcs r5, #3952 @ 0xf70 │ │ │ │ - @ instruction: 0x31bcf640 │ │ │ │ + mvncc pc, r0, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r0, r6, lsl #12 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d20, d24, d14 │ │ │ │ - @ instruction: 0x2c00f9a3 │ │ │ │ + @ instruction: 0x2c00f9c3 │ │ │ │ andcc sp, r1, r0, ror #1 │ │ │ │ ldrb r6, [sp, r0, lsr #32] │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc3d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8b0a34 │ │ │ │ eorcs fp, r0, #141 @ 0x8d │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x00aef23c │ │ │ │ - @ instruction: 0xf9c4f245 │ │ │ │ + svc 0x00c6f23c │ │ │ │ + @ instruction: 0xf9e4f245 │ │ │ │ ldrmi r2, [r9], -r0, lsr #6 │ │ │ │ andls r2, r1, r1, lsl #4 │ │ │ │ - sbcscc pc, r8, r0, asr #12 │ │ │ │ + andmi pc, r8, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdage r3, {ip, pc} │ │ │ │ - @ instruction: 0xf97cf24e │ │ │ │ + @ instruction: 0xf99cf24e │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ vmax.f32 , q7, │ │ │ │ vsubw.s8 , q8, d8 │ │ │ │ mulsvs r8, r6, r3 │ │ │ │ blmi 0x499158 │ │ │ │ blls 0x346bc4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 0, pc, cr0, cr0, {0} │ │ │ │ + mcr2 2, 1, pc, cr8, cr0, {0} @ │ │ │ │ vadd.i64 d6, d13, d0 │ │ │ │ - stmdbge r3, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r3, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404602 │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0f8002f │ │ │ │ - @ instruction: 0xe7e0fe9d │ │ │ │ - @ instruction: 0xf9bcf24e │ │ │ │ + @ instruction: 0xe7e0feb5 │ │ │ │ + @ instruction: 0xf9dcf24e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc3da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xfe27088c │ │ │ │ eorcs fp, r8, #174 @ 0xae │ │ │ │ ldrbcc pc, [r0, #-1615] @ 0xfffff9b1 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ bl 0x3b4fbc │ │ │ │ ldmdavs fp, {r1} │ │ │ │ @ instruction: 0xf04f932d │ │ │ │ vcgt.s d0, d12, d0 │ │ │ │ - eorcs lr, r0, #376 @ 0x178 │ │ │ │ + eorcs lr, r0, #472 @ 0x1d8 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - svc 0x0058f23c │ │ │ │ + svc 0x0070f23c │ │ │ │ blcs 0x86c84 │ │ │ │ addshi pc, sl, r0 │ │ │ │ - @ instruction: 0xf96af245 │ │ │ │ + @ instruction: 0xf98af245 │ │ │ │ strne pc, [r8], #590 @ 0x24e │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - msrmi SPSR_, #64, 12 @ 0x4000000 │ │ │ │ + orrsmi pc, r0, #64, 12 @ 0x4000000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ nopcs {0} @ │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmdage r5!, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf91ef24e │ │ │ │ + @ instruction: 0xf93ef24e │ │ │ │ @ instruction: 0xf7ffa825 │ │ │ │ rsbvs pc, r0, fp, ror #29 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andls r8, r5, r6, asr #1 │ │ │ │ - @ instruction: 0xf986f24a │ │ │ │ + @ instruction: 0xf9a6f24a │ │ │ │ stmdals r5, {r0, r9, sl, lr} │ │ │ │ smlatbls r5, r1, r0, r6 │ │ │ │ - @ instruction: 0xf9e2f22d │ │ │ │ + @ instruction: 0xf9faf22d │ │ │ │ blvc 0x1a282a0 │ │ │ │ andls r2, r0, r2, lsl #6 │ │ │ │ stmdbls r5, {r0, r2, r9, sp} │ │ │ │ stc 0, cr2, [sp] │ │ │ │ vqdmulh.s d23, d10, d2 │ │ │ │ - vfma.f32 d31, d16, d27 │ │ │ │ + vfma.f32 , q8, │ │ │ │ vorr.i32 , #2048 @ 0x00000800 │ │ │ │ mulsvs r8, r2, r3 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xa15f8095 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0x2328a814 │ │ │ │ vcgt.s d9, d12, d12 │ │ │ │ - @ instruction: 0xf641ef14 │ │ │ │ - vsra.s64 d22, d20, #64 │ │ │ │ + @ instruction: 0xf641ef2c │ │ │ │ + vmla.f d22, d16, d0[5] │ │ │ │ @ instruction: 0xf6400131 │ │ │ │ - vshr.s64 q10, q2, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ vhadd.s32 d0, d13, d31 │ │ │ │ - strmi pc, [r3], -r1, ror #17 │ │ │ │ + @ instruction: 0x4603f8f9 │ │ │ │ andcs fp, r1, #88, 2 │ │ │ │ ldmdage r4, {r6, r8, sp} │ │ │ │ vcgt.s32 d9, d12, d5 │ │ │ │ - strmi pc, [r6], -fp, asr #21 │ │ │ │ + strmi pc, [r6], -r3, ror #21 │ │ │ │ vadd.i32 d9, d11, d5 │ │ │ │ - mcrcs 14, 0, pc, cr1, cr11, {4} @ │ │ │ │ + mcrcs 14, 0, pc, cr1, cr3, {5} @ │ │ │ │ andcs sp, r0, #61 @ 0x3d │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vcgt.s8 d18, d5, d13 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, ip, pc} │ │ │ │ stmdbge r6, {r0, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ movwcs r2, #1 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ - @ instruction: 0xf926f244 │ │ │ │ + @ instruction: 0xf946f244 │ │ │ │ vst2.8 {d25,d27}, [pc], r6 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ ldmib sp, {r1, r3, r4, r7, r8, r9, ip, sp}^ │ │ │ │ blx 0xfe8ad4e2 │ │ │ │ stmne r9, {r0, r1, r8, sl, ip} │ │ │ │ strpl pc, [r0, #-2819] @ 0xfffff4fd │ │ │ │ strbvc lr, [r2, #2885]! @ 0xb45 │ │ │ │ ldrne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stmdavs r3!, {r0, r9, sp}^ │ │ │ │ @ instruction: 0x2128a80a │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ ldrmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xd2959a │ │ │ │ + blx 0x132959a │ │ │ │ ldmdavs sl, {r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, lr, pc, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8bdbd70 │ │ │ │ ldr r2, [pc, r2, rrx]! │ │ │ │ - eormi pc, r0, r0, asr #12 │ │ │ │ + subsmi pc, r0, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [r8, #992] @ 0x3e0 │ │ │ │ + ldc2l 0, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ stmdage r6, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ - blx 0xfe0a962c │ │ │ │ + blx 0xfe8a962c │ │ │ │ strne lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ mcrrmi 4, 4, pc, sl, cr15 @ │ │ │ │ ldccc 6, cr15, [sl], {195} @ 0xc3 │ │ │ │ cmneq r8, r6, lsl #20 │ │ │ │ bne 0x172d26c │ │ │ │ sbcsvs lr, r1, r0, asr #20 │ │ │ │ andeq lr, r5, r0, ror #22 │ │ │ │ @@ -94920,31 +94920,31 @@ │ │ │ │ stmdbls r7, {} @ │ │ │ │ strcs pc, [ip, #-2978] @ 0xfffff45e │ │ │ │ b 0x106d060 │ │ │ │ sbcseq r7, fp, r3, asr r0 │ │ │ │ strpl pc, [r1, #-2828] @ 0xfffff4f4 │ │ │ │ bl 0x11b30b0 │ │ │ │ str r0, [pc, r0, lsl #10]! │ │ │ │ - ldc2 2, cr15, [r4, #-64] @ 0xffffffc0 │ │ │ │ + stc2 2, cr15, [ip, #-64]! @ 0xffffffc0 │ │ │ │ vadd.i64 d6, d13, d0 │ │ │ │ - stmdbge r5!, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r5!, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404602 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf0f8002f │ │ │ │ - stmdavs r0!, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - cdp2 2, 1, cr15, cr8, cr11, {1} │ │ │ │ + stmdavs r0!, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + cdp2 2, 3, cr15, cr0, cr11, {1} │ │ │ │ rsbvs r2, r3, r0, lsl #6 │ │ │ │ vabd.s8 d30, d30, d24 │ │ │ │ - vtst.16 d15, d16, d27 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x2029698 │ │ │ │ + vtst.16 , q8, │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfe829698 │ │ │ │ strmi sl, [r2], -r5, lsr #18 │ │ │ │ - rsbmi pc, ip, r0, asr #12 │ │ │ │ + addsmi pc, ip, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stc2 0, cr15, [ip, #992] @ 0x3e0 │ │ │ │ + stc2 0, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ svclt 0x0000e798 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ bmi 0x1ac1ed8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -94952,19 +94952,19 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vsubl.s8 , d16, d8 │ │ │ │ umulllt r2, r3, r6, r2 │ │ │ │ ldrd pc, [r0], -r2 │ │ │ │ svceq 0x0000f1be │ │ │ │ strmi sp, [r3], -r9 │ │ │ │ - rscmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ + andspl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #2 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - @ instruction: 0xb003febf │ │ │ │ + ldrdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -94976,15 +94976,15 @@ │ │ │ │ @ instruction: 0x9327681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi r6, [lr], -r3, lsr #16 │ │ │ │ blcs 0x7e88c │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0x001af8b9 │ │ │ │ @ instruction: 0xf1d32120 │ │ │ │ - andls pc, r3, r7, lsl #17 │ │ │ │ + mulls r3, pc, r8 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8b981e1 │ │ │ │ @ instruction: 0xf1bee01a │ │ │ │ eorsle r0, r7, r0, lsl #30 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ andcs sl, r0, #112, 30 @ 0x1c0 │ │ │ │ ldmdaeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -95012,22 +95012,22 @@ │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r6, r2, lsl #2 │ │ │ │ @ instruction: 0xf8434596 │ │ │ │ ldmle fp, {r5, r8, r9, fp, ip}^ │ │ │ │ bcs 0x86f64 │ │ │ │ ldrmi sp, [r0], -sp, asr #32 │ │ │ │ vhsub.s32 d9, d3, d2 │ │ │ │ - @ instruction: 0xf8b9f98d │ │ │ │ + @ instruction: 0xf8b9f9a5 │ │ │ │ bls 0xf8f54 │ │ │ │ suble r2, r1, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrbtmi r2, [fp], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf640681b │ │ │ │ - vmull.s8 , d0, d0 │ │ │ │ + vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf8cd0c2f │ │ │ │ @ instruction: 0xf8cda014 │ │ │ │ pkhbtmi ip, r0, r0 │ │ │ │ andne pc, r3, sl, asr r8 @ │ │ │ │ @ instruction: 0x46924637 │ │ │ │ strls r4, [r2], #-1716 @ 0xfffff94c │ │ │ │ blmi 0x1ba4f4c │ │ │ │ @@ -95043,42 +95043,42 @@ │ │ │ │ smlabbcs r0, fp, r8, r8 │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ @ instruction: 0xf7ffb29c │ │ │ │ @ instruction: 0x463bfd7d │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ ldrbmi r9, [r0], -r4, lsl #20 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - blls 0x12c7a8 │ │ │ │ + blls 0x12c828 │ │ │ │ ldrdge pc, [r0], -r3 │ │ │ │ @ instruction: 0x301af8b9 │ │ │ │ ldmle r6, {r0, r1, r4, r5, r7, r9, lr}^ │ │ │ │ ldrbmi r9, [r2], -r2, lsl #24 │ │ │ │ vmin.s32 d4, d3, d0 │ │ │ │ - stmdavs r7!, {r0, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r7!, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0x4638813c │ │ │ │ - @ instruction: 0xf93cf223 │ │ │ │ + @ instruction: 0xf954f223 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf8b9a81e │ │ │ │ vqadd.s64 d8, d12, d10 │ │ │ │ - @ instruction: 0xf64fed78 │ │ │ │ + @ instruction: 0xf64fed90 │ │ │ │ vmov.i32 , #0 @ 0x00000000 │ │ │ │ ldc 2, cr2, [pc, #600] @ 0x6d1f8 │ │ │ │ movwcs r7, #2887 @ 0xb47 │ │ │ │ ldmdavs r1, {r2, r9, ip, pc} │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ blvc 0x8285e8 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ stmib sp, {r0, r1, r6, r8, pc}^ │ │ │ │ andcs r3, r1, ip, lsl #6 │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ ldrmi sl, [r9], -ip, lsl #22 │ │ │ │ vcgt.s8 d25, d3, d2 │ │ │ │ - blls 0x3ace34 │ │ │ │ + blls 0x3aceb4 │ │ │ │ strbmi pc, [sl, #-1103] @ 0xfffffbb1 @ │ │ │ │ ldrcc pc, [sl, #1731] @ 0x6c3 │ │ │ │ ldrdne lr, [sp], -sp │ │ │ │ andcc pc, r5, #166912 @ 0x28c00 │ │ │ │ blx 0x1b3052 │ │ │ │ bl 0x10f57ec │ │ │ │ stmib sp, {r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -95088,43 +95088,43 @@ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b82324 │ │ │ │ rsble r0, r9, r0, lsl #30 │ │ │ │ ldrmi r9, [sp], -r3, lsl #22 │ │ │ │ bl 0x13ea74 │ │ │ │ @ instruction: 0xf8da1648 │ │ │ │ cmnlt r0, r8, lsl r0 │ │ │ │ - blx 0x62990c │ │ │ │ + blx 0xe2990c │ │ │ │ tstcc r1, #31744 @ 0x7c00 │ │ │ │ tstls pc, #50331648 @ 0x3000000 │ │ │ │ movwcc r9, #6948 @ 0x1b24 │ │ │ │ blls 0x9d1cb8 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @ instruction: 0xf10a9325 │ │ │ │ ldrbmi r0, [r6, #-2592] @ 0xfffff5e0 │ │ │ │ ldrtmi sp, [fp], -fp, ror #3 │ │ │ │ andcs sl, r1, #1966080 @ 0x1e0000 │ │ │ │ vrhadd.s32 d2, d12, d16 │ │ │ │ - blls 0x16b658 │ │ │ │ + blls 0x16b6b8 │ │ │ │ svcge 0x0070ee1d │ │ │ │ @ instruction: 0xb1ef699f │ │ │ │ cdpls 2, 0, cr2, cr3, cr0, {0} │ │ │ │ @ instruction: 0x4617465b │ │ │ │ svcge 0x0070ee1d │ │ │ │ andscc lr, sl, #3358720 @ 0x334000 │ │ │ │ ldmibvs r3!, {r4, r8, sp}^ │ │ │ │ tstls ip, #268435456 @ 0x10000000 │ │ │ │ stmdavs r3!, {r1, r3, r4, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rsbsgt pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf96cf22c │ │ │ │ + @ instruction: 0xf984f22c │ │ │ │ @ instruction: 0x463069b6 │ │ │ │ - @ instruction: 0xf9e4f23d │ │ │ │ + blx 0x1a9970 │ │ │ │ mcrrne 8, 6, r6, r1, cr3 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf962f22c │ │ │ │ + @ instruction: 0xf97af22c │ │ │ │ strbmi r1, [r3, #-3195] @ 0xfffff385 │ │ │ │ blvs 0xfeb21140 │ │ │ │ strtmi r3, [lr], -r0, lsr #10 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf50780bd │ │ │ │ ldrmi r5, [pc], -r5, lsr #4 │ │ │ │ andscc r4, r8, #12, 22 @ 0x3000 │ │ │ │ @@ -95140,106 +95140,106 @@ │ │ │ │ addeq r2, fp, r0, lsl #26 │ │ │ │ addeq r2, fp, sl, ror ip │ │ │ │ addeq r2, fp, ip, asr #24 │ │ │ │ ldrdeq r2, [fp], r0 │ │ │ │ svcge 0x0070ee1d │ │ │ │ ldmdage lr, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x21202201 │ │ │ │ - @ instruction: 0xf932f22c │ │ │ │ + @ instruction: 0xf94af22c │ │ │ │ @ instruction: 0xf6424b82 │ │ │ │ strtmi r1, [r8], #1367 @ 0x557 │ │ │ │ blvc 0x2028770 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0x2600a81a │ │ │ │ blvc 0x7a8738 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ bl 0x152978 │ │ │ │ ldmhi fp, {r3, r6, r8, r9} │ │ │ │ tstls sl, #1526726656 @ 0x5b000000 │ │ │ │ vadd.i32 q3, q6, │ │ │ │ - andcs pc, r1, #409600 @ 0x64000 │ │ │ │ + andcs pc, r1, #802816 @ 0xc4000 │ │ │ │ stmdavs r3!, {r0, r4, r9, sl, lr}^ │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - @ instruction: 0xf910f22c │ │ │ │ + @ instruction: 0xf928f22c │ │ │ │ @ instruction: 0xf8b94b72 │ │ │ │ @ instruction: 0x4631201a │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strtmi r9, [sl], #-2050 @ 0xfffff7fe │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ ldmhi sp, {r3, r4, r5, r9, sp} │ │ │ │ - ldc 2, cr15, [ip], {60} @ 0x3c │ │ │ │ + ldc 2, cr15, [r4], #240 @ 0xf0 │ │ │ │ stmdals r3, {r0, r1, r2, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7ff9607 │ │ │ │ blls 0x1ac344 │ │ │ │ @ instruction: 0xf8dd4607 │ │ │ │ @ instruction: 0x960c801c │ │ │ │ @ instruction: 0xf1086819 │ │ │ │ strtmi r0, [fp], #-824 @ 0xfffffcc8 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, r9, ip, pc} │ │ │ │ addshi pc, r3, r0 │ │ │ │ andcs sl, r1, r8, lsl #18 │ │ │ │ strvs lr, [r8], -sp, asr #19 │ │ │ │ strvs lr, [sl], -sp, asr #19 │ │ │ │ - cdp2 2, 12, cr15, cr0, cr3, {2} │ │ │ │ + cdp2 2, 14, cr15, cr0, cr3, {2} │ │ │ │ @ instruction: 0xf44f9b08 │ │ │ │ @ instruction: 0xf6c3464a │ │ │ │ ldmib sp, {r1, r3, r4, r7, r9, sl, ip, sp}^ │ │ │ │ blx 0xfe92d5b6 │ │ │ │ ldmdane fp, {r1, r2, r9, ip, sp}^ │ │ │ │ andcs pc, r0, #6144 @ 0x1800 │ │ │ │ rscvc lr, r1, #67584 @ 0x10800 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ - cdp2 2, 8, cr15, cr8, cr4, {2} │ │ │ │ + cdp2 2, 10, cr15, cr8, cr4, {2} │ │ │ │ @ instruction: 0xf0f39010 │ │ │ │ - movwcs pc, #2913 @ 0xb61 @ │ │ │ │ + movwcs pc, #2937 @ 0xb79 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, ip, pc}^ │ │ │ │ andcs fp, r1, #20, 6 @ 0x50000000 │ │ │ │ teqcs r8, r3, lsr #18 │ │ │ │ @ instruction: 0x26009318 │ │ │ │ @ instruction: 0x61233301 │ │ │ │ andsls r6, r1, r3, ror #18 │ │ │ │ @ instruction: 0xf1439319 │ │ │ │ stmdals r2, {r8, r9} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r8, sp, lr}^ │ │ │ │ sublt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x96179516 │ │ │ │ - @ instruction: 0xf8b8f22c │ │ │ │ + @ instruction: 0xf8d0f22c │ │ │ │ strbmi r6, [r1], -r3, ror #16 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf8b2f22c │ │ │ │ + @ instruction: 0xf8caf22c │ │ │ │ strtmi r6, [r9], -r3, ror #16 │ │ │ │ andcs r4, r1, #88, 12 @ 0x5800000 │ │ │ │ - @ instruction: 0xf8acf22c │ │ │ │ + @ instruction: 0xf8c4f22c │ │ │ │ vadd.i32 q3, , q8 │ │ │ │ - blmi 0x10ab380 │ │ │ │ + blmi 0x10ab3e0 │ │ │ │ blls 0xa47268 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ eorlt r9, r9, r3, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - mrclt 1, 0, APSR_nzcv, cr2, cr2, {6} │ │ │ │ + mcrlt 1, 1, pc, cr10, cr2, {6} @ │ │ │ │ @ instruction: 0xe737461f │ │ │ │ blcs 0x873a8 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldmdavs sl, {r1, r2, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r9, ip, asr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmib sp, {r2, r3, r8, r9, fp, sp, pc}^ │ │ │ │ ldrmi r1, [r8], -ip, lsl #2 │ │ │ │ smlabtne lr, sp, r9, lr │ │ │ │ - vcgt.s d9, d15, d2 │ │ │ │ - ldmib sp, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + vcgt.s8 d25, d0, d2 │ │ │ │ + ldmib sp, {r0, r2, r3, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d22,d24,d26,d28}, [pc], lr │ │ │ │ @ instruction: 0xf6c3454a │ │ │ │ bls 0x37a8c8 │ │ │ │ cmneq r3, r8, asr #2 │ │ │ │ b 0x10740d4 │ │ │ │ bl 0x18855c4 │ │ │ │ ldmne fp, {r0}^ │ │ │ │ @@ -95251,15 +95251,15 @@ │ │ │ │ andcc pc, r5, #165888 @ 0x28800 │ │ │ │ stmdals sp, {r0, r1, r3, r4, fp, ip} │ │ │ │ andcs pc, r0, #5120 @ 0x1400 │ │ │ │ andeq lr, r1, #67584 @ 0x10800 │ │ │ │ stmdage r8, {r0, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - @ instruction: 0xffc4f23f │ │ │ │ + @ instruction: 0xffe4f23f │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ strbmi pc, [sl], -pc, asr #8 @ │ │ │ │ ldrcc pc, [sl], r3, asr #13 │ │ │ │ cmpeq r0, fp, asr #2 │ │ │ │ b 0x1073c24 │ │ │ │ bl 0x1885600 │ │ │ │ ldmne fp, {r1}^ │ │ │ │ @@ -95269,38 +95269,38 @@ │ │ │ │ ldrdeq r0, [r9], #8 │ │ │ │ cmpvc r3, r1, asr #20 │ │ │ │ blx 0xfe953efa │ │ │ │ ldmdane fp, {r1, r2, r9, ip, sp} │ │ │ │ blx 0x213306 │ │ │ │ bl 0x10f5ae4 │ │ │ │ ldrb r0, [r9, -r1, lsl #4] │ │ │ │ - cdp2 2, 1, cr15, cr2, cr13, {2} │ │ │ │ + cdp2 2, 3, cr15, cr2, cr13, {2} │ │ │ │ ... │ │ │ │ addeq r2, fp, r0, lsl #21 │ │ │ │ addeq r2, fp, r0, asr #20 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc4508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vaddhn.i16 d17, q8, q4 │ │ │ │ umulllt r2, r2, r6, r4 @ │ │ │ │ tstlt r8, r0, lsr #16 │ │ │ │ - blx 0x14a9bce │ │ │ │ + blx 0x1aa9bce │ │ │ │ eorvs r2, r3, r0, lsl #6 │ │ │ │ cmppcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ mcrrne 8, 1, r6, r2, cr8 │ │ │ │ stmiavs r1!, {r0, r1, r2, ip, lr, pc} │ │ │ │ vcgt.s8 d25, d10, d1 │ │ │ │ - blls 0xeb9d0 │ │ │ │ + blls 0xeba50 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmdavs r0!, {r1, r3, r4, sp, lr}^ │ │ │ │ vorr d11, d11, d8 │ │ │ │ - movwcs pc, #2875 @ 0xb3b @ │ │ │ │ + movwcs pc, #2899 @ 0xb53 @ │ │ │ │ andlt r6, r2, r3, rrx │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -95310,39 +95310,39 @@ │ │ │ │ vaddhn.i16 d17, q8, q8 │ │ │ │ umulllt r2, r2, r6, r4 @ │ │ │ │ teqlt r0, r0, lsr #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf640bd10 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7ce002f │ │ │ │ bicslt pc, r8, r5, lsl #31 │ │ │ │ - ldc2l 0, cr15, [lr, #860] @ 0x35c │ │ │ │ + ldc2l 0, cr15, [r6, #860]! @ 0x35c │ │ │ │ vcge.s8 d18, d5, d11 │ │ │ │ - vmla.f d23, d0, d0[3] │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf6400134 │ │ │ │ - vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ tstls r0, pc, lsr #4 │ │ │ │ - @ instruction: 0x41acf242 │ │ │ │ + bicsmi pc, ip, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff90f0d6 │ │ │ │ + @ instruction: 0xffa8f0d6 │ │ │ │ andlt r6, r2, r0, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strtpl pc, [r4], #-1600 @ 0xfffff9c0 │ │ │ │ + ldrbpl pc, [r4], #-1600 @ 0xfffff9c0 @ │ │ │ │ strteq pc, [pc], #-704 @ 0x6d3dc │ │ │ │ - movtvc pc, #49733 @ 0xc245 @ │ │ │ │ + cmnpvc ip, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstppl r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strls r2, [r0], #-538 @ 0xfffffde6 │ │ │ │ - @ instruction: 0xf804f1e1 │ │ │ │ + @ instruction: 0xf81cf1e1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc45fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrdcs pc, [ip], r0 │ │ │ │ bcs 0x99618 │ │ │ │ @ instruction: 0xf8d0d13a │ │ │ │ @@ -95356,22 +95356,22 @@ │ │ │ │ @ instruction: 0xf04ebf08 │ │ │ │ ldmvs fp, {r0, r9, sl, fp} │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @ instruction: 0xf012685a │ │ │ │ @ instruction: 0xd1270c10 │ │ │ │ ldrble r0, [r4, #1682]! @ 0x692 │ │ │ │ - cmppvc ip, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ + orrvc pc, ip, #1342177284 @ 0x50000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqppl r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 96), r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ @ instruction: 0xf1e01243 │ │ │ │ - @ instruction: 0xf1beffcb │ │ │ │ + @ instruction: 0xf1beffe3 │ │ │ │ andle r0, fp, r0, lsl #30 │ │ │ │ vst2.8 {d22-d23}, [pc :128], r9 │ │ │ │ @ instruction: 0xf6cf427c │ │ │ │ vqsub.s8 , q8, │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ andmi r0, sl, r4, lsl #6 │ │ │ │ eorvs r4, fp, r3, lsl r3 │ │ │ │ @@ -95394,15 +95394,15 @@ │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ strbtmi r5, [r8], -r8, lsl #10 │ │ │ │ stmib sp, {r4, r8, sl, ip, sp}^ │ │ │ │ eorcs r2, r0, #939524096 @ 0x38000000 │ │ │ │ @ instruction: 0x9c104b4d │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xff4a9dd4 │ │ │ │ + b 0xffaa9dd4 │ │ │ │ cdpeq 1, 3, cr15, cr8, cr13, {0} │ │ │ │ strls r4, [r6, #-1772] @ 0xfffff914 │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ ldm lr, {r9, sp} │ │ │ │ stm ip, {r0, r1} │ │ │ │ strtmi r0, [r8], -r3 │ │ │ │ @@ -95448,15 +95448,15 @@ │ │ │ │ rscscc lr, r2, #323584 @ 0x4f000 │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ sbcscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d14 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - @ instruction: 0xff94f0fd │ │ │ │ + @ instruction: 0xffacf0fd │ │ │ │ ldmdavs sl, {r0, r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, sp, lsl r1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -95468,15 +95468,15 @@ │ │ │ │ @ instruction: 0xf6c913b1 │ │ │ │ strcc r6, [r1, #-823] @ 0xfffffcc9 │ │ │ │ ldrbmi lr, [r5, #2639]! @ 0xa4f │ │ │ │ @ instruction: 0xf505fb03 │ │ │ │ ldrpl lr, [r5, #-2639]! @ 0xfffff5b1 │ │ │ │ andcs lr, r0, fp, lsl #15 │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - svclt 0x0000fc83 │ │ │ │ + svclt 0x0000fca3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ orrseq r6, r3, #1081344 @ 0x108000 │ │ │ │ stmdavs r2, {r0, r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ andcs sp, r0, #7 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -95523,93 +95523,93 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r8], sl, lsl #1 │ │ │ │ strmi r2, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0xf0fc4616 │ │ │ │ - cmpplt r0, r5, asr #26 @ p-variant is OBSOLETE │ │ │ │ + cmpplt r0, sp, asr sp @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x0691681a │ │ │ │ ldrbeq sp, [r2, #1065] @ 0x429 │ │ │ │ andlt sp, sl, sl, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf0fc9306 │ │ │ │ - @ instruction: 0x4601fc57 │ │ │ │ + strmi pc, [r1], -pc, ror #24 │ │ │ │ rscle r2, lr, r0, lsl #16 │ │ │ │ andls r9, r6, r6, lsl #22 │ │ │ │ ldmdavs fp, {r6, r9, sl, lr} │ │ │ │ svccc 0x0000f413 │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst1.64 {d18-d21}, [pc], r0 │ │ │ │ addseq r2, fp, #128, 4 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ @ instruction: 0xf7a42200 │ │ │ │ stmdals r6, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0fc41f0 │ │ │ │ - movwls fp, #39999 @ 0x9c3f │ │ │ │ + movwls fp, #40023 @ 0x9c57 │ │ │ │ ldmibvs r2!, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ sbcmi pc, r0, #216, 16 @ 0xd80000 │ │ │ │ blvc 0x128da8 │ │ │ │ andls r4, r8, #49283072 @ 0x2f00000 │ │ │ │ @ instruction: 0x5604e9d6 │ │ │ │ blvc 0x228d9c │ │ │ │ @ instruction: 0xff4af7a6 │ │ │ │ blvc 0x228de4 │ │ │ │ strtmi r9, [r1], -r8, lsl #20 │ │ │ │ andvs lr, r4, sp, asr #19 │ │ │ │ - subpl pc, r8, r0, asr #12 │ │ │ │ + rsbspl pc, r8, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ strls r9, [r2, -r3, lsl #10] │ │ │ │ blvc 0xa8dbc │ │ │ │ - mrrc2 0, 15, pc, ip, cr12 @ │ │ │ │ + ldc2l 0, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x0000e7b1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc499c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x771764 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ tstle pc, r3, lsl #5 │ │ │ │ tstcs r0, r8, lsl fp │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0b050d1 │ │ │ │ - stmdblt r0!, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8b4f107 │ │ │ │ + stmdblt r0!, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8ccf107 │ │ │ │ andlt fp, r3, r8, ror r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf0b0bd00 │ │ │ │ - @ instruction: 0xf107f971 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf107f989 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ andlt sp, r3, pc, ror #1 │ │ │ │ bl 0x1ab964 │ │ │ │ - ldmlt r2!, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - adcpl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ + stmialt sl, {r0, r1, r2, r8, ip, sp, lr, pc}^ │ │ │ │ + sbcspl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - teqppl r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 96), r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf1e02202 │ │ │ │ - svclt 0x0000fdf5 │ │ │ │ + svclt 0x0000fe0d │ │ │ │ addeq r2, fp, r6, lsl #11 │ │ │ │ addeq r2, fp, r0, asr r3 │ │ │ │ - eorseq r5, r4, r4, lsl #15 │ │ │ │ + ldrhteq r5, [r4], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strtvs pc, [r8], pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ strmi r6, [r5], -fp, asr #19 │ │ │ │ @@ -95659,51 +95659,51 @@ │ │ │ │ stmdbvs r3!, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x0058039b │ │ │ │ strle r6, [r4, #-2086] @ 0xfffff7da │ │ │ │ strtmi r6, [r8], -fp, lsr #28 │ │ │ │ @ instruction: 0x47986fdb │ │ │ │ ldrtmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf0fc2100 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmibvs r3!, {r0, r1, r4, r6, r7, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ @ instruction: 0xf7a6461f │ │ │ │ @ instruction: 0x4632fe75 │ │ │ │ ldrtmi r4, [r9], -r3, lsl #12 │ │ │ │ - rscpl pc, r4, r0, asr #12 │ │ │ │ + andsvs pc, r4, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe429d1a │ │ │ │ + blx 0xfea29d1a │ │ │ │ stmdbvs r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ tstlt fp, #588 @ 0x24c │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ @ instruction: 0xe7b94798 │ │ │ │ mvnscs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x8f9b0 │ │ │ │ ldmdavs r3!, {r0, r1, r2, r5, r7, ip, lr, pc} │ │ │ │ strle r0, [r4, #1049]! @ 0x419 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ - adcspl pc, r8, r0, asr #12 │ │ │ │ + rscpl pc, r8, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1da9d4e │ │ │ │ + blx 0xfe3a9d4e │ │ │ │ @ instruction: 0xe79a6838 │ │ │ │ sbcscc pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xd1a83301 │ │ │ │ vsubw.s8 q9, q0, d2 │ │ │ │ strtmi r0, [r8], -r1, lsl #6 │ │ │ │ sbcscc pc, r0, #12910592 @ 0xc50000 │ │ │ │ ldc2 0, cr15, [r4, #-0] │ │ │ │ - teqppl r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 96), r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcspl pc, r8, r0, asr #12 │ │ │ │ + andvs pc, r8, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s16 , q12, │ │ │ │ - svclt 0x0000faf1 │ │ │ │ - eorseq r5, r4, r0, lsr #15 │ │ │ │ + svclt 0x0000fb09 │ │ │ │ + ldrsbteq r5, [r4], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0xb0994bb8 │ │ │ │ ldmdavs fp, {r0, r1, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ @@ -95871,111 +95871,111 @@ │ │ │ │ mvnscs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x8fcb0 │ │ │ │ blls 0x221f54 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x463ad5bf │ │ │ │ @ instruction: 0xf6404621 │ │ │ │ - vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d16, d12 │ │ │ │ @ instruction: 0xf0fc002f │ │ │ │ - @ instruction: 0xe7b6f9f3 │ │ │ │ + ldr pc, [r6, fp, lsl #20]! │ │ │ │ @ instruction: 0xf0004650 │ │ │ │ @ instruction: 0xf8dafb99 │ │ │ │ @ instruction: 0x4680327c │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ bge 0x3998f4 │ │ │ │ @ instruction: 0x46504639 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ blx 0xfef2bc7e │ │ │ │ cmple r9, r0, lsl #16 │ │ │ │ ldrsbthi pc, [r0], -sp @ │ │ │ │ svclt 0x0000e713 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - @ instruction: 0xff02f0af │ │ │ │ + @ instruction: 0xff1af0af │ │ │ │ @ instruction: 0xf8cdab0c │ │ │ │ smladxls sl, r0, r0, r8 │ │ │ │ stm sp, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ ldrbmi r0, [r0], -pc │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ blx 0xe29cca │ │ │ │ @ instruction: 0xf0af4604 │ │ │ │ - @ instruction: 0xf8daff09 │ │ │ │ + @ instruction: 0xf8daff21 │ │ │ │ bl 0x13a648 │ │ │ │ subsvs r0, r7, r6, asr #5 │ │ │ │ eorsmi pc, r6, r3, asr #16 │ │ │ │ vabd.s8 d30, d0, d31 │ │ │ │ @ instruction: 0xf640310f │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[4] │ │ │ │ @ instruction: 0xf106002f │ │ │ │ - ldmib sl, {r0, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sl, {r0, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldreq r2, [ip, r2, lsr #6] │ │ │ │ @ instruction: 0xf422bf46 │ │ │ │ @ instruction: 0xf0235392 │ │ │ │ @ instruction: 0x4613031a │ │ │ │ orreq pc, r0, r3, lsl r0 @ │ │ │ │ smmlaeq r8, fp, r1, sp │ │ │ │ @ instruction: 0xf022bf42 │ │ │ │ @ instruction: 0xf8ca0204 │ │ │ │ strmi r2, [fp], r8, lsl #1 │ │ │ │ - cdp2 1, 2, cr15, cr14, cr6, {0} │ │ │ │ + cdp2 1, 4, cr15, cr6, cr6, {0} │ │ │ │ @ instruction: 0x307ff89a │ │ │ │ blcs 0x9a870 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr12, cr15, {1} │ │ │ │ @ instruction: 0xf88a2300 │ │ │ │ @ instruction: 0xf8da307f │ │ │ │ @ instruction: 0x462342d0 │ │ │ │ andsle r1, r3, r2, ror #24 │ │ │ │ @ instruction: 0xf6ff2b00 │ │ │ │ @ instruction: 0x46d3ae94 │ │ │ │ @ instruction: 0xf022e64f │ │ │ │ movwcs r0, #8832 @ 0x2280 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ addcs pc, r8, sl, asr #17 │ │ │ │ sbcscc pc, r0, #13238272 @ 0xca0000 │ │ │ │ - cdp2 1, 1, cr15, cr0, cr6, {0} │ │ │ │ + cdp2 1, 2, cr15, cr8, cr6, {0} │ │ │ │ sbcscc pc, r0, #14286848 @ 0xda0000 │ │ │ │ @ instruction: 0xe7eb461c │ │ │ │ vst1.64 {d20-d22}, [pc :64], r3 │ │ │ │ strb r3, [sl], -r0, lsl #9 │ │ │ │ @ instruction: 0x101cf8db │ │ │ │ stmibvs r3!, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ - eorsvs pc, ip, r0, asr #12 │ │ │ │ + rsbvs pc, ip, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf974f0fc │ │ │ │ + @ instruction: 0xf98cf0fc │ │ │ │ @ instruction: 0xf8dbe730 │ │ │ │ blcs 0x7a774 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr14, cr15, {1} │ │ │ │ @ instruction: 0xf022695a │ │ │ │ cmpvs sl, r0, asr #5 │ │ │ │ blcs 0x883e0 │ │ │ │ @ instruction: 0xe655d1f8 │ │ │ │ - @ instruction: 0xf8caf24d │ │ │ │ + @ instruction: 0xf8eaf24d │ │ │ │ blx 0x1fabc08 │ │ │ │ - teqppl r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 96), r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvs pc, r8, r0, asr #12 │ │ │ │ + subvs pc, r8, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vhsub.s16 q1, q4, │ │ │ │ - @ instruction: 0xf640f8ed │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf640f905 │ │ │ │ + vmla.f d21, d0, d0[4] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q11, d16, d20 │ │ │ │ blmi 0x12de68 │ │ │ │ rsbscc pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf8e0f218 │ │ │ │ - eorseq r5, r4, ip, lsr #15 │ │ │ │ - ldrhteq r5, [r4], -r8 │ │ │ │ + @ instruction: 0xf8f8f218 │ │ │ │ + ldrsbteq r5, [r4], -ip │ │ │ │ + eorseq r5, r4, r8, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc4fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #2 │ │ │ │ vhadd.s16 d3, d27, d24 │ │ │ │ - ldmdblt r0, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ ldrdlt pc, [r3], -sp │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r1, {r8, sl, fp, ip, sp, pc} │ │ │ │ ldc2l 7, cr15, [r0], {255} @ 0xff │ │ │ │ @@ -96058,26 +96058,26 @@ │ │ │ │ andls lr, r8, sp, asr #15 │ │ │ │ ldrtmi sl, [r1], -r8, lsl #20 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf8ddfa61 │ │ │ │ stmdacs r0, {r5, ip, pc} │ │ │ │ strtmi sp, [r0], -r8, lsl #1 │ │ │ │ blx 0x14a9f40 │ │ │ │ - @ instruction: 0xffe6f24c │ │ │ │ + @ instruction: 0xf806f24d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ blmi 0xfe31a1c8 │ │ │ │ andls r2, r4, r0, lsl #2 │ │ │ │ smlatbls fp, r8, r0, r3 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2l 2, cr15, [sl], #-108 @ 0xffffff94 │ │ │ │ + stc2 2, cr15, [r2], {27} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0x46048097 │ │ │ │ @ instruction: 0xf912f7a5 │ │ │ │ vnmls.f64 d4, d29, d2 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi r9, r3, #4, 20 @ 0x4000 │ │ │ │ @@ -96159,61 +96159,61 @@ │ │ │ │ @ instruction: 0xf7ff2312 │ │ │ │ @ instruction: 0x4601f9f9 │ │ │ │ ldmib sp, {r3, r4, r5, r8, ip, sp, pc}^ │ │ │ │ bl 0xfa8e0 │ │ │ │ sbcsvs r0, sp, r3, asr #7 │ │ │ │ eorseq pc, r7, r2, asr #16 │ │ │ │ @ instruction: 0xf0afe7a8 │ │ │ │ - blge 0x42d45c │ │ │ │ + blge 0x42d4bc │ │ │ │ stm sp, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ stmdals r4, {r0, r1, r2, r3} │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ @ instruction: 0xf918f007 │ │ │ │ @ instruction: 0xf0af9008 │ │ │ │ - stmdbls r8, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r1, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf640e79f │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf640022f │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmla.f d21, d0, d0[4] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ blmi 0x8bf988 │ │ │ │ eorcs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf976f1e0 │ │ │ │ + @ instruction: 0xf98ef1e0 │ │ │ │ mvnscs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x90188 │ │ │ │ @ instruction: 0xf64fd09a │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r3, #1051] @ 0x41b │ │ │ │ @ instruction: 0xf640462a │ │ │ │ - vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d16, d12 │ │ │ │ tstls r9, pc, lsr #32 │ │ │ │ - @ instruction: 0xff84f0fb │ │ │ │ + @ instruction: 0xff9cf0fb │ │ │ │ str r9, [r9, r9, lsl #18] │ │ │ │ - cdp2 2, 14, cr15, cr6, cr12, {2} │ │ │ │ - addsvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xff06f24c │ │ │ │ + sbcvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - teqppl r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 96), r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x376aa4 │ │ │ │ - @ instruction: 0xf94ef1e0 │ │ │ │ - strvs pc, [r8, #1600] @ 0x640 │ │ │ │ + @ instruction: 0xf966f1e0 │ │ │ │ + ldrvs pc, [r8, #1600]! @ 0x640 │ │ │ │ streq pc, [pc, #-704]! @ 0x6dea8 │ │ │ │ - teqppl r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 96), r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ strtmi r7, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf1e09500 │ │ │ │ - @ instruction: 0xf7a2f93f │ │ │ │ + @ instruction: 0xf7a2f957 │ │ │ │ svclt 0x0000f87b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addeq r1, fp, lr, lsr #27 │ │ │ │ - eorseq r5, r4, ip, asr #15 │ │ │ │ + ldrshteq r5, [r4], -ip │ │ │ │ stcpl 6, cr15, [r0], #280 @ 0x118 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ @ instruction: 0x4603b510 │ │ │ │ @ instruction: 0xf8dc4696 │ │ │ │ mrslt ip, (UNDEF: 0) │ │ │ │ @ instruction: 0xf1014460 │ │ │ │ ldmibvs ip, {r2, r3, r5, r9}^ │ │ │ │ @@ -96227,15 +96227,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc53d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xaf2198 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ sbcspl r6, r0, fp, lsl r8 │ │ │ │ - @ instruction: 0xf8cef0fb │ │ │ │ + @ instruction: 0xf8e6f0fb │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ ldmdblt fp!, {r1, r7, sp, lr} │ │ │ │ movtcc pc, #50755 @ 0xc643 @ │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ andvs r6, r3, fp, lsl r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @@ -96243,39 +96243,39 @@ │ │ │ │ strtmi fp, [r0], -fp, lsl #2 │ │ │ │ @ instruction: 0x46204798 │ │ │ │ ldc2l 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ strmi r6, [r5], -r3, lsr #28 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ tstlt fp, fp, lsl sl │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ - @ instruction: 0xf8aef0fb │ │ │ │ + @ instruction: 0xf8c6f0fb │ │ │ │ mvnlt r6, r3, lsl #17 │ │ │ │ addvs r3, r3, r1, lsl #22 │ │ │ │ strtmi fp, [r8], -r3, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ bcs 0x9ad9c │ │ │ │ smlattvc r3, sp, r0, sp │ │ │ │ eorvs pc, r4, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [lr, #-976]! @ 0xfffffc30 │ │ │ │ + stc2 0, cr15, [r6, #976] @ 0x3d0 │ │ │ │ @ instruction: 0xf640e7e5 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vmla.f d22, d16, d0[6] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x12e334 │ │ │ │ vhsub.s16 q1, , │ │ │ │ - svclt 0x0000fe7b │ │ │ │ + svclt 0x0000fe93 │ │ │ │ addeq r1, fp, r2, asr fp │ │ │ │ - eorseq r5, r4, r4, ror #15 │ │ │ │ + eorseq r5, r4, r4, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc5490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ umulllt r2, r2, r6, r3 @ │ │ │ │ ldmdavc sl, {r2, r9, sl, lr} │ │ │ │ @@ -96284,56 +96284,56 @@ │ │ │ │ ldrdlt r6, [r9, #129]! @ 0x81 │ │ │ │ @ instruction: 0xb3a96911 │ │ │ │ teqlt r1, #593920 @ 0x91000 │ │ │ │ movwls r6, #6290 @ 0x1892 │ │ │ │ blls 0xc0100 │ │ │ │ andsvc r2, sl, r1, lsl #4 │ │ │ │ andeq pc, r8, r8, asr #4 │ │ │ │ - stc2l 1, cr15, [ip, #-836]! @ 0xfffffcbc │ │ │ │ + stc2 1, cr15, [r4, #836] @ 0x344 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ rsbcc pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xff38f010 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - teqppl r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 96), r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscvs pc, ip, r0, asr #12 │ │ │ │ + andsvc pc, ip, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s16 d4, d7, d4 │ │ │ │ - @ instruction: 0xf640fe37 │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf640fe4f │ │ │ │ + vmla.f d21, d0, d0[4] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x2ae3d4 │ │ │ │ andsmi pc, r6, #64, 4 │ │ │ │ - mcr2 2, 1, pc, cr10, cr7, {0} @ │ │ │ │ - teqppl r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mcr2 2, 2, pc, cr2, cr7, {0} @ │ │ │ │ + msrpl (UNDEF: 96), r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvc pc, r4, r0, asr #12 │ │ │ │ + eorsvc pc, r4, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s16 d4, d7, d5 │ │ │ │ - svclt 0x0000fe1d │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + svclt 0x0000fe35 │ │ │ │ + eorseq r5, r4, r4, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf0109001 │ │ │ │ stmdals r1, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - teqpvs r5, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 101), pc │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ rsbeq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf0fbeb04 │ │ │ │ - svclt 0x0000b853 │ │ │ │ + svclt 0x0000b86b │ │ │ │ sbccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x00144219 │ │ │ │ andcs r2, r0, r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ sbccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8c0430b │ │ │ │ @@ -96361,15 +96361,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc55e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ mrscs r5, SP_irq │ │ │ │ @ instruction: 0xf88330a8 │ │ │ │ vhsub.s8 d17, d12, d12 │ │ │ │ - svclt 0x0000fbf3 │ │ │ │ + svclt 0x0000fc13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff32d0 │ │ │ │ svclt 0x0000ffe3 │ │ │ │ @@ -96386,57 +96386,57 @@ │ │ │ │ bl 0xfebc5648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, r8, asr #5 │ │ │ │ strle r0, [r2, #-1043] @ 0xfffffbed │ │ │ │ ldrdcs pc, [r0], r0 │ │ │ │ @ instruction: 0xf640b18a │ │ │ │ - vmov.i32 , #255 @ 0x000000ff │ │ │ │ + vmull.s8 , d16, d0 │ │ │ │ @ instruction: 0xf6450c2f │ │ │ │ - vsubw.s8 q8, q0, d8 │ │ │ │ + vbic.i32 d16, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vbic.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.f d23, d0, d0[5] │ │ │ │ subscs r0, r7, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ @ instruction: 0xf1dfc000 │ │ │ │ - andcs pc, r5, #756 @ 0x2f4 │ │ │ │ + andcs pc, r5, #852 @ 0x354 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ sbcscs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xffc6f7ff │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc569c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - smlabtcs r0, r3, r9, pc @ │ │ │ │ + ldrdcs pc, [r0, -fp] │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc56bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - @ instruction: 0x4608fafd │ │ │ │ + @ instruction: 0x4608fb15 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc56e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - tstpcs r0, r5, ror #16 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, ror r8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - strmi pc, [r8], -r3, lsl #19 │ │ │ │ + @ instruction: 0x4608f99b │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ blx 0x7e76c │ │ │ │ @@ -96466,40 +96466,40 @@ │ │ │ │ andcs r4, r0, #1073741828 @ 0x40000004 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - andcs pc, r0, #6464 @ 0x1940 │ │ │ │ + andcs pc, r0, #8000 @ 0x1f40 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - @ instruction: 0x4610fd55 │ │ │ │ + ldrmi pc, [r0], -sp, ror #26 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - andcs pc, r0, #9408 @ 0x24c0 │ │ │ │ + andcs pc, r0, #10944 @ 0x2ac0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - ldrmi pc, [r0], -r3, lsl #27 │ │ │ │ + @ instruction: 0x4610fd9b │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -96510,25 +96510,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x129c80 │ │ │ │ blvc 0x1a9c84 │ │ │ │ - mcr2 0, 4, pc, cr2, cr4, {7} @ │ │ │ │ + mrc2 0, 4, pc, cr10, cr4, {7} │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d12, d0 │ │ │ │ - svclt 0x0000fc4b │ │ │ │ + svclt 0x0000fc6b │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ blvc 0x5a9d18 │ │ │ │ @@ -96537,25 +96537,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x129cf0 │ │ │ │ blvc 0x1a9cf4 │ │ │ │ - mrc2 0, 3, pc, cr10, cr4, {7} │ │ │ │ + mrc2 0, 4, pc, cr2, cr4, {7} │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d12, d0 │ │ │ │ - svclt 0x0000fc13 │ │ │ │ + svclt 0x0000fc33 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ blx 0xfec9ab1c │ │ │ │ strmi pc, [r8], -r0, lsl #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ blx 0xfe49ab68 │ │ │ │ blx 0xfecead8c │ │ │ │ @@ -96586,31 +96586,31 @@ │ │ │ │ rscvc lr, r0, r0, lsl #21 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - strbne pc, [r1, r1, lsr #26] @ │ │ │ │ + @ instruction: 0x17c1fd39 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc59a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - movwcs pc, #3289 @ 0xcd9 @ │ │ │ │ + movwcs pc, #3313 @ 0xcf1 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc59c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - @ instruction: 0x17c1fcdd │ │ │ │ + @ instruction: 0x17c1fcf5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc59e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @@ -97646,15 +97646,15 @@ │ │ │ │ stceq 1, cr15, [r8], {2} │ │ │ │ ldmne r0!, {r0, r1, r3, r4, r6, r8, r9, fp, ip} │ │ │ │ sbcseq r2, fp, r0, lsl #2 │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ svclt 0x00d84564 │ │ │ │ andlt r2, r2, r8, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - svclt 0x00d8f27e │ │ │ │ + svclt 0x00f8f27e │ │ │ │ vbic.i32 d27, #9437184 @ 0x00900000 │ │ │ │ sbclt r2, r9, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ ldrmi r0, [ip], -r1, lsl #28 │ │ │ │ biceq lr, r1, #323584 @ 0x4f000 │ │ │ │ @@ -102032,44 +102032,44 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x73ce8 @ │ │ │ │ @ instruction: 0xf04fe7ec │ │ │ │ @ instruction: 0xe7e930ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcaef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ - cdp2 0, 12, cr15, cr10, cr9, {5} │ │ │ │ + cdp2 0, 14, cr15, cr2, cr9, {5} │ │ │ │ @ instruction: 0x13b4f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi r6, r3, #634880 @ 0x9b000 │ │ │ │ pop {r0, r1, ip, lr, pc} │ │ │ │ @ instruction: 0xf0a94010 │ │ │ │ - @ instruction: 0xf240bed5 │ │ │ │ + vceq.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0x4620b134 │ │ │ │ cdp2 0, 12, cr15, cr12, cr1, {0} │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ adcsne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - blx 0x1930122 │ │ │ │ - cdp2 0, 14, cr15, cr0, cr9, {5} │ │ │ │ + blx 0x1f30122 │ │ │ │ + cdp2 0, 15, cr15, cr8, cr9, {5} │ │ │ │ @ instruction: 0x13a8f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi lr, [r0], #-2499 @ 0xfffff63d │ │ │ │ mcrr2 7, 13, pc, r0, cr4 @ │ │ │ │ vtbl.8 d4, {d15-d18}, d7 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ tstcc r1, r0, lsl #30 │ │ │ │ andne lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - cdplt 0, 10, cr15, cr6, cr9, {5} │ │ │ │ + cdplt 0, 11, cr15, cr14, cr9, {5} │ │ │ │ addseq lr, r6, #220, 2 @ 0x37 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcaf84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1010fe0 │ │ │ │ addlt r0, r4, ip, lsl r4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -102116,43 +102116,43 @@ │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xe7bfd1fa │ │ │ │ svchi 0x005bf3bf │ │ │ │ subsgt pc, r0, r5, asr #17 │ │ │ │ tstle r2, r1, lsl #22 │ │ │ │ ldrbeq r6, [fp], #-2411 @ 0xfffff695 │ │ │ │ vshl.s8 , q12, q9 │ │ │ │ - @ instruction: 0xf2c03498 │ │ │ │ + vmls.i d19, d16, d0[2] │ │ │ │ @ instruction: 0xf645042f │ │ │ │ - vsubw.s8 q8, q0, d16 │ │ │ │ + vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d2, d20 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vsra.s64 d19, d16, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128] │ │ │ │ andcs r7, r0, r0, asr r2 │ │ │ │ @ instruction: 0xf1da9400 │ │ │ │ - bl 0xb2988 │ │ │ │ + bl 0xb29e8 │ │ │ │ stmibvs r2, {r0, r6, r8, r9}^ │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ ldrhcc pc, [r4], #-131 @ 0xffffff7d @ │ │ │ │ @ instruction: 0xf7fa441a │ │ │ │ ldmib sp, {r0, r2, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ str r0, [sl, r2, lsl #2]! │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsubw.s8 q8, q0, d16 │ │ │ │ + vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d2, d20 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vsra.s64 d19, d16, #64 │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ subscc pc, r9, #64, 4 │ │ │ │ - blx 0xfeb30610 │ │ │ │ + blx 0xff130610 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcb0b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ stmdbvs r6, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrbeq pc, [r0], #-261 @ 0xfffffefb @ │ │ │ │ - cdp2 0, 2, cr15, cr2, cr9, {5} │ │ │ │ + cdp2 0, 3, cr15, cr10, cr9, {5} │ │ │ │ vsubw.u q1, , d1 │ │ │ │ ldmda r4, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r4, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdbcs r0, {r8, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ bcs 0x97c48 │ │ │ │ rschi pc, r5, r0, asr #32 │ │ │ │ @@ -102207,15 +102207,15 @@ │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ adcsne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ b 0xfe10585c │ │ │ │ @ instruction: 0xf0f74212 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x0000d06a │ │ │ │ addhi pc, r8, r0, asr #32 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ cmnle r0, r0, lsl #12 │ │ │ │ vadd.i8 d22, d0, d26 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r1, r4, r7, r8, r9} │ │ │ │ @@ -102278,30 +102278,30 @@ │ │ │ │ adcle r2, r2, r0, lsl #28 │ │ │ │ @ instruction: 0xf0014630 │ │ │ │ @ instruction: 0xf8d6fcff │ │ │ │ mcrcs 2, 0, r6, cr0, cr4, {3} │ │ │ │ @ instruction: 0xe79ad1f8 │ │ │ │ blcs 0x8e160 │ │ │ │ @ instruction: 0xe79fd1fc │ │ │ │ - ldc2 0, cr15, [r6, #-676] @ 0xfffffd5c │ │ │ │ + stc2 0, cr15, [lr, #-676]! @ 0xfffffd5c │ │ │ │ eoreq pc, r8, r5, lsl #2 │ │ │ │ @ instruction: 0x11a8f24e │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [ip, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2 0, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ @ instruction: 0xf43f3600 │ │ │ │ ldrb sl, [ip, sp, ror #30] │ │ │ │ addseq lr, r6, #224, 2 @ 0x38 │ │ │ │ teqpmi r5, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r7, r0, r2, pc @ │ │ │ │ adcsne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0xf0f74200 │ │ │ │ - svclt 0x0000b8a7 │ │ │ │ + svclt 0x0000b8bf │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdblt r3!, {r0, r1, r3, r4, fp, ip, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ @@ -102339,16 +102339,16 @@ │ │ │ │ bl 0xfebcb3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ blmi 0x1d18dc4 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc2 0, cr15, [ip], {169} @ 0xa9 │ │ │ │ - ldc2 0, cr15, [sl], {169} @ 0xa9 │ │ │ │ + ldc2 0, cr15, [r4], #676 @ 0x2a4 │ │ │ │ + ldc2 0, cr15, [r2], #676 @ 0x2a4 │ │ │ │ ldmib r4, {r0, r5, r8, r9, fp, pc}^ │ │ │ │ cdpne 3, 4, cr0, cr2, cr14, {0} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf1431852 │ │ │ │ stmib r4, {r8, r9}^ │ │ │ │ @ instruction: 0xf0032310 │ │ │ │ @ instruction: 0xf010f9ab │ │ │ │ @@ -102367,15 +102367,15 @@ │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ blcs 0x74e2c │ │ │ │ addhi pc, r5, r0, asr #32 │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ @ instruction: 0x11a8f24e │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strteq pc, [r8], -r4, lsl #2 │ │ │ │ - blx 0xff1b062a │ │ │ │ + blx 0xff7b062a │ │ │ │ blvs 0xfe8ce7cc │ │ │ │ svclt 0x00440393 │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ cdpcs 2, 0, cr15, cr0, cr6, {6} │ │ │ │ stmdavs r3!, {r1, r4, sl, ip, lr, pc} │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ @@ -102420,74 +102420,74 @@ │ │ │ │ blx 0x80e42 │ │ │ │ vhsub.s8 d31, d14, d2 │ │ │ │ vshr.s64 d17, d20, #64 │ │ │ │ b 0xfe0fc55c │ │ │ │ blx 0xc0c52 │ │ │ │ strtmi pc, [r1], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - @ instruction: 0xf934f0f7 │ │ │ │ + @ instruction: 0xf94cf0f7 │ │ │ │ ldmiblt fp!, {r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r3, lsr #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf003bd70 │ │ │ │ streq pc, [r2, r5, lsl #18] │ │ │ │ svcge 0x0076f57f │ │ │ │ - orrcc pc, r0, r2, asr #4 │ │ │ │ + asrscc pc, r2, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r8, r2, asr #4 │ │ │ │ + rscscc pc, r8, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ rsbscs r4, r0, #15360 @ 0x3c00 │ │ │ │ - mcr2 2, 0, pc, cr14, cr1, {0} @ │ │ │ │ - blx 0xff630602 │ │ │ │ + mcr2 2, 1, pc, cr6, cr1, {0} @ │ │ │ │ + blx 0xffc30602 │ │ │ │ vmin.s8 d20, d14, d16 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf0fa2196 │ │ │ │ - stcls 12, cr15, [r0], {45} @ 0x2d │ │ │ │ + stcls 12, cr15, [r0], {69} @ 0x45 │ │ │ │ vaba.s8 q15, q11, q2 │ │ │ │ - vadd.f32 , q9, │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vadd.f32 , q9, │ │ │ │ + vsra.s64 d19, d16, #64 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ blmi 0x134440 │ │ │ │ vhsub.s16 q1, , │ │ │ │ - svclt 0x0000fdf5 │ │ │ │ + svclt 0x0000fe0d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r4, r8, lsr r8 │ │ │ │ + eorseq r5, r4, r8, ror #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r8], r2, lsl #1 │ │ │ │ ldrmi r2, [r7], -r0, lsl #12 │ │ │ │ - blx 0xfebb0656 │ │ │ │ + blx 0xff1b0656 │ │ │ │ adcne pc, r8, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldrtmi r4, [r3], -r2, asr #12 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ - ldc2l 0, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ + mrc2 0, 0, pc, cr0, cr10, {7} │ │ │ │ strbmi fp, [r2], -r0, lsr #6 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a07600 │ │ │ │ @ instruction: 0xf0fa0528 │ │ │ │ - strmi pc, [r4], -sp, lsl #28 │ │ │ │ + strmi pc, [r4], -r5, lsr #28 │ │ │ │ @ instruction: 0xf1a0b128 │ │ │ │ and r0, r2, r8, lsr #8 │ │ │ │ @ instruction: 0xf1a04625 │ │ │ │ strtmi r0, [r8], -r8, lsr #8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ movwcs pc, #3421 @ 0xd5d @ │ │ │ │ @ instruction: 0xf1044642 │ │ │ │ cmplt ip, r8, lsr #32 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ - ldc2l 0, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ + mrc2 0, 0, pc, cr0, cr10, {7} │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ strb r4, [fp, #-496] @ 0xfffffe10 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -102518,36 +102518,36 @@ │ │ │ │ beq 0xb05bc │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0a98ff0 │ │ │ │ - stmdals r3, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff58f7d3 │ │ │ │ strmi r4, [r3], sl, lsr #12 │ │ │ │ vmax.s8 q10, q7, │ │ │ │ vaddl.s8 , d16, d24 │ │ │ │ stmib sp, {r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf0fa6900 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [sl], -r0, ror #1 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a06900 │ │ │ │ @ instruction: 0xf0fa0828 │ │ │ │ - @ instruction: 0x4604fd93 │ │ │ │ + strmi pc, [r4], -fp, lsr #27 │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ strteq pc, [r8], #-416 @ 0xfffffe60 │ │ │ │ andsle r4, fp, r3, asr #11 │ │ │ │ tstcs r1, r0, asr #12 │ │ │ │ stc2l 7, cr15, [r4], #1020 @ 0x3fc │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ movwvs lr, #2509 @ 0x9cd │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ - stc2 0, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ + ldc2 0, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ @ instruction: 0xb3ab4620 │ │ │ │ andle r4, r6, ip, asr r5 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ blls 0x133850 │ │ │ │ strteq pc, [r8], #-419 @ 0xfffffe5d │ │ │ │ strtmi lr, [r0], sl, ror #15 │ │ │ │ @@ -102584,309 +102584,309 @@ │ │ │ │ bfi r4, ip, (invalid: 12:3) │ │ │ │ teqpvc r4, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x8e600 │ │ │ │ andcs fp, r7, ip, lsl #30 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ - subeq pc, r4, r5, asr #12 │ │ │ │ + rsbseq pc, r4, r5, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - stclt 0, cr15, [r6], #828 @ 0x33c │ │ │ │ + ldclt 0, cr15, [lr], #828 @ 0x33c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcb7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r4, [r4], -r9, asr #20 │ │ │ │ vcge.s8 q9, q9, │ │ │ │ - vaddw.s8 q10, q8, d28 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - rsccc pc, r0, #536870916 @ 0x20000004 │ │ │ │ + andsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xff14f0cf │ │ │ │ - andpl pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xff2cf0cf │ │ │ │ + eorspl pc, ip, #64, 12 @ 0x4000000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ movwcs pc, #54852 @ 0xd644 @ │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ orrvs r6, r3, #134217728 @ 0x8000000 │ │ │ │ addcs pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ teqpcc sp, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ - mvnscc pc, r2, asr #4 │ │ │ │ + msrmi R12_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ movwcs lr, #63936 @ 0xf9c0 │ │ │ │ sbcsvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vshl.s8 q11, q1, q2 │ │ │ │ vsubl.s8 , d16, d5 │ │ │ │ strvs r0, [r3, #519] @ 0x207 │ │ │ │ vrshl.s8 q11, q1, q2 │ │ │ │ vqdmlal.s q11, d16, d1[5] │ │ │ │ strtmi r0, [r0], -r7, lsl #6 │ │ │ │ rsbscs pc, r9, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - mrc2 0, 5, pc, cr8, cr2, {6} │ │ │ │ + mrc2 0, 6, pc, cr0, cr2, {6} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ - mvnscc pc, r2, asr #4 │ │ │ │ + msrmi R12_fiq, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ orrne pc, r9, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ - eorcs pc, ip, #1342177284 @ 0x50000004 │ │ │ │ + subscs pc, ip, #1342177284 @ 0x50000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf6449300 │ │ │ │ vsubw.s8 , q0, d9 │ │ │ │ tstls r5, r7, lsl #6 │ │ │ │ - ldc2 0, cr15, [r8, #-832]! @ 0xfffffcc0 │ │ │ │ + ldc2l 0, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ strtmi r9, [r0], -r5, lsl #18 │ │ │ │ - andmi pc, r4, #536870916 @ 0x20000004 │ │ │ │ + eorsmi pc, r4, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x11b09c8 │ │ │ │ + blx 0x17b09c8 │ │ │ │ vmax.s8 d20, d2, d16 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ vqdmlal.s , d16, d1[4] │ │ │ │ @ instruction: 0xf6440307 │ │ │ │ vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ tstls r5, r7, lsl #4 │ │ │ │ - mrc2 0, 7, pc, cr12, cr2, {6} │ │ │ │ + @ instruction: 0xff14f0d2 │ │ │ │ strtmi r9, [r0], -r5, lsl #18 │ │ │ │ - eorsmi pc, r4, #536870916 @ 0x20000004 │ │ │ │ + rsbmi pc, r4, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xbb09f8 │ │ │ │ + blx 0x11b09f8 │ │ │ │ vmax.s8 d20, d2, d16 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ @ instruction: 0xf644012f │ │ │ │ vrsra.s64 d16, d25, #64 │ │ │ │ vcgt.s8 d16, d4, d7 │ │ │ │ vrshr.s64 d23, d13, #64 │ │ │ │ tstls r5, r7, lsl #4 │ │ │ │ - mcr2 0, 7, pc, cr4, cr2, {6} @ │ │ │ │ + mrc2 0, 7, pc, cr12, cr2, {6} │ │ │ │ strtmi r9, [r0], -r5, lsl #18 │ │ │ │ - rsbsmi pc, r4, #536870916 @ 0x20000004 │ │ │ │ + adcmi pc, r4, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d34010 │ │ │ │ - svclt 0x0000ba11 │ │ │ │ - eorseq r5, r4, r8, ror r8 │ │ │ │ + svclt 0x0000ba29 │ │ │ │ + eorseq r5, r4, r8, lsr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcb8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r8, lsr #26 │ │ │ │ teqcs ip, #24117248 @ 0x1700000 │ │ │ │ - rsccc pc, r0, #536870916 @ 0x20000004 │ │ │ │ + andsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vrshl.s8 d25, d0, d2 │ │ │ │ - vaddw.s8 q10, q8, d24 │ │ │ │ + vsra.s64 q10, q4, #64 │ │ │ │ @ instruction: 0xf0cf012f │ │ │ │ - vadd.f32 , q9, │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ + vmla.f32 , q9, │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ strmi r0, [r6], -pc, lsr #2 │ │ │ │ vmax.s d4, d5, d16 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - tstpne r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vmax.s d4, d5, d16 │ │ │ │ - ldmdblt r8, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cmnvs r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ movweq pc, #49413 @ 0xc105 @ │ │ │ │ ldrtmi r2, [r8], -sl, lsr #5 │ │ │ │ - ldcmi 2, cr15, [ip], #264 @ 0x108 │ │ │ │ + stclmi 2, cr15, [ip], #264 @ 0x108 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x74478 │ │ │ │ - mvncc pc, r2, asr #4 │ │ │ │ + tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strgt lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - stc2 0, cr15, [r6], #960 @ 0x3c0 │ │ │ │ + ldc2 0, cr15, [lr], #960 @ 0x3c0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mlaseq r4, r0, r8, r5 │ │ │ │ + eorseq r5, r4, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcb9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #45056 @ 0xb000 │ │ │ │ - @ instruction: 0x41a8f242 │ │ │ │ + bicsmi pc, r8, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - cdpvc 13, 0, cr15, cr0, cr11, {4} │ │ │ │ + cdpvc 13, 0, cr15, cr0, cr3, {5} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mlaseq r4, r0, r8, r5 │ │ │ │ + eorseq r5, r4, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcb9ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -ip, lsl #20 │ │ │ │ vcge.s8 d18, d2, d28 │ │ │ │ - vaddw.s8 q10, q8, d24 │ │ │ │ + vsra.s64 q10, q4, #64 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - rsccc pc, r0, #536870916 @ 0x20000004 │ │ │ │ + andsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - stc2l 0, cr15, [r8, #-828]! @ 0xfffffcc4 │ │ │ │ + stc2 0, cr15, [r0, #828] @ 0x33c │ │ │ │ andlt r6, r2, r4, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlaseq r4, r0, r8, r5 │ │ │ │ + eorseq r5, r4, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcba34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #12, 20 @ 0xc000 │ │ │ │ - @ instruction: 0x41a8f242 │ │ │ │ + bicsmi pc, r8, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - movwcs pc, #3397 @ 0xd45 @ │ │ │ │ + movwcs pc, #3421 @ 0xd5d @ │ │ │ │ andlt r6, r3, r3, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mlaseq r4, r0, r8, r5 │ │ │ │ + eorseq r5, r4, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcba7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #12, 20 @ 0xc000 │ │ │ │ - @ instruction: 0x41a8f242 │ │ │ │ + bicsmi pc, r8, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - stmibvs r0, {r0, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r0, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00183800 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - mlaseq r4, r0, r8, r5 │ │ │ │ + eorseq r5, r4, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcbac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -lr, lsl #20 │ │ │ │ vcge.s8 d18, d2, d28 │ │ │ │ - vaddw.s8 q10, q8, d24 │ │ │ │ + vsra.s64 q10, q4, #64 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - rsccc pc, r0, #536870916 @ 0x20000004 │ │ │ │ + andsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - ldc2l 0, cr15, [ip], #828 @ 0x33c │ │ │ │ + ldc2 0, cr15, [r4, #-828] @ 0xfffffcc4 │ │ │ │ movsne pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvc r7, ip, r4, lsl #12 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mlaseq r4, r0, r8, r5 │ │ │ │ + eorseq r5, r4, r0, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcbb14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ ldrdgt pc, [r8], #-143 @ 0xffffff71 @ │ │ │ │ bmi 0x686178 │ │ │ │ teqcs ip, #14680064 @ 0xe00000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0x41a8f242 │ │ │ │ + bicsmi pc, r8, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d2, d0 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - strmi pc, [r4], fp, asr #25 │ │ │ │ + strmi pc, [r4], r3, ror #25 │ │ │ │ bge 0x1061dc │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrdmi pc, [r0], -ip @ │ │ │ │ @ instruction: 0xf0e29402 │ │ │ │ - blmi 0x2f3624 │ │ │ │ + blmi 0x2f3684 │ │ │ │ blls 0x14e9cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff23129c │ │ │ │ + blx 0xffa3129c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r8, r5 │ │ │ │ + eorseq r5, r4, r0, asr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcbb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrdgt pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ bmi 0x6c61f8 │ │ │ │ teqcs ip, #14680064 @ 0xe00000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0x41a8f242 │ │ │ │ + bicsmi pc, r8, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r1, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d2, d0 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - andcs pc, r0, #35584 @ 0x8b00 │ │ │ │ + andcs pc, r0, #41728 @ 0xa300 │ │ │ │ andls r4, r2, #7340032 @ 0x700000 │ │ │ │ strtmi r4, [r9], -r3, lsr #12 │ │ │ │ bge 0x106298 │ │ │ │ - blx 0xffd30d64 │ │ │ │ + blx 0x330d66 │ │ │ │ blls 0x120e00 │ │ │ │ blmi 0x2cd2d0 │ │ │ │ blls 0x14ea50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfe1b1320 │ │ │ │ + blx 0xfe9b1320 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r8, r5 │ │ │ │ + eorseq r5, r4, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbc18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ teqcs ip, #86016 @ 0x15000 │ │ │ │ - @ instruction: 0x41a8f242 │ │ │ │ + bicsmi pc, r8, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - vfma.f32 , q7, │ │ │ │ + sha1c.32 , q7, │ │ │ │ vsubw.s8 , q8, d21 │ │ │ │ andcs r2, r1, #1476395010 @ 0x58000002 │ │ │ │ andsvc r9, sl, r3 │ │ │ │ stc2l 0, cr15, [r4], #-0 │ │ │ │ blx 0x1632a4e │ │ │ │ andcs r9, r1, #196608 @ 0x30000 │ │ │ │ movwne lr, #31184 @ 0x79d0 │ │ │ │ @@ -102894,36 +102894,36 @@ │ │ │ │ @ instruction: 0xf7cefafd │ │ │ │ andcs pc, r0, r1, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mlaseq r4, r0, r8, r5 │ │ │ │ + eorseq r5, r4, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbc84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #61440 @ 0xf000 │ │ │ │ - @ instruction: 0x41a8f242 │ │ │ │ + bicsmi pc, r8, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - stmdbvs r1, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - andsne pc, r0, #76546048 @ 0x4900000 │ │ │ │ + stmdbvs r1, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + subne pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0x43b4f242 │ │ │ │ + mvnmi pc, #536870916 @ 0x20000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x00142901 │ │ │ │ @ instruction: 0x46184610 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf1d2eb04 │ │ │ │ - svclt 0x0000b927 │ │ │ │ - mlaseq r4, r0, r8, r5 │ │ │ │ + svclt 0x0000b93f │ │ │ │ + eorseq r5, r4, r0, asr #17 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x12ff94 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ blmi 0xff3a0d64 │ │ │ │ @@ -102931,198 +102931,198 @@ │ │ │ │ stmdage fp, {r1, r2, r9, sl, lr} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ ldmdavs fp, {r1, r3, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f931d │ │ │ │ vcgt.s d0, d4, d0 │ │ │ │ - stmdbge r4, {r2, r3, r4, r5, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r2, r4, r6, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ addvs pc, r5, r4, asr #12 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ stc2l 7, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ ldrtmi r9, [r0], -r4, lsl #24 │ │ │ │ - bicsmi pc, r8, r2, asr #4 │ │ │ │ + tstppl r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2 1, cr15, [r8], #-852 @ 0xfffffcac │ │ │ │ + mcrr2 1, 13, pc, r0, cr5 @ │ │ │ │ @ instruction: 0xff30f7d3 │ │ │ │ @ instruction: 0xf7d34605 │ │ │ │ strtmi pc, [sl], -r7, lsl #31 │ │ │ │ vmax.s8 d20, d2, d3 │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ - ldc2 1, cr15, [sl], {213} @ 0xd5 │ │ │ │ - tstppl r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldc2 1, cr15, [r2], #-852 @ 0xfffffcac │ │ │ │ + cmpppl r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - ldc2 1, cr15, [r2], {213} @ 0xd5 │ │ │ │ + stc2 1, cr15, [sl], #-852 @ 0xfffffcac │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ strtmi r9, [r1], -r6, lsl #16 │ │ │ │ - stc2 2, cr15, [r8, #-24]! @ 0xffffffe8 │ │ │ │ + stc2l 2, cr15, [r0, #-24] @ 0xffffffe8 │ │ │ │ strmi r9, [r2], -r7, lsl #22 │ │ │ │ - teqppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 96), r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d54630 │ │ │ │ - stmdals r5, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r5, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d4, d6, d17 │ │ │ │ - blls 0x233fec │ │ │ │ + blls 0x23404c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ strmi r8, [r2], -r5, ror #2 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ vmin.s8 d20, d2, d16 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf1d5012f │ │ │ │ - vstrls d15, [sl, #-956] @ 0xfffffc44 │ │ │ │ + stcls 12, cr15, [sl, #-28] @ 0xffffffe4 │ │ │ │ stmdaeq r4!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ blx 0x28642e │ │ │ │ vhadd.s8 d15, d6, d5 │ │ │ │ - strtmi pc, [sl], -r3, lsl #26 │ │ │ │ + @ instruction: 0x462afd1b │ │ │ │ vmax.s8 d20, d2, d3 │ │ │ │ - vsra.s64 d21, d0, #64 │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ - blx 0xff831316 │ │ │ │ + blx 0xffe31316 │ │ │ │ strtmi r9, [r1], -r8, lsl #20 │ │ │ │ blx 0x2993d2 │ │ │ │ vhadd.s8 d15, d6, d2 │ │ │ │ - svcls 0x0009fcf3 │ │ │ │ + svcls 0x0009fd0b │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @ instruction: 0xf007fb08 │ │ │ │ - stc2l 2, cr15, [ip], #24 │ │ │ │ + stc2 2, cr15, [r4, #-24] @ 0xffffffe8 │ │ │ │ strmi r9, [r4], -r2, lsl #20 │ │ │ │ blls 0x26cc74 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - teqppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 96), r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xff1b134a │ │ │ │ + blx 0xff7b134a │ │ │ │ blcs 0x9b810 │ │ │ │ tstphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d18, d2, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ strtmi r0, [r2], -pc, lsr #2 │ │ │ │ - blx 0xfedb136a │ │ │ │ + blx 0xff3b136a │ │ │ │ movwcs r9, #2570 @ 0xa0a │ │ │ │ vmin.s8 d20, d2, d16 │ │ │ │ - vsra.s64 d21, d0, #64 │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ @ instruction: 0xf1d5012f │ │ │ │ - strcs pc, [r0, #-2987] @ 0xfffff455 │ │ │ │ + strcs pc, [r0, #-3011] @ 0xfffff43d │ │ │ │ @ instruction: 0x2708e9dd │ │ │ │ stcge 6, cr4, [fp, #-172] @ 0xffffff54 │ │ │ │ strls r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ - @ instruction: 0x51b4f242 │ │ │ │ + mvnpl pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d59700 │ │ │ │ - stmdbge fp, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge fp, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ adcsne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - @ instruction: 0xff8ef0f6 │ │ │ │ + @ instruction: 0xffa6f0f6 │ │ │ │ stcgt 12, cr10, [pc, #-80] @ 0x74c04 │ │ │ │ strmi ip, [r7], -pc, lsl #8 │ │ │ │ strgt ip, [pc], #-3343 @ 0x74c5c │ │ │ │ eorvs r6, r3, fp, lsr #16 │ │ │ │ rsbsle r2, r9, r0, lsl #30 │ │ │ │ bvc 0xfe4b0484 │ │ │ │ blvs 0x1b302e8 │ │ │ │ @ instruction: 0x4630463b │ │ │ │ blpl 0x1a70754 │ │ │ │ bvc 0x5f03ec │ │ │ │ - mvnpl pc, r2, asr #4 │ │ │ │ + tstpvs ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ blvs 0x1302b8 │ │ │ │ blmi 0x1a70768 │ │ │ │ bcs 0xfe4b04e8 │ │ │ │ blvc 0x1f06a0 │ │ │ │ blvc 0x230530 │ │ │ │ blvc 0xb02cc │ │ │ │ - blx 0x1cb13f2 │ │ │ │ + blx 0xfe2b13f2 │ │ │ │ @ instruction: 0xf0f6a81a │ │ │ │ - cdp 8, 11, cr15, cr0, cr5, {0} │ │ │ │ + mrc 8, 5, APSR_nzcv, cr0, cr13, {0} │ │ │ │ ldmdage sl, {r6, r8, r9, fp, pc} │ │ │ │ - @ instruction: 0xffeef0f5 │ │ │ │ + @ instruction: 0xf806f0f6 │ │ │ │ blvc 0xb078c │ │ │ │ ldmdage sl, {r1, r3, r8, sp} │ │ │ │ bleq 0x10b0598 │ │ │ │ bleq 0x127078c │ │ │ │ blx 0x4b0884 │ │ │ │ andscs fp, pc, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0f5221b │ │ │ │ - @ instruction: 0x4604ff7b │ │ │ │ + @ instruction: 0x4604ff93 │ │ │ │ @ instruction: 0xf0f6a81a │ │ │ │ - mrc 8, 5, APSR_nzcv, cr4, cr7, {0} │ │ │ │ + cdp 8, 11, cr15, cr4, cr15, {1} │ │ │ │ vneg.f64 d16, d0 │ │ │ │ @ instruction: 0xd60dfa10 │ │ │ │ blvs 0x130354 │ │ │ │ - msrvs R8_fiq, r2 │ │ │ │ + cmppvs r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ blvc 0x230570 │ │ │ │ blcs 0x66fe40 │ │ │ │ - blx 0x113144e │ │ │ │ + blx 0x173144e │ │ │ │ @ instruction: 0xf1cb4620 │ │ │ │ - ldmdage r7, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffd4f0f5 │ │ │ │ + ldmdage r7, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffecf0f5 │ │ │ │ blhi 0x10b07c8 │ │ │ │ @ instruction: 0xf0f5a817 │ │ │ │ - ldmdage r7, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r7, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bleq 0x10b05f4 │ │ │ │ bleq 0xff0b0808 │ │ │ │ bcc 0x4b055c │ │ │ │ svclt 0x00332b0b │ │ │ │ andcs r2, r3, #1879048194 @ 0x70000002 │ │ │ │ tstcs r0, sl, lsl #2 │ │ │ │ - @ instruction: 0xff4af0f5 │ │ │ │ + @ instruction: 0xff62f0f5 │ │ │ │ ldmdage r7, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xffe6f0f5 │ │ │ │ + @ instruction: 0xfffef0f5 │ │ │ │ bleq 0x10b0808 │ │ │ │ blx 0x4b0900 │ │ │ │ vmax.s8 d29, d2, d9 │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ + vsra.s64 d22, d4, #64 │ │ │ │ mrrc 1, 2, r0, r3, cr15 │ │ │ │ @ instruction: 0x46302b10 │ │ │ │ @ instruction: 0xf1d59400 │ │ │ │ - @ instruction: 0x4620fb15 │ │ │ │ - @ instruction: 0xf870f1cb │ │ │ │ + strtmi pc, [r0], -sp, lsr #22 │ │ │ │ + @ instruction: 0xf888f1cb │ │ │ │ ldcmi 8, cr10, [r1], #-44 @ 0xffffffd4 │ │ │ │ - @ instruction: 0xff96f0f6 │ │ │ │ + @ instruction: 0xffaef0f6 │ │ │ │ vmin.s8 d20, d2, d16 │ │ │ │ - vsra.s64 d22, d8, #64 │ │ │ │ + vmla.f d22, d16, d0[2] │ │ │ │ @ instruction: 0xf1d5012f │ │ │ │ - stmdavs r2!, {r0, r1, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x61a8f242 │ │ │ │ + stmdavs r2!, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bicsvs pc, r8, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d54630 │ │ │ │ - stmdavs r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - bicvs pc, r0, r2, asr #4 │ │ │ │ + stmdavs r2!, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + mvnsvs pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d54630 │ │ │ │ - vpmin.s8 , q8, │ │ │ │ + vqdmulh.s d31, d0, d15 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs sl, {r1, r4, r7, r8, r9} │ │ │ │ rsble r2, pc, r0, lsl #20 │ │ │ │ ldrmi r2, [r3], -r0, lsl #8 │ │ │ │ strtmi r4, [r2], -r5, lsr #12 │ │ │ │ rscsne pc, r8, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8d3440a │ │ │ │ strmi r1, [sp], #-764 @ 0xfffffd04 │ │ │ │ movwne pc, #2259 @ 0x8d3 @ │ │ │ │ @ instruction: 0xf8d3440c │ │ │ │ blcs 0x8178c │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - bicsvs pc, r8, r2, asr #4 │ │ │ │ + tstpvc r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xff6b1520 │ │ │ │ + blx 0xffcb1520 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - mvnsvs pc, r2, asr #4 │ │ │ │ + msrvc R12_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xff4b1530 │ │ │ │ + blx 0xffab1530 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - tstpvc r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xff2b1540 │ │ │ │ + blx 0xff8b1540 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, lr, r3, asr #2 │ │ │ │ blhi 0x1300f4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -103133,35 +103133,35 @@ │ │ │ │ subsmi r0, r9, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq lr, r6, #220, 2 @ 0x37 │ │ │ │ bvs 0x1f059c │ │ │ │ bcc 0xfe4b0648 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ blvc 0x1a70914 │ │ │ │ - cmpppl r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r8, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ blvs 0x1a30920 │ │ │ │ blpl 0x27085c │ │ │ │ blpl 0xb047c │ │ │ │ - blx 0xfe6b15a0 │ │ │ │ + blx 0xfecb15a0 │ │ │ │ strbt r9, [r2], sl, lsl #20 │ │ │ │ bvc 0x1f05c8 │ │ │ │ vmax.s8 d20, d2, d2 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ blvs 0x1a70944 │ │ │ │ bcc 0xfe4b0684 │ │ │ │ blvc 0x1a7094c │ │ │ │ blpl 0x270888 │ │ │ │ blpl 0xb04a8 │ │ │ │ - blx 0xfe1315cc │ │ │ │ + blx 0xfe7315cc │ │ │ │ ldr r9, [r1], sl, lsl #26 │ │ │ │ @ instruction: 0x46154614 │ │ │ │ vaba.s8 d30, d22, d13 │ │ │ │ - svclt 0x0000f845 │ │ │ │ + svclt 0x0000f865 │ │ │ │ ldrdcc lr, [r0], -r2 │ │ │ │ movwcc fp, #5136 @ 0x1410 │ │ │ │ ldmvs r3, {r0, r1, r4, sp, lr} │ │ │ │ strtmi r6, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ blhi 0x28cfdc │ │ │ │ addsvs r4, r3, r3, lsl #8 │ │ │ │ blhi 0x34f1e4 │ │ │ │ @@ -103180,69 +103180,69 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcc0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff0 │ │ │ │ vsubl.s8 , d0, d12 │ │ │ │ @ instruction: 0x460c2296 │ │ │ │ - msrmi (UNDEF: 100), r2 │ │ │ │ + orrsmi pc, r4, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - mrc2 0, 0, pc, cr12, cr0, {6} │ │ │ │ - msrvc R12_fiq, r2 │ │ │ │ + mrc2 0, 1, pc, cr4, cr0, {6} │ │ │ │ + cmppvc ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xeb1660 │ │ │ │ - msrcs SPSR_, #82837504 @ 0x4f00000 │ │ │ │ + blx 0x14b1660 │ │ │ │ + orrscs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - subsmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ stccs 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - cmppvc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpvc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xa31684 │ │ │ │ + blx 0x1031684 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ strb r4, [sp, #56] @ 0x38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcc140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ blx 0x3b2f2c │ │ │ │ andpl pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), r2 │ │ │ │ + orrsmi pc, r4, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2l 0, cr15, [sl, #832]! @ 0x340 │ │ │ │ - msrvc R12_fiq, r2 │ │ │ │ + mcr2 0, 0, pc, cr2, cr0, {6} @ │ │ │ │ + cmppvc ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0x2316c4 │ │ │ │ - msrcs SPSR_, #82837504 @ 0x4f00000 │ │ │ │ + blx 0x8316c4 │ │ │ │ + orrscs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - subsmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ stccs 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - cmppvc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpvc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9f4f1d5 │ │ │ │ + blx 0x3b16e8 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ ldr r4, [fp, #56] @ 0x38 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcc1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstcs r0, r4 │ │ │ │ blmi 0xb59bd0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50058d0 │ │ │ │ eorscc r4, r8, sp, lsr #1 │ │ │ │ - ldc2 2, cr15, [ip], #-80 @ 0xffffffb0 │ │ │ │ + mrrc2 2, 1, pc, r4, cr4 @ │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ blmi 0xa29494 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf7da58e8 │ │ │ │ blmi 0x974020 │ │ │ │ ldrbtmi r9, [fp], #-2052 @ 0xfffff7fc │ │ │ │ @@ -103266,22 +103266,22 @@ │ │ │ │ @ instruction: 0xf7dd5828 │ │ │ │ strmi pc, [r4], -r3, ror #24 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0x03acf645 │ │ │ │ + bicseq pc, ip, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, ip, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, r2, asr #4 │ │ │ │ + adcvc pc, r8, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqsub.s16 q1, q8, │ │ │ │ - svclt 0x0000ff87 │ │ │ │ + svclt 0x0000ff9f │ │ │ │ @ instruction: 0x008aabb8 │ │ │ │ umulleq sl, sl, ip, fp @ │ │ │ │ addeq sl, sl, lr, lsl #23 │ │ │ │ addeq sl, sl, r0, ror #22 │ │ │ │ addeq sl, sl, ip, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmibvs r4, {r1, r8, fp, ip, sp}^ │ │ │ │ @@ -103387,23 +103387,23 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d5, d16 │ │ │ │ - @ instruction: 0xf242fe71 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf242fe91 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q11, d16, d20 │ │ │ │ blmi 0x1352fc │ │ │ │ vqsub.s16 d2, d16, d25 │ │ │ │ - svclt 0x0000fe97 │ │ │ │ + svclt 0x0000feaf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r5, [r4], -ip │ │ │ │ + eorseq r5, r4, ip, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcc458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @@ -103462,15 +103462,15 @@ │ │ │ │ movwcs r2, #798 @ 0x31e │ │ │ │ andls r9, r6, #4, 2 │ │ │ │ bmi 0xff059364 │ │ │ │ ldmdavs r2, {r0, r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf04f9211 │ │ │ │ stmib sp, {r9}^ │ │ │ │ @ instruction: 0xf0a8330f │ │ │ │ - bge 0x4b42b8 │ │ │ │ + bge 0x4b4318 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf808f003 │ │ │ │ strmi r9, [r3], -r4, lsl #20 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ vsra.u64 d24, d15, #62 │ │ │ │ bcs 0x75b94 │ │ │ │ @ instruction: 0xf44fbf08 │ │ │ │ @@ -103680,57 +103680,57 @@ │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ ldrb sp, [r0, r2, lsr #1]! │ │ │ │ andeq pc, r8, #-1140850687 @ 0xbc000001 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r9, r1, #4, 4 @ 0x40000000 │ │ │ │ ldrb r9, [pc], -pc, lsl #4 │ │ │ │ tstcs r0, r6, lsl #16 │ │ │ │ - ldc2l 0, cr15, [r6, #-976] @ 0xfffffc30 │ │ │ │ + stc2l 0, cr15, [lr, #-976]! @ 0xfffffc30 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf0f4af71 │ │ │ │ - @ instruction: 0x4607fc7b │ │ │ │ + @ instruction: 0x4607fc93 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blmi 0xfede1484 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, r9, asr r8 @ │ │ │ │ stccs 13, cr6, [r0, #-884] @ 0xfffffc8c │ │ │ │ sbcshi pc, lr, r0 │ │ │ │ movpl pc, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8d8441d │ │ │ │ bne 0xffb4176c │ │ │ │ stmib sp, {r1, r4, r6, r7, r9, fp, ip}^ │ │ │ │ blls 0x1be30c │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rsbseq pc, ip, #69206016 @ 0x4200000 │ │ │ │ + adceq pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xeb2028 │ │ │ │ + blx 0x16b2028 │ │ │ │ smlatbcs r1, r6, fp, r4 │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0xf642681b │ │ │ │ - vsubl.s8 q8, d16, d12 │ │ │ │ + vrshr.s64 d16, d28, #64 │ │ │ │ @ instruction: 0xf859022f │ │ │ │ @ instruction: 0xf5033003 │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldc 6, cr3, [r3, #720] @ 0x2d0 │ │ │ │ vstr d7, [sp] │ │ │ │ vqdmulh.s d23, d5, d0 │ │ │ │ - blmi 0xfe7f3fcc │ │ │ │ + blmi 0xfe7f404c │ │ │ │ @ instruction: 0xf8d84638 │ │ │ │ ldrbtmi r1, [fp], #-28 @ 0xffffffe4 │ │ │ │ @ instruction: 0xf859681b │ │ │ │ @ instruction: 0xf5033003 │ │ │ │ @ instruction: 0xf8b343a0 │ │ │ │ @ instruction: 0x4652a2b4 │ │ │ │ stc2 7, cr15, [r4, #-632] @ 0xfffffd88 │ │ │ │ @ instruction: 0x001af8b8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf64280a4 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ blmi 0xfe4f602c │ │ │ │ andls r2, r4, #0, 12 │ │ │ │ and r9, r3, r6, lsl #10 │ │ │ │ adcsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ addshi pc, r6, r0, asr #6 │ │ │ │ ldrbtmi r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf8596812 │ │ │ │ @@ -103742,15 +103742,15 @@ │ │ │ │ tstcs r8, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf8d14638 │ │ │ │ @ instruction: 0x210126b4 │ │ │ │ @ instruction: 0x2c06fb03 │ │ │ │ vldr s18, [ip, #16] │ │ │ │ vstr d7, [sp] │ │ │ │ vqdmulh.s d23, d5, d0 │ │ │ │ - @ instruction: 0xf8d8f9e5 │ │ │ │ + @ instruction: 0xf8d8fa05 │ │ │ │ bl 0xfe9b9830 │ │ │ │ ldrtmi r0, [r8], -sl, lsl #4 │ │ │ │ ssatmi r4, #11, r1, asr #8 │ │ │ │ stc2l 7, cr15, [ip], {158} @ 0x9e │ │ │ │ @ instruction: 0x001af8b8 │ │ │ │ @ instruction: 0xe7d14b79 │ │ │ │ @ instruction: 0xf64f4a79 │ │ │ │ @@ -103762,43 +103762,43 @@ │ │ │ │ andsmi r4, r3, fp, asr r2 │ │ │ │ strvs r1, [ip, #2788] @ 0xae4 │ │ │ │ strtmi r4, [r8], r0, asr #12 │ │ │ │ ldc2l 7, cr15, [r2, #-840]! @ 0xfffffcb8 │ │ │ │ stcls 7, cr14, [r7], {7} │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf0a8fc89 │ │ │ │ - vst2.16 {d31,d33}, [pc :64]! │ │ │ │ + vst2.16 {d31,d33}, [pc :256], r5 │ │ │ │ strtmi r3, [r0], -r0, lsl #7 │ │ │ │ sbcscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ stc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ @ instruction: 0xd0561c91 │ │ │ │ eorsle r1, r0, r3, asr ip │ │ │ │ @ instruction: 0xf0403203 │ │ │ │ @ instruction: 0xf64f80b5 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ mcrge 4, 0, pc, cr1, cr15, {1} @ │ │ │ │ - subeq pc, ip, r2, asr #12 │ │ │ │ + rsbseq pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stc2 0, cr15, [r0], {244} @ 0xf4 │ │ │ │ + ldc2 0, cr15, [r8], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf64fe5f9 │ │ │ │ vqdmlal.s q9, d16, d0[7] │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64fadf7 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ @ instruction: 0xf8d8adef │ │ │ │ @ instruction: 0x4641301c │ │ │ │ vpmax.s8 d25, d2, d6 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf0f4002f │ │ │ │ - strb pc, [r3, #3045]! @ 0xbe5 @ │ │ │ │ + strb pc, [r3, #3069]! @ 0xbfd @ │ │ │ │ @ instruction: 0x4691463c │ │ │ │ @ instruction: 0xf64fe67c │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ addshi pc, sl, r0, asr #32 │ │ │ │ bls 0x1485c0 │ │ │ │ @@ -103808,16 +103808,16 @@ │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ str r5, [sl, -r2, lsl #6]! │ │ │ │ blls 0x15ccc8 │ │ │ │ cmple sl, #645922816 @ 0x26800000 │ │ │ │ blcs 0x9c4c0 │ │ │ │ @ instruction: 0x4639d139 │ │ │ │ vhadd.s32 d2, d4, d10 │ │ │ │ - ldrtmi pc, [r8], -r5, lsr #23 @ │ │ │ │ - blx 0xfe0b1c9a │ │ │ │ + @ instruction: 0x4638fbbd │ │ │ │ + blx 0xfe6b1c9a │ │ │ │ stmdbls pc, {r4, r5, r6, r9, sl, sp, lr, pc} @ │ │ │ │ vmls.i8 d18, d0, d1 │ │ │ │ @ instruction: 0xf64f808b │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ umaalne r2, r9, r6, r3 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r8, ip, pc} │ │ │ │ svceq 0x000cf013 │ │ │ │ @@ -103837,76 +103837,76 @@ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fad8c │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ tstcs r0, #200, 18 @ 0x320000 │ │ │ │ cdpls 5, 0, cr14, cr2, cr5, {4} │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rscseq pc, r4, #69206016 @ 0x4200000 │ │ │ │ + eorne pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmin.s8 d20, d5, d19 │ │ │ │ - ldmeq r6!, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmeq r6!, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d16, d25 │ │ │ │ - vmlsl.s8 , d16, d16 │ │ │ │ + @ instruction: 0xf2c03ad0 │ │ │ │ bl 0x1b820c │ │ │ │ stmdavs fp!, {r1, r2, r7, r9, sl} │ │ │ │ movwls r4, #1618 @ 0x652 │ │ │ │ strtmi r2, [fp], -r1, lsl #2 │ │ │ │ strcc r4, [r4, #-1592] @ 0xfffff9c8 │ │ │ │ - @ instruction: 0xf910f245 │ │ │ │ + @ instruction: 0xf930f245 │ │ │ │ ldrhle r4, [r4, #37]! @ 0x25 │ │ │ │ ldrtmi lr, [fp], -r7, lsr #15 │ │ │ │ tstcs r1, pc, lsl r2 │ │ │ │ - sbcseq pc, r4, r2, asr #12 │ │ │ │ + andne pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stc2l 2, cr15, [r8], #140 @ 0x8c │ │ │ │ + stc2 2, cr15, [r0, #-140] @ 0xffffff74 │ │ │ │ @ instruction: 0xf8d89b03 │ │ │ │ @ instruction: 0x4638101c │ │ │ │ andeq lr, sl, #166912 @ 0x28c00 │ │ │ │ @ instruction: 0xf79e4451 │ │ │ │ ldr pc, [r1, fp, ror #23] │ │ │ │ vhadd.s8 d18, d2, d0 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ blmi 0x2f5e58 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d8127d │ │ │ │ - svclt 0x0000fd2b │ │ │ │ + svclt 0x0000fd43 │ │ │ │ addeq sl, sl, lr, ror #9 │ │ │ │ umulleq sl, sl, ip, r4 @ │ │ │ │ addeq sl, sl, sl, asr r4 │ │ │ │ addeq sl, sl, lr, lsr #8 │ │ │ │ strdeq sl, [sl], r2 │ │ │ │ umulleq sl, sl, r6, r3 @ │ │ │ │ ldrdeq sl, [sl], ip │ │ │ │ - eorseq r5, r4, r4, ror #17 │ │ │ │ - adcsvc pc, r4, r2, asr #4 │ │ │ │ + eorseq r5, r4, r4, lsl r9 │ │ │ │ + rscvc pc, r4, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xeb1da6 │ │ │ │ + blx 0x14b1da6 │ │ │ │ vaba.s8 q15, , q7 │ │ │ │ - @ instruction: 0xf642fa9b │ │ │ │ - vaddl.s8 q8, d0, d0 │ │ │ │ + @ instruction: 0xf642fabb │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0f4002f │ │ │ │ - ldrb pc, [lr, -pc, lsr #22]! @ │ │ │ │ - cmppvc ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldrb pc, [lr, -r7, asr #22]! @ │ │ │ │ + orrvc pc, ip, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvc pc, r0, r2, asr #4 │ │ │ │ + eoreq pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s16 d7, d16, d31 │ │ │ │ - svclt 0x0000fab9 │ │ │ │ - ldrsbteq r5, [r4], -r8 │ │ │ │ + svclt 0x0000fad1 │ │ │ │ + eorseq r5, r4, r8, lsl #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebccc10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xaf9958 │ │ │ │ strmi fp, [lr], -r8, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf0a80300 │ │ │ │ - ldrtmi pc, [r0], -pc, ror #16 @ │ │ │ │ + ldrtmi pc, [r0], -r7, lsl #17 @ │ │ │ │ ldc2 7, cr15, [r0], {210} @ 0xd2 │ │ │ │ orrslt r4, r8, r4, lsl #12 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ blmi 0x8b4934 │ │ │ │ blls 0x24faac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -103935,15 +103935,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - svclt 0x0000fa29 │ │ │ │ + svclt 0x0000fa49 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ rsbcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf503b143 │ │ │ │ mrscs r4, R8_usr │ │ │ │ movwcc r3, #33288 @ 0x8208 │ │ │ │ blne 0x2b3be4 │ │ │ │ @ instruction: 0xd1fb4293 │ │ │ │ @@ -103971,30 +103971,30 @@ │ │ │ │ @ instruction: 0xf79a4010 │ │ │ │ @ instruction: 0xf8c0bb21 │ │ │ │ ldrmi ip, [ip], r8, lsr #32 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mvnseq pc, #72351744 @ 0x4500000 │ │ │ │ + msrne CPSR_, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpne r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpne r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorne pc, r0, r2, asr #12 │ │ │ │ + subsne pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addne pc, fp, #64, 4 │ │ │ │ - blx 0x1b23ac │ │ │ │ - mvnseq pc, #72351744 @ 0x4500000 │ │ │ │ + blx 0x7b23ac │ │ │ │ + msrne CPSR_, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpne r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpne r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subne pc, ip, r2, asr #12 │ │ │ │ + rsbsne pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9f4f210 │ │ │ │ + blx 0x3b23cc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdhi pc, [r0], -r1 │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ ldrsbtcc pc, [r8], -r8 @ │ │ │ │ @@ -104073,28 +104073,28 @@ │ │ │ │ strbmi r1, [r8], -r1, ror #22 │ │ │ │ subsmi r4, pc, #956301312 @ 0x39000000 │ │ │ │ movwls r4, #9786 @ 0x263a │ │ │ │ b 0x1533b40 │ │ │ │ ldrtmi r9, [r9], #2818 @ 0xb02 │ │ │ │ ldrmi r1, [lr], #-2788 @ 0xfffff51c │ │ │ │ ldr r9, [r2, r3, lsl #22]! │ │ │ │ - tstpne r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpne r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsne pc, r8, r2, asr #12 │ │ │ │ + adcne pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ vqsub.s16 d7, d16, d3 │ │ │ │ - @ instruction: 0xf642f93b │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + @ instruction: 0xf642f953 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ blmi 0xf5dcc │ │ │ │ eorne pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf92ef210 │ │ │ │ - ldrshteq r5, [r4], -ip │ │ │ │ + @ instruction: 0xf946f210 │ │ │ │ + eorseq r5, r4, ip, lsr #18 │ │ │ │ stmdblt fp, {r0, r1, r6, r7, fp, sp, lr} │ │ │ │ sbcvs r2, r3, r1, lsl #6 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ orrcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmvs fp, {r1, r6, fp, sp, lr} │ │ │ │ @@ -104262,41 +104262,41 @@ │ │ │ │ @ instruction: 0xf6466f70 │ │ │ │ vqdmlsl.s q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-2966 @ 0xfffff46a │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xe72c675a │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ stmdavs r0!, {r0, r1, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8caf0f4 │ │ │ │ + @ instruction: 0xf8e2f0f4 │ │ │ │ rscle r2, r0, r0, lsl #16 │ │ │ │ - @ instruction: 0xfff0f0f3 │ │ │ │ + @ instruction: 0xf808f0f4 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0db │ │ │ │ tstcs r1, r1, lsl r2 │ │ │ │ - sbcne pc, r8, r2, asr #12 │ │ │ │ + rscsne pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf9a8f223 │ │ │ │ + @ instruction: 0xf9c0f223 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strtmi fp, [sl], -r3, lsr #2 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmiblt r8, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r0!, {r8, sp}^ │ │ │ │ blx 0xffe33e8c │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ - sbcsne pc, ip, #69206016 @ 0x4200000 │ │ │ │ + andcs pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmax.s8 d20, d4, d24 │ │ │ │ - strtmi pc, [r2], -pc, lsr #27 │ │ │ │ + strtmi pc, [r2], -pc, asr #27 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ @ instruction: 0xf926f79e │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ - @ instruction: 0xffeaf223 │ │ │ │ + @ instruction: 0xf802f224 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - svclt 0x00c2f0f3 │ │ │ │ + svclt 0x00daf0f3 │ │ │ │ @ instruction: 0xf7da6920 │ │ │ │ blmi 0x5f4dc0 │ │ │ │ ldrbtmi r9, [fp], #-2563 @ 0xfffff5fd │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andsvs r4, r0, #24, 8 @ 0x18000000 │ │ │ │ movwls lr, #22366 @ 0x575e │ │ │ │ blx 0xfe4b3fbe │ │ │ │ @@ -104419,15 +104419,15 @@ │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ @ instruction: 0x4633fbb9 │ │ │ │ @ instruction: 0xf10d4604 │ │ │ │ strtmi r0, [r9], -fp, lsl #4 │ │ │ │ @ instruction: 0xf88d4640 │ │ │ │ @ instruction: 0xf7ff400b │ │ │ │ @ instruction: 0xe7dbfc51 │ │ │ │ - cdp2 2, 6, cr15, cr0, cr4, {2} │ │ │ │ + cdp2 2, 8, cr15, cr0, cr4, {2} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r4, lsl #1 │ │ │ │ ldrmi r4, [r5], -r0, lsr #22 │ │ │ │ @@ -104458,15 +104458,15 @@ │ │ │ │ ldrtmi pc, [r3], -r1, lsr #23 @ │ │ │ │ @ instruction: 0xf10d4684 │ │ │ │ strtmi r0, [r0], -sl, lsl #4 │ │ │ │ strbtmi r4, [r4], -r9, lsr #12 │ │ │ │ andgt pc, sl, sp, lsr #17 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ vaba.s8 q15, q10, │ │ │ │ - svclt 0x0000fe13 │ │ │ │ + svclt 0x0000fe33 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r4, lsl #1 │ │ │ │ @ instruction: 0x46154b1d │ │ │ │ @@ -104494,15 +104494,15 @@ │ │ │ │ @ instruction: 0xf0020220 │ │ │ │ @ instruction: 0x4633fb75 │ │ │ │ bge 0x107d78 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf8cd4664 │ │ │ │ @ instruction: 0xf7ffc008 │ │ │ │ @ instruction: 0xe7d7fbbb │ │ │ │ - stc2l 2, cr15, [sl, #272] @ 0x110 │ │ │ │ + stc2l 2, cr15, [sl, #272]! @ 0x110 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r6, lsl #1 │ │ │ │ blvc 0x971a14 │ │ │ │ @@ -104535,15 +104535,15 @@ │ │ │ │ blx 0x113240e │ │ │ │ @ instruction: 0x460c4633 │ │ │ │ strtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ strpl lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ blx 0x1b34416 │ │ │ │ vaba.s8 q15, q10, q1 │ │ │ │ - svclt 0x0000fd79 │ │ │ │ + svclt 0x0000fd99 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebcd638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ @@ -104556,30 +104556,30 @@ │ │ │ │ @ instruction: 0xf8d0be8f │ │ │ │ bl 0x56e500 │ │ │ │ tstle r7, lr, lsl #30 │ │ │ │ @ instruction: 0x0c03eb02 │ │ │ │ svceq 0x0020f1bc │ │ │ │ @ instruction: 0xf1cebf98 │ │ │ │ stmible sl!, {r8, r9}^ │ │ │ │ - mvnseq pc, #72351744 @ 0x4500000 │ │ │ │ + msrne CPSR_, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpne r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpne r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subne pc, ip, r2, asr #12 │ │ │ │ + rsbsne pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [r0, #-60]! @ 0xffffffc4 │ │ │ │ - mvnseq pc, #72351744 @ 0x4500000 │ │ │ │ + stc2 2, cr15, [r8, #60] @ 0x3c │ │ │ │ + msrne CPSR_, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpne r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpne r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorne pc, r0, r2, asr #12 │ │ │ │ + subsne pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addne pc, fp, #64, 4 │ │ │ │ - stc2l 2, cr15, [r0, #-60]! @ 0xffffffc4 │ │ │ │ + ldc2l 2, cr15, [r8, #-60]! @ 0xffffffc4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcd6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ andeq pc, r7, r2, lsl r0 @ │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ vst2.8 {d2-d5}, [r2], r0 │ │ │ │ @@ -104634,20 +104634,20 @@ │ │ │ │ @ instruction: 0xf1bc448c │ │ │ │ svclt 0x00980f10 │ │ │ │ stmible r9, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [sl], #-162 @ 0xffffff5e │ │ │ │ svclt 0x00182a10 │ │ │ │ bfi r1, ip, (invalid: 20:3) │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf6420334 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ subscs r0, r7, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1d79000 │ │ │ │ - svclt 0x0000ff1d │ │ │ │ + svclt 0x0000ff35 │ │ │ │ movweq pc, #28672 @ 0x7000 @ │ │ │ │ ldmibmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r7, r0, lsr #32 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ andcc fp, r8, pc, ror ip │ │ │ │ ldmdavc pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1c3425a │ │ │ │ @@ -104693,15 +104693,15 @@ │ │ │ │ stmdavs r0, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ andcc pc, r2, ip, asr #16 │ │ │ │ andlt r4, r3, r8, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0aa9a04 │ │ │ │ - svclt 0x0000f95d │ │ │ │ + svclt 0x0000f975 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcd8a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ addlt r6, r2, r2, lsl #28 │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -104756,19 +104756,19 @@ │ │ │ │ @ instruction: 0xf001b300 │ │ │ │ blcs 0xb738c │ │ │ │ @ instruction: 0xf001d01e │ │ │ │ blcs 0x1373a4 │ │ │ │ @ instruction: 0xf001d02d │ │ │ │ stmdbcs r7, {r0, r1, r2, r3, r8} │ │ │ │ @ instruction: 0xf642d00a │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ blmi 0xbf6c58 │ │ │ │ smladxls r0, r8, r6, r4 │ │ │ │ addcc pc, r6, #64, 4 │ │ │ │ - mcr2 1, 1, pc, cr10, cr7, {6} @ │ │ │ │ + mcr2 1, 2, pc, cr2, cr7, {6} @ │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ bllt 0xfeb50820 │ │ │ │ ldrtmi r9, [r0], -ip, lsl #18 │ │ │ │ mcr2 7, 2, pc, cr2, cr7, {7} @ │ │ │ │ strb r8, [r4, ip] │ │ │ │ cdpne 2, 4, cr0, cr8, cr4, {1} │ │ │ │ @@ -104799,20 +104799,20 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x98898 │ │ │ │ @ instruction: 0xf64fd0c2 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [fp, #1051]! @ 0x41b │ │ │ │ strtmi r9, [r9], -ip, lsl #20 │ │ │ │ - andcs pc, r4, r2, asr #12 │ │ │ │ + eorscs pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfffb2c1a │ │ │ │ + ldc2 0, cr15, [r4], {243} @ 0xf3 │ │ │ │ svclt 0x0000e7b2 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r0, lsr #18 │ │ │ │ + eorseq r5, r4, r0, asr r9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfebca824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08b0fb0 │ │ │ │ stmib sp, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ blmi 0x173f4c4 │ │ │ │ @@ -104885,35 +104885,35 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf64fe78a │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r9, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74658 │ │ │ │ andcs pc, r0, r5, asr sp @ │ │ │ │ - mvnne pc, r2, asr #12 │ │ │ │ + tstpcs r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, lsl fp │ │ │ │ subsmi pc, ip, #64, 4 │ │ │ │ - stc2 1, cr15, [r8, #-860]! @ 0xfffffca4 │ │ │ │ - blx 0xfecb32c0 │ │ │ │ + stc2l 1, cr15, [r0, #-860] @ 0xfffffca4 │ │ │ │ + blx 0xff4b32c0 │ │ │ │ bicscs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x98a28 │ │ │ │ @ instruction: 0xf64fd0e7 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r0, #1051]! @ 0x41b │ │ │ │ @ instruction: 0x46299a19 │ │ │ │ - eorcs pc, ip, r2, asr #12 │ │ │ │ + subscs pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xdb2daa │ │ │ │ + blx 0x13b2daa │ │ │ │ svclt 0x0000e7d7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r0, lsr r9 │ │ │ │ + eorseq r5, r4, r0, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcdbf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbeq r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stcleq 0, cr15, [r0], #72 @ 0x48 │ │ │ │ @ instruction: 0xf1bcd00e │ │ │ │ svclt 0x000c0fe0 │ │ │ │ @@ -104933,15 +104933,15 @@ │ │ │ │ cdp 8, 1, cr4, cr13, cr9, {0} │ │ │ │ stcls 15, cr3, [r2], {112} @ 0x70 │ │ │ │ sbcpl r6, r4, r2, lsl r8 │ │ │ │ smlabbcs r0, r8, r8, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blls 0x125e98 │ │ │ │ - @ instruction: 0xff7cf0a9 │ │ │ │ + @ instruction: 0xff94f0a9 │ │ │ │ @ instruction: 0xf7f79902 │ │ │ │ svclt 0x0000fcef │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -105022,43 +105022,43 @@ │ │ │ │ svcvs 0x0000e850 │ │ │ │ @ instruction: 0xd102429e │ │ │ │ strcs lr, [r0, -r0, asr #16] │ │ │ │ ldrtmi r2, [r3], -r0, lsl #30 │ │ │ │ mcreq 1, 1, sp, cr4, cr4, {7} │ │ │ │ ldrb r7, [r9, -ip, asr #1]! │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ blmi 0x6f7080 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d732ba │ │ │ │ - @ instruction: 0xf64ffc17 │ │ │ │ + @ instruction: 0xf64ffc2f │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ stmdbls ip, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ @ instruction: 0xf64ffc2f │ │ │ │ vrsra.s64 q9, q6, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ bls 0x3ac3b4 │ │ │ │ @ instruction: 0xf6424629 │ │ │ │ - vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ @ instruction: 0xf0f3002f │ │ │ │ - @ instruction: 0xe7e4fa1b │ │ │ │ + @ instruction: 0xe7e4fa33 │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ blmi 0x1770d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d732cd │ │ │ │ - svclt 0x0000fbeb │ │ │ │ + svclt 0x0000fc03 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r0, asr #18 │ │ │ │ + eorseq r5, r4, r0, ror r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mcrvs 6, 0, r4, cr3, cr13, {0} │ │ │ │ strmi fp, [r7], -r9, lsl #1 │ │ │ │ @ instruction: 0xf8d34614 │ │ │ │ @@ -105170,19 +105170,19 @@ │ │ │ │ @ instruction: 0xe74adcf6 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x90e6c │ │ │ │ ldmdbls r3, {r4, r5, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f74638 │ │ │ │ andcs pc, r0, fp, lsl fp @ │ │ │ │ - mvnne pc, r2, asr #12 │ │ │ │ + tstpcs r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, asr #22 │ │ │ │ andmi pc, sp, #64, 4 │ │ │ │ - blx 0xffc3357c │ │ │ │ + blx 0x23357e │ │ │ │ stmdacc r5, {r2, fp, ip, pc} │ │ │ │ svclt 0x00982802 │ │ │ │ ldmdale r2!, {r0, r3, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf8030a22 │ │ │ │ b 0x1109a38 │ │ │ │ beq 0xa8f64c │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @@ -105232,43 +105232,43 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x98f5c │ │ │ │ @ instruction: 0xf64fd087 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r0, #1051] @ 0x41b │ │ │ │ @ instruction: 0x46319a13 │ │ │ │ - addcs pc, r0, r2, asr #12 │ │ │ │ + adcscs pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf89af0f3 │ │ │ │ + @ instruction: 0xf8b2f0f3 │ │ │ │ andcs lr, r0, r7, ror r7 │ │ │ │ - mvnne pc, r2, asr #12 │ │ │ │ + tstpcs r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andmi pc, r1, #64, 4 │ │ │ │ - blx 0x1b33684 │ │ │ │ + blx 0xfe133684 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r0, asr r9 │ │ │ │ + eorseq r5, r4, r0, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ vhadd.s8 d27, d30, d11 │ │ │ │ vmull.s , d16, d0[5] │ │ │ │ @ instruction: 0x46912a96 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ cdpne 3, 1, cr9, cr3, cr3, {0} │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf64f9305 │ │ │ │ - vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vqdmlal.s q11, d0, d1[5] │ │ │ │ movwls r0, #33571 @ 0x8323 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f88300 │ │ │ │ - @ instruction: 0x4604f81f │ │ │ │ + @ instruction: 0x4604f837 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ bvs 0xfe117208 │ │ │ │ stmdbvs r3, {r0, r1, r8, fp, ip, pc} │ │ │ │ streq lr, [r1, #-2594] @ 0xfffff5de │ │ │ │ b 0x11d15a8 │ │ │ │ ldrbeq r0, [r0, -r9, lsl #10] │ │ │ │ strbeq sp, [r9, -fp, lsl #10]! │ │ │ │ @@ -105287,254 +105287,254 @@ │ │ │ │ bls 0x1ed0d4 │ │ │ │ andeq pc, r1, #2 │ │ │ │ andcs fp, r0, #40, 30 @ 0xa0 │ │ │ │ ldrmi fp, [r8, #2866]! @ 0xb32 │ │ │ │ sbchi pc, r5, r0, asr #1 │ │ │ │ @ instruction: 0x4651bbbd │ │ │ │ @ instruction: 0xf0f74620 │ │ │ │ - stmdbls r8, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, r8, r4, lsr #3 │ │ │ │ - blx 0x5b33b4 │ │ │ │ + blx 0xbb33b4 │ │ │ │ stmdble fp!, {r3, r4, r5, r7, r8, sl, lr}^ │ │ │ │ @ instruction: 0xe7b91c7e │ │ │ │ cmple pc, sl, asr #10 │ │ │ │ rscsle r4, r7, #-536870903 @ 0xe0000009 │ │ │ │ vmax.s8 d20, d14, d16 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - movwcs pc, #3549 @ 0xddd @ │ │ │ │ + movwcs pc, #3573 @ 0xdf5 @ │ │ │ │ @ instruction: 0x61264620 │ │ │ │ vrhadd.s8 q11, q7, │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - ubfx pc, r5, #25, #6 │ │ │ │ + strb pc, [r5, sp, ror #25]! @ │ │ │ │ movwls r2, #24632 @ 0x6038 │ │ │ │ - cdp2 1, 9, cr15, cr12, cr8, {6} │ │ │ │ + cdp2 1, 11, cr15, cr4, cr8, {6} │ │ │ │ @ instruction: 0xf8c09b06 │ │ │ │ ldrbmi fp, [r1], -r4, lsr #32 │ │ │ │ orrvs r3, r6, r1, lsl #22 │ │ │ │ movwcs r6, #515 @ 0x203 │ │ │ │ eorsls pc, r0, r0, asr #17 │ │ │ │ cmpvs r3, r8 │ │ │ │ - stc2l 0, cr15, [r2], {247} @ 0xf7 │ │ │ │ + ldc2l 0, cr15, [sl], {247} @ 0xf7 │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ adcvs r8, r5, #140 @ 0x8c │ │ │ │ ldrbmi lr, [r1], -lr, asr #15 │ │ │ │ andls r4, r6, #32, 12 @ 0x2000000 │ │ │ │ - ldc2 0, cr15, [r6, #988]! @ 0x3dc │ │ │ │ + stc2l 0, cr15, [lr, #988] @ 0x3dc │ │ │ │ @ instruction: 0x46201e73 │ │ │ │ @ instruction: 0xf8c44651 │ │ │ │ @ instruction: 0x61a3b01c │ │ │ │ - ldc2 0, cr15, [r0], #988 @ 0x3dc │ │ │ │ + stc2l 0, cr15, [r8], {247} @ 0xf7 │ │ │ │ ldrmi r9, [r8, #2566]! @ 0xa06 │ │ │ │ adchi pc, r6, r0, asr #1 │ │ │ │ adcsle r2, fp, r0, lsl #26 │ │ │ │ @ instruction: 0xf1c82038 │ │ │ │ - movwcs pc, #3699 @ 0xe73 @ │ │ │ │ + movwcs pc, #3723 @ 0xe8b @ │ │ │ │ vrhadd.s8 d22, d30, d6 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf8c02196 │ │ │ │ movwvs fp, #20516 @ 0x5024 │ │ │ │ strcc lr, [r7, -r0, asr #19] │ │ │ │ @ instruction: 0xf0f73008 │ │ │ │ - @ instruction: 0xe7a9fc99 │ │ │ │ + @ instruction: 0xe7a9fcb1 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ movweq pc, #33188 @ 0x81a4 @ │ │ │ │ @ instruction: 0xf0f79309 │ │ │ │ - blls 0x2366e0 │ │ │ │ + blls 0x236740 │ │ │ │ addsmi r9, lr, #28672 @ 0x7000 │ │ │ │ ldrmi sp, [r8, #2069]! @ 0x815 │ │ │ │ tstphi ip, r0, asr #1 @ p-variant is OBSOLETE │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - @ instruction: 0xf9aaf0f2 │ │ │ │ + @ instruction: 0xf9c2f0f2 │ │ │ │ @ instruction: 0xf1b9e752 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ andlt r9, fp, r4, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ mrcne 15, 3, r8, cr3, cr0, {7} │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ vqadd.s8 d27, d14, d12 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0x61a32196 │ │ │ │ @ instruction: 0xf0f79206 │ │ │ │ - bls 0x23629c │ │ │ │ + bls 0x2362fc │ │ │ │ @ instruction: 0xf63f45b8 │ │ │ │ @ instruction: 0xf0c0af35 │ │ │ │ stccs 0, cr8, [r0, #-680] @ 0xfffffd58 │ │ │ │ eorscs sp, r8, r0, ror #1 │ │ │ │ - cdp2 1, 2, cr15, cr10, cr8, {6} │ │ │ │ + cdp2 1, 4, cr15, cr2, cr8, {6} │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stmdacc r7, {r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andcc r6, r8, r3, asr #4 │ │ │ │ @ instruction: 0xf0f76285 │ │ │ │ - @ instruction: 0xe7cffc51 │ │ │ │ + strb pc, [pc, r9, ror #24] @ │ │ │ │ stmdals r4, {r0, r2, r3, r4, r6, r8, ip, sp, pc} │ │ │ │ andlt r6, fp, r5, lsr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ qsub8mi r8, r0, r0 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - ldc2 0, cr15, [sl, #-988]! @ 0xfffffc24 │ │ │ │ + ldc2l 0, cr15, [r2, #-988] @ 0xfffffc24 │ │ │ │ andeq pc, r8, r4, lsr #3 │ │ │ │ - teqpvs r5, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 101), pc │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf95af0f2 │ │ │ │ + @ instruction: 0xf972f0f2 │ │ │ │ @ instruction: 0x4620e7b2 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - stc2 0, cr15, [sl, #-988]! @ 0xfffffc24 │ │ │ │ + stc2l 0, cr15, [r2, #-988] @ 0xfffffc24 │ │ │ │ vcgt.s8 d18, d14, d0 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0x61632196 │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ @ instruction: 0x61230301 │ │ │ │ - stc2 0, cr15, [r0], #-988 @ 0xfffffc24 │ │ │ │ + ldc2 0, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ addsle r2, sp, r0, lsl #26 │ │ │ │ mcrcs 7, 0, lr, cr0, cr11, {5} │ │ │ │ @ instruction: 0xf1b8d17a │ │ │ │ strdle r3, [r9, -pc]! │ │ │ │ @ instruction: 0xf1c82038 │ │ │ │ - movwcs pc, #3553 @ 0xde1 @ │ │ │ │ + movwcs pc, #3577 @ 0xdf9 @ │ │ │ │ vrhadd.s8 d22, d30, d6 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ stmib r0, {r1, r2, r4, r7, r8, sp}^ │ │ │ │ subvs r3, r3, #458752 @ 0x70000 │ │ │ │ @ instruction: 0xf8c03008 │ │ │ │ @ instruction: 0xf0f79028 │ │ │ │ - str pc, [r5, r7, lsl #24] │ │ │ │ + usad8 r5, pc, ip @ │ │ │ │ teqle r7, r0, lsl #26 │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - stc2l 1, cr15, [ip, #800] @ 0x320 │ │ │ │ + stc2l 1, cr15, [r4, #800]! @ 0x320 │ │ │ │ bls 0x1489d8 │ │ │ │ tstpeq r1, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcc r6, r8, r7, lsl #4 │ │ │ │ vrhadd.s8 d22, d14, d1 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ tstvs sl, #-2147483611 @ 0x80000025 │ │ │ │ bicsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf0f7625a │ │ │ │ - strb pc, [sp, -pc, ror #23]! @ │ │ │ │ + strb pc, [sp, -r7, lsl #24]! @ │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andls r2, r0, #0, 6 │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf0f79301 │ │ │ │ - @ instruction: 0x4604fed9 │ │ │ │ + @ instruction: 0x4604fef1 │ │ │ │ sbcle r2, r7, r0, lsl #16 │ │ │ │ ldrmi r6, [r9, #2723] @ 0xaa3 │ │ │ │ vrhadd.s8 , q15, q2 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - movwcs pc, #3285 @ 0xcd5 @ │ │ │ │ + movwcs pc, #3309 @ 0xced @ │ │ │ │ vmax.s8 d20, d14, d16 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0x61262196 │ │ │ │ @ instruction: 0xf0f76163 │ │ │ │ - strb pc, [fp, -sp, asr #23] @ │ │ │ │ + strb pc, [fp, -r5, ror #23] @ │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - ldc2 1, cr15, [r4, #800] @ 0x320 │ │ │ │ + stc2 1, cr15, [ip, #800]! @ 0x320 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ bicvs r6, r3, r5, lsl #6 │ │ │ │ movwhi lr, #35264 @ 0x89c0 │ │ │ │ @ instruction: 0xf0f73008 │ │ │ │ - bls 0x176140 │ │ │ │ + bls 0x1761a0 │ │ │ │ ldrhtcs lr, [r8], -r4 │ │ │ │ @ instruction: 0xf1c89203 │ │ │ │ - bls 0x176864 │ │ │ │ + bls 0x1768c4 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ movwvs r6, #8711 @ 0x2207 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andslt pc, ip, r0, asr #17 │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ tstvs r3, r8 │ │ │ │ - blx 0xfe9b365e │ │ │ │ + blx 0xfefb365e │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [lr, -r1, lsr #30]! │ │ │ │ @ instruction: 0x46031e72 │ │ │ │ vhadd.s8 d25, d14, d1 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ andls r2, r0, #150 @ 0x96 │ │ │ │ - mcr2 0, 4, pc, cr12, cr7, {7} @ │ │ │ │ + mcr2 0, 5, pc, cr4, cr7, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ svcge 0x0077f43f │ │ │ │ ldrmi r6, [r9, #2691] @ 0xa83 │ │ │ │ svcge 0x0073f47f │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - stc2 0, cr15, [r6], {247} @ 0xf7 │ │ │ │ + ldc2 0, cr15, [lr], {247} @ 0xf7 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ strtmi sp, [r3], -ip │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ vshl.s8 d25, d1, d14 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ andls r2, r0, #150 @ 0x96 │ │ │ │ - mrc2 0, 3, pc, cr0, cr7, {7} │ │ │ │ + mcr2 0, 4, pc, cr8, cr7, {7} @ │ │ │ │ ldmiblt r8, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8c52300 │ │ │ │ mvnvs r8, r8, lsl r0 │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - strbt pc, [fp], sp, ror #22 @ │ │ │ │ + strbt pc, [fp], r5, lsl #23 @ │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0x6123b014 │ │ │ │ - blx 0x18b36e6 │ │ │ │ + blx 0x1eb36e6 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ usat sl, #26, sp, asr #29 │ │ │ │ ldrmi r6, [r9, #2723] @ 0xaa3 │ │ │ │ vrhadd.s8 , q15, q8 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - @ instruction: 0xf1a4fc51 │ │ │ │ + @ instruction: 0xf1a4fc69 │ │ │ │ ldmib r4, {r3}^ │ │ │ │ stmib r5, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf64f2306 │ │ │ │ - vbic.i32 d22, #5 @ 0x00000005 │ │ │ │ + vmla.f d22, d0, d1[5] │ │ │ │ @ instruction: 0xf0f20123 │ │ │ │ - ldrb pc, [r1, sp, ror #16] @ │ │ │ │ + ldrb pc, [r1, r5, lsl #17] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebce544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ tstls r3, r4, lsl #12 │ │ │ │ - blx 0xffc33748 │ │ │ │ + blx 0x23374a │ │ │ │ lsllt r9, r3, #18 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ andpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf8c4430b │ │ │ │ @ instruction: 0xf8a23088 │ │ │ │ andlt r0, r4, sl, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf642bd10 │ │ │ │ - vmls.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c024f0 │ │ │ │ @ instruction: 0xf642042f │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 q9, q4, #64 │ │ │ │ blmi 0xf7850 │ │ │ │ strls r2, [r0], #-563 @ 0xfffffdcd │ │ │ │ - @ instruction: 0xf830f1d7 │ │ │ │ - eorseq r5, r4, r0, ror #18 │ │ │ │ + @ instruction: 0xf848f1d7 │ │ │ │ + mlaseq r4, r0, r9, r5 │ │ │ │ vnmls.f32 s8, s26, s22 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ blcs 0xe38d8 │ │ │ │ tstcs r2, r4, lsl #30 │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -105547,68 +105547,68 @@ │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ @ instruction: 0xf0a638ff │ │ │ │ - @ instruction: 0xf04ffb53 │ │ │ │ + @ instruction: 0xf04ffb6b │ │ │ │ andcs r3, r0, #4177920 @ 0x3fc000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vmla.i8 d24, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72096 │ │ │ │ - @ instruction: 0x4604fdd5 │ │ │ │ + strmi pc, [r4], -sp, ror #27 │ │ │ │ ands fp, r2, r0, lsr r9 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [ip, #988]! @ 0x3dc │ │ │ │ + mcr2 0, 0, pc, cr4, cr7, {7} @ │ │ │ │ cmnlt r0, r4, lsl #12 │ │ │ │ ldrtmi r6, [r0], -r2, lsr #19 │ │ │ │ stmdbvs r1!, {r0, r1, r5, r7, r9, fp, sp, lr} │ │ │ │ strmi r3, [r8, r1, lsl #4]! │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ stmdbcs r0, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a6d0ec │ │ │ │ - strtmi pc, [r0], -r5, asr #22 │ │ │ │ + @ instruction: 0x4620fb5d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmnhi r0, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x4df0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ movwcs fp, #32910 @ 0x808e │ │ │ │ @ instruction: 0xf6422101 │ │ │ │ - vmlal.s q9, d16, d0[5] │ │ │ │ + vmov.i32 d19, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d13, d31 │ │ │ │ - vmov.i32 d16, #524288 @ 0x00080000 │ │ │ │ + vmls.i d16, d0, d0[2] │ │ │ │ movwls r0, #13363 @ 0x3433 │ │ │ │ strmi r9, [r0], r1, lsl #6 │ │ │ │ vhsub.s8 d25, d11, d5 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ strls r0, [r2], #-563 @ 0xfffffdcd │ │ │ │ @ instruction: 0xf6429204 │ │ │ │ - vmov.i32 d19, #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ andls r0, r0, #-268435454 @ 0xf0000002 │ │ │ │ - sbcscs pc, r0, #69206016 @ 0x4200000 │ │ │ │ + andcc pc, r0, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x1d33dae │ │ │ │ + blx 0xfe533dae │ │ │ │ bcc 0x735e0 │ │ │ │ - blx 0xffeb3740 │ │ │ │ + blx 0x4b3742 │ │ │ │ blcc 0x735e8 │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ blge 0xb1bf0 │ │ │ │ - ldc2l 0, cr15, [sl, #-988]! @ 0xfffffc24 │ │ │ │ + ldc2 0, cr15, [r2, #988] @ 0x3dc │ │ │ │ eorsle r2, r9, r0, lsl #16 │ │ │ │ - strbcs pc, [ip, r2, asr #12]! @ │ │ │ │ + ldrcc pc, [ip, -r2, asr #12] │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ movwcs r6, #35490 @ 0x8aa2 │ │ │ │ @ instruction: 0xf01269a0 │ │ │ │ stmdbvs r6!, {r0, r8, r9, sl, fp} │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ @ instruction: 0xf0122172 │ │ │ │ @@ -105623,84 +105623,84 @@ │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ ldrtmi lr, [sl], -fp, lsl #4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andls r9, r4, r6, lsl #6 │ │ │ │ movwls r4, #9792 @ 0x2640 │ │ │ │ strls r9, [r5, #-1289] @ 0xfffffaf7 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xcb3e32 │ │ │ │ + blx 0x14b3e32 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0f7ab00 │ │ │ │ - @ instruction: 0x4604fd5f │ │ │ │ + @ instruction: 0x4604fd77 │ │ │ │ bicle r2, fp, r0, lsl #16 │ │ │ │ pop {r1, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a64df0 │ │ │ │ - svclt 0x0000bac1 │ │ │ │ + svclt 0x0000bad9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebce74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ vcgt.s8 d16, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72096 │ │ │ │ - cmpplt r0, r5, lsr #26 @ p-variant is OBSOLETE │ │ │ │ + cmpplt r0, sp, lsr sp @ p-variant is OBSOLETE │ │ │ │ andlt r6, r4, r0, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf0a6bd10 │ │ │ │ - smlalbtlt pc, r0, r3, sl @ │ │ │ │ + ldrdlt pc, [r0, #-171] @ 0xffffff55 │ │ │ │ andlt r2, r4, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andls fp, r3, r0, lsl sp │ │ │ │ - blx 0x2033834 │ │ │ │ + blx 0xfe633834 │ │ │ │ strtmi r9, [r2], -r3, lsl #22 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - stc2 0, cr15, [r2, #-988] @ 0xfffffc24 │ │ │ │ + ldc2 0, cr15, [sl, #-988] @ 0xfffffc24 │ │ │ │ cmplt r0, r4, lsl #12 │ │ │ │ - blx 0xfe233850 │ │ │ │ + blx 0xfe833850 │ │ │ │ andlt r6, r4, r0, lsr #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf0a6bd10 │ │ │ │ - @ instruction: 0xe7d9fa7b │ │ │ │ + bfi pc, r3, #21, #5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebce7d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ tstle sl, #268435464 @ 0x10000008 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ - blx 0xfe433884 │ │ │ │ + blx 0xfea33884 │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ vcgt.s8 d18, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ stmib sp, {r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf0f71300 │ │ │ │ - blx 0xfecb6968 │ │ │ │ + blx 0xfecb69c8 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf642bd00 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 q9, q4, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ blmi 0xf76e8 │ │ │ │ rsbcs pc, pc, #64, 4 │ │ │ │ - stc2 2, cr15, [r0], #56 @ 0x38 │ │ │ │ - eorseq r5, r4, r0, ror r9 │ │ │ │ + ldc2 2, cr15, [r8], #56 @ 0x38 │ │ │ │ + eorseq r5, r4, r0, lsr #19 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addmi fp, r8, #130 @ 0x82 │ │ │ │ @ instruction: 0x461ed853 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ @@ -105710,15 +105710,15 @@ │ │ │ │ bcs 0x890ac │ │ │ │ cdpcs 0, 0, cr13, cr0, cr1, {3} │ │ │ │ mrcne 0, 3, sp, cr4, cr2, {2} │ │ │ │ stmdbeq r6, {r2, r4, r9, fp, sp, lr, pc} │ │ │ │ strmi sp, [r7], -lr, asr #2 │ │ │ │ stmdaeq r0, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0a6443c │ │ │ │ - b 0x1b5f94 │ │ │ │ + b 0x1b5ff4 │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ vcgt.s8 d29, d14, d26 │ │ │ │ vqdmlsl.s , d16, d0[5] │ │ │ │ @ instruction: 0xf10a2796 │ │ │ │ strd r3, [sl], -pc @ │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ @@ -105727,78 +105727,78 @@ │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ blne 0xb6c30c │ │ │ │ tstle r5, #348127232 @ 0x14c00000 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f71900 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x776e0 @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64287f0 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 q9, q4, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ blmi 0x5f77c4 │ │ │ │ andsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 2, cr15, [r2], #-56 @ 0xffffffc8 │ │ │ │ - @ instruction: 0x21a8f642 │ │ │ │ + mcrr2 2, 0, pc, sl, cr14 @ │ │ │ │ + bicscs pc, r8, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subcc pc, ip, r2, asr #12 │ │ │ │ + rsbscc pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s8 q1, q7, │ │ │ │ - @ instruction: 0xf642fc25 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + @ instruction: 0xf642fc3d │ │ │ │ + vsra.s64 q9, q4, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmla.i d19, d0, d0[0] │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x2b77f8 │ │ │ │ rsbscs pc, sl, #64, 4 │ │ │ │ - ldc2 2, cr15, [r8], {14} │ │ │ │ - @ instruction: 0x21a8f642 │ │ │ │ + ldc2 2, cr15, [r0], #-56 @ 0xffffffc8 │ │ │ │ + bicscs pc, r8, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorcc pc, r8, r2, asr #12 │ │ │ │ + subscc pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s8 q1, q7, │ │ │ │ - svclt 0x0000fc0b │ │ │ │ - eorseq r5, r4, r8, lsl #19 │ │ │ │ + svclt 0x0000fc23 │ │ │ │ + ldrhteq r5, [r4], -r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - blx 0xff53407a │ │ │ │ + blx 0xffd3407a │ │ │ │ @ instruction: 0xf0a64606 │ │ │ │ - @ instruction: 0xf645f9c3 │ │ │ │ + @ instruction: 0xf645f9db │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf04f0396 │ │ │ │ vmla.i8 d16, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ ldmvs ip, {r1, r2, r4, r7, sp} │ │ │ │ stmdaeq r0, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00ad45b0 │ │ │ │ rsbsmi r4, r3, #37 @ 0x25 │ │ │ │ blne 0xb8781c │ │ │ │ @ instruction: 0xf106bfb6 │ │ │ │ @ instruction: 0xf10434ff │ │ │ │ stmdbne r4!, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp}^ │ │ │ │ strbmi r4, [fp], -sl, lsr #12 │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xfff33b9e │ │ │ │ + ldc2 0, cr15, [r2], {247} @ 0xf7 │ │ │ │ ldmib r0, {r6, r8, ip, sp, pc}^ │ │ │ │ bvs 0xfe2403e0 │ │ │ │ @ instruction: 0xf17342a2 │ │ │ │ @ instruction: 0xd3250300 │ │ │ │ strle r0, [sl], #-1979 @ 0xfffff845 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -105813,48 +105813,48 @@ │ │ │ │ @ instruction: 0xf0172396 │ │ │ │ @ instruction: 0xf1040f05 │ │ │ │ svclt 0x00140101 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ ldmdavs r8, {r0, r3, r6, r8, r9, fp, ip} │ │ │ │ andlt r4, r3, r8, lsr #8 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - mrclt 2, 7, APSR_nzcv, cr12, cr15, {1} │ │ │ │ + svclt 0x001cf23f │ │ │ │ ldrmi r3, [r0, #2056]! @ 0x808 │ │ │ │ and sp, ip, r3, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r7, r9, fp, sp, lr} │ │ │ │ andcc r4, r8, pc, lsl r3 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xff7b3c16 │ │ │ │ + blx 0xffdb3c16 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf642e7c8 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 q9, q4, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ blmi 0xf790c │ │ │ │ adcscs pc, r5, #64, 4 │ │ │ │ - blx 0xfe434092 │ │ │ │ - eorseq r5, r4, r0, lsr #19 │ │ │ │ + blx 0xfea34092 │ │ │ │ + ldrsbteq r5, [r4], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mcrne 6, 0, r4, cr2, cr0, {4} │ │ │ │ @ instruction: 0xf388fab8 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldmdbeq fp, {r0, r3, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf000429a │ │ │ │ strmi r8, [lr], -ip, asr #1 │ │ │ │ strmi r2, [r1], r0, lsl #10 │ │ │ │ - @ instruction: 0xf906f0a6 │ │ │ │ + @ instruction: 0xf91ef0a6 │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe333c7e │ │ │ │ + blx 0xfe933c7e │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ strbteq r6, [r1], r4, lsl #21 │ │ │ │ @ instruction: 0xf014d57c │ │ │ │ eorle r0, r1, r2, lsl #14 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d9d067 │ │ │ │ @ instruction: 0xf8d33060 │ │ │ │ @@ -105862,21 +105862,21 @@ │ │ │ │ rsble r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf7d04640 │ │ │ │ stmdacs r0, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d0d05b │ │ │ │ vshr.u8 d26, d4, #6 │ │ │ │ @ instruction: 0xf10a3a80 │ │ │ │ @ instruction: 0xf0a60a01 │ │ │ │ - @ instruction: 0x4650f8f3 │ │ │ │ + ldrbmi pc, [r0], -fp, lsl #18 @ │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x5b41f6 │ │ │ │ + blx 0xdb41f6 │ │ │ │ orrcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmvs r9, {r1, r9, sl, lr} │ │ │ │ addsmi r4, r0, #72, 4 @ 0x80000004 │ │ │ │ subsmi sp, r3, #372736 @ 0x5b000 │ │ │ │ andsmi r4, lr, r5, lsl r6 │ │ │ │ rsbsle r2, pc, r0, lsl #20 │ │ │ │ @@ -105896,32 +105896,32 @@ │ │ │ │ blx 0xfe0b62c8 │ │ │ │ ldmdble pc, {r0, r1, r5, r7, r8, sl, lr}^ @ │ │ │ │ @ instruction: 0xf04f1935 │ │ │ │ stmdals r3, {fp} │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9500 │ │ │ │ @ instruction: 0xf0f78004 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bvs 0xfe12bd00 │ │ │ │ @ instruction: 0x06d24317 │ │ │ │ stmdbls r6, {r0, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ andcs r4, r2, #70254592 @ 0x4300000 │ │ │ │ strtmi r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ streq pc, [r2, -r7, asr #32] │ │ │ │ blx 0xff635980 │ │ │ │ @ instruction: 0xf04fe7d7 │ │ │ │ @ instruction: 0xf0a60a01 │ │ │ │ - @ instruction: 0x4650f89b │ │ │ │ + @ instruction: 0x4650f8b3 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ beq 0xb3ae4 │ │ │ │ - @ instruction: 0xf88cf0a6 │ │ │ │ + @ instruction: 0xf8a4f0a6 │ │ │ │ andlt r4, r9, r0, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdmi r8, [lr], -r0 │ │ │ │ bne 0x1cc9274 │ │ │ │ @@ -105938,40 +105938,40 @@ │ │ │ │ @ instruction: 0xf007bf54 │ │ │ │ @ instruction: 0xf0470707 │ │ │ │ vabd.s8 d16, d14, d1 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x463a2396 │ │ │ │ ldmdavs r8, {r0, r3, r5, r9, sl, lr} │ │ │ │ vqshl.s64 d4, d16, d15 │ │ │ │ - strb pc, [r4, -r3, lsl #28]! @ │ │ │ │ + strb pc, [r4, -r3, lsr #28]! @ │ │ │ │ strb r9, [r7, r7, lsl #26]! │ │ │ │ beq 0xf3b54 │ │ │ │ @ instruction: 0xf642e7ef │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 q9, q4, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d19, d24, #64 │ │ │ │ blmi 0xf7ae8 │ │ │ │ sbccs pc, lr, #64, 4 │ │ │ │ - blx 0xfe8b426c │ │ │ │ - ldrhteq r5, [r4], -r0 │ │ │ │ + blx 0xfeeb426c │ │ │ │ + eorseq r5, r4, r0, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcec40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ andle r2, r3, r1, lsl #16 │ │ │ │ svclt 0x00182802 │ │ │ │ andle r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ strtmi r2, [r9], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf884f212 │ │ │ │ + @ instruction: 0xf89cf212 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ svclt 0x0000fcc3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r1, r4, r4, asr #28 │ │ │ │ @@ -105983,19 +105983,19 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x468087f0 │ │ │ │ vmin.s8 d20, d30, d2 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ @ instruction: 0xf6452696 │ │ │ │ vabdl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0xf0a60796 │ │ │ │ - strcs pc, [r0, #-2083] @ 0xfffff7dd │ │ │ │ + strcs pc, [r0, #-2107] @ 0xfffff7c5 │ │ │ │ strbmi r4, [r2], -r1, lsl #13 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1cb3eb0 │ │ │ │ + blx 0xfe2b3eb0 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmib ip, {r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ ldrmi r2, [r0, #774] @ 0x306 │ │ │ │ movweq lr, #15221 @ 0x3b75 │ │ │ │ @ instruction: 0xf8dcd33e │ │ │ │ b 0xafbbac │ │ │ │ @ instruction: 0xf0330301 │ │ │ │ @@ -106006,28 +106006,28 @@ │ │ │ │ cmnplt r8, #2768 @ p-variant is OBSOLETE @ 0xad0 │ │ │ │ bl 0xfe991df0 │ │ │ │ subsmi r0, r1, #8, 6 @ 0x20000000 │ │ │ │ eorle r4, r6, #-1342177272 @ 0xb0000008 │ │ │ │ @ instruction: 0xf1b92001 │ │ │ │ strdle r3, [r0, #255] @ 0xff │ │ │ │ @ instruction: 0xf0a59003 │ │ │ │ - stmdals r3, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib ip, {r0, r1, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ adcmi r2, r2, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ @ instruction: 0xf102d2f0 │ │ │ │ strb r0, [r8, r1, lsl #16] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf0a5d1eb │ │ │ │ - vmax.f32 d31, d30, d29 │ │ │ │ + vmax.f32 , q15, │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0x46422096 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f74500 │ │ │ │ - cmpplt r8, r1, lsr sl @ p-variant is OBSOLETE │ │ │ │ + cmpplt r8, r9, asr #20 @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ bl 0xfeab1a54 │ │ │ │ ldr r0, [r0, r2, lsl #16]! │ │ │ │ ldrb r2, [r4, r0] │ │ │ │ ldrb r4, [r5, r8, asr #12] │ │ │ │ str fp, [r5, r1, lsl #2] │ │ │ │ @@ -106036,55 +106036,55 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebced84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0a54616 │ │ │ │ - vmax.f32 d31, d30, d1 │ │ │ │ + vrecps.f32 d31, d30, d9 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r5, r9, fp, ip} │ │ │ │ ldmdale r5!, {r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0x46112210 │ │ │ │ @ instruction: 0xff62f7ff │ │ │ │ ldm r4, {r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf0a5000f │ │ │ │ - qsub16mi pc, r8, pc @ │ │ │ │ + qadd8mi pc, r8, r7 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - @ instruction: 0xff74f0a5 │ │ │ │ + @ instruction: 0xff8cf0a5 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stc2 7, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ mvncs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x99c68 │ │ │ │ @ instruction: 0xf64fd0f4 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [sp, #1051]! @ 0x41b │ │ │ │ @ instruction: 0xf6424631 │ │ │ │ - vshr.s64 d19, d20, #64 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf0f2002f │ │ │ │ - @ instruction: 0xe7e5fa15 │ │ │ │ - mvnne pc, r2, asr #12 │ │ │ │ + strb pc, [r5, sp, lsr #20]! @ │ │ │ │ + tstpcs r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adccc pc, r4, r2, asr #12 │ │ │ │ + sbcscc pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbccs r4, lr, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf9a0f20e │ │ │ │ - eorseq r5, r4, r0, asr #19 │ │ │ │ + @ instruction: 0xf9b8f20e │ │ │ │ + ldrshteq r5, [r4], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmdbmi r5, {r3, r7, r9, sl, lr}^ │ │ │ │ ldmdbeq sp, {r1, r2, r3, r7, ip, sp, pc} │ │ │ │ tstls sp, r9, lsl #16 │ │ │ │ @@ -106161,23 +106161,23 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmiavs r4!, {r1, r2, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46214630 │ │ │ │ ldm r4, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strcc r2, [r8], #-895 @ 0xfffffc81 │ │ │ │ ldrsbeq lr, [pc, #-132] @ 0x77d00 │ │ │ │ andcs lr, r0, r9, asr #15 │ │ │ │ - mvnne pc, r2, asr #12 │ │ │ │ + tstpcs r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ subcs pc, sl, #64, 4 │ │ │ │ - blx 0xcb44f6 │ │ │ │ - @ instruction: 0xf8b8f243 │ │ │ │ + blx 0x12b44f6 │ │ │ │ + @ instruction: 0xf8d8f243 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - ldrsbteq r5, [r4], -r8 │ │ │ │ + eorseq r5, r4, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcefb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ streq pc, [r7], #-2 │ │ │ │ movweq pc, #28706 @ 0x7022 @ │ │ │ │ strmi r4, [r1], -sl, lsl #12 │ │ │ │ @@ -106208,15 +106208,15 @@ │ │ │ │ blmi 0x248a6c │ │ │ │ blls 0x1d1e98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf864f243 │ │ │ │ + @ instruction: 0xf884f243 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r5, r4, lsl r9 │ │ │ │ stmdals r8, {r1, r3, r5, r9, sl, fp, sp, lr} │ │ │ │ @@ -106259,25 +106259,25 @@ │ │ │ │ b 0x1088728 │ │ │ │ strb r4, [r5, r1, lsl #6] │ │ │ │ stmdavs fp, {r1, r3, fp, sp, lr}^ │ │ │ │ strmi lr, [r8], -r2, asr #15 │ │ │ │ blx 0x1835f02 │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ @ instruction: 0x2000e7bc │ │ │ │ - mvnne pc, r2, asr #12 │ │ │ │ + tstpcs r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ andcs pc, pc, #64, 4 │ │ │ │ - blx 0x1bb467c │ │ │ │ + blx 0xfe1b467c │ │ │ │ strtmi r4, [r8], -sl, lsl #12 │ │ │ │ @ instruction: 0xf7ff9903 │ │ │ │ @ instruction: 0x4602ff3f │ │ │ │ str r4, [r9, fp, lsl #12]! │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r8, ror #19 │ │ │ │ + eorseq r5, r4, r8, lsl sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r4, r4, lsl r9 │ │ │ │ mcrvs 6, 1, r4, cr10, cr14, {0} │ │ │ │ @ instruction: 0xf8d29808 │ │ │ │ @@ -106323,21 +106323,21 @@ │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ blx 0x9b8c7c │ │ │ │ blx 0x234000 │ │ │ │ blx 0xa3480c │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xe7b44318 │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ blmi 0x1784d4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d612db │ │ │ │ - svclt 0x0000f9ed │ │ │ │ + svclt 0x0000fa05 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + eorseq r5, r4, r4, lsr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r4, r4, lsl r9 │ │ │ │ stmdals r8, {r1, r3, r5, r9, sl, fp, sp, lr} │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -106377,28 +106377,28 @@ │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ blx 0x9b8d54 │ │ │ │ blx 0x2340d8 │ │ │ │ blx 0xa348e4 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ addlt r4, r0, #24, 6 @ 0x60000000 │ │ │ │ @ instruction: 0xf642e7c2 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ blmi 0x3385ac │ │ │ │ sbcsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ - @ instruction: 0xf980f1d6 │ │ │ │ + @ instruction: 0xf998f1d6 │ │ │ │ ldr r8, [r5, r8, lsl #16]! │ │ │ │ strtmi r4, [r8], -sl, lsl #12 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ addlt pc, r0, #1296 @ 0x510 │ │ │ │ @ instruction: 0xf851e7ae │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ str r2, [r9, pc]! │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r0, lsl #20 │ │ │ │ + eorseq r5, r4, r0, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd8 │ │ │ │ @ instruction: 0xf645461a │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ umulllt r0, r7, r6, r3 │ │ │ │ @@ -106414,15 +106414,15 @@ │ │ │ │ @ instruction: 0x2c00d90c │ │ │ │ blls 0x3ac270 │ │ │ │ tstcs r0, r1 │ │ │ │ andlt r6, r7, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - movwne pc, #50757 @ 0xc645 @ │ │ │ │ + teqpne ip, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ tstls r3, r8, lsl #12 │ │ │ │ @ instruction: 0xf8d39205 │ │ │ │ movwls r3, #16684 @ 0x412c │ │ │ │ @ instruction: 0xf9d6f7ff │ │ │ │ stmdbls r3, {r2, r8, r9, fp, ip, pc} │ │ │ │ @@ -106445,30 +106445,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf5a59c0d │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ @ instruction: 0xf0a89400 │ │ │ │ - andcs pc, r0, r9, lsl #23 │ │ │ │ - @ instruction: 0x21a8f642 │ │ │ │ + andcs pc, r0, r1, lsr #23 │ │ │ │ + bicscs pc, r8, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ eorcc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf8f6f1d6 │ │ │ │ - ldclcc 6, cr15, [ip], {66} @ 0x42 │ │ │ │ + @ instruction: 0xf90ef1d6 │ │ │ │ + stcmi 6, cr15, [ip], {66} @ 0x42 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x77f18 │ │ │ │ - @ instruction: 0x21a8f642 │ │ │ │ + bicscs pc, r8, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ andcs r7, r0, r3, asr r2 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8e6f1d6 │ │ │ │ - eorseq r5, r4, r0, lsr #20 │ │ │ │ - eorseq r5, r4, ip, lsl #20 │ │ │ │ + @ instruction: 0xf8fef1d6 │ │ │ │ + eorseq r5, r4, r0, asr sl │ │ │ │ + eorseq r5, r4, ip, lsr sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vmull.s8 q9, d16, d0 │ │ │ │ @ instruction: 0x46150c96 │ │ │ │ addlt r4, r6, sl, lsl r6 │ │ │ │ @@ -106480,16 +106480,16 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ svclt 0x00884299 │ │ │ │ stmdble r6, {r0, r8, r9, sp} │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ ldmdacc r0, {r0, r1, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf0a89400 │ │ │ │ - @ instruction: 0xf645fb43 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + @ instruction: 0xf645fb5b │ │ │ │ + vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ bl 0x138f60 │ │ │ │ strmi r0, [r8], -r2, lsl #7 │ │ │ │ andls r9, r5, #-1073741824 @ 0xc0000000 │ │ │ │ ldrdcc pc, [ip, -r3]! │ │ │ │ @ instruction: 0xf7ff9304 │ │ │ │ blls 0x1b67e8 │ │ │ │ andmi r9, r3, #49152 @ 0xc000 │ │ │ │ @@ -106509,28 +106509,28 @@ │ │ │ │ ldmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andlt r4, r6, r8, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 q9, q4, #64 │ │ │ │ blmi 0x2f87bc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d6322e │ │ │ │ - @ instruction: 0xf642f879 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + @ instruction: 0xf642f891 │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 q9, q4, #64 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ blmi 0x140320 │ │ │ │ subscc pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf86af1d6 │ │ │ │ - eorseq r5, r4, r0, lsr #20 │ │ │ │ - eorseq r5, r4, r4, asr #20 │ │ │ │ + @ instruction: 0xf882f1d6 │ │ │ │ + eorseq r5, r4, r0, asr sl │ │ │ │ + eorseq r5, r4, r4, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebcf538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ strmi r5, [fp], -r8, lsl #4 │ │ │ │ vmovvs r3, s4 │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -106552,15 +106552,15 @@ │ │ │ │ umulllt r2, r4, r6, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ svclt 0x00884299 │ │ │ │ stmdble r7, {r0, r8, r9, sp} │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0xfed34648 │ │ │ │ + blx 0xff334648 │ │ │ │ andls r4, r3, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7ff9102 │ │ │ │ ldmib sp, {r0, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0101202 │ │ │ │ tstle r5, r4, lsl #30 │ │ │ │ biceq pc, r0, #192, 6 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @@ -106587,30 +106587,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf6458ff0 │ │ │ │ vmlsl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0x460e0a96 │ │ │ │ @ instruction: 0xf0a54605 │ │ │ │ - @ instruction: 0xf04ffb6b │ │ │ │ + @ instruction: 0xf04ffb83 │ │ │ │ @ instruction: 0xf8da0900 │ │ │ │ strbmi r2, [fp], -r8 │ │ │ │ andeq pc, ip, fp, lsl #2 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ b 0x1a0849c │ │ │ │ strtmi r0, [sl], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0f69600 │ │ │ │ - @ instruction: 0x4604fdb1 │ │ │ │ + strmi pc, [r4], -r9, asr #27 │ │ │ │ sbcsle r2, fp, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -fp, asr #12 │ │ │ │ stmdbvs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r6, #984] @ 0x3d8 │ │ │ │ + ldc2l 0, cr15, [lr, #984] @ 0x3d8 │ │ │ │ @ instruction: 0xf10b4607 │ │ │ │ movwls r0, #8972 @ 0x230c │ │ │ │ - teqpvs r5, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + msrvs SPSR_sc, #82837504 @ 0x4f00000 │ │ │ │ msreq CPSR_xc, #192, 4 │ │ │ │ ldmib r4, {r0, r1, r8, r9, ip, pc}^ │ │ │ │ andcs r3, r0, r4, lsl #4 │ │ │ │ ldrdgt lr, [r6, -r4] │ │ │ │ ldrmi r4, [lr], fp, lsr #5 │ │ │ │ bleq 0xb4a50 │ │ │ │ strbmi sp, [r6, #-804]! @ 0xfffffcdc │ │ │ │ @@ -106621,52 +106621,52 @@ │ │ │ │ tstpeq r0, r1, ror r1 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ uqasxmi fp, r2, r8 │ │ │ │ andcc r4, r1, #32, 8 @ 0x20000000 │ │ │ │ bl 0xfe9008b0 │ │ │ │ sbcsmi r0, sl, lr, lsl #4 │ │ │ │ vqdmulh.s d15, d2, d8 │ │ │ │ - b 0xff9b4d80 │ │ │ │ + b 0xfffb4d80 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ adcle r2, r5, r0, lsl #30 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r6, [ip], -r0, lsl #18 │ │ │ │ - ldc2 0, cr15, [r0, #984] @ 0x3d8 │ │ │ │ + stc2 0, cr15, [r8, #984]! @ 0x3d8 │ │ │ │ ldrb r4, [r0, r7, lsl #12] │ │ │ │ @ instruction: 0xf8da1ae8 │ │ │ │ bl 0x19044ec │ │ │ │ @ instruction: 0xf1c30242 │ │ │ │ sbcsmi r0, r8, r0, lsr #28 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {5} │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ blx 0x89fb6 │ │ │ │ strb pc, [fp, r8] @ │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ - blx 0x18348e2 │ │ │ │ + blx 0x1e348e2 │ │ │ │ @ instruction: 0xf1a49903 │ │ │ │ @ instruction: 0xf0f00008 │ │ │ │ - ldrb pc, [r3, r1, lsl #31] @ │ │ │ │ + bfi pc, r9, (invalid: 31:19) @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addmi fp, r8, #135 @ 0x87 │ │ │ │ adcshi pc, sp, r0, lsl #4 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0c0428b │ │ │ │ @ instruction: 0xf00280ce │ │ │ │ ldrmi r0, [r7], -r0, asr #7 │ │ │ │ @ instruction: 0xf0002b80 │ │ │ │ @ instruction: 0x460480bb │ │ │ │ - blx 0xff7b47e4 │ │ │ │ + blx 0xffdb47e4 │ │ │ │ orrcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ bleq 0x2b45b8 │ │ │ │ b 0x1927cc │ │ │ │ b 0x19b9570 │ │ │ │ andsle r0, pc, r3, lsl #10 │ │ │ │ bleq 0x10b4608 │ │ │ │ @@ -106688,51 +106688,51 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strbne pc, [r4, lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ @ instruction: 0xf7ff464e │ │ │ │ @ instruction: 0xf64fff15 │ │ │ │ - vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vqdmlal.s q11, d0, d1[5] │ │ │ │ movwls r0, #13091 @ 0x3323 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f65900 │ │ │ │ - strmi pc, [r2], sp, ror #25 │ │ │ │ + strmi pc, [r2], r5, lsl #26 │ │ │ │ eorsle r2, sl, r0, lsl #16 │ │ │ │ mlacs r8, r0, r8, pc @ │ │ │ │ vmvn.i32 d20, #-1459617792 @ 0xa9000000 │ │ │ │ tstmi r6, #128, 4 │ │ │ │ - blx 0xffb349c8 │ │ │ │ + blx 0x1349ca │ │ │ │ ldrdeq lr, [r4, -sl] │ │ │ │ @ instruction: 0x2018f8da │ │ │ │ @ instruction: 0xf17142a0 │ │ │ │ movwle r0, #28928 @ 0x7100 │ │ │ │ teqle lr, #1342177289 @ 0x50000009 │ │ │ │ @ instruction: 0xf1aa9903 │ │ │ │ @ instruction: 0xf0f00008 │ │ │ │ - ldrb pc, [sp, r3, lsl #30] @ │ │ │ │ + bfi pc, fp, (invalid: 30:29) @ │ │ │ │ ldrbmi r1, [r0], -r1, ror #28 │ │ │ │ andsne pc, r8, sl, asr #17 │ │ │ │ @ instruction: 0xf8ca4639 │ │ │ │ andls r9, r4, #28 │ │ │ │ - @ instruction: 0xf9d2f0f6 │ │ │ │ + @ instruction: 0xf9eaf0f6 │ │ │ │ addsmi r9, r5, #4, 20 @ 0x4000 │ │ │ │ ldrsbtcs sp, [r8], -r0 │ │ │ │ ldrdvc pc, [r8], -sl @ │ │ │ │ @ instruction: 0xf1c79203 │ │ │ │ - bls 0x17748c │ │ │ │ + bls 0x1774ec │ │ │ │ andvs r1, r2, #27392 @ 0x6b00 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8c06307 │ │ │ │ andcc r9, r8, ip, lsl r0 │ │ │ │ andsls pc, ip, r0, asr #17 │ │ │ │ @ instruction: 0xf0f66103 │ │ │ │ - @ instruction: 0xf1bbf9b9 │ │ │ │ + @ instruction: 0xf1bbf9d1 │ │ │ │ addsle r0, r8, r0, lsl #30 │ │ │ │ blcs 0x9f274 │ │ │ │ @ instruction: 0xf46fbf0c │ │ │ │ @ instruction: 0xf04f6308 │ │ │ │ @ instruction: 0xe78933ff │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r2, r7, r0 │ │ │ │ @@ -106741,38 +106741,38 @@ │ │ │ │ movwls r2, #21249 @ 0x5301 │ │ │ │ stclne 7, cr14, [sl], #-592 @ 0xfffffdb0 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andscs pc, r0, sl, asr #17 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ andscs pc, r4, sl, asr #17 │ │ │ │ - @ instruction: 0xf996f0f6 │ │ │ │ + @ instruction: 0xf9aef0f6 │ │ │ │ svceq 0x0000f1bb │ │ │ │ svcge 0x0075f43f │ │ │ │ @ instruction: 0xf642e7da │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 q9, q4, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 q10, d0, d0 │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ blmi 0x438774 │ │ │ │ rscsne pc, pc, #64, 4 │ │ │ │ - mrrc2 2, 0, pc, sl, cr13 @ │ │ │ │ - @ instruction: 0x21a8f642 │ │ │ │ + ldc2l 2, cr15, [r2], #-52 @ 0xffffffcc │ │ │ │ + bicscs pc, r8, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eormi pc, r8, r2, asr #12 │ │ │ │ + subsmi pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vhsub.s8 d2, d13, d2 │ │ │ │ - @ instruction: 0xf642fc4d │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + @ instruction: 0xf642fc65 │ │ │ │ + vsra.s64 q9, q4, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0xf87a8 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - mcrr2 2, 0, pc, r0, cr13 @ │ │ │ │ - eorseq r5, r4, r4, asr sl │ │ │ │ + mrrc2 2, 0, pc, r8, cr13 @ │ │ │ │ + eorseq r5, r4, r4, lsl #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ mvnne pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi fp, [lr], -r4, lsl #1 │ │ │ │ @@ -106783,69 +106783,69 @@ │ │ │ │ beq 0xb4864 │ │ │ │ ldrbmi r4, [r3], -r9, lsr #16 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ b 0x292a28 │ │ │ │ strls r0, [r0], #-1029 @ 0xfffffbfb │ │ │ │ strtmi r0, [r2], -sp, lsr #3 │ │ │ │ stmdbeq r8, {r0, r2, r9, fp, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ + mrrc2 0, 15, pc, r0, cr6 @ │ │ │ │ ldmdavs fp!, {r7, r8, ip, sp, pc}^ │ │ │ │ streq lr, [r9], #-2980 @ 0xfffff45c │ │ │ │ sbcsmi r3, ip, r8, lsr #32 │ │ │ │ andeq pc, r4, r6, lsl #22 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf0a59003 │ │ │ │ - stmdals r3, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r1, r2, lsr #12 │ │ │ │ strls r4, [r0], #-1539 @ 0xfffff9fd │ │ │ │ @ instruction: 0xf0f64815 │ │ │ │ - teqplt r8, fp, lsl ip @ p-variant is OBSOLETE │ │ │ │ + teqplt r8, r3, lsr ip @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0a59003 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmiblt sl, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bfi r6, r9, #1, #5 │ │ │ │ b 0x1a78e54 │ │ │ │ eorscc r0, r0, r5, lsl #10 │ │ │ │ - blx 0x1b4eba │ │ │ │ + blx 0x7b4eba │ │ │ │ andvs r4, r5, #12, 18 @ 0x30000 │ │ │ │ eorge pc, r4, r0, asr #17 │ │ │ │ bls 0x232ea8 │ │ │ │ andls r3, r3, r8 │ │ │ │ - @ instruction: 0xf90cf0f6 │ │ │ │ + @ instruction: 0xf924f0f6 │ │ │ │ strb r9, [r5, r3, lsl #16]! │ │ │ │ - @ instruction: 0x21a8f642 │ │ │ │ + bicscs pc, r8, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, r2, asr #12 │ │ │ │ + addmi pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vqsub.s8 d3, d29, d21 │ │ │ │ - svclt 0x0000fbd3 │ │ │ │ + svclt 0x0000fbeb │ │ │ │ addseq lr, r6, #240, 2 @ 0x3c │ │ │ │ - eorseq r5, r4, r4, ror #20 │ │ │ │ + mlaseq r4, r4, sl, r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ umaalmi pc, r0, sp, r8 @ │ │ │ │ @ instruction: 0xf0a59003 │ │ │ │ - @ instruction: 0x2e00f94f │ │ │ │ + @ instruction: 0x2e00f967 │ │ │ │ @ instruction: 0xf645d063 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vcge.s8 d16, d30, d6 │ │ │ │ vmull.s , d16, d0[5] │ │ │ │ vpmin.s8 d18, d30, d6 │ │ │ │ vbic.i16 d19, #3072 @ 0x0c00 │ │ │ │ @ instruction: 0xf6422b96 │ │ │ │ - vmvn.i32 q10, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q10, d16, d20 │ │ │ │ @ instruction: 0xf8d3022f │ │ │ │ @ instruction: 0xf04f9008 │ │ │ │ @ instruction: 0xf8cd38ff │ │ │ │ andls sl, r5, #8 │ │ │ │ usada8eq sl, sp, r0, lr │ │ │ │ @ instruction: 0xf1b8d47f │ │ │ │ @ instruction: 0xf0003fff │ │ │ │ @@ -106853,63 +106853,63 @@ │ │ │ │ ldrbmi r4, [r2], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf7fb2000 │ │ │ │ @ instruction: 0xf8dbfda7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ strtmi r4, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ andls r9, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x46524639 │ │ │ │ - blx 0xff7b5142 │ │ │ │ + blx 0xfffb5142 │ │ │ │ @ instruction: 0xd12d4550 │ │ │ │ ldrbmi r4, [r5], #-1111 @ 0xfffffba9 │ │ │ │ @ instruction: 0x060aebb6 │ │ │ │ b 0x2ec9b8 │ │ │ │ movwcs r0, #2565 @ 0xa05 │ │ │ │ ldrbmi r9, [r2], -r2, lsl #16 │ │ │ │ movwge lr, #2509 @ 0x9cd │ │ │ │ - blx 0xfe7b4c56 │ │ │ │ + blx 0xfedb4c56 │ │ │ │ bvs 0xfe0e5680 │ │ │ │ strble r0, [r4, #-1800] @ 0xfffff8f8 │ │ │ │ movweq lr, #23466 @ 0x5baa │ │ │ │ movweq lr, #39843 @ 0x9ba3 │ │ │ │ svclt 0x002842b3 │ │ │ │ @ instruction: 0x469a4633 │ │ │ │ bicle r2, sl, r0, lsl #24 │ │ │ │ ldrble r0, [sl], #-1995 @ 0xfffff835 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ @ instruction: 0xf8dbd077 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ tstls r1, r0, asr #12 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #8 │ │ │ │ ldrbmi r9, [r2], -r0, lsl #4 │ │ │ │ - blx 0xfe8b519e │ │ │ │ + blx 0xff0b519e │ │ │ │ sbcsle r4, r1, r0, asr r5 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ vmax.s q2, , q0 │ │ │ │ - @ instruction: 0xf0a5f8f3 │ │ │ │ - @ instruction: 0x4630f8fd │ │ │ │ + @ instruction: 0xf0a5f913 │ │ │ │ + @ instruction: 0x4630f915 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf912f0a5 │ │ │ │ + @ instruction: 0xf92af0a5 │ │ │ │ mulls r4, r8, r9 │ │ │ │ - @ instruction: 0xf8d6f0a5 │ │ │ │ + @ instruction: 0xf8eef0a5 │ │ │ │ ldrbmi r9, [r2], -r4, lsl #16 │ │ │ │ strmi r9, [r3], -r1 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf0f69802 │ │ │ │ - msrlt LR_irq, fp │ │ │ │ + msrlt LR_irq, r3 │ │ │ │ @ instruction: 0xf0a59004 │ │ │ │ - stmdals r4, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r4, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0a5e7b9 │ │ │ │ - @ instruction: 0xf04ff8db │ │ │ │ + @ instruction: 0xf04ff8f3 │ │ │ │ @ instruction: 0xf1b836ff │ │ │ │ ldrshle r3, [r3, #255] @ 0xff │ │ │ │ - @ instruction: 0xf8d4f0a5 │ │ │ │ + @ instruction: 0xf8ecf0a5 │ │ │ │ andlt r4, r7, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdals r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf8d26e02 │ │ │ │ @@ -106925,23 +106925,23 @@ │ │ │ │ @ instruction: 0x4629b1ba │ │ │ │ @ instruction: 0xf8db4790 │ │ │ │ ldrbmi r1, [r2], -r0 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #8 │ │ │ │ stc 7, cr15, [r6], {151} @ 0x97 │ │ │ │ stmdals r5, {r1, r2, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ vrhadd.s d2, d12, d1 │ │ │ │ - strmi pc, [r0], r7, asr #30 │ │ │ │ + strmi pc, [r0], r7, ror #30 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ svcge 0x005bf47f │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x4628e79d │ │ │ │ @ instruction: 0x4628e7d9 │ │ │ │ stmdals r5, {r0, r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vmax.s d4, d12, d17 │ │ │ │ - @ instruction: 0x4680ff37 │ │ │ │ + pkhtbmi pc, r0, r7, asr #30 @ │ │ │ │ svccc 0x00fff1b0 │ │ │ │ svcge 0x007ff47f │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcfbb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff0 │ │ │ │ @@ -107122,15 +107122,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf940f242 │ │ │ │ + @ instruction: 0xf960f242 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcfe9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ @@ -107145,15 +107145,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf912f242 │ │ │ │ + @ instruction: 0xf932f242 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ ldrmi r9, [r1], -r2, lsl #22 │ │ │ │ @ instruction: 0xf89d3810 │ │ │ │ strls r2, [r1], #-4 │ │ │ │ @ instruction: 0xf7fdbc10 │ │ │ │ @@ -107287,16 +107287,16 @@ │ │ │ │ blls 0x1d2f70 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmla.f32 d27, d1, d0 │ │ │ │ - svclt 0x0000fff5 │ │ │ │ + vmla.f32 d27, d2, d0 │ │ │ │ + svclt 0x0000f815 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bbb5 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bbdd │ │ │ │ @@ -107563,15 +107563,15 @@ │ │ │ │ ldmib sp, {r0, r1, r2, r3}^ │ │ │ │ stm sp, {r3, r8} │ │ │ │ @ instruction: 0xf5ab0003 │ │ │ │ stmdbls r5, {r3, ip, lr} │ │ │ │ movwcs lr, #2526 @ 0x9de │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ @ instruction: 0xe7d4fa75 │ │ │ │ - stc2l 2, cr15, [lr, #260] @ 0x104 │ │ │ │ + stc2l 2, cr15, [lr, #260]! @ 0x104 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd0580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ @@ -113592,20 +113592,20 @@ │ │ │ │ svc 0x00000000 │ │ │ │ cmn r0, #4096 @ 0x1000 │ │ │ │ rsbhi r0, r0, #0 │ │ │ │ bhi 0x7f19c │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #512 @ 0x200 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ - b 0x2ee818 │ │ │ │ + b 0x2ee858 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd63b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xffcbb9b4 │ │ │ │ + blx 0x2bb9b6 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrshvs r3, [ip], -pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @@ -113673,68 +113673,68 @@ │ │ │ │ ldrtcc pc, [r8], #-2240 @ 0xfffff740 @ │ │ │ │ cmpeq fp, #311296 @ 0x4c000 │ │ │ │ cdpcc 8, 12, cr15, cr0, cr0, {6} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - addcs pc, r0, r5, asr #12 │ │ │ │ + adcscs pc, r0, r5, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - cdplt 0, 0, cr15, cr2, cr4, {6} │ │ │ │ + cdplt 0, 1, cr15, cr10, cr4, {6} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf645b082 │ │ │ │ - vabal.s8 q9, d16, d0 │ │ │ │ + vshl.s64 d18, d16, #0 │ │ │ │ tstcs fp, #52, 10 @ 0xd000000 │ │ │ │ eorseq pc, r4, #1073741825 @ 0x40000001 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ strmi r0, [r0], pc, lsr #4 │ │ │ │ - @ instruction: 0xf86af0c5 │ │ │ │ + @ instruction: 0xf882f0c5 │ │ │ │ movteq pc, #16645 @ 0x4105 @ │ │ │ │ - rsbne pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + addsne pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf6429300 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vsra.s64 q10, q0, #64 │ │ │ │ movtcs r0, #8495 @ 0x212f │ │ │ │ @ instruction: 0xf0c54606 │ │ │ │ - @ instruction: 0xf105f85b │ │ │ │ + @ instruction: 0xf105f873 │ │ │ │ @ instruction: 0x46040350 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64e234d │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ vhsub.s8 d16, d13, d30 │ │ │ │ - vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ @ instruction: 0xf0c50133 │ │ │ │ - @ instruction: 0xf105f84b │ │ │ │ + @ instruction: 0xf105f863 │ │ │ │ strmi r0, [r7], -r0, ror #6 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64e2315 │ │ │ │ - vrshr.s64 d17, d4, #64 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ @ instruction: 0xf64e022e │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + vmla.f d17, d16, d0[4] │ │ │ │ @ instruction: 0xf0c5012e │ │ │ │ - @ instruction: 0xf106f83b │ │ │ │ + @ instruction: 0xf106f853 │ │ │ │ strmi r0, [r0], r0, asr #5 │ │ │ │ msrpl (UNDEF: 101), r1 │ │ │ │ smlabteq r8, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0c14638 │ │ │ │ - ldrtmi pc, [r8], -r1, asr #25 @ │ │ │ │ + @ instruction: 0x4638fcd9 │ │ │ │ cmnpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c02206 │ │ │ │ - movwcs pc, #2951 @ 0xb87 @ │ │ │ │ + movwcs pc, #2975 @ 0xb9f @ │ │ │ │ @ instruction: 0x36c44619 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ adcvc pc, r1, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - ldc2 0, cr15, [r4, #-776] @ 0xfffffcf8 │ │ │ │ + stc2 0, cr15, [ip, #-776]! @ 0xfffffcf8 │ │ │ │ strbvc pc, [ip, #1285] @ 0x505 @ │ │ │ │ vrhadd.s8 d18, d15, d1 │ │ │ │ vmvn.i32 d20, #3328 @ 0x00000d00 │ │ │ │ vhsub.s8 d16, d0, d7 │ │ │ │ vrsra.s64 d20, d1, #64 │ │ │ │ strbvs r0, [r2, #776]! @ 0x308 │ │ │ │ vmax.s8 q11, , │ │ │ │ @@ -113763,33 +113763,33 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2 1, cr15, [sl], #800 @ 0x320 │ │ │ │ + ldc2l 1, cr15, [r2], {200} @ 0xc8 │ │ │ │ strmi r6, [r4], -r5, lsl #16 │ │ │ │ - @ instruction: 0x41a4f642 │ │ │ │ + bicsmi pc, r4, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vmax.s32 d4, d10, d24 │ │ │ │ - @ instruction: 0xf64dfc13 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + @ instruction: 0xf64dfc33 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ stmdacs r0, {r4, r5, r8} │ │ │ │ qadd16mi fp, r9, r8 │ │ │ │ - adcmi pc, r8, r2, asr #12 │ │ │ │ + sbcsmi pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldc2l 1, cr15, [lr, #-796] @ 0xfffffce4 │ │ │ │ + ldc2l 1, cr15, [r6, #-796]! @ 0xfffffce4 │ │ │ │ @ instruction: 0xf0c54606 │ │ │ │ - strmi pc, [r5], -r5, ror #16 │ │ │ │ + @ instruction: 0x4605f87d │ │ │ │ @ instruction: 0xf1c84620 │ │ │ │ - ldrtmi pc, [r0], -r3, ror #27 @ │ │ │ │ - stc2l 1, cr15, [lr], {192} @ 0xc0 │ │ │ │ + @ instruction: 0x4630fdfb │ │ │ │ + stc2l 1, cr15, [r6], #768 @ 0x300 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd66b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -113810,21 +113810,21 @@ │ │ │ │ ldrtmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ stmdals r0, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0084621 │ │ │ │ addmi pc, sp, #268 @ 0x10c │ │ │ │ addmi fp, r6, #8, 30 │ │ │ │ @ instruction: 0xf642d0de │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ blmi 0xff5d8 │ │ │ │ vhsub.s8 q1, q11, q8 │ │ │ │ - svclt 0x0000fd29 │ │ │ │ - eorseq r5, r4, r4, asr ip │ │ │ │ + svclt 0x0000fd41 │ │ │ │ + eorseq r5, r4, r4, lsl #25 │ │ │ │ @ instruction: 0xf413694b │ │ │ │ mrsle r3, ELR_hyp │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf890680a │ │ │ │ teqlt r1, ip, asr r3 │ │ │ │ bicscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -113835,173 +113835,173 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460d4c15 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ strls r0, [r0], #-559 @ 0xfffffdd1 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0c43410 │ │ │ │ - @ instruction: 0x4606ff3d │ │ │ │ + @ instruction: 0x4606ff55 │ │ │ │ strls r2, [r0], #-834 @ 0xfffffcbe │ │ │ │ - rsbne pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + addsne pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - asrmi pc, r2, #12 @ │ │ │ │ + bicsmi pc, r0, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff30f0c4 │ │ │ │ + @ instruction: 0xff48f0c4 │ │ │ │ adcspl pc, ip, r6, asr #17 │ │ │ │ tstlt fp, fp, ror #16 │ │ │ │ addscc pc, ip, r0, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrhteq r5, [r4], -r4 │ │ │ │ + eorseq r5, r4, r4, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd67cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #12, 20 @ 0xc000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fe79 │ │ │ │ + @ instruction: 0xf500fe91 │ │ │ │ @ instruction: 0xf89030a8 │ │ │ │ andlt r0, r3, r2, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r8, ror #24 │ │ │ │ + mlaseq r4, r8, ip, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd6814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #57344 @ 0xe000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fe55 │ │ │ │ + @ instruction: 0xf500fe6d │ │ │ │ sbccc r3, r0, sl, lsr #1 │ │ │ │ stceq 8, cr15, [r8], {80} @ 0x50 │ │ │ │ sbcvs pc, r0, r0, asr #7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r5, r4, r8, ror #24 │ │ │ │ + mlaseq r4, r8, ip, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd6864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fe2d │ │ │ │ + @ instruction: 0xf500fe45 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmplt r3, ip, asr r3 │ │ │ │ cmppeq r0, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd00 │ │ │ │ andlt r0, r3, ip, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r8, ror #24 │ │ │ │ + mlaseq r4, r8, ip, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd68c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fdfb │ │ │ │ + @ instruction: 0xf500fe13 │ │ │ │ @ instruction: 0xf8d030aa │ │ │ │ ldrheq r3, [sl, -r8] │ │ │ │ @ instruction: 0xf413d414 │ │ │ │ @ instruction: 0xf6427f00 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ + vbic.i32 d21, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf642032f │ │ │ │ - vshr.s64 q10, q10, #64 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ svclt 0x0008002f │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - rscmi pc, r0, r2, asr #12 │ │ │ │ + andspl pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r5, r4, r8, ror #24 │ │ │ │ + mlaseq r4, r8, ip, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd6948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fdbb │ │ │ │ + @ instruction: 0xf500fdd3 │ │ │ │ @ instruction: 0xf8d030aa │ │ │ │ ldrheq r3, [sl, -r8] │ │ │ │ @ instruction: 0xf013d414 │ │ │ │ @ instruction: 0xf6420f04 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf642032f │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ svclt 0x0008002f │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - andspl pc, r8, r2, asr #12 │ │ │ │ + subpl pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r5, r4, r8, ror #24 │ │ │ │ + mlaseq r4, r8, ip, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd69c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #110592 @ 0x1b000 │ │ │ │ @ instruction: 0xf642460c │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - ldc2l 0, cr15, [sl, #-784]! @ 0xfffffcf0 │ │ │ │ + ldc2 0, cr15, [r2, #784] @ 0x310 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ andcs fp, r0, #-1073741790 @ 0xc0000022 │ │ │ │ cmppmi r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ @ instruction: 0xf8c04613 │ │ │ │ @ instruction: 0xf8802354 │ │ │ │ andlt r3, r2, sp, asr r3 │ │ │ │ @@ -114015,97 +114015,97 @@ │ │ │ │ @ instruction: 0xf8c0335d │ │ │ │ andlt r4, r2, ip, asr #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, r8, ror #24 │ │ │ │ + mlaseq r4, r8, ip, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ @ instruction: 0xf642460c │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - ldc2 0, cr15, [r8, #-784]! @ 0xfffffcf0 │ │ │ │ + ldc2l 0, cr15, [r0, #-784] @ 0xfffffcf0 │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ eorne lr, lr, #3457024 @ 0x34c000 │ │ │ │ @ instruction: 0xf042b18c │ │ │ │ @ instruction: 0xf5000202 │ │ │ │ stmib r3, {r3, r5, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf880122e │ │ │ │ andlt r4, r2, r2, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf022bd10 │ │ │ │ strb r0, [ip, r2, lsl #4]! │ │ │ │ - eorseq r5, r4, r8, ror #24 │ │ │ │ + mlaseq r4, r8, ip, r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460d4c1d │ │ │ │ @ instruction: 0xf6424616 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ tstcs fp, #-268435454 @ 0xf0000002 │ │ │ │ @ instruction: 0xf0c49400 │ │ │ │ - orrlt pc, sp, r5, lsl #26 │ │ │ │ + orrlt pc, sp, sp, lsl sp @ │ │ │ │ adccc pc, sl, r0, lsl #10 │ │ │ │ ldrsbtcc pc, [r8], r0 @ │ │ │ │ movwvs pc, #67 @ 0x43 @ │ │ │ │ adcscc pc, r8, r0, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ @ instruction: 0xf6424630 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ eorsvs pc, sp, #64, 4 │ │ │ │ - blx 0xff7bbcb2 │ │ │ │ + blx 0xffdbbcb2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r8, ror #24 │ │ │ │ + mlaseq r4, r8, ip, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #139264 @ 0x22000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - andcs pc, r0, #49408 @ 0xc100 │ │ │ │ + andcs pc, r0, #55552 @ 0xd900 │ │ │ │ @ instruction: 0xf64f4604 │ │ │ │ - vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vqdmlal.s q11, d0, d1[5] │ │ │ │ @ instruction: 0xf6450323 │ │ │ │ - vbic.i32 d23, #9 @ 0x00000009 │ │ │ │ + vmla.f d23, d0, d1[6] │ │ │ │ vrhadd.s8 d16, d4, d19 │ │ │ │ - vshr.s64 d19, d1, #64 │ │ │ │ + vmla.i d19, d16, d1[0] │ │ │ │ @ instruction: 0xf1b50023 │ │ │ │ - @ instruction: 0xf504f8e5 │ │ │ │ + @ instruction: 0xf504f8fd │ │ │ │ @ instruction: 0xf50433a8 │ │ │ │ strcs r3, [r0], #-684 @ 0xfffffd54 │ │ │ │ - orrpl pc, r4, r2, asr #12 │ │ │ │ + @ instruction: 0x51b4f642 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ streq pc, [r0, #-2243]! @ 0xfffff73d │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strtmi lr, [r9], #-2498 @ 0xfffff63e │ │ │ │ adcne pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldrbne pc, [r4, #2243]! @ 0x8c3 @ │ │ │ │ @@ -114115,75 +114115,75 @@ │ │ │ │ andne pc, r1, #79 @ 0x4f │ │ │ │ ldrbcs pc, [r8, #2243]! @ 0x8c3 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r8, ror #24 │ │ │ │ + mlaseq r4, r8, ip, r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #176128 @ 0x2b000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fc71 │ │ │ │ + @ instruction: 0xf500fc89 │ │ │ │ @ instruction: 0xf8d636a8 │ │ │ │ @ instruction: 0xf1b50520 │ │ │ │ - @ instruction: 0xf8d6ff29 │ │ │ │ + @ instruction: 0xf8d6ff41 │ │ │ │ biclt r0, r0, r4, lsr #17 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1c05502 │ │ │ │ - strtmi pc, [r0], -r9, lsl #20 │ │ │ │ + strtmi pc, [r0], -r1, lsr #20 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1c02202 │ │ │ │ - @ instruction: 0xf8d6f9fb │ │ │ │ + @ instruction: 0xf8d6fa13 │ │ │ │ bicslt r0, r8, r8, lsr #17 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1c05502 │ │ │ │ - strtmi pc, [r0], -sp, ror #19 │ │ │ │ + strtmi pc, [r0], -r5, lsl #20 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmiblt ip, {r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r4!, {r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r8, ror #24 │ │ │ │ + mlaseq r4, r8, ip, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #44, 20 @ 0x2c000 │ │ │ │ @ instruction: 0xf642460c │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - stc2 0, cr15, [lr], {196} @ 0xc4 │ │ │ │ + stc2 0, cr15, [r6], #-784 @ 0xfffffcf0 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstppl r3, #0, 10 @ p-variant is OBSOLETE │ │ │ │ cmppcs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ @ instruction: 0xf003681b │ │ │ │ biclt r0, r2, r0, lsl #7 │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ addcs pc, ip, r4, asr #17 │ │ │ │ @@ -114214,38 +114214,38 @@ │ │ │ │ tstcs r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8c4430a │ │ │ │ andcs r2, r1, #136 @ 0x88 │ │ │ │ blcs 0x981d8 │ │ │ │ @ instruction: 0xf793d0cd │ │ │ │ lslvs pc, sp, pc @ │ │ │ │ svclt 0x0000e7c9 │ │ │ │ - eorseq r5, r4, r8, ror #24 │ │ │ │ + mlaseq r4, r8, ip, r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcmi 0, cr11, [r6], #520 @ 0x208 │ │ │ │ @ instruction: 0xf0c44606 │ │ │ │ - tstpcs fp, #58112 @ p-variant is OBSOLETE @ 0xe300 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + tstpcs fp, #64256 @ p-variant is OBSOLETE @ 0xfb00 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0c4012f │ │ │ │ - @ instruction: 0x4603fc37 │ │ │ │ + strmi pc, [r3], -pc, asr #24 │ │ │ │ stccc 6, cr4, [r0], #-192 @ 0xffffff40 │ │ │ │ ldrsbtcc pc, [ip], r3 @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ strls r2, [r0], #-795 @ 0xfffffce5 │ │ │ │ @ instruction: 0xf6424630 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0c4012f │ │ │ │ - @ instruction: 0xf500fb93 │ │ │ │ + @ instruction: 0xf500fbab │ │ │ │ ldmib r4, {r1, r3, r5, r7, sl, ip, sp}^ │ │ │ │ ldreq r3, [pc, #558] @ 0x7fdf2 │ │ │ │ addhi pc, lr, r0, asr #2 │ │ │ │ orreq pc, r0, r3, asr #32 │ │ │ │ svclt 0x0055015d │ │ │ │ @ instruction: 0xf043460b │ │ │ │ @ instruction: 0xf8c403a0 │ │ │ │ @@ -114285,41 +114285,41 @@ │ │ │ │ @ instruction: 0x46902296 │ │ │ │ ldmdavc r2, {r0, r1, r3, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ @ instruction: 0xf64fb92a │ │ │ │ vmvn.i32 d23, #2048 @ 0x00000800 │ │ │ │ ldmdavc r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ movtcs fp, #53650 @ 0xd192 │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - rsbsne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + adcne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - tstppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xb3bf9e │ │ │ │ + blx 0x113bf9e │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - mrc2 0, 5, pc, cr12, cr15, {5} │ │ │ │ + mrc2 0, 6, pc, cr4, cr15, {5} │ │ │ │ @ instruction: 0x3660f8d5 │ │ │ │ svceq 0x000ef013 │ │ │ │ msrhi CPSR_sxc, r0, asr #32 │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf10005d9 │ │ │ │ vst4.32 {d8-d11}, [r3 :64], sl │ │ │ │ @ instruction: 0xf0027300 │ │ │ │ bcs 0xc04b8 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ @ instruction: 0xf0007f00 │ │ │ │ movtcs r8, #53592 @ 0xd158 │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - rsbsne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + adcne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - tstppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1bbfea │ │ │ │ + blx 0x7bbfea │ │ │ │ andlt r4, r2, lr, asr #18 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mrclt 0, 4, APSR_nzcv, cr4, cr15, {5} │ │ │ │ + mcrlt 0, 5, pc, cr12, cr15, {5} @ │ │ │ │ @ instruction: 0xf57f0159 │ │ │ │ @ instruction: 0xf443af7a │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ ldrheq r3, [pc, -r8] │ │ │ │ @ instruction: 0xf500d556 │ │ │ │ vrshl.s8 d19, d24, d30 │ │ │ │ vaddl.s8 , d16, d21 │ │ │ │ @@ -114368,61 +114368,61 @@ │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d5d0b0 │ │ │ │ @ instruction: 0xf0111730 │ │ │ │ svclt 0x00186f60 │ │ │ │ @ instruction: 0xd1a92100 │ │ │ │ - @ instruction: 0x41b4f642 │ │ │ │ + mvnmi pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, r4, r2, asr #12 │ │ │ │ + sbcpl pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ vhsub.s8 d6, d22, d12 │ │ │ │ - movwcs pc, #6347 @ 0x18cb @ │ │ │ │ + movwcs pc, #6371 @ 0x18e3 @ │ │ │ │ @ instruction: 0xf8854630 │ │ │ │ @ instruction: 0xf64e3605 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ movtcs r0, #53806 @ 0xd22e │ │ │ │ vabd.s8 d25, d13, d0 │ │ │ │ - vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ @ instruction: 0xf0c40133 │ │ │ │ - stmdbmi r7, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - mcr2 0, 0, pc, cr4, cr15, {5} @ │ │ │ │ + stmdbmi r7, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + mrc2 0, 0, pc, cr12, cr15, {5} │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ svclt 0x0000e74f │ │ │ │ - eorseq r5, r4, r8, lsl #25 │ │ │ │ - eorseq r5, r4, r4, asr #25 │ │ │ │ - mlaseq r4, r0, sp, r5 │ │ │ │ - mlaseq r4, ip, ip, r5 │ │ │ │ - eorseq r5, r4, r0, lsr sp │ │ │ │ + ldrhteq r5, [r4], -r8 │ │ │ │ + ldrshteq r5, [r4], -r4 │ │ │ │ + eorseq r5, r4, r0, asr #27 │ │ │ │ + eorseq r5, r4, ip, asr #25 │ │ │ │ + eorseq r5, r4, r0, ror #26 │ │ │ │ @ instruction: 0xf64f4630 │ │ │ │ vsubw.s8 q8, q8, d21 │ │ │ │ vcgt.s8 d16, d15, d7 │ │ │ │ vsubl.s8 q11, d0, d9 │ │ │ │ @ instruction: 0xf6420207 │ │ │ │ - vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ + vmla.f d21, d0, d0[2] │ │ │ │ @ instruction: 0xf0c7012f │ │ │ │ - ldrtmi pc, [r0], -sp, ror #21 @ │ │ │ │ - andsvs pc, ip, #69206016 @ 0x4200000 │ │ │ │ + ldrtmi pc, [r0], -r5, lsl #22 @ │ │ │ │ + subvs pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - tstppl r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2l 0, cr15, [r8, #796] @ 0x31c │ │ │ │ + stc2l 0, cr15, [r0, #796]! @ 0x31c │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ ldrle r0, [r3, #-1943] @ 0xfffff869 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ strcs pc, [r2], -r5, lsl #17 │ │ │ │ movteq pc, #5711 @ 0x164f @ │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ sbcpl pc, r1, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - cmppvs r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r4, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xff3bc19c │ │ │ │ + blx 0xff9bc19c │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf57f0118 │ │ │ │ @ instruction: 0xf8d5aedd │ │ │ │ vst1.32 {d1-d3}, [r1], r0 │ │ │ │ @ instruction: 0xf5b12170 │ │ │ │ eorle r2, r8, r0, ror pc │ │ │ │ @ instruction: 0x11a5f24e │ │ │ │ @@ -114432,21 +114432,21 @@ │ │ │ │ stmdavc r9, {r0, r1, r9, sl} │ │ │ │ @ instruction: 0xf64fb939 │ │ │ │ vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ stmdavc r9, {r1, r2, r4, r7, r8, sp} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ movtcs sl, #57075 @ 0xdef3 │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - rsbsne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + adcne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - tstppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1bc1e8 │ │ │ │ + blx 0x7bc1e8 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - ldc2 0, cr15, [r6, #764] @ 0x2fc │ │ │ │ + stc2 0, cr15, [lr, #764]! @ 0x2fc │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ ldmib r4, {r1, r2, r3, r4, r6, r7, r9, sl, sp, lr, pc}^ │ │ │ │ svcmi 0x002a322e │ │ │ │ @ instruction: 0xf898e6da │ │ │ │ andcs r3, r1, #0 │ │ │ │ strcs pc, [r4], -r5, lsl #17 │ │ │ │ @ instruction: 0xf64fb93b │ │ │ │ @@ -114457,86 +114457,86 @@ │ │ │ │ vst3.32 {d18-d20}, [pc :256], r8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ andsmi r4, r3, r0, lsl #6 │ │ │ │ svcvs 0x0080f1b3 │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {1} @ │ │ │ │ ldrtmi r2, [r0], -sp, asr #6 │ │ │ │ @ instruction: 0xf64e9700 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ vhsub.s8 d16, d13, d30 │ │ │ │ - vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ @ instruction: 0xf0c40133 │ │ │ │ - ldmdbmi r7, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r6, #-764]! @ 0xfffffd04 │ │ │ │ + ldmdbmi r7, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldc2l 0, cr15, [lr, #-764]! @ 0xfffffd04 │ │ │ │ stmdbcs r0, {r1, r2, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr8, cr15, {3} @ │ │ │ │ @ instruction: 0xf8d5e735 │ │ │ │ svceq 0x001b3738 │ │ │ │ svcge 0x000bf47f │ │ │ │ - @ instruction: 0x41b4f642 │ │ │ │ + mvnmi pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcspl pc, r8, r2, asr #12 │ │ │ │ + andvs pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vqsub.s8 q3, q11, │ │ │ │ - movtcs pc, #55299 @ 0xd803 @ │ │ │ │ + movtcs pc, #55323 @ 0xd81b @ │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - rsbsne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + adcne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - tstppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf9acf0c4 │ │ │ │ + @ instruction: 0xf9c4f0c4 │ │ │ │ @ instruction: 0xf0bf4905 │ │ │ │ - @ instruction: 0xe696fd3f │ │ │ │ + @ instruction: 0xe696fd57 │ │ │ │ @ instruction: 0xe6d84618 │ │ │ │ - eorseq r5, r4, r4, asr #25 │ │ │ │ - eorseq r5, r4, r0, lsl #26 │ │ │ │ - mlaseq r4, ip, ip, r5 │ │ │ │ - eorseq r5, r4, r0, ror #26 │ │ │ │ + ldrshteq r5, [r4], -r4 │ │ │ │ + eorseq r5, r4, r0, lsr sp │ │ │ │ + eorseq r5, r4, ip, asr #25 │ │ │ │ + mlaseq r4, r0, sp, r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #540 @ 0x21c │ │ │ │ pkhbtmi r2, r1, fp, lsl #6 │ │ │ │ @ instruction: 0xf642460e │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ strls r0, [r0], #-559 @ 0xfffffdd1 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf986f0c4 │ │ │ │ + @ instruction: 0xf99ef0c4 │ │ │ │ strbmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xf0c43420 │ │ │ │ - tstpcs fp, #724992 @ p-variant is OBSOLETE @ 0xb1000 │ │ │ │ + tstpcs fp, #823296 @ p-variant is OBSOLETE @ 0xc9000 │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf507012f │ │ │ │ @ instruction: 0xf0c45508 │ │ │ │ - @ instruction: 0xf8d0fa03 │ │ │ │ + @ instruction: 0xf8d0fa1b │ │ │ │ ldrcc r3, [r0, #-200] @ 0xffffff38 │ │ │ │ @ instruction: 0x4631b113 │ │ │ │ ldrmi r4, [r8, r8, asr #12] │ │ │ │ strtcc pc, [r8], #1287 @ 0x507 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ adccs pc, r4, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ strtmi pc, [r0], r7, lsl #10 │ │ │ │ - ldc 2, cr15, [r2, #-164]! @ 0xffffff5c │ │ │ │ + stcl 2, cr15, [sl, #-164] @ 0xffffff5c │ │ │ │ streq pc, [r0, #-2260]! @ 0xfffff72c │ │ │ │ vmin.s8 d20, d15, d26 │ │ │ │ vmla.f d17, d16, d1[4] │ │ │ │ @ instruction: 0xf5070107 │ │ │ │ @ instruction: 0xf1b538aa │ │ │ │ - @ instruction: 0xf8d4fcdf │ │ │ │ + @ instruction: 0xf8d4fcf7 │ │ │ │ ldrtmi r0, [sl], -r0, lsr #10 │ │ │ │ @ instruction: 0x41a9f24f │ │ │ │ smlabteq r7, r0, r2, pc @ │ │ │ │ - ldc2l 1, cr15, [r6], {181} @ 0xb5 │ │ │ │ + stc2l 1, cr15, [lr], #724 @ 0x2d4 │ │ │ │ @ instruction: 0x37c4f8d4 │ │ │ │ msrcc SPSR_f, r6, asr #17 │ │ │ │ @ instruction: 0x3660f8d4 │ │ │ │ orrcc pc, r4, r6, asr #17 │ │ │ │ @ instruction: 0xf8d49302 │ │ │ │ @ instruction: 0xf8c63664 │ │ │ │ @ instruction: 0xf8d43180 │ │ │ │ @@ -114655,23 +114655,23 @@ │ │ │ │ vmla.f , q8, d2[6] │ │ │ │ @ instruction: 0xf1b96980 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ streq r8, [r3], sp, lsl #2 │ │ │ │ addseq sp, r2, r5, lsl r5 │ │ │ │ @ instruction: 0xf8d44649 │ │ │ │ vshl.s32 q0, q0, │ │ │ │ - @ instruction: 0xf8d4ec22 │ │ │ │ + @ instruction: 0xf8d4ec3a │ │ │ │ strbmi r2, [r9], -ip, lsl #12 │ │ │ │ strbeq pc, [r4], #2260 @ 0x8d4 @ │ │ │ │ vqadd.s32 d0, d25, d2 │ │ │ │ - @ instruction: 0xf8d4ec1a │ │ │ │ + @ instruction: 0xf8d4ec32 │ │ │ │ @ instruction: 0xf8d4260c │ │ │ │ strbmi r0, [r9], -r8, asr #9 │ │ │ │ vqadd.s32 d0, d25, d2 │ │ │ │ - @ instruction: 0xf8d4ec12 │ │ │ │ + @ instruction: 0xf8d4ec2a │ │ │ │ bcs 0x89aa8 │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c434cc │ │ │ │ @ instruction: 0xf8c434d0 │ │ │ │ @ instruction: 0xf8c434ec │ │ │ │ @ instruction: 0xf8c434f0 │ │ │ │ @@ -114682,15 +114682,15 @@ │ │ │ │ @ instruction: 0x2614f8d4 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ strh r8, [r9], -fp │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ strdeq pc, [r1], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r4, r8, ror #24 │ │ │ │ + mlaseq r4, r8, ip, r5 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c43508 │ │ │ │ @ instruction: 0xf505350c │ │ │ │ vqadd.s8 d21, d0, d30 │ │ │ │ strcs r1, [r1], #-769 @ 0xfffffcff │ │ │ │ subcc pc, r3, #10878976 @ 0xa60000 │ │ │ │ @ instruction: 0xf8863018 │ │ │ │ @@ -114773,83 +114773,83 @@ │ │ │ │ @ instruction: 0x4638febd │ │ │ │ ldc2l 0, cr15, [r6, #16]! │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ bllt 0xfe73c444 │ │ │ │ streq pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ - bl 0xdbccc0 │ │ │ │ + bl 0x13bccc0 │ │ │ │ @ instruction: 0x2614f8d4 │ │ │ │ streq pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - bl 0xbbccd0 │ │ │ │ + bl 0x11bccd0 │ │ │ │ @ instruction: 0xf8d4e740 │ │ │ │ addseq r0, r2, r4, ror #9 │ │ │ │ vrhadd.s32 d2, d9, d0 │ │ │ │ - @ instruction: 0xf8d4eb26 │ │ │ │ + @ instruction: 0xf8d4eb3e │ │ │ │ @ instruction: 0xf8d42610 │ │ │ │ smlattcs r0, r8, r4, r0 │ │ │ │ vqadd.s32 d0, d25, d2 │ │ │ │ - smlad pc, lr, fp, lr @ │ │ │ │ + smladx pc, r6, fp, lr @ │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ ldrbeq pc, [r4], #2260 @ 0x8d4 @ │ │ │ │ - bl 0x63ccfc │ │ │ │ + bl 0xc3ccfc │ │ │ │ @ instruction: 0x260cf8d4 │ │ │ │ ldrbeq pc, [ip], #2260 @ 0x8d4 @ │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - bl 0x43cd0c │ │ │ │ + bl 0xa3cd0c │ │ │ │ ldrsbtcc pc, [ip], r8 @ │ │ │ │ @ instruction: 0xf57f071a │ │ │ │ @ instruction: 0xf8d4aef8 │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ ldrbeq pc, [r8], #2260 @ 0x8d4 @ │ │ │ │ vqadd.s32 d0, d25, d2 │ │ │ │ - @ instruction: 0xf8d4eb02 │ │ │ │ + @ instruction: 0xf8d4eb1a │ │ │ │ @ instruction: 0xf8d4260c │ │ │ │ smlattcs r0, r0, r4, r0 │ │ │ │ vqadd.s32 d0, d25, d2 │ │ │ │ - @ instruction: 0xe6e6eafa │ │ │ │ + usat lr, #6, r2, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf645b097 │ │ │ │ - vabdl.s8 q9, d16, d0 │ │ │ │ + vqshl.s64 d18, d16, #0 │ │ │ │ @ instruction: 0x460c0734 │ │ │ │ bvc 0xffdbd8d0 │ │ │ │ andls r2, r9, #1811939328 @ 0x6c000000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf0c34683 │ │ │ │ - @ instruction: 0xf500ff07 │ │ │ │ + @ instruction: 0xf500ff1f │ │ │ │ @ instruction: 0xf8955500 │ │ │ │ mcrcs 3, 0, r6, cr0, cr12, {2} │ │ │ │ subshi pc, r9, #64 @ 0x40 │ │ │ │ bpl 0x2bd8e4 │ │ │ │ movwpl pc, #34048 @ 0x8500 @ │ │ │ │ - ldrvc pc, [r8, r2, asr #12]! │ │ │ │ + strbvc pc, [r8, r2, asr #12]! @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - blne 0xfffbce30 │ │ │ │ + blcs 0xbbce30 │ │ │ │ bleq 0xc3cff8 │ │ │ │ - stmdbvc ip, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdbvc ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10a4680 │ │ │ │ tstcc r0, #12, 20 @ 0xc000 │ │ │ │ ldrtmi r9, [r2], -sl, lsl #6 │ │ │ │ svccc 0x0004f85a │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - stc2 0, cr15, [r8], {229} @ 0xe5 │ │ │ │ + stc2 0, cr15, [r0], #-916 @ 0xfffffc6c │ │ │ │ movweq pc, #12294 @ 0x3006 @ │ │ │ │ ldrbmi r2, [r9], -r3, lsl #22 │ │ │ │ svclt 0x00084620 │ │ │ │ strcc r4, [r1], -r9, asr #12 │ │ │ │ - blx 0x3c8c2 │ │ │ │ + ldc2 0, cr15, [r6], {229} @ 0xe5 │ │ │ │ mvnle r2, r0, lsl lr │ │ │ │ bcc 0xfeb3d954 │ │ │ │ beq 0xff0bc960 │ │ │ │ tstcc r2, sl, asr r9 │ │ │ │ @ instruction: 0xf140059a │ │ │ │ @ instruction: 0xf8d5820e │ │ │ │ @ instruction: 0xf8d53428 │ │ │ │ @@ -114872,41 +114872,41 @@ │ │ │ │ andseq r6, fp, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ stclvs 0, cr15, [r0], {12} │ │ │ │ cmnpmi ip, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstmi sl, #64, 18 @ 0x100000 │ │ │ │ svclt 0x0058070b │ │ │ │ - mvnscc pc, #64, 4 │ │ │ │ + msrmi CPSR_fs, #64, 4 │ │ │ │ addvc lr, r0, #270336 @ 0x42000 │ │ │ │ vmov.f32 , #3 @ 0x40400000 │ │ │ │ strle r0, [ip, #-817] @ 0xfffffccf │ │ │ │ mrceq 8, 3, APSR_nzcv, cr0, cr5, {6} │ │ │ │ - cmppvs ip, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ + orrvs pc, ip, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - cmppvs r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r8, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00182800 │ │ │ │ vrsubhn.i16 d20, q1, │ │ │ │ stmdbcs r0, {r3, r8} │ │ │ │ addhi pc, ip, r0, asr #32 │ │ │ │ mrcne 8, 3, APSR_nzcv, cr0, cr5, {6} │ │ │ │ - rsbsvs pc, r4, r2, asr #12 │ │ │ │ + adcvs pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ mrcne 8, 0, APSR_nzcv, cr12, cr1, {6} │ │ │ │ svceq 0x0001f011 │ │ │ │ - orrvs pc, r4, r2, asr #12 │ │ │ │ + @ instruction: 0x61b4f642 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ stmib sp, {r9, fp, sp}^ │ │ │ │ svclt 0x00ac3104 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ - bicvc pc, r4, r2, asr #12 │ │ │ │ + mvnsvc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf012205a │ │ │ │ andls r5, r0, r0, lsl #30 │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122043 │ │ │ │ svclt 0x000c5f80 │ │ │ │ @@ -114915,98 +114915,98 @@ │ │ │ │ svcvc 0x0080f012 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ svclt 0x000c9001 │ │ │ │ mcrreq 0, 4, pc, r1, cr15 @ │ │ │ │ mrrceq 0, 4, pc, r4, cr15 @ │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf0e5c00c │ │ │ │ - blls 0x2ff400 │ │ │ │ + blls 0x2ff460 │ │ │ │ @ instruction: 0xf140039a │ │ │ │ @ instruction: 0xf5088177 │ │ │ │ @ instruction: 0xf8d838a8 │ │ │ │ @ instruction: 0xf0133660 │ │ │ │ @ instruction: 0xf0400f0e │ │ │ │ @ instruction: 0x071b81f2 │ │ │ │ vqadd.s8 d29, d3, d13 │ │ │ │ - vmov.i16 d16, #0 @ 0x0000 │ │ │ │ + vmull.s q8, d0, d0[0] │ │ │ │ strcs r0, [r0, -pc, lsr #20] │ │ │ │ @ instruction: 0xf007087b │ │ │ │ rsbseq r0, sl, r1, lsl #2 │ │ │ │ cmpne r3, r1, lsl #22 │ │ │ │ @ instruction: 0xf5011c50 │ │ │ │ bl 0x1dcdc8 │ │ │ │ ldmib r1, {r0, r6, r7, r8}^ │ │ │ │ stmib sp, {r2, r7, r8, ip, sp}^ │ │ │ │ andls r1, r0, r1, lsl #14 │ │ │ │ stmib sp, {r0, r8, r9, sl, ip, sp}^ │ │ │ │ strtmi r3, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf0e54651 │ │ │ │ - adcsmi pc, r7, #66560 @ 0x10400 │ │ │ │ + adcsmi pc, r7, #91136 @ 0x16400 │ │ │ │ stmdals sl, {r1, r2, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf92cf00c │ │ │ │ - tstpeq r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xdbca56 │ │ │ │ + blx 0x13bca56 │ │ │ │ usatcc pc, #24, r8, asr #17 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x3664f8d8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ teqphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ mrccs 8, 5, APSR_nzcv, cr12, cr5, {6} │ │ │ │ vmax.s8 d20, d3, d16 │ │ │ │ - vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + vmla.f d16, d0, d0[6] │ │ │ │ andslt r0, r7, pc, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x7bca84 │ │ │ │ - bicsvs pc, r0, sl, asr #12 │ │ │ │ + bllt 0xdbca84 │ │ │ │ + tstpvc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vabdl.u8 q15, d18, d0 │ │ │ │ movwls r0, #58241 @ 0xe381 │ │ │ │ svclt 0x00181ede │ │ │ │ stmdals pc, {r0, r9, sl, sp} @ │ │ │ │ stmiacs fp!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmiacs sl!, {r1, r3, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf810f008 │ │ │ │ bicscs lr, r4, #3489792 @ 0x354000 │ │ │ │ strtmi r9, [r0], -sp, lsl #2 │ │ │ │ - orrsvs pc, r0, r2, asr #12 │ │ │ │ + bicvs pc, r0, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blvc 0x13bd064 │ │ │ │ + blvc 0x1fbd064 │ │ │ │ bleq 0xd7d22c │ │ │ │ - blx 0xfffbcac4 │ │ │ │ + blx 0x5bcac6 │ │ │ │ vqdmulh.s d25, d15, d10 │ │ │ │ - @ instruction: 0xf2c019fc │ │ │ │ + vqdmlal.s q9, d0, d28 │ │ │ │ strcs r0, [r0, -lr, lsr #18] │ │ │ │ bpl 0x2fdb4c │ │ │ │ @ instruction: 0xf10a950c │ │ │ │ vldmiane fp!, {s0-s7} │ │ │ │ blvc 0x13bdb4 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ @ instruction: 0xf6423701 │ │ │ │ - vsra.s64 d22, d16, #64 │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ blx 0x280c1a │ │ │ │ stc 3, cr15, [sp, #12] │ │ │ │ @ instruction: 0xf10a7b00 │ │ │ │ @ instruction: 0xf1b30a08 │ │ │ │ svclt 0x00943f55 │ │ │ │ @ instruction: 0x464d465d │ │ │ │ @ instruction: 0xf0e59502 │ │ │ │ - svccs 0x001ffad9 │ │ │ │ + svccs 0x001ffaf1 │ │ │ │ stcls 1, cr13, [ip, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ + vsra.s64 q11, q0, #64 │ │ │ │ ldmib r5, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf0e523d2 │ │ │ │ - blls 0x37f2c4 │ │ │ │ + blls 0x37f324 │ │ │ │ ldrsbtcc pc, [r8], r3 @ │ │ │ │ bicsvc lr, r3, #90112 @ 0x16000 │ │ │ │ @ instruction: 0x81bdf040 │ │ │ │ - mvnscc pc, #64, 4 │ │ │ │ + msrmi CPSR_fs, #64, 4 │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46209e11 │ │ │ │ cdpcs 3, 0, cr9, cr0, cr3, {0} │ │ │ │ movwls r9, #19214 @ 0x4b0e │ │ │ │ @ instruction: 0x232dbfac │ │ │ │ @ instruction: 0xf016234e │ │ │ │ svclt 0x000c4f80 │ │ │ │ @@ -115017,97 +115017,97 @@ │ │ │ │ svcpl 0x0080f016 │ │ │ │ svclt 0x000c9101 │ │ │ │ cmpcs r6, sp, lsr #2 │ │ │ │ svceq 0x0001f016 │ │ │ │ tstls r2, r2, lsr r6 │ │ │ │ ldrbtcs fp, [r4], -ip, lsl #30 │ │ │ │ @ instruction: 0xf6422668 │ │ │ │ - vmla.f d22, d16, d0[0] │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ strls r0, [r5], -pc, lsr #2 │ │ │ │ - blx 0xfe73cb88 │ │ │ │ + blx 0xfed3cb88 │ │ │ │ @ instruction: 0xf5039b0a │ │ │ │ tstls r0, #168, 6 @ 0xa0000002 │ │ │ │ pkhtbcc pc, r8, r3, asr #17 @ │ │ │ │ svcvs 0x0070f013 │ │ │ │ @ instruction: 0xf8d5d017 │ │ │ │ @ instruction: 0xf8d52448 │ │ │ │ ldreq r3, [r6, ip, asr #8] │ │ │ │ cmpcs sl, ip, asr #30 │ │ │ │ ldrbeq r2, [r0, sp, lsr #2] │ │ │ │ subscs fp, r3, ip, asr #30 │ │ │ │ stmib sp, {r0, r2, r3, r5, sp}^ │ │ │ │ strtmi r1, [r0], -r0 │ │ │ │ - mvnvs pc, r2, asr #12 │ │ │ │ + tstpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x1fbcbc4 │ │ │ │ + blx 0xfe5bcbc4 │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ ldreq r3, [pc, -r8, lsl #13] │ │ │ │ msrhi SPSR_x, r0, asr #32 │ │ │ │ stmdbls sp, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ blls 0x3c1dbc │ │ │ │ @ instruction: 0xf642bf4b │ │ │ │ - vhsub.s8 q11, q0, q8 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vqsub.s8 d22, d16, d0 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ vsubl.s8 q8, d0, d31 │ │ │ │ ldreq r0, [r8, #-561] @ 0xfffffdcf │ │ │ │ svclt 0x004b4620 │ │ │ │ - msrvs SPSR_s, #69206016 @ 0x4200000 │ │ │ │ - mvnscc pc, #64, 4 │ │ │ │ + orrsvs pc, r4, #69206016 @ 0x4200000 │ │ │ │ + msrmi CPSR_fs, #64, 4 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x004b0489 │ │ │ │ - msrvs (UNDEF: 108), r2 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + orrsvs pc, ip, r2, asr #12 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf0e50133 │ │ │ │ - blls 0x2ff1c4 │ │ │ │ + blls 0x2ff224 │ │ │ │ svclt 0x005c039b │ │ │ │ - cmppvc ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpvc ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ msrhi CPSR_fx, r0, asr #2 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ ldc2 0, cr15, [r6], {11} │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrsbthi pc, [ip], -sp @ │ │ │ │ @ instruction: 0xf00b4640 │ │ │ │ strmi pc, [r7], -r7, ror #31 │ │ │ │ @ instruction: 0xf00b4640 │ │ │ │ shsub8mi pc, sl, fp @ │ │ │ │ @ instruction: 0xf6424603 │ │ │ │ - vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.f d23, d0, d0[1] │ │ │ │ strtmi r0, [r0], -pc, lsr #2 │ │ │ │ - blx 0xb3cc68 │ │ │ │ + blx 0x113cc68 │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ @ instruction: 0xf0133688 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ blls 0x4a0ef0 │ │ │ │ pkhtbcc pc, r4, r3, asr #17 @ │ │ │ │ @ instruction: 0xf0400718 │ │ │ │ blls 0x3210c4 │ │ │ │ - stmdbvc ip, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdbvc ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldmne ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdacs ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - strvc pc, [r0, r2, asr #12] │ │ │ │ + ldrvc pc, [r0, r2, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ bpl 0xfbdd18 │ │ │ │ blvc 0x13bf78 │ │ │ │ ldc 6, cr4, [sl, #200] @ 0xc8 │ │ │ │ ldrtmi r6, [r9], -r0, lsl #22 │ │ │ │ ldrbeq r4, [r3, r0, lsr #12]! │ │ │ │ blvc 0xbbf54 │ │ │ │ blvs 0x13bf58 │ │ │ │ sbcshi pc, sl, r0, asr #2 │ │ │ │ @ instruction: 0xf8cd3601 │ │ │ │ @ instruction: 0xf0e59010 │ │ │ │ - @ instruction: 0xf50af9fb │ │ │ │ + @ instruction: 0xf50afa13 │ │ │ │ vmulcs.f32 s14, s1, s0 │ │ │ │ blls 0x4b50dc │ │ │ │ pkhtbcc pc, r8, r3, asr #17 @ │ │ │ │ svcvs 0x0070f013 │ │ │ │ rscshi pc, r4, r0, asr #32 │ │ │ │ andcs fp, r0, r7, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -115119,26 +115119,26 @@ │ │ │ │ stccc 8, cr15, [r8], {90} @ 0x5a │ │ │ │ blcs 0x92174 │ │ │ │ @ instruction: 0xf000da71 │ │ │ │ blcs 0x6015f0 │ │ │ │ @ instruction: 0xf8d5d06d │ │ │ │ @ instruction: 0x07df35d0 │ │ │ │ @ instruction: 0xf642bf44 │ │ │ │ - vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q11, q8, d12 │ │ │ │ strbtle r0, [r8], #-815 @ 0xfffffcd1 │ │ │ │ - cmppvs r8, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ + orrvs pc, r8, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstcs fp, #99 @ 0x63 │ │ │ │ @ instruction: 0xf8cd4658 │ │ │ │ @ instruction: 0xf642a000 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0c3012f │ │ │ │ - @ instruction: 0xf500fc99 │ │ │ │ + @ instruction: 0xf500fcb1 │ │ │ │ @ instruction: 0xf5005500 │ │ │ │ andls r5, sl, r1, lsl r3 │ │ │ │ strtcs pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ @ instruction: 0xf8d56819 │ │ │ │ @ instruction: 0xf0033428 │ │ │ │ b 0x11515c8 │ │ │ │ @ instruction: 0xf8d57342 │ │ │ │ @@ -115172,15 +115172,15 @@ │ │ │ │ mcrge 6, 3, pc, cr5, cr15, {1} @ │ │ │ │ streq lr, [r3, r7, lsl #22] │ │ │ │ movtcc pc, #2263 @ 0x8d7 @ │ │ │ │ cdpne 3, 13, cr9, cr14, cr14, {0} │ │ │ │ @ instruction: 0x2601bf18 │ │ │ │ @ instruction: 0x2620e65b │ │ │ │ vmax.s8 d30, d0, d13 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vsubw.s8 q10, q0, d28 │ │ │ │ bcs 0x81720 │ │ │ │ svclt 0x00ac9304 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ @ instruction: 0xf012215a │ │ │ │ tstls r0, r0, lsl #30 │ │ │ │ @@ -115194,45 +115194,45 @@ │ │ │ │ bl 0xc4714 │ │ │ │ smlabbls r5, r0, r1, r0 │ │ │ │ cmpcs r1, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122154 │ │ │ │ tstls r3, r0, lsl pc │ │ │ │ svclt 0x000c4620 │ │ │ │ @ instruction: 0x2120211a │ │ │ │ - @ instruction: 0xf6429106 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + vrhadd.s8 d25, d3, d6 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0e5012f │ │ │ │ - strb pc, [sl, #2359] @ 0x937 @ │ │ │ │ + strb pc, [sl, #2383] @ 0x94f @ │ │ │ │ mrccc 8, 2, APSR_nzcv, cr8, cr5, {6} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8d5ae20 │ │ │ │ bl 0x1d048c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ bicsmi r3, fp, #28, 28 @ 0x1c0 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ ldr r9, [r4], -lr, lsl #6 │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf50a3601 │ │ │ │ @ instruction: 0xf0e57a80 │ │ │ │ - smuad pc, pc, r9 @ │ │ │ │ - tstpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + smuadx pc, r7, r9 @ │ │ │ │ + teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andslt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldmdblt r4, {r0, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdblt ip!, {r0, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46209b11 │ │ │ │ - mvnsvs pc, r2, asr #12 │ │ │ │ + msrvc R12_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ addcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xf90af0e5 │ │ │ │ + @ instruction: 0xf922f0e5 │ │ │ │ @ instruction: 0xf8d5e692 │ │ │ │ @ instruction: 0x07df35d0 │ │ │ │ @ instruction: 0xf642bf4b │ │ │ │ - @ instruction: 0xf642635c │ │ │ │ - vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf642638c │ │ │ │ + vsubw.s8 q11, q8, d8 │ │ │ │ vsubw.s8 q8, q0, d31 │ │ │ │ ldrt r0, [r9], -pc, lsr #6 │ │ │ │ strbcc pc, [r8], #-2261 @ 0xfffff72b @ │ │ │ │ @ instruction: 0xf57f0799 │ │ │ │ ldmib sp, {r0, r1, r2, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf007100e │ │ │ │ strmi pc, [r0], pc, lsl #28 │ │ │ │ @@ -115243,40 +115243,40 @@ │ │ │ │ andcc r4, r1, r3, lsl #13 │ │ │ │ stmdacs r3!, {r8}^ │ │ │ │ @ instruction: 0x81b1f300 │ │ │ │ svclt 0x00c84540 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ mcrge 7, 7, pc, cr14, cr15, {3} @ │ │ │ │ @ instruction: 0xf6429b0a │ │ │ │ - vabdl.s8 , d16, d20 │ │ │ │ + vqshl.s64 , q2, #0 │ │ │ │ @ instruction: 0xf04f072f │ │ │ │ @ instruction: 0xf503093a │ │ │ │ @ instruction: 0xf6424aa8 │ │ │ │ - vsra.s64 d23, d8, #64 │ │ │ │ + vmla.f d23, d16, d0[2] │ │ │ │ @ instruction: 0xf10a012f │ │ │ │ bl 0x30344c │ │ │ │ stmib sp, {r0, r1, r3, r9, fp, ip}^ │ │ │ │ tstls fp, r9, lsl #24 │ │ │ │ ldrdcs lr, [sl, -sp] │ │ │ │ strtmi r4, [r0], -r3, asr #12 │ │ │ │ - @ instruction: 0xf8c4f0e5 │ │ │ │ + @ instruction: 0xf8dcf0e5 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4655db18 │ │ │ │ and r4, r7, lr, asr r6 │ │ │ │ ldccc 14, cr3, [r0, #-4] │ │ │ │ @ instruction: 0x46204639 │ │ │ │ andls pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf8b6f0e5 │ │ │ │ + @ instruction: 0xf8cef0e5 │ │ │ │ ldrdeq lr, [r0, -r5] │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ strtmi r2, [r0], -sl, lsl #2 │ │ │ │ ldrtmi r9, [r9], -r2, lsl #2 │ │ │ │ - @ instruction: 0xf8a8f0e5 │ │ │ │ + @ instruction: 0xf8c0f0e5 │ │ │ │ @ instruction: 0xf1089b09 │ │ │ │ @ instruction: 0xf50a0801 │ │ │ │ strbmi r7, [r3, #-2688] @ 0xfffff580 │ │ │ │ ssat sp, #16, r6, asr #25 │ │ │ │ strbcc pc, [r8], #-2261 @ 0xfffff72b @ │ │ │ │ @ instruction: 0xf57f07df │ │ │ │ ldmib sp, {r3, r4, r5, r6, r9, sl, fp, sp, pc}^ │ │ │ │ @@ -115291,113 +115291,113 @@ │ │ │ │ @ instruction: 0xf0014241 │ │ │ │ @ instruction: 0xf04f0103 │ │ │ │ @ instruction: 0xf5030b00 │ │ │ │ @ instruction: 0xf000429e │ │ │ │ svclt 0x00580303 │ │ │ │ andcc r4, r8, #-1342177276 @ 0xb0000004 │ │ │ │ strmi r3, [r1], r1, lsl #6 │ │ │ │ - ldcvc 6, cr15, [r8], #-264 @ 0xfffffef8 │ │ │ │ + stclvc 6, cr15, [r8], #-264 @ 0xfffffef8 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x80938 │ │ │ │ beq 0xfe17b578 │ │ │ │ b 0x547f4c │ │ │ │ svclt 0x00380320 │ │ │ │ @ instruction: 0xf8cd4603 │ │ │ │ @ instruction: 0xf6409030 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ addsne r0, fp, r0, lsr r0 │ │ │ │ subsls pc, r4, sp, asr #17 │ │ │ │ bl 0x1264a8 │ │ │ │ movwcc r0, #4803 @ 0x12c3 │ │ │ │ ldrls r4, [r4, #-1680] @ 0xfffff970 │ │ │ │ @ instruction: 0xf8cd009b │ │ │ │ movwls ip, #53316 @ 0xd044 │ │ │ │ @ instruction: 0xf1bb9009 │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ ldmdbls r1, {r0, r1, r2, r6, r7, pc} │ │ │ │ @ instruction: 0x4620465a │ │ │ │ - @ instruction: 0xf854f0e5 │ │ │ │ + @ instruction: 0xf86cf0e5 │ │ │ │ stccs 13, cr9, [r1, #-48] @ 0xffffffd0 │ │ │ │ addshi pc, sl, r0 │ │ │ │ stccs 14, cr1, [r1, #-684] @ 0xfffffd54 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ stceq 0, cr15, [r7], {11} │ │ │ │ stceq 1, cr15, [r7], {172} @ 0xac │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0xf6429b0c │ │ │ │ - vmul.f d23, d0, d0[0] │ │ │ │ + vbic.i16 , #0 @ 0x0000 │ │ │ │ @ instruction: 0x9d0d092f │ │ │ │ @ instruction: 0x46461c5f │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ svclt 0x00b442af │ │ │ │ andscs r4, r0, #85983232 @ 0x5200000 │ │ │ │ ldmdb r6!, {r2, r8, sl, fp, sp}^ │ │ │ │ andsle r0, r2, r2, lsl #2 │ │ │ │ vstrcc d9, [r4, #-36] @ 0xffffffdc │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf0e59302 │ │ │ │ - strb pc, [sp, r9, lsr #16]! @ │ │ │ │ + strb pc, [sp, r1, asr #16]! @ │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ ldc2 0, cr15, [lr, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ tstls r2, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0xf8dde78b │ │ │ │ vhadd.s8 d28, d15, d28 │ │ │ │ - vqdmlsl.s , d0, d0[3] │ │ │ │ + vbic.i32 , #201326592 @ 0x0c000000 │ │ │ │ vaba.s8 d16, d15, d19 │ │ │ │ - vshl.s64 , q14, #0 │ │ │ │ + vabal.s8 q9, d0, d28 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf10b0100 │ │ │ │ @ instruction: 0xf1bc0b01 │ │ │ │ svclt 0x00140f00 │ │ │ │ @ instruction: 0x46294639 │ │ │ │ tstls r2, r0, lsr #12 │ │ │ │ - cmppvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf804f0e5 │ │ │ │ + @ instruction: 0xf81cf0e5 │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0011f1bb │ │ │ │ @ instruction: 0xf8ddd1a1 │ │ │ │ @ instruction: 0x462b9030 │ │ │ │ ldrsbhi pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ ldcls 14, cr9, [r4, #-76] @ 0xffffffb4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ bls 0x3352fc │ │ │ │ - strbvc pc, [ip], -r2, asr #12 @ │ │ │ │ + ldrbtvc pc, [ip], -r2, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf5029509 │ │ │ │ @ instruction: 0x4625593c │ │ │ │ and r4, sl, ip, lsl r6 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0e49704 │ │ │ │ - @ instruction: 0xf1b8ffe5 │ │ │ │ + @ instruction: 0xf1b8fffd │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ @ instruction: 0xf50980ab │ │ │ │ @ instruction: 0xed997980 │ │ │ │ strbmi r7, [r2], -r0, lsl #22 │ │ │ │ blge 0x13b4d8 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svceq 0x0001f018 │ │ │ │ blge 0xbb4b4 │ │ │ │ blvc 0x13c3b8 │ │ │ │ strls sp, [r4], #-486 @ 0xfffffe1a │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffccf0e4 │ │ │ │ + @ instruction: 0xffe4f0e4 │ │ │ │ blcs 0xfad38 │ │ │ │ @ instruction: 0xf64ad824 │ │ │ │ @ instruction: 0xf6ca22ab │ │ │ │ blx 0x10984a │ │ │ │ @ instruction: 0xf10cfc0b │ │ │ │ @ instruction: 0xf1bc3caa │ │ │ │ svclt 0x002c3f55 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ svclt 0x0000e774 │ │ │ │ - eorseq r5, r4, ip, ror #27 │ │ │ │ + eorseq r5, r4, ip, lsl lr │ │ │ │ adccs pc, fp, #77594624 @ 0x4a00000 │ │ │ │ adccs pc, sl, #211812352 @ 0xca00000 │ │ │ │ @ instruction: 0x2c0bfba2 │ │ │ │ b 0x14495e4 │ │ │ │ blx 0x104042 │ │ │ │ @ instruction: 0xf1acbc1c │ │ │ │ blx 0xfef83dec │ │ │ │ @@ -115405,73 +115405,73 @@ │ │ │ │ @ instruction: 0xe75f1c5c │ │ │ │ ble 0x38818c │ │ │ │ bleq 0xfd214 │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bb465a │ │ │ │ subsle r0, r8, r0, lsl pc │ │ │ │ @ instruction: 0x46209911 │ │ │ │ - @ instruction: 0xff96f0e4 │ │ │ │ + @ instruction: 0xffaef0e4 │ │ │ │ @ instruction: 0xf8dde744 │ │ │ │ strb ip, [sp, -r8, asr #32] │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ @ instruction: 0xf0e4012f │ │ │ │ - blls 0x3c0c40 │ │ │ │ + blls 0x3c0ca0 │ │ │ │ ble 0xffd0817c │ │ │ │ ldrvs lr, [r3, #-2525] @ 0xfffff623 │ │ │ │ blls 0x312884 │ │ │ │ @ instruction: 0xf64046b0 │ │ │ │ - vmov.i32 , #67108864 @ 0x04000000 │ │ │ │ + vsubhn.i16 d23, q8, q2 │ │ │ │ @ instruction: 0xf5030630 │ │ │ │ @ instruction: 0xf642533c │ │ │ │ - vmla.i d23, d0, d0[5] │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ bl 0x140ef4 │ │ │ │ strls r1, [fp, #-2825] @ 0xfffff4f7 │ │ │ │ stmdbls r9, {r0, r3, ip, pc} │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ - @ instruction: 0xff70f0e4 │ │ │ │ + @ instruction: 0xff88f0e4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf642db22 │ │ │ │ - vmull.s , d0, d0[7] │ │ │ │ + @ instruction: 0xf2c07a9c │ │ │ │ ldrbmi r0, [sp], -pc, lsr #20 │ │ │ │ and r4, r6, pc, asr #12 │ │ │ │ ldccc 15, cr3, [r0, #-4] │ │ │ │ stc 6, cr9, [sp, #8] │ │ │ │ @ instruction: 0xf0e47b00 │ │ │ │ - ldmib r5, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r5, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r2, [r1], -r2, lsl #6 │ │ │ │ ldc 6, cr4, [r5, #128] @ 0x80 │ │ │ │ svccs 0x00007b00 │ │ │ │ vand , , q8 │ │ │ │ - vmla.f d23, d0, d0[3] │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ stc 1, cr0, [sp, #204] @ 0xcc │ │ │ │ tstls r2, r0, lsl #22 │ │ │ │ - msrvc (UNDEF: 108), r2 │ │ │ │ + orrsvc pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff4af0e4 │ │ │ │ + @ instruction: 0xff62f0e4 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ blvc 0xfe0be2c8 │ │ │ │ svceq 0x0020f1b8 │ │ │ │ stcls 1, cr13, [fp, #-820] @ 0xfffffccc │ │ │ │ strtmi lr, [r0], -r9, asr #10 │ │ │ │ - teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 96), r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmib sp, {r0, r3, r5, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e46513 │ │ │ │ - @ instruction: 0xe7b0ff37 │ │ │ │ + ldr pc, [r0, pc, asr #30]! │ │ │ │ stcls 6, cr4, [r9, #-176] @ 0xffffff50 │ │ │ │ @ instruction: 0xf04fe53b │ │ │ │ ldrb r0, [r1], -r3, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd80d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - @ instruction: 0xff60f1be │ │ │ │ + @ instruction: 0xff78f1be │ │ │ │ stccc 5, cr15, [r8], #16 │ │ │ │ bls 0xa72f0 │ │ │ │ @ instruction: 0xf8dc6001 │ │ │ │ subvs r3, r2, r4, lsr #17 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50460da │ │ │ │ @@ -115485,15 +115485,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd8128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - @ instruction: 0xff34f1be │ │ │ │ + @ instruction: 0xff4cf1be │ │ │ │ stccc 5, cr15, [r8], #16 │ │ │ │ bls 0xa7348 │ │ │ │ @ instruction: 0xf8dc6001 │ │ │ │ subvs r3, r2, r8, lsr #17 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50460da │ │ │ │ @@ -115506,23 +115506,23 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf645b087 │ │ │ │ - vabal.s8 q9, d16, d0 │ │ │ │ + vshl.s64 d18, d16, #0 │ │ │ │ @ instruction: 0x460c0534 │ │ │ │ rscsvc pc, r4, #20971520 @ 0x1400000 │ │ │ │ andls r2, r0, #1811939328 @ 0x6c000000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf998f0c3 │ │ │ │ + @ instruction: 0xf9b0f0c3 │ │ │ │ adccc pc, sl, #0, 10 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmib r2, {r1, sl, fp, sp}^ │ │ │ │ b 0x1450078 │ │ │ │ b 0x145db10 │ │ │ │ b 0x111de14 │ │ │ │ b 0x11418fc │ │ │ │ @@ -115642,33 +115642,33 @@ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00a43f0 │ │ │ │ @ instruction: 0xf8d1b959 │ │ │ │ @ instruction: 0xf8d125d0 │ │ │ │ vst3. {d28,d30,d32}, [r2 :64], r4 │ │ │ │ ldr r7, [lr, r0, lsl #5]! │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf505012f │ │ │ │ andls r7, r0, r2, ror r3 │ │ │ │ rsbcs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf91ef1cd │ │ │ │ - @ instruction: 0x41b4f642 │ │ │ │ + @ instruction: 0xf936f1cd │ │ │ │ + mvnmi pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subeq pc, r4, r3, asr #4 │ │ │ │ + rsbseq pc, r4, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ msrvc SPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ subscs pc, r7, #64, 4 │ │ │ │ - cdp2 2, 12, cr15, cr12, cr4, {0} │ │ │ │ - @ instruction: 0x41b4f642 │ │ │ │ + cdp2 2, 14, cr15, cr4, cr4, {0} │ │ │ │ + mvnmi pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subseq pc, r0, r3, asr #4 │ │ │ │ + addeq pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ msrvc SPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ subscs pc, sl, #64, 4 │ │ │ │ - cdp2 2, 11, cr15, cr14, cr4, {0} │ │ │ │ + cdp2 2, 13, cr15, cr6, cr4, {0} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andmi r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebd8414 │ │ │ │ @@ -115804,15 +115804,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebd862c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1fa0ff8 │ │ │ │ - b 0x110014c │ │ │ │ + b 0x11001ac │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ adccc pc, fp, r0, lsl #10 │ │ │ │ rscsvc pc, r8, r0, lsl #10 │ │ │ │ tsteq r2, r0, asr r9 │ │ │ │ @@ -115825,15 +115825,15 @@ │ │ │ │ @ instruction: 0xf6c31cff │ │ │ │ @ instruction: 0x21003c9a │ │ │ │ teqcs r8, #208, 18 @ 0x340000 │ │ │ │ @ instruction: 0x41994594 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ tstge r6, r4, lsl #6 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - mcr2 1, 2, pc, cr0, cr10, {7} @ │ │ │ │ + mrc2 1, 2, pc, cr8, cr10, {7} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe733ca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -115864,56 +115864,56 @@ │ │ │ │ @ instruction: 0xf8d3d004 │ │ │ │ @ instruction: 0xf0122084 │ │ │ │ andsle r0, r8, pc, lsl #4 │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ stc2 0, cr15, [r2] │ │ │ │ tstlt r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf0e34628 │ │ │ │ - ldrb pc, [r3, r1, lsl #31] @ │ │ │ │ + bfi pc, r9, (invalid: 31:19) @ │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ stc2l 0, cr15, [r2], {0} │ │ │ │ stmdbcs r0, {r8, fp, ip, pc} │ │ │ │ @ instruction: 0x4669d1f4 │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ stmdbls r0, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r5, r0, lsl #18 │ │ │ │ strtmi lr, [r0], -ip, ror #15 │ │ │ │ movwpl pc, #34383 @ 0x864f @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - cmppeq ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orreq pc, ip, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xfec3d86c │ │ │ │ + blx 0xff23d86c │ │ │ │ vaba.s q7, , q5 │ │ │ │ - svclt 0x0000fcd7 │ │ │ │ + svclt 0x0000fcf7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ svcmi 0x0034b08d │ │ │ │ ldmdbmi r4!, {r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ strls r0, [r0, -pc, lsr #4] │ │ │ │ stmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f910b │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0c2012f │ │ │ │ - @ instruction: 0x4605fe9f │ │ │ │ + @ instruction: 0x4605feb7 │ │ │ │ strtcc pc, [r8], #1285 @ 0x505 │ │ │ │ @ instruction: 0xf0c24630 │ │ │ │ - tstpcs fp, #804 @ p-variant is OBSOLETE @ 0x324 │ │ │ │ + tstpcs fp, #900 @ p-variant is OBSOLETE @ 0x384 │ │ │ │ eoreq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0c2022f │ │ │ │ - movwcs pc, #3867 @ 0xf1b @ │ │ │ │ + movwcs pc, #3891 @ 0xf33 @ │ │ │ │ @ instruction: 0xf894930a │ │ │ │ blcs 0x8ef28 │ │ │ │ rsbhi pc, r7, #64 @ 0x40 │ │ │ │ strcc pc, [ip, r5, lsl #10]! │ │ │ │ ldmib r7, {r0, r7, r9, sl, lr}^ │ │ │ │ tstmi r3, #56, 4 @ 0x80000003 │ │ │ │ @ instruction: 0xf505d111 │ │ │ │ @@ -115925,28 +115925,28 @@ │ │ │ │ subhi pc, r5, #64 @ 0x40 │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmdbge sl, {r3, r4, r5, r8, r9, sp} │ │ │ │ @ instruction: 0xf7904630 │ │ │ │ stmdbls sl, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4640b1f1 │ │ │ │ - @ instruction: 0xff06f0e3 │ │ │ │ + @ instruction: 0xff1ef0e3 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrshi pc, r0, #64 @ 0x40 │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ blcc 0xfe733e48 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r4, r8, ror #24 │ │ │ │ + mlaseq r4, r8, ip, r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ strtmi sl, [r8], -sl, lsl #18 │ │ │ │ @ instruction: 0xff24f7ff │ │ │ │ stmdbcs r0, {r1, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf505d1d9 │ │ │ │ @ instruction: 0xf50532ab │ │ │ │ strmi r3, [sl], sl, lsr #3 │ │ │ │ @@ -116146,48 +116146,48 @@ │ │ │ │ msrhi CPSR_fs, r0 │ │ │ │ teqle r8, r0, lsr #19 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ ldrmi r8, [r0], -r5, asr #3 │ │ │ │ tstcs r4, r3, lsl #4 │ │ │ │ @ instruction: 0xf140015a │ │ │ │ @ instruction: 0xf1be81ac │ │ │ │ - @ instruction: 0x2104fa9d │ │ │ │ + @ instruction: 0x2104fab5 │ │ │ │ ldrbeq pc, [r4], #2244 @ 0x8c4 @ │ │ │ │ @ instruction: 0xf1be9803 │ │ │ │ - @ instruction: 0xf8c4fa97 │ │ │ │ + @ instruction: 0xf8c4faaf │ │ │ │ @ instruction: 0xf8da04dc │ │ │ │ @ instruction: 0x071b30bc │ │ │ │ @ instruction: 0x81adf140 │ │ │ │ stmdals r3, {r2, r8, sp} │ │ │ │ - blx 0xfe3be0a8 │ │ │ │ + blx 0xfe9be0a8 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ stmdals r3, {r3, r4, r6, r7, sl} │ │ │ │ - blx 0xfe23e0b4 │ │ │ │ + blx 0xfe83e0b4 │ │ │ │ @ instruction: 0x2610f8d4 │ │ │ │ strbteq pc, [r0], #2244 @ 0x8c4 @ │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ strhlt r8, [r2, #-16]! │ │ │ │ tstcs r4, r0, lsl r6 │ │ │ │ - blx 0x1f3e0cc │ │ │ │ + blx 0xfe53e0cc │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0xf8d404e4 │ │ │ │ @ instruction: 0xf1be0610 │ │ │ │ - @ instruction: 0xf8c4fa73 │ │ │ │ + @ instruction: 0xf8c4fa8b │ │ │ │ ldmib sl, {r3, r5, r6, r7, sl}^ │ │ │ │ @ instruction: 0xf01c3c2e │ │ │ │ andsle r0, r4, r8, lsl #30 │ │ │ │ @ instruction: 0x2614f8d4 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ cmnlt r2, r3, ror #2 │ │ │ │ ldrmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf1be9203 │ │ │ │ - tstpcs r4, r1, ror #20 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, r9, ror sl @ p-variant is OBSOLETE │ │ │ │ streq pc, [r0, #-2244] @ 0xfffff73c │ │ │ │ @ instruction: 0xf1be9803 │ │ │ │ - @ instruction: 0xf8c4fa5b │ │ │ │ + @ instruction: 0xf8c4fa73 │ │ │ │ ldmib sl, {r2, r8, sl}^ │ │ │ │ blcs 0x90ad4 │ │ │ │ svclt 0x00be4628 │ │ │ │ adcscc pc, r8, sl, asr #17 │ │ │ │ movweq pc, #16460 @ 0x404c @ │ │ │ │ adcscc pc, ip, sl, asr #17 │ │ │ │ blx 0xfe83da4c │ │ │ │ @@ -116218,31 +116218,31 @@ │ │ │ │ ldrtmi sl, [r0], -sl, lsl #18 │ │ │ │ teqcs r8, #3260416 @ 0x31c000 │ │ │ │ blx 0xff5bf8de │ │ │ │ stmdbcs r0, {r1, r3, r8, fp, ip, pc} │ │ │ │ ldcge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf507e5d6 │ │ │ │ strbmi r7, [r0], -r3, lsl #6 │ │ │ │ - rsbeq pc, r0, #805306372 @ 0x30000004 │ │ │ │ + addseq pc, r0, #805306372 @ 0x30000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0x41b4f642 │ │ │ │ + mvnmi pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf0e372c4 │ │ │ │ - str pc, [r9, #2823]! @ 0xb07 │ │ │ │ + str pc, [r9, #2847]! @ 0xb1f │ │ │ │ @ instruction: 0x2603f894 │ │ │ │ @ instruction: 0xf43f428a │ │ │ │ blmi 0xfef2d244 │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vrshr.s64 d16, d8, #64 │ │ │ │ + vmlal.s q8, d16, d0[2] │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ eorseq pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xffd3de7c │ │ │ │ + blx 0x33de7e │ │ │ │ bls 0x1bb144 │ │ │ │ cmple lr, r0, lsl #20 │ │ │ │ @ instruction: 0x2660f8d4 │ │ │ │ @ instruction: 0xf8d49208 │ │ │ │ @ instruction: 0xf4132768 │ │ │ │ @ instruction: 0xf4227f00 │ │ │ │ @ instruction: 0xf8d40e70 │ │ │ │ @@ -116270,20 +116270,20 @@ │ │ │ │ @ instruction: 0xf8d42664 │ │ │ │ @ instruction: 0xf0222668 │ │ │ │ @ instruction: 0xf8c402f0 │ │ │ │ stmdbcs r0, {r3, r5, r6, r9, sl, sp} │ │ │ │ mrcge 4, 0, APSR_nzcv, cr13, cr15, {3} │ │ │ │ blmi 0xfe4fb234 │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vmlal.s q8, d16, d0[3] │ │ │ │ + vrshr.s64 q8, q14, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ subeq pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe8bdf20 │ │ │ │ + blx 0xfeebdf20 │ │ │ │ vmls.f q15, , d2[0] │ │ │ │ ldrb r2, [ip, #3648]! @ 0xe40 │ │ │ │ rsbsvs pc, pc, #34 @ 0x22 │ │ │ │ @ instruction: 0xf0229808 │ │ │ │ @ instruction: 0xf8c402ff │ │ │ │ @ instruction: 0xf8d42664 │ │ │ │ @ instruction: 0xf0222668 │ │ │ │ @@ -116320,26 +116320,26 @@ │ │ │ │ stmdbcs r0, {r0, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf01ce66d │ │ │ │ @ instruction: 0xf43f0f02 │ │ │ │ @ instruction: 0x4628ae31 │ │ │ │ cdp2 0, 5, cr15, cr6, cr1, {0} │ │ │ │ @ instruction: 0xf1be2010 │ │ │ │ - movwcs pc, #2223 @ 0x8af @ │ │ │ │ + movwcs pc, #2247 @ 0x8c7 @ │ │ │ │ @ instruction: 0xf6436043 │ │ │ │ vbic.i32 q10, #256 @ 0x00000100 │ │ │ │ andvs r0, r3, r8, lsl #6 │ │ │ │ stmiacc r4!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf10760da │ │ │ │ @ instruction: 0xf8c403a4 │ │ │ │ sbcvs r0, r3, r4, lsr #17 │ │ │ │ @ instruction: 0xf1be2010 │ │ │ │ - movwcs pc, #2201 @ 0x899 @ │ │ │ │ + movwcs pc, #2225 @ 0x8b1 @ │ │ │ │ @ instruction: 0xf6436043 │ │ │ │ vqdmlal.s q10, d16, d1[1] │ │ │ │ andvs r0, r3, r8, lsl #6 │ │ │ │ stmiacc r8!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf8c460da │ │ │ │ @@ -116352,158 +116352,158 @@ │ │ │ │ @ instruction: 0xf8d41664 │ │ │ │ @ instruction: 0xf0211668 │ │ │ │ @ instruction: 0xf8c4010f │ │ │ │ stmdbls r4, {r3, r5, r6, r9, sl, ip} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ sbfx sl, r0, #26, #19 │ │ │ │ @ instruction: 0x46404b3e │ │ │ │ - ldrbtne pc, [r0], #579 @ 0x243 @ │ │ │ │ + strtcs pc, [r0], #-579 @ 0xfffffdbd │ │ │ │ strteq pc, [pc], #-704 @ 0x81ccc │ │ │ │ - @ instruction: 0x41b4f642 │ │ │ │ + mvnmi pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andmi lr, r0, #3358720 @ 0x334000 │ │ │ │ adcsne pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9faf0e3 │ │ │ │ + blx 0x53e06c │ │ │ │ @ instruction: 0xf1bee49c │ │ │ │ - strdcs pc, [r4, -r1] │ │ │ │ + tstpcs r4, r9, lsl #18 @ p-variant is OBSOLETE │ │ │ │ strbeq pc, [r0], #2244 @ 0x8c4 @ │ │ │ │ @ instruction: 0xf1be9803 │ │ │ │ - smlattcs r4, fp, r8, pc @ │ │ │ │ + tstpcs r4, r3, lsl #18 @ p-variant is OBSOLETE │ │ │ │ strbeq pc, [r4], #2244 @ 0x8c4 @ │ │ │ │ @ instruction: 0xf1be9803 │ │ │ │ - @ instruction: 0xf8c4f8e5 │ │ │ │ + @ instruction: 0xf8c4f8fd │ │ │ │ @ instruction: 0xf8d404c8 │ │ │ │ @ instruction: 0xe65d2610 │ │ │ │ strbmi r4, [r0], -ip, lsr #22 │ │ │ │ - strtne pc, [ip], #579 @ 0x243 │ │ │ │ + ldrbne pc, [ip], #579 @ 0x243 @ │ │ │ │ strteq pc, [pc], #-704 @ 0x81d14 │ │ │ │ - @ instruction: 0x41b4f642 │ │ │ │ + mvnmi pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andmi lr, r0, #3358720 @ 0x334000 │ │ │ │ addne pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9d6f0e3 │ │ │ │ + @ instruction: 0xf9eef0e3 │ │ │ │ blmi 0x9baf0c │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vmls.i d17, d16, d0[3] │ │ │ │ + @ instruction: 0xf2c014fc │ │ │ │ @ instruction: 0xf642042f │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6404200 │ │ │ │ @ instruction: 0xf0e312a3 │ │ │ │ - strbt pc, [r7], #-2501 @ 0xfffff63b @ │ │ │ │ - @ instruction: 0xf8e0f239 │ │ │ │ - @ instruction: 0x41b4f642 │ │ │ │ + strbt pc, [r7], #-2525 @ 0xfffff623 @ │ │ │ │ + @ instruction: 0xf900f239 │ │ │ │ + mvnmi pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andne pc, r0, r3, asr #4 │ │ │ │ + eorsne pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b17 │ │ │ │ vqsub.s8 q0, q10, q2 │ │ │ │ - @ instruction: 0xf642f905 │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ + @ instruction: 0xf642f91d │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blmi 0x4c1e38 │ │ │ │ subne pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8f8f204 │ │ │ │ - @ instruction: 0x41b4f642 │ │ │ │ + @ instruction: 0xf910f204 │ │ │ │ + mvnmi pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorscs pc, r0, r3, asr #4 │ │ │ │ + rsbcs pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b0a │ │ │ │ vhsub.s8 d2, d4, d10 │ │ │ │ - @ instruction: 0xf642f8eb │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ + @ instruction: 0xf642f903 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 q9, d0, d12 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ blmi 0x181e6c │ │ │ │ andcs pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8def204 │ │ │ │ + @ instruction: 0xf8f6f204 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - eorseq r5, r4, r4, ror lr │ │ │ │ - eorseq r5, r4, r8, lsl #29 │ │ │ │ + eorseq r5, r4, r4, lsr #29 │ │ │ │ + ldrhteq r5, [r4], -r8 │ │ │ │ @ instruction: 0x03b9aca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd8fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, asr #31 │ │ │ │ blmi 0x86e018 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ vcgt.s32 d0, d7, d0 │ │ │ │ - stmiavs r3!, {r1, r3, r6, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r1, r5, r6, r9, sl, fp, sp, lr, pc}^ │ │ │ │ subspl pc, r5, pc, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ blcs 0x9be84 │ │ │ │ strmi fp, [r3], -r8, lsl #30 │ │ │ │ - adcmi pc, r8, r2, asr #12 │ │ │ │ + sbcsmi pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6429309 │ │ │ │ - vrshr.s64 d20, d12, #64 │ │ │ │ + vmlal.s q10, d16, d0[3] │ │ │ │ strls r0, [fp], #-559 @ 0xfffffdd1 │ │ │ │ @ instruction: 0xf64f9201 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ andls r0, r4, #1879048192 @ 0x70000000 │ │ │ │ - @ instruction: 0xf88ef1c5 │ │ │ │ + @ instruction: 0xf8a6f1c5 │ │ │ │ strbtmi r9, [r8], -r0 │ │ │ │ - @ instruction: 0xf864f0c2 │ │ │ │ + @ instruction: 0xf87cf0c2 │ │ │ │ @ instruction: 0xf1be9800 │ │ │ │ - blmi 0x2ffe3c │ │ │ │ + blmi 0x2ffe9c │ │ │ │ blls 0x3dbea4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf85af239 │ │ │ │ + @ instruction: 0xf87af239 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd9068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vrsra.s64 d22, d12, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[3] │ │ │ │ vcge.s8 d16, d3, d20 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ andcs r0, sl, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1cc9000 │ │ │ │ - svclt 0x0000fab9 │ │ │ │ + svclt 0x0000fad1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd9094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ blmi 0x102364 │ │ │ │ andls r2, r0, pc, lsl #4 │ │ │ │ - blx 0xfea3e5e0 │ │ │ │ - ldrhteq r5, [r4], -r4 │ │ │ │ + blx 0xff03e5e0 │ │ │ │ + eorseq r5, r4, r4, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd90bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ blmi 0x10238c │ │ │ │ andls r2, r0, r4, lsl r2 │ │ │ │ - blx 0xfe53e608 │ │ │ │ - eorseq r5, r4, ip, asr #29 │ │ │ │ + blx 0xfeb3e608 │ │ │ │ + ldrshteq r5, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd90e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ blmi 0x1023b4 │ │ │ │ andls r2, r0, r9, lsl r2 │ │ │ │ - blx 0x203e630 │ │ │ │ - eorseq r5, r4, r4, ror #29 │ │ │ │ + blx 0xfe63e630 │ │ │ │ + eorseq r5, r4, r4, lsl pc │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, r8, r0, lsl #10 │ │ │ │ @@ -116549,15 +116549,15 @@ │ │ │ │ b 0x15c02cc │ │ │ │ vtst.8 d29, d14, d7 │ │ │ │ vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf64f2296 │ │ │ │ @ instruction: 0xf8327cff │ │ │ │ strbmi r1, [r1, #-17]! @ 0xffffffef │ │ │ │ @ instruction: 0xf645d00d │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x1028b0 │ │ │ │ movwls r1, #4609 @ 0x1201 │ │ │ │ @ instruction: 0x47906892 │ │ │ │ @ instruction: 0xf5039b01 │ │ │ │ stmdb r3, {r1, r2, r4, r8, r9, sp, lr}^ │ │ │ │ andlt r0, r3, r2, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -116629,21 +116629,21 @@ │ │ │ │ andle r4, sl, #805306377 @ 0x30000009 │ │ │ │ orrvc pc, r6, #12582912 @ 0xc00000 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d3, d8 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 q9, q14, #64 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ blmi 0x1021e4 │ │ │ │ rsbsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff22f203 │ │ │ │ - eorseq r5, r4, r0, asr #30 │ │ │ │ + @ instruction: 0xff3af203 │ │ │ │ + eorseq r5, r4, r0, ror pc │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00004770 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, sl, r0, lsl #10 │ │ │ │ tstpeq pc, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ @@ -116693,15 +116693,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310e54 │ │ │ │ @ instruction: 0xf645d80c │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x102af0 │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stmdaeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -116716,15 +116716,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42d │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310eb0 │ │ │ │ @ instruction: 0xf645d80b │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x102b4c │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf8d0b9a3 │ │ │ │ ldrbeq r3, [fp, r8, lsl #9] │ │ │ │ @ instruction: 0xf8d0d524 │ │ │ │ @ instruction: 0xf0000848 │ │ │ │ stmdacs r0, {r6} │ │ │ │ @@ -116752,15 +116752,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42d │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310f40 │ │ │ │ @ instruction: 0xf645d80b │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x102bdc │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf8d0b9a3 │ │ │ │ ldrbeq r3, [fp, r8, lsl #9] │ │ │ │ @ instruction: 0xf8d0d524 │ │ │ │ @ instruction: 0xf0000848 │ │ │ │ stmdacs r0, {r6} │ │ │ │ @@ -116810,15 +116810,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ mulmi sl, r8, r4 │ │ │ │ ldrne pc, [ip], #2256 @ 0x8d0 │ │ │ │ tstmi sl, #11 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stclt 0, cr15, [ip, #-764]! @ 0xfffffd04 │ │ │ │ + stcllt 0, cr15, [r4, #-764] @ 0xfffffd04 │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ cmncc r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185c8c │ │ │ │ @@ -116842,15 +116842,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, sl, r0, lsl #9 │ │ │ │ strne pc, [r4], #2256 @ 0x8d0 │ │ │ │ tstmi sl, #11 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stcllt 0, cr15, [ip], #764 @ 0x2fc │ │ │ │ + stclt 0, cr15, [r4, #-764] @ 0xfffffd04 │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ cmncc r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185d0c │ │ │ │ @@ -116875,15 +116875,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, fp, r0, lsl #9 │ │ │ │ strne pc, [r4], #2256 @ 0x8d0 │ │ │ │ tstmi r3, #10 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stclt 0, cr15, [sl], #764 @ 0x2fc │ │ │ │ + stcllt 0, cr15, [r2], {191} @ 0xbf │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ cmncc r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185d90 │ │ │ │ @@ -116908,27 +116908,27 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ mulmi fp, r8, r4 │ │ │ │ ldrne pc, [ip], #2256 @ 0x8d0 │ │ │ │ tstmi r3, #10 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stcllt 0, cr15, [r8], #-764 @ 0xfffffd04 │ │ │ │ + stclt 0, cr15, [r0], {191} @ 0xbf │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ cmpeq fp, r0, asr #2 │ │ │ │ stmdbcs r0, {r2, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d158 │ │ │ │ blcs 0x8eac4 │ │ │ │ @ instruction: 0xf8d0d177 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ blcc 0x48321c │ │ │ │ stmdale r2!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - stcvc 6, cr15, [r0], {69} @ 0x45 │ │ │ │ + ldcvc 6, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb6b │ │ │ │ vraddhn.i16 d19, , q4 │ │ │ │ @ instruction: 0xf0830340 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ @@ -116950,15 +116950,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0bbb3 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r6!, {r1, r3, r8, fp, sp}^ │ │ │ │ - movwvc pc, #1605 @ 0x645 @ │ │ │ │ + teqpvc r0, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ blcs 0x9db98 │ │ │ │ blcs 0x176994 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -116999,15 +116999,15 @@ │ │ │ │ cmnle ip, r0, lsl #24 │ │ │ │ ldrdmi pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ ldceq 0, cr15, [pc], {4} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ @ instruction: 0xf04fbf8f │ │ │ │ @ instruction: 0xf6450c01 │ │ │ │ - vaddhn.i16 d23, q0, q0 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x1837b8 │ │ │ │ svclt 0x0098048c │ │ │ │ ldrsbgt pc, [r4], #-132 @ 0xffffff7c @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ subsle r2, ip, r0, lsl #22 │ │ │ │ strvc pc, [r0], #962 @ 0x3c2 │ │ │ │ rsble r2, pc, r0, lsl #24 │ │ │ │ @@ -117134,15 +117134,15 @@ │ │ │ │ blcs 0xf91224 │ │ │ │ vtst.8 , q7, │ │ │ │ vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf8322296 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0xf645d04f │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x1435d4 │ │ │ │ ldmvs fp, {r1, r8, r9, ip} │ │ │ │ @ instruction: 0x46054798 │ │ │ │ ldrtmi r4, [r0], -r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ @ instruction: 0xf504fec9 │ │ │ │ stmdacs r0, {r1, r2, r4, r8, r9, sp, lr} │ │ │ │ @@ -117202,15 +117202,15 @@ │ │ │ │ andle r0, r9, r1, lsl #2 │ │ │ │ ldrne pc, [r8], #2262 @ 0x8d6 │ │ │ │ @ instruction: 0xf8d6400a │ │ │ │ mulmi pc, ip, r4 @ │ │ │ │ svclt 0x0014433a │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf0bf9303 │ │ │ │ - blls 0x181284 │ │ │ │ + blls 0x1812e4 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebd9c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf89d0fe8 │ │ │ │ @ instruction: 0x46076018 │ │ │ │ @ instruction: 0x46314615 │ │ │ │ @@ -117221,15 +117221,15 @@ │ │ │ │ blcs 0xfb6aa0 │ │ │ │ vtst.8 d29, d14, d26 │ │ │ │ vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf8322296 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0xf645d030 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x143730 │ │ │ │ ldrtmi r1, [r8], -r2, lsl #6 │ │ │ │ @ instruction: 0x4798689b │ │ │ │ ldmdbeq r8, {r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdbne ip, {r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrmi pc, [r8, #-879] @ 0xfffffc91 │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ @@ -117293,21 +117293,21 @@ │ │ │ │ @ instruction: 0xf8c60205 │ │ │ │ andlt r2, r3, ip, asr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 q9, q14, #64 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ blmi 0x102c44 │ │ │ │ rsbsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9f2f203 │ │ │ │ - eorseq r5, r4, r0, lsl #31 │ │ │ │ + blx 0x33f39c │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd9d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ @ instruction: 0xf890339a │ │ │ │ cmncc r0, #144, 8 @ 0x90000000 │ │ │ │ @ instruction: 0xf001b083 │ │ │ │ @@ -117505,15 +117505,15 @@ │ │ │ │ bcs 0xb8314 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ blcs 0x8f3e8 │ │ │ │ @ instruction: 0xf8d0d164 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ blcc 0x483b40 │ │ │ │ ldmdale r8, {r1, r3, r8, r9, fp, sp} │ │ │ │ - tstpvc r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldmdblt fp, {r0, r1, r3, r6, r8, sl, fp, sp, lr}^ │ │ │ │ strne pc, [r8], #2256 @ 0x8d0 │ │ │ │ strle r0, [r7, #-1801] @ 0xfffff8f7 │ │ │ │ bllt 0xfeb3af64 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @@ -117523,15 +117523,15 @@ │ │ │ │ bcs 0x311738 │ │ │ │ @ instruction: 0xf8d0d90a │ │ │ │ @ instruction: 0xf0000848 │ │ │ │ stmdacs r0, {r6} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - movwvc pc, #1605 @ 0x645 @ │ │ │ │ + teqpvc r0, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ tstlt sl, #5760 @ 0x1680 │ │ │ │ mvnle r2, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -117568,15 +117568,15 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d155 │ │ │ │ blcs 0x8f4e4 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ blcc 0x483c3c │ │ │ │ ldmdale pc, {r1, r3, r8, r9, fp, sp} @ │ │ │ │ - stcvc 6, cr15, [r0], {69} @ 0x45 │ │ │ │ + ldcvc 6, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb53 │ │ │ │ vraddhn.i16 d28, q14, q4 │ │ │ │ b 0x5062e0 │ │ │ │ eorle r0, r3, ip, lsl #30 │ │ │ │ @@ -117597,15 +117597,15 @@ │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf890d1e1 │ │ │ │ bllt 0xfe94f558 │ │ │ │ ldrdne pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ @ instruction: 0xf645d8e6 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x143d10 │ │ │ │ ldclvs 3, cr0, [r9, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r9, r0, lsl #18 │ │ │ │ bicsle r2, fp, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117640,15 +117640,15 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d155 │ │ │ │ blcs 0x8f604 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ blcc 0x483d5c │ │ │ │ ldmdale pc, {r1, r3, r8, r9, fp, sp} @ │ │ │ │ - stcvc 6, cr15, [r0], {69} @ 0x45 │ │ │ │ + ldcvc 6, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb53 │ │ │ │ vraddhn.i16 d28, q14, q4 │ │ │ │ b 0x506300 │ │ │ │ eorle r0, r3, ip, lsl #30 │ │ │ │ @@ -117669,15 +117669,15 @@ │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf890d1e1 │ │ │ │ bllt 0xfe94f678 │ │ │ │ ldrdne pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ @ instruction: 0xf645d8e6 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x143e30 │ │ │ │ ldclvs 3, cr0, [r9, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r9, r0, lsl #18 │ │ │ │ bicsle r2, fp, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117715,15 +117715,15 @@ │ │ │ │ ldmdavs r2, {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdbcs r0, {r9} │ │ │ │ andcs sp, r1, r1, rrx │ │ │ │ movwcs sl, #2306 @ 0x902 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ - cdp2 2, 7, cr15, cr6, cr13, {1} │ │ │ │ + cdp2 2, 9, cr15, cr6, cr13, {1} │ │ │ │ @ instruction: 0xf44f9c02 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ bls 0x150088 │ │ │ │ strmi pc, [r3], -r4, lsr #23 │ │ │ │ strvs pc, [r2], -r3, lsl #22 │ │ │ │ stmiane r4!, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ strbtvc lr, [r3], r6, asr #22 │ │ │ │ @@ -117763,15 +117763,15 @@ │ │ │ │ andlt sp, r9, r2, asr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdage r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - @ instruction: 0xffacf229 │ │ │ │ + @ instruction: 0xffccf229 │ │ │ │ @ instruction: 0x2604e9dd │ │ │ │ submi pc, sl, pc, asr #8 │ │ │ │ addscc pc, sl, r3, asr #13 │ │ │ │ svcls 0x00039c02 │ │ │ │ cmpeq r3, r1, ror r1 │ │ │ │ b 0x10c9d58 │ │ │ │ bl 0x18dba38 │ │ │ │ @@ -117796,17 +117796,17 @@ │ │ │ │ @ instruction: 0xf8d5d00b │ │ │ │ mulmi fp, r8, r4 │ │ │ │ ldrne pc, [ip], #2261 @ 0x8d5 │ │ │ │ @ instruction: 0x0c01ea0c │ │ │ │ movweq lr, #51795 @ 0xca53 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ andls r2, r1, #0, 2 │ │ │ │ - ldc2l 0, cr15, [r8, #-760]! @ 0xfffffd08 │ │ │ │ + ldc2 0, cr15, [r0, #760] @ 0x2f8 │ │ │ │ ldr r9, [lr, r1, lsl #20] │ │ │ │ - ldc2l 2, cr15, [r8, #220] @ 0xdc │ │ │ │ + ldc2l 2, cr15, [r8, #220]! @ 0xdc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebda56c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xff2ef7ff │ │ │ │ @@ -118152,32 +118152,32 @@ │ │ │ │ svclt 0x00080201 │ │ │ │ andle r4, r9, r1, lsl r6 │ │ │ │ ldrcs pc, [r8], #2259 @ 0x8d3 │ │ │ │ @ instruction: 0xf8d34011 │ │ │ │ mulsmi r5, ip, r4 │ │ │ │ svclt 0x0014430d │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ - blx 0xfecbfbe0 │ │ │ │ + blx 0xff2bfbe0 │ │ │ │ svclt 0x0000e7bd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcc pc, [fp, r0, lsl #10]! │ │ │ │ stmdapl r8, {r8, sl, ip, sp, lr, pc} │ │ │ │ mvnscs r2, sl, ror r2 │ │ │ │ rscsne pc, r8, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - strvc pc, [r0], #-1605 @ 0xfffff9bb │ │ │ │ + ldrtvc pc, [r0], #-1605 @ 0xfffff9bb @ │ │ │ │ ldrteq pc, [r4], #-704 @ 0xfffffd40 @ │ │ │ │ ldmibne r8!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ vmax.s32 d2, d6, d0 │ │ │ │ - andcs lr, r0, #11403264 @ 0xae0000 │ │ │ │ + andcs lr, r0, #12976128 @ 0xc60000 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r2, r4, r5, r6, r8, r9, sp}^ │ │ │ │ stmdahi r5!, {r3, r4, r5, r6, r8, r9, sp} │ │ │ │ ldmdale r8!, {r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ strbmi r6, [r0], -r3, ror #16 │ │ │ │ @ instruction: 0xb1d84798 │ │ │ │ andseq pc, pc, #5 │ │ │ │ @@ -118203,21 +118203,21 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrsbne pc, [r8, #135] @ 0x87 @ │ │ │ │ @ instruction: 0xf8d74311 │ │ │ │ @ instruction: 0xf8c721dc │ │ │ │ tstmi sl, #216, 2 @ 0x36 │ │ │ │ bicscs pc, ip, r7, asr #17 │ │ │ │ vabd.s8 q15, , q11 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ blmi 0x103a7c │ │ │ │ vhsub.s8 q1, q9, q6 │ │ │ │ - svclt 0x0000fad7 │ │ │ │ - mlaseq r4, r4, pc, r5 @ │ │ │ │ + svclt 0x0000faef │ │ │ │ + eorseq r5, r4, r4, asr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdabd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ blx 0xfffc19de │ │ │ │ ldrcc pc, [r9, #1286] @ 0x506 │ │ │ │ ldrbvc pc, [r8, #1285]! @ 0x505 @ │ │ │ │ @@ -118367,15 +118367,15 @@ │ │ │ │ movwvs pc, #21765 @ 0x5505 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlabteq r0, r3, r9, lr │ │ │ │ strle r0, [r6, #-1979] @ 0xfffff845 │ │ │ │ sbcseq fp, r2, sl, lsr #2 │ │ │ │ @ instruction: 0xf5052100 │ │ │ │ vhadd.s32 d6, d5, d6 │ │ │ │ - @ instruction: 0xf8d5ef22 │ │ │ │ + @ instruction: 0xf8d5ef3a │ │ │ │ @ instruction: 0xf0073470 │ │ │ │ @ instruction: 0x462807f9 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ @ instruction: 0xf8c5433b │ │ │ │ pop {r4, r5, r6, sl, ip, sp} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ @ instruction: 0xf1b8bedd │ │ │ │ @@ -118446,20 +118446,20 @@ │ │ │ │ svcvs 0x0040f013 │ │ │ │ @ instruction: 0xf003d043 │ │ │ │ @ instruction: 0xf1b36370 │ │ │ │ eorsle r6, lr, r0, ror pc │ │ │ │ strcc pc, [fp, r9, lsl #10]! │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ andsne pc, r7, sp, lsl #4 │ │ │ │ - cdp 2, 8, cr15, cr2, cr5, {1} │ │ │ │ + cdp 2, 9, cr15, cr10, cr5, {1} │ │ │ │ @ instruction: 0x96482610 │ │ │ │ strbtls r2, [r0], -lr, lsl #4 │ │ │ │ tstpne pc, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrsbvs pc, [ip, #135] @ 0x87 @ │ │ │ │ - @ instruction: 0x33acf243 │ │ │ │ + bicscc pc, ip, #805306372 @ 0x30000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstpne r4, sp, lsr #17 @ p-variant is OBSOLETE │ │ │ │ strbmi r9, [r8], -r4, asr #6 │ │ │ │ @ instruction: 0xf8ad2305 │ │ │ │ @ instruction: 0xf88d1174 │ │ │ │ stmdbge r4, {r1, r2, r4, r8, sp}^ │ │ │ │ cmnpcs r6, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ @@ -118471,15 +118471,15 @@ │ │ │ │ @ instruction: 0xf6409661 │ │ │ │ @ instruction: 0x964b467a │ │ │ │ strcs r9, [r4], -r3, ror #12 │ │ │ │ tstpvs r9, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ strbcs pc, [sp], -r2, asr #4 @ │ │ │ │ streq pc, [r8], -r0, asr #5 │ │ │ │ @ instruction: 0x966b9653 │ │ │ │ - ldrtcc pc, [r4], r3, asr #4 @ │ │ │ │ + strbtcc pc, [r4], r3, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf004965c │ │ │ │ @ instruction: 0xf8d5ffe9 │ │ │ │ vmin.s8 d19, d24, d8 │ │ │ │ vmov.i32 d16, #48896 @ 0x0000bf00 │ │ │ │ blx 0x90ca08 │ │ │ │ ldrbeq pc, [r9, r3, lsl #6] @ │ │ │ │ @@ -118504,30 +118504,30 @@ │ │ │ │ @ instruction: 0xf50d4648 │ │ │ │ pop {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf0044ff0 │ │ │ │ @ instruction: 0xf509bd6b │ │ │ │ vst1.32 {d19-d21}, [pc :128], fp │ │ │ │ strdcs r7, [r0, -r0] │ │ │ │ vadd.i32 q5, , q2 │ │ │ │ - @ instruction: 0x27aaee10 │ │ │ │ + strcs lr, [sl, r8, lsr #28]! │ │ │ │ ldrsbpl pc, [r8, #134] @ 0x86 @ │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcs ip, lr, asr #10 │ │ │ │ andcs r9, r6, #427819008 @ 0x19800000 │ │ │ │ ldrdpl pc, [r0, #134]! @ 0x86 │ │ │ │ bleq 0xfffbc │ │ │ │ @ instruction: 0xf04f9500 │ │ │ │ ldrbls r0, [lr, #-2567]! @ 0xfffff5f9 │ │ │ │ andne pc, pc, r0, asr #12 │ │ │ │ ldrsbpl pc, [ip, #134] @ 0x86 @ │ │ │ │ - orrcc pc, r4, #805306372 @ 0x30000004 │ │ │ │ + @ instruction: 0x33b4f243 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ ldrdvs pc, [r4, #134]! @ 0x86 │ │ │ │ vcgt.s8 , , q2 │ │ │ │ - vmull.p8 , d16, d12 │ │ │ │ + @ instruction: 0xf2c03ebc │ │ │ │ @ instruction: 0xf8ad0e2f │ │ │ │ @ instruction: 0xf8ad0114 │ │ │ │ movwcs r0, #20948 @ 0x51d4 │ │ │ │ tstpne r6, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf88d4648 │ │ │ │ stmdbge r4, {r1, r2, r4, r6, r7, r8, ip}^ │ │ │ │ tstpcs r9, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ @@ -118535,41 +118535,41 @@ │ │ │ │ cmnpcs r9, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ strbls r2, [r7, #-512]! @ 0xfffffe00 │ │ │ │ strbcs pc, [sp, #-578] @ 0xfffffdbe @ │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ ldrbls r9, [r3, #-1687] @ 0xfffff969 │ │ │ │ ldrbtmi pc, [sl], -r0, asr #12 @ │ │ │ │ vrshl.s8 , , │ │ │ │ - @ instruction: 0xf2c03898 │ │ │ │ + vmul.i d19, d16, d0[2] │ │ │ │ strbls r0, [fp], -pc, lsr #16 │ │ │ │ ldrbtls r9, [fp], -r3, ror #12 │ │ │ │ @ instruction: 0xf8cd9583 │ │ │ │ @ instruction: 0xf640e170 │ │ │ │ vmull.p8 q10, d0, d9 │ │ │ │ stmib sp, {r0, r1, r9, sl, fp, ip, sp}^ │ │ │ │ stmib sp, {r3, r6, r8, r9, sl, lr, pc}^ │ │ │ │ @ instruction: 0x9761bc5f │ │ │ │ ldrbgt lr, [r8, -sp, asr #19]! │ │ │ │ bicsge pc, r9, sp, lsl #17 │ │ │ │ cmnp r5, sp, asr #17 @ p-variant is OBSOLETE │ │ │ │ mcrls 6, 0, r9, cr0, cr3, {4} │ │ │ │ bicshi pc, r0, sp, asr #17 │ │ │ │ - stmiacc r0!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmcc r0, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf8cd959b │ │ │ │ @ instruction: 0xf04f8230 │ │ │ │ srsia sp, #15 │ │ │ │ @ instruction: 0xf88de235 │ │ │ │ @ instruction: 0xf04f5294 │ │ │ │ @ instruction: 0xf88d0509 │ │ │ │ @ instruction: 0xf88da239 │ │ │ │ ldrbcs r5, [pc, #662]! @ 0x841d6 │ │ │ │ @ instruction: 0xbc8fe9cd │ │ │ │ strmi lr, [r8, #2509]! @ 0x9cd │ │ │ │ - strbcc pc, [r4, #-579] @ 0xfffffdbd @ │ │ │ │ + ldrbcc pc, [r4, #-579]! @ 0xfffffdbd @ │ │ │ │ streq pc, [pc, #-704]! @ 0x83c90 │ │ │ │ strls r9, [r4, #1937]! @ 0x791 │ │ │ │ strbmi pc, [pc, #-1600] @ 0x83918 @ │ │ │ │ strls r9, [fp, #1686]! @ 0x696 │ │ │ │ ldreq pc, [r5, #579]! @ 0x243 │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ vqrshl.s8 d25, d19, d19 │ │ │ │ @@ -118581,26 +118581,26 @@ │ │ │ │ strbt pc, [fp], r1, lsr #30 @ │ │ │ │ stmdbmi r6, {r1, r8, r9, sp} │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xff1af004 │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ svclt 0x0000e6e0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r6, r4, r0, ror #18 │ │ │ │ - eorseq r6, r4, r0, lsr #17 │ │ │ │ + mlaseq r4, r0, r9, r6 │ │ │ │ + ldrsbteq r6, [r4], -r0 │ │ │ │ strtcc pc, [fp], r9, lsl #10 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ vtst.32 d10, d5, d5 │ │ │ │ - tstcs r1, ip, ror #26 │ │ │ │ + smlabbcs r1, r4, sp, lr │ │ │ │ blge 0x83e70c │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstls r7, r8, asr #12 │ │ │ │ andcs r9, r0, #24, 4 @ 0x80000001 │ │ │ │ @ instruction: 0x27ff49b1 │ │ │ │ - teqpcc r8, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + msrcc SPSR_f, #805306372 @ 0x30000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstls r4, #6553600 @ 0x640000 │ │ │ │ movwmi pc, #38464 @ 0x9640 @ │ │ │ │ movwcc pc, #12992 @ 0x32c0 @ │ │ │ │ blge 0x83e710 │ │ │ │ subscc pc, r5, sp, asr #17 │ │ │ │ orrvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @@ -118623,15 +118623,15 @@ │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ stc2 0, cr15, [r0], {4} │ │ │ │ ldmibmi r7, {r0, r1, r2, r4, r8, r9, sp} │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ cdp2 0, 12, cr15, cr4, cr4, {0} │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ adcseq pc, r7, sp, lsl #2 │ │ │ │ - stc 2, cr15, [r0, #-148]! @ 0xffffff6c │ │ │ │ + ldc 2, cr15, [r8, #-148]! @ 0xffffff6c │ │ │ │ movtmi pc, #63040 @ 0xf640 @ │ │ │ │ vcge.s8 d25, d3, d19 │ │ │ │ vrsra.s64 d16, d21, #64 │ │ │ │ teqls fp, #8, 6 @ 0x20000000 │ │ │ │ movtmi pc, #53827 @ 0xd243 @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ vcge.s8 d25, d3, d28 │ │ │ │ @@ -118644,15 +118644,15 @@ │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst2.16 {d23-d26}, [pc], r0 │ │ │ │ teqls r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf88d230d │ │ │ │ @ instruction: 0xf64030b6 │ │ │ │ @ instruction: 0xf8ad130f │ │ │ │ vqadd.s8 d19, d19, d20 │ │ │ │ - vqdmlal.s , d0, d0[1] │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x932c032f │ │ │ │ mcrr2 0, 0, pc, r6, cr4 @ │ │ │ │ @ instruction: 0xf3c36fb3 │ │ │ │ movwls r2, #33732 @ 0x83c4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ strcs r8, [r0], -r7, ror #1 │ │ │ │ addsvc pc, r5, r2, asr #12 │ │ │ │ @@ -118673,40 +118673,40 @@ │ │ │ │ strls r9, [r5, #-777] @ 0xfffffcf7 │ │ │ │ movtcs pc, #53826 @ 0xd242 @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ strvc pc, [r5, #1601] @ 0x641 │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ andsne lr, r1, sp, asr #19 │ │ │ │ vrshl.s8 d25, d12, d3 │ │ │ │ - vmls.f d19, d0, d0[3] │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ ldrls r0, [r3], #-1327 @ 0xfffffad1 │ │ │ │ vrshl.s8 d25, d13, d3 │ │ │ │ - vorr.i32 , #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d8 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, sl}^ │ │ │ │ strls r3, [lr, #-2310] @ 0xfffff6fa │ │ │ │ - strbcc pc, [r8, #-579]! @ 0xfffffdbd @ │ │ │ │ + ldrcc pc, [r8, #579] @ 0x243 │ │ │ │ streq pc, [pc, #-704]! @ 0x83e68 │ │ │ │ andpl lr, pc, #3358720 @ 0x334000 │ │ │ │ stmdals sp, {r0, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff08f1c2 │ │ │ │ + @ instruction: 0xff20f1c2 │ │ │ │ @ instruction: 0x46814631 │ │ │ │ @ instruction: 0xf1c2980e │ │ │ │ - ldrtmi pc, [r1], -r3, lsl #30 @ │ │ │ │ + shadd16mi pc, r1, fp @ │ │ │ │ stmdals pc, {r0, r2, r9, sl, lr} @ │ │ │ │ - cdp2 1, 15, cr15, cr14, cr2, {6} │ │ │ │ + @ instruction: 0xff16f1c2 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ - rsbscc pc, r4, r3, asr #4 │ │ │ │ + adccc pc, r4, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ beq 0x100294 │ │ │ │ - cdp2 1, 15, cr15, cr4, cr2, {6} │ │ │ │ + @ instruction: 0xff0cf1c2 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r2, r4, r0, lsl #2 │ │ │ │ @ instruction: 0xf04fa844 │ │ │ │ vqdmulh.s32 d0, d5, d14 │ │ │ │ - bls 0x53f3a0 │ │ │ │ + bls 0x53f400 │ │ │ │ @ instruction: 0xf0069911 │ │ │ │ ldcls 12, cr0, [r0], {7} │ │ │ │ stmib sp, {r2, r8, r9, sp}^ │ │ │ │ cmpls r4, fp, ror #2 │ │ │ │ ldrbls r9, [r5], #-2315 @ 0xfffff6f5 │ │ │ │ ldmeq r4!, {r0, r2, r3, r5, r6, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf044916e │ │ │ │ @@ -118757,28 +118757,28 @@ │ │ │ │ stmib sp, {r2, r3, r6, r9, sp, lr, pc}^ │ │ │ │ strls sl, [r4, pc, lsl #19] │ │ │ │ eorspl pc, r7, #9240576 @ 0x8d0000 │ │ │ │ eorspl pc, r8, #9240576 @ 0x8d0000 │ │ │ │ svcls 0x000c949d │ │ │ │ @ instruction: 0xf004979f │ │ │ │ stmdals r4, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [lr, #748]! @ 0x2ec │ │ │ │ + mcr2 1, 0, pc, cr6, cr11, {5} @ │ │ │ │ @ instruction: 0xf1bb9803 │ │ │ │ - stmdals r2, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [r8, #748]! @ 0x2ec │ │ │ │ + stmdals r2, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcr2 1, 0, pc, cr0, cr11, {5} @ │ │ │ │ @ instruction: 0xf1bb9801 │ │ │ │ - blls 0x2c3a04 │ │ │ │ + blls 0x2c3a64 │ │ │ │ @ instruction: 0xf47f429e │ │ │ │ ldcls 15, cr10, [r3], {91} @ 0x5b │ │ │ │ @ instruction: 0x901cf8dd │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ vrshl.s64 q7, , q3 │ │ │ │ - svclt 0x0000fe45 │ │ │ │ - eorseq r5, r4, r0, lsr #31 │ │ │ │ - eorseq r6, r4, r0 │ │ │ │ + svclt 0x0000fe65 │ │ │ │ + ldrsbteq r5, [r4], -r0 │ │ │ │ + eorseq r6, r4, r0, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmiblt r9, {r0, r3, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x11abf243 │ │ │ │ cmppcs r3, r3, asr #13 @ p-variant is OBSOLETE │ │ │ │ tstmi r9, #285212672 @ 0x11000000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @@ -118868,15 +118868,15 @@ │ │ │ │ stmiblt r3!, {r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b98b │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x485088 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6462301 │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ ldrmi r3, [r8], -r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrmi r0, [r8], -r1, lsl #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -118895,22 +118895,22 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x000cdc08 │ │ │ │ addvs pc, r0, #79 @ 0x4f │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strtmi r4, [r0], -sl, lsr #6 │ │ │ │ - @ instruction: 0xf826f080 │ │ │ │ - tstppl r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf83cf080 │ │ │ │ + cmpppl r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorspl pc, r4, r3, asr #4 │ │ │ │ + rsbpl pc, r4, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, sp, #1024 @ 0x400 │ │ │ │ - stc2l 2, cr15, [ip, #-4]! │ │ │ │ - eorseq r6, r4, ip, ror #19 │ │ │ │ + stc2 2, cr15, [r4, #4] │ │ │ │ + eorseq r6, r4, ip, lsl sl │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrdcs lr, [sl, -r3]! │ │ │ │ ldrtle r0, [fp], #-1427 @ 0xfffffa6d │ │ │ │ bcs 0x87ffc │ │ │ │ movtne lr, #6723 @ 0x1a43 │ │ │ │ blle 0x6718b8 │ │ │ │ strtle r0, [fp], #-2009 @ 0xfffff827 │ │ │ │ @@ -118952,15 +118952,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x312da0 │ │ │ │ @ instruction: 0xf646d811 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf8530334 │ │ │ │ blcs 0x1105f8 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ vst2.16 {d0-d1}, [r0], r8 │ │ │ │ stmdacs r0, {ip, sp, lr} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -118979,15 +118979,15 @@ │ │ │ │ strtle r0, [r6], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31320c │ │ │ │ @ instruction: 0xf646d81b │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ strtmi r3, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf0049301 │ │ │ │ blls 0x102888 │ │ │ │ svcvs 0x0000f010 │ │ │ │ blcs 0xf85f0 │ │ │ │ blcs 0x17ba30 │ │ │ │ @@ -119024,15 +119024,15 @@ │ │ │ │ strtle r0, [r6], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3132c0 │ │ │ │ @ instruction: 0xf646d81b │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ strtmi r3, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf0049301 │ │ │ │ blls 0x1027d4 │ │ │ │ svcvs 0x0000f010 │ │ │ │ blcs 0xf86a4 │ │ │ │ blcs 0x17bae4 │ │ │ │ @@ -119070,15 +119070,15 @@ │ │ │ │ strble r0, [r9], #-1435 @ 0xfffffa65 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x313378 │ │ │ │ @ instruction: 0xf646d841 │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ blx 0xfed0c7d4 │ │ │ │ stmdbeq sp!, {r1, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdacc r8!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r1, #32, 12 @ 0x2000000 │ │ │ │ strcc pc, [r0], -r3, asr #7 │ │ │ │ @ instruction: 0xffecf003 │ │ │ │ @@ -119141,15 +119141,15 @@ │ │ │ │ adchi pc, sp, r0, asr #32 │ │ │ │ cmnppl r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ ldceq 0, cr15, [pc], {5} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ stmdale r5, {r0, sl, fp} │ │ │ │ - strbne pc, [r0, #1606] @ 0x646 @ │ │ │ │ + ldrbne pc, [r0, #1606]! @ 0x646 @ │ │ │ │ ldreq pc, [r4, #-704]! @ 0xfffffd40 │ │ │ │ eorgt pc, ip, r5, asr r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8d380b4 │ │ │ │ strcs r2, [r0], -ip, asr #4 │ │ │ │ @ instruction: 0xf5014615 │ │ │ │ andcc r4, r8, #-1879048183 @ 0x90000009 │ │ │ │ @@ -119207,15 +119207,15 @@ │ │ │ │ @ instruction: 0xf893808d │ │ │ │ bcs 0x8d6bc │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ cmnpcs r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31319c │ │ │ │ @ instruction: 0xf646d813 │ │ │ │ - vmls.i d17, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c014f0 │ │ │ │ @ instruction: 0xf8540434 │ │ │ │ bcs 0x10c9f4 │ │ │ │ mcrrle 0, 7, sp, pc, cr3 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf000808e │ │ │ │ @ instruction: 0xf0016000 │ │ │ │ stmdbcs r0, {r2, r8} │ │ │ │ @@ -119330,15 +119330,15 @@ │ │ │ │ cdpeq 0, 1, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf1ae4625 │ │ │ │ stccs 4, cr0, [sl], {16} │ │ │ │ andcs sp, r1, r6, lsl #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cdpne 6, 12, cr15, cr0, cr6, {2} │ │ │ │ + cdpne 6, 15, cr15, cr0, cr6, {2} │ │ │ │ cdpeq 2, 3, cr15, cr4, cr0, {6} │ │ │ │ eor pc, r4, lr, asr r8 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ b 0x1479010 │ │ │ │ bcs 0xa06ac │ │ │ │ vmlsne.f32 s29, s6, s28 │ │ │ │ @ instruction: 0xf01edb61 │ │ │ │ @@ -119405,15 +119405,15 @@ │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #59987 @ 0xea53 │ │ │ │ svcge 0x006bf47f │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf8d1d115 │ │ │ │ ldrmi r3, [sp], -r0, ror #2 │ │ │ │ @ instruction: 0xf646e77c │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ blcs 0x150d10 │ │ │ │ svcge 0x005cf43f │ │ │ │ bicle r2, r7, r1, lsl #22 │ │ │ │ vst1.16 {d14}, [r3 :256], r5 │ │ │ │ @ instruction: 0x432b2380 │ │ │ │ svcge 0x0053f43f │ │ │ │ @@ -119457,20 +119457,20 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdbf3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ tstcs fp, #155648 @ 0x26000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0bf022f │ │ │ │ - @ instruction: 0xf500fac1 │ │ │ │ + @ instruction: 0xf500fad9 │ │ │ │ @ instruction: 0xf8535329 │ │ │ │ ldreq r3, [sl], #-3080 @ 0xfffff3f8 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -119495,26 +119495,26 @@ │ │ │ │ @ instruction: 0xe7d0d1f5 │ │ │ │ cmppcc r8, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ strble r0, [ip, #667] @ 0x29b │ │ │ │ @ instruction: 0xf892e7e7 │ │ │ │ blcs 0x91b4c │ │ │ │ @ instruction: 0xf8d2d1eb │ │ │ │ strb r4, [r5, ip, asr #4]! │ │ │ │ - eorseq r6, r4, r4, lsl #20 │ │ │ │ + eorseq r6, r4, r4, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdbfec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0bf022f │ │ │ │ - @ instruction: 0xf500fa69 │ │ │ │ + @ instruction: 0xf500fa81 │ │ │ │ @ instruction: 0xf8535329 │ │ │ │ ldreq r3, [fp], #-3080 @ 0xfffff3f8 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -119525,26 +119525,26 @@ │ │ │ │ strcs sp, [r0], #-237 @ 0xffffff13 │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ stc2l 7, cr15, [r2], #1020 @ 0x3fc │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - eorseq r6, r4, r4, lsl #20 │ │ │ │ + eorseq r6, r4, r4, lsr sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ bmi 0x1056680 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xbc1184 │ │ │ │ + blx 0x11c1184 │ │ │ │ addcc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ tstppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r0, r2, lsl #12 │ │ │ │ ldmdbvs r8, {r0, r1, r3, r5, r6, r8, ip, sp, pc}^ │ │ │ │ streq r4, [r5], r6, lsl #12 │ │ │ │ andlt sp, r6, r0, asr #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -119593,15 +119593,15 @@ │ │ │ │ @ instruction: 0xf8cc2300 │ │ │ │ b 0x115ca84 │ │ │ │ @ instruction: 0xf8cc1282 │ │ │ │ @ instruction: 0xf7ff4ec8 │ │ │ │ svclt 0x0000fa7d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r6, r4, r4, lsl #20 │ │ │ │ + eorseq r6, r4, r4, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdc178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0xdc2f80 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ ldc 6, cr4, [pc, #52] @ 0x84fc0 │ │ │ │ @@ -119609,15 +119609,15 @@ │ │ │ │ @ instruction: 0xf504fa87 │ │ │ │ cdpcs 12, 0, cr6, cr1, cr12, {2} │ │ │ │ ldceq 8, cr15, [r4], #784 @ 0x310 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ tstcs r7, r0, lsr #12 │ │ │ │ blvc 0x1403dc │ │ │ │ - blx 0xfe4c11ac │ │ │ │ + blx 0xfea411ac │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdc1c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460a0ff8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ @@ -119628,15 +119628,15 @@ │ │ │ │ movwcs fp, #275 @ 0x113 │ │ │ │ ldrbtcc pc, [r0], #-2240 @ 0xfffff740 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ adccc pc, sl, r0, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vqadd.s32 , , q8 │ │ │ │ - svclt 0x0000bbff │ │ │ │ + svclt 0x0000bc1f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bl 0x88fb0 │ │ │ │ @ instruction: 0xf64202c1 │ │ │ │ @ instruction: 0xf6420c30 │ │ │ │ @ instruction: 0x008c03b0 │ │ │ │ @@ -119665,30 +119665,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [sl, #-2075] @ 0xfffff7e5 │ │ │ │ vmax.f32 , , q2 │ │ │ │ - vmla.i d21, d0, d0[2] │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ strble r0, [fp, #47]! @ 0x2f │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e44070 │ │ │ │ - @ instruction: 0xf3c3bfd1 │ │ │ │ + vqrdmlsh.s , , d1[6] │ │ │ │ blcs 0x89db4 │ │ │ │ blcs 0x3b9434 │ │ │ │ @ instruction: 0x33aaf504 │ │ │ │ tstpeq r3, r6, lsr #32 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ tstcc r2, r8, lsl #30 │ │ │ │ strtmi r2, [fp], #-544 @ 0xfffffde0 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ blt 0xfeec2f04 │ │ │ │ - addpl pc, r0, r3, asr #4 │ │ │ │ + adcspl pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdc2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0xfe1090a8 │ │ │ │ stmibvc ip, {r1, r6, sl, fp} │ │ │ │ @@ -119732,15 +119732,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r0]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ blx 0xb42fca │ │ │ │ adccc pc, sl, r5, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vqadd.s32 d3, d4, d16 │ │ │ │ - @ instruction: 0x4621ec74 │ │ │ │ + strtmi lr, [r1], -ip, lsl #25 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xff2cf7ff │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -119786,28 +119786,28 @@ │ │ │ │ vst2.8 {d16,d18}, [pc], r8 │ │ │ │ strcs r6, [r0], #-1988 @ 0xfffff83c │ │ │ │ bleq 0x6c1698 │ │ │ │ cdpne 2, 3, cr15, cr1, cr5, {2} │ │ │ │ cdpeq 2, 0, cr15, cr8, cr0, {6} │ │ │ │ sbcseq pc, r5, r5, asr #4 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ - mvnspl pc, r3, asr #4 │ │ │ │ + msrvs R8_fiq, r3 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvs pc, r8, #805306372 @ 0x30000004 │ │ │ │ + eorsvs pc, r8, #805306372 @ 0x30000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ and lr, r2, sp, asr #19 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ stmdals r4, {r0, r5, r9, sl, lr} │ │ │ │ - cdp2 1, 5, cr15, cr8, cr1, {6} │ │ │ │ + cdp2 1, 7, cr15, cr0, cr1, {6} │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1c19805 │ │ │ │ - adcscs pc, fp, #1328 @ 0x530 │ │ │ │ + adcscs pc, fp, #1712 @ 0x6b0 │ │ │ │ tstcs r0, r5, lsl #12 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ - bl 0xffbc1b3c │ │ │ │ + stc 2, cr15, [r4], {36} @ 0x24 │ │ │ │ tstls r7, #2048 @ 0x800 │ │ │ │ blls 0x14dab4 │ │ │ │ @ instruction: 0x46504659 │ │ │ │ movwcs r9, #9007 @ 0x232f │ │ │ │ stceq 0, cr15, [lr], {79} @ 0x4f │ │ │ │ andscc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d9309 │ │ │ │ @@ -119833,39 +119833,39 @@ │ │ │ │ adcshi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd3708 │ │ │ │ @ instruction: 0xf640c0a8 │ │ │ │ @ instruction: 0xf8cd4c41 │ │ │ │ @ instruction: 0xf8cd90c4 │ │ │ │ @ instruction: 0xf003c034 │ │ │ │ ldrtmi pc, [r0], -r9, asr #26 @ │ │ │ │ - stc2 1, cr15, [r2, #744] @ 0x2e8 │ │ │ │ + ldc2 1, cr15, [sl, #744] @ 0x2e8 │ │ │ │ @ instruction: 0xf1ba4628 │ │ │ │ - blls 0xc4938 │ │ │ │ + blls 0xc4998 │ │ │ │ @ instruction: 0xd1a5429c │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbvs pc, [r4, pc, asr #8]! @ │ │ │ │ blcc 0x1601c5c │ │ │ │ bleq 0x2c1e50 │ │ │ │ andsge pc, r0, sp, asr #17 │ │ │ │ vshl.s8 d18, d0, d4 │ │ │ │ @ instruction: 0xf2c03a9d │ │ │ │ vpmax.s8 d16, d3, d8 │ │ │ │ - vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmla.f d22, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vsubl.s8 q11, d0, d24 │ │ │ │ + vmov.i32 q11, #2048 @ 0x00000800 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r9}^ │ │ │ │ strtmi r1, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf1c19802 │ │ │ │ - strtmi pc, [r1], -r5, ror #27 │ │ │ │ + @ instruction: 0x4621fdfd │ │ │ │ stmdals r3, {r1, r2, r9, sl, lr} │ │ │ │ - stc2l 1, cr15, [r0, #772]! @ 0x304 │ │ │ │ + ldc2l 1, cr15, [r8, #772]! @ 0x304 │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s32 d0, d4, d13 │ │ │ │ - movwcs lr, #11130 @ 0x2b7a │ │ │ │ + movwcs lr, #11154 @ 0x2b92 │ │ │ │ andcs r9, r0, #0, 18 │ │ │ │ @ instruction: 0xf04f9804 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d9321 │ │ │ │ @ instruction: 0x9712401e │ │ │ │ @@ -119891,16 +119891,16 @@ │ │ │ │ mcrrmi 6, 4, pc, r2, cr0 @ │ │ │ │ adcshi pc, r4, sp, asr #17 │ │ │ │ addsgt pc, r4, sp, asr #17 │ │ │ │ adcslt pc, ip, sp, asr #17 │ │ │ │ sbcls pc, r4, sp, asr #17 │ │ │ │ ldc2l 0, cr15, [r6], {3} │ │ │ │ @ instruction: 0xf1ba4630 │ │ │ │ - strtmi pc, [r8], -pc, lsl #26 │ │ │ │ - stc2 1, cr15, [ip, #-744] @ 0xfffffd18 │ │ │ │ + strtmi pc, [r8], -r7, lsr #26 │ │ │ │ + stc2 1, cr15, [r4, #-744]! @ 0xfffffd18 │ │ │ │ addsmi r9, ip, #1024 @ 0x400 │ │ │ │ blmi 0x4bc2bc │ │ │ │ blls 0xe5f494 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r9, r3, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -119912,93 +119912,93 @@ │ │ │ │ andvs pc, r3, #201326595 @ 0xc000003 │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ vmov.f32 d16, #-26 @ 0xc1d00000 │ │ │ │ andcc r5, r1, #201326592 @ 0xc000000 │ │ │ │ andls r3, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x0000e6dc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r6, r4, r0, lsr #20 │ │ │ │ + eorseq r6, r4, r0, asr sl │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ vmax.s32 d2, d4, d0 │ │ │ │ - ldrcs lr, [r0, -r4, lsl #22] │ │ │ │ + @ instruction: 0x2710eb1c │ │ │ │ stmdbge r6, {r1, r2, r3, r9, sp} │ │ │ │ andscs pc, ip, sp, lsl #17 │ │ │ │ adccs r4, sl, #80, 12 @ 0x5000000 │ │ │ │ andvc lr, sl, #3358720 @ 0x334000 │ │ │ │ ldrls r4, [r0, #-1586] @ 0xfffff9ce │ │ │ │ - @ instruction: 0x53b8f243 │ │ │ │ + mvnpl pc, #805306372 @ 0x30000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ ldrbvs pc, [sp, #580]! @ 0x244 @ │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ ldrls r9, [r5, #-774] @ 0xfffffcfa │ │ │ │ blx 0x10c14b8 │ │ │ │ @ instruction: 0x366cf8d4 │ │ │ │ @ instruction: 0xf57f0419 │ │ │ │ subscs sl, sl, #2480 @ 0x9b0 │ │ │ │ @ instruction: 0xf10d4631 │ │ │ │ vqadd.s32 d0, d4, d14 │ │ │ │ - @ instruction: 0xf8d4eae2 │ │ │ │ + @ instruction: 0xf8d4eafa │ │ │ │ @ instruction: 0x46323670 │ │ │ │ ldrbmi sl, [r0], -r6, lsl #18 │ │ │ │ smladls sl, r0, r3, r9 │ │ │ │ ldrls r2, [r5, #-770] @ 0xfffffcfe │ │ │ │ eorcc pc, r1, sp, lsl #17 │ │ │ │ ldrls r2, [r1], -r8, lsr #7 │ │ │ │ vcgt.s8 d25, d3, d11 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ movwls r0, #25391 @ 0x632f │ │ │ │ movwvc pc, #57920 @ 0xe240 @ │ │ │ │ andscc pc, ip, sp, lsr #17 │ │ │ │ blx 0x7c1500 │ │ │ │ @ instruction: 0x3700f8d4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67f2b04 │ │ │ │ adcscs sl, sl, #124, 28 @ 0x7c0 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ strcs r0, [r1, #-30] @ 0xffffffe2 │ │ │ │ - b 0xfef41da0 │ │ │ │ + b 0xff541da0 │ │ │ │ @ instruction: 0x3674f8d4 │ │ │ │ adccs r2, r8, #16, 2 │ │ │ │ andvc pc, lr, r0, asr #4 │ │ │ │ andne lr, sl, #3358720 @ 0x334000 │ │ │ │ eorne lr, r2, #3358720 @ 0x334000 │ │ │ │ tstls r0, #0, 4 │ │ │ │ @ instruction: 0xf8ada906 │ │ │ │ vqadd.s8 d16, d3, d12 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vrsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf8ad032f │ │ │ │ movwls r0, #24700 @ 0x607c │ │ │ │ movwcs r4, #9808 @ 0x2650 │ │ │ │ eorpl pc, r1, sp, lsl #17 │ │ │ │ ldrbvs pc, [sp, #580]! @ 0x244 @ │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ strls r9, [sp, #-1301]! @ 0xfffffaeb │ │ │ │ - ldrbpl pc, [r8, #579] @ 0x243 @ │ │ │ │ + strvs pc, [r8, #-579] @ 0xfffffdbd │ │ │ │ streq pc, [pc, #-704]! @ 0x85298 │ │ │ │ @ instruction: 0xf003951e │ │ │ │ @ instruction: 0xe64cfc31 │ │ │ │ movwcs r4, #10510 @ 0x290e │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ stc2 0, cr15, [sl], #-12 │ │ │ │ stmdbmi ip, {r0, r2, r3, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0034650 │ │ │ │ strbt pc, [r1], -r3, lsr #24 @ │ │ │ │ - stc2l 2, cr15, [r8], {53} @ 0x35 │ │ │ │ - tstppl r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + stc2l 2, cr15, [r8], #212 @ 0xd4 │ │ │ │ + cmpppl r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscpl pc, r4, r3, asr #4 │ │ │ │ + andsvs pc, r4, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ vqsub.s8 d6, d16, d14 │ │ │ │ - svclt 0x0000fced │ │ │ │ - eorseq r7, r4, r0, lsl #4 │ │ │ │ - eorseq r7, r4, r0, lsr #3 │ │ │ │ - eorseq r6, r4, ip, lsl #20 │ │ │ │ + svclt 0x0000fd05 │ │ │ │ + eorseq r7, r4, r0, lsr r2 │ │ │ │ + ldrsbteq r7, [r4], -r0 │ │ │ │ + eorseq r6, r4, ip, lsr sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrscc pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf85131b0 │ │ │ │ @ instruction: 0xf0111c08 │ │ │ │ smlabble r9, r0, pc, r6 @ │ │ │ │ orrscc pc, r8, #0, 10 │ │ │ │ @@ -120501,41 +120501,41 @@ │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ stmib r4, {r0, r1, r9, fp, sp, pc}^ │ │ │ │ smlabbcs r8, r6, r1, r0 │ │ │ │ stmdage r4, {r5, r8, r9, fp, lr} │ │ │ │ blvc 0x1c13cc │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf862f0e8 │ │ │ │ + @ instruction: 0xf87af0e8 │ │ │ │ svclt 0x00a82800 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ blmi 0x6fc9e8 │ │ │ │ blls 0x25fe1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ andcs fp, r0, #9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ stmdals r3, {r3, sl, ip, lr, pc} │ │ │ │ - blx 0xff54215c │ │ │ │ + blx 0xffb4215c │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c42100 │ │ │ │ @ instruction: 0xe7e0321c │ │ │ │ stmdals r3, {r0, r3, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf0df9101 │ │ │ │ - stmdbls r1, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d3, d2 │ │ │ │ - vmla.i d23, d0, d0[0] │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0e4002f │ │ │ │ - @ instruction: 0xe7e8f91f │ │ │ │ - @ instruction: 0xf882f235 │ │ │ │ + @ instruction: 0xe7e8f937 │ │ │ │ + @ instruction: 0xf8a2f235 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdd020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ umulllt r3, r4, r8, ip │ │ │ │ @@ -120556,45 +120556,45 @@ │ │ │ │ andcs r4, r0, #19 │ │ │ │ rsccc lr, lr, #192, 18 @ 0x300000 │ │ │ │ andlt fp, r4, r9, lsr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4604bd10 │ │ │ │ - ldc2l 0, cr15, [r6, #-952] @ 0xfffffc48 │ │ │ │ + stc2l 0, cr15, [lr, #-952]! @ 0xfffffc48 │ │ │ │ @ instruction: 0xf5a4b158 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ @ instruction: 0xf7fb9003 │ │ │ │ stmdals r3, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4010 │ │ │ │ @ instruction: 0xf642ba6d │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ + vrsra.s64 q9, q8, #64 │ │ │ │ vcge.s8 d16, d3, d20 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe8425e0 │ │ │ │ + blx 0xfee425e0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r5, r8, sp} │ │ │ │ blt 0xec3e90 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdd0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ - ldc2l 0, cr15, [r6], #-952 @ 0xfffffc48 │ │ │ │ + stc2 0, cr15, [lr], {238} @ 0xee │ │ │ │ @ instruction: 0xf5a64604 │ │ │ │ strmi r5, [sp], -r8 │ │ │ │ @ instruction: 0xf7fb3810 │ │ │ │ movwcs pc, #2741 @ 0xab5 @ │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf1f64620 │ │ │ │ - andcs pc, r0, #12124160 @ 0xb90000 │ │ │ │ + andcs pc, r0, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdd110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ @@ -120650,21 +120650,21 @@ │ │ │ │ @ instruction: 0xf851b085 │ │ │ │ andls r1, r3, r8, lsl #24 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, #139 @ 0x8b │ │ │ │ andsmi r3, r1, r1, lsl #22 │ │ │ │ tstls r2, sl, lsl r3 │ │ │ │ @ instruction: 0xf0979201 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdcs lr, [r1, -sp] │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ee3810 │ │ │ │ andlt pc, r5, r5, asr #19 │ │ │ │ bl 0x1c4184 │ │ │ │ - ldcllt 0, cr15, [r8, #-604] @ 0xfffffda4 │ │ │ │ + ldcllt 0, cr15, [r0, #-604]! @ 0xfffffda4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdd21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0060ff8 │ │ │ │ tstpcs r0, r9, asr #24 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -120714,17 +120714,17 @@ │ │ │ │ strhlt r8, [r3, #-15] │ │ │ │ @ instruction: 0xf3a3fa93 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ blcs 0x10a258 │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ movwls r2, #25344 @ 0x6300 │ │ │ │ vadd.i32 d9, d4, d1 │ │ │ │ - strmi pc, [r3], -r5, lsr #19 │ │ │ │ + strmi pc, [r3], -r5, asr #19 │ │ │ │ movwls r3, #20577 @ 0x5061 │ │ │ │ - mcr2 1, 1, pc, cr14, cr9, {5} @ │ │ │ │ + mcr2 1, 2, pc, cr6, cr9, {5} @ │ │ │ │ strtmi r2, [r9], -r0, ror #4 │ │ │ │ @ instruction: 0xf78a4604 │ │ │ │ blls 0x2001f0 │ │ │ │ @ instruction: 0xf1049901 │ │ │ │ mrrcne 0, 6, r0, sl, cr0 │ │ │ │ ldmda r0!, {r1, r3, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rscvs r9, r3, r2, lsl #22 │ │ │ │ @@ -120775,40 +120775,40 @@ │ │ │ │ svcvs 0x0082f413 │ │ │ │ addhi pc, fp, r0 │ │ │ │ blcc 0xfeac3608 │ │ │ │ strtmi r9, [r2], -r3, lsl #18 │ │ │ │ streq pc, [r0, #-2267]! @ 0xfffff725 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1ae4ff0 │ │ │ │ - orrlt fp, lr, #500 @ 0x1f4 │ │ │ │ + orrlt fp, lr, #596 @ 0x254 │ │ │ │ blcs 0x1205a0 │ │ │ │ ldrteq fp, [r3], #-3864 @ 0xfffff0e8 │ │ │ │ stmibvc r9!, {r2, r3, r5, ip, lr, pc}^ │ │ │ │ movweq lr, #14922 @ 0x3a4a │ │ │ │ biceq lr, r8, #274432 @ 0x43000 │ │ │ │ b 0x1147a50 │ │ │ │ b 0x114f130 │ │ │ │ stmdbvc r9!, {r0, r7, r8, r9, ip, sp}^ │ │ │ │ bicne lr, r1, #274432 @ 0x43000 │ │ │ │ orrpl pc, r0, #67 @ 0x43 │ │ │ │ @ instruction: 0xf53f9303 │ │ │ │ @ instruction: 0xf50baf57 │ │ │ │ stmdbls r3, {r3, r5, r7, r8, r9, ip, sp} │ │ │ │ streq pc, [r0, #-2259]! @ 0xfffff72d │ │ │ │ - cdp2 1, 6, cr15, cr10, cr14, {5} │ │ │ │ + cdp2 1, 8, cr15, cr2, cr14, {5} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdbvs r3, {r0, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf53f061b │ │ │ │ vmax.f32 q13, , │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmla.i d23, d0, d0[7] │ │ │ │ + vshr.s64 d23, d12, #64 │ │ │ │ blmi 0x1446308 │ │ │ │ rscpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 1, 4, pc, cr0, cr15, {7} │ │ │ │ + mcr2 1, 5, pc, cr8, cr15, {7} @ │ │ │ │ orrsne pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ bfi r2, r3, #12, #3 │ │ │ │ svcmi 0x0080f012 │ │ │ │ rscscs fp, ip, #12, 30 @ 0x30 │ │ │ │ andsmi r2, sl, #240, 4 │ │ │ │ tstls r6, r8, lsl pc │ │ │ │ svcge 0x0042f47f │ │ │ │ @@ -120847,20 +120847,20 @@ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stclvs 15, cr10, [r3], #452 @ 0x1c4 │ │ │ │ stcvs 3, cr11, [r3], #44 @ 0x2c │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stcvs 15, cr10, [r3], #-428 @ 0xfffffe54 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmax.f32 q13, , │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 d23, d28, #64 │ │ │ │ + vmla.i d23, d16, d0[7] │ │ │ │ blmi 0x7463d8 │ │ │ │ andspl pc, r2, #68157440 @ 0x4100000 │ │ │ │ - mcr2 1, 1, pc, cr8, cr15, {7} @ │ │ │ │ + mcr2 1, 2, pc, cr0, cr15, {7} @ │ │ │ │ movwmi pc, #5187 @ 0x1443 @ │ │ │ │ ldrb r6, [r1, -r3, lsr #2] │ │ │ │ blcs 0x1206dc │ │ │ │ strcs fp, [pc], -r6, lsl #30 │ │ │ │ ldclcs 4, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stclvs 6, cr14, [r3], #-716 @ 0xfffffd34 │ │ │ │ @@ -120872,29 +120872,29 @@ │ │ │ │ vsubw.u8 , , d0 │ │ │ │ movwls r4, #25408 @ 0x6340 │ │ │ │ bcs 0xbfe88 │ │ │ │ bls 0x2faa5c │ │ │ │ ldrsbtcs pc, [r8], r2 @ │ │ │ │ ldrtle r0, [r9], #338 @ 0x152 │ │ │ │ vabd.s8 d30, d19, d17 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 d23, d28, #64 │ │ │ │ blmi 0x10643c │ │ │ │ adcsmi pc, r5, #68157440 @ 0x4100000 │ │ │ │ - ldc2l 1, cr15, [r6, #1020]! @ 0x3fc │ │ │ │ - eorseq r7, r4, ip, asr #5 │ │ │ │ + mcr2 1, 0, pc, cr14, cr15, {7} @ │ │ │ │ + ldrshteq r7, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdd594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5010ff0 │ │ │ │ strmi r3, [r5], -r8, lsr #9 │ │ │ │ @ instruction: 0xf8d44601 │ │ │ │ @ instruction: 0xf1ae0520 │ │ │ │ - stmdbvs r3, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d4d11d │ │ │ │ rsceq r1, fp, ip, lsr #10 │ │ │ │ strcs pc, [r4, #-2260]! @ 0xfffff72c │ │ │ │ sbceq lr, r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf415d41e │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @@ -120930,28 +120930,28 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d3, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ blmi 0x106524 │ │ │ │ @ instruction: 0xf1ff2237 │ │ │ │ - svclt 0x0000fd83 │ │ │ │ - eorseq r7, r4, r4, ror #5 │ │ │ │ + svclt 0x0000fd9b │ │ │ │ + eorseq r7, r4, r4, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdd67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5010ff8 │ │ │ │ strmi r3, [r1], -r8, lsr #9 │ │ │ │ streq pc, [r0, #-2260]! @ 0xfffff72c │ │ │ │ - ldc2 1, cr15, [r8, #-696]! @ 0xfffffd48 │ │ │ │ + ldc2l 1, cr15, [r0, #-696] @ 0xfffffd48 │ │ │ │ @ instruction: 0xf4136903 │ │ │ │ svclt 0x00026fa0 │ │ │ │ strcc pc, [ip, #-2260]! @ 0xfffff72c │ │ │ │ @ instruction: 0xf8c43301 │ │ │ │ andcs r3, r0, ip, lsr #10 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -121248,16 +121248,16 @@ │ │ │ │ @ instruction: 0xf01b4693 │ │ │ │ svclt 0x00080fe0 │ │ │ │ andmi pc, r0, r0, asr #32 │ │ │ │ teqlt r2, #5 │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ stmib r4, {r0, r1, r3, lr}^ │ │ │ │ - @ instruction: 0xf0ed03ec │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0ee03ec │ │ │ │ + stmdacs r0, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5a4d05e │ │ │ │ ldccc 4, cr5, [r0], {8} │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ @ instruction: 0x4620fc53 │ │ │ │ stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ @ instruction: 0xf8d5fd3b │ │ │ │ @@ -121298,22 +121298,22 @@ │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ ldr r4, [r6, fp] │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ cmnppl r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ str r4, [lr, fp] │ │ │ │ - sbccs pc, r0, #69206016 @ 0x4200000 │ │ │ │ + rscscs pc, r0, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ blmi 0xdf4f8 │ │ │ │ - stc2l 1, cr15, [r4], #796 @ 0x31c │ │ │ │ - eorseq r7, r4, r0, lsl #6 │ │ │ │ + ldc2l 1, cr15, [ip], #796 @ 0x31c │ │ │ │ + eorseq r7, r4, r0, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebddc40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ 0x86c08 │ │ │ │ addlt r7, r3, r9, lsl #22 │ │ │ │ @ instruction: 0xf8d04613 │ │ │ │ stc 3, cr2, [sp, #704] @ 0x2c0 │ │ │ │ @@ -121406,31 +121406,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d3, d8 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ blmi 0x106c98 │ │ │ │ @ instruction: 0xf1ff222d │ │ │ │ - svclt 0x0000f9c9 │ │ │ │ - eorseq r7, r4, r0, lsl r3 │ │ │ │ + svclt 0x0000f9e1 │ │ │ │ + eorseq r7, r4, r0, asr #6 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ stmiblt r3, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315848 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ bl 0x1074e4 │ │ │ │ ldclvs 2, cr0, [r0, #524] @ 0x20c │ │ │ │ svclt 0x00183803 │ │ │ │ sbceq r2, r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r8, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -121442,15 +121442,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ stmiblt r3, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315898 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ bl 0x107534 │ │ │ │ ldclvs 2, cr0, [r0, #524] @ 0x20c │ │ │ │ svclt 0x00183803 │ │ │ │ sbceq r2, r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r8, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -121462,15 +121462,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3158e8 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ bl 0xc7184 │ │ │ │ stclvs 1, cr0, [fp, #524] @ 0x20c │ │ │ │ tstle r4, r3, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0824770 │ │ │ │ sbceq r0, r0, r1 │ │ │ │ @@ -121484,15 +121484,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315940 │ │ │ │ vtst.8 d29, d7, d1 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ bl 0x1075dc │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ vstrle d2, [r8, #-4] │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @@ -121507,15 +121507,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ ldmiblt fp!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31559c │ │ │ │ vadd.i8 d29, d7, d12 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ + vrsra.s64 q9, q8, #64 │ │ │ │ bl 0x147a38 │ │ │ │ ldclvs 3, cr0, [fp, #520] @ 0x208 │ │ │ │ tstle r3, r2, lsl #22 │ │ │ │ rscseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ blle 0x290d78 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -121529,15 +121529,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3159f4 │ │ │ │ vadd.i8 d29, d7, d12 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ bl 0x107690 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ biceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ addmi pc, r0, r0, lsl #8 │ │ │ │ @@ -121552,15 +121552,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315a50 │ │ │ │ vadd.i8 d29, d7, d12 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ bl 0x1076ec │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ biceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ addmi pc, r0, r0, lsl #8 │ │ │ │ @@ -121575,15 +121575,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ ldmiblt r3, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3156ac │ │ │ │ vadd.i8 d29, d7, d7 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ + vrsra.s64 q9, q8, #64 │ │ │ │ bl 0x147b48 │ │ │ │ ldclvs 3, cr0, [fp, #520] @ 0x208 │ │ │ │ andcs fp, r0, fp, lsr #3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r5, r1, lsl #7]! │ │ │ │ @@ -121604,15 +121604,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0xd53404 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315b20 │ │ │ │ vtst.8 d29, d7, d4 │ │ │ │ - vqdmulh.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c02cf0 │ │ │ │ bl 0x389fbc │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ blcs 0x153064 │ │ │ │ @ instruction: 0xf500d10a │ │ │ │ stmib r0, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -121631,15 +121631,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d419 │ │ │ │ ldmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315b8c │ │ │ │ vadd.i8 d29, d7, d15 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ bl 0x107828 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r6, r3, lsl #22 │ │ │ │ eorsvs pc, r9, r0, lsl #10 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -121655,15 +121655,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3157ec │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ bl 0xc7488 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121679,15 +121679,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31584c │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ bl 0xc74e8 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121702,15 +121702,15 @@ │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ ldrle r0, [r8], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x4878e4 │ │ │ │ stmdale lr, {r1, r3, r9, fp, sp} │ │ │ │ - biccs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + mvnscs pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ blcs 0x1227e8 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ tsteq fp, r0, asr #7 │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -121725,15 +121725,15 @@ │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ ldrle r0, [r8], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487940 │ │ │ │ stmdale lr, {r1, r3, r9, fp, sp} │ │ │ │ - biccs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + mvnscs pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ blcs 0x122844 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ ldrbeq r3, [fp], -r4, asr #7 │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -121748,15 +121748,15 @@ │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ ldrle r0, [r8], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x48799c │ │ │ │ stmdale lr, {r1, r3, r9, fp, sp} │ │ │ │ - biccs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + mvnscs pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ blcs 0x1228a0 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ ldrbeq r3, [fp], #752 @ 0x2f0 │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -121772,15 +121772,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3159c0 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ bl 0xc765c │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121796,15 +121796,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315a20 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ bl 0xc76bc │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121820,15 +121820,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315a80 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ bl 0xc771c │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121844,15 +121844,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x34ff90 │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9ca │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487b1c │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - biccs pc, r0, r7, asr #4 │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ mvnlt r6, sl, asr #27 │ │ │ │ addscc pc, r6, r0, lsl #10 │ │ │ │ rscsvc pc, r8, r0, lsl #10 │ │ │ │ stmeq r3, {r4, r7, fp, ip, sp, lr, pc} │ │ │ │ bfine r4, r8, (invalid: 6:1) │ │ │ │ @@ -121886,21 +121886,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d3, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ blmi 0x107418 │ │ │ │ @ instruction: 0xf1fe2237 │ │ │ │ - svclt 0x0000fe09 │ │ │ │ - eorseq r7, r4, r4, ror #5 │ │ │ │ + svclt 0x0000fe21 │ │ │ │ + eorseq r7, r4, r4, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ bicslt r6, r3, fp, lsl #22 │ │ │ │ bl 0xa16b0 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -121912,21 +121912,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d3, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ blmi 0x107480 │ │ │ │ @ instruction: 0xf1fe2237 │ │ │ │ - svclt 0x0000fdd5 │ │ │ │ - eorseq r7, r4, r4, ror #5 │ │ │ │ + svclt 0x0000fded │ │ │ │ + eorseq r7, r4, r4, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0220ff8 │ │ │ │ blvs 0x30a460 │ │ │ │ stmiavs ip, {r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmlaeq.f64 d14, d2, d0 │ │ │ │ @@ -121939,21 +121939,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf840bd10 │ │ │ │ @ instruction: 0xf8cec002 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, r3, asr #4 │ │ │ │ + andeq pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, r7, #1024 @ 0x400 │ │ │ │ - ldc2 1, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ - eorseq r7, r4, r4, ror #5 │ │ │ │ + ldc2 1, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ + eorseq r7, r4, r4, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34b42c │ │ │ │ stmiavs ip, {r0, r1, r3, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ @@ -121966,21 +121966,21 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movwcs r5, #194 @ 0xc2 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d3, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ blmi 0x107558 │ │ │ │ @ instruction: 0xf1fe2237 │ │ │ │ - svclt 0x0000fd69 │ │ │ │ - eorseq r7, r4, r4, ror #5 │ │ │ │ + svclt 0x0000fd81 │ │ │ │ + eorseq r7, r4, r4, lsl r3 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d426 │ │ │ │ ldmdblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ @@ -122003,15 +122003,15 @@ │ │ │ │ mcrrcs 8, 13, pc, r8, cr0 @ │ │ │ │ bicsle r2, lr, r0, lsl #20 │ │ │ │ stclcs 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stccs 8, cr15, [ip], {210} @ 0xd2 │ │ │ │ ldrble r0, [r6, #2002] @ 0x7d2 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ bl 0xc79f8 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ sbcsle r2, sl, r0, lsl #20 │ │ │ │ sbcle r2, sl, r1, lsl #20 │ │ │ │ bicsle r2, sl, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -122026,15 +122026,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487df4 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - biccs pc, r0, r7, asr #4 │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122055,15 +122055,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ ldrbeq r3, [sl, #-50] @ 0xffffffce │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122078,15 +122078,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487ec4 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - biccs pc, r0, r7, asr #4 │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122107,15 +122107,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ cmpeq sl, r2, lsr r0 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122130,15 +122130,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487f94 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - biccs pc, r0, r7, asr #4 │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122159,15 +122159,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ ldreq r3, [sl, #50] @ 0x32 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122182,15 +122182,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x488064 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - biccs pc, r0, r7, asr #4 │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122211,15 +122211,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ cmpeq sl, r2, lsr r0 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122234,15 +122234,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x488134 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - biccs pc, r0, r7, asr #4 │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122263,15 +122263,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ cmpeq sl, r2, lsr r0 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122307,15 +122307,15 @@ │ │ │ │ mcrrcs 8, 13, pc, r8, cr0 @ │ │ │ │ bicsle r2, lr, r0, lsl #20 │ │ │ │ stclcs 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stccs 8, cr15, [ip], {210} @ 0xd2 │ │ │ │ ldrble r0, [r6, #2002] @ 0x7d2 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ bl 0xc7eb8 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ sbcsle r2, sl, r0, lsl #20 │ │ │ │ sbcle r2, sl, r1, lsl #20 │ │ │ │ bicsle r2, sl, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -122336,15 +122336,15 @@ │ │ │ │ @ instruction: 0xf890bbbb │ │ │ │ bllt 0xfe153f70 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31668c │ │ │ │ smlabbcs r1, r4, pc, fp @ │ │ │ │ stmdale r7, {r0, r1, r3, r9, sl, lr} │ │ │ │ - biccs pc, r0, r7, asr #4 │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrmi r6, [r9], -fp, asr #27 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ ldrle r0, [r3, #-2002] @ 0xfffff82e │ │ │ │ andeq pc, r1, #140 @ 0x8c │ │ │ │ @ instruction: 0xed903901 │ │ │ │ @@ -122375,33 +122375,33 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ bl 0x96c60 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ bicmi r1, r9, #12, 24 @ 0xc00 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ ldr r4, [r9, fp, lsl #12]! │ │ │ │ - mvnvc pc, r3, asr #4 │ │ │ │ + tstpeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andseq pc, r4, r3, asr #12 │ │ │ │ + subeq pc, r4, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1fe720e │ │ │ │ - svclt 0x0000fa35 │ │ │ │ - eorseq r7, r4, r8, asr #6 │ │ │ │ + svclt 0x0000fa4d │ │ │ │ + eorseq r7, r4, r8, ror r3 │ │ │ │ addscc pc, r9, #0, 10 │ │ │ │ adcscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stcne 8, cr15, [r8], {82} @ 0x52 │ │ │ │ svcvc 0x0000f411 │ │ │ │ @ instruction: 0xf890d137 │ │ │ │ stmiblt r0, {r2, r3, r6, r8}^ │ │ │ │ ldrdeq pc, [r0, #-131]! @ 0xffffff7d │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdacs sl, {r4, fp, ip, sp} │ │ │ │ vadd.i8 d29, d7, d16 │ │ │ │ - vqdmulh.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c02cf0 │ │ │ │ bl 0x38ac10 │ │ │ │ @ instruction: 0xf8dc0c80 │ │ │ │ cmnlt r0, ip, asr r0 │ │ │ │ tstle r5, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -122429,15 +122429,15 @@ │ │ │ │ vdiveq.f64 d14, d12, d0 │ │ │ │ stc 8, cr15, [ip], {222} @ 0xde │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf1bcd01b │ │ │ │ stmib sp, {r8}^ │ │ │ │ svclt 0x00182000 │ │ │ │ @ instruction: 0xf0632101 │ │ │ │ - ldmdacs r1, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ bl 0x14ffec │ │ │ │ @ instruction: 0xf8d101c1 │ │ │ │ sbceq r1, ip, ip, lsr #5 │ │ │ │ @@ -122461,15 +122461,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x316884 │ │ │ │ vadd.i8 d29, d7, d11 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ bl 0x108520 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ ldrbeq r3, [fp, r0, ror #25] │ │ │ │ @ instruction: 0xf8d0d425 │ │ │ │ vst3.16 {d0-d2}, [r0], r0 │ │ │ │ stmdacs r0, {r7, ip, sp} │ │ │ │ @@ -122503,21 +122503,21 @@ │ │ │ │ svclt 0x00580689 │ │ │ │ strle r5, [r2, #-194] @ 0xffffff3e │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ andcs lr, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, r3, asr #4 │ │ │ │ + andeq pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf936f1fe │ │ │ │ - eorseq r7, r4, r0, lsl r3 │ │ │ │ + @ instruction: 0xf94ef1fe │ │ │ │ + eorseq r7, r4, r0, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdef14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ orrslt r6, fp, fp, lsl #22 │ │ │ │ bl 0xa2054 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -122525,32 +122525,32 @@ │ │ │ │ svclt 0x00580689 │ │ │ │ strle r5, [r2, #-194] @ 0xffffff3e │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ andcs lr, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, r3, asr #4 │ │ │ │ + andeq pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf90af1fe │ │ │ │ - eorseq r7, r4, r0, lsl r3 │ │ │ │ + @ instruction: 0xf922f1fe │ │ │ │ + eorseq r7, r4, r0, asr #6 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ cmpeq sl, r8, lsl #24 │ │ │ │ ldreq sp, [fp, #1044] @ 0x414 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3169c8 │ │ │ │ vadd.i8 d29, d7, d12 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ bl 0x108664 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ vstrle d2, [r3, #-4] │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strbeq pc, [r0], #-2256 @ 0xfffff730 @ │ │ │ │ andcc pc, r0, r0, lsl #8 │ │ │ │ @@ -122566,15 +122566,15 @@ │ │ │ │ ldreq fp, [r3, #419] @ 0x1a3 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x316a28 │ │ │ │ vadd.i8 d29, d7, d12 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ bl 0x1086c4 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ble 0xffe51e0c │ │ │ │ @@ -122611,21 +122611,21 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ svclt 0x001a0fcb │ │ │ │ eorseq pc, r7, #2 │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ ldrb r0, [r6, r7, lsl #4] │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, r3, asr #4 │ │ │ │ + andeq pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, r7, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf85ef1fe │ │ │ │ - eorseq r7, r4, r4, ror #5 │ │ │ │ + @ instruction: 0xf876f1fe │ │ │ │ + eorseq r7, r4, r4, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940ff8 │ │ │ │ addscc pc, r6, #0, 10 │ │ │ │ rscsvc pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0x260cf8d2 │ │ │ │ @@ -122646,26 +122646,26 @@ │ │ │ │ andgt pc, r2, r0, asr #16 │ │ │ │ @ instruction: 0xf840d5eb │ │ │ │ @ instruction: 0xf8cec002 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq pc, r0, r3, asr #12 │ │ │ │ + rsbeq pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0e24661 │ │ │ │ - vadd.i8 d27, d19, d3 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vtst.8 d27, d19, d11 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ blmi 0x10800c │ │ │ │ @ instruction: 0xf1fe2237 │ │ │ │ - svclt 0x0000f80f │ │ │ │ - eorseq r7, r4, r4, ror #5 │ │ │ │ + svclt 0x0000f827 │ │ │ │ + eorseq r7, r4, r4, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469c0ff8 │ │ │ │ teqlt r3, #11264 @ 0x2c00 │ │ │ │ bl 0xa22a4 │ │ │ │ stccs 14, cr0, [r1], {3} │ │ │ │ @@ -122683,21 +122683,21 @@ │ │ │ │ strmi r5, [ip, #2244] @ 0x8c4 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ strdpl sp, [r2], #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d3, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ blmi 0x10808c │ │ │ │ @ instruction: 0xf1fd222d │ │ │ │ - svclt 0x0000ffcf │ │ │ │ - eorseq r7, r4, r0, lsl r3 │ │ │ │ + svclt 0x0000ffe7 │ │ │ │ + eorseq r7, r4, r0, asr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdf1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469c0ff0 │ │ │ │ blcs 0xa2c1c │ │ │ │ @ instruction: 0xf8d1d03e │ │ │ │ stmiane r4, {r2, r3, sp, lr, pc}^ │ │ │ │ @@ -122727,21 +122727,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ble 0x193460 │ │ │ │ strle r0, [r2, #-301] @ 0xfffffed3 │ │ │ │ svceq 0x0001f1be │ │ │ │ pkhtbeq sp, r9, sl, asr #1 │ │ │ │ ubfx sp, r8, #9, #14 │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, r3, asr #4 │ │ │ │ + andeq pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xff76f1fd │ │ │ │ - eorseq r7, r4, r0, lsl r3 │ │ │ │ + @ instruction: 0xff8ef1fd │ │ │ │ + eorseq r7, r4, r0, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdf294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0x460c3c99 │ │ │ │ ldrdne pc, [r8], ip @ │ │ │ │ strle r0, [r9, #-1545] @ 0xfffff9f7 │ │ │ │ @@ -122783,26 +122783,26 @@ │ │ │ │ tstle r6, r0, ror #30 │ │ │ │ stmdbcs r6, {r0, r5, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf423bf18 │ │ │ │ tstle r0, lr, ror r3 │ │ │ │ teqpvs r2, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vrhadd.s8 d29, d3, d14 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ blmi 0x24821c │ │ │ │ @ instruction: 0xf1fd222d │ │ │ │ - @ instruction: 0xf1bcff07 │ │ │ │ + @ instruction: 0xf1bcff1f │ │ │ │ rscsle r0, r0, r0, lsl #30 │ │ │ │ tsteq ip, r0, lsl #22 │ │ │ │ pop {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf0054038 │ │ │ │ svclt 0x0000bce5 │ │ │ │ - eorseq r7, r4, r0, lsl r3 │ │ │ │ + eorseq r7, r4, r0, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ pkhbtmi r3, lr, r9, lsl #25 │ │ │ │ ldceq 1, cr15, [r0], #48 @ 0x30 │ │ │ │ @ instruction: 0xf85c6b09 │ │ │ │ @@ -122833,21 +122833,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ subpl fp, r2, r0, lsl sp │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d3, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ blmi 0x1082e4 │ │ │ │ @ instruction: 0xf1fd2237 │ │ │ │ - svclt 0x0000fea3 │ │ │ │ - eorseq r7, r4, r4, ror #5 │ │ │ │ + svclt 0x0000febb │ │ │ │ + eorseq r7, r4, r4, lsl r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xe010f8d1 │ │ │ │ svceq 0x0010f01e │ │ │ │ stclvs 1, cr13, [ip], {21} │ │ │ │ @@ -122862,21 +122862,21 @@ │ │ │ │ @ instruction: 0xf01ed002 │ │ │ │ andle r0, r0, r0, lsr #30 │ │ │ │ andcs r6, r0, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vand q12, , q8 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ blmi 0x108358 │ │ │ │ @ instruction: 0xf1fd2237 │ │ │ │ - svclt 0x0000fe69 │ │ │ │ - eorseq r7, r4, r4, ror #5 │ │ │ │ + svclt 0x0000fe81 │ │ │ │ + eorseq r7, r4, r4, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdf4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34c298 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -122886,21 +122886,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d3, d8 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ blmi 0x1083b8 │ │ │ │ @ instruction: 0xf1fd222d │ │ │ │ - svclt 0x0000fe39 │ │ │ │ - eorseq r7, r4, r0, lsl r3 │ │ │ │ + svclt 0x0000fe51 │ │ │ │ + eorseq r7, r4, r0, asr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdf510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs sp, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r4, r2, lr, lsl r6 │ │ │ │ strmi r4, [fp], -r4, lsl #12 │ │ │ │ andle r2, r2, r1, lsl #26 │ │ │ │ @@ -122918,21 +122918,21 @@ │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cmplt r3, fp, lsl #22 │ │ │ │ andlt r5, r2, r2, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ blmi 0x108438 │ │ │ │ @ instruction: 0xf1fd2237 │ │ │ │ - svclt 0x0000fdf9 │ │ │ │ - eorseq r7, r4, r4, ror #5 │ │ │ │ + svclt 0x0000fe11 │ │ │ │ + eorseq r7, r4, r4, lsl r3 │ │ │ │ @ instruction: 0xf012690a │ │ │ │ @ instruction: 0xd1280f10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ @ instruction: 0xf1bee048 │ │ │ │ @@ -122951,21 +122951,21 @@ │ │ │ │ ldrdne pc, [r4], -lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r1, {r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r0, r0, #-2147483646 @ 0x80000002 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, r3, asr #4 │ │ │ │ + andeq pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - ldc2 1, cr15, [r6, #1012]! @ 0x3f4 │ │ │ │ - eorseq r7, r4, r0, lsl r3 │ │ │ │ + stc2l 1, cr15, [lr, #1012] @ 0x3f4 │ │ │ │ + eorseq r7, r4, r0, asr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strtcc pc, [r8], r0, lsl #10 │ │ │ │ @ instruction: 0xf8d6b085 │ │ │ │ blcs 0x958d8 │ │ │ │ @@ -123000,15 +123000,15 @@ │ │ │ │ andle r5, r8, r0, lsl #3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf1ac0520 │ │ │ │ - strmi pc, [r5], -r5, lsr #26 │ │ │ │ + @ instruction: 0x4605fd3d │ │ │ │ stmdbvs r3, {r5, r8, r9, ip, sp, pc} │ │ │ │ ldrble r0, [r8], #1371 @ 0x55b │ │ │ │ ldrbmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xff60f7ff │ │ │ │ strmi r4, [r9], r2, lsl #13 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d6d1b6 │ │ │ │ @@ -123073,15 +123073,15 @@ │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf8d63528 │ │ │ │ ldmne sp, {r5, r8, sl} │ │ │ │ andge pc, r2, r3, asr r8 @ │ │ │ │ ldrdls pc, [r4], -r5 │ │ │ │ - ldc2 1, cr15, [r2], {172} @ 0xac │ │ │ │ + stc2 1, cr15, [sl], #688 @ 0x2b0 │ │ │ │ @ instruction: 0x46054652 │ │ │ │ strbmi r4, [fp], -r1, lsl #12 │ │ │ │ stccs 6, cr4, [r0, #-352] @ 0xfffffea0 │ │ │ │ @ instruction: 0xf8d6d1be │ │ │ │ strcc r3, [r1], #-1324 @ 0xfffffad4 │ │ │ │ adcmi r4, r3, #168, 12 @ 0xa800000 │ │ │ │ strbmi sp, [r0], -lr, asr #25 │ │ │ │ @@ -123091,57 +123091,57 @@ │ │ │ │ svclt 0x00008ff8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdf810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ strmi r3, [r6], -r8, lsr #9 │ │ │ │ streq pc, [r0, #-2260]! @ 0xfffff72c │ │ │ │ - blx 0xff3c4cd8 │ │ │ │ + blx 0xff9c4cd8 │ │ │ │ vhsub.s8 d18, d6, d0 │ │ │ │ vsra.s64 d21, d1, #64 │ │ │ │ @ instruction: 0xf1ae0108 │ │ │ │ - movwcs pc, #2741 @ 0xab5 @ │ │ │ │ + movwcs pc, #2765 @ 0xacd @ │ │ │ │ @ instruction: 0xf8c44632 │ │ │ │ vrshl.s8 d19, d28, d6 │ │ │ │ vbic.i32 q10, #1 @ 0x00000001 │ │ │ │ strmi r0, [r7], -r8, lsl #2 │ │ │ │ - blx 0x1fc4d00 │ │ │ │ + blx 0xfe5c4d00 │ │ │ │ strpl pc, [ip, #-2260]! @ 0xfffff72c │ │ │ │ strtmi r2, [r8], -r8, lsl #2 │ │ │ │ - ldc2 1, cr15, [r8], {183} @ 0xb7 │ │ │ │ + ldc2 1, cr15, [r0], #-732 @ 0xfffffd24 │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ strtmi r0, [r8], -r4, lsr #10 │ │ │ │ - ldc2 1, cr15, [r2], {183} @ 0xb7 │ │ │ │ + stc2 1, cr15, [sl], #-732 @ 0xfffffd24 │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ strtmi r0, [r8], -r8, lsr #10 │ │ │ │ - stc2 1, cr15, [ip], {183} @ 0xb7 │ │ │ │ + stc2 1, cr15, [r4], #-732 @ 0xfffffd24 │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ @ instruction: 0x46280530 │ │ │ │ - stc2 1, cr15, [r6], {183} @ 0xb7 │ │ │ │ + ldc2 1, cr15, [lr], {183} @ 0xb7 │ │ │ │ strne pc, [ip, #-2260]! @ 0xfffff72c │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c40534 │ │ │ │ ldrtmi r3, [r2], -ip, lsr #10 │ │ │ │ ldrne pc, [r8, #-2244]! @ 0xfffff73c │ │ │ │ vmin.s8 d20, d6, d24 │ │ │ │ vaddw.s8 , q8, d9 │ │ │ │ @ instruction: 0xf1ae0108 │ │ │ │ - @ instruction: 0xf8d4fa53 │ │ │ │ + @ instruction: 0xf8d4fa6b │ │ │ │ adcmi r3, fp, #44, 10 @ 0xb000000 │ │ │ │ ldrtmi sp, [r8], -r4, lsl #2 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - svclt 0x0010f1ad │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + svclt 0x0028f1ad │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbeq pc, r4, r3, asr #12 │ │ │ │ + addseq pc, r4, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1fd7285 │ │ │ │ - svclt 0x0000fc57 │ │ │ │ - eorseq r7, r4, r8, asr r3 │ │ │ │ + svclt 0x0000fc6f │ │ │ │ + eorseq r7, r4, r8, lsl #7 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf890b12b │ │ │ │ vmla.f q8, q0, d2[2] │ │ │ │ movwcs r1, #128 @ 0x80 │ │ │ │ @ instruction: 0xf8904770 │ │ │ │ vmla.f q8, q0, d2[4] │ │ │ │ movwcs r1, #128 @ 0x80 │ │ │ │ @@ -123152,22 +123152,22 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addeq pc, r8, r3, asr #12 │ │ │ │ + adcseq pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1fd626e │ │ │ │ - svclt 0x0000fc23 │ │ │ │ - eorseq r7, r4, r8, ror #6 │ │ │ │ + svclt 0x0000fc3b │ │ │ │ + mlaseq r4, r8, r3, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addscc pc, sl, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02100 │ │ │ │ @ instruction: 0xf41330b8 │ │ │ │ svclt 0x00142f70 │ │ │ │ @@ -123215,21 +123215,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf500bd10 │ │ │ │ @ instruction: 0xf5003396 │ │ │ │ eorscc r5, r0, #268435460 @ 0x10000004 │ │ │ │ bgt 0xff0c6b58 │ │ │ │ vaba.s8 d30, d19, d29 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ blmi 0x1088e0 │ │ │ │ eorscc pc, r1, #268435460 @ 0x10000004 │ │ │ │ - blx 0xfea4501e │ │ │ │ - eorseq r7, r4, r4, lsl #7 │ │ │ │ + blx 0xff04501e │ │ │ │ + ldrhteq r7, [r4], -r4 │ │ │ │ eorscs pc, r8, #144, 16 @ 0x900000 │ │ │ │ andeq pc, r1, #2 │ │ │ │ svclt 0x0096f7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdfa40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @@ -123254,27 +123254,27 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0054070 │ │ │ │ @ instruction: 0xf505b953 │ │ │ │ subcs r5, r0, #71 @ 0x47 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ eorcc r2, r0, r0, lsl #2 │ │ │ │ - stmia sl!, {r0, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdb r2, {r0, r5, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0xa6928 │ │ │ │ strb sp, [r9, r3, ror #1]! │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ vhadd.s32 q3, , │ │ │ │ - @ instruction: 0xf505e8dc │ │ │ │ + @ instruction: 0xf505e8f4 │ │ │ │ vst4.8 {d21-d24}, [pc :256], r3 │ │ │ │ tstcs r0, r8, lsl #4 │ │ │ │ vqadd.s32 d3, d1, d16 │ │ │ │ - @ instruction: 0x219fe8d4 │ │ │ │ + orrscs lr, pc, ip, ror #17 │ │ │ │ smlabteq r0, r0, r6, pc @ │ │ │ │ @ instruction: 0xf0044628 │ │ │ │ b 0x246a30 │ │ │ │ ldreq r0, [r3, r4, lsl #4] │ │ │ │ ldrb sp, [r4, r3, asr #11] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdfafc │ │ │ │ @@ -123329,43 +123329,43 @@ │ │ │ │ @ instruction: 0xf1a394b8 │ │ │ │ b 0x2c9dfc │ │ │ │ rsclt r0, sp, #12, 24 @ 0xc00 │ │ │ │ svcvs 0x0080f1bc │ │ │ │ orrshi pc, r4, r0 │ │ │ │ ldmdble lr, {r0, r1, r2, r8, r9, fp, sp} │ │ │ │ ldmdble ip, {r0, r8, sl, fp, sp} │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbne pc, r0, r3, asr #12 │ │ │ │ + addsne pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b83 │ │ │ │ @ instruction: 0xf1fd5257 │ │ │ │ - blls 0x3c74f8 │ │ │ │ + blls 0x3c7558 │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmiavs r5!, {r1, r2, r3, r7, r8, pc}^ │ │ │ │ stccs 3, cr11, [r1, #-180] @ 0xffffff4c │ │ │ │ stmdbvc r5!, {r1, r2, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ svclt 0x00182d13 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ stmdacs r7, {r0, r2, r6, r7, r8, pc} │ │ │ │ cmpphi sl, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - biccs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + mvnscs pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, r3, lsl #22 │ │ │ │ ldrdgt pc, [r0, -r0]! │ │ │ │ b 0xca2fac │ │ │ │ eorle r0, r9, ip, lsl #24 │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsne pc, ip, r3, asr #12 │ │ │ │ + rscne pc, ip, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf64133d8 │ │ │ │ @ instruction: 0xf1fd5288 │ │ │ │ - ssatmi pc, #15, r5, lsl #21 @ │ │ │ │ + strtmi pc, [lr], sp, lsr #21 │ │ │ │ stmibvc r0!, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf507816f │ │ │ │ @ instruction: 0xf89430a8 │ │ │ │ vst4.8 {d28-d31}, [pc], r4 │ │ │ │ vabal.s8 , d0, d0 │ │ │ │ @ instruction: 0xf8d04500 │ │ │ │ @@ -123379,17 +123379,17 @@ │ │ │ │ smlabtle r7, fp, r6, r0 │ │ │ │ strteq r6, [r8], -r5, ror #18 │ │ │ │ sbcshi pc, pc, r0, asr #2 │ │ │ │ stmdacs r0, {r5, r8, r9, fp, sp, lr} │ │ │ │ mrshi pc, (UNDEF: 8) @ │ │ │ │ vorr.i32 q10, #131072 @ 0x00020000 │ │ │ │ mrrcne 0, 9, r8, r3, cr10 │ │ │ │ - sbccs pc, r0, r3, asr #12 │ │ │ │ + rscscs pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - orrcs pc, r8, r3, asr #12 │ │ │ │ + @ instruction: 0x21b8f643 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ adcsmi r9, r2, #61440 @ 0xf000 │ │ │ │ addhi pc, r6, r0, asr #5 │ │ │ │ andcc r4, r1, #185597952 @ 0xb100000 │ │ │ │ bleq 0x104efc │ │ │ │ stmib sp, {r1, r2, r3, r9, ip, pc}^ │ │ │ │ @@ -123423,15 +123423,15 @@ │ │ │ │ strcs sp, [r1, #-315] @ 0xfffffec5 │ │ │ │ rsbcs lr, r0, #216, 14 @ 0x3600000 │ │ │ │ ldmdage r2, {r0, r5, r9, sl, lr} │ │ │ │ bl 0x7c6960 │ │ │ │ stmibvs r2!, {r0, r1, r5, r6, r8, fp, ip, sp, lr}^ │ │ │ │ stmdals fp, {r0, r5, fp, sp, lr} │ │ │ │ andls r9, r8, #603979776 @ 0x24000000 │ │ │ │ - @ instruction: 0xf9f8f1be │ │ │ │ + blx 0x4c524c │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ stccs 6, cr4, [r0, #-524] @ 0xfffffdf4 │ │ │ │ rscshi pc, r7, r0 │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ movwcc r8, #4353 @ 0x1101 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r2], sl │ │ │ │ ldrtmi r5, [r8], -r0, lsl #4 │ │ │ │ @@ -123439,15 +123439,15 @@ │ │ │ │ movwcs r9, #8729 @ 0x2219 │ │ │ │ movwls sl, #2322 @ 0x912 │ │ │ │ movwcs r4, #5698 @ 0x1642 │ │ │ │ blvs 0x1832b8 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blx 0x1ac6b80 │ │ │ │ @ instruction: 0xf1b74658 │ │ │ │ - stmib sp, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r2], -r2, lsl #12 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ movwls r2, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ blls 0x28750c │ │ │ │ @@ -123465,128 +123465,128 @@ │ │ │ │ cmnle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r8, r3, r7 │ │ │ │ + eorseq r7, r4, r8, asr #7 │ │ │ │ stmdals sl, {r0, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xf9a0f1be │ │ │ │ + @ instruction: 0xf9b8f1be │ │ │ │ strmi r4, [r3], r2, asr #12 │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ andvs lr, r3, sp, asr #19 │ │ │ │ ldrtmi r9, [r8], -r0, lsl #6 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fda901 │ │ │ │ @ instruction: 0x4658fa1f │ │ │ │ - @ instruction: 0xf90af1b7 │ │ │ │ + @ instruction: 0xf922f1b7 │ │ │ │ strls lr, [r2], -sp, asr #19 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ stmdavs r2!, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ andcs r9, r2, #4, 4 @ 0x40000000 │ │ │ │ ldrb r9, [r4, -r0, lsl #4]! │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0x46284b5d │ │ │ │ @ instruction: 0xf6419500 │ │ │ │ @ instruction: 0xf1c552d6 │ │ │ │ - @ instruction: 0x0669fbd7 │ │ │ │ + strbteq pc, [r9], -pc, ror #23 @ │ │ │ │ svcge 0x0022f57f │ │ │ │ stmdacs r0, {r5, r8, r9, fp, sp, lr} │ │ │ │ svcge 0x001ef47f │ │ │ │ bllt 0x1ea39e0 │ │ │ │ stmdacs r0, {r5, r6, sl, fp, sp, lr} │ │ │ │ svcge 0x0018f47f │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorscs pc, r0, r3, asr #12 │ │ │ │ + rsbcs pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b50 │ │ │ │ @ instruction: 0xf1fd5296 │ │ │ │ - stmdacs r1, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 6, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subne pc, r4, r3, asr #12 │ │ │ │ + rsbsne pc, r4, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b48 │ │ │ │ @ instruction: 0xf1fd5255 │ │ │ │ - strtmi pc, [lr], r9, ror #18 │ │ │ │ + strtmi pc, [lr], r1, lsl #19 │ │ │ │ strt r9, [sl], ip, lsl #10 │ │ │ │ tstlt r8, r0, ror #22 │ │ │ │ stmdacs r0, {r5, r7, r8, r9, fp, sp, lr} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr2, cr15, {3} │ │ │ │ stmdacs r0, {r5, sl, fp, sp, lr} │ │ │ │ strbteq sp, [fp], -r3, rrx │ │ │ │ usat sp, #11, r0, asr #9 │ │ │ │ stmdacs r0, {r5, r7, r8, r9, fp, sp, lr} │ │ │ │ strbt sp, [r7], ip, asr #1 │ │ │ │ - @ instruction: 0xf922f232 │ │ │ │ + @ instruction: 0xf942f232 │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ blmi 0xe89194 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1c55285 │ │ │ │ - andcs pc, r0, sp, lsl #23 │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r5, lsr #23 │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsr fp │ │ │ │ subspl pc, lr, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfe14540e │ │ │ │ + blx 0xfe74540e │ │ │ │ @ instruction: 0xf67f2d01 │ │ │ │ strb sl, [r3, sl, lsl #29] │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andne pc, r4, r3, asr #12 │ │ │ │ + eorsne pc, r4, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b2a │ │ │ │ @ instruction: 0xf1fd5242 │ │ │ │ - vmla.i8 d31, d3, d29 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i8 , , │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vshr.s64 d16, d12, #64 │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ blmi 0x988de8 │ │ │ │ eorspl pc, lr, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf920f1fd │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf938f1fd │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcseq pc, r0, r3, asr #12 │ │ │ │ + andne pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b1d │ │ │ │ @ instruction: 0xf1fd52ea │ │ │ │ - vmul.i8 d31, d3, d3 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i8 d31, d3, d27 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vshr.s64 d18, d0, #64 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ blmi 0x648e1c │ │ │ │ adcspl pc, r3, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf906f1fd │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf91ef1fd │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adccs pc, ip, r3, asr #12 │ │ │ │ + sbcscs pc, ip, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b10 │ │ │ │ @ instruction: 0xf1fd52b4 │ │ │ │ - vtst.8 , , │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmul.i8 d31, d3, d1 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ blmi 0x308e50 │ │ │ │ addspl pc, r1, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf8ecf1fd │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf904f1fd │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addne pc, ip, r3, asr #12 │ │ │ │ + adcsne pc, ip, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b03 │ │ │ │ @ instruction: 0xf1fd525b │ │ │ │ - svclt 0x0000f8df │ │ │ │ - ldrhteq r7, [r4], -ip │ │ │ │ - mlaseq r4, r8, r3, r7 │ │ │ │ + svclt 0x0000f8f7 │ │ │ │ + eorseq r7, r4, ip, ror #7 │ │ │ │ + eorseq r7, r4, r8, asr #7 │ │ │ │ push {r0, r1, r3, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ bl 0xfebdffcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strcs r0, [r0, #-4072] @ 0xfffff018 │ │ │ │ @ instruction: 0x4690461e │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ @@ -123620,44 +123620,44 @@ │ │ │ │ strtmi sp, [fp], -r3, rrx │ │ │ │ strbmi r9, [sp], -r0, lsl #24 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bleq 0xfeb44f94 │ │ │ │ bllt 0xbda8c0 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ vadd.i32 d6, d0, d16 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf108d03a │ │ │ │ strbtcc r0, [r0], #-2049 @ 0xfffff7ff │ │ │ │ ldmle r2!, {r0, r6, r7, r8, sl, lr}^ │ │ │ │ strtmi r4, [r9], fp, asr #12 │ │ │ │ @ instruction: 0xf1b9461d │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1ba4648 │ │ │ │ - blls 0x1086d4 │ │ │ │ + blls 0x108734 │ │ │ │ @ instruction: 0xf10a3701 │ │ │ │ adcsmi r0, fp, #24, 20 @ 0x18000 │ │ │ │ ldrdlt sp, [r3], -r4 │ │ │ │ blhi 0x14418c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ - mrc2 1, 4, pc, cr8, cr10, {5} │ │ │ │ + mrc2 1, 5, pc, cr0, cr10, {5} │ │ │ │ sbcsle r2, r3, r0, lsl #16 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ blvs 0x1c35cc │ │ │ │ stc 5, cr4, [r4, #772] @ 0x304 │ │ │ │ ldmible r7, {r1, r3, r8, r9, fp, pc}^ │ │ │ │ svcne 0x0060f854 │ │ │ │ @ instruction: 0xf1ba4628 │ │ │ │ - stmdacs r0, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dad1f0 │ │ │ │ stmdavs r0!, {ip} │ │ │ │ - cdp2 2, 13, cr15, cr12, cr0, {1} │ │ │ │ + cdp2 2, 15, cr15, cr12, cr0, {1} │ │ │ │ bicle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0x6126464b │ │ │ │ ldrmi r4, [sp], -r9, lsr #13 │ │ │ │ cmnvs r3, sl, lsr #7 │ │ │ │ movwcs lr, #43476 @ 0xa9d4 │ │ │ │ ldrdne pc, [r8], -sl │ │ │ │ @ instruction: 0xf8da400a │ │ │ │ @@ -123673,23 +123673,23 @@ │ │ │ │ mulscc ip, sl, r8 │ │ │ │ @ instruction: 0xf10ab9b3 │ │ │ │ adcsmi r0, sl, #48, 20 @ 0x30000 │ │ │ │ @ instruction: 0xf89ad0b3 │ │ │ │ blcs 0x94f40 │ │ │ │ @ instruction: 0xf8dad0f0 │ │ │ │ @ instruction: 0xf1ba0000 │ │ │ │ - strmi pc, [r1], pc, ror #24 │ │ │ │ + strmi pc, [r1], r7, lsl #25 │ │ │ │ orrle r2, r4, r0, lsl #26 │ │ │ │ mulcs r0, fp, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x0018f8da │ │ │ │ @ instruction: 0xf1ba4627 │ │ │ │ - @ instruction: 0xf10afc5f │ │ │ │ + @ instruction: 0xf10afc77 │ │ │ │ pkhbtmi r0, r1, r8, lsl #20 │ │ │ │ svclt 0x0000e78b │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x14442c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -123735,21 +123735,21 @@ │ │ │ │ ldrsbtcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xf10106d9 │ │ │ │ ldreq r8, [sl], sl, ror #8 │ │ │ │ ldrbhi pc, [r4], #-320 @ 0xfffffec0 @ │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ andspl pc, ip, sp, lsl #4 │ │ │ │ vfms.f32 q2, q0, q9 │ │ │ │ - @ instruction: 0xf50bed28 │ │ │ │ + @ instruction: 0xf50bed40 │ │ │ │ cmncc r0, #-1409286142 @ 0xac000002 │ │ │ │ strtvs pc, [r8], sp, lsl #10 │ │ │ │ strvs pc, [r4, #1284] @ 0x504 │ │ │ │ andne pc, r3, #64, 4 │ │ │ │ ldrcs pc, [pc, #-2221] @ 0x8879f │ │ │ │ - rsbscc pc, r8, #70254592 @ 0x4300000 │ │ │ │ + adccc pc, r8, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldrcs pc, [r8, #-2253] @ 0xfffff733 │ │ │ │ cmpcs r0, #3457024 @ 0x34c000 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #2 │ │ │ │ strne pc, [r1, #-2189]! @ 0xfffff773 │ │ │ │ movwcs lr, #2502 @ 0x9c6 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @@ -123810,25 +123810,25 @@ │ │ │ │ @ instruction: 0xf50d9b00 │ │ │ │ @ instruction: 0xf8d366a8 │ │ │ │ @ instruction: 0x03a340b8 │ │ │ │ subscs sp, r9, #209715200 @ 0xc800000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ vst4.8 {d16-d19}, [pc :128], r1 │ │ │ │ vrshl.s32 d6, d12, d16 │ │ │ │ - @ instruction: 0x01a7ec92 │ │ │ │ + @ instruction: 0x01a7ecaa │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ stccc 8, cr15, [r2], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ mvnseq pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8464658 │ │ │ │ @ instruction: 0xf44f3c14 │ │ │ │ stmib r6, {r1, r3, r7, r8, r9, sp, lr}^ │ │ │ │ @ instruction: 0xf6445303 │ │ │ │ - vrsra.s64 d19, d12, #64 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf2403c28 │ │ │ │ @ instruction: 0xf826730f │ │ │ │ @ instruction: 0xf2483c24 │ │ │ │ vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ mvnsvs r0, r8, lsl #6 │ │ │ │ @ instruction: 0xf44fbf44 │ │ │ │ @@ -123847,31 +123847,31 @@ │ │ │ │ ldrbhi pc, [ip, #-257]! @ 0xfffffeff @ │ │ │ │ setend be │ │ │ │ @ instruction: 0x01a2856f │ │ │ │ ldrbhi pc, [pc, #-257] @ 0x890e7 @ │ │ │ │ @ instruction: 0x3738f8da │ │ │ │ @ instruction: 0xf0410f1b │ │ │ │ and r8, r9, sp, asr #10 │ │ │ │ - eorseq r7, r4, r0, lsl #8 │ │ │ │ - eorseq r7, r4, r0, asr #15 │ │ │ │ - eorseq r7, r4, r0, lsl #26 │ │ │ │ - eorseq r9, r4, r0, asr fp │ │ │ │ - ldrsbteq r9, [r4], -r0 │ │ │ │ + eorseq r7, r4, r0, lsr r4 │ │ │ │ + ldrshteq r7, [r4], -r0 │ │ │ │ + eorseq r7, r4, r0, lsr sp │ │ │ │ + eorseq r9, r4, r0, lsl #23 │ │ │ │ + eorseq r9, r4, r0, lsl #26 │ │ │ │ strcc pc, [fp, fp, lsl #10]! │ │ │ │ andsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ vhadd.s32 d0, d0, d24 │ │ │ │ - strcs lr, [r8, #3126]! @ 0xc36 │ │ │ │ + strcs lr, [r8, #3150]! @ 0xc4e │ │ │ │ cdpeq 0, 15, cr15, cr15, cr15, {2} │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04f2310 │ │ │ │ strcs r0, [r0], #2054 @ 0x806 │ │ │ │ @ instruction: 0xf8069708 │ │ │ │ @ instruction: 0xf643cc24 │ │ │ │ - @ instruction: 0xf2c0799c │ │ │ │ + vmul.f d23, d16, d0[3] │ │ │ │ @ instruction: 0xf886092f │ │ │ │ @ instruction: 0xf846c03c │ │ │ │ @ instruction: 0xf44f9c28 │ │ │ │ @ instruction: 0xf8867290 │ │ │ │ swpcs ip, ip, [r0] │ │ │ │ rscsgt pc, ip, r6, lsl #17 │ │ │ │ andsvc pc, sl, r6, lsr #11 │ │ │ │ @@ -123899,15 +123899,15 @@ │ │ │ │ ldclmi 6, cr15, [r9], #276 @ 0x114 │ │ │ │ stceq 2, cr15, [r8], {192} @ 0xc0 │ │ │ │ rscsmi pc, lr, r6, lsl #17 │ │ │ │ andsgt pc, ip, r6, asr #17 │ │ │ │ strcc pc, [r5], #1606 @ 0x646 │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0x61b4930a │ │ │ │ - stcvc 6, cr15, [r4], #268 @ 0x10c │ │ │ │ + ldclvc 6, cr15, [r4], {67} @ 0x43 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x88fcc │ │ │ │ @ instruction: 0xf8c66273 │ │ │ │ tstcs r0, #56 @ 0x38 │ │ │ │ addsgt pc, r8, r6, asr #17 │ │ │ │ rscsgt pc, r8, r6, asr #17 │ │ │ │ cmppgt r8, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ blhi 0x1c44940 │ │ │ │ @@ -123917,68 +123917,68 @@ │ │ │ │ @ instruction: 0xc1b8f8c6 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ bic pc, r1, r6, lsl #17 │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ @ instruction: 0xc1bcf886 │ │ │ │ @ instruction: 0xe1bef886 │ │ │ │ blhi 0xc4924 │ │ │ │ - bl 0xfef45b90 │ │ │ │ + bl 0xff545b90 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ @ instruction: 0xf880020f │ │ │ │ andscs r2, r0, #100 @ 0x64 │ │ │ │ ldrcs lr, [r4, #-2496]! @ 0xfffff640 │ │ │ │ @ instruction: 0x27c0f8da │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ vst3.8 {d22-d24}, [pc], r4 │ │ │ │ @ instruction: 0xf8807120 │ │ │ │ @ instruction: 0xf04fe069 │ │ │ │ movwvs r0, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf8802100 │ │ │ │ @ instruction: 0xf64380c9 │ │ │ │ - vmull.s8 , d16, d28 │ │ │ │ + @ instruction: 0xf2c07cdc │ │ │ │ bicvc r0, r4, pc, lsr #24 │ │ │ │ @ instruction: 0xf04f6145 │ │ │ │ @ instruction: 0xf8c00802 │ │ │ │ strbvs r9, [r5, -r0, rrx] │ │ │ │ sbcmi pc, r7, r0, lsl #17 │ │ │ │ strvs pc, [r0], #1103 @ 0x44f │ │ │ │ rsccs pc, r8, r0, asr #17 │ │ │ │ stc 2, cr2, [r0, #364] @ 0x16c │ │ │ │ vstr d8, [r0, #40] @ 0x28 │ │ │ │ vqdmlsl.s32 q4, d6, d18 │ │ │ │ tstvs ip, r3, lsr #1 │ │ │ │ strvc pc, [r8], #1103 @ 0x44f │ │ │ │ andgt pc, r0, r3, asr #17 │ │ │ │ - ldcvc 6, cr15, [r8], #268 @ 0x10c │ │ │ │ + stclvc 6, cr15, [r8], #268 @ 0x10c │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x89080 │ │ │ │ @ instruction: 0xf8c3671c │ │ │ │ @ instruction: 0xf640c0c0 │ │ │ │ @ instruction: 0xf8c34419 │ │ │ │ vhadd.s8 d24, d6, d12 │ │ │ │ vmvn.i32 d21, #511 @ 0x000001ff │ │ │ │ bicsvs r0, ip, r8, lsl #24 │ │ │ │ rscsgt pc, ip, r3, asr #17 │ │ │ │ ldrmi pc, [ip], #-1600 @ 0xfffff9c0 │ │ │ │ sbchi pc, ip, r3, asr #17 │ │ │ │ sbcsmi pc, ip, r3, asr #17 │ │ │ │ - bl 0x1bc5c2c │ │ │ │ + bl 0xfe1c5c2c │ │ │ │ orrsvs pc, r5, #696254464 @ 0x29800000 │ │ │ │ strtvc pc, [r4], #1446 @ 0x5a6 │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ andls pc, r0, r3, asr #17 │ │ │ │ stmdbeq pc, {r0, r1, r2, r3, r6, ip, sp, lr, pc} @ │ │ │ │ andgt pc, r9, r3, lsl #17 │ │ │ │ ldcne 2, cr15, [r0], {72} @ 0x48 │ │ │ │ andls pc, r4, r3, lsl #17 │ │ │ │ andsgt pc, r0, r3, asr #17 │ │ │ │ stc 1, cr6, [r3, #372] @ 0x174 │ │ │ │ vqdmulh.s32 d8, d0, d10 │ │ │ │ - vldr d14, [r7, #328] @ 0x148 │ │ │ │ + vldr d14, [r7, #424] @ 0x1a8 │ │ │ │ @ instruction: 0xf5a67b72 │ │ │ │ andscs r6, r0, #35913728 @ 0x2240000 │ │ │ │ stmib r4, {r0, r8, r9, sp}^ │ │ │ │ tstcs r0, r4, lsl #10 │ │ │ │ blvc 0x344a08 │ │ │ │ submi pc, r3, r6, lsr #5 │ │ │ │ blvc 0x944a10 │ │ │ │ @@ -123994,64 +123994,64 @@ │ │ │ │ @ instruction: 0x676390fc │ │ │ │ movwcc pc, #12864 @ 0x3240 @ │ │ │ │ sbchi pc, r9, r4, lsl #17 │ │ │ │ rsbcc pc, r7, r4, lsr #17 │ │ │ │ movwmi pc, #58944 @ 0xe640 @ │ │ │ │ @ instruction: 0xf5a667e3 │ │ │ │ movwls r6, #5001 @ 0x1389 │ │ │ │ - bicvc pc, r4, #70254592 @ 0x4300000 │ │ │ │ + mvnsvc pc, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf6466023 │ │ │ │ vqdmlal.s q11, d0, d1[2] │ │ │ │ mvnvs r0, #8, 6 @ 0x20000000 │ │ │ │ addscc pc, ip, r4, asr #17 │ │ │ │ - bicvc pc, r8, #70254592 @ 0x4300000 │ │ │ │ + mvnsvc pc, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - @ instruction: 0xf6436623 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vmax.s8 d22, d4, d19 │ │ │ │ + vsubw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xf8c4032f │ │ │ │ vhadd.s32 , q8, q0 │ │ │ │ - @ instruction: 0xf8c7eb0a │ │ │ │ + @ instruction: 0xf8c7eb22 │ │ │ │ @ instruction: 0xf5a6903c │ │ │ │ @ instruction: 0xf04f797a │ │ │ │ @ instruction: 0xf04f020f │ │ │ │ teqvc sl, r3, lsl #2 │ │ │ │ andscs r7, r0, #-1879048185 @ 0x90000007 │ │ │ │ stmib r7, {r8, sp}^ │ │ │ │ vabal.s32 q1, d6, d4 │ │ │ │ subscs r3, fp, #227 @ 0xe3 │ │ │ │ - bicsvc pc, r8, #70254592 @ 0x4300000 │ │ │ │ + movweq pc, #33348 @ 0x8244 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vqadd.s32 d6, d0, d27 │ │ │ │ - @ instruction: 0xf04feaf2 │ │ │ │ + @ instruction: 0xf04feb0a │ │ │ │ @ instruction: 0xf889030f │ │ │ │ @ instruction: 0xf8da3004 │ │ │ │ andscs r3, r0, #12, 12 @ 0xc00000 │ │ │ │ andspl pc, r4, r9, asr #17 │ │ │ │ strbvc pc, [r2, #-1446]! @ 0xfffffa5a @ │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ andscs pc, r0, r9, asr #17 │ │ │ │ addcc pc, r3, r6, lsr #5 │ │ │ │ @ instruction: 0xf04f225b │ │ │ │ andseq r0, fp, #4, 24 @ 0x400 │ │ │ │ andgt pc, r9, r9, lsl #17 │ │ │ │ eorcc pc, r8, r9, asr #17 │ │ │ │ - mvnvc pc, #70254592 @ 0x4300000 │ │ │ │ + tstpeq r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ - b 0xff4c5d64 │ │ │ │ + b 0xffac5d64 │ │ │ │ @ instruction: 0x2610f8da │ │ │ │ movweq pc, #61519 @ 0xf04f @ │ │ │ │ @ instruction: 0x712b62aa │ │ │ │ bmi 0xff311900 │ │ │ │ ldmge r6!, {r0, r1, r6, r9, sl, lr} │ │ │ │ strcs r6, [r0, pc, lsr #2]! │ │ │ │ vrhadd.s8 q11, q0, │ │ │ │ @ instruction: 0x812f4704 │ │ │ │ - strbvc pc, [r8, r3, asr #12]! @ │ │ │ │ + ldreq pc, [r8, -r4, asr #4] │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ff602f │ │ │ │ blls 0xc8710 │ │ │ │ ldrsbtcs pc, [r8], r3 @ │ │ │ │ b 0x114c568 │ │ │ │ bfieq r2, r2, #7, #21 │ │ │ │ ldmibmi pc!, {r2, r3, r4, r8, sl, ip, lr, pc} @ │ │ │ │ @@ -124102,20 +124102,20 @@ │ │ │ │ stmvs r0, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strbvc pc, [r0, -r4, asr #7] @ │ │ │ │ ldrmi lr, [ip, #-2515] @ 0xfffff62d │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addhi pc, r0, #65 @ 0x41 │ │ │ │ @ instruction: 0x4641225a │ │ │ │ eoreq pc, r2, r6, lsr #3 │ │ │ │ - b 0x12c5e74 │ │ │ │ + b 0x18c5e74 │ │ │ │ stmib r6, {r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8064500 │ │ │ │ mvncs r3, #32, 24 @ 0x2000 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ - movteq pc, #33348 @ 0x8244 @ │ │ │ │ + cmnpeq r8, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ stccc 8, cr15, [r4], #-152 @ 0xffffff68 │ │ │ │ movwvs pc, #49728 @ 0xc240 @ │ │ │ │ strhlt r6, [pc, -r3]! │ │ │ │ @ instruction: 0x21a82310 │ │ │ │ @@ -124126,19 +124126,19 @@ │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ ldmib r3, {r8, r9, fp, ip, pc}^ │ │ │ │ ldrbeq r4, [sl, -lr, lsr #6] │ │ │ │ tstphi sl, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ strvc pc, [r4, #1446]! @ 0x5a6 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ adcvc pc, r2, r6, lsr #11 │ │ │ │ - orreq pc, r4, #68, 4 @ 0x40000004 │ │ │ │ + @ instruction: 0x03b4f244 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf640602b │ │ │ │ vtst.32 d4, d0, d13 │ │ │ │ - blls 0x343eac │ │ │ │ + blls 0x343f0c │ │ │ │ ldclcc 8, cr15, [ip], #280 @ 0x118 │ │ │ │ cdpvc 4, 3, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x37d0f8da │ │ │ │ adcvs r2, fp, #0, 4 │ │ │ │ stmdbls r7, {r3, r4, r6, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ @@ -124241,18 +124241,18 @@ │ │ │ │ andsle r2, r3, r0, ror pc │ │ │ │ @ instruction: 0xf5044c08 │ │ │ │ @ instruction: 0x46217510 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, ip, #9109504 @ 0x8b0000 │ │ │ │ strd sp, [r7], -r7 │ │ │ │ - ldrhteq fp, [r4], -r0 │ │ │ │ - eorseq fp, r4, r0, lsl #10 │ │ │ │ - mlaseq r4, r8, ip, fp │ │ │ │ - eorseq sp, r4, r8, asr r8 │ │ │ │ + eorseq fp, r4, r0, ror #7 │ │ │ │ + eorseq fp, r4, r0, lsr r5 │ │ │ │ + eorseq fp, r4, r8, asr #25 │ │ │ │ + eorseq sp, r4, r8, lsl #17 │ │ │ │ usatcc pc, #0, sl, asr #17 @ │ │ │ │ svceq 0x0070f413 │ │ │ │ @ instruction: 0xf8dad130 │ │ │ │ @ instruction: 0xf0133760 │ │ │ │ @ instruction: 0xd12b6f70 │ │ │ │ @ instruction: 0x51a9f50d │ │ │ │ tstcc ip, lr, lsl fp │ │ │ │ @@ -124283,174 +124283,174 @@ │ │ │ │ strbvs pc, [fp, #1293]! @ 0x50d @ │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ @ instruction: 0xf83af7ff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ svclt 0x0000e663 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq fp, r4, r8, lsl lr │ │ │ │ - eorseq fp, r4, r8, ror lr │ │ │ │ - mlaseq r4, r8, sl, sp │ │ │ │ + eorseq fp, r4, r8, asr #28 │ │ │ │ + eorseq fp, r4, r8, lsr #29 │ │ │ │ + eorseq sp, r4, r8, asr #21 │ │ │ │ @ instruction: 0xf5044c08 │ │ │ │ strtmi r7, [r1], -r8, lsr #10 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, r5, #2424832 @ 0x250000 │ │ │ │ blls 0xbe0c4 │ │ │ │ ldrsbtcs pc, [r8], r3 @ │ │ │ │ @ instruction: 0xf57f0153 │ │ │ │ and sl, r1, r4, ror #23 │ │ │ │ - eorseq r8, r4, r0, lsr #2 │ │ │ │ + eorseq r8, r4, r0, asr r1 │ │ │ │ strtvs pc, [r8], #1293 @ 0x50d │ │ │ │ bcc 0xfeac6d2c │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a42100 │ │ │ │ @ instruction: 0xf04f0028 │ │ │ │ vmul.i32 d0, d0, d0 │ │ │ │ - @ instruction: 0xf50ae8ba │ │ │ │ + @ instruction: 0xf50ae8d2 │ │ │ │ strtcs r6, [r8], ip, asr #25 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8440201 │ │ │ │ @ instruction: 0xf8843c1c │ │ │ │ vst4.16 {d18-d21}, [pc], r1 │ │ │ │ andcs r7, r1, #67108865 @ 0x4000001 │ │ │ │ stccc 8, cr15, [r2], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0xf04f87e3 │ │ │ │ stmib r4, {r0, r1, fp}^ │ │ │ │ vmul.i8 d18, d6, d1 │ │ │ │ vmls.f d21, d0, d1[1] │ │ │ │ @ instruction: 0xf8a40508 │ │ │ │ stmib r4, {r1, r2, r3, r4, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf6432929 │ │ │ │ - vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.f d20, d0, d0[5] │ │ │ │ @ instruction: 0xf8a4012f │ │ │ │ stmib r4, {r1, r2, r3, r4, r5, r6, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf6432941 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8a4002f │ │ │ │ @ instruction: 0xf844315e │ │ │ │ @ instruction: 0xf04f6c14 │ │ │ │ strbtvs r0, [r6], #514 @ 0x202 │ │ │ │ - orrcc pc, r0, #70254592 @ 0x4300000 │ │ │ │ + movscc pc, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ adcvs pc, ip, r4, asr #17 │ │ │ │ stccc 8, cr15, [r8], #-272 @ 0xfffffef0 │ │ │ │ - strvs pc, [r4, r3, asr #12] │ │ │ │ + ldrvs pc, [r4, r3, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ smlabtvs ip, r4, r8, pc @ │ │ │ │ adccs pc, r1, r4, lsl #17 │ │ │ │ - orrscc pc, r0, #70254592 @ 0x4300000 │ │ │ │ + biccc pc, r0, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ smlabbhi r1, r4, r8, pc @ │ │ │ │ @ instruction: 0xf64363a3 │ │ │ │ - vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ + vmlal.s q10, d0, d0[2] │ │ │ │ tstls r4, pc, lsr #4 │ │ │ │ @ instruction: 0xf6439203 │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ andls r0, r5, pc, lsr #6 │ │ │ │ addscc pc, r8, r4, asr #17 │ │ │ │ - rsbsmi pc, r0, #70254592 @ 0x4300000 │ │ │ │ + adcmi pc, r0, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldcls 8, cr15, [r8], {68} @ 0x44 │ │ │ │ @ instruction: 0xf6436765 │ │ │ │ - vrsra.s64 d19, d28, #64 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ @ instruction: 0xf8c4032f │ │ │ │ @ instruction: 0xf8c450d4 │ │ │ │ @ instruction: 0xf64330f8 │ │ │ │ - vaddw.s8 q10, q8, d12 │ │ │ │ + vsra.s64 d20, d28, #64 │ │ │ │ @ instruction: 0xf8c4012f │ │ │ │ @ instruction: 0xf6435134 │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ + vsubw.s8 q10, q0, d8 │ │ │ │ @ instruction: 0xf643032f │ │ │ │ - vshr.s64 d20, d12, #64 │ │ │ │ + vmla.i d20, d16, d0[3] │ │ │ │ @ instruction: 0xf8c4002f │ │ │ │ @ instruction: 0xf6433158 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vsubw.s8 q10, q0, d28 │ │ │ │ movwls r0, #9007 @ 0x232f │ │ │ │ - cmppmi r4, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + orrmi pc, r4, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf6439306 │ │ │ │ - vqdmlal.s q10, d16, d0[2] │ │ │ │ + vrsra.s64 q10, q12, #64 │ │ │ │ andls r0, r7, #-1140850688 @ 0xbc000000 │ │ │ │ @ instruction: 0xf6439108 │ │ │ │ - vmlal.s q10, d16, d0[5] │ │ │ │ + vmov.i32 d21, #1024 @ 0x00000400 │ │ │ │ andls r0, r9, pc, lsr #4 │ │ │ │ @ instruction: 0xf643930a │ │ │ │ - vsra.s64 q10, q12, #64 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ andls r0, fp, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf643910c │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ ldrls r0, [sp, -pc, lsr #32] │ │ │ │ @ instruction: 0xf643900d │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf643032f │ │ │ │ - vmvn.i32 d21, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ movwls r0, #57903 @ 0xe22f │ │ │ │ @ instruction: 0xf643920f │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ tstls r0, pc, lsr #32 │ │ │ │ @ instruction: 0xf6439011 │ │ │ │ - vrsra.s64 d21, d0, #64 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ @ instruction: 0xf643032f │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ tstls r2, #-268435454 @ 0xf0000002 │ │ │ │ @ instruction: 0xf6439213 │ │ │ │ - vmla.f d21, d16, d0[0] │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d4 │ │ │ │ tstls r4, pc, lsr #32 │ │ │ │ @ instruction: 0xf6439015 │ │ │ │ - vqdmlal.s , d16, d0[6] │ │ │ │ + vorr.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf50d032f │ │ │ │ tstls r6, #163 @ 0xa3 │ │ │ │ - rscspl pc, ip, #70254592 @ 0x4300000 │ │ │ │ + eorvs pc, ip, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andsls r9, r7, #1 │ │ │ │ - tstpvs r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - teqpvs r4, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + msrvs SPSR_s, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstls r9, #24, 2 │ │ │ │ - subsvs pc, r0, #70254592 @ 0x4300000 │ │ │ │ + addvs pc, r0, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - msrvs (UNDEF: 108), r3 │ │ │ │ + orrsvs pc, ip, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls fp, sl, lsl r2 │ │ │ │ - cmnpvs r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + @ instruction: 0x63a8f643 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - ldrvs pc, [r0, r3, asr #12] │ │ │ │ + strbvs pc, [r0, r3, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0x971e931c │ │ │ │ - strvs pc, [r0, r3, asr #12]! │ │ │ │ + ldrbvs pc, [r0, r3, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0xf643971f │ │ │ │ - vqshl.s64 d22, d16, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ strls r0, [r0, -pc, lsr #14]! │ │ │ │ - strbvs pc, [r0, r3, asr #12] @ │ │ │ │ + ldrbvs pc, [r0, r3, asr #12]! @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0xf6439721 │ │ │ │ - vqshl.s64 q11, q0, #0 │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ strls r0, [r2, -pc, lsr #14]! │ │ │ │ - ldrbvs pc, [r8, r3, asr #12] @ │ │ │ │ + strvc pc, [r8, -r3, asr #12] │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0xf6439723 │ │ │ │ - vqdmlsl.s q11, d16, d0[4] │ │ │ │ + vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ strls r0, [r4, -pc, lsr #14]! │ │ │ │ - strbvs pc, [ip, r3, asr #12]! @ │ │ │ │ + ldrvc pc, [ip, -r3, asr #12] │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ ldc 7, cr9, [ip, #148] @ 0x94 │ │ │ │ @ instruction: 0xf6437b08 │ │ │ │ - vmlsl.s , d16, d0[6] │ │ │ │ + vmov.i32 d20, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf8c4062f │ │ │ │ mcrls 1, 0, r6, cr2, cr8, {5} │ │ │ │ streq pc, [r4, -pc, asr #32] │ │ │ │ blvc 0xc5150 │ │ │ │ - stmiami ip!, {r0, r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmmi ip, {r0, r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ blvc 0x3451bc │ │ │ │ andsvs pc, r8, #196, 16 @ 0xc40000 │ │ │ │ cdpcc 2, 0, cr15, cr3, cr0, {2} │ │ │ │ tstcs r2, #3, 28 @ 0x30 │ │ │ │ rsbsvs pc, r8, #196, 16 @ 0xc40000 │ │ │ │ cdpls 1, 0, cr2, cr4, cr11, {1} │ │ │ │ @@ -124808,15 +124808,15 @@ │ │ │ │ @ instruction: 0xf884ee1e │ │ │ │ strcs r6, [r2], -r1, asr #30 │ │ │ │ cdphi 8, 2, cr15, cr1, cr4, {4} │ │ │ │ ldmpl pc, {r0, r2, r3, r8, sl, ip, sp, lr, pc} @ │ │ │ │ cdpvc 8, 2, cr15, cr12, cr4, {6} │ │ │ │ cdp 8, 7, cr15, cr14, cr4, {5} │ │ │ │ svclt 0x0000e002 │ │ │ │ - eorseq r8, r4, r0, asr #7 │ │ │ │ + ldrshteq r8, [r4], -r0 │ │ │ │ cdpvc 8, 8, cr15, cr12, cr4, {6} │ │ │ │ cdp 8, 13, cr15, cr14, cr4, {5} │ │ │ │ cdpvc 8, 14, cr15, cr12, cr4, {6} │ │ │ │ svc 0x003ef8a4 │ │ │ │ cdpvs 8, 2, cr15, cr4, cr4, {6} │ │ │ │ cdpls 8, 2, cr15, cr8, cr4, {6} │ │ │ │ cdppl 8, 5, cr15, cr4, cr4, {6} │ │ │ │ @@ -124856,47 +124856,47 @@ │ │ │ │ movwls sl, #31742 @ 0x7bfe │ │ │ │ strpl pc, [r9, sp, lsl #10]! │ │ │ │ ldrcc r9, [r8, -r1, lsl #28] │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0x36604658 │ │ │ │ blx 0xfefc81ae │ │ │ │ ldrhle r4, [r7, #39]! @ 0x27 │ │ │ │ - strbtcc pc, [r0], sp, asr #12 @ │ │ │ │ + ldrmi pc, [r0], -sp, asr #12 │ │ │ │ ldrteq pc, [r4], -r0, asr #5 @ │ │ │ │ strpl pc, [r1, r6, lsl #10] │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0x36604658 │ │ │ │ blx 0xfec481ca │ │ │ │ ldrhle r4, [r7, #39]! @ 0x27 │ │ │ │ pkhtbcc pc, r0, sl, asr #17 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ rsbhi pc, sl, r1, asr #32 │ │ │ │ @ instruction: 0xa01cf8dd │ │ │ │ - ldmdbvc r0, {r0, r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbvc r0, {r0, r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf5a42704 │ │ │ │ strtmi r7, [r8], r4, lsr #13 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - mcr2 1, 5, pc, cr4, cr12, {5} @ │ │ │ │ + mrc2 1, 5, pc, cr12, cr12, {5} │ │ │ │ stcvc 4, cr15, [r1], #444 @ 0x1bc │ │ │ │ subscs r4, fp, #5242880 @ 0x500000 │ │ │ │ andeq lr, ip, r4, lsl #22 │ │ │ │ vrhadd.s16 d2, d15, d0 │ │ │ │ - @ instruction: 0xf04fec3c │ │ │ │ + @ instruction: 0xf04fec54 │ │ │ │ andcs r0, r0, #16, 28 @ 0x100 │ │ │ │ @ instruction: 0x46584651 │ │ │ │ @ instruction: 0x71b7230f │ │ │ │ teqvc r3, r1, lsl #14 │ │ │ │ ldrshtvs r2, [r5], -pc │ │ │ │ @ instruction: 0x23a87273 │ │ │ │ eorshi pc, ip, r6, asr #17 │ │ │ │ movw lr, #18886 @ 0x49c6 │ │ │ │ blx 0x1fc822e │ │ │ │ @ instruction: 0xf1b54628 │ │ │ │ - svccs 0x0010fdff │ │ │ │ + svccs 0x0010fe17 │ │ │ │ blls 0xbe9a8 │ │ │ │ ldrsbtcs pc, [r8], r3 @ │ │ │ │ orrvc pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf50baf3b │ │ │ │ @ instruction: 0xf50b33ab │ │ │ │ movwls r3, #35496 @ 0x8aa8 │ │ │ │ @@ -124905,15 +124905,15 @@ │ │ │ │ @ instruction: 0x3654f89a │ │ │ │ @ instruction: 0xf0412b00 │ │ │ │ @ instruction: 0xf0498016 │ │ │ │ @ instruction: 0xf50d4900 │ │ │ │ vst1.32 {d22-d24}, [pc :128], r8 │ │ │ │ smlabtcs r0, r0, r2, r7 │ │ │ │ eoreq pc, r8, r6, lsr #3 │ │ │ │ - stc 2, cr15, [r2], {31} │ │ │ │ + ldc 2, cr15, [sl], {31} │ │ │ │ @ instruction: 0xf806230f │ │ │ │ ldrbcs r3, [r0, #3108]! @ 0xc24 │ │ │ │ addscc pc, ip, r6, lsl #17 │ │ │ │ teqpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0x270160b3 │ │ │ │ vst1.32 {d22-d24}, [pc :256], r3 │ │ │ │ ldrtvs r2, [r3], #896 @ 0x380 │ │ │ │ @@ -124929,28 +124929,28 @@ │ │ │ │ smlabbcc r1, r6, r8, pc @ │ │ │ │ movwpl pc, #16960 @ 0x4240 @ │ │ │ │ adccc pc, r0, r6, lsr #17 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ ldccc 8, cr15, [r8], {70} @ 0x46 │ │ │ │ adccc pc, r8, r6, asr #17 │ │ │ │ - msrvc CPSR_, #70254592 @ 0x4300000 │ │ │ │ + cmppvc r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ msrpl CPSR_c, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ subscs r6, ip, #-1073741796 @ 0xc000001c │ │ │ │ sbcscc pc, r4, r6, asr #17 │ │ │ │ - msrvc CPSR_f, #70254592 @ 0x4300000 │ │ │ │ + cmppvc r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64363b3 │ │ │ │ - vbic.i32 d23, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s , d0, d0[5] │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ @ instruction: 0xf6433098 │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ blls 0x2966fc │ │ │ │ @ instruction: 0xf8c62100 │ │ │ │ @ instruction: 0xf5a6c0c8 │ │ │ │ @ instruction: 0xf84670a2 │ │ │ │ @ instruction: 0xf5a65c14 │ │ │ │ ldrbtvs r7, [r5], #1188 @ 0x4a4 │ │ │ │ @@ -124961,27 +124961,27 @@ │ │ │ │ @ instruction: 0xf8c66477 │ │ │ │ stmib r6, {r2, r8, ip, sp, lr}^ │ │ │ │ stc 8, cr9, [r6, #192] @ 0xc0 │ │ │ │ @ instruction: 0xf8c67b18 │ │ │ │ @ instruction: 0xf8c6e118 │ │ │ │ stmib r6, {r3, r5, r8, lr, pc}^ │ │ │ │ vadd.i16 , , q4 │ │ │ │ - blls 0x2c51b0 │ │ │ │ + blls 0x2c5210 │ │ │ │ andcs r7, r0, #1879048198 @ 0x70000006 │ │ │ │ strtmi r6, [r1], -r5, ror #2 │ │ │ │ strcs r6, [r2, #-3995] @ 0xfffff065 │ │ │ │ ldrbmi r6, [r8], -r2, ror #5 │ │ │ │ ldrbvs pc, [r3, sp, lsl #10] @ │ │ │ │ biccs pc, r4, #201326595 @ 0xc000003 │ │ │ │ vst1.32 {d22-d25}, [pc :128], r3 │ │ │ │ stmib r4, {r8, r9, ip, sp, lr}^ │ │ │ │ vst2.8 {d21-d24}, [pc], r3 │ │ │ │ @ instruction: 0xf50d6304 │ │ │ │ @ instruction: 0x632365a4 │ │ │ │ - movtvc pc, #34371 @ 0x8643 @ │ │ │ │ + cmnpvc r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vhadd.s8 d22, d0, d19 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf8c44303 │ │ │ │ @ instruction: 0xf6453005 │ │ │ │ vsubw.s8 , q0, d5 │ │ │ │ strbtvs r0, [r3], #-776 @ 0xfffffcf8 │ │ │ │ @@ -125012,15 +125012,15 @@ │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ blx 0xfe3c840c │ │ │ │ mvnsle r4, r7, lsr #5 │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r0 │ │ │ │ @ instruction: 0xf1a672c0 │ │ │ │ @ instruction: 0xf5050028 │ │ │ │ vqrshl.s16 d7, d28, d31 │ │ │ │ - @ instruction: 0xf8daeb2e │ │ │ │ + @ instruction: 0xf8daeb46 │ │ │ │ @ instruction: 0xf8c637d0 │ │ │ │ andcs r3, r1, r0, lsr #2 │ │ │ │ tstcs r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf8d39c01 │ │ │ │ vshr.u64 d19, d24, #61 │ │ │ │ @ instruction: 0xf8c663c0 │ │ │ │ movwcs r3, #4288 @ 0x10c0 │ │ │ │ @@ -125045,26 +125045,26 @@ │ │ │ │ orrcs r3, r0, #168 @ 0xa8 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ orrsvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ movwcs r6, #179 @ 0xb3 │ │ │ │ sbccc pc, r4, r6, asr #17 │ │ │ │ teqpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ smlawtcc r8, r6, r8, pc @ │ │ │ │ - cmppvc r4, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + orrvc pc, r4, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ - msrvc SPSR_, #70254592 @ 0x4300000 │ │ │ │ + orrsvc pc, r0, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64363b3 │ │ │ │ - vqdmlal.s , d0, d0[6] │ │ │ │ + vrsra.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ @ instruction: 0xf6403098 │ │ │ │ @ instruction: 0xf8a6430f │ │ │ │ @ instruction: 0xf643309c │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + vrsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ vqadd.s8 , q12, q12 │ │ │ │ vsubw.s8 q8, q8, d9 │ │ │ │ @ instruction: 0xf8c60308 │ │ │ │ vand d19, d6, d28 │ │ │ │ vsubw.s8 q10, q0, d9 │ │ │ │ stmib r6, {r3, r8, r9}^ │ │ │ │ @@ -125099,106 +125099,106 @@ │ │ │ │ @ instruction: 0xf8da3aa8 │ │ │ │ @ instruction: 0xf4133760 │ │ │ │ @ instruction: 0xf43e2f70 │ │ │ │ stmdbmi r8, {r0, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9d6f7fe │ │ │ │ ldcllt 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ - mlaseq r4, r0, r6, r8 │ │ │ │ - ldrhteq r9, [r4], -r0 │ │ │ │ - eorseq r9, r4, r0, lsl sl │ │ │ │ - eorseq r9, r4, r0, asr fp │ │ │ │ - mlaseq r4, r0, r3, sl │ │ │ │ - eorseq sl, r4, r0, ror r5 │ │ │ │ + eorseq r8, r4, r0, asr #13 │ │ │ │ + eorseq r9, r4, r0, ror #7 │ │ │ │ + eorseq r9, r4, r0, asr #20 │ │ │ │ + eorseq r9, r4, r0, lsl #23 │ │ │ │ + eorseq sl, r4, r0, asr #7 │ │ │ │ + eorseq sl, r4, r0, lsr #11 │ │ │ │ strtvs pc, [r8], sp, lsl #10 │ │ │ │ strcc pc, [fp, fp, lsl #10]! │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ @ instruction: 0xf04f0028 │ │ │ │ vmla.i16 d0, d15, d2 │ │ │ │ - vpmax.s8 q15, q3, q12 │ │ │ │ + vpmax.s8 d30, d22, d0 │ │ │ │ vmull.s , d0, d1[2] │ │ │ │ tstcs r0, r8, lsl #20 │ │ │ │ vhsub.s8 d18, d16, d24 │ │ │ │ stmdb r6, {r0, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf04f9107 │ │ │ │ @ instruction: 0xf8260003 │ │ │ │ @ instruction: 0xf643ec22 │ │ │ │ - vqdmlal.s q9, d16, d0[2] │ │ │ │ + vrsra.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf8a6032f │ │ │ │ @ instruction: 0xf846e03e │ │ │ │ @ instruction: 0xf6433c28 │ │ │ │ - vaddhn.i16 d19, q0, q0 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ stmib r6, {r0, r1, r2, r3, r5, sl}^ │ │ │ │ @ instruction: 0xf8a69111 │ │ │ │ @ instruction: 0xf04fe09e │ │ │ │ stmib r6, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf6439129 │ │ │ │ - vabal.s8 , d0, d12 │ │ │ │ + vbic.i32 d19, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf8a6052f │ │ │ │ stmib r6, {r1, r2, r3, r4, r5, r6, r7, sp, lr, pc}^ │ │ │ │ vrhadd.s8 , q0, │ │ │ │ @ instruction: 0xf8463c02 │ │ │ │ @ instruction: 0xf6432c14 │ │ │ │ - vmul.i d19, d0, d0[4] │ │ │ │ + @ instruction: 0xf2c03890 │ │ │ │ ldrbtvs r0, [r2], #2095 @ 0x82f │ │ │ │ adccs pc, ip, r6, asr #17 │ │ │ │ smlabtcs ip, r6, r8, pc @ │ │ │ │ subcc pc, r1, r6, lsl #17 │ │ │ │ - bicscs pc, r0, #70254592 @ 0x4300000 │ │ │ │ + movwcc pc, #1603 @ 0x643 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ smlabbeq r1, r6, r8, pc @ │ │ │ │ @ instruction: 0xf64363b3 │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ strls r0, [r3], #-47 @ 0xffffffd1 │ │ │ │ @ instruction: 0xf6439002 │ │ │ │ - vrsra.s64 q9, q4, #64 │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ strls r0, [r4, #-815] @ 0xfffffcd1 │ │ │ │ addscc pc, r8, r6, asr #17 │ │ │ │ - andscc pc, r8, r3, asr #12 │ │ │ │ + subcc pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ adcls pc, r1, r6, lsl #17 │ │ │ │ @ instruction: 0xf6439005 │ │ │ │ - vqdmlal.s q9, d16, d0[4] │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ @ instruction: 0xf8c6a014 │ │ │ │ @ instruction: 0xf64330f8 │ │ │ │ - vaddhn.i16 d19, q0, q10 │ │ │ │ + vmov.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf8c6042f │ │ │ │ strls sl, [r6], #-116 @ 0xffffff8c │ │ │ │ - ldrcc pc, [r0, #-1603]! @ 0xfffff9bd │ │ │ │ + strbcc pc, [r0, #-1603]! @ 0xfffff9bd @ │ │ │ │ streq pc, [pc, #-704]! @ 0x8a3c4 │ │ │ │ sbcsge pc, r4, r6, asr #17 │ │ │ │ @ instruction: 0xf6439507 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ andls r0, r8, pc, lsr #32 │ │ │ │ blvc 0xfc5cf4 │ │ │ │ - mvncs pc, #70254592 @ 0x4300000 │ │ │ │ + tstpcc r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ cmppcc r8, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6439b02 │ │ │ │ - vmov.i32 , #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d19, q8, q2 │ │ │ │ stc 4, cr0, [r6, #188] @ 0xbc │ │ │ │ vldr d7, [r7] │ │ │ │ @ instruction: 0xf6437b3e │ │ │ │ - vmla.i d19, d0, d0[2] │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf8c6002f │ │ │ │ blls 0x156da4 │ │ │ │ ldrcc pc, [r8, #-1549] @ 0xfffff9f3 │ │ │ │ blvc 0x6c5ce4 │ │ │ │ blvc 0x10c5d2c │ │ │ │ andscc pc, r8, #12976128 @ 0xc60000 │ │ │ │ vstr d9, [r6, #16] │ │ │ │ vldr d7, [r7, #192] @ 0xc0 │ │ │ │ strls r7, [r9], #-2882 @ 0xfffff4be │ │ │ │ strtvs pc, [r3], #1293 @ 0x50d │ │ │ │ rsbscc pc, r8, #12976128 @ 0xc60000 │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ @ instruction: 0xf6439401 │ │ │ │ - vmls.i d19, d0, d0[7] │ │ │ │ + @ instruction: 0xf2c0349c │ │ │ │ @ instruction: 0xf8a6042f │ │ │ │ strls lr, [sl], #-350 @ 0xfffffea2 │ │ │ │ msrcc SPSR_c, r6, lsl #17 │ │ │ │ movweq pc, #20559 @ 0x504f @ │ │ │ │ cmpls r9, r6, asr #19 │ │ │ │ msrcs SPSR_fs, r6, asr #17 │ │ │ │ @ instruction: 0xe1bef8a6 │ │ │ │ @@ -125368,27 +125368,27 @@ │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ blls 0xca8b8 │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ @ instruction: 0xf57e01e2 │ │ │ │ subscs sl, ip, #12, 28 @ 0xc0 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ strcs r0, [r3], #-36 @ 0xffffffdc │ │ │ │ - stmda r4!, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmda ip!, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf50d4aa2 │ │ │ │ @ instruction: 0xf80660a3 │ │ │ │ strcs r4, [r2, #-3105] @ 0xfffff3df │ │ │ │ @ instruction: 0xf8062405 │ │ │ │ @ instruction: 0xf44f4c1f │ │ │ │ stmdb r6, {r7, sl, sp, lr}^ │ │ │ │ strtcs r5, [r8], #1031 @ 0x407 │ │ │ │ ldcmi 8, cr15, [r4], {70} @ 0x46 │ │ │ │ ldrmi pc, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ stcmi 8, cr15, [ip], {70} @ 0x46 │ │ │ │ - ldreq pc, [r8], #-580 @ 0xfffffdbc │ │ │ │ + strbeq pc, [r8], #-580 @ 0xfffffdbc @ │ │ │ │ strteq pc, [pc], #-704 @ 0x8a9f0 │ │ │ │ stcmi 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ strbpl pc, [sp], #-582 @ 0xfffffdba @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7fe61b4 │ │ │ │ andcs pc, r0, #28672 @ 0x7000 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @@ -125396,15 +125396,15 @@ │ │ │ │ blls 0xca84c │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ @ instruction: 0xf57e07e2 │ │ │ │ @ instruction: 0xf44fadd9 │ │ │ │ @ instruction: 0x21007290 │ │ │ │ eoreq pc, r8, r6, lsr #3 │ │ │ │ strvs pc, [r3, #1293]! @ 0x50d │ │ │ │ - stmda ip!, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + stmda r4, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ strbvs pc, [r7], #1293 @ 0x50d @ │ │ │ │ ldmdacc r8!, {r1, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #4147 @ 0x1033 │ │ │ │ stccc 8, cr15, [r3], #-24 @ 0xffffffe8 │ │ │ │ ldccc 8, cr15, [pc], {6} │ │ │ │ eorscc pc, sp, r6, lsl #17 │ │ │ │ subcc pc, r1, r6, lsl #17 │ │ │ │ @@ -125420,25 +125420,25 @@ │ │ │ │ mvnscs r3, #8448 @ 0x2100 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ orrvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ stccc 8, cr15, [r8], {70} @ 0x46 │ │ │ │ ldrbtvs r2, [r3], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xf8c623c0 │ │ │ │ vhadd.s8 d19, d20, d28 │ │ │ │ - vsubw.s8 q8, q0, d20 │ │ │ │ + vorr.i32 q8, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf2463c28 │ │ │ │ vsubw.s8 , q0, d25 │ │ │ │ cmnvs r3, r8, lsl #6 │ │ │ │ - teqpeq r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ + msreq SPSR_, #68, 4 @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vcge.s8 d22, d16, d19 │ │ │ │ @ instruction: 0xf8a64303 │ │ │ │ vqadd.s8 d19, d4, d31 │ │ │ │ - vbic.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s q8, d0, d0[7] │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ vqadd.s8 d19, d16, d8 │ │ │ │ @ instruction: 0xf8a66303 │ │ │ │ @ instruction: 0x4629309f │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3560 │ │ │ │ adcmi pc, ip, #47, 30 @ 0xbc │ │ │ │ @@ -125446,33 +125446,33 @@ │ │ │ │ @ instruction: 0xf0133760 │ │ │ │ @ instruction: 0xf0400ff0 │ │ │ │ blls 0xaba60 │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ ldcllt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ eoreq pc, r1, r6, lsr #3 │ │ │ │ - svc 0x00c8f21e │ │ │ │ + svc 0x00e0f21e │ │ │ │ @ instruction: 0x66756634 │ │ │ │ ldreq pc, [r1], #-879 @ 0xfffffc91 │ │ │ │ streq pc, [fp, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0x432c2301 │ │ │ │ stccc 8, cr15, [r0], #-24 @ 0xffffffe8 │ │ │ │ tstcs r0, #1929379840 @ 0x73000000 │ │ │ │ @ instruction: 0xf8466034 │ │ │ │ ldrtvs r3, [r3], #3096 @ 0xc18 │ │ │ │ @ instruction: 0xf84623a8 │ │ │ │ ldrbtvs r3, [r3], #3092 @ 0xc14 │ │ │ │ @ instruction: 0xf8062303 │ │ │ │ @ instruction: 0xf2443c22 │ │ │ │ - vqdmlal.s q8, d0, d0[2] │ │ │ │ + vbic.i32 q8, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf6403c28 │ │ │ │ @ instruction: 0xf826730f │ │ │ │ @ instruction: 0xf2443c24 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q8, q8, d0 │ │ │ │ @ instruction: 0x63b3032f │ │ │ │ movwcc pc, #62016 @ 0xf240 @ │ │ │ │ movwne pc, #12992 @ 0x32c0 @ │ │ │ │ eorscc pc, sp, r6, asr #17 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ andcs r8, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @@ -125527,31 +125527,31 @@ │ │ │ │ @ instruction: 0x462175f0 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3460 │ │ │ │ adcmi pc, r5, #2096 @ 0x830 │ │ │ │ @ instruction: 0xf8dad1f7 │ │ │ │ @ instruction: 0xf7fe36d8 │ │ │ │ svclt 0x0000bd53 │ │ │ │ - eorseq r7, r4, r0, lsr #16 │ │ │ │ - eorseq r7, r4, r0, asr #21 │ │ │ │ - eorseq sp, r4, r8, asr r2 │ │ │ │ - ldrsbteq sp, [r4], -r8 │ │ │ │ - ldrhteq sp, [r4], -r8 │ │ │ │ - eorseq sp, r4, r8, lsr r7 │ │ │ │ - eorseq fp, r4, r0, lsl #16 │ │ │ │ - ldrsbteq r9, [r4], -r0 │ │ │ │ - mlaseq r4, r0, r2, r9 │ │ │ │ - ldrsbteq r9, [r4], -r0 │ │ │ │ - eorseq r9, r4, r0, lsr r2 │ │ │ │ - eorseq r9, r4, r0, ror r1 │ │ │ │ - eorseq fp, r4, r8, lsl fp │ │ │ │ - eorseq fp, r4, r8, ror fp │ │ │ │ - ldrsbteq fp, [r4], -r8 │ │ │ │ - eorseq fp, r4, r8, lsr ip │ │ │ │ - eorseq fp, r4, r8, lsr r9 │ │ │ │ + eorseq r7, r4, r0, asr r8 │ │ │ │ + ldrshteq r7, [r4], -r0 │ │ │ │ + eorseq sp, r4, r8, lsl #5 │ │ │ │ + eorseq sp, r4, r8, lsl #8 │ │ │ │ + eorseq sp, r4, r8, ror #11 │ │ │ │ + eorseq sp, r4, r8, ror #14 │ │ │ │ + eorseq fp, r4, r0, lsr r8 │ │ │ │ + eorseq r9, r4, r0, lsl #22 │ │ │ │ + eorseq r9, r4, r0, asr #5 │ │ │ │ + eorseq r9, r4, r0, lsl #4 │ │ │ │ + eorseq r9, r4, r0, ror #4 │ │ │ │ + eorseq r9, r4, r0, lsr #3 │ │ │ │ + eorseq fp, r4, r8, asr #22 │ │ │ │ + eorseq fp, r4, r8, lsr #23 │ │ │ │ + eorseq fp, r4, r8, lsl #24 │ │ │ │ + eorseq fp, r4, r8, ror #24 │ │ │ │ + eorseq fp, r4, r8, ror #18 │ │ │ │ andcs r4, r0, #2785280 @ 0x2a8000 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ blls 0xca5d8 │ │ │ │ ldrsbtmi pc, [r8], r3 @ │ │ │ │ ldcllt 7, cr15, [ip], {254} @ 0xfe │ │ │ │ @ instruction: 0xf5044ca6 │ │ │ │ @ instruction: 0x46217590 │ │ │ │ @@ -125590,28 +125590,28 @@ │ │ │ │ stmibmi sl, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ mcr2 7, 0, pc, cr6, cr13, {7} @ │ │ │ │ stcllt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ eoreq pc, r4, r6, lsr #3 │ │ │ │ vshl.s16 d2, d1, d14 │ │ │ │ - movwcs lr, #3754 @ 0xeaa │ │ │ │ + movwcs lr, #3778 @ 0xec2 │ │ │ │ rsbsvs r4, r3, sl, lsl r6 │ │ │ │ stmcc r4, {r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ movwcs r6, #16435 @ 0x4033 │ │ │ │ ldccc 8, cr15, [pc], {6} │ │ │ │ stmdb r6, {r4, r8, r9, sp}^ │ │ │ │ ldrbmi r4, [r8], -r7, lsl #6 │ │ │ │ @ instruction: 0x23a84c7c │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ movwne pc, #12864 @ 0x3240 @ │ │ │ │ ldrvs pc, [r4, #1284]! @ 0x504 │ │ │ │ stccc 8, cr15, [r1], #-152 @ 0xffffff68 │ │ │ │ - orrseq pc, r4, #68, 4 @ 0x40000004 │ │ │ │ + biceq pc, r4, #68, 4 @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ movtpl pc, #4678 @ 0x1246 @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ @ instruction: 0xf7fd6173 │ │ │ │ @ instruction: 0x4621fdd7 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @@ -125715,44 +125715,44 @@ │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8d39b00 │ │ │ │ @ instruction: 0xf7fe20b8 │ │ │ │ stmdbmi r0!, {r0, r1, r2, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0xf7fefd07 │ │ │ │ svclt 0x0000b8de │ │ │ │ - ldrsbteq fp, [r4], -r8 │ │ │ │ - eorseq fp, r4, r0, ror #7 │ │ │ │ - ldrsbteq fp, [r4], -r0 │ │ │ │ - eorseq fp, r4, r0, ror r1 │ │ │ │ - eorseq sl, r4, r0, lsr pc │ │ │ │ - ldrsbteq sl, [r4], -r0 │ │ │ │ - ldrshteq sp, [r4], -r8 │ │ │ │ - mlaseq r4, r8, r7, sp │ │ │ │ - mlaseq r4, r8, r8, ip │ │ │ │ - eorseq ip, r4, r8, lsr lr │ │ │ │ - ldrsbteq ip, [r4], -r8 │ │ │ │ - eorseq ip, r4, r8, lsr r8 │ │ │ │ - eorseq ip, r4, r8, lsl r7 │ │ │ │ - eorseq ip, r4, r8, ror r7 │ │ │ │ - eorseq ip, r4, r8, asr r3 │ │ │ │ - eorseq ip, r4, r8, asr r0 │ │ │ │ - ldrshteq fp, [r4], -r8 │ │ │ │ - ldrsbteq fp, [r4], -r8 │ │ │ │ - eorseq sl, r4, r0, ror fp │ │ │ │ - ldrsbteq sl, [r4], -r0 │ │ │ │ - eorseq sl, r4, r0, ror r8 │ │ │ │ - ldrhteq sl, [r4], -r0 │ │ │ │ - eorseq sl, r4, r0, lsl r8 │ │ │ │ - eorseq sl, r4, r0, asr r7 │ │ │ │ - mlaseq r4, r0, r6, sl │ │ │ │ - ldrshteq sl, [r4], -r0 │ │ │ │ - ldrsbteq sl, [r4], -r0 │ │ │ │ - eorseq sl, r4, r0, lsr r6 │ │ │ │ - eorseq r7, r4, r0, lsl #11 │ │ │ │ - eorseq r9, r4, r0, ror sl │ │ │ │ + eorseq fp, r4, r8, lsl #18 │ │ │ │ + eorseq fp, r4, r0, lsl r4 │ │ │ │ + eorseq fp, r4, r0, lsl #4 │ │ │ │ + eorseq fp, r4, r0, lsr #3 │ │ │ │ + eorseq sl, r4, r0, ror #30 │ │ │ │ + eorseq sl, r4, r0, lsl #30 │ │ │ │ + eorseq sp, r4, r8, lsr #16 │ │ │ │ + eorseq sp, r4, r8, asr #15 │ │ │ │ + eorseq ip, r4, r8, asr #17 │ │ │ │ + eorseq ip, r4, r8, ror #28 │ │ │ │ + eorseq ip, r4, r8, lsl #16 │ │ │ │ + eorseq ip, r4, r8, ror #16 │ │ │ │ + eorseq ip, r4, r8, asr #14 │ │ │ │ + eorseq ip, r4, r8, lsr #15 │ │ │ │ + eorseq ip, r4, r8, lsl #7 │ │ │ │ + eorseq ip, r4, r8, lsl #1 │ │ │ │ + eorseq ip, r4, r8, lsr #32 │ │ │ │ + eorseq fp, r4, r8, lsl #30 │ │ │ │ + eorseq sl, r4, r0, lsr #23 │ │ │ │ + eorseq sl, r4, r0, lsl #18 │ │ │ │ + eorseq sl, r4, r0, lsr #17 │ │ │ │ + eorseq sl, r4, r0, ror #15 │ │ │ │ + eorseq sl, r4, r0, asr #16 │ │ │ │ + eorseq sl, r4, r0, lsl #15 │ │ │ │ + eorseq sl, r4, r0, asr #13 │ │ │ │ + eorseq sl, r4, r0, lsr #14 │ │ │ │ + eorseq sl, r4, r0, lsl #12 │ │ │ │ + eorseq sl, r4, r0, ror #12 │ │ │ │ + ldrhteq r7, [r4], -r0 │ │ │ │ + eorseq r9, r4, r0, lsr #21 │ │ │ │ andcs r4, r0, #13376 @ 0x3440 │ │ │ │ @ instruction: 0x4658a956 │ │ │ │ strtvc pc, [r8], #-1285 @ 0xfffffafb │ │ │ │ stc2l 7, cr15, [r0], {253} @ 0xfd │ │ │ │ stmdbge lr!, {r9, sp}^ │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0x4629fcbb │ │ │ │ @@ -125765,33 +125765,33 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d26, d21, d6 │ │ │ │ vaddl.s8 , d16, d25 │ │ │ │ @ instruction: 0xf6450008 │ │ │ │ vmla.f d17, d16, d1[7] │ │ │ │ @ instruction: 0xf6450108 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf6430208 │ │ │ │ - @ instruction: 0xf2c07cf0 │ │ │ │ + vhsub.s8 d16, d4, d8 │ │ │ │ + vmull.s8 q8, d0, d16 │ │ │ │ movwls r0, #7215 @ 0x1c2f │ │ │ │ @ instruction: 0xf8cdab9e │ │ │ │ movwls sl, #8228 @ 0x2024 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8cd9006 │ │ │ │ @ instruction: 0xf8cdc02c │ │ │ │ @ instruction: 0xf009b00c │ │ │ │ strbmi r0, [r9], -r1, lsl #6 │ │ │ │ strbvc pc, [r8, -pc, ror #8] @ │ │ │ │ b 0x1471048 │ │ │ │ @ instruction: 0xf1bb0883 │ │ │ │ - @ instruction: 0x4604ff91 │ │ │ │ + strmi pc, [r4], -r9, lsr #31 │ │ │ │ @ instruction: 0xf5a619f0 │ │ │ │ subscs r7, r9, #19398656 @ 0x1280000 │ │ │ │ vaddw.u8 q9, , d0 │ │ │ │ vrshl.s16 q0, q1, q7 │ │ │ │ - blls 0x2464d8 │ │ │ │ + blls 0x246538 │ │ │ │ @ instruction: 0xf0459a04 │ │ │ │ stmdbls r5, {r3, r8, sl} │ │ │ │ blne 0x705980 │ │ │ │ vst4.8 {d22-d25}, [pc :256], ip │ │ │ │ @ instruction: 0x71bd6aa0 │ │ │ │ mvnscs r6, #-335544317 @ 0xec000003 │ │ │ │ andcs r6, r0, #973078528 @ 0x3a000000 │ │ │ │ @@ -125799,70 +125799,70 @@ │ │ │ │ vcgt.s8 d26, d0, d4 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r8, r9, sp, lr} │ │ │ │ stmdals r3, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ andlt pc, r8, r7, lsl #17 │ │ │ │ andhi pc, r9, r7, lsl #17 │ │ │ │ mrrc2 7, 15, pc, lr, cr13 @ │ │ │ │ @ instruction: 0xf1b44620 │ │ │ │ - @ instruction: 0xf5a6fee1 │ │ │ │ + @ instruction: 0xf5a6fef9 │ │ │ │ @ instruction: 0x46497432 │ │ │ │ - rscsvc pc, r8, r3, asr #12 │ │ │ │ + eoreq pc, r8, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff5cf1bb │ │ │ │ + @ instruction: 0xff74f1bb │ │ │ │ ldcvc 4, cr15, [r0], #-444 @ 0xfffffe44 │ │ │ │ subscs r4, r9, #7340032 @ 0x700000 │ │ │ │ andeq lr, ip, r6, lsl #22 │ │ │ │ vrhadd.s16 d2, d14, d0 │ │ │ │ - bls 0x1c6470 │ │ │ │ + bls 0x1c64d0 │ │ │ │ vmla.i8 d25, d0, d5 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4168 @ 0x1048 @ │ │ │ │ blls 0x227a3c │ │ │ │ @ instruction: 0x71a563e3 │ │ │ │ strtvs r2, [r2], #-1532 @ 0xfffffa04 │ │ │ │ strbtvs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ andlt pc, r8, r4, lsl #17 │ │ │ │ ldrdne lr, [r2], -sp │ │ │ │ andsge pc, r0, r4, asr #17 │ │ │ │ eorvs r6, r7, r5, ror #2 │ │ │ │ stc2 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ @ instruction: 0xf1b44638 │ │ │ │ - blls 0x30ab9c │ │ │ │ + blls 0x30abfc │ │ │ │ @ instruction: 0x360cf8d3 │ │ │ │ svclt 0x00282b20 │ │ │ │ strbmi r2, [fp, #-800] @ 0xfffffce0 │ │ │ │ @ instruction: 0xf8ddd893 │ │ │ │ @ instruction: 0xf8dda024 │ │ │ │ @ instruction: 0xf8dab00c │ │ │ │ blcs 0x98934 │ │ │ │ mrrcge 4, 3, pc, r5, cr15 @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf645ab86 │ │ │ │ vmla.f d17, d16, d1[7] │ │ │ │ @ instruction: 0xf6450108 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ vhsub.s8 d16, d4, d8 │ │ │ │ - vaddl.s8 q8, d0, d0 │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ movwls r0, #4143 @ 0x102f │ │ │ │ @ instruction: 0xf8cdab9e │ │ │ │ movwls sl, #8216 @ 0x2018 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8cd9009 │ │ │ │ @ instruction: 0xf009b00c │ │ │ │ strbmi r0, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf5a69809 │ │ │ │ b 0x1469260 │ │ │ │ @ instruction: 0xf1bb0a83 │ │ │ │ - strmi pc, [r4], -r3, lsl #30 │ │ │ │ + @ instruction: 0x4604ff1b │ │ │ │ subvc pc, r8, pc, ror #8 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ vqshrun.s16 d17, q8, #7 │ │ │ │ vabd.s16 q0, q7, q1 │ │ │ │ - b 0x14863bc │ │ │ │ + b 0x148641c │ │ │ │ blls 0x1905bc │ │ │ │ streq pc, [r8, -r7, asr #32] │ │ │ │ @ instruction: 0xf0459a05 │ │ │ │ stmdbls r1, {r2, r8, sl} │ │ │ │ blvs 0xfe0c82a4 │ │ │ │ andmi pc, r0, r8, asr #17 │ │ │ │ subcc pc, r0, r8, asr #17 │ │ │ │ @@ -125872,38 +125872,38 @@ │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf8a89803 │ │ │ │ @ instruction: 0xf8883004 │ │ │ │ @ instruction: 0xf8887006 │ │ │ │ @ instruction: 0xf8885008 │ │ │ │ @ instruction: 0xf7fda009 │ │ │ │ strtmi pc, [r0], -fp, asr #23 │ │ │ │ - mcr2 1, 2, pc, cr14, cr4, {5} @ │ │ │ │ + mcr2 1, 3, pc, cr6, cr4, {5} @ │ │ │ │ ldrtvc pc, [r0], #-1135 @ 0xfffffb91 @ │ │ │ │ vmax.s8 q10, q2, │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf109002f │ │ │ │ @ instruction: 0xf1bb0901 │ │ │ │ - strmi pc, [r0], r9, asr #29 │ │ │ │ + strmi pc, [r0], r1, ror #29 │ │ │ │ @ instruction: 0xf5a61930 │ │ │ │ subscs r7, r9, #838860800 @ 0x32000000 │ │ │ │ vrhadd.s16 d2, d14, d0 │ │ │ │ - bls 0x20634c │ │ │ │ + bls 0x2063ac │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf04a80a3 │ │ │ │ rsbvc r0, r3, #67108864 @ 0x4000000 │ │ │ │ mvnscs r9, r4, lsl #22 │ │ │ │ cmnvs r1, r3, lsr #8 │ │ │ │ andcs r6, r0, #1644167168 @ 0x62000000 │ │ │ │ ldrdne lr, [r2], -sp │ │ │ │ eorvc r7, r5, #-1073741783 @ 0xc0000029 │ │ │ │ andslt pc, r0, r4, asr #17 │ │ │ │ andhi pc, r0, r4, asr #17 │ │ │ │ blx 0xfe8491e6 │ │ │ │ @ instruction: 0xf1b44640 │ │ │ │ - blls 0x24aa7c │ │ │ │ + blls 0x24aadc │ │ │ │ @ instruction: 0x3610f8d3 │ │ │ │ svclt 0x00282b20 │ │ │ │ strbmi r2, [fp, #-800] @ 0xfffffce0 │ │ │ │ blls 0xc144c │ │ │ │ @ instruction: 0xa018f8dd │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ @@ -125921,23 +125921,23 @@ │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ blx 0x1cc9242 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ blt 0xfec0924c │ │ │ │ tstcs r0, sl, asr r2 │ │ │ │ eoreq pc, r2, r6, lsr #3 │ │ │ │ - ldc 2, cr15, [r2], {30} │ │ │ │ + stc 2, cr15, [sl], #-120 @ 0xffffff88 │ │ │ │ andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ stccc 8, cr15, [r0], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @ instruction: 0x465823f0 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ teqpvc r2, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ vqadd.s8 d22, d20, d19 │ │ │ │ - vsubw.s8 q8, q8, d12 │ │ │ │ + vrsra.s64 d16, d28, #64 │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf2403c28 │ │ │ │ @ instruction: 0xf826230f │ │ │ │ @ instruction: 0xf7fd3c24 │ │ │ │ @ instruction: 0xf7fefb4d │ │ │ │ @ instruction: 0xf049ba1b │ │ │ │ @ instruction: 0xf7fe4940 │ │ │ │ @@ -125955,28 +125955,28 @@ │ │ │ │ @ instruction: 0xf7fed1f7 │ │ │ │ @ instruction: 0xf50dbf89 │ │ │ │ @ instruction: 0xf50d63a3 │ │ │ │ @ instruction: 0xf50b66a8 │ │ │ │ @ instruction: 0xf50d3aa8 │ │ │ │ movwls r6, #5540 @ 0x15a4 │ │ │ │ stmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - eorseq fp, r4, r0, ror #10 │ │ │ │ - eorseq r9, r4, r0, asr lr │ │ │ │ - eorseq ip, r4, r8, lsr lr │ │ │ │ - ldrshteq sp, [r4], -r8 │ │ │ │ - eorseq fp, r4, r8, lsl r8 │ │ │ │ - eorseq fp, r4, r8, ror r8 │ │ │ │ - eorseq r8, r4, r0, ror r5 │ │ │ │ + mlaseq r4, r0, r5, fp │ │ │ │ + eorseq r9, r4, r0, lsl #29 │ │ │ │ + eorseq ip, r4, r8, ror #28 │ │ │ │ + eorseq sp, r4, r8, lsr #4 │ │ │ │ + eorseq fp, r4, r8, asr #16 │ │ │ │ + eorseq fp, r4, r8, lsr #17 │ │ │ │ + eorseq r8, r4, r0, lsr #11 │ │ │ │ strtvc pc, [r4], r4, lsr #11 │ │ │ │ adcscs r4, ip, #68157440 @ 0x4100000 │ │ │ │ adcvc pc, r2, r4, lsr #11 │ │ │ │ - mvnsvs pc, #70254592 @ 0x4300000 │ │ │ │ + msrvc CPSR_fs, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vqadd.s16 d6, d14, d19 │ │ │ │ - @ instruction: 0xf04febb6 │ │ │ │ + @ instruction: 0xf04febce │ │ │ │ rsbsvc r0, r3, #67108864 @ 0x4000000 │ │ │ │ cmnvs r3, r8, lsr #7 │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ ldclls 8, cr15, [r8], {68} @ 0x44 │ │ │ │ @ instruction: 0xf8044642 │ │ │ │ vqdmulh.s , , d1[4] │ │ │ │ @ instruction: 0xf84463c0 │ │ │ │ @@ -125991,38 +125991,38 @@ │ │ │ │ stclcc 8, cr15, [r3], #16 │ │ │ │ @ instruction: 0xf84423fc │ │ │ │ movwcs r3, #3284 @ 0xcd4 │ │ │ │ ldccc 8, cr15, [ip], #272 @ 0x110 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf6436073 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ + vbic.i32 d23, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf844032f │ │ │ │ @ instruction: 0xf7fd3ce8 │ │ │ │ @ instruction: 0x4642fad5 │ │ │ │ orrvs pc, fp, sp, lsl #10 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0xf7fefacf │ │ │ │ vmin.f32 d11, d15, d7 │ │ │ │ - vmla.f32 d31, d19, d29 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f32 , , │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q8, d16, d12 │ │ │ │ blmi 0x2cb464 │ │ │ │ addscc pc, r5, #68157440 @ 0x4100000 │ │ │ │ - stc2l 1, cr15, [r2, #1000]! @ 0x3e8 │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldc2l 1, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, r3, asr #12 │ │ │ │ + adcvc pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1fa2228 │ │ │ │ - svclt 0x0000fdd5 │ │ │ │ - eorseq r9, r4, r0, lsr fp │ │ │ │ - ldclt 1, cr15, [r6, #676] @ 0x2a4 │ │ │ │ + svclt 0x0000fded │ │ │ │ + eorseq r9, r4, r0, ror #22 │ │ │ │ + stclt 1, cr15, [lr, #676]! @ 0x2a4 │ │ │ │ @ instruction: 0xf8d0b530 │ │ │ │ @ instruction: 0xf8d03218 │ │ │ │ @ instruction: 0xf8d05210 │ │ │ │ @ instruction: 0xf0031160 │ │ │ │ @ instruction: 0xf8d04300 │ │ │ │ b 0x115bc6c │ │ │ │ @ instruction: 0xf8d07345 │ │ │ │ @@ -126168,28 +126168,28 @@ │ │ │ │ ldreq r2, [r2, #168] @ 0xa8 │ │ │ │ addhi pc, pc, r0, lsl #2 │ │ │ │ @ instruction: 0x214cf895 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf1ae80c9 │ │ │ │ stmdbcs sl, {r4, r8} │ │ │ │ addhi pc, r5, r0, lsl #4 │ │ │ │ - sbccs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + rscscs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ bcs 0x166d90 │ │ │ │ @ instruction: 0xf64fd17b │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf10006d1 │ │ │ │ @ instruction: 0xf5a58096 │ │ │ │ vrshl.s8 d21, d8, d4 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ ldccc 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf08b4628 │ │ │ │ - @ instruction: 0x4628fab5 │ │ │ │ + strtmi pc, [r8], -sp, asr #21 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00240f0 │ │ │ │ rsbsmi fp, r2, r5, ror #20 │ │ │ │ ldrbeq r4, [r1, #34] @ 0x22 │ │ │ │ @ instruction: 0xf8d5d50d │ │ │ │ streq r1, [r8], r0, asr #7 │ │ │ │ @ instruction: 0xf64fd409 │ │ │ │ @@ -126227,19 +126227,19 @@ │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ b 0xfe0bb480 │ │ │ │ eormi r0, r2, r6, lsl #4 │ │ │ │ svcge 0x005af57f │ │ │ │ @ instruction: 0xf0004b3d │ │ │ │ @ instruction: 0xf006010f │ │ │ │ vhsub.s8 d16, d4, d15 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ bl 0x14b7e8 │ │ │ │ bl 0x14c138 │ │ │ │ @ instruction: 0xf0de0181 │ │ │ │ - @ instruction: 0xf8d5fc87 │ │ │ │ + @ instruction: 0xf8d5fc9f │ │ │ │ b 0xfe20bcbc │ │ │ │ eormi r0, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf024e744 │ │ │ │ blcs 0x14c7c4 │ │ │ │ @ instruction: 0xf505d0da │ │ │ │ @ instruction: 0xf10c3c99 │ │ │ │ @ instruction: 0xe7cd0cb0 │ │ │ │ @@ -126252,61 +126252,61 @@ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf43f4022 │ │ │ │ ldrb sl, [r0, -fp, lsr #30]! │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x06d26812 │ │ │ │ vrshl.s8 , , q10 │ │ │ │ - vaddw.s8 q8, q8, d16 │ │ │ │ + vsra.s64 q8, q0, #64 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vmlal.s q8, d16, d0[0] │ │ │ │ + vrshr.s64 q8, q8, #64 │ │ │ │ blcs 0xcc054 │ │ │ │ sadd16mi fp, r1, r8 │ │ │ │ @ instruction: 0xf0004b1c │ │ │ │ @ instruction: 0xf006020f │ │ │ │ bl 0x14b7e4 │ │ │ │ bl 0x14c1b4 │ │ │ │ blvs 0xffa8c5b0 │ │ │ │ vhadd.s8 d25, d4, d0 │ │ │ │ - vaddl.s8 q9, d0, d12 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0de002f │ │ │ │ - ldrb pc, [r0, r3, asr #24] @ │ │ │ │ + @ instruction: 0xe7d0fc5b │ │ │ │ ldrdcs pc, [r8, #-133] @ 0xffffff7b │ │ │ │ addeq pc, r1, #134217731 @ 0x8000003 │ │ │ │ vaba.s8 d30, d4, d29 │ │ │ │ - vmla.f d16, d16, d0[0] │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ strb r0, [r3, pc, lsr #2]! │ │ │ │ - sbcseq pc, ip, r4, asr #4 │ │ │ │ + andne pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - ldc2 0, cr15, [r0], #-888 @ 0xfffffc88 │ │ │ │ + mcrr2 0, 13, pc, r8, cr14 @ │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ vaba.s8 q15, q2, │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d17, d0, d0[4] │ │ │ │ movwls r0, #8239 @ 0x202f │ │ │ │ - stc2 0, cr15, [r6], #-888 @ 0xfffffc88 │ │ │ │ + ldc2 0, cr15, [lr], #-888 @ 0xfffffc88 │ │ │ │ ldrb r9, [lr, -r2, lsl #22] │ │ │ │ - addne pc, r4, r4, asr #4 │ │ │ │ + adcsne pc, r4, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0de9302 │ │ │ │ - blls 0x14a880 │ │ │ │ + blls 0x14a8e0 │ │ │ │ svclt 0x0000e765 │ │ │ │ - ldrshteq sp, [r4], -r8 │ │ │ │ + eorseq sp, r4, r8, lsr #22 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe2a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ blmi 0x14bcf0 │ │ │ │ andvc pc, r7, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf1c29000 │ │ │ │ - svclt 0x0000fddf │ │ │ │ - eorseq sp, r4, r8, lsr fp │ │ │ │ + svclt 0x0000fdf7 │ │ │ │ + eorseq sp, r4, r8, ror #22 │ │ │ │ cmplt r1, r3, lsl #12 │ │ │ │ biceq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrdeq lr, [sl, r3]! │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5004770 │ │ │ │ adcscc r3, r0, #-1879048183 @ 0x90000009 │ │ │ │ @@ -126316,15 +126316,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe2a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r1, r3, r0, ror #24 │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - stc2l 0, cr15, [r0, #-380] @ 0xfffffe84 │ │ │ │ + ldc2l 0, cr15, [r6, #-380] @ 0xfffffe84 │ │ │ │ blls 0xd58d4 │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ ldmdacs r8, {r2, ip, lr, pc} │ │ │ │ tstcs r3, r8, lsl #30 │ │ │ │ mrscs sp, (UNDEF: 1) │ │ │ │ biceq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrdeq lr, [sl, r3]! │ │ │ │ @@ -126565,15 +126565,15 @@ │ │ │ │ usat r3, #10, r8, lsl #1 │ │ │ │ @ instruction: 0xf3c20f90 │ │ │ │ stmdacc r1, {r0, r2, r8, sl, lr} │ │ │ │ stmdacs r2, {r1, r8, sl, ip, pc} │ │ │ │ stmcs r0, {r1, r2, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf8f │ │ │ │ @ instruction: 0xf64d0a03 │ │ │ │ - vshl.s64 d16, d0, #0 │ │ │ │ + vmls.f d16, d16, d0[0] │ │ │ │ bl 0x1cd144 │ │ │ │ vabal.u8 q8, d18, d0 │ │ │ │ andls r5, r3, r0, asr #1 │ │ │ │ andvc pc, r1, r2, asr #7 │ │ │ │ svclt 0x00989005 │ │ │ │ sbcge pc, ip, #13959168 @ 0xd50000 │ │ │ │ strvs pc, [r0, #-974] @ 0xfffffc32 │ │ │ │ @@ -126824,42 +126824,42 @@ │ │ │ │ andcs lr, r2, sl, ror #14 │ │ │ │ strcs r2, [r1, -ip, lsl #12] │ │ │ │ @ instruction: 0xf00ee5ee │ │ │ │ andls r0, r3, r1, lsl #6 │ │ │ │ strmi r9, [r3], -r6, lsl #6 │ │ │ │ addscc pc, r8, r6, lsl #10 │ │ │ │ strdcs lr, [r0], -sp │ │ │ │ - mvnvc pc, r3, asr #4 │ │ │ │ + tstpeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl fp │ │ │ │ submi pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf9b8f1c2 │ │ │ │ + @ instruction: 0xf9d0f1c2 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ shsaxmi sl, r3, r1 │ │ │ │ stcls 6, cr14, [r6, #-528] @ 0xfffffdf0 │ │ │ │ sbcsle r2, lr, r0, lsl #26 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf506d8c6 │ │ │ │ @ instruction: 0x26273a9a │ │ │ │ @ instruction: 0xf506e6d5 │ │ │ │ @ instruction: 0x26303a9a │ │ │ │ vmin.s8 q15, , │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x14c180 │ │ │ │ submi pc, sl, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xff54f1f9 │ │ │ │ - eorseq sp, r4, r0, asr fp │ │ │ │ - eorseq sp, r4, r8, ror #22 │ │ │ │ + @ instruction: 0xff6cf1f9 │ │ │ │ + eorseq sp, r4, r0, lsl #23 │ │ │ │ + mlaseq r4, r8, fp, sp │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ subeq pc, r0, #16 │ │ │ │ ldmdacc r0, {r4, r8, ip, lr, pc} │ │ │ │ ldmdale r5, {r0, r3, fp, sp} │ │ │ │ - orrseq pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + biceq pc, r0, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ rsceq pc, ip, #13828096 @ 0xd30000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq pc, r1, r0 │ │ │ │ @@ -126867,31 +126867,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vmin.s8 d20, d3, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ blmi 0x14c5e8 │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ @ instruction: 0xf1c25261 │ │ │ │ - svclt 0x0000f963 │ │ │ │ - eorseq sp, r4, r4, lsr #23 │ │ │ │ + svclt 0x0000f97b │ │ │ │ + ldrsbteq sp, [r4], -r4 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ movscc r4, #2097152 @ 0x200000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svcvc 0x0000f413 │ │ │ │ stmdbcs r3, {r0, r2, r8, ip, lr, pc} │ │ │ │ ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ @ instruction: 0xf8d02809 │ │ │ │ stmdbcc r0, {r5, r6, sl, fp, ip} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ - ldmlt r2, {r0, r1, r2, r3, r4, r6, ip, sp, lr, pc}^ │ │ │ │ + stmialt r8!, {r0, r1, r2, r3, r4, r6, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r6, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -126922,30 +126922,30 @@ │ │ │ │ msrcc SPSR_x, r2 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strlt lr, [r0, #-2020] @ 0xfffff81c │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d2, d2 │ │ │ │ mulls r0, fp, r2 │ │ │ │ - @ instruction: 0xf8f4f1c2 │ │ │ │ - ldrhteq sp, [r4], -r8 │ │ │ │ + @ instruction: 0xf90cf1c2 │ │ │ │ + eorseq sp, r4, r8, ror #23 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf890b9d1 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31ae78 │ │ │ │ smlabbcs r1, pc, pc, fp @ │ │ │ │ - sbccs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + rscscs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldclvs 15, cr11, [r1, #608] @ 0x260 │ │ │ │ svclt 0x0076f7ff │ │ │ │ ldrdne pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, r1, asr #7 │ │ │ │ svclt 0x0070f7ff │ │ │ │ @@ -126970,15 +126970,15 @@ │ │ │ │ ldreq pc, [r0, -r1, asr #3] │ │ │ │ ldrtpl pc, [r3], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf500010a │ │ │ │ ldrtcc r6, [r0], -pc, asr #6 │ │ │ │ ldrmi r0, [r3], #-319 @ 0xfffffec1 │ │ │ │ @ instruction: 0x46184416 │ │ │ │ tstcs r0, sl, lsr r6 │ │ │ │ - bl 0xff8c8b38 │ │ │ │ + bl 0xffec8b38 │ │ │ │ orrvc pc, r0, #0, 10 │ │ │ │ ldrhle r4, [r6, #35]! @ 0x23 │ │ │ │ stceq 0, cr15, [r3], {21} │ │ │ │ strbtmi fp, [r6], r8, lsl #30 │ │ │ │ b 0x1480330 │ │ │ │ @ instruction: 0xf04f130c │ │ │ │ @ instruction: 0xf1a332ff │ │ │ │ @@ -127005,28 +127005,28 @@ │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ andcc r0, r8, r0, lsl #24 │ │ │ │ adcmi r4, r0, #241172480 @ 0xe600000 │ │ │ │ andcs sp, r0, ip, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, r4, asr #4 │ │ │ │ + addscs pc, r0, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ @ instruction: 0xf1f952b9 │ │ │ │ - vceq.f32 d31, d3, d7 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf243fe1f │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ blmi 0x10c434 │ │ │ │ adcspl pc, sl, #536870916 @ 0x20000004 │ │ │ │ - ldc2l 1, cr15, [sl, #996]! @ 0x3e4 │ │ │ │ - eorseq sp, r4, r8, asr #23 │ │ │ │ + mrc2 1, 0, pc, cr2, cr9, {7} │ │ │ │ + ldrshteq sp, [r4], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe358c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ orrscc pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xb08331b0 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -127035,15 +127035,15 @@ │ │ │ │ cmple r8, r0, lsl #18 │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ cmple pc, r0, lsl #20 │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31ac00 │ │ │ │ smlabbcs r1, pc, pc, fp @ │ │ │ │ - biccs pc, r0, r7, asr #4 │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ stclvs 15, cr11, [r9, #608] @ 0x260 │ │ │ │ eorscs pc, r8, #148, 16 @ 0x940000 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0xf7fc9100 │ │ │ │ @@ -127084,21 +127084,21 @@ │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ bicmi r1, r9, #12, 24 @ 0xc00 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ mcrrne 7, 10, lr, r1, cr12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mrclt 7, 7, APSR_nzcv, cr10, cr15, {7} │ │ │ │ - cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, r3, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, r3, asr #4 │ │ │ │ + andeq pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, r7, #1024 @ 0x400 │ │ │ │ - stc2l 1, cr15, [sl, #-996]! @ 0xfffffc1c │ │ │ │ - eorseq r7, r4, r4, ror #5 │ │ │ │ + stc2 1, cr15, [r2, #996] @ 0x3e4 │ │ │ │ + eorseq r7, r4, r4, lsl r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe36ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x460d3399 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d34616 │ │ │ │ @@ -127107,15 +127107,15 @@ │ │ │ │ @ instruction: 0xf890d148 │ │ │ │ blcs 0x98a00 │ │ │ │ @ instruction: 0xf8d0d13f │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x48d158 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ bl 0x10cdbc │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0xf8946dd1 │ │ │ │ @ instruction: 0x46202238 │ │ │ │ @ instruction: 0xf0029101 │ │ │ │ @ instruction: 0xf7fc0201 │ │ │ │ blvs 0xb8a9c8 │ │ │ │ @@ -127148,21 +127148,21 @@ │ │ │ │ stcne 8, cr15, [ip], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ ldr r0, [ip, r1, lsl #2]! │ │ │ │ strtmi r1, [r0], -r1, asr #24 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ @ instruction: 0xf243be7b │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ - vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf643012f │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ blmi 0x10c654 │ │ │ │ @ instruction: 0xf1f92237 │ │ │ │ - svclt 0x0000fceb │ │ │ │ - eorseq r7, r4, r4, ror #5 │ │ │ │ + svclt 0x0000fd03 │ │ │ │ + eorseq r7, r4, r4, lsl r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe37ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x469e3c9a │ │ │ │ ldmib ip, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x071cc31c │ │ │ │ @@ -127204,19 +127204,19 @@ │ │ │ │ @ instruction: 0xf8934696 │ │ │ │ @ instruction: 0xf0022238 │ │ │ │ andmi r0, r2, #268435456 @ 0x10000000 │ │ │ │ vst4.32 {d29-d32}, [pc :256]! │ │ │ │ mrscs r5, R8_usr │ │ │ │ subvs pc, pc, r3, lsl #10 │ │ │ │ vcgt.s16 d9, d13, d0 │ │ │ │ - blls 0xc6ea4 │ │ │ │ + blls 0xc6f04 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5032100 │ │ │ │ eorscc r5, r0, r3, lsr r0 │ │ │ │ - b 0x1c8ef0 │ │ │ │ + b 0x7c8ef0 │ │ │ │ orrscs r9, pc, r0, lsl #16 │ │ │ │ smlabteq r0, r0, r6, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00040f0 │ │ │ │ @ instruction: 0x4696b97f │ │ │ │ bcs 0x11405c │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ @@ -127467,34 +127467,34 @@ │ │ │ │ @ instruction: 0xf00beb04 │ │ │ │ svclt 0x0000b863 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebe3c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff0 │ │ │ │ - vaddhn.i16 d20, q0, q0 │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1040434 │ │ │ │ strtmi r0, [r0], -r0, ror #10 │ │ │ │ @ instruction: 0xf7f53410 │ │ │ │ adcmi pc, ip, #2539520 @ 0x26c000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #352256 @ 0x56000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500fc07 │ │ │ │ + @ instruction: 0xf500fc1f │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8cd88 │ │ │ │ @ instruction: 0xf5007b38 │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ @ instruction: 0xf04310bc │ │ │ │ vst2.32 {d22-d25}, [r3], r0 │ │ │ │ @@ -127567,56 +127567,56 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ eorcs r2, r3, r2, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r4, r0, ror #24 │ │ │ │ + mlaseq r4, r0, ip, lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe3e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - strmi pc, [r0], #-1614 @ 0xfffff9b2 │ │ │ │ + ldrtmi pc, [r0], #-1614 @ 0xfffff9b2 @ │ │ │ │ ldrteq pc, [r4], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf104460f │ │ │ │ tstcs fp, #104, 4 @ 0x80000006 │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ strmi r0, [r6], -pc, lsr #4 │ │ │ │ - blx 0xff6c8f2e │ │ │ │ + blx 0xffcc8f2e │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ @ instruction: 0x46300378 │ │ │ │ @ instruction: 0xf64e9300 │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ + vrshr.s64 d17, d0, #64 │ │ │ │ movtcs r0, #8750 @ 0x222e │ │ │ │ - asrmi pc, r2, #12 @ │ │ │ │ + bicsmi pc, r0, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xff2c8f4e │ │ │ │ + blx 0xff8c8f4e │ │ │ │ @ instruction: 0xf8c53484 │ │ │ │ @ instruction: 0xf8c070bc │ │ │ │ andlt r4, r3, r8, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #237568 @ 0x3a000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500fb13 │ │ │ │ + @ instruction: 0xf500fb2b │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 2, cr3, [pc, #684] @ 0x8cf70 │ │ │ │ ldrmi r7, [r0], -r2, lsr #22 │ │ │ │ blvs 0x948348 │ │ │ │ ldrsbtne pc, [r8], r3 @ │ │ │ │ tstpvc r2, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ adcsne pc, r8, r3, asr #17 │ │ │ │ @@ -127661,26 +127661,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r4, r0, ror #24 │ │ │ │ + mlaseq r4, r0, ip, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe3f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #64, 20 @ 0x40000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500fa93 │ │ │ │ + @ instruction: 0xf500faab │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 1, cr3, [pc, #684] @ 0x8d070 │ │ │ │ @ instruction: 0xf5007b2a │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ vst4.32 {d20-d23}, [r3 :256], ip │ │ │ │ @ instruction: 0xf8c27308 │ │ │ │ @@ -127731,26 +127731,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r4, r0, ror #24 │ │ │ │ + mlaseq r4, r0, ip, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe40b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #303104 @ 0x4a000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500fa07 │ │ │ │ + @ instruction: 0xf500fa1f │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8d188 │ │ │ │ @ instruction: 0xf5007b32 │ │ │ │ ldc 0, cr3, [pc, #672] @ 0x8d184 │ │ │ │ @ instruction: 0xf8d26b32 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ vst4.32 {d17-d20}, [r3 :256], ip │ │ │ │ @@ -127810,26 +127810,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r4, r0, ror #24 │ │ │ │ + mlaseq r4, r0, ip, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe41f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #286720 @ 0x46000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500f967 │ │ │ │ + @ instruction: 0xf500f97f │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8d2c8 │ │ │ │ @ instruction: 0xf5007b2e │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ vst4.32 {d17-d20}, [r3 :256], ip │ │ │ │ @ instruction: 0xf8c27308 │ │ │ │ @@ -127886,26 +127886,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r4, r0, ror #24 │ │ │ │ + mlaseq r4, r0, ip, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #80, 20 @ 0x50000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500f8cf │ │ │ │ + @ instruction: 0xf500f8e7 │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8d3f8 │ │ │ │ @ instruction: 0xf5007b36 │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ @ instruction: 0xf04310bc │ │ │ │ vst2.32 {d22-d25}, [r3], r0 │ │ │ │ @@ -127972,15 +127972,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ eorcs r2, r3, r2, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r4, r0, ror #24 │ │ │ │ + mlaseq r4, r0, ip, lr │ │ │ │ orrscc pc, sl, #0, 10 │ │ │ │ blvs 0x1759fb8 │ │ │ │ @ instruction: 0xd0140fdb │ │ │ │ stmdbcs r1, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf500dd19 │ │ │ │ lslscc r3, r9 @ │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -128018,20 +128018,20 @@ │ │ │ │ movwcs fp, #3328 @ 0xd00 │ │ │ │ svclt 0x0000e7f3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vqdmlal.s q10, d16, d0[0] │ │ │ │ - vcge.s8 d16, d3, d20 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + vrsra.s64 q10, q8, #64 │ │ │ │ + @ instruction: 0xf6430334 │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ submi pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf860f1c1 │ │ │ │ + @ instruction: 0xf878f1c1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460db091 │ │ │ │ ldrmi sl, [r1], r8, lsl #30 │ │ │ │ movwls r9, #24090 @ 0x5e1a │ │ │ │ @@ -128422,15 +128422,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldrble r0, [r2], #1353 @ 0x549 │ │ │ │ movweq pc, #8323 @ 0x2083 @ │ │ │ │ vabd.s32 q7, , │ │ │ │ - svclt 0x0000facd │ │ │ │ + svclt 0x0000faed │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrcc pc, [r9, r1, lsl #10] │ │ │ │ stcge 0, cr11, [r6], {141} @ 0x8d │ │ │ │ @@ -128447,15 +128447,15 @@ │ │ │ │ @ instruction: 0xf891d161 │ │ │ │ blcs 0x99ef4 │ │ │ │ @ instruction: 0xf8d1d158 │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x48e64c │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64e2501 │ │ │ │ - vmlal.s q10, d16, d0[0] │ │ │ │ + vrshr.s64 q10, q8, #64 │ │ │ │ bl 0x10e2b0 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf857ff2b │ │ │ │ vmull.u8 q9, d2, d8 │ │ │ │ b 0x1865cf8 │ │ │ │ @@ -128526,15 +128526,15 @@ │ │ │ │ orrscc pc, sl, #25165824 @ 0x1800000 │ │ │ │ bvs 0x75a840 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ svclt 0x0008433b │ │ │ │ mvnseq r2, r1, lsl #14 │ │ │ │ movteq lr, #42891 @ 0xa78b │ │ │ │ bfi sp, r3, #11, #16 │ │ │ │ - @ instruction: 0xf9fcf22d │ │ │ │ + blx 0x7ca3cc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrdcs pc, [r8], r3 @ │ │ │ │ ldrdle r0, [r9], -r3 │ │ │ │ strle r0, [r7], #-275 @ 0xfffffeed │ │ │ │ biceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ @@ -128556,15 +128556,15 @@ │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ blcs 0x9a0a8 │ │ │ │ @ instruction: 0xf8d0d13e │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x48e800 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64e2501 │ │ │ │ - vmlal.s q10, d16, d0[0] │ │ │ │ + vrshr.s64 q10, q8, #64 │ │ │ │ bl 0x10e464 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4629fa99 │ │ │ │ strtmi r4, [r0], -r7, lsl #12 │ │ │ │ blx 0xff2cbba4 │ │ │ │ @@ -128599,15 +128599,15 @@ │ │ │ │ @ instruction: 0xf00543ed │ │ │ │ ldr r0, [sl, r1, lsl #10]! │ │ │ │ andls sl, r0, r2, lsl #28 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ blx 0xfe1cbc32 │ │ │ │ vabd.s32 q7, , │ │ │ │ - svclt 0x0000f96b │ │ │ │ + svclt 0x0000f98b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc51b90 │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ @@ -128618,15 +128618,15 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31c8c0 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - sbcmi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + rscsmi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ blx 0x7cbc94 │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ strtmi sl, [r0], -r2, lsl #26 │ │ │ │ @@ -128651,15 +128651,15 @@ │ │ │ │ mcrrcc 8, 13, pc, r8, cr0 @ │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ stclcc 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [ip], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strb r0, [r5, r1, lsl #10] │ │ │ │ - @ instruction: 0xf902f22d │ │ │ │ + @ instruction: 0xf922f22d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x46044b16 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -128679,15 +128679,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8caf22d │ │ │ │ + @ instruction: 0xf8eaf22d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc51cd0 │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ @@ -128698,15 +128698,15 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31ca00 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - sbcmi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + rscsmi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf97cf7fe │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ strtmi sl, [r0], -r2, lsl #26 │ │ │ │ @@ -128731,15 +128731,15 @@ │ │ │ │ mcrrcc 8, 13, pc, r8, cr0 @ │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ stclcc 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [ip], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strb r0, [r5, r1, lsl #10] │ │ │ │ - @ instruction: 0xf862f22d │ │ │ │ + @ instruction: 0xf882f22d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe5058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x46044b16 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -128759,15 +128759,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf82af22d │ │ │ │ + @ instruction: 0xf84af22d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe50c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ @ instruction: 0x46044b17 │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -128787,16 +128787,16 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f32 , q6, q8 │ │ │ │ - svclt 0x0000fff1 │ │ │ │ + vmls.f32 , , q8 │ │ │ │ + svclt 0x0000f811 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movwpl pc, #1281 @ 0x501 @ │ │ │ │ @ instruction: 0xf8d3b570 │ │ │ │ ldmib r3, {r5, r6, r8, r9, lr}^ │ │ │ │ ubfxeq lr, sl, #5, #6 │ │ │ │ @ instruction: 0xf501d51c │ │ │ │ @ instruction: 0xf8d33cab │ │ │ │ @@ -137727,20 +137727,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebedce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q10, q12, #64 │ │ │ │ - vcge.s8 d16, d3, d20 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ + @ instruction: 0xf6430334 │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ submi pc, r1, #64, 4 │ │ │ │ - ldc2l 1, cr15, [r8], #-732 @ 0xfffffd24 │ │ │ │ + ldc2 1, cr15, [r0], {183} @ 0xb7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebedd14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ umulllt r3, r3, r9, ip @ │ │ │ │ ldceq 1, cr15, [r0], #48 @ 0x30 │ │ │ │ stcgt 8, cr15, [r8], {92} @ 0x5c │ │ │ │ @@ -137809,19 +137809,19 @@ │ │ │ │ bicsle r0, lr, r0, lsl #30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bedab2 │ │ │ │ adcle r0, pc, r0, lsl #30 │ │ │ │ biccs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrble r0, [r4], #1364 @ 0x554 │ │ │ │ mulcs r0, ip, r7 │ │ │ │ - mvnvc pc, r3, asr #4 │ │ │ │ + tstpeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsr #23 │ │ │ │ addscc pc, r7, #64, 4 │ │ │ │ - blx 0xff65332e │ │ │ │ + blx 0xffc5332e │ │ │ │ svcmi 0x0080f01c │ │ │ │ @ instruction: 0xf500d08e │ │ │ │ ldrbcc r3, [r0], #-1178 @ 0xfffffb66 │ │ │ │ vst1.8 {d6-d7}, [r4 :128], r4 │ │ │ │ b 0x15afde4 │ │ │ │ adcsle r0, ip, lr, lsl #28 │ │ │ │ stmibvs r8, {r2, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @@ -137849,21 +137849,21 @@ │ │ │ │ eorscs lr, r0, r1, lsr #15 │ │ │ │ @ instruction: 0xf891e79f │ │ │ │ movweq r0, #39 @ 0x27 │ │ │ │ andseq pc, r0, r0, asr #32 │ │ │ │ stmibvs r8, {r0, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, ip, r0, asr #32 │ │ │ │ - vmul.i8 d29, d19, d3 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + @ instruction: 0xf643d993 │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf644012f │ │ │ │ - vshr.s64 d23, d20, #64 │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ blmi 0xfe096dac │ │ │ │ subcc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf93ef1ef │ │ │ │ + @ instruction: 0xf956f1ef │ │ │ │ str r2, [r4, r8, lsr #32] │ │ │ │ @ instruction: 0xe7822034 │ │ │ │ str r2, [r0, r2, lsr #32] │ │ │ │ mlaeq r7, r1, r8, pc @ │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0xe77a0011 │ │ │ │ @ instruction: 0xe7782035 │ │ │ │ @@ -137874,21 +137874,21 @@ │ │ │ │ @ instruction: 0xf040bf14 │ │ │ │ andscs r0, r3, r4, lsl r0 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ stmibvs r8, {r0, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ svcge 0x0063f67f │ │ │ │ - mvnvc pc, r3, asr #4 │ │ │ │ + tstpeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsvc pc, r4, r4, asr #12 │ │ │ │ + rscvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s q10, q0, │ │ │ │ @ instruction: 0xf1ef324a │ │ │ │ - andscs pc, r9, sp, lsl #18 │ │ │ │ + andscs pc, r9, r5, lsr #18 │ │ │ │ eorcs lr, r1, r3, asr r7 │ │ │ │ @ instruction: 0xf8d0e751 │ │ │ │ bcs 0x9fb08 │ │ │ │ svcge 0x001cf6bf │ │ │ │ andcs lr, r4, r9, lsr r7 │ │ │ │ eorscs r6, pc, #36864 @ 0x9000 │ │ │ │ andne lr, r1, r0, asr #20 │ │ │ │ @@ -137930,95 +137930,95 @@ │ │ │ │ andmi pc, r6, r0, asr #4 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ vaba.s8 d30, d16, d16 │ │ │ │ str r4, [sp, r9]! │ │ │ │ @ instruction: 0xe6fa223f │ │ │ │ str r2, [r9, r1]! │ │ │ │ str r2, [r7, pc]! │ │ │ │ - vhadd.s8 d18, d3, d0 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + @ instruction: 0xf6432000 │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ blmi 0xd172e8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b7322e │ │ │ │ - vst1.64 {d15-d16}, [r2 :128], r3 │ │ │ │ + vst1.64 {d15-d16}, [r2 :256], fp │ │ │ │ b 0x151f83c │ │ │ │ @ instruction: 0xf43f020e │ │ │ │ strb sl, [lr], r7, lsr #29 │ │ │ │ ldrb r2, [lr], r3, lsr #32 │ │ │ │ ldrb r2, [ip], fp, lsr #32 │ │ │ │ @ instruction: 0xe6da201b │ │ │ │ - mvnvc pc, r3, asr #4 │ │ │ │ + tstpeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addsvc pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d19 │ │ │ │ @ instruction: 0xf1ef3269 │ │ │ │ - vadd.i8 d31, d19, d5 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + @ instruction: 0xf643f89d │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf644012f │ │ │ │ - vshr.s64 d23, d0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ blmi 0x7d6f38 │ │ │ │ subcc pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf878f1ef │ │ │ │ - mvnvc pc, r3, asr #4 │ │ │ │ + @ instruction: 0xf890f1ef │ │ │ │ + tstpeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andeq pc, r0, r3, asr #12 │ │ │ │ + eorseq pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b18 │ │ │ │ @ instruction: 0xf1ef72d6 │ │ │ │ - vadd.i8 , , │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + @ instruction: 0xf643f883 │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf644012f │ │ │ │ - vshr.s64 d23, d0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ blmi 0x496f6c │ │ │ │ addcc pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf85ef1ef │ │ │ │ - mvnvc pc, r3, asr #4 │ │ │ │ + @ instruction: 0xf876f1ef │ │ │ │ + tstpeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addsvc pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ @ instruction: 0xf1ef3252 │ │ │ │ - vtst.8 , , │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + @ instruction: 0xf643f869 │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf644012f │ │ │ │ - vshr.s64 d23, d0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ blmi 0x156fa0 │ │ │ │ subscc pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf844f1ef │ │ │ │ - eorseq lr, r4, r4, lsr #26 │ │ │ │ - eorseq lr, r4, r4, lsl sp │ │ │ │ + @ instruction: 0xf85cf1ef │ │ │ │ + eorseq lr, r4, r4, asr sp │ │ │ │ + eorseq lr, r4, r4, asr #26 │ │ │ │ + eorseq lr, r4, r4, ror #26 │ │ │ │ eorseq lr, r4, r4, lsr sp │ │ │ │ - eorseq lr, r4, r4, lsl #26 │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5004683 │ │ │ │ @ instruction: 0xf50b5608 │ │ │ │ ldrcc r3, [r0], -sl, lsr #19 │ │ │ │ blmi 0xff3a878c │ │ │ │ ldrtmi fp, [r0], -r7, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sl], r0, lsl #6 │ │ │ │ - blx 0xfe9d30e4 │ │ │ │ + blx 0xfef530e4 │ │ │ │ ldrsbtcc pc, [r8], r9 @ │ │ │ │ @ instruction: 0xf50b4602 │ │ │ │ vabal.u8 , d3, d0 │ │ │ │ blcs 0x9fc40 │ │ │ │ adchi pc, ip, r0, asr #32 │ │ │ │ cmppcc ip, #9764864 @ p-variant is OBSOLETE @ 0x950000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d5808d │ │ │ │ @ instruction: 0xf0033370 │ │ │ │ blcc 0x497bd4 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64e2301 │ │ │ │ - vsra.s64 q10, q12, #64 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ bl 0xd7438 │ │ │ │ svclt 0x00980183 │ │ │ │ svccs 0x00026ccb │ │ │ │ @ instruction: 0xf8d5d07f │ │ │ │ @ instruction: 0xf4111ec0 │ │ │ │ rsbsle r5, fp, r0, lsl #2 │ │ │ │ ldrdhi pc, [r4], -r4 │ │ │ │ @@ -138075,15 +138075,15 @@ │ │ │ │ vstmiane r3, {s29-s104} │ │ │ │ stcmi 0, cr15, [r2], {76} @ 0x4c │ │ │ │ strcs r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ cdpeq 8, 12, cr15, cr4, cr5, {6} │ │ │ │ ldrtmi r4, [r0], -r2, ror #12 │ │ │ │ cdpge 8, 12, cr15, cr8, cr5, {6} │ │ │ │ cdpmi 8, 12, cr15, cr12, cr5, {6} │ │ │ │ - blx 0xdd321c │ │ │ │ + blx 0x135321c │ │ │ │ cmppcc r8, #13959168 @ p-variant is OBSOLETE @ 0xd50000 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ tstcs r0, sp, ror r7 │ │ │ │ ldrdhi pc, [r4], -r4 │ │ │ │ @ instruction: 0xf1b89103 │ │ │ │ stmible r5, {r0, r1, r8, r9, sl, fp} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @@ -138106,15 +138106,15 @@ │ │ │ │ blge 0x1cb310 │ │ │ │ strtmi r2, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ @ instruction: 0xf1a7fd1d │ │ │ │ ldmib sp, {r1, r9, sl, fp}^ │ │ │ │ b 0x115fce8 │ │ │ │ @ instruction: 0xf64e3c42 │ │ │ │ - vrsra.s64 q10, q12, #64 │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ bls 0x117db8 │ │ │ │ @ instruction: 0xf1074443 │ │ │ │ @ instruction: 0xf89338ff │ │ │ │ tstmi r3, #168 @ 0xa8 │ │ │ │ mlacs r5, r4, r8, pc @ │ │ │ │ vstmiane r2, {s29-s104} │ │ │ │ mlacs r4, r4, r8, pc @ │ │ │ │ @@ -138180,60 +138180,60 @@ │ │ │ │ @ instruction: 0x071b30b8 │ │ │ │ vst3. {d29,d31,d33}, [r0 :128], r1 │ │ │ │ mrscs r6, (UNDEF: 4) │ │ │ │ b 0x1190ea4 │ │ │ │ @ instruction: 0xf04c1c8b │ │ │ │ b 0x13aa248 │ │ │ │ ldrb r0, [r4, lr, lsl #24] │ │ │ │ - @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vhadd.s8 d18, d5, d0 │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ blmi 0x4576d0 │ │ │ │ andls r2, r0, lr, lsl #5 │ │ │ │ - @ instruction: 0xf8f0f1b7 │ │ │ │ - bicsvc pc, r8, r4, asr #12 │ │ │ │ + @ instruction: 0xf908f1b7 │ │ │ │ + tstpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andseq pc, r4, r5, asr #4 │ │ │ │ + subeq pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r2, #9216 @ 0x2400 │ │ │ │ - cdp2 1, 10, cr15, cr0, cr14, {7} │ │ │ │ - bicsvc pc, r8, r4, asr #12 │ │ │ │ + cdp2 1, 11, cr15, cr8, cr14, {7} │ │ │ │ + tstpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbeq pc, ip, r5, asr #4 │ │ │ │ + addseq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r7, #3072 @ 0xc00 │ │ │ │ - cdp2 1, 9, cr15, cr4, cr14, {7} │ │ │ │ + cdp2 1, 10, cr15, cr12, cr14, {7} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq lr, r4, r0, ror sp │ │ │ │ - eorseq lr, r4, r8, lsl #27 │ │ │ │ - bicsvc pc, r8, r4, asr #12 │ │ │ │ + eorseq lr, r4, r0, lsr #27 │ │ │ │ + ldrhteq lr, [r4], -r8 │ │ │ │ + tstpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvc pc, r4, r4, asr #12 │ │ │ │ + eoreq pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r1, #18432 @ 0x4800 │ │ │ │ - cdp2 1, 8, cr15, cr2, cr14, {7} │ │ │ │ - bicsvc pc, r8, r4, asr #12 │ │ │ │ + cdp2 1, 9, cr15, cr10, cr14, {7} │ │ │ │ + tstpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addseq pc, r0, r5, asr #4 │ │ │ │ + sbceq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, fp, #13312 @ 0x3400 │ │ │ │ - cdp2 1, 7, cr15, cr6, cr14, {7} │ │ │ │ - bicsvc pc, r8, r4, asr #12 │ │ │ │ + cdp2 1, 8, cr15, cr14, cr14, {7} │ │ │ │ + tstpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subseq pc, ip, r5, asr #4 │ │ │ │ + addeq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r5, #6144 @ 0x1800 │ │ │ │ - cdp2 1, 6, cr15, cr10, cr14, {7} │ │ │ │ - @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + cdp2 1, 8, cr15, cr2, cr14, {7} │ │ │ │ + vhadd.s8 d18, d5, d0 │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ blmi 0x197768 │ │ │ │ ldrdls r2, [r0], -ip │ │ │ │ - @ instruction: 0xf8a4f1b7 │ │ │ │ - eorseq lr, r4, r8, lsl #27 │ │ │ │ - ldrhteq lr, [r4], -ip │ │ │ │ - eorseq lr, r4, r8, lsr #27 │ │ │ │ + @ instruction: 0xf8bcf1b7 │ │ │ │ + ldrhteq lr, [r4], -r8 │ │ │ │ + eorseq lr, r4, ip, ror #27 │ │ │ │ + ldrsbteq lr, [r4], -r8 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrdcs lr, [sl, -r3]! │ │ │ │ b 0x1461acc │ │ │ │ b 0x1170218 │ │ │ │ ble 0x85bfd8 │ │ │ │ strle r0, [r0, #-2009]! @ 0xfffff827 │ │ │ │ biccc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @@ -138287,86 +138287,86 @@ │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebee5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ @ instruction: 0x46164c13 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920d │ │ │ │ @ instruction: 0xf6420200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0ac022f │ │ │ │ - eorcs pc, r4, #540 @ 0x21c │ │ │ │ + eorcs pc, r4, #636 @ 0x27c │ │ │ │ tstcs r0, r4, lsl #12 │ │ │ │ vadd.i16 d10, d2, d3 │ │ │ │ - ldmdbls r0, {r2, r4, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ + ldmdbls r0, {r2, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7dd4638 │ │ │ │ qasxmi pc, r0, r5 @ │ │ │ │ ldrtmi sl, [r2], -r2, lsl #22 │ │ │ │ strcs r4, [r2], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf7ff9402 │ │ │ │ svclt 0x0000fd83 │ │ │ │ - ldrsbteq lr, [r4], -r4 │ │ │ │ + eorseq lr, r4, r4, lsl #28 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebee608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x55b310 │ │ │ │ strmi fp, [r4], -pc, lsl #1 │ │ │ │ strmi r2, [lr], -r4, lsr #4 │ │ │ │ tstcs r0, r3, lsl #16 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0xc53c70 │ │ │ │ + bl 0x1253c70 │ │ │ │ movwcs r4, #9760 @ 0x2620 │ │ │ │ @ instruction: 0xf06d9302 │ │ │ │ - andcs pc, r0, #2293760 @ 0x230000 │ │ │ │ + andcs pc, r0, #3735552 @ 0x390000 │ │ │ │ blge 0xe8c4c │ │ │ │ @ instruction: 0xf8c4a902 │ │ │ │ @ instruction: 0xf8c42cbc │ │ │ │ @ instruction: 0x46026cb8 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ strtmi pc, [fp], -r1, ror #22 │ │ │ │ ldceq 8, cr15, [r4], #784 @ 0x310 │ │ │ │ andmi pc, sl, #79 @ 0x4f │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - @ instruction: 0xf83af06d │ │ │ │ + @ instruction: 0xf850f06d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebee668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb0 │ │ │ │ blmi 0x628ce8 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ stmdage r3, {r2, r5, r9, sp} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xfffd3cd4 │ │ │ │ + bl 0x5d3cd4 │ │ │ │ bmi 0x4a2890 │ │ │ │ tstcs r5, ip, lsl #30 │ │ │ │ tstcs fp, #-2147483647 @ 0x80000001 │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf6429102 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ strcs r0, [r3, #-303] @ 0xfffffed1 │ │ │ │ @ instruction: 0xf0ac9509 │ │ │ │ - ldmdbls r4, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbls r4, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ mcr2 7, 6, pc, cr8, cr13, {6} @ │ │ │ │ ldrtmi sl, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq lr, [r4], -r4 │ │ │ │ + eorseq lr, r4, r4, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebee6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xff56f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -138388,30 +138388,30 @@ │ │ │ │ bl 0xce50c │ │ │ │ ldrdne r7, [r0], #-0 │ │ │ │ orrvc pc, r0, #160, 10 @ 0x28000000 │ │ │ │ ldmdale r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bicspl pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + movwvs pc, #50766 @ 0xc64e @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrseq pc, ip, r5, asr #4 │ │ │ │ + biceq pc, ip, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcseq pc, r8, r5, asr #4 │ │ │ │ + rsceq pc, r8, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ subscc pc, r2, #64, 4 │ │ │ │ - stc2 1, cr15, [r6, #-952] @ 0xfffffc48 │ │ │ │ - bicspl pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + ldc2 1, cr15, [lr, #-952] @ 0xfffffc48 │ │ │ │ + movwvs pc, #50766 @ 0xc64e @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrseq pc, ip, r5, asr #4 │ │ │ │ + biceq pc, ip, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbceq pc, ip, r5, asr #4 │ │ │ │ + rscseq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ subscc pc, lr, #64, 4 │ │ │ │ - ldc2l 1, cr15, [r6], #952 @ 0x3b8 │ │ │ │ + stc2 1, cr15, [lr, #-952] @ 0xfffffc48 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebee790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi fp, [r0], -r3, lsl #1 │ │ │ │ @ instruction: 0xf89d6825 │ │ │ │ stmdblt r5, {r3, r4, sp}^ │ │ │ │ @@ -138421,15 +138421,15 @@ │ │ │ │ stmdane r0, {r0, r1, r3, r4, r6, r8, lr} │ │ │ │ blne 0x13e7b24 │ │ │ │ vsubw.u8 , , d2 │ │ │ │ @ instruction: 0xf04f234a │ │ │ │ subseq r6, r9, r0, lsl #1 │ │ │ │ orrpl pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf92ef1e4 │ │ │ │ + @ instruction: 0xf946f1e4 │ │ │ │ @ instruction: 0xf44f1c43 │ │ │ │ vbic.i32 q10, #15 @ 0x0000000f │ │ │ │ andcs r0, r0, pc, lsl #2 │ │ │ │ bicne lr, r3, r1, lsl #20 │ │ │ │ stmdaeq fp, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ eorvs r0, r5, r8, asr #15 │ │ │ │ smlabbcs r0, r3, r4, pc @ │ │ │ │ @@ -138438,15 +138438,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwcc pc, #29635 @ 0x73c3 @ │ │ │ │ andcs pc, r0, pc, asr #8 │ │ │ │ subseq r9, r9, r1, lsl #4 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf90cf1e4 │ │ │ │ + @ instruction: 0xf924f1e4 │ │ │ │ andcs r1, r0, r1, asr #24 │ │ │ │ vst1.64 {d0-d3}, [r1], r9 │ │ │ │ stccs 1, cr2, [r0, #-508] @ 0xfffffe04 │ │ │ │ stclne 0, cr13, [fp], #-892 @ 0xfffffc84 │ │ │ │ orrvc lr, r1, #323584 @ 0x4f000 │ │ │ │ ldrmi fp, [r8], -r8, lsl #30 │ │ │ │ orrseq lr, r1, #323584 @ 0x4f000 │ │ │ │ @@ -138535,22 +138535,22 @@ │ │ │ │ subcs pc, sl, r3, asr #7 │ │ │ │ andvs pc, r0, r0, lsl #9 │ │ │ │ andeq pc, r1, r0, lsr #32 │ │ │ │ subeq r3, r0, r1 │ │ │ │ vqshl.u64 d30, d7, #3 │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r3], r7 │ │ │ │ ldrb r7, [r7, r0, lsl #1] │ │ │ │ - orrseq pc, ip, r5, asr #4 │ │ │ │ + biceq pc, ip, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r0, r5, asr #4 │ │ │ │ + eorne pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1ee327a │ │ │ │ - svclt 0x0000fbe3 │ │ │ │ - ldrshteq lr, [r4], -r4 │ │ │ │ + svclt 0x0000fbfb │ │ │ │ + eorseq lr, r4, r4, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebee9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46154b37 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -138602,15 +138602,15 @@ │ │ │ │ ldclt 7, cr15, [ip, #-652] @ 0xfffffd74 │ │ │ │ stmdahi r2!, {r0, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stmdbcs r0, {r1, r5, pc} │ │ │ │ strtmi sp, [r1], -fp, ror #3 │ │ │ │ @ instruction: 0xf7a34618 │ │ │ │ @ instruction: 0xe7dafdf7 │ │ │ │ - blx 0xe54132 │ │ │ │ + blx 0x1654132 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebeeab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x14db818 │ │ │ │ strmi fp, [ip], -r6, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ @@ -138682,23 +138682,23 @@ │ │ │ │ @ instruction: 0xb1200001 │ │ │ │ movwmi pc, #3 @ │ │ │ │ mvnsmi pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf64fe79a │ │ │ │ @ instruction: 0xf6c772ff │ │ │ │ vqsub.u32 , q1, │ │ │ │ @ instruction: 0xe793031e │ │ │ │ - blx 0xfe654270 │ │ │ │ + blx 0xfee54270 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vsra.s64 d16, d12, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ blmi 0x197eac │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b622a6 │ │ │ │ - svclt 0x0000fd01 │ │ │ │ + svclt 0x0000fd19 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq lr, r4, r4, lsl lr │ │ │ │ + eorseq lr, r4, r4, asr #28 │ │ │ │ tstcs r3, r1, lsl #6 │ │ │ │ vhsub.s8 q9, , q0 │ │ │ │ andvc r2, r3, #256 @ 0x100 │ │ │ │ @ instruction: 0xf8a07283 │ │ │ │ bicvc ip, r1, r5 │ │ │ │ andcs r7, r0, r2, asr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -138791,15 +138791,15 @@ │ │ │ │ submi r5, fp, r3, asr #17 │ │ │ │ @ instruction: 0x0c03ea02 │ │ │ │ svceq 0x0040f41c │ │ │ │ vmov.i32 d29, #155 @ 0x0000009b │ │ │ │ blcc 0xec990 │ │ │ │ svclt 0x008f2b02 │ │ │ │ @ instruction: 0xf64e2400 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vsubl.s8 q11, d0, d12 │ │ │ │ bl 0x11846c │ │ │ │ @ instruction: 0xf5000283 │ │ │ │ svclt 0x00985300 │ │ │ │ @ instruction: 0xf5006c94 │ │ │ │ @ instruction: 0xf8835240 │ │ │ │ @ instruction: 0xf8834f9a │ │ │ │ @ instruction: 0xf8834fac │ │ │ │ @@ -139035,178 +139035,178 @@ │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ addlt fp, r9, #130 @ 0x82 │ │ │ │ addlt r3, r0, #60, 4 @ 0xc0000003 │ │ │ │ @ instruction: 0xff08f7a0 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64ed819 │ │ │ │ - vrsra.s64 , q6, #64 │ │ │ │ + vsubw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c864 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f34e4 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - orrseq pc, ip, r5, asr #4 │ │ │ │ + biceq pc, ip, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - blx 0xad4684 │ │ │ │ - eorseq lr, r4, r0, asr #28 │ │ │ │ + blx 0x10d4684 │ │ │ │ + eorseq lr, r4, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ addlt fp, r9, #130 @ 0x82 │ │ │ │ addlt r3, r0, #60, 4 @ 0xc0000003 │ │ │ │ cdp2 7, 12, cr15, cr10, cr0, {5} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64ed819 │ │ │ │ - vrsra.s64 , q6, #64 │ │ │ │ + vsubw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c8d8 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f3558 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - orrseq pc, ip, r5, asr #4 │ │ │ │ + biceq pc, ip, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf9eef1b6 │ │ │ │ - eorseq lr, r4, r0, asr #28 │ │ │ │ + blx 0x2546f8 │ │ │ │ + eorseq lr, r4, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ andscc fp, r8, #130 @ 0x82 │ │ │ │ cdp2 7, 12, cr15, cr4, cr0, {5} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64ed819 │ │ │ │ - vrsra.s64 , q6, #64 │ │ │ │ + vsubw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c948 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f35c8 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - orrseq pc, ip, r5, asr #4 │ │ │ │ + biceq pc, ip, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf9b6f1b6 │ │ │ │ - eorseq lr, r4, r0, asr #28 │ │ │ │ + @ instruction: 0xf9cef1b6 │ │ │ │ + eorseq lr, r4, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ andscc fp, r8, #130 @ 0x82 │ │ │ │ cdp2 7, 6, cr15, cr2, cr0, {5} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64ed819 │ │ │ │ - vrsra.s64 , q6, #64 │ │ │ │ + vsubw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c9b8 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f3638 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - orrseq pc, ip, r5, asr #4 │ │ │ │ + biceq pc, ip, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf97ef1b6 │ │ │ │ - eorseq lr, r4, r0, asr #28 │ │ │ │ + @ instruction: 0xf996f1b6 │ │ │ │ + eorseq lr, r4, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5049c04 │ │ │ │ @ instruction: 0xf10c5c3e │ │ │ │ @ instruction: 0xf8cd0c18 │ │ │ │ @ instruction: 0xf7a0c000 │ │ │ │ andcc pc, r1, pc, asr #29 │ │ │ │ ldmdale sl, {r0, r1, fp, sp} │ │ │ │ @ instruction: 0xf64e9b04 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vsubl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf5030234 │ │ │ │ bl 0x12ce30 │ │ │ │ ldmvs r9, {r7, r9} │ │ │ │ b 0xfe0f368c │ │ │ │ @ instruction: 0xf0027202 │ │ │ │ submi r4, sl, r0, ror r2 │ │ │ │ mullt r2, sl, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - orrseq pc, ip, r5, asr #4 │ │ │ │ + biceq pc, ip, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf942f1b6 │ │ │ │ - eorseq lr, r4, r0, asr #28 │ │ │ │ + @ instruction: 0xf95af1b6 │ │ │ │ + eorseq lr, r4, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5049c04 │ │ │ │ @ instruction: 0xf10c5c3e │ │ │ │ @ instruction: 0xf8cd0c18 │ │ │ │ @ instruction: 0xf7a0c000 │ │ │ │ andcc pc, r1, pc, lsr lr @ │ │ │ │ ldmdale sl, {r0, r1, fp, sp} │ │ │ │ @ instruction: 0xf64e9b04 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vsubl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf5030234 │ │ │ │ bl 0x12cea8 │ │ │ │ ldmvs r9, {r7, r9} │ │ │ │ b 0xfe0f3704 │ │ │ │ @ instruction: 0xf0027202 │ │ │ │ submi r4, sl, r0, ror r2 │ │ │ │ mullt r2, sl, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - orrseq pc, ip, r5, asr #4 │ │ │ │ + biceq pc, ip, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf906f1b6 │ │ │ │ - eorseq lr, r4, r0, asr #28 │ │ │ │ + @ instruction: 0xf91ef1b6 │ │ │ │ + eorseq lr, r4, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebef3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf79d0ff8 │ │ │ │ tstpcs r0, fp, asr sp @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -140316,23 +140316,23 @@ │ │ │ │ @ instruction: 0xb1200001 │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ rscsmi pc, r8, r3, asr #8 │ │ │ │ vst1.32 {d14}, [r3 :128], r0 │ │ │ │ vst2.8 {d20-d23}, [r3], r0 │ │ │ │ @ instruction: 0xf04040f7 │ │ │ │ @ instruction: 0xe799007f │ │ │ │ - ldc2l 2, cr15, [r2, #132] @ 0x84 │ │ │ │ + ldc2l 2, cr15, [r2, #132]! @ 0x84 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vsra.s64 d16, d12, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ blmi 0x199834 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b522a6 │ │ │ │ - svclt 0x0000f83d │ │ │ │ + svclt 0x0000f855 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq lr, r4, r4, lsl lr │ │ │ │ + eorseq lr, r4, r4, asr #28 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000ba8b │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000ba87 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf05a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -140419,22 +140419,22 @@ │ │ │ │ vst2. {d20-d23}, [r3 :256] │ │ │ │ ldr r0, [r3, r0, ror #7] │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ rscvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ ldrbcc pc, [pc, #79]! @ 0x9954b @ │ │ │ │ tstpeq lr, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vabd.s32 d14, d17, d10 │ │ │ │ - andcs pc, r0, r5, lsl #26 │ │ │ │ - orrseq pc, ip, r5, asr #4 │ │ │ │ + andcs pc, r0, r5, lsr #26 │ │ │ │ + biceq pc, ip, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ adccs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xff70f1b4 │ │ │ │ + @ instruction: 0xff88f1b4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq lr, r4, r4, lsl lr │ │ │ │ + eorseq lr, r4, r4, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf072c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe1d4b4 │ │ │ │ addlt fp, r0, #134 @ 0x86 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -140484,15 +140484,15 @@ │ │ │ │ @ instruction: 0xf7a18023 │ │ │ │ @ instruction: 0xe7ccfe3b │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @ instruction: 0xff1ef7a1 │ │ │ │ blvc 0x92ae0c │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ bfi r4, r8, (invalid: 12:2) │ │ │ │ - stc2 2, cr15, [r2], {33} @ 0x21 │ │ │ │ + stc2 2, cr15, [r2], #132 @ 0x84 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000b8cf │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000b8cb │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf0828 │ │ │ │ @@ -140555,25 +140555,25 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r6, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 7, cr15, [lr, #644]! @ 0x284 │ │ │ │ @ instruction: 0x46134614 │ │ │ │ vaba.s32 d14, d17, d25 │ │ │ │ - svclt 0x0000fbf5 │ │ │ │ + svclt 0x0000fc15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ble 0x6a3730 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebf0938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcleq 15, cr0, [r1, #992] @ 0x3e0 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ bl 0x161748 │ │ │ │ @ instruction: 0xf1e20141 │ │ │ │ - andcc pc, r1, pc, ror #16 │ │ │ │ + andcc pc, r1, r7, lsl #17 │ │ │ │ strbeq r1, [r0, #64] @ 0x40 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -140839,37 +140839,37 @@ │ │ │ │ streq pc, [r3], #-3549 @ 0xfffff223 │ │ │ │ ldrsheq sp, [r1, #-81]! @ 0xffffffaf │ │ │ │ andeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ rsccc pc, r1, #536870924 @ 0x2000000c │ │ │ │ orrcs lr, r4, r1, asr #20 │ │ │ │ movwcs r4, #8970 @ 0x230a │ │ │ │ strtmi r2, [r8], -ip, lsl #2 │ │ │ │ - ldc2 0, cr15, [ip], {106} @ 0x6a │ │ │ │ + ldc2 0, cr15, [r2], #424 @ 0x1a8 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vsra.s64 d16, d12, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ blmi 0x15a060 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b45251 │ │ │ │ - svclt 0x0000fc27 │ │ │ │ - eorseq lr, r4, ip, asr lr │ │ │ │ + svclt 0x0000fc3f │ │ │ │ + eorseq lr, r4, ip, lsl #29 │ │ │ │ mcrlt 7, 5, pc, cr8, cr2, {7} @ │ │ │ │ svclt 0x0018f7f2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r9], r4, ror #26 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sp], #-1672 @ 0xfffff978 │ │ │ │ addlt r6, r5, sp, lsr #16 │ │ │ │ ldrmi r4, [r2], r4, lsl #12 │ │ │ │ @ instruction: 0xf8d3595b │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ @ instruction: 0xf08000c8 │ │ │ │ - @ instruction: 0x4607f91f │ │ │ │ + @ instruction: 0x4607f937 │ │ │ │ strvs lr, [r0, #-2520] @ 0xfffff628 │ │ │ │ stmdacs r0, {r0, r1, r7, r9, sl, lr} │ │ │ │ addhi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0x46201e3a │ │ │ │ movweq pc, #16389 @ 0x4005 @ │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ tstpeq r1, r6 @ p-variant is OBSOLETE │ │ │ │ @@ -140938,19 +140938,19 @@ │ │ │ │ ldrdcc pc, [r4], -r8 │ │ │ │ svclt 0x0048015a │ │ │ │ ldrdpl pc, [r8], -r8 │ │ │ │ andge pc, r0, r4, asr #17 │ │ │ │ movwcs lr, #6084 @ 0x17c4 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - orrslt pc, r0, sp, ror #28 │ │ │ │ + orrslt pc, r0, r5, lsl #29 │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ stmdavs r6, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - cmpplt r0, r5, ror #28 @ p-variant is OBSOLETE │ │ │ │ + cmpplt r0, sp, ror lr @ p-variant is OBSOLETE │ │ │ │ ldrmi r6, [fp], r3, lsl #16 │ │ │ │ cmncs r7, #96, 14 @ 0x1800000 │ │ │ │ orrsvc pc, r0, #216006656 @ 0xce00000 │ │ │ │ rsbseq pc, r7, #1879048196 @ 0x70000004 │ │ │ │ adccc pc, r0, #-536870900 @ 0xe000000c │ │ │ │ ldrdcs lr, [r1], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -140969,15 +140969,15 @@ │ │ │ │ strmi r0, [pc], -r0, lsl #6 │ │ │ │ ldrmi r6, [r1], -r4, asr #32 │ │ │ │ ldrmi r6, [r5], -r4 │ │ │ │ sbcvs r6, r4, r4, lsl #1 │ │ │ │ stmdage r2, {r2, r8, sp, lr} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0869404 │ │ │ │ - blge 0x158204 │ │ │ │ + blge 0x158264 │ │ │ │ adcsvs ip, r0, r7, lsl #22 │ │ │ │ @ instruction: 0x462860f1 │ │ │ │ ldmdavs fp!, {r1, r4, r5, r8, sp, lr} │ │ │ │ eorsvs r6, r2, #2752512 @ 0x2a0000 │ │ │ │ stmdavs sl!, {r0, r8, r9, ip, pc}^ │ │ │ │ stmiavs sl!, {r1, r4, r5, r6, r9, sp, lr} │ │ │ │ stmiavs sl!, {r1, r4, r5, r7, r9, sp, lr}^ │ │ │ │ @@ -141065,30 +141065,30 @@ │ │ │ │ @ instruction: 0xf8d53c10 │ │ │ │ @ instruction: 0xf84c3f7c │ │ │ │ @ instruction: 0xf8d53c0c │ │ │ │ @ instruction: 0xf84c3f80 │ │ │ │ @ instruction: 0xf8d53c08 │ │ │ │ @ instruction: 0xf84c3f84 │ │ │ │ str r3, [r0, r4, lsl #24] │ │ │ │ - @ instruction: 0xfff8f220 │ │ │ │ + @ instruction: 0xf818f221 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf112c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x1b1dcd4 │ │ │ │ strmi fp, [sp], -r3, lsr #1 │ │ │ │ addcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r1, {r8, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 2, cr15, [ip, #60] @ 0x3c │ │ │ │ + ldc 2, cr15, [r4, #60]! @ 0x3c │ │ │ │ msreq SPSR_f, r5, lsl #2 │ │ │ │ @ instruction: 0xf085a801 │ │ │ │ - stmdage r1, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffc6f085 │ │ │ │ + stmdage r1, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffdef085 │ │ │ │ eorvs r6, r3, fp, lsr #20 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ eorvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ rsbvs r6, r1, r9, ror #20 │ │ │ │ adcvs r6, r1, r9, lsr #21 │ │ │ │ rscvs r6, r1, r9, ror #21 │ │ │ │ @@ -141136,15 +141136,15 @@ │ │ │ │ @ instruction: 0xf8c32094 │ │ │ │ @ instruction: 0xf8de2f7c │ │ │ │ @ instruction: 0xf8c32098 │ │ │ │ @ instruction: 0xf8de2f80 │ │ │ │ @ instruction: 0xf8c3209c │ │ │ │ strtmi r2, [r1], -r4, lsl #31 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ - @ instruction: 0xf80cf086 │ │ │ │ + @ instruction: 0xf824f086 │ │ │ │ blmi 0xa62040 │ │ │ │ blls 0x8f40ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 117) │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -141176,77 +141176,77 @@ │ │ │ │ @ instruction: 0xf8c24380 │ │ │ │ @ instruction: 0xf8d53f78 │ │ │ │ @ instruction: 0xf8c231fc │ │ │ │ @ instruction: 0xf8d53f7c │ │ │ │ @ instruction: 0xf8c23200 │ │ │ │ ldrb r3, [r5, -r0, lsl #31]! │ │ │ │ ldr r2, [r2, r1]! │ │ │ │ - @ instruction: 0xff1af220 │ │ │ │ + @ instruction: 0xff3af220 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ @ instruction: 0x461d6b58 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ - @ instruction: 0xff4cf085 │ │ │ │ + @ instruction: 0xff64f085 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrtvc pc, [lr], #-1440 @ 0xfffffa60 @ │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ bllt 0xb74180 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0x4621723e │ │ │ │ @ instruction: 0xf0a12003 │ │ │ │ - @ instruction: 0xb1b8fc6d │ │ │ │ + @ instruction: 0xb1b8fc85 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ @ instruction: 0xf7ff9003 │ │ │ │ blls 0x19999c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ stc2l 7, cr15, [r0, #-1020] @ 0xfffffc04 │ │ │ │ andlt fp, r4, r0, asr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1b56378 │ │ │ │ + bllt 0xfe156378 │ │ │ │ bicscs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0xbc1d8 │ │ │ │ @ instruction: 0xf64fd0d2 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [fp, #1051] @ 0x41b │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ vmax.s8 d20, d5, d25 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ @ instruction: 0xf0cf002f │ │ │ │ - @ instruction: 0xe7c1ff5b │ │ │ │ + @ instruction: 0xe7c1ff73 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ @ instruction: 0x460f4699 │ │ │ │ stcls 6, cr4, [ip, #-576] @ 0xfffffdc0 │ │ │ │ @ instruction: 0xf0856b68 │ │ │ │ - @ instruction: 0xf64ffef3 │ │ │ │ + @ instruction: 0xf64fff0b │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf5a02396 │ │ │ │ @ instruction: 0xf024745e │ │ │ │ ldmdavs fp, {r0, r1, r2, sl} │ │ │ │ movwcs fp, #2955 @ 0xb8b │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [r4], {161} @ 0xa1 │ │ │ │ + stc2 0, cr15, [ip], #-644 @ 0xfffffd7c │ │ │ │ @ instruction: 0x4641b318 │ │ │ │ andls r2, r3, r0, lsl #5 │ │ │ │ svc 0x00cef775 │ │ │ │ strbmi r9, [r9], -r3, lsl #22 │ │ │ │ orrcc r4, r0, #44040192 @ 0x2a00000 │ │ │ │ ldrmi r9, [r8], -r3, lsl #6 │ │ │ │ ldc2 7, cr15, [sl, #1020]! @ 0x3fc │ │ │ │ @@ -141260,46 +141260,46 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463083f0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf08643f0 │ │ │ │ - @ instruction: 0xf64fbb05 │ │ │ │ + @ instruction: 0xf64fbb1d │ │ │ │ vqdmlal.s q9, d16, d2[3] │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r6, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4622d5bf │ │ │ │ strtmi r2, [r9], -r0, lsl #6 │ │ │ │ - subne pc, r0, r5, asr #4 │ │ │ │ + rsbsne pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - cdp2 0, 15, cr15, cr6, cr15, {6} │ │ │ │ + @ instruction: 0xff0ef0cf │ │ │ │ svclt 0x0000e7b5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebf1464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff0 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ blvs 0x11a30cc │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x0763bb3b │ │ │ │ andcs sp, fp, ip │ │ │ │ - blx 0x4d649c │ │ │ │ + blx 0xad649c │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4621723e │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r9, ror #1 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vld4. {d29,d31,d33,d35}, [pc :128], r3 │ │ │ │ mrscs r7, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -141309,37 +141309,37 @@ │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ strmi sp, [r1], -r9, asr #11 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ - rsbsne pc, r0, r5, asr #4 │ │ │ │ + adcne pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - cdp2 0, 10, cr15, cr6, cr15, {6} │ │ │ │ + cdp2 0, 11, cr15, cr14, cr15, {6} │ │ │ │ svclt 0x0000e7bf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebf1504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff0 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ blvs 0x11a316c │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ strbeq fp, [r3, -r3, asr #22]! │ │ │ │ andcs sp, fp, ip │ │ │ │ - @ instruction: 0xf9c0f086 │ │ │ │ + @ instruction: 0xf9d8f086 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4621725e │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf100d0e9 │ │ │ │ strtmi r0, [r8], -r0, lsl #3 │ │ │ │ stc2l 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -141350,25 +141350,25 @@ │ │ │ │ blcs 0xbc3e4 │ │ │ │ @ instruction: 0xf64fd0cf │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r8, #1050] @ 0x41a │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vmla.i d17, d16, d0[3] │ │ │ │ @ instruction: 0xf0cf002f │ │ │ │ - sbfx pc, r5, #28, #31 │ │ │ │ + ldr pc, [lr, sp, ror #28]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf15a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r4, #1537 @ 0x601 │ │ │ │ andls r2, r1, r0, ror #4 │ │ │ │ @ instruction: 0xf0a12003 │ │ │ │ - stmdbls r1, {r0, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ subsle r2, r4, r0, lsl #16 │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6ce2277 │ │ │ │ @ instruction: 0xf04f7290 │ │ │ │ @ instruction: 0xf6ce0cad │ │ │ │ mulsvs r9, r0, ip │ │ │ │ @@ -141405,22 +141405,22 @@ │ │ │ │ strbvs r6, [r1, #-1282] @ 0xfffffafe │ │ │ │ andlt r6, r3, r3, lsl #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd00 │ │ │ │ - vsubw.s8 q11, q8, d0 │ │ │ │ + vrsra.s64 d22, d16, #64 │ │ │ │ vcge.s8 d16, d5, d20 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d5, d31 │ │ │ │ - vmla.i d17, d16, d0[5] │ │ │ │ + vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ vhadd.s8 d16, d0, d31 │ │ │ │ @ instruction: 0xf1eb2273 │ │ │ │ - svclt 0x0000fd75 │ │ │ │ + svclt 0x0000fd8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf1694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bcc 0xde45c │ │ │ │ andmi fp, sl, #130 @ 0x82 │ │ │ │ strmi sp, [r4], -r5, lsr #2 │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ @@ -141439,25 +141439,25 @@ │ │ │ │ strmi r6, [r8], #-2072 @ 0xfffff7e8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x460abd10 │ │ │ │ tstcs r1, r7 │ │ │ │ - @ instruction: 0xf936f086 │ │ │ │ + @ instruction: 0xf94ef086 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svceq 0x0008f010 │ │ │ │ @ instruction: 0xf04f460a │ │ │ │ svclt 0x000c000b │ │ │ │ tstcs r2, r1, lsl #2 │ │ │ │ - @ instruction: 0xf922f086 │ │ │ │ + @ instruction: 0xf93af086 │ │ │ │ svclt 0x0000e7ea │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bpl 0x2d7bb8 │ │ │ │ ldrbvs pc, [ip, -pc, asr #8]! @ │ │ │ │ @@ -141488,30 +141488,30 @@ │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ andseq r0, r2, ip, lsr #1 │ │ │ │ movwcs r0, #4114 @ 0x1012 │ │ │ │ ldrsbtne pc, [ip], -fp @ │ │ │ │ andcs r4, r4, #24, 12 @ 0x1800000 │ │ │ │ - blx 0x8d6840 │ │ │ │ + blx 0xed6840 │ │ │ │ @ instruction: 0x314df89b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8117 │ │ │ │ stmdavs r0, {r4, r5, r7, r9, sp} │ │ │ │ svclt 0x00480616 │ │ │ │ blcs 0xc8dd4 │ │ │ │ vst4.16 {d29,d31,d33,d35}, [pc :64], r9 │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf02073f0 │ │ │ │ addsmi r4, sl, #112, 4 │ │ │ │ @ instruction: 0xf5abd059 │ │ │ │ ldrbmi r5, [sl], -r8, lsl #6 │ │ │ │ addmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0xffb56882 │ │ │ │ + stc2 0, cr15, [r2], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldcle 0, cr8, [lr], {254} @ 0xfe │ │ │ │ @ instruction: 0xf0004242 │ │ │ │ ldreq r0, [r5, r1, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ ldrbeq r0, [r0, -r2, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ @@ -141534,44 +141534,44 @@ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001fa03 │ │ │ │ @ instruction: 0xf0404210 │ │ │ │ @ instruction: 0xf0108122 │ │ │ │ @ instruction: 0xf04000a0 │ │ │ │ addsmi r8, r9, #-1073741819 @ 0xc0000005 │ │ │ │ tstphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ - orrsvs pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + bicvs pc, r0, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b312c7 │ │ │ │ - addlt pc, r2, #2960 @ 0xb90 │ │ │ │ + addlt pc, r2, #3344 @ 0xd10 │ │ │ │ movwvs pc, #5709 @ 0x164d @ │ │ │ │ svclt 0x00184540 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ @ instruction: 0xf8db80b0 │ │ │ │ tstcs r1, ip, lsr r0 │ │ │ │ @ instruction: 0xf0862005 │ │ │ │ - @ instruction: 0x4658f85f │ │ │ │ - stc2 0, cr15, [r4, #-536]! @ 0xfffffde8 │ │ │ │ + @ instruction: 0x4658f877 │ │ │ │ + ldc2 0, cr15, [ip, #-536]! @ 0xfffffde8 │ │ │ │ @ instruction: 0xf50be754 │ │ │ │ movwcs r3, #5272 @ 0x1498 │ │ │ │ movwcc pc, #2180 @ 0x884 @ │ │ │ │ @ instruction: 0x214df89b │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf8db80c2 │ │ │ │ @ instruction: 0xf5b1101c │ │ │ │ vrecps.f32 q9, q0, q8 │ │ │ │ @ instruction: 0xf5a1809d │ │ │ │ blcc 0xe3494 │ │ │ │ ldmdale pc, {r0, r2, r8, r9, fp, sp}^ @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ mrcpl 3, 2, r4, cr14, cr2, {2} │ │ │ │ @ instruction: 0x46504736 │ │ │ │ - stc2l 0, cr15, [r6, #500]! @ 0x1f4 │ │ │ │ + ldc2l 0, cr15, [lr, #500]! @ 0x1f4 │ │ │ │ @ instruction: 0x214df89b │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r2, #4, 4 @ 0x40000000 │ │ │ │ @ instruction: 0xf8cb4413 │ │ │ │ @ instruction: 0xe7d2303c │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ @@ -141635,34 +141635,34 @@ │ │ │ │ andeq sl, r9, r9, ror #15 │ │ │ │ @ instruction: 0xf7d34650 │ │ │ │ ldrb pc, [r8, -fp, lsr #23] @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf8dbaef6 │ │ │ │ tstcs r2, ip, lsr r0 │ │ │ │ @ instruction: 0xf0852004 │ │ │ │ - strb pc, [lr, -pc, lsr #31] @ │ │ │ │ + strb pc, [lr, -r7, asr #31] @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldrbmi r3, [r8], -r4, lsl #6 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ @ instruction: 0xf8db9303 │ │ │ │ movwls r3, #8208 @ 0x2010 │ │ │ │ ldrdcc pc, [ip], -fp │ │ │ │ @ instruction: 0xf8db9301 │ │ │ │ movwls r3, #8 │ │ │ │ movwcs lr, #2523 @ 0x9db │ │ │ │ - mrc2 0, 6, pc, cr6, cr8, {4} │ │ │ │ + mcr2 0, 7, pc, cr14, cr8, {4} @ │ │ │ │ svcvc 0x0000f510 │ │ │ │ rschi pc, r3, r0 │ │ │ │ movwvc pc, #1135 @ 0x46f @ │ │ │ │ svclt 0x00184298 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf8dbe72f │ │ │ │ @ instruction: 0x4618103c │ │ │ │ stmdbcc r4, {r2, r9, sp} │ │ │ │ - @ instruction: 0xf8d4f0a1 │ │ │ │ + @ instruction: 0xf8ecf0a1 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8dbaf34 │ │ │ │ stmdavs r1, {r4, r5, r7, r9, ip, sp} │ │ │ │ svclt 0x0048061d │ │ │ │ @ instruction: 0xf031ba09 │ │ │ │ svclt 0x001e417f │ │ │ │ vst4.8 {d2[0],d3[0],d4[0],d5[0]}, [r1], r0 │ │ │ │ @@ -141674,70 +141674,70 @@ │ │ │ │ @ instruction: 0xf94af7f3 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8db8092 │ │ │ │ @ instruction: 0xf8cb3558 │ │ │ │ strb r3, [sl, -r0] │ │ │ │ andcs r4, fp, r9, lsl r6 │ │ │ │ ldccs 8, cr15, [r8], #876 @ 0x36c │ │ │ │ - @ instruction: 0xff60f085 │ │ │ │ + @ instruction: 0xff78f085 │ │ │ │ strdcs lr, [r2, -pc] │ │ │ │ ldrb r2, [r7, fp]! │ │ │ │ ldrb r2, [r5, r7]! │ │ │ │ ldrdpl pc, [r8], -fp │ │ │ │ @ instruction: 0x4600e9db │ │ │ │ - @ instruction: 0xf8eef083 │ │ │ │ + @ instruction: 0xf906f083 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r9, r0 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcpl 0x0000e850 │ │ │ │ smlatble r3, r5, r2, r4 │ │ │ │ movwvs lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - @ instruction: 0xf8eef083 │ │ │ │ + @ instruction: 0xf906f083 │ │ │ │ submi r1, r1, #96, 22 @ 0x18000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04f4141 │ │ │ │ ldrbmi r5, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f00749 │ │ │ │ blne 0x19d9f9c │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ @ instruction: 0xf8cb34ff │ │ │ │ ldr r4, [r0, -r0] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ - @ instruction: 0xf870f0a1 │ │ │ │ + @ instruction: 0xf888f0a1 │ │ │ │ rsble r2, r1, r0, lsl #16 │ │ │ │ ldrdmi pc, [r4], -fp │ │ │ │ stmdavs r5, {r0, r8, r9, sp} │ │ │ │ stmdavs r6, {r3, r9, sp}^ │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf864f0a1 │ │ │ │ + @ instruction: 0xf87cf0a1 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ stmdavs r4, {r0, r1, fp, sp, lr}^ │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8aaf083 │ │ │ │ + @ instruction: 0xf8c2f083 │ │ │ │ ldrdne pc, [r8], -fp │ │ │ │ ldrbmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ rsble r2, r4, r0, lsl #16 │ │ │ │ strcc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ svchi 0x005bf3bf │ │ │ │ rsbsne lr, pc, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x000842b2 │ │ │ │ smlatble r4, r9, r2, r4 │ │ │ │ ldrbtcc lr, [ip], #-2240 @ 0xfffff740 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q10, #1 │ │ │ │ stmib sp, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0831206 │ │ │ │ - movwcs pc, #2211 @ 0x8a3 @ │ │ │ │ + movwcs pc, #2235 @ 0x8bb @ │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ bls 0x26c2e8 │ │ │ │ svclt 0x00084296 │ │ │ │ @ instruction: 0xf04f428d │ │ │ │ svclt 0x00145200 │ │ │ │ tstcs r1, r9, lsl r6 │ │ │ │ @ instruction: 0xf7f00749 │ │ │ │ @@ -141754,39 +141754,39 @@ │ │ │ │ @ instruction: 0xe6cc3554 │ │ │ │ @ instruction: 0x314df89b │ │ │ │ @ instruction: 0xf8db2104 │ │ │ │ @ instruction: 0x4608203c │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #8964 @ 0x2304 │ │ │ │ @ instruction: 0xf0851ad2 │ │ │ │ - strbt pc, [r0], -r1, asr #29 @ │ │ │ │ + @ instruction: 0xe660fed9 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ @ instruction: 0xf010fdad │ │ │ │ strtmi r0, [r2], -r8, lsl #30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ andcs r2, fp, r2, lsl #2 │ │ │ │ - cdp2 0, 11, cr15, cr4, cr5, {4} │ │ │ │ + cdp2 0, 12, cr15, cr12, cr5, {4} │ │ │ │ @ instruction: 0xf89be697 │ │ │ │ blcs 0xa6f38 │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe763218 │ │ │ │ eorscc pc, ip, fp, asr #17 │ │ │ │ andcs lr, r8, r7, asr #12 │ │ │ │ - cdp2 0, 4, cr15, cr4, cr5, {4} │ │ │ │ + cdp2 0, 5, cr15, cr12, cr5, {4} │ │ │ │ @ instruction: 0xf083e643 │ │ │ │ - pkhtb pc, r4, r1, asr #16 @ │ │ │ │ + str pc, [r4], r9, ror #16 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ - teqpcs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), r5 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2 0, cr15, [r6, #-608] @ 0xfffffda0 │ │ │ │ + stc2 0, cr15, [lr, #-608]! @ 0xfffffda0 │ │ │ │ @ instruction: 0xf86ef776 │ │ │ │ - rscsne pc, r4, r5, asr #4 │ │ │ │ + eorcs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xd6d82 │ │ │ │ + blx 0x6d6d82 │ │ │ │ svclt 0x0000e6b7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ addlt r5, r2, r8, lsl #6 │ │ │ │ @ instruction: 0xf64f460c │ │ │ │ @@ -141813,22 +141813,22 @@ │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - addsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + sbcvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xfff56d92 │ │ │ │ + ldc2 0, cr15, [r2], {169} @ 0xa9 │ │ │ │ andcs fp, r0, ip, asr #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andls fp, r3, r0, lsr sp │ │ │ │ @ instruction: 0xff44f778 │ │ │ │ @@ -141843,21 +141843,21 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d231b │ │ │ │ @ instruction: 0xf6424614 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf64e012f │ │ │ │ - vrshr.s64 d22, d12, #64 │ │ │ │ + vmlal.s q11, d16, d0[3] │ │ │ │ andls r0, r0, #52, 4 @ 0x40000003 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xff0d6e06 │ │ │ │ + blx 0xff6d6e06 │ │ │ │ biclt r4, ip, r3, lsl #12 │ │ │ │ svclt 0x00182c01 │ │ │ │ mrsle r2, (UNDEF: 12) │ │ │ │ @ instruction: 0xf7789303 │ │ │ │ stmdavs sl!, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmiblt r8, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ @@ -141877,21 +141877,21 @@ │ │ │ │ @ instruction: 0xe7e1ba12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #20, 12 @ 0x1400000 │ │ │ │ @ instruction: 0xf64e460e │ │ │ │ - vrshr.s64 d22, d12, #64 │ │ │ │ + vmlal.s q11, d16, d0[3] │ │ │ │ @ instruction: 0xf6420234 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x1fd6e8e │ │ │ │ + blx 0xfe5d6e8e │ │ │ │ @ instruction: 0x33a8f500 │ │ │ │ @ instruction: 0x3660f8d3 │ │ │ │ svceq 0x000ef013 │ │ │ │ tstcs r0, #12, 30 @ 0x30 │ │ │ │ adcmi r2, r3, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf500dc2d │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ @@ -141936,23 +141936,23 @@ │ │ │ │ andcs pc, r4, r7, lsr #29 │ │ │ │ svclt 0x0000e7bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - addsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + sbcvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ stmdavs r8!, {r0, r1, r2, r3, r5, r9} │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x156f82 │ │ │ │ + blx 0x756f82 │ │ │ │ @ instruction: 0xf4126922 │ │ │ │ tstle sl, r4, lsl #30 │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ biccc r4, r0, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf85368e1 │ │ │ │ tsteq r8, r8, lsl #24 │ │ │ │ stmdbcs r1, {r0, r1, r3, r8, sl, ip, lr, pc} │ │ │ │ @@ -141968,24 +141968,24 @@ │ │ │ │ ldreq r6, [r2], fp, ror #18 │ │ │ │ andeq pc, r4, r5, lsl #2 │ │ │ │ subcs fp, r0, #72, 30 @ 0x120 │ │ │ │ tstpeq r1, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00586169 │ │ │ │ movwls r2, #12832 @ 0x3220 │ │ │ │ vadd.i8 d22, d5, d17 │ │ │ │ - vmls.i d18, d0, d0[6] │ │ │ │ + @ instruction: 0xf2c02498 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ stmdbvs fp!, {r0, r1, r3, sp, lr, pc}^ │ │ │ │ - msrcs (UNDEF: 104), r5 │ │ │ │ + orrscs pc, r8, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ mrrcne 1, 0, r9, r9, cr1 @ │ │ │ │ subcs r6, r0, #1073741850 @ 0x4000001a │ │ │ │ stmdavs r1!, {r3, r5, r8, sl, fp, ip} │ │ │ │ vcgt.s8 d25, d5, d3 │ │ │ │ - vaddhn.i16 d18, q0, q14 │ │ │ │ + vmov.i32 q9, #786432 @ 0x000c0000 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ blx 0xc58bfe │ │ │ │ adccc pc, r8, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xf8d29b03 │ │ │ │ @ instruction: 0xf8422550 │ │ │ │ andlt r6, r5, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -141994,25 +141994,25 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - addsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + sbcvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #442368 @ 0x6c000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - orrlt pc, r4, fp, lsl #21 │ │ │ │ + orrlt pc, r4, r3, lsr #21 │ │ │ │ blmi 0x522dd0 │ │ │ │ blls 0x174e3c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sl, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -142020,35 +142020,35 @@ │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ @ instruction: 0xf8d05000 │ │ │ │ movwls r3, #11964 @ 0x2ebc │ │ │ │ stc2l 7, cr15, [sl, #480] @ 0x1e0 │ │ │ │ blls 0x147240 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ - @ instruction: 0xf1914628 │ │ │ │ - strdcs pc, [r4], -fp │ │ │ │ + @ instruction: 0xf1924628 │ │ │ │ + andcs pc, r4, r3, lsl r8 @ │ │ │ │ vaba.s32 q7, q8, │ │ │ │ - svclt 0x0000f87d │ │ │ │ + svclt 0x0000f89d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - addsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + sbcvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #573440 @ 0x8c000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - msrlt CPSR_fs, #274432 @ 0x43000 │ │ │ │ + msrlt CPSR_fs, #372736 @ 0x5b000 │ │ │ │ svclt 0x00182c01 │ │ │ │ andle r2, pc, r0 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, r7, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -142058,41 +142058,41 @@ │ │ │ │ adcmi pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r8, r0] │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ tstplt r0, pc, ror sp @ p-variant is OBSOLETE │ │ │ │ blt 0x781aa0 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ - @ instruction: 0xffb0f191 │ │ │ │ + @ instruction: 0xffc8f191 │ │ │ │ ldrb r2, [sp, r4] │ │ │ │ adcmi pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x14f278 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ vabd.s32 q7, q8, │ │ │ │ - svclt 0x0000f825 │ │ │ │ + svclt 0x0000f845 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf20d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ - addsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + sbcvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #753664 @ 0xb8000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - @ instruction: 0xf500f9eb │ │ │ │ + @ instruction: 0xf500fa03 │ │ │ │ strmi r3, [r4], -r8, lsr #7 │ │ │ │ ldrbcs pc, [r0, #-2259] @ 0xfffff72d @ │ │ │ │ streq pc, [r0, #-2259]! @ 0xfffff72d │ │ │ │ eorne pc, r5, r2, asr r8 @ │ │ │ │ blx 0x16d8ee0 │ │ │ │ @ instruction: 0xb1b84601 │ │ │ │ @ instruction: 0xf50468c3 │ │ │ │ @@ -142102,15 +142102,15 @@ │ │ │ │ @ instruction: 0xf7edd41e │ │ │ │ andls pc, r2, r7, lsr #20 │ │ │ │ stc2 7, cr15, [r8, #-480]! @ 0xfffffe20 │ │ │ │ blls 0x147384 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf1914630 │ │ │ │ - andcs pc, r4, r9, asr pc @ │ │ │ │ + andcs pc, r4, r1, ror pc @ │ │ │ │ ldmdavs sl, {r0, r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sp, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -142120,46 +142120,46 @@ │ │ │ │ stc2 7, cr15, [r8, #-480] @ 0xfffffe20 │ │ │ │ ldmib sp, {r3, r5, r8, ip, sp, pc}^ │ │ │ │ blt 0x523b90 │ │ │ │ stmib sp, {r0, r1, r3, r4, r9, fp, ip, sp, pc}^ │ │ │ │ andcs r3, r8, #536870912 @ 0x20000000 │ │ │ │ bl 0x3ec854 │ │ │ │ @ instruction: 0xf1910102 │ │ │ │ - andcs pc, r8, r5, lsr pc @ │ │ │ │ + andcs pc, r8, sp, asr #30 │ │ │ │ vaba.s16 q7, , q5 │ │ │ │ - svclt 0x0000ffb7 │ │ │ │ + svclt 0x0000ffd7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf21b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0xf64e4616 │ │ │ │ - vshl.s64 d22, d12, #0 │ │ │ │ + vmls.f d22, d16, d0[3] │ │ │ │ bmi 0x151c494 │ │ │ │ strls r2, [r0, #-795] @ 0xfffffce5 │ │ │ │ @ instruction: 0xf642460f │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ @ instruction: 0xf6420200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a9022f │ │ │ │ - @ instruction: 0x4604f97d │ │ │ │ + @ instruction: 0x4604f995 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ mcrcs 0, 0, r3, cr3, cr0, {0} │ │ │ │ mrcne 8, 3, APSR_nzcv, cr0, cr3, {6} │ │ │ │ stmdbcc r0, {r0, r2, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ ldmdale sp, {r0, r1, r2, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf006e8df │ │ │ │ mcrrne 6, 0, r4, fp, cr4 │ │ │ │ stclcs 1, cr6, [ip, #-344]! @ 0xfffffea8 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf97cf050 │ │ │ │ + @ instruction: 0xf992f050 │ │ │ │ strtcc pc, [sl], #1284 @ 0x504 │ │ │ │ strbeq lr, [r6, #2821] @ 0xb05 │ │ │ │ strtcc lr, [lr], #-2516 @ 0xfffff62c │ │ │ │ @ instruction: 0xf1c268ea │ │ │ │ sbcsmi r0, r3, r0, lsr #2 │ │ │ │ blx 0x1a98b0 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @@ -142181,18 +142181,18 @@ │ │ │ │ bl 0xa74f0 │ │ │ │ stmdavs r3, {r0, r7} │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ tstplt r0, r9, lsl #25 @ p-variant is OBSOLETE │ │ │ │ blt 0x781c8c │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #18 │ │ │ │ - mrc2 1, 5, pc, cr10, cr1, {4} │ │ │ │ + mrc2 1, 6, pc, cr2, cr1, {4} │ │ │ │ ldrb r2, [r6, r4] │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf93af050 │ │ │ │ + @ instruction: 0xf950f050 │ │ │ │ @ instruction: 0xf504e7bc │ │ │ │ @ instruction: 0xf8d434aa │ │ │ │ ldreq r3, [sp, #184] @ 0xb8 │ │ │ │ vrshl.s8 , q5, │ │ │ │ bl 0xa74fc │ │ │ │ strb r0, [r0, r1, lsl #1]! │ │ │ │ strtcc pc, [sl], #1284 @ 0x504 │ │ │ │ @@ -142208,36 +142208,36 @@ │ │ │ │ strb r0, [sl, r1, lsl #1] │ │ │ │ strtcc pc, [sl], #1284 @ 0x504 │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ strle r0, [r9, #347]! @ 0x15b │ │ │ │ tstpcc sp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf04fe7bf │ │ │ │ - andls pc, r2, pc, asr #31 │ │ │ │ + andls pc, r2, r5, ror #31 │ │ │ │ mcrr2 7, 7, pc, r8, cr8 @ │ │ │ │ sbcle r2, r0, r0, lsl #16 │ │ │ │ vaba.s16 d14, d31, d28 │ │ │ │ - svclt 0x0000ff03 │ │ │ │ + svclt 0x0000ff23 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ - addsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + sbcvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #1277952 @ 0x138000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f910b │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - @ instruction: 0xf500f8c9 │ │ │ │ + @ instruction: 0xf500f8e1 │ │ │ │ @ instruction: 0xf8d333a8 │ │ │ │ @ instruction: 0xf0133660 │ │ │ │ svclt 0x000c0f0e │ │ │ │ eorcs r2, r0, #16, 4 │ │ │ │ mrrcle 2, 10, r4, r1, cr2 │ │ │ │ @ instruction: 0x31aaf500 │ │ │ │ stcpl 5, cr15, [r8], {-0} │ │ │ │ @@ -142274,57 +142274,57 @@ │ │ │ │ svclt 0x00189309 │ │ │ │ blls 0x12cbb4 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ blt 0x72cab4 │ │ │ │ uqadd16mi fp, r3, ip │ │ │ │ andscs r4, r0, #20, 12 @ 0x1400000 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - mcr2 1, 0, pc, cr0, cr1, {4} @ │ │ │ │ + mrc2 1, 0, pc, cr8, cr1, {4} │ │ │ │ @ instruction: 0xe7be2010 │ │ │ │ @ instruction: 0xf0040863 │ │ │ │ bl 0x19c214 │ │ │ │ bl 0xa0320 │ │ │ │ @ instruction: 0xf50000c4 │ │ │ │ ldmib r0, {r0, r1, r4, r5, ip, lr}^ │ │ │ │ stmib sp, {r4, r7, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7782304 │ │ │ │ msrlt (UNDEF: 56), r5 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ blt 0x789a78 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ stmdbge r4, {r3, r9, sp} │ │ │ │ @ instruction: 0xf1914630 │ │ │ │ - andcs pc, r8, r3, ror #27 │ │ │ │ + strdcs pc, [r8], -fp │ │ │ │ strbtmi lr, [r0], -r1, lsr #15 │ │ │ │ blx 0x18d920e │ │ │ │ @ instruction: 0xf7789004 │ │ │ │ tstplt r0, r1, lsr #23 @ p-variant is OBSOLETE │ │ │ │ blt 0x781e64 │ │ │ │ andcs r9, r4, #4, 6 @ 0x10000000 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 1, cr15, [r2, #580] @ 0x244 │ │ │ │ + stc2l 1, cr15, [sl, #580]! @ 0x244 │ │ │ │ ldr r2, [r0, r4] │ │ │ │ - mrc2 2, 2, pc, cr4, cr15, {0} │ │ │ │ + mrc2 2, 3, pc, cr4, cr15, {0} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - addsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + sbcvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #1081344 @ 0x108000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - stccs 8, cr15, [pc], {27} │ │ │ │ + stccs 8, cr15, [pc], {51} @ 0x33 │ │ │ │ ldccs 13, cr13, [r9], {88} @ 0x58 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ blmi 0xe8f2f4 │ │ │ │ blls 0x175324 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -142360,43 +142360,43 @@ │ │ │ │ movwmi r0, #47442 @ 0xb952 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ tstplt r0, r3, lsr #22 @ p-variant is OBSOLETE │ │ │ │ blt 0x781f58 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ - ldc2l 1, cr15, [r4, #-580] @ 0xfffffdbc │ │ │ │ + stc2l 1, cr15, [ip, #-580]! @ 0xfffffdbc │ │ │ │ str r2, [sl, r4]! │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ addeq lr, r4, r0, lsl #22 │ │ │ │ andscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strb sp, [r9, sp, ror #1]! │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf7f03010 │ │ │ │ andls pc, r2, r9, lsr #16 │ │ │ │ blx 0x1d916a │ │ │ │ rscle r2, r2, r0, lsl #16 │ │ │ │ vaba.s16 q7, , q7 │ │ │ │ - svclt 0x0000fdbf │ │ │ │ + svclt 0x0000fddf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf25a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #13631488 @ 0xd00000 │ │ │ │ @ instruction: 0xf64e4614 │ │ │ │ - vsra.s64 d22, d12, #64 │ │ │ │ + vmla.f d22, d16, d0[3] │ │ │ │ @ instruction: 0xf6420134 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ tstls r0, pc, lsr #4 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff8af0a8 │ │ │ │ + @ instruction: 0xffa2f0a8 │ │ │ │ @ instruction: 0xf7784606 │ │ │ │ stmdavs r9!, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ blt 0x3077d8 │ │ │ │ svclt 0x00082c0f │ │ │ │ tstpeq r1, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stcle 0, cr13, [ip, #-96] @ 0xffffffa0 │ │ │ │ svclt 0x00182c19 │ │ │ │ @@ -142441,28 +142441,28 @@ │ │ │ │ @ instruction: 0x301032ff │ │ │ │ @ instruction: 0xffe2f7ef │ │ │ │ svclt 0x0000e7ca │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1900ff0 │ │ │ │ - strmi pc, [r4], -r7, asr #26 │ │ │ │ - stc2l 1, cr15, [r4, #-576] @ 0xfffffdc0 │ │ │ │ + @ instruction: 0x4604fd5f │ │ │ │ + ldc2l 1, cr15, [ip, #-576] @ 0xfffffdc0 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xffeaf1ad │ │ │ │ + @ instruction: 0xf802f1ae │ │ │ │ strmi r6, [r6], -r3, ror #16 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x2101b9bb │ │ │ │ @ instruction: 0xf1ad4630 │ │ │ │ - strtmi pc, [r8], -r9, lsr #27 │ │ │ │ - @ instruction: 0xffc0f190 │ │ │ │ + strtmi pc, [r8], -r1, asr #27 │ │ │ │ + @ instruction: 0xffd8f190 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1904070 │ │ │ │ - @ instruction: 0x4620bfbb │ │ │ │ + @ instruction: 0x4620bfd3 │ │ │ │ ldc2 7, cr15, [r6], {165} @ 0xa5 │ │ │ │ blcs 0xb5688 │ │ │ │ strtmi sp, [r8], -fp, ror #1 │ │ │ │ stc2 7, cr15, [r8], #660 @ 0x294 │ │ │ │ blcs 0xb56b4 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ ldc2 7, cr15, [ip], #-660 @ 0xfffffd6c │ │ │ │ @@ -142491,49 +142491,49 @@ │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ addshi pc, sl, r0 │ │ │ │ usatcc pc, #24, r7, asr #17 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d7d004 │ │ │ │ @ instruction: 0xf4133664 │ │ │ │ cmnle r3, r0, ror pc │ │ │ │ - ldrvs pc, [ip, lr, asr #12] │ │ │ │ + strbvs pc, [ip, lr, asr #12] @ │ │ │ │ ldreq pc, [r4, -r0, asr #5]! │ │ │ │ tstcs fp, #0, 14 │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf8d4022f │ │ │ │ tstls r3, ip, ror #4 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 10, cr15, cr8, cr8, {5} │ │ │ │ + cdp2 0, 12, cr15, cr0, cr8, {5} │ │ │ │ stmibcc r8!, {r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5009405 │ │ │ │ stmib sp, {r1, r3, r5, r7, r8, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf5058806 │ │ │ │ stmib sp, {r1, r2, r3, r4, r7, r8, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf8cd8808 │ │ │ │ @ instruction: 0xf8d98028 │ │ │ │ @ instruction: 0xf19a0520 │ │ │ │ - stmdbls r3, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ smlabbls r0, r2, r6, r4 │ │ │ │ strtmi sl, [r9], -r6, lsl #16 │ │ │ │ - biccs pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + mvnscs pc, #1342177284 @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - rsccs pc, r0, #1342177284 @ 0x50000004 │ │ │ │ + andscc pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ cdp2 7, 9, cr15, cr12, cr4, {5} │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - mrrc2 1, 10, pc, r6, cr4 @ │ │ │ │ + stc2l 1, cr15, [lr], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf8c9aa05 │ │ │ │ @ instruction: 0xf64a0550 │ │ │ │ vaddw.s8 q10, q8, d17 │ │ │ │ @ instruction: 0xf8d90109 │ │ │ │ @ instruction: 0xf19a0520 │ │ │ │ - stmdage r6, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r6, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff30f7a4 │ │ │ │ strtmi r4, [r0], -fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ adccs pc, sp, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ bicvs pc, r9, sl, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @@ -142553,52 +142553,52 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0xb96c4 │ │ │ │ vhadd.s8 d29, d21, d4 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vmla.i d18, d16, d0[4] │ │ │ │ @ instruction: 0xf7a4002f │ │ │ │ tstpcs r0, r7, lsr pc @ p-variant is OBSOLETE │ │ │ │ tstls r0, r3, lsl #12 │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vrshr.s64 d18, d21, #64 │ │ │ │ @ instruction: 0xf64a0209 │ │ │ │ vaddw.s8 , q8, d9 │ │ │ │ @ instruction: 0xf7a50109 │ │ │ │ @ instruction: 0xe76ff979 │ │ │ │ - addscs pc, ip, r5, asr #4 │ │ │ │ + sbccs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff22f7a4 │ │ │ │ strmi r9, [r3], -r0, lsl #10 │ │ │ │ eorcc pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vorr.i32 d22, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf7a50109 │ │ │ │ ldrb pc, [r1, -r5, ror #18] @ │ │ │ │ tstcs fp, #0, 14 │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf8d4012f │ │ │ │ @ instruction: 0xf0a8526c │ │ │ │ - @ instruction: 0xf500fe0b │ │ │ │ + @ instruction: 0xf500fe23 │ │ │ │ strls r3, [r0, #-1706] @ 0xfffff956 │ │ │ │ @ instruction: 0xf506a805 │ │ │ │ vand d23, d21, d22 │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ vcgt.s8 d16, d5, d31 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r9}^ │ │ │ │ stmib sp, {r0, r2, fp, pc}^ │ │ │ │ strbmi r8, [r1], r7, lsl #16 │ │ │ │ - bcs 0xbd8008 │ │ │ │ + bcs 0x17d8008 │ │ │ │ beq 0xd581f8 │ │ │ │ blvc 0xfee58b14 │ │ │ │ streq pc, [r8, #-263] @ 0xfffffef9 │ │ │ │ stmdaeq r8, {r0, r1, r2, r8, ip, sp, lr, pc}^ │ │ │ │ cdp2 7, 0, cr15, cr0, cr4, {5} │ │ │ │ strcc lr, [r8, #-2] │ │ │ │ andsle r4, ip, r8, lsr #11 │ │ │ │ @@ -142622,80 +142622,80 @@ │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vrshr.s64 d18, d17, #64 │ │ │ │ @ instruction: 0xf64a0209 │ │ │ │ vaddw.s8 , q8, d21 │ │ │ │ strls r0, [r0, #-265] @ 0xfffffef7 │ │ │ │ @ instruction: 0xf904f7a5 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf7a4002f │ │ │ │ strls pc, [r0, #-3757] @ 0xfffff153 │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ vrshr.s64 d19, d17, #64 │ │ │ │ strtmi r0, [r0], -r9, lsl #4 │ │ │ │ tstpne sp, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8f0f7a5 │ │ │ │ ldrsbtcc pc, [r8], r6 @ │ │ │ │ strcc pc, [r8, r4, lsl #10]! │ │ │ │ strbcs pc, [r0, #-963] @ 0xfffffc3d @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe76daed5 │ │ │ │ - addscs pc, r0, r5, asr #4 │ │ │ │ + sbccs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 7, 9, cr15, cr0, cr4, {5} │ │ │ │ strls r4, [r0, #-1539] @ 0xfffff9fd │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vrshr.s64 d19, d17, #64 │ │ │ │ vhsub.s8 d16, d11, d9 │ │ │ │ vaddw.s8 , q0, d13 │ │ │ │ @ instruction: 0xf7a50109 │ │ │ │ @ instruction: 0xf8d6f8d3 │ │ │ │ vshr.u64 d19, d24, #61 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr10, cr15, {3} │ │ │ │ vaba.s8 q15, , q1 │ │ │ │ - vaddl.s8 q9, d16, d0 │ │ │ │ + vshr.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf7a4002f │ │ │ │ @ instruction: 0xf8cdfe75 │ │ │ │ strmi r8, [r3], -r0 │ │ │ │ vabd.s16 q7, , q9 │ │ │ │ - svclt 0x0000fb8d │ │ │ │ + svclt 0x0000fbad │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebf2a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ - rscvs pc, r8, lr, asr #12 │ │ │ │ + andsvc pc, r8, lr, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ ldrbvc pc, [r8, #1284]! @ 0x504 @ │ │ │ │ - blx 0x1c57abe │ │ │ │ + blx 0xfe257abe │ │ │ │ ldrcc r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ blx 0xff5d97bc │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ - eorseq lr, r4, ip, lsl pc │ │ │ │ + eorseq lr, r4, ip, asr #30 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1f87a5c │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf04f012f │ │ │ │ vbic.i16 q8, #8 @ 0x0008 │ │ │ │ andls r0, r0, #3227648 @ 0x314000 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - ldc2 0, cr15, [r8, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2l 0, cr15, [r0, #-672] @ 0xfffffd60 │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ - msrcc SPSR_f, #1342177284 @ 0x50000004 │ │ │ │ + orrscc pc, r8, #1342177284 @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ cdpcc 5, 10, cr15, cr11, cr0, {0} │ │ │ │ blvc 0x1256f00 │ │ │ │ ldrbcc pc, [r4, #2245]! @ 0x8c5 @ │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ stclvs 5, cr15, [ip], {5} │ │ │ │ blmi 0x11d6f10 │ │ │ │ @@ -142798,27 +142798,27 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstne r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ - eorseq pc, r4, r8, lsl r1 @ │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ + eorseq pc, r4, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #94208 @ 0x17000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fc39 │ │ │ │ + @ instruction: 0xf500fc51 │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 2, cr3, [pc, #684] @ 0x9bd24 │ │ │ │ @ instruction: 0xf5007b0d │ │ │ │ @ instruction: 0xf8d330a8 │ │ │ │ vst4.32 {d17-d20}, [r1 :256], r8 │ │ │ │ @ instruction: 0xf8c31188 │ │ │ │ cmncs r0, #184 @ 0xb8 │ │ │ │ @@ -142828,29 +142828,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r1, {r0, r3, r4, r8, ip, sp, pc} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fbff │ │ │ │ + @ instruction: 0xf500fc17 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vcgt.s8 d19, d21, d26 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf500022f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr2, [pc, #976] @ 0x9becc │ │ │ │ @ instruction: 0xf8d37b0c │ │ │ │ vst4.32 {d18-d21}, [r2 :256], r8 │ │ │ │ @ instruction: 0xf8c31288 │ │ │ │ cmncs r0, #184 @ 0xb8 │ │ │ │ @@ -142860,26 +142860,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strmi sl, [r1], #-283 @ 0xfffffee5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fbbf │ │ │ │ + @ instruction: 0xf500fbd7 │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 1, cr3, [pc, #684] @ 0x9be18 │ │ │ │ @ instruction: 0xf5007b0e │ │ │ │ @ instruction: 0xf8d330a8 │ │ │ │ vst4.32 {d18-d21}, [r2 :256], r8 │ │ │ │ @ instruction: 0xf8c34288 │ │ │ │ stc 0, cr2, [r1, #736] @ 0x2e0 │ │ │ │ @@ -142892,29 +142892,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ strpl r9, [r2], #-594 @ 0xfffffdae │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldreq r9, [r0, #-329] @ 0xfffffeb7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fb7f │ │ │ │ + @ instruction: 0xf500fb97 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9bfcc │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -142928,29 +142928,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r1, r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fb37 │ │ │ │ + @ instruction: 0xf500fb4f │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c05c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -142964,29 +142964,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500faef │ │ │ │ + @ instruction: 0xf500fb07 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c0ec │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -143000,29 +143000,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500faa7 │ │ │ │ + @ instruction: 0xf500fabf │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c17c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -143036,29 +143036,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fa5f │ │ │ │ + @ instruction: 0xf500fa77 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c20c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -143072,29 +143072,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fa17 │ │ │ │ + @ instruction: 0xf500fa2f │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c29c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -143108,29 +143108,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f9cf │ │ │ │ + @ instruction: 0xf500f9e7 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c32c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143144,29 +143144,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r1, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf31b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f987 │ │ │ │ + @ instruction: 0xf500f99f │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c3bc │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143180,29 +143180,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f93f │ │ │ │ + @ instruction: 0xf500f957 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c44c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143216,29 +143216,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r1, r8, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf32d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f8f7 │ │ │ │ + @ instruction: 0xf500f90f │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c4dc │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143252,29 +143252,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f8af │ │ │ │ + @ instruction: 0xf500f8c7 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c56c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143288,29 +143288,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r8, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf33f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f867 │ │ │ │ + @ instruction: 0xf500f87f │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 d19, d8, #64 │ │ │ │ + vqdmlal.s , d16, d0[2] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c5fc │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0431384 │ │ │ │ @ instruction: 0xf8c20380 │ │ │ │ @@ -143324,29 +143324,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ tstmi r5, r1, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svceq 0x00004006 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #188416 @ 0x2e000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f81f │ │ │ │ + @ instruction: 0xf500f837 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vcgt.s8 d19, d21, d26 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf500012f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr1, [pc, #976] @ 0x9c68c │ │ │ │ @ instruction: 0xf8d37b1e │ │ │ │ vst4.32 {d17-d20}, [r1 :256], r8 │ │ │ │ @ instruction: 0xf8c31142 │ │ │ │ stc 0, cr1, [r0, #736] @ 0x2e0 │ │ │ │ @@ -143376,29 +143376,29 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r6, r5, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #352256 @ 0x56000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500ffb7 │ │ │ │ + @ instruction: 0xf500ffcf │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 d19, d16, #64 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c75c │ │ │ │ @ instruction: 0xf8d17b2c │ │ │ │ @ instruction: 0xf04330b8 │ │ │ │ @ instruction: 0xf0437389 │ │ │ │ @ instruction: 0xf8c10310 │ │ │ │ @@ -143466,29 +143466,29 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11221011 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf36c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #368640 @ 0x5a000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500feff │ │ │ │ + @ instruction: 0xf500ff17 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d21, d26 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ @ instruction: 0xf04f35f4 │ │ │ │ @ instruction: 0xf2c80c10 │ │ │ │ ldc 12, cr0, [pc, #840] @ 0x9c84c │ │ │ │ @ instruction: 0xf8d17b2e │ │ │ │ b 0x11687ec │ │ │ │ @@ -143560,29 +143560,29 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231121 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r1, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #368640 @ 0x5a000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500fe3f │ │ │ │ + @ instruction: 0xf500fe57 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d21, d26 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vrsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9ca4c │ │ │ │ @ instruction: 0xf8d17b30 │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0430350 │ │ │ │ @ instruction: 0xf8c10318 │ │ │ │ @@ -143656,29 +143656,29 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231111 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf39c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #368640 @ 0x5a000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500fd7f │ │ │ │ + @ instruction: 0xf500fd97 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d21, d26 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vrsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9cbcc │ │ │ │ @ instruction: 0xf8d17b30 │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0430350 │ │ │ │ @ instruction: 0xf8c10308 │ │ │ │ @@ -143752,32 +143752,32 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231111 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf3b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, sp, r0, lsl #31 │ │ │ │ mcrrmi 10, 4, r4, r7, cr6 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ stmdavs r4!, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f941b │ │ │ │ @ instruction: 0xf0a70400 │ │ │ │ - @ instruction: 0xf500fcb9 │ │ │ │ + @ instruction: 0xf500fcd1 │ │ │ │ @ instruction: 0xf50033a8 │ │ │ │ vrhadd.s8 d19, d21, d26 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vsubl.s8 q10, d0, d8 │ │ │ │ strmi r0, [r4], -pc, lsr #4 │ │ │ │ blvc 0xdd8000 │ │ │ │ ldrbcs pc, [r4, #2243]! @ 0x8c3 @ │ │ │ │ adccc pc, fp, r0, lsl #10 │ │ │ │ ldrsbtcs pc, [r8], r1 @ │ │ │ │ subne pc, r2, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @@ -143801,18 +143801,18 @@ │ │ │ │ @ instruction: 0x2660f8d3 │ │ │ │ andcs pc, pc, #34 @ 0x22 │ │ │ │ rscseq pc, r0, #34 @ 0x22 │ │ │ │ andcs pc, r1, #66 @ 0x42 │ │ │ │ andseq pc, r0, #66 @ 0x42 │ │ │ │ strbtcs pc, [r0], -r3, asr #17 @ │ │ │ │ vqsub.s8 q1, , q5 │ │ │ │ - andcs lr, r0, #4587520 @ 0x460000 │ │ │ │ + andcs lr, r0, #6160384 @ 0x5e0000 │ │ │ │ stmdbge r2, {r5, r9, sl, lr} │ │ │ │ ldcleq 0, cr15, [ip], #316 @ 0x13c │ │ │ │ - @ instruction: 0x63a8f644 │ │ │ │ + bicsvs pc, r8, #68, 12 @ 0x4400000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ andspl pc, r1, sp, lsl #17 │ │ │ │ vcgt.s8 d25, d0, d2 │ │ │ │ vshl.s8 d22, d15, d0 │ │ │ │ @ instruction: 0xf8cd4324 │ │ │ │ movwls ip, #57372 @ 0xe01c │ │ │ │ andmi pc, ip, sp, lsr #17 │ │ │ │ @@ -143822,34 +143822,34 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, sp, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f16 d11, d14, d16 │ │ │ │ - svclt 0x0000fa61 │ │ │ │ + svclt 0x0000fa81 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r6, r2, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf3c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #339968 @ 0x53000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r2, r0, #1048576 @ 0x100000 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf0a72510 │ │ │ │ - @ instruction: 0xf500fc23 │ │ │ │ + @ instruction: 0xf500fc3b │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 4, cr3, [pc, #684] @ 0x9cd50 │ │ │ │ @ instruction: 0xf5007b2e │ │ │ │ ldc 14, cr3, [pc, #672] @ 0x9cd4c │ │ │ │ @ instruction: 0xf8d36b2e │ │ │ │ @ instruction: 0xf50e20b8 │ │ │ │ stmdbmi r6, {r2, r3, r6, r7, sl, fp, sp, lr}^ │ │ │ │ @@ -143916,56 +143916,56 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x01200000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, lsl r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ - eorseq pc, r4, r8, ror r1 @ │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ + eorseq pc, r4, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf3ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ @ instruction: 0xf6424605 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x1cd8e9e │ │ │ │ + blx 0xfe2d8e9e │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ @ instruction: 0x33abf504 │ │ │ │ ldmib r1, {r0, r1, r2, r8, sp, pc}^ │ │ │ │ stmib r3, {r8}^ │ │ │ │ andlt r0, r3, r8, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andsne r0, r1, r1, lsr #4 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1c48e58 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ @ instruction: 0xf2c40890 │ │ │ │ andls r1, r0, #196608 @ 0x30000 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xf58f0a │ │ │ │ + blx 0x1558f0a │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ - mvncc pc, #1342177284 @ 0x50000004 │ │ │ │ + tstpmi r4, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ strtcc pc, [fp], #1280 @ 0x500 │ │ │ │ blvc 0x11182fc │ │ │ │ ldrbcc pc, [r4, #2245]! @ 0x8c5 @ │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ stclvs 5, cr15, [ip], {5} │ │ │ │ vbic.i32 q9, #134217728 @ 0x08000000 │ │ │ │ @@ -144056,32 +144056,32 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r0, r0, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x01230000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r2, r0, r1, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ - mlaseq r4, r8, r2, pc @ │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ + eorseq pc, r4, r8, asr #5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1f8902c │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128] │ │ │ │ vmul.f d21, d4, d3[0] │ │ │ │ andls r1, r0, #49152 @ 0xc000 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x14d90dc │ │ │ │ + blx 0x1ad90dc │ │ │ │ strtcc pc, [r8], #1280 @ 0x500 │ │ │ │ adccc pc, sl, #0, 10 │ │ │ │ - mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ + msrmi CPSR_s, #1342177284 @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ strcc pc, [fp, #1280]! @ 0x500 │ │ │ │ ldrbcc pc, [r4, #2244]! @ 0x8c4 @ │ │ │ │ stclvs 5, cr15, [ip], {4} │ │ │ │ blvc 0x12984dc │ │ │ │ ldmdaeq r8!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmiaeq r5, {r6, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @@ -144184,32 +144184,32 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andseq r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ beq 0x9d00c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ - ldrshteq pc, [r4], -r8 @ │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ + eorseq pc, r4, r8, lsr #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1f09230 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ vmvn.i16 q8, #17664 @ 0x4500 │ │ │ │ andls r1, r0, #8192 @ 0x2000 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf94cf0a7 │ │ │ │ + @ instruction: 0xf964f0a7 │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ adccc pc, sl, #0, 10 │ │ │ │ - movwmi pc, #16965 @ 0x4245 @ │ │ │ │ + teqpmi r4, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ cdpcc 5, 10, cr15, cr11, cr0, {0} │ │ │ │ ldrbcc pc, [r4, #2245]! @ 0x8c5 @ │ │ │ │ stclvs 5, cr15, [ip], {5} │ │ │ │ blvc 0x11986e4 │ │ │ │ ldmdbeq r8!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmibeq r5, {r6, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @@ -144310,30 +144310,30 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstne r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ - eorseq pc, r4, r8, lsl r1 @ │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ + eorseq pc, r4, r8, asr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 0xfe189434 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ strbcs r0, [r3], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ vhsub.s8 d16, d0, d31 │ │ │ │ vmlsl.s8 q9, d1, d18 │ │ │ │ @ instruction: 0xf0a70a11 │ │ │ │ - @ instruction: 0xf500f84b │ │ │ │ + @ instruction: 0xf500f863 │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 14, cr3, [pc, #684] @ 0x9d500 │ │ │ │ @ instruction: 0xf5007b4e │ │ │ │ @ instruction: 0xf50535a8 │ │ │ │ ldc 12, cr6, [pc, #816] @ 0x9d590 │ │ │ │ @ instruction: 0xf8d36b4d │ │ │ │ vqadd.s8 d18, d17, d28 │ │ │ │ @@ -144445,16 +144445,16 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbeq r0, {r0, r1} │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ - ldrhteq pc, [r4], -r8 @ │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ + eorseq pc, r4, r8, ror #13 │ │ │ │ @ instruction: 0x33a8f500 │ │ │ │ tstcs pc, r0, lsl r5 @ │ │ │ │ mvnseq pc, r0, asr #5 │ │ │ │ stcpl 4, cr15, [r9], {79} @ 0x4f │ │ │ │ stcne 2, cr15, [r1], {193} @ 0xc1 │ │ │ │ smmlsmi r8, r3, r8, pc @ │ │ │ │ adccc pc, fp, r0, lsl #10 │ │ │ │ @@ -144529,23 +144529,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf4778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #516096 @ 0x7e000 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0a6022f │ │ │ │ - @ instruction: 0xf500fea3 │ │ │ │ + @ instruction: 0xf500febb │ │ │ │ @ instruction: 0xf50034a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vorr.i32 d20, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q10, d0, d0[1] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c43eab │ │ │ │ @ instruction: 0xf50435f4 │ │ │ │ ldc 3, cr6, [pc, #816] @ 0x9d8e8 │ │ │ │ @ instruction: 0xf5007b45 │ │ │ │ @ instruction: 0xf8d23cac │ │ │ │ @ instruction: 0xf8d210bc │ │ │ │ @@ -144652,15 +144652,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r1, r1, r1, lsr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrsmi r3, (UNDEF: 1) │ │ │ │ andeq r0, r0, r0 │ │ │ │ beq 0x89d804 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsl #2 │ │ │ │ + eorseq pc, r4, ip, lsr r1 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf498c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @@ -150453,15 +150453,15 @@ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 0, APSR_nzcv, cr6, cr1, {5} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ vadd.i8 d19, d0, d1 │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ addlt r0, r7, r5, lsr r3 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ eormi pc, r0, r3, asr r8 @ │ │ │ │ cdp2 7, 1, cr15, cr4, cr12, {5} │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r1, {r0, r2, ip, pc} │ │ │ │ @@ -150479,15 +150479,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - cmnpcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x33a8f240 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18f4b0 │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmdavs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldc2l 7, cr15, [lr, #688] @ 0x2b0 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -150506,15 +150506,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - cmnpcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x33a8f240 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18f51c │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmvs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stc2 7, cr15, [r8, #688]! @ 0x2b0 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -150533,15 +150533,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - cmnpcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x33a8f240 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18f588 │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmdbvs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldc2l 7, cr15, [r2, #-688]! @ 0xfffffd50 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -150684,15 +150684,15 @@ │ │ │ │ strtmi r4, [r6], ip, lsr #13 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ @ instruction: 0xf8cd9b07 │ │ │ │ @ instruction: 0xf8cdc010 │ │ │ │ pop {r2, r4, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c44070 │ │ │ │ svclt 0x0000bc55 │ │ │ │ - mlaseq r5, r8, r3, r0 │ │ │ │ + eorseq r0, r5, r8, asr #7 │ │ │ │ ldrblt r2, [r0, #776]! @ 0x308 │ │ │ │ addmi r9, r3, r5, lsl #26 │ │ │ │ addsmi r4, sp, #24117248 @ 0x1700000 │ │ │ │ b 0x1489e04 │ │ │ │ blls 0x242978 │ │ │ │ bl 0x1d8a610 │ │ │ │ ble 0x3e6624 │ │ │ │ @@ -150703,15 +150703,15 @@ │ │ │ │ strls r4, [r7], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r6], #-784 @ 0xfffffcf0 │ │ │ │ strls r4, [r5], #-1555 @ 0xfffff9ed │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7c540f0 │ │ │ │ svclt 0x0000bcbd │ │ │ │ - eorseq r0, r5, r8, lsl #8 │ │ │ │ + eorseq r0, r5, r8, lsr r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x3b5070 │ │ │ │ bls 0x2e2634 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ adcsmi r9, r4, #9216 @ 0x2400 │ │ │ │ @@ -150725,15 +150725,15 @@ │ │ │ │ @ instruction: 0xf7c441f0 │ │ │ │ ldc 12, cr11, [pc, #52] @ 0xa3698 │ │ │ │ vstr d7, [sp, #16] │ │ │ │ pop {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf7c541f0 │ │ │ │ svclt 0x0000bf0d │ │ │ │ ... │ │ │ │ - eorseq r0, r5, r8, ror r4 │ │ │ │ + eorseq r0, r5, r8, lsr #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldrmi r2, [r0], r8, lsl #6 │ │ │ │ bls 0x2b3898 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ svcls 0x000917dc │ │ │ │ svclt 0x000842b4 │ │ │ │ andle r4, sp, fp, lsr #5 │ │ │ │ @@ -150744,15 +150744,15 @@ │ │ │ │ strls lr, [r8], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ bllt 0xff9615c8 │ │ │ │ smladls r6, r3, r6, r4 │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7c541f0 │ │ │ │ svclt 0x0000bc69 │ │ │ │ - eorseq r0, r5, r8, ror #9 │ │ │ │ + eorseq r0, r5, r8, lsl r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x3cb2fc │ │ │ │ ldmib sp, {sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0x149c6fc │ │ │ │ adcmi r7, r3, #236, 6 @ 0xb0000003 │ │ │ │ ldrbmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ @@ -150766,35 +150766,35 @@ │ │ │ │ @ instruction: 0xf7c443f0 │ │ │ │ @ instruction: 0xf11ebbb9 │ │ │ │ movwls r3, #29695 @ 0x73ff │ │ │ │ ldrbtcc pc, [pc], #324 @ 0xa3714 @ │ │ │ │ pop {r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf7c643f0 │ │ │ │ svclt 0x0000bf49 │ │ │ │ - eorseq r0, r5, r8, asr r5 │ │ │ │ + eorseq r0, r5, r8, lsl #11 │ │ │ │ @ instruction: 0xf04f4b06 │ │ │ │ blx 0x3a679e │ │ │ │ strmi r3, [r8], -r0, lsl #24 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf7c4c008 │ │ │ │ svclt 0x0000bb9f │ │ │ │ - eorseq r0, r5, r8, asr #11 │ │ │ │ + ldrshteq r0, [r5], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x120f9e0 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ strvs lr, [r8, #-2525]! @ 0xfffff623 │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmib r8, {r1, r2, r9, ip, sp, lr, pc} │ │ │ │ + stmib r0!, {r1, r2, r9, ip, sp, lr, pc} │ │ │ │ blmi 0x102bf98 │ │ │ │ movwls r4, #37026 @ 0x90a2 │ │ │ │ tstls r0, #1610612745 @ 0x60000009 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ tstls lr, #1543503872 @ 0x5c000000 │ │ │ │ tsteq r1, r5, ror fp │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ @@ -150848,29 +150848,29 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stcls 6, cr4, [fp], #-128 @ 0xffffff80 │ │ │ │ ldrtmi r9, [sl], -sl, lsr #22 │ │ │ │ strls r4, [r0], #-1593 @ 0xfffff9c7 │ │ │ │ blx 0xfe76177a │ │ │ │ vabd.s16 q7, , q10 │ │ │ │ - svclt 0x0000fb53 │ │ │ │ + svclt 0x0000fb73 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r5, r8, lsr r6 │ │ │ │ + eorseq r0, r5, r8, ror #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x110fb10 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ strtpl lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldm r0!, {r1, r2, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdb r8, {r1, r2, r9, ip, sp, lr, pc} │ │ │ │ movwls r4, #39738 @ 0x9b3a │ │ │ │ tstls r7, #16, 6 @ 0x40000000 │ │ │ │ movwcs r9, #4894 @ 0x131e │ │ │ │ eorcc pc, sl, sp, lsl #17 │ │ │ │ subcc pc, r4, sp, lsl #17 │ │ │ │ subcc pc, r6, sp, lsl #17 │ │ │ │ rsbcc pc, r2, sp, lsl #17 │ │ │ │ @@ -150920,72 +150920,72 @@ │ │ │ │ stcge 4, cr9, [r4], {1} │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ strmi pc, [r8], #-2818 @ 0xfffff4fe │ │ │ │ strls r9, [r2], #-2602 @ 0xfffff5d6 │ │ │ │ blx 0x1fe1894 │ │ │ │ vaba.s16 q7, , │ │ │ │ - svclt 0x0000fac3 │ │ │ │ + svclt 0x0000fae3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r5, r0, asr #12 │ │ │ │ + eorseq r0, r5, r0, ror r6 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5212 │ │ │ │ blls 0x1949e4 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 6, cr15, cr12, cr4, {6} │ │ │ │ - eorseq r0, r5, r8, asr #12 │ │ │ │ + eorseq r0, r5, r8, ror r6 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b523a │ │ │ │ blls 0x194a0c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 5, cr15, cr8, cr4, {6} │ │ │ │ - ldrhteq r0, [r5], -r8 │ │ │ │ + eorseq r0, r5, r8, ror #13 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5262 │ │ │ │ blls 0x194a34 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 4, cr15, cr4, cr4, {6} │ │ │ │ - eorseq r0, r5, r8, lsr #14 │ │ │ │ + eorseq r0, r5, r8, asr r7 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b528a │ │ │ │ blls 0x194a5c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 3, cr15, cr0, cr4, {6} │ │ │ │ - mlaseq r5, r8, r7, r0 │ │ │ │ + eorseq r0, r5, r8, asr #15 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b52b2 │ │ │ │ blls 0x194a84 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 1, cr15, cr12, cr4, {6} │ │ │ │ - eorseq r0, r5, r8, lsl #16 │ │ │ │ + eorseq r0, r5, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfac64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclcc 2, cr15, [r8], #-256 @ 0xffffff00 │ │ │ │ + stccc 2, cr15, [r8], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cfc88 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4500 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -150996,15 +150996,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfacb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclcc 2, cr15, [r8], #-256 @ 0xffffff00 │ │ │ │ + stccc 2, cr15, [r8], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cfcd4 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4510 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151018,15 +151018,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfacfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x235350 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmnpcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x33a8f240 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13600 @ 0x3520 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151041,15 +151041,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfad58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x2353ac │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmnpcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x33a8f240 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13616 @ 0x3530 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151064,15 +151064,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfadb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x235408 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmnpcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x33a8f240 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13632 @ 0x3540 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151087,15 +151087,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfae10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x235464 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmnpcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x33a8f240 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13648 @ 0x3550 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151105,41 +151105,41 @@ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ vmin.s8 d20, d0, d1 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ ldrlt r0, [r0], #-565 @ 0xfffffdcb │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ ldclt 4, cr9, [r0], {1} │ │ │ │ stmdblt r0!, {r0, r1, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ vmin.s8 d20, d0, d1 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ ldrlt r0, [r0], #-565 @ 0xfffffdcb │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ ldclt 4, cr9, [r0], {1} │ │ │ │ stmdblt r6, {r0, r1, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ vmin.s8 d20, d0, d1 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ ldrlt r0, [r0], #-565 @ 0xfffffdcb │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -151188,15 +151188,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ cdp2 7, 0, cr15, cr6, cr4, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r0, r5, r8, lsl #18 │ │ │ │ + eorseq r0, r5, r8, lsr r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r2, [r9], r8 │ │ │ │ stcls 6, cr4, [sl], {144} @ 0x90 │ │ │ │ @@ -151241,15 +151241,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldc2 7, cr15, [ip, #784] @ 0x310 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r0, r5, r8, ror r9 │ │ │ │ + eorseq r0, r5, r8, lsr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfb098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xffa4f7ab │ │ │ │ @@ -151279,15 +151279,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldc2l 7, cr15, [r0, #-784] @ 0xfffffcf0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r0, r5, r8, ror #19 │ │ │ │ + eorseq r0, r5, r8, lsl sl │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r2, [r9], r8 │ │ │ │ stcls 6, cr4, [sl], {144} @ 0x90 │ │ │ │ @@ -151332,60 +151332,60 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ stc2l 7, cr15, [r6], #784 @ 0x310 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r0, r5, r8, asr sl │ │ │ │ + eorseq r0, r5, r8, lsl #21 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b587a │ │ │ │ blls 0x19504c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xee1f30 │ │ │ │ - eorseq r0, r5, r8, asr #21 │ │ │ │ + ldrshteq r0, [r5], -r8 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b58a2 │ │ │ │ blls 0x195074 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0x9e1f58 │ │ │ │ - eorseq r0, r5, r8, lsr fp │ │ │ │ + eorseq r0, r5, r8, ror #22 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b58ca │ │ │ │ blls 0x19509c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0x4e1f80 │ │ │ │ - eorseq r0, r5, r8, lsr #23 │ │ │ │ + ldrsbteq r0, [r5], -r8 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b58f2 │ │ │ │ blls 0x1950c4 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0xfffe1fa8 │ │ │ │ - eorseq r0, r5, r8, lsl ip │ │ │ │ + eorseq r0, r5, r8, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclcc 2, cr15, [r8], #-256 @ 0xffffff00 │ │ │ │ + stccc 2, cr15, [r8], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d02c8 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4910 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151396,15 +151396,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclcc 2, cr15, [r8], #-256 @ 0xffffff00 │ │ │ │ + stccc 2, cr15, [r8], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d0314 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4920 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151415,15 +151415,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclcc 2, cr15, [r8], #-256 @ 0xffffff00 │ │ │ │ + stccc 2, cr15, [r8], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d0360 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4930 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151434,15 +151434,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclcc 2, cr15, [r8], #-256 @ 0xffffff00 │ │ │ │ + stccc 2, cr15, [r8], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d03ac │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4940 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151453,15 +151453,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb3d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclcc 2, cr15, [r8], #-256 @ 0xffffff00 │ │ │ │ + stccc 2, cr15, [r8], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d03f8 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4950 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151477,159 +151477,159 @@ │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5a96 │ │ │ │ blls 0x195268 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0xb6214c │ │ │ │ - ldrsbteq r0, [r5], -r8 │ │ │ │ + eorseq r0, r5, r8, lsl #26 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5abe │ │ │ │ blls 0x195290 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0x662174 │ │ │ │ - eorseq r0, r5, ip, lsr #26 │ │ │ │ + eorseq r0, r5, ip, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad306 │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt r8!, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvc pc, r4, r5, asr #4 │ │ │ │ + sbcsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e1025e │ │ │ │ - svclt 0x0000fe5d │ │ │ │ - eorseq r0, r5, r0, lsl #27 │ │ │ │ - mlaseq r5, r0, sp, r0 │ │ │ │ + svclt 0x0000fe75 │ │ │ │ + ldrhteq r0, [r5], -r0 │ │ │ │ + eorseq r0, r5, r0, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad362 │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmiblt sl, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvc pc, r4, r5, asr #4 │ │ │ │ + sbcsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e102a6 │ │ │ │ - svclt 0x0000fe2f │ │ │ │ - eorseq r0, r5, r0, lsl #28 │ │ │ │ - eorseq r0, r5, r0, lsl lr │ │ │ │ + svclt 0x0000fe47 │ │ │ │ + eorseq r0, r5, r0, lsr lr │ │ │ │ + eorseq r0, r5, r0, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad3be │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt ip, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvc pc, r4, r5, asr #4 │ │ │ │ + sbcsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e102ee │ │ │ │ - svclt 0x0000fe01 │ │ │ │ - eorseq r0, r5, r0, lsl #29 │ │ │ │ - mlaseq r5, r0, lr, r0 │ │ │ │ + svclt 0x0000fe19 │ │ │ │ + ldrhteq r0, [r5], -r0 │ │ │ │ + eorseq r0, r5, r0, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad41a │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmdblt lr!, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvc pc, r4, r5, asr #4 │ │ │ │ + sbcsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e11236 │ │ │ │ - svclt 0x0000fdd3 │ │ │ │ - eorseq r0, r5, r4, ror #29 │ │ │ │ - ldrshteq r0, [r5], -r4 │ │ │ │ + svclt 0x0000fdeb │ │ │ │ + eorseq r0, r5, r4, lsl pc │ │ │ │ + eorseq r0, r5, r4, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb006 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 7, cr15, [sl, #-780] @ 0xfffffcf4 │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvc pc, r4, r5, asr #4 │ │ │ │ + sbcsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e11245 │ │ │ │ - svclt 0x0000fda9 │ │ │ │ - eorseq r0, r5, r8, asr #30 │ │ │ │ - eorseq r0, r5, r8, asr pc │ │ │ │ + svclt 0x0000fdc1 │ │ │ │ + eorseq r0, r5, r8, ror pc │ │ │ │ + eorseq r0, r5, r8, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb05a │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 7, cr15, [r0], #780 @ 0x30c │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvc pc, r4, r5, asr #4 │ │ │ │ + sbcsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e11259 │ │ │ │ - svclt 0x0000fd7f │ │ │ │ - eorseq r0, r5, ip, lsr #31 │ │ │ │ - ldrhteq r0, [r5], -ip │ │ │ │ + svclt 0x0000fd97 │ │ │ │ + ldrsbteq r0, [r5], -ip │ │ │ │ + eorseq r0, r5, ip, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfb688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmiblt r8!, {r1, r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd4608 │ │ │ │ ldrmi lr, [r1], -r0 │ │ │ │ @@ -151639,22 +151639,22 @@ │ │ │ │ blls 0x1d44bc │ │ │ │ ldc2 7, cr15, [r8], {194} @ 0xc2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsvc pc, r4, r5, asr #4 │ │ │ │ + rscvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1e16216 │ │ │ │ - svclt 0x0000fd4b │ │ │ │ - eorseq r1, r5, r0, lsl r0 │ │ │ │ + svclt 0x0000fd63 │ │ │ │ + eorseq r1, r5, r0, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfb6ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmiblt r8!, {r1, r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd4608 │ │ │ │ ldrmi lr, [r1], -r0 │ │ │ │ @@ -151664,22 +151664,22 @@ │ │ │ │ blls 0x1d4520 │ │ │ │ blx 0xffa6241e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsvc pc, r4, r5, asr #4 │ │ │ │ + rscvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e11268 │ │ │ │ - svclt 0x0000fd19 │ │ │ │ - eorseq r1, r5, r0, lsr #32 │ │ │ │ + svclt 0x0000fd31 │ │ │ │ + eorseq r1, r5, r0, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xed9fb998 │ │ │ │ andcs r7, r1, r0, lsl fp │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ @@ -151687,23 +151687,23 @@ │ │ │ │ @ instruction: 0xf7c67b00 │ │ │ │ ldrdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d5, d0 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ vrhadd.s8 d16, d5, d31 │ │ │ │ - vshr.s64 d23, d20, #64 │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ blmi 0x1a4650 │ │ │ │ andsvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 1, cr15, [ip], #900 @ 0x384 │ │ │ │ + stc2 1, cr15, [r4, #-900] @ 0xfffffc7c │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r1, r5, r0, lsr r0 │ │ │ │ + eorseq r1, r5, r0, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blls 0x23602c │ │ │ │ stmdacs r1, {r5, r7, r8, ip, sp, pc} │ │ │ │ ldc 1, cr13, [pc, #116] @ 0xa4638 │ │ │ │ @@ -151718,23 +151718,23 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x46084614 │ │ │ │ stcmi 6, cr4, [fp], {33} @ 0x21 │ │ │ │ strls r4, [r6], #-1634 @ 0xfffff99e │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7c34010 │ │ │ │ andcs fp, r0, pc, lsl ip │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ addne pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 1, 15, cr15, cr4, cr9, {5} │ │ │ │ + @ instruction: 0xff0cf1a9 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r1, r5, r0, asr #32 │ │ │ │ - eorseq r1, r5, ip, asr r0 │ │ │ │ + eorseq r1, r5, r0, ror r0 │ │ │ │ + eorseq r1, r5, ip, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ pkhbtmi r4, r4, lr, lsl #13 │ │ │ │ blls 0x22e640 │ │ │ │ stmdacs r2, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ @@ -151752,107 +151752,107 @@ │ │ │ │ @ instruction: 0x46724611 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0x4c0cfb0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7c34010 │ │ │ │ ldrdcs fp, [r0], -fp @ │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ adcne pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 1, 11, cr15, cr0, cr9, {5} │ │ │ │ + cdp2 1, 12, cr15, cr8, cr9, {5} │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r1, r5, ip, rrx │ │ │ │ - eorseq r1, r5, r4, lsr #1 │ │ │ │ + mlaseq r5, ip, r0, r1 │ │ │ │ + ldrsbteq r1, [r5], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb8b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb2da │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xfece25e8 │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvc pc, r4, r5, asr #4 │ │ │ │ + sbcsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e112cf │ │ │ │ - svclt 0x0000fc3f │ │ │ │ - ldrhteq r1, [r5], -r4 │ │ │ │ - eorseq r1, r5, r4, asr #1 │ │ │ │ + svclt 0x0000fc57 │ │ │ │ + eorseq r1, r5, r4, ror #1 │ │ │ │ + ldrshteq r1, [r5], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb32e │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xfe26263c │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvc pc, r4, r5, asr #4 │ │ │ │ + sbcsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e1220a │ │ │ │ - svclt 0x0000fc15 │ │ │ │ - eorseq r1, r5, r8, lsl r1 │ │ │ │ - eorseq r1, r5, r8, lsr #2 │ │ │ │ + svclt 0x0000fc2d │ │ │ │ + eorseq r1, r5, r8, asr #2 │ │ │ │ + eorseq r1, r5, r8, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb95c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb382 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0x17e2690 │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvc pc, r4, r5, asr #4 │ │ │ │ + sbcsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e1224e │ │ │ │ - svclt 0x0000fbeb │ │ │ │ - eorseq r1, r5, ip, ror r1 │ │ │ │ - eorseq r1, r5, ip, lsl #3 │ │ │ │ + svclt 0x0000fc03 │ │ │ │ + eorseq r1, r5, ip, lsr #3 │ │ │ │ + ldrhteq r1, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb9b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb3d6 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xd626e4 │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvc pc, r4, r5, asr #4 │ │ │ │ + sbcsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e12289 │ │ │ │ - svclt 0x0000fbc1 │ │ │ │ - eorseq r1, r5, r0, ror #3 │ │ │ │ - ldrshteq r1, [r5], -r0 │ │ │ │ + svclt 0x0000fbd9 │ │ │ │ + eorseq r1, r5, r0, lsl r2 │ │ │ │ + eorseq r1, r5, r0, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfba04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movwcs r9, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf1034083 │ │ │ │ @@ -151906,22 +151906,22 @@ │ │ │ │ blls 0x1a78fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ blx 0xe27e8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcvc pc, r4, r5, asr #4 │ │ │ │ + rscsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e1229e │ │ │ │ - svclt 0x0000fb35 │ │ │ │ - eorseq r1, r5, r4, asr #4 │ │ │ │ + svclt 0x0000fb4d │ │ │ │ + eorseq r1, r5, r4, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfbb18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstle r7, r2, lsl #16 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ @@ -151931,22 +151931,22 @@ │ │ │ │ blls 0x1a7960 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf9cef7c2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - orrvc pc, r8, r5, asr #4 │ │ │ │ + @ instruction: 0x71b8f245 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcvc pc, r4, r5, asr #4 │ │ │ │ + rscsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e122a6 │ │ │ │ - svclt 0x0000fb03 │ │ │ │ - eorseq r1, r5, r4, asr r2 │ │ │ │ + svclt 0x0000fb1b │ │ │ │ + eorseq r1, r5, r4, lsl #5 │ │ │ │ svceq 0x0001f011 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ rscscs fp, pc, #20, 30 @ 0x50 │ │ │ │ streq r2, [fp, r0, lsl #4] │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ smlsldxeq r4, fp, pc, r2 @ │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ @@ -152014,22 +152014,22 @@ │ │ │ │ stmibvs r2, {r2, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8802101 │ │ │ │ stmib r2, {r0, r2, r3, r4, r5, r6, r7, ip}^ │ │ │ │ andcs r3, r0, sl, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - movwmi pc, #577 @ 0x241 @ │ │ │ │ + teqpmi r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsvc pc, r4, r5, asr #4 │ │ │ │ + tstpeq r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvc pc, r0, r5, asr #4 │ │ │ │ + eoreq pc, r0, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x1761244 │ │ │ │ + blx 0x1d61244 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebfbcc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0x4603c058 │ │ │ │ svccc 0x00fff1bc │ │ │ │ @ instruction: 0x4608d017 │ │ │ │ @@ -152041,21 +152041,21 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andeq lr, ip, #164864 @ 0x28400 │ │ │ │ pop {r0, r3, r4, r6, r7, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf7b04008 │ │ │ │ pop {r0, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7b04008 │ │ │ │ @ instruction: 0xf645b971 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf645012f │ │ │ │ - vaddl.s8 q8, d0, d20 │ │ │ │ + vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ blmi 0x124bd8 │ │ │ │ andne pc, r9, #64, 4 │ │ │ │ - blx 0xae12a8 │ │ │ │ - eorseq r1, r5, r8, lsl r4 │ │ │ │ + blx 0x10e12a8 │ │ │ │ + eorseq r1, r5, r8, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfbd30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ umulllt r2, r5, r6, r3 │ │ │ │ tstls r3, ip, lsl r8 │ │ │ │ @@ -153698,19 +153698,19 @@ │ │ │ │ svceq 0x002be789 │ │ │ │ ldr r6, [r9, -r3, lsr #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfd6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ blmi 0x1269b4 │ │ │ │ strdls r2, [r0], -sp │ │ │ │ - @ instruction: 0xff7ef1a7 │ │ │ │ - eorseq r1, r5, ip, lsr #8 │ │ │ │ + @ instruction: 0xff96f1a7 │ │ │ │ + eorseq r1, r5, ip, asr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfd70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ ldmdale r1!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ @@ -154029,30 +154029,30 @@ │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ strmi r0, [r3], #-0 │ │ │ │ stcleq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ stmiblt ip, {r1, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq r9, r7, r8, ror r1 │ │ │ │ - vmlsl.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0031281 │ │ │ │ - @ instruction: 0xf001031c │ │ │ │ - tstmi r3, #3840 @ 0xf00 │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - stccs 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - vaddw.u8 q11, , d3 │ │ │ │ - @ instruction: 0xf8c05300 │ │ │ │ - vaddl.u8 q14, d1, d4 │ │ │ │ - addvs r1, r2, r1, lsl #2 │ │ │ │ - cmpvs r1, r3 │ │ │ │ + beq 0xfe393e20 │ │ │ │ + cdpne 3, 8, cr15, cr1, cr1, {6} │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + andpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + vaddl.u8 q11, d1, d2 │ │ │ │ + tstvs r3, r3, lsl #4 │ │ │ │ + movwcs pc, #13249 @ 0x33c1 @ │ │ │ │ + @ instruction: 0x2c02e9c0 │ │ │ │ + smlabtne r1, r1, r3, pc @ │ │ │ │ + cmpvs r1, r3, asr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + svclt 0x0000bd00 │ │ │ │ vsubw.u8 q9, , d1 │ │ │ │ vmlal.u q10, d1, d2[0] │ │ │ │ vqdmulh.s q9, , d2[0] │ │ │ │ addsmi r3, sl, r3, lsl #2 │ │ │ │ bl 0x17ec74 │ │ │ │ stmib r0, {r2, r3, r6, r8, r9}^ │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ @@ -154085,45 +154085,45 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmlal.u , d17, d3[2] │ │ │ │ vsubl.u8 q9, d1, d3 │ │ │ │ cmpvs r2, r3, lsl #24 │ │ │ │ vshr.u64 d16, d11, #63 │ │ │ │ - @ instruction: 0xf8c052c0 │ │ │ │ - vaddl.u8 q14, d1, d12 │ │ │ │ - addvs r3, r2, r3, lsl #2 │ │ │ │ - smlabbvs r1, r3, r1, r6 │ │ │ │ + @ instruction: 0xf8c04203 │ │ │ │ + vmov.i32 d28, #144 @ 0x00000090 │ │ │ │ + sbcvs r5, r2, r0, asr #3 │ │ │ │ + addvs r6, r1, r3, lsl #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - andsgt pc, r8, r0, asr #17 │ │ │ │ - vaddl.u8 q11, d17, d2 │ │ │ │ - bicvs r4, r3, r3, lsl #24 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + vaddl.u8 q11, d1, d3 │ │ │ │ + subvs r4, r2, r3, lsl #24 │ │ │ │ andgt pc, ip, r0, asr #17 │ │ │ │ stceq 0, cr15, [pc], {1} │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - andsgt pc, r4, r0, asr #17 │ │ │ │ - andcs r6, r0, r1, lsl #2 │ │ │ │ + vaddl.u8 q11, d17, d3 │ │ │ │ + @ instruction: 0xf8c01101 │ │ │ │ + stmib r0, {r2, r4, lr, pc}^ │ │ │ │ + andcs r1, r0, r6, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - subvs r2, r2, r0, lsl #25 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - sbclt r2, fp, #64, 4 │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + smlabbvs r2, r0, ip, r2 │ │ │ │ + vmla.i q11, , d3[0] │ │ │ │ + sbclt r4, fp, #805306368 @ 0x30000000 │ │ │ │ andgt pc, r0, r0, asr #17 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - stmib r0, {r1, r7, sp, lr}^ │ │ │ │ - andcs r1, r0, r4, lsl #6 │ │ │ │ + smlalbtcs pc, r0, r1, r3 @ │ │ │ │ + smlalbtvs r6, r3, r2, r0 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmnpmi r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ cmpne r1, #12288 @ 0x3000 │ │ │ │ stceq 3, cr15, [sl], {193} @ 0xc1 │ │ │ │ @@ -154136,396 +154136,411 @@ │ │ │ │ bicpl lr, r1, #339968 @ 0x53000 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [r3 :256], r8 │ │ │ │ subseq r0, fp, r0, asr #7 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - andcs r0, r1, #569344 @ 0x8b000 │ │ │ │ + beq 0xfe393fcc │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0016002 │ │ │ │ - sbcvs r0, r2, pc, lsl #4 │ │ │ │ - andne pc, r1, #67108867 @ 0x4000003 │ │ │ │ - vmla.f q11, , d2[0] │ │ │ │ - @ instruction: 0xf04f1281 │ │ │ │ - tstmi r3, #0, 24 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - andgt pc, r4, r0, asr #17 │ │ │ │ - addvs r6, r1, r3, lsl #2 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - movwpl pc, #961 @ 0x3c1 @ │ │ │ │ + cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + @ instruction: 0xec01e9c0 │ │ │ │ + stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ andeq pc, pc, #1 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - @ instruction: 0xf8c06003 │ │ │ │ - vmov.i32 d28, #144 @ 0x00000090 │ │ │ │ - vsubw.u8 q9, , d3 │ │ │ │ - stmib r0, {r0, r1, r8, lr}^ │ │ │ │ - subvs r2, r1, r2, lsl #6 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - mcrrpl 3, 12, pc, r0, cr1 @ │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ - andgt pc, r4, r0, asr #17 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - vqdmulh.s , , d0[0] │ │ │ │ - @ instruction: 0xf8c04203 │ │ │ │ - sbcvs ip, r2, r8 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlabtne r1, r1, r3, pc @ │ │ │ │ + movwcs lr, #14784 @ 0x39c0 │ │ │ │ + andcs r6, r0, r1, asr #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + andcs pc, r3, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0x3c01e9c0 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vsubw.u8 , , d0 │ │ │ │ + andvs r3, r3, r3, lsl #2 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq pc, pc, #1 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + @ instruction: 0xf8c02300 │ │ │ │ + cmpvs r2, ip │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + subpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ vmla.f q11, , d3[0] │ │ │ │ - stmib r0, {r0, r1, r8, ip, sp}^ │ │ │ │ - tstvs r1, r5, lsl #6 │ │ │ │ + subvs r5, r2, r0, asr #3 │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + addvs r2, r1, r1, lsl #4 │ │ │ │ + orrvs r6, r3, r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ vsubw.u8 q9, , d0 │ │ │ │ - @ instruction: 0xf0015cc0 │ │ │ │ - @ instruction: 0xf8c0020f │ │ │ │ - andvs ip, r3, r8 │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - @ instruction: 0xf8c03103 │ │ │ │ - stmib r0, {r2, r3, lr, pc}^ │ │ │ │ - stmib r0, {r2, r9, ip}^ │ │ │ │ - andcs r3, r0, r6, lsl #6 │ │ │ │ + cmpvs r2, r3, lsl #24 │ │ │ │ + movwcc lr, #2496 @ 0x9c0 │ │ │ │ + sbcpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + movwcc lr, #27072 @ 0x69c0 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + stmib r0, {r1, r7, sp, lr}^ │ │ │ │ + andcs ip, r0, r3, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdbeq fp, {r8, sl, ip, sp, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ mvnseq pc, #3 │ │ │ │ - mcrrpl 3, 12, pc, r0, cr1 @ │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @ instruction: 0xf04f4313 │ │ │ │ vmull.p8 q8, d1, d1 │ │ │ │ - stmib r0, {r0, r1, r9, lr}^ │ │ │ │ - cmpvs r3, r0, lsl #24 │ │ │ │ - stclpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - andgt lr, r2, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r1, lsl #2 │ │ │ │ + @ instruction: 0xf8c05240 │ │ │ │ + @ instruction: 0xf8c0c00c │ │ │ │ + vaddl.u8 q15, d1, d0 │ │ │ │ + vmull.u8 , d1, d3 │ │ │ │ + stmib r0, {r6, r7, r8, ip, lr}^ │ │ │ │ + stmib r0, {r2, r8, r9, lr, pc}^ │ │ │ │ + andcs r2, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - vabal.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf00153c0 │ │ │ │ - addvs r0, r3, pc, lsl #24 │ │ │ │ - @ instruction: 0xf003090b │ │ │ │ - andcs r0, r0, #240, 6 @ 0xc0000003 │ │ │ │ + stmdbeq fp, {r8, sl, ip, sp, pc} │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + mvnseq pc, #3 │ │ │ │ cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - @ instruction: 0xf8c06002 │ │ │ │ - subvs lr, r2, ip │ │ │ │ - movwne lr, #18880 @ 0x49c0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + vsubl.u8 q9, d1, d0 │ │ │ │ + @ instruction: 0xf8c05cc0 │ │ │ │ + vaddl.u8 q15, d1, d12 │ │ │ │ + stmib r0, {r0, r1, r8, ip, sp}^ │ │ │ │ + stmib r0, {r9, sp}^ │ │ │ │ + @ instruction: 0xf8c01304 │ │ │ │ + andcs ip, r0, r8 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ blx 0x186914c │ │ │ │ - bleq 0xff365f28 │ │ │ │ - mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ + @ instruction: 0xf403fc81 │ │ │ │ + bleq 0xff33fca8 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ vmov.i32 q10, #154 @ 0x0000009a │ │ │ │ - sbcslt r4, fp, #768 @ 0x300 │ │ │ │ - andgt pc, r4, r0, asr #17 │ │ │ │ - stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - smlabtcs r3, r1, r3, pc @ │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - mcrrvs 4, 1, pc, r0, cr2 @ │ │ │ │ - ldmibeq r2, {r2, r3, ip, lr, pc}^ │ │ │ │ - smlabbvs r2, r1, r0, r6 │ │ │ │ - orreq pc, r0, #67 @ 0x43 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ + @ instruction: 0xf8c05c00 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + @ instruction: 0xf8c04c03 │ │ │ │ + @ instruction: 0xf412c004 │ │ │ │ + svclt 0x00186c40 │ │ │ │ + sbcslt r0, fp, #3440640 @ 0x348000 │ │ │ │ + tstvs r2, r8, lsl pc │ │ │ │ + @ instruction: 0xf043d00c │ │ │ │ + vsubw.u8 q8, , d0 │ │ │ │ + stmib r0, {r0, r1, r8, sp}^ │ │ │ │ + andcs r1, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8c00a12 │ │ │ │ - addvs ip, r1, r0, lsl r0 │ │ │ │ - stmiale pc!, {r0, r1, r9, fp, sp}^ @ │ │ │ │ - @ instruction: 0xf851a101 │ │ │ │ + bcs 0x196db4 │ │ │ │ + vadd.i8 , , │ │ │ │ + @ instruction: 0xf85c0c08 │ │ │ │ svclt 0x0000f022 │ │ │ │ - andeq r6, sl, r5, asr sp │ │ │ │ - @ instruction: 0x000a6db9 │ │ │ │ - andeq r6, sl, r1, lsr #27 │ │ │ │ - andeq r6, sl, r9, lsl #27 │ │ │ │ + andeq r6, sl, r3, asr sp │ │ │ │ + andeq r6, sl, r9, asr #27 │ │ │ │ + andeq r6, sl, fp, lsr #27 │ │ │ │ + andeq r6, sl, sp, lsl #27 │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ + smlabtcs r3, r1, r3, pc @ │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - andcs pc, r1, #79 @ 0x4f │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ + movwne lr, #10688 @ 0x29c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + @ instruction: 0xf04f4770 │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + blx 0x12f1c6 │ │ │ │ + stmib r0, {r0, r1, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + andcs r1, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + smlabtcs r3, r1, r3, pc @ │ │ │ │ + movwne lr, #10688 @ 0x29c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfdfd8 │ │ │ │ + bl 0xfebfdff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r4, [r4], sp │ │ │ │ @ instruction: 0xf890b11c │ │ │ │ ldrdlt r2, [r2, #-14] │ │ │ │ strtmi r2, [r0], -r0, lsl #8 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbvs r3, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - blcs 0xf861c │ │ │ │ + blcs 0xf8634 │ │ │ │ @ instruction: 0xf646d12a │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ mlacs r2, r6, r3, r2 │ │ │ │ andcs pc, r0, ip, asr #13 │ │ │ │ ldmdavs sp, {r0, r1, r9, ip, pc} │ │ │ │ - ldc2l 7, cr15, [r4], #-676 @ 0xfffffd5c │ │ │ │ + stc2l 7, cr15, [r8], #-676 @ 0xfffffd5c │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ - bls 0x176be4 │ │ │ │ + bls 0x176bfc │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c585b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - bl 0x16747c │ │ │ │ + bl 0x167494 │ │ │ │ strtmi r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ svceq 0x0018f851 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff8cf7a9 │ │ │ │ + @ instruction: 0xff80f7a9 │ │ │ │ strtmi r2, [r0], -r2, lsl #6 │ │ │ │ strdlt r6, [r4], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbeq pc, ip, r5, asr #12 │ │ │ │ + addseq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b03 │ │ │ │ @ instruction: 0xf1df6248 │ │ │ │ - svclt 0x0000f87f │ │ │ │ - addeq r8, r7, r0, asr sp │ │ │ │ - eorseq r1, r5, r0, asr r4 │ │ │ │ + svclt 0x0000f88b │ │ │ │ + addeq r8, r7, r8, lsr sp │ │ │ │ + eorseq r1, r5, r0, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe088 │ │ │ │ + bl 0xfebfe0a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r3, [r5], sp │ │ │ │ - bllt 0x1b786a8 │ │ │ │ + bllt 0x1b786c0 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ smullseq pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf6cc2222 │ │ │ │ stmdavs sp!, {r9, ip, sp} │ │ │ │ addne lr, r0, r2, asr #20 │ │ │ │ - stc2 7, cr15, [r8], #-676 @ 0xfffffd5c │ │ │ │ + ldc2 7, cr15, [ip], {169} @ 0xa9 │ │ │ │ @ instruction: 0xee1d4a1d │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ - bl 0x16f6cc │ │ │ │ + bl 0x16f6e4 │ │ │ │ strtmi r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ svceq 0x0018f851 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff40f7a9 │ │ │ │ + @ instruction: 0xff34f7a9 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8802300 │ │ │ │ @ instruction: 0xf7a830de │ │ │ │ - @ instruction: 0xf44fff43 │ │ │ │ + @ instruction: 0xf44fff37 │ │ │ │ stmdavs r9!, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7b09003 │ │ │ │ - stmdals r3, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ @ instruction: 0xf7ae4601 │ │ │ │ - stmdavs r9!, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7b072a4 │ │ │ │ - @ instruction: 0xe7b9ff39 │ │ │ │ - @ instruction: 0x00878cba │ │ │ │ + ldr pc, [r9, sp, lsr #30]! │ │ │ │ + addeq r8, r7, r2, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe138 │ │ │ │ + bl 0xfebfe150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7a89101 │ │ │ │ - stmdbls r1, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ae9000 │ │ │ │ - bls 0xe5528 │ │ │ │ + bls 0xe5510 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ - svclt 0x0000b8f1 │ │ │ │ + svclt 0x0000b8e5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe16c │ │ │ │ + bl 0xfebfe184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7a82496 │ │ │ │ - vmax.f32 d31, d3, d7 │ │ │ │ + @ instruction: 0xf243fefb │ │ │ │ @ instruction: 0x46051234 │ │ │ │ @ instruction: 0xf7b06821 │ │ │ │ - @ instruction: 0x4629fe9d │ │ │ │ + @ instruction: 0x4629fe91 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8baf7ae │ │ │ │ + @ instruction: 0xf8aef7ae │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ eorsne pc, r4, #805306372 @ 0x30000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr12, cr0, {5} │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr0, cr0, {5} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe1ac │ │ │ │ + bl 0xfebfe1c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7a82496 │ │ │ │ - vceq.f32 , , │ │ │ │ + @ instruction: 0xf243fedb │ │ │ │ @ instruction: 0x46051234 │ │ │ │ @ instruction: 0xf7b06821 │ │ │ │ - @ instruction: 0x4629fe7d │ │ │ │ + @ instruction: 0x4629fe71 │ │ │ │ andcs r4, r2, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf89af7ae │ │ │ │ + @ instruction: 0xf88ef7ae │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ eorsne pc, r4, #805306372 @ 0x30000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr12, cr0, {5} │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr0, cr0, {5} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfe1ec │ │ │ │ + bl 0xfebfe204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7ad4604 │ │ │ │ - vmax.f32 d31, d30, d1 │ │ │ │ + vrecps.f32 , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46212396 │ │ │ │ ldclvs 6, cr4, [sl], {32} │ │ │ │ - @ instruction: 0xff14f7ad │ │ │ │ + @ instruction: 0xff08f7ad │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r9, sp} │ │ │ │ @ instruction: 0xf7ad4010 │ │ │ │ - svclt 0x0000bfd7 │ │ │ │ + svclt 0x0000bfcb │ │ │ │ strlt r0, [r0, #-2315] @ 0xfffff6f5 │ │ │ │ stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ mcr2 10, 4, pc, cr1, cr15, {2} @ │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ - b 0x1169f58 │ │ │ │ + b 0x1169f70 │ │ │ │ vst2.8 {d0-d3}, [r1], lr │ │ │ │ andcs r6, r1, #0, 2 │ │ │ │ andvs r4, r2, r9, asr r0 │ │ │ │ - @ instruction: 0xf411b2db │ │ │ │ - @ instruction: 0xf8c06240 │ │ │ │ - andle ip, sp, r4 │ │ │ │ - andcs r0, r0, #3293184 @ 0x324000 │ │ │ │ - addvs r6, r2, r1, lsl #2 │ │ │ │ + subvs pc, r0, #285212672 @ 0x11000000 │ │ │ │ + svclt 0x0018b2db │ │ │ │ + @ instruction: 0xf8c009c9 │ │ │ │ + svclt 0x0018c004 │ │ │ │ + andle r6, fp, r1, lsl #2 │ │ │ │ orreq pc, r0, #67 @ 0x43 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ + stmib r0, {r9, sp}^ │ │ │ │ + andcs r2, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ tstvs r2, r9, lsl #20 │ │ │ │ - stmdbcs r3, {r1, r7, sp, lr} │ │ │ │ - andge sp, r1, #240, 16 @ 0xf00000 │ │ │ │ - @ instruction: 0xf021f852 │ │ │ │ - andeq r7, sl, r5, asr r0 │ │ │ │ - strheq r7, [sl], -r5 │ │ │ │ - muleq sl, sp, r0 │ │ │ │ - andeq r7, sl, r5, lsl #1 │ │ │ │ + stmiale pc!, {r0, r1, r8, fp, sp}^ @ │ │ │ │ + @ instruction: 0xf852a201 │ │ │ │ + svclt 0x0000f021 │ │ │ │ + andeq r7, sl, sp, rrx │ │ │ │ + ldrdeq r7, [sl], -r9 │ │ │ │ + strheq r7, [sl], -sp │ │ │ │ + andeq r7, sl, r1, lsr #1 │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ + stmib r0, {r9, sp}^ │ │ │ │ + andcs r2, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ andcs pc, r1, #79 @ 0x4f │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ + stmib r0, {r9, sp}^ │ │ │ │ + andcs r2, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ + stmib r0, {r9, sp}^ │ │ │ │ + andcs r2, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf3c1090b │ │ │ │ - andcs r5, r0, #0, 24 │ │ │ │ - vst3.8 {d11,d13,d15}, [r3], r0 │ │ │ │ - blx 0x188005c │ │ │ │ + strlt r0, [r0, #-2314] @ 0xfffff6f6 │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + blx 0x187e100 │ │ │ │ stmib r0, {r0, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bleq 0xff3578e4 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - smlabtcs r3, r1, r3, pc @ │ │ │ │ - sbcslt r4, fp, #90 @ 0x5a │ │ │ │ - mcrrvs 4, 1, pc, r0, cr2 @ │ │ │ │ - ldmibeq r2, {r2, r3, ip, lr, pc}^ │ │ │ │ - smlabbvs r2, r1, r0, r6 │ │ │ │ - orreq pc, r0, #67 @ 0x43 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8c00a12 │ │ │ │ - addvs ip, r1, r0, lsl r0 │ │ │ │ - stmiale pc!, {r0, r1, r9, fp, sp}^ @ │ │ │ │ - @ instruction: 0xf851a101 │ │ │ │ - svclt 0x0000f022 │ │ │ │ - andeq r7, sl, r1, lsl #2 │ │ │ │ - andeq r7, sl, r5, ror #2 │ │ │ │ - andeq r7, sl, sp, asr #2 │ │ │ │ - andeq r7, sl, r5, lsr r1 │ │ │ │ - andcc pc, r1, #79 @ 0x4f │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - andcs pc, r1, #79 @ 0x4f │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ + vst2.8 {d12-d15}, [r2], r0 │ │ │ │ + bleq 0xff37fc8c │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + movwvs pc, #1027 @ 0x403 @ │ │ │ │ + blx 0x1877264 │ │ │ │ + pldw [r3], #-3202 @ 0xfffff37e │ │ │ │ + svclt 0x001c6240 │ │ │ │ + ldrdvs r0, [r3, -fp] │ │ │ │ + @ instruction: 0xf04cd00c │ │ │ │ + vmull.u8 q8, d17, d0 │ │ │ │ + stmib r0, {r0, r1, r8, sp}^ │ │ │ │ + andcs r1, r0, r2, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ + tstvs r2, fp, lsl sl │ │ │ │ + stmiale lr!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ + @ instruction: 0xf852a201 │ │ │ │ + svclt 0x0000f023 │ │ │ │ + andeq r7, sl, r7, lsr #2 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq r7, sl, fp, ror r1 │ │ │ │ + andeq r7, sl, sp, asr r1 │ │ │ │ + movwcc pc, #4175 @ 0x104f @ │ │ │ │ + smlabtcs r3, r1, r3, pc @ │ │ │ │ + stc2 11, cr15, [ip], {3} @ │ │ │ │ + @ instruction: 0x1c02e9c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + @ instruction: 0xf04fbd00 │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + blx 0x16f596 │ │ │ │ + stmib r0, {r2, r3, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + andcs r1, r0, r2, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ + @ instruction: 0x4c0ceb0c │ │ │ │ + smlabtcs r3, r1, r3, pc @ │ │ │ │ + @ instruction: 0x1c02e9c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ ldmdbvs r2, {r1, fp, sp, lr}^ │ │ │ │ strle r0, [r6, #-1043] @ 0xfffffbed │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stclvs 0, cr11, [r4, #-520] @ 0xfffffdf8 │ │ │ │ - blvs 0xff3013b8 │ │ │ │ + blvs 0xff3013f4 │ │ │ │ andls r1, r1, r2, lsl fp │ │ │ │ @ instruction: 0xf7fd9200 │ │ │ │ - blls 0x1263c8 │ │ │ │ - bls 0xaf1e8 │ │ │ │ + blls 0x12638c │ │ │ │ + bls 0xaf224 │ │ │ │ sbcsvs r6, r8, r9, asr sp │ │ │ │ ldrvs r4, [r9, #1041] @ 0x411 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -154537,190 +154552,190 @@ │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stclvs 0, cr11, [r4, #-520] @ 0xfffffdf8 │ │ │ │ - blvs 0xff301418 │ │ │ │ + blvs 0xff301454 │ │ │ │ andls r1, r1, r2, lsl fp │ │ │ │ @ instruction: 0xf7fd9200 │ │ │ │ - blls 0x126368 │ │ │ │ - bls 0xaf23c │ │ │ │ + blls 0x12632c │ │ │ │ + bls 0xaf278 │ │ │ │ sbcsvs r6, r8, r9, asr sp │ │ │ │ ldrvs r4, [r9, #1041] @ 0x411 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe444 │ │ │ │ + bl 0xfebfe480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ - streq pc, [pc], #-0 @ 0xa7254 │ │ │ │ + streq pc, [pc], #-0 @ 0xa7290 │ │ │ │ strle r0, [ip, #-1475]! @ 0xfffffa3d │ │ │ │ andeq pc, r8, #164, 2 @ 0x29 │ │ │ │ svclt 0x00882a03 │ │ │ │ stmdble r6, {r0, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7a8bd70 │ │ │ │ - @ instruction: 0xf646fd8b │ │ │ │ + @ instruction: 0xf646fd6d │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6042196 │ │ │ │ strmi r4, [r4], -ip, asr #4 │ │ │ │ stmdavs r9, {r1, r4, r7} │ │ │ │ - ldc2 7, cr15, [ip, #-704] @ 0xfffffd40 │ │ │ │ + ldc2l 7, cr15, [lr], #704 @ 0x2c0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - @ instruction: 0x4630f9bd │ │ │ │ + @ instruction: 0x4630f99f │ │ │ │ @ instruction: 0xf7ad4621 │ │ │ │ - andcs pc, r0, sp, lsl #27 │ │ │ │ + andcs pc, r0, pc, ror #26 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7a8bd70 │ │ │ │ - @ instruction: 0xf646fd6b │ │ │ │ + @ instruction: 0xf646fd4d │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ vand d18, d30, d6 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d20, d6 │ │ │ │ @ instruction: 0x46046215 │ │ │ │ stmdavs r9, {r0, r8, r9, ip, pc} │ │ │ │ ldclvs 0, cr0, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xff98f7b0 │ │ │ │ + @ instruction: 0xff7af7b0 │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf7b56d59 │ │ │ │ - @ instruction: 0xe7d3faf9 │ │ │ │ + @ instruction: 0xe7d3fadb │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe4ec │ │ │ │ + bl 0xfebfe528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi r6, [r4], -r1, asr #26 │ │ │ │ ldrmi r4, [r1], #-1557 @ 0xfffff9eb │ │ │ │ - stc2 7, cr15, [r6, #-824]! @ 0xfffffcc8 │ │ │ │ + stc2 7, cr15, [r8, #-824] @ 0xfffffcc8 │ │ │ │ stmdavs r3!, {r3, r8, r9, ip, sp, pc} │ │ │ │ orrseq r6, fp, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0x4630d436 │ │ │ │ - stc2l 7, cr15, [r2, #-724]! @ 0xfffffd2c │ │ │ │ + stc2l 7, cr15, [r4, #-724] @ 0xfffffd2c │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - fstmdbxvs r3!, {d31-d133} @ Deprecated │ │ │ │ + fstmdbxvs r3!, {d31-d118} @ Deprecated │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ ldrtmi r6, [r1], -r0, lsr #16 │ │ │ │ - stc2l 7, cr15, [r4, #-724] @ 0xfffffd2c │ │ │ │ + stc2 7, cr15, [r6, #-724]! @ 0xfffffd2c │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q7, q8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x462a2396 │ │ │ │ - blvs 0xff6f8bd4 │ │ │ │ - blx 0xfede534e │ │ │ │ + blvs 0xff6f8c10 │ │ │ │ + blx 0xfe66538a │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf7b565a3 │ │ │ │ - movwcs pc, #11583 @ 0x2d3f @ │ │ │ │ + movwcs pc, #11553 @ 0x2d21 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - fstmdbxvs r3!, {d31-d107} @ Deprecated │ │ │ │ + fstmdbxvs r3!, {d31-d92} @ Deprecated │ │ │ │ strtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf7b565a3 │ │ │ │ - bfc pc, (invalid: 26:7) @ │ │ │ │ + strb pc, [r7, r1, lsl #26] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfe5a0 │ │ │ │ + bl 0xfebfe5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8904611 │ │ │ │ ldrdlt r2, [r4], sp │ │ │ │ - bllt 0x1138bc4 │ │ │ │ - bcs 0x1c16c0 │ │ │ │ + bllt 0x1138c00 │ │ │ │ + bcs 0x1c16fc │ │ │ │ stmdale r6, {r0, r3, ip, lr, pc} │ │ │ │ eorsle r2, fp, r3, lsl #20 │ │ │ │ andlt r4, r4, sl, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bcs 0x4211fc │ │ │ │ + bcs 0x421238 │ │ │ │ vand d29, d14, d20 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0x461a2196 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf7fd6bc9 │ │ │ │ - blls 0x1a61a0 │ │ │ │ + blls 0x1a6164 │ │ │ │ ldrmi r6, [sl], #-3426 @ 0xfffff29e │ │ │ │ @ instruction: 0xf7b565a2 │ │ │ │ - movwcs pc, #11513 @ 0x2cf9 @ │ │ │ │ + movwcs pc, #11483 @ 0x2cdb @ │ │ │ │ andlt r6, r4, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d14, d0 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0x461a2196 │ │ │ │ - blvs 0xff30c020 │ │ │ │ - blx 0x15e540e │ │ │ │ - blls 0x1829a4 │ │ │ │ + blvs 0xff30c05c │ │ │ │ + blx 0xe6544a │ │ │ │ + blls 0x1829e0 │ │ │ │ rscvs r2, r1, r3, lsl #2 │ │ │ │ strvs r4, [r2, #1050]! @ 0x41a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ - blmi 0x167900 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0x16793c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1a6221b │ │ │ │ - svclt 0x0000ffd7 │ │ │ │ - eorseq r1, r5, r4, ror #8 │ │ │ │ + svclt 0x0000ffd1 │ │ │ │ + mlaseq r5, r4, r4, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe65c │ │ │ │ + bl 0xfebfe698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0xb016c │ │ │ │ + blcs 0xb01a8 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ @ instruction: 0xf1bcc0d9 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ ldreq r6, [r2, sl, lsl #16] │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ stmvs r3, {r0, r2, r3, r5, sl, ip, lr, pc} │ │ │ │ stclvs 6, cr4, [r2, #-16] │ │ │ │ - bne 0xfe738cc0 │ │ │ │ + bne 0xfe738cfc │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7fd6b99 │ │ │ │ - @ instruction: 0xf894fb11 │ │ │ │ + @ instruction: 0xf894faf3 │ │ │ │ @ instruction: 0xf08000d9 │ │ │ │ @ instruction: 0xf7a90001 │ │ │ │ - @ instruction: 0xf646f92d │ │ │ │ + @ instruction: 0xf646f90f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vcge.s8 d18, d16, d6 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - stc2 7, cr15, [r8], #-704 @ 0xfffffd40 │ │ │ │ + stc2 7, cr15, [sl], {176} @ 0xb0 │ │ │ │ @ instruction: 0xf8946d62 │ │ │ │ stmdavs fp!, {r0, r3, r4, r6, r7} │ │ │ │ tstpeq r3, r2 @ p-variant is OBSOLETE │ │ │ │ - bne 0x176fccc │ │ │ │ + bne 0x176fd08 │ │ │ │ svclt 0x000c4290 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0x46204419 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -154735,330 +154750,330 @@ │ │ │ │ ldrdpl pc, [r4], r0 │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r2, r8, lsl #1 │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ stmdbeq pc, {r0, r1, ip, sp, lr, pc} @ │ │ │ │ vst1.8 {d20-d22}, [r5], r4 │ │ │ │ @ instruction: 0xf7a86588 │ │ │ │ - @ instruction: 0x4631fc33 │ │ │ │ + @ instruction: 0x4631fc15 │ │ │ │ @ instruction: 0xf0454682 │ │ │ │ @ instruction: 0xf7ad0503 │ │ │ │ - @ instruction: 0xf7a8fc43 │ │ │ │ - svccs 0x000ffc2b │ │ │ │ + @ instruction: 0xf7a8fc25 │ │ │ │ + svccs 0x000ffc0d │ │ │ │ teqle pc, r6, lsl #12 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfeee5544 │ │ │ │ - ldc2 7, cr15, [ip], {168} @ 0xa8 │ │ │ │ + blx 0xfe765580 │ │ │ │ + blx 0x65432 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle sp, r7, lsl #12 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfeae5564 │ │ │ │ - mcrr2 7, 10, pc, r0, cr8 @ │ │ │ │ + blx 0xfe3655a0 │ │ │ │ + stc2 7, cr15, [r2], #-672 @ 0xfffffd60 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ cdp 6, 1, cr4, cr13, cr0, {4} │ │ │ │ - blcs 0x4bb340 │ │ │ │ + blcs 0x4bb37c │ │ │ │ ldrtmi fp, [r2], -r7, lsl #30 │ │ │ │ @ instruction: 0x463a4639 │ │ │ │ @ instruction: 0xf7b54631 │ │ │ │ - ldmdbmi r7, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r7, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [sl], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1!, {r6, r9, sl, lr}^ │ │ │ │ strls r2, [r0], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf7b94451 │ │ │ │ - andlt pc, r2, r5, lsl #16 │ │ │ │ + @ instruction: 0xf7b84451 │ │ │ │ + andlt pc, r2, r7, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xffe65482 │ │ │ │ - blx 0xff865472 │ │ │ │ + blx 0xff6e54be │ │ │ │ + blx 0xff0e54ae │ │ │ │ svceq 0x000ff1b8 │ │ │ │ sbcle r4, r1, r7, lsl #12 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0xffae549e │ │ │ │ + blx 0xff3654da │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - addeq r8, r7, r0, ror #11 │ │ │ │ + addeq r8, r7, r4, lsr #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, lr, lsl #16 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7a84690 │ │ │ │ - vmovcs.16 d31[0], pc │ │ │ │ + vmlacs.f64 d15, d31, d17 │ │ │ │ teqle lr, r5, lsl #12 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x13e561c │ │ │ │ + blx 0xc65658 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ teqlt fp, #-2147483604 @ 0x8000002c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - @ instruction: 0xf897fc25 │ │ │ │ + @ instruction: 0xf897fc07 │ │ │ │ ldrhlt r3, [r3, -sl] │ │ │ │ - blcs 0x4016d0 │ │ │ │ + blcs 0x40170c │ │ │ │ strtmi sp, [r8], -lr, lsr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ rscle r2, r4, r0, lsl #22 │ │ │ │ andeq pc, r1, #200, 2 @ 0x32 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ad0092 │ │ │ │ - ldrb pc, [ip, r3, lsl #24] @ │ │ │ │ + ldrb pc, [ip, r5, ror #23] @ │ │ │ │ vmlsl.s8 , d8, d15 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - blx 0xfff65546 │ │ │ │ + blx 0xff7e5582 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ad1026 │ │ │ │ - strb pc, [r1, fp, lsl #23] @ │ │ │ │ - blcs 0xc1b34 │ │ │ │ - bmi 0x3db9e0 │ │ │ │ + strb pc, [r1, sp, ror #22] @ │ │ │ │ + blcs 0xc1b70 │ │ │ │ + bmi 0x3dba1c │ │ │ │ svceq 0x0070ee1d │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ stmpl r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ svceq 0x009cf851 │ │ │ │ strtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - blx 0x116557e │ │ │ │ + blx 0x9e55ba │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - @ instruction: 0x008784bc │ │ │ │ + addeq r8, r7, r0, lsl #9 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrcc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe900 │ │ │ │ + bl 0xfebfe93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r6, [r5], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7a89201 │ │ │ │ - bls 0x126408 │ │ │ │ - bcs 0x478f28 │ │ │ │ + bls 0x1263cc │ │ │ │ + bcs 0x478f64 │ │ │ │ @ instruction: 0xf895d131 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8fc4 │ │ │ │ + blcs 0xb9000 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vmla.i8 , q15, │ │ │ │ + vmla.i8 d31, d30, d27 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - blvs 0xff6b0590 │ │ │ │ + blvs 0xff6b05cc │ │ │ │ @ instruction: 0xf06f2103 │ │ │ │ rscvs r0, r9, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ad4621 │ │ │ │ - strtmi pc, [r1], -r5, ror #30 │ │ │ │ + strtmi pc, [r1], -r7, asr #30 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xff60f7ad │ │ │ │ + @ instruction: 0xff42f7ad │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0xff5e5624 │ │ │ │ + blx 0xfee65660 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r2, [fp, #1]! │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d14, d16 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ movwls r2, #5014 @ 0x1396 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0x5e5646 │ │ │ │ + blx 0xffe65680 │ │ │ │ ldrb r9, [r0, r1, lsl #22] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe9b4 │ │ │ │ + bl 0xfebfe9f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r6, [r4], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7a89201 │ │ │ │ - bls 0x126354 │ │ │ │ - bcs 0x478fe0 │ │ │ │ + bls 0x126318 │ │ │ │ + bcs 0x47901c │ │ │ │ @ instruction: 0xf894d13d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb9058 │ │ │ │ + blcs 0xb9094 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vmla.i8 , q7, │ │ │ │ + vmul.i8 , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stclvs 3, cr2, [r1, #-600]! @ 0xfffffda8 │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - bne 0x154c3f8 │ │ │ │ + bne 0x154c434 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ - blvs 0xfe6f8424 │ │ │ │ - @ instruction: 0xf960f7fd │ │ │ │ + blvs 0xfe6f8460 │ │ │ │ + @ instruction: 0xf942f7fd │ │ │ │ tstcs r3, r1, lsl #22 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ strtmi r6, [r9], -r1, ror #1 │ │ │ │ @ instruction: 0xf7ad6bd8 │ │ │ │ - @ instruction: 0x4629feff │ │ │ │ + strtmi pc, [r9], -r1, ror #29 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - cdp2 7, 15, cr15, cr10, cr13, {5} │ │ │ │ + cdp2 7, 13, cr15, cr12, cr13, {5} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0x1c656f0 │ │ │ │ + blx 0x14e572c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r2, [r3, #1]! │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d14, d16 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ movwls r2, #5014 @ 0x1396 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0xfec65710 │ │ │ │ + blx 0xfe4e574c │ │ │ │ strb r9, [r4, r1, lsl #22] │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ svceq 0x001b30d8 │ │ │ │ @ instruction: 0xf8d0d04f │ │ │ │ vshr.u64 q9, q0, #62 │ │ │ │ - bcs 0xb0174 │ │ │ │ + bcs 0xb01b0 │ │ │ │ ldrblt sp, [r0, #329]! @ 0x149 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullscc pc, r3, r0, r8 @ │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ @ instruction: 0xf0034604 │ │ │ │ - blcs 0x10a85a4 │ │ │ │ + blcs 0x10a85e0 │ │ │ │ @ instruction: 0xf646d04b │ │ │ │ vabdl.s8 q11, d0, d20 │ │ │ │ stmdavs sl!, {r1, r2, r4, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf7a89203 │ │ │ │ - bls 0x1a6274 │ │ │ │ - bcs 0x4790c0 │ │ │ │ + bls 0x1a6238 │ │ │ │ + bcs 0x4790fc │ │ │ │ @ instruction: 0xf894d134 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb9138 │ │ │ │ + blcs 0xb9174 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vtst.8 , q15, │ │ │ │ + vadd.i8 , q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - blvs 0xff6b0724 │ │ │ │ + blvs 0xff6b0760 │ │ │ │ andcs r4, r3, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf06f60e2 │ │ │ │ @ instruction: 0xf7ad0201 │ │ │ │ - @ instruction: 0x4629fe9b │ │ │ │ + @ instruction: 0x4629fe7d │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - cdp2 7, 9, cr15, cr6, cr13, {5} │ │ │ │ + cdp2 7, 7, cr15, cr8, cr13, {5} │ │ │ │ ldmdavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ - blx 0x4657b0 │ │ │ │ + @ instruction: 0xf9f0f7b0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r2, [r3, #1]! │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8539303 │ │ │ │ @ instruction: 0xf7ad1022 │ │ │ │ - blls 0x1a6248 │ │ │ │ + blls 0x1a620c │ │ │ │ @ instruction: 0xf8d0e7cd │ │ │ │ - blcs 0xf3c44 │ │ │ │ + blcs 0xf3c80 │ │ │ │ @ instruction: 0xf890dcaf │ │ │ │ - blcs 0xb3b78 │ │ │ │ + blcs 0xb3bb4 │ │ │ │ @ instruction: 0xf646d0ab │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ stmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andls r4, r3, #32505856 @ 0x1f00000 │ │ │ │ @ instruction: 0xf7a8681e │ │ │ │ - stmdbmi sl, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbmi sl, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r9, [r9], #-2563 @ 0xfffff5fd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ orrsvc pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf7a90120 │ │ │ │ - @ instruction: 0xe790f9f1 │ │ │ │ - addeq r8, r7, sl, lsl r2 │ │ │ │ + @ instruction: 0xe790f9d3 │ │ │ │ + ldrdeq r8, [r7], lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfeb88 │ │ │ │ + bl 0xfebfebc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs pc, {r3, r4, r6, r7, r8, r9, sl, fp}^ @ │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0xf7a84605 │ │ │ │ - svccs 0x000ff9f9 │ │ │ │ + svccs 0x000ff9db │ │ │ │ tstle fp, r6, lsl #12 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf886f7fd │ │ │ │ + @ instruction: 0xf868f7fd │ │ │ │ umlalscc pc, sl, r5, r8 @ │ │ │ │ stmiavs r3!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ eorle r2, lr, sp, lsl #22 │ │ │ │ ldmiblt r3, {r0, r1, r5, fp, sp, lr} │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9e8f7ad │ │ │ │ + @ instruction: 0xf9caf7ad │ │ │ │ stmdbvs r3!, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a89303 │ │ │ │ - blls 0x1a6128 │ │ │ │ - blcs 0x479214 │ │ │ │ + blls 0x1a60ec │ │ │ │ + blcs 0x479250 │ │ │ │ @ instruction: 0xf895d12c │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ - blcs 0xb92e8 │ │ │ │ + blcs 0xb9324 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - ldmib r4, {r0, r3, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x17062c │ │ │ │ + ldmib r4, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x170668 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ stclmi 0, cr15, [r6, #-12] │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, r9, sl, sp}^ │ │ │ │ sbcle r2, sp, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @@ -155066,200 +155081,200 @@ │ │ │ │ @ instruction: 0xf851681b │ │ │ │ ldmpl r7, {r2, r3, r4, r7, r8, r9, sl, fp}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrtmi r4, [r7], #-1083 @ 0xfffffbc5 │ │ │ │ @ instruction: 0xf7a99700 │ │ │ │ - ldr pc, [r5, r5, lsl #19]! │ │ │ │ + ldr pc, [r5, r7, ror #18]! │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf9aaf7ad │ │ │ │ - bcs 0xe19b4 │ │ │ │ + @ instruction: 0xf98cf7ad │ │ │ │ + bcs 0xe19f0 │ │ │ │ @ instruction: 0x4639d03b │ │ │ │ @ instruction: 0xf7ae4638 │ │ │ │ - and pc, r7, r7, asr #31 │ │ │ │ + and pc, r7, r9, lsr #31 │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084639 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - @ instruction: 0xffe0f7ad │ │ │ │ + @ instruction: 0xffc2f7ad │ │ │ │ ldrtmi r6, [sl], -r3, lsr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7adb1c3 │ │ │ │ - @ instruction: 0x4630f9d3 │ │ │ │ + @ instruction: 0x4630f9b5 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0xd7268 │ │ │ │ + bcs 0xd72a4 │ │ │ │ ldrtmi sp, [r9], -ip, ror #1 │ │ │ │ @ instruction: 0xf7ad4638 │ │ │ │ - @ instruction: 0xe7e7fc13 │ │ │ │ + @ instruction: 0xe7e7fbf5 │ │ │ │ ldrmi fp, [r1], -r2, lsl #19 │ │ │ │ @ instruction: 0xf7ad4638 │ │ │ │ - @ instruction: 0xe7e1f997 │ │ │ │ - blx 0x865978 │ │ │ │ + @ instruction: 0xe7e1f979 │ │ │ │ + blx 0xe59b4 │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2l 7, cr15, [sl, #-692] @ 0xfffffd4c │ │ │ │ + ldc2 7, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0xf7a8e7d0 │ │ │ │ - vmul.i8 , q7, │ │ │ │ + vmul.i8 d31, d14, d21 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andscs r2, pc, #1476395010 @ 0x58000002 │ │ │ │ ldclvs 6, cr4, [r9], {5} │ │ │ │ - blx 0xffce59ae │ │ │ │ + blx 0xff5659ea │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7ad2201 │ │ │ │ - strtmi pc, [sl], -r9, asr #26 │ │ │ │ + strtmi pc, [sl], -fp, lsr #26 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xff6e59c0 │ │ │ │ + blx 0xfef659fc │ │ │ │ svclt 0x0000e7ba │ │ │ │ - addeq r8, r7, r2, asr #2 │ │ │ │ + addeq r8, r7, r6, lsl #2 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x13472c │ │ │ │ + blcs 0x134768 │ │ │ │ ldrblt sp, [r0, #-2386]! @ 0xfffff6ae │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r6, r2, fp, lsl #16 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr3, {1} │ │ │ │ svceq 0x000df1be │ │ │ │ @ instruction: 0x460cd03c │ │ │ │ strmi r6, [r5], -r9, asr #16 │ │ │ │ suble r2, r6, r4, lsl #18 │ │ │ │ @ instruction: 0x3098f8d2 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r3, {r1, r4, r5, ip, lr, pc}^ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ - @ instruction: 0xf041d02e │ │ │ │ - movtlt pc, #34833 @ 0x8811 @ │ │ │ │ + @ instruction: 0xf040d02e │ │ │ │ + movtlt pc, #36855 @ 0x8ff7 @ │ │ │ │ movwls r6, #6179 @ 0x1823 │ │ │ │ - @ instruction: 0xf912f7a8 │ │ │ │ + @ instruction: 0xf8f4f7a8 │ │ │ │ strmi r9, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x479388 │ │ │ │ + blcs 0x4793c4 │ │ │ │ @ instruction: 0xf895d136 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff9ef7fc │ │ │ │ + @ instruction: 0xff80f7fc │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x46316b90 │ │ │ │ - @ instruction: 0xf912f7ad │ │ │ │ + @ instruction: 0xf8f4f7ad │ │ │ │ stmdacs r4, {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7a8d00c │ │ │ │ - @ instruction: 0xf646fdb3 │ │ │ │ + @ instruction: 0xf646fd95 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6402396 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0xf8f6f7b0 │ │ │ │ + @ instruction: 0xf8d8f7b0 │ │ │ │ rscvs r2, fp, sp, lsl #6 │ │ │ │ and r2, r0, r1 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwls r4, #6000 @ 0x1770 │ │ │ │ - @ instruction: 0xf8d8f7a8 │ │ │ │ + @ instruction: 0xf8baf7a8 │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andls r4, r1, #48, 12 @ 0x3000000 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf8e2f7ad │ │ │ │ + @ instruction: 0xf8c4f7ad │ │ │ │ strb r9, [r9, r1, lsl #20] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf6464f31 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ ldcmi 6, cr2, [r0, #-600]! @ 0xfffffda8 │ │ │ │ @ instruction: 0xf1071f3c │ │ │ │ @ instruction: 0xf1c7083c │ │ │ │ ldmdbne r9!, {r2, r8, r9, sl} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf7a76830 │ │ │ │ - strbmi pc, [r4, #-3699] @ 0xfffff18d @ │ │ │ │ + strbmi pc, [r4, #-3669] @ 0xfffff1ab @ │ │ │ │ svceq 0x0004f845 │ │ │ │ vand , q15, │ │ │ │ vmvn.i32 q9, #262144 @ 0x00040000 │ │ │ │ vst3.32 {d18-d20}, [pc :64], r6 │ │ │ │ ldmdavs r0!, {r2, r8, ip, sp, lr} │ │ │ │ - addeq pc, r4, #72351744 @ 0x4500000 │ │ │ │ + adcseq pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cdp2 7, 6, cr15, cr2, cr7, {5} │ │ │ │ + cdp2 7, 4, cr15, cr4, cr7, {5} │ │ │ │ tstpvc r6, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6454603 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d16, d24, #64 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf7a764e3 │ │ │ │ - @ instruction: 0xf44ffe57 │ │ │ │ + @ instruction: 0xf44ffe39 │ │ │ │ strmi r7, [r3], -r5, lsl #2 │ │ │ │ - rsbpl pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + addspl pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ strbtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - cdp2 7, 4, cr15, cr12, cr7, {5} │ │ │ │ + cdp2 7, 2, cr15, cr14, cr7, {5} │ │ │ │ tstpvc r7, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6454603 │ │ │ │ - vsubl.s8 q8, d16, d12 │ │ │ │ + vrshr.s64 d16, d28, #64 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf7a76523 │ │ │ │ - vceq.f32 , , │ │ │ │ + vceq.f32 d31, d3, d19 │ │ │ │ strtvs r0, [r0], #400 @ 0x190 │ │ │ │ - addseq pc, r0, #72351744 @ 0x4500000 │ │ │ │ + sbceq pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf7a76830 │ │ │ │ - @ instruction: 0xf645fe95 │ │ │ │ - vsubl.s8 q8, d16, d16 │ │ │ │ + @ instruction: 0xf645fe77 │ │ │ │ + vrshr.s64 q8, q0, #64 │ │ │ │ strmi r0, [r3], -pc, lsr #4 │ │ │ │ orrseq pc, r8, r3, asr #4 │ │ │ │ strbvs r6, [r3, #2096]! @ 0x830 │ │ │ │ - cdp2 7, 8, cr15, cr10, cr7, {5} │ │ │ │ + cdp2 7, 6, cr15, cr12, cr7, {5} │ │ │ │ andcs r6, r0, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ - eorseq r1, r5, r0, ror r4 │ │ │ │ + eorseq r1, r5, r0, lsr #9 │ │ │ │ addseq lr, r6, #112, 4 │ │ │ │ strmi r3, [r4], r2, lsl #18 │ │ │ │ stmdale ip, {r0, r2, r3, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ vmovne.32 r1, d14[0] │ │ │ │ strtcs r2, [r4], #-289 @ 0xfffffedf │ │ │ │ smladcs r7, r7, r7, r1 │ │ │ │ - b 0x147eda4 │ │ │ │ + b 0x147ede0 │ │ │ │ @ instruction: 0xf04c2c00 │ │ │ │ - bcc 0xab0f8 │ │ │ │ + bcc 0xab134 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0xfe13864c │ │ │ │ + b 0xfe138688 │ │ │ │ strmi r0, [r1], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x06034770 │ │ │ │ @ instruction: 0x2c00ea43 │ │ │ │ - b 0x14a1cd8 │ │ │ │ + b 0x14a1d14 │ │ │ │ strb r2, [ip, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea4f │ │ │ │ - b 0x14a1ccc │ │ │ │ + b 0x14a1d08 │ │ │ │ strb r6, [r6, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea40 │ │ │ │ @ instruction: 0xf64fe7e3 │ │ │ │ - b 0x1184d34 │ │ │ │ + b 0x1184d70 │ │ │ │ ldrb r4, [lr, r0, lsl #24] │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ ldmdblt sl, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ andmi lr, ip, #323584 @ 0x4f000 │ │ │ │ andcs lr, ip, #270336 @ 0x42000 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andvs lr, ip, r2, asr #20 │ │ │ │ @@ -155267,40 +155282,40 @@ │ │ │ │ eorsle r2, r9, r8, lsl #22 │ │ │ │ addsmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x000cea12 │ │ │ │ ldrlt sp, [r0, #-247]! @ 0xffffff09 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ @ instruction: 0xf1ae25ff │ │ │ │ @ instruction: 0xf1ce0220 │ │ │ │ - blx 0x1e8df8 │ │ │ │ - blx 0xa24584 │ │ │ │ - blx 0x224d90 │ │ │ │ + blx 0x1e8e34 │ │ │ │ + blx 0xa245c0 │ │ │ │ + blx 0x224dcc │ │ │ │ msrmi CPSR_x, #14, 28 @ 0xe0 │ │ │ │ andeq lr, r0, lr, asr #20 │ │ │ │ movwcc r4, #4881 @ 0x1311 │ │ │ │ andsle r2, sl, r8, lsl #22 │ │ │ │ addsmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x000cea12 │ │ │ │ @ instruction: 0xe7e5d0f7 │ │ │ │ subeq pc, r0, r0 │ │ │ │ - b 0x149650c │ │ │ │ - b 0x14809d8 │ │ │ │ + b 0x1496548 │ │ │ │ + b 0x1480a14 │ │ │ │ @ instruction: 0xf0034ccc │ │ │ │ addsmi r4, r0, #0, 6 │ │ │ │ ldclvc 0, cr15, [ip], #48 @ 0x30 │ │ │ │ andeq lr, ip, r3, asr #20 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f4380 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ andcs lr, r0, #41680896 @ 0x27c0000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1479b9c │ │ │ │ + b 0x1479bd8 │ │ │ │ @ instruction: 0xf01c410c │ │ │ │ @ instruction: 0xf4010f80 │ │ │ │ svclt 0x0018117c │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, r8, lsr r1 │ │ │ │ cmnppl pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -155314,163 +155329,163 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ - stc2 7, cr15, [r6], #660 @ 0x294 │ │ │ │ + stc2 7, cr15, [r8], {165} @ 0xa5 │ │ │ │ andcs r9, r1, #1024 @ 0x400 │ │ │ │ stmib r3, {r0, r3, r4, r7, r8, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0x665a011a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andle r2, r9, r1, lsl #20 │ │ │ │ tstle pc, r4, lsl #20 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ - svclt 0x0098f7af │ │ │ │ + svclt 0x007af7af │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ - svclt 0x0048f7af │ │ │ │ + svclt 0x002af7af │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebff084 │ │ │ │ + bl 0xfebff0c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ - blmi 0x128354 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0x128390 │ │ │ │ @ instruction: 0x900022bc │ │ │ │ - blx 0xfec64538 │ │ │ │ - ldrhteq r1, [r5], -r0 │ │ │ │ + blx 0xfeae4574 │ │ │ │ + eorseq r1, r5, r0, ror #9 │ │ │ │ tstle r7, pc, lsl #20 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcrlt 7, 0, pc, cr4, cr12, {7} @ │ │ │ │ + stcllt 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8534608 │ │ │ │ @ instruction: 0xf7ac1022 │ │ │ │ - svclt 0x0000bf77 │ │ │ │ + svclt 0x0000bf59 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff0d4 │ │ │ │ + bl 0xfebff110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7a72100 │ │ │ │ - stmdbls r1, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0xb9700 │ │ │ │ + stmdbls r1, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bls 0xb973c │ │ │ │ tstle r9, pc, lsl #18 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ stclvs 6, cr4, [r3, #-128]! @ 0xffffff80 │ │ │ │ strtmi r2, [r9], -r0, lsl #18 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ andeq lr, r3, #165888 @ 0x28800 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [sl], #-772 @ 0xfffffcfc │ │ │ │ - ldc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ + ldc2 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r1, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffa8f7ac │ │ │ │ + @ instruction: 0xff8af7ac │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff150 │ │ │ │ + bl 0xfebff18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ rsbmi fp, sp, #49152 @ 0xc000 │ │ │ │ umlalscs pc, sl, r6, r8 @ │ │ │ │ smlattlt sl, r1, r8, r6 │ │ │ │ andle r2, r9, sp, lsl #18 │ │ │ │ ldrtmi r6, [r0], -r2, lsr #16 │ │ │ │ svclt 0x00182a00 │ │ │ │ andlt r4, r4, sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00a4f7ff │ │ │ │ - bcs 0xc2110 │ │ │ │ - bllt 0xf9c354 │ │ │ │ + bcs 0xc214c │ │ │ │ + bllt 0xf9c390 │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - @ instruction: 0xf24efefd │ │ │ │ + @ instruction: 0xf24efedf │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ mulls r2, r6, r2 │ │ │ │ @ instruction: 0x462a6b51 │ │ │ │ - @ instruction: 0xff70f7ac │ │ │ │ + @ instruction: 0xff52f7ac │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r2, {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ svceq 0x009cf851 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 12, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 7, 10, cr15, cr4, cr8, {5} │ │ │ │ strb r6, [r9, r1, ror #17] │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - blvs 0x10a8640 │ │ │ │ + blvs 0x10a867c │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ svceq 0x009cf851 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - cdp2 7, 10, cr15, cr4, cr8, {5} │ │ │ │ + cdp2 7, 8, cr15, cr6, cr8, {5} │ │ │ │ str r6, [fp, r1, ror #17]! │ │ │ │ - addeq r7, r7, r8, asr #23 │ │ │ │ - addeq r7, r7, sl, lsl #23 │ │ │ │ + addeq r7, r7, ip, lsl #23 │ │ │ │ + addeq r7, r7, lr, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff228 │ │ │ │ + bl 0xfebff264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi fp, [r1], -r2, lsl #1 │ │ │ │ andsle r2, r8, pc, lsl #24 │ │ │ │ andle r2, sl, sp, lsl #24 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ac4010 │ │ │ │ - @ instruction: 0xf8d0beb3 │ │ │ │ + @ instruction: 0xf8d0be95 │ │ │ │ ldreq r3, [fp, #208] @ 0xd0 │ │ │ │ @ instruction: 0x4608d5f0 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7ad9100 │ │ │ │ - stmdbls r0, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf890e7e8 │ │ │ │ ldrdls r2, [r1], -r9 │ │ │ │ - bcs 0xb9894 │ │ │ │ + bcs 0xb98d0 │ │ │ │ svclt 0x000c9100 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blx 0xff265f38 │ │ │ │ + blx 0xfeae5f74 │ │ │ │ andcs r9, r3, r1, lsl #22 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ sbcsvs r9, r8, r0, lsl #18 │ │ │ │ bfi r6, sl, #11, #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -155485,62 +155500,62 @@ │ │ │ │ svclt 0x00aef7ff │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ @ instruction: 0xf7a79301 │ │ │ │ - blls 0x127a3c │ │ │ │ + blls 0x127a00 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ tstle r0, pc, lsl #22 │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ - blcs 0xb99f0 │ │ │ │ + blcs 0xb9a2c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - ldmib r4, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x170d18 │ │ │ │ + ldmib r4, {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x170d54 │ │ │ │ ldm pc, {r1, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ stmdacs r1!, {r0, r1, ip, sp, lr, pc} │ │ │ │ vpadd.i8 d16, d14, d1 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - strb pc, [lr, pc, asr #28]! @ │ │ │ │ + @ instruction: 0xe7eefe31 │ │ │ │ ldrtmi fp, [r1], -sl, asr #6 │ │ │ │ @ instruction: 0xf7ae4630 │ │ │ │ - and pc, r7, sp, ror #24 │ │ │ │ + and pc, r7, pc, asr #24 │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084631 │ │ │ │ @ instruction: 0x4630221f │ │ │ │ - stc2 7, cr15, [r6], {173} @ 0xad │ │ │ │ + stc2l 7, cr15, [r8], #-692 @ 0xfffffd4c │ │ │ │ ldrtmi r6, [r2], -r3, lsr #17 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7acb17b │ │ │ │ - @ instruction: 0xe7b5fe79 │ │ │ │ + sbfx pc, fp, #28, #22 │ │ │ │ rscsle r2, r5, r0, lsl #20 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf8c2f7ad │ │ │ │ + @ instruction: 0xf8a4f7ad │ │ │ │ ldmdblt sl!, {r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x46304611 │ │ │ │ - cdp2 7, 4, cr15, cr6, cr12, {5} │ │ │ │ + cdp2 7, 2, cr15, cr8, cr12, {5} │ │ │ │ @ instruction: 0xf7ace7ea │ │ │ │ - str pc, [r5, sp, asr #29]! │ │ │ │ + str pc, [r5, pc, lsr #29]! │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x566024 │ │ │ │ + @ instruction: 0xf9f4f7ad │ │ │ │ @ instruction: 0xf7a7e7e2 │ │ │ │ - vceq.f32 d31, d14, d11 │ │ │ │ + vadd.f32 , q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andscs r2, pc, #1476395010 @ 0x58000002 │ │ │ │ ldclvs 6, cr4, [r9], {7} │ │ │ │ - @ instruction: 0xf8a8f7ad │ │ │ │ + @ instruction: 0xf88af7ad │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7ad2201 │ │ │ │ - ldrtmi pc, [sl], -r1, lsl #20 @ │ │ │ │ + ldrtmi pc, [sl], -r3, ror #19 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff90f7ac │ │ │ │ + @ instruction: 0xff72f7ac │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d20, d2 │ │ │ │ @@ -155549,48 +155564,48 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x469881f0 │ │ │ │ movwls r6, #2187 @ 0x88b │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0xf7a74606 │ │ │ │ - blls 0xe793c │ │ │ │ - blcs 0x4799f8 │ │ │ │ + blls 0xe7900 │ │ │ │ + blcs 0x479a34 │ │ │ │ @ instruction: 0xf896d136 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ - blcs 0xb9a94 │ │ │ │ + blcs 0xb9ad0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r2!, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r2, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ae00d2 │ │ │ │ - @ instruction: 0x4629fbfd │ │ │ │ + @ instruction: 0x4629fbdf │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ - blcs 0x48239c │ │ │ │ + blcs 0x4823d8 │ │ │ │ movwls sp, #4112 @ 0x1010 │ │ │ │ - ldc2 7, cr15, [sl, #668]! @ 0x29c │ │ │ │ + ldc2 7, cr15, [ip, #668] @ 0x29c │ │ │ │ vqdmulh.s d25, d14, d1 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r0, r6, r1 │ │ │ │ eorne pc, r3, r1, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r6, #688] @ 0x2b0 │ │ │ │ + stc2 7, cr15, [r8, #688]! @ 0x2b0 │ │ │ │ strtmi r9, [r9], -r0, lsl #20 │ │ │ │ strbmi r4, [r0, r8, lsr #12] │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ strdcs pc, [r1], -r1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [sl, #688]! @ 0x2b0 │ │ │ │ + stc2 7, cr15, [ip, #688] @ 0x2b0 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330d4 │ │ │ │ andle r0, r8, r1, lsl #6 │ │ │ │ mvneq pc, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ @@ -155609,107 +155624,107 @@ │ │ │ │ adcvc pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0x4618e772 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff4d0 │ │ │ │ + bl 0xfebff50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ ldmdblt r1!, {r0, r8, sp}^ │ │ │ │ @ instruction: 0x4601b1f2 │ │ │ │ andls r2, r1, r4, lsl #4 │ │ │ │ - stc2l 7, cr15, [sl, #688] @ 0x2b0 │ │ │ │ + stc2 7, cr15, [ip, #688]! @ 0x2b0 │ │ │ │ strmi r9, [r2], -r1, lsl #16 │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ cdpne 14, 5, cr11, cr9, cr15, {4} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ svclt 0x00182a00 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ @ instruction: 0xf1c3d0ef │ │ │ │ strmi r0, [r1], -r1, lsl #4 │ │ │ │ addseq r9, r2, r1 │ │ │ │ - ldc2 7, cr15, [r2, #688]! @ 0x2b0 │ │ │ │ + ldc2 7, cr15, [r4, #688] @ 0x2b0 │ │ │ │ strb r9, [r6, r1, lsl #16]! │ │ │ │ @ instruction: 0x4601b21a │ │ │ │ addseq r9, r2, r1 │ │ │ │ @ instruction: 0xf7ac4252 │ │ │ │ - stmdals r1, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r1, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7dd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r4, lsl #1 │ │ │ │ ldrdcc pc, [r4], r0 │ │ │ │ @ instruction: 0xf8d04691 │ │ │ │ strmi r2, [sp], -r8, lsl #1 │ │ │ │ orrvs pc, r8, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf0024604 │ │ │ │ @ instruction: 0xf043020f │ │ │ │ andls r0, r3, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7a79302 │ │ │ │ - strtmi pc, [r9], -pc, lsl #26 │ │ │ │ + @ instruction: 0x4629fcf1 │ │ │ │ @ instruction: 0xf7ac4680 │ │ │ │ - @ instruction: 0xf7a7fd21 │ │ │ │ - @ instruction: 0x4607fd3d │ │ │ │ - stc2 7, cr15, [r6, #-668] @ 0xfffffd64 │ │ │ │ + @ instruction: 0xf7a7fd03 │ │ │ │ + @ instruction: 0x4607fd1f │ │ │ │ + stc2l 7, cr15, [r8], #668 @ 0x29c │ │ │ │ @ instruction: 0xf7a74606 │ │ │ │ - ldmdbmi r3, {r0, r1, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r3, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp 6, 1, cr4, cr13, cr5, {0} │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ ldmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ stmdapl r1, {r1, r9, ip, sp}^ │ │ │ │ andls r2, r0, r0 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - @ instruction: 0xf904f7b8 │ │ │ │ + @ instruction: 0xf8e6f7b8 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x4b9c94 │ │ │ │ + blcs 0x4b9cd0 │ │ │ │ ldrtmi fp, [r1], -r7, lsl #30 │ │ │ │ strtmi r4, [r9], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7b44630 │ │ │ │ - ldrtmi pc, [r2], -r7, ror #22 @ │ │ │ │ + ldrtmi pc, [r2], -r9, asr #22 @ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr14, cr15, {7} @ │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ - addeq r7, r7, r6, ror #15 │ │ │ │ + addeq r7, r7, sl, lsr #15 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ eorsle r2, fp, r0, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff5ec │ │ │ │ + bl 0xfebff628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ streq pc, [r1, #-19] @ 0xffffffed │ │ │ │ svclt 0x0018462e │ │ │ │ andle r2, r6, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ @ instruction: 0xf7ff9301 │ │ │ │ - blls 0x127a78 │ │ │ │ + blls 0x127ab4 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ stmdbvs r2!, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdavs r3!, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnlt r9, r1, lsl #18 │ │ │ │ cmplt fp, r3, ror #16 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0xf7ac9101 │ │ │ │ - bls 0x1278cc │ │ │ │ + bls 0x127890 │ │ │ │ stmiavs r1!, {r3, r5, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -155732,108 +155747,108 @@ │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa90c0 │ │ │ │ + blcs 0xa90fc │ │ │ │ stmiavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldrmi r4, [r8], r7, lsl #12 │ │ │ │ movwls r6, #14411 @ 0x384b │ │ │ │ - mrrc2 7, 10, pc, lr, cr7 @ │ │ │ │ + mcrr2 7, 10, pc, r0, cr7 @ │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x479cf0 │ │ │ │ + blcs 0x479d2c │ │ │ │ @ instruction: 0xf895d13d │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xffb664dc │ │ │ │ + blx 0xff3e6518 │ │ │ │ movwls r6, #14499 @ 0x38a3 │ │ │ │ - mcrr2 7, 10, pc, ip, cr7 @ │ │ │ │ + stc2 7, cr15, [lr], #-668 @ 0xfffffd64 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x479d10 │ │ │ │ + blcs 0x479d4c │ │ │ │ @ instruction: 0xf897d134 │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff6e6500 │ │ │ │ + blx 0xfef6653c │ │ │ │ @ instruction: 0xb3a36923 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svclt 0x00144629 │ │ │ │ andscs r4, pc, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - tstpcs r0, #585728 @ p-variant is OBSOLETE @ 0x8f000 │ │ │ │ + tstpcs r0, #462848 @ p-variant is OBSOLETE @ 0x71000 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ movwcs r4, #1585 @ 0x631 │ │ │ │ @ instruction: 0xf7ae4630 │ │ │ │ - ldrtmi pc, [r8], -r9, lsl #21 @ │ │ │ │ + ldrtmi pc, [r8], -fp, ror #20 @ │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ ldc2l 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - strb pc, [r1, r9, lsr #24] @ │ │ │ │ + strb pc, [r1, fp, lsl #24] @ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [r0], #-688 @ 0xfffffd50 │ │ │ │ - blcs 0xc2a08 │ │ │ │ + stc2 7, cr15, [r2], {172} @ 0xac │ │ │ │ + blcs 0xc2a44 │ │ │ │ strbmi sp, [r2], -sl, asr #3 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ac9303 │ │ │ │ - andscs pc, r0, #2672 @ 0xa70 │ │ │ │ + andscs pc, r0, #2192 @ 0x890 │ │ │ │ strtmi r9, [r9], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ae4632 │ │ │ │ - @ instruction: 0xe7ccfa57 │ │ │ │ + @ instruction: 0xe7ccfa39 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff7bc │ │ │ │ + bl 0xfebff7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r6, [ip], -fp, lsl #16 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ - blx 0xff86646e │ │ │ │ + blx 0xff0e64aa │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xd1222b0f │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ @ instruction: 0x46294630 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1b665dc │ │ │ │ + blx 0x13e6618 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf82ef7af │ │ │ │ + @ instruction: 0xf810f7af │ │ │ │ strtmi r6, [r9], -r2, ror #16 │ │ │ │ ldreq r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - stc2 7, cr15, [r4, #688] @ 0x2b0 │ │ │ │ + stc2l 7, cr15, [r6, #-688]! @ 0xfffffd50 │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ andcs pc, r1, fp, lsl #26 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q7, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - ldrb pc, [sp, r5, asr #23] @ │ │ │ │ + ldrb pc, [sp, r7, lsr #23] @ │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -155841,50 +155856,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, fp, asr #17 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ stmdavs fp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi r9, [r6], -r1, lsl #6 │ │ │ │ @ instruction: 0xf7a74680 │ │ │ │ - blls 0x1274ac │ │ │ │ - blcs 0x479e88 │ │ │ │ + blls 0x127470 │ │ │ │ + blcs 0x479ec4 │ │ │ │ @ instruction: 0xf896d131 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ - blcs 0xb9f24 │ │ │ │ + blcs 0xb9f60 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x0000b383 │ │ │ │ svclt 0x00144629 │ │ │ │ andscs r4, pc, #60817408 @ 0x3a00000 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - @ instruction: 0xf646f9d3 │ │ │ │ + @ instruction: 0xf646f9b5 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ stmiavs r0!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ tstls r1, r9, lsl r8 │ │ │ │ - @ instruction: 0xf82af7a8 │ │ │ │ + @ instruction: 0xf80cf7a8 │ │ │ │ strmi r9, [r3], -r1, lsl #18 │ │ │ │ strtmi r4, [r8], -sl, lsr #12 │ │ │ │ strbmi r4, [r0], -r8, asr #15 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ stc2 7, cr15, [lr], #1020 @ 0x3fc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7ac4628 │ │ │ │ - ldrb pc, [r0, pc, ror #27] @ │ │ │ │ + @ instruction: 0xe7d0fdd1 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330d4 │ │ │ │ andle r0, r4, r1, lsl #6 │ │ │ │ eorseq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldrmi lr, [r8], -ip, lsl #15 │ │ │ │ @@ -155914,61 +155929,61 @@ │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ movtvc lr, #19011 @ 0x4a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa9398 │ │ │ │ + blcs 0xa93d4 │ │ │ │ stmdavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ @ instruction: 0x46054691 │ │ │ │ @ instruction: 0xf7a74607 │ │ │ │ - blls 0x127374 │ │ │ │ + blls 0x127338 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ teqle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xba058 │ │ │ │ + blcs 0xba094 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a79301 │ │ │ │ - blls 0x127350 │ │ │ │ - blcs 0x47a1d0 │ │ │ │ + blls 0x127314 │ │ │ │ + blcs 0x47a20c │ │ │ │ @ instruction: 0xf897d133 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba0bc │ │ │ │ + blcs 0xba0f8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0xf7a7f96d │ │ │ │ - @ instruction: 0xf646fb39 │ │ │ │ + @ instruction: 0xf7a7f94f │ │ │ │ + @ instruction: 0xf646fb1b │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ vst4.32 {d18,d20,d22,d24}, [pc :64], r6 │ │ │ │ andls r7, r1, r9, lsl #4 │ │ │ │ @ instruction: 0xf7ac6809 │ │ │ │ - blls 0x12750c │ │ │ │ + blls 0x1274d0 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0x47c84630 │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r7, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xff0e66e8 │ │ │ │ + blx 0xfe966724 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - @ instruction: 0xe7ccfab7 │ │ │ │ + bfi pc, r9, (invalid: 21:12) @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ smullsgt pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1bc3434 │ │ │ │ @@ -155978,56 +155993,56 @@ │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #19011 @ 0x4a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa9498 │ │ │ │ + blcs 0xa94d4 │ │ │ │ stmdavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ @ instruction: 0x46054690 │ │ │ │ @ instruction: 0xf7a74606 │ │ │ │ - blls 0x127274 │ │ │ │ + blls 0x127238 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ teqle r0, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xba158 │ │ │ │ + blcs 0xba194 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r2!, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r2!, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a79201 │ │ │ │ - bls 0x127250 │ │ │ │ - bcs 0x47a0dc │ │ │ │ + bls 0x127214 │ │ │ │ + bcs 0x47a118 │ │ │ │ @ instruction: 0xf896d128 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #5680 @ 0x1630 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8ecf7fc │ │ │ │ + @ instruction: 0xf8cef7fc │ │ │ │ ldrmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrtmi r4, [r0], -r0, asr #15 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ - blx 0xfe5668fa │ │ │ │ + blx 0xfe566936 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - strb pc, [lr, fp, asr #20] @ │ │ │ │ + strb pc, [lr, sp, lsr #20] @ │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519001 │ │ │ │ @ instruction: 0xf7ac1022 │ │ │ │ - blls 0x12723c │ │ │ │ + blls 0x127200 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smullspl pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ @@ -156044,29 +156059,29 @@ │ │ │ │ mcrrmi 10, 4, lr, r4, cr12 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-12 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ strmi r6, [ip], -sp, lsl #17 │ │ │ │ @ instruction: 0x4693461e │ │ │ │ @ instruction: 0xf7a74607 │ │ │ │ - @ instruction: 0x2d0ff9f9 │ │ │ │ + @ instruction: 0x2d0ff9db │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf897d175 │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf886f7fc │ │ │ │ + @ instruction: 0xf868f7fc │ │ │ │ @ instruction: 0xf7a76865 │ │ │ │ - strmi pc, [r1], r9, ror #19 │ │ │ │ + strmi pc, [r1], fp, asr #19 │ │ │ │ cmple r0, pc, lsl #26 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf876f7fc │ │ │ │ + @ instruction: 0xf858f7fc │ │ │ │ teqle lr, r0, lsl #28 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldreq pc, [ip, #-1612]! @ 0xfffff9b4 │ │ │ │ ldreq pc, [r2, #704] @ 0x2c0 │ │ │ │ svcge 0x0070ee1d │ │ │ │ ldmdavs r3!, {r2, r3, r5, r9, fp, lr} │ │ │ │ @@ -156074,54 +156089,54 @@ │ │ │ │ andcs pc, r2, sl, asr r8 @ │ │ │ │ andeq lr, r2, r9, lsl #22 │ │ │ │ andls r4, r1, r3, lsl r4 │ │ │ │ @ instruction: 0xf1bb4442 │ │ │ │ andsle r0, r5, r0, lsl #30 │ │ │ │ ldrdeq pc, [r4, r5]! │ │ │ │ andls r4, r0, #606208 @ 0x94000 │ │ │ │ - @ instruction: 0xf9d0f7a8 │ │ │ │ + @ instruction: 0xf9b2f7a8 │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4642 │ │ │ │ andcs pc, r1, r1, lsl #22 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ eoreq pc, r8, #13959168 @ 0xd50000 │ │ │ │ andls r4, r0, #442368 @ 0x6c000 │ │ │ │ - @ instruction: 0xf9baf7a8 │ │ │ │ + @ instruction: 0xf99cf7a8 │ │ │ │ vabd.s8 q15, q15, q12 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ac1025 │ │ │ │ - @ instruction: 0x2e00f9b3 │ │ │ │ - blmi 0x61cd58 │ │ │ │ + @ instruction: 0x2e00f995 │ │ │ │ + blmi 0x61cd94 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c4692 │ │ │ │ vbic.i32 d16, #786432 @ 0x000c0000 │ │ │ │ ldmpl r3, {r1, r4, r7, r8, sl}^ │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8d56831 │ │ │ │ strmi r0, [fp], #-420 @ 0xfffffe5c │ │ │ │ bicsvc pc, r2, r5, lsl #10 │ │ │ │ - @ instruction: 0xf994f7a8 │ │ │ │ + @ instruction: 0xf976f7a8 │ │ │ │ vabd.s8 d30, d30, d30 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ac1025 │ │ │ │ - str pc, [r9, sp, lsl #19] │ │ │ │ - addeq r7, r7, r4, lsl #3 │ │ │ │ + str pc, [r9, pc, ror #18] │ │ │ │ + addeq r7, r7, r8, asr #2 │ │ │ │ addseq ip, r2, r0, ror #19 │ │ │ │ addseq ip, r2, r4, ror #20 │ │ │ │ - addeq r7, r7, r0, lsl r1 │ │ │ │ + ldrdeq r7, [r7], r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r2, r7, ip, sp, pc}^ │ │ │ │ cmnlt r4, r4, lsr r2 │ │ │ │ @@ -156130,106 +156145,106 @@ │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa96f8 │ │ │ │ + blcs 0xa9734 │ │ │ │ stmdavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ movwls r4, #13836 @ 0x360c │ │ │ │ strmi r4, [r6], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf944f7a7 │ │ │ │ + @ instruction: 0xf926f7a7 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x47a328 │ │ │ │ + blcs 0x47a364 │ │ │ │ @ instruction: 0xf895d14d │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffd0f7fb │ │ │ │ + @ instruction: 0xffb2f7fb │ │ │ │ movwls r6, #14499 @ 0x38a3 │ │ │ │ - @ instruction: 0xf932f7a7 │ │ │ │ + @ instruction: 0xf914f7a7 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ cmple r5, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffbef7fb │ │ │ │ - @ instruction: 0xf922f7a7 │ │ │ │ + @ instruction: 0xffa0f7fb │ │ │ │ + @ instruction: 0xf904f7a7 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - @ instruction: 0xf8b4f7af │ │ │ │ + @ instruction: 0xf896f7af │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x2beeb4 │ │ │ │ + bl 0x2beef0 │ │ │ │ movwls r0, #4866 @ 0x1302 │ │ │ │ @ instruction: 0xf64c1813 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrtmi r0, [sl], #-146 @ 0xffffff6e │ │ │ │ @ instruction: 0xf5009200 │ │ │ │ @ instruction: 0xf8d0712b │ │ │ │ @ instruction: 0xf7a802ac │ │ │ │ - @ instruction: 0x4630f915 │ │ │ │ + @ instruction: 0x4630f8f7 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ - blx 0x1266b90 │ │ │ │ + blx 0x1266bcc │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - @ instruction: 0xe7b1f8ff │ │ │ │ + ldr pc, [r1, r1, ror #17]! │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf8f6f7ac │ │ │ │ + @ instruction: 0xf8d8f7ac │ │ │ │ svclt 0x0000e7ba │ │ │ │ - addeq r7, r7, r0, lsl r0 │ │ │ │ + ldrdeq r6, [r7], r4 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffdf4 │ │ │ │ + bl 0xfebffe30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a79301 │ │ │ │ - blls 0x126f10 │ │ │ │ + blls 0x126ed4 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xba49c │ │ │ │ + blcs 0xba4d8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strtmi pc, [r9], -sp, asr #30 │ │ │ │ + strtmi pc, [r9], -pc, lsr #30 │ │ │ │ eorcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - blx 0x1be6af4 │ │ │ │ + blx 0x1466b30 │ │ │ │ ldmdavs r9!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ strdcs pc, [r1], -r3 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - strb pc, [r2, sp, lsr #17]! @ │ │ │ │ + strb pc, [r2, pc, lsl #17]! @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r4, lsl #26 │ │ │ │ ldrsbtmi pc, [r8], #132 @ 0x84 @ │ │ │ │ ldclcs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @@ -156238,381 +156253,381 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461f83f0 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r1], r3, lsl #6 │ │ │ │ strmi r4, [r0], r5, lsl #12 │ │ │ │ - @ instruction: 0xf874f7a7 │ │ │ │ + @ instruction: 0xf856f7a7 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x47a4c4 │ │ │ │ + blcs 0x47a500 │ │ │ │ @ instruction: 0xf895d161 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff00f7fb │ │ │ │ + mcr2 7, 7, pc, cr2, cr11, {7} @ │ │ │ │ movwls r6, #14499 @ 0x38a3 │ │ │ │ - @ instruction: 0xf862f7a7 │ │ │ │ + @ instruction: 0xf844f7a7 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x47a4e4 │ │ │ │ + blcs 0x47a520 │ │ │ │ @ instruction: 0xf898d140 │ │ │ │ @ instruction: 0x464030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 7, pc, cr14, cr11, {7} @ │ │ │ │ + mrc2 7, 6, pc, cr0, cr11, {7} │ │ │ │ eorsle r2, pc, r1, lsl #30 │ │ │ │ cmple fp, r2, lsl #30 │ │ │ │ adcsmi r2, r8, r1 │ │ │ │ - stc2 7, cr15, [r8, #-668] @ 0xfffffd64 │ │ │ │ + stc2l 7, cr15, [sl], #668 @ 0x29c │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2282 @ 0xfffff716 │ │ │ │ stmib sp, {r0, r1, r4, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x461a0092 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf500d015 │ │ │ │ @ instruction: 0xf8d0714c │ │ │ │ @ instruction: 0xf7a80330 │ │ │ │ - strbmi pc, [r0], -r7, asr #16 @ │ │ │ │ + strbmi pc, [r0], -r9, lsr #16 @ │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf978f7ff │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50083f0 │ │ │ │ @ instruction: 0xf8d0716d │ │ │ │ @ instruction: 0xf7a803b4 │ │ │ │ - @ instruction: 0xe7e8f831 │ │ │ │ + @ instruction: 0xe7e8f813 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf82af7ac │ │ │ │ + @ instruction: 0xf80cf7ac │ │ │ │ @ instruction: 0xd1bf2f01 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r0], #-696 @ 0xfffffd48 │ │ │ │ + mrrc2 7, 10, pc, r2, cr14 @ │ │ │ │ vaba.s8 d30, d30, d28 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ - @ instruction: 0xf7ac1023 │ │ │ │ - @ instruction: 0xe79df81b │ │ │ │ + @ instruction: 0xf7ab1023 │ │ │ │ + @ instruction: 0xe79dfffd │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [lr], #-696 @ 0xfffffd48 │ │ │ │ + stc2 7, cr15, [r0], #-696 @ 0xfffffd48 │ │ │ │ svclt 0x0000e7ae │ │ │ │ - addeq r6, r7, sl, ror lr │ │ │ │ + addeq r6, r7, lr, lsr lr │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfffb4 │ │ │ │ + bl 0xfebffff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r6, [sp], -fp, asr #16 │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ - @ instruction: 0xffe2f7a6 │ │ │ │ + @ instruction: 0xffc4f7a6 │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ cmple r8, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 3, pc, cr14, cr11, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr0, cr11, {7} │ │ │ │ andls r6, r1, #11141120 @ 0xaa0000 │ │ │ │ - @ instruction: 0xffd0f7a6 │ │ │ │ - bcs 0x48f5f4 │ │ │ │ + @ instruction: 0xffb2f7a6 │ │ │ │ + bcs 0x48f630 │ │ │ │ @ instruction: 0xf894d14b │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 2, pc, cr12, cr11, {7} │ │ │ │ + mrc2 7, 1, pc, cr14, cr11, {7} │ │ │ │ ldrmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf85af7ad │ │ │ │ + @ instruction: 0xf83cf7ad │ │ │ │ andls r6, r1, #15335424 @ 0xea0000 │ │ │ │ - @ instruction: 0xffb8f7a6 │ │ │ │ - bcs 0x48f624 │ │ │ │ + @ instruction: 0xff9af7a6 │ │ │ │ + bcs 0x48f660 │ │ │ │ @ instruction: 0xf894d128 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 2, pc, cr4, cr11, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr6, cr11, {7} @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ - @ instruction: 0xf85ef7ac │ │ │ │ + @ instruction: 0xf840f7ac │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r9, ror #17 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q7, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldr pc, [r7, r3, lsr #31]! │ │ │ │ + ldr pc, [r7, r5, lsl #31]! │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519001 │ │ │ │ @ instruction: 0xf7ab1022 │ │ │ │ - blls 0x128cec │ │ │ │ + blls 0x128cb0 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r1, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xff8ef7ab │ │ │ │ + @ instruction: 0xff70f7ab │ │ │ │ ldr r9, [r4, r1, lsl #22]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs pc, {r2, r7, ip, sp, pc}^ @ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x469a4690 │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ - @ instruction: 0xff64f7a6 │ │ │ │ + @ instruction: 0xff46f7a6 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ rschi pc, r8, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [r0, #1004]! @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ movwls r6, #14515 @ 0x38b3 │ │ │ │ - @ instruction: 0xff52f7a6 │ │ │ │ + @ instruction: 0xff34f7a6 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89580cc │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba79c │ │ │ │ + blcs 0xba7d8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1bafddd │ │ │ │ + @ instruction: 0xf1bafdbf │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf7ac4620 │ │ │ │ - @ instruction: 0xf1b9fd97 │ │ │ │ + @ instruction: 0xf1b9fd79 │ │ │ │ eorle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - ldrtmi pc, [sl], -pc, lsl #27 @ │ │ │ │ + @ instruction: 0x463afd71 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffccf7ac │ │ │ │ + @ instruction: 0xffaef7ac │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d025 │ │ │ │ subsle r0, pc, r2, lsl #30 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, sp, ror #16 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xc66e1e │ │ │ │ + blx 0x4e6e5a │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4639d1d8 │ │ │ │ @ instruction: 0xf7ae4638 │ │ │ │ - ldrtmi pc, [sl], -r7, lsr #22 @ │ │ │ │ + ldrtmi pc, [sl], -r9, lsl #22 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffa6f7ac │ │ │ │ + @ instruction: 0xff88f7ac │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf8d6d1d9 │ │ │ │ @ instruction: 0xf7a6800c │ │ │ │ - strmi pc, [r7], -r1, lsl #30 │ │ │ │ + strmi pc, [r7], -r3, ror #29 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ + stc2l 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ @ instruction: 0xf500681b │ │ │ │ ldmpl r2, {r0, r1, r2, r7, r8, sp, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ - cdp2 7, 14, cr15, cr12, cr7, {5} │ │ │ │ + cdp2 7, 12, cr15, cr14, cr7, {5} │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, sp, lsl r8 @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf7a668f7 │ │ │ │ - strmi pc, [r0], r5, asr #29 │ │ │ │ + strmi pc, [r0], r7, lsr #29 │ │ │ │ cmple r2, pc, lsl #30 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [r2, #-1004] @ 0xfffffc14 │ │ │ │ + ldc2 7, cr15, [r4, #-1004]! @ 0xfffffc14 │ │ │ │ movwls r6, #14387 @ 0x3833 │ │ │ │ - cdp2 7, 11, cr15, cr4, cr6, {5} │ │ │ │ + cdp2 7, 9, cr15, cr6, cr6, {5} │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ cmple r2, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r0, #-1004] @ 0xfffffc14 │ │ │ │ - cdp2 7, 10, cr15, cr4, cr6, {5} │ │ │ │ + stc2 7, cr15, [r2, #-1004]! @ 0xfffffc14 │ │ │ │ + cdp2 7, 8, cr15, cr6, cr6, {5} │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf7ac9003 │ │ │ │ - stmdals r3, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4642463b │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r4, [r0], -r0 │ │ │ │ - cdp2 7, 8, cr15, cr2, cr13, {5} │ │ │ │ + cdp2 7, 6, cr15, cr4, cr13, {5} │ │ │ │ @ instruction: 0x464268f1 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0x4628ffdb │ │ │ │ @ instruction: 0x463a6831 │ │ │ │ @ instruction: 0xffd6f7fe │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldr pc, [r4, -pc, lsl #29]! │ │ │ │ + @ instruction: 0xe734fe71 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - cdp2 7, 8, cr15, cr6, cr11, {5} │ │ │ │ + cdp2 7, 6, cr15, cr8, cr11, {5} │ │ │ │ vaba.s8 d30, d14, d8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1027 │ │ │ │ - @ instruction: 0xe7adfe7d │ │ │ │ + sbfx pc, pc, #28, #14 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - cdp2 7, 7, cr15, cr4, cr11, {5} │ │ │ │ + cdp2 7, 5, cr15, cr6, cr11, {5} │ │ │ │ vabd.s8 q15, q7, q13 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - str pc, [sp, fp, ror #28]! │ │ │ │ - @ instruction: 0x00876bbe │ │ │ │ + str pc, [sp, sp, asr #28]! │ │ │ │ + addeq r6, r7, r2, lsl #23 │ │ │ │ @ instruction: 0x461db530 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ mulmi ip, sp, r8 │ │ │ │ @ instruction: 0xce34e9d0 │ │ │ │ - b 0x1c95668 │ │ │ │ + b 0x1c956a4 │ │ │ │ @ instruction: 0xf00e0e0e │ │ │ │ orrlt r0, r3, r1, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14985d4 │ │ │ │ - b 0x13b8488 │ │ │ │ - b 0x1c7c254 │ │ │ │ + b 0x1498610 │ │ │ │ + b 0x13b84c4 │ │ │ │ + b 0x1c7c290 │ │ │ │ @ instruction: 0xf00c0c0c │ │ │ │ - blcs 0xa9d28 │ │ │ │ + blcs 0xa9d64 │ │ │ │ strtmi sp, [fp], -lr, ror #3 │ │ │ │ pop {r0, r1, sl, ip, pc} │ │ │ │ @ instruction: 0xe6b74030 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, ip, asr #16 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ - cdp2 7, 1, cr15, cr14, cr6, {5} │ │ │ │ + cdp2 7, 0, cr15, cr0, cr6, {5} │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ rschi pc, r3, r0, asr #32 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ + stc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ ldrdhi pc, [r8], -r6 │ │ │ │ - cdp2 7, 0, cr15, cr12, cr6, {5} │ │ │ │ + stc2l 7, cr15, [lr, #664]! @ 0x298 │ │ │ │ @ instruction: 0xf1b84604 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf897809a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbaa68 │ │ │ │ + blcs 0xbaaa4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fc97 │ │ │ │ + @ instruction: 0xf1b9fc79 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0x46218098 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf1baf86f │ │ │ │ + @ instruction: 0xf1baf851 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmvs r3!, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ rsble r2, r5, pc, lsl #22 │ │ │ │ - cdp2 7, 2, cr15, cr0, cr6, {5} │ │ │ │ + cdp2 7, 0, cr15, cr2, cr6, {5} │ │ │ │ @ instruction: 0xf7a64680 │ │ │ │ - @ instruction: 0x4629fe1d │ │ │ │ + @ instruction: 0x4629fdff │ │ │ │ strbmi r4, [r0], -r1, lsl #13 │ │ │ │ - blx 0xffde7092 │ │ │ │ + blx 0xff6670ce │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xffce709a │ │ │ │ + blx 0xff5670d6 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7af4640 │ │ │ │ - ldmvs r3!, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89780a9 │ │ │ │ @ instruction: 0x462130d9 │ │ │ │ - blcs 0xbaac8 │ │ │ │ + blcs 0xbab04 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [r8], -r7, ror #24 @ │ │ │ │ + strbmi pc, [r8], -r9, asr #24 @ │ │ │ │ @ instruction: 0xf7b34621 │ │ │ │ - @ instruction: 0x464afbd9 │ │ │ │ + @ instruction: 0x464afbbb │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8d6f7af │ │ │ │ + @ instruction: 0xf8b8f7af │ │ │ │ @ instruction: 0xf6464642 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0x46212896 │ │ │ │ @ instruction: 0xf7b34628 │ │ │ │ - @ instruction: 0xf7a6fc39 │ │ │ │ - andscs pc, pc, #11840 @ 0x2e40 │ │ │ │ + @ instruction: 0xf7a6fc1b │ │ │ │ + andscs pc, pc, #9920 @ 0x26c0 │ │ │ │ andls r4, r3, r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [r0], {172} @ 0xac │ │ │ │ - ldc2 7, cr15, [r2, #664]! @ 0x298 │ │ │ │ + blx 0xffd67112 │ │ │ │ + ldc2 7, cr15, [r4, #664] @ 0x298 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ae4681 │ │ │ │ - andcs pc, r1, r7, asr #26 │ │ │ │ - blx 0x19e70d8 │ │ │ │ + andcs pc, r1, r9, lsr #26 │ │ │ │ + blx 0x1267114 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ - blls 0x18d244 │ │ │ │ + blls 0x18d280 │ │ │ │ @ instruction: 0xf8cd2009 │ │ │ │ @ instruction: 0xf7ad9004 │ │ │ │ - @ instruction: 0xf8d8fd35 │ │ │ │ + @ instruction: 0xf8d8fd17 │ │ │ │ strbmi r1, [r8], -r0 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 7, cr15, [r0, #696]! @ 0x2b8 │ │ │ │ + stc2 7, cr15, [r2, #696] @ 0x2b8 │ │ │ │ ldmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ ldrdcs pc, [r1], -sp │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -156625,54 +156640,54 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ orrvs pc, r7, r0, lsl #10 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #704643072 @ 0x2a000000 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ - stc2 7, cr15, [r2, #668] @ 0x29c │ │ │ │ + stc2l 7, cr15, [r4, #-668]! @ 0xfffffd64 │ │ │ │ vaba.s8 q15, q15, q2 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1028 │ │ │ │ - @ instruction: 0xf1b9fd7b │ │ │ │ + @ instruction: 0xf1b9fd5d │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strtmi sl, [r1], -r8, ror #30 │ │ │ │ andscs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xfe66718a │ │ │ │ + blx 0x1ee71c6 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffd2f7fc │ │ │ │ + @ instruction: 0xffb4f7fc │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x0063f43f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ab4628 │ │ │ │ - ldmvs r4!, {r0, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r4!, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ adcsle r2, r3, pc, lsl #24 │ │ │ │ - stc2l 7, cr15, [sl, #-664] @ 0xfffffd68 │ │ │ │ + stc2 7, cr15, [ip, #-664]! @ 0xfffffd68 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8534680 │ │ │ │ @ instruction: 0xf7ab1024 │ │ │ │ - blmi 0x4a8868 │ │ │ │ + blmi 0x4a882c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x13f660 │ │ │ │ + bl 0x13f69c │ │ │ │ andls r0, r1, r8 │ │ │ │ vaba.s8 d30, d30, d22 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1024 │ │ │ │ - ldr pc, [sp, -r5, asr #26] │ │ │ │ + ldr pc, [sp, -r7, lsr #26] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524620 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - smmulr r6, fp, sp │ │ │ │ - strdeq r6, [r7], r2 │ │ │ │ - addeq r6, r7, r4, ror #16 │ │ │ │ + smmul r6, sp, sp │ │ │ │ + @ instruction: 0x008768b6 │ │ │ │ + addeq r6, r7, r8, lsr #16 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ stcleq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r0], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -156687,94 +156702,94 @@ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs ip, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ @ instruction: 0x46904699 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r2], #664 @ 0x298 │ │ │ │ + ldc2l 7, cr15, [r4], {166} @ 0xa6 │ │ │ │ strmi r2, [r7], -pc, lsl #24 │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x20673b2 │ │ │ │ + blx 0x18e73ee │ │ │ │ movwls r6, #14515 @ 0x38b3 │ │ │ │ - stc2l 7, cr15, [r0], #664 @ 0x298 │ │ │ │ + stc2l 7, cr15, [r2], {166} @ 0xa6 │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ cmnle r8, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1be73d6 │ │ │ │ + blx 0x1467412 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4621d01f │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xf90af7ac │ │ │ │ + @ instruction: 0xf8ecf7ac │ │ │ │ ldrtmi r4, [sl], -r3, lsr #12 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xff46f7ad │ │ │ │ + @ instruction: 0xff28f7ad │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x4628d11d │ │ │ │ @ instruction: 0x46226831 │ │ │ │ mcr2 7, 0, pc, cr4, cr14, {7} @ │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andscs r8, r0, #240, 6 @ 0xc0000003 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff50f7ab │ │ │ │ + @ instruction: 0xff32f7ab │ │ │ │ ldrtmi r4, [sl], -r3, lsr #12 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xff28f7ad │ │ │ │ + @ instruction: 0xff0af7ad │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmvs r2!, {r0, r5, r6, r7, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69203 │ │ │ │ - bls 0x1a86c8 │ │ │ │ + bls 0x1a868c │ │ │ │ teqle r8, pc, lsl #20 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ - bcs 0xbad04 │ │ │ │ + bcs 0xbad40 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - blls 0x1a8114 │ │ │ │ + blls 0x1a80d8 │ │ │ │ @ instruction: 0xee1d4a1b │ │ │ │ @ instruction: 0xf64c1f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [sl], #-146 @ 0xffffff6e │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ orrvs pc, r7, r0, lsl #10 │ │ │ │ movwls r4, #5139 @ 0x1413 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ - stc2 7, cr15, [r8], {167} @ 0xa7 │ │ │ │ + stc2l 7, cr15, [sl], #-668 @ 0xfffffd64 │ │ │ │ vaba.s8 d30, d30, d19 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldr pc, [r7, r1, lsl #25] │ │ │ │ + ldr pc, [r7, r3, ror #24] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r8], #-684 @ 0xfffffd54 │ │ │ │ + mrrc2 7, 10, pc, sl, cr11 @ │ │ │ │ vaba.s8 q15, q7, q14 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r3, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - stc2l 7, cr15, [lr], #-684 @ 0xfffffd54 │ │ │ │ + mrrc2 7, 10, pc, r0, cr11 @ │ │ │ │ strb r9, [r7, r3, lsl #22] │ │ │ │ - strdeq r6, [r7], r6 @ │ │ │ │ + @ instruction: 0x008766ba │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b084 │ │ │ │ @ instruction: 0xf8d060d0 │ │ │ │ @@ -156790,189 +156805,189 @@ │ │ │ │ mcrrvc 10, 4, lr, r5, cr12 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-12 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ldrmi r6, [sl], lr, asr #16 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ strmi r4, [r0], r7, lsl #12 │ │ │ │ - stc2 7, cr15, [r4], #-664 @ 0xfffffd68 │ │ │ │ + stc2 7, cr15, [r6], {166} @ 0xa6 │ │ │ │ strmi r2, [r4], -pc, lsl #28 │ │ │ │ @ instruction: 0xf897d15b │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ - blcs 0xbadd8 │ │ │ │ + blcs 0xbae14 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmiavs fp!, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs fp!, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a85b4 │ │ │ │ - blcs 0x47ad84 │ │ │ │ + blls 0x1a8578 │ │ │ │ + blcs 0x47adc0 │ │ │ │ @ instruction: 0xf898d140 │ │ │ │ @ instruction: 0x464030d9 │ │ │ │ - blcs 0xbae3c │ │ │ │ + blcs 0xbae78 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x4633fa9f │ │ │ │ + ldrtmi pc, [r3], -r1, lsl #21 @ │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ad4630 │ │ │ │ - stmiavs fp!, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andsle r2, sl, pc, lsl #22 │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a8580 │ │ │ │ + blls 0x1a8544 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524607 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xf1bafc05 │ │ │ │ + @ instruction: 0xf1bafbe7 │ │ │ │ eorle r0, pc, r0, lsl #30 │ │ │ │ @ instruction: 0xf7a72000 │ │ │ │ - ldrtmi pc, [fp], -r5, lsr #17 @ │ │ │ │ + ldrtmi pc, [fp], -r7, lsl #17 @ │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ad6400 │ │ │ │ - @ instruction: 0xf1b9fd37 │ │ │ │ + @ instruction: 0xf1b9fd19 │ │ │ │ @ instruction: 0xd1290f00 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4622 │ │ │ │ andcs pc, r1, r3, lsr #26 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xff7e74ae │ │ │ │ + blx 0xff0674ea │ │ │ │ vaba.s8 d30, d30, d31 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1026 │ │ │ │ - sbfx pc, r3, #23, #5 │ │ │ │ + @ instruction: 0xe7a4fbb5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ab4620 │ │ │ │ - @ instruction: 0xf1b9fc0d │ │ │ │ + @ instruction: 0xf1b9fbef │ │ │ │ sbcsle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7ab221f │ │ │ │ - @ instruction: 0x4632ffb3 │ │ │ │ + shadd8mi pc, r2, r5 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 7, cr15, [r0], {171} @ 0xab │ │ │ │ + blx 0xff967522 │ │ │ │ svclt 0x0000e7ca │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ movwls r4, #9735 @ 0x2607 │ │ │ │ - blx 0xfe3e750e │ │ │ │ + blx 0x1c6754a │ │ │ │ strmi r9, [r1], -r2, lsl #22 │ │ │ │ - blcs 0x47ae94 │ │ │ │ + blcs 0x47aed0 │ │ │ │ @ instruction: 0xf895d15d │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x6e767c │ │ │ │ + @ instruction: 0xf9faf7fb │ │ │ │ movwls r6, #10403 @ 0x28a3 │ │ │ │ - blx 0x1f67532 │ │ │ │ + blx 0x17e756e │ │ │ │ strmi r9, [r0], r2, lsl #22 │ │ │ │ cmple r3, pc, lsl #22 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x2676a0 │ │ │ │ + @ instruction: 0xf9e8f7fb │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r3, {r2, r3, r4, r5, r7, r8, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ ldrtmi r9, [r3], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8d0461a │ │ │ │ @ instruction: 0xf7a704bc │ │ │ │ - stmiavs r3!, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andsle r2, r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a8430 │ │ │ │ + blls 0x1a83f4 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519002 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - bls 0x168474 │ │ │ │ + bls 0x168438 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xfe6e75b6 │ │ │ │ + blx 0x1f675f2 │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4632 │ │ │ │ andcs pc, r1, r7, lsl #25 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x10e75e6 │ │ │ │ + blx 0x967622 │ │ │ │ vaba.s8 d30, d30, d28 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe7a1fb37 │ │ │ │ - @ instruction: 0x008764b2 │ │ │ │ + @ instruction: 0xe7a1fb19 │ │ │ │ + addeq r6, r7, r6, ror r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00958 │ │ │ │ + bl 0xfec00994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fd8 │ │ │ │ ldrdlt r3, [r5], r9 │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ - blcs 0xb9aac │ │ │ │ + blcs 0xb9ae8 │ │ │ │ @ instruction: 0xf014d054 │ │ │ │ suble r6, r9, r0, ror r3 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r7], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7a64605 │ │ │ │ - blls 0x1a8398 │ │ │ │ + blls 0x1a835c │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ cmnle r2, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xbb034 │ │ │ │ + blcs 0xbb070 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmiavs r2!, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r2!, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a69203 │ │ │ │ - bls 0x1a8374 │ │ │ │ - bcs 0x47afb8 │ │ │ │ + bls 0x1a8338 │ │ │ │ + bcs 0x47aff4 │ │ │ │ @ instruction: 0xf895d146 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #13864 @ 0x3628 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf97ef7fb │ │ │ │ - bmi 0xa903d4 │ │ │ │ + @ instruction: 0xf960f7fb │ │ │ │ + bmi 0xa90410 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r0, {r1, r3, r7, fp, ip, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmib sp, {r1, r4, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xb1f70092 │ │ │ │ @ instruction: 0x61a8f500 │ │ │ │ strbeq pc, [r0, #-2256] @ 0xfffff730 @ │ │ │ │ - blx 0xff7e7698 │ │ │ │ + blx 0xff0676d4 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ movwcs pc, #7181 @ 0x1c0d @ │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @@ -156980,132 +156995,132 @@ │ │ │ │ ldrmi sp, [r8], -sl, lsr #3 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , q8, q8 │ │ │ │ @ instruction: 0xf8d051c4 │ │ │ │ @ instruction: 0xf7a705c4 │ │ │ │ - @ instruction: 0xe7dffabd │ │ │ │ + bfc pc, #21, #11 @ │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519003 │ │ │ │ @ instruction: 0xf7ab1022 │ │ │ │ - blls 0x1a8324 │ │ │ │ + blls 0x1a82e8 │ │ │ │ vaba.s8 d30, d30, d25 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldr pc, [ip, fp, lsr #21] │ │ │ │ - addeq r6, r7, r8, lsr #7 │ │ │ │ + ldr pc, [ip, sp, lsl #21] │ │ │ │ + addeq r6, r7, ip, ror #6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ ldrmi r4, [r1], r5, lsl #12 │ │ │ │ @ instruction: 0xf7a6469a │ │ │ │ - @ instruction: 0x2c0ffa83 │ │ │ │ + @ instruction: 0x2c0ffa65 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf895808e │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb138 │ │ │ │ + blcs 0xbb174 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldmvs r4!, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1d67740 │ │ │ │ + ldmvs r4!, {r0, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x15e777c │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ addhi pc, ip, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8fef7fb │ │ │ │ + @ instruction: 0xf8e0f7fb │ │ │ │ svceq 0x0000f1b9 │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2l 7, cr15, [r6], {252} @ 0xfc │ │ │ │ - blx 0xfe467770 │ │ │ │ + ldc2 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ + blx 0x1ce77ac │ │ │ │ @ instruction: 0xf7a64604 │ │ │ │ - strbmi pc, [r1], -fp, lsl #21 @ │ │ │ │ + strbmi pc, [r1], -sp, ror #20 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf862f7b3 │ │ │ │ + @ instruction: 0xf844f7b3 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - @ instruction: 0xf85ef7b3 │ │ │ │ + @ instruction: 0xf840f7b3 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf1ba4620 │ │ │ │ subsle r0, r3, r0, lsl #30 │ │ │ │ - ldc2l 7, cr15, [r6, #-696]! @ 0xfffffd48 │ │ │ │ + ldc2l 7, cr15, [r8, #-696] @ 0xfffffd48 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - blx 0x10e77a4 │ │ │ │ + blx 0x9677e0 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ cmnle r4, r7, lsl #12 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8ccf7fb │ │ │ │ - blx 0xce77c4 │ │ │ │ + @ instruction: 0xf8aef7fb │ │ │ │ + blx 0x567800 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ cmple fp, r0, lsl #13 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8bcf7fb │ │ │ │ - blx 0x15e77e4 │ │ │ │ + @ instruction: 0xf89ef7fb │ │ │ │ + blx 0xe67820 │ │ │ │ strmi r4, [r1], r2, asr #12 │ │ │ │ @ instruction: 0xf7b34639 │ │ │ │ - strbmi pc, [sl], -r5, ror #16 @ │ │ │ │ + strbmi pc, [sl], -r7, asr #16 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 7, cr15, [r8, #-696]! @ 0xfffffd48 │ │ │ │ + stc2 7, cr15, [sl, #-696] @ 0xfffffd48 │ │ │ │ ldmdavs r6!, {r0, r1, r2, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - blx 0x567800 │ │ │ │ + @ instruction: 0xf9f4f7a6 │ │ │ │ strmi r4, [r0], r1, lsr #12 │ │ │ │ - @ instruction: 0xffb2f7b2 │ │ │ │ + @ instruction: 0xff94f7b2 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0xf7a6fb53 │ │ │ │ - strtmi pc, [r1], -r7, lsl #20 │ │ │ │ + strtmi pc, [r1], -r9, ror #19 │ │ │ │ @ instruction: 0xf7b24607 │ │ │ │ - strtmi pc, [r8], -r1, asr #31 │ │ │ │ + strtmi pc, [r8], -r3, lsr #31 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ - blx 0x12e798a │ │ │ │ + blx 0x12e79c6 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 7, cr15, [r4, #-696] @ 0xfffffd48 │ │ │ │ + stc2l 7, cr15, [r6], #696 @ 0x2b8 │ │ │ │ vabd.s8 d30, d30, d26 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1024 │ │ │ │ - ldmvs r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9e6f7a6 │ │ │ │ + ldmvs r4!, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9c8f7a6 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ svcge 0x0074f43f │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9f0f7ab │ │ │ │ + @ instruction: 0xf9d2f7ab │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0076f43f │ │ │ │ @ instruction: 0x46392210 │ │ │ │ - @ instruction: 0xf7ad4638 │ │ │ │ - strb pc, [pc, -fp, lsl #16]! @ │ │ │ │ + @ instruction: 0xf7ac4638 │ │ │ │ + strb pc, [pc, -sp, ror #31]! @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9def7ab │ │ │ │ + @ instruction: 0xf9c0f7ab │ │ │ │ vabd.s8 d30, d30, d20 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1028 │ │ │ │ - @ instruction: 0xe78bf9d5 │ │ │ │ + @ instruction: 0xe78bf9b7 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ stcleq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r0], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -157122,804 +157137,804 @@ │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xaa678 │ │ │ │ + blcs 0xaa6b4 │ │ │ │ stmvs lr, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - @ instruction: 0xf986f7a6 │ │ │ │ + @ instruction: 0xf968f7a6 │ │ │ │ strmi r2, [r7], -pc, lsl #28 │ │ │ │ @ instruction: 0xf894d170 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb310 │ │ │ │ + blcs 0xbb34c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fb2204 │ │ │ │ - stmdavs fp!, {r0, r1, r4, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fa2204 │ │ │ │ + stmdavs fp!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a8078 │ │ │ │ - blcs 0x47b2c0 │ │ │ │ + blls 0x1a803c │ │ │ │ + blcs 0x47b2fc │ │ │ │ @ instruction: 0xf894d17d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb334 │ │ │ │ + blcs 0xbb370 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fb2204 │ │ │ │ - ldrtmi pc, [r3], -r1, lsl #16 @ │ │ │ │ + @ instruction: 0xf7fa2204 │ │ │ │ + ldrtmi pc, [r3], -r3, ror #31 @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7ad4638 │ │ │ │ - andcs pc, r0, r5, ror #22 │ │ │ │ - cdp2 7, 1, cr15, cr10, cr6, {5} │ │ │ │ + andcs pc, r0, r7, asr #22 │ │ │ │ + ldc2l 7, cr15, [ip, #664]! @ 0x298 │ │ │ │ andls r6, r3, #15335424 @ 0xea0000 │ │ │ │ @ instruction: 0xf7a64680 │ │ │ │ - bls 0x1a8040 │ │ │ │ + bls 0x1a8004 │ │ │ │ cmple r7, pc, lsl #20 │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ - bcs 0xbb36c │ │ │ │ + bcs 0xbb3a8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blls 0x1a9a8c │ │ │ │ + blls 0x1a9a50 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r3], -r0, lsl #16 │ │ │ │ - @ instruction: 0xf92ef7ad │ │ │ │ + @ instruction: 0xf910f7ad │ │ │ │ andls r6, r3, #2752512 @ 0x2a0000 │ │ │ │ - @ instruction: 0xf93ef7a6 │ │ │ │ - bcs 0x490320 │ │ │ │ + @ instruction: 0xf920f7a6 │ │ │ │ + bcs 0x49035c │ │ │ │ @ instruction: 0xf894d131 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffcaf7fa │ │ │ │ + @ instruction: 0xffacf7fa │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdacc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ad4633 │ │ │ │ - stmiavs r9!, {r0, r1, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r9!, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0x1be7b40 │ │ │ │ + blx 0x1be7b7c │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4632 │ │ │ │ andcs pc, r1, r7, ror #20 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf920f7ab │ │ │ │ + @ instruction: 0xf902f7ab │ │ │ │ vabd.s8 d30, d30, d15 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r3, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xf916f7ab │ │ │ │ + @ instruction: 0xf8f8f7ab │ │ │ │ strb r9, [lr, r3, lsl #22] │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519003 │ │ │ │ @ instruction: 0xf7ab1022 │ │ │ │ - blls 0x1a7fd0 │ │ │ │ + blls 0x1a7f94 │ │ │ │ vabd.s8 d30, d30, d24 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - str pc, [r2, r1, lsl #18] │ │ │ │ + str pc, [r2, r3, ror #17] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00dd8 │ │ │ │ + bl 0xfec00e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a69301 │ │ │ │ - blls 0x127f2c │ │ │ │ + blls 0x127ef0 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbb480 │ │ │ │ + blcs 0xbb4bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - qsaxmi pc, r9, fp @ │ │ │ │ + qasxmi pc, r9, sp @ │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - @ instruction: 0x4630fe13 │ │ │ │ + @ instruction: 0x4630fdf5 │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ - blx 0x167c14 │ │ │ │ + blx 0x167c50 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf8bcf7ab │ │ │ │ + @ instruction: 0xf89ef7ab │ │ │ │ svclt 0x0000e7e3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, lr, lsl #12 │ │ │ │ ldrdne pc, [r4], r0 │ │ │ │ ldmdavs r3!, {r2, r9, sl, lr} │ │ │ │ streq lr, [r1, -r2, asr #20] │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a7eb0 │ │ │ │ - blcs 0x47b484 │ │ │ │ + blls 0x1a7e74 │ │ │ │ + blcs 0x47b4c0 │ │ │ │ @ instruction: 0xf894d13b │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb4fc │ │ │ │ + blcs 0xbb538 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf7a6ff1d │ │ │ │ - strtmi pc, [r9], -r1, lsl #17 │ │ │ │ + @ instruction: 0xf7a6feff │ │ │ │ + strtmi pc, [r9], -r3, ror #16 │ │ │ │ @ instruction: 0xf7ab4680 │ │ │ │ - ldmvs r3!, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r3!, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a7e80 │ │ │ │ - blcs 0x47b4b4 │ │ │ │ + blls 0x1a7e44 │ │ │ │ + blcs 0x47b4f0 │ │ │ │ @ instruction: 0xf894d12c │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb52c │ │ │ │ + blcs 0xbb568 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x6698cc │ │ │ │ + blmi 0x669890 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r2, [r0, -r0, lsl #4] │ │ │ │ @ instruction: 0xf8d44441 │ │ │ │ andls r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003462a │ │ │ │ @ instruction: 0xf7b8030f │ │ │ │ - ldmdavs r1!, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe41f0 │ │ │ │ vmul.i8 d27, d30, d11 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe7c4f85f │ │ │ │ + strb pc, [r4, r1, asr #16] @ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf856f7ab │ │ │ │ + @ instruction: 0xf838f7ab │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - @ instruction: 0x00875eb6 │ │ │ │ + addeq r5, r7, sl, ror lr │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, sp, asr #17 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ - @ instruction: 0xf82cf7a6 │ │ │ │ + @ instruction: 0xf80ef7a6 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d17c │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb604 │ │ │ │ + blcs 0xbb640 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs r3!, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a7dc4 │ │ │ │ - blcs 0x47b570 │ │ │ │ + stmiavs r3!, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7a59303 │ │ │ │ + blls 0x1a9d88 │ │ │ │ + blcs 0x47b5ac │ │ │ │ @ instruction: 0xf896d173 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb628 │ │ │ │ + blcs 0xbb664 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [fp], -r7, lsr #29 │ │ │ │ + strtmi pc, [fp], -r9, lsl #29 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf1b84638 │ │ │ │ andsle r0, r4, r0, lsl #30 │ │ │ │ - blx 0x2e7c38 │ │ │ │ + @ instruction: 0xf9eaf7ad │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdavs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdavs r1!, {r0, r1, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe43f0 │ │ │ │ @ instruction: 0xf7adb93b │ │ │ │ - @ instruction: 0xf1b9fa73 │ │ │ │ + @ instruction: 0xf1b9fa55 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ movwls r6, #14627 @ 0x3923 │ │ │ │ - @ instruction: 0xffe8f7a5 │ │ │ │ + @ instruction: 0xffcaf7a5 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ cmple r9, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 3, pc, cr4, cr10, {7} │ │ │ │ + mrc2 7, 2, pc, cr6, cr10, {7} │ │ │ │ andls r6, r3, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xffd6f7a5 │ │ │ │ - bcs 0x4905f0 │ │ │ │ + @ instruction: 0xffb8f7a5 │ │ │ │ + bcs 0x49062c │ │ │ │ @ instruction: 0xf896d141 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ ldrtmi r9, [r0], -r3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 3, pc, cr2, cr10, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr4, cr10, {7} @ │ │ │ │ stmib sp, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrtmi r8, [sl], -r0, lsl #6 │ │ │ │ strtmi r4, [r9], -fp, lsr #12 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - stmdavs r3!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcsle r2, sp, r0, lsl #22 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13865 @ 0x3629 │ │ │ │ @ instruction: 0xf7aa6c58 │ │ │ │ - blls 0x1a9d4c │ │ │ │ + blls 0x1a9d10 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ab6c98 │ │ │ │ - str pc, [sp, r5, asr #18]! │ │ │ │ + str pc, [sp, r7, lsr #18]! │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffbaf7aa │ │ │ │ + @ instruction: 0xff9cf7aa │ │ │ │ vabd.s8 d30, d30, d3 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0xe78cffb1 │ │ │ │ + @ instruction: 0xe78cff93 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xffa8f7aa │ │ │ │ + @ instruction: 0xff8af7aa │ │ │ │ vaba.s8 d30, d30, d22 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r3, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xff9ef7aa │ │ │ │ + @ instruction: 0xff80f7aa │ │ │ │ ldr r9, [lr, r3, lsl #22]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, lsl #17 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7a54690 │ │ │ │ - svccs 0x000fff77 │ │ │ │ + svccs 0x000fff59 │ │ │ │ @ instruction: 0xd12e4604 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 0, pc, cr4, cr10, {7} @ │ │ │ │ + stc2l 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ movwls r6, #6379 @ 0x18eb │ │ │ │ - @ instruction: 0xff66f7a5 │ │ │ │ + @ instruction: 0xff48f7a5 │ │ │ │ strmi r9, [r7], -r1, lsl #22 │ │ │ │ @ instruction: 0xd1252b0f │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [r2, #1000]! @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ab4620 │ │ │ │ - @ instruction: 0xf1b8fff1 │ │ │ │ + @ instruction: 0xf1b8ffd3 │ │ │ │ @ instruction: 0xd1230f00 │ │ │ │ - blcs 0xc3f9c │ │ │ │ + blcs 0xc3fd8 │ │ │ │ stmdavs r9!, {r1, r3, r4, r5, r8, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe41f0 │ │ │ │ vadd.i8 d27, d30, d15 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7aa1027 │ │ │ │ - @ instruction: 0xe7d1ff53 │ │ │ │ + @ instruction: 0xe7d1ff35 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xff4af7aa │ │ │ │ + @ instruction: 0xff2cf7aa │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ab4620 │ │ │ │ - @ instruction: 0xf1b8ffcd │ │ │ │ + @ instruction: 0xf1b8ffaf │ │ │ │ sbcsle r0, fp, r0, lsl #30 │ │ │ │ movwls r6, #6443 @ 0x192b │ │ │ │ - @ instruction: 0xff28f7a5 │ │ │ │ + @ instruction: 0xff0af7a5 │ │ │ │ strmi r9, [r7], -r1, lsl #22 │ │ │ │ tstle lr, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7aa4620 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xff20f7aa │ │ │ │ + @ instruction: 0xff02f7aa │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - @ instruction: 0xff1cf7aa │ │ │ │ + cdp2 7, 15, cr15, cr14, cr10, {5} │ │ │ │ vaba.s8 d30, d30, d23 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0xe7e1ff13 │ │ │ │ + @ instruction: 0xe7e1fef5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec0119c │ │ │ │ + bl 0xfec011d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ ldrmi r2, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x15e00c │ │ │ │ + blcs 0x15e048 │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d4bd10 │ │ │ │ ldreq r3, [fp, #208] @ 0xd0 │ │ │ │ vqshl.s8 d29, d10, d14 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - blvs 0x16b2e2c │ │ │ │ + blvs 0x16b2e68 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7aa4010 │ │ │ │ - @ instruction: 0xf894beed │ │ │ │ + @ instruction: 0xf894becf │ │ │ │ stmdblt sl!, {r0, r3, r4, r6, r7, sp} │ │ │ │ tstle r3, pc, lsl #16 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - strle r0, [pc], #-1682 @ 0xa9ff0 │ │ │ │ + strle r0, [pc], #-1682 @ 0xaa02c │ │ │ │ strmi r4, [r1], -sl, lsl #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdalt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f4608 │ │ │ │ tstls r0, r3, lsl #4 │ │ │ │ - blx 0x167eba │ │ │ │ + blx 0xff9e7ef4 │ │ │ │ ldrb r9, [ip, r0, lsl #18] │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blvs 0xff0cec28 │ │ │ │ + blvs 0xff0cec64 │ │ │ │ @ instruction: 0xf7ab9100 │ │ │ │ - ldmib sp, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [r8], -r0, lsl #4 │ │ │ │ - blx 0xffc67ee0 │ │ │ │ + blx 0xff4e7f1c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vadd.i8 d25, d0, d0 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - cdp2 7, 6, cr15, cr2, cr13, {5} │ │ │ │ + cdp2 7, 4, cr15, cr4, cr13, {5} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldr r6, [r0, r3, lsr #11]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmiavs sp, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - cdp2 7, 8, cr15, cr12, cr5, {5} │ │ │ │ + cdp2 7, 6, cr15, cr14, cr5, {5} │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d130 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb944 │ │ │ │ + blcs 0xbb980 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r4, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r3], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - stmiavs r3!, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x129a78 │ │ │ │ - blcs 0x47b8bc │ │ │ │ + blls 0x129a3c │ │ │ │ + blcs 0x47b8f8 │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb974 │ │ │ │ + blcs 0xbb9b0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldrtmi pc, [sl], -r1, lsl #26 @ │ │ │ │ + ldrtmi pc, [sl], -r3, ror #25 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ strbmi r6, [fp], -r1, ror #16 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ smmlsr fp, r0, r7, r4 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - cdp2 7, 6, cr15, cr6, cr10, {5} │ │ │ │ + cdp2 7, 4, cr15, cr8, cr10, {5} │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0x463afe5d │ │ │ │ + @ instruction: 0x463afe3f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - cdp2 7, 4, cr15, cr14, cr10, {5} │ │ │ │ + cdp2 7, 3, cr15, cr0, cr10, {5} │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - cdp2 7, 4, cr15, cr10, cr10, {5} │ │ │ │ + cdp2 7, 2, cr15, cr12, cr10, {5} │ │ │ │ svclt 0x0000e7d2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r3, lsl #1 │ │ │ │ strmi r6, [sp], -fp, asr #17 │ │ │ │ ldrmi r4, [r1], r6, lsl #12 │ │ │ │ @ instruction: 0xf8dd9301 │ │ │ │ @ instruction: 0xf7a58028 │ │ │ │ - blls 0x1299cc │ │ │ │ - blcs 0x47b964 │ │ │ │ + blls 0x129990 │ │ │ │ + blcs 0x47b9a0 │ │ │ │ @ instruction: 0xf896d11b │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbba20 │ │ │ │ + blcs 0xbba5c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r5, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r5, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fc463b │ │ │ │ - strtmi pc, [r1], -r7, asr #19 │ │ │ │ + strtmi pc, [r1], -r9, lsr #19 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmdavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r2], -r3, asr #12 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vabd.s8 d30, d14, d2 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - strb pc, [r4, sp, lsl #28]! @ │ │ │ │ + strb pc, [r4, pc, ror #27]! @ │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - cdp2 7, 0, cr15, cr4, cr10, {5} │ │ │ │ + stc2l 7, cr15, [r6, #680]! @ 0x2a8 │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - cdp2 7, 0, cr15, cr0, cr10, {5} │ │ │ │ + stc2l 7, cr15, [r2, #680]! @ 0x2a8 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs pc, {r1, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - ldc2l 7, cr15, [r6, #660] @ 0x294 │ │ │ │ + ldc2 7, cr15, [r8, #660]! @ 0x294 │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d142 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbbab0 │ │ │ │ + blcs 0xbbaec │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs r3!, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r2, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x129918 │ │ │ │ - blcs 0x47ba24 │ │ │ │ + blls 0x1298dc │ │ │ │ + blcs 0x47ba60 │ │ │ │ @ instruction: 0xf896d155 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbbad4 │ │ │ │ + blcs 0xbbb10 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x462afc51 │ │ │ │ + @ instruction: 0x462afc33 │ │ │ │ strbmi r6, [r3], -r1, ror #18 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r3, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x1298e8 │ │ │ │ - blcs 0x47ba4c │ │ │ │ + blls 0x1298ac │ │ │ │ + blcs 0x47ba88 │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbbb04 │ │ │ │ + blcs 0xbbb40 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afc39 │ │ │ │ + @ instruction: 0x463afc1b │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ strbmi r6, [fp], -r1, lsr #17 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe69347f0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - ldc2 7, cr15, [lr, #680] @ 0x2a8 │ │ │ │ + stc2 7, cr15, [r0, #680] @ 0x2a8 │ │ │ │ vaba.s8 d30, d30, d29 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0x463afd95 │ │ │ │ + @ instruction: 0x463afd77 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - stc2 7, cr15, [r6, #680] @ 0x2a8 │ │ │ │ + stc2l 7, cr15, [r8, #-680]! @ 0xfffffd58 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - stc2 7, cr15, [r2, #680] @ 0x2a8 │ │ │ │ + stc2l 7, cr15, [r4, #-680]! @ 0xfffffd58 │ │ │ │ vaba.s8 q15, q15, q1 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0xe7aafd79 │ │ │ │ + sbfx pc, fp, #26, #11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs ip, {r1, r7, ip, sp, pc} │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x461f4692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - ldc2l 7, cr15, [r0, #-660] @ 0xfffffd6c │ │ │ │ + ldc2 7, cr15, [r2, #-660]! @ 0xfffffd6c │ │ │ │ strmi r2, [r0], pc, lsl #24 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbbbbc │ │ │ │ + blcs 0xbbbf8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs fp!, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x12980c │ │ │ │ - blcs 0x47bb24 │ │ │ │ + blls 0x1297d0 │ │ │ │ + blcs 0x47bb60 │ │ │ │ @ instruction: 0xf896d124 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbbbe0 │ │ │ │ + blcs 0xbbc1c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmdbvs r9!, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r9!, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fc463b │ │ │ │ - strtmi pc, [r1], -r1, lsr #19 │ │ │ │ + strtmi pc, [r1], -r3, lsl #19 │ │ │ │ ldrbmi r4, [r0, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r2], -fp, asr #12 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vmax.s8 d30, d14, d18 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7aa1024 │ │ │ │ - ldrb pc, [r2, sp, lsr #26] @ │ │ │ │ + ldrb pc, [r2, pc, lsl #26] @ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [r4, #-680]! @ 0xfffffd58 │ │ │ │ + stc2 7, cr15, [r6, #-680] @ 0xfffffd58 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vbic.i32 q9, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0x46212796 │ │ │ │ @ instruction: 0xf7aa6c78 │ │ │ │ - ldcvs 13, cr15, [r8], #108 @ 0x6c │ │ │ │ + ldcvs 12, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0xf7aa4621 │ │ │ │ - bfi pc, r7, (invalid: 26:24) @ │ │ │ │ + @ instruction: 0xe7d8fcf9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ umulllt r4, r1, r8, r6 │ │ │ │ movwvs lr, #14801 @ 0x39d1 │ │ │ │ @ instruction: 0xf8dd4693 │ │ │ │ strmi sl, [sp], -r8, lsr #32 │ │ │ │ andseq pc, pc, #3 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ svclt 0x00180f00 │ │ │ │ - blx 0x1a34fbc │ │ │ │ + blx 0x1a34ff8 │ │ │ │ teqple r7, r2, lsl #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7a5686e │ │ │ │ - strmi pc, [r4], -r3, ror #25 │ │ │ │ + strmi pc, [r4], -r5, asr #25 │ │ │ │ tstle fp, pc, lsl #28 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1ce83ca │ │ │ │ + blx 0x1568406 │ │ │ │ @ instruction: 0xf7a64648 │ │ │ │ - strtmi pc, [r1], -pc, lsl #19 │ │ │ │ + @ instruction: 0x4621f971 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf1b847d8 │ │ │ │ tstle r0, r0, lsl #30 │ │ │ │ ldrbmi r6, [r3], -r9, lsr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ strb r4, [r7, #4080] @ 0xff0 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r6, r2, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r2], {170} @ 0xaa │ │ │ │ + ldc2 7, cr15, [r4], #680 @ 0x2a8 │ │ │ │ vabd.s8 q15, q15, q10 │ │ │ │ vmvn.i32 q9, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0x46212696 │ │ │ │ @ instruction: 0xf7aa6c70 │ │ │ │ - ldcvs 12, cr15, [r0], #804 @ 0x324 │ │ │ │ + ldcvs 12, cr15, [r0], #684 @ 0x2ac │ │ │ │ @ instruction: 0xf7aa4621 │ │ │ │ - strb pc, [r1, r5, asr #25]! @ │ │ │ │ + strb pc, [r1, r7, lsr #25]! @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ bicsvc lr, r9, pc, asr #20 │ │ │ │ @ instruction: 0xf7aa6cd8 │ │ │ │ - sbfx pc, r5, #25, #30 │ │ │ │ + @ instruction: 0xe7bdfcb7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0164c │ │ │ │ + bl 0xfec01688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ addlt r6, r3, r9, lsl #18 │ │ │ │ @ instruction: 0xf0014607 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r4} │ │ │ │ - blcs 0xda0c4 │ │ │ │ + blcs 0xda100 │ │ │ │ cdpls 8, 0, cr6, cr8, cr12, {7} │ │ │ │ vst1.16 {d15-d16}, [r0 :128], r4 │ │ │ │ stmib sp, {r1, r2, r4, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7a52300 │ │ │ │ - strmi pc, [r1], -fp, lsl #25 │ │ │ │ + strmi pc, [r1], -sp, ror #24 │ │ │ │ strmi r4, [ip], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf942f7a6 │ │ │ │ + @ instruction: 0xf924f7a6 │ │ │ │ strmi r9, [r1], -r0, lsl #20 │ │ │ │ ldrmi r4, [r0, r0, lsr #12] │ │ │ │ - bllt 0x1191090 │ │ │ │ + bllt 0x11910cc │ │ │ │ ldrtmi r6, [r3], -r9, lsr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ ldrb r4, [fp, #-240]! @ 0xffffff10 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r0, #4065 @ 0xfe1 │ │ │ │ ldclvs 2, cr9, [r8], {1} │ │ │ │ - ldc2 7, cr15, [lr], {170} @ 0xaa │ │ │ │ - stc2l 7, cr15, [ip], #-660 @ 0xfffffd6c │ │ │ │ + stc2 7, cr15, [r0], {170} @ 0xaa │ │ │ │ + mcrr2 7, 10, pc, lr, cr5 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7a6460c │ │ │ │ - bls 0x12894c │ │ │ │ + bls 0x128910 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blls 0xbc308 │ │ │ │ + blls 0xbc344 │ │ │ │ @ instruction: 0x46216c58 │ │ │ │ @ instruction: 0xf7aa9300 │ │ │ │ - blls 0xe96a0 │ │ │ │ + blls 0xe9664 │ │ │ │ ldcvs 6, cr4, [r8], {33} @ 0x21 │ │ │ │ - stc2l 7, cr15, [lr], #-680 @ 0xfffffd58 │ │ │ │ + mrrc2 7, 10, pc, r0, cr10 @ │ │ │ │ vaba.s8 q15, q15, q3 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xe7ef2396 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec016f0 │ │ │ │ + bl 0xfec0172c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a59201 │ │ │ │ - stclvs 12, cr15, [r3, #-276]! @ 0xfffffeec │ │ │ │ - bls 0xfbd0c │ │ │ │ + stclvs 12, cr15, [r3, #-156]! @ 0xffffff64 │ │ │ │ + bls 0xfbd48 │ │ │ │ @ instruction: 0xf0034605 │ │ │ │ strtmi r0, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf8941ad2 │ │ │ │ - blcs 0xb687c │ │ │ │ + blcs 0xb68b8 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [sl], #-772 @ 0xfffffcfc │ │ │ │ - blx 0xff46850c │ │ │ │ + blx 0xfece8548 │ │ │ │ tstle r3, pc, lsl #28 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ strle r0, [r7], #-1691 @ 0xfffff965 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ - blvs 0xff6aad58 │ │ │ │ - @ instruction: 0xf85cf7ab │ │ │ │ + blvs 0xff6aad94 │ │ │ │ + @ instruction: 0xf83ef7ab │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ab2201 │ │ │ │ - @ instruction: 0xf646f857 │ │ │ │ + @ instruction: 0xf646f839 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46282396 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - @ instruction: 0xf04ffbcb │ │ │ │ + @ instruction: 0xf04ffbad │ │ │ │ strvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec017b0 │ │ │ │ + bl 0xfec017ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x129554 │ │ │ │ + blls 0x129518 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbbe58 │ │ │ │ + blcs 0xbbe94 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [r9], -pc, ror #20 │ │ │ │ + @ instruction: 0x4629fa51 │ │ │ │ andcs r4, r4, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf856f7ad │ │ │ │ + @ instruction: 0xf838f7ad │ │ │ │ ldmdavs r9!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, r5, lsl sp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - strb pc, [r2, pc, asr #23]! @ │ │ │ │ + @ instruction: 0xe7e2fbb1 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0183c │ │ │ │ + bl 0xfec01878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x1294c8 │ │ │ │ + blls 0x12948c │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xd1292b0f │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbbee4 │ │ │ │ + blcs 0xbbf20 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x628f14 │ │ │ │ + blmi 0x628ed8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c58d3 │ │ │ │ vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ strtmi r0, [fp], #-658 @ 0xfffffd6e │ │ │ │ bicvs pc, r9, r2, lsl #10 │ │ │ │ @ instruction: 0x0648f8d2 │ │ │ │ @ instruction: 0xf7a6461a │ │ │ │ - ldrtmi pc, [r0], -pc, asr #22 @ │ │ │ │ + @ instruction: 0x4630fb31 │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ stc2l 7, cr15, [r2], {253} @ 0xfd │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x1fe856a │ │ │ │ + blx 0x18685a6 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ - addeq r5, r7, r0, lsl #10 │ │ │ │ + addeq r5, r7, r4, asr #9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, fp, lsr #22 │ │ │ │ stmdbvs r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -157938,36 +157953,36 @@ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ mcr2 7, 7, pc, cr12, cr12, {7} @ │ │ │ │ @ instruction: 0xf1bab9b6 │ │ │ │ andsle r0, r8, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7aa4620 │ │ │ │ - blmi 0x6295d8 │ │ │ │ - blls 0x3047a0 │ │ │ │ + blmi 0x62959c │ │ │ │ + blls 0x3047dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, sl, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r0, #-3] │ │ │ │ rsbmi lr, sp, #60293120 @ 0x3980000 │ │ │ │ - blmi 0x3646f0 │ │ │ │ - blls 0x3047cc │ │ │ │ + blmi 0x36472c │ │ │ │ + blls 0x304808 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s16 q4, q8, q8 │ │ │ │ - svclt 0x0000fbc5 │ │ │ │ + svclt 0x0000fbc7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, fp, lsr #22 │ │ │ │ stmdbvs r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -157987,647 +158002,647 @@ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ stc2 7, cr15, [sl, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf1bab9b6 │ │ │ │ andsle r0, r8, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7aa4620 │ │ │ │ - blmi 0x629514 │ │ │ │ - blls 0x304864 │ │ │ │ + blmi 0x6294d8 │ │ │ │ + blls 0x3048a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, sl, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 7, cr15, [r6], {253} @ 0xfd │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r0, #-3] │ │ │ │ rsbmi lr, sp, #60293120 @ 0x3980000 │ │ │ │ - blmi 0x3647b4 │ │ │ │ - blls 0x304890 │ │ │ │ + blmi 0x3647f0 │ │ │ │ + blls 0x3048cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s16 q4, q8, q8 │ │ │ │ - svclt 0x0000fb63 │ │ │ │ + svclt 0x0000fb65 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ eorsle r2, fp, r0, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01a64 │ │ │ │ + bl 0xfec01aa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ streq pc, [r1, #-19] @ 0xffffffed │ │ │ │ svclt 0x0018462e │ │ │ │ andle r2, r6, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ @ instruction: 0xf7fd9301 │ │ │ │ - blls 0x129600 │ │ │ │ + blls 0x12963c │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ stmdbvs r2!, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnlt r9, r1, lsl #18 │ │ │ │ cmplt fp, r3, ror #16 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0xf7aa9101 │ │ │ │ - bls 0x129454 │ │ │ │ + bls 0x129418 │ │ │ │ stmiavs r1!, {r3, r5, r9, sl, lr}^ │ │ │ │ - blx 0xfece88b6 │ │ │ │ + blx 0xfece88f2 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r3!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ ldrmi r6, [r6], -r2, ror #18 │ │ │ │ bicsle r2, pc, r0, lsl #22 │ │ │ │ @ instruction: 0xe7dd4256 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01af8 │ │ │ │ + bl 0xfec01b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7a5681c │ │ │ │ - bmi 0x4ea4f8 │ │ │ │ + bmi 0x4ea4bc │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c588b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ andcs r0, r0, #-2147483612 @ 0x80000024 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ stmib sp, {r3, r5, r6, r7, fp, ip}^ │ │ │ │ strtmi r0, [r3], #-3072 @ 0xfffff400 │ │ │ │ bicvs pc, ip, r1, lsl #4 │ │ │ │ @ instruction: 0xf7a66808 │ │ │ │ - andlt pc, r3, fp, lsr sl @ │ │ │ │ + andlt pc, r3, sp, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r5, r7, ip, asr r2 │ │ │ │ + addeq r5, r7, r0, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec01b60 │ │ │ │ + bl 0xfec01b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff0 │ │ │ │ @ instruction: 0xf1a03280 │ │ │ │ addlt r0, r2, r8, lsl #6 │ │ │ │ svclt 0x00882b01 │ │ │ │ stmdble r1, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xd1242810 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf7a5681c │ │ │ │ - bmi 0x62a480 │ │ │ │ + bmi 0x62a444 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldceq 6, cr15, [ip], #-304 @ 0xfffffed0 │ │ │ │ ldceq 2, cr15, [r2], {192} @ 0xc0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #9109504 @ 0x8b0000 │ │ │ │ mvnvs pc, ip, lsl #10 │ │ │ │ vmlaeq.f64 d14, d0, d3 │ │ │ │ smmlseq r0, ip, r8, pc @ │ │ │ │ @ instruction: 0xf8cd4423 │ │ │ │ @ instruction: 0xf7a6e000 │ │ │ │ - ldrdlt pc, [r2], -r3 │ │ │ │ + @ instruction: 0xb002f9b5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf645bd10 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf645012f │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ - blmi 0x16aa94 │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ + blmi 0x16aad0 │ │ │ │ rsbsne pc, r9, #64, 4 │ │ │ │ - blx 0xff36714c │ │ │ │ - ldrdeq r5, [r7], ip │ │ │ │ - eorseq r1, r5, r4, asr #9 │ │ │ │ + blx 0xff1e7188 │ │ │ │ + addeq r5, r7, r0, lsr #3 │ │ │ │ + ldrshteq r1, [r5], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01bf0 │ │ │ │ + bl 0xfec01c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030fe0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ cmnle fp, r0, lsl #22 │ │ │ │ - blcs 0x384d90 │ │ │ │ + blcs 0x384dcc │ │ │ │ @ instruction: 0xf894d017 │ │ │ │ - bcs 0xb2d80 │ │ │ │ + bcs 0xb2dbc │ │ │ │ orrhi pc, r3, r0, asr #32 │ │ │ │ vqdmulh.s d2, d0, d13 │ │ │ │ ldm pc, {r1, r3, r4, r7, pc}^ @ │ │ │ │ rsbeq pc, pc, r3, lsl r0 @ │ │ │ │ eorseq r0, fp, pc, rrx │ │ │ │ smlaltbeq r0, r5, sp, r0 │ │ │ │ rscseq r0, r4, fp, ror r0 │ │ │ │ tsteq pc, sp, lsr #2 │ │ │ │ cmpeq r6, sp, asr #1 │ │ │ │ umullseq r0, r8, r8, r0 │ │ │ │ movwls r0, #8349 @ 0x209d │ │ │ │ - cdp2 7, 10, cr15, cr2, cr2, {5} │ │ │ │ + cdp2 7, 8, cr15, cr4, cr2, {5} │ │ │ │ ldrsbne pc, [r4], #132 @ 0x84 @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf0114605 │ │ │ │ stcvs 15, cr0, [r1, #32]! │ │ │ │ @ instruction: 0xf64f9802 │ │ │ │ @ instruction: 0xf6cf72fe │ │ │ │ @ instruction: 0x460e62ff │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ - blvs 0xff6fb460 │ │ │ │ + blvs 0xff6fb49c │ │ │ │ @ instruction: 0xf7ab462b │ │ │ │ - @ instruction: 0xf894f877 │ │ │ │ + @ instruction: 0xf894f859 │ │ │ │ stmdbcs r0, {r0, r2, r3, r4, r6, r7, ip} │ │ │ │ strmi sp, [r8], -sl, asr #2 │ │ │ │ - @ instruction: 0xf9a0f7b2 │ │ │ │ + @ instruction: 0xf982f7b2 │ │ │ │ @ instruction: 0xf7aa4628 │ │ │ │ - @ instruction: 0xf894f927 │ │ │ │ + @ instruction: 0xf894f909 │ │ │ │ strvs r3, [r6, #221]! @ 0xdd │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ andcs r8, r8, r7, ror #2 │ │ │ │ @ instruction: 0xff64f7ff │ │ │ │ ldmdblt fp!, {r0, r1, r5, r6, r9, sl, fp, sp, lr} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andseq lr, sl, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf7aa9202 │ │ │ │ - svcvs 0x0023f90f │ │ │ │ + svcvs 0x0023f8f1 │ │ │ │ strvs r9, [r2, #2562]! @ 0xa02 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf894811e │ │ │ │ stmiavs r2!, {r0, r2, r3, r4, r6, r7, ip, sp} │ │ │ │ - bne 0x1546048 │ │ │ │ + bne 0x1546084 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ tstcs r1, r9, ror r1 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 7, cr15, [r6], {252} @ 0xfc │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 7, 1, cr15, cr0, cr5, {5} │ │ │ │ + ldc2l 7, cr15, [r2, #660]! @ 0x294 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - @ instruction: 0xe783f953 │ │ │ │ + @ instruction: 0xe783f935 │ │ │ │ smlatbcs r1, r2, r8, r6 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7fc1ad2 │ │ │ │ strb pc, [r3, pc, ror #23] @ │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - @ instruction: 0xe7b3f9b9 │ │ │ │ + ldr pc, [r3, r7, lsr #19]! │ │ │ │ @ instruction: 0xf6466d62 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ stmiavs r0!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdavs sp, {r7, r9, fp, ip} │ │ │ │ - ldc2l 7, cr15, [r0, #660]! @ 0x294 │ │ │ │ + ldc2l 7, cr15, [r2, #660] @ 0x294 │ │ │ │ vnmls.f32 s8, s27, s31 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ bicsvc pc, r4, r1, lsl #4 │ │ │ │ @ instruction: 0xf7a66808 │ │ │ │ - tstpcs r0, r9, lsl #18 @ p-variant is OBSOLETE │ │ │ │ + smlattcs r0, fp, r8, pc @ │ │ │ │ @ instruction: 0xf7b24608 │ │ │ │ - @ instruction: 0xe79df933 │ │ │ │ + @ instruction: 0xe79df915 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, ror #26 │ │ │ │ - bne 0x1544dec │ │ │ │ + bne 0x1544e28 │ │ │ │ andls r6, r2, #222208 @ 0x36400 │ │ │ │ - @ instruction: 0xffaaf7f9 │ │ │ │ - bls 0x1460fc │ │ │ │ + @ instruction: 0xff8cf7f9 │ │ │ │ + bls 0x146138 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - @ instruction: 0xf934f7b2 │ │ │ │ + @ instruction: 0xf916f7b2 │ │ │ │ movwcs lr, #1930 @ 0x78a │ │ │ │ sbcscc pc, lr, r4, lsl #17 │ │ │ │ - @ instruction: 0xf904f7a5 │ │ │ │ + @ instruction: 0xf8e6f7a5 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andls r9, r2, r3, lsl #6 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - stmdals r2, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ @ instruction: 0xf7aa4601 │ │ │ │ - blls 0x1aa07c │ │ │ │ + blls 0x1aa040 │ │ │ │ vst2.8 {d25-d26}, [pc], r2 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf8f4f7ad │ │ │ │ + @ instruction: 0xf8d6f7ad │ │ │ │ @ instruction: 0xf7a52003 │ │ │ │ - @ instruction: 0xf04ffda5 │ │ │ │ + @ instruction: 0xf04ffd87 │ │ │ │ @ instruction: 0x4602419c │ │ │ │ @ instruction: 0xf7fb200d │ │ │ │ - strb pc, [r3, -sp, lsr #18]! @ │ │ │ │ + strb pc, [r3, -pc, lsl #18]! @ │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf7a530de │ │ │ │ - @ instruction: 0xf646f8dd │ │ │ │ + @ instruction: 0xf646f8bf │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12964 @ 0x32a4 │ │ │ │ ldmdavs r9, {r1, ip, pc} │ │ │ │ - @ instruction: 0xf86ef7ad │ │ │ │ + @ instruction: 0xf850f7ad │ │ │ │ vld2.8 {d25-d26}, [pc], r2 │ │ │ │ strmi r1, [r1], -r0, lsl #4 │ │ │ │ - stc2 7, cr15, [lr, #-680] @ 0xfffffd58 │ │ │ │ + ldc2l 7, cr15, [r0], #680 @ 0x2a8 │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - @ instruction: 0xf894f8cd │ │ │ │ + @ instruction: 0xf894f8af │ │ │ │ ldrdcs r3, [r2], -r9 │ │ │ │ strhne pc, [r0], #132 @ 0x84 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ cmpvs r3, r1, asr #20 │ │ │ │ orrmi pc, r8, r1, asr #32 │ │ │ │ - @ instruction: 0xff86f7f9 │ │ │ │ + @ instruction: 0xff68f7f9 │ │ │ │ movwcs lr, #1848 @ 0x738 │ │ │ │ sbcscc pc, lr, r4, lsl #17 │ │ │ │ - @ instruction: 0xf8b2f7a5 │ │ │ │ + @ instruction: 0xf894f7a5 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andls r9, r2, r3, lsl #6 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - stmdals r2, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ @ instruction: 0xf7aa4601 │ │ │ │ - blls 0x1a9fd8 │ │ │ │ + blls 0x1a9f9c │ │ │ │ vst2.8 {d25-d26}, [pc], r2 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf8a2f7ad │ │ │ │ + @ instruction: 0xf884f7ad │ │ │ │ strhne pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf0412002 │ │ │ │ @ instruction: 0x91024194 │ │ │ │ - stc2l 7, cr15, [lr, #-660] @ 0xfffffd6c │ │ │ │ + ldc2 7, cr15, [r0, #-660]! @ 0xfffffd6c │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7fb200b │ │ │ │ - @ instruction: 0xe70df8d7 │ │ │ │ + @ instruction: 0xe70df8b9 │ │ │ │ @ instruction: 0xee1d4a5c │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ @ instruction: 0xf64c6812 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldmdavs fp, {r1, r4, r7} │ │ │ │ @ instruction: 0xf600588a │ │ │ │ @ instruction: 0xf8d00158 │ │ │ │ ldrmi r0, [r3], #-2136 @ 0xfffff7a8 │ │ │ │ @ instruction: 0xf7a62200 │ │ │ │ - ldrbt pc, [r5], r7, asr #16 @ │ │ │ │ + ldrbt pc, [r5], r9, lsr #16 @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, ror #26 │ │ │ │ - bne 0x1544f3c │ │ │ │ + bne 0x1544f78 │ │ │ │ andls r6, r2, #222208 @ 0x36400 │ │ │ │ - @ instruction: 0xff02f7f9 │ │ │ │ - bls 0x14624c │ │ │ │ + mcr2 7, 7, pc, cr4, cr9, {7} @ │ │ │ │ + bls 0x146288 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - bmi 0x13249cc │ │ │ │ + bmi 0x1324a08 │ │ │ │ svcne 0x0070ee1d │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ bicseq pc, ip, r0, lsl #12 │ │ │ │ ldmeq ip, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - @ instruction: 0xf81ef7a6 │ │ │ │ + @ instruction: 0xf800f7a6 │ │ │ │ svcvs 0x0060e6cc │ │ │ │ - b 0x116ee68 │ │ │ │ + b 0x116eea4 │ │ │ │ @ instruction: 0xf7a51000 │ │ │ │ - @ instruction: 0xf646fd01 │ │ │ │ + @ instruction: 0xf646fce3 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf844f7ad │ │ │ │ - blcs 0x42485c │ │ │ │ + @ instruction: 0xf826f7ad │ │ │ │ + blcs 0x424898 │ │ │ │ andge sp, r1, #76, 16 @ 0x4c0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq sl, r1, sp │ │ │ │ - muleq sl, r1, sp │ │ │ │ - andeq sl, sl, sp, lsl #21 │ │ │ │ - @ instruction: 0x000aadb1 │ │ │ │ - muleq sl, r1, sp │ │ │ │ - @ instruction: 0x000aadb1 │ │ │ │ - andeq sl, sl, r5, asr #23 │ │ │ │ - @ instruction: 0x000aadb1 │ │ │ │ - andeq sl, sl, fp, lsl ip │ │ │ │ - andeq sl, sl, r7, ror fp │ │ │ │ - @ instruction: 0x000aadb1 │ │ │ │ - @ instruction: 0x000aadb1 │ │ │ │ - @ instruction: 0x000aadb1 │ │ │ │ - muleq sl, r1, sp │ │ │ │ + andeq sl, sl, sp, asr #27 │ │ │ │ + andeq sl, sl, sp, asr #27 │ │ │ │ + andeq sl, sl, r9, asr #21 │ │ │ │ + andeq sl, sl, sp, ror #27 │ │ │ │ + andeq sl, sl, sp, asr #27 │ │ │ │ + andeq sl, sl, sp, ror #27 │ │ │ │ + andeq sl, sl, r1, lsl #24 │ │ │ │ + andeq sl, sl, sp, ror #27 │ │ │ │ + andeq sl, sl, r7, asr ip │ │ │ │ + @ instruction: 0x000aabb3 │ │ │ │ + andeq sl, sl, sp, ror #27 │ │ │ │ + andeq sl, sl, sp, ror #27 │ │ │ │ + andeq sl, sl, sp, ror #27 │ │ │ │ + andeq sl, sl, sp, asr #27 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ - @ instruction: 0xf7a530de │ │ │ │ - @ instruction: 0xf646f815 │ │ │ │ + @ instruction: 0xf7a430de │ │ │ │ + @ instruction: 0xf646fff7 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12964 @ 0x32a4 │ │ │ │ ldmdavs r9, {r1, ip, pc} │ │ │ │ - @ instruction: 0xffa6f7ac │ │ │ │ + @ instruction: 0xff88f7ac │ │ │ │ vld2.8 {d25-d26}, [pc], r2 │ │ │ │ strmi r1, [r1], -r0, lsl #4 │ │ │ │ - mcrr2 7, 10, pc, r6, cr10 @ │ │ │ │ + stc2 7, cr15, [r8], #-680 @ 0xfffffd58 │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf7ad6819 │ │ │ │ - ldrbt pc, [sl], -r5, lsl #16 @ │ │ │ │ + @ instruction: 0xf7ac6819 │ │ │ │ + ldrbt pc, [sl], -r7, ror #31 @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, ror #26 │ │ │ │ - bne 0x154502c │ │ │ │ + bne 0x1545068 │ │ │ │ andls r6, r2, #222208 @ 0x36400 │ │ │ │ - mcr2 7, 4, pc, cr10, cr9, {7} @ │ │ │ │ - bls 0x14633c │ │ │ │ + mcr2 7, 3, pc, cr12, cr9, {7} @ │ │ │ │ + bls 0x146378 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - strbt pc, [r9], -r3, ror #16 @ │ │ │ │ + @ instruction: 0xe669f851 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andls r4, r2, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7f96bd9 │ │ │ │ - stclvs 14, cr15, [r3, #-484]! @ 0xfffffe1c │ │ │ │ + stclvs 14, cr15, [r3, #-364]! @ 0xfffffe94 │ │ │ │ strtmi r9, [r0], -r2, lsl #20 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ - svclt 0x0000b84f │ │ │ │ - addeq r5, r7, sl, asr #32 │ │ │ │ - strdeq r4, [r7], r2 │ │ │ │ - addeq r4, r7, r0, lsr #29 │ │ │ │ + svclt 0x0000b83d │ │ │ │ + addeq r5, r7, lr │ │ │ │ + @ instruction: 0x00874eb6 │ │ │ │ + addeq r4, r7, r4, ror #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01ff8 │ │ │ │ + bl 0xfec02034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ @ instruction: 0x460d20d0 │ │ │ │ smullsne pc, r9, r0, r8 @ │ │ │ │ cmppmi r6, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbcs r0, {r1, r7, ip, sp, pc} │ │ │ │ svclt 0x00184604 │ │ │ │ ldreq r2, [r2, #939] @ 0x3ab │ │ │ │ @ instruction: 0xf894d533 │ │ │ │ - blcs 0xb71e4 │ │ │ │ + blcs 0xb7220 │ │ │ │ @ instruction: 0xf894d04f │ │ │ │ ldrdcs r2, [r2], -r9 │ │ │ │ @ instruction: 0xf082882b │ │ │ │ - b 0x116b638 │ │ │ │ + b 0x116b674 │ │ │ │ @ instruction: 0xf0436342 │ │ │ │ @ instruction: 0xf7a54588 │ │ │ │ - @ instruction: 0xf894fc63 │ │ │ │ + @ instruction: 0xf894fc45 │ │ │ │ @ instruction: 0x460630d8 │ │ │ │ ldrtmi fp, [r2], -r3, lsl #3 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - @ instruction: 0xffe8f7fa │ │ │ │ + @ instruction: 0xffcaf7fa │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blcs 0xc6af8 │ │ │ │ + blcs 0xc6b34 │ │ │ │ vrhadd.s8 , q7, q5 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff6fc6fc │ │ │ │ - mcr2 7, 1, pc, cr0, cr9, {7} @ │ │ │ │ + blvs 0xff6fc738 │ │ │ │ + mcr2 7, 0, pc, cr2, cr9, {7} @ │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf8d0e7df │ │ │ │ movwls r0, #4292 @ 0x10c4 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xf7970940 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs sl!, {r0, r6, r7, ip, lr, pc} │ │ │ │ addsmi r9, sl, #1024 @ 0x400 │ │ │ │ svcvs 0x0023d1bd │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7f96bd9 │ │ │ │ - stclvs 14, cr15, [r3, #-12]! │ │ │ │ + stclvs 13, cr15, [r3, #-916]! @ 0xfffffc6c │ │ │ │ strvs r2, [r3, #16]! │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ vabd.s8 q15, q15, q2 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stclvs 3, cr2, [r1, #-600]! @ 0xfffffda8 │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - blvs 0xff6f1820 │ │ │ │ + blvs 0xff6f185c │ │ │ │ @ instruction: 0xf7f99201 │ │ │ │ - bls 0x12a6a4 │ │ │ │ + bls 0x12a668 │ │ │ │ stclvs 3, cr2, [r1, #-24]! @ 0xffffffe8 │ │ │ │ strvs r4, [r1, #1041]! @ 0x411 │ │ │ │ @ instruction: 0xf8c4682a │ │ │ │ rscvs r2, r3, r0, asr #1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xfff68da6 │ │ │ │ + blx 0xff7e8de2 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - @ instruction: 0xe7a4ff3d │ │ │ │ + @ instruction: 0xe7a4ff1f │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xffb68dc6 │ │ │ │ + blx 0xff3e8e02 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - ldr pc, [r1, sp, lsr #30]! │ │ │ │ + ldr pc, [r1, pc, lsl #30]! │ │ │ │ ldrsbcs pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #134217731 @ 0x8000003 │ │ │ │ rsble r2, r9, r0, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec02158 │ │ │ │ + bl 0xfec02194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8160 @ 0x1fe0 │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ ldrtle r0, [sl], #-1427 @ 0xfffffa6d │ │ │ │ svcvs 0x0022680b │ │ │ │ @ instruction: 0xf043b29b │ │ │ │ - bcs 0xbc500 │ │ │ │ + bcs 0xbc53c │ │ │ │ @ instruction: 0xf646d15b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vcge.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ andcs r2, r0, #-2147483611 @ 0x80000025 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf7f96bc9 │ │ │ │ - blls 0x1aa5ec │ │ │ │ + blls 0x1aa5b0 │ │ │ │ strtmi r6, [r8], -r2, ror #26 │ │ │ │ ldmdavs sp, {r1, r5, r7, r8, sl, sp, lr} │ │ │ │ - blx 0xfece8e3a │ │ │ │ + blx 0xfe568e76 │ │ │ │ @ instruction: 0xee1d4a34 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ tstpvs r6, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7a56808 │ │ │ │ - movwcs pc, #11977 @ 0x2ec9 @ │ │ │ │ + movwcs pc, #11947 @ 0x2eab @ │ │ │ │ andcs r6, r1, r3, ror #1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd30 │ │ │ │ smlabtls r3, r4, r0, r0 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xf7970940 │ │ │ │ - stmdbls r3, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r0, r1, r3, fp, sp, lr} │ │ │ │ - blcs 0xfeb9f2e0 │ │ │ │ + blcs 0xfeb9f31c │ │ │ │ svcvs 0x0023d1b7 │ │ │ │ vqdmulh.s , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff6fc890 │ │ │ │ - ldc2l 7, cr15, [r6, #-996] @ 0xfffffc1c │ │ │ │ + blvs 0xff6fc8cc │ │ │ │ + ldc2 7, cr15, [r8, #-996]! @ 0xfffffc1c │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7ff2010 │ │ │ │ movwcs pc, #11421 @ 0x2c9d @ │ │ │ │ ldrb r6, [r4, r3, ror #1] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvs 0x00604770 │ │ │ │ - b 0x112f180 │ │ │ │ + b 0x112f1bc │ │ │ │ @ instruction: 0xf7a51000 │ │ │ │ - @ instruction: 0xf646fb63 │ │ │ │ + @ instruction: 0xf646fb45 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12810 @ 0x320a │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - blls 0x1aaae8 │ │ │ │ + blls 0x1aaaac │ │ │ │ svcvs 0x0060e795 │ │ │ │ - b 0x116f1c8 │ │ │ │ + b 0x116f204 │ │ │ │ @ instruction: 0xf7a51000 │ │ │ │ - @ instruction: 0xf646fb51 │ │ │ │ + @ instruction: 0xf646fb33 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - cdp2 7, 9, cr15, cr4, cr12, {5} │ │ │ │ + cdp2 7, 7, cr15, cr6, cr12, {5} │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - addeq r4, r7, sl, asr #23 │ │ │ │ + addeq r4, r7, lr, lsl #23 │ │ │ │ ldmdblt r3!, {r0, r1, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ @ instruction: 0xf7a52000 │ │ │ │ - @ instruction: 0xf646fb2f │ │ │ │ + @ instruction: 0xf646fb11 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ vst4.32 {d18,d20,d22,d24}, [pc :64], r6 │ │ │ │ stmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - cdp2 7, 7, cr15, cr2, cr12, {5} │ │ │ │ + cdp2 7, 5, cr15, cr4, cr12, {5} │ │ │ │ andcs r9, r0, #1024 @ 0x400 │ │ │ │ mullt r3, sl, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec022dc │ │ │ │ + bl 0xfec02318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0xf7a44607 │ │ │ │ - @ instruction: 0x4605fe51 │ │ │ │ + @ instruction: 0x4605fe33 │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - blx 0x2e8f8a │ │ │ │ + blx 0xffb68fc4 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ strtmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x1368fa8 │ │ │ │ + blx 0xbe8fe4 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7a94628 │ │ │ │ - @ instruction: 0x4632ffb3 │ │ │ │ + shadd8mi pc, r2, r5 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffaef7a9 │ │ │ │ + @ instruction: 0xff90f7a9 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7aa2208 │ │ │ │ - @ instruction: 0x462af8dd │ │ │ │ + @ instruction: 0x462af8bf │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - svclt 0x00c8f7a9 │ │ │ │ + svclt 0x00aaf7a9 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0234c │ │ │ │ + bl 0xfec02388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a49301 │ │ │ │ - blls 0x12a9b8 │ │ │ │ + blls 0x12a97c │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbc9f4 │ │ │ │ + blcs 0xbca30 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strtmi pc, [r9], -r1, lsr #25 │ │ │ │ + strtmi pc, [r9], -r3, lsl #25 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrtmi pc, [r0], -r7, lsr #31 @ │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ @ instruction: 0xff48f7fc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - cdp2 7, 0, cr15, cr2, cr9, {5} │ │ │ │ + stc2l 7, cr15, [r4, #676]! @ 0x2a4 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec023c0 │ │ │ │ + bl 0xfec023fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -fp, lsl #12 │ │ │ │ ldmdale pc!, {r0, r1, r2, r3, r8, fp, sp}^ @ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ - blcs 0xb71238 │ │ │ │ + blcs 0xb71274 │ │ │ │ ldmdbcc r9!, {r1, r4, r5, r9, ip, sp} │ │ │ │ ldrbpl r4, [r5, #-64] @ 0xffffffc0 │ │ │ │ stmdaeq r8, {r2, r5, r6, sl, sp, lr} │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldcvs 3, cr2, [r4], {1} │ │ │ │ strcc lr, [r0], #-2501 @ 0xfffff63b │ │ │ │ @@ -158652,411 +158667,411 @@ │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ mcrrvs 2, 0, r2, ip, cr2 │ │ │ │ vabd.s8 q15, q15, q10 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ andcs r2, r2, #-2147483611 @ 0x80000025 │ │ │ │ ldrb r6, [sp, ip, lsl #26] │ │ │ │ @ instruction: 0xf7a49101 │ │ │ │ - vmla.f32 d31, d30, d9 │ │ │ │ + vmla.f32 , q7, │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46042296 │ │ │ │ ldclvs 2, cr9, [r1], {0} │ │ │ │ - cdp2 7, 14, cr15, cr14, cr9, {5} │ │ │ │ + cdp2 7, 13, cr15, cr0, cr9, {5} │ │ │ │ strtmi r9, [r1], -r0, lsl #20 │ │ │ │ ldcvs 6, cr4, [r2], {32} │ │ │ │ - cdp2 7, 15, cr15, cr12, cr9, {5} │ │ │ │ + cdp2 7, 13, cr15, cr14, cr9, {5} │ │ │ │ andcs r9, r9, #1024 @ 0x400 │ │ │ │ smlabtls r0, r8, r7, lr │ │ │ │ - stc2 7, cr15, [r4, #656] @ 0x290 │ │ │ │ + stc2l 7, cr15, [r6, #-656]! @ 0xfffffd70 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ mcrrvs 6, 0, r4, sl, cr4 │ │ │ │ @ instruction: 0xf7a96d09 │ │ │ │ - blls 0xeb0cc │ │ │ │ + blls 0xeb090 │ │ │ │ ldr r2, [r9, r3, lsl #4]! │ │ │ │ @ instruction: 0xf7a49100 │ │ │ │ - vmla.f32 , q7, │ │ │ │ + vmla.f32 , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x461e2396 │ │ │ │ mrrcvs 6, 0, r4, sl, cr4 │ │ │ │ @ instruction: 0xf7a96d19 │ │ │ │ - andscs pc, pc, #500 @ 0x1f4 │ │ │ │ + andscs pc, pc, #380 @ 0x17c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xff16916a │ │ │ │ + blx 0xfe9e91a6 │ │ │ │ ldcvs 6, cr4, [r1], #136 @ 0x88 │ │ │ │ @ instruction: 0xf7ab4620 │ │ │ │ - blls 0xe9670 │ │ │ │ + blls 0xe9634 │ │ │ │ ldr r2, [pc, r9, lsl #4] │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vmlal.s q8, d16, d0[2] │ │ │ │ + vrshr.s64 q8, q12, #64 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r9} │ │ │ │ - mcrr2 2, 0, pc, lr, cr15 @ │ │ │ │ - ldc2 7, cr15, [r4], {101} @ 0x65 │ │ │ │ + mrrc2 2, 0, pc, r0, cr15 @ │ │ │ │ + blx 0xffe690be │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8d04605 │ │ │ │ - blmi 0x122b654 │ │ │ │ + blmi 0x122b690 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vsubw.u8 q8, q0, d0 │ │ │ │ cmnlt r8, r0, asr #32 │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ andle r2, sl, sp, lsl #22 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - blcs 0x3ebf2c │ │ │ │ + blcs 0x3ebf68 │ │ │ │ stmdavs fp, {r0, r2, ip, lr, pc} │ │ │ │ andle r2, r2, sp, lsl #22 │ │ │ │ - blcs 0x40565c │ │ │ │ + blcs 0x405698 │ │ │ │ andcs sp, r0, pc, lsl #26 │ │ │ │ ldmdavs sl, {r0, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, pc, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7a481f0 │ │ │ │ - pkhbtmi pc, r0, fp, lsl #26 @ │ │ │ │ - ldc2 7, cr15, [r8, #-656] @ 0xfffffd70 │ │ │ │ + @ instruction: 0x4680fcfd │ │ │ │ + ldc2l 7, cr15, [sl], #656 @ 0x290 │ │ │ │ strmi r6, [r7], -r3, lsr #16 │ │ │ │ suble r2, r9, pc, lsl #22 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524640 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - stmdbvs r3!, {r0, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ eorsle r2, r8, pc, lsl #22 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524638 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - stmdavs r3!, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdale r8!, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andcs r2, r2, r6, lsl #10 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xff4cf7a9 │ │ │ │ + @ instruction: 0xff2ef7a9 │ │ │ │ stmdage r5, {r0, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ - bls 0x252bc4 │ │ │ │ + bls 0x252c00 │ │ │ │ andls r2, r3, #0 │ │ │ │ - @ instruction: 0xf9a6f7a5 │ │ │ │ + @ instruction: 0xf988f7a5 │ │ │ │ strmi r9, [r3], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf8cd9701 │ │ │ │ @ instruction: 0xf7ab8000 │ │ │ │ - @ instruction: 0x4628fc77 │ │ │ │ + @ instruction: 0x4628fc59 │ │ │ │ strbmi r6, [r2], -r1, lsr #17 │ │ │ │ mcr2 7, 1, pc, cr6, cr12, {7} @ │ │ │ │ str r2, [sp, r1]! │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - cdp2 7, 3, cr15, cr4, cr9, {5} │ │ │ │ + cdp2 7, 1, cr15, cr6, cr9, {5} │ │ │ │ andcs lr, r1, #224, 14 @ 0x3800000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2l 7, cr15, [ip, #-676] @ 0xfffffd5c │ │ │ │ + stc2 7, cr15, [lr, #-676]! @ 0xfffffd5c │ │ │ │ ldrdcs lr, [r0, -sl] │ │ │ │ @ instruction: 0xf7a94638 │ │ │ │ - @ instruction: 0xe7cafcfb │ │ │ │ + @ instruction: 0xe7cafcdd │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r6], #676 @ 0x2a4 │ │ │ │ + ldc2l 7, cr15, [r8], {169} @ 0xa9 │ │ │ │ vaba.s8 d14, d31, d25 │ │ │ │ - andcs pc, r0, r5, lsl #27 │ │ │ │ - tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r7, lsl #27 │ │ │ │ + teqpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rsbsmi pc, ip, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xfff0f1a2 │ │ │ │ + @ instruction: 0xffeaf1a2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r1, [r5], -ip │ │ │ │ + eorseq r1, r5, ip, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0262c │ │ │ │ + bl 0xfec02668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x66f3b4 │ │ │ │ + blmi 0x66f3f0 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpvs 3, 4, cr0, cr3, cr0, {0} │ │ │ │ mcrvs 1, 4, fp, cr3, cr3, {5} │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ movwls sl, #2051 @ 0x803 │ │ │ │ mrc2 7, 5, pc, cr4, cr15, {7} │ │ │ │ - blls 0xbdc90 │ │ │ │ - bls 0x20549c │ │ │ │ + blls 0xbdccc │ │ │ │ + bls 0x2054d8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ tstle r4, r0, lsl #4 │ │ │ │ ldrdeq lr, [r3, -sp] │ │ │ │ andlt r2, r7, r0, lsl #4 │ │ │ │ - bl 0x1e95e0 │ │ │ │ - bllt 0x1de9318 │ │ │ │ + bl 0x1e961c │ │ │ │ + bllt 0x1669354 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - @ instruction: 0xf984f7a2 │ │ │ │ + @ instruction: 0xf966f7a2 │ │ │ │ strmi r9, [r3], -r0, lsl #20 │ │ │ │ ldcvs 0, cr2, [r1, #4] │ │ │ │ @ instruction: 0x669366d1 │ │ │ │ ldrbvs r9, [r0], -r1, lsl #18 │ │ │ │ vaba.s8 q7, , q6 │ │ │ │ - svclt 0x0000fd41 │ │ │ │ + svclt 0x0000fd43 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ - bllt 0x17e9348 │ │ │ │ + bllt 0x1069384 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec026a8 │ │ │ │ + bl 0xfec026e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x42f450 │ │ │ │ + blmi 0x42f48c │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ stmdage r1, {r0, r9, sl, lr} │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrc2 7, 3, pc, cr10, cr15, {7} │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r3, r8, ip, lr, pc}^ │ │ │ │ strtmi r0, [r3], -r1, lsl #2 │ │ │ │ andlt r2, r4, r0, lsl #4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xf6938c │ │ │ │ - ldc2 2, cr15, [r4, #-60] @ 0xffffffc4 │ │ │ │ + bllt 0x7e93c8 │ │ │ │ + ldc2 2, cr15, [r6, #-60] @ 0xffffffc4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec026f4 │ │ │ │ + bl 0xfec02730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf8f6f7a5 │ │ │ │ + @ instruction: 0xf8d8f7a5 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ac4008 │ │ │ │ - svclt 0x0000bc37 │ │ │ │ + svclt 0x0000bc19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec02738 │ │ │ │ + bl 0xfec02774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ stmib sp, {r1, r3, r9, sl, lr}^ │ │ │ │ - blvs 0xff6ef550 │ │ │ │ - blx 0xfee69538 │ │ │ │ - bls 0xd155c │ │ │ │ + blvs 0xff6ef58c │ │ │ │ + blx 0xfe6e9574 │ │ │ │ + bls 0xd1598 │ │ │ │ ldrmi r6, [r3], #-3395 @ 0xfffff2bd │ │ │ │ andlt r6, r3, r3, lsl #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ stmdale sp, {r0, r2, fp, sp} │ │ │ │ - movwmi pc, #577 @ 0x241 @ │ │ │ │ + teqpmi r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ ldrsbteq pc, [r4], #131 @ 0x83 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0279c │ │ │ │ + bl 0xfec027d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - rsceq pc, r4, #72351744 @ 0x4500000 │ │ │ │ + andsne pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, #3072 @ 0xc00 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1a23281 │ │ │ │ - svclt 0x0000ff1d │ │ │ │ - eorseq r1, r5, r8, ror #9 │ │ │ │ + svclt 0x0000ff17 │ │ │ │ + eorseq r1, r5, r8, lsl r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec027d0 │ │ │ │ + bl 0xfec0280c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - blx 0xff5e9476 │ │ │ │ + blx 0xfee694b2 │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - blx 0xffa69492 │ │ │ │ + blx 0xff2e94ce │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x00c8f7b4 │ │ │ │ - addeq r4, r7, r0, lsl #11 │ │ │ │ + svclt 0x00aaf7b4 │ │ │ │ + addeq r4, r7, r4, asr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec02820 │ │ │ │ + bl 0xfec0285c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - blx 0xfebe94c6 │ │ │ │ + blx 0xfe469502 │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - blx 0xff0694e2 │ │ │ │ + blx 0xfe8e951e │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x00a2f7b4 │ │ │ │ - addeq r4, r7, r0, lsr r5 │ │ │ │ + svclt 0x0084f7b4 │ │ │ │ + strdeq r4, [r7], r4 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec02870 │ │ │ │ + bl 0xfec028ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - blx 0xfe1e9516 │ │ │ │ + blx 0x1a69552 │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - blx 0xfe669532 │ │ │ │ + blx 0x1ee956e │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x007cf7b4 │ │ │ │ - addeq r4, r7, r0, ror #9 │ │ │ │ + svclt 0x005ef7b4 │ │ │ │ + addeq r4, r7, r4, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec028c0 │ │ │ │ + bl 0xfec028fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - blx 0x17e9566 │ │ │ │ + blx 0x10695a2 │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - blx 0x1c69582 │ │ │ │ + blx 0x14e95be │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x0056f7b4 │ │ │ │ - umulleq r4, r7, r0, r4 │ │ │ │ + svclt 0x0038f7b4 │ │ │ │ + addeq r4, r7, r4, asr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec02910 │ │ │ │ + bl 0xfec0294c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116eabc │ │ │ │ - b 0x1174444 │ │ │ │ + b 0x116eaf8 │ │ │ │ + b 0x1174480 │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - blx 0x9695da │ │ │ │ + blx 0x1e9616 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - blx 0xde95f6 │ │ │ │ + blx 0x669632 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11f518 │ │ │ │ + blls 0x11f554 │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x0016f7b4 │ │ │ │ - addeq r4, r7, sl, lsl r4 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr8, cr4, {5} │ │ │ │ + ldrdeq r4, [r7], lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ movwls r4, #13968 @ 0x3690 │ │ │ │ - blx 0xffee962c │ │ │ │ + blx 0xff769668 │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ cmple lr, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf980f7f9 │ │ │ │ + @ instruction: 0xf962f7f9 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmdavs r3!, {r3, r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7a49303 │ │ │ │ - blls 0x1aa34c │ │ │ │ - blcs 0x47cfec │ │ │ │ + blls 0x1aa310 │ │ │ │ + blcs 0x47d028 │ │ │ │ @ instruction: 0xf895d156 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbd080 │ │ │ │ + blcs 0xbd0bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strtmi pc, [r2], -fp, ror #18 │ │ │ │ + strtmi pc, [r2], -sp, asr #18 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x96969a │ │ │ │ + blx 0x1e96d6 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7ff030f │ │ │ │ qsub16mi pc, r2, pc @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x5696ba │ │ │ │ + blx 0xffde96f4 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf94cf7f9 │ │ │ │ + @ instruction: 0xf92ef7f9 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf7a94620 │ │ │ │ - @ instruction: 0xf895fb03 │ │ │ │ + @ instruction: 0xf895fae5 │ │ │ │ @ instruction: 0x462130d9 │ │ │ │ - blcs 0xbd0bc │ │ │ │ + blcs 0xbd0f8 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ @ instruction: 0xf7a90201 │ │ │ │ - movwcs pc, #16099 @ 0x3ee3 @ │ │ │ │ + movwcs pc, #16069 @ 0x3ec5 @ │ │ │ │ strtmi r6, [r1], -fp, ror #1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r6, [fp, #3064]! @ 0xbf8 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a941f0 │ │ │ │ - vpmax.s8 d27, d30, d27 │ │ │ │ + vpmax.s8 d27, d30, d13 │ │ │ │ vbic.i32 q9, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf8572796 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - @ instruction: 0xf1b8faa3 │ │ │ │ + @ instruction: 0xf1b8fa85 │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7a94620 │ │ │ │ - sbfx pc, fp, #21, #1 │ │ │ │ + @ instruction: 0xe7a0fabd │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ - blx 0xfe669730 │ │ │ │ + blx 0x1ee976c │ │ │ │ svclt 0x0000e7ad │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ @@ -159069,131 +159084,131 @@ │ │ │ │ stmdbvs r2!, {r6, r8, sl, fp, sp, lr} │ │ │ │ stmdbcs r2, {r0, r3, r9, fp, ip} │ │ │ │ @ instruction: 0x4691bf14 │ │ │ │ stmibvc r0, {r1, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fc9303 │ │ │ │ @ instruction: 0x4606fb37 │ │ │ │ - blx 0x1669770 │ │ │ │ + blx 0xee97ac │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strbmi pc, [sl], -fp, lsl #30 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf894f7f9 │ │ │ │ + @ instruction: 0xf876f7f9 │ │ │ │ stmiblt fp, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4631b1db │ │ │ │ @ instruction: 0xf7a94630 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ - blx 0xfe1e990a │ │ │ │ + blx 0xfe1e9946 │ │ │ │ stmdbcs pc, {r0, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d5d103 │ │ │ │ ldreq r3, [fp], #-208 @ 0xffffff30 │ │ │ │ ldrtmi sp, [sl], -sp, lsl #8 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x1e69924 │ │ │ │ - blcs 0xc5ac4 │ │ │ │ + bllt 0x1e69960 │ │ │ │ + blcs 0xc5b00 │ │ │ │ andcs sp, r0, #238 @ 0xee │ │ │ │ subsmi lr, r2, #59506688 @ 0x38c0000 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r3, #1476395010 @ 0x58000002 │ │ │ │ ldrtmi r6, [r9], -sl, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7a96bd8 │ │ │ │ - @ instruction: 0x4639fe5b │ │ │ │ + @ instruction: 0x4639fe3d │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - cdp2 7, 5, cr15, cr6, cr9, {5} │ │ │ │ + cdp2 7, 3, cr15, cr8, cr9, {5} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmin.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xf9caf7ac │ │ │ │ + @ instruction: 0xf9acf7ac │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r5, fp, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1fa6b0 │ │ │ │ + blcs 0x1fa6ec │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a5764 │ │ │ │ + blcs 0x4a57a0 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02bdc │ │ │ │ + bl 0xfec02c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28027 @ 0x6d7b @ │ │ │ │ + movwcs pc, #27997 @ 0x6d5d @ │ │ │ │ ldrb r2, [r1, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1870 @ 0x74e │ │ │ │ strb r2, [fp, -r1, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1fa714 │ │ │ │ + blcs 0x1fa750 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r8, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a5700 │ │ │ │ + blcs 0x4a573c │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02c40 │ │ │ │ + bl 0xfec02c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #27977 @ 0x6d49 @ │ │ │ │ + movwcs pc, #27947 @ 0x6d2b @ │ │ │ │ ldr r2, [pc, -r8, lsl #4] │ │ │ │ andcs r2, r8, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1820 @ 0x71c │ │ │ │ ldr r2, [r9, -r8, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1fa778 │ │ │ │ + blcs 0x1fa7b4 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r9, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a569c │ │ │ │ + blcs 0x4a56d8 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02ca4 │ │ │ │ + bl 0xfec02ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #27927 @ 0x6d17 @ │ │ │ │ + movwcs pc, #27897 @ 0x6cf9 @ │ │ │ │ strbt r2, [sp], r9, lsl #4 │ │ │ │ andcs r2, r9, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1770 @ 0x6ea │ │ │ │ strbt r2, [r7], r9, lsl #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -159209,130 +159224,130 @@ │ │ │ │ stmdbvs sl!, {r6, r8, sl, fp, sp, lr} │ │ │ │ stmdbcs r2, {r0, r3, r9, fp, ip} │ │ │ │ @ instruction: 0x4691bf14 │ │ │ │ stmibvc r0, {r1, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fb9303 │ │ │ │ @ instruction: 0x4680ff3b │ │ │ │ - @ instruction: 0xf93ef7a4 │ │ │ │ + @ instruction: 0xf920f7a4 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ strmi r4, [r6], -r2, asr #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #14 │ │ │ │ ldc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ - qsub16mi pc, r9, sp @ │ │ │ │ + qsaxmi pc, r9, pc @ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ - blx 0xfece9b24 │ │ │ │ + blx 0xfece9b60 │ │ │ │ stmdbcs pc, {r0, r3, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d4d103 │ │ │ │ ldreq r3, [fp], #-208 @ 0xffffff30 │ │ │ │ ldrtmi sp, [r2], -r6, lsl #8 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x1ae9b40 │ │ │ │ + blt 0x1ae9b7c │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4631 │ │ │ │ - blvs 0xff6ac368 │ │ │ │ - ldc2l 7, cr15, [r4, #-676] @ 0xfffffd5c │ │ │ │ + blvs 0xff6ac3a4 │ │ │ │ + ldc2 7, cr15, [r6, #-676]! @ 0xfffffd5c │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7a92201 │ │ │ │ - @ instruction: 0xf646fd4f │ │ │ │ + @ instruction: 0xf646fd31 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46302396 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - @ instruction: 0xf04ff8c3 │ │ │ │ + @ instruction: 0xf04ff8a5 │ │ │ │ strvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec02dac │ │ │ │ + bl 0xfec02de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116ef58 │ │ │ │ - b 0x11748e0 │ │ │ │ + b 0x116ef94 │ │ │ │ + b 0x117491c │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - @ instruction: 0xf8d4f7a4 │ │ │ │ + @ instruction: 0xf8b6f7a4 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xf8e6f7a9 │ │ │ │ + @ instruction: 0xf8c8f7a9 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11f9b4 │ │ │ │ + blls 0x11f9f0 │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stcllt 7, cr15, [sl], {180} @ 0xb4 │ │ │ │ - addeq r3, r7, lr, ror pc │ │ │ │ + stclt 7, cr15, [ip], #720 @ 0x2d0 │ │ │ │ + addeq r3, r7, r2, asr #30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0xf04fb084 │ │ │ │ stccc 8, cr0, [r0], {160} @ 0xa0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00182d00 │ │ │ │ cmplt ip, r0, lsl #8 │ │ │ │ stclvs 8, cr6, [r6, #-528] @ 0xfffffdf0 │ │ │ │ - blne 0xfe9c607c │ │ │ │ + blne 0xfe9c60b8 │ │ │ │ svclt 0x00142c02 │ │ │ │ stmeq r0, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ stmiavc r0, {r0, r2, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ stmiavs ip, {r2, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082c0f │ │ │ │ eorle r2, sl, r0 │ │ │ │ ldrmi r4, [sl], sp, lsl #12 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ mcr2 7, 4, pc, cr8, cr11, {7} @ │ │ │ │ stmdbvs fp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7a49303 │ │ │ │ - blls 0x1a9ea0 │ │ │ │ - blcs 0x47d684 │ │ │ │ + blls 0x1a9e64 │ │ │ │ + blcs 0x47d6c0 │ │ │ │ @ instruction: 0xf894d123 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbd50c │ │ │ │ + blcs 0xbd548 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - uadd16mi pc, r3, r5 @ │ │ │ │ + @ instruction: 0x4653fef7 │ │ │ │ ldrtmi r4, [sl], -r9, asr #12 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xff80f7ff │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ - @ instruction: 0x4620febb │ │ │ │ + @ instruction: 0x4620fe9d │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf9eef7fc │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - ldrb pc, [ip, pc, ror #16] @ │ │ │ │ + @ instruction: 0xe7dcf851 │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldr r0, [r7, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ ldr r0, [r1, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @@ -159345,58 +159360,58 @@ │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0xf04fb084 │ │ │ │ stccc 8, cr0, [r0], {160} @ 0xa0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00182d00 │ │ │ │ cmplt ip, r0, lsl #8 │ │ │ │ stclvs 8, cr6, [r6, #-528] @ 0xfffffdf0 │ │ │ │ - blne 0xfe9c6164 │ │ │ │ + blne 0xfe9c61a0 │ │ │ │ svclt 0x00142c02 │ │ │ │ stmeq r0, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ stmiavc r0, {r0, r2, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ stmiavs ip, {r2, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082c0f │ │ │ │ eorsle r2, r4, r0 │ │ │ │ ldrmi r4, [sl], ip, lsl #12 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf8f8f7fc │ │ │ │ stmdbvs r3!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7a49303 │ │ │ │ - blls 0x1a9db8 │ │ │ │ - blcs 0x47d76c │ │ │ │ + @ instruction: 0xf7a39303 │ │ │ │ + blls 0x1abd7c │ │ │ │ + blcs 0x47d7a8 │ │ │ │ @ instruction: 0xf895d12d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbd614 │ │ │ │ + blcs 0xbd650 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - ldrbmi pc, [r3], -r1, lsr #29 @ │ │ │ │ + ldrbmi pc, [r3], -r3, lsl #29 @ │ │ │ │ ldrtmi r4, [sl], -r9, asr #12 │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xff0cf7ff │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdblt r3, {r1, r5, r6, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46394252 │ │ │ │ @ instruction: 0xf7a94638 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf936f7fc │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a81023 │ │ │ │ - @ instruction: 0xe7d2fff1 │ │ │ │ - blcs 0xc5f68 │ │ │ │ + @ instruction: 0xe7d2ffd3 │ │ │ │ + blcs 0xc5fa4 │ │ │ │ andcs sp, r0, #234 @ 0xea │ │ │ │ svclt 0x0000e7df │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ str r0, [r7, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ @@ -159404,93 +159419,93 @@ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldrb r0, [fp, -pc, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1fab24 │ │ │ │ + blcs 0x1fab60 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a5bd0 │ │ │ │ + blcs 0x4a5c0c │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec03050 │ │ │ │ + bl 0xfec0308c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #27457 @ 0x6b41 @ │ │ │ │ + movwcs pc, #27427 @ 0x6b23 @ │ │ │ │ strb r2, [pc, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1868 @ 0x74c │ │ │ │ strb r2, [r9, -r1, lsl #4] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec03074 │ │ │ │ + bl 0xfec030b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116f220 │ │ │ │ - b 0x1174ba8 │ │ │ │ + b 0x116f25c │ │ │ │ + b 0x1174be4 │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - @ instruction: 0xff70f7a3 │ │ │ │ + @ instruction: 0xff52f7a3 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xff82f7a8 │ │ │ │ + @ instruction: 0xff64f7a8 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11fc7c │ │ │ │ + blls 0x11fcb8 │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x1ae9dac │ │ │ │ - @ instruction: 0x00873cb6 │ │ │ │ + bllt 0x1369de8 │ │ │ │ + addeq r3, r7, sl, ror ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec030e8 │ │ │ │ + bl 0xfec03124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116f294 │ │ │ │ - b 0x1174c1c │ │ │ │ + b 0x116f2d0 │ │ │ │ + b 0x1174c58 │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - @ instruction: 0xff36f7a3 │ │ │ │ + @ instruction: 0xff18f7a3 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xff48f7a8 │ │ │ │ + @ instruction: 0xff2af7a8 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11fcf0 │ │ │ │ + blls 0x11fd2c │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xce9e20 │ │ │ │ - addeq r3, r7, r2, asr #24 │ │ │ │ + bllt 0x569e5c │ │ │ │ + addeq r3, r7, r6, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ movwcs pc, #57345 @ 0xe001 @ │ │ │ │ strmi fp, [ip], -r7, lsl #1 │ │ │ │ @ instruction: 0xf1b34607 │ │ │ │ @@ -159511,414 +159526,414 @@ │ │ │ │ mvnhi pc, #536870912 @ 0x20000000 │ │ │ │ vpadd.i8 q9, q9, │ │ │ │ @ instruction: 0xf5a382c4 │ │ │ │ @ instruction: 0xf5b37380 │ │ │ │ stmiale r1!, {r2, r3, r7, r8, r9, sl, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - strdeq lr, [sl], -r1 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r7, ror #27 │ │ │ │ - andeq sp, sl, sp, asr #5 │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #7 │ │ │ │ - andeq sp, sl, sp, asr #14 │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, asr r8 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, ror #15 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r3, ror sp │ │ │ │ - andeq lr, sl, r5, asr r4 │ │ │ │ - andeq lr, sl, r7, asr #7 │ │ │ │ - ldrdeq sp, [sl], -r5 │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - andeq sp, sl, pc, lsr #12 │ │ │ │ - andeq sp, sl, sp, lsl #11 │ │ │ │ - andeq sp, sl, pc, ror #9 │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, ror #8 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq lr, sl, r9, lsl #9 │ │ │ │ - andeq ip, sl, pc, lsl #27 │ │ │ │ - andeq sp, sl, r7, ror #27 │ │ │ │ - andeq ip, sl, pc, lsl #27 │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq ip, sl, pc, lsl #27 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq ip, sl, pc, lsl #27 │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq ip, sl, pc, lsl #27 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq ip, sl, pc, lsl #27 │ │ │ │ - andeq sp, sl, r1, ror #21 │ │ │ │ - andeq ip, sl, pc, lsl #27 │ │ │ │ - andeq sp, sl, r5, ror #19 │ │ │ │ - andeq ip, sl, pc, lsl #27 │ │ │ │ - andeq sp, sl, r3, ror sp │ │ │ │ - andeq ip, sl, pc, lsl #27 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq ip, sl, pc, lsl #27 │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq ip, sl, pc, lsl #27 │ │ │ │ - andeq sp, sl, pc, asr r9 │ │ │ │ - andeq ip, sl, pc, lsl #27 │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ + andeq lr, sl, sp, lsr #10 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r3, lsr #28 │ │ │ │ + andeq sp, sl, r9, lsl #6 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #8 │ │ │ │ + andeq sp, sl, r9, lsl #15 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + muleq sl, r9, r8 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsr #16 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, pc, lsr #27 │ │ │ │ + muleq sl, r1, r4 │ │ │ │ + andeq lr, sl, r3, lsl #8 │ │ │ │ + andeq sp, sl, r1, lsl r9 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq sp, sl, r9, asr #11 │ │ │ │ + andeq sp, sl, fp, lsr #10 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, fp, lsl r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsr #9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq lr, sl, r5, asr #9 │ │ │ │ + andeq ip, sl, fp, asr #27 │ │ │ │ + andeq sp, sl, r3, lsr #28 │ │ │ │ + andeq ip, sl, fp, asr #27 │ │ │ │ + andeq sp, sl, sp, asr #1 │ │ │ │ + andeq ip, sl, fp, asr #27 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq ip, sl, fp, asr #27 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + andeq ip, sl, fp, asr #27 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq ip, sl, fp, asr #27 │ │ │ │ + andeq sp, sl, sp, lsl fp │ │ │ │ + andeq ip, sl, fp, asr #27 │ │ │ │ + andeq sp, sl, r1, lsr #20 │ │ │ │ + andeq ip, sl, fp, asr #27 │ │ │ │ + andeq sp, sl, pc, lsr #27 │ │ │ │ + andeq ip, sl, fp, asr #27 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq ip, sl, fp, asr #27 │ │ │ │ + andeq sp, sl, sp, asr #1 │ │ │ │ + andeq ip, sl, fp, asr #27 │ │ │ │ + muleq sl, fp, r9 │ │ │ │ + andeq ip, sl, fp, asr #27 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ cmnpvs pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ mvnvc pc, #192, 12 @ 0xc000000 │ │ │ │ vaddl.u8 q10, d1, d11 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @ instruction: 0xf1b33803 │ │ │ │ @ instruction: 0xf0006f44 │ │ │ │ @ instruction: 0xf7a380be │ │ │ │ - strmi pc, [r2], r3, lsr #25 │ │ │ │ - stc2 7, cr15, [r0], #652 @ 0x28c │ │ │ │ + strmi pc, [r2], r5, lsl #25 │ │ │ │ + stc2 7, cr15, [r2], {163} @ 0xa3 │ │ │ │ strmi r2, [r1], -pc, lsl #28 │ │ │ │ @ instruction: 0xf0404605 │ │ │ │ @ instruction: 0xf89780ab │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xbea44a │ │ │ │ + blx 0x46a486 │ │ │ │ rsclt r0, r2, #3719168 @ 0x38c000 │ │ │ │ movweq pc, #8195 @ 0x2003 @ │ │ │ │ stmdbne r0, {r2, sl, ip, sp, lr, pc} │ │ │ │ - blx 0x12cbfc │ │ │ │ + blx 0x12cc38 │ │ │ │ vst1.8 {d15-d18}, [r4], r3 │ │ │ │ @ instruction: 0xf1400300 │ │ │ │ stmdblt r3, {r1, r3, r6, r7, pc} │ │ │ │ @ instruction: 0x46294252 │ │ │ │ @ instruction: 0xf7a84628 │ │ │ │ - @ instruction: 0x4629fcfb │ │ │ │ + @ instruction: 0x4629fcdd │ │ │ │ @ instruction: 0xf7a84650 │ │ │ │ - @ instruction: 0xf1b9fc91 │ │ │ │ + @ instruction: 0xf1b9fc73 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ svceq 0x0023812a │ │ │ │ @ instruction: 0xf14002e0 │ │ │ │ - blcs 0x48c9a8 │ │ │ │ + blcs 0x48c9e4 │ │ │ │ ldrbhi pc, [r9], #-0 @ │ │ │ │ addeq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf14205e1 │ │ │ │ - bcs 0xcced0 │ │ │ │ + bcs 0xccf0c │ │ │ │ rsbhi pc, sl, #2 │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ tstls r0, r3, lsl #2 │ │ │ │ @ instruction: 0x46524638 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strtmi r6, [r1], r1, lsr #24 │ │ │ │ stc2l 7, cr15, [r8], {255} @ 0xff │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #8, 4 @ 0x80000000 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ - @ instruction: 0xff2af7ab │ │ │ │ + @ instruction: 0xff0cf7ab │ │ │ │ @ instruction: 0xf640e086 │ │ │ │ addsmi r1, r3, #-536870911 @ 0xe0000001 │ │ │ │ addshi pc, r2, r0, lsl #4 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ rschi pc, pc, r2, lsl #1 │ │ │ │ andsvc pc, lr, #64, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ vcgt.s8 q12, q8, │ │ │ │ addsmi r7, r3, #268435456 @ 0x10000000 │ │ │ │ adcshi pc, r0, #536870912 @ 0x20000000 │ │ │ │ sbcvs pc, r0, pc, ror #8 │ │ │ │ - blcs 0x7fd530 │ │ │ │ + blcs 0x7fd56c │ │ │ │ stcge 6, cr15, [ip, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf63f2b1d │ │ │ │ andge sl, r1, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq ip, sl, r5, asr #28 │ │ │ │ - andeq sp, sl, r7, ror #27 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq ip, sl, r5, asr #28 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq ip, sl, r5, asr #28 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r1, ror #21 │ │ │ │ - andeq ip, sl, r5, asr #28 │ │ │ │ - andeq sp, sl, r5, ror #19 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r3, ror #25 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, pc, asr r9 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, ror #8 │ │ │ │ + andeq ip, sl, r1, lsl #29 │ │ │ │ + andeq sp, sl, r3, lsr #28 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, asr #1 │ │ │ │ + andeq ip, sl, r1, lsl #29 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + andeq ip, sl, r1, lsl #29 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, lsl fp │ │ │ │ + andeq ip, sl, r1, lsl #29 │ │ │ │ + andeq sp, sl, r1, lsr #20 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, pc, lsl sp │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, asr #1 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + muleq sl, fp, r9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, fp, lsl r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsr #9 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - blx 0x6a45e │ │ │ │ + blx 0xff8ea49a │ │ │ │ @ instruction: 0xf001e754 │ │ │ │ vhsub.s8 d16, d14, d15 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ rsceq r6, r4, #1342177281 @ 0x50000001 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x46156d58 │ │ │ │ addshi pc, r1, r0, asr #2 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r8, r9, ip, pc} │ │ │ │ - cdp2 7, 0, cr15, cr14, cr11, {5} │ │ │ │ + ldc2l 7, cr15, [r0, #684]! @ 0x2ac │ │ │ │ vldrvs d25, [r9, #-16] │ │ │ │ eoreq pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf96ef7b0 │ │ │ │ + @ instruction: 0xf950f7b0 │ │ │ │ vldrvs d25, [r9, #-16] │ │ │ │ eoreq pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf982f7b0 │ │ │ │ + @ instruction: 0xf964f7b0 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ cmple fp, r0, lsl #30 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @@ -159929,601 +159944,601 @@ │ │ │ │ @ instruction: 0xf0806f50 │ │ │ │ @ instruction: 0xf64082eb │ │ │ │ addsmi r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ bicshi pc, r5, r2, lsl #4 │ │ │ │ andcc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ @ instruction: 0xf6a38270 │ │ │ │ - blcs 0x7b5258 │ │ │ │ + blcs 0x7b5294 │ │ │ │ ldcge 6, cr15, [r6], {63} @ 0x3f │ │ │ │ @ instruction: 0xf63f2b1c │ │ │ │ andge sl, r1, #37632 @ 0x9300 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq sp, sl, r5, asr #24 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r1, ror #21 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, ror #19 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r9, asr sl │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, pc, asr r9 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, ror #8 │ │ │ │ + andeq sp, sl, r1, lsl #25 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, asr #1 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, lsl fp │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsr #20 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + muleq sl, r5, sl │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, asr #1 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + muleq sl, fp, r9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, fp, lsl r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsr #9 │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - blx 0x1bea582 │ │ │ │ + blx 0x146a5be │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ @ instruction: 0x462980f2 │ │ │ │ @ instruction: 0xf7a84628 │ │ │ │ - strtmi pc, [sl], -r9, asr #23 │ │ │ │ + strtmi pc, [sl], -fp, lsr #23 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ @ instruction: 0xf853e6cf │ │ │ │ @ instruction: 0xf8532026 │ │ │ │ movwls r1, #16424 @ 0x4028 │ │ │ │ - @ instruction: 0xf98af7b0 │ │ │ │ + @ instruction: 0xf96cf7b0 │ │ │ │ @ instruction: 0xf6469b04 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x462a2196 │ │ │ │ stmdavs r9, {r3, r4, r6, r8, sl, fp, sp, lr} │ │ │ │ - cdp2 7, 1, cr15, cr4, cr11, {5} │ │ │ │ - mcrr2 7, 15, pc, r0, cr10 @ │ │ │ │ - blcs 0x4a64e0 │ │ │ │ + ldc2l 7, cr15, [r6, #684]! @ 0x2ac │ │ │ │ + stc2 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ + blcs 0x4a651c │ │ │ │ movwhi pc, #0 @ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #8, 4 @ 0x80000000 │ │ │ │ vtst.8 d22, d14, d9 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ smullseq r2, r2, r6, r3 @ │ │ │ │ ldcvs 3, cr9, [r8], {4} │ │ │ │ - ldc2l 7, cr15, [lr, #-684] @ 0xfffffd54 │ │ │ │ - blx 0x86a5de │ │ │ │ + stc2l 7, cr15, [r0, #-684] @ 0xfffffd54 │ │ │ │ + blx 0xea61a │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ ldcvs 5, cr0, [r9], {226} @ 0xe2 │ │ │ │ orreq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf142461d │ │ │ │ - blcs 0xcca58 │ │ │ │ + blcs 0xcca94 │ │ │ │ bichi pc, ip, r2 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ ldrtmi r2, [r8], -r3, lsl #8 │ │ │ │ @ instruction: 0xf0034652 │ │ │ │ strls r0, [r0], #-783 @ 0xfffffcf1 │ │ │ │ - blx 0xfed6a77a │ │ │ │ + blx 0xfed6a7b6 │ │ │ │ vld1.16 {d30}, [pc], r2 │ │ │ │ vmax.s8 d22, d16, d0 │ │ │ │ ldrtmi r1, [r3], #-541 @ 0xfffffde3 │ │ │ │ @ instruction: 0xf63f4293 │ │ │ │ strdge sl, [r1, -r9] │ │ │ │ @ instruction: 0xf023f851 │ │ │ │ - andeq sp, sl, r1, asr #2 │ │ │ │ - andeq sp, sl, r7, ror #27 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq ip, [sl], -r5 │ │ │ │ - andeq sp, sl, r1, asr #2 │ │ │ │ - andeq sp, sl, r9, ror #22 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq sp, sl, r1, asr #2 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r1, ror #21 │ │ │ │ - andeq sp, sl, r1, asr #2 │ │ │ │ - andeq sp, sl, r5, ror #19 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r3, ror #25 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq lr, sl, r7, asr #7 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq ip, [sl], -r5 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, pc, asr r9 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r1, ror #23 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, ror #8 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r7, ror #27 │ │ │ │ - andeq sp, sl, sp, asr #5 │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #7 │ │ │ │ - andeq sp, sl, sp, asr #14 │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, asr r8 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, ror #15 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r3, ror #25 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq lr, sl, r7, asr #7 │ │ │ │ - ldrdeq sp, [sl], -r5 │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - andeq sp, sl, pc, lsr #12 │ │ │ │ - andeq sp, sl, sp, lsl #11 │ │ │ │ - andeq sp, sl, pc, ror #9 │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, ror #8 │ │ │ │ + andeq sp, sl, sp, ror r1 │ │ │ │ + andeq sp, sl, r3, lsr #28 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl r0 │ │ │ │ + andeq sp, sl, sp, ror r1 │ │ │ │ + andeq sp, sl, r5, lsr #23 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + andeq sp, sl, sp, ror r1 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, lsl fp │ │ │ │ + andeq sp, sl, sp, ror r1 │ │ │ │ + andeq sp, sl, r1, lsr #20 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, pc, lsl sp │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq lr, sl, r3, lsl #8 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl r0 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + muleq sl, fp, r9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, fp, lsl r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, lsl ip │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsr #9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r3, lsr #28 │ │ │ │ + andeq sp, sl, r9, lsl #6 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #8 │ │ │ │ + andeq sp, sl, r9, lsl #15 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + muleq sl, r9, r8 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsr #16 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, pc, lsl sp │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq lr, sl, r3, lsl #8 │ │ │ │ + andeq sp, sl, r1, lsl r9 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq sp, sl, r9, asr #11 │ │ │ │ + andeq sp, sl, fp, lsr #10 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, fp, lsl r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsr #9 │ │ │ │ cmppvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #2965504 @ 0x2d4000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq sp, sl, r5, asr #6 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, asr #5 │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #7 │ │ │ │ - andeq sp, sl, sp, asr #14 │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, asr r8 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, ror #15 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -r5 │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - andeq sp, sl, pc, lsr #12 │ │ │ │ - andeq sp, sl, sp, lsl #11 │ │ │ │ - andeq sp, sl, pc, ror #9 │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, ror #8 │ │ │ │ + andeq sp, sl, r1, lsl #7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsl #6 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #8 │ │ │ │ + andeq sp, sl, r9, lsl #15 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + muleq sl, r9, r8 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsr #16 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl r9 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq sp, sl, r9, asr #11 │ │ │ │ + andeq sp, sl, fp, lsr #10 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, fp, lsl r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsr #9 │ │ │ │ movwvs pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ - blcs 0x857260 │ │ │ │ + blcs 0x85729c │ │ │ │ stmdbge ip!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq sp, sl, r5, asr #6 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #24 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq ip, [sl], -r5 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r9, ror #22 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r1, ror #21 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, ror #19 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r9, asr sl │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq ip, [sl], -r5 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, pc, asr r9 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r1, ror #23 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, ror #8 │ │ │ │ - @ instruction: 0xf82ef7a3 │ │ │ │ + andeq sp, sl, r1, lsl #7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #25 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl r0 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r5, lsr #23 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, lsl fp │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsr #20 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + muleq sl, r5, sl │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl r0 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + muleq sl, fp, r9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, fp, lsl r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, lsl ip │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsr #9 │ │ │ │ + @ instruction: 0xf810f7a3 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ submi pc, ip, #8, 12 @ 0x800000 │ │ │ │ strcs r4, [r2], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - @ instruction: 0xffbef7aa │ │ │ │ + @ instruction: 0xffa0f7aa │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ @ instruction: 0x46524638 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff24f7fe │ │ │ │ - @ instruction: 0xf7a3e452 │ │ │ │ - @ instruction: 0xf8d7f815 │ │ │ │ + @ instruction: 0xf7a2e452 │ │ │ │ + @ instruction: 0xf8d7fff7 │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x46384652 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ tstls r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf7fe4621 │ │ │ │ @ instruction: 0xf646fcc7 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6082396 │ │ │ │ strtmi r4, [r0], -ip, asr #4 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - @ instruction: 0xf806f7ab │ │ │ │ + @ instruction: 0xffe8f7aa │ │ │ │ @ instruction: 0xf008e438 │ │ │ │ @ instruction: 0xf004050f │ │ │ │ - blcs 0x46d9d8 │ │ │ │ - stccs 15, cr11, [pc, #-96] @ 0xacd40 │ │ │ │ + blcs 0x46da14 │ │ │ │ + stccs 15, cr11, [pc, #-96] @ 0xacd7c │ │ │ │ stmiage lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ subne pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ strmi r4, [r1], sl, lsl #13 │ │ │ │ stmdavs r9, {r1, r4, r6, r7} │ │ │ │ ldrmi r6, [r0], r0, lsl #24 │ │ │ │ @ instruction: 0xf7ab9304 │ │ │ │ - @ instruction: 0xf7a2fa1d │ │ │ │ - @ instruction: 0x462affdd │ │ │ │ + @ instruction: 0xf7a2f9ff │ │ │ │ + @ instruction: 0x462affbf │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ @ instruction: 0xf7a2f863 │ │ │ │ - bls 0x1ecd38 │ │ │ │ + bls 0x1eccfc │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fb460f │ │ │ │ vmov.i16 , #203 @ 0x00cb │ │ │ │ - blcs 0x2bda00 │ │ │ │ + blcs 0x2bda3c │ │ │ │ ldrthi pc, [fp], #-2 @ │ │ │ │ rsbshi pc, r3, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0xff397100 │ │ │ │ + blmi 0xff39713c │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmne sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldmne r2!, {r0, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8d99200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-2832 @ 0xfffff4f0 │ │ │ │ @ instruction: 0xf7a3461a │ │ │ │ - @ instruction: 0xf8daffc1 │ │ │ │ + @ instruction: 0xf8daffa3 │ │ │ │ strbmi r1, [r2], -r0 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ - blx 0xfe1eacec │ │ │ │ - @ instruction: 0xf8b0f7fa │ │ │ │ - bllt 0xff86ae44 │ │ │ │ + blx 0x1a6ad28 │ │ │ │ + @ instruction: 0xf89ef7fa │ │ │ │ + bllt 0xff86ae80 │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43f2bc0 │ │ │ │ @ instruction: 0xf7a2a897 │ │ │ │ - @ instruction: 0xf008ff9b │ │ │ │ + @ instruction: 0xf008ff7d │ │ │ │ strmi r0, [r1], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf820f7fb │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ strmi r4, [r1], sl, lsl #13 │ │ │ │ sbcseq r6, sl, r9, lsl #16 │ │ │ │ sbcseq r6, sp, r0, lsl #24 │ │ │ │ - @ instruction: 0xf9bef7ab │ │ │ │ + @ instruction: 0xf9a0f7ab │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0022b01 │ │ │ │ - blcs 0x14d6fc │ │ │ │ + blcs 0x14d738 │ │ │ │ mvnhi pc, r2 │ │ │ │ @ instruction: 0xf0422b00 │ │ │ │ rscscs r8, pc, r6, lsl r6 @ │ │ │ │ - stc2 7, cr15, [lr], #-652 @ 0xfffffd74 │ │ │ │ + ldc2 7, cr15, [r0], {163} @ 0xa3 │ │ │ │ strmi r0, [r4], -r3, ror #1 │ │ │ │ eorseq pc, r8, r3 │ │ │ │ - stc2 7, cr15, [r8], #-652 @ 0xfffffd74 │ │ │ │ - blmi 0xfe87e6c0 │ │ │ │ + stc2 7, cr15, [sl], {163} @ 0xa3 │ │ │ │ + blmi 0xfe87e6fc │ │ │ │ svcne 0x0070ee1d │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q8, │ │ │ │ ldrmi r5, [sl], #-332 @ 0xfffffeb4 │ │ │ │ andls r4, r2, #28, 8 @ 0x1c000000 │ │ │ │ strls r1, [r1], #-2290 @ 0xfffff70e │ │ │ │ @ instruction: 0xf8d99200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-1356 @ 0xfffffab4 │ │ │ │ @ instruction: 0xf7a3461a │ │ │ │ - @ instruction: 0xf8daff93 │ │ │ │ + @ instruction: 0xf8daff75 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ strtmi r0, [sl], -r0, asr #32 │ │ │ │ - blx 0xaeada4 │ │ │ │ - @ instruction: 0xf854f7fa │ │ │ │ - bllt 0xfe16aefc │ │ │ │ + blx 0x36ade0 │ │ │ │ + @ instruction: 0xf842f7fa │ │ │ │ + bllt 0xfe16af38 │ │ │ │ svceq 0x0040f414 │ │ │ │ ldmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ssatmi r4, #11, r9, lsl #13 │ │ │ │ stmdavs r9!, {r1, r4, r6, r7} │ │ │ │ @ instruction: 0xf7ab6c18 │ │ │ │ - @ instruction: 0xf7a2f96d │ │ │ │ - @ instruction: 0xf004ff2d │ │ │ │ + @ instruction: 0xf7a2f94f │ │ │ │ + @ instruction: 0xf004ff0f │ │ │ │ strmi r0, [r7], -pc, lsl #6 │ │ │ │ @ instruction: 0xf14205e2 │ │ │ │ @ instruction: 0xf1a381f6 │ │ │ │ - bcs 0x16d764 │ │ │ │ + bcs 0x16d7a0 │ │ │ │ ldmdage ip, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a29304 │ │ │ │ - blls 0x1ecbcc │ │ │ │ + blls 0x1ecb90 │ │ │ │ stmdavs r9!, {r0, r1, r7, r9, sl, lr} │ │ │ │ movtmi pc, #50691 @ 0xc603 @ │ │ │ │ @ instruction: 0xf7aa009a │ │ │ │ - rscscs pc, pc, #2864 @ 0xb30 │ │ │ │ + rscscs pc, pc, #2384 @ 0x950 │ │ │ │ @ instruction: 0x46584659 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0x156ae0e │ │ │ │ + blx 0xdeae4a │ │ │ │ @ instruction: 0x46384659 │ │ │ │ streq pc, [pc], -r8 │ │ │ │ - @ instruction: 0xff20f7a7 │ │ │ │ + @ instruction: 0xff02f7a7 │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stccs 4, cr8, [r3], {136} @ 0x88 │ │ │ │ strbthi pc, [lr], #-2 @ │ │ │ │ tstle r4, r1, lsl #24 │ │ │ │ @ instruction: 0xee1d4969 │ │ │ │ @@ -160532,52 +160547,52 @@ │ │ │ │ strmi r1, [sl], #-2168 @ 0xfffff788 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d051dc │ │ │ │ @ instruction: 0xf7a305dc │ │ │ │ - @ instruction: 0xf8dafefd │ │ │ │ + @ instruction: 0xf8dafedf │ │ │ │ vhadd.s8 d1, d6, d0 │ │ │ │ @ instruction: 0xf8d96215 │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - @ instruction: 0xf9bef7ab │ │ │ │ - @ instruction: 0xffeaf7f9 │ │ │ │ - @ instruction: 0xffc8f7f9 │ │ │ │ - bllt 0x66afd4 │ │ │ │ + @ instruction: 0xf9a0f7ab │ │ │ │ + @ instruction: 0xffd8f7f9 │ │ │ │ + @ instruction: 0xffb6f7f9 │ │ │ │ + bllt 0x66b010 │ │ │ │ svceq 0x0040f414 │ │ │ │ svcge 0x00d0f43e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ssatmi r4, #11, r9, lsl #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7ab6c18 │ │ │ │ - @ instruction: 0xf7a2f901 │ │ │ │ - @ instruction: 0xf004fec1 │ │ │ │ + @ instruction: 0xf7a2f8e3 │ │ │ │ + @ instruction: 0xf004fea3 │ │ │ │ strmi r0, [r7], -pc, lsl #6 │ │ │ │ @ instruction: 0xf14205e1 │ │ │ │ @ instruction: 0xf1a381c7 │ │ │ │ - bcs 0x16d83c │ │ │ │ + bcs 0x16d878 │ │ │ │ svcge 0x00b0f63e │ │ │ │ @ instruction: 0xf7a29304 │ │ │ │ - blls 0x1ecaf4 │ │ │ │ + blls 0x1ecab8 │ │ │ │ stmdavs r9!, {r0, r1, r7, r9, sl, lr} │ │ │ │ movtmi pc, #50691 @ 0xc603 @ │ │ │ │ @ instruction: 0xf7aa009a │ │ │ │ - rscscs pc, pc, #1136 @ 0x470 │ │ │ │ + rscscs pc, pc, #656 @ 0x290 │ │ │ │ @ instruction: 0x46584659 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0xffa6aee4 │ │ │ │ + blx 0xff2eaf20 │ │ │ │ @ instruction: 0x46384659 │ │ │ │ streq pc, [pc], -r8 │ │ │ │ - cdp2 7, 11, cr15, cr4, cr7, {5} │ │ │ │ + cdp2 7, 9, cr15, cr6, cr7, {5} │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stccs 4, cr8, [r3], {51} @ 0x33 │ │ │ │ strbhi pc, [r7], #-2 @ │ │ │ │ @ instruction: 0xd1a82c01 │ │ │ │ @ instruction: 0xee1d4934 │ │ │ │ @@ -160586,35 +160601,35 @@ │ │ │ │ strmi r1, [sl], #-2168 @ 0xfffff788 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d0618a │ │ │ │ @ instruction: 0xf7a30450 │ │ │ │ - @ instruction: 0xe792fe91 │ │ │ │ + @ instruction: 0xe792fe73 │ │ │ │ svceq 0x0040f414 │ │ │ │ svcge 0x0072f43e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7ab6c30 │ │ │ │ - @ instruction: 0xf7a2f8a3 │ │ │ │ - mvnscs pc, r3, ror #28 │ │ │ │ + @ instruction: 0xf7a2f885 │ │ │ │ + mvnscs pc, r5, asr #28 │ │ │ │ andls r4, r4, r2, lsl #12 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0054f47e │ │ │ │ addpl pc, r1, r4, asr #7 │ │ │ │ stmdavs fp!, {r0, r4, r5, sl, fp, sp, lr} │ │ │ │ - streq pc, [pc], #-8 @ 0xad0e4 │ │ │ │ + streq pc, [pc], #-8 @ 0xad120 │ │ │ │ stmdacs r2, {r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x83a5f002 │ │ │ │ @ instruction: 0xf0022803 │ │ │ │ stmdacs r1, {r0, r3, r7, r8, r9, pc} │ │ │ │ ldmdami r2, {r1, r2, r4, r8, ip, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -160622,27 +160637,27 @@ │ │ │ │ strmi r4, [r2], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf64e4403 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ stmib sp, {r1, r4, r7}^ │ │ │ │ strmi r1, [sl], -r0, lsl #4 │ │ │ │ teqpvc r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - cdp2 7, 4, cr15, cr8, cr3, {5} │ │ │ │ + cdp2 7, 2, cr15, cr10, cr3, {5} │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ andsvs pc, r5, #4, 4 @ 0x40000000 │ │ │ │ svclt 0x0000e749 │ │ │ │ - addeq r2, r7, r4, ror #26 │ │ │ │ - @ instruction: 0x00872cb0 │ │ │ │ - ldrdeq r2, [r7], lr │ │ │ │ - addeq r2, r7, r6, lsl #22 │ │ │ │ - addeq r2, r7, r8, ror sl │ │ │ │ + addeq r2, r7, r8, lsr #26 │ │ │ │ + addeq r2, r7, r4, ror ip │ │ │ │ + addeq r2, r7, r2, lsr #23 │ │ │ │ + addeq r2, r7, sl, asr #21 │ │ │ │ + addeq r2, r7, ip, lsr sl │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43e2bc0 │ │ │ │ @ instruction: 0xf7a2af19 │ │ │ │ - @ instruction: 0xf008fe1d │ │ │ │ + @ instruction: 0xf008fdff │ │ │ │ strmi r0, [r1], -pc, lsl #4 │ │ │ │ tstls r4, r8, lsr r6 │ │ │ │ mcr2 7, 5, pc, cr2, cr10, {7} @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ @@ -160655,337 +160670,337 @@ │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2115 @ 0xfffff7bd │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x61baf500 │ │ │ │ ldrbeq pc, [r0, #2256] @ 0x8d0 @ │ │ │ │ - stc2l 7, cr15, [r4, #652] @ 0x28c │ │ │ │ + stc2 7, cr15, [r6, #652]! @ 0x28c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #1342177280 @ 0x50000000 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ - @ instruction: 0xf8c4f7ab │ │ │ │ - mrc2 7, 7, pc, cr0, cr9, {7} │ │ │ │ - blt 0x86b1c4 │ │ │ │ + @ instruction: 0xf8a6f7ab │ │ │ │ + mrc2 7, 6, pc, cr14, cr9, {7} │ │ │ │ + blt 0x86b200 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strmi r4, [r1], sl, lsl #13 │ │ │ │ stcvs 8, cr6, [r0], {9} │ │ │ │ vshr.u64 q8, q1, #60 │ │ │ │ movwls r5, #17411 @ 0x4403 │ │ │ │ - @ instruction: 0xf808f7ab │ │ │ │ + @ instruction: 0xffeaf7aa │ │ │ │ @ instruction: 0x2c0b9b04 │ │ │ │ mcrge 6, 6, pc, cr0, cr14, {1} @ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f024 │ │ │ │ - strheq lr, [sl], -r9 │ │ │ │ - andeq lr, sl, pc, rrx │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq lr, sl, r5, lsr #32 │ │ │ │ - ldrdeq sp, [sl], -fp │ │ │ │ - muleq sl, r1, pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r7, asr #30 │ │ │ │ - strdeq sp, [sl], -sp @ │ │ │ │ - muleq sl, r3, lr │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r9, asr #28 │ │ │ │ + strdeq lr, [sl], -r5 │ │ │ │ + andeq lr, sl, fp, lsr #1 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq lr, sl, r1, rrx │ │ │ │ + andeq lr, sl, r7, lsl r0 │ │ │ │ + andeq sp, sl, sp, asr #31 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r3, lsl #31 │ │ │ │ + andeq sp, sl, r9, lsr pc │ │ │ │ + andeq sp, sl, pc, asr #29 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r5, lsl #29 │ │ │ │ @ instruction: 0xf57e02e2 │ │ │ │ @ instruction: 0xf414aea1 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf24eae9d │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf6462596 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vqshlu.s64 d18, d6, #4 │ │ │ │ @ instruction: 0xf0044103 │ │ │ │ stcvs 3, cr0, [r8], #-60 @ 0xffffffc4 │ │ │ │ movwls r4, #18089 @ 0x46a9 │ │ │ │ - mrc2 7, 0, pc, cr6, cr8, {7} │ │ │ │ + ldc2l 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ addpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - blls 0x1c7334 │ │ │ │ + blls 0x1c7370 │ │ │ │ streq pc, [pc, -r8] │ │ │ │ - bcs 0x13ed40 │ │ │ │ + bcs 0x13ed7c │ │ │ │ msrhi SPSR_fsc, #2 │ │ │ │ @ instruction: 0xf0022a03 │ │ │ │ - bcs 0x10dccc │ │ │ │ + bcs 0x10dd08 │ │ │ │ vand d13, d3, d15 │ │ │ │ stcvs 3, cr6, [r8, #84]! @ 0x54 │ │ │ │ adceq r0, r3, #218 @ 0xda │ │ │ │ bichi pc, sl, #-2147483632 @ 0x80000010 │ │ │ │ - @ instruction: 0xffb8f7aa │ │ │ │ + @ instruction: 0xff9af7aa │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - @ instruction: 0xf8dafd77 │ │ │ │ + @ instruction: 0xf8dafd59 │ │ │ │ vhadd.s8 d1, d7, d0 │ │ │ │ @ instruction: 0xe6786215 │ │ │ │ @ instruction: 0xf47e0723 │ │ │ │ @ instruction: 0xf404ae55 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vceq.f32 q13, q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vrsra.u64 d18, d6, #60 │ │ │ │ vaddw.u8 q10, q2, d3 │ │ │ │ movwls r5, #17537 @ 0x4481 │ │ │ │ streq pc, [pc], -r8 │ │ │ │ @ instruction: 0xf7f86c18 │ │ │ │ - @ instruction: 0xf7a2fdcb │ │ │ │ - blls 0x1ec818 │ │ │ │ + @ instruction: 0xf7a2fdad │ │ │ │ + blls 0x1ec7dc │ │ │ │ stccs 6, cr4, [r1], {5} │ │ │ │ eorhi pc, r4, #2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ ldmiblt r4, {r2, r3, r9, pc} │ │ │ │ @ instruction: 0xee1d4a53 │ │ │ │ ldcvs 15, cr1, [fp], {112} @ 0x70 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ @ instruction: 0xf64d4402 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6000092 │ │ │ │ @ instruction: 0xf8d001e8 │ │ │ │ @ instruction: 0xf7a308e8 │ │ │ │ - @ instruction: 0x462afcfb │ │ │ │ + @ instruction: 0x462afcdd │ │ │ │ @ instruction: 0x46384631 │ │ │ │ mcr2 7, 3, pc, cr14, cr10, {7} @ │ │ │ │ ldmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf004461d │ │ │ │ ldmdavs r1!, {r0, r1, r2, r3, r8, r9, sl} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ ssatmi r4, #19, r9, lsl #13 │ │ │ │ - @ instruction: 0xff4af7aa │ │ │ │ + @ instruction: 0xff2cf7aa │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ orrne pc, r0, #4, 8 @ 0x4000000 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ @ instruction: 0xf1410264 │ │ │ │ - blcs 0xce638 │ │ │ │ + blcs 0xce674 │ │ │ │ ldrhi pc, [sp, #1]! │ │ │ │ - stc2 7, cr15, [r2, #992] @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r4, #-992]! @ 0xfffffc20 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r3, r5, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - @ instruction: 0xf8dafcfb │ │ │ │ + @ instruction: 0xf8dafcdd │ │ │ │ vhadd.s8 d1, d8, d0 │ │ │ │ ldrb r6, [ip, #533]! @ 0x215 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0x46a946b2 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf0046c28 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - @ instruction: 0xf3c4ff0b │ │ │ │ - blcs 0x1421fc │ │ │ │ - ldrbhi pc, [pc, #-1] @ 0xad3fb @ │ │ │ │ + vqrdmlah.s , q10, d1[7] │ │ │ │ + blcs 0x142238 │ │ │ │ + ldrbhi pc, [pc, #-1] @ 0xad437 @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vmla.f32 d10, d23, d31 │ │ │ │ - blcs 0x105c5c │ │ │ │ + blcs 0x105c98 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ ldrhi pc, [r4, #-1]! │ │ │ │ adceq r6, r7, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf1426da8 │ │ │ │ @ instruction: 0xf7aa80c3 │ │ │ │ - blmi 0x5acff4 │ │ │ │ + blmi 0x5acfb8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpcs r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2 7, cr15, [r4], #652 @ 0x28c │ │ │ │ + ldc2 7, cr15, [r6], {163} @ 0xa3 │ │ │ │ andeq pc, pc, #8 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ svclt 0x0000e5b3 │ │ │ │ - addeq r2, r7, sl, ror #19 │ │ │ │ - addeq r2, r7, lr, asr #17 │ │ │ │ - addeq r2, r7, r8, asr r8 │ │ │ │ - ldrdeq r2, [r7], r6 │ │ │ │ - addeq r2, r7, r8, asr #14 │ │ │ │ + addeq r2, r7, lr, lsr #19 │ │ │ │ + umulleq r2, r7, r2, r8 │ │ │ │ + addeq r2, r7, ip, lsl r8 │ │ │ │ + umulleq r2, r7, sl, r7 │ │ │ │ + addeq r2, r7, ip, lsl #14 │ │ │ │ @ instruction: 0xf6460c23 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf0032596 │ │ │ │ vhsub.s8 d16, d14, d15 │ │ │ │ vmvn.i32 q9, #67108864 @ 0x04000000 │ │ │ │ vmin.s8 d2, d18, d6 │ │ │ │ movwls r6, #16917 @ 0x4215 │ │ │ │ ldcvs 8, cr6, [r0], #-164 @ 0xffffff5c │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - blls 0x1ecf7c │ │ │ │ + blls 0x1ecf40 │ │ │ │ andeq pc, pc, r4 │ │ │ │ mvnseq pc, #3 │ │ │ │ @ instruction: 0xf7a34318 │ │ │ │ - blmi 0xff3eb964 │ │ │ │ + blmi 0xff3eb928 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf64f9001 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldcvs 0, cr0, [r2], #-584 @ 0xfffffdb8 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2089 @ 0xfffff7d7 │ │ │ │ teqpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbcseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - ldc2l 7, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ + mrrc2 7, 10, pc, r2, cr3 @ │ │ │ │ andeq pc, pc, #8 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldcvs 8, cr6, [r0], #-164 @ 0xffffff5c │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - @ instruction: 0xf7f9ff31 │ │ │ │ - @ instruction: 0xf7f9fd5d │ │ │ │ - @ instruction: 0xf7fffd3b │ │ │ │ + @ instruction: 0xf7f9ff13 │ │ │ │ + @ instruction: 0xf7f9fd4b │ │ │ │ + @ instruction: 0xf7fffd29 │ │ │ │ vadd.i8 d27, d31, d9 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ svccc 0x007cf5b3 │ │ │ │ ldcge 4, cr15, [lr, #-504]! @ 0xfffffe08 │ │ │ │ movteq pc, #1028 @ 0x404 @ │ │ │ │ svceq 0x0040f5b3 │ │ │ │ ldcge 4, cr15, [r8, #-248]! @ 0xffffff08 │ │ │ │ - ldc2 7, cr15, [ip], #-648 @ 0xfffffd78 │ │ │ │ + ldc2 7, cr15, [lr], {162} @ 0xa2 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorsne pc, ip, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0x4605469a │ │ │ │ @ instruction: 0xf7aa6819 │ │ │ │ - @ instruction: 0xf3c4fbcd │ │ │ │ - blcs 0x102334 │ │ │ │ + @ instruction: 0xf3c4fbaf │ │ │ │ + blcs 0x102370 │ │ │ │ msrhi CPSR_fsxc, r2 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ ldmdblt r3!, {r1, r5, r8, pc} │ │ │ │ strtmi r0, [r9], -r2, lsr #1 │ │ │ │ andseq pc, ip, #2 │ │ │ │ @ instruction: 0xf7a84628 │ │ │ │ - strtmi pc, [r9], -r5, lsr #16 │ │ │ │ + strtmi pc, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0x4628221c │ │ │ │ @ instruction: 0xf7a7462e │ │ │ │ - @ instruction: 0xf04ffec1 │ │ │ │ + @ instruction: 0xf04ffea3 │ │ │ │ @ instruction: 0xf8da4070 │ │ │ │ @ instruction: 0xf7a35000 │ │ │ │ - bmi 0xfe86b8a8 │ │ │ │ + bmi 0xfe86b86c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c588b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ andcs r0, r0, #-2147483612 @ 0x80000024 │ │ │ │ ldmne r0!, {r2, r3, r4, fp, ip}^ │ │ │ │ streq lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ vshl.s8 d4, d27, d1 │ │ │ │ stmdavs r8, {r2, r3, r6, r7, r8, sp, lr} │ │ │ │ - ldc2 7, cr15, [r4], {163} @ 0xa3 │ │ │ │ + blx 0xffe6b456 │ │ │ │ ldmdalt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0x46a946b2 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf0046c28 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - vmull.p8 , d4, d23 │ │ │ │ - blcs 0x1423c4 │ │ │ │ + vmull.p8 , d4, d9 │ │ │ │ + blcs 0x142400 │ │ │ │ mvnhi pc, #1 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vfma.f32 q5, , │ │ │ │ - blcs 0x105e24 │ │ │ │ + blcs 0x105e60 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x83b9f001 │ │ │ │ adceq r6, r7, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf1416da8 │ │ │ │ @ instruction: 0xf7aa8706 │ │ │ │ - blmi 0x206ce2c │ │ │ │ + blmi 0x206cdf0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnseq pc, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xff4eb4a2 │ │ │ │ + blx 0xfed6b4de │ │ │ │ andeq pc, pc, #8 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - @ instruction: 0xf7f9fe8f │ │ │ │ - @ instruction: 0xf7fefcbb │ │ │ │ + @ instruction: 0xf7f9fe71 │ │ │ │ + @ instruction: 0xf7fefca9 │ │ │ │ vmax.f32 , , │ │ │ │ vsubw.s8 q8, q0, d15 │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ svccc 0x007cf5b3 │ │ │ │ ldcge 4, cr15, [lr], {126} @ 0x7e │ │ │ │ movteq pc, #1028 @ 0x404 @ │ │ │ │ svceq 0x0040f5b3 │ │ │ │ ldcge 4, cr15, [r8], {62} @ 0x3e │ │ │ │ - blx 0xfe7eb4de │ │ │ │ + blx 0x206b51a │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmax.s8 d20, d3, d5 │ │ │ │ @ instruction: 0x469a123c │ │ │ │ vrsubhn.i16 d20, q2, q3 │ │ │ │ ldmdavs r9, {r0, r7, sl, ip, lr} │ │ │ │ - blx 0xb6b51a │ │ │ │ - blx 0xfe3eb4fe │ │ │ │ + blx 0x3eb556 │ │ │ │ + blx 0x1c6b53a │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0xfe86b51a │ │ │ │ + blx 0xfe0eb556 │ │ │ │ @ instruction: 0xf0022c01 │ │ │ │ stccs 1, cr8, [r2], {143} @ 0x8f │ │ │ │ adcshi pc, r2, r2 │ │ │ │ strcs fp, [r7], #-2404 @ 0xfffff69c │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - ldrtmi pc, [sl], -r1, lsr #28 @ │ │ │ │ + ldrtmi pc, [sl], -r3, lsl #28 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 7, cr15, [lr, #-668] @ 0xfffffd64 │ │ │ │ + ldc2l 7, cr15, [r0], #668 @ 0x29c │ │ │ │ mvnsle r3, r1, lsl #24 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ ldrdpl pc, [r0], -sl │ │ │ │ - @ instruction: 0xf82af7a3 │ │ │ │ + @ instruction: 0xf80cf7a3 │ │ │ │ vnmla.f32 s8, s26, s24 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ smmla r7, r2, r8, r6 │ │ │ │ strvc pc, [r6, #-1135] @ 0xfffffb91 │ │ │ │ ldmdbne r9, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf012408a │ │ │ │ @ instruction: 0xf47f0f55 │ │ │ │ @@ -161002,2355 +161017,2355 @@ │ │ │ │ vqadd.s8 d2, d18, d6 │ │ │ │ @ instruction: 0xf0046215 │ │ │ │ strmi r0, [sl], pc, lsl #6 │ │ │ │ stmdavs r9, {r0, r7, r9, sl, lr} │ │ │ │ sbcseq r6, r2, r0, lsl #24 │ │ │ │ strpl pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7aa9304 │ │ │ │ - blls 0x1ecd00 │ │ │ │ + blls 0x1eccc4 │ │ │ │ @ instruction: 0xf63e2c0b │ │ │ │ andge sl, r1, #13056 @ 0x3300 │ │ │ │ @ instruction: 0xf024f852 │ │ │ │ - andeq lr, sl, r3, lsr r3 │ │ │ │ - andeq lr, sl, r9, ror #5 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq lr, sl, r1, lsr #5 │ │ │ │ - andeq lr, sl, r7, lsr #4 │ │ │ │ - ldrdeq lr, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - muleq sl, r7, r1 │ │ │ │ - andeq lr, sl, sp, asr #2 │ │ │ │ - andeq lr, sl, r3, lsl #2 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq lr, sl, sp, ror r3 │ │ │ │ + andeq lr, sl, pc, ror #6 │ │ │ │ + andeq lr, sl, r5, lsr #6 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + ldrdeq lr, [sl], -sp │ │ │ │ + andeq lr, sl, r3, ror #4 │ │ │ │ + andeq lr, sl, fp, lsl r2 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + ldrdeq lr, [sl], -r3 │ │ │ │ + andeq lr, sl, r9, lsl #3 │ │ │ │ + andeq lr, sl, pc, lsr r1 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000ae3b9 │ │ │ │ movweq pc, #61448 @ 0xf008 @ │ │ │ │ - blcs 0x47f1b8 │ │ │ │ + blcs 0x47f1f4 │ │ │ │ ldcge 4, cr15, [r2], {62} @ 0x3e │ │ │ │ movteq pc, #1028 @ 0x404 @ │ │ │ │ svceq 0x0040f5b3 │ │ │ │ stcge 4, cr15, [ip], {62} @ 0x3e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ @ instruction: 0xf7aa6c28 │ │ │ │ - @ instruction: 0xf7a2fd3f │ │ │ │ - @ instruction: 0xf3c4faff │ │ │ │ + @ instruction: 0xf7a2fd21 │ │ │ │ + vmull.u , d20, d1[4] │ │ │ │ strmi r5, [r6], -r1, lsl #7 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blcs 0x14f4e8 │ │ │ │ + blcs 0x14f524 │ │ │ │ ldrhi pc, [r7], -r1 │ │ │ │ @ instruction: 0x6c2ab99b │ │ │ │ rsceq r9, r2, r4, lsl #4 │ │ │ │ @ instruction: 0xf0029904 │ │ │ │ @ instruction: 0x46080238 │ │ │ │ - @ instruction: 0xf9aaf7ab │ │ │ │ + @ instruction: 0xf98cf7ab │ │ │ │ ldrtmi r6, [r0], -r9, lsr #24 │ │ │ │ - @ instruction: 0xf88cf7af │ │ │ │ + @ instruction: 0xf86ef7af │ │ │ │ @ instruction: 0xf1420721 │ │ │ │ @ instruction: 0x463180fe │ │ │ │ @ instruction: 0xf7a94630 │ │ │ │ - @ instruction: 0x4632fed7 │ │ │ │ + @ instruction: 0x4632feb9 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ stc2 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ svclt 0x0016f7fe │ │ │ │ - addeq r2, r7, r8, asr #13 │ │ │ │ - addeq r2, r7, ip, lsl #12 │ │ │ │ - addeq r2, r7, r0, lsl #11 │ │ │ │ - @ instruction: 0x008724be │ │ │ │ + addeq r2, r7, ip, lsl #13 │ │ │ │ + ldrdeq r2, [r7], r0 │ │ │ │ + addeq r2, r7, r4, asr #10 │ │ │ │ + addeq r2, r7, r2, lsl #9 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ ldrtmi r6, [r2], r8, lsr #24 │ │ │ │ - ldc2l 7, cr15, [sl], #680 @ 0x2a8 │ │ │ │ + ldc2l 7, cr15, [ip], {170} @ 0xaa │ │ │ │ stccs 6, cr4, [r2], {169} @ 0xa9 │ │ │ │ strbhi pc, [lr], #-1 @ │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01abaf │ │ │ │ strthi pc, [fp], #-1 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - blx 0xd6b812 │ │ │ │ + blx 0x5eb84e │ │ │ │ vnmla.f64 d4, d29, d7 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r7, r8, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - ldrb pc, [r5, #2731]! @ 0xaab @ │ │ │ │ + ldrb pc, [r5, #2701]! @ 0xa8d @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ ldrtmi r6, [r2], r8, lsr #24 │ │ │ │ - ldc2 7, cr15, [lr], #680 @ 0x2a8 │ │ │ │ + stc2 7, cr15, [r0], #680 @ 0x2a8 │ │ │ │ stccs 6, cr4, [r2], {169} @ 0xa9 │ │ │ │ adcshi pc, ip, #1 │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01ab73 │ │ │ │ addshi pc, r9, #1 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - blx 0xffe6b888 │ │ │ │ + blx 0xff6eb8c4 │ │ │ │ vnmls.f64 d4, d29, d26 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r8, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - ldr pc, [r9, #2671]! @ 0xa6f │ │ │ │ + ldr pc, [r9, #2641]! @ 0xa51 │ │ │ │ movweq pc, #62031 @ 0xf24f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ab4b │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf7a2ab45 │ │ │ │ - @ instruction: 0xf646fa49 │ │ │ │ + @ instruction: 0xf646fa2b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ eorsne pc, ip, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0x4606469a │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7aa6819 │ │ │ │ - @ instruction: 0xf7a2f9d7 │ │ │ │ - @ instruction: 0x4629fa39 │ │ │ │ + @ instruction: 0xf7a2f9b9 │ │ │ │ + @ instruction: 0x4629fa1b │ │ │ │ @ instruction: 0xf7a74607 │ │ │ │ - @ instruction: 0x2c01fa4b │ │ │ │ + @ instruction: 0x2c01fa2d │ │ │ │ andhi pc, r8, r2 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stmdblt r4!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2l 7, cr15, [lr], {167} @ 0xa7 │ │ │ │ + ldc2 7, cr15, [r0], #668 @ 0x29c │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7a74630 │ │ │ │ - @ instruction: 0x3c01fb95 │ │ │ │ + @ instruction: 0x3c01fb77 │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ @ instruction: 0xf8da4070 │ │ │ │ @ instruction: 0xf7a25000 │ │ │ │ - bmi 0xfe0ed4b4 │ │ │ │ + bmi 0xfe0ed478 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vrsubhn.i16 d30, q2, q2 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ssatmi r6, #19, r5, lsl #4 │ │ │ │ ldmdavs r1!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ - ldc2 7, cr15, [lr], #-680 @ 0xfffffd58 │ │ │ │ + stc2 7, cr15, [r0], #-680 @ 0xfffffd58 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x18ea20 │ │ │ │ - bge 0xffd6aa94 │ │ │ │ + blcs 0x18ea5c │ │ │ │ + bge 0xffd6aad0 │ │ │ │ andsvs pc, r5, #1879048192 @ 0x70000000 │ │ │ │ - b 0x14785a8 │ │ │ │ + b 0x14785e4 │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ ldmdavs r1!, {r1, r2, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ stcvs 2, cr0, [r8, #668]! @ 0x29c │ │ │ │ strhi pc, [r5, #321]! @ 0x141 │ │ │ │ - stc2 7, cr15, [r8], #-680 @ 0xfffffd58 │ │ │ │ + stc2 7, cr15, [sl], {170} @ 0xaa │ │ │ │ vnmla.f64 d4, d13, d24 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r8, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - ldr pc, [r5], -r7, ror #19 │ │ │ │ + ldr pc, [r5], -r9, asr #19 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7aa6c30 │ │ │ │ - @ instruction: 0xf3c4fbfd │ │ │ │ - blcs 0x142818 │ │ │ │ + @ instruction: 0xf3c4fbdf │ │ │ │ + blcs 0x142854 │ │ │ │ orrhi pc, sl, #1 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - blcs 0x1184e4 │ │ │ │ + blcs 0x118520 │ │ │ │ msrhi SPSR_sxc, #1 │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmpl r3, {r2, r5, r7, r9}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf500518c │ │ │ │ @ instruction: 0xf8d06161 │ │ │ │ @ instruction: 0xf8d00d8c │ │ │ │ @ instruction: 0xf7a30e10 │ │ │ │ - ldrbt pc, [r7], #2433 @ 0x981 @ │ │ │ │ + ldrbt pc, [r7], #2403 @ 0x963 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0x46a946b2 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf0086c28 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - @ instruction: 0xf3c4fbc1 │ │ │ │ + @ instruction: 0xf3c4fba3 │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ stcvs 2, cr6, [r8, #84]! @ 0x54 │ │ │ │ adceq r6, r3, #3211264 @ 0x310000 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ rschi pc, sp, r1, asr #2 │ │ │ │ - blx 0xfedeb94a │ │ │ │ + blx 0xfe66b986 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ stcvs 15, cr2, [r8, #448]! @ 0x1c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ mvnne pc, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [fp], #-840 @ 0xfffffcb8 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - vmla.i8 , , │ │ │ │ + vmla.i8 d15, d7, d27 │ │ │ │ @ instruction: 0xf8da6215 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - ldc2 7, cr15, [r6], #-680 @ 0xfffffd58 │ │ │ │ - blx 0x196bac4 │ │ │ │ + ldc2 7, cr15, [r8], {170} @ 0xaa │ │ │ │ + blx 0x14ebb00 │ │ │ │ ldclt 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7aa6c30 │ │ │ │ - vbic.i16 , #52992 @ 0xcf00 │ │ │ │ - blcs 0x142914 │ │ │ │ + @ instruction: 0xf3c4fb61 │ │ │ │ + blcs 0x142950 │ │ │ │ subshi pc, lr, #1 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - blcs 0x1183e8 │ │ │ │ + blcs 0x118424 │ │ │ │ subhi pc, r0, #1 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldcvs 8, cr5, [r2], #-844 @ 0xfffffcb4 │ │ │ │ ldrmi r0, [sl], #-678 @ 0xfffffd5a │ │ │ │ @ instruction: 0xf64e440b │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ svclt 0x004c0192 │ │ │ │ ldcleq 8, cr15, [r4, #-324] @ 0xfffffebc │ │ │ │ svceq 0x0030f851 │ │ │ │ @ instruction: 0xf7a39200 │ │ │ │ - ldrbt pc, [sp], #-2311 @ 0xfffff6f9 @ │ │ │ │ - addeq r2, r7, r6, lsr r3 │ │ │ │ - @ instruction: 0x008722be │ │ │ │ - addeq r2, r7, r8, lsl r2 │ │ │ │ - addeq r2, r7, lr, lsr #3 │ │ │ │ - addeq r2, r7, r2, asr #2 │ │ │ │ - addeq r2, r7, ip, asr #1 │ │ │ │ - addeq r2, r7, ip, asr #32 │ │ │ │ + ldrbt pc, [sp], #-2281 @ 0xfffff717 @ │ │ │ │ + strdeq r2, [r7], sl │ │ │ │ + addeq r2, r7, r2, lsl #5 │ │ │ │ + ldrdeq r2, [r7], ip │ │ │ │ + addeq r2, r7, r2, ror r1 │ │ │ │ + addeq r2, r7, r6, lsl #2 │ │ │ │ + umulleq r2, r7, r0, r0 │ │ │ │ + addeq r2, r7, r0, lsl r0 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ ldrtmi r6, [r2], r8, lsr #24 │ │ │ │ - blx 0xeeba42 │ │ │ │ + blx 0x76ba7e │ │ │ │ stccs 6, cr4, [r2], {169} @ 0xa9 │ │ │ │ subshi pc, r2, #1 │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01a9ed │ │ │ │ eorhi pc, pc, #1 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - @ instruction: 0xf970f7f8 │ │ │ │ + @ instruction: 0xf952f7f8 │ │ │ │ vnmla.f64 d4, d29, d10 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r4, r7, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - ldrt pc, [r3], #-2281 @ 0xfffff717 @ │ │ │ │ + ldrt pc, [r3], #-2251 @ 0xfffff735 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ ldmdavs r9, {r1, r3, r4, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf7aa46a9 │ │ │ │ - @ instruction: 0x2c02fafd │ │ │ │ + @ instruction: 0x2c02fadf │ │ │ │ tstphi ip, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01a9b3 │ │ │ │ movwhi pc, #4097 @ 0x1001 @ │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ @ instruction: 0xf8d0715c │ │ │ │ ldmpl r3, {r2, r3, r4, r6, r8, r9, sl}^ │ │ │ │ ldrmi r6, [r3], #-3114 @ 0xfffff3d6 │ │ │ │ @ instruction: 0xf7a3461a │ │ │ │ - strbt pc, [r5], #2165 @ 0x875 @ │ │ │ │ + strbt pc, [r5], #2135 @ 0x857 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf7aa6c28 │ │ │ │ - @ instruction: 0xf7a2facf │ │ │ │ - vmlal.u8 , d20, d15 │ │ │ │ + @ instruction: 0xf7a2fab1 │ │ │ │ + vmvn.i16 , #193 @ 0x00c1 │ │ │ │ @ instruction: 0xf6025201 │ │ │ │ @ instruction: 0x46074254 │ │ │ │ addseq r6, r2, r1, lsr r8 │ │ │ │ - @ instruction: 0xf822f7aa │ │ │ │ + @ instruction: 0xf804f7aa │ │ │ │ ldrtmi r2, [r9], -r7, lsl #4 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf004fcc3 │ │ │ │ + @ instruction: 0xf004fca5 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ stcvs 2, cr6, [r8, #84]! @ 0x54 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ - blx 0xfee6bb44 │ │ │ │ + blx 0xfe6ebb80 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r1, r1, #16384000 @ 0xfa0000 │ │ │ │ ldrmi r6, [sl], #-3498 @ 0xfffff256 │ │ │ │ stcvs 2, cr9, [sl], #-0 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ strbeq pc, [r8], #2256 @ 0x8d0 @ │ │ │ │ - @ instruction: 0xf874f7a3 │ │ │ │ + @ instruction: 0xf856f7a3 │ │ │ │ andeq pc, pc, #8 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8], #-196 @ 0xffffff3c │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - @ instruction: 0xf7f9fb35 │ │ │ │ - @ instruction: 0xf7fef961 │ │ │ │ + @ instruction: 0xf7f9fb17 │ │ │ │ + @ instruction: 0xf7fef94f │ │ │ │ vmull.u8 , d20, d15 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ssatmi r6, #19, r5, lsl #4 │ │ │ │ ldmdavs r1!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ streq pc, [pc, -r8] │ │ │ │ - blx 0x1febbb8 │ │ │ │ + blx 0x186bbf4 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #196]! @ 0xc4 │ │ │ │ - b 0x146e7b8 │ │ │ │ + b 0x146e7f4 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf7aa87fa │ │ │ │ - blmi 0x1cec6e8 │ │ │ │ + blmi 0x1cec6ac │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r3, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ andls r0, r0, #36, 30 @ 0x90 │ │ │ │ - @ instruction: 0xf7a3461a │ │ │ │ - rsceq pc, r5, #327680 @ 0x50000 │ │ │ │ + @ instruction: 0xf7a2461a │ │ │ │ + rsceq pc, r5, #924 @ 0x39c │ │ │ │ mrcge 5, 5, APSR_nzcv, cr9, cr15, {1} │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7f84639 │ │ │ │ - @ instruction: 0xf8d9f899 │ │ │ │ + @ instruction: 0xf8d9f87b │ │ │ │ andls r2, r4, #64 @ 0x40 │ │ │ │ @ instruction: 0xf8d99904 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - blx 0x86bc1e │ │ │ │ + blx 0xebc5a │ │ │ │ vrsubhn.i16 d30, q10, │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ vqadd.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ @ instruction: 0x461d6215 │ │ │ │ stmdavs r1, {r1, r7, r9, sl, lr} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ streq pc, [pc], -r4 │ │ │ │ @ instruction: 0xf0084699 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - @ instruction: 0x6da8fa31 │ │ │ │ + @ instruction: 0x6da8fa13 │ │ │ │ orrne pc, r0, #4, 8 @ 0x4000000 │ │ │ │ adceq r4, r2, #51380224 @ 0x3100000 │ │ │ │ ldrbhi pc, [sl, -r0, asr #2]! @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0xf7f88046 │ │ │ │ - blmi 0x13ebf6c │ │ │ │ + blmi 0x13ebf30 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf6010192 │ │ │ │ ldmpl r2, {r2, r3, r8, ip, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffbaf7a2 │ │ │ │ + @ instruction: 0xff9cf7a2 │ │ │ │ vmlsl.u q15, d4, d3[7] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ldmdavs r1!, {r0, r2, r4, r9, sp, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf9fef7aa │ │ │ │ + @ instruction: 0xf9e0f7aa │ │ │ │ andeq pc, pc, #4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #196]! @ 0xc4 │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - @ instruction: 0xf3c4f9f5 │ │ │ │ - stcvs 0, cr5, [pc, #4]! @ 0xade28 │ │ │ │ + @ instruction: 0xf3c4f9d7 │ │ │ │ + stcvs 0, cr5, [pc, #4]! @ 0xade64 │ │ │ │ @ instruction: 0xf7a26c2c │ │ │ │ - blmi 0xd6cfe0 │ │ │ │ + blmi 0xd6cfa4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdbne r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrtmi r4, [sl], #-1040 @ 0xfffffbf0 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xe739461a │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xa6c5b4 │ │ │ │ + blmi 0xa6c578 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7ffff91 │ │ │ │ + @ instruction: 0xf7ffff73 │ │ │ │ vpmin.s8 , , │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf9b0f7aa │ │ │ │ + @ instruction: 0xf992f7aa │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r3, r4, r6, r7, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff6cf7a2 │ │ │ │ - blt 0xfee6bedc │ │ │ │ - @ instruction: 0x00871fb2 │ │ │ │ - addeq r1, r7, r6, asr #30 │ │ │ │ - addeq r1, r7, sl, asr #29 │ │ │ │ - addeq r1, r7, ip, lsr lr │ │ │ │ - addeq r1, r7, lr, lsr #27 │ │ │ │ - addeq r1, r7, r4, asr #26 │ │ │ │ + @ instruction: 0xff4ef7a2 │ │ │ │ + blt 0xfee6bf18 │ │ │ │ + addeq r1, r7, r6, ror pc │ │ │ │ + addeq r1, r7, sl, lsl #30 │ │ │ │ + addeq r1, r7, lr, lsl #29 │ │ │ │ + addeq r1, r7, r0, lsl #28 │ │ │ │ + addeq r1, r7, r2, ror sp │ │ │ │ addeq r1, r7, r8, lsl #26 │ │ │ │ - @ instruction: 0x00871cbe │ │ │ │ + addeq r1, r7, ip, asr #25 │ │ │ │ + addeq r1, r7, r2, lsl #25 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xff6ec500 │ │ │ │ + blmi 0xff6ec4c4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvs (UNDEF: 108), r1 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7ffff37 │ │ │ │ + @ instruction: 0xf7ffff19 │ │ │ │ vpmax.s8 d11, d19, d1 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf956f7aa │ │ │ │ + @ instruction: 0xf938f7aa │ │ │ │ vnmla.f64 d4, d29, d6 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r2, r3, r4, r5, r7, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff12f7a2 │ │ │ │ - blt 0x17ebf90 │ │ │ │ + cdp2 7, 15, cr15, cr4, cr2, {5} │ │ │ │ + blt 0x17ebfcc │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xfee2c46c │ │ │ │ + blmi 0xfee2c430 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrpl (UNDEF: 100), r1 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffeed │ │ │ │ + @ instruction: 0xf7fffecf │ │ │ │ vpmin.s8 d11, d3, d23 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf90cf7aa │ │ │ │ + @ instruction: 0xf8eef7aa │ │ │ │ vnmls.f64 d4, d29, d19 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r2, r3, r4, r7, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 7, 12, cr15, cr8, cr2, {5} │ │ │ │ - blt 0x56c024 │ │ │ │ + cdp2 7, 10, cr15, cr10, cr2, {5} │ │ │ │ + blt 0x56c060 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xfe56c3d8 │ │ │ │ + blmi 0xfe56c39c │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppmi ip, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffea3 │ │ │ │ + @ instruction: 0xf7fffe85 │ │ │ │ vmla.i8 , , │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf8c2f7aa │ │ │ │ + @ instruction: 0xf8a4f7aa │ │ │ │ vnmls.f64 d4, d29, d0 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r4, r5, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 7, 7, cr15, cr14, cr2, {5} │ │ │ │ + cdp2 7, 6, cr15, cr0, cr2, {5} │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0x1cac344 │ │ │ │ + blmi 0x1cac308 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvc r5, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffe59 │ │ │ │ + @ instruction: 0xf7fffe3b │ │ │ │ vmla.i8 d11, d19, d19 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf878f7aa │ │ │ │ + @ instruction: 0xf85af7aa │ │ │ │ @ instruction: 0xee1d4b5d │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r2, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 7, 3, cr15, cr4, cr2, {5} │ │ │ │ + cdp2 7, 1, cr15, cr6, cr2, {5} │ │ │ │ ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0x13ec2b0 │ │ │ │ + blmi 0x13ec274 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71a2f501 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffe0f │ │ │ │ + @ instruction: 0xf7fffdf1 │ │ │ │ vmul.i8 , , │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf82ef7aa │ │ │ │ + @ instruction: 0xf810f7aa │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ biccc r6, r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffdeb │ │ │ │ + @ instruction: 0xf7fffdcd │ │ │ │ vmul.i8 d11, d3, d21 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf80af7aa │ │ │ │ + @ instruction: 0xffecf7a9 │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ teqcc ip, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffdc7 │ │ │ │ + @ instruction: 0xf7fffda9 │ │ │ │ vmul.i8 d11, d3, d1 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xffe6f7a9 │ │ │ │ + @ instruction: 0xffc8f7a9 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ stmdbcc r8, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffda3 │ │ │ │ + @ instruction: 0xf7fffd85 │ │ │ │ svclt 0x0000b8ed │ │ │ │ - addeq r1, r7, r4, asr ip │ │ │ │ - addeq r1, r7, sl, lsl #24 │ │ │ │ - addeq r1, r7, r0, asr #23 │ │ │ │ - addeq r1, r7, r6, ror fp │ │ │ │ - addeq r1, r7, ip, lsr #22 │ │ │ │ - addeq r1, r7, r2, ror #21 │ │ │ │ - umulleq r1, r7, r8, sl │ │ │ │ - addeq r1, r7, lr, asr #20 │ │ │ │ - addeq r1, r7, r4, lsl #20 │ │ │ │ - @ instruction: 0x008719ba │ │ │ │ - addeq r1, r7, r2, ror r9 │ │ │ │ - addeq r1, r7, sl, lsr #18 │ │ │ │ + addeq r1, r7, r8, lsl ip │ │ │ │ + addeq r1, r7, lr, asr #23 │ │ │ │ + addeq r1, r7, r4, lsl #23 │ │ │ │ + addeq r1, r7, sl, lsr fp │ │ │ │ + strdeq r1, [r7], r0 │ │ │ │ + addeq r1, r7, r6, lsr #21 │ │ │ │ + addeq r1, r7, ip, asr sl │ │ │ │ + addeq r1, r7, r2, lsl sl │ │ │ │ + addeq r1, r7, r8, asr #19 │ │ │ │ + addeq r1, r7, lr, ror r9 │ │ │ │ + addeq r1, r7, r6, lsr r9 │ │ │ │ + addeq r1, r7, lr, ror #17 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7a900da │ │ │ │ - blmi 0xff6ae15c │ │ │ │ + blmi 0xff6ae120 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r0, {r2, r3, r6, r7, r8, fp, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 7, cr15, [r6, #-648]! @ 0xfffffd78 │ │ │ │ + stc2l 7, cr15, [r8, #-648] @ 0xfffffd78 │ │ │ │ ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7a900da │ │ │ │ - blmi 0xff26e114 │ │ │ │ + blmi 0xff26e0d8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71a8f601 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffd41 │ │ │ │ + @ instruction: 0xf7fffd23 │ │ │ │ vadd.i8 d11, d19, d11 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xff60f7a9 │ │ │ │ + @ instruction: 0xff42f7a9 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r5, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2 7, cr15, [ip, #-648] @ 0xfffffd78 │ │ │ │ + ldc2l 7, cr15, [lr], #648 @ 0x288 │ │ │ │ stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7a900da │ │ │ │ - blmi 0xfe9ae080 │ │ │ │ + blmi 0xfe9ae044 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc r3, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffcf7 │ │ │ │ + @ instruction: 0xf7fffcd9 │ │ │ │ vmul.i , q2, d1[0] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ssatmi r6, #19, r5, lsl #4 │ │ │ │ ldmdavs r1!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ streq pc, [pc, -r8] │ │ │ │ - @ instruction: 0xff0af7a9 │ │ │ │ + cdp2 7, 14, cr15, cr12, cr9, {5} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #196]! @ 0xc4 │ │ │ │ - b 0x146ed9c │ │ │ │ + b 0x146edd8 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf7a9841d │ │ │ │ - blmi 0xfe22e004 │ │ │ │ + blmi 0xfe22dfc8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf6010192 │ │ │ │ ldmpl r2, {r2, r8, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r2], {162} @ 0xa2 │ │ │ │ + ldc2l 7, cr15, [r4], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0xf53f02e1 │ │ │ │ @ instruction: 0xf8d9ab46 │ │ │ │ @ instruction: 0x46390058 │ │ │ │ - stc2 7, cr15, [r6, #-988]! @ 0xfffffc24 │ │ │ │ + stc2 7, cr15, [r8, #-988] @ 0xfffffc24 │ │ │ │ ldrsbcc pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ ldrmi r9, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ac4618 │ │ │ │ - str pc, [r4], #3877 @ 0xf25 │ │ │ │ + str pc, [r4], #3847 @ 0xf07 │ │ │ │ @ instruction: 0xf47d070a │ │ │ │ @ instruction: 0xf7a1ad91 │ │ │ │ - @ instruction: 0xf3c4fc95 │ │ │ │ + vmvn.i32 , #51199 @ 0x0000c7ff │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6022396 │ │ │ │ strmi r4, [r5], -ip, asr #4 │ │ │ │ addseq r6, r2, r9, lsl r8 │ │ │ │ - stc2 7, cr15, [r4], #-676 @ 0xfffffd5c │ │ │ │ + stc2 7, cr15, [r6], {169} @ 0xa9 │ │ │ │ @ instruction: 0xf008462a │ │ │ │ ldrtmi r0, [r8], -pc, lsl #2 │ │ │ │ stc2l 7, cr15, [ip, #996] @ 0x3e4 │ │ │ │ ldmlt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stmdavs r9!, {r2, r8, r9, ip, pc} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ - cdp2 7, 10, cr15, cr12, cr9, {5} │ │ │ │ + cdp2 7, 8, cr15, cr14, cr9, {5} │ │ │ │ @ instruction: 0xf3c49b04 │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ stmdavs r9!, {r0, r2, r4, r9, sp, lr} │ │ │ │ smullseq r6, r2, r8, sp │ │ │ │ - cdp2 7, 10, cr15, cr2, cr9, {5} │ │ │ │ + cdp2 7, 8, cr15, cr4, cr9, {5} │ │ │ │ @ instruction: 0x6c199b04 │ │ │ │ @ instruction: 0x46086d9a │ │ │ │ - @ instruction: 0xffacf7a9 │ │ │ │ - stc2 7, cr15, [r6, #988] @ 0x3dc │ │ │ │ + @ instruction: 0xff8ef7a9 │ │ │ │ + stc2l 7, cr15, [r8, #-988]! @ 0xfffffc24 │ │ │ │ @ instruction: 0xf0089b04 │ │ │ │ stmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r8, lsl ip │ │ │ │ - @ instruction: 0xff30f7a9 │ │ │ │ - ldc2l 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ - ldc2 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ + @ instruction: 0xff12f7a9 │ │ │ │ + stc2l 7, cr15, [sl, #-992] @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ stmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stmdavs r9!, {r2, r8, r9, ip, pc} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ - cdp2 7, 7, cr15, cr8, cr9, {5} │ │ │ │ + cdp2 7, 5, cr15, cr10, cr9, {5} │ │ │ │ @ instruction: 0xf3c49b04 │ │ │ │ stmdavs r9!, {r0, r1, r9, lr} │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ smullseq r6, r2, r8, sp │ │ │ │ - cdp2 7, 6, cr15, cr14, cr9, {5} │ │ │ │ + cdp2 7, 5, cr15, cr0, cr9, {5} │ │ │ │ @ instruction: 0x6c199b04 │ │ │ │ @ instruction: 0x46086d9a │ │ │ │ - @ instruction: 0xffe8f7a9 │ │ │ │ - blcs 0x868464 │ │ │ │ + @ instruction: 0xffcaf7a9 │ │ │ │ + blcs 0x8684a0 │ │ │ │ stcge 6, cr15, [r0, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #1856 @ 0x740 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq lr, sl, r3, asr r6 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r7, ror #27 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq ip, [sl], -r5 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r9, ror #22 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r1, ror #21 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, ror #19 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r3, ror sp │ │ │ │ - andeq lr, sl, r5, asr #11 │ │ │ │ - andeq lr, sl, r7, asr #7 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq ip, [sl], -r5 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, pc, asr r9 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r1, ror #23 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, ror #8 │ │ │ │ + andeq lr, sl, pc, lsl #13 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r3, lsr #28 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl r0 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r5, lsr #23 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, lsl fp │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsr #20 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, pc, lsr #27 │ │ │ │ + andeq lr, sl, r1, lsl #12 │ │ │ │ + andeq lr, sl, r3, lsl #8 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl r0 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + muleq sl, fp, r9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, fp, lsl r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, lsl ip │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsr #9 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ @ instruction: 0xf3c4acd9 │ │ │ │ @ instruction: 0xf0084403 │ │ │ │ stccs 6, cr0, [fp], {15} │ │ │ │ ldclge 6, cr15, [r2], {61} @ 0x3d │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq ip, sl, r1, lsl #12 │ │ │ │ - muleq sl, r9, r6 │ │ │ │ - muleq sl, sp, r6 │ │ │ │ - andeq ip, sl, r1, lsl #12 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq lr, sl, r5, lsr #12 │ │ │ │ - andeq lr, sl, r5, lsr #12 │ │ │ │ - andeq lr, sl, r5, lsr #12 │ │ │ │ - andeq lr, sl, r5, lsr #12 │ │ │ │ - @ instruction: 0x008718b0 │ │ │ │ - addeq r1, r7, r8, ror #16 │ │ │ │ - addeq r1, r7, lr, lsl r8 │ │ │ │ - ldrdeq r1, [r7], r4 │ │ │ │ - addeq r1, r7, lr, asr r7 │ │ │ │ - ldc2 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ + andeq ip, sl, sp, lsr r6 │ │ │ │ + ldrdeq lr, [sl], -r5 │ │ │ │ + ldrdeq lr, [sl], -r9 │ │ │ │ + andeq ip, sl, sp, lsr r6 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq lr, sl, r1, ror #12 │ │ │ │ + andeq lr, sl, r1, ror #12 │ │ │ │ + andeq lr, sl, r1, ror #12 │ │ │ │ + andeq lr, sl, r1, ror #12 │ │ │ │ + addeq r1, r7, r4, ror r8 │ │ │ │ + addeq r1, r7, ip, lsr #16 │ │ │ │ + addeq r1, r7, r2, ror #15 │ │ │ │ + umulleq r1, r7, r8, r7 │ │ │ │ + addeq r1, r7, r2, lsr #14 │ │ │ │ + stc2 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ strbmi pc, [ip], #-1540 @ 0xfffff9fc @ │ │ │ │ - blx 0xfebec4ba │ │ │ │ + blx 0xfe46c4f6 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ ldrtmi r9, [r8], -r4 │ │ │ │ ldc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adceq r9, r2, r4, lsl #16 │ │ │ │ @ instruction: 0xf7a96819 │ │ │ │ - @ instruction: 0xf7fdfba5 │ │ │ │ + @ instruction: 0xf7fdfb87 │ │ │ │ @ instruction: 0xf001bfd7 │ │ │ │ @ instruction: 0xf646020f │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ vqrshl.s8 d18, d6, d30 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ movwls r6, #16917 @ 0x4215 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7a96c18 │ │ │ │ - blls 0x1edd98 │ │ │ │ + blls 0x1edd5c │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vadd.i8 d6, d2, d25 │ │ │ │ ldcvs 2, cr6, [r8, #84] @ 0x54 │ │ │ │ @ instruction: 0xf7a900d2 │ │ │ │ - blls 0x1edd84 │ │ │ │ + blls 0x1edd48 │ │ │ │ ldcvs 12, cr6, [sl, #100] @ 0x64 │ │ │ │ @ instruction: 0xf7a94608 │ │ │ │ - @ instruction: 0xe719feff │ │ │ │ - stc2l 7, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ - blx 0x1dec52a │ │ │ │ + ldr pc, [r9, -r1, ror #29] │ │ │ │ + mrrc2 7, 15, pc, r0, cr8 @ │ │ │ │ + blx 0x166c566 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strbmi pc, [ip], #-1540 @ 0xfffff9fc @ │ │ │ │ movwls r4, #22021 @ 0x5605 │ │ │ │ ldmdavs r9, {r1, r5, r7} │ │ │ │ - blx 0x1ec562 │ │ │ │ - blx 0x1a6c546 │ │ │ │ + blx 0xffa6c59c │ │ │ │ + blx 0x12ec582 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ ldrtmi r9, [r8], -r4 │ │ │ │ - blx 0xffbec6b2 │ │ │ │ + blx 0xffbec6ee │ │ │ │ strtmi r9, [r9], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7a74628 │ │ │ │ - blls 0x22e264 │ │ │ │ + blls 0x22e228 │ │ │ │ strtmi r0, [r8], -r2, lsr #1 │ │ │ │ @ instruction: 0xf7a96819 │ │ │ │ - @ instruction: 0xf7fdfb5d │ │ │ │ + @ instruction: 0xf7fdfb3f │ │ │ │ @ instruction: 0xf5a3bf8f │ │ │ │ - blcs 0x84732c │ │ │ │ + blcs 0x847368 │ │ │ │ mcrrge 6, 3, pc, r8, cr13 @ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq sp, sl, r5, asr #6 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #24 │ │ │ │ - andeq sp, sl, sp, asr #5 │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #7 │ │ │ │ - andeq sp, sl, sp, asr #14 │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, asr r8 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, ror #15 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -r5 │ │ │ │ - strdeq ip, [sl], -sp │ │ │ │ - andeq sp, sl, pc, lsr #12 │ │ │ │ - andeq sp, sl, sp, lsl #11 │ │ │ │ - andeq sp, sl, pc, ror #9 │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, ror #8 │ │ │ │ + andeq sp, sl, r1, lsl #7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #25 │ │ │ │ + andeq sp, sl, r9, lsl #6 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #8 │ │ │ │ + andeq sp, sl, r9, lsl #15 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + muleq sl, r9, r8 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsr #16 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl r9 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq sp, sl, r9, asr #11 │ │ │ │ + andeq sp, sl, fp, lsr #10 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, fp, lsl r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsr #9 │ │ │ │ svcvc 0x0008f5b3 │ │ │ │ svcge 0x00a0f4fe │ │ │ │ movtvc pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x85977c │ │ │ │ - blge 0xfff6c080 │ │ │ │ + blcs 0x8597b8 │ │ │ │ + blge 0xfff6c0bc │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq sl, fp, r8 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r7, ror #27 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq lr, sl, sp, lsl #16 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #7 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r3, ror sp │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq lr, sl, sp, lsl #16 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, lsl #11 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, ror #8 │ │ │ │ + ldrdeq lr, [sl], -r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r3, lsr #28 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq lr, sl, r9, asr #16 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #8 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, pc, lsr #27 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq lr, sl, r9, asr #16 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, asr #11 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, fp, lsl r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsr #9 │ │ │ │ svceq 0x0040f414 │ │ │ │ - blge 0xfedeb90c │ │ │ │ + blge 0xfedeb948 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ stmdavs r9!, {r1, r4, r6, r7} │ │ │ │ @ instruction: 0xf7a96c30 │ │ │ │ - @ instruction: 0xf7a1fce5 │ │ │ │ - vmlsl.u8 , d20, d21 │ │ │ │ + @ instruction: 0xf7a1fcc7 │ │ │ │ + vmlsl.u8 , d20, d7 │ │ │ │ strmi r5, [r2], -r1, lsl #7 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x190580 │ │ │ │ + blcs 0x1905bc │ │ │ │ strhi pc, [r7, -r0]! │ │ │ │ @ instruction: 0xf47e2b01 │ │ │ │ @ instruction: 0x4620adf9 │ │ │ │ andls r2, r4, #-1073741821 @ 0xc0000003 │ │ │ │ stc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - blmi 0xff5d9698 │ │ │ │ + blmi 0xff5d96d4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf64e9a04 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ stmdavs r9!, {r9, ip, pc} │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d061ed │ │ │ │ @ instruction: 0xf7a20768 │ │ │ │ - @ instruction: 0xf7fefa8d │ │ │ │ + @ instruction: 0xf7fefa6f │ │ │ │ @ instruction: 0xf004bdd7 │ │ │ │ @ instruction: 0xf646020f │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ vqrshl.s8 d18, d6, d30 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ movwls r6, #16917 @ 0x4215 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7a96c18 │ │ │ │ - blls 0x1edb50 │ │ │ │ + blls 0x1edb14 │ │ │ │ @ instruction: 0x46086c19 │ │ │ │ - @ instruction: 0xffd6f7a9 │ │ │ │ + @ instruction: 0xffb8f7a9 │ │ │ │ subsmi lr, r2, #240, 10 @ 0x3c000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xff66c770 │ │ │ │ + blx 0xfeeec7ac │ │ │ │ svclt 0x000bf7fd │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7ad8116 │ │ │ │ - @ instruction: 0xf8d7fff7 │ │ │ │ + @ instruction: 0xf8d7ffd9 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ ldrbmi r2, [r2], -r1, lsl #8 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf954f7fd │ │ │ │ mcrlt 7, 4, pc, cr2, cr13, {7} @ │ │ │ │ andsvs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf640815b │ │ │ │ addsmi r6, r3, #805306368 @ 0x30000000 │ │ │ │ - blge 0xe6c308 │ │ │ │ + blge 0xe6c344 │ │ │ │ movwvs pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ andge sl, r1, #50176 @ 0xc400 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r1, ror #21 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, ror #19 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, pc, asr r9 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, ror #8 │ │ │ │ - @ instruction: 0xf9fcf7a1 │ │ │ │ + andeq sp, sl, sp, asr #1 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, lsl fp │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsr #20 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, asr #1 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + muleq sl, fp, r9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, fp, lsl r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsr #9 │ │ │ │ + @ instruction: 0xf9def7a1 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ tstcs r2, r4, lsl #12 │ │ │ │ tstls r0, r2, asr r6 │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ mcr2 7, 5, pc, cr14, cr12, {7} @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r4, [r9], r1, lsr #12 │ │ │ │ @ instruction: 0xf7ad6c18 │ │ │ │ - @ instruction: 0xf7fdffbf │ │ │ │ + @ instruction: 0xf7fdffa1 │ │ │ │ andls fp, r4, #9024 @ 0x2340 │ │ │ │ - @ instruction: 0xf9e2f7a1 │ │ │ │ + @ instruction: 0xf9c4f7a1 │ │ │ │ strmi r9, [r4], -r4, lsl #20 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ - bcs 0xaf614 │ │ │ │ + bcs 0xaf650 │ │ │ │ rschi pc, sl, r0 │ │ │ │ ldrbmi r2, [r2], -r1, lsl #2 │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ mrc2 7, 4, pc, cr0, cr12, {7} │ │ │ │ @ instruction: 0xf5a3e7e0 │ │ │ │ - blcs 0x8476f0 │ │ │ │ - bge 0xff26c2e8 │ │ │ │ + blcs 0x84772c │ │ │ │ + bge 0xff26c324 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #798720 @ 0xc3000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq sp, sl, r5, asr #6 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq ip, [sl], -r5 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r9, ror #22 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r1, ror #21 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, ror #19 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq ip, [sl], -r5 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, pc, asr r9 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r1, ror #23 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, ror #8 │ │ │ │ + andeq sp, sl, r1, lsl #7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl r0 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r5, lsr #23 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, lsl fp │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsr #20 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl r0 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + muleq sl, fp, r9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, fp, lsl r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, sp, lsl ip │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsr #9 │ │ │ │ movwvc pc, #8867 @ 0x22a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #512000 @ 0x7d000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq sp, sl, r7, ror #27 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq lr, sl, sp, lsl #16 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #7 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r3, ror #25 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq lr, sl, sp, lsl #16 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, lsl #11 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, ror #8 │ │ │ │ - cdp2 7, 14, cr15, cr8, cr13, {5} │ │ │ │ + andeq sp, sl, r3, lsr #28 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq lr, sl, r9, asr #16 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #8 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, pc, lsl sp │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq lr, sl, r9, asr #16 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, asr #11 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, fp, lsl r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsr #9 │ │ │ │ + cdp2 7, 12, cr15, cr10, cr13, {5} │ │ │ │ @ instruction: 0xf8d72402 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ @ instruction: 0xf7ade6ef │ │ │ │ - @ instruction: 0xf8d7fee1 │ │ │ │ + @ instruction: 0xf8d7fec3 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ @ instruction: 0x46314652 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7fd9500 │ │ │ │ @ instruction: 0xf7fdf83f │ │ │ │ @ instruction: 0xf6a3bd6d │ │ │ │ - blcs 0x7bb738 │ │ │ │ - bge 0xa6c428 │ │ │ │ + blcs 0x7bb774 │ │ │ │ + bge 0xa6c464 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq sp, sl, r5, asr #24 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq lr, sl, sp, lsl #16 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #7 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq lr, sl, sp, lsl #16 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, lsl #11 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, ror #8 │ │ │ │ + andeq sp, sl, r1, lsl #25 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq lr, sl, r9, asr #16 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #8 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq lr, sl, r9, asr #16 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, asr #11 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, fp, lsl r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsr #9 │ │ │ │ strtmi r9, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4652 │ │ │ │ ldrbt pc, [r7], r7, lsr #27 @ │ │ │ │ - strdeq r1, [r7], sl │ │ │ │ + @ instruction: 0x008712be │ │ │ │ movwvc pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ - blcs 0x759338 │ │ │ │ + blcs 0x759374 │ │ │ │ ldmibge r8, {r0, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, sl, sp, lsl #16 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #7 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, lsr r2 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq lr, sl, sp, lsl #16 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, lsl #11 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, r5, asr #3 │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq fp, sl, sp, ror pc │ │ │ │ - andeq sp, sl, sp, ror #8 │ │ │ │ - blx 0xff8ecaec │ │ │ │ + andeq lr, sl, r9, asr #16 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #8 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, ror r2 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq lr, sl, r9, asr #16 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, asr #11 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r1, lsl #4 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, fp, lsl r7 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + @ instruction: 0x000abfb9 │ │ │ │ + andeq sp, sl, r9, lsr #9 │ │ │ │ + blx 0xff16cb28 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stcvs 15, cr2, [r8, #448]! @ 0x1c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ orrvs pc, r8, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [fp], #-840 @ 0xfffffcb8 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fff875 │ │ │ │ + @ instruction: 0xf7fff857 │ │ │ │ @ instruction: 0xf7a9bbe1 │ │ │ │ - blmi 0xfed2d798 │ │ │ │ + blmi 0xfed2d75c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf6010192 │ │ │ │ ldmpl r2, {r3, r5, r6, r8, sp}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf85cf7a2 │ │ │ │ + @ instruction: 0xf83ef7a2 │ │ │ │ svclt 0x0011f7fe │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f78161 │ │ │ │ - blmi 0xfe9ed078 │ │ │ │ + blmi 0xfe9ed03c │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r4, {r3, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ strtmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r4, #324]! @ 0x144 │ │ │ │ @ instruction: 0xf7a29400 │ │ │ │ - @ instruction: 0xf7fef841 │ │ │ │ - blcs 0xde8b8 │ │ │ │ + @ instruction: 0xf7fef823 │ │ │ │ + blcs 0xde8f4 │ │ │ │ eorshi pc, lr, #0 │ │ │ │ - @ instruction: 0xf8d6f7f7 │ │ │ │ + @ instruction: 0xf8b8f7f7 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r4, r5, r6, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fef84f │ │ │ │ + @ instruction: 0xf7fef831 │ │ │ │ @ instruction: 0xf7a9bb52 │ │ │ │ - blmi 0xfe3ad6f4 │ │ │ │ + blmi 0xfe3ad6b8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r3, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ andls r0, r0, #168, 30 @ 0x2a0 │ │ │ │ - @ instruction: 0xf7a2461a │ │ │ │ - @ instruction: 0xf7fff80b │ │ │ │ + @ instruction: 0xf7a1461a │ │ │ │ + @ instruction: 0xf7ffffed │ │ │ │ ldmdavs r1!, {r2, fp, ip, sp, pc} │ │ │ │ stcvs 2, cr0, [r8, #656]! @ 0x290 │ │ │ │ mvnshi pc, #64, 2 │ │ │ │ - blx 0x16ecbfc │ │ │ │ + blx 0xf6cc38 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r7, r8, ip}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ - @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fef817 │ │ │ │ + @ instruction: 0xf7a16808 │ │ │ │ + @ instruction: 0xf7fefff9 │ │ │ │ sha1c.32 , , │ │ │ │ ldmdavs r1!, {r0, r2, r4, r9, sp, lr} │ │ │ │ adceq r6, r3, #168, 26 @ 0x2a00 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ mvnhi pc, #64, 2 │ │ │ │ - blx 0xdecc44 │ │ │ │ + blx 0x66cc80 │ │ │ │ vnmla.f64 d4, d13, d28 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r8, ip, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefff3 │ │ │ │ + @ instruction: 0xf7feffd5 │ │ │ │ stcvs 12, cr11, [r8, #132]! @ 0x84 │ │ │ │ @ instruction: 0xf7f74639 │ │ │ │ - blmi 0x18acf50 │ │ │ │ + blmi 0x18acf14 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xffd6f7a1 │ │ │ │ - bllt 0x8ece04 │ │ │ │ + @ instruction: 0xffb8f7a1 │ │ │ │ + bllt 0x8ece40 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - @ instruction: 0xf840f7f7 │ │ │ │ + @ instruction: 0xf822f7f7 │ │ │ │ @ instruction: 0xee1d4b51 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r4, r6, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7feffb9 │ │ │ │ + @ instruction: 0xf7feff9b │ │ │ │ @ instruction: 0xf7f7bb03 │ │ │ │ - blmi 0x122cee0 │ │ │ │ + blmi 0x122cea4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf5010192 │ │ │ │ ldmpl r2, {r0, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff74f7a1 │ │ │ │ + @ instruction: 0xff56f7a1 │ │ │ │ mcrlt 7, 1, pc, cr9, cr14, {7} @ │ │ │ │ adceq r6, r6, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf1406da8 │ │ │ │ @ instruction: 0xf7a983aa │ │ │ │ - blmi 0xead58c │ │ │ │ + blmi 0xead550 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpcc ip, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7feff7f │ │ │ │ + @ instruction: 0xf7feff61 │ │ │ │ vpmax.s8 , , │ │ │ │ stcvs 2, cr6, [r8, #84]! @ 0x54 │ │ │ │ adceq r6, r5, #3211264 @ 0x310000 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ rschi pc, pc, #64, 2 │ │ │ │ - @ instruction: 0xf99cf7a9 │ │ │ │ + @ instruction: 0xf97ef7a9 │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r7, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d96833 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7feff59 │ │ │ │ + @ instruction: 0xf7feff3b │ │ │ │ @ instruction: 0xf7f6baa3 │ │ │ │ - blmi 0x6eee20 │ │ │ │ + blmi 0x6eede4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvc pc, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff3ef7a1 │ │ │ │ - blt 0x112cf34 │ │ │ │ - addeq r0, r7, r4, lsr #30 │ │ │ │ - strdeq r0, [r7], r2 │ │ │ │ - @ instruction: 0x00870eb4 │ │ │ │ - addeq r0, r7, lr, ror lr │ │ │ │ - addeq r0, r7, r8, asr #28 │ │ │ │ - addeq r0, r7, lr, lsl #28 │ │ │ │ - addeq r0, r7, r6, asr #27 │ │ │ │ - addeq r0, r7, ip, lsl #27 │ │ │ │ - addeq r0, r7, r2, asr sp │ │ │ │ - addeq r0, r7, r2, lsr #26 │ │ │ │ - addeq r0, r7, r0, ror #25 │ │ │ │ - umulleq r0, r7, r6, ip │ │ │ │ - addeq r0, r7, ip, asr ip │ │ │ │ - @ instruction: 0xff90f7f6 │ │ │ │ + @ instruction: 0xff20f7a1 │ │ │ │ + blt 0x112cf70 │ │ │ │ + addeq r0, r7, r8, ror #29 │ │ │ │ + @ instruction: 0x00870eb6 │ │ │ │ + addeq r0, r7, r8, ror lr │ │ │ │ + addeq r0, r7, r2, asr #28 │ │ │ │ + addeq r0, r7, ip, lsl #28 │ │ │ │ + ldrdeq r0, [r7], r2 │ │ │ │ + addeq r0, r7, sl, lsl #27 │ │ │ │ + addeq r0, r7, r0, asr sp │ │ │ │ + addeq r0, r7, r6, lsl sp │ │ │ │ + addeq r0, r7, r6, ror #25 │ │ │ │ + addeq r0, r7, r4, lsr #25 │ │ │ │ + addeq r0, r7, sl, asr ip │ │ │ │ + addeq r0, r7, r0, lsr #24 │ │ │ │ + @ instruction: 0xff72f7f6 │ │ │ │ vnmla.f64 d4, d29, d6 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ stcvs 8, cr6, [r8, #108]! @ 0x6c │ │ │ │ stcvs 8, cr5, [fp], #-848 @ 0xfffffcb0 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0xf851461a │ │ │ │ strls r0, [r0], #-3424 @ 0xfffff2a0 │ │ │ │ - cdp2 7, 14, cr15, cr0, cr1, {5} │ │ │ │ + cdp2 7, 12, cr15, cr2, cr1, {5} │ │ │ │ ldclt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-677 @ 0xfffffd5b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ @ instruction: 0xf140440b │ │ │ │ @ instruction: 0xf64e8295 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf8510192 │ │ │ │ andls r0, r0, #180, 30 @ 0x2d0 │ │ │ │ - cdp2 7, 12, cr15, cr8, cr1, {5} │ │ │ │ - blt 0x106cfc8 │ │ │ │ + cdp2 7, 10, cr15, cr10, cr1, {5} │ │ │ │ + blt 0x106d004 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmpl r3, {r2, r5, r7, r9}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf500bf4b │ │ │ │ @ instruction: 0xf50071de │ │ │ │ @ instruction: 0xf8d07110 │ │ │ │ @ instruction: 0xf8d001bc │ │ │ │ @ instruction: 0xf7a10240 │ │ │ │ - @ instruction: 0xf7fefeab │ │ │ │ + @ instruction: 0xf7fefe8d │ │ │ │ @ instruction: 0x6da8ba21 │ │ │ │ @ instruction: 0xf7f64639 │ │ │ │ - blmi 0xfe96ed18 │ │ │ │ + blmi 0xfe96ecdc │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvc pc, r8, r1, lsl #10 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 7, 11, cr15, cr10, cr1, {5} │ │ │ │ - blt 0x1ed03c │ │ │ │ + cdp2 7, 9, cr15, cr12, cr1, {5} │ │ │ │ + blt 0x1ed078 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - @ instruction: 0xff24f7f6 │ │ │ │ + @ instruction: 0xff06f7f6 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r2, r3, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefe9d │ │ │ │ + @ instruction: 0xf7fefe7f │ │ │ │ @ instruction: 0x6da8b9e7 │ │ │ │ @ instruction: 0xf7f64639 │ │ │ │ - blmi 0xfe2aeca4 │ │ │ │ + blmi 0xfe2aec68 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r7, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 7, 8, cr15, cr0, cr1, {5} │ │ │ │ + cdp2 7, 6, cr15, cr2, cr1, {5} │ │ │ │ stmiblt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - mcr2 7, 7, pc, cr10, cr6, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr12, cr6, {7} @ │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r7, r8, ip, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefe63 │ │ │ │ - blmi 0x1c5d7a8 │ │ │ │ + @ instruction: 0xf7fefe45 │ │ │ │ + blmi 0x1c5d7e4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0xf64d6829 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ andls r4, r0, #184549376 @ 0xb000000 │ │ │ │ svclt 0x004b02a1 │ │ │ │ orrsvs pc, r4, r0, lsl #12 │ │ │ │ tstpvc r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ mrceq 8, 4, APSR_nzcv, cr4, cr0, {6} │ │ │ │ svceq 0x0018f8d0 │ │ │ │ - cdp2 7, 1, cr15, cr10, cr1, {5} │ │ │ │ + ldc2l 7, cr15, [ip, #644]! @ 0x284 │ │ │ │ ldmiblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vnmla.f64 d4, d13, d16 │ │ │ │ stmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-679 @ 0xfffffd59 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ @ instruction: 0xf140440b │ │ │ │ @ instruction: 0xf64d816f │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #146 @ 0x92 │ │ │ │ orrsvc pc, ip, r0, lsl #12 │ │ │ │ svceq 0x009cf8d0 │ │ │ │ - cdp2 7, 0, cr15, cr0, cr1, {5} │ │ │ │ + stc2l 7, cr15, [r2, #644]! @ 0x284 │ │ │ │ ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - mrc2 7, 4, pc, cr8, cr6, {7} │ │ │ │ + mrc2 7, 3, pc, cr10, cr6, {7} │ │ │ │ @ instruction: 0xee1d4b53 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r6, r8, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefe11 │ │ │ │ + @ instruction: 0xf7fefdf3 │ │ │ │ @ instruction: 0x6da8b914 │ │ │ │ ldmdavs r1!, {r0, r2, r5, r7, r9} │ │ │ │ cmpphi sp, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf832f7a9 │ │ │ │ + @ instruction: 0xf814f7a9 │ │ │ │ vnmla.f64 d4, d13, d4 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r8, ip, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d96833 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefdef │ │ │ │ + @ instruction: 0xf7fefdd1 │ │ │ │ vpmin.s8 d11, d7, d13 │ │ │ │ ldmdavs r1!, {r0, r2, r4, r9, sp, lr} │ │ │ │ adceq r6, r4, #168, 26 @ 0x2a00 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ cmpphi r4, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf80cf7a9 │ │ │ │ + @ instruction: 0xffeef7a8 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefdcb │ │ │ │ - blmi 0xa9da08 │ │ │ │ + @ instruction: 0xf7fefdad │ │ │ │ + blmi 0xa9da44 │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r0, lsl #10 │ │ │ │ ubfxeq pc, r0, #17, #1 │ │ │ │ stcvs 8, cr5, [sl], #-844 @ 0xfffffcb4 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - ldc2l 7, cr15, [r4, #-644]! @ 0xfffffd7c │ │ │ │ + ldc2l 7, cr15, [r6, #-644] @ 0xfffffd7c │ │ │ │ stmiblt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ @ instruction: 0xf600681b │ │ │ │ @ instruction: 0xf8d00164 │ │ │ │ ldmpl r3, {r2, r5, r6, fp}^ │ │ │ │ ldrmi r6, [r3], #-3114 @ 0xfffff3d6 │ │ │ │ @ instruction: 0xf7a1461a │ │ │ │ - @ instruction: 0xf7fefd5f │ │ │ │ + @ instruction: 0xf7fefd41 │ │ │ │ @ instruction: 0xf04fb9cf │ │ │ │ @ instruction: 0xf7a130ff │ │ │ │ - msreq (UNDEF: 99), r3 │ │ │ │ + msreq (UNDEF: 99), r5 │ │ │ │ @ instruction: 0xf0034604 │ │ │ │ @ instruction: 0xf7a10020 │ │ │ │ - @ instruction: 0x4602fa3d │ │ │ │ + @ instruction: 0x4602fa1f │ │ │ │ mrclt 7, 0, APSR_nzcv, cr3, cr13, {7} │ │ │ │ - strdeq r0, [r7], r2 │ │ │ │ - addeq r0, r7, sl, asr #23 │ │ │ │ - umulleq r0, r7, r6, fp │ │ │ │ - addeq r0, r7, r4, asr fp │ │ │ │ - addeq r0, r7, sl, lsl fp │ │ │ │ - addeq r0, r7, r0, ror #21 │ │ │ │ - addeq r0, r7, r6, lsr #21 │ │ │ │ - addeq r0, r7, r2, ror sl │ │ │ │ - addeq r0, r7, lr, lsr sl │ │ │ │ + @ instruction: 0x00870bb6 │ │ │ │ + addeq r0, r7, lr, lsl #23 │ │ │ │ + addeq r0, r7, sl, asr fp │ │ │ │ + addeq r0, r7, r8, lsl fp │ │ │ │ + ldrdeq r0, [r7], lr │ │ │ │ + addeq r0, r7, r4, lsr #21 │ │ │ │ + addeq r0, r7, sl, ror #20 │ │ │ │ + addeq r0, r7, r6, lsr sl │ │ │ │ addeq r0, r7, r2, lsl #20 │ │ │ │ - addeq r0, r7, r2, asr #19 │ │ │ │ - addeq r0, r7, r6, ror r9 │ │ │ │ - addeq r0, r7, r4, asr #18 │ │ │ │ - addeq r0, r7, sl, lsl r9 │ │ │ │ + addeq r0, r7, r6, asr #19 │ │ │ │ + addeq r0, r7, r6, lsl #19 │ │ │ │ + addeq r0, r7, sl, lsr r9 │ │ │ │ + addeq r0, r7, r8, lsl #18 │ │ │ │ + ldrdeq r0, [r7], lr │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ - blx 0x76d154 │ │ │ │ + @ instruction: 0xf9fcf7a1 │ │ │ │ strmi r0, [r4], -r3, lsr #2 │ │ │ │ eorseq pc, r0, r3 │ │ │ │ - blx 0x5ed160 │ │ │ │ + @ instruction: 0xf9f6f7a1 │ │ │ │ @ instruction: 0xf7fd4602 │ │ │ │ - blcc 0x3dea8c │ │ │ │ + blcc 0x3deac8 │ │ │ │ @ instruction: 0xf63c2b03 │ │ │ │ mvneq sl, #1200 @ 0x4b0 │ │ │ │ orrshi pc, r6, #0, 2 │ │ │ │ @ instruction: 0xf10003a3 │ │ │ │ - blmi 0xff2500c0 │ │ │ │ + blmi 0xff2500fc │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpmi r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldmne r3!, {r0, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf8d99300 │ │ │ │ @ instruction: 0xf8d03040 │ │ │ │ ldrmi r0, [r3], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf7a1461a │ │ │ │ - @ instruction: 0xf7fdfd47 │ │ │ │ + @ instruction: 0xf7fdfd29 │ │ │ │ movwls fp, #19844 @ 0x4d84 │ │ │ │ - stc2 7, cr15, [lr, #-640]! @ 0xfffffd80 │ │ │ │ + ldc2 7, cr15, [r0, #-640] @ 0xfffffd80 │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ strmi r6, [r3], r9, lsr #16 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrsbeq pc, [r4], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7a800da │ │ │ │ - @ instruction: 0xf8d9ff61 │ │ │ │ + @ instruction: 0xf8d9ff43 │ │ │ │ @ instruction: 0x46301054 │ │ │ │ - blx 0xff16d204 │ │ │ │ + blx 0xfe9ed240 │ │ │ │ mcrlt 7, 0, pc, cr5, cr13, {7} @ │ │ │ │ vnmls.f64 d4, d29, d31 │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2115 @ 0xfffff7bd │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ bicsvs pc, fp, r0, lsl #10 │ │ │ │ @ instruction: 0x06d8f8d0 │ │ │ │ - ldc2l 7, cr15, [ip], {161} @ 0xa1 │ │ │ │ + ldc2 7, cr15, [lr], #644 @ 0x284 │ │ │ │ svclt 0x0016f7fd │ │ │ │ vnmls.f64 d4, d29, d22 │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2115 @ 0xfffff7bd │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ cmppvs r4, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0654f8d0 │ │ │ │ - stc2l 7, cr15, [r8], {161} @ 0xa1 │ │ │ │ + stc2 7, cr15, [sl], #644 @ 0x284 │ │ │ │ svclt 0x0002f7fd │ │ │ │ @ instruction: 0xf7a09304 │ │ │ │ - blls 0x1ee770 │ │ │ │ + blls 0x1ee734 │ │ │ │ stmdavs r9!, {r1, r2, r9, sl, lr} │ │ │ │ vmax.s8 d4, d19, d3 │ │ │ │ @ instruction: 0xf8d96315 │ │ │ │ sbcseq r0, sl, r4, asr r0 │ │ │ │ - @ instruction: 0xff24f7a8 │ │ │ │ + @ instruction: 0xff06f7a8 │ │ │ │ ldrsbne pc, [r4], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7ad4630 │ │ │ │ - @ instruction: 0xf7fdfa85 │ │ │ │ + @ instruction: 0xf7fdfa67 │ │ │ │ stcvs 14, cr11, [fp], #-208 @ 0xffffff30 │ │ │ │ movwls r0, #16738 @ 0x4162 │ │ │ │ eoreq pc, r0, #2 │ │ │ │ movwcs r9, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf7a94608 │ │ │ │ - @ instruction: 0x6c29fb93 │ │ │ │ + @ instruction: 0x6c29fb75 │ │ │ │ @ instruction: 0xf7ad4630 │ │ │ │ - @ instruction: 0xf7fefa75 │ │ │ │ + @ instruction: 0xf7fefa57 │ │ │ │ @ instruction: 0xf7a8b9ee │ │ │ │ - blmi 0xfe36f020 │ │ │ │ + blmi 0xfe36efe4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpne r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 7, cr15, [sl], {161} @ 0xa1 │ │ │ │ + stc2 7, cr15, [ip], #644 @ 0x284 │ │ │ │ ldmlt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldcleq 8, cr15, [r8, #324] @ 0x144 │ │ │ │ @ instruction: 0xf7a19200 │ │ │ │ - @ instruction: 0xf7fefc93 │ │ │ │ + @ instruction: 0xf7fefc75 │ │ │ │ @ instruction: 0xf7a8b809 │ │ │ │ - blmi 0x1eeefd4 │ │ │ │ + blmi 0x1eeef98 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrspl pc, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 7, cr15, [r2], #644 @ 0x284 │ │ │ │ + stc2 7, cr15, [r4], {161} @ 0xa1 │ │ │ │ ldmlt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - cdp2 7, 12, cr15, cr8, cr8, {5} │ │ │ │ + cdp2 7, 10, cr15, cr10, cr8, {5} │ │ │ │ vnmla.f64 d4, d13, d26 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r3, r5, r6, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefc87 │ │ │ │ + @ instruction: 0xf7fefc69 │ │ │ │ @ instruction: 0xf7a8b8b5 │ │ │ │ - blmi 0x186ef64 │ │ │ │ + blmi 0x186ef28 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 7, cr15, [sl], #-644 @ 0xfffffd7c │ │ │ │ + mcrr2 7, 10, pc, ip, cr1 @ │ │ │ │ svclt 0x00b4f7fd │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf5009200 │ │ │ │ @ instruction: 0xf8d0719c │ │ │ │ @ instruction: 0xf7a10138 │ │ │ │ - @ instruction: 0xf7fdfc31 │ │ │ │ + @ instruction: 0xf7fdfc13 │ │ │ │ @ instruction: 0xf7a8bfa7 │ │ │ │ - blmi 0x136ef10 │ │ │ │ + blmi 0x136eed4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvs r9, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - mcrr2 7, 10, pc, r2, cr1 @ │ │ │ │ + stc2 7, cr15, [r4], #-644 @ 0xfffffd7c │ │ │ │ ldmdalt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - cdp2 7, 6, cr15, cr8, cr8, {5} │ │ │ │ + cdp2 7, 4, cr15, cr10, cr8, {5} │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r5, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefc27 │ │ │ │ + @ instruction: 0xf7fefc09 │ │ │ │ @ instruction: 0xf7a8b855 │ │ │ │ - blmi 0xd2eea4 │ │ │ │ + blmi 0xd2ee68 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrcc pc, r8, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 7, cr15, [ip], {161} @ 0xa1 │ │ │ │ + blx 0xffc6d45e │ │ │ │ ldmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cdp2 7, 3, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 7, 1, cr15, cr4, cr8, {5} │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r7, r8, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdfbf1 │ │ │ │ + @ instruction: 0xf7fdfbd3 │ │ │ │ @ instruction: 0xf7a8bf3b │ │ │ │ - blmi 0x6eee38 │ │ │ │ + blmi 0x6eedfc │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdfbd5 │ │ │ │ + @ instruction: 0xf7fdfbb7 │ │ │ │ svclt 0x0000bf1f │ │ │ │ - addeq r0, r7, r0, ror r8 │ │ │ │ - addeq r0, r7, sl, lsl r8 │ │ │ │ + addeq r0, r7, r4, lsr r8 │ │ │ │ + ldrdeq r0, [r7], lr │ │ │ │ + @ instruction: 0x008707b6 │ │ │ │ + addeq r0, r7, r8, lsr r7 │ │ │ │ + addeq r0, r7, ip, ror #13 │ │ │ │ + @ instruction: 0x008706b2 │ │ │ │ + addeq r0, r7, ip, ror r6 │ │ │ │ + addeq r0, r7, r8, lsr #12 │ │ │ │ strdeq r0, [r7], r2 │ │ │ │ - addeq r0, r7, r4, ror r7 │ │ │ │ - addeq r0, r7, r8, lsr #14 │ │ │ │ - addeq r0, r7, lr, ror #13 │ │ │ │ - @ instruction: 0x008706b8 │ │ │ │ - addeq r0, r7, r4, ror #12 │ │ │ │ - addeq r0, r7, lr, lsr #12 │ │ │ │ - strdeq r0, [r7], r8 │ │ │ │ - addeq r0, r7, r2, asr #11 │ │ │ │ - addeq r0, r7, ip, lsl #11 │ │ │ │ + @ instruction: 0x008705bc │ │ │ │ + addeq r0, r7, r6, lsl #11 │ │ │ │ + addeq r0, r7, r0, asr r5 │ │ │ │ @ instruction: 0x01226c2b │ │ │ │ @ instruction: 0xf0029304 │ │ │ │ stmdbls r4, {r4, r5, r9} │ │ │ │ strmi r2, [r8], -r0, lsl #6 │ │ │ │ - blx 0x176d4f8 │ │ │ │ + blx 0xfed534 │ │ │ │ ldrtmi r6, [r0], -r9, lsr #24 │ │ │ │ - @ instruction: 0xf93cf7ad │ │ │ │ + @ instruction: 0xf91ef7ad │ │ │ │ @ instruction: 0x07224631 │ │ │ │ @ instruction: 0x81b4f140 │ │ │ │ @ instruction: 0xf7a74630 │ │ │ │ - @ instruction: 0xf7feffab │ │ │ │ - blmi 0xff85d928 │ │ │ │ + @ instruction: 0xf7feff8d │ │ │ │ + blmi 0xff85d964 │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrscc pc, r4, r0, lsl #12 │ │ │ │ ldmne sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldmne r2!, {r0, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8d99200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-2964 @ 0xfffff46c │ │ │ │ @ instruction: 0xf7a1461a │ │ │ │ - @ instruction: 0xf7fdfb8b │ │ │ │ + @ instruction: 0xf7fdfb6d │ │ │ │ strtmi fp, [r0], -r8, asr #23 │ │ │ │ andls r2, r4, #-1073741809 @ 0xc000000f │ │ │ │ stc2l 7, cr15, [r8, #988] @ 0x3dc │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - blmi 0xff45a850 │ │ │ │ + blmi 0xff45a88c │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf64e9a04 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ stmdavs r9!, {r9, ip, pc} │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d06107 │ │ │ │ @ instruction: 0xf7a10870 │ │ │ │ - @ instruction: 0xf7fdfb69 │ │ │ │ + @ instruction: 0xf7fdfb4b │ │ │ │ @ instruction: 0x4620beb3 │ │ │ │ andls r2, r4, #-1073741817 @ 0xc0000007 │ │ │ │ stc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - blmi 0xff05a80c │ │ │ │ + blmi 0xff05a848 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf64e9a04 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ stmdavs r9!, {r9, ip, pc} │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d071ec │ │ │ │ @ instruction: 0xf7a107ec │ │ │ │ - @ instruction: 0xf7fdfb47 │ │ │ │ - bmi 0xfed5f170 │ │ │ │ + @ instruction: 0xf7fdfb29 │ │ │ │ + bmi 0xfed5f1ac │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-3099 @ 0xfffff3e5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ tstpvs pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmibeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xffced5d4 │ │ │ │ + blx 0xff56d610 │ │ │ │ ldcllt 7, cr15, [r3, #1012]! @ 0x3f4 │ │ │ │ vnmls.f32 s8, s27, s17 │ │ │ │ ldcvs 15, cr1, [fp], {112} @ 0x70 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ @ instruction: 0xf64d4402 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6000092 │ │ │ │ @ instruction: 0xf8d0116c │ │ │ │ @ instruction: 0xf7a1096c │ │ │ │ - @ instruction: 0xf7fdfadb │ │ │ │ + @ instruction: 0xf7fdfabd │ │ │ │ ldrdeq fp, [r2, -lr]! │ │ │ │ @ instruction: 0xf0024629 │ │ │ │ @ instruction: 0x46280210 │ │ │ │ @ instruction: 0xf7a5320c │ │ │ │ - @ instruction: 0xf7fdff03 │ │ │ │ + @ instruction: 0xf7fdfee5 │ │ │ │ ldrdeq fp, [r2], #236 @ 0xec @ │ │ │ │ @ instruction: 0xf0024629 │ │ │ │ @ instruction: 0x46280218 │ │ │ │ @ instruction: 0xf7a53204 │ │ │ │ - @ instruction: 0xf7fdfef9 │ │ │ │ + @ instruction: 0xf7fdfedb │ │ │ │ @ instruction: 0xf203bed2 │ │ │ │ stcvs 3, cr6, [r8, #84]! @ 0x54 │ │ │ │ - b 0x1470240 │ │ │ │ + b 0x147027c │ │ │ │ @ instruction: 0xf14002c3 │ │ │ │ @ instruction: 0xf7a88154 │ │ │ │ - blmi 0xfe4eec58 │ │ │ │ + blmi 0xfe4eec1c │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpcs r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xffa6d66c │ │ │ │ + blx 0xff2ed6a8 │ │ │ │ stcllt 7, cr15, [sp, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7a52210 │ │ │ │ - @ instruction: 0x463afd71 │ │ │ │ + @ instruction: 0x463afd53 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - mrrc2 7, 10, pc, lr, cr5 @ │ │ │ │ + mcrr2 7, 10, pc, r0, cr5 @ │ │ │ │ svclt 0x0050f7fd │ │ │ │ mrc 8, 0, r4, cr13, cr14, {3} │ │ │ │ ldrbtmi ip, [r8], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xf85c6800 │ │ │ │ strmi r0, [r1], #-0 │ │ │ │ strmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andne lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf500460a │ │ │ │ @ instruction: 0xf8d07173 │ │ │ │ @ instruction: 0xf7a103cc │ │ │ │ - @ instruction: 0xf7fdfac1 │ │ │ │ + @ instruction: 0xf7fdfaa3 │ │ │ │ ldmdami r3!, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ strmi r4, [r2], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf64e4403 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ stmib sp, {r1, r4, r7}^ │ │ │ │ strmi r1, [sl], -r0, lsl #4 │ │ │ │ cmppvc r2, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ movteq pc, #35024 @ 0x88d0 @ │ │ │ │ - blx 0xfeaed6e8 │ │ │ │ + blx 0xfe36d724 │ │ │ │ mrrclt 7, 15, pc, lr, cr13 @ │ │ │ │ @ instruction: 0xee1d4967 │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2105 @ 0xfffff7c7 │ │ │ │ @ instruction: 0xf64e4403 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ stmib sp, {r1, r4, r7}^ │ │ │ │ vrhadd.s8 d2, d0, d0 │ │ │ │ @ instruction: 0xf8d061e4 │ │ │ │ @ instruction: 0xf7a106e4 │ │ │ │ - @ instruction: 0xf7fdfa91 │ │ │ │ + @ instruction: 0xf7fdfa73 │ │ │ │ ldmdbmi sp, {r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdane r8!, {r0, r6, fp, ip, lr}^ │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ strmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ bicvs pc, ip, r0, lsl #10 │ │ │ │ @ instruction: 0x0660f8d0 │ │ │ │ - blx 0x1f6d744 │ │ │ │ - bllt 0x1fad8b8 │ │ │ │ + blx 0x17ed780 │ │ │ │ + bllt 0x1fad8f4 │ │ │ │ @ instruction: 0xee1d4952 │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ strmi r1, [sl], #-2168 @ 0xfffff788 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d041d4 │ │ │ │ @ instruction: 0xf7a104d4 │ │ │ │ - @ instruction: 0xf7fdfa63 │ │ │ │ + @ instruction: 0xf7fdfa45 │ │ │ │ stmdbmi r8, {r2, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdane r9!, {r6, fp, ip, lr} │ │ │ │ strmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0x61abf500 │ │ │ │ ldrbeq pc, [r8, #-2256] @ 0xfffff730 @ │ │ │ │ - blx 0x13ed7a0 │ │ │ │ - bllt 0x142d914 │ │ │ │ + blx 0xc6d7dc │ │ │ │ + bllt 0x142d950 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7a52210 │ │ │ │ - @ instruction: 0x463afcd7 │ │ │ │ + @ instruction: 0x463afcb9 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfe86d7ca │ │ │ │ + blx 0xfe0ed806 │ │ │ │ stmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r8, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2l 7, cr15, [sl], {165} @ 0xa5 │ │ │ │ + stc2 7, cr15, [ip], #660 @ 0x294 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - @ instruction: 0x3c01fb91 │ │ │ │ + @ instruction: 0x3c01fb73 │ │ │ │ @ instruction: 0xf7fdd1f3 │ │ │ │ vrecps.f32 , , q13 │ │ │ │ stcvs 3, cr6, [r8, #84]! @ 0x54 │ │ │ │ - b 0x14703f4 │ │ │ │ + b 0x1470430 │ │ │ │ @ instruction: 0xf14002c3 │ │ │ │ @ instruction: 0xf7a88097 │ │ │ │ - blmi 0xbaeaa8 │ │ │ │ + blmi 0xbaea6c │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x3ed820 │ │ │ │ + @ instruction: 0xf9eef7a1 │ │ │ │ ldclt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ andcs r2, r8, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 7, cr15, [r6], {165} @ 0xa5 │ │ │ │ + ldc2l 7, cr15, [r8], #-660 @ 0xfffffd6c │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - @ instruction: 0x3c01fb83 │ │ │ │ + @ instruction: 0x3c01fb65 │ │ │ │ @ instruction: 0xf7fdd1f3 │ │ │ │ rscscs fp, pc, #1840 @ 0x730 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 7, 2, cr15, cr4, cr5, {5} │ │ │ │ + cdp2 7, 0, cr15, cr6, cr5, {5} │ │ │ │ mrclt 7, 7, APSR_nzcv, cr15, cr13, {7} │ │ │ │ @ instruction: 0xf64f4630 │ │ │ │ @ instruction: 0xf7a572ff │ │ │ │ - @ instruction: 0xf7fdfe1d │ │ │ │ + @ instruction: 0xf7fdfdff │ │ │ │ andscs fp, r0, #248, 28 @ 0xf80 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2l 7, cr15, [r8, #660] @ 0x294 │ │ │ │ + ldc2 7, cr15, [sl, #660]! @ 0x294 │ │ │ │ svclt 0x0000e487 │ │ │ │ - strdeq r0, [r7], r8 │ │ │ │ - @ instruction: 0x008704b2 │ │ │ │ - addeq r0, r7, lr, ror #8 │ │ │ │ - addeq r0, r7, r2, asr #8 │ │ │ │ - addeq r0, r7, r8, lsl r4 │ │ │ │ - addeq r0, r7, ip, lsr #7 │ │ │ │ - addeq r0, r7, sl, ror #6 │ │ │ │ - addeq r0, r7, r8, lsr r3 │ │ │ │ - addeq r0, r7, r6, lsl #6 │ │ │ │ - ldrdeq r0, [r7], r8 │ │ │ │ - addeq r0, r7, sl, lsr #5 │ │ │ │ - addeq r0, r7, ip, ror r2 │ │ │ │ + @ instruction: 0x008704bc │ │ │ │ + addeq r0, r7, r6, ror r4 │ │ │ │ + addeq r0, r7, r2, lsr r4 │ │ │ │ + addeq r0, r7, r6, lsl #8 │ │ │ │ + ldrdeq r0, [r7], ip │ │ │ │ + addeq r0, r7, r0, ror r3 │ │ │ │ + addeq r0, r7, lr, lsr #6 │ │ │ │ strdeq r0, [r7], ip │ │ │ │ + addeq r0, r7, sl, asr #5 │ │ │ │ + umulleq r0, r7, ip, r2 │ │ │ │ + addeq r0, r7, lr, ror #4 │ │ │ │ + addeq r0, r7, r0, asr #4 │ │ │ │ + addeq r0, r7, r0, asr #3 │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - strbt pc, [r3], #-3511 @ 0xfffff249 @ │ │ │ │ - blx 0xffc6d8ce │ │ │ │ + strbt pc, [r3], #-3481 @ 0xfffff267 @ │ │ │ │ + blx 0xff4ed90a │ │ │ │ vnmls.f64 d4, d13, d29 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdf9ad │ │ │ │ + @ instruction: 0xf7fdf98f │ │ │ │ @ instruction: 0xf7a8bc34 │ │ │ │ - blmi 0x92e9b0 │ │ │ │ + blmi 0x92e974 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrcs pc, ip, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf992f7a1 │ │ │ │ + @ instruction: 0xf974f7a1 │ │ │ │ ldclt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ - blx 0xfeeed93a │ │ │ │ + blx 0xfe76d976 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r7, r8, ip}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d96833 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdf975 │ │ │ │ + @ instruction: 0xf7fdf957 │ │ │ │ strdcs fp, [r0], -ip │ │ │ │ - tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorvc pc, r2, #64, 4 │ │ │ │ - stc2 1, cr15, [ip], {158} @ 0x9e │ │ │ │ - addeq r0, r7, sl, lsr r1 │ │ │ │ - addeq r0, r7, r4, lsl #2 │ │ │ │ - addeq r0, r7, lr, asr #1 │ │ │ │ - eorseq r1, r5, ip, lsl #10 │ │ │ │ + stc2 1, cr15, [r6], {158} @ 0x9e │ │ │ │ + strdeq r0, [r7], lr │ │ │ │ + addeq r0, r7, r8, asr #1 │ │ │ │ + umulleq r0, r7, r2, r0 │ │ │ │ + eorseq r1, r5, ip, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec06cfc │ │ │ │ + bl 0xfec06d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7a09808 │ │ │ │ - @ instruction: 0x4603fdf9 │ │ │ │ + @ instruction: 0x4603fddb │ │ │ │ smullseq pc, r8, r4, r8 @ │ │ │ │ ldrmi fp, [sl], -r0, lsl #3 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf97ef7f6 │ │ │ │ + @ instruction: 0xf960f7f6 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldmdblt r0!, {r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ @ instruction: 0x462a6bd1 │ │ │ │ - @ instruction: 0xffb6f7f4 │ │ │ │ - blls 0x10b0e0 │ │ │ │ + @ instruction: 0xff98f7f4 │ │ │ │ + blls 0x10b11c │ │ │ │ strvs r4, [r2, #1066]! @ 0x42a │ │ │ │ svcvs 0x0062e7dd │ │ │ │ movwls r1, #4160 @ 0x1040 │ │ │ │ andne lr, r2, r0, asr #20 │ │ │ │ - stc2l 7, cr15, [ip, #640] @ 0x280 │ │ │ │ + stc2 7, cr15, [lr, #640]! @ 0x280 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ vst2.8 {d22-d23}, [pc :64], r1 │ │ │ │ @ instruction: 0xf7a8720a │ │ │ │ - blls 0x12dfbc │ │ │ │ + blls 0x12df80 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8dcb084 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x13c7b0 │ │ │ │ + blcs 0x13c7ec │ │ │ │ stmdavs fp, {r0, r2, r3, r4, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ rsbsle r2, r8, sp, lsl #22 │ │ │ │ ldrsbt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ stmvs fp, {r0, r1, r4, r5, r6, r8, ip, lr, pc} │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @@ -163359,124 +163374,124 @@ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd069 │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xc090f8d0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf79dd171 │ │ │ │ - stmdavs fp!, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ strmi r6, [r0], r1, lsr #27 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf7a52008 │ │ │ │ - stmdavs sl!, {r0, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs sl!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a09203 │ │ │ │ - bls 0x1adf0c │ │ │ │ - bcs 0x481420 │ │ │ │ + bls 0x1aded0 │ │ │ │ + bcs 0x48145c │ │ │ │ @ instruction: 0xf894d150 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff4af7f4 │ │ │ │ + @ instruction: 0xff2cf7f4 │ │ │ │ ldrmi r9, [r9], -r3, lsl #22 │ │ │ │ @ instruction: 0xf7a56bb0 │ │ │ │ - stmiavs fp!, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs fp!, {r0, r1, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ andsle r2, r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf0384620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r8!, {r3, r6, ip, lr, pc} │ │ │ │ - ldc2l 7, cr15, [ip, #-640] @ 0xfffffd80 │ │ │ │ + ldc2 7, cr15, [lr, #-640]! @ 0xfffffd80 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a86819 │ │ │ │ - stclvs 8, cr15, [r3, #-636]! @ 0xfffffd84 │ │ │ │ + stclvs 8, cr15, [r3, #-516]! @ 0xfffffdfc │ │ │ │ stmiavs r1!, {r0, r9, sp} │ │ │ │ - bne 0xff3014e8 │ │ │ │ - blx 0xfe66dc4a │ │ │ │ + bne 0xff301524 │ │ │ │ + blx 0xfe66dc86 │ │ │ │ @ instruction: 0xf7a54640 │ │ │ │ - @ instruction: 0xf894f82d │ │ │ │ + @ instruction: 0xf894f80f │ │ │ │ strvs r3, [r7, #217]! @ 0xd9 │ │ │ │ addsmi r2, r3, #0, 4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ - blx 0xfe26dc6a │ │ │ │ + blx 0xfe26dca6 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xe7f54618 │ │ │ │ eorne pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0xf7a59003 │ │ │ │ - blls 0x1adeb0 │ │ │ │ + blls 0x1ade74 │ │ │ │ @ instruction: 0xf04fe7b3 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd4671 │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ ldrb pc, [r9, pc, lsl #30] @ │ │ │ │ - tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcmi pc, r0, r2, asr #4 │ │ │ │ + rscsmi pc, r0, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1d6226f │ │ │ │ - svclt 0x0000f941 │ │ │ │ - eorseq r1, r5, r0, lsr #10 │ │ │ │ + svclt 0x0000f93b │ │ │ │ + eorseq r1, r5, r0, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec06f00 │ │ │ │ + bl 0xfec06f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ smullseq pc, r8, r0, r8 @ │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4619b178 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ - movwcs pc, #12039 @ 0x2f07 @ │ │ │ │ + movwcs pc, #12009 @ 0x2ee9 @ │ │ │ │ andlt r6, r2, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0020bd70 │ │ │ │ ldmdblt r0!, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ @ instruction: 0x462a6bd1 │ │ │ │ - mrc2 7, 5, pc, cr10, cr4, {7} │ │ │ │ - blls 0x10b2d8 │ │ │ │ + mrc2 7, 4, pc, cr12, cr4, {7} │ │ │ │ + blls 0x10b314 │ │ │ │ strvs r4, [r2, #1066]! @ 0x42a │ │ │ │ svcvs 0x0062e7dd │ │ │ │ movwls r1, #4160 @ 0x1040 │ │ │ │ andne lr, r2, r0, asr #20 │ │ │ │ - ldc2l 7, cr15, [r0], {160} @ 0xa0 │ │ │ │ + ldc2 7, cr15, [r2], #640 @ 0x280 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ vst2.8 {d22-d23}, [pc :64], r1 │ │ │ │ - @ instruction: 0xf7a8720a │ │ │ │ - blls 0x12ddc4 │ │ │ │ + @ instruction: 0xf7a7720a │ │ │ │ + blls 0x12fd88 │ │ │ │ svclt 0x0000e7de │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec06f9c │ │ │ │ + bl 0xfec06fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xffa6f7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -163484,24 +163499,24 @@ │ │ │ │ svclt 0x0000bd08 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x13c9e8 │ │ │ │ + blcs 0x13ca24 │ │ │ │ stmdavs fp, {r2, r3, r6, r8, fp, ip, lr, pc} │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ eorsle r2, r9, r0, lsl #22 │ │ │ │ stmdacs r0, {r3, r6, fp, sp, lr} │ │ │ │ svcvs 0x0023d144 │ │ │ │ cmple r2, r0, lsl #22 │ │ │ │ @ instruction: 0x3090f8d4 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0xb7ff0 │ │ │ │ + blcs 0xb802c │ │ │ │ movwcs sp, #66 @ 0x42 │ │ │ │ ldrmi r6, [r1], sl, ror #16 │ │ │ │ @ instruction: 0x6d22b97a │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r0, r3, ip, lr, pc}^ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @@ -163510,169 +163525,169 @@ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdavs fp!, {r0, r3, r5, r7, pc} │ │ │ │ eorsle r2, r4, r0, lsl #22 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ stmiavs fp!, {r9, sp} │ │ │ │ addsmi r4, r1, #32, 12 @ 0x2000000 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2f8254 │ │ │ │ - blx 0xfeaede24 │ │ │ │ + bne 0xff2f8290 │ │ │ │ + blx 0xfeaede60 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdblt r9, {r0, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - blcs 0xca010 │ │ │ │ + blcs 0xca04c │ │ │ │ @ instruction: 0xf8d2d0c6 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andle r6, r3, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ cmnle r8, r0, ror r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ umlalscs pc, sp, r4, r8 @ │ │ │ │ @ instruction: 0xd1b92a00 │ │ │ │ umlalscc pc, ip, r4, r8 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @ instruction: 0xf79de7b4 │ │ │ │ - stmdavs fp!, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r6, [r0], r2, lsr #27 │ │ │ │ - bllt 0xfe1818ec │ │ │ │ + bllt 0xfe181928 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andcs r4, r1, #3145728 @ 0x300000 │ │ │ │ - blvs 0xfe2f7ef4 │ │ │ │ - cdp2 7, 4, cr15, cr14, cr5, {5} │ │ │ │ + blvs 0xfe2f7f30 │ │ │ │ + cdp2 7, 3, cr15, cr0, cr5, {5} │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strmi r6, [r8], -r9, lsl #23 │ │ │ │ - @ instruction: 0xffdaf7a4 │ │ │ │ + @ instruction: 0xffbcf7a4 │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ stmiavs fp!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x000c0200 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ @ instruction: 0x4640fa57 │ │ │ │ - cdp2 7, 14, cr15, cr14, cr4, {5} │ │ │ │ + cdp2 7, 13, cr15, cr0, cr4, {5} │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ - blcs 0xca0a4 │ │ │ │ + blcs 0xca0e0 │ │ │ │ stmiavs r1!, {r1, r5, r6, r8, ip, lr, pc} │ │ │ │ stclvs 2, cr2, [r3, #-4]! │ │ │ │ - bne 0xff301784 │ │ │ │ - blx 0x12edee4 │ │ │ │ + bne 0xff3017c0 │ │ │ │ + blx 0x12edf20 │ │ │ │ @ instruction: 0xf79fe79e │ │ │ │ - @ instruction: 0x4607ff3f │ │ │ │ - @ instruction: 0xff3cf79f │ │ │ │ + strmi pc, [r7], -r1, lsr #30 │ │ │ │ + @ instruction: 0xff1ef79f │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ - cdp2 7, 12, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 7, 11, cr15, cr0, cr7, {5} │ │ │ │ @ instruction: 0xf7a02004 │ │ │ │ - ldrtmi pc, [r2], -fp, ror #23 @ │ │ │ │ + ldrtmi pc, [r2], -sp, asr #23 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xffe4f7a4 │ │ │ │ + @ instruction: 0xffc6f7a4 │ │ │ │ @ instruction: 0xf7a02001 │ │ │ │ - ldrtmi pc, [sl], -r3, ror #23 @ │ │ │ │ + ldrtmi pc, [sl], -r5, asr #23 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf9a2f7a5 │ │ │ │ + @ instruction: 0xf984f7a5 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x460e463a │ │ │ │ andcs r4, pc, r3, asr #12 │ │ │ │ @ instruction: 0xf7a56b89 │ │ │ │ - blvs 0xfed2f624 │ │ │ │ + blvs 0xfed2f5e8 │ │ │ │ @ instruction: 0x4608463a │ │ │ │ - @ instruction: 0xffccf7a4 │ │ │ │ + @ instruction: 0xffaef7a4 │ │ │ │ @ instruction: 0xf038e7b2 │ │ │ │ - stmdacs r0, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0040f47f │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ @ instruction: 0xe765307c │ │ │ │ - stc2 7, cr15, [r0], {157} @ 0x9d │ │ │ │ + blx 0xff96de32 │ │ │ │ strmi r6, [r7], -r6, lsr #27 │ │ │ │ - @ instruction: 0xff02f79f │ │ │ │ + mcr2 7, 7, pc, cr4, cr15, {4} @ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6404680 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - cdp2 7, 9, cr15, cr4, cr7, {5} │ │ │ │ + cdp2 7, 7, cr15, cr6, cr7, {5} │ │ │ │ @ instruction: 0x4641463b │ │ │ │ andcs r2, r8, r4, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r8, #660] @ 0x294 │ │ │ │ + ldc2 7, cr15, [sl, #660]! @ 0x294 │ │ │ │ @ instruction: 0xf04f4649 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r8], -r1, lsr #29 @ │ │ │ │ - cdp2 7, 8, cr15, cr8, cr4, {5} │ │ │ │ + cdp2 7, 6, cr15, cr10, cr4, {5} │ │ │ │ ldr r6, [r4, -r6, lsr #11]! │ │ │ │ @ instruction: 0xf7a02004 │ │ │ │ - @ instruction: 0xf646fb9f │ │ │ │ + @ instruction: 0xf646fb81 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6402396 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - cdp2 7, 14, cr15, cr2, cr7, {5} │ │ │ │ + cdp2 7, 12, cr15, cr4, cr7, {5} │ │ │ │ svclt 0x0000e78f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec071e4 │ │ │ │ + bl 0xfec07220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrdeq pc, [r4], #128 @ 0x80 │ │ │ │ - blx 0xfecc1828 │ │ │ │ + blx 0xfecc1864 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ - mcr2 7, 7, pc, cr12, cr2, {4} @ │ │ │ │ + mcr2 7, 6, pc, cr14, cr2, {4} @ │ │ │ │ @ instruction: 0xf894b140 │ │ │ │ - blcs 0xbc368 │ │ │ │ + blcs 0xbc3a4 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ teqcs ip, #112, 6 @ 0xc0000001 │ │ │ │ andle r4, r8, fp, lsr #5 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ pop {r8, r9, ip, sp, lr} │ │ │ │ andcs r4, r1, #112 @ 0x70 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svcvs 0x0023be6b │ │ │ │ vmla.i8 , q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff7018b4 │ │ │ │ - stc2l 7, cr15, [r4, #-976] @ 0xfffffc30 │ │ │ │ + blvs 0xff7018f0 │ │ │ │ + stc2 7, cr15, [r6, #-976]! @ 0xfffffc30 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7fa2010 │ │ │ │ movwcs pc, #11403 @ 0x2c8b @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0x14edee6 │ │ │ │ + blx 0xd6df22 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - bfi pc, r3, (invalid: 29:22) @ │ │ │ │ + @ instruction: 0xe7d6fe75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec07280 │ │ │ │ + bl 0xfec072bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r2, r0 │ │ │ │ svceq 0x000df1bc │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svcvs 0x0002dc15 │ │ │ │ stmiblt sl, {r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r5, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb2000 │ │ │ │ - blls 0x12e7a4 │ │ │ │ - bls 0xca230 │ │ │ │ + blls 0x12e7e0 │ │ │ │ + bls 0xca26c │ │ │ │ smullseq pc, r9, r3, r8 @ │ │ │ │ ldrmi r2, [r8], -r0, lsl #16 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf96cf7f7 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -163685,207 +163700,207 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d0469a │ │ │ │ addlt r3, r7, r4, asr #1 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blcs 0x101b44 │ │ │ │ + blcs 0x101b80 │ │ │ │ ldmdbcs pc, {r2, r3, r4, ip, lr, pc} @ │ │ │ │ andcs sp, r1, #16, 16 @ 0x100000 │ │ │ │ smlabbcs r0, sl, r0, r4 │ │ │ │ orreq pc, pc, r8, asr #13 │ │ │ │ tstle r6, sl, lsl #4 │ │ │ │ @ instruction: 0xf0002d1a │ │ │ │ ldccs 0, cr8, [r6, #-860] @ 0xfffffca4 │ │ │ │ - blcs 0x1a4530 │ │ │ │ + blcs 0x1a456c │ │ │ │ @ instruction: 0xf033d102 │ │ │ │ tstle ip, r2, lsl #6 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ umullcs pc, pc, r0, r8 @ │ │ │ │ andeq pc, r1, #130 @ 0x82 │ │ │ │ svclt 0x00142916 │ │ │ │ @ instruction: 0xf0022200 │ │ │ │ - bcs 0xb0954 │ │ │ │ + bcs 0xb0990 │ │ │ │ sbchi pc, r4, r0, asr #32 │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf6c8408b │ │ │ │ andsmi r0, r3, #-268435448 @ 0xf0000008 │ │ │ │ @ instruction: 0xf79fd0e2 │ │ │ │ - @ instruction: 0x4606fe13 │ │ │ │ + @ instruction: 0x4606fdf5 │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ addshi pc, fp, r0, asr #32 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vcgt.s8 d25, d14, d3 │ │ │ │ vbic.i32 q9, #67108864 @ 0x04000000 │ │ │ │ andcs r2, r0, #39321600 @ 0x2580000 │ │ │ │ - blvs 0xfff01a08 │ │ │ │ - ldc2 7, cr15, [sl], {244} @ 0xf4 │ │ │ │ + blvs 0xfff01a44 │ │ │ │ + ldc2l 7, cr15, [ip], #-976 @ 0xfffffc30 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ - blls 0x181a34 │ │ │ │ + blls 0x181a70 │ │ │ │ movwls r6, #18459 @ 0x481b │ │ │ │ - blx 0xfedee01c │ │ │ │ + blx 0xfe66e058 │ │ │ │ vnmla.f32 s8, s26, s25 │ │ │ │ - blls 0x1b7f64 │ │ │ │ + blls 0x1b7fa0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl sl, {r0, r2, r8, ip, pc} │ │ │ │ ldrmi r4, [r0], #-2409 @ 0xfffff697 │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldrmi r0, [r3], #-146 @ 0xffffff6e │ │ │ │ ldrtmi r4, [r2], #-1667 @ 0xfffff97d │ │ │ │ ldceq 8, cr15, [ip], {208} @ 0xd0 │ │ │ │ - stc2l 7, cr15, [sl, #640] @ 0x280 │ │ │ │ + stc2 7, cr15, [ip, #640]! @ 0x280 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ adcshi pc, r4, r0, lsl #4 │ │ │ │ - movwmi pc, #577 @ 0x241 @ │ │ │ │ + teqpmi r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x194dec │ │ │ │ + bl 0x194e28 │ │ │ │ ldrtmi r0, [r1], -r9, lsl #7 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf7a4212c │ │ │ │ - pldw [pc, sp, asr #28] │ │ │ │ - blvs 0xfef2f92c │ │ │ │ + pldw [pc, pc, lsr #28] │ │ │ │ + blvs 0xfef2f8f0 │ │ │ │ @ instruction: 0xf7a44680 │ │ │ │ - @ instruction: 0xf8d4fde1 │ │ │ │ + @ instruction: 0xf8d4fdc3 │ │ │ │ strbmi r3, [r1], -r8, lsl #1 │ │ │ │ @ instruction: 0x27e24632 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ stc2l 7, cr15, [ip], {251} @ 0xfb │ │ │ │ - ldc2 7, cr15, [lr, #636]! @ 0x27c │ │ │ │ + stc2 7, cr15, [r0, #636]! @ 0x27c │ │ │ │ @ instruction: 0xf44f9b03 │ │ │ │ @ instruction: 0x468072b2 │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - andcs pc, r4, #5312 @ 0x14c0 │ │ │ │ + andcs pc, r4, #3392 @ 0xd40 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 7, 2, cr15, cr14, cr4, {5} │ │ │ │ + cdp2 7, 1, cr15, cr0, cr4, {5} │ │ │ │ strbmi r9, [r1], -r0, lsl #14 │ │ │ │ @ instruction: 0xf8d44632 │ │ │ │ strtmi r3, [r0], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldc2 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf109d024 │ │ │ │ @ instruction: 0x463133ff │ │ │ │ ldrtmi r2, [r0], -r2, lsl #22 │ │ │ │ @ instruction: 0xf06fbf8f │ │ │ │ - bls 0x1b0a70 │ │ │ │ + bls 0x1b0aac │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ ldrdcs pc, [r4, #-131] @ 0xffffff7d │ │ │ │ - cdp2 7, 1, cr15, cr2, cr4, {5} │ │ │ │ + ldc2l 7, cr15, [r4, #656]! @ 0x290 │ │ │ │ strtmi r9, [r8], -r3, lsl #22 │ │ │ │ @ instruction: 0xf7a0681d │ │ │ │ - bmi 0xfaeba0 │ │ │ │ - blls 0x201a74 │ │ │ │ + bmi 0xfaeb64 │ │ │ │ + blls 0x201ab0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stceq 8, cr15, [r0, #-876]! @ 0xfffffc94 │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ ldrmi r4, [lr], #-1049 @ 0xfffffbe7 │ │ │ │ strtmi r9, [fp], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0x96014935 │ │ │ │ - ldc2 7, cr15, [r4, #640] @ 0x280 │ │ │ │ + ldc2l 7, cr15, [r6, #-640]! @ 0xfffffd80 │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svcvs 0x00638ff0 │ │ │ │ - b 0x10b43ac │ │ │ │ + b 0x10b43e8 │ │ │ │ @ instruction: 0xf7a01003 │ │ │ │ - @ instruction: 0xf646fa29 │ │ │ │ + @ instruction: 0xf646fa0b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12810 @ 0x320a │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - ldrb pc, [r8, -fp, ror #26] @ │ │ │ │ + ldrb pc, [r8, -sp, asr #26] @ │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f0052 │ │ │ │ @ instruction: 0xf033af2b │ │ │ │ @ instruction: 0xf43f0302 │ │ │ │ strb sl, [r2, -r7, lsr #30] │ │ │ │ @ instruction: 0xf7a02003 │ │ │ │ - @ instruction: 0xf894fa11 │ │ │ │ + @ instruction: 0xf894f9f3 │ │ │ │ @ instruction: 0x460530d8 │ │ │ │ strtmi fp, [sl], -r3, asr #2 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f52001 │ │ │ │ - movwcs pc, #11669 @ 0x2d95 @ │ │ │ │ + movwcs pc, #11639 @ 0x2d77 @ │ │ │ │ strb r6, [r9, r3, ror #1] │ │ │ │ ldmdblt fp, {r0, r1, r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - fstmdbxvs r3!, {d31-d137} @ Deprecated │ │ │ │ + fstmdbxvs r3!, {d31-d122} @ Deprecated │ │ │ │ strb r6, [r8, r3, lsr #11]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf9f0f7a0 │ │ │ │ + @ instruction: 0xf9d2f7a0 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - @ instruction: 0xe7e3fd33 │ │ │ │ + @ instruction: 0xe7e3fd15 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ - blmi 0x270800 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0x27083c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf19e527b │ │ │ │ - svclt 0x0000f857 │ │ │ │ - ldrdeq pc, [r6], r0 │ │ │ │ + svclt 0x0000f851 │ │ │ │ + umulleq pc, r6, r4, r9 @ │ │ │ │ addseq r0, r3, r0, asr #15 │ │ │ │ - addeq pc, r6, r4, lsl #18 │ │ │ │ + addeq pc, r6, r8, asr #17 │ │ │ │ addseq r0, r3, r4, asr #16 │ │ │ │ - eorseq r1, r5, ip, lsr r5 │ │ │ │ + eorseq r1, r5, ip, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0756c │ │ │ │ + bl 0xfec075a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x2ccf84 │ │ │ │ + blcs 0x2ccfc0 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r1, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stmdavs r9, {r0, r9, ip, sp} │ │ │ │ svclt 0x00183b00 │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andcs pc, r1, r1, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec075b8 │ │ │ │ + bl 0xfec075f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x2ccfd0 │ │ │ │ + blcs 0x2cd00c │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ andcs pc, r1, r9, lsl #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec07600 │ │ │ │ + bl 0xfec0763c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 q14, q2, #52 │ │ │ │ biclt r1, fp, #64, 6 │ │ │ │ ldrmi r6, [r4], -r3, lsl #26 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ @@ -163901,15 +163916,15 @@ │ │ │ │ rscle r6, ip, r0, ror pc │ │ │ │ svceq 0x0010f01c │ │ │ │ stmdavs fp, {r0, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ andeq pc, r2, #35 @ 0x23 │ │ │ │ rscle r2, r4, sp, lsl #20 │ │ │ │ @ instruction: 0xf0216849 │ │ │ │ addmi r0, fp, #536870912 @ 0x20000000 │ │ │ │ - bcs 0x4200c0 │ │ │ │ + bcs 0x4200fc │ │ │ │ vqadd.s8 , q15, │ │ │ │ vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6462096 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf8502c96 │ │ │ │ @ instruction: 0xf8502023 │ │ │ │ @ instruction: 0xf8dc3021 │ │ │ │ @@ -163921,15 +163936,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsbgt pc, [r4], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d28, d3 │ │ │ │ - blcs 0xb51b0 │ │ │ │ + blcs 0xb51ec │ │ │ │ addhi pc, r8, r0 │ │ │ │ ldrd pc, [r4], -r1 │ │ │ │ svceq 0x000ff1be │ │ │ │ addhi pc, r2, r0 │ │ │ │ ldrmi r6, [r2], r3, lsl #26 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ @@ -163941,78 +163956,78 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdavs fp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - b 0x1ca48a4 │ │ │ │ + b 0x1ca48e0 │ │ │ │ @ instruction: 0xf003131c │ │ │ │ @ instruction: 0xf1be0301 │ │ │ │ svclt 0x00080f0d │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ ldrmi r0, [lr, #514] @ 0x202 │ │ │ │ - bcs 0x420180 │ │ │ │ + bcs 0x4201bc │ │ │ │ stmdavs sl, {r0, r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ smullsle r4, r4, r3, r2 @ │ │ │ │ - stc2l 7, cr15, [r4], #-636 @ 0xfffffd84 │ │ │ │ + mcrr2 7, 9, pc, r6, cr15 @ │ │ │ │ movwls r6, #6187 @ 0x182b │ │ │ │ @ instruction: 0xf79f4606 │ │ │ │ - blls 0x12f5e4 │ │ │ │ - blcs 0x481f3c │ │ │ │ + blls 0x12f5a8 │ │ │ │ + blcs 0x481f78 │ │ │ │ @ instruction: 0xf899d14b │ │ │ │ vqadd.s8 , q15, │ │ │ │ vbic.i16 q9, #1024 @ 0x0400 │ │ │ │ @ instruction: 0x46012b96 │ │ │ │ strbmi r2, [r8], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - stmdavs fp!, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf79f9301 │ │ │ │ - blls 0x12f5b8 │ │ │ │ - blcs 0x481d84 │ │ │ │ + blls 0x12f57c │ │ │ │ + blcs 0x481dc0 │ │ │ │ @ instruction: 0xf899d13f │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc1e94 │ │ │ │ + blcs 0xc1ed0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - ldrtmi pc, [sl], -r1, lsr #21 @ │ │ │ │ + ldrtmi pc, [sl], -r3, lsl #21 @ │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x13ee438 │ │ │ │ + blx 0xc6e474 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ stmiavs fp!, {r0, r3, r4, fp, sp, lr} │ │ │ │ eorcc pc, r3, fp, asr r8 @ │ │ │ │ @ instruction: 0x463147d0 │ │ │ │ @ instruction: 0xf7ac4640 │ │ │ │ - @ instruction: 0x4631f997 │ │ │ │ + @ instruction: 0x4631f979 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ ldc2 7, cr15, [r4, #-988]! @ 0xfffffc24 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7f74648 │ │ │ │ str pc, [sp, pc, lsr #26] │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46932296 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xffaee47a │ │ │ │ + blx 0xff36e4b6 │ │ │ │ @ instruction: 0xf85be7b7 │ │ │ │ @ instruction: 0xf7a41023 │ │ │ │ - strb pc, [r4, r3, ror #23] @ │ │ │ │ + strb pc, [r4, r5, asr #23] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec077fc │ │ │ │ + bl 0xfec07838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 q14, q2, #52 │ │ │ │ cmnlt fp, #64, 6 │ │ │ │ stcvs 6, cr4, [r2, #-76] @ 0xffffffb4 │ │ │ │ @ instruction: 0x4098f8d2 │ │ │ │ svcvs 0x0070f414 │ │ │ │ @@ -164025,15 +164040,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ rscle r6, ip, r0, ror pc │ │ │ │ svceq 0x0010f01c │ │ │ │ @ instruction: 0xf8d1d0e9 │ │ │ │ @ instruction: 0xf02cc000 │ │ │ │ - bcs 0x3f0e58 │ │ │ │ + bcs 0x3f0e94 │ │ │ │ stmdavs sl, {r0, r1, r5, r6, r7, ip, lr, pc}^ │ │ │ │ eorcs fp, r0, #163840 @ 0x28000 │ │ │ │ vhadd.s8 q11, q7, q5 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8512196 │ │ │ │ strmi r1, [r8], -ip, lsr #32 │ │ │ │ bfi r4, r8, #15, #14 │ │ │ │ @@ -164043,119 +164058,119 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbgt pc, [r4], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d28, d2 │ │ │ │ - blcs 0xb5398 │ │ │ │ + blcs 0xb53d4 │ │ │ │ @ instruction: 0xf8d1d078 │ │ │ │ @ instruction: 0xf1bee004 │ │ │ │ rsbsle r0, r3, pc, lsl #30 │ │ │ │ ldrmi r6, [r2], r3, lsl #26 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ @ instruction: 0xf04fd111 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0x76e6c2 │ │ │ │ + blx 0x76e6fe │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdavs fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - b 0x1ca4a88 │ │ │ │ + b 0x1ca4ac4 │ │ │ │ @ instruction: 0xf003131c │ │ │ │ @ instruction: 0xf1be0301 │ │ │ │ svclt 0x00080f0d │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, lr, r0, lsl #22 │ │ │ │ stmdblt fp, {r0, r1, r3, r7, fp, sp, lr} │ │ │ │ addvs r2, fp, r0, lsr #6 │ │ │ │ - blx 0x1eee582 │ │ │ │ + blx 0x176e5be │ │ │ │ movwls r6, #6187 @ 0x182b │ │ │ │ @ instruction: 0xf79f4606 │ │ │ │ - blls 0x12f40c │ │ │ │ - blcs 0x482114 │ │ │ │ + blls 0x12f3d0 │ │ │ │ + blcs 0x482150 │ │ │ │ @ instruction: 0xf899d143 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc2040 │ │ │ │ + blcs 0xc207c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf79f9301 │ │ │ │ - blls 0x12f3e8 │ │ │ │ - blcs 0x481f54 │ │ │ │ + blls 0x12f3ac │ │ │ │ + blcs 0x481f90 │ │ │ │ @ instruction: 0xf899d13a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc2064 │ │ │ │ + blcs 0xc20a0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - @ instruction: 0x463af9b9 │ │ │ │ + @ instruction: 0x463af99b │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf964f7ac │ │ │ │ + @ instruction: 0xf946f7ac │ │ │ │ ldrtmi r6, [r1], -fp, lsr #17 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ ldrbne r9, [fp, r1, lsl #6] │ │ │ │ @ instruction: 0x463147d0 │ │ │ │ @ instruction: 0xf7ac4640 │ │ │ │ - @ instruction: 0x4631f8b3 │ │ │ │ + @ instruction: 0x4631f895 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - stmdavs r9!, {r0, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ mrrc2 7, 15, pc, r0, cr7 @ │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7f74648 │ │ │ │ ldr pc, [fp, fp, asr #24] │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a41023 │ │ │ │ - ldr pc, [ip, r5, lsl #22]! │ │ │ │ + ldr pc, [ip, r7, ror #21]! │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xfffee650 │ │ │ │ + blx 0xff86e68c │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, pc, r0, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r6, [r7], -fp, asr #17 │ │ │ │ addlt r6, r2, sl, lsl #17 │ │ │ │ strmi r3, [ip], -r1, lsl #6 │ │ │ │ ldmne sl, {r4, r7, r9, sl, lr} │ │ │ │ - bcs 0x8c2008 │ │ │ │ + bcs 0x8c2044 │ │ │ │ stmdavs sl, {r0, r1, r3, r5, sl, fp, ip, lr, pc}^ │ │ │ │ andls r9, r0, #67108864 @ 0x4000000 │ │ │ │ - blx 0xff26e67c │ │ │ │ + blx 0xfeaee6b8 │ │ │ │ strmi r9, [r6], -r0, lsl #20 │ │ │ │ - bcs 0x49740c │ │ │ │ + bcs 0x497448 │ │ │ │ teqle fp, r0, lsl #6 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf950f7f4 │ │ │ │ + @ instruction: 0xf932f7f4 │ │ │ │ strbmi r9, [r2], -r0, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7a6b34f │ │ │ │ - strtmi pc, [r8], -r7, lsl #19 │ │ │ │ + strtmi pc, [r8], -r9, ror #18 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ - blx 0xffdee816 │ │ │ │ + blx 0xffdee852 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @@ -164166,53 +164181,53 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7a64770 │ │ │ │ - ldrb pc, [r4, fp, lsl #19] @ │ │ │ │ + ldrb pc, [r4, sp, ror #18] @ │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - blx 0xfe56e724 │ │ │ │ + blx 0x1dee760 │ │ │ │ strb r9, [r4, r0, lsl #22] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, fp, r0, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwpl lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ adcmi r4, fp, #6291456 @ 0x600000 │ │ │ │ stmdavs sl, {r0, r4, r6, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - bl 0xfe97d4cc │ │ │ │ - bcs 0x4728e0 │ │ │ │ + bl 0xfe97d508 │ │ │ │ + bcs 0x47291c │ │ │ │ andls sp, r3, #70 @ 0x46 │ │ │ │ - blx 0x17ee750 │ │ │ │ + blx 0x106e78c │ │ │ │ vpmax.s8 d25, d14, d3 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0x1aee778 │ │ │ │ + blx 0x136e7b4 │ │ │ │ movwls r6, #14371 @ 0x3823 │ │ │ │ - blx 0x146e76c │ │ │ │ + blx 0xcee7a8 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x4822fc │ │ │ │ + blcs 0x482338 │ │ │ │ @ instruction: 0xf896d127 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8daf7f4 │ │ │ │ + @ instruction: 0xf8bcf7f4 │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf896f7a6 │ │ │ │ + @ instruction: 0xf878f7a6 │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f7464a │ │ │ │ andcs pc, r1, sp, ror fp @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -164220,69 +164235,69 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, q7, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a41023 │ │ │ │ - ldrb pc, [r7, pc, lsr #20] @ │ │ │ │ + bfi pc, r1, #20, #4 @ │ │ │ │ @ instruction: 0xf79f2000 │ │ │ │ - @ instruction: 0x4607fed1 │ │ │ │ + @ instruction: 0x4607feb3 │ │ │ │ @ instruction: 0xf04fe7c0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ andcs pc, r1, r3, asr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec07b90 │ │ │ │ + bl 0xfec07bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ @ instruction: 0xf1bc2c40 │ │ │ │ teqle r2, r0, lsl #30 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ - bllt 0xf821c4 │ │ │ │ - @ instruction: 0xf9eef79f │ │ │ │ + bllt 0xf82200 │ │ │ │ + @ instruction: 0xf9d0f79f │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46052f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x51a4f600 │ │ │ │ stceq 8, cr15, [r4, #832]! @ 0x340 │ │ │ │ - @ instruction: 0xf9a8f7a0 │ │ │ │ + @ instruction: 0xf98af7a0 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ andcs pc, r1, fp, lsl fp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strbtmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf978f7ff │ │ │ │ andcs lr, r0, pc, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0086f1bc │ │ │ │ + addeq pc, r6, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec07c24 │ │ │ │ + bl 0xfec07c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x8cd654 │ │ │ │ + blcs 0x8cd690 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @@ -164302,15 +164317,15 @@ │ │ │ │ ldrle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xff7af7f6 │ │ │ │ strmi r6, [r1], -r2, lsr #18 │ │ │ │ mrrcne 0, 0, r9, r3, cr1 │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ strtmi pc, [r8], -pc, asr #24 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - blx 0xffeeea80 │ │ │ │ + blx 0xffeeeabc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @@ -164335,15 +164350,15 @@ │ │ │ │ ldrle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xff38f7f6 │ │ │ │ strmi r6, [r1], -r2, lsr #18 │ │ │ │ mrrcne 0, 0, r9, r3, cr1 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ strtmi pc, [r8], -sp, ror #25 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - blx 0xfee6eb04 │ │ │ │ + blx 0xfee6eb40 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @@ -164360,29 +164375,29 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [sl], pc, lsl #1 │ │ │ │ @ instruction: 0xf8904691 │ │ │ │ strmi r2, [lr], -pc, lsl #1 │ │ │ │ - blls 0x74239c │ │ │ │ + blls 0x7423d8 │ │ │ │ ldrdlt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ movwls r9, #40216 @ 0x9d18 │ │ │ │ biceq lr, sl, #274432 @ 0x43000 │ │ │ │ bicne lr, fp, #274432 @ 0x43000 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ biccs lr, r5, #274432 @ 0x43000 │ │ │ │ - b 0x1195fbc │ │ │ │ + b 0x1195ff8 │ │ │ │ @ instruction: 0xf89d33c9 │ │ │ │ - b 0x118cd60 │ │ │ │ - b 0x11817b8 │ │ │ │ - blls 0x7cd0c0 │ │ │ │ - blls 0x8157cc │ │ │ │ + b 0x118cd9c │ │ │ │ + b 0x11817f4 │ │ │ │ + blls 0x7cd0fc │ │ │ │ + blls 0x815808 │ │ │ │ movwls r9, #33030 @ 0x8106 │ │ │ │ - stc2 7, cr15, [r6], {218} @ 0xda │ │ │ │ + blx 0xffaeeb6a │ │ │ │ strmi r2, [r5], -lr, lsl #28 │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ @ instruction: 0xf0002e0f │ │ │ │ @ instruction: 0xf8d480ce │ │ │ │ ldrsbeq r3, [r8, #-0] │ │ │ │ @ instruction: 0xf04fbf5c │ │ │ │ movwls r7, #29440 @ 0x7300 │ │ │ │ @@ -164393,50 +164408,50 @@ │ │ │ │ cmpeq r2, r7, lsl #22 │ │ │ │ ldrbeq r4, [r8, fp, asr #1] │ │ │ │ rschi pc, r4, r0, asr #2 │ │ │ │ smlalcc pc, r7, r4, r8 @ │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ ldmdblt fp, {r0, r8, r9} │ │ │ │ - blcs 0xcbbbc │ │ │ │ + blcs 0xcbbf8 │ │ │ │ eorhi pc, sp, #0 │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ andshi pc, r8, #64 @ 0x40 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f36bd9 │ │ │ │ - stclvs 15, cr15, [r3, #-276]! @ 0xfffffeec │ │ │ │ + stclvs 15, cr15, [r3, #-156]! @ 0xffffff64 │ │ │ │ @ instruction: 0xf79f65a3 │ │ │ │ - strmi pc, [r6], -pc, lsl #18 │ │ │ │ + @ instruction: 0x4606f8f1 │ │ │ │ @ instruction: 0xf8d89806 │ │ │ │ @ instruction: 0xf79fb000 │ │ │ │ - pkhtbmi pc, r0, sp, asr #26 @ │ │ │ │ + @ instruction: 0x4680fd3f │ │ │ │ @ instruction: 0xf79f9807 │ │ │ │ - pkhtbmi pc, r2, r9, asr #26 @ │ │ │ │ + @ instruction: 0x4682fd3b │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - blmi 0xfeaf01b0 │ │ │ │ + blmi 0xfeaf0174 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf64f9002 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ - bl 0x130ebc │ │ │ │ - bl 0x1318a0 │ │ │ │ + bl 0x130ef8 │ │ │ │ + bl 0x1318dc │ │ │ │ movwls r0, #4360 @ 0x1108 │ │ │ │ movweq lr, #47874 @ 0xbb02 │ │ │ │ ldrtmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ cmnpvs r3, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0030f8d0 │ │ │ │ - @ instruction: 0xf8c0f7a0 │ │ │ │ + @ instruction: 0xf8a2f7a0 │ │ │ │ @ instruction: 0xf003692b │ │ │ │ - bcs 0xf14d4 │ │ │ │ - bcs 0x164e14 │ │ │ │ + bcs 0xf1510 │ │ │ │ + bcs 0x164e50 │ │ │ │ adcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf4138446 │ │ │ │ @ instruction: 0xf0407a00 │ │ │ │ @ instruction: 0xf0038188 │ │ │ │ svccs 0x00000310 │ │ │ │ msrhi CPSR_sx, r0 │ │ │ │ @@ -164446,61 +164461,61 @@ │ │ │ │ stcvs 2, cr8, [fp], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ cdpcs 3, 0, cr8, cr0, cr7, {4} │ │ │ │ strhi pc, [ip], #-0 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svclt 0x0070ee1d │ │ │ │ - @ instruction: 0xf888f79f │ │ │ │ + @ instruction: 0xf86af79f │ │ │ │ @ instruction: 0xf6404a86 │ │ │ │ vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [sl], #-403 @ 0xfffffe6d │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ strmi r3, [r5], -r0 │ │ │ │ andcs pc, r2, fp, asr r8 @ │ │ │ │ ldrmi r4, [r3], #-1046 @ 0xfffffbea │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ strls r0, [r0], -r0, asr #27 │ │ │ │ - @ instruction: 0xf828f7a0 │ │ │ │ - @ instruction: 0xf83ef79f │ │ │ │ + @ instruction: 0xf80af7a0 │ │ │ │ + @ instruction: 0xf820f79f │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ - ldc2l 7, cr15, [lr, #684] @ 0x2ac │ │ │ │ + stc2l 7, cr15, [r0, #684] @ 0x2ac │ │ │ │ stmdbls r4, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ pldw [pc, pc, ror r9] │ │ │ │ - @ instruction: 0x4629f833 │ │ │ │ + @ instruction: 0x4629f815 │ │ │ │ @ instruction: 0xf7ab4606 │ │ │ │ - stmdbls r8, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @ instruction: 0xf974f7f7 │ │ │ │ svceq 0x0000f1ba │ │ │ │ vhadd.s8 d29, d14, d12 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stmiavs r5!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ - bne 0xfeb4bcb4 │ │ │ │ - mrc2 7, 5, pc, cr6, cr3, {7} │ │ │ │ + bne 0xfeb4bcf0 │ │ │ │ + mrc2 7, 4, pc, cr8, cr3, {7} │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x1d4d30 │ │ │ │ + blls 0x1d4d6c │ │ │ │ cmpeq fp, pc, asr #20 │ │ │ │ smlalcs pc, r7, r4, r8 @ │ │ │ │ @ instruction: 0xf1b9015b │ │ │ │ cmnle sl, r0, lsl #30 │ │ │ │ - b 0x1196d98 │ │ │ │ + b 0x1196dd4 │ │ │ │ stmdals r9, {r7, r8, r9, sp} │ │ │ │ - b 0x1181a78 │ │ │ │ - b 0x1181a90 │ │ │ │ + b 0x1181ab4 │ │ │ │ + b 0x1181acc │ │ │ │ movwmi r3, #45962 @ 0xb38a │ │ │ │ cmnpvs lr, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0xd59b8 │ │ │ │ + bcs 0xd59f4 │ │ │ │ tstphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1a09805 │ │ │ │ sbcslt r0, fp, #603979776 @ 0x24000000 │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ stccs 1, cr8, [r0, #-100] @ 0xffffff9c │ │ │ │ svcge 0x001bf47f │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ @@ -164508,15 +164523,15 @@ │ │ │ │ ldrbeq r6, [sp, #-2075] @ 0xfffff7e5 │ │ │ │ subhi pc, r9, #0, 2 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0090f7fe │ │ │ │ - b 0x14979ec │ │ │ │ + b 0x1497a28 │ │ │ │ cmpeq fp, fp, asr #4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, ip, lr, pc} │ │ │ │ stmdbls r5, {r2, r5, r6, r7, ip, lr, pc} │ │ │ │ orrcs lr, r1, #274432 @ 0x43000 │ │ │ │ teqmi fp, #147456 @ 0x24000 │ │ │ │ movtmi lr, #6723 @ 0x1a43 │ │ │ │ @@ -164524,17 +164539,17 @@ │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ movwls r5, #29631 @ 0x73bf │ │ │ │ svccs 0x0000e6f1 │ │ │ │ stclvs 1, cr13, [r2, #-880]! @ 0xfffffc90 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff6f78d0 │ │ │ │ + blvs 0xff6f790c │ │ │ │ @ instruction: 0xf7f3462a │ │ │ │ - stclvs 14, cr15, [r3, #-316]! @ 0xfffffec4 │ │ │ │ + stclvs 14, cr15, [r3, #-196]! @ 0xffffff3c │ │ │ │ rscvs r2, r2, r5, lsl #4 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -164543,79 +164558,79 @@ │ │ │ │ teqmi fp, #1275068416 @ 0x4c000000 │ │ │ │ movwmi lr, #43587 @ 0xaa43 │ │ │ │ movtpl pc, #61507 @ 0xf043 @ │ │ │ │ movwne pc, #1091 @ 0x443 @ │ │ │ │ @ instruction: 0xf8949307 │ │ │ │ stmiblt fp!, {r0, r1, r2, r5, r6, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf8d4b1f8 │ │ │ │ - bl 0x27d178 │ │ │ │ + bl 0x27d1b4 │ │ │ │ stmdbvs r3, {r0, r1, r6, r9}^ │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ mcrge 5, 6, pc, cr12, cr15, {1} @ │ │ │ │ stmdals r8, {r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrcs lr, r0, r1, asr #20 │ │ │ │ teqmi fp, #738197504 @ 0x2c000000 │ │ │ │ movwmi lr, #43587 @ 0xaa43 │ │ │ │ orrspl pc, pc, #67 @ 0x43 │ │ │ │ - bcs 0xd5aa8 │ │ │ │ + bcs 0xd5ae4 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x317aa8 │ │ │ │ - blcs 0x15da04 │ │ │ │ + blcc 0x317ae4 │ │ │ │ + blcs 0x15da40 │ │ │ │ adchi pc, r2, r0, asr #4 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf64faea4 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r9, #1369] @ 0x559 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - ldrbvc pc, [ip, #591] @ 0x24f @ │ │ │ │ + streq pc, [ip, #-1615] @ 0xfffff9b1 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - mvnvc pc, pc, asr #4 │ │ │ │ + tstpeq ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ umullgt pc, pc, r4, r8 @ │ │ │ │ svccs 0x00004632 │ │ │ │ strtmi fp, [r9], -r8, lsl #30 │ │ │ │ - strne pc, [r0], -r5, asr #12 │ │ │ │ + ldrtne pc, [r0], -r5, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - strne pc, [r4, #-1605] @ 0xfffff9bb │ │ │ │ - streq pc, [pc, #-704]! @ 0xb0c20 │ │ │ │ + ldrne pc, [r4, #-1605]! @ 0xfffff9bb │ │ │ │ + streq pc, [pc, #-704]! @ 0xb0c5c │ │ │ │ svceq 0x0000f1bc │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ @ instruction: 0xf6454653 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d17, d0, d0[4] │ │ │ │ strls r0, [r1, #-47] @ 0xffffffd1 │ │ │ │ - @ instruction: 0xf8a6f0b9 │ │ │ │ + @ instruction: 0xf8a0f0b9 │ │ │ │ svclt 0x0000e764 │ │ │ │ - addeq lr, r6, r4, lsl pc │ │ │ │ - addeq lr, r6, r6, lsl #29 │ │ │ │ + ldrdeq lr, [r6], r8 │ │ │ │ + addeq lr, r6, sl, asr #28 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf1b9af27 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf79e812d │ │ │ │ - strmi pc, [r7], -pc, ror #30 │ │ │ │ - @ instruction: 0xff38f79e │ │ │ │ + @ instruction: 0x4607ff51 │ │ │ │ + @ instruction: 0xff1af79e │ │ │ │ strmi r9, [r0], r4, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89481fd │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc27b0 │ │ │ │ + blcs 0xc27ec │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - pldw [lr, r3, asr #27] │ │ │ │ - blls 0x2f0bdc │ │ │ │ - blcs 0x482948 │ │ │ │ + pldw [lr, r5, lsr #27] │ │ │ │ + blls 0x2f0ba0 │ │ │ │ + blcs 0x482984 │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r2, #972]! @ 0x3cc │ │ │ │ + ldc2 7, cr15, [r4, #972] @ 0x3cc │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7ab4638 │ │ │ │ - stclvs 13, cr15, [fp], #-372 @ 0xfffffe8c │ │ │ │ + stclvs 13, cr15, [fp], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ cdpcs 2, 0, cr8, cr0, cr3, {2} │ │ │ │ addshi pc, r9, #0 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svclt 0x0070ee1d │ │ │ │ @ instruction: 0xf8d84ac9 │ │ │ │ @@ -164624,66 +164639,66 @@ │ │ │ │ andcs r3, r0, #2 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ @ instruction: 0xf640440b │ │ │ │ vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8510193 │ │ │ │ stmib sp, {r3, r6, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf79f6700 │ │ │ │ - stmdbvs r9!, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf53f064a │ │ │ │ vqrdmlah.s q13, , d3[0] │ │ │ │ strtmi r3, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff76f7f4 │ │ │ │ + @ instruction: 0xff58f7f4 │ │ │ │ @ instruction: 0x4620e6bf │ │ │ │ - cdp2 7, 10, cr15, cr12, cr4, {6} │ │ │ │ + cdp2 7, 8, cr15, cr14, cr4, {6} │ │ │ │ strmi r6, [r2], fp, lsr #18 │ │ │ │ @ instruction: 0xf8d4e671 │ │ │ │ - blls 0x1f92e0 │ │ │ │ + blls 0x1f931c │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - blcc 0x3111f4 │ │ │ │ - blcs 0x15db48 │ │ │ │ + blcc 0x311230 │ │ │ │ + blcs 0x15db84 │ │ │ │ rscshi pc, sl, r0, lsl #4 │ │ │ │ mulscs r4, sp, r8 │ │ │ │ - movwmi pc, #577 @ 0x241 @ │ │ │ │ + teqpmi r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ @ instruction: 0xf28bfa5f │ │ │ │ strhcc pc, [lr, #-131] @ 0xffffff7d @ │ │ │ │ bfieq r4, r3, #2, #25 │ │ │ │ ldclge 5, cr15, [r2, #508]! @ 0x1fc │ │ │ │ ldrdcs pc, [r4], #132 @ 0x84 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0x111660 │ │ │ │ + bcs 0x11169c │ │ │ │ stclge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d89807 │ │ │ │ @ instruction: 0xf79f8000 │ │ │ │ - blmi 0xfe96fde8 │ │ │ │ + blmi 0xfe96fdac │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x61acf600 │ │ │ │ @ instruction: 0xf8d04443 │ │ │ │ @ instruction: 0xf79f0eac │ │ │ │ - strb pc, [fp, #3721] @ 0xe89 @ │ │ │ │ + strb pc, [fp, #3691] @ 0xe6b @ │ │ │ │ @ instruction: 0xf6466f63 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ umaalne r2, r0, r6, r8 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - blx 0x156eede │ │ │ │ + blx 0xdeef1a │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 7, 9, cr15, cr8, cr6, {5} │ │ │ │ + cdp2 7, 7, cr15, cr10, cr6, {5} │ │ │ │ stmibvs fp!, {r1, r3, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ - blcs 0xbd434 │ │ │ │ + blcs 0xbd470 │ │ │ │ stclge 4, cr15, [ip, #508] @ 0x1fc │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x00cc2e0d │ │ │ │ strcs r2, [r1], -r0, lsl #12 │ │ │ │ @ instruction: 0x0653ea16 │ │ │ │ stclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ @ instruction: 0xf413692b │ │ │ │ @@ -164691,69 +164706,69 @@ │ │ │ │ svcvs 0x0023adfc │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vand q12, q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ strcs r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f36bd9 │ │ │ │ - stclvs 13, cr15, [r3, #-20]! @ 0xffffffec │ │ │ │ + stclvs 12, cr15, [r3, #-924]! @ 0xfffffc64 │ │ │ │ stmdbvs fp!, {r0, r1, r5, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0xf8d4e5e9 │ │ │ │ - bcs 0xf93d4 │ │ │ │ - blls 0x2250fc │ │ │ │ + bcs 0xf9410 │ │ │ │ + blls 0x225138 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ stmible r7, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strbt sl, [r4], ip, lsl #27 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mcrge 4, 7, pc, cr1, cr15, {3} @ │ │ │ │ ldrbmi lr, [fp], -r8, ror #12 │ │ │ │ svclt 0x00182b04 │ │ │ │ cmnle r7, lr, lsl #22 │ │ │ │ - blcc 0x317d04 │ │ │ │ - blcs 0x15dc60 │ │ │ │ + blcc 0x317d40 │ │ │ │ + blcs 0x15dc9c │ │ │ │ ldclge 6, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ - blcs 0xeaec4 │ │ │ │ + blcs 0xeaf00 │ │ │ │ adchi pc, r0, r0, asr #32 │ │ │ │ - blcs 0xcc1b0 │ │ │ │ + blcs 0xcc1ec │ │ │ │ cmpphi sp, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf6468187 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ mrc 8, 0, r2, cr13, cr6, {4} │ │ │ │ @ instruction: 0xf79ebf70 │ │ │ │ - bmi 0x19f09fc │ │ │ │ + bmi 0x19f09c0 │ │ │ │ tstpmi ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldceq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf79f9600 │ │ │ │ - blls 0x1f0974 │ │ │ │ + blls 0x1f0938 │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ - blls 0x1d1424 │ │ │ │ + blls 0x1d1460 │ │ │ │ @ instruction: 0xf0002b0d │ │ │ │ - bls 0x1d15bc │ │ │ │ + bls 0x1d15f8 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ @ instruction: 0xf7a30022 │ │ │ │ - strb pc, [r5, #3623]! @ 0xe27 @ │ │ │ │ - mcr2 7, 0, pc, cr14, cr14, {4} @ │ │ │ │ + strb pc, [r5, #3593]! @ 0xe09 @ │ │ │ │ + ldc2l 7, cr15, [r0, #632]! @ 0x278 │ │ │ │ strmi r9, [r7], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480bf │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ strbmi r4, [fp, #-1568] @ 0xfffff9e0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stclvs 12, cr15, [fp], #-612 @ 0xfffffd9c │ │ │ │ + stclvs 12, cr15, [fp], #-492 @ 0xfffffe14 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr9, {1} │ │ │ │ msrhi SPSR_x, r0 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svclt 0x0070ee1d │ │ │ │ @ instruction: 0xf8d84a42 │ │ │ │ @@ -164762,306 +164777,306 @@ │ │ │ │ andcs r3, r0, #2 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ @ instruction: 0xf640440b │ │ │ │ vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8510193 │ │ │ │ stmib sp, {r2, r3, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf79f6700 │ │ │ │ - @ instruction: 0xe6eafdf1 │ │ │ │ + usat pc, #10, r3, asr #27 @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strb sl, [fp, #3338]! @ 0xd0a │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79c930d │ │ │ │ - @ instruction: 0x6da3facb │ │ │ │ + @ instruction: 0x6da3faad │ │ │ │ andls r9, fp, ip, lsl #6 │ │ │ │ - stc2l 7, cr15, [ip, #632] @ 0x278 │ │ │ │ + stc2 7, cr15, [lr, #632]! @ 0x278 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ addvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a6900a │ │ │ │ - blls 0x430788 │ │ │ │ + blls 0x43074c │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x2d7634 │ │ │ │ + blx 0x2d7670 │ │ │ │ strmi pc, [r8], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf9fef7a4 │ │ │ │ + @ instruction: 0xf9e0f7a4 │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ andcs r1, r8, sl, lsl #6 │ │ │ │ - ldc2 7, cr15, [ip], {164} @ 0xa4 │ │ │ │ + ldc2l 7, cr15, [lr], #-656 @ 0xfffffd70 │ │ │ │ movwcs r4, #9794 @ 0x2642 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blls 0x295e2c │ │ │ │ + blls 0x295e68 │ │ │ │ stc2l 7, cr15, [r2], #-1016 @ 0xfffffc08 │ │ │ │ stmdals fp, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7a360e3 │ │ │ │ - blls 0x3f0760 │ │ │ │ + blls 0x3f0724 │ │ │ │ ldrb r6, [r5, -r3, lsr #11] │ │ │ │ @ instruction: 0xf79f6aa8 │ │ │ │ - @ instruction: 0x4605fa5f │ │ │ │ + strmi pc, [r5], -r1, asr #20 │ │ │ │ ldmib r5, {r0, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf79f010a │ │ │ │ - @ instruction: 0x4605fa73 │ │ │ │ - blls 0x32a7c0 │ │ │ │ - ldrbvc pc, [ip, #591] @ 0x24f @ │ │ │ │ + @ instruction: 0x4605fa55 │ │ │ │ + blls 0x32a7fc │ │ │ │ + streq pc, [ip, #-1615] @ 0xfffff9b1 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ stmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi fp, [r2], -r1, lsl #6 │ │ │ │ - vrhadd.s8 d25, d15, d0 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + @ instruction: 0xf64f9100 │ │ │ │ + vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf6450130 │ │ │ │ - vsubhn.i16 d17, q0, q0 │ │ │ │ + vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf894062f │ │ │ │ svccs 0x0000c08f │ │ │ │ strtmi fp, [r9], -r8, lsl #30 │ │ │ │ - strne pc, [r4, #-1605] @ 0xfffff9bb │ │ │ │ - streq pc, [pc, #-704]! @ 0xb0fcc │ │ │ │ + ldrne pc, [r4, #-1605]! @ 0xfffff9bb │ │ │ │ + streq pc, [pc, #-704]! @ 0xb1008 │ │ │ │ @ instruction: 0xf1bc4653 │ │ │ │ svclt 0x00180f00 │ │ │ │ @ instruction: 0xf6454635 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d17, d20, #64 │ │ │ │ strls r0, [r3, #-47] @ 0xffffffd1 │ │ │ │ - mrc2 0, 6, pc, cr0, cr8, {5} │ │ │ │ + mcr2 0, 6, pc, cr10, cr8, {5} @ │ │ │ │ svclt 0x0000e58e │ │ │ │ - addeq lr, r6, lr, ror #23 │ │ │ │ - addeq lr, r6, ip, asr #22 │ │ │ │ - addeq lr, r6, ip, asr #20 │ │ │ │ - addeq lr, r6, r6, asr #19 │ │ │ │ + @ instruction: 0x0086ebb2 │ │ │ │ + addeq lr, r6, r0, lsl fp │ │ │ │ + addeq lr, r6, r0, lsl sl │ │ │ │ + addeq lr, r6, sl, lsl #19 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf79f681e │ │ │ │ - bmi 0xfea6fb40 │ │ │ │ + bmi 0xfea6fb04 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ bicvs pc, ip, r0, lsl #4 │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf79f06cc │ │ │ │ - ldr pc, [pc, #-3423] @ 0xb0599 │ │ │ │ + ldr pc, [pc, #-3393] @ 0xb05f3 │ │ │ │ vpmax.s8 d25, d14, d4 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - smlsld pc, r0, r7, sp @ │ │ │ │ + smlaldx pc, r0, r9, sp @ │ │ │ │ vpmax.s8 d25, d14, d8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - ldr pc, [sp], -sp, asr #26 │ │ │ │ + ldr pc, [sp], -pc, lsr #26 │ │ │ │ vpmax.s8 d25, d14, d4 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - str pc, [r2], -r3, asr #26 │ │ │ │ + str pc, [r2], -r5, lsr #26 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f011b │ │ │ │ stcvs 12, cr10, [r3, #-332]! @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf4136fdb │ │ │ │ @ instruction: 0xf43f0f70 │ │ │ │ @ instruction: 0xf646ac4d │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ stmdals r7, {r1, r2, r4, r7, fp, sp} │ │ │ │ @ instruction: 0xf8d8920a │ │ │ │ @ instruction: 0xf79f8000 │ │ │ │ - blmi 0xfe16faac │ │ │ │ + blmi 0xfe16fa70 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2570 @ 0xfffff5f6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ msrvs R8_fiq, r0 │ │ │ │ @ instruction: 0xf8d04443 │ │ │ │ @ instruction: 0xf79f0e28 │ │ │ │ - strt pc, [sp], #-3307 @ 0xfffff315 │ │ │ │ + strt pc, [sp], #-3277 @ 0xfffff333 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f0599 │ │ │ │ @ instruction: 0xf06faee2 │ │ │ │ strtmi r0, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7a44628 │ │ │ │ - @ instruction: 0xe6daf939 │ │ │ │ + @ instruction: 0xe6daf91b │ │ │ │ @ instruction: 0xf6466f60 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0x105b2896 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf9a8f79f │ │ │ │ + @ instruction: 0xf98af79f │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 7, cr15, [lr], #664 @ 0x298 │ │ │ │ - blvs 0xc2ad80 │ │ │ │ - stc2l 7, cr15, [r2], #632 @ 0x278 │ │ │ │ + ldc2l 7, cr15, [r0], {166} @ 0xa6 │ │ │ │ + blvs 0xc2adbc │ │ │ │ + stc2l 7, cr15, [r4], {158} @ 0x9e │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r4, [r5], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - sxtah pc, r4, r5, ror #24 @ │ │ │ │ - stc2 7, cr15, [sl, #-632] @ 0xfffffd88 │ │ │ │ + ssat pc, #21, r7, asr #24 @ │ │ │ │ + stc2l 7, cr15, [ip], #632 @ 0x278 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r6, [r5], -sl, lsr #22 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - str pc, [fp], #3851 @ 0xf0b │ │ │ │ + str pc, [fp], #3821 @ 0xeed │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrtmi r6, [r8], -sl, lsr #22 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - ldrb pc, [r0, #4001] @ 0xfa1 @ │ │ │ │ + ldrb pc, [r0, #3971] @ 0xf83 @ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrtmi r6, [r8], -sl, lsr #22 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - strb pc, [r6, #3265] @ 0xcc1 @ │ │ │ │ + strb pc, [r6, #3235] @ 0xca3 @ │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2 7, cr15, [sl, #-632] @ 0xfffffd88 │ │ │ │ + ldc2l 7, cr15, [ip], #632 @ 0x278 │ │ │ │ stmdals r6, {r1, r2, r9, sl, lr} │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf968f79f │ │ │ │ + @ instruction: 0xf94af79f │ │ │ │ vnmla.f32 s8, s26, s26 │ │ │ │ @ instruction: 0x469b3f70 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldmdbne r3, {r1, r4, r7}^ │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf79f0fb4 │ │ │ │ - @ instruction: 0xe65cfc7f │ │ │ │ + ldrb pc, [ip], -r1, ror #24 @ │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2l 7, cr15, [r8], #632 @ 0x278 │ │ │ │ + ldc2l 7, cr15, [sl], {158} @ 0x9e │ │ │ │ stmdals r6, {r1, r2, r9, sl, lr} │ │ │ │ ldrdls pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf946f79f │ │ │ │ + @ instruction: 0xf928f79f │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0x46932f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ - bl 0x1316dc │ │ │ │ + bl 0x131718 │ │ │ │ @ instruction: 0xf6000309 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - mrrc2 7, 9, pc, ip, cr15 @ │ │ │ │ + ldc2 7, cr15, [lr], #-636 @ 0xfffffd84 │ │ │ │ @ instruction: 0xf646e680 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf79e2896 │ │ │ │ - @ instruction: 0x4606fcd5 │ │ │ │ + @ instruction: 0x4606fcb7 │ │ │ │ @ instruction: 0xf8d89806 │ │ │ │ @ instruction: 0xf79f9000 │ │ │ │ - blmi 0xc2f94c │ │ │ │ + blmi 0xc2f910 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf79f0fb4 │ │ │ │ - strb pc, [r9, #-3129] @ 0xfffff3c7 @ │ │ │ │ + strb pc, [r9, #-3099] @ 0xfffff3e5 @ │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2 7, cr15, [r2], #632 @ 0x278 │ │ │ │ + ldc2 7, cr15, [r4], {158} @ 0x9e │ │ │ │ stmdals r6, {r1, r2, r9, sl, lr} │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf900f79f │ │ │ │ + @ instruction: 0xf8e2f79f │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46932f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldmdbne r3, {r1, r4, r7}^ │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf79f0fb4 │ │ │ │ - @ instruction: 0xf7fffc17 │ │ │ │ + @ instruction: 0xf7fffbf9 │ │ │ │ ldrdcs fp, [r0], -r7 │ │ │ │ - tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ andsmi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff5af19c │ │ │ │ - tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff54f19c │ │ │ │ + teqpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andne pc, ip, r5, asr #12 │ │ │ │ + eorsne pc, ip, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b09 │ │ │ │ @ instruction: 0xf1d43297 │ │ │ │ - svclt 0x0000fd09 │ │ │ │ - addeq lr, r6, r4, lsr #17 │ │ │ │ - addeq lr, r6, lr, lsl #16 │ │ │ │ - addeq lr, r6, r8, lsr r7 │ │ │ │ - strdeq lr, [r6], r4 │ │ │ │ - addeq lr, r6, lr, lsr #13 │ │ │ │ - addeq lr, r6, r8, ror #12 │ │ │ │ - eorseq r1, r5, r8, ror #10 │ │ │ │ - eorseq r1, r5, r0, asr r5 │ │ │ │ + svclt 0x0000fd03 │ │ │ │ + addeq lr, r6, r8, ror #16 │ │ │ │ + ldrdeq lr, [r6], r2 │ │ │ │ + strdeq lr, [r6], ip │ │ │ │ + @ instruction: 0x0086e6b8 │ │ │ │ + addeq lr, r6, r2, ror r6 │ │ │ │ + addeq lr, r6, ip, lsr #12 │ │ │ │ + mlaseq r5, r8, r5, r1 │ │ │ │ + eorseq r1, r5, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec0878c │ │ │ │ + bl 0xfec087c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10fe0 │ │ │ │ addlt lr, r6, r0 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ svceq 0x0001f1be │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ - b 0x57a1ac │ │ │ │ + b 0x57a1e8 │ │ │ │ svclt 0x0018035c │ │ │ │ mrsle r2, LR_mon │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #192, 4 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ svcvs 0x0080f1b2 │ │ │ │ @ instruction: 0xf1aed00b │ │ │ │ - bcs 0x1f1de8 │ │ │ │ + bcs 0x1f1e24 │ │ │ │ ldrmi sp, [r8], -sl, lsl #16 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ ldclle 15, cr0, [r4, #52]! @ 0x34 │ │ │ │ stmiavs sl, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdbvs ip, {r0, r4, r5, r6, r9, sl, lr} │ │ │ │ strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ ldmdavs fp, {r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ andcs r9, r1, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfedef600 │ │ │ │ + blx 0xfedef63c │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec08824 │ │ │ │ + bl 0xfec08860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10fe0 │ │ │ │ addlt lr, r6, r0 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ svceq 0x0001f1be │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ - b 0x539e44 │ │ │ │ + b 0x539e80 │ │ │ │ svclt 0x0018025c │ │ │ │ mrsle r2, R12_fiq │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ movweq lr, #14860 @ 0x3a0c │ │ │ │ svcvs 0x0080f1b3 │ │ │ │ @ instruction: 0xf1aed00b │ │ │ │ - blcs 0x1f2280 │ │ │ │ + blcs 0x1f22bc │ │ │ │ ldrmi sp, [r0], -sl, lsl #16 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ ldclle 15, cr0, [r4, #52]! @ 0x34 │ │ │ │ strmi r6, [ip], fp, lsl #18 │ │ │ │ @@ -165086,156 +165101,156 @@ │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r5, ip, lsl #12 │ │ │ │ ldrdcs lr, [r1, -r1] │ │ │ │ @ instruction: 0xf7f34605 │ │ │ │ - stmdavs r3!, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r9, [r6], -r3, lsl #6 │ │ │ │ - blx 0x14ef566 │ │ │ │ + blx 0xd6f5a2 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9dcf7f3 │ │ │ │ + @ instruction: 0xf9bef7f3 │ │ │ │ bicslt r6, ip, r4, ror #16 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ andcs pc, r1, pc, ror #21 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a31023 │ │ │ │ - stmdavs r4!, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r4!, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs lr, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffd8f79e │ │ │ │ + @ instruction: 0xffbaf79e │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ qsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ @ instruction: 0xf64c9001 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldmne r9!, {r1, r4, r7}^ │ │ │ │ ldrtmi r9, [r3], #-256 @ 0xffffff00 │ │ │ │ bicvs pc, ip, r0, lsl #4 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - blx 0x76f5fe │ │ │ │ + blx 0xfffef638 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stclvs 8, cr6, [sl, #-688]! @ 0xfffffd50 │ │ │ │ - blvs 0xff703030 │ │ │ │ + blvs 0xff70306c │ │ │ │ @ instruction: 0xf7f31aa2 │ │ │ │ - movwcs pc, #51605 @ 0xc995 @ │ │ │ │ + movwcs pc, #51575 @ 0xc977 @ │ │ │ │ rscvs r2, fp, r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq lr, r6, r8, lsl r4 │ │ │ │ + ldrdeq lr, [r6], ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ andcc lr, r2, #3424256 @ 0x344000 │ │ │ │ ldmib r1, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0xf003005b │ │ │ │ - blx 0x1932454 │ │ │ │ + blx 0x1932490 │ │ │ │ strtmi pc, [r2], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf8caf7f3 │ │ │ │ + @ instruction: 0xf8acf7f3 │ │ │ │ @ instruction: 0xf79e4607 │ │ │ │ - @ instruction: 0x4631fad3 │ │ │ │ + @ instruction: 0x4631fab5 │ │ │ │ @ instruction: 0xf7a34680 │ │ │ │ - strdlt pc, [ip, #-175] @ 0xffffff51 │ │ │ │ + smlalttlt pc, ip, r1, sl @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1f6f7fc │ │ │ │ + blt 0x1f6f838 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs lr, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff78f79e │ │ │ │ + @ instruction: 0xff5af79e │ │ │ │ @ instruction: 0xee1d4917 │ │ │ │ qsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ @ instruction: 0xf64c9001 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ - bl 0x2b1a78 │ │ │ │ + bl 0x2b1ab4 │ │ │ │ tstls r0, r3, lsl #2 │ │ │ │ vqshl.s8 d4, d19, d0 │ │ │ │ @ instruction: 0xf8d061cc │ │ │ │ @ instruction: 0xf79f06cc │ │ │ │ - vpmin.s8 d31, d30, d25 │ │ │ │ + vpmin.s8 d31, d30, d11 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stmiavs ip!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi r6, [r8], -sl, ror #26 │ │ │ │ - bne 0xfe94c7b8 │ │ │ │ - @ instruction: 0xf934f7f3 │ │ │ │ + bne 0xfe94c7f4 │ │ │ │ + @ instruction: 0xf916f7f3 │ │ │ │ rscvs r2, fp, ip, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ - addeq lr, r6, r8, asr r3 │ │ │ │ + addeq lr, r6, ip, lsl r3 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ rsble r2, r5, r0, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r9, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -r4, lsl #1 │ │ │ │ stmdbcs pc, {r2, r9, sl, lr} @ │ │ │ │ stmdavs fp!, {r2, r6, ip, lr, pc}^ │ │ │ │ suble r2, r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf79e9102 │ │ │ │ - stmdbls r2, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13831 @ 0x3607 │ │ │ │ eorne pc, r1, r3, asr r8 @ │ │ │ │ - blx 0x1f6f750 │ │ │ │ + blx 0x17ef78c │ │ │ │ andls r6, r2, #6946816 @ 0x6a0000 │ │ │ │ - blx 0x18ef744 │ │ │ │ + blx 0x116f780 │ │ │ │ strmi r9, [r0], r2, lsl #20 │ │ │ │ - bcs 0x4984e0 │ │ │ │ + bcs 0x49851c │ │ │ │ @ instruction: 0xf894d143 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc3160 │ │ │ │ + blcs 0xc319c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - eorcs pc, pc, fp, ror #17 │ │ │ │ - blx 0xa6f77c │ │ │ │ + eorcs pc, pc, sp, asr #17 │ │ │ │ + blx 0x2ef7b8 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r0, r6, asr #32 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ @ instruction: 0xf94ef7fa │ │ │ │ strtmi r6, [r0], -sl, ror #16 │ │ │ │ @ instruction: 0xf0424631 │ │ │ │ @ instruction: 0xf7f302c0 │ │ │ │ - andcs pc, r1, r7, lsl #17 │ │ │ │ + andcs pc, r1, r9, ror #16 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @@ -165247,48 +165262,48 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8534770 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - strb pc, [r0, r9, lsr #20] @ │ │ │ │ + strb pc, [r0, fp, lsl #20] @ │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ subsle r2, r6, r0, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec08b7c │ │ │ │ + bl 0xfec08bb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r6], -r5, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ eorsle r2, r7, pc, lsl #22 │ │ │ │ - bcs 0x48babc │ │ │ │ + bcs 0x48baf8 │ │ │ │ movwls sp, #12340 @ 0x3034 │ │ │ │ - @ instruction: 0xf9f8f79e │ │ │ │ + @ instruction: 0xf9daf79e │ │ │ │ vqdmulh.s d25, d14, d3 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r2, r6, r1 │ │ │ │ eorne pc, r3, r1, asr r8 @ │ │ │ │ - blx 0x1ef83c │ │ │ │ - @ instruction: 0xf9ecf79e │ │ │ │ + @ instruction: 0xf9e6f7a3 │ │ │ │ + @ instruction: 0xf9cef79e │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strmi r9, [r7], -r2, lsl #20 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ mvneq pc, r6, asr #32 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ stmdavs sl!, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ - @ instruction: 0xf824f7f3 │ │ │ │ + @ instruction: 0xf806f7f3 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ eorcs pc, pc, sp, lsl fp @ │ │ │ │ - @ instruction: 0xf9a8f7a3 │ │ │ │ + @ instruction: 0xf98af7a3 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @@ -165307,30 +165322,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #17 │ │ │ │ cmple pc, r0, lsl #26 │ │ │ │ @ instruction: 0x9014f8d1 │ │ │ │ vshll.u8 , d15, #1 │ │ │ │ subsle r2, r9, r0, lsl #22 │ │ │ │ - bcs 0x48ba80 │ │ │ │ + bcs 0x48babc │ │ │ │ @ instruction: 0x4607d056 │ │ │ │ ldrmi r4, [r8], -r8, lsl #13 │ │ │ │ @ instruction: 0xf1ca462c │ │ │ │ - movwcs pc, #7035 @ 0x1b7b @ │ │ │ │ + movwcs pc, #7029 @ 0x1b75 @ │ │ │ │ @ instruction: 0xf8874602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ ldc2 7, cr15, [ip, #980]! @ 0x3d4 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ stmib sp, {r1, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0035504 │ │ │ │ movwls r0, #13071 @ 0x330f │ │ │ │ vpmax.u8 , q2, │ │ │ │ strble r0, [lr, #-2010] @ 0xfffff826 │ │ │ │ - @ instruction: 0xf97cf79e │ │ │ │ + @ instruction: 0xf95ef79e │ │ │ │ strmi r2, [r1], -r2, ror #7 │ │ │ │ strmi r9, [r6], -r0, lsl #6 │ │ │ │ ldrbmi r9, [r2], -r3, lsl #22 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ @ instruction: 0xf8d8fe31 │ │ │ │ strcc r3, [r1, #-0] │ │ │ │ eorsle r4, r4, r3, lsr #5 │ │ │ │ @@ -165338,74 +165353,74 @@ │ │ │ │ @ instruction: 0xf8d7d13f │ │ │ │ ldreq r3, [fp], #-208 @ 0xffffff30 │ │ │ │ strtmi sp, [r1], -sl, asr #8 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ strmi pc, [fp, #2733]! @ 0xaad │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xf9d8f7a3 │ │ │ │ + @ instruction: 0xf9baf7a3 │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ ldrbmi fp, [fp], -fp, lsr #2 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ - blls 0x1f0aac │ │ │ │ + blls 0x1f0ae8 │ │ │ │ cmple r4, r0, lsl #22 │ │ │ │ - blcs 0xcd9dc │ │ │ │ + blcs 0xcda18 │ │ │ │ andlt sp, r7, sl, asr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ strmi fp, [fp, #2287]! @ 0x8ef │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xf9aef7a3 │ │ │ │ + @ instruction: 0xf990f7a3 │ │ │ │ strls r2, [r5], -r1, lsl #6 │ │ │ │ strcc r9, [r1], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xd1a92c10 │ │ │ │ strtmi lr, [r1], -lr, asr #15 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ strmi pc, [fp, #2673]! @ 0xa71 │ │ │ │ strcc fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ andcs sp, r4, #160 @ 0xa0 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf7a33401 │ │ │ │ - @ instruction: 0xe799f999 │ │ │ │ + @ instruction: 0xe799f97b │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscsvs r2, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4631 │ │ │ │ - blvs 0xff6b236c │ │ │ │ - ldc2l 7, cr15, [r2, #-652] @ 0xfffffd74 │ │ │ │ + blvs 0xff6b23a8 │ │ │ │ + ldc2 7, cr15, [r4, #-652]! @ 0xfffffd74 │ │ │ │ ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7a34630 │ │ │ │ - @ instruction: 0xf646fd4d │ │ │ │ + @ instruction: 0xf646fd2f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46302396 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - @ instruction: 0xf04ff8c1 │ │ │ │ + @ instruction: 0xf04ff8a3 │ │ │ │ strmi r3, [fp, #1023]! @ 0x3ff │ │ │ │ @ instruction: 0xd09f65bb │ │ │ │ @ instruction: 0xf8d8e799 │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ @ instruction: 0xf7f69a05 │ │ │ │ svcvs 0x00bbfa3f │ │ │ │ adcle r2, r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf79e2000 │ │ │ │ - @ instruction: 0xf646fdab │ │ │ │ + @ instruction: 0xf646fd8d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf8eef7a6 │ │ │ │ + @ instruction: 0xf8d0f7a6 │ │ │ │ ldrvs r2, [fp, r0, lsl #6]! │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -165414,46 +165429,46 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, ip, asr #17 │ │ │ │ cmple fp, r0, lsl #24 │ │ │ │ @ instruction: 0x8014f8d1 │ │ │ │ vmovl.u8 , d15 │ │ │ │ subsle r2, r5, r0, lsl #22 │ │ │ │ - bcs 0x48bc2c │ │ │ │ + bcs 0x48bc68 │ │ │ │ @ instruction: 0x4605d052 │ │ │ │ ldrmi r4, [r8], -lr, lsl #12 │ │ │ │ @ instruction: 0xf1ca9103 │ │ │ │ - movwcs pc, #6821 @ 0x1aa5 @ │ │ │ │ + movwcs pc, #6815 @ 0x1a9f @ │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ rsbscc pc, ip, r5, lsl #17 │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ @ instruction: 0xf7f54626 │ │ │ │ @ instruction: 0xf8d5fce5 │ │ │ │ strmi r3, [r1], r8, lsl #1 │ │ │ │ - beq 0x4adc3c │ │ │ │ + beq 0x4adc78 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blx 0x12d6844 │ │ │ │ + blx 0x12d6880 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf79ed53d │ │ │ │ - strcc pc, [r1], -r3, lsr #17 │ │ │ │ + strcc pc, [r1], -r5, lsl #17 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ @ instruction: 0xf895d13b │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc34f8 │ │ │ │ + blcs 0xc3534 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f22204 │ │ │ │ - rsccs pc, r2, pc, lsr #30 │ │ │ │ + rsccs pc, r2, r1, lsl pc @ │ │ │ │ andls r4, r0, r3, asr r6 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ ldrmi pc, [r3, #3993]! @ 0xf99 │ │ │ │ andcs sp, r4, #4 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf902f7a3 │ │ │ │ + @ instruction: 0xf8e4f7a3 │ │ │ │ ldmdbvs fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ stmdbls r3, {r0, r1, r3, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x464a465b │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ svcvs 0x00abfb1b │ │ │ │ andlt fp, r5, fp, ror fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -165463,33 +165478,33 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ strcc fp, [r1], #-2077 @ 0xfffff7e3 │ │ │ │ @ instruction: 0xd1ba2c10 │ │ │ │ - blls 0x16bc38 │ │ │ │ + blls 0x16bc74 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf874f7a3 │ │ │ │ + @ instruction: 0xf856f7a3 │ │ │ │ ldrtmi r2, [r9], -r2, ror #7 │ │ │ │ strbmi r9, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46284653 │ │ │ │ @ instruction: 0xff62f7f9 │ │ │ │ svclt 0x000845b3 │ │ │ │ adcle r3, r8, r1, lsl #8 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xf8c8f7a3 │ │ │ │ + @ instruction: 0xf8aaf7a3 │ │ │ │ andcs lr, r0, r1, lsr #15 │ │ │ │ - stc2 7, cr15, [r4, #-632] @ 0xfffffd88 │ │ │ │ + stc2l 7, cr15, [r6], #632 @ 0x278 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - movwcs pc, #2119 @ 0x847 @ │ │ │ │ + movwcs pc, #2089 @ 0x829 @ │ │ │ │ andlt r6, r5, fp, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -165503,133 +165518,133 @@ │ │ │ │ @ instruction: 0xf1b5b087 │ │ │ │ rsble r6, r8, r0, lsl #31 │ │ │ │ rsbsle r2, r2, pc, lsl #24 │ │ │ │ stccs 8, cr6, [pc], {76} @ 0x4c │ │ │ │ @ instruction: 0xf890d06f │ │ │ │ stccs 0, cr5, [r0, #-868] @ 0xfffffc9c │ │ │ │ stccs 0, cr13, [sp], {100} @ 0x64 │ │ │ │ - bcs 0x1a5f0c │ │ │ │ + bcs 0x1a5f48 │ │ │ │ stmvs sp, {r1, r2, r8, ip, lr, pc} │ │ │ │ svclt 0x001842a5 │ │ │ │ rsble r2, r2, pc, lsl #26 │ │ │ │ rsble r2, r0, sp, lsl #26 │ │ │ │ ldrmi r4, [sl], pc, lsl #12 │ │ │ │ @ instruction: 0x46044690 │ │ │ │ - @ instruction: 0xf804f79e │ │ │ │ + @ instruction: 0xffe6f79d │ │ │ │ ldmdavs fp!, {r0, r2, r9, sl, lr} │ │ │ │ cmple pc, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ - blcs 0xc35a0 │ │ │ │ + blcs 0xc35dc │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 4, pc, cr12, cr2, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr14, cr2, {7} @ │ │ │ │ @ instruction: 0x462968fa │ │ │ │ @ instruction: 0xf7a34628 │ │ │ │ - ldmdavs fp!, {r0, r3, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs fp!, {r0, r1, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldmvs fp!, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf79d469b │ │ │ │ - @ instruction: 0xf8d4ffe7 │ │ │ │ + @ instruction: 0xf8d4ffc9 │ │ │ │ andcs r3, r1, #132 @ 0x84 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ - b 0x11759d8 │ │ │ │ + b 0x1175a14 │ │ │ │ @ instruction: 0xf8840308 │ │ │ │ @ instruction: 0xf04320df │ │ │ │ suble r0, r2, r0, ror #7 │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ stc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ @ instruction: 0x46396e30 │ │ │ │ - stc2 7, cr15, [r4, #680]! @ 0x2a8 │ │ │ │ + stc2 7, cr15, [r6, #680] @ 0x2a8 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ @ instruction: 0x6df0f911 │ │ │ │ @ instruction: 0xf7aa4629 │ │ │ │ - @ instruction: 0xf1bafd9b │ │ │ │ + @ instruction: 0xf1bafd7d │ │ │ │ cmple ip, r0, lsl #30 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stccs 15, cr8, [pc], {240} @ 0xf0 │ │ │ │ stmdavs ip, {r0, r3, ip, lr, pc}^ │ │ │ │ andle r2, r6, pc, lsl #24 │ │ │ │ @ instruction: 0xd1a32a03 │ │ │ │ - stccs 8, cr6, [pc, #-564] @ 0xb1c00 │ │ │ │ + stccs 8, cr6, [pc, #-564] @ 0xb1c3c │ │ │ │ adcmi fp, r5, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0xf04fd19e │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r7, r0, lsl #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0056f7fd │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ - @ instruction: 0xffaef7a2 │ │ │ │ + @ instruction: 0xff90f7a2 │ │ │ │ movwls lr, #22436 @ 0x57a4 │ │ │ │ - @ instruction: 0xff94f79d │ │ │ │ + @ instruction: 0xff76f79d │ │ │ │ @ instruction: 0xf79d9003 │ │ │ │ - strmi pc, [r0], r5, asr #31 │ │ │ │ - @ instruction: 0xff8ef79d │ │ │ │ + strmi pc, [r0], r7, lsr #31 │ │ │ │ + @ instruction: 0xff70f79d │ │ │ │ andls r4, r4, r9, lsr #12 │ │ │ │ - @ instruction: 0xffa0f7a2 │ │ │ │ + @ instruction: 0xff82f7a2 │ │ │ │ @ instruction: 0xee1d4a16 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl r9, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andcs r4, r0, r1, lsl #8 │ │ │ │ andeq pc, pc, #2 │ │ │ │ strbmi r9, [r0], -r0 │ │ │ │ - blx 0xfe2efd56 │ │ │ │ + blx 0x1b6fd92 │ │ │ │ @ instruction: 0x46416e30 │ │ │ │ - @ instruction: 0xffc4f7a5 │ │ │ │ + @ instruction: 0xffa6f7a5 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x4c37b4 │ │ │ │ + blcs 0x4c37f0 │ │ │ │ ldrtmi fp, [r9], -fp, lsl #30 │ │ │ │ stmdals r3, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7aa9903 │ │ │ │ - bls 0x1b1658 │ │ │ │ + bls 0x1b161c │ │ │ │ @ instruction: 0x46204659 │ │ │ │ @ instruction: 0xf8aef7f6 │ │ │ │ mulscs pc, r6, r7 @ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a24ff0 │ │ │ │ - svclt 0x0000bf35 │ │ │ │ - strdeq sp, [r6], r4 │ │ │ │ + svclt 0x0000bf17 │ │ │ │ + @ instruction: 0x0086dcb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec090e0 │ │ │ │ + bl 0xfec0911c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x1174464 │ │ │ │ + b 0x11744a0 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x1174380 │ │ │ │ + b 0x11743bc │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r1, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec09140 │ │ │ │ + bl 0xfec0917c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165637,39 +165652,39 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r1, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec09180 │ │ │ │ + bl 0xfec091bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x1174504 │ │ │ │ + b 0x1174540 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x1174420 │ │ │ │ + b 0x117445c │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ @ instruction: 0x2001feb1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec091e0 │ │ │ │ + bl 0xfec0921c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165677,15 +165692,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ mulcs r1, r1, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec09220 │ │ │ │ + bl 0xfec0925c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165693,15 +165708,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, r1, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec09260 │ │ │ │ + bl 0xfec0929c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165744,172 +165759,172 @@ │ │ │ │ @ instruction: 0xf1bebf18 │ │ │ │ rscle r0, r0, sp, lsl #30 │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ ldrmi r8, [r3], r1, lsl #2 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf79d80a7 │ │ │ │ - stmdavs fp!, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x483948 │ │ │ │ + stmdavs fp!, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x483984 │ │ │ │ addshi pc, r7, r0, asr #32 │ │ │ │ smullscc pc, r9, sl, r8 @ │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blcs 0xc3948 │ │ │ │ + blcs 0xc3984 │ │ │ │ svclt 0x000c4650 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r8], #968 @ 0x3c8 │ │ │ │ + ldc2 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ ldrtmi r6, [r1], -sl, lsr #18 │ │ │ │ @ instruction: 0xf7a24630 │ │ │ │ - @ instruction: 0xf8dafe95 │ │ │ │ - b 0x117e370 │ │ │ │ + @ instruction: 0xf8dafe77 │ │ │ │ + b 0x117e3ac │ │ │ │ @ instruction: 0xf043030b │ │ │ │ movwls r0, #29664 @ 0x73e0 │ │ │ │ movwls r6, #18539 @ 0x486b │ │ │ │ movwvc lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0xf79b9308 │ │ │ │ - strmi pc, [r5], -r5, lsl #22 │ │ │ │ + strmi pc, [r5], -r7, ror #21 │ │ │ │ @ instruction: 0xf79b9005 │ │ │ │ - andls pc, r6, r1, lsl #22 │ │ │ │ - mrc2 7, 1, pc, cr8, cr13, {4} │ │ │ │ + andls pc, r6, r3, ror #21 │ │ │ │ + mrc2 7, 0, pc, cr10, cr13, {4} │ │ │ │ @ instruction: 0x46814631 │ │ │ │ - blx 0xff6f0036 │ │ │ │ + blx 0xfef70072 │ │ │ │ stclvs 6, cr4, [r2, #172]! @ 0xac │ │ │ │ andcs r4, r9, r9, asr #12 │ │ │ │ - ldc2l 7, cr15, [r6, #664]! @ 0x298 │ │ │ │ - ldc2l 7, cr15, [r8, #628]! @ 0x274 │ │ │ │ + ldc2l 7, cr15, [r8, #664] @ 0x298 │ │ │ │ + ldc2l 7, cr15, [sl, #628] @ 0x274 │ │ │ │ @ instruction: 0x46814631 │ │ │ │ - cdp2 7, 0, cr15, cr10, cr2, {5} │ │ │ │ - ldc2l 7, cr15, [r2, #628]! @ 0x274 │ │ │ │ + stc2l 7, cr15, [ip, #648]! @ 0x288 │ │ │ │ + ldc2l 7, cr15, [r4, #628] @ 0x274 │ │ │ │ @ instruction: 0xf79d4680 │ │ │ │ - svccs 0x000ffdef │ │ │ │ + svccs 0x000ffdd1 │ │ │ │ cmnle r3, r5, lsl #12 │ │ │ │ smullscc pc, r9, sl, r8 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [ip], #-968 @ 0xfffffc38 │ │ │ │ + mrrc2 7, 15, pc, lr, cr2 @ │ │ │ │ svceq 0x0003f1bb │ │ │ │ @ instruction: 0xf79dd05b │ │ │ │ - mcrvs 13, 1, pc, cr1, cr13, {6} @ │ │ │ │ + mcrvs 13, 1, pc, cr1, cr15, {5} @ │ │ │ │ @ instruction: 0xf7aa4606 │ │ │ │ - ldmdbmi r5, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi r5, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrdcs pc, [r8], sl │ │ │ │ ldrbtmi r4, [r9], #-1579 @ 0xfffff9d5 │ │ │ │ stcls 8, cr6, [r7, #-36] @ 0xffffffdc │ │ │ │ andeq pc, pc, #2 │ │ │ │ strbmi r5, [r0], -r1, asr #16 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r2, [r9], #-512 @ 0xfffffe00 │ │ │ │ ldrtmi r9, [r2], -r2, lsl #4 │ │ │ │ - @ instruction: 0xff56f7ae │ │ │ │ + @ instruction: 0xff38f7ae │ │ │ │ @ instruction: 0x46424633 │ │ │ │ andcs r4, r9, r1, asr #12 │ │ │ │ - ldc2l 7, cr15, [r6], #652 @ 0x28c │ │ │ │ + ldc2l 7, cr15, [r8], {163} @ 0xa3 │ │ │ │ strbmi r9, [r1], -r4, lsl #26 │ │ │ │ eoreq pc, r5, r4, asr r8 @ │ │ │ │ - stc2l 7, cr15, [lr, #648] @ 0x288 │ │ │ │ + ldc2 7, cr15, [r0, #648]! @ 0x288 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #28 │ │ │ │ - ldc2l 7, cr15, [sl, #-648] @ 0xfffffd78 │ │ │ │ + ldc2 7, cr15, [ip, #-648]! @ 0xfffffd78 │ │ │ │ @ instruction: 0xf7a29805 │ │ │ │ - @ instruction: 0xf854fd51 │ │ │ │ + @ instruction: 0xf854fd33 │ │ │ │ tstcs r1, r5, lsr #32 │ │ │ │ - ldc2l 7, cr15, [ip, #648] @ 0x288 │ │ │ │ + ldc2 7, cr15, [lr, #648]! @ 0x288 │ │ │ │ @ instruction: 0xf7a24630 │ │ │ │ - stclvs 13, cr15, [r0, #292]! @ 0x124 │ │ │ │ + stclvs 13, cr15, [r0, #172]! @ 0xac │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a54ff0 │ │ │ │ - bcs 0x1a1bac │ │ │ │ + bcs 0x1a1b70 │ │ │ │ svcge 0x0063f47f │ │ │ │ stccs 8, cr6, [pc], {204} @ 0xcc │ │ │ │ strmi fp, [r4, #3864]! @ 0xf18 │ │ │ │ svcge 0x005df47f │ │ │ │ vaba.s8 d30, d14, d25 │ │ │ │ vmvn.i32 q9, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf8542496 │ │ │ │ @ instruction: 0xf7a21023 │ │ │ │ - strb pc, [sp, -r3, lsr #27]! @ │ │ │ │ + strb pc, [sp, -r5, lsl #27]! @ │ │ │ │ @ instruction: 0xf7a2202f │ │ │ │ - ldrb pc, [r4, -r1, ror #26] @ │ │ │ │ + ldrb pc, [r4, -r3, asr #26] @ │ │ │ │ eorne pc, r7, r4, asr r8 @ │ │ │ │ - ldc2 7, cr15, [sl, #648] @ 0x288 │ │ │ │ + ldc2l 7, cr15, [ip, #-648]! @ 0xfffffd78 │ │ │ │ @ instruction: 0xf79de7a0 │ │ │ │ - @ instruction: 0x4607fdb5 │ │ │ │ - ldc2 7, cr15, [r2, #628]! @ 0x274 │ │ │ │ + @ instruction: 0x4607fd97 │ │ │ │ + ldc2 7, cr15, [r4, #628] @ 0x274 │ │ │ │ @ instruction: 0xf79d4606 │ │ │ │ - bls 0x2f1884 │ │ │ │ - bcs 0x483aa8 │ │ │ │ + bls 0x2f1848 │ │ │ │ + bcs 0x483ae4 │ │ │ │ @ instruction: 0xf89ad136 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #34384 @ 0x8650 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r6], {242} @ 0xf2 │ │ │ │ + blx 0xffaf02ba │ │ │ │ @ instruction: 0xf8da9b08 │ │ │ │ ldrtmi r2, [r0], -r4, lsl #1 │ │ │ │ svclt 0x000b2a10 │ │ │ │ @ instruction: 0x461a4619 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ - blx 0xfeb70176 │ │ │ │ + blx 0xfe3f01b2 │ │ │ │ @ instruction: 0xee1d4919 │ │ │ │ @ instruction: 0xf8da0f70 │ │ │ │ ldrbtmi r2, [r9], #-136 @ 0xffffff78 │ │ │ │ ldrtmi r6, [r3], -r9, lsl #16 │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmdals r7, {r0, r6, fp, ip, lr} │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ andls r2, r2, #0, 4 │ │ │ │ ldrtmi r4, [r8], -r9, asr #8 │ │ │ │ @ instruction: 0xf7ae6e22 │ │ │ │ - ldrtmi pc, [r9], -r1, ror #29 @ │ │ │ │ + ldrtmi pc, [r9], -r3, asr #29 @ │ │ │ │ andcs r6, r9, r3, lsr #28 │ │ │ │ @ instruction: 0xf7a6463a │ │ │ │ - @ instruction: 0x4639fdf7 │ │ │ │ + @ instruction: 0x4639fdd9 │ │ │ │ @ instruction: 0xf7aa4640 │ │ │ │ - str pc, [r1, r5, ror #21] │ │ │ │ + str pc, [r1, r7, asr #21] │ │ │ │ andls r9, r9, r8, lsl #22 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r0, #-648] @ 0xfffffd78 │ │ │ │ + ldc2 7, cr15, [r2, #-648]! @ 0xfffffd78 │ │ │ │ strb r9, [ip, r9, lsl #22] │ │ │ │ stccs 8, cr6, [pc], {204} @ 0xcc │ │ │ │ strmi fp, [r4, #3864]! @ 0xf18 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr7, cr15, {1} │ │ │ │ @ instruction: 0xf47f2c0d │ │ │ │ @ instruction: 0xe6d2aef6 │ │ │ │ - addeq sp, r6, lr, lsl #19 │ │ │ │ - umulleq sp, r6, lr, r8 │ │ │ │ + addeq sp, r6, r2, asr r9 │ │ │ │ + addeq sp, r6, r2, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec09540 │ │ │ │ + bl 0xfec0957c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x11748c4 │ │ │ │ + b 0x1174900 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x11747e0 │ │ │ │ + b 0x117481c │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r9, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec095a0 │ │ │ │ + bl 0xfec095dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165917,39 +165932,39 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r9, ror #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec095e0 │ │ │ │ + bl 0xfec0961c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x1174964 │ │ │ │ + b 0x11749a0 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x1174880 │ │ │ │ + b 0x11748bc │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r9, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec09640 │ │ │ │ + bl 0xfec0967c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165957,15 +165972,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ andcs pc, r1, r9, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec09680 │ │ │ │ + bl 0xfec096bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165973,15 +165988,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ strdcs pc, [r1], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec096c0 │ │ │ │ + bl 0xfec096fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165989,15 +166004,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ ldrdcs pc, [r1], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec09700 │ │ │ │ + bl 0xfec0973c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r8, r9, ip, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -166006,19 +166021,19 @@ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ andcs pc, r1, r7, ror #23 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec09744 │ │ │ │ + bl 0xfec09780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x4cf164 │ │ │ │ + blcs 0x4cf1a0 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ @@ -166032,17 +166047,17 @@ │ │ │ │ @ instruction: 0x4123680c │ │ │ │ strle r0, [r4], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xf7ffbc10 │ │ │ │ @ instruction: 0xf7ffbb21 │ │ │ │ @ instruction: 0xbc10bb1f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - bllt 0xfea705a0 │ │ │ │ + bllt 0xfea705dc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec097b4 │ │ │ │ + bl 0xfec097f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r3, r8 │ │ │ │ strmi r6, [r2], -fp, lsl #16 │ │ │ │ svceq 0x000ff1bc │ │ │ │ @ instruction: 0xf1bcd019 │ │ │ │ svclt 0x000c0f0d │ │ │ │ @@ -166054,22 +166069,22 @@ │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ andlt pc, r3, pc, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd00 │ │ │ │ - blcs 0xb5608 │ │ │ │ + blcs 0xb5644 │ │ │ │ @ instruction: 0xf04fd0e8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r3, r0, lsl #2 │ │ │ │ - bl 0x1f0788 │ │ │ │ - bllt 0x1cf060c │ │ │ │ + bl 0x1f07c4 │ │ │ │ + bllt 0x1cf0648 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec09820 │ │ │ │ + bl 0xfec0985c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r0, lsl #24 │ │ │ │ @ instruction: 0xf1bc4602 │ │ │ │ andsle r0, r9, pc, lsl #30 │ │ │ │ svceq 0x000df1bc │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @@ -166088,15 +166103,15 @@ │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf7fdeb04 │ │ │ │ svclt 0x0000bb3b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0988c │ │ │ │ + bl 0xfec098c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d1b083 │ │ │ │ strmi ip, [r3], -r0 │ │ │ │ eorle r2, r8, pc, lsl #20 │ │ │ │ svclt 0x00182a0d │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @@ -166125,20 +166140,20 @@ │ │ │ │ sbcsle r0, lr, r0, lsl #30 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf7fdeb04 │ │ │ │ svclt 0x0000baf1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec09920 │ │ │ │ + bl 0xfec0995c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt ip, r3, r0, lsl #4 │ │ │ │ - bcs 0x483f3c │ │ │ │ - bcs 0x4267d4 │ │ │ │ + bcs 0x483f78 │ │ │ │ + bcs 0x426810 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ andsle r0, fp, r1, lsl #28 │ │ │ │ rscsvs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ subeq pc, r5, r6, asr #4 │ │ │ │ andeq pc, sl, r0, asr #5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -166147,836 +166162,836 @@ │ │ │ │ movwcs lr, #0 │ │ │ │ ldc2l 7, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - bcs 0x40c9a0 │ │ │ │ + bcs 0x40c9dc │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ ldrb r0, [fp, r1, lsl #28] │ │ │ │ rscsvs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd0de │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r3, r0, lsl #2 │ │ │ │ - bl 0x1f0918 │ │ │ │ - blt 0xfeaf079c │ │ │ │ + bl 0x1f0954 │ │ │ │ + blt 0xfeaf07d8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec099b0 │ │ │ │ + bl 0xfec099ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfefb6638 │ │ │ │ + blmi 0xfefb6674 │ │ │ │ @ instruction: 0x460cb093 │ │ │ │ strmi r2, [r5], -r0, lsr #4 │ │ │ │ - bl 0x3fabc4 │ │ │ │ + bl 0x3fac00 │ │ │ │ ldmdavs fp, {r1} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ @ instruction: 0xf1f70300 │ │ │ │ - vorr.i16 q15, #202 @ 0x00ca │ │ │ │ + vorr.i16 q15, #196 @ 0x00c4 │ │ │ │ @ instruction: 0xf10c6c42 │ │ │ │ - blcs 0x23f7d8 │ │ │ │ - strhi pc, [lr], -r1, lsl #4 │ │ │ │ + blcs 0x23f814 │ │ │ │ + strhi pc, [ip], -r1, lsl #4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ subseq r0, sp, r6, asr #32 │ │ │ │ sbcseq r0, fp, fp, lsl #1 │ │ │ │ tsteq r6, r3, lsl #2 │ │ │ │ mvneq r0, r7 │ │ │ │ strhi pc, [r7], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf0040a20 │ │ │ │ vmov.i32 d17, #49152 @ 0x0000c000 │ │ │ │ @ instruction: 0xf3c45342 │ │ │ │ - @ instruction: 0xf0041742 │ │ │ │ - @ instruction: 0xf0000c0f │ │ │ │ + vrsubhn.i16 d19, q2, │ │ │ │ + @ instruction: 0xf0001742 │ │ │ │ vaddw.u8 q8, q2, d15 │ │ │ │ - vmull.p8 q10, d4, d3 │ │ │ │ - bcs 0x4c0024 │ │ │ │ + @ instruction: 0xf0044c03 │ │ │ │ + bcs 0x4b6090 │ │ │ │ bicshi pc, r0, #0 │ │ │ │ svcne 0x0010f1b2 │ │ │ │ tstphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ strle r0, [r3, #-1936] @ 0xfffff870 │ │ │ │ svcvs 0x0060f414 │ │ │ │ mrshi pc, (UNDEF: 4) @ │ │ │ │ andvc pc, r0, pc, asr #8 │ │ │ │ andmi pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf1b04010 │ │ │ │ @ instruction: 0xf0006f80 │ │ │ │ @ instruction: 0xf1a1861d │ │ │ │ - bcs 0x1f306c │ │ │ │ + bcs 0x1f30a8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xbb058 │ │ │ │ + bcs 0xbb094 │ │ │ │ rscshi pc, r2, r0 │ │ │ │ strcs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ strls r4, [r4], -r8, lsr #12 │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ - andls lr, r5, #0, 24 │ │ │ │ + andls ip, r5, #0, 28 │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ adc pc, ip, pc, ror r9 @ │ │ │ │ movtpl pc, #13252 @ 0x33c4 @ │ │ │ │ - blcs 0x44147c │ │ │ │ - ldrbhi pc, [r8], -r1, lsl #4 @ │ │ │ │ + blcs 0x4414b8 │ │ │ │ + ldrbhi pc, [r6], -r1, lsl #4 @ │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - rscseq r0, sl, #52, 4 @ 0x40000003 │ │ │ │ + rscseq r0, sl, #1342177283 @ 0x50000003 │ │ │ │ adceq r0, fp, #1610612749 @ 0x6000000d │ │ │ │ - biceq r0, sp, r7, lsl #5 │ │ │ │ - andseq r0, sp, #1073741866 @ 0x4000002a │ │ │ │ - andeq r0, fp, #-1073741803 @ 0xc0000015 │ │ │ │ - mvnseq r0, fp, ror r1 │ │ │ │ - rsbeq r0, sp, #-1073741812 @ 0xc000000c │ │ │ │ - @ instruction: 0xf004024e │ │ │ │ + biceq r0, lr, r7, lsl #5 │ │ │ │ + andseq r0, lr, #-2147483606 @ 0x8000002a │ │ │ │ + andeq r0, ip, #88, 2 │ │ │ │ + mvnseq r0, ip, ror r1 │ │ │ │ + rsbeq r0, sp, #52, 2 │ │ │ │ + @ instruction: 0xf004024f │ │ │ │ @ instruction: 0xf1b373a8 │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ - vshl.s8 d8, d26, d0 │ │ │ │ + vshl.s8 d8, d27, d0 │ │ │ │ @ instruction: 0xf5b382f7 │ │ │ │ @ instruction: 0xf0000f80 │ │ │ │ vqadd.s8 q4, q8, │ │ │ │ - blcs 0xd3774 │ │ │ │ + blcs 0xd37b0 │ │ │ │ strhi pc, [r2, #-0] │ │ │ │ bicpl pc, r0, r4, asr #7 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - adceq r9, r7, #-2147483646 @ 0x80000002 │ │ │ │ - ldrbhi pc, [sl, #256] @ 0x100 @ │ │ │ │ - ldrdmi pc, [r8], r5 │ │ │ │ - andls sl, fp, r8, lsl #18 │ │ │ │ - movwls r4, #50728 @ 0xc628 │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ + adceq r9, r7, #12 │ │ │ │ + @ instruction: 0xf100910a │ │ │ │ + @ instruction: 0xf8d585d9 │ │ │ │ + strtmi r4, [r8], -r8, lsl #1 │ │ │ │ + stmdbge r8, {r0, r2, r3, r8, r9, ip, pc} │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcs r9, r2, #-805306368 @ 0xd0000000 │ │ │ │ + andcs r9, r2, #-1342177280 @ 0xb0000000 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xffccf7f8 │ │ │ │ andscs lr, r0, #103 @ 0x67 │ │ │ │ subne pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ - ldrhi pc, [r4], #-0 │ │ │ │ + ldrhi pc, [r5], #-0 │ │ │ │ rschi pc, sp, #0, 4 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ addshi pc, r9, r0 │ │ │ │ - orrshi pc, lr, #0, 4 │ │ │ │ + orrshi pc, pc, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - eorcs r8, r0, #160, 8 @ 0xa0000000 │ │ │ │ + eorcs r8, r0, #-1593835520 @ 0xa1000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - bichi pc, r5, r1 │ │ │ │ + bichi pc, r3, r1 │ │ │ │ ldrbhi pc, [r1, #-512]! @ 0xfffffe00 @ │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - eorhi pc, r0, #1 │ │ │ │ - strhi pc, [r4, r0, lsl #4] │ │ │ │ + andshi pc, lr, #1 │ │ │ │ + strhi pc, [r2, r0, lsl #4] │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - vst1.16 {d24-d27}, [pc], r8 │ │ │ │ + vst1.16 {d24-d27}, [pc], r6 │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1c2d64 │ │ │ │ + b 0x1c2da0 │ │ │ │ tstls r9, r2, lsl #6 │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq pc, pc, r4 │ │ │ │ vsubl.u8 q10, d20, d11 │ │ │ │ andls r3, sl, r3, lsl #8 │ │ │ │ @ instruction: 0xf0019408 │ │ │ │ - addsmi r8, r3, #196, 6 @ 0x10000003 │ │ │ │ - bicshi pc, pc, #1 │ │ │ │ + addsmi r8, r3, #134217731 @ 0x8000003 │ │ │ │ + bicshi pc, sp, #1 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xd1594293 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ mrc2 7, 6, pc, cr10, cr5, {7} │ │ │ │ vmov.i32 d30, #200 @ 0x000000c8 │ │ │ │ - vsubl.u8 , d20, d0 │ │ │ │ - @ instruction: 0xf3c45340 │ │ │ │ - stmib sp, {r0, r1, r8, lr}^ │ │ │ │ - tstls r8, fp, lsl #6 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, r9, #224, 4 │ │ │ │ - andvs pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - adclt r9, r2, #-1610612736 @ 0xa0000000 │ │ │ │ - @ instruction: 0xf100920d │ │ │ │ + vsubw.u8 q11, q2, d0 │ │ │ │ + vaddl.u8 , d20, d0 │ │ │ │ + adclt r4, r2, #-1073741824 @ 0xc0000000 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + andls r5, fp, r0, asr #6 │ │ │ │ + sbcpl pc, r0, r4, asr #7 │ │ │ │ + andls r9, r9, r8, lsl #2 │ │ │ │ + andls r0, sp, #224, 4 │ │ │ │ + @ instruction: 0xf100930c │ │ │ │ stmdbge r8, {r0, r2, r3, r5, r6, r7, r9, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ andcs pc, r1, r9, lsl #18 │ │ │ │ ldmdavs sl, {r1, r2, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mvnhi pc, #65 @ 0x41 │ │ │ │ + bicshi pc, lr, #65 @ 0x41 │ │ │ │ tstcs r0, r3, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmul.f32 , q10, q8 │ │ │ │ @ instruction: 0xf8950317 │ │ │ │ @ instruction: 0xf01410d9 │ │ │ │ - b 0x148f3f8 │ │ │ │ + b 0x148f434 │ │ │ │ @ instruction: 0xf0400383 │ │ │ │ stmdbcs r0, {r0, r2, r4, r5, r7, r9, pc} │ │ │ │ svclt 0x000c4628 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f44419 │ │ │ │ ldrb pc, [ip, r5, asr #25] @ │ │ │ │ movwpl pc, #17348 @ 0x43c4 @ │ │ │ │ andne pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r9, #4, 22 @ 0x1000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920c │ │ │ │ - andls r0, sl, #-268435456 @ 0xf0000000 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [fp], #-520 @ 0xfffffdf8 │ │ │ │ + streq pc, [pc], #-4 @ 0xb2a6c │ │ │ │ + strls r9, [sl], #-520 @ 0xfffffdf8 │ │ │ │ adcshi pc, sp, #0 │ │ │ │ andle r2, r1, r5, lsl #22 │ │ │ │ strb r2, [r5, r0] │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ stc2l 7, cr15, [sl, #1016]! @ 0x3f8 │ │ │ │ @ instruction: 0xf3c4e7c0 │ │ │ │ vsubw.u8 , q2, d1 │ │ │ │ - vqrdmlah.s , q10, d0[0] │ │ │ │ - @ instruction: 0xf0044003 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - vqdmulh.s , q10, d0[1] │ │ │ │ - blcs 0x137368 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - and lr, sl, sp, asr #19 │ │ │ │ - @ instruction: 0xf000910d │ │ │ │ - blcs 0x194294 │ │ │ │ - ldrbhi pc, [pc] @ 0xb2a78 @ │ │ │ │ - @ instruction: 0xf8d52b01 │ │ │ │ - strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - @ instruction: 0xf04f940c │ │ │ │ - @ instruction: 0xf04f0500 │ │ │ │ - andls r0, pc, #0, 8 │ │ │ │ - @ instruction: 0xf003a908 │ │ │ │ - @ instruction: 0xf04f030f │ │ │ │ - @ instruction: 0xf8cd0200 │ │ │ │ - stmib sp, {r3, r4, r5, lr, pc}^ │ │ │ │ - @ instruction: 0xf0004508 │ │ │ │ - @ instruction: 0xf7f985c6 │ │ │ │ - @ instruction: 0xe791f8b9 │ │ │ │ + vmla.f , q10, d0[1] │ │ │ │ + vmla.i , q10, d0[0] │ │ │ │ + vmull.p8 q10, d4, d3 │ │ │ │ + vmull.u8 , d4, d3 │ │ │ │ + blcs 0x1373a4 │ │ │ │ + streq pc, [pc], #-4 @ 0xb2aa4 │ │ │ │ + @ instruction: 0xec0be9cd │ │ │ │ + tstls lr, sl │ │ │ │ + strhi pc, [r9], -r0 │ │ │ │ + @ instruction: 0xf0002b03 │ │ │ │ + blcs 0x11423c │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + strls r4, [sp], #-1576 @ 0xfffff9d8 │ │ │ │ + streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ + streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r9, ip, pc} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strbhi pc, [sl] @ │ │ │ │ + @ instruction: 0xf8baf7f9 │ │ │ │ + svclt 0x0000e792 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - stclpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ andcc pc, r3, r4, asr #7 │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - smlabtgt sl, sp, r9, lr │ │ │ │ - strhi pc, [r8, #-64] @ 0xffffffc0 │ │ │ │ - ldrdmi pc, [r8], r5 │ │ │ │ - andls sl, ip, r8, lsl #18 │ │ │ │ - movwls r4, #54824 @ 0xd628 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - strcs r2, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf90ef7f9 │ │ │ │ - vbic.i32 q15, #-1040187392 @ 0xc2000000 │ │ │ │ - andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - svccs 0x0070f414 │ │ │ │ - b 0x1497318 │ │ │ │ - rsclt r0, r2, #201326593 @ 0xc000001 │ │ │ │ - vsubw.u8 , q2, d12 │ │ │ │ - andls r5, fp, #0, 6 │ │ │ │ + @ instruction: 0xf040900c │ │ │ │ + movwls r8, #54537 @ 0xd509 │ │ │ │ + @ instruction: 0xf8d54628 │ │ │ │ + strcs r3, [r0], #-136 @ 0xffffff78 │ │ │ │ + stmdbge r8, {r1, r3, r8, ip, pc} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf8cd2500 │ │ │ │ + stmib sp, {r2, r3, r5, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f94508 │ │ │ │ + ldrb pc, [r1, -sp, lsl #18]! @ │ │ │ │ + movwls r2, #37632 @ 0x9300 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, sl, #8, 6 @ 0x20000000 │ │ │ │ - bcs 0x4a716c │ │ │ │ - sbchi pc, ip, #1 │ │ │ │ - svclt 0x00082a0d │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [ip], {247} @ 0xf7 │ │ │ │ - vst1.16 {d30}, [pc]! │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - strthi pc, [r4], -r0 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - svcge 0x007af47f │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - strtmi r2, [r8], -r3, lsl #4 │ │ │ │ - addsmi sl, sl, r8, lsl #18 │ │ │ │ - andcs r9, r0, #12, 4 @ 0xc0000000 │ │ │ │ - andls r9, sl, #0, 4 │ │ │ │ + svccs 0x0070f414 │ │ │ │ + b 0x1497360 │ │ │ │ + movwls r0, #49987 @ 0xc343 │ │ │ │ + movwls fp, #45795 @ 0xb2e3 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + orrsle r9, r7, r8, lsl #6 │ │ │ │ + @ instruction: 0xf0012a0f │ │ │ │ + bcs 0x413674 │ │ │ │ + @ instruction: 0xf04fbf08 │ │ │ │ + stmdbge r8, {r1, sl, fp} │ │ │ │ + @ instruction: 0xf6444628 │ │ │ │ + vrshr.s64 d21, d21, #64 │ │ │ │ + @ instruction: 0xf8cd0205 │ │ │ │ + @ instruction: 0xf7f7c000 │ │ │ │ + strb pc, [ip, -fp, lsl #25] @ │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0004f70 │ │ │ │ + @ instruction: 0xf5b38621 │ │ │ │ + @ instruction: 0xf47f1f80 │ │ │ │ + movwcs sl, #8057 @ 0x1f79 │ │ │ │ + strtmi r2, [r8], -r0, lsl #4 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + andpl lr, r9, #3358720 @ 0x334000 │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + stmdbge r8, {r9, ip, pc} │ │ │ │ adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - rsclt r9, r4, #8, 6 @ 0x20000000 │ │ │ │ - strls r9, [fp], #-1289 @ 0xfffffaf7 │ │ │ │ - stc2 7, cr15, [ip], {247} @ 0xf7 │ │ │ │ - vst1.8 {d30}, [pc :128], r9 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r2], -r0 @ │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - svcge 0x0056f47f │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vmlal.u , d20, d3[4] │ │ │ │ - subseq r4, r2, r3, lsl #8 │ │ │ │ - @ instruction: 0xf602fa63 │ │ │ │ - @ instruction: 0xf8f4f79d │ │ │ │ - strmi r2, [r7], -pc, lsl #24 │ │ │ │ - cmpphi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - smullscc pc, r9, r5, r8 @ │ │ │ │ - strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - svclt 0x000c2b00 │ │ │ │ - andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff80f7f1 │ │ │ │ - @ instruction: 0xf79d4630 │ │ │ │ - @ instruction: 0x4639fd9f │ │ │ │ - ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x8f0b9e │ │ │ │ - vqshlu.s64 q15, , #4 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf6465c00 │ │ │ │ - vsubl.s8 , d0, d29 │ │ │ │ - subseq r0, fp, sl, lsl #4 │ │ │ │ - vsubw.u8 , q2, d12 │ │ │ │ - movwls r4, #37635 @ 0x9303 │ │ │ │ - movwls fp, #45795 @ 0xb2e3 │ │ │ │ - mvnvc pc, #73400320 @ 0x4600000 │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + addsmi fp, sp, r4, ror #5 │ │ │ │ + strls r9, [fp], #-776 @ 0xfffffcf8 │ │ │ │ + @ instruction: 0xf7f7950c │ │ │ │ + str pc, [r8, -fp, lsl #24]! │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0004f70 │ │ │ │ + @ instruction: 0xf5b3864f │ │ │ │ + @ instruction: 0xf47f1f80 │ │ │ │ + vmov.f32 q13, #-0.1640625 @ 0xbe280000 │ │ │ │ + rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + blx 0x1972d24 │ │ │ │ + pldw [sp, r2, lsl #12] │ │ │ │ + stccs 8, cr15, [pc], {213} @ 0xd5 │ │ │ │ + @ instruction: 0xf0414607 │ │ │ │ + @ instruction: 0xf8958141 │ │ │ │ + @ instruction: 0x460130d9 │ │ │ │ + blcs 0xc4494 │ │ │ │ + andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ + @ instruction: 0xf7f12204 │ │ │ │ + ldrtmi pc, [r0], -r1, ror #30 @ │ │ │ │ + stc2 7, cr15, [r0, #628] @ 0x274 │ │ │ │ + @ instruction: 0x46024639 │ │ │ │ + @ instruction: 0xf7f34638 │ │ │ │ + ldrbt pc, [sl], r1, lsl #22 @ │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + subseq r9, fp, r9, lsl #4 │ │ │ │ + subvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf646930c │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ + strtmi r0, [r8], -sl, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r8, {r1, r3, sl, ip, pc} │ │ │ │ - strtmi r2, [r8], -r1, lsl #8 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + movwcs sl, #6408 @ 0x1908 │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfef70bf6 │ │ │ │ - vqshlu.s64 q15, , #4 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf2465c00 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - subseq r0, fp, sl, lsl #4 │ │ │ │ - vsubw.u8 , q2, d12 │ │ │ │ - movwls r4, #37635 @ 0x9303 │ │ │ │ - movwls fp, #45795 @ 0xb2e3 │ │ │ │ - @ instruction: 0x13a9f246 │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls fp, [sl, #-740] @ 0xfffffd1c │ │ │ │ + @ instruction: 0xf7f7940b │ │ │ │ + @ instruction: 0xe6d6fbb9 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + subseq r9, fp, r9, lsl #4 │ │ │ │ + sbcsne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + vcgt.s8 d25, d6, d12 │ │ │ │ + vsubw.s8 , q8, d25 │ │ │ │ + strtmi r0, [r8], -sl, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r8, {r1, r3, sl, ip, pc} │ │ │ │ - strtmi r2, [r8], -r1, lsl #8 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + movwcs sl, #6408 @ 0x1908 │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe670c3e │ │ │ │ - vqshlu.s64 d30, d19, #4 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - strtmi r5, [r8], -r0, lsl #6 │ │ │ │ - subseq sl, r2, r8, lsl #18 │ │ │ │ - andcs r9, r1, #12, 4 @ 0xc0000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vrshr.s64 d16, d25, #64 │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - movwls r4, #34051 @ 0x8503 │ │ │ │ - rsclt r9, r5, #37748736 @ 0x2400000 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ - blx 0x1ff0c72 │ │ │ │ - stceq 6, cr14, [r3], #-612 @ 0xfffffd9c │ │ │ │ - @ instruction: 0xf10002e0 │ │ │ │ - tsteq fp, #172, 8 @ 0xac000000 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - vrshr.u64 d27, d11, #60 │ │ │ │ - tstmi r3, #50331648 @ 0x3000000 │ │ │ │ - movwmi lr, #35277 @ 0x89cd │ │ │ │ - ldc2l 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ - stceq 6, cr14, [r3], #-544 @ 0xfffffde0 │ │ │ │ - @ instruction: 0xf10002e7 │ │ │ │ - @ instruction: 0xf8d5847b │ │ │ │ - @ instruction: 0x065620d0 │ │ │ │ - mrcge 5, 5, APSR_nzcv, cr8, cr15, {3} │ │ │ │ - vorr.i32 d16, #51968 @ 0x0000cb00 │ │ │ │ - addslt r0, fp, #11 │ │ │ │ - @ instruction: 0xf79d4318 │ │ │ │ - vmov.i32 d31, #12976127 @ 0x00c5ffff │ │ │ │ - strmi r3, [r2], -r3, lsl #2 │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xe670f99d │ │ │ │ + strls fp, [sl, #-740] @ 0xfffffd1c │ │ │ │ + @ instruction: 0xf7f7940b │ │ │ │ + ssat pc, #19, r5, lsl #23 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ stmdbge r8, {r3, r5, r9, sl, lr} │ │ │ │ andls r0, ip, #82 @ 0x52 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + adcseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strls r9, [r9, #-776] @ 0xfffffcf8 │ │ │ │ - vmlal.u , d20, d1[5] │ │ │ │ - strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f7940a │ │ │ │ - @ instruction: 0xe656fb39 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strls fp, [sl, #-740] @ 0xfffffd1c │ │ │ │ + @ instruction: 0xf7f7940b │ │ │ │ + @ instruction: 0xe698fb7b │ │ │ │ + rsceq r0, r6, #8960 @ 0x2300 │ │ │ │ + strthi pc, [lr], #256 @ 0x100 │ │ │ │ + vorr.i32 d16, #51968 @ 0x0000cb00 │ │ │ │ + stmdbge r8, {r0, r1, r3, r9} │ │ │ │ + addslt r4, fp, #40, 12 @ 0x2800000 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf7f54308 │ │ │ │ + sxtab16 pc, r7, r1, ror #24 @ │ │ │ │ + rsceq r0, r2, #8960 @ 0x2300 │ │ │ │ + ldrbthi pc, [pc], #-256 @ 0xb2d00 @ │ │ │ │ + ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ + @ instruction: 0xf57f0657 │ │ │ │ + tsteq fp, #2928 @ 0xb70 │ │ │ │ + andeq pc, fp, r4, asr #7 │ │ │ │ + tstmi r8, #-1342177271 @ 0xb0000009 │ │ │ │ + ldc2l 7, cr15, [r6], #628 @ 0x274 │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + strtmi r4, [r8], -r2, lsl #12 │ │ │ │ + @ instruction: 0xf99cf7f5 │ │ │ │ + vmlsl.u q15, d4, d3[7] │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + strtmi r5, [r8], -r0, lsl #6 │ │ │ │ + subseq sl, r2, r8, lsl #18 │ │ │ │ + andcs r9, r1, #12, 4 @ 0xc0000000 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + movwls r4, #34051 @ 0x8503 │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + rsclt r3, r4, #12582912 @ 0xc00000 │ │ │ │ + strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ + blx 0xef0d36 │ │ │ │ + vmov.i32 q15, #-989855744 @ 0xc5000000 │ │ │ │ + andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ svccs 0x0070f414 │ │ │ │ - b 0x149794c │ │ │ │ - andls r0, ip, #536870916 @ 0x20000004 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - rsclt r9, r2, #-1879048192 @ 0x90000000 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ + b 0x149758c │ │ │ │ + @ instruction: 0xf3c40343 │ │ │ │ andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ + stmib sp, {r1, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ + vsubw.u8 q9, q2, d11 │ │ │ │ + movwls r5, #33536 @ 0x8300 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr12, cr15, {3} │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 d18, #2304 @ 0x00000900 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0x1e70d36 │ │ │ │ + blx 0x1e70d72 │ │ │ │ vmvn.i32 d30, #-956301312 @ 0xc7000000 │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ strtmi r5, [r8], -r0, lsl #6 │ │ │ │ subseq sl, r2, r8, lsl #18 │ │ │ │ andcs r9, r1, #12, 4 @ 0xc0000000 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ vrshr.s64 d20, d9, #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ movwls r4, #34051 @ 0x8503 │ │ │ │ - rsclt r9, r5, #37748736 @ 0x2400000 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ - blx 0xf0d6a │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + rsclt r3, r4, #12582912 @ 0xc00000 │ │ │ │ + strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ + blx 0xf0da6 │ │ │ │ vmov.i32 d30, #-855638016 @ 0xcd000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf2465c00 │ │ │ │ + vmull.u8 , d4, d0 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + vqadd.s8 q8, q3, │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ - subseq r0, fp, sl, lsl #4 │ │ │ │ - vsubw.u8 , q2, d12 │ │ │ │ - movwls r4, #37635 @ 0x9303 │ │ │ │ - movwls fp, #45795 @ 0xb2e3 │ │ │ │ + movwls r0, #49674 @ 0xc20a │ │ │ │ @ instruction: 0x03b5f246 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r8, {r1, r3, sl, ip, pc} │ │ │ │ - strtmi r2, [r8], -r1, lsl #8 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - eorgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff7f0db0 │ │ │ │ + @ instruction: 0xf1bc4628 │ │ │ │ + svclt 0x00080f00 │ │ │ │ + stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ + movwls r2, #769 @ 0x301 │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + @ instruction: 0xf8cd3503 │ │ │ │ + rsclt ip, r4, #32 │ │ │ │ + strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ + blx 0xff7f0dec │ │ │ │ vsli.64 q15, , #4 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - strtmi r5, [r8], -r0, lsl #28 │ │ │ │ - andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - movwls r0, #49243 @ 0xc05b │ │ │ │ - cmnpcs pc, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x005df5b3 │ │ │ │ - ldrvs pc, [r5, #-1604]! @ 0xfffff9bc │ │ │ │ - streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + movwls r4, #37635 @ 0x9303 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + rsclt r9, r3, #671088640 @ 0x28000000 │ │ │ │ + vst2.8 {d9-d12}, [r4], fp │ │ │ │ + @ instruction: 0xf5b3237f │ │ │ │ + qsaxmi r2, r8, sp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf04fbf08 │ │ │ │ - stmdbge r8, {r1, sl, fp} │ │ │ │ - svclt 0x0008459e │ │ │ │ - @ instruction: 0xf8cd462a │ │ │ │ - vaddl.u8 q14, d4, d0 │ │ │ │ - @ instruction: 0xf8cd4503 │ │ │ │ - strls lr, [r9, #-32] @ 0xffffffe0 │ │ │ │ - vmlal.u , d20, d1[5] │ │ │ │ - strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f7940a │ │ │ │ + strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ + subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ + ldrtvs pc, [r5], #-1604 @ 0xfffff9bc @ │ │ │ │ + streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ + vhsub.s8 d25, d6, d12 │ │ │ │ + vsubl.s8 q9, d0, d13 │ │ │ │ + svclt 0x0008020a │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + addsmi sl, sp, #8, 18 @ 0x20000 │ │ │ │ + strtmi fp, [r2], -r8, lsl #30 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf7f79508 │ │ │ │ strb pc, [lr, #2737] @ 0xab1 @ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + subseq r9, fp, r9, lsl #4 │ │ │ │ adceq pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - movwls r0, #49243 @ 0xc05b │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsclt r9, r3, #603979776 @ 0x24000000 │ │ │ │ - vcgt.s8 d25, d6, d11 │ │ │ │ + vcgt.s8 d25, d6, d12 │ │ │ │ vbic.i32 d16, #2304 @ 0x00000900 │ │ │ │ - vsubw.u8 q8, q2, d10 │ │ │ │ - @ instruction: 0xf1bc3403 │ │ │ │ - svclt 0x00080f00 │ │ │ │ - strls r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ - strcs sl, [r1], #-2312 @ 0xfffff6f8 │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf7f7c020 │ │ │ │ + strtmi r0, [r8], -sl, lsl #6 │ │ │ │ + svceq 0x0000f1bc │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + movwcs sl, #6408 @ 0x1908 │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + eorgt pc, r0, sp, asr #17 │ │ │ │ + strls fp, [sl, #-740] @ 0xfffffd1c │ │ │ │ + @ instruction: 0xf7f7940b │ │ │ │ str pc, [sl, #2701]! @ 0xa8d │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, r8, #91 @ 0x5b │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r0, r9, #91 @ 0x5b │ │ │ │ vsubw.u8 , q2, d12 │ │ │ │ - rsclt r4, r3, #805306368 @ 0x30000000 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7ff430a │ │ │ │ + rsclt r3, r3, #805306368 @ 0x30000000 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + movwls r5, #46080 @ 0xb400 │ │ │ │ + @ instruction: 0xf7ff9408 │ │ │ │ ldr pc, [r6, #3061] @ 0xbf5 │ │ │ │ svcvc 0x00a0f1b3 │ │ │ │ eorhi pc, pc, #0 │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ - msrhi SPSR_fc, r0 │ │ │ │ + msrhi SPSR_fx, r0 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ stclge 4, cr15, [r4, #508] @ 0x1fc │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ andcs r4, r2, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ - strls r5, [r9, #-1344] @ 0xfffffac0 │ │ │ │ - strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - strcs r9, [r1, #-1290] @ 0xfffffaf6 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ strls r4, [fp, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [ip], #-1293 @ 0xfffffaf3 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d12 │ │ │ │ + strls r0, [sp, #-1291] @ 0xfffffaf5 │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ + strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ + strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ ldc2l 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf1b3e56f │ │ │ │ @ instruction: 0xf0007fa0 │ │ │ │ - addsmi r8, r3, #-1073741788 @ 0xc0000024 │ │ │ │ - cmpphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ + addsmi r8, r3, #148, 2 @ 0x25 │ │ │ │ + cmpphi pc, r0 @ p-variant is OBSOLETE │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldcge 4, cr15, [ip, #508] @ 0x1fc │ │ │ │ vqdmlal.s q9, d0, d0[4] │ │ │ │ eormi r0, r3, r0, lsr #7 │ │ │ │ @ instruction: 0xf0002b60 │ │ │ │ - vrshl.s8 d8, d19, d0 │ │ │ │ - blcs 0x8d3760 │ │ │ │ - strhi pc, [r4, #-0] │ │ │ │ + vrshl.s8 d8, d17, d0 │ │ │ │ + blcs 0x8d379c │ │ │ │ + strhi pc, [r2, #-0] │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0xd42bc │ │ │ │ + blcs 0xd42f0 │ │ │ │ stcge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - @ instruction: 0xf5b38060 │ │ │ │ + @ instruction: 0xf5b3805e │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ @ instruction: 0xf404ad7f │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf5b32203 │ │ │ │ - andls r4, sl, #112, 30 @ 0x1c0 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ + @ instruction: 0xf5b3020f │ │ │ │ + andls r4, r9, #112, 30 @ 0x1c0 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ + strls r9, [r8], #-522 @ 0xfffffdf6 │ │ │ │ ldclge 4, cr15, [r0, #-508]! @ 0xfffffe04 │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ ldr pc, [r1, #-3061]! @ 0xfffff40b │ │ │ │ vadd.f32 q11, q7, q12 │ │ │ │ vmvn.i32 q9, #262144 @ 0x00040000 │ │ │ │ stmiavs sl!, {r1, r2, r4, r7, sl, sp} │ │ │ │ - bne 0x557b94 │ │ │ │ + bne 0x557bd0 │ │ │ │ movwmi r4, #42536 @ 0xa628 │ │ │ │ @ instruction: 0xf7f16ba1 │ │ │ │ - @ instruction: 0xf895fd9f │ │ │ │ - blls 0x2772ec │ │ │ │ + @ instruction: 0xf895fd81 │ │ │ │ + blls 0x277328 │ │ │ │ addsmi r2, r1, #0, 4 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ strtmi r2, [r8], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7f44419 │ │ │ │ ldr pc, [r6, #-2559] @ 0xfffff601 │ │ │ │ ldrsbeq pc, [r0], #133 @ 0x85 @ │ │ │ │ cmpne r0, #77824 @ 0x13000 │ │ │ │ - addshi pc, pc, r0, asr #32 │ │ │ │ + adchi pc, r0, r0, asr #32 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ stc2l 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ stmdbge r8, {r0, r1, r3, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ str pc, [r7, #-2789] @ 0xfffff51b │ │ │ │ ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ svceq 0x000ef010 │ │ │ │ ldcge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ andvc pc, r0, pc, asr #8 │ │ │ │ andmi pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf1b04010 │ │ │ │ @ instruction: 0xf0006f80 │ │ │ │ @ instruction: 0xf1a1824c │ │ │ │ - bcs 0x1f3804 │ │ │ │ + bcs 0x1f3840 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xbb7f0 │ │ │ │ + bcs 0xbb82c │ │ │ │ stcge 4, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ strls r9, [r2, -r4, lsl #12] │ │ │ │ - @ instruction: 0xec00e9cd │ │ │ │ + @ instruction: 0xce00e9cd │ │ │ │ andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ ldc2 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ stmdbge r8, {r0, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf0244628 │ │ │ │ strls r4, [r8], #-1151 @ 0xfffffb81 │ │ │ │ mcr2 7, 7, pc, cr14, cr7, {7} @ │ │ │ │ @ instruction: 0xf5b3e4d9 │ │ │ │ @ instruction: 0xf47f0fa0 │ │ │ │ @ instruction: 0xf3c4ad0f │ │ │ │ - vqdmulh.s , q10, d0[0] │ │ │ │ - vaddw.u8 q10, q2, d3 │ │ │ │ vaddl.u8 , d4, d3 │ │ │ │ + vmla.f , q10, d0[0] │ │ │ │ + vmull.u8 q10, d4, d3 │ │ │ │ @ instruction: 0xf414030b │ │ │ │ - stmib sp, {r9, ip}^ │ │ │ │ - @ instruction: 0xf040c10a │ │ │ │ - @ instruction: 0xf8d5829a │ │ │ │ - stmdbge r8, {r3, r7, lr} │ │ │ │ - strtmi r9, [r8], -ip │ │ │ │ - @ instruction: 0xf004930d │ │ │ │ - strcs r0, [r0, #-783] @ 0xfffffcf1 │ │ │ │ - stmib sp, {sl, sp}^ │ │ │ │ - @ instruction: 0xf7f84508 │ │ │ │ - ldrt pc, [r8], #3101 @ 0xc1d @ │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - stclge 4, cr15, [ip], #508 @ 0x1fc │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - b 0x1b3aec │ │ │ │ - @ instruction: 0xf1b30302 │ │ │ │ - @ instruction: 0xf0001f20 │ │ │ │ - vshl.s8 d8, d25, d16 │ │ │ │ - blcs 0x8d3720 │ │ │ │ - strbhi pc, [sp, #-0] @ │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - ldrhi pc, [r7, #-0] │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf44facd7 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91094293 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-266 @ 0xfffffef6 │ │ │ │ - eorshi pc, r7, r1 │ │ │ │ - rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vst4.8 {d24-d27}, [pc :128], r6 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - ldcge 4, cr15, [r4], #508 @ 0x1fc │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - subsmi pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blx 0xdf10ba │ │ │ │ - tstmi sl, r2, ror r4 │ │ │ │ - @ instruction: 0xf57f07d7 │ │ │ │ - @ instruction: 0xf04faf5d │ │ │ │ - andcs r7, r1, #0, 6 │ │ │ │ - strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ - @ instruction: 0xf8d5e465 │ │ │ │ - andcs r3, r2, #136 @ 0x88 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - strls r5, [sl, #-1472] @ 0xfffffa40 │ │ │ │ - strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d11 │ │ │ │ - vabal.u8 q8, d4, d11 │ │ │ │ - strls r3, [sp, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f8940c │ │ │ │ - strb pc, [fp], #-3559 @ 0xfffff219 @ │ │ │ │ + andls r1, ip, r0, lsl #4 │ │ │ │ + addshi pc, lr, #64 @ 0x40 │ │ │ │ + strtmi r9, [r8], -sp, lsl #6 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r9, #8, 18 @ 0x20000 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, sl, #40, 12 @ 0x2800000 │ │ │ │ - andls r2, r8, #268435456 @ 0x10000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r1, lr, #196, 4 @ 0x4000000c │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r3, ip, #805306368 @ 0x30000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, pc, #228, 4 @ 0x4000000e │ │ │ │ - andeq pc, r2, #79 @ 0x4f │ │ │ │ - rscshi pc, sp, #0, 2 │ │ │ │ - stc2l 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ - @ instruction: 0xf8d5e426 │ │ │ │ - strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - stmdbge r8, {r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - strls r5, [sl, #-1472] @ 0xfffffa40 │ │ │ │ - strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d11 │ │ │ │ - vabal.u8 q8, d4, d11 │ │ │ │ - strls r3, [sp, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f8940c │ │ │ │ - str pc, [sl], #-2927 @ 0xfffff491 │ │ │ │ - vmlal.s q9, d0, d0[4] │ │ │ │ - b 0x1b3c3c │ │ │ │ - blcs 0x18b3dc8 │ │ │ │ - mvnhi pc, #0 │ │ │ │ - rschi pc, r3, r0, lsl #4 │ │ │ │ + tstls sl, r0, lsl #8 │ │ │ │ + @ instruction: 0xf003a908 │ │ │ │ + strcs r0, [r0, #-783] @ 0xfffffcf1 │ │ │ │ + eorgt pc, ip, sp, asr #17 │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + ldc2 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ + andscs lr, r0, #-1224736768 @ 0xb7000000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + eorcs sl, r0, #60160 @ 0xeb00 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + svcne 0x0020f1b3 │ │ │ │ + strthi pc, [r6], #0 │ │ │ │ + @ instruction: 0x81a8f200 │ │ │ │ @ instruction: 0xf0002b20 │ │ │ │ - blcs 0x10d4684 │ │ │ │ - strhi pc, [ip, #-0] │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - orrcs sl, r0, #12544 @ 0x3100 │ │ │ │ + @ instruction: 0xf5b3854a │ │ │ │ + @ instruction: 0xf0001f00 │ │ │ │ + blcs 0xd4518 │ │ │ │ + ldclge 4, cr15, [r6], {127} @ 0x7f │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, fp, #35 @ 0x23 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - blcs 0xc3a1c │ │ │ │ - strhi pc, [r5, -r0]! │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - ldcge 4, cr15, [sl], {127} @ 0x7f │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - @ instruction: 0x4628461a │ │ │ │ - @ instruction: 0xf968f7f6 │ │ │ │ - bllt 0xff771214 │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0049109 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + tstls sl, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0019408 │ │ │ │ + vst4.8 {d24-d27}, [pc :256], r4 │ │ │ │ + vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + eorhi pc, r3, r1 │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f5020a │ │ │ │ + ldrbt pc, [r1], #-2867 @ 0xfffff4cd @ │ │ │ │ + ldrbeq r4, [r7, sl, lsl #2] │ │ │ │ + svcge 0x005cf57f │ │ │ │ + movwvc pc, #79 @ 0x4f @ │ │ │ │ + tstcs r0, r1, lsl #4 │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + strbt pc, [r4], #-3581 @ 0xfffff203 @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r8, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf0034628 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + strls r4, [fp, #-1283] @ 0xfffffafd │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d12 │ │ │ │ + strls r0, [sp, #-1291] @ 0xfffffaf5 │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ + strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ + strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ + stc2l 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ + @ instruction: 0xf8d5e44a │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + stmdbge r8, {r0, r1, r9, lr} │ │ │ │ + @ instruction: 0xf003920b │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + strtmi r3, [r8], -r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + andls r1, pc, #268435460 @ 0x10000004 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + andls r0, sp, #-268435456 @ 0xf0000000 │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + rsceq r1, r4, #196, 4 @ 0x4000000c │ │ │ │ + @ instruction: 0xf04f920e │ │ │ │ + @ instruction: 0xf1000202 │ │ │ │ + @ instruction: 0xf7f882fa │ │ │ │ + strt pc, [r5], #-3405 @ 0xfffff2b3 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf003a908 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + strls r4, [fp, #-1283] @ 0xfffffafd │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d12 │ │ │ │ + strls r0, [sp, #-1291] @ 0xfffffaf5 │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ + strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ + strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ + blx 0x1c711d2 │ │ │ │ + rsbcs lr, r0, #150994944 @ 0x9000000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + @ instruction: 0xf0002b60 │ │ │ │ + vcgt.s8 q4, q8, q9 │ │ │ │ + blcs 0x8d3590 │ │ │ │ + strhi pc, [sl, #-0]! │ │ │ │ + @ instruction: 0xf0002b40 │ │ │ │ + blcs 0xd4638 │ │ │ │ + ldcge 4, cr15, [r0], #-508 @ 0xfffffe04 │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + eormi r0, r3, pc, lsl #4 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ - @ instruction: 0xf00352c0 │ │ │ │ - andls r0, sl, #1006632960 @ 0x3c000000 │ │ │ │ - andls r2, r8, #268435456 @ 0x10000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ + andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + @ instruction: 0xf5b38722 │ │ │ │ + @ instruction: 0xf47f1f80 │ │ │ │ + movwcs sl, #3097 @ 0xc19 │ │ │ │ + ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fff967 │ │ │ │ + @ instruction: 0xf8d5bbd9 │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + andls r4, fp, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + andls r1, pc, #268435460 @ 0x10000004 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + andls r0, sp, #-268435456 @ 0xf0000000 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ andls r1, lr, #196, 4 @ 0x4000000c │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r3, ip, #805306368 @ 0x30000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf414920f │ │ │ │ - @ instruction: 0xf0401280 │ │ │ │ - stmdbge r8, {r1, r4, r7, r9, pc} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffcdd │ │ │ │ - @ instruction: 0xf3c4bbb5 │ │ │ │ - vsubl.u8 , d4, d1 │ │ │ │ - vmlsl.u , d20, d0[0] │ │ │ │ - @ instruction: 0xf0044003 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - vqrdmlah.s , q10, d0[1] │ │ │ │ - bcs 0x13a380 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andvs lr, sl, sp, asr #19 │ │ │ │ - @ instruction: 0xf000910d │ │ │ │ - bcs 0x193bbc │ │ │ │ - eorhi pc, r3, #0 │ │ │ │ + addne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + addhi pc, pc, #64 @ 0x40 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldc2l 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ + bllt 0xfedf129c │ │ │ │ + andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + sbcpl pc, r0, r4, asr #7 │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + cdpcc 3, 0, cr15, cr3, cr4, {6} │ │ │ │ + bicne pc, r4, r4, asr #7 │ │ │ │ + mcrrne 3, 12, pc, r1, cr4 @ │ │ │ │ + @ instruction: 0xf0042a02 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + andls r6, sl, fp, lsl #28 │ │ │ │ + subhi pc, sl, #0 │ │ │ │ + bcs 0x197704 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - bcs 0x104b38 │ │ │ │ + eorhi pc, r0, #0 │ │ │ │ + bcs 0x104b78 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ - stmdbge r8, {r2, r3, sl, ip, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, sl, ip, pc} │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ - eors pc, r8, sp, asr #17 │ │ │ │ eorsgt pc, ip, sp, asr #17 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - andhi pc, r9, #0 │ │ │ │ + andhi pc, sl, #0 │ │ │ │ stc2 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ - bllt 0xfe1f12c0 │ │ │ │ + bllt 0xfe1f12fc │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ bicpl pc, r0, r4, asr #7 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - vaddw.u8 , q2, d10 │ │ │ │ - vmull.u8 , d4, d3 │ │ │ │ - adceq r0, r1, #-1342177280 @ 0xb0000000 │ │ │ │ - msrhi CPSR_xc, r0, lsl #2 │ │ │ │ + vaddl.u8 , d4, d12 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + adceq r0, r0, #2816 @ 0xb00 │ │ │ │ + msrhi CPSR_sc, r0, lsl #2 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andls sl, fp, r8, lsl #18 │ │ │ │ - andls r4, sp, #40, 12 @ 0x2800000 │ │ │ │ + tstls sl, r8, lsr #12 │ │ │ │ + andls sl, fp, #8, 18 @ 0x20000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ - stmib sp, {r4, r5, lr, pc}^ │ │ │ │ + stmib sp, {r2, r4, r5, lr, pc}^ │ │ │ │ @ instruction: 0xf7f84508 │ │ │ │ @ instruction: 0xf7fffd01 │ │ │ │ @ instruction: 0xf8d5bb65 │ │ │ │ andcs r3, r0, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - strls r5, [sl, #-1472] @ 0xfffffa40 │ │ │ │ - strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d11 │ │ │ │ - vabal.u8 q8, d4, d11 │ │ │ │ - strls r3, [sp, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f8940c │ │ │ │ + strls r3, [ip, #-1283] @ 0xfffffafd │ │ │ │ + streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d13 │ │ │ │ + vmls.f , q2, d0[0] │ │ │ │ + strls r5, [r9, #-1216] @ 0xfffffb40 │ │ │ │ + strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ + @ instruction: 0xf7f89408 │ │ │ │ @ instruction: 0xf7fffce5 │ │ │ │ @ instruction: 0xf5b3bb49 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - subcs r8, r0, #-1526726656 @ 0xa5000000 │ │ │ │ + subcs r8, r0, #-1560281088 @ 0xa3000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b3848c │ │ │ │ + @ instruction: 0xf5b3848a │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ vpadd.i8 q13, , │ │ │ │ vsubw.s8 q8, q8, d0 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x910a4293 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x91094293 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-265 @ 0xfffffef7 │ │ │ │ - blge 0x187057c │ │ │ │ + strls r9, [r8], #-266 @ 0xfffffef6 │ │ │ │ + blge 0x18705b8 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ @ instruction: 0xf7fff9e3 │ │ │ │ cmpcs r0, pc, lsl fp │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - addsmi r8, r3, #-671088637 @ 0xd8000003 │ │ │ │ + addsmi r8, r3, #244, 6 @ 0xd0000003 │ │ │ │ mvnhi pc, #0 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - blge 0x13705a4 │ │ │ │ + blge 0x13705e0 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - andmi pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r9, #37387 @ 0x920b │ │ │ │ + andeq pc, pc, #4 │ │ │ │ bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-778 @ 0xfffffcf6 │ │ │ │ - blx 0x1af13bc │ │ │ │ - bllt 0xf13c8 │ │ │ │ + movwcs lr, #39373 @ 0x99cd │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [fp], #-776 @ 0xfffffcf8 │ │ │ │ + blx 0x1af13f8 │ │ │ │ + bllt 0xf1404 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - cmpphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r6, #0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #-1811939328 @ 0x94000000 │ │ │ │ + eorcs r8, r0, #-1946157056 @ 0x8c000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0xf44fab2b │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r9, #64, 22 @ 0x10000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ - vsubl.u8 q9, d20, d1 │ │ │ │ - andls r3, fp, #50331648 @ 0x3000000 │ │ │ │ - @ instruction: 0xf47f9408 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + andls r2, r8, #-2130706432 @ 0x81000000 │ │ │ │ + @ instruction: 0xf47f940b │ │ │ │ stmdbge r8, {r0, r1, r2, r4, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0xf7ffff41 │ │ │ │ @ instruction: 0xf5b3bad9 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #-1778384896 @ 0x96000000 │ │ │ │ - strbthi pc, [r3], #-0 @ │ │ │ │ + addsmi r8, r3, #148, 8 @ 0x94000000 │ │ │ │ + strbthi pc, [r1], #-0 @ │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - blge 0x1f0630 │ │ │ │ + blge 0x1f066c │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x10c34cc │ │ │ │ - ldrthi pc, [r7], -r0 @ │ │ │ │ + blcs 0x10c3508 │ │ │ │ + ldrthi pc, [r5], -r0 @ │ │ │ │ svcvc 0x0060f5b3 │ │ │ │ - bge 0xffef0648 │ │ │ │ + bge 0xffef0684 │ │ │ │ movtvs pc, #1028 @ 0x404 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ @ instruction: 0xf0049209 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ andls r3, sl, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf47f9408 │ │ │ │ @@ -166986,254 +167001,253 @@ │ │ │ │ stmdbcs sp, {r0, r1, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ ldr r2, [r4, #513]! @ 0x201 │ │ │ │ svclt 0x0094290d │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ stmiblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdne pc, [r8], r5 │ │ │ │ - andcc lr, ip, #3358720 @ 0x334000 │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - andls r2, fp, r9, lsl r9 │ │ │ │ + movwcs r9, #781 @ 0x30d │ │ │ │ + ldmdbcs r9, {r0, r1, r3, r9, ip, pc} │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - orrshi pc, r4, #64, 4 │ │ │ │ + orrshi pc, r2, #64, 4 │ │ │ │ movteq pc, #417 @ 0x1a1 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - stmdbcc r2, {r0, r1, r2, r3, r9, pc}^ │ │ │ │ + stmdbcc r2, {r0, r2, r3, r9, pc}^ │ │ │ │ vmla.i8 d2, d0, d5 │ │ │ │ - ldm pc, {r4, r8, sl, pc}^ @ │ │ │ │ + ldm pc, {r1, r2, r3, r8, sl, pc}^ @ │ │ │ │ movweq pc, #12289 @ 0x3001 @ │ │ │ │ - bleq 0x3768f4 │ │ │ │ + bleq 0x376930 │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf9e2f7f8 │ │ │ │ - blt 0x20314cc │ │ │ │ + blt 0x2031508 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - andcs r0, r0, ip, lsl #6 │ │ │ │ - stmib sp, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ + mrsls r2, (UNDEF: 10) │ │ │ │ + bcs 0x6fb920 │ │ │ │ + @ instruction: 0xf8cd930d │ │ │ │ + stmib sp, {r2, r3, r5, lr, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d8 │ │ │ │ - @ instruction: 0xf1a2835f │ │ │ │ - blcs 0x2741f4 │ │ │ │ + @ instruction: 0xf1a2835b │ │ │ │ + blcs 0x274234 │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ - bcs 0x201e04 │ │ │ │ - strbthi pc, [lr], #512 @ 0x200 @ │ │ │ │ + bcs 0x201e44 │ │ │ │ + strbthi pc, [sl], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffbf5 │ │ │ │ - movwcs fp, #27225 @ 0x6a59 │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - ldc 7, cr14, [pc, #976] @ 0xb38f4 │ │ │ │ - @ instruction: 0xf8d57bb6 │ │ │ │ - stmib sp, {r3, r7, ip}^ │ │ │ │ - ldmdbcs r9, {r0, r1, r3, sl, fp} │ │ │ │ - stc 2, cr9, [sp, #52] @ 0x34 │ │ │ │ - vqdmulh.s d23, d0, d8 │ │ │ │ - @ instruction: 0xf1a181cb │ │ │ │ - blcs 0x274240 │ │ │ │ - bichi pc, r4, r0, lsl #4 │ │ │ │ - stmdbcs r5, {r1, r6, r8, fp, ip, sp} │ │ │ │ - ldrhi pc, [pc, r0, lsl #4] │ │ │ │ - @ instruction: 0xf001e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r8, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffbcf │ │ │ │ - movwcs fp, #27187 @ 0x6a33 │ │ │ │ + @ instruction: 0xf7fffbf3 │ │ │ │ + movwcs fp, #27223 @ 0x6a57 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf8d5e7f4 │ │ │ │ - smlabbcs r0, r8, r0, r2 │ │ │ │ - movweq lr, #51661 @ 0xc9cd │ │ │ │ - bcs 0x6fb57c │ │ │ │ - smlabteq r8, sp, r9, lr │ │ │ │ - orrshi pc, r6, r0, asr #4 │ │ │ │ - movteq pc, #418 @ 0x1a2 @ │ │ │ │ + ldc 7, cr14, [pc, #976] @ 0xb3934 │ │ │ │ + @ instruction: 0x910a7bb4 │ │ │ │ + ldrdne pc, [r8], r5 │ │ │ │ + eorsgt pc, r4, sp, asr #17 │ │ │ │ + andls r2, fp, #409600 @ 0x64000 │ │ │ │ + blvc 0x2eebac │ │ │ │ + bichi pc, r6, r0, asr #4 │ │ │ │ + movteq pc, #417 @ 0x1a1 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x1153c0c │ │ │ │ - vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r0, r2, r3, r4, r7, sl, pc}^ @ │ │ │ │ - movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x3769d4 │ │ │ │ - andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ + stmdbcc r2, {r0, r1, r2, r3, r4, r5, r7, r8, pc}^ │ │ │ │ + vmla.i8 d2, d0, d5 │ │ │ │ + ldm pc, {r1, r3, r4, r7, r8, r9, sl, pc}^ @ │ │ │ │ + movweq pc, #12289 @ 0x3001 @ │ │ │ │ + bleq 0x3769cc │ │ │ │ + andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf972f7f8 │ │ │ │ - blt 0x4315ac │ │ │ │ + blx 0xff3f1586 │ │ │ │ + blt 0xcf15a4 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - movwls fp, #37601 @ 0x92e1 │ │ │ │ - ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ - movteq lr, #10831 @ 0x2a4f │ │ │ │ - @ instruction: 0xf04f910b │ │ │ │ - movwls r0, #49664 @ 0xc200 │ │ │ │ - movweq pc, #4175 @ 0x104f @ │ │ │ │ - movwls r9, #33290 @ 0x820a │ │ │ │ - bge 0xc707dc │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fffecd │ │ │ │ - vmul.f , q10, d2[6] │ │ │ │ - @ instruction: 0xf0032203 │ │ │ │ - rsclt r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ - tstls fp, r9, lsl #6 │ │ │ │ - andcs r0, r0, #83 @ 0x53 │ │ │ │ - andls r9, sl, #12, 6 @ 0x30000000 │ │ │ │ - movwls r2, #33537 @ 0x8301 │ │ │ │ - cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - bge 0x570814 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - subeq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf7f69300 │ │ │ │ - @ instruction: 0xf7fffeb1 │ │ │ │ - @ instruction: 0xf7f8b9ce │ │ │ │ - @ instruction: 0xf7fffa47 │ │ │ │ - @ instruction: 0xf8d5b9ca │ │ │ │ - andcs r3, r0, r8, lsl #1 │ │ │ │ - strls r2, [ip], #-256 @ 0xffffff00 │ │ │ │ - stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - stmib sp, {r1, r2, r3, r9, lr, pc}^ │ │ │ │ + ldrdcs pc, [r8], r5 │ │ │ │ + mrsls r2, (UNDEF: 10) │ │ │ │ + bcs 0x6fb9bc │ │ │ │ + @ instruction: 0xf8cd930d │ │ │ │ + stmib sp, {r2, r3, r5, lr, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d8 │ │ │ │ - @ instruction: 0xf1a38430 │ │ │ │ - bcs 0x273f54 │ │ │ │ - teqphi sl, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x202364 │ │ │ │ - ldrthi pc, [sl], #512 @ 0x200 @ │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ + @ instruction: 0xf1a2818f │ │ │ │ + blcs 0x2742d0 │ │ │ │ + orrshi pc, r8, r0, lsl #4 │ │ │ │ + bcs 0x201ee0 │ │ │ │ + ldrhi pc, [r6], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffa25 │ │ │ │ - movwcs fp, #27048 @ 0x69a8 │ │ │ │ + @ instruction: 0xf7fff96d │ │ │ │ + movwcs fp, #27144 @ 0x6a08 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf8d5e7f4 │ │ │ │ - andcs r3, r0, r8, lsl #1 │ │ │ │ - strls r2, [ip], #-256 @ 0xffffff00 │ │ │ │ - stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - stmib sp, {r1, r2, r3, r9, lr, pc}^ │ │ │ │ + @ instruction: 0xf003e7f4 │ │ │ │ + andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ + andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ + movwcs fp, #4834 @ 0x12e2 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + movwls r2, #33283 @ 0x8203 │ │ │ │ + ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ + vpmax.s8 d15, d3, d2 │ │ │ │ + @ instruction: 0xf47f920c │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r9, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmlal.s q8, d0, d1[7] │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + mcr2 7, 6, pc, cr10, cr6, {7} @ │ │ │ │ + stmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + movwls r2, #37120 @ 0x9100 │ │ │ │ + rsclt r0, r3, #82 @ 0x52 │ │ │ │ + andcs r9, r1, #12, 4 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf414930b │ │ │ │ + tstls sl, r0, ror r3 │ │ │ │ + @ instruction: 0xf47f9208 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r9, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d6, d24 │ │ │ │ + vmlal.s q8, d0, d1[1] │ │ │ │ + movwls r0, #522 @ 0x20a │ │ │ │ + mcr2 7, 5, pc, cr14, cr6, {7} @ │ │ │ │ + stmiblt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x11f1654 │ │ │ │ + stmiblt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + blcs 0x7186b8 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r9, ip, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d8 │ │ │ │ - @ instruction: 0xf1a383f9 │ │ │ │ - bcs 0x273fa0 │ │ │ │ - tstphi r4, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x2023b0 │ │ │ │ - ldrhi pc, [r1], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf1a3842c │ │ │ │ + bcs 0x273f94 │ │ │ │ + teqphi r6, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x2023a4 │ │ │ │ + ldrthi pc, [r6], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffaab │ │ │ │ - movwcs fp, #27011 @ 0x6983 │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf7f8e7f4 │ │ │ │ - @ instruction: 0xf7fff9f7 │ │ │ │ - @ instruction: 0xf8d5b97a │ │ │ │ - andcs r3, r0, r8, lsl #1 │ │ │ │ - strls r2, [ip], #-256 @ 0xffffff00 │ │ │ │ - stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - stmib sp, {r1, r2, r3, sl, fp, sp, lr, pc}^ │ │ │ │ - vrhadd.s8 d16, d0, d8 │ │ │ │ - @ instruction: 0xf1a383ad │ │ │ │ - bcs 0x273ff4 │ │ │ │ - rschi pc, sl, r0, lsl #4 │ │ │ │ - blcs 0x202404 │ │ │ │ - strhi pc, [lr], #512 @ 0x200 │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r8, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fff9d5 │ │ │ │ - movwcs fp, #26968 @ 0x6958 │ │ │ │ + @ instruction: 0xf7fffa23 │ │ │ │ + movwcs fp, #27046 @ 0x69a6 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf8d5e7f4 │ │ │ │ - andcs r2, r0, r8, lsl #1 │ │ │ │ - strls r2, [ip], #-256 @ 0xffffff00 │ │ │ │ + andcs r3, r0, r8, lsl #1 │ │ │ │ + strls r2, [sp], #-256 @ 0xffffff00 │ │ │ │ + andls r2, pc, #25600 @ 0x6400 │ │ │ │ + smlabteq r8, sp, r9, lr │ │ │ │ + mvnshi pc, #64, 4 │ │ │ │ + subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0x1153b28 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r1, r2, r3, r7, sl, pc}^ @ │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + bleq 0x376b28 │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blx 0xfeb716e0 │ │ │ │ + stmiblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + @ instruction: 0xf9f6f7f8 │ │ │ │ + ldmdblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + strls r2, [sp], #-2841 @ 0xfffff4e7 │ │ │ │ + eorsgt pc, ip, sp, asr #17 │ │ │ │ + smlabteq r8, sp, r9, lr │ │ │ │ + @ instruction: 0x83acf240 │ │ │ │ + subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0x1153ad8 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r0, r2, r3, r7, sl, pc}^ @ │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + bleq 0x376b78 │ │ │ │ + andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf9d6f7f8 │ │ │ │ + ldmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + ldrdcs pc, [r8], r5 │ │ │ │ + stmib sp, {sp}^ │ │ │ │ + tstcs r0, sp, lsl #2 │ │ │ │ @ instruction: 0xf8cd2a19 │ │ │ │ - @ instruction: 0xf8cde038 │ │ │ │ stmib sp, {r2, r3, r4, r5, lr, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d8 │ │ │ │ @ instruction: 0xf1a28396 │ │ │ │ - blcs 0x274444 │ │ │ │ + blcs 0x27447c │ │ │ │ sbchi pc, r2, r0, lsl #4 │ │ │ │ - bcs 0x202054 │ │ │ │ + bcs 0x20208c │ │ │ │ strhi pc, [r9, -r0, lsl #4] │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffa59 │ │ │ │ - movwcs fp, #26929 @ 0x6931 │ │ │ │ + @ instruction: 0xf7fffa5b │ │ │ │ + movwcs fp, #26931 @ 0x6933 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf7f8e7f4 │ │ │ │ - @ instruction: 0xf7fff9a5 │ │ │ │ - andcs fp, r0, #40, 18 @ 0xa0000 │ │ │ │ + @ instruction: 0xf7fff9a7 │ │ │ │ + andcs fp, r0, #688128 @ 0xa8000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf99ef7f8 │ │ │ │ - stmdblt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9a0f7f8 │ │ │ │ + stmdblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svccs 0x0070f414 │ │ │ │ ldrbthi pc, [ip], #-64 @ 0xffffffc0 @ │ │ │ │ svceq 0x00ecf014 │ │ │ │ - ldmdbge r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x4823a4 │ │ │ │ - ldmdbge r3, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x4823dc │ │ │ │ + ldmdbge r5, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r3, fp, pc, lsl r8 │ │ │ │ - andeq r3, fp, r5, lsl r8 │ │ │ │ - andeq r3, fp, r1, lsl #16 │ │ │ │ - andeq r2, fp, r7, asr #19 │ │ │ │ - andeq r2, fp, r7, asr #19 │ │ │ │ - andeq r2, fp, r7, asr #19 │ │ │ │ - andeq r2, fp, r7, asr #19 │ │ │ │ - andeq r2, fp, r7, asr #19 │ │ │ │ - andeq r2, fp, r7, asr #19 │ │ │ │ - andeq r2, fp, r7, asr #19 │ │ │ │ - andeq r2, fp, r7, asr #19 │ │ │ │ - andeq r2, fp, r7, asr #19 │ │ │ │ - andeq r2, fp, r7, asr #19 │ │ │ │ - andeq r2, fp, r7, asr #19 │ │ │ │ - andeq r2, fp, r7, asr #19 │ │ │ │ - andeq r3, fp, r9, ror #15 │ │ │ │ + andeq r3, fp, r7, asr r8 │ │ │ │ + andeq r3, fp, sp, asr #16 │ │ │ │ + andeq r3, fp, r9, lsr r8 │ │ │ │ + andeq r2, fp, r3, lsl #20 │ │ │ │ + andeq r2, fp, r3, lsl #20 │ │ │ │ + andeq r2, fp, r3, lsl #20 │ │ │ │ + andeq r2, fp, r3, lsl #20 │ │ │ │ + andeq r2, fp, r3, lsl #20 │ │ │ │ + andeq r2, fp, r3, lsl #20 │ │ │ │ + andeq r2, fp, r3, lsl #20 │ │ │ │ + andeq r2, fp, r3, lsl #20 │ │ │ │ + andeq r2, fp, r3, lsl #20 │ │ │ │ + andeq r2, fp, r3, lsl #20 │ │ │ │ + andeq r2, fp, r3, lsl #20 │ │ │ │ + andeq r2, fp, r3, lsl #20 │ │ │ │ + andeq r3, fp, r1, lsr #16 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fff8e7 │ │ │ │ - svclt 0x0000b8ea │ │ │ │ + @ instruction: 0xf7fff8cb │ │ │ │ + svclt 0x0000b8ec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strtmi r6, [r8], -fp, ror #26 │ │ │ │ - bne 0xff30dab0 │ │ │ │ - mrc2 7, 4, pc, cr0, cr7, {7} │ │ │ │ + bne 0xff30dae8 │ │ │ │ + mrc2 7, 4, pc, cr2, cr7, {7} │ │ │ │ rscvs r2, fp, r5, lsl #6 │ │ │ │ - ldmlt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffcdf │ │ │ │ - @ instruction: 0x4628b8d4 │ │ │ │ - stc2 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ - stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + @ instruction: 0xf7fffce1 │ │ │ │ + @ instruction: 0x4628b8d6 │ │ │ │ + stc2 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ + ldmlt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - vmlal.u , d20, d2[4] │ │ │ │ - andls r4, fp, #201326592 @ 0xc000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls fp, r9, #805306382 @ 0x3000000e │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs r9, #4873 @ 0x1309 │ │ │ │ + movwcs r9, #4875 @ 0x130b │ │ │ │ movwls r9, #33802 @ 0x840a │ │ │ │ - @ instruction: 0xffb6f7fd │ │ │ │ - ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xffb8f7fd │ │ │ │ + stmialt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0020f1b3 │ │ │ │ - ldmge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r6!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r9 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0040110 │ │ │ │ @@ -167243,90 +167257,90 @@ │ │ │ │ strhi pc, [r0, #0]! │ │ │ │ bichi pc, pc, #0, 4 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ strhi pc, [lr, #0]! │ │ │ │ svcvs 0x007cf5b3 │ │ │ │ strhi pc, [r0, #0]! │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmge r0, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ addvc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xffd0f7f4 │ │ │ │ - stmlt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffd2f7f4 │ │ │ │ + ldmlt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdble fp, {r0, r1, r2, r3, r9, fp, sp} │ │ │ │ addsmi r2, r3, r1, lsl #6 │ │ │ │ svceq 0x00aaf413 │ │ │ │ movwhi pc, #32832 @ 0x8040 @ │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mcrge 4, 3, pc, cr11, cr15, {3} @ │ │ │ │ - mcr2 7, 0, pc, cr6, cr2, {7} @ │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr2, cr15, {3} │ │ │ │ + stc2l 7, cr15, [sl, #968]! @ 0x3c8 │ │ │ │ ldmible fp!, {r0, r1, r2, r3, r8, fp, sp}^ │ │ │ │ addmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x00aaf412 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr12, cr15, {3} │ │ │ │ + mcrge 4, 2, pc, cr1, cr15, {3} @ │ │ │ │ svcvc 0x0060f012 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr6, cr15, {3} │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr11, cr15, {3} │ │ │ │ orrcs lr, r0, #62390272 @ 0x3b80000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r4, r9, #35 @ 0x23 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, fp, #35 @ 0x23 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - blcs 0xc4130 │ │ │ │ - ldmge r4, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r4, sl, #50331648 @ 0x3000000 │ │ │ │ + blcs 0xd8968 │ │ │ │ + ldmge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6, #-980] @ 0xfffffc2c │ │ │ │ - ldmdalt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r8, #-980] @ 0xfffffc2c │ │ │ │ + ldmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r3, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + eormi r0, r3, pc, lsl #4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ + strls r9, [r8], #-522 @ 0xfffffdf6 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - andcs sl, r1, #7929856 @ 0x790000 │ │ │ │ + andcs sl, r1, #8060928 @ 0x7b0000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [ip], #980 @ 0x3d4 │ │ │ │ - ldmdalt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2l 7, cr15, [lr], #980 @ 0x3d4 │ │ │ │ + ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r3, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + eormi r0, r3, pc, lsl #4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ + strls r9, [r8], #-522 @ 0xfffffdf6 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - movwcs sl, #6239 @ 0x185f │ │ │ │ + movwcs sl, #6241 @ 0x1861 │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fffce1 │ │ │ │ - orrcs fp, r0, #2031616 @ 0x1f0000 │ │ │ │ + @ instruction: 0xf7fffce3 │ │ │ │ + orrcs fp, r0, #2162688 @ 0x210000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ + andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ andsmi r4, ip, r3, lsl #4 │ │ │ │ @ instruction: 0xf0009208 │ │ │ │ addsmi r8, ip, #-1879048181 @ 0x9000000b │ │ │ │ - stmdage r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - ldc2 7, cr15, [r0, #980] @ 0x3d4 │ │ │ │ - stmdalt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r2, #980] @ 0x3d4 │ │ │ │ + stmdalt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r9 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0040110 │ │ │ │ @@ -167336,57 +167350,57 @@ │ │ │ │ ldrbthi pc, [r8], #-0 @ │ │ │ │ adcshi pc, pc, #0, 4 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ strhi pc, [r6], #0 │ │ │ │ svcvs 0x007cf5b3 │ │ │ │ ldrbthi pc, [r8], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmdage r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r8, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbscc pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xff16f7f4 │ │ │ │ - svclt 0x00d4f7fe │ │ │ │ + @ instruction: 0xff18f7f4 │ │ │ │ + svclt 0x00d6f7fe │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #872415235 @ 0x34000003 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x10d4380 │ │ │ │ + blcs 0x10d43b8 │ │ │ │ @ instruction: 0x83aaf000 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ - svcge 0x00f4f47e │ │ │ │ + svcge 0x00f6f47e │ │ │ │ + subvs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ - movwls r0, #49679 @ 0xc20f │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - movwls r4, #45571 @ 0xb203 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - strbvs pc, [r0], #-1028 @ 0xfffffbfc @ │ │ │ │ - @ instruction: 0xf5b4920a │ │ │ │ - movwls r6, #36672 @ 0x8f40 │ │ │ │ - svcge 0x00e2f47e │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8}^ │ │ │ │ + @ instruction: 0xf5b2330b │ │ │ │ + vqrdmlsh.s q11, q2, d0[0] │ │ │ │ + tstls r9, r3, lsl #6 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-778 @ 0xfffffcf6 │ │ │ │ + svcge 0x00e4f47e │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr2, cr4, {7} │ │ │ │ - svclt 0x00a4f7fe │ │ │ │ + mrc2 7, 2, pc, cr4, cr4, {7} │ │ │ │ + svclt 0x00a6f7fe │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ subsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004930c │ │ │ │ - movwls r0, #37647 @ 0x930f │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwls r4, #41732 @ 0xa304 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ @ instruction: 0xf3c413c4 │ │ │ │ - movwls r3, #46083 @ 0xb403 │ │ │ │ - @ instruction: 0xf7f49408 │ │ │ │ - @ instruction: 0xf7fefdbf │ │ │ │ - @ instruction: 0xf44fbf8b │ │ │ │ + stmib sp, {r7, sl, ip}^ │ │ │ │ + @ instruction: 0xf7f4340b │ │ │ │ + @ instruction: 0xf7fefdc1 │ │ │ │ + @ instruction: 0xf44fbf8d │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0x91094293 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @@ -167398,173 +167412,173 @@ │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b382b5 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b38451 │ │ │ │ @ instruction: 0xf0006f78 │ │ │ │ @ instruction: 0xf5b38443 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6454628 │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefe9b │ │ │ │ - @ instruction: 0xf44fbf59 │ │ │ │ + @ instruction: 0xf7fefe9d │ │ │ │ + @ instruction: 0xf44fbf5b │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1c3f34 │ │ │ │ + b 0x1c3f6c │ │ │ │ tstls r9, r2, lsl #6 │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq pc, pc, r4 │ │ │ │ vsubl.u8 q10, d20, d11 │ │ │ │ andls r3, sl, r3, lsl #8 │ │ │ │ @ instruction: 0xf0009408 │ │ │ │ addsmi r8, r3, #939524096 @ 0x38000000 │ │ │ │ movwhi pc, #4096 @ 0x1000 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r0, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 d20, d29, #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefdf1 │ │ │ │ - orrcs fp, r0, #47, 30 @ 0xbc │ │ │ │ + @ instruction: 0xf7fefdf3 │ │ │ │ + orrcs fp, r0, #49, 30 @ 0xc4 │ │ │ │ tstpeq r0, #-268435444 @ p-variant is OBSOLETE @ 0xf000000c │ │ │ │ vsubl.s8 q9, d30, d0 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf7ffaf5d │ │ │ │ - andcs fp, r1, #180, 20 @ 0xb4000 │ │ │ │ + @ instruction: 0xf7ffaf5f │ │ │ │ + andcs fp, r1, #749568 @ 0xb7000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - @ instruction: 0xf004930b │ │ │ │ - movwls r0, #37647 @ 0x930f │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-778 @ 0xfffffcf6 │ │ │ │ - mcr2 7, 0, pc, cr14, cr12, {7} @ │ │ │ │ - svclt 0x0010f7fe │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwls r1, #41924 @ 0xa3c4 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [fp], #-776 @ 0xfffffcf8 │ │ │ │ + mrc2 7, 0, pc, cr0, cr12, {7} │ │ │ │ + svclt 0x0012f7fe │ │ │ │ @ instruction: 0xf67f2a0f │ │ │ │ movwcs sl, #7821 @ 0x1e8d │ │ │ │ @ instruction: 0xf4134093 │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf013818f │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - ldrbt sl, [pc], -r1, lsr #25 │ │ │ │ + ldrbt sl, [pc], -r5, lsr #25 │ │ │ │ @ instruction: 0xf67f290f │ │ │ │ movwcs sl, #7805 @ 0x1e7d │ │ │ │ @ instruction: 0xf413408b │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf013817c │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - strbt sl, [pc], -ip, ror #24 │ │ │ │ + strbt sl, [pc], -lr, ror #24 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - b 0x5d842c │ │ │ │ + b 0x5d8464 │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ addsmi r8, sl, #228, 2 @ 0x39 │ │ │ │ - svcge 0x0012f47e │ │ │ │ + svcge 0x0014f47e │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2l 7, cr15, [r0], #-980 @ 0xfffffc2c │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr2, cr14, {7} │ │ │ │ + stc2l 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr4, cr14, {7} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r3, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + eormi r0, r3, pc, lsl #4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ + strls r9, [r8], #-522 @ 0xfffffdf6 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b381cd │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - movwcs sl, #3827 @ 0xef3 │ │ │ │ + movwcs sl, #3829 @ 0xef5 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefc41 │ │ │ │ - andcs fp, r0, #2864 @ 0xb30 │ │ │ │ + @ instruction: 0xf7fefc43 │ │ │ │ + andcs fp, r0, #2896 @ 0xb50 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - @ instruction: 0xf004930b │ │ │ │ - movwls r0, #37647 @ 0x930f │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-778 @ 0xfffffcf6 │ │ │ │ - ldc2 7, cr15, [lr, #1008] @ 0x3f0 │ │ │ │ - mcrlt 7, 5, pc, cr0, cr14, {7} @ │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwls r1, #41924 @ 0xa3c4 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [fp], #-776 @ 0xfffffcf8 │ │ │ │ + stc2 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ + mcrlt 7, 5, pc, cr2, cr14, {7} @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r3, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + eormi r0, r3, pc, lsl #4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ + strls r9, [r8], #-522 @ 0xfffffdf6 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - stmdbge r8, {r0, r2, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefcc1 │ │ │ │ - vmull.p8 , d20, d7 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - rsceq r0, r6, #1006632960 @ 0x3c000000 │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - andls r1, fp, #128, 6 │ │ │ │ + @ instruction: 0xf7fefcc3 │ │ │ │ + vmull.p8 , d20, d9 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + rsceq r3, r6, #201326592 @ 0xc000000 │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf53e930c │ │ │ │ - stmdbge r8, {r0, r2, r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fefbc7 │ │ │ │ - @ instruction: 0xf44fbe6f │ │ │ │ + @ instruction: 0xf7fefbc9 │ │ │ │ + @ instruction: 0xf44fbe71 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ addhi pc, r2, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ @ instruction: 0xf5b38293 │ │ │ │ @ instruction: 0xf47e7f40 │ │ │ │ - movwcs sl, #3727 @ 0xe8f │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r9, r9, #12, 6 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - vst2.8 {d3-d6}, [r4], r3 │ │ │ │ - andls r6, sl, #64, 8 @ 0x40000000 │ │ │ │ - svcvs 0x0040f5b4 │ │ │ │ - @ instruction: 0xf47e9308 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf404ae91 │ │ │ │ + movwcs r6, #576 @ 0x240 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + movwcc lr, #47565 @ 0xb9cd │ │ │ │ + svcvs 0x0040f5b2 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vaddw.u8 , q2, d9 │ │ │ │ + movwls r3, #41987 @ 0xa403 │ │ │ │ + @ instruction: 0xf47e9408 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fefcd9 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefcdb │ │ │ │ + stmdbge r8, {r0, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 d16, d13, #64 │ │ │ │ - vsubl.u8 q8, d4, d10 │ │ │ │ - movwls r1, #50048 @ 0xc380 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r4, #41732 @ 0xa304 │ │ │ │ + @ instruction: 0xf004020a │ │ │ │ + movwls r0, #37647 @ 0x930f │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r3, #33539 @ 0x8303 │ │ │ │ bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-779 @ 0xfffffcf5 │ │ │ │ - mrrc2 7, 15, pc, sl, cr4 @ │ │ │ │ - mcrlt 7, 1, pc, cr6, cr14, {7} @ │ │ │ │ + strne pc, [r0], #964 @ 0x3c4 │ │ │ │ + strcc lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ + mrrc2 7, 15, pc, ip, cr4 @ │ │ │ │ + mcrlt 7, 1, pc, cr8, cr14, {7} @ │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0049109 │ │ │ │ @@ -167574,20 +167588,20 @@ │ │ │ │ vhsub.s8 q4, q8, │ │ │ │ @ instruction: 0xf5b380f8 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b382bf │ │ │ │ @ instruction: 0xf0006f78 │ │ │ │ @ instruction: 0xf5b382b1 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmlal.s q11, d16, d1[5] │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefd3b │ │ │ │ - @ instruction: 0xf44fbdf9 │ │ │ │ + @ instruction: 0xf7fefd3d │ │ │ │ + @ instruction: 0xf44fbdfb │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0x91094293 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @@ -167596,2011 +167610,2011 @@ │ │ │ │ cmnphi r3, r0 @ p-variant is OBSOLETE │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], r2 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - mcrge 4, 0, pc, cr14, cr14, {3} @ │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr0, cr14, {3} │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ andscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stc2 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ - stcllt 7, cr15, [ip, #1016] @ 0x3f8 │ │ │ │ + ldc2 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ + stcllt 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffbaf7a0 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr12, cr14, {7} │ │ │ │ + @ instruction: 0xff9ef7a0 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr15, cr14, {7} │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ andcs sl, r1, #4032 @ 0xfc0 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ rschi pc, r0, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mrrcge 4, 7, pc, r2, cr15 @ │ │ │ │ - bcs 0x4ad32c │ │ │ │ + mrrcge 4, 7, pc, r3, cr15 @ │ │ │ │ + bcs 0x4ad364 │ │ │ │ stcge 6, cr15, [lr, #-508]! @ 0xfffffe04 │ │ │ │ - blx 0xfc278 │ │ │ │ + blx 0xfc2b0 │ │ │ │ pldw [r2], #-514 @ 0xfffffdfe │ │ │ │ @ instruction: 0xf47f0faa │ │ │ │ @ instruction: 0xf012ac6f │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - ldr sl, [pc, #-3177] @ 0xb3223 │ │ │ │ + ldr sl, [pc, #-3177] @ 0xb325b │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ andcs sl, r1, #1856 @ 0x740 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ addshi pc, r7, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [r6], {127} @ 0x7f │ │ │ │ - blcs 0x4ad2e8 │ │ │ │ + stcge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ + blcs 0x4ad320 │ │ │ │ stcge 6, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ - blx 0x13c6bc │ │ │ │ + blx 0x13c6f4 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf0138089 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - ldrbt sl, [sp], #3023 @ 0xbcf │ │ │ │ + ldrbt sl, [sp], #3027 @ 0xbd3 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2918 @ 0xb66 │ │ │ │ - blt 0xffdb1ed8 │ │ │ │ + movwcs fp, #2925 @ 0xb6d │ │ │ │ + blt 0xffe31f10 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf44fbb15 │ │ │ │ + @ instruction: 0xf44fbb19 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ bichi pc, r0, r0 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf44fad9f │ │ │ │ + @ instruction: 0xf44fada1 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf004030f │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ vsubw.u8 q10, q10, d19 │ │ │ │ andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - ldcge 4, cr15, [r2, #504] @ 0x1f8 │ │ │ │ + ldcge 4, cr15, [r4, #504] @ 0x1f8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xef1efa │ │ │ │ - ldcllt 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ + blx 0xf71f32 │ │ │ │ + ldcllt 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - ldc2l 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ - stcllt 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [r2, #-980]! @ 0xfffffc2c │ │ │ │ + stcllt 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.32 {d24,d26,d28,d30}, [pc :128], sl │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - ldclge 4, cr15, [r6, #-504]! @ 0xfffffe08 │ │ │ │ + ldclge 4, cr15, [r8, #-504]! @ 0xfffffe08 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0x43a39209 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf47e9208 │ │ │ │ - stmdbge r8, {r0, r3, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fef8dd │ │ │ │ - @ instruction: 0xf44fbd2b │ │ │ │ + @ instruction: 0xf7fef8df │ │ │ │ + @ instruction: 0xf44fbd2d │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ addmi r0, fp, #16, 2 │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r0, r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6454628 │ │ │ │ vmvn.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefc59 │ │ │ │ - @ instruction: 0xf44fbd17 │ │ │ │ + @ instruction: 0xf7fefc5b │ │ │ │ + @ instruction: 0xf44fbd19 │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ mvnhi pc, r0 │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r0, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r6, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 d22, d1, #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefc41 │ │ │ │ - movwcs fp, #3327 @ 0xcff │ │ │ │ - bllt 0x1d71fd0 │ │ │ │ + @ instruction: 0xf7fefc43 │ │ │ │ + movwcs fp, #3329 @ 0xd01 │ │ │ │ + bllt 0x1e32008 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #6985 @ 0x1b49 │ │ │ │ + movwcs fp, #6989 @ 0x1b4d │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6, #-980] @ 0xfffffc2c │ │ │ │ - ldcllt 7, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ + ldc2 7, cr15, [r8, #-980] @ 0xfffffc2c │ │ │ │ + ldcllt 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefd0f │ │ │ │ - vqdmulh.s , q10, d3[6] │ │ │ │ - stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ - strtmi r9, [r8], -fp, lsl #4 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + @ instruction: 0xf7fefd11 │ │ │ │ + @ instruction: 0xf004bced │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r9} │ │ │ │ + strtmi r9, [r8], -r9, lsl #4 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ strls r4, [r8], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf99af7f5 │ │ │ │ - ldcllt 7, cr15, [r8], {254} @ 0xfe │ │ │ │ + @ instruction: 0xf99cf7f5 │ │ │ │ + ldcllt 7, cr15, [sl], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf44fbb75 │ │ │ │ + @ instruction: 0xf44fbb76 │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ addmi r0, fp, #16, 2 │ │ │ │ cmpphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r0, r1, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6454628 │ │ │ │ vsubl.s8 q8, d16, d9 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefc03 │ │ │ │ - stmdbge r8, {r0, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefc05 │ │ │ │ + stmdbge r8, {r0, r1, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - ldc2l 7, cr15, [lr], {245} @ 0xf5 │ │ │ │ - ldclt 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ + stc2l 7, cr15, [r0], #980 @ 0x3d4 │ │ │ │ + ldclt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.32 {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - stclge 4, cr15, [r4], #504 @ 0x1f8 │ │ │ │ + stclge 4, cr15, [r6], #504 @ 0x1f8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ addcs pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xff9f2056 │ │ │ │ - stclt 7, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ + blx 0xffa7208e │ │ │ │ + stclt 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - vmlal.u , d20, d2[4] │ │ │ │ - andls r4, fp, #201326592 @ 0xc000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls fp, r9, #805306382 @ 0x3000000e │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs r9, #777 @ 0x309 │ │ │ │ + movwcs r9, #779 @ 0x30b │ │ │ │ movwls r9, #33802 @ 0x840a │ │ │ │ - blx 0xfe2f209a │ │ │ │ - ldclt 7, cr15, [r1], {254} @ 0xfe │ │ │ │ + blx 0xfe3720d2 │ │ │ │ + ldclt 7, cr15, [r3], {254} @ 0xfe │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf7ffad35 │ │ │ │ - stmdbge r8, {r1, r2, r3, r4, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7ffad38 │ │ │ │ + stmdbge r8, {r0, r5, fp, ip, sp, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ vsubw.u8 q9, q2, d9 │ │ │ │ - vsubw.u8 q9, q10, d1 │ │ │ │ - movwls r3, #46083 @ 0xb403 │ │ │ │ - @ instruction: 0xf7f49408 │ │ │ │ - @ instruction: 0xf7fef8cb │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + movwls r2, #33921 @ 0x8481 │ │ │ │ + @ instruction: 0xf7f4940b │ │ │ │ + @ instruction: 0xf7fef8cd │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 d17, d29, #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb33 │ │ │ │ - stmdbge r8, {r0, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefb35 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 d19, d13, #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb29 │ │ │ │ - stmdbge r8, {r0, r1, r2, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefb2b │ │ │ │ + stmdbge r8, {r0, r3, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb1f │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefb21 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb15 │ │ │ │ - stmdbge r8, {r0, r1, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefb17 │ │ │ │ + stmdbge r8, {r0, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb0b │ │ │ │ - stmdbge r8, {r0, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefb0d │ │ │ │ + stmdbge r8, {r0, r1, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb01 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefb03 │ │ │ │ + stmdbge r8, {r0, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmov.i32 d21, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefaf7 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefaf9 │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefaed │ │ │ │ - @ instruction: 0xf64fbc2b │ │ │ │ + @ instruction: 0xf7fefaef │ │ │ │ + @ instruction: 0xf64fbc2d │ │ │ │ vsubw.s8 , q0, d15 │ │ │ │ andcs r0, lr, #1006632961 @ 0x3c000001 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - mrrcge 4, 7, pc, r8, cr14 @ │ │ │ │ + mrrcge 4, 7, pc, sl, cr14 @ │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrbhi pc, [r4, #-1]! @ │ │ │ │ - cdp2 2, 11, cr15, cr8, cr6, {0} │ │ │ │ + cdp2 2, 11, cr15, cr12, cr6, {0} │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ andvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049509 │ │ │ │ strls r0, [sl, #-1295] @ 0xfffffaf1 │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-1291 @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xffe8f7f3 │ │ │ │ - bllt 0xffff21cc │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ + strls r9, [fp], #-1288 @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xffeaf7f3 │ │ │ │ + bllt 0x72204 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ subvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049509 │ │ │ │ strls r0, [sl, #-1295] @ 0xfffffaf1 │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-1291 @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xffcef7f3 │ │ │ │ - bllt 0xff972200 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ + strls r9, [fp], #-1288 @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xffd0f7f3 │ │ │ │ + bllt 0xff9f2238 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ adcspl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049509 │ │ │ │ strls r0, [sl, #-1295] @ 0xfffffaf1 │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-1291 @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xffb4f7f3 │ │ │ │ - bllt 0xff2f2234 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ + strls r9, [fp], #-1288 @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xffb6f7f3 │ │ │ │ + bllt 0xff37226c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ rsbspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049509 │ │ │ │ strls r0, [sl, #-1295] @ 0xfffffaf1 │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-1291 @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xff9af7f3 │ │ │ │ - bllt 0xfec72268 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ + strls r9, [fp], #-1288 @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xff9cf7f3 │ │ │ │ + bllt 0xfecf22a0 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0x43a39209 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf47e9208 │ │ │ │ - stmdbge r8, {r0, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef9c5 │ │ │ │ - @ instruction: 0xf44fbb9b │ │ │ │ + @ instruction: 0xf7fef9c7 │ │ │ │ + @ instruction: 0xf44fbb9d │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf004030f │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ vsubw.u8 q10, q10, d19 │ │ │ │ andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - blge 0xff2714a8 │ │ │ │ + blge 0xff2f14e0 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2 7, cr15, [r0], {245} @ 0xf5 │ │ │ │ - bllt 0xfe2f22b4 │ │ │ │ + stc2 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ + bllt 0xfe3722ec │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorcc pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xff0f229c │ │ │ │ - bllt 0x20722c8 │ │ │ │ + blx 0xff1722d4 │ │ │ │ + bllt 0xfe0f2300 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorsne pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfee722b0 │ │ │ │ - bllt 0x1df22dc │ │ │ │ + blx 0xfeef22e8 │ │ │ │ + bllt 0x1e72314 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcscc pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfebf22c4 │ │ │ │ - bllt 0x1b722f0 │ │ │ │ + blx 0xfec722fc │ │ │ │ + bllt 0x1bf2328 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eormi pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe9722d8 │ │ │ │ - bllt 0x18f2304 │ │ │ │ + blx 0xfe9f2310 │ │ │ │ + bllt 0x197233c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcmi pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe6f22ec │ │ │ │ - bllt 0x1672318 │ │ │ │ + blx 0xfe772324 │ │ │ │ + bllt 0x16f2350 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorsvs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe472300 │ │ │ │ - bllt 0x13f232c │ │ │ │ + blx 0xfe4f2338 │ │ │ │ + bllt 0x1472364 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ addne pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe1f2314 │ │ │ │ - bllt 0x1172340 │ │ │ │ + blx 0xfe27234c │ │ │ │ + bllt 0x11f2378 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorsvc pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1f72328 │ │ │ │ - bllt 0xef2354 │ │ │ │ + blx 0x1ff2360 │ │ │ │ + bllt 0xf7238c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorpl pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1cf233c │ │ │ │ - bllt 0xc72368 │ │ │ │ + blx 0x1d72374 │ │ │ │ + bllt 0xcf23a0 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcsne pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1a72350 │ │ │ │ - bllt 0x9f237c │ │ │ │ + blx 0x1af2388 │ │ │ │ + bllt 0xa723b4 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorcs pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x17f2364 │ │ │ │ - bllt 0x772390 │ │ │ │ + blx 0x187239c │ │ │ │ + bllt 0x7f23c8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbspl pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1572378 │ │ │ │ - bllt 0x4f23a4 │ │ │ │ + blx 0x15f23b0 │ │ │ │ + bllt 0x5723dc │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcpl pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x12f238c │ │ │ │ - bllt 0x2723b8 │ │ │ │ + blx 0x13723c4 │ │ │ │ + bllt 0x2f23f0 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ rscvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x10723a0 │ │ │ │ - blt 0xffff23cc │ │ │ │ + blx 0x10f23d8 │ │ │ │ + blt 0x72404 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorseq pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xdf23b4 │ │ │ │ - blt 0xffd723e0 │ │ │ │ + blx 0xe723ec │ │ │ │ + blt 0xffdf2418 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcseq pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xb723c8 │ │ │ │ - blt 0xffaf23f4 │ │ │ │ + blx 0xbf2400 │ │ │ │ + blt 0xffb7242c │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x1b9004 │ │ │ │ + b 0x1b903c │ │ │ │ @ instruction: 0xf1b20203 │ │ │ │ suble r7, r1, r0, lsl #31 │ │ │ │ adchi pc, ip, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ addcs r8, r0, #239 @ 0xef │ │ │ │ rsbeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ msrhi SPSR_c, r0 │ │ │ │ @ instruction: 0x81a6f200 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ bicshi pc, r1, r0 │ │ │ │ - subhi pc, r1, #0, 4 │ │ │ │ + subhi pc, r2, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vmov.i32 q12, #52480 @ 0x0000cd00 │ │ │ │ - bcs 0x138d48 │ │ │ │ - addshi pc, r4, #0 │ │ │ │ + vmov.i32 q12, #52736 @ 0x0000ce00 │ │ │ │ + bcs 0x138d80 │ │ │ │ + addshi pc, r5, #0 │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ - bcs 0x114f10 │ │ │ │ - sbchi pc, r7, #0 │ │ │ │ + bcs 0x114f4c │ │ │ │ + sbchi pc, r8, #0 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ rsbhi pc, r8, r1, asr #32 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - movwls r9, #33292 @ 0x820c │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwls r9, #41484 @ 0xa20c │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #43469 @ 0xa9cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #45577 @ 0xb209 │ │ │ │ rsbsmi pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - @ instruction: 0xf47e9309 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r6, r7, r9, fp, sp, pc} │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + @ instruction: 0xf47e9308 │ │ │ │ + stmdbge r8, {r0, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefcfd │ │ │ │ - movwcs fp, #2720 @ 0xaa0 │ │ │ │ - stmdalt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fefcff │ │ │ │ + movwcs fp, #2722 @ 0xaa2 │ │ │ │ + stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ vhadd.s8 d13, d0, d18 │ │ │ │ - blcs 0xd50b8 │ │ │ │ - orrshi pc, sl, #0 │ │ │ │ + blcs 0xd50f4 │ │ │ │ + orrshi pc, fp, #0 │ │ │ │ rsceq r0, r2, #1622016 @ 0x18c000 │ │ │ │ - cmpphi r5, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ - blcs 0x2430b8 │ │ │ │ + blcs 0x2430f0 │ │ │ │ cmpphi r4, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r5, fp, r3, lsr fp │ │ │ │ - strdeq r5, [fp], -fp │ │ │ │ - andeq r4, fp, r3, ror r1 │ │ │ │ + andeq r5, fp, fp, ror #22 │ │ │ │ andeq r5, fp, r3, lsr ip │ │ │ │ - strdeq r5, [fp], -r7 │ │ │ │ - andeq r5, fp, sp, asr #13 │ │ │ │ - andeq r5, fp, sp, ror r6 │ │ │ │ + andeq r4, fp, fp, lsr #3 │ │ │ │ + andeq r5, fp, fp, ror #24 │ │ │ │ + andeq r5, fp, pc, lsr #22 │ │ │ │ + strdeq r5, [fp], -sp │ │ │ │ + @ instruction: 0x000b56b3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svceq 0x0080f414 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d12 │ │ │ │ - andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andcc lr, fp, #3358720 @ 0x334000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920d │ │ │ │ - andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - @ instruction: 0xf04f9209 │ │ │ │ + @ instruction: 0xf04f920d │ │ │ │ svclt 0x000b0401 │ │ │ │ adcseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ addsmi pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movwls r9, #33792 @ 0x8400 │ │ │ │ - ldc2 7, cr15, [r4, #980] @ 0x3d4 │ │ │ │ - blt 0x14b2524 │ │ │ │ + ldc2 7, cr15, [r6, #980] @ 0x3d4 │ │ │ │ + blt 0x153255c │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ stmdbge r8, {r3, r5, r9, sl, lr} │ │ │ │ andls r0, ip, #82 @ 0x52 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strls r9, [r9, #-776] @ 0xfffffcf8 │ │ │ │ - vmlal.u , d20, d1[5] │ │ │ │ - strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7feff17 │ │ │ │ - movwcs fp, #2612 @ 0xa34 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strls fp, [sl, #-740] @ 0xfffffd1c │ │ │ │ + @ instruction: 0xf7f5940b │ │ │ │ + @ instruction: 0xf7feff19 │ │ │ │ + movwcs fp, #2614 @ 0xa36 │ │ │ │ ldmlt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - addcs sl, r0, #421888 @ 0x67000 │ │ │ │ + addcs sl, r0, #430080 @ 0x69000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - rschi pc, r4, #0 │ │ │ │ - ldrhi pc, [r5, #-512] @ 0xfffffe00 │ │ │ │ + rschi pc, r5, #0 │ │ │ │ + ldrhi pc, [r9, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vst3.8 {d24,d26,d28}, [pc :256], r2 │ │ │ │ + vst3.8 {d24,d26,d28}, [pc :256], r6 │ │ │ │ vbic.i32 q11, #1536 @ 0x00000600 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r0, #-0]! @ │ │ │ │ - ldrbhi pc, [r3, #576] @ 0x240 @ │ │ │ │ + ldrbhi pc, [r4, #-0]! @ │ │ │ │ + ldrbhi pc, [r5, #576] @ 0x240 @ │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vmax.s8 d8, d16, d15 │ │ │ │ subcs r8, r0, #244318208 @ 0xe900000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ rsbcs r8, r0, #19398656 @ 0x1280000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ eorcs r8, r0, #23330816 @ 0x1640000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0x4621aa33 │ │ │ │ + @ instruction: 0x4621aa35 │ │ │ │ @ instruction: 0xf7f2a808 │ │ │ │ - @ instruction: 0xf8d5fb2b │ │ │ │ + @ instruction: 0xf8d5fb0f │ │ │ │ andcs r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - blx 0x1af25cc │ │ │ │ - stmiblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d12 │ │ │ │ - movwls r4, #41731 @ 0xa303 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - @ instruction: 0xf004930d │ │ │ │ - movwls r0, #45839 @ 0xb30f │ │ │ │ + blx 0x1b72604 │ │ │ │ + stmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ + andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + andcc lr, fp, #3358720 @ 0x334000 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + vsubw.u8 , q2, d13 │ │ │ │ @ instruction: 0xf3c45342 │ │ │ │ - blcc 0x10b61c │ │ │ │ + blcc 0x10b654 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ vqdmulh.s d2, d0, d6 │ │ │ │ - ldm pc, {r1, r2, r3, r4, r5, r6, r9, pc}^ @ │ │ │ │ - rsbeq pc, pc, #19 │ │ │ │ - mvnseq r0, r9, lsl #5 │ │ │ │ + ldm pc, {r0, r1, r2, r3, r4, r5, r6, r9, pc}^ @ │ │ │ │ + rsbseq pc, r0, #19 │ │ │ │ + mvnseq r0, sl, lsl #5 │ │ │ │ eorseq r0, r1, r6, asr #32 │ │ │ │ andeq r0, r7, ip, lsl r0 │ │ │ │ - rscvc pc, r1, #73400320 @ 0x4600000 │ │ │ │ + rscsvc pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - msrvc CPSR_fsc, #73400320 @ 0x4600000 │ │ │ │ + movtvc pc, #22086 @ 0x5646 @ │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefcf9 │ │ │ │ - vmul.i8 d27, d22, d20 │ │ │ │ + @ instruction: 0xf7fefcfb │ │ │ │ + vmul.i8 d27, d22, d22 │ │ │ │ vsubl.s8 , d16, d25 │ │ │ │ vhsub.s8 d16, d6, d10 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf1bc030a │ │ │ │ svclt 0x00180f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - stc2l 7, cr15, [r4], #980 @ 0x3d4 │ │ │ │ - ldmiblt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + stc2l 7, cr15, [r6], #980 @ 0x3d4 │ │ │ │ + stmiblt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ adcseq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movtne pc, #4678 @ 0x1246 @ │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefccf │ │ │ │ - vst2.32 {d11,d13}, [r4], sl │ │ │ │ + @ instruction: 0xf7fefcd1 │ │ │ │ + vst2.32 {d11,d13}, [r4], ip │ │ │ │ @ instruction: 0xf644247f │ │ │ │ vmov.i64 d22, #0x0000000000ff00ff │ │ │ │ @ instruction: 0xf5b40e05 │ │ │ │ svclt 0x00142f5d │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ svclt 0x0008459c │ │ │ │ @ instruction: 0xf7f54672 │ │ │ │ - @ instruction: 0xf7fefcb5 │ │ │ │ - vbic.i16 , #192 @ 0x00c0 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - eoreq r5, r7, #0, 6 │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r2, ip, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ - bcs 0x4a9768 │ │ │ │ + @ instruction: 0xf7fefcb7 │ │ │ │ + vbic.i16 , #194 @ 0x00c2 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + vmla.f , q2, d1[0] │ │ │ │ + tstls sp, r3, lsl #4 │ │ │ │ + andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwls r9, #45324 @ 0xb10c │ │ │ │ + vsubl.u8 q8, d4, d23 │ │ │ │ + movwls r5, #33536 @ 0x8300 │ │ │ │ + bcs 0x4a97a0 │ │ │ │ vst4.8 {d13-d16}, [r4 :128], r7 │ │ │ │ @ instruction: 0xf5b4247f │ │ │ │ svclt 0x00142f5d │ │ │ │ strcs r2, [r2], #-1025 @ 0xfffffbff │ │ │ │ vcge.s8 d27, d6, d11 │ │ │ │ vmlal.s q8, d0, d1[1] │ │ │ │ movwcs r0, #522 @ 0x20a │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefd41 │ │ │ │ - vmla.i8 , q3, q3 │ │ │ │ + @ instruction: 0xf7fefd43 │ │ │ │ + vmla.i8 , q3, q4 │ │ │ │ vaddw.s8 , q8, d25 │ │ │ │ vrhadd.s8 d16, d6, d10 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - blcs 0xb4f78 │ │ │ │ + blcs 0xb4fb0 │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefd2d │ │ │ │ - blcs 0xe2c30 │ │ │ │ - stclge 4, cr15, [r1], {126} @ 0x7e │ │ │ │ + @ instruction: 0xf7fefd2f │ │ │ │ + blcs 0xe2c70 │ │ │ │ + stclge 4, cr15, [r4], {126} @ 0x7e │ │ │ │ @ instruction: 0xf6442401 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ ldrb r0, [sl, r5, lsl #4] │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ addsmi sp, r3, #95 @ 0x5f │ │ │ │ - msrhi SPSR_s, r0 │ │ │ │ + msrhi SPSR_sc, r0 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - ldmdbge r6, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r8, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x1962f0 │ │ │ │ + bcs 0x196328 │ │ │ │ ldrbthi pc, [r5], r0 @ │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ eoreq r8, r6, #266338304 @ 0xfe00000 │ │ │ │ ldrhi pc, [pc, -r0, lsl #2] │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r2, #45571 @ 0xb203 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r2, r5, r6, r7, r9}^ │ │ │ │ - @ instruction: 0xf53e3208 │ │ │ │ - stmdbge r8, {r0, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ + rsceq r9, r4, #-1610612736 @ 0xa0000000 │ │ │ │ + @ instruction: 0xf53e9308 │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fef92f │ │ │ │ - @ instruction: 0xf3c4b8fb │ │ │ │ + @ instruction: 0xf7fef931 │ │ │ │ + @ instruction: 0xf3c4b8fd │ │ │ │ vsubl.u8 q10, d4, d3 │ │ │ │ - stmib sp, {r8, r9, ip, lr}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ + stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ + @ instruction: 0xf0042309 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + andls r5, fp, #0, 6 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ andls r1, sp, #268435460 @ 0x10000004 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920c │ │ │ │ - andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - eoreq r9, r2, #-1610612736 @ 0xa0000000 │ │ │ │ + eoreq r9, r2, #12, 4 @ 0xc0000000 │ │ │ │ strcs sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefcd5 │ │ │ │ - vtst.8 , q11, q5 │ │ │ │ + @ instruction: 0xf7fefcd7 │ │ │ │ + vtst.8 , q11, q6 │ │ │ │ vsra.s64 d16, d21, #64 │ │ │ │ vrhadd.s8 d16, d6, d10 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ - blcs 0xb5050 │ │ │ │ + blcs 0xb5088 │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefcc1 │ │ │ │ - vmul.i , q10, d2[1] │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ + @ instruction: 0xf7fefcc3 │ │ │ │ + vmul.i , q10, d0[2] │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ stmib sp, {sl, fp, ip, lr}^ │ │ │ │ - vsubw.u8 q14, q2, d8 │ │ │ │ - movwls r1, #54081 @ 0xd341 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf004930c │ │ │ │ + @ instruction: 0xf8cd2309 │ │ │ │ + @ instruction: 0xf004c020 │ │ │ │ movwls r0, #45839 @ 0xb30f │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf414930a │ │ │ │ - tstle r3, r0, lsl #6 │ │ │ │ - cdpeq 2, 3, cr15, cr9, cr6, {2} │ │ │ │ - cdpeq 2, 0, cr15, cr10, cr0, {6} │ │ │ │ - adceq pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmdbge r8, {r0, sl, sp} │ │ │ │ - @ instruction: 0xf1bc4628 │ │ │ │ - svclt 0x00080f00 │ │ │ │ - strls r4, [r0], #-1650 @ 0xfffff98e │ │ │ │ - ldc2 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ - ldmlt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rscvc pc, r1, #73400320 @ 0x4600000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - msrvc CPSR_fsc, #73400320 @ 0x4600000 │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + vsubw.u8 , q2, d13 │ │ │ │ + movwls r2, #49923 @ 0xc303 │ │ │ │ + movweq pc, #1044 @ 0x414 @ │ │ │ │ + vand d29, d6, d3 │ │ │ │ + vmov.i64 d16, #0x00000000ff0000ff │ │ │ │ + vceq.f32 d16, d6, d10 │ │ │ │ + vsubl.s8 q8, d16, d29 │ │ │ │ + strcs r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - sadd16mi fp, sl, r8 │ │ │ │ - stmdbge r8, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ + ldrbtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefc83 │ │ │ │ - addcs fp, r0, #136, 16 @ 0x880000 │ │ │ │ - eoreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf3c4a8bb │ │ │ │ - bcs 0x1391d0 │ │ │ │ - addhi pc, r3, #0 │ │ │ │ - @ instruction: 0xf0002a03 │ │ │ │ - bcs 0x115354 │ │ │ │ - adcshi pc, sl, #0 │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf990f7f2 │ │ │ │ - @ instruction: 0xf1000223 │ │ │ │ - andcs r8, r1, #52, 6 @ 0xd0000000 │ │ │ │ + @ instruction: 0xf7fefc99 │ │ │ │ + @ instruction: 0xf646b89e │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf646020a │ │ │ │ + vqdmlal.s , d0, d1[1] │ │ │ │ + @ instruction: 0xf1bc030a │ │ │ │ + svclt 0x00180f00 │ │ │ │ + strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xff2728c8 │ │ │ │ - stmdalt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - eoreq r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + stc2 7, cr15, [r4], {245} @ 0xf5 │ │ │ │ + stmlt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ + addsmi r0, r3, #32, 4 │ │ │ │ + ldmge ip!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - eorgt pc, r0, sp, asr #17 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r2, ip, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf0002a02 │ │ │ │ + bcs 0x195324 │ │ │ │ + adchi pc, r2, #0 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + @ instruction: 0x462182bd │ │ │ │ + @ instruction: 0xf7f2a808 │ │ │ │ + eoreq pc, r3, #1916928 @ 0x1d4000 │ │ │ │ + teqphi r7, #0, 2 @ p-variant is OBSOLETE │ │ │ │ + stmdbge r8, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fefac7 │ │ │ │ + vmul.i , q2, d2[6] │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r5, r9, #0, 24 │ │ │ │ + vsubl.u8 q8, d4, d17 │ │ │ │ + @ instruction: 0xf8cd3203 │ │ │ │ + andls ip, sl, #32 │ │ │ │ andeq pc, pc, #4 │ │ │ │ vsubl.u8 , d4, d11 │ │ │ │ - andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ - strcs sp, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ - stmdbge r8, {r0, r1, r5, r6, r9, sl, lr} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmlal.s q8, d0, d1[7] │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - mcrr2 7, 15, pc, r2, cr5 @ │ │ │ │ - stmdalt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrbtcs pc, [pc], #-1028 @ 0xb4940 @ │ │ │ │ - @ instruction: 0xf5b4a908 │ │ │ │ - @ instruction: 0xf6442f5d │ │ │ │ - vmvn.i32 d22, #327680 @ 0x00050000 │ │ │ │ - svclt 0x00140405 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - vhsub.s8 d25, d6, d0 │ │ │ │ - vsubl.s8 q9, d0, d13 │ │ │ │ - strtmi r0, [r8], -sl, lsl #4 │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - stc2 7, cr15, [r8], #-980 @ 0xfffffc2c │ │ │ │ - stmdalt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andls r1, sp, #268435460 @ 0x10000004 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strle r9, [ip], #-524 @ 0xfffffdf4 │ │ │ │ + strbtmi r2, [r3], -r1, lsl #8 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fefc43 │ │ │ │ + vst2.16 {d11-d12}, [r4], r8 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, sl, sp} │ │ │ │ + svccs 0x005df5b4 │ │ │ │ + ldrtvs pc, [r5], #-1604 @ 0xfffff9bc @ │ │ │ │ + streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ + andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ + andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ + andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf1bc4628 │ │ │ │ + svclt 0x00080f00 │ │ │ │ + @ instruction: 0xf7f54622 │ │ │ │ + @ instruction: 0xf7fefc29 │ │ │ │ + strtmi fp, [r1], -lr, lsr #16 │ │ │ │ + @ instruction: 0xf7f2a808 │ │ │ │ + vst2.16 {d31,d33}, [pc :64] │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0xf5b3d00e │ │ │ │ + @ instruction: 0xf47e1f80 │ │ │ │ + @ instruction: 0xf8d5a859 │ │ │ │ + andcs r3, r8, #136 @ 0x88 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf892f7f7 │ │ │ │ + ldmdalt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf85ef7fc │ │ │ │ + ldmdalt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf97cf7f2 │ │ │ │ + @ instruction: 0xf940f7f2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andle r4, lr, r3, lsr #32 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - ldmdage r8, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r8, {r3, r9, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - @ instruction: 0xf7f7030f │ │ │ │ - @ instruction: 0xf7fef891 │ │ │ │ - stmdbge r8, {r2, r4, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fef85d │ │ │ │ - strtmi fp, [r1], -pc, lsl #16 │ │ │ │ - @ instruction: 0xf7f2a808 │ │ │ │ - vst2.16 {d31,d33}, [pc :64]! │ │ │ │ + @ instruction: 0xf0004023 │ │ │ │ + @ instruction: 0xf5b3809c │ │ │ │ + @ instruction: 0xf47e1f80 │ │ │ │ + @ instruction: 0xf8d5a839 │ │ │ │ + andcs r3, r9, #136 @ 0x88 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf872f7f7 │ │ │ │ + svclt 0x00f5f7fd │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f29207 │ │ │ │ + vst2.8 {d31,d33}, [pc :128], r5 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ - addshi pc, ip, r0 │ │ │ │ + bls 0x2a8a6c │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - ldmdage r8!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage lr, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r8, {r0, r3, r9, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - @ instruction: 0xf7f7030f │ │ │ │ - @ instruction: 0xf7fdf871 │ │ │ │ - qsub8mi fp, r1, r4 │ │ │ │ - andls sl, r7, #8, 16 @ 0x80000 │ │ │ │ - @ instruction: 0xf942f7f2 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andle r4, lr, r3, lsr #32 │ │ │ │ - @ instruction: 0xf5b39a07 │ │ │ │ - @ instruction: 0xf47e1f80 │ │ │ │ - @ instruction: 0xf8d5a81d │ │ │ │ - stmdbge r8, {r3, r7, ip, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - @ instruction: 0xf7f7030f │ │ │ │ - @ instruction: 0xf7fdf857 │ │ │ │ - stmdbge r8, {r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdf965 │ │ │ │ - vrecps.f32 , q11, │ │ │ │ - vmvn.i32 d16, #2304 @ 0x00000900 │ │ │ │ - vhsub.s8 d16, d6, d10 │ │ │ │ - vsubw.s8 q8, q8, d29 │ │ │ │ - @ instruction: 0xf1bc030a │ │ │ │ - svclt 0x00180f00 │ │ │ │ - strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0x1f2a1e │ │ │ │ - svclt 0x00bff7fd │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - andsle r2, sp, r2, lsl #22 │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0x115edc │ │ │ │ - strhi pc, [sl, #-0]! │ │ │ │ - @ instruction: 0xf1000222 │ │ │ │ - vbic.i32 d24, #13041664 @ 0x00c70000 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - @ instruction: 0xf0044303 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r9}^ │ │ │ │ - rsceq r3, r3, #8, 4 @ 0x80000000 │ │ │ │ - svcge 0x00dcf53d │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf858f7f7 │ │ │ │ + svclt 0x00dbf7fd │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf984f7f4 │ │ │ │ - svclt 0x009ef7fd │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf924f7f2 │ │ │ │ - @ instruction: 0xf57d02e6 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdffa9 │ │ │ │ - @ instruction: 0xf5b3bf90 │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - vqrdmlsh.s q13, q10, d1[1] │ │ │ │ - vmlal.u , d20, d0[1] │ │ │ │ - andls r5, ip, #0, 6 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, sp, #8, 6 @ 0x20000000 │ │ │ │ - andls r2, sl, #0, 4 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - @ instruction: 0xf4143203 │ │ │ │ - andls r0, r9, #-1644167168 @ 0x9e000000 │ │ │ │ - strhi pc, [r8, #-0] │ │ │ │ - svceq 0x0080f5b4 │ │ │ │ - svcge 0x00acf47d │ │ │ │ + @ instruction: 0xf966f7f7 │ │ │ │ + svclt 0x00d6f7fd │ │ │ │ + eorseq pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0x03adf246 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + svceq 0x0000f1bc │ │ │ │ + sadd16mi fp, sl, r8 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmvn.i32 d18, #2304 @ 0x00000900 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0x6f2ace │ │ │ │ - svclt 0x0067f7fd │ │ │ │ + movwcs r4, #1576 @ 0x628 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdfb05 │ │ │ │ + vqrdmlsh.s , q10, d0[0] │ │ │ │ + blcs 0x139790 │ │ │ │ + blcs 0x1a8b04 │ │ │ │ + ldrhi pc, [pc, #-0] @ 0xb4a94 │ │ │ │ + @ instruction: 0xf0002b01 │ │ │ │ + eoreq r8, r2, #171966464 @ 0xa400000 │ │ │ │ + ldrhi pc, [r6, #-256]! @ 0xffffff00 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r2, #45571 @ 0xb203 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #33290 @ 0x820a │ │ │ │ + @ instruction: 0xf53d02e3 │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f44628 │ │ │ │ + @ instruction: 0xf7fdf985 │ │ │ │ + qadd8mi fp, r1, pc @ │ │ │ │ + @ instruction: 0xf7f2a808 │ │ │ │ + rsceq pc, r6, #114688 @ 0x1c000 │ │ │ │ + svcge 0x00d0f57d │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xfff2f7fb │ │ │ │ - svclt 0x0062f7fd │ │ │ │ - strbtmi r2, [r3], -r1, lsl #8 │ │ │ │ + @ instruction: 0xffaaf7f6 │ │ │ │ + svclt 0x0091f7fd │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + svcge 0x00c6f47d │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r6, r8, ip}^ │ │ │ │ + tstls sp, r9, lsl #6 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf004930c │ │ │ │ + movwls r0, #45839 @ 0xb30f │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + ldreq pc, [lr], #1044 @ 0x414 │ │ │ │ + @ instruction: 0xf0009308 │ │ │ │ + @ instruction: 0xf5b48507 │ │ │ │ + @ instruction: 0xf47d0f80 │ │ │ │ + strcs sl, [r1], #-4013 @ 0xfffff053 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfa99 │ │ │ │ - strcs fp, [r1], #-3924 @ 0xfffff0ac │ │ │ │ + @ instruction: 0xf7fdfb19 │ │ │ │ + stmdbge r8, {r3, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fdfff3 │ │ │ │ + strcs fp, [r1], #-3939 @ 0xfffff09d │ │ │ │ stmdbge r8, {r0, r1, r5, r6, r9, sl, lr} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ - vmlal.s q8, d0, d1[7] │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xfe3f2b0c │ │ │ │ - svclt 0x0047f7fd │ │ │ │ + blx 0xfe772b2c │ │ │ │ + svclt 0x0055f7fd │ │ │ │ + strbtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2l 7, cr15, [sl, #1012]! @ 0x3f4 │ │ │ │ - svclt 0x0041f7fd │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - vhadd.s8 d13, d0, d20 │ │ │ │ - blcs 0xd60b0 │ │ │ │ - ldrbhi pc, [r9, #-0]! @ │ │ │ │ - @ instruction: 0xf10002e3 │ │ │ │ - vst1.16 {d8-d10}, [r4 :128], r0 │ │ │ │ - blcs 0x18cd940 │ │ │ │ - ldrbthi pc, [sl], -r0 @ │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - strhi pc, [r8], r0 │ │ │ │ - @ instruction: 0xf47d2b40 │ │ │ │ - movwcs sl, #8033 @ 0x1f61 │ │ │ │ - stmdbge r8, {r9, sp} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb4b88 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-1290 @ 0xfffffaf6 │ │ │ │ - mrc2 7, 6, pc, cr2, cr3, {7} │ │ │ │ - svclt 0x0018f7fd │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ - strtmi r3, [r8], -r8, lsl #4 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r2, ip, #805306368 @ 0x30000000 │ │ │ │ + rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdfa8d │ │ │ │ + stmdbge r8, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fd4628 │ │ │ │ + @ instruction: 0xf7fdfdeb │ │ │ │ + @ instruction: 0xf404bf42 │ │ │ │ + @ instruction: 0xf5b30320 │ │ │ │ + eorle r0, r4, r0, lsl #30 │ │ │ │ + ldrbhi pc, [r5, #-512] @ 0xfffffe00 @ │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + rsceq r8, r1, #499122176 @ 0x1dc00000 │ │ │ │ + ldrbhi pc, [fp], -r0, lsl #2 @ │ │ │ │ + cmnpvs r6, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + @ instruction: 0xf0002b60 │ │ │ │ + @ instruction: 0xf5b38675 │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + blcs 0x10d65bc │ │ │ │ + svcge 0x0062f47d │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0049509 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f39408 │ │ │ │ + @ instruction: 0xf7fdfed3 │ │ │ │ + vmov.f32 d27, #-0.1953125 @ 0xbe480000 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + strtmi r4, [r8], -r3, lsl #4 │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf3c4a908 │ │ │ │ + andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs r9, r1, #-1342177280 @ 0xb0000000 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ vrshr.s64 d20, d9, #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ - strls r3, [sl], #-1027 @ 0xfffffbfd │ │ │ │ - blx 0xffdf2ba8 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr9, cr13, {7} │ │ │ │ - rsceq r0, r0, #1605632 @ 0x188000 │ │ │ │ - @ instruction: 0xf002d418 │ │ │ │ - bcs 0x275400 │ │ │ │ - svcge 0x002af63d │ │ │ │ - @ instruction: 0xf853a301 │ │ │ │ - svclt 0x0000f022 │ │ │ │ - muleq fp, r5, sp │ │ │ │ - andeq r2, fp, r9, lsr sl │ │ │ │ - andeq r4, fp, r1, asr sp │ │ │ │ - andeq r2, fp, r9, lsr sl │ │ │ │ - strdeq r4, [fp], -r3 │ │ │ │ - @ instruction: 0x000b4cb9 │ │ │ │ - andeq r4, fp, fp, lsl #25 │ │ │ │ - andeq r4, fp, r9, asr ip │ │ │ │ + vmls.f , q2, d1[0] │ │ │ │ + strls r2, [sp, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f5940c │ │ │ │ + @ instruction: 0xf7fdfaf5 │ │ │ │ + stmdbeq r2!, {r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + ldrle r0, [r7], #-736 @ 0xfffffd20 │ │ │ │ + andeq pc, r7, #2 │ │ │ │ + @ instruction: 0xf63d2a07 │ │ │ │ + movwge sl, #7979 @ 0x1f2b │ │ │ │ + @ instruction: 0xf022f853 │ │ │ │ + ldrdeq r4, [fp], -r5 │ │ │ │ + andeq r2, fp, r5, ror sl │ │ │ │ + muleq fp, r1, sp │ │ │ │ + andeq r2, fp, r5, ror sl │ │ │ │ + andeq r4, fp, r1, lsr sp │ │ │ │ + strdeq r4, [fp], -r5 │ │ │ │ + andeq r4, fp, r7, asr #25 │ │ │ │ + muleq fp, r1, ip │ │ │ │ andeq pc, r3, #2 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vst1.8 {d25-d28}, [pc], fp │ │ │ │ + vst1.8 {d25-d28}, [pc]! │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ vmlal.u q8, d4, d0[0] │ │ │ │ - andcs r1, r1, r4, asr #3 │ │ │ │ - andsmi r9, r4, ip, lsl #2 │ │ │ │ + andcs r4, r1, r3, lsl #2 │ │ │ │ + vaddw.u8 , q2, d10 │ │ │ │ + smlabtls ip, r4, r1, r1 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + tstls fp, r4, lsl r0 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ - @ instruction: 0xf5b4d074 │ │ │ │ + @ instruction: 0xf5b4d078 │ │ │ │ @ instruction: 0xf47d0f80 │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d6, d24 │ │ │ │ vmlal.s q8, d0, d1[1] │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ - @ instruction: 0xf9fcf7f5 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr7, cr13, {7} │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf9fef7f5 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr9, cr13, {7} │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + movwls r4, #33539 @ 0x8303 │ │ │ │ rsbeq r2, r1, #67108864 @ 0x4000000 │ │ │ │ - svclt 0x00594628 │ │ │ │ - ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ - stmdbge r8, {r1, r9, sp} │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + stmdbge r8, {r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + svclt 0x00489209 │ │ │ │ + @ instruction: 0xf3c4a908 │ │ │ │ + strtmi r2, [r8], -r3, lsl #4 │ │ │ │ + svclt 0x0054920a │ │ │ │ + andcs r4, r2, #27262976 @ 0x1a00000 │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ @ instruction: 0xf7fdfa2f │ │ │ │ - @ instruction: 0xf3c4be9f │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - @ instruction: 0xf0044303 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r9}^ │ │ │ │ - @ instruction: 0xf4143208 │ │ │ │ - smlalbble r0, r9, r0, r3 │ │ │ │ + @ instruction: 0xf004be9f │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + andls r3, r9, #201326592 @ 0xc000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + andls r4, sl, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf4149308 │ │ │ │ + smlalbble r0, fp, r0, r3 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - blx 0x6f2c88 │ │ │ │ + blx 0x6f2cc4 │ │ │ │ mcrlt 7, 4, pc, cr8, cr13, {7} @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r2, #45571 @ 0xb203 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ streq pc, [r0], #1044 @ 0x414 │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - movwcs fp, #7945 @ 0x1f09 │ │ │ │ - stmdbge r8, {sl, sp} │ │ │ │ - svclt 0x001e461a │ │ │ │ - andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdf9fb │ │ │ │ - vqrdmlah.s , q2, d3[6] │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf004320a │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf4143208 │ │ │ │ - stmdbge r8, {r7, r8, r9} │ │ │ │ - movwcs fp, #3862 @ 0xf16 │ │ │ │ + svclt 0x00089308 │ │ │ │ + andls r2, sl, #67108864 @ 0x4000000 │ │ │ │ + strcs fp, [r0], #-3859 @ 0xfffff0ed │ │ │ │ + ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ + svclt 0x001c2301 │ │ │ │ + stmdbge r8, {r1, r9, sp} │ │ │ │ + strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ + @ instruction: 0xf9faf7f4 │ │ │ │ + mcrlt 7, 3, pc, cr10, cr13, {7} @ │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + movwls r4, #33539 @ 0x8303 │ │ │ │ + orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwcs fp, #3864 @ 0xf18 │ │ │ │ + stmdbge r8, {r0, r3, r9, ip, pc} │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, sl, #40, 12 @ 0x2800000 │ │ │ │ + svclt 0x000c9300 │ │ │ │ andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - movwls r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf9e2f7f4 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr2, cr13, {7} │ │ │ │ + @ instruction: 0xf9e0f7f4 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr0, cr13, {7} │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmlal.s q8, d0, d1[7] │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xf98af7f5 │ │ │ │ - mcrlt 7, 2, pc, cr5, cr13, {7} @ │ │ │ │ + @ instruction: 0xf988f7f5 │ │ │ │ + mcrlt 7, 2, pc, cr3, cr13, {7} @ │ │ │ │ movwcs r2, #1025 @ 0x401 │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf9ccf7f4 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr12, cr13, {7} │ │ │ │ + @ instruction: 0xf9caf7f4 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr10, cr13, {7} │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ @ instruction: 0xf5b34203 │ │ │ │ andls r0, r9, #128, 30 @ 0x200 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8], #-522 @ 0xfffffdf6 │ │ │ │ vhadd.s8 d13, d0, d23 │ │ │ │ - blcs 0xd5ca4 │ │ │ │ + blcs 0xd5cd4 │ │ │ │ mvnshi pc, #0 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr10, cr13, {3} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr8, cr13, {3} │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff66f7f3 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr10, cr13, {7} │ │ │ │ + @ instruction: 0xff64f7f3 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr8, cr13, {7} │ │ │ │ movwvs pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf0004023 │ │ │ │ - @ instruction: 0xf5b384c5 │ │ │ │ + @ instruction: 0xf5b384bd │ │ │ │ @ instruction: 0xf47d7f00 │ │ │ │ - blmi 0xfe9e06d0 │ │ │ │ - blls 0x50ee18 │ │ │ │ + blmi 0xfe9e0708 │ │ │ │ + blls 0x50ee58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ - @ instruction: 0x4628a9f1 │ │ │ │ + strtmi sl, [r8], -sp, ror #19 │ │ │ │ pop {r0, r1, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa40f0 │ │ │ │ - movwcs fp, #12251 @ 0x2fdb │ │ │ │ + movwcs fp, #12249 @ 0x2fd9 │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdff47 │ │ │ │ - @ instruction: 0x4621bdfb │ │ │ │ + @ instruction: 0xf7fdff45 │ │ │ │ + @ instruction: 0x4621bdf9 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - @ instruction: 0xf44fff49 │ │ │ │ + @ instruction: 0xf44fff29 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 1, pc, cr6, cr13, {3} @ │ │ │ │ + mcrge 4, 1, pc, cr4, cr13, {3} @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldmdble ip!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1160398 │ │ │ │ + blcc 0x11603c8 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r6, r7, pc}^ @ │ │ │ │ sbcgt pc, r2, #3 │ │ │ │ strbgt ip, [r4], #1734 @ 0x6c6 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff2af7f1 │ │ │ │ + @ instruction: 0xff0af7f1 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5ae07 │ │ │ │ - blcs 0x701054 │ │ │ │ + @ instruction: 0xf8d5ae05 │ │ │ │ + blcs 0x701094 │ │ │ │ @ instruction: 0xf1a3d93f │ │ │ │ - bcs 0x27573c │ │ │ │ - stclge 6, cr15, [r6, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x203b4c │ │ │ │ + bcs 0x27577c │ │ │ │ + stclge 6, cr15, [r2, #-248] @ 0xffffff08 │ │ │ │ + blcs 0x203b8c │ │ │ │ ldm pc, {r0, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpmi 0, 4, cr15, cr14, cr3, {0} │ │ │ │ subspl r4, r2, #76, 24 @ 0x4c00 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f19207 │ │ │ │ - @ instruction: 0xf44fff0b │ │ │ │ + @ instruction: 0xf44ffeeb │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - bls 0x275aa4 │ │ │ │ + bls 0x275ae4 │ │ │ │ andsle r4, r5, r3, lsr #32 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - stclge 4, cr15, [r6, #500]! @ 0x1f4 │ │ │ │ + stclge 4, cr15, [r4, #500]! @ 0x1f4 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldmdble r4!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1160318 │ │ │ │ + blcc 0x1160348 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r2, r3, r7, pc}^ @ │ │ │ │ stchi 0, cr15, [ip], {3} │ │ │ │ cdphi 8, 8, cr8, cr14, cr8, {4} │ │ │ │ ldrdne pc, [r8], r5 │ │ │ │ stmdble sl, {r0, r3, r4, r8, fp, sp}^ │ │ │ │ movteq pc, #417 @ 0x1a1 @ │ │ │ │ @ instruction: 0xf63e2b07 │ │ │ │ - stmdbcc r2, {r0, r1, r4, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdbcc r2, {r0, r1, r2, r3, r8, sl, fp, sp, pc}^ │ │ │ │ ldmdale r0, {r0, r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ @ instruction: 0x37373f3f │ │ │ │ - blcs 0x490c74 │ │ │ │ - stcge 6, cr15, [r8, #-504] @ 0xfffffe08 │ │ │ │ - blx 0x13d6c4 │ │ │ │ + blcs 0x490cb4 │ │ │ │ + stcge 6, cr15, [r4, #-504] @ 0xfffffe08 │ │ │ │ + blx 0x13d704 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ tstle r0, sl, lsr #31 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - ldclge 4, cr15, [ip], #248 @ 0xf8 │ │ │ │ + ldclge 4, cr15, [r8], #248 @ 0xf8 │ │ │ │ stmdbge r8, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfdf1 │ │ │ │ - movwcs fp, #19828 @ 0x4d74 │ │ │ │ + @ instruction: 0xf7fdfdef │ │ │ │ + movwcs fp, #19826 @ 0x4d72 │ │ │ │ movwcs lr, #10230 @ 0x27f6 │ │ │ │ movwcs lr, #2036 @ 0x7f4 │ │ │ │ movwcs lr, #26610 @ 0x67f2 │ │ │ │ - blcs 0x4aeeb4 │ │ │ │ - stclge 6, cr15, [sl], #504 @ 0x1f8 │ │ │ │ - blx 0x13d700 │ │ │ │ + blcs 0x4aeef4 │ │ │ │ + stclge 6, cr15, [r6], #504 @ 0x1f8 │ │ │ │ + blx 0x13d740 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ smlaltble r0, r2, sl, pc @ │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - ldclge 4, cr15, [lr], {62} @ 0x3e │ │ │ │ + ldclge 4, cr15, [sl], {62} @ 0x3e │ │ │ │ stmdbge r8, {r3, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfdd3 │ │ │ │ - movwcs fp, #19798 @ 0x4d56 │ │ │ │ + @ instruction: 0xf7fdfdd1 │ │ │ │ + movwcs fp, #19796 @ 0x4d54 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfe77 │ │ │ │ - movwcs fp, #11599 @ 0x2d4f │ │ │ │ + @ instruction: 0xf7fdfe75 │ │ │ │ + movwcs fp, #11597 @ 0x2d4d │ │ │ │ stmdbcs pc, {r1, r2, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ - stclge 6, cr15, [sl], {126} @ 0x7e │ │ │ │ + stclge 6, cr15, [r6], {126} @ 0x7e │ │ │ │ @ instruction: 0xf412408a │ │ │ │ mvnle r0, sl, lsr #31 │ │ │ │ svcvc 0x0060f012 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ @ instruction: 0xf7fed1ea │ │ │ │ - movwcs fp, #3263 @ 0xcbf │ │ │ │ + movwcs fp, #3259 @ 0xcbb │ │ │ │ movwcs lr, #6118 @ 0x17e6 │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfedb │ │ │ │ - blcs 0x4a4434 │ │ │ │ - ldcge 6, cr15, [r2], #504 @ 0x1f8 │ │ │ │ + @ instruction: 0xf7fdfed9 │ │ │ │ + blcs 0x4a446c │ │ │ │ + stcge 6, cr15, [lr], #504 @ 0x1f8 │ │ │ │ @ instruction: 0xf412409a │ │ │ │ tstle r8, sl, lsr #31 │ │ │ │ svcvc 0x0060f012 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [r8], #248 @ 0xf8 │ │ │ │ + stcge 4, cr15, [r4], #248 @ 0xf8 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfd9d │ │ │ │ - movwcs fp, #3360 @ 0xd20 │ │ │ │ + @ instruction: 0xf7fdfd9b │ │ │ │ + movwcs fp, #3358 @ 0xd1e │ │ │ │ movwcs lr, #26560 @ 0x67c0 │ │ │ │ movwcs lr, #10182 @ 0x27c6 │ │ │ │ movwcs lr, #26556 @ 0x67bc │ │ │ │ movwcs lr, #18362 @ 0x47ba │ │ │ │ movwcs lr, #18360 @ 0x47b8 │ │ │ │ movwcs lr, #2028 @ 0x7ec │ │ │ │ movwcs lr, #10218 @ 0x27ea │ │ │ │ movwcs lr, #26600 @ 0x67e8 │ │ │ │ addsmi lr, r3, #60293120 @ 0x3980000 │ │ │ │ - stclge 4, cr15, [r4, #-500] @ 0xfffffe0c │ │ │ │ + stclge 4, cr15, [r2, #-500] @ 0xfffffe0c │ │ │ │ vqdmlal.s q9, d0, d0[4] │ │ │ │ - b 0x1b5bfc │ │ │ │ + b 0x1b5c3c │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0001f80 │ │ │ │ - vcge.s8 q4, q8, q13 │ │ │ │ - bcs 0x10d6188 │ │ │ │ - ldrhi pc, [lr], #0 │ │ │ │ - strbhi pc, [r6], #512 @ 0x200 @ │ │ │ │ + vcge.s8 q4, q8, q9 │ │ │ │ + bcs 0x10d61a8 │ │ │ │ + ldrhi pc, [r6], #0 │ │ │ │ + ldrthi pc, [lr], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0x462184d0 │ │ │ │ + strtmi r8, [r1], -r8, asr #9 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - stmdbge r8, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff03 │ │ │ │ - @ instruction: 0xf404bcef │ │ │ │ + @ instruction: 0xf7fdff01 │ │ │ │ + @ instruction: 0xf404bced │ │ │ │ @ instruction: 0xf5b20220 │ │ │ │ eorle r0, r3, r0, lsl #30 │ │ │ │ - bcs 0xeb1c0 │ │ │ │ - addhi pc, sp, r0 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + bcs 0xeb1f8 │ │ │ │ + addhi pc, fp, r0 │ │ │ │ + smlalbtne pc, r1, r4, r3 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf10002e1 │ │ │ │ - blcs 0x1555f4 │ │ │ │ - orrshi pc, r2, r0 │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0x1156a0 │ │ │ │ - vst1.8 {d25-d28}, [pc], r8 │ │ │ │ + @ instruction: 0xf10002e0 │ │ │ │ + stmdbcs r2, {r0, r2, r4, r5, r6, r8, pc} │ │ │ │ + orrhi pc, lr, r0 │ │ │ │ + @ instruction: 0xf0002903 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :64]! │ │ │ │ vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - @ instruction: 0xf000030f │ │ │ │ - @ instruction: 0x43a381a4 │ │ │ │ - stcge 4, cr15, [r6, #-500] @ 0xfffffe0c │ │ │ │ + stmdbcs r1, {r0, r1, r2, r3, r8, r9} │ │ │ │ + @ instruction: 0xf0009208 │ │ │ │ + @ instruction: 0x43a381a0 │ │ │ │ + stcge 4, cr15, [r4, #-500] @ 0xfffffe0c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0x15f3002 │ │ │ │ - stcllt 7, cr15, [r8], {253} @ 0xfd │ │ │ │ + blx 0x1573042 │ │ │ │ + stcllt 7, cr15, [r6], {253} @ 0xfd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ - strtmi r3, [r8], -r8, lsl #4 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r2, ip, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andcs r9, r1, #-1342177280 @ 0xb0000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vrshr.s64 d16, d25, #64 │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - strls r3, [sl], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf8a2f7f5 │ │ │ │ - stclt 7, cr15, [r7], #1012 @ 0x3f4 │ │ │ │ + stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip, sp} │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + adcseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strbne pc, [r1, #-964] @ 0xfffffc3c @ │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [ip], #-1293 @ 0xfffffaf3 │ │ │ │ + @ instruction: 0xf8a0f7f5 │ │ │ │ + stclt 7, cr15, [r5], #1012 @ 0x3f4 │ │ │ │ + movwls r2, #45839 @ 0xb30f │ │ │ │ + @ instruction: 0x0c03ea04 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0x3c09e9cd │ │ │ │ + movwls r2, #49920 @ 0xc300 │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - @ instruction: 0xf004220f │ │ │ │ - andls r0, fp, #3840 @ 0xf00 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf04f9208 │ │ │ │ - andls r0, ip, #0, 4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andsle r9, r6, r9, lsl #4 │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + andsle r9, r6, r8, lsl #4 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ stclge 4, cr15, [r8], {125} @ 0x7d │ │ │ │ ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ - @ instruction: 0xf57d06df │ │ │ │ + @ instruction: 0xf57d06db │ │ │ │ @ instruction: 0xf014acc3 │ │ │ │ @ instruction: 0xf47e0301 │ │ │ │ - andcs sl, r3, #24, 16 @ 0x180000 │ │ │ │ + andcs sl, r3, #1638400 @ 0x190000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ streq pc, [r1], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf7fc940b │ │ │ │ @ instruction: 0xf7fdffe5 │ │ │ │ stmdbge r8, {r2, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ @ instruction: 0xf7fdf9ef │ │ │ │ @ instruction: 0xf5b2bc77 │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ vmull.u8 q13, d20, d27 │ │ │ │ - movwls r5, #37376 @ 0x9200 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - movwls r1, #49729 @ 0xc241 │ │ │ │ - svccs 0x0070f414 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r9, #45581 @ 0xb20d │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf47d930a │ │ │ │ + @ instruction: 0xf4143203 │ │ │ │ + stmib sp, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ + @ instruction: 0xf0043209 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + andls r5, fp, #0, 6 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf47d320c │ │ │ │ stmdbge r8, {r0, r1, r2, r4, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ @ instruction: 0xf7fdfa4b │ │ │ │ vmov.i32 , #51455 @ 0x0000c8ff │ │ │ │ - rsceq r1, r0, #268435460 @ 0x10000004 │ │ │ │ - adchi pc, r2, r0, lsl #2 │ │ │ │ - @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x195420 │ │ │ │ + rsceq r1, r6, #67108865 @ 0x4000001 │ │ │ │ + adchi pc, r0, r0, lsl #2 │ │ │ │ + @ instruction: 0xf0002b02 │ │ │ │ + blcs 0x195454 │ │ │ │ stcge 4, cr15, [r6], {125} @ 0x7d │ │ │ │ @ instruction: 0xf0040a23 │ │ │ │ strtmi r0, [r8], -pc, lsl #2 │ │ │ │ addslt r0, fp, #-1073741818 @ 0xc0000006 │ │ │ │ @ instruction: 0xf7fa4319 │ │ │ │ @ instruction: 0xf7fdff4d │ │ │ │ - blcs 0x18e4250 │ │ │ │ + blcs 0x18e428c │ │ │ │ stmdale r4!, {r0, r1, r3, r4, ip, lr, pc} │ │ │ │ - rsbsle r2, r1, r0, lsr #22 │ │ │ │ - rsbsle r2, pc, r0, asr #22 │ │ │ │ + rsble r2, pc, r0, lsr #22 │ │ │ │ + rsbsle r2, sp, r0, asr #22 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ vmvn.i32 q13, #49663 @ 0x0000c1ff │ │ │ │ vsubw.u8 , q2, d3 │ │ │ │ @ instruction: 0xf4144203 │ │ │ │ stmib sp, {r5, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf0042308 │ │ │ │ movwls r0, #41743 @ 0xa30f │ │ │ │ stclge 4, cr15, [r4], #-500 @ 0xfffffe0c │ │ │ │ stmdbge r8, {r1, r5, r6, r7, r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0xf7fdfd63 │ │ │ │ strtmi fp, [r1], -r4, lsr #24 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - stmdbge r8, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xf7fdfcab │ │ │ │ @ instruction: 0xf5b3bc1b │ │ │ │ - eorle r6, lr, r0, asr #30 │ │ │ │ + eorle r6, ip, r0, asr #30 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ mcrrge 4, 7, pc, ip, cr13 @ │ │ │ │ + movwls r2, #45839 @ 0xb30f │ │ │ │ + @ instruction: 0x0c03ea04 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0x3c09e9cd │ │ │ │ + movwls r2, #49920 @ 0xc300 │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - @ instruction: 0xf004220f │ │ │ │ - andls r0, fp, #3840 @ 0xf00 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf04f9208 │ │ │ │ - andls r0, ip, #0, 4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - eorsle r9, sp, r9, lsl #4 │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + eorsle r9, sp, r8, lsl #4 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - ldcge 4, cr15, [r4], #-500 @ 0xfffffe0c │ │ │ │ + ldcge 4, cr15, [r6], #-500 @ 0xfffffe0c │ │ │ │ ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ - @ instruction: 0xf57d015a │ │ │ │ - strbeq sl, [r3, pc, lsr #24]! │ │ │ │ - svcge 0x0085f53d │ │ │ │ + @ instruction: 0xf57d0159 │ │ │ │ + @ instruction: 0x07e2ac31 │ │ │ │ + svcge 0x0088f53d │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ streq lr, [r3], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf7fc940b │ │ │ │ - @ instruction: 0xf7fdff51 │ │ │ │ - @ instruction: 0xf3c4bbe8 │ │ │ │ + @ instruction: 0xf7fdff53 │ │ │ │ + @ instruction: 0xf3c4bbea │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vst2.8 {d18-d21}, [pc], sl │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vst2.32 {d16-d19}, [pc :128], r0 │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, r2, #2816 @ 0xb00 │ │ │ │ + andcs sl, r2, #3328 @ 0xd00 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0x9f3222 │ │ │ │ - bllt 0xff3f3228 │ │ │ │ + blx 0xa7325a │ │ │ │ + bllt 0xff473260 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [ip], #964 @ 0x3c4 │ │ │ │ + stc2l 7, cr15, [r0], #964 @ 0x3c4 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2, #-984] @ 0xfffffc28 │ │ │ │ - bllt 0xff17323c │ │ │ │ + ldc2l 7, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ + bllt 0xff1f3274 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf914f7fd │ │ │ │ - bllt 0xfeff3248 │ │ │ │ + @ instruction: 0xf916f7fd │ │ │ │ + bllt 0xff073280 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [ip], #964 @ 0x3c4 │ │ │ │ + ldc2l 7, cr15, [r0], {241} @ 0xf1 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2 7, cr15, [r0], {251} @ 0xfb │ │ │ │ - bllt 0xfed7325c │ │ │ │ - andls r2, sp, #67108864 @ 0x4000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + stc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ + bllt 0xfedf3294 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + movwcs r9, #781 @ 0x30d │ │ │ │ @ instruction: 0xf004920c │ │ │ │ - @ instruction: 0xf414020f │ │ │ │ - andls r4, fp, #112, 8 @ 0x70000000 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf47d920a │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + movwls r0, #41487 @ 0xa20f │ │ │ │ + ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ + movweq pc, #4175 @ 0x104f @ │ │ │ │ + andls r9, fp, #1073741826 @ 0x40000002 │ │ │ │ + @ instruction: 0xf47d9308 │ │ │ │ + stmdbge r8, {r0, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmlal.s q8, d0, d1[7] │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xff8ef7f4 │ │ │ │ - bllt 0xfe5b3298 │ │ │ │ + @ instruction: 0xff90f7f4 │ │ │ │ + bllt 0xfe6332d0 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwcs lr, #39373 @ 0x99cd │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf4149308 │ │ │ │ @ instruction: 0xf47d6370 │ │ │ │ - andcs sl, r1, #195584 @ 0x2fc00 │ │ │ │ + andcs sl, r1, #197632 @ 0x30400 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xf73296 │ │ │ │ - bllt 0xfe0f32c0 │ │ │ │ + blx 0xff32ce │ │ │ │ + bllt 0xfe1732f8 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ vsubw.s8 q9, q0, d15 │ │ │ │ vsubw.s8 q8, q8, d16 │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, r2, #168960 @ 0x29400 │ │ │ │ + andcs sl, r2, #171008 @ 0x29c00 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xe732ee │ │ │ │ - bllt 0x1a732f4 │ │ │ │ - vsubw.u8 , q2, d13 │ │ │ │ - andls r4, fp, #201326592 @ 0xc000000 │ │ │ │ - movwls r2, #37376 @ 0x9200 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf414920a │ │ │ │ - movwls r4, #50288 @ 0xc470 │ │ │ │ - movweq pc, #4175 @ 0x104f @ │ │ │ │ - @ instruction: 0xf47d9308 │ │ │ │ - stmdbge r8, {r0, r2, r3, r7, r8, r9, fp, sp, pc} │ │ │ │ + blx 0xef3326 │ │ │ │ + bllt 0x1af332c │ │ │ │ + andls r2, fp, #67108864 @ 0x4000000 │ │ │ │ + vaddw.u8 , q2, d13 │ │ │ │ + movwls r2, #33283 @ 0x8203 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + @ instruction: 0xf4144203 │ │ │ │ + andls r4, r9, #112, 8 @ 0x70000000 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + @ instruction: 0xf47d920a │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r7, r8, r9, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xff44f7f4 │ │ │ │ - bllt 0x133332c │ │ │ │ + @ instruction: 0xff46f7f4 │ │ │ │ + bllt 0x13b3364 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf4143108 │ │ │ │ @ instruction: 0xf47d6370 │ │ │ │ - @ instruction: 0x461aab77 │ │ │ │ + @ instruction: 0x461aab79 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xffd73324 │ │ │ │ - bllt 0xef3350 │ │ │ │ + blx 0xffdf335c │ │ │ │ + bllt 0xf73388 │ │ │ │ stmdbge r8, {r0, r1, r5, r9, fp} │ │ │ │ tsteq fp, r8, lsr #12 │ │ │ │ tstmi r3, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdfdeb │ │ │ │ - @ instruction: 0x43a3bb2d │ │ │ │ - blge 0x197256c │ │ │ │ + @ instruction: 0xf7fdfded │ │ │ │ + @ instruction: 0x43a3bb2f │ │ │ │ + blge 0x19f25a4 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0x373348 │ │ │ │ - bllt 0x9f3378 │ │ │ │ + blx 0x3f3380 │ │ │ │ + bllt 0xa733b0 │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ mlasle r0, r3, r2, r4 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - vldr d10, [pc, #316] @ 0xb54dc │ │ │ │ - andcs r7, pc, #205824 @ 0x32400 │ │ │ │ + vldr d10, [pc, #324] @ 0xb551c │ │ │ │ + andcs r7, pc, #203776 @ 0x31c00 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ vaddw.s8 q9, q0, d15 │ │ │ │ stmib sp, {r7, r8}^ │ │ │ │ - bleq 0x9843dc │ │ │ │ + bleq 0x984414 │ │ │ │ addmi r4, ip, #20 │ │ │ │ - blvc 0x3709f8 │ │ │ │ + blvc 0x370a30 │ │ │ │ addsmi sp, r4, #84 @ 0x54 │ │ │ │ - blge 0xef25c0 │ │ │ │ + blge 0xf725f8 │ │ │ │ ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ - @ instruction: 0xf57d06d0 │ │ │ │ - @ instruction: 0xf013ab33 │ │ │ │ + @ instruction: 0xf57d06d4 │ │ │ │ + @ instruction: 0xf013ab35 │ │ │ │ @ instruction: 0xf47d0301 │ │ │ │ - andcs sl, r3, #136, 28 @ 0x880 │ │ │ │ + andcs sl, r3, #2224 @ 0x8b0 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ streq pc, [r1], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ - @ instruction: 0xf7fdfc9d │ │ │ │ - vldr s22, [pc, #944] @ 0xb57a4 │ │ │ │ - @ instruction: 0xf3c47bb4 │ │ │ │ + @ instruction: 0xf7fdfc9f │ │ │ │ + vldr s22, [pc, #952] @ 0xb57e4 │ │ │ │ + @ instruction: 0xf3c47bb2 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ movwcs r3, #64520 @ 0xfc08 │ │ │ │ moveq pc, #192, 4 │ │ │ │ andcs r0, pc, #33792 @ 0x8400 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ addsmi r4, r4, #28 │ │ │ │ - blvc 0x370a4c │ │ │ │ + blvc 0x370a84 │ │ │ │ addsmi sp, ip, #21 │ │ │ │ - blge 0x472614 │ │ │ │ + blge 0x4f264c │ │ │ │ ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ - @ instruction: 0xf57d015e │ │ │ │ - strbeq sl, [ip, r9, lsl #22] │ │ │ │ - mrcge 5, 2, APSR_nzcv, cr15, cr13, {1} │ │ │ │ + @ instruction: 0xf57d015f │ │ │ │ + strbeq sl, [lr, fp, lsl #22] │ │ │ │ + mcrge 5, 3, pc, cr2, cr13, {1} @ │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ streq lr, [r3], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ - @ instruction: 0xf7fdfc73 │ │ │ │ - stmdbge r8, {r1, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfc75 │ │ │ │ + stmdbge r8, {r2, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfe05 │ │ │ │ - @ instruction: 0x4621babd │ │ │ │ + @ instruction: 0xf7fdfe07 │ │ │ │ + @ instruction: 0x4621babf │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - @ instruction: 0xf8d5fbed │ │ │ │ + @ instruction: 0xf8d5fbd1 │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - blx 0xb73446 │ │ │ │ - blt 0xfec33464 │ │ │ │ + blx 0xbf347e │ │ │ │ + blt 0xfecb349c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ - blt 0xfeaf3470 │ │ │ │ + ldc2l 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ + blt 0xfeb734a8 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff6f344a │ │ │ │ + blx 0xfeff3482 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r0, r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfb15 │ │ │ │ - @ instruction: 0x4621ba98 │ │ │ │ + @ instruction: 0xf7fdfb17 │ │ │ │ + @ instruction: 0x4621ba9a │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - rsceq pc, r4, #7936 @ 0x1f00 │ │ │ │ - bge 0xff372a9c │ │ │ │ + rsceq pc, r4, #768 @ 0x300 │ │ │ │ + bge 0xff3f2ad4 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xff673488 │ │ │ │ - blt 0xfe3b34a8 │ │ │ │ + blx 0xff6f34c0 │ │ │ │ + blt 0xfe4334e0 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r2], {241} @ 0xf1 │ │ │ │ + blx 0xffe734ba │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ strle r0, [r3], #-743 @ 0xfffffd19 │ │ │ │ - stc2 7, cr15, [r0], #984 @ 0x3d8 │ │ │ │ - blt 0xfe0f34c0 │ │ │ │ - blx 0x19734a8 │ │ │ │ - blt 0x1fb34c8 │ │ │ │ + stc2 7, cr15, [r2], #984 @ 0x3d8 │ │ │ │ + blt 0xfe1734f8 │ │ │ │ + blx 0x19f34e0 │ │ │ │ + blt 0x2033500 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe5f34a2 │ │ │ │ + blx 0x1f734da │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6], {244} @ 0xf4 │ │ │ │ - blt 0x1cb34e0 │ │ │ │ + ldc2 7, cr15, [r8], {244} @ 0xf4 │ │ │ │ + blt 0x1d33518 │ │ │ │ suble r2, r0, pc, lsl #20 │ │ │ │ svclt 0x000c2a0d │ │ │ │ strcs r2, [r1], #-1026 @ 0xfffffbfe │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfe0f │ │ │ │ - vst1.16 {d27-d28}, [pc :64], lr │ │ │ │ + @ instruction: 0xf7fdfe11 │ │ │ │ + vst1.16 {d27-d28}, [pc :128], r0 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - bge 0xfe4f2710 │ │ │ │ + bge 0xfe572748 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xfe7f34f6 │ │ │ │ - blt 0x14f3520 │ │ │ │ + blx 0xfe87352e │ │ │ │ + blt 0x1573558 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1af34fa │ │ │ │ + blx 0x1473532 │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xffb73512 │ │ │ │ - blt 0x11b3538 │ │ │ │ + blx 0xffbf354a │ │ │ │ + blt 0x1233570 │ │ │ │ strtmi sl, [r1], -r8, lsl #16 │ │ │ │ - blx 0xff373512 │ │ │ │ + blx 0xfec7354a │ │ │ │ strle r0, [r5], #-736 @ 0xfffffd20 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff40f7f2 │ │ │ │ - blt 0xef3550 │ │ │ │ + @ instruction: 0xff42f7f2 │ │ │ │ + blt 0xf73588 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ - @ instruction: 0xf7fdf991 │ │ │ │ - blcs 0xe3e24 │ │ │ │ - ldcge 4, cr15, [fp, #500]! @ 0x1f4 │ │ │ │ + @ instruction: 0xf7fdf993 │ │ │ │ + blcs 0xe3e64 │ │ │ │ + ldcge 4, cr15, [lr, #500]! @ 0x1f4 │ │ │ │ ldr r2, [sp, r1, lsl #8]! │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfb6d │ │ │ │ - strtmi fp, [r1], -r1, lsr #20 │ │ │ │ + @ instruction: 0xf7fdfb6f │ │ │ │ + strtmi fp, [r1], -r3, lsr #20 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - rsceq pc, r1, #171008 @ 0x29c00 │ │ │ │ + rsceq pc, r1, #142336 @ 0x22c00 │ │ │ │ stmdbge r8, {r1, r2, r3, r4, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdf959 │ │ │ │ - @ instruction: 0x4621ba15 │ │ │ │ + @ instruction: 0xf7fdf95b │ │ │ │ + @ instruction: 0x4621ba17 │ │ │ │ andls sl, r7, #8, 16 @ 0x80000 │ │ │ │ - blx 0xfe773572 │ │ │ │ + blx 0x20735aa │ │ │ │ @ instruction: 0xf4149a07 │ │ │ │ smlabble r5, r0, pc, r1 @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl], {246} @ 0xf6 │ │ │ │ - blt 0x2735b4 │ │ │ │ + ldc2 7, cr15, [ip], {246} @ 0xf6 │ │ │ │ + blt 0x2f35ec │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf960f7f6 │ │ │ │ - ldmiblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf962f7f6 │ │ │ │ + ldmiblt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ - @ instruction: 0xf7fdf955 │ │ │ │ - @ instruction: 0x4621b9f0 │ │ │ │ + @ instruction: 0xf7fdf957 │ │ │ │ + @ instruction: 0x4621b9f2 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - movwcs pc, #2825 @ 0xb09 @ │ │ │ │ + movwcs pc, #2799 @ 0xaef @ │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfb8b │ │ │ │ - @ instruction: 0xf5b3b9e4 │ │ │ │ + @ instruction: 0xf7fdfb8d │ │ │ │ + @ instruction: 0xf5b3b9e6 │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - vmov.i16 d26, #51456 @ 0xc900 │ │ │ │ - vmlal.u , d4, d1[0] │ │ │ │ - andls r5, sp, #0, 6 │ │ │ │ + andcs sl, r0, #110592 @ 0x1b000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ svccs 0x0070f414 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - andls r9, r9, #8, 6 @ 0x20000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920c │ │ │ │ - andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf47d920a │ │ │ │ - strcs sl, [r1], #-2563 @ 0xfffff5fd │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfe3f │ │ │ │ - @ instruction: 0xf3c4b9be │ │ │ │ - rsceq r1, r1, #268435460 @ 0x10000004 │ │ │ │ - adchi pc, r2, #0, 2 │ │ │ │ - @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x19614c │ │ │ │ - stmibge ip!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, r1, lsl fp │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - ldcge 4, cr15, [r4, #504] @ 0x1f8 │ │ │ │ - andslt r4, r3, r8, lsr #12 │ │ │ │ - ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmiblt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - @ instruction: 0xf004310a │ │ │ │ + movwcs lr, #39373 @ 0x99cd │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + movwls r1, #33345 @ 0x8241 │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ + andls r2, ip, #805306368 @ 0x30000000 │ │ │ │ + bge 0x272860 │ │ │ │ + stmdbge r8, {r0, sl, sp} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmvn.i32 d18, #2304 @ 0x00000900 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + mcr2 7, 2, pc, cr2, cr4, {7} @ │ │ │ │ + stmiblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf10002e0 │ │ │ │ + bcs 0x15611c │ │ │ │ + adcshi pc, ip, #0 │ │ │ │ + @ instruction: 0xf47d2a03 │ │ │ │ + blmi 0x6dfe58 │ │ │ │ + blls 0x50f708 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf47e0300 │ │ │ │ + @ instruction: 0x4628ad95 │ │ │ │ + pop {r0, r1, r4, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fb40f0 │ │ │ │ + @ instruction: 0xf004b9d1 │ │ │ │ movwls r0, #37647 @ 0x930f │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r8 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - b 0x5b63a0 │ │ │ │ - eorle r0, pc, r3, lsl #4 │ │ │ │ - svceq 0x0080f5b2 │ │ │ │ - stmibge r8, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strmi r2, [sl], -r1, lsl #6 │ │ │ │ - stmdbge r8, {r3, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f39300 │ │ │ │ - @ instruction: 0xf7fdfd17 │ │ │ │ - svclt 0x0000b987 │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, sl, #0, 2 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r8, #-1073741822 @ 0xc0000002 │ │ │ │ + andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ + @ instruction: 0xf5b2d02c │ │ │ │ + @ instruction: 0xf47d0f80 │ │ │ │ + movwcs sl, #6603 @ 0x19cb │ │ │ │ + strtmi r4, [r8], -sl, lsl #12 │ │ │ │ + movwls sl, #2312 @ 0x908 │ │ │ │ + ldc2 7, cr15, [sl, #-972] @ 0xfffffc34 │ │ │ │ + stmiblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - rsbeq r9, r6, #671088640 @ 0x28000000 │ │ │ │ - movwcs sp, #1303 @ 0x517 │ │ │ │ - @ instruction: 0x2c08e9cd │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + rsbeq r9, r7, #1073741826 @ 0x40000002 │ │ │ │ + movwls sp, #42263 @ 0xa517 │ │ │ │ + andls r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf414930b │ │ │ │ @ instruction: 0xf47d4370 │ │ │ │ - strcs sl, [r1], #-2469 @ 0xfffff65b │ │ │ │ + strcs sl, [r1], #-2475 @ 0xfffff655 │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - ldc2l 7, cr15, [r4], #972 @ 0x3cc │ │ │ │ - stmdblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2l 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ + stmdblt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfe2f │ │ │ │ - movwcs fp, #6493 @ 0x195d │ │ │ │ - @ instruction: 0x2c08e9cd │ │ │ │ + @ instruction: 0xf7fdfe35 │ │ │ │ + movwls fp, #43363 @ 0xa963 │ │ │ │ + andls r2, r8, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ strls r3, [fp], #-1027 @ 0xfffffbfd │ │ │ │ - mcr2 7, 1, pc, cr2, cr3, {7} @ │ │ │ │ - ldmdblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr2 7, 1, pc, cr8, cr3, {7} @ │ │ │ │ + ldmdblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ @ instruction: 0xf5b35280 │ │ │ │ @ instruction: 0xf3c42f70 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf47d4208 │ │ │ │ - stmdbge r8, {r0, r3, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdf91b │ │ │ │ - vbic.i16 d27, #203 @ 0x00cb │ │ │ │ - @ instruction: 0xf00312c4 │ │ │ │ - andls r0, ip, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf7fdf921 │ │ │ │ + @ instruction: 0xf003b941 │ │ │ │ + movwls r0, #54019 @ 0xd303 │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004930d │ │ │ │ - andls r0, sl, #1006632960 @ 0x3c000000 │ │ │ │ - movwls r2, #45569 @ 0xb201 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vst2.8 {d18-d21}, [pc], r8 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - andsmi r0, ip, r0, asr #6 │ │ │ │ + tstcs r0, r1 │ │ │ │ + stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ + vaddw.u8 q8, q2, d8 │ │ │ │ + andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r4, fp, #28 │ │ │ │ @ instruction: 0xf5b4d00f │ │ │ │ @ instruction: 0xf47d0f80 │ │ │ │ - movwcs sl, #2393 @ 0x959 │ │ │ │ + movwcs sl, #2399 @ 0x95f │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ - @ instruction: 0xf7fdfc59 │ │ │ │ - movwcs fp, #6420 @ 0x1914 │ │ │ │ + @ instruction: 0xf7fdfc5f │ │ │ │ + movwcs fp, #6426 @ 0x191a │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfc4d │ │ │ │ - @ instruction: 0xf3c4b908 │ │ │ │ + @ instruction: 0xf7fdfc53 │ │ │ │ + @ instruction: 0xf3c4b90e │ │ │ │ vsubl.u8 q10, d4, d3 │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf640230a │ │ │ │ vsubw.s8 , q0, d15 │ │ │ │ eormi r0, r3, r0, lsr #7 │ │ │ │ andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf640808c │ │ │ │ vhsub.s8 d6, d0, d15 │ │ │ │ vaddl.s8 q12, d16, d24 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - rscshi pc, lr, r0 │ │ │ │ + rscshi pc, pc, r0 │ │ │ │ andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf640812b │ │ │ │ + @ instruction: 0xf640812c │ │ │ │ vsubl.s8 q10, d0, d15 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - ldmdbge r4, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge sl, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf8a5 │ │ │ │ - andcs fp, r1, #13959168 @ 0xd50000 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - movwls r4, #53763 @ 0xd203 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - movwls r0, #49679 @ 0xc20f │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf414320a │ │ │ │ + @ instruction: 0xf7fdf8ab │ │ │ │ + @ instruction: 0xf3c4b8db │ │ │ │ + movwcs r4, #515 @ 0x203 │ │ │ │ + movwcs lr, #39373 @ 0x99cd │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r2, fp, #67108864 @ 0x4000000 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf414320c │ │ │ │ @ instruction: 0xf47d4370 │ │ │ │ - stmdbge r8, {r0, r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ vmax.s8 d20, d6, d24 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ - ldc2 7, cr15, [r0], #976 @ 0x3d0 │ │ │ │ - ldmlt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r6], #976 @ 0x3d0 │ │ │ │ + ldmlt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svccs 0x007ff414 │ │ │ │ - stmiage sl!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdavs sl, {r0, r1, r3, r6, r7, r8, r9, fp, lr} │ │ │ │ + ldmge r0!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs sl, {r0, r2, r3, r6, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldcge 4, cr15, [r2], {126} @ 0x7e │ │ │ │ + ldcge 4, cr15, [r6], {126} @ 0x7e │ │ │ │ andslt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr12, cr12, {7} │ │ │ │ + mcrlt 7, 3, pc, cr2, cr12, {7} @ │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ - ldmge r0, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r6, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf998f7f3 │ │ │ │ - ldmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf99ef7f3 │ │ │ │ + ldmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #16, 2 │ │ │ │ addsmi sp, sl, #22 │ │ │ │ @ instruction: 0x2320d034 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0x4621a8bd │ │ │ │ + strtmi sl, [r1], -r3, asr #17 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - @ instruction: 0xf8d5f9ed │ │ │ │ + @ instruction: 0xf8d5f9d3 │ │ │ │ andcs r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xffdaf7f5 │ │ │ │ - ldmdalt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xffe0f7f5 │ │ │ │ + ldmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9def7f1 │ │ │ │ + @ instruction: 0xf9c4f7f1 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdffcb │ │ │ │ - andcs fp, r1, #6684672 @ 0x660000 │ │ │ │ + @ instruction: 0xf7fdffd1 │ │ │ │ + andcs fp, r1, #108, 16 @ 0x6c0000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf830f7fc │ │ │ │ - stmdalt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf836f7fc │ │ │ │ + stmdalt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9c8f7f1 │ │ │ │ + @ instruction: 0xf9aef7f1 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [lr, #-968] @ 0xfffffc38 │ │ │ │ - ldmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2l 7, cr15, [r4, #-968]! @ 0xfffffc38 │ │ │ │ + ldmdalt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9bef7f1 │ │ │ │ + @ instruction: 0xf9a4f7f1 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r0, r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdffab │ │ │ │ - vmul.i d27, d0, d2[1] │ │ │ │ + @ instruction: 0xf7fdffb1 │ │ │ │ + vmul.i d27, d0, d0[3] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - @ instruction: 0xf640d05c │ │ │ │ + @ instruction: 0xf640d05d │ │ │ │ vsubl.s8 , d0, d15 │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - ldmdage r4!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage sl!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xff07394c │ │ │ │ - ldmdalt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xff1f397c │ │ │ │ + ldmdalt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47d2a60 │ │ │ │ - strtmi sl, [r1], -fp, ror #16 │ │ │ │ + @ instruction: 0x4621a871 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdff6d │ │ │ │ - vst2.8 {d27-d28}, [pc :128], r9 │ │ │ │ + @ instruction: 0xf7fdff73 │ │ │ │ + vst2.8 {d27-d28}, [pc :128] │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ vst4.32 {d16,d18,d20,d22}, [pc :128], r0 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - b 0x1b5b8c │ │ │ │ + b 0x1b5bbc │ │ │ │ addmi r0, r3, #67108864 @ 0x4000000 │ │ │ │ - ldmdale fp!, {r0, r1, r2, r3, r4, ip, lr, pc} │ │ │ │ + ldmdale ip!, {r0, r1, r2, r3, r4, ip, lr, pc} │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ - rsbsle r4, r4, fp, lsl #5 │ │ │ │ + rsbsle r4, r6, fp, lsl #5 │ │ │ │ msrvs SPSR_, pc, asr #8 │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - blcs 0xd5bc0 │ │ │ │ - stmdage r4, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xd5bf8 │ │ │ │ + stmdage sl, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ @ instruction: 0xf0043303 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ @ instruction: 0xf7f43409 │ │ │ │ - @ instruction: 0xf7fcf93b │ │ │ │ - stmdbge r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - strcs r4, [pc, #-1576] @ 0xb53b0 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubl.u8 , d4, d12 │ │ │ │ - strls r4, [fp, #-515] @ 0xfffffdfd │ │ │ │ - stmib sp, {r2, r3, r5, lr}^ │ │ │ │ - strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - ldc2l 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ - svclt 0x00ecf7fc │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xffc739ec │ │ │ │ - svclt 0x00e6f7fc │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xfe6f39f8 │ │ │ │ - svclt 0x00e0f7fc │ │ │ │ - rsbvs pc, r0, pc, asr #8 │ │ │ │ - adceq pc, r0, r0, asr #5 │ │ │ │ - eorle r4, r7, r3, lsl #5 │ │ │ │ - subsle r4, sp, fp, lsl #5 │ │ │ │ - subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - vmlal.u8 q13, d4, d9 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - vst2.8 {d0-d3}, [r4] │ │ │ │ - stmib sp, {r4, r5, r6, sl, lr}^ │ │ │ │ - @ instruction: 0xf5b42308 │ │ │ │ - @ instruction: 0xf04f4f70 │ │ │ │ - @ instruction: 0xf04f020f │ │ │ │ - stmib sp, {r8, r9}^ │ │ │ │ - @ instruction: 0xf47c230a │ │ │ │ - andcs sl, r1, #988 @ 0x3dc │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff10f7fb │ │ │ │ - svclt 0x00b8f7fc │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xfe373a54 │ │ │ │ - svclt 0x00b2f7fc │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - vabal.u8 q9, d4, d15 │ │ │ │ - andls r3, ip, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf7fdf941 │ │ │ │ + andls fp, ip, #131072 @ 0x20000 │ │ │ │ + andcs sl, pc, #8, 18 @ 0x20000 │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + movwls r4, #33539 @ 0x8303 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fc9409 │ │ │ │ + @ instruction: 0xf7fcfcf9 │ │ │ │ + stmdbge r8, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fcfaf3 │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fcfa9d │ │ │ │ + @ instruction: 0xf44fbfe5 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ + addmi r0, r3, #160 @ 0xa0 │ │ │ │ + addmi sp, fp, #39 @ 0x27 │ │ │ │ + vst4.16 {d29-d32}, [pc :64] │ │ │ │ + vmlal.s q11, d0, d0[0] │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + stmdage lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - eormi r9, ip, fp, lsl #10 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + ldrbtmi pc, [r0], #-1028 @ 0xfffffbfc @ │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf7fc940a │ │ │ │ - @ instruction: 0xf7fcfc89 │ │ │ │ - @ instruction: 0xf3c4bfa1 │ │ │ │ + svcmi 0x0070f5b4 │ │ │ │ + andeq pc, pc, #79 @ 0x4f │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ + svcge 0x00fcf47c │ │ │ │ + stmdbge r8, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fcff15 │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fcfa8f │ │ │ │ + andls fp, ip, #732 @ 0x2dc │ │ │ │ + andcs sl, pc, #8, 18 @ 0x20000 │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + movwls r4, #33539 @ 0x8303 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fc9409 │ │ │ │ + @ instruction: 0xf7fcfc8d │ │ │ │ + @ instruction: 0xf3c4bfa5 │ │ │ │ movwls r4, #33539 @ 0x8303 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ ldrbtmi pc, [r0], #-1028 @ 0xfffffbfc @ │ │ │ │ tstcs r0, pc │ │ │ │ svcmi 0x0070f5b4 │ │ │ │ stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf47c010a │ │ │ │ - stmdbge r8, {r0, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fcfee3 │ │ │ │ - stmdbge r8, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - strcs r4, [pc, #-1576] @ 0xb5494 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubl.u8 , d4, d12 │ │ │ │ - strls r4, [fp, #-515] @ 0xfffffdfd │ │ │ │ - stmib sp, {r2, r3, r5, lr}^ │ │ │ │ - strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - ldc2 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ - svclt 0x007af7fc │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - vabal.u8 q9, d4, d15 │ │ │ │ - andls r3, ip, #201326592 @ 0xc000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - eormi r9, ip, fp, lsl #10 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf7fc940a │ │ │ │ - @ instruction: 0xf7fcfc21 │ │ │ │ - vqrdmlsh.s , q2, d1[6] │ │ │ │ - andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf7fcfee7 │ │ │ │ + andls fp, ip, #572 @ 0x23c │ │ │ │ + andcs sl, pc, #8, 18 @ 0x20000 │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + movwls r4, #33539 @ 0x8303 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ + @ instruction: 0xf7fc9409 │ │ │ │ + @ instruction: 0xf7fcfcb5 │ │ │ │ + andls fp, ip, #500 @ 0x1f4 │ │ │ │ + andcs sl, pc, #8, 18 @ 0x20000 │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ movwls r4, #33539 @ 0x8303 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fc9409 │ │ │ │ + @ instruction: 0xf7fcfc23 │ │ │ │ + @ instruction: 0xf004bf6b │ │ │ │ + movwls r0, #37647 @ 0x930f │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf0004023 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + mrsls r2, R10_fiq │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + andls r4, fp, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0009108 │ │ │ │ @ instruction: 0xf5b380b9 │ │ │ │ @ instruction: 0xf47c0f80 │ │ │ │ - movwcs sl, #8075 @ 0x1f8b │ │ │ │ + movwcs sl, #8077 @ 0x1f8d │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f39200 │ │ │ │ - @ instruction: 0xf7fcfadb │ │ │ │ - @ instruction: 0xf44fbf4b │ │ │ │ + @ instruction: 0xf7fcfadd │ │ │ │ + @ instruction: 0xf44fbf4d │ │ │ │ vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ eormi r0, r3, pc, asr #6 │ │ │ │ rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ - streq pc, [pc], #-4 @ 0xb5b4c │ │ │ │ + streq pc, [pc], #-4 @ 0xb5b84 │ │ │ │ strls r4, [r8], #-659 @ 0xfffffd6d │ │ │ │ - svcge 0x0074f47c │ │ │ │ + svcge 0x0076f47c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - mcr2 7, 4, pc, cr2, cr1, {7} @ │ │ │ │ - svclt 0x0036f7fc │ │ │ │ + mcr2 7, 4, pc, cr4, cr1, {7} @ │ │ │ │ + svclt 0x0038f7fc │ │ │ │ movtcs pc, #25540 @ 0x63c4 @ │ │ │ │ andle r2, r4, r8, ror fp │ │ │ │ @ instruction: 0xf43f2b79 │ │ │ │ - @ instruction: 0xf7fca91e │ │ │ │ - vqrdmlsh.s , q2, d1[5] │ │ │ │ - @ instruction: 0xf0044303 │ │ │ │ - movwls r0, #41487 @ 0xa20f │ │ │ │ - vmls.f q8, q10, d3[5] │ │ │ │ - andls r5, r8, #128, 6 │ │ │ │ - @ instruction: 0xf53c9309 │ │ │ │ - stmdbge r8, {r0, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fca922 │ │ │ │ + vqrdmlsh.s , q2, d3[5] │ │ │ │ + vsubw.u8 , q10, d0 │ │ │ │ + stmib sp, {r0, r1, r9, lr}^ │ │ │ │ + @ instruction: 0xf0043209 │ │ │ │ + movwls r0, #33551 @ 0x830f │ │ │ │ + @ instruction: 0xf53c05e3 │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fcfd8f │ │ │ │ - svclt 0x0000bf1b │ │ │ │ + @ instruction: 0xf7fcfd91 │ │ │ │ + svclt 0x0000bf1d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - stmib sp, {r0, r1, r9, lr}^ │ │ │ │ - @ instruction: 0xf0042309 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - stmib sp, {r0, r1, r9, sp}^ │ │ │ │ - movwcs r3, #4619 @ 0x120b │ │ │ │ - @ instruction: 0xf4149308 │ │ │ │ + @ instruction: 0xf004930a │ │ │ │ + andls r0, sp, #1006632960 @ 0x3c000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs r9, #4875 @ 0x130b │ │ │ │ + movwls r9, #33292 @ 0x820c │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149309 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d6, d24 │ │ │ │ vmlal.s q8, d0, d1[1] │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ - blx 0xffe73ba0 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr11, cr12, {7} │ │ │ │ + blx 0xffef3bd8 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr13, cr12, {7} │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svcvs 0x0070f414 │ │ │ │ movwcs lr, #39373 @ 0x99cd │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf47c9308 │ │ │ │ - movwcs sl, #7975 @ 0x1f27 │ │ │ │ + movwcs sl, #7977 @ 0x1f29 │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - @ instruction: 0xf7fcfea1 │ │ │ │ - @ instruction: 0xf44fbee7 │ │ │ │ + @ instruction: 0xf7fcfea3 │ │ │ │ + @ instruction: 0xf44fbee9 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf3c40340 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ @ instruction: 0xf5b2d03f │ │ │ │ @ instruction: 0xf47c7f00 │ │ │ │ - movwcs sl, #7947 @ 0x1f0b │ │ │ │ + movwcs sl, #7949 @ 0x1f0d │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcf817 │ │ │ │ - @ instruction: 0xf004becb │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - vaddw.u8 q9, q2, d3 │ │ │ │ + @ instruction: 0xf7fcf819 │ │ │ │ + vqrdmlah.s , q10, d1[3] │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ @ instruction: 0xf4144c03 │ │ │ │ stmib sp, {r7, r8, r9}^ │ │ │ │ - andle r2, pc, r9, lsl #2 │ │ │ │ + andle r1, pc, r9, lsl #4 │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ movwls ip, #45088 @ 0xb020 │ │ │ │ cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr0, cr12, {3} │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr2, cr12, {3} │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ - blx 0x10f3c34 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr0, cr12, {7} │ │ │ │ + blx 0x1173c6c │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr2, cr12, {7} │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ @ instruction: 0xf8cd3403 │ │ │ │ strls ip, [fp], #-32 @ 0xffffffe0 │ │ │ │ - blx 0x1e73c4e │ │ │ │ - mcrlt 7, 5, pc, cr4, cr12, {7} @ │ │ │ │ + blx 0x1ef3c86 │ │ │ │ + mcrlt 7, 5, pc, cr6, cr12, {7} @ │ │ │ │ andslt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldclt 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ + ldclt 7, cr15, [r6], #-1008 @ 0xfffffc10 │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfb69 │ │ │ │ - movwcs fp, #7831 @ 0x1e97 │ │ │ │ + @ instruction: 0xf7fcfb6b │ │ │ │ + movwcs fp, #7833 @ 0x1e99 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xffdcf7f2 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr0, cr12, {7} │ │ │ │ + @ instruction: 0xffdef7f2 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr2, cr12, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ @ instruction: 0xb08c4bba │ │ │ │ strmi r6, [r4], -r5, lsl #17 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7f10300 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ movweq pc, #12309 @ 0x3015 @ │ │ │ │ @ instruction: 0xf0404698 │ │ │ │ stmiavs r3!, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf1131d2e │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d48139 │ │ │ │ @ instruction: 0xf5073080 │ │ │ │ strtmi r5, [sl], -r8 │ │ │ │ - blcc 0xc7580 │ │ │ │ + blcc 0xc75b8 │ │ │ │ svclt 0x00186565 │ │ │ │ andscc r2, r0, r1, lsl #6 │ │ │ │ @ instruction: 0xf7c0011b │ │ │ │ - @ instruction: 0x4605faf3 │ │ │ │ + @ instruction: 0x4605fad7 │ │ │ │ ldrsbeq pc, [r0], #132 @ 0x84 @ │ │ │ │ adcvs r6, r6, r5, lsr #12 │ │ │ │ smlalbtcs pc, r0, r0, r3 @ │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ @ instruction: 0xf8948128 │ │ │ │ - blcs 0xc20c8 │ │ │ │ + blcs 0xc2100 │ │ │ │ msrhi CPSR_fxc, r0, asr #32 │ │ │ │ stmdbcs pc, {r0, r3, r5, r8, r9, sl, fp} @ │ │ │ │ adcshi pc, r8, r0 │ │ │ │ andle r2, r2, lr, lsl #18 │ │ │ │ @ instruction: 0xf7f54620 │ │ │ │ - @ instruction: 0x4629fb75 │ │ │ │ + @ instruction: 0x4629fb77 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4629d15e │ │ │ │ @ instruction: 0xf0334620 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d4d158 │ │ │ │ @ instruction: 0x079320d0 │ │ │ │ rscshi pc, sl, r0, asr #2 │ │ │ │ msrvs SPSR_, #1325400064 @ 0x4f000000 │ │ │ │ movwmi pc, #1728 @ 0x6c0 @ │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ @ instruction: 0xf0406f40 │ │ │ │ @@ -169629,50 +169643,50 @@ │ │ │ │ rsceq r4, sl, #786432 @ 0xc0000 │ │ │ │ @ instruction: 0xf1406d70 │ │ │ │ @ instruction: 0xf6468253 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ movwls r2, #12950 @ 0x3296 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7a202a8 │ │ │ │ - blls 0x1b4630 │ │ │ │ + blls 0x1b45f8 │ │ │ │ @ instruction: 0xf8566d71 │ │ │ │ @ instruction: 0xf7a60023 │ │ │ │ - ldclvs 13, cr15, [r1, #-460]! @ 0xfffffe34 │ │ │ │ + ldclvs 13, cr15, [r1, #-348]! @ 0xfffffea4 │ │ │ │ eoreq pc, r7, r6, asr r8 @ │ │ │ │ - stc2 7, cr15, [r8, #664] @ 0x298 │ │ │ │ + stc2l 7, cr15, [ip, #-664]! @ 0xfffffd68 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ @ instruction: 0x460822ff │ │ │ │ - stc2 7, cr15, [r6], {159} @ 0x9f │ │ │ │ - blcs 0xd1794 │ │ │ │ + blx 0xffb73cba │ │ │ │ + blcs 0xd17cc │ │ │ │ stmiavs r3!, {r2, r4, r5, ip, lr, pc}^ │ │ │ │ ldmdale r1!, {r0, r8, r9, fp, sp} │ │ │ │ cdpvs 13, 14, cr6, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ mcrvs 0, 5, r8, cr0, cr9, {5} │ │ │ │ - @ instruction: 0xff56f79e │ │ │ │ + @ instruction: 0xff3af79e │ │ │ │ strbtvs r2, [r3], -r0, lsl #6 │ │ │ │ stmdbvs r3!, {r1, r2, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ @ instruction: 0xf646829f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ mulls r3, r6, r3 │ │ │ │ strcc r4, [r3, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf79a681e │ │ │ │ - ldmdbmi sl, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi sl, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf0259a03 │ │ │ │ ldrbtmi r0, [r9], #-1283 @ 0xfffffafd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ andsmi pc, ip, r0, asr #12 │ │ │ │ addseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf5004433 │ │ │ │ @ instruction: 0xf8d071a8 │ │ │ │ @ instruction: 0xf79a0150 │ │ │ │ - movwcs pc, #12151 @ 0x2f77 @ │ │ │ │ + movwcs pc, #12123 @ 0x2f5b @ │ │ │ │ movwpl lr, #10692 @ 0x29c4 │ │ │ │ ldmdavs sl, {r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrhi pc, lr, r0, asr #32 │ │ │ │ andcs fp, r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -169682,77 +169696,77 @@ │ │ │ │ strcc r8, [r4, #-496] @ 0xfffffe10 │ │ │ │ strb r6, [r9, r5, lsr #1]! │ │ │ │ sbccc pc, r0, #192, 6 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blcc 0x1eb9864 │ │ │ │ + blcc 0x1eb989c │ │ │ │ ldmdale r5, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ mulseq r4, r1, r0 │ │ │ │ rsbseq r0, r8, pc, asr #1 │ │ │ │ strdeq r0, [r6], -sp │ │ │ │ andseq pc, r7, #335544321 @ 0x14000001 │ │ │ │ movwvs pc, #965 @ 0x3c5 @ │ │ │ │ strtmi sl, [r0], -r5, lsl #18 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ movwls r0, #20571 @ 0x505b │ │ │ │ - blx 0xfeef3ea8 │ │ │ │ + blx 0xfef73ee0 │ │ │ │ orrle r2, sp, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 0, 2, pc, cr2, cr2, {1} │ │ │ │ + mrc2 0, 1, pc, cr10, cr2, {1} │ │ │ │ orrle r2, r7, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9aaf027 │ │ │ │ + @ instruction: 0xf9ecf027 │ │ │ │ orrle r2, r1, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff3cf02c │ │ │ │ + @ instruction: 0xff2cf02c │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ qsub16mi sl, r9, fp │ │ │ │ @ instruction: 0xf02d4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0074f47f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1728 @ 0x6c0 @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #192, 12 @ 0xc000000 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ @ instruction: 0xf8d4d10e │ │ │ │ smmlseq r9, r0, r0, r3 │ │ │ │ @ instruction: 0xf8d4d50a │ │ │ │ ldreq r3, [sl, r0, lsl #2] │ │ │ │ strtmi sp, [r9], -r6, lsl #10 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - stmdacs r0, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x005af43f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldrb pc, [r1, -sp, asr #29] @ │ │ │ │ + ldrb pc, [r1, -pc, asr #29] @ │ │ │ │ @ instruction: 0xf7f42009 │ │ │ │ - movwcs pc, #11513 @ 0x2cf9 @ │ │ │ │ + movwcs pc, #11515 @ 0x2cfb @ │ │ │ │ movwvs lr, #10692 @ 0x29c4 │ │ │ │ @ instruction: 0xf04fe782 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - mrc2 7, 5, pc, cr14, cr9, {7} │ │ │ │ + mcr2 7, 6, pc, cr0, cr9, {7} @ │ │ │ │ @ instruction: 0xf04fe742 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0xe73bfeb7 │ │ │ │ + @ instruction: 0xe73bfeb9 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff307844 │ │ │ │ - ldc2 7, cr15, [r0, #952] @ 0x3b8 │ │ │ │ + blvs 0xff30787c │ │ │ │ + ldc2l 7, cr15, [r4, #-952]! @ 0xfffffc48 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ ldr r6, [r8, -r3, lsr #11]! │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r9, r6, r6, lsr #26 │ │ │ │ + addeq r9, r6, lr, ror #25 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r1, fp, r0, ror r3 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ adchi pc, r2, r0 │ │ │ │ adchi pc, sl, r0, lsl #4 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ adchi pc, r2, r0 │ │ │ │ @@ -169786,15 +169800,15 @@ │ │ │ │ ldrbtmi r2, [r9], #-918 @ 0xfffffc6a │ │ │ │ ldmdavs fp, {r0, r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf6405841 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ strmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ mvnvc pc, r0, lsl #10 │ │ │ │ ldrsbeq pc, [r4, #128] @ 0x80 @ │ │ │ │ - mcr2 7, 3, pc, cr12, cr10, {4} @ │ │ │ │ + mrc2 7, 2, pc, cr0, cr10, {4} │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf005e6d2 │ │ │ │ @ instruction: 0xf1b373b8 │ │ │ │ suble r7, sp, r8, lsl #31 │ │ │ │ @ instruction: 0xf1b3d9ac │ │ │ │ subsle r7, r7, r8, lsr #31 │ │ │ │ svcvc 0x00b8f1b3 │ │ │ │ @@ -169810,15 +169824,15 @@ │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vhadd.s8 d24, d31, d3 │ │ │ │ vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ svcge 0x001ef47f │ │ │ │ @ instruction: 0xf57f0680 │ │ │ │ eorscs sl, pc, fp, lsl pc @ │ │ │ │ - mcr2 7, 2, pc, cr2, cr14, {4} @ │ │ │ │ + mcr2 7, 1, pc, cr6, cr14, {4} @ │ │ │ │ @ instruction: 0xf64fe6a4 │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ vst2.16 {d16-d19}, [pc :64], r0 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ eormi r0, fp, r0, lsl r2 │ │ │ │ mlasle r8, r3, r2, r4 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -169829,15 +169843,15 @@ │ │ │ │ @ instruction: 0xf47f2f50 │ │ │ │ @ instruction: 0x0700aeff │ │ │ │ mrcge 5, 7, APSR_nzcv, cr12, cr15, {3} │ │ │ │ movtpl pc, #965 @ 0x3c5 @ │ │ │ │ sbcpl pc, r1, #335544323 @ 0x14000003 │ │ │ │ tstpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldrbt pc, [pc], -pc, ror #31 @ │ │ │ │ + uhsub8 pc, pc, r1 @ │ │ │ │ cmnpmi r0, #83886080 @ p-variant is OBSOLETE @ 0x5000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ mcrge 4, 7, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf57f04c7 │ │ │ │ ldrbt sl, [r5], -r9, ror #29 │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ mcrge 4, 7, pc, cr4, cr15, {3} @ │ │ │ │ @@ -169851,926 +169865,923 @@ │ │ │ │ mcrge 5, 3, pc, cr2, cr15, {1} @ │ │ │ │ @ instruction: 0xf015e6d2 │ │ │ │ @ instruction: 0xf47f011f │ │ │ │ streq sl, [r6, -pc, asr #29] │ │ │ │ mcrge 5, 6, pc, cr12, cr15, {3} @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2l 7, cr15, [lr, #996] @ 0x3e4 │ │ │ │ + ldc2l 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ vmin.s8 q15, , q1 │ │ │ │ vmlal.s q8, d0, d0[4] │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ vhadd.s8 d29, d15, d24 │ │ │ │ vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf47f072a │ │ │ │ stcvs 14, cr10, [r3, #-724]! @ 0xfffffd2c │ │ │ │ ldrdcc pc, [r8, -r3] │ │ │ │ svcmi 0x0070f413 │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ @ instruction: 0xf79e203f │ │ │ │ - mcrvs 13, 3, pc, cr3, cr5, {6} @ │ │ │ │ + mcrvs 13, 3, pc, cr3, cr9, {5} @ │ │ │ │ rscvs r2, r2, r1, lsl #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe669ae39 │ │ │ │ - cdp2 2, 11, cr15, cr6, cr4, {0} │ │ │ │ + cdp2 2, 11, cr15, cr10, cr4, {0} │ │ │ │ movweq pc, #61445 @ 0xf005 @ │ │ │ │ @ instruction: 0xf47f2b0f │ │ │ │ @ instruction: 0x4620ae9d │ │ │ │ - blx 0xff874176 │ │ │ │ + blx 0xff1741ae │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe623ae97 │ │ │ │ @ instruction: 0xf57f0681 │ │ │ │ @ instruction: 0xe7e6ae93 │ │ │ │ svceq 0x00e0f015 │ │ │ │ mcrge 4, 6, pc, cr2, cr15, {3} @ │ │ │ │ @ instruction: 0xf7999303 │ │ │ │ - blls 0x1b5948 │ │ │ │ + blls 0x1b5910 │ │ │ │ streq pc, [pc], -r5 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480a7 │ │ │ │ @ instruction: 0x462030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r6], #-952 @ 0xfffffc48 │ │ │ │ - stc2l 7, cr15, [sl, #612] @ 0x264 │ │ │ │ + mcrr2 7, 14, pc, sl, cr14 @ │ │ │ │ + stc2 7, cr15, [lr, #612]! @ 0x264 │ │ │ │ strmi r2, [r1], -pc, lsl #28 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf894808e │ │ │ │ @ instruction: 0x462030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrrc2 7, 14, pc, r6, cr14 @ │ │ │ │ + ldc2 7, cr15, [sl], #-952 @ 0xfffffc48 │ │ │ │ movwmi pc, #13253 @ 0x33c5 @ │ │ │ │ rsble r2, r2, r8, lsl #22 │ │ │ │ - blcs 0xec30c │ │ │ │ + blcs 0xec344 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr6, cr15, {3} │ │ │ │ vnmla.f64 d4, d13, d8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrbtmi r2, [fp], #-406 @ 0xfffffe6a │ │ │ │ @ instruction: 0x460e681b │ │ │ │ - bl 0x2cc588 │ │ │ │ + bl 0x2cc5c0 │ │ │ │ andls r0, r1, #805306368 @ 0x30000000 │ │ │ │ andls r1, r0, #16384000 @ 0xfa0000 │ │ │ │ eorcc pc, r4, #82837504 @ 0x4f00000 │ │ │ │ addseq pc, r2, #192, 4 │ │ │ │ strmi r6, [fp], #-3081 @ 0xfffff3f7 │ │ │ │ - bleq 0x4f459c │ │ │ │ + bleq 0x4f45d4 │ │ │ │ teqpvs r1, r2, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf79a461a │ │ │ │ - @ instruction: 0xf646fdab │ │ │ │ + @ instruction: 0xf646fd8f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldcvs 3, cr2, [r0], #-600 @ 0xfffffda8 │ │ │ │ adceq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - strb pc, [r7, #2155] @ 0x86b @ │ │ │ │ + strb pc, [r7, #2127] @ 0x84f @ │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ eorcs pc, r7, r6, asr r8 @ │ │ │ │ - blx 0xff4f411a │ │ │ │ + blx 0xfedf4152 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmla.f32 q11, , q8 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9} │ │ │ │ - @ instruction: 0xf85af7a2 │ │ │ │ - blcc 0x3ef970 │ │ │ │ + @ instruction: 0xf83ef7a2 │ │ │ │ + blcc 0x3ef9a8 │ │ │ │ @ instruction: 0xf63f2b03 │ │ │ │ mvneq sl, #1424 @ 0x590 │ │ │ │ @ instruction: 0x03a9d45e │ │ │ │ - blmi 0xb2b400 │ │ │ │ + blmi 0xb2b438 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmpl r2, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ ldmne fp!, {r0, r8, r9, ip, pc} │ │ │ │ stcvs 3, cr9, [fp], {-0} │ │ │ │ tstpmi r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ ldceq 8, cr15, [r8], {208} @ 0xd0 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - stc2l 7, cr15, [sl, #-616]! @ 0xfffffd98 │ │ │ │ - blmi 0x7b01d8 │ │ │ │ + stc2l 7, cr15, [lr, #-616] @ 0xfffffd98 │ │ │ │ + blmi 0x7b0210 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r3, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ ldmne sl!, {r0, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf64f9200 │ │ │ │ vsubl.s8 , d0, d20 │ │ │ │ stcvs 2, cr0, [r9], {146} @ 0x92 │ │ │ │ @ instruction: 0xf8d2440b │ │ │ │ @ instruction: 0xf6020b94 │ │ │ │ @ instruction: 0x461a3194 │ │ │ │ - stc2l 7, cr15, [ip, #-616] @ 0xfffffd98 │ │ │ │ + ldc2 7, cr15, [r0, #-616]! @ 0xfffffd98 │ │ │ │ vaba.s8 d30, d30, d15 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf79e1026 │ │ │ │ - ldrb pc, [r1, -r5, asr #26]! @ │ │ │ │ + ldrb pc, [r1, -r9, lsr #26]! @ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [ip, #-632]! @ 0xfffffd88 │ │ │ │ + stc2 7, cr15, [r0, #-632]! @ 0xfffffd88 │ │ │ │ svclt 0x0000e758 │ │ │ │ - addeq r9, r6, sl, lsr fp │ │ │ │ - addeq r9, r6, r2, asr #18 │ │ │ │ - addeq r9, r6, r0, asr #17 │ │ │ │ - addeq r9, r6, r4, lsl #17 │ │ │ │ + addeq r9, r6, r2, lsl #22 │ │ │ │ + addeq r9, r6, sl, lsl #18 │ │ │ │ + addeq r9, r6, r8, lsl #17 │ │ │ │ + addeq r9, r6, ip, asr #16 │ │ │ │ @ instruction: 0x46412210 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xe7a2f91b │ │ │ │ + @ instruction: 0xe7a2f8ff │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xe79af915 │ │ │ │ - tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xe79af8f9 │ │ │ │ + teqpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbeq pc, ip, r5, asr #12 │ │ │ │ + addseq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1cf6271 │ │ │ │ - svclt 0x0000fdf7 │ │ │ │ - eorseq r1, r5, r8, ror r5 │ │ │ │ + svclt 0x0000fdf3 │ │ │ │ + eorseq r1, r5, r8, lsr #11 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xb0934bb9 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ strmi r2, [r0], r0, lsr #4 │ │ │ │ - bl 0x407c50 │ │ │ │ + bl 0x407c88 │ │ │ │ ldmdavs fp, {r1} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ @ instruction: 0xf1f30300 │ │ │ │ - vfmseq.f64 d30, d3, d22 │ │ │ │ + vfmseq.f64 d30, d3, d18 │ │ │ │ strtmi r4, [pc], -lr, lsr #12 │ │ │ │ andsle r2, lr, lr, lsl fp │ │ │ │ andsle r2, r2, pc, lsl fp │ │ │ │ suble r2, r5, sp, lsl fp │ │ │ │ - blmi 0xfebfe3d0 │ │ │ │ - blls 0x51043c │ │ │ │ + blmi 0xfebfe408 │ │ │ │ + blls 0x510474 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ - andslt r8, r3, r7, ror r6 │ │ │ │ + andslt r8, r3, pc, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsra.u64 q12, q8, #60 │ │ │ │ - bcs 0x18ebfc │ │ │ │ + bcs 0x18ec34 │ │ │ │ ldm pc, {r1, r3, r5, r6, r7, fp, ip, lr, pc}^ @ │ │ │ │ rscseq pc, r2, r2, lsl r0 @ │ │ │ │ addseq r0, r6, r2, asr #1 │ │ │ │ strteq r0, [r1], #-98 @ 0xffffff9e │ │ │ │ vmvn.i32 d29, #13500416 @ 0x00ce0000 │ │ │ │ vsubl.u8 , d20, d3 │ │ │ │ - bcs 0x48ca1c │ │ │ │ + bcs 0x48ca54 │ │ │ │ movwge sp, #6364 @ 0x18dc │ │ │ │ @ instruction: 0xf022f853 │ │ │ │ - muleq fp, fp, fp │ │ │ │ - andeq r6, fp, r5, ror #22 │ │ │ │ - andeq r6, fp, r9, lsr #22 │ │ │ │ - andeq r6, fp, r9, asr #7 │ │ │ │ - andeq r6, fp, pc, asr #21 │ │ │ │ - muleq fp, r1, sl │ │ │ │ + andeq r6, fp, r9, asr #23 │ │ │ │ + muleq fp, r5, fp │ │ │ │ + andeq r6, fp, fp, asr fp │ │ │ │ + andeq r6, fp, r1, lsl #8 │ │ │ │ + andeq r6, fp, r3, lsl #22 │ │ │ │ + andeq r6, fp, r7, asr #21 │ │ │ │ + muleq fp, pc, sl @ │ │ │ │ andeq r6, fp, r7, ror #20 │ │ │ │ - andeq r6, fp, sp, lsr #20 │ │ │ │ - andeq r6, fp, r5, asr #19 │ │ │ │ - muleq fp, r7, r9 │ │ │ │ + strdeq r6, [fp], -pc @ │ │ │ │ + ldrdeq r6, [fp], -r1 │ │ │ │ + andeq r6, fp, r9, lsl #19 │ │ │ │ + andeq r6, fp, fp, asr ip │ │ │ │ + andeq r6, fp, r3, lsl #24 │ │ │ │ + andeq r6, fp, sp, lsl #18 │ │ │ │ + @ instruction: 0x000b68b7 │ │ │ │ andeq r6, fp, pc, asr #18 │ │ │ │ - andeq r6, fp, pc, lsr #24 │ │ │ │ - ldrdeq r6, [fp], -r7 │ │ │ │ - ldrdeq r6, [fp], -r3 │ │ │ │ - andeq r6, fp, sp, ror r8 │ │ │ │ - andeq r6, fp, r5, lsl r9 │ │ │ │ movwvs pc, #9156 @ 0x23c4 @ │ │ │ │ ldmle r5!, {r1, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - strdeq r6, [fp], -r5 │ │ │ │ - andeq r6, fp, r7, lsr r6 │ │ │ │ - andeq r6, fp, r5, lsl #13 │ │ │ │ - @ instruction: 0x000b66b1 │ │ │ │ - andeq r6, fp, r9, lsr #14 │ │ │ │ - andeq r6, fp, r9, asr #7 │ │ │ │ - andeq r6, fp, r1, ror #14 │ │ │ │ + andeq r6, fp, sp, lsr #12 │ │ │ │ + andeq r6, fp, pc, ror #12 │ │ │ │ + @ instruction: 0x000b66bd │ │ │ │ + andeq r6, fp, r9, ror #13 │ │ │ │ + andeq r6, fp, r3, ror #14 │ │ │ │ + andeq r6, fp, r1, lsl #8 │ │ │ │ + muleq fp, fp, r7 │ │ │ │ movmi pc, #4, 8 @ 0x4000000 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ - strhi pc, [r6, -r0]! │ │ │ │ - @ instruction: 0x81a5f200 │ │ │ │ + ldrhi pc, [sl, -r0] │ │ │ │ + @ instruction: 0x81a6f200 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - strtmi r8, [r1], -r9, ror #14 │ │ │ │ + @ instruction: 0x4621875d │ │ │ │ @ instruction: 0xf7f0a808 │ │ │ │ - @ instruction: 0xf898fb71 │ │ │ │ - blls 0x2ba80c │ │ │ │ + @ instruction: 0xf898fb55 │ │ │ │ + blls 0x2ba844 │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ svclt 0x000c462a │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f04419 │ │ │ │ - andcs pc, r1, pc, ror #30 │ │ │ │ + andcs pc, r1, r1, ror pc @ │ │ │ │ @ instruction: 0xf004e787 │ │ │ │ @ instruction: 0xf5b313f0 │ │ │ │ @ instruction: 0xf0000fe0 │ │ │ │ - vmax.s8 d8, d0, d2 │ │ │ │ - @ instruction: 0xf5b3869b │ │ │ │ + vqrshl.s8 q4, q14, q8 │ │ │ │ + @ instruction: 0xf5b3868f │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vqrshl.s8 d8, d2, d1 │ │ │ │ - eorcs r8, r0, #19 │ │ │ │ + vqshl.s8 q4, , │ │ │ │ + eorcs r8, r0, #8 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vcgt.s8 d8, d1, d30 │ │ │ │ - @ instruction: 0xf5b3833e │ │ │ │ + vcge.s8 d8, d1, d11 │ │ │ │ + @ instruction: 0xf5b38333 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vqshl.s8 d8, d21, d2 │ │ │ │ - blcs 0xd7050 │ │ │ │ - strthi pc, [r0], #2 │ │ │ │ + vshl.s8 d8, d17, d2 │ │ │ │ + blcs 0xd7040 │ │ │ │ + strhi pc, [fp], #2 │ │ │ │ @ instruction: 0xf47f2b10 │ │ │ │ stmdbge r8, {r0, r2, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #33283 @ 0x8203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [fp], #-777 @ 0xfffffcf7 │ │ │ │ - ldc2 7, cr15, [r8], #-968 @ 0xfffffc38 │ │ │ │ + ldc2 7, cr15, [sl], #-968 @ 0xfffffc38 │ │ │ │ vaba.s8 q15, , │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vcgt.s8 d8, d16, d11 │ │ │ │ - @ instruction: 0xf5b38694 │ │ │ │ + vcgt.s8 d8, d16, d5 │ │ │ │ + @ instruction: 0xf5b38688 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - vhadd.s8 d24, d31, d14 │ │ │ │ + vhadd.s8 d24, d31, d2 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x003cf47f │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ + streq pc, [pc], #-4 @ 0xb65a0 │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r0, r1, r2, r3, r5, r8, r9, sl, fp, sp, pc}^ @ │ │ │ │ - @ instruction: 0x0635f013 │ │ │ │ - streq r0, [r5], -r1, lsr #12 │ │ │ │ - ldrbeq r0, [r5, #1513] @ 0x5e9 │ │ │ │ - vmls.f q8, q10, d1[0] │ │ │ │ - blcs 0x10b18c │ │ │ │ - cmpphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x062af013 │ │ │ │ + ldrbeq r0, [ip, #1559]! @ 0x617 │ │ │ │ + strbeq r0, [lr, #1505] @ 0x5e1 │ │ │ │ + vsli.64 d16, d27, #4 │ │ │ │ + blcs 0x10b1c4 │ │ │ │ + cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ @ instruction: 0xf404af1f │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41481ec │ │ │ │ + @ instruction: 0xf41481e1 │ │ │ │ @ instruction: 0xf0010200 │ │ │ │ - vst1.8 {d8-d11}, [r4], r8 │ │ │ │ + vst4. {d8,d10,d12,d14}, [r4 :256]! │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ addle r4, r6, r0, ror pc │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf95af7f5 │ │ │ │ + @ instruction: 0xf95cf7f5 │ │ │ │ @ instruction: 0xf3c4e76d │ │ │ │ - blcs 0x20b1ec │ │ │ │ + blcs 0x20b224 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - orreq r0, pc, #76, 8 @ 0x4c000000 │ │ │ │ - mvneq r0, #-2013265919 @ 0x88000001 │ │ │ │ - ldreq r0, [r6], #-957 @ 0xfffffc43 │ │ │ │ + orreq r0, r9, #1174405120 @ 0x46000000 │ │ │ │ + mvneq r0, #92, 6 @ 0x70000001 │ │ │ │ + ldreq r0, [r0], #-951 @ 0xfffffc49 │ │ │ │ adceq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - addhi pc, r5, r1 │ │ │ │ - strbhi pc, [r1, r0, lsl #4]! @ │ │ │ │ + rsbshi pc, r9, r1 │ │ │ │ + ldrbhi pc, [r5, r0, lsl #4] @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - adclt r8, r3, #170 @ 0xaa │ │ │ │ + adclt r8, r3, #158 @ 0x9e │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b38412 │ │ │ │ + @ instruction: 0xf5b38404 │ │ │ │ @ instruction: 0xf47f4f40 │ │ │ │ - blmi 0x72217c │ │ │ │ - blls 0x51068c │ │ │ │ + blmi 0x7221b4 │ │ │ │ + blls 0x5106c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ - strbmi r8, [r0], -pc, asr #10 │ │ │ │ + @ instruction: 0x46408537 │ │ │ │ pop {r0, r1, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ - @ instruction: 0xf404bebb │ │ │ │ + @ instruction: 0xf404bebd │ │ │ │ @ instruction: 0xf5b303a0 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - vhadd.s8 q4, q8, q4 │ │ │ │ - blcs 0xd8480 │ │ │ │ - adchi pc, r7, r1 │ │ │ │ + vqadd.s8 d8, d16, d28 │ │ │ │ + blcs 0xd8488 │ │ │ │ + addshi pc, fp, r1 │ │ │ │ eoreq fp, r0, #805306378 @ 0x3000000a │ │ │ │ vsri.64 , , #60 │ │ │ │ - movwls r4, #53763 @ 0xd203 │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - tstmi r3, ip, lsl r1 │ │ │ │ + movwls r5, #53824 @ 0xd240 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0x4123b11a │ │ │ │ @ instruction: 0xf10107d9 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, r8, r9, pc} │ │ │ │ + stmdbge r8, {r1, r4, r5, r6, r8, r9, pc} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ - strls r9, [ip], #-520 @ 0xfffffdf8 │ │ │ │ + strls r9, [r8], #-524 @ 0xfffffdf4 │ │ │ │ movwls r2, #45569 @ 0xb201 │ │ │ │ andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf9d8f7fb │ │ │ │ + @ instruction: 0xf9daf7fb │ │ │ │ svclt 0x0000e71b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf63f2b06 │ │ │ │ andge sl, r1, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r6, fp, pc, ror pc │ │ │ │ - andeq r6, fp, r5, lsr pc │ │ │ │ - andeq r7, fp, fp, lsl r0 │ │ │ │ - ldrdeq r6, [fp], -fp │ │ │ │ - andeq r7, fp, r1, ror r0 │ │ │ │ - andeq r6, fp, r9, asr #7 │ │ │ │ - ldrdeq r6, [fp], -r9 │ │ │ │ + andeq r6, fp, fp, lsr #31 │ │ │ │ + andeq r6, fp, r1, ror #30 │ │ │ │ + andeq r7, fp, r7, asr #32 │ │ │ │ + andeq r6, fp, r7, lsl #30 │ │ │ │ + muleq fp, sp, r0 │ │ │ │ + andeq r6, fp, r1, lsl #8 │ │ │ │ + andeq r7, fp, r5 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ mvneq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vhadd.s8 d8, d16, d21 │ │ │ │ - blcs 0xd80b0 │ │ │ │ - sbchi pc, fp, r1 │ │ │ │ + vqadd.s8 d8, d16, d9 │ │ │ │ + blcs 0xd80b8 │ │ │ │ + sbchi pc, r0, r1 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr10, cr15, {3} │ │ │ │ + cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r0, #43685 @ 0xaaa5 │ │ │ │ + ldceq 2, cr15, [r5], #280 @ 0x118 │ │ │ │ + stceq 2, cr15, [sl], {192} @ 0xc0 │ │ │ │ + vcgt.s8 d18, d6, d1 │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ + movwls r0, #522 @ 0x20a │ │ │ │ + stmdbge r8, {r8, r9, sp} │ │ │ │ + svclt 0x0008459e │ │ │ │ + strbmi r4, [r0], -r2, ror #12 │ │ │ │ + stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ + ldreq pc, [ip, #-5] │ │ │ │ + streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ + eor pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf004950c │ │ │ │ + strls r0, [fp, #-1295] @ 0xfffffaf1 │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sp], #-1289 @ 0xfffffaf7 │ │ │ │ + ldc2 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ + vmlsl.u q15, d20, d1[1] │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + vaddw.u8 , q2, d3 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + blcs 0x1b97b8 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strbthi pc, [r0], -r0 @ │ │ │ │ + @ instruction: 0xf47f2b05 │ │ │ │ + stmib sp, {r0, r2, r3, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ + strbmi r4, [r0], -r8, lsl #2 │ │ │ │ + stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ + andls ip, ip, #41943040 @ 0x2800000 │ │ │ │ + @ instruction: 0xff5ef7fa │ │ │ │ + beq 0x8f006c │ │ │ │ + andsne pc, r0, #4 │ │ │ │ + movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ + cdpcc 3, 0, cr15, cr3, cr4, {6} │ │ │ │ + streq pc, [pc, #-4] @ 0xb67ac │ │ │ │ + strbne pc, [r2], -r4, asr #7 @ │ │ │ │ + mrseq pc, CPSR @ │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + @ instruction: 0xf0002a10 │ │ │ │ + @ instruction: 0xf1b2864c │ │ │ │ + @ instruction: 0xf47f1f10 │ │ │ │ + @ instruction: 0xf8d8ae1d │ │ │ │ + @ instruction: 0x079020d0 │ │ │ │ + @ instruction: 0xf414d503 │ │ │ │ + @ instruction: 0xf43f6f60 │ │ │ │ + @ instruction: 0xf44fae15 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ + andsmi r4, r0, r0 │ │ │ │ + svcvs 0x0080f1b0 │ │ │ │ + strhi pc, [r9, r1] │ │ │ │ + andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ + svclt 0x00942a05 │ │ │ │ + andcs r2, r1, #0, 4 │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + andcs sl, r0, #3, 28 @ 0x30 │ │ │ │ + strbmi r2, [r0], -r1, lsl #8 │ │ │ │ + ands pc, r0, sp, asr #17 │ │ │ │ + stmib sp, {r1, r9, sl, ip, pc}^ │ │ │ │ + andls ip, r5, #0, 10 │ │ │ │ + @ instruction: 0xf7fa9403 │ │ │ │ + strbt pc, [ip], -r9, asr #19 @ │ │ │ │ + svcmi 0x00a0f5b3 │ │ │ │ + ldclge 4, cr15, [r2, #508]! @ 0x1fc │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf9aef7f0 │ │ │ │ + ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ + ldrdne pc, [r8], -r8 │ │ │ │ + cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + orrscs pc, r6, #192, 4 │ │ │ │ + smullscs pc, r9, r8, r8 @ │ │ │ │ + strbmi r1, [r0], -r9, lsl #20 │ │ │ │ + stcls 3, cr4, [r8], {10} │ │ │ │ + @ instruction: 0xf7ee6b99 │ │ │ │ + @ instruction: 0xf898f93b │ │ │ │ + @ instruction: 0x464030d9 │ │ │ │ + blcs 0xc80fc │ │ │ │ + tstcs r8, ip, lsl #30 │ │ │ │ + strtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ + ldc2 7, cr15, [sl, #960]! @ 0x3c0 │ │ │ │ + vst1.16 {d14-d16}, [r4], r7 │ │ │ │ + @ instruction: 0xf5b22270 │ │ │ │ + @ instruction: 0xf0012f70 │ │ │ │ + eoreq r8, r1, #111 @ 0x6f │ │ │ │ + rschi pc, r2, r1, asr #2 │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + @ instruction: 0xf8d8d104 │ │ │ │ + @ instruction: 0x069a30d0 │ │ │ │ + mrcge 5, 1, APSR_nzcv, cr5, cr15, {1} │ │ │ │ + ldrdcc pc, [r8], r8 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf003a908 │ │ │ │ + andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ + strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ + strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf80af7f5 │ │ │ │ + @ instruction: 0x2320e61b │ │ │ │ + tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + vmla.f32 d26, d23, d15 │ │ │ │ + vqdmlal.s q8, d16, d0[0] │ │ │ │ + eormi r0, r3, r0, lsr #6 │ │ │ │ + strcs pc, [r3, -r4, asr #7] │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + ldreq pc, [pc, #-4] @ 0xb68d8 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + ldrhi pc, [r9, -r1] │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ - vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - tstmi r3, #0, 24 │ │ │ │ - ldreq pc, [r5, #582]! @ 0x246 │ │ │ │ - streq pc, [sl, #-704] @ 0xfffffd40 │ │ │ │ - movwls r2, #49665 @ 0xc201 │ │ │ │ - andls r2, r0, #0, 6 │ │ │ │ + stmdbge r8, {r2, r3, r4, r8, r9} │ │ │ │ + @ instruction: 0x46404313 │ │ │ │ + subsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + strls r9, [r9], -r8, lsl #14 │ │ │ │ + stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f1340b │ │ │ │ + ldrb pc, [sl, #-3759]! @ 0xfffff151 @ │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + b 0x5c75d8 │ │ │ │ + @ instruction: 0xf0010203 │ │ │ │ + @ instruction: 0xf5b28213 │ │ │ │ + @ instruction: 0xf47f1f00 │ │ │ │ + beq 0xfe9a1ee4 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vhsub.s8 d25, d6, d9 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ - stmdbge r8, {r1, r3, r9} │ │ │ │ - svclt 0x0008459c │ │ │ │ - strbmi r4, [r0], -sl, lsr #12 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - eorgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf004950a │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - strls r1, [fp, #-1025] @ 0xfffffbff │ │ │ │ - @ instruction: 0xf7f3940d │ │ │ │ - @ instruction: 0xe6c6fc93 │ │ │ │ - movwpl pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc, #-4] @ 0xb6730 │ │ │ │ - smlabtne r3, r4, r3, pc @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs pc, r3, r4, asr #7 │ │ │ │ - @ instruction: 0xf3c42b04 │ │ │ │ - @ instruction: 0xf0003403 │ │ │ │ - blcs 0x2180fc │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr14, cr15, {3} │ │ │ │ - smlabteq r8, sp, r9, lr │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - strpl lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7fa920c │ │ │ │ - shsax pc, r4, sp @ │ │ │ │ - @ instruction: 0xf0040a20 │ │ │ │ - vmov.i32 d17, #49152 @ 0x0000c000 │ │ │ │ + andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0xf0031281 │ │ │ │ + strls r0, [ip, #-796] @ 0xfffffce4 │ │ │ │ + vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ - vmull.u8 q8, d4, d15 │ │ │ │ - vmull.p8 , d4, d3 │ │ │ │ - @ instruction: 0xf0005342 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - bcs 0x4bc08c │ │ │ │ - ldrbhi pc, [r8], -r0 @ │ │ │ │ - svcne 0x0010f1b2 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ - ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ - strle r0, [r3, #-1936] @ 0xfffff870 │ │ │ │ - svcvs 0x0060f414 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr6, cr15, {1} │ │ │ │ - andvc pc, r0, pc, asr #8 │ │ │ │ - andmi pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf1b04010 │ │ │ │ - @ instruction: 0xf0016f80 │ │ │ │ - @ instruction: 0xf1a1879a │ │ │ │ - bcs 0x1f6fd8 │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xbefc4 │ │ │ │ - mcrge 4, 0, pc, cr4, cr15, {1} @ │ │ │ │ - strcs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf8cd4640 │ │ │ │ - @ instruction: 0x9602e010 │ │ │ │ - @ instruction: 0x5c00e9cd │ │ │ │ - strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xf9c8f7fa │ │ │ │ - @ instruction: 0xf5b3e66d │ │ │ │ - @ instruction: 0xf47f4fa0 │ │ │ │ - @ instruction: 0x4621adf3 │ │ │ │ - @ instruction: 0xf7f0a808 │ │ │ │ - @ instruction: 0xf8d8f9cb │ │ │ │ - @ instruction: 0xf8d80054 │ │ │ │ - vhadd.s8 d17, d14, d8 │ │ │ │ - vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - @ instruction: 0xf8982396 │ │ │ │ - bne 0x2feb68 │ │ │ │ - movwmi r4, #42560 @ 0xa640 │ │ │ │ - blvs 0xfe71d82c │ │ │ │ - @ instruction: 0xf958f7ee │ │ │ │ - smullscc pc, r9, r8, r8 @ │ │ │ │ - strtmi r4, [sl], -r0, asr #12 │ │ │ │ - svclt 0x000c2b00 │ │ │ │ - tstcs r4, r8, lsl #2 │ │ │ │ - @ instruction: 0xf7f04421 │ │ │ │ - @ instruction: 0xe648fdb9 │ │ │ │ - rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ - svccs 0x0070f5b2 │ │ │ │ - rsbshi pc, fp, r1 │ │ │ │ - @ instruction: 0xf1410221 │ │ │ │ - vst4. {d8-d11}, [r4 :128], lr │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf53f069a │ │ │ │ - @ instruction: 0xf8d8ae36 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - strbmi r0, [r0], -fp, lsl #4 │ │ │ │ - stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strcs r2, [r1, #-520] @ 0xfffffdf8 │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ - strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f54508 │ │ │ │ - ldr pc, [ip], -r9, lsl #16 │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - andsmi r4, ip, #16, 6 @ 0x40000000 │ │ │ │ - stcge 4, cr15, [r0, #508]! @ 0x1fc │ │ │ │ - biceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ - msreq CPSR_, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - vabdl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0042603 │ │ │ │ - @ instruction: 0xf5b3051f │ │ │ │ - @ instruction: 0xf0011f00 │ │ │ │ - beq 0xfe998554 │ │ │ │ - addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #8, 18 @ 0x20000 │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - vsubl.u8 q8, d4, d10 │ │ │ │ - strls r5, [r8], -r0, asr #8 │ │ │ │ - strls r9, [sl, #-1801] @ 0xfffff8f7 │ │ │ │ - strcc lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ - mcr2 7, 5, pc, cr14, cr1, {7} @ │ │ │ │ - @ instruction: 0x2320e57b │ │ │ │ + strls r0, [r9, #-1055] @ 0xfffffbe1 │ │ │ │ + strcc lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xffc2f7f9 │ │ │ │ + @ instruction: 0x2320e559 │ │ │ │ teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - eorhi pc, r1, #1 │ │ │ │ - svcne 0x0000f5b2 │ │ │ │ - ldclge 4, cr15, [r0, #-508]! @ 0xfffffe04 │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - stmdbge r8, {r0, r1, r9, sp} │ │ │ │ - strbmi r9, [r0], -r8, lsl #4 │ │ │ │ - addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + vmov.i32 q13, #12845055 @ 0x00c3ffff │ │ │ │ + movwls r2, #33539 @ 0x8303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + beq 0xfe99b590 │ │ │ │ + andcs r9, r1, #12, 10 @ 0x3000000 │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #12, 10 @ 0x3000000 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - ldreq pc, [pc], #-4 @ 0xb690c │ │ │ │ - stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ + ldreq pc, [pc], #-4 @ 0xb6980 │ │ │ │ + stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7f9340a │ │ │ │ - ldrb pc, [sl, #-4033] @ 0xfffff03f @ │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - andsmi r4, ip, #48, 6 @ 0xc0000000 │ │ │ │ - ldclge 4, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - movwls r4, #37635 @ 0x9303 │ │ │ │ - strls r0, [ip, #-2723] @ 0xfffff55d │ │ │ │ - vsubl.u8 q9, d4, d1 │ │ │ │ - stmdbge r8, {r0, r7, r8, sl, ip} │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - @ instruction: 0xf004031c │ │ │ │ - @ instruction: 0x432b041f │ │ │ │ - strcc lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff3af7f9 │ │ │ │ - vst3.8 {d14,d16,d18}, [r4 :256]! │ │ │ │ - @ instruction: 0xf5b31340 │ │ │ │ - @ instruction: 0xf47f1f00 │ │ │ │ - stmdbeq r3!, {r0, r1, r2, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ - vst1.64 {d11-d14}, [r3 :128], r2 │ │ │ │ - @ instruction: 0xf3c463e0 │ │ │ │ - tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf4020be2 │ │ │ │ - subsmi r6, sl, r0, lsl #4 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - strbhi pc, [r8, #2]! @ │ │ │ │ - strbmi r9, [r0], -sl, lsl #2 │ │ │ │ - movwcs sl, #2312 @ 0x908 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-523 @ 0xfffffdf5 │ │ │ │ - movwls r9, #49928 @ 0xc308 │ │ │ │ - mrc2 7, 3, pc, cr6, cr11, {7} │ │ │ │ - strtmi lr, [r1], -pc, lsl #11 │ │ │ │ - @ instruction: 0xf7f0a808 │ │ │ │ - pldw [r4], #-2187 @ 0xfffff775 │ │ │ │ - @ instruction: 0xf47f1f40 │ │ │ │ - @ instruction: 0xf8d8ad11 │ │ │ │ - @ instruction: 0x065830d0 │ │ │ │ - stcge 5, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ - ldrdmi lr, [r8], -sp │ │ │ │ - mcr2 7, 5, pc, cr4, cr9, {4} @ │ │ │ │ - strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf7f14621 │ │ │ │ - ldrb pc, [r8, #-2861]! @ 0xfffff4d3 @ │ │ │ │ - movtne pc, #1044 @ 0x414 @ │ │ │ │ - ldclge 4, cr15, [lr], #508 @ 0x1fc │ │ │ │ - rsclt r0, r0, #557056 @ 0x88000 │ │ │ │ - rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + ldr pc, [ip, #-3899]! @ 0xfffff0c5 │ │ │ │ + movtne pc, #1028 @ 0x404 @ │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + ldcge 4, cr15, [r6, #-508]! @ 0xfffffe04 │ │ │ │ + rsclt r0, r2, #573440 @ 0x8c000 │ │ │ │ + mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - bleq 0xff8c75e8 │ │ │ │ - andvs pc, r0, r0, lsl #8 │ │ │ │ - vst4.16 {d4-d7}, [r4], r2 │ │ │ │ - @ instruction: 0xf5b02070 │ │ │ │ - @ instruction: 0xf0012f70 │ │ │ │ - stmib sp, {r1, r3, r4, r6, r9, sl, pc}^ │ │ │ │ - vst2.8 {d18-d21}, [pc], fp │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - tstls sl, pc, lsl #4 │ │ │ │ - streq lr, [r2, #-2564] @ 0xfffff5fc │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - vst3.8 {d25-d27}, [pc], r9 │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ - stmdbge r8, {r0, r2, r3, sl} │ │ │ │ - svclt 0x001442a5 │ │ │ │ - strcs r2, [r2], #-1025 @ 0xfffffbff │ │ │ │ - @ instruction: 0xf6444640 │ │ │ │ - vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xf7f39308 │ │ │ │ - strb pc, [r4, #-3247] @ 0xfffff351 @ │ │ │ │ + bleq 0xff9475f4 │ │ │ │ + andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + vst4.16 {d4-d7}, [r4 :64], sl │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + @ instruction: 0xf0022f70 │ │ │ │ + ldrdls r8, [sl, -r3] │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + andls r4, fp, #50331648 @ 0x3000000 │ │ │ │ + movwls r9, #33801 @ 0x8409 │ │ │ │ + @ instruction: 0xf7fb930c │ │ │ │ + str pc, [lr, #3703] @ 0xe77 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - strls r9, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf970f7f0 │ │ │ │ + @ instruction: 0xf86ef7f0 │ │ │ │ + svcne 0x0040f414 │ │ │ │ + ldcge 4, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf57f0658 │ │ │ │ + ldmib sp, {r0, r1, r3, r8, sl, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf7994008 │ │ │ │ + strmi pc, [r2], -r7, lsl #29 │ │ │ │ + strtmi r4, [r1], -r0, asr #12 │ │ │ │ + blx 0xc749c6 │ │ │ │ + @ instruction: 0xf414e577 │ │ │ │ + @ instruction: 0xf47f1340 │ │ │ │ + stmdbeq r2!, {r0, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + vst1.64 {d11-d14}, [r2 :128], r0 │ │ │ │ + vmlal.u q11, d20, d0[4] │ │ │ │ + movwmi r2, #8451 @ 0x2103 │ │ │ │ + @ instruction: 0xf4000be0 │ │ │ │ + submi r6, r2, r0 │ │ │ │ + rsbscs pc, r0, r4, lsl #8 │ │ │ │ + svccs 0x0070f5b0 │ │ │ │ + strbhi pc, [r9], -r1 @ │ │ │ │ + movwcs lr, #47565 @ 0xb9cd │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andeq pc, pc, #192, 4 │ │ │ │ + b 0x1dae64 │ │ │ │ + vabal.u8 q8, d4, d2 │ │ │ │ + strls r4, [r9], #-1027 @ 0xfffffbfd │ │ │ │ + ldrbvs pc, [r0], #-1103 @ 0xfffffbb1 @ │ │ │ │ + streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ + adcmi sl, r5, #8, 18 @ 0x20000 │ │ │ │ + strcs fp, [r1], #-3860 @ 0xfffff0ec │ │ │ │ + strbmi r2, [r0], -r2, lsl #8 │ │ │ │ + eorsvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + movwls r9, #33792 @ 0x8400 │ │ │ │ + ldc2 7, cr15, [r0], #972 @ 0x3cc │ │ │ │ + strtmi lr, [r1], -r3, asr #10 │ │ │ │ + strls sl, [ip, #-2056] @ 0xfffff7f8 │ │ │ │ + @ instruction: 0xf954f7f0 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ stclge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ vadd.f32 d25, d6, d8 │ │ │ │ vmvn.i32 d16, #589824 @ 0x00090000 │ │ │ │ vshl.s8 d16, d10, d6 │ │ │ │ vsubl.s8 q8, d16, d29 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ svclt 0x00082d00 │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - ldc2 7, cr15, [r2], {243} @ 0xf3 │ │ │ │ + ldc2 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ adceq lr, r6, #163577856 @ 0x9c00000 │ │ │ │ stcge 5, cr15, [lr], #508 @ 0x1fc │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - strls r8, [sl, #-1662] @ 0xfffff982 │ │ │ │ - @ instruction: 0xf7f0950c │ │ │ │ - stmdbge r8, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4640 │ │ │ │ - ldr pc, [r2, #-3577] @ 0xfffff207 │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - strls r9, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf93ef7f0 │ │ │ │ + strls r4, [ip, #-931] @ 0xfffffc5d │ │ │ │ + strbthi pc, [ip], -r1 @ │ │ │ │ + @ instruction: 0xf92ef7f0 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + ldc2l 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ + @ instruction: 0x4621e513 │ │ │ │ + strls sl, [ip, #-2056] @ 0xfffff7f8 │ │ │ │ + @ instruction: 0xf924f7f0 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ - msrhi CPSR_f, r1, asr #32 │ │ │ │ + tstphi sp, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldreq pc, [r5, #582]! @ 0x246 │ │ │ │ streq pc, [sl, #-704] @ 0xfffffd40 │ │ │ │ subne pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ @ instruction: 0xf1bc4640 │ │ │ │ svclt 0x00080f00 │ │ │ │ strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ - mrrc2 7, 15, pc, lr, cr3 @ │ │ │ │ - adceq lr, r7, #-218103808 @ 0xf3000000 │ │ │ │ - ldclge 5, cr15, [sl], #-252 @ 0xffffff04 │ │ │ │ + stc2l 7, cr15, [r2], #-972 @ 0xfffffc34 │ │ │ │ + adceq lr, r7, #-184549376 @ 0xf5000000 │ │ │ │ + ldclge 5, cr15, [ip], #-252 @ 0xffffff04 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - strls r8, [sl, #-1573] @ 0xfffff9db │ │ │ │ - @ instruction: 0xf7f0950c │ │ │ │ - blls 0x374f48 │ │ │ │ - blcs 0x41cf18 │ │ │ │ - movwcs fp, #7960 @ 0x1f18 │ │ │ │ - blls 0x32af10 │ │ │ │ - svclt 0x000c2b0d │ │ │ │ - movwcs r2, #4866 @ 0x1302 │ │ │ │ - vcgt.s8 d25, d6, d0 │ │ │ │ - vsubl.s8 q9, d0, d13 │ │ │ │ - @ instruction: 0xf644020a │ │ │ │ - vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ - strbmi r0, [r0], -r5, lsl #6 │ │ │ │ - svclt 0x00082900 │ │ │ │ - stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f32300 │ │ │ │ - strb pc, [r6], #3121 @ 0xc31 @ │ │ │ │ - movwne pc, #1044 @ 0x414 @ │ │ │ │ - @ instruction: 0xf47f461e │ │ │ │ - @ instruction: 0xf44fac4b │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - stmdage r8, {r0, r6, r9, sl, pc} │ │ │ │ - strls r2, [sl, #-1025] @ 0xfffffbff │ │ │ │ + strls r4, [ip, #-931] @ 0xfffffc5d │ │ │ │ + ldrhi pc, [r6], -r1 │ │ │ │ + @ instruction: 0xf8fcf7f0 │ │ │ │ + stmdbls r8, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ + svclt 0x00182b0d │ │ │ │ + tstle r4, r1, lsl #6 │ │ │ │ + blcs 0x41d758 │ │ │ │ + movwcs fp, #12044 @ 0x2f0c │ │ │ │ + movwls r2, #769 @ 0x301 │ │ │ │ + andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + movwcs sl, #2312 @ 0x908 │ │ │ │ + ldc2 7, cr15, [r6], #-972 @ 0xfffffc34 │ │ │ │ + @ instruction: 0xf414e4c9 │ │ │ │ + ldrmi r1, [lr], -r0, lsl #6 │ │ │ │ + mcrrge 4, 7, pc, lr, cr15 @ │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x43a34621 │ │ │ │ + ldrthi pc, [r2], -r1 @ │ │ │ │ + strcs sl, [r1], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7f0950c │ │ │ │ - blls 0x2f4ee8 │ │ │ │ + blls 0x2f4eb8 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - strt pc, [r8], #3091 @ 0xc13 │ │ │ │ + strt pc, [ip], #3097 @ 0xc19 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ adceq r4, r2, #34603008 @ 0x2100000 │ │ │ │ - adchi pc, lr, r1, lsl #2 │ │ │ │ + adchi pc, r6, r1, lsl #2 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - eorhi pc, r9, #1 │ │ │ │ - strcs sl, [r1], #-2056 @ 0xfffff7f8 │ │ │ │ - strls r9, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf8caf7f0 │ │ │ │ - stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vrshr.s64 d16, d25, #64 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xffef4b6a │ │ │ │ - @ instruction: 0xf414e48d │ │ │ │ - ldrmi r1, [lr], -r0, lsl #6 │ │ │ │ - strbthi pc, [r5], #66 @ 0x42 @ │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x43a34621 │ │ │ │ - rschi pc, r1, r1 │ │ │ │ + andshi pc, pc, #1 │ │ │ │ strcs sl, [r1], #-2056 @ 0xfffff7f8 │ │ │ │ - strls r9, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf8acf7f0 │ │ │ │ + @ instruction: 0xf7f0950c │ │ │ │ + blls 0x2f4e84 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + adcseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f39400 │ │ │ │ + ldr pc, [r2], #3071 @ 0xbff │ │ │ │ + movwne pc, #1044 @ 0x414 @ │ │ │ │ + @ instruction: 0xf042461e │ │ │ │ + vst3. {d24-d26}, [pc :64], r6 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + stmdage r8, {r0, r3, r4, r6, r7, pc} │ │ │ │ + strls r2, [ip, #-1025] @ 0xfffffbff │ │ │ │ + @ instruction: 0xf896f7f0 │ │ │ │ stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vmlal.s q8, d0, d1[7] │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xff774ba6 │ │ │ │ - @ instruction: 0x2320e46f │ │ │ │ + blx 0xff974bd2 │ │ │ │ + @ instruction: 0x2320e475 │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ - vpadd.i8 q13, , │ │ │ │ + vpadd.i8 q13, , │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - ldreq pc, [pc, #-4] @ 0xb6bf8 │ │ │ │ + strcs pc, [r3], -r4, asr #7 │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + ldreq pc, [pc, #-4] @ 0xb6c24 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r6, #-1] @ │ │ │ │ + strbhi pc, [ip, #-1] @ │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ stmdbge r8, {r2, r3, r4, r8, r9} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ addseq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [r9], -r8, lsl #14 │ │ │ │ + strls r9, [r9, -r8, lsl #12] │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f1340b │ │ │ │ - @ instruction: 0xf7fffd01 │ │ │ │ - strtmi fp, [r1], -lr, asr #23 │ │ │ │ + @ instruction: 0xf7fffd09 │ │ │ │ + @ instruction: 0x4621bbd4 │ │ │ │ stmib sp, {r3, fp, sp, pc}^ │ │ │ │ strls r5, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xff3cf7ef │ │ │ │ + @ instruction: 0xff26f7ef │ │ │ │ svcne 0x0040f414 │ │ │ │ - blge 0xff173e44 │ │ │ │ + blge 0xff2f3e70 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - stc2 7, cr15, [r6], #964 @ 0x3c4 │ │ │ │ - bllt 0xff034c50 │ │ │ │ + stc2 7, cr15, [lr], #964 @ 0x3c4 │ │ │ │ + bllt 0xff1b4c7c │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, ror r2 │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr4, {6} │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andhi pc, lr, #3 │ │ │ │ - ldrbhi pc, [lr, r0, lsl #4] @ │ │ │ │ + streq pc, [pc], #-4 @ 0xb6c98 │ │ │ │ + mvnshi pc, r3 │ │ │ │ + ldrbhi pc, [r8, r0, lsl #4] @ │ │ │ │ svcne 0x0010f1b2 │ │ │ │ - tstphi pc, r3 @ p-variant is OBSOLETE │ │ │ │ - ldrbhi pc, [sl], #513 @ 0x201 @ │ │ │ │ + rscshi pc, fp, r3 │ │ │ │ + ldrbhi pc, [r0], #513 @ 0x201 @ │ │ │ │ @ instruction: 0xf0032a20 │ │ │ │ - vhsub.s8 d8, d2, d21 │ │ │ │ - bcs 0xd89e0 │ │ │ │ - msrhi CPSR_sc, r3 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - eorsvs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2l 7, cr15, [r0, #964] @ 0x3c4 │ │ │ │ - bllt 0xfe4b4cac │ │ │ │ + vqsub.s8 d8, d2, d3 │ │ │ │ + bcs 0xd89c4 │ │ │ │ + tstphi r1, r3 @ p-variant is OBSOLETE │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + vmla.i8 d26, d5, d8 │ │ │ │ + vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2l 7, cr15, [r8, #964] @ 0x3c4 │ │ │ │ + bllt 0xfe634cd8 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - eorshi pc, lr, #66 @ 0x42 │ │ │ │ + eorhi pc, lr, #66 @ 0x42 │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - andshi pc, sp, #2 │ │ │ │ + andhi pc, sp, #2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - mvnshi pc, r2 │ │ │ │ + mvnhi pc, r2 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - vbic.i16 q13, #52480 @ 0xcd00 │ │ │ │ - @ instruction: 0xf4141201 │ │ │ │ - stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xf004230e │ │ │ │ - movwls r0, #54031 @ 0xd30f │ │ │ │ - blge 0x1d73ee4 │ │ │ │ + @ instruction: 0xf004ab83 │ │ │ │ + movwls r0, #61967 @ 0xf20f │ │ │ │ + svcvs 0x00d8f414 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwcs lr, #55757 @ 0xd9cd │ │ │ │ + blge 0x1ef3f10 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f4940c │ │ │ │ - @ instruction: 0xf7fffff1 │ │ │ │ - @ instruction: 0xf404bb62 │ │ │ │ + @ instruction: 0xf7fffff9 │ │ │ │ + @ instruction: 0xf404bb68 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41480de │ │ │ │ + @ instruction: 0xf41480d6 │ │ │ │ @ instruction: 0xf0010500 │ │ │ │ - vst4.16 {d8-d11}, [r4 :64], r8 │ │ │ │ + vst4.16 {d8-d11}, [r4 :64], r0 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53f041d │ │ │ │ - @ instruction: 0xf8d8abc4 │ │ │ │ + @ instruction: 0xf8d8abca │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ strbmi r0, [r0], -fp, lsl #4 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f44508 │ │ │ │ - @ instruction: 0xf7fffd97 │ │ │ │ - @ instruction: 0xf414bbaa │ │ │ │ + @ instruction: 0xf7fffd9f │ │ │ │ + @ instruction: 0xf414bbb0 │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst1.64 {d8-d11}, [r4 :64], fp │ │ │ │ + vst1.64 {d8-d11}, [r4], fp │ │ │ │ @ instruction: 0xf5b36310 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b382a0 │ │ │ │ + @ instruction: 0xf5b38290 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - blcs 0xd7788 │ │ │ │ - blge 0x973f84 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - svcvs 0x00d8f414 │ │ │ │ - movwcs lr, #59853 @ 0xe9cd │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf47f930d │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r8, r9, fp, sp, pc} │ │ │ │ + blcs 0xd7774 │ │ │ │ + blge 0xaf3fb0 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf414930f │ │ │ │ + @ instruction: 0xf3c46fd8 │ │ │ │ + stmib sp, {r0, r8, r9, ip}^ │ │ │ │ + @ instruction: 0xf47f230d │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xff90f7f4 │ │ │ │ - bllt 0x2b4dbc │ │ │ │ + @ instruction: 0xff98f7f4 │ │ │ │ + bllt 0x434de8 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - sbcshi pc, sp, r1 │ │ │ │ + sbcshi pc, r5, r1 │ │ │ │ @ instruction: 0xf1410223 │ │ │ │ - vst4.32 {d8-d11}, [r4 :128], r4 │ │ │ │ + vst4.32 {d8-d11}, [r4 :64], ip │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53f04df │ │ │ │ - @ instruction: 0xf8d8ab6a │ │ │ │ + @ instruction: 0xf8d8ab70 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ strbmi r0, [r0], -fp, lsl #4 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, sl, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1291] @ 0xfffffaf5 │ │ │ │ strcs r9, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [lr, #-976]! @ 0xfffffc30 │ │ │ │ - bllt 0x1534e14 │ │ │ │ + stc2l 7, cr15, [r6, #-976] @ 0xfffffc30 │ │ │ │ + bllt 0x16b4e40 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldrhi pc, [r9], #-2 │ │ │ │ + strhi pc, [sl], #-2 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - adchi pc, r6, #66 @ 0x42 │ │ │ │ + addshi pc, r8, #66 @ 0x42 │ │ │ │ tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - vst3.16 {d24,d26,d28}, [pc], r6 │ │ │ │ + vst3.8 {d24,d26,d28}, [pc :256], r8 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - strbhi pc, [ip, #-2] @ │ │ │ │ + ldrhi pc, [lr, #-2]! │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldrbhi pc, [pc], r2 @ │ │ │ │ + strbhi pc, [ip], r2 @ │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ - @ instruction: 0x4621aab3 │ │ │ │ + @ instruction: 0x4621aab9 │ │ │ │ @ instruction: 0xf7efa808 │ │ │ │ - @ instruction: 0xf8d8fe57 │ │ │ │ + @ instruction: 0xf8d8fe41 │ │ │ │ strbmi r3, [r0], -r8, lsl #1 │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - mcr2 7, 1, pc, cr0, cr4, {7} @ │ │ │ │ - bllt 0x7b4e80 │ │ │ │ + mcr2 7, 1, pc, cr8, cr4, {7} @ │ │ │ │ + bllt 0x934eac │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - tstphi r5, r2, asr #32 @ p-variant is OBSOLETE │ │ │ │ + rscshi pc, r5, r2, asr #32 │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - sbchi pc, sl, r2 │ │ │ │ + adcshi pc, sl, r2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - adchi pc, ip, r2 │ │ │ │ + addshi pc, ip, r2 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf3c4aa93 │ │ │ │ - @ instruction: 0xf4141201 │ │ │ │ - stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xf004230e │ │ │ │ - movwls r0, #54031 @ 0xd30f │ │ │ │ - bge 0xfe2f40b8 │ │ │ │ + @ instruction: 0xf004aa99 │ │ │ │ + movwls r0, #61967 @ 0xf20f │ │ │ │ + svcvs 0x00d8f414 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwcs lr, #55757 @ 0xd9cd │ │ │ │ + bge 0xfe4740e4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f4940c │ │ │ │ - @ instruction: 0xf7ffff0d │ │ │ │ - @ instruction: 0xf414ba78 │ │ │ │ + @ instruction: 0xf7ffff15 │ │ │ │ + @ instruction: 0xf414ba7e │ │ │ │ @ instruction: 0xf47f4000 │ │ │ │ - beq 0xfe9618b4 │ │ │ │ + beq 0xfe9618f8 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andseq pc, ip, #2 │ │ │ │ cmnpcs r0, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ - @ instruction: 0xf0042e03 │ │ │ │ + cdpcs 3, 0, cr15, cr3, cr4, {6} │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ vmull.u8 q8, d4, d15 │ │ │ │ vabal.u8 , d4, d1 │ │ │ │ @ instruction: 0xf5b15300 │ │ │ │ @ instruction: 0xf8cd2f70 │ │ │ │ @ instruction: 0xf002e024 │ │ │ │ - stmib sp, {r0, r4, r7, r8, r9, pc}^ │ │ │ │ + stmib sp, {r1, r7, r8, r9, pc}^ │ │ │ │ stmdbge r8, {r0, r1, r3, r9, lr, pc} │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ vsubl.s8 q11, d16, d9 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ movwls r4, #33795 @ 0x8403 │ │ │ │ strls r9, [sp, #-1034] @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf88ef7f3 │ │ │ │ - blt 0xff134f34 │ │ │ │ + @ instruction: 0xf896f7f3 │ │ │ │ + blt 0xff2b4f60 │ │ │ │ movwne pc, #5060 @ 0x13c4 @ │ │ │ │ movwls r0, #54310 @ 0xd426 │ │ │ │ - bge 0x11f4440 │ │ │ │ + bge 0x137446c │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf004920a │ │ │ │ andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ @ instruction: 0xf0020aa2 │ │ │ │ vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ addsmi pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f3940c │ │ │ │ - @ instruction: 0xf7fff869 │ │ │ │ - @ instruction: 0xf414ba9c │ │ │ │ + @ instruction: 0xf7fff871 │ │ │ │ + @ instruction: 0xf414baa2 │ │ │ │ @ instruction: 0xf47f4500 │ │ │ │ - vst1.8 {d26-d27}, [pc :128], r1 │ │ │ │ + vst1.8 {d26-d27}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - msrhi CPSR_fx, #2 │ │ │ │ + tstphi fp, #2 @ p-variant is OBSOLETE │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d13 │ │ │ │ andls r2, r9, #805306368 @ 0x30000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf004920a │ │ │ │ andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ vmlsl.u8 q8, d20, d18 │ │ │ │ @@ -170778,244 +170789,241 @@ │ │ │ │ vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r9, [ip], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf83cf7f3 │ │ │ │ - blt 0x1cb4fd8 │ │ │ │ + @ instruction: 0xf844f7f3 │ │ │ │ + blt 0x1e35004 │ │ │ │ tstpeq r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xc7074 │ │ │ │ - ldmibge r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xc70a0 │ │ │ │ + ldmibge r6!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031581 │ │ │ │ stmdbge r8, {r2, r3, r4, r8, r9} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0x432b2203 │ │ │ │ movwls r9, #45576 @ 0xb208 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0xb7010 │ │ │ │ + streq pc, [pc], #-4 @ 0xb703c │ │ │ │ stmib sp, {r2, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f12409 │ │ │ │ - @ instruction: 0xf7fffa2f │ │ │ │ - vmul.i8 , q8, q4 │ │ │ │ + @ instruction: 0xf7fffa37 │ │ │ │ + vmul.i8 , q8, q7 │ │ │ │ vsubw.s8 , q0, d13 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ mvnshi pc, #1 │ │ │ │ cmnpcs r8, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - strthi pc, [r7], #2 │ │ │ │ + ldrhi pc, [r8], #2 │ │ │ │ @ instruction: 0xf1410425 │ │ │ │ - vst3.16 {d8-d10}, [r4 :128], r4 │ │ │ │ + vst3.16 {d8-d10}, [r4 :64], r8 │ │ │ │ @ instruction: 0xf5b31386 │ │ │ │ @ instruction: 0xf47f1f84 │ │ │ │ - stmdbge r8, {r0, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r6, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubl.u8 q10, d4, d3 │ │ │ │ stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ @ instruction: 0xf0041303 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xf93ef7f4 │ │ │ │ - stmiblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf946f7f4 │ │ │ │ + ldmiblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - stmibge r8!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ - vsubl.u8 q12, d20, d17 │ │ │ │ + vrshr.u64 d24, d2, #60 │ │ │ │ andls r1, sp, #268435456 @ 0x10000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - beq 0xfe95b8d0 │ │ │ │ + beq 0xfe95b8fc │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andseq pc, ip, #2 │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ stmdbge r8, {r2, r4, r8, r9, lr} │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ movwls r0, #33285 @ 0x8205 │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7ffffc3 │ │ │ │ - stmdbge r8, {r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7ffffcb │ │ │ │ + stmdbge r8, {r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #33283 @ 0x8203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [fp], #-777 @ 0xfffffcf7 │ │ │ │ - blx 0xfea750b8 │ │ │ │ - stmdblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfec750e4 │ │ │ │ + ldmdblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ andvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ - strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf844f7f1 │ │ │ │ - ldmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - rsbspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ - strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf830f7f1 │ │ │ │ - stmdblt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f1c50b │ │ │ │ + @ instruction: 0xf7fff84d │ │ │ │ + stmib sp, {r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + strbmi r1, [r0], -r8, lsl #4 │ │ │ │ + @ instruction: 0xf644a908 │ │ │ │ + vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vcgt.s8 d16, d7, d5 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + strls r0, [sl], #-517 @ 0xfffffdfb │ │ │ │ + strgt lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf83af7f1 │ │ │ │ + stmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ @ instruction: 0xf8d8b123 │ │ │ │ @ instruction: 0x07d830d4 │ │ │ │ - ldmdbge ip!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ mvneq pc, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ adcvc pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ - strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf814f7f1 │ │ │ │ - stmdblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smullscc pc, r9, r8, r8 @ │ │ │ │ - @ instruction: 0xf8d8b123 │ │ │ │ - @ instruction: 0x07de30d4 │ │ │ │ - stmdbge r0!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - mvneq pc, #1610612740 @ 0x60000004 │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - rsbsvc pc, sp, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ - strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xfff8f7f0 │ │ │ │ - stmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f1c50b │ │ │ │ + @ instruction: 0xf7fff81f │ │ │ │ + @ instruction: 0xf898b932 │ │ │ │ + ldrdlt r3, [r3, -r9]! │ │ │ │ + ldrsbcc pc, [r4], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf57f07de │ │ │ │ + stmib sp, {r0, r3, r5, r8, fp, sp, pc}^ │ │ │ │ + strbmi r1, [r0], -r8, lsl #4 │ │ │ │ + vmla.i8 d26, d6, d8 │ │ │ │ + vqdmlal.s q8, d16, d1[4] │ │ │ │ + @ instruction: 0xf645030a │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + strls r0, [sl], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf804f7f1 │ │ │ │ + ldmdblt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ subvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ - strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffe4f7f0 │ │ │ │ - ldmlt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - adcspl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ - strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffd0f7f0 │ │ │ │ - stmialt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f0c50b │ │ │ │ + @ instruction: 0xf7fffff1 │ │ │ │ + stmib sp, {r2, r8, fp, ip, sp, pc}^ │ │ │ │ + strbmi r1, [r0], -r8, lsl #4 │ │ │ │ + @ instruction: 0xf644a908 │ │ │ │ + vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vcgt.s8 d16, d7, d5 │ │ │ │ + vrshr.s64 d21, d29, #64 │ │ │ │ + strls r0, [sl], #-517 @ 0xfffffdfb │ │ │ │ + strgt lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xffdef7f0 │ │ │ │ + ldmlt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubl.s8 q9, d16, d16 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - strbhi pc, [r3], #1 @ │ │ │ │ - teqphi r9, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + ldrthi pc, [fp], #1 @ │ │ │ │ + teqphi sl, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ vrshr.s64 q9, q8, #64 │ │ │ │ addsmi r0, r3, #176, 4 │ │ │ │ - strbhi pc, [r7, #1] @ │ │ │ │ - ldrbhi pc, [r7], #-512 @ 0xfffffe00 @ │ │ │ │ + ldrhi pc, [lr, #1]! │ │ │ │ + ldrbhi pc, [r8], #-512 @ 0xfffffe00 @ │ │ │ │ vrshr.s64 q9, q8, #64 │ │ │ │ addsmi r0, r3, #144, 4 │ │ │ │ - ldrhi pc, [r6, #-1] │ │ │ │ + strhi pc, [lr, #-1] │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - ldrbthi pc, [sp], #1 @ │ │ │ │ + ldrbthi pc, [r5], #1 @ │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - stmiage r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r8, {r0, r1, r9, sp} │ │ │ │ andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ ldrmi r9, [sl], -fp, lsl #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fffd57 │ │ │ │ - vmla.i8 d27, d15, d24 │ │ │ │ + @ instruction: 0xf7fffd65 │ │ │ │ + vmul.i8 d27, d15, d20 │ │ │ │ vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ andshi pc, sp, #0 │ │ │ │ addeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - teqcs r0, #10682368 @ 0xa30000 │ │ │ │ + teqcs r0, #11468800 @ 0xaf0000 │ │ │ │ cmnpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0021f00 │ │ │ │ - vshl.s8 q4, , q0 │ │ │ │ + vqshl.s8 q4, , q0 │ │ │ │ @ instruction: 0xf5b384f6 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vqrshl.s8 q4, , │ │ │ │ - blcs 0x8d8224 │ │ │ │ - ldrbthi pc, [r4], #2 @ │ │ │ │ - adchi pc, r3, #536870912 @ 0x20000000 │ │ │ │ + vrshl.s8 q4, , │ │ │ │ + blcs 0x8d822c │ │ │ │ + strbthi pc, [r6], #2 @ │ │ │ │ + addshi pc, sl, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - vorr.i32 q12, #50688 @ 0x0000c600 │ │ │ │ + @ instruction: 0xf3c4834d │ │ │ │ movwls r2, #33539 @ 0x8303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwcs r9, #4873 @ 0x1309 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ @ instruction: 0xf004461a │ │ │ │ strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ - blx 0xd7529e │ │ │ │ - ldmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x10f52be │ │ │ │ + stmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - mcrr2 7, 14, pc, ip, cr15 @ │ │ │ │ + ldc2 7, cr15, [ip], #-956 @ 0xfffffc44 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf8b0f7f0 │ │ │ │ + @ instruction: 0xf8bef7f0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - strbeq sl, [r0, r0, ror #17]! │ │ │ │ - stmdage r6!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + strbeq sl, [r0, ip, ror #17]! │ │ │ │ + ldmdage r2!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ sbcpl pc, r3, r4, asr #7 │ │ │ │ @ instruction: 0xf10104a1 │ │ │ │ - @ instruction: 0xf8d880f2 │ │ │ │ + @ instruction: 0xf8d880ee │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x143f24 │ │ │ │ - andshi pc, lr, r2, asr #4 │ │ │ │ + blcs 0x143f44 │ │ │ │ + andshi pc, r4, r2, asr #4 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - vst2. {d26-d27}, [pc], ip │ │ │ │ + vst2. {d26-d27}, [pc :64], r8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ eormi r0, r3, r0, asr #6 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - ldrbhi pc, [r2, r2]! @ │ │ │ │ + strbhi pc, [r6, r2]! @ │ │ │ │ strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ mvnsvc pc, #64, 4 │ │ │ │ stceq 0, cr4, [r2, #-140]! @ 0xffffff74 │ │ │ │ vst2.8 {d4-d7}, [r4 :64]! │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ - b 0x148310c │ │ │ │ + b 0x148312c │ │ │ │ @ instruction: 0xf0030545 │ │ │ │ - stmdbge r8, {r0, r3, r7, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r5, r6, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0024403 │ │ │ │ stmib sp, {r0, r1, r9}^ │ │ │ │ andls r4, sl, #8, 10 @ 0x2000000 │ │ │ │ - stc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ - ldmdalt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ + ldmdalt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvc SPSR_, #4 │ │ │ │ svcvc 0x0060f1b3 │ │ │ │ mrshi pc, (UNDEF: 75) @ │ │ │ │ ldrmi r2, [r3], -r0, lsl #4 │ │ │ │ stmdbeq r3!, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ andpl lr, fp, #3358720 @ 0x334000 │ │ │ │ mvnscc pc, #50331648 @ 0x3000000 │ │ │ │ @@ -171026,4661 +171034,4683 @@ │ │ │ │ mvneq r4, sl, asr r0 │ │ │ │ orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ vmov.i32 q10, #195 @ 0x000000c3 │ │ │ │ vhsub.u8 d21, d20, d3 │ │ │ │ andls r6, r8, #128, 8 @ 0x80000000 │ │ │ │ bicmi lr, r4, #274432 @ 0x43000 │ │ │ │ movwls r0, #36955 @ 0x905b │ │ │ │ - mcr2 7, 3, pc, cr0, cr8, {7} @ │ │ │ │ - stmdalt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 3, pc, cr14, cr8, {7} @ │ │ │ │ + ldmdalt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - addhi pc, pc, #0 │ │ │ │ + addshi pc, r0, #0 │ │ │ │ svceq 0x0040f5b3 │ │ │ │ - stmdage r0, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0031281 │ │ │ │ - vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - tstmi r3, #0, 24 │ │ │ │ - ldreq pc, [r9, #-582]! @ 0xfffffdba │ │ │ │ - streq pc, [sl, #-704] @ 0xfffffd40 │ │ │ │ - movwls r2, #49665 @ 0xc201 │ │ │ │ - andls r2, r0, #0, 6 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vhsub.s8 d25, d6, d9 │ │ │ │ + stmdage ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r0, #43685 @ 0xaaa5 │ │ │ │ + ldceq 2, cr15, [r9], #-280 @ 0xfffffee8 │ │ │ │ + stceq 2, cr15, [sl], {192} @ 0xc0 │ │ │ │ + vcgt.s8 d18, d6, d1 │ │ │ │ vsubl.s8 q8, d16, d29 │ │ │ │ - stmdbge r8, {r1, r3, r9} │ │ │ │ - svclt 0x0008459c │ │ │ │ - strbmi r4, [r0], -sl, lsr #12 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - eorgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf004950a │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - strls r1, [fp, #-1025] @ 0xfffffbff │ │ │ │ - @ instruction: 0xf7f2940d │ │ │ │ - @ instruction: 0xf7fffe19 │ │ │ │ - stmib sp, {r2, r3, r6, fp, ip, sp, pc}^ │ │ │ │ - stmdbge r8, {r3, r8} │ │ │ │ - stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - andls r5, ip, #167772160 @ 0xa000000 │ │ │ │ - @ instruction: 0xf8a8f7fa │ │ │ │ - svclt 0x00cbf7fe │ │ │ │ - ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ - strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ - svceq 0x000ef010 │ │ │ │ - svcge 0x00c2f43e │ │ │ │ - andvc pc, r0, pc, asr #8 │ │ │ │ - andmi pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf1b04010 │ │ │ │ - @ instruction: 0xf0016f80 │ │ │ │ - @ instruction: 0xf1a1814c │ │ │ │ - bcs 0x1f7c80 │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xbfc6c │ │ │ │ - svcge 0x00b0f43e │ │ │ │ - strbmi r2, [r0], -r0, lsl #4 │ │ │ │ - ands pc, r0, sp, asr #17 │ │ │ │ - stmib sp, {r1, r9, sl, ip, pc}^ │ │ │ │ - andls r5, r5, #0, 24 │ │ │ │ - @ instruction: 0xf7f99203 │ │ │ │ - @ instruction: 0xf7fffb75 │ │ │ │ - sbccs fp, r0, #1703936 @ 0x1a0000 │ │ │ │ - sbcseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vcge.s8 q4, q8, │ │ │ │ - @ instruction: 0xf1b382f6 │ │ │ │ - @ instruction: 0xf0011fc0 │ │ │ │ - sbcscs r8, r0, #721420288 @ 0x2b000000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ + movwls r0, #522 @ 0x20a │ │ │ │ + stmdbge r8, {r8, r9, sp} │ │ │ │ + svclt 0x0008459e │ │ │ │ + strbmi r4, [r0], -r2, ror #12 │ │ │ │ + stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ + ldreq pc, [ip, #-5] │ │ │ │ + streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ + eor pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf004950c │ │ │ │ + strls r0, [fp, #-1295] @ 0xfffffaf1 │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sp], #-1289 @ 0xfffffaf7 │ │ │ │ + mcr2 7, 1, pc, cr6, cr2, {7} @ │ │ │ │ + ldmdalt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + smlabtmi r8, sp, r9, lr │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fa920c │ │ │ │ + @ instruction: 0xf7fef8b5 │ │ │ │ + @ instruction: 0xf8d8bfd6 │ │ │ │ + @ instruction: 0x079420d0 │ │ │ │ + @ instruction: 0xf010d503 │ │ │ │ + @ instruction: 0xf43e0f0e │ │ │ │ + @ instruction: 0xf44fafcd │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ + andsmi r4, r0, r0 │ │ │ │ + svcvs 0x0080f1b0 │ │ │ │ + cmpphi r7, r1 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ + svclt 0x00942a05 │ │ │ │ + andcs r2, r1, #0, 4 │ │ │ │ + @ instruction: 0xf43e2a00 │ │ │ │ + andcs sl, r0, #748 @ 0x2ec │ │ │ │ + @ instruction: 0xf8cd4640 │ │ │ │ + @ instruction: 0x9602e010 │ │ │ │ + strgt lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ + andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ + blx 0xfe17548a │ │ │ │ + stmdalt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ + addsmi r0, r3, #208, 4 │ │ │ │ + mvnshi pc, #1 │ │ │ │ + rscshi pc, r6, #0, 4 │ │ │ │ + svcne 0x00c0f1b3 │ │ │ │ + strthi pc, [r2], #-1 │ │ │ │ + vrshr.s64 q9, q0, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + strhi pc, [r2], #-1 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + svcge 0x0096f47e │ │ │ │ + smullsne pc, r9, r8, r8 @ │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + ldrsbcs pc, [r4], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf0022900 │ │ │ │ + bicsmi r8, r2, #215 @ 0xd7 │ │ │ │ + movweq pc, #4098 @ 0x1002 @ │ │ │ │ + @ instruction: 0xf47e2b00 │ │ │ │ + @ instruction: 0xf3c4af87 │ │ │ │ + movwcs r2, #4611 @ 0x1203 │ │ │ │ + stmdbge r8, {r3, r9, ip, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + andcs r2, r2, #167772160 @ 0xa000000 │ │ │ │ + @ instruction: 0xf7f1950c │ │ │ │ + @ instruction: 0xf7fefcdf │ │ │ │ + @ instruction: 0xf5b3bfe8 │ │ │ │ + @ instruction: 0xf0010fa0 │ │ │ │ + vshl.s8 q4, , q0 │ │ │ │ + @ instruction: 0xf5b38308 │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + andscs r8, r0, #171966464 @ 0xa400000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - adcscs r8, r0, #184549376 @ 0xb000000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ + andscs r8, r0, #-1627389952 @ 0x9f000000 │ │ │ │ + eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf898af8b │ │ │ │ - @ instruction: 0xf8d810d9 │ │ │ │ - @ instruction: 0xf8d830d0 │ │ │ │ - stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - rschi pc, r1, r2 │ │ │ │ - @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb80d4 │ │ │ │ - svcge 0x007cf47e │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r8, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf3c4a908 │ │ │ │ - strbmi r4, [r0], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - movwls r0, #527 @ 0x20f │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - strls r2, [ip, #-514] @ 0xfffffdfe │ │ │ │ - ldc2l 7, cr15, [r2], {241} @ 0xf1 │ │ │ │ - svclt 0x00ddf7fe │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - strbthi pc, [fp], #-1 @ │ │ │ │ - movwhi pc, #33280 @ 0x8200 @ │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - ldrhi pc, [r4, #-1]! │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - strthi pc, [r9], #1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #48, 4 │ │ │ │ - svcge 0x0050f47e │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - strcs pc, [r3], -r4, asr #7 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - rschi pc, r7, #2 │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strvs lr, [r8, -sp, asr #19] │ │ │ │ - eorls pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf404af5b │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf3c42903 │ │ │ │ + @ instruction: 0xf0044703 │ │ │ │ + @ instruction: 0xf5b3060f │ │ │ │ + @ instruction: 0xf0024f70 │ │ │ │ + movwcs r8, #4827 @ 0x12db │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r9, [sl], -r8, lsl #14 │ │ │ │ strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff06f7f1 │ │ │ │ - svclt 0x0035f7fe │ │ │ │ + @ instruction: 0xff14f7f1 │ │ │ │ + svclt 0x0041f7fe │ │ │ │ svceq 0x00a0f5b3 │ │ │ │ - svcge 0x0030f47e │ │ │ │ + svcge 0x003cf47e │ │ │ │ @ instruction: 0xf14002a7 │ │ │ │ - @ instruction: 0xf0248415 │ │ │ │ + @ instruction: 0xf0248413 │ │ │ │ @ instruction: 0xf64e437f │ │ │ │ vmvn.i32 , #3840 @ 0x00000f00 │ │ │ │ vld1.8 {d0-d3}, [r3] │ │ │ │ addsmi r0, r3, #224, 6 @ 0x80000003 │ │ │ │ @ instruction: 0xf8d8d108 │ │ │ │ vst4. {d18-d21}, [pc :64], r0 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ orrsmi r4, r3, #0, 6 │ │ │ │ - andhi pc, pc, r2 │ │ │ │ + andhi pc, r6, r2 │ │ │ │ stmdbge r8, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ addseq r2, fp, r3, lsl #4 │ │ │ │ movwcs lr, #55757 @ 0xd9cd │ │ │ │ movwcs r2, #4609 @ 0x1201 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f3940c │ │ │ │ - @ instruction: 0xf7fef8e3 │ │ │ │ - @ instruction: 0xf5b2bf78 │ │ │ │ + @ instruction: 0xf7fef8f1 │ │ │ │ + @ instruction: 0xf5b2bf84 │ │ │ │ @ instruction: 0xf47e0fa0 │ │ │ │ - adceq sl, r2, #4048 @ 0xfd0 │ │ │ │ - rsbhi pc, r9, r2, lsl #2 │ │ │ │ + adceq sl, r2, #9, 30 @ 0x24 │ │ │ │ + rsbhi pc, r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf1000223 │ │ │ │ - vst3.8 {d8,d10,d12}, [r4 :64], r2 │ │ │ │ + vst3.8 {d8,d10,d12}, [r4] │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - @ instruction: 0xf3c4aef1 │ │ │ │ + @ instruction: 0xf3c4aefd │ │ │ │ movwls r4, #33539 @ 0x8303 │ │ │ │ stmdbge r8, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ strls r0, [ip, #-155] @ 0xffffff65 │ │ │ │ andmi lr, r9, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - @ instruction: 0xf7fefd07 │ │ │ │ - @ instruction: 0xf44fbee0 │ │ │ │ + @ instruction: 0xf7fefd15 │ │ │ │ + @ instruction: 0xf44fbeec │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ - b 0x1c7f98 │ │ │ │ + b 0x1c7fb8 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vaba.s8 q4, q0, q2 │ │ │ │ - @ instruction: 0xf5b38397 │ │ │ │ + vabd.s8 q4, q0, q6 │ │ │ │ + @ instruction: 0xf5b38396 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - @ instruction: 0xf5b386e9 │ │ │ │ + @ instruction: 0xf5b386e1 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ blcs 0xd9124 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {3} │ │ │ │ rsceq pc, pc, #4 │ │ │ │ @ instruction: 0xf0022a20 │ │ │ │ - @ instruction: 0xf01485d2 │ │ │ │ - b 0x1478248 │ │ │ │ + @ instruction: 0xf01485c6 │ │ │ │ + b 0x1478268 │ │ │ │ @ instruction: 0x46174614 │ │ │ │ - strbthi pc, [r6], #2 @ │ │ │ │ + ldrbhi pc, [sl], #2 @ │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024214 │ │ │ │ - andcs r8, r0, #224, 10 @ 0x38000000 │ │ │ │ + andcs r8, r0, #212, 10 @ 0x35000000 │ │ │ │ vrsubhn.i16 d30, q10, q5 │ │ │ │ @ instruction: 0xf0145341 │ │ │ │ movwls r0, #57136 @ 0xdf30 │ │ │ │ - mcrge 4, 5, pc, cr12, cr14, {3} @ │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr8, cr14, {3} │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ svclt 0x0018290d │ │ │ │ stmdbcs pc, {r0, r9, sp} @ │ │ │ │ - rscshi pc, pc, r2 │ │ │ │ + rscshi pc, r7, r2 │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r9, fp, #-2147483646 @ 0x80000002 │ │ │ │ @ instruction: 0xf644a908 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ @ instruction: 0xf0040205 │ │ │ │ movwls r0, #33807 @ 0x840f │ │ │ │ strcs r9, [r0], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0xf7f29409 │ │ │ │ - @ instruction: 0xf7fefe0d │ │ │ │ - eorscs fp, r0, #4, 30 │ │ │ │ + @ instruction: 0xf7fefe1b │ │ │ │ + eorscs fp, r0, #16, 30 @ 0x40 │ │ │ │ rsbseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0044022 │ │ │ │ - vmull.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b24e03 │ │ │ │ - @ instruction: 0xf3c40f80 │ │ │ │ - @ instruction: 0xf0022403 │ │ │ │ - vqshl.s8 d8, d31, d16 │ │ │ │ + vaddl.u8 q10, d4, d18 │ │ │ │ + vaddw.u8 q9, q2, d3 │ │ │ │ + @ instruction: 0xf5b24c03 │ │ │ │ + @ instruction: 0xf0040f80 │ │ │ │ + @ instruction: 0xf002040f │ │ │ │ + vqshl.s8 d8, d19, d16 │ │ │ │ @ instruction: 0xf1b28284 │ │ │ │ @ instruction: 0xf0021f10 │ │ │ │ - vqshl.s8 d8, d3, d16 │ │ │ │ - bcs 0x8d9504 │ │ │ │ - strthi pc, [r4], #-2 │ │ │ │ - rsbshi pc, r1, #536870912 @ 0x20000000 │ │ │ │ + vshl.s8 d8, d7, d16 │ │ │ │ + bcs 0x8d9514 │ │ │ │ + ldrhi pc, [r6], #-2 │ │ │ │ + rsbhi pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0022a00 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r5, r7, sl, pc} │ │ │ │ - @ instruction: 0xf6454640 │ │ │ │ - vsubl.s8 q9, d0, d29 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0x910884b3 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + eorcs pc, sp, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fef8a1 │ │ │ │ - adceq fp, r7, #96, 28 @ 0x600 │ │ │ │ - ldrbhi pc, [lr, r1, lsl #2]! @ │ │ │ │ + @ instruction: 0xf7fef8af │ │ │ │ + adceq fp, r7, #108, 28 @ 0x6c0 │ │ │ │ + ldrbhi pc, [r5, r1, lsl #2]! @ │ │ │ │ movweq pc, #1044 @ 0x414 @ │ │ │ │ - ldrhi pc, [r1, #64]! @ 0x40 │ │ │ │ + strhi pc, [sp, #64]! @ 0x40 │ │ │ │ vpmax.s8 d16, d15, d17 │ │ │ │ eormi r0, r3, pc, lsr r3 │ │ │ │ ldrsbeq pc, [r0], #136 @ 0x88 @ │ │ │ │ + streq pc, [pc, #-1] @ 0xb774b │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc, #-1] @ 0xb772f │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r7, #-1] @ │ │ │ │ + strbhi pc, [sp, #-1] @ │ │ │ │ @ instruction: 0xf57e0700 │ │ │ │ - rsclt sl, r3, #1136 @ 0x470 │ │ │ │ + rsclt sl, r3, #1328 @ 0x530 │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcs r4, [pc], #-1600 @ 0xb774c │ │ │ │ + strcs r4, [pc], #-1600 @ 0xb776c │ │ │ │ andpl lr, r9, #3358720 @ 0x334000 │ │ │ │ strls r2, [fp], #-514 @ 0xfffffdfe │ │ │ │ movwcs r0, #156 @ 0x9c │ │ │ │ @ instruction: 0xf7fa940c │ │ │ │ - @ instruction: 0xf7fefc9d │ │ │ │ - stcleq 14, cr11, [r3, #-688]! @ 0xfffffd50 │ │ │ │ + @ instruction: 0xf7fefcab │ │ │ │ + stcleq 14, cr11, [r3, #-736]! @ 0xfffffd20 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf64f87c1 │ │ │ │ + @ instruction: 0xf64f87b8 │ │ │ │ vmlal.s , d16, d0[4] │ │ │ │ eormi r0, r2, pc, lsl #4 │ │ │ │ svccs 0x005cf5b2 │ │ │ │ - mcrge 4, 1, pc, cr8, cr14, {3} @ │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr4, cr14, {3} │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ andvc pc, r2, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf47e2a08 │ │ │ │ - @ instruction: 0xf003ae21 │ │ │ │ + @ instruction: 0xf003ae2d │ │ │ │ andcs r0, r2, #67108864 @ 0x4000000 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ - @ instruction: 0xf7fefca3 │ │ │ │ - vmull.p8 , d20, d14 │ │ │ │ + @ instruction: 0xf7fefcb1 │ │ │ │ + @ instruction: 0xf3c4be9a │ │ │ │ eoreq r5, r6, #64, 4 │ │ │ │ - cmnphi pc, #64, 2 @ p-variant is OBSOLETE │ │ │ │ + cmnphi sp, #64, 2 @ p-variant is OBSOLETE │ │ │ │ mvnvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e2f5c │ │ │ │ - stmdbge r8, {r0, r3, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r4, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0044640 │ │ │ │ movwcs r0, #5151 @ 0x141f │ │ │ │ strls r9, [r8], #-521 @ 0xfffffdf7 │ │ │ │ strcc lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950c │ │ │ │ - @ instruction: 0xf7fefdc9 │ │ │ │ - @ instruction: 0xf3c4bdfc │ │ │ │ - movwls r2, #54019 @ 0xd303 │ │ │ │ - vmlal.u , d20, d3[4] │ │ │ │ - strbmi r5, [r0], -r0, asr #3 │ │ │ │ - stmdbge r8, {r1, r3, r8, ip, pc} │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwls r0, #57499 @ 0xe09b │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #47565 @ 0xb9cd │ │ │ │ + @ instruction: 0xf7fefdd7 │ │ │ │ + rsclt fp, r3, #8, 28 @ 0x80 │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + tstls sl, r0, asr #12 │ │ │ │ + @ instruction: 0xf3c4a908 │ │ │ │ + addseq r2, fp, r3, lsl #4 │ │ │ │ + movwls r9, #57869 @ 0xe20d │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, fp, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf04f02a3 │ │ │ │ svclt 0x00540201 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff5ef7f2 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr5, cr14, {7} │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0031281 │ │ │ │ - vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - tstmi r3, #0, 24 │ │ │ │ - strne pc, [r9, #582]! @ 0x246 │ │ │ │ - streq pc, [sl, #-704] @ 0xfffffd40 │ │ │ │ - movwls r2, #49665 @ 0xc201 │ │ │ │ - andls r2, r0, #0, 6 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vhsub.s8 d25, d6, d9 │ │ │ │ + @ instruction: 0xff6cf7f2 │ │ │ │ + mcrlt 7, 3, pc, cr1, cr14, {7} @ │ │ │ │ + cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r0, #43685 @ 0xaaa5 │ │ │ │ + stcne 2, cr15, [r9], #280 @ 0x118 │ │ │ │ + stceq 2, cr15, [sl], {192} @ 0xc0 │ │ │ │ + vcgt.s8 d18, d6, d1 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - stmdbge r8, {r1, r3, r9} │ │ │ │ - svclt 0x0008459c │ │ │ │ - strbmi r4, [r0], -sl, lsr #12 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - eorgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf004950a │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - strls r1, [fp, #-1025] @ 0xfffffbff │ │ │ │ - @ instruction: 0xf7f2940d │ │ │ │ - @ instruction: 0xf7fefbf7 │ │ │ │ - beq 0xfe967110 │ │ │ │ - cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, ip, #2 │ │ │ │ - addne pc, r1, r4, asr #7 │ │ │ │ + movwls r0, #522 @ 0x20a │ │ │ │ + stmdbge r8, {r8, r9, sp} │ │ │ │ + svclt 0x0008459e │ │ │ │ + strbmi r4, [r0], -r2, ror #12 │ │ │ │ stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ - streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ - vsubw.u8 q10, q10, d17 │ │ │ │ - @ instruction: 0xf0044003 │ │ │ │ - @ instruction: 0xf8cd020f │ │ │ │ - andls ip, sl, r4, lsr r0 │ │ │ │ - ldrhi pc, [ip], -r0 │ │ │ │ - vst1.8 {d25-d28}, [pc], fp │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - strls r0, [ip, #-527] @ 0xfffffdf1 │ │ │ │ - vaddl.u8 q10, d4, d18 │ │ │ │ - vabal.u8 , d4, d0 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - vst3.8 {d21-d23}, [pc], r8 │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ - adcmi r0, r2, #218103808 @ 0xd000000 │ │ │ │ - andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - @ instruction: 0xf6442202 │ │ │ │ - vmvn.i32 d22, #327680 @ 0x00050000 │ │ │ │ - andls r0, r0, #83886080 @ 0x5000000 │ │ │ │ - andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - svclt 0x00082d00 │ │ │ │ - @ instruction: 0xf7f24622 │ │ │ │ - @ instruction: 0xf7fefbb9 │ │ │ │ - beq 0xfe9a7094 │ │ │ │ - cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + ldreq pc, [ip, #-5] │ │ │ │ + streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ + eor pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf004950c │ │ │ │ + strls r0, [fp, #-1295] @ 0xfffffaf1 │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sp], #-1289 @ 0xfffffaf7 │ │ │ │ + stc2 7, cr15, [r4], {242} @ 0xf2 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr5, cr14, {7} │ │ │ │ + vst1.32 {d16-d17}, [pc :128], r2 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0020110 │ │ │ │ + vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + vaddl.u8 , d20, d1 │ │ │ │ + b 0x113e8a4 │ │ │ │ + @ instruction: 0x43a10500 │ │ │ │ andmi pc, r3, r4, asr #7 │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ - @ instruction: 0x43a11501 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + eorsgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf000900a │ │ │ │ - stmdbge r8, {r0, r2, r3, r6, r7, r8, sl, pc} │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - @ instruction: 0xf8cd5300 │ │ │ │ - vaddl.u8 q14, d4, d28 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - stmib sp, {r2, r3, r8, sl, sp}^ │ │ │ │ - @ instruction: 0xf7fa3408 │ │ │ │ - @ instruction: 0xf7fefef9 │ │ │ │ - @ instruction: 0xf404bdc8 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf53e0698 │ │ │ │ - @ instruction: 0xf8d8adbe │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - strbmi r0, [r0], -fp, lsl #4 │ │ │ │ - stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - vsubl.u8 q9, d4, d8 │ │ │ │ - vmls.f , q10, d0[0] │ │ │ │ - strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ - strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f34508 │ │ │ │ - @ instruction: 0xf7feff91 │ │ │ │ - @ instruction: 0xf404bda4 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - @ instruction: 0xf43e4f70 │ │ │ │ - @ instruction: 0xf8d8ad9e │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - strbmi r0, [r0], -fp, lsl #4 │ │ │ │ - stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - vsubl.u8 q9, d4, d9 │ │ │ │ - vmls.f , q10, d0[0] │ │ │ │ - strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ - strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f34508 │ │ │ │ - @ instruction: 0xf7feff71 │ │ │ │ - @ instruction: 0xf44fbd84 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - strhi pc, [pc, -r1]! │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0006f40 │ │ │ │ - @ instruction: 0xf5b3870a │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst2. {d24-d27}, [pc], fp │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - ldclge 4, cr15, [r0], #504 @ 0x1f8 │ │ │ │ + andls r8, fp, #24117248 @ 0x1700000 │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andeq pc, pc, #192, 4 │ │ │ │ + eormi r9, r2, ip, lsl #10 │ │ │ │ + strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strpl lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + ldrbvs pc, [r0], #-1103 @ 0xfffffbb1 @ │ │ │ │ + streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ + svclt 0x001442a2 │ │ │ │ + andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ + ldrtvs pc, [r5], #-1604 @ 0xfffff9bc @ │ │ │ │ + streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ + vhsub.s8 d25, d6, d0 │ │ │ │ + vsubl.s8 q9, d0, d13 │ │ │ │ + stmdbge r8, {r1, r3, r9} │ │ │ │ + stccs 6, cr4, [r0, #-256] @ 0xffffff00 │ │ │ │ + strtmi fp, [r2], -r8, lsl #30 │ │ │ │ + blx 0xff2758ca │ │ │ │ + ldcllt 7, cr15, [r7, #1016]! @ 0x3f8 │ │ │ │ + vst1.32 {d16-d17}, [pc :128], r3 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0030110 │ │ │ │ + vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + vsubl.u8 , d20, d1 │ │ │ │ + @ instruction: 0xf0044003 │ │ │ │ + tstmi sl, #3840 @ 0xf00 │ │ │ │ + strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ + andls r4, sl, r1, lsr #7 │ │ │ │ + strbhi pc, [r8] @ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + eorgt pc, ip, sp, asr #17 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ + strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xff06f7fa │ │ │ │ + ldcllt 7, cr15, [r3, #1016] @ 0x3f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - stclge 4, cr15, [r1, #-248]! @ 0xffffff08 │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf88ef7ef │ │ │ │ + @ instruction: 0xf8d8d104 │ │ │ │ + @ instruction: 0x069830d0 │ │ │ │ + stclge 5, cr15, [r9, #248] @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ - andcs r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ - @ instruction: 0xf7f4030f │ │ │ │ - @ instruction: 0xf7fef857 │ │ │ │ - @ instruction: 0xf44fbd52 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r2, r0, lsl #5 │ │ │ │ - svcvs 0x0010f5b2 │ │ │ │ - ldrhi pc, [r5, -r1]! │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b24022 │ │ │ │ - @ instruction: 0xf0006f40 │ │ │ │ - @ instruction: 0xf5b287f2 │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst1.32 {d24-d27}, [pc], r5 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - ldcge 4, cr15, [lr], #504 @ 0x1f8 │ │ │ │ + andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [ip], #-1290 @ 0xfffffaf6 │ │ │ │ + strcs r2, [pc], #-1280 @ 0xb7984 │ │ │ │ + strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff9ef7f3 │ │ │ │ + stclt 7, cr15, [pc, #1016]! @ 0xb7d8c │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - @ instruction: 0x069f30d0 │ │ │ │ - stcge 5, cr15, [fp, #-248]! @ 0xffffff08 │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf858f7ef │ │ │ │ + stcge 4, cr15, [r9, #248]! @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ - andcs r4, r8, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ - @ instruction: 0xf7f4030f │ │ │ │ - @ instruction: 0xf7fef821 │ │ │ │ - @ instruction: 0xf5b3bd1c │ │ │ │ - @ instruction: 0xf0010f60 │ │ │ │ - rsbcs r8, r0, #190 @ 0xbe │ │ │ │ - rsceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf1b380a5 │ │ │ │ - @ instruction: 0xf47e1fd0 │ │ │ │ - @ instruction: 0xf8d8ac97 │ │ │ │ - @ instruction: 0x464030d0 │ │ │ │ - @ instruction: 0xf57e071b │ │ │ │ - movwcs sl, #7313 @ 0x1c91 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - ldrmi r2, [sl], -sl, lsl #8 │ │ │ │ - @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fefecd │ │ │ │ - addcs fp, r0, #244, 24 @ 0xf400 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - addscs r8, r0, #-1879048186 @ 0x90000006 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b38224 │ │ │ │ - @ instruction: 0xf47e0f40 │ │ │ │ - vqdmulh.s q13, q2, d1[7] │ │ │ │ - andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ - strbmi r2, [r0], -r8, lsl #6 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf004930a │ │ │ │ - movwls r0, #45839 @ 0xb30f │ │ │ │ + andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [ip], #-1290 @ 0xfffffaf6 │ │ │ │ + strcs r2, [pc], #-1280 @ 0xb79c4 │ │ │ │ + strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff7ef7f3 │ │ │ │ + stclt 7, cr15, [pc, #1016] @ 0xb7dcc │ │ │ │ + tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0016f10 │ │ │ │ + vst1.8 {d24}, [pc :128], r5 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + strhi pc, [r2, -r0] │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + @ instruction: 0x83bef002 │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e421c │ │ │ │ + @ instruction: 0xf404acfb │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + @ instruction: 0xf43e4f70 │ │ │ │ + strtmi sl, [r1], -ip, ror #26 │ │ │ │ + @ instruction: 0xf7efa808 │ │ │ │ + @ instruction: 0xf8d8f87d │ │ │ │ + strbmi r3, [r0], -r8, lsl #1 │ │ │ │ + stmdbge r8, {r0, r3, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf864f7f4 │ │ │ │ + ldcllt 7, cr15, [sp, #-1016] @ 0xfffffc08 │ │ │ │ + andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b24022 │ │ │ │ + @ instruction: 0xf0016f10 │ │ │ │ + vst1.8 {d24}, [pc :128], ip │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, lsl #5 │ │ │ │ + svcvs 0x0040f5b2 │ │ │ │ + strbhi pc, [fp, r0]! @ │ │ │ │ + svcvs 0x0060f5b2 │ │ │ │ + rsbshi pc, r6, #2 │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e421c │ │ │ │ + @ instruction: 0xf404acc9 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53e069f │ │ │ │ + @ instruction: 0x4621ad36 │ │ │ │ + @ instruction: 0xf7efa808 │ │ │ │ + @ instruction: 0xf8d8f847 │ │ │ │ + strbmi r3, [r0], -r8, lsl #1 │ │ │ │ + stmdbge r8, {r3, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf82ef7f4 │ │ │ │ + stclt 7, cr15, [r7, #-1016]! @ 0xfffffc08 │ │ │ │ + svceq 0x0060f5b3 │ │ │ │ + adcshi pc, r5, r1 │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ + addsmi r0, r3, #224, 4 │ │ │ │ + addshi pc, ip, r1 │ │ │ │ + svcne 0x00d0f1b3 │ │ │ │ + stcge 4, cr15, [r2], #504 @ 0x1f8 │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + ldreq r4, [fp, -r0, asr #12] │ │ │ │ + ldcge 5, cr15, [ip], {126} @ 0x7e │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ - strls r3, [ip], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf8fef7f2 │ │ │ │ - stcllt 7, cr15, [pc], {254} @ 0xfe │ │ │ │ - svceq 0x00c0f5b3 │ │ │ │ - bicshi pc, r6, r1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #96, 4 │ │ │ │ - @ instruction: 0x81bbf001 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #80, 4 │ │ │ │ - mcrrge 4, 7, pc, r8, cr14 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ + mrc2 7, 6, pc, cr10, cr1, {7} │ │ │ │ + ldcllt 7, cr15, [pc], #1016 @ 0xb7eec │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + subshi pc, lr, #1 │ │ │ │ + vrshr.s64 d18, d0, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + andshi pc, r9, #1 │ │ │ │ + svceq 0x0040f5b3 │ │ │ │ + ldclge 4, cr15, [r8], #-504 @ 0xfffffe08 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + stmdbge r8, {r9, sp} │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ - movwcs r4, #515 @ 0x203 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - andcs r2, r1, #167772160 @ 0xa000000 │ │ │ │ - @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fefcc1 │ │ │ │ - @ instruction: 0xf5b3bc34 │ │ │ │ - @ instruction: 0xf0011f00 │ │ │ │ - andscs r8, r0, #221 @ 0xdd │ │ │ │ - eoreq pc, r0, #192, 4 │ │ │ │ + movwls r4, #41731 @ 0xa303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwcs r9, #4875 @ 0x130b │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7f2940c │ │ │ │ + @ instruction: 0xf7fef90b │ │ │ │ + @ instruction: 0xf5b3bcda │ │ │ │ + @ instruction: 0xf0010fc0 │ │ │ │ + andscs r8, r0, #204, 2 @ 0x33 │ │ │ │ + rsbeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - eorscs r8, r0, #-1073741807 @ 0xc0000011 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ + andscs r8, r0, #1073741868 @ 0x4000002c │ │ │ │ + subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf404ac23 │ │ │ │ - @ instruction: 0xf0044370 │ │ │ │ - @ instruction: 0xf3c4090f │ │ │ │ - vabdl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf5b32603 │ │ │ │ - @ instruction: 0xf0024f70 │ │ │ │ - @ instruction: 0xf8988069 │ │ │ │ - ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ - stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ - strbhi pc, [sl, #1]! @ │ │ │ │ - @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb87b8 │ │ │ │ - stcge 4, cr15, [sl], {126} @ 0x7e │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8cd6708 │ │ │ │ - stmib sp, {r3, r5, ip, pc}^ │ │ │ │ + vmov.i32 q13, #50175 @ 0x0000c3ff │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r9, #0, 6 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + strls r2, [ip, #-513] @ 0xfffffdff │ │ │ │ + stc2l 7, cr15, [lr], {241} @ 0xf1 │ │ │ │ + ldclt 7, cr15, [pc], #-1016 @ 0xb7790 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + sbcshi pc, r4, r1 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #32, 4 │ │ │ │ + teqphi sp, r1 @ p-variant is OBSOLETE │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + stcge 4, cr15, [lr], #-504 @ 0xfffffe08 │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + subshi pc, fp, r2 │ │ │ │ + smullsne pc, r9, r8, r8 @ │ │ │ │ + eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ + @ instruction: 0xf0012900 │ │ │ │ + bicsmi r8, r2, #224, 10 @ 0x38000000 │ │ │ │ + movweq pc, #4098 @ 0x1002 @ │ │ │ │ + @ instruction: 0xf47e2b00 │ │ │ │ + movwcs sl, #7189 @ 0x1c15 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwls r4, #1562 @ 0x61a │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls lr, [r8, -sp, asr #19] │ │ │ │ + stmib sp, {r1, r3, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f1450b │ │ │ │ - @ instruction: 0xf7fef965 │ │ │ │ - @ instruction: 0x2320bc70 │ │ │ │ + @ instruction: 0xf7fef973 │ │ │ │ + @ instruction: 0x2320bc7c │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - vrhadd.s8 d8, d17, d10 │ │ │ │ - @ instruction: 0xf5b282de │ │ │ │ + vand q4, , q14 │ │ │ │ + @ instruction: 0xf5b282d4 │ │ │ │ @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f8104 │ │ │ │ + @ instruction: 0xf04f80f6 │ │ │ │ vcge.s8 d0, d2, d0 │ │ │ │ - vmvn.i32 q12, #4 @ 0x00000004 │ │ │ │ + vmla.i d24, d0, d2[5] │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - subshi pc, r4, #2 │ │ │ │ + subhi pc, r8, #2 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - blge 0xff874e08 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - rsbsmi pc, r9, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - mrc2 7, 0, pc, cr0, cr0, {7} │ │ │ │ - bllt 0xff4b5c28 │ │ │ │ + blge 0xffb74e28 │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + @ instruction: 0xf645a908 │ │ │ │ + vmvn.i32 q10, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + mrc2 7, 0, pc, cr14, cr0, {7} │ │ │ │ + bllt 0xff7b5c48 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - adchi pc, pc, r2 │ │ │ │ - addshi pc, r3, #268435456 @ 0x10000000 │ │ │ │ + adchi pc, r1, r2 │ │ │ │ + addhi pc, r9, #268435456 @ 0x10000000 │ │ │ │ svceq 0x00a0f5b2 │ │ │ │ - adcshi pc, r9, r2 │ │ │ │ + adchi pc, fp, r2 │ │ │ │ tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ - rsbshi pc, r1, r2, lsl #4 │ │ │ │ + rsbhi pc, r3, r2, lsl #4 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - @ instruction: 0x23208090 │ │ │ │ + @ instruction: 0x23208082 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6454640 │ │ │ │ - vsubl.s8 q8, d16, d9 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0x9108abbf │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + addeq pc, r9, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fefde5 │ │ │ │ - eorcs fp, r0, #164, 22 @ 0x29000 │ │ │ │ + @ instruction: 0xf7fefdf3 │ │ │ │ + eorcs fp, r0, #176, 22 @ 0x2c000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vmax.s8 q4, q8, q9 │ │ │ │ - @ instruction: 0xf5b38733 │ │ │ │ + vmin.s8 q4, q8, q4 │ │ │ │ + @ instruction: 0xf5b3872c │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - andscs r8, r0, #210763776 @ 0xc900000 │ │ │ │ + andscs r8, r0, #200278016 @ 0xbf00000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b386b0 │ │ │ │ + @ instruction: 0xf5b386a6 │ │ │ │ @ instruction: 0xf47e1f40 │ │ │ │ - stmdbge r8, {r0, r2, r3, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf004550a │ │ │ │ strls r0, [ip, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff84f7f0 │ │ │ │ - bllt 0x20b5cc8 │ │ │ │ + @ instruction: 0xff92f7f0 │ │ │ │ + bllt 0xfe3b5ce8 │ │ │ │ @ instruction: 0xf5b3a808 │ │ │ │ - strls r2, [sl, #-3952] @ 0xfffff090 │ │ │ │ - @ instruction: 0xf001950c │ │ │ │ - @ instruction: 0xf7ef845d │ │ │ │ - strcs pc, [r1], #-2077 @ 0xfffff7e3 │ │ │ │ - stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ - vmax.s8 q10, q3, q0 │ │ │ │ - vsubl.s8 q11, d16, d9 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0x1375cc2 │ │ │ │ - bllt 0xff8b5cf4 │ │ │ │ - @ instruction: 0x13a9f246 │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - sbcsne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r8, {r0, sl, sp} │ │ │ │ - movwcs r4, #1600 @ 0x640 │ │ │ │ + strls r2, [ip, #-3952] @ 0xfffff090 │ │ │ │ + ldrbhi pc, [r5], #-1 @ │ │ │ │ + @ instruction: 0xf80ef7ef │ │ │ │ + blls 0x2c0d08 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + addvs pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f29400 │ │ │ │ - @ instruction: 0xf7fefb35 │ │ │ │ - beq 0xfe9a6c50 │ │ │ │ - stmdbge r8, {r2, r3, r8, sl, ip, pc} │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - @ instruction: 0x432b031c │ │ │ │ - @ instruction: 0xf004930a │ │ │ │ - movwls r0, #45855 @ 0xb31f │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ - bllt 0x1035d4c │ │ │ │ - svcvs 0x008cf1b3 │ │ │ │ - strhi pc, [r0], #-1 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - rsceq sl, r6, #11264 @ 0x2c00 │ │ │ │ - blge 0x2f5364 │ │ │ │ - movwvc pc, #79 @ 0x4f @ │ │ │ │ - tstcs r0, r1, lsl #4 │ │ │ │ - @ instruction: 0xf7f74640 │ │ │ │ - @ instruction: 0xf7feffc1 │ │ │ │ - stmdage r8, {r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - strls r9, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf94ef7ef │ │ │ │ + @ instruction: 0xf7fefb59 │ │ │ │ + vqdmulh.s , q11, q14 │ │ │ │ + vsubw.s8 , q8, d25 │ │ │ │ + vcgt.s8 d16, d6, d10 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf1bc020a │ │ │ │ + svclt 0x00080f00 │ │ │ │ + strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + blx 0x11f5d0a │ │ │ │ + bllt 0xff6b5d3c │ │ │ │ + strls r0, [ip, #-2723] @ 0xfffff55d │ │ │ │ + @ instruction: 0xf3c4a908 │ │ │ │ + strbmi r1, [r0], -r1, lsl #11 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + movwls r4, #41771 @ 0xa32b │ │ │ │ + tstpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7f83408 │ │ │ │ + @ instruction: 0xf7fefd49 │ │ │ │ + @ instruction: 0xf1b3bb4a │ │ │ │ + @ instruction: 0xf0016f8c │ │ │ │ + addsmi r8, r3, #-469762045 @ 0xe4000003 │ │ │ │ + blge 0x3f4f7c │ │ │ │ + @ instruction: 0xf57f02e6 │ │ │ │ + @ instruction: 0xf04fab09 │ │ │ │ + andcs r7, r1, #0, 6 │ │ │ │ + strbmi r2, [r0], -r0, lsl #2 │ │ │ │ + @ instruction: 0xffd0f7f7 │ │ │ │ + bllt 0xfec35d90 │ │ │ │ + strls sl, [ip, #-2056] @ 0xfffff7f8 │ │ │ │ + @ instruction: 0xf94cf7ef │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vmlal.s q8, d0, d1[7] │ │ │ │ strls r0, [r0], -r5, lsl #4 │ │ │ │ - blx 0xfff75d60 │ │ │ │ - bllt 0xfe4b5d94 │ │ │ │ + blx 0x375d7e │ │ │ │ + bllt 0xfe835db0 │ │ │ │ stmdbge r8, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ addseq r2, fp, r3, lsl #4 │ │ │ │ movwcs lr, #55757 @ 0xd9cd │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fefce1 │ │ │ │ - @ instruction: 0xf44fbb76 │ │ │ │ + @ instruction: 0xf7fefcf1 │ │ │ │ + @ instruction: 0xf44fbb84 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r1, r0, lsl #3 │ │ │ │ svcvs 0x0010f5b1 │ │ │ │ - mvnshi pc, r2 │ │ │ │ + mvnhi pc, r2 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf5b14021 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b1849d │ │ │ │ + @ instruction: 0xf5b18496 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.8 {d24-d27}, [pc :256], lr │ │ │ │ + vst1.8 {d24-d27}, [pc :256], r4 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - bge 0xff975000 │ │ │ │ + bge 0xffcf501c │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldreq r3, [r9], #-208 @ 0xffffff30 │ │ │ │ - blge 0x14b5314 │ │ │ │ + blge 0x1835330 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - cdp2 7, 7, cr15, cr12, cr14, {7} │ │ │ │ + cdp2 7, 6, cr15, cr14, cr14, {7} │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ @ instruction: 0xf7f3030f │ │ │ │ - @ instruction: 0xf7fefe45 │ │ │ │ - @ instruction: 0xf404bb40 │ │ │ │ + @ instruction: 0xf7fefe55 │ │ │ │ + @ instruction: 0xf404bb4e │ │ │ │ @ instruction: 0xf5b2123c │ │ │ │ @ instruction: 0xf0402f70 │ │ │ │ - @ instruction: 0xf8d88419 │ │ │ │ + @ instruction: 0xf8d88417 │ │ │ │ @ instruction: 0xf8d22050 │ │ │ │ vshr.u64 d18, d8, #62 │ │ │ │ - bcs 0x13c660 │ │ │ │ - ldrhi pc, [r0], #-576 @ 0xfffffdc0 │ │ │ │ + bcs 0x13c67c │ │ │ │ + strhi pc, [lr], #-576 @ 0xfffffdc0 │ │ │ │ @ instruction: 0xf10004a0 │ │ │ │ - blx 0xfed98e94 │ │ │ │ + blx 0xfed98ea8 │ │ │ │ stmdbeq sp!, {r0, r1, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - andcs r8, r1, #117440512 @ 0x7000000 │ │ │ │ + andcs r8, r1, #83886080 @ 0x5000000 │ │ │ │ @ instruction: 0xf8884628 │ │ │ │ vqadd.s8 q9, q7, q14 │ │ │ │ vbic.i32 q9, #67108864 @ 0x04000000 │ │ │ │ movwls r2, #26518 @ 0x6796 │ │ │ │ - mcrr2 7, 9, pc, r2, cr8 @ │ │ │ │ + ldc2 7, cr15, [r4], #-608 @ 0xfffffda0 │ │ │ │ strmi r9, [r6], -r6, lsl #22 │ │ │ │ strcc lr, [r1, #-3] │ │ │ │ @ instruction: 0xf0022d0f │ │ │ │ - blx 0x9984a8 │ │ │ │ + blx 0x99849c │ │ │ │ ldrbeq pc, [r1, r5, lsl #4] @ │ │ │ │ @ instruction: 0xf857d5f7 │ │ │ │ ldrtmi r0, [r1], -r5, lsr #32 │ │ │ │ @ instruction: 0xf79c9306 │ │ │ │ - blls 0x277cd0 │ │ │ │ + blls 0x277cb4 │ │ │ │ adclt lr, r3, #62652416 @ 0x3bc0000 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstlt sl, sp, lsl #6 │ │ │ │ ldrbeq r4, [sp, r3, lsr #2] │ │ │ │ - svcge 0x0058f53f │ │ │ │ + svcge 0x0059f53f │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andls r2, ip, #0, 6 │ │ │ │ andcs r9, r1, #8, 8 @ 0x8000000 │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93209 │ │ │ │ - @ instruction: 0xf7fefe87 │ │ │ │ - vst1.64 {d11-d12}, [r4 :256], r4 │ │ │ │ + @ instruction: 0xf7fefe97 │ │ │ │ + @ instruction: 0xf404bb02 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53e041e │ │ │ │ - @ instruction: 0xf8d8aaea │ │ │ │ + @ instruction: 0xf8d8aaf8 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ strbmi r0, [r0], -fp, lsl #4 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34508 │ │ │ │ - @ instruction: 0xf7fefcbd │ │ │ │ - vst1.64 {d27-d28}, [pc :64], r0 │ │ │ │ + @ instruction: 0xf7fefccd │ │ │ │ + vst1.64 {d27-d28}, [pc :64], lr │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - msrhi SPSR_fs, r2 │ │ │ │ + msrhi SPSR_x, r2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b38439 │ │ │ │ + @ instruction: 0xf5b38432 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc], r5 │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :256], fp │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - bge 0xff514c │ │ │ │ + bge 0x1375168 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldrbeq r3, [sp], #208 @ 0xd0 │ │ │ │ - bge 0xfeb35460 │ │ │ │ + bge 0xfeeb547c │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r6, #952] @ 0x3b8 │ │ │ │ + stc2l 7, cr15, [r8, #952] @ 0x3b8 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ @ instruction: 0xf7f3030f │ │ │ │ - @ instruction: 0xf7fefd9f │ │ │ │ - vst1.32 {d11-d12}, [r4 :64], sl │ │ │ │ + @ instruction: 0xf7fefdaf │ │ │ │ + vst1.32 {d11-d12}, [r4 :128], r8 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53e041a │ │ │ │ - @ instruction: 0xf8d8aa90 │ │ │ │ + @ instruction: 0xf8d8aa9e │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ strbmi r0, [r0], -fp, lsl #4 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34508 │ │ │ │ - @ instruction: 0xf7fefc63 │ │ │ │ - stmdage r8, {r1, r2, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ - strls r9, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf87af7ef │ │ │ │ - blls 0x2de804 │ │ │ │ - @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x418dac │ │ │ │ - @ instruction: 0xf04fbf08 │ │ │ │ - stmdbge r8, {r1, r8, fp} │ │ │ │ - @ instruction: 0xf6444640 │ │ │ │ - vrshr.s64 d21, d21, #64 │ │ │ │ - @ instruction: 0xf8cd0205 │ │ │ │ - @ instruction: 0xf7f29000 │ │ │ │ - @ instruction: 0xf7fefa23 │ │ │ │ - vmov.i16 , #52224 @ 0xcc00 │ │ │ │ - blcs 0x47cc14 │ │ │ │ - stmibge r0!, {r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - andeq r8, fp, pc, asr #4 │ │ │ │ - andeq r8, fp, r3, lsr #4 │ │ │ │ - andeq r6, fp, r9, asr #7 │ │ │ │ - andeq r6, fp, r9, asr #7 │ │ │ │ - strdeq r8, [fp], -r7 │ │ │ │ - andeq r8, fp, fp, asr #3 │ │ │ │ - andeq r6, fp, r9, asr #7 │ │ │ │ - muleq fp, fp, r1 │ │ │ │ - andeq r8, fp, sp, ror #2 │ │ │ │ - andeq r8, fp, pc, lsr r1 │ │ │ │ - andeq r8, fp, r1, lsl r1 │ │ │ │ - andeq r6, fp, r9, asr #7 │ │ │ │ - andeq r8, fp, r5, ror #1 │ │ │ │ - strheq r8, [fp], -r9 │ │ │ │ - andeq r8, fp, sp, lsl #1 │ │ │ │ - andeq r8, fp, r1, asr r0 │ │ │ │ + @ instruction: 0xf7fefc73 │ │ │ │ + stmdage r8, {r2, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7ef950c │ │ │ │ + bls 0x3761f8 │ │ │ │ + bcs 0x49ec18 │ │ │ │ + msrhi SPSR_fs, #1 │ │ │ │ + svclt 0x00082a0d │ │ │ │ + stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + andls pc, r0, sp, asr #17 │ │ │ │ + blx 0xdf5fe0 │ │ │ │ + blt 0x1bb6014 │ │ │ │ + movwne pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf63e2b0f │ │ │ │ + andge sl, r1, #3915776 @ 0x3bc000 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ + andeq r8, fp, r7, ror #4 │ │ │ │ + andeq r8, fp, fp, lsr r2 │ │ │ │ + andeq r6, fp, r1, lsl #8 │ │ │ │ + andeq r6, fp, r1, lsl #8 │ │ │ │ + andeq r8, fp, pc, lsl #4 │ │ │ │ + andeq r8, fp, r3, ror #3 │ │ │ │ + andeq r6, fp, r1, lsl #8 │ │ │ │ + @ instruction: 0x000b81b3 │ │ │ │ + andeq r8, fp, r5, lsl #3 │ │ │ │ + andeq r8, fp, r7, asr r1 │ │ │ │ + andeq r8, fp, r9, lsr #2 │ │ │ │ + andeq r6, fp, r1, lsl #8 │ │ │ │ + strdeq r8, [fp], -sp │ │ │ │ + ldrdeq r8, [fp], -r1 │ │ │ │ + andeq r8, fp, r5, lsr #1 │ │ │ │ + andeq r8, fp, r9, rrx │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47e2b0f │ │ │ │ - @ instruction: 0xf8d8a9b7 │ │ │ │ + @ instruction: 0xf8d8a9c7 │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57e015f │ │ │ │ - @ instruction: 0xf3c4a9b1 │ │ │ │ + vmul.f q13, q10, d1[0] │ │ │ │ stmdbge r8, {r0, r1, r9, lr} │ │ │ │ movwcs r9, #4616 @ 0x1208 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andcs r9, r0, #-1879048192 @ 0x90000000 │ │ │ │ andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ strls r2, [ip, #-515] @ 0xfffffdfd │ │ │ │ - mcr2 7, 2, pc, cr14, cr9, {7} @ │ │ │ │ - blt 0x636088 │ │ │ │ + mcr2 7, 3, pc, cr0, cr9, {7} @ │ │ │ │ + blt 0xa360a0 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r8, {r0, r3, r4, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r3, r5, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip, #-776] @ 0xfffffcf8 │ │ │ │ strls r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xffd0f7f9 │ │ │ │ - stmiblt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffe2f7f9 │ │ │ │ + ldmiblt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r8, {r0, r1, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r4, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip, #-776] @ 0xfffffcf8 │ │ │ │ strls r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff2af7f9 │ │ │ │ - ldmdblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff3cf7f9 │ │ │ │ + stmiblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r8, {r0, r2, r3, r5, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip, #-776] @ 0xfffffcf8 │ │ │ │ strls r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff64f7f9 │ │ │ │ - ldmdblt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff76f7f9 │ │ │ │ + stmdblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #1425408 @ 0x15c000 │ │ │ │ + andcs sl, r2, #1687552 @ 0x19c000 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fefc15 │ │ │ │ - @ instruction: 0xf640b946 │ │ │ │ + @ instruction: 0xf7fefc27 │ │ │ │ + @ instruction: 0xf640b956 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdbge r0, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r0, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ strls r4, [ip, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1032 @ 0xb8164 │ │ │ │ + strcs r3, [pc], #-1032 @ 0xb817c │ │ │ │ strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x76152 │ │ │ │ - stmdblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + ldc2 7, cr15, [r0], {249} @ 0xf9 │ │ │ │ + ldmdblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #671744 @ 0xa4000 │ │ │ │ + andcs sl, r0, #933888 @ 0xe4000 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fefbe7 │ │ │ │ - @ instruction: 0xf004b918 │ │ │ │ - blcs 0x478de0 │ │ │ │ - ldmdbge r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fefbf9 │ │ │ │ + @ instruction: 0xf004b928 │ │ │ │ + blcs 0x478df8 │ │ │ │ + stmdbge r2!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r8, {r3, r8, r9, ip, pc} │ │ │ │ andls r2, r9, #0, 6 │ │ │ │ andcs r4, r3, #64, 12 @ 0x4000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwls r9, #46348 @ 0xb50c │ │ │ │ @ instruction: 0xf7f9940a │ │ │ │ - @ instruction: 0xf7fefdaf │ │ │ │ - @ instruction: 0xf640b976 │ │ │ │ + @ instruction: 0xf7fefdc1 │ │ │ │ + @ instruction: 0xf640b986 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmge sl!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge sl, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #33795 @ 0x8403 │ │ │ │ movwcs r9, #1292 @ 0x50c │ │ │ │ stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f9230a │ │ │ │ - @ instruction: 0xf7fefe71 │ │ │ │ - @ instruction: 0xf640b8ea │ │ │ │ + @ instruction: 0xf7fefe83 │ │ │ │ + @ instruction: 0xf640b8fa │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmiage r4!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r4!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #33795 @ 0x8403 │ │ │ │ movwcs r9, #1292 @ 0x50c │ │ │ │ stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f9230a │ │ │ │ - @ instruction: 0xf7fefeab │ │ │ │ - vst2. {d11-d12}, [r4 :64], r4 │ │ │ │ + @ instruction: 0xf7fefebd │ │ │ │ + vst2. {d11-d12}, [r4 :128], r4 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47e4f70 │ │ │ │ - stmdbge r8, {r0, r2, r3, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r6, r7, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb8244 │ │ │ │ + streq pc, [pc], #-4 @ 0xb825c │ │ │ │ stmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34509 │ │ │ │ - @ instruction: 0xf7fefa97 │ │ │ │ - vst2.8 {d11,d13}, [r4 :256], r4 │ │ │ │ + @ instruction: 0xf7fefaa9 │ │ │ │ + vst2.16 {d11,d13}, [r4], r4 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47e4f70 │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r5, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r6, r7, fp, sp, pc} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb8270 │ │ │ │ + streq pc, [pc], #-4 @ 0xb8288 │ │ │ │ stmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34509 │ │ │ │ - @ instruction: 0xf7fefa81 │ │ │ │ - vorr.i16 d27, #206 @ 0x00ce │ │ │ │ - blcc 0x1bce90 │ │ │ │ + @ instruction: 0xf7fefa93 │ │ │ │ + @ instruction: 0xf3c4b92e │ │ │ │ + blcc 0x1bcea8 │ │ │ │ @ instruction: 0xf63e2b0b │ │ │ │ - andge sl, r1, #10551296 @ 0xa10000 │ │ │ │ + andge sl, r1, #11599872 @ 0xb10000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r8, fp, pc, ror #8 │ │ │ │ - andeq r8, fp, sp, lsr r4 │ │ │ │ - andeq r6, fp, r9, asr #7 │ │ │ │ - andeq r8, fp, r3, lsl r4 │ │ │ │ - andeq r8, fp, r5, ror #7 │ │ │ │ - @ instruction: 0x000b83b7 │ │ │ │ - andeq r8, fp, r9, lsl #7 │ │ │ │ - andeq r6, fp, r9, asr #7 │ │ │ │ - andeq r8, fp, r7, asr r3 │ │ │ │ - andeq r8, fp, r5, lsr #6 │ │ │ │ - strdeq r8, [fp], -r3 │ │ │ │ - @ instruction: 0x000b82bd │ │ │ │ + andeq r8, fp, r7, lsl #9 │ │ │ │ + andeq r8, fp, r5, asr r4 │ │ │ │ + andeq r6, fp, r1, lsl #8 │ │ │ │ + andeq r8, fp, fp, lsr #8 │ │ │ │ + strdeq r8, [fp], -sp │ │ │ │ + andeq r8, fp, pc, asr #7 │ │ │ │ + andeq r8, fp, r1, lsr #7 │ │ │ │ + andeq r6, fp, r1, lsl #8 │ │ │ │ + andeq r8, fp, pc, ror #6 │ │ │ │ + andeq r8, fp, sp, lsr r3 │ │ │ │ + andeq r8, fp, fp, lsl #6 │ │ │ │ + ldrdeq r8, [fp], -r5 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ cmpeq r9, r0, asr #12 │ │ │ │ - stmge r0, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r0, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf3c4a908 │ │ │ │ strls r4, [r8, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb82d8 │ │ │ │ + streq pc, [pc, #-4] @ 0xb82f0 │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vabal.u8 , d4, d3 │ │ │ │ strls r2, [sl, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0], #-1035 @ 0xfffffbf5 │ │ │ │ @ instruction: 0xf7f9940c │ │ │ │ - @ instruction: 0xf7fefed3 │ │ │ │ - vst2. {d11-d12}, [r4 :128], r2 │ │ │ │ + @ instruction: 0xf7fefee5 │ │ │ │ + vst2. {d11-d12}, [r4 :256], r2 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r0, r2, r5, r6, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r6, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #49674 @ 0xc20a │ │ │ │ - @ instruction: 0xf8aaf7fa │ │ │ │ - ldmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8bcf7fa │ │ │ │ + stmdalt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - stmdage ip, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage ip, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930c │ │ │ │ - @ instruction: 0xf7fef821 │ │ │ │ - vst2.8 {d11-d12}, [r4 :256], sl │ │ │ │ + @ instruction: 0xf7fef833 │ │ │ │ + vst2.16 {d11-d12}, [r4], sl │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r6, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #49674 @ 0xc20a │ │ │ │ - @ instruction: 0xf858f7fa │ │ │ │ - stmdalt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf86af7fa │ │ │ │ + ldmdalt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #1769472 @ 0x1b0000 │ │ │ │ + andcs sl, r2, #2818048 @ 0x2b0000 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fefa61 │ │ │ │ - @ instruction: 0xf640b80a │ │ │ │ + @ instruction: 0xf7fefa73 │ │ │ │ + @ instruction: 0xf640b81a │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r4, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r4, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ strls r4, [ip, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1032 @ 0xb83dc │ │ │ │ + strcs r3, [pc], #-1032 @ 0xb83f4 │ │ │ │ strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x13763c8 │ │ │ │ - svclt 0x00f3f7fd │ │ │ │ + blx 0x17f63e0 │ │ │ │ + stmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47d43a3 │ │ │ │ - andcs sl, r0, #948 @ 0x3b4 │ │ │ │ + andcs sl, r0, #1012 @ 0x3f4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fdfa33 │ │ │ │ - @ instruction: 0xf3c4bfdc │ │ │ │ + @ instruction: 0xf7fdfa45 │ │ │ │ + vqrdmlsh.s , q10, d0[7] │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r3, #-1610612736 @ 0xa0000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-780 @ 0xfffffcf4 │ │ │ │ - mcr2 7, 1, pc, cr14, cr9, {7} @ │ │ │ │ - ldmdalt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 2, pc, cr0, cr9, {7} @ │ │ │ │ + stmdalt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - svcge 0x00c0f47d │ │ │ │ + svcge 0x00d0f47d │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f9930c │ │ │ │ - @ instruction: 0xf7fdff65 │ │ │ │ - @ instruction: 0xf404bfae │ │ │ │ + @ instruction: 0xf7fdff77 │ │ │ │ + @ instruction: 0xf404bfbe │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47d6f70 │ │ │ │ - stmdbge r8, {r0, r1, r2, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #49674 @ 0xc20a │ │ │ │ - @ instruction: 0xff9cf7f9 │ │ │ │ - svclt 0x0095f7fd │ │ │ │ + @ instruction: 0xffaef7f9 │ │ │ │ + svclt 0x00a5f7fd │ │ │ │ strcs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ subeq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r4, #964] @ 0x3c4 │ │ │ │ - svclt 0x00f7f7fd │ │ │ │ + ldc2l 7, cr15, [r6, #964] @ 0x3c4 │ │ │ │ + stmdalt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r8, {r0, r1, r3, r9, ip, pc} │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strls r2, [ip, #-1025] @ 0xfffffbff │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f14508 │ │ │ │ - @ instruction: 0xf7fdfdb3 │ │ │ │ - rsbeq fp, r2, #920 @ 0x398 │ │ │ │ - @ instruction: 0x81a8f101 │ │ │ │ + @ instruction: 0xf7fdfdc5 │ │ │ │ + rsbeq fp, r2, #984 @ 0x3d8 │ │ │ │ + @ instruction: 0x81a4f101 │ │ │ │ ldrsbcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ ldrsbcs pc, [r0], #131 @ 0x83 @ │ │ │ │ andcc pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d1, d2 │ │ │ │ - stmdacs r0, {r1, r3, r8, sl, pc} │ │ │ │ - svcge 0x00d7f47d │ │ │ │ + stmdacs r0, {r8, sl, pc} │ │ │ │ + svcge 0x00e7f47d │ │ │ │ smlalbteq pc, sl, r4, r3 @ │ │ │ │ - @ instruction: 0xf0022900 │ │ │ │ - @ instruction: 0xf5b18000 │ │ │ │ + @ instruction: 0xf0012900 │ │ │ │ + @ instruction: 0xf5b187f8 │ │ │ │ @ instruction: 0xf47d6f80 │ │ │ │ - @ instruction: 0xf8d3af57 │ │ │ │ + @ instruction: 0xf8d3af67 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r0, r4, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf4130c26 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - @ instruction: 0xf006af4b │ │ │ │ + @ instruction: 0xf006af5b │ │ │ │ @ instruction: 0xf1a3030d │ │ │ │ @ instruction: 0xf1dc0c0d │ │ │ │ - bl 0x127a144 │ │ │ │ + bl 0x127a15c │ │ │ │ svccs 0x0000070c │ │ │ │ - svcge 0x0040f47d │ │ │ │ + svcge 0x0050f47d │ │ │ │ @ instruction: 0xf0164640 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00b1f43d │ │ │ │ + stmdacs r0, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00c1f43d │ │ │ │ @ instruction: 0xf0304640 │ │ │ │ - stmdacs r0, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00abf43d │ │ │ │ - ldc2 7, cr15, [r2], {151} @ 0x97 │ │ │ │ + stmdacs r0, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00bbf43d │ │ │ │ + stc2 7, cr15, [r6], {151} @ 0x97 │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7974681 │ │ │ │ - @ instruction: 0xf006fc0d │ │ │ │ + @ instruction: 0xf006fc01 │ │ │ │ strmi r0, [r5], -pc, lsl #4 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2 7, cr15, [r2], {239} @ 0xef │ │ │ │ + stc2 7, cr15, [r4], #956 @ 0x3bc │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf79c4648 │ │ │ │ - @ instruction: 0xf1c4fea7 │ │ │ │ + @ instruction: 0xf1c4fe9b │ │ │ │ andcs r0, r1, r4, lsl #8 │ │ │ │ @ instruction: 0xf79840a0 │ │ │ │ - @ instruction: 0x4604f8b7 │ │ │ │ + strmi pc, [r4], -fp, lsr #17 │ │ │ │ @ instruction: 0xf7982010 │ │ │ │ - @ instruction: 0x4623f8b3 │ │ │ │ + strtmi pc, [r3], -r7, lsr #17 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andls lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf79e200f │ │ │ │ - blmi 0xff2773c4 │ │ │ │ + blmi 0xff2373ac │ │ │ │ svcne 0x0070ee1d │ │ │ │ eorvs pc, r4, r6, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf6406801 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ strmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ cmnpvc r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #208, 16 @ 0xd00000 │ │ │ │ - blx 0xff076442 │ │ │ │ + blx 0xfed7645a │ │ │ │ strbmi r2, [r0], -sp, lsl #6 │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - @ instruction: 0xf8c4f016 │ │ │ │ - svclt 0x0065f7fd │ │ │ │ + @ instruction: 0xf8fcf016 │ │ │ │ + svclt 0x0075f7fd │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ mvnhi pc, #1 │ │ │ │ - cmpphi sp, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + cmpphi r3, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - ldrbhi pc, [r7], #-1 @ │ │ │ │ + strbhi pc, [sp], #-1 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr12, cr13, {3} │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - adcsmi pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf88ef7f0 │ │ │ │ - mcrlt 7, 6, pc, cr13, cr13, {7} @ │ │ │ │ + mcrge 4, 7, pc, cr12, cr13, {3} @ │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + vmla.i8 d26, d5, d8 │ │ │ │ + vrshr.s64 d20, d29, #64 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xf8a0f7f0 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr13, cr13, {7} │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - strbhi pc, [r8, #-1]! @ │ │ │ │ - @ instruction: 0x81bcf201 │ │ │ │ + strbhi pc, [r0, #-1]! @ │ │ │ │ + @ instruction: 0x81b7f201 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - ldrbhi pc, [r0, #-1] @ │ │ │ │ + strbhi pc, [r8, #-1] @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr10, cr13, {3} │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - rsbscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf86cf7f0 │ │ │ │ - mcrlt 7, 5, pc, cr11, cr13, {7} @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + mcrge 4, 6, pc, cr10, cr13, {3} @ │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + vmla.i8 d26, d5, d8 │ │ │ │ + vmvn.i32 q9, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xf87ef7f0 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr11, cr13, {7} │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d13 │ │ │ │ - tstlt ip, r0, asr #8 │ │ │ │ - bfieq r4, r3, #2, #26 │ │ │ │ - blge 0x1c75b88 │ │ │ │ + tstlt sl, r3, lsl #8 │ │ │ │ + ldrbeq r4, [fp, r3, lsr #2] │ │ │ │ + blge 0x1d35ba0 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ - stmib sp, {r2, r3, sl, ip, pc}^ │ │ │ │ - stmib sp, {r3, r8, sl, sp}^ │ │ │ │ + stmib sp, {r2, r3, r9, ip, pc}^ │ │ │ │ + stmib sp, {r3, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - @ instruction: 0xf7fdf9c7 │ │ │ │ - strbmi fp, [r0], -sl, lsl #30 │ │ │ │ - @ instruction: 0xff1ef7f1 │ │ │ │ - svclt 0x0005f7fd │ │ │ │ + @ instruction: 0xf7fdf9d9 │ │ │ │ + @ instruction: 0x4640bf1a │ │ │ │ + @ instruction: 0xff30f7f1 │ │ │ │ + svclt 0x0015f7fd │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ @ instruction: 0xf8d8b123 │ │ │ │ @ instruction: 0x07d930d4 │ │ │ │ - bge 0xfe975cb8 │ │ │ │ + bge 0xfebf5cd0 │ │ │ │ eorseq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - strls r7, [sl, #-1544] @ 0xfffff9f8 │ │ │ │ + strls r6, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ movwcc lr, #47565 @ 0xb9cd │ │ │ │ - @ instruction: 0xffaaf7ef │ │ │ │ + @ instruction: 0xffbcf7ef │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdaa91 │ │ │ │ - stmdbcs sp, {r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdaa9b │ │ │ │ + stmdbcs sp, {r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - stmdbcs sp, {r1, r2, r5, r6, fp, ip, sp, pc} │ │ │ │ + stmdbcs sp, {r0, r1, r2, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - @ instruction: 0xf898beb4 │ │ │ │ + @ instruction: 0xf898beb9 │ │ │ │ ldrdlt r3, [r3, -r9]! │ │ │ │ ldrsbcc pc, [r4], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf57e07da │ │ │ │ - vadd.i8 q13, , q7 │ │ │ │ + vtst.8 q13, , │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ - strvs lr, [r8, -sp, asr #19] │ │ │ │ + strvc lr, [r8], -sp, asr #19 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ef330b │ │ │ │ - stmdacs r0, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - popge {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - mcrlt 7, 6, pc, cr3, cr13, {7} @ │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - ldmib sp, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bls 0x30936c │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiage lr, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr3, cr13, {7} │ │ │ │ + ldc2l 7, cr15, [r4], #-952 @ 0xfffffc48 │ │ │ │ + ldmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ + andls r4, r6, #738197504 @ 0x2c000000 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - bicsmi r9, ip, r6, lsl #4 │ │ │ │ - blx 0x8f65aa │ │ │ │ - strmi r9, [r5], -r6, lsl #20 │ │ │ │ - @ instruction: 0xf0402a0f │ │ │ │ - @ instruction: 0xf8988765 │ │ │ │ - @ instruction: 0x464030d9 │ │ │ │ - blcs 0xca004 │ │ │ │ - andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7ec2204 │ │ │ │ - strtmi pc, [r0], -fp, lsr #19 │ │ │ │ - @ instruction: 0xffcaf797 │ │ │ │ - strmi r4, [r2], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf7ed4628 │ │ │ │ - @ instruction: 0xf7fdfd4b │ │ │ │ - strls fp, [ip, #-3742] @ 0xfffff162 │ │ │ │ - mcrr2 7, 14, pc, lr, cr14 @ │ │ │ │ - movwmi lr, #47581 @ 0xb9dd │ │ │ │ - @ instruction: 0xf0039a09 │ │ │ │ - andls r0, r6, #2080374784 @ 0x7c000000 │ │ │ │ @ instruction: 0xf79741dc │ │ │ │ - bls 0x277384 │ │ │ │ - bcs 0x489fb0 │ │ │ │ - ldrhi pc, [r6, -r0, asr #32]! │ │ │ │ + bls 0x2773b8 │ │ │ │ + bcs 0x489f7c │ │ │ │ + strbhi pc, [r1, -r0, asr #32]! @ │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf986f7ec │ │ │ │ + @ instruction: 0xf9a0f7ec │ │ │ │ @ instruction: 0xf7974620 │ │ │ │ - strtmi pc, [r9], -r5, lsr #31 │ │ │ │ + @ instruction: 0x4629ffbf │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mcrr2 7, 14, pc, r2, cr13 @ │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr9, cr13, {7} │ │ │ │ - strls sl, [sl, #-2056] @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - movwcs pc, #7207 @ 0x1c27 @ │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f19600 │ │ │ │ - @ instruction: 0xf7fdfdd3 │ │ │ │ - @ instruction: 0xf404be68 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - @ instruction: 0xf43d4f70 │ │ │ │ - @ instruction: 0xf8d8ae62 │ │ │ │ - stmdbge r8, {r3, r7, ip, sp} │ │ │ │ - strbmi r9, [r0], -sl, lsl #4 │ │ │ │ - @ instruction: 0xf0032209 │ │ │ │ - rsclt r0, r5, #1006632960 @ 0x3c000000 │ │ │ │ - vabal.u8 , d4, d13 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ - strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - strls r2, [ip], #-1280 @ 0xfffffb00 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f34508 │ │ │ │ - @ instruction: 0xf7fdf837 │ │ │ │ - @ instruction: 0xf004be4a │ │ │ │ - blcs 0x9394f4 │ │ │ │ - strhi pc, [r0], #513 @ 0x201 │ │ │ │ - @ instruction: 0xf63e2b22 │ │ │ │ - andge sl, r1, #257024 @ 0x3ec00 │ │ │ │ - @ instruction: 0xf023f852 │ │ │ │ - muleq fp, pc, r9 @ │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ + stc2l 7, cr15, [r0, #-948] @ 0xfffffc4c │ │ │ │ + mcrlt 7, 5, pc, cr15, cr13, {7} @ │ │ │ │ + mrrc2 7, 14, pc, r0, cr14 @ │ │ │ │ + ldmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ + andls r4, r6, #738197504 @ 0x2c000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf79741dc │ │ │ │ + bls 0x277370 │ │ │ │ + bcs 0x489fc4 │ │ │ │ + ldrhi pc, [r3, -r0, asr #32]! │ │ │ │ + smullscc pc, r9, r8, r8 @ │ │ │ │ + strtmi r4, [r9], -r0, asr #12 │ │ │ │ + svclt 0x000c2b00 │ │ │ │ + andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ + @ instruction: 0xf97cf7ec │ │ │ │ + @ instruction: 0xf7974620 │ │ │ │ + qadd8mi pc, r9, fp @ │ │ │ │ + strtmi r4, [r8], -r2, lsl #12 │ │ │ │ + ldc2 7, cr15, [r8], #-948 @ 0xfffffc4c │ │ │ │ + mcrlt 7, 4, pc, cr11, cr13, {7} @ │ │ │ │ + strls sl, [ip, #-2056] @ 0xfffff7f8 │ │ │ │ + stc2 7, cr15, [sl], #-952 @ 0xfffffc48 │ │ │ │ + stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ + strls r0, [r0], -r5, lsl #4 │ │ │ │ + stc2l 7, cr15, [r8, #964]! @ 0x3c4 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr11, cr13, {7} │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr5, cr13, {1} │ │ │ │ + ldrdcc pc, [r8], r8 │ │ │ │ + andls sl, sl, #8, 18 @ 0x20000 │ │ │ │ + andcs r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strls fp, [sp, #-741] @ 0xfffffd1b │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs r9, [r0, #-1291] @ 0xfffffaf5 │ │ │ │ + strcs r9, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf84cf7f3 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr13, cr13, {7} │ │ │ │ + teqpeq r2, #4 @ p-variant is OBSOLETE │ │ │ │ + vqdmulh.s d2, d1, d18 │ │ │ │ + blcs 0x959a30 │ │ │ │ + stcge 6, cr15, [r8], {62} @ 0x3e │ │ │ │ + @ instruction: 0xf852a201 │ │ │ │ + svclt 0x0000f023 │ │ │ │ + @ instruction: 0x000b89b3 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + strdeq r8, [fp], -r1 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r8, fp, r7, ror r9 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ + andeq r8, fp, r9, lsr r9 │ │ │ │ + andeq r7, fp, r5, asr r0 │ │ │ │ ldrdeq r8, [fp], -sp │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r8, fp, r3, ror #18 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r8, fp, r5, lsr #18 │ │ │ │ - andeq r7, fp, r9, lsr #32 │ │ │ │ - andeq r8, fp, r9, asr #17 │ │ │ │ - @ instruction: 0x008675b8 │ │ │ │ + addeq r7, r6, r0, lsr #11 │ │ │ │ @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404abb6 │ │ │ │ + @ instruction: 0xf404abc2 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - @ instruction: 0x462186bd │ │ │ │ + @ instruction: 0x462186b7 │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ strls r0, [ip, -r5, ror #7] │ │ │ │ - ldrbhi pc, [sp, #257] @ 0x101 @ │ │ │ │ - @ instruction: 0xf8caf7ee │ │ │ │ + ldrbhi pc, [r7, #257] @ 0x101 @ │ │ │ │ + @ instruction: 0xf8c0f7ee │ │ │ │ submi pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - mrc2 7, 5, pc, cr14, cr7, {7} │ │ │ │ + mrc2 7, 6, pc, cr2, cr7, {7} │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0x4621adda │ │ │ │ + strtmi sl, [r1], -ip, ror #27 │ │ │ │ @ instruction: 0xf7eea808 │ │ │ │ - strcs pc, [r1], #-2183 @ 0xfffff779 │ │ │ │ + strcs pc, [r1], #-2173 @ 0xfffff783 │ │ │ │ stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vrshr.s64 d16, d25, #64 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xfe6768ea │ │ │ │ - stcllt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ + blx 0xfeb768fe │ │ │ │ + ldcllt 7, cr15, [fp, #1012] @ 0x3f4 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ - ldrthi pc, [r8], -r1 @ │ │ │ │ + ldrthi pc, [r2], -r1 @ │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - @ instruction: 0x4621ab79 │ │ │ │ + strtmi sl, [r1], -r5, lsl #23 │ │ │ │ strls sl, [fp, #-2056] @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - mvneq pc, #9109504 @ 0x8b0000 │ │ │ │ - blge 0x1e75f44 │ │ │ │ + mvneq pc, #8454144 @ 0x810000 │ │ │ │ + blge 0xfe175f58 │ │ │ │ andvc pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [ip, #988] @ 0x3dc │ │ │ │ + ldc2 7, cr15, [r0, #988]! @ 0x3dc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdab65 │ │ │ │ - strteq fp, [r3], #-3498 @ 0xfffff256 │ │ │ │ - blge 0x1b35e64 │ │ │ │ + @ instruction: 0xf7fdab71 │ │ │ │ + strteq fp, [r3], #-3516 @ 0xfffff244 │ │ │ │ + blge 0x1e35e78 │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldrhi pc, [r6, -r1]! │ │ │ │ + ldrhi pc, [r0, -r1]! │ │ │ │ strtmi r9, [r1], -fp, lsl #12 │ │ │ │ strls sl, [ip, -r8, lsl #16] │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf7ee8600 │ │ │ │ - @ instruction: 0xf648f87d │ │ │ │ + @ instruction: 0xf7ee85fa │ │ │ │ + @ instruction: 0xf648f873 │ │ │ │ vsubl.s8 , d0, d5 │ │ │ │ stmdbge r8, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fdd0b3 │ │ │ │ - @ instruction: 0xf3c4bd8c │ │ │ │ + @ instruction: 0xf3c4bd9e │ │ │ │ @ instruction: 0xf0141381 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - blcs 0x15a204 │ │ │ │ - blge 0xff5bac │ │ │ │ + blcs 0x15a200 │ │ │ │ + blge 0x12f5bc0 │ │ │ │ strtmi sl, [r1], -r8, lsl #16 │ │ │ │ strls r9, [ip, #-1291] @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xf84ef7ee │ │ │ │ + @ instruction: 0xf844f7ee │ │ │ │ @ instruction: 0xf57e03e0 │ │ │ │ - @ instruction: 0xf644ab39 │ │ │ │ + @ instruction: 0xf644ab45 │ │ │ │ vsubl.s8 q10, d16, d29 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xaf5ad4 │ │ │ │ - stcllt 7, cr15, [sp, #-1012]! @ 0xfffffc0c │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xdf5ae8 │ │ │ │ + ldcllt 7, cr15, [pc, #-1012]! @ 0xb8600 │ │ │ │ @ instruction: 0xf53e0421 │ │ │ │ - @ instruction: 0xf404ab2c │ │ │ │ + @ instruction: 0xf404ab38 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - strtmi r8, [r1], -pc, ror #12 │ │ │ │ + strtmi r8, [r1], -r9, ror #12 │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ strls r0, [ip, -r2, ror #7] │ │ │ │ - strbhi pc, [r4, #-257] @ 0xfffffeff @ │ │ │ │ - @ instruction: 0xf840f7ee │ │ │ │ + ldrhi pc, [lr, #-257]! @ 0xfffffeff │ │ │ │ + @ instruction: 0xf836f7ee │ │ │ │ adcne pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr4, cr7, {7} │ │ │ │ + mcr2 7, 2, pc, cr8, cr7, {7} @ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7fdaf76 │ │ │ │ - @ instruction: 0xf404bd4e │ │ │ │ + @ instruction: 0xf404bd60 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53d069b │ │ │ │ - @ instruction: 0xf8d8ad44 │ │ │ │ + @ instruction: 0xf8d8ad56 │ │ │ │ rsclt r3, r2, #136 @ 0x88 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1280] @ 0xfffffb00 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff18f7f2 │ │ │ │ - stclt 7, cr15, [fp, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xff2cf7f2 │ │ │ │ + ldclt 7, cr15, [sp, #-1012]! @ 0xfffffc0c │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - eorhi pc, pc, r1 │ │ │ │ + eorhi pc, sl, r1 │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - andshi pc, sl, r1 │ │ │ │ + andshi pc, r5, r1 │ │ │ │ svcne 0x0010f1b3 │ │ │ │ - stcge 4, cr15, [r4], #500 @ 0x1f4 │ │ │ │ + ldcge 4, cr15, [r6], #500 @ 0x1f4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb8a94 │ │ │ │ + streq pc, [pc], #-4 @ 0xb8aa8 │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f23408 │ │ │ │ - @ instruction: 0xf7fdfb47 │ │ │ │ - @ instruction: 0xf1b3bc96 │ │ │ │ + @ instruction: 0xf7fdfb5b │ │ │ │ + @ instruction: 0xf1b3bca8 │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - @ instruction: 0xf404ac91 │ │ │ │ - @ instruction: 0xf0044370 │ │ │ │ - @ instruction: 0xf3c4090f │ │ │ │ - vabdl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf5b32603 │ │ │ │ + @ instruction: 0xf404aca3 │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf3c42903 │ │ │ │ + @ instruction: 0xf0044703 │ │ │ │ + @ instruction: 0xf5b3060f │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf8988791 │ │ │ │ + @ instruction: 0xf898878e │ │ │ │ ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ - ldrbhi pc, [r0], -r0 @ │ │ │ │ + strbhi pc, [sp], -r0 @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb96dc │ │ │ │ - ldclge 4, cr15, [r8], #-500 @ 0xfffffe0c │ │ │ │ + blcs 0xb96f0 │ │ │ │ + stcge 4, cr15, [sl], {125} @ 0x7d │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strvs lr, [r8, -sp, asr #19] │ │ │ │ - eorls pc, r8, sp, asr #17 │ │ │ │ - strls r9, [fp], #-1292 @ 0xfffffaf4 │ │ │ │ - @ instruction: 0xf9d4f7f0 │ │ │ │ - ldcllt 7, cr15, [pc], {253} @ 0xfd │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #80, 4 │ │ │ │ - subhi pc, lr, r1 │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - addsmi r0, r3, #80, 4 │ │ │ │ - eorshi pc, r5, r1 │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - mrrcge 4, 7, pc, r8, cr13 @ │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls sl, #35080 @ 0x8908 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - andcs r4, r1, #201326592 @ 0xc000000 │ │ │ │ - movwcs r9, #777 @ 0x309 │ │ │ │ - streq pc, [pc], #-4 @ 0xb8b34 │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fdf891 │ │ │ │ - @ instruction: 0xf404bc46 │ │ │ │ - @ instruction: 0xf0044370 │ │ │ │ - @ instruction: 0xf3c4090f │ │ │ │ - vabdl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf5b32603 │ │ │ │ - @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf89886df │ │ │ │ - ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ - stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ - ldrhi pc, [r4], -r0 │ │ │ │ - @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb9774 │ │ │ │ - stcge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ - movwcs r9, #4864 @ 0x1300 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8cd6708 │ │ │ │ - stmib sp, {r3, r5, ip, pc}^ │ │ │ │ + strls lr, [r8, -sp, asr #19] │ │ │ │ + strls r9, [ip, #-1546] @ 0xfffff9f6 │ │ │ │ + @ instruction: 0xf7f0940b │ │ │ │ + @ instruction: 0xf7fdf9e9 │ │ │ │ + andscs fp, r0, #61952 @ 0xf200 │ │ │ │ + subseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + eorcs r8, r0, #73 @ 0x49 │ │ │ │ + subseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + @ instruction: 0xf5b38030 │ │ │ │ + @ instruction: 0xf47d0fa0 │ │ │ │ + vqdmulh.s q13, q2, d3[6] │ │ │ │ + stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #6 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r2, #37377 @ 0x9201 │ │ │ │ + @ instruction: 0xf0042300 │ │ │ │ + strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ + strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ + @ instruction: 0xf8a6f7f0 │ │ │ │ + mrrclt 7, 15, pc, r9, cr13 @ │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + ldrbhi pc, [lr], r0 @ │ │ │ │ + smullsne pc, r9, r8, r8 @ │ │ │ │ + eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ + @ instruction: 0xf0002900 │ │ │ │ + bicsmi r8, r2, #18874368 @ 0x1200000 │ │ │ │ + movweq pc, #4098 @ 0x1002 @ │ │ │ │ + @ instruction: 0xf47d2b00 │ │ │ │ + movwls sl, #3135 @ 0xc3f │ │ │ │ + stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + ldrmi r4, [sl], -r0, asr #12 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls lr, [r8, -sp, asr #19] │ │ │ │ + stmib sp, {r1, r3, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0450b │ │ │ │ - @ instruction: 0xf7fdf987 │ │ │ │ - @ instruction: 0xf898bc92 │ │ │ │ + @ instruction: 0xf7fdf99d │ │ │ │ + @ instruction: 0xf898bca6 │ │ │ │ @ instruction: 0xf8d810d9 │ │ │ │ @ instruction: 0xf8d830d0 │ │ │ │ stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - ldrbhi pc, [r9, #-0]! @ │ │ │ │ + ldrbhi pc, [r8, #-0]! @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb97b4 │ │ │ │ - stcge 4, cr15, [ip], {125} @ 0x7d │ │ │ │ + blcs 0xb97c4 │ │ │ │ + stcge 4, cr15, [r0], #-500 @ 0xfffffe0c │ │ │ │ andcs r9, r2, #0, 6 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ strls r4, [ip, #-1600] @ 0xfffff9c0 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb8bcc │ │ │ │ + streq pc, [pc, #-4] @ 0xb8bdc │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf962f7f0 │ │ │ │ - stcllt 7, cr15, [sp], #-1012 @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf978f7f0 │ │ │ │ + stclt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049308 │ │ │ │ strls r0, [ip, #-783] @ 0xfffffcf1 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #39373 @ 0x99cd │ │ │ │ @ instruction: 0xf7f0940b │ │ │ │ - @ instruction: 0xf7fdff17 │ │ │ │ - movwcs fp, #7140 @ 0x1be4 │ │ │ │ + @ instruction: 0xf7fdff2d │ │ │ │ + movwcs fp, #7160 @ 0x1bf8 │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ strcs r4, [r0, #-1600] @ 0xfffff9c0 │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r2, [r9, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf004950a │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fdf873 │ │ │ │ - vqdmulh.s , q2, d0[1] │ │ │ │ + @ instruction: 0xf7fdf889 │ │ │ │ + vmov.i32 , #51455 @ 0x0000c8ff │ │ │ │ movwcs r2, #515 @ 0x203 │ │ │ │ stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ strbmi r3, [r0], -r8, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf004920a │ │ │ │ andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ strls r3, [ip], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf85ef7f1 │ │ │ │ - stclt 7, cr15, [pc], #-1012 @ 0xb8868 │ │ │ │ + @ instruction: 0xf874f7f1 │ │ │ │ + mcrrlt 7, 15, pc, r3, cr13 @ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - blge 0xfed75e5c │ │ │ │ + blge 0xff275e6c │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ strls r2, [fp, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ strls r4, [ip, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0xb8c80 │ │ │ │ + streq pc, [pc], #-4 @ 0xb8c90 │ │ │ │ strls r9, [sl], #-777 @ 0xfffffcf7 │ │ │ │ - stc2l 7, cr15, [r4, #-960]! @ 0xfffffc40 │ │ │ │ - bllt 0xfe936c80 │ │ │ │ + ldc2l 7, cr15, [sl, #-960]! @ 0xfffffc40 │ │ │ │ + bllt 0xfee36c90 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [sl, -r0, asr #12] │ │ │ │ - blge 0xfe77628c │ │ │ │ + blge 0xfec7629c │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [ip, #-512] @ 0xfffffe00 │ │ │ │ - ldc2l 7, cr15, [r6, #960] @ 0x3c0 │ │ │ │ - bllt 0x36cb4 │ │ │ │ + stc2l 7, cr15, [ip, #960]! @ 0x3c0 │ │ │ │ + ldclt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [r9, -r0, asr #12] │ │ │ │ - blge 0xfe0f62c0 │ │ │ │ + blge 0xfe5f62d0 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [ip, #-513] @ 0xfffffdff │ │ │ │ - ldc2 7, cr15, [ip, #960]! @ 0x3c0 │ │ │ │ - bllt 0xff9b6ce8 │ │ │ │ + ldc2l 7, cr15, [r2, #960] @ 0x3c0 │ │ │ │ + bllt 0xffeb6cf8 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [lr, -r0, asr #12] │ │ │ │ - blge 0x1a762f4 │ │ │ │ + blge 0x1f76304 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r8, {r0, r1, r9, sp} │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ - stc2 7, cr15, [r2, #960]! @ 0x3c0 │ │ │ │ - bllt 0xff336d1c │ │ │ │ + ldc2 7, cr15, [r8, #960]! @ 0x3c0 │ │ │ │ + bllt 0xff836d2c │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [r9, -r0, asr #12] │ │ │ │ - blge 0x13f6328 │ │ │ │ + blge 0x18f6338 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r8, {r0, r1, r9, sp} │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ - @ instruction: 0xf9ecf7f0 │ │ │ │ - bllt 0xfecb6d50 │ │ │ │ + blx 0x176d28 │ │ │ │ + bllt 0xff1b6d60 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ - strcs pc, [r3], -r4, asr #7 │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrhi pc, [pc, -r0]! │ │ │ │ + ldrhi pc, [fp, -r0]! │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #62914560 @ 0x3c00000 │ │ │ │ + bicsmi r8, r2, #58720256 @ 0x3800000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8cd6708 │ │ │ │ - strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ - @ instruction: 0xf7f0940b │ │ │ │ - @ instruction: 0xf7fdf87b │ │ │ │ - @ instruction: 0xf404bb86 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r8, {r0, r3, r8, r9, fp, sp, pc} │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #34059 @ 0x850b │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf004950c │ │ │ │ - movwls r0, #37903 @ 0x940f │ │ │ │ - @ instruction: 0xf7f0940a │ │ │ │ - @ instruction: 0xf7fdfcbb │ │ │ │ - movwcs fp, #2808 @ 0xaf8 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0x1cf6dc6 │ │ │ │ - blt 0xff9b6dfc │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - ldreq r4, [sl, -r0, asr #12] │ │ │ │ - bge 0xff7f6408 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - strls r2, [ip, #-513] @ 0xfffffdff │ │ │ │ - @ instruction: 0xf97cf7f0 │ │ │ │ - bllt 0x10b6e30 │ │ │ │ + strls r9, [sl], -r8, lsl #14 │ │ │ │ + strls r9, [fp], #-1292 @ 0xfffffaf4 │ │ │ │ + @ instruction: 0xf892f7f0 │ │ │ │ + bllt 0xfe7b6db0 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc, #-4] @ 0xb8e44 │ │ │ │ - vaddw.u8 , q2, d9 │ │ │ │ - stmdbge r8, {r0, r1, r9, lr} │ │ │ │ - @ instruction: 0xf5b34640 │ │ │ │ - @ instruction: 0xf0004f70 │ │ │ │ - andls r8, sl, #35651584 @ 0x2200000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + blge 0x875fbc │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - movwcs r3, #1027 @ 0x403 │ │ │ │ - strpl lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f19308 │ │ │ │ - @ instruction: 0xf7fdf809 │ │ │ │ - @ instruction: 0xf8d8bb24 │ │ │ │ - @ instruction: 0x464030d0 │ │ │ │ - @ instruction: 0xf57d071f │ │ │ │ - movwcs sl, #6823 @ 0x1aa7 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ + strls r2, [fp, #-771] @ 0xfffffcfd │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + strls r4, [ip, #-771] @ 0xfffffcfd │ │ │ │ + streq pc, [pc], #-4 @ 0xb8de0 │ │ │ │ + strls r9, [sl], #-777 @ 0xfffffcf7 │ │ │ │ + ldc2l 7, cr15, [r2], {240} @ 0xf0 │ │ │ │ + bllt 0x436de0 │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049209 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -sl, lsl #8 │ │ │ │ @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fdf947 │ │ │ │ - movwcs fp, #6922 @ 0x1b0a │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0xf7fdfb87 │ │ │ │ + @ instruction: 0xf8d8baf8 │ │ │ │ + @ instruction: 0x464030d0 │ │ │ │ + @ instruction: 0xf57d071a │ │ │ │ + @ instruction: 0xf3c4aaf1 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + movwcs r9, #520 @ 0x208 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049209 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + andcs r2, r1, #167772160 @ 0xa000000 │ │ │ │ + @ instruction: 0xf7f0950c │ │ │ │ + @ instruction: 0xf7fdf993 │ │ │ │ + @ instruction: 0xf404bb54 │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + vaddw.u8 q9, q2, d3 │ │ │ │ + tstls r9, r3, lsl #4 │ │ │ │ + streq pc, [pc, #-4] @ 0xb8e58 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + strthi pc, [r0], -r0 │ │ │ │ + andcs r9, r1, #-1610612736 @ 0xa0000000 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwls r5, #33803 @ 0x840b │ │ │ │ + @ instruction: 0xf820f7f1 │ │ │ │ + bllt 0xf36e74 │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + ldreq r4, [pc, -r0, asr #12] │ │ │ │ + bge 0xfeff6480 │ │ │ │ + vsubw.u8 q9, q2, d1 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0x3f6e8e │ │ │ │ - blt 0x20b6ec4 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - movwcs r4, #4611 @ 0x1203 │ │ │ │ + @ instruction: 0xf95ef7f0 │ │ │ │ + bllt 0x8b6ea8 │ │ │ │ + vsubw.u8 q9, q2, d1 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049209 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - andcs r2, r0, #167772160 @ 0xa000000 │ │ │ │ + ldrmi r2, [sl], -sl, lsl #8 │ │ │ │ @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fdfaf7 │ │ │ │ - vst1.16 {d11-d12}, [r4 :128], sl │ │ │ │ - @ instruction: 0xf0044370 │ │ │ │ - @ instruction: 0xf3c4090f │ │ │ │ - vabdl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf5b32603 │ │ │ │ - @ instruction: 0xf0004f70 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r7, r8, sl, pc} │ │ │ │ - movwcs r4, #1600 @ 0x640 │ │ │ │ - vsubl.u8 q9, d4, d1 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8cd6708 │ │ │ │ - stmib sp, {r3, r5, ip, pc}^ │ │ │ │ + @ instruction: 0xf7fdfb23 │ │ │ │ + @ instruction: 0xf3c4ba94 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + strls r2, [ip, #-512] @ 0xfffffe00 │ │ │ │ + blx 0x476ec6 │ │ │ │ + blt 0x20b6efc │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + ldrhi pc, [r4, #0]! │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls lr, [r8, -sp, asr #19] │ │ │ │ + stmib sp, {r1, r3, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0450b │ │ │ │ - @ instruction: 0xf7fdfa1f │ │ │ │ - @ instruction: 0xf898ba4e │ │ │ │ + @ instruction: 0xf7fdfa37 │ │ │ │ + @ instruction: 0xf898ba64 │ │ │ │ @ instruction: 0xf8d810d9 │ │ │ │ @ instruction: 0xf8d830d0 │ │ │ │ stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - bichi pc, sp, #0 │ │ │ │ + bichi pc, lr, #0 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb9b50 │ │ │ │ - bge 0x1076144 │ │ │ │ + blcs 0xb9b5c │ │ │ │ + bge 0x15f6150 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ strls r2, [ip, #-514] @ 0xfffffdfe │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb8f68 │ │ │ │ + streq pc, [pc, #-4] @ 0xb8f74 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xff94f7ef │ │ │ │ - blt 0xfe8b6f70 │ │ │ │ + @ instruction: 0xffacf7ef │ │ │ │ + blt 0xfee36f7c │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [fp, -r0, asr #12] │ │ │ │ - bge 0x97657c │ │ │ │ + bge 0xef6588 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [ip, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf8c2f7f0 │ │ │ │ - blt 0xfe236fa4 │ │ │ │ + @ instruction: 0xf8daf7f0 │ │ │ │ + blt 0xfe7b6fb0 │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldrsbcs pc, [r4], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #469762050 @ 0x1c000002 │ │ │ │ + bicsmi r8, r2, #136, 6 @ 0x20000002 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r4, r9, fp, sp, pc} │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ strls r9, [ip, #-768] @ 0xfffffd00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb8fe4 │ │ │ │ + streq pc, [pc, #-4] @ 0xb8ff0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xff56f7ef │ │ │ │ - blt 0x1936fec │ │ │ │ + @ instruction: 0xff6ef7ef │ │ │ │ + blt 0x1eb6ff8 │ │ │ │ movwls fp, #53987 @ 0xd2e3 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r9, [r1, #-1288] @ 0xfffffaf8 │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ strls r2, [sl, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ - mcr2 7, 3, pc, cr12, cr2, {7} @ │ │ │ │ - ldmiblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr2 7, 4, pc, cr4, cr2, {7} @ │ │ │ │ + stmiblt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movtcs pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x19a5a4 │ │ │ │ - stmibge r8, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x19a5ac │ │ │ │ + ldmibge lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movwls fp, #53987 @ 0xd2e3 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ vpadd.i8 d18, d1, d9 │ │ │ │ - @ instruction: 0xf1a3817e │ │ │ │ - bcs 0x279950 │ │ │ │ - cmpphi sl, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x207d60 │ │ │ │ + @ instruction: 0xf1a3817c │ │ │ │ + bcs 0x27995c │ │ │ │ + cmpphi r8, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x207d6c │ │ │ │ mvnshi pc, r1, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ movweq r1, #14103 @ 0x3717 │ │ │ │ movwcs r1, #18713 @ 0x4919 │ │ │ │ - blvc 0xff0f46e8 │ │ │ │ + blvc 0xff1346f4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ stc 5, cr9, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf3c47b08 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fdfe3b │ │ │ │ - movwcs fp, #10656 @ 0x29a0 │ │ │ │ + @ instruction: 0xf7fdfe53 │ │ │ │ + movwcs fp, #10678 @ 0x29b6 │ │ │ │ movwcs lr, #26602 @ 0x67ea │ │ │ │ @ instruction: 0xf8d8e7e8 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ strbmi r0, [r0], -fp, lsl #4 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24508 │ │ │ │ - @ instruction: 0xf7fdfe1d │ │ │ │ - @ instruction: 0xf8d8b982 │ │ │ │ + @ instruction: 0xf7fdfe35 │ │ │ │ + @ instruction: 0xf8d8b998 │ │ │ │ rsclt r3, r2, #136 @ 0x88 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ strls r9, [r8, #-521] @ 0xfffffdf7 │ │ │ │ strbcs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fdfe03 │ │ │ │ - vmul.f , q2, d0[6] │ │ │ │ - blcs 0x141e08 │ │ │ │ - strhi pc, [r2], -r0 │ │ │ │ + @ instruction: 0xf7fdfe1b │ │ │ │ + vbic.i16 , #206 @ 0x00ce │ │ │ │ + blcs 0x141e14 │ │ │ │ + ldrbhi pc, [lr, #0]! @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r2, #53761 @ 0xd201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - mcr2 7, 3, pc, cr12, cr2, {7} @ │ │ │ │ - stmdblt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr2 7, 4, pc, cr4, cr2, {7} @ │ │ │ │ + stmdblt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ strls r2, [ip], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24508 │ │ │ │ - @ instruction: 0xf7fdfdcf │ │ │ │ - tstcs r0, #52, 18 @ 0xd0000 │ │ │ │ + @ instruction: 0xf7fdfde7 │ │ │ │ + tstcs r0, #1212416 @ 0x128000 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0x23208664 │ │ │ │ + @ instruction: 0x23208660 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0xf5b2864e │ │ │ │ + @ instruction: 0xf5b2864a │ │ │ │ @ instruction: 0xf47d0fc0 │ │ │ │ - stmdbge r8, {r0, r1, r5, r8, fp, sp, pc} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vrshr.s64 d19, d13, #64 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + tstls r8, r9, lsr r9 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + addscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fdfad5 │ │ │ │ - tstcs r0, #20, 18 @ 0x50000 │ │ │ │ + @ instruction: 0xf7fdfaed │ │ │ │ + tstcs r0, #688128 @ 0xa8000 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0x23208664 │ │ │ │ + @ instruction: 0x23208660 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0xf5b2864e │ │ │ │ + @ instruction: 0xf5b2864a │ │ │ │ @ instruction: 0xf47d0fc0 │ │ │ │ - stmdbge r8, {r0, r1, r8, fp, sp, pc} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + tstls r8, r9, lsl r9 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + sbcspl pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fdfab5 │ │ │ │ - vst2. {d27-d28}, [pc :256], r4 │ │ │ │ + @ instruction: 0xf7fdfacd │ │ │ │ + vst2.8 {d27,d29}, [pc], sl │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ orrmi r4, r3, #0, 6 │ │ │ │ - bge 0xfe9763ec │ │ │ │ + bge 0xfebf63f8 │ │ │ │ tstpeq sp, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43e290d │ │ │ │ - bcs 0x4a48d4 │ │ │ │ - ldcge 4, cr15, [r2, #248]! @ 0xf8 │ │ │ │ + bcs 0x4a4904 │ │ │ │ + ldcge 4, cr15, [fp, #248]! @ 0xf8 │ │ │ │ bicne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strle r0, [r4, #-1574] @ 0xfffff9da │ │ │ │ umlalsne pc, r9, r8, r8 @ │ │ │ │ @ instruction: 0xf43e2900 │ │ │ │ - stmib sp, {r0, r3, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + stmib sp, {r1, r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7962306 │ │ │ │ - bls 0x2788fc │ │ │ │ + bls 0x2788f0 │ │ │ │ andls r4, r6, r1, lsl #12 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ - pldw [r6, sp, lsr lr] │ │ │ │ - blls 0x2b88ec │ │ │ │ + pldw [r6, r5, asr lr] │ │ │ │ + blls 0x2b88e0 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ - b 0x10bd438 │ │ │ │ + b 0x10bd444 │ │ │ │ @ instruction: 0xf6460043 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs ip, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blx 0x18770a4 │ │ │ │ - vnmla.f32 s8, s26, s20 │ │ │ │ + blx 0x16f70b0 │ │ │ │ + vnmla.f32 s8, s26, s22 │ │ │ │ stmdbls r6, {r4, r5, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ @ instruction: 0xf6409001 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r1], #-147 @ 0xffffff6d │ │ │ │ ldmdbne r3, {r8, ip, pc} │ │ │ │ teqpvc r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d0443a │ │ │ │ @ instruction: 0xf79702dc │ │ │ │ - @ instruction: 0x463afd9f │ │ │ │ + @ instruction: 0x463afd99 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 7, 13, cr15, cr0, cr14, {7} │ │ │ │ - ldmdblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + cdp2 7, 14, cr15, cr8, cr14, {7} │ │ │ │ + ldmdblt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strbmi fp, [r0], -r2, ror #5 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r2, [r8, #-1408] @ 0xfffffa80 │ │ │ │ strls r2, [r9, #-1281] @ 0xfffffaff │ │ │ │ strbcs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fdfd25 │ │ │ │ - vmlal.u8 , d20, d10 │ │ │ │ - blcs 0x141fc4 │ │ │ │ - teqphi ip, #0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf7fdfd3d │ │ │ │ + vmlal.u8 , d20, d16 │ │ │ │ + blcs 0x141fd0 │ │ │ │ + teqphi sp, #0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - rsclt sl, r3, #8454144 @ 0x810000 │ │ │ │ + rsclt sl, r3, #9895936 @ 0x970000 │ │ │ │ @ instruction: 0xf8d8930d │ │ │ │ - blcs 0x7054f4 │ │ │ │ - subhi pc, r6, r1, asr #4 │ │ │ │ + blcs 0x705500 │ │ │ │ + subhi pc, r4, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x11592f0 │ │ │ │ + blcc 0x11592f4 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r1, r3, r5, r7, pc}^ @ │ │ │ │ + ldm pc, {r3, r5, r7, pc}^ @ │ │ │ │ ldrne pc, [r7, -r3] │ │ │ │ ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ - ldc 3, cr2, [pc, #16] @ 0xb9308 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ + ldc 3, cr2, [pc, #16] @ 0xb9314 │ │ │ │ + stmdbge r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ - blvc 0x2f493c │ │ │ │ + blvc 0x2f4948 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ - ldc2l 7, cr15, [r4], #968 @ 0x3c8 │ │ │ │ - ldmdalt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [ip, #-968] @ 0xfffffc38 │ │ │ │ + stmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ strb r2, [sl, r2, lsl #6]! │ │ │ │ strb r2, [r8, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [r6], {242} @ 0xf2 │ │ │ │ - ldmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [lr], #968 @ 0x3c8 │ │ │ │ + ldmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47d2b01 │ │ │ │ - @ instruction: 0xf7fda833 │ │ │ │ - svclt 0x0000bfdc │ │ │ │ + @ instruction: 0xf7fda849 │ │ │ │ + svclt 0x0000bfe6 │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - addeq r6, r6, r4, lsr #18 │ │ │ │ + addeq r6, r6, r8, lsl r9 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1df7370 │ │ │ │ - stmlt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe377380 │ │ │ │ + ldmlt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcvs 0x0070f5b2 │ │ │ │ - strhi pc, [ip], -r0 │ │ │ │ + strhi pc, [r8], -r0 │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0xf404afd9 │ │ │ │ + @ instruction: 0xf404afe1 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf47d2f60 │ │ │ │ - rsclt sl, r4, #844 @ 0x34c │ │ │ │ + rsclt sl, r4, #876 @ 0x36c │ │ │ │ strbmi fp, [r0], -ip, lsr #18 │ │ │ │ - @ instruction: 0xf88ef7f9 │ │ │ │ + @ instruction: 0xf8a4f7f9 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf898a86c │ │ │ │ - blcs 0xc5748 │ │ │ │ - orrshi pc, r8, r1 │ │ │ │ + @ instruction: 0xf898a880 │ │ │ │ + blcs 0xc5758 │ │ │ │ + orrshi pc, r4, r1 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7eb2001 │ │ │ │ - movwcs pc, #11161 @ 0x2b99 @ │ │ │ │ + movwcs pc, #11153 @ 0x2b91 @ │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - ldmdalt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ - vst3.32 {d24,d26,d28}, [pc :256], r5 │ │ │ │ + vst3.32 {d24,d26,d28}, [pc :256], r1 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r0, r3, #-268435455 @ 0xf0000001 │ │ │ │ - svcge 0x00acf47d │ │ │ │ + svcge 0x00b4f47d │ │ │ │ movwne pc, #25540 @ 0x63c4 @ │ │ │ │ - blcs 0x2081f0 │ │ │ │ - svcge 0x00a6f63d │ │ │ │ + blcs 0x208200 │ │ │ │ + svcge 0x00aef63d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r9, fp, sp, lsr #9 │ │ │ │ - andeq r7, fp, r5, ror r3 │ │ │ │ - muleq fp, fp, r4 │ │ │ │ - andeq r9, fp, r9, lsl #9 │ │ │ │ - andeq r9, fp, pc, ror #8 │ │ │ │ - andeq r9, fp, r9, asr #8 │ │ │ │ + @ instruction: 0x000b94bd │ │ │ │ + muleq fp, r5, r3 │ │ │ │ + andeq r9, fp, fp, lsr #9 │ │ │ │ + muleq fp, r9, r4 │ │ │ │ + andeq r9, fp, pc, ror r4 │ │ │ │ + andeq r9, fp, r9, asr r4 │ │ │ │ @ instruction: 0xf47d0720 │ │ │ │ - @ instruction: 0xf8d8af93 │ │ │ │ + @ instruction: 0xf8d8af9b │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - eorscs sl, pc, fp, lsl #31 │ │ │ │ - stc2l 7, cr15, [sl], #-620 @ 0xfffffd94 │ │ │ │ + mlascs pc, r3, pc, sl @ │ │ │ │ + stc2l 7, cr15, [r2], #-620 @ 0xfffffd94 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ - @ instruction: 0xf8d8b824 │ │ │ │ - beq 0x15817b8 │ │ │ │ + @ instruction: 0xf8d8b838 │ │ │ │ + beq 0x15817c8 │ │ │ │ cmpne r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf57d07de │ │ │ │ - movwcs sl, #8059 @ 0x1f7b │ │ │ │ + movwcs sl, #8067 @ 0x1f83 │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - ldmdalt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ teqeq r4, r8 @ │ │ │ │ - blx 0x16f7448 │ │ │ │ + blx 0x14f7458 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaf6f │ │ │ │ - ldmib r8, {r1, r2, r3, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdaf77 │ │ │ │ + ldmib r8, {r1, r5, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ed0134 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0066f43d │ │ │ │ - stmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x006ef43d │ │ │ │ + ldmdalt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47d2b0f │ │ │ │ - @ instruction: 0x4640af5f │ │ │ │ - blx 0x16f7474 │ │ │ │ + strbmi sl, [r0], -r7, ror #30 │ │ │ │ + blx 0x14f7484 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf59 │ │ │ │ - @ instruction: 0xf004bff8 │ │ │ │ - blcs 0x8ba48c │ │ │ │ + @ instruction: 0xf7fdaf61 │ │ │ │ + @ instruction: 0xf004b80c │ │ │ │ + blcs 0x8ba49c │ │ │ │ qadd16mi fp, fp, r8 │ │ │ │ - strthi pc, [pc], r0 │ │ │ │ + strthi pc, [fp], r0 │ │ │ │ rscsne pc, pc, #4 │ │ │ │ rsbseq pc, r0, #570425344 @ 0x22000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - strbhi pc, [sp, -r0] @ │ │ │ │ + strbhi pc, [r9, -r0] @ │ │ │ │ rscsne pc, r8, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - ldmge r7!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf1400591 │ │ │ │ - @ instruction: 0xf79687af │ │ │ │ - @ instruction: 0xf646fc45 │ │ │ │ + @ instruction: 0xf79687ab │ │ │ │ + @ instruction: 0xf646fc3d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs fp, {r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7979306 │ │ │ │ - bmi 0xff3778f4 │ │ │ │ + bmi 0xff3778e4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2822 @ 0xfffff4fa │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ andsmi pc, ip, r0, asr #12 │ │ │ │ addseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf5004413 │ │ │ │ strtmi r7, [sl], #-344 @ 0xfffffea8 │ │ │ │ msreq SPSR_, #208, 16 @ 0xd00000 │ │ │ │ - stc2 7, cr15, [lr], {151} @ 0x97 │ │ │ │ + stc2 7, cr15, [r6], {151} @ 0x97 │ │ │ │ vrsubhn.i16 d20, q2, q13 │ │ │ │ strbmi r2, [r0], -r3, lsl #2 │ │ │ │ - stc2l 7, cr15, [sl, #-952]! @ 0xfffffc48 │ │ │ │ - svclt 0x00b5f7fc │ │ │ │ + stc2 7, cr15, [r0, #952] @ 0x3b8 │ │ │ │ + svclt 0x00c9f7fc │ │ │ │ @ instruction: 0x46404252 │ │ │ │ - @ instruction: 0xffc8f7f0 │ │ │ │ - svclt 0x00aff7fc │ │ │ │ + @ instruction: 0xffdef7f0 │ │ │ │ + svclt 0x00c3f7fc │ │ │ │ @ instruction: 0xf10002e7 │ │ │ │ strbmi r8, [r0], -r7, lsr #3 │ │ │ │ - blx 0x1777544 │ │ │ │ + blx 0x1cf7554 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf05 │ │ │ │ - strtmi fp, [r1], -r4, lsr #31 │ │ │ │ + @ instruction: 0xf7fcaf0d │ │ │ │ + @ instruction: 0x4621bfb8 │ │ │ │ strcs sl, [r1], #-2056 @ 0xfffff7f8 │ │ │ │ - strls r9, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xff477536 │ │ │ │ - stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ - vmax.s8 q10, q3, q0 │ │ │ │ - vrshr.s64 d20, d9, #64 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - mrc2 7, 7, pc, cr12, cr0, {7} │ │ │ │ - svclt 0x0091f7fc │ │ │ │ - ldc2 7, cr15, [r8, #948] @ 0x3b4 │ │ │ │ - blls 0x2c25a4 │ │ │ │ + @ instruction: 0xf7ed950c │ │ │ │ + blls 0x2f84ac │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + addsmi pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f09400 │ │ │ │ - @ instruction: 0xf7fcff49 │ │ │ │ - @ instruction: 0xf898bf82 │ │ │ │ - blcs 0xc58a0 │ │ │ │ - svcge 0x007df43c │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - tstcs ip, #200, 18 @ 0x320000 │ │ │ │ - svclt 0x0077f7fc │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfff77588 │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ - strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - ldc2 7, cr15, [r4, #-960]! @ 0xfffffc40 │ │ │ │ - svclt 0x0067f7fc │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffb775a8 │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0xf7fcff13 │ │ │ │ + @ instruction: 0xf7edbfa6 │ │ │ │ + strcs pc, [r1], #-3493 @ 0xfffff25b │ │ │ │ + stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vmlal.s q8, d0, d1[7] │ │ │ │ - strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - stc2 7, cr15, [r4, #-960]! @ 0xfffffc40 │ │ │ │ - svclt 0x0057f7fc │ │ │ │ - cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ - orrscs pc, r6, #192, 4 │ │ │ │ - eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0xff47748a │ │ │ │ - stmialt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ - orrscs pc, r6, #192, 4 │ │ │ │ - eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0xff1f749e │ │ │ │ - ldmlt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x0c0ae9cd │ │ │ │ - andls sl, ip, #8, 18 @ 0x20000 │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ vmvn.i32 d18, #2304 @ 0x00000900 │ │ │ │ - movwls r0, #33285 @ 0x8205 │ │ │ │ - @ instruction: 0xf7f0950d │ │ │ │ - @ instruction: 0xf7fcfd6b │ │ │ │ - @ instruction: 0xf8d8bf32 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - strbmi r0, [r0], -fp, lsl #4 │ │ │ │ - stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - vsubl.u8 q9, d4, d2 │ │ │ │ - vmls.f , q10, d0[0] │ │ │ │ - strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ - strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f24508 │ │ │ │ - @ instruction: 0xf7fcf905 │ │ │ │ - bleq 0xff7a92ec │ │ │ │ - movtmi lr, #10819 @ 0x2a43 │ │ │ │ - @ instruction: 0xf00343db │ │ │ │ - @ instruction: 0xf7fd0301 │ │ │ │ - bleq 0xff7a9304 │ │ │ │ - movtmi lr, #10819 @ 0x2a43 │ │ │ │ - @ instruction: 0xf00343db │ │ │ │ - @ instruction: 0xf7ff0301 │ │ │ │ - strtmi fp, [r1], -r2, lsl #21 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xff60f7f0 │ │ │ │ + svclt 0x0097f7fc │ │ │ │ + umlalscc pc, r9, r8, r8 @ │ │ │ │ + @ instruction: 0xf43c2b00 │ │ │ │ + andcs sl, r0, #584 @ 0x248 │ │ │ │ + stmib r8, {r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7fc231c │ │ │ │ + strtmi fp, [r1], -ip, lsl #31 │ │ │ │ @ instruction: 0xf7eda808 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7f12308 │ │ │ │ - @ instruction: 0xf7fcf865 │ │ │ │ - blcs 0xe92b0 │ │ │ │ - stcge 4, cr15, [pc], {62} @ 0x3e │ │ │ │ - bllt 0x13f76c8 │ │ │ │ - b 0x117c640 │ │ │ │ - bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bleq 0xff7b28b0 │ │ │ │ - movtmi lr, #10819 @ 0x2a43 │ │ │ │ - @ instruction: 0xf00343db │ │ │ │ - strt r0, [lr], #-769 @ 0xfffffcff │ │ │ │ + movwcs pc, #6899 @ 0x1af3 @ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - adclt r9, r2, #12, 6 @ 0x30000000 │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - andls r4, sp, #50331648 @ 0x3000000 │ │ │ │ - movwmi lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff3cf7f8 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr5, cr12, {7} │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9eaf7ed │ │ │ │ + adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f09500 │ │ │ │ + @ instruction: 0xf7fcfd4b │ │ │ │ + qsub16mi fp, r1, ip │ │ │ │ + @ instruction: 0xf7eda808 │ │ │ │ + movwcs pc, #6883 @ 0x1ae3 @ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - movwcs r2, #4608 @ 0x1200 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xffd0f7f0 │ │ │ │ - mcrlt 7, 6, pc, cr7, cr12, {7} @ │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldreq r3, [r8], #-208 @ 0xffffff30 │ │ │ │ - mrcge 5, 5, APSR_nzcv, cr13, cr12, {1} │ │ │ │ + rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f09500 │ │ │ │ + @ instruction: 0xf7fcfd3b │ │ │ │ + vmax.f32 , q7, q14 │ │ │ │ + vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf8532396 │ │ │ │ + @ instruction: 0xf79b1022 │ │ │ │ + @ instruction: 0xf7fffbc7 │ │ │ │ + vadd.i8 , q15, │ │ │ │ + vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf8532396 │ │ │ │ + @ instruction: 0xf79b1022 │ │ │ │ + @ instruction: 0xf7fffbbd │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r7, fp, ip, sp, pc}^ │ │ │ │ + stmdbge r8, {r1, r3, sl, fp} │ │ │ │ + strbmi r9, [r0], -ip, lsl #4 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strls r9, [sp, #-776] @ 0xfffffcf8 │ │ │ │ + stc2 7, cr15, [r2, #960] @ 0x3c0 │ │ │ │ + svclt 0x0047f7fc │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ - strbmi fp, [r0], -r2, ror #5 │ │ │ │ - stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ - @ instruction: 0xf0032200 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - andls r4, sl, #12582912 @ 0xc00000 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf003a908 │ │ │ │ + andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs r9, [r0, #-1291] @ 0xfffffaf5 │ │ │ │ - strcs r9, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ + strls r9, [ip], #-1290 @ 0xfffffaf6 │ │ │ │ + strcs r2, [pc], #-1280 @ 0xb9688 │ │ │ │ + strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf892f7f2 │ │ │ │ - mcrlt 7, 5, pc, cr5, cr12, {7} @ │ │ │ │ - b 0x117c6e0 │ │ │ │ + @ instruction: 0xf91cf7f2 │ │ │ │ + svclt 0x002df7fc │ │ │ │ + b 0x117c608 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x117c6f0 │ │ │ │ + svclt 0x0024f7fd │ │ │ │ + b 0x117c618 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0x537788 │ │ │ │ - b 0x117c700 │ │ │ │ - bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - b 0x117c710 │ │ │ │ + blt 0xfe1b76b4 │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + blx 0x677674 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwcs r2, #4608 @ 0x1200 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + @ instruction: 0xf87cf7f1 │ │ │ │ + svclt 0x000ff7fc │ │ │ │ + @ instruction: 0xf43e2b00 │ │ │ │ + @ instruction: 0xf7feac95 │ │ │ │ + bleq 0xff7a8430 │ │ │ │ + movtmi lr, #10819 @ 0x2a43 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + ldrbt r0, [r3], #-769 @ 0xfffffcff │ │ │ │ + b 0x117c65c │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xffbf77ac │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldrbeq r3, [lr], #208 @ 0xd0 │ │ │ │ - mrcge 5, 3, APSR_nzcv, cr11, cr12, {1} │ │ │ │ - ldrdcc pc, [r8], r8 │ │ │ │ - strbmi fp, [r0], -r2, ror #5 │ │ │ │ - stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r5, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0034640 │ │ │ │ + stmib sp, {r0, r8, r9}^ │ │ │ │ + movwls r2, #49674 @ 0xc20a │ │ │ │ + movwcs fp, #4770 @ 0x12a2 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmib sp, {r0, r2, r3, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f84308 │ │ │ │ + @ instruction: 0xf7fcff53 │ │ │ │ + strtmi fp, [r1], -sl, ror #29 │ │ │ │ + @ instruction: 0xf7eda808 │ │ │ │ + stmdbge r8, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7f02308 │ │ │ │ + @ instruction: 0xf7fcffe7 │ │ │ │ + @ instruction: 0xf404bedc │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53c0418 │ │ │ │ + @ instruction: 0xf8d8aed2 │ │ │ │ + rsclt r3, r2, #136 @ 0x88 │ │ │ │ + andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ + andcs sl, r0, #8, 18 @ 0x20000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ + strls r2, [ip], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24508 │ │ │ │ - @ instruction: 0xf7fcf84f │ │ │ │ - blcs 0xce9180 │ │ │ │ - stclge 4, cr15, [r8, #496]! @ 0x1f0 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls sl, #35080 @ 0x8908 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ - movwcs r9, #4873 @ 0x1309 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9814 │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fcf88f │ │ │ │ - @ instruction: 0x4621bdd6 │ │ │ │ - @ instruction: 0xf7eda808 │ │ │ │ - @ instruction: 0xf8d8f995 │ │ │ │ - strbmi r3, [r0], -r8, lsl #1 │ │ │ │ - stmdbge r8, {r0, r3, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf82af7f2 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr13, cr12, {7} │ │ │ │ - addeq r6, r6, r6, asr r6 │ │ │ │ + @ instruction: 0xf7fcf8a9 │ │ │ │ + bleq 0xff7a9268 │ │ │ │ + movtmi lr, #10819 @ 0x2a43 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + @ instruction: 0xf7ff0301 │ │ │ │ + bleq 0xff7a7e48 │ │ │ │ + movtmi lr, #10819 @ 0x2a43 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + @ instruction: 0xf7fe0301 │ │ │ │ + bleq 0xff7a800c │ │ │ │ + movtmi lr, #10819 @ 0x2a43 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + @ instruction: 0xf7ff0301 │ │ │ │ + bleq 0xff7a7f54 │ │ │ │ + movtmi lr, #10819 @ 0x2a43 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + @ instruction: 0xf7ff0301 │ │ │ │ + vst1.64 {d11-d12}, [r4 :128]! │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53c04de │ │ │ │ + @ instruction: 0xf8d8ae90 │ │ │ │ + rsclt r3, r2, #136 @ 0x88 │ │ │ │ + andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf003a908 │ │ │ │ + andcs r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ + strls r2, [sl, #-1280] @ 0xfffffb00 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ + strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf866f7f2 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr7, cr12, {7} │ │ │ │ + @ instruction: 0xf47c2b30 │ │ │ │ + @ instruction: 0xf3c4adfd │ │ │ │ + stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #6 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r2, #37376 @ 0x9200 │ │ │ │ + @ instruction: 0xf0042301 │ │ │ │ + strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ + strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ + @ instruction: 0xf8a6f7ef │ │ │ │ + stcllt 7, cr15, [fp, #1008]! @ 0x3f0 │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf98ef7ed │ │ │ │ + ldrdcc pc, [r8], r8 │ │ │ │ + andcs r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf003a908 │ │ │ │ + @ instruction: 0xf7f2030f │ │ │ │ + @ instruction: 0xf7fcf841 │ │ │ │ + svclt 0x0000be52 │ │ │ │ + addeq r6, r6, r6, asr #12 │ │ │ │ @ instruction: 0xf10002a3 │ │ │ │ - @ instruction: 0xf8d8852d │ │ │ │ + @ instruction: 0xf8d88529 │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x146464 │ │ │ │ - ldrbhi pc, [r4], -r0, asr #4 @ │ │ │ │ + blcs 0x146474 │ │ │ │ + ldrbhi pc, [r0], -r0, asr #4 @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf640ae2c │ │ │ │ + @ instruction: 0xf640ae40 │ │ │ │ vrsra.s64 , q15, #64 │ │ │ │ andsmi r0, ip, #48, 6 @ 0xc0000000 │ │ │ │ - stcge 4, cr15, [lr, #496]! @ 0x1f0 │ │ │ │ + stclge 4, cr15, [r2, #496] @ 0x1f0 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7ee4308 │ │ │ │ - @ instruction: 0xf7fcf949 │ │ │ │ - blcs 0xe8f18 │ │ │ │ - bge 0x1c76a84 │ │ │ │ + @ instruction: 0xf7fcf95f │ │ │ │ + blcs 0xe8f78 │ │ │ │ + bge 0x1e36a94 │ │ │ │ @ instruction: 0xf7fd2201 │ │ │ │ - @ instruction: 0x4621befb │ │ │ │ + strtmi fp, [r1], -r3, lsl #30 │ │ │ │ @ instruction: 0xf7eda808 │ │ │ │ - @ instruction: 0xf8d8f95d │ │ │ │ + @ instruction: 0xf8d8f955 │ │ │ │ strbmi r3, [r0], -r8, lsl #1 │ │ │ │ stmdbge r8, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xfff2f7f1 │ │ │ │ - mcrlt 7, 0, pc, cr5, cr12, {7} @ │ │ │ │ + @ instruction: 0xf808f7f2 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr9, cr12, {7} │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - @ instruction: 0x4640ad5f │ │ │ │ - mrc2 7, 1, pc, cr14, cr8, {7} │ │ │ │ + strbmi sl, [r0], -r7, ror #26 │ │ │ │ + mrc2 7, 2, pc, cr4, cr8, {7} │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcad59 │ │ │ │ - @ instruction: 0x4621bdf8 │ │ │ │ + @ instruction: 0xf7fcad61 │ │ │ │ + strtmi fp, [r1], -ip, lsl #28 │ │ │ │ @ instruction: 0xf7eda808 │ │ │ │ - @ instruction: 0xf8d8f941 │ │ │ │ + @ instruction: 0xf8d8f939 │ │ │ │ strbmi r3, [r0], -r8, lsl #1 │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xffd6f7f1 │ │ │ │ - stcllt 7, cr15, [r9, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xffecf7f1 │ │ │ │ + ldcllt 7, cr15, [sp, #1008]! @ 0x3f0 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andls sl, sl, #8, 18 @ 0x20000 │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls fp, [sp, #-741] @ 0xfffffd1b │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1291] @ 0xfffffaf5 │ │ │ │ strcs r9, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffbef7f1 │ │ │ │ - ldcllt 7, cr15, [r1, #1008] @ 0x3f0 │ │ │ │ + @ instruction: 0xffd4f7f1 │ │ │ │ + stcllt 7, cr15, [r5, #1008]! @ 0x3f0 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ stmib sp, {r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf8cd6708 │ │ │ │ - strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ - @ instruction: 0xf7ef920b │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmdbge r1, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldclt 7, cr15, [pc, #1008]! @ 0xb9d2c │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ - andcs r9, r1, #872415232 @ 0x34000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d8 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7f2340b │ │ │ │ - @ instruction: 0xf7fcfa4f │ │ │ │ - stmdbge r8, {r1, r2, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7ee940a │ │ │ │ - @ instruction: 0xf7fcffdd │ │ │ │ - beq 0xfe9a8e18 │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, sp, #-1409286144 @ 0xac000000 │ │ │ │ - vsubw.u8 , q2, d12 │ │ │ │ - movwcs r5, #512 @ 0x200 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0042203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - strls r2, [fp], #-777 @ 0xfffffcf7 │ │ │ │ - mrc2 7, 1, pc, cr0, cr8, {7} │ │ │ │ - ldcllt 7, cr15, [pc, #-1008]! @ 0xb95cc │ │ │ │ - svcne 0x0020f1b2 │ │ │ │ - stcge 4, cr15, [r4, #-496] @ 0xfffffe10 │ │ │ │ + strls r9, [sl], -r8, lsl #14 │ │ │ │ + andls r9, fp, #12, 10 @ 0x3000000 │ │ │ │ + blx 0xffd778fe │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7fca913 │ │ │ │ + stmdbge r8, {r2, r4, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ + movwls r9, #53770 @ 0xd20a │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ + blx 0x1a77934 │ │ │ │ + stcllt 7, cr15, [fp, #-1008] @ 0xfffffc10 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + strls r2, [r8, #-1283] @ 0xfffffafd │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc], #-4 @ 0xb9988 │ │ │ │ + strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xfff4f7ee │ │ │ │ + ldclt 7, cr15, [r9, #-1008]! @ 0xfffffc10 │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031581 │ │ │ │ + stmdbge r8, {r2, r3, r4, r8, r9} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0x432b1201 │ │ │ │ + movwls r9, #49677 @ 0xc20d │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r8, #0, 6 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xb99bc │ │ │ │ + movwcs lr, #39373 @ 0x99cd │ │ │ │ + @ instruction: 0xf7f8940b │ │ │ │ + @ instruction: 0xf7fcfe47 │ │ │ │ + @ instruction: 0xf1b2bd94 │ │ │ │ + @ instruction: 0xf47c1f20 │ │ │ │ + tstls r8, r9, lsl sp │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ rscvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xff36f7ee │ │ │ │ - ldcllt 7, cr15, [r5], #1008 @ 0x3f0 │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ - andls sl, r0, #8, 18 @ 0x20000 │ │ │ │ - ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - strvs lr, [r8, -sp, asr #19] │ │ │ │ - eorls pc, r8, sp, asr #17 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcff4d │ │ │ │ + movwcs fp, #3338 @ 0xd0a │ │ │ │ + stmdbge r8, {r0, r9, sp} │ │ │ │ + strbmi r9, [r0], -r0, lsl #4 │ │ │ │ + stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ + strls r9, [sl], -r8, lsl #14 │ │ │ │ movwls r9, #46348 @ 0xb50c │ │ │ │ - blx 0x1df79be │ │ │ │ + blx 0xfe3f79ca │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca85e │ │ │ │ - vmov.i32 , #13172735 @ 0x00c8ffff │ │ │ │ + @ instruction: 0xf7fca862 │ │ │ │ + vqrdmulh.s , q2, d2[7] │ │ │ │ stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r9, [r0], -r8, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #37376 @ 0x9200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf91af7ef │ │ │ │ - stcllt 7, cr15, [pc], {252} @ 0xfc │ │ │ │ + @ instruction: 0xf932f7ef │ │ │ │ + stcllt 7, cr15, [r5], #1008 @ 0x3f0 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r4, #37635 @ 0x9303 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9a48 │ │ │ │ + streq pc, [pc], #-4 @ 0xb9a54 │ │ │ │ strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fcf907 │ │ │ │ - @ instruction: 0xf3c4bcbc │ │ │ │ + @ instruction: 0xf7fcf91f │ │ │ │ + @ instruction: 0xf3c4bcd2 │ │ │ │ stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r9, [r0], -r8, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #37376 @ 0x9200 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf8f4f7ef │ │ │ │ - stclt 7, cr15, [r9], #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0xf90cf7ef │ │ │ │ + ldclt 7, cr15, [pc], #1008 @ 0xb9e78 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ @ instruction: 0x4640461a │ │ │ │ - strvs lr, [r8, -sp, asr #19] │ │ │ │ - eorls pc, r8, sp, asr #17 │ │ │ │ - movwls r9, #46348 @ 0xb50c │ │ │ │ - stc2l 7, cr15, [ip], #-956 @ 0xfffffc44 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fcaa3c │ │ │ │ - stmib sp, {r1, r2, r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - andcs r2, r0, #41943040 @ 0x2800000 │ │ │ │ - andls r9, ip, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9eaf7f0 │ │ │ │ - stclt 7, cr15, [r5, #-1008] @ 0xfffffc10 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9ac0 │ │ │ │ - stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f03408 │ │ │ │ - @ instruction: 0xf7fcfd63 │ │ │ │ - stmdbge r8, {r7, sl, fp, ip, sp, pc} │ │ │ │ + strls lr, [r8, -sp, asr #19] │ │ │ │ + strls r9, [ip, #-1546] @ 0xfffff9f6 │ │ │ │ + @ instruction: 0xf7ef930b │ │ │ │ + stmdacs r0, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x1076ba0 │ │ │ │ + stclt 7, cr15, [r5, #-1008]! @ 0xfffffc10 │ │ │ │ + strcs lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + andls r2, r8, #0, 4 │ │ │ │ + @ instruction: 0xf7f0920c │ │ │ │ + @ instruction: 0xf7fcfa03 │ │ │ │ + stmdbge r8, {r2, r3, r4, r8, sl, fp, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf004550a │ │ │ │ strls r0, [ip, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [sl, #960] @ 0x3c0 │ │ │ │ - ldcllt 7, cr15, [r1], #-1008 @ 0xfffffc10 │ │ │ │ + ldc2l 7, cr15, [ip, #-960]! @ 0xfffffc40 │ │ │ │ + ldclt 7, cr15, [r7], {252} @ 0xfc │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ - andcs r9, r1, #872415232 @ 0x34000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d8 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7f2340b │ │ │ │ - @ instruction: 0xf7fcf96b │ │ │ │ - andcs fp, r0, #24064 @ 0x5e00 │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf8cd6708 │ │ │ │ - strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + streq pc, [pc], #-4 @ 0xb9ae8 │ │ │ │ + stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f03408 │ │ │ │ + @ instruction: 0xf7fcfdb3 │ │ │ │ + stmdbge r8, {r3, r7, sl, fp, ip, sp, pc} │ │ │ │ + rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ + movwls r9, #53770 @ 0xd20a │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf984f7f2 │ │ │ │ + ldcllt 7, cr15, [r5], #-1008 @ 0xfffffc10 │ │ │ │ + movwcs r2, #4608 @ 0x1200 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + strls lr, [r8, -sp, asr #19] │ │ │ │ + strls r9, [ip, #-1546] @ 0xfffff9f6 │ │ │ │ @ instruction: 0xf7ef920b │ │ │ │ - stmdacs r0, {r0, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [sl, #-244] @ 0xffffff0c │ │ │ │ - stcllt 7, cr15, [r3], {252} @ 0xfc │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r7, #-244] @ 0xffffff0c │ │ │ │ + ldcllt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ svcne 0x0080f5b2 │ │ │ │ - mcrrge 4, 7, pc, r8, cr12 @ │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - andscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2l 7, cr15, [sl, #952]! @ 0x3b8 │ │ │ │ - ldclt 7, cr15, [r9], #-1008 @ 0xfffffc10 │ │ │ │ + stclge 4, cr15, [r0], #-496 @ 0xfffffe10 │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + vmla.i8 d26, d5, d8 │ │ │ │ + vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + cdp2 7, 1, cr15, cr4, cr14, {7} │ │ │ │ + mrrclt 7, 15, pc, r1, cr12 @ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #34059 @ 0x850b │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf004950c │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ @ instruction: 0xf7ee3409 │ │ │ │ - @ instruction: 0xf7fcff9b │ │ │ │ - vmull.u8 , d4, d24 │ │ │ │ + @ instruction: 0xf7fcffb5 │ │ │ │ + vqdmulh.s , q2, d0[0] │ │ │ │ stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r9, [r0], -r8, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #37377 @ 0x9201 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf860f7ef │ │ │ │ - ldclt 7, cr15, [r5], {252} @ 0xfc │ │ │ │ + @ instruction: 0xf87af7ef │ │ │ │ + stclt 7, cr15, [sp], #-1008 @ 0xfffffc10 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r4, #37635 @ 0x9303 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9bbc │ │ │ │ + streq pc, [pc], #-4 @ 0xb9bc4 │ │ │ │ strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fcf84d │ │ │ │ - @ instruction: 0xf5b2bc02 │ │ │ │ + @ instruction: 0xf7fcf867 │ │ │ │ + @ instruction: 0xf5b2bc1a │ │ │ │ @ instruction: 0xf47c1f80 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + tstls r8, r5, lsl ip │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + subsmi pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfdaf │ │ │ │ - movwcs fp, #3054 @ 0xbee │ │ │ │ + @ instruction: 0xf7fcfdc9 │ │ │ │ + movwcs fp, #3078 @ 0xc06 │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ - strvs lr, [r8, -sp, asr #19] │ │ │ │ - eorls pc, r8, sp, asr #17 │ │ │ │ - movwls r9, #46348 @ 0xb50c │ │ │ │ - blx 0x1c77bc8 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca8b1 │ │ │ │ - rsclt fp, r3, #20992 @ 0x5200 │ │ │ │ - @ instruction: 0xf8d8930d │ │ │ │ - blcs 0x705e40 │ │ │ │ - cmpphi r3, #64, 4 @ p-variant is OBSOLETE │ │ │ │ - subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x115a9a4 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r1, r7, sl, pc}^ @ │ │ │ │ - ldrne pc, [r7, -r3] │ │ │ │ - ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ - ldc 3, cr2, [pc, #16] @ 0xb9c54 │ │ │ │ - stmdbge r8, {r2, r3, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ - andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ - strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ - blvc 0x2f5288 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ - mrc2 7, 0, pc, cr6, cr1, {7} │ │ │ │ - stclt 7, cr15, [r9], #-1008 @ 0xfffffc10 │ │ │ │ - strb r2, [sl, r2, lsl #6]! │ │ │ │ - strb r2, [r8, r6, lsl #6]! │ │ │ │ - movwcs r2, #4608 @ 0x1200 │ │ │ │ + strls lr, [r8, -sp, asr #19] │ │ │ │ + strls r9, [ip, #-1546] @ 0xfffff9f6 │ │ │ │ + @ instruction: 0xf7ef930b │ │ │ │ + stmdacs r0, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmge r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stcllt 7, cr15, [fp], #-1008 @ 0xfffffc10 │ │ │ │ + movwls fp, #53987 @ 0xd2e3 │ │ │ │ + ldrdcc pc, [r8], r8 │ │ │ │ + vpadd.i8 d18, d0, d9 │ │ │ │ + @ instruction: 0xf1a38354 │ │ │ │ + bcs 0x27a530 │ │ │ │ + cmpphi lr, #0, 4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x208940 │ │ │ │ + strhi pc, [r3], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + movweq r1, #14103 @ 0x3717 │ │ │ │ + movwcs r1, #18713 @ 0x4919 │ │ │ │ + blvc 0xff3f52c8 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - stmib sp, {r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf8cd6708 │ │ │ │ - strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ + strcs r2, [r1, #-514] @ 0xfffffdfe │ │ │ │ + stc 5, cr9, [sp, #40] @ 0x28 │ │ │ │ + @ instruction: 0xf3c47b08 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f1940c │ │ │ │ + @ instruction: 0xf7fcfe31 │ │ │ │ + movwcs fp, #11330 @ 0x2c42 │ │ │ │ + movwcs lr, #26602 @ 0x67ea │ │ │ │ + andcs lr, r0, #232, 14 @ 0x3a00000 │ │ │ │ + stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + movwls r4, #1600 @ 0x640 │ │ │ │ + strls lr, [r8, -sp, asr #19] │ │ │ │ + strls r9, [ip, #-1546] @ 0xfffff9f6 │ │ │ │ @ instruction: 0xf7ef920b │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0087f43d │ │ │ │ - ldclt 7, cr15, [r3], {252} @ 0xfc │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0096f43d │ │ │ │ + stclt 7, cr15, [sp], #-1008 @ 0xfffffc10 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r4, #37635 @ 0x9303 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9cac │ │ │ │ + streq pc, [pc], #-4 @ 0xb9cb0 │ │ │ │ strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfe43 │ │ │ │ - @ instruction: 0xf1b2bb8a │ │ │ │ + @ instruction: 0xf7fcfe5f │ │ │ │ + @ instruction: 0xf1b2bba4 │ │ │ │ @ instruction: 0xf47c1f20 │ │ │ │ - stmdbge r8, {r0, r2, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6454640 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0x9108ab9f │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + sbcscc pc, r1, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfdb7 │ │ │ │ - vbic.i16 , #1536 @ 0x0600 │ │ │ │ + @ instruction: 0xf7fcfdd3 │ │ │ │ + @ instruction: 0xf2c0bb90 │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - blge 0x1cf6edc │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - sbcmi pc, sp, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - stc2 7, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ - bllt 0x1937cfc │ │ │ │ + blge 0xfe376ee0 │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + @ instruction: 0xf645a908 │ │ │ │ + vmlal.s q10, d16, d1[3] │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2 7, cr15, [lr, #952]! @ 0x3b8 │ │ │ │ + bllt 0x1fb7d00 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #872415232 @ 0x34000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f2340b │ │ │ │ - @ instruction: 0xf7fcf861 │ │ │ │ - vqdmull.s , d0, d2[3] │ │ │ │ + @ instruction: 0xf7fcf87d │ │ │ │ + vqdmull.s , d0, d0[6] │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - blge 0x12f6f2c │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - sbcseq pc, sp, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2l 7, cr15, [sl, #-952]! @ 0xfffffc48 │ │ │ │ - bllt 0xf37d4c │ │ │ │ + blge 0x1976f30 │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + @ instruction: 0xf645a908 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2 7, cr15, [r6, #952] @ 0x3b8 │ │ │ │ + bllt 0x15b7d50 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9d6c │ │ │ │ + streq pc, [pc], #-4 @ 0xb9d70 │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ef3408 │ │ │ │ - @ instruction: 0xf7fcff21 │ │ │ │ - stmdbge r8, {r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6454640 │ │ │ │ - vmvn.i32 d16, #1280 @ 0x00000500 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcff3d │ │ │ │ + tstls r8, r4, asr #22 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + eorseq pc, r5, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd5b │ │ │ │ - stmdbge r8, {r1, r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6454640 │ │ │ │ - vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfd77 │ │ │ │ + tstls r8, r4, lsr fp │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + eorsne pc, r1, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd4b │ │ │ │ - stmdbge r8, {r1, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfd67 │ │ │ │ + tstls r8, r4, lsr #22 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + eorscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfcbb │ │ │ │ - stmdbge r8, {r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6454640 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfcd7 │ │ │ │ + tstls r8, r4, lsl fp │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + rsbscc pc, sp, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd2b │ │ │ │ - stmdbge r8, {r1, r3, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfd47 │ │ │ │ + tstls r8, r4, lsl #22 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + rsbspl pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfc9b │ │ │ │ - stmdbge r8, {r1, r3, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6454640 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfcb7 │ │ │ │ + strdls fp, [r8, -r4] │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + sbcsne pc, r9, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd0b │ │ │ │ - stmdbge r8, {r1, r3, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6454640 │ │ │ │ - vsubl.s8 , d16, d5 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfd27 │ │ │ │ + smlattls r8, r4, sl, fp │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + addne pc, r5, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfcfb │ │ │ │ - stmdbge r8, {r1, r3, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6454640 │ │ │ │ - vmlal.s , d16, d1[2] │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfd17 │ │ │ │ + ldrdls fp, [r8, -r4] │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + sbcpl pc, r9, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfceb │ │ │ │ - stmdbge r8, {r1, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6454640 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfd07 │ │ │ │ + smlabtls r8, r4, sl, fp │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + rsbspl pc, r5, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfcdb │ │ │ │ - stmdbge r8, {r1, r3, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vmlal.s q11, d16, d1[5] │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfcf7 │ │ │ │ + @ instruction: 0x9108bab4 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + rscvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfccb │ │ │ │ - stmdbge r8, {r1, r3, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6454640 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfce7 │ │ │ │ + smlatbls r8, r4, sl, fp │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + eorcc pc, r9, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfcbb │ │ │ │ - stmdbge r8, {r1, r3, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vrshr.s64 d17, d29, #64 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfcd7 │ │ │ │ + @ instruction: 0x9108ba94 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + adcsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfc2b │ │ │ │ - stmdbge r8, {r1, r3, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6454640 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ - strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fcfc47 │ │ │ │ + smlabbls r8, r4, sl, fp │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + eorpl pc, r1, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfc9b │ │ │ │ - tstcs r1, sl, asr sl │ │ │ │ + @ instruction: 0xf7fcfcb7 │ │ │ │ + tstcs r1, r4, ror sl │ │ │ │ orrvc pc, r0, r0, asr #5 │ │ │ │ stmdbcs r1, {r0, r5, lr} │ │ │ │ - bge 0x1577118 │ │ │ │ - blt 0xffcf7f24 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - addcs pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - stc2 7, cr15, [r2], {238} @ 0xee │ │ │ │ - blt 0x1137f3c │ │ │ │ + bge 0x1bf711c │ │ │ │ + blt 0xfff77f28 │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + @ instruction: 0xf645a908 │ │ │ │ + vsubl.s8 q9, d16, d1 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2 7, cr15, [lr], {238} @ 0xee │ │ │ │ + blt 0x17b7f40 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwls r2, #41473 @ 0xa201 │ │ │ │ movwls fp, #53987 @ 0xd2e3 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f1340b │ │ │ │ - @ instruction: 0xf7fcfd45 │ │ │ │ - svclt 0x0000baa4 │ │ │ │ + @ instruction: 0xf7fcfd61 │ │ │ │ + svclt 0x0000babe │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnvc pc, #64, 4 │ │ │ │ @ instruction: 0xf040421c │ │ │ │ @ instruction: 0xf00481b3 │ │ │ │ - blcc 0xfabd8 │ │ │ │ + blcc 0xfabe0 │ │ │ │ @ instruction: 0xf63c2b0f │ │ │ │ - andge sl, r1, #148, 20 @ 0x94000 │ │ │ │ + andge sl, r1, #172, 20 @ 0xac000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq sl, fp, r3, asr #13 │ │ │ │ - andeq sl, fp, fp, asr #15 │ │ │ │ - @ instruction: 0x000ba7b1 │ │ │ │ - @ instruction: 0x000b64b7 │ │ │ │ - @ instruction: 0x000b64b7 │ │ │ │ - @ instruction: 0x000b64b7 │ │ │ │ - @ instruction: 0x000b64b7 │ │ │ │ - @ instruction: 0x000b64b7 │ │ │ │ - @ instruction: 0x000b64b7 │ │ │ │ - @ instruction: 0x000b64b7 │ │ │ │ - @ instruction: 0x000b64b7 │ │ │ │ - @ instruction: 0x000b64b7 │ │ │ │ - @ instruction: 0x000b64b7 │ │ │ │ - @ instruction: 0x000b64b7 │ │ │ │ - @ instruction: 0x000b64b7 │ │ │ │ - andeq sl, fp, sp, lsr r7 │ │ │ │ - blcs 0xe6b68 │ │ │ │ - stmibge ip, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + andeq sl, fp, fp, asr #13 │ │ │ │ + ldrdeq sl, [fp], -r3 │ │ │ │ + @ instruction: 0x000ba7b9 │ │ │ │ + andeq r6, fp, pc, ror #9 │ │ │ │ + andeq r6, fp, pc, ror #9 │ │ │ │ + andeq r6, fp, pc, ror #9 │ │ │ │ + andeq r6, fp, pc, ror #9 │ │ │ │ + andeq r6, fp, pc, ror #9 │ │ │ │ + andeq r6, fp, pc, ror #9 │ │ │ │ + andeq r6, fp, pc, ror #9 │ │ │ │ + andeq r6, fp, pc, ror #9 │ │ │ │ + andeq r6, fp, pc, ror #9 │ │ │ │ + andeq r6, fp, pc, ror #9 │ │ │ │ + andeq r6, fp, pc, ror #9 │ │ │ │ + andeq r6, fp, pc, ror #9 │ │ │ │ + andeq sl, fp, r5, asr #14 │ │ │ │ + blcs 0xe6b70 │ │ │ │ + ldmibge r8, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ed950c │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge lr!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x1837ff0 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - sbcscs pc, r5, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2 7, cr15, [r8], {238} @ 0xee │ │ │ │ - ldmiblt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmibge sl, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0x1e37ff8 │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + @ instruction: 0xf645a908 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2 7, cr15, [r2], #-952 @ 0xfffffc48 │ │ │ │ + stmiblt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andeq pc, pc, #6 │ │ │ │ movwls r9, #25354 @ 0x630a │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ stmib sp, {r9, ip, lr}^ │ │ │ │ andls r5, r9, #46137344 @ 0x2c00000 │ │ │ │ - blx 0xef801e │ │ │ │ + blx 0x1578026 │ │ │ │ stmdacs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x27713c │ │ │ │ - blt 0xeb803c │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - andspl pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0x1d78022 │ │ │ │ - ldmiblt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - rscscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0x1978042 │ │ │ │ - stmiblt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - sbcscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0x1578062 │ │ │ │ - ldmiblt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - eormi pc, r5, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xff178082 │ │ │ │ - stmiblt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff20f200 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - addsvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xfecf80a6 │ │ │ │ - stmdblt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - eorsvc pc, r9, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xfe8f80c6 │ │ │ │ - ldmdblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - addvc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9408 │ │ │ │ - stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xfe4f80e6 │ │ │ │ - stmdblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + blge 0x577144 │ │ │ │ + blt 0x14b8044 │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + vmla.i8 d26, d5, d8 │ │ │ │ + vmov.i32 d21, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xfe3f802a │ │ │ │ + stmiblt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + vmla.i8 d26, d5, d8 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0x1ff804a │ │ │ │ + ldmiblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + vmla.i8 d26, d5, d8 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0x1bf806a │ │ │ │ + stmiblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + @ instruction: 0xf645a908 │ │ │ │ + vsubl.s8 q10, d0, d21 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xff7f808a │ │ │ │ + ldmiblt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff3cf200 │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + vmla.i8 d26, d5, d8 │ │ │ │ + vrshr.s64 d22, d1, #64 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xff3780ae │ │ │ │ + stmiblt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + vmla.i8 d26, d5, d8 │ │ │ │ + vmvn.i32 d23, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xfef780ce │ │ │ │ + ldmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + vmla.i8 d26, d5, d8 │ │ │ │ + vsubl.s8 , d16, d13 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xfeb780ee │ │ │ │ + stmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf47c2b32 │ │ │ │ - strteq sl, [r2], #-3963 @ 0xfffff085 │ │ │ │ - svcge 0x0081f53c │ │ │ │ + strteq sl, [r2], #-3981 @ 0xfffff073 │ │ │ │ + svcge 0x0093f53c │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ adchi pc, r4, #0 │ │ │ │ @ instruction: 0xf57e03e3 │ │ │ │ - @ instruction: 0x4621abdc │ │ │ │ + strtmi sl, [r1], -r2, ror #23 │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ @ instruction: 0xf7ec970c │ │ │ │ - @ instruction: 0xf644fc95 │ │ │ │ + @ instruction: 0xf644fc91 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x005ef43c │ │ │ │ - stmiblt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0070f43c │ │ │ │ + ldmiblt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #781 @ 0x30d │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fcfc63 │ │ │ │ - strteq fp, [r2], #-2448 @ 0xfffff670 │ │ │ │ + @ instruction: 0xf7fcfc7d │ │ │ │ + strteq fp, [r2], #-2472 @ 0xfffff658 │ │ │ │ orrshi pc, r2, r0, lsl #2 │ │ │ │ ldrsbtcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ - andcs sl, r0, r8, lsl #19 │ │ │ │ - blx 0xfeb78008 │ │ │ │ + andcs sl, r0, r0, lsr #19 │ │ │ │ + blx 0xfea78010 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79d6819 │ │ │ │ - movwcs pc, #3565 @ 0xded @ │ │ │ │ + movwcs pc, #3561 @ 0xde9 @ │ │ │ │ rsbscc pc, r8, r8, asr #17 │ │ │ │ - ldmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r0], {236} @ 0xec │ │ │ │ + ldc2 7, cr15, [ip], #944 @ 0x3b0 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strtmi r4, [sl], -r0, asr #12 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ @ instruction: 0xf7f1030f │ │ │ │ - @ instruction: 0xf7fcfb55 │ │ │ │ - strbmi fp, [r0], -r8, ror #18 │ │ │ │ - stc2l 7, cr15, [r6, #980] @ 0x3d4 │ │ │ │ + @ instruction: 0xf7fcfb6f │ │ │ │ + strbmi fp, [r0], -r0, lsl #19 │ │ │ │ + stc2l 7, cr15, [r0, #980]! @ 0x3d4 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - vmul.f q13, q2, d2[4] │ │ │ │ + vbic.i16 q13, #202 @ 0x00ca │ │ │ │ @ instruction: 0xf0042303 │ │ │ │ tstmi r3, #16, 4 │ │ │ │ - blt 0x9381f8 │ │ │ │ + blt 0xc38200 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r4], #944 @ 0x3b0 │ │ │ │ + stc2 7, cr15, [r0], #944 @ 0x3b0 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ @ instruction: 0xf7f1030f │ │ │ │ - @ instruction: 0xf7fcfb39 │ │ │ │ - @ instruction: 0xf8d8b94c │ │ │ │ + @ instruction: 0xf7fcfb53 │ │ │ │ + @ instruction: 0xf8d8b964 │ │ │ │ ldreq r2, [r3, #208] @ 0xd0 │ │ │ │ adcshi pc, pc, r0, lsl #2 │ │ │ │ vmvn.i32 d20, #-1426063360 @ 0xab000000 │ │ │ │ @ instruction: 0xf7fd2240 │ │ │ │ - strbmi fp, [r0], -r3, lsr #17 │ │ │ │ - stc2 7, cr15, [r0, #980]! @ 0x3d4 │ │ │ │ + strbmi fp, [r0], -pc, lsr #17 │ │ │ │ + ldc2 7, cr15, [sl, #980]! @ 0x3d4 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - vbic.i16 d26, #204 @ 0x00cc │ │ │ │ + vorr.i16 q13, #196 @ 0x00c4 │ │ │ │ @ instruction: 0xf0044303 │ │ │ │ tstmi r3, #16, 4 │ │ │ │ - stmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #781 @ 0x30d │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fcfb91 │ │ │ │ - @ instruction: 0xf8d8b922 │ │ │ │ + @ instruction: 0xf7fcfbab │ │ │ │ + @ instruction: 0xf8d8b93a │ │ │ │ rsclt r1, r3, #136 @ 0x88 │ │ │ │ ldmdbcs r9, {r0, r2, r3, r8, r9, ip, pc} │ │ │ │ cmpphi lr, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ movteq pc, #417 @ 0x1a1 @ │ │ │ │ stmdale sp!, {r0, r1, r2, r8, r9, fp, sp} │ │ │ │ stmdbcs r5, {r1, r6, r8, fp, ip, sp} │ │ │ │ adchi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf011e8df │ │ │ │ adceq r0, r0, #160, 4 │ │ │ │ rsbeq r0, sl, #-1610612730 @ 0xa0000006 │ │ │ │ adceq r0, r4, #164, 4 @ 0x4000000a │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf47c421c │ │ │ │ - @ instruction: 0xf8d8a88f │ │ │ │ + @ instruction: 0xf8d8a8a7 │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x146ec8 │ │ │ │ - stmge r6, {r2, r3, r4, r5, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x146ed0 │ │ │ │ + ldmge lr, {r2, r3, r4, r5, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7fc2001 │ │ │ │ - blcs 0x4a84d4 │ │ │ │ + blcs 0x4a853c │ │ │ │ tstcs r1, ip, lsl #18 │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ msrhi CPSR_fsxc, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [sp], #508 @ 0x1fc │ │ │ │ - @ instruction: 0xf8f8f7ec │ │ │ │ + stcge 4, cr15, [ip], #508 @ 0x1fc │ │ │ │ + @ instruction: 0xf8f4f7ec │ │ │ │ svcvs 0x00e0f414 │ │ │ │ - stmiage r3!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge fp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ subne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vst1.8 {d9-d12}, [r3]! │ │ │ │ - blcs 0x2d6f0c │ │ │ │ - ldmge r9, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x2d6f14 │ │ │ │ + ldmge r1!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs pc, #964 @ 0x3c4 @ │ │ │ │ strbne pc, [r0, #964] @ 0x3c4 @ │ │ │ │ addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - ldmdalt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcne 0x0040f414 │ │ │ │ - ldmdage r6, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ biccs pc, r0, #196, 6 @ 0x10000003 │ │ │ │ rscsvc pc, lr, #64, 4 │ │ │ │ stmdbge r8, {r1, r5, lr} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ subseq r2, fp, r4, lsl #4 │ │ │ │ stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f54308 │ │ │ │ - @ instruction: 0xf7fcfc21 │ │ │ │ - blcs 0x4a8458 │ │ │ │ + @ instruction: 0xf7fcfc3b │ │ │ │ + blcs 0x4a84c0 │ │ │ │ smlabtcs r1, lr, r9, sp │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d17f │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47e2308 │ │ │ │ - strb sl, [r1, r3, lsl #29] │ │ │ │ + strb sl, [r1, r5, lsl #29] │ │ │ │ ldmible pc!, {r0, r1, r2, r3, r8, r9, fp, sp} @ │ │ │ │ - blx 0x102770 │ │ │ │ + blx 0x102778 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ smultble r4, sl, pc @ │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - svcge 0x00bbf47e │ │ │ │ + svcge 0x00bdf47e │ │ │ │ stmdbge r8, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ movwls r2, #41475 @ 0xa203 │ │ │ │ andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69209 │ │ │ │ - blls 0x278f74 │ │ │ │ + blls 0x278fe4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca8a1 │ │ │ │ - @ instruction: 0xf640b888 │ │ │ │ + @ instruction: 0xf7fca8a5 │ │ │ │ + @ instruction: 0xf640b8a0 │ │ │ │ strdmi r4, [r0], -pc @ │ │ │ │ movweq pc, #61446 @ 0xf006 @ │ │ │ │ @ instruction: 0xf7969306 │ │ │ │ - strmi pc, [r6], -r5, lsr #19 │ │ │ │ - stc2l 7, cr15, [r6], #596 @ 0x254 │ │ │ │ + strmi pc, [r6], -r1, lsr #19 │ │ │ │ + stc2l 7, cr15, [r2], #596 @ 0x254 │ │ │ │ strmi r9, [r5], -r6, lsl #22 │ │ │ │ teqle sp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blcs 0xcbcd8 │ │ │ │ + blcs 0xcbce0 │ │ │ │ svclt 0x000c4629 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1c7838e │ │ │ │ + blx 0x1b78396 │ │ │ │ vnmla.f64 d4, d29, d11 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmne r1!, {r9, sp}^ │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ ldrmi r2, [sp], #-406 @ 0xfffffe6a │ │ │ │ stmdavs r9, {r0, r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d07116 │ │ │ │ @ instruction: 0xf7960258 │ │ │ │ - smlabtcs r1, sp, ip, pc @ │ │ │ │ + smlabtcs r1, r9, ip, pc @ │ │ │ │ @ instruction: 0xf7eb4640 │ │ │ │ - @ instruction: 0xf8d8fd43 │ │ │ │ + @ instruction: 0xf8d8fd3f │ │ │ │ @ instruction: 0xf8d83054 │ │ │ │ strbmi r2, [r0], -r8 │ │ │ │ - bne 0xff5553b4 │ │ │ │ - blx 0x12783de │ │ │ │ + bne 0xff5553bc │ │ │ │ + blx 0x11783e6 │ │ │ │ @ instruction: 0xf8c8230c │ │ │ │ @ instruction: 0xf7fc300c │ │ │ │ - movwcs fp, #2110 @ 0x83e │ │ │ │ - svclt 0x0059f7fe │ │ │ │ + movwcs fp, #2134 @ 0x856 │ │ │ │ + svclt 0x005bf7fe │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r2], #616 @ 0x268 │ │ │ │ + stc2 7, cr15, [lr], #616 @ 0x268 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ - mcrlt 7, 0, pc, cr6, cr14, {7} @ │ │ │ │ + mcrlt 7, 0, pc, cr8, cr14, {7} @ │ │ │ │ subcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ - svclt 0x008cf7fc │ │ │ │ + svclt 0x0098f7fc │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ movwls r9, #33286 @ 0x8206 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ - stc2 7, cr15, [r2], #980 @ 0x3d4 │ │ │ │ + ldc2 7, cr15, [ip], #980 @ 0x3d4 │ │ │ │ stmdacs r0, {r1, r2, r9, fp, ip, pc} │ │ │ │ - svcge 0x0067f43c │ │ │ │ - ldmdalt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xffff843c │ │ │ │ + svcge 0x0073f43c │ │ │ │ + ldmdalt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffef8444 │ │ │ │ rsbspl pc, r9, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf8f0f7f6 │ │ │ │ + @ instruction: 0xf90af7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcadc5 │ │ │ │ - @ instruction: 0xf7ecb80a │ │ │ │ - vpmax.s8 , , │ │ │ │ + @ instruction: 0xf7fcadd7 │ │ │ │ + @ instruction: 0xf7ecb822 │ │ │ │ + vpmax.s8 , , │ │ │ │ vmlal.s q10, d16, d1[0] │ │ │ │ stmdbge r8, {r0, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r6, #240]! @ 0xf0 │ │ │ │ - svclt 0x00fbf7fb │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r8, #240] @ 0xf0 │ │ │ │ + ldmdalt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ subvs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf796681c │ │ │ │ - bmi 0xfe4f8934 │ │ │ │ + bmi 0xfe4f892c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2203 @ 0xfffff765 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ ldmne r2!, {r0, r1, r4, r7}^ │ │ │ │ @ instruction: 0xf5009201 │ │ │ │ strtmi r7, [r3], #-278 @ 0xfffffeea │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf7962200 │ │ │ │ - @ instruction: 0xe64dfc59 │ │ │ │ + @ instruction: 0xe64dfc55 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47b2b01 │ │ │ │ - @ instruction: 0xf7ffaf5d │ │ │ │ - vst2.32 {d11,d13}, [r4 :128], r6 │ │ │ │ + @ instruction: 0xf7ffaf75 │ │ │ │ + vst2.32 {d11,d13}, [r4 :128], sl │ │ │ │ @ instruction: 0xf5b1117c │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ stmdbge r8, {r0, r1, r2, r5, r8, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf7ed3408 │ │ │ │ - @ instruction: 0xf7fbfaef │ │ │ │ - movwcs fp, #3914 @ 0xf4a │ │ │ │ - bllt 0xfe13853c │ │ │ │ + @ instruction: 0xf7fbfb09 │ │ │ │ + movwcs fp, #3938 @ 0xf62 │ │ │ │ + bllt 0xfe0f8544 │ │ │ │ @ instruction: 0xf67f290f │ │ │ │ ldrdcs sl, [r1], -r1 │ │ │ │ @ instruction: 0xf101fa00 │ │ │ │ svceq 0x00aaf411 │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0060f011 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mcrge 4, 6, pc, cr4, cr15, {1} @ │ │ │ │ - blvc 0x1b75be0 │ │ │ │ + blvc 0x1b75be8 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ stc 5, cr9, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf3c47b08 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fbf987 │ │ │ │ - @ instruction: 0xf7ecbf9a │ │ │ │ - vpmin.s8 , , │ │ │ │ + @ instruction: 0xf7fbf9a1 │ │ │ │ + @ instruction: 0xf7ecbfb2 │ │ │ │ + vpmin.s8 , , │ │ │ │ vsubl.s8 , d0, d5 │ │ │ │ stmdbge r8, {r0, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r6, #-240] @ 0xffffff10 │ │ │ │ - svclt 0x008bf7fb │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r8, #-240] @ 0xffffff10 │ │ │ │ + svclt 0x00a3f7fb │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ @ instruction: 0x4621d03f │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ strls r0, [ip, -r5, ror #7] │ │ │ │ @ instruction: 0xf7ecd42a │ │ │ │ - @ instruction: 0xf644fa4f │ │ │ │ + @ instruction: 0xf644fa4b │ │ │ │ vmlal.s q11, d0, d1[1] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r2, #-240]! @ 0xffffff10 │ │ │ │ - svclt 0x0071f7fb │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ + svclt 0x0089f7fb │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #11534336 @ 0xb00000 │ │ │ │ @ instruction: 0xf100970c │ │ │ │ @ instruction: 0xf7ec8115 │ │ │ │ - @ instruction: 0xf644fa33 │ │ │ │ + @ instruction: 0xf644fa2f │ │ │ │ vmlal.s , d16, d1[7] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r6, #-240] @ 0xffffff10 │ │ │ │ - svclt 0x0055f7fb │ │ │ │ - blx 0x9f85c4 │ │ │ │ + stmdacs r0, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r8, #-240]! @ 0xffffff10 │ │ │ │ + svclt 0x006df7fb │ │ │ │ + blx 0x8f85cc │ │ │ │ adcvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff38f7f5 │ │ │ │ + @ instruction: 0xff52f7f5 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbad01 │ │ │ │ - @ instruction: 0xf644bf46 │ │ │ │ + @ instruction: 0xf7fbad13 │ │ │ │ + @ instruction: 0xf644bf5e │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ movwls r5, #34058 @ 0x850a │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #38156 @ 0x950c │ │ │ │ - mrc2 7, 6, pc, cr4, cr5, {7} │ │ │ │ + mcr2 7, 7, pc, cr14, cr5, {7} @ │ │ │ │ adcle r2, ip, r0, lsl #16 │ │ │ │ - svclt 0x0031f7fb │ │ │ │ + svclt 0x0049f7fb │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f280 │ │ │ │ + beq 0xfe99f288 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rscscc pc, r9, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0019f47b │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0031f47b │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ - stmdblt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + pushlt {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f2b8 │ │ │ │ + beq 0xfe99f2c0 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbvc pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr13, cr11, {3} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0015f47b │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ strbmi lr, [r0], -r0, asr #10 │ │ │ │ - ldc2l 7, cr15, [r8, #-944] @ 0xfffffc50 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr5, cr11, {7} │ │ │ │ + ldc2l 7, cr15, [r2, #-944]! @ 0xfffffc50 │ │ │ │ + svclt 0x000df7fb │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f2f8 │ │ │ │ + beq 0xfe99f300 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ andpl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr13, cr11, {3} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr5, cr11, {3} │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ - ldmdblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - addeq r5, r6, r2, lsl #15 │ │ │ │ - umulleq r5, r6, r8, r6 │ │ │ │ + addeq r5, r6, sl, ror r7 │ │ │ │ + umulleq r5, r6, r0, r6 │ │ │ │ ldrsbtcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ vmul.i8 d27, d30, d11 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff70c030 │ │ │ │ - @ instruction: 0xf9c6f7ea │ │ │ │ + blvs 0xff70c038 │ │ │ │ + @ instruction: 0xf9c2f7ea │ │ │ │ ldrsbcc pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ subscc pc, r8, r8, asr #17 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr6, cr14, {7} │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr10, cr14, {7} │ │ │ │ @ instruction: 0xf7ec4640 │ │ │ │ - @ instruction: 0xf7fbf93d │ │ │ │ - @ instruction: 0xf8d8beb8 │ │ │ │ + @ instruction: 0xf7fbf939 │ │ │ │ + @ instruction: 0xf8d8bed0 │ │ │ │ subsne r0, fp, r4, ror r0 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xffd6f795 │ │ │ │ + @ instruction: 0xffd2f795 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79d6819 │ │ │ │ - bfi pc, r9, #22, #5 @ │ │ │ │ + bfi pc, r5, #22, #5 @ │ │ │ │ ldrbt r2, [r7], r4, lsl #6 │ │ │ │ @ instruction: 0xf67f2a02 │ │ │ │ @ instruction: 0xf8d3aed6 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r4, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ mcrge 4, 6, pc, cr11, cr15, {1} @ │ │ │ │ @ instruction: 0xf02e4640 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr1, cr11, {1} │ │ │ │ + mcrge 4, 5, pc, cr9, cr11, {1} @ │ │ │ │ @ instruction: 0xf7952004 │ │ │ │ - @ instruction: 0xf646ffb3 │ │ │ │ + @ instruction: 0xf646ffaf │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6402396 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - blx 0xffe78624 │ │ │ │ - mcrlt 7, 4, pc, cr3, cr11, {7} @ │ │ │ │ + blx 0xffd7862c │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr11, cr11, {7} │ │ │ │ ldrsbcc pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d84640 │ │ │ │ - bne 0xff2fe7e0 │ │ │ │ - mrc2 7, 5, pc, cr6, cr0, {7} │ │ │ │ + bne 0xff2fe7e8 │ │ │ │ + mrc2 7, 6, pc, cr0, cr0, {7} │ │ │ │ @ instruction: 0xf8c82305 │ │ │ │ @ instruction: 0xf7fb300c │ │ │ │ - @ instruction: 0x4640be76 │ │ │ │ - stc2 7, cr15, [r4, #-944] @ 0xfffffc50 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr1, cr11, {7} │ │ │ │ + strbmi fp, [r0], -lr, lsl #29 │ │ │ │ + ldc2 7, cr15, [lr, #-944] @ 0xfffffc50 │ │ │ │ + mcrlt 7, 4, pc, cr9, cr11, {7} @ │ │ │ │ strb r2, [r1], r2, lsl #6 │ │ │ │ ldrt r2, [pc], r0, lsl #6 │ │ │ │ ldrt r2, [sp], r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f40c │ │ │ │ + beq 0xfe99f414 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbsmi pc, r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr3, cr11, {3} │ │ │ │ + stmdacs r0, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 3, pc, cr11, cr11, {3} @ │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ - stmialt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf91ef7ec │ │ │ │ + ldmlt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf91af7ec │ │ │ │ submi pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr2, cr5, {7} │ │ │ │ + mcr2 7, 2, pc, cr12, cr5, {7} @ │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbabfb │ │ │ │ - @ instruction: 0xf644be40 │ │ │ │ + @ instruction: 0xf7fbac0d │ │ │ │ + @ instruction: 0xf644be58 │ │ │ │ vsubl.s8 , d16, d13 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ movwls r5, #34058 @ 0x850a │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #38156 @ 0x950c │ │ │ │ - stc2l 7, cr15, [lr, #980] @ 0x3d4 │ │ │ │ + stc2l 7, cr15, [r8, #980]! @ 0x3d4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7fbaec1 │ │ │ │ - svclt 0x0000be2a │ │ │ │ + svclt 0x0000be42 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - addlt r6, pc, r7, lsl #17 │ │ │ │ - ldrbeq r4, [sl, r3, lsr #23]! │ │ │ │ + addlt r6, pc, r6, lsl #17 │ │ │ │ + ldrbeq r4, [r4, r4, lsr #23]! │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - tstphi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - strmi r4, [r8], r4, lsl #12 │ │ │ │ - stmdbeq r2, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfe7f8848 │ │ │ │ - stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ + cmpphi fp, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + strmi r4, [pc], -r4, lsl #12 │ │ │ │ + stmdaeq r2, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ + blx 0xfe9f8850 │ │ │ │ + stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ @ instruction: 0xf11368a3 │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d480c8 │ │ │ │ - @ instruction: 0xf5083080 │ │ │ │ - @ instruction: 0xf1085808 │ │ │ │ - @ instruction: 0x46210810 │ │ │ │ - @ instruction: 0x463a1a1b │ │ │ │ - movwcs fp, #7960 @ 0x1f18 │ │ │ │ - strbvs r4, [r7, #-1600]! @ 0xfffff9c0 │ │ │ │ - @ instruction: 0xf7bb011b │ │ │ │ - strmi pc, [r5], -r5, asr #25 │ │ │ │ - beq 0xff10c2d8 │ │ │ │ - svcmi 0x0068f5b0 │ │ │ │ + @ instruction: 0xf5073080 │ │ │ │ + ldrcc r5, [r0, -r8, lsl #14] │ │ │ │ + bne 0x78c188 │ │ │ │ + svclt 0x00184621 │ │ │ │ + ldrtmi r2, [r8], -r1, lsl #6 │ │ │ │ + tsteq fp, r6, ror #10 │ │ │ │ + stc2l 7, cr15, [r2], {187} @ 0xbb │ │ │ │ + strmi r4, [r1], r3, lsl #12 │ │ │ │ + svcmi 0x0068f5b3 │ │ │ │ + sbcscs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0xf8d4d30a │ │ │ │ - beq 0x1746c1c │ │ │ │ - orrsne lr, r3, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf10007db │ │ │ │ - ldmdbcs lr, {r1, r3, r5, r6, r7, pc} │ │ │ │ - sbcshi pc, pc, r0 │ │ │ │ - smlalcc pc, r9, r4, r8 @ │ │ │ │ - @ instruction: 0xf8c42601 │ │ │ │ - strtvs r9, [r5], -r8 │ │ │ │ - @ instruction: 0xf0402b00 │ │ │ │ - svcvs 0x00a780f5 │ │ │ │ - bcc 0xb6a40 │ │ │ │ - blmi 0xfe166ec4 │ │ │ │ - svccs 0x0070ee1d │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf50358d3 │ │ │ │ - @ instruction: 0xf8d343a0 │ │ │ │ - ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ - stcvs 8, cr6, [r3, #124]! @ 0x7c │ │ │ │ - svcvs 0x0023469a │ │ │ │ - @ instruction: 0xf025b1bb │ │ │ │ - @ instruction: 0xf5b303ff │ │ │ │ + beq 0x1502c24 │ │ │ │ + addsne lr, r2, #266240 @ 0x41000 │ │ │ │ + @ instruction: 0xf10007d2 │ │ │ │ + ldmdacs lr, {r2, r3, r5, r6, r7, pc} │ │ │ │ + rschi pc, r1, r0 │ │ │ │ + smlalcs pc, r9, r4, r8 @ │ │ │ │ + @ instruction: 0xf8c42501 │ │ │ │ + strtvs r8, [r3], -r8 │ │ │ │ + @ instruction: 0xf0402a00 │ │ │ │ + svcvs 0x00a680f7 │ │ │ │ + ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ + bmi 0xfe1a6ec8 │ │ │ │ + svcne 0x0070ee1d │ │ │ │ + ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ + @ instruction: 0xf502588a │ │ │ │ + @ instruction: 0xf8d242a0 │ │ │ │ + ldmdavs r2, {r2, r3, r4, r9, sp}^ │ │ │ │ + stcvs 8, cr6, [r2, #88]! @ 0x58 │ │ │ │ + svcvs 0x00224691 │ │ │ │ + @ instruction: 0xf023b1ba │ │ │ │ + @ instruction: 0xf5b202ff │ │ │ │ @ instruction: 0xf0004f3e │ │ │ │ - @ instruction: 0xf02581d3 │ │ │ │ - @ instruction: 0xf64b023f │ │ │ │ - addsmi r2, sl, #128, 6 │ │ │ │ - mrshi pc, (UNDEF: 71) @ │ │ │ │ - cmnpne pc, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ - cmnpne pc, #216006656 @ p-variant is OBSOLETE @ 0xce00000 │ │ │ │ - @ instruction: 0xf000429d │ │ │ │ - svcvs 0x00618189 │ │ │ │ + @ instruction: 0xf02381de │ │ │ │ + @ instruction: 0xf64b013f │ │ │ │ + addsmi r2, r1, #128, 4 │ │ │ │ + mrshi pc, (UNDEF: 77) @ │ │ │ │ + rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ + rsbsne pc, pc, #216006656 @ 0xce00000 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + svcvs 0x00618192 │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - cdpcs 3, 0, cr8, cr0, cr9, {6} │ │ │ │ + stccs 3, cr8, [r0, #-916] @ 0xfffffc6c │ │ │ │ addhi pc, r9, r0, asr #32 │ │ │ │ - ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ - ldreq r4, [lr, #1561] @ 0x619 │ │ │ │ - sbcshi pc, r8, r0, asr #2 │ │ │ │ - @ instruction: 0xf1000698 │ │ │ │ - blmi 0x1b1afe8 │ │ │ │ - tstpeq r8, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - ldmdavs sl, {r1, r2, r3, r9, sl, lr} │ │ │ │ - eormi r6, sl, r8, lsl #16 │ │ │ │ - @ instruction: 0xf0004282 │ │ │ │ - movwcc r8, #16803 @ 0x41a3 │ │ │ │ - adcsmi r3, r3, #4, 2 │ │ │ │ + ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ + ldreq r4, [r5, #1553] @ 0x611 │ │ │ │ + sbcshi pc, sl, r0, asr #2 │ │ │ │ + @ instruction: 0xf1000690 │ │ │ │ + bmi 0x1b5b014 │ │ │ │ + ldreq pc, [r8, #-258] @ 0xfffffefe │ │ │ │ + ldmdavs r1, {r2, r3, r5, r7, r9, sl, lr} │ │ │ │ + andsmi r6, r9, r8, lsr #16 │ │ │ │ + @ instruction: 0xf0004281 │ │ │ │ + andcc r8, r4, #172, 2 @ 0x2b │ │ │ │ + strbmi r3, [r2, #-1284]! @ 0xfffffafc │ │ │ │ @ instruction: 0xf04fd1f5 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf9b0f7f5 │ │ │ │ + @ instruction: 0xf9caf7f5 │ │ │ │ cmnlt fp, r3, lsr #30 │ │ │ │ subseq r6, r9, r2, ror #30 │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andeq pc, lr, #2 │ │ │ │ stmdbcs r0, {r1, r3, r4, r8, r9, lr} │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ andsne lr, ip, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xb1236fa3 │ │ │ │ @ instruction: 0x507cf894 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ - mcrvs 0, 3, r8, cr3, cr6, {7} │ │ │ │ + mcrvs 0, 3, r8, cr3, cr12, {7} │ │ │ │ stmiavs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldmdale fp!, {r0, r8, r9, fp, sp} │ │ │ │ cdpvs 13, 14, cr6, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ - mcrvs 1, 5, r8, cr0, cr4, {4} │ │ │ │ - @ instruction: 0xf976f79a │ │ │ │ + mcrvs 1, 5, r8, cr0, cr15, {4} │ │ │ │ + @ instruction: 0xf972f79a │ │ │ │ strbtvs r2, [r3], -r0, lsl #6 │ │ │ │ - bllt 0x1f94d74 │ │ │ │ + bllt 0x1f94d7c │ │ │ │ stclvs 8, cr6, [r3, #648]! @ 0x288 │ │ │ │ @ instruction: 0xf5b31ad3 │ │ │ │ andsle r5, pc, #128, 30 @ 0x200 │ │ │ │ ldrbvc pc, [ip, #1600]! @ 0x640 @ │ │ │ │ stmdble r5!, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ ldrdcc pc, [r0], r4 │ │ │ │ - strbmi r4, [r0], -r1, lsr #12 │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ svclt 0x00183b00 │ │ │ │ tsteq fp, r1, lsl #6 │ │ │ │ - stc2 7, cr15, [r2], #-748 @ 0xfffffd14 │ │ │ │ + ldc2 7, cr15, [lr], {187} @ 0xbb │ │ │ │ @ instruction: 0xf5b00ac1 │ │ │ │ tstle r7, #104, 30 @ 0x1a0 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - b 0x117d36c │ │ │ │ + b 0x117d374 │ │ │ │ bfieq r1, r2, #7, #24 │ │ │ │ ldmdbcs lr, {r1, r2, sl, ip, lr, pc} │ │ │ │ stmiavs r3!, {r1, r2, r3, r8, ip, lr, pc} │ │ │ │ - bne 0xfe7961b8 │ │ │ │ + bne 0xfe7961c0 │ │ │ │ stmdale r9, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ andcs lr, r9, r6 │ │ │ │ - @ instruction: 0xff8cf7ef │ │ │ │ + @ instruction: 0xffa6f7ef │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ - andls pc, r8, r4, asr #17 │ │ │ │ - ldmdavs sl, {r4, r5, r8, r9, fp, lr} │ │ │ │ + andhi pc, r8, r4, asr #17 │ │ │ │ + ldmdavs sl, {r0, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrbthi pc, [r0], -r0, asr #32 @ │ │ │ │ + strthi pc, [r9], r0, asr #32 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - @ instruction: 0xf10d8ff0 │ │ │ │ - adclt r0, lr, #16, 18 @ 0x40000 │ │ │ │ + addslt r8, sp, #240, 30 @ 0x3c0 │ │ │ │ + ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ - @ instruction: 0xf1ef4648 │ │ │ │ - bleq 0xdb4a90 │ │ │ │ - blcs 0x449688 │ │ │ │ - ldrbhi pc, [lr, r0, lsl #4] @ │ │ │ │ - @ instruction: 0xf013e8df │ │ │ │ - rsbeq r0, pc, #-1610612728 @ 0xa0000008 │ │ │ │ - @ instruction: 0x01bc01ce │ │ │ │ - ldrsheq r0, [r5, #-17]! @ 0xffffffef │ │ │ │ - eorseq r0, r1, #84, 4 @ 0x40000005 │ │ │ │ - orrseq r0, r6, r2, lsr #3 │ │ │ │ - strheq r0, [r1, #-11]! │ │ │ │ - rscseq r0, sp, r9, asr #2 │ │ │ │ - stclvs 2, cr0, [r2, #88]! @ 0x58 │ │ │ │ - bne 0xfe794d3c │ │ │ │ - rscsvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf63f4293 │ │ │ │ - @ instruction: 0xf8d4af19 │ │ │ │ - strbmi r3, [sl], -r0, lsl #1 │ │ │ │ - strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf1073b00 │ │ │ │ - svclt 0x00180904 │ │ │ │ + movwls r4, #9792 @ 0x2640 │ │ │ │ + ldmda r6, {r0, r1, r2, r3, r5, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + bcc 0xfd734 │ │ │ │ + bcs 0x461698 │ │ │ │ + andshi pc, r6, r1, lsl #4 │ │ │ │ + @ instruction: 0xf012e8df │ │ │ │ + addeq r0, r5, #160, 4 │ │ │ │ + ldrdeq r0, [ip, #30] │ │ │ │ + cmneq lr, r1, lsl #4 │ │ │ │ + subeq r0, r1, #-1610612730 @ 0xa0000006 │ │ │ │ + @ instruction: 0x01a201ae │ │ │ │ + smulbteq sl, r1, r0 │ │ │ │ + tsteq r4, r2, asr r1 │ │ │ │ + stclvs 2, cr0, [r1, #152]! @ 0x98 │ │ │ │ + bne 0x1554d44 │ │ │ │ + mvnsvc pc, r0, asr #12 │ │ │ │ + @ instruction: 0xf63f428a │ │ │ │ + @ instruction: 0xf8d4af17 │ │ │ │ + strbmi r3, [r2], -r0, lsl #1 │ │ │ │ + ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + @ instruction: 0xf1063b00 │ │ │ │ + svclt 0x00180804 │ │ │ │ tsteq fp, r1, lsl #6 │ │ │ │ - blx 0xff0f89c2 │ │ │ │ - smlalcc pc, r9, r4, r8 @ │ │ │ │ - strmi lr, [sl, #-2624] @ 0xfffff5c0 │ │ │ │ - andls pc, r8, r4, asr #17 │ │ │ │ - blcs 0xd4378 │ │ │ │ - svcge 0x000bf43f │ │ │ │ + blx 0xfef789ce │ │ │ │ + smlalcs pc, r9, r4, r8 @ │ │ │ │ + movwmi lr, #39488 @ 0x9a40 │ │ │ │ + andhi pc, r8, r4, asr #17 │ │ │ │ + bcs 0xd437c │ │ │ │ + svcge 0x0009f43f │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strthi pc, [r0], -r0, asr #32 │ │ │ │ + ldrbhi pc, [r7], -r0, asr #32 @ │ │ │ │ msrpl SPSR_f, #79 @ 0x4f │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldmlt r6!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt lr, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r5, r6, r8, ror #4 │ │ │ │ - eorseq r1, r5, r0, ror #11 │ │ │ │ - rsbmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - andeq pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - vst4.8 {d20-d23}, [pc :128], sl │ │ │ │ - vmla.f d20, d15, d0[6] │ │ │ │ - addmi r0, sl, #0, 2 │ │ │ │ - @ instruction: 0x065bd019 │ │ │ │ - svcge 0x002bf57f │ │ │ │ - msrmi SPSR_fsxc, #5 │ │ │ │ - svcmi 0x006ff1b3 │ │ │ │ - mvnshi pc, #0 │ │ │ │ - @ instruction: 0xf6cf2300 │ │ │ │ - eormi r7, fp, r0, lsl r3 │ │ │ │ - svcmi 0x0079f1b3 │ │ │ │ - @ instruction: 0xf025d109 │ │ │ │ + addeq r5, r6, r0, ror #4 │ │ │ │ + eorseq r1, r5, r0, lsl r6 │ │ │ │ + msrmi SPSR_f, pc, asr #8 │ │ │ │ + smlabteq r0, pc, r6, pc @ │ │ │ │ + vst4.8 {d20-d23}, [pc :64], r9 │ │ │ │ + vmla.i d20, d15, d0[6] │ │ │ │ + addmi r0, r1, #0 │ │ │ │ + @ instruction: 0x0652d01b │ │ │ │ + svcge 0x0029f57f │ │ │ │ + rsbmi pc, pc, #3 │ │ │ │ + svcmi 0x006ff1b2 │ │ │ │ + ldrhi pc, [fp], #-0 │ │ │ │ + @ instruction: 0xf6cf2200 │ │ │ │ + andsmi r7, sl, r0, lsl r2 │ │ │ │ + svcmi 0x0079f1b2 │ │ │ │ + @ instruction: 0xf023d10b │ │ │ │ @ instruction: 0x4620417f │ │ │ │ cmnpmi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf912f028 │ │ │ │ + @ instruction: 0xf0289302 │ │ │ │ + blls 0x178fc8 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - qadd16mi sl, r9, fp │ │ │ │ - @ instruction: 0xf7fb4620 │ │ │ │ - stmdacs r0, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0014f47f │ │ │ │ - strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf80ef02e │ │ │ │ + sadd16mi sl, r9, r7 │ │ │ │ + movwls r4, #9760 @ 0x2620 │ │ │ │ + stc2 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - strtmi sl, [r9], -sp, lsl #30 │ │ │ │ - @ instruction: 0xf0284620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0006f47f │ │ │ │ - strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 0, 0, pc, cr12, cr3, {0} │ │ │ │ + stmdbls r2, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf02e4620 │ │ │ │ + stmdacs r0, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0008f47f │ │ │ │ + strtmi r9, [r0], -r2, lsl #18 │ │ │ │ + blx 0xffef6c3a │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - svceq 0x002baeff │ │ │ │ - @ instruction: 0xf47f2b0e │ │ │ │ - @ instruction: 0x4629aef4 │ │ │ │ + stmdbls r2, {r0, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf0134620 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr10, cr15, {3} │ │ │ │ + svceq 0x001a9b02 │ │ │ │ + @ instruction: 0xf47f2a0e │ │ │ │ + ldrmi sl, [r9], -lr, ror #29 │ │ │ │ @ instruction: 0xf02e4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 7, pc, cr13, cr15, {1} @ │ │ │ │ - @ instruction: 0x4638e6f2 │ │ │ │ - stc2 7, cr15, [ip, #604]! @ 0x25c │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 7, pc, cr7, cr15, {1} @ │ │ │ │ + ldrtmi lr, [r0], -ip, ror #13 │ │ │ │ + stc2 7, cr15, [r2, #604]! @ 0x25c │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ andscs r4, r2, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ - @ instruction: 0x6665a058 │ │ │ │ - @ instruction: 0xf896f7f5 │ │ │ │ - @ instruction: 0xf8d4e6fb │ │ │ │ - vst4. {d19-d22}, [pc :64], r0 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ - andsmi r4, sl, r0, lsl #4 │ │ │ │ - svcvs 0x0080f1b2 │ │ │ │ - andshi pc, r5, #0 │ │ │ │ + @ instruction: 0x66659058 │ │ │ │ + @ instruction: 0xf8aaf7f5 │ │ │ │ + @ instruction: 0xf8d4e6f5 │ │ │ │ + vst4. {d18-d21}, [pc :64], r0 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ + andsmi r4, r1, r0, lsl #2 │ │ │ │ + svcvs 0x0080f1b1 │ │ │ │ + eorhi pc, r7, #0 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ - rsbshi pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf43f2e00 │ │ │ │ - @ instruction: 0xf10daeb7 │ │ │ │ - eorcs r0, r0, #16, 18 @ 0x40000 │ │ │ │ - strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf1eeb2ae │ │ │ │ - ldrbeq lr, [r3, #-3906]! @ 0xfffff0be │ │ │ │ - ldrhi pc, [r5], -r0, lsl #2 │ │ │ │ - addvc pc, r0, #369098752 @ 0x16000000 │ │ │ │ - strhi pc, [r5, #-64] @ 0xffffffc0 │ │ │ │ - msrvs CPSR_f, #100663296 @ 0x6000000 │ │ │ │ - svcvc 0x0020f5b3 │ │ │ │ - strthi pc, [r1], #0 │ │ │ │ - ldrbhi pc, [pc], #-512 @ 0xbac20 @ │ │ │ │ - @ instruction: 0xf0002b80 │ │ │ │ - @ instruction: 0xf5b384eb │ │ │ │ + addshi pc, r4, #64, 4 │ │ │ │ + @ instruction: 0xf43f2d00 │ │ │ │ + @ instruction: 0xf10daeb1 │ │ │ │ + eorcs r0, r0, #16, 16 @ 0x100000 │ │ │ │ + strbmi r2, [r0], -r0, lsl #2 │ │ │ │ + movwls fp, #8861 @ 0x229d │ │ │ │ + svc 0x004ef1ee │ │ │ │ + strbeq r9, [r9, #-2818]! @ 0xfffff4fe │ │ │ │ + strbhi pc, [r7], -r0, lsl #2 @ │ │ │ │ + addvc pc, r0, r5, lsl r4 @ │ │ │ │ + ldrhi pc, [r5, #-64]! @ 0xffffffc0 │ │ │ │ + eorvs pc, r8, #83886080 @ 0x5000000 │ │ │ │ + svcvc 0x0020f5b2 │ │ │ │ + strbhi pc, [sp], #0 @ │ │ │ │ + strhi pc, [sl], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf0002a80 │ │ │ │ + @ instruction: 0xf5b2851b │ │ │ │ @ instruction: 0xf0007f00 │ │ │ │ - blcs 0xdbf4c │ │ │ │ - mcrge 4, 5, pc, cr11, cr15, {3} @ │ │ │ │ - ldrbteq pc, [pc], -r6 @ │ │ │ │ - strbmi r2, [r9], -r2, lsl #4 │ │ │ │ + bcs 0xdc024 │ │ │ │ + mcrge 4, 5, pc, cr3, cr15, {3} @ │ │ │ │ + ldrbeq pc, [pc, #-5]! @ 0xbac4b @ │ │ │ │ + andls r4, r8, #19922944 @ 0x1300000 │ │ │ │ + andcs r4, r2, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf6449200 │ │ │ │ vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ - adcseq r0, r6, r5, lsl #4 │ │ │ │ - strls r9, [r7], -r8, lsl #6 │ │ │ │ - blvc 0xfee362cc │ │ │ │ - strcs r4, [sp, #-1568] @ 0xfffff9e0 │ │ │ │ - stc 5, cr9, [sp, #24] │ │ │ │ - @ instruction: 0xf7ef7b04 │ │ │ │ - @ instruction: 0xe69bfb97 │ │ │ │ - ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ - andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andmi pc, r0, #192, 4 │ │ │ │ - orrmi r4, sl, #11534336 @ 0xb00000 │ │ │ │ - mvnshi pc, r0 │ │ │ │ - stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ - eorshi pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf43f2e00 │ │ │ │ - @ instruction: 0xf64eae6f │ │ │ │ - @ instruction: 0xf416167f │ │ │ │ - @ instruction: 0xf0406200 │ │ │ │ - @ instruction: 0xf89483d8 │ │ │ │ - vqadd.u8 , , │ │ │ │ - strtmi r0, [r0], -sl, lsl #2 │ │ │ │ - svclt 0x000c2b00 │ │ │ │ - movwcs r2, #17160 @ 0x4308 │ │ │ │ - cmpeq r1, r3, lsl #22 │ │ │ │ - blx 0x1ef8c5a │ │ │ │ - vst1.16 {d30-d32}, [pc :256], r6 │ │ │ │ - @ instruction: 0xf6cf4368 │ │ │ │ - eormi r0, fp, r0, lsl #6 │ │ │ │ + adceq r0, sp, r5, lsl #4 │ │ │ │ + ldc 5, cr9, [pc, #28] @ 0xbac84 │ │ │ │ + @ instruction: 0x46207bbb │ │ │ │ + strls r2, [r6, #-1293] @ 0xfffffaf3 │ │ │ │ + blvc 0x1f62a8 │ │ │ │ + blx 0xfeaf8c36 │ │ │ │ + @ instruction: 0xf8d4e692 │ │ │ │ + vst4. {d17-d20}, [pc :64], r0 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ + strmi r4, [sl], -r0 │ │ │ │ + @ instruction: 0xf0004388 │ │ │ │ + svcvs 0x00618209 │ │ │ │ + vmla.i8 d18, d0, d13 │ │ │ │ + stccs 2, cr8, [r0, #-292] @ 0xfffffedc │ │ │ │ + mcrge 4, 3, pc, cr6, cr15, {1} @ │ │ │ │ + ldrbne pc, [pc, #-1614]! @ 0xba652 @ │ │ │ │ + andvs pc, r0, #352321536 @ 0x15000000 │ │ │ │ + strhi pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ + smullsne pc, r9, r4, r8 @ │ │ │ │ + movweq pc, #41795 @ 0xa343 @ │ │ │ │ + stmdbcs r0, {r5, r9, sl, lr} │ │ │ │ + tstcs r8, ip, lsl #30 │ │ │ │ + bl 0x1030cc │ │ │ │ + @ instruction: 0xf7ec0143 │ │ │ │ + strbt pc, [sp], -r9, lsl #23 @ │ │ │ │ rsbmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - andeq pc, r0, #-268435444 @ 0xf000000c │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - strbeq r8, [sl], -fp, asr #6 │ │ │ │ - mcrge 5, 3, pc, cr1, cr15, {3} @ │ │ │ │ - strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff4ef001 │ │ │ │ + andeq pc, r0, #217055232 @ 0xcf00000 │ │ │ │ + vst4.8 {d20-d23}, [pc :64], sl │ │ │ │ + vmla.i d20, d15, d0[6] │ │ │ │ + addmi r0, r2, #0 │ │ │ │ + msrhi SPSR_fsx, #0 │ │ │ │ + @ instruction: 0xf57f0649 │ │ │ │ + @ instruction: 0x4619ae58 │ │ │ │ + movwls r4, #9760 @ 0x2620 │ │ │ │ + @ instruction: 0xff80f001 │ │ │ │ + stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ + svcge 0x0026f43f │ │ │ │ + stccs 6, cr14, [r0, #-336] @ 0xfffffeb0 │ │ │ │ + cmpphi r5, #0 @ p-variant is OBSOLETE │ │ │ │ + ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ + tstcs r0, r0, lsr #4 │ │ │ │ + ldrmi r4, [sp], -r0, asr #12 │ │ │ │ + cdp 1, 13, cr15, cr4, cr14, {7} │ │ │ │ + strtmi r4, [r0], -r1, asr #12 │ │ │ │ + strls fp, [r4, #-749] @ 0xfffffd13 │ │ │ │ + @ instruction: 0xf934f7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - ldrb sl, [pc], -pc, lsr #30 │ │ │ │ - @ instruction: 0xf0002e00 │ │ │ │ - @ instruction: 0xf10d8334 │ │ │ │ - eorcs r0, r0, #16, 18 @ 0x40000 │ │ │ │ - strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf1ee462e │ │ │ │ - strbmi lr, [r9], -ip, asr #29 │ │ │ │ - rscslt r4, r6, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf7f09604 │ │ │ │ - stmdacs r0, {r0, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 2, pc, cr5, cr15, {1} @ │ │ │ │ - vmax.s8 q15, q7, q5 │ │ │ │ - vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ - blne 0x1603364 │ │ │ │ - strtmi r4, [sl], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf7e96bc9 │ │ │ │ - stclvs 14, cr15, [r3, #-852]! @ 0xfffffcac │ │ │ │ - strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ - vst1.16 {d14-d16}, [r6 :64]! │ │ │ │ - @ instruction: 0xf5b36370 │ │ │ │ - @ instruction: 0xf43f6f60 │ │ │ │ - @ instruction: 0x4649ae30 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - @ instruction: 0x83a2f000 │ │ │ │ - strtmi fp, [r0], -fp, ror #4 │ │ │ │ - strcs pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ - subseq r9, fp, r4, lsl #10 │ │ │ │ - @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr15, cr15, {1} │ │ │ │ - movwcs lr, #5668 @ 0x1624 │ │ │ │ - strcs pc, [r2, #-965] @ 0xfffffc3b │ │ │ │ - ldreq r9, [r2, #-773]! @ 0xfffffcfb │ │ │ │ - @ instruction: 0xf04f9308 │ │ │ │ - strls r0, [r4, #-768] @ 0xfffffd00 │ │ │ │ - movwcc lr, #27085 @ 0x69cd │ │ │ │ - movwls fp, #37619 @ 0x92f3 │ │ │ │ - cmpphi r9, #0, 2 @ p-variant is OBSOLETE │ │ │ │ - strtmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xff34f7f6 │ │ │ │ - vmov.i32 d30, #-805306368 @ 0xd0000000 │ │ │ │ - @ instruction: 0xf8d41284 │ │ │ │ - vaddl.u8 , d21, d8 │ │ │ │ - andcs r0, r1, r2, asr #11 │ │ │ │ - swpcs r0, r2, [r0] @ │ │ │ │ - @ instruction: 0xf0039507 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - ldreq r0, [r5, #-260]! @ 0xfffffefc │ │ │ │ - strbmi r9, [r9], -r9, lsl #4 │ │ │ │ - andeq pc, r7, #6 │ │ │ │ - andls r4, r8, #32, 12 @ 0x2000000 │ │ │ │ + @ instruction: 0xe63fae3a │ │ │ │ + cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r6, r0, asr #5 │ │ │ │ + @ instruction: 0x46201b55 │ │ │ │ + blvs 0xff30c5d8 │ │ │ │ + cdp2 7, 12, cr15, cr6, cr9, {7} │ │ │ │ + strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ + ldrb r6, [r2], -r3, lsr #11 │ │ │ │ + rsbsvs pc, r0, #83886080 @ 0x5000000 │ │ │ │ + svcvs 0x0060f5b2 │ │ │ │ + mcrge 4, 1, pc, cr5, cr15, {1} @ │ │ │ │ + @ instruction: 0xf5b24641 │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + subslt r8, sl, #200, 6 @ 0x20000003 │ │ │ │ + vrsubhn.i16 d20, , q8 │ │ │ │ + movwls r2, #17155 @ 0x4303 │ │ │ │ + andls r0, r5, #82 @ 0x52 │ │ │ │ + @ instruction: 0xf9a8f7f5 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xe619ae14 │ │ │ │ + vsubl.u8 q9, d3, d0 │ │ │ │ + stmib sp, {r1, r8, r9, sp}^ │ │ │ │ + streq r2, [r9, #-518]! @ 0xfffffdfa │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf04f9206 │ │ │ │ - strtle r0, [r8], #-514 @ 0xfffffdfe │ │ │ │ - @ instruction: 0xffa8f7f0 │ │ │ │ + andls r9, r8, #4, 6 @ 0x10000000 │ │ │ │ + rsclt r9, sl, #1342177280 @ 0x50000000 │ │ │ │ + @ instruction: 0xf1009209 │ │ │ │ + @ instruction: 0x4641837e │ │ │ │ + @ instruction: 0xf7f64620 │ │ │ │ + str pc, [r5], -r3, asr #30 │ │ │ │ + ldrdne pc, [r8], r4 │ │ │ │ + addne pc, r4, #201326595 @ 0xc000003 │ │ │ │ + vrsubhn.i16 d20, , q8 │ │ │ │ + @ instruction: 0xf00103c2 │ │ │ │ + addseq r0, r2, pc, lsl #2 │ │ │ │ + @ instruction: 0xf0059307 │ │ │ │ + andls r0, r9, #469762048 @ 0x1c000000 │ │ │ │ + @ instruction: 0xf04f052d │ │ │ │ + movwls r0, #33281 @ 0x8201 │ │ │ │ + movweq pc, #4175 @ 0x104f @ │ │ │ │ + @ instruction: 0xf04f9306 │ │ │ │ + stmib sp, {r8, r9}^ │ │ │ │ + strmi r2, [fp], -r4, lsl #6 │ │ │ │ + andeq pc, r2, #79 @ 0x4f │ │ │ │ + strtle r4, [ip], #-1601 @ 0xfffff9bf │ │ │ │ + @ instruction: 0xffb4f7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - strb sl, [pc, #3562]! @ 0xbbba2 │ │ │ │ - vrshr.u64 , , #59 │ │ │ │ - ldreq r2, [r0, #-258]! @ 0xfffffefe │ │ │ │ - addeq lr, r3, #323584 @ 0x4f000 │ │ │ │ - sbcshi pc, r5, #0, 2 │ │ │ │ + strb sl, [r1, #3548]! @ 0xddc │ │ │ │ + vmlal.u , d19, d2[6] │ │ │ │ + streq r2, [r8, #-258]! @ 0xfffffefe │ │ │ │ + addeq lr, r2, #323584 @ 0x4f000 │ │ │ │ + rscshi pc, r5, #0, 2 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ - strb pc, [r3, #2957]! @ 0xb8d @ │ │ │ │ - ldrdcc pc, [r8], r4 │ │ │ │ - vrshr.u64 , q9, #59 │ │ │ │ - andcs r2, r1, r2, lsl #10 │ │ │ │ - swpcs r0, r2, [r0] @ │ │ │ │ - @ instruction: 0xf0039508 │ │ │ │ - strcs r0, [sp, #-783] @ 0xfffffcf1 │ │ │ │ - smlabteq r4, sp, r9, lr │ │ │ │ - strbmi r9, [r9], -r9, lsl #4 │ │ │ │ - strls r2, [r7, #-513] @ 0xfffffdff │ │ │ │ - strtmi r9, [r0], -r6, lsl #4 │ │ │ │ - ldreq r2, [r5, #-514]! @ 0xfffffdfe │ │ │ │ - @ instruction: 0xf7f0d5d6 │ │ │ │ - strb pc, [r9, #3399] @ 0xd47 @ │ │ │ │ - @ instruction: 0xf1000533 │ │ │ │ - vrsra.u64 d24, d2, #58 │ │ │ │ - blcc 0x103a18 │ │ │ │ - vqdmulh.s d2, d0, d6 │ │ │ │ - ldm pc, {r1, r4, r5, r6, r7, r8, sl, pc}^ @ │ │ │ │ - eorseq pc, r6, #19 │ │ │ │ - subseq r0, lr, #16, 4 │ │ │ │ - @ instruction: 0x01bd01f0 │ │ │ │ - @ instruction: 0x01da019e │ │ │ │ - movwcs r6, #3872 @ 0xf20 │ │ │ │ - strcs pc, [r2, #-965] @ 0xfffffc3b │ │ │ │ - blx 0xfecdfa54 │ │ │ │ - rscslt pc, r3, #128, 4 │ │ │ │ - movwls r4, #30281 @ 0x7649 │ │ │ │ - @ instruction: 0xf4160952 │ │ │ │ - stmib sp, {r8, r9, sp, lr}^ │ │ │ │ - andls r5, r4, #20971520 @ 0x1400000 │ │ │ │ - rscshi pc, r4, #64 @ 0x40 │ │ │ │ + ldrb pc, [r5, #2969] @ 0xb99 @ │ │ │ │ + movwcs pc, #9155 @ 0x23c3 @ │ │ │ │ + movwls fp, #33514 @ 0x82ea │ │ │ │ + @ instruction: 0xf8d42001 │ │ │ │ + addseq r3, r2, r8, lsl #1 │ │ │ │ + @ instruction: 0xf4152100 │ │ │ │ + stmib sp, {r8, r9, sl, fp, sp, lr}^ │ │ │ │ + @ instruction: 0xf04f0104 │ │ │ │ + andls r0, r9, #54525952 @ 0x3400000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + andeq pc, r1, #79 @ 0x4f │ │ │ │ + andls r4, r6, #68157440 @ 0x4100000 │ │ │ │ + @ instruction: 0xf04f4620 │ │ │ │ + strls r0, [r7, #-514] @ 0xfffffdfe │ │ │ │ + @ instruction: 0xf7f0d0d2 │ │ │ │ + ldr pc, [r7, #3407]! @ 0xd4f │ │ │ │ + @ instruction: 0xf100052a │ │ │ │ + vrsra.u64 d24, d20, #59 │ │ │ │ + bcc 0x103644 │ │ │ │ + vpmax.s8 d2, d0, d6 │ │ │ │ + ldm pc, {r1, r3, r4, r9, sl, pc}^ @ │ │ │ │ + subeq pc, lr, #18 │ │ │ │ + rsbseq r0, r6, #40, 4 @ 0x80000002 │ │ │ │ + bicseq r0, r3, r7, lsl #4 │ │ │ │ + ldrheq r0, [r1, #18]! │ │ │ │ + @ instruction: 0xf3c36f20 │ │ │ │ + strbmi r2, [r1], -r2, lsl #6 │ │ │ │ + movwcc lr, #22989 @ 0x59cd │ │ │ │ + @ instruction: 0xf280fab0 │ │ │ │ + movwls fp, #29419 @ 0x72eb │ │ │ │ + ldmdbeq r2, {r8, r9, sp}^ │ │ │ │ + andls r9, r4, #8, 6 @ 0x20000000 │ │ │ │ + movwvs pc, #1045 @ 0x415 @ │ │ │ │ + tstphi r3, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ ldrvs pc, [r5, #-1604]! @ 0xfffff9bc │ │ │ │ streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ andcs r4, r1, sl, lsr #12 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - blx 0xfe4f8e28 │ │ │ │ - vsli.64 d30, d4, #6 │ │ │ │ + blx 0xfe6f8e54 │ │ │ │ + ldc 5, cr14, [pc, #520] @ 0xbb0a4 │ │ │ │ + vbic.i16 d23, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf8d42242 │ │ │ │ - bcc 0x107098 │ │ │ │ - @ instruction: 0xf0062100 │ │ │ │ - andcs r0, r1, r7, lsl #12 │ │ │ │ - smlabtne sl, sp, r9, lr │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strls r2, [r8], -r1, lsl #2 │ │ │ │ - vaddw.u8 , , d6 │ │ │ │ - vaddw.u8 , , d2 │ │ │ │ - smlabtls r9, r2, r5, r0 │ │ │ │ - tstcs r0, r7, lsl #10 │ │ │ │ - smlabteq r4, sp, r9, lr │ │ │ │ + bcc 0xfb0c8 │ │ │ │ + @ instruction: 0xf0052100 │ │ │ │ + stmib sp, {r0, r1, r2, r8, sl}^ │ │ │ │ + @ instruction: 0xf000110a │ │ │ │ + vaddl.u8 q8, d3, d15 │ │ │ │ + strls r0, [r8, #-450] @ 0xfffffe3e │ │ │ │ + orrne pc, r2, #201326595 @ 0xc000003 │ │ │ │ + movwls r9, #37127 @ 0x9107 │ │ │ │ + stc 3, cr2, [sp, #4] │ │ │ │ + movwls r7, #27396 @ 0x6b04 │ │ │ │ vpmax.s8 d2, d0, d6 │ │ │ │ - ldm pc, {r4, r9, sl, pc}^ @ │ │ │ │ - cmppeq sp, r2, lsl r0 @ p-variant is OBSOLETE │ │ │ │ - teqeq lr, r4, asr #2 │ │ │ │ - teqeq r2, r8, lsr r1 │ │ │ │ - @ instruction: 0x0126012c │ │ │ │ - @ instruction: 0xf1000530 │ │ │ │ - @ instruction: 0xf8d4826e │ │ │ │ - vqadd.u8 , , q0 │ │ │ │ - ldrbeq r0, [r9], -sl, lsl #4 │ │ │ │ - ldrbhi pc, [r0, #-256]! @ 0xffffff00 @ │ │ │ │ - smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xcc754 │ │ │ │ - cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ - orrscs pc, r6, #192, 4 │ │ │ │ - svclt 0x000c6b99 │ │ │ │ - movwcs r2, #17160 @ 0x4308 │ │ │ │ - andcc lr, r2, #3072 @ 0xc00 │ │ │ │ - stc2l 7, cr15, [sl, #932]! @ 0x3a4 │ │ │ │ - vorr.i32 q15, #13893632 @ 0x00d40000 │ │ │ │ - @ instruction: 0xf8d41284 │ │ │ │ - andcs r3, r1, r8, lsl #1 │ │ │ │ - subseq r2, r2, r0, lsl #2 │ │ │ │ - smlabteq r4, sp, r9, lr │ │ │ │ - strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ - @ instruction: 0xf0039209 │ │ │ │ - @ instruction: 0xf006030f │ │ │ │ - strbmi r0, [r9], -r7, lsl #4 │ │ │ │ - strtmi r9, [r0], -r8, lsl #4 │ │ │ │ - strls r2, [r7, #-513] @ 0xfffffdff │ │ │ │ - andls r0, r6, #226492416 @ 0xd800000 │ │ │ │ - svcge 0x006ff53f │ │ │ │ - svclt 0x0000e744 │ │ │ │ + ldm pc, {r0, r3, r4, r5, r9, sl, pc}^ @ │ │ │ │ + cmppeq pc, r2, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ + cmpeq lr, r5, asr r1 │ │ │ │ + cmpeq r0, r7, asr #2 │ │ │ │ + teqeq r2, r9, lsr r1 │ │ │ │ + @ instruction: 0xf1000529 │ │ │ │ + @ instruction: 0xf8d4828a │ │ │ │ + vqadd.u8 q9, , q0 │ │ │ │ + ldrbeq r0, [r2], -sl, lsl #6 │ │ │ │ + ldrhi pc, [r8, #256] @ 0x100 │ │ │ │ + smullscs pc, r9, r4, r8 @ │ │ │ │ + cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r6, r0, asr #5 │ │ │ │ + bcs 0xcc788 │ │ │ │ + andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ + blvs 0xfe303720 │ │ │ │ + andcc lr, r3, #2048 @ 0x800 │ │ │ │ + ldc2l 7, cr15, [r4, #932] @ 0x3a4 │ │ │ │ + @ instruction: 0xf8d4e542 │ │ │ │ + vaddl.u8 , d19, d8 │ │ │ │ + ldc 2, cr1, [pc, #528] @ 0xbb134 │ │ │ │ + @ instruction: 0xf3c37b0e │ │ │ │ + @ instruction: 0xf00103c2 │ │ │ │ + subseq r0, r2, pc, lsl #2 │ │ │ │ + strtmi r9, [r0], -r7, lsl #6 │ │ │ │ + movweq pc, #28677 @ 0x7005 @ │ │ │ │ + movwls r9, #33289 @ 0x8209 │ │ │ │ + strmi r2, [fp], -r1, lsl #4 │ │ │ │ + strbmi r9, [r1], -r6, lsl #4 │ │ │ │ + stc 5, cr0, [sp, #180] @ 0xb4 │ │ │ │ + @ instruction: 0xf53f7b04 │ │ │ │ + ldr sl, [pc, -lr, ror #30]! │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, sp │ │ │ │ + andeq r0, r0, r1 │ │ │ │ ... │ │ │ │ - ldrdcc pc, [r8], r4 │ │ │ │ - andeq pc, r7, #6 │ │ │ │ - andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - movwcs r9, #518 @ 0x206 │ │ │ │ - sbceq pc, r2, #335544323 @ 0x14000003 │ │ │ │ - strne pc, [r4, #965] @ 0x3c5 │ │ │ │ - strls r9, [r9, #-519] @ 0xfffffdf9 │ │ │ │ + ldrdcs pc, [r8], r4 │ │ │ │ + tstpeq pc, r2 @ p-variant is OBSOLETE │ │ │ │ + sbceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ + orrne pc, r4, #201326595 @ 0xc000003 │ │ │ │ + movwls r9, #37383 @ 0x9207 │ │ │ │ + andeq pc, r7, #5 │ │ │ │ + andls r2, r8, #0, 6 │ │ │ │ + andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ strmi r2, [fp], -r4, lsl #6 │ │ │ │ - andvs pc, r0, #369098752 @ 0x16000000 │ │ │ │ - @ instruction: 0xf0404649 │ │ │ │ - strtmi r8, [r0], -r6, lsl #5 │ │ │ │ - movwcs lr, #1824 @ 0x720 │ │ │ │ - strcs pc, [r2, #-965] @ 0xfffffc3b │ │ │ │ - ldreq r9, [r2, #-776]! @ 0xfffffcf8 │ │ │ │ - stmib sp, {r0, r1, r4, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ - movwls r5, #29957 @ 0x7505 │ │ │ │ - eorshi pc, r9, #0, 2 │ │ │ │ + andvs pc, r0, #352321536 @ 0x15000000 │ │ │ │ + @ instruction: 0xf0404641 │ │ │ │ + @ instruction: 0x4620829f │ │ │ │ + tstcs r0, r6, lsl r7 │ │ │ │ + movwcs pc, #9155 @ 0x23c3 @ │ │ │ │ + smlattls r8, sl, r2, fp │ │ │ │ + movwcc lr, #22989 @ 0x59cd │ │ │ │ + andls r0, r7, #171966464 @ 0xa400000 │ │ │ │ + subhi pc, pc, #0, 2 │ │ │ │ andcs r6, r1, #35, 30 @ 0x8c │ │ │ │ - andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ + andls r4, r0, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf6444620 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ ldmdbeq fp, {r0, r2, r9}^ │ │ │ │ @ instruction: 0xf7ef9304 │ │ │ │ - ldrbt pc, [fp], #2643 @ 0xa53 @ │ │ │ │ - @ instruction: 0xf3c56f20 │ │ │ │ - @ instruction: 0xf00601c2 │ │ │ │ - vsubl.u8 q8, d5, d7 │ │ │ │ - blx 0xfecc05d4 │ │ │ │ - pldw [r6], #-896 @ 0xfffffc80 │ │ │ │ - b 0x1496bb8 │ │ │ │ + strbt pc, [r3], #2645 @ 0xa55 @ │ │ │ │ + @ instruction: 0xf3c36f20 │ │ │ │ + vmla.f q8, , d2[0] │ │ │ │ + @ instruction: 0xf0051289 │ │ │ │ + blx 0xfecbe004 │ │ │ │ + pldw [r5], #-896 @ 0xfffffc80 │ │ │ │ + b 0x1496bf0 │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ - vmlal.u q12, d6, d1[1] │ │ │ │ - @ instruction: 0xf0052641 │ │ │ │ - cdpcs 5, 0, cr0, cr2, cr7, {0} │ │ │ │ - @ instruction: 0xf0009304 │ │ │ │ - mcrcs 2, 0, r8, cr3, cr12, {2} │ │ │ │ - rsbshi pc, sl, #0 │ │ │ │ - smlabtcs r5, sp, r9, lr │ │ │ │ - strbmi r2, [r9], -r1, lsl #28 │ │ │ │ - @ instruction: 0xf0009507 │ │ │ │ - @ instruction: 0xf644826a │ │ │ │ + vmov.i32 q12, #56832 @ 0x0000de00 │ │ │ │ + @ instruction: 0xf0022541 │ │ │ │ + stccs 2, cr0, [r2, #-28] @ 0xffffffe4 │ │ │ │ + rsbshi pc, r6, #0 │ │ │ │ + @ instruction: 0xf0002d03 │ │ │ │ + stmib sp, {r0, r2, r4, r7, r9, pc}^ │ │ │ │ + stccs 2, cr1, [r1, #-24] @ 0xffffffe8 │ │ │ │ + stmib sp, {r0, r6, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf0003c04 │ │ │ │ + @ instruction: 0xf6448284 │ │ │ │ vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ vcgt.s8 d16, d6, d5 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ stmdacs r0, {r1, r3, r9} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ - blvc 0xe3647c │ │ │ │ + blvc 0xe364b4 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - blvc 0x2f663c │ │ │ │ - @ instruction: 0xf822f7ef │ │ │ │ - cdpcs 4, 0, cr14, cr0, cr4, {6} │ │ │ │ - orrshi pc, r9, r0 │ │ │ │ - @ instruction: 0xf8d4462e │ │ │ │ - blx 0xfecbb32c │ │ │ │ + blvc 0x2f6674 │ │ │ │ + @ instruction: 0xf824f7ef │ │ │ │ + stccs 4, cr14, [r0, #-688] @ 0xfffffd50 │ │ │ │ + @ instruction: 0x81adf000 │ │ │ │ + @ instruction: 0xf8d4461d │ │ │ │ + blx 0xfecbb364 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ - cdp2 7, 13, cr15, cr8, cr7, {4} │ │ │ │ + cdp2 7, 11, cr15, cr12, cr7, {4} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf006acb0 │ │ │ │ - mrccs 6, 1, r0, cr12, cr15, {1} │ │ │ │ - stcge 4, cr15, [fp], #508 @ 0x1fc │ │ │ │ + @ instruction: 0xf005ac98 │ │ │ │ + ldccs 5, cr0, [ip, #-252]! @ 0xffffff04 │ │ │ │ + ldcge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - svcvs 0x0023aca6 │ │ │ │ + svcvs 0x0023ac8e │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - vshl.s8 d24, d14, d30 │ │ │ │ + vqshl.s8 d24, d16, d30 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff70c8d4 │ │ │ │ - ldc2 7, cr15, [r4, #-932]! @ 0xfffffc5c │ │ │ │ + blvs 0xff70c90c │ │ │ │ + ldc2 7, cr15, [r8, #-932] @ 0xfffffc5c │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7ef2010 │ │ │ │ - movwcs pc, #11387 @ 0x2c7b @ │ │ │ │ - ldr r6, [r7], #227 @ 0xe3 │ │ │ │ - @ instruction: 0xf0002e00 │ │ │ │ - vand q12, q0, q15 │ │ │ │ - @ instruction: 0x064b167f │ │ │ │ - strthi pc, [r7], #256 @ 0x100 │ │ │ │ - @ instruction: 0xf57f040d │ │ │ │ - @ instruction: 0xf794ac86 │ │ │ │ - rsbseq pc, r2, r5, lsl #29 │ │ │ │ - ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ - ldrcs pc, [r6], r0, asr #5 │ │ │ │ - blvs 0xfed0c8a4 │ │ │ │ - mrc2 7, 7, pc, cr8, cr9, {4} │ │ │ │ + movwcs pc, #11389 @ 0x2c7d @ │ │ │ │ + ldrbt r6, [pc], #-227 @ 0xbb0a0 │ │ │ │ + @ instruction: 0xf0002d00 │ │ │ │ + vand d24, d16, d4 │ │ │ │ + @ instruction: 0x064d187f │ │ │ │ + strbhi pc, [r9], #256 @ 0x100 @ │ │ │ │ + @ instruction: 0xf57f0408 │ │ │ │ + @ instruction: 0xf794ac6e │ │ │ │ + b 0x14baa60 │ │ │ │ + vhsub.s8 q8, q7, q4 │ │ │ │ + vmvn.i16 q9, #4 @ 0x0004 │ │ │ │ + @ instruction: 0x46052896 │ │ │ │ + ldrsbtne pc, [r8], -r8 @ │ │ │ │ + mrc2 7, 6, pc, cr10, cr9, {4} │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfeef8f08 │ │ │ │ - stclvs 8, cr6, [r2, #-652]! @ 0xfffffd74 │ │ │ │ - blvs 0xfed0c928 │ │ │ │ - @ instruction: 0xf0421a9a │ │ │ │ - @ instruction: 0xf7e90201 │ │ │ │ - movwcs pc, #15623 @ 0x3d07 @ │ │ │ │ - @ instruction: 0xf06f60e3 │ │ │ │ - strtmi r0, [r9], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf79a6bf0 │ │ │ │ - strtmi pc, [r8], -r7, lsr #21 │ │ │ │ + blx 0xfe778f44 │ │ │ │ + stmiavs r2!, {r0, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ + bne 0x154c964 │ │ │ │ + ldrsbtne pc, [r8], -r8 @ │ │ │ │ + andeq pc, r1, #66 @ 0x42 │ │ │ │ + stc2l 7, cr15, [r8], #932 @ 0x3a4 │ │ │ │ + rscvs r2, r2, r3, lsl #4 │ │ │ │ + @ instruction: 0xf06f4629 │ │ │ │ + @ instruction: 0xf8d80201 │ │ │ │ + @ instruction: 0xf79a003c │ │ │ │ + strtmi pc, [r8], -r7, lsl #21 │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ - blx 0xfe978f34 │ │ │ │ + blx 0xfe178f74 │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vcge.s8 d18, d16, d6 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - mrc2 7, 0, pc, cr6, cr12, {4} │ │ │ │ + ldc2l 7, cr15, [r6, #624]! @ 0x270 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - ldrb r6, [r7], #-1443 @ 0xfffffa5d │ │ │ │ + ldrt r6, [fp], #-1443 @ 0xfffffa5d │ │ │ │ + movwls r4, #9760 @ 0x2620 │ │ │ │ + @ instruction: 0xf998f7f0 │ │ │ │ + vstrcs d9, [r0, #-8] │ │ │ │ + ldcge 4, cr15, [pc], {127} @ 0x7f │ │ │ │ + @ instruction: 0x4603e414 │ │ │ │ + andcs r4, r9, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - @ instruction: 0x2e00f99b │ │ │ │ - ldcge 4, cr15, [sp], #508 @ 0x1fc │ │ │ │ - @ instruction: 0x4649e432 │ │ │ │ - strtmi r2, [r0], -r9, lsl #4 │ │ │ │ - stc2l 7, cr15, [r0], #960 @ 0x3c0 │ │ │ │ - strbmi lr, [r9], -sl, asr #8 │ │ │ │ + strt pc, [fp], #-3291 @ 0xfffff325 │ │ │ │ + strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - ldc2l 7, cr15, [sl], {240} @ 0xf0 │ │ │ │ - strbmi lr, [r9], -r4, asr #8 │ │ │ │ - strtmi r2, [r0], -r1, lsl #4 │ │ │ │ ldc2l 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ - @ instruction: 0x4649e43e │ │ │ │ + strmi lr, [r3], -r4, lsr #8 │ │ │ │ + andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + ldr pc, [sp], #-3277 @ 0xfffff333 │ │ │ │ + strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - stc2l 7, cr15, [lr], {240} @ 0xf0 │ │ │ │ - @ instruction: 0x4649e438 │ │ │ │ - strtmi r2, [r0], -r8, lsl #4 │ │ │ │ - stc2l 7, cr15, [r8], {240} @ 0xf0 │ │ │ │ - @ instruction: 0x4649e432 │ │ │ │ + stc2l 7, cr15, [r6], {240} @ 0xf0 │ │ │ │ + @ instruction: 0x4603e416 │ │ │ │ + andcs r4, r8, #68157440 @ 0x4100000 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + str pc, [pc], #-3263 @ 0xbb180 │ │ │ │ + strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - stc2l 7, cr15, [lr, #-960]! @ 0xfffffc40 │ │ │ │ + stc2l 7, cr15, [r4, #-960]! @ 0xfffffc40 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - strt sl, [r9], #-3108 @ 0xfffff3dc │ │ │ │ - andcs r4, r1, #76546048 @ 0x4900000 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [fp], {63} @ 0x3f │ │ │ │ - stmdbeq fp!, {r5, sl, sp, lr, pc} │ │ │ │ - streq pc, [r7], -r6 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - blvc 0xfe4765e0 │ │ │ │ - @ instruction: 0x46494073 │ │ │ │ - movwls r2, #23309 @ 0x5b0d │ │ │ │ - andcs fp, r2, #12, 30 @ 0x30 │ │ │ │ - movwls r2, #25089 @ 0x6201 │ │ │ │ - movwcs r4, #1568 @ 0x620 │ │ │ │ + str sl, [r5], #-3072 @ 0xfffff400 │ │ │ │ + strbmi r4, [r1], -r3, lsl #12 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + ldc2l 7, cr15, [sl, #-960] @ 0xfffffc40 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffabf6 │ │ │ │ + addslt fp, r8, #257024 @ 0x3ec00 │ │ │ │ + streq pc, [r7, #-5] │ │ │ │ + blvc 0xfe5f6630 │ │ │ │ + stmdbeq r2, {r8, r9, sp} │ │ │ │ + @ instruction: 0xf0024641 │ │ │ │ + vsubl.u8 q8, d0, d8 │ │ │ │ + rsbmi r0, sl, r3, asr #1 │ │ │ │ + bcs 0x41f1e4 │ │ │ │ + andls r9, r5, #1610612736 @ 0x60000000 │ │ │ │ + svclt 0x000c4620 │ │ │ │ + andcs r2, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf6449200 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ - vsubl.u8 q8, d5, d5 │ │ │ │ - movwls r0, #17859 @ 0x45c3 │ │ │ │ - stc 5, cr9, [sp, #28] │ │ │ │ - @ instruction: 0xf7ee7b08 │ │ │ │ - str pc, [r1], #-4043 @ 0xfffff035 │ │ │ │ - @ instruction: 0xed1f092a │ │ │ │ - @ instruction: 0xf0067b9b │ │ │ │ - @ instruction: 0xf0020607 │ │ │ │ - rsbsmi r0, r2, r8, lsl #4 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - strbmi r2, [r9], -r5, lsl #4 │ │ │ │ + movwls r0, #16901 @ 0x4205 │ │ │ │ + blvc 0x2f6818 │ │ │ │ + @ instruction: 0xffbef7ee │ │ │ │ + bllt 0xff7791e8 │ │ │ │ + ldc 2, cr11, [pc, #-608] @ 0xbaf90 │ │ │ │ + @ instruction: 0xf0057ba3 │ │ │ │ + movwcs r0, #1287 @ 0x507 │ │ │ │ + strbmi r0, [r1], -r2, lsl #18 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + sbceq pc, r3, r0, asr #7 │ │ │ │ + andls r4, r7, sl, rrx │ │ │ │ + andcs lr, r5, #3358720 @ 0x334000 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ subeq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - strbeq pc, [r3, #965] @ 0x3c5 @ │ │ │ │ - blvc 0x2f67f4 │ │ │ │ - strcs r9, [r1, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf7ee9504 │ │ │ │ - @ instruction: 0xf7ffff43 │ │ │ │ - @ instruction: 0xf006bbe5 │ │ │ │ - vrsubhn.i16 d16, , │ │ │ │ - cdpcs 5, 8, cr0, cr0, cr3, {6} │ │ │ │ - @ instruction: 0xf0009504 │ │ │ │ - @ instruction: 0xf63f8321 │ │ │ │ - @ instruction: 0x2e00abd4 │ │ │ │ - blge 0xff5383e4 │ │ │ │ - strtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1ef91a0 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabca │ │ │ │ - stmdbeq fp!, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - streq pc, [r7], -r6 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - blvc 0xfeeb6684 │ │ │ │ - @ instruction: 0x46494073 │ │ │ │ - movwls r2, #23309 @ 0x5b0d │ │ │ │ + stc 5, cr2, [sp, #4] │ │ │ │ + strls r7, [r4, #-2824] @ 0xfffff4f8 │ │ │ │ + @ instruction: 0xff34f7ee │ │ │ │ + bllt 0xfeff9224 │ │ │ │ + streq pc, [r7, #5] │ │ │ │ + biceq pc, r3, #201326595 @ 0xc000003 │ │ │ │ + movwls r2, #19840 @ 0x4d80 │ │ │ │ + teqphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ + blge 0xfebb8b38 │ │ │ │ + @ instruction: 0xf47f2d00 │ │ │ │ + strbmi sl, [r1], -r8, lsr #23 │ │ │ │ + @ instruction: 0xf7ec4620 │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfe93834c │ │ │ │ + bllt 0xfea79250 │ │ │ │ + @ instruction: 0xf005b298 │ │ │ │ + ldc 5, cr0, [pc, #-28] @ 0xbb240 │ │ │ │ + movwcs r7, #3006 @ 0xbbe │ │ │ │ + strbmi r0, [r1], -r2, lsl #18 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + sbceq pc, r3, r0, asr #7 │ │ │ │ + andls r4, r7, sl, rrx │ │ │ │ + andls r2, r6, #53248 @ 0xd000 │ │ │ │ + strtmi r9, [r0], -r5, lsl #4 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - movwls r2, #25090 @ 0x6202 │ │ │ │ - movwcs r4, #1568 @ 0x620 │ │ │ │ - @ instruction: 0xf6449200 │ │ │ │ - vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ - vsubl.u8 q8, d5, d5 │ │ │ │ - movwls r0, #17859 @ 0x45c3 │ │ │ │ - stc 5, cr9, [sp, #28] │ │ │ │ + andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ + eorsvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7ffff0d │ │ │ │ - @ instruction: 0xf3c6bbaf │ │ │ │ - vsubw.u8 , , d1 │ │ │ │ - @ instruction: 0xf00605c2 │ │ │ │ - blcs 0x13ca64 │ │ │ │ - addshi pc, pc, #0 │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0x11bc9c │ │ │ │ - rsbshi pc, r2, #0 │ │ │ │ - vcgt.s8 d18, d5, d0 │ │ │ │ - vmlal.s q8, d0, d1[7] │ │ │ │ - movwls r0, #517 @ 0x205 │ │ │ │ - movwcs r4, #5705 @ 0x1649 │ │ │ │ - strvs lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blvc 0xff4368ec │ │ │ │ + @ instruction: 0xf7fffefd │ │ │ │ + @ instruction: 0xf3c5bb85 │ │ │ │ + vsubl.u8 , d19, d1 │ │ │ │ + @ instruction: 0xf00503c2 │ │ │ │ + bcs 0x13c6c0 │ │ │ │ + adchi pc, lr, #0 │ │ │ │ + @ instruction: 0xf0002a03 │ │ │ │ + bcs 0x11bd34 │ │ │ │ + addhi pc, r1, #0 │ │ │ │ + movwpl lr, #27085 @ 0x69cd │ │ │ │ + rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strbmi r2, [r1], -r0, lsl #6 │ │ │ │ + movwcs r9, #4864 @ 0x1300 │ │ │ │ + blvc 0xff576948 │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ - vldr d7, [pc, #16] @ 0xbb288 │ │ │ │ - vstr d7, [sp, #828] @ 0x33c │ │ │ │ - @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7fffee7 │ │ │ │ - svcvs 0x0020bb89 │ │ │ │ - addne pc, r1, #402653187 @ 0x18000003 │ │ │ │ - strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ - streq pc, [r7], -r6 │ │ │ │ + vldr d7, [pc, #32] @ 0xbb2f4 │ │ │ │ + vstr d7, [sp, #840] @ 0x348 │ │ │ │ + @ instruction: 0xf7ee7b04 │ │ │ │ + @ instruction: 0xf7fffed7 │ │ │ │ + svcvs 0x0020bb5f │ │ │ │ + biceq pc, r2, r3, asr #7 │ │ │ │ + addne pc, r1, #335544323 @ 0x14000003 │ │ │ │ + streq pc, [r7, #-5] │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ - b 0x1485aa4 │ │ │ │ + b 0x1485b00 │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ - bcs 0x19bd30 │ │ │ │ - addhi pc, sp, #0 │ │ │ │ + bcs 0x19bdcc │ │ │ │ + addshi pc, sp, #0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - andcs r8, r1, #120, 4 @ 0x80000007 │ │ │ │ - andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ - @ instruction: 0xf6444620 │ │ │ │ - vrshr.s64 d21, d21, #64 │ │ │ │ - strls r0, [r8, #-517] @ 0xfffffdfb │ │ │ │ - movwls r2, #17664 @ 0x4500 │ │ │ │ + andcs r8, r1, #1879048200 @ 0x70000008 │ │ │ │ + andls r9, r0, #8, 2 │ │ │ │ + strtmi r4, [r0], -r1, asr #12 │ │ │ │ + adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + strcs r9, [r0, #-772] @ 0xfffffcfc │ │ │ │ strcs r9, [r2, #-1285] @ 0xfffffafb │ │ │ │ - strvs lr, [r6], -sp, asr #19 │ │ │ │ @ instruction: 0xf7ee9509 │ │ │ │ - @ instruction: 0xf7fffffb │ │ │ │ - svcvs 0x0023bb61 │ │ │ │ - addne pc, r1, #402653187 @ 0x18000003 │ │ │ │ - strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ - streq pc, [r7], -r6 │ │ │ │ + @ instruction: 0xf7ffffeb │ │ │ │ + vbic.i16 d27, #46848 @ 0xb700 │ │ │ │ + svcvs 0x002302c2 │ │ │ │ + orrne pc, r1, r5, asr #7 │ │ │ │ + streq pc, [r7, #-5] │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x1485af4 │ │ │ │ + b 0x1485750 │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ - bcs 0x19bb00 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - ldc 2, cr8, [pc, #68] @ 0xbb344 │ │ │ │ - andcs r7, r1, #177152 @ 0x2b400 │ │ │ │ - andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ - vmax.s8 d20, d5, d16 │ │ │ │ - vrshr.s64 d16, d25, #64 │ │ │ │ - strls r0, [r7, #-517] @ 0xfffffdfb │ │ │ │ - strcc lr, [r4], -sp, asr #19 │ │ │ │ - stc 6, cr9, [sp, #24] │ │ │ │ + stmdbcs r3, {r1, r4, r9, pc} │ │ │ │ + mvnshi pc, r0 │ │ │ │ + @ instruction: 0xf0002901 │ │ │ │ + ldc 2, cr8, [pc, #128] @ 0xbb3dc │ │ │ │ + strbmi r7, [r1], -lr, lsr #23 │ │ │ │ + strtmi r9, [r0], -r7, lsl #4 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + adcseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7fffe97 │ │ │ │ - stmdbeq r9!, {r0, r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - mvnpl pc, #37 @ 0x25 │ │ │ │ + @ instruction: 0xf7fffe87 │ │ │ │ + ldmdbeq r9, {r0, r1, r2, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ + rscpl pc, r8, #35 @ 0x23 │ │ │ │ orrvc pc, r0, r1 │ │ │ │ - tstmi r9, #32, 12 @ 0x2000000 │ │ │ │ - orrpl pc, r0, r1, asr #32 │ │ │ │ - @ instruction: 0xff8af021 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffac10 │ │ │ │ - @ instruction: 0xf8d4bb29 │ │ │ │ - streq r1, [r8, #208] @ 0xd0 │ │ │ │ - strbeq sp, [fp], -sp, lsl #8 │ │ │ │ - stcge 5, cr15, [r7], {63} @ 0x3f │ │ │ │ - bllt 0x739354 │ │ │ │ - strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [r6], {1} │ │ │ │ + tstmi r1, #32, 12 @ 0x2000000 │ │ │ │ + @ instruction: 0xf0419302 │ │ │ │ + @ instruction: 0xf0215180 │ │ │ │ + blls 0x17b280 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffabe8 │ │ │ │ + @ instruction: 0xf8d4bafd │ │ │ │ + streq r1, [sp, #208] @ 0xd0 │ │ │ │ + strbeq sp, [sl], -pc, lsl #8 │ │ │ │ + blge 0xff8b88b0 │ │ │ │ + blt 0xffc393b4 │ │ │ │ + @ instruction: 0x46204619 │ │ │ │ + @ instruction: 0xf0019302 │ │ │ │ + blls 0x17a418 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabfe │ │ │ │ - pkhbteq fp, sl, r7, lsl #22 │ │ │ │ - bge 0xb896c │ │ │ │ - ldc 4, cr14, [pc, #668] @ 0xbb610 │ │ │ │ - movwcs r7, #2958 @ 0xb8e │ │ │ │ + @ instruction: 0xf7ffabd4 │ │ │ │ + streq fp, [r8], r9, ror #21 │ │ │ │ + bge 0xff5389d0 │ │ │ │ + ldc 4, cr14, [pc, #520] @ 0xbb5e0 │ │ │ │ + movwcs r7, #2963 @ 0xb93 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ + andls r4, r0, #68157440 @ 0x4100000 │ │ │ │ eorsvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stc 3, cr9, [sp, #32] │ │ │ │ @ instruction: 0xf7ee7b04 │ │ │ │ - @ instruction: 0xf7fffffb │ │ │ │ - @ instruction: 0xf794baff │ │ │ │ - @ instruction: 0xf8d4fcf7 │ │ │ │ - vshr.u64 , q0, #58 │ │ │ │ - strmi r0, [r6], -sl, lsl #10 │ │ │ │ + @ instruction: 0xf7ffffe7 │ │ │ │ + @ instruction: 0xf794bad1 │ │ │ │ + @ instruction: 0xf8d4fcc5 │ │ │ │ + vshr.u64 , q0, #59 │ │ │ │ + strmi r0, [r0], sl, lsl #10 │ │ │ │ @ instruction: 0xf100065b │ │ │ │ - rsbeq r8, sl, r9, lsl r3 │ │ │ │ + rsbeq r8, sp, r5, lsr #6 │ │ │ │ + andeq pc, r1, #69 @ 0x45 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ - andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf7996ba9 │ │ │ │ - stmiavs r3!, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r6, [r0], -r2, ror #26 │ │ │ │ - bne 0xfe756270 │ │ │ │ + bne 0xfe7562d4 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ - blx 0x1e7937a │ │ │ │ + blx 0x11f93de │ │ │ │ rscvs r2, r3, r3, lsl #6 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blvs 0xffaccca4 │ │ │ │ - @ instruction: 0xf916f79a │ │ │ │ - andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf79a4631 │ │ │ │ - @ instruction: 0x4630f911 │ │ │ │ - movwls lr, #13933 @ 0x366d │ │ │ │ - stc2l 7, cr15, [sl], {148} @ 0x94 │ │ │ │ - rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ - addscs pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf8524606 │ │ │ │ - @ instruction: 0xf7991025 │ │ │ │ - stmdals r3, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf97af795 │ │ │ │ - @ instruction: 0x46024631 │ │ │ │ - @ instruction: 0xf7ea4630 │ │ │ │ - @ instruction: 0xf7fffe17 │ │ │ │ - @ instruction: 0x412bbabd │ │ │ │ - bicsmi r4, fp, #76546048 @ 0x4900000 │ │ │ │ - @ instruction: 0xf0034620 │ │ │ │ - movwls r0, #33537 @ 0x8301 │ │ │ │ - blx 0xf940a │ │ │ │ - blt 0xfed79430 │ │ │ │ - @ instruction: 0xf7f74620 │ │ │ │ - @ instruction: 0xf7fff925 │ │ │ │ - @ instruction: 0xf8d4baad │ │ │ │ - vshr.u64 , q0, #58 │ │ │ │ - ldr r0, [r4], -sl, lsl #12 │ │ │ │ - strtmi r9, [r0], -r7, lsl #2 │ │ │ │ - andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - andls r4, r6, #76546048 @ 0x4900000 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - ldreq pc, [pc, #-5] @ 0xbb45f │ │ │ │ - strcs r9, [r2, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf7ee9509 │ │ │ │ - @ instruction: 0xf7fffe5d │ │ │ │ - andcs fp, r0, #602112 @ 0x93000 │ │ │ │ - strb r4, [r2], #1568 @ 0x620 │ │ │ │ - rscslt r4, r6, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf7ef9604 │ │ │ │ - @ instruction: 0xf7fffcb7 │ │ │ │ - movwcs fp, #2697 @ 0xa89 │ │ │ │ - andne lr, r5, #3358720 @ 0x334000 │ │ │ │ - vrshl.s8 d25, d7, d6 │ │ │ │ - vsubl.s8 q9, d0, d13 │ │ │ │ - @ instruction: 0xf644020a │ │ │ │ + blvs 0xffaccd48 │ │ │ │ + @ instruction: 0xf8e4f79a │ │ │ │ + andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf79a4641 │ │ │ │ + @ instruction: 0x4640f8df │ │ │ │ + stmib sp, {r0, r1, r3, r4, r6, r9, sl, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7942302 │ │ │ │ + blls 0x1ba6bc │ │ │ │ + cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r6, r0, asr #5 │ │ │ │ + @ instruction: 0xf8514605 │ │ │ │ + @ instruction: 0xf7991023 │ │ │ │ + stmdals r2, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf946f795 │ │ │ │ + strmi r4, [r2], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf7ea4628 │ │ │ │ + @ instruction: 0xf7fffde3 │ │ │ │ + blx 0x1169ebc │ │ │ │ + strbmi pc, [r1], -r3, lsl #6 @ │ │ │ │ + @ instruction: 0x462043db │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + @ instruction: 0xf7f69308 │ │ │ │ + @ instruction: 0xf7fffae9 │ │ │ │ + strtmi fp, [r0], -r1, lsl #21 │ │ │ │ + @ instruction: 0xf90ef7f7 │ │ │ │ + blt 0x1ff94a4 │ │ │ │ + ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ + stmdaeq sl, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf002e5fb │ │ │ │ + tstls r7, pc, lsl r2 │ │ │ │ + strbmi r9, [r1], -r8, lsl #4 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + @ instruction: 0xf6449200 │ │ │ │ + vrshr.s64 d21, d21, #64 │ │ │ │ + strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ + @ instruction: 0xcc05e9cd │ │ │ │ + strls r9, [r9, #-772] @ 0xfffffcfc │ │ │ │ + cdp2 7, 4, cr15, cr6, cr14, {7} │ │ │ │ + blt 0x19794d8 │ │ │ │ + strtmi r2, [r0], -r0, lsl #4 │ │ │ │ + strtmi lr, [r0], -r3, lsr #9 │ │ │ │ + strls fp, [r4, #-749] @ 0xfffffd13 │ │ │ │ + stc2 7, cr15, [r0], #956 @ 0x3bc │ │ │ │ + blt 0x16f94ec │ │ │ │ + @ instruction: 0xf6449207 │ │ │ │ vbic.i32 d22, #327680 @ 0x00050000 │ │ │ │ - strbmi r0, [r9], -r5, lsl #10 │ │ │ │ - svclt 0x00184298 │ │ │ │ - andcs r4, r1, sl, lsr #12 │ │ │ │ + movwls r0, #17669 @ 0x4505 │ │ │ │ + andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + addsmi r1, r8, #1280 @ 0x500 │ │ │ │ + qadd16mi fp, sl, r8 │ │ │ │ + andcs r4, r1, r1, asr #12 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ @ instruction: 0xf7ee9308 │ │ │ │ - @ instruction: 0xf7ffff6d │ │ │ │ - @ instruction: 0x4620ba71 │ │ │ │ + @ instruction: 0xf7ffff55 │ │ │ │ + @ instruction: 0x4620ba3f │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf92af7f7 │ │ │ │ - blt 0x1af94c4 │ │ │ │ - andne lr, r5, #3358720 @ 0x334000 │ │ │ │ - strbmi r4, [r9], -r0, lsr #12 │ │ │ │ - strls r2, [r7, #-768] @ 0xfffffd00 │ │ │ │ - @ instruction: 0xf7f79308 │ │ │ │ - @ instruction: 0xf7fff8d5 │ │ │ │ - @ instruction: 0xf5b3ba5d │ │ │ │ - @ instruction: 0xf0406f20 │ │ │ │ - @ instruction: 0xf8d480c9 │ │ │ │ - vshr.u64 , q0, #59 │ │ │ │ - @ instruction: 0xf00609c2 │ │ │ │ - ldrbteq r0, [r6], -r7, lsl #10 │ │ │ │ + @ instruction: 0xf912f7f7 │ │ │ │ + blt 0xe79530 │ │ │ │ + @ instruction: 0x1c05e9cd │ │ │ │ + strbmi r4, [r1], -r0, lsr #12 │ │ │ │ + andls r9, r7, #4, 6 @ 0x10000000 │ │ │ │ + movwls r2, #33536 @ 0x8300 │ │ │ │ + @ instruction: 0xf8bcf7f7 │ │ │ │ + blt 0xb79548 │ │ │ │ + svcvs 0x0020f5b2 │ │ │ │ + sbchi pc, pc, r0, asr #32 │ │ │ │ + stmiaeq r2, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ + andeq pc, r7, #5 │ │ │ │ + andls r0, r2, #110100480 @ 0x6900000 │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ - sbcshi pc, r4, r0, lsl #2 │ │ │ │ + sbcshi pc, r9, r0, lsl #2 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf794aa44 │ │ │ │ - sha1c.32 , q7, │ │ │ │ + @ instruction: 0xf794aa10 │ │ │ │ + @ instruction: 0xf24efc0b │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - @ instruction: 0x46062396 │ │ │ │ - eorne pc, r9, r3, asr r8 @ │ │ │ │ - mrrc2 7, 9, pc, r0, cr9 @ │ │ │ │ - @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf98cf79c │ │ │ │ - @ instruction: 0x46294632 │ │ │ │ + @ instruction: 0x46052396 │ │ │ │ + eorne pc, r8, r3, asr r8 @ │ │ │ │ + ldc2 7, cr15, [r8], {153} @ 0x99 │ │ │ │ + strtmi r4, [r8], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf954f79c │ │ │ │ + strtmi r9, [sl], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ - @ instruction: 0xf7fffd7b │ │ │ │ - rscslt fp, r3, #217088 @ 0x35000 │ │ │ │ - andcs r4, r2, #76546048 @ 0x4900000 │ │ │ │ - addseq r4, fp, r0, lsr #12 │ │ │ │ - @ instruction: 0xf8d49309 │ │ │ │ - vaddl.u8 , d21, d8 │ │ │ │ - strls r2, [r8, #-1282] @ 0xfffffafe │ │ │ │ - @ instruction: 0xf0032501 │ │ │ │ - strls r0, [r4, #-783] @ 0xfffffcf1 │ │ │ │ - strcs r9, [r0, #-1286] @ 0xfffffafa │ │ │ │ - strcs r9, [pc, #-1285] @ 0xbb04f │ │ │ │ + @ instruction: 0xf7fffd61 │ │ │ │ + vmlsl.u8 , d3, d1 │ │ │ │ + movwls r2, #33538 @ 0x8302 │ │ │ │ + ldrdcc pc, [r8], r4 │ │ │ │ + strbmi fp, [r1], -sp, ror #5 │ │ │ │ + @ instruction: 0xf0032202 │ │ │ │ + strtmi r0, [r0], -pc, lsl #6 │ │ │ │ + strls r0, [r9, #-173] @ 0xffffff53 │ │ │ │ + strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ + strcs r9, [r0, #-1284] @ 0xfffffafc │ │ │ │ + strcs r9, [pc, #-1285] @ 0xbb0bf │ │ │ │ @ instruction: 0xf7f09507 │ │ │ │ - @ instruction: 0xf7fff99b │ │ │ │ - andls fp, r7, #118784 @ 0x1d000 │ │ │ │ - @ instruction: 0xf0060672 │ │ │ │ - svclt 0x00550307 │ │ │ │ + @ instruction: 0xf7fff981 │ │ │ │ + vmul.f , , d1[6] │ │ │ │ + movwls r0, #25538 @ 0x63c2 │ │ │ │ + movwls r2, #21263 @ 0x530f │ │ │ │ + movweq pc, #28677 @ 0x7005 @ │ │ │ │ + svclt 0x0055066d │ │ │ │ subvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strbmi r9, [r9], -r4, lsl #6 │ │ │ │ - strtmi r2, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf6449305 │ │ │ │ - vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ - vsubw.u8 q8, , d5 │ │ │ │ - strls r0, [r6, #-1474] @ 0xfffffa3e │ │ │ │ - cdp2 7, 0, cr15, cr6, cr12, {7} │ │ │ │ + strbmi r9, [r1], -r7 │ │ │ │ + strtmi r9, [r0], -r4, lsl #6 │ │ │ │ + teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + stc2l 7, cr15, [ip, #944]! @ 0x3b0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa9f8 │ │ │ │ - svclt 0x0000b9fd │ │ │ │ + @ instruction: 0xf7ffa9c4 │ │ │ │ + svclt 0x0000b9c9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ + ... │ │ │ │ andeq r0, r0, r1 │ │ │ │ ... │ │ │ │ andeq r0, r0, sp │ │ │ │ ... │ │ │ │ - strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ - ldrbteq r9, [r5], -r6, lsl #10 │ │ │ │ - @ instruction: 0xf0069207 │ │ │ │ - svclt 0x00550307 │ │ │ │ + vmlsl.u q8, d3, d2[6] │ │ │ │ + svclt 0x005503c2 │ │ │ │ adcspl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ rsbspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strbmi r9, [r9], -r4, lsl #6 │ │ │ │ - strtmi r2, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf6449305 │ │ │ │ + strbmi r9, [r1], -r7 │ │ │ │ + strtmi r9, [r0], -r6, lsl #6 │ │ │ │ + movwls r2, #21263 @ 0x530f │ │ │ │ + movweq pc, #28677 @ 0x7005 @ │ │ │ │ + @ instruction: 0xf6449304 │ │ │ │ vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7ec0305 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge r9, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrbteq pc, [pc], -r6 @ │ │ │ │ - andls r4, r8, #19922944 @ 0x1300000 │ │ │ │ - andcs r4, r2, #76546048 @ 0x4900000 │ │ │ │ - andls r0, r0, #182 @ 0xb6 │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r1, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrbeq pc, [pc, #-5]! @ 0xbb673 @ │ │ │ │ + strbmi r2, [r1], -r2, lsl #4 │ │ │ │ + adceq r9, sp, r0, lsl #4 │ │ │ │ rscsvs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7ff9607 │ │ │ │ - adclt fp, sp, #25600 @ 0x6400 │ │ │ │ - streq pc, [r7], -r6 │ │ │ │ - @ instruction: 0xf3c5092b │ │ │ │ - @ instruction: 0xf00302c4 │ │ │ │ - vsubw.u8 q8, , d16 │ │ │ │ - tstmi r3, #192, 18 @ 0x300000 │ │ │ │ - @ instruction: 0xf794005d │ │ │ │ - vqdmulh.s d31, d30, d27 │ │ │ │ - vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - pkhbtmi r2, r3, r6, lsl #7 │ │ │ │ - eorne pc, r6, r3, asr r8 @ │ │ │ │ - blx 0xfeef94ae │ │ │ │ - blcs 0xd6fd8 │ │ │ │ - rschi pc, r0, r0 │ │ │ │ - mcrvs 6, 5, r4, cr3, cr9, {2} │ │ │ │ - andeq pc, r9, r9, asr #3 │ │ │ │ - @ instruction: 0xf79a2200 │ │ │ │ - @ instruction: 0xf894fa7d │ │ │ │ - andcs r3, r0, #217 @ 0xd9 │ │ │ │ - blcs 0xccee8 │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - strtmi r2, [r9], #-260 @ 0xfffffefc │ │ │ │ - cdp2 7, 9, cr15, cr2, cr11, {7} │ │ │ │ - ldmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - svcvs 0x0028f5b3 │ │ │ │ - stmibge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf57f0670 │ │ │ │ - strbmi sl, [r9], -r8, asr #25 │ │ │ │ - vrsubhn.i16 d20, , q8 │ │ │ │ - @ instruction: 0xf00605c2 │ │ │ │ - strls r0, [r5, #-1543] @ 0xfffff9f9 │ │ │ │ - @ instruction: 0xf7ee9604 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmdbge r5!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf794a970 │ │ │ │ - strbmi pc, [sl], -pc, ror #22 @ │ │ │ │ - strmi r4, [r1], -r6, lsl #12 │ │ │ │ + andls r4, r8, r3, lsl #12 │ │ │ │ + @ instruction: 0xf7ff9507 │ │ │ │ + addslt fp, fp, #958464 @ 0xea000 │ │ │ │ + streq pc, [r7, #-5] │ │ │ │ + vorr.i16 d16, #186 @ 0x00ba │ │ │ │ + @ instruction: 0xf00201c4 │ │ │ │ + vsubl.u8 q8, d3, d16 │ │ │ │ + movwmi r2, #43712 @ 0xaac0 │ │ │ │ + stmdaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + blx 0x1c79502 │ │ │ │ + cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + orrscs pc, r6, #192, 4 │ │ │ │ + @ instruction: 0xf8534683 │ │ │ │ + @ instruction: 0xf7991025 │ │ │ │ + vmovvs.8 d3[7], pc │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + ldrbmi r8, [r9], -r1, ror #1 │ │ │ │ + @ instruction: 0xf1ca6ea3 │ │ │ │ + andcs r0, r0, #9 │ │ │ │ + blx 0x10f9540 │ │ │ │ + smullscc pc, r9, r4, r8 @ │ │ │ │ + strtmi r2, [r0], -r0, lsl #4 │ │ │ │ + svclt 0x000c2b00 │ │ │ │ + tstcs r4, r8, lsl #2 │ │ │ │ + @ instruction: 0xf7eb4441 │ │ │ │ + @ instruction: 0xf7fffe73 │ │ │ │ + @ instruction: 0xf5b2b957 │ │ │ │ + @ instruction: 0xf47f6f28 │ │ │ │ + strbteq sl, [sl], -ip, asr #18 │ │ │ │ + stcge 5, cr15, [r7], #508 @ 0x1fc │ │ │ │ + strtmi r4, [r0], -r1, asr #12 │ │ │ │ + biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ + streq pc, [r7, #-5] │ │ │ │ + strls r9, [r4, #-773] @ 0xfffffcfb │ │ │ │ + @ instruction: 0xff5cf7ee │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffa93c │ │ │ │ + blcs 0xe9c24 │ │ │ │ + ldmdbge r7!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xd7957a │ │ │ │ + strmi r4, [r5], -r2, asr #12 │ │ │ │ + strtmi r4, [r0], -r1, lsl #12 │ │ │ │ + blx 0xff6796e6 │ │ │ │ + strtmi r4, [r8], -r9, lsr #12 │ │ │ │ + stc2l 7, cr15, [sl], #956 @ 0x3bc │ │ │ │ + strtmi r9, [sl], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ - @ instruction: 0x4631fbf5 │ │ │ │ - @ instruction: 0xf7ef4630 │ │ │ │ - ldrtmi pc, [r2], -r9, lsl #26 @ │ │ │ │ - strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2 7, cr15, [sl], #944 @ 0x3b0 │ │ │ │ - stmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 0x12f6b50 │ │ │ │ - strbmi r2, [r9], -r1, lsl #4 │ │ │ │ - strtmi r9, [r0], -r0, lsl #4 │ │ │ │ + @ instruction: 0xf7fffc8b │ │ │ │ + @ instruction: 0xed1fb92b │ │ │ │ + strbmi r7, [r1], -r8, asr #22 │ │ │ │ + strtmi r9, [r0], -r7, lsl #4 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, sl, ip, pc}^ │ │ │ │ - strls r3, [r6], -r4, lsl #12 │ │ │ │ - blvc 0x2f6d24 │ │ │ │ - ldc2 7, cr15, [sl, #-952] @ 0xfffffc48 │ │ │ │ - ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 0x1576b78 │ │ │ │ - strbmi r2, [r9], -r1, lsl #4 │ │ │ │ - strtmi r9, [r0], -r0, lsl #4 │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ + @ instruction: 0xf7ee7b08 │ │ │ │ + @ instruction: 0xf7fffcfb │ │ │ │ + @ instruction: 0xed1fb917 │ │ │ │ + @ instruction: 0x46417b52 │ │ │ │ + strtmi r9, [r0], -r7, lsl #4 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ addsmi pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, sl, ip, pc}^ │ │ │ │ - strls r3, [r6], -r4, lsl #12 │ │ │ │ - blvc 0x2f6d4c │ │ │ │ - ldc2 7, cr15, [sl], {238} @ 0xee │ │ │ │ - ldmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strbmi r2, [r9], -r0, lsl #4 │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ + @ instruction: 0xf7ee7b08 │ │ │ │ + @ instruction: 0xf7fffc7b │ │ │ │ + andls fp, r6, #49152 @ 0xc000 │ │ │ │ + andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ movwls r4, #17952 @ 0x4620 │ │ │ │ - strls r9, [r5], -r6, lsl #10 │ │ │ │ - andls r9, r8, #7340032 @ 0x700000 │ │ │ │ - blx 0xfea796ee │ │ │ │ - ldmdblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xffb77f3a │ │ │ │ - vcgt.s8 d25, d6, d0 │ │ │ │ - vmvn.i32 d16, #9 @ 0x00000009 │ │ │ │ - strbmi r0, [r9], -sl │ │ │ │ - vmax.f32 d22, d6, d19 │ │ │ │ - vsubl.s8 q8, d16, d29 │ │ │ │ - stmib sp, {r1, r3, r9}^ │ │ │ │ - blcs 0xd0f6c │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0x4602bf18 │ │ │ │ - svclt 0x000c4620 │ │ │ │ - ldrmi r2, [sp], -r1, lsl #10 │ │ │ │ - movwcc lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf7ee9504 │ │ │ │ - @ instruction: 0xf7fffe0d │ │ │ │ - movwcs fp, #2321 @ 0x911 │ │ │ │ + strls r9, [r7, #-1285] @ 0xfffffafb │ │ │ │ + @ instruction: 0xf7ee9208 │ │ │ │ + @ instruction: 0xf7fffb87 │ │ │ │ + @ instruction: 0xf1ffb8f7 │ │ │ │ + andls pc, r0, #209920 @ 0x33400 │ │ │ │ + eorseq pc, r9, r6, asr #4 │ │ │ │ + andeq pc, sl, r0, asr #5 │ │ │ │ + strcc lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + strbmi r6, [r1], -r3, lsr #30 │ │ │ │ + adceq pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf04f2b00 │ │ │ │ + svclt 0x00180300 │ │ │ │ + strtmi r4, [r0], -r2, lsl #12 │ │ │ │ + strcs fp, [r1, #-3852] @ 0xfffff0f4 │ │ │ │ + stmib sp, {r0, r2, r3, r4, r9, sl, lr}^ │ │ │ │ + strls r3, [r4, #-775] @ 0xfffffcf9 │ │ │ │ + stc2l 7, cr15, [lr, #952]! @ 0x3b8 │ │ │ │ + ldmlt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwpl lr, #27085 @ 0x69cd │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ - movwls r6, #1286 @ 0x506 │ │ │ │ - movwcs lr, #1392 @ 0x570 │ │ │ │ + strbmi r2, [r1], -r0, lsl #6 │ │ │ │ + strb r9, [r1, #-768]! @ 0xfffffd00 │ │ │ │ + movwpl lr, #27085 @ 0x69cd │ │ │ │ subeq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ - movwls r6, #1286 @ 0x506 │ │ │ │ - andls lr, r0, #427819008 @ 0x19800000 │ │ │ │ - adcseq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - vcgt.s8 d25, d6, d4 │ │ │ │ - vqdmlal.s , d0, d1[0] │ │ │ │ - strbmi r0, [r9], -sl, lsl #6 │ │ │ │ - svclt 0x00082800 │ │ │ │ - strls r4, [r7, #-1562] @ 0xfffff9e6 │ │ │ │ - strvs lr, [r5], -sp, asr #19 │ │ │ │ - @ instruction: 0x4649e41c │ │ │ │ - andpl lr, r8, #3358720 @ 0x334000 │ │ │ │ - andcs r9, r1, #4, 6 @ 0x10000000 │ │ │ │ - strvs lr, [r6], -sp, asr #19 │ │ │ │ + strbmi r2, [r1], -r0, lsl #6 │ │ │ │ + ldrb r9, [r7, #-768] @ 0xfffffd00 │ │ │ │ + vhsub.s8 d25, d6, d0 │ │ │ │ + vrshr.s64 d16, d21, #64 │ │ │ │ + movwls r0, #16906 @ 0x420a │ │ │ │ + movtne pc, #4678 @ 0x1246 @ │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + stmib sp, {r0, r6, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf7ff5505 │ │ │ │ + stmib sp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + strbmi r1, [r1], -r8, lsl #4 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + movwls r5, #17670 @ 0x4506 │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r5, #-1280] @ 0xfffffb00 │ │ │ │ - ldc2l 7, cr15, [r2, #-952]! @ 0xfffffc48 │ │ │ │ - ldmlt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2l 7, cr15, [r2, #-952] @ 0xfffffc48 │ │ │ │ + ldmlt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d6, d4 │ │ │ │ vsubl.s8 , d16, d25 │ │ │ │ vhsub.s8 d16, d6, d10 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ - strbmi r0, [r9], -sl, lsl #6 │ │ │ │ + tstls r7, sl, lsl #6 │ │ │ │ svclt 0x00082800 │ │ │ │ - strls r4, [r7, #-1562] @ 0xfffff9e6 │ │ │ │ + @ instruction: 0x4641461a │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - movwls r6, #1541 @ 0x605 │ │ │ │ - bllt 0xffe7980c │ │ │ │ - @ instruction: 0xffb6f791 │ │ │ │ + movwls r5, #1285 @ 0x505 │ │ │ │ + bllt 0xff5f9888 │ │ │ │ + @ instruction: 0xff78f791 │ │ │ │ strbtvs r6, [r3], r3, lsr #27 │ │ │ │ strtvs r2, [r0], r1, lsl #6 │ │ │ │ - ldr r6, [r7, -r3, ror #12] │ │ │ │ - strtmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xffb6f7eb │ │ │ │ + ldr r6, [r6, -r3, ror #12] │ │ │ │ + strtmi r4, [r0], -r1, asr #12 │ │ │ │ + @ instruction: 0xff96f7eb │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa8ae │ │ │ │ - vst2.32 {d11-d12}, [r6 :256], r3 │ │ │ │ - @ instruction: 0xf5b36320 │ │ │ │ + @ instruction: 0xf7ffa874 │ │ │ │ + vst2.16 {d11-d12}, [r5 :256], r9 │ │ │ │ + @ instruction: 0xf5b26220 │ │ │ │ andsle r7, r7, r0, lsl #30 │ │ │ │ - @ instruction: 0xf5b3d931 │ │ │ │ + @ instruction: 0xf5b2d931 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - @ instruction: 0x464901f3 │ │ │ │ - vst1.64 {d11-d14}, [r3 :256], r6 │ │ │ │ + strbmi r0, [r1], -fp, ror #3 │ │ │ │ + vst1.64 {d11-d14}, [r3 :128]! │ │ │ │ strtmi r4, [r0], -r0, lsl #6 │ │ │ │ - movwls r4, #37683 @ 0x9333 │ │ │ │ - movwls r2, #21249 @ 0x5301 │ │ │ │ - movwcs r9, #776 @ 0x308 │ │ │ │ - movwcc lr, #27085 @ 0x69cd │ │ │ │ + movwls r4, #37675 @ 0x932b │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwcs r3, #4870 @ 0x1306 │ │ │ │ + movwls r9, #33541 @ 0x8305 │ │ │ │ movwls r2, #17165 @ 0x430d │ │ │ │ - @ instruction: 0xf8e4f7f6 │ │ │ │ - ldmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movtne pc, #13254 @ 0x33c6 @ │ │ │ │ - eorle r2, sl, r2, lsl #22 │ │ │ │ - @ instruction: 0xf47f2b03 │ │ │ │ - ldreq sl, [r3, -r8, lsl #17]! │ │ │ │ - stmge r5, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8c4f7f6 │ │ │ │ + ldmdalt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + subne pc, r3, #335544323 @ 0x14000003 │ │ │ │ + eorle r2, sl, r2, lsl #20 │ │ │ │ + @ instruction: 0xf47f2a03 │ │ │ │ + streq sl, [r9, -lr, asr #16]! │ │ │ │ + stmdage fp, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbeq pc, [r0], #132 @ 0x84 @ │ │ │ │ movwvc pc, #9216 @ 0x2400 @ │ │ │ │ @ instruction: 0xf43f2b08 │ │ │ │ - ldrbeq sl, [r5, -r5, lsl #17]! │ │ │ │ - ldmdage fp!, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + strbeq sl, [sl, -fp, asr #16]! │ │ │ │ + stmdage r1, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa876 │ │ │ │ - @ instruction: 0x01b3b87b │ │ │ │ - rscslt r4, r6, #76546048 @ 0x4900000 │ │ │ │ + @ instruction: 0xf7ffa83c │ │ │ │ + @ instruction: 0x01abb841 │ │ │ │ + rsclt r4, sp, #68157440 @ 0x4100000 │ │ │ │ orrmi pc, r0, #50331648 @ 0x3000000 │ │ │ │ - teqmi r3, #32, 12 @ 0x2000000 │ │ │ │ + @ instruction: 0x432b4620 │ │ │ │ movwcs r9, #777 @ 0x309 │ │ │ │ - movwls r9, #29445 @ 0x7305 │ │ │ │ - movwls r2, #25345 @ 0x6301 │ │ │ │ - movwcs r9, #54024 @ 0xd308 │ │ │ │ + movwls r9, #21255 @ 0x5307 │ │ │ │ + movwls r2, #33537 @ 0x8301 │ │ │ │ + movwcs r9, #54022 @ 0xd306 │ │ │ │ @ instruction: 0xf7f69304 │ │ │ │ - @ instruction: 0xf7fff98b │ │ │ │ - @ instruction: 0xf006b867 │ │ │ │ - mrccs 6, 0, r0, cr0, cr7, {0} │ │ │ │ - ldmdage fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ - @ instruction: 0xf57f0719 │ │ │ │ - @ instruction: 0xf8d4a856 │ │ │ │ - vaddl.u8 , d21, d4 │ │ │ │ - @ instruction: 0xf1a305c0 │ │ │ │ - subsmi r0, r3, #16, 4 │ │ │ │ - addsmi r4, sp, #-1073741804 @ 0xc0000014 │ │ │ │ - ldmdage r2, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - vnmls.f64 d4, d29, d15 │ │ │ │ + @ instruction: 0xf7fff96b │ │ │ │ + @ instruction: 0xf005b82d │ │ │ │ + ldccs 5, cr0, [r0, #-92] @ 0xffffffa4 │ │ │ │ + stmdage r1!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ + @ instruction: 0xf57f0715 │ │ │ │ + @ instruction: 0xf8d4a81c │ │ │ │ + vaddl.u8 q9, d19, d4 │ │ │ │ + @ instruction: 0xf1a203c0 │ │ │ │ + submi r0, r2, #16 │ │ │ │ + addsmi r4, r3, #-2147483632 @ 0x80000010 │ │ │ │ + ldmdage r8, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andcs r6, r0, #1245184 @ 0x130000 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d071ea │ │ │ │ @ instruction: 0xf79501d4 │ │ │ │ - movwcs pc, #18951 @ 0x4a07 @ │ │ │ │ - @ instruction: 0xf7ff60e3 │ │ │ │ - @ instruction: 0xf5b3b837 │ │ │ │ - @ instruction: 0xf47f6f20 │ │ │ │ - ldrbeq sl, [r0, #2092]! @ 0x82c │ │ │ │ - ldmibge fp, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xd1230731 │ │ │ │ - ldrbteq pc, [r0], r6 @ │ │ │ │ - eorle r2, lr, r0, lsl lr │ │ │ │ - eorle r2, r7, r0, lsr #28 │ │ │ │ - @ instruction: 0xf47f2e30 │ │ │ │ - stclvs 8, cr10, [r3, #-148]! @ 0xffffff6c │ │ │ │ + movwcs pc, #18889 @ 0x49c9 @ │ │ │ │ + @ instruction: 0xf7fe60e3 │ │ │ │ + @ instruction: 0xf5b2bffd │ │ │ │ + @ instruction: 0xf47e6f20 │ │ │ │ + strbeq sl, [fp, #4082]! @ 0xff2 │ │ │ │ + stmibge ip!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xd1230728 │ │ │ │ + ldrbeq pc, [r0, #5]! @ │ │ │ │ + eorle r2, lr, r0, lsl sp │ │ │ │ + eorle r2, r7, r0, lsr #26 │ │ │ │ + @ instruction: 0xf47e2d30 │ │ │ │ + stclvs 15, cr10, [r3, #-940]! @ 0xfffffc54 │ │ │ │ stmiavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef1ac9 │ │ │ │ - movwcs pc, #24043 @ 0x5deb @ │ │ │ │ - @ instruction: 0xf7ff60e3 │ │ │ │ - svcvs 0x0060b81b │ │ │ │ - b 0x117fad4 │ │ │ │ + movwcs pc, #24011 @ 0x5dcb @ │ │ │ │ + @ instruction: 0xf7fe60e3 │ │ │ │ + svcvs 0x0060bfe1 │ │ │ │ + b 0x117fb50 │ │ │ │ @ instruction: 0xf7941000 │ │ │ │ - @ instruction: 0xf646fecb │ │ │ │ + @ instruction: 0xf646fe8d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - blx 0x4797f0 │ │ │ │ - bllt 0x1939980 │ │ │ │ - movwne pc, #13254 @ 0x33c6 @ │ │ │ │ - ldreq pc, [pc], -r6 │ │ │ │ + @ instruction: 0xf9d0f79c │ │ │ │ + bllt 0x10b99fc │ │ │ │ + movwne pc, #13253 @ 0x33c5 @ │ │ │ │ + ldreq pc, [pc, #-5] @ 0xbba03 │ │ │ │ movweq pc, #57347 @ 0xe003 @ │ │ │ │ - strbvs r6, [r3, -r6, lsr #14]! │ │ │ │ - stmdalt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strbvs r6, [r3, -r5, lsr #14]! │ │ │ │ + svclt 0x00c6f7fe │ │ │ │ @ instruction: 0xf7eb4620 │ │ │ │ - @ instruction: 0xf7fefc1f │ │ │ │ - qsub8mi fp, r0, fp │ │ │ │ - blx 0xffb79956 │ │ │ │ - svclt 0x00f6f7fe │ │ │ │ - tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf7fefbff │ │ │ │ + strtmi fp, [r0], -r1, asr #31 │ │ │ │ + blx 0xff3799d2 │ │ │ │ + svclt 0x00bcf7fe │ │ │ │ + teqpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsne pc, ip, r5, asr #12 │ │ │ │ + eorcs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf6414b5e │ │ │ │ + @ instruction: 0xf6414b5f │ │ │ │ @ instruction: 0xf1ca12db │ │ │ │ - @ instruction: 0xf645fad7 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + @ instruction: 0xf645fab1 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf645012f │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ - blmi 0x16fba94 │ │ │ │ + vaddl.s8 q9, d0, d28 │ │ │ │ + blmi 0x173bb10 │ │ │ │ rscne pc, pc, #68157440 @ 0x4100000 │ │ │ │ - blx 0xff378108 │ │ │ │ - tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfe9f8184 │ │ │ │ + teqpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsne pc, ip, r5, asr #12 │ │ │ │ + eorcs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf6414b53 │ │ │ │ + @ instruction: 0xf6414b54 │ │ │ │ @ instruction: 0xf1ca12e4 │ │ │ │ - svcvs 0x0023fabd │ │ │ │ - addne pc, r1, #402653187 @ 0x18000003 │ │ │ │ - strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ - streq pc, [r7], -r6 │ │ │ │ + @ instruction: 0xf3c3fa97 │ │ │ │ + svcvs 0x002302c2 │ │ │ │ + orrne pc, r1, r5, asr #7 │ │ │ │ + streq pc, [r7, #-5] │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x1486218 │ │ │ │ - eorsle r1, r8, r3, asr r3 │ │ │ │ - rsble r2, fp, r3, lsl #20 │ │ │ │ - rsbsle r2, r2, r1, lsl #20 │ │ │ │ - blvc 0x11b709c │ │ │ │ - strbmi r2, [r9], -r1, lsl #4 │ │ │ │ - strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + b 0x1485e94 │ │ │ │ + eorsle r1, r9, r3, asr r3 │ │ │ │ + rsble r2, sp, r3, lsl #18 │ │ │ │ + rsbsle r2, r4, r1, lsl #18 │ │ │ │ + blvc 0x11f7118 │ │ │ │ + andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ + andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vmlal.s q8, d0, d1[7] │ │ │ │ + stmib sp, {r0, r2, r9}^ │ │ │ │ + movwls r5, #17669 @ 0x4505 │ │ │ │ + blvc 0x2f70ec │ │ │ │ + blx 0xffaf9a74 │ │ │ │ + svclt 0x0070f7fe │ │ │ │ + beq 0xffad774c │ │ │ │ + biceq pc, r2, r3, asr #7 │ │ │ │ + streq pc, [r7, #-5] │ │ │ │ + @ instruction: 0xf282fab2 │ │ │ │ + orrne pc, r4, #201326595 @ 0xc000003 │ │ │ │ + stmdacs r1, {r0, r1, r2, r8, ip, pc} │ │ │ │ + subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ + strbmi r9, [r1], -r8, lsl #6 │ │ │ │ + andls r4, r4, #19922944 @ 0x1300000 │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + andcs sp, r1, #55 @ 0x37 │ │ │ │ + andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ + adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, sl, ip, pc}^ │ │ │ │ - strls r3, [r6], -r4, lsl #12 │ │ │ │ - blvc 0x2f7070 │ │ │ │ - blx 0x2f99fa │ │ │ │ - svclt 0x00aaf7fe │ │ │ │ - beq 0xffd576d4 │ │ │ │ - biceq pc, r2, r5, asr #7 │ │ │ │ - streq pc, [r7], -r6 │ │ │ │ - @ instruction: 0xf383fab3 │ │ │ │ - strne pc, [r4, #965] @ 0x3c5 │ │ │ │ - bcs 0x11fe78 │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - movwls r4, #17993 @ 0x4649 │ │ │ │ - strvs lr, [r5], -sp, asr #19 │ │ │ │ - eorsle r9, r6, r8, lsl #10 │ │ │ │ + strls r2, [r9, #-1280] @ 0xfffffb00 │ │ │ │ + blx 0xd79aba │ │ │ │ + svclt 0x004ef7fe │ │ │ │ + strbmi r9, [r1], -r8, lsl #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6449200 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ - strcs r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ + stmib sp, {r0, r2, r9}^ │ │ │ │ + movwls r5, #17670 @ 0x4506 │ │ │ │ + strls r2, [r5, #-1280] @ 0xfffffb00 │ │ │ │ @ instruction: 0xf7ee9509 │ │ │ │ - @ instruction: 0xf7fefb53 │ │ │ │ - andcs fp, r1, #548 @ 0x224 │ │ │ │ - andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ - @ instruction: 0xf6444620 │ │ │ │ - vrshr.s64 d21, d21, #64 │ │ │ │ - strls r0, [r8, #-517] @ 0xfffffdfb │ │ │ │ - movwls r2, #17664 @ 0x4500 │ │ │ │ - strvs lr, [r6], -sp, asr #19 │ │ │ │ - strls r9, [r9, #-1285] @ 0xfffffafb │ │ │ │ - ldc2 7, cr15, [r0], {238} @ 0xee │ │ │ │ - svclt 0x0076f7fe │ │ │ │ - tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ - smlawteq pc, r0, r2, pc @ │ │ │ │ - rscne pc, r0, r5, asr #12 │ │ │ │ - eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf6414b21 │ │ │ │ - @ instruction: 0xf1ca62c3 │ │ │ │ - @ instruction: 0x4649fa57 │ │ │ │ + @ instruction: 0xf7fefbef │ │ │ │ + @ instruction: 0xf645bf3b │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf645012f │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + blmi 0x93bbf8 │ │ │ │ + sbcvs pc, r3, #68157440 @ 0x4100000 │ │ │ │ + blx 0xcf826c │ │ │ │ + strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - @ instruction: 0xf8a4f7f0 │ │ │ │ + @ instruction: 0xf882f7f0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7feaf5a │ │ │ │ - andls fp, r0, #380 @ 0x17c │ │ │ │ - andls r4, r9, #32, 12 @ 0x2000000 │ │ │ │ + @ instruction: 0xf7feaf1e │ │ │ │ + andls fp, r0, r3, lsr #30 │ │ │ │ adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - blx 0x879aa6 │ │ │ │ - svclt 0x0054f7fe │ │ │ │ - strbmi r2, [r9], -r1, lsl #4 │ │ │ │ - movwls r9, #17672 @ 0x4508 │ │ │ │ - strvs lr, [r6], -sp, asr #19 │ │ │ │ + strtmi r9, [r0], -r9 │ │ │ │ + blx 0xffff9b24 │ │ │ │ + svclt 0x0018f7fe │ │ │ │ + strbmi r9, [r1], -r8, lsl #4 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + movwls r5, #17670 @ 0x4506 │ │ │ │ andls r9, r9, #0, 4 │ │ │ │ - ldc 6, cr14, [pc, #412] @ 0xbbca0 │ │ │ │ - strbmi r7, [r9], -sl, lsl #22 │ │ │ │ - strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, sl, ip, pc}^ │ │ │ │ - strls r3, [r6], -r4, lsl #12 │ │ │ │ - blvc 0x2f7154 │ │ │ │ - blx 0xfe679adc │ │ │ │ - svclt 0x0038f7fe │ │ │ │ + ldc 6, cr14, [pc, #404] @ 0xbbd18 │ │ │ │ + strtmi r7, [r0], -sl, lsl #22 │ │ │ │ + strbmi r9, [r1], -r0, lsl #2 │ │ │ │ + vhsub.s8 d25, d5, d7 │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ + stmib sp, {r0, r2, r9}^ │ │ │ │ + movwls r5, #17669 @ 0x4505 │ │ │ │ + blvc 0x2f71d4 │ │ │ │ + blx 0x1df9b5c │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr12, cr14, {7} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - addeq r4, r6, r2, ror r2 │ │ │ │ - ldrhteq r1, [r5], -ip │ │ │ │ - eorseq r1, r5, r8, lsr #11 │ │ │ │ - ldrsbteq r1, [r5], -r0 │ │ │ │ - mlaseq r5, r0, r5, r1 │ │ │ │ + strdeq r4, [r6], r6 │ │ │ │ + eorseq r1, r5, ip, ror #11 │ │ │ │ + ldrsbteq r1, [r5], -r8 │ │ │ │ + eorseq r1, r5, r0, lsl #12 │ │ │ │ + eorseq r1, r5, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12d50 │ │ │ │ + bl 0xfec12dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0x460430d8 │ │ │ │ @ instruction: 0xf04fb17b │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - @ instruction: 0xffe0f7e8 │ │ │ │ + @ instruction: 0xffa0f7e8 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0003bd10 │ │ │ │ vmul.i8 , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff70d410 │ │ │ │ - @ instruction: 0xff96f7e8 │ │ │ │ + blvs 0xff70d490 │ │ │ │ + @ instruction: 0xff56f7e8 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0040e7e1 │ │ │ │ - b 0x117fd0c │ │ │ │ + b 0x117fd8c │ │ │ │ @ instruction: 0xf7941000 │ │ │ │ - @ instruction: 0xf646fdaf │ │ │ │ + @ instruction: 0xf646fd6f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf8f2f79c │ │ │ │ + @ instruction: 0xf8b2f79c │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12dc4 │ │ │ │ + bl 0xfec12e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ - blvs 0xff7170e0 │ │ │ │ + blvs 0xff717160 │ │ │ │ andls r6, r1, r3, lsl #17 │ │ │ │ @ instruction: 0xf7e81a9a │ │ │ │ - stmdals r1, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r1, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf5030840 │ │ │ │ - bl 0x198b44 │ │ │ │ + bl 0x198bc4 │ │ │ │ sbceq r1, r0, r0, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf5030840 │ │ │ │ @ instruction: 0xf00273cf │ │ │ │ - bl 0x17c43c │ │ │ │ + bl 0x17c4bc │ │ │ │ addsmi r1, r1, r0, asr #32 │ │ │ │ sbceq lr, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmplt r0, fp, asr #16 │ │ │ │ andeq pc, r1, r1 │ │ │ │ sbcvc pc, pc, r0, lsl #10 │ │ │ │ subne lr, r3, r0, lsl #22 │ │ │ │ smlabtcs r0, r0, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmeq sl, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bl 0x17be74 │ │ │ │ + bl 0x17bef4 │ │ │ │ @ instruction: 0xf0001342 │ │ │ │ @ instruction: 0xf5030004 │ │ │ │ - bl 0xd8b9c │ │ │ │ + bl 0xd8c1c │ │ │ │ smlabtcs r0, r3, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ cmpne ip, r1, lsl #22 │ │ │ │ @@ -175690,195 +175720,195 @@ │ │ │ │ stmdale sl!, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbcs r6, {r0, r2, r3, r8, r9, fp, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r5, r8, fp, sp} │ │ │ │ andeq r1, r6, r2, lsr #8 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646b80d │ │ │ │ + @ instruction: 0xf79b6819 │ │ │ │ + @ instruction: 0xf646bfcd │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x0076f79b │ │ │ │ + svclt 0x0036f79b │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79b6819 │ │ │ │ - @ instruction: 0xf646bfdb │ │ │ │ + @ instruction: 0xf646bf9b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x00b0f79b │ │ │ │ + svclt 0x0070f79b │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79b6819 │ │ │ │ - strlt fp, [r0, #-3973] @ 0xfffff07b │ │ │ │ + strlt fp, [r0, #-3909] @ 0xfffff0bb │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r4, r0, sp, lsr #5 │ │ │ │ - blx 0x1f78352 │ │ │ │ - eorseq r1, r5, r0, lsl r6 │ │ │ │ + blx 0x15783d2 │ │ │ │ + eorseq r1, r5, r0, asr #12 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ - bl 0x106928 │ │ │ │ + bl 0x1069a8 │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x13ed40 │ │ │ │ - bl 0x178558 │ │ │ │ + blx 0x13edc0 │ │ │ │ + bl 0x1785d8 │ │ │ │ andsle r0, r1, r1, asr #5 │ │ │ │ andle r2, r8, sl, lsl #22 │ │ │ │ tstle r4, r2, lsl #22 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646b9f5 │ │ │ │ + @ instruction: 0xf646b9b5 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blt 0xa79bc0 │ │ │ │ + stmiblt r6!, {r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - strlt fp, [r0, #-2645] @ 0xfffff5ab │ │ │ │ + strlt fp, [r0, #-2581] @ 0xfffff5eb │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - tstpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ mulls r0, r8, r2 │ │ │ │ - blx 0xff83ce │ │ │ │ - eorseq r1, r5, r4, lsr #12 │ │ │ │ + blx 0x5f844e │ │ │ │ + eorseq r1, r5, r4, asr r6 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ - bl 0x10699c │ │ │ │ + bl 0x106a1c │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x13edbc │ │ │ │ - bl 0x1785d4 │ │ │ │ + blx 0x13ee3c │ │ │ │ + bl 0x178654 │ │ │ │ andsle r0, r0, r1, asr #5 │ │ │ │ andle r2, r7, r2, lsl #22 │ │ │ │ @ instruction: 0xf646b9a3 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x00a8f79b │ │ │ │ + svclt 0x0068f79b │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79b6819 │ │ │ │ - @ instruction: 0xf646bfe9 │ │ │ │ + @ instruction: 0xf646bfa9 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x00bef79b │ │ │ │ + svclt 0x007ef79b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12fe0 │ │ │ │ + bl 0xfec13060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ - blmi 0x17c2b0 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0x17c330 │ │ │ │ sbcsmi pc, r3, #64, 4 │ │ │ │ @ instruction: 0xf1929000 │ │ │ │ - svclt 0x0000faff │ │ │ │ - eorseq r1, r5, r8, lsr r6 │ │ │ │ + svclt 0x0000fad7 │ │ │ │ + eorseq r1, r5, r8, ror #12 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ - bl 0x106a1c │ │ │ │ + bl 0x106a9c │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x13ee38 │ │ │ │ - bl 0x178650 │ │ │ │ + blx 0x13eeb8 │ │ │ │ + bl 0x1786d0 │ │ │ │ andle r0, r8, r1, asr #5 │ │ │ │ tstle sp, r3, lsl #22 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646ba89 │ │ │ │ + @ instruction: 0xf646ba49 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blt 0x1879cb4 │ │ │ │ + blt 0x879d34 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1304c │ │ │ │ + bl 0xfec130cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ - blmi 0x17c31c │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0x17c39c │ │ │ │ rscmi pc, r3, #64, 4 │ │ │ │ @ instruction: 0xf1929000 │ │ │ │ - svclt 0x0000fac9 │ │ │ │ - eorseq r1, r5, r0, asr r6 │ │ │ │ + svclt 0x0000faa1 │ │ │ │ + eorseq r1, r5, r0, lsl #13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r8, asr #1 │ │ │ │ @ instruction: 0x460c4b19 │ │ │ │ ldrmi r4, [r7], -r0, lsl #13 │ │ │ │ @ instruction: 0xf44f9d4e │ │ │ │ smlabbcs r0, r4, r2, r7 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9347 │ │ │ │ @ instruction: 0xf1ed0300 │ │ │ │ - strls lr, [r0, #-3570] @ 0xfffff20e │ │ │ │ + strls lr, [r0, #-3530] @ 0xfffff236 │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ stmiavs r4!, {r6, r9, sl, lr} │ │ │ │ svceq 0x0000f414 │ │ │ │ @ instruction: 0xf1a44c0e │ │ │ │ svclt 0x00080c18 │ │ │ │ strls r4, [r1], #-1636 @ 0xfffff99c │ │ │ │ - @ instruction: 0xff5cf7b9 │ │ │ │ + @ instruction: 0xff1cf7b9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r8, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf812f1ff │ │ │ │ + @ instruction: 0xfff2f1fe │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r5, r0, lsl #13 │ │ │ │ + ldrhteq r1, [r5], -r0 │ │ │ │ ldrlt fp, [r0, #-482] @ 0xfffffe1e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmvs sl, {r1, r7, ip, sp, pc} │ │ │ │ andls r4, r1, #4, 12 @ 0x400000 │ │ │ │ - @ instruction: 0xff3ef793 │ │ │ │ + mrc2 7, 7, pc, cr14, cr3, {4} │ │ │ │ strmi r9, [r1], -r1, lsl #20 │ │ │ │ tstls r1, r0, lsr #12 │ │ │ │ - @ instruction: 0xffc4f7eb │ │ │ │ + @ instruction: 0xffa2f7eb │ │ │ │ strmi r9, [r8], -r1, lsl #18 │ │ │ │ tstcs r0, r2 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec13144 │ │ │ │ + bl 0xfec131c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf0133000 │ │ │ │ @ instruction: 0xd11a02f0 │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd01c │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ andsle r6, r7, r0, ror r3 │ │ │ │ @ instruction: 0xdc6f290f │ │ │ │ @ instruction: 0xdd712900 │ │ │ │ - blcs 0x4438a4 │ │ │ │ + blcs 0x443924 │ │ │ │ ldm pc, {r0, r1, r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ stclcc 0, cr15, [r3, #-12] │ │ │ │ cdpeq 14, 0, cr0, cr14, cr14, {0} │ │ │ │ cdpeq 14, 0, cr0, cr14, cr14, {0} │ │ │ │ svcmi 0x0043430e │ │ │ │ stmdbcs pc, {r0, r1, r2, r3, r6} @ │ │ │ │ @ instruction: 0xf64fdd0b │ │ │ │ @@ -175888,33 +175918,33 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr5, {7} │ │ │ │ ldmle r2!, {r1, r2, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq ip, fp, r1 │ │ │ │ - strdeq fp, [fp], -r5 │ │ │ │ - muleq fp, r7, pc @ │ │ │ │ - muleq fp, r7, pc @ │ │ │ │ - muleq fp, r7, pc @ │ │ │ │ - muleq fp, r7, pc @ │ │ │ │ - muleq fp, r7, pc @ │ │ │ │ - muleq fp, r7, pc @ │ │ │ │ - muleq fp, r7, pc @ │ │ │ │ - muleq fp, r7, pc @ │ │ │ │ - muleq fp, r7, pc @ │ │ │ │ - andeq ip, fp, r7, lsr r0 │ │ │ │ - andeq ip, fp, r7, lsr r0 │ │ │ │ - andeq ip, fp, r9, lsl r0 │ │ │ │ - andeq ip, fp, r9, lsl r0 │ │ │ │ + andeq ip, fp, r1, lsl #1 │ │ │ │ + andeq ip, fp, r5, ror r0 │ │ │ │ + andeq ip, fp, r7, lsl r0 │ │ │ │ + andeq ip, fp, r7, lsl r0 │ │ │ │ + andeq ip, fp, r7, lsl r0 │ │ │ │ + andeq ip, fp, r7, lsl r0 │ │ │ │ + andeq ip, fp, r7, lsl r0 │ │ │ │ + andeq ip, fp, r7, lsl r0 │ │ │ │ + andeq ip, fp, r7, lsl r0 │ │ │ │ + andeq ip, fp, r7, lsl r0 │ │ │ │ + andeq ip, fp, r7, lsl r0 │ │ │ │ + strheq ip, [fp], -r7 │ │ │ │ + strheq ip, [fp], -r7 │ │ │ │ + muleq fp, r9, r0 │ │ │ │ + muleq fp, r9, r0 │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ movtne pc, #963 @ 0x3c3 @ │ │ │ │ sbcle r2, fp, r0, lsl #22 │ │ │ │ - ldc2 0, cr15, [ip, #176]! @ 0xb0 │ │ │ │ + stc2 0, cr15, [r0, #176] @ 0xb0 │ │ │ │ ldrmi r1, [r8], -r3, asr #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ movtne pc, #963 @ 0x3c3 @ │ │ │ │ @@ -175939,209 +175969,209 @@ │ │ │ │ strvc lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ stmdblt r4, {r0, r2, r7, ip, sp, pc} │ │ │ │ stmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r9, lr} │ │ │ │ cmplt r4, #12, 18 @ 0x30000 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stmdavs sl, {r0, r4, r7, r9, sl, lr} │ │ │ │ andls r4, r3, #152, 12 @ 0x9800000 │ │ │ │ - mcr2 7, 4, pc, cr0, cr3, {4} @ │ │ │ │ + mcr2 7, 2, pc, cr0, cr3, {4} @ │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff06f7eb │ │ │ │ - blcs 0xd6628 │ │ │ │ + cdp2 7, 14, cr15, cr4, cr11, {7} │ │ │ │ + blcs 0xd66a8 │ │ │ │ @ instruction: 0xf895d134 │ │ │ │ ldrhlt r3, [r3, -sl] │ │ │ │ - blcs 0x416134 │ │ │ │ + blcs 0x4161b4 │ │ │ │ @ instruction: 0xf1b8d00e │ │ │ │ tstle r9, r0, lsl #30 │ │ │ │ cmnlt r3, r3, lsr #18 │ │ │ │ cmnlt fp, #1622016 @ 0x18c000 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - svclt 0x00acf7eb │ │ │ │ - bllt 0x1396558 │ │ │ │ + svclt 0x008af7eb │ │ │ │ + bllt 0x13965d8 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ andlt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r2, [r8], -r4, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r2, #-956] @ 0xfffffc44 │ │ │ │ - blcs 0xd6590 │ │ │ │ + ldc2 7, cr15, [r0, #-956]! @ 0xfffffc44 │ │ │ │ + blcs 0xd6610 │ │ │ │ ubfx sp, r6, #3, #5 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - @ instruction: 0xe7c4feb9 │ │ │ │ + @ instruction: 0xe7c4fe79 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - @ instruction: 0xe7cbfeb3 │ │ │ │ + @ instruction: 0xe7cbfe73 │ │ │ │ vnmls.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vsra.s64 q8, q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 7, 0, pc, cr8, cr4, {4} @ │ │ │ │ + stc2l 7, cr15, [r8, #592] @ 0x250 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strb sp, [r7, lr, lsr #1] │ │ │ │ - addeq r3, r6, r6, asr #20 │ │ │ │ + addeq r3, r6, r6, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13360 │ │ │ │ + bl 0xfec133e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r4, lsr r2 │ │ │ │ ldrle r0, [r7, #-1435]! @ 0xfffffa65 │ │ │ │ - blcs 0x3961a0 │ │ │ │ + blcs 0x396220 │ │ │ │ ldreq sp, [r2], sl │ │ │ │ @ instruction: 0xf1a3d517 │ │ │ │ @ instruction: 0xf1a30208 │ │ │ │ @ instruction: 0xf1bc0c0e │ │ │ │ svclt 0x00880f01 │ │ │ │ stmdale lr, {r0, r9, fp, sp} │ │ │ │ andvs r2, fp, sl, lsl #6 │ │ │ │ @ instruction: 0xc090f8d0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0x4660d119 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x36b5ac │ │ │ │ + blcs 0x36b62c │ │ │ │ @ instruction: 0xf04fd0f0 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ - mulcs r1, pc, sp @ │ │ │ │ + andcs pc, r1, sp, ror sp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd00 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf7f3c000 │ │ │ │ - strb pc, [ip, fp, lsl #25]! @ │ │ │ │ - orrsvs pc, r8, #268435460 @ 0x10000004 │ │ │ │ + strb pc, [ip, r9, ror #24]! @ │ │ │ │ + bicvs pc, r8, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvneq pc, fp, asr #12 │ │ │ │ + tstpne r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andne pc, r8, fp, asr #12 │ │ │ │ + eorsne pc, r8, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcscs pc, lr, #64, 4 │ │ │ │ - cdp2 1, 11, cr15, cr10, cr9, {6} │ │ │ │ + cdp2 1, 9, cr15, cr2, cr9, {6} │ │ │ │ stmvs r9, {r0, r1, r3, r6, r8, ip, sp, pc} │ │ │ │ andle r2, r1, pc, lsl #18 │ │ │ │ - svclt 0x000af7eb │ │ │ │ + cdplt 7, 14, cr15, cr8, cr11, {7} │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ee4610 │ │ │ │ - andcs fp, r0, sp, ror #22 │ │ │ │ + andcs fp, r0, fp, asr #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ stmdblt fp, {r2, r7, ip, sp, pc} │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdbvs fp, {r1, r3, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x460cb353 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ andls r6, r3, #655360 @ 0xa0000 │ │ │ │ - ldc2 7, cr15, [ip, #588] @ 0x24c │ │ │ │ + ldc2l 7, cr15, [ip, #-588] @ 0xfffffdb4 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - cdp2 7, 2, cr15, cr2, cr11, {7} │ │ │ │ - bllt 0x1f967f0 │ │ │ │ + cdp2 7, 0, cr15, cr0, cr11, {7} │ │ │ │ + bllt 0x1f96870 │ │ │ │ umlalscc pc, sl, r5, r8 @ │ │ │ │ stmiblt pc, {r0, r1, r4, r7, r8, fp, ip, sp, pc}^ @ │ │ │ │ teqlt r3, r3, lsr #18 │ │ │ │ cmnlt fp, #1622016 @ 0x18c000 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7eb4628 │ │ │ │ - @ instruction: 0x4638fed1 │ │ │ │ + ldrtmi pc, [r8], -pc, lsr #29 @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x416320 │ │ │ │ + blcs 0x4163a0 │ │ │ │ stmdbvs r3!, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdblt pc, {r0, r1, r8, r9, fp, ip, sp, pc} @ │ │ │ │ strb r2, [lr, r0, lsl #14]! │ │ │ │ - ldc2l 7, cr15, [r4, #-588]! @ 0xfffffdb4 │ │ │ │ + ldc2 7, cr15, [r4, #-588]! @ 0xfffffdb4 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldrdcs pc, [r4], r5 │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf7ef4632 │ │ │ │ - ldrb pc, [r3, r3, lsr #20] @ │ │ │ │ + ldrb pc, [r3, r1, lsl #20] @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - @ instruction: 0xe7c9fddb │ │ │ │ + bfi pc, fp, (invalid: 27:9) @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - @ instruction: 0xe7cbfdd5 │ │ │ │ + bfi pc, r5, (invalid: 27:11) @ │ │ │ │ vnmls.f64 d4, d13, d11 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vsra.s64 q8, q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 7, cr15, [sl, #-592]! @ 0xfffffdb0 │ │ │ │ + stc2l 7, cr15, [sl], #592 @ 0x250 │ │ │ │ svclt 0x0000e7af │ │ │ │ - addeq r3, r6, sl, lsl #17 │ │ │ │ + addeq r3, r6, sl, lsl #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec13518 │ │ │ │ + bl 0xfec13598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ umulllt r2, r2, r6, r6 @ │ │ │ │ @ instruction: 0xf7939001 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ addmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf79b4605 │ │ │ │ - pldw [r3, r5, asr #25] │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + pldw [r3, r5, lsl #25] │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79b4604 │ │ │ │ - @ instruction: 0x4629fcbd │ │ │ │ + @ instruction: 0x4629fc7d │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf7994200 │ │ │ │ - @ instruction: 0x4629f95d │ │ │ │ + @ instruction: 0x4629f91d │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf7984200 │ │ │ │ - strtmi pc, [r1], -sp, asr #30 │ │ │ │ + strtmi pc, [r1], -sp, lsl #30 │ │ │ │ andcs r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf952f799 │ │ │ │ + @ instruction: 0xf912f799 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7984620 │ │ │ │ - blls 0x13be04 │ │ │ │ + blls 0x13bd84 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ andlt r2, r2, r9 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xffafa1ec │ │ │ │ + bllt 0xfeafa26c │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 d19, d8, #61 │ │ │ │ - blcs 0x140fa0 │ │ │ │ + blcs 0x141020 │ │ │ │ adcshi pc, r8, r0, asr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ addlt r4, r4, r4, lsl #12 │ │ │ │ @@ -176149,77 +176179,77 @@ │ │ │ │ addshi pc, sl, r0, asr #2 │ │ │ │ umlalscc pc, r9, r4, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4245 @ 0x1095 │ │ │ │ rsbscc pc, ip, r4, lsl #17 │ │ │ │ @ instruction: 0x07196813 │ │ │ │ @ instruction: 0xf793d07b │ │ │ │ - @ instruction: 0xf646fcdd │ │ │ │ + @ instruction: 0xf646fc9d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ strmi r6, [r6], -r9, asr #4 │ │ │ │ ldmdavs r9, {r0, r1, r8, r9, ip, pc} │ │ │ │ - stc2l 7, cr15, [lr], #-620 @ 0xfffffd94 │ │ │ │ - ldc2l 7, cr15, [r0], {147} @ 0x93 │ │ │ │ + stc2 7, cr15, [lr], #-620 @ 0xfffffd94 │ │ │ │ + ldc2 7, cr15, [r0], {147} @ 0x93 │ │ │ │ @ instruction: 0xf44f9b03 │ │ │ │ strmi r6, [r5], -r1, asr #4 │ │ │ │ @ instruction: 0xf79b6819 │ │ │ │ - @ instruction: 0xf04ffc65 │ │ │ │ + @ instruction: 0xf04ffc25 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7994630 │ │ │ │ - @ instruction: 0xf04ff905 │ │ │ │ + @ instruction: 0xf04ff8c5 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - @ instruction: 0x4629fef5 │ │ │ │ + @ instruction: 0x4629feb5 │ │ │ │ andcs r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8faf799 │ │ │ │ + @ instruction: 0xf8baf799 │ │ │ │ ldrtmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7984628 │ │ │ │ - strtmi pc, [r0], -fp, asr #28 │ │ │ │ - ldc2l 7, cr15, [r0], #940 @ 0x3ac │ │ │ │ + strtmi pc, [r0], -fp, lsl #28 │ │ │ │ + stc2l 7, cr15, [lr], {235} @ 0xeb │ │ │ │ cdpvs 6, 10, cr4, cr3, cr9, {1} │ │ │ │ andcs r2, r8, r0, lsl #4 │ │ │ │ - blx 0xfe4fa29e │ │ │ │ + blx 0x14fa31e │ │ │ │ @ instruction: 0x5090f8d4 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ ldmib r7, {r1, r2, r7, pc}^ │ │ │ │ ldmvs sl!, {r8, sl, ip, sp} │ │ │ │ - blcc 0x10d4f8 │ │ │ │ + blcc 0x10d578 │ │ │ │ ldrmi r2, [lr], -r3, lsl #20 │ │ │ │ - blcs 0x10b0570 │ │ │ │ - blcs 0x8b3580 │ │ │ │ + blcs 0x10b05f0 │ │ │ │ + blcs 0x8b3600 │ │ │ │ ldrbeq sp, [sl, r7, lsl #26] │ │ │ │ stcvs 5, cr13, [r3, #-280]! @ 0xfffffee8 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ svclt 0x00080f0e │ │ │ │ @ instruction: 0x4620261f │ │ │ │ - blx 0xfe2f8522 │ │ │ │ + blx 0x13f85a2 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - @ instruction: 0xf95ef794 │ │ │ │ + @ instruction: 0xf91ef794 │ │ │ │ strmi r0, [r7], -fp, ror #15 │ │ │ │ andcs sp, r1, #25165824 @ 0x1800000 │ │ │ │ - blx 0x1205090 │ │ │ │ + blx 0x1205110 │ │ │ │ strcc pc, [r1, #-258] @ 0xfffffefe │ │ │ │ ldc2 7, cr15, [sl], #1020 @ 0x3fc │ │ │ │ ldrmi r1, [r8], fp, ror #24 │ │ │ │ - ble 0x144cf10 │ │ │ │ + ble 0x144cf90 │ │ │ │ strhtle r4, [r1], #-37 @ 0xffffffdb │ │ │ │ adcmi r1, fp, #29440 @ 0x7300 │ │ │ │ stcvs 1, cr13, [r3, #-408]! @ 0xfffffe68 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r1, r3, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ andcs sp, r0, r7 │ │ │ │ - @ instruction: 0xf924f794 │ │ │ │ + @ instruction: 0xf8e4f794 │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7eb41ac │ │ │ │ - strtmi pc, [r0], -r7, asr #25 │ │ │ │ - ldc2l 7, cr15, [r8, #952] @ 0x3b8 │ │ │ │ + strtmi pc, [r0], -r5, lsr #25 │ │ │ │ + ldc2 7, cr15, [r6, #952]! @ 0x3b8 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldrsheq r8, [fp], #-16 │ │ │ │ ldrmi r3, [lr], -r1, lsl #6 │ │ │ │ @@ -176233,41 +176263,41 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rsbeq r4, sp, r0, ror r7 │ │ │ │ fstmiaxle r0!, {d2-d16} @ Deprecated │ │ │ │ @ instruction: 0xf02c4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r5, ror #1 │ │ │ │ @ instruction: 0xf7942100 │ │ │ │ - @ instruction: 0x1c6bf905 │ │ │ │ + stclne 8, cr15, [fp], #-788 @ 0xfffffcec │ │ │ │ addsmi r4, lr, #7340032 @ 0x700000 │ │ │ │ movwcs sp, #15282 @ 0x3bb2 │ │ │ │ andcs r1, r0, #105 @ 0x69 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stclne 12, cr15, [fp], #388 @ 0x184 │ │ │ │ strcc r4, [r2, #-1688] @ 0xfffff968 │ │ │ │ ldclle 2, cr4, [r4, #716]! @ 0x2cc │ │ │ │ @ instruction: 0xf04fe7a4 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f39500 │ │ │ │ - strb pc, [r8, fp, asr #21] @ │ │ │ │ + strb pc, [r8, r9, lsr #21] @ │ │ │ │ ldrtmi r1, [r8], -r9, rrx │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7ff4645 │ │ │ │ ldr pc, [r5, fp, asr #24] │ │ │ │ - mvneq pc, fp, asr #12 │ │ │ │ + tstpne r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorne pc, ip, fp, asr #12 │ │ │ │ + subsne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ adcscs r4, r9, #1024 @ 0x400 │ │ │ │ - ldc2l 1, cr15, [r6], #804 @ 0x324 │ │ │ │ - eorseq r1, r5, r4, lsr #13 │ │ │ │ + stc2l 1, cr15, [lr], {201} @ 0xc9 │ │ │ │ + ldrsbteq r1, [r5], -r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r4, lsl #1 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @@ -176285,16399 +176315,16401 @@ │ │ │ │ rscseq r0, lr, r9, asr r0 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ eorseq r0, r2, r4, asr r0 │ │ │ │ adcseq r0, ip, pc │ │ │ │ - @ instruction: 0xf8c6f791 │ │ │ │ + @ instruction: 0xf886f791 │ │ │ │ @ instruction: 0xf7914605 │ │ │ │ - strmi pc, [r6], -r3, asr #17 │ │ │ │ + strmi pc, [r6], -r3, lsl #17 │ │ │ │ strtmi r4, [r8], -r2, lsl #13 │ │ │ │ mcr2 7, 4, pc, cr6, cr15, {7} @ │ │ │ │ andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - strtmi pc, [r8], -r3, ror #22 │ │ │ │ - blx 0x177a47a │ │ │ │ + strtmi pc, [r8], -r3, lsr #22 │ │ │ │ + blx 0x77a4fa │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - cdp2 0, 0, cr15, cr10, cr8, {1} │ │ │ │ + stc2l 0, cr15, [lr, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ smlalsvs r8, r8, r4, r0 @ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r0], -r0, asr #1 │ │ │ │ - blx 0x13fa496 │ │ │ │ + blx 0x3fa516 │ │ │ │ andcs lr, r1, #188, 14 @ 0x2f00000 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ strmi r4, [r5], -r0, asr #15 │ │ │ │ - blx 0xfe9fa492 │ │ │ │ + blx 0x19fa512 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - blx 0xe7a4c6 │ │ │ │ + blx 0xffe7a544 │ │ │ │ movwcs r9, #2051 @ 0x803 │ │ │ │ @ instruction: 0x462a2110 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf9f0f79a │ │ │ │ + @ instruction: 0xf9b0f79a │ │ │ │ andcs r9, r4, #196608 @ 0x30000 │ │ │ │ @ instruction: 0x41acf640 │ │ │ │ - blx 0xffcfa622 │ │ │ │ + blx 0xff47a6a2 │ │ │ │ rscsvs r2, fp, sp, lsl #6 │ │ │ │ andcs lr, r0, #40370176 @ 0x2680000 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ ldr r4, [r5, r0, asr #15] │ │ │ │ strbmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0x46056d3b │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf793d010 │ │ │ │ - @ instruction: 0xf04ffb73 │ │ │ │ + @ instruction: 0xf04ffb33 │ │ │ │ strtmi r6, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7989003 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r2, r0, r0, lsl r3 │ │ │ │ andcs r4, r2, sl, lsl r6 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ - ldc2 7, cr15, [sl], #688 @ 0x2b0 │ │ │ │ + ldc2l 7, cr15, [sl], #-688 @ 0xfffffd50 │ │ │ │ @ instruction: 0xf04f4629 │ │ │ │ @ instruction: 0x46284270 │ │ │ │ - @ instruction: 0xffa0f798 │ │ │ │ - blx 0x17fa522 │ │ │ │ + @ instruction: 0xff60f798 │ │ │ │ + blx 0x7fa5a2 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6424604 │ │ │ │ ldmdavs r9, {r3, r6, r9, ip, sp, lr} │ │ │ │ - blx 0xffc7a554 │ │ │ │ + blx 0xfec7a5d4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ - @ instruction: 0xff8ef798 │ │ │ │ + @ instruction: 0xff4ef798 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7984620 │ │ │ │ - andcs pc, r4, #57088 @ 0xdf00 │ │ │ │ + andcs pc, r4, #40704 @ 0x9f00 │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ @ instruction: 0xf7eb7148 │ │ │ │ - ldrb pc, [r1, -r5, lsr #23] @ │ │ │ │ + ldrb pc, [r1, -r3, lsl #23] @ │ │ │ │ andcs r4, r1, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0xee1d4a33 │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ @ instruction: 0xf8d36812 │ │ │ │ stmpl fp, {lr, pc} │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strbtmi r9, [r3], #-0 │ │ │ │ @ instruction: 0xf7946808 │ │ │ │ - ldrtmi pc, [r8], -sp, lsl #22 @ │ │ │ │ - blx 0xf7a744 │ │ │ │ + ldrtmi pc, [r8], -sp, asr #21 @ │ │ │ │ + blx 0xf7a7c4 │ │ │ │ @ instruction: 0xf04fe732 │ │ │ │ andcs r0, r1, #0, 20 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ strmi r4, [r5], -r0, asr #15 │ │ │ │ - blx 0x5fa5b2 │ │ │ │ + blx 0xff5fa630 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf7984606 │ │ │ │ - pldw [r3, r3, lsl pc] │ │ │ │ - stmdavs r1!, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + pldw [r3, r3 @ ] │ │ │ │ + stmdavs r1!, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79b9003 │ │ │ │ - stmdals r3, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5682 @ 0x1632 │ │ │ │ movwls r4, #1537 @ 0x601 │ │ │ │ @ instruction: 0xf79a2303 │ │ │ │ - stmdals r3, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7eb6141 │ │ │ │ - @ instruction: 0xf06ffb5d │ │ │ │ + @ instruction: 0xf06ffb3b │ │ │ │ @ instruction: 0x46294270 │ │ │ │ @ instruction: 0xf7984628 │ │ │ │ - bmi 0x4fc47c │ │ │ │ + bmi 0x4fc3fc │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2081 @ 0xfffff7df │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ strmi r1, [fp], #-2282 @ 0xfffff716 │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf7946808 │ │ │ │ - andcs pc, sp, r9, asr #21 │ │ │ │ + andcs pc, sp, r9, lsl #21 │ │ │ │ andcs lr, r0, fp, lsr #14 │ │ │ │ - mvneq pc, fp, asr #12 │ │ │ │ + tstpne r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r7, [r0], -r2 │ │ │ │ - mcr2 1, 0, pc, cr12, cr1, {4} @ │ │ │ │ - addeq r3, r6, r2, asr r4 │ │ │ │ - addeq r3, r6, r6, asr #7 │ │ │ │ - ldrhteq r1, [r5], -r4 │ │ │ │ + stc2l 1, cr15, [r4, #580]! @ 0x244 │ │ │ │ + ldrdeq r3, [r6], r2 │ │ │ │ + addeq r3, r6, r6, asr #6 │ │ │ │ + eorseq r1, r5, r4, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x460c4693 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ @ instruction: 0xb3b8fb97 │ │ │ │ eorsle r2, r4, r1, lsl #16 │ │ │ │ eorsle r2, sp, r2, lsl #24 │ │ │ │ ldcle 12, cr2, [r5], {15} │ │ │ │ stclle 12, cr2, [r2, #-0] │ │ │ │ - blcs 0x4441b0 │ │ │ │ + blcs 0x444230 │ │ │ │ ldm pc, {r0, r1, r2, r3, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ tstpeq r6, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ rscseq r0, sp, r0, lsl r1 │ │ │ │ rsbeq r0, r9, pc, asr #1 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xd14a429c │ │ │ │ - blx 0xfe7fa6a0 │ │ │ │ + blx 0x17fa720 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6424604 │ │ │ │ ldmdavs r9, {r3, r6, r9, ip, sp, lr} │ │ │ │ - blx 0xc7a6d4 │ │ │ │ + @ instruction: 0xf9eef79b │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mcr2 7, 6, pc, cr14, cr8, {4} @ │ │ │ │ + mcr2 7, 4, pc, cr14, cr8, {4} @ │ │ │ │ movwcs r9, #6402 @ 0x1902 │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ ldrdcs r4, [r1], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrsbcc pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r4, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf793d0d2 │ │ │ │ - blmi 0xfeafb26c │ │ │ │ + blmi 0xfeafb1ec │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - blx 0xbfa728 │ │ │ │ + @ instruction: 0xf9ecf794 │ │ │ │ rsbsmi pc, r8, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mrc2 7, 4, pc, cr6, cr8, {4} │ │ │ │ + mrc2 7, 2, pc, cr6, cr8, {4} │ │ │ │ andcs lr, r0, r6, asr #15 │ │ │ │ - mvneq pc, fp, asr #12 │ │ │ │ + tstpne r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ mulls r0, r8, fp │ │ │ │ eorscs pc, r1, #64, 4 │ │ │ │ - stc2 1, cr15, [r0, #580] @ 0x244 │ │ │ │ - blx 0x127a74c │ │ │ │ + ldc2l 1, cr15, [r8, #-580] @ 0xfffffdbc │ │ │ │ + blx 0x27a7cc │ │ │ │ @ instruction: 0xf7934606 │ │ │ │ - blmi 0xfe5fb214 │ │ │ │ + blmi 0xfe5fb194 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmiapl fp!, {r7, r9, sl, lr}^ │ │ │ │ stmdavs r8, {r0, r1, r2, r5, fp, sp, lr} │ │ │ │ ldrtmi r1, [fp], #-2458 @ 0xfffff666 │ │ │ │ - blx 0xfa780 │ │ │ │ + @ instruction: 0xf9c0f794 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - mcr2 7, 3, pc, cr10, cr8, {4} @ │ │ │ │ - blx 0xa7a78c │ │ │ │ + mcr2 7, 1, pc, cr10, cr8, {4} @ │ │ │ │ + @ instruction: 0xf9e6f793 │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9bcf79b │ │ │ │ + @ instruction: 0xf97cf79b │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7984640 │ │ │ │ - andscs pc, ip, #1488 @ 0x5d0 │ │ │ │ + andscs pc, ip, #464 @ 0x1d0 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - ldc2 7, cr15, [ip], #608 @ 0x260 │ │ │ │ + ldc2l 7, cr15, [ip], #-608 @ 0xfffffda0 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - movwcs pc, #7081 @ 0x1ba9 @ │ │ │ │ + movwcs pc, #7017 @ 0x1b69 @ │ │ │ │ ldrtmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0x47d84650 │ │ │ │ andeq pc, r8, #111 @ 0x6f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - mcr2 7, 2, pc, cr8, cr8, {4} @ │ │ │ │ + mcr2 7, 0, pc, cr8, cr8, {4} @ │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ ldrtmi r6, [r8], -r1, asr #2 │ │ │ │ - blx 0x19fa938 │ │ │ │ - @ instruction: 0xf9fef793 │ │ │ │ + blx 0x117a9b8 │ │ │ │ + @ instruction: 0xf9bef793 │ │ │ │ @ instruction: 0xf6406821 │ │ │ │ mulls r2, r4, r2 │ │ │ │ - @ instruction: 0xf994f79b │ │ │ │ + @ instruction: 0xf954f79b │ │ │ │ stmdals r2, {r0, r1, r2, r3, r5, r6, r9, fp, lr} │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ andcs r5, r0, #11206656 @ 0xab0000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf9cef794 │ │ │ │ + @ instruction: 0xf98ef794 │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ smmlsr sl, fp, r8, pc @ │ │ │ │ - mrc2 7, 6, pc, cr10, cr0, {4} │ │ │ │ + mrc2 7, 4, pc, cr10, cr0, {4} │ │ │ │ @ instruction: 0xf7ff4606 │ │ │ │ pldw [r3, pc @ ] │ │ │ │ - @ instruction: 0xf646f9db │ │ │ │ + @ instruction: 0xf646f99b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46042396 │ │ │ │ addsmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf96cf79b │ │ │ │ + @ instruction: 0xf92cf79b │ │ │ │ strtmi r9, [r2], -r2, lsl #18 │ │ │ │ ldrbmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xf79047d8 │ │ │ │ - andls pc, r3, r3, asr #29 │ │ │ │ - @ instruction: 0xf96cf798 │ │ │ │ + andls pc, r3, r3, lsl #29 │ │ │ │ + @ instruction: 0xf92cf798 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - tstpcs r1, r3, ror #18 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r1, r3, lsr #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0284650 │ │ │ │ - stmdacs r0, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cad139 │ │ │ │ - blls 0x17ca48 │ │ │ │ + blls 0x17cac8 │ │ │ │ sbcsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf7984618 │ │ │ │ - @ instruction: 0xe7cdf955 │ │ │ │ - @ instruction: 0xf9b2f793 │ │ │ │ + bfi pc, r5, (invalid: 18:13) @ │ │ │ │ + @ instruction: 0xf972f793 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ ldmdavs r9, {r2, r3, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0xf944f79b │ │ │ │ + @ instruction: 0xf904f79b │ │ │ │ andcs r2, r0, #16, 6 @ 0x40000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf87af79a │ │ │ │ + @ instruction: 0xf83af79a │ │ │ │ movwcs lr, #1812 @ 0x714 │ │ │ │ ldrmi r9, [sl], -r2, lsl #18 │ │ │ │ @ instruction: 0x47d84650 │ │ │ │ @ instruction: 0xf793e713 │ │ │ │ - blmi 0x113b0c0 │ │ │ │ + blmi 0x113b040 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - @ instruction: 0xf956f794 │ │ │ │ + @ instruction: 0xf916f794 │ │ │ │ @ instruction: 0xf793e6f6 │ │ │ │ - strmi pc, [r0], r1, lsl #19 │ │ │ │ - @ instruction: 0xf97ef793 │ │ │ │ + strmi pc, [r0], r1, asr #18 │ │ │ │ + @ instruction: 0xf93ef793 │ │ │ │ @ instruction: 0xf7934607 │ │ │ │ - blmi 0xdbb084 │ │ │ │ + blmi 0xdbb004 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r4, [r6], -ip, asr #12 │ │ │ │ @ instruction: 0xf8d958ea │ │ │ │ strmi r3, [r1], r0 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf7946808 │ │ │ │ - @ instruction: 0x4649f939 │ │ │ │ + @ instruction: 0x4649f8f9 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7984640 │ │ │ │ - pldw [r3, r3, lsr #27] │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + pldw [r3, r3, ror #26] │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf79b6241 │ │ │ │ - @ instruction: 0x4641f8f5 │ │ │ │ + @ instruction: 0x4641f8b5 │ │ │ │ andcs r4, r8, #56, 12 @ 0x3800000 │ │ │ │ - ldc2 7, cr15, [r6, #608] @ 0x260 │ │ │ │ + ldc2l 7, cr15, [r6, #-608] @ 0xfffffda0 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf798221c │ │ │ │ - @ instruction: 0x463afbf5 │ │ │ │ + @ instruction: 0x463afbb5 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xff97a958 │ │ │ │ + blx 0xfe97a9d8 │ │ │ │ stmdbls r2, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46504632 │ │ │ │ @ instruction: 0xf79347d8 │ │ │ │ - stmdavs r1!, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ addsmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf79b4606 │ │ │ │ - ldrdcs pc, [r0], -r9 │ │ │ │ - ldc2l 7, cr15, [r6, #588]! @ 0x24c │ │ │ │ + mulcs r0, r9, r8 │ │ │ │ + ldc2 7, cr15, [r6, #588]! @ 0x24c │ │ │ │ @ instruction: 0x4603463a │ │ │ │ andcs r4, r8, r9, asr #12 │ │ │ │ @ instruction: 0xf8cd9600 │ │ │ │ @ instruction: 0xf79a9004 │ │ │ │ - bmi 0x4bae48 │ │ │ │ + bmi 0x4badc8 │ │ │ │ ldrbtmi r6, [sl], #-2081 @ 0xfffff7df │ │ │ │ stmiapl fp!, {r1, r4, fp, sp, lr} │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64d440b │ │ │ │ vsra.s64 d20, d24, #64 │ │ │ │ andls r0, r0, #1073741861 @ 0x40000025 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf908f794 │ │ │ │ + @ instruction: 0xf8c8f794 │ │ │ │ svclt 0x0000e763 │ │ │ │ - @ instruction: 0x008632b8 │ │ │ │ - eorseq r1, r5, ip, asr #13 │ │ │ │ - addeq r3, r6, r0, ror #4 │ │ │ │ - addeq r3, r6, ip, asr #3 │ │ │ │ - addeq r3, r6, ip, lsl #2 │ │ │ │ - ldrdeq r3, [r6], r0 │ │ │ │ - addeq r3, r6, r6, asr #32 │ │ │ │ + addeq r3, r6, r8, lsr r2 │ │ │ │ + ldrshteq r1, [r5], -ip │ │ │ │ + addeq r3, r6, r0, ror #3 │ │ │ │ + addeq r3, r6, ip, asr #2 │ │ │ │ + addeq r3, r6, ip, lsl #1 │ │ │ │ + addeq r3, r6, r0, asr r0 │ │ │ │ + addeq r2, r6, r6, asr #31 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf001b08c │ │ │ │ strmi r6, [ip], -r0, asr #4 │ │ │ │ - movwcs r4, #2468 @ 0x9a4 │ │ │ │ + movwcs r4, #2467 @ 0x9a3 │ │ │ │ svcvs 0x0040f1b2 │ │ │ │ tstls fp, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ - ldmdavs sl, {r2, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ + ldmdavs sl, {r0, r1, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, r8, #64 @ 0x40 │ │ │ │ + addshi pc, sl, #64 @ 0x40 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmnpvc pc, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ mvncc pc, #-268435444 @ 0xf000000c │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #-536870900 @ 0xe000000c │ │ │ │ - strmi r4, [r6], -r3, lsr #32 │ │ │ │ + strmi r4, [r5], -r3, lsr #32 │ │ │ │ mlsle r7, r3, r2, r4 │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - adchi pc, ip, r0 │ │ │ │ + adchi pc, fp, r0 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - sbchi pc, fp, r0 │ │ │ │ + sbchi pc, sl, r0 │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ mvncc pc, #192, 4 │ │ │ │ eorvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ rsccs pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - sbcshi pc, r2, r0 │ │ │ │ + sbcshi pc, r1, r0 │ │ │ │ mvnspl pc, #1325400064 @ 0x4f000000 │ │ │ │ tstpcc r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andsne pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - rscshi pc, r2, r0 │ │ │ │ + rscshi pc, r0, r0 │ │ │ │ rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ eorscc pc, r0, #192, 4 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ addmi r0, sl, #48, 2 │ │ │ │ - stceq 15, cr11, [r5], #-32 @ 0xffffffe0 │ │ │ │ + stceq 15, cr11, [r6], #-32 @ 0xffffffe0 │ │ │ │ bicshi pc, r6, r0 │ │ │ │ cmnpvs r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - @ instruction: 0x46158157 │ │ │ │ + @ instruction: 0x46168156 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ - @ instruction: 0xf000429d │ │ │ │ + @ instruction: 0xf000429e │ │ │ │ @ instruction: 0xf004817a │ │ │ │ @ instruction: 0xf1b34363 │ │ │ │ @ instruction: 0xf0004f62 │ │ │ │ - @ instruction: 0xf00481d7 │ │ │ │ + @ instruction: 0xf00481d8 │ │ │ │ @ instruction: 0xf1b24262 │ │ │ │ @ instruction: 0xf0004f60 │ │ │ │ - @ instruction: 0xf1b381ec │ │ │ │ + @ instruction: 0xf1b381ed │ │ │ │ orrle r4, r6, r3, ror #30 │ │ │ │ - ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ - ldrtmi r2, [r0], -sl, lsl #4 │ │ │ │ + ldrsbcc pc, [r4], #133 @ 0x85 @ │ │ │ │ + strtmi r2, [r8], -sl, lsl #4 │ │ │ │ ldreq r9, [fp], r4, lsl #4 │ │ │ │ svcge 0x007ff57f │ │ │ │ @ instruction: 0xf7ffa904 │ │ │ │ @ instruction: 0xe77bfa57 │ │ │ │ - ldrsbpl pc, [r0], #128 @ 0x80 @ │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + ldrsbeq pc, [r0], #128 @ 0x80 @ │ │ │ │ + vmov.i32 d20, #-838860800 @ 0xce000000 │ │ │ │ + stmib sp, {r6, r7, r8, ip}^ │ │ │ │ + vst4.8 {d19,d21,d23,d25}, [pc], r5 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ vsubw.u8 q10, q2, d0 │ │ │ │ - vmla.f , q10, d0[0] │ │ │ │ - @ instruction: 0xf8d04203 │ │ │ │ - @ instruction: 0x43ab00d4 │ │ │ │ - andls r9, r5, #-2147483647 @ 0x80000001 │ │ │ │ - stmdbcs r0, {r2, r7, r8, ip, lr, pc} │ │ │ │ - mvnshi pc, r0 │ │ │ │ - strble r0, [fp, #-1665] @ 0xfffff97f │ │ │ │ - umlalscc pc, r9, r6, r8 @ │ │ │ │ - blcs 0xce5a4 │ │ │ │ + andls r5, r4, #0, 4 │ │ │ │ + @ instruction: 0xf8d54383 │ │ │ │ + ldrdle r2, [r3, r4] │ │ │ │ + @ instruction: 0xf0002900 │ │ │ │ + @ instruction: 0x069281f0 │ │ │ │ + @ instruction: 0xf895d549 │ │ │ │ + blcs 0xc9048 │ │ │ │ mvnhi pc, r0 │ │ │ │ - tstcs r1, r3, lsr sp │ │ │ │ - rsbsne pc, ip, r6, lsl #17 │ │ │ │ + andcs r6, r1, #2752 @ 0xac0 │ │ │ │ + rsbscs pc, ip, r5, lsl #17 │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xf0006f7f │ │ │ │ - andls r8, r3, #-2147483588 @ 0x8000003c │ │ │ │ - @ instruction: 0xf846f793 │ │ │ │ - strmi r9, [r4], -r3, lsl #20 │ │ │ │ - ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf8ccf7eb │ │ │ │ - vnmla.f64 d4, d13, d3 │ │ │ │ - @ instruction: 0xf6462f70 │ │ │ │ - vaddl.s8 q11, d0, d20 │ │ │ │ - ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - ldmdane r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - bls 0x1cdd78 │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - vrhadd.s8 q12, q15, │ │ │ │ - vsra.s64 q8, q4, #64 │ │ │ │ - strls r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ - stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf80ef794 │ │ │ │ - @ instruction: 0xf7ee4630 │ │ │ │ - movwcs pc, #18843 @ 0x499b @ │ │ │ │ - strd r6, [r1], #3 @ │ │ │ │ - vmull.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #-2147483631 @ 0x80000011 │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - stmdbge r4, {r2, r8, r9, ip} │ │ │ │ - movwls r2, #25347 @ 0x6303 │ │ │ │ - blx 0x47ad6a │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - sbc sl, sp, r1, asr #30 │ │ │ │ - movwvc pc, #5696 @ 0x1640 @ │ │ │ │ + @ instruction: 0xf79381f3 │ │ │ │ + ldrtmi pc, [r2], -r7, lsl #16 @ │ │ │ │ + strmi r4, [r1], -r4, lsl #12 │ │ │ │ + @ instruction: 0xf7eb4628 │ │ │ │ + blmi 0x11bb038 │ │ │ │ + svccs 0x0070ee1d │ │ │ │ + eorvs pc, r4, r6, asr #12 │ │ │ │ + addscs pc, r6, r0, asr #5 │ │ │ │ + ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ + ldmpl r2, {fp, sp, lr}^ │ │ │ │ + ldrmi r1, [r4], #-2067 @ 0xfffff7ed │ │ │ │ + bcs 0xe35b8 │ │ │ │ + bicshi pc, r1, r0 │ │ │ │ + bicseq pc, r8, lr, asr #4 │ │ │ │ + orrseq pc, r5, r0, asr #5 │ │ │ │ + andcs r9, r0, #0, 8 │ │ │ │ + @ instruction: 0xf7936808 │ │ │ │ + strtmi pc, [r8], -pc, asr #31 │ │ │ │ + @ instruction: 0xf97af7ee │ │ │ │ + rscvs r2, fp, r4, lsl #6 │ │ │ │ + stceq 0, cr14, [r3], #900 @ 0x384 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ + stmib sp, {r1, r2, r6, r9}^ │ │ │ │ + movwcs r2, #13060 @ 0x3304 │ │ │ │ + @ instruction: 0xf7ff9306 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0042f43f │ │ │ │ + @ instruction: 0xf640e0cd │ │ │ │ + vsubw.s8 , , d1 │ │ │ │ + vst2.32 {d19-d22}, [pc :256] │ │ │ │ + vrshr.s8 d22, d16, #2 │ │ │ │ + mlami r3, pc, r2, r0 @ │ │ │ │ + smlalle r4, r0, r3, r2 │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ - eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - vst4. {d29-d32}, [pc :128], r0 │ │ │ │ - vrsra.s8 q11, q8, #1 │ │ │ │ - vst2.32 {d19-d22}, [pc :256] │ │ │ │ - vsubl.s8 q11, d14, d16 │ │ │ │ - mlami r3, pc, r2, r0 @ │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff9a8aa8 │ │ │ │ - addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #268435470 @ 0x1000000e │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - stmdbge r4, {r2, r8, r9, ip} │ │ │ │ - movwls r2, #25346 @ 0x6302 │ │ │ │ - blx 0xff9fadbc │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - adc sl, r3, r3, lsr #30 │ │ │ │ - vmull.u8 q8, d4, d19 │ │ │ │ - @ instruction: 0xf0035200 │ │ │ │ - ldrmi r0, [sp], -pc, lsl #2 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - blcs 0x4a11f0 │ │ │ │ - andls r9, r4, #402653184 @ 0x18000000 │ │ │ │ - adchi pc, lr, r0 │ │ │ │ - ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf0402a00 │ │ │ │ - @ instruction: 0xf64b80eb │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ - @ instruction: 0xf7ff020b │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - addhi pc, r8, r0, asr #32 │ │ │ │ - mvnspl pc, #1325400064 @ 0x4f000000 │ │ │ │ - tstpcc r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - eorscc pc, r0, #192, 4 │ │ │ │ - eormi r4, r2, r3, lsr #32 │ │ │ │ - svclt 0x0000e720 │ │ │ │ + svcge 0x0042f47f │ │ │ │ + vmull.u q8, d20, d3[4] │ │ │ │ + @ instruction: 0xf0035280 │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ + tstmi r3, #40, 12 @ 0x2800000 │ │ │ │ + stmib sp, {r1, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ + movwcs r2, #8964 @ 0x2304 │ │ │ │ + @ instruction: 0xf7ff9306 │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0024f43f │ │ │ │ + stceq 0, cr14, [r3], #-652 @ 0xfffffd74 │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + vmov.i32 d20, #-838860800 @ 0xce000000 │ │ │ │ + tstls r5, r3, lsl #6 │ │ │ │ + movwls r2, #27407 @ 0x6b0f │ │ │ │ + @ instruction: 0xf0009204 │ │ │ │ + blge 0x1dd120 │ │ │ │ + bcs 0xce708 │ │ │ │ + rschi pc, ip, r0, asr #32 │ │ │ │ + rsbsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + andeq pc, fp, #192, 4 │ │ │ │ + blx 0xff37ae76 │ │ │ │ + @ instruction: 0xf0402800 │ │ │ │ + vst4.32 {d24-d27}, [pc], r8 │ │ │ │ + vrsra.s64 , q14, #64 │ │ │ │ + vst2.8 {d19-d22}, [pc :64], r0 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ + eormi r3, r3, r0, lsr r2 │ │ │ │ + str r4, [r1, -r2, lsr #32]! │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r2, r6, sl, asr lr │ │ │ │ - @ instruction: 0xf0040c25 │ │ │ │ - @ instruction: 0xf005037f │ │ │ │ - strmi r0, [r0], pc │ │ │ │ - addseq r9, fp, r4 │ │ │ │ - ldrmi r9, [pc], -r6, lsl #6 │ │ │ │ - ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ - andeq pc, pc, r0, lsr #3 │ │ │ │ - blx 0xfecc01c4 │ │ │ │ - vaddl.u8 , d20, d0 │ │ │ │ - b 0x1c89750 │ │ │ │ + ldrdeq r2, [r6], ip │ │ │ │ + vmull.u8 q8, d4, d22 │ │ │ │ + @ instruction: 0xf00653c0 │ │ │ │ + ldrmi r0, [pc], -pc │ │ │ │ + @ instruction: 0xf8d59307 │ │ │ │ + pkhtbmi r3, r0, r4, asr #1 │ │ │ │ + rsbseq pc, pc, #4 │ │ │ │ + @ instruction: 0xf1a09004 │ │ │ │ + stcleq 0, cr0, [r1], #60 @ 0x3c │ │ │ │ + @ instruction: 0xf080fab0 │ │ │ │ + b 0x1c7d10c │ │ │ │ @ instruction: 0xf0011353 │ │ │ │ - tstmi r1, #8, 2 │ │ │ │ - vmul.f q8, q2, d0[0] │ │ │ │ - @ instruction: 0xf00352c0 │ │ │ │ - ldrmi r0, [r2], r1, lsl #6 │ │ │ │ - strmi r9, [r1], r7, lsl #4 │ │ │ │ - movwmi r2, #12801 @ 0x3201 │ │ │ │ - tstls r5, r9, lsl #4 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0009208 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc], r7 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - eormi r3, r2, r0, lsr r2 │ │ │ │ - cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47f429a │ │ │ │ - @ instruction: 0xf44faeee │ │ │ │ + stmdbeq r0, {r3, r8}^ │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + andls r4, r6, #153092096 @ 0x9200000 │ │ │ │ + subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ + tstmi r1, #135266304 @ 0x8100000 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + tstls r5, r0, asr #4 │ │ │ │ + @ instruction: 0xf04f9208 │ │ │ │ + andls r0, r9, #268435456 @ 0x10000000 │ │ │ │ + mrshi pc, (UNDEF: 9) @ │ │ │ │ + rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ + eorscc pc, r0, #192, 4 │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ - @ instruction: 0x461d1310 │ │ │ │ - ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ - blvc 0xfe5f8518 │ │ │ │ - strne lr, [r5, -sp, asr #19] │ │ │ │ + addsmi r0, sl, #48, 6 @ 0xc0000000 │ │ │ │ + mcrge 4, 7, pc, cr15, cr15, {3} @ │ │ │ │ + cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpne r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8d5461e │ │ │ │ + ldc 0, cr3, [pc, #848] @ 0xbd268 │ │ │ │ + @ instruction: 0x97077b95 │ │ │ │ cmpne r3, #454656 @ 0x6f000 │ │ │ │ - andsge pc, ip, sp, asr #17 │ │ │ │ + smlabthi r4, sp, r9, lr │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - andshi pc, r0, sp, asr #17 │ │ │ │ + andsge pc, r8, sp, asr #17 │ │ │ │ movweq lr, #39507 @ 0x9a53 │ │ │ │ - blvc 0x2f84ec │ │ │ │ - rscshi pc, r0, r0 │ │ │ │ + blvc 0x2f8568 │ │ │ │ + rscshi pc, r3, r0 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf47f429d │ │ │ │ - @ instruction: 0xf44faed6 │ │ │ │ + @ instruction: 0xf47f429e │ │ │ │ + @ instruction: 0xf44faed8 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ - @ instruction: 0x461d0330 │ │ │ │ - ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ - ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - stmib sp, {r0, r3, r9, ip, pc}^ │ │ │ │ - vmlsl.u8 , d4, d6 │ │ │ │ - b 0x1c917e8 │ │ │ │ - andls r1, r8, #1275068417 @ 0x4c000001 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - smlabthi r4, sp, r9, lr │ │ │ │ - andeq lr, r3, #364544 @ 0x59000 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr6, cr15, {3} │ │ │ │ - subseq pc, r9, #76, 4 @ 0xc0000004 │ │ │ │ - andeq pc, fp, #192, 4 │ │ │ │ - @ instruction: 0xf7ffab04 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ - strb r2, [r7], -r1 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf1a34615 │ │ │ │ - @ instruction: 0xf004090f │ │ │ │ - stcleq 2, cr0, [r1], #508 @ 0x1fc │ │ │ │ - @ instruction: 0xf989fab9 │ │ │ │ - @ instruction: 0xf0010097 │ │ │ │ - vaddw.u8 q8, q2, d8 │ │ │ │ - b 0x148983c │ │ │ │ + @ instruction: 0x461e0330 │ │ │ │ + ldrsbcc pc, [r4], #133 @ 0x85 @ │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ + andcs r9, r1, #1835008 @ 0x1c0000 │ │ │ │ + cmpne r3, #454656 @ 0x6f000 │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ + @ instruction: 0xf8cd0301 │ │ │ │ + b 0x171cfb0 │ │ │ │ + stmib sp, {r0, r1, r9}^ │ │ │ │ + @ instruction: 0xf47f1a05 │ │ │ │ + @ instruction: 0xf24caeb7 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ + blge 0x1bd7b0 │ │ │ │ + ldc2l 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + andcs sl, r1, sp, lsr #29 │ │ │ │ + vmlsl.u q15, d4, d0[2] │ │ │ │ + ldrmi r4, [r6], -r3, lsl #6 │ │ │ │ + stmdbeq pc, {r0, r1, r5, r7, r8, ip, sp, lr, pc} @ │ │ │ │ + rsbseq pc, pc, #4 │ │ │ │ + blx 0xfef00328 │ │ │ │ + @ instruction: 0xf001f989 │ │ │ │ + b 0x147d3cc │ │ │ │ + vmlsl.u8 q8, d20, d2 │ │ │ │ + b 0x14898bc │ │ │ │ tstmi r1, #1458176 @ 0x164000 │ │ │ │ vqshlu.s64 d20, d8, #4 │ │ │ │ - strb r5, [r9, r0, asr #21] │ │ │ │ + strb r5, [r7, r0, asr #15] │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ stmdbcs r1, {r3, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr5, cr15, {3} │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ - rscsne pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ + rsbscs pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ - ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ + strtmi sl, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7ff9105 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 4, pc, cr7, cr15, {1} @ │ │ │ │ - @ instruction: 0xf004e7d2 │ │ │ │ - ldc 3, cr0, [pc, #508] @ 0xbd16c │ │ │ │ - vorr.i16 , #52992 @ 0xcf00 │ │ │ │ - stcleq 2, cr4, [r1], #12 │ │ │ │ - movwls r0, #24731 @ 0x609b │ │ │ │ - ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ + stcleq 7, cr14, [r1], #836 @ 0x344 │ │ │ │ + movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi r9, [r0], -r4, lsl #4 │ │ │ │ - blvc 0x2f85c0 │ │ │ │ - cmpne r3, #454656 @ 0x6f000 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf8d54319 │ │ │ │ + ldc 0, cr3, [pc, #848] @ 0xbd350 │ │ │ │ + @ instruction: 0x46287b5b │ │ │ │ + @ instruction: 0xf0049207 │ │ │ │ + b 0x1c7da08 │ │ │ │ + tstls r5, r3, asr r3 │ │ │ │ + @ instruction: 0xf0030092 │ │ │ │ + andls r0, r6, #67108864 @ 0x4000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svclt 0x00082a0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - vorr.i32 d20, #49408 @ 0x0000c100 │ │ │ │ - smlabtls r5, r0, r2, r5 │ │ │ │ - blcs 0xe17c8 │ │ │ │ + stc 2, cr9, [sp, #16] │ │ │ │ + blcs 0xdbc4c │ │ │ │ mcrge 4, 3, pc, cr3, cr15, {3} @ │ │ │ │ - subseq pc, r9, #76, 4 @ 0xc0000004 │ │ │ │ + sbcseq pc, r9, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ @ instruction: 0xf7ffab04 │ │ │ │ stmdacs r0, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldrb sp, [r8], -r6, lsr #3 │ │ │ │ - rscsne pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ + ldrb sp, [r8], -r5, lsr #3 │ │ │ │ + rsbscs pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ ldc2 7, cr15, [r0], {255} @ 0xff │ │ │ │ - orrsle r2, sp, r0, lsl #16 │ │ │ │ + orrsle r2, ip, r0, lsl #16 │ │ │ │ mvnspl pc, #1325400064 @ 0x4f000000 │ │ │ │ tstpcc r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r1, r3, #16, 4 │ │ │ │ - svcge 0x001bf43f │ │ │ │ + svcge 0x0019f43f │ │ │ │ rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ eorscc pc, r0, #192, 4 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ addmi r0, sl, #48, 2 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr1, cr15, {3} │ │ │ │ - andeq pc, pc, #5 │ │ │ │ - @ instruction: 0xf1a2461d │ │ │ │ + andeq pc, pc, #6 │ │ │ │ + @ instruction: 0xf1a2461e │ │ │ │ @ instruction: 0xf004090f │ │ │ │ stcleq 3, cr0, [r1], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf989fab9 │ │ │ │ - @ instruction: 0xf001009f │ │ │ │ - vaddw.u8 q8, q2, d8 │ │ │ │ - b 0x1489d2c │ │ │ │ - tstmi r9, #1458176 @ 0x164000 │ │ │ │ - vqshlu.s64 d20, d0, #4 │ │ │ │ - ldr r5, [r1, -r0, asr #21]! │ │ │ │ - ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcc lr, #14797 @ 0x39cd │ │ │ │ - @ instruction: 0xf88cf7ff │ │ │ │ - @ instruction: 0xf47f2800 │ │ │ │ - @ instruction: 0xf004af65 │ │ │ │ - blls 0x18e1d4 │ │ │ │ - svcmi 0x0060f1b4 │ │ │ │ - stcge 4, cr15, [r7, #508]! @ 0x1fc │ │ │ │ - ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7ff9304 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [pc, #252] @ 0xbd160 │ │ │ │ - stmdbge r4, {r2, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ - movwls r4, #13872 @ 0x3630 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf7ff9404 │ │ │ │ - blls 0x1bb23c │ │ │ │ + tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ + beq 0xfe1b79dc │ │ │ │ + movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ + ldmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x46904319 │ │ │ │ + strbpl pc, [r0, r4, asr #7] @ │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7ff3303 │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0063f47f │ │ │ │ + strbtmi pc, [r2], #-4 @ │ │ │ │ + @ instruction: 0xf1b49b03 │ │ │ │ + @ instruction: 0xf47f4f60 │ │ │ │ + stmdbge r4, {r1, r2, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + movwls r4, #17960 @ 0x4628 │ │ │ │ + @ instruction: 0xf87cf7ff │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - strb sl, [r7, -r8, lsl #28] │ │ │ │ - ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ - eorcs pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ - andeq pc, fp, #192, 4 │ │ │ │ - @ instruction: 0xf7ff9103 │ │ │ │ - stmdbls r3, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf47f2800 │ │ │ │ - usat16 sl, #10, fp │ │ │ │ - ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ - eorcs pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ - andeq pc, fp, #192, 4 │ │ │ │ - @ instruction: 0xf7ff9103 │ │ │ │ - stmdbls r3, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf47f2800 │ │ │ │ - str sl, [r1, -sp, lsr #30] │ │ │ │ - ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x000ef013 │ │ │ │ - mcrge 4, 0, pc, cr12, cr15, {1} @ │ │ │ │ - @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xe721fd3f │ │ │ │ - cmppne ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ - orrseq pc, r5, r0, asr #5 │ │ │ │ - stmdavs r8, {sl, ip, pc} │ │ │ │ - mcr2 7, 2, pc, cr0, cr3, {4} @ │ │ │ │ - @ instruction: 0xf7ede630 │ │ │ │ - ldr pc, [r5, -sp, asr #31] │ │ │ │ - @ instruction: 0xff14f1fd │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ + @ instruction: 0xe752ad9e │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + strls r2, [r4], #-1027 @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf870f7ff │ │ │ │ + stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ + mcrge 4, 0, pc, cr7, cr15, {1} @ │ │ │ │ + blge 0x1f6e18 │ │ │ │ + vmax.s8 d20, d12, d24 │ │ │ │ + vsubl.s8 q9, d16, d17 │ │ │ │ + tstls r3, fp, lsl #4 │ │ │ │ + blx 0x1ffb110 │ │ │ │ + stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ + svcge 0x0039f47f │ │ │ │ + blge 0x1f6cc0 │ │ │ │ + vmax.s8 d20, d12, d24 │ │ │ │ + vsubl.s8 q9, d16, d17 │ │ │ │ + tstls r3, fp, lsl #4 │ │ │ │ + blx 0x1c7b12c │ │ │ │ + stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ + svcge 0x002bf47f │ │ │ │ + stcvs 6, cr14, [fp, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf013681b │ │ │ │ + @ instruction: 0xf43f0f0e │ │ │ │ + strtmi sl, [r8], -ip, lsl #28 │ │ │ │ + ldc2 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ + vaba.s8 d30, d14, d15 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ + strls r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ + @ instruction: 0xf7936808 │ │ │ │ + @ instruction: 0xe62efdff │ │ │ │ + @ instruction: 0xf7ed4628 │ │ │ │ + ldr pc, [r2, -r9, lsr #31] │ │ │ │ + mrc2 1, 7, pc, cr2, cr13, {7} │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec142fc │ │ │ │ + bl 0xfec1437c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf7924604 │ │ │ │ - @ instruction: 0xf646fea9 │ │ │ │ + @ instruction: 0xf646fe69 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ eoreq r2, r2, #1476395010 @ 0x58000002 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ ldmdavs r9, {r0, ip, pc} │ │ │ │ - mrc2 7, 5, pc, cr2, cr7, {4} │ │ │ │ + mrc2 7, 3, pc, cr2, cr7, {4} │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1433c │ │ │ │ + bl 0xfec143bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed188 │ │ │ │ + bl 0x3ed208 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5970 │ │ │ │ + bl 0x3c59f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr12, cr3, {4} @ │ │ │ │ + mcr2 7, 0, pc, cr12, cr3, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsr #20 │ │ │ │ + addeq r2, r6, r8, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14394 │ │ │ │ + bl 0xfec14414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed1e0 │ │ │ │ + bl 0x3ed260 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 100), fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c59c8 │ │ │ │ + bl 0x3c5a48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr0, cr3, {4} @ │ │ │ │ + stc2l 7, cr15, [r0, #588]! @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r6], r0 │ │ │ │ + addeq r2, r6, r0, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec143ec │ │ │ │ + bl 0xfec1446c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed238 │ │ │ │ + bl 0x3ed2b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R8_usr, fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5a20 │ │ │ │ + bl 0x3c5aa0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #588]! @ 0x24c │ │ │ │ + ldc2 7, cr15, [r4, #588]! @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, ror r9 │ │ │ │ + strdeq r2, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14444 │ │ │ │ + bl 0xfec144c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed290 │ │ │ │ + bl 0x3ed310 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11a4f64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5a78 │ │ │ │ + bl 0x3c5af8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #588] @ 0x24c │ │ │ │ + stc2 7, cr15, [r8, #588] @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsr #18 │ │ │ │ + addeq r2, r6, r0, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1449c │ │ │ │ + bl 0xfec1451c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed2e8 │ │ │ │ + bl 0x3ed368 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ad0 │ │ │ │ + bl 0x3c5b50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #588] @ 0x24c │ │ │ │ + ldc2l 7, cr15, [ip, #-588] @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, asr #17 │ │ │ │ + addeq r2, r6, r8, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec144f4 │ │ │ │ + bl 0xfec14574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed340 │ │ │ │ + bl 0x3ed3c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5b28 │ │ │ │ + bl 0x3c5ba8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #-588]! @ 0xfffffdb4 │ │ │ │ + ldc2 7, cr15, [r0, #-588]! @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, ror r8 │ │ │ │ + strdeq r2, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1454c │ │ │ │ + bl 0xfec145cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed398 │ │ │ │ + bl 0x3ed418 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5b80 │ │ │ │ + bl 0x3c5c00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-588] @ 0xfffffdb4 │ │ │ │ + stc2 7, cr15, [r4, #-588] @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsl r8 │ │ │ │ + umulleq r2, r6, r8, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec145a4 │ │ │ │ + bl 0xfec14624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed3f0 │ │ │ │ + bl 0x3ed470 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01b8f245 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5bd8 │ │ │ │ + bl 0x3c5c58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #-588] @ 0xfffffdb4 │ │ │ │ + ldc2l 7, cr15, [r8], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, asr #15 │ │ │ │ + addeq r2, r6, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec145fc │ │ │ │ + bl 0xfec1467c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed448 │ │ │ │ + bl 0x3ed4c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5c30 │ │ │ │ + bl 0x3c5cb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], #588 @ 0x24c │ │ │ │ + stc2 7, cr15, [ip], #588 @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, ror #14 │ │ │ │ + addeq r2, r6, r8, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14654 │ │ │ │ + bl 0xfec146d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed4a0 │ │ │ │ + bl 0x3ed520 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5c88 │ │ │ │ + bl 0x3c5d08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], {147} @ 0x93 │ │ │ │ + stc2 7, cr15, [r0], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsl r7 │ │ │ │ + umulleq r2, r6, r0, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec146ac │ │ │ │ + bl 0xfec1472c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed4f8 │ │ │ │ + bl 0x3ed578 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ce0 │ │ │ │ + bl 0x3c5d60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {147} @ 0x93 │ │ │ │ + mrrc2 7, 9, pc, r4, cr3 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008626b8 │ │ │ │ + addeq r2, r6, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14704 │ │ │ │ + bl 0xfec14784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed550 │ │ │ │ + bl 0x3ed5d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5d38 │ │ │ │ + bl 0x3c5db8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], #-588 @ 0xfffffdb4 │ │ │ │ + stc2 7, cr15, [r8], #-588 @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, ror #12 │ │ │ │ + addeq r2, r6, r0, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1475c │ │ │ │ + bl 0xfec147dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed5a8 │ │ │ │ + bl 0x3ed628 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5d90 │ │ │ │ + bl 0x3c5e10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], #-588 @ 0xfffffdb4 │ │ │ │ + blx 0xffffb466 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsl #12 │ │ │ │ + addeq r2, r6, r8, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec147b4 │ │ │ │ + bl 0xfec14834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed600 │ │ │ │ + bl 0x3ed680 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 100), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5de8 │ │ │ │ + bl 0x3c5e68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], {147} @ 0x93 │ │ │ │ + blx 0xff4fb4be │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008625b0 │ │ │ │ + addeq r2, r6, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1480c │ │ │ │ + bl 0xfec1488c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed658 │ │ │ │ + bl 0x3ed6d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5e40 │ │ │ │ + bl 0x3c5ec0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff9fb496 │ │ │ │ + blx 0xfe9fb516 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, asr r5 │ │ │ │ + ldrdeq r2, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14864 │ │ │ │ + bl 0xfec148e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed6b0 │ │ │ │ + bl 0x3ed730 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 108), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5e98 │ │ │ │ + bl 0x3c5f18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeefb4ee │ │ │ │ + blx 0x1efb56e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsl #10 │ │ │ │ + addeq r2, r6, r0, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec148bc │ │ │ │ + bl 0xfec1493c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed708 │ │ │ │ + bl 0x3ed788 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvc pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ef0 │ │ │ │ + bl 0x3c5f70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe3fb546 │ │ │ │ + blx 0x13fb5c6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsr #9 │ │ │ │ + addeq r2, r6, r8, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14914 │ │ │ │ + bl 0xfec14994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed760 │ │ │ │ + bl 0x3ed7e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5f48 │ │ │ │ + bl 0x3c5fc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x18fb59e │ │ │ │ + blx 0x8fb61e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, asr r4 │ │ │ │ + ldrdeq r2, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1496c │ │ │ │ + bl 0xfec149ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed7b8 │ │ │ │ + bl 0x3ed838 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5fa0 │ │ │ │ + bl 0x3c6020 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xdfb5f6 │ │ │ │ + blx 0xffdfb674 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r6], r8 │ │ │ │ + addeq r2, r6, r8, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec149c4 │ │ │ │ + bl 0xfec14a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed810 │ │ │ │ + bl 0x3ed890 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ff8 │ │ │ │ + bl 0x3c6078 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x2fb64e │ │ │ │ + blx 0xff2fb6cc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsr #7 │ │ │ │ + addeq r2, r6, r0, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14a1c │ │ │ │ + bl 0xfec14a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed868 │ │ │ │ + bl 0x3ed8e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6050 │ │ │ │ + bl 0x3c60d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff7fb6a4 │ │ │ │ + blx 0xfe7fb724 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, asr #6 │ │ │ │ + addeq r2, r6, r8, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14a74 │ │ │ │ + bl 0xfec14af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed8c0 │ │ │ │ + bl 0x3ed940 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c60a8 │ │ │ │ + bl 0x3c6128 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfecfb6fc │ │ │ │ + blx 0x1cfb77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r6], r0 │ │ │ │ + addeq r2, r6, r0, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14acc │ │ │ │ + bl 0xfec14b4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed918 │ │ │ │ + bl 0x3ed998 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6100 │ │ │ │ + bl 0x3c6180 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe1fb754 │ │ │ │ + blx 0x11fb7d4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r6, r8, r2 │ │ │ │ + addeq r2, r6, r8, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14b24 │ │ │ │ + bl 0xfec14ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed970 │ │ │ │ + bl 0x3ed9f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6158 │ │ │ │ + bl 0x3c61d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x16fb7ac │ │ │ │ + blx 0x6fb82c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, asr #4 │ │ │ │ + addeq r2, r6, r0, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14b7c │ │ │ │ + bl 0xfec14bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed9c8 │ │ │ │ + bl 0x3eda48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c61b0 │ │ │ │ + bl 0x3c6230 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xbfb804 │ │ │ │ + @ instruction: 0xf9ecf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, ror #3 │ │ │ │ + addeq r2, r6, r8, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14bd4 │ │ │ │ + bl 0xfec14c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eda20 │ │ │ │ + bl 0x3edaa0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6208 │ │ │ │ + bl 0x3c6288 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfb85c │ │ │ │ + @ instruction: 0xf9c0f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r6, r0, r1 │ │ │ │ + addeq r2, r6, r0, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14c2c │ │ │ │ + bl 0xfec14cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eda78 │ │ │ │ + bl 0x3edaf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6260 │ │ │ │ + bl 0x3c62e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d4f793 │ │ │ │ + @ instruction: 0xf994f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsr r1 │ │ │ │ + strheq r2, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14c84 │ │ │ │ + bl 0xfec14d04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edad0 │ │ │ │ + bl 0x3edb50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c62b8 │ │ │ │ + bl 0x3c6338 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a8f793 │ │ │ │ + @ instruction: 0xf968f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, ror #1 │ │ │ │ + addeq r2, r6, r0, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14cdc │ │ │ │ + bl 0xfec14d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edb28 │ │ │ │ + bl 0x3edba8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6310 │ │ │ │ + bl 0x3c6390 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf97cf793 │ │ │ │ + @ instruction: 0xf93cf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsl #1 │ │ │ │ + addeq r2, r6, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14d34 │ │ │ │ + bl 0xfec14db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edb80 │ │ │ │ + bl 0x3edc00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6368 │ │ │ │ + bl 0x3c63e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf950f793 │ │ │ │ + @ instruction: 0xf910f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsr r0 │ │ │ │ + @ instruction: 0x00861fb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14d8c │ │ │ │ + bl 0xfec14e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edbd8 │ │ │ │ + bl 0x3edc58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c63c0 │ │ │ │ + bl 0x3c6440 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf924f793 │ │ │ │ + @ instruction: 0xf8e4f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r6], r8 │ │ │ │ + addeq r1, r6, r8, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14de4 │ │ │ │ + bl 0xfec14e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edc30 │ │ │ │ + bl 0x3edcb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6418 │ │ │ │ + bl 0x3c6498 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f8f793 │ │ │ │ + @ instruction: 0xf8b8f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl #31 │ │ │ │ + addeq r1, r6, r0, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14e3c │ │ │ │ + bl 0xfec14ebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edc88 │ │ │ │ + bl 0x3edd08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6470 │ │ │ │ + bl 0x3c64f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8ccf793 │ │ │ │ + @ instruction: 0xf88cf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr #30 │ │ │ │ + addeq r1, r6, r8, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14e94 │ │ │ │ + bl 0xfec14f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edce0 │ │ │ │ + bl 0x3edd60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c64c8 │ │ │ │ + bl 0x3c6548 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a0f793 │ │ │ │ + @ instruction: 0xf860f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r6], r0 │ │ │ │ + addeq r1, r6, r0, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14eec │ │ │ │ + bl 0xfec14f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edd38 │ │ │ │ + bl 0x3eddb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6520 │ │ │ │ + bl 0x3c65a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf874f793 │ │ │ │ + @ instruction: 0xf834f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror lr │ │ │ │ + strdeq r1, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14f44 │ │ │ │ + bl 0xfec14fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edd90 │ │ │ │ + bl 0x3ede10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6578 │ │ │ │ + bl 0x3c65f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf848f793 │ │ │ │ + @ instruction: 0xf808f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr #28 │ │ │ │ + addeq r1, r6, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14f9c │ │ │ │ + bl 0xfec1501c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edde8 │ │ │ │ + bl 0x3ede68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c65d0 │ │ │ │ + bl 0x3c6650 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf81cf793 │ │ │ │ + @ instruction: 0xffdcf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr #27 │ │ │ │ + addeq r1, r6, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14ff4 │ │ │ │ + bl 0xfec15074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ede40 │ │ │ │ + bl 0x3edec0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6628 │ │ │ │ + bl 0x3c66a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff0f792 │ │ │ │ + @ instruction: 0xffb0f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror sp │ │ │ │ + strdeq r1, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1504c │ │ │ │ + bl 0xfec150cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ede98 │ │ │ │ + bl 0x3edf18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61a8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6680 │ │ │ │ + bl 0x3c6700 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc4f792 │ │ │ │ + @ instruction: 0xff84f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl sp │ │ │ │ + umulleq r1, r6, r8, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec150a4 │ │ │ │ + bl 0xfec15124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edef0 │ │ │ │ + bl 0x3edf70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsvc pc, r4, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c66d8 │ │ │ │ + bl 0x3c6758 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff98f792 │ │ │ │ + @ instruction: 0xff58f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr #25 │ │ │ │ + addeq r1, r6, r0, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec150fc │ │ │ │ + bl 0xfec1517c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edf48 │ │ │ │ + bl 0x3edfc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_usr, r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6730 │ │ │ │ + bl 0x3c67b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff6cf792 │ │ │ │ + @ instruction: 0xff2cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror #24 │ │ │ │ + addeq r1, r6, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15154 │ │ │ │ + bl 0xfec151d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edfa0 │ │ │ │ + bl 0x3ee020 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R12_fiq, r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6788 │ │ │ │ + bl 0x3c6808 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff40f792 │ │ │ │ + @ instruction: 0xff00f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl ip │ │ │ │ + umulleq r1, r6, r0, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec151ac │ │ │ │ + bl 0xfec1522c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edff8 │ │ │ │ + bl 0x3ee078 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c67e0 │ │ │ │ + bl 0x3c6860 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff14f792 │ │ │ │ + mrc2 7, 6, pc, cr4, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00861bb8 │ │ │ │ + addeq r1, r6, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15204 │ │ │ │ + bl 0xfec15284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee050 │ │ │ │ + bl 0x3ee0d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6838 │ │ │ │ + bl 0x3c68b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 7, pc, cr8, cr2, {4} @ │ │ │ │ + mcr2 7, 5, pc, cr8, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror #22 │ │ │ │ + addeq r1, r6, r0, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1525c │ │ │ │ + bl 0xfec152dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee0a8 │ │ │ │ + bl 0x3ee128 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a4f64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6890 │ │ │ │ + bl 0x3c6910 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr12, cr2, {4} │ │ │ │ + mrc2 7, 3, pc, cr12, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl #22 │ │ │ │ + addeq r1, r6, r8, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec152b4 │ │ │ │ + bl 0xfec15334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee100 │ │ │ │ + bl 0x3ee180 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_fiq, sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c68e8 │ │ │ │ + bl 0x3c6968 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr0, cr2, {4} │ │ │ │ + mrc2 7, 2, pc, cr0, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00861ab0 │ │ │ │ + addeq r1, r6, r0, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1530c │ │ │ │ + bl 0xfec1538c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee158 │ │ │ │ + bl 0x3ee1d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31acf64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6940 │ │ │ │ + bl 0x3c69c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr4, cr2, {4} @ │ │ │ │ + mcr2 7, 1, pc, cr4, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr sl │ │ │ │ + ldrdeq r1, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15364 │ │ │ │ + bl 0xfec153e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee1b0 │ │ │ │ + bl 0x3ee230 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6998 │ │ │ │ + bl 0x3c6a18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr8, cr2, {4} │ │ │ │ + ldc2l 7, cr15, [r8, #584]! @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl #20 │ │ │ │ + addeq r1, r6, r0, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec153bc │ │ │ │ + bl 0xfec1543c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee208 │ │ │ │ + bl 0x3ee288 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c69f0 │ │ │ │ + bl 0x3c6a70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr12, cr2, {4} @ │ │ │ │ + stc2l 7, cr15, [ip, #584] @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr #19 │ │ │ │ + addeq r1, r6, r8, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15414 │ │ │ │ + bl 0xfec15494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee260 │ │ │ │ + bl 0x3ee2e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6a48 │ │ │ │ + bl 0x3c6ac8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #584]! @ 0x248 │ │ │ │ + stc2 7, cr15, [r0, #584]! @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr r9 │ │ │ │ + ldrdeq r1, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1546c │ │ │ │ + bl 0xfec154ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee2b8 │ │ │ │ + bl 0x3ee338 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6aa0 │ │ │ │ + bl 0x3c6b20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #584]! @ 0x248 │ │ │ │ + ldc2l 7, cr15, [r4, #-584]! @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r6], r8 │ │ │ │ + addeq r1, r6, r8, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec154c4 │ │ │ │ + bl 0xfec15544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee310 │ │ │ │ + bl 0x3ee390 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6af8 │ │ │ │ + bl 0x3c6b78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #584] @ 0x248 │ │ │ │ + stc2l 7, cr15, [r8, #-584] @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr #17 │ │ │ │ + addeq r1, r6, r0, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1551c │ │ │ │ + bl 0xfec1559c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee368 │ │ │ │ + bl 0x3ee3e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6b50 │ │ │ │ + bl 0x3c6bd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #-584] @ 0xfffffdb8 │ │ │ │ + ldc2 7, cr15, [ip, #-584] @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr #16 │ │ │ │ + addeq r1, r6, r8, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15574 │ │ │ │ + bl 0xfec155f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee3c0 │ │ │ │ + bl 0x3ee440 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6ba8 │ │ │ │ + bl 0x3c6c28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #-584]! @ 0xfffffdb8 │ │ │ │ + ldc2l 7, cr15, [r0], #584 @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r6], r0 │ │ │ │ + addeq r1, r6, r0, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec155cc │ │ │ │ + bl 0xfec1564c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee418 │ │ │ │ + bl 0x3ee498 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r4, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6c00 │ │ │ │ + bl 0x3c6c80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #-584] @ 0xfffffdb8 │ │ │ │ + stc2l 7, cr15, [r4], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r6, r8, r7 │ │ │ │ + addeq r1, r6, r8, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15624 │ │ │ │ + bl 0xfec156a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee470 │ │ │ │ + bl 0x3ee4f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6c58 │ │ │ │ + bl 0x3c6cd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], {146} @ 0x92 │ │ │ │ + ldc2 7, cr15, [r8], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr #14 │ │ │ │ + addeq r1, r6, r0, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1567c │ │ │ │ + bl 0xfec156fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee4c8 │ │ │ │ + bl 0x3ee548 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6cb0 │ │ │ │ + bl 0x3c6d30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], #584 @ 0x248 │ │ │ │ + stc2l 7, cr15, [ip], #-584 @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror #13 │ │ │ │ + addeq r1, r6, r8, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec156d4 │ │ │ │ + bl 0xfec15754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee520 │ │ │ │ + bl 0x3ee5a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 100), sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6d08 │ │ │ │ + bl 0x3c6d88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], {146} @ 0x92 │ │ │ │ + mcrr2 7, 9, pc, r0, cr2 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r6, r0, r6 │ │ │ │ + addeq r1, r6, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1572c │ │ │ │ + bl 0xfec157ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee578 │ │ │ │ + bl 0x3ee5f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6d60 │ │ │ │ + bl 0x3c6de0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 9, pc, r4, cr2 @ │ │ │ │ + ldc2 7, cr15, [r4], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr r6 │ │ │ │ + @ instruction: 0x008615b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15784 │ │ │ │ + bl 0xfec15804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee5d0 │ │ │ │ + bl 0x3ee650 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6db8 │ │ │ │ + bl 0x3c6e38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], #-584 @ 0xfffffdb8 │ │ │ │ + blx 0xffafc48a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror #11 │ │ │ │ + addeq r1, r6, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec157dc │ │ │ │ + bl 0xfec1585c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee628 │ │ │ │ + bl 0x3ee6a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6e10 │ │ │ │ + bl 0x3c6e90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffffc462 │ │ │ │ + blx 0xfeffc4e2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl #11 │ │ │ │ + addeq r1, r6, r8, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15834 │ │ │ │ + bl 0xfec158b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee680 │ │ │ │ + bl 0x3ee700 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6e68 │ │ │ │ + bl 0x3c6ee8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff4fc4ba │ │ │ │ + blx 0xfe4fc53a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr r5 │ │ │ │ + @ instruction: 0x008614b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1588c │ │ │ │ + bl 0xfec1590c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee6d8 │ │ │ │ + bl 0x3ee758 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_usr, sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6ec0 │ │ │ │ + bl 0x3c6f40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe9fc512 │ │ │ │ + blx 0x19fc592 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r6], r8 │ │ │ │ + addeq r1, r6, r8, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec158e4 │ │ │ │ + bl 0xfec15964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee730 │ │ │ │ + bl 0x3ee7b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6f18 │ │ │ │ + bl 0x3c6f98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1efc56a │ │ │ │ + blx 0xefc5ea │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl #9 │ │ │ │ + addeq r1, r6, r0, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1593c │ │ │ │ + bl 0xfec159bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee788 │ │ │ │ + bl 0x3ee808 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 108), sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6f70 │ │ │ │ + bl 0x3c6ff0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x13fc5c2 │ │ │ │ + blx 0x3fc642 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr #8 │ │ │ │ + addeq r1, r6, r8, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15994 │ │ │ │ + bl 0xfec15a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee7e0 │ │ │ │ + bl 0x3ee860 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6fc8 │ │ │ │ + bl 0x3c7048 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x8fc61a │ │ │ │ + blx 0xff8fc698 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r6], r0 │ │ │ │ + addeq r1, r6, r0, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec159ec │ │ │ │ + bl 0xfec15a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee838 │ │ │ │ + bl 0x3ee8b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7020 │ │ │ │ + bl 0x3c70a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffdfc670 │ │ │ │ + blx 0xfedfc6f0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror r3 │ │ │ │ + strdeq r1, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15a44 │ │ │ │ + bl 0xfec15ac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee890 │ │ │ │ + bl 0x3ee910 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 108), fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7078 │ │ │ │ + bl 0x3c70f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff2fc6c8 │ │ │ │ + blx 0xfe2fc748 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr #6 │ │ │ │ + addeq r1, r6, r0, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15a9c │ │ │ │ + bl 0xfec15b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee8e8 │ │ │ │ + bl 0x3ee968 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c70d0 │ │ │ │ + bl 0x3c7150 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe7fc720 │ │ │ │ + blx 0x17fc7a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr #5 │ │ │ │ + addeq r1, r6, r8, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15af4 │ │ │ │ + bl 0xfec15b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee940 │ │ │ │ + bl 0x3ee9c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7128 │ │ │ │ + bl 0x3c71a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1cfc778 │ │ │ │ + blx 0xcfc7f8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror r2 │ │ │ │ + strdeq r1, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15b4c │ │ │ │ + bl 0xfec15bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee998 │ │ │ │ + bl 0x3eea18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7180 │ │ │ │ + bl 0x3c7200 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x11fc7d0 │ │ │ │ + blx 0x1fc850 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl r2 │ │ │ │ + umulleq r1, r6, r8, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15ba4 │ │ │ │ + bl 0xfec15c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee9f0 │ │ │ │ + bl 0x3eea70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c71d8 │ │ │ │ + bl 0x3c7258 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x6fc828 │ │ │ │ + @ instruction: 0xf9d8f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr #3 │ │ │ │ + addeq r1, r6, r0, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15bfc │ │ │ │ + bl 0xfec15c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eea48 │ │ │ │ + bl 0x3eeac8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7230 │ │ │ │ + bl 0x3c72b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9ecf792 │ │ │ │ + @ instruction: 0xf9acf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror #2 │ │ │ │ + addeq r1, r6, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15c54 │ │ │ │ + bl 0xfec15cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeaa0 │ │ │ │ + bl 0x3eeb20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r8, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7288 │ │ │ │ + bl 0x3c7308 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c0f792 │ │ │ │ + @ instruction: 0xf980f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl r1 │ │ │ │ + umulleq r1, r6, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15cac │ │ │ │ + bl 0xfec15d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeaf8 │ │ │ │ + bl 0x3eeb78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c72e0 │ │ │ │ + bl 0x3c7360 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf994f792 │ │ │ │ + @ instruction: 0xf954f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strheq r1, [r6], r8 │ │ │ │ + addeq r1, r6, r8, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15d04 │ │ │ │ + bl 0xfec15d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeb50 │ │ │ │ + bl 0x3eebd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 100), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7338 │ │ │ │ + bl 0x3c73b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf968f792 │ │ │ │ + @ instruction: 0xf928f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, rrx │ │ │ │ + addeq r0, r6, r0, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15d5c │ │ │ │ + bl 0xfec15ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeba8 │ │ │ │ + bl 0x3eec28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7390 │ │ │ │ + bl 0x3c7410 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf93cf792 │ │ │ │ + @ instruction: 0xf8fcf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8 │ │ │ │ + addeq r0, r6, r8, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15db4 │ │ │ │ + bl 0xfec15e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eec00 │ │ │ │ + bl 0x3eec80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c73e8 │ │ │ │ + bl 0x3c7468 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf910f792 │ │ │ │ + @ instruction: 0xf8d0f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00860fb0 │ │ │ │ + addeq r0, r6, r0, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15e0c │ │ │ │ + bl 0xfec15e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eec58 │ │ │ │ + bl 0x3eecd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r4, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7440 │ │ │ │ + bl 0x3c74c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e4f792 │ │ │ │ + @ instruction: 0xf8a4f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr pc │ │ │ │ + ldrdeq r0, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15e64 │ │ │ │ + bl 0xfec15ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eecb0 │ │ │ │ + bl 0x3eed30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7498 │ │ │ │ + bl 0x3c7518 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b8f792 │ │ │ │ + @ instruction: 0xf878f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl #30 │ │ │ │ + addeq r0, r6, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15ebc │ │ │ │ + bl 0xfec15f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eed08 │ │ │ │ + bl 0x3eed88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c74f0 │ │ │ │ + bl 0x3c7570 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf88cf792 │ │ │ │ + @ instruction: 0xf84cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr #29 │ │ │ │ + addeq r0, r6, r8, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15f14 │ │ │ │ + bl 0xfec15f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eed60 │ │ │ │ + bl 0x3eede0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7548 │ │ │ │ + bl 0x3c75c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf860f792 │ │ │ │ + @ instruction: 0xf820f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr lr │ │ │ │ + ldrdeq r0, [r6], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15f6c │ │ │ │ + bl 0xfec15fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eedb8 │ │ │ │ + bl 0x3eee38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c75a0 │ │ │ │ + bl 0x3c7620 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf834f792 │ │ │ │ + @ instruction: 0xfff4f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r6], r8 │ │ │ │ + addeq r0, r6, r8, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15fc4 │ │ │ │ + bl 0xfec16044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eee10 │ │ │ │ + bl 0x3eee90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b8f640 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c75f8 │ │ │ │ + bl 0x3c7678 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf808f792 │ │ │ │ + @ instruction: 0xffc8f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr #27 │ │ │ │ + addeq r0, r6, r0, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1601c │ │ │ │ + bl 0xfec1609c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eee68 │ │ │ │ + bl 0x3eeee8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7650 │ │ │ │ + bl 0x3c76d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffdcf791 │ │ │ │ + @ instruction: 0xff9cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr #26 │ │ │ │ + addeq r0, r6, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16074 │ │ │ │ + bl 0xfec160f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeec0 │ │ │ │ + bl 0x3eef40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c76a8 │ │ │ │ + bl 0x3c7728 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb0f791 │ │ │ │ + @ instruction: 0xff70f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r6], r0 @ │ │ │ │ + addeq r0, r6, r0, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec160cc │ │ │ │ + bl 0xfec1614c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eef18 │ │ │ │ + bl 0x3eef98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31b4f64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7700 │ │ │ │ + bl 0x3c7780 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff84f791 │ │ │ │ + @ instruction: 0xff44f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r6, r8, ip │ │ │ │ + addeq r0, r6, r8, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16124 │ │ │ │ + bl 0xfec161a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eef70 │ │ │ │ + bl 0x3eeff0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41a8f640 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7758 │ │ │ │ + bl 0x3c77d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff58f791 │ │ │ │ + @ instruction: 0xff18f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr #24 │ │ │ │ + addeq r0, r6, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1617c │ │ │ │ + bl 0xfec161fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eefc8 │ │ │ │ + bl 0x3ef048 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R12_fiq, r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c77b0 │ │ │ │ + bl 0x3c7830 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff2cf791 │ │ │ │ + mcr2 7, 7, pc, cr12, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror #23 │ │ │ │ + addeq r0, r6, r8, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec161d4 │ │ │ │ + bl 0xfec16254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef020 │ │ │ │ + bl 0x3ef0a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrspl pc, r0, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7808 │ │ │ │ + bl 0x3c7888 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff00f791 │ │ │ │ + mcr2 7, 6, pc, cr0, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r6, r0, fp │ │ │ │ + addeq r0, r6, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1622c │ │ │ │ + bl 0xfec162ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef078 │ │ │ │ + bl 0x3ef0f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7860 │ │ │ │ + bl 0x3c78e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 6, pc, cr4, cr1, {4} │ │ │ │ + mrc2 7, 4, pc, cr4, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr fp │ │ │ │ + @ instruction: 0x00860ab8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16284 │ │ │ │ + bl 0xfec16304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef0d0 │ │ │ │ + bl 0x3ef150 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c78b8 │ │ │ │ + bl 0x3c7938 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr8, cr1, {4} @ │ │ │ │ + mcr2 7, 3, pc, cr8, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror #21 │ │ │ │ + addeq r0, r6, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec162dc │ │ │ │ + bl 0xfec1635c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef128 │ │ │ │ + bl 0x3ef1a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7910 │ │ │ │ + bl 0x3c7990 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr12, cr1, {4} │ │ │ │ + mrc2 7, 1, pc, cr12, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl #21 │ │ │ │ + addeq r0, r6, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16334 │ │ │ │ + bl 0xfec163b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef180 │ │ │ │ + bl 0x3ef200 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7968 │ │ │ │ + bl 0x3c79e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 2, pc, cr0, cr1, {4} │ │ │ │ + mrc2 7, 0, pc, cr0, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr sl │ │ │ │ + @ instruction: 0x008609b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1638c │ │ │ │ + bl 0xfec1640c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef1d8 │ │ │ │ + bl 0x3ef258 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c79c0 │ │ │ │ + bl 0x3c7a40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr4, cr1, {4} @ │ │ │ │ + stc2l 7, cr15, [r4, #580]! @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r6], r8 │ │ │ │ + addeq r0, r6, r8, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec163e4 │ │ │ │ + bl 0xfec16464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef230 │ │ │ │ + bl 0x3ef2b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7a18 │ │ │ │ + bl 0x3c7a98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #580]! @ 0x244 │ │ │ │ + ldc2 7, cr15, [r8, #580]! @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl #19 │ │ │ │ + addeq r0, r6, r0, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1643c │ │ │ │ + bl 0xfec164bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef288 │ │ │ │ + bl 0x3ef308 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 108), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7a70 │ │ │ │ + bl 0x3c7af0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #580] @ 0x244 │ │ │ │ + stc2 7, cr15, [ip, #580] @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr #18 │ │ │ │ + addeq r0, r6, r8, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16494 │ │ │ │ + bl 0xfec16514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef2e0 │ │ │ │ + bl 0x3ef360 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ac8 │ │ │ │ + bl 0x3c7b48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #580]! @ 0x244 │ │ │ │ + stc2l 7, cr15, [r0, #-580]! @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r6], r0 @ │ │ │ │ + addeq r0, r6, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec164ec │ │ │ │ + bl 0xfec1656c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef338 │ │ │ │ + bl 0x3ef3b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7b20 │ │ │ │ + bl 0x3c7ba0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #-580]! @ 0xfffffdbc │ │ │ │ + ldc2 7, cr15, [r4, #-580]! @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror r8 │ │ │ │ + strdeq r0, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16544 │ │ │ │ + bl 0xfec165c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef390 │ │ │ │ + bl 0x3ef410 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrcc pc, r0, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7b78 │ │ │ │ + bl 0x3c7bf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #-580] @ 0xfffffdbc │ │ │ │ + stc2 7, cr15, [r8, #-580] @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr #16 │ │ │ │ + addeq r0, r6, r0, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1659c │ │ │ │ + bl 0xfec1661c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef3e8 │ │ │ │ + bl 0x3ef468 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R12_usr, r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7bd0 │ │ │ │ + bl 0x3c7c50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #-580] @ 0xfffffdbc │ │ │ │ + ldc2l 7, cr15, [ip], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr #15 │ │ │ │ + addeq r0, r6, r8, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec165f4 │ │ │ │ + bl 0xfec16674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef440 │ │ │ │ + bl 0x3ef4c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_fiq, fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7c28 │ │ │ │ + bl 0x3c7ca8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], #580 @ 0x244 │ │ │ │ + ldc2 7, cr15, [r0], #580 @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror r7 │ │ │ │ + strdeq r0, [r6], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1664c │ │ │ │ + bl 0xfec166cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef498 │ │ │ │ + bl 0x3ef518 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21acf64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7c80 │ │ │ │ + bl 0x3c7d00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], {145} @ 0x91 │ │ │ │ + stc2 7, cr15, [r4], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl r7 │ │ │ │ + umulleq r0, r6, r8, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec166a4 │ │ │ │ + bl 0xfec16724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef4f0 │ │ │ │ + bl 0x3ef570 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7cd8 │ │ │ │ + bl 0x3c7d58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], {145} @ 0x91 │ │ │ │ + mrrc2 7, 9, pc, r8, cr1 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr #13 │ │ │ │ + addeq r0, r6, r0, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec166fc │ │ │ │ + bl 0xfec1677c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef548 │ │ │ │ + bl 0x3ef5c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7d30 │ │ │ │ + bl 0x3c7db0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], #-580 @ 0xfffffdbc │ │ │ │ + stc2 7, cr15, [ip], #-580 @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror #12 │ │ │ │ + addeq r0, r6, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16754 │ │ │ │ + bl 0xfec167d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef5a0 │ │ │ │ + bl 0x3ef620 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r8, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7d88 │ │ │ │ + bl 0x3c7e08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 9, pc, r0, cr1 @ │ │ │ │ + stc2 7, cr15, [r0], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl r6 │ │ │ │ + umulleq r0, r6, r0, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec167ac │ │ │ │ + bl 0xfec1682c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef5f8 │ │ │ │ + bl 0x3ef678 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7de0 │ │ │ │ + bl 0x3c7e60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {145} @ 0x91 │ │ │ │ + blx 0xff5fd4ae │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008605b8 │ │ │ │ + addeq r0, r6, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16804 │ │ │ │ + bl 0xfec16884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef650 │ │ │ │ + bl 0x3ef6d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 100), r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7e38 │ │ │ │ + bl 0x3c7eb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffafd486 │ │ │ │ + blx 0xfeafd506 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror #10 │ │ │ │ + addeq r0, r6, r0, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1685c │ │ │ │ + bl 0xfec168dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef6a8 │ │ │ │ + bl 0x3ef728 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7e90 │ │ │ │ + bl 0x3c7f10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeffd4de │ │ │ │ + blx 0x1ffd55e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl #10 │ │ │ │ + addeq r0, r6, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec168b4 │ │ │ │ + bl 0xfec16934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef700 │ │ │ │ + bl 0x3ef780 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 108), r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ee8 │ │ │ │ + bl 0x3c7f68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe4fd536 │ │ │ │ + blx 0x14fd5b6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008604b0 │ │ │ │ + addeq r0, r6, r0, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1690c │ │ │ │ + bl 0xfec1698c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef758 │ │ │ │ + bl 0x3ef7d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7f40 │ │ │ │ + bl 0x3c7fc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x19fd58e │ │ │ │ + blx 0x9fd60e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr r4 │ │ │ │ + ldrdeq r0, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16964 │ │ │ │ + bl 0xfec169e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef7b0 │ │ │ │ + bl 0x3ef830 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7f98 │ │ │ │ + bl 0x3c8018 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xefd5e6 │ │ │ │ + blx 0xffefd664 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl #8 │ │ │ │ + addeq r0, r6, r0, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec169bc │ │ │ │ + bl 0xfec16a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef808 │ │ │ │ + bl 0x3ef888 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r8, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ff0 │ │ │ │ + bl 0x3c8070 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x3fd63e │ │ │ │ + blx 0xff3fd6bc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr #7 │ │ │ │ + addeq r0, r6, r8, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16a14 │ │ │ │ + bl 0xfec16a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef860 │ │ │ │ + bl 0x3ef8e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8048 │ │ │ │ + bl 0x3c80c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff8fd694 │ │ │ │ + blx 0xfe8fd714 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr r3 │ │ │ │ + ldrdeq r0, [r6], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16a6c │ │ │ │ + bl 0xfec16aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef8b8 │ │ │ │ + bl 0x3ef938 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c80a0 │ │ │ │ + bl 0x3c8120 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfedfd6ec │ │ │ │ + blx 0x1dfd76c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r6], r8 │ │ │ │ + addeq r0, r6, r8, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16ac4 │ │ │ │ + bl 0xfec16b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef910 │ │ │ │ + bl 0x3ef990 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c80f8 │ │ │ │ + bl 0x3c8178 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe2fd744 │ │ │ │ + blx 0x12fd7c4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr #5 │ │ │ │ + addeq r0, r6, r0, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16b1c │ │ │ │ + bl 0xfec16b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef968 │ │ │ │ + bl 0x3ef9e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r8, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8150 │ │ │ │ + bl 0x3c81d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x17fd79c │ │ │ │ + blx 0x7fd81c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr #4 │ │ │ │ + addeq r0, r6, r8, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16b74 │ │ │ │ + bl 0xfec16bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef9c0 │ │ │ │ + bl 0x3efa40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c81a8 │ │ │ │ + bl 0x3c8228 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xcfd7f4 │ │ │ │ + @ instruction: 0xf9f0f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r6], r0 @ │ │ │ │ + addeq r0, r6, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16bcc │ │ │ │ + bl 0xfec16c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efa18 │ │ │ │ + bl 0x3efa98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71bcf241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8200 │ │ │ │ + bl 0x3c8280 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1fd84c │ │ │ │ + @ instruction: 0xf9c4f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r6, r8, r1 │ │ │ │ + addeq r0, r6, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16c24 │ │ │ │ + bl 0xfec16ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efa70 │ │ │ │ + bl 0x3efaf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8258 │ │ │ │ + bl 0x3c82d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d8f791 │ │ │ │ + @ instruction: 0xf998f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr #2 │ │ │ │ + addeq r0, r6, r0, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16c7c │ │ │ │ + bl 0xfec16cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efac8 │ │ │ │ + bl 0x3efb48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c82b0 │ │ │ │ + bl 0x3c8330 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9acf791 │ │ │ │ + @ instruction: 0xf96cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror #1 │ │ │ │ + addeq r0, r6, r8, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16cd4 │ │ │ │ + bl 0xfec16d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efb20 │ │ │ │ + bl 0x3efba0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8308 │ │ │ │ + bl 0x3c8388 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf980f791 │ │ │ │ + @ instruction: 0xf940f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r6, r0, r0 │ │ │ │ + addeq r0, r6, r0, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16d2c │ │ │ │ + bl 0xfec16dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efb78 │ │ │ │ + bl 0x3efbf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8360 │ │ │ │ + bl 0x3c83e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf954f791 │ │ │ │ + @ instruction: 0xf914f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr r0 │ │ │ │ + @ instruction: 0x0085ffb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16d84 │ │ │ │ + bl 0xfec16e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efbd0 │ │ │ │ + bl 0x3efc50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c83b8 │ │ │ │ + bl 0x3c8438 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf928f791 │ │ │ │ + @ instruction: 0xf8e8f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror #31 │ │ │ │ + addeq pc, r5, r0, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16ddc │ │ │ │ + bl 0xfec16e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efc28 │ │ │ │ + bl 0x3efca8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8410 │ │ │ │ + bl 0x3c8490 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8fcf791 │ │ │ │ + @ instruction: 0xf8bcf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl #31 │ │ │ │ + addeq pc, r5, r8, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16e34 │ │ │ │ + bl 0xfec16eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efc80 │ │ │ │ + bl 0x3efd00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8468 │ │ │ │ + bl 0x3c84e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d0f791 │ │ │ │ + @ instruction: 0xf890f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr pc @ │ │ │ │ + @ instruction: 0x0085feb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16e8c │ │ │ │ + bl 0xfec16f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efcd8 │ │ │ │ + bl 0x3efd58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31bcf649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c84c0 │ │ │ │ + bl 0x3c8540 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a4f791 │ │ │ │ + @ instruction: 0xf864f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq pc, [r5], r8 │ │ │ │ + addeq pc, r5, r8, asr lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16ee4 │ │ │ │ + bl 0xfec16f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efd30 │ │ │ │ + bl 0x3efdb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8518 │ │ │ │ + bl 0x3c8598 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf878f791 │ │ │ │ + @ instruction: 0xf838f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl #29 │ │ │ │ + addeq pc, r5, r0, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16f3c │ │ │ │ + bl 0xfec16fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efd88 │ │ │ │ + bl 0x3efe08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11acf649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8570 │ │ │ │ + bl 0x3c85f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf84cf791 │ │ │ │ + @ instruction: 0xf80cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr #28 │ │ │ │ + addeq pc, r5, r8, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16f94 │ │ │ │ + bl 0xfec17014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efde0 │ │ │ │ + bl 0x3efe60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c85c8 │ │ │ │ + bl 0x3c8648 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf820f791 │ │ │ │ + @ instruction: 0xffe0f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq pc, [r5], r0 │ │ │ │ + addeq pc, r5, r0, asr sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16fec │ │ │ │ + bl 0xfec1706c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efe38 │ │ │ │ + bl 0x3efeb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21b4f649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8620 │ │ │ │ + bl 0x3c86a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff4f790 │ │ │ │ + @ instruction: 0xffb4f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror sp @ │ │ │ │ + strdeq pc, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17044 │ │ │ │ + bl 0xfec170c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efe90 │ │ │ │ + bl 0x3eff10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b4f241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8678 │ │ │ │ + bl 0x3c86f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc8f790 │ │ │ │ + @ instruction: 0xff88f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr #26 │ │ │ │ + addeq pc, r5, r0, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1709c │ │ │ │ + bl 0xfec1711c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efee8 │ │ │ │ + bl 0x3eff68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c86d0 │ │ │ │ + bl 0x3c8750 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff9cf790 │ │ │ │ + @ instruction: 0xff5cf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr #25 │ │ │ │ + addeq pc, r5, r8, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec170f4 │ │ │ │ + bl 0xfec17174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eff40 │ │ │ │ + bl 0x3effc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8728 │ │ │ │ + bl 0x3c87a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff70f790 │ │ │ │ + @ instruction: 0xff30f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror ip @ │ │ │ │ + strdeq pc, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1714c │ │ │ │ + bl 0xfec171cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eff98 │ │ │ │ + bl 0x3f0018 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8780 │ │ │ │ + bl 0x3c8800 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff44f790 │ │ │ │ + @ instruction: 0xff04f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl ip @ │ │ │ │ + umulleq pc, r5, r8, fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec171a4 │ │ │ │ + bl 0xfec17224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efff0 │ │ │ │ + bl 0x3f0070 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c87d8 │ │ │ │ + bl 0x3c8858 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff18f790 │ │ │ │ + mrc2 7, 6, pc, cr8, cr0, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr #23 │ │ │ │ + addeq pc, r5, r0, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec171fc │ │ │ │ + bl 0xfec1727c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0048 │ │ │ │ + bl 0x3f00c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8830 │ │ │ │ + bl 0x3c88b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 7, pc, cr12, cr0, {4} @ │ │ │ │ + mcr2 7, 5, pc, cr12, cr0, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror #22 │ │ │ │ + addeq pc, r5, r8, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17254 │ │ │ │ + bl 0xfec172d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f00a0 │ │ │ │ + bl 0x3f0120 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8888 │ │ │ │ + bl 0x3c8908 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr0, cr0, {4} @ │ │ │ │ + mcr2 7, 4, pc, cr0, cr0, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl fp @ │ │ │ │ + umulleq pc, r5, r0, sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec172ac │ │ │ │ + bl 0xfec1732c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f00f8 │ │ │ │ + bl 0x3f0178 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrvs pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c88e0 │ │ │ │ + bl 0x3c8960 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr4, cr0, {4} │ │ │ │ + mrc2 7, 2, pc, cr4, cr0, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085fab8 │ │ │ │ + addeq pc, r5, r8, lsr sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17304 │ │ │ │ + bl 0xfec17384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0150 │ │ │ │ + bl 0x3f01d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8938 │ │ │ │ + bl 0x3c89b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr8, cr0, {4} @ │ │ │ │ + mcr2 7, 1, pc, cr8, cr0, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror #20 │ │ │ │ + addeq pc, r5, r0, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1735c │ │ │ │ + bl 0xfec173dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f01a8 │ │ │ │ + bl 0x3f0228 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 96), r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8990 │ │ │ │ + bl 0x3c8a10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr12, cr0, {4} │ │ │ │ + ldc2l 7, cr15, [ip, #576]! @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl #20 │ │ │ │ + addeq pc, r5, r8, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec173b4 │ │ │ │ + bl 0xfec17434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0200 │ │ │ │ + bl 0x3f0280 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c89e8 │ │ │ │ + bl 0x3c8a68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr0, cr0, {4} │ │ │ │ + ldc2l 7, cr15, [r0, #576] @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085f9b0 │ │ │ │ + addeq pc, r5, r0, lsr r9 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1740c │ │ │ │ + bl 0xfec1748c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0258 │ │ │ │ + bl 0x3f02d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8a40 │ │ │ │ + bl 0x3c8ac0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #576]! @ 0x240 │ │ │ │ + stc2 7, cr15, [r4, #576]! @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr r9 @ │ │ │ │ + ldrdeq pc, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17464 │ │ │ │ + bl 0xfec174e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f02b0 │ │ │ │ + bl 0x3f0330 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8a98 │ │ │ │ + bl 0x3c8b18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #576]! @ 0x240 │ │ │ │ + ldc2l 7, cr15, [r8, #-576]! @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl #18 │ │ │ │ + addeq pc, r5, r0, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec174bc │ │ │ │ + bl 0xfec1753c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0308 │ │ │ │ + bl 0x3f0388 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8af0 │ │ │ │ + bl 0x3c8b70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #576] @ 0x240 │ │ │ │ + stc2l 7, cr15, [ip, #-576] @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr #17 │ │ │ │ + addeq pc, r5, r8, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17514 │ │ │ │ + bl 0xfec17594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0360 │ │ │ │ + bl 0x3f03e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8b48 │ │ │ │ + bl 0x3c8bc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #-576]! @ 0xfffffdc0 │ │ │ │ + stc2 7, cr15, [r0, #-576]! @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr r8 @ │ │ │ │ + ldrdeq pc, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1756c │ │ │ │ + bl 0xfec175ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f03b8 │ │ │ │ + bl 0x3f0438 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8ba0 │ │ │ │ + bl 0x3c8c20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #-576]! @ 0xfffffdc0 │ │ │ │ + ldc2l 7, cr15, [r4], #576 @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq pc, [r5], r8 │ │ │ │ + addeq pc, r5, r8, ror r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec175c4 │ │ │ │ + bl 0xfec17644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0410 │ │ │ │ + bl 0x3f0490 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8bf8 │ │ │ │ + bl 0x3c8c78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #-576] @ 0xfffffdc0 │ │ │ │ + stc2l 7, cr15, [r8], {144} @ 0x90 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr #15 │ │ │ │ + addeq pc, r5, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1761c │ │ │ │ + bl 0xfec1769c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0468 │ │ │ │ + bl 0x3f04e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R12_usr, sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8c50 │ │ │ │ + bl 0x3c8cd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], {144} @ 0x90 │ │ │ │ + ldc2 7, cr15, [ip], {144} @ 0x90 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr #14 │ │ │ │ + addeq pc, r5, r8, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17674 │ │ │ │ + bl 0xfec176f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f04c0 │ │ │ │ + bl 0x3f0540 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11a8f64a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8ca8 │ │ │ │ + bl 0x3c8d28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], #576 @ 0x240 │ │ │ │ + ldc2l 7, cr15, [r0], #-576 @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq pc, [r5], r0 │ │ │ │ + addeq pc, r5, r0, ror r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec176cc │ │ │ │ + bl 0xfec1774c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0518 │ │ │ │ + bl 0x3f0598 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R12_fiq, sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8d00 │ │ │ │ + bl 0x3c8d80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], {144} @ 0x90 │ │ │ │ + mcrr2 7, 9, pc, r4, cr0 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq pc, r5, r8, r6 @ │ │ │ │ + addeq pc, r5, r8, lsl r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17724 │ │ │ │ + bl 0xfec177a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0570 │ │ │ │ + bl 0x3f05f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8d58 │ │ │ │ + bl 0x3c8dd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 9, pc, r8, cr0 @ │ │ │ │ + ldc2 7, cr15, [r8], {144} @ 0x90 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr #12 │ │ │ │ + addeq pc, r5, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1777c │ │ │ │ + bl 0xfec177fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f05c8 │ │ │ │ + bl 0x3f0648 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8db0 │ │ │ │ + bl 0x3c8e30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], #-576 @ 0xfffffdc0 │ │ │ │ + blx 0xffbfe47a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror #11 │ │ │ │ + addeq pc, r5, r8, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec177d4 │ │ │ │ + bl 0xfec17854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0620 │ │ │ │ + bl 0x3f06a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8e08 │ │ │ │ + bl 0x3c8e88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], {144} @ 0x90 │ │ │ │ + blx 0xff0fe4d2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq pc, r5, r0, r5 @ │ │ │ │ + addeq pc, r5, r0, lsl r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1782c │ │ │ │ + bl 0xfec178ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0678 │ │ │ │ + bl 0x3f06f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8e60 │ │ │ │ + bl 0x3c8ee0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff5fe4aa │ │ │ │ + blx 0xfe5fe52a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr r5 @ │ │ │ │ + @ instruction: 0x0085f4b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17884 │ │ │ │ + bl 0xfec17904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f06d0 │ │ │ │ + bl 0x3f0750 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8eb8 │ │ │ │ + bl 0x3c8f38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeafe502 │ │ │ │ + blx 0x1afe582 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror #9 │ │ │ │ + addeq pc, r5, r0, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec178dc │ │ │ │ + bl 0xfec1795c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0728 │ │ │ │ + bl 0x3f07a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8f10 │ │ │ │ + bl 0x3c8f90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1ffe55a │ │ │ │ + blx 0xffe5da │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl #9 │ │ │ │ + addeq pc, r5, r8, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17934 │ │ │ │ + bl 0xfec179b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0780 │ │ │ │ + bl 0x3f0800 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8f68 │ │ │ │ + bl 0x3c8fe8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x14fe5b2 │ │ │ │ + blx 0x4fe632 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr r4 @ │ │ │ │ + @ instruction: 0x0085f3b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1798c │ │ │ │ + bl 0xfec17a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f07d8 │ │ │ │ + bl 0x3f0858 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8fc0 │ │ │ │ + bl 0x3c9040 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x9fe60a │ │ │ │ + blx 0xff9fe688 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq pc, [r5], r8 │ │ │ │ + addeq pc, r5, r8, asr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec179e4 │ │ │ │ + bl 0xfec17a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0830 │ │ │ │ + bl 0x3f08b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9018 │ │ │ │ + bl 0x3c9098 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffefe660 │ │ │ │ + blx 0xfeefe6e0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl #7 │ │ │ │ + addeq pc, r5, r0, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17a3c │ │ │ │ + bl 0xfec17abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0888 │ │ │ │ + bl 0x3f0908 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9070 │ │ │ │ + bl 0x3c90f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff3fe6b8 │ │ │ │ + blx 0xfe3fe738 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr #6 │ │ │ │ + addeq pc, r5, r8, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17a94 │ │ │ │ + bl 0xfec17b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f08e0 │ │ │ │ + bl 0x3f0960 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11bcf645 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c90c8 │ │ │ │ + bl 0x3c9148 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe8fe710 │ │ │ │ + blx 0x18fe790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq pc, [r5], r0 │ │ │ │ + addeq pc, r5, r0, asr r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17aec │ │ │ │ + bl 0xfec17b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0938 │ │ │ │ + bl 0x3f09b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9120 │ │ │ │ + bl 0x3c91a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1dfe768 │ │ │ │ + blx 0xdfe7e8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror r2 @ │ │ │ │ + strdeq pc, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17b44 │ │ │ │ + bl 0xfec17bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0990 │ │ │ │ + bl 0x3f0a10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R8_usr, r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9178 │ │ │ │ + bl 0x3c91f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x12fe7c0 │ │ │ │ + blx 0x2fe840 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr #4 │ │ │ │ + addeq pc, r5, r0, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17b9c │ │ │ │ + bl 0xfec17c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f09e8 │ │ │ │ + bl 0x3f0a68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01a4f649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c91d0 │ │ │ │ + bl 0x3c9250 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x7fe818 │ │ │ │ + @ instruction: 0xf9dcf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr #3 │ │ │ │ + addeq pc, r5, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17bf4 │ │ │ │ + bl 0xfec17c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0a40 │ │ │ │ + bl 0x3f0ac0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R8_fiq, r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9228 │ │ │ │ + bl 0x3c92a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f0f790 │ │ │ │ + @ instruction: 0xf9b0f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror r1 @ │ │ │ │ + strdeq pc, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17c4c │ │ │ │ + bl 0xfec17ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0a98 │ │ │ │ + bl 0x3f0b18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R12_usr, ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9280 │ │ │ │ + bl 0x3c9300 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c4f790 │ │ │ │ + @ instruction: 0xf984f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl r1 @ │ │ │ │ + umulleq pc, r5, r8, r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17ca4 │ │ │ │ + bl 0xfec17d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0af0 │ │ │ │ + bl 0x3f0b70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrne pc, ip, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c92d8 │ │ │ │ + bl 0x3c9358 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf998f790 │ │ │ │ + @ instruction: 0xf958f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr #1 │ │ │ │ + addeq pc, r5, r0, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17cfc │ │ │ │ + bl 0xfec17d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0b48 │ │ │ │ + bl 0x3f0bc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9330 │ │ │ │ + bl 0x3c93b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf96cf790 │ │ │ │ + @ instruction: 0xf92cf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, rrx │ │ │ │ + addeq lr, r5, r8, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17d54 │ │ │ │ + bl 0xfec17dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0ba0 │ │ │ │ + bl 0x3f0c20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9388 │ │ │ │ + bl 0x3c9408 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf940f790 │ │ │ │ + @ instruction: 0xf900f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl r0 @ │ │ │ │ + umulleq lr, r5, r0, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17dac │ │ │ │ + bl 0xfec17e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0bf8 │ │ │ │ + bl 0x3f0c78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c93e0 │ │ │ │ + bl 0x3c9460 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf914f790 │ │ │ │ + @ instruction: 0xf8d4f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085efb8 │ │ │ │ + addeq lr, r5, r8, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17e04 │ │ │ │ + bl 0xfec17e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0c50 │ │ │ │ + bl 0x3f0cd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 104), ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9438 │ │ │ │ + bl 0x3c94b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e8f790 │ │ │ │ + @ instruction: 0xf8a8f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror #30 │ │ │ │ + addeq lr, r5, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17e5c │ │ │ │ + bl 0xfec17edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0ca8 │ │ │ │ + bl 0x3f0d28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9490 │ │ │ │ + bl 0x3c9510 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8bcf790 │ │ │ │ + @ instruction: 0xf87cf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl #30 │ │ │ │ + addeq lr, r5, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17eb4 │ │ │ │ + bl 0xfec17f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0d00 │ │ │ │ + bl 0x3f0d80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c94e8 │ │ │ │ + bl 0x3c9568 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf890f790 │ │ │ │ + @ instruction: 0xf850f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085eeb0 │ │ │ │ + addeq lr, r5, r0, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17f0c │ │ │ │ + bl 0xfec17f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0d58 │ │ │ │ + bl 0x3f0dd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9540 │ │ │ │ + bl 0x3c95c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf864f790 │ │ │ │ + @ instruction: 0xf824f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr lr │ │ │ │ + ldrdeq lr, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17f64 │ │ │ │ + bl 0xfec17fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0db0 │ │ │ │ + bl 0x3f0e30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9598 │ │ │ │ + bl 0x3c9618 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf838f790 │ │ │ │ + @ instruction: 0xfff8f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl #28 │ │ │ │ + addeq lr, r5, r0, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17fbc │ │ │ │ + bl 0xfec1803c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0e08 │ │ │ │ + bl 0x3f0e88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c95f0 │ │ │ │ + bl 0x3c9670 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf80cf790 │ │ │ │ + @ instruction: 0xffccf78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr #27 │ │ │ │ + addeq lr, r5, r8, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18014 │ │ │ │ + bl 0xfec18094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0e60 │ │ │ │ + bl 0x3f0ee0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9648 │ │ │ │ + bl 0x3c96c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe0f78f │ │ │ │ + @ instruction: 0xffa0f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr sp │ │ │ │ + ldrdeq lr, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1806c │ │ │ │ + bl 0xfec180ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0eb8 │ │ │ │ + bl 0x3f0f38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c96a0 │ │ │ │ + bl 0x3c9720 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb4f78f │ │ │ │ + @ instruction: 0xff74f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r5], r8 │ │ │ │ + addeq lr, r5, r8, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec180c4 │ │ │ │ + bl 0xfec18144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0f10 │ │ │ │ + bl 0x3f0f90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c96f8 │ │ │ │ + bl 0x3c9778 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff88f78f │ │ │ │ + @ instruction: 0xff48f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr #25 │ │ │ │ + addeq lr, r5, r0, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1811c │ │ │ │ + bl 0xfec1819c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0f68 │ │ │ │ + bl 0x3f0fe8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9750 │ │ │ │ + bl 0x3c97d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff5cf78f │ │ │ │ + @ instruction: 0xff1cf78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr #24 │ │ │ │ + addeq lr, r5, r8, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18174 │ │ │ │ + bl 0xfec181f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0fc0 │ │ │ │ + bl 0x3f1040 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c97a8 │ │ │ │ + bl 0x3c9828 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff30f78f │ │ │ │ + cdp2 7, 15, cr15, cr0, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r5], r0 │ │ │ │ + addeq lr, r5, r0, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec181cc │ │ │ │ + bl 0xfec1824c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1018 │ │ │ │ + bl 0x3f1098 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9800 │ │ │ │ + bl 0x3c9880 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff04f78f │ │ │ │ + cdp2 7, 12, cr15, cr4, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r5, r8, fp │ │ │ │ + addeq lr, r5, r8, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18224 │ │ │ │ + bl 0xfec182a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1070 │ │ │ │ + bl 0x3f10f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9858 │ │ │ │ + bl 0x3c98d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 13, cr15, cr8, cr15, {4} │ │ │ │ + cdp2 7, 9, cr15, cr8, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr #22 │ │ │ │ + addeq lr, r5, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1827c │ │ │ │ + bl 0xfec182fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f10c8 │ │ │ │ + bl 0x3f1148 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c98b0 │ │ │ │ + bl 0x3c9930 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 10, cr15, cr12, cr15, {4} │ │ │ │ + cdp2 7, 6, cr15, cr12, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror #21 │ │ │ │ + addeq lr, r5, r8, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec182d4 │ │ │ │ + bl 0xfec18354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1120 │ │ │ │ + bl 0x3f11a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9908 │ │ │ │ + bl 0x3c9988 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 8, cr15, cr0, cr15, {4} │ │ │ │ + cdp2 7, 4, cr15, cr0, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r5, r0, sl │ │ │ │ + addeq lr, r5, r0, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1832c │ │ │ │ + bl 0xfec183ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1178 │ │ │ │ + bl 0x3f11f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9960 │ │ │ │ + bl 0x3c99e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 5, cr15, cr4, cr15, {4} │ │ │ │ + cdp2 7, 1, cr15, cr4, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr sl │ │ │ │ + @ instruction: 0x0085e9b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18384 │ │ │ │ + bl 0xfec18404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f11d0 │ │ │ │ + bl 0x3f1250 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c99b8 │ │ │ │ + bl 0x3c9a38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 2, cr15, cr8, cr15, {4} │ │ │ │ + stc2l 7, cr15, [r8, #572]! @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror #19 │ │ │ │ + addeq lr, r5, r0, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec183dc │ │ │ │ + bl 0xfec1845c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1228 │ │ │ │ + bl 0x3f12a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9a10 │ │ │ │ + bl 0x3c9a90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #572]! @ 0x23c │ │ │ │ + ldc2 7, cr15, [ip, #572]! @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl #19 │ │ │ │ + addeq lr, r5, r8, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18434 │ │ │ │ + bl 0xfec184b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1280 │ │ │ │ + bl 0x3f1300 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9a68 │ │ │ │ + bl 0x3c9ae8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #572] @ 0x23c │ │ │ │ + ldc2 7, cr15, [r0, #572] @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr r9 │ │ │ │ + @ instruction: 0x0085e8b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1848c │ │ │ │ + bl 0xfec1850c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f12d8 │ │ │ │ + bl 0x3f1358 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9ac0 │ │ │ │ + bl 0x3c9b40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #572]! @ 0x23c │ │ │ │ + stc2l 7, cr15, [r4, #-572]! @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r5], r8 │ │ │ │ + addeq lr, r5, r8, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec184e4 │ │ │ │ + bl 0xfec18564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1330 │ │ │ │ + bl 0x3f13b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asreq pc, sl, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9b18 │ │ │ │ + bl 0x3c9b98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-572]! @ 0xfffffdc4 │ │ │ │ + ldc2 7, cr15, [r8, #-572]! @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl #17 │ │ │ │ + addeq lr, r5, r0, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1853c │ │ │ │ + bl 0xfec185bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1388 │ │ │ │ + bl 0x3f1408 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9b70 │ │ │ │ + bl 0x3c9bf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #-572] @ 0xfffffdc4 │ │ │ │ + stc2 7, cr15, [ip, #-572] @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr #16 │ │ │ │ + addeq lr, r5, r8, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18594 │ │ │ │ + bl 0xfec18614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f13e0 │ │ │ │ + bl 0x3f1460 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9bc8 │ │ │ │ + bl 0x3c9c48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #-572]! @ 0xfffffdc4 │ │ │ │ + stc2l 7, cr15, [r0], #572 @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r5], r0 │ │ │ │ + addeq lr, r5, r0, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec185ec │ │ │ │ + bl 0xfec1866c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1438 │ │ │ │ + bl 0x3f14b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9c20 │ │ │ │ + bl 0x3c9ca0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], #572 @ 0x23c │ │ │ │ + ldc2 7, cr15, [r4], #572 @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror r7 │ │ │ │ + strdeq lr, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18644 │ │ │ │ + bl 0xfec186c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1490 │ │ │ │ + bl 0x3f1510 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 104), sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9c78 │ │ │ │ + bl 0x3c9cf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], {143} @ 0x8f │ │ │ │ + stc2 7, cr15, [r8], {143} @ 0x8f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr #14 │ │ │ │ + addeq lr, r5, r0, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1869c │ │ │ │ + bl 0xfec1871c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f14e8 │ │ │ │ + bl 0x3f1568 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9cd0 │ │ │ │ + bl 0x3c9d50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], {143} @ 0x8f │ │ │ │ + mrrc2 7, 8, pc, ip, cr15 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr #13 │ │ │ │ + addeq lr, r5, r8, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec186f4 │ │ │ │ + bl 0xfec18774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1540 │ │ │ │ + bl 0x3f15c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9d28 │ │ │ │ + bl 0x3c9da8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], #-572 @ 0xfffffdc4 │ │ │ │ + ldc2 7, cr15, [r0], #-572 @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror r6 │ │ │ │ + strdeq lr, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1874c │ │ │ │ + bl 0xfec187cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1598 │ │ │ │ + bl 0x3f1618 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, ip, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9d80 │ │ │ │ + bl 0x3c9e00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 8, pc, r4, cr15 @ │ │ │ │ + stc2 7, cr15, [r4], {143} @ 0x8f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl r6 │ │ │ │ + umulleq lr, r5, r8, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec187a4 │ │ │ │ + bl 0xfec18824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f15f0 │ │ │ │ + bl 0x3f1670 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 96), sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9dd8 │ │ │ │ + bl 0x3c9e58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], {143} @ 0x8f │ │ │ │ + blx 0xff6ff49e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr #11 │ │ │ │ + addeq lr, r5, r0, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec187fc │ │ │ │ + bl 0xfec1887c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1648 │ │ │ │ + bl 0x3f16c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9e30 │ │ │ │ + bl 0x3c9eb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffbff476 │ │ │ │ + blx 0xfebff4f6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror #10 │ │ │ │ + addeq lr, r5, r8, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18854 │ │ │ │ + bl 0xfec188d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f16a0 │ │ │ │ + bl 0x3f1720 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9e88 │ │ │ │ + bl 0x3c9f08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff0ff4ce │ │ │ │ + blx 0xfe0ff54e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl r5 │ │ │ │ + umulleq lr, r5, r0, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec188ac │ │ │ │ + bl 0xfec1892c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f16f8 │ │ │ │ + bl 0x3f1778 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9ee0 │ │ │ │ + bl 0x3c9f60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe5ff526 │ │ │ │ + blx 0x15ff5a6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085e4b8 │ │ │ │ + addeq lr, r5, r8, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18904 │ │ │ │ + bl 0xfec18984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1750 │ │ │ │ + bl 0x3f17d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9f38 │ │ │ │ + bl 0x3c9fb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1aff57e │ │ │ │ + blx 0xaff5fe │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror #8 │ │ │ │ + addeq lr, r5, r0, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1895c │ │ │ │ + bl 0xfec189dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f17a8 │ │ │ │ + bl 0x3f1828 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9f90 │ │ │ │ + bl 0x3ca010 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfff5d6 │ │ │ │ + blx 0xfffff654 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl #8 │ │ │ │ + addeq lr, r5, r8, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec189b4 │ │ │ │ + bl 0xfec18a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1800 │ │ │ │ + bl 0x3f1880 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9fe8 │ │ │ │ + bl 0x3ca068 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x4ff62e │ │ │ │ + blx 0xff4ff6ac │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085e3b0 │ │ │ │ + addeq lr, r5, r0, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18a0c │ │ │ │ + bl 0xfec18a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1858 │ │ │ │ + bl 0x3f18d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca040 │ │ │ │ + bl 0x3ca0c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff9ff684 │ │ │ │ + blx 0xfe9ff704 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr r3 │ │ │ │ + ldrdeq lr, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18a64 │ │ │ │ + bl 0xfec18ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f18b0 │ │ │ │ + bl 0x3f1930 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca098 │ │ │ │ + bl 0x3ca118 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeeff6dc │ │ │ │ + blx 0x1eff75c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl #6 │ │ │ │ + addeq lr, r5, r0, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18abc │ │ │ │ + bl 0xfec18b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1908 │ │ │ │ + bl 0x3f1988 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca0f0 │ │ │ │ + bl 0x3ca170 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe3ff734 │ │ │ │ + blx 0x13ff7b4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr #5 │ │ │ │ + addeq lr, r5, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18b14 │ │ │ │ + bl 0xfec18b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1960 │ │ │ │ + bl 0x3f19e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca148 │ │ │ │ + bl 0x3ca1c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x18ff78c │ │ │ │ + blx 0x8ff80c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr r2 │ │ │ │ + ldrdeq lr, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18b6c │ │ │ │ + bl 0xfec18bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f19b8 │ │ │ │ + bl 0x3f1a38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca1a0 │ │ │ │ + bl 0x3ca220 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xdff7e4 │ │ │ │ + @ instruction: 0xf9f4f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r5], r8 │ │ │ │ + addeq lr, r5, r8, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18bc4 │ │ │ │ + bl 0xfec18c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1a10 │ │ │ │ + bl 0x3f1a90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca1f8 │ │ │ │ + bl 0x3ca278 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x2ff83c │ │ │ │ + @ instruction: 0xf9c8f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr #3 │ │ │ │ + addeq lr, r5, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18c1c │ │ │ │ + bl 0xfec18c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1a68 │ │ │ │ + bl 0x3f1ae8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r4, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca250 │ │ │ │ + bl 0x3ca2d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9dcf78f │ │ │ │ + @ instruction: 0xf99cf78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr #2 │ │ │ │ + addeq lr, r5, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18c74 │ │ │ │ + bl 0xfec18cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1ac0 │ │ │ │ + bl 0x3f1b40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca2a8 │ │ │ │ + bl 0x3ca328 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b0f78f │ │ │ │ + @ instruction: 0xf970f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r5], r0 │ │ │ │ + addeq lr, r5, r0, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18ccc │ │ │ │ + bl 0xfec18d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1b18 │ │ │ │ + bl 0x3f1b98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r4, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca300 │ │ │ │ + bl 0x3ca380 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf984f78f │ │ │ │ + @ instruction: 0xf944f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r5, r8, r0 │ │ │ │ + addeq lr, r5, r8, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18d24 │ │ │ │ + bl 0xfec18da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1b70 │ │ │ │ + bl 0x3f1bf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca358 │ │ │ │ + bl 0x3ca3d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf958f78f │ │ │ │ + @ instruction: 0xf918f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr #32 │ │ │ │ + addeq sp, r5, r0, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18d7c │ │ │ │ + bl 0xfec18dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1bc8 │ │ │ │ + bl 0x3f1c48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, ip, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca3b0 │ │ │ │ + bl 0x3ca430 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf92cf78f │ │ │ │ + @ instruction: 0xf8ecf78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r8, ror #31 │ │ │ │ + addeq sp, r5, r8, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18dd4 │ │ │ │ + bl 0xfec18e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1c20 │ │ │ │ + bl 0x3f1ca0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca408 │ │ │ │ + bl 0x3ca488 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf900f78f │ │ │ │ + @ instruction: 0xf8c0f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r5, r0, pc @ │ │ │ │ + addeq sp, r5, r0, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18e2c │ │ │ │ + bl 0xfec18eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1c78 │ │ │ │ + bl 0x3f1cf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca460 │ │ │ │ + bl 0x3ca4e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d4f78f │ │ │ │ + @ instruction: 0xf894f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r8, lsr pc │ │ │ │ + @ instruction: 0x0085deb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18e84 │ │ │ │ + bl 0xfec18f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1cd0 │ │ │ │ + bl 0x3f1d50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca4b8 │ │ │ │ + bl 0x3ca538 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a8f78f │ │ │ │ + @ instruction: 0xf868f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r0, ror #29 │ │ │ │ + addeq sp, r5, r0, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18edc │ │ │ │ + bl 0xfec18f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1d28 │ │ │ │ + bl 0x3f1da8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca510 │ │ │ │ + bl 0x3ca590 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf87cf78f │ │ │ │ + @ instruction: 0xf83cf78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r8, lsl #29 │ │ │ │ + addeq sp, r5, r8, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18f34 │ │ │ │ + bl 0xfec18fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1d80 │ │ │ │ + bl 0x3f1e00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca568 │ │ │ │ + bl 0x3ca5e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf850f78f │ │ │ │ + @ instruction: 0xf810f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r0, lsr lr │ │ │ │ + @ instruction: 0x0085ddb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec18f8c │ │ │ │ + bl 0xfec1900c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e81c4 │ │ │ │ - bl 0x3c55b8 │ │ │ │ + bl 0x3e8244 │ │ │ │ + bl 0x3c5638 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e61c0 │ │ │ │ + bl 0x3e6240 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ - bl 0x1c2418 │ │ │ │ + bl 0x1c2498 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf820f78f │ │ │ │ + @ instruction: 0xffe0f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r5], r6 │ │ │ │ + addeq sp, r5, r6, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec18fec │ │ │ │ + bl 0xfec1906c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8224 │ │ │ │ - bl 0x3c5618 │ │ │ │ + bl 0x3e82a4 │ │ │ │ + bl 0x3c5698 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6220 │ │ │ │ + bl 0x3e62a0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ - bl 0x1c2478 │ │ │ │ + bl 0x1c24f8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xfff0f78e │ │ │ │ + @ instruction: 0xffb0f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, ror sp │ │ │ │ + strdeq sp, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1904c │ │ │ │ + bl 0xfec190cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8284 │ │ │ │ - bl 0x3c5678 │ │ │ │ + bl 0x3e8304 │ │ │ │ + bl 0x3c56f8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6280 │ │ │ │ + bl 0x3e6300 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ - bl 0x1c24d8 │ │ │ │ + bl 0x1c2558 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xffc0f78e │ │ │ │ + @ instruction: 0xff80f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, lsl sp │ │ │ │ + umulleq sp, r5, r6, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec190ac │ │ │ │ + bl 0xfec1912c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1ef8 │ │ │ │ + bl 0x3f1f78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrscs pc, sl, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca6e0 │ │ │ │ + bl 0x3ca760 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff94f78e │ │ │ │ + @ instruction: 0xff54f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085dcb8 │ │ │ │ + addeq sp, r5, r8, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19104 │ │ │ │ + bl 0xfec19184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1f50 │ │ │ │ + bl 0x3f1fd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca738 │ │ │ │ + bl 0x3ca7b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff68f78e │ │ │ │ + @ instruction: 0xff28f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r0, ror #24 │ │ │ │ + addeq sp, r5, r0, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1915c │ │ │ │ + bl 0xfec191dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1fa8 │ │ │ │ + bl 0x3f2028 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31b8f64a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca790 │ │ │ │ + bl 0x3ca810 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff3cf78e │ │ │ │ + cdp2 7, 15, cr15, cr12, cr14, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r8, lsl #24 │ │ │ │ + addeq sp, r5, r8, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec191b4 │ │ │ │ + bl 0xfec19234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e83ec │ │ │ │ - bl 0x3c57e0 │ │ │ │ + bl 0x3e846c │ │ │ │ + bl 0x3c5860 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e63e8 │ │ │ │ + bl 0x3e6468 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vsra.s64 d18, d24, #64 │ │ │ │ - bl 0x1c263c │ │ │ │ + bl 0x1c26bc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xff0cf78e │ │ │ │ + cdp2 7, 12, cr15, cr12, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr #23 │ │ │ │ + addeq sp, r5, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19214 │ │ │ │ + bl 0xfec19294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e844c │ │ │ │ - bl 0x3c5840 │ │ │ │ + bl 0x3e84cc │ │ │ │ + bl 0x3c58c0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6448 │ │ │ │ + bl 0x3e64c8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vmla.f d19, d16, d0[0] │ │ │ │ - bl 0x1c269c │ │ │ │ + bl 0x1c271c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 13, cr15, cr12, cr14, {4} │ │ │ │ + cdp2 7, 9, cr15, cr12, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr #22 │ │ │ │ + addeq sp, r5, lr, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19274 │ │ │ │ + bl 0xfec192f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e84ac │ │ │ │ - bl 0x3c58a0 │ │ │ │ + bl 0x3e852c │ │ │ │ + bl 0x3c5920 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e64a8 │ │ │ │ + bl 0x3e6528 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ - bl 0x1c26fc │ │ │ │ + bl 0x1c277c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 10, cr15, cr12, cr14, {4} │ │ │ │ + cdp2 7, 6, cr15, cr12, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, ror #21 │ │ │ │ + addeq sp, r5, lr, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec192d4 │ │ │ │ + bl 0xfec19354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e850c │ │ │ │ - bl 0x3c5900 │ │ │ │ + bl 0x3e858c │ │ │ │ + bl 0x3c5980 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6508 │ │ │ │ + bl 0x3e6588 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vmla.f d20, d0, d0[1] │ │ │ │ - bl 0x1c275c │ │ │ │ + bl 0x1c27dc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 7, cr15, cr12, cr14, {4} │ │ │ │ + cdp2 7, 3, cr15, cr12, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl #21 │ │ │ │ + addeq sp, r5, lr, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19334 │ │ │ │ + bl 0xfec193b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e856c │ │ │ │ - bl 0x3c5960 │ │ │ │ + bl 0x3e85ec │ │ │ │ + bl 0x3c59e0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6568 │ │ │ │ + bl 0x3e65e8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ - bl 0x1c27bc │ │ │ │ + bl 0x1c283c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 4, cr15, cr12, cr14, {4} │ │ │ │ + cdp2 7, 0, cr15, cr12, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr #20 │ │ │ │ + addeq sp, r5, lr, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19394 │ │ │ │ + bl 0xfec19414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e85cc │ │ │ │ - bl 0x3c59c0 │ │ │ │ + bl 0x3e864c │ │ │ │ + bl 0x3c5a40 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e65c8 │ │ │ │ + bl 0x3e6648 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vaddw.s8 q8, q8, d24 │ │ │ │ - bl 0x1c281c │ │ │ │ + bl 0x1c289c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 1, cr15, cr12, cr14, {4} │ │ │ │ + ldc2l 7, cr15, [ip, #568] @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr #19 │ │ │ │ + addeq sp, r5, lr, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec193f4 │ │ │ │ + bl 0xfec19474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e862c │ │ │ │ - bl 0x3c5a20 │ │ │ │ + bl 0x3e86ac │ │ │ │ + bl 0x3c5aa0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6628 │ │ │ │ + bl 0x3e66a8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vaddw.s8 q8, q0, d20 │ │ │ │ - bl 0x1c287c │ │ │ │ + bl 0x1c28fc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #568]! @ 0x238 │ │ │ │ + stc2 7, cr15, [ip, #568]! @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, ror #18 │ │ │ │ + addeq sp, r5, lr, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19454 │ │ │ │ + bl 0xfec194d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e868c │ │ │ │ - bl 0x3c5a80 │ │ │ │ + bl 0x3e870c │ │ │ │ + bl 0x3c5b00 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6688 │ │ │ │ + bl 0x3e6708 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x1c28dc │ │ │ │ + bl 0x1c295c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #568]! @ 0x238 │ │ │ │ + ldc2l 7, cr15, [ip, #-568]! @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl #18 │ │ │ │ + addeq sp, r5, lr, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec194b4 │ │ │ │ + bl 0xfec19534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e86ec │ │ │ │ - bl 0x3c5ae0 │ │ │ │ + bl 0x3e876c │ │ │ │ + bl 0x3c5b60 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e66e8 │ │ │ │ + bl 0x3e6768 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vsra.s64 d17, d16, #64 │ │ │ │ - bl 0x1c293c │ │ │ │ + bl 0x1c29bc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #568] @ 0x238 │ │ │ │ + stc2l 7, cr15, [ip, #-568] @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr #17 │ │ │ │ + addeq sp, r5, lr, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19514 │ │ │ │ + bl 0xfec19594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e874c │ │ │ │ - bl 0x3c5b40 │ │ │ │ + bl 0x3e87cc │ │ │ │ + bl 0x3c5bc0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6748 │ │ │ │ + bl 0x3e67c8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ - bl 0x1c299c │ │ │ │ + bl 0x1c2a1c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #-568] @ 0xfffffdc8 │ │ │ │ + ldc2 7, cr15, [ip, #-568] @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr #16 │ │ │ │ + addeq sp, r5, lr, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19574 │ │ │ │ + bl 0xfec195f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e87ac │ │ │ │ - bl 0x3c5ba0 │ │ │ │ + bl 0x3e882c │ │ │ │ + bl 0x3c5c20 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e67a8 │ │ │ │ + bl 0x3e6828 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x1c29fc │ │ │ │ + bl 0x1c2a7c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #-568]! @ 0xfffffdc8 │ │ │ │ + stc2l 7, cr15, [ip], #568 @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, ror #15 │ │ │ │ + addeq sp, r5, lr, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec195d4 │ │ │ │ + bl 0xfec19654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e880c │ │ │ │ - bl 0x3c5c00 │ │ │ │ + bl 0x3e888c │ │ │ │ + bl 0x3c5c80 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6808 │ │ │ │ + bl 0x3e6888 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vmla.f d16, d0, d0[6] │ │ │ │ - bl 0x1c2a5c │ │ │ │ + bl 0x1c2adc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], #568 @ 0x238 │ │ │ │ + ldc2 7, cr15, [ip], #568 @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl #15 │ │ │ │ + addeq sp, r5, lr, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19634 │ │ │ │ + bl 0xfec196b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e886c │ │ │ │ - bl 0x3c5c60 │ │ │ │ + bl 0x3e88ec │ │ │ │ + bl 0x3c5ce0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6868 │ │ │ │ + bl 0x3e68e8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ - bl 0x1c2abc │ │ │ │ + bl 0x1c2b3c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], {142} @ 0x8e │ │ │ │ + stc2 7, cr15, [ip], {142} @ 0x8e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr #14 │ │ │ │ + addeq sp, r5, lr, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19694 │ │ │ │ + bl 0xfec19714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e88cc │ │ │ │ - bl 0x3c5cc0 │ │ │ │ + bl 0x3e894c │ │ │ │ + bl 0x3c5d40 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e68c8 │ │ │ │ + bl 0x3e6948 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vmla.f d16, d16, d0[7] │ │ │ │ - bl 0x1c2b1c │ │ │ │ + bl 0x1c2b9c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], {142} @ 0x8e │ │ │ │ + mrrc2 7, 8, pc, ip, cr14 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr #13 │ │ │ │ + addeq sp, r5, lr, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec196f4 │ │ │ │ + bl 0xfec19774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e892c │ │ │ │ - bl 0x3c5d20 │ │ │ │ + bl 0x3e89ac │ │ │ │ + bl 0x3c5da0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6928 │ │ │ │ + bl 0x3e69a8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ - bl 0x1c2b7c │ │ │ │ + bl 0x1c2bfc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], #-568 @ 0xfffffdc8 │ │ │ │ + stc2 7, cr15, [ip], #-568 @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, ror #12 │ │ │ │ + addeq sp, r5, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19754 │ │ │ │ + bl 0xfec197d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e898c │ │ │ │ - bl 0x3c5d80 │ │ │ │ + bl 0x3e8a0c │ │ │ │ + bl 0x3c5e00 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6988 │ │ │ │ + bl 0x3e6a08 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x1c2bdc │ │ │ │ + bl 0x1c2c5c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], #-568 @ 0xfffffdc8 │ │ │ │ + blx 0x452 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl #12 │ │ │ │ + addeq sp, r5, lr, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec197b4 │ │ │ │ + bl 0xfec19834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e89ec │ │ │ │ - bl 0x3c5de0 │ │ │ │ + bl 0x3e8a6c │ │ │ │ + bl 0x3c5e60 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e69e8 │ │ │ │ + bl 0x3e6a68 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x1c2c3c │ │ │ │ + bl 0x1c2cbc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [ip], {142} @ 0x8e │ │ │ │ + blx 0xff4004b2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr #11 │ │ │ │ + addeq sp, r5, lr, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19814 │ │ │ │ + bl 0xfec19894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8a4c │ │ │ │ - bl 0x3c5e40 │ │ │ │ + bl 0x3e8acc │ │ │ │ + bl 0x3c5ec0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6a48 │ │ │ │ + bl 0x3e6ac8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 d21, d0, #64 │ │ │ │ - bl 0x1c2c9c │ │ │ │ + bl 0x1c2d1c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xff800492 │ │ │ │ + blx 0xfe800512 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr #10 │ │ │ │ + addeq sp, r5, lr, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19874 │ │ │ │ + bl 0xfec198f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8aac │ │ │ │ - bl 0x3c5ea0 │ │ │ │ + bl 0x3e8b2c │ │ │ │ + bl 0x3c5f20 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6aa8 │ │ │ │ + bl 0x3e6b28 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 d22, d8, #64 │ │ │ │ - bl 0x1c2cfc │ │ │ │ + bl 0x1c2d7c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xfec004f2 │ │ │ │ + blx 0x1c00572 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, ror #9 │ │ │ │ + addeq sp, r5, lr, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec198d4 │ │ │ │ + bl 0xfec19954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8b0c │ │ │ │ - bl 0x3c5f00 │ │ │ │ + bl 0x3e8b8c │ │ │ │ + bl 0x3c5f80 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6b08 │ │ │ │ + bl 0x3e6b88 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ - bl 0x1c2d5c │ │ │ │ + bl 0x1c2ddc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x2000552 │ │ │ │ + blx 0x10005d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl #9 │ │ │ │ + addeq sp, r5, lr, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19934 │ │ │ │ + bl 0xfec199b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8b6c │ │ │ │ - bl 0x3c5f60 │ │ │ │ + bl 0x3e8bec │ │ │ │ + bl 0x3c5fe0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6b68 │ │ │ │ + bl 0x3e6be8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ - bl 0x1c2dbc │ │ │ │ + bl 0x1c2e3c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x14005b2 │ │ │ │ + blx 0x400632 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr #8 │ │ │ │ + addeq sp, r5, lr, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19994 │ │ │ │ + bl 0xfec19a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8bcc │ │ │ │ - bl 0x3c5fc0 │ │ │ │ + bl 0x3e8c4c │ │ │ │ + bl 0x3c6040 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6bc8 │ │ │ │ + bl 0x3e6c48 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ - bl 0x1c2e1c │ │ │ │ + bl 0x1c2e9c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x800612 │ │ │ │ + blx 0xff800690 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr #7 │ │ │ │ + addeq sp, r5, lr, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec199f4 │ │ │ │ + bl 0xfec19a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8c2c │ │ │ │ - bl 0x3c6020 │ │ │ │ + bl 0x3e8cac │ │ │ │ + bl 0x3c60a0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6c28 │ │ │ │ + bl 0x3e6ca8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vmla.f d18, d16, d0[0] │ │ │ │ - bl 0x1c2e7c │ │ │ │ + bl 0x1c2efc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xffc00670 │ │ │ │ + blx 0xfec006f0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, ror #6 │ │ │ │ + addeq sp, r5, lr, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19a54 │ │ │ │ + bl 0xfec19ad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8c8c │ │ │ │ - bl 0x3c6080 │ │ │ │ + bl 0x3e8d0c │ │ │ │ + bl 0x3c6100 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6c88 │ │ │ │ + bl 0x3e6d08 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vmla.f d19, d0, d0[1] │ │ │ │ - bl 0x1c2edc │ │ │ │ + bl 0x1c2f5c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xff0006d0 │ │ │ │ + blx 0x2000750 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl #6 │ │ │ │ + addeq sp, r5, lr, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19ab4 │ │ │ │ + bl 0xfec19b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8cec │ │ │ │ - bl 0x3c60e0 │ │ │ │ + bl 0x3e8d6c │ │ │ │ + bl 0x3c6160 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6ce8 │ │ │ │ + bl 0x3e6d68 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ - bl 0x1c2f3c │ │ │ │ + bl 0x1c2fbc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xfe400730 │ │ │ │ + blx 0x14007b0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr #5 │ │ │ │ + addeq sp, r5, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19b14 │ │ │ │ + bl 0xfec19b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8d4c │ │ │ │ - bl 0x3c6140 │ │ │ │ + bl 0x3e8dcc │ │ │ │ + bl 0x3c61c0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6d48 │ │ │ │ + bl 0x3e6dc8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ - bl 0x1c2f9c │ │ │ │ + bl 0x1c301c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x1800790 │ │ │ │ + blx 0x800810 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr #4 │ │ │ │ + addeq sp, r5, lr, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19b74 │ │ │ │ + bl 0xfec19bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8dac │ │ │ │ - bl 0x3c61a0 │ │ │ │ + bl 0x3e8e2c │ │ │ │ + bl 0x3c6220 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6da8 │ │ │ │ + bl 0x3e6e28 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ - bl 0x1c2ffc │ │ │ │ + bl 0x1c307c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xc007f0 │ │ │ │ + @ instruction: 0xf9ecf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, ror #3 │ │ │ │ + addeq sp, r5, lr, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19bd4 │ │ │ │ + bl 0xfec19c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8e0c │ │ │ │ - bl 0x3c6200 │ │ │ │ + bl 0x3e8e8c │ │ │ │ + bl 0x3c6280 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6e08 │ │ │ │ + bl 0x3e6e88 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ - bl 0x1c305c │ │ │ │ + bl 0x1c30dc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf9fcf78e │ │ │ │ + @ instruction: 0xf9bcf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl #3 │ │ │ │ + addeq sp, r5, lr, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19c34 │ │ │ │ + bl 0xfec19cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8e6c │ │ │ │ - bl 0x3c6260 │ │ │ │ + bl 0x3e8eec │ │ │ │ + bl 0x3c62e0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6e68 │ │ │ │ + bl 0x3e6ee8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ - bl 0x1c30bc │ │ │ │ + bl 0x1c313c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf9ccf78e │ │ │ │ + @ instruction: 0xf98cf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr #2 │ │ │ │ + addeq sp, r5, lr, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19c94 │ │ │ │ + bl 0xfec19d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8ecc │ │ │ │ - bl 0x3c62c0 │ │ │ │ + bl 0x3e8f4c │ │ │ │ + bl 0x3c6340 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6ec8 │ │ │ │ + bl 0x3e6f48 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ - bl 0x1c311c │ │ │ │ + bl 0x1c319c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf99cf78e │ │ │ │ + @ instruction: 0xf95cf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr #1 │ │ │ │ + addeq sp, r5, lr, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19cf4 │ │ │ │ + bl 0xfec19d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8f2c │ │ │ │ - bl 0x3c6320 │ │ │ │ + bl 0x3e8fac │ │ │ │ + bl 0x3c63a0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6f28 │ │ │ │ + bl 0x3e6fa8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vsra.s64 d16, d16, #64 │ │ │ │ - bl 0x1c317c │ │ │ │ + bl 0x1c31fc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf96cf78e │ │ │ │ + @ instruction: 0xf92cf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, rrx │ │ │ │ + addeq ip, r5, lr, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19d54 │ │ │ │ + bl 0xfec19dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8f8c │ │ │ │ - bl 0x3c6380 │ │ │ │ + bl 0x3e900c │ │ │ │ + bl 0x3c6400 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6f88 │ │ │ │ + bl 0x3e7008 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ - bl 0x1c31dc │ │ │ │ + bl 0x1c325c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf93cf78e │ │ │ │ + @ instruction: 0xf8fcf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr │ │ │ │ + addeq ip, r5, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19db4 │ │ │ │ + bl 0xfec19e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8fec │ │ │ │ - bl 0x3c63e0 │ │ │ │ + bl 0x3e906c │ │ │ │ + bl 0x3c6460 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6fe8 │ │ │ │ + bl 0x3e7068 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vsra.s64 d17, d24, #64 │ │ │ │ - bl 0x1c323c │ │ │ │ + bl 0x1c32bc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf90cf78e │ │ │ │ + @ instruction: 0xf8ccf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, lr, lsr #31 │ │ │ │ + addeq ip, r5, lr, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19e14 │ │ │ │ + bl 0xfec19e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e904c │ │ │ │ - bl 0x3c6440 │ │ │ │ + bl 0x3e90cc │ │ │ │ + bl 0x3c64c0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e7048 │ │ │ │ + bl 0x3e70c8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ - bl 0x1c329c │ │ │ │ + bl 0x1c331c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf8dcf78e │ │ │ │ + @ instruction: 0xf89cf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, lr, asr #30 │ │ │ │ + addeq ip, r5, lr, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19e74 │ │ │ │ + bl 0xfec19ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e90ac │ │ │ │ - bl 0x3c64a0 │ │ │ │ + bl 0x3e912c │ │ │ │ + bl 0x3c6520 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e70a8 │ │ │ │ + bl 0x3e7128 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ - bl 0x1c32fc │ │ │ │ + bl 0x1c337c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf8acf78e │ │ │ │ + @ instruction: 0xf86cf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, lr, ror #29 │ │ │ │ + addeq ip, r5, lr, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19ed4 │ │ │ │ + bl 0xfec19f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e910c │ │ │ │ - bl 0x3c6500 │ │ │ │ + bl 0x3e918c │ │ │ │ + bl 0x3c6580 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e7108 │ │ │ │ + bl 0x3e7188 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ - bl 0x1c335c │ │ │ │ + bl 0x1c33dc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf87cf78e │ │ │ │ + @ instruction: 0xf83cf78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, lr, lsl #29 │ │ │ │ + addeq ip, r5, lr, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19f34 │ │ │ │ + bl 0xfec19fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2d80 │ │ │ │ + bl 0x3f2e00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb568 │ │ │ │ + bl 0x3cb5e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf850f78e │ │ │ │ + @ instruction: 0xf810f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr lr │ │ │ │ + @ instruction: 0x0085cdb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19f8c │ │ │ │ + bl 0xfec1a00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2dd8 │ │ │ │ + bl 0x3f2e58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb5c0 │ │ │ │ + bl 0x3cb640 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf824f78e │ │ │ │ + @ instruction: 0xffe4f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r5], r8 │ │ │ │ + addeq ip, r5, r8, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19fe4 │ │ │ │ + bl 0xfec1a064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2e30 │ │ │ │ + bl 0x3f2eb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61a8f244 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb618 │ │ │ │ + bl 0x3cb698 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff8f78d │ │ │ │ + @ instruction: 0xffb8f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl #27 │ │ │ │ + addeq ip, r5, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a03c │ │ │ │ + bl 0xfec1a0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2e88 │ │ │ │ + bl 0x3f2f08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R12_fiq, r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb670 │ │ │ │ + bl 0x3cb6f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffccf78d │ │ │ │ + @ instruction: 0xff8cf78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsr #26 │ │ │ │ + addeq ip, r5, r8, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a094 │ │ │ │ + bl 0xfec1a114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2ee0 │ │ │ │ + bl 0x3f2f60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01b8f644 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb6c8 │ │ │ │ + bl 0x3cb748 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa0f78d │ │ │ │ + @ instruction: 0xff60f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r5], r0 │ │ │ │ + addeq ip, r5, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a0ec │ │ │ │ + bl 0xfec1a16c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2f38 │ │ │ │ + bl 0x3f2fb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb720 │ │ │ │ + bl 0x3cb7a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff74f78d │ │ │ │ + @ instruction: 0xff34f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror ip │ │ │ │ + strdeq ip, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a144 │ │ │ │ + bl 0xfec1a1c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2f90 │ │ │ │ + bl 0x3f3010 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb778 │ │ │ │ + bl 0x3cb7f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff48f78d │ │ │ │ + @ instruction: 0xff08f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr #24 │ │ │ │ + addeq ip, r5, r0, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a19c │ │ │ │ + bl 0xfec1a21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2fe8 │ │ │ │ + bl 0x3f3068 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb7d0 │ │ │ │ + bl 0x3cb850 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff1cf78d │ │ │ │ + cdp2 7, 13, cr15, cr12, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr #23 │ │ │ │ + addeq ip, r5, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a1f4 │ │ │ │ + bl 0xfec1a274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3040 │ │ │ │ + bl 0x3f30c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb828 │ │ │ │ + bl 0x3cb8a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 15, cr15, cr0, cr13, {4} │ │ │ │ + cdp2 7, 11, cr15, cr0, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror fp │ │ │ │ + strdeq ip, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a24c │ │ │ │ + bl 0xfec1a2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3098 │ │ │ │ + bl 0x3f3118 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb880 │ │ │ │ + bl 0x3cb900 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 12, cr15, cr4, cr13, {4} │ │ │ │ + cdp2 7, 8, cr15, cr4, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl fp │ │ │ │ + umulleq ip, r5, r8, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a2a4 │ │ │ │ + bl 0xfec1a324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f30f0 │ │ │ │ + bl 0x3f3170 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrpl pc, r4, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb8d8 │ │ │ │ + bl 0x3cb958 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 9, cr15, cr8, cr13, {4} │ │ │ │ + cdp2 7, 5, cr15, cr8, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr #21 │ │ │ │ + addeq ip, r5, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a2fc │ │ │ │ + bl 0xfec1a37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3148 │ │ │ │ + bl 0x3f31c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_usr, r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb930 │ │ │ │ + bl 0x3cb9b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 6, cr15, cr12, cr13, {4} │ │ │ │ + cdp2 7, 2, cr15, cr12, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror #20 │ │ │ │ + addeq ip, r5, r8, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a354 │ │ │ │ + bl 0xfec1a3d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f31a0 │ │ │ │ + bl 0x3f3220 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsvc pc, r4, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb988 │ │ │ │ + bl 0x3cba08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 4, cr15, cr0, cr13, {4} │ │ │ │ + cdp2 7, 0, cr15, cr0, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl sl │ │ │ │ + umulleq ip, r5, r0, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a3ac │ │ │ │ + bl 0xfec1a42c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f31f8 │ │ │ │ + bl 0x3f3278 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb9e0 │ │ │ │ + bl 0x3cba60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 1, cr15, cr4, cr13, {4} │ │ │ │ + ldc2l 7, cr15, [r4, #564] @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085c9b8 │ │ │ │ + addeq ip, r5, r8, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a404 │ │ │ │ + bl 0xfec1a484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3250 │ │ │ │ + bl 0x3f32d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvc pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cba38 │ │ │ │ + bl 0x3cbab8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #564]! @ 0x234 │ │ │ │ + stc2 7, cr15, [r8, #564]! @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror #18 │ │ │ │ + addeq ip, r5, r0, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a45c │ │ │ │ + bl 0xfec1a4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f32a8 │ │ │ │ + bl 0x3f3328 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cba90 │ │ │ │ + bl 0x3cbb10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #564]! @ 0x234 │ │ │ │ + ldc2l 7, cr15, [ip, #-564]! @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl #18 │ │ │ │ + addeq ip, r5, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a4b4 │ │ │ │ + bl 0xfec1a534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3300 │ │ │ │ + bl 0x3f3380 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbae8 │ │ │ │ + bl 0x3cbb68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #564] @ 0x234 │ │ │ │ + ldc2l 7, cr15, [r0, #-564] @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085c8b0 │ │ │ │ + addeq ip, r5, r0, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a50c │ │ │ │ + bl 0xfec1a58c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3358 │ │ │ │ + bl 0x3f33d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01b4f645 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbb40 │ │ │ │ + bl 0x3cbbc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-564]! @ 0xfffffdcc │ │ │ │ + stc2 7, cr15, [r4, #-564]! @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr r8 │ │ │ │ + ldrdeq ip, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a564 │ │ │ │ + bl 0xfec1a5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f33b0 │ │ │ │ + bl 0x3f3430 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R8_usr, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbb98 │ │ │ │ + bl 0x3cbc18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #-564]! @ 0xfffffdcc │ │ │ │ + ldc2l 7, cr15, [r8], #564 @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl #16 │ │ │ │ + addeq ip, r5, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a5bc │ │ │ │ + bl 0xfec1a63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3408 │ │ │ │ + bl 0x3f3488 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61a4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbbf0 │ │ │ │ + bl 0x3cbc70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #-564] @ 0xfffffdcc │ │ │ │ + stc2l 7, cr15, [ip], {141} @ 0x8d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsr #15 │ │ │ │ + addeq ip, r5, r8, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a614 │ │ │ │ + bl 0xfec1a694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3460 │ │ │ │ + bl 0x3f34e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbc48 │ │ │ │ + bl 0x3cbcc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], #564 @ 0x234 │ │ │ │ + stc2 7, cr15, [r0], #564 @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr r7 │ │ │ │ + ldrdeq ip, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a66c │ │ │ │ + bl 0xfec1a6ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f34b8 │ │ │ │ + bl 0x3f3538 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbca0 │ │ │ │ + bl 0x3cbd20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], #564 @ 0x234 │ │ │ │ + ldc2l 7, cr15, [r4], #-564 @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r5], r8 │ │ │ │ + addeq ip, r5, r8, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a6c4 │ │ │ │ + bl 0xfec1a744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3510 │ │ │ │ + bl 0x3f3590 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbcf8 │ │ │ │ + bl 0x3cbd78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], {141} @ 0x8d │ │ │ │ + mcrr2 7, 8, pc, r8, cr13 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr #13 │ │ │ │ + addeq ip, r5, r0, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a71c │ │ │ │ + bl 0xfec1a79c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3568 │ │ │ │ + bl 0x3f35e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbd50 │ │ │ │ + bl 0x3cbdd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 8, pc, ip, cr13 @ │ │ │ │ + ldc2 7, cr15, [ip], {141} @ 0x8d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr #12 │ │ │ │ + addeq ip, r5, r8, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a774 │ │ │ │ + bl 0xfec1a7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f35c0 │ │ │ │ + bl 0x3f3640 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbda8 │ │ │ │ + bl 0x3cbe28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], #-564 @ 0xfffffdcc │ │ │ │ + blx 0xffd01466 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r5], r0 │ │ │ │ + addeq ip, r5, r0, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a7cc │ │ │ │ + bl 0xfec1a84c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3618 │ │ │ │ + bl 0x3f3698 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbe00 │ │ │ │ + bl 0x3cbe80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], {141} @ 0x8d │ │ │ │ + blx 0xff2014be │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r5, r8, r5 │ │ │ │ + addeq ip, r5, r8, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a824 │ │ │ │ + bl 0xfec1a8a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3670 │ │ │ │ + bl 0x3f36f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbe58 │ │ │ │ + bl 0x3cbed8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff701496 │ │ │ │ + blx 0xfe701516 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr #10 │ │ │ │ + addeq ip, r5, r0, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a87c │ │ │ │ + bl 0xfec1a8fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f36c8 │ │ │ │ + bl 0x3f3748 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 108), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbeb0 │ │ │ │ + bl 0x3cbf30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfec014ee │ │ │ │ + blx 0x1c0156e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror #9 │ │ │ │ + addeq ip, r5, r8, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a8d4 │ │ │ │ + bl 0xfec1a954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3720 │ │ │ │ + bl 0x3f37a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbf08 │ │ │ │ + bl 0x3cbf88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe101546 │ │ │ │ + blx 0x11015c6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r5, r0, r4 │ │ │ │ + addeq ip, r5, r0, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a92c │ │ │ │ + bl 0xfec1a9ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3778 │ │ │ │ + bl 0x3f37f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbf60 │ │ │ │ + bl 0x3cbfe0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x160159e │ │ │ │ + blx 0x60161e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsr r4 │ │ │ │ + @ instruction: 0x0085c3b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a984 │ │ │ │ + bl 0xfec1aa04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f37d0 │ │ │ │ + bl 0x3f3850 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbfb8 │ │ │ │ + bl 0x3cc038 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xb015f6 │ │ │ │ + blx 0xffb01674 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror #7 │ │ │ │ + addeq ip, r5, r0, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a9dc │ │ │ │ + bl 0xfec1aa5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3828 │ │ │ │ + bl 0x3f38a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc010 │ │ │ │ + bl 0x3cc090 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x164c │ │ │ │ + blx 0xff0016cc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl #7 │ │ │ │ + addeq ip, r5, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aa34 │ │ │ │ + bl 0xfec1aab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3880 │ │ │ │ + bl 0x3f3900 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrne pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc068 │ │ │ │ + bl 0x3cc0e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff5016a4 │ │ │ │ + blx 0xfe501724 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr r3 │ │ │ │ + @ instruction: 0x0085c2b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aa8c │ │ │ │ + bl 0xfec1ab0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f38d8 │ │ │ │ + bl 0x3f3958 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc0c0 │ │ │ │ + bl 0x3cc140 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfea016fc │ │ │ │ + blx 0x1a0177c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r5], r8 │ │ │ │ + addeq ip, r5, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aae4 │ │ │ │ + bl 0xfec1ab64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3930 │ │ │ │ + bl 0x3f39b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc118 │ │ │ │ + bl 0x3cc198 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1f01754 │ │ │ │ + blx 0xf017d4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl #5 │ │ │ │ + addeq ip, r5, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ab3c │ │ │ │ + bl 0xfec1abbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3988 │ │ │ │ + bl 0x3f3a08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 100), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc170 │ │ │ │ + bl 0x3cc1f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x14017ac │ │ │ │ + blx 0x40182c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsr #4 │ │ │ │ + addeq ip, r5, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ab94 │ │ │ │ + bl 0xfec1ac14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f39e0 │ │ │ │ + bl 0x3f3a60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R8_fiq, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc1c8 │ │ │ │ + bl 0x3cc248 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x901804 │ │ │ │ + @ instruction: 0xf9e0f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r5], r0 │ │ │ │ + addeq ip, r5, r0, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1abec │ │ │ │ + bl 0xfec1ac6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3a38 │ │ │ │ + bl 0x3f3ab8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71acf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc220 │ │ │ │ + bl 0x3cc2a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f4f78d │ │ │ │ + @ instruction: 0xf9b4f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror r1 │ │ │ │ + strdeq ip, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ac44 │ │ │ │ + bl 0xfec1acc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3a90 │ │ │ │ + bl 0x3f3b10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc278 │ │ │ │ + bl 0x3cc2f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c8f78d │ │ │ │ + @ instruction: 0xf988f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr #2 │ │ │ │ + addeq ip, r5, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ac9c │ │ │ │ + bl 0xfec1ad1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3ae8 │ │ │ │ + bl 0x3f3b68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc2d0 │ │ │ │ + bl 0x3cc350 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf99cf78d │ │ │ │ + @ instruction: 0xf95cf78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr #1 │ │ │ │ + addeq ip, r5, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1acf4 │ │ │ │ + bl 0xfec1ad74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3b40 │ │ │ │ + bl 0x3f3bc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61bcf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc328 │ │ │ │ + bl 0x3cc3a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf970f78d │ │ │ │ + @ instruction: 0xf930f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror r0 │ │ │ │ + strdeq fp, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ad4c │ │ │ │ + bl 0xfec1adcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3b98 │ │ │ │ + bl 0x3f3c18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc380 │ │ │ │ + bl 0x3cc400 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf944f78d │ │ │ │ + @ instruction: 0xf904f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl r0 │ │ │ │ + umulleq fp, r5, r8, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ada4 │ │ │ │ + bl 0xfec1ae24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3bf0 │ │ │ │ + bl 0x3f3c70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r4, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc3d8 │ │ │ │ + bl 0x3cc458 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf918f78d │ │ │ │ + @ instruction: 0xf8d8f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr #31 │ │ │ │ + addeq fp, r5, r0, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1adfc │ │ │ │ + bl 0xfec1ae7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3c48 │ │ │ │ + bl 0x3f3cc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc430 │ │ │ │ + bl 0x3cc4b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8ecf78d │ │ │ │ + @ instruction: 0xf8acf78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror #30 │ │ │ │ + addeq fp, r5, r8, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ae54 │ │ │ │ + bl 0xfec1aed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3ca0 │ │ │ │ + bl 0x3f3d20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b8f64c │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc488 │ │ │ │ + bl 0x3cc508 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c0f78d │ │ │ │ + @ instruction: 0xf880f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl pc │ │ │ │ + umulleq fp, r5, r0, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aeac │ │ │ │ + bl 0xfec1af2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3cf8 │ │ │ │ + bl 0x3f3d78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc4e0 │ │ │ │ + bl 0x3cc560 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf894f78d │ │ │ │ + @ instruction: 0xf854f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085beb8 │ │ │ │ + addeq fp, r5, r8, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1af04 │ │ │ │ + bl 0xfec1af84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3d50 │ │ │ │ + bl 0x3f3dd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31a4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc538 │ │ │ │ + bl 0x3cc5b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf868f78d │ │ │ │ + @ instruction: 0xf828f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror #28 │ │ │ │ + addeq fp, r5, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1af5c │ │ │ │ + bl 0xfec1afdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3da8 │ │ │ │ + bl 0x3f3e28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_fiq, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc590 │ │ │ │ + bl 0x3cc610 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf83cf78d │ │ │ │ + @ instruction: 0xfffcf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl #28 │ │ │ │ + addeq fp, r5, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1afb4 │ │ │ │ + bl 0xfec1b034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3e00 │ │ │ │ + bl 0x3f3e80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41acf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc5e8 │ │ │ │ + bl 0x3cc668 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf810f78d │ │ │ │ + @ instruction: 0xffd0f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085bdb0 │ │ │ │ + addeq fp, r5, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b00c │ │ │ │ + bl 0xfec1b08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3e58 │ │ │ │ + bl 0x3f3ed8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc640 │ │ │ │ + bl 0x3cc6c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe4f78c │ │ │ │ + @ instruction: 0xffa4f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr sp │ │ │ │ + ldrdeq fp, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b064 │ │ │ │ + bl 0xfec1b0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3eb0 │ │ │ │ + bl 0x3f3f30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc698 │ │ │ │ + bl 0x3cc718 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb8f78c │ │ │ │ + @ instruction: 0xff78f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl #26 │ │ │ │ + addeq fp, r5, r0, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b0bc │ │ │ │ + bl 0xfec1b13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3f08 │ │ │ │ + bl 0x3f3f88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc6f0 │ │ │ │ + bl 0x3cc770 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff8cf78c │ │ │ │ + @ instruction: 0xff4cf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr #25 │ │ │ │ + addeq fp, r5, r8, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b114 │ │ │ │ + bl 0xfec1b194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3f60 │ │ │ │ + bl 0x3f3fe0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc748 │ │ │ │ + bl 0x3cc7c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff60f78c │ │ │ │ + @ instruction: 0xff20f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr ip │ │ │ │ + ldrdeq fp, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b16c │ │ │ │ + bl 0xfec1b1ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3fb8 │ │ │ │ + bl 0x3f4038 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc7a0 │ │ │ │ + bl 0x3cc820 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff34f78c │ │ │ │ + cdp2 7, 15, cr15, cr4, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r5], r8 │ │ │ │ + addeq fp, r5, r8, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b1c4 │ │ │ │ + bl 0xfec1b244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4010 │ │ │ │ + bl 0x3f4090 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc7f8 │ │ │ │ + bl 0x3cc878 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff08f78c │ │ │ │ + cdp2 7, 12, cr15, cr8, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr #23 │ │ │ │ + addeq fp, r5, r0, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b21c │ │ │ │ + bl 0xfec1b29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4068 │ │ │ │ + bl 0x3f40e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc850 │ │ │ │ + bl 0x3cc8d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 13, cr15, cr12, cr12, {4} │ │ │ │ + cdp2 7, 9, cr15, cr12, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr #22 │ │ │ │ + addeq fp, r5, r8, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b274 │ │ │ │ + bl 0xfec1b2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f40c0 │ │ │ │ + bl 0x3f4140 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r8, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc8a8 │ │ │ │ + bl 0x3cc928 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 11, cr15, cr0, cr12, {4} │ │ │ │ + cdp2 7, 7, cr15, cr0, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r5], r0 │ │ │ │ + addeq fp, r5, r0, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b2cc │ │ │ │ + bl 0xfec1b34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4118 │ │ │ │ + bl 0x3f4198 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc900 │ │ │ │ + bl 0x3cc980 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 8, cr15, cr4, cr12, {4} │ │ │ │ + cdp2 7, 4, cr15, cr4, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r5, r8, sl │ │ │ │ + addeq fp, r5, r8, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b324 │ │ │ │ + bl 0xfec1b3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4170 │ │ │ │ + bl 0x3f41f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r4, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc958 │ │ │ │ + bl 0x3cc9d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 5, cr15, cr8, cr12, {4} │ │ │ │ + cdp2 7, 1, cr15, cr8, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr #20 │ │ │ │ + addeq fp, r5, r0, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b37c │ │ │ │ + bl 0xfec1b3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f41c8 │ │ │ │ + bl 0x3f4248 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc9b0 │ │ │ │ + bl 0x3cca30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 2, cr15, cr12, cr12, {4} │ │ │ │ + stc2l 7, cr15, [ip, #560]! @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror #19 │ │ │ │ + addeq fp, r5, r8, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b3d4 │ │ │ │ + bl 0xfec1b454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4220 │ │ │ │ + bl 0x3f42a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cca08 │ │ │ │ + bl 0x3cca88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 0, cr15, cr0, cr12, {4} │ │ │ │ + stc2l 7, cr15, [r0, #560] @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r5, r0, r9 │ │ │ │ + addeq fp, r5, r0, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b42c │ │ │ │ + bl 0xfec1b4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4278 │ │ │ │ + bl 0x3f42f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cca60 │ │ │ │ + bl 0x3ccae0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #560] @ 0x230 │ │ │ │ + ldc2 7, cr15, [r4, #560] @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr r9 │ │ │ │ + @ instruction: 0x0085b8b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b484 │ │ │ │ + bl 0xfec1b504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f42d0 │ │ │ │ + bl 0x3f4350 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccab8 │ │ │ │ + bl 0x3ccb38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #560]! @ 0x230 │ │ │ │ + stc2l 7, cr15, [r8, #-560]! @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror #17 │ │ │ │ + addeq fp, r5, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b4dc │ │ │ │ + bl 0xfec1b55c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4328 │ │ │ │ + bl 0x3f43a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccb10 │ │ │ │ + bl 0x3ccb90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #-560]! @ 0xfffffdd0 │ │ │ │ + ldc2 7, cr15, [ip, #-560]! @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl #17 │ │ │ │ + addeq fp, r5, r8, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b534 │ │ │ │ + bl 0xfec1b5b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4380 │ │ │ │ + bl 0x3f4400 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccb68 │ │ │ │ + bl 0x3ccbe8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ + ldc2 7, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr r8 │ │ │ │ + @ instruction: 0x0085b7b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b58c │ │ │ │ + bl 0xfec1b60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f43d8 │ │ │ │ + bl 0x3f4458 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r0, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccbc0 │ │ │ │ + bl 0x3ccc40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #-560]! @ 0xfffffdd0 │ │ │ │ + stc2l 7, cr15, [r4], #560 @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r5], r8 │ │ │ │ + addeq fp, r5, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b5e4 │ │ │ │ + bl 0xfec1b664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4430 │ │ │ │ + bl 0x3f44b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccc18 │ │ │ │ + bl 0x3ccc98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], #560 @ 0x230 │ │ │ │ + ldc2 7, cr15, [r8], #560 @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl #15 │ │ │ │ + addeq fp, r5, r0, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b63c │ │ │ │ + bl 0xfec1b6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4488 │ │ │ │ + bl 0x3f4508 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 96), ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccc70 │ │ │ │ + bl 0x3cccf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], {140} @ 0x8c │ │ │ │ + stc2 7, cr15, [ip], {140} @ 0x8c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr #14 │ │ │ │ + addeq fp, r5, r8, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b694 │ │ │ │ + bl 0xfec1b714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f44e0 │ │ │ │ + bl 0x3f4560 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cccc8 │ │ │ │ + bl 0x3ccd48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], #560 @ 0x230 │ │ │ │ + stc2l 7, cr15, [r0], #-560 @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r5], r0 │ │ │ │ + addeq fp, r5, r0, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b6ec │ │ │ │ + bl 0xfec1b76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4538 │ │ │ │ + bl 0x3f45b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccd20 │ │ │ │ + bl 0x3ccda0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], #-560 @ 0xfffffdd0 │ │ │ │ + ldc2 7, cr15, [r4], #-560 @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror r6 │ │ │ │ + strdeq fp, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b744 │ │ │ │ + bl 0xfec1b7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4590 │ │ │ │ + bl 0x3f4610 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, ip, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccd78 │ │ │ │ + bl 0x3ccdf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 8, pc, r8, cr12 @ │ │ │ │ + stc2 7, cr15, [r8], {140} @ 0x8c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr #12 │ │ │ │ + addeq fp, r5, r0, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b79c │ │ │ │ + bl 0xfec1b81c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f45e8 │ │ │ │ + bl 0x3f4668 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccdd0 │ │ │ │ + bl 0x3cce50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], {140} @ 0x8c │ │ │ │ + blx 0xff80248a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr #11 │ │ │ │ + addeq fp, r5, r8, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b7f4 │ │ │ │ + bl 0xfec1b874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4640 │ │ │ │ + bl 0x3f46c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51b4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cce28 │ │ │ │ + bl 0x3ccea8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffd02462 │ │ │ │ + blx 0xfed024e2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror r5 │ │ │ │ + strdeq fp, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b84c │ │ │ │ + bl 0xfec1b8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4698 │ │ │ │ + bl 0x3f4718 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cce80 │ │ │ │ + bl 0x3ccf00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff2024ba │ │ │ │ + blx 0xfe20253a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl r5 │ │ │ │ + umulleq fp, r5, r8, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b8a4 │ │ │ │ + bl 0xfec1b924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f46f0 │ │ │ │ + bl 0x3f4770 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a8f64c │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cced8 │ │ │ │ + bl 0x3ccf58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe702512 │ │ │ │ + blx 0x1702592 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr #9 │ │ │ │ + addeq fp, r5, r0, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b8fc │ │ │ │ + bl 0xfec1b97c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4748 │ │ │ │ + bl 0x3f47c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_fiq, ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccf30 │ │ │ │ + bl 0x3ccfb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1c0256a │ │ │ │ + blx 0xc025ea │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror #8 │ │ │ │ + addeq fp, r5, r8, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b954 │ │ │ │ + bl 0xfec1b9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f47a0 │ │ │ │ + bl 0x3f4820 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrscc pc, ip, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccf88 │ │ │ │ + bl 0x3cd008 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x11025c2 │ │ │ │ + blx 0x102642 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl r4 │ │ │ │ + umulleq fp, r5, r0, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b9ac │ │ │ │ + bl 0xfec1ba2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f47f8 │ │ │ │ + bl 0x3f4878 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccfe0 │ │ │ │ + bl 0x3cd060 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x60261a │ │ │ │ + blx 0xff602698 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085b3b8 │ │ │ │ + addeq fp, r5, r8, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ba04 │ │ │ │ + bl 0xfec1ba84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4850 │ │ │ │ + bl 0x3f48d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd038 │ │ │ │ + bl 0x3cd0b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffb02670 │ │ │ │ + blx 0xfeb026f0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror #6 │ │ │ │ + addeq fp, r5, r0, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ba5c │ │ │ │ + bl 0xfec1badc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f48a8 │ │ │ │ + bl 0x3f4928 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_usr, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd090 │ │ │ │ + bl 0x3cd110 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff0026c8 │ │ │ │ + blx 0x2002748 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl #6 │ │ │ │ + addeq fp, r5, r8, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bab4 │ │ │ │ + bl 0xfec1bb34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4900 │ │ │ │ + bl 0x3f4980 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd0e8 │ │ │ │ + bl 0x3cd168 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe502720 │ │ │ │ + blx 0x15027a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085b2b0 │ │ │ │ + addeq fp, r5, r0, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bb0c │ │ │ │ + bl 0xfec1bb8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4958 │ │ │ │ + bl 0x3f49d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd140 │ │ │ │ + bl 0x3cd1c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1a02778 │ │ │ │ + blx 0xa027f8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr r2 │ │ │ │ + ldrdeq fp, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bb64 │ │ │ │ + bl 0xfec1bbe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f49b0 │ │ │ │ + bl 0x3f4a30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd198 │ │ │ │ + bl 0x3cd218 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xf027d0 │ │ │ │ + @ instruction: 0xf9f8f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl #4 │ │ │ │ + addeq fp, r5, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bbbc │ │ │ │ + bl 0xfec1bc3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4a08 │ │ │ │ + bl 0x3f4a88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 96), lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd1f0 │ │ │ │ + bl 0x3cd270 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x402828 │ │ │ │ + @ instruction: 0xf9ccf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr #3 │ │ │ │ + addeq fp, r5, r8, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bc14 │ │ │ │ + bl 0xfec1bc94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4a60 │ │ │ │ + bl 0x3f4ae0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd248 │ │ │ │ + bl 0x3cd2c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e0f78c │ │ │ │ + @ instruction: 0xf9a0f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr r1 │ │ │ │ + ldrdeq fp, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bc6c │ │ │ │ + bl 0xfec1bcec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4ab8 │ │ │ │ + bl 0x3f4b38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 104), lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd2a0 │ │ │ │ + bl 0x3cd320 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b4f78c │ │ │ │ + @ instruction: 0xf974f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r5], r8 │ │ │ │ + addeq fp, r5, r8, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bcc4 │ │ │ │ + bl 0xfec1bd44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4b10 │ │ │ │ + bl 0x3f4b90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd2f8 │ │ │ │ + bl 0x3cd378 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf988f78c │ │ │ │ + @ instruction: 0xf948f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr #1 │ │ │ │ + addeq fp, r5, r0, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bd1c │ │ │ │ + bl 0xfec1bd9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4b68 │ │ │ │ + bl 0x3f4be8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd350 │ │ │ │ + bl 0x3cd3d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf95cf78c │ │ │ │ + @ instruction: 0xf91cf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr #32 │ │ │ │ + addeq sl, r5, r8, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bd74 │ │ │ │ + bl 0xfec1bdf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4bc0 │ │ │ │ + bl 0x3f4c40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd3a8 │ │ │ │ + bl 0x3cd428 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf930f78c │ │ │ │ + @ instruction: 0xf8f0f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r5], r0 │ │ │ │ + addeq sl, r5, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bdcc │ │ │ │ + bl 0xfec1be4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4c18 │ │ │ │ + bl 0x3f4c98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd400 │ │ │ │ + bl 0x3cd480 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf904f78c │ │ │ │ + @ instruction: 0xf8c4f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r5, r8, pc @ │ │ │ │ + addeq sl, r5, r8, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1be24 │ │ │ │ + bl 0xfec1bea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4c70 │ │ │ │ + bl 0x3f4cf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd458 │ │ │ │ + bl 0x3cd4d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d8f78c │ │ │ │ + @ instruction: 0xf898f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr #30 │ │ │ │ + addeq sl, r5, r0, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1be7c │ │ │ │ + bl 0xfec1befc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4cc8 │ │ │ │ + bl 0x3f4d48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd4b0 │ │ │ │ + bl 0x3cd530 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8acf78c │ │ │ │ + @ instruction: 0xf86cf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror #29 │ │ │ │ + addeq sl, r5, r8, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bed4 │ │ │ │ + bl 0xfec1bf54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4d20 │ │ │ │ + bl 0x3f4da0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd508 │ │ │ │ + bl 0x3cd588 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf880f78c │ │ │ │ + @ instruction: 0xf840f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r5, r0, lr │ │ │ │ + addeq sl, r5, r0, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bf2c │ │ │ │ + bl 0xfec1bfac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4d78 │ │ │ │ + bl 0x3f4df8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd560 │ │ │ │ + bl 0x3cd5e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf854f78c │ │ │ │ + @ instruction: 0xf814f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr lr │ │ │ │ + @ instruction: 0x0085adb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bf84 │ │ │ │ + bl 0xfec1c004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4dd0 │ │ │ │ + bl 0x3f4e50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd5b8 │ │ │ │ + bl 0x3cd638 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf828f78c │ │ │ │ + @ instruction: 0xffe8f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror #27 │ │ │ │ + addeq sl, r5, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bfdc │ │ │ │ + bl 0xfec1c05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4e28 │ │ │ │ + bl 0x3f4ea8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r0, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd610 │ │ │ │ + bl 0x3cd690 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfffcf78b │ │ │ │ + @ instruction: 0xffbcf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl #27 │ │ │ │ + addeq sl, r5, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c034 │ │ │ │ + bl 0xfec1c0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4e80 │ │ │ │ + bl 0x3f4f00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd668 │ │ │ │ + bl 0x3cd6e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd0f78b │ │ │ │ + @ instruction: 0xff90f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr sp │ │ │ │ + @ instruction: 0x0085acb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c08c │ │ │ │ + bl 0xfec1c10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4ed8 │ │ │ │ + bl 0x3f4f58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd6c0 │ │ │ │ + bl 0x3cd740 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa4f78b │ │ │ │ + @ instruction: 0xff64f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r5], r8 │ │ │ │ + addeq sl, r5, r8, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c0e4 │ │ │ │ + bl 0xfec1c164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4f30 │ │ │ │ + bl 0x3f4fb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd718 │ │ │ │ + bl 0x3cd798 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff78f78b │ │ │ │ + @ instruction: 0xff38f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl #25 │ │ │ │ + addeq sl, r5, r0, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c13c │ │ │ │ + bl 0xfec1c1bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4f88 │ │ │ │ + bl 0x3f5008 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd770 │ │ │ │ + bl 0x3cd7f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff4cf78b │ │ │ │ + @ instruction: 0xff0cf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr #24 │ │ │ │ + addeq sl, r5, r8, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c194 │ │ │ │ + bl 0xfec1c214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4fe0 │ │ │ │ + bl 0x3f5060 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd7c8 │ │ │ │ + bl 0x3cd848 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff20f78b │ │ │ │ + cdp2 7, 14, cr15, cr0, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r5], r0 │ │ │ │ + addeq sl, r5, r0, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c1ec │ │ │ │ + bl 0xfec1c26c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5038 │ │ │ │ + bl 0x3f50b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51b8f64e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd820 │ │ │ │ + bl 0x3cd8a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 15, cr15, cr4, cr11, {4} │ │ │ │ + cdp2 7, 11, cr15, cr4, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror fp │ │ │ │ + strdeq sl, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c244 │ │ │ │ + bl 0xfec1c2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5090 │ │ │ │ + bl 0x3f5110 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd878 │ │ │ │ + bl 0x3cd8f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 12, cr15, cr8, cr11, {4} │ │ │ │ + cdp2 7, 8, cr15, cr8, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr #22 │ │ │ │ + addeq sl, r5, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c29c │ │ │ │ + bl 0xfec1c31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f50e8 │ │ │ │ + bl 0x3f5168 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd8d0 │ │ │ │ + bl 0x3cd950 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 9, cr15, cr12, cr11, {4} │ │ │ │ + cdp2 7, 5, cr15, cr12, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr #21 │ │ │ │ + addeq sl, r5, r8, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c2f4 │ │ │ │ + bl 0xfec1c374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5140 │ │ │ │ + bl 0x3f51c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd928 │ │ │ │ + bl 0x3cd9a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 7, cr15, cr0, cr11, {4} │ │ │ │ + cdp2 7, 3, cr15, cr0, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror sl │ │ │ │ + strdeq sl, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c34c │ │ │ │ + bl 0xfec1c3cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5198 │ │ │ │ + bl 0x3f5218 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd980 │ │ │ │ + bl 0x3cda00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 4, cr15, cr4, cr11, {4} │ │ │ │ + cdp2 7, 0, cr15, cr4, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl sl │ │ │ │ + umulleq sl, r5, r8, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c3a4 │ │ │ │ + bl 0xfec1c424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f51f0 │ │ │ │ + bl 0x3f5270 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd9d8 │ │ │ │ + bl 0x3cda58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 1, cr15, cr8, cr11, {4} │ │ │ │ + ldc2l 7, cr15, [r8, #556] @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr #19 │ │ │ │ + addeq sl, r5, r0, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c3fc │ │ │ │ + bl 0xfec1c47c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5248 │ │ │ │ + bl 0x3f52c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cda30 │ │ │ │ + bl 0x3cdab0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #556]! @ 0x22c │ │ │ │ + stc2 7, cr15, [ip, #556]! @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror #18 │ │ │ │ + addeq sl, r5, r8, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c454 │ │ │ │ + bl 0xfec1c4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f52a0 │ │ │ │ + bl 0x3f5320 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrcs pc, lr, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cda88 │ │ │ │ + bl 0x3cdb08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #556] @ 0x22c │ │ │ │ + stc2 7, cr15, [r0, #556] @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl r9 │ │ │ │ + umulleq sl, r5, r0, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c4ac │ │ │ │ + bl 0xfec1c52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f52f8 │ │ │ │ + bl 0x3f5378 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_usr, lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdae0 │ │ │ │ + bl 0x3cdb60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #556] @ 0x22c │ │ │ │ + ldc2l 7, cr15, [r4, #-556] @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085a8b8 │ │ │ │ + addeq sl, r5, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c504 │ │ │ │ + bl 0xfec1c584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5350 │ │ │ │ + bl 0x3f53d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r4, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdb38 │ │ │ │ + bl 0x3cdbb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #-556]! @ 0xfffffdd4 │ │ │ │ + stc2 7, cr15, [r8, #-556]! @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror #16 │ │ │ │ + addeq sl, r5, r0, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c55c │ │ │ │ + bl 0xfec1c5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f53a8 │ │ │ │ + bl 0x3f5428 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdb90 │ │ │ │ + bl 0x3cdc10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2l 7, cr15, [ip], #556 @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl #16 │ │ │ │ + addeq sl, r5, r8, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c5b4 │ │ │ │ + bl 0xfec1c634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5400 │ │ │ │ + bl 0x3f5480 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, ip, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdbe8 │ │ │ │ + bl 0x3cdc68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #-556] @ 0xfffffdd4 │ │ │ │ + ldc2l 7, cr15, [r0], {139} @ 0x8b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085a7b0 │ │ │ │ + addeq sl, r5, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c60c │ │ │ │ + bl 0xfec1c68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5458 │ │ │ │ + bl 0x3f54d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51bcf64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdc40 │ │ │ │ + bl 0x3cdcc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], #556 @ 0x22c │ │ │ │ + stc2 7, cr15, [r4], #556 @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr r7 │ │ │ │ + ldrdeq sl, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c664 │ │ │ │ + bl 0xfec1c6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f54b0 │ │ │ │ + bl 0x3f5530 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdc98 │ │ │ │ + bl 0x3cdd18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], #556 @ 0x22c │ │ │ │ + ldc2l 7, cr15, [r8], #-556 @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl #14 │ │ │ │ + addeq sl, r5, r0, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c6bc │ │ │ │ + bl 0xfec1c73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5508 │ │ │ │ + bl 0x3f5588 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r4, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdcf0 │ │ │ │ + bl 0x3cdd70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], {139} @ 0x8b │ │ │ │ + mcrr2 7, 8, pc, ip, cr11 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr #13 │ │ │ │ + addeq sl, r5, r8, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c714 │ │ │ │ + bl 0xfec1c794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5560 │ │ │ │ + bl 0x3f55e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdd48 │ │ │ │ + bl 0x3cddc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], #-556 @ 0xfffffdd4 │ │ │ │ + stc2 7, cr15, [r0], #-556 @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr r6 │ │ │ │ + ldrdeq sl, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c76c │ │ │ │ + bl 0xfec1c7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f55b8 │ │ │ │ + bl 0x3f5638 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdda0 │ │ │ │ + bl 0x3cde20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], #-556 @ 0xfffffdd4 │ │ │ │ + blx 0xffe03456 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r5], r8 │ │ │ │ + addeq sl, r5, r8, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c7c4 │ │ │ │ + bl 0xfec1c844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5610 │ │ │ │ + bl 0x3f5690 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cddf8 │ │ │ │ + bl 0x3cde78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], {139} @ 0x8b │ │ │ │ + blx 0xff3034ae │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr #11 │ │ │ │ + addeq sl, r5, r0, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c81c │ │ │ │ + bl 0xfec1c89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5668 │ │ │ │ + bl 0x3f56e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cde50 │ │ │ │ + bl 0x3cded0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff803486 │ │ │ │ + blx 0xfe803506 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr #10 │ │ │ │ + addeq sl, r5, r8, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c874 │ │ │ │ + bl 0xfec1c8f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f56c0 │ │ │ │ + bl 0x3f5740 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdea8 │ │ │ │ + bl 0x3cdf28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfed034de │ │ │ │ + blx 0x1d0355e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r5], r0 │ │ │ │ + addeq sl, r5, r0, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c8cc │ │ │ │ + bl 0xfec1c94c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5718 │ │ │ │ + bl 0x3f5798 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdf00 │ │ │ │ + bl 0x3cdf80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe203536 │ │ │ │ + blx 0x12035b6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r5, r8, r4 │ │ │ │ + addeq sl, r5, r8, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c924 │ │ │ │ + bl 0xfec1c9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5770 │ │ │ │ + bl 0x3f57f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdf58 │ │ │ │ + bl 0x3cdfd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x170358e │ │ │ │ + blx 0x70360e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr #8 │ │ │ │ + addeq sl, r5, r0, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c97c │ │ │ │ + bl 0xfec1c9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f57c8 │ │ │ │ + bl 0x3f5848 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdfb0 │ │ │ │ + bl 0x3ce030 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xc035e6 │ │ │ │ + blx 0xffc03664 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror #7 │ │ │ │ + addeq sl, r5, r8, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c9d4 │ │ │ │ + bl 0xfec1ca54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5820 │ │ │ │ + bl 0x3f58a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce008 │ │ │ │ + bl 0x3ce088 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x10363e │ │ │ │ + blx 0xff1036bc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r5, r0, r3 │ │ │ │ + addeq sl, r5, r0, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ca2c │ │ │ │ + bl 0xfec1caac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5878 │ │ │ │ + bl 0x3f58f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce060 │ │ │ │ + bl 0x3ce0e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff603694 │ │ │ │ + blx 0xfe603714 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr r3 │ │ │ │ + @ instruction: 0x0085a2b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ca84 │ │ │ │ + bl 0xfec1cb04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f58d0 │ │ │ │ + bl 0x3f5950 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31a8f64e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce0b8 │ │ │ │ + bl 0x3ce138 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeb036ec │ │ │ │ + blx 0x1b0376c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror #5 │ │ │ │ + addeq sl, r5, r0, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cadc │ │ │ │ + bl 0xfec1cb5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5928 │ │ │ │ + bl 0x3f59a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R12_fiq, lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce110 │ │ │ │ + bl 0x3ce190 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x2003744 │ │ │ │ + blx 0x10037c4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl #5 │ │ │ │ + addeq sl, r5, r8, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cb34 │ │ │ │ + bl 0xfec1cbb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5980 │ │ │ │ + bl 0x3f5a00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsmi pc, lr, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce168 │ │ │ │ + bl 0x3ce1e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x150379c │ │ │ │ + blx 0x50381c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr r2 │ │ │ │ + @ instruction: 0x0085a1b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cb8c │ │ │ │ + bl 0xfec1cc0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f59d8 │ │ │ │ + bl 0x3f5a58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 108), r1 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce1c0 │ │ │ │ + bl 0x3ce240 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xa037f4 │ │ │ │ + @ instruction: 0xf9e4f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r5], r8 │ │ │ │ + addeq sl, r5, r8, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cbe4 │ │ │ │ + bl 0xfec1cc64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5a30 │ │ │ │ + bl 0x3f5ab0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r0, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce218 │ │ │ │ + bl 0x3ce298 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f8f78b │ │ │ │ + @ instruction: 0xf9b8f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl #3 │ │ │ │ + addeq sl, r5, r0, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cc3c │ │ │ │ + bl 0xfec1ccbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5a88 │ │ │ │ + bl 0x3f5b08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce270 │ │ │ │ + bl 0x3ce2f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9ccf78b │ │ │ │ + @ instruction: 0xf98cf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr #2 │ │ │ │ + addeq sl, r5, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cc94 │ │ │ │ + bl 0xfec1cd14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5ae0 │ │ │ │ + bl 0x3f5b60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce2c8 │ │ │ │ + bl 0x3ce348 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a0f78b │ │ │ │ + @ instruction: 0xf960f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r5], r0 │ │ │ │ + addeq sl, r5, r0, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ccec │ │ │ │ + bl 0xfec1cd6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5b38 │ │ │ │ + bl 0x3f5bb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce320 │ │ │ │ + bl 0x3ce3a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf974f78b │ │ │ │ + @ instruction: 0xf934f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror r0 │ │ │ │ + strdeq r9, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cd44 │ │ │ │ + bl 0xfec1cdc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5b90 │ │ │ │ + bl 0x3f5c10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce378 │ │ │ │ + bl 0x3ce3f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf948f78b │ │ │ │ + @ instruction: 0xf908f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr #32 │ │ │ │ + addeq r9, r5, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cd9c │ │ │ │ + bl 0xfec1ce1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5be8 │ │ │ │ + bl 0x3f5c68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce3d0 │ │ │ │ + bl 0x3ce450 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf91cf78b │ │ │ │ + @ instruction: 0xf8dcf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, asr #31 │ │ │ │ + addeq r9, r5, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cdf4 │ │ │ │ + bl 0xfec1ce74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5c40 │ │ │ │ + bl 0x3f5cc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce428 │ │ │ │ + bl 0x3ce4a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f0f78b │ │ │ │ + @ instruction: 0xf8b0f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, ror pc │ │ │ │ + strdeq r9, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ce4c │ │ │ │ + bl 0xfec1cecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5c98 │ │ │ │ + bl 0x3f5d18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b4f64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce480 │ │ │ │ + bl 0x3ce500 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c4f78b │ │ │ │ + @ instruction: 0xf884f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsl pc │ │ │ │ + umulleq r9, r5, r8, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cea4 │ │ │ │ + bl 0xfec1cf24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5cf0 │ │ │ │ + bl 0x3f5d70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce4d8 │ │ │ │ + bl 0x3ce558 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf898f78b │ │ │ │ + @ instruction: 0xf858f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, asr #29 │ │ │ │ + addeq r9, r5, r0, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cefc │ │ │ │ + bl 0xfec1cf7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5d48 │ │ │ │ + bl 0x3f5dc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 96), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce530 │ │ │ │ + bl 0x3ce5b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf86cf78b │ │ │ │ + @ instruction: 0xf82cf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, ror #28 │ │ │ │ + addeq r9, r5, r8, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cf54 │ │ │ │ + bl 0xfec1cfd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5da0 │ │ │ │ + bl 0x3f5e20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce588 │ │ │ │ + bl 0x3ce608 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf840f78b │ │ │ │ + @ instruction: 0xf800f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsl lr │ │ │ │ + umulleq r9, r5, r0, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cfac │ │ │ │ + bl 0xfec1d02c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5df8 │ │ │ │ + bl 0x3f5e78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 104), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce5e0 │ │ │ │ + bl 0x3ce660 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf814f78b │ │ │ │ + @ instruction: 0xffd4f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00859db8 │ │ │ │ + addeq r9, r5, r8, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d004 │ │ │ │ + bl 0xfec1d084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5e50 │ │ │ │ + bl 0x3f5ed0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce638 │ │ │ │ + bl 0x3ce6b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe8f78a │ │ │ │ + @ instruction: 0xffa8f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, ror #26 │ │ │ │ + addeq r9, r5, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d05c │ │ │ │ + bl 0xfec1d0dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5ea8 │ │ │ │ + bl 0x3f5f28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r4, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce690 │ │ │ │ + bl 0x3ce710 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffbcf78a │ │ │ │ + @ instruction: 0xff7cf78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsl #26 │ │ │ │ + addeq r9, r5, r8, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d0b4 │ │ │ │ + bl 0xfec1d134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5f00 │ │ │ │ + bl 0x3f5f80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce6e8 │ │ │ │ + bl 0x3ce768 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff90f78a │ │ │ │ + @ instruction: 0xff50f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00859cb0 │ │ │ │ + addeq r9, r5, r0, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d10c │ │ │ │ + bl 0xfec1d18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5f58 │ │ │ │ + bl 0x3f5fd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r4, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce740 │ │ │ │ + bl 0x3ce7c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff64f78a │ │ │ │ + @ instruction: 0xff24f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, asr ip │ │ │ │ + ldrdeq r9, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d164 │ │ │ │ + bl 0xfec1d1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5fb0 │ │ │ │ + bl 0x3f6030 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce798 │ │ │ │ + bl 0x3ce818 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff38f78a │ │ │ │ + cdp2 7, 15, cr15, cr8, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsl #24 │ │ │ │ + addeq r9, r5, r0, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d1bc │ │ │ │ + bl 0xfec1d23c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6008 │ │ │ │ + bl 0x3f6088 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41bcf64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce7f0 │ │ │ │ + bl 0x3ce870 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff0cf78a │ │ │ │ + cdp2 7, 12, cr15, cr12, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr #23 │ │ │ │ + addeq r9, r5, r8, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d214 │ │ │ │ + bl 0xfec1d294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6060 │ │ │ │ + bl 0x3f60e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce848 │ │ │ │ + bl 0x3ce8c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 14, cr15, cr0, cr10, {4} │ │ │ │ + cdp2 7, 10, cr15, cr0, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, asr fp │ │ │ │ + ldrdeq r9, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d26c │ │ │ │ + bl 0xfec1d2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f60b8 │ │ │ │ + bl 0x3f6138 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce8a0 │ │ │ │ + bl 0x3ce920 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 11, cr15, cr4, cr10, {4} │ │ │ │ + cdp2 7, 7, cr15, cr4, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r9, [r5], r8 │ │ │ │ + addeq r9, r5, r8, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d2c4 │ │ │ │ + bl 0xfec1d344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6110 │ │ │ │ + bl 0x3f6190 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce8f8 │ │ │ │ + bl 0x3ce978 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 8, cr15, cr8, cr10, {4} │ │ │ │ + cdp2 7, 4, cr15, cr8, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr #21 │ │ │ │ + addeq r9, r5, r0, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d31c │ │ │ │ + bl 0xfec1d39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6168 │ │ │ │ + bl 0x3f61e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, ip, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce950 │ │ │ │ + bl 0x3ce9d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 5, cr15, cr12, cr10, {4} │ │ │ │ + cdp2 7, 1, cr15, cr12, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, asr #20 │ │ │ │ + addeq r9, r5, r8, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d374 │ │ │ │ + bl 0xfec1d3f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f61c0 │ │ │ │ + bl 0x3f6240 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_usr, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce9a8 │ │ │ │ + bl 0x3cea28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 3, cr15, cr0, cr10, {4} │ │ │ │ + ldc2l 7, cr15, [r0, #552]! @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r9, [r5], r0 │ │ │ │ + addeq r9, r5, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d3cc │ │ │ │ + bl 0xfec1d44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6218 │ │ │ │ + bl 0x3f6298 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cea00 │ │ │ │ + bl 0x3cea80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 0, cr15, cr4, cr10, {4} │ │ │ │ + stc2l 7, cr15, [r4, #552] @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r5, r8, r9 │ │ │ │ + addeq r9, r5, r8, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d424 │ │ │ │ + bl 0xfec1d4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6270 │ │ │ │ + bl 0x3f62f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cea58 │ │ │ │ + bl 0x3cead8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #552] @ 0x228 │ │ │ │ + ldc2 7, cr15, [r8, #552] @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, asr #18 │ │ │ │ + addeq r9, r5, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d47c │ │ │ │ + bl 0xfec1d4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f62c8 │ │ │ │ + bl 0x3f6348 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51acf241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ceab0 │ │ │ │ + bl 0x3ceb30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #552]! @ 0x228 │ │ │ │ + stc2l 7, cr15, [ip, #-552]! @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, ror #17 │ │ │ │ + addeq r9, r5, r8, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d4d4 │ │ │ │ + bl 0xfec1d554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6320 │ │ │ │ + bl 0x3f63a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ceb08 │ │ │ │ + bl 0x3ceb88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #552] @ 0x228 │ │ │ │ + stc2l 7, cr15, [r0, #-552] @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r5, r0, r8 │ │ │ │ + addeq r9, r5, r0, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d52c │ │ │ │ + bl 0xfec1d5ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6378 │ │ │ │ + bl 0x3f63f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R8_fiq, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ceb60 │ │ │ │ + bl 0x3cebe0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #-552] @ 0xfffffdd8 │ │ │ │ + ldc2 7, cr15, [r4, #-552] @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr r8 │ │ │ │ + @ instruction: 0x008597b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d584 │ │ │ │ + bl 0xfec1d604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f63d0 │ │ │ │ + bl 0x3f6450 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cebb8 │ │ │ │ + bl 0x3cec38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #-552]! @ 0xfffffdd8 │ │ │ │ + stc2l 7, cr15, [r8], #552 @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, ror #15 │ │ │ │ + addeq r9, r5, r0, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d5dc │ │ │ │ + bl 0xfec1d65c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6428 │ │ │ │ + bl 0x3f64a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41a4f241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cec10 │ │ │ │ + bl 0x3cec90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], #552 @ 0x228 │ │ │ │ + ldc2 7, cr15, [ip], #552 @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsl #15 │ │ │ │ + addeq r9, r5, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d634 │ │ │ │ + bl 0xfec1d6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6480 │ │ │ │ + bl 0x3f6500 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cec68 │ │ │ │ + bl 0x3cece8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], {138} @ 0x8a │ │ │ │ + ldc2 7, cr15, [r0], {138} @ 0x8a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr r7 │ │ │ │ + @ instruction: 0x008596b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d68c │ │ │ │ + bl 0xfec1d70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f64d8 │ │ │ │ + bl 0x3f6558 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cecc0 │ │ │ │ + bl 0x3ced40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #552 @ 0x228 │ │ │ │ + stc2l 7, cr15, [r4], #-552 @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r5], r8 │ │ │ │ + addeq r9, r5, r8, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d6e4 │ │ │ │ + bl 0xfec1d764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6530 │ │ │ │ + bl 0x3f65b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ced18 │ │ │ │ + bl 0x3ced98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], #-552 @ 0xfffffdd8 │ │ │ │ + ldc2 7, cr15, [r8], #-552 @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsl #13 │ │ │ │ + addeq r9, r5, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d73c │ │ │ │ + bl 0xfec1d7bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6588 │ │ │ │ + bl 0x3f6608 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ced70 │ │ │ │ + bl 0x3cedf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 8, pc, ip, cr10 @ │ │ │ │ + stc2 7, cr15, [ip], {138} @ 0x8a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr #12 │ │ │ │ + addeq r9, r5, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d794 │ │ │ │ + bl 0xfec1d814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f65e0 │ │ │ │ + bl 0x3f6660 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cedc8 │ │ │ │ + bl 0x3cee48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], #-552 @ 0xfffffdd8 │ │ │ │ + blx 0xff90447a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r5], r0 │ │ │ │ + addeq r9, r5, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d7ec │ │ │ │ + bl 0xfec1d86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6638 │ │ │ │ + bl 0x3f66b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cee20 │ │ │ │ + bl 0x3ceea0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffe04452 │ │ │ │ + blx 0xfee044d2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, ror r5 │ │ │ │ + strdeq r9, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d844 │ │ │ │ + bl 0xfec1d8c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6690 │ │ │ │ + bl 0x3f6710 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 104), r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cee78 │ │ │ │ + bl 0x3ceef8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff3044aa │ │ │ │ + blx 0xfe30452a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr #10 │ │ │ │ + addeq r9, r5, r0, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d89c │ │ │ │ + bl 0xfec1d91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f66e8 │ │ │ │ + bl 0x3f6768 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ceed0 │ │ │ │ + bl 0x3cef50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe804502 │ │ │ │ + blx 0x1804582 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, asr #9 │ │ │ │ + addeq r9, r5, r8, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d8f4 │ │ │ │ + bl 0xfec1d974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6740 │ │ │ │ + bl 0x3f67c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cef28 │ │ │ │ + bl 0x3cefa8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1d0455a │ │ │ │ + blx 0xd045da │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, ror r4 │ │ │ │ + strdeq r9, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1d94c │ │ │ │ + bl 0xfec1d9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q11, q8, d24 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xffcef789 │ │ │ │ + @ instruction: 0xff8ef789 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fa530 │ │ │ │ + bls 0x1fa5b0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x10045c2 │ │ │ │ + blx 0x4640 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r4, lsl #8 │ │ │ │ + addeq r9, r5, r4, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1d9b8 │ │ │ │ + bl 0xfec1da38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q11, q8, d24 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xff98f789 │ │ │ │ + @ instruction: 0xff58f789 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fa59c │ │ │ │ + bls 0x1fa61c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x28462e │ │ │ │ + blx 0xff2846ac │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r5, r8, r3 │ │ │ │ + addeq r9, r5, r8, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1da24 │ │ │ │ + bl 0xfec1daa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca7ec │ │ │ │ + blmi 0x4ca86c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d17, d16, d0[1] │ │ │ │ - bl 0x189a94 │ │ │ │ + bl 0x189b14 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, sp, lsr #21 │ │ │ │ + andlt pc, r3, sp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r2, asr #6 │ │ │ │ + addeq r9, r5, r2, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1da78 │ │ │ │ + bl 0xfec1daf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca840 │ │ │ │ + blmi 0x4ca8c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d18, d0, d0[2] │ │ │ │ - bl 0x189ae8 │ │ │ │ + bl 0x189b68 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r3, lsl #21 │ │ │ │ + andlt pc, r3, r3, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, lr, ror #5 │ │ │ │ + addeq r9, r5, lr, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dacc │ │ │ │ + bl 0xfec1db4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca894 │ │ │ │ + blmi 0x4ca914 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d18, d16, d0[3] │ │ │ │ - bl 0x189b3c │ │ │ │ + bl 0x189bbc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r9, asr sl @ │ │ │ │ + andlt pc, r3, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r9, r5, sl, r2 │ │ │ │ + addeq r9, r5, sl, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1db20 │ │ │ │ + bl 0xfec1dba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca8e8 │ │ │ │ + blmi 0x4ca968 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x189b90 │ │ │ │ + bl 0x189c10 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, pc, lsr #20 │ │ │ │ + andlt pc, r3, pc, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r6, asr #4 │ │ │ │ + addeq r9, r5, r6, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1db74 │ │ │ │ + bl 0xfec1dbf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca93c │ │ │ │ + blmi 0x4ca9bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c03cd4 │ │ │ │ - bl 0x189be4 │ │ │ │ + bl 0x189c64 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r5, lsl #20 │ │ │ │ + andlt pc, r3, r5, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r9, [r5], r2 │ │ │ │ + addeq r9, r5, r2, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dbc8 │ │ │ │ + bl 0xfec1dc48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca990 │ │ │ │ + blmi 0x4caa10 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmov.i32 q10, #2303 @ 0x000008ff │ │ │ │ - bl 0x189c38 │ │ │ │ + bl 0x189cb8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + mullt r3, fp, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r9, r5, lr, r1 │ │ │ │ + addeq r9, r5, lr, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dc1c │ │ │ │ + bl 0xfec1dc9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca9e4 │ │ │ │ + blmi 0x4caa64 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c03c94 │ │ │ │ - bl 0x189c8c │ │ │ │ + bl 0x189d0c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - @ instruction: 0xb003f9b1 │ │ │ │ + andlt pc, r3, r1, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, sl, asr #2 │ │ │ │ + addeq r9, r5, sl, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dc70 │ │ │ │ + bl 0xfec1dcf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caa38 │ │ │ │ + blmi 0x4caab8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 d20, #2303 @ 0x000008ff │ │ │ │ - bl 0x189ce0 │ │ │ │ + bl 0x189d60 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r7, lsl #19 │ │ │ │ + andlt pc, r3, r7, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r9, [r5], r6 │ │ │ │ + addeq r9, r5, r6, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dcc4 │ │ │ │ + bl 0xfec1dd44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caa8c │ │ │ │ + blmi 0x4cab0c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c04c9c │ │ │ │ - bl 0x189d34 │ │ │ │ + bl 0x189db4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, sp, asr r9 @ │ │ │ │ + andlt pc, r3, sp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r2, lsr #1 │ │ │ │ + addeq r9, r5, r2, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dd18 │ │ │ │ + bl 0xfec1dd98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caae0 │ │ │ │ + blmi 0x4cab60 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ - bl 0x189d88 │ │ │ │ + bl 0x189e08 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r3, lsr r9 @ │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, lr, asr #32 │ │ │ │ + addeq r8, r5, lr, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dd6c │ │ │ │ + bl 0xfec1ddec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cab34 │ │ │ │ + blmi 0x4cabb4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - bl 0x189ddc │ │ │ │ + bl 0x189e5c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r9, lsl #18 │ │ │ │ + andlt pc, r3, r9, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], sl │ │ │ │ + addeq r8, r5, sl, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ddc0 │ │ │ │ + bl 0xfec1de40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cab88 │ │ │ │ + blmi 0x4cac08 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 q11, d0, d24 │ │ │ │ - bl 0x189e30 │ │ │ │ + bl 0x189eb0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + mullt r3, pc, r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsr #31 │ │ │ │ + addeq r8, r5, r6, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1de14 │ │ │ │ + bl 0xfec1de94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cabdc │ │ │ │ + blmi 0x4cac5c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 q11, d16, d28 │ │ │ │ - bl 0x189e84 │ │ │ │ + bl 0x189f04 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - @ instruction: 0xb003f8b5 │ │ │ │ + andlt pc, r3, r5, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, asr pc │ │ │ │ + ldrdeq r8, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1de68 │ │ │ │ + bl 0xfec1dee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cac30 │ │ │ │ + blmi 0x4cacb0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 d23, #255 @ 0x000000ff │ │ │ │ - bl 0x189ed8 │ │ │ │ + bl 0x189f58 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, fp, lsl #17 │ │ │ │ + andlt pc, r3, fp, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], lr │ │ │ │ + addeq r8, r5, lr, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1debc │ │ │ │ + bl 0xfec1df3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cac84 │ │ │ │ + blmi 0x4cad04 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c07cb4 │ │ │ │ - bl 0x189f2c │ │ │ │ + bl 0x189fac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r1, ror #16 │ │ │ │ + andlt pc, r3, r1, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsr #29 │ │ │ │ + addeq r8, r5, sl, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1df10 │ │ │ │ + bl 0xfec1df90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cacd8 │ │ │ │ + blmi 0x4cad58 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmvn.i32 d16, #2303 @ 0x000008ff │ │ │ │ - bl 0x189f80 │ │ │ │ + bl 0x18a000 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r7, lsr r8 @ │ │ │ │ + @ instruction: 0xf7890000 │ │ │ │ + strdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, asr lr │ │ │ │ + ldrdeq r8, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1df64 │ │ │ │ + bl 0xfec1dfe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cad2c │ │ │ │ + blmi 0x4cadac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c00cbc │ │ │ │ - bl 0x189fd4 │ │ │ │ + bl 0x18a054 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, sp, lsl #16 │ │ │ │ + @ instruction: 0xf7890000 │ │ │ │ + andlt pc, r3, sp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsl #28 │ │ │ │ + addeq r8, r5, r2, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dfb8 │ │ │ │ + bl 0xfec1e038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cad80 │ │ │ │ + blmi 0x4cae00 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d17, d0, d0[0] │ │ │ │ - bl 0x18a028 │ │ │ │ + bl 0x18a0a8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, ror #31 │ │ │ │ + andlt pc, r3, r3, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsr #27 │ │ │ │ + addeq r8, r5, lr, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e00c │ │ │ │ + bl 0xfec1e08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cadd4 │ │ │ │ + blmi 0x4cae54 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ - bl 0x18a07c │ │ │ │ + bl 0x18a0fc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - @ instruction: 0xb003ffb9 │ │ │ │ + andlt pc, r3, r9, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, asr sp │ │ │ │ + ldrdeq r8, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e060 │ │ │ │ + bl 0xfec1e0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cae28 │ │ │ │ + blmi 0x4caea8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ @ instruction: 0xf2c03c90 │ │ │ │ - bl 0x18a0d0 │ │ │ │ + bl 0x18a150 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, lsl #31 │ │ │ │ + andlt pc, r3, pc, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsl #26 │ │ │ │ + addeq r8, r5, r6, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e0b4 │ │ │ │ + bl 0xfec1e134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cae7c │ │ │ │ + blmi 0x4caefc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmov.i32 d20, #1279 @ 0x000004ff │ │ │ │ - bl 0x18a124 │ │ │ │ + bl 0x18a1a4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, ror #30 │ │ │ │ + andlt pc, r3, r5, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x00858cb2 │ │ │ │ + addeq r8, r5, r2, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e108 │ │ │ │ + bl 0xfec1e188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caed0 │ │ │ │ + blmi 0x4caf50 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ @ instruction: 0xf2c04c98 │ │ │ │ - bl 0x18a178 │ │ │ │ + bl 0x18a1f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, lsr pc @ │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, asr ip │ │ │ │ + ldrdeq r8, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e15c │ │ │ │ + bl 0xfec1e1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caf24 │ │ │ │ + blmi 0x4cafa4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmov.i32 d21, #3327 @ 0x00000cff │ │ │ │ - bl 0x18a1cc │ │ │ │ + bl 0x18a24c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, lsl pc @ │ │ │ │ + ldrdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsl #24 │ │ │ │ + addeq r8, r5, sl, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e1b0 │ │ │ │ + bl 0xfec1e230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caf78 │ │ │ │ + blmi 0x4caff8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ - bl 0x18a220 │ │ │ │ + bl 0x18a2a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, ror #29 │ │ │ │ + andlt pc, r3, r7, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x00858bb6 │ │ │ │ + addeq r8, r5, r6, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e204 │ │ │ │ + bl 0xfec1e284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cafcc │ │ │ │ + blmi 0x4cb04c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c04cdc │ │ │ │ - bl 0x18a274 │ │ │ │ + bl 0x18a2f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - @ instruction: 0xb003febd │ │ │ │ + andlt pc, r3, sp, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, ror #22 │ │ │ │ + addeq r8, r5, r2, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e258 │ │ │ │ + bl 0xfec1e2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb020 │ │ │ │ + blmi 0x4cb0a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d21, d0, d0[4] │ │ │ │ - bl 0x18a2c8 │ │ │ │ + bl 0x18a348 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - mullt r3, r3, lr │ │ │ │ + andlt pc, r3, r3, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsl #22 │ │ │ │ + addeq r8, r5, lr, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e2ac │ │ │ │ + bl 0xfec1e32c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb074 │ │ │ │ + blmi 0x4cb0f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d21, d16, d0[5] │ │ │ │ - bl 0x18a31c │ │ │ │ + bl 0x18a39c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, ror #28 │ │ │ │ + andlt pc, r3, r9, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x00858aba │ │ │ │ + addeq r8, r5, sl, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e300 │ │ │ │ + bl 0xfec1e380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb0c8 │ │ │ │ + blmi 0x4cb148 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d22, d0, d0[6] │ │ │ │ - bl 0x18a370 │ │ │ │ + bl 0x18a3f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, lsr lr @ │ │ │ │ + strdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, ror #20 │ │ │ │ + addeq r8, r5, r6, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e354 │ │ │ │ + bl 0xfec1e3d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb11c │ │ │ │ + blmi 0x4cb19c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d22, d16, d0[7] │ │ │ │ - bl 0x18a3c4 │ │ │ │ + bl 0x18a444 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, lsl lr @ │ │ │ │ + ldrdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsl sl │ │ │ │ + umulleq r8, r5, r2, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e3a8 │ │ │ │ + bl 0xfec1e428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb170 │ │ │ │ + blmi 0x4cb1f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x18a418 │ │ │ │ + bl 0x18a498 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, ror #27 │ │ │ │ + andlt pc, r3, fp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008589be │ │ │ │ + addeq r8, r5, lr, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e3fc │ │ │ │ + bl 0xfec1e47c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb1c4 │ │ │ │ + blmi 0x4cb244 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c07cf4 │ │ │ │ - bl 0x18a46c │ │ │ │ + bl 0x18a4ec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, asr #27 │ │ │ │ + andlt pc, r3, r1, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, ror #18 │ │ │ │ + addeq r8, r5, sl, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e450 │ │ │ │ + bl 0xfec1e4d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb218 │ │ │ │ + blmi 0x4cb298 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmvn.i32 q8, #2303 @ 0x000008ff │ │ │ │ - bl 0x18a4c0 │ │ │ │ + bl 0x18a540 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - mullt r3, r7, sp │ │ │ │ + andlt pc, r3, r7, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsl r9 │ │ │ │ + umulleq r8, r5, r6, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e4a4 │ │ │ │ + bl 0xfec1e524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb26c │ │ │ │ + blmi 0x4cb2ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ @ instruction: 0xf2c00cfc │ │ │ │ - bl 0x18a514 │ │ │ │ + bl 0x18a594 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, ror #26 │ │ │ │ + andlt pc, r3, sp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, asr #17 │ │ │ │ + addeq r8, r5, r2, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e4f8 │ │ │ │ + bl 0xfec1e578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb2c0 │ │ │ │ + blmi 0x4cb340 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ - bl 0x18a568 │ │ │ │ + bl 0x18a5e8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, asr #26 │ │ │ │ + andlt pc, r3, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, ror #16 │ │ │ │ + addeq r8, r5, lr, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e54c │ │ │ │ + bl 0xfec1e5cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb314 │ │ │ │ + blmi 0x4cb394 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 q9, d0, d4 │ │ │ │ - bl 0x18a5bc │ │ │ │ + bl 0x18a63c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, lsl sp @ │ │ │ │ + ldrdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsl r8 │ │ │ │ + umulleq r8, r5, sl, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e5a0 │ │ │ │ + bl 0xfec1e620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb368 │ │ │ │ + blmi 0x4cb3e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 q9, d16, d8 │ │ │ │ - bl 0x18a610 │ │ │ │ + bl 0x18a690 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, ror #25 │ │ │ │ + andlt pc, r3, pc, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, asr #15 │ │ │ │ + addeq r8, r5, r6, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e5f4 │ │ │ │ + bl 0xfec1e674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb3bc │ │ │ │ + blmi 0x4cb43c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ @ instruction: 0xf2c00cb4 │ │ │ │ - bl 0x18a664 │ │ │ │ + bl 0x18a6e4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, asr #25 │ │ │ │ + andlt pc, r3, r5, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, ror r7 │ │ │ │ + strdeq r8, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e648 │ │ │ │ + bl 0xfec1e6c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb410 │ │ │ │ + blmi 0x4cb490 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ @ instruction: 0xf2c01cbc │ │ │ │ - bl 0x18a6b8 │ │ │ │ + bl 0x18a738 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - mullt r3, fp, ip │ │ │ │ + andlt pc, r3, fp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsl r7 │ │ │ │ + umulleq r8, r5, lr, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e69c │ │ │ │ + bl 0xfec1e71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb464 │ │ │ │ + blmi 0x4cb4e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 q11, d16, d20 │ │ │ │ - bl 0x18a70c │ │ │ │ + bl 0x18a78c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, ror ip @ │ │ │ │ + andlt pc, r3, r1, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, asr #13 │ │ │ │ + addeq r8, r5, sl, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e6f0 │ │ │ │ + bl 0xfec1e770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb4b8 │ │ │ │ + blmi 0x4cb538 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ - bl 0x18a760 │ │ │ │ + bl 0x18a7e0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, asr #24 │ │ │ │ + andlt pc, r3, r7, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, ror r6 │ │ │ │ + strdeq r8, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e744 │ │ │ │ + bl 0xfec1e7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb50c │ │ │ │ + blmi 0x4cb58c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ - bl 0x18a7b4 │ │ │ │ + bl 0x18a834 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, lsl ip @ │ │ │ │ + ldrdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsr #12 │ │ │ │ + addeq r8, r5, r2, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e798 │ │ │ │ + bl 0xfec1e818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb560 │ │ │ │ + blmi 0x4cb5e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 q11, d0, d16 │ │ │ │ - bl 0x18a808 │ │ │ │ + bl 0x18a888 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + @ instruction: 0xb003fbb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, asr #11 │ │ │ │ + addeq r8, r5, lr, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e7ec │ │ │ │ + bl 0xfec1e86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb5b4 │ │ │ │ + blmi 0x4cb634 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 , d0, d24 │ │ │ │ - bl 0x18a85c │ │ │ │ + bl 0x18a8dc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, asr #23 │ │ │ │ + andlt pc, r3, r9, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, ror r5 │ │ │ │ + strdeq r8, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e840 │ │ │ │ + bl 0xfec1e8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb608 │ │ │ │ + blmi 0x4cb688 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 , d16, d28 │ │ │ │ - bl 0x18a8b0 │ │ │ │ + bl 0x18a930 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - mullt r3, pc, fp @ │ │ │ │ + andlt pc, r3, pc, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsr #10 │ │ │ │ + addeq r8, r5, r6, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e894 │ │ │ │ + bl 0xfec1e914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb65c │ │ │ │ + blmi 0x4cb6dc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ @ instruction: 0xf2c05c9c │ │ │ │ - bl 0x18a904 │ │ │ │ + bl 0x18a984 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, ror fp @ │ │ │ │ + andlt pc, r3, r5, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r8, [r5], r2 │ │ │ │ + addeq r8, r5, r2, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e8e8 │ │ │ │ + bl 0xfec1e968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb6b0 │ │ │ │ + blmi 0x4cb730 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d19, d16, d0[3] │ │ │ │ - bl 0x18a958 │ │ │ │ + bl 0x18a9d8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, asr #22 │ │ │ │ + andlt pc, r3, fp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, ror r4 │ │ │ │ + strdeq r8, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e93c │ │ │ │ + bl 0xfec1e9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb704 │ │ │ │ + blmi 0x4cb784 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d18, d0, d0[0] │ │ │ │ - bl 0x18a9ac │ │ │ │ + bl 0x18aa2c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, lsr #22 │ │ │ │ + andlt pc, r3, r1, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsr #8 │ │ │ │ + addeq r8, r5, sl, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e990 │ │ │ │ + bl 0xfec1ea10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb758 │ │ │ │ + blmi 0x4cb7d8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmov.i32 q10, #255 @ 0x000000ff │ │ │ │ - bl 0x18aa00 │ │ │ │ + bl 0x18aa80 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + @ instruction: 0xb003fab7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r8, [r5], r6 │ │ │ │ + addeq r8, r5, r6, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e9e4 │ │ │ │ + bl 0xfec1ea64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb7ac │ │ │ │ + blmi 0x4cb82c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d18, d16, d0[1] │ │ │ │ - bl 0x18aa54 │ │ │ │ + bl 0x18aad4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, asr #21 │ │ │ │ + andlt pc, r3, sp, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsl #7 │ │ │ │ + addeq r8, r5, r2, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ea38 │ │ │ │ + bl 0xfec1eab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb800 │ │ │ │ + blmi 0x4cb880 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ @ instruction: 0xf2c04cd4 │ │ │ │ - bl 0x18aaa8 │ │ │ │ + bl 0x18ab28 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, lsr #21 │ │ │ │ + andlt pc, r3, r3, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsr #6 │ │ │ │ + addeq r8, r5, lr, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ea8c │ │ │ │ + bl 0xfec1eb0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb854 │ │ │ │ + blmi 0x4cb8d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d19, d0, d0[2] │ │ │ │ - bl 0x18aafc │ │ │ │ + bl 0x18ab7c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, ror sl @ │ │ │ │ + andlt pc, r3, r9, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r8, [r5], sl │ │ │ │ + addeq r8, r5, sl, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eae0 │ │ │ │ + bl 0xfec1eb60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb8a8 │ │ │ │ + blmi 0x4cb928 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d17, d16, d0[3] │ │ │ │ - bl 0x18ab50 │ │ │ │ + bl 0x18abd0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, asr #20 │ │ │ │ + andlt pc, r3, pc, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsl #5 │ │ │ │ + addeq r8, r5, r6, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eb34 │ │ │ │ + bl 0xfec1ebb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb8fc │ │ │ │ + blmi 0x4cb97c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d0, d24 │ │ │ │ - bl 0x18aba4 │ │ │ │ + bl 0x18ac24 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, lsr #20 │ │ │ │ + andlt pc, r3, r5, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsr r2 │ │ │ │ + @ instruction: 0x008581b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eb88 │ │ │ │ + bl 0xfec1ec08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb950 │ │ │ │ + blmi 0x4cb9d0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d16, d28 │ │ │ │ - bl 0x18abf8 │ │ │ │ + bl 0x18ac78 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - strdlt pc, [r3], -fp │ │ │ │ + @ instruction: 0xb003f9bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r8, [r5], lr │ │ │ │ + addeq r8, r5, lr, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ebdc │ │ │ │ + bl 0xfec1ec5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb9a4 │ │ │ │ + blmi 0x4cba24 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmov.i32 d19, #2303 @ 0x000008ff │ │ │ │ - bl 0x18ac4c │ │ │ │ + bl 0x18accc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + mullt r3, r1, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsl #3 │ │ │ │ + addeq r8, r5, sl, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ec30 │ │ │ │ + bl 0xfec1ecb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb9f8 │ │ │ │ + blmi 0x4cba78 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c03c9c │ │ │ │ - bl 0x18aca0 │ │ │ │ + bl 0x18ad20 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, lsr #19 │ │ │ │ + andlt pc, r3, r7, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsr r1 │ │ │ │ + strheq r8, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ec84 │ │ │ │ + bl 0xfec1ed04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cba4c │ │ │ │ + blmi 0x4cbacc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d21, d16, d0[7] │ │ │ │ - bl 0x18acf4 │ │ │ │ + bl 0x18ad74 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, ror r9 @ │ │ │ │ + andlt pc, r3, sp, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, ror #1 │ │ │ │ + addeq r8, r5, r2, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ecd8 │ │ │ │ + bl 0xfec1ed58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbaa0 │ │ │ │ + blmi 0x4cbb20 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ - bl 0x18ad48 │ │ │ │ + bl 0x18adc8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, asr r9 @ │ │ │ │ + andlt pc, r3, r3, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsl #1 │ │ │ │ + addeq r8, r5, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ed2c │ │ │ │ + bl 0xfec1edac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbaf4 │ │ │ │ + blmi 0x4cbb74 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c06cf4 │ │ │ │ - bl 0x18ad9c │ │ │ │ + bl 0x18ae1c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, lsr #18 │ │ │ │ + andlt pc, r3, r9, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsr r0 │ │ │ │ + @ instruction: 0x00857fba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ed80 │ │ │ │ + bl 0xfec1ee00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbb48 │ │ │ │ + blmi 0x4cbbc8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d16, d16, d0[1] │ │ │ │ - bl 0x18adf0 │ │ │ │ + bl 0x18ae70 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - strdlt pc, [r3], -pc @ │ │ │ │ + @ instruction: 0xb003f8bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, ror #31 │ │ │ │ + addeq r7, r5, r6, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1edd4 │ │ │ │ + bl 0xfec1ee54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbb9c │ │ │ │ + blmi 0x4cbc1c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 d23, #2303 @ 0x000008ff │ │ │ │ - bl 0x18ae44 │ │ │ │ + bl 0x18aec4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - ldrdlt pc, [r3], -r5 │ │ │ │ + mullt r3, r5, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r7, r5, r2, pc @ │ │ │ │ + addeq r7, r5, r2, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ee28 │ │ │ │ + bl 0xfec1eea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbbf0 │ │ │ │ + blmi 0x4cbc70 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c07cbc │ │ │ │ - bl 0x18ae98 │ │ │ │ + bl 0x18af18 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, lsr #17 │ │ │ │ + andlt pc, r3, fp, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsr pc │ │ │ │ + @ instruction: 0x00857ebe │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ee7c │ │ │ │ + bl 0xfec1eefc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbc44 │ │ │ │ + blmi 0x4cbcc4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d0, d8 │ │ │ │ - bl 0x18aeec │ │ │ │ + bl 0x18af6c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, lsl #17 │ │ │ │ + andlt pc, r3, r1, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, ror #29 │ │ │ │ + addeq r7, r5, sl, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eed0 │ │ │ │ + bl 0xfec1ef50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbc98 │ │ │ │ + blmi 0x4cbd18 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d16, d12 │ │ │ │ - bl 0x18af40 │ │ │ │ + bl 0x18afc0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, asr r8 @ │ │ │ │ + andlt pc, r3, r7, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r7, r5, r6, lr │ │ │ │ + addeq r7, r5, r6, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ef24 │ │ │ │ + bl 0xfec1efa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbcec │ │ │ │ + blmi 0x4cbd6c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d17, d0, d0[2] │ │ │ │ - bl 0x18af94 │ │ │ │ + bl 0x18b014 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, lsr #16 │ │ │ │ + @ instruction: 0xf7880000 │ │ │ │ + andlt pc, r3, sp, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, asr #28 │ │ │ │ + addeq r7, r5, r2, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ef78 │ │ │ │ + bl 0xfec1eff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbd40 │ │ │ │ + blmi 0x4cbdc0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q10, d0, d16 │ │ │ │ - bl 0x18afe8 │ │ │ │ + bl 0x18b068 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, lsl #16 │ │ │ │ + @ instruction: 0xf7880000 │ │ │ │ + andlt pc, r3, r3, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, ror #27 │ │ │ │ + addeq r7, r5, lr, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1efcc │ │ │ │ + bl 0xfec1f04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbd94 │ │ │ │ + blmi 0x4cbe14 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q10, d16, d20 │ │ │ │ - bl 0x18b03c │ │ │ │ + bl 0x18b0bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - ldrdlt pc, [r3], -r9 │ │ │ │ + mullt r3, r9, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r7, r5, sl, sp │ │ │ │ + addeq r7, r5, sl, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f020 │ │ │ │ + bl 0xfec1f0a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbde8 │ │ │ │ + blmi 0x4cbe68 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmov.i32 d18, #255 @ 0x000000ff │ │ │ │ - bl 0x18b090 │ │ │ │ + bl 0x18b110 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, lsr #31 │ │ │ │ + andlt pc, r3, pc, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, asr #26 │ │ │ │ + addeq r7, r5, r6, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f074 │ │ │ │ + bl 0xfec1f0f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbe3c │ │ │ │ + blmi 0x4cbebc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c02c94 │ │ │ │ - bl 0x18b0e4 │ │ │ │ + bl 0x18b164 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, lsl #31 │ │ │ │ + andlt pc, r3, r5, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r7, [r5], r2 │ │ │ │ + addeq r7, r5, r2, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f0c8 │ │ │ │ + bl 0xfec1f148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbe90 │ │ │ │ + blmi 0x4cbf10 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ - bl 0x18b138 │ │ │ │ + bl 0x18b1b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, asr pc @ │ │ │ │ + andlt pc, r3, fp, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r7, r5, lr, ip │ │ │ │ + addeq r7, r5, lr, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f11c │ │ │ │ + bl 0xfec1f19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbee4 │ │ │ │ + blmi 0x4cbf64 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d20, d16, d0[5] │ │ │ │ - bl 0x18b18c │ │ │ │ + bl 0x18b20c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, lsr pc @ │ │ │ │ + strdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, asr #24 │ │ │ │ + addeq r7, r5, sl, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f170 │ │ │ │ + bl 0xfec1f1f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbf38 │ │ │ │ + blmi 0x4cbfb8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d21, d0, d0[6] │ │ │ │ - bl 0x18b1e0 │ │ │ │ + bl 0x18b260 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, lsl #30 │ │ │ │ + andlt pc, r3, r7, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r7, [r5], r6 │ │ │ │ + addeq r7, r5, r6, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f1c4 │ │ │ │ + bl 0xfec1f244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbf8c │ │ │ │ + blmi 0x4cc00c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d16, d0, d0[0] │ │ │ │ - bl 0x18b234 │ │ │ │ + bl 0x18b2b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + mullt r3, sp, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, lsr #23 │ │ │ │ + addeq r7, r5, r2, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f218 │ │ │ │ + bl 0xfec1f298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbfe0 │ │ │ │ + blmi 0x4cc060 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 d22, #255 @ 0x000000ff │ │ │ │ - bl 0x18b288 │ │ │ │ + bl 0x18b308 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - @ instruction: 0xb003feb3 │ │ │ │ + andlt pc, r3, r3, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, asr #22 │ │ │ │ + addeq r7, r5, lr, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f26c │ │ │ │ + bl 0xfec1f2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc034 │ │ │ │ + blmi 0x4cc0b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c06cb4 │ │ │ │ - bl 0x18b2dc │ │ │ │ + bl 0x18b35c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, lsl #29 │ │ │ │ + andlt pc, r3, r9, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r7, [r5], sl │ │ │ │ + addeq r7, r5, sl, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f2c0 │ │ │ │ + bl 0xfec1f340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc088 │ │ │ │ + blmi 0x4cc108 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q8, d0, d0 │ │ │ │ - bl 0x18b330 │ │ │ │ + bl 0x18b3b0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, asr lr @ │ │ │ │ + andlt pc, r3, pc, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsr #21 │ │ │ │ + addeq r7, r5, r6, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f314 │ │ │ │ + bl 0xfec1f394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc0dc │ │ │ │ + blmi 0x4cc15c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q8, d16, d4 │ │ │ │ - bl 0x18b384 │ │ │ │ + bl 0x18b404 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, lsr lr @ │ │ │ │ + strdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, asr sl │ │ │ │ + ldrdeq r7, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f368 │ │ │ │ + bl 0xfec1f3e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc130 │ │ │ │ + blmi 0x4cc1b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmvn.i32 d23, #1279 @ 0x000004ff │ │ │ │ - bl 0x18b3d4 │ │ │ │ + bl 0x18b454 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, lsl #28 │ │ │ │ + andlt pc, r3, fp, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r7, [r5], lr │ │ │ │ + addeq r7, r5, lr, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f3bc │ │ │ │ + bl 0xfec1f43c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc184 │ │ │ │ + blmi 0x4cc204 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c07cb8 │ │ │ │ - bl 0x18b428 │ │ │ │ + bl 0x18b4a8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, ror #27 │ │ │ │ + andlt pc, r3, r1, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsr #19 │ │ │ │ + addeq r7, r5, sl, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f410 │ │ │ │ + bl 0xfec1f490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc1d8 │ │ │ │ + blmi 0x4cc258 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x18b47c │ │ │ │ + bl 0x18b4fc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - @ instruction: 0xb003fdb7 │ │ │ │ + andlt pc, r3, r7, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, asr r9 │ │ │ │ + ldrdeq r7, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f464 │ │ │ │ + bl 0xfec1f4e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc22c │ │ │ │ + blmi 0x4cc2ac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c07cf4 │ │ │ │ - bl 0x18b4d0 │ │ │ │ + bl 0x18b550 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, lsl #27 │ │ │ │ + andlt pc, r3, sp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, lsl #18 │ │ │ │ + addeq r7, r5, r2, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f4b8 │ │ │ │ + bl 0xfec1f538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc280 │ │ │ │ + blmi 0x4cc300 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmvn.i32 q8, #2303 @ 0x000008ff │ │ │ │ - bl 0x18b524 │ │ │ │ + bl 0x18b5a4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, ror #26 │ │ │ │ + andlt pc, r3, r3, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsr #17 │ │ │ │ + addeq r7, r5, lr, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f50c │ │ │ │ + bl 0xfec1f58c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc2d4 │ │ │ │ + blmi 0x4cc354 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q11, d0, d28 │ │ │ │ - bl 0x18b578 │ │ │ │ + bl 0x18b5f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, lsr sp @ │ │ │ │ + strdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, asr r8 │ │ │ │ + ldrdeq r7, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f560 │ │ │ │ + bl 0xfec1f5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc328 │ │ │ │ + blmi 0x4cc3a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c06cb0 │ │ │ │ - bl 0x18b5cc │ │ │ │ + bl 0x18b64c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, lsl #26 │ │ │ │ + andlt pc, r3, pc, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsl #16 │ │ │ │ + addeq r7, r5, r6, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f5b4 │ │ │ │ + bl 0xfec1f634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc37c │ │ │ │ + blmi 0x4cc3fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d21, d16, d0[5] │ │ │ │ - bl 0x18b620 │ │ │ │ + bl 0x18b6a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, ror #25 │ │ │ │ + andlt pc, r3, r5, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008577b2 │ │ │ │ + addeq r7, r5, r2, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f608 │ │ │ │ + bl 0xfec1f688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc3d0 │ │ │ │ + blmi 0x4cc450 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d22, d0, d0[6] │ │ │ │ - bl 0x18b674 │ │ │ │ + bl 0x18b6f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - @ instruction: 0xb003fcbb │ │ │ │ + andlt pc, r3, fp, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, asr r7 │ │ │ │ + ldrdeq r7, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f65c │ │ │ │ + bl 0xfec1f6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc424 │ │ │ │ + blmi 0x4cc4a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d22, d16, d0[7] │ │ │ │ - bl 0x18b6c8 │ │ │ │ + bl 0x18b748 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - mullt r3, r1, ip │ │ │ │ + andlt pc, r3, r1, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsl #14 │ │ │ │ + addeq r7, r5, sl, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f6b0 │ │ │ │ + bl 0xfec1f730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc478 │ │ │ │ + blmi 0x4cc4f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x18b71c │ │ │ │ + bl 0x18b79c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, ror #24 │ │ │ │ + andlt pc, r3, r7, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008576b6 │ │ │ │ + addeq r7, r5, r6, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f704 │ │ │ │ + bl 0xfec1f784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc4cc │ │ │ │ + blmi 0x4cc54c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x18b770 │ │ │ │ + bl 0x18b7f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, lsr ip @ │ │ │ │ + strdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, ror #12 │ │ │ │ + addeq r7, r5, r2, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f758 │ │ │ │ + bl 0xfec1f7d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc520 │ │ │ │ + blmi 0x4cc5a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d17, d0, d0[0] │ │ │ │ - bl 0x18b7c4 │ │ │ │ + bl 0x18b844 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, lsl ip @ │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsl #12 │ │ │ │ + addeq r7, r5, lr, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f7ac │ │ │ │ + bl 0xfec1f82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc574 │ │ │ │ + blmi 0x4cc5f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d17, d16, d0[1] │ │ │ │ - bl 0x18b818 │ │ │ │ + bl 0x18b898 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, ror #23 │ │ │ │ + andlt pc, r3, r9, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008575ba │ │ │ │ + addeq r7, r5, sl, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f800 │ │ │ │ + bl 0xfec1f880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc5c8 │ │ │ │ + blmi 0x4cc648 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d18, d0, d0[2] │ │ │ │ - bl 0x18b86c │ │ │ │ + bl 0x18b8ec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - @ instruction: 0xb003fbbf │ │ │ │ + andlt pc, r3, pc, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, ror #10 │ │ │ │ + addeq r7, r5, r6, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f854 │ │ │ │ + bl 0xfec1f8d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc61c │ │ │ │ + blmi 0x4cc69c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmov.i32 d20, #3327 @ 0x00000cff │ │ │ │ - bl 0x18b8c0 │ │ │ │ + bl 0x18b940 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - mullt r3, r5, fp │ │ │ │ + andlt pc, r3, r5, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, lsl r5 │ │ │ │ + umulleq r7, r5, r2, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f8a8 │ │ │ │ + bl 0xfec1f928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc670 │ │ │ │ + blmi 0x4cc6f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q10, d16, d16 │ │ │ │ - bl 0x18b914 │ │ │ │ + bl 0x18b994 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, ror #22 │ │ │ │ + andlt pc, r3, fp, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008574be │ │ │ │ + addeq r7, r5, lr, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f8fc │ │ │ │ + bl 0xfec1f97c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc6c4 │ │ │ │ + blmi 0x4cc744 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c07cb4 │ │ │ │ - bl 0x18b968 │ │ │ │ + bl 0x18b9e8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, asr #22 │ │ │ │ + andlt pc, r3, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, ror #8 │ │ │ │ + addeq r7, r5, sl, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f950 │ │ │ │ + bl 0xfec1f9d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc718 │ │ │ │ + blmi 0x4cc798 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 d16, #2303 @ 0x000008ff │ │ │ │ - bl 0x18b9bc │ │ │ │ + bl 0x18ba3c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, lsl fp @ │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsl r4 │ │ │ │ + umulleq r7, r5, r6, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f9a4 │ │ │ │ + bl 0xfec1fa24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc76c │ │ │ │ + blmi 0x4cc7ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c00cbc │ │ │ │ - bl 0x18ba10 │ │ │ │ + bl 0x18ba90 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, ror #21 │ │ │ │ + andlt pc, r3, sp, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, asr #7 │ │ │ │ + addeq r7, r5, r2, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f9f8 │ │ │ │ + bl 0xfec1fa78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc7c0 │ │ │ │ + blmi 0x4cc840 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 q10, #2303 @ 0x000008ff │ │ │ │ - bl 0x18ba64 │ │ │ │ + bl 0x18bae4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, asr #21 │ │ │ │ + andlt pc, r3, r3, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, ror #6 │ │ │ │ + addeq r7, r5, lr, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fa4c │ │ │ │ + bl 0xfec1facc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc814 │ │ │ │ + blmi 0x4cc894 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c04cdc │ │ │ │ - bl 0x18bab8 │ │ │ │ + bl 0x18bb38 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - mullt r3, r9, sl │ │ │ │ + andlt pc, r3, r9, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsl r3 │ │ │ │ + umulleq r7, r5, sl, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1faa0 │ │ │ │ + bl 0xfec1fb20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc868 │ │ │ │ + blmi 0x4cc8e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d21, d0, d0[4] │ │ │ │ - bl 0x18bb0c │ │ │ │ + bl 0x18bb8c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, ror #20 │ │ │ │ + andlt pc, r3, pc, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, asr #5 │ │ │ │ + addeq r7, r5, r6, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1faf4 │ │ │ │ + bl 0xfec1fb74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc8bc │ │ │ │ + blmi 0x4cc93c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d18, d16, d0[3] │ │ │ │ - bl 0x18bb60 │ │ │ │ + bl 0x18bbe0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, asr #20 │ │ │ │ + andlt pc, r3, r5, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, ror r2 │ │ │ │ + strdeq r7, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fb48 │ │ │ │ + bl 0xfec1fbc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc910 │ │ │ │ + blmi 0x4cc990 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x18bbb4 │ │ │ │ + bl 0x18bc34 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, lsl sl @ │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsl r2 │ │ │ │ + umulleq r7, r5, lr, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fb9c │ │ │ │ + bl 0xfec1fc1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc964 │ │ │ │ + blmi 0x4cc9e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c03cd4 │ │ │ │ - bl 0x18bc08 │ │ │ │ + bl 0x18bc88 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - strdlt pc, [r3], -r1 │ │ │ │ + @ instruction: 0xb003f9b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, asr #3 │ │ │ │ + addeq r7, r5, sl, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fbf0 │ │ │ │ + bl 0xfec1fc70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc9b8 │ │ │ │ + blmi 0x4cca38 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmov.i32 d19, #1279 @ 0x000004ff │ │ │ │ - bl 0x18bc5c │ │ │ │ + bl 0x18bcdc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, asr #19 │ │ │ │ + andlt pc, r3, r7, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, ror r1 │ │ │ │ + strdeq r7, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fc44 │ │ │ │ + bl 0xfec1fcc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cca0c │ │ │ │ + blmi 0x4cca8c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c03c98 │ │ │ │ - bl 0x18bcb0 │ │ │ │ + bl 0x18bd30 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - mullt r3, sp, r9 │ │ │ │ + andlt pc, r3, sp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, lsr #2 │ │ │ │ + addeq r7, r5, r2, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fc98 │ │ │ │ + bl 0xfec1fd18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cca60 │ │ │ │ + blmi 0x4ccae0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q11, d0, d24 │ │ │ │ - bl 0x18bd04 │ │ │ │ + bl 0x18bd84 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, ror r9 @ │ │ │ │ + andlt pc, r3, r3, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, asr #1 │ │ │ │ + addeq r7, r5, lr, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fcec │ │ │ │ + bl 0xfec1fd6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccab4 │ │ │ │ + blmi 0x4ccb34 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q11, d16, d28 │ │ │ │ - bl 0x18bd58 │ │ │ │ + bl 0x18bdd8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, asr #18 │ │ │ │ + andlt pc, r3, r9, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, ror r0 │ │ │ │ + strdeq r6, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fd40 │ │ │ │ + bl 0xfec1fdc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccb08 │ │ │ │ + blmi 0x4ccb88 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmvn.i32 d23, #255 @ 0x000000ff │ │ │ │ - bl 0x18bdac │ │ │ │ + bl 0x18be2c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, lsl r9 @ │ │ │ │ + ldrdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsr #32 │ │ │ │ + addeq r6, r5, r6, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fd94 │ │ │ │ + bl 0xfec1fe14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccb5c │ │ │ │ + blmi 0x4ccbdc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ - bl 0x18be00 │ │ │ │ + bl 0x18be80 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - strdlt pc, [r3], -r5 │ │ │ │ + @ instruction: 0xb003f8b5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r6, [r5], r2 │ │ │ │ + addeq r6, r5, r2, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fde8 │ │ │ │ + bl 0xfec1fe68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccbb0 │ │ │ │ + blmi 0x4ccc30 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ - bl 0x18be54 │ │ │ │ + bl 0x18bed4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, asr #17 │ │ │ │ + andlt pc, r3, fp, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, ror pc │ │ │ │ + strdeq r6, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fe3c │ │ │ │ + bl 0xfec1febc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccc04 │ │ │ │ + blmi 0x4ccc84 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c04c9c │ │ │ │ - bl 0x18bea8 │ │ │ │ + bl 0x18bf28 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, lsr #17 │ │ │ │ + andlt pc, r3, r1, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, lsr #30 │ │ │ │ + addeq r6, r5, sl, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fe90 │ │ │ │ + bl 0xfec1ff10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccc58 │ │ │ │ + blmi 0x4cccd8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ - bl 0x18befc │ │ │ │ + bl 0x18bf7c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, ror r8 @ │ │ │ │ + andlt pc, r3, r7, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r6, [r5], r6 @ │ │ │ │ + addeq r6, r5, r6, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fee4 │ │ │ │ + bl 0xfec1ff64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cccac │ │ │ │ + blmi 0x4ccd2c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - bl 0x18bf50 │ │ │ │ + bl 0x18bfd0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, asr #16 │ │ │ │ + andlt pc, r3, sp, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsl #29 │ │ │ │ + addeq r6, r5, r2, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ff38 │ │ │ │ + bl 0xfec1ffb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccd00 │ │ │ │ + blmi 0x4ccd80 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ - bl 0x18bfa4 │ │ │ │ + bl 0x18c024 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, lsr #16 │ │ │ │ + @ instruction: 0xf7870000 │ │ │ │ + andlt pc, r3, r3, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, lsr #28 │ │ │ │ + addeq r6, r5, lr, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ff8c │ │ │ │ + bl 0xfec2000c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccd54 │ │ │ │ + blmi 0x4ccdd4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ - bl 0x18bff8 │ │ │ │ + bl 0x18c078 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - strdlt pc, [r3], -r9 │ │ │ │ + @ instruction: 0xb003ffb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r6, [r5], sl │ │ │ │ + addeq r6, r5, sl, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ffe0 │ │ │ │ + bl 0xfec20060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccda8 │ │ │ │ + blmi 0x4cce28 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 d19, #255 @ 0x000000ff │ │ │ │ - bl 0x18c04c │ │ │ │ + bl 0x18c0cc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, pc, asr #31 │ │ │ │ + andlt pc, r3, pc, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, lsl #27 │ │ │ │ + addeq r6, r5, r6, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20034 │ │ │ │ + bl 0xfec200b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccdfc │ │ │ │ + blmi 0x4cce7c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c03c94 │ │ │ │ - bl 0x18c0a0 │ │ │ │ + bl 0x18c120 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r5, lsr #31 │ │ │ │ + andlt pc, r3, r5, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsr sp │ │ │ │ + @ instruction: 0x00856cb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20088 │ │ │ │ + bl 0xfec20108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cce50 │ │ │ │ + blmi 0x4cced0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 d20, #2303 @ 0x000008ff │ │ │ │ - bl 0x18c0f4 │ │ │ │ + bl 0x18c174 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, fp, ror pc @ │ │ │ │ + andlt pc, r3, fp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r6, [r5], lr │ │ │ │ + addeq r6, r5, lr, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec200dc │ │ │ │ + bl 0xfec2015c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccea4 │ │ │ │ + blmi 0x4ccf24 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ - bl 0x18c148 │ │ │ │ + bl 0x18c1c8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r1, asr pc @ │ │ │ │ + andlt pc, r3, r1, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, lsl #25 │ │ │ │ + addeq r6, r5, sl, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20130 │ │ │ │ + bl 0xfec201b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccef8 │ │ │ │ + blmi 0x4ccf78 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ - bl 0x18c19c │ │ │ │ + bl 0x18c21c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r7, lsr #30 │ │ │ │ + andlt pc, r3, r7, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, lsr ip │ │ │ │ + @ instruction: 0x00856bb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20184 │ │ │ │ + bl 0xfec20204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccf4c │ │ │ │ + blmi 0x4ccfcc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ - bl 0x18c1f0 │ │ │ │ + bl 0x18c270 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - strdlt pc, [r3], -sp │ │ │ │ + @ instruction: 0xb003febd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, ror #23 │ │ │ │ + addeq r6, r5, r2, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec201d8 │ │ │ │ + bl 0xfec20258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccfa0 │ │ │ │ + blmi 0x4cd020 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q9, d0, d8 │ │ │ │ - bl 0x18c244 │ │ │ │ + bl 0x18c2c4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + mullt r3, r3, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, lsl #23 │ │ │ │ + addeq r6, r5, lr, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2022c │ │ │ │ + bl 0xfec202ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccff4 │ │ │ │ + blmi 0x4cd074 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q9, d16, d12 │ │ │ │ - bl 0x18c298 │ │ │ │ + bl 0x18c318 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r9, lsr #29 │ │ │ │ + andlt pc, r3, r9, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, lsr fp │ │ │ │ + @ instruction: 0x00856aba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20280 │ │ │ │ + bl 0xfec20300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd048 │ │ │ │ + blmi 0x4cd0c8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c07cf8 │ │ │ │ - bl 0x18c2ec │ │ │ │ + bl 0x18c36c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, pc, ror lr @ │ │ │ │ + andlt pc, r3, pc, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, ror #21 │ │ │ │ + addeq r6, r5, r6, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec202d4 │ │ │ │ + bl 0xfec20354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd09c │ │ │ │ + blmi 0x4cd11c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmvn.i32 q8, #3327 @ 0x00000cff │ │ │ │ - bl 0x18c340 │ │ │ │ + bl 0x18c3c0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r5, asr lr @ │ │ │ │ + andlt pc, r3, r5, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r6, r5, r2, sl │ │ │ │ + addeq r6, r5, r2, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20328 │ │ │ │ + bl 0xfec203a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd0f0 │ │ │ │ + blmi 0x4cd170 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ - bl 0x18c394 │ │ │ │ + bl 0x18c414 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, fp, lsr #28 │ │ │ │ + andlt pc, r3, fp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, lsr sl │ │ │ │ + @ instruction: 0x008569be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2037c │ │ │ │ + bl 0xfec203fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd144 │ │ │ │ + blmi 0x4cd1c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d22, d0, d0[7] │ │ │ │ - bl 0x18c3e8 │ │ │ │ + bl 0x18c468 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r1, lsl #28 │ │ │ │ + andlt pc, r3, r1, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, ror #19 │ │ │ │ + addeq r6, r5, sl, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec203d0 │ │ │ │ + bl 0xfec20450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd198 │ │ │ │ + blmi 0x4cd218 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c06cf0 │ │ │ │ - bl 0x18c43c │ │ │ │ + bl 0x18c4bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - ldrdlt pc, [r3], -r7 │ │ │ │ + mullt r3, r7, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r6, r5, r6, r9 │ │ │ │ + addeq r6, r5, r6, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20424 │ │ │ │ + bl 0xfec204a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd1ec │ │ │ │ + blmi 0x4cd26c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x18c490 │ │ │ │ + bl 0x18c510 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, sp, lsr #27 │ │ │ │ + andlt pc, r3, sp, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, asr #18 │ │ │ │ + addeq r6, r5, r2, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20478 │ │ │ │ + bl 0xfec204f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd240 │ │ │ │ + blmi 0x4cd2c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c06cf4 │ │ │ │ - bl 0x18c4e4 │ │ │ │ + bl 0x18c564 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r3, lsl #27 │ │ │ │ + andlt pc, r3, r3, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, ror #17 │ │ │ │ + addeq r6, r5, lr, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec204cc │ │ │ │ + bl 0xfec2054c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd294 │ │ │ │ + blmi 0x4cd314 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ - bl 0x18c538 │ │ │ │ + bl 0x18c5b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r9, asr sp @ │ │ │ │ + andlt pc, r3, r9, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r6, r5, sl, r8 │ │ │ │ + addeq r6, r5, sl, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20520 │ │ │ │ + bl 0xfec205a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd2e8 │ │ │ │ + blmi 0x4cd368 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d20, d16, d0[4] │ │ │ │ - bl 0x18c58c │ │ │ │ + bl 0x18c60c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, pc, lsr #26 │ │ │ │ + andlt pc, r3, pc, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, asr #16 │ │ │ │ + addeq r6, r5, r6, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20574 │ │ │ │ + bl 0xfec205f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd33c │ │ │ │ + blmi 0x4cd3bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d21, d0, d0[5] │ │ │ │ - bl 0x18c5e0 │ │ │ │ + bl 0x18c660 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r5, lsl #26 │ │ │ │ + andlt pc, r3, r5, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r6, [r5], r2 │ │ │ │ + addeq r6, r5, r2, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec205c8 │ │ │ │ + bl 0xfec20648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd390 │ │ │ │ + blmi 0x4cd410 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d21, d16, d0[6] │ │ │ │ - bl 0x18c634 │ │ │ │ + bl 0x18c6b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + mullt r3, fp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r6, r5, lr, r7 │ │ │ │ + addeq r6, r5, lr, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2061c │ │ │ │ + bl 0xfec2069c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd3e4 │ │ │ │ + blmi 0x4cd464 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d21, d16, d0[7] │ │ │ │ - bl 0x18c688 │ │ │ │ + bl 0x18c708 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - @ instruction: 0xb003fcb1 │ │ │ │ + andlt pc, r3, r1, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, asr #14 │ │ │ │ + addeq r6, r5, sl, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20670 │ │ │ │ + bl 0xfec206f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd438 │ │ │ │ + blmi 0x4cd4b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ - bl 0x18c6dc │ │ │ │ + bl 0x18c75c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r7, lsl #25 │ │ │ │ + andlt pc, r3, r7, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r6, [r5], r6 @ │ │ │ │ + addeq r6, r5, r6, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec206c4 │ │ │ │ + bl 0xfec20744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd48c │ │ │ │ + blmi 0x4cd50c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x18c730 │ │ │ │ + bl 0x18c7b0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, sp, asr ip @ │ │ │ │ + andlt pc, r3, sp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsr #13 │ │ │ │ + addeq r6, r5, r2, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20718 │ │ │ │ + bl 0xfec20798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd4e0 │ │ │ │ + blmi 0x4cd560 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ - bl 0x18c784 │ │ │ │ + bl 0x18c804 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r3, lsr ip @ │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, asr #12 │ │ │ │ + addeq r6, r5, lr, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2076c │ │ │ │ + bl 0xfec207ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd534 │ │ │ │ + blmi 0x4cd5b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ - bl 0x18c7d8 │ │ │ │ + bl 0x18c858 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r9, lsl #24 │ │ │ │ + andlt pc, r3, r9, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r6, [r5], sl │ │ │ │ + addeq r6, r5, sl, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec207c0 │ │ │ │ + bl 0xfec20840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd588 │ │ │ │ + blmi 0x4cd608 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d20, d16, d0[5] │ │ │ │ - bl 0x18c82c │ │ │ │ + bl 0x18c8ac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + mullt r3, pc, fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, lsr #11 │ │ │ │ + addeq r6, r5, r6, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20814 │ │ │ │ + bl 0xfec20894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd5dc │ │ │ │ + blmi 0x4cd65c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d21, d0, d0[6] │ │ │ │ - bl 0x18c880 │ │ │ │ + bl 0x18c900 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - @ instruction: 0xb003fbb5 │ │ │ │ + andlt pc, r3, r5, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, asr r5 │ │ │ │ + ldrdeq r6, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20868 │ │ │ │ + bl 0xfec208e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd630 │ │ │ │ + blmi 0x4cd6b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d17, d16, d0[2] │ │ │ │ - bl 0x18c8d4 │ │ │ │ + bl 0x18c954 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, fp, lsl #23 │ │ │ │ + andlt pc, r3, fp, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r6, [r5], lr │ │ │ │ + addeq r6, r5, lr, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec208bc │ │ │ │ + bl 0xfec2093c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd684 │ │ │ │ + blmi 0x4cd704 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d18, d0, d0[3] │ │ │ │ - bl 0x18c928 │ │ │ │ + bl 0x18c9a8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r1, ror #22 │ │ │ │ + andlt pc, r3, r1, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, lsr #9 │ │ │ │ + addeq r6, r5, sl, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20910 │ │ │ │ + bl 0xfec20990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd6d8 │ │ │ │ + blmi 0x4cd758 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c02cd0 │ │ │ │ - bl 0x18c97c │ │ │ │ + bl 0x18c9fc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r7, lsr fp @ │ │ │ │ + strdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, asr r4 │ │ │ │ + ldrdeq r6, [r5], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20964 │ │ │ │ + bl 0xfec209e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd72c │ │ │ │ + blmi 0x4cd7ac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c03cdc │ │ │ │ - bl 0x18c9d0 │ │ │ │ + bl 0x18ca50 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, sp, lsl #22 │ │ │ │ + andlt pc, r3, sp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsl #8 │ │ │ │ + addeq r6, r5, r2, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec209b8 │ │ │ │ + bl 0xfec20a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd780 │ │ │ │ + blmi 0x4cd800 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ - bl 0x18ca24 │ │ │ │ + bl 0x18caa4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r3, ror #21 │ │ │ │ + andlt pc, r3, r3, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, lsr #7 │ │ │ │ + addeq r6, r5, lr, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20a0c │ │ │ │ + bl 0xfec20a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd7d4 │ │ │ │ + blmi 0x4cd854 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ - bl 0x18ca78 │ │ │ │ + bl 0x18caf8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - @ instruction: 0xb003fab9 │ │ │ │ + andlt pc, r3, r9, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, asr r3 │ │ │ │ + ldrdeq r6, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20a60 │ │ │ │ + bl 0xfec20ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd828 │ │ │ │ + blmi 0x4cd8a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d16, d16, d0[0] │ │ │ │ - bl 0x18cacc │ │ │ │ + bl 0x18cb4c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, pc, lsl #21 │ │ │ │ + andlt pc, r3, pc, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, lsl #6 │ │ │ │ + addeq r6, r5, r6, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20ab4 │ │ │ │ + bl 0xfec20b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd87c │ │ │ │ + blmi 0x4cd8fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d17, d0, d0[1] │ │ │ │ - bl 0x18cb20 │ │ │ │ + bl 0x18cba0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r5, ror #20 │ │ │ │ + andlt pc, r3, r5, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008562b2 │ │ │ │ + addeq r6, r5, r2, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20b08 │ │ │ │ + bl 0xfec20b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee52c │ │ │ │ + bl 0x3ee5ac │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 d21, d4, #64 │ │ │ │ - bl 0x3c9f80 │ │ │ │ + bl 0x3ca000 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40193c │ │ │ │ + bl 0x4019bc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xf07760 │ │ │ │ + @ instruction: 0xf9f8f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, ip, asr r2 │ │ │ │ + ldrdeq r6, [r5], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20b60 │ │ │ │ + bl 0xfec20be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee584 │ │ │ │ + bl 0x3ee604 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ - bl 0x3c9fd8 │ │ │ │ + bl 0x3ca058 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401994 │ │ │ │ + bl 0x401a14 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x4077b8 │ │ │ │ + @ instruction: 0xf9ccf787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r4, lsl #4 │ │ │ │ + addeq r6, r5, r4, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20bb8 │ │ │ │ + bl 0xfec20c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee5dc │ │ │ │ + bl 0x3ee65c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ - bl 0x3ca030 │ │ │ │ + bl 0x3ca0b0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4019ec │ │ │ │ + bl 0x401a6c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf9e0f787 │ │ │ │ + @ instruction: 0xf9a0f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, ip, lsr #3 │ │ │ │ + addeq r6, r5, ip, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20c10 │ │ │ │ + bl 0xfec20c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee634 │ │ │ │ + bl 0x3ee6b4 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ - bl 0x3ca088 │ │ │ │ + bl 0x3ca108 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401a44 │ │ │ │ + bl 0x401ac4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf9b4f787 │ │ │ │ + @ instruction: 0xf974f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r4, asr r1 │ │ │ │ + ldrdeq r6, [r5], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20c68 │ │ │ │ + bl 0xfec20ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee68c │ │ │ │ + bl 0x3ee70c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ - bl 0x3ca0e0 │ │ │ │ + bl 0x3ca160 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401a9c │ │ │ │ + bl 0x401b1c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf988f787 │ │ │ │ + @ instruction: 0xf948f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r5], ip │ │ │ │ + addeq r6, r5, ip, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20cc0 │ │ │ │ + bl 0xfec20d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee6e4 │ │ │ │ + bl 0x3ee764 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ - bl 0x3ca138 │ │ │ │ + bl 0x3ca1b8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401af4 │ │ │ │ + bl 0x401b74 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf95cf787 │ │ │ │ + @ instruction: 0xf91cf787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r4, lsr #1 │ │ │ │ + addeq r6, r5, r4, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20d18 │ │ │ │ + bl 0xfec20d98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee73c │ │ │ │ + bl 0x3ee7bc │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ - bl 0x3ca190 │ │ │ │ + bl 0x3ca210 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401b4c │ │ │ │ + bl 0x401bcc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf930f787 │ │ │ │ + @ instruction: 0xf8f0f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, ip, asr #32 │ │ │ │ + addeq r5, r5, ip, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20d70 │ │ │ │ + bl 0xfec20df0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee794 │ │ │ │ + bl 0x3ee814 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ - bl 0x3ca1e8 │ │ │ │ + bl 0x3ca268 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401ba4 │ │ │ │ + bl 0x401c24 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf904f787 │ │ │ │ + @ instruction: 0xf8c4f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], r4 │ │ │ │ + addeq r5, r5, r4, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20dc8 │ │ │ │ + bl 0xfec20e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee7ec │ │ │ │ + bl 0x3ee86c │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ - bl 0x3ca240 │ │ │ │ + bl 0x3ca2c0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401bfc │ │ │ │ + bl 0x401c7c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf8d8f787 │ │ │ │ + @ instruction: 0xf898f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, ip, pc @ │ │ │ │ + addeq r5, r5, ip, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20e20 │ │ │ │ + bl 0xfec20ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee844 │ │ │ │ + bl 0x3ee8c4 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 q10, q0, d8 │ │ │ │ - bl 0x3ca298 │ │ │ │ + bl 0x3ca318 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401c54 │ │ │ │ + bl 0x401cd4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf8acf787 │ │ │ │ + @ instruction: 0xf86cf787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, asr #30 │ │ │ │ + addeq r5, r5, r4, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20e78 │ │ │ │ + bl 0xfec20ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee89c │ │ │ │ + bl 0x3ee91c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 q10, q8, d12 │ │ │ │ - bl 0x3ca2f0 │ │ │ │ + bl 0x3ca370 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401cac │ │ │ │ + bl 0x401d2c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf880f787 │ │ │ │ + @ instruction: 0xf840f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, ror #29 │ │ │ │ + addeq r5, r5, ip, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20ed0 │ │ │ │ + bl 0xfec20f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee8f4 │ │ │ │ + bl 0x3ee974 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ - bl 0x3ca348 │ │ │ │ + bl 0x3ca3c8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401d04 │ │ │ │ + bl 0x401d84 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf854f787 │ │ │ │ + @ instruction: 0xf814f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, r4, lr @ │ │ │ │ + addeq r5, r5, r4, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20f28 │ │ │ │ + bl 0xfec20fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee94c │ │ │ │ + bl 0x3ee9cc │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ - bl 0x3ca3a0 │ │ │ │ + bl 0x3ca420 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401d5c │ │ │ │ + bl 0x401ddc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf828f787 │ │ │ │ + @ instruction: 0xffe8f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsr lr │ │ │ │ + @ instruction: 0x00855dbc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20f80 │ │ │ │ + bl 0xfec21000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee9a4 │ │ │ │ + bl 0x3eea24 │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ - bl 0x3ca3f8 │ │ │ │ + bl 0x3ca478 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401db4 │ │ │ │ + bl 0x401e34 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xfffcf786 │ │ │ │ + @ instruction: 0xffbcf786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, ror #27 │ │ │ │ + addeq r5, r5, r4, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20fd8 │ │ │ │ + bl 0xfec21058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee9fc │ │ │ │ + bl 0x3eea7c │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vsra.s64 q10, q0, #64 │ │ │ │ - bl 0x3ca450 │ │ │ │ + bl 0x3ca4d0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401e0c │ │ │ │ + bl 0x401e8c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffd0f786 │ │ │ │ + @ instruction: 0xff90f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsl #27 │ │ │ │ + addeq r5, r5, ip, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21030 │ │ │ │ + bl 0xfec210b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eea54 │ │ │ │ + bl 0x3eead4 │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ - bl 0x3ca4a8 │ │ │ │ + bl 0x3ca528 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401e64 │ │ │ │ + bl 0x401ee4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffa4f786 │ │ │ │ + @ instruction: 0xff64f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsr sp │ │ │ │ + @ instruction: 0x00855cb4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21088 │ │ │ │ + bl 0xfec21108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeaac │ │ │ │ + bl 0x3eeb2c │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vmla.f d23, d16, d0[6] │ │ │ │ - bl 0x3ca500 │ │ │ │ + bl 0x3ca580 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401ebc │ │ │ │ + bl 0x401f3c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff78f786 │ │ │ │ + @ instruction: 0xff38f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r5], ip │ │ │ │ + addeq r5, r5, ip, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec210e0 │ │ │ │ + bl 0xfec21160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeb04 │ │ │ │ + bl 0x3eeb84 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vmla.f d16, d0, d0[7] │ │ │ │ - bl 0x3ca558 │ │ │ │ + bl 0x3ca5d8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401f14 │ │ │ │ + bl 0x401f94 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff4cf786 │ │ │ │ + @ instruction: 0xff0cf786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsl #25 │ │ │ │ + addeq r5, r5, r4, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21138 │ │ │ │ + bl 0xfec211b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeb5c │ │ │ │ + bl 0x3eebdc │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ - bl 0x3ca5b0 │ │ │ │ + bl 0x3ca630 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401f6c │ │ │ │ + bl 0x401fec │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff20f786 │ │ │ │ + cdp2 7, 14, cr15, cr0, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsr #24 │ │ │ │ + addeq r5, r5, ip, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21190 │ │ │ │ + bl 0xfec21210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eebb4 │ │ │ │ + bl 0x3eec34 │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vmla.f d23, d0, d0[5] │ │ │ │ - bl 0x3ca608 │ │ │ │ + bl 0x3ca688 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401fc4 │ │ │ │ + bl 0x402044 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 15, cr15, cr4, cr6, {4} │ │ │ │ + cdp2 7, 11, cr15, cr4, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r5], r4 │ │ │ │ + addeq r5, r5, r4, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec211e8 │ │ │ │ + bl 0xfec21268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eec0c │ │ │ │ + bl 0x3eec8c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ - bl 0x3ca660 │ │ │ │ + bl 0x3ca6e0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40201c │ │ │ │ + bl 0x40209c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 12, cr15, cr8, cr6, {4} │ │ │ │ + cdp2 7, 8, cr15, cr8, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, ror fp │ │ │ │ + strdeq r5, [r5], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21240 │ │ │ │ + bl 0xfec212c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eec64 │ │ │ │ + bl 0x3eece4 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ - bl 0x3ca6b8 │ │ │ │ + bl 0x3ca738 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x402074 │ │ │ │ + bl 0x4020f4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 9, cr15, cr12, cr6, {4} │ │ │ │ + cdp2 7, 5, cr15, cr12, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsr #22 │ │ │ │ + addeq r5, r5, r4, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21298 │ │ │ │ + bl 0xfec21318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eecbc │ │ │ │ + bl 0x3eed3c │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ - bl 0x3ca710 │ │ │ │ + bl 0x3ca790 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4020cc │ │ │ │ + bl 0x40214c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 7, cr15, cr0, cr6, {4} │ │ │ │ + cdp2 7, 3, cr15, cr0, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, asr #21 │ │ │ │ + addeq r5, r5, ip, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec212f0 │ │ │ │ + bl 0xfec21370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eed14 │ │ │ │ + bl 0x3eed94 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vbic.i32 q9, #12 @ 0x0000000c │ │ │ │ - bl 0x3ca768 │ │ │ │ + bl 0x3ca7e8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x402124 │ │ │ │ + bl 0x4021a4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 4, cr15, cr4, cr6, {4} │ │ │ │ + cdp2 7, 0, cr15, cr4, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, ror sl │ │ │ │ + strdeq r5, [r5], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21348 │ │ │ │ + bl 0xfec213c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eed6c │ │ │ │ + bl 0x3eedec │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ - bl 0x3ca7c0 │ │ │ │ + bl 0x3ca840 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40217c │ │ │ │ + bl 0x4021fc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 1, cr15, cr8, cr6, {4} │ │ │ │ + ldc2l 7, cr15, [r8, #536] @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsl sl │ │ │ │ + umulleq r5, r5, ip, r9 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec213a0 │ │ │ │ + bl 0xfec21420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eedc4 │ │ │ │ + bl 0x3eee44 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ - bl 0x3ca818 │ │ │ │ + bl 0x3ca898 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4021d4 │ │ │ │ + bl 0x402254 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [ip, #536]! @ 0x218 │ │ │ │ + stc2 7, cr15, [ip, #536]! @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, asr #19 │ │ │ │ + addeq r5, r5, r4, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec213f8 │ │ │ │ + bl 0xfec21478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eee1c │ │ │ │ + bl 0x3eee9c │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ - bl 0x3ca870 │ │ │ │ + bl 0x3ca8f0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40222c │ │ │ │ + bl 0x4022ac │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [r0, #536] @ 0x218 │ │ │ │ + stc2 7, cr15, [r0, #536] @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, ror #18 │ │ │ │ + addeq r5, r5, ip, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21450 │ │ │ │ + bl 0xfec214d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eee74 │ │ │ │ + bl 0x3eeef4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ - bl 0x3ca8c8 │ │ │ │ + bl 0x3ca948 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x402284 │ │ │ │ + bl 0x402304 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [r4, #536] @ 0x218 │ │ │ │ + ldc2l 7, cr15, [r4, #-536] @ 0xfffffde8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsl r9 │ │ │ │ + umulleq r5, r5, r4, r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec214a8 │ │ │ │ + bl 0xfec21528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeecc │ │ │ │ + bl 0x3eef4c │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d19, d0, d0[0] │ │ │ │ - bl 0x3ca920 │ │ │ │ + bl 0x3ca9a0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4022dc │ │ │ │ + bl 0x40235c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [r8, #-536]! @ 0xfffffde8 │ │ │ │ + stc2 7, cr15, [r8, #-536]! @ 0xfffffde8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008558bc │ │ │ │ + addeq r5, r5, ip, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21500 │ │ │ │ + bl 0xfec21580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eef24 │ │ │ │ + bl 0x3eefa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d19, d16, d0[1] │ │ │ │ - bl 0x3ca978 │ │ │ │ + bl 0x3ca9f8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x402334 │ │ │ │ + bl 0x4023b4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [ip, #-536]! @ 0xfffffde8 │ │ │ │ + ldc2l 7, cr15, [ip], #536 @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, ror #16 │ │ │ │ + addeq r5, r5, r4, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21558 │ │ │ │ + bl 0xfec215d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eef7c │ │ │ │ + bl 0x3eeffc │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d20, d0, d0[2] │ │ │ │ - bl 0x3ca9d0 │ │ │ │ + bl 0x3caa50 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40238c │ │ │ │ + bl 0x40240c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [r0, #-536] @ 0xfffffde8 │ │ │ │ + ldc2l 7, cr15, [r0], {134} @ 0x86 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsl #16 │ │ │ │ + addeq r5, r5, ip, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec215b0 │ │ │ │ + bl 0xfec21630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eefd4 │ │ │ │ + bl 0x3ef054 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d20, d16, d0[3] │ │ │ │ - bl 0x3caa28 │ │ │ │ + bl 0x3caaa8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4023e4 │ │ │ │ + bl 0x402464 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [r4], #536 @ 0x218 │ │ │ │ + stc2 7, cr15, [r4], #536 @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008557b4 │ │ │ │ + addeq r5, r5, r4, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21608 │ │ │ │ + bl 0xfec21688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce3d0 │ │ │ │ + blmi 0x4ce450 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ - bl 0x18d678 │ │ │ │ + bl 0x18d6f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - @ instruction: 0xb003fcbb │ │ │ │ + andlt pc, r3, fp, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, asr r7 │ │ │ │ + ldrdeq r5, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2165c │ │ │ │ + bl 0xfec216dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce424 │ │ │ │ + blmi 0x4ce4a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d16, d16, d0[0] │ │ │ │ - bl 0x18d6cc │ │ │ │ + bl 0x18d74c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - mullt r3, r1, ip │ │ │ │ + andlt pc, r3, r1, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, lsl #14 │ │ │ │ + addeq r5, r5, sl, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec216b0 │ │ │ │ + bl 0xfec21730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce478 │ │ │ │ + blmi 0x4ce4f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d17, d0, d0[1] │ │ │ │ - bl 0x18d720 │ │ │ │ + bl 0x18d7a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r7, ror #24 │ │ │ │ + andlt pc, r3, r7, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008556b6 │ │ │ │ + addeq r5, r5, r6, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21704 │ │ │ │ + bl 0xfec21784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce4cc │ │ │ │ + blmi 0x4ce54c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d17, d16, d0[2] │ │ │ │ - bl 0x18d774 │ │ │ │ + bl 0x18d7f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, sp, lsr ip @ │ │ │ │ + strdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, ror #12 │ │ │ │ + addeq r5, r5, r2, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21758 │ │ │ │ + bl 0xfec217d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce520 │ │ │ │ + blmi 0x4ce5a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d18, d0, d0[3] │ │ │ │ - bl 0x18d7c8 │ │ │ │ + bl 0x18d848 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r3, lsl ip @ │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, lsl #12 │ │ │ │ + addeq r5, r5, lr, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec217ac │ │ │ │ + bl 0xfec2182c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce574 │ │ │ │ + blmi 0x4ce5f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c02cd0 │ │ │ │ - bl 0x18d81c │ │ │ │ + bl 0x18d89c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r9, ror #23 │ │ │ │ + andlt pc, r3, r9, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008555ba │ │ │ │ + addeq r5, r5, sl, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21800 │ │ │ │ + bl 0xfec21880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce5c8 │ │ │ │ + blmi 0x4ce648 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d20, d16, d0[4] │ │ │ │ - bl 0x18d870 │ │ │ │ + bl 0x18d8f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - @ instruction: 0xb003fbbf │ │ │ │ + andlt pc, r3, pc, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, ror #10 │ │ │ │ + addeq r5, r5, r6, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21854 │ │ │ │ + bl 0xfec218d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce61c │ │ │ │ + blmi 0x4ce69c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d21, d0, d0[5] │ │ │ │ - bl 0x18d8c4 │ │ │ │ + bl 0x18d944 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - mullt r3, r5, fp │ │ │ │ + andlt pc, r3, r5, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, lsl r5 │ │ │ │ + umulleq r5, r5, r2, r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec218a8 │ │ │ │ + bl 0xfec21928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce670 │ │ │ │ + blmi 0x4ce6f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d21, d16, d0[6] │ │ │ │ - bl 0x18d918 │ │ │ │ + bl 0x18d998 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, fp, ror #22 │ │ │ │ + andlt pc, r3, fp, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008554be │ │ │ │ + addeq r5, r5, lr, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec218fc │ │ │ │ + bl 0xfec2197c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce6c4 │ │ │ │ + blmi 0x4ce744 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x18d96c │ │ │ │ + bl 0x18d9ec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r1, asr #22 │ │ │ │ + andlt pc, r3, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, ror #8 │ │ │ │ + addeq r5, r5, sl, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21950 │ │ │ │ + bl 0xfec219d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce718 │ │ │ │ + blmi 0x4ce798 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ - bl 0x18d9c0 │ │ │ │ + bl 0x18da40 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r7, lsl fp @ │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, lsl r4 │ │ │ │ + umulleq r5, r5, r6, r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec219a4 │ │ │ │ + bl 0xfec21a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce76c │ │ │ │ + blmi 0x4ce7ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ - bl 0x18da14 │ │ │ │ + bl 0x18da94 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, sp, ror #21 │ │ │ │ + andlt pc, r3, sp, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, asr #7 │ │ │ │ + addeq r5, r5, r2, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec219f8 │ │ │ │ + bl 0xfec21a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce7c0 │ │ │ │ + blmi 0x4ce840 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c07cb8 │ │ │ │ - bl 0x18da68 │ │ │ │ + bl 0x18dae8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r3, asr #21 │ │ │ │ + andlt pc, r3, r3, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, ror #6 │ │ │ │ + addeq r5, r5, lr, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21a4c │ │ │ │ + bl 0xfec21acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce814 │ │ │ │ + blmi 0x4ce894 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ - bl 0x18dabc │ │ │ │ + bl 0x18db3c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - mullt r3, r9, sl │ │ │ │ + andlt pc, r3, r9, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, lsl r3 │ │ │ │ + umulleq r5, r5, sl, r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21aa0 │ │ │ │ + bl 0xfec21b20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce868 │ │ │ │ + blmi 0x4ce8e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ - bl 0x18db10 │ │ │ │ + bl 0x18db90 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, pc, ror #20 │ │ │ │ + andlt pc, r3, pc, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, asr #5 │ │ │ │ + addeq r5, r5, r6, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21af4 │ │ │ │ + bl 0xfec21b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce8bc │ │ │ │ + blmi 0x4ce93c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ - bl 0x18db64 │ │ │ │ + bl 0x18dbe4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r5, asr #20 │ │ │ │ + andlt pc, r3, r5, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, ror r2 │ │ │ │ + strdeq r5, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21b48 │ │ │ │ + bl 0xfec21bc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce910 │ │ │ │ + blmi 0x4ce990 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ - bl 0x18dbb8 │ │ │ │ + bl 0x18dc38 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, fp, lsl sl @ │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, lsl r2 │ │ │ │ + umulleq r5, r5, lr, r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21b9c │ │ │ │ + bl 0xfec21c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce964 │ │ │ │ + blmi 0x4ce9e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ - bl 0x18dc0c │ │ │ │ + bl 0x18dc8c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - strdlt pc, [r3], -r1 │ │ │ │ + @ instruction: 0xb003f9b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, asr #3 │ │ │ │ + addeq r5, r5, sl, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21bf0 │ │ │ │ + bl 0xfec21c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce9b8 │ │ │ │ + blmi 0x4cea38 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ - bl 0x18dc60 │ │ │ │ + bl 0x18dce0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r7, asr #19 │ │ │ │ + andlt pc, r3, r7, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, ror r1 │ │ │ │ + strdeq r5, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21c44 │ │ │ │ + bl 0xfec21cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cea0c │ │ │ │ + blmi 0x4cea8c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q11, d0, d28 │ │ │ │ - bl 0x18dcb4 │ │ │ │ + bl 0x18dd34 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - mullt r3, sp, r9 │ │ │ │ + andlt pc, r3, sp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, lsr #2 │ │ │ │ + addeq r5, r5, r2, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21c98 │ │ │ │ + bl 0xfec21d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cea60 │ │ │ │ + blmi 0x4ceae0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c06cb0 │ │ │ │ - bl 0x18dd08 │ │ │ │ + bl 0x18dd88 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r3, ror r9 @ │ │ │ │ + andlt pc, r3, r3, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, asr #1 │ │ │ │ + addeq r5, r5, lr, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21cec │ │ │ │ + bl 0xfec21d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ceab4 │ │ │ │ + blmi 0x4ceb34 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmvn.i32 d23, #1279 @ 0x000004ff │ │ │ │ - bl 0x18dd5c │ │ │ │ + bl 0x18dddc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r9, asr #18 │ │ │ │ + andlt pc, r3, r9, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, ror r0 │ │ │ │ + strdeq r4, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21d40 │ │ │ │ + bl 0xfec21dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ceb08 │ │ │ │ + blmi 0x4ceb88 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c03c98 │ │ │ │ - bl 0x18ddb0 │ │ │ │ + bl 0x18de30 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, pc, lsl r9 @ │ │ │ │ + ldrdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, lsr #32 │ │ │ │ + addeq r4, r5, r6, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21d94 │ │ │ │ + bl 0xfec21e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ceb5c │ │ │ │ + blmi 0x4cebdc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 d20, #3327 @ 0x00000cff │ │ │ │ - bl 0x18de04 │ │ │ │ + bl 0x18de84 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - strdlt pc, [r3], -r5 │ │ │ │ + @ instruction: 0xb003f8b5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r4, [r5], r2 │ │ │ │ + addeq r4, r5, r2, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21de8 │ │ │ │ + bl 0xfec21e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cebb0 │ │ │ │ + blmi 0x4cec30 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q10, d16, d16 │ │ │ │ - bl 0x18de58 │ │ │ │ + bl 0x18ded8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, fp, asr #17 │ │ │ │ + andlt pc, r3, fp, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, lr, ror pc │ │ │ │ + strdeq r4, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21e3c │ │ │ │ + bl 0xfec21ebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cec04 │ │ │ │ + blmi 0x4cec84 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x18deac │ │ │ │ + bl 0x18df2c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r1, lsr #17 │ │ │ │ + andlt pc, r3, r1, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, sl, lsr #30 │ │ │ │ + addeq r4, r5, sl, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21e90 │ │ │ │ + bl 0xfec21f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cec58 │ │ │ │ + blmi 0x4cecd8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x18df00 │ │ │ │ + bl 0x18df80 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r7, ror r8 @ │ │ │ │ + andlt pc, r3, r7, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r4, [r5], r6 │ │ │ │ + addeq r4, r5, r6, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21ee4 │ │ │ │ + bl 0xfec21f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cecac │ │ │ │ + blmi 0x4ced2c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ - bl 0x18df54 │ │ │ │ + bl 0x18dfd4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, sp, asr #16 │ │ │ │ + andlt pc, r3, sp, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, r2, lsl #29 │ │ │ │ + addeq r4, r5, r2, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21f38 │ │ │ │ + bl 0xfec21fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ced00 │ │ │ │ + blmi 0x4ced80 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 d19, #1279 @ 0x000004ff │ │ │ │ - bl 0x18dfa8 │ │ │ │ + bl 0x18e028 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r3, lsr #16 │ │ │ │ + @ instruction: 0xf7850000 │ │ │ │ + andlt pc, r3, r3, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, lr, lsr #28 │ │ │ │ + addeq r4, r5, lr, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21f8c │ │ │ │ + bl 0xfec2200c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ced54 │ │ │ │ + blmi 0x4cedd4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmull.s8 q8, d16, d4 │ │ │ │ - bl 0x18dff8 │ │ │ │ + bl 0x18e078 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7850000 │ │ │ │ - strdlt pc, [r3], -r9 │ │ │ │ + @ instruction: 0xb003ffb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r4, [r5], sl │ │ │ │ + addeq r4, r5, sl, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21fe0 │ │ │ │ + bl 0xfec22060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ceda8 │ │ │ │ + blmi 0x4cee28 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmull.s8 , d0, d8 │ │ │ │ - bl 0x18e04c │ │ │ │ + bl 0x18e0cc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7850000 │ │ │ │ - andlt pc, r3, pc, asr #31 │ │ │ │ + andlt pc, r3, pc, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, r6, lsl #27 │ │ │ │ + addeq r4, r5, r6, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec22034 │ │ │ │ + bl 0xfec220b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cedfc │ │ │ │ + blmi 0x4cee7c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q8, d0, d28 │ │ │ │ - bl 0x18e0a0 │ │ │ │ + bl 0x18e120 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7850000 │ │ │ │ - andlt pc, r3, r5, lsr #31 │ │ │ │ + andlt pc, r3, r5, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, r2, lsr sp │ │ │ │ + @ instruction: 0x00854cb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec22088 │ │ │ │ + bl 0xfec22108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cee50 │ │ │ │ + blmi 0x4ceed0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x18e0f4 │ │ │ │ + bl 0x18e174 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7850000 │ │ │ │ - andlt pc, r3, fp, ror pc @ │ │ │ │ + andlt pc, r3, fp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r4, [r5], lr │ │ │ │ + addeq r4, r5, lr, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec220dc │ │ │ │ + bl 0xfec2215c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ceea4 │ │ │ │ + blmi 0x4cef24 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x18e148 │ │ │ │ + bl 0x18e1c8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7850000 │ │ │ │ - andlt pc, r3, r1, asr pc @ │ │ │ │ + andlt pc, r3, r1, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, sl, lsl #25 │ │ │ │ + addeq r4, r5, sl, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22130 │ │ │ │ + bl 0xfec221b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f1368 │ │ │ │ - bl 0x3ce75c │ │ │ │ + bl 0x3f13e8 │ │ │ │ + bl 0x3ce7dc │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef364 │ │ │ │ + bl 0x3ef3e4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ - bl 0x1cb5bc │ │ │ │ + bl 0x1cb63c │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xff7af785 │ │ │ │ + @ instruction: 0xff3af785 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r2, lsr ip │ │ │ │ + @ instruction: 0x00854bb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22198 │ │ │ │ + bl 0xfec22218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f13d0 │ │ │ │ - bl 0x3ce7c4 │ │ │ │ + bl 0x3f1450 │ │ │ │ + bl 0x3ce844 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef3cc │ │ │ │ + bl 0x3ef44c │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ - bl 0x1cb624 │ │ │ │ + bl 0x1cb6a4 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xff46f785 │ │ │ │ + @ instruction: 0xff06f785 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, sl, asr #23 │ │ │ │ + addeq r4, r5, sl, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22200 │ │ │ │ + bl 0xfec22280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f1438 │ │ │ │ - bl 0x3ce82c │ │ │ │ + bl 0x3f14b8 │ │ │ │ + bl 0x3ce8ac │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef434 │ │ │ │ + bl 0x3ef4b4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ - bl 0x1cb68c │ │ │ │ + bl 0x1cb70c │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xff12f785 │ │ │ │ + cdp2 7, 13, cr15, cr2, cr5, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r2, ror #22 │ │ │ │ + addeq r4, r5, r2, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22268 │ │ │ │ + bl 0xfec222e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f14a0 │ │ │ │ - bl 0x3ce894 │ │ │ │ + bl 0x3f1520 │ │ │ │ + bl 0x3ce914 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef49c │ │ │ │ + bl 0x3ef51c │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vmla.f d22, d0, d0[7] │ │ │ │ - bl 0x1cb6f4 │ │ │ │ + bl 0x1cb774 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - cdp2 7, 13, cr15, cr14, cr5, {4} │ │ │ │ + cdp2 7, 9, cr15, cr14, cr5, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r5], sl │ │ │ │ + addeq r4, r5, sl, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec222d0 │ │ │ │ + bl 0xfec22350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f1508 │ │ │ │ - bl 0x3ce8fc │ │ │ │ + bl 0x3f1588 │ │ │ │ + bl 0x3ce97c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef504 │ │ │ │ + bl 0x3ef584 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ - bl 0x1cb75c │ │ │ │ + bl 0x1cb7dc │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - cdp2 7, 10, cr15, cr10, cr5, {4} │ │ │ │ + cdp2 7, 6, cr15, cr10, cr5, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r5, r2, sl │ │ │ │ + addeq r4, r5, r2, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22338 │ │ │ │ + bl 0xfec223b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f1570 │ │ │ │ - bl 0x3ce964 │ │ │ │ + bl 0x3f15f0 │ │ │ │ + bl 0x3ce9e4 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef56c │ │ │ │ + bl 0x3ef5ec │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ - bl 0x1cb7c4 │ │ │ │ + bl 0x1cb844 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - cdp2 7, 7, cr15, cr6, cr5, {4} │ │ │ │ + cdp2 7, 3, cr15, cr6, cr5, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, sl, lsr #20 │ │ │ │ + addeq r4, r5, sl, lsr #19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdacs r0, {r1, r2, r7, ip, sp, pc} │ │ │ │ ldrcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ strcs fp, [r8], #-3848 @ 0xfffff0f8 │ │ │ │ - blls 0x3dcbdc │ │ │ │ + blls 0x3dcc5c │ │ │ │ svcls 0x000f9e0e │ │ │ │ movwcs r9, #772 @ 0x304 │ │ │ │ movwls r9, #5120 @ 0x1400 │ │ │ │ strls r9, [r3, -r2, lsl #12] │ │ │ │ andls r9, r5, sp, lsl #26 │ │ │ │ - @ instruction: 0xf990f79f │ │ │ │ + @ instruction: 0xf950f79f │ │ │ │ strbmi r9, [r2], -r4, lsl #22 │ │ │ │ strbmi r9, [r1], -r5, lsl #16 │ │ │ │ strls r1, [pc, -r4, ror #21] │ │ │ │ - bl 0x1a30a1c │ │ │ │ + bl 0x1a30a9c │ │ │ │ stmib sp, {r0, r2, r6, r8, sl}^ │ │ │ │ andlt r4, r6, ip, lsl #10 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1e09070 │ │ │ │ + blt 0xe090f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib sp, {r3, r8, r9, sp}^ │ │ │ │ addmi r4, r3, r6, lsl #10 │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ mcreq 1, 0, pc, cr0, cr4, {6} @ │ │ │ │ stmiavc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ mcrreq 11, 6, lr, r5, cr5 │ │ │ │ svclt 0x000845e0 │ │ │ │ svclt 0x00044573 │ │ │ │ vmlseq.f32 s28, s8, s31 │ │ │ │ @ instruction: 0x0c05ea6f │ │ │ │ @ instruction: 0xec06e9cd │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x16890ac │ │ │ │ + blt 0x68912c │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec22438 │ │ │ │ + bl 0xfec224b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ andcc r4, r1, r4, lsl #13 │ │ │ │ movwmi lr, #59869 @ 0xe9dd │ │ │ │ @ instruction: 0x5610e9dd │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x15ff26c │ │ │ │ + b 0x15ff2ec │ │ │ │ eorle r0, r5, r3, lsl #24 │ │ │ │ - ldc 7, cr2, [pc, #64] @ 0xcb29c │ │ │ │ + ldc 7, cr2, [pc, #64] @ 0xcb31c │ │ │ │ and r7, r8, r8, lsl fp │ │ │ │ @ instruction: 0x0c03ea54 │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0xcb288 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0xcb308 │ │ │ │ andsle r7, sp, r7, lsl fp │ │ │ │ - ldc 7, cr2, [pc, #32] @ 0xcb290 │ │ │ │ + ldc 7, cr2, [pc, #32] @ 0xcb310 │ │ │ │ stmib sp, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 6, cr5, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ movwls r0, #28933 @ 0x7105 │ │ │ │ - @ instruction: 0xf81af79f │ │ │ │ - blne 0xff1ea4 │ │ │ │ + @ instruction: 0xffdaf79e │ │ │ │ + blne 0xff1f24 │ │ │ │ stmdals r5, {r1, r2, r8, fp, ip, pc} │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ ldrls r4, [r1], -sl, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, ip, pc}^ │ │ │ │ andlt r4, r9, lr, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0x809120 │ │ │ │ - blvc 0x3c6924 │ │ │ │ + ldmiblt ip, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvc 0x3c69a4 │ │ │ │ ldrpl lr, [r0], -sp, asr #19 │ │ │ │ - blvc 0x4868e4 │ │ │ │ + blvc 0x486964 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf79f40f0 │ │ │ │ - svclt 0x0000ba11 │ │ │ │ + svclt 0x0000b9d1 │ │ │ │ @ instruction: 0xffff0000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq pc, r0, r0, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec224e4 │ │ │ │ + bl 0xfec22564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - ldc 6, cr4, [pc, #12] @ 0xcb2fc │ │ │ │ + ldc 6, cr4, [pc, #12] @ 0xcb37c │ │ │ │ andcc r7, r1, pc, lsl #22 │ │ │ │ @ instruction: 0x670ce9dd │ │ │ │ strmi lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ - ldc 1, cr11, [pc, #44] @ 0xcb32c │ │ │ │ + ldc 1, cr11, [pc, #44] @ 0xcb3ac │ │ │ │ stmib sp, {r0, r2, r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 5, cr4, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf79e0104 │ │ │ │ - stmdbls r5, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r9, [sl], -r4, lsl #16 │ │ │ │ strls r9, [lr], #-1295 @ 0xfffffaf1 │ │ │ │ strvs lr, [ip, -sp, asr #19] │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf79f40f0 │ │ │ │ - svclt 0x0000b8e5 │ │ │ │ + svclt 0x0000b8a5 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec22544 │ │ │ │ + bl 0xfec225c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ andcc r4, r1, r4, lsl #13 │ │ │ │ movwmi lr, #59869 @ 0xe9dd │ │ │ │ @ instruction: 0x5610e9dd │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x15ff378 │ │ │ │ + b 0x15ff3f8 │ │ │ │ eorle r0, r5, r3, lsl #24 │ │ │ │ - ldc 7, cr2, [pc, #64] @ 0xcb3a8 │ │ │ │ + ldc 7, cr2, [pc, #64] @ 0xcb428 │ │ │ │ and r7, r8, r9, lsl fp │ │ │ │ @ instruction: 0x0c03ea54 │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0xcb394 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0xcb414 │ │ │ │ andsle r7, sp, r8, lsl fp │ │ │ │ - ldc 7, cr2, [pc, #32] @ 0xcb39c │ │ │ │ + ldc 7, cr2, [pc, #32] @ 0xcb41c │ │ │ │ stmib sp, {r3, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 6, cr5, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ movwls r0, #28933 @ 0x7105 │ │ │ │ - @ instruction: 0xff94f79e │ │ │ │ - blne 0xff1fb0 │ │ │ │ + @ instruction: 0xff54f79e │ │ │ │ + blne 0xff2030 │ │ │ │ stmdals r5, {r1, r2, r8, fp, ip, pc} │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ ldrls r4, [r1], -sl, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, ip, pc}^ │ │ │ │ andlt r4, r9, lr, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmdblt r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvc 0x406a30 │ │ │ │ + stmialt r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvc 0x406ab0 │ │ │ │ ldrpl lr, [r0], -sp, asr #19 │ │ │ │ - blvc 0x4869f0 │ │ │ │ + blvc 0x486a70 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf79f40f0 │ │ │ │ - svclt 0x0000b8f5 │ │ │ │ + svclt 0x0000b8b5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffff0000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq pc, r0, r0, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ - stmdalt ip, {r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt ip, {r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec225fc │ │ │ │ + bl 0xfec2267c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64b0335 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ addcs r0, ip, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1829000 │ │ │ │ - svclt 0x0000ffef │ │ │ │ + svclt 0x0000ffc7 │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ - blls 0x1ce448 │ │ │ │ - blx 0x3f2440 │ │ │ │ + blls 0x1ce4c8 │ │ │ │ + blx 0x3f24c0 │ │ │ │ subsmi pc, fp, #0, 24 │ │ │ │ vmlseq.f64 d30, d4, d20 │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ svclt 0x00084574 │ │ │ │ mulle r5, ip, r5 │ │ │ │ @ instruction: 0x3e04e9cd │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmlt r2!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvc 0x246acc │ │ │ │ + ldmdalt r2!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvc 0x246b4c │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blvc 0x206a8c │ │ │ │ + blvc 0x206b0c │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmdalt r6, {r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00d6f79d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec22674 │ │ │ │ + bl 0xfec226f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ - stc2 7, cr15, [r4], {132} @ 0x84 │ │ │ │ + mcrr2 7, 8, pc, r4, cr4 @ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r6], {140} @ 0x8c │ │ │ │ - blcs 0x167368 │ │ │ │ + blx 0xff68934a │ │ │ │ + blcs 0x1673e8 │ │ │ │ ldcle 0, cr13, [r6], {26} │ │ │ │ stmdale r3!, {r0, r8, r9, fp, sp} │ │ │ │ andne lr, r5, r5, asr #20 │ │ │ │ @ instruction: 0xf7852508 │ │ │ │ - tstpcs r0, #704512 @ p-variant is OBSOLETE @ 0xac000 │ │ │ │ + tstpcs r0, #15400960 @ p-variant is OBSOLETE @ 0xeb0000 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0xff2892e8 │ │ │ │ + blx 0xfe289368 │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x41acf640 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7dc4070 │ │ │ │ - blcc 0x1fa7dc │ │ │ │ + blcc 0x1fa7d4 │ │ │ │ stmdale fp, {r0, r8, r9, fp, sp} │ │ │ │ strcs r4, [r4, #-1576] @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf914f785 │ │ │ │ + @ instruction: 0xf8d4f785 │ │ │ │ @ instruction: 0x46022314 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf78b9500 │ │ │ │ - strb pc, [r7, pc, lsr #21]! @ │ │ │ │ + strb pc, [r7, pc, ror #20]! @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ - blmi 0x18b9b4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x18ba34 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1825243 │ │ │ │ - svclt 0x0000ff7d │ │ │ │ - ldrshteq r1, [r5], -r8 │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - strlt r3, [r0, #-834] @ 0xfffffcbe │ │ │ │ - cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - umaalvs r4, r3, r3, r0 │ │ │ │ - @ instruction: 0xf003090b │ │ │ │ - @ instruction: 0xf04f0308 │ │ │ │ - b 0x118e524 │ │ │ │ - sbcvs r0, r3, lr, lsl #6 │ │ │ │ + svclt 0x0000ff55 │ │ │ │ + eorseq r1, r5, r8, lsr #14 │ │ │ │ movwpl pc, #9153 @ 0x23c1 @ │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ + strlt r2, [r0, #-513] @ 0xfffffdff │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ subeq lr, r3, #2048 @ 0x800 │ │ │ │ - mcrrne 3, 12, pc, r0, cr1 @ │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ + andvs r0, r2, fp, lsl #18 │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ + cdpne 3, 4, cr15, cr0, cr1, {6} │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + @ instruction: 0xf8c00052 │ │ │ │ + sbcvs lr, r3, r8, lsl r0 │ │ │ │ + cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ @ instruction: 0xf8c03100 │ │ │ │ - cmpvs r1, r8, lsl r0 │ │ │ │ + cmpvs r1, r0, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + vabal.u8 , d1, d0 │ │ │ │ + vmull.p8 , d1, d2 │ │ │ │ + andcs r4, r1, #0, 24 │ │ │ │ + bl 0x14da18 │ │ │ │ + @ instruction: 0xf10c024e │ │ │ │ + andvs r0, r2, r1, lsl #24 │ │ │ │ + andcc pc, r0, #67108867 @ 0x4000003 │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + andgt lr, r4, #192, 18 @ 0x300000 │ │ │ │ subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - stmdbeq fp, {r8, sl, ip, sp, pc} │ │ │ │ - vpmax.s8 d15, d12, d2 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - orrvs r1, r2, r0, asr #4 │ │ │ │ - andpl pc, r2, #67108867 @ 0x4000003 │ │ │ │ - cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + cdpne 3, 4, cr15, cr0, cr1, {6} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - mcrreq 11, 0, lr, r2, cr12 │ │ │ │ - ands pc, r0, r0, asr #17 │ │ │ │ - andmi pc, r0, #67108867 @ 0x4000003 │ │ │ │ - cdpcc 3, 0, cr15, cr0, cr1, {6} │ │ │ │ smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - movwmi r3, #45569 @ 0xb201 │ │ │ │ - ands pc, r4, r0, asr #17 │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - movwcs lr, #10688 @ 0x29c0 │ │ │ │ + movwmi r0, #45138 @ 0xb052 │ │ │ │ + ands pc, r8, r0, asr #17 │ │ │ │ + subvs r6, r2, r3, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ strlt r0, [r0, #-2315] @ 0xfffff6f5 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ vaddl.u8 q11, d17, d3 │ │ │ │ - andcs r3, r0, #134217729 @ 0x8000001 │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - mcrrne 3, 12, pc, r0, cr1 @ │ │ │ │ + @ instruction: 0xf04f3342 │ │ │ │ + cmpvs r2, r0, lsl #24 │ │ │ │ + andcc pc, r0, #67108867 @ 0x4000003 │ │ │ │ vmov.i32 q8, #155 @ 0x0000009b │ │ │ │ - stmib r0, {r8, ip, sp}^ │ │ │ │ - stmib r0, {r9, ip, sp}^ │ │ │ │ - andcs r1, r0, r4, lsl #24 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + @ instruction: 0xf8c00142 │ │ │ │ + tstvs r2, r4 │ │ │ │ + andvs r6, r3, r1, asr #1 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - b 0x115c238 │ │ │ │ + b 0x115c2b8 │ │ │ │ addvs r0, r3, ip, lsl #4 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0020342 │ │ │ │ - strlt r0, [r0, #-520] @ 0xfffffdf8 │ │ │ │ - stcleq 3, cr4, [fp], {26} │ │ │ │ - cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - stceq 0, cr15, [r1], {1} │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - stmdbeq fp, {r0, r1, sp, lr}^ │ │ │ │ - andsgt pc, r4, r0, asr #17 │ │ │ │ + strlt r0, [r0, #-2379] @ 0xfffff6b5 │ │ │ │ movweq pc, #8195 @ 0x2003 @ │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - @ instruction: 0x2c01e9c0 │ │ │ │ - andne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - stmib r0, {r0, r6, r7, r8, ip}^ │ │ │ │ - andcs r1, r0, r3, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - strlt r0, [r0, #-2443] @ 0xfffff675 │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - b 0x1193e8c │ │ │ │ - bl 0x14c2c4 │ │ │ │ - @ instruction: 0xf8c00c4c │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - addsmi r4, sl, r2, asr #24 │ │ │ │ - smlabtvs r2, fp, ip, r0 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - tstmi r3, #536870916 @ 0x20000004 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - sbcvs r6, r1, r3 │ │ │ │ + cdpne 3, 0, cr15, cr0, cr1, {6} │ │ │ │ + sbcne pc, r1, #67108867 @ 0x4000003 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + smlabtvs r3, r2, r0, r6 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + addvs r0, r2, fp, asr #25 │ │ │ │ + @ instruction: 0xf001088a │ │ │ │ + @ instruction: 0xf0020c01 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + b 0x1157be8 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-2442] @ 0xfffff676 │ │ │ │ - andeq pc, r2, #2 │ │ │ │ + strlt r0, [r0, #-2443] @ 0xfffff675 │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + b 0x119e814 │ │ │ │ + vsubw.u8 q8, , d14 │ │ │ │ + @ instruction: 0xf8c05e01 │ │ │ │ + blx 0x403748 │ │ │ │ + @ instruction: 0xf8c0fc02 │ │ │ │ + blx 0x17b730 │ │ │ │ + vsubw.u8 , , d3 │ │ │ │ + tstvs r3, r2, asr #24 │ │ │ │ @ instruction: 0xf0030ccb │ │ │ │ - blx 0x3cc300 │ │ │ │ - vmull.u8 , d1, d2 │ │ │ │ - @ instruction: 0xf8c04242 │ │ │ │ - subseq ip, r2, ip │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - vmlal.u , d1, d2[0] │ │ │ │ - tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ - andvs r6, r3, r1, lsl #1 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ + subeq lr, ip, #2048 @ 0x800 │ │ │ │ + addvs r6, r2, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ + @ instruction: 0xf001098b │ │ │ │ + @ instruction: 0xf0030201 │ │ │ │ + @ instruction: 0xf04f0302 │ │ │ │ + tstmi r3, #256 @ 0x100 │ │ │ │ + vabal.u8 , d1, d0 │ │ │ │ + blx 0x3dc06c │ │ │ │ + sbcvs pc, r3, r3, lsl #6 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0033242 │ │ │ │ - @ instruction: 0xf0010308 │ │ │ │ - tstmi r3, #3840 @ 0xf00 │ │ │ │ - andgt pc, r4, r0, asr #17 │ │ │ │ - andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0xf0035e01 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + blx 0x157c80 │ │ │ │ + movwmi pc, #45580 @ 0xb20c @ │ │ │ │ + and pc, r8, r0, asr #17 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + stcleq 5, cr11, [fp], {0} │ │ │ │ + cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - movwcs lr, #10688 @ 0x29c0 │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + sbcvs r6, r3, r2, asr #32 │ │ │ │ andcs r6, r0, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x118bf88 │ │ │ │ + b 0x118c014 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ subvs r4, r2, r2, asr #2 │ │ │ │ andvs r6, r1, r3, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vmlal.u8 q8, d17, d10 │ │ │ │ stcleq 12, cr0, [fp], {66} @ 0x42 │ │ │ │ andeq pc, r8, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ - b 0x11a7f88 │ │ │ │ + b 0x11a8014 │ │ │ │ @ instruction: 0xf1c2030c │ │ │ │ vsubl.u8 q8, d1, d2 │ │ │ │ stmib r0, {r1, r6, r8, lr}^ │ │ │ │ subvs r2, r1, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vmlal.u8 q8, d17, d10 │ │ │ │ stcleq 12, cr0, [fp], {66} @ 0x42 │ │ │ │ andeq pc, r8, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - b 0x11a37cc │ │ │ │ + b 0x11a3858 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ vsubl.u8 , d1, d1 │ │ │ │ stmib r0, {r1, r6, r8, lr}^ │ │ │ │ subvs r2, r1, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x118c030 │ │ │ │ + b 0x118c0bc │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ andvs r4, r3, r1, lsl #3 │ │ │ │ smlabtcs r1, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - addvs r0, r3, sl, asr #25 │ │ │ │ - @ instruction: 0xf3c1090b │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - @ instruction: 0xf0034142 │ │ │ │ - b 0x114c44c │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d2[2] │ │ │ │ @ instruction: 0xf0023342 │ │ │ │ @ instruction: 0xf0010208 │ │ │ │ tstmi sl, #3840 @ 0xf00 │ │ │ │ @ instruction: 0xf003090b │ │ │ │ - @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - andvs r4, r2, r2, asr #24 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - subvs r6, r3, r1, asr #1 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + movwmi r4, #45378 @ 0xb142 │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ + strlt r0, [r0, #-3275] @ 0xfffff335 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + stmdbeq fp, {r0, r1, sp, lr} │ │ │ │ + stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + subvs r2, r3, r2, lsl #24 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ vldmiaeq r1, {s28-s106} │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13cdcc0 │ │ │ │ - @ instruction: 0xf0020c0e │ │ │ │ - @ instruction: 0xf8c00208 │ │ │ │ + @ instruction: 0xf00cb500 │ │ │ │ + vmull.u8 q8, d1, d8 │ │ │ │ + stcleq 14, cr0, [sl], {66} @ 0x42 │ │ │ │ + b 0x13cdd4c │ │ │ │ + @ instruction: 0xf8c00c0e │ │ │ │ vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x114c4c8 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf10c4142 │ │ │ │ - movwmi r0, #48129 @ 0xbc01 │ │ │ │ - stmib r0, {r1, sp, lr}^ │ │ │ │ - andcs r3, r0, r2, lsl #24 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + @ instruction: 0xf10c7c00 │ │ │ │ + @ instruction: 0xf0020c01 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vqdmulh.s , , d2[0] │ │ │ │ + b 0x115be4c │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + addvs r6, r3, r2 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ @ instruction: 0x1c11ea4f │ │ │ │ stcleq 5, cr11, [sl], {0} │ │ │ │ - cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13cdb0c │ │ │ │ - @ instruction: 0xf0020c0e │ │ │ │ - @ instruction: 0xf8c00208 │ │ │ │ + vmlal.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf00c4e42 │ │ │ │ + @ instruction: 0xf0020c08 │ │ │ │ + b 0x13cc194 │ │ │ │ + @ instruction: 0xf0030c0e │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x114c514 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x118ea04 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - andvs r5, r2, r1, lsl #2 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ + @ instruction: 0xf8c05c01 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vqdmulh.s , , d2[0] │ │ │ │ + b 0x114be98 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + addvs r6, r3, r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - vldmiaeq r1, {s28-s106} │ │ │ │ - subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ - stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13d4528 │ │ │ │ - sbcvs r0, r3, r2, lsl #24 │ │ │ │ + vmlal.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ + andcs r0, r0, #8, 6 @ 0x20000000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + subvs r6, r3, r2, asr #1 │ │ │ │ stmdbeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ + mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ - andgt pc, r4, r0, asr #17 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - andvs r4, r2, fp, lsl #6 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + b 0x119c5fc │ │ │ │ + andvs r0, r2, ip, lsl #6 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vldmiaeq r1, {s28-s106} │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13cdd9c │ │ │ │ - @ instruction: 0xf0020c0e │ │ │ │ - @ instruction: 0xf8c00208 │ │ │ │ + @ instruction: 0xf00cb500 │ │ │ │ + vmull.u8 q8, d1, d8 │ │ │ │ + stcleq 14, cr0, [sl], {66} @ 0x42 │ │ │ │ + b 0x13cde28 │ │ │ │ + @ instruction: 0xf8c00c0e │ │ │ │ vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x114c5a4 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf10c4142 │ │ │ │ - movwmi r0, #48129 @ 0xbc01 │ │ │ │ - stmib r0, {r1, sp, lr}^ │ │ │ │ - andcs r3, r0, r2, lsl #24 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - @ instruction: 0xf0010308 │ │ │ │ - b 0x118c1f4 │ │ │ │ - andvs r0, r3, ip, lsl #6 │ │ │ │ - addvs r0, r2, fp, lsl #18 │ │ │ │ + @ instruction: 0xf10c5c00 │ │ │ │ + @ instruction: 0xf0020c01 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vqdmulh.s , , d2[0] │ │ │ │ + b 0x115bf28 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + addvs r6, r3, r2 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + movwvc pc, #961 @ 0x3c1 @ │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + @ instruction: 0xf1c30cca │ │ │ │ + stmib r0, {r1, r8, r9}^ │ │ │ │ + stmdbeq fp, {r1, r8, r9, lr, pc} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andvc pc, r0, #67108867 @ 0x4000003 │ │ │ │ smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - andeq pc, r2, #-2147483600 @ 0x80000030 │ │ │ │ - sbcvs r4, r2, fp, lsl #6 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vldmiaeq r1, {s28-s106} │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13cde24 │ │ │ │ - @ instruction: 0xf0020c0e │ │ │ │ - @ instruction: 0xf8c00208 │ │ │ │ + @ instruction: 0xf00cb500 │ │ │ │ + vmull.u8 q8, d1, d8 │ │ │ │ + stcleq 14, cr0, [sl], {66} @ 0x42 │ │ │ │ + b 0x13cdeb4 │ │ │ │ + @ instruction: 0xf8c00c0e │ │ │ │ vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x114c62c │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf1cc4142 │ │ │ │ - movwmi r0, #48130 @ 0xbc02 │ │ │ │ - stmib r0, {r1, sp, lr}^ │ │ │ │ - andcs r3, r0, r2, lsl #24 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + @ instruction: 0xf1cc5c00 │ │ │ │ + @ instruction: 0xf0020c02 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vqdmulh.s , , d2[0] │ │ │ │ + b 0x115bfb4 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + addvs r6, r3, r2 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ vldmiaeq r1, {s28-s106} │ │ │ │ stcleq 5, cr11, [sl], {0} │ │ │ │ - cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13cde70 │ │ │ │ - @ instruction: 0xf0020c0e │ │ │ │ - @ instruction: 0xf8c00208 │ │ │ │ + @ instruction: 0xf3c1090b │ │ │ │ + @ instruction: 0xf00c0e42 │ │ │ │ + @ instruction: 0xf0020c08 │ │ │ │ + b 0x13cc2fc │ │ │ │ + @ instruction: 0xf0030c0e │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x114c678 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x119eb68 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - andvs r5, r2, r1, lsl #2 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ + @ instruction: 0xf8c05c01 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vqdmulh.s , , d2[0] │ │ │ │ + b 0x115c000 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + addvs r6, r3, r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - movteq pc, #9153 @ 0x23c1 @ │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - vpmax.s8 d15, d12, d17 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - stcleq 3, cr4, [fp], {26} │ │ │ │ + vsubl.u8 q9, d1, d2 │ │ │ │ + sbcvs r0, r2, r2, asr #24 │ │ │ │ + vpmax.u8 d15, d2, d17 │ │ │ │ + andmi pc, r4, #67108867 @ 0x4000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlabtmi r4, r1, r3, pc @ │ │ │ │ + eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - smlawteq r0, r1, r1, pc @ │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0033142 │ │ │ │ + movwmi r0, #45832 @ 0xb308 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0020342 │ │ │ │ - @ instruction: 0xf04f0208 │ │ │ │ - tstmi sl, #256 @ 0x100 │ │ │ │ - @ instruction: 0xf0030ccb │ │ │ │ - @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d12 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - b 0x119beec │ │ │ │ - @ instruction: 0xf1c1030c │ │ │ │ - stmib r0, {r4, r8}^ │ │ │ │ - addvs r3, r1, r0, lsl #4 │ │ │ │ + andcs r0, r1, #9109504 @ 0x8b0000 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + b 0x119c36c │ │ │ │ + @ instruction: 0xf1c2030c │ │ │ │ + stmib r0, {r4, r9}^ │ │ │ │ + stcleq 2, cr3, [fp], {1} │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + andvs r4, r3, fp, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0020342 │ │ │ │ - @ instruction: 0xf04f0208 │ │ │ │ - tstmi sl, #0, 24 │ │ │ │ - @ instruction: 0xf0030ccb │ │ │ │ - @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d12 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - b 0x119bf28 │ │ │ │ - @ instruction: 0xf1c1030c │ │ │ │ - stmib r0, {r3, r8}^ │ │ │ │ - addvs r3, r1, r0, lsl #4 │ │ │ │ + andcs r0, r0, #9109504 @ 0x8b0000 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + b 0x119c3a4 │ │ │ │ + @ instruction: 0xf1c2030c │ │ │ │ + stmib r0, {r3, r9}^ │ │ │ │ + stcleq 2, cr3, [fp], {1} │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + andvs r4, r3, fp, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stmeq sl, {r0, r8, r9, sp} │ │ │ │ - stcleq 0, cr6, [fp], {195} @ 0xc3 │ │ │ │ - ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - andeq pc, r8, #2 │ │ │ │ + stmeq fp, {r4, r9, sp} │ │ │ │ + stcleq 0, cr6, [sl], {130} @ 0x82 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - b 0x119c788 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + b 0x119c810 │ │ │ │ stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ - b 0x3d477c │ │ │ │ - @ instruction: 0xf8c00291 │ │ │ │ - sbcvs ip, r3, r8 │ │ │ │ - bicsmi lr, r1, #12, 20 @ 0xc000 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - b 0x119c7bc │ │ │ │ + stmeq fp, {r3, r9, sp} │ │ │ │ + stcleq 0, cr6, [sl], {130} @ 0x82 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + b 0x119c848 │ │ │ │ stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movteq pc, #9153 @ 0x23c1 @ │ │ │ │ andgt pc, ip, r0, asr #17 │ │ │ │ vpmax.s8 d15, d12, d17 │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ stcleq 3, cr4, [fp], {26} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ smlabtmi r4, r1, r3, pc @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + smlabtcs r1, r0, r9, lr │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmlal.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0020342 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ tstmi sl, #256 @ 0x100 │ │ │ │ @ instruction: 0xf0030ccb │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ vaddl.u8 q14, d1, d12 │ │ │ │ vqdmulh.s , , d2[0] │ │ │ │ - b 0x119c014 │ │ │ │ - addvs r0, r1, ip, lsl #6 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + b 0x119c0a0 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andvs r2, r3, r1, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vmlal.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0020342 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ tstmi sl, #0, 24 │ │ │ │ @ instruction: 0xf0030ccb │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ vaddl.u8 q14, d1, d12 │ │ │ │ vqdmulh.s , , d2[0] │ │ │ │ - b 0x119c04c │ │ │ │ - addvs r0, r1, ip, lsl #6 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0020342 │ │ │ │ - @ instruction: 0xf04f0208 │ │ │ │ - tstmi sl, #0, 24 │ │ │ │ - @ instruction: 0xf0030ccb │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - movwmi r3, #45378 @ 0xb142 │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + b 0x119c0d8 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andvs r2, r3, r1, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ + stmeq sl, {r8, r9, sp} │ │ │ │ + stcleq 0, cr6, [fp], {131} @ 0x83 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmlal.u8 q8, d17, d10 │ │ │ │ stcleq 12, cr0, [fp], {66} @ 0x42 │ │ │ │ andeq pc, r8, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ orrmi pc, r1, r1, asr #7 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + smlabtcs r1, r0, r9, lr │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22ecc │ │ │ │ + bl 0xfec22f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - ldc2 7, cr15, [r2, #-528] @ 0xfffffdf0 │ │ │ │ + stc2l 7, cr15, [lr], {132} @ 0x84 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffaa8 │ │ │ │ + bls 0x1ffb30 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 q10, q0, d16 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf880f785 │ │ │ │ + @ instruction: 0xf83cf785 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, ip, lsl #29 │ │ │ │ + addeq r3, r5, r4, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22f30 │ │ │ │ + bl 0xfec22fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2l 7, cr15, [r0], #528 @ 0x210 │ │ │ │ + ldc2 7, cr15, [ip], {132} @ 0x84 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffb0c │ │ │ │ + bls 0x1ffb94 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf84ef785 │ │ │ │ + @ instruction: 0xf80af785 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsr #28 │ │ │ │ + addeq r3, r5, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22f94 │ │ │ │ + bl 0xfec2301c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2 7, cr15, [lr], #528 @ 0x210 │ │ │ │ + stc2l 7, cr15, [sl], #-528 @ 0xfffffdf0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffb70 │ │ │ │ + bls 0x1ffbf8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vsra.s64 d19, d12, #64 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf81cf785 │ │ │ │ + @ instruction: 0xffd8f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r4, asr #27 │ │ │ │ + addeq r3, r5, ip, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22ff8 │ │ │ │ + bl 0xfec23080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - ldc2l 7, cr15, [ip], #-528 @ 0xfffffdf0 │ │ │ │ + ldc2 7, cr15, [r8], #-528 @ 0xfffffdf0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffbd4 │ │ │ │ + bls 0x1ffc5c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffeaf784 │ │ │ │ + @ instruction: 0xffa6f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, ror #26 │ │ │ │ + ldrdeq r3, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2305c │ │ │ │ + bl 0xfec230e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - mcrr2 7, 8, pc, sl, cr4 @ │ │ │ │ + stc2 7, cr15, [r6], {132} @ 0x84 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffc38 │ │ │ │ + bls 0x1ffcc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffb8f784 │ │ │ │ + @ instruction: 0xff74f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r5], ip │ │ │ │ + addeq r3, r5, r4, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec230c0 │ │ │ │ + bl 0xfec23148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - ldc2 7, cr15, [r8], {132} @ 0x84 │ │ │ │ + blx 0xff609d6e │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffc9c │ │ │ │ + bls 0x1ffd24 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff86f784 │ │ │ │ + @ instruction: 0xff42f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r5, r8, ip │ │ │ │ + addeq r3, r5, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23124 │ │ │ │ + bl 0xfec231ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xffa89d4a │ │ │ │ + blx 0xfe989dd2 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffd00 │ │ │ │ + bls 0x1ffd88 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vsra.s64 d18, d4, #64 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff54f784 │ │ │ │ + @ instruction: 0xff10f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r4, lsr ip │ │ │ │ + addeq r3, r5, ip, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23188 │ │ │ │ + bl 0xfec23210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xfee09dae │ │ │ │ + blx 0x1d09e36 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffd64 │ │ │ │ + bls 0x1ffdec │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff22f784 │ │ │ │ + cdp2 7, 13, cr15, cr14, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r5], r0 │ │ │ │ + addeq r3, r5, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec231ec │ │ │ │ + bl 0xfec23274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q11, q8, d24 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x2089e1a │ │ │ │ + blx 0xf89ea2 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffdd0 │ │ │ │ + bls 0x1ffe58 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 14, cr15, cr12, cr4, {4} │ │ │ │ + cdp2 7, 10, cr15, cr8, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r4, ror #22 │ │ │ │ + ldrdeq r3, [r5], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23258 │ │ │ │ + bl 0xfec232e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q11, q8, d24 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x1309e86 │ │ │ │ + blx 0x209f0e │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffe3c │ │ │ │ + bls 0x1ffec4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 11, cr15, cr6, cr4, {4} │ │ │ │ + cdp2 7, 7, cr15, cr2, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r5], r8 │ │ │ │ + addeq r3, r5, r0, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec232c4 │ │ │ │ + bl 0xfec2334c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q11, q8, d24 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdbvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x589ef2 │ │ │ │ + blx 0xff489f78 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffea8 │ │ │ │ + bls 0x1fff30 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 8, cr15, cr0, cr4, {4} │ │ │ │ + cdp2 7, 3, cr15, cr12, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, ip, lsl #21 │ │ │ │ + addeq r3, r5, r4, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23330 │ │ │ │ + bl 0xfec233b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q11, q8, d24 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdbvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xff809f5c │ │ │ │ + blx 0xfe709fe4 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fff14 │ │ │ │ + bls 0x1fff9c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 4, cr15, cr10, cr4, {4} │ │ │ │ + cdp2 7, 0, cr15, cr6, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsr #20 │ │ │ │ + umulleq r3, r5, r8, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2339c │ │ │ │ + bl 0xfec23424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q11, q8, d24 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xfea89fc8 │ │ │ │ + blx 0x198a050 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fff80 │ │ │ │ + bls 0x200008 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 1, cr15, cr4, cr4, {4} │ │ │ │ + ldc2l 7, cr15, [r0, #528] @ 0x210 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008539b4 │ │ │ │ + addeq r3, r5, ip, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23408 │ │ │ │ + bl 0xfec23490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q11, q8, d24 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x1d0a034 │ │ │ │ + blx 0xc0a0bc │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fffec │ │ │ │ + bls 0x200074 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 7, cr15, [lr, #528] @ 0x210 │ │ │ │ + ldc2 7, cr15, [sl, #528] @ 0x210 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, asr #18 │ │ │ │ + addeq r3, r5, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23474 │ │ │ │ + bl 0xfec234fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q11, q8, d24 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xf8a0a0 │ │ │ │ + @ instruction: 0xf9f6f784 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x200058 │ │ │ │ + bls 0x2000e0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 7, cr15, [r8, #528]! @ 0x210 │ │ │ │ + stc2l 7, cr15, [r4, #-528]! @ 0xfffffdf0 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r5], ip │ │ │ │ + addeq r3, r5, r4, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec234e0 │ │ │ │ + bl 0xfec23568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q11, q8, d24 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x20a10c │ │ │ │ + @ instruction: 0xf9c0f784 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x2000c4 │ │ │ │ + bls 0x20014c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 7, cr15, [r2, #-528]! @ 0xfffffdf0 │ │ │ │ + stc2 7, cr15, [lr, #-528]! @ 0xfffffdf0 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, ror r8 │ │ │ │ + addeq r3, r5, r8, ror #15 │ │ │ │ stmvs fp, {r1, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorle r2, r2, sp, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r3, lsl #31 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ strmi r2, [r4], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r7], {124} @ 0x7c │ │ │ │ - blle 0x6d6f78 │ │ │ │ + blle 0x6d7000 │ │ │ │ @ instruction: 0xf01c4620 │ │ │ │ - bllt 0xd0b384 │ │ │ │ + bllt 0xd0b30c │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blcs 0x11afb8 │ │ │ │ + blcs 0x11b040 │ │ │ │ strtmi sp, [r0], -r6, ror #19 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - stc2 7, cr15, [r0], #908 @ 0x38c │ │ │ │ + ldc2l 7, cr15, [sl], #-908 @ 0xfffffc74 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavs sl!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ @ instruction: 0xf7839202 │ │ │ │ - bls 0x18b8e4 │ │ │ │ + bls 0x18b85c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13952 @ 0x3680 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - stc2l 7, cr15, [sl, #-544] @ 0xfffffde0 │ │ │ │ + stc2 7, cr15, [r6, #-544] @ 0xfffffde0 │ │ │ │ andls r6, r2, #6946816 @ 0x6a0000 │ │ │ │ - stc2l 7, cr15, [sl], {131} @ 0x83 │ │ │ │ + stc2 7, cr15, [r6], {131} @ 0x83 │ │ │ │ strmi r9, [r7], -r2, lsl #20 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r0, #-876] @ 0xfffffc94 │ │ │ │ + stc2 7, cr15, [sl, #-876]! @ 0xfffffc94 │ │ │ │ andls r6, r2, #11141120 @ 0xaa0000 │ │ │ │ - stc2l 7, cr15, [r0], {131} @ 0x83 │ │ │ │ + ldc2l 7, cr15, [ip], #-524 @ 0xfffffdf4 │ │ │ │ strmi r9, [r1], -r2, lsl #20 │ │ │ │ strtmi r9, [r0], -r2 │ │ │ │ - stc2l 7, cr15, [r6, #-876] @ 0xfffffc94 │ │ │ │ + stc2 7, cr15, [r0, #-876]! @ 0xfffffc94 │ │ │ │ stmdbvs r8!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf784681e │ │ │ │ - stmdbls r2, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r1, [r2], -r0 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdavs r9!, {r3, r6, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - ldc2l 7, cr15, [r2, #876]! @ 0x36c │ │ │ │ - blcs 0xe82cc │ │ │ │ + stc2l 7, cr15, [ip, #876] @ 0x36c │ │ │ │ + blcs 0xe8354 │ │ │ │ @ instruction: 0xf1a3d09e │ │ │ │ - blx 0xfed8d05c │ │ │ │ + blx 0xfed8d0e4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7, r3, lsr #15] │ │ │ │ @ instruction: 0xf023680b │ │ │ │ - blcs 0x40d060 │ │ │ │ + blcs 0x40d0e8 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl #31 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ strmi r2, [r8], r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r0], {124} @ 0x7c │ │ │ │ - blle 0x517090 │ │ │ │ + blle 0x517118 │ │ │ │ @ instruction: 0xf01c4620 │ │ │ │ - ldmiblt r8!, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1f0470 │ │ │ │ + blcc 0x1f04f8 │ │ │ │ stmible sp!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e32100 │ │ │ │ - andcs pc, r1, fp, lsl ip @ │ │ │ │ + strdcs pc, [r1], -r5 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7839203 │ │ │ │ - bls 0x1cb7d0 │ │ │ │ + bls 0x1cb748 │ │ │ │ strtmi r4, [sl], r3, lsl #13 │ │ │ │ andseq r6, r2, #2686976 @ 0x290000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - stc2l 7, cr15, [r4], {136} @ 0x88 │ │ │ │ + stc2 7, cr15, [r0], {136} @ 0x88 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0xf7839204 │ │ │ │ - bls 0x20b7b4 │ │ │ │ + bls 0x20b72c │ │ │ │ andls r6, r3, r9, lsr #16 │ │ │ │ @ instruction: 0xf5020212 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - @ instruction: 0xf783fcb7 │ │ │ │ - @ instruction: 0xf8d8fc6d │ │ │ │ + @ instruction: 0xf783fc73 │ │ │ │ + @ instruction: 0xf8d8fc29 │ │ │ │ pkhbtmi r3, r1, r8 │ │ │ │ svcvs 0x00a3b953 │ │ │ │ mcrrle 11, 0, r2, pc, cr2 │ │ │ │ @ instruction: 0xdc052b00 │ │ │ │ tstcs r0, pc, asr #2 │ │ │ │ @ instruction: 0xf7842000 │ │ │ │ - ands pc, fp, r1, lsl #18 │ │ │ │ + @ instruction: 0xe01bf8bd │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ @ instruction: 0xf7839204 │ │ │ │ - bls 0x20b5d8 │ │ │ │ + bls 0x20b550 │ │ │ │ andls r4, r5, r1, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0xf8d8fcab │ │ │ │ + @ instruction: 0xf8d8fc85 │ │ │ │ andls r2, r4, #0 │ │ │ │ - ldc2 7, cr15, [sl], {131} @ 0x83 │ │ │ │ + blx 0xff68a3ee │ │ │ │ strmi r9, [r1], -r4, lsl #20 │ │ │ │ strtmi r9, [r0], -r4 │ │ │ │ - stc2 7, cr15, [r0], #876 @ 0x36c │ │ │ │ + ldc2l 7, cr15, [sl], #-876 @ 0xfffffc94 │ │ │ │ ldmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7902104 │ │ │ │ - @ instruction: 0x4648fa59 │ │ │ │ + @ instruction: 0x4648fa15 │ │ │ │ ldrbmi r9, [sl], -r0 │ │ │ │ strbmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0xf78347b8 │ │ │ │ - strmi pc, [r7], -r5, lsl #24 │ │ │ │ - stc2 7, cr15, [r2], {131} @ 0x83 │ │ │ │ + strmi pc, [r7], -r1, asr #23 │ │ │ │ + blx 0xff08a41e │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ @ instruction: 0xf7904638 │ │ │ │ - strbmi pc, [r9], -r1, lsr #19 @ │ │ │ │ + @ instruction: 0x4649f95d │ │ │ │ @ instruction: 0xf7904630 │ │ │ │ - @ instruction: 0xf8d8f9b7 │ │ │ │ + @ instruction: 0xf8d8f973 │ │ │ │ ldrtmi r1, [sl], -r4 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0xf8d8fd3d │ │ │ │ + @ instruction: 0xf8d8fd17 │ │ │ │ ldrtmi r1, [r2], -r0 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fd37 │ │ │ │ + svcvs 0x00a3fd11 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf1a3af6f │ │ │ │ - blx 0xfed8d1d4 │ │ │ │ + blx 0xfed8d25c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strb r6, [r7, -r3, lsr #15]! │ │ │ │ - blcs 0x11b1dc │ │ │ │ + blcs 0x11b264 │ │ │ │ @ instruction: 0xf7fed9b4 │ │ │ │ - svclt 0x0000ff11 │ │ │ │ + svclt 0x0000ff0d │ │ │ │ @ instruction: 0xf8d0b510 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf4144098 │ │ │ │ andsle r6, r4, r0, ror pc │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ svcvs 0x0070f41c │ │ │ │ ldmib r1, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ - blx 0xfed7fe00 │ │ │ │ - b 0x1409400 │ │ │ │ + blx 0xfed7fe88 │ │ │ │ + b 0x1409488 │ │ │ │ ldmdbeq fp, {r1, r2, r3, sl, fp}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ ldmdblt r3, {r0, r8, r9} │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andcs lr, r0, r0, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -192693,69 +192725,69 @@ │ │ │ │ andle r6, r3, r0, ror ip │ │ │ │ @ instruction: 0xf4106840 │ │ │ │ tstle r8, r0, ror ip │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blx 0xfed6e618 │ │ │ │ + blx 0xfed6e6a0 │ │ │ │ stmdavs r8, {r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ svclt 0x00d42807 │ │ │ │ @ instruction: 0xf04c4660 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d1d1ea │ │ │ │ @ instruction: 0xf1bcc004 │ │ │ │ eorsle r0, ip, sp, lsl #30 │ │ │ │ svceq 0x000ff1bc │ │ │ │ ldrmi sp, [sl], r3, ror #1 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ @ instruction: 0x4691307c │ │ │ │ strmi r6, [r8], fp, lsr #31 │ │ │ │ - blcs 0x15df4c │ │ │ │ - blcc 0x203b28 │ │ │ │ + blcs 0x15dfd4 │ │ │ │ + blcc 0x203bb0 │ │ │ │ stmdale r4!, {r0, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - mvnlt pc, r1, ror sl @ │ │ │ │ + mvnlt pc, r1, lsr sl @ │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ @ instruction: 0xf7839201 │ │ │ │ - bls 0x14b470 │ │ │ │ + bls 0x14b3e8 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7db4638 │ │ │ │ - @ instruction: 0xf646fbf7 │ │ │ │ + @ instruction: 0xf646fbd1 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf8d82396 │ │ │ │ ldmdavs sp, {} @ │ │ │ │ - @ instruction: 0xf81ef784 │ │ │ │ + @ instruction: 0xffdaf783 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strbmi r4, [r8, r8, lsr #12] │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ svcvs 0x00bbbb03 │ │ │ │ andcs fp, r1, fp, ror r9 │ │ │ │ - blcs 0x1065ac │ │ │ │ + blcs 0x106634 │ │ │ │ @ instruction: 0xf04fdada │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0x20a67e │ │ │ │ + blx 0xff88a704 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcle r2, r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf1a3e7a5 │ │ │ │ - blx 0xfed8d314 │ │ │ │ + blx 0xfed8d39c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x011867bb │ │ │ │ - @ instruction: 0xfffcf783 │ │ │ │ + @ instruction: 0xffb8f783 │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7db710a │ │ │ │ - @ instruction: 0xe7e0fb9f │ │ │ │ + @ instruction: 0xe7e0fb79 │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf7884630 │ │ │ │ - @ instruction: 0xf8d8fbb1 │ │ │ │ + @ instruction: 0xf8d8fb6d │ │ │ │ ldrtmi r1, [r2], -r4 │ │ │ │ @ instruction: 0xf7db4638 │ │ │ │ - @ instruction: 0xe7d2fc79 │ │ │ │ + @ instruction: 0xe7d2fc53 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb083 │ │ │ │ @ instruction: 0xf4144098 │ │ │ │ @@ -192776,194 +192808,194 @@ │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ svcvs 0x00834690 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ mcrrle 11, 0, r2, r0, cr2 │ │ │ │ - blle 0x111dd30 │ │ │ │ + blle 0x111ddb8 │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r2, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf105fa03 │ │ │ │ strmi r6, [r9], r3, lsr #17 │ │ │ │ eorsle r2, sp, r0, lsl #22 │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - blx 0x140a5d2 │ │ │ │ + blx 0x30a65a │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46062396 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7839200 │ │ │ │ - bls 0x10b4d4 │ │ │ │ - blls 0x11e000 │ │ │ │ + bls 0x10b44c │ │ │ │ + blls 0x11e088 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - blls 0x10b510 │ │ │ │ + blls 0x10b488 │ │ │ │ ldmdavs ip, {r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xff80f783 │ │ │ │ + @ instruction: 0xff3cf783 │ │ │ │ strmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ svcvs 0x00bb47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8d42c │ │ │ │ + blx 0xfed8d4b4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167bb │ │ │ │ - blcc 0x206694 │ │ │ │ + blcc 0x20671c │ │ │ │ ldmible sp!, {r0, r8, r9, fp, sp} │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - ldrb pc, [r2, r1, ror #20]! @ │ │ │ │ + @ instruction: 0xe7f2fa3b │ │ │ │ stmdbeq r0, {r0, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd00b │ │ │ │ vst4.8 {d3-d6}, [r3], r4 │ │ │ │ - blcs 0xe5618 │ │ │ │ - bcs 0xfc4bc │ │ │ │ + blcs 0xe56a0 │ │ │ │ + bcs 0xfc544 │ │ │ │ movwcs fp, #7946 @ 0x1f0a │ │ │ │ movwcs r2, #768 @ 0x300 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec23a7c │ │ │ │ + bl 0xfec23b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs ip, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stccs 0, cr11, [sp], {131} @ 0x83 │ │ │ │ svcvs 0x0083d00f │ │ │ │ @ instruction: 0x460c4616 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [lr], {124} @ 0x7c │ │ │ │ - blle 0x4974a0 │ │ │ │ + blle 0x497528 │ │ │ │ @ instruction: 0xf01c4628 │ │ │ │ - ldmiblt r8, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcc 0x1fc07c │ │ │ │ + blcc 0x1fc104 │ │ │ │ stmible pc!, {r0, r8, r9, fp, sp}^ @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - @ instruction: 0xe7ebfa15 │ │ │ │ + strb pc, [fp, pc, ror #19]! @ │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - blx 0xff18a6e4 │ │ │ │ + blx 0x208a76c │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x4b34f8 │ │ │ │ + stmdavs r2!, {r0, r2, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x4b3580 │ │ │ │ stmib sp, {r0, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7832300 │ │ │ │ - bls 0x10b218 │ │ │ │ + bls 0x10b190 │ │ │ │ andls r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - ldmib sp, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46396818 │ │ │ │ stmiavs r1!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00abb989 │ │ │ │ rscvs r2, sl, sp, lsl #4 │ │ │ │ adcsle r2, pc, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ @ instruction: 0x2000e7b8 │ │ │ │ - cdp2 7, 14, cr15, cr4, cr3, {4} │ │ │ │ + cdp2 7, 10, cr15, cr0, cr3, {4} │ │ │ │ strmi r9, [r1], -r0, lsl #22 │ │ │ │ strtmi lr, [r8], -r7, ror #15 │ │ │ │ - ldc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ + stc2 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x18d640 │ │ │ │ - bvs 0x74d778 │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x18d6c8 │ │ │ │ + bvs 0x74d800 │ │ │ │ andcs lr, r0, r6, ror #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x18d674 │ │ │ │ - blvs 0x74d7ac │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x18d6fc │ │ │ │ + blvs 0x74d834 │ │ │ │ andcs lr, r0, ip, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x18d6a8 │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x18d730 │ │ │ │ ldcvs 3, cr0, [sl], {130} @ 0x82 │ │ │ │ andcs lr, r0, r2, lsr r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x18d6dc │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x18d764 │ │ │ │ ldcvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ andcs lr, r0, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x18d710 │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x18d798 │ │ │ │ cdpvs 3, 1, cr0, cr10, cr2, {4} │ │ │ │ strdcs lr, [r0], -lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x18d744 │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x18d7cc │ │ │ │ svcvs 0x001a0382 │ │ │ │ andcs lr, r0, r4, ror #13 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ @@ -192986,111 +193018,111 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r6, [r0], r3, lsl #31 │ │ │ │ andcs r4, r1, #12, 12 @ 0xc00000 │ │ │ │ - blcs 0x15e308 │ │ │ │ + blcs 0x15e390 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcs 0x103b10 │ │ │ │ + blcs 0x103b98 │ │ │ │ ldrtmi sp, [r8], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf842f01c │ │ │ │ + @ instruction: 0xf802f01c │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x206a80 │ │ │ │ + blcc 0x206b08 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - udf #12161 @ 0x2f81 │ │ │ │ + ldrb pc, [r2, fp, asr #17]! @ │ │ │ │ andls r6, r0, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf99ef783 │ │ │ │ + @ instruction: 0xf95af783 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46062396 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7839200 │ │ │ │ - bls 0x10b178 │ │ │ │ - blls 0x11e35c │ │ │ │ + bls 0x10b0f0 │ │ │ │ + blls 0x11e3e4 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - blls 0x10b1b4 │ │ │ │ + blls 0x10b12c │ │ │ │ @ instruction: 0x462a4631 │ │ │ │ bfimi r6, r8, (invalid: 16:0) │ │ │ │ ldmdblt r9, {r0, r5, r6, r7, fp, sp, lr}^ │ │ │ │ andcs r6, sp, #748 @ 0x2ec │ │ │ │ - blcs 0xe4f54 │ │ │ │ + blcs 0xe4fdc │ │ │ │ @ instruction: 0xf1a3d0c7 │ │ │ │ - blx 0xfed8d788 │ │ │ │ + blx 0xfed8d810 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xe7c067bb │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xe7effc75 │ │ │ │ + @ instruction: 0xe7effc71 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd02d │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ eorle r6, r8, r0, ror r3 │ │ │ │ - blcs 0x2a6bcc │ │ │ │ + blcs 0x2a6c54 │ │ │ │ stmvs fp, {r0, r2, r5, sl, fp, ip, lr, pc} │ │ │ │ eorle r2, r2, r3, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, lsl #31 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r7], {124} @ 0x7c │ │ │ │ - blle 0x6d77d0 │ │ │ │ + blle 0x6d7858 │ │ │ │ @ instruction: 0xf01b4638 │ │ │ │ - stmiblt r0!, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0!, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blcs 0x11b810 │ │ │ │ + blcs 0x11b898 │ │ │ │ @ instruction: 0xf04fd9e6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf874f7e3 │ │ │ │ + @ instruction: 0xf84ef7e3 │ │ │ │ stmdavs r2!, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7839202 │ │ │ │ - bls 0x18b0a0 │ │ │ │ + bls 0x18b018 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13830 @ 0x3606 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf928f788 │ │ │ │ + @ instruction: 0xf8e4f788 │ │ │ │ andls r6, r2, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf8a8f783 │ │ │ │ + @ instruction: 0xf864f783 │ │ │ │ strmi r9, [r5], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf92ef7db │ │ │ │ + @ instruction: 0xf908f7db │ │ │ │ stmiavs r0!, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ tstls r2, r9, lsl r8 │ │ │ │ - ldc2l 7, cr15, [r8, #-524] @ 0xfffffdf4 │ │ │ │ + ldc2 7, cr15, [r4, #-524] @ 0xfffffdf4 │ │ │ │ stmdbls r2, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ andls r4, r0, r2, lsr r6 │ │ │ │ strbmi r4, [r0, r8, lsr #12] │ │ │ │ strtmi r6, [sl], -r1, ror #16 │ │ │ │ @ instruction: 0xf7db4638 │ │ │ │ - svcvs 0x00bbf9db │ │ │ │ + svcvs 0x00bbf9b5 │ │ │ │ adcsle r2, r3, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ svclt 0x0000e7ac │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -193116,51 +193148,51 @@ │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ movwcs r4, #5660 @ 0x161c │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ svcvs 0x00834690 │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xdc222b02 │ │ │ │ - blle 0x99e280 │ │ │ │ + blle 0x99e308 │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - bicslt pc, r0, r3, asr #30 │ │ │ │ + bicslt pc, r0, r3, lsl #30 │ │ │ │ andseq r6, fp, #3866624 @ 0x3b0000 │ │ │ │ subvs pc, pc, #12582912 @ 0xc00000 │ │ │ │ svcvs 0x00b3b314 │ │ │ │ @ instruction: 0xf896bb03 │ │ │ │ mvnlt r3, lr, ror #1 │ │ │ │ ldrdcc lr, [r1], -r7 │ │ │ │ andseq r4, fp, #17825792 @ 0x1100000 │ │ │ │ subvs pc, pc, #12582912 @ 0xc00000 │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ svcvs 0x00b347a0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8d940 │ │ │ │ + blx 0xfed8d9c8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167b3 │ │ │ │ - blcc 0x206c20 │ │ │ │ + blcc 0x206ca8 │ │ │ │ ldmible fp, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - ubfx pc, r7, #31, #19 │ │ │ │ + @ instruction: 0xe7f2ffb1 │ │ │ │ @ instruction: 0xf7839202 │ │ │ │ - @ instruction: 0xf646f885 │ │ │ │ + @ instruction: 0xf646f841 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ - bls 0x155bb4 │ │ │ │ + bls 0x155c3c │ │ │ │ movwls r4, #13829 @ 0x3605 │ │ │ │ @ instruction: 0xf7886819 │ │ │ │ - ldmdavs sl!, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs sl!, {r0, r1, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7839202 │ │ │ │ - bls 0x18af4c │ │ │ │ - blls 0x19e584 │ │ │ │ + bls 0x18aec4 │ │ │ │ + blls 0x19e60c │ │ │ │ andseq r9, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - blls 0x18af88 │ │ │ │ + blls 0x18af00 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ bfimi r6, r8, (invalid: 16:0) │ │ │ │ svclt 0x0000e7c9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -193172,66 +193204,66 @@ │ │ │ │ stclvs 4, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vadd.i8 d22, d17, d12 │ │ │ │ - vqdmulh.s d22, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1279 @ 0x000004ff │ │ │ │ stmdavs sp, {r0, r2, r4, r5, sl, fp}^ │ │ │ │ movteq lr, #19203 @ 0x4b03 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ @ instruction: 0xf8dc680b │ │ │ │ - b 0x119cfe8 │ │ │ │ - blx 0xfedcfe00 │ │ │ │ + b 0x119d070 │ │ │ │ + blx 0xfedcfe88 │ │ │ │ strtmi pc, [r0], r4, lsl #7 │ │ │ │ @ instruction: 0xf1bc095b │ │ │ │ svclt 0x00c80f07 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ svcvs 0x0083307c │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - blcs 0x15e814 │ │ │ │ - blcs 0x103e30 │ │ │ │ + blcs 0x15e89c │ │ │ │ + blcs 0x103eb8 │ │ │ │ strbmi sp, [r8], -r8, lsl #22 │ │ │ │ - mrc2 0, 5, pc, cr2, cr11, {0} │ │ │ │ + mrc2 0, 3, pc, cr2, cr11, {0} │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x206d54 │ │ │ │ + blcc 0x206ddc │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24648 │ │ │ │ - ldrb pc, [r2, r1, ror #30]! @ │ │ │ │ + @ instruction: 0xe7f2ff3b │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - @ instruction: 0xf80ef783 │ │ │ │ + @ instruction: 0xffcaf782 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ - @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r2, r4, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf787624f │ │ │ │ + stmdavs r2!, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7829200 │ │ │ │ - bls 0x10ce58 │ │ │ │ - blls 0x11e680 │ │ │ │ + bls 0x10cdd0 │ │ │ │ + blls 0x11e708 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ - @ instruction: 0xf788624f │ │ │ │ - blls 0x10ae94 │ │ │ │ + @ instruction: 0xf787624f │ │ │ │ + blls 0x10ce0c │ │ │ │ @ instruction: 0xf64e681c │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q11, q8, d24 │ │ │ │ ldclpl 3, cr0, [r8, #-208] @ 0xffffff30 │ │ │ │ - ldc2 7, cr15, [lr], #-524 @ 0xfffffdf4 │ │ │ │ + blx 0xfff8ad1e │ │ │ │ @ instruction: 0x46034632 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf8d947c0 │ │ │ │ - blcs 0xd9078 │ │ │ │ + blcs 0xd9100 │ │ │ │ @ instruction: 0xf1a3d0c1 │ │ │ │ - blx 0xfed8dab4 │ │ │ │ + blx 0xfed8db3c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbscc pc, r8, r9, asr #17 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -193241,15 +193273,15 @@ │ │ │ │ andle r6, r3, r0, ror ip │ │ │ │ @ instruction: 0xf4106840 │ │ │ │ tstle r8, r0, ror ip │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blx 0xfed6dea8 │ │ │ │ + blx 0xfed6df30 │ │ │ │ stmdavs r8, {r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ svclt 0x00d42807 │ │ │ │ @ instruction: 0xf04c4660 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d1d1ea │ │ │ │ @ instruction: 0xf1bcc000 │ │ │ │ @@ -193257,129 +193289,129 @@ │ │ │ │ svceq 0x000df1bc │ │ │ │ stmdbvs ip, {r1, r8, ip, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ rsbscc pc, ip, lr, lsl #17 │ │ │ │ @ instruction: 0xf8de4617 │ │ │ │ @ instruction: 0x460c3078 │ │ │ │ - blcs 0x15e900 │ │ │ │ - blcc 0x20443c │ │ │ │ + blcs 0x15e988 │ │ │ │ + blcc 0x2044c4 │ │ │ │ stmdale r3, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - stmdacs r0, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r1, r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf105fa03 │ │ │ │ strmi r6, [r9], r3, lsr #18 │ │ │ │ @ instruction: 0xf1c1b90b │ │ │ │ stmdavs r2!, {r8, fp} │ │ │ │ @ instruction: 0xf7829201 │ │ │ │ - bls 0x14cbc8 │ │ │ │ + bls 0x14cb40 │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - stmiavs r3!, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs r2!, {r0, r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7829201 │ │ │ │ - bls 0x14cd50 │ │ │ │ + bls 0x14ccc8 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #5637 @ 0x1605 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xff80f787 │ │ │ │ + @ instruction: 0xff3cf787 │ │ │ │ strbmi r9, [r2], -r1, lsl #22 │ │ │ │ ldmdavs r8, {r0, r3, r5, r9, sl, lr} │ │ │ │ stmdbvs r3!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmdavs r1!, {r0, r1, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ - @ instruction: 0xf840f7db │ │ │ │ + @ instruction: 0xf81af7db │ │ │ │ @ instruction: 0xb12b6fb3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #20 │ │ │ │ ldr r2, [r0, r1] │ │ │ │ - ble 0xfef97bb8 │ │ │ │ + ble 0xfef97c40 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - @ instruction: 0xe7f3fe99 │ │ │ │ + @ instruction: 0xe7f3fe73 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7874640 │ │ │ │ - @ instruction: 0xe7c6ff59 │ │ │ │ + bfi pc, r5, (invalid: 30:6) @ │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7874640 │ │ │ │ - @ instruction: 0xe7daff53 │ │ │ │ + ldrb pc, [sl, pc, lsl #30] @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec241e8 │ │ │ │ + bl 0xfec24270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-928] @ 0xfffffc60 │ │ │ │ @ instruction: 0x3098f8d2 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r3, {r0, r1, r4, ip, lr, pc}^ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmiavs fp, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xdc0c2b07 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - bcs 0x40d818 │ │ │ │ + bcs 0x40d8a0 │ │ │ │ stmdavs sl, {r0, r1, r2, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {34} @ 0x22 │ │ │ │ svclt 0x00184293 │ │ │ │ svceq 0x000df1bc │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ andcs r6, r1, #524 @ 0x20c │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [r1], #-496 @ 0xfffffe10 │ │ │ │ - blle 0x957c44 │ │ │ │ + blle 0x957ccc │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - @ instruction: 0xb190fd9b │ │ │ │ + orrslt pc, r0, fp, asr sp @ │ │ │ │ movwcs r6, #10465 @ 0x28e1 │ │ │ │ ldrtmi r6, [r0], -r2, ror #16 │ │ │ │ strmi r0, [pc], -r9, asr #32 │ │ │ │ - @ instruction: 0xf8dcf01c │ │ │ │ + @ instruction: 0xf8aef01c │ │ │ │ ldclne 3, cr11, [r9], #-832 @ 0xfffffcc0 │ │ │ │ movwcs r6, #10338 @ 0x2862 │ │ │ │ @ instruction: 0x460f4630 │ │ │ │ - @ instruction: 0xf8d4f01c │ │ │ │ + @ instruction: 0xf8a6f01c │ │ │ │ svcvs 0x00b3b320 │ │ │ │ mulcs r1, fp, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blcs 0x11bc98 │ │ │ │ + blcs 0x11bd20 │ │ │ │ @ instruction: 0xf04fd9dc │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp2 7, 3, cr15, cr0, cr2, {7} │ │ │ │ + cdp2 7, 0, cr15, cr10, cr2, {7} │ │ │ │ @ instruction: 0xf1a3e7eb │ │ │ │ - blx 0xfed8dcb4 │ │ │ │ + blx 0xfed8dd3c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x011867b3 │ │ │ │ - blx 0xc0aeba │ │ │ │ + blx 0xffb0af40 │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7da710a │ │ │ │ - ldrb pc, [ip, pc, asr #29] @ │ │ │ │ - cdp2 7, 6, cr15, cr8, cr2, {4} │ │ │ │ + ldrb pc, [ip, r9, lsr #29] @ │ │ │ │ + cdp2 7, 2, cr15, cr4, cr2, {4} │ │ │ │ strmi r6, [r5], -r2, ror #16 │ │ │ │ movwcs r4, #9785 @ 0x2639 │ │ │ │ - ldc2l 7, cr15, [r2, #952] @ 0x3b8 │ │ │ │ + stc2l 7, cr15, [lr, #952] @ 0x3b8 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - strb pc, [ip, r7, lsr #31] @ │ │ │ │ - cdp2 7, 5, cr15, cr10, cr2, {4} │ │ │ │ + strb pc, [ip, r1, lsl #31] @ │ │ │ │ + cdp2 7, 1, cr15, cr6, cr2, {4} │ │ │ │ strmi r6, [r5], -r2, ror #16 │ │ │ │ movwcs r4, #9785 @ 0x2639 │ │ │ │ - stc2l 7, cr15, [r4, #952] @ 0x3b8 │ │ │ │ + stc2l 7, cr15, [r0, #952] @ 0x3b8 │ │ │ │ strtmi r6, [sl], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - @ instruction: 0xe7b6ff99 │ │ │ │ + @ instruction: 0xe7b6ff73 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb086 │ │ │ │ @ instruction: 0xf4144098 │ │ │ │ @@ -193401,20 +193433,20 @@ │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ stmvs fp, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ svcvs 0x0083461c │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [r9], #-496 @ 0xfffffe10 │ │ │ │ - blle 0xb5e6f4 │ │ │ │ + blle 0xb5e77c │ │ │ │ @ instruction: 0xf01b4638 │ │ │ │ - movwlt pc, #36105 @ 0x8d09 @ │ │ │ │ + movwlt pc, #36041 @ 0x8cc9 @ │ │ │ │ stmdavs fp!, {r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ - blls 0x3e5ab8 │ │ │ │ + blls 0x3e5b40 │ │ │ │ svcvs 0x00bbb34b │ │ │ │ @ instruction: 0xf897bb3b │ │ │ │ @ instruction: 0xb32330ee │ │ │ │ ldrmi r6, [r1], -fp, ror #16 │ │ │ │ strbne r6, [r2, r8, ror #17]! │ │ │ │ andseq r9, fp, #0, 8 │ │ │ │ @ instruction: 0xf5039201 │ │ │ │ @@ -193422,532 +193454,532 @@ │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ ldrmi r9, [r8, ip, lsl #22] │ │ │ │ @ instruction: 0xb12b6fbb │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ ldr r2, [r1, r1]! │ │ │ │ - blcs 0x11bdcc │ │ │ │ + blcs 0x11be54 │ │ │ │ @ instruction: 0xf04fd9d4 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [r6, #904] @ 0x388 │ │ │ │ + ldc2l 7, cr15, [r0, #-904]! @ 0xfffffc78 │ │ │ │ rsbmi lr, r4, #63438848 @ 0x3c80000 │ │ │ │ andls lr, r4, #54263808 @ 0x33c0000 │ │ │ │ - cdp2 7, 4, cr15, cr2, cr2, {4} │ │ │ │ + ldc2l 7, cr15, [lr, #520]! @ 0x208 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r9, [r6], -r4, lsl #20 │ │ │ │ ldmdavs r9, {r0, r2, r8, r9, ip, pc} │ │ │ │ - cdp2 7, 4, cr15, cr12, cr7, {4} │ │ │ │ + cdp2 7, 0, cr15, cr8, cr7, {4} │ │ │ │ andls r6, r4, #6946816 @ 0x6a0000 │ │ │ │ - cdp2 7, 3, cr15, cr4, cr2, {4} │ │ │ │ + ldc2l 7, cr15, [r0, #520]! @ 0x208 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ movwls r9, #19205 @ 0x4b05 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 3, cr15, cr14, cr7, {4} │ │ │ │ + ldc2l 7, cr15, [sl, #540]! @ 0x21c │ │ │ │ strtmi r9, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xf783681c │ │ │ │ - @ instruction: 0x462afa79 │ │ │ │ + @ instruction: 0x462afa35 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ strbmi r4, [r0, r0, lsr #12] │ │ │ │ svclt 0x0000e7c2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24428 │ │ │ │ + bl 0xfec244b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155e40 │ │ │ │ + bl 0x155ec8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], r2 @ │ │ │ │ @ instruction: 0xff52f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24468 │ │ │ │ + bl 0xfec244f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155e80 │ │ │ │ + bl 0x155f08 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec244a8 │ │ │ │ + bl 0xfec24530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155ec0 │ │ │ │ + bl 0x155f48 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r0], r2 @ │ │ │ │ @ instruction: 0xff12f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec244e8 │ │ │ │ + bl 0xfec24570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155f00 │ │ │ │ + bl 0x155f88 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r8], r2 @ │ │ │ │ mrc2 7, 7, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24528 │ │ │ │ + bl 0xfec245b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155f40 │ │ │ │ + bl 0x155fc8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 │ │ │ │ mrc2 7, 6, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24568 │ │ │ │ + bl 0xfec245f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155f80 │ │ │ │ + bl 0x156008 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], #130 @ 0x82 │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec245a8 │ │ │ │ + bl 0xfec24630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155fc0 │ │ │ │ + bl 0x156048 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 4, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec245e8 │ │ │ │ + bl 0xfec24670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156000 │ │ │ │ + bl 0x156088 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r8], #130 @ 0x82 @ │ │ │ │ mrc2 7, 3, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24628 │ │ │ │ + bl 0xfec246b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156040 │ │ │ │ + bl 0x1560c8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 2, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24668 │ │ │ │ + bl 0xfec246f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156080 │ │ │ │ + bl 0x156108 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], #130 @ 0x82 @ │ │ │ │ mrc2 7, 1, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec246a8 │ │ │ │ + bl 0xfec24730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x1560c0 │ │ │ │ + bl 0x156148 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec246e8 │ │ │ │ + bl 0xfec24770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156100 │ │ │ │ + bl 0x156188 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ ldc2l 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24728 │ │ │ │ + bl 0xfec247b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156140 │ │ │ │ + bl 0x1561c8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ ldc2l 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24768 │ │ │ │ + bl 0xfec247f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156180 │ │ │ │ + bl 0x156208 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8, -r2] │ │ │ │ ldc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec247a8 │ │ │ │ + bl 0xfec24830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x1561c0 │ │ │ │ + bl 0x156248 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0x2110f8d2 │ │ │ │ ldc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec247e8 │ │ │ │ + bl 0xfec24870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156200 │ │ │ │ + bl 0x156288 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0x2118f8d2 │ │ │ │ ldc2l 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24828 │ │ │ │ + bl 0xfec248b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - orrsne pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + tstpcs r5, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, -r2]! │ │ │ │ stc2l 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24870 │ │ │ │ + bl 0xfec248f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - msrcs CPSR_fsc, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0x23adf24b │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r8, -r2]! │ │ │ │ stc2 7, cr15, [sl, #-1020]! @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec248b8 │ │ │ │ + bl 0xfec24940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bicscs pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + cmppcc r9, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ teqpcs r0, r2 @ @ p-variant is OBSOLETE │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24900 │ │ │ │ + bl 0xfec24988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - teqpcc r9, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ + @ instruction: 0x33b9f24b │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ teqpcs r8, r2 @ @ p-variant is OBSOLETE │ │ │ │ stc2l 7, cr15, [r2], #1020 @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24948 │ │ │ │ + bl 0xfec249d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - mvnsne pc, #-1342177276 @ 0xb0000004 │ │ │ │ + cmnpcs r1, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrdcs pc, [r0, #-130] @ 0xffffff7e │ │ │ │ ldc2 7, cr15, [lr], #1020 @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24990 │ │ │ │ + bl 0xfec24a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x1563a8 │ │ │ │ + bl 0x156430 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2150 │ │ │ │ mullt r3, sp, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec249d0 │ │ │ │ + bl 0xfec24a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ mvnsmi pc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, #-130]! @ 0xffffff7e │ │ │ │ ldc2l 7, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24a18 │ │ │ │ + bl 0xfec24aa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156430 │ │ │ │ + bl 0x1564b8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r0, #-130]! @ 0xffffff7e @ │ │ │ │ mrrc2 7, 15, pc, sl, cr15 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24a58 │ │ │ │ + bl 0xfec24ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff0 │ │ │ │ - vmlal.s q8, d0, d0[1] │ │ │ │ + vmvn.i32 q8, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - tstpmi sp, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ + orrsmi pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldc2 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24a9c │ │ │ │ + bl 0xfec24b24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x1564b4 │ │ │ │ + bl 0x15653c │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2180 │ │ │ │ andlt pc, r3, r7, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24adc │ │ │ │ + bl 0xfec24b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ movtvc pc, #4675 @ 0x1243 @ │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0x2190f8d2 │ │ │ │ - blx 0xffe0b906 │ │ │ │ + blx 0xffe0b98e │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24b24 │ │ │ │ + bl 0xfec24bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ cmnpeq r1, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, r2]! │ │ │ │ - blx 0xff50b94e │ │ │ │ + blx 0xff50b9d6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24b6c │ │ │ │ + bl 0xfec24bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156584 │ │ │ │ + bl 0x15660c │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ asrscs pc, r2 @ @ │ │ │ │ - blx 0xfed0b98e │ │ │ │ + blx 0xfed0ba16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24bac │ │ │ │ + bl 0xfec24c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x1565c4 │ │ │ │ + bl 0x15664c │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0, #130] @ 0x82 │ │ │ │ - blx 0xfe50b9ce │ │ │ │ + blx 0xfe50ba56 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ @@ -193970,72 +194002,72 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461883f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r6, [r7], -r3, lsl #31 │ │ │ │ andcs r4, r1, #13631488 @ 0xd00000 │ │ │ │ - blcs 0x15f264 │ │ │ │ + blcs 0x15f2ec │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcs 0x104a70 │ │ │ │ + blcs 0x104af8 │ │ │ │ ldrtmi sp, [r0], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf892f01b │ │ │ │ + @ instruction: 0xf852f01b │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x2079e0 │ │ │ │ + blcc 0x207a68 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - ldrb pc, [r2, r1, asr #18]! @ │ │ │ │ + @ instruction: 0xe7f2f91b │ │ │ │ @ instruction: 0xf64668aa │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ andls r2, r3, #-1778384896 @ 0x96000000 │ │ │ │ - @ instruction: 0xf9eaf782 │ │ │ │ + @ instruction: 0xf9a6f782 │ │ │ │ strmi r9, [r0], r3, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf9f6f787 │ │ │ │ + @ instruction: 0xf9b2f787 │ │ │ │ andls r6, r3, #15335424 @ 0xea0000 │ │ │ │ - @ instruction: 0xf9def782 │ │ │ │ + @ instruction: 0xf99af782 │ │ │ │ strmi r9, [r1], r3, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf9eaf787 │ │ │ │ - bllt 0x1a8060 │ │ │ │ + @ instruction: 0xf9a6f787 │ │ │ │ + bllt 0x1a80e8 │ │ │ │ stmdacs r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ stmdacs r0, {r1, r3, r5, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xd12adc1b │ │ │ │ - cdp2 7, 2, cr15, cr0, cr2, {4} │ │ │ │ + ldc2l 7, cr15, [ip, #520] @ 0x208 │ │ │ │ @ instruction: 0xf7829003 │ │ │ │ - stmdbls r3, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r9, [fp], -r0, lsl #2 │ │ │ │ andls r4, r3, r2, asr #12 │ │ │ │ ldrmi r6, [r8, r1, lsr #16]! │ │ │ │ stmdavs r9!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - svcvs 0x00b3fa9f │ │ │ │ + svcvs 0x00b3fa79 │ │ │ │ adcsle r2, sl, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #20 │ │ │ │ stmdavs sl!, {r0, r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7829203 │ │ │ │ - bls 0x1cc01c │ │ │ │ + bls 0x1cbf94 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7da9103 │ │ │ │ - stmdbls r3, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrb r4, [sp, r8, lsl #12] │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ @ instruction: 0xf7fdd9ef │ │ │ │ - svclt 0x0000fc6d │ │ │ │ + svclt 0x0000fc69 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x167f54 │ │ │ │ - bl 0x18e460 │ │ │ │ + bl 0x167fdc │ │ │ │ + bl 0x18e4e8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ smmls r5, r0, r1, r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @@ -194045,31 +194077,31 @@ │ │ │ │ ldrdgt pc, [r4], -lr │ │ │ │ ldclvs 4, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blx 0xfed67ba8 │ │ │ │ + blx 0xfed67c30 │ │ │ │ stmvs sp, {r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ vmlseq.f32 s28, s10, s8 │ │ │ │ - b 0x1467cb8 │ │ │ │ + b 0x1467d40 │ │ │ │ @ instruction: 0xf1be0e04 │ │ │ │ svclt 0x00c80f07 │ │ │ │ stceq 0, cr15, [r1], {76} @ 0x4c │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi sp, [ip], -r3, ror #3 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ @ instruction: 0x4691307c │ │ │ │ strmi r6, [sp], -r3, lsl #31 │ │ │ │ - blcs 0x15f5ac │ │ │ │ + blcs 0x15f634 │ │ │ │ strbmi sp, [r3, #-3115]! @ 0xfffff3d5 │ │ │ │ strbmi sp, [r0], -ip, lsr #22 │ │ │ │ - @ instruction: 0xffe4f01a │ │ │ │ + @ instruction: 0xffa4f01a │ │ │ │ stmdavs fp!, {r3, r4, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ cmplt ip, #-268435452 @ 0xf0000004 │ │ │ │ ldrsbtcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf898bb43 │ │ │ │ @ instruction: 0xb32b30ee │ │ │ │ stmdavs fp!, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -194081,65 +194113,65 @@ │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0xf8d847a0 │ │ │ │ teqlt r3, r8, ror r0 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8c8095b │ │ │ │ andcs r3, r1, r8, ror r0 │ │ │ │ - blcc 0x207ac0 │ │ │ │ + blcc 0x207b48 │ │ │ │ ldmible r2, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24640 │ │ │ │ - ldrb pc, [r2, pc, ror #16]! @ │ │ │ │ + ldrb pc, [r2, r9, asr #16]! @ │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf7829202 │ │ │ │ - bls 0x18c090 │ │ │ │ + bls 0x18c008 │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf928f787 │ │ │ │ + @ instruction: 0xf8e4f787 │ │ │ │ andls r6, r2, #11141120 @ 0xaa0000 │ │ │ │ - @ instruction: 0xf910f782 │ │ │ │ + @ instruction: 0xf8ccf782 │ │ │ │ strmi r9, [r6], -r2, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf91cf787 │ │ │ │ + @ instruction: 0xf8d8f787 │ │ │ │ andls r6, r3, #6946816 @ 0x6a0000 │ │ │ │ - @ instruction: 0xf904f782 │ │ │ │ + @ instruction: 0xf8c0f782 │ │ │ │ stmdavs r1!, {r0, r1, r9, fp, ip, pc} │ │ │ │ andseq r9, r2, #2 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf910f787 │ │ │ │ + @ instruction: 0xf8ccf787 │ │ │ │ stmdavs r0!, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldr r4, [lr, r8, asr #15]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x156894 │ │ │ │ + bl 0x15691c │ │ │ │ @ instruction: 0xf8d2028c │ │ │ │ @ instruction: 0xe74d21f0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x1568d0 │ │ │ │ + bl 0x156958 │ │ │ │ @ instruction: 0xf8d2028c │ │ │ │ str r2, [pc, -r0, lsl #4]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @@ -194149,128 +194181,128 @@ │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, r0, r0, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcc lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ - b 0x11b9f20 │ │ │ │ - blx 0xfed50d2c │ │ │ │ + b 0x11b9fa8 │ │ │ │ + blx 0xfed50db4 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xce930 │ │ │ │ + blcs 0xce9b8 │ │ │ │ stmvs ip, {r4, r6, r8, ip, lr, pc} │ │ │ │ suble r2, lr, pc, lsl #24 │ │ │ │ ldrmi r6, [r0], r3, lsl #31 │ │ │ │ andcs r4, r1, #13631488 @ 0xd00000 │ │ │ │ - blcs 0x15f550 │ │ │ │ + blcs 0x15f5d8 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcc 0x205280 │ │ │ │ + blcc 0x205308 │ │ │ │ stmdale sp, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf01a4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs sl!, {r0, r1, r4, r5, ip, lr, pc} │ │ │ │ andls r4, r0, #39845888 @ 0x2600000 │ │ │ │ - @ instruction: 0xf816f782 │ │ │ │ + @ instruction: 0xffd2f781 │ │ │ │ strmi r9, [r1], -r0, lsl #20 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ - @ instruction: 0xf89cf7da │ │ │ │ + @ instruction: 0xf876f7da │ │ │ │ andls r6, r0, #2752512 @ 0x2a0000 │ │ │ │ - @ instruction: 0xf874f782 │ │ │ │ + @ instruction: 0xf830f782 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x46072496 │ │ │ │ stmdavs r1!, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf87cf787 │ │ │ │ + @ instruction: 0xf838f787 │ │ │ │ andls r6, r0, #6946816 @ 0x6a0000 │ │ │ │ - @ instruction: 0xf864f782 │ │ │ │ + @ instruction: 0xf820f782 │ │ │ │ strmi r9, [r5], -r0, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf870f787 │ │ │ │ + @ instruction: 0xf82cf787 │ │ │ │ stmdavs r0!, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ svcvs 0x00b347c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8e9cc │ │ │ │ + blx 0xfed8ea54 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #6067 @ 0x17b3 │ │ │ │ ldrmi lr, [r8], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ble 0xfed189e8 │ │ │ │ + ble 0xfed18a70 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14620 │ │ │ │ - strb pc, [r2, r1, lsl #31]! @ │ │ │ │ + ubfx pc, fp, #30, #3 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05a │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ - blcs 0x2a7e40 │ │ │ │ + blcs 0x2a7ec8 │ │ │ │ stmdavs fp, {r1, r4, r6, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ svclt 0x00182a00 │ │ │ │ suble r2, fp, sp, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, lsl #31 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stclle 0, cr2, [r0, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11ca5c │ │ │ │ + blcs 0x11cae4 │ │ │ │ @ instruction: 0x4638d83f │ │ │ │ - mrc2 0, 4, pc, cr6, cr10, {0} │ │ │ │ + mrc2 0, 2, pc, cr6, cr10, {0} │ │ │ │ stmdavs r2!, {r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ andls r4, r1, #38797312 @ 0x2500000 │ │ │ │ - @ instruction: 0xfffef781 │ │ │ │ + @ instruction: 0xffbaf781 │ │ │ │ @ instruction: 0xf6469a01 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x46062496 │ │ │ │ stmdavs r1!, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf806f787 │ │ │ │ + @ instruction: 0xffc2f786 │ │ │ │ andls r6, r1, #6946816 @ 0x6a0000 │ │ │ │ - @ instruction: 0xff86f781 │ │ │ │ + @ instruction: 0xff42f781 │ │ │ │ strmi r9, [r1], -r1, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r1 │ │ │ │ - @ instruction: 0xf80cf7da │ │ │ │ + @ instruction: 0xffe6f7d9 │ │ │ │ stmdavs r0!, {r0, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x46314632 │ │ │ │ svcvs 0x00bb47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8eab4 │ │ │ │ + blx 0xfed8eb3c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167bb │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0xdfc8c │ │ │ │ + blcs 0xdfd14 │ │ │ │ @ instruction: 0xf04fdabf │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff0ef7e1 │ │ │ │ + cdp2 7, 14, cr15, cr8, cr1, {7} │ │ │ │ svclt 0x0000e7e3 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05b │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ subsle r6, r6, r0, ror r3 │ │ │ │ @@ -194278,303 +194310,303 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ addlt r6, r2, ip, lsl #16 │ │ │ │ @ instruction: 0x2c07095b │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xceb20 │ │ │ │ + blcs 0xceba8 │ │ │ │ stmdavs ip, {r1, r3, r6, r8, ip, lr, pc}^ │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x0083d045 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r6], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stclle 0, cr2, [r5, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11cb50 │ │ │ │ + blcs 0x11cbd8 │ │ │ │ ldrtmi sp, [r0], -r4, asr #16 │ │ │ │ - mrc2 0, 0, pc, cr12, cr10, {0} │ │ │ │ + ldc2l 0, cr15, [ip, #104] @ 0x68 │ │ │ │ stmdavs r2!, {r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7819201 │ │ │ │ - bls 0x14dd60 │ │ │ │ + bls 0x14dcd8 │ │ │ │ stmdavs r9!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf5020212 │ │ │ │ @ instruction: 0xf786624f │ │ │ │ - stmdavs r2!, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7819201 │ │ │ │ - bls 0x14dba8 │ │ │ │ + bls 0x14db20 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - blls 0x14ddcc │ │ │ │ + blls 0x14ddbc │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ bfimi r4, r8, (invalid: 12:0) │ │ │ │ stmdavs r1!, {r0, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - svcvs 0x00b3f847 │ │ │ │ + svcvs 0x00b3f821 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8ebb0 │ │ │ │ + blx 0xfed8ec38 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #6067 @ 0x17b3 │ │ │ │ ldrmi lr, [r8], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ble 0xfef58bcc │ │ │ │ + ble 0xfef58c54 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14630 │ │ │ │ - strb pc, [r2, pc, lsl #29]! @ │ │ │ │ + strb pc, [r2, r9, ror #28]! @ │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x18ecd0 │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x18ed58 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe76d2210 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x18ed08 │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x18ed90 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldrb r2, [r1, -r0, lsr #4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x18ed40 │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x18edc8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7352230 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x18ed78 │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x18ee00 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldr r2, [r9, -r0, asr #4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andle r6, r8, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ andle r6, r4, r0, ror r3 │ │ │ │ @ instruction: 0xf02368cb │ │ │ │ - blcs 0x40ece0 │ │ │ │ + blcs 0x40ed68 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r3, lsl #31 │ │ │ │ strmi r2, [r8], r1, lsl #4 │ │ │ │ - blcs 0x15f920 │ │ │ │ + blcs 0x15f9a8 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcs 0x10514c │ │ │ │ + blcs 0x1051d4 │ │ │ │ @ instruction: 0x4638db11 │ │ │ │ - ldc2 0, cr15, [r6, #-104]! @ 0xffffff98 │ │ │ │ + ldc2l 0, cr15, [r6], #104 @ 0x68 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0x11cd40 │ │ │ │ + blcs 0x11cdc8 │ │ │ │ @ instruction: 0xf04fd9ed │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [ip, #900] @ 0x384 │ │ │ │ + ldc2 7, cr15, [r6, #900]! @ 0x384 │ │ │ │ @ instruction: 0xf781e7e9 │ │ │ │ - @ instruction: 0xf8d8fe57 │ │ │ │ + @ instruction: 0xf8d8fe13 │ │ │ │ strmi r3, [r1], r4 │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ - blcs 0x16a040 │ │ │ │ - blcs 0x105348 │ │ │ │ + blcs 0x16a0c8 │ │ │ │ + blcs 0x1053d0 │ │ │ │ cmnle ip, r5, asr ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - blx 0xffb8bf6c │ │ │ │ + blx 0xfea8bff4 │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ andls r2, r2, #8 │ │ │ │ - cdp2 7, 7, cr15, cr6, cr1, {4} │ │ │ │ + cdp2 7, 3, cr15, cr2, cr1, {4} │ │ │ │ @ instruction: 0xf6469a02 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ mulls r3, r6, r3 │ │ │ │ andseq r9, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf786624f │ │ │ │ - bmi 0xe0db80 │ │ │ │ + bmi 0xe0daf8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ stmdals r3, {lr} │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmiane r9!, {r4, sl, lr} │ │ │ │ stmib sp, {r0, r1, r4, sl, lr}^ │ │ │ │ strbmi r0, [sl], #-256 @ 0xffffff00 │ │ │ │ suble r2, r7, r0, lsl #24 │ │ │ │ biccc pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf7826808 │ │ │ │ - @ instruction: 0xf781fdfb │ │ │ │ - strmi pc, [r4], -r5, ror #27 │ │ │ │ - stc2l 7, cr15, [r2, #516]! @ 0x204 │ │ │ │ + @ instruction: 0xf781fdb7 │ │ │ │ + strmi pc, [r4], -r1, lsr #27 │ │ │ │ + ldc2 7, cr15, [lr, #516] @ 0x204 │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ @ instruction: 0xf78e4620 │ │ │ │ - strbmi pc, [r9], -r1, lsl #23 @ │ │ │ │ + @ instruction: 0x4649fb3d │ │ │ │ @ instruction: 0xf78e4630 │ │ │ │ - @ instruction: 0xf8d8fb97 │ │ │ │ + @ instruction: 0xf8d8fb53 │ │ │ │ @ instruction: 0x46221010 │ │ │ │ @ instruction: 0xf7d94638 │ │ │ │ - @ instruction: 0xf8d8ff1d │ │ │ │ + @ instruction: 0xf8d8fef7 │ │ │ │ ldrtmi r1, [r2], -ip │ │ │ │ @ instruction: 0xf7d94638 │ │ │ │ - svcvs 0x00bbff17 │ │ │ │ + svcvs 0x00bbfef1 │ │ │ │ addle r2, lr, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ @ instruction: 0xf8d8e787 │ │ │ │ @ instruction: 0x464d2010 │ │ │ │ @ instruction: 0xf7819202 │ │ │ │ - bls 0x18d908 │ │ │ │ + bls 0x18d880 │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94638 │ │ │ │ - @ instruction: 0xf8d8fe43 │ │ │ │ + @ instruction: 0xf8d8fe1d │ │ │ │ andls r2, r2, #12 │ │ │ │ - ldc2 7, cr15, [r2, #516]! @ 0x204 │ │ │ │ + stc2l 7, cr15, [lr, #-516]! @ 0xfffffdfc │ │ │ │ strmi r9, [r1], -r2, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - mrc2 7, 1, pc, cr8, cr9, {6} │ │ │ │ + mrc2 7, 0, pc, cr2, cr9, {6} │ │ │ │ ldmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78e2102 │ │ │ │ - @ instruction: 0xe792fbf1 │ │ │ │ + ldr pc, [r2, sp, lsr #23] │ │ │ │ cmppmi ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf7826808 │ │ │ │ - @ instruction: 0xe7b6fdb3 │ │ │ │ - blcs 0x11ce64 │ │ │ │ + ldr pc, [r6, pc, ror #26]! │ │ │ │ + blcs 0x11ceec │ │ │ │ @ instruction: 0xf7fdd9d7 │ │ │ │ - svclt 0x0000f8cd │ │ │ │ - addeq r1, r5, r2, ror #19 │ │ │ │ - blmi 0xffd08718 │ │ │ │ + svclt 0x0000f8c9 │ │ │ │ + addeq r1, r5, sl, asr r9 │ │ │ │ + blmi 0xffd087a0 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r6, fp, lsl #17 │ │ │ │ - strble r0, [pc, #-2010]! @ 0xcda9e │ │ │ │ + strble r0, [pc, #-2010]! @ 0xcdb26 │ │ │ │ @ instruction: 0xdc682b0b │ │ │ │ vadd.i8 q11, q13, q5 │ │ │ │ vrsra.s64 d18, d21, #64 │ │ │ │ vcgt.s8 d16, d10, d6 │ │ │ │ vmls.f d20, d0, d1[1] │ │ │ │ - bcs 0xcf6a8 │ │ │ │ + bcs 0xcf730 │ │ │ │ svclt 0x00186d02 │ │ │ │ @ instruction: 0xf64a461d │ │ │ │ - vrsra.s64 q11, , #64 │ │ │ │ + vorr.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf64a030c │ │ │ │ - vmvn.i32 q11, #851968 @ 0x000d0000 │ │ │ │ + @ instruction: 0xf2c064fd │ │ │ │ svclt 0x0018040c │ │ │ │ @ instruction: 0xf8d2461c │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r6, fp, r0, ror r3 │ │ │ │ - blcs 0x2a82ec │ │ │ │ + blcs 0x2a8374 │ │ │ │ movwcs sp, #7256 @ 0x1c58 │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ strmi r6, [r7], -r3, lsl #31 │ │ │ │ - blcs 0x15fb08 │ │ │ │ - blcs 0x105438 │ │ │ │ + blcs 0x15fb90 │ │ │ │ + blcs 0x1054c0 │ │ │ │ @ instruction: 0x4638db5a │ │ │ │ - mrrc2 0, 1, pc, r2, cr10 @ │ │ │ │ + ldc2 0, cr15, [r2], {26} │ │ │ │ ldmib r6, {r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ ldmdavs r0!, {r1, r9, ip}^ │ │ │ │ - ldc2l 7, cr15, [r8], #868 @ 0x364 │ │ │ │ + ldc2l 7, cr15, [r2], {217} @ 0xd9 │ │ │ │ svcvs 0x00bb6832 │ │ │ │ strmi r4, [ip], r3, lsl #13 │ │ │ │ andseq r4, r2, #128, 12 @ 0x8000000 │ │ │ │ @ instruction: 0xf5024689 │ │ │ │ - blcs 0xe6c38 │ │ │ │ + blcs 0xe6cc0 │ │ │ │ @ instruction: 0xf646d04e │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ andls r2, r5, #629145600 @ 0x25800000 │ │ │ │ - stc2 7, cr15, [r8, #516]! @ 0x204 │ │ │ │ + stc2l 7, cr15, [r4, #-516]! @ 0xfffffdfc │ │ │ │ strmi r9, [r6], -r5, lsl #20 │ │ │ │ @ instruction: 0xf7866829 │ │ │ │ - stmdavs sp!, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs sp!, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x40c128 │ │ │ │ + @ instruction: 0xf9c8f782 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ strmi r4, [r0, r8, lsr #12]! │ │ │ │ @ instruction: 0xb12b6fbb │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcs 0x4b1310 │ │ │ │ + blcs 0x4b1398 │ │ │ │ stmiavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andle r2, sp, r1, lsl #22 │ │ │ │ vadd.f32 d22, d11, d2 │ │ │ │ - vmls.f d19, d16, d1[6] │ │ │ │ + vmls.f d20, d0, d1[6] │ │ │ │ @ instruction: 0xf64a050c │ │ │ │ - vaddhn.i16 d22, q0, │ │ │ │ + vaddhn.i16 d22, q8, │ │ │ │ @ instruction: 0xf8d2040c │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ orrsle r6, pc, r0, ror r3 @ │ │ │ │ andlt r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x1f1348 │ │ │ │ + blcc 0x1f13d0 │ │ │ │ stmible r4!, {r0, r8, r9, fp, sp} │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14638 │ │ │ │ - strb pc, [sp, pc, lsr #25] @ │ │ │ │ + strb pc, [sp, r9, lsl #25] @ │ │ │ │ smlalcc pc, lr, r7, r8 @ │ │ │ │ adcle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0x46112310 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ stmib sp, {sl, fp, ip, sp, pc}^ │ │ │ │ strmi r3, [r8, r2, lsl #6]! │ │ │ │ svclt 0x0000e7b8 │ │ │ │ @@ -194585,284 +194617,284 @@ │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, r5, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcc lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ - b 0x11ba5f4 │ │ │ │ - blx 0xfed513fc │ │ │ │ + b 0x11ba67c │ │ │ │ + blx 0xfed51484 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xcf000 │ │ │ │ + blcs 0xcf088 │ │ │ │ stmvs ip, {r0, r2, r4, r6, r8, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x0083d050 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ strmi r2, [r0], r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldclle 0, cr2, [r0, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11d030 │ │ │ │ + blcs 0x11d0b8 │ │ │ │ strbmi sp, [r0], -pc, asr #16 │ │ │ │ - blx 0xfec0a492 │ │ │ │ + blx 0x1c0a51a │ │ │ │ eorsle r2, r5, r0, lsl #16 │ │ │ │ strtmi r6, [r5], -r3, lsr #16 │ │ │ │ @ instruction: 0xf7819301 │ │ │ │ - blls 0x14d884 │ │ │ │ + blls 0x14d7fc │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ andseq r4, fp, #7340032 @ 0x700000 │ │ │ │ subvs pc, pc, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf7866821 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7819301 │ │ │ │ - blls 0x14d864 │ │ │ │ + blls 0x14d7dc │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ @ instruction: 0xf786624f │ │ │ │ - stmiavs sl!, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7819201 │ │ │ │ - bls 0x14d6ac │ │ │ │ + bls 0x14d624 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94640 │ │ │ │ - blls 0x14d8d0 │ │ │ │ + blls 0x14d8c0 │ │ │ │ ldrtmi r6, [r2], -r0, lsr #16 │ │ │ │ @ instruction: 0x47c84639 │ │ │ │ ldrsbtcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf1a3b133 │ │ │ │ - blx 0xfed8f0a4 │ │ │ │ + blx 0xfed8f12c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbscc pc, r8, r8, asr #17 │ │ │ │ and r2, r7, r1, lsl #6 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs r4, #1904 @ 0x770 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xef480 │ │ │ │ + blcs 0xef508 │ │ │ │ @ instruction: 0xf04fdaaf │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [r4], {225} @ 0xe1 │ │ │ │ + blx 0xffc8c4de │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd070 │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, fp, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwmi lr, #2513 @ 0x9d1 │ │ │ │ - b 0x11ba718 │ │ │ │ - blx 0xfed51518 │ │ │ │ + b 0x11ba7a0 │ │ │ │ + blx 0xfed515a0 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xcf11c │ │ │ │ + blcs 0xcf1a4 │ │ │ │ stmvs ip, {r0, r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x0083d056 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ strmi r2, [r6], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldclle 0, cr2, [r6, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11d14c │ │ │ │ + blcs 0x11d1d4 │ │ │ │ @ instruction: 0x4630d855 │ │ │ │ - blx 0x88a5ae │ │ │ │ + blx 0xff88a634 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ andls r6, r2, #6422528 @ 0x620000 │ │ │ │ - stc2 7, cr15, [r6], {129} @ 0x81 │ │ │ │ + mcrr2 7, 8, pc, r2, cr1 @ │ │ │ │ @ instruction: 0xf6469a02 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ pkhbtmi r2, r0, r6, lsl #7 │ │ │ │ andseq r9, r2, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf786624f │ │ │ │ - stmdavs r2!, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7819202 │ │ │ │ - bls 0x18d748 │ │ │ │ - blls 0x19fd94 │ │ │ │ + bls 0x18d6c0 │ │ │ │ + blls 0x19fe1c │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - stc2 7, cr15, [r0], {134} @ 0x86 │ │ │ │ + ldc2 7, cr15, [ip], #-536 @ 0xfffffde8 │ │ │ │ andls r6, r2, #10616832 @ 0xa20000 │ │ │ │ - stc2 7, cr15, [r0], {129} @ 0x81 │ │ │ │ + blx 0xff00c41a │ │ │ │ strmi r9, [r5], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2 7, cr15, [r6], {217} @ 0xd9 │ │ │ │ + stc2l 7, cr15, [r0], #-868 @ 0xfffffc9c │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ strls r4, [r0, #-1603] @ 0xfffff9bd │ │ │ │ stmiavs r1!, {r3, r6, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - ldc2 7, cr15, [r8, #-868]! @ 0xfffffc9c │ │ │ │ + ldc2 7, cr15, [r2, #-868] @ 0xfffffc9c │ │ │ │ @ instruction: 0xb12b6fb3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #20 │ │ │ │ and r2, r7, r1, lsl #6 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs r4, #1904 @ 0x770 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xef5a8 │ │ │ │ + blcs 0xef630 │ │ │ │ @ instruction: 0xf04fdaa9 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0xfe10c57e │ │ │ │ + blx 0x178c606 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ suble r6, sp, r0, ror r3 │ │ │ │ - blcs 0x2a8640 │ │ │ │ + blcs 0x2a86c8 │ │ │ │ stmdavs fp, {r1, r3, r6, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ suble r2, r5, sp, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, lsl #31 │ │ │ │ strmi r2, [pc], -r1, lsl #4 │ │ │ │ - blcs 0x15fe54 │ │ │ │ + blcs 0x15fedc │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcc 0x205b30 │ │ │ │ + blcc 0x205bb8 │ │ │ │ ldmdale sl!, {r0, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ - tstplt r0, #626688 @ p-variant is OBSOLETE @ 0x99000 │ │ │ │ + tstplt r0, #364544 @ p-variant is OBSOLETE @ 0x59000 │ │ │ │ andls r6, r3, #7995392 @ 0x7a0000 │ │ │ │ - blx 0xfe78c45e │ │ │ │ + blx 0x168c4e6 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - stc2 7, cr15, [r0], #-868 @ 0xfffffc9c │ │ │ │ + blx 0xfff8c652 │ │ │ │ svcvs 0x00b1683b │ │ │ │ @ instruction: 0xf503021b │ │ │ │ - bllt 0x1d26fac │ │ │ │ + bllt 0x1d27034 │ │ │ │ smlalcc pc, lr, r6, r8 @ │ │ │ │ tstcs r0, #1811939329 @ 0x6c000001 │ │ │ │ @ instruction: 0x461168b8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf79a461a │ │ │ │ - svcvs 0x00b3fcd9 │ │ │ │ + svcvs 0x00b3fc95 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8f2a4 │ │ │ │ + blx 0xfed8f32c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167b3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0xe047c │ │ │ │ + blcs 0xe0504 │ │ │ │ @ instruction: 0xf04fdac4 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x68c652 │ │ │ │ + blx 0xffd0c6d8 │ │ │ │ andls lr, r3, #59506688 @ 0x38c0000 │ │ │ │ - blx 0xff20c4da │ │ │ │ + blx 0xfe10c562 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ ldmdavs r9, {r0, r1, r8, r9, ip, pc} │ │ │ │ - blx 0xff48c502 │ │ │ │ + blx 0xfe38c58a │ │ │ │ @ instruction: 0x464268b8 │ │ │ │ @ instruction: 0xf7984641 │ │ │ │ - blls 0x1cdd58 │ │ │ │ + blls 0x1cdcd0 │ │ │ │ ldmdavs r8, {r1, r3, r9, fp, lr} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmiane r9!, {r0, r1, r3, r4, r7, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6439100 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ - bl 0x2ced60 │ │ │ │ + bl 0x2cede8 │ │ │ │ andls r0, r1, #805306368 @ 0x30000000 │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf7826808 │ │ │ │ - ldr pc, [r2, fp, asr #22]! │ │ │ │ - addeq r1, r5, ip, ror r4 │ │ │ │ + ldr pc, [r2, r7, lsl #22]! │ │ │ │ + strdeq r1, [r5], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2592c │ │ │ │ + bl 0xfec259b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00820ff8 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ - bcs 0x15a92c │ │ │ │ - bcs 0x105760 │ │ │ │ + bcs 0x15a9b4 │ │ │ │ + bcs 0x1057e8 │ │ │ │ ldrmi sp, [r8], -r9, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bcs 0x11cf64 │ │ │ │ + bcs 0x11cfec │ │ │ │ @ instruction: 0xf04fd9f5 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e12100 │ │ │ │ - andcs pc, r0, fp, asr #21 │ │ │ │ + andcs pc, r0, r5, lsr #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ smlawblt fp, r3, pc, r6 @ │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec25994 │ │ │ │ + bl 0xfec25a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00830ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ @ instruction: 0xf7810118 │ │ │ │ - andcs pc, r4, #652 @ 0x28c │ │ │ │ + andcs pc, r4, #380 @ 0x17c │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstpvc sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - bllt 0x120c730 │ │ │ │ + bllt 0x88c7b8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addslt r4, r1, r6, lsr #23 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r4, #6291456 @ 0x600000 │ │ │ │ stmdage r6, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmdb r6, {r0, r1, r3, r4, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmdb sl, {r0, r1, r3, r4, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ msrmi SPSR_fsxc, #4 │ │ │ │ svcmi 0x006ef1b3 │ │ │ │ addhi pc, pc, r0 │ │ │ │ @ instruction: 0xf1b3d827 │ │ │ │ @ instruction: 0xf0004f6c │ │ │ │ @ instruction: 0xf1b380e0 │ │ │ │ @ instruction: 0xf0404f6d │ │ │ │ vaddw.u8 q12, q2, d16 │ │ │ │ - blcc 0x2d742c │ │ │ │ + blcc 0x2d74b4 │ │ │ │ vpadd.i8 d2, d0, d7 │ │ │ │ ldm pc, {r1, r3, r4, r8, pc}^ @ │ │ │ │ orrseq pc, r0, #19 │ │ │ │ tsteq r8, r8, lsl r1 │ │ │ │ tsteq r8, r8, lsl r1 │ │ │ │ strteq r0, [fp], #-280 @ 0xfffffee8 │ │ │ │ tsteq r8, r7, asr #7 │ │ │ │ @@ -194879,29 +194911,29 @@ │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ andshi pc, r7, #0 │ │ │ │ rschi pc, r9, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x14efa84 │ │ │ │ + blcs 0x14efb0c │ │ │ │ rschi pc, r9, r0, asr #32 │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - vqsub.s8 d8, d0, d24 │ │ │ │ + vqsub.s8 d8, d0, d26 │ │ │ │ @ instruction: 0xf5b585fe │ │ │ │ @ instruction: 0xf0026fa0 │ │ │ │ - vqsub.s8 d8, d1, d11 │ │ │ │ + vqsub.s8 d8, d1, d13 │ │ │ │ @ instruction: 0xf5b5818e │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ - vhsub.s8 d8, d17, d22 │ │ │ │ - stccs 6, cr8, [r0, #-808] @ 0xfffffcd8 │ │ │ │ - addhi pc, fp, #2 │ │ │ │ + vhsub.s8 d8, d17, d24 │ │ │ │ + stccs 6, cr8, [r0, #-816] @ 0xfffffcd0 │ │ │ │ + addhi pc, sp, #2 │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ sbchi pc, fp, r0, asr #32 │ │ │ │ vqdmulh.s q8, q10, d1[4] │ │ │ │ stmiaeq r2!, {r1, r6, ip, sp} │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r3!, {r0, r8, r9, lr} │ │ │ │ subeq pc, r2, r4, asr #7 │ │ │ │ @@ -194910,22 +194942,22 @@ │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ vmla.i q10, q2, d2[0] │ │ │ │ movwmi r5, #13313 @ 0x3401 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0x2c02a906 │ │ │ │ andls r9, sl, #8, 6 @ 0x20000000 │ │ │ │ - msrhi SPSR_sc, r4 │ │ │ │ + msrhi SPSR_sxc, r4 │ │ │ │ @ instruction: 0xf0042c03 │ │ │ │ - stccs 1, cr8, [r1], {112} @ 0x70 │ │ │ │ - cmpphi r1, r4 @ p-variant is OBSOLETE │ │ │ │ + stccs 1, cr8, [r1], {114} @ 0x72 │ │ │ │ + cmpphi r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6499209 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ andls r0, fp, #402653184 @ 0x18000000 │ │ │ │ - addseq pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + andsne pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ @ instruction: 0xf90cf7ff │ │ │ │ vst4.32 {d30-d33}, [pc :64], sl │ │ │ │ vbic.i32 q11, #1280 @ 0x00000500 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ eorsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @@ -194938,25 +194970,25 @@ │ │ │ │ @ instruction: 0xf0006f60 │ │ │ │ @ instruction: 0xf5b38200 │ │ │ │ cmnle lr, r4, ror #30 │ │ │ │ orrpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0013f80 │ │ │ │ - vabd.s8 d8, d16, d8 │ │ │ │ + vabd.s8 d8, d16, d10 │ │ │ │ @ instruction: 0xf5b38786 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ - vabd.s8 d8, d1, d9 │ │ │ │ - blcs 0xf00ac │ │ │ │ - ldrbthi pc, [lr], -r1 @ │ │ │ │ + vabd.s8 d8, d1, d11 │ │ │ │ + blcs 0xf013c │ │ │ │ + strhi pc, [r0], r1 │ │ │ │ strbtle r0, [r8], #-227 @ 0xffffff1d │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @@ -194964,21 +194996,21 @@ │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ ldc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ vmla.i q15, q2, d0[1] │ │ │ │ - blcs 0x2976e0 │ │ │ │ - blcs 0x4c2b20 │ │ │ │ + blcs 0x297768 │ │ │ │ + blcs 0x4c2ba8 │ │ │ │ rschi pc, sl, r0 │ │ │ │ teqle sl, r4, lsl #22 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffb8f7fc │ │ │ │ + @ instruction: 0xffbaf7fc │ │ │ │ cmppne r1, #64, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ subcs r4, r0, #35 @ 0x23 │ │ │ │ addeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ addsmi r9, r3, #147456 @ 0x24000 │ │ │ │ msrhi SPSR_fxc, #0 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ @@ -194988,28 +195020,28 @@ │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ ldcvs 1, cr13, [r3, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andsle r6, r6, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andsle r6, r2, r0, ror #30 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ subscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf878f7ff │ │ │ │ subscs lr, r0, #6 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ andcs r8, r0, lr, ror #1 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - rscshi pc, sl, #68 @ 0x44 │ │ │ │ + rscshi pc, ip, #68 @ 0x44 │ │ │ │ tstcs r0, r1, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf10002a7 │ │ │ │ movwcs r8, #838 @ 0x346 │ │ │ │ @@ -195021,81 +195053,81 @@ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ vst4. {d8-d11}, [r4 :128], r4 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ bicsle r7, r6, r0, lsl #31 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ sbcsle r6, r0, r0, ror pc │ │ │ │ - ldmdavs r9, {r0, r2, r5, r6, r7, sl, fp}^ │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ - stceq 3, cr4, [r3], #-116 @ 0xffffff8c │ │ │ │ - cmnpvs r0, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0034698 │ │ │ │ - @ instruction: 0xf004030d │ │ │ │ - stmdbcs r0, {r0, r2, r3, r9} │ │ │ │ - blcs 0x43e738 │ │ │ │ - movwcs fp, #7948 @ 0x1f0c │ │ │ │ - bcs 0x4176e0 │ │ │ │ + stceq 8, cr6, [r3], #-360 @ 0xfffffe98 │ │ │ │ + stcleq 6, cr4, [r5], #608 @ 0x260 │ │ │ │ + movweq pc, #53251 @ 0xd003 @ │ │ │ │ + rsbsvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + svclt 0x00182a00 │ │ │ │ + @ instruction: 0xf0052b0d │ │ │ │ + vabal.u8 q8, d4, d8 │ │ │ │ + svclt 0x000c3242 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf0044315 │ │ │ │ + bcs 0x40f39c │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0xcf6ec │ │ │ │ + blcs 0xcf774 │ │ │ │ stccs 1, cr13, [r7, #-724] @ 0xfffffd2c │ │ │ │ @ instruction: 0x4630d8b3 │ │ │ │ mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ @ instruction: 0x4630b1d8 │ │ │ │ - @ instruction: 0xf842f01a │ │ │ │ + @ instruction: 0xf802f01a │ │ │ │ strhteq fp, [sp], #-24 @ 0xffffffe8 │ │ │ │ andne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strtmi r2, [r9], -r2, lsl #6 │ │ │ │ @ instruction: 0x46174630 │ │ │ │ - blx 0xfe18ab7a │ │ │ │ + blx 0x160ac02 │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ - movwcs r8, #8835 @ 0x2283 │ │ │ │ + movwcs r8, #8837 @ 0x2285 │ │ │ │ stclne 6, cr4, [r9], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - rsbhi pc, r9, #5 │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + rsbhi pc, fp, #5 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ andcs pc, r1, pc, lsr #28 │ │ │ │ vst1.32 {d30}, [pc :64], r2 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ movshi pc, #0 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r8 │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x007df47f │ │ │ │ vsubw.s8 q9, , d1 │ │ │ │ - b 0x1cf764 │ │ │ │ + b 0x1cf7ec │ │ │ │ @ instruction: 0xf1b20203 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ addsmi r8, sl, #1610612739 @ 0x60000003 │ │ │ │ andshi pc, r7, #1 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ @ instruction: 0xf5b381f8 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ - vrshl.s8 q12, q7, │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vqrshl.s8 q12, q0, │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fca806 │ │ │ │ - bls 0x30df24 │ │ │ │ + bls 0x30df9c │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1a0460 │ │ │ │ - bl 0x20f8ac │ │ │ │ + bl 0x1a04e8 │ │ │ │ + bl 0x20f934 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fd2bc0 │ │ │ │ smmul r3, r3, sp │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ - b 0x11a1bcc │ │ │ │ + b 0x11a1c54 │ │ │ │ @ instruction: 0xf0140102 │ │ │ │ @ instruction: 0xf0405380 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :64], sl │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ eormi r0, r2, r0, lsr #4 │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ vaddl.u8 q8, d4, d16 │ │ │ │ @@ -195106,83 +195138,83 @@ │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ @ instruction: 0xf5b286ee │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ andcs sl, r1, #42, 30 @ 0xa8 │ │ │ │ vhsub.s8 d25, d1, d11 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x14f4e4 │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x14f56c │ │ │ │ stmib sp, {r0, r2, r7, r9}^ │ │ │ │ ldrtmi ip, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ @ instruction: 0xf8cd54c0 │ │ │ │ @ instruction: 0xf8d2e020 │ │ │ │ movwls r2, #50224 @ 0xc430 │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf93ef7fe │ │ │ │ orrcs lr, r0, #4718592 @ 0x480000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ - blcs 0xdecc8 │ │ │ │ + blcs 0xded50 │ │ │ │ strthi pc, [r2], #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ svcge 0x0007f47f │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - strbhi pc, [r4], r3 @ │ │ │ │ + strbhi pc, [r6], r3 @ │ │ │ │ eorshi pc, sp, r1, lsl #4 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - strbhi pc, [fp], r3 @ │ │ │ │ - ldrbthi pc, [lr], #-513 @ 0xfffffdff @ │ │ │ │ + strbhi pc, [sp], r3 @ │ │ │ │ + strhi pc, [r0], #513 @ 0x201 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - strhi pc, [r6], r3 │ │ │ │ + strhi pc, [r8], r3 │ │ │ │ mvnshi pc, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ - @ instruction: 0xf5b386a7 │ │ │ │ + @ instruction: 0xf5b386a9 │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ strtmi sl, [r1], -r6, ror #29 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 7, pc, cr2, cr12, {7} │ │ │ │ + mrc2 7, 7, pc, cr8, cr12, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2l 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf640e6da │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r3, lsr r3 │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vqrshl.s8 q4, , q0 │ │ │ │ + vrshl.s8 q4, , q0 │ │ │ │ vst2.16 {d24-d27}, [pc :64], lr │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - adcshi pc, fp, r3 │ │ │ │ + adcshi pc, sp, r3 │ │ │ │ strbhi pc, [r0, #-512] @ 0xfffffe00 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vmax.s8 d8, d1, d6 │ │ │ │ + vmax.s8 d8, d1, d8 │ │ │ │ addcs r8, r0, #-1073741767 @ 0xc0000039 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - vst4. {d24-d27}, [pc :256], r6 │ │ │ │ + vst4. {d24-d27}, [pc :256], r8 │ │ │ │ vsubl.s8 , d17, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - sbchi pc, r9, r3 │ │ │ │ + sbchi pc, fp, r3 │ │ │ │ vsubl.s8 q9, d1, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ mcrge 4, 5, pc, cr7, cr15, {3} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x14f5ec │ │ │ │ - b 0x148f730 │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x14f674 │ │ │ │ + b 0x148f7b8 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0008f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ @@ -195190,69 +195222,69 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xff98f7fd │ │ │ │ vmax.s8 d30, d17, d2 │ │ │ │ vsubl.s8 q8, d0, d1 │ │ │ │ - b 0x1cf560 │ │ │ │ + b 0x1cf5e8 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0013f80 │ │ │ │ - vrshl.s8 q4, q12, q0 │ │ │ │ + vrshl.s8 q4, q13, q0 │ │ │ │ @ instruction: 0xf5b3853b │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ - vmin.s8 d8, d17, d12 │ │ │ │ - blcs 0xefc14 │ │ │ │ - strthi pc, [ip], #1 │ │ │ │ + vmin.s8 d8, d17, d14 │ │ │ │ + blcs 0xefca4 │ │ │ │ + strthi pc, [lr], #1 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - adchi pc, r0, r4 │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + adchi pc, r2, r4 │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ - @ instruction: 0x81baf043 │ │ │ │ + @ instruction: 0x81bcf043 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - mcr2 7, 2, pc, cr4, cr12, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr10, cr12, {7} @ │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strbcs pc, [r0, #2258]! @ 0x8d2 @ │ │ │ │ mrc2 7, 5, pc, cr14, cr14, {7} │ │ │ │ vst1.16 {d30-d32}, [pc], ip │ │ │ │ vsubw.s8 , , d4 │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vqsub.s8 q4, q8, q10 │ │ │ │ + vqsub.s8 q4, q8, q11 │ │ │ │ @ instruction: 0xf5b38485 │ │ │ │ @ instruction: 0xf0025f84 │ │ │ │ - vcge.s8 q4, , q0 │ │ │ │ - blcs 0xfe0ef7fc │ │ │ │ - msrhi SPSR_fsx, #2 │ │ │ │ + vcge.s8 q4, , q1 │ │ │ │ + blcs 0xfe0ef884 │ │ │ │ + cmnphi r0, #2 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ - tstphi r4, #2 @ p-variant is OBSOLETE │ │ │ │ + tstphi r6, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ andcs sl, r1, #736 @ 0x2e0 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - rsbhi pc, sp, #4 │ │ │ │ + rsbhi pc, pc, #4 │ │ │ │ @ instruction: 0xf0044293 │ │ │ │ - blcs 0xef788 │ │ │ │ - addhi pc, lr, #4 │ │ │ │ + blcs 0xef818 │ │ │ │ + addshi pc, r0, #4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - msreq CPSR_sxc, #1712 @ 0x6b0 │ │ │ │ + msreq CPSR_sxc, #1744 @ 0x6d0 │ │ │ │ mrcge 5, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x68ce2c │ │ │ │ + blx 0x68ceb4 │ │ │ │ stmdbeq r2!, {r4, r9, sl, sp, lr, pc} │ │ │ │ vsubw.s8 q9, , d31 │ │ │ │ vbic.i32 q8, #49408 @ 0x0000c100 │ │ │ │ eormi r4, r3, r2, asr #2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf1b33403 │ │ │ │ @@ -195262,69 +195294,69 @@ │ │ │ │ @ instruction: 0xf5b3876d │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ stmdbge r6, {r3, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, lr}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xff10ce7a │ │ │ │ + blx 0xff10cf02 │ │ │ │ tstcs pc, #236, 10 @ 0x3b000000 │ │ │ │ orrseq pc, r0, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - vmlal.u , d4, d1[0] │ │ │ │ - @ instruction: 0xf5b35040 │ │ │ │ + vqrdmlah.s , q2, d1[0] │ │ │ │ + @ instruction: 0xf5b312c1 │ │ │ │ vmov.f32 d16, #-0.125 @ 0xbe000000 │ │ │ │ - @ instruction: 0xf00114c1 │ │ │ │ - vqsub.s8 d8, d16, d20 │ │ │ │ + @ instruction: 0xf0015440 │ │ │ │ + vqsub.s8 d8, d16, d21 │ │ │ │ @ instruction: 0xf5b387c7 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ - @ instruction: 0xf04f8294 │ │ │ │ - vmull.p8 q8, d0, d1 │ │ │ │ - ldrbmi r0, [r3, #-3712]! @ 0xfffff180 │ │ │ │ - ldclge 4, cr15, [r1, #508] @ 0x1fc │ │ │ │ - @ instruction: 0xf63f2904 │ │ │ │ - strls sl, [r8], #-3534 @ 0xfffff232 │ │ │ │ + mulcs r1, r4, r2 │ │ │ │ + addeq pc, r0, r0, asr #5 │ │ │ │ + @ instruction: 0xf47f4283 │ │ │ │ + stmdbcs r4, {r1, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stclge 6, cr15, [pc, #252] @ 0xcf03c │ │ │ │ + bl 0x173764 │ │ │ │ + strls r0, [sl], #-654 @ 0xfffffd72 │ │ │ │ + ldrvc pc, [r4], #-577 @ 0xfffffdbf │ │ │ │ + ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ + @ instruction: 0x1c06e9cd │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ - vhsub.s8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ - stmib sp, {r0, r2, r4, r5, r9}^ │ │ │ │ - bl 0x155ee8 │ │ │ │ - andls r0, sl, r4, lsl #5 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - strls r2, [fp, #-832] @ 0xfffffcc0 │ │ │ │ - ldrcs pc, [r0], #2258 @ 0x8d2 │ │ │ │ - blx 0xfe80ceda │ │ │ │ + @ instruction: 0xf8cd2340 │ │ │ │ + @ instruction: 0xf8d4e024 │ │ │ │ + strls r2, [fp, #-1168] @ 0xfffffb70 │ │ │ │ + blx 0xfe80cf62 │ │ │ │ stcleq 5, cr14, [r3], #736 @ 0x2e0 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0xceee4 │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0xcef6c │ │ │ │ @ instruction: 0xf0144313 │ │ │ │ @ instruction: 0xf0405280 │ │ │ │ andls r8, lr, #172, 6 @ 0xb0000002 │ │ │ │ vrsubhn.i16 d16, q2, │ │ │ │ andls r5, sp, #0, 4 │ │ │ │ stcge 5, cr15, [r5, #252]! @ 0xfc │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r5, #41920 @ 0xa3c0 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ vcgt.s8 d25, d1, d11 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf8cd4403 │ │ │ │ strls ip, [r6], #-32 @ 0xffffffe0 │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ @ instruction: 0xffb4f7fd │ │ │ │ strtmi lr, [r1], -r8, lsl #11 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc550a │ │ │ │ - cmppcs r1, #320 @ p-variant is OBSOLETE @ 0x140 │ │ │ │ + cmppcs r1, #448 @ p-variant is OBSOLETE @ 0x1c0 │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ addsmi r9, r3, #147456 @ 0x24000 │ │ │ │ ldrhi pc, [ip, #-0] │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ @@ -195335,34 +195367,34 @@ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r3, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ vmla.f32 q13, , q7 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x18fc78 │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x18fd00 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a906 │ │ │ │ @ instruction: 0xf7fe2550 │ │ │ │ ldrb pc, [r1, #-3523] @ 0xfffff23d @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf3c40348 │ │ │ │ - vsubl.u8 , d4, d0 │ │ │ │ - @ instruction: 0xf0047100 │ │ │ │ + vaddw.u8 , q2, d0 │ │ │ │ + @ instruction: 0xf0045200 │ │ │ │ eormi r0, r3, pc, ror r5 │ │ │ │ stcmi 3, cr15, [r2], {196} @ 0xc4 │ │ │ │ subcc pc, r2, r4, asr #7 │ │ │ │ - tstls lr, sp, lsl #4 │ │ │ │ + andls r9, sp, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b38368 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ - bl 0x17a4cc │ │ │ │ + bl 0x17a554 │ │ │ │ strls r0, [r8, #-577] @ 0xfffffdbf │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r2, #2821] @ 0xb05 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r1, r2, lr, pc} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ strtcs pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ strls r2, [ip, #-1282] @ 0xfffffafe │ │ │ │ @@ -195382,242 +195414,242 @@ │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0xf014930e │ │ │ │ strls r0, [sp, #-896] @ 0xfffffc80 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ ldrbhi pc, [fp, #64] @ 0x40 @ │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmdbge r6, {r1, r3, ip, pc} │ │ │ │ strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ ldrtcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ @ instruction: 0xf7fd9409 │ │ │ │ strbt pc, [sp], #3865 @ 0xf19 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r7, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf47f210d │ │ │ │ - bl 0x17a418 │ │ │ │ + bl 0x17a4a0 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwls r4, #25346 @ 0x6302 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf0049307 │ │ │ │ movwls r0, #33663 @ 0x837f │ │ │ │ bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ vshl.s8 d25, d11, d1 │ │ │ │ - vmls.i d22, d16, d0[5] │ │ │ │ - bl 0x1d0194 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ + bl 0x1d021c │ │ │ │ movwls r0, #42114 @ 0xa482 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8d42300 │ │ │ │ strcs r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ strls r9, [r9], #-1036 @ 0xfffffbf4 │ │ │ │ mcr2 7, 7, pc, cr10, cr13, {7} @ │ │ │ │ ldcvs 4, cr14, [r3, #-760]! @ 0xfffffd08 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r1, r2, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ rsbcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ ldc2 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ vst3.32 {d30-d32}, [pc :128], r4 │ │ │ │ vqdmlal.s , d16, d0[0] │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0xcf120 @ │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0xcf1a8 @ │ │ │ │ cdpmi 3, 0, cr15, cr2, cr4, {6} │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - tstls lr, sp, lsl #4 │ │ │ │ - movwhi pc, #49153 @ 0xc001 @ │ │ │ │ + andls r9, sp, #-2147483645 @ 0x80000003 │ │ │ │ + movwhi pc, #57345 @ 0xe001 @ │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf0014283 │ │ │ │ - blcs 0xfe0efcec │ │ │ │ + blcs 0xfe0efd7c │ │ │ │ stcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vshl.s8 d19, d9, d1 │ │ │ │ - vmls.i d22, d16, d0[5] │ │ │ │ - bl 0x1d0238 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ + bl 0x1d02c0 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7fd440b │ │ │ │ strbt pc, [fp], #-3735 @ 0xfffff169 @ │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ - vaba.s8 q4, q8, q6 │ │ │ │ + vaba.s8 q4, q8, q7 │ │ │ │ @ instruction: 0xf5b58149 │ │ │ │ @ instruction: 0xf0026fc0 │ │ │ │ - vhadd.s8 d8, d16, d14 │ │ │ │ + vqadd.s8 d8, d16, d0 │ │ │ │ @ instruction: 0xf5b5844d │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - vabd.s8 q4, , │ │ │ │ + vabd.s8 q4, , │ │ │ │ stccs 0, cr8, [r0, #-12] │ │ │ │ - ldrhi pc, [pc, -r1]! │ │ │ │ + strbhi pc, [r1, -r1] @ │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ mcrrge 4, 7, pc, sp, cr15 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdals r9, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2cc8 │ │ │ │ ldrt pc, [r7], #-3241 @ 0xfffff357 @ │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ ldcge 4, cr15, [r3], #-508 @ 0xfffffe04 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ - msrhi SPSR_sxc, #1 │ │ │ │ + msrhi SPSR_fc, #1 │ │ │ │ cmnphi r8, #0, 4 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ - rschi pc, r5, #1 │ │ │ │ - tstphi r2, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + rschi pc, r7, #1 │ │ │ │ + tstphi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - stmdbeq r3!, {r0, r1, r8, sl, pc} │ │ │ │ + stmdbeq r3!, {r0, r2, r8, sl, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ rsceq r2, r7, r6, lsl #6 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ - strhi pc, [fp], r2, lsl #2 │ │ │ │ - bcs 0x10d5a4 │ │ │ │ + strhi pc, [sp], r2, lsl #2 │ │ │ │ + bcs 0x10d62c │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a8f7ff │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ac60 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ strtmi sl, [r1], -lr, ror #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff20d278 │ │ │ │ - bl 0x217e90 │ │ │ │ + blx 0xff28d300 │ │ │ │ + bl 0x217f18 │ │ │ │ stmdbge r6, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ - bcs 0x90d5ec │ │ │ │ + bcs 0x90d674 │ │ │ │ @ instruction: 0xf88ef7ff │ │ │ │ - bllt 0xff80d29c │ │ │ │ + bllt 0xff80d324 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf5b38580 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ - blcs 0xf07f0 │ │ │ │ - blge 0xff4cc4b4 │ │ │ │ + blcs 0xf0878 │ │ │ │ + blge 0xff4cc53c │ │ │ │ mvnseq pc, #4, 8 @ 0x4000000 │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf5b38789 │ │ │ │ + @ instruction: 0xf5b3878b │ │ │ │ @ instruction: 0xf0020fd8 │ │ │ │ - vst1.8 {d8-d10}, [r4 :128], lr │ │ │ │ + vst1.8 {d8-d10}, [r4 :256], r0 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0030fc0 │ │ │ │ - @ instruction: 0xf5b38285 │ │ │ │ + @ instruction: 0xf5b38287 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ - vabd.s8 q12, , q9 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vabd.s8 q12, , q10 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fca806 │ │ │ │ - blls 0x3cd724 │ │ │ │ + blls 0x3cd79c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ mcrrcs 8, 13, pc, r8, cr3 @ │ │ │ │ @ instruction: 0xf96af7fd │ │ │ │ - bllt 0xfeb8d300 │ │ │ │ + bllt 0xfeb8d388 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strthi pc, [r6], r0 │ │ │ │ svcne 0x0001f1b3 │ │ │ │ ldrbthi pc, [sp], -r0 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x462185fd │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfeb8d31c │ │ │ │ + blx 0xfec0d3a4 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, lr}^ │ │ │ │ @ instruction: 0xf5b41506 │ │ │ │ ldmib sp, {r6, r8, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf0020208 │ │ │ │ - addsmi r8, ip, #-1073741771 @ 0xc0000035 │ │ │ │ - blge 0xfe24c548 │ │ │ │ + addsmi r8, ip, #1073741878 @ 0x40000036 │ │ │ │ + blge 0xfe24c5d0 │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43f42a9 │ │ │ │ addmi sl, r1, #128, 22 @ 0x20000 │ │ │ │ - blge 0x204c458 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + blge 0x204c4e0 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe28e0 │ │ │ │ @ instruction: 0xf7fffbe1 │ │ │ │ @ instruction: 0xf44fbb6f │ │ │ │ vsubl.s8 , d1, d16 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - sbcshi pc, r7, #2 │ │ │ │ + sbcshi pc, r9, #2 │ │ │ │ orrhi pc, r0, #0, 4 │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - rschi pc, sp, #2 │ │ │ │ + rschi pc, pc, #2 │ │ │ │ strhi pc, [fp, -r0, lsl #4]! │ │ │ │ rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - andcs r8, r0, #1711276032 @ 0x66000000 │ │ │ │ + andcs r8, r0, #104, 8 @ 0x68000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst3.16 {d24-d26}, [pc], r3 │ │ │ │ + vst3.16 {d24-d26}, [pc], r5 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0x134c5c0 │ │ │ │ + blge 0x134c648 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x114c4d0 │ │ │ │ + blge 0x114c558 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ strls sl, [r9, #-2876] @ 0xfffff4c4 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ @@ -195625,106 +195657,106 @@ │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ stc2 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ - bllt 0x70d424 │ │ │ │ + bllt 0x70d4ac │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vmin.s8 q4, q0, │ │ │ │ + vmin.s8 q4, q0, │ │ │ │ vst2.16 {d24-d27}, [pc :128], r4 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - strthi pc, [pc], r1 │ │ │ │ - strhi pc, [r8, #513]! @ 0x201 │ │ │ │ + ldrthi pc, [r1], r1 @ │ │ │ │ + strhi pc, [sl, #513]! @ 0x201 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vst1.16 {d24-d26}, [pc :128], r1 │ │ │ │ + vst1.16 {d24-d26}, [pc :128], r3 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xffecc664 │ │ │ │ + bge 0xffecc6ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2d88 │ │ │ │ @ instruction: 0xf7fffb53 │ │ │ │ vst1.64 {d27-d28}, [pc :128], r1 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - strbhi pc, [r2], #1 @ │ │ │ │ + strbhi pc, [r4], #1 @ │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vqsub.s8 d4, d16, d13 │ │ │ │ vst2.16 {d24-d27}, [pc :64], r9 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ mvnshi pc, #1 │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vst2. {d24-d27}, [pc :64], r7 │ │ │ │ + vst2. {d24-d27}, [pc :64], r9 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xff04c6d8 │ │ │ │ + bge 0xff04c760 │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - bge 0xfef4c6e0 │ │ │ │ + bge 0xfef4c768 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf00c0922 │ │ │ │ - b 0x13d2514 │ │ │ │ + b 0x13d259c │ │ │ │ stmiaeq r5!, {r1, r2, r3, sl, fp} │ │ │ │ andeq pc, r8, #2 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ mcrreq 3, 12, pc, r2, cr4 @ │ │ │ │ strbmi pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movwls r4, #37652 @ 0x9314 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf005330a │ │ │ │ @ instruction: 0xf6490508 │ │ │ │ vrsra.s64 q11, , #64 │ │ │ │ @ instruction: 0xf6450306 │ │ │ │ - vsubl.s8 , d16, d1 │ │ │ │ - b 0x120fd5c │ │ │ │ + vsubl.s8 q9, d0, d1 │ │ │ │ + b 0x120fde4 │ │ │ │ strls r0, [r8], #-1292 @ 0xfffffaf4 │ │ │ │ @ instruction: 0xf7fe9507 │ │ │ │ @ instruction: 0xf7fffb01 │ │ │ │ @ instruction: 0xf5b2ba8f │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ addsmi r8, sl, #176, 6 @ 0xc0000002 │ │ │ │ - bge 0xfe2cc744 │ │ │ │ + bge 0xfe2cc7cc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf86af7fc │ │ │ │ + @ instruction: 0xf866f7fc │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r6, r9, fp, sp, pc}^ │ │ │ │ vhadd.s8 d17, d1, d10 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bls 0x31023c │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bls 0x3102c4 │ │ │ │ streq lr, [r0], #2817 @ 0xb01 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfee0d57a │ │ │ │ - blt 0x1b8d580 │ │ │ │ + blx 0xfee0d602 │ │ │ │ + blt 0x1b8d608 │ │ │ │ @ instruction: 0xf10002e5 │ │ │ │ @ instruction: 0xf414849f │ │ │ │ @ instruction: 0xf0402300 │ │ │ │ - bleq 0xa3074c │ │ │ │ + bleq 0xa307d4 │ │ │ │ stmib sp, {r1, r5, r6, r8, sl, fp}^ │ │ │ │ @ instruction: 0xf005330a │ │ │ │ @ instruction: 0xf0040570 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ tstmi sp, #128, 4 │ │ │ │ rsbmi r0, sl, r3, ror #25 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ @@ -195738,35 +195770,35 @@ │ │ │ │ @ instruction: 0xf7fffe49 │ │ │ │ vldmdbvs r3!, {s22-s88} │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r1, r3, r4, r5, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xe4c6e8 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + bge 0xe4c770 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ rsbscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xfe78d5fc │ │ │ │ - blt 0xb0d604 │ │ │ │ + blx 0xfe78d684 │ │ │ │ + blt 0xb0d68c │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ @ instruction: 0xf4140308 │ │ │ │ - b 0x1194838 │ │ │ │ + b 0x11948c0 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b48631 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ addsmi sl, r3, #24, 20 @ 0x18000 │ │ │ │ - bge 0x64c728 │ │ │ │ + bge 0x64c7b0 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x17365c │ │ │ │ + bl 0x1736e4 │ │ │ │ stmdbge r6, {r2, r3, r7, r9} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xce09e9cd │ │ │ │ strcs pc, [r8, #2258] @ 0x8d2 │ │ │ │ @ instruction: 0xf7fd950b │ │ │ │ @ instruction: 0xf7fff86f │ │ │ │ stmdbeq r2!, {r0, r9, fp, ip, sp, pc} │ │ │ │ @@ -195777,440 +195809,440 @@ │ │ │ │ @ instruction: 0xf41451c0 │ │ │ │ @ instruction: 0xf0001488 │ │ │ │ @ instruction: 0xf5b485f2 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ addsmi sl, sl, #3899392 @ 0x3b8000 │ │ │ │ stmibge fp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x173ab0 │ │ │ │ + bl 0x173b38 │ │ │ │ stmdbge r6, {r1, r2, r3, r7, r9} │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ @ instruction: 0xec09e9cd │ │ │ │ ldrcs pc, [r8, #2258] @ 0x8d2 │ │ │ │ @ instruction: 0xf7fd950b │ │ │ │ @ instruction: 0xf7fff845 │ │ │ │ - bl 0x17de08 │ │ │ │ + bl 0x17de90 │ │ │ │ strls r0, [r8, #-577] @ 0xfffffdbf │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r2, #2821] @ 0xb05 │ │ │ │ andgt lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldrcs pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ strls r2, [ip, #-1282] @ 0xfffffafe │ │ │ │ strls r2, [r9, #-1281] @ 0xfffffaff │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - blx 0xffa8d6d6 │ │ │ │ + blx 0xffa8d75e │ │ │ │ ldmiblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vabd.s8 d8, d0, d10 │ │ │ │ + vabd.s8 d8, d0, d12 │ │ │ │ addcs r8, r0, #914358272 @ 0x36800000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf1b38721 │ │ │ │ + @ instruction: 0xf1b38723 │ │ │ │ @ instruction: 0xf0012f10 │ │ │ │ - @ instruction: 0xf1b386c0 │ │ │ │ + @ instruction: 0xf1b386c2 │ │ │ │ @ instruction: 0xf47f5f80 │ │ │ │ andcs sl, r1, #2654208 @ 0x288000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - andhi pc, sl, r4 │ │ │ │ + andhi pc, ip, r4 │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - blcs 0xf11ec │ │ │ │ - ldrbthi pc, [r9], r3 @ │ │ │ │ + blcs 0xf127c │ │ │ │ + ldrbthi pc, [fp], r3 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - msreq CPSR_x, #3653632 @ 0x37c000 │ │ │ │ + msreq CPSR_x, #3686400 @ 0x384000 │ │ │ │ stmibge r9, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcr2 7, 4, pc, cr10, cr13, {7} @ │ │ │ │ stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vqadd.s8 d8, d0, d31 │ │ │ │ + vhadd.s8 q4, q0, │ │ │ │ vst3. {d24-d26}, [pc :128], r2 │ │ │ │ vmlal.s , d1, d0[4] │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ - cmpphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r3, r2 @ p-variant is OBSOLETE │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :64], r8 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :64], sl │ │ │ │ vmlal.s , d1, d0[0] │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ stmdbge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x150070 │ │ │ │ - b 0x14901b4 │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x1500f8 │ │ │ │ + b 0x149023c │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ svccs 0x0078f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x53adf649 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ @ instruction: 0xf8cd432c │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x158d7d0 │ │ │ │ + blx 0x158d858 │ │ │ │ ldmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svccc 0x0088f5b3 │ │ │ │ - bichi pc, r5, r1 │ │ │ │ + bichi pc, r7, r1 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf1b38180 │ │ │ │ + @ instruction: 0xf1b38182 │ │ │ │ @ instruction: 0xf47f1f01 │ │ │ │ orrcs sl, r0, r0, lsr r9 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ - ldrhi pc, [pc], r2, asr #32 │ │ │ │ + strthi pc, [r1], r2, asr #32 │ │ │ │ svcne 0x0078f5b2 │ │ │ │ - strbhi pc, [r6, -r3] @ │ │ │ │ + strbhi pc, [r8, -r3] @ │ │ │ │ @ instruction: 0xf003428a │ │ │ │ - @ instruction: 0xf5b28466 │ │ │ │ + @ instruction: 0xf5b28468 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - @ instruction: 0xf5b28707 │ │ │ │ + @ instruction: 0xf5b28709 │ │ │ │ @ instruction: 0xf0031f50 │ │ │ │ - movwcs r8, #1776 @ 0x6f0 │ │ │ │ + movwcs r8, #1778 @ 0x6f2 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addcs r0, r0, r2, lsr r2 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ tsteq r2, r4, lsl #20 │ │ │ │ @ instruction: 0xf0044281 │ │ │ │ - @ instruction: 0xf5b180d0 │ │ │ │ + @ instruction: 0xf5b180d2 │ │ │ │ @ instruction: 0xf0041f48 │ │ │ │ - addsmi r8, r1, #186 @ 0xba │ │ │ │ - ldrbhi pc, [ip], #-3 @ │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + addsmi r8, r1, #188 @ 0xbc │ │ │ │ + ldrbhi pc, [lr], #-3 @ │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - bls 0x34dc00 │ │ │ │ + bls 0x34dca0 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x22112c │ │ │ │ + bl 0x2211b4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fe26c0 │ │ │ │ @ instruction: 0xf7fff961 │ │ │ │ @ instruction: 0xf5b3b8ef │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ - vst4. {d24-d27}, [pc :128], r8 │ │ │ │ + vst4. {d24-d27}, [pc :128], sl │ │ │ │ vsubl.s8 , d16, d1 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - addhi pc, lr, r1 │ │ │ │ + addshi pc, r0, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldmge sp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - andhi pc, r5, #3 │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + andhi pc, r7, #3 │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ @ instruction: 0xf10200e4 │ │ │ │ - bl 0x230790 │ │ │ │ + bl 0x230820 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2064 @ 0x810 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ stc2l 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svccc 0x0088f5b3 │ │ │ │ - cmpphi fp, r1 @ p-variant is OBSOLETE │ │ │ │ + cmpphi sp, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - eorcs r8, r0, #27 │ │ │ │ + eorcs r8, r0, #29 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ rsceq sl, r7, r2, lsr #17 │ │ │ │ - teqphi r9, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ + teqphi fp, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ movweq pc, #57348 @ 0xe004 @ │ │ │ │ @ instruction: 0xf0032b0e │ │ │ │ - stmdage r6, {r1, r2, r3, r4, r5, pc} │ │ │ │ + stmdage r6, {r6, pc} │ │ │ │ strls r4, [fp, #-1569] @ 0xfffff9df │ │ │ │ - mcr2 7, 5, pc, cr4, cr11, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr2, cr11, {7} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - blls 0x279b68 │ │ │ │ + blls 0x279bf0 │ │ │ │ @ instruction: 0xf73f2b07 │ │ │ │ - bls 0x339b60 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + bls 0x339be8 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b9d74 │ │ │ │ + bl 0x1b9dfc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fc2ad0 │ │ │ │ @ instruction: 0xf7fffcef │ │ │ │ ldcvs 8, cr11, [r3, #-476]! @ 0xfffffe24 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmdage r9!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ @ instruction: 0xf8cef7fe │ │ │ │ ldmdalt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdage r3, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ vadd.i8 q13, , q7 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x190698 │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x190720 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a906 │ │ │ │ @ instruction: 0xf7fe2560 │ │ │ │ @ instruction: 0xf7fff8b3 │ │ │ │ vmul.i , q2, d1[0] │ │ │ │ movwls r5, #38080 @ 0x94c0 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s8 d20, d1, d10 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x1906c0 │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x190748 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi ip, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ @ instruction: 0xf8d3e020 │ │ │ │ movwcs r2, #9280 @ 0x2440 │ │ │ │ @ instruction: 0xf7fd930c │ │ │ │ @ instruction: 0xf7fffa53 │ │ │ │ vmlal.u8 , d4, d23 │ │ │ │ stmib sp, {r6, r7, sl, ip, lr}^ │ │ │ │ vshl.s8 d19, d9, d1 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x1906f0 │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x190778 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi ip, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ @ instruction: 0xf8d3e020 │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwcc lr, #47565 @ 0xb9cd │ │ │ │ - blx 0xf8da2c │ │ │ │ + blx 0xf8dab4 │ │ │ │ stmdalt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcvs 0x0030f5b5 │ │ │ │ - movwhi pc, #53249 @ 0xd001 @ │ │ │ │ - rsbshi pc, pc, #268435456 @ 0x10000000 │ │ │ │ + movwhi pc, #61441 @ 0xf001 @ │ │ │ │ + addhi pc, r1, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00e0f5b5 │ │ │ │ - strbhi pc, [pc], #-1 @ 0xcfa50 @ │ │ │ │ + ldrbhi pc, [r1], #-1 @ │ │ │ │ svcvs 0x0000f5b5 │ │ │ │ svcge 0x00fff47e │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x34f9fc │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + bls 0x34fa9c │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ bicvs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ stccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf858f7fe │ │ │ │ svclt 0x00e6f7fe │ │ │ │ sbcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vrhadd.s8 d8, d16, d18 │ │ │ │ - vst3.32 {d24,d26,d28}, [pc :64], r4 │ │ │ │ + vrhadd.s8 d8, d16, d20 │ │ │ │ + vst3.32 {d24,d26,d28}, [pc :64], r6 │ │ │ │ vmlal.s , d1, d0[4] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - cmpphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :64], r0 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :64], r2 │ │ │ │ vmlal.s , d1, d0[0] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ svcge 0x00c7f47e │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x12102fc │ │ │ │ + b 0x1210384 │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fd9408 │ │ │ │ @ instruction: 0xf7fef949 │ │ │ │ @ instruction: 0xf44fbfab │ │ │ │ vbic.i32 d22, #4096 @ 0x00001000 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - adcshi pc, lr, #1 │ │ │ │ - rsbhi pc, r2, #268435456 @ 0x10000000 │ │ │ │ + sbchi pc, r0, #1 │ │ │ │ + rsbhi pc, r4, #268435456 @ 0x10000000 │ │ │ │ mvnvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vst1.64 {d24-d27}, [pc], ip │ │ │ │ + vst1.64 {d24-d27}, [pc], lr │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ svcge 0x0093f47e │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x34f924 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + bls 0x34f9c4 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movtne pc, #22089 @ 0x5649 @ │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ ldclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ @ instruction: 0xffecf7fd │ │ │ │ svclt 0x007af7fe │ │ │ │ cmppvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc], r8 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc], sl │ │ │ │ vbic.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - sbcshi pc, sl, r1 │ │ │ │ + sbcshi pc, ip, r1 │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47e429d │ │ │ │ strtmi sl, [r1], -r4, ror #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff4af7fb │ │ │ │ + @ instruction: 0xff50f7fb │ │ │ │ vpmax.s8 d25, d1, d9 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a146c │ │ │ │ + bl 0x1a14f4 │ │ │ │ @ instruction: 0xf6490282 │ │ │ │ vsubw.s8 q10, q0, d5 │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fd2ec8 │ │ │ │ @ instruction: 0xf7feffbd │ │ │ │ @ instruction: 0xf5b5bf4b │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ - @ instruction: 0xf5b5816d │ │ │ │ + @ instruction: 0xf5b5816f │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b58142 │ │ │ │ + @ instruction: 0xf5b58144 │ │ │ │ @ instruction: 0xf47e6fc0 │ │ │ │ qasxmi sl, r1, lr │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff24f7fb │ │ │ │ + @ instruction: 0xff2af7fb │ │ │ │ vpmax.s8 d25, d1, d9 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a14b8 │ │ │ │ + bl 0x1a1540 │ │ │ │ @ instruction: 0xf6490282 │ │ │ │ vrsra.s64 d19, d17, #64 │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fd2e48 │ │ │ │ @ instruction: 0xf7feff97 │ │ │ │ vmax.f32 d27, d1, d21 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x1908ec │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x190974 │ │ │ │ stmdbge r6, {r0, r2, r7, r8, r9} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8d37c0a │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwls r9, #37644 @ 0x930c │ │ │ │ @ instruction: 0xf93ef7fd │ │ │ │ svclt 0x0012f7fe │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ ldmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ vhadd.s8 d17, d1, d10 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x110920 │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x1109a8 │ │ │ │ stmdbge r6, {r7, sl} │ │ │ │ - bl 0x161514 │ │ │ │ - bl 0x190668 │ │ │ │ + bl 0x16159c │ │ │ │ + bl 0x1906f0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2280 │ │ │ │ @ instruction: 0xf7fef843 │ │ │ │ @ instruction: 0xf404bef9 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ @ instruction: 0xf47e7f80 │ │ │ │ @ instruction: 0xf3c4aef2 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ stmdbge r6, {r1, r6, r8, sl, ip, sp} │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ stmib sp, {r3, r8, r9}^ │ │ │ │ @ instruction: 0x432b220a │ │ │ │ andne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xcfc94 │ │ │ │ + streq pc, [pc], #-4 @ 0xcfd1c │ │ │ │ stmib sp, {r0, r1, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fd4308 │ │ │ │ @ instruction: 0xf7fef9a1 │ │ │ │ @ instruction: 0x4621bedb │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #1610612736 @ 0x60000000 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr1, cr14, {1} │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1364e8 │ │ │ │ + bl 0x136570 │ │ │ │ stmdbge r6, {r7, sl} │ │ │ │ - bl 0x16158c │ │ │ │ - bl 0x1906e0 │ │ │ │ + bl 0x161614 │ │ │ │ + bl 0x190768 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2300 │ │ │ │ @ instruction: 0xf7fef807 │ │ │ │ @ instruction: 0xf44fbebd │ │ │ │ vmlal.s q11, d1, d0[0] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - strbhi pc, [ip, #2]! @ │ │ │ │ - rscshi pc, r4, r1, lsl #4 │ │ │ │ + strbhi pc, [lr, #2]! @ │ │ │ │ + rscshi pc, r6, r1, lsl #4 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vrshl.s8 q4, q3, q1 │ │ │ │ - vst2. {d24-d27}, [pc :128] │ │ │ │ + vrshl.s8 q4, q4, q1 │ │ │ │ + vst2. {d24-d27}, [pc :256], r1 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - strbhi pc, [sl, #-2] @ │ │ │ │ + strbhi pc, [ip, #-2] @ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ @ instruction: 0x4621ae9c │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff3ef7fb │ │ │ │ + @ instruction: 0xff40f7fb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2l 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr0, cr14, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @@ -196218,43 +196250,43 @@ │ │ │ │ mcrlt 7, 4, pc, cr4, cr14, {7} @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8896 @ 0x22c0 @ │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ @ instruction: 0xf404ae7c │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ - vst1.16 {d8-d10}, [r4 :128], lr │ │ │ │ + vst1.16 {d8-d10}, [r4 :256], r0 │ │ │ │ @ instruction: 0xf5b32340 │ │ │ │ @ instruction: 0xf47e2f00 │ │ │ │ vmov.i64 q13, #0xffff000000000000 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ strls r1, [fp, #-576] @ 0xfffffdc0 │ │ │ │ strpl pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - bl 0x150ea0 │ │ │ │ + bl 0x150f28 │ │ │ │ subseq r0, fp, r5, asr #4 │ │ │ │ stmib sp, {r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe2309 │ │ │ │ @ instruction: 0xf7fef98b │ │ │ │ @ instruction: 0xf004be57 │ │ │ │ @ instruction: 0xf1b35382 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - vand q4, , │ │ │ │ - blcs 0xf0910 │ │ │ │ - orrhi pc, r1, r2 │ │ │ │ + vand q4, , │ │ │ │ + blcs 0xf09a0 │ │ │ │ + orrhi pc, r3, r2 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ mcrge 4, 2, pc, cr5, cr14, {3} @ │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b4604 │ │ │ │ + bl 0x1b468c │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, fp, #64, 4 │ │ │ │ strls sl, [r7, #-2310] @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ @@ -196265,226 +196297,226 @@ │ │ │ │ @ instruction: 0xf7fd3408 │ │ │ │ @ instruction: 0xf7fefdeb │ │ │ │ stmdbge r6, {r0, r1, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, lr}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xffb8de22 │ │ │ │ + blx 0xffb8deaa │ │ │ │ mrclt 7, 0, APSR_nzcv, cr6, cr14, {7} │ │ │ │ - cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ - cdpeq 2, 9, cr15, cr0, cr0, {6} │ │ │ │ - @ instruction: 0xf47e4573 │ │ │ │ - stmdbcs r4, {r1, r2, r3, r9, sl, fp, sp, pc} │ │ │ │ - mcrge 6, 0, pc, cr11, cr14, {1} @ │ │ │ │ - bl 0x1f4e64 │ │ │ │ - andls r0, r9, #-2113929216 @ 0x82000000 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0x1c06e9cd │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ - stmdbge r6, {r1, r3, ip, pc} │ │ │ │ + vaddl.s8 q9, d0, d1 │ │ │ │ + addmi r0, r3, #144 @ 0x90 │ │ │ │ + mcrge 4, 0, pc, cr15, cr14, {3} @ │ │ │ │ + @ instruction: 0xf63e2904 │ │ │ │ + andls sl, r8, #12, 28 @ 0xc0 │ │ │ │ + addeq lr, lr, #2048 @ 0x800 │ │ │ │ + vshl.s8 d25, d10, d1 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ + stmib sp, {r0, r2, r4, r5, sl}^ │ │ │ │ + bl 0x1d6ef4 │ │ │ │ + stmdbge r6, {r1, r7, sl} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - @ instruction: 0xf8d2950b │ │ │ │ - @ instruction: 0xf7fc2510 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ + @ instruction: 0xf7fc950b │ │ │ │ @ instruction: 0xf7fefbd9 │ │ │ │ @ instruction: 0xf640bdf5 │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :64], r6 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - subhi pc, r4, #268435456 @ 0x10000000 │ │ │ │ + subhi pc, r6, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - orrshi pc, r7, r3 │ │ │ │ - andshi pc, r5, #536870912 @ 0x20000000 │ │ │ │ + orrshi pc, r9, r3 │ │ │ │ + andshi pc, r7, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ - @ instruction: 0xf5b3816f │ │ │ │ + @ instruction: 0xf5b38171 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ @ instruction: 0x4621add4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 1, pc, cr0, cr11, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr2, cr11, {7} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stc2l 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ stcllt 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ andvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vaddw.s8 , , d0 │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ - teqphi r9, r3 @ p-variant is OBSOLETE │ │ │ │ - bichi pc, r7, r1, lsl #4 │ │ │ │ + teqphi fp, r3 @ p-variant is OBSOLETE │ │ │ │ + bichi pc, r9, r1, lsl #4 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - sbchi pc, r7, r3 │ │ │ │ - andhi pc, r2, #536870912 @ 0x20000000 │ │ │ │ + sbchi pc, r9, r3 │ │ │ │ + andhi pc, r4, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - @ instruction: 0xf5b28177 │ │ │ │ + @ instruction: 0xf5b28179 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ strtmi sl, [r1], -ip, lsr #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2 7, cr15, [sl], #-1012 @ 0xfffffc0c │ │ │ │ stclt 7, cr15, [r0, #1016]! @ 0x3f8 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf5b283c3 │ │ │ │ + @ instruction: 0xf5b283c5 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - addsmi r8, sl, #1061158912 @ 0x3f400000 │ │ │ │ - strhi pc, [r1, -r1]! │ │ │ │ + addsmi r8, sl, #1069547520 @ 0x3fc00000 │ │ │ │ + strhi pc, [r3, -r1]! │ │ │ │ strpl pc, [r0, #1044] @ 0x414 │ │ │ │ - ldrhi pc, [r8, -r1, asr #32]! │ │ │ │ + ldrhi pc, [sl, -r1, asr #32]! │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2890 │ │ │ │ @ instruction: 0xf7fefde7 │ │ │ │ @ instruction: 0xf5b3bd75 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ - vcgt.s8 d24, d1, d21 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vcgt.s8 d24, d1, d23 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - bls 0x30eb34 │ │ │ │ + bls 0x30ebac │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1a1850 │ │ │ │ - bl 0x210c9c │ │ │ │ + bl 0x1a18d8 │ │ │ │ + bl 0x210d24 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2b80 │ │ │ │ @ instruction: 0xf7fefb1b │ │ │ │ mvneq fp, #5824 @ 0x16c0 │ │ │ │ ldclge 5, cr15, [r7, #-248] @ 0xffffff08 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ - tstphi r1, #2 @ p-variant is OBSOLETE │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + tstphi r3, #2 @ p-variant is OBSOLETE │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe98dfb0 │ │ │ │ + blx 0xfe88e038 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x22188c │ │ │ │ + bl 0x221914 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2c00 │ │ │ │ @ instruction: 0xf7fefaff │ │ │ │ @ instruction: 0xf404bd3f │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ - vcge.s8 d24, d1, d8 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vcge.s8 d24, d1, d10 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - bls 0x30eac4 │ │ │ │ + bls 0x30eb3c │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1a18c0 │ │ │ │ - bl 0x210d0c │ │ │ │ + bl 0x1a1948 │ │ │ │ + bl 0x210d94 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2be0 │ │ │ │ @ instruction: 0xf7fefae3 │ │ │ │ strbteq fp, [r7], #3363 @ 0xd23 │ │ │ │ - msrhi CPSR_fx, #1073741824 @ 0x40000000 │ │ │ │ + msrhi CPSR_fs, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf57e00e5 │ │ │ │ @ instruction: 0xf404ad1c │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - movwcs r8, #964 @ 0x3c4 │ │ │ │ + movwcs r8, #966 @ 0x3c6 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf1020624 │ │ │ │ - @ instruction: 0xf7fb83c2 │ │ │ │ - bls 0x30ef14 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0xf7fb83c4 │ │ │ │ + bls 0x30efa4 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ ldcllt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ orrpl pc, r4, #4, 8 @ 0x4000000 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ - rscshi pc, r3, r2 │ │ │ │ - ldrhi pc, [ip], #-513 @ 0xfffffdff │ │ │ │ + rscshi pc, r5, r2 │ │ │ │ + ldrhi pc, [lr], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - vst4.8 {d8,d10,d12,d14}, [r4]! │ │ │ │ + vst4.8 {d8,d10,d12,d14}, [r4] │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - rsceq r8, r1, r4, asr #11 │ │ │ │ + rsceq r8, r1, r6, asr #11 │ │ │ │ stclge 5, cr15, [r9], #504 @ 0x1f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x30eec0 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + bls 0x30ef50 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ ldcllt 7, cr15, [r4], {254} @ 0xfe │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst3. {d24-d26}, [pc :256], sl │ │ │ │ + vst3. {d24-d26}, [pc :256], ip │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - strbhi pc, [sp], #1 @ │ │ │ │ + strbhi pc, [pc], #1 @ 0xd0154 @ │ │ │ │ addsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ strls sl, [r9, #-3262] @ 0xfffff342 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d1218 │ │ │ │ + b 0x13d12a0 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fc9407 │ │ │ │ @ instruction: 0xf7fefdaf │ │ │ │ @ instruction: 0xf44fbc99 │ │ │ │ vrshr.s64 d22, d0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - ldrhi pc, [r7, #-1] │ │ │ │ + ldrhi pc, [r9, #-1] │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst3. {d24-d26}, [pc :64], lr │ │ │ │ + vst3. {d24-d26}, [pc :128], r0 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ stcge 4, cr15, [r3], {126} @ 0x7e │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldclge 4, cr15, [fp], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ strls sl, [r9, #-3190] @ 0xfffff38a │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ @@ -196494,36 +196526,36 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ stc2l 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ mrrclt 7, 15, pc, r2, cr14 @ │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ - subhi pc, r4, r1 │ │ │ │ + subhi pc, r6, r1 │ │ │ │ svcvs 0x00a0f5b5 │ │ │ │ mcrrge 4, 7, pc, r9, cr14 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2cf8 │ │ │ │ @ instruction: 0xf7fefca5 │ │ │ │ @ instruction: 0xf44fbc33 │ │ │ │ vmlal.s , d17, d0[0] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - strhi pc, [r0, #-1] │ │ │ │ + strhi pc, [r2, #-1] │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst3. {d24-d26}, [pc :64], ip │ │ │ │ + vst3. {d24-d26}, [pc :64], lr │ │ │ │ vsubl.s8 , d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ ldcge 4, cr15, [sp], {126} @ 0x7e │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ @@ -196535,563 +196567,564 @@ │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fc9408 │ │ │ │ @ instruction: 0xf7fefd9f │ │ │ │ stmib sp, {r0, sl, fp, ip, sp, pc}^ │ │ │ │ vhsub.s8 d19, d1, d6 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ tstls r8, r5, lsr r2 │ │ │ │ addeq lr, lr, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2ec09 │ │ │ │ strls r2, [fp, #-1424] @ 0xfffffa70 │ │ │ │ - blx 0x178e26c │ │ │ │ - bllt 0xffc0e278 │ │ │ │ + blx 0x178e2f4 │ │ │ │ + bllt 0xffc0e300 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x1742b0 │ │ │ │ + bl 0x174338 │ │ │ │ stmdbge r6, {r2, r3, r7, r9} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xce09e9cd │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ @ instruction: 0xf7fc950b │ │ │ │ @ instruction: 0xf7fefa45 │ │ │ │ @ instruction: 0xf1b3bbd7 │ │ │ │ @ instruction: 0xf0015f81 │ │ │ │ - vst4.32 {d24-d27}, [pc :64]! │ │ │ │ + vst4.32 {d24-d27}, [pc :64] │ │ │ │ vsubl.s8 , d17, d0 │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - blge 0xff3cd4b8 │ │ │ │ + blge 0xff3cd540 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - @ instruction: 0xf5b385df │ │ │ │ + @ instruction: 0xf5b385e1 │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ strtmi sl, [r1], -r0, asr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x28e2e0 │ │ │ │ - bllt 0xfee0e2e8 │ │ │ │ + blx 0x28e368 │ │ │ │ + bllt 0xfee0e370 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - adcshi pc, r1, r1 │ │ │ │ + adcshi pc, r3, r1 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - blge 0xfeb4d4fc │ │ │ │ + blge 0xfeb4d584 │ │ │ │ @ instruction: 0xf53e06a5 │ │ │ │ vldmdbvs r3!, {d10-d28} │ │ │ │ @ instruction: 0xf8d34637 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0050ce5 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ tstmi r5, #536870916 @ 0x20000004 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe5cd428 │ │ │ │ + blge 0xfe5cd4b0 │ │ │ │ @ instruction: 0xf63e2d07 │ │ │ │ @ instruction: 0xf004ab90 │ │ │ │ - blcs 0x410f70 │ │ │ │ - blge 0xfe3cd438 │ │ │ │ + blcs 0x410ff8 │ │ │ │ + blge 0xfe3cd4c0 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffd4d444 │ │ │ │ + blge 0xffd4d4cc │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffbcd450 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xffbcd4d8 │ │ │ │ streq pc, [pc], -r4 │ │ │ │ @ instruction: 0xf7ec4628 │ │ │ │ - strmi pc, [r1], r9, asr #29 │ │ │ │ - ldc2 7, cr15, [r2, #-508] @ 0xfffffe04 │ │ │ │ + strmi pc, [r1], r5, asr #29 │ │ │ │ + stc2l 7, cr15, [lr], {127} @ 0x7f │ │ │ │ @ instruction: 0x46014632 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [r8, #860] @ 0x35c │ │ │ │ + ldc2l 7, cr15, [r2, #-860]! @ 0xfffffca4 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andmi pc, r4, r4, asr #7 │ │ │ │ @ instruction: 0xf780681c │ │ │ │ - bmi 0xff58ea84 │ │ │ │ + bmi 0xff5ce9fc │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x3265fc │ │ │ │ + bl 0x326684 │ │ │ │ tstls r0, r2, lsl #2 │ │ │ │ mvnseq pc, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ andls r4, r2, sl, lsr #8 │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - ldc2 7, cr15, [r0, #-512]! @ 0xfffffe00 │ │ │ │ + stc2l 7, cr15, [ip], #512 @ 0x200 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7d74638 │ │ │ │ - svcvs 0x00bbfe33 │ │ │ │ + svcvs 0x00bbfe0d │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ svcne 0x005cabb6 │ │ │ │ cmnmi r3, r3, ror #4 │ │ │ │ @ instruction: 0xf7fe67bb │ │ │ │ stmdbcs r6, {r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - blge 0x114dccc │ │ │ │ - bl 0x1f53f8 │ │ │ │ - andls r0, r9, #-2113929216 @ 0x82000000 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0x1c06e9cd │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ - stmdbge r6, {r1, r3, ip, pc} │ │ │ │ - @ instruction: 0x23204630 │ │ │ │ - @ instruction: 0xf8d2950b │ │ │ │ - @ instruction: 0xf7fc2450 │ │ │ │ - @ instruction: 0xf7fef90f │ │ │ │ - stmdbcs r6, {r0, r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - blge 0xacdd00 │ │ │ │ - bl 0x1f542c │ │ │ │ - andls r0, r9, #-2113929216 @ 0x82000000 │ │ │ │ - andls r2, fp, #0, 4 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ + blge 0x114dd54 │ │ │ │ + bl 0x174c80 │ │ │ │ + strls r0, [sl], #-654 @ 0xfffffd72 │ │ │ │ + ldrvc pc, [r4], #-577 @ 0xfffffdbf │ │ │ │ + ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x1c06e9cd │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ - stmdbge r6, {r1, r3, ip, pc} │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf8cd2320 │ │ │ │ + @ instruction: 0xf8d4e024 │ │ │ │ + strls r2, [fp, #-1104] @ 0xfffffbb0 │ │ │ │ + @ instruction: 0xf90ef7fc │ │ │ │ + bllt 0xb8e484 │ │ │ │ + @ instruction: 0xf63e2906 │ │ │ │ + andls sl, r8, #38912 @ 0x9800 │ │ │ │ + addeq lr, lr, #2048 @ 0x800 │ │ │ │ + strcs r9, [r0], #-1034 @ 0xfffffbf6 │ │ │ │ + vshl.s8 d25, d11, d1 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ + stmib sp, {r0, r2, r4, r5, sl}^ │ │ │ │ + bl 0x1d74c4 │ │ │ │ + stmdbge r6, {r1, r7, sl} │ │ │ │ @ instruction: 0x23204630 │ │ │ │ - ldrbcs pc, [r0], #2258 @ 0x8d2 @ │ │ │ │ - @ instruction: 0xf8f4f7fc │ │ │ │ - bllt 0x50e430 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + ldrbcs pc, [r0], #2260 @ 0x8d4 @ │ │ │ │ + @ instruction: 0xf8f2f7fc │ │ │ │ + bllt 0x48e4bc │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - blge 0x3cd638 │ │ │ │ + blge 0x34d6c4 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ stcleq 3, cr0, [r2], #32 │ │ │ │ @ instruction: 0xf002430b │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ vrhadd.s8 , , q1 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ movwmi r0, #42293 @ 0xa535 │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bl 0x210894 │ │ │ │ + bl 0x210920 │ │ │ │ stmib sp, {r0, r7, r8}^ │ │ │ │ rsceq r3, r0, sl, lsl #6 │ │ │ │ ldrhi pc, [r7, #257] @ 0x101 │ │ │ │ - bcs 0x190e7c8 │ │ │ │ + bcs 0x190e854 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff96f7fd │ │ │ │ + @ instruction: 0xff94f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ - @ instruction: 0xf404ab4e │ │ │ │ + @ instruction: 0xf404ab4c │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47e1f40 │ │ │ │ - @ instruction: 0x4621aadc │ │ │ │ + @ instruction: 0x4621aada │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf9b2f7fb │ │ │ │ - bl 0x2190b4 │ │ │ │ + bl 0x219140 │ │ │ │ stmdbge r6, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ - bcs 0xfe10e810 │ │ │ │ - @ instruction: 0xff7cf7fd │ │ │ │ - blt 0xff38e4bc │ │ │ │ + bcs 0xfe10e89c │ │ │ │ + @ instruction: 0xff7af7fd │ │ │ │ + blt 0xff30e548 │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - vst1.64 {d10-d11}, [r4], r4 │ │ │ │ + vst1.64 {d10-d11}, [r4], r2 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vshl.s8 q12, , │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf0140535 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -r6, asr #11 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fb220a │ │ │ │ - bls 0x34ef68 │ │ │ │ - blls 0x23a918 │ │ │ │ - bl 0x221dc4 │ │ │ │ + bls 0x34f004 │ │ │ │ + blls 0x23a9a4 │ │ │ │ + bl 0x221e50 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2640 │ │ │ │ - @ instruction: 0xf7fefb15 │ │ │ │ - @ instruction: 0xf5b3baa3 │ │ │ │ + @ instruction: 0xf7fefb13 │ │ │ │ + @ instruction: 0xf5b3baa1 │ │ │ │ @ instruction: 0xf47e5f81 │ │ │ │ - smlaleq sl, r5, lr, sl │ │ │ │ - bge 0xfe7cda18 │ │ │ │ + smlaleq sl, r5, ip, sl │ │ │ │ + bge 0xfe74daa4 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmdbeq r3!, {r4, r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff28f7fd │ │ │ │ - blt 0x1e8e564 │ │ │ │ + @ instruction: 0xff26f7fd │ │ │ │ + blt 0x1e0e5f0 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ orrhi pc, r9, r2 │ │ │ │ strhi pc, [ip, r1, lsl #4] │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ msrhi SPSR_c, r2 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - bge 0x1acd780 │ │ │ │ + bge 0x1a4d80c │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - vldmdbvs r3!, {s30-s144} │ │ │ │ + vldmdbvs r3!, {s30-s148} │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - ldmdavs fp, {r3, r4, r6, r9, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r4, r6, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0x15cd6a8 │ │ │ │ + bge 0x154d734 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vmlal.s , d0, d1[6] │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ @ instruction: 0xf7fc020c │ │ │ │ - @ instruction: 0xf7fefd97 │ │ │ │ - vst1.16 {d27-d28}, [pc], r9 │ │ │ │ + @ instruction: 0xf7fefd95 │ │ │ │ + vst1.16 {d27-d28}, [pc], r7 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ teqphi r6, r1 @ p-variant is OBSOLETE │ │ │ │ rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - vldmdbvs r3!, {s20-s77} │ │ │ │ + vldmdbvs r3!, {s20-s75} │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - ldmdavs fp, {r1, r4, r5, r9, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r4, r5, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xc4d6f4 │ │ │ │ + bge 0xbcd780 │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ - vrshl.s8 d20, d1, d18 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ - bl 0x150ee0 │ │ │ │ - b 0x1491024 │ │ │ │ + @ instruction: 0xf6424581 │ │ │ │ + vsubl.s8 q8, d0, d12 │ │ │ │ + bl 0x150f6c │ │ │ │ + b 0x14910b0 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldccs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d1738 │ │ │ │ + b 0x13d17c4 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fc9407 │ │ │ │ - @ instruction: 0xf7fefb1f │ │ │ │ - @ instruction: 0xf5b5ba09 │ │ │ │ + @ instruction: 0xf7fefb1d │ │ │ │ + @ instruction: 0xf5b5ba07 │ │ │ │ @ instruction: 0xf47e6f80 │ │ │ │ - strtmi sl, [r1], -r4, lsl #20 │ │ │ │ + strtmi sl, [r1], -r2, lsl #20 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf938f7fb │ │ │ │ + @ instruction: 0xf93af7fb │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17aa84 │ │ │ │ + bl 0x17ab10 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 1, pc, cr8, cr2, {6} @ │ │ │ │ - blx 0x190e66c │ │ │ │ - stmiblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x188e6f8 │ │ │ │ + stmiblt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf53e00e2 │ │ │ │ - vmul.f q13, q10, d2[6] │ │ │ │ + vmul.f q13, q10, d0[6] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ vcgt.s8 d25, d1, d11 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ vbic.i32 d16, #50432 @ 0x0000c500 │ │ │ │ - bl 0x19f7a4 │ │ │ │ + bl 0x19f830 │ │ │ │ andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123aac0 │ │ │ │ + b 0x123ab4c │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ sbfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd06c0 │ │ │ │ + streq pc, [pc], #-4 @ 0xd074c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fefe77 │ │ │ │ - svclt 0x0000b9c5 │ │ │ │ - addeq pc, r4, r8, ror #15 │ │ │ │ + @ instruction: 0xf7fefe75 │ │ │ │ + svclt 0x0000b9c3 │ │ │ │ + addeq pc, r4, r0, ror #14 │ │ │ │ subne pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strthi pc, [lr], #-2 │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ strhi pc, [r1, #-65]! @ 0xffffffbf │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf998f7fb │ │ │ │ + @ instruction: 0xf99cf7fb │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ ldrcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - blx 0x58e708 │ │ │ │ - stmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x50e794 │ │ │ │ + ldmiblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ movwls r2, #37632 @ 0x9300 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s8 d20, d1, d10 │ │ │ │ - vmls.i d22, d16, d0[5] │ │ │ │ - bl 0x1d1808 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ + bl 0x1d1894 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ strtcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [ip], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0xfed0e73e │ │ │ │ - stmiblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfec8e7ca │ │ │ │ + stmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strcs r3, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ vshl.s8 d25, d11, d1 │ │ │ │ - vmls.i d22, d16, d0[5] │ │ │ │ - bl 0x1d1840 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ + bl 0x1d18cc │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ ldrcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [ip], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0xfe60e776 │ │ │ │ - stmdblt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe58e802 │ │ │ │ + stmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf53e00e7 │ │ │ │ - vmul.f q13, q2, d0[5] │ │ │ │ + vmul.f q13, q2, d2[4] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ vcgt.s8 d25, d1, d11 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ vbic.i32 d16, #50432 @ 0x0000c500 │ │ │ │ - bl 0x19f8b0 │ │ │ │ + bl 0x19f93c │ │ │ │ andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123abcc │ │ │ │ + b 0x123ac58 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ @ instruction: 0x27c0f8d3 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd07cc │ │ │ │ + streq pc, [pc], #-4 @ 0xd0858 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fefdf1 │ │ │ │ - vst2.8 {d11,d13}, [r4 :256] │ │ │ │ + @ instruction: 0xf7fefdef │ │ │ │ + vst2.8 {d11,d13}, [r4 :256]! │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vcgt.s8 q12, , q14 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ stmdbeq r3!, {r0, r2, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ rsceq r5, r4, r1, lsl #2 │ │ │ │ mvnhi pc, #1073741824 @ 0x40000000 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ - bcs 0x110eb7c │ │ │ │ + bcs 0x110ec08 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fd930b │ │ │ │ - @ instruction: 0xf7fefdc3 │ │ │ │ - vst2.8 {d11,d13}, [r4 :64], r1 │ │ │ │ + @ instruction: 0xf7fefdc1 │ │ │ │ + vst2.8 {d11,d13}, [r4] │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vand q12, , q9 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf0140535 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -pc, asr #9 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fb220a │ │ │ │ - bls 0x34ec00 │ │ │ │ - blls 0x23ac80 │ │ │ │ - bl 0x22212c │ │ │ │ + bls 0x34ec9c │ │ │ │ + blls 0x23ad0c │ │ │ │ + bl 0x2221b8 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2670 │ │ │ │ - @ instruction: 0xf7fef961 │ │ │ │ - vst2. {d11-d12}, [r4 :128] │ │ │ │ + @ instruction: 0xf7fef95f │ │ │ │ + vst2. {d11-d12}, [r4 :128]! │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vmin.s8 q12, , q4 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ movwcs r0, #1333 @ 0x535 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x21f9a8 │ │ │ │ + bl 0x21fa34 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123acc4 │ │ │ │ + b 0x123ad50 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ubfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd08c4 │ │ │ │ + streq pc, [pc], #-4 @ 0xd0950 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fefd75 │ │ │ │ - rsceq fp, r2, r3, asr #17 │ │ │ │ + @ instruction: 0xf7fefd73 │ │ │ │ + rsceq fp, r2, r1, asr #17 │ │ │ │ ldrbthi pc, [r3], r1, lsl #2 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - b 0x1d15a0 │ │ │ │ + b 0x1d162c │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ addsmi r8, sl, #679477248 @ 0x28800000 │ │ │ │ @ instruction: 0x81b5f002 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmdbeq r3!, {r4, r7, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ - stmlt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ + stmlt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #952107008 @ 0x38c00000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [r8, #-2]! │ │ │ │ @ instruction: 0xf002429a │ │ │ │ @ instruction: 0xf00484a7 │ │ │ │ - blcs 0x451598 │ │ │ │ + blcs 0x451624 │ │ │ │ rsbhi pc, r8, #2 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - ldcvs 14, cr15, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ + ldcvs 14, cr15, [r3, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - ldmdavs fp, {r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r3, r5, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stmdage r7!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x2b75a4 │ │ │ │ - stmdage r3!, {r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r5!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x2b7630 │ │ │ │ + stmdage r1!, {r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d1, d9 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xd0ecf0 │ │ │ │ - stc2l 7, cr15, [lr], {251} @ 0xfb │ │ │ │ - ldmdalt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xd0ed7c │ │ │ │ + stc2l 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + ldmdalt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ - b 0x1d127c │ │ │ │ + b 0x1d1308 │ │ │ │ rsceq r0, r7, r2, lsl #6 │ │ │ │ ldrthi pc, [r1], #257 @ 0x101 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strthi pc, [r9], #-1 │ │ │ │ svcne 0x0048f5b3 │ │ │ │ strthi pc, [r8], r2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, fp, #48, 2 │ │ │ │ ldrhi pc, [r4], r2 │ │ │ │ @ instruction: 0xf0414293 │ │ │ │ @ instruction: 0x46218432 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa3309 │ │ │ │ - blls 0x3105dc │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + blls 0x310668 │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9f8f7fd │ │ │ │ + @ instruction: 0xf9f6f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ - movwcs sl, #2192 @ 0x890 │ │ │ │ + movwcs sl, #2190 @ 0x88e │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x21fb28 │ │ │ │ + bl 0x21fbb4 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123ae44 │ │ │ │ + b 0x123aed0 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ldmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd0a44 │ │ │ │ + streq pc, [pc], #-4 @ 0xd0ad0 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fefcb5 │ │ │ │ - vst2.8 {d11-d12}, [r4], r3 │ │ │ │ + @ instruction: 0xf7fefcb3 │ │ │ │ + vst2.8 {d11-d12}, [r4], r1 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vshl.s8 q12, , │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ movwcs r0, #1333 @ 0x535 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x21fb80 │ │ │ │ + bl 0x21fc0c │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123ae9c │ │ │ │ + b 0x123af28 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ldmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd0a9c │ │ │ │ + streq pc, [pc], #-4 @ 0xd0b28 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fdfc89 │ │ │ │ - @ instruction: 0xf404bfd7 │ │ │ │ + @ instruction: 0xf7fdfc87 │ │ │ │ + @ instruction: 0xf404bfd5 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vand q12, , │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf0140535 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -fp, ror #5 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa220a │ │ │ │ - bls 0x35098c │ │ │ │ - blls 0x23aef4 │ │ │ │ - bl 0x2223a0 │ │ │ │ + bls 0x350a28 │ │ │ │ + blls 0x23af80 │ │ │ │ + bl 0x22242c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2610 │ │ │ │ - @ instruction: 0xf7fdf827 │ │ │ │ - @ instruction: 0x2180bfb5 │ │ │ │ + @ instruction: 0xf7fdf825 │ │ │ │ + @ instruction: 0x2180bfb3 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ strbhi pc, [sl], #-65 @ 0xffffffbf @ │ │ │ │ svcne 0x0078f5b2 │ │ │ │ ldrbhi pc, [r4, #-2] @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ @@ -197105,1429 +197138,1429 @@ │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ tsteq r2, r4, lsl #20 │ │ │ │ @ instruction: 0xf0034281 │ │ │ │ @ instruction: 0xf5b1801f │ │ │ │ @ instruction: 0xf0031f48 │ │ │ │ addsmi r8, r1, #9 │ │ │ │ msrhi SPSR_fsc, #2 │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x350908 │ │ │ │ + bls 0x3509a4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x222424 │ │ │ │ + bl 0x2224b0 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2760 │ │ │ │ - @ instruction: 0xf7fdffe5 │ │ │ │ - @ instruction: 0xf404bf73 │ │ │ │ + @ instruction: 0xf7fdffe3 │ │ │ │ + @ instruction: 0xf404bf71 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vhadd.s8 d24, d17, d0 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf0140535 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ @ instruction: 0x4621823f │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa220a │ │ │ │ - bls 0x3508c4 │ │ │ │ - blls 0x23afbc │ │ │ │ - bl 0x222468 │ │ │ │ + bls 0x350960 │ │ │ │ + blls 0x23b048 │ │ │ │ + bl 0x2224f4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2710 │ │ │ │ - @ instruction: 0xf7fdffc3 │ │ │ │ - rsceq fp, r5, r1, asr pc │ │ │ │ + @ instruction: 0xf7fdffc1 │ │ │ │ + rsceq fp, r5, pc, asr #30 │ │ │ │ strbhi pc, [r2, #-257]! @ 0xfffffeff @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - b 0x1d1884 │ │ │ │ + b 0x1d1910 │ │ │ │ @ instruction: 0x43a30203 │ │ │ │ - ldrhi pc, [pc], #-2 @ 0xd0bcc │ │ │ │ + ldrhi pc, [pc], #-2 @ 0xd0c58 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ cmpphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmdbeq r3!, {r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff48ec12 │ │ │ │ - svclt 0x001cf7fd │ │ │ │ + blx 0xff40ec9e │ │ │ │ + svclt 0x001af7fd │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ rsbshi pc, r5, r2 │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x231450 │ │ │ │ + bl 0x2314dc │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2528 @ 0x9e0 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe90ec6e │ │ │ │ - mcrlt 7, 7, pc, cr14, cr13, {7} @ │ │ │ │ + blx 0xfe88ecfa │ │ │ │ + mcrlt 7, 7, pc, cr12, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ea8 │ │ │ │ - @ instruction: 0xf7fdff49 │ │ │ │ - @ instruction: 0x4621bed7 │ │ │ │ + @ instruction: 0xf7fdff47 │ │ │ │ + @ instruction: 0x4621bed5 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 5, pc, cr12, cr10, {7} │ │ │ │ + mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b0e0 │ │ │ │ + bl 0x17b16c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 4, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - @ instruction: 0xff32f7fc │ │ │ │ - mcrlt 7, 6, pc, cr0, cr13, {7} @ │ │ │ │ + @ instruction: 0xff30f7fc │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e38 │ │ │ │ - @ instruction: 0xf7fdff1b │ │ │ │ - strtmi fp, [r1], -r9, lsr #29 │ │ │ │ + @ instruction: 0xf7fdff19 │ │ │ │ + strtmi fp, [r1], -r7, lsr #29 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 4, pc, cr14, cr10, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr2, cr10, {7} │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b13c │ │ │ │ + bl 0x17b1c8 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 4, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xff04f7fc │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr2, cr13, {7} │ │ │ │ + @ instruction: 0xff02f7fc │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr0, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - ldcvs 14, cr15, [r1, #-324]! @ 0xfffffebc │ │ │ │ + ldcvs 14, cr15, [r1, #-332]! @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf8d19809 │ │ │ │ vst4.32 {d3-d6}, [r3 :64], r8 │ │ │ │ @ instruction: 0xf4146270 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - bcs 0xf1ebc │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr13, cr13, {1} │ │ │ │ + bcs 0xf1f48 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr11, cr13, {1} │ │ │ │ @ instruction: 0xf412684a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - @ instruction: 0xf241ae78 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x151644 │ │ │ │ + @ instruction: 0xf241ae76 │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x1516d0 │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ee8 │ │ │ │ - @ instruction: 0xf7fdfedd │ │ │ │ - strtmi fp, [r1], -fp, ror #28 │ │ │ │ + @ instruction: 0xf7fdfedb │ │ │ │ + strtmi fp, [r1], -r9, ror #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 1, pc, cr10, cr10, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr12, cr10, {7} @ │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr15, cr13, {3} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr13, cr13, {3} │ │ │ │ @ instruction: 0x46306d32 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr7, cr13, {1} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr5, cr13, {1} │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - stcls 14, cr10, [r9], {82} @ 0x52 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stcls 14, cr10, [r9], {80} @ 0x50 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x17b1d8 │ │ │ │ + bl 0x17b264 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2ed8 │ │ │ │ - @ instruction: 0xf7fdfeb7 │ │ │ │ - strtmi fp, [r1], -r5, asr #28 │ │ │ │ + @ instruction: 0xf7fdfeb5 │ │ │ │ + strtmi fp, [r1], -r3, asr #28 │ │ │ │ strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - stmdals r9, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e08 │ │ │ │ - @ instruction: 0xf7fdfea1 │ │ │ │ - strtmi fp, [r1], -pc, lsr #28 │ │ │ │ + @ instruction: 0xf7fdfe9f │ │ │ │ + strtmi fp, [r1], -sp, lsr #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 0, pc, cr4, cr10, {7} │ │ │ │ + mrc2 7, 0, pc, cr8, cr10, {7} │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b230 │ │ │ │ + bl 0x17b2bc │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 0, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - mcr2 7, 4, pc, cr10, cr12, {7} @ │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr8, cr13, {7} │ │ │ │ + mcr2 7, 4, pc, cr8, cr12, {7} @ │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr6, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2eb8 │ │ │ │ - @ instruction: 0xf7fdfe73 │ │ │ │ - strtmi fp, [r1], -r1, lsl #28 │ │ │ │ + @ instruction: 0xf7fdfe71 │ │ │ │ + @ instruction: 0x4621bdff │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ stmdals r9, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0x3098f8d1 │ │ │ │ rsbsvs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ tstphi sp, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - stmdavs sl, {r2, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdavs sl, {r1, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - stclge 4, cr15, [r7, #244]! @ 0xf4 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stclge 4, cr15, [r5, #244]! @ 0xf4 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcrcs 8, 3, pc, cr8, cr2, {6} @ │ │ │ │ - mcr2 7, 2, pc, cr12, cr12, {7} @ │ │ │ │ - ldcllt 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ + mcr2 7, 2, pc, cr10, cr12, {7} @ │ │ │ │ + ldcllt 7, cr15, [r8, #1012] @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x3505b0 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + bls 0x35064c │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orrsne pc, r9, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ mrccs 8, 2, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - mrc2 7, 1, pc, cr2, cr12, {7} │ │ │ │ - stcllt 7, cr15, [r0, #1012] @ 0x3f4 │ │ │ │ + mrc2 7, 1, pc, cr0, cr12, {7} │ │ │ │ + ldclt 7, cr15, [lr, #1012]! @ 0x3f4 │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3.8 {d24,d26,d28}, [pc :256], r0 │ │ │ │ vmvn.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strhi pc, [sl, #-1] │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - strtmi sl, [r1], -sl, lsr #27 │ │ │ │ + strtmi sl, [r1], -r8, lsr #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf57d02e3 │ │ │ │ - ldcvs 13, cr10, [r3, #-640]! @ 0xfffffd80 │ │ │ │ + ldcvs 13, cr10, [r3, #-632]! @ 0xfffffd88 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r3, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldcge 4, cr15, [r3, #244] @ 0xf4 │ │ │ │ + ldcge 4, cr15, [r1, #244] @ 0xf4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmov.i32 q10, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7fc020c │ │ │ │ - @ instruction: 0xf7fdf8d7 │ │ │ │ - @ instruction: 0xf5b5bd89 │ │ │ │ + @ instruction: 0xf7fdf8d5 │ │ │ │ + @ instruction: 0xf5b5bd87 │ │ │ │ @ instruction: 0xf47d6f50 │ │ │ │ - strtmi sl, [r1], -r4, lsl #27 │ │ │ │ + strtmi sl, [r1], -r2, lsl #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r6, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf4146d31 │ │ │ │ stmdals r9, {r8, r9, ip} │ │ │ │ @ instruction: 0x2098f8d1 │ │ │ │ rsbsvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ strbhi pc, [r7, #65] @ 0x41 @ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - stmdavs sl, {r4, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdavs sl, {r1, r2, r3, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - stclge 4, cr15, [fp, #-244]! @ 0xffffff0c │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stclge 4, cr15, [r9, #-244]! @ 0xffffff0c │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stclcs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - ldc2l 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ - ldcllt 7, cr15, [lr, #-1012] @ 0xfffffc0c │ │ │ │ + stc2l 7, cr15, [lr, #1008] @ 0x3f0 │ │ │ │ + ldcllt 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429d │ │ │ │ - @ instruction: 0x4621ad56 │ │ │ │ + @ instruction: 0x4621ad54 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b3e0 │ │ │ │ + bl 0x17b46c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ - ldc2 7, cr15, [r2, #1008]! @ 0x3f0 │ │ │ │ - stcllt 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ + ldclt 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ cmppvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429d │ │ │ │ - @ instruction: 0x4621ad38 │ │ │ │ + @ instruction: 0x4621ad36 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf57d02a7 │ │ │ │ - ldcvs 13, cr10, [r3, #-184]! @ 0xffffff48 │ │ │ │ + ldcvs 13, cr10, [r3, #-176]! @ 0xffffff50 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r1, r2, r5, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r2, r5, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stcge 4, cr15, [r1, #-244]! @ 0xffffff0c │ │ │ │ + ldcge 4, cr15, [pc, #-244] @ 0xd0fac │ │ │ │ @ instruction: 0xf2419c09 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b43c │ │ │ │ + bl 0x17b4c8 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2df8 │ │ │ │ - @ instruction: 0xf7fdfd85 │ │ │ │ - @ instruction: 0x4621bd13 │ │ │ │ + @ instruction: 0xf7fdfd83 │ │ │ │ + @ instruction: 0x4621bd11 │ │ │ │ strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - stmdals r9, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cb8 │ │ │ │ - @ instruction: 0xf7fdfd6f │ │ │ │ - @ instruction: 0x4621bcfd │ │ │ │ + @ instruction: 0xf7fdfd6d │ │ │ │ + @ instruction: 0x4621bcfb │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b494 │ │ │ │ + bl 0x17b520 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - ldc2l 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ - stcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ + ldc2l 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ + stcllt 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2de8 │ │ │ │ - @ instruction: 0xf7fdfd41 │ │ │ │ - strtmi fp, [r1], -pc, asr #25 │ │ │ │ + @ instruction: 0xf7fdfd3f │ │ │ │ + strtmi fp, [r1], -sp, asr #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b4f0 │ │ │ │ + bl 0x17b57c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - stc2 7, cr15, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ - ldclt 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ + stc2 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ + ldclt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa330a │ │ │ │ - bls 0x35036c │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + bls 0x350408 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x43adf649 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ ldccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ - ldc2 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ - ldclt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ + stc2 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ + ldclt 7, cr15, [ip], {253} @ 0xfd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d78 │ │ │ │ - @ instruction: 0xf7fdfcf9 │ │ │ │ - strtmi fp, [r1], -r7, lsl #25 │ │ │ │ + @ instruction: 0xf7fdfcf7 │ │ │ │ + strtmi fp, [r1], -r5, lsl #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b580 │ │ │ │ + bl 0x17b60c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - stc2l 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ - ldcllt 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ + stc2l 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ + stcllt 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cd8 │ │ │ │ - @ instruction: 0xf7fdfccb │ │ │ │ - @ instruction: 0x4621bc59 │ │ │ │ + @ instruction: 0xf7fdfcc9 │ │ │ │ + @ instruction: 0x4621bc57 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe40f19e │ │ │ │ + blx 0xfe48f22a │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b5dc │ │ │ │ + bl 0x17b668 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - ldc2 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ - mcrrlt 7, 15, pc, r2, cr13 @ │ │ │ │ + ldc2 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ + mcrrlt 7, 15, pc, r0, cr13 @ │ │ │ │ svceq 0x00d8f5b3 │ │ │ │ ldrthi pc, [sp], #1 @ │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00c4f5b3 │ │ │ │ cmpphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ strhi pc, [r4, #1] │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ - @ instruction: 0xf986f7fa │ │ │ │ + @ instruction: 0xf980f7fa │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r5], #-244 @ 0xffffff0c │ │ │ │ + stcge 4, cr15, [r3], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - bls 0x3bc298 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + bls 0x3bc31c │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b7648 │ │ │ │ + bl 0x1b76d4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x35c3ec │ │ │ │ + blls 0x35c478 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - ldcge 7, cr15, [r1], {61} @ 0x3d │ │ │ │ + stcge 7, cr15, [pc], {61} @ 0x3d │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - stmdbge r6, {r1, r2, r3, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf908f7fb │ │ │ │ - stclt 7, cr15, [sl], {253} @ 0xfd │ │ │ │ + stmdbge r6, {r2, r3, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf906f7fb │ │ │ │ + stclt 7, cr15, [r8], {253} @ 0xfd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ce8 │ │ │ │ - @ instruction: 0xf7fdfc65 │ │ │ │ - @ instruction: 0xf44fbbf3 │ │ │ │ + @ instruction: 0xf7fdfc63 │ │ │ │ + @ instruction: 0xf44fbbf1 │ │ │ │ vqdmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ ldrbhi pc, [ip, -r1] @ │ │ │ │ ldrthi pc, [sp], #513 @ 0x201 @ │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vst1.64 {d24-d26}, [pc :128], r7 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ - blge 0xff7ce494 │ │ │ │ + blge 0xff74e520 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ stmdbge r6, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdfb33 │ │ │ │ - strtmi fp, [r1], -pc, asr #23 │ │ │ │ + @ instruction: 0xf7fdfb31 │ │ │ │ + strtmi fp, [r1], -sp, asr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfee0f2b2 │ │ │ │ + blx 0xfef0f33e │ │ │ │ vpmax.s8 d25, d1, d9 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a2b98 │ │ │ │ + bl 0x1a2c24 │ │ │ │ @ instruction: 0xf6490282 │ │ │ │ vorr.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fc2d08 │ │ │ │ - @ instruction: 0xf7fdfc27 │ │ │ │ - @ instruction: 0x4621bbb5 │ │ │ │ + @ instruction: 0xf7fdfc25 │ │ │ │ + @ instruction: 0x4621bbb3 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe78f2e6 │ │ │ │ + blx 0xfe88f372 │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b724 │ │ │ │ + bl 0x17b7b0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - ldc2 7, cr15, [r0], {252} @ 0xfc │ │ │ │ - bllt 0xfe88f310 │ │ │ │ + stc2 7, cr15, [lr], {252} @ 0xfc │ │ │ │ + bllt 0xfe80f39c │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vmax.s8 d8, d17, d12 │ │ │ │ vst3. {d24,d26,d28}, [pc :256], r3 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrhi pc, [r7, -r1] │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - strtmi sl, [r1], -r6, lsl #23 │ │ │ │ + strtmi sl, [r1], -r4, lsl #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ stc2l 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff88f350 │ │ │ │ - bllt 0x1f8f358 │ │ │ │ + blx 0xff80f3dc │ │ │ │ + bllt 0x1f0f3e4 │ │ │ │ svcpl 0x0082f1b3 │ │ │ │ - blge 0x1e4e560 │ │ │ │ + blge 0x1dce5ec │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - blge 0x1cce56c │ │ │ │ + blge 0x1c4e5f8 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b5bb0 │ │ │ │ + bl 0x1b5c3c │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, fp, #64, 4 │ │ │ │ strls sl, [r7, #-2310] @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ vsra.u64 q9, q0, #60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3408 │ │ │ │ - @ instruction: 0xf7fdfb15 │ │ │ │ - movwcs fp, #6989 @ 0x1b4d │ │ │ │ + @ instruction: 0xf7fdfb13 │ │ │ │ + movwcs fp, #6987 @ 0x1b4b │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xe1454 │ │ │ │ - strbhi pc, [pc, #-1]! @ 0xd13cb @ │ │ │ │ + blcs 0xe14e0 │ │ │ │ + strbhi pc, [pc, #-1]! @ 0xd1457 @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0x114e5c8 │ │ │ │ + blge 0x10ce654 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf940f7fc │ │ │ │ - bllt 0xe8f3e0 │ │ │ │ + @ instruction: 0xf93ef7fc │ │ │ │ + bllt 0xe0f46c │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0xf5b384ff │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - strtmi sl, [r1], -sl, lsr #22 │ │ │ │ + strtmi sl, [r1], -r8, lsr #22 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xffb8f3fa │ │ │ │ + blx 0xffb8f486 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf94cf7fc │ │ │ │ - bllt 0x88f410 │ │ │ │ + @ instruction: 0xf94af7fc │ │ │ │ + bllt 0x80f49c │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1d1c64 │ │ │ │ + b 0x1d1cf0 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #45613056 @ 0x2b80000 │ │ │ │ ldrhi pc, [lr, r1] │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ strtmi r8, [r1], -ip, lsl #15 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x178f432 │ │ │ │ + blx 0x178f4be │ │ │ │ @ instruction: 0xf57d0321 │ │ │ │ - stmdbge r6, {r2, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdff85 │ │ │ │ - movwcs fp, #6911 @ 0x1aff │ │ │ │ + @ instruction: 0xf7fdff83 │ │ │ │ + movwcs fp, #6909 @ 0x1afd │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xe14f0 │ │ │ │ + blcs 0xe157c │ │ │ │ ldrbhi pc, [r7], #1 @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0xffdce664 │ │ │ │ + bge 0xffd4e6f0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdf8cd │ │ │ │ - andcs fp, r1, #946176 @ 0xe7000 │ │ │ │ + @ instruction: 0xf7fdf8cb │ │ │ │ + andcs fp, r1, #937984 @ 0xe5000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ bicshi pc, sp, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xf1bd8 │ │ │ │ + blcs 0xf1c64 │ │ │ │ mvnhi pc, r2 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ msreq CPSR_s, #35840 @ 0x8c00 │ │ │ │ - bge 0xff44eab0 │ │ │ │ + bge 0xff3ceb3c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf84ef7fc │ │ │ │ - blt 0xff30f4bc │ │ │ │ + @ instruction: 0xf84cf7fc │ │ │ │ + blt 0xff28f548 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1d1d10 │ │ │ │ + b 0x1d1d9c │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #32, 14 @ 0x800000 │ │ │ │ ldrhi pc, [r0, -r1] │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ strtmi r8, [r1], -sp, lsr #32 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x20f4de │ │ │ │ + blx 0x20f56a │ │ │ │ @ instruction: 0xf57d0324 │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdfeef │ │ │ │ - andcs fp, r1, #692224 @ 0xa9000 │ │ │ │ + @ instruction: 0xf7fdfeed │ │ │ │ + andcs fp, r1, #684032 @ 0xa7000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ cmnphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xf1aa4 │ │ │ │ + blcs 0xf1b30 │ │ │ │ ldrthi pc, [r3], r1 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ msreq CPSR_c, #937984 @ 0xe5000 │ │ │ │ - bge 0xfe4ceb2c │ │ │ │ + bge 0xfe44ebb8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf850f7fc │ │ │ │ - blt 0xfe38f538 │ │ │ │ + @ instruction: 0xf84ef7fc │ │ │ │ + blt 0xfe30f5c4 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1d1d8c │ │ │ │ + b 0x1d1e18 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ addsmi r8, r3, #32 │ │ │ │ andshi pc, r0, r2 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0x462187fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff28f558 │ │ │ │ + blx 0xff28f5e4 │ │ │ │ @ instruction: 0xf57d0327 │ │ │ │ - stmdbge r6, {r4, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdffb1 │ │ │ │ - andcs fp, r1, #438272 @ 0x6b000 │ │ │ │ + @ instruction: 0xf7fdffaf │ │ │ │ + andcs fp, r1, #430080 @ 0x69000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ rsbhi pc, r1, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xf16e0 │ │ │ │ + blcs 0xf176c │ │ │ │ adchi pc, r1, r2 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ msreq CPSR_xc, #684032 @ 0xa7000 │ │ │ │ - bge 0x154eba8 │ │ │ │ + bge 0x14cec34 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff12f7fb │ │ │ │ - blt 0x140f5b4 │ │ │ │ + @ instruction: 0xff10f7fb │ │ │ │ + blt 0x138f640 │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #41473 @ 0xa201 │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ vsubl.u8 , d4, d7 │ │ │ │ stmdbeq r1!, {r1, r6, r9, ip, sp} │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ andls r0, r6, #82 @ 0x52 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #35078 @ 0x8906 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r1, #45888 @ 0xb340 │ │ │ │ - @ instruction: 0xf9ecf7fc │ │ │ │ + @ instruction: 0xf9eaf7fc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdacb6 │ │ │ │ - vmlsl.u8 , d20, d12 │ │ │ │ + @ instruction: 0xf7fdacb4 │ │ │ │ + vmlsl.u8 , d20, d10 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ vcgt.s8 d25, d1, d10 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ - bl 0x192b00 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ + bl 0x192b8c │ │ │ │ andls r0, r7, #134217729 @ 0x8000001 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - bl 0x213abc │ │ │ │ + bl 0x213b48 │ │ │ │ @ instruction: 0xf0010383 │ │ │ │ subseq r0, r2, r8, lsl #2 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ ldrsbcs pc, [r0, #131] @ 0x83 @ │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdacs r0, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r3], {62} @ 0x3e │ │ │ │ - blt 0x194f660 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r1], {62} @ 0x3e │ │ │ │ + blt 0x18cf6ec │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1010622 │ │ │ │ @ instruction: 0xf5b384c9 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ smlaleq r8, r7, pc, r2 @ │ │ │ │ - stmibge r9!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r7!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x30f8c0 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + bls 0x30f94c │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9ecf7fb │ │ │ │ - ldmiblt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9eaf7fb │ │ │ │ + ldmiblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ adchi pc, sp, r2 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf4148034 │ │ │ │ @ instruction: 0xf0415580 │ │ │ │ strtmi r8, [r1], -fp, asr #32 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9aef7fa │ │ │ │ + @ instruction: 0xf9b2f7fa │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x462b0235 │ │ │ │ - bl 0x17bafc │ │ │ │ + bl 0x17bb88 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldmcs r0!, {r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xa0f6e0 │ │ │ │ - ldmiblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x98f76c │ │ │ │ + ldmiblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43d42a9 │ │ │ │ - addmi sl, r1, #172, 18 @ 0x2b0000 │ │ │ │ - stmibge r9!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + addmi sl, r1, #2785280 @ 0x2a8000 │ │ │ │ + stmibge r7!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc28d0 │ │ │ │ - @ instruction: 0xf7fdfa0d │ │ │ │ - @ instruction: 0xf3c4b99b │ │ │ │ + @ instruction: 0xf7fdfa0b │ │ │ │ + @ instruction: 0xf3c4b999 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ vcgt.s8 d25, d1, d10 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ - bl 0x192c0c │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ + bl 0x192c98 │ │ │ │ andls r0, r7, #134217729 @ 0x8000001 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - bl 0x213bc8 │ │ │ │ + bl 0x213c54 │ │ │ │ @ instruction: 0xf0010383 │ │ │ │ subseq r0, r2, r8, lsl #2 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ - blcs 0xfe90faa0 │ │ │ │ + blcs 0xfe90fb2c │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x44e868 │ │ │ │ - ldmiblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x3ce8f4 │ │ │ │ + ldmiblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmdbge r7!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - vmul.f q13, q2, d2[4] │ │ │ │ + vmul.f q13, q2, d0[4] │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ - b 0x1492074 │ │ │ │ - bl 0x164af4 │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + b 0x1492100 │ │ │ │ + bl 0x164b80 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00e8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d28cc │ │ │ │ + b 0x13d2958 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ @ instruction: 0xf8cd930b │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x160f7c4 │ │ │ │ - ldmdblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x158f850 │ │ │ │ + ldmdblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r3!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - strls sl, [r9, #-2352] @ 0xfffff6d0 │ │ │ │ + strls sl, [r9, #-2350] @ 0xfffff6d2 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x98f828 │ │ │ │ - stmdblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x90f8b4 │ │ │ │ + stmdblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmdbge r3, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r1, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - strls sl, [r9, #-2302] @ 0xfffff702 │ │ │ │ + strls sl, [r9, #-2300] @ 0xfffff704 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - sbcsvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + andeq pc, ip, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r6, {r6, r7, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - @ instruction: 0xf9f0f7fb │ │ │ │ - ldmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9eef7fb │ │ │ │ + ldmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcpl 0x0084f5b3 │ │ │ │ - ldmge r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r3, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ adchi pc, r5, r2 │ │ │ │ @ instruction: 0xf57d00e3 │ │ │ │ - strtmi sl, [r1], -ip, asr #17 │ │ │ │ + strtmi sl, [r1], -sl, asr #17 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xff6ef7f9 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a319c │ │ │ │ + bl 0x1a3228 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb2960 │ │ │ │ - @ instruction: 0xf7fdf8cf │ │ │ │ - @ instruction: 0xf3c4b8b7 │ │ │ │ + @ instruction: 0xf7fdf8cd │ │ │ │ + @ instruction: 0xf3c4b8b5 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ - b 0x14921cc │ │ │ │ - bl 0x164c4c │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + b 0x1492258 │ │ │ │ + bl 0x164cd8 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0038f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #45833 @ 0xb309 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fdf9a7 │ │ │ │ - stcleq 8, cr11, [r5], #580 @ 0x244 │ │ │ │ + @ instruction: 0xf7fdf9a5 │ │ │ │ + stcleq 8, cr11, [r5], #572 @ 0x23c │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ andeq pc, r8, #2 │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0x432a0542 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fdfa11 │ │ │ │ - stcleq 8, cr11, [r5], #460 @ 0x1cc │ │ │ │ + @ instruction: 0xf7fdfa0f │ │ │ │ + stcleq 8, cr11, [r5], #452 @ 0x1c4 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ - b 0x1212da0 │ │ │ │ + b 0x1212e2c │ │ │ │ @ instruction: 0xf002050c │ │ │ │ strls r0, [r6, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ movwls sl, #47366 @ 0xb906 │ │ │ │ andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fdf9f3 │ │ │ │ - ldcvs 8, cr11, [r3, #-340]! @ 0xfffffeac │ │ │ │ + @ instruction: 0xf7fdf9f1 │ │ │ │ + ldcvs 8, cr11, [r3, #-332]! @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r2, r3, r6, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r3, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage r7, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r5, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x1522ac │ │ │ │ - b 0x14923f0 │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x152338 │ │ │ │ + b 0x149247c │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0098f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2b04 │ │ │ │ + b 0x13d2b90 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fdf939 │ │ │ │ - strls fp, [r9, #-2083] @ 0xfffff7dd │ │ │ │ + @ instruction: 0xf7fdf937 │ │ │ │ + strls fp, [r9, #-2081] @ 0xfffff7df │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ stmib sp, {r3, r8, sl}^ │ │ │ │ @ instruction: 0xf8d2330a │ │ │ │ stmdbge r6, {r3, r7, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf6490442 │ │ │ │ vqdmlal.s , d0, d1[4] │ │ │ │ - b 0x13d266c │ │ │ │ + b 0x13d26f8 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf90f │ │ │ │ - strls fp, [r9, #-4089] @ 0xfffff007 │ │ │ │ + @ instruction: 0xf7fcf90d │ │ │ │ + strls fp, [r9, #-4087] @ 0xfffff009 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2ba4 │ │ │ │ + b 0x13d2c30 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf8e9 │ │ │ │ - @ instruction: 0xf414bfd3 │ │ │ │ + @ instruction: 0xf7fcf8e7 │ │ │ │ + @ instruction: 0xf414bfd1 │ │ │ │ @ instruction: 0xf47c2340 │ │ │ │ - stmiaeq r2!, {r1, r2, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmiaeq r2!, {r2, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ strcc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ tstmi r4, #1107296256 @ 0x42000000 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vrshl.s8 d16, d8, d9 │ │ │ │ vrsra.s64 q10, , #64 │ │ │ │ - vcgt.s8 d16, d10, d6 │ │ │ │ - vmlal.s , d16, d1[7] │ │ │ │ - b 0x1212320 │ │ │ │ + @ instruction: 0xf64a0306 │ │ │ │ + vmlal.s q8, d0, d1[7] │ │ │ │ + b 0x12123ac │ │ │ │ strls r0, [r7], #-1292 @ 0xfffffaf4 │ │ │ │ @ instruction: 0xf7fb9506 │ │ │ │ - @ instruction: 0xf7fcf8c3 │ │ │ │ - ldcvs 15, cr11, [r3, #-692]! @ 0xfffffd4c │ │ │ │ + @ instruction: 0xf7fcf8c1 │ │ │ │ + ldcvs 15, cr11, [r3, #-684]! @ 0xfffffd54 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r2, r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x009ff43c │ │ │ │ + svcge 0x009df43c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x1523fc │ │ │ │ - b 0x1492540 │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x152488 │ │ │ │ + b 0x14925cc │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00d8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2c54 │ │ │ │ + b 0x13d2ce0 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf891 │ │ │ │ - ldcvs 15, cr11, [r3, #-492]! @ 0xfffffe14 │ │ │ │ + @ instruction: 0xf7fcf88f │ │ │ │ + ldcvs 15, cr11, [r3, #-484]! @ 0xfffffe1c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r1, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x006df43c │ │ │ │ + svcge 0x006bf43c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x152460 │ │ │ │ - b 0x14925a4 │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x1524ec │ │ │ │ + b 0x1492630 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00c8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2cb8 │ │ │ │ + b 0x13d2d44 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf85f │ │ │ │ - strls fp, [r9, #-3913] @ 0xfffff0b7 │ │ │ │ + @ instruction: 0xf7fcf85d │ │ │ │ + strls fp, [r9, #-3911] @ 0xfffff0b9 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ stmiaeq r2!, {r1, r6, sl, fp, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ movwcs r0, #1346 @ 0x542 │ │ │ │ stmdbge r6, {r1, r3, r5, r8, r9, lr} │ │ │ │ ldrtmi r9, [r0], -r7, lsl #4 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r8], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xf8caf7fb │ │ │ │ - svclt 0x002cf7fc │ │ │ │ + @ instruction: 0xf8c8f7fb │ │ │ │ + svclt 0x002af7fc │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x1212434 │ │ │ │ + b 0x12124c0 │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ stmdbge r6, {r0, r1, r2, r9, ip, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ strls r4, [r8], #-1153 @ 0xfffffb7f │ │ │ │ - @ instruction: 0xf8acf7fb │ │ │ │ - svclt 0x000ef7fc │ │ │ │ + @ instruction: 0xf8aaf7fb │ │ │ │ + svclt 0x000cf7fc │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x1212470 │ │ │ │ + b 0x12124fc │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ andcs r4, r4, #48, 12 @ 0x3000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fcf88f │ │ │ │ - ldcvs 14, cr11, [r3, #-964]! @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7fcf88d │ │ │ │ + ldcvs 14, cr11, [r3, #-956]! @ 0xfffffc44 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r3, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mcrge 4, 7, pc, cr3, cr12, {1} @ │ │ │ │ + mcrge 4, 7, pc, cr1, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ - vrshl.s8 d20, d1, d18 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ - bl 0x152574 │ │ │ │ - b 0x14926b8 │ │ │ │ + @ instruction: 0xf6424581 │ │ │ │ + vsubl.s8 q8, d0, d12 │ │ │ │ + bl 0x152600 │ │ │ │ + b 0x1492744 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldclcs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2dcc │ │ │ │ + b 0x13d2e58 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcffd5 │ │ │ │ - ldcvs 14, cr11, [r3, #-764]! @ 0xfffffd04 │ │ │ │ + @ instruction: 0xf7fcffd3 │ │ │ │ + ldcvs 14, cr11, [r3, #-756]! @ 0xfffffd0c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r1, r2, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r2, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr1, cr12, {1} │ │ │ │ + mcrge 4, 5, pc, cr15, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ - vrshl.s8 d20, d1, d18 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ - bl 0x1525d8 │ │ │ │ - b 0x149271c │ │ │ │ + @ instruction: 0xf6424581 │ │ │ │ + vsubl.s8 q8, d0, d12 │ │ │ │ + bl 0x152664 │ │ │ │ + b 0x14927a8 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ stclcs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2e30 │ │ │ │ + b 0x13d2ebc │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcffa3 │ │ │ │ - strls fp, [r9, #-3725] @ 0xfffff173 │ │ │ │ + @ instruction: 0xf7fcffa1 │ │ │ │ + strls fp, [r9, #-3723] @ 0xfffff175 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ stmiaeq r2!, {r1, r6, sl, fp, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ movwcs r0, #1346 @ 0x542 │ │ │ │ stmib sp, {r1, r3, r5, r8, r9, lr}^ │ │ │ │ andls r3, r7, #671088640 @ 0x28000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fcf80d │ │ │ │ - strtmi fp, [r1], -pc, ror #28 │ │ │ │ + @ instruction: 0xf7fcf80b │ │ │ │ + strtmi fp, [r1], -sp, ror #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ - blcs 0x16dc58 │ │ │ │ + stc2l 7, cr15, [sl, #996] @ 0x3e4 │ │ │ │ + blcs 0x16dce4 │ │ │ │ eorhi pc, r0, r2, lsl #6 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf042832c │ │ │ │ @ instruction: 0xf640801f │ │ │ │ - vrshr.s64 d18, d9, #64 │ │ │ │ + vmov.i32 d19, #2304 @ 0x00000900 │ │ │ │ stmdbge r6, {r2, r3, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr15, cr12, {3} │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr13, cr12, {3} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdals r9, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28a0 │ │ │ │ - @ instruction: 0xf7fcfeaf │ │ │ │ - ldcvs 14, cr11, [r3, #-244]! @ 0xffffff0c │ │ │ │ + @ instruction: 0xf7fcfead │ │ │ │ + ldcvs 14, cr11, [r3, #-236]! @ 0xffffff14 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r2, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mcrge 4, 1, pc, cr15, cr12, {1} @ │ │ │ │ + mcrge 4, 1, pc, cr13, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ - vrshl.s8 d20, d1, d18 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ - bl 0x1526dc │ │ │ │ - b 0x1492820 │ │ │ │ + @ instruction: 0xf6424581 │ │ │ │ + vsubl.s8 q8, d0, d12 │ │ │ │ + bl 0x152768 │ │ │ │ + b 0x14928ac │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldclcs 8, cr15, [r0], {82} @ 0x52 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2f34 │ │ │ │ + b 0x13d2fc0 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcff21 │ │ │ │ - vmull.p8 , d4, d11 │ │ │ │ + @ instruction: 0xf7fcff1f │ │ │ │ + vmull.p8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ - b 0x1492724 │ │ │ │ - bl 0x1651a4 │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + b 0x14927b0 │ │ │ │ + bl 0x165230 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0068f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #45833 @ 0xb309 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcfefb │ │ │ │ - strls fp, [r9, #-3557] @ 0xfffff21b │ │ │ │ + @ instruction: 0xf7fcfef9 │ │ │ │ + strls fp, [r9, #-3555] @ 0xfffff21d │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r5, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2fcc │ │ │ │ + b 0x13d3058 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcfed5 │ │ │ │ - strls fp, [r9, #-3519] @ 0xfffff241 │ │ │ │ + @ instruction: 0xf7fcfed3 │ │ │ │ + strls fp, [r9, #-3517] @ 0xfffff243 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d3018 │ │ │ │ + b 0x13d30a4 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcfeaf │ │ │ │ - stmiaeq r3!, {r0, r3, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfead │ │ │ │ + stmiaeq r3!, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ vsubl.u8 q8, d4, d2 │ │ │ │ @ instruction: 0xf0030142 │ │ │ │ eormi r0, r2, r8, lsl #6 │ │ │ │ @ instruction: 0xf5b2430b │ │ │ │ @ instruction: 0xf3c43f00 │ │ │ │ @ instruction: 0xf0013103 │ │ │ │ vrshl.s8 q4, , │ │ │ │ - bcs 0xf23f0 │ │ │ │ + bcs 0xf247c │ │ │ │ ldrhi pc, [r0, #1] │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - @ instruction: 0xf856f7fc │ │ │ │ + @ instruction: 0xf854f7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fca9ae │ │ │ │ - @ instruction: 0xf8d1bdde │ │ │ │ + @ instruction: 0xf7fca9ac │ │ │ │ + @ instruction: 0xf8d1bddc │ │ │ │ @ instruction: 0x46302a10 │ │ │ │ @ instruction: 0xf7fca906 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r5, #496] @ 0x1f0 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r3, #496] @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stclge 4, cr15, [r3, #-496]! @ 0xfffffe10 │ │ │ │ + stclge 4, cr15, [r1, #-496]! @ 0xfffffe10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ ldmib sp, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #402653184 @ 0x18000000 │ │ │ │ - ldclge 4, cr15, [r7, #-240] @ 0xffffff10 │ │ │ │ + ldclge 4, cr15, [r5, #-240] @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fd2302 │ │ │ │ - @ instruction: 0xf8d1b96e │ │ │ │ + @ instruction: 0xf8d1b96c │ │ │ │ @ instruction: 0x46302a70 │ │ │ │ @ instruction: 0xf7fca906 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r7, #496]! @ 0x1f0 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r5, #496]! @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stclge 4, cr15, [r5, #-496] @ 0xfffffe10 │ │ │ │ + stclge 4, cr15, [r3, #-496] @ 0xfffffe10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ ldmib sp, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #402653184 @ 0x18000000 │ │ │ │ - ldcge 4, cr15, [r9, #-240]! @ 0xffffff10 │ │ │ │ + ldcge 4, cr15, [r7, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ - bl 0x240974 │ │ │ │ + bl 0x240a00 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2640 @ 0xa50 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9d8f7fc │ │ │ │ - stclt 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf9d6f7fc │ │ │ │ + stclt 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x351448 │ │ │ │ + bls 0x3514e4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x2238e4 │ │ │ │ + bl 0x223970 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2720 │ │ │ │ - @ instruction: 0xf7fcfd85 │ │ │ │ - bl 0x241480 │ │ │ │ + @ instruction: 0xf7fcfd83 │ │ │ │ + bl 0x241504 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2080 @ 0x820 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9b4f7fc │ │ │ │ - stclt 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf9b2f7fc │ │ │ │ + stclt 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ ldmibcs r0!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - @ instruction: 0xf7fcf9a3 │ │ │ │ - @ instruction: 0x4621bcf1 │ │ │ │ + @ instruction: 0xf7fcf9a1 │ │ │ │ + strtmi fp, [r1], -pc, ror #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ + ldc2l 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2650f8d2 │ │ │ │ - ldc2l 7, cr15, [r0, #-1004] @ 0xfffffc14 │ │ │ │ - ldcllt 7, cr15, [lr], {252} @ 0xfc │ │ │ │ + stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ + ldcllt 7, cr15, [ip], {252} @ 0xfc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x3513b8 │ │ │ │ + bls 0x351454 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x223974 │ │ │ │ + bl 0x223a00 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2620 │ │ │ │ - @ instruction: 0xf7fcfd3d │ │ │ │ - vqdmulh.s , q10, d3[2] │ │ │ │ + @ instruction: 0xf7fcfd3b │ │ │ │ + vqdmulh.s , q10, d1[2] │ │ │ │ movwls r5, #45569 @ 0xb201 │ │ │ │ movwcs lr, #39373 @ 0x99cd │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x19456c │ │ │ │ + bl 0x1945f8 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ @ instruction: 0xf0054c42 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmiaeq r3!, {r3, r4, r5, r6, sl, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ vmls.f q8, q2, d2[0] │ │ │ │ @ instruction: 0x432b3403 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9e6f7fc │ │ │ │ - stclt 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0xf9e4f7fc │ │ │ │ + stclt 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x351348 │ │ │ │ + bls 0x3513e4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x2239e4 │ │ │ │ + bl 0x223a70 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb25f0 │ │ │ │ - @ instruction: 0xf7fcfd05 │ │ │ │ - @ instruction: 0x4621bc93 │ │ │ │ + @ instruction: 0xf7fcfd03 │ │ │ │ + @ instruction: 0x4621bc91 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r8], #-996 @ 0xfffffc1c │ │ │ │ + ldc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strbcs pc, [r0, #2258] @ 0x8d2 @ │ │ │ │ - ldc2l 7, cr15, [r2], #1004 @ 0x3ec │ │ │ │ - stclt 7, cr15, [r0], {252} @ 0xfc │ │ │ │ + ldc2l 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ + ldcllt 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbeq r5!, {r0, r1, r3, r8, sl, ip, pc} │ │ │ │ mcrrmi 3, 12, pc, r2, cr4 @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ @ instruction: 0xf8d3a906 │ │ │ │ @@ -198535,140 +198568,140 @@ │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ strls r4, [r6, #-1584] @ 0xfffff9d0 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3407 │ │ │ │ - @ instruction: 0xf7fcf99b │ │ │ │ - vmov.i32 , #52223 @ 0x0000cbff │ │ │ │ + @ instruction: 0xf7fcf999 │ │ │ │ + vmov.i32 , #51711 @ 0x0000c9ff │ │ │ │ vcgt.s8 d19, d1, d0 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ movwls r0, #42293 @ 0xa535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ subseq r3, fp, r2, asr #6 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage sp!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldclt 7, cr15, [pc], {252} @ 0xfc │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage fp!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldclt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x351264 │ │ │ │ + bls 0x351300 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x223ac8 │ │ │ │ + bl 0x223b54 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2680 │ │ │ │ - @ instruction: 0xf7fcfc93 │ │ │ │ - strtmi fp, [r1], -r1, lsr #24 │ │ │ │ + @ instruction: 0xf7fcfc91 │ │ │ │ + @ instruction: 0x4621bc1f │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93309 │ │ │ │ @ instruction: 0xf641fadf │ │ │ │ - vsubw.s8 q8, q0, d20 │ │ │ │ - bls 0x2d2f04 │ │ │ │ + vorr.i32 q8, #1024 @ 0x00000400 │ │ │ │ + bls 0x2d2f90 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - vfma.f32 q13, , q11 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vfma.f32 q13, , q10 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf7fe0535 │ │ │ │ @ instruction: 0xf404bbe0 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ strdeq r8, [r2], #75 @ 0x4b @ │ │ │ │ - blge 0xfffcf850 │ │ │ │ + blge 0xfff4f8dc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x310ce4 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + bls 0x310d70 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0x90272 │ │ │ │ - bllt 0xffa9027c │ │ │ │ + blx 0x102fe │ │ │ │ + bllt 0xffa10308 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ ldrthi pc, [r7], #-1 @ │ │ │ │ @ instruction: 0xf57c00e0 │ │ │ │ - @ instruction: 0x4621abdc │ │ │ │ + @ instruction: 0x4621abda │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x2090290 │ │ │ │ + blx 0x209031c │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3b7c │ │ │ │ + bl 0x1a3c08 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2900 │ │ │ │ - @ instruction: 0xf7fcfbdf │ │ │ │ - @ instruction: 0xf5b3bbc7 │ │ │ │ + @ instruction: 0xf7fcfbdd │ │ │ │ + @ instruction: 0xf5b3bbc5 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf1b386e1 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - @ instruction: 0x4621abbe │ │ │ │ + @ instruction: 0x4621abbc │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ stc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfed102dc │ │ │ │ - bllt 0xfed902e4 │ │ │ │ + blx 0xfec90368 │ │ │ │ + bllt 0xfed10370 │ │ │ │ svcvs 0x00e0f5b2 │ │ │ │ strbthi pc, [r6], r0 @ │ │ │ │ svcpl 0x0080f1b2 │ │ │ │ - blge 0xfeb4f4f4 │ │ │ │ + blge 0xfeacf580 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcfa9b │ │ │ │ - @ instruction: 0xf5b3bb9d │ │ │ │ + @ instruction: 0xf7fcfa99 │ │ │ │ + @ instruction: 0xf5b3bb9b │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b383d1 │ │ │ │ @ instruction: 0xf0001f48 │ │ │ │ @ instruction: 0x21808792 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001428b │ │ │ │ addsmi r8, r3, #255852544 @ 0xf400000 │ │ │ │ ldrhi pc, [pc, r0, asr #32] │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blx 0x1390334 │ │ │ │ + blx 0x13903c0 │ │ │ │ vqdmulh.s d25, d1, d8 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x223c20 │ │ │ │ + bl 0x223cac │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2870 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff8cf560 │ │ │ │ + stmdacs r0, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff84f5ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - blls 0x350d0c │ │ │ │ + blls 0x350d98 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf814f7fc │ │ │ │ - bllt 0x1990384 │ │ │ │ + @ instruction: 0xf812f7fc │ │ │ │ + bllt 0x1910410 │ │ │ │ svcne 0x0078f5b2 │ │ │ │ addhi pc, fp, #1 │ │ │ │ @ instruction: 0xf001428a │ │ │ │ @ instruction: 0xf5b281d8 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b285c7 │ │ │ │ @ instruction: 0xf0011f50 │ │ │ │ @@ -198678,106 +198711,106 @@ │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b385c1 │ │ │ │ @ instruction: 0xf0411f48 │ │ │ │ @ instruction: 0x462181d2 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - mrrc2 7, 15, pc, sl, cr9 @ │ │ │ │ + mrrc2 7, 15, pc, r8, cr9 @ │ │ │ │ vqdmulh.s d25, d1, d8 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ - bl 0x2138bc │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ + bl 0x213948 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1920 @ 0x780 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcrr2 7, 15, pc, r4, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, r2, cr10 @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0x4621ab98 │ │ │ │ + @ instruction: 0x4621ab96 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x5903f2 │ │ │ │ + blx 0x69047e │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2790f8d2 │ │ │ │ - blx 0xfe41040e │ │ │ │ - bllt 0x790414 │ │ │ │ + blx 0xfe39049a │ │ │ │ + bllt 0x7104a0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - vldmdbvs r3!, {s30-s216} │ │ │ │ + vldmdbvs r3!, {s30-s218} │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x4cf538 │ │ │ │ + blge 0x4cf5c4 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x33d074 │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + blls 0x33d100 │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xffaaf7fb │ │ │ │ + @ instruction: 0xffa8f7fb │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf7feab62 │ │ │ │ + @ instruction: 0xf7feab60 │ │ │ │ @ instruction: 0xf5b3bafc │ │ │ │ @ instruction: 0xf47c6fe0 │ │ │ │ - @ instruction: 0x4621aaf0 │ │ │ │ + strtmi sl, [r1], -lr, ror #21 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe59046a │ │ │ │ + blx 0xfe5904f6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9c2f7fb │ │ │ │ - blt 0xffa10480 │ │ │ │ + @ instruction: 0xf9c0f7fb │ │ │ │ + blt 0xff99050c │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ - bge 0xff8cf688 │ │ │ │ + bge 0xff84f714 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf9d1 │ │ │ │ - bcs 0x101000 │ │ │ │ - bge 0xff4cf5a8 │ │ │ │ + @ instruction: 0xf7fcf9cf │ │ │ │ + bcs 0x101084 │ │ │ │ + bge 0xff44f634 │ │ │ │ @ instruction: 0xf413684b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - vpmax.s8 q13, , q5 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x1931a0 │ │ │ │ + vpmax.s8 q13, , q4 │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x19322c │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ mrccs 8, 3, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - blx 0xc904ca │ │ │ │ - blt 0xff0104d0 │ │ │ │ + blx 0xc10556 │ │ │ │ + blt 0xfef9055c │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ - @ instruction: 0x4621aab4 │ │ │ │ + @ instruction: 0x4621aab2 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x16904e2 │ │ │ │ + blx 0x169056e │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x15104f0 │ │ │ │ - blt 0xfeb104f8 │ │ │ │ + blx 0x149057c │ │ │ │ + blt 0xfea90584 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1000622 │ │ │ │ @ instruction: 0xf5b387ee │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0x46218299 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8f2f7f9 │ │ │ │ + @ instruction: 0xf8f0f7f9 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3df8 │ │ │ │ + bl 0x1a3e84 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2b40 │ │ │ │ - @ instruction: 0xf7fcf97f │ │ │ │ - @ instruction: 0xf5b2ba89 │ │ │ │ + @ instruction: 0xf7fcf97d │ │ │ │ + @ instruction: 0xf5b2ba87 │ │ │ │ @ instruction: 0xf0011f78 │ │ │ │ addmi r8, sl, #20, 4 @ 0x40000001 │ │ │ │ addhi pc, lr, r1 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strthi pc, [r0], #1 │ │ │ │ svcne 0x0050f5b2 │ │ │ │ strhi pc, [fp], #1 │ │ │ │ @@ -198787,91 +198820,91 @@ │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ strhi pc, [fp, #-1] │ │ │ │ svcne 0x0048f5b3 │ │ │ │ addhi pc, r8, r1, asr #32 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f9950b │ │ │ │ - blls 0x311394 │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + blls 0x311418 │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ usatcs pc, #0, r3, asr #17 @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff0cf7a0 │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff04f82c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x350ea4 │ │ │ │ + bls 0x350f40 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x223e88 │ │ │ │ + bl 0x223f14 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb26f0 │ │ │ │ - @ instruction: 0xf7fcfab3 │ │ │ │ - strtmi fp, [r1], -r1, asr #20 │ │ │ │ + @ instruction: 0xf7fcfab1 │ │ │ │ + @ instruction: 0x4621ba3f │ │ │ │ @ instruction: 0xf7f8a806 │ │ │ │ - bls 0x2d258c │ │ │ │ + bls 0x2d25f8 │ │ │ │ vqdmulh.s d25, d1, d10 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x1a3eb0 │ │ │ │ - bl 0x2132fc │ │ │ │ + bl 0x1a3f3c │ │ │ │ + bl 0x213388 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2ba0 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [ip], {61} @ 0x3d │ │ │ │ - blt 0xfe5d05f8 │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [sl], {61} @ 0x3d │ │ │ │ + blt 0xfe550684 │ │ │ │ @ instruction: 0xf43c2a00 │ │ │ │ - stmdavs fp, {r2, r5, r9, fp, sp, pc}^ │ │ │ │ + stmdavs fp, {r1, r5, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0x8cf708 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + bge 0x84f794 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2ef8 │ │ │ │ - @ instruction: 0xf7fcfa83 │ │ │ │ - @ instruction: 0x4621ba11 │ │ │ │ + @ instruction: 0xf7fcfa81 │ │ │ │ + strtmi fp, [r1], -pc, lsl #20 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf9b2f7f9 │ │ │ │ + @ instruction: 0xf9b4f7f9 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmdbge r5, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d25, d1, d9 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x223f2c │ │ │ │ + bl 0x223fb8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb27f0 │ │ │ │ - stmdacs r0, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x174f86c │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x16cf8f8 │ │ │ │ stmdblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1010620 │ │ │ │ @ instruction: 0xf5b3807a │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0x462180fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf836f7f9 │ │ │ │ + @ instruction: 0xf834f7f9 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3f70 │ │ │ │ + bl 0x1a3ffc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2b10 │ │ │ │ - @ instruction: 0xf7fcf8c3 │ │ │ │ - strteq fp, [r3], -sp, asr #19 │ │ │ │ + @ instruction: 0xf7fcf8c1 │ │ │ │ + strteq fp, [r3], -fp, asr #19 │ │ │ │ strbhi pc, [r7], r0, lsl #2 @ │ │ │ │ movweq pc, #62030 @ 0xf24e @ │ │ │ │ cmnpeq lr, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcs r4, sp, #35 @ 0x23 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ movwcs r8, #62213 @ 0xf305 │ │ │ │ @@ -198881,1672 +198914,1672 @@ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.16 {d8-d11}, [r4 :256], r7 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ strtmi r8, [r1], -pc, asr #4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf802f7f9 │ │ │ │ + @ instruction: 0xf800f7f9 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3fd8 │ │ │ │ + bl 0x1a4064 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2aa0 │ │ │ │ - @ instruction: 0xf7fcf88f │ │ │ │ - @ instruction: 0x4621b999 │ │ │ │ + @ instruction: 0xf7fcf88d │ │ │ │ + @ instruction: 0x4621b997 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8f2f7f9 │ │ │ │ - blcs 0x16e604 │ │ │ │ + @ instruction: 0xf8f4f7f9 │ │ │ │ + blcs 0x16e690 │ │ │ │ orrhi pc, lr, #67108864 @ 0x4000000 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf041838e │ │ │ │ @ instruction: 0xf6408349 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ stmdbge r6, {r2, r3, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stmibge r9!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmibge r7!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdals r9, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + andsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28c0 │ │ │ │ - @ instruction: 0xf7fcf9d9 │ │ │ │ - strtmi fp, [r1], -r7, ror #18 │ │ │ │ + @ instruction: 0xf7fcf9d7 │ │ │ │ + strtmi fp, [r1], -r5, ror #18 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x31077c │ │ │ │ + blx 0x310808 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8e2f7fb │ │ │ │ - ldmdblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8e0f7fb │ │ │ │ + ldmdblt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf88d │ │ │ │ - @ instruction: 0xf7f8b94d │ │ │ │ - bls 0x312790 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0xf7fcf88b │ │ │ │ + @ instruction: 0xf7f8b94b │ │ │ │ + bls 0x31281c │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf954f7fa │ │ │ │ - ldmdblt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf952f7fa │ │ │ │ + ldmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addcs r0, r0, r2, lsr #17 │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ @ instruction: 0x0c00ea04 │ │ │ │ vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @ instruction: 0xf5bc4381 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vqsub.s8 d8, d17, d31 │ │ │ │ @ instruction: 0xf1bc8144 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ strls r8, [r9, #-673] @ 0xfffffd5f │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0x237440 │ │ │ │ + bl 0x2374cc │ │ │ │ stmib sp, {r0, r1, r7, r8, r9}^ │ │ │ │ ldrtmi r2, [r0], -r6, lsl #2 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ andls r9, fp, #-1610612736 @ 0xa0000000 │ │ │ │ ldccs 8, cr15, [r8], {211} @ 0xd3 │ │ │ │ - blx 0x1610826 │ │ │ │ + blx 0x15908b2 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcad54 │ │ │ │ - @ instruction: 0x4621b976 │ │ │ │ + @ instruction: 0xf7fcad52 │ │ │ │ + @ instruction: 0x4621b974 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf936f7f9 │ │ │ │ + @ instruction: 0xf938f7f9 │ │ │ │ @ instruction: 0xf57c02e1 │ │ │ │ - @ instruction: 0x6d33a900 │ │ │ │ + ldcvs 8, cr10, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r3, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmge r3!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r1!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fcfc37 │ │ │ │ - stmdage r6, {r0, r3, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfc35 │ │ │ │ + stmdage r6, {r0, r1, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8f4f7f9 │ │ │ │ + @ instruction: 0xf8f8f7f9 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmge r9, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r7, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2260 @ 0x8d4 │ │ │ │ + movwcs sl, #2258 @ 0x8d2 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - sbccs pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + subcc pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - ldc2 7, cr15, [r8], {250} @ 0xfa │ │ │ │ - stmialt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r6], {250} @ 0xfa │ │ │ │ + stmialt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - rsceq pc, r2, #16056320 @ 0xf50000 │ │ │ │ - ldmge pc!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} @ │ │ │ │ + rsceq pc, r2, #16187392 @ 0xf70000 │ │ │ │ + popge {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmge r7!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r5!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2226 @ 0x8b2 │ │ │ │ + movwcs sl, #2224 @ 0x8b0 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - rsbscs pc, r1, #1610612740 @ 0x60000004 │ │ │ │ + rscscs pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - blx 0xffe908ee │ │ │ │ - stmialt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffe1097a │ │ │ │ + stmialt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldcvs 8, cr15, [r3, #-716]! @ 0xfffffd34 │ │ │ │ + ldcvs 8, cr15, [r3, #-732]! @ 0xfffffd24 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r3, r4, r7, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r4, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmge r3, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r1, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fcfbd7 │ │ │ │ - stmdage r6, {r0, r3, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfbd5 │ │ │ │ + stmdage r6, {r0, r1, r2, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf894f7f9 │ │ │ │ + @ instruction: 0xf898f7f9 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r9!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r7!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2164 @ 0x874 │ │ │ │ + movwcs sl, #2162 @ 0x872 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - andscs pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + addscs pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - blx 0xfef1096a │ │ │ │ - stmdalt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfee909f6 │ │ │ │ + stmdalt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ stmdbge r6, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fcff17 │ │ │ │ - @ instruction: 0x4621b85d │ │ │ │ + @ instruction: 0xf7fcff15 │ │ │ │ + @ instruction: 0x4621b85b │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 4, pc, cr12, cr8, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr10, cr8, {7} @ │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a427c │ │ │ │ + bl 0x1a4308 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2ac0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00abf43c │ │ │ │ - stmialt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00a9f43c │ │ │ │ + stmialt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf850f7f9 │ │ │ │ + @ instruction: 0xf854f7f9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 5, pc, cr14, cr10, {7} @ │ │ │ │ - ldmdalt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 5, pc, cr12, cr10, {7} @ │ │ │ │ + ldmdalt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - stmdbge r6, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fcff4b │ │ │ │ - stmdage r6, {r0, r1, r3, r5, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcff49 │ │ │ │ + stmdage r6, {r0, r3, r5, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf856f7f9 │ │ │ │ + @ instruction: 0xf858f7f9 │ │ │ │ @ instruction: 0xf57c02e0 │ │ │ │ - ldcvs 8, cr10, [r3, #-128]! @ 0xffffff80 │ │ │ │ + ldcvs 8, cr10, [r3, #-120]! @ 0xffffff88 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r3, r4, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r3, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r1, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vmlal.s , d16, d1[0] │ │ │ │ + vmlal.s q9, d0, d1[0] │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fcfb57 │ │ │ │ - ldcvs 8, cr11, [r3, #-36]! @ 0xffffffdc │ │ │ │ + @ instruction: 0xf7fcfb55 │ │ │ │ + ldcvs 8, cr11, [r3, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmibge fp, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r9, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - @ instruction: 0xf3c4a986 │ │ │ │ + @ instruction: 0xf3c4a984 │ │ │ │ ldrmi r4, [r9], r1, lsl #7 │ │ │ │ @ instruction: 0xf43b2b03 │ │ │ │ - shsub8mi sl, r0, r6 │ │ │ │ - mrc2 7, 2, pc, cr10, cr11, {7} │ │ │ │ + shsub8mi sl, r0, r4 │ │ │ │ + mrc2 7, 2, pc, cr8, cr11, {7} │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0x4630a85c │ │ │ │ - @ instruction: 0xf882f016 │ │ │ │ + @ instruction: 0x4630a85a │ │ │ │ + @ instruction: 0xf840f016 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - vmov.i16 q13, #198 @ 0x00c6 │ │ │ │ + vmov.i16 q13, #196 @ 0x00c4 │ │ │ │ strteq r3, [r1], r2, asr #6 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcshi pc, fp, #1073741824 @ 0x40000000 │ │ │ │ stmdacs r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ sbcshi pc, r3, #67108864 @ 0x4000000 │ │ │ │ vsub.i8 d2, d1, d0 │ │ │ │ @ instruction: 0xf04182d4 │ │ │ │ @ instruction: 0xf77d819b │ │ │ │ - strmi pc, [r5], -pc, lsr #28 │ │ │ │ - @ instruction: 0xf970f77d │ │ │ │ + strmi pc, [r5], -r9, ror #27 │ │ │ │ + @ instruction: 0xf92af77d │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ vmla.i q8, q2, d2[0] │ │ │ │ - bl 0x1efab8 │ │ │ │ + bl 0x1efb44 │ │ │ │ @ instruction: 0xf7ea0449 │ │ │ │ - vpadd.i8 d31, d1, d11 │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ - bl 0x112f9c │ │ │ │ + vpadd.i8 d31, d1, d5 │ │ │ │ + vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + bl 0x113028 │ │ │ │ strmi r0, [r2], -r4, lsl #3 │ │ │ │ ldrtmi r4, [r8], -fp, lsr #12 │ │ │ │ ldcmi 8, cr15, [r8], {209} @ 0xd1 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r6, [r0, r9, lsl #16]! │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7d54630 │ │ │ │ - svcvs 0x00b3fa9b │ │ │ │ + svcvs 0x00b3fa73 │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ - svcne 0x005aa81e │ │ │ │ + svcne 0x005aa81c │ │ │ │ cmpmi r3, r3, asr r2 │ │ │ │ @ instruction: 0xf7fc67b3 │ │ │ │ - bcs 0x100b60 │ │ │ │ - svcge 0x00a9f43b │ │ │ │ + bcs 0x100be4 │ │ │ │ + svcge 0x00a7f43b │ │ │ │ @ instruction: 0xf413684b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - vmax.f32 d26, d17, d20 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - bl 0x1937ec │ │ │ │ + vmax.f32 d26, d17, d18 │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + bl 0x193878 │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldclcs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf808f7fb │ │ │ │ - svclt 0x0096f7fb │ │ │ │ + @ instruction: 0xf806f7fb │ │ │ │ + svclt 0x0094f7fb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - @ instruction: 0xf640feef │ │ │ │ - vmlal.s q9, d0, d1[0] │ │ │ │ + @ instruction: 0xf640fef1 │ │ │ │ + vmlal.s q9, d16, d1[0] │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xfff6f7fa │ │ │ │ + @ instruction: 0xfff4f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fba9f3 │ │ │ │ - stmdbeq r3!, {r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fba9f1 │ │ │ │ + stmdbeq r3!, {r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ vaddw.u8 q8, q2, d2 │ │ │ │ sbcseq r0, sl, r2, asr #32 │ │ │ │ @ instruction: 0xf0024021 │ │ │ │ stmdaeq r7!, {r3, r9}^ │ │ │ │ - b 0x14a3778 │ │ │ │ + b 0x14a3804 │ │ │ │ vmov.i16 d19, #196 @ 0x00c4 │ │ │ │ @ instruction: 0xf5b13003 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vand q4, q8, │ │ │ │ stmdbcs r0, {r1, r3, r4, r5, r7, r9, sl, pc} │ │ │ │ orrshi pc, r2, r1 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - blx 0xf90b8c │ │ │ │ + blx 0xf10c18 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbab1b │ │ │ │ - andls fp, r9, #776 @ 0x308 │ │ │ │ + andls fp, r9, #192, 30 @ 0x300 │ │ │ │ orrvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ vhsub.s8 d25, d5, d11 │ │ │ │ - vmlal.s q8, d16, d1[6] │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fbffbb │ │ │ │ - andls fp, r9, #292 @ 0x124 │ │ │ │ + @ instruction: 0xf7fbffb9 │ │ │ │ + andls fp, r9, #284 @ 0x11c │ │ │ │ cmnpvs r9, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ vhsub.s8 d25, d5, d11 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fbffad │ │ │ │ - andls fp, r9, #59, 30 @ 0xec │ │ │ │ + @ instruction: 0xf7fbffab │ │ │ │ + andls fp, r9, #57, 30 @ 0xe4 │ │ │ │ msreq CPSR_sc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ vhsub.s8 d25, d5, d11 │ │ │ │ - vrshr.s64 d17, d9, #64 │ │ │ │ + vmov.i32 d18, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fbff9f │ │ │ │ - @ instruction: 0xf44fbf2d │ │ │ │ + @ instruction: 0xf7fbff9d │ │ │ │ + @ instruction: 0xf44fbf2b │ │ │ │ vqdmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ - svcge 0x0025f47b │ │ │ │ + svcge 0x0023f47b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfec1 │ │ │ │ - qadd16mi fp, r1, r9 │ │ │ │ + @ instruction: 0xf7fbfebf │ │ │ │ + qadd16mi fp, r1, r7 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ mcr2 7, 1, pc, cr6, cr8, {7} @ │ │ │ │ vqdmulh.s d25, d1, d9 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x224504 │ │ │ │ + bl 0x224590 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1632 @ 0x660 │ │ │ │ - @ instruction: 0xff74f7fa │ │ │ │ + @ instruction: 0xff72f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbadfa │ │ │ │ - strtmi fp, [r1], -sl, ror #30 │ │ │ │ + strtmi fp, [r1], -r8, ror #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ stc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - mcr2 7, 4, pc, cr6, cr9, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr4, cr9, {7} @ │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae3b │ │ │ │ - qsaxmi fp, r1, r8 │ │ │ │ + qsaxmi fp, r1, r6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ ldc2l 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ vqdmulh.s d25, d1, d9 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x22455c │ │ │ │ + bl 0x2245e8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1792 @ 0x700 │ │ │ │ - @ instruction: 0xff48f7fa │ │ │ │ + @ instruction: 0xff46f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbaf6c │ │ │ │ - qasxmi fp, r1, lr │ │ │ │ + qasxmi fp, r1, ip │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 3, pc, cr4, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr6, cr8, {7} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r2, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stclge 4, cr15, [r8, #240]! @ 0xf0 │ │ │ │ + stclge 4, cr15, [r6, #240]! @ 0xf0 │ │ │ │ vqdmulh.s d25, d1, d9 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x2245a8 │ │ │ │ + bl 0x224634 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2800 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x001bf47b │ │ │ │ - ldcllt 7, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ + stmdacs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0019f47b │ │ │ │ + ldcllt 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mrrc2 7, 15, pc, r8, cr8 @ │ │ │ │ + mrrc2 7, 15, pc, r0, cr8 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff08f7fa │ │ │ │ + @ instruction: 0xff06f7fa │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbaa71 │ │ │ │ - strtmi fp, [r1], -ip, lsl #30 │ │ │ │ + strtmi fp, [r1], -sl, lsl #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 2, pc, cr2, cr8, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr4, cr8, {7} @ │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x0078f43d │ │ │ │ vqdmulh.s d25, d1, d9 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x22460c │ │ │ │ + bl 0x224698 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb29d0 │ │ │ │ - stmdacs r0, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 7, pc, cr9, cr11, {3} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 7, pc, cr7, cr11, {3} @ │ │ │ │ svclt 0x006af7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ ldcvs 13, cr15, [r3, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfeccfe70 │ │ │ │ + blge 0xfeccfefc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x33dc30 │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + blls 0x33dcbc │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2630f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 6, pc, cr3, cr11, {3} @ │ │ │ │ - bllt 0xfe7d0da0 │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 6, pc, cr1, cr11, {3} @ │ │ │ │ + bllt 0xfe7d0e2c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ ldcvs 13, cr15, [r3, #-396]! @ 0xfffffe74 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr13, {1} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x33e79c │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + blls 0x33e828 │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2600f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr13, cr11, {3} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr11, cr11, {3} │ │ │ │ mcrlt 7, 3, pc, cr3, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xff0ef7f8 │ │ │ │ @ instruction: 0xf57b0322 │ │ │ │ - stmdbge r6, {r1, r2, r5, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc4f │ │ │ │ - strtmi fp, [r1], -r1, lsr #28 │ │ │ │ + @ instruction: 0xf7fbfc4d │ │ │ │ + @ instruction: 0x4621be1f │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ msreq CPSR_sxc, #4080 @ 0xff0 │ │ │ │ - mrcge 5, 0, APSR_nzcv, cr7, cr11, {3} │ │ │ │ + mrcge 5, 0, APSR_nzcv, cr5, cr11, {3} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfff10e1a │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr2, cr11, {7} │ │ │ │ + blx 0xffe90ea6 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr0, cr11, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - bls 0x311f48 │ │ │ │ - @ instruction: 0x13a4f242 │ │ │ │ + bls 0x311fcc │ │ │ │ + bicsne pc, r4, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ subsmi r9, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r0, #244] @ 0xf4 │ │ │ │ - mcrlt 7, 3, pc, cr3, cr11, {7} @ │ │ │ │ + mcrlt 7, 3, pc, cr1, cr11, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ stmdbge r6, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr6, cr13, {1} @ │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr1, cr11, {7} │ │ │ │ + mcrlt 7, 2, pc, cr15, cr11, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ mcr2 7, 6, pc, cr4, cr8, {7} @ │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r6, {r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc29 │ │ │ │ - stmdage r6, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbfc27 │ │ │ │ + stmdage r6, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ msreq CPSR_, #2896 @ 0xb50 │ │ │ │ - stclge 5, cr15, [sp, #492] @ 0x1ec │ │ │ │ + stclge 5, cr15, [fp, #492] @ 0x1ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff590eae │ │ │ │ - stcllt 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ + blx 0xff510f3a │ │ │ │ + stcllt 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ ldcvs 12, cr15, [r3, #-852]! @ 0xfffffcac │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x0052f43b │ │ │ │ + svcge 0x0050f43b │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - blls 0x33ec24 │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + blls 0x33eca8 │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldrbcs pc, [r0, #2259] @ 0x8d3 @ │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 0, pc, cr15, cr11, {3} @ │ │ │ │ - svclt 0x003ef7fb │ │ │ │ + stmdacs r0, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 0, pc, cr13, cr11, {3} @ │ │ │ │ + svclt 0x003cf7fb │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47b4293 │ │ │ │ - @ instruction: 0x4621ad9a │ │ │ │ + @ instruction: 0x4621ad98 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ mrc2 7, 3, pc, cr8, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ - stclt 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ + ldc2 7, cr15, [r4, #-1000]! @ 0xfffffc18 │ │ │ │ + stclt 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ ldc2 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ - blls 0x22e418 │ │ │ │ + blls 0x22e4a4 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff190050 │ │ │ │ + blge 0xff1900dc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x33de5c │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + bls 0x33dee8 │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - ldc2l 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdadd4 │ │ │ │ + @ instruction: 0xf7fdadd2 │ │ │ │ strtmi fp, [r1], -pc, lsr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfef90f7a │ │ │ │ + blx 0xfef11006 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46300335 │ │ │ │ stmdbge r6, {r1, r2, r5, r9, sl} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d3bf54 │ │ │ │ @ instruction: 0xf8d32ae0 │ │ │ │ @ instruction: 0xf7f92af0 │ │ │ │ - @ instruction: 0xf7fbfc43 │ │ │ │ - strtmi fp, [r1], -sp, asr #26 │ │ │ │ + @ instruction: 0xf7fbfc41 │ │ │ │ + strtmi fp, [r1], -fp, asr #26 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [r0], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r1, r2, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stcge 4, cr15, [r1], {61} @ 0x3d │ │ │ │ vqdmulh.s d25, d1, d9 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x2248b4 │ │ │ │ + bl 0x224940 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2a30 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r5, #492] @ 0x1ec │ │ │ │ - bllt 0xffdd0ffc │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r3, #492] @ 0x1ec │ │ │ │ + bllt 0xffdd1088 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strbhi pc, [r5], -r0 @ │ │ │ │ @ instruction: 0xf57b00e5 │ │ │ │ - strtmi sl, [r1], -r0, lsr #26 │ │ │ │ + @ instruction: 0x4621ad1e │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff191006 │ │ │ │ + blx 0xff191092 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a48f4 │ │ │ │ + bl 0x1a4980 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f929c0 │ │ │ │ - @ instruction: 0xf7fbfd23 │ │ │ │ - strtmi fp, [r1], -fp, lsl #26 │ │ │ │ + @ instruction: 0xf7fbfd21 │ │ │ │ + strtmi fp, [r1], -r9, lsl #26 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ stc2l 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - stc2 7, cr15, [r6], {250} @ 0xfa │ │ │ │ - ldcllt 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ - @ instruction: 0xff58f1e7 │ │ │ │ + stc2 7, cr15, [r4], {250} @ 0xfa │ │ │ │ + ldcllt 7, cr15, [ip], #1004 @ 0x3ec │ │ │ │ + @ instruction: 0xff32f1e7 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc2f │ │ │ │ - strtmi fp, [r1], -pc, ror #25 │ │ │ │ + @ instruction: 0xf7fbfc2d │ │ │ │ + strtmi fp, [r1], -sp, ror #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ stc2 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe81107a │ │ │ │ - stcllt 7, cr15, [r2], #1004 @ 0x3ec │ │ │ │ + blx 0xfe791106 │ │ │ │ + stcllt 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfbb3 │ │ │ │ - @ instruction: 0x4621bcd5 │ │ │ │ + @ instruction: 0xf7fbfbb1 │ │ │ │ + @ instruction: 0x4621bcd3 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffb110ae │ │ │ │ - stcllt 7, cr15, [r8], {251} @ 0xfb │ │ │ │ + blx 0xffa9113a │ │ │ │ + stcllt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb99 │ │ │ │ - @ instruction: 0x4621bcbb │ │ │ │ + @ instruction: 0xf7fbfb97 │ │ │ │ + @ instruction: 0x4621bcb9 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfe1910d0 │ │ │ │ + blx 0x201115c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #37634 @ 0x9302 │ │ │ │ - ldc2 7, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - movwcs sl, #11542 @ 0x2d16 │ │ │ │ + movwcs sl, #11540 @ 0x2d14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x312810 │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + blls 0x312894 │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ssatcs pc, #17, r3, asr #17 @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe510224 │ │ │ │ - ldcllt 7, cr15, [fp], #1004 @ 0x3ec │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfe4902b0 │ │ │ │ + ldcllt 7, cr15, [r9], #1004 @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc0b │ │ │ │ - strtmi fp, [r1], -r3, lsl #25 │ │ │ │ + @ instruction: 0xf7fbfc09 │ │ │ │ + strtmi fp, [r1], -r1, lsl #25 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb97 │ │ │ │ - @ instruction: 0x4621bc77 │ │ │ │ + @ instruction: 0xf7fbfb95 │ │ │ │ + @ instruction: 0x4621bc75 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ stc2l 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfeb9116a │ │ │ │ - stcllt 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xfeb111f6 │ │ │ │ + stcllt 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ ldc2 7, cr15, [r6], #992 @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff611180 │ │ │ │ - mrrclt 7, 15, pc, lr, cr11 @ │ │ │ │ + blx 0xff59120c │ │ │ │ + mrrclt 7, 15, pc, ip, cr11 @ │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ addmi r0, r2, #2 │ │ │ │ - ldmge r1, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmge pc, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - @ instruction: 0xff62f7fa │ │ │ │ + @ instruction: 0xff60f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fba882 │ │ │ │ - @ instruction: 0x4621bcb2 │ │ │ │ + @ instruction: 0xf7fba880 │ │ │ │ + @ instruction: 0x4621bcb0 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ stc2 7, cr15, [r4, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffe111c8 │ │ │ │ - ldclt 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xffd91254 │ │ │ │ + ldclt 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ andls r9, fp, #-1610612736 @ 0xa0000000 │ │ │ │ - stc2l 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [r8], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfea111e0 │ │ │ │ - stclt 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xfe99126c │ │ │ │ + stclt 7, cr15, [ip], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r9], {123} @ 0x7b │ │ │ │ + stmdacs r0, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r7], {123} @ 0x7b │ │ │ │ strtmi r2, [r1], -r2, lsl #6 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - ldc2 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ vqdmulh.s d25, d1, d8 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ - bl 0x21470c │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ + bl 0x214798 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1872 @ 0x750 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [ip, #-996] @ 0xfffffc1c │ │ │ │ + ldc2 7, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbac7f │ │ │ │ - strtmi fp, [r1], -lr, ror #24 │ │ │ │ + strtmi fp, [r1], -ip, ror #24 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ @ instruction: 0xf641fac1 │ │ │ │ - vqdmlal.s q8, d0, d0[5] │ │ │ │ - bls 0x2d3f40 │ │ │ │ + vrsra.s64 d16, d4, #64 │ │ │ │ + bls 0x2d3fcc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - vfma.f32 q13, , q4 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vfma.f32 q13, , q3 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf7ff0535 │ │ │ │ stmdage r6, {r0, r1, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ movwls r4, #42529 @ 0xa621 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ msreq CPSR_, #13056 @ 0x3300 │ │ │ │ - blge 0xff850888 │ │ │ │ + blge 0xff7d0914 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf97ef7fa │ │ │ │ - bllt 0xff711294 │ │ │ │ + @ instruction: 0xf97cf7fa │ │ │ │ + bllt 0xff691320 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ stmdbge r6, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x13503bc │ │ │ │ - ldclt 7, cr15, [r1], #-1004 @ 0xfffffc14 │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1350448 │ │ │ │ + stclt 7, cr15, [pc], #-1004 @ 0xd2f6c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffbf │ │ │ │ - @ instruction: 0x4621bbb9 │ │ │ │ + @ instruction: 0xf7fbffbd │ │ │ │ + @ instruction: 0x4621bbb7 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xffa112d6 │ │ │ │ + blx 0xffa91362 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff92f7f9 │ │ │ │ - bllt 0xfec112ec │ │ │ │ + @ instruction: 0xff90f7f9 │ │ │ │ + bllt 0xfeb91378 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffe5 │ │ │ │ - @ instruction: 0x4621bb9f │ │ │ │ + @ instruction: 0xf7fbffe3 │ │ │ │ + @ instruction: 0x4621bb9d │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff39130a │ │ │ │ + blx 0xff411396 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffb8f7f9 │ │ │ │ - bllt 0xfe591320 │ │ │ │ + @ instruction: 0xffb6f7f9 │ │ │ │ + bllt 0xfe5113ac │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff891322 │ │ │ │ + blx 0xff8913ae │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r6, {r3, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbff69 │ │ │ │ - stmdage r6, {r0, r1, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbff67 │ │ │ │ + stmdage r6, {r0, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #42529 @ 0xa621 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ msreq CPSR_, #211968 @ 0x33c00 │ │ │ │ - blge 0x1f50950 │ │ │ │ + blge 0x1ed09dc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffdaf7f9 │ │ │ │ - bllt 0x1e1135c │ │ │ │ + @ instruction: 0xffd8f7f9 │ │ │ │ + bllt 0x1d913e8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffed │ │ │ │ - strtmi fp, [r1], -r7, ror #22 │ │ │ │ + @ instruction: 0xf7fbffeb │ │ │ │ + strtmi fp, [r1], -r5, ror #22 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe59137a │ │ │ │ + blx 0xfe611406 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffc0f7f9 │ │ │ │ - bllt 0x1791390 │ │ │ │ + @ instruction: 0xffbef7f9 │ │ │ │ + bllt 0x171141c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ stmdbge r6, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff3d04b8 │ │ │ │ - bllt 0xfedd13b4 │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff3d0544 │ │ │ │ + bllt 0xfed51440 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - blls 0x3522a4 │ │ │ │ + blls 0x352328 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x2518f0 │ │ │ │ + blls 0x251974 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbab9b │ │ │ │ - @ instruction: 0xf640bba0 │ │ │ │ - vmlal.s q9, d0, d1[0] │ │ │ │ + @ instruction: 0xf640bb9e │ │ │ │ + vmlal.s q9, d16, d1[0] │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe8113ea │ │ │ │ + blx 0xfe791476 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbacd5 │ │ │ │ - @ instruction: 0x4621bb92 │ │ │ │ + @ instruction: 0x4621bb90 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf992f7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xff991408 │ │ │ │ + blx 0xff911494 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbabd5 │ │ │ │ - strtmi fp, [r1], -r0, lsl #23 │ │ │ │ + @ instruction: 0x4621bb7e │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf980f7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfe19142c │ │ │ │ + blx 0xfe1114b8 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbaa51 │ │ │ │ - @ instruction: 0xf404bb6e │ │ │ │ + @ instruction: 0xf404bb6c │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -sl, lsr #11 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf950f7f8 │ │ │ │ + @ instruction: 0xf94ef7f8 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a4d3c │ │ │ │ + bl 0x1a4dc8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92ab0 │ │ │ │ - @ instruction: 0xf7fbf9dd │ │ │ │ - strtmi fp, [r1], -r7, ror #21 │ │ │ │ + @ instruction: 0xf7fbf9db │ │ │ │ + strtmi fp, [r1], -r5, ror #21 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x59147a │ │ │ │ + blx 0x611506 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffe0f7f9 │ │ │ │ - blt 0xff791490 │ │ │ │ + @ instruction: 0xffdef7f9 │ │ │ │ + blt 0xff71151c │ │ │ │ vmlal.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0030242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ vrsubhn.i16 d16, q2, q8 │ │ │ │ @ instruction: 0xf1004281 │ │ │ │ stmib sp, {r2, r6, r9, pc}^ │ │ │ │ movwcs r3, #262 @ 0x106 │ │ │ │ stmdbge r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d1, d11 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ andls r0, r8, #-738197504 @ 0xd4000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r9, #-1584] @ 0xfffff9d0 │ │ │ │ mrrccs 8, 13, pc, r0, cr3 @ │ │ │ │ - ldc2l 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae7f │ │ │ │ - @ instruction: 0xf5b3bb20 │ │ │ │ + @ instruction: 0xf5b3bb1e │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -ip, ror #9 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf904f7f8 │ │ │ │ + @ instruction: 0xf902f7f8 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a4dd4 │ │ │ │ + bl 0x1a4e60 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b50 │ │ │ │ - @ instruction: 0xf7fbf991 │ │ │ │ - @ instruction: 0x4621ba9b │ │ │ │ + @ instruction: 0xf7fbf98f │ │ │ │ + @ instruction: 0x4621ba99 │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ msreq CPSR_c, #946176 @ 0xe7000 │ │ │ │ - bge 0xfe550b20 │ │ │ │ + bge 0xfe4d0bac │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff72f7f9 │ │ │ │ - blt 0xfe41152c │ │ │ │ + @ instruction: 0xff70f7f9 │ │ │ │ + blt 0xfe3915b8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff71152c │ │ │ │ + blx 0xff7115b8 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r6, {r1, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfea3 │ │ │ │ - @ instruction: 0x4621ba7d │ │ │ │ + @ instruction: 0xf7fbfea1 │ │ │ │ + @ instruction: 0x4621ba7b │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ msreq CPSR_xc, #823296 @ 0xc9000 │ │ │ │ - bge 0x1dd0b5c │ │ │ │ + bge 0x1d50be8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff94f7f9 │ │ │ │ - blt 0x1c91568 │ │ │ │ + @ instruction: 0xff92f7f9 │ │ │ │ + blt 0x1c115f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffa7 │ │ │ │ - strtmi fp, [r1], -r1, ror #20 │ │ │ │ + @ instruction: 0xf7fbffa5 │ │ │ │ + @ instruction: 0x4621ba5f │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe411584 │ │ │ │ + blx 0xfe491610 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff7af7f9 │ │ │ │ - blt 0x161159c │ │ │ │ + @ instruction: 0xff78f7f9 │ │ │ │ + blt 0x1591628 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ fldmdbxvs r2!, {d15-d52} @ Deprecated │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs r2, {r1, r2, r5, r7, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - bge 0xfe9506d0 │ │ │ │ - andspl pc, r9, #74448896 @ 0x4700000 │ │ │ │ + bge 0xfe95075c │ │ │ │ + addspl pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0x13915d2 │ │ │ │ + blx 0x131165e │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdaa9e │ │ │ │ + @ instruction: 0xf7fdaa9c │ │ │ │ @ instruction: 0x4621ba94 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfef115e4 │ │ │ │ + blx 0xfee91670 │ │ │ │ strtmi lr, [r1], -r7, ror #13 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfe6115f4 │ │ │ │ + blx 0xfe591680 │ │ │ │ stmdbge r6, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ movwls r4, #22064 @ 0x5630 │ │ │ │ - @ instruction: 0xf800f7fa │ │ │ │ + @ instruction: 0xfffef7f9 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmdbge r0, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0xfe151618 │ │ │ │ + ldmge lr!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0x20d16a4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - @ instruction: 0xe7ebfa9d │ │ │ │ + @ instruction: 0xe7ebfa9b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfec7 │ │ │ │ - strtmi fp, [r1], -r1, lsl #20 │ │ │ │ + @ instruction: 0xf7fbfec5 │ │ │ │ + @ instruction: 0x4621b9ff │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xc11644 │ │ │ │ + blx 0xc916d0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrc2 7, 4, pc, cr10, cr9, {7} │ │ │ │ - ldmiblt r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 4, pc, cr8, cr9, {7} │ │ │ │ + ldmiblt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x14d087c │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x1450908 │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ svclt 0x008af7fe │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ vldmdbvs r2!, {s30-s244} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs r2, {r2, r4, r5, r7, fp, sp, pc}^ │ │ │ │ + ldmdavs r2, {r1, r4, r5, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - stmiage pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ - sbcseq pc, r5, #74448896 @ 0x4700000 │ │ │ │ + stmiage sp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + subsne pc, r5, #74448896 @ 0x4700000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0xff6116bc │ │ │ │ + blx 0xff591748 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fcaa28 │ │ │ │ - strtmi fp, [r1], -r2, lsr #17 │ │ │ │ + @ instruction: 0xf7fcaa26 │ │ │ │ + strtmi fp, [r1], -r0, lsr #17 │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ msreq CPSR_x, #28672 @ 0x7000 │ │ │ │ - ldmibge r1!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + stmibge pc!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr2, cr9, {7} │ │ │ │ - stmiblt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ + stmiblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ @ instruction: 0xf86af7f8 │ │ │ │ - cmppeq r4, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + orreq pc, r4, #68157440 @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclt 7, cr15, [r9, #1016] @ 0x3f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ @ instruction: 0xf85cf7f8 │ │ │ │ - teqpeq r4, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + msreq SPSR_s, #68157440 @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldcllt 7, cr15, [fp, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe69 │ │ │ │ - strtmi fp, [r1], -r3, lsl #19 │ │ │ │ + @ instruction: 0xf7fbfe67 │ │ │ │ + strtmi fp, [r1], -r1, lsl #19 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff4af7f7 │ │ │ │ + @ instruction: 0xff44f7f7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #37633 @ 0x9301 │ │ │ │ - blx 0xfe911754 │ │ │ │ + blx 0xfe8917e0 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - vmul.i8 q13, , q7 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vmul.i8 q13, , q6 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf7fe0535 │ │ │ │ @ instruction: 0xf5b3be40 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ @ instruction: 0x462183b6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xffbcf7f7 │ │ │ │ + @ instruction: 0xffbaf7f7 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a5064 │ │ │ │ + bl 0x1a50f0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b20 │ │ │ │ - @ instruction: 0xf7fbf849 │ │ │ │ - @ instruction: 0x4621b953 │ │ │ │ + @ instruction: 0xf7fbf847 │ │ │ │ + @ instruction: 0x4621b951 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8acf7f8 │ │ │ │ + @ instruction: 0xf8aef7f8 │ │ │ │ vcgt.s8 d18, d1, d13 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ rscsvs r0, r3, ip, lsl #4 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7faa906 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r7], #-240 @ 0xffffff10 │ │ │ │ - stmiblt r7!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r5], #-240 @ 0xffffff10 │ │ │ │ + stmiblt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfef5 │ │ │ │ - strtmi fp, [r1], -pc, lsr #18 │ │ │ │ + @ instruction: 0xf7fbfef3 │ │ │ │ + strtmi fp, [r1], -sp, lsr #18 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f8550a │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfec9 │ │ │ │ - strtmi fp, [r1], -r3, lsr #18 │ │ │ │ + @ instruction: 0xf7fbfec7 │ │ │ │ + strtmi fp, [r1], -r1, lsr #18 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf87cf7f8 │ │ │ │ - andpl pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf87ef7f8 │ │ │ │ + addpl pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0043f43d │ │ │ │ - ldmdblt r9!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r7!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe87 │ │ │ │ - strtmi fp, [r1], -r1, lsl #18 │ │ │ │ + @ instruction: 0xf7fbfe85 │ │ │ │ + @ instruction: 0x4621b8ff │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf92cf7f8 │ │ │ │ + @ instruction: 0xf92ef7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr10, cr9, {7} │ │ │ │ - ldmlt r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 2, pc, cr8, cr9, {7} │ │ │ │ + ldmlt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf940f7f8 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r6, {r1, r3, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe4b │ │ │ │ - strtmi fp, [r1], -r5, ror #17 │ │ │ │ + @ instruction: 0xf7fbfe49 │ │ │ │ + strtmi fp, [r1], -r3, ror #17 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xff50f7f7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - @ instruction: 0xf886f7f9 │ │ │ │ + @ instruction: 0xf884f7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbaef2 │ │ │ │ - stmdage r6, {r1, r2, r3, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ + stmdage r6, {r2, r3, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ @ instruction: 0x6d33f9cd │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r4, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [fp, #-248]! @ 0xffffff08 │ │ │ │ - adcsvc pc, r9, #74448896 @ 0x4700000 │ │ │ │ + eorseq pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf9caf7f9 │ │ │ │ + @ instruction: 0xf9c8f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea91e │ │ │ │ + @ instruction: 0xf7fea91c │ │ │ │ @ instruction: 0xf04fbd5e │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ strbmi r0, [r1, #-3074]! @ 0xfffff3fe │ │ │ │ stclge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ stmdbge r6, {r0, r1, r2, ip, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls r3, [r9, #-517] @ 0xfffffdfb │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fa9208 │ │ │ │ - blls 0x2527ec │ │ │ │ + blls 0x252870 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - vst2.8 {d10,d12}, [r4], r4 │ │ │ │ + vst2.8 {d10,d12}, [r4], r2 │ │ │ │ @ instruction: 0xf5b202e4 │ │ │ │ @ instruction: 0xf47d0fc4 │ │ │ │ sbcseq sl, fp, fp, asr ip │ │ │ │ andeq pc, r7, #7 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r0, r7, r9, lr}^ │ │ │ │ movwcs r3, #262 @ 0x106 │ │ │ │ stmdbge r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d1, d11 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ andls r0, r8, #-738197504 @ 0xd4000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r9, #-1584] @ 0xfffff9d0 │ │ │ │ stclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ - blx 0xfef91954 │ │ │ │ + blx 0xfef119e0 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbac3b │ │ │ │ - stmdage r6, {r2, r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ + stmdage r6, {r1, r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ @ instruction: 0x6d33f96b │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [r2, #248]! @ 0xf8 │ │ │ │ - rsbscc pc, r5, #74448896 @ 0x4700000 │ │ │ │ + rscscc pc, r5, #74448896 @ 0x4700000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf968f7f9 │ │ │ │ + @ instruction: 0xf966f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea8bc │ │ │ │ + @ instruction: 0xf7fea8ba │ │ │ │ @ instruction: 0x4621bdd5 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xf964f7f8 │ │ │ │ + @ instruction: 0xf962f7f8 │ │ │ │ vqdmulh.s d25, d1, d8 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ - bl 0x214ea8 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ + bl 0x214f34 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff26a0 │ │ │ │ strtmi fp, [r1], -r3, lsr #23 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xf952f7f8 │ │ │ │ + @ instruction: 0xf950f7f8 │ │ │ │ vqdmulh.s d25, d1, d8 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ - bl 0x214ecc │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ + bl 0x214f58 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2690 │ │ │ │ stmdage r6, {r0, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ mcr2 7, 5, pc, cr12, cr7, {7} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x004cf43d │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x2ff748 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + bls 0x2ff7d4 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1bde50 │ │ │ │ + bl 0x1bdedc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92950 │ │ │ │ - stmdacs r0, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r3!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r1!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0036f7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ stmdbge r6, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89308 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r7, #-248] @ 0xffffff08 │ │ │ │ - ldmdalt pc, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdalt sp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfeb91a70 │ │ │ │ + blx 0xfeb11afc │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbac1e │ │ │ │ - strmi fp, [r4, #2126] @ 0x84e │ │ │ │ - stcge 4, cr15, [r3], #-492 @ 0xfffffe14 │ │ │ │ + @ instruction: 0xf7fbac1c │ │ │ │ + strmi fp, [r4, #2124] @ 0x84c │ │ │ │ + stcge 4, cr15, [r1], #-492 @ 0xfffffe14 │ │ │ │ vrshl.s8 d25, d9, d1 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ movwls r0, #34101 @ 0x8535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c38 │ │ │ │ - stmdacs r0, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r1], {59} @ 0x3b │ │ │ │ - ldmdalt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [pc], {59} @ 0x3b │ │ │ │ + ldmdalt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ mcr2 7, 4, pc, cr6, cr7, {7} @ │ │ │ │ - movteq pc, #17985 @ 0x4641 @ │ │ │ │ + cmnpeq r4, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bllt 0xff1d1ae0 │ │ │ │ + bllt 0xff1d1b6c │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfeb11ae4 │ │ │ │ + blx 0xfea91b70 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbabe4 │ │ │ │ - stmdage r6, {r2, r4, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbabe2 │ │ │ │ + stmdage r6, {r1, r4, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ mcr2 7, 1, pc, cr10, cr7, {7} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfef90c1c │ │ │ │ + blge 0xfef90ca8 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x2fea04 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + bls 0x2fea90 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1bdf54 │ │ │ │ + bl 0x1bdfe0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f828f0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00f1f47a │ │ │ │ - bllt 0xfea11b48 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00eff47a │ │ │ │ + bllt 0xfea11bd4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x311dc4 │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + blls 0x311e48 │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2740f8d3 │ │ │ │ - bllt 0x1a51b70 │ │ │ │ + bllt 0x1a51bfc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x311da0 │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + blls 0x311e24 │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2730f8d3 │ │ │ │ - bllt 0x15d1b94 │ │ │ │ + bllt 0x15d1c20 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ stmdbge r6, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89308 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r1, #248]! @ 0xf8 │ │ │ │ - svclt 0x00b9f7fa │ │ │ │ + svclt 0x00b7f7fa │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ ldcvs 13, cr15, [r3, #-828]! @ 0xfffffcc4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r1, r4, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [sp, #-244] @ 0xffffff0c │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff44f7f8 │ │ │ │ + @ instruction: 0xff42f7f8 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7fdaf96 │ │ │ │ + @ instruction: 0xf7fdaf94 │ │ │ │ stmdage r6, {r2, r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ stc2 7, cr15, [sl, #988]! @ 0x3dc │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xc50d14 │ │ │ │ + bge 0xbd0da0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - bls 0x2fe4d0 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + bls 0x2fe554 │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1be054 │ │ │ │ + bl 0x1be0e0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f82910 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0071f47a │ │ │ │ - blt 0x6d1c40 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x006ff47a │ │ │ │ + blt 0x651ccc │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ ldcvs 13, cr15, [r3, #-532]! @ 0xfffffdec │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r2, r4, r5, r6, r7, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xffd50d70 │ │ │ │ + bge 0xffd50dfc │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ + vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - mrc2 7, 7, pc, cr10, cr8, {7} │ │ │ │ + mrc2 7, 7, pc, cr8, cr8, {7} │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7feaf4c │ │ │ │ + @ instruction: 0xf7feaf4a │ │ │ │ stmdage r6, {r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ stc2l 7, cr15, [r0, #-988]! @ 0xfffffc24 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - bls 0x2fe360 │ │ │ │ - mvnvs pc, #268435460 @ 0x10000004 │ │ │ │ + bls 0x2fe3ec │ │ │ │ + tstpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1be0e8 │ │ │ │ + bl 0x1be174 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f829b0 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0027f47a │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0025f47a │ │ │ │ ldmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldclge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xf42d8 │ │ │ │ + blcs 0xf4364 │ │ │ │ msrhi (UNDEF: 103), r0 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0009f43a │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0007f43a │ │ │ │ vnmla.f32 s8, s27, s30 │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ vtst.8 d22, d1, d2 │ │ │ │ vmla.f d20, d0, d0[5] │ │ │ │ ldmdavs fp, {r2, r4, r7, r8} │ │ │ │ stmdavs r8, {r1, r7, fp, ip, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - @ instruction: 0xfff6f77c │ │ │ │ + @ instruction: 0xffb0f77c │ │ │ │ andcs r6, sp, #716 @ 0x2cc │ │ │ │ - blcs 0xec114 │ │ │ │ - mcrge 4, 7, pc, cr15, cr10, {1} @ │ │ │ │ + blcs 0xec1a0 │ │ │ │ + mcrge 4, 7, pc, cr13, cr10, {1} @ │ │ │ │ mcrlt 7, 6, pc, cr15, cr14, {7} @ │ │ │ │ vrshl.s8 d25, d9, d1 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ movwls r0, #34101 @ 0x8535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c08 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfedd0e6c │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr5, cr10, {7} │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfed50ef8 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr3, cr10, {7} │ │ │ │ vrshl.s8 d25, d9, d1 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ movwls r0, #34101 @ 0x8535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c28 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe7d0e9c │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr13, cr10, {7} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe750f28 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr11, cr10, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ ldc2 7, cr15, [r0, #-988] @ 0xfffffc24 │ │ │ │ - @ instruction: 0x03a4f641 │ │ │ │ + bicseq pc, r4, #68157440 @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blt 0x1451dcc │ │ │ │ - blcs 0x1229e4 │ │ │ │ - blge 0x3d17d4 │ │ │ │ - blx 0x411dba │ │ │ │ + blt 0x1451e58 │ │ │ │ + blcs 0x122a70 │ │ │ │ + blge 0x3d1860 │ │ │ │ + blx 0x291e46 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r7, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0050ce5 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ tstmi r5, #536870916 @ 0x20000004 │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldclge 4, cr15, [r7], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xf43e2d00 │ │ │ │ svcvs 0x00b3ac74 │ │ │ │ @ instruction: 0xf8862201 │ │ │ │ - blcs 0x15c000 │ │ │ │ + blcs 0x15c08c │ │ │ │ rschi pc, r1, r0, lsl #6 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ ldrtmi r8, [r0], -r2, ror #1 │ │ │ │ - mrc2 0, 5, pc, cr0, cr4, {0} │ │ │ │ + mcr2 0, 3, pc, cr14, cr4, {0} @ │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - ldrtmi sl, [r0], -r4, lsl #29 │ │ │ │ + ldrtmi sl, [r0], -r2, lsl #29 │ │ │ │ @ instruction: 0xf7f74629 │ │ │ │ - svcvs 0x00b0fb1f │ │ │ │ + svcvs 0x00b0fb19 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - @ instruction: 0xf1a0ae7c │ │ │ │ + @ instruction: 0xf1a0ae7a │ │ │ │ @ instruction: 0xf1dc0c05 │ │ │ │ - bl 0x10d3e40 │ │ │ │ + bl 0x10d3ecc │ │ │ │ ldrvs r0, [r0, ip]! │ │ │ │ @ instruction: 0xf77c0100 │ │ │ │ - andcs pc, r4, #23808 @ 0x5d00 │ │ │ │ + andcs pc, r4, #5888 @ 0x1700 │ │ │ │ tstpvc sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf800f7d4 │ │ │ │ - mcrlt 7, 3, pc, cr11, cr10, {7} @ │ │ │ │ - blcs 0x122a6c │ │ │ │ + @ instruction: 0xffd8f7d3 │ │ │ │ + mcrlt 7, 3, pc, cr9, cr10, {7} @ │ │ │ │ + blcs 0x122af8 │ │ │ │ @ instruction: 0xf640d8bc │ │ │ │ - vsubl.s8 , d0, d1 │ │ │ │ + vsubl.s8 , d16, d1 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 3, pc, cr4, cr9, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr2, cr9, {7} @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faac73 │ │ │ │ - @ instruction: 0x4621be5a │ │ │ │ + @ instruction: 0x4621be58 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 2, pc, cr10, cr7, {7} │ │ │ │ + mrc2 7, 2, pc, cr8, cr7, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f99d09 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1a90f90 │ │ │ │ - mcrlt 7, 2, pc, cr9, cr10, {7} @ │ │ │ │ + stmdacs r0, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1a9101c │ │ │ │ + mcrlt 7, 2, pc, cr7, cr10, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - strb pc, [sp, r5, ror #28]! @ │ │ │ │ + strb pc, [sp, r3, ror #28]! @ │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - @ instruction: 0xf88cf7fa │ │ │ │ + @ instruction: 0xf88af7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faa98f │ │ │ │ - @ instruction: 0x4621be30 │ │ │ │ + strtmi fp, [r1], -lr, lsr #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ ldc2 7, cr15, [r0], #-988 @ 0xfffffc24 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - ldc2 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faab04 │ │ │ │ - @ instruction: 0x4621be1e │ │ │ │ + @ instruction: 0x4621be1c │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ ldc2 7, cr15, [lr], {247} @ 0xf7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - stc2l 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faac3a │ │ │ │ - strtmi fp, [r1], -ip, lsl #28 │ │ │ │ + strtmi fp, [r1], -sl, lsl #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 0, pc, cr12, cr7, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr10, cr7, {7} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f99d09 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x10d102c │ │ │ │ - ldcllt 7, cr15, [fp, #1000]! @ 0x3e8 │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x10d10b8 │ │ │ │ + ldcllt 7, cr15, [r9, #1000]! @ 0x3e8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - @ instruction: 0xe7edfe17 │ │ │ │ + @ instruction: 0xe7edfe15 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f7950b │ │ │ │ - blls 0x3139cc │ │ │ │ - strbvs pc, [r4, #577]! @ 0x241 @ │ │ │ │ + blls 0x313a50 │ │ │ │ + ldrvc pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2770f8d3 │ │ │ │ - blt 0x1151f64 │ │ │ │ + blt 0x1151ff0 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - @ instruction: 0xf864f7fa │ │ │ │ + @ instruction: 0xf862f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faa929 │ │ │ │ - @ instruction: 0x4621bdd0 │ │ │ │ + strtmi fp, [r1], -lr, asr #27 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - mrc2 7, 3, pc, cr10, cr7, {7} │ │ │ │ + mrc2 7, 3, pc, cr8, cr7, {7} │ │ │ │ vqdmulh.s d25, d1, d8 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ - bl 0x21547c │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ + bl 0x215508 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fe26d0 │ │ │ │ @ instruction: 0x4621baf7 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xff091f9e │ │ │ │ + blx 0xff09202a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - ldc2l 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ + ldc2l 7, cr15, [r8], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faaa46 │ │ │ │ - blcc 0x203688 │ │ │ │ + blcc 0x20370c │ │ │ │ @ instruction: 0xf67f2b01 │ │ │ │ @ instruction: 0xf04faf1e │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mcr2 7, 4, pc, cr6, cr11, {6} @ │ │ │ │ - ldclt 7, cr15, [pc, #1000] @ 0xd43d8 │ │ │ │ - blcs 0x122c04 │ │ │ │ + mrc2 7, 2, pc, cr14, cr11, {6} │ │ │ │ + ldclt 7, cr15, [sp, #1000] @ 0x3e8 │ │ │ │ + blcs 0x122c90 │ │ │ │ mcrge 6, 4, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf77be7f1 │ │ │ │ - @ instruction: 0xf008fec7 │ │ │ │ + @ instruction: 0xf008fe81 │ │ │ │ strmi r0, [r4], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xff4cf7d3 │ │ │ │ + @ instruction: 0xff24f7d3 │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ strtmi r1, [r0], -r9, ror #24 │ │ │ │ - cdp2 7, 11, cr15, cr8, cr7, {7} │ │ │ │ - stclt 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ - mrc2 7, 5, pc, cr6, cr11, {3} │ │ │ │ + cdp2 7, 11, cr15, cr2, cr7, {7} │ │ │ │ + stclt 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ + mrc2 7, 3, pc, cr0, cr11, {3} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r5, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d34630 │ │ │ │ - stmdals r5, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r5, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e74629 │ │ │ │ - @ instruction: 0xf7fafea7 │ │ │ │ - stmdacc r4, {r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fafea1 │ │ │ │ + stmdacc r4, {r1, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf63f2801 │ │ │ │ @ instruction: 0xf77baec9 │ │ │ │ - strbmi pc, [r2], -r1, lsr #29 @ │ │ │ │ + @ instruction: 0x4642fe5b │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0x462f4630 │ │ │ │ - @ instruction: 0xff26f7d3 │ │ │ │ + mrc2 7, 7, pc, cr14, cr3, {6} │ │ │ │ stclt 7, cr15, [r9, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq fp, r4, sl, asr #28 │ │ │ │ + @ instruction: 0x0084bdbe │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #10705 @ 0x29d1 │ │ │ │ ldrmi fp, [r7], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - ldc2 7, cr15, [sl, #924]! @ 0x39c │ │ │ │ + ldc2 7, cr15, [r4, #924]! @ 0x39c │ │ │ │ stmdavs r0!, {r7, r9, sl, lr}^ │ │ │ │ - ldc2 7, cr15, [r6, #924]! @ 0x39c │ │ │ │ + ldc2 7, cr15, [r0, #924]! @ 0x39c │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r2, #924]! @ 0x39c │ │ │ │ + stc2 7, cr15, [ip, #924]! @ 0x39c │ │ │ │ @ instruction: 0xf8d54603 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ movlt r2, r0 │ │ │ │ stmdavs r1!, {r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ ldmib r4, {r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf010c201 │ │ │ │ - b 0x11540ec │ │ │ │ + b 0x1154178 │ │ │ │ tstle r4, ip, lsl #4 │ │ │ │ @ instruction: 0x0c01ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ movwmi sp, #41221 @ 0xa105 │ │ │ │ andmi r6, sl, #14745600 @ 0xe10000 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ andlt sp, r5, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462883f0 │ │ │ │ @ instruction: 0xf0149303 │ │ │ │ - blls 0x1d3618 │ │ │ │ + blls 0x1d359c │ │ │ │ stmdbvs r0!, {r3, r5, r8, ip, sp, pc} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ strvs lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0x200147b8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -200557,32 +200590,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ addlt r4, r4, r5, lsl #12 │ │ │ │ stmdavs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4617 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - stc2l 7, cr15, [r2, #-924]! @ 0xfffffc64 │ │ │ │ + ldc2l 7, cr15, [ip, #-924] @ 0xfffffc64 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr}^ │ │ │ │ - ldc2l 7, cr15, [lr, #-924] @ 0xfffffc64 │ │ │ │ + ldc2l 7, cr15, [r8, #-924] @ 0xfffffc64 │ │ │ │ @ instruction: 0xf8d54602 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ mvnslt r2, r0 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ ldmib r4, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r3, #45312 @ 0xb100 │ │ │ │ ldrle r0, [r4], #-1755 @ 0xfffff925 │ │ │ │ - blcs 0x1ae4f0 │ │ │ │ + blcs 0x1ae57c │ │ │ │ ldmib r4, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ movwmi r3, #45312 @ 0xb100 │ │ │ │ andmi r6, fp, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ @ instruction: 0xf0149203 │ │ │ │ - bls 0x1d3588 │ │ │ │ + bls 0x1d350c │ │ │ │ stmiavs r0!, {r5, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r4, [r3], -r1, asr #12 │ │ │ │ ldrmi r9, [r8, r0, lsl #12]! │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -200598,17 +200631,17 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r7], -r6, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0, #-924] @ 0xfffffc64 │ │ │ │ + stc2 7, cr15, [sl, #-924] @ 0xfffffc64 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [ip, #-924] @ 0xfffffc64 │ │ │ │ + stc2 7, cr15, [r6, #-924] @ 0xfffffc64 │ │ │ │ @ instruction: 0xf8d54602 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ cmnlt r8, r0 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ movwne lr, #2516 @ 0x9d4 │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ @@ -200618,3611 +200651,3611 @@ │ │ │ │ andle r2, r9, r0 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andls r4, r5, #40, 12 @ 0x2800000 │ │ │ │ - stc2 0, cr15, [sl], #80 @ 0x50 │ │ │ │ + stc2l 0, cr15, [r8], #-80 @ 0xffffffb0 │ │ │ │ cmplt r0, r5, lsl #20 │ │ │ │ strvs lr, [r2], -sp, asr #19 │ │ │ │ ldmib r4, {r0, r6, r9, sl, lr}^ │ │ │ │ movwls r3, #3 │ │ │ │ movwls r1, #6107 @ 0x17db │ │ │ │ @ instruction: 0x200147b8 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b460 │ │ │ │ + bl 0xfec2b4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-6 │ │ │ │ - stc2 7, cr15, [ip], #-600 @ 0xfffffda8 │ │ │ │ + blx 0xffa92166 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b498 │ │ │ │ + bl 0xfec2b524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-14 │ │ │ │ - ldc2 7, cr15, [r0], {150} @ 0x96 │ │ │ │ + blx 0xff39219e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b4d0 │ │ │ │ + bl 0xfec2b55c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-3 │ │ │ │ - blx 0xffe1214a │ │ │ │ + blx 0xfec921d6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b508 │ │ │ │ + bl 0xfec2b594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-11 │ │ │ │ - blx 0xff712182 │ │ │ │ + blx 0xfe59220e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b540 │ │ │ │ + bl 0xfec2b5cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-8 │ │ │ │ - blx 0xff0121ba │ │ │ │ + blx 0x1e92246 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b578 │ │ │ │ + bl 0xfec2b604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vmvn.i32 d22, #1535 @ 0x000005ff │ │ │ │ - blls 0x2973c4 │ │ │ │ + vqdmulh.s d22, d16, d1[0] │ │ │ │ + blls 0x297450 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x2843b0 │ │ │ │ - ldc2l 7, cr15, [r8], #584 @ 0x248 │ │ │ │ + blls 0x28443c │ │ │ │ + ldc2 7, cr15, [r2], #584 @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b5c0 │ │ │ │ + bl 0xfec2b64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vmull.s8 q11, d16, d13 │ │ │ │ - blls 0x29740c │ │ │ │ + vmov.i32 d23, #2559 @ 0x000009ff │ │ │ │ + blls 0x297498 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x2843f8 │ │ │ │ - ldc2l 7, cr15, [r4], {146} @ 0x92 │ │ │ │ + blls 0x284484 │ │ │ │ + stc2 7, cr15, [lr], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b608 │ │ │ │ + bl 0xfec2b694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vqdmulh.s d22, d16, d1[5] │ │ │ │ - blls 0x297454 │ │ │ │ + vmvn.i32 , #511 @ 0x000001ff │ │ │ │ + blls 0x2974e0 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x284440 │ │ │ │ - ldc2 7, cr15, [r0], #584 @ 0x248 │ │ │ │ + blls 0x2844cc │ │ │ │ + stc2l 7, cr15, [sl], #-584 @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b650 │ │ │ │ + bl 0xfec2b6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vmvn.i32 d23, #3583 @ 0x00000dff │ │ │ │ - blls 0x29749c │ │ │ │ + vqdmulh.s d23, d16, d1[2] │ │ │ │ + blls 0x297528 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x284488 │ │ │ │ - stc2 7, cr15, [ip], {146} @ 0x92 │ │ │ │ + blls 0x284514 │ │ │ │ + mcrr2 7, 9, pc, r6, cr2 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b698 │ │ │ │ + bl 0xfec2b724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ - vmin.s8 d20, d4, d10 │ │ │ │ - @ instruction: 0xf2c07c95 │ │ │ │ - blls 0x2974e4 │ │ │ │ + @ instruction: 0xf644461a │ │ │ │ + vmull.s8 q8, d0, d17 │ │ │ │ + blls 0x297570 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x2844d0 │ │ │ │ - stc2l 7, cr15, [r8], #-584 @ 0xfffffdb8 │ │ │ │ + blls 0x28455c │ │ │ │ + stc2 7, cr15, [r2], #-584 @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b6e0 │ │ │ │ + bl 0xfec2b76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ - vmin.s8 d20, d4, d10 │ │ │ │ - vqdmulh.s d23, d16, d1[7] │ │ │ │ - blls 0x29752c │ │ │ │ + @ instruction: 0xf644461a │ │ │ │ + vmvn.i32 q8, #2559 @ 0x000009ff │ │ │ │ + blls 0x2975b8 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x284518 │ │ │ │ - mcrr2 7, 9, pc, r4, cr2 @ │ │ │ │ + blls 0x2845a4 │ │ │ │ + blx 0x923e2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b728 │ │ │ │ + bl 0xfec2b7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0xf644461a │ │ │ │ - vqdmulh.s d16, d0, d1[1] │ │ │ │ - blls 0x297574 │ │ │ │ + @ instruction: 0xf2c00cd1 │ │ │ │ + blls 0x297600 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x284560 │ │ │ │ - stc2 7, cr15, [r0], #-584 @ 0xfffffdb8 │ │ │ │ + blls 0x2845ec │ │ │ │ + blx 0xff79242a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b770 │ │ │ │ + bl 0xfec2b7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0xf644461a │ │ │ │ - @ instruction: 0xf2c00c9d │ │ │ │ - blls 0x2975bc │ │ │ │ + vmull.s8 , d0, d25 │ │ │ │ + blls 0x297648 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x2845a8 │ │ │ │ - blx 0x123e6 │ │ │ │ + blls 0x284634 │ │ │ │ + blx 0xfee92472 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b7b8 │ │ │ │ + bl 0xfec2b844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ stcls 12, cr0, [r6], {-0} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcleq 6, cr15, [r5], #272 @ 0x110 │ │ │ │ + stcne 6, cr15, [r1], {68} @ 0x44 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf792c008 │ │ │ │ - ldrdlt pc, [r4], -fp │ │ │ │ + mullt r4, r5, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b7fc │ │ │ │ + bl 0xfec2b888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ stcls 12, cr0, [r6], {-0} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - mcrrne 6, 4, pc, sp, cr4 @ │ │ │ │ + ldclne 6, cr15, [r9], {68} @ 0x44 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf792c008 │ │ │ │ - @ instruction: 0xb004fbb9 │ │ │ │ + andlt pc, r4, r3, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b840 │ │ │ │ + bl 0xfec2b8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x40468c │ │ │ │ + bl 0x404718 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dce74 │ │ │ │ + bl 0x3dcf00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff39246e │ │ │ │ + blx 0xfe2124fa │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r4, lsr #10 │ │ │ │ + umulleq fp, r4, r8, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b898 │ │ │ │ + bl 0xfec2b924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4046e4 │ │ │ │ + bl 0x404770 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r8, r3, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcecc │ │ │ │ + bl 0x3dcf58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe8924c6 │ │ │ │ + blx 0x1712552 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, ip, asr #9 │ │ │ │ + addeq fp, r4, r0, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b8f0 │ │ │ │ + bl 0xfec2b97c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x40473c │ │ │ │ + bl 0x4047c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcf24 │ │ │ │ + bl 0x3dcfb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1d9251e │ │ │ │ + blx 0xc125aa │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r4, ror r4 │ │ │ │ + addeq fp, r4, r8, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b948 │ │ │ │ + bl 0xfec2b9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404794 │ │ │ │ + bl 0x404820 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r0, r3, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcf7c │ │ │ │ + bl 0x3dd008 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1292576 │ │ │ │ + blx 0x112602 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, ip, lsl r4 │ │ │ │ + umulleq fp, r4, r0, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b9a0 │ │ │ │ + bl 0xfec2ba2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4047ec │ │ │ │ + bl 0x404878 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71b8f243 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcfd4 │ │ │ │ + bl 0x3dd060 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x7925ce │ │ │ │ + blx 0xff612658 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r4, asr #7 │ │ │ │ + addeq fp, r4, r8, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b9f8 │ │ │ │ + bl 0xfec2ba84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404844 │ │ │ │ + bl 0x4048d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r4, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd02c │ │ │ │ + bl 0x3dd0b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffc92624 │ │ │ │ + blx 0xfeb126b0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, ip, ror #6 │ │ │ │ + addeq fp, r4, r0, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ba50 │ │ │ │ + bl 0xfec2badc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x40489c │ │ │ │ + bl 0x404928 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_fiq, r3 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd084 │ │ │ │ + bl 0x3dd110 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff19267c │ │ │ │ + blx 0x2012708 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r4, lsl r3 │ │ │ │ + addeq fp, r4, r8, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2baa8 │ │ │ │ + bl 0xfec2bb34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4048f4 │ │ │ │ + bl 0x404980 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd0dc │ │ │ │ + bl 0x3dd168 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe6926d4 │ │ │ │ + blx 0x1512760 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084b2bc │ │ │ │ + addeq fp, r4, r0, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bb00 │ │ │ │ + bl 0xfec2bb8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x40494c │ │ │ │ + bl 0x4049d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r3, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd134 │ │ │ │ + bl 0x3dd1c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1b9272c │ │ │ │ + blx 0xa127b8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r4, ror #4 │ │ │ │ + ldrdeq fp, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bb58 │ │ │ │ + bl 0xfec2bbe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4049a4 │ │ │ │ + bl 0x404a30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd18c │ │ │ │ + bl 0x3dd218 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1092784 │ │ │ │ + @ instruction: 0xf9f8f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, ip, lsl #4 │ │ │ │ + addeq fp, r4, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bbb0 │ │ │ │ + bl 0xfec2bc3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4049fc │ │ │ │ + bl 0x404a88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd1e4 │ │ │ │ + bl 0x3dd270 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x5927dc │ │ │ │ + @ instruction: 0xf9ccf77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084b1b4 │ │ │ │ + addeq fp, r4, r8, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bc08 │ │ │ │ + bl 0xfec2bc94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404a54 │ │ │ │ + bl 0x404ae0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd23c │ │ │ │ + bl 0x3dd2c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e6f77c │ │ │ │ + @ instruction: 0xf9a0f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, ip, asr r1 │ │ │ │ + ldrdeq fp, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bc60 │ │ │ │ + bl 0xfec2bcec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404aac │ │ │ │ + bl 0x404b38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd294 │ │ │ │ + bl 0x3dd320 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9baf77c │ │ │ │ + @ instruction: 0xf974f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r4, lsl #2 │ │ │ │ + addeq fp, r4, r8, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bcb8 │ │ │ │ + bl 0xfec2bd44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404b04 │ │ │ │ + bl 0x404b90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd2ec │ │ │ │ + bl 0x3dd378 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf98ef77c │ │ │ │ + @ instruction: 0xf948f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, ip, lsr #1 │ │ │ │ + addeq fp, r4, r0, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bd10 │ │ │ │ + bl 0xfec2bd9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404b5c │ │ │ │ + bl 0x404be8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd344 │ │ │ │ + bl 0x3dd3d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf962f77c │ │ │ │ + @ instruction: 0xf91cf77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r4, asr r0 │ │ │ │ + addeq sl, r4, r8, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bd68 │ │ │ │ + bl 0xfec2bdf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404bb4 │ │ │ │ + bl 0x404c40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd39c │ │ │ │ + bl 0x3dd428 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf936f77c │ │ │ │ + @ instruction: 0xf8f0f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], ip │ │ │ │ + addeq sl, r4, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bdc0 │ │ │ │ + bl 0xfec2be4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404c0c │ │ │ │ + bl 0x404c98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd3f4 │ │ │ │ + bl 0x3dd480 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf90af77c │ │ │ │ + @ instruction: 0xf8c4f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, lsr #31 │ │ │ │ + addeq sl, r4, r8, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2be18 │ │ │ │ + bl 0xfec2bea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404c64 │ │ │ │ + bl 0x404cf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r4, r0, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd44c │ │ │ │ + bl 0x3dd4d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8def77c │ │ │ │ + @ instruction: 0xf898f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, asr #30 │ │ │ │ + addeq sl, r4, r0, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2be70 │ │ │ │ + bl 0xfec2befc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404cbc │ │ │ │ + bl 0x404d48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51b4f240 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd4a4 │ │ │ │ + bl 0x3dd530 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b2f77c │ │ │ │ + @ instruction: 0xf86cf77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], r4 │ │ │ │ + addeq sl, r4, r8, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bec8 │ │ │ │ + bl 0xfec2bf54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404d14 │ │ │ │ + bl 0x404da0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd4fc │ │ │ │ + bl 0x3dd588 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf886f77c │ │ │ │ + @ instruction: 0xf840f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r4, ip, lr │ │ │ │ + addeq sl, r4, r0, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bf20 │ │ │ │ + bl 0xfec2bfac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404d6c │ │ │ │ + bl 0x404df8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_fiq, r0 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd554 │ │ │ │ + bl 0x3dd5e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf85af77c │ │ │ │ + @ instruction: 0xf814f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, asr #28 │ │ │ │ + @ instruction: 0x0084adb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bf78 │ │ │ │ + bl 0xfec2c004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404dc4 │ │ │ │ + bl 0x404e50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41acf240 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd5ac │ │ │ │ + bl 0x3dd638 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf82ef77c │ │ │ │ + @ instruction: 0xffe8f77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, ror #27 │ │ │ │ + addeq sl, r4, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bfd0 │ │ │ │ + bl 0xfec2c05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404e1c │ │ │ │ + bl 0x404ea8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd604 │ │ │ │ + bl 0x3dd690 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf802f77c │ │ │ │ + @ instruction: 0xffbcf77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r4, r4, sp │ │ │ │ + addeq sl, r4, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c028 │ │ │ │ + bl 0xfec2c0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404e74 │ │ │ │ + bl 0x404f00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_usr, r0 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd65c │ │ │ │ + bl 0x3dd6e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd6f77b │ │ │ │ + @ instruction: 0xff90f77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, lsr sp │ │ │ │ + @ instruction: 0x0084acb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c080 │ │ │ │ + bl 0xfec2c10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404ecc │ │ │ │ + bl 0x404f58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd6b4 │ │ │ │ + bl 0x3dd740 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffaaf77b │ │ │ │ + @ instruction: 0xff64f77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, ror #25 │ │ │ │ + addeq sl, r4, r8, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c0d8 │ │ │ │ + bl 0xfec2c164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404f24 │ │ │ │ + bl 0x404fb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd70c │ │ │ │ + bl 0x3dd798 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff7ef77b │ │ │ │ + @ instruction: 0xff38f77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, lsl #25 │ │ │ │ + addeq sl, r4, r0, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c130 │ │ │ │ + bl 0xfec2c1bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404f7c │ │ │ │ + bl 0x405008 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd764 │ │ │ │ + bl 0x3dd7f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff52f77b │ │ │ │ + @ instruction: 0xff0cf77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, lsr ip │ │ │ │ + addeq sl, r4, r8, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c188 │ │ │ │ + bl 0xfec2c214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404fd4 │ │ │ │ + bl 0x405060 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd7bc │ │ │ │ + bl 0x3dd848 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff26f77b │ │ │ │ + mcr2 7, 7, pc, cr0, cr11, {3} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r4], ip │ │ │ │ + addeq sl, r4, r0, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c1e0 │ │ │ │ + bl 0xfec2c26c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x40502c │ │ │ │ + bl 0x4050b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd814 │ │ │ │ + bl 0x3dd8a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr10, cr11, {3} │ │ │ │ + mrc2 7, 5, pc, cr4, cr11, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, lsl #23 │ │ │ │ + strdeq sl, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c238 │ │ │ │ + bl 0xfec2c2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405084 │ │ │ │ + bl 0x405110 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd86c │ │ │ │ + bl 0x3dd8f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr14, cr11, {3} @ │ │ │ │ + mcr2 7, 4, pc, cr8, cr11, {3} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, lsr #22 │ │ │ │ + addeq sl, r4, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c290 │ │ │ │ + bl 0xfec2c31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4050dc │ │ │ │ + bl 0x405168 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd8c4 │ │ │ │ + bl 0x3dd950 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr2, cr11, {3} @ │ │ │ │ + mrc2 7, 2, pc, cr12, cr11, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r4], r4 │ │ │ │ + addeq sl, r4, r8, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c2e8 │ │ │ │ + bl 0xfec2c374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405134 │ │ │ │ + bl 0x4051c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 96), r0 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd91c │ │ │ │ + bl 0x3dd9a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr6, cr11, {3} │ │ │ │ + mrc2 7, 1, pc, cr0, cr11, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, ror sl │ │ │ │ + strdeq sl, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c340 │ │ │ │ + bl 0xfec2c3cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x40518c │ │ │ │ + bl 0x405218 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 100), r1 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd974 │ │ │ │ + bl 0x3dda00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr10, cr11, {3} @ │ │ │ │ + mcr2 7, 0, pc, cr4, cr11, {3} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, lsr #20 │ │ │ │ + umulleq sl, r4, r8, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c398 │ │ │ │ + bl 0xfec2c424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4051e4 │ │ │ │ + bl 0x405270 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd9cc │ │ │ │ + bl 0x3dda58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr14, cr11, {3} │ │ │ │ + ldc2l 7, cr15, [r8, #492] @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, asr #19 │ │ │ │ + addeq sl, r4, r0, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c3f0 │ │ │ │ + bl 0xfec2c47c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x40523c │ │ │ │ + bl 0x4052c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dda24 │ │ │ │ + bl 0x3ddab0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r2, #492]! @ 0x1ec │ │ │ │ + stc2 7, cr15, [ip, #492]! @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, ror r9 │ │ │ │ + addeq sl, r4, r8, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c448 │ │ │ │ + bl 0xfec2c4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405294 │ │ │ │ + bl 0x405320 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dda7c │ │ │ │ + bl 0x3ddb08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r6, #492] @ 0x1ec │ │ │ │ + stc2 7, cr15, [r0, #492] @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, lsl r9 │ │ │ │ + umulleq sl, r4, r0, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c4a0 │ │ │ │ + bl 0xfec2c52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4052ec │ │ │ │ + bl 0x405378 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddad4 │ │ │ │ + bl 0x3ddb60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [sl, #492] @ 0x1ec │ │ │ │ + ldc2l 7, cr15, [r4, #-492] @ 0xfffffe14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, asr #17 │ │ │ │ + addeq sl, r4, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c4f8 │ │ │ │ + bl 0xfec2c584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405344 │ │ │ │ + bl 0x4053d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddb2c │ │ │ │ + bl 0x3ddbb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ + stc2 7, cr15, [r8, #-492]! @ 0xfffffe14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, ror #16 │ │ │ │ + addeq sl, r4, r0, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c550 │ │ │ │ + bl 0xfec2c5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x40539c │ │ │ │ + bl 0x405428 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddb84 │ │ │ │ + bl 0x3ddc10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r2, #-492] @ 0xfffffe14 │ │ │ │ + ldc2l 7, cr15, [ip], #492 @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, lsl r8 │ │ │ │ + addeq sl, r4, r8, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c5a8 │ │ │ │ + bl 0xfec2c634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4053f4 │ │ │ │ + bl 0x405480 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r0, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddbdc │ │ │ │ + bl 0x3ddc68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r6, #-492] @ 0xfffffe14 │ │ │ │ + ldc2l 7, cr15, [r0], {123} @ 0x7b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084a7bc │ │ │ │ + addeq sl, r4, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c600 │ │ │ │ + bl 0xfec2c68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x40544c │ │ │ │ + bl 0x4054d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r0, fp, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddc34 │ │ │ │ + bl 0x3ddcc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [sl], #492 @ 0x1ec │ │ │ │ + stc2 7, cr15, [r4], #492 @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, ror #14 │ │ │ │ + ldrdeq sl, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c658 │ │ │ │ + bl 0xfec2c6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4054a4 │ │ │ │ + bl 0x405530 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddc8c │ │ │ │ + bl 0x3ddd18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [lr], #492 @ 0x1ec │ │ │ │ + ldc2l 7, cr15, [r8], #-492 @ 0xfffffe14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, lsl #14 │ │ │ │ + addeq sl, r4, r0, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c6b0 │ │ │ │ + bl 0xfec2c73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fb8e8 │ │ │ │ - bl 0x3d8cdc │ │ │ │ + bl 0x3fb974 │ │ │ │ + bl 0x3d8d68 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f98e4 │ │ │ │ + bl 0x3f9970 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vsra.s64 q10, q4, #64 │ │ │ │ - bl 0x1d5b40 │ │ │ │ + bl 0x1d5bcc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [lr], {123} @ 0x7b │ │ │ │ + mcrr2 7, 7, pc, r8, cr11 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084a6b2 │ │ │ │ + addeq sl, r4, r6, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c710 │ │ │ │ + bl 0xfec2c79c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fb948 │ │ │ │ - bl 0x3d8d3c │ │ │ │ + bl 0x3fb9d4 │ │ │ │ + bl 0x3d8dc8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f9944 │ │ │ │ + bl 0x3f99d0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ - bl 0x1d5ba0 │ │ │ │ + bl 0x1d5c2c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mrrc2 7, 7, pc, lr, cr11 @ │ │ │ │ + ldc2 7, cr15, [r8], {123} @ 0x7b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r2, asr r6 │ │ │ │ + addeq sl, r4, r6, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c770 │ │ │ │ + bl 0xfec2c7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fb9a8 │ │ │ │ - bl 0x3d8d9c │ │ │ │ + bl 0x3fba34 │ │ │ │ + bl 0x3d8e28 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f99a4 │ │ │ │ + bl 0x3f9a30 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ - bl 0x1d5c00 │ │ │ │ + bl 0x1d5c8c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [lr], #-492 @ 0xfffffe14 │ │ │ │ + blx 0xffb1342e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], r2 │ │ │ │ + addeq sl, r4, r6, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c7d0 │ │ │ │ + bl 0xfec2c85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fba08 │ │ │ │ - bl 0x3d8dfc │ │ │ │ + bl 0x3fba94 │ │ │ │ + bl 0x3d8e88 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f9a04 │ │ │ │ + bl 0x3f9a90 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ - bl 0x1d5c60 │ │ │ │ + bl 0x1d5cec │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x93402 │ │ │ │ + blx 0xfef1348e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r4, r2, r5 │ │ │ │ + addeq sl, r4, r6, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c830 │ │ │ │ + bl 0xfec2c8bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x40567c │ │ │ │ + bl 0x405708 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b8f241 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dde64 │ │ │ │ + bl 0x3ddef0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff59345a │ │ │ │ + blx 0xfe4134e6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, lsr r5 │ │ │ │ + addeq sl, r4, r8, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c888 │ │ │ │ + bl 0xfec2c914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4056d4 │ │ │ │ + bl 0x405760 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrspl pc, r1, #4 @ │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddebc │ │ │ │ + bl 0x3ddf48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfea934b2 │ │ │ │ + blx 0x191353e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r4], ip │ │ │ │ + addeq sl, r4, r0, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c8e0 │ │ │ │ + bl 0xfec2c96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x40572c │ │ │ │ + bl 0x4057b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddf14 │ │ │ │ + bl 0x3ddfa0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1f9350a │ │ │ │ + blx 0xe13596 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, lsl #9 │ │ │ │ + strdeq sl, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c938 │ │ │ │ + bl 0xfec2c9c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405784 │ │ │ │ + bl 0x405810 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddf6c │ │ │ │ + bl 0x3ddff8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1493562 │ │ │ │ + blx 0x3135ee │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, lsr #8 │ │ │ │ + addeq sl, r4, r0, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c990 │ │ │ │ + bl 0xfec2ca1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4057dc │ │ │ │ + bl 0x405868 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddfc4 │ │ │ │ + bl 0x3de050 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x9935ba │ │ │ │ + blx 0xff813644 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r4], r4 │ │ │ │ + addeq sl, r4, r8, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c9e8 │ │ │ │ + bl 0xfec2ca74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405834 │ │ │ │ + bl 0x4058c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R12_fiq, r1 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3de01c │ │ │ │ + bl 0x3de0a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffe93610 │ │ │ │ + blx 0xfed1369c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, ror r3 │ │ │ │ + strdeq sl, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ca40 │ │ │ │ + bl 0xfec2cacc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x40588c │ │ │ │ + bl 0x405918 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3de074 │ │ │ │ + bl 0x3de100 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff393668 │ │ │ │ + blx 0xfe2136f4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, lsr #6 │ │ │ │ + umulleq sl, r4, r8, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ca98 │ │ │ │ + bl 0xfec2cb24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4058e4 │ │ │ │ + bl 0x405970 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3de0cc │ │ │ │ + bl 0x3de158 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe8936c0 │ │ │ │ + blx 0x171374c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, asr #5 │ │ │ │ + addeq sl, r4, r0, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2caf0 │ │ │ │ + bl 0xfec2cb7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ vaddw.s8 q8, q8, d12 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9930 │ │ │ │ + bl 0x3f99bc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d930 │ │ │ │ + bl 0x20d9bc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - mullt r4, sp, sl │ │ │ │ + andlt pc, r4, r7, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, r2, ror r2 │ │ │ │ + addeq sl, r4, r6, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cb54 │ │ │ │ + bl 0xfec2cbe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9994 │ │ │ │ + bl 0x3f9a20 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d994 │ │ │ │ + bl 0x20da20 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, fp, ror #20 │ │ │ │ + andlt pc, r4, r5, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, lr, lsl #4 │ │ │ │ + addeq sl, r4, r2, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cbb8 │ │ │ │ + bl 0xfec2cc44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f99f8 │ │ │ │ + bl 0x3f9a84 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d9f8 │ │ │ │ + bl 0x20da84 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r9, lsr sl @ │ │ │ │ + strdlt pc, [r4], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, sl, lsr #3 │ │ │ │ + addeq sl, r4, lr, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cc1c │ │ │ │ + bl 0xfec2cca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9a5c │ │ │ │ + bl 0x3f9ae8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20da5c │ │ │ │ + bl 0x20dae8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r7, lsl #20 │ │ │ │ + andlt pc, r4, r1, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, r6, asr #2 │ │ │ │ + strheq sl, [r4], sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cc80 │ │ │ │ + bl 0xfec2cd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9ac0 │ │ │ │ + bl 0x3f9b4c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dac0 │ │ │ │ + bl 0x20db4c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - ldrdlt pc, [r4], -r5 │ │ │ │ + andlt pc, r4, pc, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, r2, ror #1 │ │ │ │ + addeq sl, r4, r6, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cce4 │ │ │ │ + bl 0xfec2cd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vmla.f d23, d0, d0[1] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9b24 │ │ │ │ + bl 0x3f9bb0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20db24 │ │ │ │ + bl 0x20dbb0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r3, lsr #19 │ │ │ │ + andlt pc, r4, sp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, lr, ror r0 │ │ │ │ + strdeq r9, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cd48 │ │ │ │ + bl 0xfec2cdd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9b88 │ │ │ │ + bl 0x3f9c14 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20db88 │ │ │ │ + bl 0x20dc14 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r1, ror r9 @ │ │ │ │ + andlt pc, r4, fp, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, sl, lsl r0 │ │ │ │ + addeq r9, r4, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cdac │ │ │ │ + bl 0xfec2ce38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q8, d8 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9bec │ │ │ │ + bl 0x3f9c78 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dbec │ │ │ │ + bl 0x20dc78 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, pc, lsr r9 @ │ │ │ │ + strdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x00849fb6 │ │ │ │ + addeq r9, r4, sl, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ce10 │ │ │ │ + bl 0xfec2ce9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9c50 │ │ │ │ + bl 0x3f9cdc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dc50 │ │ │ │ + bl 0x20dcdc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, sp, lsl #18 │ │ │ │ + andlt pc, r4, r7, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, asr pc │ │ │ │ + addeq r9, r4, r6, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ce74 │ │ │ │ + bl 0xfec2cf00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 , q14, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9cb4 │ │ │ │ + bl 0x3f9d40 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dcb4 │ │ │ │ + bl 0x20dd40 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - ldrdlt pc, [r4], -fp │ │ │ │ + mullt r4, r5, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, ror #29 │ │ │ │ + addeq r9, r4, r2, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ced8 │ │ │ │ + bl 0xfec2cf64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9d18 │ │ │ │ + bl 0x3f9da4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dd18 │ │ │ │ + bl 0x20dda4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r9, lsr #17 │ │ │ │ + andlt pc, r4, r3, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, lsl #29 │ │ │ │ + strdeq r9, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cf3c │ │ │ │ + bl 0xfec2cfc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9d7c │ │ │ │ + bl 0x3f9e08 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dd7c │ │ │ │ + bl 0x20de08 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r7, ror r8 @ │ │ │ │ + andlt pc, r4, r1, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsr #28 │ │ │ │ + umulleq r9, r4, sl, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cfa0 │ │ │ │ + bl 0xfec2d02c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9de0 │ │ │ │ + bl 0x3f9e6c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dde0 │ │ │ │ + bl 0x20de6c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r5, asr #16 │ │ │ │ + @ instruction: 0xf77a6808 │ │ │ │ + strdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, asr #27 │ │ │ │ + addeq r9, r4, r6, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d004 │ │ │ │ + bl 0xfec2d090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9e44 │ │ │ │ + bl 0x3f9ed0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20de44 │ │ │ │ + bl 0x20ded0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r3, lsl r8 @ │ │ │ │ + @ instruction: 0xf77a6808 │ │ │ │ + andlt pc, r4, sp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, asr sp │ │ │ │ + ldrdeq r9, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d068 │ │ │ │ + bl 0xfec2d0f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9ea8 │ │ │ │ + bl 0x3f9f34 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dea8 │ │ │ │ + bl 0x20df34 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, ror #31 │ │ │ │ + mullt r4, fp, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r9, [r4], sl │ │ │ │ + addeq r9, r4, lr, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d0cc │ │ │ │ + bl 0xfec2d158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vsra.s64 d21, d24, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9f0c │ │ │ │ + bl 0x3f9f98 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20df0c │ │ │ │ + bl 0x20df98 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, pc, lsr #31 │ │ │ │ + andlt pc, r4, r9, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r9, r4, r6, ip │ │ │ │ + addeq r9, r4, sl, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d130 │ │ │ │ + bl 0xfec2d1bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9f70 │ │ │ │ + bl 0x3f9ffc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20df70 │ │ │ │ + bl 0x20dffc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, sp, ror pc @ │ │ │ │ + andlt pc, r4, r7, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, lsr ip │ │ │ │ + addeq r9, r4, r6, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d194 │ │ │ │ + bl 0xfec2d220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vaddw.s8 q10, q0, d28 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9fd4 │ │ │ │ + bl 0x3fa060 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dfd4 │ │ │ │ + bl 0x20e060 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, asr #30 │ │ │ │ + andlt pc, r4, r5, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, asr #23 │ │ │ │ + addeq r9, r4, r2, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d1f8 │ │ │ │ + bl 0xfec2d284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vaddw.s8 q10, q8, d12 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa038 │ │ │ │ + bl 0x3fa0c4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e038 │ │ │ │ + bl 0x20e0c4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, lsl pc @ │ │ │ │ + ldrdlt pc, [r4], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, ror #22 │ │ │ │ + ldrdeq r9, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d25c │ │ │ │ + bl 0xfec2d2e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa09c │ │ │ │ + bl 0x3fa128 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e09c │ │ │ │ + bl 0x20e128 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r7, ror #29 │ │ │ │ + andlt pc, r4, r1, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsl #22 │ │ │ │ + addeq r9, r4, sl, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d2c0 │ │ │ │ + bl 0xfec2d34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa100 │ │ │ │ + bl 0x3fa18c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e100 │ │ │ │ + bl 0x20e18c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - @ instruction: 0xb004feb5 │ │ │ │ + andlt pc, r4, pc, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, lsr #21 │ │ │ │ + addeq r9, r4, r6, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d324 │ │ │ │ + bl 0xfec2d3b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa164 │ │ │ │ + bl 0x3fa1f0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e164 │ │ │ │ + bl 0x20e1f0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, lsl #29 │ │ │ │ + andlt pc, r4, sp, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsr sl │ │ │ │ + @ instruction: 0x008499b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d388 │ │ │ │ + bl 0xfec2d414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 d20, d20, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa1c8 │ │ │ │ + bl 0x3fa254 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e1c8 │ │ │ │ + bl 0x20e254 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, asr lr @ │ │ │ │ + andlt pc, r4, fp, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r9, [r4], sl │ │ │ │ + addeq r9, r4, lr, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d3ec │ │ │ │ + bl 0xfec2d478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa22c │ │ │ │ + bl 0x3fa2b8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e22c │ │ │ │ + bl 0x20e2b8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, pc, lsl lr @ │ │ │ │ + ldrdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, ror r9 │ │ │ │ + addeq r9, r4, sl, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d450 │ │ │ │ + bl 0xfec2d4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 q9, q8, d20 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa290 │ │ │ │ + bl 0x3fa31c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e290 │ │ │ │ + bl 0x20e31c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, sp, ror #27 │ │ │ │ + andlt pc, r4, r7, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, lsl r9 │ │ │ │ + addeq r9, r4, r6, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d4b4 │ │ │ │ + bl 0xfec2d540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa2f4 │ │ │ │ + bl 0x3fa380 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e2f4 │ │ │ │ + bl 0x20e380 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - @ instruction: 0xb004fdbb │ │ │ │ + andlt pc, r4, r5, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsr #17 │ │ │ │ + addeq r9, r4, r2, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d518 │ │ │ │ + bl 0xfec2d5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa358 │ │ │ │ + bl 0x3fa3e4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e358 │ │ │ │ + bl 0x20e3e4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, lsl #27 │ │ │ │ + andlt pc, r4, r3, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, asr #16 │ │ │ │ + @ instruction: 0x008497be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d57c │ │ │ │ + bl 0xfec2d608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d23, d0, d0[2] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa3bc │ │ │ │ + bl 0x3fa448 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e3bc │ │ │ │ + bl 0x20e448 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r7, asr sp @ │ │ │ │ + andlt pc, r4, r1, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, ror #15 │ │ │ │ + addeq r9, r4, sl, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d5e0 │ │ │ │ + bl 0xfec2d66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 d21, d28, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa420 │ │ │ │ + bl 0x3fa4ac │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e420 │ │ │ │ + bl 0x20e4ac │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, lsr #26 │ │ │ │ + ldrdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, lsl #15 │ │ │ │ + strdeq r9, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d644 │ │ │ │ + bl 0xfec2d6d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa484 │ │ │ │ + bl 0x3fa510 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e484 │ │ │ │ + bl 0x20e510 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - strdlt pc, [r4], -r3 │ │ │ │ + andlt pc, r4, sp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsl r7 │ │ │ │ + umulleq r9, r4, r2, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d6a8 │ │ │ │ + bl 0xfec2d734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 q8, q2, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa4e8 │ │ │ │ + bl 0x3fa574 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e4e8 │ │ │ │ + bl 0x20e574 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, asr #25 │ │ │ │ + andlt pc, r4, fp, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x008496ba │ │ │ │ + addeq r9, r4, lr, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d70c │ │ │ │ + bl 0xfec2d798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa54c │ │ │ │ + bl 0x3fa5d8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e54c │ │ │ │ + bl 0x20e5d8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, pc, lsl #25 │ │ │ │ + andlt pc, r4, r9, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, asr r6 │ │ │ │ + addeq r9, r4, sl, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d770 │ │ │ │ + bl 0xfec2d7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d23, d16, d0[3] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa5b0 │ │ │ │ + bl 0x3fa63c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e5b0 │ │ │ │ + bl 0x20e63c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, sp, asr ip @ │ │ │ │ + andlt pc, r4, r7, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r9, [r4], r2 │ │ │ │ + addeq r9, r4, r6, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d7d4 │ │ │ │ + bl 0xfec2d860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa614 │ │ │ │ + bl 0x3fa6a0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e614 │ │ │ │ + bl 0x20e6a0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, lsr #24 │ │ │ │ + andlt pc, r4, r5, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsl #11 │ │ │ │ + addeq r9, r4, r2, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d838 │ │ │ │ + bl 0xfec2d8c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vmla.f d19, d0, d0[5] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa678 │ │ │ │ + bl 0x3fa704 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e678 │ │ │ │ + bl 0x20e704 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - strdlt pc, [r4], -r9 │ │ │ │ + @ instruction: 0xb004fbb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, lsr #10 │ │ │ │ + umulleq r9, r4, lr, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d89c │ │ │ │ + bl 0xfec2d928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vmla.f d19, d16, d0[6] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa6dc │ │ │ │ + bl 0x3fa768 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e6dc │ │ │ │ + bl 0x20e768 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r7, asr #23 │ │ │ │ + andlt pc, r4, r1, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, asr #9 │ │ │ │ + addeq r9, r4, sl, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d900 │ │ │ │ + bl 0xfec2d98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa740 │ │ │ │ + bl 0x3fa7cc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e740 │ │ │ │ + bl 0x20e7cc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - mullt r4, r5, fp │ │ │ │ + andlt pc, r4, pc, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, ror #8 │ │ │ │ + ldrdeq r9, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d964 │ │ │ │ + bl 0xfec2d9f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vaddw.s8 q9, q8, d16 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa7a4 │ │ │ │ + bl 0x3fa830 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e7a4 │ │ │ │ + bl 0x20e830 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, ror #22 │ │ │ │ + andlt pc, r4, sp, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r9, [r4], lr │ │ │ │ + addeq r9, r4, r2, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d9c8 │ │ │ │ + bl 0xfec2da54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vsra.s64 d16, d0, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa808 │ │ │ │ + bl 0x3fa894 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e808 │ │ │ │ + bl 0x20e894 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, lsr fp @ │ │ │ │ + andlt pc, r4, fp, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r9, r4, sl, r3 │ │ │ │ + addeq r9, r4, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2da2c │ │ │ │ + bl 0xfec2dab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa86c │ │ │ │ + bl 0x3fa8f8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e86c │ │ │ │ + bl 0x20e8f8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - strdlt pc, [r4], -pc @ │ │ │ │ + @ instruction: 0xb004fab9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsr r3 │ │ │ │ + addeq r9, r4, sl, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2da90 │ │ │ │ + bl 0xfec2db1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa8d0 │ │ │ │ + bl 0x3fa95c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e8d0 │ │ │ │ + bl 0x20e95c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, sp, asr #21 │ │ │ │ + andlt pc, r4, r7, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r9, [r4], r2 │ │ │ │ + addeq r9, r4, r6, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2daf4 │ │ │ │ + bl 0xfec2db80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa934 │ │ │ │ + bl 0x3fa9c0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e934 │ │ │ │ + bl 0x20e9c0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - mullt r4, fp, sl │ │ │ │ + andlt pc, r4, r5, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, ror #4 │ │ │ │ + addeq r9, r4, r2, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2db58 │ │ │ │ + bl 0xfec2dbe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d18, d0, d0[4] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa998 │ │ │ │ + bl 0x3faa24 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e998 │ │ │ │ + bl 0x20ea24 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, ror #20 │ │ │ │ + andlt pc, r4, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, lsl #4 │ │ │ │ + addeq r9, r4, lr, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dbbc │ │ │ │ + bl 0xfec2dc48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d18, d16, d0[5] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa9fc │ │ │ │ + bl 0x3faa88 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e9fc │ │ │ │ + bl 0x20ea88 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r7, lsr sl @ │ │ │ │ + strdlt pc, [r4], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsr #3 │ │ │ │ + addeq r9, r4, sl, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dc20 │ │ │ │ + bl 0xfec2dcac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d18, d16, d0[6] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faa60 │ │ │ │ + bl 0x3faaec │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ea60 │ │ │ │ + bl 0x20eaec │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, lsl #20 │ │ │ │ + @ instruction: 0xb004f9bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, asr #2 │ │ │ │ + strheq r9, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dc84 │ │ │ │ + bl 0xfec2dd10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d19, d0, d0[7] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faac4 │ │ │ │ + bl 0x3fab50 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eac4 │ │ │ │ + bl 0x20eb50 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - ldrdlt pc, [r4], -r3 │ │ │ │ + andlt pc, r4, sp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r9, [r4], lr │ │ │ │ + addeq r9, r4, r2, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dce8 │ │ │ │ + bl 0xfec2dd74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d17, d16, d0[4] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fab28 │ │ │ │ + bl 0x3fabb4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eb28 │ │ │ │ + bl 0x20ebb4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, lsr #19 │ │ │ │ + andlt pc, r4, fp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, ror r0 │ │ │ │ + addeq r8, r4, lr, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dd4c │ │ │ │ + bl 0xfec2ddd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d18, d0, d0[5] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fab8c │ │ │ │ + bl 0x3fac18 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eb8c │ │ │ │ + bl 0x20ec18 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, pc, ror #18 │ │ │ │ + andlt pc, r4, r9, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsl r0 │ │ │ │ + addeq r8, r4, sl, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ddb0 │ │ │ │ + bl 0xfec2de3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fabf0 │ │ │ │ + bl 0x3fac7c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ebf0 │ │ │ │ + bl 0x20ec7c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, sp, lsr r9 @ │ │ │ │ + strdlt pc, [r4], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x00848fb2 │ │ │ │ + addeq r8, r4, r6, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2de14 │ │ │ │ + bl 0xfec2dea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 q10, q12, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fac54 │ │ │ │ + bl 0x3face0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ec54 │ │ │ │ + bl 0x20ece0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, lsl #18 │ │ │ │ + andlt pc, r4, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, lr, asr #30 │ │ │ │ + addeq r8, r4, r2, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2de78 │ │ │ │ + bl 0xfec2df04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 q8, q8, d4 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3facb8 │ │ │ │ + bl 0x3fad44 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ecb8 │ │ │ │ + bl 0x20ed44 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - ldrdlt pc, [r4], -r9 │ │ │ │ + mullt r4, r3, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, sl, ror #29 │ │ │ │ + addeq r8, r4, lr, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dedc │ │ │ │ + bl 0xfec2df68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fad1c │ │ │ │ + bl 0x3fada8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ed1c │ │ │ │ + bl 0x20eda8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r7, lsr #17 │ │ │ │ + andlt pc, r4, r1, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r6, lsl #29 │ │ │ │ + strdeq r8, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2df40 │ │ │ │ + bl 0xfec2dfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d22, d16, d0[3] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fad80 │ │ │ │ + bl 0x3fae0c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ed80 │ │ │ │ + bl 0x20ee0c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, ror r8 @ │ │ │ │ + andlt pc, r4, pc, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r2, lsr #28 │ │ │ │ + umulleq r8, r4, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dfa4 │ │ │ │ + bl 0xfec2e030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fade4 │ │ │ │ + bl 0x3fae70 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ede4 │ │ │ │ + bl 0x20ee70 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, asr #16 │ │ │ │ + @ instruction: 0xf7796808 │ │ │ │ + strdlt pc, [r4], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x00848dbe │ │ │ │ + addeq r8, r4, r2, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e008 │ │ │ │ + bl 0xfec2e094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vmla.f d16, d0, d0[6] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fae48 │ │ │ │ + bl 0x3faed4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ee48 │ │ │ │ + bl 0x20eed4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, lsl r8 @ │ │ │ │ + @ instruction: 0xf7796808 │ │ │ │ + andlt pc, r4, fp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, sl, asr sp │ │ │ │ + addeq r8, r4, lr, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e06c │ │ │ │ + bl 0xfec2e0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vmla.f d16, d16, d0[7] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faeac │ │ │ │ + bl 0x3faf38 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eeac │ │ │ │ + bl 0x20ef38 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - ldrdlt pc, [r4], -pc @ │ │ │ │ + mullt r4, r9, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r8, [r4], r6 │ │ │ │ + addeq r8, r4, sl, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e0d0 │ │ │ │ + bl 0xfec2e15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ vmla.f d16, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faf10 │ │ │ │ + bl 0x3faf9c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ef10 │ │ │ │ + bl 0x20ef9c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, sp, lsr #31 │ │ │ │ + andlt pc, r4, r7, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r8, r4, r2, ip │ │ │ │ + addeq r8, r4, r6, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e134 │ │ │ │ + bl 0xfec2e1c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vsra.s64 d22, d20, #64 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faf74 │ │ │ │ + bl 0x3fb000 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ef74 │ │ │ │ + bl 0x20f000 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, fp, ror pc @ │ │ │ │ + andlt pc, r4, r5, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, lr, lsr #24 │ │ │ │ + addeq r8, r4, r2, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e198 │ │ │ │ + bl 0xfec2e224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ vmla.f d16, d0, d0[0] │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fafd8 │ │ │ │ + bl 0x3fb064 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20efd8 │ │ │ │ + bl 0x20f064 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, r9, asr #30 │ │ │ │ + andlt pc, r4, r3, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, sl, asr #23 │ │ │ │ + addeq r8, r4, lr, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e1fc │ │ │ │ + bl 0xfec2e288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d21, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fb03c │ │ │ │ + bl 0x3fb0c8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20f03c │ │ │ │ + bl 0x20f0c8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, r7, lsl pc @ │ │ │ │ + ldrdlt pc, [r4], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r6, ror #22 │ │ │ │ + ldrdeq r8, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e260 │ │ │ │ + bl 0xfec2e2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fb0a0 │ │ │ │ + bl 0x3fb12c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20f0a0 │ │ │ │ + bl 0x20f12c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, r5, ror #29 │ │ │ │ + mullt r4, pc, lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r2, lsl #22 │ │ │ │ + addeq r8, r4, r6, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e2c4 │ │ │ │ + bl 0xfec2e350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vsra.s64 d18, d4, #64 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fb104 │ │ │ │ + bl 0x3fb190 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20f104 │ │ │ │ + bl 0x20f190 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - @ instruction: 0xb004feb3 │ │ │ │ + andlt pc, r4, sp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r8, r4, lr, sl │ │ │ │ + addeq r8, r4, r2, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e328 │ │ │ │ + bl 0xfec2e3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fb168 │ │ │ │ + bl 0x3fb1f4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20f168 │ │ │ │ + bl 0x20f1f4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, r1, lsl #29 │ │ │ │ + andlt pc, r4, fp, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, sl, lsr sl │ │ │ │ + addeq r8, r4, lr, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e38c │ │ │ │ + bl 0xfec2e418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fb1cc │ │ │ │ + bl 0x3fb258 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20f1cc │ │ │ │ + bl 0x20f258 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, pc, asr #28 │ │ │ │ + andlt pc, r4, r9, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r8, [r4], r6 │ │ │ │ + addeq r8, r4, sl, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e3f0 │ │ │ │ + bl 0xfec2e47c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ movwls r9, #3079 @ 0xc07 │ │ │ │ strls r4, [r2], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf793460a │ │ │ │ - andlt pc, r4, pc, asr pc @ │ │ │ │ + andlt pc, r4, r9, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e428 │ │ │ │ + bl 0xfec2e4b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ stcls 6, cr4, [r6], {99} @ 0x63 │ │ │ │ stcls 4, cr9, [r7], {1} │ │ │ │ strls r9, [r2], #-256 @ 0xffffff00 │ │ │ │ - @ instruction: 0xff42f793 │ │ │ │ + mrc2 7, 7, pc, cr12, cr3, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e460 │ │ │ │ + bl 0xfec2e4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b469c │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ andls r9, r0, #1792 @ 0x700 │ │ │ │ strls r4, [r2], #-1634 @ 0xfffff99e │ │ │ │ - @ instruction: 0xff26f793 │ │ │ │ + mcr2 7, 7, pc, cr0, cr3, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ subsle r2, r2, r0, lsl #22 │ │ │ │ ldmib r1, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ ldmdavs fp, {r0, r1, r9, lr, pc} │ │ │ │ - b 0x11714e8 │ │ │ │ + b 0x1171574 │ │ │ │ @ instruction: 0xf013020c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ @ instruction: 0x0c04ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ @ instruction: 0xf8d1d143 │ │ │ │ - b 0x11872e0 │ │ │ │ - b 0x597ee4 │ │ │ │ + b 0x118736c │ │ │ │ + b 0x597f70 │ │ │ │ svclt 0x0018030c │ │ │ │ teqle r3, r0 │ │ │ │ - bcs 0x2b1308 │ │ │ │ + bcs 0x2b1394 │ │ │ │ strcs fp, [r0], #-4052 @ 0xfffff02c │ │ │ │ @ instruction: 0xf1bc2401 │ │ │ │ svclt 0x00180f00 │ │ │ │ strtmi r2, [r2], r0, lsl #8 │ │ │ │ @ instruction: 0x460cbb7c │ │ │ │ - mcrr2 0, 1, pc, r4, cr1 @ │ │ │ │ + stc2 0, cr15, [r2], {17} │ │ │ │ stmdavs r5!, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf778bb8d │ │ │ │ - @ instruction: 0x4607fd79 │ │ │ │ - ldc2l 7, cr15, [r6, #-480]! @ 0xfffffe20 │ │ │ │ + @ instruction: 0x4607fd33 │ │ │ │ + ldc2 7, cr15, [r0, #-480]! @ 0xfffffe20 │ │ │ │ @ instruction: 0xf7784680 │ │ │ │ - stmiavs r1!, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13830 @ 0x3606 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r8], #912 @ 0x390 │ │ │ │ + ldc2l 7, cr15, [r2], #912 @ 0x390 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r2], #912 @ 0x390 │ │ │ │ + stc2l 7, cr15, [ip], #912 @ 0x390 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf78400db │ │ │ │ - stmdbvs r1!, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e44630 │ │ │ │ - andcs pc, r1, r1, ror #26 │ │ │ │ + andcs pc, r1, fp, asr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7788ff8 │ │ │ │ - strmi pc, [r6], -r7, asr #26 │ │ │ │ - stc2l 7, cr15, [r4, #-480] @ 0xfffffe20 │ │ │ │ + strmi pc, [r6], -r1, lsl #26 │ │ │ │ + ldc2l 7, cr15, [lr], #480 @ 0x1e0 │ │ │ │ @ instruction: 0xf7784605 │ │ │ │ - strmi pc, [r7], -r1, asr #26 │ │ │ │ - ldc2 7, cr15, [lr, #-480]! @ 0xfffffe20 │ │ │ │ + @ instruction: 0x4607fcfb │ │ │ │ + ldc2l 7, cr15, [r8], #480 @ 0x1e0 │ │ │ │ @ instruction: 0xf7784681 │ │ │ │ - stmdavs r3!, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r1, ror #17 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ stcle 3, cr0, [ip, #-12]! │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [ip], #912 @ 0x390 │ │ │ │ + ldc2 7, cr15, [r6], #912 @ 0x390 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ strtmi r2, [r8], -r3, lsl #6 │ │ │ │ - ldc2 7, cr15, [r6], #912 @ 0x390 │ │ │ │ + ldc2 7, cr15, [r0], #912 @ 0x390 │ │ │ │ ldrtmi r6, [r9], -r3, lsr #16 │ │ │ │ - blcc 0x2e8c50 │ │ │ │ + blcc 0x2e8cdc │ │ │ │ sbcseq r4, fp, r0, asr #12 │ │ │ │ - blx 0x4151c0 │ │ │ │ + @ instruction: 0xf9c6f784 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2 7, cr15, [r8], #912 @ 0x390 │ │ │ │ + stc2 7, cr15, [r2], #912 @ 0x390 │ │ │ │ ldrtmi r6, [r2], -r3, lsr #16 │ │ │ │ - blcc 0x2e8c68 │ │ │ │ + blcc 0x2e8cf4 │ │ │ │ sbcseq r4, fp, r8, asr #12 │ │ │ │ - @ instruction: 0xf9fef784 │ │ │ │ + @ instruction: 0xf9b8f784 │ │ │ │ strbmi r6, [r0], -r1, lsr #18 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - ldc2 7, cr15, [r6, #-912] @ 0xfffffc70 │ │ │ │ + ldc2 7, cr15, [r0, #-912] @ 0xfffffc70 │ │ │ │ movwcs r6, #14625 @ 0x3921 │ │ │ │ strbmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [r0, #-912] @ 0xfffffc70 │ │ │ │ + stc2 7, cr15, [sl, #-912] @ 0xfffffc70 │ │ │ │ ldrbmi lr, [r2], -sp, lsr #15 │ │ │ │ @ instruction: 0xf7e44638 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ @ instruction: 0xf7e42201 │ │ │ │ - stmdavs r3!, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462a4639 │ │ │ │ sbcseq r4, fp, r0, asr #12 │ │ │ │ - @ instruction: 0xf9e0f784 │ │ │ │ + @ instruction: 0xf99af784 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ - ldc2l 7, cr15, [ip], #-912 @ 0xfffffc70 │ │ │ │ + ldc2l 7, cr15, [r6], #-912 @ 0xfffffc70 │ │ │ │ ldrtmi r6, [r2], -r3, lsr #16 │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf78400db │ │ │ │ - @ instruction: 0xe7d3f9d3 │ │ │ │ + ldrb pc, [r3, sp, lsl #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e62c │ │ │ │ + bl 0xfec2e6b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - stclpl 2, cr15, [r1], #-284 @ 0xfffffee4 │ │ │ │ + stclpl 2, cr15, [sp], #284 @ 0x11c │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x20745c │ │ │ │ + blls 0x2074e8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - mcrr2 7, 8, pc, r6, cr15 @ │ │ │ │ + stc2 7, cr15, [r0], {143} @ 0x8f │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e66c │ │ │ │ + bl 0xfec2e6f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldcpl 2, cr15, [r5], #284 @ 0x11c │ │ │ │ + mcrrvs 2, 4, pc, r1, cr7 @ │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x20749c │ │ │ │ + blls 0x207528 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r6], #-572 @ 0xfffffdc4 │ │ │ │ + blx 0xff91535e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e6ac │ │ │ │ + bl 0xfec2e738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - stcvs 2, cr15, [r9], {71} @ 0x47 │ │ │ │ + ldcvs 2, cr15, [r5], {71} @ 0x47 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x2074dc │ │ │ │ + blls 0x207568 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r6], {143} @ 0x8f │ │ │ │ + blx 0xff11539e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e6ec │ │ │ │ + bl 0xfec2e778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - mrrcvs 2, 4, pc, sp, cr7 @ │ │ │ │ + stclvs 2, cr15, [r9], #284 @ 0x11c │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x20751c │ │ │ │ + blls 0x2075a8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xffa95352 │ │ │ │ + blx 0xfe9153de │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e72c │ │ │ │ + bl 0xfec2e7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldcvs 2, cr15, [r1], #284 @ 0x11c │ │ │ │ + ldcvc 2, cr15, [sp], #-284 @ 0xfffffee4 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x20755c │ │ │ │ + blls 0x2075e8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff295392 │ │ │ │ + blx 0xfe11541e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e76c │ │ │ │ + bl 0xfec2e7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db534 │ │ │ │ + blmi 0x4db5c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ - bl 0x19a7e0 │ │ │ │ + bl 0x19a86c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, r9, lsl #24 │ │ │ │ + andlt pc, r3, r3, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r4], sl │ │ │ │ + addeq r8, r4, lr, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e7c0 │ │ │ │ + bl 0xfec2e84c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db588 │ │ │ │ + blmi 0x4db614 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x19a834 │ │ │ │ + bl 0x19a8c0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + mullt r3, r9, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, r6, lsr #11 │ │ │ │ + addeq r8, r4, sl, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e814 │ │ │ │ + bl 0xfec2e8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db5dc │ │ │ │ + blmi 0x4db668 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d16, d16, d0[0] │ │ │ │ - bl 0x19a888 │ │ │ │ + bl 0x19a914 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - @ instruction: 0xb003fbb5 │ │ │ │ + andlt pc, r3, pc, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, r2, asr r5 │ │ │ │ + addeq r8, r4, r6, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e868 │ │ │ │ + bl 0xfec2e8f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db630 │ │ │ │ + blmi 0x4db6bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ - bl 0x19a8dc │ │ │ │ + bl 0x19a968 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, fp, lsl #23 │ │ │ │ + andlt pc, r3, r5, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r4], lr │ │ │ │ + addeq r8, r4, r2, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e8bc │ │ │ │ + bl 0xfec2e948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db684 │ │ │ │ + blmi 0x4db710 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c06cb0 │ │ │ │ - bl 0x19a930 │ │ │ │ + bl 0x19a9bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, r1, ror #22 │ │ │ │ + andlt pc, r3, fp, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, sl, lsr #9 │ │ │ │ + addeq r8, r4, lr, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e910 │ │ │ │ + bl 0xfec2e99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b6d8 │ │ │ │ + blmi 0x55b764 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnpl pc, r5, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xe15532 │ │ │ │ + blx 0xffc955bc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, r6, asr r4 │ │ │ │ + addeq r8, r4, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e96c │ │ │ │ + bl 0xfec2e9f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b734 │ │ │ │ + blmi 0x55b7c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnsvc pc, r5, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x29558e │ │ │ │ + blx 0xff115618 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r8, [r4], sl │ │ │ │ + addeq r8, r4, lr, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e9c8 │ │ │ │ + bl 0xfec2ea54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b790 │ │ │ │ + blmi 0x55b81c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmpppl ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xff7155e8 │ │ │ │ + blx 0xfe595674 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r8, r4, lr, r3 │ │ │ │ + addeq r8, r4, r2, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ea24 │ │ │ │ + bl 0xfec2eab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b7ec │ │ │ │ + blmi 0x55b878 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ msrvc (UNDEF: 108), r5 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xfeb95644 │ │ │ │ + blx 0x1a156d0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, r2, asr #6 │ │ │ │ + @ instruction: 0x008482b6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ stcvs 1, cr11, [r4, #-944] @ 0xfffffc50 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ tstmi r3, #36, 16 @ 0x240000 │ │ │ │ streq pc, [lr], #-20 @ 0xffffffec │ │ │ │ ldrbeq sp, [sl], r1, lsl #2 │ │ │ │ stmvs ip, {r0, r1, r4, sl, ip, lr, pc} │ │ │ │ svclt 0x0018401c │ │ │ │ mrsle r2, (UNDEF: 7) │ │ │ │ - blcs 0x1b1be0 │ │ │ │ + blcs 0x1b1c6c │ │ │ │ strmi sp, [sp], -fp │ │ │ │ - @ instruction: 0xf962f011 │ │ │ │ + @ instruction: 0xf920f011 │ │ │ │ andcs fp, r1, r8, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf77887f0 │ │ │ │ - @ instruction: 0x4607fa55 │ │ │ │ - blx 0x15956c8 │ │ │ │ + strmi pc, [r7], -pc, lsl #20 │ │ │ │ + blx 0x415754 │ │ │ │ strmi r6, [r6], -fp, ror #17 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ movwcs r8, #159 @ 0x9f │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ umaal r4, r2, sl, r6 │ │ │ │ - blx 0x12956e0 │ │ │ │ + blx 0x11576c │ │ │ │ @ instruction: 0xf7784680 │ │ │ │ - andcs pc, r8, #274432 @ 0x43000 │ │ │ │ + andcs pc, r8, #4145152 @ 0x3f4000 │ │ │ │ ldrtmi r4, [r9], -r1, lsl #13 │ │ │ │ @ instruction: 0xf77d4640 │ │ │ │ - @ instruction: 0xf04ffce3 │ │ │ │ + @ instruction: 0xf04ffc9d │ │ │ │ @ instruction: 0x464122ff │ │ │ │ @ instruction: 0xf77d4640 │ │ │ │ - @ instruction: 0xf04ffe79 │ │ │ │ + @ instruction: 0xf04ffe33 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf77d4648 │ │ │ │ - @ instruction: 0x464afe73 │ │ │ │ + strbmi pc, [sl], -sp, lsr #28 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xff21572a │ │ │ │ + blx 0x20957b6 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf77d4630 │ │ │ │ - @ instruction: 0xf04ffe2b │ │ │ │ + @ instruction: 0xf04ffde5 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf77d4630 │ │ │ │ - @ instruction: 0xf04ffe63 │ │ │ │ + @ instruction: 0xf04ffe1d │ │ │ │ @ instruction: 0x463922ff │ │ │ │ @ instruction: 0xf77d4648 │ │ │ │ - @ instruction: 0x4631fe5d │ │ │ │ + @ instruction: 0x4631fe17 │ │ │ │ @ instruction: 0x464a4630 │ │ │ │ - blx 0xfec95756 │ │ │ │ + blx 0x1b157e2 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xb1575c │ │ │ │ + @ instruction: 0xf9e2f77d │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0x395904 │ │ │ │ + blx 0x215990 │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e44638 │ │ │ │ - stmiavs sl!, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ strtmi r2, [r2], -r0, lsl #20 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ stmdavs r9!, {r0, r1, r4, r7, r9, fp, ip, lr, pc}^ │ │ │ │ - @ instruction: 0xf968f7e4 │ │ │ │ + @ instruction: 0xf962f7e4 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp} │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf962f7e4 │ │ │ │ - blcs 0xf1d58 │ │ │ │ + @ instruction: 0xf95cf7e4 │ │ │ │ + blcs 0xf1de4 │ │ │ │ @ instruction: 0xf778d0a6 │ │ │ │ - strmi pc, [r1], sp, ror #19 │ │ │ │ - @ instruction: 0xf9eaf778 │ │ │ │ + strmi pc, [r1], r7, lsr #19 │ │ │ │ + @ instruction: 0xf9a4f778 │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0x46482210 │ │ │ │ - stc2 7, cr15, [sl], {125} @ 0x7d │ │ │ │ + mcrr2 7, 7, pc, r4, cr13 @ │ │ │ │ @ instruction: 0x46404631 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - mcr2 7, 1, pc, cr0, cr13, {3} @ │ │ │ │ + ldc2l 7, cr15, [sl, #500] @ 0x1f4 │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf77d4648 │ │ │ │ - @ instruction: 0x4631fb71 │ │ │ │ + ldrtmi pc, [r1], -fp, lsr #22 @ │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - ldc2l 7, cr15, [r8, #500] @ 0x1f4 │ │ │ │ + ldc2 7, cr15, [r2, #500] @ 0x1f4 │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf77d4640 │ │ │ │ - @ instruction: 0x4631fe11 │ │ │ │ + ldrtmi pc, [r1], -fp, asr #27 @ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ - blx 0x19957ee │ │ │ │ + blx 0x81587a │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9dcf77d │ │ │ │ + @ instruction: 0xf996f77d │ │ │ │ stmdavs r9!, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf932f7e4 │ │ │ │ + @ instruction: 0xf92cf7e4 │ │ │ │ stmdavs r9!, {r1, r5, r6, sl, fp, ip} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e44690 │ │ │ │ - strtmi pc, [r2], -fp, lsr #18 │ │ │ │ + strtmi pc, [r2], -r5, lsr #18 │ │ │ │ stmdavs r9!, {r1, sl, ip, sp}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf9b2f7e4 │ │ │ │ + @ instruction: 0xf9acf7e4 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xf9acf7e4 │ │ │ │ + @ instruction: 0xf9a6f7e4 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff868474 │ │ │ │ + blle 0xff868500 │ │ │ │ svclt 0x0000e73b │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ eorsle r6, r0, r0, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ec5c │ │ │ │ + bl 0xfec2ece8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r3, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sl, {r1, r2, r7, ip, sp, pc} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdbvs fp, {r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andsmi sp, r3, #9 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ @@ -204231,1198 +204264,1198 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf012bd70 │ │ │ │ mvnsle r0, r0, lsl ip │ │ │ │ tstlt fp, fp, asr #18 │ │ │ │ strbteq r6, [r4], ip, asr #17 │ │ │ │ strb sp, [ip, pc, ror #9]! │ │ │ │ @ instruction: 0xf0119105 │ │ │ │ - blls 0x255c64 │ │ │ │ + blls 0x255be8 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bd70 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andne lr, r4, #3457024 @ 0x34c000 │ │ │ │ movwls r2, #20481 @ 0x5001 │ │ │ │ sbcseq r4, r4, r2, lsl #8 │ │ │ │ - @ instruction: 0xf8aef7e4 │ │ │ │ + @ instruction: 0xf8a8f7e4 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ ldmvs r9, {r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7e42001 │ │ │ │ - blls 0x255d7c │ │ │ │ + blls 0x255df0 │ │ │ │ ldmdbvs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stmdacc r0, {r0, r3, r4, r7, fp, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - @ instruction: 0xf89cf7e4 │ │ │ │ + @ instruction: 0xf896f7e4 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ strmi r4, [r2], -r0, lsl #8 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x3c00e9d3 │ │ │ │ orreq lr, ip, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf6469302 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ - @ instruction: 0xf6462396 │ │ │ │ - @ instruction: 0xf2c07cf1 │ │ │ │ + vcge.s8 d18, d23, d6 │ │ │ │ + vmvn.i32 q8, #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ ldmdavs fp, {r2, r3, lr, pc} │ │ │ │ - blx 0x795964 │ │ │ │ + @ instruction: 0xf9d4f78f │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ed34 │ │ │ │ + bl 0xfec2edc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bafc │ │ │ │ + bmi 0x45bb88 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ @ instruction: 0xf2c07cf8 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8fcf779 │ │ │ │ + @ instruction: 0xf8b6f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, sl, lsr #32 │ │ │ │ + umulleq r7, r4, lr, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ed80 │ │ │ │ + bl 0xfec2ee0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bb48 │ │ │ │ + bmi 0x45bbd4 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmvn.i32 q8, #3327 @ 0x00000cff │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8d6f779 │ │ │ │ + @ instruction: 0xf890f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r4], lr │ │ │ │ + addeq r7, r4, r2, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2edcc │ │ │ │ + bl 0xfec2ee58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bb94 │ │ │ │ + bmi 0x45bc20 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8b0f779 │ │ │ │ + @ instruction: 0xf86af779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r4, r2, pc @ │ │ │ │ + addeq r7, r4, r6, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ee18 │ │ │ │ + bl 0xfec2eea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bbe0 │ │ │ │ + bmi 0x45bc6c │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf88af779 │ │ │ │ + @ instruction: 0xf844f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, r6, asr #30 │ │ │ │ + @ instruction: 0x00847eba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ee64 │ │ │ │ + bl 0xfec2eef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bc2c │ │ │ │ + bmi 0x45bcb8 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmull.s8 q9, d0, d8 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf864f779 │ │ │ │ + @ instruction: 0xf81ef779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r4], sl │ │ │ │ + addeq r7, r4, lr, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2eeb0 │ │ │ │ + bl 0xfec2ef3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bc78 │ │ │ │ + bmi 0x45bd04 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vqdmulh.s d21, d0, d0[5] │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf83ef779 │ │ │ │ + @ instruction: 0xfff8f778 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr #29 │ │ │ │ + addeq r7, r4, r2, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2eefc │ │ │ │ + bl 0xfec2ef88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bcc4 │ │ │ │ + bmi 0x45bd50 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vqdmulh.s d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf818f779 │ │ │ │ + @ instruction: 0xffd2f778 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, r2, ror #28 │ │ │ │ + ldrdeq r7, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ef48 │ │ │ │ + bl 0xfec2efd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bd10 │ │ │ │ + bmi 0x45bd9c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vqdmulh.s d22, d0, d0[7] │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xfff2f778 │ │ │ │ + @ instruction: 0xffacf778 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, r6, lsl lr │ │ │ │ + addeq r7, r4, sl, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ef94 │ │ │ │ + bl 0xfec2f020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bd5c │ │ │ │ + bmi 0x45bde8 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ @ instruction: 0xf2c06cf0 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffccf778 │ │ │ │ + @ instruction: 0xff86f778 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, asr #27 │ │ │ │ + addeq r7, r4, lr, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2efe0 │ │ │ │ + bl 0xfec2f06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bda8 │ │ │ │ + bmi 0x45be34 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffa6f778 │ │ │ │ + @ instruction: 0xff60f778 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror sp │ │ │ │ + strdeq r7, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f02c │ │ │ │ + bl 0xfec2f0b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bdf4 │ │ │ │ + blmi 0x49be80 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fe50 │ │ │ │ + bl 0x48fedc │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vsra.s64 d23, d16, #64 │ │ │ │ - bl 0x4584a4 │ │ │ │ - bl 0x45ae5c │ │ │ │ + bl 0x458530 │ │ │ │ + bl 0x45aee8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff7ef778 │ │ │ │ + @ instruction: 0xff38f778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, lsr sp │ │ │ │ + addeq r7, r4, lr, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f07c │ │ │ │ + bl 0xfec2f108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49be44 │ │ │ │ + blmi 0x49bed0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fea0 │ │ │ │ + bl 0x48ff2c │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ - bl 0x4584f4 │ │ │ │ - bl 0x45aeac │ │ │ │ + bl 0x458580 │ │ │ │ + bl 0x45af38 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff56f778 │ │ │ │ + @ instruction: 0xff10f778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, ror #25 │ │ │ │ + addeq r7, r4, lr, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f0cc │ │ │ │ + bl 0xfec2f158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49be94 │ │ │ │ + blmi 0x49bf20 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fef0 │ │ │ │ + bl 0x48ff7c │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vmla.f d18, d16, d0[2] │ │ │ │ - bl 0x458544 │ │ │ │ - bl 0x45aefc │ │ │ │ + bl 0x4585d0 │ │ │ │ + bl 0x45af88 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff2ef778 │ │ │ │ + mcr2 7, 7, pc, cr8, cr8, {3} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r4, sl, ip │ │ │ │ + addeq r7, r4, lr, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f11c │ │ │ │ + bl 0xfec2f1a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bee4 │ │ │ │ + blmi 0x49bf70 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48ff40 │ │ │ │ + bl 0x48ffcc │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ - bl 0x458594 │ │ │ │ - bl 0x45af4c │ │ │ │ + bl 0x458620 │ │ │ │ + bl 0x45afd8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff06f778 │ │ │ │ + mcr2 7, 6, pc, cr0, cr8, {3} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, asr #24 │ │ │ │ + @ instruction: 0x00847bbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f16c │ │ │ │ + bl 0xfec2f1f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bf34 │ │ │ │ + blmi 0x49bfc0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48ff90 │ │ │ │ + bl 0x49001c │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ - bl 0x4585e4 │ │ │ │ - bl 0x45af9c │ │ │ │ + bl 0x458670 │ │ │ │ + bl 0x45b028 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 6, pc, cr14, cr8, {3} │ │ │ │ + mrc2 7, 4, pc, cr8, cr8, {3} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r4], sl │ │ │ │ + addeq r7, r4, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f1bc │ │ │ │ + bl 0xfec2f248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bf84 │ │ │ │ + blmi 0x49c010 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48ffe0 │ │ │ │ + bl 0x49006c │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ - bl 0x458634 │ │ │ │ - bl 0x45afec │ │ │ │ + bl 0x4586c0 │ │ │ │ + bl 0x45b078 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 5, pc, cr6, cr8, {3} │ │ │ │ + mrc2 7, 3, pc, cr0, cr8, {3} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, lsr #23 │ │ │ │ + addeq r7, r4, lr, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f20c │ │ │ │ + bl 0xfec2f298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bfd4 │ │ │ │ + blmi 0x49c060 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490030 │ │ │ │ + bl 0x4900bc │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x458684 │ │ │ │ - bl 0x45b03c │ │ │ │ + bl 0x458710 │ │ │ │ + bl 0x45b0c8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 4, pc, cr14, cr8, {3} @ │ │ │ │ + mcr2 7, 2, pc, cr8, cr8, {3} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, asr fp │ │ │ │ + addeq r7, r4, lr, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f25c │ │ │ │ + bl 0xfec2f2e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c024 │ │ │ │ + blmi 0x49c0b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490080 │ │ │ │ + bl 0x49010c │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ - bl 0x4586d4 │ │ │ │ - bl 0x45b08c │ │ │ │ + bl 0x458760 │ │ │ │ + bl 0x45b118 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 3, pc, cr6, cr8, {3} @ │ │ │ │ + mcr2 7, 1, pc, cr0, cr8, {3} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, lsl #22 │ │ │ │ + addeq r7, r4, lr, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f2ac │ │ │ │ + bl 0xfec2f338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c074 │ │ │ │ + blmi 0x49c100 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4900d0 │ │ │ │ + bl 0x49015c │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vmla.f d18, d0, d0[1] │ │ │ │ - bl 0x458724 │ │ │ │ - bl 0x45b0dc │ │ │ │ + bl 0x4587b0 │ │ │ │ + bl 0x45b168 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 1, pc, cr14, cr8, {3} │ │ │ │ + ldc2l 7, cr15, [r8, #480]! @ 0x1e0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00847aba │ │ │ │ + addeq r7, r4, lr, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f2fc │ │ │ │ + bl 0xfec2f388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c0c4 │ │ │ │ + blmi 0x51c150 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ @ instruction: 0xf6449100 │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ - bl 0x158780 │ │ │ │ + bl 0x15880c │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, r3, lsl lr @ │ │ │ │ + andlt pc, r3, sp, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, r2, ror #20 │ │ │ │ + ldrdeq r7, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f354 │ │ │ │ + bl 0xfec2f3e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c11c │ │ │ │ + blmi 0x51c1a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ @ instruction: 0xf6449100 │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ - bl 0x1587d8 │ │ │ │ + bl 0x158864 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, r7, ror #27 │ │ │ │ + andlt pc, r3, r1, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, sl, lsl #20 │ │ │ │ + addeq r7, r4, lr, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f3ac │ │ │ │ + bl 0xfec2f438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c174 │ │ │ │ + blmi 0x51c200 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ @ instruction: 0xf6449100 │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ - bl 0x158830 │ │ │ │ + bl 0x1588bc │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - @ instruction: 0xb003fdbb │ │ │ │ + andlt pc, r3, r5, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008479b2 │ │ │ │ + addeq r7, r4, r6, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f404 │ │ │ │ + bl 0xfec2f490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c1cc │ │ │ │ + blmi 0x51c258 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ - bl 0x158888 │ │ │ │ + bl 0x158914 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, pc, lsl #27 │ │ │ │ + andlt pc, r3, r9, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, sl, asr r9 │ │ │ │ + addeq r7, r4, lr, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f45c │ │ │ │ + bl 0xfec2f4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c224 │ │ │ │ + blmi 0x51c2b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x1588e0 │ │ │ │ + bl 0x15896c │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, r3, ror #26 │ │ │ │ + andlt pc, r3, sp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, r2, lsl #18 │ │ │ │ + addeq r7, r4, r6, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f4b4 │ │ │ │ + bl 0xfec2f540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c27c │ │ │ │ + blmi 0x51c308 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ - bl 0x158938 │ │ │ │ + bl 0x1589c4 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, r7, lsr sp @ │ │ │ │ + strdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, sl, lsr #17 │ │ │ │ + addeq r7, r4, lr, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f50c │ │ │ │ + bl 0xfec2f598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c2d4 │ │ │ │ + blmi 0x49c360 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490330 │ │ │ │ + bl 0x4903bc │ │ │ │ vcgt.s8 d16, d6, d1 │ │ │ │ vsra.s64 d21, d12, #64 │ │ │ │ - bl 0x458984 │ │ │ │ - bl 0x45b33c │ │ │ │ + bl 0x458a10 │ │ │ │ + bl 0x45b3c8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [lr, #-480] @ 0xfffffe20 │ │ │ │ + stc2l 7, cr15, [r8], {120} @ 0x78 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, asr r8 │ │ │ │ + addeq r7, r4, lr, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f55c │ │ │ │ + bl 0xfec2f5e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c324 │ │ │ │ + blmi 0x49c3b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490380 │ │ │ │ + bl 0x49040c │ │ │ │ vcgt.s8 d16, d6, d1 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ - bl 0x4589d4 │ │ │ │ - bl 0x45b38c │ │ │ │ + bl 0x458a60 │ │ │ │ + bl 0x45b418 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r6], #480 @ 0x1e0 │ │ │ │ + stc2 7, cr15, [r0], #480 @ 0x1e0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, lsl #16 │ │ │ │ + addeq r7, r4, lr, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f5ac │ │ │ │ + bl 0xfec2f638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c374 │ │ │ │ + blmi 0x49c400 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4903d0 │ │ │ │ + bl 0x49045c │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x458a24 │ │ │ │ - bl 0x45b3dc │ │ │ │ + bl 0x458ab0 │ │ │ │ + bl 0x45b468 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [lr], #480 @ 0x1e0 │ │ │ │ + ldc2l 7, cr15, [r8], #-480 @ 0xfffffe20 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008477ba │ │ │ │ + addeq r7, r4, lr, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f5fc │ │ │ │ + bl 0xfec2f688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c3c4 │ │ │ │ + blmi 0x49c450 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490420 │ │ │ │ + bl 0x4904ac │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ - bl 0x458a74 │ │ │ │ - bl 0x45b42c │ │ │ │ + bl 0x458b00 │ │ │ │ + bl 0x45b4b8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r6], {120} @ 0x78 │ │ │ │ + mrrc2 7, 7, pc, r0, cr8 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, ror #14 │ │ │ │ + ldrdeq r7, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f64c │ │ │ │ + bl 0xfec2f6d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c414 │ │ │ │ + blmi 0x49c4a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490470 │ │ │ │ + bl 0x4904fc │ │ │ │ vcgt.s8 d16, d6, d1 │ │ │ │ vaddw.s8 q11, q8, d20 │ │ │ │ - bl 0x458ac4 │ │ │ │ - bl 0x45b47c │ │ │ │ + bl 0x458b50 │ │ │ │ + bl 0x45b508 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [lr], #-480 @ 0xfffffe20 │ │ │ │ + stc2 7, cr15, [r8], #-480 @ 0xfffffe20 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, lsl r7 │ │ │ │ + addeq r7, r4, lr, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f69c │ │ │ │ + bl 0xfec2f728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c464 │ │ │ │ + blmi 0x49c4f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4904c0 │ │ │ │ + bl 0x49054c │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ - bl 0x458b14 │ │ │ │ - bl 0x45b4cc │ │ │ │ + bl 0x458ba0 │ │ │ │ + bl 0x45b558 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcrr2 7, 7, pc, r6, cr8 @ │ │ │ │ + stc2 7, cr15, [r0], {120} @ 0x78 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, asr #13 │ │ │ │ + addeq r7, r4, lr, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f6ec │ │ │ │ + bl 0xfec2f778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c4b4 │ │ │ │ + blmi 0x49c540 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490510 │ │ │ │ + bl 0x49059c │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ - bl 0x458b64 │ │ │ │ - bl 0x45b51c │ │ │ │ + bl 0x458bf0 │ │ │ │ + bl 0x45b5a8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [lr], {120} @ 0x78 │ │ │ │ + blx 0xff71638e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, ror r6 │ │ │ │ + addeq r7, r4, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f73c │ │ │ │ + bl 0xfec2f7c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c504 │ │ │ │ + blmi 0x49c590 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490560 │ │ │ │ + bl 0x4905ec │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x458bb4 │ │ │ │ - bl 0x45b56c │ │ │ │ + bl 0x458c40 │ │ │ │ + bl 0x45b5f8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xffe96352 │ │ │ │ + blx 0xfed163de │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, lsr #12 │ │ │ │ + umulleq r7, r4, lr, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f78c │ │ │ │ + bl 0xfec2f818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c554 │ │ │ │ + blmi 0x49c5e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4905b0 │ │ │ │ + bl 0x49063c │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d21, d16, d0[5] │ │ │ │ - bl 0x458c04 │ │ │ │ - bl 0x45b5bc │ │ │ │ + bl 0x458c90 │ │ │ │ + bl 0x45b648 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff4963a2 │ │ │ │ + blx 0xfe31642e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r4], sl │ │ │ │ + addeq r7, r4, lr, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f7dc │ │ │ │ + bl 0xfec2f868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c5a4 │ │ │ │ + blmi 0x49c630 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490600 │ │ │ │ + bl 0x49068c │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ - bl 0x458c54 │ │ │ │ - bl 0x45b60c │ │ │ │ + bl 0x458ce0 │ │ │ │ + bl 0x45b698 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfea963f2 │ │ │ │ + blx 0x191647e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, lsl #11 │ │ │ │ + strdeq r7, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f82c │ │ │ │ + bl 0xfec2f8b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c5f4 │ │ │ │ + blmi 0x49c680 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490650 │ │ │ │ + bl 0x4906dc │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ - bl 0x458ca4 │ │ │ │ - bl 0x45b65c │ │ │ │ + bl 0x458d30 │ │ │ │ + bl 0x45b6e8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x2096442 │ │ │ │ + blx 0xf164ce │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, lsr r5 │ │ │ │ + addeq r7, r4, lr, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f87c │ │ │ │ + bl 0xfec2f908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c644 │ │ │ │ + blmi 0x49c6d0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4906a0 │ │ │ │ + bl 0x49072c │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ - bl 0x458cf4 │ │ │ │ - bl 0x45b6ac │ │ │ │ + bl 0x458d80 │ │ │ │ + bl 0x45b738 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1696492 │ │ │ │ + blx 0x51651e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, ror #9 │ │ │ │ + addeq r7, r4, lr, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f8cc │ │ │ │ + bl 0xfec2f958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c694 │ │ │ │ + blmi 0x49c720 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4906f0 │ │ │ │ + bl 0x49077c │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ - bl 0x458d44 │ │ │ │ - bl 0x45b6fc │ │ │ │ + bl 0x458dd0 │ │ │ │ + bl 0x45b788 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xc964e2 │ │ │ │ + blx 0xffb1656c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r4, sl, r4 │ │ │ │ + addeq r7, r4, lr, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f91c │ │ │ │ + bl 0xfec2f9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c6e4 │ │ │ │ + blmi 0x49c770 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490740 │ │ │ │ + bl 0x4907cc │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x458d94 │ │ │ │ - bl 0x45b74c │ │ │ │ + bl 0x458e20 │ │ │ │ + bl 0x45b7d8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x296532 │ │ │ │ + blx 0xff1165bc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, asr #8 │ │ │ │ + @ instruction: 0x008473be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f96c │ │ │ │ + bl 0xfec2f9f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c734 │ │ │ │ + blmi 0x49c7c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490790 │ │ │ │ + bl 0x49081c │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vmla.f d19, d0, d0[0] │ │ │ │ - bl 0x458de4 │ │ │ │ - bl 0x45b79c │ │ │ │ + bl 0x458e70 │ │ │ │ + bl 0x45b828 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff896580 │ │ │ │ + blx 0xfe71660c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r4], sl │ │ │ │ + addeq r7, r4, lr, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f9bc │ │ │ │ + bl 0xfec2fa48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c784 │ │ │ │ + blmi 0x49c810 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4907e0 │ │ │ │ + bl 0x49086c │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vmla.f d20, d16, d0[3] │ │ │ │ - bl 0x458e34 │ │ │ │ - bl 0x45b7ec │ │ │ │ + bl 0x458ec0 │ │ │ │ + bl 0x45b878 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfee965d0 │ │ │ │ + blx 0x1d1665c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, lsr #7 │ │ │ │ + addeq r7, r4, lr, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2fa0c │ │ │ │ + bl 0xfec2fa98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c7d4 │ │ │ │ + blmi 0x49c860 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490830 │ │ │ │ + bl 0x4908bc │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ - bl 0x458e84 │ │ │ │ - bl 0x45b83c │ │ │ │ + bl 0x458f10 │ │ │ │ + bl 0x45b8c8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe496620 │ │ │ │ + blx 0x13166ac │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, asr r3 │ │ │ │ + addeq r7, r4, lr, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2fa5c │ │ │ │ + bl 0xfec2fae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c824 │ │ │ │ + blmi 0x49c8b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490880 │ │ │ │ + bl 0x49090c │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ - bl 0x458ed4 │ │ │ │ - bl 0x45b88c │ │ │ │ + bl 0x458f60 │ │ │ │ + bl 0x45b918 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1a96670 │ │ │ │ + blx 0x9166fc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, lsl #6 │ │ │ │ + addeq r7, r4, lr, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2faac │ │ │ │ + bl 0xfec2fb38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c874 │ │ │ │ + blmi 0x49c900 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4908d0 │ │ │ │ + bl 0x49095c │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ - bl 0x458f24 │ │ │ │ - bl 0x45b8dc │ │ │ │ + bl 0x458fb0 │ │ │ │ + bl 0x45b968 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x10966c0 │ │ │ │ + @ instruction: 0xf9f8f778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008472ba │ │ │ │ + addeq r7, r4, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2fafc │ │ │ │ + bl 0xfec2fb88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c8c4 │ │ │ │ + blmi 0x49c950 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490920 │ │ │ │ + bl 0x4909ac │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ - bl 0x458f74 │ │ │ │ - bl 0x45b92c │ │ │ │ + bl 0x459000 │ │ │ │ + bl 0x45b9b8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x696710 │ │ │ │ + @ instruction: 0xf9d0f778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, ror #4 │ │ │ │ + ldrdeq r7, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2fb4c │ │ │ │ + bl 0xfec2fbd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c914 │ │ │ │ + blmi 0x49c9a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x490970 │ │ │ │ + bl 0x4909fc │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ - bl 0x458fc4 │ │ │ │ - bl 0x45b97c │ │ │ │ + bl 0x459050 │ │ │ │ + bl 0x45ba08 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9eef778 │ │ │ │ + @ instruction: 0xf9a8f778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, lsl r2 │ │ │ │ + addeq r7, r4, lr, lsl #3 │ │ │ │ @ instruction: 0xf7824611 │ │ │ │ - svclt 0x0000bc83 │ │ │ │ + svclt 0x0000bc3d │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ @ instruction: 0xf645cf70 │ │ │ │ vmla.f d19, d0, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4089c0 │ │ │ │ - bl 0x3d95c0 │ │ │ │ + bl 0x408a4c │ │ │ │ + bl 0x3d964c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldmiblt r8!, {r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq r7, r4, sl, asr #3 │ │ │ │ + ldmdblt r2!, {r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + addeq r7, r4, lr, lsr r1 │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ @ instruction: 0xf645cf70 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4089e8 │ │ │ │ - bl 0x3d95e8 │ │ │ │ + bl 0x408a74 │ │ │ │ + bl 0x3d9674 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stmiblt r4!, {r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq r7, r4, r2, lsr #3 │ │ │ │ + ldmdblt lr, {r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + addeq r7, r4, r6, lsl r1 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x3547b4 │ │ │ │ + blmi 0x354840 │ │ │ │ stccc 2, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216b7c │ │ │ │ + bl 0x216c08 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b98d │ │ │ │ - addeq r7, r4, r8, ror r1 │ │ │ │ + svclt 0x0000b947 │ │ │ │ + addeq r7, r4, ip, ror #1 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x3547e4 │ │ │ │ + blmi 0x354870 │ │ │ │ ldcmi 2, cr15, [r4], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216bac │ │ │ │ + bl 0x216c38 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b975 │ │ │ │ - addeq r7, r4, r8, asr #2 │ │ │ │ + svclt 0x0000b92f │ │ │ │ + strheq r7, [r4], ip │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354814 │ │ │ │ + blmi 0x3548a0 │ │ │ │ stccs 2, cr15, [r8], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216bdc │ │ │ │ + bl 0x216c68 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b95d │ │ │ │ - addeq r7, r4, r8, lsl r1 │ │ │ │ + svclt 0x0000b917 │ │ │ │ + addeq r7, r4, ip, lsl #1 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354844 │ │ │ │ + blmi 0x3548d0 │ │ │ │ ldccc 2, cr15, [r0], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216c0c │ │ │ │ + bl 0x216c98 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b945 │ │ │ │ - addeq r7, r4, r8, ror #1 │ │ │ │ + svclt 0x0000b8ff │ │ │ │ + addeq r7, r4, ip, asr r0 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354874 │ │ │ │ + blmi 0x354900 │ │ │ │ stcpl 2, cr15, [r0], #276 @ 0x114 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216c3c │ │ │ │ + bl 0x216cc8 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b92d │ │ │ │ - strheq r7, [r4], r8 │ │ │ │ + svclt 0x0000b8e7 │ │ │ │ + addeq r7, r4, ip, lsr #32 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x3548a4 │ │ │ │ + blmi 0x354930 │ │ │ │ stcvs 2, cr15, [r4], #-276 @ 0xfffffeec │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216c6c │ │ │ │ + bl 0x216cf8 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b915 │ │ │ │ - addeq r7, r4, r8, lsl #1 │ │ │ │ + svclt 0x0000b8cf │ │ │ │ + strdeq r6, [r4], ip │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x3548d4 │ │ │ │ + blmi 0x354960 │ │ │ │ ldcmi 2, cr15, [r8], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216c9c │ │ │ │ + bl 0x216d28 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b8fd │ │ │ │ - addeq r7, r4, r8, asr r0 │ │ │ │ + svclt 0x0000b8b7 │ │ │ │ + addeq r6, r4, ip, asr #31 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354904 │ │ │ │ + blmi 0x354990 │ │ │ │ ldcpl 2, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216ccc │ │ │ │ + bl 0x216d58 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b8e5 │ │ │ │ - addeq r7, r4, r8, lsr #32 │ │ │ │ + svclt 0x0000b89f │ │ │ │ + umulleq r6, r4, ip, pc @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-876] @ 0xfffffc94 │ │ │ │ ldmdavs fp, {r1, r3, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdavs ip, {r0, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x0c04ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ stmiavs ip, {r0, r1, r2, r3, r8, ip, lr, pc}^ │ │ │ │ - teqpvc ip, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + msrvc SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #2 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ svclt 0x00082b00 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0x4691461f │ │ │ │ andcs fp, r0, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460c83f8 │ │ │ │ - @ instruction: 0xffd6f00f │ │ │ │ + @ instruction: 0xff94f00f │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf77783f8 │ │ │ │ - strmi pc, [r6], -r3, lsl #18 │ │ │ │ - @ instruction: 0xf8ccf777 │ │ │ │ + @ instruction: 0x4606f8bd │ │ │ │ + @ instruction: 0xf886f777 │ │ │ │ @ instruction: 0xf7774605 │ │ │ │ - stmdavs r1!, {r0, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9856 @ 0x2680 │ │ │ │ strbmi r4, [sl], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf832f7e3 │ │ │ │ + @ instruction: 0xf82cf7e3 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strbmi r6, [r0], -r1, ror #16 │ │ │ │ - @ instruction: 0xf82cf7e3 │ │ │ │ + @ instruction: 0xf826f7e3 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x47b8463d │ │ │ │ strcs r6, [r8, -r2, ror #17] │ │ │ │ @ instruction: 0x46304631 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ @ instruction: 0xf77f17d3 │ │ │ │ - @ instruction: 0x464afebd │ │ │ │ + @ instruction: 0x464afe77 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7e34630 │ │ │ │ - strbmi pc, [r1], -r5, ror #17 @ │ │ │ │ + @ instruction: 0x4641f8df │ │ │ │ @ instruction: 0x47a84630 │ │ │ │ ldrtmi r6, [r1], -r3, ror #17 │ │ │ │ - blx 0x2aa508 │ │ │ │ + blx 0x2aa594 │ │ │ │ ldrbne pc, [r3, r3, lsl #4] @ │ │ │ │ - mcr2 7, 5, pc, cr12, cr15, {3} @ │ │ │ │ + mcr2 7, 3, pc, cr6, cr15, {3} @ │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf8d4f7e3 │ │ │ │ + @ instruction: 0xf8cef7e3 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2fe68 │ │ │ │ + bl 0xfec2fef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7772100 │ │ │ │ - strmi pc, [r4], -r9, lsl #17 │ │ │ │ - @ instruction: 0xf886f777 │ │ │ │ + strmi pc, [r4], -r3, asr #16 │ │ │ │ + @ instruction: 0xf840f777 │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf77e4620 │ │ │ │ - strtmi pc, [sl], -r3, lsl #22 │ │ │ │ + @ instruction: 0x462afabd │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7834070 │ │ │ │ - svclt 0x0000bec1 │ │ │ │ + svclt 0x0000be7b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2fea8 │ │ │ │ + bl 0xfec2ff34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7772100 │ │ │ │ - strmi pc, [r4], -r9, ror #16 │ │ │ │ - @ instruction: 0xf866f777 │ │ │ │ + strmi pc, [r4], -r3, lsr #16 │ │ │ │ + @ instruction: 0xf820f777 │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf77e4620 │ │ │ │ - strtmi pc, [sl], -r3, ror #20 │ │ │ │ + @ instruction: 0x462afa1d │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7834070 │ │ │ │ - svclt 0x0000bea1 │ │ │ │ + svclt 0x0000be5b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2fee8 │ │ │ │ + bl 0xfec2ff74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strmi r4, [r8], -r0, lsl #4 │ │ │ │ mrsls r2, SP_irq │ │ │ │ - ldc2 7, cr15, [lr, #-508] @ 0xfffffe04 │ │ │ │ + ldc2l 7, cr15, [r8], {127} @ 0x7f │ │ │ │ strtmi r9, [r0], -r1, lsl #18 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7834010 │ │ │ │ - svclt 0x0000bdfd │ │ │ │ + svclt 0x0000bdb7 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf7902003 │ │ │ │ - svclt 0x0000bbb9 │ │ │ │ + svclt 0x0000bb73 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ cmnlt r3, r0, lsl #6 │ │ │ │ @@ -205435,768 +205468,768 @@ │ │ │ │ svceq 0x0001f01e │ │ │ │ andcs sp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46908ff8 │ │ │ │ @ instruction: 0xf00f460f │ │ │ │ - stmdacs r0, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r1, r2, r3, r4, r6, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldmdbvs r8!, {r0, r7, pc} │ │ │ │ svclt 0x00cc2801 │ │ │ │ @ instruction: 0xf0444622 │ │ │ │ - bcs 0xd958c │ │ │ │ + bcs 0xd9618 │ │ │ │ andcs sp, r8, #123 @ 0x7b │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xd8ecc │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xd8f58 │ │ │ │ andcc r4, r1, r2, lsl #1 │ │ │ │ strbeq pc, [r0], #-450 @ 0xfffffe3e @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {5} │ │ │ │ @ instruction: 0xf1c21ad3 │ │ │ │ - blx 0x3d9624 │ │ │ │ - blx 0xc185e0 │ │ │ │ - blx 0xc151bc │ │ │ │ - b 0x11555b8 │ │ │ │ - blx 0xbd91ec │ │ │ │ + blx 0x3d96b0 │ │ │ │ + blx 0xc1866c │ │ │ │ + blx 0xc15248 │ │ │ │ + b 0x1155644 │ │ │ │ + blx 0xbd9278 │ │ │ │ tstpmi r1, #4, 24 @ p-variant is OBSOLETE @ 0x400 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ - blx 0x3e9124 │ │ │ │ + blx 0x3e91b0 │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.u8 d15, d3, d28 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0xf78e430a │ │ │ │ - pkhtbmi pc, r2, r3, asr #19 @ │ │ │ │ + strmi pc, [r2], sp, lsl #19 │ │ │ │ @ instruction: 0xf776468b │ │ │ │ - @ instruction: 0x4605ffd7 │ │ │ │ - @ instruction: 0xffd4f776 │ │ │ │ + @ instruction: 0x4605ff91 │ │ │ │ + @ instruction: 0xff8ef776 │ │ │ │ @ instruction: 0x46066839 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - @ instruction: 0xff3cf7e2 │ │ │ │ + @ instruction: 0xff36f7e2 │ │ │ │ ldmdavs r9!, {r0, r9, sp} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xff36f7e2 │ │ │ │ - @ instruction: 0xfff8f776 │ │ │ │ + @ instruction: 0xff30f7e2 │ │ │ │ + @ instruction: 0xffb2f776 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ ldmvs sl!, {r6, r7, r8, r9, sl, lr}^ │ │ │ │ andcs fp, r0, #67584 @ 0x10800 │ │ │ │ movwcs r6, #14457 @ 0x3879 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - @ instruction: 0x4649fff5 │ │ │ │ + strbmi pc, [r9], -pc, ror #31 @ │ │ │ │ @ instruction: 0x47c04630 │ │ │ │ ldmdblt sl!, {r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ movwcs r6, #14457 @ 0x3879 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xffeaf7e2 │ │ │ │ + @ instruction: 0xffe4f7e2 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0x463117d3 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - b 0x1cd8504 │ │ │ │ - b 0x1c9967c │ │ │ │ + b 0x1cd8478 │ │ │ │ + b 0x1c99708 │ │ │ │ ldrtmi r0, [r1], -fp, lsl #6 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - @ instruction: 0xe7e1fd31 │ │ │ │ + strb pc, [r1, fp, ror #25]! @ │ │ │ │ @ instruction: 0x463117d3 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - b 0x1cd84e8 │ │ │ │ - b 0x1c99698 │ │ │ │ + b 0x1cd845c │ │ │ │ + b 0x1c99724 │ │ │ │ ldrtmi r0, [r1], -fp, lsl #6 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - strb pc, [r8, r3, lsr #26] @ │ │ │ │ + @ instruction: 0xe7c8fcdd │ │ │ │ @ instruction: 0x469b469a │ │ │ │ ldrmi lr, [r2], fp, lsr #15 │ │ │ │ @ instruction: 0xe7a84693 │ │ │ │ @ instruction: 0xc010f8d1 │ │ │ │ - eorsvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + rsbvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x161a98 │ │ │ │ + bl 0x161b24 │ │ │ │ ldmdbvs r2, {r2, r3, r7, r9} │ │ │ │ svclt 0x0000e73e │ │ │ │ @ instruction: 0xc010f8d1 │ │ │ │ - eorsvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + rsbvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x161ab4 │ │ │ │ + bl 0x161b40 │ │ │ │ ldmibvs r2, {r2, r3, r7, r9}^ │ │ │ │ svclt 0x0000e732 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec300c0 │ │ │ │ + bl 0xfec3014c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3fef00 │ │ │ │ + bl 0x3fef8c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, r3, ror #31 │ │ │ │ + mullt r6, sp, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r2, lsr #25 │ │ │ │ + addeq r6, r4, r6, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3012c │ │ │ │ + bl 0xfec301b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3fef6c │ │ │ │ + bl 0x3feff8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, sp, lsr #31 │ │ │ │ + andlt pc, r6, r7, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r6, lsr ip │ │ │ │ + addeq r6, r4, sl, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30198 │ │ │ │ + bl 0xfec30224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3fefd8 │ │ │ │ + bl 0x3ff064 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, r7, ror pc @ │ │ │ │ + andlt pc, r6, r1, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, sl, asr #23 │ │ │ │ + addeq r6, r4, lr, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30204 │ │ │ │ + bl 0xfec30290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff044 │ │ │ │ + bl 0x3ff0d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, r1, asr #30 │ │ │ │ + strdlt pc, [r6], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, lr, asr fp │ │ │ │ + ldrdeq r6, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30270 │ │ │ │ + bl 0xfec302fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff0b0 │ │ │ │ + bl 0x3ff13c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, fp, lsl #30 │ │ │ │ + andlt pc, r6, r5, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r6, [r4], r2 │ │ │ │ + addeq r6, r4, r6, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec302dc │ │ │ │ + bl 0xfec30368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff11c │ │ │ │ + bl 0x3ff1a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - ldrdlt pc, [r6], -r5 │ │ │ │ + andlt pc, r6, pc, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r6, lsl #21 │ │ │ │ + strdeq r6, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30348 │ │ │ │ + bl 0xfec303d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff188 │ │ │ │ + bl 0x3ff214 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - mullt r6, pc, lr @ │ │ │ │ + andlt pc, r6, r9, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, sl, lsl sl │ │ │ │ + addeq r6, r4, lr, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec303b4 │ │ │ │ + bl 0xfec30440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff1f4 │ │ │ │ + bl 0x3ff280 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, r9, ror #28 │ │ │ │ + andlt pc, r6, r3, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, lr, lsr #19 │ │ │ │ + addeq r6, r4, r2, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30420 │ │ │ │ + bl 0xfec304ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff260 │ │ │ │ + bl 0x3ff2ec │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 96), r8 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, r3, lsr lr @ │ │ │ │ + andlt pc, r6, sp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r2, asr #18 │ │ │ │ + @ instruction: 0x008468b6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3048c │ │ │ │ + bl 0xfec30518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - b 0x11c02d0 │ │ │ │ - b 0x13dc2ac │ │ │ │ + b 0x11c035c │ │ │ │ + b 0x13dc338 │ │ │ │ @ instruction: 0xf01c0c02 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ @ instruction: 0xf01cc000 │ │ │ │ andle r0, sp, lr, lsl #24 │ │ │ │ @ instruction: 0xf0039c0e │ │ │ │ @ instruction: 0xf0040e01 │ │ │ │ - b 0x13dc2c0 │ │ │ │ + b 0x13dc34c │ │ │ │ @ instruction: 0xf0020c4e │ │ │ │ - b 0x13dcac8 │ │ │ │ - b 0x7dc500 │ │ │ │ + b 0x13dcb54 │ │ │ │ + b 0x7dc58c │ │ │ │ andle r0, r7, r1, lsl #30 │ │ │ │ andlt r2, r9, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf00f461e │ │ │ │ - cmpplt r8, #19712 @ p-variant is OBSOLETE @ 0x4d00 │ │ │ │ + cmpplt r8, #2816 @ p-variant is OBSOLETE @ 0xb00 │ │ │ │ strtmi r2, [r1], -r0, lsl #26 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ svclt 0x000c4625 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 7, cr15, [sl], {226} @ 0xe2 │ │ │ │ + ldc2 7, cr15, [r4], {226} @ 0xe2 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stmdbls lr, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls lr, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0], {226} @ 0xe2 │ │ │ │ + stc2 7, cr15, [sl], {226} @ 0xe2 │ │ │ │ andls r4, r7, r9, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - ldcls 12, cr15, [r0, #-556] @ 0xfffffdd4 │ │ │ │ + ldcls 12, cr15, [r0, #-532] @ 0xfffffdec │ │ │ │ @ instruction: 0xf6469504 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ - stcls 12, cr2, [pc, #-600] @ 0xd90d0 │ │ │ │ + stcls 12, cr2, [pc, #-600] @ 0xd915c │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ strls r4, [r1], #-1539 @ 0xfffff9fd │ │ │ │ - bls 0x2aabf8 │ │ │ │ + bls 0x2aac84 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r0], #-0 │ │ │ │ - cdp2 7, 5, cr15, cr6, cr13, {4} │ │ │ │ + cdp2 7, 1, cr15, cr0, cr13, {4} │ │ │ │ andlt r2, r9, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3055c │ │ │ │ + bl 0xfec305e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - b 0x11c0398 │ │ │ │ - b 0x13dc37c │ │ │ │ + b 0x11c0424 │ │ │ │ + b 0x13dc408 │ │ │ │ @ instruction: 0xf01c0c02 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ @ instruction: 0xf01cc000 │ │ │ │ andle r0, sp, lr, lsl #24 │ │ │ │ @ instruction: 0xf0039c0c │ │ │ │ @ instruction: 0xf0040e01 │ │ │ │ - b 0x13dc390 │ │ │ │ + b 0x13dc41c │ │ │ │ @ instruction: 0xf0020c4e │ │ │ │ - b 0x13dcb98 │ │ │ │ - b 0x7dc5d0 │ │ │ │ + b 0x13dcc24 │ │ │ │ + b 0x7dc65c │ │ │ │ andle r0, r7, r1, lsl #30 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf00f461e │ │ │ │ - msrlt CPSR_, #234496 @ 0x39400 │ │ │ │ + msrlt CPSR_, #166912 @ 0x28c00 │ │ │ │ strtmi r2, [r1], -r0, lsl #26 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ svclt 0x000c4625 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 7, cr15, [r2], #-904 @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [ip], #-904 @ 0xfffffc78 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stmdbls ip, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls ip, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - stc2 7, cr15, [r8], #-904 @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [r2], #-904 @ 0xfffffc78 │ │ │ │ andls r4, r5, r9, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stcls 12, cr15, [lr, #-140] @ 0xffffff74 │ │ │ │ + stcls 12, cr15, [lr, #-116] @ 0xffffff8c │ │ │ │ strmi r9, [r3], -r3, lsl #10 │ │ │ │ ldrtmi r9, [r1], -sp, lsl #26 │ │ │ │ ldrtmi r9, [r8], -r5, lsl #20 │ │ │ │ strmi lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf78d9400 │ │ │ │ - andcs pc, r1, sp, ror #25 │ │ │ │ + andcs pc, r1, r7, lsr #25 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfec3062c │ │ │ │ + bl 0xfec306b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-896] @ 0xfffffc80 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x13f3474 │ │ │ │ + b 0x13f3500 │ │ │ │ @ instruction: 0xf01e0e04 │ │ │ │ tstle r6, r0, lsl pc │ │ │ │ streq pc, [r1], #-12 │ │ │ │ svclt 0x00082a00 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ andcs fp, r0, ip, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461687f0 │ │ │ │ @ instruction: 0xf00f460d │ │ │ │ - stmiblt r0, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7764770 │ │ │ │ - strmi pc, [r7], -sp, lsr #25 │ │ │ │ - stc2 7, cr15, [sl], #472 @ 0x1d8 │ │ │ │ + strmi pc, [r7], -r7, ror #24 │ │ │ │ + stc2l 7, cr15, [r4], #-472 @ 0xfffffe28 │ │ │ │ @ instruction: 0xf7764681 │ │ │ │ - strtmi pc, [r2], -r7, lsr #25 │ │ │ │ + strtmi pc, [r2], -r1, ror #24 │ │ │ │ stmdavs r9!, {r7, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r8], -r3, lsl #6 │ │ │ │ - stc2 7, cr15, [ip], #-904 @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [r6], #-904 @ 0xfffffc78 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r4, [ip], -r2, lsr #13 │ │ │ │ @ instruction: 0x4648463a │ │ │ │ @ instruction: 0x47b06819 │ │ │ │ stmdavs r9!, {r0, r1, r8, r9, sp}^ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [ip], {226} @ 0xe2 │ │ │ │ + ldc2 7, cr15, [r6], {226} @ 0xe2 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0x46484652 │ │ │ │ - stc2 7, cr15, [lr], {226} @ 0xe2 │ │ │ │ + stc2 7, cr15, [r8], {226} @ 0xe2 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - stc2 7, cr15, [r8], {226} @ 0xe2 │ │ │ │ + stc2 7, cr15, [r2], {226} @ 0xe2 │ │ │ │ ldr r2, [lr, r1]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r4!, {r2, r8, sl, fp, sp, lr} │ │ │ │ stceq 0, cr15, [lr], {20} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x122a91c │ │ │ │ + b 0x122a9a8 │ │ │ │ stmdavs ip, {r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ - blcs 0x10da88 │ │ │ │ + blcs 0x10db14 │ │ │ │ stmvs ip, {r1, r2, r4, r6, ip, lr, pc} │ │ │ │ streq pc, [r1], #-20 @ 0xffffffec │ │ │ │ cmple r1, r7, lsr #12 │ │ │ │ - blls 0x36af98 │ │ │ │ + blls 0x36b024 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ cmple r3, r3, lsl #22 │ │ │ │ ldrbeq r6, [sp, fp, asr #16] │ │ │ │ @ instruction: 0xf00fd448 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf776d03a │ │ │ │ - pkhtbmi pc, r2, r1, asr #24 @ │ │ │ │ - mcrr2 7, 7, pc, lr, cr6 @ │ │ │ │ + strmi pc, [r2], fp, lsl #24 │ │ │ │ + stc2 7, cr15, [r8], {118} @ 0x76 │ │ │ │ @ instruction: 0xf7764683 │ │ │ │ - strmi pc, [r6], -fp, asr #24 │ │ │ │ + strmi pc, [r6], -r5, lsl #24 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ ldrbmi r9, [r0], -sl, lsl #22 │ │ │ │ - blx 0xff5174f6 │ │ │ │ + blx 0xff397582 │ │ │ │ mrrcne 11, 0, r9, r8, cr11 │ │ │ │ stmdavs r1!, {r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xff317506 │ │ │ │ + blx 0xff197592 │ │ │ │ @ instruction: 0x46324651 │ │ │ │ @ instruction: 0x47c04650 │ │ │ │ mrrcne 11, 0, r9, r9, cr10 @ │ │ │ │ stmdavs r1!, {r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xff01751e │ │ │ │ + blx 0xfee975aa │ │ │ │ mrrcne 11, 0, r9, sl, cr11 │ │ │ │ stmdavs r1!, {r1, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0xfee1752e │ │ │ │ + blx 0xfec975ba │ │ │ │ stmiavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ - stc2 7, cr15, [sl], #-904 @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [r4], #-904 @ 0xfffffc78 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ @ instruction: 0x47c04658 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ - stc2 7, cr15, [r0], #-904 @ 0xfffffc78 │ │ │ │ + ldc2 7, cr15, [sl], {226} @ 0xe2 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - blx 0xff395628 │ │ │ │ + blx 0xfe3156b4 │ │ │ │ rscle r2, r9, r0, lsl #16 │ │ │ │ - stc2 7, cr15, [r0], {118} @ 0x76 │ │ │ │ + blx 0xfef9745a │ │ │ │ @ instruction: 0xf7764682 │ │ │ │ - @ instruction: 0x4683fbfd │ │ │ │ - blx 0xfff973da │ │ │ │ + @ instruction: 0x4683fbb7 │ │ │ │ + blx 0xfee17466 │ │ │ │ strmi r9, [r6], -sl, lsl #22 │ │ │ │ @ instruction: 0xd1ab3301 │ │ │ │ - blx 0xff1173e6 │ │ │ │ + blx 0x1f97472 │ │ │ │ strmi r6, [r5], -r1, ror #16 │ │ │ │ movwcs r4, #9786 @ 0x263a │ │ │ │ - blx 0xb975a2 │ │ │ │ + blx 0xa1762e │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ str r4, [r5, r8, asr #15]! │ │ │ │ - blx 0xfee173fe │ │ │ │ + blx 0x1c9748a │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0x8975ba │ │ │ │ + blx 0x717646 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldr r4, [r5, r8, asr #15]! │ │ │ │ - blx 0xfeb17416 │ │ │ │ + blx 0x19974a2 │ │ │ │ strmi r6, [r5], -r1, ror #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0x5975d2 │ │ │ │ + blx 0x41765e │ │ │ │ ldrbmi r4, [r8], -r9, lsr #12 │ │ │ │ str r4, [r1, r8, asr #15]! │ │ │ │ - blx 0xfe81742e │ │ │ │ + blx 0x16974ba │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - blx 0x2975ea │ │ │ │ + blx 0x117676 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ str r4, [r9, r8, asr #15] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11ee690 │ │ │ │ + b 0x11ee71c │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xb122d105 │ │ │ │ @ instruction: 0xf014688c │ │ │ │ strtmi r0, [r5], -r1, lsl #8 │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x460c4693 │ │ │ │ @ instruction: 0xf00f9301 │ │ │ │ - ldmdblt r0, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7768ff0 │ │ │ │ - strmi pc, [r1], fp, lsl #23 │ │ │ │ - blx 0xfe3174be │ │ │ │ + strmi pc, [r1], r5, asr #22 │ │ │ │ + blx 0x119754a │ │ │ │ @ instruction: 0xf7764680 │ │ │ │ - @ instruction: 0x4607fb51 │ │ │ │ - blx 0x14974ca │ │ │ │ + strmi pc, [r7], -fp, lsl #22 │ │ │ │ + blx 0x317556 │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7e24638 │ │ │ │ - movwcs pc, #10935 @ 0x2ab7 @ │ │ │ │ + movwcs pc, #10929 @ 0x2ab1 @ │ │ │ │ stmdavs r1!, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x46aa4630 │ │ │ │ - blx 0xfed17694 │ │ │ │ + blx 0xfeb97720 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldrbmi r4, [r8, r8, asr #12] │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xfea976a8 │ │ │ │ + blx 0xfe917734 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0xfe9176b4 │ │ │ │ + blx 0xfe797740 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ @ instruction: 0xb1ad9d01 │ │ │ │ - blx 0x1817516 │ │ │ │ + blx 0x6975a2 │ │ │ │ strmi r2, [r6], -r3, lsl #6 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ - blx 0xff9976d0 │ │ │ │ + blx 0xff81775c │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strmi r4, [r8, r8, asr #12]! │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ - blx 0xff7176e4 │ │ │ │ + blx 0xff597770 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ strmi r4, [r8, r0, asr #12]! │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0x13976fa │ │ │ │ + blx 0x1217786 │ │ │ │ stmiavs r1!, {r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - blx 0x1217706 │ │ │ │ + blx 0x1097792 │ │ │ │ str r2, [r2, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec30988 │ │ │ │ + bl 0xfec30a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ mvnslt r2, r0, lsl #6 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x432c4500 │ │ │ │ ldrle r0, [r4], #-1763 @ 0xfffff91d │ │ │ │ ldmib r1, {r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ tstmi ip, #0, 6 │ │ │ │ andsmi r6, ip, fp, lsl #17 │ │ │ │ ldrmi sp, [r7], -sp, lsl #2 │ │ │ │ @ instruction: 0xf00f460e │ │ │ │ - ldmdblt r8!, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xff5975c0 │ │ │ │ + blx 0xfe41764c │ │ │ │ and r4, ip, r5, lsl #12 │ │ │ │ @ instruction: 0xf7e26871 │ │ │ │ - @ instruction: 0x4629fa3d │ │ │ │ + @ instruction: 0x4629fa37 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10289 @ 0x2831 │ │ │ │ @ instruction: 0xf7e24628 │ │ │ │ - ldmvs r1!, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r1!, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r3, r5, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ andcs sp, r1, r8, ror #23 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11ee848 │ │ │ │ + b 0x11ee8d4 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ - blcs 0x10dc9c │ │ │ │ - bcs 0x1094b8 │ │ │ │ + blcs 0x10dd28 │ │ │ │ + bcs 0x109544 │ │ │ │ @ instruction: 0xf04fbf0a │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ andle r0, r7, r0, lsl #24 │ │ │ │ strpl lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ vmlseq.f32 s28, s10, s8 │ │ │ │ streq pc, [r1], #-30 @ 0xffffffe2 │ │ │ │ andle r4, r8, r5, lsr #12 │ │ │ │ andlt r4, r3, r0, ror #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r6, r0 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - @ instruction: 0xf976f00f │ │ │ │ + @ instruction: 0xf934f00f │ │ │ │ @ instruction: 0xf04fb960 │ │ │ │ strbtmi r0, [r0], -r1, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe91768c │ │ │ │ + blx 0x1797718 │ │ │ │ @ instruction: 0xf7764607 │ │ │ │ - pkhbtmi pc, r0, sp, lsl #21 @ │ │ │ │ - blx 0x1a97698 │ │ │ │ + pkhtbmi pc, r0, r7, asr #20 @ │ │ │ │ + blx 0x917724 │ │ │ │ @ instruction: 0xf7764683 │ │ │ │ - strtmi pc, [sl], -r3, ror #20 │ │ │ │ + @ instruction: 0x462afa1d │ │ │ │ stmdavs r1!, {r1, r7, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r8], -r3, lsl #6 │ │ │ │ - blx 0x81785c │ │ │ │ + blx 0x6978e8 │ │ │ │ strtmi r2, [sl], -r3, lsl #6 │ │ │ │ strbmi r6, [r0], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e246a9 │ │ │ │ - @ instruction: 0x4642fa15 │ │ │ │ + strbmi pc, [r2], -pc, lsl #20 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x463547b0 │ │ │ │ mcrls 6, 0, r4, cr1, cr9, {1} │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ movwcs r6, #14433 @ 0x3861 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0x297888 │ │ │ │ + blx 0x117914 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0x117894 │ │ │ │ + @ instruction: 0xf9faf7e2 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0x47a84638 │ │ │ │ @ instruction: 0x46504639 │ │ │ │ stmiavs r1!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ strbmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e24658 │ │ │ │ - stmiavs r1!, {r0, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e24650 │ │ │ │ - @ instruction: 0xf04ffa2b │ │ │ │ + @ instruction: 0xf04ffa25 │ │ │ │ ldr r0, [r0, r1, lsl #24]! │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ andle r6, r9, r0, ror r3 │ │ │ │ stmiavs sl, {r0, r1, r4, fp, sp, lr}^ │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldrbeq sp, [r3], r1, lsl #2 │ │ │ │ @@ -206206,145 +206239,145 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smlabbls r5, r6, r0, fp │ │ │ │ - @ instruction: 0xf902f00f │ │ │ │ + @ instruction: 0xf8c0f00f │ │ │ │ stmdblt r8, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andne lr, r3, #3457024 @ 0x34c000 │ │ │ │ movwls r2, #20481 @ 0x5001 │ │ │ │ sbcseq r4, r4, r2, lsl #8 │ │ │ │ - @ instruction: 0xf946f7e2 │ │ │ │ + @ instruction: 0xf940f7e2 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ ldmvs r9, {r3, r4, r8, fp, sp, lr} │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - blls 0x257eac │ │ │ │ + blls 0x257f20 │ │ │ │ ldmdbvs r8, {r0, r2, r9, sl, lr} │ │ │ │ stmdacc r0, {r0, r3, r4, r6, fp, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - @ instruction: 0xf934f7e2 │ │ │ │ + @ instruction: 0xf92ef7e2 │ │ │ │ @ instruction: 0xf6469b05 │ │ │ │ - vmvn.i32 d21, #1535 @ 0x000005ff │ │ │ │ + vqdmulh.s d21, d16, d1[0] │ │ │ │ strmi r0, [r2], -sp, lsl #24 │ │ │ │ ldmdavs fp, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf78d681b │ │ │ │ - @ instruction: 0x2001fab5 │ │ │ │ + andcs pc, r1, pc, ror #20 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11eea30 │ │ │ │ + b 0x11eeabc │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ tstlt r2, r3, lsl #2 │ │ │ │ strbeq r6, [r4, ip, lsl #17]! │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x4617469b │ │ │ │ @ instruction: 0xf00f468a │ │ │ │ - ldmdblt r0, {r0, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8da8ff0 │ │ │ │ movwls r3, #4108 @ 0x100c │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf776461c │ │ │ │ - blls 0x158094 │ │ │ │ + blls 0x158008 │ │ │ │ smlawbne r2, r1, r6, r4 │ │ │ │ suble r2, ip, r1, lsl #22 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e22302 │ │ │ │ - @ instruction: 0xf776f8e9 │ │ │ │ - movwcs pc, #10615 @ 0x2977 @ │ │ │ │ + @ instruction: 0xf776f8e3 │ │ │ │ + movwcs pc, #10545 @ 0x2931 @ │ │ │ │ @ instruction: 0xf8da4606 │ │ │ │ andcs r1, r0, #4 │ │ │ │ @ instruction: 0xf7e2463d │ │ │ │ - @ instruction: 0xf776f8df │ │ │ │ - strbmi pc, [sl], -r1, lsr #19 @ │ │ │ │ + @ instruction: 0xf776f8d9 │ │ │ │ + @ instruction: 0x464af95b │ │ │ │ @ instruction: 0x46804631 │ │ │ │ @ instruction: 0xf8da47b8 │ │ │ │ andcs r1, r1, #4 │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf8d2f7e2 │ │ │ │ - @ instruction: 0xf994f776 │ │ │ │ + @ instruction: 0xf8ccf7e2 │ │ │ │ + @ instruction: 0xf94ef776 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strmi r4, [r8, r7, lsl #12]! │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf776d017 │ │ │ │ - movwcs pc, #14731 @ 0x398b @ │ │ │ │ + movwcs pc, #14661 @ 0x3945 @ │ │ │ │ @ instruction: 0xf8da4606 │ │ │ │ andcs r1, r0, #8 │ │ │ │ - @ instruction: 0xf910f7e2 │ │ │ │ + @ instruction: 0xf90af7e2 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ ldrdne pc, [r8], -sl │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7e22303 │ │ │ │ - ldrtmi pc, [sl], -r5, lsl #18 @ │ │ │ │ + @ instruction: 0x463af8ff │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf8da47d8 │ │ │ │ movwcs r1, #12296 @ 0x3008 │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf976f7e2 │ │ │ │ + @ instruction: 0xf970f7e2 │ │ │ │ @ instruction: 0xf8da4638 │ │ │ │ movwcs r1, #12296 @ 0x3008 │ │ │ │ @ instruction: 0xf7e22201 │ │ │ │ - andcs pc, r1, pc, ror #18 │ │ │ │ + andcs pc, r1, r9, ror #18 │ │ │ │ movwcs lr, #10139 @ 0x279b │ │ │ │ tstpeq r7, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf89cf7e2 │ │ │ │ + @ instruction: 0xf896f7e2 │ │ │ │ ldrle r0, [r4, #-1827] @ 0xfffff8dd │ │ │ │ - @ instruction: 0xf928f776 │ │ │ │ + @ instruction: 0xf8e2f776 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - stc2l 7, cr15, [r2, #-492]! @ 0xfffffe14 │ │ │ │ + ldc2 7, cr15, [ip, #-492] @ 0xfffffe14 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf77b2210 │ │ │ │ - @ instruction: 0x462afd1f │ │ │ │ + @ instruction: 0x462afcd9 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xfec9794c │ │ │ │ + blx 0x1b179d8 │ │ │ │ @ instruction: 0xf776e79b │ │ │ │ - @ instruction: 0x4649f913 │ │ │ │ + strbmi pc, [r9], -sp, asr #17 @ │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r0, #-500]! @ 0xfffffe0c │ │ │ │ + stc2 7, cr15, [sl, #-500]! @ 0xfffffe0c │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf77b2210 │ │ │ │ - strtmi pc, [sl], -pc, lsr #23 │ │ │ │ + strtmi pc, [sl], -r9, ror #22 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xfe817970 │ │ │ │ + blx 0x16979fc │ │ │ │ svclt 0x0000e789 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ ldrblt fp, [r0, #-867]! @ 0xfffffc9d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -206357,109 +206390,109 @@ │ │ │ │ stmdavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andle r4, r7, sl, lsl r2 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - stmiblt r0, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r4, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e10503 │ │ │ │ - stmdbvs r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r2!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7e268a0 │ │ │ │ - stmdavs r3!, {r0, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7e168a0 │ │ │ │ + stmdavs r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ strtmi r2, [r8], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ - blx 0x1817a60 │ │ │ │ + blx 0x697aec │ │ │ │ ldrb r2, [r8, r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ ldrdlt r3, [r3], r0 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-460] @ 0xfffffe34 │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r4, lr, lsl #24 │ │ │ │ - b 0x1473d84 │ │ │ │ + b 0x1473e10 │ │ │ │ ldrbeq r0, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0xf01ed402 │ │ │ │ andle r0, r8, r1, lsl #30 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strls r8, [r1], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - @ instruction: 0xff80f00e │ │ │ │ + @ instruction: 0xff3ef00e │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ movweq lr, #14804 @ 0x39d4 │ │ │ │ - blcs 0x12a58c │ │ │ │ + blcs 0x12a618 │ │ │ │ streq fp, [r3], #-3844 @ 0xfffff0fc │ │ │ │ @ instruction: 0xf080fa13 │ │ │ │ - ldc2 7, cr15, [r6, #-472]! @ 0xfffffe28 │ │ │ │ + ldc2l 7, cr15, [r0], #472 @ 0x1d8 │ │ │ │ @ instruction: 0xf7764683 │ │ │ │ - sxtab16mi pc, r0, r7, ror #16 @ │ │ │ │ - @ instruction: 0xf874f776 │ │ │ │ + @ instruction: 0x4680f831 │ │ │ │ + @ instruction: 0xf82ef776 │ │ │ │ @ instruction: 0xf7764607 │ │ │ │ - sxtab16mi pc, r2, r1, ror #16 @ │ │ │ │ - @ instruction: 0xf86ef776 │ │ │ │ + strmi pc, [r2], fp, lsr #16 │ │ │ │ + @ instruction: 0xf828f776 │ │ │ │ strmi r6, [r1], r1, lsr #16 │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e12200 │ │ │ │ - @ instruction: 0x4638ffd7 │ │ │ │ + @ instruction: 0x4638ffd1 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e12201 │ │ │ │ - movwcs pc, #12241 @ 0x2fd1 @ │ │ │ │ + movwcs pc, #12235 @ 0x2fcb @ │ │ │ │ stmdavs r1!, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e14650 │ │ │ │ - movwcs pc, #12235 @ 0x2fcb @ │ │ │ │ + movwcs pc, #12229 @ 0x2fc5 @ │ │ │ │ andcs r6, r3, #2162688 @ 0x210000 │ │ │ │ @ instruction: 0xf7e14648 │ │ │ │ - @ instruction: 0xf776ffc5 │ │ │ │ - strbmi pc, [r1], -r7, lsl #17 @ │ │ │ │ + @ instruction: 0xf776ffbf │ │ │ │ + strbmi pc, [r1], -r1, asr #16 @ │ │ │ │ ldrbmi r4, [sl], -r6, lsl #12 │ │ │ │ strmi r4, [r8, r0, asr #12]! │ │ │ │ @ instruction: 0x46384639 │ │ │ │ sbfxmi r4, sl, #12, #9 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf64646b0 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x463a2696 │ │ │ │ - cdp2 7, 8, cr15, cr10, cr2, {4} │ │ │ │ + cdp2 7, 4, cr15, cr4, cr2, {4} │ │ │ │ ldmdavs r1!, {r0, r8, r9, sl, fp, ip, pc} │ │ │ │ strbmi r4, [r0], -r2, asr #12 │ │ │ │ movwcs r4, #10168 @ 0x27b8 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ @ instruction: 0xf7e24640 │ │ │ │ - @ instruction: 0x465af871 │ │ │ │ + ldrbmi pc, [sl], -fp, ror #16 @ │ │ │ │ @ instruction: 0x46504651 │ │ │ │ ldrbmi r4, [sl], -r8, lsr #15 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ - cdp2 7, 7, cr15, cr2, cr2, {4} │ │ │ │ + cdp2 7, 2, cr15, cr12, cr2, {4} │ │ │ │ @ instruction: 0x46426831 │ │ │ │ ldrmi r4, [r8, r0, asr #12]! │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf85af7e2 │ │ │ │ + @ instruction: 0xf854f7e2 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -206469,2661 +206502,2673 @@ │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ ldrdlt r3, [r3], r0 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-492] @ 0xfffffe14 │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r4, lr, lsl #24 │ │ │ │ - b 0x1473ec4 │ │ │ │ + b 0x1473f50 │ │ │ │ ldrbeq r0, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0xf01ed403 │ │ │ │ ldrmi r0, [lr], -r1, lsl #6 │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r9, [r7], -r1, lsl #8 │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - ldmdblt r0, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmiavs r0!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ submi r4, r0, #187695104 @ 0xb300000 │ │ │ │ @ instruction: 0xf77617c1 │ │ │ │ - strmi pc, [r2], r9, lsr #25 │ │ │ │ - @ instruction: 0xf804f776 │ │ │ │ - @ instruction: 0xf7764605 │ │ │ │ - strmi pc, [r1], r1, lsl #16 │ │ │ │ - @ instruction: 0xfffef775 │ │ │ │ + strmi pc, [r2], r3, ror #24 │ │ │ │ + @ instruction: 0xffbef775 │ │ │ │ + @ instruction: 0xf7754605 │ │ │ │ + selmi pc, r1, fp @ │ │ │ │ + @ instruction: 0xffb8f775 │ │ │ │ @ instruction: 0x46804632 │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e12303 │ │ │ │ - movwcs pc, #16259 @ 0x3f83 @ │ │ │ │ + movwcs pc, #16253 @ 0x3f7d @ │ │ │ │ andcs r6, r1, #2162688 @ 0x210000 │ │ │ │ ldrtmi r4, [lr], -r8, asr #12 │ │ │ │ - @ instruction: 0xff7cf7e1 │ │ │ │ + @ instruction: 0xff76f7e1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ sbfxmi r4, r2, #12, #25 │ │ │ │ @ instruction: 0xf646462a │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ svcls 0x00012596 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ movwcs r4, #10168 @ 0x27b8 │ │ │ │ ldrbmi r6, [sl], -r1, ror #16 │ │ │ │ @ instruction: 0xf7e14640 │ │ │ │ - ldrbmi pc, [r2], -r5, ror #31 @ │ │ │ │ + @ instruction: 0x4652ffdf │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ stmdavs r9!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0x464047b8 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7e12201 │ │ │ │ - ldrdcs pc, [r1], -r7 │ │ │ │ + ldrdcs pc, [r1], -r1 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0xf7754698 │ │ │ │ - ldrtmi pc, [r2], -r9, lsl #31 @ │ │ │ │ + ldrtmi pc, [r2], -r3, asr #30 @ │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf7ce4628 │ │ │ │ - svccs 0x000df80f │ │ │ │ + @ instruction: 0xf7cd4628 │ │ │ │ + svccs 0x000dffe7 │ │ │ │ @ instruction: 0xf775d014 │ │ │ │ - shsub16mi pc, sl, pc @ │ │ │ │ + shasxmi pc, sl, r9 @ │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ - @ instruction: 0xf7ce4628 │ │ │ │ - bls 0x157eb0 │ │ │ │ + @ instruction: 0xf7cd4628 │ │ │ │ + bls 0x159e9c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffcaf77a │ │ │ │ + @ instruction: 0xff84f77a │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmlt r6!, {r1, r2, r3, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmlt lr, {r1, r2, r3, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf77a4620 │ │ │ │ - ldrb pc, [r1, r3, ror #31]! @ │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0023303 │ │ │ │ - @ instruction: 0xf0010210 │ │ │ │ - tstmi sl, #3840 @ 0xf00 │ │ │ │ - stmdaeq sl, {r1, r6, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf00208cb │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - b 0x115ab20 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - vmull.u8 , d17, d0 │ │ │ │ - @ instruction: 0xf8c04103 │ │ │ │ - movwmi ip, #45056 @ 0xb000 │ │ │ │ - movwcs lr, #6592 @ 0x19c0 │ │ │ │ + @ instruction: 0xe7f1ff9d │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + @ instruction: 0xf0010310 │ │ │ │ + tstmi r3, #3840 @ 0xf00 │ │ │ │ + @ instruction: 0xf002084a │ │ │ │ + addvs r0, r3, r0, lsl r2 │ │ │ │ + b 0x115d194 │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + b 0x11a8f80 │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + subvs r1, r2, r0, lsl #3 │ │ │ │ + andvs r6, r1, r3, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0024303 │ │ │ │ - strlt r0, [r0, #-528] @ 0xfffffdf0 │ │ │ │ - stmdaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ + strlt r0, [r0, #-2123] @ 0xfffff7b5 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ + b 0x119c2c8 │ │ │ │ + subvs r0, r3, lr, lsl #6 │ │ │ │ vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - addvs r6, r3, r1, lsl #2 │ │ │ │ + @ instruction: 0xf0021c80 │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ + @ instruction: 0xf8c00310 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + @ instruction: 0xf8c05c01 │ │ │ │ + vmov.i32 d28, #144 @ 0x00000090 │ │ │ │ + vmull.u8 , d1, d3 │ │ │ │ + b 0x11aa3d4 │ │ │ │ + movwmi r0, #41740 @ 0xa30c │ │ │ │ + andvs r6, r2, r3, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf001084a │ │ │ │ - @ instruction: 0xf0020c0f │ │ │ │ - movwcs r0, #528 @ 0x210 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stceq 0, cr6, [sl], {2} │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stmiaeq fp, {r0, r1, r6, r7, sp, lr}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vaddl.u8 q11, d17, d2 │ │ │ │ - vsubl.u8 q10, d1, d3 │ │ │ │ - tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ - subvs r6, r3, r1, lsl #2 │ │ │ │ + @ instruction: 0xf04fb500 │ │ │ │ + @ instruction: 0xf0010c00 │ │ │ │ + @ instruction: 0xf8c0020f │ │ │ │ + b 0x14ca020 │ │ │ │ + @ instruction: 0xf00c0c51 │ │ │ │ + stmiaeq fp, {r4, sl, fp}^ │ │ │ │ + @ instruction: 0x0c02ea4c │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0035e01 │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + @ instruction: 0xf8c00210 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + movwmi r3, #41219 @ 0xa103 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + ands pc, r0, r0, asr #17 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - b 0x14073a8 │ │ │ │ - movwcs r0, #3074 @ 0xc02 │ │ │ │ - smlabtvs r3, sl, r8, r0 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0031e80 │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + vabal.u8 , d1, d0 │ │ │ │ + @ instruction: 0xf04f1c80 │ │ │ │ + stmib r0, {r9, sl, fp}^ │ │ │ │ + b 0x14cd850 │ │ │ │ + @ instruction: 0xf0010c51 │ │ │ │ + @ instruction: 0xf00c020f │ │ │ │ + b 0x13dd090 │ │ │ │ + stmiaeq fp, {r1, sl, fp}^ │ │ │ │ + @ instruction: 0xf0030c8a │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ @ instruction: 0xf8c00210 │ │ │ │ vaddl.u8 q14, d1, d0 │ │ │ │ vmull.u8 q10, d1, d3 │ │ │ │ - b 0x11663d8 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - and pc, ip, r0, asr #17 │ │ │ │ - movwcs lr, #6592 @ 0x19c0 │ │ │ │ + movwmi r3, #41219 @ 0xa103 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf001084a │ │ │ │ - @ instruction: 0xf0020c0f │ │ │ │ - movwcs r0, #528 @ 0x210 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stceq 0, cr6, [sl], {2} │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stmiaeq fp, {r0, r1, r6, r7, sp, lr}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vaddl.u8 q11, d17, d2 │ │ │ │ - vsubl.u8 q10, d1, d3 │ │ │ │ - tstmi r3, #0, 2 │ │ │ │ - smlabteq r2, r1, r1, pc @ │ │ │ │ - tstvs r1, r3, asr #32 │ │ │ │ + andpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0xf04fb500 │ │ │ │ + @ instruction: 0xf1c20c00 │ │ │ │ + stmib r0, {r1, r9}^ │ │ │ │ + b 0x14ca8a4 │ │ │ │ + @ instruction: 0xf0010c51 │ │ │ │ + stmiaeq fp, {r0, r1, r2, r3, r9, sl, fp}^ │ │ │ │ + @ instruction: 0xf00c0c8a │ │ │ │ + @ instruction: 0xf0030c10 │ │ │ │ + b 0x13dacec │ │ │ │ + @ instruction: 0xf0020c0e │ │ │ │ + @ instruction: 0xf8c00210 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + b 0x11a64cc │ │ │ │ + movwmi r0, #41740 @ 0xa30c │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - stmiaeq sl, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + vabal.u8 , d1, d0 │ │ │ │ + vmull.u8 , d17, d0 │ │ │ │ + @ instruction: 0xf8c05200 │ │ │ │ + b 0x14ca118 │ │ │ │ + @ instruction: 0xf0010c51 │ │ │ │ + stmiaeq fp, {r0, r1, r2, r3, r9, sl, fp}^ │ │ │ │ + andeq pc, r2, #-2147483600 @ 0x80000030 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + stceq 1, cr6, [sl], {2} │ │ │ │ + @ instruction: 0x0c0eea4c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - @ instruction: 0xf8c06003 │ │ │ │ - stceq 0, cr12, [fp], {12} │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ smlabtcc r3, r1, r3, pc @ │ │ │ │ - stceq 1, cr15, [r2], {204} @ 0xcc │ │ │ │ - subvs r4, r2, fp, lsl #6 │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ + b 0x11aad40 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - stmiaeq sl, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ + addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + subvs r6, r3, r2, asr #1 │ │ │ │ + stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + cdppl 3, 0, cr15, cr1, cr1, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - @ instruction: 0xf8c06003 │ │ │ │ - stceq 0, cr12, [fp], {12} │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - tstvs r1, r2, asr #32 │ │ │ │ + @ instruction: 0xf8c0430b │ │ │ │ + andvs lr, r2, r0, lsl r0 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0024303 │ │ │ │ - @ instruction: 0xf0010210 │ │ │ │ - tstmi sl, #3840 @ 0xf00 │ │ │ │ - stmdaeq sl, {r1, r6, sp, lr}^ │ │ │ │ - @ instruction: 0xf0020c8b │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - b 0x115ad30 │ │ │ │ - andvs r0, r2, ip, lsl #4 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - stmib r0, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ - andcs r3, r0, r2, lsl #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf001084a │ │ │ │ - @ instruction: 0xf0020c0f │ │ │ │ - movwcs r0, #528 @ 0x210 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stceq 0, cr6, [sl], {2} │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stmiaeq fp, {r0, r1, r8, sp, lr}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vaddl.u8 q11, d17, d2 │ │ │ │ - vsubl.u8 q10, d1, d3 │ │ │ │ - tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ - subvs r6, r3, r1, asr #1 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + @ instruction: 0xf0010310 │ │ │ │ + tstmi r3, #3840 @ 0xf00 │ │ │ │ + @ instruction: 0xf002084a │ │ │ │ + subvs r0, r3, r0, lsl r2 │ │ │ │ + b 0x115d3c0 │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + b 0x11a91ac │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + andvs r5, r2, r1, lsl #2 │ │ │ │ + smlabtcc r2, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - stmiaeq sl, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf04fb500 │ │ │ │ + @ instruction: 0xf0010c00 │ │ │ │ + @ instruction: 0xf8c0020f │ │ │ │ + b 0x14ca20c │ │ │ │ + @ instruction: 0xf00c0c51 │ │ │ │ + stmiaeq fp, {r4, sl, fp}^ │ │ │ │ + @ instruction: 0x0c02ea4c │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0035e01 │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + @ instruction: 0xf8c00210 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + movwmi r3, #41219 @ 0xa103 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ + and pc, ip, r0, asr #17 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ + andvs pc, r0, #67108867 @ 0x4000003 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + subvs r6, r3, r2, lsl #2 │ │ │ │ + stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + cdppl 3, 0, cr15, cr1, cr1, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stcvs 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - @ instruction: 0xf8c06003 │ │ │ │ - stceq 0, cr12, [fp], {16} │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - stmib r0, {r1, r6, sp, lr}^ │ │ │ │ - andcs r3, r0, r2, lsl #2 │ │ │ │ + @ instruction: 0xf8c0430b │ │ │ │ + andvs lr, r2, ip │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ addvs r2, r2, r1, lsl #4 │ │ │ │ stceq 0, cr15, [pc], {1} │ │ │ │ - blx 0x91d3dc │ │ │ │ + blx 0x91d494 │ │ │ │ @ instruction: 0xf003f202 │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ - b 0x115a9fc │ │ │ │ - subvs r0, r2, ip, lsl #4 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - orrmi pc, r1, r1, asr #7 │ │ │ │ - sbcvs r4, r1, r3, lsl r3 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + b 0x115aab4 │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + vmull.u8 q10, d17, d1 │ │ │ │ + @ instruction: 0xf8c03103 │ │ │ │ + movwmi ip, #45068 @ 0xb00c │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ addvs r2, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf001084a │ │ │ │ stceq 12, cr0, [fp], {15} │ │ │ │ andseq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - tstmi r3, #805306368 @ 0x30000000 │ │ │ │ - orrmi pc, r1, r1, asr #7 │ │ │ │ - sbcvs r6, r1, r3 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0023303 │ │ │ │ - strlt r0, [r0, #-528] @ 0xfffffdf0 │ │ │ │ - stmdaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stcmi 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + @ instruction: 0xf8c0430b │ │ │ │ + stmib r0, {r2, r3, lr, pc}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + strlt r0, [r0, #-3211] @ 0xfffff375 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + cdpcc 3, 0, cr15, cr3, cr1, {6} │ │ │ │ + andeq pc, pc, #1 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ - orrne pc, r0, r1, asr #7 │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ + stmdaeq fp, {r0, r1, sp, lr}^ │ │ │ │ + stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + orrmi pc, r1, r1, asr #7 │ │ │ │ + @ instruction: 0xf8c04313 │ │ │ │ + sbcvs ip, r1, r8 │ │ │ │ + andcs r6, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ - bl 0xfec31464 │ │ │ │ + bl 0xfec31520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-768] @ 0xfffffd00 │ │ │ │ stmibvs lr, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r1, lr, lsl #6 │ │ │ │ strle r0, [sp], #-1780 @ 0xfffff90c │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ @ instruction: 0xf1034605 │ │ │ │ - blcs 0x19ce8c │ │ │ │ + blcs 0x19cf48 │ │ │ │ tstphi r9, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strne r5, [r2], #-3662 @ 0xfffff1b2 │ │ │ │ orrslt r6, sl, sl, lsl #18 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bcs 0x1749e4 │ │ │ │ + bcs 0x174aa0 │ │ │ │ rschi pc, r2, r0 │ │ │ │ - blx 0x174b4e │ │ │ │ - blcs 0x8b2ed4 │ │ │ │ + blx 0x174c0a │ │ │ │ + blcs 0x8b2f90 │ │ │ │ strtmi sp, [r8], -r6, ror #25 │ │ │ │ - mrrc2 0, 0, pc, r8, cr14 @ │ │ │ │ + blx 0x963c6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf89580d5 │ │ │ │ stmibvs r0!, {r3, r5, r6, r7, ip}^ │ │ │ │ ldrdvc pc, [r4], r5 │ │ │ │ smullscs pc, sl, r5, r8 @ │ │ │ │ @ instruction: 0xb1214603 │ │ │ │ svceq 0x00e0f010 │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ - b 0x129b274 │ │ │ │ + b 0x129b330 │ │ │ │ tstmi pc, #17301504 @ 0x1080000 │ │ │ │ - blcs 0xf4788 │ │ │ │ + blcs 0xf4844 │ │ │ │ @ instruction: 0xf1bbd036 │ │ │ │ @ instruction: 0xf0000f02 │ │ │ │ @ instruction: 0xf1bb80c4 │ │ │ │ eorle r0, r6, r4, lsl #30 │ │ │ │ svceq 0x0001f1bb │ │ │ │ rsccs fp, r0, r8, lsl #30 │ │ │ │ andcs sp, r0, r7, lsr #32 │ │ │ │ - msrne (UNDEF: 100), fp │ │ │ │ + orrsne pc, r4, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, ror #22 │ │ │ │ rsccs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf868f174 │ │ │ │ - bcs 0x134b58 │ │ │ │ + @ instruction: 0xf822f174 │ │ │ │ + bcs 0x134c14 │ │ │ │ stmdbvs pc, {r1, r4, r5, r7, r8, ip, lr, pc} @ │ │ │ │ - blx 0x12b4a5c │ │ │ │ + blx 0x12b4b18 │ │ │ │ @ instruction: 0xf010f001 │ │ │ │ @ instruction: 0xd1ab0001 │ │ │ │ @ instruction: 0xd1be2902 │ │ │ │ svccs 0x00013f01 │ │ │ │ @ instruction: 0xe7a6d8bb │ │ │ │ - bcs 0x174a78 │ │ │ │ + bcs 0x174b34 │ │ │ │ stmdbvs sl, {r1, r2, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ ldrle r0, [r3, #1938]! @ 0x792 │ │ │ │ stmdacs r2, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldcne 15, cr11, [r8], {12} │ │ │ │ @ instruction: 0xf7d13002 │ │ │ │ - @ instruction: 0xf027f907 │ │ │ │ + @ instruction: 0xf027f8c7 │ │ │ │ movwmi r0, #30688 @ 0x77e0 │ │ │ │ - stc2 7, cr15, [lr, #-468] @ 0xfffffe2c │ │ │ │ + ldc2 7, cr15, [r0], #468 @ 0x1d4 │ │ │ │ @ instruction: 0xf7754682 │ │ │ │ - stmdavs r2!, {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf7cd0900 │ │ │ │ - @ instruction: 0xf646fd8f │ │ │ │ + @ instruction: 0xf646fd4f │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x91032196 │ │ │ │ strls lr, [r0, -ip, lsr #32] │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7d1030f │ │ │ │ - stmibvs r2!, {r0, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r2!, {r0, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r6, [r0], -r1, ror #17 │ │ │ │ @ instruction: 0xf7e19204 │ │ │ │ - bls 0x219470 │ │ │ │ + bls 0x2194b4 │ │ │ │ suble r2, r4, r1, lsl #20 │ │ │ │ eorsle r2, fp, r2, lsl #20 │ │ │ │ cmnle r4, r0, lsl #20 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r0], #500 @ 0x1f4 │ │ │ │ + mcrr2 7, 7, pc, r2, cr13 @ │ │ │ │ movwcs r6, #6626 @ 0x19e2 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ ldrmi r6, [lr], #-2595 @ 0xfffff5dd │ │ │ │ - stc2l 7, cr15, [lr, #-488] @ 0xfffffe18 │ │ │ │ - ldcle 5, cr4, [pc, #-812]! @ 0xda0c0 │ │ │ │ + ldc2l 7, cr15, [r0], #488 @ 0x1e8 │ │ │ │ + ldcle 5, cr4, [pc, #-812]! @ 0xda17c │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ ldrtmi r6, [r0], -r3, ror #19 │ │ │ │ @ instruction: 0xf00368e1 │ │ │ │ movwls r0, #20999 @ 0x5207 │ │ │ │ - stc2 7, cr15, [r6], {225} @ 0xe1 │ │ │ │ - blcs 0x14101c │ │ │ │ - blcs 0x18e4b0 │ │ │ │ - blcs 0x10e490 │ │ │ │ - blls 0x1ce918 │ │ │ │ + blx 0xffb18446 │ │ │ │ + blcs 0x1410d8 │ │ │ │ + blcs 0x18e56c │ │ │ │ + blcs 0x10e54c │ │ │ │ + blls 0x1ce9d4 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77d6819 │ │ │ │ - strls pc, [r0, -r3, asr #23] │ │ │ │ + strls pc, [r0, -r5, ror #22] │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7d1030f │ │ │ │ - @ instruction: 0xe7cbf8f3 │ │ │ │ + @ instruction: 0xe7cbf8b3 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [lr], #500 @ 0x1f4 │ │ │ │ - blls 0x1d4354 │ │ │ │ + mrrc2 7, 7, pc, r0, cr13 @ │ │ │ │ + blls 0x1d4410 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77d6819 │ │ │ │ - ldr pc, [sp, r3, lsl #25]! │ │ │ │ + ldr pc, [sp, r5, lsr #24]! │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r4], #-500 @ 0xfffffe0c │ │ │ │ - blls 0x1d43dc │ │ │ │ + blx 0xff69830e │ │ │ │ + blls 0x1d4498 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77d6819 │ │ │ │ - ldrb pc, [r8, r5, ror #23] @ │ │ │ │ + ldrb pc, [r8, r7, lsl #23] @ │ │ │ │ stmdbcs pc, {r0, r5, r6, r8, fp, sp, lr} @ │ │ │ │ stmibvs r3!, {r1, r2, ip, lr, pc}^ │ │ │ │ stmdavs r2!, {r3, r5, r9, sl, lr}^ │ │ │ │ vpmax.u8 d15, d3, d11 │ │ │ │ - stc2l 7, cr15, [lr], #1020 @ 0x3fc │ │ │ │ + ldc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ str r2, [sl, -r1] │ │ │ │ - bcs 0x1b48b0 │ │ │ │ + bcs 0x1b496c │ │ │ │ svcge 0x001af47f │ │ │ │ andcc lr, r1, r4, lsl #14 │ │ │ │ - @ instruction: 0xf870f7d1 │ │ │ │ + @ instruction: 0xf830f7d1 │ │ │ │ stmdals r4, {r0, r1, r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ - msrne (UNDEF: 100), fp │ │ │ │ + orrsne pc, r4, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eorscs r4, r6, #13312 @ 0x3400 │ │ │ │ @ instruction: 0xf1739000 │ │ │ │ - andcs pc, r0, r9, lsr #31 │ │ │ │ - msrne (UNDEF: 100), fp │ │ │ │ + andcs pc, r0, r3, ror #30 │ │ │ │ + orrsne pc, r4, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ subscs r4, pc, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf1739000 │ │ │ │ - mulcs r0, pc, pc @ │ │ │ │ - msrne (UNDEF: 100), fp │ │ │ │ + andcs pc, r0, r9, asr pc @ │ │ │ │ + orrsne pc, r4, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ sbccs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xff94f173 │ │ │ │ - eorseq r2, r5, r0, ror r7 │ │ │ │ - mlaseq r5, r8, r7, r2 │ │ │ │ - eorseq r2, r5, r4, lsl #15 │ │ │ │ + @ instruction: 0xff4ef173 │ │ │ │ + eorseq r2, r5, r0, lsr #15 │ │ │ │ + eorseq r2, r5, r8, asr #15 │ │ │ │ + ldrhteq r2, [r5], -r4 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ eorsle r2, r5, r0, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec316f4 │ │ │ │ + bl 0xfec317b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r0, lsl #8 │ │ │ │ @ instruction: 0x0c04ea43 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ @ instruction: 0xf01cd102 │ │ │ │ tstle sl, r0, lsl pc │ │ │ │ - b 0x7f4744 │ │ │ │ + b 0x7f4800 │ │ │ │ svclt 0x00140f03 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00082a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4616bdf0 │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - stmiblt r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r1!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf7759100 │ │ │ │ - @ instruction: 0xf646fc77 │ │ │ │ + @ instruction: 0xf646fc19 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ andcs r9, r1, r0, lsl #18 │ │ │ │ ldmdavs sp, {r0, r8, r9, ip, pc} │ │ │ │ - blx 0x169850a │ │ │ │ + blx 0xf185c6 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77a4629 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7759100 │ │ │ │ - ldmib sp, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [r5], -r0, lsl #6 │ │ │ │ ldmdavs ip, {r0, sp} │ │ │ │ - blx 0x129852a │ │ │ │ + blx 0xb185e6 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77a4621 │ │ │ │ - ldrtmi pc, [r8], -fp, ror #24 @ │ │ │ │ + ldrtmi pc, [r8], -sp, lsl #24 @ │ │ │ │ ldrmi r4, [r0, r9, lsr #12]! │ │ │ │ strb r2, [r6, r1] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec317c0 │ │ │ │ + bl 0xfec3187c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6de568 │ │ │ │ + blmi 0x6de624 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdane r3, {r3, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmppcc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - blx 0xfef183c6 │ │ │ │ + blx 0x1798482 │ │ │ │ @ instruction: 0xf6464a0f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ vtst.8 d22, d5, d2 │ │ │ │ vsra.s64 q8, q14, #64 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ ldmdbne sl, {r0, r1, r3, r5, r7, fp, ip, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - blx 0xff5183ee │ │ │ │ + blx 0x1d984aa │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r4, r4, lsr #11 │ │ │ │ - addeq r5, r4, lr, ror r5 │ │ │ │ + addeq r5, r4, r8, ror #9 │ │ │ │ + addeq r5, r4, r2, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec31838 │ │ │ │ + bl 0xfec318f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55e600 │ │ │ │ + blmi 0x55e6bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmnpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xfe91844e │ │ │ │ + blx 0x119850a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r4, lr, lsr #10 │ │ │ │ + addeq r5, r4, r2, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec31894 │ │ │ │ + bl 0xfec31950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55e65c │ │ │ │ + blmi 0x55e718 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnseq pc, r5, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x1d984aa │ │ │ │ + blx 0x618566 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r4], r2 │ │ │ │ + addeq r5, r4, r6, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec318f0 │ │ │ │ + bl 0xfec319ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x46114610 │ │ │ │ @ instruction: 0xf77e9203 │ │ │ │ - blmi 0x5589ec │ │ │ │ + blmi 0x558930 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf6469a03 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ stmiane sl!, {r0, r5, r6, r7, fp, ip}^ │ │ │ │ tstls r0, r0, lsl #16 │ │ │ │ cmnpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x1098512 │ │ │ │ + blx 0xff9185cc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r4, lr, asr r4 │ │ │ │ + addeq r5, r4, r2, lsr #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31958 │ │ │ │ + bl 0xfec31a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x71e6e0 │ │ │ │ + blmi 0x71e79c │ │ │ │ svcpl 0x0070ee1d │ │ │ │ @ instruction: 0xf644460e │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ stmdavs r8, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - blx 0xff69855c │ │ │ │ + blx 0x1f18618 │ │ │ │ @ instruction: 0xf6464b10 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1], #-1052 @ 0xfffffbe4 │ │ │ │ ldmne sl!, {r0, r4, r5, r6, r7, fp, ip}^ │ │ │ │ tstls r0, r0, lsl #16 │ │ │ │ mvnseq pc, r5, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x19858a │ │ │ │ + blx 0xfea18644 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r5, r4, r6, lsl #8 │ │ │ │ - addeq r5, r4, r6, ror #7 │ │ │ │ + addeq r5, r4, sl, asr #6 │ │ │ │ + addeq r5, r4, sl, lsr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec319d4 │ │ │ │ + bl 0xfec31a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7752102 │ │ │ │ - @ instruction: 0x4605fad3 │ │ │ │ - blx 0xff5185c0 │ │ │ │ + @ instruction: 0x4605fa75 │ │ │ │ + blx 0x1d9867c │ │ │ │ andcc lr, r2, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf77c4628 │ │ │ │ - ldrtmi pc, [r2], -sp, asr #26 @ │ │ │ │ + ldrtmi pc, [r2], -pc, ror #25 @ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf90ef782 │ │ │ │ + @ instruction: 0xf8b0f782 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-662 @ 0xfffffd6a │ │ │ │ vtst.8 d22, d5, d11 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ stmiapl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ ldmdbne sl, {r4, fp, sp, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - blx 0xff198608 │ │ │ │ + blx 0x1a186c4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r4, r2, ror #6 │ │ │ │ + addeq r5, r4, r6, lsr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31a50 │ │ │ │ + bl 0xfec31b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fafd │ │ │ │ + @ instruction: 0xf646fa9f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d9494 │ │ │ │ + blls 0x3d93d8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d16, d16, d1[5] │ │ │ │ + vmvn.i32 , #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, pc, asr fp @ │ │ │ │ + andlt pc, r6, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31abc │ │ │ │ + bl 0xfec31b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fac7 │ │ │ │ + @ instruction: 0xf646fa69 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d9428 │ │ │ │ + blls 0x3d936c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d17, d0, d1[2] │ │ │ │ + @ instruction: 0xf2c01cd5 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r9, lsr #22 │ │ │ │ + andlt pc, r6, fp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31b28 │ │ │ │ + bl 0xfec31be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fa91 │ │ │ │ + @ instruction: 0xf646fa33 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d93bc │ │ │ │ + blls 0x3d9300 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 , d16, d29 │ │ │ │ + vmvn.i32 d18, #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - strdlt pc, [r6], -r3 │ │ │ │ + mullt r6, r5, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31b94 │ │ │ │ + bl 0xfec31c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fa5b │ │ │ │ + @ instruction: 0xf646f9fd │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d9350 │ │ │ │ + blls 0x3d9294 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmov.i32 d18, #511 @ 0x000001ff │ │ │ │ + @ instruction: 0xf2c02c9d │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - @ instruction: 0xb006fabd │ │ │ │ + andlt pc, r6, pc, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31c00 │ │ │ │ + bl 0xfec31cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fa25 │ │ │ │ + @ instruction: 0xf646f9c7 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d92e4 │ │ │ │ + blls 0x3d9228 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmvn.i32 q9, #1535 @ 0x000005ff │ │ │ │ + vmull.s8 , d0, d1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r7, lsl #21 │ │ │ │ + andlt pc, r6, r9, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31c6c │ │ │ │ + bl 0xfec31d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f9ef │ │ │ │ + @ instruction: 0xf646f991 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d9278 │ │ │ │ + blls 0x3d91bc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c02cd9 │ │ │ │ + vqdmulh.s d19, d0, d1[5] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r1, asr sl @ │ │ │ │ + strdlt pc, [r6], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31cd8 │ │ │ │ + bl 0xfec31d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f9b9 │ │ │ │ + @ instruction: 0xf646f95b │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d920c │ │ │ │ + blls 0x3d9150 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmvn.i32 d19, #3583 @ 0x00000dff │ │ │ │ + vqdmulh.s d19, d16, d1[2] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, fp, lsl sl @ │ │ │ │ + @ instruction: 0xb006f9bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31d44 │ │ │ │ + bl 0xfec31e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f983 │ │ │ │ + @ instruction: 0xf646f925 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d91a0 │ │ │ │ + blls 0x3d90e4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 , d16, d17 │ │ │ │ + vmull.s8 q10, d0, d29 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r5, ror #19 │ │ │ │ + andlt pc, r6, r7, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31db0 │ │ │ │ + bl 0xfec31e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f94d │ │ │ │ + @ instruction: 0xf646f8ef │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d9134 │ │ │ │ + blls 0x3d9078 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 q10, d0, d5 │ │ │ │ + @ instruction: 0xf2c04c91 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, pc, lsr #19 │ │ │ │ + andlt pc, r6, r1, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31e1c │ │ │ │ + bl 0xfec31ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f917 │ │ │ │ + @ instruction: 0xf646f8b9 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d90c8 │ │ │ │ + blls 0x3d900c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d20, d0, d1[6] │ │ │ │ + @ instruction: 0xf2c04cf5 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r9, ror r9 @ │ │ │ │ + andlt pc, r6, fp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31e88 │ │ │ │ + bl 0xfec31f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f8e1 │ │ │ │ + @ instruction: 0xf646f883 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d905c │ │ │ │ + blls 0x3d8fa0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d20, d16, d1[3] │ │ │ │ + vmov.i32 , #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r3, asr #18 │ │ │ │ + andlt pc, r6, r5, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31ef4 │ │ │ │ + bl 0xfec31fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f8ab │ │ │ │ + @ instruction: 0xf646f84d │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d8ff0 │ │ │ │ + blls 0x3d8f34 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmvn.i32 d21, #511 @ 0x000001ff │ │ │ │ + @ instruction: 0xf2c05cbd │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, sp, lsl #18 │ │ │ │ + andlt pc, r6, pc, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31f60 │ │ │ │ + bl 0xfec3201c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f875 │ │ │ │ + @ instruction: 0xf646f817 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d8f84 │ │ │ │ + blls 0x3d8ec8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c05c95 │ │ │ │ + vmull.s8 q11, d0, d17 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - ldrdlt pc, [r6], -r7 │ │ │ │ + andlt pc, r6, r9, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31fcc │ │ │ │ + bl 0xfec32088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f83f │ │ │ │ + @ instruction: 0xf7744615 │ │ │ │ + @ instruction: 0xf646ffe1 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d8f18 │ │ │ │ + @ instruction: 0xf779023a │ │ │ │ + blls 0x3dae5c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c05cf9 │ │ │ │ + vmull.s8 q11, d16, d5 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r1, lsr #17 │ │ │ │ + andlt pc, r6, r3, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32038 │ │ │ │ + bl 0xfec320f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f809 │ │ │ │ + @ instruction: 0xf7744615 │ │ │ │ + @ instruction: 0xf646ffab │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d8eac │ │ │ │ + @ instruction: 0xf7790228 │ │ │ │ + blls 0x3dadf0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmov.i32 q11, #3583 @ 0x00000dff │ │ │ │ + vqdmulh.s d22, d16, d1[6] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, fp, ror #16 │ │ │ │ + andlt pc, r6, sp, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec320a4 │ │ │ │ + bl 0xfec32160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ffd3 │ │ │ │ + @ instruction: 0xf646ff75 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dae40 │ │ │ │ + blls 0x3dad84 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d22, d16, d1[0] │ │ │ │ + vqdmulh.s d23, d0, d1[3] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ - @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r5, lsr r8 @ │ │ │ │ + @ instruction: 0xf78bc00c │ │ │ │ + ldrdlt pc, [r6], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32110 │ │ │ │ + bl 0xfec321cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ff9d │ │ │ │ + @ instruction: 0xf646ff3f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3dadd4 │ │ │ │ + blls 0x3dad18 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 , d0, d21 │ │ │ │ + @ instruction: 0xf2c07cb1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - strdlt pc, [r6], -pc @ │ │ │ │ + andlt pc, r6, r1, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3217c │ │ │ │ + bl 0xfec32238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ff67 │ │ │ │ + @ instruction: 0xf646ff09 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dad68 │ │ │ │ + blls 0x3dacac │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 , d16, d9 │ │ │ │ + vhadd.s8 d28, d6, d8 │ │ │ │ + vmov.i32 d16, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r9, asr #31 │ │ │ │ + andlt pc, r6, fp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec321e8 │ │ │ │ + bl 0xfec322a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ff31 │ │ │ │ + @ instruction: 0xf646fed3 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3dacfc │ │ │ │ + blls 0x3dac40 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d23, d16, d1[7] │ │ │ │ + vhadd.s8 d28, d6, d8 │ │ │ │ + vmvn.i32 q8, #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - mullt r6, r3, pc @ │ │ │ │ + andlt pc, r6, r5, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32254 │ │ │ │ + bl 0xfec32310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fefb │ │ │ │ + @ instruction: 0xf646fe9d │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dac90 │ │ │ │ + blls 0x3dabd4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmov.i32 q8, #511 @ 0x000001ff │ │ │ │ + @ instruction: 0xf2c00cdd │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, sp, asr pc @ │ │ │ │ + strdlt pc, [r6], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec322c0 │ │ │ │ + bl 0xfec3237c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fec5 │ │ │ │ + @ instruction: 0xf646fe67 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3dac24 │ │ │ │ + blls 0x3dab68 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c00cb5 │ │ │ │ + vqdmulh.s d17, d0, d1[0] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r7, lsr #30 │ │ │ │ + andlt pc, r6, r9, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3232c │ │ │ │ + bl 0xfec323e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fe8f │ │ │ │ + @ instruction: 0xf646fe31 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dabb8 │ │ │ │ + blls 0x3daafc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmov.i32 d17, #2559 @ 0x000009ff │ │ │ │ + vmull.s8 , d16, d21 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - strdlt pc, [r6], -r1 │ │ │ │ + mullt r6, r3, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32398 │ │ │ │ + bl 0xfec32454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fe59 │ │ │ │ + @ instruction: 0xf646fdfb │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3dab4c │ │ │ │ + blls 0x3daa90 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmvn.i32 , #3583 @ 0x00000dff │ │ │ │ + vmull.s8 q9, d0, d9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - @ instruction: 0xb006febb │ │ │ │ + andlt pc, r6, sp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32404 │ │ │ │ + bl 0xfec324c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fe23 │ │ │ │ + @ instruction: 0xf646fdc5 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3daae0 │ │ │ │ + blls 0x3daa24 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d17, d16, d1[4] │ │ │ │ + vqdmulh.s d18, d0, d1[7] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r5, lsl #29 │ │ │ │ + andlt pc, r6, r7, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32470 │ │ │ │ + bl 0xfec3252c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fded │ │ │ │ + @ instruction: 0xf646fd8f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3daa74 │ │ │ │ + blls 0x3da9b8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d18, d0, d1[1] │ │ │ │ + @ instruction: 0xf2c02cd1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, pc, asr #28 │ │ │ │ + strdlt pc, [r6], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec324dc │ │ │ │ + bl 0xfec32598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fdb7 │ │ │ │ + @ instruction: 0xf646fd59 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3daa08 │ │ │ │ + blls 0x3da94c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 q9, d16, d25 │ │ │ │ + vmvn.i32 d19, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r9, lsl lr @ │ │ │ │ + @ instruction: 0xb006fdbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32548 │ │ │ │ + bl 0xfec32604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fd81 │ │ │ │ + @ instruction: 0xf646fd23 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da99c │ │ │ │ + blls 0x3da8e0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 , d0, d13 │ │ │ │ + @ instruction: 0xf2c03c99 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r3, ror #27 │ │ │ │ + andlt pc, r6, r5, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec325b4 │ │ │ │ + bl 0xfec32670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fd4b │ │ │ │ + @ instruction: 0xf646fced │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da930 │ │ │ │ + blls 0x3da874 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmvn.i32 , #511 @ 0x000001ff │ │ │ │ + @ instruction: 0xf2c03cfd │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, sp, lsr #27 │ │ │ │ + andlt pc, r6, pc, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32620 │ │ │ │ + bl 0xfec326dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fd15 │ │ │ │ + @ instruction: 0xf646fcb7 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da8c4 │ │ │ │ + blls 0x3da808 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c03cd5 │ │ │ │ + vqdmulh.s d20, d0, d1[4] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r7, ror sp @ │ │ │ │ + andlt pc, r6, r9, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3268c │ │ │ │ + bl 0xfec32748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fcdf │ │ │ │ + @ instruction: 0xf646fc81 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da858 │ │ │ │ + blls 0x3da79c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmvn.i32 d20, #2559 @ 0x000009ff │ │ │ │ + vqdmulh.s d20, d16, d1[1] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r1, asr #26 │ │ │ │ + andlt pc, r6, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec326f8 │ │ │ │ + bl 0xfec327b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fca9 │ │ │ │ + @ instruction: 0xf646fc4b │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da7ec │ │ │ │ + blls 0x3da730 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c04c9d │ │ │ │ + vmull.s8 , d0, d25 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, fp, lsl #26 │ │ │ │ + andlt pc, r6, sp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32764 │ │ │ │ + bl 0xfec32820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fc73 │ │ │ │ + @ instruction: 0xf646fc15 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da780 │ │ │ │ + blls 0x3da6c4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 , d0, d1 │ │ │ │ + vmull.s8 , d16, d13 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - ldrdlt pc, [r6], -r5 │ │ │ │ + andlt pc, r6, r7, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec327d0 │ │ │ │ + bl 0xfec3288c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fc3d │ │ │ │ + @ instruction: 0xf646fbdf │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da714 │ │ │ │ + blls 0x3da658 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d21, d0, d1[5] │ │ │ │ + @ instruction: 0xf2c05cf1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - mullt r6, pc, ip @ │ │ │ │ + andlt pc, r6, r1, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3283c │ │ │ │ + bl 0xfec328f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fc07 │ │ │ │ + @ instruction: 0xf646fba9 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da6a8 │ │ │ │ + blls 0x3da5ec │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d21, d16, d1[2] │ │ │ │ + vmov.i32 q11, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r9, ror #24 │ │ │ │ + andlt pc, r6, fp, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec328a8 │ │ │ │ + bl 0xfec32964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fbd1 │ │ │ │ + @ instruction: 0xf646fb73 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da63c │ │ │ │ + blls 0x3da580 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 q11, d0, d29 │ │ │ │ + @ instruction: 0xf2c06cb9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r3, lsr ip @ │ │ │ │ + ldrdlt pc, [r6], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32914 │ │ │ │ + bl 0xfec329d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fb9b │ │ │ │ + @ instruction: 0xf646fb3d │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da5d0 │ │ │ │ + blls 0x3da514 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c06c91 │ │ │ │ + vmov.i32 d23, #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - strdlt pc, [r6], -sp │ │ │ │ + mullt r6, pc, fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32980 │ │ │ │ + bl 0xfec32a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fb65 │ │ │ │ + @ instruction: 0xf646fb07 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da564 │ │ │ │ + blls 0x3da4a8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c06cf5 │ │ │ │ + vmull.s8 , d16, d1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r7, asr #23 │ │ │ │ + andlt pc, r6, r9, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec329ec │ │ │ │ + bl 0xfec32aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fb2f │ │ │ │ + @ instruction: 0xf646fad1 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da4f8 │ │ │ │ + blls 0x3da43c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmov.i32 , #2559 @ 0x000009ff │ │ │ │ + vqdmulh.s d23, d16, d1[5] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - mullt r6, r1, fp │ │ │ │ + andlt pc, r6, r3, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32a58 │ │ │ │ + bl 0xfec32b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646faf9 │ │ │ │ + @ instruction: 0xf646fa9b │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da48c │ │ │ │ + blls 0x3da3d0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c07cbd │ │ │ │ + @ instruction: 0xf646c008 │ │ │ │ + vqdmulh.s d16, d0, d1[2] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, fp, asr fp @ │ │ │ │ + strdlt pc, [r6], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32ac4 │ │ │ │ + bl 0xfec32b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fac3 │ │ │ │ + @ instruction: 0xf646fa65 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da420 │ │ │ │ + blls 0x3da364 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf646c008 │ │ │ │ - vmull.s8 q8, d0, d17 │ │ │ │ + vmull.s8 q8, d16, d29 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r5, lsr #22 │ │ │ │ + andlt pc, r6, r7, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32b30 │ │ │ │ + bl 0xfec32bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fa8d │ │ │ │ + @ instruction: 0xf646fa2f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da3b4 │ │ │ │ + blls 0x3da2f8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf646c008 │ │ │ │ - vmull.s8 q8, d16, d5 │ │ │ │ + vmov.i32 d17, #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, pc, ror #21 │ │ │ │ + mullt r6, r1, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32b9c │ │ │ │ + bl 0xfec32c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fa57 │ │ │ │ + @ instruction: 0xf646f9f9 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da348 │ │ │ │ + blls 0x3da28c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf646c008 │ │ │ │ - vqdmulh.s d16, d16, d1[6] │ │ │ │ + vmvn.i32 , #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - @ instruction: 0xb006fab9 │ │ │ │ + andlt pc, r6, fp, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32c08 │ │ │ │ + bl 0xfec32cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fa21 │ │ │ │ + @ instruction: 0xf646f9c3 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da2dc │ │ │ │ + blls 0x3da220 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf646c008 │ │ │ │ - vqdmulh.s d17, d0, d1[3] │ │ │ │ + @ instruction: 0xf2c01cd9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r3, lsl #21 │ │ │ │ + andlt pc, r6, r5, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32c74 │ │ │ │ + bl 0xfec32d30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646f9eb │ │ │ │ + @ instruction: 0xf646f98d │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da270 │ │ │ │ + blls 0x3da1b4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf646c008 │ │ │ │ - @ instruction: 0xf2c01cb1 │ │ │ │ + vmvn.i32 d18, #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, sp, asr #20 │ │ │ │ + andlt pc, r6, pc, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32ce0 │ │ │ │ + bl 0xfec32d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf9acf774 │ │ │ │ + @ instruction: 0xf94ef774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmul.i8 d31, d18, d23 │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - blls 0x3debf4 │ │ │ │ + vmul.i8 , q1, │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x3decb0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-112 @ 0xffffff90 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x499968 │ │ │ │ + @ instruction: 0xf9b0f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32d58 │ │ │ │ + bl 0xfec32e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf970f774 │ │ │ │ + @ instruction: 0xf912f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmul.i8 , q1, │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - blls 0x3dec6c │ │ │ │ + vmul.i8 d31, d2, d13 │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x3ded28 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-128 @ 0xffffff80 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf9d2f78b │ │ │ │ + @ instruction: 0xf974f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32dd0 │ │ │ │ + bl 0xfec32e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf934f774 │ │ │ │ + @ instruction: 0xf8d6f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmul.i8 d31, d2, d31 │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - blls 0x3dece4 │ │ │ │ + vadd.i8 , q9, │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x3deda0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-144 @ 0xffffff70 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf996f78b │ │ │ │ + @ instruction: 0xf938f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32e48 │ │ │ │ + bl 0xfec32f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf8f8f774 │ │ │ │ + @ instruction: 0xf89af774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmla.i8 d31, d2, d3 │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - blls 0x3ded5c │ │ │ │ + vadd.i8 d31, d18, d21 │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x3dee18 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-160 @ 0xffffff60 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf95af78b │ │ │ │ + @ instruction: 0xf8fcf78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32ec0 │ │ │ │ + bl 0xfec32f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf8bcf774 │ │ │ │ + @ instruction: 0xf85ef774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vadd.i8 , q9, │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - blls 0x3dedd4 │ │ │ │ + vadd.i8 , q1, │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x3dee90 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-176 @ 0xffffff50 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf91ef78b │ │ │ │ + @ instruction: 0xf8c0f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32f38 │ │ │ │ + bl 0xfec32ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf880f774 │ │ │ │ + @ instruction: 0xf822f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vadd.i8 d31, d18, d11 │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - blls 0x3dee4c │ │ │ │ + vadd.i8 d31, d2, d29 │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x3def08 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-192 @ 0xffffff40 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf8e2f78b │ │ │ │ + @ instruction: 0xf884f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32fb0 │ │ │ │ + bl 0xfec3306c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf844f774 │ │ │ │ + @ instruction: 0xffe6f773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ - @ instruction: 0xf7796809 │ │ │ │ - vadd.i8 , q1, │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - blls 0x3deec4 │ │ │ │ + @ instruction: 0xf7786809 │ │ │ │ + vrecps.f32 , q9, │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x3def80 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-208 @ 0xffffff30 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf8a6f78b │ │ │ │ + @ instruction: 0xf848f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33028 │ │ │ │ + bl 0xfec330e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf808f774 │ │ │ │ + @ instruction: 0xffaaf773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ - @ instruction: 0xf7796809 │ │ │ │ - vtst.8 d31, d2, d3 │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - blls 0x3def3c │ │ │ │ + @ instruction: 0xf7786809 │ │ │ │ + vrecps.f32 d31, d18, d21 │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x3deff8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-224 @ 0xffffff20 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf86af78b │ │ │ │ + @ instruction: 0xf80cf78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec330a0 │ │ │ │ + bl 0xfec3315c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xffccf773 │ │ │ │ + @ instruction: 0xff6ef773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vrecps.f32 , q9, │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - blls 0x3defb4 │ │ │ │ + vrecps.f32 , q1, │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x3df070 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-240 @ 0xffffff10 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf82ef78b │ │ │ │ + @ instruction: 0xffd0f78a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33118 │ │ │ │ + bl 0xfec331d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xff90f773 │ │ │ │ + @ instruction: 0xff32f773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vrecps.f32 d31, d18, d11 │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - blls 0x3df02c │ │ │ │ + vrecps.f32 d31, d2, d29 │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x3df0e8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xfff2f78a │ │ │ │ + @ instruction: 0xff94f78a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33190 │ │ │ │ + bl 0xfec3324c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xff54f773 │ │ │ │ + mrc2 7, 7, pc, cr6, cr3, {3} │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vrecps.f32 , q1, │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - blls 0x3df0a4 │ │ │ │ + vmax.f32 d31, d2, d1 │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x3df160 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-272 @ 0xfffffef0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xffb6f78a │ │ │ │ + @ instruction: 0xff58f78a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33208 │ │ │ │ + bl 0xfec332c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xff18f773 │ │ │ │ + mrc2 7, 5, pc, cr10, cr3, {3} │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vmax.f32 d31, d2, d19 │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - blls 0x3df11c │ │ │ │ + vceq.f32 , q9, │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x3df1d8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-288 @ 0xfffffee0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xff7af78a │ │ │ │ + @ instruction: 0xff1cf78a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33280 │ │ │ │ + bl 0xfec3333c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mrc2 7, 6, pc, cr12, cr3, {3} │ │ │ │ + mrc2 7, 3, pc, cr14, cr3, {3} │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vceq.f32 , q9, │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - blls 0x3df194 │ │ │ │ + vceq.f32 d31, d18, d9 │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x3df250 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ @ instruction: 0xf64e4130 │ │ │ │ - vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ + vmull.s8 q11, d16, d24 │ │ │ │ strls r0, [r2], #-3124 @ 0xfffff3cc │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r9, lsr pc @ │ │ │ │ + ldrdlt pc, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33304 │ │ │ │ + bl 0xfec333c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mrc2 7, 4, pc, cr10, cr3, {3} │ │ │ │ + mrc2 7, 1, pc, cr12, cr3, {3} │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vceq.f32 d31, d18, d21 │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - blls 0x3df218 │ │ │ │ + vceq.f32 , q1, │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x3df2d4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ @ instruction: 0xf64e4140 │ │ │ │ - vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ + vmull.s8 q11, d16, d24 │ │ │ │ strls r0, [r2], #-3124 @ 0xfffff3cc │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - strdlt pc, [r7], -r7 │ │ │ │ + mullt r7, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33388 │ │ │ │ + bl 0xfec33444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mrc2 7, 2, pc, cr8, cr3, {3} │ │ │ │ + ldc2l 7, cr15, [sl, #460]! @ 0x1cc │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf642fe63 │ │ │ │ - vqdmulh.s d16, d0, d0[7] │ │ │ │ - blls 0x3df29c │ │ │ │ + @ instruction: 0xf642fe05 │ │ │ │ + @ instruction: 0xf2c00c9c │ │ │ │ + blls 0x3df358 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclvs 6, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ + stcvs 6, cr15, [r8], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - @ instruction: 0xb007feb7 │ │ │ │ + andlt pc, r7, r9, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33408 │ │ │ │ + bl 0xfec334c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mrc2 7, 0, pc, cr8, cr3, {3} │ │ │ │ + ldc2 7, cr15, [sl, #460]! @ 0x1cc │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf642fe23 │ │ │ │ - vmvn.i32 q8, #3327 @ 0x00000cff │ │ │ │ - blls 0x3df31c │ │ │ │ + @ instruction: 0xf642fdc5 │ │ │ │ + vmull.s8 q8, d16, d28 │ │ │ │ + blls 0x3df3d8 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclvs 6, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ + stcvs 6, cr15, [r8], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r7, ror lr @ │ │ │ │ + andlt pc, r7, r9, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33488 │ │ │ │ + bl 0xfec33544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2l 7, cr15, [r8, #460] @ 0x1cc │ │ │ │ + ldc2l 7, cr15, [sl, #-460]! @ 0xfffffe34 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf642fde3 │ │ │ │ - vqdmulh.s d16, d0, d0[7] │ │ │ │ - blls 0x3df39c │ │ │ │ + @ instruction: 0xf642fd85 │ │ │ │ + @ instruction: 0xf2c00c9c │ │ │ │ + blls 0x3df458 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclvs 6, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ + stcvs 6, cr15, [r8], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r7, lsr lr @ │ │ │ │ + ldrdlt pc, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33508 │ │ │ │ + bl 0xfec335c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2 7, cr15, [r8, #460] @ 0x1cc │ │ │ │ + ldc2 7, cr15, [sl, #-460]! @ 0xfffffe34 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf642fda3 │ │ │ │ - vmvn.i32 q8, #3327 @ 0x00000cff │ │ │ │ - blls 0x3df41c │ │ │ │ + @ instruction: 0xf642fd45 │ │ │ │ + vmull.s8 q8, d16, d28 │ │ │ │ + blls 0x3df4d8 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclvs 6, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ + stcvs 6, cr15, [r8], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - strdlt pc, [r7], -r7 │ │ │ │ + mullt r7, r9, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33588 │ │ │ │ + bl 0xfec33644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2l 7, cr15, [r8, #-460] @ 0xfffffe34 │ │ │ │ + ldc2l 7, cr15, [sl], #460 @ 0x1cc │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf642fd63 │ │ │ │ - vqdmulh.s d16, d0, d0[7] │ │ │ │ - blls 0x3df49c │ │ │ │ + @ instruction: 0xf642fd05 │ │ │ │ + @ instruction: 0xf2c00c9c │ │ │ │ + blls 0x3df558 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclvs 6, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ + stcvs 6, cr15, [r8], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - @ instruction: 0xb007fdb7 │ │ │ │ + andlt pc, r7, r9, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33608 │ │ │ │ + bl 0xfec336c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2 7, cr15, [r8, #-460] @ 0xfffffe34 │ │ │ │ + ldc2 7, cr15, [sl], #460 @ 0x1cc │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf642fd23 │ │ │ │ - vmvn.i32 q8, #3327 @ 0x00000cff │ │ │ │ - blls 0x3df51c │ │ │ │ + @ instruction: 0xf642fcc5 │ │ │ │ + vmull.s8 q8, d16, d28 │ │ │ │ + blls 0x3df5d8 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclvs 6, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ + stcvs 6, cr15, [r8], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r7, ror sp @ │ │ │ │ + andlt pc, r7, r9, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33688 │ │ │ │ + bl 0xfec33744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2l 7, cr15, [r8], {115} @ 0x73 │ │ │ │ + ldc2l 7, cr15, [sl], #-460 @ 0xfffffe34 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - sha1c.32 , q9, │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - blls 0x3df59c │ │ │ │ + @ instruction: 0xf242fc85 │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x3df658 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ @ instruction: 0xf64e4150 │ │ │ │ - vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ + vmull.s8 q11, d16, d24 │ │ │ │ strls r0, [r2], #-3124 @ 0xfffff3cc │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r5, lsr sp @ │ │ │ │ + ldrdlt pc, [r7], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3370c │ │ │ │ + bl 0xfec337c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2 7, cr15, [r6], {115} @ 0x73 │ │ │ │ + ldc2 7, cr15, [r8], #-460 @ 0xfffffe34 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf642fca1 │ │ │ │ - vmull.s8 q8, d16, d12 │ │ │ │ - blls 0x3df620 │ │ │ │ + @ instruction: 0xf642fc43 │ │ │ │ + @ instruction: 0xf2c00cbc │ │ │ │ + blls 0x3df6dc │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclvs 6, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ + stcvs 6, cr15, [r8], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - strdlt pc, [r7], -r5 │ │ │ │ + mullt r7, r7, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3378c │ │ │ │ + bl 0xfec33848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mrrc2 7, 7, pc, r6, cr3 @ │ │ │ │ + blx 0xfff1a43a │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf642fc61 │ │ │ │ - vmull.s8 q8, d16, d12 │ │ │ │ - blls 0x3df6a0 │ │ │ │ + @ instruction: 0xf642fc03 │ │ │ │ + @ instruction: 0xf2c00cbc │ │ │ │ + blls 0x3df75c │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclvs 6, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ + stcvs 6, cr15, [r8], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r3, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - @ instruction: 0xb007fcb5 │ │ │ │ + andlt pc, r7, r7, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3380c │ │ │ │ + bl 0xfec338c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2 7, cr15, [r6], {115} @ 0x73 │ │ │ │ + blx 0xfef1a4ba │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf642fc21 │ │ │ │ - vmull.s8 q8, d16, d12 │ │ │ │ - blls 0x3df720 │ │ │ │ + @ instruction: 0xf642fbc3 │ │ │ │ + @ instruction: 0xf2c00cbc │ │ │ │ + blls 0x3df7dc │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclvs 6, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ + stcvs 6, cr15, [r8], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r5, ror ip @ │ │ │ │ + andlt pc, r7, r7, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3388c │ │ │ │ + bl 0xfec33948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0xff69a47e │ │ │ │ + blx 0x1f1a53a │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf642fbe1 │ │ │ │ - vmull.s8 q8, d16, d12 │ │ │ │ - blls 0x3df7a0 │ │ │ │ + @ instruction: 0xf642fb83 │ │ │ │ + @ instruction: 0xf2c00cbc │ │ │ │ + blls 0x3df85c │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldclvs 6, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ + stcvs 6, cr15, [r8], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r5, lsr ip @ │ │ │ │ + ldrdlt pc, [r7], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -209137,80 +209182,80 @@ │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x432c5401 │ │ │ │ @ instruction: 0x432c680d │ │ │ │ ldrle r0, [r7], #-1765 @ 0xfffff91b │ │ │ │ stmdbvs fp, {r1, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldmib r1, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x43234301 │ │ │ │ - strle r0, [pc], #-2012 @ 0xdc748 │ │ │ │ + strle r0, [pc], #-2012 @ 0xdc804 │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ - blx 0x718780 │ │ │ │ + @ instruction: 0xf9bef00c │ │ │ │ mulcs r1, r8, r9 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ @ instruction: 0xf77368e6 │ │ │ │ - strmi pc, [r1], r5, lsl #22 │ │ │ │ + strmi pc, [r1], r7, lsr #21 │ │ │ │ cdpcs 1, 0, cr1, cr1, cr10, {1} │ │ │ │ @ instruction: 0xf005d033 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - blx 0x1c1a710 │ │ │ │ - blx 0xfff9a564 │ │ │ │ - bvs 0xa1a0b4 │ │ │ │ - bcs 0xfe6992a0 │ │ │ │ + blx 0x149a7cc │ │ │ │ + blx 0xfe81a620 │ │ │ │ + bvs 0xa1a170 │ │ │ │ + bcs 0xfe69935c │ │ │ │ strcs r4, [r0, #-1664] @ 0xfffff980 │ │ │ │ - blx 0xffd9a574 │ │ │ │ + blx 0xfe61a630 │ │ │ │ ands r4, r6, r6, lsl #12 │ │ │ │ @ instruction: 0xf7df6861 │ │ │ │ - @ instruction: 0x462afa5d │ │ │ │ + @ instruction: 0x462afa3f │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - @ instruction: 0x9600fa57 │ │ │ │ + @ instruction: 0x9600fa39 │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - stmdbvs r1!, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, sp, #4, 2 │ │ │ │ ldrdcs sp, [r1], -lr │ │ │ │ movwcs lr, #10160 @ 0x27b0 │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xf1a778 │ │ │ │ + blx 0x79a834 │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - blx 0xff21a5d0 │ │ │ │ + blx 0x1a9a68c │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - mrc2 7, 7, pc, cr14, cr8, {3} │ │ │ │ + mcr2 7, 5, pc, cr0, cr8, {3} @ │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7782210 │ │ │ │ - @ instruction: 0x462afebb │ │ │ │ + @ instruction: 0x462afe5d │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - mcrr2 7, 7, pc, sl, cr8 @ │ │ │ │ + blx 0xffc1a6c6 │ │ │ │ @ instruction: 0xf773e7b4 │ │ │ │ - strbmi pc, [r9], -pc, lsr #21 @ │ │ │ │ + @ instruction: 0x4649fa51 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff0cf77a │ │ │ │ + mcr2 7, 5, pc, cr14, cr10, {3} @ │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7782210 │ │ │ │ - strtmi pc, [sl], -fp, asr #26 │ │ │ │ + strtmi pc, [sl], -sp, ror #25 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - ldc2 7, cr15, [r8], #-480 @ 0xfffffe20 │ │ │ │ + blx 0xff79a6ea │ │ │ │ svclt 0x0000e7a2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ @@ -209222,76 +209267,76 @@ │ │ │ │ strbteq r4, [r5], ip, lsr #6 │ │ │ │ @ instruction: 0xb1b2d417 │ │ │ │ @ instruction: 0xb124690c │ │ │ │ strpl lr, [r1], #-2513 @ 0xfffff62f │ │ │ │ strbeq r4, [r4, ip, lsr #6]! │ │ │ │ ldrmi sp, [pc], -pc, lsl #8 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ - @ instruction: 0xf972f00c │ │ │ │ + @ instruction: 0xf918f00c │ │ │ │ andcs fp, r1, r8, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ @ instruction: 0xf77368e6 │ │ │ │ - strmi pc, [r2], r1, ror #20 │ │ │ │ + strmi pc, [r2], r3, lsl #20 │ │ │ │ cdpcs 1, 0, cr1, cr1, cr10, {1} │ │ │ │ @ instruction: 0xf005d030 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - @ instruction: 0xf9c8f7df │ │ │ │ - blx 0x169a6ac │ │ │ │ + @ instruction: 0xf9aaf7df │ │ │ │ + @ instruction: 0xf9f8f773 │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - @ instruction: 0x4652f9bf │ │ │ │ + ldrbmi pc, [r2], -r1, lsr #19 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ cmplt pc, r8, asr #15 │ │ │ │ - blx 0x131a6c8 │ │ │ │ + @ instruction: 0xf9eaf773 │ │ │ │ strmi r6, [r0], r1, lsr #17 │ │ │ │ movwcs r4, #9770 @ 0x262a │ │ │ │ - @ instruction: 0xf9b2f7df │ │ │ │ + @ instruction: 0xf994f7df │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - stmdbvs r1!, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff76d364 │ │ │ │ + blle 0xff76d420 │ │ │ │ ldr r2, [r5, r1]! │ │ │ │ @ instruction: 0xf0052302 │ │ │ │ @ instruction: 0xf7df0107 │ │ │ │ - @ instruction: 0x072bf997 │ │ │ │ + @ instruction: 0x072bf979 │ │ │ │ @ instruction: 0xf773d514 │ │ │ │ - ldrbmi pc, [r1], -r3, lsr #20 @ │ │ │ │ + ldrbmi pc, [r1], -r5, asr #19 @ │ │ │ │ andcs r4, r0, #5242880 @ 0x500000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf7784650 │ │ │ │ - @ instruction: 0x4651fe5d │ │ │ │ + @ instruction: 0x4651fdff │ │ │ │ andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - mrc2 7, 0, pc, cr10, cr8, {3} │ │ │ │ + ldc2 7, cr15, [ip, #480]! @ 0x1e0 │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7784650 │ │ │ │ - ldr pc, [r7, r9, lsr #23]! │ │ │ │ - blx 0x49a73c │ │ │ │ + ldr pc, [r7, fp, asr #22]! │ │ │ │ + @ instruction: 0xf9b0f773 │ │ │ │ @ instruction: 0x46054651 │ │ │ │ @ instruction: 0xf77a4650 │ │ │ │ - ldrbmi pc, [r1], -fp, ror #28 @ │ │ │ │ + ldrbmi pc, [r1], -sp, lsl #28 @ │ │ │ │ andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - stc2 7, cr15, [sl], #480 @ 0x1e0 │ │ │ │ + mcrr2 7, 7, pc, ip, cr8 @ │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7784650 │ │ │ │ - @ instruction: 0xe7a5fb97 │ │ │ │ + @ instruction: 0xe7a5fb39 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcls 0, cr11, [lr], {136} @ 0x88 │ │ │ │ @ instruction: 0x0c04ea43 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @@ -209309,77 +209354,77 @@ │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf00c461e │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {54} @ 0x36 │ │ │ │ ldreq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ strcs fp, [r8], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf7732410 │ │ │ │ - @ instruction: 0xf646fa29 │ │ │ │ + @ instruction: 0xf646f9cb │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6422396 │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ - blls 0x4f6a80 │ │ │ │ + blls 0x4f6b3c │ │ │ │ andcs pc, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf778463d │ │ │ │ - ldrtmi pc, [r9], -pc, lsr #20 @ │ │ │ │ + @ instruction: 0x4639f9d1 │ │ │ │ @ instruction: 0xf7df2001 │ │ │ │ - ldrtmi pc, [r1], -r1, lsl #18 @ │ │ │ │ + ldrtmi pc, [r1], -r3, ror #17 @ │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ - @ instruction: 0xf8fcf7df │ │ │ │ + @ instruction: 0xf8def7df │ │ │ │ strmi r9, [r6], -lr, lsl #18 │ │ │ │ @ instruction: 0xf7df2001 │ │ │ │ - @ instruction: 0x4629f8f7 │ │ │ │ + @ instruction: 0x4629f8d9 │ │ │ │ andcs r9, r1, r7 │ │ │ │ - @ instruction: 0xf8f2f7df │ │ │ │ + @ instruction: 0xf8d4f7df │ │ │ │ strls r9, [r4, #-3345] @ 0xfffff2ef │ │ │ │ - stcls 6, cr4, [pc, #-12] @ 0xdca48 │ │ │ │ - bls 0x2ae31c │ │ │ │ + stcls 6, cr4, [pc, #-12] @ 0xdcb04 │ │ │ │ + bls 0x2ae3d8 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ stmib sp, {pc}^ │ │ │ │ strls r4, [r1], #-1282 @ 0xfffffafe │ │ │ │ - blx 0xff19a890 │ │ │ │ + blx 0x1a1a94c │ │ │ │ andlt r2, r8, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33c88 │ │ │ │ + bl 0xfec33d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt ip, r4, r0, asr r0 │ │ │ │ ldrsbtcc pc, [r8], #140 @ 0x8c @ │ │ │ │ eorsle r0, fp, fp, lsl pc │ │ │ │ stmvs r9, {r1, r3, r9, sl, lr} │ │ │ │ - b 0x11b6af0 │ │ │ │ + b 0x11b6bac │ │ │ │ ldmibvs r3, {r0, r7, r8} │ │ │ │ tstle r7, r1, lsl #22 │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ @ instruction: 0xf4134686 │ │ │ │ eorsle r6, r5, r0, ror r0 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ tstls r1, r8, lsr #32 │ │ │ │ ldrbtmi r2, [r0], -r6, lsl #2 │ │ │ │ stceq 0, cr15, [r9], {79} @ 0x4f │ │ │ │ - blx 0x1b6c1e │ │ │ │ + blx 0x1b6cda │ │ │ │ vrhadd.s8 d31, d9, d1 │ │ │ │ - vbic.i32 d17, #3328 @ 0x00000d00 │ │ │ │ + vqdmlal.s , d16, d1[2] │ │ │ │ and r0, sl, sp, lsl #6 │ │ │ │ tstcs r6, r1, lsl #2 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ - blx 0x1b6c36 │ │ │ │ + blx 0x1b6cf2 │ │ │ │ vrhadd.s8 d31, d9, d1 │ │ │ │ - vrsra.s64 q8, , #64 │ │ │ │ + vorr.i32 , #3328 @ 0x00000d00 │ │ │ │ ldmvs r4, {r0, r2, r3, r8, r9}^ │ │ │ │ stmib sp, {sl, ip, pc}^ │ │ │ │ ldmib r2, {r1, r8, r9, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff3204 │ │ │ │ andlt pc, r4, r7, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -209401,139 +209446,139 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r0], r4, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0, -r8, lsl #14] │ │ │ │ - @ instruction: 0xf84af7df │ │ │ │ + @ instruction: 0xf82cf7df │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf846f7df │ │ │ │ + @ instruction: 0xf828f7df │ │ │ │ @ instruction: 0xf8d54682 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ stmdacs r0, {sp} │ │ │ │ stmdbvs r2!, {r0, r1, r4, r5, ip, lr, pc} │ │ │ │ - bcs 0x138030 │ │ │ │ + bcs 0x1380ec │ │ │ │ ldmdavs r8, {r2, r3, r4, r5, ip, lr, pc} │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ stmiavs r2!, {r0, r4, r5, ip, lr, pc} │ │ │ │ svclt 0x00184213 │ │ │ │ @ instruction: 0xd1222000 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - mvnlt pc, sp, ror #31 │ │ │ │ + strexhlt pc, r3, [r8] @ │ │ │ │ vmla.i8 d22, d3, d19 │ │ │ │ vqsub.s8 d16, d3, d26 │ │ │ │ - blcs 0x11e054 │ │ │ │ + blcs 0x11e110 │ │ │ │ ldrmi fp, [r5], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf950f773 │ │ │ │ + @ instruction: 0xf8f2f773 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7786819 │ │ │ │ - @ instruction: 0xf8cdf95b │ │ │ │ + @ instruction: 0xf8cdf8fd │ │ │ │ ldrtmi r8, [r2], -r8 │ │ │ │ stmiavs r3!, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ movwls r4, #5704 @ 0x1648 │ │ │ │ smladxls r0, fp, r6, r4 │ │ │ │ - @ instruction: 0xf9baf78a │ │ │ │ + @ instruction: 0xf95cf78a │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x06da87f0 │ │ │ │ @ instruction: 0xe7cad4f3 │ │ │ │ @ instruction: 0x0098f8d3 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ ldmdavs r8, {r2, ip, lr, pc}^ │ │ │ │ rsbseq pc, r0, r0, lsl r4 @ │ │ │ │ @ instruction: 0xe7e8d1b9 │ │ │ │ @ instruction: 0xf00279da │ │ │ │ - bcs 0x15d458 │ │ │ │ + bcs 0x15d514 │ │ │ │ ldr sp, [r2, r3, ror #19]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ addlt r4, r6, r5, lsl #12 │ │ │ │ stmvs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4617 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffd8f7de │ │ │ │ + @ instruction: 0xffbaf7de │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xffd4f7de │ │ │ │ + @ instruction: 0xffb6f7de │ │ │ │ @ instruction: 0xf8d54682 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ biclt r2, r0, r0 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ ldmib r4, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ stmdavs r3!, {r0, r9, ip} │ │ │ │ tstmi sl, #671088640 @ 0x28000000 │ │ │ │ strle r0, [ip], #-1746 @ 0xfffff92e │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ ldmib r4, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strle r0, [lr], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - stmiblt r8!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r8!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmdavs r1!, {r1, r5, r6, r7, fp, sp, lr} │ │ │ │ ldrtle r1, [r0], #-3219 @ 0xfffff36d │ │ │ │ andcc r3, r2, #126976 @ 0x1f000 │ │ │ │ - blx 0x953580 │ │ │ │ + blx 0x95363c │ │ │ │ @ instruction: 0xf005f503 │ │ │ │ movtlt r0, #13571 @ 0x3503 │ │ │ │ msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrdmi r4, [r8], -r8 │ │ │ │ @ instruction: 0xf7de6020 │ │ │ │ - stmiavs r2!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ teqpeq sl, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ vmax.s8 d20, d3, d6 │ │ │ │ - bcs 0x11dd94 │ │ │ │ + bcs 0x11de50 │ │ │ │ ldrmi fp, [ip], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf8b0f773 │ │ │ │ + @ instruction: 0xf852f773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andls r4, r5, r2, lsr #12 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0x4648f8bb │ │ │ │ + @ instruction: 0x4648f85d │ │ │ │ ldrtmi r9, [r2], -r5, lsl #22 │ │ │ │ stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf78a8800 │ │ │ │ - andcs pc, r1, sp, lsl r9 @ │ │ │ │ + @ instruction: 0x2001f8bf │ │ │ │ @ instruction: 0xf733e7b5 │ │ │ │ - svclt 0x0000fae9 │ │ │ │ + svclt 0x0000fa8b │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ eorle r0, lr, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl r8 │ │ │ │ @ instruction: 0xf013684a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1176d88 │ │ │ │ + b 0x1176e44 │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle r1, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sp, sp, lsl r6 │ │ │ │ movwls r6, #10443 @ 0x28cb │ │ │ │ svclt 0x00182b01 │ │ │ │ andsle r4, r7, r8, lsr #12 │ │ │ │ @@ -209546,378 +209591,378 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00b460c │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf773d050 │ │ │ │ - @ instruction: 0xf646f855 │ │ │ │ + stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf772d050 │ │ │ │ + @ instruction: 0xf646fff7 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vcge.s8 d18, d19, d6 │ │ │ │ strmi r0, [r6], -r8, lsr #4 │ │ │ │ ldmdavs r9, {r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf85ef778 │ │ │ │ - @ instruction: 0xf814f773 │ │ │ │ + @ instruction: 0xf800f778 │ │ │ │ + @ instruction: 0xffb6f772 │ │ │ │ @ instruction: 0xf7724607 │ │ │ │ - pkhtbmi pc, r0, sp, asr #31 @ │ │ │ │ - @ instruction: 0xffdaf772 │ │ │ │ + @ instruction: 0x4680ff7f │ │ │ │ + @ instruction: 0xff7cf772 │ │ │ │ strmi r4, [r3], sl, lsr #12 │ │ │ │ movwcs r6, #14433 @ 0x3861 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - blmi 0x7dcc34 │ │ │ │ + blmi 0x7dcc78 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ @ instruction: 0x11a4f64c │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8cd4689 │ │ │ │ stmiapl sl!, {r2, r3, pc}^ │ │ │ │ movwls r1, #2451 @ 0x993 │ │ │ │ strbmi r1, [r2], #-2515 @ 0xfffff62d │ │ │ │ @ instruction: 0xf7736808 │ │ │ │ - @ instruction: 0xf8ddffa7 │ │ │ │ + @ instruction: 0xf8ddff49 │ │ │ │ stmdavs r1!, {r3, pc}^ │ │ │ │ strbmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - blmi 0x49cbfc │ │ │ │ + blmi 0x49cc40 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movwls r1, #2451 @ 0x993 │ │ │ │ ldrbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ - @ instruction: 0xff92f773 │ │ │ │ + @ instruction: 0xff34f773 │ │ │ │ stmdavs r1!, {r0, r1, fp, ip, pc} │ │ │ │ movwcs r4, #9810 @ 0x2652 │ │ │ │ - @ instruction: 0xffa2f7de │ │ │ │ + @ instruction: 0xff84f7de │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ ldrbmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xff9cf7de │ │ │ │ + @ instruction: 0xff7ef7de │ │ │ │ str r2, [pc, r1] │ │ │ │ - addeq r2, r4, r0, lsl #27 │ │ │ │ - addeq r2, r4, r2, asr sp │ │ │ │ + addeq r2, r4, r4, asr #25 │ │ │ │ + umulleq r2, r4, r6, ip │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 3, cr11, [r2, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf0136853 │ │ │ │ eorle r6, r5, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl r8 │ │ │ │ @ instruction: 0xf013680a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1176fc0 │ │ │ │ + b 0x117707c │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle lr, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sl, r3, lsl #6 │ │ │ │ - blcs 0x1371d0 │ │ │ │ + blcs 0x13728c │ │ │ │ svclt 0x0018461d │ │ │ │ andle r9, lr, r3, lsl #16 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c4770 │ │ │ │ - cdp2 0, 5, cr15, cr8, cr11, {0} │ │ │ │ + ldc2l 0, cr15, [lr, #44]! @ 0x2c │ │ │ │ andcs fp, r1, r0, asr r9 │ │ │ │ andcs lr, r0, sl, ror #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffb8f772 │ │ │ │ + @ instruction: 0xff5af772 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eoreq pc, r8, #805306372 @ 0x30000004 │ │ │ │ movwls r4, #17927 @ 0x4607 │ │ │ │ ldmdavs r9, {r0, r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xffc0f777 │ │ │ │ - @ instruction: 0xff42f772 │ │ │ │ + @ instruction: 0xff62f777 │ │ │ │ + mcr2 7, 7, pc, cr4, cr2, {3} @ │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - @ instruction: 0x462bfed7 │ │ │ │ + @ instruction: 0x462bfe79 │ │ │ │ andscs r4, sl, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf7794630 │ │ │ │ - @ instruction: 0xf772fe0d │ │ │ │ - @ instruction: 0x4682ff33 │ │ │ │ - @ instruction: 0xff30f772 │ │ │ │ + @ instruction: 0xf772fdaf │ │ │ │ + pkhtbmi pc, r2, r5, asr #29 @ │ │ │ │ + mrc2 7, 6, pc, cr2, cr2, {3} │ │ │ │ @ instruction: 0xf7724680 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf7de4681 │ │ │ │ - @ instruction: 0x462afe97 │ │ │ │ + @ instruction: 0x462afe79 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7de4640 │ │ │ │ - @ instruction: 0x4649fe91 │ │ │ │ + @ instruction: 0x4649fe73 │ │ │ │ mrc 6, 0, r4, cr13, cr0, {2} │ │ │ │ @ instruction: 0xf77a5f70 │ │ │ │ - blmi 0xfdbd4c │ │ │ │ + blmi 0xfdbc90 │ │ │ │ subsvc pc, ip, r9, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsge pc, r4, sp, asr #17 │ │ │ │ - bl 0x173314 │ │ │ │ + bl 0x1733d0 │ │ │ │ ldmibne r1, {r1, r3, r8, r9} │ │ │ │ tstls r1, sl, lsr r4 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ tstls r4, sl, lsl r6 │ │ │ │ @ instruction: 0xf7736800 │ │ │ │ - @ instruction: 0xf8ddff19 │ │ │ │ - bls 0x1c4fd8 │ │ │ │ + @ instruction: 0xf8ddfebb │ │ │ │ + bls 0x1c5094 │ │ │ │ stmdavs r1!, {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7de4650 │ │ │ │ - @ instruction: 0x4649fefb │ │ │ │ + @ instruction: 0x4649fedd │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - blx 0x1ad7c │ │ │ │ + blx 0xfe89ae38 │ │ │ │ stmdbls r4, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ stmiapl sl!, {r3, fp, sp, lr}^ │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ @ instruction: 0x0c06eb02 │ │ │ │ @ instruction: 0xf8cd443a │ │ │ │ andls ip, r0, #4 │ │ │ │ @ instruction: 0xf773461a │ │ │ │ - @ instruction: 0x465afef9 │ │ │ │ + @ instruction: 0x465afe9b │ │ │ │ movwcs r9, #10243 @ 0x2803 │ │ │ │ @ instruction: 0xf7de6821 │ │ │ │ - @ instruction: 0x4641fedd │ │ │ │ + @ instruction: 0x4641febf │ │ │ │ @ instruction: 0xf77a4650 │ │ │ │ - blmi 0x85bccc │ │ │ │ + blmi 0x85bc10 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsge pc, r4, sp, asr #17 │ │ │ │ - blls 0x1f338c │ │ │ │ + blls 0x1f3448 │ │ │ │ @ instruction: 0x0c06eb02 │ │ │ │ @ instruction: 0x46194699 │ │ │ │ - bl 0x177050 │ │ │ │ + bl 0x17710c │ │ │ │ @ instruction: 0xf8cd030a │ │ │ │ ldrtmi ip, [sl], #-4 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mrc2 7, 6, pc, cr10, cr3, {3} │ │ │ │ + mrc2 7, 3, pc, cr12, cr3, {3} │ │ │ │ ldrmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdavs r1!, {r0, r2, fp, ip, pc} │ │ │ │ - mrc2 7, 5, pc, cr14, cr14, {6} │ │ │ │ + mcr2 7, 5, pc, cr0, cr14, {6} @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf7782210 │ │ │ │ - blmi 0x49bb14 │ │ │ │ + blmi 0x49ba58 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r1, r1, #2523136 @ 0x268000 │ │ │ │ andls r1, r0, #3571712 @ 0x368000 │ │ │ │ @ instruction: 0xf8d94443 │ │ │ │ ldrmi r0, [sl], -r0 │ │ │ │ - mcr2 7, 6, pc, cr0, cr3, {3} @ │ │ │ │ + mcr2 7, 3, pc, cr2, cr3, {3} @ │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ strbmi r2, [r0], -r3, lsl #4 │ │ │ │ - mcr2 7, 5, pc, cr4, cr14, {6} @ │ │ │ │ + mcr2 7, 4, pc, cr6, cr14, {6} @ │ │ │ │ svclt 0x0000e747 │ │ │ │ - addeq r2, r4, r4, lsl ip │ │ │ │ - ldrdeq r2, [r4], r4 │ │ │ │ - umulleq r2, r4, ip, fp │ │ │ │ - addeq r2, r4, sl, asr fp │ │ │ │ + addeq r2, r4, r8, asr fp │ │ │ │ + addeq r2, r4, r8, lsl fp │ │ │ │ + addeq r2, r4, r0, ror #21 │ │ │ │ + umulleq r2, r4, lr, sl │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 3, cr11, [r2, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf0136853 │ │ │ │ eorle r6, r5, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl r8 │ │ │ │ @ instruction: 0xf013684a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x11770b8 │ │ │ │ + b 0x1177174 │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle lr, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sl, r3, lsl #6 │ │ │ │ - blcs 0x1373c8 │ │ │ │ + blcs 0x137484 │ │ │ │ svclt 0x0018461d │ │ │ │ andle r9, lr, r3, lsl #16 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c4770 │ │ │ │ - ldc2l 0, cr15, [ip, #-44] @ 0xffffffd4 │ │ │ │ + stc2 0, cr15, [r2, #-44] @ 0xffffffd4 │ │ │ │ andcs fp, r1, r0, asr r9 │ │ │ │ andcs lr, r0, sl, ror #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 7, 5, pc, cr12, cr2, {3} │ │ │ │ + mrc2 7, 2, pc, cr14, cr2, {3} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eoreq pc, r8, #805306372 @ 0x30000004 │ │ │ │ movwls r4, #17927 @ 0x4607 │ │ │ │ ldmdavs r9, {r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - mcr2 7, 6, pc, cr4, cr7, {3} @ │ │ │ │ - mcr2 7, 2, pc, cr6, cr2, {3} @ │ │ │ │ + mcr2 7, 3, pc, cr6, cr7, {3} @ │ │ │ │ + stc2l 7, cr15, [r8, #456]! @ 0x1c8 │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - @ instruction: 0x462bfddb │ │ │ │ + @ instruction: 0x462bfd7d │ │ │ │ andscs r4, sl, #51380224 @ 0x3100000 │ │ │ │ mrc 6, 0, r4, cr13, cr0, {1} │ │ │ │ @ instruction: 0xf7795f70 │ │ │ │ - @ instruction: 0xf772fd0f │ │ │ │ - stmdavs r1!, {r0, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf772fcb1 │ │ │ │ + stmdavs r1!, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf7de4680 │ │ │ │ - blmi 0x121c7ac │ │ │ │ + blmi 0x121c7f0 │ │ │ │ sbcsvs pc, r8, r9, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x1734ec │ │ │ │ + bl 0x1735a8 │ │ │ │ ldmibne r1, {r3, r8, r9} │ │ │ │ tstls r1, sl, lsr r4 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ pkhbtmi r4, r8, sl, lsl #12 │ │ │ │ strbmi r6, [r3], r0, lsl #16 │ │ │ │ - mcr2 7, 1, pc, cr12, cr3, {3} @ │ │ │ │ - mrc2 7, 0, pc, cr6, cr2, {3} │ │ │ │ + stc2l 7, cr15, [lr, #460] @ 0x1cc │ │ │ │ + ldc2 7, cr15, [r8, #456]! @ 0x1c8 │ │ │ │ ldrbmi r6, [r2], -r1, ror #16 │ │ │ │ strmi r2, [r1], r2, lsl #6 │ │ │ │ - stc2 7, cr15, [r0, #888] @ 0x378 │ │ │ │ + stc2l 7, cr15, [r2, #-888]! @ 0xfffffc88 │ │ │ │ @ instruction: 0x46414b35 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ - bl 0x173528 │ │ │ │ - bl 0x15dda8 │ │ │ │ + bl 0x1735e4 │ │ │ │ + bl 0x15de64 │ │ │ │ ldrtmi r0, [sl], #-3078 @ 0xfffff3fa │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mrc2 7, 0, pc, cr0, cr3, {3} │ │ │ │ + ldc2 7, cr15, [r2, #460]! @ 0x1cc │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0x46412210 │ │ │ │ @ instruction: 0xf7784640 │ │ │ │ - @ instruction: 0xf8ddf89b │ │ │ │ + @ instruction: 0xf8ddf83d │ │ │ │ @ instruction: 0x46419010 │ │ │ │ strbmi r4, [sl], -r0, asr #12 │ │ │ │ - @ instruction: 0xff86f777 │ │ │ │ + @ instruction: 0xff28f777 │ │ │ │ stmdavs r1!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4648461a │ │ │ │ - ldc2l 7, cr15, [r8, #-888] @ 0xfffffc88 │ │ │ │ + ldc2 7, cr15, [sl, #-888]! @ 0xfffffc88 │ │ │ │ @ instruction: 0xf8db4b22 │ │ │ │ ldrbmi r0, [r9], -r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ - bl 0x173578 │ │ │ │ - bl 0x15ddf8 │ │ │ │ + bl 0x173634 │ │ │ │ + bl 0x15deb4 │ │ │ │ ldrtmi r0, [sl], #-3078 @ 0xfffff3fa │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - stc2l 7, cr15, [r8, #460]! @ 0x1cc │ │ │ │ - ldc2l 7, cr15, [r2, #456] @ 0x1c8 │ │ │ │ + stc2 7, cr15, [sl, #460] @ 0x1cc │ │ │ │ + ldc2l 7, cr15, [r4, #-456]! @ 0xfffffe38 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ strmi r2, [r1], r3, lsl #4 │ │ │ │ - ldc2 7, cr15, [ip, #-888]! @ 0xfffffc88 │ │ │ │ + ldc2 7, cr15, [lr, #-888] @ 0xfffffc88 │ │ │ │ strbmi r9, [r0], -r3, lsl #20 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ - stc2l 7, cr15, [r4, #888] @ 0x378 │ │ │ │ + stc2 7, cr15, [r6, #888]! @ 0x378 │ │ │ │ @ instruction: 0x46594b12 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmibne sl, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ ldmibne sl, {r0, r9, ip, pc}^ │ │ │ │ strbmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8db461a │ │ │ │ @ instruction: 0xf7730000 │ │ │ │ - strbmi pc, [r9], -fp, asr #27 @ │ │ │ │ + strbmi pc, [r9], -sp, ror #26 @ │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - @ instruction: 0xf858f778 │ │ │ │ + @ instruction: 0xfffaf777 │ │ │ │ strbmi r9, [r9], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7774648 │ │ │ │ - stmdavs r1!, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7de4648 │ │ │ │ - strb pc, [r4, -r5, lsr #27] @ │ │ │ │ - addeq r2, r4, ip, lsr sl │ │ │ │ - addeq r2, r4, r0, lsl #20 │ │ │ │ - @ instruction: 0x008429b0 │ │ │ │ - addeq r2, r4, r0, ror r9 │ │ │ │ + strb pc, [r4, -r7, lsl #27] @ │ │ │ │ + addeq r2, r4, r0, lsl #19 │ │ │ │ + addeq r2, r4, r4, asr #18 │ │ │ │ + strdeq r2, [r4], r4 │ │ │ │ + @ instruction: 0x008428b4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - strbtgt pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ + ldrbgt pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf6cf2210 │ │ │ │ addlt r6, pc, r0, lsl #5 │ │ │ │ strmi r4, [fp], -sl │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf1124607 │ │ │ │ + @ instruction: 0xf1124606 │ │ │ │ @ instruction: 0xf0006f58 │ │ │ │ ldmdale sl!, {r3, r5, r7, pc} │ │ │ │ svcmi 0x0072f1b2 │ │ │ │ - rschi pc, pc, r0 │ │ │ │ + rschi pc, sp, r0 │ │ │ │ vshr.s8 d18, d0, #1 │ │ │ │ addmi r2, r2, #0 │ │ │ │ addhi pc, ip, r0, asr #32 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2400a │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ - vqshl.s8 d8, d11, d0 │ │ │ │ - @ instruction: 0xf5b28192 │ │ │ │ + vqshl.s8 d8, d4, d0 │ │ │ │ + @ instruction: 0xf5b2818f │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - vcge.s8 q12, q0, q9 │ │ │ │ - @ instruction: 0xf5b28273 │ │ │ │ + vcgt.s8 q12, q0, q10 │ │ │ │ + @ instruction: 0xf5b2826e │ │ │ │ @ instruction: 0xf0016f30 │ │ │ │ - vcgt.s8 d8, d0, d21 │ │ │ │ - @ instruction: 0xf5b2856c │ │ │ │ + vcge.s8 d8, d0, d7 │ │ │ │ + @ instruction: 0xf5b28564 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ - @ instruction: 0xf5b2838d │ │ │ │ + @ instruction: 0xf5b2837f │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ - @ instruction: 0xf5b28373 │ │ │ │ + @ instruction: 0xf5b28365 │ │ │ │ cmnle r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x41ce24 │ │ │ │ + blls 0x41ceb8 │ │ │ │ rsble r2, r3, r3, lsl #22 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rscne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - mrc2 7, 5, pc, cr2, cr6, {7} │ │ │ │ + mrc2 7, 4, pc, cr10, cr6, {7} │ │ │ │ tstcs r0, fp, asr r0 │ │ │ │ orrcs pc, r0, pc, asr #5 │ │ │ │ cmple r5, sl, lsl #5 │ │ │ │ stceq 0, cr15, [r0], {19} │ │ │ │ - msrhi CPSR_xc, r0, asr #32 │ │ │ │ - @ instruction: 0xf1000299 │ │ │ │ - @ instruction: 0xf413840f │ │ │ │ + msrhi CPSR_, r0, asr #32 │ │ │ │ + @ instruction: 0xf100029d │ │ │ │ + @ instruction: 0xf4138408 │ │ │ │ @ instruction: 0xf0401180 │ │ │ │ - tsteq sl, #1962934272 @ 0x75000000 │ │ │ │ - orrhi pc, r2, #64, 2 │ │ │ │ + tsteq ip, #1828716544 @ 0x6d000000 │ │ │ │ + cmnphi fp, #64, 2 @ p-variant is OBSOLETE │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0032f01 │ │ │ │ - vmin.s8 d8, d0, d9 │ │ │ │ - @ instruction: 0xf5b287c4 │ │ │ │ + vqrshl.s8 q4, , q8 │ │ │ │ + @ instruction: 0xf5b287b9 │ │ │ │ @ instruction: 0xf0036fe0 │ │ │ │ - vabd.s8 d8, d17, d2 │ │ │ │ - @ instruction: 0xf5b28650 │ │ │ │ + vabd.s8 q4, , q11 │ │ │ │ + @ instruction: 0xf5b28642 │ │ │ │ @ instruction: 0xf0037f00 │ │ │ │ - vqshl.s8 d8, d27, d18 │ │ │ │ - bcs 0xfe454 │ │ │ │ - ldrbhi pc, [fp], #3 @ │ │ │ │ + vqshl.s8 d8, d15, d18 │ │ │ │ + bcs 0xfe4b4 │ │ │ │ + ldrthi pc, [pc], #3 @ 0xdd414 @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -209927,566 +209972,562 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - and pc, sl, fp, lsl #30 │ │ │ │ + strd pc, [sl], -r3 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - mrc2 7, 5, pc, cr2, cr12, {7} │ │ │ │ - bicseq r9, fp, r5, lsl #22 │ │ │ │ - rschi pc, r0, #64, 2 │ │ │ │ - blmi 0xff1a53b8 │ │ │ │ - blls 0x437424 │ │ │ │ + mcr2 7, 5, pc, cr10, cr12, {7} @ │ │ │ │ + bicseq r9, sl, r5, lsl #22 │ │ │ │ + sbcshi pc, r9, #64, 2 │ │ │ │ + blmi 0xff125474 │ │ │ │ + blls 0x4374e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ - andlt r8, pc, sp, lsl r4 @ │ │ │ │ + strdlt r8, [pc], -r8 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf4018ff0 │ │ │ │ - @ instruction: 0xf04f1240 │ │ │ │ - @ instruction: 0xf5b20800 │ │ │ │ - rsbsle r1, r4, r0, asr #30 │ │ │ │ - rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ + strcs r1, [r0, -r0, asr #4] │ │ │ │ + svcne 0x0040f5b2 │ │ │ │ + vst4.16 {d13-d16}, [r3 :256], r3 │ │ │ │ + @ instruction: 0xf5b26274 │ │ │ │ + sbcsle r6, r9, r8, ror #31 │ │ │ │ svcvs 0x00e8f5b2 │ │ │ │ - @ instruction: 0xf5b2d0d8 │ │ │ │ - vmax.f32 q3, q8, q12 │ │ │ │ - @ instruction: 0xf5b28169 │ │ │ │ - @ instruction: 0xf0017f50 │ │ │ │ - vaba.s8 d8, d0, d0 │ │ │ │ - @ instruction: 0xf5b2821d │ │ │ │ - @ instruction: 0xf0027fa0 │ │ │ │ - vqadd.s8 q4, q8, │ │ │ │ - bcs 0x10fedfc │ │ │ │ - ldrbhi pc, [r4, -r1] @ │ │ │ │ - svcvc 0x0080f5b2 │ │ │ │ - strhi pc, [r3, -r1]! │ │ │ │ - bicle r2, r9, r0, lsl #20 │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fc8030 │ │ │ │ - blls 0x25cd74 │ │ │ │ - bicseq r9, r9, fp, lsl #20 │ │ │ │ - strhi pc, [r1, -r2, lsl #2]! │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ + msrhi (UNDEF: 102), r0 │ │ │ │ + svcvc 0x0050f5b2 │ │ │ │ + strhi pc, [r2, -r1] │ │ │ │ + andshi pc, r9, #0, 4 │ │ │ │ + svcvc 0x00a0f5b2 │ │ │ │ + rschi pc, r7, r2 │ │ │ │ + ldrbthi pc, [r3], -r0, lsl #4 @ │ │ │ │ + @ instruction: 0xf0012a40 │ │ │ │ + @ instruction: 0xf5b28745 │ │ │ │ + @ instruction: 0xf0017f80 │ │ │ │ + bcs 0xff12c │ │ │ │ + ldrmi sp, [r9], -sl, asr #3 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fc970c │ │ │ │ + blls 0x25ce0c │ │ │ │ + bicseq r9, fp, fp, lsl #20 │ │ │ │ + strhi pc, [r7, -r2, lsl #2] │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xdd580 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xdd638 │ │ │ │ stceq 0, cr15, [sl], {79} @ 0x4f │ │ │ │ - ldrle r0, [r3, #1499]! @ 0x5db │ │ │ │ - teqpvc ip, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + ldrle r0, [r5, #1503]! @ 0x5df │ │ │ │ + msrvc SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ @ instruction: 0xcc00e9cd │ │ │ │ andcc pc, r0, #13762560 @ 0xd20000 │ │ │ │ andscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf846f7fc │ │ │ │ - vst1.32 {d30}, [pc :128], r3 │ │ │ │ + @ instruction: 0xf830f7fc │ │ │ │ + vst1.32 {d30}, [pc :128], r5 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, sl, r0, lsl #4 │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ - movthi pc, #40960 @ 0xa000 @ │ │ │ │ - rschi pc, sl, r0, lsl #4 │ │ │ │ + movthi pc, #20480 @ 0x5000 @ │ │ │ │ + rschi pc, r9, r0, lsl #4 │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ - mvnhi pc, #1 │ │ │ │ - orrshi pc, r9, #0, 4 │ │ │ │ + bicshi pc, pc, #1 │ │ │ │ + orrshi pc, r3, #0, 4 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ - teqphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ - ldrbhi pc, [r5, #-512] @ 0xfffffe00 @ │ │ │ │ + msrhi CPSR_fsc, #0 │ │ │ │ + strbhi pc, [pc, #-512] @ 0xdd354 @ │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ - ldrthi pc, [sl], #-1 @ │ │ │ │ - rschi pc, r1, r1, lsl #4 │ │ │ │ + strthi pc, [lr], #-1 │ │ │ │ + sbcshi pc, r6, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - stmdage r8, {r0, r3, r7, sl, pc} │ │ │ │ - stc2l 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ - blcs 0x1c40e8 │ │ │ │ - svcge 0x007cf43f │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + stmdage r8, {r0, r2, r3, r4, r5, r6, sl, pc} │ │ │ │ + stc2l 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ + blcs 0x1c41a0 │ │ │ │ + svcge 0x007ef43f │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ andscc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stc2l 7, cr15, [sl, #984] @ 0x3d8 │ │ │ │ - biceq lr, lr, r3, ror r7 │ │ │ │ - eorhi pc, r0, #64, 2 │ │ │ │ + ldc2 7, cr15, [r4, #984]! @ 0x3d8 │ │ │ │ + biceq lr, sl, r5, ror r7 │ │ │ │ + andshi pc, fp, #64, 2 │ │ │ │ addcs pc, r1, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0012a02 │ │ │ │ - bcs 0x1bd5fc │ │ │ │ - andshi pc, r2, r1 │ │ │ │ + bcs 0x1bd688 │ │ │ │ + andhi pc, r8, r1 │ │ │ │ vst1.8 {d18-d19}, [pc], r1 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ - b 0x15dcfc │ │ │ │ + b 0x15ddb4 │ │ │ │ @ instruction: 0xf0000201 │ │ │ │ - @ instruction: 0xf5b287e1 │ │ │ │ + @ instruction: 0xf5b287d8 │ │ │ │ @ instruction: 0xf0043f00 │ │ │ │ - vcgt.s8 d8, d18, d22 │ │ │ │ - @ instruction: 0xf5b2829b │ │ │ │ + vcgt.s8 d8, d18, d2 │ │ │ │ + @ instruction: 0xf5b28287 │ │ │ │ @ instruction: 0xf0043f80 │ │ │ │ - vshl.s8 q4, q10, q9 │ │ │ │ - @ instruction: 0xf5b28537 │ │ │ │ + vqshl.s8 d8, d23, d18 │ │ │ │ + @ instruction: 0xf5b28520 │ │ │ │ @ instruction: 0xf0047f00 │ │ │ │ - vqshl.s8 d8, d4, d20 │ │ │ │ - bcs 0xfe0fd830 │ │ │ │ - strhi pc, [sl, #-4] │ │ │ │ - svcvc 0x0080f5b2 │ │ │ │ - ldrbhi pc, [ip], -r4 @ │ │ │ │ - @ instruction: 0xf47f2a00 │ │ │ │ - stmdage r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7fc8030 │ │ │ │ - vceq.f32 , q2, │ │ │ │ - vsubl.s8 q11, d0, d17 │ │ │ │ - stmdbge r8, {r1, r3, r9} │ │ │ │ - @ instruction: 0xf7f64638 │ │ │ │ - blls 0x25ccd8 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - andcs sl, r1, r9, asr #30 │ │ │ │ - vst1.8 {d30}, [pc :128] │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - andsmi r1, sl, r0, lsl #4 │ │ │ │ - svccs 0x0001f1b2 │ │ │ │ - msrhi CPSR_xc, r2 │ │ │ │ - andshi pc, ip, #0, 4 │ │ │ │ - svcvc 0x0040f5b2 │ │ │ │ - rscshi pc, r8, r2 │ │ │ │ - ldrthi pc, [r1], -r0, lsl #4 @ │ │ │ │ + vshl.s8 q4, q13, q2 │ │ │ │ + bcs 0xfe0fd874 │ │ │ │ + ldrbhi pc, [sl], #4 @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ - sbchi pc, sp, r2 │ │ │ │ - svcvc 0x0000f5b2 │ │ │ │ - adchi pc, r4, r2 │ │ │ │ + strthi pc, [r0], -r4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - ldmdaeq r9, {r0, r1, r4, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - @ instruction: 0xf0010c9a │ │ │ │ - b 0x111d9dc │ │ │ │ - @ instruction: 0xf002010c │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - vmull.u8 , d3, d3 │ │ │ │ - b 0x1164fac │ │ │ │ - vsubl.u8 q8, d3, d12 │ │ │ │ - stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ - stmdbge r8, {r3, r9, ip} │ │ │ │ - eorpl pc, r1, #805306372 @ 0x30000004 │ │ │ │ + stmdage r8, {r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + mrc2 7, 3, pc, cr0, cr12, {7} │ │ │ │ + eorvs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - movteq pc, #460 @ 0x1cc @ │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ - movw lr, #43469 @ 0xa9cd │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r0, #984]! @ 0x3d8 │ │ │ │ - vst1.64 {d30-d32}, [pc :128] │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ - addmi r1, r2, #0 │ │ │ │ - msrhi CPSR_xc, r1 │ │ │ │ - adchi pc, pc, r0, lsl #4 │ │ │ │ - addvs pc, r0, pc, asr #8 │ │ │ │ - andne pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf0014282 │ │ │ │ - vhadd.s8 q4, q0, │ │ │ │ - vst3.8 {d24-d26}, [pc :128], r0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ - addmi r1, sl, #0, 2 │ │ │ │ - andshi pc, r5, #1 │ │ │ │ - cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf001428a │ │ │ │ - @ instruction: 0xf1b281fc │ │ │ │ - @ instruction: 0xf47f2f01 │ │ │ │ - ldrmi sl, [r9], -fp, asr #29 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - ldc2 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ - stmdbge r8, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ - blcs 0x172238 │ │ │ │ - ldrhi pc, [r0, r2] │ │ │ │ - @ instruction: 0xf0022b03 │ │ │ │ - blcs 0x13f454 │ │ │ │ - @ instruction: 0xf649bf15 │ │ │ │ - vqsub.s8 q11, , │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ - vsubl.s8 q8, d0, d6 │ │ │ │ - @ instruction: 0xf7f6020d │ │ │ │ - strt pc, [lr], r5, lsl #26 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + stc2l 7, cr15, [lr, #984] @ 0x3d8 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + svcge 0x004bf43f │ │ │ │ + ldr r2, [r2, -r1]! │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andne pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf1b2401a │ │ │ │ + @ instruction: 0xf0022f01 │ │ │ │ + vand d8, d0, d1 │ │ │ │ + @ instruction: 0xf5b28218 │ │ │ │ + @ instruction: 0xf0027f40 │ │ │ │ + vhadd.s8 q4, q8, q11 │ │ │ │ + @ instruction: 0xf5b28629 │ │ │ │ + @ instruction: 0xf0027f80 │ │ │ │ + @ instruction: 0xf5b280bb │ │ │ │ + @ instruction: 0xf0027f00 │ │ │ │ + bcs 0xfd888 │ │ │ │ + svcge 0x0016f47f │ │ │ │ + @ instruction: 0xf0030859 │ │ │ │ + ldceq 12, cr0, [sl], {15} │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcmi 3, cr15, [r5], {195} @ 0xc3 │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + vmla.i8 d26, d3, d8 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ + @ instruction: 0xf1cc020a │ │ │ │ + @ instruction: 0xf04f0340 │ │ │ │ + stmib sp, {r0, r1, sl, fp}^ │ │ │ │ + @ instruction: 0xf8cde30a │ │ │ │ + @ instruction: 0xf7f6c030 │ │ │ │ + usat pc, #18, fp, asr #27 @ │ │ │ │ andvs pc, r0, pc, asr #8 │ │ │ │ andne pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0014282 │ │ │ │ - vqshl.s8 d8, d20, d0 │ │ │ │ - vst4.32 {d24-d27}, [pc :256], sl │ │ │ │ + vand d8, d0, d9 │ │ │ │ + vst4.32 {d24-d27}, [pc :128]! │ │ │ │ vaddl.s8 q11, d16, d0 │ │ │ │ addmi r1, r2, #0 │ │ │ │ - ldrhi pc, [lr], #-1 │ │ │ │ - strhi pc, [r2], #-512 @ 0xfffffe00 │ │ │ │ + subhi pc, r5, r1 │ │ │ │ + ldrhi pc, [fp], #-512 @ 0xfffffe00 │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst1.32 {d24-d27}, [pc], ip │ │ │ │ + vst1.8 {d24-d27}, [pc], sl │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - rsbshi pc, r3, #1 │ │ │ │ + mvnshi pc, r1 │ │ │ │ svccs 0x0001f1b2 │ │ │ │ - mcrge 4, 4, pc, cr10, cr15, {3} @ │ │ │ │ + mcrge 4, 6, pc, cr14, cr15, {3} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ - blcs 0x1c42dc │ │ │ │ - mcrge 4, 4, pc, cr2, cr15, {1} @ │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rsbscc pc, r9, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r0], {246} @ 0xf6 │ │ │ │ - svclt 0x0000e679 │ │ │ │ + @ instruction: 0xf7fc9305 │ │ │ │ + blls 0x25c98c │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwpl pc, #5059 @ 0x13c3 @ │ │ │ │ + @ instruction: 0xf0022b02 │ │ │ │ + blcs 0x1bf4cc │ │ │ │ + strbhi pc, [ip, -r2]! @ │ │ │ │ + svclt 0x00152b01 │ │ │ │ + rscsvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ + rsbscs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + ldc2l 7, cr15, [r0], #984 @ 0x3d8 │ │ │ │ + vst1.32 {d30-d32}, [pc :256], r1 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ + addmi r1, r2, #0 │ │ │ │ + strthi pc, [r9], #-1 │ │ │ │ + adcshi pc, r8, r0, lsl #4 │ │ │ │ + addvs pc, r0, pc, asr #8 │ │ │ │ + andne pc, r0, r0, asr #5 │ │ │ │ + @ instruction: 0xf0014282 │ │ │ │ + vqshl.s8 d8, d3, d0 │ │ │ │ + vst2. {d24-d27}, [pc :256]! │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ + addmi r1, sl, #0, 2 │ │ │ │ + addhi pc, r1, #1 │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + smlabtne r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + @ instruction: 0xf1b28268 │ │ │ │ + @ instruction: 0xf47f2f01 │ │ │ │ + ldrmi sl, [r9], -sp, lsl #29 │ │ │ │ + @ instruction: 0xf7fca808 │ │ │ │ + blls 0x41cafc │ │ │ │ + @ instruction: 0xf43f2b03 │ │ │ │ + stmdbge r8, {r0, r2, r7, r9, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7f6020a │ │ │ │ + @ instruction: 0xe67cfcbb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcvs 0x0034f5b2 │ │ │ │ - ldrthi pc, [r4], r1 @ │ │ │ │ + strthi pc, [r6], r1 │ │ │ │ svcvs 0x0034f5b2 │ │ │ │ - rschi pc, fp, r0, lsl #4 │ │ │ │ + rschi pc, r9, r0, lsl #4 │ │ │ │ svcvs 0x0014f5b2 │ │ │ │ - ldrbhi pc, [sl, #-1]! @ │ │ │ │ - ldrbthi pc, [sp], #-512 @ 0xfffffe00 @ │ │ │ │ + strbhi pc, [pc, #-1]! @ 0xdd793 @ │ │ │ │ + ldrbthi pc, [r9], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0004f5b2 │ │ │ │ - strhi pc, [pc, r1]! │ │ │ │ + ldrhi pc, [lr, r1] │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ - strhi pc, [r6, -r1] │ │ │ │ + ldrbthi pc, [r7], r1 @ │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr12, cr15, {3} │ │ │ │ + mcrge 4, 3, pc, cr0, cr15, {3} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fc8030 │ │ │ │ - @ instruction: 0xf8d7fce3 │ │ │ │ - @ instruction: 0x463820d0 │ │ │ │ - @ instruction: 0xf8dd9b05 │ │ │ │ - vaddl.u8 q14, d2, d28 │ │ │ │ - bicseq r2, lr, r0, lsl #4 │ │ │ │ - strhi pc, [pc, #-258] @ 0xdd61e │ │ │ │ - @ instruction: 0xf43f2a00 │ │ │ │ - @ instruction: 0xf642ae47 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf6420335 │ │ │ │ - vmvn.i32 q9, #3072 @ 0x00000c00 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ - eorcc pc, ip, r3, asr r8 @ │ │ │ │ - eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xff92f7fb │ │ │ │ - vst1.8 {d30-d32}, [pc :256], r7 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ - addmi r1, r2, #0 │ │ │ │ - subshi pc, r2, r1 │ │ │ │ - rschi pc, r8, #0, 4 │ │ │ │ - msrvs CPSR_, pc, asr #8 │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + ldc2l 7, cr15, [lr], {252} @ 0xfc │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + blls 0x22f084 │ │ │ │ + ldrdgt pc, [ip], -sp @ │ │ │ │ + andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ + cps #31 │ │ │ │ + bcs 0xfebb4 │ │ │ │ + mcrge 4, 2, pc, cr12, cr15, {1} @ │ │ │ │ + msrne SPSR_fs, #69206016 @ 0x4200000 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + adccs pc, ip, #69206016 @ 0x4200000 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf853a908 │ │ │ │ + @ instruction: 0xf852302c │ │ │ │ + @ instruction: 0xf7fb202c │ │ │ │ + shsub16 pc, ip, pc @ │ │ │ │ + subvs pc, r0, pc, asr #8 │ │ │ │ + andne pc, r0, r0, asr #5 │ │ │ │ + @ instruction: 0xf0014282 │ │ │ │ + vhadd.s8 q4, q0, q5 │ │ │ │ + vst1.64 {d24-d27}, [pc :128], r5 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ + addmi r1, sl, #0, 2 │ │ │ │ + rscshi pc, ip, r1 │ │ │ │ + teqpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc], r5 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vst4. {d24-d27}, [pc :64], fp │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - rschi pc, r4, r1 │ │ │ │ - tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - @ instruction: 0x4619ae19 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + ldc2l 7, cr15, [r8], #-1008 @ 0xfffffc10 │ │ │ │ + blcs 0x104470 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr6, cr15, {3} │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + rscspl pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + mcrr2 7, 15, pc, ip, cr6 @ │ │ │ │ + @ instruction: 0xf5b2e60d │ │ │ │ + @ instruction: 0xf0017f40 │ │ │ │ + vhadd.s8 q4, q0, q14 │ │ │ │ + @ instruction: 0xf5b28329 │ │ │ │ + @ instruction: 0xf0017f80 │ │ │ │ + @ instruction: 0xf5b28084 │ │ │ │ + @ instruction: 0xf0017f00 │ │ │ │ + bcs 0xfda40 │ │ │ │ + ldclge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x41c980 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - stmdbge r8, {r0, r4, r9, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ - vmlal.s , d0, d1[5] │ │ │ │ - @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xe608fc5f │ │ │ │ - svcvc 0x0040f5b2 │ │ │ │ - rsbshi pc, r4, r1 │ │ │ │ - msrhi CPSR_fs, #0, 4 │ │ │ │ - svcvc 0x0080f5b2 │ │ │ │ - addhi pc, ip, r1 │ │ │ │ - svcvc 0x0000f5b2 │ │ │ │ - rsbshi pc, fp, r1 │ │ │ │ - @ instruction: 0xf47f2a00 │ │ │ │ - stmdage r8, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ - mrrc2 7, 15, pc, ip, cr12 @ │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - subvs pc, r9, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - mcrr2 7, 15, pc, r2, cr6 @ │ │ │ │ - vst3. {d30,d32,d34}, [pc :128], fp │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ - addmi r1, sl, #0, 2 │ │ │ │ - msrhi CPSR_xc, #1 │ │ │ │ - msrhi SPSR_fxc, #0, 4 │ │ │ │ - msrvs CPSR_, pc, asr #8 │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434630 │ │ │ │ + vmlal.s q11, d0, d1[2] │ │ │ │ + @ instruction: 0xf7f6020a │ │ │ │ + ldrb pc, [r0, #3119]! @ 0xc2f @ │ │ │ │ + cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc :256], r7 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vcge.s8 d8, d0, d10 │ │ │ │ + vst2.16 {d24-d27}, [pc :128], r8 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bicshi pc, sp, r1 │ │ │ │ - tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + mvnhi pc, r1 │ │ │ │ + teqpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - ldrmi sl, [r9], -sp, asr #27 │ │ │ │ - @ instruction: 0xf7fca808 │ │ │ │ - blls 0x41c8e8 │ │ │ │ - @ instruction: 0xf43f2b03 │ │ │ │ - stmdbge r8, {r0, r2, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6434638 │ │ │ │ - vrshr.s64 d17, d25, #64 │ │ │ │ - @ instruction: 0xf7f6020a │ │ │ │ - ldr pc, [ip, #3091]! @ 0xc13 │ │ │ │ - svcvs 0x00a8f5b2 │ │ │ │ - ldrbhi pc, [r0], #-1 @ │ │ │ │ - ldrhi pc, [r7], #512 @ 0x200 │ │ │ │ - svcvs 0x0088f5b2 │ │ │ │ - ldrbhi pc, [sl, #1] @ │ │ │ │ - svcvs 0x00a0f5b2 │ │ │ │ - ldrhi pc, [r0, #1]! │ │ │ │ - svcvs 0x0080f5b2 │ │ │ │ - stcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + addmi r1, sl, #0, 2 │ │ │ │ + ldclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fc8030 │ │ │ │ - @ instruction: 0xf8d7fc31 │ │ │ │ - @ instruction: 0x463820d0 │ │ │ │ + stc2 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ + blcs 0x1c4508 │ │ │ │ + stclge 4, cr15, [sl, #252] @ 0xfc │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + adcsne pc, r9, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stc2 7, cr15, [r0], {246} @ 0xf6 │ │ │ │ + @ instruction: 0xf5b2e5c1 │ │ │ │ + @ instruction: 0xf0016fa8 │ │ │ │ + vshl.s8 q4, , q0 │ │ │ │ + @ instruction: 0xf5b28492 │ │ │ │ + @ instruction: 0xf0016f88 │ │ │ │ + @ instruction: 0xf5b285cd │ │ │ │ + @ instruction: 0xf0016fa0 │ │ │ │ + @ instruction: 0xf5b285a4 │ │ │ │ + @ instruction: 0xf47f6f80 │ │ │ │ + ldrmi sl, [r9], -pc, lsr #27 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fc970c │ │ │ │ + @ instruction: 0xf8d6fc2d │ │ │ │ + @ instruction: 0x463020d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ - bicseq r2, lr, r0, lsl #4 │ │ │ │ - strhi pc, [sl, #258] @ 0x102 │ │ │ │ + bicseq r2, pc, r0, lsl #4 │ │ │ │ + ldrbhi pc, [r4, #-258]! @ 0xfffffefe @ │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ - vmla.f32 d26, d18, d5 │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - bl 0x19e568 │ │ │ │ + vmla.f32 d26, d18, d11 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ + bl 0x19e618 │ │ │ │ @ instruction: 0xf642038c │ │ │ │ - vmvn.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ rsbscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xffbaf7fb │ │ │ │ - @ instruction: 0xf5b2e583 │ │ │ │ + @ instruction: 0xffa8f7fb │ │ │ │ + @ instruction: 0xf5b2e589 │ │ │ │ @ instruction: 0xf0016f54 │ │ │ │ - vmax.s8 q4, q0, │ │ │ │ - @ instruction: 0xf5b283c4 │ │ │ │ + vmin.s8 d8, d0, d29 │ │ │ │ + @ instruction: 0xf5b283c1 │ │ │ │ @ instruction: 0xf0016f44 │ │ │ │ - @ instruction: 0xf5b28567 │ │ │ │ + @ instruction: 0xf5b2855c │ │ │ │ @ instruction: 0xf0016f50 │ │ │ │ - @ instruction: 0xf5b28543 │ │ │ │ + @ instruction: 0xf5b28539 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ - @ instruction: 0x4619ad71 │ │ │ │ + @ instruction: 0x4619ad77 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0xfff1b8d2 │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - blls 0x22f1c8 │ │ │ │ - @ instruction: 0xf3c2990b │ │ │ │ - @ instruction: 0xf0132200 │ │ │ │ - @ instruction: 0xf0427380 │ │ │ │ - bcs 0xfec84 │ │ │ │ - ldclge 4, cr15, [ip, #-252] @ 0xffffff04 │ │ │ │ - eorsvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - addeq lr, r1, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d2a908 │ │ │ │ - @ instruction: 0xf7fb2340 │ │ │ │ - ldrb pc, [r0, #-3755] @ 0xfffff155 @ │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0023103 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - tstmi r1, #3840 @ 0xf00 │ │ │ │ - strmi r9, [r8], ip, lsl #2 │ │ │ │ - vmov.i16 q8, #185 @ 0x00b9 │ │ │ │ - @ instruction: 0xf0012203 │ │ │ │ - andls r0, r8, #16, 2 │ │ │ │ - addne pc, r0, #201326595 @ 0xc000003 │ │ │ │ - ldmeq sl, {r0, r3, r9, ip, pc}^ │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ + @ instruction: 0xf7fc970c │ │ │ │ + @ instruction: 0xf8d6fbf5 │ │ │ │ + @ instruction: 0x463020d0 │ │ │ │ + stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ + orrvc pc, r0, #19 │ │ │ │ + strbhi pc, [lr], #66 @ 0x42 @ │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + vadd.f32 q13, q1, │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ + bl 0x15e288 │ │ │ │ + stmdbge r8, {r0, r7, r9} │ │ │ │ + movtcs pc, #2258 @ 0x8d2 @ │ │ │ │ + mrc2 7, 4, pc, cr10, cr11, {7} │ │ │ │ + stceq 5, cr14, [sl], {87} @ 0x57 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stcge 1, cr9, [r8], {10} │ │ │ │ - smlabtmi r3, r3, r3, pc @ │ │ │ │ - movwmi r9, #41733 @ 0xa305 │ │ │ │ - andls r4, fp, #34603008 @ 0x2100000 │ │ │ │ - ldc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldclge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ - rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ - svcvs 0x00e8f5b2 │ │ │ │ - stclge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ - @ instruction: 0x46204619 │ │ │ │ - blx 0xff49b966 │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - ldrbeq r4, [pc, #1592] @ 0xddfb4 │ │ │ │ - ldcge 5, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ - ldrdgt pc, [ip], -sp @ │ │ │ │ - msrcs SPSR_fs, #69206016 @ 0x4200000 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - adccs pc, ip, #69206016 @ 0x4200000 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8534621 │ │ │ │ - @ instruction: 0xf852302c │ │ │ │ - @ instruction: 0xf7fc202c │ │ │ │ - str pc, [r8, #-2099] @ 0xfffff7cd │ │ │ │ - asrvs pc, pc, #8 @ │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf001428a │ │ │ │ - vaba.s8 d8, d16, d21 │ │ │ │ - vst3. {d24-d26}, [pc :64], r0 │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + tstls ip, r1, lsl r3 │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ + andcs pc, r3, #201326595 @ 0xc000003 │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + vsubl.u8 , d3, d8 │ │ │ │ + andls r1, r9, #128, 4 │ │ │ │ + b 0x111fd54 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + tstls sl, r0, lsl r2 │ │ │ │ + vmull.u8 q13, d3, d8 │ │ │ │ + movwls r4, #20739 @ 0x5103 │ │ │ │ + strtmi r4, [r1], -sl, lsl #6 │ │ │ │ + @ instruction: 0xf7f9920b │ │ │ │ + blls 0x25cc34 │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + @ instruction: 0xf403adfd │ │ │ │ + @ instruction: 0xf5b26274 │ │ │ │ + @ instruction: 0xf47f6fe8 │ │ │ │ + ldrmi sl, [r9], -r7, asr #26 │ │ │ │ + @ instruction: 0xf7fc4620 │ │ │ │ + @ instruction: 0xf8d6fbcd │ │ │ │ + @ instruction: 0x463030d0 │ │ │ │ + @ instruction: 0xf57f05db │ │ │ │ + @ instruction: 0xf8ddad21 │ │ │ │ + @ instruction: 0xf642c02c │ │ │ │ + vrsra.s64 d18, d12, #64 │ │ │ │ + @ instruction: 0xf6420335 │ │ │ │ + vrshr.s64 q9, q6, #64 │ │ │ │ + @ instruction: 0x46210235 │ │ │ │ + eorcc pc, ip, r3, asr r8 @ │ │ │ │ + eorcs pc, ip, r2, asr r8 @ │ │ │ │ + @ instruction: 0xf822f7fc │ │ │ │ + vst3.8 {d30,d32,d34}, [pc] │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r7, r1] │ │ │ │ - orrvs pc, r0, pc, asr #8 │ │ │ │ + strhi pc, [r7, r1]! │ │ │ │ + strbhi pc, [ip], #512 @ 0x200 @ │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst1.16 {d24}, [pc :64], fp │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vst1.16 {d24}, [pc :256], r9 │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - stclge 4, cr15, [sl], #508 @ 0x1fc │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r5], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d3, d8 │ │ │ │ - vmlal.s q11, d16, d1[2] │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0340 │ │ │ │ - stmib sp, {r0, r1, sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f6c030 │ │ │ │ - strb pc, [r6], #3015 @ 0xbc7 @ │ │ │ │ - vmov.i16 d16, #47104 @ 0xb800 │ │ │ │ - @ instruction: 0xf0001840 │ │ │ │ - stmdbcs fp, {r0, r1, r2, r3, r8} │ │ │ │ - andcs fp, r0, ip, lsl #31 │ │ │ │ - andeq pc, r1, r0 │ │ │ │ - @ instruction: 0xf0402800 │ │ │ │ - vst1.8 {d8-d10}, [r3], r5 │ │ │ │ - @ instruction: 0xf5b26272 │ │ │ │ - @ instruction: 0xf43f6f72 │ │ │ │ - @ instruction: 0xf648acb3 │ │ │ │ - vqdmlal.s , d0, d13 │ │ │ │ - @ instruction: 0xf8d7090d │ │ │ │ - ldrbeq r2, [r6, #208] @ 0xd0 │ │ │ │ - stcge 5, cr15, [sl], #508 @ 0x1fc │ │ │ │ - ldceq 13, cr6, [r8], {58} @ 0x3a │ │ │ │ - andseq pc, r0, r0 │ │ │ │ - ldrdgt pc, [r0], -r2 │ │ │ │ - andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xf01c4302 │ │ │ │ - tstle r2, lr, lsl #30 │ │ │ │ - @ instruction: 0xf53f06d5 │ │ │ │ - @ instruction: 0xf3c3ac9b │ │ │ │ - eormi r1, r2, #128, 8 @ 0x80000000 │ │ │ │ - ldcge 4, cr15, [r6], {127} @ 0x7f │ │ │ │ - stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ - tstls r7, r5, lsl #6 │ │ │ │ - @ instruction: 0xf876f00b │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - ldmib sp, {r2, r3, r4, r6, r8, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf0030305 │ │ │ │ - bleq 0x760ae0 │ │ │ │ - @ instruction: 0xf0020c5b │ │ │ │ - @ instruction: 0xf0030270 │ │ │ │ - b 0x115e8b0 │ │ │ │ - b 0xfe19e2e4 │ │ │ │ - @ instruction: 0xf7de0502 │ │ │ │ - stccs 8, cr15, [r0], {161} @ 0xa1 │ │ │ │ - strbmi r4, [r2], -r6, lsl #12 │ │ │ │ - strtmi r9, [r8], -r7, lsl #18 │ │ │ │ - movwcs fp, #36620 @ 0x8f0c │ │ │ │ - movwls r2, #21264 @ 0x5310 │ │ │ │ - @ instruction: 0xf904f7ca │ │ │ │ - stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ - ldrtmi r0, [r2], -r0, lsl #2 │ │ │ │ - andcs r4, r3, r1, lsr r6 │ │ │ │ - movwcc lr, #10701 @ 0x29cd │ │ │ │ - ldr r4, [r6, #-1992]! @ 0xfffff838 │ │ │ │ - @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6434638 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf7f6020a │ │ │ │ - ldrb pc, [ip], #-2739 @ 0xfffff54d @ │ │ │ │ - @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6434638 │ │ │ │ - vmvn.i32 d18, #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf7f6020a │ │ │ │ - ldrb pc, [r0], #-2727 @ 0xfffff559 @ │ │ │ │ - @ instruction: 0xf7fca808 │ │ │ │ - blls 0x41c5f0 │ │ │ │ - @ instruction: 0xf43f2b03 │ │ │ │ - stmdbge r8, {r0, r3, r6, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ - vmvn.i32 d18, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f6020a │ │ │ │ - strb pc, [r0], #-2711 @ 0xfffff569 @ │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andne pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf1b2401a │ │ │ │ - @ instruction: 0xf0022f01 │ │ │ │ - vaba.s8 q4, q0, q13 │ │ │ │ - @ instruction: 0xf5b2809e │ │ │ │ - @ instruction: 0xf0026f10 │ │ │ │ - vmin.s8 d8, d0, d17 │ │ │ │ - @ instruction: 0xf5b28431 │ │ │ │ - @ instruction: 0xf0027f40 │ │ │ │ - vmax.s8 d8, d1, d6 │ │ │ │ - @ instruction: 0xf5b28588 │ │ │ │ - @ instruction: 0xf0027f80 │ │ │ │ - @ instruction: 0xf5b287fa │ │ │ │ - @ instruction: 0xf0027f00 │ │ │ │ - bcs 0xffab8 │ │ │ │ - ldcge 4, cr15, [lr], {127} @ 0x7f │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + strbhi pc, [sp, -r1] @ │ │ │ │ + tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + smlabtne r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47f428a │ │ │ │ + ldmdaeq r9, {r0, r4, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x111dedc │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x11654ac │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + sbcvs pc, r9, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movteq pc, #460 @ 0x1cc @ │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + blx 0xfee9baae │ │ │ │ + beq 0x716e0c │ │ │ │ + strbne pc, [r0, -r3, asr #7] @ │ │ │ │ + mrseq pc, CPSR @ │ │ │ │ + svclt 0x008c290b │ │ │ │ + @ instruction: 0xf0002000 │ │ │ │ + stmdacs r0, {r0} │ │ │ │ + strhi pc, [r0], -r0, asr #32 │ │ │ │ + rsbsvs pc, r2, #50331648 @ 0x3000000 │ │ │ │ + svcvs 0x0072f5b2 │ │ │ │ + ldcge 4, cr15, [sl], #252 @ 0xfc │ │ │ │ + ldmpl r9, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdaeq sp, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + @ instruction: 0xf57f05d2 │ │ │ │ + ldcvs 12, cr10, [r2, #-708]! @ 0xfffffd3c │ │ │ │ + @ instruction: 0xf0000c98 │ │ │ │ + @ instruction: 0xf8d20010 │ │ │ │ + vaddl.u8 q14, d3, d0 │ │ │ │ + movwmi r3, #8707 @ 0x2203 │ │ │ │ + svceq 0x000ef01c │ │ │ │ + ldrbeq sp, [r5], r2, lsl #2 │ │ │ │ + stcge 5, cr15, [r2], #252 @ 0xfc │ │ │ │ + strne pc, [r0], #963 @ 0x3c3 │ │ │ │ + @ instruction: 0xf47f4214 │ │ │ │ + @ instruction: 0x4630ac9d │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ + @ instruction: 0xf00b9107 │ │ │ │ + stmdacs r0, {r0, r1, r5, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r0, #-252]! @ 0xffffff04 │ │ │ │ + movweq lr, #23005 @ 0x59dd │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + vmoveq r0, fp, d10 │ │ │ │ + rsbseq pc, r0, #2 │ │ │ │ + orreq pc, r0, #3 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d3, d8 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0320 │ │ │ │ - stmib sp, {r1, sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f6c030 │ │ │ │ - @ instruction: 0xf7fffafb │ │ │ │ - @ instruction: 0xf5b2bbfa │ │ │ │ + streq lr, [r2, #-2691] @ 0xfffff57d │ │ │ │ + @ instruction: 0xf88af7de │ │ │ │ + strmi r2, [r6], -r0, lsl #24 │ │ │ │ + stmdbls r7, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ + svclt 0x000c4628 │ │ │ │ + tstcs r0, #8, 6 @ 0x20000000 │ │ │ │ + @ instruction: 0xf7ca9305 │ │ │ │ + blls 0x25beac │ │ │ │ + smlabteq r0, sp, r9, lr │ │ │ │ + @ instruction: 0x46314632 │ │ │ │ + stmib sp, {r0, r1, sp}^ │ │ │ │ + strbmi r3, [r0, r2, lsl #6] │ │ │ │ + stmdage r8, {r1, r3, r4, r5, r8, sl, sp, lr, pc} │ │ │ │ + blx 0xff39bb88 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + rsbspl pc, r5, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + blx 0xfe99bb80 │ │ │ │ + stmdage r8, {r0, r1, r5, r6, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9f0f7fc │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + eorscs pc, r1, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + blx 0xfe69bb98 │ │ │ │ + stmdage r8, {r0, r1, r2, r4, r6, sl, sp, lr, pc} │ │ │ │ + blx 0xfed9bbb8 │ │ │ │ + blcs 0x1c47fc │ │ │ │ + mrrcge 4, 3, pc, r0, cr15 @ │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + eorscs pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + blx 0xfe29bbb8 │ │ │ │ + vst3.16 {d30-d32}, [pc], r7 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + andsmi r1, sl, r0, lsl #4 │ │ │ │ + svccs 0x0001f1b2 │ │ │ │ + strbhi pc, [r5, -r2]! @ │ │ │ │ + addshi pc, sp, r0, lsl #4 │ │ │ │ + svcvs 0x0010f5b2 │ │ │ │ + ldrhi pc, [ip], -r2 │ │ │ │ + strthi pc, [sp], #-512 @ 0xfffffe00 │ │ │ │ + svcvc 0x0040f5b2 │ │ │ │ + ldrbhi pc, [r1, #2]! @ │ │ │ │ + ldrbhi pc, [sl, #-513]! @ 0xfffffdff @ │ │ │ │ + svcvc 0x0080f5b2 │ │ │ │ + strbhi pc, [r5, r2]! @ │ │ │ │ + svcvc 0x0000f5b2 │ │ │ │ + ldrhi pc, [ip, r2]! │ │ │ │ + @ instruction: 0xf47f2a00 │ │ │ │ + ldmdaeq r9, {r0, r2, r5, sl, fp, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x111e074 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x1165644 │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r2, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + eorpl pc, r1, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + blx 0xffb9bc44 │ │ │ │ + @ instruction: 0xf5b2e401 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - vqadd.s8 d8, d16, d24 │ │ │ │ + vqadd.s8 d8, d16, d18 │ │ │ │ @ instruction: 0xf5b281d5 │ │ │ │ @ instruction: 0xf0006f20 │ │ │ │ - @ instruction: 0xf5b2879c │ │ │ │ + @ instruction: 0xf5b28796 │ │ │ │ @ instruction: 0xf0006f30 │ │ │ │ - @ instruction: 0xf5b28786 │ │ │ │ + @ instruction: 0xf5b28780 │ │ │ │ @ instruction: 0xf47f6f10 │ │ │ │ - stmdage r8, {r0, r1, r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - blx 0x141bbdc │ │ │ │ - blcs 0x1c4820 │ │ │ │ - blge 0xff91acf0 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + stmdage r8, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + blx 0x139bc88 │ │ │ │ + blcs 0x1c48cc │ │ │ │ + blge 0xffb1ad9c │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ addsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xc9bbdc │ │ │ │ - bllt 0xff6dbc04 │ │ │ │ + blx 0x89bc88 │ │ │ │ + bllt 0xff8dbcb0 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0032f01 │ │ │ │ - vhsub.s8 q4, q0, q12 │ │ │ │ - @ instruction: 0xf5b2830d │ │ │ │ + vqsub.s8 q4, q0, q2 │ │ │ │ + @ instruction: 0xf5b2830a │ │ │ │ @ instruction: 0xf0036fe0 │ │ │ │ - vhsub.s8 d8, d17, d26 │ │ │ │ - @ instruction: 0xf5b281a3 │ │ │ │ + vqsub.s8 d8, d17, d6 │ │ │ │ + @ instruction: 0xf5b2819d │ │ │ │ @ instruction: 0xf0037f00 │ │ │ │ - vrhadd.s8 d8, d1, d1 │ │ │ │ - bcs 0xffc1c │ │ │ │ - andshi pc, pc, r3 │ │ │ │ + vhadd.s8 q4, , │ │ │ │ + bcs 0xffc8c │ │ │ │ + andhi pc, fp, r3 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -210496,2564 +210537,2554 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - @ instruction: 0xf7fffa99 │ │ │ │ - @ instruction: 0xf44fbb98 │ │ │ │ + @ instruction: 0xf7fffa89 │ │ │ │ + @ instruction: 0xf44fbba0 │ │ │ │ vaddw.s8 q11, q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrhi pc, [r9, #-2] │ │ │ │ - bichi pc, r0, #0, 4 │ │ │ │ + strhi pc, [r5, #-2] │ │ │ │ + @ instruction: 0x83bdf200 │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst1.8 {d24}, [pc :64], r4 │ │ │ │ + vst1.8 {d24}, [pc], r0 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrbthi pc, [lr], r1, lsl #4 @ │ │ │ │ + strbthi pc, [pc], r1, lsl #4 @ │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst3. {d24,d26,d28}, [pc], r8 │ │ │ │ + vst3.32 {d24,d26,d28}, [pc :256], r4 │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrhi pc, [ip, #2] │ │ │ │ + strhi pc, [r8, #2] │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ - ldmdaeq r9, {r0, r1, r3, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r4, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111e12c │ │ │ │ + b 0x111e1d8 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11656fc │ │ │ │ + b 0x11657a8 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ sbcvs pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x131bcfc │ │ │ │ - bllt 0x12dbd24 │ │ │ │ + blx 0xf1bda8 │ │ │ │ + bllt 0x14dbdd0 │ │ │ │ msrvs SPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3.8 {d24,d26,d28}, [pc :256], r9 │ │ │ │ + vst3.8 {d24,d26,d28}, [pc :256], r4 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r3, #-0] │ │ │ │ + ldrbthi pc, [lr], #0 @ │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ - stmdage r8, {r0, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0x46044619 │ │ │ │ - @ instruction: 0xf7fc9305 │ │ │ │ - blls 0x25c30c │ │ │ │ - @ instruction: 0xf53f0298 │ │ │ │ - blls 0x408a04 │ │ │ │ + stmdage r8, {r0, r3, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + @ instruction: 0xf7fc4604 │ │ │ │ + blls 0x25c3a8 │ │ │ │ + @ instruction: 0xf53f029f │ │ │ │ + blls 0x408ad0 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - ldcvs 3, cr8, [fp, #-512]! @ 0xfffffe00 │ │ │ │ + ldcvs 3, cr8, [r3, #-432]! @ 0xfffffe50 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [sp], -r3 @ │ │ │ │ + strbhi pc, [r0], -r3 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0x4621ab13 │ │ │ │ - vmin.s8 d20, d11, d24 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + @ instruction: 0x4621ab1b │ │ │ │ + vmin.s8 d20, d11, d16 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff961 │ │ │ │ - @ instruction: 0xf5b2bb0a │ │ │ │ + @ instruction: 0xf7fff951 │ │ │ │ + @ instruction: 0xf5b2bb12 │ │ │ │ @ instruction: 0xf0006f50 │ │ │ │ - @ instruction: 0xf5b284a9 │ │ │ │ + @ instruction: 0xf5b284a4 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - @ instruction: 0xf5b2847e │ │ │ │ + @ instruction: 0xf5b28479 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ - stmdage r8, {r0, r2, r3, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + stmdage r8, {r0, r2, r8, r9, fp, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - @ instruction: 0xf938f7fc │ │ │ │ - bls 0x4049dc │ │ │ │ - @ instruction: 0xf102029b │ │ │ │ - bcs 0x13dee8 │ │ │ │ - rsbshi pc, sp, r2, asr #32 │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + @ instruction: 0xf934f7fc │ │ │ │ + bls 0x404a88 │ │ │ │ + @ instruction: 0xf102029d │ │ │ │ + bcs 0x13df54 │ │ │ │ + rsbhi pc, sp, r2, asr #32 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - ldmdavs fp, {r1, r5, r8, r9, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r3, r8, r9, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe69f0 │ │ │ │ - bge 0xff91aef0 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscsne pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + blcs 0xe6a9c │ │ │ │ + bge 0xffb1af9c │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + adcscs pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf92ef7f6 │ │ │ │ - blt 0xff6dbe04 │ │ │ │ + @ instruction: 0xf91ef7f6 │ │ │ │ + blt 0xff8dbeb0 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - ldrthi pc, [r0], -r0 @ │ │ │ │ + strthi pc, [sl], -r0 │ │ │ │ svcvs 0x00c0f5b2 │ │ │ │ - ldrhi pc, [fp], -r0 │ │ │ │ + ldrhi pc, [r5], -r0 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ - bge 0xff39b01c │ │ │ │ + bge 0xff59b0c8 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6434638 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434630 │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - @ instruction: 0xf7fff915 │ │ │ │ - vst1.32 {d27-d28}, [pc :256], lr │ │ │ │ + @ instruction: 0xf7fff905 │ │ │ │ + vst1.64 {d27-d28}, [pc], r6 │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrhi pc, [r4, #-0] │ │ │ │ + strhi pc, [pc, #-0] @ 0xddef4 │ │ │ │ mvnvs pc, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3. {d24-d26}, [pc :256], fp │ │ │ │ + vst3. {d24-d26}, [pc :256], r6 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bge 0xfeb1b060 │ │ │ │ + bge 0xfed1b10c │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf84cf7fc │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf83cf7fc │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ andmi pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8f2f7f6 │ │ │ │ - blt 0xfe7dbe7c │ │ │ │ + @ instruction: 0xf8e2f7f6 │ │ │ │ + blt 0xfe9dbf28 │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst1.64 {d24-d26}, [pc :64], r8 │ │ │ │ + vst1.64 {d24-d26}, [pc :64], r2 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrthi pc, [pc], r0 @ │ │ │ │ + ldrthi pc, [r9], r0 @ │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ - ldrmi sl, [r9], -r5, lsl #21 │ │ │ │ + ldrmi sl, [r9], -sp, lsl #21 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6434638 │ │ │ │ + stmdbge r8, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434630 │ │ │ │ vsubl.s8 q9, d16, d21 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - @ instruction: 0xf7fff8cf │ │ │ │ - vst1.16 {d27-d28}, [pc :256], r8 │ │ │ │ + @ instruction: 0xf7fff8bf │ │ │ │ + vst1.32 {d27-d28}, [pc], r0 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r7, r0] │ │ │ │ + strhi pc, [r1, r0] │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3. {d24,d26,d28}, [pc :64], r4 │ │ │ │ + vst3. {d24,d26,d28}, [pc], lr │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bge 0x199b0ec │ │ │ │ + bge 0x1b9b198 │ │ │ │ setend be │ │ │ │ - stmdage r8, {r3, r4, r5, r8, r9, sl, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf7fc4604 │ │ │ │ - blls 0x25c0d0 │ │ │ │ - @ instruction: 0xf53f065d │ │ │ │ - blls 0x408860 │ │ │ │ + stmdage r8, {r3, r5, r8, r9, sl, pc} │ │ │ │ + @ instruction: 0x46044619 │ │ │ │ + @ instruction: 0xf7fc9305 │ │ │ │ + blls 0x25c15c │ │ │ │ + @ instruction: 0xf53f0658 │ │ │ │ + blls 0x40892c │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - ldcvs 4, cr8, [fp, #-984]! @ 0xfffffc28 │ │ │ │ + ldcvs 4, cr8, [r3, #-868]! @ 0xfffffc9c │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - addshi pc, r1, #4 │ │ │ │ + subshi pc, r0, #4 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - strtmi sl, [r1], -r1, asr #20 │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vmlal.s q10, d16, d1[6] │ │ │ │ + strtmi sl, [r1], -r9, asr #20 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff88f │ │ │ │ - @ instruction: 0xf5b2ba38 │ │ │ │ + @ instruction: 0xf7fff87f │ │ │ │ + @ instruction: 0xf5b2ba40 │ │ │ │ @ instruction: 0xf0006fc0 │ │ │ │ - @ instruction: 0xf5b28607 │ │ │ │ + @ instruction: 0xf5b28601 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ - @ instruction: 0xf5b285f2 │ │ │ │ + @ instruction: 0xf5b285ec │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ - stmdage r8, {r0, r1, r3, r5, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xffd0f7fb │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + stmdage r8, {r0, r1, r4, r5, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xffc0f7fb │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ subscs pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf876f7f6 │ │ │ │ - blt 0x8dbf74 │ │ │ │ + @ instruction: 0xf866f7f6 │ │ │ │ + blt 0xadc020 │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ - strthi pc, [r5], r0 │ │ │ │ + ldrhi pc, [pc], r0 │ │ │ │ svcvs 0x0070f5b2 │ │ │ │ - ldrbthi pc, [sl], -r0 @ │ │ │ │ + ldrbthi pc, [r4], -r0 @ │ │ │ │ svcvs 0x0050f5b2 │ │ │ │ - bge 0x59b18c │ │ │ │ + bge 0x79b238 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ - blls 0x25c0d0 │ │ │ │ - addseq r9, sp, #12, 20 @ 0xc000 │ │ │ │ - strhi pc, [r4, -r1, lsl #2] │ │ │ │ + blls 0x25c16c │ │ │ │ + addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ + ldrbthi pc, [r4], r1, lsl #2 @ │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 7, cr8, [fp, #-664]! @ 0xfffffd68 │ │ │ │ + ldcvs 7, cr8, [r3, #-600]! @ 0xfffffda8 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - adchi pc, fp, #3 │ │ │ │ + addshi pc, r7, #3 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0x4621a9f5 │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vrshr.s64 d16, d17, #64 │ │ │ │ + @ instruction: 0x4621a9fd │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff843 │ │ │ │ - @ instruction: 0xf5b2b9ec │ │ │ │ + @ instruction: 0xf7fff833 │ │ │ │ + @ instruction: 0xf5b2b9f4 │ │ │ │ @ instruction: 0xf0016f24 │ │ │ │ - @ instruction: 0xf5b282ed │ │ │ │ + @ instruction: 0xf5b282e0 │ │ │ │ @ instruction: 0xf0016f30 │ │ │ │ - @ instruction: 0xf5b282c3 │ │ │ │ + @ instruction: 0xf5b282b7 │ │ │ │ @ instruction: 0xf47f6f20 │ │ │ │ - @ instruction: 0x4619a9df │ │ │ │ + ldrmi sl, [r9], -r7, ror #19 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf866f7fc │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - blls 0x22f8ec │ │ │ │ - ldrdgt pc, [ip], -sp @ │ │ │ │ - andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ - cps #25 │ │ │ │ - bcs 0xfe3c0 │ │ │ │ - stmibge sl, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - orrne pc, ip, #69206016 @ 0x4200000 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbscs pc, ip, #69206016 @ 0x4200000 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf852302c │ │ │ │ - @ instruction: 0xf7fb202c │ │ │ │ - @ instruction: 0xf7fffb15 │ │ │ │ - @ instruction: 0xf5b2b9ba │ │ │ │ - @ instruction: 0xf0016f64 │ │ │ │ - @ instruction: 0xf5b2816b │ │ │ │ - @ instruction: 0xf0016f74 │ │ │ │ - @ instruction: 0xf5b2814f │ │ │ │ - @ instruction: 0xf47f6f60 │ │ │ │ - ldrmi sl, [r9], -sp, lsr #19 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf836f7fc │ │ │ │ - bicseq r9, sp, r5, lsl #22 │ │ │ │ - stmibge r4!, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - @ instruction: 0xf57f05dc │ │ │ │ - @ instruction: 0x6d39a99f │ │ │ │ - stcls 8, cr9, [r9], {8} │ │ │ │ - strmi r6, [r5], -fp, lsl #16 │ │ │ │ - strtmi r9, [r6], -sl, lsl #20 │ │ │ │ - svceq 0x000ef013 │ │ │ │ - b 0x11124a0 │ │ │ │ - tstmi r3, #4, 6 @ 0x10000000 │ │ │ │ - @ instruction: 0xf53f06d8 │ │ │ │ - ldrbeq sl, [r3, pc, lsl #19] │ │ │ │ - stmibge ip, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x104ccc │ │ │ │ - sbchi pc, sp, #4 │ │ │ │ - @ instruction: 0xf47f2b02 │ │ │ │ - @ instruction: 0xf8d1a985 │ │ │ │ - @ instruction: 0xf01330f8 │ │ │ │ - @ instruction: 0xf43f0fe0 │ │ │ │ - vmul.i8 q13, , │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - ldrtmi r0, [r8], -sp, lsl #6 │ │ │ │ - movwcs lr, #22989 @ 0x59cd │ │ │ │ - ldc2l 0, cr15, [ip, #-40] @ 0xffffffd8 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - stmdals r5, {r1, r6, r9, fp, sp, pc} │ │ │ │ - ldc2 7, cr15, [r4, #884] @ 0x374 │ │ │ │ - ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0, #884] @ 0x374 │ │ │ │ - strtmi r9, [r8], -r5 │ │ │ │ - stc2 7, cr15, [ip, #884] @ 0x374 │ │ │ │ - @ instruction: 0xf04f9b06 │ │ │ │ - @ instruction: 0x46020c10 │ │ │ │ - andcs r9, r0, r2, lsl #6 │ │ │ │ - strbtmi r9, [r3], -r5, lsl #18 │ │ │ │ - strtmi r9, [r0], -r1 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 4, cr15, cr10, cr8, {4} │ │ │ │ - blt 0xadc100 │ │ │ │ - svcvc 0x0010f5b2 │ │ │ │ - eorshi pc, lr, r1 │ │ │ │ - svcvc 0x0040f5b2 │ │ │ │ - andhi pc, sp, r1 │ │ │ │ - svcvc 0x0000f5b2 │ │ │ │ - stmdbge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fc970c │ │ │ │ + @ instruction: 0xf8d6f865 │ │ │ │ + @ instruction: 0x463020d0 │ │ │ │ + @ instruction: 0xf8dd9b05 │ │ │ │ + vaddl.u8 q14, d2, d28 │ │ │ │ + bicseq r2, r9, r0, lsl #4 │ │ │ │ + sbcshi pc, r6, r2, lsl #2 │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + @ instruction: 0xf642a9d3 │ │ │ │ + vrsra.s64 d17, d28, #64 │ │ │ │ + @ instruction: 0xf6420335 │ │ │ │ + vsubl.s8 q9, d16, d28 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ + eorcc pc, ip, r3, asr r8 @ │ │ │ │ + eorcs pc, ip, r2, asr r8 @ │ │ │ │ + blx 0x29c0d6 │ │ │ │ + stmiblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svcvs 0x0064f5b2 │ │ │ │ + msrhi SPSR_s, r1 │ │ │ │ + svcvs 0x0074f5b2 │ │ │ │ + cmpphi r8, r1 @ p-variant is OBSOLETE │ │ │ │ + svcvs 0x0060f5b2 │ │ │ │ + ldmibge r6!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fb8030 │ │ │ │ - blls 0x25e078 │ │ │ │ - bicseq r9, r9, fp, lsl #20 │ │ │ │ - addhi pc, r4, r2, lsl #2 │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ + @ instruction: 0xf7fc9305 │ │ │ │ + blls 0x25c1e4 │ │ │ │ + @ instruction: 0xf53f01dd │ │ │ │ + @ instruction: 0xf8d6a9ad │ │ │ │ + ldrbeq r3, [ip, #208] @ 0xd0 │ │ │ │ + stmibge r8!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + stmdavs fp, {r0, r3, sl, fp, ip, pc} │ │ │ │ + bls 0x36f940 │ │ │ │ + @ instruction: 0xf0134627 │ │ │ │ + tstle r5, lr, lsl #30 │ │ │ │ + movweq lr, #19008 @ 0x4a40 │ │ │ │ + @ instruction: 0x06d84313 │ │ │ │ + ldmibge r8, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf53f07d3 │ │ │ │ + blls 0x3c879c │ │ │ │ + @ instruction: 0xf0042b00 │ │ │ │ + blcs 0x17eb60 │ │ │ │ + stmibge lr, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrsbtcc pc, [r8], #129 @ 0x81 @ │ │ │ │ + svceq 0x00e0f013 │ │ │ │ + stmibge r8, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + orrmi pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf00a2305 │ │ │ │ + stmdacs r0, {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x131b274 │ │ │ │ + @ instruction: 0xf7dd9805 │ │ │ │ + @ instruction: 0x4604fd7f │ │ │ │ + @ instruction: 0xf7dd4638 │ │ │ │ + andls pc, r5, fp, ror sp @ │ │ │ │ + @ instruction: 0xf7dd4628 │ │ │ │ + blls 0x29d76c │ │ │ │ + ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + movwls r4, #9730 @ 0x2602 │ │ │ │ + stmdbls r5, {sp} │ │ │ │ + andls r4, r1, r3, ror #12 │ │ │ │ + @ instruction: 0xf8cd4620 │ │ │ │ + @ instruction: 0xf788c000 │ │ │ │ + @ instruction: 0xf7fffdf5 │ │ │ │ + @ instruction: 0xf5b2ba2d │ │ │ │ + @ instruction: 0xf0017f10 │ │ │ │ + @ instruction: 0xf5b28038 │ │ │ │ + @ instruction: 0xf0017f40 │ │ │ │ + @ instruction: 0xf5b28008 │ │ │ │ + @ instruction: 0xf47f7f00 │ │ │ │ + @ instruction: 0x4619a955 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fb970c │ │ │ │ + blls 0x25e120 │ │ │ │ + bicseq r9, fp, fp, lsl #20 │ │ │ │ + rsbshi pc, r2, r2, lsl #2 │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xde27c │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xde324 │ │ │ │ stceq 0, cr15, [sl], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf57f05db │ │ │ │ - vmul.i8 d26, d2, d21 │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - bl 0x19ee28 │ │ │ │ + @ instruction: 0xf57f05df │ │ │ │ + vmul.i8 d26, d2, d31 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ + bl 0x19eed0 │ │ │ │ stmib sp, {r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf642cc00 │ │ │ │ - vqdmulh.s d17, d0, d0[3] │ │ │ │ + vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ stmdbge r8, {r0, r2, r4, r5, sl, fp} │ │ │ │ - @ instruction: 0xf8d34638 │ │ │ │ + @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf85c3250 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fff9c3 │ │ │ │ - @ instruction: 0xf5b2b920 │ │ │ │ + @ instruction: 0xf7fff9b5 │ │ │ │ + @ instruction: 0xf5b2b92a │ │ │ │ @ instruction: 0xf0016fc8 │ │ │ │ - @ instruction: 0xf5b2819b │ │ │ │ + @ instruction: 0xf5b28192 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf5b28175 │ │ │ │ + @ instruction: 0xf5b2816d │ │ │ │ @ instruction: 0xf47f6fc0 │ │ │ │ - @ instruction: 0x4619a913 │ │ │ │ + @ instruction: 0x4619a91d │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff9af7fb │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - blls 0x22fa84 │ │ │ │ - ldrdgt pc, [ip], -sp @ │ │ │ │ - andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ - cps #28 │ │ │ │ - bcs 0xfe530 │ │ │ │ - ldmge lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x13acf642 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addne pc, ip, #69206016 @ 0x4200000 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf852302c │ │ │ │ - @ instruction: 0xf7fb202c │ │ │ │ - @ instruction: 0xf7fffb25 │ │ │ │ - @ instruction: 0xf5b2b8ee │ │ │ │ - @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf1b28330 │ │ │ │ - @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b28307 │ │ │ │ - @ instruction: 0xf47f6fa0 │ │ │ │ - b 0x14c8578 │ │ │ │ - @ instruction: 0xf0030e53 │ │ │ │ - b 0x149ea38 │ │ │ │ - @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1461a44 │ │ │ │ - @ instruction: 0xf00c0e02 │ │ │ │ - vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ - @ instruction: 0x0c02ea4c │ │ │ │ - rscsmi pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ - andeq pc, r6, #192, 4 │ │ │ │ - strne pc, [r0], #963 @ 0x3c3 │ │ │ │ - @ instruction: 0xec08e9cd │ │ │ │ - movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ - movwls r9, #46090 @ 0xb40a │ │ │ │ - movwls r2, #49923 @ 0xc303 │ │ │ │ - @ instruction: 0xffc0f7f5 │ │ │ │ - ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - bicvs pc, r0, pc, asr #8 │ │ │ │ + @ instruction: 0xf7fb970c │ │ │ │ + @ instruction: 0xf8d6ff9b │ │ │ │ + @ instruction: 0x463020d0 │ │ │ │ + @ instruction: 0xf8dd9b05 │ │ │ │ + vaddl.u8 q14, d2, d28 │ │ │ │ + bicseq r2, ip, r0, lsl #4 │ │ │ │ + sbchi pc, lr, r2, lsl #2 │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + @ instruction: 0xf642a909 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ + @ instruction: 0xf6420335 │ │ │ │ + vrshr.s64 d17, d28, #64 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ + eorcc pc, ip, r3, asr r8 @ │ │ │ │ + eorcs pc, ip, r2, asr r8 @ │ │ │ │ + blx 0x71c26a │ │ │ │ + ldmlt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svcvs 0x00e0f5b2 │ │ │ │ + msrhi CPSR_sx, #1 │ │ │ │ + svcvc 0x0080f1b2 │ │ │ │ + rscshi pc, sp, #1 │ │ │ │ + svcvs 0x00a0f5b2 │ │ │ │ + stmiage ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vnmlaeq.f32 s29, s6, s30 │ │ │ │ + andeq pc, pc, #3 │ │ │ │ + vldmiami r3, {s28-s106} │ │ │ │ + cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ + vmlseq.f32 s28, s4, s28 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ + b 0x14086d8 │ │ │ │ + @ instruction: 0xf24a0c02 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ + vsubl.u8 q8, d3, d6 │ │ │ │ + stmib sp, {r7, sl, ip}^ │ │ │ │ + vmull.u8 q15, d3, d8 │ │ │ │ + strls r4, [sl], #-773 @ 0xfffffcfb │ │ │ │ + movwcs r9, #13067 @ 0x330b │ │ │ │ + @ instruction: 0xf7f5930c │ │ │ │ + @ instruction: 0xf7ffffb3 │ │ │ │ + vst2. {d27-d28}, [pc], sl │ │ │ │ + vmla.f d22, d16, d0[0] │ │ │ │ + addmi r1, sl, #0, 2 │ │ │ │ + strbhi pc, [r6, -r2]! @ │ │ │ │ + strbhi pc, [ip], -r0, lsl #4 @ │ │ │ │ + orrvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vaba.s8 q4, q0, │ │ │ │ - vst1.16 {d24-d26}, [pc] │ │ │ │ - vaddw.s8 q11, q8, d0 │ │ │ │ + vaba.s8 d8, d2, d3 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :128], sl │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r4, -r2]! │ │ │ │ - @ instruction: 0x81bbf202 │ │ │ │ - tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + ldrhi pc, [r2], r2 │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + smlabtne r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47f428a │ │ │ │ + ldmdaeq r9, {r0, r3, r5, r7, fp, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x111e76c │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x1165d3c │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + eorvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xff6ef7f5 │ │ │ │ + stmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst1.32 {d24-d26}, [pc :128], r3 │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ - addmi r1, sl, #0, 2 │ │ │ │ - ldmge lr, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d3, d8 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0310 │ │ │ │ - stmib sp, {r0, sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f5c030 │ │ │ │ - @ instruction: 0xf7ffff7b │ │ │ │ - vst2.16 {d27-d28}, [pc :256], sl │ │ │ │ + vst1.64 {d24}, [pc]! │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrbhi pc, [lr, r2] @ │ │ │ │ - bicvs pc, r0, pc, asr #8 │ │ │ │ + ldrthi pc, [ip], r0, lsl #4 @ │ │ │ │ + orrvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ - vhsub.s8 d4, d16, d10 │ │ │ │ - vst1.32 {d24-d26}, [pc :256] │ │ │ │ - vaddw.s8 q11, q8, d0 │ │ │ │ + @ instruction: 0xf002428a │ │ │ │ + vaba.s8 q4, q1, │ │ │ │ + vst4. {d24-d27}, [pc], r8 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r8, r2] │ │ │ │ - sbcshi pc, r9, r2, lsl #4 │ │ │ │ - tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + ldrhi pc, [fp], r2 │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf002428a │ │ │ │ - vst1.32 {d24-d26}, [pc :128], ip │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ + @ instruction: 0xf47f428a │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r3, r4, r6, fp, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x111e800 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x1165dd0 │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r1, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + eorvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movweq pc, #33228 @ 0x81cc @ │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xff24f7f5 │ │ │ │ + ldmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bicvs pc, r0, pc, asr #8 │ │ │ │ + smlabtne r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + vst1.64 {d24-d27}, [pc :256], r5 │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldmdage r4, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ + stmdage ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + vnmlaeq.f32 s29, s6, s30 │ │ │ │ + andeq pc, pc, #3 │ │ │ │ + vldmiami r3, {s28-s106} │ │ │ │ + cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ + vmlseq.f32 s28, s4, s28 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ + b 0x1408858 │ │ │ │ + @ instruction: 0xf6430c02 │ │ │ │ + vrshr.s64 d20, d5, #64 │ │ │ │ + vsubl.u8 q8, d3, d10 │ │ │ │ + stmib sp, {r7, sl, ip}^ │ │ │ │ + vmull.u8 q15, d3, d8 │ │ │ │ + strls r4, [sl], #-773 @ 0xfffffcfb │ │ │ │ + movwcs r9, #13067 @ 0x330b │ │ │ │ + @ instruction: 0xf7f5930c │ │ │ │ + @ instruction: 0xf7fffef3 │ │ │ │ + @ instruction: 0xf5b2b80a │ │ │ │ + @ instruction: 0xf0026f60 │ │ │ │ + vhsub.s8 d8, d17, d30 │ │ │ │ + @ instruction: 0xf5b283ce │ │ │ │ + @ instruction: 0xf0026f40 │ │ │ │ + @ instruction: 0xf5b28280 │ │ │ │ + @ instruction: 0xf0026f50 │ │ │ │ + @ instruction: 0xf5b28253 │ │ │ │ + @ instruction: 0xf47e6f20 │ │ │ │ + @ instruction: 0xf013aff7 │ │ │ │ + @ instruction: 0xf47e0c40 │ │ │ │ + ldmdaeq r9, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + ldceq 3, cr4, [sl], {17} │ │ │ │ + stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r2], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d3, d8 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0308 │ │ │ │ - stmib sp, {sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f5c030 │ │ │ │ - @ instruction: 0xf7ffff31 │ │ │ │ - vst2.8 {d27-d28}, [pc :256], r0 │ │ │ │ - vmla.f d22, d16, d0[0] │ │ │ │ + movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ + stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + stmdbge r8, {r3, r8, r9, ip} │ │ │ │ + stmib sp, {r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7fac30b │ │ │ │ + @ instruction: 0xf7fefd2d │ │ │ │ + @ instruction: 0xf44fbfda │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - rscshi pc, pc, #1 │ │ │ │ - mvnvs pc, pc, asr #8 │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - b 0x14c83f8 │ │ │ │ - @ instruction: 0xf0030e53 │ │ │ │ - b 0x149ebb8 │ │ │ │ - @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1461bc4 │ │ │ │ - @ instruction: 0xf00c0e02 │ │ │ │ - vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ - @ instruction: 0x0c02ea4c │ │ │ │ - addsmi pc, r5, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - strne pc, [r0], #963 @ 0x3c3 │ │ │ │ - @ instruction: 0xec08e9cd │ │ │ │ - movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ - movwls r9, #46090 @ 0xb40a │ │ │ │ - movwls r2, #49923 @ 0xc303 │ │ │ │ - @ instruction: 0xff00f7f5 │ │ │ │ - svclt 0x00fff7fe │ │ │ │ - svcvs 0x0060f5b2 │ │ │ │ - adcshi pc, pc, #2 │ │ │ │ - bicshi pc, sl, #268435456 @ 0x10000000 │ │ │ │ - svcvs 0x0040f5b2 │ │ │ │ - addshi pc, r1, #2 │ │ │ │ - svcvs 0x0050f5b2 │ │ │ │ - rsbhi pc, r4, #2 │ │ │ │ - svcvs 0x0020f5b2 │ │ │ │ - svcge 0x00ecf47e │ │ │ │ - mcrreq 0, 1, pc, r0, cr3 @ │ │ │ │ - svcge 0x00e8f47e │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - @ instruction: 0xf001020f │ │ │ │ - @ instruction: 0xf8cd0110 │ │ │ │ - tstmi r1, #40 @ 0x28 │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - @ instruction: 0xf0024c04 │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - tstmi r3, #201326592 @ 0xc000000 │ │ │ │ - movwne lr, #35277 @ 0x89cd │ │ │ │ - movwcs sl, #10504 @ 0x2908 │ │ │ │ - movwgt lr, #47565 @ 0xb9cd │ │ │ │ - ldc2 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ - svclt 0x00cff7fe │ │ │ │ + movshi pc, #2 │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf002428a │ │ │ │ - vst2. {d24-d27}, [pc], r1 │ │ │ │ - vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ + vhsub.s8 d4, d17, d10 │ │ │ │ + vst2.16 {d24-d27}, [pc :128], r3 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - msrhi SPSR_fsxc, #268435456 @ 0x10000000 │ │ │ │ - msrvs CPSR_, pc, asr #8 │ │ │ │ + mvnhi pc, #2 │ │ │ │ + cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst2. {d24-d27}, [pc :256], lr │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - msrhi SPSR_sc, r2 │ │ │ │ - tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47e428a │ │ │ │ - b 0x14ca30c │ │ │ │ - @ instruction: 0xf0030c53 │ │ │ │ - ldceq 1, cr0, [sl], {15} │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ - @ instruction: 0xf013430a │ │ │ │ - @ instruction: 0xf0430440 │ │ │ │ - stmib sp, {r1, r2, r4, r6, r8, r9, pc}^ │ │ │ │ - stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - movweq pc, #4680 @ 0x1248 @ │ │ │ │ - movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - rsbsvs pc, r5, #64, 4 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r0, sp, asr #17 │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ - eor pc, ip, sp, asr #17 │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrrc2 7, 15, pc, sl, cr11 @ │ │ │ │ - svclt 0x007ff7fe │ │ │ │ - svccc 0x0000f5b2 │ │ │ │ - @ instruction: 0x83a2f003 │ │ │ │ - rsbshi pc, r2, #268435456 @ 0x10000000 │ │ │ │ - svcvc 0x0060f5b2 │ │ │ │ - strthi pc, [r0], #3 │ │ │ │ - ldrhi pc, [sp, #-513] @ 0xfffffdff │ │ │ │ - svcvc 0x00c0f5b2 │ │ │ │ - andhi pc, r7, r4 │ │ │ │ - msrhi (UNDEF: 106), r3 │ │ │ │ - @ instruction: 0xf0042a80 │ │ │ │ - @ instruction: 0xf5b28034 │ │ │ │ - @ instruction: 0xf0047f80 │ │ │ │ - bcs 0xfe548 │ │ │ │ - svcge 0x007af47e │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 4, pc, cr12, cr11, {7} @ │ │ │ │ + svcge 0x00b6f47e │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ + tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf00c0c9a │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + @ instruction: 0xf0024e04 │ │ │ │ + b 0x13ded5c │ │ │ │ + vmull.u8 q8, d3, d1 │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44576 @ 0xae20 │ │ │ │ + strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ + teqphi ip, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ + strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + vmla.i8 d26, d8, d8 │ │ │ │ + vsubw.s8 q8, q8, d13 │ │ │ │ + vcgt.s8 d16, d0, d13 │ │ │ │ + vmvn.i32 q11, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + @ instruction: 0xf04fc020 │ │ │ │ + @ instruction: 0xf8cd0c03 │ │ │ │ + @ instruction: 0xf8cde02c │ │ │ │ + @ instruction: 0xf7fbc030 │ │ │ │ + @ instruction: 0xf7fefc4d │ │ │ │ + @ instruction: 0xf5b2bf8a │ │ │ │ + @ instruction: 0xf0033f00 │ │ │ │ + vcgt.s8 d8, d17, d8 │ │ │ │ + @ instruction: 0xf5b28268 │ │ │ │ + @ instruction: 0xf0037f60 │ │ │ │ + vshl.s8 d8, d0, d17 │ │ │ │ + @ instruction: 0xf5b28510 │ │ │ │ + @ instruction: 0xf0037fc0 │ │ │ │ + vabd.s8 q4, , │ │ │ │ + bcs 0xfe0fead0 │ │ │ │ + ldrbhi pc, [r2, r3]! @ │ │ │ │ + svcvc 0x0080f5b2 │ │ │ │ + ldrbhi pc, [r6, r3] @ │ │ │ │ + @ instruction: 0xf47e2a00 │ │ │ │ + stmdage r8, {r2, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + mrc2 7, 4, pc, cr8, cr11, {7} │ │ │ │ sbcscc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - ldmdalt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf001400a │ │ │ │ - @ instruction: 0xf5b283b4 │ │ │ │ + @ instruction: 0xf5b283a9 │ │ │ │ @ instruction: 0xf47e3f80 │ │ │ │ - vqrdmlsh.s q13, , d3[4] │ │ │ │ + vqrdmlsh.s q13, , d2[7] │ │ │ │ andls r4, r8, #536870916 @ 0x20000004 │ │ │ │ addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0030849 │ │ │ │ andls r0, r9, #3840 @ 0xf00 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - b 0x11217a0 │ │ │ │ + b 0x1121844 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ tstls sl, r0, lsl r2 │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ stmdbge r8, {r1, r3, r8, r9, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - andls r8, fp, #48 @ 0x30 │ │ │ │ - blx 0x79c542 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x00fbf47e │ │ │ │ - rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ - svcvs 0x00e8f5b2 │ │ │ │ - ldmge r4!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x0045f7fe │ │ │ │ - @ instruction: 0xf8d00c8a │ │ │ │ - @ instruction: 0xf00210d0 │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x116a588 │ │ │ │ - strtmi r0, [r8], r0, lsl #10 │ │ │ │ - @ instruction: 0xf14105c8 │ │ │ │ - ldmdaeq sl, {r0, r2, r3, r7, r9, pc}^ │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + @ instruction: 0xf7fb920b │ │ │ │ + blls 0x25d234 │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + vst2.8 {d10-d11}, [r3], r5 │ │ │ │ + @ instruction: 0xf5b26274 │ │ │ │ + @ instruction: 0xf63f6fe8 │ │ │ │ + @ instruction: 0xf7fea8bd │ │ │ │ + stceq 15, cr11, [sl], {81} @ 0x51 │ │ │ │ + ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - andmi pc, r3, r3, asr #7 │ │ │ │ - streq lr, [r1], -r2, asr #20 │ │ │ │ - ldmeq sl, {r0, r3, r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ + andcc pc, r3, r3, asr #7 │ │ │ │ + streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ + strbeq r4, [r8, #1583] @ 0x62f │ │ │ │ + addhi pc, r3, #1073741840 @ 0x40000010 │ │ │ │ + ldmeq sl, {r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ + smlabtmi r3, r3, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - movwmi r6, #10249 @ 0x2809 │ │ │ │ - svceq 0x000ef011 │ │ │ │ - b 0x12929c0 │ │ │ │ - tstmi r1, #1073741825 @ 0x40000001 │ │ │ │ + ldmdaeq r9, {r1, r3, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf0016800 │ │ │ │ + @ instruction: 0xf0030110 │ │ │ │ + b 0x1121680 │ │ │ │ + @ instruction: 0xf010040c │ │ │ │ + strtmi r0, [r0], lr, lsl #30 │ │ │ │ + b 0x1192a64 │ │ │ │ + @ instruction: 0x43210105 │ │ │ │ @ instruction: 0xf10106c9 │ │ │ │ - vmvn.i32 q12, #46336 @ 0x0000b500 │ │ │ │ + vmlal.u q12, d3, d2[6] │ │ │ │ strmi r2, [ip], -r1, lsl #2 │ │ │ │ ldrmi r3, [r1], #-257 @ 0xfffffeff │ │ │ │ vmls.i8 d2, d1, d16 │ │ │ │ - ldrtmi r8, [r8], -sp, ror #4 │ │ │ │ + ldrtmi r8, [r0], -r2, ror #4 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blx 0xff71a5f8 │ │ │ │ + blx 0xfe39a69c │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - bls 0x24a4d0 │ │ │ │ + bls 0x24a598 │ │ │ │ addeq lr, r2, r4, asr #20 │ │ │ │ - @ instruction: 0xf892f772 │ │ │ │ + @ instruction: 0xf840f772 │ │ │ │ @ instruction: 0xf7714605 │ │ │ │ - blls 0x29d604 │ │ │ │ - ldrbeq r4, [fp], -r7, lsl #12 │ │ │ │ - orrhi pc, r1, r3, asr #2 │ │ │ │ + blls 0x29d560 │ │ │ │ + ldrbeq r4, [fp], -r6, lsl #12 │ │ │ │ + msrhi SPSR_f, r3, asr #2 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf7dd4641 │ │ │ │ - @ instruction: 0xf771fb89 │ │ │ │ - @ instruction: 0x4631fbfb │ │ │ │ + @ instruction: 0xf7dd4639 │ │ │ │ + @ instruction: 0xf771fb77 │ │ │ │ + strbmi pc, [r1], -r9, lsr #23 @ │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7dd4604 │ │ │ │ - blmi 0xff11d410 │ │ │ │ + blmi 0xff0dd46c │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvs pc, r8, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ + ldmne r3!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ stmiane fp!, {r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6469300 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - blx 0xffb9c406 │ │ │ │ + blx 0xfe71c4aa │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xff89c5be │ │ │ │ - svclt 0x0083f7fe │ │ │ │ + @ instruction: 0x46204639 │ │ │ │ + blx 0xff41c662 │ │ │ │ + svclt 0x008cf7fe │ │ │ │ submi pc, r5, sl, asr #4 │ │ │ │ andeq pc, r6, r0, asr #5 │ │ │ │ adcscs pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - svceq 0x0000f1b8 │ │ │ │ - strmi fp, [r1], ip, lsl #30 │ │ │ │ - @ instruction: 0xf7ff4691 │ │ │ │ - @ instruction: 0xf5b2b9f6 │ │ │ │ - @ instruction: 0xf47e7f40 │ │ │ │ - stmdage r8, {r0, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - stc2 7, cr15, [r6, #-1004] @ 0xfffffc14 │ │ │ │ - blcs 0x1c52ac │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr10, cr14, {1} │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - subscs pc, r5, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - stc2l 7, cr15, [r8], #980 @ 0x3d4 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr1, cr14, {7} │ │ │ │ + svclt 0x000c2f00 │ │ │ │ + ldrmi r4, [r0], r0, lsl #13 │ │ │ │ + ldmiblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svcvc 0x0040f5b2 │ │ │ │ + mcrge 4, 5, pc, cr14, cr14, {3} @ │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6434638 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ - @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefcdb │ │ │ │ - stmdage r8, {r2, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ - strmi r9, [r4], -r5, lsl #2 │ │ │ │ - ldc2 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ - bls 0x4052d0 │ │ │ │ - setend be │ │ │ │ - bcs 0x13f580 │ │ │ │ - strhi pc, [sp], #-65 @ 0xffffffbf │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ - @ instruction: 0xf4122098 │ │ │ │ - @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r0, r4, r5, r7, r9, sl, pc}^ │ │ │ │ - svceq 0x0070f413 │ │ │ │ - movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe72e4 │ │ │ │ - mcrge 4, 3, pc, cr6, cr14, {1} @ │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - subspl pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - ldc2 7, cr15, [r4], #980 @ 0x3d4 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr13, cr14, {7} │ │ │ │ + blls 0x41db40 │ │ │ │ + @ instruction: 0xf43e2b03 │ │ │ │ + stmdbge r8, {r0, r1, r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vmlal.s q9, d16, d1[4] │ │ │ │ + @ instruction: 0xf7f5020d │ │ │ │ + @ instruction: 0xf7fefcdd │ │ │ │ + stmdage r8, {r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + stc2 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + subcc pc, sp, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + ldc2l 7, cr15, [r0], {245} @ 0xf5 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr1, cr14, {7} │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x25d964 │ │ │ │ - addseq r9, lr, #12, 20 @ 0xc000 │ │ │ │ - msrhi SPSR_fxc, #1073741824 @ 0x40000000 │ │ │ │ + blls 0x25da58 │ │ │ │ + addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ + @ instruction: 0x83a4f101 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 4, cr8, [fp, #-556]! @ 0xfffffdd4 │ │ │ │ + ldcvs 4, cr8, [r3, #-8]! │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrhi pc, [ip], r2 │ │ │ │ + strthi pc, [r2], r2 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4621ae3f │ │ │ │ - vmin.s8 d20, d11, d24 │ │ │ │ - vsubl.s8 , d16, d25 │ │ │ │ + @ instruction: 0x4621ae73 │ │ │ │ + vmin.s8 d20, d11, d16 │ │ │ │ + vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefc8d │ │ │ │ - @ instruction: 0x4619be36 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7fb4604 │ │ │ │ - @ instruction: 0xf8d7fc6f │ │ │ │ - blls 0x226a9c │ │ │ │ - @ instruction: 0xf3c2990c │ │ │ │ - addseq r6, fp, #128, 4 │ │ │ │ - sbcshi pc, pc, #1073741824 @ 0x40000000 │ │ │ │ - @ instruction: 0xf43e2a00 │ │ │ │ - stmdbcs r1, {r0, r1, r5, r9, sl, fp, sp, pc} │ │ │ │ - ldrhi pc, [fp], -r2, asr #32 │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ - @ instruction: 0xf4122098 │ │ │ │ - @ instruction: 0xf0036f70 │ │ │ │ - ldmdavs fp, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ - svceq 0x0070f413 │ │ │ │ - movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe7390 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr0, cr14, {1} │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - addsne pc, r1, #78643200 @ 0x4b00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - mrrc2 7, 15, pc, lr, cr5 @ │ │ │ │ - mcrlt 7, 0, pc, cr7, cr14, {7} @ │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - mcrr2 7, 15, pc, r0, cr11 @ │ │ │ │ - bls 0x4053cc │ │ │ │ + @ instruction: 0xf7fefca9 │ │ │ │ + stmdage r8, {r1, r3, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + strmi r9, [r4], -r5, lsl #2 │ │ │ │ + ldc2 7, cr15, [r8], {251} @ 0xfb │ │ │ │ + bls 0x4053c0 │ │ │ │ setend be │ │ │ │ - bcs 0x13f1a8 │ │ │ │ - strthi pc, [sl], #-65 @ 0xffffffbf │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + bcs 0x13f534 │ │ │ │ + ldrbthi pc, [lr], #-65 @ 0xffffffbf @ │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r2, r3, r4, r5, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r3, r7, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe73e0 │ │ │ │ - stclge 4, cr15, [r8, #248]! @ 0xf8 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscvc pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - ldc2 7, cr15, [r6], #-980 @ 0xfffffc2c │ │ │ │ - ldcllt 7, cr15, [pc, #1016] @ 0xdebf0 │ │ │ │ - @ instruction: 0xf7fba808 │ │ │ │ - ldcvs 12, cr15, [fp, #-268]! @ 0xfffffef4 │ │ │ │ - ldrsbtcc pc, [r8], #131 @ 0x83 @ │ │ │ │ - svcvs 0x0070f013 │ │ │ │ - ldclge 4, cr15, [r4, #248] @ 0xf8 │ │ │ │ - blcc 0x145440 │ │ │ │ - @ instruction: 0xf63e2b01 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d3, d24 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ - @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefc1d │ │ │ │ - stmdage r8, {r1, r2, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ - blcs 0x1c5464 │ │ │ │ - ldcge 4, cr15, [lr, #248]! @ 0xf8 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - eorscc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + blcs 0xe73d4 │ │ │ │ + mcrge 4, 2, pc, cr12, cr14, {1} @ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + rsbmi pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2 7, cr15, [ip], {245} @ 0xf5 │ │ │ │ - ldclt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r8], {251} @ 0xfb │ │ │ │ - blcs 0x1c5488 │ │ │ │ - stcge 4, cr15, [ip, #248]! @ 0xf8 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rsbseq pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + stc2 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ + mcrlt 7, 2, pc, cr3, cr14, {7} @ │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + movwls r4, #22020 @ 0x5604 │ │ │ │ + ldc2l 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + stmdbls ip, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + addvs pc, r0, #134217731 @ 0x8000003 │ │ │ │ + setend be │ │ │ │ + bcs 0xff35c │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr0, cr14, {1} │ │ │ │ + @ instruction: 0xf0422901 │ │ │ │ + ldcvs 6, cr8, [r3, #-48]! @ 0xffffffd0 │ │ │ │ + @ instruction: 0x2098f8d3 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + addhi pc, r5, r3 │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + svclt 0x00140f70 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf43e2b00 │ │ │ │ + @ instruction: 0x4621ae1d │ │ │ │ + @ instruction: 0xf64b4630 │ │ │ │ + vmlal.s q9, d0, d1[3] │ │ │ │ + @ instruction: 0xf7f5020d │ │ │ │ + @ instruction: 0xf7fefc53 │ │ │ │ + stmdage r8, {r2, r4, r9, sl, fp, ip, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + @ instruction: 0xf7fb4604 │ │ │ │ + blls 0x25d95c │ │ │ │ + addseq r9, sp, #12, 20 @ 0xc000 │ │ │ │ + rsbhi pc, pc, #1073741824 @ 0x40000000 │ │ │ │ + @ instruction: 0xf0412a01 │ │ │ │ + ldcvs 4, cr8, [r3, #-116]! @ 0xffffff8c │ │ │ │ + @ instruction: 0x2098f8d3 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + strthi pc, [sp], -r2 │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + svclt 0x00140f70 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf43e2b00 │ │ │ │ + @ instruction: 0x4621adf5 │ │ │ │ + @ instruction: 0xf64b4630 │ │ │ │ + vrshr.s64 d16, d13, #64 │ │ │ │ + @ instruction: 0xf7f5020d │ │ │ │ + @ instruction: 0xf7fefc2b │ │ │ │ + stmdage r8, {r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + mcrr2 7, 15, pc, r6, cr11 @ │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf01330f8 │ │ │ │ + @ instruction: 0xf43e6f70 │ │ │ │ + blls 0x40a034 │ │ │ │ + blcs 0x12d4b8 │ │ │ │ + ldclge 6, cr15, [ip, #248] @ 0xf8 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + subcc pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfff9c842 │ │ │ │ - stclt 7, cr15, [r3, #1016]! @ 0x3f8 │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r6], {251} @ 0xfb │ │ │ │ - blcs 0x1c54ac │ │ │ │ - ldcge 4, cr15, [sl, #248] @ 0xf8 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - andmi pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r6, #192, 4 │ │ │ │ - blx 0xffb1c866 │ │ │ │ - ldclt 7, cr15, [r1, #1016] @ 0x3f8 │ │ │ │ + ldc2 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ + ldcllt 7, cr15, [r3, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d870 │ │ │ │ + blls 0x41d988 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ - vmlal.s q9, d16, d1[1] │ │ │ │ + stmdbge r8, {r0, r1, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefbd7 │ │ │ │ - stmdage r8, {r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xffa1c8aa │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - adcsvc pc, r5, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blx 0xff39c8a2 │ │ │ │ - ldcllt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - blx 0x191c8c6 │ │ │ │ - stmdbge r8, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ - blcs 0x1734e8 │ │ │ │ - strbhi pc, [r8], -r1 @ │ │ │ │ - @ instruction: 0xf0012b03 │ │ │ │ - blcs 0x1401e4 │ │ │ │ - @ instruction: 0xf649bf15 │ │ │ │ - @ instruction: 0xf64952f9 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ - vsubl.s8 q8, d0, d6 │ │ │ │ + @ instruction: 0xf7fefc01 │ │ │ │ + ldrmi fp, [r9], -r2, asr #27 │ │ │ │ + @ instruction: 0xf7fba808 │ │ │ │ + blls 0x41d964 │ │ │ │ + @ instruction: 0xf43e2b03 │ │ │ │ + stmdbge r8, {r0, r3, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf7f5020a │ │ │ │ + @ instruction: 0xf7fefbef │ │ │ │ + @ instruction: 0x4619bdb0 │ │ │ │ + @ instruction: 0xf7fba808 │ │ │ │ + blls 0x41d940 │ │ │ │ + @ instruction: 0xf43e2b03 │ │ │ │ + stmdbge r8, {r0, r1, r2, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ + vsubl.s8 q10, d0, d5 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefbad │ │ │ │ - svclt 0x0000bd56 │ │ │ │ - addeq r1, r4, ip, asr r5 │ │ │ │ + @ instruction: 0xf7fefbdd │ │ │ │ + stmdage r8, {r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xfff1c92a │ │ │ │ + blcs 0x1c5570 │ │ │ │ + ldcge 4, cr15, [r6, #248] @ 0xf8 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + subscc pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + blx 0xff41c92a │ │ │ │ + stclt 7, cr15, [sp, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xf7fba808 │ │ │ │ + stmdbge r8, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434630 │ │ │ │ + vrshr.s64 d23, d21, #64 │ │ │ │ + @ instruction: 0xf7f5020a │ │ │ │ + @ instruction: 0xf7fefbbf │ │ │ │ + stmdage r8, {r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fb9105 │ │ │ │ + blls 0x25d6f0 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwpl pc, #5059 @ 0x13c3 @ │ │ │ │ + @ instruction: 0xf0012b02 │ │ │ │ + blcs 0x1c0270 │ │ │ │ + strthi pc, [lr], -r1 │ │ │ │ + svclt 0x00152b01 │ │ │ │ + rscspl pc, r9, #76546048 @ 0x4900000 │ │ │ │ + addvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + blx 0xfe99c97e │ │ │ │ + stcllt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0x008414b8 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0x81c906 │ │ │ │ - ldrbeq r9, [sl], -r5, lsl #22 │ │ │ │ - stclge 5, cr15, [sl, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1c5554 │ │ │ │ - stclge 4, cr15, [r6, #-248] @ 0xffffff08 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blx 0x61c9a6 │ │ │ │ + ldrbeq r9, [pc], -r5, lsl #22 │ │ │ │ + ldclge 5, cr15, [r8, #-248] @ 0xffffff08 │ │ │ │ + blcs 0x1c55f4 │ │ │ │ + ldclge 4, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ addseq pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe61c90e │ │ │ │ - ldclt 7, cr15, [sp, #-1016]! @ 0xfffffc08 │ │ │ │ + blx 0xfe39c9ae │ │ │ │ + stcllt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe91c932 │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + blx 0xfea1c9d2 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf01330f8 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x409e18 │ │ │ │ - blcs 0x12d55c │ │ │ │ - stcge 6, cr15, [ip, #-248]! @ 0xffffff08 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blls 0x409ef0 │ │ │ │ + blcs 0x12d5fc │ │ │ │ + ldcge 6, cr15, [sl, #-248]! @ 0xffffff08 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rsccs pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1f9c942 │ │ │ │ - stclt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ + blx 0x1d1c9e2 │ │ │ │ + ldclt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9305 │ │ │ │ - blls 0x25d528 │ │ │ │ - @ instruction: 0xf53e065c │ │ │ │ - blls 0x409de8 │ │ │ │ + blls 0x25d5a8 │ │ │ │ + @ instruction: 0xf53e065b │ │ │ │ + blls 0x409ec0 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r2, r4, r8, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ + stmdbge r8, {r0, r1, r5, r8, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ vmlal.s , d16, d1[2] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefb63 │ │ │ │ - stmdage r8, {r2, r3, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x1d1c992 │ │ │ │ - blcs 0x1c55d8 │ │ │ │ - stcge 4, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7fefb59 │ │ │ │ + stmdage r8, {r1, r3, r4, r8, sl, fp, ip, sp, pc} │ │ │ │ + blx 0x1e1ca32 │ │ │ │ + blcs 0x1c5678 │ │ │ │ + ldcge 4, cr15, [r2, #-248] @ 0xffffff08 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ subeq pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x159c992 │ │ │ │ - ldcllt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ + blx 0x131ca32 │ │ │ │ + stclt 7, cr15, [r9, #-1016] @ 0xfffffc08 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0xff21c9b4 │ │ │ │ - ldrbeq r9, [r9], -r5, lsl #22 │ │ │ │ - ldclge 5, cr15, [r2], #248 @ 0xf8 │ │ │ │ - blcs 0x1c5604 │ │ │ │ - stclge 4, cr15, [lr], #248 @ 0xf8 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blx 0xff01ca54 │ │ │ │ + ldrbeq r9, [fp], -r5, lsl #22 │ │ │ │ + stcge 5, cr15, [r0, #-248] @ 0xffffff08 │ │ │ │ + blcs 0x1c56a4 │ │ │ │ + ldclge 4, cr15, [ip], #248 @ 0xf8 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorsne pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x101c9be │ │ │ │ - stcllt 7, cr15, [r5], #1016 @ 0x3f8 │ │ │ │ + blx 0xd9ca5e │ │ │ │ + ldcllt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d718 │ │ │ │ + blls 0x41d7c8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494638 │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ vrshr.s64 d17, d9, #64 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefb2b │ │ │ │ - @ instruction: 0x4619bcd4 │ │ │ │ + @ instruction: 0xf7fefb21 │ │ │ │ + ldrmi fp, [r9], -r2, ror #25 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d6f4 │ │ │ │ + blls 0x41d7a4 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r3, r6, r7, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + stmdbge r8, {r0, r3, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefb19 │ │ │ │ - ldrmi fp, [r9], -r2, asr #25 │ │ │ │ + @ instruction: 0xf7fefb0f │ │ │ │ + @ instruction: 0x4619bcd0 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6434638 │ │ │ │ + stmdbge r8, {r0, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434630 │ │ │ │ vmlal.s q11, d16, d1[4] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefb0b │ │ │ │ - stmdage r8, {r2, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x71ca42 │ │ │ │ - blcs 0x1c5688 │ │ │ │ - stcge 4, cr15, [ip], #248 @ 0xf8 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7fefb01 │ │ │ │ + stmdage r8, {r1, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + blx 0x81cae2 │ │ │ │ + blcs 0x1c5728 │ │ │ │ + ldcge 4, cr15, [sl], #248 @ 0xf8 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ adcscc pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - blx 0xfff9ca40 │ │ │ │ - stclt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ + blx 0xffd1cae0 │ │ │ │ + ldclt 7, cr15, [r1], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6434638 │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434630 │ │ │ │ vsubl.s8 , d16, d25 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefaed │ │ │ │ - @ instruction: 0x4619bc96 │ │ │ │ + @ instruction: 0xf7fefae3 │ │ │ │ + ldrmi fp, [r9], -r4, lsr #25 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x25d53c │ │ │ │ + blls 0x25d5d4 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ stmdbls ip, {r5, r9} │ │ │ │ - bcs 0xeeb0c │ │ │ │ - addshi pc, fp, #1 │ │ │ │ + bcs 0xeebac │ │ │ │ + addhi pc, pc, #1 │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - stcge 4, cr15, [r2], {126} @ 0x7e │ │ │ │ + ldcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ @ instruction: 0xf0422901 │ │ │ │ - ldcvs 5, cr8, [fp, #-56]! @ 0xffffffc8 │ │ │ │ + ldcvs 5, cr8, [r3, #-0] │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [lr, -r2] @ │ │ │ │ + strbhi pc, [r7, -r2] @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - strtmi sl, [r1], -pc, ror #24 │ │ │ │ - vmin.s8 d20, d11, d24 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ + @ instruction: 0x4621ac7d │ │ │ │ + vmin.s8 d20, d11, d16 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefabd │ │ │ │ - stmdage r8, {r1, r2, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xff39cadc │ │ │ │ - blcc 0x145724 │ │ │ │ + @ instruction: 0xf7fefab3 │ │ │ │ + stmdage r8, {r2, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xff49cb7c │ │ │ │ + blcc 0x1457c4 │ │ │ │ @ instruction: 0xf63e2b01 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r6, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d3, d24 │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r6, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d3, d16 │ │ │ │ vsubl.s8 q9, d0, d9 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefaab │ │ │ │ - stmdage r8, {r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefaa1 │ │ │ │ + stmdage r8, {r1, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb9105 │ │ │ │ - blls 0x25d38c │ │ │ │ - @ instruction: 0xf53e065e │ │ │ │ - blls 0x409c4c │ │ │ │ + blls 0x25d40c │ │ │ │ + @ instruction: 0xf53e0658 │ │ │ │ + blls 0x409d24 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r2, r6, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ + stmdbge r8, {r0, r2, r4, r6, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ vmlal.s q8, d16, d1[5] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa95 │ │ │ │ - stmdage r8, {r1, r2, r3, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe99cb2c │ │ │ │ - blcs 0x1c5774 │ │ │ │ - ldcge 4, cr15, [r6], #-248 @ 0xffffff08 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7fefa8b │ │ │ │ + stmdage r8, {r2, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xfea9cbcc │ │ │ │ + blcs 0x1c5814 │ │ │ │ + mcrrge 4, 3, pc, r4, cr14 @ │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rscsvc pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe21cb2c │ │ │ │ - stclt 7, cr15, [sp], #-1016 @ 0xfffffc08 │ │ │ │ + blx 0x1f9cbcc │ │ │ │ + ldclt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d5a8 │ │ │ │ + blls 0x41d658 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r2, r5, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494638 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ vmov.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefa73 │ │ │ │ - @ instruction: 0x4619bc1c │ │ │ │ + @ instruction: 0xf7fefa69 │ │ │ │ + ldrmi fp, [r9], -sl, lsr #24 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d584 │ │ │ │ + blls 0x41d634 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r4, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ - vsubl.s8 q9, d16, d13 │ │ │ │ + stmdbge r8, {r0, r5, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vmov.i32 d19, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefa61 │ │ │ │ - ldrmi fp, [r9], -sl, lsl #24 │ │ │ │ + @ instruction: 0xf7fefa57 │ │ │ │ + @ instruction: 0x4619bc18 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d560 │ │ │ │ + blls 0x41d610 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ vmlal.s q9, d16, d1[0] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa4f │ │ │ │ - @ instruction: 0x4619bbf8 │ │ │ │ + @ instruction: 0xf7fefa45 │ │ │ │ + ldrmi fp, [r9], -r6, lsl #24 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d53c │ │ │ │ - blcs 0x12d7d8 │ │ │ │ - blge 0xffc9c4d0 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blls 0x41d5ec │ │ │ │ + blcs 0x12d878 │ │ │ │ + blge 0x1c570 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rsbscs pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x101cbbc │ │ │ │ - bllt 0xffa5cbe4 │ │ │ │ + blx 0xd9cc5c │ │ │ │ + bllt 0xffddcc84 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9305 │ │ │ │ - blls 0x25d2ac │ │ │ │ - @ instruction: 0xf53e065b │ │ │ │ - blls 0x409b6c │ │ │ │ + blls 0x25d32c │ │ │ │ + @ instruction: 0xf53e065d │ │ │ │ + blls 0x409c44 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ + stmdbge r8, {r0, r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa25 │ │ │ │ - ldrmi fp, [r9], -lr, asr #23 │ │ │ │ + @ instruction: 0xf7fefa1b │ │ │ │ + @ instruction: 0x4619bbdc │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d4e8 │ │ │ │ + blls 0x41d598 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r2, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ + stmdbge r8, {r0, r1, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ vsubl.s8 q8, d0, d17 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa13 │ │ │ │ - @ instruction: 0x4619bbbc │ │ │ │ + @ instruction: 0xf7fefa09 │ │ │ │ + ldrmi fp, [r9], -sl, asr #23 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d4c4 │ │ │ │ + blls 0x41d574 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494638 │ │ │ │ + stmdbge r8, {r0, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ vsubl.s8 q10, d16, d29 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefa01 │ │ │ │ - stmdage r8, {r1, r3, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - blx 0x49cc54 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7fef9f7 │ │ │ │ + stmdage r8, {r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + blx 0x59ccf4 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ sbcvs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf9f4f7f5 │ │ │ │ - bllt 0xfe85cc74 │ │ │ │ + @ instruction: 0xf9eaf7f5 │ │ │ │ + bllt 0xfebdcd14 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x25d3e4 │ │ │ │ - addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ - eorhi pc, lr, r1, lsl #2 │ │ │ │ + blls 0x25d48c │ │ │ │ + addseq r9, pc, #12, 20 @ 0xc000 │ │ │ │ + eorhi pc, r4, r1, lsl #2 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 2, cr8, [fp, #-296]! @ 0xfffffed8 │ │ │ │ + ldcvs 2, cr8, [r3, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strhi pc, [r4], #2 │ │ │ │ + ldrbthi pc, [r5], #-2 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4621ab7f │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vmvn.i32 d19, #2304 @ 0x00000900 │ │ │ │ + strtmi sl, [r1], -sp, lsl #23 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fef9cd │ │ │ │ - stmdage r8, {r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef9c3 │ │ │ │ + stmdage r8, {r2, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - @ instruction: 0xf9b0f7fb │ │ │ │ - addseq r9, r8, #5120 @ 0x1400 │ │ │ │ - blge 0x1c1c1d4 │ │ │ │ - blcs 0x145910 │ │ │ │ - ldrbhi pc, [sl], #-66 @ 0xffffffbe @ │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + @ instruction: 0xf9b2f7fb │ │ │ │ + addseq r9, fp, #5120 @ 0x1400 │ │ │ │ + blge 0x1f9c274 │ │ │ │ + blcs 0x1459b0 │ │ │ │ + strbhi pc, [fp], #-66 @ 0xffffffbe @ │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r1, r2, r3, r4, r5, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r5, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe7900 │ │ │ │ - blge 0x171bdfc │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbcs pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + blcs 0xe79a0 │ │ │ │ + blge 0x1a9be9c │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + andscc pc, sp, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9a6f7f5 │ │ │ │ - bllt 0x14dcd10 │ │ │ │ + @ instruction: 0xf99cf7f5 │ │ │ │ + bllt 0x185cdb0 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d3ec │ │ │ │ + blls 0x41d49c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r2, r6, r8, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ + stmdbge r8, {r0, r2, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ vmlal.s q9, d0, d1[5] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef995 │ │ │ │ - stmdaeq sl, {r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fef98b │ │ │ │ + stmdaeq sl, {r2, r3, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf00208c8 │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x115f184 │ │ │ │ + b 0x115f224 │ │ │ │ ldceq 14, cr0, [r9], {1} │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf0010230 │ │ │ │ andsmi r0, sl, r0, lsl r1 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ andseq pc, r0, r0 │ │ │ │ cmpcs r0, fp, lsl #6 │ │ │ │ smlawteq r0, r0, r2, pc @ │ │ │ │ @ instruction: 0x0c0cea40 │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vcgt.s8 d8, d1, d20 │ │ │ │ - bcs 0x10ffa10 │ │ │ │ - teqphi r9, #2 @ p-variant is OBSOLETE │ │ │ │ + vcge.s8 d8, d1, d6 │ │ │ │ + bcs 0x10ffa78 │ │ │ │ + msrhi CPSR_fxc, #2 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #16, 2 │ │ │ │ - blge 0x61bf84 │ │ │ │ - @ instruction: 0x46386d3a │ │ │ │ + blge 0x99c024 │ │ │ │ + @ instruction: 0x46306d32 │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x41be94 │ │ │ │ + blge 0x79bf34 │ │ │ │ vmla.i8 d26, d4, d8 │ │ │ │ - vrshr.s64 d19, d21, #64 │ │ │ │ + vmlal.s q10, d0, d1[0] │ │ │ │ strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwls r9, #41995 @ 0xa40b │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf952f7f5 │ │ │ │ - blt 0xfffdcdb8 │ │ │ │ + @ instruction: 0xf948f7f5 │ │ │ │ + bllt 0x35ce58 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d344 │ │ │ │ + blls 0x41d3f4 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ + stmdbge r8, {r0, r8, r9, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ vmov.i32 d18, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef941 │ │ │ │ - stmdage r8, {r1, r3, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0x46044619 │ │ │ │ - @ instruction: 0xf7fb9305 │ │ │ │ - blls 0x25d27c │ │ │ │ - addseq r9, r8, #12, 20 @ 0xc000 │ │ │ │ - subhi pc, lr, r1, lsl #2 │ │ │ │ + @ instruction: 0xf7fef937 │ │ │ │ + @ instruction: 0x4619baf8 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fb4604 │ │ │ │ + blls 0x25d324 │ │ │ │ + addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ + subhi pc, r4, r1, lsl #2 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 0, cr8, [fp, #-920]! @ 0xfffffc68 │ │ │ │ + ldcvs 0, cr8, [r3, #-872]! @ 0xfffffc98 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - @ instruction: 0x83b3f002 │ │ │ │ + @ instruction: 0x83a4f002 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - strtmi sl, [r1], -fp, asr #21 │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vrshr.s64 d22, d9, #64 │ │ │ │ + @ instruction: 0x4621aad9 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fef919 │ │ │ │ - ldmdaeq sl, {r1, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fef90f │ │ │ │ + ldmdaeq sl, {r4, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ - b 0x11611a0 │ │ │ │ + b 0x1161240 │ │ │ │ ldceq 14, cr0, [r9], {1} │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf0010230 │ │ │ │ andsmi r0, sl, r0, lsl r1 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ andseq pc, r0, r0 │ │ │ │ cmpcs r0, fp, lsl #6 │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0c0cea40 │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - smlalbtcs r8, r0, ip, r5 │ │ │ │ + strhcs r8, [r0, #-94] @ 0xffffffa2 │ │ │ │ smlawteq r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - bcs 0x110052c │ │ │ │ - bge 0xfe79c078 │ │ │ │ - @ instruction: 0x46386d3a │ │ │ │ + bcs 0x1100594 │ │ │ │ + bge 0xfeb1c118 │ │ │ │ + @ instruction: 0x46306d32 │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ svcmi 0x0070f412 │ │ │ │ - bge 0xfe59bf88 │ │ │ │ + bge 0xfe91c028 │ │ │ │ vmla.i8 d26, d4, d8 │ │ │ │ - vsubl.s8 q10, d16, d13 │ │ │ │ + vmov.i32 d21, #2304 @ 0x00000900 │ │ │ │ strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwls r9, #41995 @ 0xa40b │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8d8f7f5 │ │ │ │ - blt 0xfe15ceac │ │ │ │ + @ instruction: 0xf8cef7f5 │ │ │ │ + blt 0xfe4dcf4c │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6434638 │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6434630 │ │ │ │ vsubl.s8 q9, d0, d9 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef8cb │ │ │ │ - stmdage r8, {r2, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8d8f7fb │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7fef8c1 │ │ │ │ + stmdage r8, {r1, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf8dcf7fb │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ subne pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf8bef7f5 │ │ │ │ - blt 0x1adcee0 │ │ │ │ + @ instruction: 0xf8b4f7f5 │ │ │ │ + blt 0x1e5cf80 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vabd.s8 q4, , │ │ │ │ - vst2.16 {d24-d27}, [pc], r7 │ │ │ │ + vabd.s8 q4, , │ │ │ │ + vst2.8 {d24-d27}, [pc :256], r9 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrbhi pc, [r3, -r1]! @ │ │ │ │ + strbhi pc, [r5, -r1]! @ │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47e428a │ │ │ │ - b 0x14c9854 │ │ │ │ + b 0x14c992c │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r2, r3, r6, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r0, r2, r4, r5, r7, r8, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - cmnpvs r1, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + mvnsvs pc, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ eorsmi pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 2, pc, cr14, cr10, {7} │ │ │ │ - blt 0x9dcf68 │ │ │ │ + mrc2 7, 2, pc, cr4, cr10, {7} │ │ │ │ + blt 0xd5d008 │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ - msrhi CPSR_s, r2 │ │ │ │ - rsbhi pc, sl, #268435456 @ 0x10000000 │ │ │ │ + tstphi r6, r2 @ p-variant is OBSOLETE │ │ │ │ + subshi pc, ip, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ - @ instruction: 0x81a7f002 │ │ │ │ + orrshi pc, r9, r2 │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ - bge 0x61c184 │ │ │ │ + bge 0x99c224 │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00c0c9a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ @ instruction: 0xf0024e03 │ │ │ │ - b 0x13df7e4 │ │ │ │ + b 0x13df884 │ │ │ │ vmull.u8 q8, d3, d1 │ │ │ │ @ instruction: 0xf1ce3103 │ │ │ │ movwmi r0, #44560 @ 0xae10 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - strbhi pc, [r4], #66 @ 0x42 @ │ │ │ │ + strthi pc, [sp], #66 @ 0x42 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf647a908 │ │ │ │ - vqdmlal.s , d0, d1[4] │ │ │ │ + vqdmlal.s , d16, d1[7] │ │ │ │ @ instruction: 0xf641030d │ │ │ │ vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf8cd020a │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7fac030 │ │ │ │ - @ instruction: 0xf7fefe23 │ │ │ │ - @ instruction: 0xf5b2b9e8 │ │ │ │ + @ instruction: 0xf7fefe19 │ │ │ │ + @ instruction: 0xf5b2b9f6 │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ - vmin.s8 d8, d17, d20 │ │ │ │ - @ instruction: 0xf5b28282 │ │ │ │ + vmax.s8 d8, d17, d22 │ │ │ │ + @ instruction: 0xf5b28274 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b28199 │ │ │ │ + @ instruction: 0xf5b2818b │ │ │ │ @ instruction: 0xf47e6f10 │ │ │ │ - b 0x14c9768 │ │ │ │ + b 0x14c9840 │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r0, r3, r5, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r1, r4, r7, r8, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - @ instruction: 0x73b1f647 │ │ │ │ + teqpeq sp, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - adcsvc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + eorseq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ - stmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2l 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ + ldmiblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vabd.s8 d8, d1, d31 │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc], fp │ │ │ │ + vabd.s8 d8, d1, d17 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :256]! │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrbhi pc, [r3, -r1] @ │ │ │ │ + strbhi pc, [r5, -r1] @ │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47e428a │ │ │ │ - b 0x14c96e0 │ │ │ │ + b 0x14c97b8 │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r7, sl, pc}^ │ │ │ │ + stmib sp, {r0, r3, r5, r6, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - bicvs pc, r1, #74448896 @ 0x4700000 │ │ │ │ + movtvc pc, #54855 @ 0xd647 @ │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - adcsvc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + eorseq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ - stmdblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + ldmdblt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf836f7fb │ │ │ │ - bcs 0x14591c │ │ │ │ - ldcvs 1, cr13, [fp, #-60]! @ 0xffffffc4 │ │ │ │ + @ instruction: 0xf842f7fb │ │ │ │ + bcs 0x1459bc │ │ │ │ + ldcvs 1, cr13, [r3, #-60]! @ 0xffffffc4 │ │ │ │ @ instruction: 0x1098f8d3 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - cmpphi r3, r2 @ p-variant is OBSOLETE │ │ │ │ + teqphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - vmul.i8 q13, q1, │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - bl 0x19fdf0 │ │ │ │ + vmul.i8 q13, q1, │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ + bl 0x19fe90 │ │ │ │ stmdbge r8, {r1, r7, r8, r9} │ │ │ │ - @ instruction: 0xf8d34638 │ │ │ │ + @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf7fd22a0 │ │ │ │ - @ instruction: 0xf7fefd7b │ │ │ │ - ldrmi fp, [r9], -r4, asr #18 │ │ │ │ + @ instruction: 0xf7fefd89 │ │ │ │ + @ instruction: 0x4619b952 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffcaf7fa │ │ │ │ - bls 0x3c5d54 │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + blls 0x25f118 │ │ │ │ + bicseq r9, ip, fp, lsl #20 │ │ │ │ + andhi pc, r3, r1, lsl #2 │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ + svclt 0x00142a02 │ │ │ │ + mvnscc pc, pc, asr #32 │ │ │ │ + ldrbeq r2, [r8, #266] @ 0x10a │ │ │ │ + ldmdbge ip!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x13bcf642 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + ldclne 6, cr15, [ip], #-264 @ 0xfffffef8 │ │ │ │ + ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ + ldrtmi r9, [r0], -r1, lsl #2 │ │ │ │ + eorcc pc, r2, r3, asr r8 @ │ │ │ │ + @ instruction: 0xf85ca908 │ │ │ │ + @ instruction: 0xf04f2022 │ │ │ │ + @ instruction: 0xf8cd0c03 │ │ │ │ + @ instruction: 0xf7fac000 │ │ │ │ + @ instruction: 0xf7fef9b1 │ │ │ │ + ldrmi fp, [r9], -r6, lsr #18 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xffc6f7fa │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + blls 0x230af8 │ │ │ │ + ldrdgt pc, [ip], -sp @ │ │ │ │ + andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf8d78010 │ │ │ │ - bcs 0x16b48c │ │ │ │ - @ instruction: 0xf04fbf14 │ │ │ │ - strdcs r3, [sl, -pc] │ │ │ │ - @ instruction: 0xf57e05d8 │ │ │ │ - @ instruction: 0xf642a92d │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ - @ instruction: 0xf6420335 │ │ │ │ - vqdmulh.s d17, d0, d0[3] │ │ │ │ - tstls r1, r5, lsr ip │ │ │ │ - @ instruction: 0xf8534638 │ │ │ │ - stmdbge r8, {r1, r5, ip, sp} │ │ │ │ - eorcs pc, r2, ip, asr r8 @ │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9baf7fa │ │ │ │ - ldmdblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0xff4d0 │ │ │ │ + ldmdbge r2, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + msrvc SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + orreq lr, ip, #3072 @ 0xc00 │ │ │ │ + rsbscs pc, ip, #69206016 @ 0x4200000 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf8d3a908 │ │ │ │ + @ instruction: 0xf8523260 │ │ │ │ + @ instruction: 0xf7fa202c │ │ │ │ + @ instruction: 0xf7fefc13 │ │ │ │ + ldrmi fp, [r9], -r0, lsl #18 │ │ │ │ + @ instruction: 0xf7faa808 │ │ │ │ + bls 0x3df1a8 │ │ │ │ + tstle pc, r1, lsl #20 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf4111098 │ │ │ │ + @ instruction: 0xf0016f70 │ │ │ │ + ldmdavs fp, {r0, r2, r3, r4, r8, r9, sl, pc}^ │ │ │ │ + svceq 0x0070f413 │ │ │ │ + movwcs fp, #7956 @ 0x1f14 │ │ │ │ + blcs 0xe7e9c │ │ │ │ + stmiage r8!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + msrvc SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + orreq lr, r2, #3072 @ 0xc00 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwcs pc, #2259 @ 0x8d3 @ │ │ │ │ + ldc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ + ldmlt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - @ instruction: 0xf8d7ffbf │ │ │ │ - @ instruction: 0x463820d0 │ │ │ │ - @ instruction: 0xf8dd9b05 │ │ │ │ - vaddl.u8 q14, d2, d28 │ │ │ │ - bicseq r2, sp, r0, lsl #4 │ │ │ │ - adchi pc, pc, r1, lsl #2 │ │ │ │ - @ instruction: 0xf43e2a00 │ │ │ │ - vmla.i8 d26, d2, d3 │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - bl 0x19fe8c │ │ │ │ - @ instruction: 0xf642038c │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ + blls 0x25f0b4 │ │ │ │ + @ instruction: 0xf53e01da │ │ │ │ + @ instruction: 0xf8d6a8d1 │ │ │ │ + @ instruction: 0x463030d0 │ │ │ │ + @ instruction: 0xf57e05db │ │ │ │ + @ instruction: 0xf8dda8cb │ │ │ │ + @ instruction: 0xf642c02c │ │ │ │ + vorr.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6420335 │ │ │ │ + vrshr.s64 q9, q6, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ - rsbcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ + eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ - ldmlt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff41d2e6 │ │ │ │ + ldmlt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffbef7fa │ │ │ │ - bcs 0x145a0c │ │ │ │ - ldcvs 1, cr13, [fp, #-60]! @ 0xffffffc4 │ │ │ │ - @ instruction: 0x1098f8d3 │ │ │ │ - svcvs 0x0070f411 │ │ │ │ - strhi pc, [sl, -r1]! │ │ │ │ - @ instruction: 0xf413685b │ │ │ │ - svclt 0x00140f70 │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - @ instruction: 0xf43e2b00 │ │ │ │ - vtst.8 q13, q9, │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - bl 0x19fee0 │ │ │ │ - stmdbge r8, {r1, r7, r8, r9} │ │ │ │ - @ instruction: 0xf8d34638 │ │ │ │ - @ instruction: 0xf7fd2300 │ │ │ │ - @ instruction: 0xf7fefd03 │ │ │ │ - ldrmi fp, [r9], -ip, asr #17 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xff74f7fa │ │ │ │ - bicseq r9, fp, r5, lsl #22 │ │ │ │ - stmiage r2, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - ldrbeq r4, [pc, #1592] @ 0xdf870 │ │ │ │ - ldmge ip!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - ldrdgt pc, [ip], -sp @ │ │ │ │ - msrcs CPSR_fs, #69206016 @ 0x4200000 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - adccs pc, ip, #69206016 @ 0x4200000 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf852302c │ │ │ │ - @ instruction: 0xf7fa202c │ │ │ │ - @ instruction: 0xf7fefbd5 │ │ │ │ - ldrmi fp, [r9], -sl, lsr #17 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff30f7fa │ │ │ │ - bls 0x3c5e88 │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + @ instruction: 0xff36f7fa │ │ │ │ + bls 0x3c5f24 │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf8d7805a │ │ │ │ - bcs 0x16b5c0 │ │ │ │ + @ instruction: 0xf8d6804e │ │ │ │ + bcs 0x16b65c │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strdcs r3, [sl, -pc] │ │ │ │ - @ instruction: 0xf57e05dd │ │ │ │ - @ instruction: 0xf642a893 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf57e05d8 │ │ │ │ + @ instruction: 0xf642a8a3 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vqdmulh.s d17, d0, d0[3] │ │ │ │ + vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ tstls r1, r5, lsr ip │ │ │ │ - @ instruction: 0xf8534638 │ │ │ │ + @ instruction: 0xf8534630 │ │ │ │ stmdbge r8, {r1, r5, ip, sp} │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf920f7fa │ │ │ │ - ldmdalt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf918f7fa │ │ │ │ + stmlt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff4af7fa │ │ │ │ + @ instruction: 0xff58f7fa │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - teqpvc ip, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + msrvc SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andscs pc, ip, #69206016 @ 0x4200000 │ │ │ │ + subcs pc, ip, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ eorscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfed9d2e0 │ │ │ │ - stmdalt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff19d37c │ │ │ │ + ldmdalt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff30f7fa │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - ldrbeq r4, [ip, #1592] @ 0x638 │ │ │ │ - ldmdage r8, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff3ef7fa │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ + ldrbeq r4, [lr, #1584] @ 0x630 │ │ │ │ + stmdage r8!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d2, d11 │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ movcs pc, #13828096 @ 0xd30000 │ │ │ │ - @ instruction: 0xf9f4f7fd │ │ │ │ - stmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x21d3ac │ │ │ │ + ldmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff18f7fa │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - ldrbeq r4, [sp, #1592] @ 0x638 │ │ │ │ - stmdage r0, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff26f7fa │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ + ldrbeq r4, [pc, #1584] @ 0xdf9fc │ │ │ │ + ldmdage r0, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d2, d11 │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - @ instruction: 0xf9dcf7fd │ │ │ │ - ldmdalt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - blls 0x25ee44 │ │ │ │ - orrvc pc, r0, #19 │ │ │ │ - stmdage r6!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - ldrbeq r4, [r6, #1592] @ 0x638 │ │ │ │ - stmdage r0!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf2429c0b │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ - cmnpcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - @ instruction: 0xf96ef7fa │ │ │ │ - ldmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mcr2 7, 7, pc, cr0, cr10, {7} @ │ │ │ │ - vadd.i8 d25, d2, d11 │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x1897c8 │ │ │ │ - ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ - msrcs SPSR_, #13762560 @ 0xd20000 │ │ │ │ - blx 0x149d3a8 │ │ │ │ - svclt 0x00fff7fd │ │ │ │ + @ instruction: 0xf9ecf7fd │ │ │ │ + stmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - @ instruction: 0xf8d7fe85 │ │ │ │ - @ instruction: 0x463820d0 │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ + @ instruction: 0xf0139b05 │ │ │ │ + @ instruction: 0xf47e7380 │ │ │ │ + @ instruction: 0xf8d6a837 │ │ │ │ + @ instruction: 0x463020d0 │ │ │ │ + @ instruction: 0xf57e05d6 │ │ │ │ + stcls 8, cr10, [fp], {49} @ 0x31 │ │ │ │ + rsbvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + bl 0x18983c │ │ │ │ + @ instruction: 0xf8d20284 │ │ │ │ + @ instruction: 0xf7fa2370 │ │ │ │ + @ instruction: 0xf7fef967 │ │ │ │ + ldrmi fp, [r9], -r4, lsr #16 │ │ │ │ + @ instruction: 0xf7faa808 │ │ │ │ + stmdals fp, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsbvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + stmdbge r8, {r8, r9, sp} │ │ │ │ + addeq lr, r0, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf7fd2360 │ │ │ │ + @ instruction: 0xf7fefa5f │ │ │ │ + @ instruction: 0x4619b810 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + @ instruction: 0xf8d6fe8d │ │ │ │ + @ instruction: 0x463020d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r2, sp, r0, lsl #4 │ │ │ │ - ldrhi pc, [ip, -r0, lsl #2] │ │ │ │ + ldrhi pc, [r2, -r0, lsl #2] │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf642afe9 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf642affb │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q9, d0, d28 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf934f7fa │ │ │ │ - svclt 0x00d9f7fd │ │ │ │ + @ instruction: 0xf92ef7fa │ │ │ │ + svclt 0x00ebf7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mcr2 7, 5, pc, cr6, cr10, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr6, cr10, {7} │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - teqpvc ip, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + msrvc SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andscs pc, ip, #69206016 @ 0x4200000 │ │ │ │ + subcs pc, ip, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x49d428 │ │ │ │ - svclt 0x00bff7fd │ │ │ │ + blx 0x91d4c0 │ │ │ │ + svclt 0x00d1f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x25ede0 │ │ │ │ + blls 0x25eea0 │ │ │ │ orrvc pc, r0, #19 │ │ │ │ - svcge 0x00b4f47d │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - ldrbeq r4, [r7, #1592] @ 0x638 │ │ │ │ - svcge 0x00aef57d │ │ │ │ + svcge 0x00c6f47d │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + ldrbeq r4, [r7, #1584] @ 0x630 │ │ │ │ + svcge 0x00c0f57d │ │ │ │ @ instruction: 0xf6429c0b │ │ │ │ - vsubl.s8 q9, d16, d28 │ │ │ │ + vrshr.s64 q9, q6, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - blx 0xff49d454 │ │ │ │ - svclt 0x00a3f7fd │ │ │ │ + blx 0xff31d4ec │ │ │ │ + svclt 0x00b5f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - @ instruction: 0xf8d7fe29 │ │ │ │ - @ instruction: 0x463820d0 │ │ │ │ - stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + mrc2 7, 1, pc, cr2, cr10, {7} │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + blls 0x230ddc │ │ │ │ + @ instruction: 0xf3c2990b │ │ │ │ + @ instruction: 0xf0132200 │ │ │ │ + @ instruction: 0xf0407380 │ │ │ │ + bcs 0x100f74 │ │ │ │ + svcge 0x00a0f43d │ │ │ │ + rsbvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + addeq lr, r1, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf8d2a908 │ │ │ │ + @ instruction: 0xf7fa22c0 │ │ │ │ + @ instruction: 0xf7fdf8d7 │ │ │ │ + sadd8mi fp, r9, r4 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + mrc2 7, 1, pc, cr4, cr10, {7} │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + blls 0x230e1c │ │ │ │ + ldrdgt pc, [ip], -sp @ │ │ │ │ andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ - orrvc pc, r0, #19 │ │ │ │ - ldrhi pc, [fp], r0, asr #32 │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - vmax.f32 d26, d18, d13 │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - bl 0x15fd78 │ │ │ │ - stmdbge r8, {r0, r7, r9} │ │ │ │ - sbccs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf8dcf7fa │ │ │ │ - svclt 0x0081f7fd │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7fa9305 │ │ │ │ - @ instruction: 0xf8d7fe29 │ │ │ │ - @ instruction: 0x463820d0 │ │ │ │ - @ instruction: 0xf8dd9b05 │ │ │ │ - vaddl.u8 q14, d2, d28 │ │ │ │ - bicseq r2, r9, r0, lsl #4 │ │ │ │ - strhi pc, [r5, -r0, lsl #2] │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - vmax.f32 q13, q1, │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - bl 0x1a01b8 │ │ │ │ - @ instruction: 0xf642038c │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ - adcscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0xfe29d4e4 │ │ │ │ - svclt 0x005bf7fd │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - blls 0x25ec94 │ │ │ │ + cps #25 │ │ │ │ + bcs 0x10115c │ │ │ │ + svcge 0x0080f43d │ │ │ │ + msrvc SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + orreq lr, ip, #3072 @ 0xc00 │ │ │ │ + rsbscs pc, ip, #69206016 @ 0x4200000 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf8d3a908 │ │ │ │ + @ instruction: 0xf85232b0 │ │ │ │ + @ instruction: 0xf7fa202c │ │ │ │ + @ instruction: 0xf7fdfa81 │ │ │ │ + ldrmi fp, [r9], -lr, ror #30 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + blls 0x25ed50 │ │ │ │ @ instruction: 0xf53d01dd │ │ │ │ - @ instruction: 0xf8d7af4f │ │ │ │ - @ instruction: 0x463830d0 │ │ │ │ + @ instruction: 0xf8d6af63 │ │ │ │ + @ instruction: 0x463030d0 │ │ │ │ @ instruction: 0xf57d05dc │ │ │ │ - @ instruction: 0xf8ddaf49 │ │ │ │ + @ instruction: 0xf8ddaf5d │ │ │ │ vhadd.s8 d28, d2, d28 │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vsubl.s8 q9, d16, d28 │ │ │ │ + vrshr.s64 q9, q6, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ rscscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - @ instruction: 0xf890f7fa │ │ │ │ - svclt 0x0035f7fd │ │ │ │ + @ instruction: 0xf88cf7fa │ │ │ │ + svclt 0x0049f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mcr2 7, 0, pc, cr2, cr10, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr4, cr10, {7} │ │ │ │ vadd.i8 d25, d2, d11 │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x189984 │ │ │ │ - ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ + bl 0x189a18 │ │ │ │ + ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ orrcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf970f7fd │ │ │ │ - svclt 0x0021f7fd │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - blls 0x25ec20 │ │ │ │ - @ instruction: 0xf53d01da │ │ │ │ - @ instruction: 0xf8d7af15 │ │ │ │ - @ instruction: 0x463830d0 │ │ │ │ - @ instruction: 0xf57d05db │ │ │ │ - @ instruction: 0xf8ddaf0f │ │ │ │ - vhadd.s8 d28, d2, d28 │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf6420335 │ │ │ │ - vsubl.s8 q9, d16, d28 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ - orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - eorcs pc, ip, r2, asr r8 @ │ │ │ │ - teqpcc r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ - @ instruction: 0xf856f7fa │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr11, cr13, {7} │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7fa9305 │ │ │ │ - @ instruction: 0xf8d7fda3 │ │ │ │ - @ instruction: 0x463820d0 │ │ │ │ - stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ - orrvc pc, r0, #19 │ │ │ │ - strbhi pc, [r4, #64]! @ 0x40 @ │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - vceq.f32 q13, q9, │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - bl 0x15fec4 │ │ │ │ - stmdbge r8, {r0, r7, r9} │ │ │ │ - tstpcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - blx 0x29d5e4 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr11, cr13, {7} │ │ │ │ + @ instruction: 0xf984f7fd │ │ │ │ + svclt 0x0035f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ - bcs 0x145e38 │ │ │ │ - ldcvs 1, cr13, [fp, #-60]! @ 0xffffffc4 │ │ │ │ - @ instruction: 0x1098f8d3 │ │ │ │ - svcvs 0x0070f411 │ │ │ │ - ldrthi pc, [lr], r1 @ │ │ │ │ - @ instruction: 0xf413685b │ │ │ │ - svclt 0x00140f70 │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - @ instruction: 0xf43d2b00 │ │ │ │ - vceq.f32 q13, q9, │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - bl 0x1a030c │ │ │ │ - stmdbge r8, {r1, r7, r8, r9} │ │ │ │ - @ instruction: 0xf8d34638 │ │ │ │ - @ instruction: 0xf7fd2240 │ │ │ │ - @ instruction: 0xf7fdfaed │ │ │ │ - @ instruction: 0x4619beb6 │ │ │ │ - @ instruction: 0xf7faa808 │ │ │ │ - stmdals fp, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - eorsvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + ldc2 7, cr15, [r2, #1000]! @ 0x3e8 │ │ │ │ + bicseq r9, sl, r5, lsl #22 │ │ │ │ + svcge 0x002af53d │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ + ldrbeq r4, [fp, #1584] @ 0x630 │ │ │ │ + svcge 0x0024f57d │ │ │ │ + ldrdgt pc, [ip], -sp @ │ │ │ │ + msrvc SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + sbcscs pc, ip, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - addeq lr, r0, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ - @ instruction: 0xf7fd22e0 │ │ │ │ - @ instruction: 0xf7fdf8f1 │ │ │ │ - @ instruction: 0xf5b2bea2 │ │ │ │ - @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf5b28003 │ │ │ │ - @ instruction: 0xf0006f00 │ │ │ │ - @ instruction: 0xf5b287d2 │ │ │ │ - @ instruction: 0xf47d6fa0 │ │ │ │ - b 0x14cb0e0 │ │ │ │ - @ instruction: 0xf0030e53 │ │ │ │ - b 0x149fed0 │ │ │ │ - @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1462edc │ │ │ │ - @ instruction: 0xf00c0e02 │ │ │ │ - vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ - @ instruction: 0x0c02ea4c │ │ │ │ - rscsmi pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ - andeq pc, r6, #192, 4 │ │ │ │ - strne pc, [r0], #963 @ 0x3c3 │ │ │ │ - @ instruction: 0xec08e9cd │ │ │ │ - movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ - movwls r9, #46090 @ 0xb40a │ │ │ │ - movwls r2, #49922 @ 0xc302 │ │ │ │ - ldc2l 7, cr15, [r4, #-976]! @ 0xfffffc30 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr3, cr13, {7} │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r5], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d3, d8 │ │ │ │ - vsubl.s8 q11, d0, d17 │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0340 │ │ │ │ - stmib sp, {r0, r1, sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfd4f │ │ │ │ - ldmdaeq sl, {r1, r2, r3, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + bl 0x1c9a60 │ │ │ │ + @ instruction: 0xf852038c │ │ │ │ + @ instruction: 0xf8d3202c │ │ │ │ + @ instruction: 0xf7fa3330 │ │ │ │ + @ instruction: 0xf7fdf853 │ │ │ │ + sadd16mi fp, r9, r0 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + ldc2 7, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + blls 0x230f24 │ │ │ │ + @ instruction: 0xf3c2990b │ │ │ │ + @ instruction: 0xf0132200 │ │ │ │ + @ instruction: 0xf0407380 │ │ │ │ + bcs 0x100de8 │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr12, cr13, {1} │ │ │ │ + rsbvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + addeq lr, r1, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf8d2a908 │ │ │ │ + @ instruction: 0xf7fa2310 │ │ │ │ + @ instruction: 0xf7fdfa03 │ │ │ │ + @ instruction: 0x4619bef0 │ │ │ │ + @ instruction: 0xf7faa808 │ │ │ │ + bls 0x3ded88 │ │ │ │ + tstle pc, r1, lsl #20 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf4111098 │ │ │ │ + @ instruction: 0xf0016f70 │ │ │ │ + ldmdavs fp, {r0, r1, r2, r4, r5, r7, r9, sl, pc}^ │ │ │ │ + svceq 0x0070f413 │ │ │ │ + movwcs fp, #7956 @ 0x1f14 │ │ │ │ + blcs 0xe82bc │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr8, cr13, {1} │ │ │ │ + msrvc SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + orreq lr, r2, #3072 @ 0xc00 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + subcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ + blx 0x19d6ce │ │ │ │ + mcrlt 7, 6, pc, cr11, cr13, {7} @ │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + ldc2 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ + vadd.i8 d25, d2, d11 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ + movwcs r0, #565 @ 0x235 │ │ │ │ + bl 0x189b14 │ │ │ │ + ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ + rsccs pc, r0, #13762560 @ 0xd20000 │ │ │ │ + @ instruction: 0xf906f7fd │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr7, cr13, {7} │ │ │ │ + svcvs 0x00e0f5b2 │ │ │ │ + ldrbhi pc, [ip, r0]! @ │ │ │ │ + svcvs 0x0000f5b2 │ │ │ │ + strbhi pc, [fp, r0] @ │ │ │ │ + svcvs 0x00a0f5b2 │ │ │ │ + mcrge 4, 5, pc, cr10, cr13, {3} @ │ │ │ │ + vnmlaeq.f32 s29, s6, s30 │ │ │ │ + andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - @ instruction: 0xf00c430a │ │ │ │ - vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - vaddw.u8 , , d3 │ │ │ │ - b 0x13f2f4c │ │ │ │ - andls r0, r8, #256 @ 0x100 │ │ │ │ - vmla.i8 d26, d3, d8 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ - @ instruction: 0xf1ce020a │ │ │ │ - vmls.i q8, , d0[0] │ │ │ │ - @ instruction: 0xf04f1380 │ │ │ │ - strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ - eors pc, r0, sp, asr #17 │ │ │ │ - movwgt lr, #39373 @ 0x99cd │ │ │ │ - stc2 7, cr15, [sl, #-976]! @ 0xfffffc30 │ │ │ │ - mcrlt 7, 1, pc, cr9, cr13, {7} @ │ │ │ │ + cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ + vmlseq.f32 s28, s4, s28 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ + b 0x1409b5c │ │ │ │ + @ instruction: 0xf24a0c02 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ + vsubl.u8 q8, d3, d6 │ │ │ │ + stmib sp, {r7, sl, ip}^ │ │ │ │ + vmull.u8 q15, d3, d8 │ │ │ │ + strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ + movwcs r9, #8971 @ 0x230b │ │ │ │ + @ instruction: 0xf7f4930c │ │ │ │ + @ instruction: 0xf7fdfd71 │ │ │ │ + ldmdaeq r9, {r3, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x111fbb0 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x1167180 │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + eorvs pc, r1, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movteq pc, #460 @ 0x1cc @ │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + stc2l 7, cr15, [ip, #-976] @ 0xfffffc30 │ │ │ │ + mcrlt 7, 3, pc, cr3, cr13, {7} @ │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x149fba8 │ │ │ │ + b 0x149fbf0 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ - rsbsvs pc, sp, #805306372 @ 0x30000004 │ │ │ │ + addpl pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f4c309 │ │ │ │ - @ instruction: 0xf7fdfd05 │ │ │ │ - ldmdaeq sl, {r2, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfd27 │ │ │ │ + ldmdaeq sl, {r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13f2fe0 │ │ │ │ + b 0x13f3028 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmls.i q8, , d0[0] │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - stc2l 7, cr15, [r0], #976 @ 0x3d0 │ │ │ │ - ldcllt 7, cr15, [pc, #1012] @ 0xdfbec │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r5], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d3, d8 │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0340 │ │ │ │ - stmib sp, {r0, r1, sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfcbb │ │ │ │ - ldmdaeq sl, {r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - vldmiami r3, {s28-s106} │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - @ instruction: 0xf00c430a │ │ │ │ - vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ + stc2 7, cr15, [r2, #-976] @ 0xfffffc30 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr9, cr13, {7} │ │ │ │ + @ instruction: 0xf003085a │ │ │ │ + b 0x149fc84 │ │ │ │ + @ instruction: 0xf0024c93 │ │ │ │ + movwmi r0, #41488 @ 0xa210 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - rsbmi pc, r1, #70254592 @ 0x4300000 │ │ │ │ + stmdbge r8, {r3, r9, ip, pc} │ │ │ │ + sbcspl pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf3c3a908 │ │ │ │ - @ instruction: 0xf8cd1e80 │ │ │ │ - vaddl.u8 q14, d3, d20 │ │ │ │ - @ instruction: 0xf8cd4305 │ │ │ │ - movwls lr, #45096 @ 0xb028 │ │ │ │ - movwls r2, #49923 @ 0xc303 │ │ │ │ - ldc2 7, cr15, [r8], {244} @ 0xf4 │ │ │ │ - ldclt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r5], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d3, d8 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0340 │ │ │ │ - stmib sp, {r0, r1, sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfc73 │ │ │ │ - ldmdaeq sl, {r1, r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - vldmiami r3, {s28-s106} │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - @ instruction: 0xf00c430a │ │ │ │ - vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - vaddw.u8 , , d3 │ │ │ │ - b 0x13f3104 │ │ │ │ - andls r0, r8, #256 @ 0x100 │ │ │ │ - vmla.i8 d26, d3, d8 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ - @ instruction: 0xf1ce020a │ │ │ │ - vmls.i q8, , d0[0] │ │ │ │ - @ instruction: 0xf04f1380 │ │ │ │ - strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ - eors pc, r0, sp, asr #17 │ │ │ │ - movwgt lr, #39373 @ 0x99cd │ │ │ │ - mcrr2 7, 15, pc, lr, cr4 @ │ │ │ │ - stcllt 7, cr15, [sp, #-1012] @ 0xfffffc0c │ │ │ │ + strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ + orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ + cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ + @ instruction: 0xf8cd940b │ │ │ │ + stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f4c309 │ │ │ │ + @ instruction: 0xf7fdfcdd │ │ │ │ + ldmdaeq r9, {r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x111fcd8 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x11672a8 │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + subpl pc, r9, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movteq pc, #460 @ 0x1cc @ │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + ldc2 7, cr15, [r8], #976 @ 0x3d0 │ │ │ │ + stcllt 7, cr15, [pc, #1012] @ 0xdfcc8 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x149fd60 │ │ │ │ + b 0x149fd18 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x1404158 │ │ │ │ + b 0x1404110 │ │ │ │ @ instruction: 0xf6430c01 │ │ │ │ - vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ + vmlal.s q10, d0, d1[4] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #13067 @ 0x330b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfc2b │ │ │ │ - ldmdaeq sl, {r1, r3, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfc95 │ │ │ │ + ldmdaeq r9, {r2, r3, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x111fd68 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x1167338 │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + subvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movteq pc, #460 @ 0x1cc @ │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + ldc2l 7, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ + stclt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ + @ instruction: 0xf003085a │ │ │ │ + b 0x149fda8 │ │ │ │ + @ instruction: 0xf0024c93 │ │ │ │ + movwmi r0, #41488 @ 0xa210 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + stmdbge r8, {r3, r9, ip, pc} │ │ │ │ + eorvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ + orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ + cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ + @ instruction: 0xf8cd940b │ │ │ │ + stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f4c309 │ │ │ │ + @ instruction: 0xf7fdfc4b │ │ │ │ + ldmdaeq sl, {r1, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - sbcmi pc, r9, #70254592 @ 0x4300000 │ │ │ │ + rsbseq pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4305 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - stc2 7, cr15, [r8], {244} @ 0xf4 │ │ │ │ - stclt 7, cr15, [r7, #-1012] @ 0xfffffc0c │ │ │ │ - svccc 0x0040f5b2 │ │ │ │ - strbthi pc, [r5], #-2 @ │ │ │ │ - tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - movthi pc, #16896 @ 0x4200 @ │ │ │ │ - smlabteq r2, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf002428a │ │ │ │ - vshl.s8 d8, d24, d1 │ │ │ │ - vst1.32 {d24-d26}, [pc], r7 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + stc2 7, cr15, [r8], #-976 @ 0xfffffc30 │ │ │ │ + ldclt 7, cr15, [pc, #-1012]! @ 0xdf600 │ │ │ │ + @ instruction: 0xf003085a │ │ │ │ + b 0x149fe38 │ │ │ │ + @ instruction: 0xf0024c93 │ │ │ │ + movwmi r0, #41488 @ 0xa210 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + b 0x1404230 │ │ │ │ + @ instruction: 0xf6430c01 │ │ │ │ + vmlal.s q10, d16, d1[2] │ │ │ │ + stmdbge r8, {r1, r3, r9} │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ + eor pc, r8, sp, asr #17 │ │ │ │ + movwcs r9, #13067 @ 0x330b │ │ │ │ + @ instruction: 0xf7f4930c │ │ │ │ + @ instruction: 0xf7fdfc05 │ │ │ │ + @ instruction: 0xf5b2bd1c │ │ │ │ + @ instruction: 0xf0023f40 │ │ │ │ + vst3.8 {d24-d26}, [pc :256], r9 │ │ │ │ + vrhadd.s8 d7, d0, d0 │ │ │ │ + vbic.i32 d24, #3840 @ 0x00000f00 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - teqphi r8, #2 @ p-variant is OBSOLETE │ │ │ │ - bicvc pc, r0, pc, asr #8 │ │ │ │ + mvnshi pc, #2 │ │ │ │ + ldrbthi pc, [ip], -r1, lsl #4 @ │ │ │ │ + orrvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - orrcs r8, r0, ip, lsl #6 │ │ │ │ - smlabteq r2, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47d428a │ │ │ │ - stmdage r8, {r0, r1, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - @ instruction: 0xf8d7fc0b │ │ │ │ - blls 0x227d44 │ │ │ │ + vst2.8 {d24-d27}, [pc :64], r7 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ + addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ + rschi pc, ip, #2 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ + addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ + stcge 4, cr15, [pc, #-500] @ 0xdf88c │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + @ instruction: 0xf8d6fc21 │ │ │ │ + blls 0x227dd4 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - stclge 4, cr15, [ip], #244 @ 0xf4 │ │ │ │ - bcs 0x14623c │ │ │ │ - orrshi pc, r8, r3 │ │ │ │ + stcge 4, cr15, [r1, #-244] @ 0xffffff0c │ │ │ │ + bcs 0x1462cc │ │ │ │ + cmpphi ip, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47d2a02 │ │ │ │ - strtmi sl, [r1], -r5, ror #25 │ │ │ │ - @ instruction: 0xf64b4638 │ │ │ │ - vsubl.s8 , d0, d29 │ │ │ │ + @ instruction: 0x4621acfa │ │ │ │ + @ instruction: 0xf64b4630 │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - blx 0x1d9d9fe │ │ │ │ + blx 0x1d1da8e │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stcge 4, cr15, [pc, #500] @ 0xdfc28 │ │ │ │ - ldcllt 7, cr15, [r6], {253} @ 0xfd │ │ │ │ + stcge 4, cr15, [r2, #500]! @ 0x1f4 │ │ │ │ + stcllt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ svccc 0x0040f5b2 │ │ │ │ - ldrhi pc, [lr, #2] │ │ │ │ + strbhi pc, [r5, #-2]! @ │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - teqphi r1, #0, 4 @ p-variant is OBSOLETE │ │ │ │ + msrhi CPSR_fs, #0, 4 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vqshl.s8 q4, q12, │ │ │ │ - vst1.64 {d24-d26}, [pc :256], r6 │ │ │ │ + vshl.s8 q4, , │ │ │ │ + vst1.64 {d24-d26}, [pc :128], r8 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - cmpphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi sp, r2 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - orrcs r8, r0, sl, lsr r1 │ │ │ │ + orrcs r8, r0, sl, lsr #2 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ - @ instruction: 0x4619acb3 │ │ │ │ + ldrmi sl, [r9], -r8, asr #25 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0xff21da76 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - mrc2 7, 7, pc, cr2, cr7, {7} │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stcge 4, cr15, [r4], #244 @ 0xf4 │ │ │ │ - ldcllt 7, cr15, [r9, #-1012] @ 0xfffffc0c │ │ │ │ - rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ - svcvs 0x00e8f5b2 │ │ │ │ - stcge 4, cr15, [r1], #500 @ 0x1f4 │ │ │ │ - stclt 7, cr15, [r2], {253} @ 0xfd │ │ │ │ - bicvs pc, r0, pc, asr #8 │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf001428a │ │ │ │ - vst4.32 {d24-d27}, [pc :64]! │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ - addmi r1, sl, #0, 2 │ │ │ │ - ldclge 4, cr15, [r4], #-500 @ 0xfffffe0c │ │ │ │ - vnmlaeq.f32 s29, s6, s30 │ │ │ │ - andeq pc, pc, #3 │ │ │ │ - vldmiami r3, {s28-s106} │ │ │ │ - cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ - vmlseq.f32 s28, s4, s28 │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1409f0c │ │ │ │ - @ instruction: 0xf6430c02 │ │ │ │ - vrshr.s64 d20, d5, #64 │ │ │ │ - vsubl.u8 q8, d3, d10 │ │ │ │ - stmib sp, {r7, sl, ip}^ │ │ │ │ - vmull.u8 q15, d3, d8 │ │ │ │ - strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ - movwcs r9, #8971 @ 0x230b │ │ │ │ - @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfb53 │ │ │ │ - @ instruction: 0xf44fbc52 │ │ │ │ - vmla.f d22, d0, d0[4] │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f74630 │ │ │ │ + blls 0x25f6e8 │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + @ instruction: 0xf7fdacba │ │ │ │ + @ instruction: 0xf403bd6d │ │ │ │ + @ instruction: 0xf5b26274 │ │ │ │ + @ instruction: 0xf47d6fe8 │ │ │ │ + @ instruction: 0xf7fdacb7 │ │ │ │ + @ instruction: 0xf44fbc99 │ │ │ │ + vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrhi pc, [r4, -r0]! │ │ │ │ - cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + addshi pc, r8, r1 │ │ │ │ + mvnvs pc, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ - ldmdaeq r9, {r0, r1, r6, sl, fp, sp, pc}^ │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - @ instruction: 0xf0010c9a │ │ │ │ - b 0x111ff7c │ │ │ │ - @ instruction: 0xf002010c │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - vmull.u8 , d3, d3 │ │ │ │ - b 0x116754c │ │ │ │ - vsubl.u8 q8, d3, d12 │ │ │ │ - stmib sp, {r2, sl, fp, lr}^ │ │ │ │ - stmdbge r8, {r3, r9, ip} │ │ │ │ - addeq pc, sp, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - movw lr, #43469 @ 0xa9cd │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffe6f7fc │ │ │ │ - ldclt 7, cr15, [pc], {253} @ 0xfd │ │ │ │ - svcvs 0x0070f5b2 │ │ │ │ - strhi pc, [r2, r0] │ │ │ │ - svcvc 0x0080f1b2 │ │ │ │ - ldcge 4, cr15, [r6], {125} @ 0x7d │ │ │ │ + b 0x14cad88 │ │ │ │ + @ instruction: 0xf0030e53 │ │ │ │ + b 0x14a03a0 │ │ │ │ + @ instruction: 0xf00e4c93 │ │ │ │ + b 0x14633ac │ │ │ │ + @ instruction: 0xf00c0e02 │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ + @ instruction: 0x0c02ea4c │ │ │ │ + addsmi pc, r5, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + strne pc, [r0], #963 @ 0x3c3 │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ + movwls r9, #46090 @ 0xb40a │ │ │ │ + movwls r2, #49922 @ 0xc302 │ │ │ │ + blx 0x159db6e │ │ │ │ + stcllt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ + msrvs SPSR_, pc, asr #8 │ │ │ │ + smlabtne r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf000428a │ │ │ │ + vst1.8 {d24}, [pc :128] │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + addmi r1, sl, #0, 2 │ │ │ │ + mrrcge 4, 7, pc, sl, cr13 @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d3, d8 │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ + @ instruction: 0xf645a908 │ │ │ │ + vmov.i32 d17, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfaf3 │ │ │ │ - @ instruction: 0xf5b2bbf2 │ │ │ │ - @ instruction: 0xf0017f40 │ │ │ │ - @ instruction: 0xf5b28152 │ │ │ │ - @ instruction: 0xf47d6fa0 │ │ │ │ - b 0x14cab88 │ │ │ │ - @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a0428 │ │ │ │ - @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1463434 │ │ │ │ - @ instruction: 0xf00c0e02 │ │ │ │ - vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ - @ instruction: 0x0c02ea4c │ │ │ │ - rscsmi pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ - andeq pc, r6, #192, 4 │ │ │ │ - strne pc, [r0], #963 @ 0x3c3 │ │ │ │ - @ instruction: 0xec08e9cd │ │ │ │ - movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ - movwls r9, #46090 @ 0xb40a │ │ │ │ - movwls r2, #49920 @ 0xc300 │ │ │ │ - blx 0xff31dbf4 │ │ │ │ - bllt 0xff2ddc1c │ │ │ │ + @ instruction: 0xf7fcc030 │ │ │ │ + @ instruction: 0xf7fdfffd │ │ │ │ + @ instruction: 0xf5b2bc36 │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + @ instruction: 0xf1b2877d │ │ │ │ + @ instruction: 0xf47d7f80 │ │ │ │ + ldmdaeq r9, {r0, r2, r3, r5, sl, fp, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x1120064 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x1167634 │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r2, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + subpl pc, r9, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + blx 0xffd9dc2c │ │ │ │ + stclt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ - mvnhi pc, r1 │ │ │ │ + cmpphi sp, r1 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - blge 0xff09ce2c │ │ │ │ + stcge 4, cr15, [r0], {125} @ 0x7d │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140a078 │ │ │ │ + b 0x140a0b0 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vsubl.u8 q8, d3, d6 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ - strls r4, [sl], #-771 @ 0xfffffcfd │ │ │ │ - movwcs r9, #4875 @ 0x130b │ │ │ │ + strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ + movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfa9d │ │ │ │ - stmdaeq sl, {r2, r3, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - vldmiami r3, {s28-s106} │ │ │ │ - tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - @ instruction: 0xf00c430a │ │ │ │ + @ instruction: 0xf7fdfac7 │ │ │ │ + @ instruction: 0xf5b2bbde │ │ │ │ + @ instruction: 0xf0017f40 │ │ │ │ + @ instruction: 0xf5b281e0 │ │ │ │ + @ instruction: 0xf47d6fa0 │ │ │ │ + b 0x14cac1c │ │ │ │ + @ instruction: 0xf0030e53 │ │ │ │ + b 0x14a050c │ │ │ │ + @ instruction: 0xf00e4c93 │ │ │ │ + b 0x1463518 │ │ │ │ + @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - vaddw.u8 , , d3 │ │ │ │ - b 0x13e769c │ │ │ │ - orrseq r0, sp, #256 @ 0x100 │ │ │ │ - ldrthi pc, [lr], #-257 @ 0xfffffeff @ │ │ │ │ + stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ + @ instruction: 0x0c02ea4c │ │ │ │ + rscsmi pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + strne pc, [r0], #963 @ 0x3c3 │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ + movwls r9, #46090 @ 0xb40a │ │ │ │ + movwls r2, #49921 @ 0xc301 │ │ │ │ + blx 0xfe81dcd8 │ │ │ │ + bllt 0xfedddd00 │ │ │ │ + b 0x14a1e38 │ │ │ │ + @ instruction: 0xf0014c93 │ │ │ │ + @ instruction: 0xf002010f │ │ │ │ + movwmi r0, #41488 @ 0xa210 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf04f8612 │ │ │ │ - @ instruction: 0xf7fe0802 │ │ │ │ - bcs 0x14ee08 │ │ │ │ - strthi pc, [r1], #-65 @ 0xffffffbf │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + cmpeq r9, #956301312 @ 0x39000000 │ │ │ │ + strhi pc, [r4], -r1, lsl #2 │ │ │ │ + @ instruction: 0xf7fe2702 │ │ │ │ + bcs 0x14eec0 │ │ │ │ + ldrhi pc, [sp], #-65 @ 0xffffffbf │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r8, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r2, r4, r5, r6, r7, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe88d4 │ │ │ │ - blge 0x1c9cdcc │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - adcseq pc, r9, #78643200 @ 0x4b00000 │ │ │ │ + blcs 0xe8960 │ │ │ │ + blge 0xfe29ce58 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + rsbsne pc, r5, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf9bcf7f4 │ │ │ │ - bllt 0x1a5dce0 │ │ │ │ + bllt 0x205dd6c │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 4, cr8, [fp, #-292]! @ 0xfffffedc │ │ │ │ + ldcvs 4, cr8, [r3, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrhi pc, [r2], r1 │ │ │ │ + strhi pc, [r5], r1 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4621ab51 │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ + strtmi sl, [r1], -r9, ror #22 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vmlal.s q10, d16, d1[3] │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ @ instruction: 0xf7fdf99f │ │ │ │ - bcs 0x10ea48 │ │ │ │ - blge 0x121ce20 │ │ │ │ + bcs 0x10eb34 │ │ │ │ + blge 0x181ceac │ │ │ │ @ instruction: 0xf0412901 │ │ │ │ - ldcvs 5, cr8, [fp, #-748]! @ 0xfffffd14 │ │ │ │ + ldcvs 5, cr8, [r3, #-696]! @ 0xfffffd48 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [r7, -r1] @ │ │ │ │ + strbhi pc, [sl, -r1] @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4621ab31 │ │ │ │ - @ instruction: 0xf64b4638 │ │ │ │ - vmlal.s q9, d0, d1[6] │ │ │ │ + strtmi sl, [r1], -r9, asr #22 │ │ │ │ + @ instruction: 0xf64b4630 │ │ │ │ + vsubl.s8 , d0, d21 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ @ instruction: 0xf7fdf97f │ │ │ │ - ldrmi fp, [r9], -r8, lsr #22 │ │ │ │ + ldrmi fp, [r9], -r0, asr #22 │ │ │ │ @ instruction: 0xf7faa808 │ │ │ │ - blls 0x41e2fc │ │ │ │ - blcs 0x14ad94 │ │ │ │ - @ instruction: 0x83a3f041 │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + blls 0x41e3b8 │ │ │ │ + blcs 0x14ae20 │ │ │ │ + orrshi pc, pc, #65 @ 0x41 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r5, r8, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r3, r4, r8, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe8994 │ │ │ │ - blge 0x49ce8c │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - sbcpl pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + blcs 0xe8a20 │ │ │ │ + blge 0xa9cf18 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + rsbsvs pc, sp, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf95cf7f4 │ │ │ │ - bllt 0x25dda0 │ │ │ │ + bllt 0x85de2c │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [fp, #-816]! @ 0xfffffcd0 │ │ │ │ + ldcvs 3, cr8, [r3, #-796]! @ 0xfffffce4 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strbthi pc, [r9], -r1 @ │ │ │ │ + ldrbhi pc, [ip], -r1 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4621aaf1 │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + strtmi sl, [r1], -r9, lsl #22 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vmlal.s q9, d0, d1[1] │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ @ instruction: 0xf7fdf93f │ │ │ │ - bcs 0x14e988 │ │ │ │ - cmpphi r5, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + bcs 0x14ea74 │ │ │ │ + cmpphi r1, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r2, r3, r6, r7, r8, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r3, r4, r5, r7, r8, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe8a08 │ │ │ │ - bge 0xff61cf00 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - addmi pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + blcs 0xe8a94 │ │ │ │ + bge 0xffc1cf8c │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + eorspl pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf922f7f4 │ │ │ │ - blt 0xff3dde14 │ │ │ │ + blt 0xff9ddea0 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [fp, #-624]! @ 0xfffffd90 │ │ │ │ + ldcvs 3, cr8, [r3, #-604]! @ 0xfffffda4 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrthi pc, [r8], -r1 @ │ │ │ │ + strthi pc, [fp], -r1 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4621aab7 │ │ │ │ - vmin.s8 d20, d11, d24 │ │ │ │ - vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ + strtmi sl, [r1], -pc, asr #21 │ │ │ │ + vmin.s8 d20, d11, d16 │ │ │ │ + vmlal.s q11, d16, d1[7] │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ @ instruction: 0xf7fdf905 │ │ │ │ - bcs 0x14e914 │ │ │ │ - tstphi r1, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + bcs 0x14ea00 │ │ │ │ + movwhi pc, #53313 @ 0xd041 @ │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r1, r4, r6, r7, r8, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r6, r7, r8, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe8a7c │ │ │ │ - bge 0xfe79cf74 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - sbcscs pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + blcs 0xe8b08 │ │ │ │ + bge 0xfed9d000 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + addcc pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf8e8f7f4 │ │ │ │ - blt 0xfe55de88 │ │ │ │ + blt 0xfeb5df14 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [fp, #-32]! @ 0xffffffe0 │ │ │ │ + ldcvs 3, cr8, [r3, #-16]! │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [lr, #-1]! @ │ │ │ │ + ldrbhi pc, [r1, #-1]! @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4621aa7d │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + @ instruction: 0x4621aa95 │ │ │ │ + vmin.s8 d20, d11, d16 │ │ │ │ + vsubl.s8 q8, d0, d29 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ @ instruction: 0xf7fdf8cb │ │ │ │ - @ instruction: 0x4621ba74 │ │ │ │ - vmin.s8 d20, d11, d24 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ + strtmi fp, [r1], -ip, lsl #21 │ │ │ │ + vmin.s8 d20, d11, d16 │ │ │ │ + vmlal.s q9, d0, d1[2] │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ @ instruction: 0xf7fdf8c1 │ │ │ │ - strtmi fp, [r1], -sl, ror #20 │ │ │ │ - vmin.s8 d20, d11, d24 │ │ │ │ - vmlal.s q10, d16, d1[7] │ │ │ │ + strtmi fp, [r1], -r2, lsl #21 │ │ │ │ + vmin.s8 d20, d11, d16 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ @ instruction: 0xf7fdf8b7 │ │ │ │ - strtmi fp, [r1], -r0, ror #20 │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vmlal.s q8, d0, d1[1] │ │ │ │ + @ instruction: 0x4621ba78 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vsubl.s8 , d0, d1 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ @ instruction: 0xf7fdf8ad │ │ │ │ - vst1.16 {d27-d28}, [pc :64], r6 │ │ │ │ + vst1.16 {d27-d28}, [pc :128], lr │ │ │ │ vmla.f d23, d16, d0[0] │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - orrshi pc, r2, r2 │ │ │ │ - strbthi pc, [r2], #-513 @ 0xfffffdff @ │ │ │ │ + msrhi SPSR_fx, r2 │ │ │ │ + ldrbhi pc, [r7], #-513 @ 0xfffffdff @ │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - ldrhi pc, [r6, r1]! │ │ │ │ + strhi pc, [r0, r1]! │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - @ instruction: 0xf5b28790 │ │ │ │ + @ instruction: 0xf5b2877b │ │ │ │ @ instruction: 0xf47d3f80 │ │ │ │ - stmdage r8, {r0, r1, r4, r6, r9, fp, sp, pc} │ │ │ │ + stmdage r8, {r1, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - bls 0x3de4dc │ │ │ │ - bcs 0x146b68 │ │ │ │ - strbhi pc, [r3], #2 @ │ │ │ │ - @ instruction: 0xf47d2a02 │ │ │ │ - strtmi sl, [r1], -r3, asr #20 │ │ │ │ - @ instruction: 0xf64b4638 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf8d0f7f4 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xffc5d16c │ │ │ │ - blt 0xe1df70 │ │ │ │ - svccc 0x0081f5b2 │ │ │ │ - addhi pc, r5, r2 │ │ │ │ - tstphi fp, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ - orrvc pc, r0, pc, asr #8 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + @ instruction: 0xf97cf7fa │ │ │ │ + blls 0x246808 │ │ │ │ + @ instruction: 0xf0022a01 │ │ │ │ + bcs 0x18120c │ │ │ │ + bge 0x17dd1dc │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + addscc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f49305 │ │ │ │ + blls 0x25e340 │ │ │ │ + @ instruction: 0xf47d2800 │ │ │ │ + @ instruction: 0xf7fdab03 │ │ │ │ + @ instruction: 0xf5b2ba4c │ │ │ │ + @ instruction: 0xf0023f81 │ │ │ │ + vhadd.s8 q4, , │ │ │ │ + vst2.8 {d24-d27}, [pc :64], r7 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ + addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ + rsbshi pc, r5, r2 │ │ │ │ + bicvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst4.32 {d24-d27}, [pc :64], r5 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ - addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - addhi pc, r1, r2 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ - addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - bge 0x79d1a4 │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - vmla.i8 d31, d3, d27 │ │ │ │ + orrcs r8, r0, r2, rrx │ │ │ │ + smlabteq r1, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47d428a │ │ │ │ + @ instruction: 0x4619aa32 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + vmla.i8 , , │ │ │ │ vmlal.s q10, d0, d1[2] │ │ │ │ @ instruction: 0xf7fd020a │ │ │ │ - @ instruction: 0x4621babc │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vsubl.s8 q11, d0, d29 │ │ │ │ + @ instruction: 0x4621bad3 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vmlal.s q11, d16, d1[6] │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf843 │ │ │ │ - stmdbcs r1, {r2, r3, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ - addhi pc, r1, #65 @ 0x41 │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + @ instruction: 0xf7fdf845 │ │ │ │ + stmdbcs r1, {r1, r2, r9, fp, ip, sp, pc} │ │ │ │ + rsbshi pc, pc, #65 @ 0x41 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r1, r5, r6, r8, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r4, r6, r8, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe8c00 │ │ │ │ - ldmibge r8, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - subeq pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + blcs 0xe8c88 │ │ │ │ + ldmibge r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + andne pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf826f7f4 │ │ │ │ - stmiblt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbsvc pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0xf828f7f4 │ │ │ │ + stmiblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + eorseq pc, r1, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf81cf7f4 │ │ │ │ - stmiblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorscc pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0xf81ef7f4 │ │ │ │ + ldmiblt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + rscscc pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf812f7f4 │ │ │ │ - ldmiblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf814f7f4 │ │ │ │ + ldmiblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vmax.s8 d8, d17, d8 │ │ │ │ - vst2.16 {d24-d27}, [pc :256]! │ │ │ │ + vmin.s8 q4, , q13 │ │ │ │ + vst2.16 {d24-d27}, [pc :256], r6 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ + tstphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - orrcs r8, r0, r1, lsr #2 │ │ │ │ + strdcs r8, [r0, r9] │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ - @ instruction: 0x4619a9b7 │ │ │ │ + @ instruction: 0x4619a9d0 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8c8f7fa │ │ │ │ - blls 0x2468b4 │ │ │ │ - @ instruction: 0xf47d2a02 │ │ │ │ - stmdbge r8, {r0, r1, r3, r5, r7, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6444638 │ │ │ │ - vsubl.s8 , d0, d13 │ │ │ │ - @ instruction: 0xf7f4020a │ │ │ │ - blls 0x25e184 │ │ │ │ - @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf7fdaa56 │ │ │ │ - @ instruction: 0xf2c0b99d │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - mvnshi pc, r2 │ │ │ │ - adcshi pc, ip, #268435456 @ 0x10000000 │ │ │ │ - orrvc pc, r0, pc, asr #8 │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + bls 0x3de498 │ │ │ │ + bcs 0x186d24 │ │ │ │ + stmibge r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + andne pc, sp, #68, 12 @ 0x4400000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf83cf7f4 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + bge 0x1c9d320 │ │ │ │ + ldmiblt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst4.16 {d24-d27}, [pc :128], r8 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - eorshi pc, ip, r2 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ + vrhadd.s8 q4, , │ │ │ │ + vst1.32 {d24-d27}, [pc :256], r9 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - stmibge r2, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf892f7fa │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ + subhi pc, r6, r2 │ │ │ │ + bicvc pc, r0, pc, asr #8 │ │ │ │ + smlabteq r3, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf002428a │ │ │ │ + orrcs r8, r0, fp, lsl r0 │ │ │ │ + smlabteq r3, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47d428a │ │ │ │ + stmdage r8, {r2, r3, r4, r7, r8, fp, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + @ instruction: 0xf8aef7fa │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43d6f80 │ │ │ │ - bls 0x3ca6cc │ │ │ │ + bls 0x3ca7bc │ │ │ │ @ instruction: 0xf0022a01 │ │ │ │ - bcs 0x180fe0 │ │ │ │ - stmdbge ip!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscseq pc, r9, #76, 4 @ 0xc0000004 │ │ │ │ + bcs 0x180f8c │ │ │ │ + stmibge r7, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + adcsne pc, r5, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f39305 │ │ │ │ - blls 0x260104 │ │ │ │ + blls 0x260198 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf7fdaa16 │ │ │ │ - @ instruction: 0x4621b95d │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vmlal.s q9, d16, d1[3] │ │ │ │ + @ instruction: 0xf7fdaa2f │ │ │ │ + @ instruction: 0x4621b978 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf7f3020d │ │ │ │ - @ instruction: 0xf7fdff93 │ │ │ │ - bcs 0x10e630 │ │ │ │ - ldmdbge r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - teqpne ip, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ + @ instruction: 0xf7fdff97 │ │ │ │ + bcs 0x10e724 │ │ │ │ + ldmdbge r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + msrne SPSR_fs, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addcs pc, ip, #69206016 @ 0x4200000 │ │ │ │ + adcscs pc, ip, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfa83 │ │ │ │ - @ instruction: 0xf8d7b928 │ │ │ │ - bcs 0x1644ac │ │ │ │ + @ instruction: 0xf7fdfa87 │ │ │ │ + @ instruction: 0xf8d6b944 │ │ │ │ + bcs 0x164530 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ movwcs r3, #9215 @ 0x23ff │ │ │ │ - strbeq r4, [r9, #1592] @ 0x638 │ │ │ │ - ldmdbge ip, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + strbeq r4, [r9, #1584] @ 0x630 │ │ │ │ + ldmdbge r8!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6429301 │ │ │ │ - vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + vmull.s8 , d16, d12 │ │ │ │ @ instruction: 0xf6420c35 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vrsra.s64 d17, d28, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9aaf7f9 │ │ │ │ - stmdblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9aef7f9 │ │ │ │ + stmdblt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - vmla.i8 d26, d2, d3 │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - bl 0x1a0e8c │ │ │ │ + vmul.i8 d26, d2, d15 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ + bl 0x1a0f10 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a908 │ │ │ │ @ instruction: 0xf7f92320 │ │ │ │ - @ instruction: 0xf7fdfc21 │ │ │ │ - bcs 0x10e5a4 │ │ │ │ - ldmge r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - teqpvc ip, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + @ instruction: 0xf7fdfc25 │ │ │ │ + bcs 0x10e698 │ │ │ │ + stmdbge lr, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + msrvc SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ sbcscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0x111e1cc │ │ │ │ - stmialt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x121e250 │ │ │ │ + stmdblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf642a8e1 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + @ instruction: 0xf642a8fd │ │ │ │ + vrsra.s64 d17, d28, #64 │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vsubl.s8 q9, d16, d12 │ │ │ │ + vrshr.s64 d18, d28, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0xc1e1f4 │ │ │ │ - ldmlt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xd1e278 │ │ │ │ + stmialt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf642a8cd │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf642a8e9 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vsubl.s8 q9, d0, d12 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x71e21c │ │ │ │ - poplt {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xe0384 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - ldrbeq r4, [lr, #1592] @ 0x638 │ │ │ │ - ldmge r0!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x81e2a0 │ │ │ │ + ldmlt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ + ldrtmi r2, [r0], -r2, lsl #20 │ │ │ │ + @ instruction: 0xf04fbf14 │ │ │ │ + @ instruction: 0xf04f3cff │ │ │ │ + ldrbeq r0, [lr, #3074] @ 0xc02 │ │ │ │ + stmiage ip, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xcc00e9cd │ │ │ │ - orrne pc, ip, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0x13bcf642 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mrrcne 6, 4, pc, ip, cr2 @ │ │ │ │ + stcne 6, cr15, [ip], {66} @ 0x42 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf85c3022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdf941 │ │ │ │ - @ instruction: 0xf8d7b89e │ │ │ │ - bcs 0x16c5c0 │ │ │ │ - svclt 0x00144638 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xe03c4 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf57d05df │ │ │ │ - stmib sp, {r0, r4, r7, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf945 │ │ │ │ + @ instruction: 0xf8d6b8ba │ │ │ │ + bcs 0x16c644 │ │ │ │ + @ instruction: 0xf04fbf14 │ │ │ │ + @ instruction: 0xf04f3cff │ │ │ │ + ldrtmi r0, [r0], -r2, lsl #24 │ │ │ │ + @ instruction: 0xf57d05dd │ │ │ │ + stmib sp, {r0, r2, r3, r5, r7, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf242cc00 │ │ │ │ - vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ @ instruction: 0xf6420c35 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ - bl 0x3e0f7c │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ + bl 0x3e1000 │ │ │ │ stmdbge r8, {r1, r7, sl, fp} │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r0, #220, 16 @ 0xdc0000 │ │ │ │ - @ instruction: 0xf920f7f9 │ │ │ │ - ldmdalt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf924f7f9 │ │ │ │ + ldmlt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - vtst.8 q13, q1, │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - bl 0x1a0fa0 │ │ │ │ + vtst.8 d26, d18, d5 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ + bl 0x1a1024 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a908 │ │ │ │ @ instruction: 0xf7f92350 │ │ │ │ - @ instruction: 0xf7fdf9c7 │ │ │ │ - bcs 0x10e490 │ │ │ │ - stmdage r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mvnne pc, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0xf7fdf9cb │ │ │ │ + bcs 0x10e584 │ │ │ │ + stmge r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + tstpcs ip, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - subscs pc, ip, #69206016 @ 0x4200000 │ │ │ │ + addcs pc, ip, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfb83 │ │ │ │ - bcs 0x10e468 │ │ │ │ - ldmdage r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - orrsne pc, ip, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0xf7fdfb87 │ │ │ │ + bcs 0x10e55c │ │ │ │ + ldmdage r0!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bicne pc, ip, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - subscs pc, ip, #69206016 @ 0x4200000 │ │ │ │ + addcs pc, ip, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfb6f │ │ │ │ - @ instruction: 0xf8d7b844 │ │ │ │ - bcs 0x164674 │ │ │ │ + @ instruction: 0xf7fdfb73 │ │ │ │ + @ instruction: 0xf8d6b860 │ │ │ │ + bcs 0x1646f8 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ movwcs r3, #9215 @ 0x23ff │ │ │ │ - strbeq r4, [ip, #1592] @ 0x638 │ │ │ │ - ldmdage r8!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + strbeq r4, [r9, #1584] @ 0x630 │ │ │ │ + ldmdage r4, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6429301 │ │ │ │ - vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + vmull.s8 , d16, d12 │ │ │ │ @ instruction: 0xf6420c35 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8c6f7f9 │ │ │ │ - stmdalt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8caf7f9 │ │ │ │ + ldmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf642a81f │ │ │ │ - vrsra.s64 d17, d28, #64 │ │ │ │ + @ instruction: 0xf642a83b │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vrshr.s64 d17, d28, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x129e378 │ │ │ │ - stmdalt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + blx 0x139e3fc │ │ │ │ + stmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - vadd.i8 d26, d2, d11 │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - bl 0x1a107c │ │ │ │ + vadd.i8 d26, d2, d23 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ + bl 0x1a1100 │ │ │ │ @ instruction: 0xf642038c │ │ │ │ - vmvn.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ addcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0xd1e3a4 │ │ │ │ - svclt 0x00f9f7fc │ │ │ │ + blx 0xe1e428 │ │ │ │ + ldmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #48, 2 │ │ │ │ - svcge 0x00f2f47c │ │ │ │ - @ instruction: 0x46386d3a │ │ │ │ + stmdage lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x46306d32 │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x00eaf43c │ │ │ │ + stmdage r6, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vmla.i8 d26, d4, d8 │ │ │ │ - vmlal.s q10, d0, d1[1] │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwls r9, #41995 @ 0xa40b │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 1, pc, cr0, cr3, {7} │ │ │ │ - svclt 0x00d9f7fc │ │ │ │ + mrc2 7, 1, pc, cr4, cr3, {7} │ │ │ │ + svclt 0x00f5f7fc │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47c428a │ │ │ │ - @ instruction: 0xf013afd1 │ │ │ │ + @ instruction: 0xf013afed │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r2, r3, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ @ instruction: 0xf0029108 │ │ │ │ @ instruction: 0xf8cd0210 │ │ │ │ stmdbge r8, {r4, r5, lr, pc} │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andls r9, r9, #738197504 @ 0x2c000000 │ │ │ │ - stc2 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ - svclt 0x00b3f7fc │ │ │ │ + stc2 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ + svclt 0x00cff7fc │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ - svcge 0x00aef47c │ │ │ │ + svcge 0x00caf47c │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213063,233 +213094,233 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfe8b │ │ │ │ - @ instruction: 0xf44fbf8a │ │ │ │ + @ instruction: 0xf7fcfe8f │ │ │ │ + @ instruction: 0xf44fbfa6 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - svcge 0x0082f47c │ │ │ │ + svcge 0x009ef47c │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140a8f0 │ │ │ │ + b 0x140a974 │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfe61 │ │ │ │ - @ instruction: 0xf1b2bf60 │ │ │ │ + @ instruction: 0xf7fcfe65 │ │ │ │ + @ instruction: 0xf1b2bf7c │ │ │ │ @ instruction: 0xf47c7f80 │ │ │ │ - ldmdaeq r9, {r0, r1, r3, r4, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x112094c │ │ │ │ + b 0x11209d0 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1167f1c │ │ │ │ + b 0x1167fa0 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subpl pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 1, pc, cr8, cr3, {7} │ │ │ │ - svclt 0x0037f7fc │ │ │ │ - subscs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + mrc2 7, 1, pc, cr12, cr3, {7} │ │ │ │ + svclt 0x0053f7fc │ │ │ │ + rsccs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2 7, cr15, [r6, #972] @ 0x3cc │ │ │ │ - svclt 0x002ff7fc │ │ │ │ - andscs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + stc2 7, cr15, [sl, #972] @ 0x3cc │ │ │ │ + svclt 0x004bf7fc │ │ │ │ + adccs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [lr, #-972]! @ 0xfffffc34 │ │ │ │ - svclt 0x0027f7fc │ │ │ │ + stc2 7, cr15, [r2, #972] @ 0x3cc │ │ │ │ + svclt 0x0043f7fc │ │ │ │ eoreq pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r6, #-972]! @ 0xfffffc34 │ │ │ │ - svclt 0x001ff7fc │ │ │ │ + ldc2l 7, cr15, [sl, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x003bf7fc │ │ │ │ rsbsvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - stc2l 7, cr15, [lr, #-972]! @ 0xfffffc34 │ │ │ │ - svclt 0x0017f7fc │ │ │ │ + ldc2l 7, cr15, [r2, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x0033f7fc │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47c428a │ │ │ │ - @ instruction: 0xf013af0f │ │ │ │ + @ instruction: 0xf013af2b │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r1, r3, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmdbge r8, {r3, r8, r9, ip} │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8c30b │ │ │ │ - @ instruction: 0xf7fcfc69 │ │ │ │ - @ instruction: 0xf44fbef2 │ │ │ │ + @ instruction: 0xf7fcfc6d │ │ │ │ + @ instruction: 0xf44fbf0e │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - mcrge 4, 7, pc, cr10, cr12, {3} @ │ │ │ │ + svcge 0x0006f47c │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140aa20 │ │ │ │ + b 0x140aaa4 │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-771 @ 0xfffffcfd │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfdc9 │ │ │ │ - b 0x14d0148 │ │ │ │ + @ instruction: 0xf7fcfdcd │ │ │ │ + b 0x14d023c │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0410440 │ │ │ │ - stmib sp, {r0, r3, r9, pc}^ │ │ │ │ + stmib sp, {r9, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - orrsne pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + tstpcs sp, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ rsbsvs pc, r5, #64, 4 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1e9e662 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr11, cr12, {7} │ │ │ │ + blx 0x1f9e6e6 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr7, cr12, {7} │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140aac0 │ │ │ │ + b 0x140ab44 │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmlal.s q10, d0, d1[4] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfd79 │ │ │ │ - ldmdaeq r9, {r3, r4, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - streq pc, [pc], #-3 @ 0xe06cc │ │ │ │ + @ instruction: 0xf7fcfd7d │ │ │ │ + ldmdaeq r9, {r2, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + streq pc, [pc], #-3 @ 0xe0750 │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ @ instruction: 0x43210110 │ │ │ │ cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstls r8, r2, lsr #6 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ - msrvs CPSR_c, #74448896 @ 0x4700000 │ │ │ │ + @ instruction: 0x63adf647 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ @ instruction: 0xf041a908 │ │ │ │ - stmib sp, {r0, r2, r4, r5, r9, pc}^ │ │ │ │ + stmib sp, {r2, r3, r5, r9, pc}^ │ │ │ │ @ instruction: 0xf6412409 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf04f020a │ │ │ │ @ instruction: 0xf8cd0c03 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f9c030 │ │ │ │ - @ instruction: 0xf7fcfb29 │ │ │ │ - sbcseq fp, r9, #1248 @ 0x4e0 │ │ │ │ - mcrge 5, 2, pc, cr10, cr12, {3} @ │ │ │ │ + @ instruction: 0xf7fcfb2d │ │ │ │ + sbcseq fp, r9, #1696 @ 0x6a0 │ │ │ │ + mcrge 5, 3, pc, cr6, cr12, {3} @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vsubl.s8 , d16, d5 │ │ │ │ + @ instruction: 0xf645a908 │ │ │ │ + vmov.i32 d16, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf9ed │ │ │ │ - ldmdaeq r9, {r1, r2, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfa09 │ │ │ │ + ldmdaeq r9, {r1, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120bb8 │ │ │ │ + b 0x1120c3c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168188 │ │ │ │ + b 0x116820c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbsvs pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r2, #-972] @ 0xfffffc34 │ │ │ │ - mcrlt 7, 0, pc, cr1, cr12, {7} @ │ │ │ │ + stc2 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr13, cr12, {7} │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 4, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 q10, , d17 │ │ │ │ vmull.p8 q10, d3, d4 │ │ │ │ @ instruction: 0xf0023403 │ │ │ │ @ instruction: 0x43220210 │ │ │ │ @ instruction: 0xf0139108 │ │ │ │ @ instruction: 0xf1ce0440 │ │ │ │ @ instruction: 0xf6470e20 │ │ │ │ - vorr.i32 d23, #256 @ 0x00000100 │ │ │ │ + vrsra.s64 d23, d13, #64 │ │ │ │ stmdbge r8, {r0, r2, r3, r8, r9} │ │ │ │ - teqphi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ + msrhi CPSR_sxc, r1, asr #32 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ sbcsmi pc, sp, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfed9e7e8 │ │ │ │ - ldcllt 7, cr15, [r7, #1008] @ 0x3f0 │ │ │ │ + blx 0xfee9e86c │ │ │ │ + ldcllt 7, cr15, [r3, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213299,192 +213330,192 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfcb3 │ │ │ │ - ldmdaeq r9, {r1, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfcb7 │ │ │ │ + ldmdaeq r9, {r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120ca0 │ │ │ │ + b 0x1120d24 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168270 │ │ │ │ + b 0x11682f4 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ eorvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [lr], {243} @ 0xf3 │ │ │ │ - stclt 7, cr15, [sp, #1008] @ 0x3f0 │ │ │ │ + ldc2 7, cr15, [r2], {243} @ 0xf3 │ │ │ │ + stclt 7, cr15, [r9, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf57c02d8 │ │ │ │ - ldmdaeq r9, {r0, r3, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r2, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120cf0 │ │ │ │ + b 0x1120d74 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - ldrtmi r3, [r8], -r3, lsl #24 │ │ │ │ + ldrtmi r3, [r0], -r3, lsl #24 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d5, d8 │ │ │ │ - vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ vsubl.u8 q8, d3, d13 │ │ │ │ @ instruction: 0xf1cc1e80 │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf92b │ │ │ │ - sbcseq fp, ip, #100, 26 @ 0x1900 │ │ │ │ - stclge 5, cr15, [r0, #-496]! @ 0xfffffe10 │ │ │ │ + @ instruction: 0xf7fcf947 │ │ │ │ + sbcseq fp, ip, #128, 26 @ 0x2000 │ │ │ │ + ldclge 5, cr15, [ip, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d5, d8 │ │ │ │ - vsubl.s8 q11, d0, d21 │ │ │ │ + vrshr.s64 d22, d17, #64 │ │ │ │ @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf903 │ │ │ │ - ldmdaeq r9, {r2, r3, r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf91f │ │ │ │ + ldmdaeq r9, {r3, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120d8c │ │ │ │ + b 0x1120e10 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x116835c │ │ │ │ + b 0x11683e0 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - sbcsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + rsbvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8def7fc │ │ │ │ - ldclt 7, cr15, [r7, #-1008] @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf8faf7fc │ │ │ │ + ldclt 7, cr15, [r3, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf645a908 │ │ │ │ - vmvn.i32 d16, #1280 @ 0x00000500 │ │ │ │ + vmlal.s q8, d16, d1[0] │ │ │ │ @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf8b9 │ │ │ │ - ldcvs 12, cr11, [sl, #-968]! @ 0xfffffc38 │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf7fcf8d5 │ │ │ │ + ldcvs 13, cr11, [r2, #-56]! @ 0xffffffc8 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf41220f8 │ │ │ │ @ instruction: 0xf43c4f70 │ │ │ │ - stmdbge r8, {r0, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ - andspl pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + stmdbge r8, {r0, r2, r8, sl, fp, sp, pc} │ │ │ │ + adcpl pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf04fec08 │ │ │ │ strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ @ instruction: 0xf8cd930a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfb2f │ │ │ │ - ldcvs 12, cr11, [sl, #-864]! @ 0xfffffca0 │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf7fcfb33 │ │ │ │ + ldcvs 12, cr11, [r2, #-976]! @ 0xfffffc30 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf41220f8 │ │ │ │ @ instruction: 0xf43c4f70 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r6, r7, sl, fp, sp, pc} │ │ │ │ - sbcsmi pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + rsbpl pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf04fec08 │ │ │ │ strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ @ instruction: 0xf8cd930a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfb15 │ │ │ │ - ldmdaeq sl, {r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfb19 │ │ │ │ + ldmdaeq sl, {r1, r3, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13f4268 │ │ │ │ + b 0x13f42ec │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vraddhn.i16 d16, , q8 │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3586 @ 0xfffff1fe │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - blx 0xfe79ea4e │ │ │ │ - ldclt 7, cr15, [r9], {252} @ 0xfc │ │ │ │ + blx 0xfe89ead2 │ │ │ │ + ldclt 7, cr15, [r5], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d5, d8 │ │ │ │ - vsubl.s8 , d0, d29 │ │ │ │ + vrshr.s64 d23, d25, #64 │ │ │ │ @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf83b │ │ │ │ - b 0x14cfca0 │ │ │ │ + @ instruction: 0xf7fcf857 │ │ │ │ + b 0x14cfd94 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a1314 │ │ │ │ + b 0x14a1398 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1464320 │ │ │ │ + b 0x14643a4 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ rsbseq pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - blx 0x159eade │ │ │ │ - mrrclt 7, 15, pc, r1, cr12 @ │ │ │ │ + blx 0x169eb62 │ │ │ │ + stcllt 7, cr15, [sp], #-1008 @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213494,105 +213525,105 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 q11, d0, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfb2d │ │ │ │ - ldmdaeq r9, {r2, r3, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfb31 │ │ │ │ + ldmdaeq r9, {r3, r6, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120fac │ │ │ │ + b 0x1121030 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x116857c │ │ │ │ + b 0x1168600 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ addpl pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x31eb72 │ │ │ │ - stclt 7, cr15, [r7], {252} @ 0xfc │ │ │ │ + blx 0x41ebf6 │ │ │ │ + stclt 7, cr15, [r3], #-1008 @ 0xfffffc10 │ │ │ │ @ instruction: 0xf57c02da │ │ │ │ - ldmdaeq r9, {r0, r1, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r3, r4, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120ffc │ │ │ │ + b 0x1121080 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11685cc │ │ │ │ + b 0x1168650 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - sbcsvc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + rsbeq pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffa6f7fb │ │ │ │ - bllt 0xff8debe8 │ │ │ │ + @ instruction: 0xffc2f7fb │ │ │ │ + bllt 0xfffdec6c │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140b038 │ │ │ │ + b 0x140b0bc │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmlal.s q10, d16, d1[2] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfabd │ │ │ │ - @ instruction: 0xf013bbbc │ │ │ │ + @ instruction: 0xf7fcfac1 │ │ │ │ + @ instruction: 0xf013bbd8 │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r1, r2, r4, r5, r7, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r4, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmdbge r8, {r3, r8, r9, ip} │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8c30b │ │ │ │ - @ instruction: 0xf7fcf915 │ │ │ │ - ldmdaeq r9, {r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf919 │ │ │ │ + ldmdaeq r9, {r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x11210c8 │ │ │ │ + b 0x112114c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168698 │ │ │ │ + b 0x116871c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ eorpl pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1f9ec8c │ │ │ │ - bllt 0x1f5ecb4 │ │ │ │ + blx 0x209ed10 │ │ │ │ + bllt 0xfe65ed38 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213602,89 +213633,89 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 q11, d0, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfa55 │ │ │ │ - b 0x14cfa60 │ │ │ │ + @ instruction: 0xf7fcfa59 │ │ │ │ + b 0x14cfb54 │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ @ instruction: 0xf00c010f │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - b 0x13e8720 │ │ │ │ + b 0x13e87a4 │ │ │ │ ldceq 12, cr0, [r9], {1} │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - b 0x1145564 │ │ │ │ + b 0x11455e8 │ │ │ │ vrhadd.s8 d16, d3, d12 │ │ │ │ vsubl.s8 , d0, d17 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r0, r3, r9, sl, fp, ip} │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ @ instruction: 0xf7f3930b │ │ │ │ - @ instruction: 0xf7fcfa31 │ │ │ │ - @ instruction: 0xf013bb30 │ │ │ │ + @ instruction: 0xf7fcfa35 │ │ │ │ + @ instruction: 0xf013bb4c │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r1, r3, r5, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r6, r8, r9, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ @ instruction: 0xf0029108 │ │ │ │ @ instruction: 0xf8cd0210 │ │ │ │ stmdbge r8, {r4, r5, lr, pc} │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andls r9, r9, #738197504 @ 0x2c000000 │ │ │ │ - @ instruction: 0xf87cf7f8 │ │ │ │ - bllt 0x55ed84 │ │ │ │ + @ instruction: 0xf880f7f8 │ │ │ │ + bllt 0xc5ee08 │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00c0c9a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ @ instruction: 0xf0024e03 │ │ │ │ - b 0x13e15ec │ │ │ │ + b 0x13e1670 │ │ │ │ vmull.u8 q8, d3, d1 │ │ │ │ @ instruction: 0xf1ce3103 │ │ │ │ movwmi r0, #44560 @ 0xae10 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - strthi pc, [r4], r0, asr #32 │ │ │ │ + ldrhi pc, [fp], r0, asr #32 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d8, d8 │ │ │ │ - vorr.i32 q8, #256 @ 0x00000100 │ │ │ │ + vrsra.s64 q8, , #64 │ │ │ │ vcgt.s8 d16, d0, d13 │ │ │ │ vmvn.i32 d21, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf8cd020a │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcff1f │ │ │ │ - b 0x14cf980 │ │ │ │ + @ instruction: 0xf7fcff23 │ │ │ │ + b 0x14cfa74 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a1634 │ │ │ │ + b 0x14a16b8 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1464640 │ │ │ │ + b 0x14646c4 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addsmi pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - @ instruction: 0xf9c2f7f3 │ │ │ │ - blt 0xff15ee24 │ │ │ │ + @ instruction: 0xf9c6f7f3 │ │ │ │ + blt 0xff85eea8 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213694,74 +213725,74 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 q11, d0, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf99d │ │ │ │ - ldmdaeq r9, {r2, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf9a1 │ │ │ │ + ldmdaeq r9, {r3, r4, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x11212cc │ │ │ │ + b 0x1121350 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x116889c │ │ │ │ + b 0x1168920 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbsvs pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf978f7f3 │ │ │ │ - blt 0x1edeeb8 │ │ │ │ + @ instruction: 0xf97cf7f3 │ │ │ │ + blt 0xfe5def3c │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00c0c9a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ @ instruction: 0xf0024e02 │ │ │ │ - b 0x13e1720 │ │ │ │ + b 0x13e17a4 │ │ │ │ vmull.u8 q8, d3, d1 │ │ │ │ @ instruction: 0xf1ce3103 │ │ │ │ movwmi r0, #44552 @ 0xae08 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - ldrbhi pc, [r8, #-64]! @ 0xffffffc0 @ │ │ │ │ + strbhi pc, [pc, #-64]! @ 0xe0f38 @ │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d8, d8 │ │ │ │ - vsubw.s8 q8, q8, d17 │ │ │ │ + vsubw.s8 , q0, d29 │ │ │ │ vcgt.s8 d16, d8, d13 │ │ │ │ - vmov.i32 d23, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 d23, d13, #64 │ │ │ │ @ instruction: 0xf8cd020d │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcfe85 │ │ │ │ - b 0x14cf84c │ │ │ │ + @ instruction: 0xf7fcfe89 │ │ │ │ + b 0x14cf940 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a1768 │ │ │ │ + b 0x14a17ec │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1464774 │ │ │ │ + b 0x14647f8 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addsmi pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - @ instruction: 0xf928f7f3 │ │ │ │ - blt 0xadef58 │ │ │ │ + @ instruction: 0xf92cf7f3 │ │ │ │ + blt 0x11defdc │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ cdpeq 0, 0, cr15, cr15, cr3, {0} │ │ │ │ @ instruction: 0xf00c910c │ │ │ │ ldceq 12, cr0, [r9], {16} │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ @@ -213770,16 +213801,16 @@ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ sbcspl pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stcmi 3, cr15, [r2], {195} @ 0xc3 │ │ │ │ @ instruction: 0x1e09e9cd │ │ │ │ @ instruction: 0xf1cca908 │ │ │ │ movwls r0, #45832 @ 0xb308 │ │ │ │ - @ instruction: 0xf904f7f3 │ │ │ │ - blt 0x1defa0 │ │ │ │ + @ instruction: 0xf908f7f3 │ │ │ │ + blt 0x8df024 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213789,57 +213820,57 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s q11, d16, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf8df │ │ │ │ - ldmdaeq r9, {r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf8e3 │ │ │ │ + ldmdaeq r9, {r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1121448 │ │ │ │ + b 0x11214cc │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168a18 │ │ │ │ + b 0x1168a9c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbsvs pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8baf7f3 │ │ │ │ - ldmiblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8bef7f3 │ │ │ │ + ldmiblt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x161c88 │ │ │ │ + blcs 0x161d0c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmdaeq r9, {r0, r1, r4, r6, r7, fp, ip, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x11214a4 │ │ │ │ + b 0x1121528 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168a74 │ │ │ │ + b 0x1168af8 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ sbcvs pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf88cf7f3 │ │ │ │ - stmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf890f7f3 │ │ │ │ + stmiblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213849,52 +213880,52 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf867 │ │ │ │ - ldmdaeq sl, {r1, r2, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf86b │ │ │ │ + ldmdaeq sl, {r1, r7, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13f4914 │ │ │ │ + b 0x13f4998 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmov.i32 d16, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3585 @ 0xfffff1ff │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf842f7f3 │ │ │ │ - stmdblt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf846f7f3 │ │ │ │ + ldmdblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x14a1578 │ │ │ │ + b 0x14a15fc │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x1405970 │ │ │ │ + b 0x14059f4 │ │ │ │ @ instruction: 0xf6430c01 │ │ │ │ vmlal.s q10, d16, d1[2] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcf81f │ │ │ │ - ldmdaeq sl, {r1, r2, r3, r4, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf823 │ │ │ │ + ldmdaeq sl, {r1, r3, r4, r5, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ @@ -213902,31 +213933,31 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4303 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - @ instruction: 0xfffcf7f2 │ │ │ │ - ldmlt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf800f7f3 │ │ │ │ + ldmdblt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrreq 0, 1, pc, r0, cr3 @ │ │ │ │ - ldmge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r2, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ @ instruction: 0xf001020f │ │ │ │ @ instruction: 0xf8cd0110 │ │ │ │ tstmi r1, #40 @ 0x28 │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ @ instruction: 0xf0024c03 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ tstmi r3, #201326592 @ 0xc000000 │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ movwcs sl, #6408 @ 0x1908 │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ - mcr2 7, 2, pc, cr8, cr7, {7} @ │ │ │ │ - ldmlt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr2 7, 2, pc, cr12, cr7, {7} @ │ │ │ │ + ldmlt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213936,1981 +213967,1953 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f2c030 │ │ │ │ - @ instruction: 0xf7fcffb9 │ │ │ │ - b 0x14cf528 │ │ │ │ + @ instruction: 0xf7fcffbd │ │ │ │ + b 0x14cf61c │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a1a8c │ │ │ │ + b 0x14a1b10 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1464a98 │ │ │ │ + b 0x1464b1c │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ rsbmi pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - @ instruction: 0xff96f7f2 │ │ │ │ - ldmlt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff9af7f2 │ │ │ │ + ldmlt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140b6cc │ │ │ │ + b 0x140b750 │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmlal.s q10, d16, d1[2] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f2930c │ │ │ │ - @ instruction: 0xf7fcff73 │ │ │ │ - b 0x14cf49c │ │ │ │ + @ instruction: 0xf7fcff77 │ │ │ │ + b 0x14cf590 │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ - stmib sp, {r3, r4, r6, sl, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r6, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - orrsne pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + msrcs CPSR_sc, #72, 12 @ 0x4800000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ eorspl pc, r1, #64, 4 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ - stmdalt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ + stmdalt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00c0c9a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ @ instruction: 0xf0024e02 │ │ │ │ - b 0x13e1b84 │ │ │ │ + b 0x13e1c08 │ │ │ │ vmull.u8 q8, d3, d1 │ │ │ │ @ instruction: 0xf1ce3103 │ │ │ │ movwmi r0, #44552 @ 0xae08 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - sbcshi pc, sp, #64 @ 0x40 │ │ │ │ + sbcshi pc, r4, #64 @ 0x40 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf648a908 │ │ │ │ - vqdmlal.s , d16, d1[0] │ │ │ │ + vqdmlal.s q9, d0, d1[3] │ │ │ │ vcgt.s8 d16, d8, d13 │ │ │ │ - vmov.i32 d23, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 d23, d13, #64 │ │ │ │ @ instruction: 0xf8cd020d │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcfc53 │ │ │ │ - ldmibvc fp, {r3, r4, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfc57 │ │ │ │ + ldmibvc fp, {r2, r4, r5, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr10, cr13, {7} │ │ │ │ + mcrlt 7, 6, pc, cr8, cr13, {7} @ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x161fdc │ │ │ │ + blcs 0x162060 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - @ instruction: 0x4621b93f │ │ │ │ - @ instruction: 0xf64b4638 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + strtmi fp, [r1], -r6, asr #18 │ │ │ │ + @ instruction: 0xf64b4630 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfe53 │ │ │ │ - ldcvs 15, cr11, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf7fcfe57 │ │ │ │ + ldcvs 8, cr11, [r2, #-96]! @ 0xffffffa0 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf41220f8 │ │ │ │ - @ instruction: 0xf43b6f70 │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - rscscc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + @ instruction: 0xf43c6f70 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, fp, sp, pc} │ │ │ │ + addmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf04fec08 │ │ │ │ strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ @ instruction: 0xf8cd930a │ │ │ │ @ instruction: 0xf7f2c030 │ │ │ │ - @ instruction: 0xf7fbfe39 │ │ │ │ - ldcvs 15, cr11, [sl, #-904]! @ 0xfffffc78 │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf7fbfe3d │ │ │ │ + ldcvs 15, cr11, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf41220f8 │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ - stmdbge r8, {r0, r3, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - rsbcc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + rscscc pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf04fec08 │ │ │ │ strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ @ instruction: 0xf8cd930a │ │ │ │ @ instruction: 0xf7f2c030 │ │ │ │ - @ instruction: 0xf7fbfe1f │ │ │ │ - ldmibvc fp, {r3, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfe23 │ │ │ │ + ldmibvc fp, {r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldcllt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ + stcllt 7, cr15, [pc], #1008 @ 0xe18ac │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x16207c │ │ │ │ + blcs 0x162100 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - ldmibvc fp, {r2, r3, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r0, r1, r3, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmiblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x1620a0 │ │ │ │ + blcs 0x162124 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - strtmi fp, [r1], -r1, ror #18 │ │ │ │ - vmin.s8 d20, d11, d24 │ │ │ │ - vrshr.s64 d22, d13, #64 │ │ │ │ + @ instruction: 0x4621b970 │ │ │ │ + vmin.s8 d20, d11, d16 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdf1 │ │ │ │ - qadd8mi fp, r1, sl │ │ │ │ - vmin.s8 d20, d11, d24 │ │ │ │ - vmlal.s q9, d0, d1[5] │ │ │ │ + @ instruction: 0xf7fbfdf5 │ │ │ │ + @ instruction: 0x4621bfb6 │ │ │ │ + vmin.s8 d20, d11, d16 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfde7 │ │ │ │ - qadd8mi fp, r1, r0 │ │ │ │ - vmin.s8 d20, d11, d24 │ │ │ │ - vmov.i32 d20, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf7fbfdeb │ │ │ │ + strtmi fp, [r1], -ip, lsr #31 │ │ │ │ + vmin.s8 d20, d11, d16 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfddd │ │ │ │ - strtmi fp, [r1], -r6, lsl #31 │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vsubl.s8 , d0, d5 │ │ │ │ + @ instruction: 0xf7fbfde1 │ │ │ │ + strtmi fp, [r1], -r2, lsr #31 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdd3 │ │ │ │ - qsub16mi fp, r1, ip │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vmov.i32 , #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf7fbfdd7 │ │ │ │ + qadd8mi fp, r1, r8 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vmov.i32 d22, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdc9 │ │ │ │ - qsub16mi fp, r1, r2 │ │ │ │ - vmin.s8 d20, d11, d24 │ │ │ │ - vrshr.s64 d16, d21, #64 │ │ │ │ + @ instruction: 0xf7fbfdcd │ │ │ │ + strtmi fp, [r1], -lr, lsl #31 │ │ │ │ + vmin.s8 d20, d11, d16 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdbf │ │ │ │ - strtmi fp, [r1], -r8, ror #30 │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7fbfdc3 │ │ │ │ + strtmi fp, [r1], -r4, lsl #31 │ │ │ │ + vmin.s8 d20, d11, d16 │ │ │ │ + vrshr.s64 d16, d9, #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdb5 │ │ │ │ - qsaxmi fp, r1, lr │ │ │ │ - @ instruction: 0xf64b4638 │ │ │ │ - vmlal.s q8, d0, d1[3] │ │ │ │ + @ instruction: 0xf7fbfdb9 │ │ │ │ + qsub16mi fp, r1, sl │ │ │ │ + @ instruction: 0xf64b4630 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdab │ │ │ │ - ldmibvc fp, {r2, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfdaf │ │ │ │ + ldmibvc fp, {r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldcllt 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ + stcllt 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ movwls lr, #21001 @ 0x5209 │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ vsubl.u8 q14, d3, d11 │ │ │ │ @ instruction: 0xf8cd4c81 │ │ │ │ @ instruction: 0xf7f8c020 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmdage r9, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf04f9b05 │ │ │ │ - @ instruction: 0xf7fd0801 │ │ │ │ - strtmi fp, [r1], -r9, lsl #16 │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vmov.i32 d17, #3328 @ 0x00000d00 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r2!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + strcs r9, [r1, -r5, lsl #22] │ │ │ │ + ldmdalt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + sbcsne pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + stc2 7, cr15, [r8, #968] @ 0x3c8 │ │ │ │ + svclt 0x0049f7fb │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + addvs pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + ldc2l 7, cr15, [lr, #-968]! @ 0xfffffc38 │ │ │ │ + svclt 0x003ff7fb │ │ │ │ + @ instruction: 0xf00379db │ │ │ │ + blcs 0x162238 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + @ instruction: 0xf7fd2301 │ │ │ │ + @ instruction: 0x4621bc59 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vmlal.s q10, d0, d1[4] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd83 │ │ │ │ + @ instruction: 0xf7fbfd6b │ │ │ │ strtmi fp, [r1], -ip, lsr #30 │ │ │ │ - vmin.s8 d20, d11, d24 │ │ │ │ - vmlal.s , d16, d1[1] │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vrshr.s64 d18, d17, #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd79 │ │ │ │ + @ instruction: 0xf7fbfd61 │ │ │ │ ldmibvc fp, {r1, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - mcrrlt 7, 15, pc, sl, cr13 @ │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - adccc pc, r5, #77594624 @ 0x4a00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - stc2l 7, cr15, [r6, #-968]! @ 0xfffffc38 │ │ │ │ - svclt 0x000ff7fb │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscsne pc, r5, #77594624 @ 0x4a00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [ip, #-968] @ 0xfffffc38 │ │ │ │ - svclt 0x0005f7fb │ │ │ │ - @ instruction: 0xf00379db │ │ │ │ - blcs 0x1621f0 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fd2301 │ │ │ │ - @ instruction: 0xf44fbb79 │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ - addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - strbhi pc, [fp, r0] @ │ │ │ │ - msrvc SPSR_, pc, asr #8 │ │ │ │ + bllt 0xfe31f634 │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst1.32 {d24-d26}, [pc :128], r7 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vst1.32 {d24}, [pc :64], sl │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr14, cr11, {3} │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - blls 0x260d54 │ │ │ │ - @ instruction: 0xf57b065e │ │ │ │ - ldcvs 14, cr10, [sl, #-972]! @ 0xfffffc34 │ │ │ │ + strhi pc, [r0], r0 │ │ │ │ + msrvc CPSR_, pc, asr #8 │ │ │ │ + smlabteq r1, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47b428a │ │ │ │ + sadd16mi sl, r9, sl │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + blls 0x260e44 │ │ │ │ + @ instruction: 0xf57b0658 │ │ │ │ + ldcvs 15, cr10, [r2, #-64]! @ 0xffffffc0 │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrge 4, 7, pc, cr12, cr11, {1} @ │ │ │ │ - bcs 0x187e3c │ │ │ │ - mcrge 4, 7, pc, cr8, cr11, {3} @ │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - adcmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + svcge 0x0009f43b │ │ │ │ + bcs 0x187ebc │ │ │ │ + svcge 0x0005f47b │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + eorpl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r6, #-968]! @ 0xfffffc38 │ │ │ │ + ldc2l 7, cr15, [ip, #-968]! @ 0xfffffc38 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x0093f47b │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr10, cr11, {7} │ │ │ │ + svcge 0x00aef47b │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr7, cr11, {7} │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3.32 {d24-d26}, [pc :256], r9 │ │ │ │ + vst3.32 {d24-d26}, [pc :128], r3 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - strhi pc, [sp], #0 │ │ │ │ + ldrbthi pc, [r8], #-0 @ │ │ │ │ msrvc CPSR_, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47b428a │ │ │ │ - stmdage r8, {r0, r2, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdage r8, {r1, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf8d7fdd5 │ │ │ │ - blls 0x2299b0 │ │ │ │ - svcvs 0x0080f012 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr6, cr11, {1} │ │ │ │ - bcs 0x147ea8 │ │ │ │ - mvnhi pc, r1 │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -pc, lsr #29 │ │ │ │ - vmin.s8 d20, d12, d24 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - ldc2 7, cr15, [ip, #-968]! @ 0xfffffc38 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x0059f47b │ │ │ │ - mcrlt 7, 5, pc, cr0, cr11, {7} @ │ │ │ │ - svcvc 0x0040f5b2 │ │ │ │ - ldrbhi pc, [r4], r0 @ │ │ │ │ - svcvc 0x0060f5b2 │ │ │ │ - strthi pc, [r3], r0 │ │ │ │ - svcvc 0x0020f5b2 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr4, cr11, {3} │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + ldc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + @ instruction: 0xf0129b05 │ │ │ │ + @ instruction: 0xf43b6f80 │ │ │ │ + bls 0x3cd248 │ │ │ │ + @ instruction: 0xf0012a01 │ │ │ │ + bcs 0x181dcc │ │ │ │ + mcrge 4, 6, pc, cr13, cr11, {3} @ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + adcscc pc, r9, #76, 4 @ 0xc0000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f29305 │ │ │ │ + blls 0x260c24 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fbaf75 │ │ │ │ + @ instruction: 0xf5b2bebe │ │ │ │ + @ instruction: 0xf0007f40 │ │ │ │ + @ instruction: 0xf5b286aa │ │ │ │ + @ instruction: 0xf0007f60 │ │ │ │ + @ instruction: 0xf5b2867a │ │ │ │ + @ instruction: 0xf47b7f20 │ │ │ │ + stmdage r8, {r1, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + stc2l 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ subsvc pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - svclt 0x0037f7fb │ │ │ │ + svclt 0x0054f7fb │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst2.32 {d24-d27}, [pc], r0 │ │ │ │ + vst2.16 {d24-d27}, [pc :256], r6 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - cmpphi r4, #0 @ p-variant is OBSOLETE │ │ │ │ + movthi pc, #45056 @ 0xb000 @ │ │ │ │ msrvc CPSR_, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47b428a │ │ │ │ - stmdage r8, {r0, r1, r4, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ + stmdage r8, {r1, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf8d7fd83 │ │ │ │ - blls 0x229a54 │ │ │ │ - svcvs 0x0080f012 │ │ │ │ - mcrge 4, 3, pc, cr4, cr11, {1} @ │ │ │ │ - bcs 0x147f4c │ │ │ │ - tstphi r1, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621ae5d │ │ │ │ - vmin.s8 d20, d12, d24 │ │ │ │ - vsubl.s8 q11, d0, d1 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - stc2l 7, cr15, [sl], #968 @ 0x3c8 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x0007f47b │ │ │ │ - mcrlt 7, 2, pc, cr14, cr11, {7} @ │ │ │ │ - cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + stc2 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + @ instruction: 0xf0129b05 │ │ │ │ + @ instruction: 0xf43b6f80 │ │ │ │ + bls 0x3cd1a8 │ │ │ │ + @ instruction: 0xf0012a01 │ │ │ │ + bcs 0x181ae0 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr13, cr11, {3} │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + adcsvs pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f29305 │ │ │ │ + blls 0x260b84 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fbaf25 │ │ │ │ + @ instruction: 0xf44fbe6e │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ + strhi pc, [r5, -r0]! │ │ │ │ + msrvc SPSR_, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst1.16 {d24}, [pc :64], r5 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vst1.8 {d24}, [pc], r0 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - strhi pc, [pc, -r0]! │ │ │ │ - msrvc CPSR_, pc, asr #8 │ │ │ │ - smlabteq r3, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47b428a │ │ │ │ - stmdage r8, {r0, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - bls 0x3e0ca8 │ │ │ │ - bcs 0x14839c │ │ │ │ - addhi pc, r5, r1 │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr9, cr11, {3} │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + bls 0x3e0da8 │ │ │ │ + bcs 0x148414 │ │ │ │ + subshi pc, r5, r1 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r9, lsr #28 │ │ │ │ - @ instruction: 0xf64b4638 │ │ │ │ - vsubl.s8 , d0, d13 │ │ │ │ + strtmi sl, [r1], -sl, asr #28 │ │ │ │ + @ instruction: 0xf64b4630 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - ldc2 7, cr15, [r6], #968 @ 0x3c8 │ │ │ │ + stc2l 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr3, cr11, {3} │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr10, cr11, {7} │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr2, cr11, {3} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr11, cr11, {7} │ │ │ │ svcvc 0x0020f5b2 │ │ │ │ - @ instruction: 0x83b2f000 │ │ │ │ + @ instruction: 0x83a3f000 │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ - orrshi pc, r5, #0 │ │ │ │ + orrhi pc, r7, #0 │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ - mcrge 4, 0, pc, cr14, cr11, {3} @ │ │ │ │ + mcrge 4, 1, pc, cr15, cr11, {3} @ │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ - rscsvs pc, sp, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr1, cr11, {7} │ │ │ │ - cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + vadd.f32 , q2, │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ + @ instruction: 0xf7fb020a │ │ │ │ + @ instruction: 0xf44fbed1 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ + strbhi pc, [r3] @ │ │ │ │ + msrvc SPSR_, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3. {d24,d26,d28}, [pc :128], r7 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ - addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - strbhi pc, [r1] @ │ │ │ │ - svccc 0x0081f5b2 │ │ │ │ - ldclge 4, cr15, [r0, #492]! @ 0x1ec │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r0, #-992] @ 0xfffffc20 │ │ │ │ - blls 0x248044 │ │ │ │ + @ instruction: 0xf5b2859e │ │ │ │ + @ instruction: 0xf47b3f81 │ │ │ │ + stmdage r8, {r1, r4, r9, sl, fp, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + stc2 7, cr15, [r4, #-992]! @ 0xfffffc20 │ │ │ │ + blls 0x2480b8 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x183518 │ │ │ │ - stclge 4, cr15, [r0, #492]! @ 0x1ec │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - adcsmi pc, r5, #78643200 @ 0x4b00000 │ │ │ │ + bcs 0x1834d4 │ │ │ │ + mcrge 4, 0, pc, cr3, cr11, {3} @ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + rsbspl pc, r1, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x2609ec │ │ │ │ + blls 0x260a90 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbae8a │ │ │ │ - @ instruction: 0xf44fbdd1 │ │ │ │ + @ instruction: 0xf7fbaeab │ │ │ │ + @ instruction: 0xf44fbdf4 │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - strbthi pc, [r9], #-0 @ │ │ │ │ + ldrbhi pc, [r2], #-0 @ │ │ │ │ msrvc SPSR_, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3.8 {d24-d26}, [pc :256], lr │ │ │ │ + vst3.8 {d24-d26}, [pc :128], r8 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - ldcge 4, cr15, [ip, #492]! @ 0x1ec │ │ │ │ + ldclge 4, cr15, [pc, #492] @ 0xe1acc │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - blls 0x260b40 │ │ │ │ - ldrbeq r9, [r9], -fp, lsl #16 │ │ │ │ - strbhi pc, [r4, r0, lsl #2]! @ │ │ │ │ - eorsvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - addeq lr, r0, #2048 @ 0x800 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldrdcs pc, [r0, #130] @ 0x82 │ │ │ │ - ldc2 7, cr15, [lr, #988]! @ 0x3dc │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + ldc2l 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ + stmdals fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + @ instruction: 0xf100065d │ │ │ │ + vaba.s8 d24, d18, d23 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ + bl 0x1621d4 │ │ │ │ + stmdbge r8, {r7, r9} │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf7f721c0 │ │ │ │ + blls 0x26103c │ │ │ │ + @ instruction: 0xf43b2800 │ │ │ │ + @ instruction: 0xf7fbadc4 │ │ │ │ + @ instruction: 0x4621be77 │ │ │ │ + @ instruction: 0xf64b4630 │ │ │ │ + vrshr.s64 d18, d25, #64 │ │ │ │ + @ instruction: 0xf7f2020d │ │ │ │ + @ instruction: 0xf7fbfbe1 │ │ │ │ + ldmibvc fp, {r1, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + svclt 0x00942b02 │ │ │ │ + movwcs r2, #4864 @ 0x1300 │ │ │ │ + svclt 0x0078f7fc │ │ │ │ + stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ + movwls lr, #21001 @ 0x5209 │ │ │ │ + stmib sp, {r1, r9, sp}^ │ │ │ │ + vsubl.u8 q14, d3, d11 │ │ │ │ + andls r4, r8, #192, 4 │ │ │ │ + @ instruction: 0xf95ef7f8 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stcge 4, cr15, [r0, #236]! @ 0xec │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr5, cr11, {7} │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscsne pc, sp, #78643200 @ 0x4b00000 │ │ │ │ + stmibge ip!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr2, cr11, {7} │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + blx 0xff31f744 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr7, cr12, {7} │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + eorspl pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - blx 0xff61f882 │ │ │ │ - ldcllt 7, cr15, [sp, #-1004]! @ 0xfffffc14 │ │ │ │ - @ instruction: 0xf00379db │ │ │ │ - blcs 0x162500 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fc2301 │ │ │ │ - stmdbge r8, {r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - and lr, r9, #3358720 @ 0x334000 │ │ │ │ - andcs r9, r2, #335544320 @ 0x14000000 │ │ │ │ - andgt lr, fp, #3358720 @ 0x334000 │ │ │ │ - sbcmi pc, r0, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xf7f89208 │ │ │ │ - blls 0x25fe2c │ │ │ │ - @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fba9de │ │ │ │ - andcs fp, r0, #48, 28 @ 0x300 │ │ │ │ - @ instruction: 0xf7762300 │ │ │ │ - @ instruction: 0xf7fcfb01 │ │ │ │ - @ instruction: 0x4621be7e │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vmvn.i32 q10, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfba9 │ │ │ │ - stmib sp, {r1, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + blx 0xfee9f94a │ │ │ │ + ldcllt 7, cr15, [r7, #-1004]! @ 0xfffffc14 │ │ │ │ + andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf648a908 │ │ │ │ + vqdmlal.s q9, d0, d1[3] │ │ │ │ + vcgt.s8 d16, d8, d13 │ │ │ │ + vmlal.s , d16, d1[7] │ │ │ │ + strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + eor pc, ip, sp, asr #17 │ │ │ │ + @ instruction: 0xf8cd940a │ │ │ │ + @ instruction: 0xf7f8c030 │ │ │ │ + @ instruction: 0xf7fbf983 │ │ │ │ + stmib sp, {r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - bicne pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + mvnvc pc, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - rsbvc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + eorne pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ - @ instruction: 0xf8cd0c01 │ │ │ │ + @ instruction: 0xf8cd0c02 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf976f7f8 │ │ │ │ - ldclt 7, cr15, [fp, #-1004]! @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf96cf7f8 │ │ │ │ + stcllt 7, cr15, [r9, #-1004] @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf00379db │ │ │ │ + blcs 0x162624 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + @ instruction: 0xf7fd2301 │ │ │ │ + ldmibvc fp, {r1, r2, r4, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + svclt 0x00942b02 │ │ │ │ + movwcs r2, #4864 @ 0x1300 │ │ │ │ + ldmlt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf00379db │ │ │ │ + blcs 0x162648 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + @ instruction: 0xf7fe2301 │ │ │ │ + ldmibvc fp, {r1, r2, r3, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + svclt 0x00942b02 │ │ │ │ + movwcs r2, #4864 @ 0x1300 │ │ │ │ + blt 0xfe41fa20 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf647a908 │ │ │ │ - vqdmlal.s , d0, d1[4] │ │ │ │ + vqdmlal.s , d0, d1[3] │ │ │ │ @ instruction: 0xf648030d │ │ │ │ - vsubl.s8 q8, d16, d17 │ │ │ │ + vsubl.s8 q8, d16, d13 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf95f │ │ │ │ - ldmibvc fp, {r2, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - svclt 0x00942b02 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmiblt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf7fbf931 │ │ │ │ + stmib sp, {r1, r2, r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + stmdbge r8, {r3, r9, lr, pc} │ │ │ │ + msrne CPSR_fsc, #72, 4 @ 0x80000004 │ │ │ │ + movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ + rscvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf04f2400 │ │ │ │ + @ instruction: 0xf8cd0c01 │ │ │ │ + strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf91af7f8 │ │ │ │ + ldcllt 7, cr15, [r7], #1004 @ 0x3ec │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x1625c4 │ │ │ │ + blcs 0x1626c8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fd2301 │ │ │ │ - ldmibvc fp, {r0, r1, r2, r3, r4, r7, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fe2301 │ │ │ │ + ldmibvc fp, {r3, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xd5f99c │ │ │ │ + ldmdblt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x1625e8 │ │ │ │ + blcs 0x1626ec │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fe2301 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fc2301 │ │ │ │ + stmib sp, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf6482c09 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ + strcs r0, [r3], #-525 @ 0xfffffdf3 │ │ │ │ + eor pc, ip, sp, asr #17 │ │ │ │ + @ instruction: 0xf7f8940c │ │ │ │ + @ instruction: 0xf7fbf991 │ │ │ │ + stmib sp, {r1, r2, r3, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - bicvs pc, r1, #74448896 @ 0x4700000 │ │ │ │ + tstpcs sp, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - andeq pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + rsbsne pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ - @ instruction: 0xf8cd0c01 │ │ │ │ + @ instruction: 0xf8cd0c03 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf924f7f8 │ │ │ │ - stcllt 7, cr15, [r9], #1004 @ 0x3ec │ │ │ │ - andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d8, d8 │ │ │ │ - vsubw.s8 q8, q8, d17 │ │ │ │ - vcgt.s8 d16, d8, d13 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ - strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - eor pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xf8cd940a │ │ │ │ - @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf90d │ │ │ │ - ldmibvc fp, {r1, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf97af7f8 │ │ │ │ + ldclt 7, cr15, [r7], #1004 @ 0x3ec │ │ │ │ + @ instruction: 0xf00379db │ │ │ │ + blcs 0x162748 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + @ instruction: 0xf7fe2301 │ │ │ │ + ldmibvc fp, {r0, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xbdfa1c │ │ │ │ + ldmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x162668 │ │ │ │ + blcs 0x16276c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r0, r1, r3, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r1, r2, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x2c09e9cd │ │ │ │ - subne pc, r1, #72, 12 @ 0x4800000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8cd2403 │ │ │ │ - strls lr, [ip], #-44 @ 0xffffffd4 │ │ │ │ - @ instruction: 0xf984f7f8 │ │ │ │ - stclt 7, cr15, [r9], #1004 @ 0x3ec │ │ │ │ + stmdblt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf648a908 │ │ │ │ - vrsra.s64 d17, d1, #64 │ │ │ │ + @ instruction: 0xf647a908 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ @ instruction: 0xf648030d │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf96d │ │ │ │ - ldmibvc fp, {r1, r4, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - svclt 0x00942b02 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmiblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf00379db │ │ │ │ - blcs 0x1626e8 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r0, r2, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - svclt 0x00942b02 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xfe7dfac0 │ │ │ │ - @ instruction: 0xf00379db │ │ │ │ - blcs 0x16270c │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fe2301 │ │ │ │ - stmib sp, {r2, r3, r4, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf89f │ │ │ │ + stmib sp, {r2, r3, r4, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - cmnpvs r1, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + bicseq pc, sp, #72, 4 @ 0x80000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - adceq pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + sbcseq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf892f7f8 │ │ │ │ - mrrclt 7, 15, pc, r7, cr11 @ │ │ │ │ + @ instruction: 0xf888f7f8 │ │ │ │ + stcllt 7, cr15, [r5], #-1004 @ 0xfffffc14 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d8, d8 │ │ │ │ - vorr.i32 q8, #256 @ 0x00000100 │ │ │ │ + vsubw.s8 q8, q8, d13 │ │ │ │ @ instruction: 0xf648030d │ │ │ │ - vmov.i32 q8, #256 @ 0x00000100 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf87b │ │ │ │ + @ instruction: 0xf7fbf911 │ │ │ │ + stmib sp, {r1, r2, r3, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf6482c09 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ + strcs r0, [r3], #-525 @ 0xfffffdf3 │ │ │ │ + eor pc, ip, sp, asr #17 │ │ │ │ + @ instruction: 0xf7f8940c │ │ │ │ + @ instruction: 0xf7fbf903 │ │ │ │ stmib sp, {r6, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - movweq pc, #4680 @ 0x1248 @ │ │ │ │ + teqpeq sp, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - rscseq pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + addeq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ - @ instruction: 0xf8cd0c03 │ │ │ │ + @ instruction: 0xf8cd0c01 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf904f7f8 │ │ │ │ + @ instruction: 0xf84cf7f8 │ │ │ │ stclt 7, cr15, [r9], #-1004 @ 0xfffffc14 │ │ │ │ - @ instruction: 0x2c09e9cd │ │ │ │ - subne pc, r1, #72, 12 @ 0x4800000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8cd2403 │ │ │ │ - strls lr, [ip], #-44 @ 0xffffffd4 │ │ │ │ - @ instruction: 0xf8f6f7f8 │ │ │ │ - ldclt 7, cr15, [fp], {251} @ 0xfb │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf647a908 │ │ │ │ - vrsra.s64 d23, d17, #64 │ │ │ │ + @ instruction: 0xf648a908 │ │ │ │ + vsubw.s8 q9, q0, d21 │ │ │ │ @ instruction: 0xf648030d │ │ │ │ - vsubl.s8 q8, d0, d1 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf83f │ │ │ │ - stmib sp, {r2, sl, fp, ip, sp, pc}^ │ │ │ │ - stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - orrsne pc, r9, #72, 12 @ 0x4800000 │ │ │ │ - movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - subseq pc, r1, #72, 12 @ 0x4800000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf04f2400 │ │ │ │ - @ instruction: 0xf8cd0c02 │ │ │ │ - strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf828f7f8 │ │ │ │ - bllt 0xffc5fbc8 │ │ │ │ - @ instruction: 0xf00379db │ │ │ │ - blcs 0x162820 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r1, r4, r6, r7, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf835 │ │ │ │ + ldmibvc fp, {r1, r4, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmialt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf986f1d9 │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0x19fbf2 │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ + ldmlt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + @ instruction: 0xf00379db │ │ │ │ + blcs 0x1628a4 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + @ instruction: 0xf7fe2301 │ │ │ │ + @ instruction: 0xf1d9b8b3 │ │ │ │ + stmdage r8, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + blx 0xb1fc62 │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b6f80 │ │ │ │ - bls 0x3ccbac │ │ │ │ + bls 0x3cccb0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x183338 │ │ │ │ - blge 0xff81ee18 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rsbsmi pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ + bcs 0x1832f8 │ │ │ │ + stcge 4, cr15, [r1], {123} @ 0x7b │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + eorspl pc, r9, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x2605e4 │ │ │ │ + blls 0x26068c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac86 │ │ │ │ - stmdage r8, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaca9 │ │ │ │ + stmdage r8, {r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89105 │ │ │ │ - @ instruction: 0xf8d7fae1 │ │ │ │ - blls 0x229f98 │ │ │ │ + @ instruction: 0xf8d6fb07 │ │ │ │ + blls 0x22a008 │ │ │ │ svcvc 0x0080f412 │ │ │ │ - blge 0xff19ed4c │ │ │ │ - stmdals r8, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + blge 0xffadedbc │ │ │ │ + stmdals r8, {r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ ldmdavs r2, {r0, r3, sl, fp, ip, pc} │ │ │ │ - strtmi r4, [r1], r6, lsl #12 │ │ │ │ + strtmi r4, [r0], r1, lsl #13 │ │ │ │ svceq 0x000ef012 │ │ │ │ - strhi pc, [pc, #0]! @ 0xe1c74 │ │ │ │ + strhi pc, [r3] │ │ │ │ andeq lr, r4, #64, 20 @ 0x40000 │ │ │ │ stmdbls fp, {r1, r3, sl, fp, ip, pc} │ │ │ │ movwmi r4, #40994 @ 0xa022 │ │ │ │ @ instruction: 0xf47b4615 │ │ │ │ - ldrtmi sl, [r8], -pc, lsr #23 │ │ │ │ - @ instruction: 0xff7af006 │ │ │ │ + @ instruction: 0x4630abd4 │ │ │ │ + @ instruction: 0xff46f006 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf76eac60 │ │ │ │ - strmi pc, [r7], -pc, lsr #17 │ │ │ │ - @ instruction: 0xf8acf76e │ │ │ │ + @ instruction: 0xf76eac83 │ │ │ │ + @ instruction: 0x4607f877 │ │ │ │ + @ instruction: 0xf874f76e │ │ │ │ strmi r2, [r3], r0, lsl #24 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0a02 │ │ │ │ strtmi r0, [sl], -r1, lsl #20 │ │ │ │ - strbmi r2, [r9], -r3, lsl #6 │ │ │ │ + strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7da4638 │ │ │ │ - strtmi pc, [sl], -fp, lsr #16 │ │ │ │ - ldrtmi r2, [r1], -r3, lsl #6 │ │ │ │ + @ instruction: 0x462af833 │ │ │ │ + strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7da4658 │ │ │ │ - strtmi pc, [sl], -r5, lsr #16 │ │ │ │ - ldrtmi r2, [r1], -r3, lsl #6 │ │ │ │ + strtmi pc, [sl], -sp, lsr #16 │ │ │ │ + strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7da4638 │ │ │ │ - movwcs pc, #14491 @ 0x389b @ │ │ │ │ - strbmi r4, [r9], -sl, lsr #12 │ │ │ │ + movwcs pc, #14499 @ 0x38a3 @ │ │ │ │ + strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7da4658 │ │ │ │ - stclne 8, cr15, [fp], #-596 @ 0xfffffdac │ │ │ │ + stclne 8, cr15, [fp], #-628 @ 0xfffffd8c │ │ │ │ ldrbmi r4, [r3, #-1565] @ 0xfffff9e3 │ │ │ │ @ instruction: 0xf7fbd1e3 │ │ │ │ - @ instruction: 0x4619bc36 │ │ │ │ + @ instruction: 0x4619bc59 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe51fcd4 │ │ │ │ - ldrdcc lr, [sl], -sp │ │ │ │ - eorsvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x10c124 │ │ │ │ - bl 0x161f14 │ │ │ │ - ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ - ldrdcs pc, [r0, r2] │ │ │ │ - blx 0xffa9fcf6 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x1a1ee08 │ │ │ │ - ldclt 7, cr15, [r9], {251} @ 0xfb │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - ldmib sp, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vhadd.s8 d19, d2, d10 │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ addeq lr, r3, r0, lsl #22 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf7f82180 │ │ │ │ + blls 0x260db8 │ │ │ │ + @ instruction: 0xf43b2800 │ │ │ │ + @ instruction: 0xf7fbab8a │ │ │ │ + @ instruction: 0x4619bc3d │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + vhadd.s8 d19, d2, d10 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ + addeq lr, r3, r0, lsl #22 │ │ │ │ + addeq lr, r0, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f82160 │ │ │ │ - blls 0x260c74 │ │ │ │ + blls 0x260d80 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbab47 │ │ │ │ - stmdage r8, {r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbab6e │ │ │ │ + stmdage r8, {r0, r5, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - bls 0x3e06c0 │ │ │ │ - bcs 0x148984 │ │ │ │ - ldrhi pc, [r6, #-0]! │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621ab35 │ │ │ │ - @ instruction: 0xf64b4638 │ │ │ │ - vrshr.s64 d22, d5, #64 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf9c2f7f2 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xff8def80 │ │ │ │ - bllt 0xa9fd84 │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0xe9fd88 │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + blx 0x209fdb4 │ │ │ │ + blls 0x248604 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x183214 │ │ │ │ + blge 0x185efd0 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + subsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f29305 │ │ │ │ + blls 0x260544 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fbac05 │ │ │ │ + stmdage r8, {r1, r2, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + blx 0x191fdf0 │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b6f80 │ │ │ │ - bls 0x3cca14 │ │ │ │ + bls 0x3ccb20 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x18324c │ │ │ │ - blge 0x51efb0 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - addvs pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ + bcs 0x183214 │ │ │ │ + blge 0xf5f018 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + eorsvc pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x26044c │ │ │ │ + blls 0x2604fc │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabba │ │ │ │ - ldrmi fp, [r9], -r1, lsl #22 │ │ │ │ + @ instruction: 0xf7fbabe1 │ │ │ │ + ldrmi fp, [r9], -sl, lsr #22 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9f6f7f8 │ │ │ │ - ldrbeq r9, [ip], -r5, lsl #22 │ │ │ │ - bge 0xffe9f2e4 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf82ef7fb │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xffc9eef4 │ │ │ │ - bllt 0xfe9dfdf8 │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9fef7f8 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + blls 0x2606dc │ │ │ │ + @ instruction: 0xf53b065c │ │ │ │ + stmdbge r8, {r5, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fb4630 │ │ │ │ + blls 0x25ffcc │ │ │ │ + @ instruction: 0xf43b2800 │ │ │ │ + @ instruction: 0xf7fbab18 │ │ │ │ + stmdage r8, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + blx 0xb9fe5c │ │ │ │ vadd.i8 d25, d2, d11 │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f721f0 │ │ │ │ - blls 0x2610d0 │ │ │ │ + blls 0x261184 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaad5 │ │ │ │ - stmdage r8, {r1, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - vmla.i8 , q10, │ │ │ │ - vsubl.s8 q11, d16, d25 │ │ │ │ - @ instruction: 0xf7fb020a │ │ │ │ - stmdage r8, {r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - bls 0x3e05c4 │ │ │ │ - bcs 0x148a80 │ │ │ │ - strbhi pc, [r9, #-0] @ │ │ │ │ + @ instruction: 0xf7fbab00 │ │ │ │ + stmdage r8, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + blx 0x59fe8c │ │ │ │ + adcvs pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + bllt 0xfe91fea4 │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + bls 0x3e06dc │ │ │ │ + bcs 0x148ae0 │ │ │ │ + strhi pc, [r5, #-0]! │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621aab7 │ │ │ │ - @ instruction: 0xf64b4638 │ │ │ │ - vmlal.s , d16, d1[1] │ │ │ │ + strtmi sl, [r1], -r4, ror #21 │ │ │ │ + @ instruction: 0xf64b4630 │ │ │ │ + vsubl.s8 q10, d16, d1 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf944f7f2 │ │ │ │ + @ instruction: 0xf95af7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x195f07c │ │ │ │ - blt 0xfeb1fe80 │ │ │ │ + blge 0xfe41f0dc │ │ │ │ + blt 0xff65fee0 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9b8f7f8 │ │ │ │ - blls 0x2486d4 │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x1831a4 │ │ │ │ - bge 0xfe71f0a0 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - subcc pc, sp, #78643200 @ 0x4b00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f29305 │ │ │ │ - blls 0x26035c │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbab42 │ │ │ │ - stmdage r8, {r0, r3, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - vmul.i8 d31, d19, d11 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ - @ instruction: 0xf7fb020a │ │ │ │ - stmdage r8, {r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - stmdals fp, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - eorsvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x18c324 │ │ │ │ - ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ - ldrdcs pc, [r0, #130]! @ 0x82 │ │ │ │ - ldc2 7, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + bls 0x3e06a0 │ │ │ │ + bcs 0x148b1c │ │ │ │ + ldrhi pc, [sl], #0 │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + strtmi sl, [r1], -r6, asr #21 │ │ │ │ + @ instruction: 0xf64b4630 │ │ │ │ + vsubl.s8 q10, d0, d9 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + @ instruction: 0xf93cf7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x1a9f004 │ │ │ │ - bllt 0x7dff08 │ │ │ │ + blge 0x1c9f118 │ │ │ │ + blt 0xfeedff1c │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf976f7f8 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + vmla.i8 , , │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ + @ instruction: 0xf7fb020a │ │ │ │ + stmdage r8, {r0, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + @ instruction: 0xf9c0f7f8 │ │ │ │ + vadd.i8 d25, d2, d11 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ + addeq lr, r0, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf7f721e0 │ │ │ │ + blls 0x2610b0 │ │ │ │ + @ instruction: 0xf43b2800 │ │ │ │ + @ instruction: 0xf7fbaa96 │ │ │ │ + stmdage r8, {r0, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + @ instruction: 0xf9a8f7f8 │ │ │ │ adcvc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - bllt 0x2dff20 │ │ │ │ + bllt 0xe9ff78 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf96af7f8 │ │ │ │ - blls 0x248770 │ │ │ │ - @ instruction: 0xf63b2a01 │ │ │ │ - stmdbge r8, {r0, r2, r3, r6, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ - vsubl.s8 , d16, d21 │ │ │ │ - @ instruction: 0xf7f2020a │ │ │ │ - blls 0x2602c8 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaaf8 │ │ │ │ - stmdage r8, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf8d7f94f │ │ │ │ - blls 0x22a2bc │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + bls 0x3e060c │ │ │ │ + bcs 0x148bb0 │ │ │ │ + bge 0x20df88c │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + adcpl pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8f6f7f2 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + blge 0xb1f1a4 │ │ │ │ + blt 0x1d5ffa8 │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf8d6f983 │ │ │ │ + blls 0x22a310 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - bge 0xd1f070 │ │ │ │ - bcs 0x1487b4 │ │ │ │ - ldrbhi pc, [r1, #-0]! @ │ │ │ │ + bge 0x19df0c4 │ │ │ │ + bcs 0x148808 │ │ │ │ + ldrbhi pc, [r3, #-0] @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r9, lsr #20 │ │ │ │ - vmin.s8 d20, d12, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0x4621aa5c │ │ │ │ + vmin.s8 d20, d12, d16 │ │ │ │ + vrshr.s64 d20, d25, #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf8b6f7f2 │ │ │ │ + @ instruction: 0xf8d2f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xff5df198 │ │ │ │ - blt 0x79ff9c │ │ │ │ + blge 0x21f1ec │ │ │ │ + blt 0x145fff0 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf92af7f8 │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - @ instruction: 0xf0129b05 │ │ │ │ - @ instruction: 0xf43b6f80 │ │ │ │ - bls 0x3cc7fc │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x183438 │ │ │ │ - bge 0x21f1c8 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbscc pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f29305 │ │ │ │ - blls 0x260234 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaaae │ │ │ │ - stmdage r8, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf8d7f905 │ │ │ │ - blls 0x22a350 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf8d6f95f │ │ │ │ + blls 0x22a358 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - stmibge r6!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x148848 │ │ │ │ - strhi pc, [r5, #-0] │ │ │ │ + bge 0x10df10c │ │ │ │ + bcs 0x148850 │ │ │ │ + ldrbthi pc, [fp], #0 @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a9df │ │ │ │ - vmin.s8 d20, d12, d24 │ │ │ │ - vsubl.s8 , d16, d1 │ │ │ │ + @ instruction: 0x4621aa38 │ │ │ │ + vmin.s8 d20, d12, d16 │ │ │ │ + vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf86cf7f2 │ │ │ │ + @ instruction: 0xf8aef7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xfe35f22c │ │ │ │ - ldmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bge 0xff91f234 │ │ │ │ + blt 0xb60038 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8e0f7f8 │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - @ instruction: 0xf0129b05 │ │ │ │ - @ instruction: 0xf43b6f80 │ │ │ │ - bls 0x3cc768 │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x183274 │ │ │ │ - ldmibge sl!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - andpl pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f29305 │ │ │ │ - blls 0x2601a0 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaa64 │ │ │ │ - stmdage r8, {r0, r1, r3, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - vtst.8 d31, d19, d29 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf8d6f93b │ │ │ │ + blls 0x22a3a0 │ │ │ │ + svcvs 0x0080f012 │ │ │ │ + bge 0x7df154 │ │ │ │ + bcs 0x148898 │ │ │ │ + strbthi pc, [r9], #0 @ │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + @ instruction: 0x4621aa14 │ │ │ │ + vmin.s8 d20, d12, d16 │ │ │ │ + vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + @ instruction: 0xf88af7f2 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + bge 0xff01f27c │ │ │ │ + blt 0x260080 │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf8d6f917 │ │ │ │ + blls 0x22a3e8 │ │ │ │ + svcvs 0x0080f012 │ │ │ │ + ldmibge r7!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x1488e0 │ │ │ │ + strbthi pc, [r7], #-0 @ │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + @ instruction: 0x4621a9f0 │ │ │ │ + vmin.s8 d20, d12, d16 │ │ │ │ + vrshr.s64 d21, d29, #64 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + @ instruction: 0xf866f7f2 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + bge 0xfe71f2c4 │ │ │ │ + stmiblt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + vtst.8 , , │ │ │ │ vrshr.s64 d20, d1, #64 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - ldrmi fp, [r9], -lr, asr #20 │ │ │ │ + ldrmi fp, [r9], -r3, lsl #21 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8b0f7f8 │ │ │ │ - andmi pc, r1, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blt 0x11600ac │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - vadd.i8 d31, d19, d19 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + vadd.i8 , , │ │ │ │ + vsubl.s8 q10, d0, d1 │ │ │ │ + @ instruction: 0xf7fb020a │ │ │ │ + @ instruction: 0x4619ba77 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + vtst.8 , , │ │ │ │ vrshr.s64 d19, d25, #64 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0x4619ba34 │ │ │ │ + ldrmi fp, [r9], -fp, ror #20 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf85ef7f8 │ │ │ │ - blls 0x23d5d0 │ │ │ │ - @ instruction: 0xf8d19a0b │ │ │ │ - @ instruction: 0x065e10f8 │ │ │ │ - adchi pc, r9, #0, 2 │ │ │ │ - svcvs 0x0070f411 │ │ │ │ - ldmdbge r2!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + ldcvs 8, cr15, [r1, #-604]! @ 0xfffffda4 │ │ │ │ + bls 0x3c8d48 │ │ │ │ + ldrsbtne pc, [r8], #129 @ 0x81 @ │ │ │ │ + @ instruction: 0xf1000658 │ │ │ │ + @ instruction: 0xf4118292 │ │ │ │ + @ instruction: 0xf43b6f70 │ │ │ │ + bcs 0x18c7f8 │ │ │ │ + stmibge r9!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + rsbpl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf820f7f2 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + bge 0x159f350 │ │ │ │ + ldmiblt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + @ instruction: 0xf892f7f8 │ │ │ │ + ldrbeq r9, [ip], -r5, lsl #22 │ │ │ │ + ldmibge r1, {r0, r1, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + ldc2 7, cr15, [sl, #-984]! @ 0xfffffc28 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + stmibge r9, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x102017c │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf8d6f899 │ │ │ │ + blls 0x22a4e4 │ │ │ │ + svcvs 0x0080f012 │ │ │ │ + ldmdbge r9!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x1489dc │ │ │ │ + rsbhi pc, sp, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r5, r6, r8, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d7, d24 │ │ │ │ - vmlal.s q10, d16, d1[4] │ │ │ │ - @ instruction: 0xf7f1020d │ │ │ │ - blls 0x26210c │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaa1a │ │ │ │ - ldrmi fp, [r9], -r1, ror #18 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf856f7f8 │ │ │ │ - ldrbeq r9, [sl], -r5, lsl #22 │ │ │ │ - ldmdbge r6, {r0, r1, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6, #-984] @ 0xfffffc28 │ │ │ │ + @ instruction: 0x4621a972 │ │ │ │ + vmin.s8 d20, d12, d16 │ │ │ │ + vrshr.s64 d18, d25, #64 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + @ instruction: 0xffe8f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmdbge lr, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blt 0x1e0138 │ │ │ │ + bge 0x79f3c0 │ │ │ │ + stmdblt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf85cf7f8 │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - @ instruction: 0xf0129b05 │ │ │ │ - @ instruction: 0xf43b6f80 │ │ │ │ - bls 0x3cc660 │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182b7c │ │ │ │ - ldmdbge r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscsne pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f19305 │ │ │ │ - blls 0x262098 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba9e0 │ │ │ │ - stmdage r8, {r0, r1, r2, r5, r8, fp, ip, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf8d7f837 │ │ │ │ - blls 0x22a4ec │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf8d6f875 │ │ │ │ + blls 0x22a52c │ │ │ │ svcvs 0x0080f012 │ │ │ │ - ldmdbge r8, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - bcs 0x1489e4 │ │ │ │ - mvnshi pc, #0 │ │ │ │ + ldmdbge r5, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x148a24 │ │ │ │ + mvnhi pc, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a911 │ │ │ │ - vmin.s8 d20, d12, d24 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + strtmi sl, [r1], -lr, asr #18 │ │ │ │ + vmin.s8 d20, d12, d16 │ │ │ │ + vmvn.i32 d18, #2304 @ 0x00000900 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xff9ef7f1 │ │ │ │ + @ instruction: 0xffc4f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmibge fp!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdblt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibge r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf814f7f8 │ │ │ │ - blls 0x248a1c │ │ │ │ - @ instruction: 0xf47b2a00 │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ - @ instruction: 0xf7f1020a │ │ │ │ - blls 0x26201c │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba9a2 │ │ │ │ - ldrmi fp, [r9], -r9, ror #17 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffdef7f7 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + bls 0x3e0378 │ │ │ │ + bcs 0x108e44 │ │ │ │ + ldmdbge r5!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + subpl pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xffacf7f1 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + ldmibge lr, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r7!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + @ instruction: 0xf81ef7f8 │ │ │ │ ldrbeq r9, [sp], -r5, lsl #22 │ │ │ │ - addhi pc, r2, #0, 2 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff12f7fa │ │ │ │ + rsbshi pc, r0, #0, 2 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + @ instruction: 0xff52f7fa │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmge r6, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r5, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffe4f7f7 │ │ │ │ - blls 0x248a7c │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182cc0 │ │ │ │ - stmiage r4, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorsmi pc, sp, #78643200 @ 0x4b00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261fb4 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba96e │ │ │ │ - stmdage r8, {r0, r2, r4, r5, r7, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3e21a4 │ │ │ │ - bcs 0x188ea0 │ │ │ │ - stmiage sl!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + bls 0x3e031c │ │ │ │ + bcs 0x148ea0 │ │ │ │ + addhi pc, r9, #0 │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + strtmi sl, [r1], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf64b4630 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + @ instruction: 0xff7af7f1 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + stmibge ip!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + bls 0x3e02e4 │ │ │ │ + bcs 0x188ed8 │ │ │ │ + stmiage fp!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ adceq pc, r9, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xff38f7f1 │ │ │ │ + @ instruction: 0xff62f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdbge r5, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmlt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibge r4, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt sp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffacf7f7 │ │ │ │ - blls 0x248aec │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182bc0 │ │ │ │ - stmge ip, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - andsvs pc, sp, #78643200 @ 0x4b00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261f44 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba936 │ │ │ │ - stmdage r8, {r0, r2, r3, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3e2130 │ │ │ │ - bcs 0x148f14 │ │ │ │ - eorshi pc, r1, #0 │ │ │ │ + @ instruction: 0xf7f7970c │ │ │ │ + bls 0x3e22b0 │ │ │ │ + bcs 0x148f0c │ │ │ │ + eorhi pc, pc, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -sp, ror #16 │ │ │ │ - @ instruction: 0xf64b4638 │ │ │ │ - vsubl.s8 , d16, d21 │ │ │ │ + strtmi sl, [r1], -lr, asr #17 │ │ │ │ + @ instruction: 0xf64b4630 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - mrc2 7, 7, pc, cr10, cr1, {7} │ │ │ │ + @ instruction: 0xff44f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdbge r7, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldmdalt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf7f7970c │ │ │ │ + bls 0x3e2274 │ │ │ │ + bcs 0x148f48 │ │ │ │ + eorhi pc, r3, #0 │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + @ instruction: 0x4621a8b0 │ │ │ │ + @ instruction: 0xf64b4630 │ │ │ │ + vmlal.s q11, d0, d1[4] │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + @ instruction: 0xff26f7f1 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + ldmdbge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - @ instruction: 0xf649ff6f │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ - @ instruction: 0xf7fb0206 │ │ │ │ - ldrmi fp, [r9], -r0, lsl #18 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff46f7f7 │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + @ instruction: 0xffb4f7f7 │ │ │ │ + rsbpl pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + stmdblt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + @ instruction: 0xff8cf7f7 │ │ │ │ stmdals fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf100065c │ │ │ │ - vrhadd.s8 q12, q9, q2 │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - bl 0x162c38 │ │ │ │ + @ instruction: 0xf100065a │ │ │ │ + vand d24, d18, d24 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ + bl 0x162c68 │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f721a0 │ │ │ │ - blls 0x2604c0 │ │ │ │ + blls 0x2605a8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fba835 │ │ │ │ - stmdage r8, {r1, r3, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fba87a │ │ │ │ + stmdage r8, {r0, r2, r3, r5, r8, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3e209c │ │ │ │ - bcs 0x148fa8 │ │ │ │ - @ instruction: 0x81b8f000 │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r3, lsr #16 │ │ │ │ - @ instruction: 0xf6444638 │ │ │ │ - vmov.i32 q8, #1280 @ 0x00000500 │ │ │ │ - movwls r0, #21002 @ 0x520a │ │ │ │ - mrc2 7, 5, pc, cr0, cr1, {7} │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmiage sp, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdalt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff24f7f7 │ │ │ │ - blls 0x248bfc │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + @ instruction: 0xff8af7f7 │ │ │ │ + blls 0x248bec │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x1829a8 │ │ │ │ - stmdage r4, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscsvc pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + bcs 0x182a7c │ │ │ │ + stmdage r9!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + subseq pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261e34 │ │ │ │ + blls 0x261f5c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7faa8ae │ │ │ │ - stmdage r8, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - ldcvs 14, cr15, [sl, #-828]! @ 0xfffffcc4 │ │ │ │ - blls 0x233cec │ │ │ │ - @ instruction: 0xf8d2990b │ │ │ │ - @ instruction: 0x065c20f8 │ │ │ │ - rscseq pc, r0, #2 │ │ │ │ - rschi pc, r1, #0, 2 │ │ │ │ - @ instruction: 0xf43a2a00 │ │ │ │ - stmdbcs r0, {r0, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - svcge 0x00def47a │ │ │ │ - vmla.i8 d26, d7, d8 │ │ │ │ - vsubl.s8 q10, d0, d17 │ │ │ │ - @ instruction: 0xf7f1020d │ │ │ │ - blls 0x261dec │ │ │ │ + @ instruction: 0xf7fba911 │ │ │ │ + stmdage r8, {r1, r3, r4, r6, fp, ip, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + @ instruction: 0xff6cf7f7 │ │ │ │ + blls 0x248c28 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x1829ac │ │ │ │ + stmdage fp, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + rscsvc pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf7f19305 │ │ │ │ + blls 0x261f20 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7faa88a │ │ │ │ - ldmibvc fp, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - svclt 0x00942b02 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - stcllt 7, cr15, [ip, #-1004]! @ 0xfffffc14 │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 5, pc, cr2, cr7, {7} @ │ │ │ │ - @ instruction: 0x46386d3a │ │ │ │ + @ instruction: 0xf7fba8f3 │ │ │ │ + stmdage r8, {r2, r3, r4, r5, fp, ip, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + @ instruction: 0xff16f7f7 │ │ │ │ + @ instruction: 0x46306d32 │ │ │ │ + stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ + @ instruction: 0xf002065c │ │ │ │ + @ instruction: 0xf10002f0 │ │ │ │ + bcs 0x102fa8 │ │ │ │ + stmdage r9!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47b2900 │ │ │ │ + stmdbge r8, {r1, r2, r5, fp, sp, pc} │ │ │ │ + adcmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + mrc2 7, 4, pc, cr14, cr1, {7} │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + ldmge r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r9, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf00379db │ │ │ │ + blcs 0x1630b0 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + @ instruction: 0xf7fb2301 │ │ │ │ + stmdage r8, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + mcr2 7, 7, pc, cr10, cr7, {7} @ │ │ │ │ + @ instruction: 0x46306d32 │ │ │ │ stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ @ instruction: 0xf002065d │ │ │ │ @ instruction: 0xf10002f0 │ │ │ │ - bcs 0x102eb0 │ │ │ │ - svcge 0x00b4f43a │ │ │ │ + bcs 0x102eb8 │ │ │ │ + svcge 0x00fdf43a │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ - stmdbge r8, {r0, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - adcpl pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + stmdbge r8, {r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + eorsvs pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr0, cr1, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr2, cr1, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdage sp, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - svclt 0x00a4f7fa │ │ │ │ + stmiage r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00edf7fa │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 5, pc, cr4, cr7, {7} │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - @ instruction: 0xf0129b05 │ │ │ │ - @ instruction: 0xf43a6f80 │ │ │ │ - bls 0x3ce310 │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182cb4 │ │ │ │ - svcge 0x008ef47a │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbscs pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261d48 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7faa838 │ │ │ │ - stmdage r8, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3e1f38 │ │ │ │ - bcs 0x10910c │ │ │ │ - svcge 0x0074f47a │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7f7970c │ │ │ │ + @ instruction: 0xf8d6feff │ │ │ │ + blls 0x22a818 │ │ │ │ + svcvs 0x0080f012 │ │ │ │ + svcge 0x00dff43a │ │ │ │ + bcs 0x148d10 │ │ │ │ + mvnshi pc, r0 │ │ │ │ + @ instruction: 0xf47a2a02 │ │ │ │ + @ instruction: 0x4621afd8 │ │ │ │ + vmin.s8 d20, d12, d16 │ │ │ │ + vmvn.i32 d19, #2304 @ 0x00000900 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + mcr2 7, 2, pc, cr14, cr1, {7} @ │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + stmge r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00c9f7fa │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + @ instruction: 0xf7f7970c │ │ │ │ + bls 0x3e208c │ │ │ │ + bcs 0x109130 │ │ │ │ + svcge 0x00bff47a │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rscsmi pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - mcr2 7, 0, pc, cr2, cr1, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr6, cr1, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdage pc, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ - svclt 0x0066f7fa │ │ │ │ + stmdage r8!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00b1f7fa │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 3, pc, cr8, cr7, {7} │ │ │ │ - blls 0x248d54 │ │ │ │ - @ instruction: 0xf47a2a00 │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ - vmvn.i32 q10, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f1020a │ │ │ │ - blls 0x261ce4 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7faa806 │ │ │ │ - stmdage r8, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - @ instruction: 0xf244fe5f │ │ │ │ + @ instruction: 0xf7f7970c │ │ │ │ + bls 0x3e205c │ │ │ │ + bcs 0x109160 │ │ │ │ + svcge 0x00a7f47a │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + rsbsmi pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + mrc2 7, 0, pc, cr14, cr1, {7} │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + ldmdage r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x0099f7fa │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + @ instruction: 0xf7f7970c │ │ │ │ + vceq.f32 d31, d20, d29 │ │ │ │ vsubl.s8 q10, d0, d25 │ │ │ │ - @ instruction: 0xf7fa020a │ │ │ │ - ssub8mi fp, r9, r0 │ │ │ │ + @ instruction: 0xf7fb020a │ │ │ │ + @ instruction: 0x4619b83b │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 2, pc, cr2, cr7, {7} │ │ │ │ - adcpl pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r6, #192, 4 │ │ │ │ - svclt 0x00e3f7fa │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 2, pc, cr6, cr7, {7} @ │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ + @ instruction: 0xf7f7970c │ │ │ │ + @ instruction: 0xf649fea1 │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ + @ instruction: 0xf7fb0206 │ │ │ │ + stmdage r8, {r0, r1, r2, r3, r5, fp, ip, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + mrc2 7, 4, pc, cr6, cr7, {7} │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43a6f80 │ │ │ │ - bls 0x3ce234 │ │ │ │ + bls 0x3ce38c │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182f84 │ │ │ │ - svcge 0x0020f47a │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rsbseq pc, r5, #76, 4 @ 0xc0000004 │ │ │ │ + bcs 0x182f98 │ │ │ │ + svcge 0x006ff47a │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + eorsne pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261c6c │ │ │ │ + blls 0x261d68 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7faa817 │ │ │ │ + stmdage r8, {r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + mrc2 7, 3, pc, cr2, cr7, {7} │ │ │ │ + blls 0x248e1c │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x182fa0 │ │ │ │ + svcge 0x0051f47a │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + adcseq pc, r9, #76, 4 @ 0xc0000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f19305 │ │ │ │ + blls 0x261d2c │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faafca │ │ │ │ - stmdage r8, {r0, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7faaff9 │ │ │ │ + stmdage r8, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3e1e58 │ │ │ │ - bcs 0x1491ec │ │ │ │ - rsbhi pc, fp, #0 │ │ │ │ - @ instruction: 0xf47a2a02 │ │ │ │ - strtmi sl, [r1], -r1, lsl #30 │ │ │ │ - @ instruction: 0xf64b4638 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - stc2 7, cr15, [lr, #964] @ 0x3c4 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x00abf47a │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr2, cr10, {7} │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 0, pc, cr2, cr7, {7} @ │ │ │ │ - blls 0x248e40 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + mrc2 7, 2, pc, cr4, cr7, {7} │ │ │ │ + blls 0x248e58 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182c7c │ │ │ │ - mcrge 4, 7, pc, cr2, cr10, {3} @ │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - addvc pc, r5, #78643200 @ 0x4b00000 │ │ │ │ + bcs 0x182c94 │ │ │ │ + svcge 0x0033f47a │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + subeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261bf0 │ │ │ │ + blls 0x261cf0 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faaf8c │ │ │ │ - @ instruction: 0xf245bed3 │ │ │ │ - vqdmlal.s q10, d0, d1[3] │ │ │ │ + @ instruction: 0xf7faafdb │ │ │ │ + vmax.f32 d27, d5, d20 │ │ │ │ + vrsra.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7fb030d │ │ │ │ - @ instruction: 0xf411bd3a │ │ │ │ + @ instruction: 0xf411bd83 │ │ │ │ @ instruction: 0xf43a4f70 │ │ │ │ - bcs 0x18e178 │ │ │ │ - mcrge 4, 6, pc, cr6, cr10, {3} @ │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - eorpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + bcs 0x18e2d4 │ │ │ │ + svcge 0x0017f47a │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + adcpl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261bb8 │ │ │ │ + blls 0x261cb8 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faaf70 │ │ │ │ - ldcvs 14, cr11, [sl, #-732]! @ 0xfffffd24 │ │ │ │ + @ instruction: 0xf7faafbf │ │ │ │ + ldcvs 15, cr11, [r2, #-32]! @ 0xffffffe0 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ rsbshi pc, r0, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faad71 │ │ │ │ - ldcvs 14, cr11, [sl, #-660]! @ 0xfffffd6c │ │ │ │ + @ instruction: 0xf7faad86 │ │ │ │ + ldcvs 14, cr11, [r2, #-984]! @ 0xfffffc28 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ rschi pc, r2, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faa8b5 │ │ │ │ - ldcvs 14, cr11, [sl, #-588]! @ 0xfffffdb4 │ │ │ │ + @ instruction: 0xf7faa8e3 │ │ │ │ + ldcvs 14, cr11, [r2, #-912]! @ 0xfffffc70 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ sbcshi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faae7f │ │ │ │ - vceq.f32 d27, d18, d1 │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - bl 0x162fc0 │ │ │ │ + @ instruction: 0xf7faae89 │ │ │ │ + @ instruction: 0xf242bed2 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ + bl 0x162fd8 │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ - movwls r4, #22072 @ 0x5638 │ │ │ │ + movwls r4, #22064 @ 0x5630 │ │ │ │ asrscs pc, r2 @ @ │ │ │ │ - mcr2 7, 4, pc, cr14, cr6, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr8, cr6, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr0, cr10, {1} │ │ │ │ - svclt 0x0025f7fa │ │ │ │ - @ instruction: 0xf8d26d3a │ │ │ │ + mcrge 4, 6, pc, cr1, cr10, {1} @ │ │ │ │ + svclt 0x0074f7fa │ │ │ │ + @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r7, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeaf24 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr12, cr10, {7} │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + bcs 0xeaf3c │ │ │ │ + mcrge 4, 2, pc, cr6, cr15, {3} @ │ │ │ │ + mcrlt 7, 5, pc, cr13, cr10, {7} @ │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x261324 │ │ │ │ + blls 0x261484 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - @ instruction: 0xf7faae53 │ │ │ │ - ldcvs 15, cr11, [sl, #-32]! @ 0xffffffe0 │ │ │ │ + @ instruction: 0xf7faaea4 │ │ │ │ + ldcvs 15, cr11, [r2, #-348]! @ 0xfffffea4 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorshi pc, sl, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faadb5 │ │ │ │ - ldcvs 14, cr11, [sl, #-252]! @ 0xffffff04 │ │ │ │ + @ instruction: 0xf7faadc4 │ │ │ │ + ldcvs 14, cr11, [r2, #-576]! @ 0xfffffdc0 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ subhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faadc2 │ │ │ │ - ldcvs 14, cr11, [sl, #-180]! @ 0xffffff4c │ │ │ │ + @ instruction: 0xf7faadd0 │ │ │ │ + ldcvs 14, cr11, [r2, #-504]! @ 0xfffffe08 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ subhi pc, r6, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faad59 │ │ │ │ - ldcvs 14, cr11, [sl, #-108]! @ 0xffffff94 │ │ │ │ + @ instruction: 0xf7faad6a │ │ │ │ + ldcvs 14, cr11, [r2, #-432]! @ 0xfffffe50 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ adcshi pc, r8, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faaa2f │ │ │ │ - b 0x1111ff8 │ │ │ │ - ldrbeq r0, [r5], r4, lsl #4 │ │ │ │ - mcrge 5, 0, pc, cr4, cr10, {1} @ │ │ │ │ - blt 0x14207dc │ │ │ │ - @ instruction: 0xf8d26d3a │ │ │ │ + @ instruction: 0xf7faaa5b │ │ │ │ + b 0x1112154 │ │ │ │ + ldrbeq r0, [r1], r4, lsl #4 │ │ │ │ + mrcge 5, 2, APSR_nzcv, cr5, cr10, {1} │ │ │ │ + blt 0x1f207f4 │ │ │ │ + @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r5, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeaffc │ │ │ │ - bge 0xff05f9fc │ │ │ │ - ldcllt 7, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ - @ instruction: 0xf8d26d3a │ │ │ │ + bcs 0xeb014 │ │ │ │ + bge 0xffa9fa14 │ │ │ │ + mcrlt 7, 2, pc, cr1, cr10, {7} @ │ │ │ │ + @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r2, r4, r5, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb020 │ │ │ │ - bge 0xff51fa20 │ │ │ │ - ldcllt 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ - @ instruction: 0xf8d26d3a │ │ │ │ + bcs 0xeb038 │ │ │ │ + bge 0xfff1fa38 │ │ │ │ + mcrlt 7, 1, pc, cr15, cr10, {7} @ │ │ │ │ + @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r6, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb044 │ │ │ │ - blge 0xe9fa44 │ │ │ │ - stcllt 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ - eorsvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + bcs 0xeb05c │ │ │ │ + blge 0x175fa5c │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr13, cr10, {7} │ │ │ │ + rsbvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ @ instruction: 0xf8d29305 │ │ │ │ @ instruction: 0xf7f621d0 │ │ │ │ - blls 0x261fcc │ │ │ │ + blls 0x2620cc │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - @ instruction: 0xf7faadbb │ │ │ │ - ldcvs 14, cr11, [sl, #-448]! @ 0xfffffe40 │ │ │ │ + @ instruction: 0xf7faae0c │ │ │ │ + ldcvs 14, cr11, [r2, #-764]! @ 0xfffffd04 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47d2a00 │ │ │ │ - @ instruction: 0xf7faac3d │ │ │ │ - ldcvs 13, cr11, [sl, #-668]! @ 0xfffffd64 │ │ │ │ + @ instruction: 0xf7faac73 │ │ │ │ + ldcvs 13, cr11, [r2, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0xf7faaf6e │ │ │ │ - ldcvs 13, cr11, [sl, #-596]! @ 0xfffffdac │ │ │ │ + @ instruction: 0xf7faaf9e │ │ │ │ + ldcvs 13, cr11, [r2, #-920]! @ 0xfffffc68 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorhi pc, r6, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faadf7 │ │ │ │ - ldcvs 13, cr11, [sl, #-524]! @ 0xfffffdf4 │ │ │ │ + @ instruction: 0xf7faadfe │ │ │ │ + ldcvs 13, cr11, [r2, #-848]! @ 0xfffffcb0 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47d2a00 │ │ │ │ - @ instruction: 0xf7faab30 │ │ │ │ - ldcvs 13, cr11, [sl, #-452]! @ 0xfffffe3c │ │ │ │ + @ instruction: 0xf7faab69 │ │ │ │ + ldcvs 13, cr11, [r2, #-776]! @ 0xfffffcf8 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faaaaa │ │ │ │ - ldcvs 13, cr11, [sl, #-380]! @ 0xfffffe84 │ │ │ │ + @ instruction: 0xf7faaace │ │ │ │ + ldcvs 13, cr11, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ @ instruction: 0x81b4f000 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0xf7faaef2 │ │ │ │ - ldcvs 13, cr11, [sl, #-308]! @ 0xfffffecc │ │ │ │ + @ instruction: 0xf7faaf23 │ │ │ │ + ldcvs 13, cr11, [r2, #-632]! @ 0xfffffd88 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ @ instruction: 0x81aef000 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faae5b │ │ │ │ - ldcvs 13, cr11, [sl, #-236]! @ 0xffffff14 │ │ │ │ + ldcvs 13, cr11, [r2, #-560]! @ 0xfffffdd0 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faab71 │ │ │ │ - bcs 0x111e38 │ │ │ │ - stcge 4, cr15, [r6, #-232]! @ 0xffffff18 │ │ │ │ + @ instruction: 0xf7faab8c │ │ │ │ + bcs 0x111f94 │ │ │ │ + ldclge 4, cr15, [r7, #-232]! @ 0xffffff18 │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ - stmdbge r8, {r0, r1, r5, r8, sl, fp, sp, pc} │ │ │ │ - rscspl pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + stmdbge r8, {r2, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + rsbsvs pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261874 │ │ │ │ + blls 0x261974 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faadce │ │ │ │ - ldcvs 13, cr11, [sl, #-84]! @ 0xffffffac │ │ │ │ + @ instruction: 0xf7faae1d │ │ │ │ + ldcvs 13, cr11, [r2, #-408]! @ 0xfffffe68 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ sbchi pc, r2, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faabf4 │ │ │ │ - bcs 0x111dec │ │ │ │ - stcge 4, cr15, [r0, #-232] @ 0xffffff18 │ │ │ │ + @ instruction: 0xf7faac08 │ │ │ │ + bcs 0x111f48 │ │ │ │ + ldclge 4, cr15, [r1, #-232] @ 0xffffff18 │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ - rsbmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + stmdbge r8, {r1, r2, r3, r6, r8, sl, fp, sp, pc} │ │ │ │ + rscmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261828 │ │ │ │ + blls 0x261928 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faada8 │ │ │ │ - ldcvs 12, cr11, [sl, #-956]! @ 0xfffffc44 │ │ │ │ + @ instruction: 0xf7faadf7 │ │ │ │ + ldcvs 13, cr11, [r2, #-256]! @ 0xffffff00 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ addhi pc, r4, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faaadb │ │ │ │ - ldcvs 12, cr11, [sl, #-884]! @ 0xfffffc8c │ │ │ │ + @ instruction: 0xf7faaaf8 │ │ │ │ + ldcvs 13, cr11, [r2, #-184]! @ 0xffffff48 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r1, r2, r3, r4, r5, r6, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb244 │ │ │ │ - bge 0xffcdfc44 │ │ │ │ - stcllt 7, cr15, [ip], {250} @ 0xfa │ │ │ │ - @ instruction: 0xf8d26d3a │ │ │ │ + bcs 0xeb25c │ │ │ │ + blge 0x3dfc5c │ │ │ │ + ldclt 7, cr15, [sp, #-1000] @ 0xfffffc18 │ │ │ │ + @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ suble r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0xf7faae0e │ │ │ │ - ldcvs 12, cr11, [sl, #-748]! @ 0xfffffd14 │ │ │ │ + @ instruction: 0xf7faae41 │ │ │ │ + ldcvs 13, cr11, [r2, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r2, r3, r5, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb288 │ │ │ │ - bge 0xfe1dfc88 │ │ │ │ - stclt 7, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ - @ instruction: 0xf8d26d3a │ │ │ │ + bcs 0xeb2a0 │ │ │ │ + bge 0xfe95fca0 │ │ │ │ + ldcllt 7, cr15, [fp], #1000 @ 0x3e8 │ │ │ │ + @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ rsbsle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faad7b │ │ │ │ - ldcvs 12, cr11, [sl, #-612]! @ 0xfffffd9c │ │ │ │ + @ instruction: 0xf7faad7d │ │ │ │ + ldcvs 12, cr11, [r2, #-936]! @ 0xfffffc58 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r1, r2, r4, r5, r6, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb2cc │ │ │ │ - stcge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ - stclt 7, cr15, [r8], {250} @ 0xfa │ │ │ │ - @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163318 │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb2e8 │ │ │ │ - bge 0x165fce4 │ │ │ │ - ldcllt 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ + bcs 0xeb2e4 │ │ │ │ + stcge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ + ldcllt 7, cr15, [r9], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163330 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb300 │ │ │ │ - stclge 4, cr15, [r3, #504] @ 0x1f8 │ │ │ │ - ldcllt 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ + bge 0x1ddfcfc │ │ │ │ + stcllt 7, cr15, [sp], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163348 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb318 │ │ │ │ - bge 0xfff9fd0c │ │ │ │ - stcllt 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ + ldclge 4, cr15, [r6, #504]! @ 0x1f8 │ │ │ │ + stcllt 7, cr15, [r1], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163360 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb330 │ │ │ │ - bge 0x169fd2c │ │ │ │ - mrrclt 7, 15, pc, r8, cr10 @ │ │ │ │ + blge 0xd1fd24 │ │ │ │ + ldclt 7, cr15, [r5], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163378 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb348 │ │ │ │ - bge 0x1cdfd44 │ │ │ │ - mcrrlt 7, 15, pc, ip, cr10 @ │ │ │ │ + bge 0x1ddfd44 │ │ │ │ + stclt 7, cr15, [r9], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163390 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb360 │ │ │ │ - blge 0xd5fd5c │ │ │ │ - mcrrlt 7, 15, pc, r0, cr10 @ │ │ │ │ + bge 0xfe3dfd5c │ │ │ │ + ldclt 7, cr15, [sp], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1633a8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb378 │ │ │ │ - blge 0x11fd74 │ │ │ │ - ldclt 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ + blge 0x125fd74 │ │ │ │ + ldclt 7, cr15, [r1], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1633c0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb390 │ │ │ │ - ldmdbge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stclt 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ + blge 0x65fd8c │ │ │ │ + stclt 7, cr15, [r5], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1633d8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb3a8 │ │ │ │ - ldclge 4, cr15, [lr], #508 @ 0x1fc │ │ │ │ - ldclt 7, cr15, [ip], {250} @ 0xfa │ │ │ │ + stmdbge r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldcllt 7, cr15, [r9], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1633f0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb3c0 │ │ │ │ - ldcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ - ldclt 7, cr15, [r0], {250} @ 0xfa │ │ │ │ + stcge 4, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ + stcllt 7, cr15, [sp], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163408 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb3d8 │ │ │ │ - blge 0x1f9fdd4 │ │ │ │ - stclt 7, cr15, [r4], {250} @ 0xfa │ │ │ │ + ldcge 4, cr15, [r2, #-508] @ 0xfffffe04 │ │ │ │ + stcllt 7, cr15, [r1], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163420 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb3f0 │ │ │ │ - bge 0x111fdec │ │ │ │ - bllt 0xfff20bdc │ │ │ │ + blge 0xfe35fdec │ │ │ │ + mrrclt 7, 15, pc, r5, cr10 @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163438 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb408 │ │ │ │ - ldmdbge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - bllt 0xffc20bf4 │ │ │ │ + bge 0x17dfe04 │ │ │ │ + mcrrlt 7, 15, pc, r9, cr10 @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163450 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb420 │ │ │ │ - blge 0x1e5fe1c │ │ │ │ - bllt 0xff920c0c │ │ │ │ + ldmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldclt 7, cr15, [sp], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163468 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb438 │ │ │ │ - blge 0x59fe34 │ │ │ │ - bllt 0xff620c24 │ │ │ │ + blge 0xfe1dfe34 │ │ │ │ + ldclt 7, cr15, [r1], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163480 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb450 │ │ │ │ - ldmge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - bllt 0xff320c3c │ │ │ │ + blge 0x9dfe4c │ │ │ │ + stclt 7, cr15, [r5], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163498 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb468 │ │ │ │ - blge 0xfe7dfe64 │ │ │ │ - bllt 0xff020c54 │ │ │ │ + ldmge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldclt 7, cr15, [r9], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1634b0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb480 │ │ │ │ - ldclge 4, cr15, [r2, #504] @ 0x1f8 │ │ │ │ - bllt 0xfed20c6c │ │ │ │ + blge 0xfea9fe7c │ │ │ │ + stclt 7, cr15, [sp], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1634c8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb498 │ │ │ │ - blge 0xfe99fe94 │ │ │ │ - bllt 0xfea20c84 │ │ │ │ + mcrge 4, 0, pc, cr0, cr14, {3} @ │ │ │ │ + stclt 7, cr15, [r1], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1634e0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb4b0 │ │ │ │ - ldcge 4, cr15, [sp, #-504]! @ 0xfffffe08 │ │ │ │ - bllt 0xfe720c9c │ │ │ │ + blge 0xfec1feac │ │ │ │ + bllt 0xffe60c9c │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1634f8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb4c8 │ │ │ │ - stcge 4, cr15, [ip], #508 @ 0x1fc │ │ │ │ - bllt 0xfe420cb4 │ │ │ │ + stclge 4, cr15, [lr, #-504]! @ 0xfffffe08 │ │ │ │ + bllt 0xffb60cb4 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163510 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb4e0 │ │ │ │ - ldmdbge pc!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ - bllt 0xfe120ccc │ │ │ │ + stcge 4, cr15, [ip], #508 @ 0x1fc │ │ │ │ + bllt 0xff860ccc │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163528 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb4f8 │ │ │ │ - ldmge pc!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ - bllt 0x1e20ce4 │ │ │ │ + ldmdbge r8!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bllt 0xff560ce4 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163540 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb510 │ │ │ │ - stclge 4, cr15, [r1, #-504] @ 0xfffffe08 │ │ │ │ - bllt 0x1b20cfc │ │ │ │ + stmiage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bllt 0xff260cfc │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163558 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb528 │ │ │ │ - blge 0xff51ff24 │ │ │ │ - bllt 0x1820d14 │ │ │ │ + ldclge 4, cr15, [r1, #-504]! @ 0xfffffe08 │ │ │ │ + bllt 0xfef60d14 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163570 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb540 │ │ │ │ - svcge 0x0076f47e │ │ │ │ - bllt 0x1520d2c │ │ │ │ - @ instruction: 0xf8d26d3a │ │ │ │ + blge 0xff6dff3c │ │ │ │ + bllt 0xfec60d2c │ │ │ │ + @ instruction: 0xf00279d2 │ │ │ │ + bcs 0x163588 │ │ │ │ + andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ + bcs 0xeb558 │ │ │ │ + svcge 0x00a2f47e │ │ │ │ + bllt 0xfe960d44 │ │ │ │ + @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ andle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47c2a00 │ │ │ │ - @ instruction: 0xf7faae5c │ │ │ │ - ldmibvc r2, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7faae98 │ │ │ │ + ldmibvc r2, {r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47c2a00 │ │ │ │ - @ instruction: 0xf7faae50 │ │ │ │ - svclt 0x0000bb33 │ │ │ │ + @ instruction: 0xf7faae8c │ │ │ │ + svclt 0x0000bb84 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ - blmi 0xfed4f008 │ │ │ │ + blmi 0xfed0f020 │ │ │ │ eorcs r4, r4, #13631488 @ 0xd00000 │ │ │ │ andls r2, r3, r0, lsl #2 │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ @ instruction: 0xf1c60300 │ │ │ │ - movwcs lr, #3694 @ 0xe6e │ │ │ │ + movwcs lr, #3706 @ 0xe7a │ │ │ │ orrsvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ suble r4, r2, r4, ror pc │ │ │ │ svcvs 0x0038f113 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ - ldmdavs sl, {r0, r2, r5, r7, r8, r9, fp, lr} │ │ │ │ + ldmdavs sl, {r2, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addhi pc, fp, #64 @ 0x40 │ │ │ │ + addhi pc, r8, #64 @ 0x40 │ │ │ │ tstcs r0, sp, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - vmull.u8 q8, d21, d25 │ │ │ │ - @ instruction: 0xf0013203 │ │ │ │ - vorr.i32 d16, #208 @ 0x000000d0 │ │ │ │ - tstmi r1, #67108866 @ 0x4000002 │ │ │ │ - streq pc, [pc, -r5] │ │ │ │ - bne 0x65d734 │ │ │ │ + vmull.u8 q8, d21, d28 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + vmov.i32 d16, #13631488 @ 0x00d00000 │ │ │ │ + tstmi r4, #67108866 @ 0x4000002 │ │ │ │ + @ instruction: 0x1c15ea4f │ │ │ │ + strcs pc, [r1], -r5, asr #7 │ │ │ │ andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ - vrsubhn.i16 d20, , q4 │ │ │ │ - blcs 0x16c608 │ │ │ │ - mrshi pc, (UNDEF: 2) @ │ │ │ │ + streq pc, [pc, -r5] │ │ │ │ + blcs 0x17489c │ │ │ │ + mrshi pc, (UNDEF: 1) @ │ │ │ │ rsble r2, r5, r3, lsl #22 │ │ │ │ - ldrls r2, [r7, -r1, lsl #22] │ │ │ │ - tstphi r3, r0 @ p-variant is OBSOLETE │ │ │ │ - ldmdbge r2, {r3, r4, r8, ip, pc} │ │ │ │ - @ instruction: 0xf00a9803 │ │ │ │ - andsls r0, r3, #67108864 @ 0x4000000 │ │ │ │ - tstls r6, #0, 4 │ │ │ │ - movtne pc, #9157 @ 0x23c5 @ │ │ │ │ - vmov.i32 d25, #-738197504 @ 0xd4000000 │ │ │ │ - tstls r5, #64, 10 @ 0x10000000 │ │ │ │ - ldrls r2, [r2, #-769] @ 0xfffffcff │ │ │ │ - tstcs r9, #3358720 @ 0x334000 │ │ │ │ - blx 0x3a0e18 │ │ │ │ - bls 0x1dcd40 │ │ │ │ + stmib sp, {r0, r8, r9, fp, sp}^ │ │ │ │ + @ instruction: 0x97172613 │ │ │ │ + tstphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ + ldmdbge r2, {r0, r1, fp, ip, pc} │ │ │ │ + movweq pc, #4108 @ 0x100c @ │ │ │ │ + tstls r6, #24, 8 @ 0x18000000 │ │ │ │ + strbne pc, [r2], #-965 @ 0xfffffc3b @ │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + tstls sl, #64, 10 @ 0x10000000 │ │ │ │ + ldrls r2, [r5], #-768 @ 0xfffffd00 │ │ │ │ + tstls r9, #75497472 @ 0x4800000 │ │ │ │ + blx 0x1820e30 │ │ │ │ + bls 0x1dcd58 │ │ │ │ orrne pc, r1, #335544323 @ 0x14000003 │ │ │ │ @ instruction: 0xf8d2469b │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ stmdacs r0, {sp} │ │ │ │ ldcvs 0, cr13, [r2, #-728] @ 0xfffffd28 │ │ │ │ @ instruction: 0xf0010ca9 │ │ │ │ vorr.i32 d16, #208 @ 0x000000d0 │ │ │ │ movwmi r3, #4099 @ 0x1003 │ │ │ │ ldmdavs r2, {r2, r8, ip, pc} │ │ │ │ andeq pc, lr, #18 │ │ │ │ - beq 0xb96f34 │ │ │ │ + beq 0xb96f4c │ │ │ │ tstpeq pc, r2 @ p-variant is OBSOLETE │ │ │ │ stmiale r4!, {r1, r3, r8, fp, sp} │ │ │ │ andeq pc, ip, #2 │ │ │ │ strne pc, [r1, -r5, asr #7] │ │ │ │ @ instruction: 0xf0002a04 │ │ │ │ - bcs 0x3035e8 │ │ │ │ - @ instruction: 0x81b3f000 │ │ │ │ + bcs 0x3035f8 │ │ │ │ + @ instruction: 0x81b1f000 │ │ │ │ vhadd.s8 d18, d2, d12 │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ - blcs 0x1a3768 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ + blcs 0x1a3780 │ │ │ │ andcs pc, r1, #0, 22 │ │ │ │ @ instruction: 0xf8d09803 │ │ │ │ ldmib r2, {r3, r7, sp, lr}^ │ │ │ │ @ instruction: 0xf8d29aec │ │ │ │ andls r2, r5, #184, 6 @ 0xe0000002 │ │ │ │ - sbcshi pc, r8, r0, asr #32 │ │ │ │ + sbcshi pc, r6, r0, asr #32 │ │ │ │ andeq lr, r2, #303104 @ 0x4a000 │ │ │ │ orrle r2, r4, r1, lsl #20 │ │ │ │ @ instruction: 0xf0059306 │ │ │ │ - blls 0x2a2848 │ │ │ │ + blls 0x2a2840 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x1c3514 │ │ │ │ + bls 0x1c3524 │ │ │ │ ldrdmi pc, [r4], r2 │ │ │ │ @ instruction: 0xf284fab4 │ │ │ │ - sbcs r0, r2, r2, asr r9 │ │ │ │ + sbcs r0, r0, r2, asr r9 │ │ │ │ @ instruction: 0xf53f06c9 │ │ │ │ @ instruction: 0xe7c8af74 │ │ │ │ andne pc, r0, r5, lsl r4 @ │ │ │ │ svcge 0x0070f43f │ │ │ │ @ instruction: 0xf8d39b03 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ stmdacs r0, {sp} │ │ │ │ svcge 0x0068f43f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, sl, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ - strbeq sp, [fp], r2, lsl #2 │ │ │ │ + strbteq sp, [r3], r2, lsl #2 │ │ │ │ svcge 0x005ff53f │ │ │ │ strne pc, [r1], #965 @ 0x3c5 │ │ │ │ - beq 0x15ef30 │ │ │ │ + beq 0x15ef50 │ │ │ │ vrsubhn.i16 d19, , │ │ │ │ @ instruction: 0x2c031940 │ │ │ │ - bichi pc, pc, r0 │ │ │ │ + bichi pc, ip, r0 │ │ │ │ @ instruction: 0xf1ba9406 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - mcrcs 1, 0, r8, cr3, cr5, {5} │ │ │ │ + mcrcs 1, 0, r8, cr3, cr2, {5} │ │ │ │ svcge 0x004df43f │ │ │ │ @ instruction: 0xf0002e04 │ │ │ │ - mcrcs 1, 0, r8, cr2, cr8, {7} │ │ │ │ - bicshi pc, pc, r0 │ │ │ │ + mcrcs 1, 0, r8, cr2, cr5, {7} │ │ │ │ + bicshi pc, ip, r0 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ - stmdals r3, {r1, r3, r4, r6, r7, r8, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r4, r6, r7, r8, pc} │ │ │ │ @ instruction: 0xf0059204 │ │ │ │ - stmdacs r0, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmpphi r3, r0 @ p-variant is OBSOLETE │ │ │ │ + stmdacs r0, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1099a04 │ │ │ │ @ instruction: 0xf0440901 │ │ │ │ @ instruction: 0xf1a90ae0 │ │ │ │ movwcs r0, #5378 @ 0x1502 │ │ │ │ @ instruction: 0xf585fab5 │ │ │ │ biceq lr, r9, pc, asr #20 │ │ │ │ smlatbls r4, r3, r0, r4 │ │ │ │ - movwls r0, #47469 @ 0xb96d │ │ │ │ + movwls r0, #43373 @ 0xa96d │ │ │ │ @ instruction: 0xf76c9207 │ │ │ │ - andls pc, r5, r1, lsl pc @ │ │ │ │ - @ instruction: 0xff0ef76c │ │ │ │ + andls pc, r5, r5, lsl #30 │ │ │ │ + @ instruction: 0xff02f76c │ │ │ │ strmi r9, [r1], -r7, lsl #20 │ │ │ │ stmdals r3, {r3, ip, pc} │ │ │ │ - @ instruction: 0xf7c4920a │ │ │ │ - movwcs pc, #3987 @ 0xf93 @ │ │ │ │ - movwls r9, #30473 @ 0x7709 │ │ │ │ - @ instruction: 0xb70ae9dd │ │ │ │ - @ instruction: 0xf7d8e017 │ │ │ │ - blls 0x26286c │ │ │ │ - strmi r9, [r1], -r0, lsl #6 │ │ │ │ - strtmi r9, [r0], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf786461a │ │ │ │ - stmdbls r8, {r0, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ - strbmi r4, [r8], #1594 @ 0x63a │ │ │ │ - beq 0xff91f050 │ │ │ │ - @ instruction: 0xf7714608 │ │ │ │ - blls 0x2e2d5c │ │ │ │ - movwls r3, #29441 @ 0x7301 │ │ │ │ - vqsub.u8 d20, d16, d14 │ │ │ │ - stmdals r3, {r0, r1, r3, r4, r6, r8, pc} │ │ │ │ - andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8d09a08 │ │ │ │ - stmdbls r5, {r3, r7, ip, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xfe820ef2 │ │ │ │ - b 0x6f48d4 │ │ │ │ - sbcsle r0, r8, r5, lsl #30 │ │ │ │ - mrc2 7, 0, pc, cr0, cr8, {6} │ │ │ │ + @ instruction: 0xf7c49209 │ │ │ │ + movwcs pc, #4005 @ 0xfa5 @ │ │ │ │ + ldrdlt pc, [r8], -sp @ │ │ │ │ + ands r9, r7, r7, lsl #6 │ │ │ │ + mcr2 7, 3, pc, cr12, cr8, {6} @ │ │ │ │ movwls r9, #2821 @ 0xb05 │ │ │ │ - strmi r2, [r1], -r8, lsl #6 │ │ │ │ - @ instruction: 0x4620461a │ │ │ │ - @ instruction: 0xf826f786 │ │ │ │ - andeq pc, r1, r8, lsl #2 │ │ │ │ - mcr2 7, 0, pc, cr4, cr8, {6} @ │ │ │ │ - strbmi r9, [r0], -sl │ │ │ │ - mcr2 7, 0, pc, cr0, cr8, {6} @ │ │ │ │ - strmi r2, [r2], -r8, lsl #6 │ │ │ │ - andcs r9, r0, sl, lsl #18 │ │ │ │ - @ instruction: 0xf7859300 │ │ │ │ - strb pc, [r8, r7, asr #31] @ │ │ │ │ - tstls r9, #196608 @ 0x30000 │ │ │ │ - movweq pc, #12298 @ 0x300a @ │ │ │ │ - ldmdbge r2, {r3, r4, r8, ip, pc} │ │ │ │ + blls 0x1f47b0 │ │ │ │ + ldrmi r4, [sl], -r0, lsr #12 │ │ │ │ + @ instruction: 0xf842f786 │ │ │ │ + ldrbmi r9, [sl], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf02a44c8 │ │ │ │ + strmi r0, [r8], -r0, ror #21 │ │ │ │ + @ instruction: 0xff60f771 │ │ │ │ + movwcc r9, #6919 @ 0x1b07 │ │ │ │ + addsmi r9, lr, #469762048 @ 0x1c000000 │ │ │ │ + cmpphi sl, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8cd9803 │ │ │ │ + bls 0x30afd8 │ │ │ │ + ldrdcc pc, [r8], r0 │ │ │ │ + @ instruction: 0xf0039905 │ │ │ │ + @ instruction: 0xf7c8030f │ │ │ │ + strbmi pc, [r0], -pc, lsr #23 @ │ │ │ │ + svceq 0x0005ea18 │ │ │ │ + @ instruction: 0xf7d8d0d8 │ │ │ │ + blls 0x262908 │ │ │ │ + movwcs r9, #33536 @ 0x8300 │ │ │ │ + ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ + @ instruction: 0xf7864620 │ │ │ │ + @ instruction: 0xf108f81b │ │ │ │ + @ instruction: 0xf7d80001 │ │ │ │ + andls pc, sl, r9, lsr lr @ │ │ │ │ + @ instruction: 0xf7d84640 │ │ │ │ + movwcs pc, #36405 @ 0x8e35 @ │ │ │ │ + stmdbls sl, {r1, r9, sl, lr} │ │ │ │ + movwls r2, #0 │ │ │ │ + @ instruction: 0xffbcf785 │ │ │ │ + stmdals r3, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + stmib sp, {r1, r4, r8, fp, sp, pc}^ │ │ │ │ + vmov.i32 d18, #-754974720 @ 0xd3000000 │ │ │ │ + tstls r9, #192, 12 @ 0xc000000 │ │ │ │ + subpl pc, r0, #335544323 @ 0x14000003 │ │ │ │ + movweq pc, #12300 @ 0x300c @ │ │ │ │ vorr.i32 d25, #54784 @ 0x0000d600 │ │ │ │ - stmib sp, {r6, r7, r8, r9, ip}^ │ │ │ │ - vorr.i32 d22, #54272 @ 0x0000d400 │ │ │ │ ldrls r1, [r7, -r0, lsl #7] │ │ │ │ - vmov.i32 d25, #54016 @ 0x0000d300 │ │ │ │ - movwcc r5, #5440 @ 0x1540 │ │ │ │ - tstls sl, #75497472 @ 0x4800000 │ │ │ │ - @ instruction: 0xf90cf7f7 │ │ │ │ - tstls r9, #203423744 @ 0xc200000 │ │ │ │ - movweq pc, #4106 @ 0x100a @ │ │ │ │ - ldmdbge r2, {r3, r4, r8, ip, pc} │ │ │ │ - vorr.i32 d25, #54784 @ 0x0000d600 │ │ │ │ - stmdals r3, {r0, r7, r8, r9, ip} │ │ │ │ - tstvs r4, #3358720 @ 0x334000 │ │ │ │ + movwcc r9, #5144 @ 0x1418 │ │ │ │ + tstls sl, #22020096 @ 0x1500000 │ │ │ │ + @ instruction: 0xf7f79212 │ │ │ │ + @ instruction: 0xe6c3f95f │ │ │ │ + ldmdbge r2, {r0, r3, r4, r8, r9, ip, pc} │ │ │ │ + movweq pc, #4108 @ 0x100c @ │ │ │ │ + tstls r6, #196608 @ 0x30000 │ │ │ │ + strne pc, [r1], r5, asr #7 │ │ │ │ + subpl pc, r0, #335544323 @ 0x14000003 │ │ │ │ movtne pc, #965 @ 0x3c5 @ │ │ │ │ - @ instruction: 0xe7e89213 │ │ │ │ + @ instruction: 0xe7ea9418 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movwls r9, #26627 @ 0x6803 │ │ │ │ - stc2 0, cr15, [lr, #20] │ │ │ │ + stc2 0, cr15, [r8, #20] │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ adcshi pc, pc, r0 │ │ │ │ ldrmi r9, [ip], -r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf1baaf26 │ │ │ │ + @ instruction: 0xf1baaf28 │ │ │ │ svclt 0x00140f01 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, ip, sp, lr, pc} │ │ │ │ - andeq pc, pc, #5 │ │ │ │ - vsubl.u8 , d5, d15 │ │ │ │ - andsls r4, r0, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ + @ instruction: 0xf005920f │ │ │ │ + andsls r0, r0, #-268435456 @ 0xf0000000 │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ - bls 0x1c33e4 │ │ │ │ + bls 0x1c33f8 │ │ │ │ smlalcs pc, r8, r2, r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldrmi r8, [r0, #215] @ 0xd7 │ │ │ │ movwcs fp, #16156 @ 0x3f1c │ │ │ │ - bleq 0x1df1e8 │ │ │ │ + bleq 0x1df1fc │ │ │ │ @ instruction: 0xf76c9307 │ │ │ │ - strmi pc, [r0], r1, lsr #29 │ │ │ │ - cdp2 7, 6, cr15, cr10, cr12, {3} │ │ │ │ + pkhbtmi pc, r0, r7, lsl #29 @ │ │ │ │ + cdp2 7, 6, cr15, cr0, cr12, {3} │ │ │ │ andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7c49803 │ │ │ │ - @ instruction: 0xf1b9feef │ │ │ │ + @ instruction: 0xf1b9ff03 │ │ │ │ vpmax.f32 d16, d0, d0 │ │ │ │ andcs r8, r8, #132 @ 0x84 │ │ │ │ movweq pc, #61446 @ 0xf006 @ │ │ │ │ @ instruction: 0xf6469306 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ - blx 0x116e338 │ │ │ │ + blx 0x116e34c │ │ │ │ andls pc, ip, #-1342177280 @ 0xb0000000 │ │ │ │ - blls 0x2ab8ec │ │ │ │ + blls 0x2ab900 │ │ │ │ vpmax.s8 d15, d11, d2 │ │ │ │ - bls 0x20790c │ │ │ │ + bls 0x207920 │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0x0c03ea44 │ │ │ │ - bl 0x334b54 │ │ │ │ + bl 0x334b68 │ │ │ │ @ instruction: 0xf8cd0602 │ │ │ │ movwls r9, #32836 @ 0x8044 │ │ │ │ strls r9, [lr, #-1549] @ 0xfffff9f3 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs fp, #4060 @ 0xfdc │ │ │ │ @ instruction: 0xdd53990c │ │ │ │ @ instruction: 0xf04f9b0e │ │ │ │ @@ -215919,161 +215922,161 @@ │ │ │ │ movwls r1, #17152 @ 0x4300 │ │ │ │ strbtmi r9, [r5], -fp, lsl #28 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ eor ip, r6, r8, lsr #32 │ │ │ │ ldrtmi r9, [sl], -r6, lsl #22 │ │ │ │ strbmi r9, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7c89500 │ │ │ │ - bls 0x321b94 │ │ │ │ + bls 0x321bf8 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - stc2l 7, cr15, [r4, #-864]! @ 0xfffffca0 │ │ │ │ + ldc2 7, cr15, [sl, #864] @ 0x360 │ │ │ │ strmi r9, [r2], -r9, lsl #22 │ │ │ │ svceq 0x0002f1bb │ │ │ │ ldmdavs r9, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf1bbd05e │ │ │ │ subsle r0, r8, r3, lsl #30 │ │ │ │ svceq 0x0001f1bb │ │ │ │ @ instruction: 0xf775d052 │ │ │ │ - bls 0x2e137c │ │ │ │ + bls 0x2e1368 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7713401 │ │ │ │ - blls 0x262b98 │ │ │ │ + blls 0x262b84 │ │ │ │ strbeq pc, [r0, #37]! @ 0x25 @ │ │ │ │ ldrmi r4, [lr], #-1442 @ 0xfffffa5e │ │ │ │ - blls 0x2172b4 │ │ │ │ + blls 0x2172c8 │ │ │ │ bicsle r2, r5, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r8, lsl #20 │ │ │ │ @ instruction: 0xf7d84630 │ │ │ │ - blls 0x362694 │ │ │ │ + blls 0x362780 │ │ │ │ @ instruction: 0xf1bb4602 │ │ │ │ strbmi r0, [r0], -r2, lsl #30 │ │ │ │ eorsle r6, r2, r9, lsl r8 │ │ │ │ svceq 0x0003f1bb │ │ │ │ @ instruction: 0xf1bbd02c │ │ │ │ eorle r0, r6, r1, lsl #30 │ │ │ │ - mcr2 7, 7, pc, cr4, cr4, {3} @ │ │ │ │ + mrc2 7, 6, pc, cr10, cr4, {3} │ │ │ │ ldrtmi r9, [sl], -r6, lsl #22 │ │ │ │ strbmi r9, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7c89500 │ │ │ │ - @ instruction: 0xe7d4fa7f │ │ │ │ + bfi pc, r3, (invalid: 21:20) @ │ │ │ │ addsmi r1, r1, #23040 @ 0x5a00 │ │ │ │ movwcc sp, #8194 @ 0x2002 │ │ │ │ mvnsle r4, fp, lsl #5 │ │ │ │ @ instruction: 0xf10e9b0d │ │ │ │ ldrbmi r0, [r3, #-3585]! @ 0xfffff1ff │ │ │ │ @ instruction: 0xf8ddd19a │ │ │ │ - stmdbls pc, {r2, r6, ip, pc} @ │ │ │ │ + ldmdbls r0, {r2, r6, ip, pc} │ │ │ │ andle r2, r6, pc, lsl #18 │ │ │ │ vqrdmulh.s d15, d9, d10 │ │ │ │ - stmdals r3, {r4, r9, fp, ip, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7f600db │ │ │ │ - andcs pc, r1, r9, lsr lr @ │ │ │ │ - svccs 0x0003e5e8 │ │ │ │ - mcrge 4, 2, pc, cr10, cr15, {3} @ │ │ │ │ - @ instruction: 0xf774e5e3 │ │ │ │ - ldrb pc, [r7, fp, lsr #30] @ │ │ │ │ - @ instruction: 0xf804f775 │ │ │ │ + andcs pc, r1, r5, ror lr @ │ │ │ │ + svccs 0x0003e5ea │ │ │ │ + mcrge 4, 2, pc, cr12, cr15, {3} @ │ │ │ │ + @ instruction: 0xf774e5e5 │ │ │ │ + ldrb pc, [r7, r1, lsr #30] @ │ │ │ │ + @ instruction: 0xfffaf774 │ │ │ │ @ instruction: 0xf774e7d4 │ │ │ │ - bfi pc, r3, (invalid: 31:17) @ │ │ │ │ - @ instruction: 0xf856f775 │ │ │ │ + ldrb pc, [r1, r9, lsl #31] @ │ │ │ │ + @ instruction: 0xf84cf775 │ │ │ │ @ instruction: 0xf775e7ab │ │ │ │ - @ instruction: 0xe7a8f89b │ │ │ │ - @ instruction: 0xf874f775 │ │ │ │ + @ instruction: 0xe7a8f891 │ │ │ │ + @ instruction: 0xf86af775 │ │ │ │ @ instruction: 0xf8dde7a5 │ │ │ │ @ instruction: 0xf109c028 │ │ │ │ - blls 0x3e5628 │ │ │ │ + blls 0x3e563c │ │ │ │ stcleq 0, cr15, [r0], #176 @ 0xb0 │ │ │ │ @ instruction: 0xf47f4599 │ │ │ │ @ instruction: 0xf8ddaf7b │ │ │ │ strb lr, [r9, ip, lsr #32] │ │ │ │ @ instruction: 0xf57f06aa │ │ │ │ - strb sl, [r0, #3623] @ 0xe27 │ │ │ │ + strb sl, [r2, #3625] @ 0xe29 │ │ │ │ movwls r1, #27832 @ 0x6cb8 │ │ │ │ - @ instruction: 0xf998f7c8 │ │ │ │ + @ instruction: 0xf9acf7c8 │ │ │ │ @ instruction: 0xf1b89b06 │ │ │ │ tstle r7, r0, lsl #30 │ │ │ │ str r4, [sp, -r4, lsl #6]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf044d108 │ │ │ │ str r0, [r7, -r0, ror #9]! │ │ │ │ andle r2, r3, r0, ror #17 │ │ │ │ movwmi r2, #17155 @ 0x4303 │ │ │ │ @ instruction: 0xe721469b │ │ │ │ @ instruction: 0xf7c84618 │ │ │ │ - ldrb pc, [r7, r3, lsl #19]! @ │ │ │ │ - ldrbmi r9, [sl], -r9, lsl #30 │ │ │ │ - adcsle r2, r8, pc, lsl #30 │ │ │ │ - ldrtmi r9, [r9], -r6, lsl #22 │ │ │ │ - blx 0x28928c │ │ │ │ - @ instruction: 0xf7f6f303 │ │ │ │ - ldr pc, [r0, fp, ror #27]! │ │ │ │ - andls r9, r4, #196608 @ 0x30000 │ │ │ │ - ldc2l 0, cr15, [r8], #-20 @ 0xffffffec │ │ │ │ - adcle r2, sl, r0, lsl #16 │ │ │ │ - bls 0x1eea9c │ │ │ │ + @ instruction: 0xe7f7f997 │ │ │ │ + svccs 0x000f9a09 │ │ │ │ + blls 0x297570 │ │ │ │ + stmdals r3, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ + vpmax.u8 d15, d3, d6 │ │ │ │ + mcr2 7, 1, pc, cr8, cr6, {7} @ │ │ │ │ + stmdals r3, {r0, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0059204 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + cdpcs 0, 0, cr13, cr1, cr11, {5} │ │ │ │ + @ instruction: 0xf1099a04 │ │ │ │ + svclt 0x00080901 │ │ │ │ + @ instruction: 0xf43f46a2 │ │ │ │ + movwcs sl, #7768 @ 0x1e58 │ │ │ │ + tstcs r8, r5, asr r6 │ │ │ │ + adcmi r4, r3, r2, lsr #13 │ │ │ │ + ldrb r9, [sl], -r4, lsl #2 │ │ │ │ + streq pc, [r1, #-138] @ 0xffffff76 │ │ │ │ + svclt 0x00182e04 │ │ │ │ + streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ + @ instruction: 0xf47f2d00 │ │ │ │ + stmdals r3, {r7, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf0059205 │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + andcs sp, r8, #141 @ 0x8d │ │ │ │ + andls r2, r4, #33554432 @ 0x2000000 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - strtmi fp, [r2], r8, lsl #30 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr5, cr15, {1} │ │ │ │ - ldrbmi r2, [r5], -r1, lsl #6 │ │ │ │ - strtmi r2, [r2], r8, lsl #2 │ │ │ │ - smlatbls r4, r3, r0, r4 │ │ │ │ - @ instruction: 0xf08ae657 │ │ │ │ - cdpcs 5, 0, cr0, cr4, cr1, {0} │ │ │ │ - @ instruction: 0xf045bf18 │ │ │ │ - stccs 5, cr0, [r0, #-4] │ │ │ │ - ldclge 4, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ - andls r9, r5, #196608 @ 0x30000 │ │ │ │ - mrrc2 0, 0, pc, sl, cr5 @ │ │ │ │ - addle r2, ip, r0, lsl #16 │ │ │ │ - strcs r2, [r2], #-520 @ 0xfffffdf8 │ │ │ │ - @ instruction: 0xf1099204 │ │ │ │ - bls 0x2256e0 │ │ │ │ - @ instruction: 0xf04f2304 │ │ │ │ - strls r0, [r6], #-2690 @ 0xfffff57e │ │ │ │ - @ instruction: 0xf1d7e63d │ │ │ │ - @ instruction: 0x4620fe13 │ │ │ │ - stclne 5, cr14, [r0], #-416 @ 0xfffffe60 │ │ │ │ - @ instruction: 0xf7c89204 │ │ │ │ - @ instruction: 0x4682f93f │ │ │ │ - @ instruction: 0xf0059803 │ │ │ │ - bls 0x222404 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - movwcs sl, #8050 @ 0x1f72 │ │ │ │ - @ instruction: 0xf1092108 │ │ │ │ - b 0x11e5714 │ │ │ │ - adcmi r0, r3, sl, lsl #20 │ │ │ │ - tstls r4, r0, lsl #10 │ │ │ │ - stccs 6, cr14, [r2], {35} @ 0x23 │ │ │ │ - stcne 0, cr13, [r0], #84 @ 0x54 │ │ │ │ - @ instruction: 0xf7c89205 │ │ │ │ - strmi pc, [r2], r7, lsr #18 │ │ │ │ - @ instruction: 0xf0059803 │ │ │ │ - stmdacs r0, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x005bf43f │ │ │ │ - andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ + movwcs r9, #18949 @ 0x4a05 │ │ │ │ + beq 0xfe19f430 │ │ │ │ + strb r9, [r0], -r6, lsl #8 │ │ │ │ + mcr2 1, 1, pc, cr10, cr7, {6} @ │ │ │ │ + strb r4, [fp, #-1568]! @ 0xfffff9e0 │ │ │ │ + andls r1, r4, #96, 24 @ 0x6000 │ │ │ │ + @ instruction: 0xf954f7c8 │ │ │ │ + stmdals r3, {r1, r7, r9, sl, lr} │ │ │ │ + ldc2 0, cr15, [ip], #-20 @ 0xffffffec │ │ │ │ + stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ + svcge 0x0073f43f │ │ │ │ + tstcs r8, r1, lsl #6 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x1207b50 │ │ │ │ - bls 0x225b6c │ │ │ │ + beq 0x39dc34 │ │ │ │ strcs r4, [r0, #-163] @ 0xffffff5d │ │ │ │ - andcs lr, r3, fp, lsl #12 │ │ │ │ - @ instruction: 0xf7c89204 │ │ │ │ - pkhbtmi pc, r2, r1, lsl #18 @ │ │ │ │ - @ instruction: 0xf0059803 │ │ │ │ - bls 0x2223a8 │ │ │ │ + strt r9, [r6], -r4, lsl #2 │ │ │ │ + andsle r2, r5, r2, lsl #24 │ │ │ │ + andls r1, r5, #160, 24 @ 0xa000 │ │ │ │ + @ instruction: 0xf93cf7c8 │ │ │ │ + stmdals r3, {r1, r7, r9, sl, lr} │ │ │ │ + stc2 0, cr15, [r4], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - tstcs r8, r4, asr #30 │ │ │ │ - stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x19f494 │ │ │ │ - strcs r4, [r0, #-1587] @ 0xfffff9cd │ │ │ │ - ldrb r9, [r6, #260]! @ 0x104 │ │ │ │ + movwcs sl, #8028 @ 0x1f5c │ │ │ │ + @ instruction: 0xf1092208 │ │ │ │ + andls r0, r4, #16384 @ 0x4000 │ │ │ │ + beq 0x39dc64 │ │ │ │ + adcmi r9, r3, r5, lsl #20 │ │ │ │ + str r2, [lr], -r0, lsl #10 │ │ │ │ + andls r2, r4, #3 │ │ │ │ + @ instruction: 0xf926f7c8 │ │ │ │ + stmdals r3, {r1, r7, r9, sl, lr} │ │ │ │ + stc2 0, cr15, [lr], {5} │ │ │ │ + stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ + svcge 0x0045f43f │ │ │ │ + @ instruction: 0xf1092108 │ │ │ │ + @ instruction: 0xf04a0901 │ │ │ │ + ldrtmi r0, [r3], -r2, lsl #20 │ │ │ │ + tstls r4, r0, lsl #10 │ │ │ │ + svclt 0x0000e5f9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - strbgt pc, [r4, #-2271]! @ 0xfffff721 @ │ │ │ │ + strbgt pc, [r8, #-2271]! @ 0xfffff721 @ │ │ │ │ vst4.32 {d27-d30}, [pc] │ │ │ │ @ instruction: 0xf6cf6371 │ │ │ │ @ instruction: 0xf8dc6300 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc034 │ │ │ │ andmi r0, fp, r0, lsl #24 │ │ │ │ mrrcvs 4, 4, pc, r1, cr15 @ │ │ │ │ @@ -216084,56 +216087,56 @@ │ │ │ │ andcs lr, r8, #3358720 @ 0x334000 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf000920c │ │ │ │ ldmdale pc!, {r0, r4, r5, r9, pc} @ │ │ │ │ mcrrvs 4, 4, pc, r0, cr15 @ │ │ │ │ stcmi 6, cr15, [r0], {207} @ 0xcf │ │ │ │ @ instruction: 0xf0004563 │ │ │ │ - vrhadd.s8 q4, q8, │ │ │ │ + vrhadd.s8 q4, q8, q14 │ │ │ │ vst4.32 {d24-d27}, [pc], r6 │ │ │ │ @ instruction: 0xf6cf6200 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ rscshi pc, fp, r0 │ │ │ │ andvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ @ instruction: 0xf00180e3 │ │ │ │ @ instruction: 0xf5b37398 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - @ instruction: 0xf5b382a7 │ │ │ │ + @ instruction: 0xf5b382a9 │ │ │ │ @ instruction: 0xf0401f40 │ │ │ │ stmdage r6, {r0, r3, r4, r6, r7, pc} │ │ │ │ - ldc2l 7, cr15, [sl, #-984] @ 0xfffffc28 │ │ │ │ + ldc2 7, cr15, [r6, #984] @ 0x3d8 │ │ │ │ @ instruction: 0xf1000222 │ │ │ │ ldcvs 0, cr8, [r3, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ @ instruction: 0xf0000f70 │ │ │ │ stcls 0, cr8, [r7], {203} @ 0xcb │ │ │ │ - @ instruction: 0xf6482108 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ + vrhadd.s8 d18, d9, d8 │ │ │ │ + vmov.i32 d16, #2304 @ 0x00000900 │ │ │ │ stmib sp, {r0, r2, r3, r9}^ │ │ │ │ tstcs r7, r2, lsl #4 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ - bls 0x34a05c │ │ │ │ + bls 0x34a070 │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - adcs pc, sl, r7, lsr #21 │ │ │ │ + ldrsht pc, [sl], fp @ │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtvs r0, pc, r6, pc @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vand q4, q0, q10 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :256], r7 │ │ │ │ + vand q4, q0, │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :256], r8 │ │ │ │ @ instruction: 0xf6cf6100 │ │ │ │ addmi r6, fp, #0, 2 │ │ │ │ vst4.16 {d29-d32}, [pc :256], r6 │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ adchi pc, r4, r0, asr #32 │ │ │ │ bicsvc pc, r0, #20 │ │ │ │ - adcshi pc, r0, #0 │ │ │ │ + adcshi pc, r3, #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ addshi pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf14002e3 │ │ │ │ stcvs 0, cr8, [r3, #-612] @ 0xfffffd9c │ │ │ │ ldrdcc pc, [r8, -r3] │ │ │ │ svceq 0x0070f413 │ │ │ │ addshi pc, r2, r0 │ │ │ │ @@ -216149,920 +216152,922 @@ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcne 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ cmpeq r1, ip, asr #20 │ │ │ │ streq pc, [r7], #-4 │ │ │ │ tstcs r6, r1, lsl #2 │ │ │ │ strcs r9, [r8], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vaddhn.i16 d17, q8, │ │ │ │ + vmvn.i32 d18, #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1037 @ 0xfffffbf3 │ │ │ │ - blx 0x17214c4 │ │ │ │ + blx 0xfec214d8 │ │ │ │ vst4.16 {d30-d33}, [pc :128], fp │ │ │ │ @ instruction: 0xf6cf6c41 │ │ │ │ strbmi r4, [r3, #-3072]! @ 0xfffff400 │ │ │ │ vst4.16 {d29-d32}, [pc :64], sl │ │ │ │ @ instruction: 0xf6cf6050 │ │ │ │ addmi r4, r3, #0 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ ldrbvc pc, [r8], #4 @ │ │ │ │ - ldc2l 7, cr15, [lr], {246} @ 0xf6 │ │ │ │ + ldc2 7, cr15, [sl, #-984] @ 0xfffffc28 │ │ │ │ svcne 0x0000f5b4 │ │ │ │ @ instruction: 0x1c06e9dd │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrdcc lr, [r8], -sp │ │ │ │ - adcshi pc, r5, #0 │ │ │ │ + adcshi pc, r9, #0 │ │ │ │ svceq 0x0020f5b4 │ │ │ │ - @ instruction: 0x81b8f000 │ │ │ │ + @ instruction: 0x81baf000 │ │ │ │ cmple r9, r0, lsl #24 │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4122108 │ │ │ │ suble r0, r3, r0, ror pc │ │ │ │ strcs r4, [r0], #-1538 @ 0xfffff9fe │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - strbteq pc, [r5], #-585 @ 0xfffffdb7 @ │ │ │ │ + ldrbteq pc, [r1], #585 @ 0x249 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - mlas r4, fp, lr, pc @ │ │ │ │ + ldrsbt pc, [r4], -r7 @ │ │ │ │ bicpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - blcs 0x143dd8 │ │ │ │ - stmiaeq r3!, {r2, r3, r5, r8, ip, lr, pc}^ │ │ │ │ + blcs 0x143df4 │ │ │ │ + stmdaeq r3!, {r2, r3, r5, r8, ip, lr, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ + andcs r0, r2, #16, 6 @ 0x40000000 │ │ │ │ + stmiaeq r2!, {r2, r3, r9, ip, pc}^ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + stmdbge r6, {r0, r1, r8, r9, lr} │ │ │ │ + stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ + @ instruction: 0xf003920a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi r3, #805306368 @ 0x30000000 │ │ │ │ - vmull.u8 q8, d20, d18 │ │ │ │ - movwls r3, #44035 @ 0xac03 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - b 0x1165708 │ │ │ │ - stmdbge r6, {r2, r3, r9} │ │ │ │ - @ instruction: 0xf003920b │ │ │ │ - andcs r0, r2, #16, 6 @ 0x40000000 │ │ │ │ - vsubl.u8 , d4, d12 │ │ │ │ - andls r5, r6, #268435456 @ 0x10000000 │ │ │ │ - addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xe3598 │ │ │ │ - andls r4, r7, #-1946157056 @ 0x8c000000 │ │ │ │ - @ instruction: 0xf7f99309 │ │ │ │ - and pc, sl, pc, ror #20 │ │ │ │ + andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + stmib sp, {r7, sl, ip}^ │ │ │ │ + @ instruction: 0xf7f92406 │ │ │ │ + and pc, sl, r3, asr #21 │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0x400b13b0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, fp, #32, 2 │ │ │ │ - addshi pc, r3, #0 │ │ │ │ - blmi 0xff3eb5bc │ │ │ │ - blls 0x43d628 │ │ │ │ + addshi pc, r7, #0 │ │ │ │ + blmi 0xff42b5d0 │ │ │ │ + blls 0x43d63c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, pc, r2, lsl r3 @ │ │ │ │ + andlt r8, pc, r7, lsl r3 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdaeq fp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ andeq pc, pc, #1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - beq 0x19def4 │ │ │ │ - stceq 8, cr0, [sl], {203} @ 0xcb │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + beq 0x19df0c │ │ │ │ + @ instruction: 0xf00308e3 │ │ │ │ + stceq 3, cr0, [r2], #64 @ 0x40 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vsubw.u8 q10, q2, d11 │ │ │ │ - b 0x116fa0c │ │ │ │ - vmlal.u8 q8, d4, d1 │ │ │ │ - adceq r1, r2, #128, 2 │ │ │ │ - cmnphi r2, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - ldrble r0, [r3, #551] @ 0x227 │ │ │ │ - @ instruction: 0xf8d06d00 │ │ │ │ - svceq 0x001220f8 │ │ │ │ - vmla.i , q10, d2[3] │ │ │ │ - ldrmi r5, [r3], r0, lsl #4 │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - stmdavs r0, {r1, r3, r6, r7, r9, pc} │ │ │ │ - andeq lr, sl, #274432 @ 0x43000 │ │ │ │ - andeq lr, r8, #270336 @ 0x42000 │ │ │ │ - svceq 0x000ef010 │ │ │ │ - ldrbeq sp, [r5], r1, lsl #2 │ │ │ │ - andsmi sp, r1, #-1107296256 @ 0xbe000000 │ │ │ │ - @ instruction: 0x4630d1bc │ │ │ │ - movwne lr, #18893 @ 0x49cd │ │ │ │ - blx 0xfe81f65c │ │ │ │ - stmdbls r4, {r4, r6, r7, r8, r9, ip, sp, pc} │ │ │ │ - strvs pc, [r0, -r4, asr #7] │ │ │ │ - ldrvc pc, [r8], #1602 @ 0x642 │ │ │ │ - sbceq r3, sp, r1, lsl #2 │ │ │ │ - stc2 7, cr15, [r0], {108} @ 0x6c │ │ │ │ - ldceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - andeq pc, r9, #-1073741774 @ 0xc0000032 │ │ │ │ - msrvs R12_usr, r6 │ │ │ │ - orrscs pc, r6, r0, asr #5 │ │ │ │ - blx 0x3f5076 │ │ │ │ - @ instruction: 0xf6464202 │ │ │ │ - @ instruction: 0xf2c044d1 │ │ │ │ - stmdavs r9, {r0, r2, r3, sl} │ │ │ │ - stc2 7, cr15, [r2], {113} @ 0x71 │ │ │ │ - andcs r4, r1, r1, asr #12 │ │ │ │ - rsbmi pc, sp, #73400320 @ 0x4600000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - svceq 0x0000f1bb │ │ │ │ - sadd16mi fp, r4, r8 │ │ │ │ - blx 0xff4215f8 │ │ │ │ - strmi r9, [r0], r5, lsl #18 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + orrne pc, r0, r1, asr #7 │ │ │ │ + stmdaeq ip, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf10002a2 │ │ │ │ + eoreq r8, r7, #-1073741796 @ 0xc000001c │ │ │ │ + stcvs 5, cr13, [r0, #-840] @ 0xfffffcb8 │ │ │ │ + ldrsbtcs pc, [r8], #128 @ 0x80 @ │ │ │ │ + sbcle r0, sp, r2, lsl pc │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + bcs 0xf5084 │ │ │ │ + sbchi pc, lr, #0 │ │ │ │ + b 0x11bd640 │ │ │ │ + b 0x1163e6c │ │ │ │ + @ instruction: 0xf0100208 │ │ │ │ + tstle r1, lr, lsl #30 │ │ │ │ + ldrtle r0, [sp], #1749 @ 0x6d5 │ │ │ │ + @ instruction: 0xd1bb4211 │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf0051304 │ │ │ │ + bicslt pc, r0, #610304 @ 0x95000 │ │ │ │ + @ instruction: 0xf3c49904 │ │ │ │ + @ instruction: 0xf6426700 │ │ │ │ + @ instruction: 0x31017498 │ │ │ │ + @ instruction: 0xf76c00cd │ │ │ │ + @ instruction: 0xf04ffbf5 │ │ │ │ + @ instruction: 0xf1cb0c12 │ │ │ │ + @ instruction: 0xf6460209 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ + pkhbtmi r2, r1, r6, lsl #3 │ │ │ │ + andmi pc, r2, #12, 22 @ 0x3000 │ │ │ │ + ldrbpl pc, [sp], #-1606 @ 0xfffff9ba @ │ │ │ │ + streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf7716809 │ │ │ │ + @ instruction: 0x4641fbf7 │ │ │ │ + @ instruction: 0xf6462001 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ + @ instruction: 0xf1bb020d │ │ │ │ + svclt 0x00180f00 │ │ │ │ + @ instruction: 0xf7d84614 │ │ │ │ + stmdbls r5, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + andcs r4, r1, r0, lsl #13 │ │ │ │ + blx 0x21618 │ │ │ │ + @ instruction: 0x46064651 │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - ldrbmi pc, [r1], -r7, asr #21 @ │ │ │ │ - andcs r4, r1, r6, lsl #12 │ │ │ │ - blx 0xff1a160c │ │ │ │ - strmi r4, [r2], -fp, asr #12 │ │ │ │ - @ instruction: 0x46404631 │ │ │ │ - strvc lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ - strpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - mcrr2 7, 8, pc, lr, cr3 @ │ │ │ │ - ldrb r2, [sl, -r1]! │ │ │ │ - subsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - stmiaeq r3!, {r0, r1, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - stceq 3, cr4, [r2], #76 @ 0x4c │ │ │ │ - cdpvc 0, 13, cr15, cr8, cr4, {0} │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - @ instruction: 0xf5be430a │ │ │ │ - b 0x14ab2f8 │ │ │ │ - vsra.u64 d17, d4, #60 │ │ │ │ - @ instruction: 0xf0001440 │ │ │ │ - @ instruction: 0xf5be8195 │ │ │ │ + @ instruction: 0x464bfaf7 │ │ │ │ + ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ + stmib sp, {r6, r9, sl, lr}^ │ │ │ │ + stmib sp, {r1, sl, ip, sp, lr}^ │ │ │ │ + @ instruction: 0xf7835500 │ │ │ │ + andcs pc, r1, r3, asr #24 │ │ │ │ + vst1.16 {d30}, [pc :256], r9 │ │ │ │ + @ instruction: 0xf6cf6251 │ │ │ │ + addsmi r6, r3, #0, 4 │ │ │ │ + svcge 0x0072f47f │ │ │ │ + vmul.i q8, q10, d3[4] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi r3, #768 @ 0x300 │ │ │ │ + @ instruction: 0xf0040ca2 │ │ │ │ + @ instruction: 0xf00271d8 │ │ │ │ + b 0x14a3f44 │ │ │ │ + b 0x116b158 │ │ │ │ + @ instruction: 0xf5b1020c │ │ │ │ + @ instruction: 0xf3c41f00 │ │ │ │ + @ instruction: 0xf0041c40 │ │ │ │ + @ instruction: 0xf000040f │ │ │ │ + @ instruction: 0xf5b18196 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ - @ instruction: 0xf8d0af57 │ │ │ │ - @ instruction: 0xf8dee050 │ │ │ │ - @ instruction: 0xf01ee108 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf001af4f │ │ │ │ - strls r0, [r1], #-257 @ 0xfffffeff │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - strne pc, [r1], #583 @ 0x247 │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmpeq r1, r1, lsl #22 │ │ │ │ - subeq r9, r9, r2, lsl #8 │ │ │ │ - mcr2 7, 0, pc, cr14, cr5, {7} @ │ │ │ │ - stmiaeq r3!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stcvs 15, cr10, [r1, #-340] @ 0xfffffeac │ │ │ │ + ldrdne pc, [r8, -r1] │ │ │ │ + svcvs 0x0070f011 │ │ │ │ + svcge 0x004ef43f │ │ │ │ + tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8cd9400 │ │ │ │ + vhadd.s8 d28, d7, d4 │ │ │ │ + vaddhn.i16 d18, q0, │ │ │ │ + bl 0x124778 │ │ │ │ + strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ + @ instruction: 0xf7f50049 │ │ │ │ + ldr pc, [lr, -r9, asr #28]! │ │ │ │ + vmul.i q8, q10, d3[4] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0020ca2 │ │ │ │ + b 0x14a3fa8 │ │ │ │ + movwmi r1, #44180 @ 0xac94 │ │ │ │ + bicsvc pc, r8, r4 │ │ │ │ + cdpne 3, 4, cr15, cr0, cr4, {6} │ │ │ │ + svcne 0x0000f5b1 │ │ │ │ + streq pc, [pc], #-4 @ 0xe377c │ │ │ │ + @ instruction: 0x81a5f000 │ │ │ │ + svceq 0x0000f5b1 │ │ │ │ + adchi pc, r6, r0 │ │ │ │ + @ instruction: 0xf47f2900 │ │ │ │ + stcvs 15, cr10, [r1, #-124] @ 0xffffff84 │ │ │ │ + ldrdne pc, [r8, -r1] │ │ │ │ + svceq 0x0070f411 │ │ │ │ + svcge 0x0018f43f │ │ │ │ + stceq 0, cr15, [r1], {12} │ │ │ │ + @ instruction: 0xf8cd9400 │ │ │ │ + vhadd.s8 d30, d9, d4 │ │ │ │ + vaddhn.i16 d18, q8, │ │ │ │ + bl 0x3e47e4 │ │ │ │ + strls r0, [r2], #-3148 @ 0xfffff3b4 │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ + stc2 7, cr15, [sl, #980]! @ 0x3d4 │ │ │ │ + stmiaeq fp, {r0, r1, r2, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + vnmlaeq.f32 s29, s2, s30 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - stceq 3, cr4, [r2], #76 @ 0x4c │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ - @ instruction: 0xf004430a │ │ │ │ - b 0x14bfebc │ │ │ │ - @ instruction: 0xf5b11c94 │ │ │ │ - @ instruction: 0xf3c41f00 │ │ │ │ - @ instruction: 0xf0001440 │ │ │ │ - @ instruction: 0xf5b181a2 │ │ │ │ - @ instruction: 0xf0000f00 │ │ │ │ - stmdbcs r0, {r0, r2, r5, r7, pc} │ │ │ │ - svcge 0x0020f47f │ │ │ │ - @ instruction: 0xf8d16d01 │ │ │ │ - @ instruction: 0xf4111108 │ │ │ │ - @ instruction: 0xf43f0f70 │ │ │ │ - @ instruction: 0xf00caf19 │ │ │ │ - strls r0, [r1], #-3073 @ 0xfffff3ff │ │ │ │ - and pc, r0, sp, asr #17 │ │ │ │ - ldrcs pc, [r5], #-585 @ 0xfffffdb7 │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mcrreq 11, 0, lr, ip, cr12 │ │ │ │ - b 0x14c87a8 │ │ │ │ - @ instruction: 0xf7f5014c │ │ │ │ - str pc, [r8, -pc, ror #26] │ │ │ │ - vfnmami.f32 s28, s2, s30 │ │ │ │ - @ instruction: 0xf00e08cb │ │ │ │ - b 0x14a6ff4 │ │ │ │ - vmov.i32 q8, #49663 @ 0x0000c1ff │ │ │ │ - cmpcs r0, r3, lsl #10 │ │ │ │ - asrsne pc, r0, #5 @ │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - b 0x147384c │ │ │ │ - vabal.u8 q8, d4, d5 │ │ │ │ - @ instruction: 0xf0044e03 │ │ │ │ - @ instruction: 0xf003040f │ │ │ │ - b 0x13e4418 │ │ │ │ - @ instruction: 0xf04f0404 │ │ │ │ - vqdmulh.s d16, d0, d0[0] │ │ │ │ - b 0x11a6864 │ │ │ │ - strbmi r0, [r1, #-782]! @ 0xfffffcf2 │ │ │ │ - teqphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ - mcrreq 0, 4, pc, r0, cr15 @ │ │ │ │ - stceq 2, cr15, [r0], #768 @ 0x300 │ │ │ │ - eorsle r4, r8, r1, ror #10 │ │ │ │ + vldmiami r1, {s28-s106} │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + @ instruction: 0xf00c11b0 │ │ │ │ + eormi r0, r1, r0, lsl ip │ │ │ │ + @ instruction: 0xf004431d │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + @ instruction: 0xf00e3403 │ │ │ │ + b 0x13e702c │ │ │ │ + strbcs r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ + strteq pc, [r0], #-704 @ 0xfffffd40 │ │ │ │ + vmlseq.f32 s28, s6, s28 │ │ │ │ + @ instruction: 0xf00042a1 │ │ │ │ + strbcs r8, [r0], #-315 @ 0xfffffec5 │ │ │ │ + strteq pc, [r0], #704 @ 0x2c0 │ │ │ │ + eorsle r4, sl, r1, lsr #5 │ │ │ │ @ instruction: 0xf47f2940 │ │ │ │ - stcvs 14, cr10, [r1, #-884] @ 0xfffffc8c │ │ │ │ + stcvs 14, cr10, [r1, #-892] @ 0xfffffc84 │ │ │ │ ldrdne pc, [r8, -r1] │ │ │ │ svceq 0x0070f411 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ - tstcs r7, r1, lsl #4 │ │ │ │ - strtmi r9, [sl], -r0, lsl #8 │ │ │ │ - ldrbtvc pc, [r9], #1608 @ 0x648 @ │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ + strtmi r9, [fp], -r1, lsl #4 │ │ │ │ + tstcs r7, r2, ror #12 │ │ │ │ + and pc, r0, sp, asr #17 │ │ │ │ + streq pc, [r5], #585 @ 0x249 │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - @ instruction: 0xe6cafd31 │ │ │ │ + strb pc, [sl], sp, ror #26 @ │ │ │ │ @ instruction: 0xf004a806 │ │ │ │ @ instruction: 0xf7f674d8 │ │ │ │ - @ instruction: 0xf5b4fb49 │ │ │ │ + @ instruction: 0xf5b4fb85 │ │ │ │ @ instruction: 0xf04f1f00 │ │ │ │ @ instruction: 0xf47f0200 │ │ │ │ ldcvs 14, cr10, [r3, #-764]! @ 0xfffffd04 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf0133108 │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ stmdbls r6, {r0, r1, r2, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - strvc pc, [sp], #1606 @ 0x646 │ │ │ │ + ldreq pc, [r9], #-583 @ 0xfffffdb9 │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ strcs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ - blls 0x30a878 │ │ │ │ + blls 0x30a88c │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ strls r9, [r0], #-2569 @ 0xfffff5f7 │ │ │ │ - ldc2l 7, cr15, [r6, #-980]! @ 0xfffffc2c │ │ │ │ + ldc2 7, cr15, [r2, #980]! @ 0x3d4 │ │ │ │ stcvs 6, cr14, [r1, #-668] @ 0xfffffd64 │ │ │ │ ldrdne pc, [r8, -r1] │ │ │ │ svcvs 0x0070f011 │ │ │ │ mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ - tstcs r7, r1, lsl #4 │ │ │ │ - strtmi r9, [sl], -r0, lsl #8 │ │ │ │ - ldrbtpl pc, [sp], #1606 @ 0x646 @ │ │ │ │ + strtmi r9, [fp], -r1, lsl #4 │ │ │ │ + tstcs r7, r2, ror #12 │ │ │ │ + and pc, r0, sp, asr #17 │ │ │ │ + strvs pc, [r9], #1606 @ 0x646 │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - ldr pc, [r4], r3, ror #26 │ │ │ │ + @ instruction: 0xe692fd9d │ │ │ │ @ instruction: 0xf8d46d34 │ │ │ │ @ instruction: 0xf0144108 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - andls sl, r1, #2256 @ 0x8d0 │ │ │ │ + andls sl, r1, #2224 @ 0x8b0 │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ @ instruction: 0xf8cd4602 │ │ │ │ ldrtmi ip, [r0], -r0 │ │ │ │ - strtvc pc, [r9], #-1606 @ 0xfffff9ba │ │ │ │ + ldrtvc pc, [r5], #1606 @ 0x646 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - ldrbt pc, [lr], -sp, asr #26 @ │ │ │ │ + ldrbt pc, [ip], -r7, lsl #27 @ │ │ │ │ @ instruction: 0xf8d16d01 │ │ │ │ @ instruction: 0xf0111108 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf00cae77 │ │ │ │ - strls r0, [r1], #-3073 @ 0xfffff3ff │ │ │ │ - and pc, r0, sp, asr #17 │ │ │ │ - ldrteq pc, [r9], #583 @ 0x247 @ │ │ │ │ + @ instruction: 0xf00cae75 │ │ │ │ + strls r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ + and pc, r4, sp, asr #17 │ │ │ │ + strbne pc, [r5], #-583 @ 0xfffffdb9 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ mcrreq 11, 0, lr, ip, cr12 │ │ │ │ - b 0x14c88ec │ │ │ │ + b 0x14c8904 │ │ │ │ @ instruction: 0xf7f5014c │ │ │ │ - @ instruction: 0xe666fd35 │ │ │ │ + strbt pc, [r4], -pc, ror #26 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrsbtcs pc, [r8], #140 @ 0x8c @ │ │ │ │ @ instruction: 0xf43f0f12 │ │ │ │ - vmov.i8 q13, #205 @ 0xcd │ │ │ │ + vmov.i8 q13, #203 @ 0xcb │ │ │ │ rsceq r5, r4, #3088 @ 0xc10 │ │ │ │ - teqphi pc, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + mrshi pc, (UNDEF: 82) @ │ │ │ │ @ instruction: 0x2098f8dc │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrshi pc, (UNDEF: 74) @ │ │ │ │ + mrshi pc, (UNDEF: 77) @ │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xec124 │ │ │ │ - mcrge 4, 2, pc, cr8, cr15, {1} @ │ │ │ │ + bcs 0xec13c │ │ │ │ + mcrge 4, 2, pc, cr6, cr15, {1} @ │ │ │ │ strbmi r2, [r2], -r9, lsl #8 │ │ │ │ - bl 0xff148938 │ │ │ │ + bl 0xff148950 │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - strtvc pc, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ + strtvc pc, [sp], #1608 @ 0x648 │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - ldrt pc, [r6], -r3, lsr #16 @ │ │ │ │ + @ instruction: 0xe634f875 │ │ │ │ vmull.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ tstmi r3, #192, 24 @ 0xc000 │ │ │ │ - b 0x14a6984 │ │ │ │ + b 0x14a699c │ │ │ │ stmdbeq r2!, {r2, r4, r6, r7, r9, sl, fp, ip}^ │ │ │ │ strbeq pc, [r0, #-20] @ 0xffffffec @ │ │ │ │ - sbcshi pc, lr, r0, asr #32 │ │ │ │ + rschi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf0020064 │ │ │ │ movwls r0, #37377 @ 0x9201 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ tstmi r4, #75 @ 0x4b │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #14 │ │ │ │ tstmi r3, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8cd950a │ │ │ │ stmib sp, {r3, r4, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f54307 │ │ │ │ - @ instruction: 0xe610ffd1 │ │ │ │ - vmul.i q8, q10, d2[4] │ │ │ │ - @ instruction: 0xf0024303 │ │ │ │ - stmdbge r6, {r4, r9} │ │ │ │ - stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ - @ instruction: 0xf003920a │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #805306368 @ 0x30000000 │ │ │ │ - stmib sp, {r0, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - vsubl.u8 , d4, d1 │ │ │ │ - stmib sp, {r7, r8, r9, ip}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - @ instruction: 0xf0041340 │ │ │ │ + @ instruction: 0xf7f64307 │ │ │ │ + str pc, [lr], -fp, lsl #16 │ │ │ │ + vmul.i q8, q10, d3[4] │ │ │ │ + @ instruction: 0xf0034c03 │ │ │ │ + andcs r0, r1, #16, 6 @ 0x40000000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stceq 3, cr9, [r3], #40 @ 0x28 │ │ │ │ + stmdbge r6, {r2, r3, r9, ip, pc} │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ + movwls r5, #45569 @ 0xb201 │ │ │ │ + movtne pc, #964 @ 0x3c4 @ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf0041280 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7f93408 │ │ │ │ - ldrb pc, [r0, #2133]! @ 0x855 @ │ │ │ │ - vmull.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #0, 2 │ │ │ │ - strbeq pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - @ instruction: 0x4c14ea4f │ │ │ │ - vfnmane.f32 s29, s8, s30 │ │ │ │ - @ instruction: 0xf0140962 │ │ │ │ - movwls r0, #42560 @ 0xa640 │ │ │ │ - adchi pc, ip, r0, asr #32 │ │ │ │ - b 0x14a3b94 │ │ │ │ - @ instruction: 0xf002034c │ │ │ │ - @ instruction: 0xf0040201 │ │ │ │ - tstmi r4, #234881024 @ 0xe000000 │ │ │ │ + strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ + @ instruction: 0xf8a6f7f9 │ │ │ │ + stceq 5, cr14, [r3], #948 @ 0x3b4 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtpl r0, r4, r3, pc @ │ │ │ │ + vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ + b 0x14a5108 │ │ │ │ + b 0x14b6a5c │ │ │ │ + stmdbeq r2!, {r2, r4, r6, r7, r9, sl, fp, ip}^ │ │ │ │ + @ instruction: 0x0640f014 │ │ │ │ + adchi pc, lr, r0, asr #32 │ │ │ │ + @ instruction: 0xf0020064 │ │ │ │ + stmib sp, {r0, r9}^ │ │ │ │ + @ instruction: 0xf004360a │ │ │ │ + b 0x14a4a60 │ │ │ │ + tstmi r4, #76, 6 @ 0x30000001 │ │ │ │ strne lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ andeq pc, r1, #14 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ tstmi r3, #98304 @ 0x18000 │ │ │ │ - stmib sp, {r0, r1, r3, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f44308 │ │ │ │ - strb pc, [r6, #2063] @ 0x80f @ │ │ │ │ - ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ - ldrd pc, [r8, -lr] │ │ │ │ - svceq 0x00f0f01e │ │ │ │ - ldcge 4, cr15, [lr, #252]! @ 0xfc │ │ │ │ - tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8cd9401 │ │ │ │ - vhadd.s8 d28, d7, d0 │ │ │ │ - vmov.i32 d17, #851968 @ 0x000d0000 │ │ │ │ - bl 0x124a84 │ │ │ │ + movwmi lr, #35277 @ 0x89cd │ │ │ │ + @ instruction: 0xf848f7f4 │ │ │ │ + stcvs 5, cr14, [r1, #-780] @ 0xfffffcf4 │ │ │ │ + ldrdne pc, [r8, -r1] │ │ │ │ + svceq 0x00f0f011 │ │ │ │ + ldcge 4, cr15, [ip, #252]! @ 0xfc │ │ │ │ + tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8cd9400 │ │ │ │ + vhadd.s8 d28, d7, d4 │ │ │ │ + vaddhn.i16 d17, q8, │ │ │ │ + bl 0x124a9c │ │ │ │ strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ @ instruction: 0xf7f50049 │ │ │ │ - str pc, [lr, #3197]! @ 0xc7d │ │ │ │ + str pc, [ip, #3255]! @ 0xcb7 │ │ │ │ @ instruction: 0xf8d16d01 │ │ │ │ @ instruction: 0xf0111108 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - andls sl, r1, #10688 @ 0x29c0 │ │ │ │ - strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ - @ instruction: 0xf646462a │ │ │ │ - @ instruction: 0xf2c05499 │ │ │ │ + andls sl, r1, #10560 @ 0x2940 │ │ │ │ + strbtmi r4, [r2], -fp, lsr #12 │ │ │ │ + @ instruction: 0xf8cd2107 │ │ │ │ + @ instruction: 0xf646e000 │ │ │ │ + vaddhn.i16 d22, q0, │ │ │ │ strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - stc2l 7, cr15, [sl], #-980 @ 0xfffffc2c │ │ │ │ - ldcvs 5, cr14, [r4, #-620]! @ 0xfffffd94 │ │ │ │ + stc2 7, cr15, [r2], #980 @ 0x3d4 │ │ │ │ + ldcvs 5, cr14, [r4, #-604]! @ 0xfffffda4 │ │ │ │ ldrdmi pc, [r8, -r4] │ │ │ │ svceq 0x00f0f014 │ │ │ │ - ldcge 4, cr15, [r4, #252] @ 0xfc │ │ │ │ - bl 0xff148298 │ │ │ │ + ldcge 4, cr15, [r0, #252] @ 0xfc │ │ │ │ + bl 0xff1482b4 │ │ │ │ strmi r0, [r2], -r1, asr #3 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vmls.i d22, d16, d1[1] │ │ │ │ + vmov.i32 , #65536 @ 0x00010000 │ │ │ │ strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - mrrc2 7, 15, pc, r4, cr5 @ │ │ │ │ - stcvs 5, cr14, [r1, #-532] @ 0xfffffdec │ │ │ │ + stc2 7, cr15, [ip], {245} @ 0xf5 │ │ │ │ + stcvs 5, cr14, [r1, #-516] @ 0xfffffdfc │ │ │ │ ldrdne pc, [r8, -r1] │ │ │ │ svceq 0x00f0f011 │ │ │ │ - ldclge 4, cr15, [lr, #-252]! @ 0xffffff04 │ │ │ │ + ldclge 4, cr15, [sl, #-252]! @ 0xffffff04 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - @ instruction: 0xf8cd9401 │ │ │ │ - vhadd.s8 d30, d7, d0 │ │ │ │ - vmov.i32 q8, #327680 @ 0x00050000 │ │ │ │ - bl 0x3e4b04 │ │ │ │ + @ instruction: 0xf8cd9400 │ │ │ │ + vhadd.s8 d30, d7, d4 │ │ │ │ + vmls.i d16, d16, d1[4] │ │ │ │ + bl 0x3e4b20 │ │ │ │ strls r0, [r2], #-3148 @ 0xfffff3b4 │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ - ldc2 7, cr15, [ip], #-980 @ 0xfffffc2c │ │ │ │ - stcvs 5, cr14, [r3, #-436] @ 0xfffffe4c │ │ │ │ + ldc2l 7, cr15, [r4], #-980 @ 0xfffffc2c │ │ │ │ + stcvs 5, cr14, [r3, #-420] @ 0xfffffe5c │ │ │ │ ldrdcc pc, [r8, -r3] │ │ │ │ svcvs 0x0070f013 │ │ │ │ - stclge 4, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ + stclge 4, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ vmul.i q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0034103 │ │ │ │ andls r0, r1, #16, 6 @ 0x40000000 │ │ │ │ stceq 3, cr4, [r2], #44 @ 0x2c │ │ │ │ vmul.i q8, q2, d1[4] │ │ │ │ @ instruction: 0xf0013c03 │ │ │ │ @ instruction: 0xf0020110 │ │ │ │ @ instruction: 0xf0040210 │ │ │ │ - b 0x1164b4c │ │ │ │ + b 0x1164b68 │ │ │ │ movwmi r0, #49676 @ 0xc20c │ │ │ │ strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ - strbtvs pc, [r1], #-1606 @ 0xfffff9ba @ │ │ │ │ + strbtvs pc, [sp], #1606 @ 0x646 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - strb pc, [r8, #-3095] @ 0xfffff3e9 @ │ │ │ │ + strb pc, [r4, #-3151] @ 0xfffff3b1 @ │ │ │ │ tsteq r3, r9, lsl #6 │ │ │ │ - streq pc, [pc], #-4 @ 0xe3b30 │ │ │ │ + streq pc, [pc], #-4 @ 0xe3b4c │ │ │ │ andne lr, lr, #323584 @ 0x4f000 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf0014323 │ │ │ │ stmdbge r6, {r0, r1, r2, r3, sl} │ │ │ │ @ instruction: 0xf8cd4322 │ │ │ │ stmib sp, {r3, r4, lr, pc}^ │ │ │ │ movwcs r3, #4615 @ 0x1207 │ │ │ │ @ instruction: 0xf7f5930a │ │ │ │ - ldr pc, [r0, #-3825]! @ 0xfffff10f │ │ │ │ - b 0x14a3ca8 │ │ │ │ - @ instruction: 0xf003120e │ │ │ │ - tstls r6, r2, lsl #6 │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r8, r9, lr} │ │ │ │ - @ instruction: 0xf0029307 │ │ │ │ - @ instruction: 0xf00c0310 │ │ │ │ - @ instruction: 0xf004020f │ │ │ │ - tstmi r3, #117440512 @ 0x7000000 │ │ │ │ - movwmi lr, #35277 @ 0x89cd │ │ │ │ - movwls r2, #45825 @ 0xb301 │ │ │ │ - @ instruction: 0xff62f7f3 │ │ │ │ - strcs lr, [r8], #-1305 @ 0xfffffae7 │ │ │ │ - strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ - biceq lr, r1, r1, asr #23 │ │ │ │ - and pc, r4, sp, asr #17 │ │ │ │ - ldrtvs pc, [r5], #1608 @ 0x648 @ │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f89403 │ │ │ │ - str pc, [r8, #-3829] @ 0xfffff10b │ │ │ │ - mulcs r7, ip, r8 │ │ │ │ + str pc, [ip, #-3881]! @ 0xfffff0d7 │ │ │ │ + subseq r9, r3, sl, lsl #6 │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ + andne lr, lr, #323584 @ 0x4f000 │ │ │ │ + tstls r6, fp, lsr #6 │ │ │ │ + stmdbge r6, {r0, r1, r2, r8, r9, ip, pc} │ │ │ │ + tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, pc, #12 │ │ │ │ + @ instruction: 0xf0044313 │ │ │ │ + stmib sp, {r0, r1, r2, sl}^ │ │ │ │ + movwcs r4, #4872 @ 0x1308 │ │ │ │ + @ instruction: 0xf7f3930b │ │ │ │ + ldr pc, [r4, #-3993] @ 0xfffff067 │ │ │ │ + strbmi r2, [r2], -r8, lsl #8 │ │ │ │ + bl 0xff148bb4 │ │ │ │ + @ instruction: 0xf8cd01c1 │ │ │ │ + @ instruction: 0xf648e004 │ │ │ │ + vmls.i d23, d0, d1[0] │ │ │ │ + @ instruction: 0xf8cd040d │ │ │ │ + strls sl, [r3], #-0 │ │ │ │ + @ instruction: 0xff44f7f8 │ │ │ │ + @ instruction: 0xf89ce503 │ │ │ │ + @ instruction: 0xf0022007 │ │ │ │ + bcs 0x16440c │ │ │ │ + andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ + ldrt r2, [r0], r1, lsl #4 │ │ │ │ + @ instruction: 0x2098f8d0 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + stmdavs r2, {r0, r3, ip, lr, pc}^ │ │ │ │ + svceq 0x0070f412 │ │ │ │ + andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ + bcs 0xec3f0 │ │ │ │ + stcge 4, cr15, [r4, #-508]! @ 0xfffffe04 │ │ │ │ + stmibvc r2, {r1, r3, r5, r6, r7, sl, sp, lr, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ - @ instruction: 0xf8d0e6b3 │ │ │ │ - @ instruction: 0xf4122098 │ │ │ │ - andle r6, r9, r0, ror pc │ │ │ │ - @ instruction: 0xf4126842 │ │ │ │ - svclt 0x00140f70 │ │ │ │ - andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - strbt sl, [pc], #3368 @ 0xe3bd8 │ │ │ │ - @ instruction: 0xf00279c2 │ │ │ │ - bcs 0x16441c │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xec3ec │ │ │ │ - ldcge 4, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ - @ instruction: 0xf1d7e4e4 │ │ │ │ - svclt 0x0000f98f │ │ │ │ + ldrb sl, [pc], #3353 @ 0xe3c0c │ │ │ │ + @ instruction: 0xf9a0f1d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3adfc │ │ │ │ + bl 0xfec3ae18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - @ instruction: 0xf80ef7d8 │ │ │ │ + @ instruction: 0xf840f7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000b851 │ │ │ │ + svclt 0x0000b843 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3ae2c │ │ │ │ + bl 0xfec3ae48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - @ instruction: 0xfff6f7d7 │ │ │ │ + @ instruction: 0xf828f7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000b8a5 │ │ │ │ + svclt 0x0000b897 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3ae5c │ │ │ │ + bl 0xfec3ae78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {r0, sp} │ │ │ │ - @ instruction: 0xffdef7d7 │ │ │ │ + @ instruction: 0xf810f7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000bb63 │ │ │ │ + svclt 0x0000bb55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3ae8c │ │ │ │ + bl 0xfec3aea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {r0, sp} │ │ │ │ - @ instruction: 0xffc6f7d7 │ │ │ │ + @ instruction: 0xfff8f7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000baab │ │ │ │ + svclt 0x0000ba9d │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3aebc │ │ │ │ + bl 0xfec3aed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4088e0 │ │ │ │ + bl 0x4088fc │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ - bl 0x3e433c │ │ │ │ + bl 0x3e4358 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bcf0 │ │ │ │ + bl 0x41bd0c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf85ef76d │ │ │ │ + @ instruction: 0xf850f76d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, lsr #29 │ │ │ │ + addeq fp, r3, ip, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3af14 │ │ │ │ + bl 0xfec3af30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408938 │ │ │ │ + bl 0x408954 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ - bl 0x3e4394 │ │ │ │ + bl 0x3e43b0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bd48 │ │ │ │ + bl 0x41bd64 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf832f76d │ │ │ │ + @ instruction: 0xf824f76d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, asr lr │ │ │ │ + addeq fp, r3, r4, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3af6c │ │ │ │ + bl 0xfec3af88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408990 │ │ │ │ + bl 0x4089ac │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 q9, q8, d24 │ │ │ │ - bl 0x3e43ec │ │ │ │ + bl 0x3e4408 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bda0 │ │ │ │ + bl 0x41bdbc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf806f76d │ │ │ │ + @ instruction: 0xfff8f76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r3], r8 │ │ │ │ + ldrdeq fp, [r3], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3afc4 │ │ │ │ + bl 0xfec3afe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4089e8 │ │ │ │ + bl 0x408a04 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vsra.s64 d23, d0, #64 │ │ │ │ - bl 0x3e4444 │ │ │ │ + bl 0x3e4460 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bdf8 │ │ │ │ + bl 0x41be14 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffdaf76c │ │ │ │ + @ instruction: 0xffccf76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, lsr #27 │ │ │ │ + addeq fp, r3, r4, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b01c │ │ │ │ + bl 0xfec3b038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408a40 │ │ │ │ + bl 0x408a5c │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vsra.s64 d16, d8, #64 │ │ │ │ - bl 0x3e449c │ │ │ │ + bl 0x3e44b8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41be50 │ │ │ │ + bl 0x41be6c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffaef76c │ │ │ │ + @ instruction: 0xffa0f76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, asr #26 │ │ │ │ + addeq fp, r3, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b074 │ │ │ │ + bl 0xfec3b090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408a98 │ │ │ │ + bl 0x408ab4 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ - bl 0x3e44f4 │ │ │ │ + bl 0x3e4510 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bea8 │ │ │ │ + bl 0x41bec4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff82f76c │ │ │ │ + @ instruction: 0xff74f76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r3], r0 │ │ │ │ + ldrdeq fp, [r3], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b0cc │ │ │ │ + bl 0xfec3b0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408af0 │ │ │ │ + bl 0x408b0c │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 q9, q0, d20 │ │ │ │ - bl 0x3e454c │ │ │ │ + bl 0x3e4568 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bf00 │ │ │ │ + bl 0x41bf1c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff56f76c │ │ │ │ + @ instruction: 0xff48f76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r3, r8, ip │ │ │ │ + addeq fp, r3, ip, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b124 │ │ │ │ + bl 0xfec3b140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408b48 │ │ │ │ + bl 0x408b64 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x3e45a4 │ │ │ │ + bl 0x3e45c0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bf58 │ │ │ │ + bl 0x41bf74 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff2af76c │ │ │ │ + @ instruction: 0xff1cf76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, asr #24 │ │ │ │ + addeq fp, r3, r4, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b17c │ │ │ │ + bl 0xfec3b198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408ba0 │ │ │ │ + bl 0x408bbc │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ - bl 0x3e45fc │ │ │ │ + bl 0x3e4618 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bfb0 │ │ │ │ + bl 0x41bfcc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 15, cr15, cr14, cr12, {3} │ │ │ │ + cdp2 7, 15, cr15, cr0, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, ror #23 │ │ │ │ + addeq fp, r3, ip, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b1d4 │ │ │ │ + bl 0xfec3b1f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408bf8 │ │ │ │ + bl 0x408c14 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x3e4654 │ │ │ │ + bl 0x3e4670 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c008 │ │ │ │ + bl 0x41c024 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 13, cr15, cr2, cr12, {3} │ │ │ │ + cdp2 7, 12, cr15, cr4, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r3, r0, fp │ │ │ │ + addeq fp, r3, r4, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b22c │ │ │ │ + bl 0xfec3b248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408c50 │ │ │ │ + bl 0x408c6c │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vaddw.s8 q11, q8, d8 │ │ │ │ - bl 0x3e46ac │ │ │ │ + bl 0x3e46c8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c060 │ │ │ │ + bl 0x41c07c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 10, cr15, cr6, cr12, {3} │ │ │ │ + cdp2 7, 9, cr15, cr8, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, lsr fp │ │ │ │ + addeq fp, r3, ip, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b284 │ │ │ │ + bl 0xfec3b2a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408ca8 │ │ │ │ + bl 0x408cc4 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ - bl 0x3e4704 │ │ │ │ + bl 0x3e4720 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c0b8 │ │ │ │ + bl 0x41c0d4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 7, cr15, cr10, cr12, {3} │ │ │ │ + cdp2 7, 6, cr15, cr12, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, ror #21 │ │ │ │ + addeq fp, r3, r4, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b2dc │ │ │ │ + bl 0xfec3b2f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408d00 │ │ │ │ + bl 0x408d1c │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d18, d16, d0[7] │ │ │ │ - bl 0x3e475c │ │ │ │ + bl 0x3e4778 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c110 │ │ │ │ + bl 0x41c12c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 4, cr15, cr14, cr12, {3} │ │ │ │ + cdp2 7, 4, cr15, cr0, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, lsl #21 │ │ │ │ + addeq fp, r3, ip, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b334 │ │ │ │ + bl 0xfec3b350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408d58 │ │ │ │ + bl 0x408d74 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d17, d0, d0[4] │ │ │ │ - bl 0x3e47b4 │ │ │ │ + bl 0x3e47d0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c168 │ │ │ │ + bl 0x41c184 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 2, cr15, cr2, cr12, {3} │ │ │ │ + cdp2 7, 1, cr15, cr4, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, lsr sl │ │ │ │ + addeq fp, r3, r4, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b38c │ │ │ │ + bl 0xfec3b3a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408db0 │ │ │ │ + bl 0x408dcc │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d18, d0, d0[6] │ │ │ │ - bl 0x3e480c │ │ │ │ + bl 0x3e4828 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c1c0 │ │ │ │ + bl 0x41c1dc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [r6, #432]! @ 0x1b0 │ │ │ │ + stc2l 7, cr15, [r8, #432]! @ 0x1b0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r3], r8 │ │ │ │ + @ instruction: 0x0083b9bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b3e4 │ │ │ │ + bl 0xfec3b400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408e08 │ │ │ │ + bl 0x408e24 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vsra.s64 q8, q6, #64 │ │ │ │ - bl 0x3e4864 │ │ │ │ + bl 0x3e4880 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c218 │ │ │ │ + bl 0x41c234 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [sl, #432] @ 0x1b0 │ │ │ │ + ldc2 7, cr15, [ip, #432]! @ 0x1b0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, lsl #19 │ │ │ │ + addeq fp, r3, r4, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b43c │ │ │ │ + bl 0xfec3b458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408e60 │ │ │ │ + bl 0x408e7c │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ - bl 0x3e48bc │ │ │ │ + bl 0x3e48d8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c270 │ │ │ │ + bl 0x41c28c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [lr, #432] @ 0x1b0 │ │ │ │ + ldc2 7, cr15, [r0, #432] @ 0x1b0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, lsr #18 │ │ │ │ + addeq fp, r3, ip, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b494 │ │ │ │ + bl 0xfec3b4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408eb8 │ │ │ │ + bl 0x408ed4 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vorr.i32 q8, #8 @ 0x00000008 │ │ │ │ - bl 0x3e4914 │ │ │ │ + bl 0x3e4930 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c2c8 │ │ │ │ + bl 0x41c2e4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [r2, #-432]! @ 0xfffffe50 │ │ │ │ + stc2l 7, cr15, [r4, #-432]! @ 0xfffffe50 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r3], r0 │ │ │ │ + @ instruction: 0x0083b8b4 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - svclt 0x0088f770 │ │ │ │ + svclt 0x007af770 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - stmiblt lr, {r0, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b4fc │ │ │ │ + bl 0xfec3b518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt ip, r3, r0, r0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf890d12a │ │ │ │ ldmdblt sl, {r2, r3, r5, r6, r7, sp}^ │ │ │ │ umlalcs pc, ip, r0, r8 @ │ │ │ │ @@ -217070,760 +217075,755 @@ │ │ │ │ andlt r4, r3, r8, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ strbtmi r6, [r1], -r3, asr #26 │ │ │ │ @ instruction: 0xf04f6882 │ │ │ │ vmull.s8 q8, d7, d1 │ │ │ │ - bne 0xff57f33c │ │ │ │ + bne 0xff57f358 │ │ │ │ vsubw.s8 q9, , d1 │ │ │ │ - bcs 0x174f44 │ │ │ │ + bcs 0x174f60 │ │ │ │ uqadd16mi fp, r3, r8 │ │ │ │ @ instruction: 0xf7cb2201 │ │ │ │ - ldrdcs pc, [r0, -r5] │ │ │ │ + smlattcs r0, r5, ip, pc @ │ │ │ │ andlt r4, r3, r8, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0xf6c1230a │ │ │ │ andcs r7, r1, #224, 6 @ 0x80000003 │ │ │ │ svcvs 0x0080f011 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdcs r5, [r0, -pc] │ │ │ │ - blx 0xfef222b2 │ │ │ │ + blx 0xff3222ce │ │ │ │ @ instruction: 0xf8d0e7e3 │ │ │ │ ldreq r3, [fp, #208] @ 0xd0 │ │ │ │ @ instruction: 0xf7d7d402 │ │ │ │ - @ instruction: 0xe7dcfbdb │ │ │ │ - cmnpcc r0, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ + ldrb pc, [ip, sp, lsl #24] @ │ │ │ │ + movcc pc, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrne pc, r4, fp, asr #12 │ │ │ │ + @ instruction: 0x11b4f64b │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcne pc, r4, fp, asr #12 │ │ │ │ + sbcsne pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf1a122fa │ │ │ │ - svclt 0x0000fde1 │ │ │ │ + svclt 0x0000fdeb │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7744300 │ │ │ │ - svclt 0x0000bab1 │ │ │ │ + svclt 0x0000baa3 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - blt 0x1fa219c │ │ │ │ - vmla.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0031c40 │ │ │ │ - strlt r0, [r0, #-798] @ 0xfffffce2 │ │ │ │ - b 0x13e6f04 │ │ │ │ - bleq 0xff3a73ec │ │ │ │ - cdppl 3, 8, cr15, cr0, cr1, {6} │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - bicne pc, r0, r1, asr #7 │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf8c0430b │ │ │ │ - stmib r0, {lr, pc}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ + blt 0x1c221b8 │ │ │ │ + strlt r0, [r0, #-3018] @ 0xfffff436 │ │ │ │ + b 0x14a6f1c │ │ │ │ + vqdmulh.s q8, , d1[0] │ │ │ │ + @ instruction: 0xf0021ec0 │ │ │ │ + @ instruction: 0xf003021e │ │ │ │ + b 0x1165078 │ │ │ │ + @ instruction: 0xf00c020e │ │ │ │ + subvs r0, r2, lr, lsl ip │ │ │ │ + addpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ + b 0x1135060 │ │ │ │ + addvs r0, r3, ip, lsl #2 │ │ │ │ + andcs r6, r0, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - stceq 3, cr0, [sl], {16} │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + @ instruction: 0xf0010310 │ │ │ │ + tstmi r3, #3840 @ 0xf00 │ │ │ │ + subvs r0, r3, sl, lsl #25 │ │ │ │ + @ instruction: 0xf002084b │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0033103 │ │ │ │ + movwmi r0, #41744 @ 0xa310 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - @ instruction: 0xf0030c1e │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x1178a60 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andvs r6, r3, r2, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - beq 0xff3665a8 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + subeq r0, sl, fp, asr #21 │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ andseq pc, lr, #2 │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ - b 0x11b50b8 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stceq 8, cr0, [sl], {75} @ 0x4b │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + stmdaeq r9, {r7, sl, fp, ip, lr}^ │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + stmdaeq r9, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - b 0x11b50e4 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - b 0x14d18d4 │ │ │ │ - beq 0xff3a75dc │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + b 0x14b8ef0 │ │ │ │ + @ instruction: 0xf0030c41 │ │ │ │ + @ instruction: 0xf00c031e │ │ │ │ + tstmi r3, #7680 @ 0x1e00 │ │ │ │ subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - ldceq 0, cr15, [lr], {12} │ │ │ │ - cdppl 3, 8, cr15, cr0, cr1, {6} │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ stclne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - @ instruction: 0xf8c04100 │ │ │ │ - andvs ip, r1, r4 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x14d1914 │ │ │ │ - b 0x14a7e1c │ │ │ │ - @ instruction: 0xf3c13cd1 │ │ │ │ - @ instruction: 0xf00e1340 │ │ │ │ - b 0x11a7d9c │ │ │ │ - @ instruction: 0xf00c030e │ │ │ │ - subvs r0, r3, r2, lsl #24 │ │ │ │ - bicne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - b 0x13e705c │ │ │ │ - stceq 12, cr0, [fp], {3} │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ - movweq pc, #16387 @ 0x4003 @ │ │ │ │ - b 0xfe1b5170 │ │ │ │ - andvs r0, r2, ip, lsl #6 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - b 0x11675e4 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - addvs r5, r2, r0, lsl #25 │ │ │ │ - bicne pc, r0, r1, asr #7 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - movwne lr, #2496 @ 0x9c0 │ │ │ │ + andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ + smlabtmi r0, r1, r3, pc @ │ │ │ │ + @ instruction: 0x1c00e9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x14d1998 │ │ │ │ - beq 0xff3a76a0 │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - cdpne 3, 12, cr15, cr0, cr1, {6} │ │ │ │ - ldceq 0, cr15, [lr], {12} │ │ │ │ + @ instruction: 0xf3c10bcb │ │ │ │ + stceq 12, cr1, [sl], {192} @ 0xc0 │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andeq pc, r4, #2 │ │ │ │ + beq 0xff3b46a4 │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + ldceq 0, cr15, [lr], {12} │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ + stmib r0, {r1, r7, sp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + b 0x14b8f74 │ │ │ │ + @ instruction: 0xf0030c41 │ │ │ │ + tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ + ldceq 0, cr15, [lr], {12} │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf8c0430b │ │ │ │ - addvs lr, r2, r0 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ + stmib r0, {r0, sp, lr}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - b 0x1167654 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - sbcvs r5, r2, r0, lsl #25 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andmi pc, r0, #67108867 @ 0x4000003 │ │ │ │ - vaddl.u8 q11, d17, d3 │ │ │ │ - stmib r0, {r6, r7, r8, ip}^ │ │ │ │ - andcs r2, r0, r0, lsl #2 │ │ │ │ + b 0x14b8fa8 │ │ │ │ + @ instruction: 0xf0030c41 │ │ │ │ + tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ + ldceq 0, cr15, [lr], {12} │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stmib r0, {r0, sp, lr}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + b 0x14b8fdc │ │ │ │ + @ instruction: 0xf0030c41 │ │ │ │ + @ instruction: 0xf00c031e │ │ │ │ + tstmi r3, #7680 @ 0x1e00 │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stclne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ + smlabtmi r0, r1, r3, pc @ │ │ │ │ + @ instruction: 0x1c00e9c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3b810 │ │ │ │ + bl 0xfec3b818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r4, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf64d1843 │ │ │ │ vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ - bl 0xe4c90 │ │ │ │ + bl 0xe4c98 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - @ instruction: 0xf44ffbb5 │ │ │ │ + @ instruction: 0xf44ffbb1 │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldcllt 7, cr15, [r0, #448] @ 0x1c0 │ │ │ │ - addeq fp, r3, r2, asr r5 │ │ │ │ + stcllt 7, cr15, [ip, #448] @ 0x1c0 │ │ │ │ + addeq fp, r3, sl, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3b868 │ │ │ │ + bl 0xfec3b870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r4, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf64d1843 │ │ │ │ vsra.s64 d16, d8, #64 │ │ │ │ - bl 0xe4ce8 │ │ │ │ + bl 0xe4cf0 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - @ instruction: 0xf04ffb89 │ │ │ │ + @ instruction: 0xf04ffb85 │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stclt 7, cr15, [r4, #448]! @ 0x1c0 │ │ │ │ - strdeq fp, [r3], sl │ │ │ │ + stclt 7, cr15, [r0, #448]! @ 0x1c0 │ │ │ │ + strdeq fp, [r3], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3b8c0 │ │ │ │ + bl 0xfec3b8c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r8, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf64d1843 │ │ │ │ vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ - bl 0xe4d40 │ │ │ │ + bl 0xe4d48 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andcs pc, r0, #95232 @ 0x17400 │ │ │ │ + andcs pc, r0, #91136 @ 0x16400 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7744010 │ │ │ │ - svclt 0x0000b909 │ │ │ │ - addeq fp, r3, r2, lsr #9 │ │ │ │ + svclt 0x0000b905 │ │ │ │ + umulleq fp, r3, sl, r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3b91c │ │ │ │ + bl 0xfec3b924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0xc224e2 │ │ │ │ + blx 0xb224ea │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e7ac │ │ │ │ + bls 0x17e7b4 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0xc2250e │ │ │ │ + blx 0xb22516 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, fp, lsl fp @ │ │ │ │ + andlt pc, r5, r7, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, sl, lsr r4 │ │ │ │ - addeq fp, r3, lr, lsl #8 │ │ │ │ + addeq fp, r3, r2, lsr r4 │ │ │ │ + addeq fp, r3, r6, lsl #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3b9a4 │ │ │ │ + bl 0xfec3b9ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0xffb22568 │ │ │ │ + blx 0xffa22570 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e834 │ │ │ │ + bls 0x17e83c │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0xffb22594 │ │ │ │ + blx 0xffa2259c │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - @ instruction: 0x0083b3b2 │ │ │ │ - addeq fp, r3, r6, lsl #7 │ │ │ │ + addeq fp, r3, sl, lsr #7 │ │ │ │ + addeq fp, r3, lr, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3ba2c │ │ │ │ + bl 0xfec3ba34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0xff7225f0 │ │ │ │ + blx 0xff6225f8 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e8bc │ │ │ │ + bls 0x17e8c4 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0xfea2261c │ │ │ │ + blx 0xfe922624 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - mullt r5, r3, sl │ │ │ │ + andlt pc, r5, pc, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, sl, lsr #6 │ │ │ │ - strdeq fp, [r3], lr │ │ │ │ + addeq fp, r3, r2, lsr #6 │ │ │ │ + strdeq fp, [r3], r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bab4 │ │ │ │ + bl 0xfec3babc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0x1922678 │ │ │ │ + blx 0x1822680 │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e944 │ │ │ │ + bls 0x17e94c │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - blx 0x19226a4 │ │ │ │ + blx 0x18226ac │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 7, cr15, [lr], #-448 @ 0xfffffe40 │ │ │ │ + ldc2l 7, cr15, [sl], #-448 @ 0xfffffe40 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r9, asr #20 │ │ │ │ + andlt pc, r5, r5, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, r2, lsr #5 │ │ │ │ - addeq fp, r3, sl, ror #4 │ │ │ │ + umulleq fp, r3, sl, r2 │ │ │ │ + addeq fp, r3, r2, ror #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bb48 │ │ │ │ + bl 0xfec3bb50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0x6a270c │ │ │ │ + blx 0x5a2714 │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e9d8 │ │ │ │ + bls 0x17e9e0 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0x6a2738 │ │ │ │ + blx 0x5a2740 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 7, cr15, [r4], #-448 @ 0xfffffe40 │ │ │ │ + ldc2 7, cr15, [r0], #-448 @ 0xfffffe40 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, lr, lsl #4 │ │ │ │ - ldrdeq fp, [r3], r6 │ │ │ │ + addeq fp, r3, r6, lsl #4 │ │ │ │ + addeq fp, r3, lr, asr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bbdc │ │ │ │ + bl 0xfec3bbe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf9ccf76b │ │ │ │ + @ instruction: 0xf9c8f76b │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17ea6c │ │ │ │ + bls 0x17ea74 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf9ccf76c │ │ │ │ + @ instruction: 0xf9c8f76c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - blx 0xffba27ea │ │ │ │ + blx 0xffaa27f2 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - @ instruction: 0xb005f9b5 │ │ │ │ + @ instruction: 0xb005f9b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, sl, ror r1 │ │ │ │ - addeq fp, r3, r2, asr #2 │ │ │ │ + addeq fp, r3, r2, ror r1 │ │ │ │ + addeq fp, r3, sl, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bc70 │ │ │ │ + bl 0xfec3bc78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf982f76b │ │ │ │ + @ instruction: 0xf97ef76b │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17eb00 │ │ │ │ + bls 0x17eb08 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xf982f76c │ │ │ │ + @ instruction: 0xf97ef76c │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - blx 0xfe92287e │ │ │ │ + blx 0xfe822886 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, fp, ror #18 │ │ │ │ + andlt pc, r5, r7, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, r6, ror #1 │ │ │ │ - addeq fp, r3, lr, lsr #1 │ │ │ │ + ldrdeq fp, [r3], lr │ │ │ │ + addeq fp, r3, r6, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bd04 │ │ │ │ + bl 0xfec3bd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf96cf76b │ │ │ │ + @ instruction: 0xf968f76b │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17eb94 │ │ │ │ + bls 0x17eb9c │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xf938f76c │ │ │ │ + @ instruction: 0xf934f76c │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7734300 │ │ │ │ - blmi 0x4a46f0 │ │ │ │ + blmi 0x4a46e8 │ │ │ │ msrcc R12_fiq, sp │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r4], #-2290 @ 0xfffff70e │ │ │ │ stmib sp, {r0, r2, r4, sl, lr}^ │ │ │ │ ldmne fp!, {sl, ip, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf920f76c │ │ │ │ + @ instruction: 0xf91cf76c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq fp, r3, r2, asr r0 │ │ │ │ - addeq fp, r3, r8, lsl r0 │ │ │ │ + addeq fp, r3, sl, asr #32 │ │ │ │ + addeq fp, r3, r0, lsl r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bd98 │ │ │ │ + bl 0xfec3bda0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf922f76b │ │ │ │ + @ instruction: 0xf91ef76b │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17ec28 │ │ │ │ + bls 0x17ec30 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf8eef76c │ │ │ │ + @ instruction: 0xf8eaf76c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7734300 │ │ │ │ - blmi 0x4a465c │ │ │ │ + blmi 0x4a4654 │ │ │ │ msrcc R12_fiq, sp │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r5], #-2298 @ 0xfffff706 │ │ │ │ stmib sp, {r1, r2, r4, sl, lr}^ │ │ │ │ ldmdbne r3, {r8, sl, sp, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8d6f76c │ │ │ │ + @ instruction: 0xf8d2f76c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0x0083afbe │ │ │ │ - addeq sl, r3, r4, lsl #31 │ │ │ │ + @ instruction: 0x0083afb6 │ │ │ │ + addeq sl, r3, ip, ror pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3be2c │ │ │ │ + bl 0xfec3be34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf8a4f76b │ │ │ │ + @ instruction: 0xf8a0f76b │ │ │ │ @ instruction: 0x46064b1d │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17ecbc │ │ │ │ + bls 0x17ecc4 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf8a4f76c │ │ │ │ + @ instruction: 0xf8a0f76c │ │ │ │ @ instruction: 0x46304631 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff1a2a38 │ │ │ │ + blx 0xff0a2a40 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff022a44 │ │ │ │ + blx 0xfef22a4c │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r7, lsl #17 │ │ │ │ + andlt pc, r5, r3, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq sl, r3, sl, lsr #30 │ │ │ │ - addeq sl, r3, r6, ror #29 │ │ │ │ + addeq sl, r3, r2, lsr #30 │ │ │ │ + ldrdeq sl, [r3], lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3becc │ │ │ │ + bl 0xfec3bed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf854f76b │ │ │ │ + @ instruction: 0xf850f76b │ │ │ │ @ instruction: 0x46064b1d │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17ed5c │ │ │ │ + bls 0x17ed64 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf854f76c │ │ │ │ + @ instruction: 0xf850f76c │ │ │ │ @ instruction: 0x46304631 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x1da2ad8 │ │ │ │ + blx 0x1ca2ae0 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x1c22ae4 │ │ │ │ + blx 0x1b22aec │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r7, lsr r8 @ │ │ │ │ + andlt pc, r5, r3, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq sl, r3, sl, lsl #29 │ │ │ │ - addeq sl, r3, r6, asr #28 │ │ │ │ + addeq sl, r3, r2, lsl #29 │ │ │ │ + addeq sl, r3, lr, lsr lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bf6c │ │ │ │ + bl 0xfec3bf74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf838f76b │ │ │ │ + @ instruction: 0xf834f76b │ │ │ │ @ instruction: 0x46064b1e │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17edfc │ │ │ │ + bls 0x17ee04 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf804f76c │ │ │ │ + @ instruction: 0xf800f76c │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7734300 │ │ │ │ - @ instruction: 0x4621fdb3 │ │ │ │ + strtmi pc, [r1], -pc, lsr #27 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - stc2 7, cr15, [ip, #460]! @ 0x1cc │ │ │ │ + stc2 7, cr15, [r8, #460]! @ 0x1cc │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - andlt pc, r5, r5, ror #31 │ │ │ │ + andlt pc, r5, r1, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq sl, r3, sl, ror #27 │ │ │ │ - addeq sl, r3, r2, lsr #27 │ │ │ │ + addeq sl, r3, r2, ror #27 │ │ │ │ + umulleq sl, r3, sl, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c010 │ │ │ │ + bl 0xfec3c018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf81ef76b │ │ │ │ + @ instruction: 0xf81af76b │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - @ instruction: 0xf828f770 │ │ │ │ + @ instruction: 0xf824f770 │ │ │ │ vnmls.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x17b194 │ │ │ │ + bl 0x17b19c │ │ │ │ stmiane r3!, {sl, fp} │ │ │ │ strtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff80f76b │ │ │ │ + @ instruction: 0xff7cf76b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r3, r2, lsr sp │ │ │ │ + addeq sl, r3, sl, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c07c │ │ │ │ + bl 0xfec3c084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xffe8f76a │ │ │ │ + @ instruction: 0xffe4f76a │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - @ instruction: 0xfff2f76f │ │ │ │ + @ instruction: 0xffeef76f │ │ │ │ vnmls.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmla.f d22, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x17b200 │ │ │ │ + bl 0x17b208 │ │ │ │ stmiane r3!, {sl, fp} │ │ │ │ strtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff4af76b │ │ │ │ + @ instruction: 0xff46f76b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r3, r6, asr #25 │ │ │ │ + @ instruction: 0x0083acbe │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x6d02b963 │ │ │ │ @ instruction: 0xf0126812 │ │ │ │ strdle r0, [r7], -r0 @ │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -217832,181 +217832,181 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0124770 │ │ │ │ mvnsle r0, r0, ror #31 │ │ │ │ push {r0, r8, r9, sp} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3c124 │ │ │ │ + bl 0xfec3c12c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r4], r8 │ │ │ │ strmi r4, [lr], -ip, lsl #12 │ │ │ │ @ instruction: 0x46074619 │ │ │ │ - @ instruction: 0xf9def7ff │ │ │ │ + @ instruction: 0xf9e8f7ff │ │ │ │ ldmib r4, {r3, r6, r8, r9, ip, sp, pc}^ │ │ │ │ orrlt r2, sl, #0, 6 │ │ │ │ ldmdale lr, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldclpl 3, cr7, [sp, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x0606065d │ │ │ │ andeq r0, fp, fp, lsl #22 │ │ │ │ ldrdcs pc, [r4], #135 @ 0x87 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ @ instruction: 0xf64680de │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ movwls r2, #14486 @ 0x3896 │ │ │ │ - @ instruction: 0xff10f76a │ │ │ │ + @ instruction: 0xff0cf76a │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ bicscc pc, r6, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf772009a │ │ │ │ - ldmvs r1!, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r1!, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000290f │ │ │ │ @ instruction: 0x462280b1 │ │ │ │ @ instruction: 0xf7c34638 │ │ │ │ - andcs pc, r1, r9, asr #16 │ │ │ │ + andcs pc, r1, r3, ror #16 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdale r7!, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r4, lr, fp, lsl #31 │ │ │ │ - andeq r5, lr, r1, rrx │ │ │ │ - andeq r5, lr, r5, lsl r0 │ │ │ │ - andeq r5, lr, r5, lsl r0 │ │ │ │ - andeq r5, lr, r5, lsl r0 │ │ │ │ - andeq r4, lr, fp, lsl #31 │ │ │ │ - andeq r4, lr, fp, lsl #31 │ │ │ │ - andeq r4, lr, fp, lsl #31 │ │ │ │ - andeq r5, lr, sp, lsr #1 │ │ │ │ - ldrdeq r4, [lr], -r9 │ │ │ │ - ldrdeq r4, [lr], -r9 │ │ │ │ + muleq lr, r3, pc @ │ │ │ │ + andeq r5, lr, r9, rrx │ │ │ │ + andeq r5, lr, sp, lsl r0 │ │ │ │ + andeq r5, lr, sp, lsl r0 │ │ │ │ + andeq r5, lr, sp, lsl r0 │ │ │ │ + muleq lr, r3, pc @ │ │ │ │ + muleq lr, r3, pc @ │ │ │ │ + muleq lr, r3, pc @ │ │ │ │ + strheq r5, [lr], -r5 @ │ │ │ │ + andeq r4, lr, r1, ror #31 │ │ │ │ + andeq r4, lr, r1, ror #31 │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - cdp2 7, 13, cr15, cr4, cr10, {3} │ │ │ │ + cdp2 7, 13, cr15, cr0, cr10, {3} │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xff5af7c2 │ │ │ │ + @ instruction: 0xff74f7c2 │ │ │ │ stmdals r3, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf6032204 │ │ │ │ @ instruction: 0x009933d6 │ │ │ │ - @ instruction: 0xff2af7c2 │ │ │ │ + @ instruction: 0xff44f7c2 │ │ │ │ andcs lr, r0, r5, asr #15 │ │ │ │ - orrne pc, r4, fp, asr #12 │ │ │ │ + @ instruction: 0x11b4f64b │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b58 │ │ │ │ andls r7, r0, r3, asr r2 │ │ │ │ - @ instruction: 0xf9f2f169 │ │ │ │ + blx 0x2a15c4 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ - blmi 0x15a54e0 │ │ │ │ + vsra.s64 d17, d20, #64 │ │ │ │ + blmi 0x15a54e8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1693273 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ subsle r2, pc, pc, lsl #22 │ │ │ │ - cdp2 7, 10, cr15, cr10, cr10, {3} │ │ │ │ + cdp2 7, 10, cr15, cr6, cr10, {3} │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - str pc, [ip, r7, ror #28] │ │ │ │ + str pc, [ip, r3, ror #28] │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - cdp2 7, 9, cr15, cr0, cr10, {3} │ │ │ │ + cdp2 7, 8, cr15, cr12, cr10, {3} │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xff16f7c2 │ │ │ │ + @ instruction: 0xff30f7c2 │ │ │ │ @ instruction: 0xee1d4a3f │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ stmdbls r3, {r1, r4, fp, sp, lr} │ │ │ │ ldrdgt pc, [r0], -r3 │ │ │ │ andcs r5, r0, #8585216 @ 0x830000 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, r5, r6, sl, lr} │ │ │ │ - cdp2 7, 5, cr15, cr10, cr11, {3} │ │ │ │ + cdp2 7, 5, cr15, cr6, cr11, {3} │ │ │ │ @ instruction: 0xf7d64638 │ │ │ │ - strb pc, [lr, -r7, lsl #27]! @ │ │ │ │ + strb pc, [lr, -r3, asr #27]! @ │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - cdp2 7, 6, cr15, cr10, cr10, {3} │ │ │ │ + cdp2 7, 6, cr15, cr6, cr10, {3} │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - cdp2 7, 15, cr15, cr0, cr2, {6} │ │ │ │ + @ instruction: 0xff0af7c2 │ │ │ │ @ instruction: 0xf04f9903 │ │ │ │ strmi r4, [r8], -r0, lsl #5 │ │ │ │ - blx 0xfe922e90 │ │ │ │ + blx 0xfe822e98 │ │ │ │ stmdals r3, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf6032204 │ │ │ │ @ instruction: 0x009933d6 │ │ │ │ - cdp2 7, 11, cr15, cr10, cr2, {6} │ │ │ │ + cdp2 7, 13, cr15, cr4, cr2, {6} │ │ │ │ @ instruction: 0xf7d64638 │ │ │ │ - ldrb pc, [r2, -fp, ror #26] @ │ │ │ │ + ldrb pc, [r2, -r7, lsr #27] @ │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - @ instruction: 0xe74cfbff │ │ │ │ - cdp2 7, 4, cr15, cr10, cr10, {3} │ │ │ │ + smlald pc, ip, r9, ip @ │ │ │ │ + cdp2 7, 4, cr15, cr6, cr10, {3} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6424604 │ │ │ │ ldmdavs r9, {r3, r6, r9, ip, sp, lr} │ │ │ │ - ldc2l 7, cr15, [ip, #456] @ 0x1c8 │ │ │ │ + ldc2l 7, cr15, [r8, #456] @ 0x1c8 │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x2022ed8 │ │ │ │ + blx 0x1f22ee0 │ │ │ │ @ instruction: 0x4638e731 │ │ │ │ - @ instruction: 0xf9e6f7c6 │ │ │ │ + blx 0x123040 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0x223040 │ │ │ │ + blx 0x8a3048 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r8], r0, lsr #17 │ │ │ │ tstls r3, r9, lsl r8 │ │ │ │ - blx 0xffa22ee8 │ │ │ │ - stmdavs r0!, {r0, r2, r9, sl, lr}^ │ │ │ │ blx 0xff922ef0 │ │ │ │ + stmdavs r0!, {r0, r2, r9, sl, lr}^ │ │ │ │ + blx 0xff822ef8 │ │ │ │ vnmls.f32 s8, s26, s26 │ │ │ │ stmdbls r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2203 @ 0xfffff765 │ │ │ │ strmi r1, [fp], #-2282 @ 0xfffff716 │ │ │ │ mvnsne pc, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r9, r1, r0, lsl #4 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 2, cr15, cr4, cr11, {3} │ │ │ │ + cdp2 7, 2, cr15, cr0, cr11, {3} │ │ │ │ ldrbt r6, [sl], r3, ror #16 │ │ │ │ - eorseq r2, r5, r4, lsl #23 │ │ │ │ - addeq sl, r3, lr, lsr #22 │ │ │ │ - addeq sl, r3, lr, ror #21 │ │ │ │ - addeq sl, r3, r8, lsr #20 │ │ │ │ + ldrhteq r2, [r5], -r4 │ │ │ │ + addeq sl, r3, r6, lsr #22 │ │ │ │ + addeq sl, r3, r6, ror #21 │ │ │ │ + addeq sl, r3, r0, lsr #20 │ │ │ │ eorle r2, sp, r2, lsl #16 │ │ │ │ andsle r2, r6, r3, lsl #16 │ │ │ │ teqle pc, r1, lsl #16 │ │ │ │ svceq 0x0040f011 │ │ │ │ sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ teqpeq pc, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ tstcs r0, r0, asr #32 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0114770 │ │ │ │ - b 0x14a8ebc │ │ │ │ + b 0x14a8ec4 │ │ │ │ svclt 0x000c12d1 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ teqpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r9, lsl r3 │ │ │ │ andcs r0, r0, #150994944 @ 0x9000000 │ │ │ │ @@ -218020,79 +218020,79 @@ │ │ │ │ tstcs r0, r8, ror r0 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ sbceq lr, r3, r0, asr #20 │ │ │ │ andcs r0, r0, #0, 8 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c414 │ │ │ │ + bl 0xfec3c41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ - blmi 0x1656e4 │ │ │ │ + vsra.s64 d17, d20, #64 │ │ │ │ + blmi 0x1656ec │ │ │ │ andls r2, r0, r5, asr r2 │ │ │ │ - @ instruction: 0xf8e6f169 │ │ │ │ - mlaseq r5, r4, fp, r2 │ │ │ │ + @ instruction: 0xf8faf169 │ │ │ │ + eorseq r2, r5, r4, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c43c │ │ │ │ + bl 0xfec3c444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ umulllt ip, r5, r0, r0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf890d159 │ │ │ │ @ instruction: 0x460430bd │ │ │ │ stmdblt fp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ rsble r2, r9, r0, lsl #18 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldc2l 7, cr15, [r6, #-576] @ 0xfffffdc0 │ │ │ │ + ldc2l 7, cr15, [r2, #-576] @ 0xfffffdc0 │ │ │ │ movwcs fp, #16648 @ 0x4108 │ │ │ │ - blmi 0x1bbd604 │ │ │ │ + blmi 0x1bbd60c │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorvs pc, r4, r6, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x46064617 │ │ │ │ stmdavs r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrmi r6, [r3], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf76b2200 │ │ │ │ - movwcs pc, #3399 @ 0xd47 @ │ │ │ │ + movwcs pc, #3395 @ 0xd43 @ │ │ │ │ adcscc pc, sp, r4, lsl #17 │ │ │ │ teqle ip, r0, lsl #26 │ │ │ │ umlalscs pc, ip, r4, r8 @ │ │ │ │ umlalscc pc, fp, r4, r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ andcs r8, sp, #138 @ 0x8a │ │ │ │ rscpl pc, lr, r4, lsl #17 │ │ │ │ - blcs 0xfd64c │ │ │ │ + blcs 0xfd654 │ │ │ │ @ instruction: 0xf76ad0ca │ │ │ │ - ldmdavs r1!, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7729002 │ │ │ │ - @ instruction: 0xf894fcf7 │ │ │ │ + @ instruction: 0xf894fcf3 │ │ │ │ stmdals r2, {r0, r3, r4, r5, r7, ip, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x46018099 │ │ │ │ andeq pc, r4, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7709002 │ │ │ │ - stmdals r2, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7c26149 │ │ │ │ - movwcs pc, #3501 @ 0xdad @ │ │ │ │ + movwcs pc, #3527 @ 0xdc7 @ │ │ │ │ adcscc pc, fp, r4, lsl #17 │ │ │ │ @ instruction: 0xf04fe01e │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf7cac000 │ │ │ │ - strdcs pc, [r0], -r1 │ │ │ │ + andcs pc, r0, fp, lsl #24 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, sp, #240, 26 @ 0x3c00 │ │ │ │ rsccc pc, lr, r4, lsl #17 │ │ │ │ ldr r6, [r5, r2, ror #1] │ │ │ │ @@ -218104,65 +218104,65 @@ │ │ │ │ addle r2, r9, r0, lsl #22 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ umlalscs pc, r9, r4, r8 @ │ │ │ │ eorcc pc, r5, #536870912 @ 0x20000000 │ │ │ │ andls r0, r3, #146 @ 0x92 │ │ │ │ - ldc2 7, cr15, [r4, #-424] @ 0xfffffe58 │ │ │ │ + ldc2 7, cr15, [r0, #-424] @ 0xfffffe58 │ │ │ │ ldmdavs r1!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7729002 │ │ │ │ - blmi 0xca461c │ │ │ │ + blmi 0xca4614 │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrbtmi r9, [fp], #-2050 @ 0xfffff7fe │ │ │ │ ldmdavs r2!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrmi r5, [r8], #-2299 @ 0xfffff705 │ │ │ │ ldrmi r9, [r3], #-0 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 7, cr15, [r6], #428 @ 0x1ac │ │ │ │ + stc2l 7, cr15, [r2], #428 @ 0x1ac │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andsle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andsle r6, r0, r0, ror r3 │ │ │ │ @ instruction: 0xf76b2000 │ │ │ │ - andcs pc, r4, #2834432 @ 0x2b4000 │ │ │ │ + andcs pc, r4, #2768896 @ 0x2a4000 │ │ │ │ @ instruction: 0x41acf640 │ │ │ │ - ldc2l 7, cr15, [r0, #-776] @ 0xfffffcf8 │ │ │ │ + stc2l 7, cr15, [sl, #-776]! @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, r9, r0, ror pc │ │ │ │ vst2.16 {d6-d7}, [r3 :64], fp │ │ │ │ - blcc 0xfe188 │ │ │ │ + blcc 0xfe190 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0x11d3dc │ │ │ │ + blcs 0x11d3e4 │ │ │ │ ldrb sp, [r8, -r0, asr #1]! │ │ │ │ @ instruction: 0xf8942300 │ │ │ │ @ instruction: 0xf88420b9 │ │ │ │ - bcs 0xf1798 │ │ │ │ + bcs 0xf17a0 │ │ │ │ strcs fp, [ip, #-3860] @ 0xfffff0ec │ │ │ │ @ instruction: 0xf76a2504 │ │ │ │ - ldmdavs r1!, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7729002 │ │ │ │ - stmdals r2, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ - cdp2 7, 8, cr15, cr4, cr15, {3} │ │ │ │ + cdp2 7, 8, cr15, cr0, cr15, {3} │ │ │ │ andcs r9, r4, #131072 @ 0x20000 │ │ │ │ cmppvs r1, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - stc2 7, cr15, [r4, #-776]! @ 0xfffffcf8 │ │ │ │ + ldc2 7, cr15, [lr, #-776]! @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xe72330bc │ │ │ │ andcs r4, r4, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf76f9002 │ │ │ │ - stmdals r2, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e766 │ │ │ │ - strdeq sl, [r3], r0 │ │ │ │ - strdeq sl, [r3], sl @ │ │ │ │ + addeq sl, r3, r8, ror #17 │ │ │ │ + strdeq sl, [r3], r2 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -218173,46 +218173,46 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ movlt pc, #3664 @ 0xe50 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - stc2 7, cr15, [sl], {106} @ 0x6a │ │ │ │ + stc2 7, cr15, [r6], {106} @ 0x6a │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - blx 0xff6a33de │ │ │ │ + ldc2 7, cr15, [r2], {214} @ 0xd6 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7724631 │ │ │ │ - @ instruction: 0xf76afc1b │ │ │ │ - stmdavs r1!, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76afc17 │ │ │ │ + stmdavs r1!, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x62486c │ │ │ │ + blmi 0x624864 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76b461a │ │ │ │ - stmdavs r4!, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ - blx 0xfeda3426 │ │ │ │ + blx 0xffca342e │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - andcs pc, r1, r3, ror #24 │ │ │ │ + andcs pc, r1, pc, asr ip @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7febdf0 │ │ │ │ - ldr pc, [ip, r3, lsl #30]! │ │ │ │ - addeq sl, r3, lr, asr #13 │ │ │ │ + ldr pc, [ip, sp, lsl #30]! │ │ │ │ + addeq sl, r3, r6, asr #13 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -218223,219 +218223,219 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ movlt pc, #2064 @ 0x810 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - stc2 7, cr15, [r6], #-424 @ 0xfffffe58 │ │ │ │ + stc2 7, cr15, [r2], #-424 @ 0xfffffe58 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - blx 0x1da34a6 │ │ │ │ + blx 0xfeca34ae │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7724631 │ │ │ │ - @ instruction: 0xf76afbb7 │ │ │ │ - stmdavs r1!, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76afbb3 │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x6247a4 │ │ │ │ + blmi 0x62479c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vsra.s64 d21, d0, #64 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76b461a │ │ │ │ - stmdavs r4!, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ - blx 0x14a34ee │ │ │ │ + blx 0xfe3a34f6 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - strdcs pc, [r1], -pc @ │ │ │ │ + strdcs pc, [r1], -fp │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7febdf0 │ │ │ │ - @ instruction: 0xe7bcfe9f │ │ │ │ - addeq sl, r3, r6, lsl #12 │ │ │ │ + ldr pc, [ip, r9, lsr #29]! │ │ │ │ + strdeq sl, [r3], lr │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d060 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ push {r0, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3c7dc │ │ │ │ + bl 0xfec3c7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r7, asr #32 │ │ │ │ mrc2 7, 0, pc, cr14, cr15, {7} │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blx 0xff1a33b2 │ │ │ │ + blx 0xff0a33ba │ │ │ │ @ instruction: 0xf76a4607 │ │ │ │ - stmdavs r9!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r1], -fp, lsl #22 @ │ │ │ │ + ldrtmi pc, [r1], -r7, asr #22 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x15233ee │ │ │ │ - ldc2 7, cr15, [sl], {106} @ 0x6a │ │ │ │ + blx 0x14233f6 │ │ │ │ + ldc2 7, cr15, [r6], {106} @ 0x6a │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ mulls r3, r8, r2 │ │ │ │ - stc2 7, cr15, [r8], #-444 @ 0xfffffe44 │ │ │ │ + stc2 7, cr15, [r4], #-444 @ 0xfffffe44 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpcc r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - blx 0xfe1a3406 │ │ │ │ + blx 0x20a340e │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - strtmi pc, [r1], -r7, ror #21 │ │ │ │ + strtmi pc, [r1], -r3, lsr #22 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 7, 3, pc, cr14, cr2, {3} @ │ │ │ │ + mcr2 7, 3, pc, cr10, cr2, {3} @ │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - @ instruction: 0xe7b7fe37 │ │ │ │ + ldr pc, [r7, r1, asr #28]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq sl, r3, r8, lsr r5 │ │ │ │ + addeq sl, r3, r0, lsr r5 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d060 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ push {r0, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3c8c8 │ │ │ │ + bl 0xfec3c8d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r7, asr #32 │ │ │ │ stc2 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blx 0x142349e │ │ │ │ + blx 0x13234a6 │ │ │ │ @ instruction: 0xf76a4680 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -r6, lsr #16 │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - @ instruction: 0x4631fa95 │ │ │ │ + @ instruction: 0x4631fad1 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [ip, #-456]! @ 0xfffffe38 │ │ │ │ - blx 0xfea234be │ │ │ │ + ldc2l 7, cr15, [r8, #-456]! @ 0xfffffe38 │ │ │ │ + blx 0xfe9234c6 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ mulls r3, r8, r2 │ │ │ │ - blx 0xfeda34de │ │ │ │ + blx 0xfeca34e6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x21acf64c │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - blx 0x4234f2 │ │ │ │ + blx 0x3234fa │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4621fa71 │ │ │ │ + strtmi pc, [r1], -sp, lsr #21 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x9a3522 │ │ │ │ + blx 0x8a352a │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - ldr pc, [r7, r1, asr #27]! │ │ │ │ + ldr pc, [r7, fp, asr #27]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq sl, r3, ip, asr #8 │ │ │ │ + addeq sl, r3, r4, asr #8 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r6, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c9b0 │ │ │ │ + bl 0xfec3c9b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, lr, asr #32 │ │ │ │ ldc2 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf646b3a0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - stmdavs r9!, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ @ instruction: 0xf7d66826 │ │ │ │ - strmi pc, [r2], -r5, lsr #20 │ │ │ │ + strmi pc, [r2], -r1, ror #20 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ - blx 0x9a35b8 │ │ │ │ - blx 0xe2359e │ │ │ │ + blx 0x8a35c0 │ │ │ │ + blx 0xd235a6 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x900372bc │ │ │ │ - blx 0x11a35be │ │ │ │ + blx 0x10a35c6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [fp], #-0 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xfe8235d0 │ │ │ │ + blx 0xfe7235d8 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - strtmi pc, [r1], -r1, lsl #20 │ │ │ │ + @ instruction: 0x4621fa3d │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xfeda3600 │ │ │ │ + blx 0xfeca3608 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x166090 │ │ │ │ + bcs 0x166098 │ │ │ │ ldrmi sp, [r8], -r8, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2l 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - addeq sl, r3, ip, ror #6 │ │ │ │ + addeq sl, r3, r4, ror #6 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -218447,58 +218447,58 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d049 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - @ instruction: 0xf642facf │ │ │ │ + @ instruction: 0xf642facb │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, r9, sl, lr} │ │ │ │ - blx 0xff823688 │ │ │ │ - blx 0x18a3678 │ │ │ │ + blx 0xff723690 │ │ │ │ + blx 0x17a3680 │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ - @ instruction: 0xf9f4f772 │ │ │ │ + @ instruction: 0xf9f0f772 │ │ │ │ movwcs r2, #4634 @ 0x121a │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf92af771 │ │ │ │ - blx 0x1523694 │ │ │ │ + @ instruction: 0xf926f771 │ │ │ │ + blx 0x142369c │ │ │ │ ldmvs r1!, {r0, r1, r4, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf99af7d6 │ │ │ │ + @ instruction: 0xf9d6f7d6 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ @ instruction: 0x4621bb7b │ │ │ │ @ instruction: 0xf7724648 │ │ │ │ - blmi 0x6e3f60 │ │ │ │ + blmi 0x6e3f58 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppvc ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiane sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - bl 0x30a128 │ │ │ │ + bl 0x30a130 │ │ │ │ andls r0, r0, #805306368 @ 0x30000000 │ │ │ │ stmdavs r8, {r0, r1, r3, r6, sl, lr} │ │ │ │ @ instruction: 0xf76b461a │ │ │ │ - ldmdavs sp!, {r0, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs sp!, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r1, ror r8 │ │ │ │ - @ instruction: 0xf97af7d6 │ │ │ │ + @ instruction: 0xf9b6f7d6 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7724648 │ │ │ │ - andcs pc, r1, fp, lsr #20 │ │ │ │ + andcs pc, r1, r7, lsr #20 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - stc2l 7, cr15, [sl], {254} @ 0xfe │ │ │ │ + ldc2l 7, cr15, [r4], {254} @ 0xfe │ │ │ │ andcc lr, r2, #43253760 @ 0x2940000 │ │ │ │ svclt 0x0000e7cd │ │ │ │ - addeq sl, r3, ip, asr r2 │ │ │ │ + addeq sl, r3, r4, asr r2 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -218510,58 +218510,58 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d049 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - @ instruction: 0xf642fa51 │ │ │ │ + @ instruction: 0xf642fa4d │ │ │ │ pkhbtmi r7, r1, r8, lsl #5 │ │ │ │ @ instruction: 0xf76f6821 │ │ │ │ - @ instruction: 0xf76afa5f │ │ │ │ - stmdavs r1!, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76afa5b │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6424680 │ │ │ │ @ instruction: 0xf7727250 │ │ │ │ - movwcs pc, #6519 @ 0x1977 @ │ │ │ │ + movwcs pc, #6515 @ 0x1973 @ │ │ │ │ @ instruction: 0x4641221a │ │ │ │ @ instruction: 0xf7714640 │ │ │ │ - @ instruction: 0xf76af8ad │ │ │ │ - stmdavs r6!, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76af8a9 │ │ │ │ + stmdavs r6!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r9!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4631f91f │ │ │ │ + @ instruction: 0x4631f95b │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf964f772 │ │ │ │ + @ instruction: 0xf960f772 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6492f70 │ │ │ │ vsra.s64 q11, q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ - bl 0x34a21c │ │ │ │ + bl 0x34a224 │ │ │ │ andls r0, r0, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0x461a443b │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf8fef7d6 │ │ │ │ + @ instruction: 0xf93af7d6 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ strtmi fp, [r1], -fp, lsl #19 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - andcs pc, r1, r9, lsl #19 │ │ │ │ + andcs pc, r1, r5, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - mcrr2 7, 15, pc, ip, cr14 @ │ │ │ │ + mrrc2 7, 15, pc, r6, cr14 @ │ │ │ │ andcc lr, r2, #43253760 @ 0x2940000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq sl, r3, sl, ror #2 │ │ │ │ + addeq sl, r3, r2, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrsbtpl pc, [r0], r0 @ │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @@ -218583,58 +218583,58 @@ │ │ │ │ svceq 0x0018f016 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf1030a00 │ │ │ │ movwls r0, #769 @ 0x301 │ │ │ │ @ instruction: 0x469abf18 │ │ │ │ strvs pc, [r4, -r6, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ - @ instruction: 0xf956f76a │ │ │ │ + @ instruction: 0xf952f76a │ │ │ │ @ instruction: 0xf76a4681 │ │ │ │ - @ instruction: 0x4631f953 │ │ │ │ + ldrtmi pc, [r1], -pc, asr #18 @ │ │ │ │ @ instruction: 0xf8d74680 │ │ │ │ andcs fp, r0, r0 │ │ │ │ ldrtmi lr, [r1], -r8 │ │ │ │ @ instruction: 0xf1ba3d01 │ │ │ │ eorsle r0, r9, r0, lsl #30 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ streq pc, [r2], #-866 @ 0xfffffc9e │ │ │ │ - @ instruction: 0xf894f7d6 │ │ │ │ + @ instruction: 0xf8d0f7d6 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7724648 │ │ │ │ - blls 0x163e78 │ │ │ │ + blls 0x163e70 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrbmi pc, [r9], -r5, lsl #17 @ │ │ │ │ + ldrbmi pc, [r9], -r1, asr #17 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf936f772 │ │ │ │ - bl 0x38c334 │ │ │ │ + @ instruction: 0xf932f772 │ │ │ │ + bl 0x38c33c │ │ │ │ andcs r0, r0, r6, lsl #6 │ │ │ │ vsub.i32 d17, d19, d18 │ │ │ │ stccs 6, cr0, [r0, #-8] │ │ │ │ ldrdcs sp, [r1], -r7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff423b56 │ │ │ │ + blx 0xff6a3b5e │ │ │ │ ldrmi lr, [r8], -r7, lsr #15 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r9, r0, r0, lsl #22 │ │ │ │ stmiane r3!, {r1, r2, r3, r4, r5, fp, sp, lr}^ │ │ │ │ streq pc, [r2], #-867 @ 0xfffffc9d │ │ │ │ @ instruction: 0xf7d64621 │ │ │ │ - @ instruction: 0x4631f857 │ │ │ │ + @ instruction: 0x4631f893 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf908f772 │ │ │ │ + @ instruction: 0xf904f772 │ │ │ │ rscle r3, pc, #1, 26 @ 0x40 │ │ │ │ @ instruction: 0x4628e7d7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x469a461d │ │ │ │ @@ -218644,59 +218644,59 @@ │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d06c │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ push {r0, r2, r3, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3cdd4 │ │ │ │ + bl 0xfec3cddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ cmnlt r1, r0, asr #2 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldmdblt r0!, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0f0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - @ instruction: 0x4607f8b9 │ │ │ │ - @ instruction: 0xf8eaf76a │ │ │ │ + @ instruction: 0x4607f8b5 │ │ │ │ + @ instruction: 0xf8e6f76a │ │ │ │ stmdavs r6!, {r0, r3, r5, r7, fp, sp, lr} │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ - @ instruction: 0xf802f7d6 │ │ │ │ + @ instruction: 0xf83ef7d6 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - @ instruction: 0xf76af847 │ │ │ │ - stmdavs r1!, {r0, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76af843 │ │ │ │ + stmdavs r1!, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x8e40c4 │ │ │ │ + blmi 0x8e40bc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2089 @ 0xfffff7d7 │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900018bb │ │ │ │ - bllt 0x1336d68 │ │ │ │ + bllt 0x1336d70 │ │ │ │ tstpeq r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r9!, {r0, sp}^ │ │ │ │ - @ instruction: 0xffdcf7d5 │ │ │ │ + @ instruction: 0xf818f7d6 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7724640 │ │ │ │ - andcs pc, r1, r3, ror #22 │ │ │ │ + andcs pc, r1, pc, asr fp @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -218704,230 +218704,230 @@ │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orrvs pc, ip, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - ldrb pc, [r4, sp, asr #16] @ │ │ │ │ - addeq r9, r3, r6, lsr #30 │ │ │ │ + ldrb pc, [r4, r9, asr #16] @ │ │ │ │ + addeq r9, r3, lr, lsl pc │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, r8, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r9, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3cee4 │ │ │ │ + bl 0xfec3ceec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r1, r0 │ │ │ │ - blx 0xfe7a3cfc │ │ │ │ + blx 0xfe7a3d04 │ │ │ │ eorsle r2, r6, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf83ef76a │ │ │ │ + @ instruction: 0xf83af76a │ │ │ │ strmi r6, [r7], -r9, lsr #17 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - @ instruction: 0xff8af7d5 │ │ │ │ + @ instruction: 0xffc6f7d5 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7714631 │ │ │ │ - @ instruction: 0xf76affcf │ │ │ │ - @ instruction: 0xf642f899 │ │ │ │ + @ instruction: 0xf76affcb │ │ │ │ + @ instruction: 0xf642f895 │ │ │ │ stmdavs r1!, {r2, r3, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x923fd4 │ │ │ │ + blmi 0x923fcc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r8], #-2090 @ 0xfffff7d6 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ @ instruction: 0xf64cbb52 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0x461a0195 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r9!, {sp}^ │ │ │ │ - @ instruction: 0xff64f7d5 │ │ │ │ + @ instruction: 0xffa0f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - andcs pc, r1, r5, lsl r8 @ │ │ │ │ + andcs pc, r1, r1, lsl r8 @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmibvc r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r5!, {r1, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fe4770 │ │ │ │ - str pc, [sp, r9, lsr #21]! │ │ │ │ + @ instruction: 0xe7adfab3 │ │ │ │ orrsvc pc, r4, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffd4f76a │ │ │ │ + @ instruction: 0xffd0f76a │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - addeq r9, r3, r6, lsr lr │ │ │ │ + addeq r9, r3, lr, lsr #28 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3cfe0 │ │ │ │ + bl 0xfec3cfe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r0 @ │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r0, ror r0 │ │ │ │ - blx 0x823df8 │ │ │ │ + blx 0x823e00 │ │ │ │ rsble r2, r0, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xffc0f769 │ │ │ │ + @ instruction: 0xffbcf769 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ @ instruction: 0xf7d56819 │ │ │ │ - strtmi pc, [r9], -fp, lsl #30 │ │ │ │ + strtmi pc, [r9], -r7, asr #30 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff50f771 │ │ │ │ + @ instruction: 0xff4cf771 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ - @ instruction: 0xf818f76a │ │ │ │ + @ instruction: 0xf814f76a │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x46067298 │ │ │ │ - @ instruction: 0xf826f76f │ │ │ │ - cmnpvs r8, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + @ instruction: 0xf822f76f │ │ │ │ + @ instruction: 0x63a8f64e │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf76a78d8 │ │ │ │ - @ instruction: 0x4607fc5f │ │ │ │ - @ instruction: 0xffa0f769 │ │ │ │ + @ instruction: 0x4607fc5b │ │ │ │ + @ instruction: 0xff9cf769 │ │ │ │ ldrbtmi r4, [fp], #-2852 @ 0xfffff4dc │ │ │ │ andls r6, r5, fp, lsl r8 │ │ │ │ ldmne fp!, {r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ strbvc pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0x91001991 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #8 │ │ │ │ @ instruction: 0xf76a6838 │ │ │ │ - blmi 0x865c4c │ │ │ │ + blmi 0x865c44 │ │ │ │ tstpmi r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x17c22c │ │ │ │ + bl 0x17c234 │ │ │ │ ldrtmi r0, [r2], #-776 @ 0xfffffcf8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - blmi 0x665c28 │ │ │ │ + blmi 0x665c20 │ │ │ │ ldrbtmi r9, [fp], #-2309 @ 0xfffff6fb │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff58f76a │ │ │ │ + @ instruction: 0xff54f76a │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs r9, {sp}^ │ │ │ │ - mrc2 7, 5, pc, cr12, cr5, {6} │ │ │ │ + mrc2 7, 7, pc, cr8, cr5, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7719804 │ │ │ │ - andcs pc, r1, sp, ror #30 │ │ │ │ + andcs pc, r1, r9, ror #30 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blx 0x423ed4 │ │ │ │ + blx 0x6a3edc │ │ │ │ svclt 0x0000e78e │ │ │ │ - addeq r9, r3, r6, lsr #26 │ │ │ │ - strdeq r9, [r3], ip │ │ │ │ - ldrdeq r9, [r3], lr │ │ │ │ + addeq r9, r3, lr, lsl sp │ │ │ │ + strdeq r9, [r3], r4 │ │ │ │ + ldrdeq r9, [r3], r6 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ rsble r6, r7, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ rsble r0, r8, r0, ror r3 │ │ │ │ tstlt r3, fp, lsl #16 │ │ │ │ - blcs 0x100234 │ │ │ │ + blcs 0x10023c │ │ │ │ push {r0, r1, r5, r6, r8, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3d114 │ │ │ │ + bl 0xfec3d11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, r8, r8, asr #31 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d17, d4 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ @ instruction: 0x4619d05a │ │ │ │ @ instruction: 0xf982f7ff │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ - @ instruction: 0xff2af769 │ │ │ │ + @ instruction: 0xff26f769 │ │ │ │ @ instruction: 0xf7694606 │ │ │ │ - @ instruction: 0xf646ff27 │ │ │ │ + @ instruction: 0xf646ff23 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf8d82396 │ │ │ │ strmi r1, [r7], -r8 │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d5681d │ │ │ │ - strmi pc, [r2], -sp, ror #28 │ │ │ │ + strmi pc, [r2], -r9, lsr #29 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - mcr2 7, 3, pc, cr10, cr1, {3} @ │ │ │ │ + mcr2 7, 3, pc, cr6, cr1, {3} @ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs ip, {r0, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d59303 │ │ │ │ - @ instruction: 0x4621fe5d │ │ │ │ + @ instruction: 0x4621fe99 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mrc2 7, 2, pc, cr10, cr1, {3} │ │ │ │ + mrc2 7, 2, pc, cr6, cr1, {3} │ │ │ │ stmdbmi r6!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ mrc 8, 0, r6, cr13, cr8, {0} │ │ │ │ ldrbtmi r3, [r9], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xf8d86809 │ │ │ │ ldmdapl r9, {r2, sp}^ │ │ │ │ - bl 0x2ac164 │ │ │ │ + bl 0x2ac16c │ │ │ │ strmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf64cb34a │ │ │ │ vsra.s64 d20, d28, #64 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8}^ │ │ │ │ andcs ip, r0, #0 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - andcs pc, r1, r1, lsl #30 │ │ │ │ + strdcs pc, [r1], -sp │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x16680c │ │ │ │ + bcs 0x166814 │ │ │ │ mulcs r0, r6, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf988f7fe │ │ │ │ + @ instruction: 0xf992f7fe │ │ │ │ smlatbcs r0, r4, r7, lr │ │ │ │ @ instruction: 0xf76e4638 │ │ │ │ - blls 0x1e5bec │ │ │ │ + blls 0x1e5be4 │ │ │ │ @ instruction: 0xf64ce7c7 │ │ │ │ vmla.f d22, d0, d0[2] │ │ │ │ mulls r1, r5, r1 │ │ │ │ @ instruction: 0xf8cd6808 │ │ │ │ @ instruction: 0xf76ac000 │ │ │ │ - ldrdcs pc, [r1], -r7 │ │ │ │ + ldrdcs pc, [r1], -r3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - addeq r9, r3, sl, ror #23 │ │ │ │ + addeq r9, r3, r2, ror #23 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ @ instruction: 0xf0006370 │ │ │ │ ldmdavs r3, {r1, r2, r7, pc}^ │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ addhi pc, r7, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -218939,85 +218939,85 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d060 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - blls 0x1e5aac │ │ │ │ + blls 0x1e5aa4 │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ ldmdavs r9, {r0, r2, r5, fp, sp, lr} │ │ │ │ - ldc2l 7, cr15, [sl, #852] @ 0x354 │ │ │ │ + mrc2 7, 0, pc, cr6, cr5, {6} │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7714640 │ │ │ │ - mrc 13, 0, APSR_nzcv, cr13, cr7, {6} │ │ │ │ + mrc 13, 0, APSR_nzcv, cr13, cr3, {6} │ │ │ │ @ instruction: 0xf7695f70 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76e4606 │ │ │ │ - @ instruction: 0xf64efef5 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf64efef1 │ │ │ │ + vsubw.s8 q11, q8, d24 │ │ │ │ ldmvc r8, {r2, r4, r5, r8, r9}^ │ │ │ │ - blx 0xca3e52 │ │ │ │ + blx 0xba3e5a │ │ │ │ @ instruction: 0xf7694607 │ │ │ │ - blmi 0xbe5a6c │ │ │ │ + blmi 0xbe5a64 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl sl!, {r0, r2, ip, pc}^ │ │ │ │ @ instruction: 0xf64918bb │ │ │ │ vqdmlsl.s , d16, d0[4] │ │ │ │ ldmibne r1, {r0, r2, r4, r7, r8, r9, sl} │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - cdp2 7, 4, cr15, cr6, cr10, {3} │ │ │ │ + cdp2 7, 4, cr15, cr2, cr10, {3} │ │ │ │ vqdmulh.s d20, d9, d19 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf8cd681b │ │ │ │ stmiapl sl!, {r4, pc}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 3, cr15, cr4, cr10, {3} │ │ │ │ + cdp2 7, 3, cr15, cr0, cr10, {3} │ │ │ │ stmdbls r5, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdane r3, {r1, r3, r5, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ @ instruction: 0x461a4639 │ │ │ │ @ instruction: 0xf76a6838 │ │ │ │ - blls 0x1e59ac │ │ │ │ + blls 0x1e59a4 │ │ │ │ andcs r6, r0, r4, lsr #16 │ │ │ │ @ instruction: 0xf7d56859 │ │ │ │ - strtmi pc, [r1], -fp, lsl #27 │ │ │ │ + strtmi pc, [r1], -r7, asr #27 │ │ │ │ stmdals r4, {r1, r9, sl, lr} │ │ │ │ - mrc2 7, 1, pc, cr12, cr1, {3} │ │ │ │ + mrc2 7, 1, pc, cr8, cr1, {3} │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmibvc r2, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf63f2a02 │ │ │ │ ssub16mi sl, r8, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf8cef7fe │ │ │ │ + @ instruction: 0xf8d8f7fe │ │ │ │ svclt 0x0000e781 │ │ │ │ - addeq r9, r3, r4, asr #21 │ │ │ │ - umulleq r9, r3, sl, sl │ │ │ │ - addeq r9, r3, ip, ror sl │ │ │ │ + @ instruction: 0x00839abc │ │ │ │ + umulleq r9, r3, r2, sl │ │ │ │ + addeq r9, r3, r4, ror sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ ldmdavs r2, {r0, r2, r7, ip, sp, pc} │ │ │ │ streq pc, [lr], #-18 @ 0xffffffee │ │ │ │ - b 0x125a594 │ │ │ │ + b 0x125a59c │ │ │ │ ldrbteq r0, [r6], r3, lsl #12 │ │ │ │ @ instruction: 0xf8d0d476 │ │ │ │ @ instruction: 0xf01240b0 │ │ │ │ tstle r5, r0, ror r2 │ │ │ │ cmnle r8, r0, lsl #24 │ │ │ │ ldrsbtcs pc, [r4], r0 @ │ │ │ │ cmnle fp, r0, lsl #20 │ │ │ │ @@ -219035,70 +219035,70 @@ │ │ │ │ svceq 0x000cf016 │ │ │ │ cmneq r3, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ svclt 0x00089303 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ strvs pc, [r4, -r6, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ - cdp2 7, 0, cr15, cr2, cr9, {3} │ │ │ │ + ldc2l 7, cr15, [lr, #420]! @ 0x1a4 │ │ │ │ @ instruction: 0xf7694681 │ │ │ │ - @ instruction: 0x4631fdff │ │ │ │ + @ instruction: 0x4631fdfb │ │ │ │ ldrdge pc, [r0], -r7 │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - ldc2 7, cr15, [r6, #-852] @ 0xfffffcac │ │ │ │ + ldc2l 7, cr15, [r2, #-852] @ 0xfffffcac │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf7714648 │ │ │ │ - blls 0x166204 │ │ │ │ + blls 0x1661fc │ │ │ │ ldrtmi r4, [r3], #-1706 @ 0xfffff956 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ and r9, lr, r2, lsl #6 │ │ │ │ @ instruction: 0x3c019a01 │ │ │ │ suble r2, r1, r0, lsl #20 │ │ │ │ ldmdavs sp!, {r1, r9, fp, ip, pc} │ │ │ │ - beq 0x1e0b34 │ │ │ │ - stc2 7, cr15, [r0, #-852] @ 0xfffffcac │ │ │ │ + beq 0x1e0b3c │ │ │ │ + ldc2 7, cr15, [ip, #-852]! @ 0xfffffcac │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7714648 │ │ │ │ - strbmi pc, [r9], -r7, ror #31 @ │ │ │ │ + strbmi pc, [r9], -r3, ror #31 @ │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ @ instruction: 0x4651683d │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4629fcf3 │ │ │ │ + strtmi pc, [r9], -pc, lsr #26 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf87af772 │ │ │ │ + @ instruction: 0xf876f772 │ │ │ │ @ instruction: 0xf0262001 │ │ │ │ ldrtmi r0, [r1], -r3, lsl #6 │ │ │ │ bicsle r2, sp, r0, lsl #24 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe8ff0 │ │ │ │ - @ instruction: 0xe79ff83d │ │ │ │ + ldr pc, [pc, r7, asr #16] │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r0, r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwls r4, #13852 @ 0x361c │ │ │ │ ldr r9, [sp, r1, lsl #6] │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x237c04 │ │ │ │ + bl 0x237c0c │ │ │ │ ldmdavs lr!, {r0, r3, r8, r9} │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ strtmi r0, [r9], -r1, lsl #10 │ │ │ │ - ldc2 7, cr15, [r8], #852 @ 0x354 │ │ │ │ + ldc2l 7, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7724640 │ │ │ │ - stccc 8, cr15, [r1], {63} @ 0x3f │ │ │ │ + stccc 8, cr15, [r1], {59} @ 0x3b │ │ │ │ andcs sp, r1, pc, ror #5 │ │ │ │ movwcs lr, #1991 @ 0x7c7 │ │ │ │ movwls r9, #4867 @ 0x1303 │ │ │ │ svclt 0x0000e784 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @@ -219116,48 +219116,48 @@ │ │ │ │ ldrdlt r1, [r2], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r5, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ cmnplt r8, #540 @ p-variant is OBSOLETE @ 0x21c │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - stc2l 7, cr15, [r0, #-420]! @ 0xfffffe5c │ │ │ │ + ldc2l 7, cr15, [ip, #-420] @ 0xfffffe5c │ │ │ │ @ instruction: 0xf7694607 │ │ │ │ - stmdavs r9!, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4631fc75 │ │ │ │ + @ instruction: 0x4631fcb1 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff5cf771 │ │ │ │ + @ instruction: 0xff58f771 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnscs pc, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r4], #424 @ 0x1a8 │ │ │ │ + ldc2l 7, cr15, [r0], #424 @ 0x1a8 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4621fc59 │ │ │ │ + @ instruction: 0x4621fc95 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 7, cr15, [sl, #-452] @ 0xfffffe3c │ │ │ │ + stc2 7, cr15, [r6, #-452] @ 0xfffffe3c │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xffa2f7fd │ │ │ │ + @ instruction: 0xffacf7fd │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - addeq r9, r3, ip, lsl r8 │ │ │ │ + addeq r9, r3, r4, lsl r8 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ mvnseq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -219169,117 +219169,117 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d03d │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642fd2b │ │ │ │ + @ instruction: 0xf642fd27 │ │ │ │ @ instruction: 0x46077298 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r8, #-440]! @ 0xfffffe48 │ │ │ │ - ldc2 7, cr15, [sl], #420 @ 0x1a4 │ │ │ │ + ldc2 7, cr15, [r4, #-440]! @ 0xfffffe48 │ │ │ │ + ldc2 7, cr15, [r6], #420 @ 0x1a4 │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strtmi pc, [r9], -r5, lsl #24 │ │ │ │ + strtmi pc, [r9], -r1, asr #24 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcrr2 7, 7, pc, sl, cr1 @ │ │ │ │ + mcrr2 7, 7, pc, r6, cr1 @ │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-0 │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r3, {r2, ip}^ │ │ │ │ ldrtmi r1, [r3], #-2298 @ 0xfffff706 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ movtlt fp, #39688 @ 0x9b08 │ │ │ │ mvnscc pc, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xf8d9fc7f │ │ │ │ + @ instruction: 0xf8d9fc7b │ │ │ │ andcs r4, r0, r0 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ - blx 0xff9a43c2 │ │ │ │ + ldc2 7, cr15, [lr], {213} @ 0xd5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714630 │ │ │ │ - mulcs r1, r3, ip │ │ │ │ + andcs pc, r1, pc, lsl #25 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xff32f7fd │ │ │ │ + @ instruction: 0xff3cf7fd │ │ │ │ ldrhlt lr, [r9, #-113]! @ 0xffffff8f │ │ │ │ mvneq pc, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xe7dcfc5d │ │ │ │ + @ instruction: 0xe7dcfc59 │ │ │ │ orrpl pc, r4, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xe7d4fc55 │ │ │ │ + @ instruction: 0xe7d4fc51 │ │ │ │ msrcs (UNDEF: 108), ip │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - strb pc, [ip, sp, asr #24] @ │ │ │ │ - addeq r9, r3, sl, lsr r7 │ │ │ │ + strb pc, [ip, r9, asr #24] @ │ │ │ │ + addeq r9, r3, r2, lsr r7 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d070 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #17 │ │ │ │ push {r0, r4, r5, r6, sl, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec3d6e8 │ │ │ │ + bl 0xfec3d6f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d3 │ │ │ │ cmnlt r1, r0, asr #2 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ ldmdblt r0!, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd83f0 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0f0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642fc97 │ │ │ │ + @ instruction: 0xf642fc93 │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r4], #440 @ 0x1b8 │ │ │ │ - mrrc2 7, 6, pc, sl, cr9 @ │ │ │ │ + stc2 7, cr15, [r0], #440 @ 0x1b8 │ │ │ │ + mrrc2 7, 6, pc, r6, cr9 @ │ │ │ │ @ instruction: 0xf7694606 │ │ │ │ - stmdavs r4!, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -r9, ror #17 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - strtmi pc, [r1], -pc, ror #22 │ │ │ │ + strtmi pc, [r1], -fp, lsr #23 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - mrc2 7, 2, pc, cr6, cr1, {3} │ │ │ │ + mrc2 7, 2, pc, cr2, cr1, {3} │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmib r5, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmpl r2, {lr}^ │ │ │ │ tsteq r2, r8, lsl #22 │ │ │ │ @ instruction: 0x910018b3 │ │ │ │ - bllt 0x17f7660 │ │ │ │ + bllt 0x17f7668 │ │ │ │ vcge.s8 d27, d28, d8 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - blx 0xffba4332 │ │ │ │ + blx 0xffaa433a │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ stmiavs r9!, {sp} │ │ │ │ - blx 0x14a44ea │ │ │ │ + blx 0xfe3a44f2 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - strdcs pc, [r1], -pc @ │ │ │ │ + strdcs pc, [r1], -fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -219287,31 +219287,31 @@ │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vand , q6, q12 │ │ │ │ vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - blx 0xff0a438a │ │ │ │ + blx 0xfefa4392 │ │ │ │ vaba.s8 q15, q14, q1 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - blx 0xfeea439a │ │ │ │ + blx 0xfeda43a2 │ │ │ │ vabd.s8 q15, q14, q5 │ │ │ │ vmla.f d17, d16, d0[6] │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - blx 0xfeca43aa │ │ │ │ + blx 0xfeba43b2 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - addeq r9, r3, r2, lsl r6 │ │ │ │ + addeq r9, r3, sl, lsl #12 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05f │ │ │ │ vaddl.u8 q9, d2, d8 │ │ │ │ - bcs 0x16ae2c │ │ │ │ + bcs 0x16ae34 │ │ │ │ ldrblt sp, [r0, #2393]! @ 0x959 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf013b085 │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ @@ -219321,55 +219321,55 @@ │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ movlt pc, #15168 @ 0x3b40 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blx 0xff2a440e │ │ │ │ + blx 0xff1a4416 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {r0, sp} │ │ │ │ - blx 0xff8a45c8 │ │ │ │ + blx 0x7a45d2 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7714631 │ │ │ │ - @ instruction: 0xf769fdc5 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf769fdc1 │ │ │ │ + stmdavs r1!, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76e9003 │ │ │ │ - blmi 0x6e567c │ │ │ │ + blmi 0x6e5674 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76a461a │ │ │ │ - stmdavs r4!, {r0, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - blx 0xfefa4610 │ │ │ │ + blx 0xffea4618 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - andcs pc, r1, r1, asr #28 │ │ │ │ + andcs pc, r1, sp, lsr lr @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcr2 7, 0, pc, cr6, cr13, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr0, cr13, {7} │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - ldrdeq r9, [r3], lr │ │ │ │ + ldrdeq r9, [r3], r6 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05f │ │ │ │ vaddl.u8 q9, d2, d8 │ │ │ │ - bcs 0x16af14 │ │ │ │ + bcs 0x16af1c │ │ │ │ ldrblt sp, [r0, #2393]! @ 0x959 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf013b085 │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ @@ -219379,49 +219379,49 @@ │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ movlt pc, #7744 @ 0x1e40 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blx 0x15a44f6 │ │ │ │ + blx 0x14a44fe │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {r0, sp} │ │ │ │ - blx 0x1ba46b0 │ │ │ │ + blx 0xfeaa46b8 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7714631 │ │ │ │ - @ instruction: 0xf769fd51 │ │ │ │ - stmdavs r1!, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf769fd4d │ │ │ │ + stmdavs r1!, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76e9003 │ │ │ │ - blmi 0x6e5594 │ │ │ │ + blmi 0x6e558c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76a461a │ │ │ │ - stmdavs r4!, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - blx 0x12a46f8 │ │ │ │ + blx 0xfe1a4700 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - andcs pc, r1, sp, asr #27 │ │ │ │ + andcs pc, r1, r9, asr #27 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2 7, cr15, [r2, #1012] @ 0x3f4 │ │ │ │ + ldc2 7, cr15, [ip, #1012] @ 0x3f4 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - strdeq r9, [r3], r6 │ │ │ │ + addeq r9, r3, lr, ror #7 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ rsble r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ rsble r0, r2, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -219432,69 +219432,69 @@ │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d03d │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642fb1d │ │ │ │ + @ instruction: 0xf642fb19 │ │ │ │ @ instruction: 0x460772bc │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - blx 0xba45ea │ │ │ │ - blx 0xfec245d8 │ │ │ │ + blx 0xaa45f2 │ │ │ │ + blx 0xfeb245e0 │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4629f9f7 │ │ │ │ + @ instruction: 0x4629fa33 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9f4f771 │ │ │ │ + @ instruction: 0xf9f0f771 │ │ │ │ vnmls.f64 d4, d13, d26 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-0 │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r3, {r2, ip}^ │ │ │ │ ldrtmi r1, [r3], #-2298 @ 0xfffff706 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xb3a9bb68 │ │ │ │ cmnpmi ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xf8d9fa71 │ │ │ │ + @ instruction: 0xf8d9fa6d │ │ │ │ andcs r4, r0, r0 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ - @ instruction: 0xf9d4f7d5 │ │ │ │ + blx 0x5247e4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714630 │ │ │ │ - andcs pc, r1, r5, lsl #21 │ │ │ │ + andcs pc, r1, r1, lsl #21 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x1670ec │ │ │ │ + bcs 0x1670f4 │ │ │ │ @ instruction: 0x4618d89c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ + stc2 7, cr15, [r2, #-1012]! @ 0xfffffc0c │ │ │ │ cmnlt r9, r5, lsr #15 │ │ │ │ msrne (UNDEF: 100), ip │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - ldrb pc, [r0, r3, asr #20] @ │ │ │ │ + @ instruction: 0xe7d0fa3f │ │ │ │ tstpvs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xe7c8fa3b │ │ │ │ + @ instruction: 0xe7c8fa37 │ │ │ │ mvnscs pc, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xe7c0fa33 │ │ │ │ - addeq r9, r3, lr, lsl r3 │ │ │ │ + strb pc, [r0, pc, lsr #20] @ │ │ │ │ + addeq r9, r3, r6, lsl r3 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stmdavs sl, {r1, r3, r5, r6, ip, lr, pc} │ │ │ │ stmiavs sl, {r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmnle r5, r0, lsl #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -219508,64 +219508,64 @@ │ │ │ │ strmi sp, [r8], sl, asr #8 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf769d03d │ │ │ │ - @ instruction: 0x4606fa51 │ │ │ │ - blx 0x14a46fc │ │ │ │ + strmi pc, [r6], -sp, asr #20 │ │ │ │ + blx 0x13a4704 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ ldmdavs sp, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf960f7d5 │ │ │ │ + @ instruction: 0xf99cf7d5 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7714629 │ │ │ │ - @ instruction: 0xf8d8fc47 │ │ │ │ - bllt 0xfefb2980 │ │ │ │ + @ instruction: 0xf8d8fc43 │ │ │ │ + bllt 0xfefb2988 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8d82001 │ │ │ │ @ instruction: 0xf7d5100c │ │ │ │ - @ instruction: 0x4621f951 │ │ │ │ + strtmi pc, [r1], -sp, lsl #19 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2 7, cr15, [r8], #-452 @ 0xfffffe3c │ │ │ │ + ldc2 7, cr15, [r4], #-452 @ 0xfffffe3c │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf8d81f70 │ │ │ │ ldrbtmi r2, [fp], #-4 │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ stmiapl r9, {}^ @ │ │ │ │ - bl 0x2acb7c │ │ │ │ + bl 0x2acb84 │ │ │ │ strmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf64cb312 │ │ │ │ vsra.s64 d19, d20, #64 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8}^ │ │ │ │ andcs ip, r0, #0 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - strdcs pc, [r1], -r5 │ │ │ │ + strdcs pc, [r1], -r1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - str pc, [ip, r3, lsl #25]! │ │ │ │ + str pc, [ip, sp, lsl #25]! │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - strb pc, [sp, r1, lsl #21] @ │ │ │ │ + @ instruction: 0xe7cdfa7d │ │ │ │ cmpppl r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9d2f76a │ │ │ │ + @ instruction: 0xf9cef76a │ │ │ │ ldrb r2, [fp, r1] │ │ │ │ - ldrdeq r9, [r3], r2 │ │ │ │ + addeq r9, r3, sl, asr #3 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf8dcd028 │ │ │ │ @ instruction: 0xf0133004 │ │ │ │ eorle r6, r3, r0, ror #6 │ │ │ │ movweq pc, #57362 @ 0xe012 @ │ │ │ │ @@ -219575,73 +219575,73 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0460e │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ smlatbcs r0, r9, r1, fp │ │ │ │ - blx 0xffba4a5a │ │ │ │ + blx 0xffba4a62 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0e9 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642f9e1 │ │ │ │ + @ instruction: 0xf642f9dd │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9eef76e │ │ │ │ - @ instruction: 0xf970f769 │ │ │ │ + @ instruction: 0xf9eaf76e │ │ │ │ + @ instruction: 0xf96cf769 │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf7714681 │ │ │ │ - andscs pc, sl, #81920 @ 0x14000 │ │ │ │ + andscs pc, sl, #16384 @ 0x4000 │ │ │ │ movwcs r4, #5673 @ 0x1629 │ │ │ │ @ instruction: 0xf7704628 │ │ │ │ - @ instruction: 0xf769f83b │ │ │ │ - ldmdavs r3!, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf769f837 │ │ │ │ + ldmdavs r3!, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460568b1 │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d56824 │ │ │ │ - blls 0x1e4d88 │ │ │ │ + blls 0x1e4e80 │ │ │ │ tstlt r3, r2, lsl #12 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7714628 │ │ │ │ - @ instruction: 0xf769f8a5 │ │ │ │ - blmi 0x6650fc │ │ │ │ + @ instruction: 0xf769f8a1 │ │ │ │ + blmi 0x6650f4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppvs r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ movweq lr, #11017 @ 0x2b09 │ │ │ │ - bl 0x30b710 │ │ │ │ + bl 0x30b718 │ │ │ │ movwls r0, #770 @ 0x302 │ │ │ │ strmi r1, [r2], #-2219 @ 0xfffff755 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - ldmdavs sp!, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs sp!, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r1, ror r8 │ │ │ │ - @ instruction: 0xf886f7d5 │ │ │ │ + @ instruction: 0xf8c2f7d5 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7714620 │ │ │ │ - andcs pc, r1, sp, lsl #24 │ │ │ │ + andcs pc, r1, r9, lsl #24 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r3, r8, ror r0 │ │ │ │ + addeq r9, r3, r0, ror r0 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf8dcd028 │ │ │ │ @ instruction: 0xf0133004 │ │ │ │ eorle r6, r3, r0, ror #6 │ │ │ │ movweq pc, #57362 @ 0xe012 @ │ │ │ │ @@ -219651,156 +219651,156 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0460d │ │ │ │ ldrdlt r1, [r4], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ smlatbcs r0, r9, r1, fp │ │ │ │ - blx 0x15a4b8a │ │ │ │ + blx 0x15a4b92 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0e9 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642f949 │ │ │ │ + @ instruction: 0xf642f945 │ │ │ │ pkhbtmi r7, r2, r8, lsl #5 │ │ │ │ @ instruction: 0xf76e6821 │ │ │ │ - @ instruction: 0xf769f957 │ │ │ │ - stmdavs r1!, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf769f953 │ │ │ │ + stmdavs r1!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6424607 │ │ │ │ @ instruction: 0xf7717250 │ │ │ │ - movwcs pc, #6255 @ 0x186f @ │ │ │ │ + movwcs pc, #6251 @ 0x186b @ │ │ │ │ @ instruction: 0x4639221a │ │ │ │ @ instruction: 0xf76f4638 │ │ │ │ - @ instruction: 0xf769ffa5 │ │ │ │ - strmi pc, [r1], fp, asr #17 │ │ │ │ - @ instruction: 0xf8fcf769 │ │ │ │ + @ instruction: 0xf769ffa1 │ │ │ │ + strmi pc, [r1], r7, asr #17 │ │ │ │ + @ instruction: 0xf8f8f769 │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ andcs r6, r1, r9, lsr #17 │ │ │ │ - @ instruction: 0xf814f7d5 │ │ │ │ + @ instruction: 0xf850f7d5 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7714640 │ │ │ │ - blmi 0x6e5800 │ │ │ │ + blmi 0x6e57f8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - bl 0x38b830 │ │ │ │ + bl 0x38b838 │ │ │ │ movwls r0, #770 @ 0x302 │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ stmdavs r8, {r1, r3, r6, sl, lr} │ │ │ │ - @ instruction: 0xf8bcf76a │ │ │ │ + @ instruction: 0xf8b8f76a │ │ │ │ stmdavs r9!, {r0, r1, r3, r5, fp, sp, lr}^ │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ - @ instruction: 0xf7d46824 │ │ │ │ - blls 0x1e6c18 │ │ │ │ + @ instruction: 0xf7d56824 │ │ │ │ + blls 0x1e4d10 │ │ │ │ tstlt r3, r2, lsl #12 │ │ │ │ strbmi r3, [r8], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7714621 │ │ │ │ - andcs pc, r1, sp, ror r8 @ │ │ │ │ + andcs pc, r1, r9, ror r8 @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - addeq r8, r3, r4, asr pc │ │ │ │ + addeq r8, r3, ip, asr #30 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ addshi pc, r0, r0 │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d0, d2 │ │ │ │ push {r0, r3, r7, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3de9c │ │ │ │ + bl 0xfec3dea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r0 @ │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x43224200 │ │ │ │ svclt 0x004806d2 │ │ │ │ strbtle r4, [sp], #-1560 @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, ror r0 │ │ │ │ - blx 0xfee24cc4 │ │ │ │ + blx 0xfee24ccc │ │ │ │ rsble r2, r0, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf88cf769 │ │ │ │ + @ instruction: 0xf888f769 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ stmdavs r5!, {r0, sp} │ │ │ │ @ instruction: 0xf7d46819 │ │ │ │ - strtmi pc, [r9], -r3, lsr #31 │ │ │ │ + @ instruction: 0x4629ffdf │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfe3a4ab8 │ │ │ │ + blx 0xfe2a4ac0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ - @ instruction: 0xf8b0f769 │ │ │ │ + @ instruction: 0xf8acf769 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x46067298 │ │ │ │ - @ instruction: 0xf8bef76e │ │ │ │ - cmnpvs r8, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + @ instruction: 0xf8baf76e │ │ │ │ + @ instruction: 0x63a8f64e │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf76978d8 │ │ │ │ - @ instruction: 0x4607fcf7 │ │ │ │ - @ instruction: 0xf838f769 │ │ │ │ + @ instruction: 0x4607fcf3 │ │ │ │ + @ instruction: 0xf834f769 │ │ │ │ ldrbtmi r4, [fp], #-2854 @ 0xfffff4da │ │ │ │ andls r6, r5, fp, lsl r8 │ │ │ │ ldmne fp!, {r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ strbvc pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0x91001991 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #8 │ │ │ │ @ instruction: 0xf76a6838 │ │ │ │ - blmi 0x8e4d7c │ │ │ │ + blmi 0x8e4d74 │ │ │ │ orrcc pc, r0, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x17d0fc │ │ │ │ + bl 0x17d104 │ │ │ │ ldrtmi r0, [r2], #-776 @ 0xfffffcf8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - blmi 0x6e6d58 │ │ │ │ + blmi 0x6e6d50 │ │ │ │ ldrbtmi r9, [fp], #-2309 @ 0xfffff6fb │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xfff0f769 │ │ │ │ + @ instruction: 0xffecf769 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs r9, {r0, sp}^ │ │ │ │ - @ instruction: 0xff54f7d4 │ │ │ │ + @ instruction: 0xff90f7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7719804 │ │ │ │ - ldrdcs pc, [r1], -fp │ │ │ │ + ldrdcs pc, [r1], -r7 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - @ instruction: 0xe789fa9f │ │ │ │ - addeq r8, r3, r6, asr lr │ │ │ │ - addeq r8, r3, ip, lsr #28 │ │ │ │ - addeq r8, r3, lr, lsl #28 │ │ │ │ + str pc, [r9, r9, lsr #21] │ │ │ │ + addeq r8, r3, lr, asr #28 │ │ │ │ + addeq r8, r3, r4, lsr #28 │ │ │ │ + addeq r8, r3, r6, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ @ instruction: 0xf89d681b │ │ │ │ @@ -219819,106 +219819,106 @@ │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ addshi pc, pc, r0 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, r0 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ - beq 0x122f6c │ │ │ │ + beq 0x122f74 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf014dd0e │ │ │ │ @ instruction: 0xf0000318 │ │ │ │ @ instruction: 0xf8d7809c │ │ │ │ - bls 0x4f3114 │ │ │ │ - beq 0x163254 │ │ │ │ + bls 0x4f311c │ │ │ │ + beq 0x16325c │ │ │ │ svceq 0x0018f012 │ │ │ │ uadd16mi fp, r3, r4 │ │ │ │ movwls r2, #13056 @ 0x3300 │ │ │ │ strvs pc, [r4, -r6, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ - @ instruction: 0xff96f768 │ │ │ │ + @ instruction: 0xff92f768 │ │ │ │ @ instruction: 0xf7684681 │ │ │ │ - mulls r1, r3, pc @ │ │ │ │ - @ instruction: 0xff90f768 │ │ │ │ + andls pc, r1, pc, lsl #31 │ │ │ │ + @ instruction: 0xff8cf768 │ │ │ │ @ instruction: 0xf7684680 │ │ │ │ - @ instruction: 0xf642fff5 │ │ │ │ + @ instruction: 0xf642fff1 │ │ │ │ ldmdavs r9!, {r3, r4, r7, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf76e9005 │ │ │ │ - @ instruction: 0xf8d7f803 │ │ │ │ + @ instruction: 0xf76d9005 │ │ │ │ + @ instruction: 0xf8d7ffff │ │ │ │ strtmi fp, [r9], -r0 │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - @ instruction: 0x4659fed3 │ │ │ │ + ldrbmi pc, [r9], -pc, lsl #30 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff18f770 │ │ │ │ + @ instruction: 0xff14f770 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r9, r0, r0, lsl r9 │ │ │ │ - mcr2 7, 6, pc, cr8, cr4, {6} @ │ │ │ │ + @ instruction: 0xff04f7d4 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7709801 │ │ │ │ - strls pc, [r0], -sp, lsl #30 │ │ │ │ - blcs 0x10dab8 │ │ │ │ - blls 0x25b3ac │ │ │ │ - bls 0x1387dc │ │ │ │ + strls pc, [r0], -r9, lsl #30 │ │ │ │ + blcs 0x10dac0 │ │ │ │ + blls 0x25b3b4 │ │ │ │ + bls 0x1387e4 │ │ │ │ cdpls 6, 0, cr4, cr4, cr0, {2} │ │ │ │ @ instruction: 0xf8d747b0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - @ instruction: 0x4659feb3 │ │ │ │ + ldrbmi pc, [r9], -pc, ror #29 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff64f770 │ │ │ │ - blcs 0x10dad8 │ │ │ │ - blcc 0x15afb4 │ │ │ │ - bl 0x38bae0 │ │ │ │ + @ instruction: 0xff60f770 │ │ │ │ + blcs 0x10dae0 │ │ │ │ + blcc 0x15afbc │ │ │ │ + bl 0x38bae8 │ │ │ │ @ instruction: 0xf8d70305 │ │ │ │ andcs fp, r0, r0 │ │ │ │ streq pc, [r2, #-867] @ 0xfffffc9d │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ vmax.u32 d20, d3, d25 │ │ │ │ @ instruction: 0xf7d40402 │ │ │ │ - @ instruction: 0x4659fe9b │ │ │ │ + @ instruction: 0x4659fed7 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - mcr2 7, 7, pc, cr0, cr0, {3} @ │ │ │ │ - blcs 0x10db14 │ │ │ │ - bls 0x51b24c │ │ │ │ + mrc2 7, 6, pc, cr12, cr0, {3} │ │ │ │ + blcs 0x10db1c │ │ │ │ + bls 0x51b254 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ ldrmi fp, [r3], #-0 │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46119210 │ │ │ │ - mcr2 7, 4, pc, cr8, cr4, {6} @ │ │ │ │ + mcr2 7, 6, pc, cr4, cr4, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7709801 │ │ │ │ - blls 0x1a6a60 │ │ │ │ + blls 0x1a6a58 │ │ │ │ sbcle r2, r0, r0, lsl #22 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ - mrc2 7, 3, pc, cr10, cr4, {6} │ │ │ │ + mrc2 7, 5, pc, cr6, cr4, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704640 │ │ │ │ - @ instruction: 0xe7b4febf │ │ │ │ + @ instruction: 0xe7b4febb │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd8ff0 │ │ │ │ - strb pc, [r0, -fp, asr #19]! @ │ │ │ │ + @ instruction: 0xe760f9d5 │ │ │ │ @ instruction: 0xe7f24630 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, lr, r0 │ │ │ │ movwls r4, #13978 @ 0x369a │ │ │ │ svclt 0x0000e76a │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, sp, asr #17 │ │ │ │ stmdbvs fp, {r0, r2, r3, r8, r9, ip, sp, pc} │ │ │ │ - blcs 0x8f8048 │ │ │ │ + blcs 0x8f8050 │ │ │ │ stmvs fp, {r0, r2, r3, r4, sl, fp, ip, lr, pc} │ │ │ │ tstle r1, pc, lsl #22 │ │ │ │ stmiblt r3, {r0, r1, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d0460c │ │ │ │ movwcs r1, #4304 @ 0x10d0 │ │ │ │ @ instruction: 0xf8804606 │ │ │ │ vmvn.i32 , #156 @ 0x0000009c │ │ │ │ @@ -219931,244 +219931,244 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf982f7fd │ │ │ │ + @ instruction: 0xf98cf7fd │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xf8a04 │ │ │ │ + stmdbvs r3!, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xf8a0c │ │ │ │ @ instruction: 0xf896d158 │ │ │ │ ldrhlt r3, [r3, -sl] │ │ │ │ - blcs 0x44129c │ │ │ │ + blcs 0x4412a4 │ │ │ │ @ instruction: 0xf768d059 │ │ │ │ - stccs 14, cr15, [r0, #-748] @ 0xfffffd14 │ │ │ │ + stccs 14, cr15, [r0, #-732] @ 0xfffffd24 │ │ │ │ stclle 6, cr4, [r0, #-516] @ 0xfffffdfc │ │ │ │ - bvs 0xa24938 │ │ │ │ - bcs 0xfe6a3b24 │ │ │ │ + bvs 0xa24940 │ │ │ │ + bcs 0xfe6a3b2c │ │ │ │ ands r2, lr, r0, lsl #14 │ │ │ │ movwls r2, #994 @ 0x3e2 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x1aa4f4e │ │ │ │ + blx 0xfe124f56 │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r0, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - ldc2l 7, cr15, [r2, #848]! @ 0x350 │ │ │ │ + mcr2 7, 1, pc, cr14, cr4, {6} @ │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - andcs pc, r4, #2608 @ 0xa30 │ │ │ │ + andcs pc, r4, #2544 @ 0x9f0 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf76d3701 │ │ │ │ - adcsmi pc, sp, #17, 30 @ 0x44 │ │ │ │ + adcsmi pc, sp, #13, 30 @ 0x34 │ │ │ │ stmdavs r0!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r1, r6, r9, sl, lr} │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - ldc2l 7, cr15, [sl, #848] @ 0x350 │ │ │ │ + mrc2 7, 0, pc, cr6, cr4, {6} │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - mvncs pc, #496 @ 0x1f0 │ │ │ │ + mvncs pc, #432 @ 0x1b0 │ │ │ │ strbmi r9, [r2], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - stc2 7, cr15, [r4, #784] @ 0x310 │ │ │ │ + ldc2 7, cr15, [lr, #784] @ 0x310 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ - @ instruction: 0xffb8f7c0 │ │ │ │ + @ instruction: 0xffd2f7c0 │ │ │ │ @ instruction: 0xf7c34630 │ │ │ │ - str pc, [r5, r3, ror #31] │ │ │ │ + @ instruction: 0xe785fffd │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - cdp2 7, 14, cr15, cr0, cr13, {3} │ │ │ │ + cdp2 7, 13, cr15, cr12, cr13, {3} │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ adcle r2, r2, r0, lsl #22 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmlsl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-2710 @ 0xfffff56a │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vsra.s64 q8, q4, #64 │ │ │ │ ldmpl r2, {r1, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe78afe31 │ │ │ │ + str pc, [sl, sp, lsr #28] │ │ │ │ strbmi r0, [r1], -sl, lsr #1 │ │ │ │ @ instruction: 0x46404252 │ │ │ │ - cdp2 7, 11, cr15, cr14, cr13, {3} │ │ │ │ + cdp2 7, 11, cr15, cr10, cr13, {3} │ │ │ │ svclt 0x0000e7cd │ │ │ │ - umulleq r8, r3, sl, sl │ │ │ │ + umulleq r8, r3, r2, sl │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d055 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ push {r1, r2, r4, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3e330 │ │ │ │ + bl 0xfec3e338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d17, d2 │ │ │ │ orrlt r2, r9, #64, 2 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ orrlt pc, r8, #7667712 @ 0x750000 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - cdp2 7, 4, cr15, cr6, cr8, {3} │ │ │ │ + cdp2 7, 4, cr15, cr2, cr8, {3} │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ - ldc2l 7, cr15, [lr, #-848] @ 0xfffffcb0 │ │ │ │ + ldc2 7, cr15, [sl, #848] @ 0x350 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - @ instruction: 0xf768f845 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf768f841 │ │ │ │ + stmdavs r9!, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76d4606 │ │ │ │ - @ instruction: 0x4640fe7b │ │ │ │ - blx 0xfef24f38 │ │ │ │ - blcs 0x2c1424 │ │ │ │ + @ instruction: 0x4640fe77 │ │ │ │ + blx 0xfee24f40 │ │ │ │ + blcs 0x2c142c │ │ │ │ sbcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrbhi r5, [r1, #-3401]! @ 0xfffff2b7 │ │ │ │ @ instruction: 0x21c1ad99 │ │ │ │ - @ instruction: 0xf8a4f7fd │ │ │ │ + @ instruction: 0xf8aef7fd │ │ │ │ bicle r2, sp, r0, lsl #16 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blmi 0x18b8fa4 │ │ │ │ + blmi 0x18b8fac │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x11a8f64b │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r6, #420] @ 0x1a4 │ │ │ │ + ldc2l 7, cr15, [r2, #420] @ 0x1a4 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ @ instruction: 0xf7d4682c │ │ │ │ - strmi pc, [r2], -pc, lsl #26 │ │ │ │ + strmi pc, [r2], -fp, asr #26 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xf896f771 │ │ │ │ + @ instruction: 0xf892f771 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x14079f4 │ │ │ │ + blmi 0x14079fc │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpmi r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [lr, #420]! @ 0x1a4 │ │ │ │ - blmi 0x11e11b4 │ │ │ │ + stc2 7, cr15, [sl, #420]! @ 0x1a4 │ │ │ │ + blmi 0x11e11bc │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [sl, #420] @ 0x1a4 │ │ │ │ - blmi 0xfa118c │ │ │ │ + ldc2 7, cr15, [r6, #420] @ 0x1a4 │ │ │ │ + blmi 0xfa1194 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r6, #420] @ 0x1a4 │ │ │ │ - blmi 0xd61164 │ │ │ │ + stc2 7, cr15, [r2, #420] @ 0x1a4 │ │ │ │ + blmi 0xd6116c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r2, #-420]! @ 0xfffffe5c │ │ │ │ - blmi 0xb2113c │ │ │ │ + stc2l 7, cr15, [lr, #-420]! @ 0xfffffe5c │ │ │ │ + blmi 0xb21144 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x31b8f64b │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [lr, #-420] @ 0xfffffe5c │ │ │ │ - blmi 0x8e1114 │ │ │ │ + ldc2l 7, cr15, [sl, #-420] @ 0xfffffe5c │ │ │ │ + blmi 0x8e111c │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpcc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [sl, #-420] @ 0xfffffe5c │ │ │ │ - blmi 0x6a10ec │ │ │ │ + stc2l 7, cr15, [r6, #-420] @ 0xfffffe5c │ │ │ │ + blmi 0x6a10f4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, fp │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r6, #-420]! @ 0xfffffe5c │ │ │ │ + ldc2 7, cr15, [r2, #-420]! @ 0xfffffe5c │ │ │ │ andcs lr, r0, lr, asr r7 │ │ │ │ - orrne pc, r4, fp, asr #12 │ │ │ │ + @ instruction: 0x11b4f64b │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ adcsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf84ef167 │ │ │ │ - addeq r8, r3, r4, lsl #19 │ │ │ │ - addeq r8, r3, r4, lsr r9 │ │ │ │ - addeq r8, r3, ip, lsl #18 │ │ │ │ - addeq r8, r3, r4, ror #17 │ │ │ │ - @ instruction: 0x008388bc │ │ │ │ - umulleq r8, r3, r4, r8 │ │ │ │ - addeq r8, r3, ip, ror #16 │ │ │ │ - addeq r8, r3, r4, asr #16 │ │ │ │ - eorseq r2, r5, r4, lsr #23 │ │ │ │ + @ instruction: 0xf862f167 │ │ │ │ + addeq r8, r3, ip, ror r9 │ │ │ │ + addeq r8, r3, ip, lsr #18 │ │ │ │ + addeq r8, r3, r4, lsl #18 │ │ │ │ + ldrdeq r8, [r3], ip │ │ │ │ + @ instruction: 0x008388b4 │ │ │ │ + addeq r8, r3, ip, lsl #17 │ │ │ │ + addeq r8, r3, r4, ror #16 │ │ │ │ + addeq r8, r3, ip, lsr r8 │ │ │ │ + ldrsbteq r2, [r5], -r4 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ mvneq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -220183,32 +220183,32 @@ │ │ │ │ ldmib r4, {r3, r7, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6463201 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ bfieq r2, r6, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf7680810 │ │ │ │ - stmdavs lr!, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - ldrtmi pc, [r1], -r3, lsr #24 @ │ │ │ │ + @ instruction: 0x4631fc5f │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r8], #-448 @ 0xfffffe40 │ │ │ │ - ldc2 7, cr15, [r2, #-416]! @ 0xfffffe60 │ │ │ │ + stc2l 7, cr15, [r4], #-448 @ 0xfffffe40 │ │ │ │ + stc2 7, cr15, [lr, #-416]! @ 0xfffffe60 │ │ │ │ @ instruction: 0xf6426829 │ │ │ │ @ instruction: 0x46067298 │ │ │ │ - stc2l 7, cr15, [r0, #-436] @ 0xfffffe4c │ │ │ │ + ldc2 7, cr15, [ip, #-436]! @ 0xfffffe4c │ │ │ │ @ instruction: 0xf7694640 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r6, r7, pc}^ @ │ │ │ │ svcmi 0x003bf003 │ │ │ │ svcls 0x008b7763 │ │ │ │ @ instruction: 0xf7fc13b3 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, sp, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ @@ -220216,110 +220216,110 @@ │ │ │ │ vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - stmdavs r1!, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0xff9a53be │ │ │ │ + ldc2 7, cr15, [lr], {212} @ 0xd4 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7704621 │ │ │ │ - mulcs r1, r3, ip │ │ │ │ + andcs pc, r1, pc, lsl #25 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - ldrb pc, [r6, r1, lsl #25] @ │ │ │ │ + @ instruction: 0xe7d6fc7d │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - strb pc, [r2, sp, ror #24] @ │ │ │ │ + strb pc, [r2, r9, ror #24] @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - sbfx pc, r9, #24, #15 │ │ │ │ + sbfx pc, r5, #24, #15 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vaddw.s8 q10, q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - ldr pc, [sl, r5, asr #24] │ │ │ │ + ldr pc, [sl, r1, asr #24] │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vmla.f d21, d16, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe786fc31 │ │ │ │ + str pc, [r6, sp, lsr #24] │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vmla.f d21, d0, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe772fc1d │ │ │ │ + @ instruction: 0xe772fc19 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vmla.f d20, d16, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - ldrb pc, [lr, -r9, lsl #24] @ │ │ │ │ + ldrb pc, [lr, -r5, lsl #24] @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ - blmi 0x3a7a6c │ │ │ │ + vsra.s64 d17, d20, #64 │ │ │ │ + blmi 0x3a7a74 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf166427a │ │ │ │ - svclt 0x0000ff21 │ │ │ │ - addeq r8, r3, sl, lsr #14 │ │ │ │ - ldrdeq r8, [r3], sl │ │ │ │ - @ instruction: 0x008386b2 │ │ │ │ - addeq r8, r3, sl, lsl #13 │ │ │ │ - addeq r8, r3, r2, ror #12 │ │ │ │ - addeq r8, r3, sl, lsr r6 │ │ │ │ - addeq r8, r3, r2, lsl r6 │ │ │ │ - addeq r8, r3, sl, ror #11 │ │ │ │ - ldrhteq r2, [r5], -r8 │ │ │ │ + svclt 0x0000ff35 │ │ │ │ + addeq r8, r3, r2, lsr #14 │ │ │ │ + ldrdeq r8, [r3], r2 │ │ │ │ + addeq r8, r3, sl, lsr #13 │ │ │ │ + addeq r8, r3, r2, lsl #13 │ │ │ │ + addeq r8, r3, sl, asr r6 │ │ │ │ + addeq r8, r3, r2, lsr r6 │ │ │ │ + addeq r8, r3, sl, lsl #12 │ │ │ │ + addeq r8, r3, r2, ror #11 │ │ │ │ + eorseq r2, r5, r8, ror #23 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ suble r6, r6, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ suble r0, r7, r0, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -220334,38 +220334,38 @@ │ │ │ │ ldmib r4, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf6463201 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ bfieq r2, r6, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf7680810 │ │ │ │ - stmdavs lr!, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - @ instruction: 0x4631faf5 │ │ │ │ + @ instruction: 0x4631fb31 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xfa5412 │ │ │ │ - stc2 7, cr15, [r4], {104} @ 0x68 │ │ │ │ + blx 0xea541a │ │ │ │ + stc2 7, cr15, [r0], {104} @ 0x68 │ │ │ │ @ instruction: 0xf6426829 │ │ │ │ @ instruction: 0x460672bc │ │ │ │ - ldc2 7, cr15, [r2], {109} @ 0x6d │ │ │ │ + stc2 7, cr15, [lr], {109} @ 0x6d │ │ │ │ @ instruction: 0xf7694640 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r2, r4, r6, r7, pc}^ @ │ │ │ │ - blpl 0x12e3680 │ │ │ │ - blge 0xfe6c8434 │ │ │ │ + blpl 0x12e3688 │ │ │ │ + blge 0xfe6c843c │ │ │ │ ldmibvc r2, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmle r7!, {r1, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fc4770 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, r1, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ @@ -220373,276 +220373,276 @@ │ │ │ │ vmla.f d22, d0, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0xfeb25630 │ │ │ │ + blx 0xffa25638 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7704621 │ │ │ │ - andcs pc, r1, r9, asr fp @ │ │ │ │ + andcs pc, r1, r5, asr fp @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - ldrb pc, [r6, r7, asr #22] @ │ │ │ │ + ldrb pc, [r6, r3, asr #22] @ │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d16, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe7c2fb33 │ │ │ │ + strb pc, [r2, pc, lsr #22] @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d17, d0, d0[7] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe7aefb1f │ │ │ │ + @ instruction: 0xe7aefb1b │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d16, d0, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - ldr pc, [sl, fp, lsl #22] │ │ │ │ + ldr pc, [sl, r7, lsl #22] │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe786faf7 │ │ │ │ + @ instruction: 0xe786faf3 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - ldrb pc, [r2, -r3, ror #21]! @ │ │ │ │ + @ instruction: 0xe772fadf │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vsra.s64 q11, q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - ldrb pc, [lr, -pc, asr #21] @ │ │ │ │ + ldrb pc, [lr, -fp, asr #21] @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ - blmi 0x3a7ce0 │ │ │ │ + vsra.s64 d17, d20, #64 │ │ │ │ + blmi 0x3a7ce8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1664242 │ │ │ │ - svclt 0x0000fde7 │ │ │ │ - @ instruction: 0x008384b6 │ │ │ │ - addeq r8, r3, r6, ror #8 │ │ │ │ - addeq r8, r3, lr, lsr r4 │ │ │ │ - addeq r8, r3, r6, lsl r4 │ │ │ │ - addeq r8, r3, lr, ror #7 │ │ │ │ - addeq r8, r3, r6, asr #7 │ │ │ │ - umulleq r8, r3, lr, r3 │ │ │ │ - addeq r8, r3, r6, ror r3 │ │ │ │ - eorseq r2, r5, ip, asr #23 │ │ │ │ + svclt 0x0000fdfb │ │ │ │ + addeq r8, r3, lr, lsr #9 │ │ │ │ + addeq r8, r3, lr, asr r4 │ │ │ │ + addeq r8, r3, r6, lsr r4 │ │ │ │ + addeq r8, r3, lr, lsl #8 │ │ │ │ + addeq r8, r3, r6, ror #7 │ │ │ │ + @ instruction: 0x008383be │ │ │ │ + umulleq r8, r3, r6, r3 │ │ │ │ + addeq r8, r3, lr, ror #6 │ │ │ │ + ldrshteq r2, [r5], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ vaddl.u8 q10, d4, d8 │ │ │ │ @ instruction: 0xf1bc1c03 │ │ │ │ vmax.f32 d16, d0, d2 │ │ │ │ ldcls 0, cr8, [r0], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ ldcls 0, cr8, [r0], {167} @ 0xa7 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ movwls r8, #12487 @ 0x30c7 │ │ │ │ - cmnpcc r0, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ + movcc pc, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x3070f893 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ stmdbcs r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ adcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r1, r0 │ │ │ │ - blcs 0x14e4fc │ │ │ │ + blcs 0x14e504 │ │ │ │ rschi pc, r7, r0 │ │ │ │ - blx 0xff425664 │ │ │ │ + blx 0xff32566c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldrmi r4, [sl], r0, lsl #13 │ │ │ │ @ instruction: 0xf76d6819 │ │ │ │ - @ instruction: 0x2c05fad5 │ │ │ │ + @ instruction: 0x2c05fad1 │ │ │ │ rschi pc, pc, r0, lsl #4 │ │ │ │ - cmnpvs r8, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + @ instruction: 0x63a8f64e │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7685d18 │ │ │ │ - strmi pc, [r4], -fp, lsl #30 │ │ │ │ - blx 0x1425694 │ │ │ │ + strmi pc, [r4], -r7, lsl #30 │ │ │ │ + blx 0x132569c │ │ │ │ andls r4, r5, r8, ror fp │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1681 @ 0xfffff96f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64918a3 │ │ │ │ vmls.i d23, d16, d0[4] │ │ │ │ - bl 0x168b64 │ │ │ │ + bl 0x168b6c │ │ │ │ tstls r0, r8, lsl #2 │ │ │ │ strtmi r4, [r1], -r2, lsl #8 │ │ │ │ stmdavs r0!, {r2, sl, ip, pc} │ │ │ │ - blx 0x8a56c4 │ │ │ │ - blcs 0x1ce564 │ │ │ │ + blx 0x7a56cc │ │ │ │ + blcs 0x1ce56c │ │ │ │ addhi pc, r5, r0 │ │ │ │ - blx 0xd256cc │ │ │ │ + blx 0xc256d4 │ │ │ │ @ instruction: 0xf7684605 │ │ │ │ - @ instruction: 0xf8dafa2d │ │ │ │ + @ instruction: 0xf8dafa29 │ │ │ │ strmi r4, [r6], -r0 │ │ │ │ andcs r4, r0, r9, asr r6 │ │ │ │ - @ instruction: 0xf978f7d4 │ │ │ │ + @ instruction: 0xf9b4f7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7704628 │ │ │ │ - blmi 0x1a26040 │ │ │ │ + blmi 0x1a26038 │ │ │ │ ldrbtmi r9, [fp], #-2064 @ 0xfffff7f0 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ andeq lr, r6, #1024 @ 0x400 │ │ │ │ movweq lr, #6917 @ 0x1b05 │ │ │ │ tstls r0, r1, asr #8 │ │ │ │ vmax.f32 d27, d9, d11 │ │ │ │ vrhadd.s8 d20, d25, d8 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ vsra.s64 d16, d5, #64 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf9f0f769 │ │ │ │ + @ instruction: 0xf9ecf769 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ andcs r9, r0, r3, lsl #18 │ │ │ │ - @ instruction: 0xf954f7d4 │ │ │ │ + @ instruction: 0xf990f7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7704630 │ │ │ │ - blmi 0x15e61a8 │ │ │ │ + blmi 0x15e61a0 │ │ │ │ mvnvc pc, r9, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrbtmi r9, [fp], #-2564 @ 0xfffff5fc │ │ │ │ ldmdavs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ - bl 0x30e5c0 │ │ │ │ + bl 0x30e5c8 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ ldrmi ip, [r3], #-0 │ │ │ │ @ instruction: 0xf769461a │ │ │ │ - ldrdcs pc, [r1], -r1 │ │ │ │ + andcs pc, r1, sp, asr #19 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrd pc, [r0], -lr │ │ │ │ ldclvs 4, cr15, [r0], #-120 @ 0xffffff88 │ │ │ │ @ instruction: 0xf01ed009 │ │ │ │ @ instruction: 0xf47f0c0e │ │ │ │ - b 0x1193734 │ │ │ │ + b 0x119373c │ │ │ │ @ instruction: 0xf01e0e03 │ │ │ │ @ instruction: 0xf43f0f10 │ │ │ │ strbtmi sl, [r0], -lr, asr #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - strb pc, [ip, -pc, ror #24] @ │ │ │ │ + smlsldx pc, ip, r9, ip @ │ │ │ │ @ instruction: 0x4098f8de │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded043 │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @ instruction: 0xf47f0c70 │ │ │ │ strbtmi sl, [r0], -lr, lsr #30 │ │ │ │ @ instruction: 0xf768e7de │ │ │ │ - @ instruction: 0x4606f9df │ │ │ │ - @ instruction: 0xf9dcf768 │ │ │ │ + @ instruction: 0x4606f9db │ │ │ │ + @ instruction: 0xf9d8f768 │ │ │ │ ldrdpl pc, [r0], -sl │ │ │ │ ldrbmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - @ instruction: 0x4629f8f3 │ │ │ │ + strtmi pc, [r9], -pc, lsr #18 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xff7a5816 │ │ │ │ + blx 0xff6a581e │ │ │ │ vqdmulh.s d20, d9, d19 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf859681b │ │ │ │ - bl 0x16fa74 │ │ │ │ + bl 0x16fa7c │ │ │ │ andls r0, r0, r8 │ │ │ │ ldrtmi r1, [sl], #-2227 @ 0xfffff74d │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xf8daf973 │ │ │ │ + @ instruction: 0xf8daf96f │ │ │ │ stmdbls r3, {lr} │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - @ instruction: 0x4621f8d7 │ │ │ │ + @ instruction: 0x4621f913 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mrrc2 7, 7, pc, lr, cr0 @ │ │ │ │ + mrrc2 7, 7, pc, sl, cr0 @ │ │ │ │ @ instruction: 0xf768e781 │ │ │ │ - @ instruction: 0xf646f9e5 │ │ │ │ + @ instruction: 0xf646f9e1 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6422396 │ │ │ │ @ instruction: 0x468072bc │ │ │ │ ldmdavs r9, {r1, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9eef76d │ │ │ │ + @ instruction: 0xf9eaf76d │ │ │ │ @ instruction: 0xf89ee717 │ │ │ │ @ instruction: 0xf00ee007 │ │ │ │ @ instruction: 0xf1be0e0f │ │ │ │ @ instruction: 0xf63f0f02 │ │ │ │ strbtmi sl, [r0], -r8, ror #29 │ │ │ │ - vaba.s8 d30, d19, d8 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + @ instruction: 0xf643e798 │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ - blmi 0x267b8c │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ + blmi 0x267b94 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x14a4150 │ │ │ │ - addeq r8, r3, r6, ror r2 │ │ │ │ - addeq r8, r3, r6, lsr #4 │ │ │ │ - ldrdeq r8, [r3], r6 │ │ │ │ - addeq r8, r3, r6, lsl r1 │ │ │ │ - eorseq r2, r5, r4, ror #23 │ │ │ │ + blx 0x19a4158 │ │ │ │ + addeq r8, r3, lr, ror #4 │ │ │ │ + addeq r8, r3, lr, lsl r2 │ │ │ │ + addeq r8, r3, lr, asr #3 │ │ │ │ + addeq r8, r3, lr, lsl #2 │ │ │ │ + eorseq r2, r5, r4, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ @ instruction: 0xf89d681b │ │ │ │ @@ -220654,102 +220654,102 @@ │ │ │ │ @ instruction: 0x4326432e │ │ │ │ @ instruction: 0xf10006f6 │ │ │ │ @ instruction: 0xf8d080ae │ │ │ │ @ instruction: 0xf01360b0 │ │ │ │ tstle r7, r0, ror r3 │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf8d080c1 │ │ │ │ - blcs 0xf3e0c │ │ │ │ + blcs 0xf3e14 │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ strmi r9, [r7], -r4, lsl #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, r1, r0, r8 │ │ │ │ - blx 0x1ca5b4e │ │ │ │ + blx 0x1ca5b56 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf04fbfdc │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldcle 0, cr10, [r0, #-48] @ 0xffffffd0 │ │ │ │ movweq pc, #49172 @ 0xc014 @ │ │ │ │ adchi pc, fp, r0 │ │ │ │ ldrsbtcc pc, [r4], r7 @ │ │ │ │ - b 0x14ce3bc │ │ │ │ + b 0x14ce3c4 │ │ │ │ @ instruction: 0xf0120a63 │ │ │ │ @ instruction: 0xf10a0f0c │ │ │ │ svclt 0x000c0a01 │ │ │ │ ldrbmi r2, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6469303 │ │ │ │ vabdl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf7682796 │ │ │ │ - strmi pc, [r1], sp, lsr #18 │ │ │ │ - @ instruction: 0xf92af768 │ │ │ │ + strmi pc, [r1], r9, lsr #18 │ │ │ │ + @ instruction: 0xf926f768 │ │ │ │ @ instruction: 0xf7689001 │ │ │ │ - strmi pc, [r0], r7, lsr #18 │ │ │ │ - @ instruction: 0xf958f768 │ │ │ │ + strmi pc, [r0], r3, lsr #18 │ │ │ │ + @ instruction: 0xf954f768 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ andls r6, r5, r9, lsr r8 │ │ │ │ - @ instruction: 0xf966f76d │ │ │ │ + @ instruction: 0xf962f76d │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - @ instruction: 0xf836f7d4 │ │ │ │ + @ instruction: 0xf872f7d4 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - @ instruction: 0xf8d7fb1d │ │ │ │ + @ instruction: 0xf8d7fb19 │ │ │ │ ldmdbls r0, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - ldrbmi pc, [r9], -fp, lsr #16 @ │ │ │ │ + ldrbmi pc, [r9], -r7, ror #16 @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - blx 0x5a59a6 │ │ │ │ - blls 0x18d3e8 │ │ │ │ + blx 0x4a59ae │ │ │ │ + blls 0x18d3f0 │ │ │ │ teqle lr, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r5, lsl #22 │ │ │ │ strbmi r9, [r0], -r1, lsl #20 │ │ │ │ ldrmi r9, [r0, r4, lsl #28]! │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - @ instruction: 0xf816f7d4 │ │ │ │ + @ instruction: 0xf852f7d4 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704640 │ │ │ │ - blls 0x126a84 │ │ │ │ + blls 0x126a7c │ │ │ │ suble r2, r4, r0, lsl #22 │ │ │ │ movwls r3, #2817 @ 0xb01 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ - bl 0x36902c │ │ │ │ + bl 0x369034 │ │ │ │ strtmi r0, [r9], -r4, lsl #6 │ │ │ │ streq pc, [r1], #-867 @ 0xfffffc9d │ │ │ │ - @ instruction: 0xfffef7d3 │ │ │ │ + @ instruction: 0xf83af7d4 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - blls 0x1e67d4 │ │ │ │ + blls 0x1e67cc │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ andcs r9, r1, r0, lsl sl │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vqshl.u32 d20, d3, d3 │ │ │ │ andsls r0, r0, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf7d34611 │ │ │ │ - ldrbmi pc, [r9], -fp, ror #31 @ │ │ │ │ + @ instruction: 0xf7d44611 │ │ │ │ + ldrbmi pc, [r9], -r7, lsr #16 @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - blx 0xff5a5a24 │ │ │ │ - blcs 0x10e870 │ │ │ │ + blx 0xff4a5a2c │ │ │ │ + blcs 0x10e878 │ │ │ │ @ instruction: 0xf8d7d0c0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ - @ instruction: 0xf7d32001 │ │ │ │ - @ instruction: 0x4659ffdd │ │ │ │ + @ instruction: 0xf7d42001 │ │ │ │ + @ instruction: 0x4659f819 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xff225a40 │ │ │ │ + blx 0xff125a48 │ │ │ │ @ instruction: 0x4610e7b4 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xca5c8a │ │ │ │ + blx 0xf25c92 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ andcs sl, r1, r0, ror #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -220778,15 +220778,15 @@ │ │ │ │ ldrsbt pc, [r4], r0 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ pkhbtmi sp, sl, sp, lsl #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x4691461d │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0x4671b339 │ │ │ │ - blx 0xfe225d20 │ │ │ │ + blx 0xfe225d28 │ │ │ │ andcs fp, r1, r8, lsr fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mul r7, lr, r8 │ │ │ │ @@ -220798,145 +220798,145 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0d7 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ - @ instruction: 0xf7682496 │ │ │ │ - strmi pc, [r7], -r1, lsl #16 │ │ │ │ - @ instruction: 0xfffef767 │ │ │ │ + @ instruction: 0xf7672496 │ │ │ │ + @ instruction: 0x4607fffd │ │ │ │ + @ instruction: 0xfffaf767 │ │ │ │ @ instruction: 0xf7674606 │ │ │ │ - strdls pc, [r0], -fp │ │ │ │ - @ instruction: 0xf860f768 │ │ │ │ + strdls pc, [r0], -r7 │ │ │ │ + @ instruction: 0xf85cf768 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x900172bc │ │ │ │ - @ instruction: 0xf86ef76d │ │ │ │ + @ instruction: 0xf86af76d │ │ │ │ stmdavs r5!, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4602ff3f │ │ │ │ + @ instruction: 0x4602ff7b │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff3cf76f │ │ │ │ + @ instruction: 0xff38f76f │ │ │ │ stmdavs r4!, {r0, r1, r5, r7, r9, sl, lr} │ │ │ │ stmdbls ip, {sp} │ │ │ │ - @ instruction: 0xff34f7d3 │ │ │ │ + @ instruction: 0xff70f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4630 │ │ │ │ - @ instruction: 0xf1b8ff31 │ │ │ │ + @ instruction: 0xf1b8ff2d │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #26 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #22 │ │ │ │ ldrbmi r4, [r0, r8, lsr #12] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r4, r0, r9, asr #12 │ │ │ │ - @ instruction: 0xff20f7d3 │ │ │ │ + @ instruction: 0xff5cf7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4628 │ │ │ │ - @ instruction: 0xe798ffd1 │ │ │ │ + ldr pc, [r8, sp, asr #31] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r4, r0, r9, asr #12 │ │ │ │ - @ instruction: 0xff14f7d3 │ │ │ │ + @ instruction: 0xff50f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f9800 │ │ │ │ - @ instruction: 0xe7e1ff11 │ │ │ │ + strb pc, [r1, sp, lsl #30]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ @ instruction: 0xf0144008 │ │ │ │ @ instruction: 0xf0000ce0 │ │ │ │ ldcls 0, cr8, [r1], {183} @ 0xb7 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ ldcls 0, cr8, [r1], {174} @ 0xae │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ ldrmi r8, [sl], sp, asr #1 │ │ │ │ - cmnpcc r0, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ + movcc pc, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x3070f893 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ stmdbcs r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - blcs 0x14eabc │ │ │ │ + blcs 0x14eac4 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ - @ instruction: 0xffeef767 │ │ │ │ + @ instruction: 0xffeaf767 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldrmi r4, [r9], r7, lsl #12 │ │ │ │ @ instruction: 0xf76c6819 │ │ │ │ - strdcs pc, [r0], -r7 │ │ │ │ - ldc2 7, cr15, [r4], #-416 @ 0xfffffe60 │ │ │ │ + strdcs pc, [r0], -r3 │ │ │ │ + ldc2 7, cr15, [r0], #-416 @ 0xfffffe60 │ │ │ │ andls r2, r4, r5, lsl #24 │ │ │ │ tstphi r3, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - cmnpvs r8, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + @ instruction: 0x63a8f64e │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7685d18 │ │ │ │ - strmi pc, [r4], -r9, lsr #24 │ │ │ │ - @ instruction: 0xff6af767 │ │ │ │ + strmi pc, [r4], -r5, lsr #24 │ │ │ │ + @ instruction: 0xff66f767 │ │ │ │ andls r4, r3, sl, lsl #23 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1680 @ 0xfffff970 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64918a3 │ │ │ │ vmls.i d23, d16, d0[4] │ │ │ │ ldmibne r1, {r0, r2, r4, r7, sl}^ │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r4, [r2], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf7686820 │ │ │ │ - blls 0x567bd8 │ │ │ │ + blls 0x567bd0 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ @ instruction: 0xf7678095 │ │ │ │ - strmi pc, [r5], -pc, asr #30 │ │ │ │ - @ instruction: 0xff4cf767 │ │ │ │ + strmi pc, [r5], -fp, asr #30 │ │ │ │ + @ instruction: 0xff48f767 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4621fe97 │ │ │ │ + @ instruction: 0x4621fed3 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - cdp2 7, 13, cr15, cr12, cr15, {3} │ │ │ │ - bls 0x1face8 │ │ │ │ + cdp2 7, 13, cr15, cr8, cr15, {3} │ │ │ │ + bls 0x1facf0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stccs 12, cr9, [r1], {17} │ │ │ │ andne pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r1, r2, lsl #22 │ │ │ │ movweq lr, #6917 @ 0x1b05 │ │ │ │ andeq lr, r6, #1024 @ 0x400 │ │ │ │ stmib sp, {r0, r3, r4, r5, sl, lr}^ │ │ │ │ suble r0, ip, r0, lsl #2 │ │ │ │ svceq 0x0000f1bb │ │ │ │ adcshi pc, r1, r0 │ │ │ │ tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7686808 │ │ │ │ - @ instruction: 0xf8d9ff37 │ │ │ │ + @ instruction: 0xf8d9ff33 │ │ │ │ andcs r4, r0, r0 │ │ │ │ @ instruction: 0xf7d39910 │ │ │ │ - strtmi pc, [r1], -pc, ror #28 │ │ │ │ + strtmi pc, [r1], -fp, lsr #29 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff20f76f │ │ │ │ + @ instruction: 0xff1cf76f │ │ │ │ @ instruction: 0xf6494b63 │ │ │ │ vmla.f d23, d16, d0[4] │ │ │ │ - bls 0x1685bc │ │ │ │ + bls 0x1685c4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8586810 │ │ │ │ - blls 0x1aff80 │ │ │ │ + blls 0x1aff88 │ │ │ │ @ instruction: 0x0c02eb07 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - cdp2 7, 14, cr15, cr12, cr8, {3} │ │ │ │ + cdp2 7, 14, cr15, cr8, cr8, {3} │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8de8ff0 │ │ │ │ @ instruction: 0xf41ee000 │ │ │ │ @@ -220945,96 +220945,96 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf01e8ff0 │ │ │ │ @ instruction: 0xf47f0c0e │ │ │ │ ldrbeq sl, [ip], r4, asr #30 │ │ │ │ @ instruction: 0xe740d4f0 │ │ │ │ - @ instruction: 0xf996f7fc │ │ │ │ + @ instruction: 0xf9a0f7fc │ │ │ │ @ instruction: 0xf1bbe751 │ │ │ │ rsbsle r0, r4, r0, lsl #30 │ │ │ │ tstpvc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7686808 │ │ │ │ - ldr pc, [r2, fp, ror #29]! │ │ │ │ + ldr pc, [r2, r7, ror #29]! │ │ │ │ @ instruction: 0x4098f8de │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded04f │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @ instruction: 0xf47f0c70 │ │ │ │ ldrb sl, [r5, r8, lsr #30] │ │ │ │ - @ instruction: 0xff30f767 │ │ │ │ + @ instruction: 0xff2cf767 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ ldrmi r4, [r9], r7, lsl #12 │ │ │ │ @ instruction: 0xf76c6819 │ │ │ │ - smlaldx pc, r0, r9, pc @ │ │ │ │ - cdp2 7, 14, cr15, cr14, cr7, {3} │ │ │ │ + smlaldx pc, r0, r5, pc @ │ │ │ │ + cdp2 7, 14, cr15, cr10, cr7, {3} │ │ │ │ @ instruction: 0xf7674605 │ │ │ │ - strmi pc, [r6], -fp, ror #29 │ │ │ │ - cdp2 7, 11, cr15, cr4, cr7, {3} │ │ │ │ + strmi pc, [r6], -r7, ror #29 │ │ │ │ + cdp2 7, 11, cr15, cr0, cr7, {3} │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ andls r4, r5, r1, asr r6 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - @ instruction: 0x4621fdff │ │ │ │ + @ instruction: 0x4621fe3b │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8e6f770 │ │ │ │ - bls 0x1facf0 │ │ │ │ + @ instruction: 0xf8e2f770 │ │ │ │ + bls 0x1facf8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r8, asr r8 @ │ │ │ │ stmdane fp!, {r4, r6, fp, ip}^ │ │ │ │ ldrtmi r1, [r9], #-2442 @ 0xfffff676 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ svceq 0x0000f1bb │ │ │ │ vhadd.s8 d29, d11, d23 │ │ │ │ vmla.f d17, d16, d0[7] │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - cdp2 7, 10, cr15, cr6, cr8, {3} │ │ │ │ + cdp2 7, 10, cr15, cr2, cr8, {3} │ │ │ │ ldrtmi r9, [r1], -r5, lsl #26 │ │ │ │ @ instruction: 0xf7744628 │ │ │ │ - @ instruction: 0xf8d9fc31 │ │ │ │ + @ instruction: 0xf8d9fc2d │ │ │ │ ldmdbls r0, {lr} │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4621fdd9 │ │ │ │ + @ instruction: 0x4621fe15 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - cdp2 7, 8, cr15, cr10, cr15, {3} │ │ │ │ + cdp2 7, 8, cr15, cr6, cr15, {3} │ │ │ │ @ instruction: 0xf89ee768 │ │ │ │ @ instruction: 0xf00ee007 │ │ │ │ @ instruction: 0xf1be0e0f │ │ │ │ stmible r5, {r1, r8, r9, sl, fp} │ │ │ │ vmin.s8 q15, , │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - cdp2 7, 8, cr15, cr6, cr8, {3} │ │ │ │ + cdp2 7, 8, cr15, cr2, cr8, {3} │ │ │ │ vabd.s8 q15, , │ │ │ │ vmla.f d16, d0, d0[4] │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - cdp2 7, 7, cr15, cr14, cr8, {3} │ │ │ │ + cdp2 7, 7, cr15, cr10, cr8, {3} │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ vsra.s64 d23, d8, #64 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - cdp2 7, 7, cr15, cr6, cr8, {3} │ │ │ │ - vaba.s8 d30, d3, d29 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + cdp2 7, 7, cr15, cr2, cr8, {3} │ │ │ │ + @ instruction: 0xf643e73d │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ - blmi 0x268198 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ + blmi 0x2681a0 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff48f19d │ │ │ │ - @ instruction: 0x00837cb2 │ │ │ │ - addeq r7, r3, r4, ror #24 │ │ │ │ - addeq r7, r3, ip, lsl #24 │ │ │ │ - addeq r7, r3, r4, lsr fp │ │ │ │ - eorseq r2, r5, r4, ror #23 │ │ │ │ + @ instruction: 0xff5cf19d │ │ │ │ + addeq r7, r3, sl, lsr #25 │ │ │ │ + addeq r7, r3, ip, asr ip │ │ │ │ + addeq r7, r3, r4, lsl #24 │ │ │ │ + addeq r7, r3, ip, lsr #22 │ │ │ │ + eorseq r2, r5, r4, lsl ip │ │ │ │ ldmvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ mvnseq pc, #19 │ │ │ │ push {r0, r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ - bl 0xfec3f30c │ │ │ │ + bl 0xfec3f314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r5, r7, r8, r9, sl, fp} │ │ │ │ stccs 0, cr11, [r3], {137} @ 0x89 │ │ │ │ stccs 0, cr13, [r1], {72} @ 0x48 │ │ │ │ addshi pc, fp, r0 │ │ │ │ ldrmi r6, [fp], fp, asr #16 │ │ │ │ movwls r6, #14475 @ 0x388b │ │ │ │ @@ -221046,201 +221046,201 @@ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r9, ror r0 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ @ instruction: 0xf6468090 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf7682596 │ │ │ │ - ldrdls pc, [r5], -r5 │ │ │ │ - cdp2 7, 1, cr15, cr6, cr7, {3} │ │ │ │ + ldrdls pc, [r5], -r1 │ │ │ │ + cdp2 7, 1, cr15, cr2, cr7, {3} │ │ │ │ @ instruction: 0xf7674680 │ │ │ │ - @ instruction: 0x4607fe13 │ │ │ │ - cdp2 7, 1, cr15, cr0, cr7, {3} │ │ │ │ + strmi pc, [r7], -pc, lsl #28 │ │ │ │ + cdp2 7, 0, cr15, cr12, cr7, {3} │ │ │ │ stmdbls r3, {r1, r2, r3, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ @ instruction: 0xf7d39503 │ │ │ │ - @ instruction: 0x4631fd5b │ │ │ │ + @ instruction: 0x4631fd97 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 7, cr15, [r0, #444]! @ 0x1bc │ │ │ │ + ldc2 7, cr15, [ip, #444] @ 0x1bc │ │ │ │ ldrbmi r6, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4629fd51 │ │ │ │ + strtmi pc, [r9], -sp, lsl #27 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2 7, cr15, [r6, #444] @ 0x1bc │ │ │ │ + ldc2 7, cr15, [r2, #444] @ 0x1bc │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdale lr!, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ tsteq lr, r1, lsl #2 │ │ │ │ sbcseq r0, r9, r6, lsr #32 │ │ │ │ @ instruction: 0xf4126812 │ │ │ │ andle r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xf012684d │ │ │ │ stmiavs pc, {r1, r2, r3, r8, r9}^ @ │ │ │ │ strtmi r6, [fp], lr, lsl #17 │ │ │ │ @ instruction: 0x960346ba │ │ │ │ - b 0x125c890 │ │ │ │ + b 0x125c898 │ │ │ │ teqmi sl, #1610612736 @ 0x60000000 │ │ │ │ strle r0, [sp, #1746]! @ 0x6d2 │ │ │ │ andlt r4, r9, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2l 7, cr15, [ip, #412] @ 0x19c │ │ │ │ + stc2l 7, cr15, [r8, #412] @ 0x19c │ │ │ │ @ instruction: 0x23b8f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r0, r2, r9, sl, lr} │ │ │ │ biccs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf76c6819 │ │ │ │ - blls 0x268154 │ │ │ │ + blls 0x26814c │ │ │ │ strbmi r4, [r9], -sl, lsr #12 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf76e8700 │ │ │ │ - stccs 13, cr15, [r1], {77} @ 0x4d │ │ │ │ + stccs 13, cr15, [r1], {73} @ 0x49 │ │ │ │ sbcshi pc, fp, r0 │ │ │ │ ldrbmi r9, [r1], -r3, lsl #22 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - stc2 7, cr15, [r0, #-844] @ 0xfffffcb4 │ │ │ │ + ldc2 7, cr15, [ip, #-844]! @ 0xfffffcb4 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76f4621 │ │ │ │ - @ instruction: 0x2001fdb1 │ │ │ │ + andcs pc, r1, sp, lsr #27 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf850f7fc │ │ │ │ + @ instruction: 0xf85af7fc │ │ │ │ @ instruction: 0xf8d2e775 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ rsbsle r6, r2, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ @ instruction: 0xf47f0370 │ │ │ │ ssaxmi sl, r8, fp │ │ │ │ @ instruction: 0x2100e7b1 │ │ │ │ - blx 0x19a6014 │ │ │ │ + blx 0x18a601c │ │ │ │ @ instruction: 0xf7679005 │ │ │ │ - @ instruction: 0x4681fdbd │ │ │ │ - ldc2 7, cr15, [sl, #412]! @ 0x19c │ │ │ │ + @ instruction: 0x4681fdb9 │ │ │ │ + ldc2 7, cr15, [r6, #412]! @ 0x19c │ │ │ │ @ instruction: 0xf7674680 │ │ │ │ - @ instruction: 0x4604fdb7 │ │ │ │ - ldc2 7, cr15, [r4, #412]! @ 0x19c │ │ │ │ + @ instruction: 0x4604fdb3 │ │ │ │ + ldc2 7, cr15, [r0, #412]! @ 0x19c │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - @ instruction: 0x4606fdb1 │ │ │ │ + strmi pc, [r6], -sp, lsr #27 │ │ │ │ @ instruction: 0xf7679007 │ │ │ │ - vadd.f32 d31, d30, d29 │ │ │ │ + vadd.f32 d31, d30, d25 │ │ │ │ vrsra.s64 d18, d28, #64 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldrtmi r9, [r8], -r6 │ │ │ │ @ instruction: 0xf7746819 │ │ │ │ - vqdmulh.s , q7, │ │ │ │ + vqdmulh.s , q7, │ │ │ │ vrsra.s64 d18, d24, #64 │ │ │ │ @ instruction: 0x46302396 │ │ │ │ @ instruction: 0xf7746819 │ │ │ │ - vpadd.i8 , q7, │ │ │ │ + vpadd.i8 , q7, │ │ │ │ vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0x46282396 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7746819 │ │ │ │ - stmdavs lr!, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r1, r3, lsl #18 │ │ │ │ @ instruction: 0xf7d39503 │ │ │ │ - ldrtmi pc, [r1], -r7, lsr #25 @ │ │ │ │ + ldrtmi pc, [r1], -r3, ror #25 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff8ef76f │ │ │ │ + @ instruction: 0xff8af76f │ │ │ │ ldrbmi r6, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - @ instruction: 0x4629fc9d │ │ │ │ + @ instruction: 0x4629fcd9 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff84f76f │ │ │ │ + @ instruction: 0xff80f76f │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdale r2, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x6e028a93 │ │ │ │ - ldc2l 7, cr15, [r0, #-412]! @ 0xfffffe64 │ │ │ │ + stc2l 7, cr15, [ip, #-412]! @ 0xfffffe64 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7701206 │ │ │ │ - blls 0x2666f4 │ │ │ │ + blls 0x2666ec │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf7739800 │ │ │ │ - blls 0x1e76ac │ │ │ │ + blls 0x1e76a4 │ │ │ │ andcs r4, r1, r1, asr r6 │ │ │ │ @ instruction: 0xf7d3681d │ │ │ │ - @ instruction: 0x4602fc7b │ │ │ │ + @ instruction: 0x4602fcb7 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf802f770 │ │ │ │ + @ instruction: 0xfffef76f │ │ │ │ ldmibvc r2, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf63f2a02 │ │ │ │ ldrmi sl, [r8], -r7, ror #29 │ │ │ │ vaba.s8 d30, d14, d29 │ │ │ │ vrsra.s64 d18, d28, #64 │ │ │ │ @ instruction: 0xf8cd2396 │ │ │ │ ldrtmi r8, [sp], -r0 │ │ │ │ strbmi r9, [r9], -r1, lsl #14 │ │ │ │ andcs r9, r9, r5, lsl #30 │ │ │ │ @ instruction: 0x463b681a │ │ │ │ - stc2 7, cr15, [r2], #440 @ 0x1b8 │ │ │ │ - stc2 7, cr15, [sl, #-412] @ 0xfffffe64 │ │ │ │ + ldc2 7, cr15, [lr], {110} @ 0x6e │ │ │ │ + stc2 7, cr15, [r6, #-412] @ 0xfffffe64 │ │ │ │ @ instruction: 0x23b8f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r7, r9, sl, lr} │ │ │ │ biccs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf76c6819 │ │ │ │ - ldrtmi pc, [fp], -pc, lsl #30 @ │ │ │ │ + ldrtmi pc, [fp], -fp, lsl #30 @ │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ strls r2, [r1, #-3] │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [sl], {110} @ 0x6e │ │ │ │ + stc2 7, cr15, [r6], {110} @ 0x6e │ │ │ │ vaba.s8 d30, d14, d27 │ │ │ │ vrshr.s64 d18, d28, #64 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sp}^ │ │ │ │ strbmi r8, [r9], -r0, lsl #14 │ │ │ │ andcs r9, r8, r5, lsl #22 │ │ │ │ @ instruction: 0xf76e6812 │ │ │ │ - @ instruction: 0xe72efc7d │ │ │ │ + @ instruction: 0xe72efc79 │ │ │ │ sbccs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ strhi lr, [r0, -sp, asr #19] │ │ │ │ - blls 0x239cf4 │ │ │ │ + blls 0x239cfc │ │ │ │ ldmdavs r2, {r1, sp} │ │ │ │ - ldc2l 7, cr15, [r0], #-440 @ 0xfffffe48 │ │ │ │ + stc2l 7, cr15, [ip], #-440 @ 0xfffffe48 │ │ │ │ strbmi lr, [r9], -r1, lsr #14 │ │ │ │ @ instruction: 0xf64f4648 │ │ │ │ @ instruction: 0xf76d72ff │ │ │ │ - sdiv sp, r5, r9 │ │ │ │ + sdiv sp, r1, r9 │ │ │ │ ldrtmi r9, [sl], -r5, lsl #28 │ │ │ │ andcs r4, r9, r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd4633 │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf7738004 │ │ │ │ - @ instruction: 0xf767fc77 │ │ │ │ - @ instruction: 0x4607fcf9 │ │ │ │ + @ instruction: 0xf767fc73 │ │ │ │ + @ instruction: 0x4607fcf5 │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ - @ instruction: 0xf87ef770 │ │ │ │ + @ instruction: 0xf87af770 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7739400 │ │ │ │ - str pc, [r6, r7, ror #24] │ │ │ │ + str pc, [r6, r3, ror #24] │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ andcs r4, r2, r1, lsr #12 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - mrrc2 7, 7, pc, lr, cr3 @ │ │ │ │ - blls 0x262228 │ │ │ │ + mrrc2 7, 7, pc, sl, cr3 @ │ │ │ │ + blls 0x262230 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stmib sp, {r3, sp}^ │ │ │ │ @ instruction: 0xf7739800 │ │ │ │ - @ instruction: 0xe774fc55 │ │ │ │ + @ instruction: 0xe774fc51 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldmdavs ip, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x7c14ea5f │ │ │ │ @@ -221261,75 +221261,75 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsble r2, pc, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d05f │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7672496 │ │ │ │ - strmi pc, [r0], fp, ror #24 │ │ │ │ - stc2l 7, cr15, [r8], #-412 @ 0xfffffe64 │ │ │ │ + strmi pc, [r0], r7, ror #24 │ │ │ │ + stc2l 7, cr15, [r4], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - stmdavs r6!, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r0, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - ldrtmi pc, [r1], -pc, lsr #23 @ │ │ │ │ + ldrtmi pc, [r1], -fp, ror #23 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xffe2629a │ │ │ │ + blx 0xffd262a2 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r0 │ │ │ │ - blx 0xfea26436 │ │ │ │ + blx 0xff92643e │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4638 │ │ │ │ - @ instruction: 0xf1bbfbe9 │ │ │ │ + @ instruction: 0xf1bbfbe5 │ │ │ │ cmple sp, r0, lsl #30 │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - @ instruction: 0x4602fb95 │ │ │ │ + @ instruction: 0x4602fbd1 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - blx 0xff7a62ce │ │ │ │ - blcs 0x10f124 │ │ │ │ + blx 0xff6a62d6 │ │ │ │ + blcs 0x10f12c │ │ │ │ @ instruction: 0xf767d137 │ │ │ │ - stcls 12, cr15, [r5], {161} @ 0xa1 │ │ │ │ + stcls 12, cr15, [r5], {157} @ 0x9d │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - stc2 7, cr15, [lr], #432 @ 0x1b0 │ │ │ │ + stc2 7, cr15, [sl], #432 @ 0x1b0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicmi pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x30d148 │ │ │ │ + bl 0x30d150 │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - mrrc2 7, 6, pc, lr, cr8 @ │ │ │ │ + mrrc2 7, 6, pc, sl, cr8 @ │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r8 │ │ │ │ - blx 0x1b264ae │ │ │ │ + blx 0xfea264b6 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4650 │ │ │ │ - andcs pc, r1, r9, lsl ip @ │ │ │ │ + andcs pc, r1, r5, lsl ip @ │ │ │ │ andcs lr, r0, r7, lsl #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 7, 5, pc, cr8, cr11, {7} │ │ │ │ + mcr2 7, 6, pc, cr2, cr11, {7} @ │ │ │ │ @ instruction: 0xf04fe78f │ │ │ │ ldrbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76c4650 │ │ │ │ - @ instruction: 0xe7c0fe35 │ │ │ │ + @ instruction: 0xe7c0fe31 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 7, 2, cr15, cr14, cr12, {3} │ │ │ │ + cdp2 7, 2, cr15, cr10, cr12, {3} │ │ │ │ svclt 0x0000e7aa │ │ │ │ - addeq r7, r3, r4, asr #12 │ │ │ │ + addeq r7, r3, ip, lsr r6 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andle r6, sl, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ tstle fp, r0, ror r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -221338,251 +221338,251 @@ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r3!, {r1, r9, fp, sp}^ │ │ │ │ ldrsbtcc pc, [r0], r0 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrsbtcs pc, [r4], r0 @ │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f7ec │ │ │ │ + bl 0xfec3f7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ @ instruction: 0xf8d0680b │ │ │ │ @ instruction: 0x461d10d0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ movlt pc, #304 @ 0x130 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blx 0xfef263ba │ │ │ │ + blx 0xfee263c2 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - blx 0x226576 │ │ │ │ + blx 0x112657e │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76f4629 │ │ │ │ - @ instruction: 0xf767fb01 │ │ │ │ - stmdavs r1!, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf767fafd │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76c9003 │ │ │ │ - blmi 0x6276c8 │ │ │ │ + blmi 0x6276c0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf768461a │ │ │ │ - stmdavs r4!, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r9, lsr r6 │ │ │ │ - blx 0xff9265bc │ │ │ │ + blx 0x8265c6 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4630 │ │ │ │ - mulcs r1, r1, fp │ │ │ │ + andcs pc, r1, sp, lsl #23 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7fbbdf0 │ │ │ │ - @ instruction: 0xe7bcfe31 │ │ │ │ - addeq r7, r3, sl, lsr #10 │ │ │ │ + @ instruction: 0xe7bcfe3b │ │ │ │ + addeq r7, r3, r2, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ - b 0x18b86c4 │ │ │ │ + b 0x18b86cc │ │ │ │ @ instruction: 0xf0007c14 │ │ │ │ @ instruction: 0xf8de808e │ │ │ │ @ instruction: 0xf41ee000 │ │ │ │ @ instruction: 0xf0006c70 │ │ │ │ @ instruction: 0xf8d08088 │ │ │ │ @ instruction: 0xf1bcc0b0 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d0808b │ │ │ │ stccs 0, cr4, [r0], {180} @ 0xb4 │ │ │ │ addhi pc, r6, r0, asr #32 │ │ │ │ stceq 0, cr15, [lr], {30} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11fd6ec │ │ │ │ + b 0x11fd6f4 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ strmi sp, [r9], pc, ror #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ movwls r4, #18067 @ 0x4693 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, r8, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d05f │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7672496 │ │ │ │ - strmi pc, [r0], fp, ror #22 │ │ │ │ - blx 0x1b264c2 │ │ │ │ + strmi pc, [r0], r7, ror #22 │ │ │ │ + blx 0x1a264ca │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - stmdavs r6!, {r0, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r1, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - @ instruction: 0x4631fa7b │ │ │ │ + @ instruction: 0x4631fab7 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r2, #-444]! @ 0xfffffe44 │ │ │ │ + ldc2l 7, cr15, [lr, #-444] @ 0xfffffe44 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r1, r0 │ │ │ │ - blx 0x1d2669c │ │ │ │ + blx 0xfec266a4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4638 │ │ │ │ - @ instruction: 0xf1bbfd57 │ │ │ │ + @ instruction: 0xf1bbfd53 │ │ │ │ cmple r7, r0, lsl #30 │ │ │ │ andcs r9, r1, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - strmi pc, [r2], -r1, ror #20 │ │ │ │ + @ instruction: 0x4602fa9d │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - stc2l 7, cr15, [r8, #-444] @ 0xfffffe44 │ │ │ │ - blcs 0x10f38c │ │ │ │ + stc2l 7, cr15, [r4, #-444] @ 0xfffffe44 │ │ │ │ + blcs 0x10f394 │ │ │ │ @ instruction: 0xf767d140 │ │ │ │ - @ instruction: 0x9c05fb6d │ │ │ │ + @ instruction: 0x9c05fb69 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - blx 0x1fa6542 │ │ │ │ + blx 0x1ea654a │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmpppl ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x30d3b0 │ │ │ │ + bl 0x30d3b8 │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - blx 0xba655e │ │ │ │ + blx 0xaa6566 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r1, r8 │ │ │ │ - blx 0xe26714 │ │ │ │ + blx 0x1d2671c │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4650 │ │ │ │ - @ instruction: 0x2001fdbb │ │ │ │ + @ instruction: 0x2001fdb7 │ │ │ │ strbtmi lr, [r0], -r0 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fb8ff0 │ │ │ │ - @ instruction: 0xe786fd7b │ │ │ │ + str pc, [r6, r5, lsl #27] │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7704300 │ │ │ │ - ldr pc, [r6, r9, lsl #17]! │ │ │ │ + ldr pc, [r6, r5, lsl #17]! │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7704300 │ │ │ │ - ldr pc, [pc, r1, lsl #17] │ │ │ │ - ldrdeq r7, [r3], ip │ │ │ │ + @ instruction: 0xe79ff87d │ │ │ │ + ldrdeq r7, [r3], r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ @ instruction: 0xf8d3b087 │ │ │ │ @ instruction: 0xf8d34098 │ │ │ │ @ instruction: 0xf414e004 │ │ │ │ @ instruction: 0xf0006c70 │ │ │ │ @ instruction: 0xf41e8086 │ │ │ │ @ instruction: 0xf0000c70 │ │ │ │ - b 0x18c8a70 │ │ │ │ + b 0x18c8a78 │ │ │ │ @ instruction: 0xf0007c1e │ │ │ │ ldmdavs fp, {r0, r1, r7, pc} │ │ │ │ ldcleq 0, cr15, [r0], #76 @ 0x4c │ │ │ │ @ instruction: 0xf8d0d07e │ │ │ │ @ instruction: 0xf1bcc0b0 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d08082 │ │ │ │ - blcs 0xf4b44 │ │ │ │ + blcs 0xf4b4c │ │ │ │ @ instruction: 0x4689d174 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ strls r4, [r4, #-1683] @ 0xfffff96d │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, r6, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d05f │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7672496 │ │ │ │ - @ instruction: 0x4680fa77 │ │ │ │ - blx 0x1e26640 │ │ │ │ + @ instruction: 0x4680fa73 │ │ │ │ + blx 0x1d26648 │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - stmdavs r6!, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r0, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - @ instruction: 0x4631f9bb │ │ │ │ + @ instruction: 0x4631f9f7 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9b8f76f │ │ │ │ + @ instruction: 0xf9b4f76f │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r0 │ │ │ │ - @ instruction: 0xf9b0f7d3 │ │ │ │ + @ instruction: 0xf9ecf7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4638 │ │ │ │ - @ instruction: 0xf1bbf9ad │ │ │ │ + @ instruction: 0xf1bbf9a9 │ │ │ │ cmple r4, r0, lsl #30 │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - strmi pc, [r2], -r1, lsr #19 │ │ │ │ + @ instruction: 0x4602f9dd │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - @ instruction: 0xf99ef76f │ │ │ │ - blcs 0x10f50c │ │ │ │ + @ instruction: 0xf99af76f │ │ │ │ + blcs 0x10f514 │ │ │ │ @ instruction: 0xf767d13e │ │ │ │ - @ instruction: 0x9c05faad │ │ │ │ + @ instruction: 0x9c05faa9 │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - blx 0xfefa66c0 │ │ │ │ + blx 0xfeea66c8 │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppmi r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x30d530 │ │ │ │ + bl 0x30d538 │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - blx 0x1ba66dc │ │ │ │ + blx 0x1aa66e4 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r8 │ │ │ │ - @ instruction: 0xf974f7d3 │ │ │ │ + @ instruction: 0xf9b0f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4650 │ │ │ │ - andcs pc, r1, r5, lsr #20 │ │ │ │ + andcs pc, r1, r1, lsr #20 │ │ │ │ vaddl.u8 q15, d14, d5 │ │ │ │ stccs 4, cr6, [r2], {3} │ │ │ │ svcge 0x0079f63f │ │ │ │ andlt r4, r7, r0, ror #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ @ instruction: 0xf7fbe7f5 │ │ │ │ - @ instruction: 0xe788fcbd │ │ │ │ + str pc, [r8, r7, asr #25] │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - ldc2 7, cr15, [sl], #-432 @ 0xfffffe50 │ │ │ │ + ldc2 7, cr15, [r6], #-432 @ 0xfffffe50 │ │ │ │ vst1.32 {d30}, [pc :256], r9 │ │ │ │ strbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76c4640 │ │ │ │ - @ instruction: 0xe7a3fc33 │ │ │ │ - addeq r7, r3, ip, asr r2 │ │ │ │ + str pc, [r3, pc, lsr #24]! │ │ │ │ + addeq r7, r3, r4, asr r2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r2, lsl #26 │ │ │ │ ldmdavs r7, {r1, r2, r9, sl, lr} │ │ │ │ svceq 0x00f0f017 │ │ │ │ @@ -221603,530 +221603,539 @@ │ │ │ │ andcs r2, r0, r1 │ │ │ │ stmvs sl, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ andsle r2, lr, pc, lsl #20 │ │ │ │ @ instruction: 0xf0072b10 │ │ │ │ svclt 0x00d4070e │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00182f00 │ │ │ │ - blcs 0xf1610 │ │ │ │ + blcs 0xf1618 │ │ │ │ @ instruction: 0x460dd1d9 │ │ │ │ ldrsbne pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf8862201 │ │ │ │ vmvn.i32 q9, #156 @ 0x0000009c │ │ │ │ teqlt r1, r0, asr #2 │ │ │ │ @ instruction: 0x46304619 │ │ │ │ stc2 7, cr15, [r4], {252} @ 0xfc │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ ldrtmi lr, [r0], -r9, asr #15 │ │ │ │ - mrrc2 7, 15, pc, lr, cr11 @ │ │ │ │ + stc2l 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ stmdavs sl, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcsle r2, sp, r0, lsl #20 │ │ │ │ stmiavs r9!, {r0, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0x1126948 │ │ │ │ + blx 0x17a6950 │ │ │ │ strmi r6, [r1], fp, ror #18 │ │ │ │ cmnle fp, r0, lsl #22 │ │ │ │ umlalscc pc, sl, r6, r8 @ │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ - @ instruction: 0xf9caf767 │ │ │ │ + @ instruction: 0xf9c6f767 │ │ │ │ strmi r2, [r0], r0, lsl #24 │ │ │ │ strcs fp, [r0, -r2, asr #31] │ │ │ │ - bvs 0xa26384 │ │ │ │ - bcs 0xfe6a5570 │ │ │ │ + bvs 0xa2638c │ │ │ │ + bcs 0xfe6a5578 │ │ │ │ rsbs sp, r7, r0, lsr #24 │ │ │ │ movwls r2, #835 @ 0x343 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ @ instruction: 0xf7c3030f │ │ │ │ - stmdbvs r9!, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrtmi r2, [r9], #-1 │ │ │ │ @ instruction: 0xf7d39303 │ │ │ │ - stmdbls r3, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mrrc2 7, 6, pc, r2, cr15 @ │ │ │ │ + mcrr2 7, 6, pc, lr, cr15 @ │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ strcc r4, [r1, -r8, asr #12] │ │ │ │ - @ instruction: 0xf9eaf76c │ │ │ │ + @ instruction: 0xf9e6f76c │ │ │ │ @ instruction: 0xd01b42bc │ │ │ │ - blcs 0x102c64 │ │ │ │ + blcs 0x102c6c │ │ │ │ stmdbvs r9!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8da2001 │ │ │ │ ldrtmi r3, [r9], #-0 │ │ │ │ @ instruction: 0xf7d39303 │ │ │ │ - stmdbls r3, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfe7a6892 │ │ │ │ + blx 0xfe6a689a │ │ │ │ movwls r2, #835 @ 0x343 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf8d64630 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7c3030f │ │ │ │ - @ instruction: 0xe7dbf9fb │ │ │ │ + bfi pc, r5, #20, #8 @ │ │ │ │ cmnlt r3, fp, lsr #16 │ │ │ │ orrslt r6, r3, #1753088 @ 0x1ac000 │ │ │ │ subsmi r0, sl, #227 @ 0xe3 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9c2f76c │ │ │ │ + @ instruction: 0xf9bef76c │ │ │ │ strbmi r6, [sl], -r9, lsr #17 │ │ │ │ @ instruction: 0xf7bf4630 │ │ │ │ - ldrtmi pc, [r0], -fp, lsl #21 @ │ │ │ │ - blx 0xfeea6a18 │ │ │ │ + ldrtmi pc, [r0], -r5, lsr #21 @ │ │ │ │ + blx 0xff526a20 │ │ │ │ stmiavs fp!, {r0, r2, r3, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xd1a12b0d │ │ │ │ - blcs 0x102bc8 │ │ │ │ - blmi 0x6dcd98 │ │ │ │ + blcs 0x102bd0 │ │ │ │ + blmi 0x6dcda0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicseq pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strbmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf7686808 │ │ │ │ - str pc, [r7, r9, lsl #18] │ │ │ │ + str pc, [r7, r5, lsl #18] │ │ │ │ strmi r6, [r1], -sl, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - @ instruction: 0xf996f76c │ │ │ │ + @ instruction: 0xf992f76c │ │ │ │ stmiavs fp!, {r2, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - strble r0, [pc, #2011] @ 0xe933b │ │ │ │ + strble r0, [pc, #2011] @ 0xe9343 │ │ │ │ strb r2, [r9, r4, lsl #4] │ │ │ │ - blcs 0x102c14 │ │ │ │ + blcs 0x102c1c │ │ │ │ stmdbvs fp!, {r0, r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ rsbmi r0, r2, #228 @ 0xe4 │ │ │ │ sbcle r2, r3, r0, lsl #24 │ │ │ │ svclt 0x0000e7be │ │ │ │ - addeq r7, r3, r8, asr #32 │ │ │ │ + addeq r7, r3, r0, asr #32 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ - bllt 0x15a6b80 │ │ │ │ - bllt 0xfed26b80 │ │ │ │ + bllt 0x15a6b88 │ │ │ │ + bllt 0xfefa6b88 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8dfb08a │ │ │ │ - strmi lr, [ip], r4, lsl #10 │ │ │ │ + strmi lr, [ip], r8, lsr #10 │ │ │ │ rsbsvs pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ addvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ tstpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ ldrd pc, [r0], -lr │ │ │ │ eor pc, r4, sp, asr #17 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi r2, [r6], r0, lsl #6 │ │ │ │ stmib sp, {r1, r3, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ movwls r3, #33542 @ 0x8306 │ │ │ │ - cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ + orrhi pc, r3, r0 │ │ │ │ teqpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ addhi pc, lr, r0, asr #4 │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vand d8, d16, d4 │ │ │ │ - vst4. {d24-d27}, [pc :128], sl │ │ │ │ + vrhadd.s8 d8, d16, d21 │ │ │ │ + vst4. {d24-d27}, [pc :256], r9 │ │ │ │ @ instruction: 0xf6cf6120 │ │ │ │ addmi r6, sl, #128, 2 │ │ │ │ - sbcshi pc, sp, r0 │ │ │ │ + rschi pc, ip, r0 │ │ │ │ msrvs CPSR_s, pc, asr #8 │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ @ instruction: 0xf040428a │ │ │ │ - vshr.u64 q12, q5, #52 │ │ │ │ - bcs 0xfd41c │ │ │ │ - andshi pc, pc, #0 │ │ │ │ + vmla.i q12, q14, d1[6] │ │ │ │ + bcs 0xfd424 │ │ │ │ + eorshi pc, r0, #0 │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ - vshr.u64 q12, q1, #52 │ │ │ │ + vmla.i q12, q14, d1[4] │ │ │ │ stmdacs r2, {r0, r7, lr} │ │ │ │ - addshi pc, r4, #0 │ │ │ │ + adchi pc, r6, #0 │ │ │ │ @ instruction: 0xf0002803 │ │ │ │ - stmdacs r0, {r2, r4, r5, r6, r9, pc} │ │ │ │ - eorshi pc, r8, #64 @ 0x40 │ │ │ │ + stmdacs r0, {r1, r2, r7, r9, pc} │ │ │ │ + subhi pc, r9, #64 @ 0x40 │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ orrpl pc, r0, ip, asr #7 │ │ │ │ andseq pc, lr, #2 │ │ │ │ stmdaeq r1, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ andseq pc, lr, #2 │ │ │ │ smlalbtne pc, r0, ip, r3 @ │ │ │ │ addcs r4, r0, #1140850688 @ 0x44000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0xfe1096b0 │ │ │ │ - addhi pc, r1, r0, asr #32 │ │ │ │ + bcs 0xfe109700 │ │ │ │ + addhi pc, r3, r0, asr #32 │ │ │ │ ldrsbcc pc, [r0], #-142 @ 0xffffff72 @ │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - sbchi pc, r2, #0 │ │ │ │ + sbcshi pc, r4, #0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, r1 │ │ │ │ - rsbsle r2, r0, r0, lsl #16 │ │ │ │ + rsbsle r2, r2, r0, lsl #16 │ │ │ │ ldrsbteq pc, [r0], lr @ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - @ instruction: 0xf8de8209 │ │ │ │ + @ instruction: 0xf8de821a │ │ │ │ @ instruction: 0x462640b4 │ │ │ │ - cmnle r6, r0, lsl #24 │ │ │ │ + cmnle r8, r0, lsl #24 │ │ │ │ tstls r2, r0, ror r6 │ │ │ │ @ instruction: 0xff6cf7ff │ │ │ │ @ instruction: 0xf767b350 │ │ │ │ - strmi pc, [r7], -pc, ror #16 │ │ │ │ - @ instruction: 0xf86cf767 │ │ │ │ + strmi pc, [r7], -fp, ror #16 │ │ │ │ + @ instruction: 0xf868f767 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ movwls r9, #10498 @ 0x2902 │ │ │ │ @ instruction: 0xf7d2681c │ │ │ │ - @ instruction: 0x4602ffb3 │ │ │ │ + strmi pc, [r2], -pc, ror #31 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xffb0f76e │ │ │ │ + @ instruction: 0xffacf76e │ │ │ │ strbmi r9, [r1], -r2, lsl #22 │ │ │ │ ldmdavs ip, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffa8f7d2 │ │ │ │ + @ instruction: 0xffe4f7d2 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76e4621 │ │ │ │ - tstpcs r0, #660 @ p-variant is OBSOLETE @ 0x294 │ │ │ │ + tstpcs r0, #644 @ p-variant is OBSOLETE @ 0x284 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ movwls r4, #1594 @ 0x63a │ │ │ │ - cdp2 7, 10, cr15, cr8, cr13, {3} │ │ │ │ + cdp2 7, 10, cr15, cr4, cr13, {3} │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xff92f7fa │ │ │ │ - eors r2, r4, r1 │ │ │ │ + @ instruction: 0xff9cf7fa │ │ │ │ + eors r2, r6, r1 │ │ │ │ smlabtvs r0, pc, r6, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst4.32 {d24-d27}, [pc :256], r8 │ │ │ │ + vst4. {d24-d27}, [pc], r7 │ │ │ │ vand d6, d0, d0 │ │ │ │ - @ instruction: 0xf6cf8087 │ │ │ │ + @ instruction: 0xf6cf8096 │ │ │ │ addmi r6, sl, #0, 2 │ │ │ │ - vst4.8 {d29-d32}, [pc :256], r7 │ │ │ │ + vst4.8 {d29-d32}, [pc :256], r9 │ │ │ │ @ instruction: 0xf6cf6120 │ │ │ │ addmi r6, sl, #0, 2 │ │ │ │ - b 0x14dd260 │ │ │ │ - b 0x14a9260 │ │ │ │ - @ instruction: 0xf00122dc │ │ │ │ - vsra.u8 d16, d14, #4 │ │ │ │ - movwmi r1, #45888 @ 0xb340 │ │ │ │ + b 0x14dd2a4 │ │ │ │ + vmla.f q8, q6, d0[3] │ │ │ │ + @ instruction: 0xf0011340 │ │ │ │ + b 0x14a91b8 │ │ │ │ + movwmi r3, #45788 @ 0xb2dc │ │ │ │ + vsubw.u8 , q6, d5 │ │ │ │ + movwls r5, #17153 @ 0x4301 │ │ │ │ + bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ andseq pc, lr, #2 │ │ │ │ - cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ - b 0x14cd95c │ │ │ │ - b 0x1175cbc │ │ │ │ - stmdbge r4, {r1, r2, r3, r9} │ │ │ │ - @ instruction: 0xf0039207 │ │ │ │ - andcs r0, r2, #2013265920 @ 0x78000000 │ │ │ │ - vsubl.u8 , d12, d8 │ │ │ │ - vsubl.u8 , d12, d1 │ │ │ │ - andls r1, r4, #192, 24 @ 0xc000 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - @ instruction: 0xf7ff9306 │ │ │ │ - blmi 0xff4e7484 │ │ │ │ - blls 0x342ddc │ │ │ │ + stcpl 3, cr15, [r0], {204} @ 0xcc │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x11d3174 │ │ │ │ + b 0x1169998 │ │ │ │ + @ instruction: 0xf04f020e │ │ │ │ + stmib sp, {r1, sl, fp}^ │ │ │ │ + @ instruction: 0xf8cd2306 │ │ │ │ + @ instruction: 0xf7ffc020 │ │ │ │ + blmi 0xff6e7488 │ │ │ │ + blls 0x342de8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, sl, r9, asr #4 │ │ │ │ + andlt r8, sl, r9, asr r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0x14c9550 │ │ │ │ - b 0x14a92c4 │ │ │ │ - @ instruction: 0xf00122dc │ │ │ │ - vsra.u8 d16, d14, #4 │ │ │ │ - movwmi r1, #45888 @ 0xb340 │ │ │ │ + b 0x14c955c │ │ │ │ + vmla.f q8, q6, d0[3] │ │ │ │ + @ instruction: 0xf0011340 │ │ │ │ + b 0x14a9220 │ │ │ │ + movwmi r3, #45788 @ 0xb2dc │ │ │ │ + vsubw.u8 , q6, d5 │ │ │ │ + movwls r5, #17153 @ 0x4301 │ │ │ │ + bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ andseq pc, lr, #2 │ │ │ │ - cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ - b 0x14cd9c0 │ │ │ │ - b 0x1175d20 │ │ │ │ - stmdbge r4, {r1, r2, r3, r9} │ │ │ │ - @ instruction: 0xf0039207 │ │ │ │ - andcs r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - @ instruction: 0xf41ce7cc │ │ │ │ - @ instruction: 0xf0001240 │ │ │ │ - @ instruction: 0x461880d5 │ │ │ │ - vst1.64 {d30}, [pc :64], r1 │ │ │ │ - @ instruction: 0xf6cf6134 │ │ │ │ + stcpl 3, cr15, [r0], {204} @ 0xcc │ │ │ │ + @ instruction: 0xf003a904 │ │ │ │ + b 0x11a9a44 │ │ │ │ + b 0x1169a00 │ │ │ │ + @ instruction: 0xf04f020e │ │ │ │ + stmib sp, {r0, sl, fp}^ │ │ │ │ + @ instruction: 0xf8cd2306 │ │ │ │ + @ instruction: 0xf7ffc020 │ │ │ │ + strb pc, [sl, pc, lsl #19] @ │ │ │ │ + subne pc, r0, #28, 8 @ 0x1c000000 │ │ │ │ + sbcshi pc, r7, r0 │ │ │ │ + bfi r4, r8, (invalid: 12:4) │ │ │ │ + teqpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r0, pc, asr #13 │ │ │ │ + mvnsle r4, sl, lsl #5 │ │ │ │ + andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + bcs 0x1c9268 │ │ │ │ + vsra.u64 , q8, #52 │ │ │ │ + stmdbcs r2, {r0, r7, r8, lr} │ │ │ │ + msrhi SPSR_s, r0 │ │ │ │ + mvnle r2, r3, lsl #18 │ │ │ │ + cmpeq ip, #323584 @ 0x4f000 │ │ │ │ + vfnmacs.f32 s29, s24, s30 │ │ │ │ + andeq pc, pc, #12 │ │ │ │ + @ instruction: 0xf0039101 │ │ │ │ + vrsra.u8 d16, d0, #4 │ │ │ │ + @ instruction: 0xf00e5180 │ │ │ │ + tstmi r3, #480 @ 0x1e0 │ │ │ │ + vmlseq.f32 s28, s2, s28 │ │ │ │ + sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + smlabtmi r1, ip, r3, pc @ │ │ │ │ + and pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xffeaf7fe │ │ │ │ + @ instruction: 0xf6cfe797 │ │ │ │ addmi r6, sl, #128, 2 │ │ │ │ - vsra.u64 , , #52 │ │ │ │ - bcs 0xfd5e0 │ │ │ │ - tstphi r6, r0 @ p-variant is OBSOLETE │ │ │ │ - mvnsle r2, r3, lsl #20 │ │ │ │ - orrmi pc, r1, ip, asr #7 │ │ │ │ - @ instruction: 0xf0002902 │ │ │ │ - stmdbcs r3, {r0, r5, r6, r8, pc} │ │ │ │ - b 0x14dd598 │ │ │ │ - b 0x14a9b68 │ │ │ │ - @ instruction: 0xf00c2edc │ │ │ │ - tstls r1, pc, lsl #4 │ │ │ │ + @ instruction: 0xf41cd1cc │ │ │ │ + bicle r1, r9, r0, asr #4 │ │ │ │ + ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ + biceq pc, r0, #19 │ │ │ │ + b 0x14dd174 │ │ │ │ + vrsra.u64 , q6, #52 │ │ │ │ + @ instruction: 0xf00311c0 │ │ │ │ + andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ + b 0x14b9aa0 │ │ │ │ + b 0x14b19e8 │ │ │ │ + vmla.f q8, q6, d0[3] │ │ │ │ + @ instruction: 0xf0015e80 │ │ │ │ + @ instruction: 0xf002011e │ │ │ │ + vrshr.u8 d16, d14, #4 │ │ │ │ + b 0x116ff8c │ │ │ │ + b 0x13e96c8 │ │ │ │ + @ instruction: 0xf2440c01 │ │ │ │ + vmla.f d16, d16, d1[7] │ │ │ │ + @ instruction: 0xf8cd010e │ │ │ │ + @ instruction: 0xf7fec000 │ │ │ │ + @ instruction: 0xe76aff1d │ │ │ │ + cmpeq ip, #323584 @ 0x4f000 │ │ │ │ + andeq pc, pc, #12 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + cdppl 3, 0, cr15, cr1, cr12, {6} │ │ │ │ + b 0x14b9b04 │ │ │ │ + stmib sp, {r2, r3, r4, r6, r7, r9}^ │ │ │ │ + b 0x14e1ad0 │ │ │ │ + vrsra.u64 d20, d12, #52 │ │ │ │ + stmdbge r4, {r0, r1, r9, sl, fp, lr} │ │ │ │ + stccc 3, cr15, [r3], {204} @ 0xcc │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + eorgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf90af7ff │ │ │ │ + @ instruction: 0xf3cce745 │ │ │ │ + bcs 0xfd6f8 │ │ │ │ + bcs 0x1dd0d8 │ │ │ │ + svcge 0x0078f47f │ │ │ │ + addmi pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + @ instruction: 0xf0002a02 │ │ │ │ + bcs 0x1c9318 │ │ │ │ + svcge 0x0070f47f │ │ │ │ + movteq lr, #51791 @ 0xca4f │ │ │ │ + vfnmacs.f32 s29, s24, s30 │ │ │ │ + subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ orrpl pc, r0, ip, asr #7 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ - b 0x1479a5c │ │ │ │ - vmull.p8 q8, d12, d1 │ │ │ │ - vmlal.u , d28, d0[0] │ │ │ │ - @ instruction: 0xf8cd4101 │ │ │ │ - @ instruction: 0xf7fee000 │ │ │ │ - @ instruction: 0xe7a4fff9 │ │ │ │ - orrvs pc, r0, pc, asr #13 │ │ │ │ - bicle r4, ip, sl, lsl #5 │ │ │ │ + vmlseq.f32 s28, s2, s28 │ │ │ │ + vrsra.u8 d20, d3, #4 │ │ │ │ + vaddw.u8 q10, q6, d1 │ │ │ │ + @ instruction: 0xf8cd12c0 │ │ │ │ + @ instruction: 0xf04fe000 │ │ │ │ + @ instruction: 0xf8cd0c01 │ │ │ │ + @ instruction: 0xf7fec004 │ │ │ │ + ldr pc, [sl, -sp, ror #30] │ │ │ │ subne pc, r0, #28, 8 @ 0x1c000000 │ │ │ │ - stcvs 1, cr13, [r3, #-804] @ 0xfffffcdc │ │ │ │ + svcge 0x0050f47f │ │ │ │ + ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ + biceq pc, r0, #19 │ │ │ │ + svcge 0x004af43f │ │ │ │ + bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ + smlabtmi r3, ip, r3, pc @ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + movwmi r9, #45569 @ 0xb201 │ │ │ │ + addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ + cdpcc 3, 0, cr15, cr3, cr12, {6} │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stceq 0, cr15, [pc], {12} │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0x0c0cea41 │ │ │ │ + cmppcs sp, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + smlabteq lr, r0, r2, pc @ │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + stc2 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ + stcvs 6, cr14, [r3, #-956] @ 0xfffffc44 │ │ │ │ @ instruction: 0xf013689b │ │ │ │ - sbcle r0, r4, r0, asr #7 │ │ │ │ + @ instruction: 0xf43f03c0 │ │ │ │ + b 0x14d4c34 │ │ │ │ + vrsra.u64 , q6, #52 │ │ │ │ + @ instruction: 0xf00311c0 │ │ │ │ + andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ + b 0x14b9be4 │ │ │ │ + b 0x14b1b2c │ │ │ │ + vmla.f q8, q6, d0[3] │ │ │ │ + @ instruction: 0xf0015e80 │ │ │ │ + @ instruction: 0xf002011e │ │ │ │ + vrshr.u8 d16, d14, #4 │ │ │ │ + b 0x11700d0 │ │ │ │ + b 0x13e980c │ │ │ │ + @ instruction: 0xf2440c01 │ │ │ │ + vsra.s64 d17, d13, #64 │ │ │ │ + @ instruction: 0xf8cd010e │ │ │ │ + @ instruction: 0xf7fdc000 │ │ │ │ + @ instruction: 0xe6c8fef3 │ │ │ │ + ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ + biceq pc, r0, #19 │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr12, cr15, {1} │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ bicne pc, r0, ip, asr #7 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ movwmi r9, #45569 @ 0xb201 │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, lr, #2 │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - bicseq pc, r1, r4, asr #4 │ │ │ │ + cmppne r5, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff2cf7fe │ │ │ │ - b 0x14e2c5c │ │ │ │ - @ instruction: 0xf00c035c │ │ │ │ - @ instruction: 0xf003020f │ │ │ │ - vrsra.u8 d16, d0, #4 │ │ │ │ - tstmi r3, #3, 28 @ 0x30 │ │ │ │ - addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - @ instruction: 0xf0029305 │ │ │ │ - b 0x14a96dc │ │ │ │ - b 0x1169e10 │ │ │ │ - stmdbge r4, {r1, r2, r3, r9} │ │ │ │ - @ instruction: 0xf0039207 │ │ │ │ - andcs r0, r3, #16, 6 @ 0x40000000 │ │ │ │ - vsubl.u8 , d12, d8 │ │ │ │ - vsubl.u8 , d12, d1 │ │ │ │ - andls r4, r4, #768 @ 0x300 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - @ instruction: 0xf7ff9306 │ │ │ │ - smmul r4, fp, r9 │ │ │ │ - andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ - rsbsle r2, r8, r0, lsl #20 │ │ │ │ - @ instruction: 0xf47f2a03 │ │ │ │ - @ instruction: 0xf3ccaf7a │ │ │ │ - bcs 0x1798dc │ │ │ │ - mrshi pc, (UNDEF: 3) @ │ │ │ │ - @ instruction: 0xf47f2a03 │ │ │ │ - b 0x14d4cac │ │ │ │ - b 0x14a9c18 │ │ │ │ - @ instruction: 0xf3cc2edc │ │ │ │ - vmlal.u , d12, d0[0] │ │ │ │ - @ instruction: 0xf0035180 │ │ │ │ - @ instruction: 0xf00e031e │ │ │ │ - b 0x146c774 │ │ │ │ - tstmi r3, #1, 28 │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - and pc, r0, sp, asr #17 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - andgt pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xff7ef7fe │ │ │ │ - @ instruction: 0xf41ce729 │ │ │ │ - @ instruction: 0xf47f1240 │ │ │ │ - stcvs 15, cr10, [r3, #-328] @ 0xfffffeb8 │ │ │ │ + mrc2 7, 2, pc, cr4, cr14, {7} │ │ │ │ + stcvs 6, cr14, [r3, #-644] @ 0xfffffd7c │ │ │ │ @ instruction: 0xf013689b │ │ │ │ @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14d4c60 │ │ │ │ + b 0x14d4b98 │ │ │ │ vrsra.u64 q8, q6, #52 │ │ │ │ @ instruction: 0xf0034103 │ │ │ │ andls r0, r1, #16, 6 @ 0x40000000 │ │ │ │ - b 0x14b9b6c │ │ │ │ - b 0x14b99b4 │ │ │ │ + b 0x14b9c80 │ │ │ │ + b 0x14b9ac8 │ │ │ │ vsra.u8 q8, q6, #4 │ │ │ │ @ instruction: 0xf0013e03 │ │ │ │ @ instruction: 0xf0020110 │ │ │ │ @ instruction: 0xf00c0210 │ │ │ │ - b 0x116bf94 │ │ │ │ - b 0x1129794 │ │ │ │ + b 0x116c0a8 │ │ │ │ + b 0x11298a8 │ │ │ │ @ instruction: 0xf2440c0c │ │ │ │ - vbic.i32 d18, #1 @ 0x00000001 │ │ │ │ + vaddw.s8 q9, q8, d21 │ │ │ │ @ instruction: 0xf8cd010e │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ - @ instruction: 0xe6fefdbf │ │ │ │ + @ instruction: 0xe67afd39 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ biceq pc, r0, #19 │ │ │ │ - svcge 0x0025f43f │ │ │ │ + mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ bicne pc, r0, ip, asr #7 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ movwmi r9, #45569 @ 0xb201 │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, lr, #2 │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - orrne pc, r1, r4, asr #4 │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff04f7fd │ │ │ │ - stcvs 6, cr14, [r3, #-860] @ 0xfffffca4 │ │ │ │ - @ instruction: 0xf013689b │ │ │ │ - @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14d4bc4 │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - @ instruction: 0xf00311c0 │ │ │ │ - andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - b 0x14b9c08 │ │ │ │ - b 0x14b1b50 │ │ │ │ - vmla.f q8, q6, d0[3] │ │ │ │ - @ instruction: 0xf0015e80 │ │ │ │ - @ instruction: 0xf002011e │ │ │ │ - vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x11700f4 │ │ │ │ - b 0x13e9830 │ │ │ │ - @ instruction: 0xf2440c01 │ │ │ │ - vaddw.s8 , q0, d25 │ │ │ │ - @ instruction: 0xf8cd010e │ │ │ │ - @ instruction: 0xf7fec000 │ │ │ │ - ldrt pc, [r0], r5, ror #28 @ │ │ │ │ - ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ - biceq pc, r0, #19 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr7, cr15, {1} │ │ │ │ - bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - smlabtmi r3, ip, r3, pc @ │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - movwmi r9, #45569 @ 0xb201 │ │ │ │ - addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr12, {6} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stceq 0, cr15, [pc], {12} │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0x0c0cea41 │ │ │ │ - orrcs pc, r9, r4, asr #4 │ │ │ │ + mvnsne pc, r4, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ - stcvs 6, cr14, [r3, #-548] @ 0xfffffddc │ │ │ │ - @ instruction: 0xf013689b │ │ │ │ - @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14d4b28 │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - @ instruction: 0xf00311c0 │ │ │ │ - andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - b 0x14b9ca4 │ │ │ │ - b 0x14b1bec │ │ │ │ - vmla.f q8, q6, d0[3] │ │ │ │ - @ instruction: 0xf0015e80 │ │ │ │ - @ instruction: 0xf002011e │ │ │ │ - vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x1170190 │ │ │ │ - b 0x13e98cc │ │ │ │ - @ instruction: 0xf2440c01 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ - @ instruction: 0xf8cd010e │ │ │ │ - @ instruction: 0xf7fdc000 │ │ │ │ - strbt pc, [r2], -pc, lsl #29 @ │ │ │ │ - strbt r2, [r0], -r0 │ │ │ │ + mrc2 7, 3, pc, cr14, cr13, {7} │ │ │ │ + andcs lr, r0, r3, asr r6 │ │ │ │ + svclt 0x0000e651 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svceq 0x0080f01c │ │ │ │ - mcrge 4, 4, pc, cr7, cr15, {3} @ │ │ │ │ + mcrge 4, 4, pc, cr4, cr15, {3} @ │ │ │ │ orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x14cd8c0 │ │ │ │ + b 0x14cd8ec │ │ │ │ vrshr.u8 q8, q6, #4 │ │ │ │ @ instruction: 0xf00c3103 │ │ │ │ @ instruction: 0xf0030e0f │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ movwmi r0, #45584 @ 0xb210 │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ - blx 0xfefa70da │ │ │ │ - @ instruction: 0xf01ce645 │ │ │ │ + blx 0xfeb27106 │ │ │ │ + @ instruction: 0xf01ce635 │ │ │ │ @ instruction: 0xf47f0f80 │ │ │ │ - b 0x14d4aa4 │ │ │ │ + b 0x14d4ac4 │ │ │ │ vrsra.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0035280 │ │ │ │ vrsra.u8 d16, d14, #4 │ │ │ │ tstmi r3, #64, 28 @ 0x400 │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ andseq pc, lr, #2 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ andeq lr, r2, #319488 @ 0x4e000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe8a7112 │ │ │ │ - b 0x14e29c0 │ │ │ │ - b 0x14a9e50 │ │ │ │ + blx 0xfe42713e │ │ │ │ + b 0x14e29ac │ │ │ │ + b 0x14a9e7c │ │ │ │ vsra.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0011240 │ │ │ │ @ instruction: 0xf003011e │ │ │ │ @ instruction: 0x4670031e │ │ │ │ cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ - b 0x1139d84 │ │ │ │ + b 0x1139db0 │ │ │ │ vmull.p8 q8, d12, d14 │ │ │ │ vmlal.u , d28, d0[0] │ │ │ │ @ instruction: 0xf8cd4101 │ │ │ │ @ instruction: 0xf04fe000 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf7fec004 │ │ │ │ - str pc, [ip], -r1, ror #28 │ │ │ │ + ldrb pc, [ip, #3663]! @ 0xe4f @ │ │ │ │ svceq 0x0080f01c │ │ │ │ - b 0x14dd7f4 │ │ │ │ + b 0x14dd81c │ │ │ │ vrsra.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0035280 │ │ │ │ vrsra.u8 d16, d14, #4 │ │ │ │ tstmi r3, #64 @ 0x40 │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ andseq pc, lr, #2 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ @ instruction: 0xf04f4302 │ │ │ │ ldrbtmi r0, [r0], -r2, lsl #24 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1aa7182 │ │ │ │ - @ instruction: 0xf8dee5f1 │ │ │ │ + blx 0x16271ae │ │ │ │ + @ instruction: 0xf8dee5e1 │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ eorle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf8deade2 │ │ │ │ + @ instruction: 0xf8deadd2 │ │ │ │ stmdacs r0, {r4, r5, r7} │ │ │ │ - svcge 0x007af47f │ │ │ │ + svcge 0x0079f47f │ │ │ │ ldrsbtcs pc, [r4], lr @ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0x4670add8 │ │ │ │ + ldrbtmi sl, [r0], -r8, asr #27 │ │ │ │ @ instruction: 0xf7ff9102 │ │ │ │ - stmdbls r2, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r1, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0x9103ad99 │ │ │ │ - ldc2l 7, cr15, [ip, #408] @ 0x198 │ │ │ │ + smlabbls r3, r7, sp, sl │ │ │ │ + stc2l 7, cr15, [r6, #408] @ 0x198 │ │ │ │ andls r9, r2, r3, lsl #18 │ │ │ │ - stc2 7, cr15, [ip, #-1000] @ 0xfffffc18 │ │ │ │ + stc2 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ andscs r9, r0, #131072 @ 0x20000 │ │ │ │ @ instruction: 0xf76c4601 │ │ │ │ - stmdals r2, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4641 │ │ │ │ - str pc, [r7, #3355] @ 0xd1b │ │ │ │ + ldrb pc, [r5, #-3347]! @ 0xfffff2ed @ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x169e34 │ │ │ │ + blcs 0x169e60 │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ ldrb r2, [r1, r1] │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x169e44 │ │ │ │ + blcs 0x169e70 │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ - ldr r2, [fp, #-1]! │ │ │ │ - mrc2 1, 3, pc, cr14, cr1, {6} │ │ │ │ + str r2, [r9, #-1]! │ │ │ │ + mcr2 1, 4, pc, cr8, cr1, {6} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4041c │ │ │ │ + bl 0xfec40448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt lr, r2, r0, asr r0 │ │ │ │ @ instruction: 0x4098f8de │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded004 │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @@ -222137,154 +222146,154 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ addsmi r6, sl, r0, lsl #31 │ │ │ │ sbceq lr, r1, #2048 @ 0x800 │ │ │ │ ldmdale lr, {r0, r2, fp, sp} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f020 │ │ │ │ - andeq r9, lr, r9, lsr r2 │ │ │ │ - andeq r9, lr, sp, lsl #5 │ │ │ │ - andeq r9, lr, r3, lsl #5 │ │ │ │ - muleq lr, r7, r2 │ │ │ │ - andeq r9, lr, r9, ror r2 │ │ │ │ - andeq r9, lr, r9, ror r2 │ │ │ │ + andeq r9, lr, r5, ror #4 │ │ │ │ + @ instruction: 0x000e92b9 │ │ │ │ + andeq r9, lr, pc, lsr #5 │ │ │ │ + andeq r9, lr, r3, asr #5 │ │ │ │ + andeq r9, lr, r5, lsr #5 │ │ │ │ + andeq r9, lr, r5, lsr #5 │ │ │ │ svclt 0x00cc2a0b │ │ │ │ andcs r2, r1, r0 │ │ │ │ - bcs 0x2e31f4 │ │ │ │ + bcs 0x2e3220 │ │ │ │ andcs fp, r0, ip, asr #31 │ │ │ │ ldrb r2, [r6, r1] │ │ │ │ svclt 0x00cc2a03 │ │ │ │ andcs r2, r1, r0 │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ - orrne pc, r4, fp, asr #12 │ │ │ │ + @ instruction: 0x11b4f64b │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbcs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf8a6f165 │ │ │ │ - ldrshteq r2, [r5], -r4 │ │ │ │ + @ instruction: 0xf8a8f165 │ │ │ │ + eorseq r2, r5, r4, lsr #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec404bc │ │ │ │ + bl 0xfec404e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-928] @ 0xfffffc60 │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf8d2460d │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andsle r6, r6, r0, ror r3 │ │ │ │ @ instruction: 0xf4116851 │ │ │ │ andsle r6, r2, r0, ror pc │ │ │ │ @ instruction: 0xf0106810 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, ror #16 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - blx 0x7a7284 │ │ │ │ + blx 0x13272b0 │ │ │ │ andcs fp, r1, r8, asr #19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r9!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ eorle r2, lr, r2, lsl #18 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x005805c8 │ │ │ │ - strble r2, [pc, #0]! @ 0xe9314 │ │ │ │ + strble r2, [pc, #0]! @ 0xe9340 │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ tstle r2, lr │ │ │ │ strbeq r6, [r9], r9, ror #16 │ │ │ │ - blcs 0x11e6c4 │ │ │ │ + blcs 0x11e6f0 │ │ │ │ @ instruction: 0xf8d4d139 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ mvnslt r2, r0, asr #2 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff7ef7fb │ │ │ │ + @ instruction: 0xff6cf7fb │ │ │ │ sbcsle r2, sl, r0, lsl #16 │ │ │ │ andcc lr, r2, #3489792 @ 0x354000 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xff66f7ff │ │ │ │ stcvs 1, cr11, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -r9, asr #1 │ │ │ │ - blx 0x6272f8 │ │ │ │ + blx 0x11a7324 │ │ │ │ ldmdavs r1, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ @ instruction: 0xe7c1d1d3 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - @ instruction: 0xe7dfffbf │ │ │ │ + @ instruction: 0xe7dfffb7 │ │ │ │ andls r6, r1, #2752512 @ 0x2a0000 │ │ │ │ - stc2 7, cr15, [r6, #-408] @ 0xfffffe68 │ │ │ │ + ldc2l 7, cr15, [r0], #408 @ 0x198 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2 7, cr15, [ip, #760] @ 0x2f8 │ │ │ │ + ldc2 7, cr15, [r4, #760] @ 0x2f8 │ │ │ │ ldmib r5, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ ldrtmi r3, [r0], -r2, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r8], #840 @ 0x348 │ │ │ │ + stc2 7, cr15, [r2, #-840]! @ 0xfffffcb8 │ │ │ │ ldmdavs r3, {r0, r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ str sp, [r2, r1, asr #1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec405ac │ │ │ │ + bl 0xfec405d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0x3098f8d2 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r1, {r0, r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r0, {r0, r4, ip, lr, pc} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ stmiavs fp!, {r1, r8, ip, lr, pc} │ │ │ │ strle r0, [r4], #-1755 @ 0xfffff925 │ │ │ │ @ instruction: 0xf7e54620 │ │ │ │ - stmiblt r0, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r9!, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ eorle r2, lr, r2, lsl #18 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x005805c8 │ │ │ │ ldrble r2, [r0, #0]! │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ tstle r2, lr │ │ │ │ strbeq r6, [r9], r9, lsr #17 │ │ │ │ - blcs 0x11e7b4 │ │ │ │ + blcs 0x11e7e0 │ │ │ │ @ instruction: 0xf8d4d141 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ @ instruction: 0xb3212140 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff08f7fb │ │ │ │ + mrc2 7, 7, pc, cr6, cr11, {7} │ │ │ │ sbcsle r2, fp, r0, lsl #16 │ │ │ │ andcc lr, r3, #3489792 @ 0x354000 │ │ │ │ stmiavs r9!, {r5, r9, sl, lr} │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ stcvs 1, cr11, [r3, #-864]! @ 0xfffffca0 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -sl, asr #1 │ │ │ │ - @ instruction: 0xf99ef7e5 │ │ │ │ + @ instruction: 0xf9ccf7e5 │ │ │ │ ldmdavs r1, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r3] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xff44f7fa │ │ │ │ + @ instruction: 0xff3cf7fa │ │ │ │ @ instruction: 0xf766e7da │ │ │ │ - stmdavs fp!, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r6], -sl, ror #17 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ldmdbeq fp, {r0, r3, r5, r7, fp, sp, lr}^ │ │ │ │ biceq lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7d2692a │ │ │ │ - stmdavs r9!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ - stc2l 7, cr15, [r6, #760] @ 0x2f8 │ │ │ │ + stc2l 7, cr15, [lr, #760] @ 0x2f8 │ │ │ │ ldmdavs r3, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe79bd0b9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -222312,22 +222321,22 @@ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst4.32 {d24-d27}, [pc :64], r7 │ │ │ │ @ instruction: 0xf6c06130 │ │ │ │ addmi r4, sl, #0, 2 │ │ │ │ vorr.i32 d29, #176 @ 0x000000b0 │ │ │ │ @ instruction: 0xf3c34903 │ │ │ │ andseq r3, sl, #196608 @ 0x30000 │ │ │ │ - msrhi CPSR_sc, #0, 2 │ │ │ │ + msrhi CPSR_s, #0, 2 │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ andsmi r0, sl, r0, ror #4 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addmi r0, sl, #64, 2 │ │ │ │ mvnhi pc, #0 │ │ │ │ - blmi 0xfef3153c │ │ │ │ - blls 0x3c35a8 │ │ │ │ + blmi 0xfef31568 │ │ │ │ + blls 0x3c35d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0410300 │ │ │ │ andlt r8, ip, sl, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vst1.64 {d24}, [pc :256], r0 │ │ │ │ @@ -222341,58 +222350,58 @@ │ │ │ │ @ instruction: 0xf6c06010 │ │ │ │ addmi r6, r2, #0 │ │ │ │ subscs sp, r0, #-2147483594 @ 0x80000036 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ subcs r4, r0, sl │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ - vshl.s8 d8, d1, d16 │ │ │ │ - bcs 0x1109e00 │ │ │ │ - rsbhi pc, ip, #0 │ │ │ │ + vshl.s8 d8, d0, d16 │ │ │ │ + bcs 0x1109e28 │ │ │ │ + rsbhi pc, fp, #0 │ │ │ │ mvnshi pc, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - eorcs r8, pc, #148, 8 @ 0x94000000 │ │ │ │ + eorcs r8, pc, #-1828716544 @ 0x93000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ - bcs 0xf95dc │ │ │ │ + bcs 0xf9608 │ │ │ │ ldcvs 1, cr13, [sl, #-768]! @ 0xfffffd00 │ │ │ │ strcc pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ rsbhi pc, r6, r1 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ streq pc, [r1], #-132 @ 0xffffff7c │ │ │ │ svclt 0x00082d0f │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xd1a92c00 │ │ │ │ @ instruction: 0x46b84638 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ tstphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ - bleq 0xff790200 │ │ │ │ + bleq 0xff79022c │ │ │ │ bicne pc, r0, r3, asr #7 │ │ │ │ andseq pc, lr, #2 │ │ │ │ - b 0x116a164 │ │ │ │ + b 0x116a190 │ │ │ │ @ instruction: 0xf1410601 │ │ │ │ @ instruction: 0xf766820d │ │ │ │ - @ instruction: 0xf646fbbf │ │ │ │ + @ instruction: 0xf646fba9 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7d2681c │ │ │ │ - strmi pc, [r2], -r7, lsl #22 │ │ │ │ + @ instruction: 0x4602fb31 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - blx 0x2273e6 │ │ │ │ + blx 0xffca7410 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7be4640 │ │ │ │ - ldrsht pc, [r1], #197 @ 0xc5 @ │ │ │ │ + ldrsht pc, [r1], #205 @ 0xcd @ │ │ │ │ stmdami r3, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ andseq r0, r8, #25600 @ 0x6400 │ │ │ │ - sbcshi pc, r1, #0, 2 │ │ │ │ + sbcshi pc, r0, #0, 2 │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ andsmi r0, sl, r0, ror #4 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addmi r0, r2, #64 @ 0x40 │ │ │ │ svcge 0x0070f47f │ │ │ │ ldmdavs r0, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f010 │ │ │ │ @@ -222400,45 +222409,45 @@ │ │ │ │ @ instruction: 0xf4100098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r2, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x0060f43f │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff1302 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, sl, r0 │ │ │ │ stmdbls r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ vmov.i32 q8, #186 @ 0x000000ba │ │ │ │ @ instruction: 0xf0021440 │ │ │ │ @ instruction: 0xf001021e │ │ │ │ tstmi r4, #62914560 @ 0x3c00000 │ │ │ │ @ instruction: 0xf10402d9 │ │ │ │ @ instruction: 0xf1400601 │ │ │ │ @ instruction: 0xf76687cb │ │ │ │ - @ instruction: 0x4621fb71 │ │ │ │ + @ instruction: 0x4621fb5b │ │ │ │ @ instruction: 0xf7fa9002 │ │ │ │ - bls 0x1a8138 │ │ │ │ + bls 0x1a8144 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [r2], #760 @ 0x2f8 │ │ │ │ - blx 0x1aa745a │ │ │ │ + ldc2 7, cr15, [sl], #760 @ 0x2f8 │ │ │ │ + blx 0x1527486 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - blx 0xfe6a76b0 │ │ │ │ + blx 0xfe4a76dc │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7be4638 │ │ │ │ - adc pc, r3, r7, lsr #25 │ │ │ │ + adc pc, r3, pc, lsr #25 │ │ │ │ andsne pc, r0, #1 │ │ │ │ @ instruction: 0xf5b24615 │ │ │ │ @ instruction: 0xf0001f80 │ │ │ │ - vqsub.s8 q4, q8, │ │ │ │ - bcs 0x10a16c │ │ │ │ - orrshi pc, ip, r0 │ │ │ │ + vqsub.s8 q4, q8, q8 │ │ │ │ + bcs 0x10a194 │ │ │ │ + orrshi pc, fp, r0 │ │ │ │ vsubl.s8 q9, d0, d15 │ │ │ │ andmi r0, sl, r0, lsl #5 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0xf5b284b5 │ │ │ │ + @ instruction: 0xf5b284b4 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0x064eaf1b │ │ │ │ svcge 0x0018f53f │ │ │ │ ldrsbcs pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0xf57f05d5 │ │ │ │ stcvs 15, cr10, [r1, #-76] @ 0xffffffb4 │ │ │ │ @ instruction: 0xf00208da │ │ │ │ @@ -222447,986 +222456,986 @@ │ │ │ │ strmi r6, [r0], sl, lsl #16 │ │ │ │ svceq 0x000ef012 │ │ │ │ strbeq sp, [r4], r2, lsl #2 │ │ │ │ svcge 0x0004f53f │ │ │ │ strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ subne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf1410258 │ │ │ │ - bcs 0x109aa8 │ │ │ │ + bcs 0x109ad4 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr15, {3} │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ @ instruction: 0xf01882d1 │ │ │ │ @ instruction: 0xf47f0401 │ │ │ │ @ instruction: 0x2610aef3 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - blx 0x5a7758 │ │ │ │ + blx 0x127784 │ │ │ │ subsle r2, sp, r0, lsl #16 │ │ │ │ - blx 0x6274fe │ │ │ │ + blx 0xa7528 │ │ │ │ strmi r9, [r1], -r2, lsl #22 │ │ │ │ @ instruction: 0x460d4638 │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - blx 0xfe72766e │ │ │ │ + blx 0xfe92769a │ │ │ │ @ instruction: 0xf7d24640 │ │ │ │ - ldrtmi pc, [r3], -r1, asr #20 @ │ │ │ │ + ldrtmi pc, [r3], -fp, ror #20 @ │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mrrc2 7, 7, pc, r8, cr15 @ │ │ │ │ + mcrr2 7, 7, pc, r2, cr15 @ │ │ │ │ @ instruction: 0xf6c0e048 │ │ │ │ addmi r5, sl, #0, 2 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr2, cr15, {3} │ │ │ │ @ instruction: 0xf3c30ada │ │ │ │ @ instruction: 0xf0025180 │ │ │ │ vmov.i32 d16, #48640 @ 0x0000be00 │ │ │ │ - b 0x117abb0 │ │ │ │ + b 0x117abdc │ │ │ │ addseq r0, lr, #65536 @ 0x10000 │ │ │ │ mvnshi pc, r0, lsl #2 │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr15, {1} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xf9d6f7ff │ │ │ │ - blls 0x196418 │ │ │ │ + @ instruction: 0xf9c4f7ff │ │ │ │ + blls 0x196444 │ │ │ │ movwls r4, #9769 @ 0x2629 │ │ │ │ andseq r0, r8, #154 @ 0x9a │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584638 │ │ │ │ @ instruction: 0xf7be4252 │ │ │ │ - strmi pc, [r5], -pc, ror #22 │ │ │ │ - blx 0xff42758c │ │ │ │ + @ instruction: 0x4605fb77 │ │ │ │ + blx 0xfeea75b8 │ │ │ │ strmi r9, [r4], -r2, lsl #22 │ │ │ │ @ instruction: 0xf14002d9 │ │ │ │ - @ instruction: 0xf8d78313 │ │ │ │ + @ instruction: 0xf8d78312 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ strtmi r2, [sl], -r2, ror #3 │ │ │ │ @ instruction: 0xf0039100 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ - @ instruction: 0xff7af7c1 │ │ │ │ + @ instruction: 0xff82f7c1 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x227804 │ │ │ │ + @ instruction: 0xf9fcf7fa │ │ │ │ str r2, [ip], r1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023103 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x117ac40 │ │ │ │ + b 0x117ac6c │ │ │ │ addseq r0, lr, #65536 @ 0x10000 │ │ │ │ - orrhi pc, r6, r0, lsl #2 │ │ │ │ + orrhi pc, r5, r0, lsl #2 │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ - rschi pc, r2, r0 │ │ │ │ + rschi pc, r1, r0 │ │ │ │ svceq 0x000ef011 │ │ │ │ @ instruction: 0xf018d103 │ │ │ │ @ instruction: 0xf47f0f10 │ │ │ │ @ instruction: 0x4638ae71 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ - stmdacs r0, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x19dbd4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + blls 0x19dc00 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ andseq r0, r9, #154 @ 0x9a │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584629 │ │ │ │ @ instruction: 0xf7be4252 │ │ │ │ - strmi pc, [r5], -r9, lsr #22 │ │ │ │ - blx 0xfefa7618 │ │ │ │ + @ instruction: 0x4605fb31 │ │ │ │ + blx 0xfea27644 │ │ │ │ strmi r9, [r4], -r2, lsl #22 │ │ │ │ @ instruction: 0xf14002de │ │ │ │ - @ instruction: 0xf8d782de │ │ │ │ + @ instruction: 0xf8d782dd │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ cmpcs r3, sl, lsr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ - blx 0xffaa77a8 │ │ │ │ + blx 0xffca77d4 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf9d6f7fa │ │ │ │ + @ instruction: 0xf9cef7fa │ │ │ │ addseq lr, ip, #184, 14 @ 0x2e00000 │ │ │ │ mcrge 5, 2, pc, cr4, cr15, {1} @ │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r3, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr4, cr15, {1} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xf954f7ff │ │ │ │ + @ instruction: 0xf942f7ff │ │ │ │ addsle r2, pc, r0, lsl #16 │ │ │ │ movwls r9, #11010 @ 0x2b02 │ │ │ │ ldrsbeq r0, [sl], #-172 @ 0xffffff54 │ │ │ │ - orrpl pc, r0, r3, asr #7 │ │ │ │ + addpl pc, r0, r3, asr #7 │ │ │ │ rscsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ - b 0x11ea154 │ │ │ │ - svclt 0x00580401 │ │ │ │ - vmov.i32 q10, #45568 @ 0x0000b200 │ │ │ │ - ldrtmi r4, [r8], -r3, lsl #2 │ │ │ │ - blx 0xffa277fc │ │ │ │ - @ instruction: 0xf7664606 │ │ │ │ - blls 0x1a8210 │ │ │ │ - sbcseq r4, fp, #5242880 @ 0x500000 │ │ │ │ - mvnhi pc, #64, 2 │ │ │ │ - ldrdcc pc, [r8], r7 │ │ │ │ - @ instruction: 0x46324638 │ │ │ │ - @ instruction: 0xf00321e1 │ │ │ │ - tstls r0, pc, lsl #6 │ │ │ │ - @ instruction: 0xf7c14629 │ │ │ │ - strtmi pc, [r1], -pc, ror #29 │ │ │ │ - @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xe773f979 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ - andmi r0, sl, r0, lsr #5 │ │ │ │ + smlabtmi r3, r3, r3, pc @ │ │ │ │ + andseq r4, r8, #4, 6 @ 0x10000000 │ │ │ │ + svclt 0x00584638 │ │ │ │ + @ instruction: 0xf7be4252 │ │ │ │ + strmi pc, [r6], -sp, ror #21 │ │ │ │ + blx 0xc276cc │ │ │ │ + strmi r9, [r5], -r2, lsl #22 │ │ │ │ + @ instruction: 0xf14002db │ │ │ │ + @ instruction: 0xf8d783ec │ │ │ │ + ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ + mvncs r4, r2, lsr r6 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strtmi r9, [r9], -r0, lsl #2 │ │ │ │ + cdp2 7, 15, cr15, cr8, cr1, {6} │ │ │ │ + strtmi r4, [r8], -r1, lsr #12 │ │ │ │ + @ instruction: 0xf972f7fa │ │ │ │ + subscs lr, r0, #116, 14 @ 0x1d00000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b2400a │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + vcgt.s8 d8, d0, d11 │ │ │ │ + bcs 0x1109ce8 │ │ │ │ + adcshi pc, pc, r0 │ │ │ │ + orrshi pc, r4, r0, lsl #4 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + eorcs r8, pc, #1677721600 @ 0x64000000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + bcs 0xf99b4 │ │ │ │ + stclge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ + ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x00f0f011 │ │ │ │ + @ instruction: 0xf8d2d10a │ │ │ │ + @ instruction: 0xf4111098 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + ldmdavs r2, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + ldclge 4, cr15, [sl, #252] @ 0xfc │ │ │ │ + movwls r4, #9784 @ 0x2638 │ │ │ │ + @ instruction: 0xf8e8f7ff │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + blls 0x1956d4 │ │ │ │ + @ instruction: 0xf3c30bdc │ │ │ │ + @ instruction: 0xf00412c0 │ │ │ │ + vmov.i32 d16, #12451840 @ 0x00be0000 │ │ │ │ + tstmi r4, #12582912 @ 0xc00000 │ │ │ │ + @ instruction: 0xf14002de │ │ │ │ + @ instruction: 0xf76687e1 │ │ │ │ + @ instruction: 0x4621f9d9 │ │ │ │ + @ instruction: 0xf7fa9002 │ │ │ │ + stmdals r2, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0012d0f │ │ │ │ + @ instruction: 0x4602815f │ │ │ │ + ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ + blx 0xe278ee │ │ │ │ + @ instruction: 0xf5b2e728 │ │ │ │ + rsble r0, sp, r0, lsr #30 │ │ │ │ + mvnshi pc, r0, lsl #4 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ - movwhi pc, #45056 @ 0xb000 @ │ │ │ │ - sbcshi pc, sp, r0, lsl #4 │ │ │ │ - @ instruction: 0xf0002a40 │ │ │ │ - vqadd.s8 d8, d16, d31 │ │ │ │ - bcs 0x109fa4 │ │ │ │ - tstphi r9, #0 @ p-variant is OBSOLETE │ │ │ │ - vsubl.s8 q9, d0, d31 │ │ │ │ - andmi r0, sl, r0, asr #4 │ │ │ │ - @ instruction: 0xf47f2a00 │ │ │ │ - stcvs 13, cr10, [r2, #-932] @ 0xfffffc5c │ │ │ │ + subhi pc, r5, #0 │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + addmi r0, sl, #128, 2 │ │ │ │ + stcge 4, cr15, [r8, #508]! @ 0x1fc │ │ │ │ + stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strls r9, [r7], #-770 @ 0xfffffcfe │ │ │ │ + stc2l 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ + sbcseq r9, r9, #2048 @ 0x800 │ │ │ │ + ldcge 5, cr15, [lr, #508] @ 0x1fc │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4638461a │ │ │ │ + mrc2 7, 7, pc, cr12, cr14, {7} │ │ │ │ + @ instruction: 0xf8d2e597 │ │ │ │ + @ instruction: 0xf4100098 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + ldmdavs r2, {r0, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + stcge 4, cr15, [ip, #252] @ 0xfc │ │ │ │ + stmdage r4, {r1, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ + andls r9, r7, #-2147483648 @ 0x80000000 │ │ │ │ + stc2l 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ + cmpcs r0, r2, lsl #22 │ │ │ │ + asreq pc, r0, #5 @ │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ + andsmi r0, r9, r0, lsr #32 │ │ │ │ + addmi r9, r1, #4, 24 @ 0x400 │ │ │ │ + andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ + strbthi pc, [r9], #0 @ │ │ │ │ + sbcshi pc, r7, #0, 4 │ │ │ │ + @ instruction: 0xf0002940 │ │ │ │ + @ instruction: 0xf5b184d8 │ │ │ │ + @ instruction: 0xf0001f00 │ │ │ │ + stmdbcs r0, {r3, r6, r7, sl, pc} │ │ │ │ + stclge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ + ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ + smlabtmi r0, sp, r9, lr │ │ │ │ + msreq R9_fiq, r4 │ │ │ │ + smlabteq lr, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf82af7fe │ │ │ │ + stmdage r4, {r0, r5, r6, r8, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fa9102 │ │ │ │ + blls 0x1a8d28 │ │ │ │ + strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ + svcne 0x0080f413 │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ + @ instruction: 0xf644bf0c │ │ │ │ + @ instruction: 0xf6441145 │ │ │ │ + blls 0x239f6c │ │ │ │ + @ instruction: 0xf2c0bf0c │ │ │ │ + vaddw.s8 q8, q0, d14 │ │ │ │ + @ instruction: 0xf7fe010e │ │ │ │ + strb pc, [r6, #-2307] @ 0xfffff6fd @ │ │ │ │ + strne pc, [r0], #1041 @ 0x411 │ │ │ │ + bichi pc, r8, #64 @ 0x40 │ │ │ │ + strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ + stc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ + strtmi r4, [r2], -r3, lsr #12 │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ + mrc2 7, 4, pc, cr12, cr14, {7} │ │ │ │ + stmdage r4, {r0, r1, r2, r4, r5, r8, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fa9102 │ │ │ │ + blls 0x1a8cd4 │ │ │ │ + strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ + svcne 0x0080f413 │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ + @ instruction: 0xf644bf0c │ │ │ │ + @ instruction: 0xf644216d │ │ │ │ + blls 0x23a240 │ │ │ │ + @ instruction: 0xf2c0bf0c │ │ │ │ + vaddw.s8 q8, q0, d14 │ │ │ │ + @ instruction: 0xf7fd010e │ │ │ │ + ldr pc, [ip, #-2385] @ 0xfffff6af │ │ │ │ + ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + stceq 2, cr15, [r0], #768 @ 0x300 │ │ │ │ + @ instruction: 0xf0004562 │ │ │ │ + @ instruction: 0xf04f820e │ │ │ │ + vhadd.s8 q0, q0, q0 │ │ │ │ + vbic.i32 q12, #0 @ 0x00000000 │ │ │ │ + addmi r0, r2, #128 @ 0x80 │ │ │ │ + mvnshi pc, r0 │ │ │ │ + svceq 0x0020f5b2 │ │ │ │ + stcge 4, cr15, [r8, #-508] @ 0xfffffe04 │ │ │ │ + @ instruction: 0xf10002d9 │ │ │ │ + ldrmi r8, [r9], -r3, ror #7 │ │ │ │ + strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ + mcrr2 7, 15, pc, r2, cr10 @ │ │ │ │ + stmdbge r4, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4638461a │ │ │ │ + stc2l 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ + andcs lr, r1, #-117440512 @ 0xf9000000 │ │ │ │ + @ instruction: 0xf8cd940a │ │ │ │ + andseq r8, ip, #32 │ │ │ │ + @ instruction: 0xf53f9209 │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + vsubl.u8 , d3, d4 │ │ │ │ + sbcslt r5, fp, #0, 4 │ │ │ │ + strcs lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fe9307 │ │ │ │ + strbt pc, [r6], #3847 @ 0xf07 @ │ │ │ │ + andls fp, r7, #-1610612723 @ 0xa000000d │ │ │ │ + stmdbge r4, {r1, r3, r4, r7, sl, fp} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + b 0x118ebcc │ │ │ │ + strcs r0, [r1], #-520 @ 0xfffffdf8 │ │ │ │ + vsubl.u8 , d3, d8 │ │ │ │ + @ instruction: 0xf8cd5240 │ │ │ │ + vmov.i32 d25, #184 @ 0x000000b8 │ │ │ │ + strls r5, [sl], #-768 @ 0xfffffd00 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + mrc2 7, 7, pc, cr0, cr14, {7} │ │ │ │ + andcs lr, r1, #-822083584 @ 0xcf000000 │ │ │ │ + eorhi pc, r0, sp, asr #17 │ │ │ │ + andseq r9, sl, #-1879048192 @ 0x90000000 │ │ │ │ + @ instruction: 0xf53f940a │ │ │ │ + stcvs 12, cr10, [r2, #-796] @ 0xfffffce4 │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ strdle r0, [sl, -r0] │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - ldclge 4, cr15, [lr, #252] @ 0xfc │ │ │ │ + ldcge 4, cr15, [ip], #252 @ 0xfc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0x4638add9 │ │ │ │ - @ instruction: 0xf7ff9302 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0044f43f │ │ │ │ - bleq 0xff8105a0 │ │ │ │ - sbcne pc, r0, #201326595 @ 0xc000003 │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - strcc pc, [r3, #-963] @ 0xfffffc3d │ │ │ │ - sbcseq r4, lr, #20, 6 @ 0x50000000 │ │ │ │ - strbhi pc, [r0, r0, asr #2]! @ │ │ │ │ - @ instruction: 0xf9eef766 │ │ │ │ - andls r4, r2, r1, lsr #12 │ │ │ │ - @ instruction: 0xf91ef7fa │ │ │ │ - stccs 8, cr9, [pc, #-8] @ 0xe99b4 │ │ │ │ - cmpphi lr, r1 @ p-variant is OBSOLETE │ │ │ │ - strtmi r4, [r9], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf7be4638 │ │ │ │ - str pc, [r7, -fp, lsr #22]! │ │ │ │ - svceq 0x0020f5b2 │ │ │ │ - vhadd.s8 , q0, │ │ │ │ - @ instruction: 0xf5b281f9 │ │ │ │ - @ instruction: 0xf0000f00 │ │ │ │ - cmpcs r0, r5, asr #4 │ │ │ │ - orreq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - ldrmi sl, [r9], -r7, lsr #27 │ │ │ │ - movwls sl, #10244 @ 0x2804 │ │ │ │ - @ instruction: 0xf7fa9407 │ │ │ │ - blls 0x1a8da4 │ │ │ │ - @ instruction: 0xf57f02d9 │ │ │ │ - movwcs sl, #7581 @ 0x1d9d │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7fe4638 │ │ │ │ - ldr pc, [r6, #3853] @ 0xf0d │ │ │ │ - @ instruction: 0x0098f8d2 │ │ │ │ - svcvs 0x0070f410 │ │ │ │ - ldcge 4, cr15, [r0, #252] @ 0xfc │ │ │ │ - @ instruction: 0xf4126852 │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ + strcs r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ + sbcslt r9, sl, #25165824 @ 0x1800000 │ │ │ │ + movwpl pc, #963 @ 0x3c3 @ │ │ │ │ + stmib sp, {r0, r1, r2, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7fd4304 │ │ │ │ + strt pc, [sl], #2493 @ 0x9bd │ │ │ │ + subeq r6, r9, r8, lsr sp │ │ │ │ + tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ + addpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ + andls r4, r8, #671088640 @ 0x28000000 │ │ │ │ + tstcs r1, r2, lsl #16 │ │ │ │ + @ instruction: 0xf0129409 │ │ │ │ + strdls r0, [sl, -r0] │ │ │ │ + @ instruction: 0xf8d0d10a │ │ │ │ + @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldr sl, [r1, -fp, lsl #27] │ │ │ │ - tstls r2, r4, lsl #16 │ │ │ │ - @ instruction: 0xf7fa9207 │ │ │ │ - blls 0x1a8dec │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - subcs r0, r0, r0, lsr #3 │ │ │ │ - eoreq pc, r0, r0, asr #5 │ │ │ │ - stcls 0, cr4, [r4], {25} │ │ │ │ - ldmib sp, {r0, r7, r9, lr}^ │ │ │ │ - @ instruction: 0xf0003205 │ │ │ │ - vshl.s8 q4, q12, q8 │ │ │ │ - stmdbcs r0, {r0, r1, r2, r4, r6, r7, r9, pc}^ │ │ │ │ - ldrbhi pc, [r7], #0 @ │ │ │ │ - svcne 0x0000f5b1 │ │ │ │ - strbhi pc, [r7], #0 @ │ │ │ │ - @ instruction: 0xf47f2900 │ │ │ │ - tstcs r1, fp, ror #26 │ │ │ │ - stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf6444100 │ │ │ │ - vaddw.s8 q8, q0, d17 │ │ │ │ - @ instruction: 0xf7fe010e │ │ │ │ - strb pc, [r0, #-2107]! @ 0xfffff7c5 @ │ │ │ │ + stmdavs r2, {r0, r2, r4, r7, sl, fp, sp, pc}^ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + ldcge 4, cr15, [r0], {63} @ 0x3f │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ + strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ + andshi pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf1b2e7d5 │ │ │ │ + @ instruction: 0xf47f1f10 │ │ │ │ + andcs sl, pc, #34048 @ 0x8500 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + bcs 0xf9c8c │ │ │ │ + eorshi pc, r3, #0 │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + ldclge 4, cr15, [sl], #-508 @ 0xfffffe04 │ │ │ │ + stcleq 4, cr9, [ip], {7} │ │ │ │ + subne pc, r1, #67108867 @ 0x4000003 │ │ │ │ + streq pc, [r4], #-4 │ │ │ │ + ldmeq sl, {r2, r4, r8, r9, lr}^ │ │ │ │ + stmdbge r4, {r3, sl, ip, pc} │ │ │ │ + strmi pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stclpl 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ + vsubw.u8 q10, , d18 │ │ │ │ + @ instruction: 0xf8cd3303 │ │ │ │ + movwls ip, #20496 @ 0x5010 │ │ │ │ + @ instruction: 0xf7ff9206 │ │ │ │ + strbt pc, [r0], #-2967 @ 0xfffff469 @ │ │ │ │ + svcne 0x0000f5b2 │ │ │ │ + movhi pc, r0 │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ + addmi r0, r2, #32 │ │ │ │ + mrrcge 4, 7, pc, r6, cr15 @ │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - stc2 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ + blx 0xfe627caa │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf4132401 │ │ │ │ + @ instruction: 0xf4132400 │ │ │ │ stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ - bls 0x26ea90 │ │ │ │ + bls 0x26ecd0 │ │ │ │ svclt 0x000c4638 │ │ │ │ - teqpne sp, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ - msrmi R9_usr, r4 │ │ │ │ + msrvs (UNDEF: 101), r4 │ │ │ │ + bicsvs pc, sp, r3, asr #12 │ │ │ │ svclt 0x000c9b05 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf914f7fe │ │ │ │ - @ instruction: 0xf411e545 │ │ │ │ + @ instruction: 0xf870f7fd │ │ │ │ + subcs lr, r0, fp, lsr r4 │ │ │ │ + adceq pc, r0, r0, asr #5 │ │ │ │ + andeq lr, r0, #4096 @ 0x1000 │ │ │ │ + svceq 0x0000f5b2 │ │ │ │ + @ instruction: 0x83bef000 │ │ │ │ + @ instruction: 0x81abf200 │ │ │ │ + svcne 0x0000f5b2 │ │ │ │ + bichi pc, r4, #0 │ │ │ │ + msrhi SPSR_fx, #0, 4 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + stmdage r4, {r4, r6, r7, r8, r9, pc} │ │ │ │ + @ instruction: 0xf7fa2401 │ │ │ │ + stmdbls r4, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + ldmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf6443205 │ │ │ │ + vmla.f d21, d0, d1[6] │ │ │ │ + @ instruction: 0xf7fd010e │ │ │ │ + ldr pc, [r6], #-3807 @ 0xfffff121 │ │ │ │ + ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x00f0f011 │ │ │ │ + @ instruction: 0xf8d2d10a │ │ │ │ + @ instruction: 0xf4100098 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + ldmdavs r2, {r0, r1, r3, sl, fp, sp, pc}^ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + stcge 4, cr15, [r6], {63} @ 0x3f │ │ │ │ + @ instruction: 0xf003085c │ │ │ │ + @ instruction: 0xf004020f │ │ │ │ + @ instruction: 0xf0110410 │ │ │ │ + b 0x11ed9a0 │ │ │ │ + tstle r2, r2, lsl #8 │ │ │ │ + @ instruction: 0xf53f06e6 │ │ │ │ + @ instruction: 0x4638abf9 │ │ │ │ + @ instruction: 0xf7fe9302 │ │ │ │ + stmdacs r0, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r4, #-252]! @ 0xffffff04 │ │ │ │ + rsbeq r9, r4, r2, lsl #22 │ │ │ │ + beq 0x166198 │ │ │ │ + @ instruction: 0xf14002dd │ │ │ │ + @ instruction: 0xf7658453 │ │ │ │ + qsub8mi pc, r1, sp @ │ │ │ │ + @ instruction: 0xf7f99002 │ │ │ │ + bls 0x1a9a88 │ │ │ │ + ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ + @ instruction: 0xf95cf7be │ │ │ │ + @ instruction: 0xfff2f765 │ │ │ │ + strmi r1, [r4], -r1, ror #24 │ │ │ │ + @ instruction: 0xff30f7f9 │ │ │ │ + strbmi r4, [r9], -r2, lsr #12 │ │ │ │ + @ instruction: 0xf7be4638 │ │ │ │ + strb pc, [r5, #-2385] @ 0xfffff6af @ │ │ │ │ + svcne 0x0000f5b2 │ │ │ │ + blge 0xff526fc0 │ │ │ │ + tstls r2, r4, lsl #16 │ │ │ │ + blx 0x4a7db6 │ │ │ │ + stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ + @ instruction: 0xf4139a06 │ │ │ │ @ instruction: 0xf0401480 │ │ │ │ - stmdage r4, {r0, r1, r2, r6, r7, r8, r9, pc} │ │ │ │ + stmib sp, {r1, r2, r3, r4, r5, r9, pc}^ │ │ │ │ + ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ + @ instruction: 0xf6439b05 │ │ │ │ + vmla.f d20, d16, d1[3] │ │ │ │ + @ instruction: 0xf7fd010e │ │ │ │ + @ instruction: 0xf7ffff77 │ │ │ │ + strhcs fp, [r0, #-186] @ 0xffffff46 │ │ │ │ + asreq pc, r0, #5 @ │ │ │ │ + @ instruction: 0xf47f428a │ │ │ │ + @ instruction: 0xf413abb3 │ │ │ │ + @ instruction: 0xf0401280 │ │ │ │ + @ instruction: 0x46198198 │ │ │ │ + andls sl, r2, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - strtmi pc, [r3], -r7, lsl #25 │ │ │ │ - stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ + blls 0x1a89c0 │ │ │ │ + stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - ldr pc, [r6, #-3757]! @ 0xfffff153 │ │ │ │ + @ instruction: 0xf7fffd07 │ │ │ │ + vqdmlsl.s , d16, d18 │ │ │ │ + addmi r0, r2, #160 @ 0xa0 │ │ │ │ + blge 0xfe827028 │ │ │ │ + addne pc, r0, #285212672 @ 0x11000000 │ │ │ │ + mvnshi pc, r0, asr #32 │ │ │ │ + andls sl, r7, #4, 16 @ 0x40000 │ │ │ │ + @ instruction: 0xf7fa9202 │ │ │ │ + blls 0x1a8994 │ │ │ │ + stmdbge r4, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7fe4638 │ │ │ │ + @ instruction: 0xf7fffb01 │ │ │ │ + strbmi fp, [r1], -ip, lsl #23 │ │ │ │ + mrc2 7, 6, pc, cr14, cr9, {7} │ │ │ │ + ldrdcc pc, [r8], r7 │ │ │ │ + stcleq 0, cr15, [r2], #316 @ 0x13c │ │ │ │ + @ instruction: 0x462a4638 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf8cd4621 │ │ │ │ + @ instruction: 0xf7c1c000 │ │ │ │ + strbt pc, [fp], #3769 @ 0xeb9 @ │ │ │ │ + @ instruction: 0xf7f94641 │ │ │ │ + @ instruction: 0xf8d7ff15 │ │ │ │ + @ instruction: 0xf04f3088 │ │ │ │ + ldrtmi r0, [r8], -r3, asr #24 │ │ │ │ + @ instruction: 0xf003462a │ │ │ │ + strtmi r0, [r1], -pc, lsl #6 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf846f7c2 │ │ │ │ + stmdage r4, {r1, r3, r4, r6, r7, sl, sp, lr, pc} │ │ │ │ + strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ + blx 0xfeaa7e84 │ │ │ │ + @ instruction: 0xf4139b02 │ │ │ │ + @ instruction: 0xf0401180 │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r9, pc}^ │ │ │ │ + stmib sp, {r2, r8, r9, lr}^ │ │ │ │ + bls 0x27a2b0 │ │ │ │ + @ instruction: 0xf6434638 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ + @ instruction: 0xf7fd010e │ │ │ │ + @ instruction: 0xf7ffff0f │ │ │ │ + stmdage r4, {r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fa9102 │ │ │ │ + blls 0x1a8908 │ │ │ │ + ldrtmi r9, [r8], -r4, lsl #18 │ │ │ │ + stcne 4, cr15, [r0], {19} │ │ │ │ + svclt 0x000b9a06 │ │ │ │ + @ instruction: 0x1c00e9cd │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + tstpvs sp, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl sp, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + svclt 0x000c9b05 │ │ │ │ + smlabteq lr, r0, r2, pc @ │ │ │ │ + smlabteq lr, r0, r2, pc @ │ │ │ │ + mrc2 7, 7, pc, cr2, cr13, {7} │ │ │ │ + bllt 0xe67ef8 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - ldc2l 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ + blx 0x1da7eec │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf4132401 │ │ │ │ stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ - bls 0x26eae4 │ │ │ │ + bls 0x26ef14 │ │ │ │ svclt 0x000c4638 │ │ │ │ - msrcs (UNDEF: 101), r4 │ │ │ │ - bicmi pc, r1, r4, asr #12 │ │ │ │ + tstpvc r9, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x01b1f644 │ │ │ │ svclt 0x000c9b05 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf962f7fd │ │ │ │ - @ instruction: 0xf04fe51b │ │ │ │ - vmov.i32 d16, #255 @ 0x000000ff │ │ │ │ - strbmi r0, [r2, #-3232]! @ 0xfffff360 │ │ │ │ - andhi pc, lr, #0 │ │ │ │ - subeq pc, r0, pc, asr #32 │ │ │ │ - cmnphi r0, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - addeq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf0004282 │ │ │ │ - @ instruction: 0xf5b281f4 │ │ │ │ - @ instruction: 0xf47f0f20 │ │ │ │ - sbcseq sl, r9, #448 @ 0x1c0 │ │ │ │ - mvnhi pc, #0, 2 │ │ │ │ - stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ + mrc2 7, 6, pc, cr6, cr13, {7} │ │ │ │ + bllt 0x767f30 │ │ │ │ + tstls r2, r4, lsl #16 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - movwcs pc, #3145 @ 0xc49 @ │ │ │ │ + blls 0x1a8894 │ │ │ │ + @ instruction: 0xf57f02d8 │ │ │ │ + movwcs sl, #6927 @ 0x1b0f │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - ldrbt pc, [r8], #3199 @ 0xc7f @ │ │ │ │ - strls r2, [sl], #-513 @ 0xfffffdff │ │ │ │ - eorhi pc, r0, sp, asr #17 │ │ │ │ - andls r0, r9, #28, 4 @ 0xc0000001 │ │ │ │ - ldclge 5, cr15, [r0], #252 @ 0xfc │ │ │ │ - andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ - andpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ - movwls r2, #29957 @ 0x7505 │ │ │ │ - @ instruction: 0xff18f7fe │ │ │ │ - sbcslt lr, sl, #-452984832 @ 0xe5000000 │ │ │ │ - ldceq 2, cr9, [sl], {7} │ │ │ │ - @ instruction: 0xf002a904 │ │ │ │ - strls r0, [r9], #-528 @ 0xfffffdf0 │ │ │ │ - andeq lr, r8, #270336 @ 0x42000 │ │ │ │ - andls r2, r8, #16777216 @ 0x1000000 │ │ │ │ - subpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ - andsls pc, r8, sp, asr #17 │ │ │ │ - movwpl pc, #963 @ 0x3c3 @ │ │ │ │ - stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7fe2304 │ │ │ │ - strb pc, [lr], #3841 @ 0xf01 @ │ │ │ │ - @ instruction: 0xf8cd2201 │ │ │ │ - andls r8, r9, #32 │ │ │ │ - strls r0, [sl], #-538 @ 0xfffffde6 │ │ │ │ - stclge 5, cr15, [r6], {63} @ 0x3f │ │ │ │ - ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x00f0f011 │ │ │ │ - @ instruction: 0xf8d2d10a │ │ │ │ - @ instruction: 0xf4111098 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs r2, {r0, r1, r3, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - ldcge 4, cr15, [r6], #252 @ 0xfc │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - strls r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ - vrshr.u64 , q5, #61 │ │ │ │ - andls r5, r7, #0, 6 │ │ │ │ - movwmi lr, #18893 @ 0x49cd │ │ │ │ - @ instruction: 0xf9cef7fd │ │ │ │ - ldcvs 4, cr14, [r8, #-676]! @ 0xfffffd5c │ │ │ │ - @ instruction: 0xf0010049 │ │ │ │ - vorr.i32 d16, #190 @ 0x000000be │ │ │ │ - movwmi r5, #41600 @ 0xa280 │ │ │ │ - stmdavs r2, {r3, r9, ip, pc} │ │ │ │ - strls r2, [r9], #-257 @ 0xfffffeff │ │ │ │ - svceq 0x00f0f012 │ │ │ │ - tstle sl, sl, lsl #2 │ │ │ │ - @ instruction: 0x2098f8d0 │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - ldcge 4, cr15, [r4], {63} @ 0x3f │ │ │ │ - @ instruction: 0xf4126842 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r7, sl, fp, sp, pc} │ │ │ │ - vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ - @ instruction: 0xf8cd5440 │ │ │ │ - bfi r8, r8, #0, #22 │ │ │ │ - svcne 0x0010f1b2 │ │ │ │ - stcge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ - vsubl.s8 q9, d0, d15 │ │ │ │ - andmi r0, sl, r0, asr #4 │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0xf5b28233 │ │ │ │ + @ instruction: 0xf7fffa7d │ │ │ │ + adccs fp, pc, #8, 22 @ 0x2000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b2400a │ │ │ │ @ instruction: 0xf47f0f80 │ │ │ │ - strls sl, [r7], #-3193 @ 0xfffff387 │ │ │ │ - vqdmulh.s q8, , d0[3] │ │ │ │ - @ instruction: 0xf0041241 │ │ │ │ - tstmi r4, #4, 8 @ 0x4000000 │ │ │ │ - strls r0, [r8], #-2266 @ 0xfffff726 │ │ │ │ - @ instruction: 0xf3c3a904 │ │ │ │ - @ instruction: 0xf0024403 │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - @ instruction: 0x43225cc0 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + andpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ + andls r9, r4, #117440512 @ 0x7000000 │ │ │ │ + andmi pc, r3, #201326595 @ 0xc000003 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ - blx 0xfe6a7c76 │ │ │ │ - @ instruction: 0xf5b2e45f │ │ │ │ - @ instruction: 0xf0001f00 │ │ │ │ - subcs r8, r0, r0, lsr #3 │ │ │ │ - eoreq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf47f4282 │ │ │ │ - stmdage r4, {r0, r2, r4, r6, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a8b04 │ │ │ │ - strcs r9, [r0], #-2308 @ 0xfffff6fc │ │ │ │ - svcne 0x0080f413 │ │ │ │ - strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ - vmax.f32 d27, d4, d12 │ │ │ │ - @ instruction: 0xf643615d │ │ │ │ - blls 0x2423b8 │ │ │ │ - @ instruction: 0xf2c0bf0c │ │ │ │ - vaddw.s8 q8, q0, d14 │ │ │ │ - @ instruction: 0xf7fd010e │ │ │ │ - ldrt pc, [sl], #-2177 @ 0xfffff77f @ │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ - b 0x129f4c │ │ │ │ - @ instruction: 0xf5b20200 │ │ │ │ - @ instruction: 0xf0000f00 │ │ │ │ - vcge.s8 d8, d16, d29 │ │ │ │ - @ instruction: 0xf5b281ab │ │ │ │ - @ instruction: 0xf0001f00 │ │ │ │ - vcgt.s8 q4, q8, │ │ │ │ - bcs 0x10aa8c │ │ │ │ - bichi pc, pc, #0 │ │ │ │ - strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfe427cde │ │ │ │ - stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ - ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ - andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - msrpl (UNDEF: 97), r4 │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - mrc2 7, 7, pc, cr0, cr13, {7} │ │ │ │ - stcvs 4, cr14, [r2, #-84] @ 0xffffffac │ │ │ │ - @ instruction: 0xf0116811 │ │ │ │ - strdle r0, [sl, -r0] │ │ │ │ - @ instruction: 0x0098f8d2 │ │ │ │ - svcvs 0x0070f410 │ │ │ │ - stcge 4, cr15, [sl], {63} @ 0x3f │ │ │ │ - @ instruction: 0xf4126852 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - ldmdaeq ip, {r0, r2, sl, fp, sp, pc}^ │ │ │ │ - andeq pc, pc, #3 │ │ │ │ - ldreq pc, [r0], #-4 │ │ │ │ - svceq 0x000ef011 │ │ │ │ - streq lr, [r2], #-2628 @ 0xfffff5bc │ │ │ │ - strbteq sp, [r6], r2, lsl #2 │ │ │ │ - blge 0xfff27244 │ │ │ │ - movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xff18f7fe │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - blls 0x1952e4 │ │ │ │ - @ instruction: 0xf1040064 │ │ │ │ - sbcseq r0, sp, #4096 @ 0x1000 │ │ │ │ - ldrbhi pc, [r2], #-320 @ 0xfffffec0 @ │ │ │ │ - @ instruction: 0xf812f766 │ │ │ │ - andls r4, r2, r1, lsr #12 │ │ │ │ - @ instruction: 0xff42f7f9 │ │ │ │ - strbmi r9, [r1], -r2, lsl #20 │ │ │ │ - @ instruction: 0xf7be4638 │ │ │ │ - @ instruction: 0xf766f953 │ │ │ │ - stclne 8, cr15, [r1], #-28 @ 0xffffffe4 │ │ │ │ - @ instruction: 0xf7f94604 │ │ │ │ - qasxmi pc, r2, r7 @ │ │ │ │ - ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf948f7be │ │ │ │ - @ instruction: 0xf5b2e544 │ │ │ │ - @ instruction: 0xf47f1f00 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a89f8 │ │ │ │ - bls 0x2901b8 │ │ │ │ - strne pc, [r0], #1043 @ 0x413 │ │ │ │ - eorshi pc, sp, #64 @ 0x40 │ │ │ │ - strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blls 0x23b698 │ │ │ │ - @ instruction: 0x41b1f643 │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff88f7fd │ │ │ │ - bllt 0xfef67dc4 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - addmi r0, sl, #160, 2 @ 0x28 │ │ │ │ - blge 0xfeda6fd0 │ │ │ │ - addne pc, r0, #318767104 @ 0x13000000 │ │ │ │ - orrshi pc, r7, r0, asr #32 │ │ │ │ - stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [r7], #-514 @ 0xfffffdfe │ │ │ │ - blx 0xffda7dd0 │ │ │ │ - andcs r9, r1, #2048 @ 0x800 │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ - bllt 0xfe967df4 │ │ │ │ - adceq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf47f4282 │ │ │ │ - @ instruction: 0xf411ab9b │ │ │ │ - @ instruction: 0xf0401280 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r5, r6, r7, r8, pc} │ │ │ │ - andls r9, r2, #1879048192 @ 0x70000000 │ │ │ │ - blx 0xff827dfc │ │ │ │ - andcs r9, r1, #2048 @ 0x800 │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x5a7e1a │ │ │ │ - bllt 0xfe3e7e20 │ │ │ │ - @ instruction: 0xf7f94641 │ │ │ │ - @ instruction: 0xf8d7fee5 │ │ │ │ - @ instruction: 0xf04f3088 │ │ │ │ - ldrtmi r0, [r8], -r2, ror #25 │ │ │ │ - @ instruction: 0xf003462a │ │ │ │ - strtmi r0, [r1], -pc, lsl #6 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 11, cr15, cr0, cr1, {6} │ │ │ │ - strbmi lr, [r1], -sl, ror #9 │ │ │ │ - @ instruction: 0xff1cf7f9 │ │ │ │ - ldrdcc pc, [r8], r7 │ │ │ │ - mcrreq 0, 4, pc, r3, cr15 @ │ │ │ │ - @ instruction: 0x462a4638 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf8cd4621 │ │ │ │ - @ instruction: 0xf7c2c000 │ │ │ │ - ldrb pc, [r9], #2109 @ 0x83d @ │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ + @ instruction: 0xffb4f7fa │ │ │ │ + blt 0xffd67f80 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - blls 0x1a8928 │ │ │ │ + blls 0x1a8844 │ │ │ │ orrne pc, r0, r3, lsl r4 @ │ │ │ │ - eorhi pc, ip, #64 @ 0x40 │ │ │ │ + @ instruction: 0x81bcf040 │ │ │ │ movwmi lr, #18909 @ 0x49dd │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ - @ instruction: 0x51b9f643 │ │ │ │ + teqpvc r5, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff20f7fd │ │ │ │ - bllt 0x1567e94 │ │ │ │ + @ instruction: 0xff0ef7fc │ │ │ │ + blt 0xff767fb0 │ │ │ │ + tstls r2, r4, lsl #16 │ │ │ │ + blx 0x6a7fa4 │ │ │ │ + stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ + @ instruction: 0xf4132401 │ │ │ │ + stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ + bls 0x26efcc │ │ │ │ + svclt 0x000c4638 │ │ │ │ + @ instruction: 0x71a1f244 │ │ │ │ + bicsne pc, r9, r4, asr #12 │ │ │ │ + svclt 0x000c9b05 │ │ │ │ + smlabteq lr, r0, r2, pc @ │ │ │ │ + smlabteq lr, r0, r2, pc @ │ │ │ │ + mrc2 7, 7, pc, cr2, cr12, {7} │ │ │ │ + blt 0xff067fe8 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - blx 0xfe6a7e88 │ │ │ │ + @ instruction: 0xf9faf7fa │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf4134638 │ │ │ │ - bls 0x2710ac │ │ │ │ + bls 0x271200 │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {sl, fp, ip}^ │ │ │ │ - vshl.s8 d17, d0, d4 │ │ │ │ - @ instruction: 0xf6436105 │ │ │ │ - blls 0x23e444 │ │ │ │ - @ instruction: 0xf2c0bf0c │ │ │ │ - vaddw.s8 q8, q0, d14 │ │ │ │ - @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7ffff03 │ │ │ │ - stmdage r4, {r2, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a88c0 │ │ │ │ - strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ - svcne 0x0080f413 │ │ │ │ - strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ - vmax.f32 d27, d4, d12 │ │ │ │ - @ instruction: 0xf6447111 │ │ │ │ - blls 0x22a59c │ │ │ │ - @ instruction: 0xf2c0bf0c │ │ │ │ - vaddw.s8 q8, q0, d14 │ │ │ │ - @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffee7 │ │ │ │ - stmdage r4, {r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ - strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ - blx 0x1827efc │ │ │ │ - sbcseq r9, r8, #2048 @ 0x800 │ │ │ │ - blge 0x4a7518 │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x4638461a │ │ │ │ - blx 0xfe4a7f20 │ │ │ │ - bllt 0x2e7f28 │ │ │ │ - vsubl.s8 q9, d16, d31 │ │ │ │ - andmi r0, sl, r0, asr #4 │ │ │ │ - svceq 0x0080f5b2 │ │ │ │ - bge 0xa7138 │ │ │ │ - @ instruction: 0xf3c3a904 │ │ │ │ - strls r5, [r7], #-512 @ 0xfffffe00 │ │ │ │ - vsubl.u8 , d3, d4 │ │ │ │ - vsubl.u8 q10, d3, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - @ instruction: 0xf7fa2305 │ │ │ │ - @ instruction: 0xf7ffffc5 │ │ │ │ - stmdage r4, {r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ - strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ - blx 0xe27f4c │ │ │ │ - @ instruction: 0xf4139b02 │ │ │ │ - @ instruction: 0xf0401180 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r7, r8, pc}^ │ │ │ │ - stmib sp, {r2, r8, r9, lr}^ │ │ │ │ - bls 0x27a378 │ │ │ │ - @ instruction: 0xf6434638 │ │ │ │ - vorr.i32 d23, #9 @ 0x00000009 │ │ │ │ - @ instruction: 0xf7fc010e │ │ │ │ - @ instruction: 0xf7ffff1f │ │ │ │ - stmdage r4, {r3, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a8808 │ │ │ │ - strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ - svcne 0x0080f413 │ │ │ │ - strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ - vmax.f32 d27, d4, d12 │ │ │ │ - @ instruction: 0xf6447199 │ │ │ │ - blls 0x22e6f4 │ │ │ │ + @ instruction: 0xf6431400 │ │ │ │ + @ instruction: 0xf643612d │ │ │ │ + blls 0x242628 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d14 │ │ │ │ @ instruction: 0xf7fc010e │ │ │ │ - @ instruction: 0xf7ffff03 │ │ │ │ - stmdage r4, {r2, r3, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a87d0 │ │ │ │ - ldrtmi r9, [r8], -r4, lsl #18 │ │ │ │ - stcne 4, cr15, [r0], {19} │ │ │ │ - svclt 0x000b9a06 │ │ │ │ - @ instruction: 0x1c00e9cd │ │ │ │ - strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - tstpvs r1, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ - msrvs (UNDEF: 105), r3 │ │ │ │ - svclt 0x000c9b05 │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - mcr2 7, 7, pc, cr6, cr12, {7} @ │ │ │ │ - blt 0xfe8e7ff8 │ │ │ │ - svceq 0x0020f5b1 │ │ │ │ - andshi pc, lr, #0 │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ - addmi r0, r1, #160 @ 0xa0 │ │ │ │ - andshi pc, r0, #0 │ │ │ │ - svceq 0x0000f5b1 │ │ │ │ - bge 0xfe527214 │ │ │ │ - ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - smlabtmi r0, sp, r9, lr │ │ │ │ - msreq R9_usr, r4 │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - blt 0xfe26802c │ │ │ │ - svceq 0x0020f5b2 │ │ │ │ - rsbshi pc, pc, #0 │ │ │ │ - @ instruction: 0xf0004282 │ │ │ │ - cmpcs r0, sp, asr #4 │ │ │ │ - orreq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - @ instruction: 0x4619aa77 │ │ │ │ - strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf9dcf7fa │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x4638461a │ │ │ │ - blx 0x82805a │ │ │ │ - blt 0x1be8060 │ │ │ │ - vmul.i q8, , d1[2] │ │ │ │ - @ instruction: 0xf0014403 │ │ │ │ - b 0x14aa4b0 │ │ │ │ - movwmi r5, #52307 @ 0xcc53 │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr3, {6} │ │ │ │ - @ instruction: 0xf1000259 │ │ │ │ - ldreq r8, [sl], r3, lsr #6 │ │ │ │ - rscshi pc, r6, #0, 2 │ │ │ │ - @ instruction: 0xf53f065b │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r6, r9, fp, sp, pc} │ │ │ │ - movweq pc, #4108 @ 0x100c @ │ │ │ │ - @ instruction: 0xf8cd2202 │ │ │ │ - stmib sp, {r4, sp, lr, pc}^ │ │ │ │ - movwls r4, #29189 @ 0x7205 │ │ │ │ - @ instruction: 0xf90af7ff │ │ │ │ - blt 0x13e80a0 │ │ │ │ - @ instruction: 0xf3c308da │ │ │ │ - @ instruction: 0xf0024403 │ │ │ │ - stcleq 2, cr0, [r9, #-64] @ 0xffffffc0 │ │ │ │ - ldreq r4, [sp], r2, lsr #6 │ │ │ │ + @ instruction: 0xf7fffed5 │ │ │ │ + @ instruction: 0xf5b1baa0 │ │ │ │ + @ instruction: 0xf0000f20 │ │ │ │ + subcs r8, r0, pc, lsl r2 │ │ │ │ + adceq pc, r0, r0, asr #5 │ │ │ │ + @ instruction: 0xf0004281 │ │ │ │ + @ instruction: 0xf5b18211 │ │ │ │ + @ instruction: 0xf47f0f00 │ │ │ │ + @ instruction: 0x2100aa91 │ │ │ │ + stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ + vrhadd.s8 d20, d4, d0 │ │ │ │ + vbic.i32 d16, #13 @ 0x0000000d │ │ │ │ + @ instruction: 0xf7fd010e │ │ │ │ + @ instruction: 0xf7fffd4f │ │ │ │ + @ instruction: 0xf5b2ba86 │ │ │ │ + @ instruction: 0xf0000f20 │ │ │ │ + addmi r8, r2, #128, 4 │ │ │ │ + subhi pc, lr, #0 │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + addmi r0, sl, #128, 2 │ │ │ │ + bge 0x1f27270 │ │ │ │ + stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7fa9407 │ │ │ │ + movwcs pc, #6613 @ 0x19d5 @ │ │ │ │ + ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7fe4638 │ │ │ │ + @ instruction: 0xf7fffb0b │ │ │ │ + stmiaeq r9, {r2, r3, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ + strmi pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + mrrcpl 10, 4, lr, r3, cr15 │ │ │ │ + vsubw.u8 q10, , d12 │ │ │ │ + subseq r3, r9, #3, 28 @ 0x30 │ │ │ │ + msrhi CPSR_s, #0, 2 │ │ │ │ + @ instruction: 0xf100069a │ │ │ │ + @ instruction: 0x065b82f7 │ │ │ │ + bge 0x17275b0 │ │ │ │ + @ instruction: 0xf00ca904 │ │ │ │ + andcs r0, r2, #67108864 @ 0x4000000 │ │ │ │ + ands pc, r0, sp, asr #17 │ │ │ │ + andmi lr, r5, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7ff9307 │ │ │ │ + @ instruction: 0xf7fff90b │ │ │ │ + stmiaeq sl, {r2, r3, r6, r9, fp, ip, sp, pc}^ │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ + ldreq r4, [sp], sl, lsl #6 │ │ │ │ + cmppl r3, pc, asr #20 │ │ │ │ mvnshi pc, r0, lsl #2 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ cmpcs r0, r8, lsl #2 │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, r4, lr} │ │ │ │ - bge 0xe272cc │ │ │ │ + bge 0xe272f8 │ │ │ │ @ instruction: 0xf04fa904 │ │ │ │ movwcs r0, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xf8cd9405 │ │ │ │ stmib sp, {r4, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff2306 │ │ │ │ @ instruction: 0xf7fff95f │ │ │ │ strtmi fp, [r1], -r8, lsr #20 │ │ │ │ @ instruction: 0xf7f924e1 │ │ │ │ - @ instruction: 0xf8d7fd81 │ │ │ │ + @ instruction: 0xf8d7fd79 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034632 │ │ │ │ strtmi r0, [r9], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c19400 │ │ │ │ - @ instruction: 0xf7fffd4f │ │ │ │ + @ instruction: 0xf7fffd57 │ │ │ │ @ instruction: 0xf403bb89 │ │ │ │ @ instruction: 0xf5b22220 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vqsub.s8 q4, q8, │ │ │ │ - bcs 0x10ac34 │ │ │ │ + bcs 0x10ac60 │ │ │ │ movwhi pc, #12288 @ 0x3000 @ │ │ │ │ adccs pc, r0, #50331648 @ 0x3000000 │ │ │ │ svccs 0x0080f5b2 │ │ │ │ ldrhi pc, [r4, #-0] │ │ │ │ svccs 0x00a0f5b2 │ │ │ │ ldrbthi pc, [r9], #0 @ │ │ │ │ svccc 0x0080f5b2 │ │ │ │ ldmibge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xb2812c │ │ │ │ + blx 0x728158 │ │ │ │ @ instruction: 0x46386d3b │ │ │ │ ldrdcc pc, [r8, -r3] │ │ │ │ svceq 0x0070f413 │ │ │ │ ldmibge r2!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ stmdbhi r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c39d06 │ │ │ │ ldreq r2, [lr, #320] @ 0x140 │ │ │ │ strbthi pc, [r0], r0, asr #2 @ │ │ │ │ @ instruction: 0xf7fb2100 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1627270 │ │ │ │ + stmdacs r0, {r0, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x162729c │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - cdp2 7, 6, cr15, cr14, cr5, {3} │ │ │ │ + cdp2 7, 5, cr15, cr8, cr5, {3} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - cdp2 7, 7, cr15, cr12, cr10, {3} │ │ │ │ - ldc2l 7, cr15, [lr, #404]! @ 0x194 │ │ │ │ + cdp2 7, 6, cr15, cr6, cr10, {3} │ │ │ │ + stc2l 7, cr15, [r8, #404]! @ 0x194 │ │ │ │ stmdavs r5!, {r0, r3, r5, r9, sl, lr} │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - stc2l 7, cr15, [sl, #-836] @ 0xfffffcbc │ │ │ │ + ldc2l 7, cr15, [r4, #-836]! @ 0xfffffcbc │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf76d4630 │ │ │ │ - blmi 0xff3e97e4 │ │ │ │ + blmi 0xff3e97b8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R8_fiq, ip │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldrtmi r9, [r3], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - stc2l 7, cr15, [sl, #408] @ 0x198 │ │ │ │ + ldc2 7, cr15, [r4, #408]! @ 0x198 │ │ │ │ strbmi r2, [r9], -r0 │ │ │ │ @ instruction: 0xf7d16824 │ │ │ │ - strmi pc, [r2], -pc, lsr #26 │ │ │ │ + @ instruction: 0x4602fd59 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ andcc sp, r2, #0 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [r8, #436]! @ 0x1b4 │ │ │ │ - bllt 0x7a81e4 │ │ │ │ + stc2 7, cr15, [r2, #436]! @ 0x1b4 │ │ │ │ + bllt 0x7a8210 │ │ │ │ eorcs pc, r0, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf5b24615 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vqsub.s8 q4, q8, q12 │ │ │ │ - bcs 0x10abd0 │ │ │ │ + bcs 0x10abfc │ │ │ │ movthi pc, #36864 @ 0x9000 @ │ │ │ │ adccs pc, r0, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b2 │ │ │ │ ldrbhi pc, [r3, #-0]! @ │ │ │ │ strhi pc, [r4, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ stmdage r4, {r0, r1, r4, r8, sl, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fffba3 │ │ │ │ + @ instruction: 0xf7fffb91 │ │ │ │ strcs fp, [r0], #-2440 @ 0xfffff678 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ - tstppl r9, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl SP_usr, r3 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - stc2l 7, cr15, [sl, #-1012] @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [r8, #-1012]! @ 0xfffffc0c │ │ │ │ ldmdblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svceq 0x00a0f011 │ │ │ │ ldmdbge r6!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r7, r8, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xf2a68 │ │ │ │ + bcs 0xf2a94 │ │ │ │ stmdbge r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbtcs pc, [r0], r7 @ │ │ │ │ - bcs 0xfbb54 │ │ │ │ + bcs 0xfbb80 │ │ │ │ stmdbge r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ movwls sl, #10587 @ 0x295b │ │ │ │ - ldc2l 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ + stc2l 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x194dac │ │ │ │ + blls 0x194dd8 │ │ │ │ andeq pc, pc, #3 │ │ │ │ - beq 0xff7ecefc │ │ │ │ + beq 0xff7ecf28 │ │ │ │ mvnseq pc, r1 │ │ │ │ orrpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf011430a │ │ │ │ @ instruction: 0xf0020f40 │ │ │ │ - b 0x14aaba8 │ │ │ │ + b 0x14aabd4 │ │ │ │ svclt 0x000c11d1 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ subpl pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf0040192 │ │ │ │ - b 0x116b338 │ │ │ │ + b 0x116b364 │ │ │ │ tstmi ip, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf7664310 │ │ │ │ - @ instruction: 0x4621fa1d │ │ │ │ - stc2 7, cr15, [sl], #996 @ 0x3e4 │ │ │ │ - blt 0xfea282d0 │ │ │ │ + strtmi pc, [r1], -r7, lsl #20 │ │ │ │ + stc2 7, cr15, [r2], #996 @ 0x3e4 │ │ │ │ + blt 0xfea282fc │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe9a82d8 │ │ │ │ + blx 0xfe528304 │ │ │ │ stmdblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8aaf7fe │ │ │ │ + @ instruction: 0xf898f7fe │ │ │ │ stmdblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ adceq pc, r0, #19 │ │ │ │ @ instruction: 0xf47f4691 │ │ │ │ @ instruction: 0x6d3aa91d │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ @ instruction: 0xf43f0fe0 │ │ │ │ - beq 0xff794768 │ │ │ │ + beq 0xff794794 │ │ │ │ addpl pc, r0, r3, asr #7 │ │ │ │ andseq pc, lr, #2 │ │ │ │ svcvs 0x0070f011 │ │ │ │ streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ ldrsbtcs pc, [r0], r7 @ │ │ │ │ @ instruction: 0xf0404690 │ │ │ │ - bcs 0x10b57c │ │ │ │ + bcs 0x10b5a8 │ │ │ │ stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ ldrtmi sl, [r8], -r1, lsl #18 │ │ │ │ @ instruction: 0xf7fe9302 │ │ │ │ - blls 0x1a93c4 │ │ │ │ + blls 0x1a93a8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04faa6b │ │ │ │ - bleq 0x76c34c │ │ │ │ + bleq 0x76c378 │ │ │ │ andeq pc, pc, r3 │ │ │ │ mvnseq pc, #2 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf0004318 │ │ │ │ @ instruction: 0xf013003f │ │ │ │ - b 0x14ae068 │ │ │ │ - b 0x14af2b8 │ │ │ │ - b 0x10ea670 │ │ │ │ + b 0x14ae094 │ │ │ │ + b 0x14af2e4 │ │ │ │ + b 0x10ea69c │ │ │ │ svclt 0x000c30c3 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ streq r4, [r0], #-792 @ 0xfffffce8 │ │ │ │ - @ instruction: 0xf9c0f766 │ │ │ │ + @ instruction: 0xf9aaf766 │ │ │ │ and r4, r7, r7, lsl #12 │ │ │ │ - bl 0x27bc54 │ │ │ │ + bl 0x27bc80 │ │ │ │ @ instruction: 0xf1080309 │ │ │ │ vceq.i32 , , │ │ │ │ ldrmi r0, [r5], -r2, lsl #4 │ │ │ │ strtmi r4, [lr], -r9, lsr #12 │ │ │ │ andcs r6, r0, r5, lsr #16 │ │ │ │ - mcrr2 7, 13, pc, r6, cr1 @ │ │ │ │ + ldc2l 7, cr15, [r0], #-836 @ 0xfffffcbc │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76d4638 │ │ │ │ - @ instruction: 0xf1b8fcf7 │ │ │ │ + @ instruction: 0xf1b8fce1 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ - blt 0xda83b4 │ │ │ │ + blt 0xda83e0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #32, 2 │ │ │ │ ldmge sl!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf820f7fa │ │ │ │ + @ instruction: 0xf818f7fa │ │ │ │ strcs r9, [r0], #-2308 @ 0xfffff6fc │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ vshl.s8 d17, d0, d4 │ │ │ │ - vbic.i32 q8, #9 @ 0x00000009 │ │ │ │ + vsra.s64 d16, d5, #64 │ │ │ │ ldmib sp, {r1, r2, r3, r8}^ │ │ │ │ @ instruction: 0xf7fd3205 │ │ │ │ - @ instruction: 0xf7fffb83 │ │ │ │ + @ instruction: 0xf7fffb71 │ │ │ │ smlatbcs r0, r8, r8, fp │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6434100 │ │ │ │ - vbic.i32 , #1 @ 0x00000001 │ │ │ │ + vaddw.s8 , q8, d13 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffb77 │ │ │ │ + @ instruction: 0xf7fffb65 │ │ │ │ @ instruction: 0x2101b89c │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6444100 │ │ │ │ - vsra.s64 q9, , #64 │ │ │ │ + vaddw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffb6b │ │ │ │ + @ instruction: 0xf7fffb59 │ │ │ │ @ instruction: 0x4638b890 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0x61b5f244 │ │ │ │ + @ instruction: 0x61bdf244 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - blx 0x1928422 │ │ │ │ + blx 0x14a844e │ │ │ │ stmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf92ef7fe │ │ │ │ + @ instruction: 0xf91cf7fe │ │ │ │ ldmdalt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - @ instruction: 0xf926f7fe │ │ │ │ + @ instruction: 0xf914f7fe │ │ │ │ ldmdalt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xffdaf7f9 │ │ │ │ + @ instruction: 0xffd2f7f9 │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf91af7fe │ │ │ │ + @ instruction: 0xf908f7fe │ │ │ │ stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - bls 0x2aa3ac │ │ │ │ + bls 0x2aa3b8 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ - vmla.f d23, d16, d1[2] │ │ │ │ + vmla.f d23, d16, d1[5] │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffb33 │ │ │ │ + @ instruction: 0xf7fffb21 │ │ │ │ stmdage r4, {r3, r4, r6, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f92401 │ │ │ │ - stmdbls r4, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6443205 │ │ │ │ - vaddw.s8 , q8, d13 │ │ │ │ + vsra.s64 d19, d5, #64 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffb21 │ │ │ │ + @ instruction: 0xf7fffb0f │ │ │ │ subeq fp, r9, r6, asr #16 │ │ │ │ andls r9, r6, #83886080 @ 0x5000000 │ │ │ │ streq pc, [r2], #-1 │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ vsubl.u8 , d3, d7 │ │ │ │ @ instruction: 0x43221280 │ │ │ │ bicpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ movwls r9, #16904 @ 0x4208 │ │ │ │ @ instruction: 0xff6af7fe │ │ │ │ ldmdalt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq r5, r3, r0, asr #19 │ │ │ │ + umulleq r5, r3, r4, r9 │ │ │ │ eorcs pc, r0, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0000f5b2 │ │ │ │ addhi pc, r1, #0 │ │ │ │ andshi pc, r1, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vst1.16 {d8-d11}, [r1]! │ │ │ │ @ instruction: 0xf5b222a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vqshl.s8 q4, q1, q8 │ │ │ │ - bcs 0x10ba14 │ │ │ │ + bcs 0x10ba40 │ │ │ │ strhi pc, [r9, #-0]! │ │ │ │ sbcne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andls r9, r4, #117440512 @ 0x7000000 │ │ │ │ ldmdaeq sl, {r2, r3, r4, r6, r7, r9, fp}^ │ │ │ │ stcpl 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc4305 │ │ │ │ - @ instruction: 0xf7fffb0b │ │ │ │ + @ instruction: 0xf7fffaf9 │ │ │ │ @ instruction: 0xf011b802 │ │ │ │ ldrmi r0, [r1], r0, lsr #5 │ │ │ │ svcge 0x00fcf47e │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0060f412 │ │ │ │ svcge 0x00f6f43e │ │ │ │ vmull.u8 q8, d19, d9 │ │ │ │ @ instruction: 0xf0013003 │ │ │ │ @ instruction: 0xf0120110 │ │ │ │ - b 0x112e194 │ │ │ │ + b 0x112e1c0 │ │ │ │ strmi r0, [sp], -r0, lsl #2 │ │ │ │ strbeq sp, [r9], r2, lsl #2 │ │ │ │ svcge 0x00e8f53e │ │ │ │ ldrsbteq pc, [r0], r7 @ │ │ │ │ svcvs 0x0070f012 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, sl, pc} │ │ │ │ svcge 0x00def47e │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ @ instruction: 0x4638afd9 │ │ │ │ @ instruction: 0xf7fe9302 │ │ │ │ - blls 0x1a9174 │ │ │ │ + blls 0x1a9158 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04fa943 │ │ │ │ - bleq 0x76c59c │ │ │ │ + bleq 0x76c5c8 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rscseq pc, r0, #2 │ │ │ │ @ instruction: 0xf0122000 │ │ │ │ - b 0x11ae2ac │ │ │ │ - b 0x14ab1b8 │ │ │ │ + b 0x11ae2d8 │ │ │ │ + b 0x14ab1e4 │ │ │ │ svclt 0x000c12d2 │ │ │ │ orrmi pc, r0, pc, asr #8 │ │ │ │ cmnppl pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ biccc lr, r2, r1, asr #20 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ streq r4, [r9], #-793 @ 0xfffffce7 │ │ │ │ - @ instruction: 0xf8b2f766 │ │ │ │ + @ instruction: 0xf89cf766 │ │ │ │ and r4, r7, r7, lsl #12 │ │ │ │ - bl 0x27bea4 │ │ │ │ + bl 0x27bed0 │ │ │ │ @ instruction: 0xf1080309 │ │ │ │ vceq.i32 , , │ │ │ │ ldrmi r0, [r5], -r1, lsl #4 │ │ │ │ strtmi r4, [lr], -r9, lsr #12 │ │ │ │ andcs r6, r1, r5, lsr #16 │ │ │ │ - blx 0x8a853a │ │ │ │ + blx 0x1328566 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76d4638 │ │ │ │ - @ instruction: 0xf1b8fea5 │ │ │ │ + @ instruction: 0xf1b8fe8f │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ stmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xff1283a2 │ │ │ │ + blx 0xfeba83ce │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - mcrr2 7, 11, pc, r6, cr13 @ │ │ │ │ + mcrr2 7, 11, pc, lr, cr13 @ │ │ │ │ stmdals r2, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1a8606 │ │ │ │ - blx 0xfee283ba │ │ │ │ + blx 0xfffa8630 │ │ │ │ + blx 0xfe8a83e6 │ │ │ │ strmi r4, [r4], -sl, asr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - ldc2 7, cr15, [sl], #-756 @ 0xfffffd0c │ │ │ │ + mcrr2 7, 11, pc, r2, cr13 @ │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - blx 0xffea861c │ │ │ │ + blx 0xffca8648 │ │ │ │ ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfeaa83d6 │ │ │ │ + blx 0xfe528402 │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - stc2 7, cr15, [ip], #-756 @ 0xfffffd0c │ │ │ │ + ldc2 7, cr15, [r4], #-756 @ 0xfffffd0c │ │ │ │ stmdals r2, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffb28638 │ │ │ │ - blx 0xfe7a83ee │ │ │ │ + blx 0xff928664 │ │ │ │ + blx 0xfe22841a │ │ │ │ strmi r4, [r4], -r2, asr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - stc2 7, cr15, [r0], #-756 @ 0xfffffd0c │ │ │ │ + stc2 7, cr15, [r8], #-756 @ 0xfffffd0c │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xff828650 │ │ │ │ + blx 0xff62867c │ │ │ │ ldmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andeq pc, r2, #2 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ strls r2, [r5], #-513 @ 0xfffffdff │ │ │ │ @@ -223437,314 +223446,314 @@ │ │ │ │ stccs 4, cr0, [r2], {15} │ │ │ │ strcs fp, [r0], #-3988 @ 0xfffff06c │ │ │ │ @ instruction: 0xf7fe2401 │ │ │ │ @ instruction: 0xf5b2bf97 │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ ldrmi sl, [r9], -r5, asr #30 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xff2cf7f9 │ │ │ │ + @ instruction: 0xff20f7f9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff90f7fc │ │ │ │ + @ instruction: 0xff7ef7fc │ │ │ │ svclt 0x003bf7fe │ │ │ │ str lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ streq pc, [r4], #-4 │ │ │ │ movtne pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ stc2l 7, cr15, [sl, #1016]! @ 0x3f8 │ │ │ │ svclt 0x002bf7fe │ │ │ │ svccs 0x0020f5b2 │ │ │ │ svcge 0x0026f47e │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xff0ef7f9 │ │ │ │ + @ instruction: 0xff02f7f9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 2, pc, cr4, cr12, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr2, cr12, {7} │ │ │ │ svclt 0x001df7fe │ │ │ │ cmpeq sl, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0x81a2f100 │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - blls 0x1aa3a8 │ │ │ │ + blls 0x1aa39c │ │ │ │ @ instruction: 0xf53e03db │ │ │ │ stmdbge r4, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefad3 │ │ │ │ + @ instruction: 0xf7fefac1 │ │ │ │ ldrmi fp, [r9], -sl, lsl #30 │ │ │ │ @ instruction: 0xf100035a │ │ │ │ stmdage r4, {r0, r4, r5, r6, r7, r8, pc} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1aa158 │ │ │ │ + blls 0x1aa164 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ andsmi r0, r3, r1, lsl #4 │ │ │ │ stmdami r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svccc 0x0080f5b3 │ │ │ │ rschi pc, r1, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - blcs 0xfe10b3b4 │ │ │ │ + blcs 0xfe10b3e0 │ │ │ │ mcrge 4, 7, pc, cr14, cr14, {3} @ │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs fp, {r2, r3, r6, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xf3378 │ │ │ │ + blcs 0xf33a4 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr14, cr14, {1} │ │ │ │ ldrsbtcc pc, [r0], r7 @ │ │ │ │ - blcs 0xfc064 │ │ │ │ + blcs 0xfc090 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr8, cr14, {3} │ │ │ │ ldrsbtpl pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf47e2d00 │ │ │ │ @ instruction: 0xf7feaed3 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdage r0, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xffea8534 │ │ │ │ + blx 0xff928560 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ @ instruction: 0xf7d1681c │ │ │ │ - @ instruction: 0x4602fa3d │ │ │ │ + strmi pc, [r2], -r7, ror #20 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ - blx 0xfa8574 │ │ │ │ + blx 0xa285a0 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ - @ instruction: 0xff22f76a │ │ │ │ + @ instruction: 0xff0cf76a │ │ │ │ strbmi r9, [r1], -r2, lsl #22 │ │ │ │ ldmdavs ip, {r3, r5, r9, sl, lr} │ │ │ │ - blx 0xc2871c │ │ │ │ + blx 0x16a8748 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76d4630 │ │ │ │ - @ instruction: 0xf7fffadd │ │ │ │ + @ instruction: 0xf7fffac7 │ │ │ │ movteq fp, #55323 @ 0xd81b │ │ │ │ orrhi pc, r9, r0, lsl #2 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - mrc2 7, 5, pc, cr4, cr9, {7} │ │ │ │ + mcr2 7, 5, pc, cr6, cr9, {7} @ │ │ │ │ @ instruction: 0xf4139b02 │ │ │ │ @ instruction: 0xf47e3380 │ │ │ │ ldcvs 14, cr10, [sl, #-628]! @ 0xfffffd8c │ │ │ │ ldmdavs r2, {r3, r4, r5, r9, sl, lr} │ │ │ │ svceq 0x00f0f012 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr6, cr14, {1} │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ stmdals r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c29d06 │ │ │ │ ldreq r2, [r4, #320] @ 0x140 │ │ │ │ cmpphi r7, #64, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fa4619 │ │ │ │ - stmdacs r0, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00f8f43e │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blx 0xfeba85cc │ │ │ │ + blx 0xfe6285f8 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - @ instruction: 0xf9f6f7d1 │ │ │ │ + blx 0x9287b4 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76d4629 │ │ │ │ - @ instruction: 0xf765fa3b │ │ │ │ - @ instruction: 0xf642fb05 │ │ │ │ + @ instruction: 0xf765fa25 │ │ │ │ + @ instruction: 0xf642faef │ │ │ │ stmdavs r1!, {r3, r4, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf76a9002 │ │ │ │ - blmi 0xfefa94ac │ │ │ │ + blmi 0xfefa9480 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2050 @ 0xfffff7fe │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r4, [r3], #-1048 @ 0xfffffbe8 │ │ │ │ andls r4, r0, sl, lsl r6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mvnshi pc, #0 │ │ │ │ tstpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7666808 │ │ │ │ - stmdavs r4!, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r1, asr #12 │ │ │ │ movteq lr, #42912 @ 0xa7a0 │ │ │ │ rschi pc, r5, r0, lsl #2 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - ldc2l 7, cr15, [r4, #996] @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [ip, #996] @ 0x3e4 │ │ │ │ orrcs r9, r0, r2, lsl #22 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ stmdals r4, {r0, r1, r3, lr} │ │ │ │ @ instruction: 0xf5b39a05 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ vcge.s8 d8, d0, d29 │ │ │ │ - blcs 0x10b058 │ │ │ │ + blcs 0x10b084 │ │ │ │ rsbhi pc, r8, #0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr6, cr14, {1} │ │ │ │ ldmdavs r9, {r0, r1, r2, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r1, r0, asr #32 │ │ │ │ - mvncs pc, r4, asr #4 │ │ │ │ + tstpcc r5, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r8], -r3, lsl #12 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ - stccs 8, cr11, [r0], {187} @ 0xbb │ │ │ │ + stccs 8, cr11, [r0], {169} @ 0xa9 │ │ │ │ tstphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0001f018 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr12, cr14, {3} │ │ │ │ @ instruction: 0xf1c22610 │ │ │ │ @ instruction: 0xf7fe0402 │ │ │ │ @ instruction: 0xf5b2bf25 │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ - b 0x14d6160 │ │ │ │ + b 0x14d618c │ │ │ │ @ instruction: 0xf3c13cd1 │ │ │ │ strls r1, [r7], #-704 @ 0xfffffd40 │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ - b 0x13ed994 │ │ │ │ - b 0x14ad930 │ │ │ │ + b 0x13ed9c0 │ │ │ │ + b 0x14ad95c │ │ │ │ stceq 14, cr0, [sl], {67} @ 0x43 │ │ │ │ streq pc, [r4], #-4 │ │ │ │ cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ andseq pc, r0, #2 │ │ │ │ stmdbge r4, {r1, r2, sl, ip, pc} │ │ │ │ strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ @ instruction: 0x43221340 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - blx 0xff82894a │ │ │ │ - stcllt 7, cr15, [pc, #1016]! @ 0xead54 │ │ │ │ + blx 0xff3a8976 │ │ │ │ + stcllt 7, cr15, [pc, #1016]! @ 0xead80 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x16b1a0 │ │ │ │ + bcs 0x16b1cc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ ldrbt r2, [ip], #-513 @ 0xfffffdff │ │ │ │ - blx 0x4a8704 │ │ │ │ + @ instruction: 0xf9f8f765 │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - blx 0xfe628870 │ │ │ │ + blx 0xfe82889c │ │ │ │ strtmi r9, [r1], -r2, lsl #16 │ │ │ │ - @ instruction: 0xf950f7f9 │ │ │ │ + @ instruction: 0xf948f7f9 │ │ │ │ svclt 0x004af7fe │ │ │ │ @ instruction: 0xf100034e │ │ │ │ stmdage r4, {r0, r1, r4, r7, r8, pc} │ │ │ │ @ instruction: 0xf7f99102 │ │ │ │ - blls 0x1a9fb4 │ │ │ │ + blls 0x1a9fb8 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ andmi r0, fp, r1, lsl #2 │ │ │ │ - bls 0x2519b4 │ │ │ │ + bls 0x2519e0 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ andhi pc, pc, #0 │ │ │ │ eorshi pc, sp, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldcvs 2, cr8, [fp, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blmi 0x19960b0 │ │ │ │ - blls 0x3c4a2c │ │ │ │ + blmi 0x19960dc │ │ │ │ + blls 0x3c4a58 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, SPSR_und │ │ │ │ - @ instruction: 0x31bdf244 │ │ │ │ + bicscc pc, r9, r4, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r8], -r3, lsr #12 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ - cmpeq r9, #197632 @ 0x30400 │ │ │ │ + cmpeq r9, #179200 @ 0x2bc00 │ │ │ │ tstphi r4, #0, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10003da │ │ │ │ ldceq 2, cr8, [sl], {220} @ 0xdc │ │ │ │ vraddhn.i16 d25, , │ │ │ │ strls r1, [r4], #-1216 @ 0xfffffb40 │ │ │ │ vmov.i32 q8, #188 @ 0x000000bc │ │ │ │ @ instruction: 0xf0043c03 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, sl} │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x116f714 │ │ │ │ + b 0x116f740 │ │ │ │ @ instruction: 0x4323020c │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf8caf7fb │ │ │ │ + @ instruction: 0xf8b8f7fb │ │ │ │ stclt 7, cr15, [fp, #1016] @ 0x3f8 │ │ │ │ - @ instruction: 0xf9b2f765 │ │ │ │ + @ instruction: 0xf99cf765 │ │ │ │ strmi r4, [r4], -sl, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - blx 0xf28928 │ │ │ │ + blx 0x1128954 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - stc2l 7, cr15, [r8, #424]! @ 0x1a8 │ │ │ │ + ldc2l 7, cr15, [r2, #424] @ 0x1a8 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf8eef7f9 │ │ │ │ + @ instruction: 0xf8e6f7f9 │ │ │ │ mcrlt 7, 7, pc, cr8, cr14, {7} @ │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefebf │ │ │ │ + @ instruction: 0xf7fefead │ │ │ │ @ instruction: 0xf1d0bd6e │ │ │ │ - stmdage r4, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldc2 7, cr15, [r2, #996]! @ 0x3e4 │ │ │ │ + stmdage r4, {r0, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [r0, #996]! @ 0x3e4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ stclge 4, cr15, [r2, #-248]! @ 0xffffff08 │ │ │ │ - bls 0x2d1688 │ │ │ │ + bls 0x2d16b4 │ │ │ │ strls lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ - blcs 0xfc4c8 │ │ │ │ + blcs 0xfc4f4 │ │ │ │ eorhi pc, ip, #0 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ @ instruction: 0x4638ad57 │ │ │ │ - @ instruction: 0xf878f7fe │ │ │ │ + @ instruction: 0xf866f7fe │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf765aec3 │ │ │ │ - @ instruction: 0x4680f979 │ │ │ │ - @ instruction: 0xf976f765 │ │ │ │ + strmi pc, [r0], r3, ror #18 │ │ │ │ + @ instruction: 0xf960f765 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x46072496 │ │ │ │ strtmi r4, [r8], -lr, lsr #12 │ │ │ │ @ instruction: 0xf7d16825 │ │ │ │ - @ instruction: 0x4602f8bd │ │ │ │ + strmi pc, [r2], -r7, ror #17 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ - @ instruction: 0xf902f76d │ │ │ │ + @ instruction: 0xf8ecf76d │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - @ instruction: 0xf992f76a │ │ │ │ + @ instruction: 0xf97cf76a │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x300e20 │ │ │ │ + bl 0x300e4c │ │ │ │ ldmne ip!, {r1, r8, r9} │ │ │ │ @ instruction: 0xf1b94410 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf64c82c3 │ │ │ │ vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8}^ │ │ │ │ andcs r4, r0, #0 │ │ │ │ @ instruction: 0xf7666808 │ │ │ │ - @ instruction: 0xf7fef95d │ │ │ │ + @ instruction: 0xf7fef947 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ - stc2l 7, cr15, [r6], #996 @ 0x3e4 │ │ │ │ + ldc2l 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, r6, cr11 @ │ │ │ │ + mcrr2 7, 15, pc, r4, cr11 @ │ │ │ │ ldclt 7, cr15, [r5, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fef9e7 │ │ │ │ + @ instruction: 0xf7fef9d5 │ │ │ │ strcs fp, [r8], -ip, lsl #26 │ │ │ │ ldrmi lr, [r9], -sp, ror #13 │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ ldreq r9, [r9], -r2, lsl #22 │ │ │ │ ldclge 5, cr15, [lr], #248 @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr8, cr10, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr6, cr10, {7} │ │ │ │ ldcllt 7, cr15, [r9], #1016 @ 0x3f8 │ │ │ │ - addeq r5, r3, lr, lsl #6 │ │ │ │ + addeq r5, r3, r2, ror #5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r5, r3, r4, lsr #1 │ │ │ │ + addeq r5, r3, r8, ror r0 │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a9d30 │ │ │ │ + blls 0x1a9d3c │ │ │ │ @ instruction: 0xf100061d │ │ │ │ ldcvs 1, cr8, [fp, #-592]! @ 0xfffffdb0 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ msrhi SPSR_fsxc, r0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ @@ -223752,186 +223761,186 @@ │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d7acd7 │ │ │ │ @ instruction: 0x463830d0 │ │ │ │ stmdavs r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ @ instruction: 0xf140059c │ │ │ │ tstcs r0, r7, ror r2 │ │ │ │ - blx 0x1328b8e │ │ │ │ + blx 0xea8bba │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf646ae39 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7652496 │ │ │ │ - ldrtmi pc, [r1], -fp, ror #17 @ │ │ │ │ + @ instruction: 0x4631f8d5 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d16826 │ │ │ │ - @ instruction: 0x4602f837 │ │ │ │ + strmi pc, [r2], -r1, ror #16 │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf834f76d │ │ │ │ - @ instruction: 0xf946f765 │ │ │ │ + @ instruction: 0xf81ef76d │ │ │ │ + @ instruction: 0xf930f765 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x900272bc │ │ │ │ - @ instruction: 0xf954f76a │ │ │ │ + @ instruction: 0xf93ef76a │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stmdals r2, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrmi pc, r8, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8aef766 │ │ │ │ + @ instruction: 0xf898f766 │ │ │ │ strbmi r6, [r1], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7d12000 │ │ │ │ - @ instruction: 0x4621f813 │ │ │ │ + @ instruction: 0x4621f83d │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8c4f76d │ │ │ │ + @ instruction: 0xf8aef76d │ │ │ │ mcrlt 7, 0, pc, cr2, cr14, {7} @ │ │ │ │ svccs 0x00a0f5b2 │ │ │ │ stcge 4, cr15, [ip], {126} @ 0x7e │ │ │ │ @ instruction: 0xf100060e │ │ │ │ stmdage r4, {r5, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, lr, cr10 @ │ │ │ │ - ldcllt 7, cr15, [pc], #-1016 @ 0xea844 │ │ │ │ + mcrr2 7, 15, pc, ip, cr10 @ │ │ │ │ + ldcllt 7, cr15, [pc], #-1016 @ 0xea870 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2 7, cr15, [r8], #996 @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 0, pc, cr2, cr10, {7} │ │ │ │ + mcr2 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ ldcllt 7, cr15, [r5], #-1016 @ 0xfffffc08 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xff94f7fd │ │ │ │ + @ instruction: 0xff82f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blls 0x1963dc │ │ │ │ + blls 0x196408 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blge 0x1d68a64 │ │ │ │ + blge 0x1d68a90 │ │ │ │ svceq 0x0018f015 │ │ │ │ - blge 0x1be7d6c │ │ │ │ + blge 0x1be7d98 │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ stmdbeq r1, {r1, r8, ip, sp, lr, pc} │ │ │ │ - bllt 0x1ae8c78 │ │ │ │ + bllt 0x1ae8ca4 │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - mrc2 7, 1, pc, cr6, cr15, {5} │ │ │ │ + mrc2 7, 1, pc, cr14, cr15, {5} │ │ │ │ stcllt 7, cr15, [sl, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf47e428b │ │ │ │ ldcvs 12, cr10, [fp, #-340]! @ 0xfffffeac │ │ │ │ @ instruction: 0xf013681b │ │ │ │ @ instruction: 0xf43e0ff0 │ │ │ │ - blmi 0xfe4d5dd8 │ │ │ │ - blls 0x3c4d04 │ │ │ │ + blmi 0xfe4d5e04 │ │ │ │ + blls 0x3c4d30 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ @ instruction: 0xf644aeda │ │ │ │ - vaddw.s8 q11, q0, d5 │ │ │ │ + vaddw.s8 q11, q0, d13 │ │ │ │ ldr r0, [r7], -lr, lsl #2 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023c03 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x117bcc4 │ │ │ │ + b 0x117bcf0 │ │ │ │ andls r0, r6, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ strls r0, [r4], #-3087 @ 0xfffff3f1 │ │ │ │ @ instruction: 0xf3c3a904 │ │ │ │ ldrtmi r1, [r8], -r0, asr #9 │ │ │ │ tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11cfcf4 │ │ │ │ + b 0x11cfd20 │ │ │ │ movwls r0, #29452 @ 0x730c │ │ │ │ - mcr2 7, 0, pc, cr10, cr11, {7} @ │ │ │ │ + ldc2l 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ stclt 7, cr15, [r7], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fe2608 │ │ │ │ stmdage r4, {r0, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a9b94 │ │ │ │ + blls 0x1a9ba0 │ │ │ │ stmdbge r4, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf100061f │ │ │ │ @ instruction: 0xf7fa8178 │ │ │ │ - @ instruction: 0xf7fefb8f │ │ │ │ + @ instruction: 0xf7fefb7d │ │ │ │ ldcvs 12, cr11, [fp, #-80]! @ 0xffffffb0 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ sbchi pc, pc, r0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d7ac03 │ │ │ │ @ instruction: 0x463830b0 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf8d7abfd │ │ │ │ stccs 0, cr5, [r0, #-720] @ 0xfffffd30 │ │ │ │ - blge 0xfff27f40 │ │ │ │ - @ instruction: 0xff1af7fd │ │ │ │ + blge 0xfff27f6c │ │ │ │ + @ instruction: 0xff08f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf765ad65 │ │ │ │ - @ instruction: 0xf646f81b │ │ │ │ + @ instruction: 0xf646f805 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46212396 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ ldmdavs ip, {r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xff62f7d0 │ │ │ │ + @ instruction: 0xff8cf7d0 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76c4621 │ │ │ │ - @ instruction: 0xf44fff5f │ │ │ │ + @ instruction: 0xf44fff49 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76a4630 │ │ │ │ - str pc, [r3, #-2621]! @ 0xfffff5c3 │ │ │ │ + str pc, [r3, #-2599]! @ 0xfffff5d9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ - bllt 0xff668d88 │ │ │ │ + blx 0x28dae │ │ │ │ + bllt 0xff668db4 │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d3d10a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r0, r3, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xff227ea8 │ │ │ │ + blge 0xff227ed4 │ │ │ │ ldmdavs r9, {r0, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrge 4, 2, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0x51b5f644 │ │ │ │ smlabteq r5, r0, r2, pc @ │ │ │ │ ldcvs 5, cr14, [fp, #-560]! @ 0xfffffdd0 │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blmi 0x1115c9c │ │ │ │ - blls 0x3c4e40 │ │ │ │ + blmi 0x1115cc8 │ │ │ │ + blls 0x3c4e6c │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ @ instruction: 0xf244ae3c │ │ │ │ - vsra.s64 d19, d17, #64 │ │ │ │ + vmla.f d19, d16, d1[3] │ │ │ │ ldrb r0, [r3, #270]! @ 0x10e │ │ │ │ stmdavs fp, {r0, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d1d10a │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ stmdavs fp, {r0, r3, r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe627f08 │ │ │ │ + blge 0xfe627f34 │ │ │ │ ldmdavs r9, {r0, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrcge 4, 0, APSR_nzcv, cr15, cr15, {3} │ │ │ │ msrvs R9_fiq, r7 │ │ │ │ smlabteq r5, r0, r2, pc @ │ │ │ │ addmi lr, fp, #897581056 @ 0x35800000 │ │ │ │ - blge 0xfe228028 │ │ │ │ + blge 0xfe228054 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x20a7f34 │ │ │ │ + blge 0x20a7f60 │ │ │ │ ldmdavs r9, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrge 4, 0, pc, cr9, cr15, {3} @ │ │ │ │ - cmnpvs r1, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpvs r9, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldmibvc fp, {r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmib sp, {r1, r2, r3, r7, r9, sl, sp, lr, pc}^ │ │ │ │ subseq r4, ip, r6, lsl #8 │ │ │ │ @@ -223939,143 +223948,143 @@ │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ ldceq 3, cr4, [sl], {20} │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fa4304 │ │ │ │ - @ instruction: 0xf7fefb97 │ │ │ │ + @ instruction: 0xf7fefb85 │ │ │ │ stmdbge r4, {r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fef8c3 │ │ │ │ + @ instruction: 0xf7fef8b1 │ │ │ │ stmdage r4, {r1, r2, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ stmib sp, {r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a9aa0 │ │ │ │ + blls 0x1a9aa4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100061d │ │ │ │ @ instruction: 0xf7fb80e7 │ │ │ │ - @ instruction: 0xf7fefba7 │ │ │ │ + @ instruction: 0xf7fefb95 │ │ │ │ ldmibvc fp, {r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf7f9e72e │ │ │ │ - strt pc, [r8], #2577 @ 0xa11 │ │ │ │ - umulleq r4, r3, r0, pc @ │ │ │ │ + strt pc, [r8], #2569 @ 0xa09 │ │ │ │ + addeq r4, r3, r4, ror #30 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [sl], {62} @ 0x3e │ │ │ │ - @ instruction: 0xff50f764 │ │ │ │ + @ instruction: 0xff3af764 │ │ │ │ @ instruction: 0xf7644680 │ │ │ │ - strtmi pc, [r1], -sp, asr #30 │ │ │ │ + qasxmi pc, r1, r7 @ │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ strtmi r4, [lr], -r7, lsl #12 │ │ │ │ stmdavs r5!, {r3, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 4, pc, cr4, cr0, {6} │ │ │ │ + mrc2 7, 5, pc, cr14, cr0, {6} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76c4629 │ │ │ │ - stmdavs r5!, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r5!, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - mcr2 7, 4, pc, cr10, cr0, {6} @ │ │ │ │ + mrc2 7, 5, pc, cr4, cr0, {6} │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf76c4638 │ │ │ │ - strb pc, [pc, #3791] @ 0xebdf7 @ │ │ │ │ - @ instruction: 0xf9e4f7f9 │ │ │ │ + strb pc, [pc, #3769] @ 0xebe0d @ │ │ │ │ + @ instruction: 0xf9dcf7f9 │ │ │ │ ldmdblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ - bge 0xa8034 │ │ │ │ + bge 0xa8060 │ │ │ │ ldmdavs r9, {r0, r2, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ - mvncs pc, r4, asr #4 │ │ │ │ + mvnscs pc, r4, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldceq 4, cr14, [sl], {198} @ 0xc6 │ │ │ │ vraddhn.i16 d25, , │ │ │ │ strls r1, [r4], #-1216 @ 0xfffffb40 │ │ │ │ vmov.i32 q8, #188 @ 0x000000bc │ │ │ │ @ instruction: 0xf0043c03 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, sl} │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x116fc78 │ │ │ │ + b 0x116fca4 │ │ │ │ @ instruction: 0x4323020c │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - stc2l 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ - blt 0xff768f80 │ │ │ │ + ldc2 7, cr15, [r8, #-1004]! @ 0xfffffc14 │ │ │ │ + blt 0xff768fac │ │ │ │ svccs 0x00a0f5b2 │ │ │ │ - bge 0xff628188 │ │ │ │ + bge 0xff6281b4 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ streq sl, [ip], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7f9d458 │ │ │ │ - stmdbge r4, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefba5 │ │ │ │ + @ instruction: 0xf7fefb93 │ │ │ │ ldrmi fp, [r9], -r8, asr #21 │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1928f9c │ │ │ │ + blx 0x16a8fc8 │ │ │ │ ldreq r9, [lr], -r2, lsl #22 │ │ │ │ - bge 0xff0285b8 │ │ │ │ + bge 0xff0285e4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf98af7fb │ │ │ │ - blt 0xfeee8fc4 │ │ │ │ + @ instruction: 0xf978f7fb │ │ │ │ + blt 0xfeee8ff0 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - ldc2l 7, cr15, [r6, #1012] @ 0x3f4 │ │ │ │ + stc2l 7, cr15, [r4, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blls 0x196060 │ │ │ │ + blls 0x19608c │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - bge 0xff7e8de0 │ │ │ │ + bge 0xff7e8e0c │ │ │ │ svceq 0x000cf015 │ │ │ │ - bge 0xff6680e8 │ │ │ │ + bge 0xff668114 │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf1021052 │ │ │ │ @ instruction: 0xf7ff0901 │ │ │ │ @ instruction: 0xf7fabad0 │ │ │ │ - @ instruction: 0xf7fefedf │ │ │ │ + @ instruction: 0xf7fefecd │ │ │ │ ldmibvc fp, {r2, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xfed69010 │ │ │ │ + bllt 0xfed6903c │ │ │ │ @ instruction: 0xf3c30ada │ │ │ │ @ instruction: 0xf0025c80 │ │ │ │ vmov.i32 d16, #48640 @ 0x0000be00 │ │ │ │ - b 0x117c024 │ │ │ │ + b 0x117c050 │ │ │ │ andls r0, r6, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ strls r0, [r4], #-3087 @ 0xfffff3f1 │ │ │ │ @ instruction: 0xf3c3a904 │ │ │ │ ldrtmi r1, [r8], -r0, asr #9 │ │ │ │ tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11d0054 │ │ │ │ + b 0x11d0080 │ │ │ │ movwls r0, #29452 @ 0x730c │ │ │ │ - blx 0x1129034 │ │ │ │ - blt 0x1ee9044 │ │ │ │ - blx 0x629034 │ │ │ │ + blx 0xca9060 │ │ │ │ + blt 0x1ee9070 │ │ │ │ + blx 0x3a9060 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xb29042 │ │ │ │ - blt 0x1ce9054 │ │ │ │ + blx 0x6a906e │ │ │ │ + blt 0x1ce9080 │ │ │ │ orrseq pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7656808 │ │ │ │ - str pc, [lr], #-3705 @ 0xfffff187 │ │ │ │ + str pc, [lr], #-3683 @ 0xfffff19d │ │ │ │ bicpl pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ strbmi r9, [sl], -r1 │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - cdp2 7, 9, cr15, cr10, cr5, {3} │ │ │ │ - bllt 0xff42907c │ │ │ │ - ldc2l 7, cr15, [r6, #1004]! @ 0x3ec │ │ │ │ - blt 0x16e9084 │ │ │ │ - @ instruction: 0xf932f7f9 │ │ │ │ + cdp2 7, 8, cr15, cr4, cr5, {3} │ │ │ │ + bllt 0xff4290a8 │ │ │ │ + stc2l 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ + blt 0x16e90b0 │ │ │ │ + @ instruction: 0xf92af7f9 │ │ │ │ svclt 0x0000e588 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [ip], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf8d0b921 │ │ │ │ @ instruction: 0xf0022c10 │ │ │ │ tstmi r3, #4, 4 @ 0x40000000 │ │ │ │ @@ -224148,19 +224157,19 @@ │ │ │ │ svceq 0x0001f013 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf8d04178 │ │ │ │ @ instruction: 0xf8d04210 │ │ │ │ @ instruction: 0xf8d03218 │ │ │ │ @ instruction: 0xf0032228 │ │ │ │ @ instruction: 0xf8904300 │ │ │ │ - b 0x11e3708 │ │ │ │ + b 0x11e3734 │ │ │ │ @ instruction: 0xf8d07344 │ │ │ │ - b 0x11bba5c │ │ │ │ + b 0x11bba88 │ │ │ │ @ instruction: 0xf8d063c4 │ │ │ │ - b 0x11bba74 │ │ │ │ + b 0x11bbaa0 │ │ │ │ @ instruction: 0xf8d04304 │ │ │ │ @ instruction: 0x43234c48 │ │ │ │ andsmi pc, r4, #208, 16 @ 0xd00000 │ │ │ │ andseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ stcpl 0, cr15, [r0], {12} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @@ -224176,64 +224185,64 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42444 │ │ │ │ + bl 0xfec42470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vsubw.s8 q10, q0, d4 │ │ │ │ + vbic.i32 d20, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64b0335 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q9, q0, d28 │ │ │ │ rsbcs r0, ip, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1639000 │ │ │ │ - svclt 0x0000f8cb │ │ │ │ + svclt 0x0000f8cd │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42470 │ │ │ │ + bl 0xfec4249c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - blmi 0x16b740 │ │ │ │ + vaddw.s8 q9, q0, d28 │ │ │ │ + blmi 0x16b76c │ │ │ │ andls r2, r0, r2, ror r2 │ │ │ │ - @ instruction: 0xf8b8f163 │ │ │ │ - eorseq r2, r5, r4, lsl ip │ │ │ │ + @ instruction: 0xf8baf163 │ │ │ │ + eorseq r2, r5, r4, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42498 │ │ │ │ + bl 0xfec424c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - blmi 0x16b768 │ │ │ │ + vaddw.s8 q9, q0, d28 │ │ │ │ + blmi 0x16b794 │ │ │ │ andls r2, r0, r8, ror r2 │ │ │ │ - @ instruction: 0xf8a4f163 │ │ │ │ - eorseq r2, r5, r8, lsr #24 │ │ │ │ + @ instruction: 0xf8a6f163 │ │ │ │ + eorseq r2, r5, r8, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec424c0 │ │ │ │ + bl 0xfec424ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - blmi 0x16b790 │ │ │ │ + vaddw.s8 q9, q0, d28 │ │ │ │ + blmi 0x16b7bc │ │ │ │ andls r2, r0, lr, ror r2 │ │ │ │ - @ instruction: 0xf890f163 │ │ │ │ - eorseq r2, r5, r8, asr #24 │ │ │ │ + @ instruction: 0xf892f163 │ │ │ │ + eorseq r2, r5, r8, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec424e8 │ │ │ │ + bl 0xfec42514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - blmi 0x16b7b8 │ │ │ │ + vaddw.s8 q9, q0, d28 │ │ │ │ + blmi 0x16b7e4 │ │ │ │ andls r2, r0, r4, lsl #5 │ │ │ │ - @ instruction: 0xf87cf163 │ │ │ │ - eorseq r2, r5, ip, asr ip │ │ │ │ + @ instruction: 0xf87ef163 │ │ │ │ + eorseq r2, r5, ip, lsl #25 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0, asr #32]! │ │ │ │ @ instruction: 0xf8d0401a │ │ │ │ addsmi r3, r9, #96, 24 @ 0x6000 │ │ │ │ @ instruction: 0xb12ad00c │ │ │ │ rscscc pc, r8, r0, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -224243,24 +224252,24 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mcrrcc 8, 13, pc, r8, cr0 @ │ │ │ │ movwcs fp, #331 @ 0x14b │ │ │ │ svclt 0x000c429a │ │ │ │ @ instruction: 0xf5003034 │ │ │ │ tstcs r0, pc, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bl 0xfd110 │ │ │ │ + bl 0xfd13c │ │ │ │ @ instruction: 0xf8910181 │ │ │ │ vmull.u8 , d3, d12 │ │ │ │ strb r0, [pc, r0, asr #6]! │ │ │ │ eorcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ tstle r7, sl, lsl r7 │ │ │ │ - blcs 0x22d7d4 │ │ │ │ + blcs 0x22d800 │ │ │ │ ldm pc, {r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x1e737c │ │ │ │ - bleq 0x3b3fc0 │ │ │ │ + blne 0x1e73a8 │ │ │ │ + bleq 0x3b3fec │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbsmi pc, r0, pc, asr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -224270,45 +224279,45 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rscsvc pc, r0, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec425bc │ │ │ │ + bl 0xfec425e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q10, q8, d16 │ │ │ │ @ instruction: 0xf64b0335 │ │ │ │ - vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmla.f d18, d0, d0[2] │ │ │ │ eorscs r0, r7, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1639000 │ │ │ │ - svclt 0x0000f80f │ │ │ │ + svclt 0x0000f811 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec425e8 │ │ │ │ + bl 0xfec42614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, ip, lsr #25 │ │ │ │ stcne 8, cr15, [r8], #832 @ 0x340 │ │ │ │ svccs 0x0070f412 │ │ │ │ @ instruction: 0xf043b293 │ │ │ │ svclt 0x00080cff │ │ │ │ @ instruction: 0xf4124663 │ │ │ │ @ instruction: 0xf4430f70 │ │ │ │ svclt 0x0008427f │ │ │ │ stmdbcs r3, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c1d81f │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ - blvs 0xfe16e424 │ │ │ │ + blvs 0xfe16e450 │ │ │ │ stc2 10, cr15, [lr], {12} @ │ │ │ │ ldmdale r6, {r1, r5, r6, r8, sl, lr} │ │ │ │ - bcs 0x4fb654 │ │ │ │ + bcs 0x4fb680 │ │ │ │ orrslt sp, r2, #5111808 @ 0x4e0000 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xeb570 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xeb59c │ │ │ │ smlalbteq pc, r0, r2, r1 @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {5} │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf101fa2c │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @@ -224333,50 +224342,50 @@ │ │ │ │ @ instruction: 0xf023e7dd │ │ │ │ ldreq r0, [fp], #-783 @ 0xfffffcf1 │ │ │ │ @ instruction: 0x46180c1b │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl #26 │ │ │ │ - cmnpmi r0, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ + movmi pc, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r2, r0, r7, lsr r2 │ │ │ │ - @ instruction: 0xff98f162 │ │ │ │ - tstpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff9af162 │ │ │ │ + cmppcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorscs pc, r4, fp, asr #12 │ │ │ │ + rsbcs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ rsbcs r4, r0, #1024 @ 0x400 │ │ │ │ - stc2l 1, cr15, [r8, #-616] @ 0xfffffd98 │ │ │ │ - eorseq r2, r5, r0, lsl #25 │ │ │ │ + stc2l 1, cr15, [sl, #-616] @ 0xfffffd98 │ │ │ │ + ldrhteq r2, [r5], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec426f0 │ │ │ │ + bl 0xfec4271c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r3, r8, lsr #4 │ │ │ │ stcgt 8, cr15, [ip], #832 @ 0x340 │ │ │ │ tstpeq pc, r3, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ ldmdbeq sl, {r0, r1, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ stmdale r8, {r0, r2, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ smlaldxmi r4, r1, lr, r4 │ │ │ │ vst2.8 {d16-d19}, [pc], r3 │ │ │ │ @ instruction: 0xf1a34e70 │ │ │ │ - blx 0xfedac260 │ │ │ │ + blx 0xfedac28c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c00119 │ │ │ │ @ instruction: 0xf41c1228 │ │ │ │ eorle r0, r2, pc, ror pc │ │ │ │ smlabtmi r3, ip, r3, pc @ │ │ │ │ andpl pc, r3, #204, 6 @ 0x30000003 │ │ │ │ svclt 0x00942908 │ │ │ │ cmnpmi pc, #234881024 @ p-variant is OBSOLETE @ 0xe000000 │ │ │ │ - bcs 0x2fcf10 │ │ │ │ + bcs 0x2fcf3c │ │ │ │ cmpmi r1, pc, asr #20 │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ msrcs SPSR_, r1, lsl #8 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ svceq 0x00f0f01e │ │ │ │ ldclcs 4, cr15, [r0], #-140 @ 0xffffff74 │ │ │ │ subpl lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -224392,20 +224401,20 @@ │ │ │ │ @ instruction: 0xf64fbd00 │ │ │ │ @ instruction: 0xe7ce7eff │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ vst1.64 {d30}, [pc], r3 │ │ │ │ @ instruction: 0xe7c64e7f │ │ │ │ cdpvc 6, 15, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2000e7bd │ │ │ │ - cmnpmi r0, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ + movmi pc, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r2, r0, r7, lsr r2 │ │ │ │ - @ instruction: 0xff22f162 │ │ │ │ + @ instruction: 0xff24f162 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ svcne 0x001e468a │ │ │ │ @ instruction: 0xf7ff4683 │ │ │ │ @@ -224414,68 +224423,68 @@ │ │ │ │ ldmib sp, {r0, r4, r8, r9, ip}^ │ │ │ │ andmi r8, r3, ip, lsl #8 │ │ │ │ svclt 0x000c2b00 │ │ │ │ @ instruction: 0xf047463a │ │ │ │ @ instruction: 0xf1aa0201 │ │ │ │ @ instruction: 0xf1a90104 │ │ │ │ vcgt.s8 d16, d3, d4 │ │ │ │ - @ instruction: 0xf2c01ab8 │ │ │ │ + vmull.s , d16, d0[6] │ │ │ │ @ instruction: 0xf1090a35 │ │ │ │ strcs r0, [r0, -ip, lsl #18] │ │ │ │ andls r4, r1, #190840832 @ 0xb600000 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcpl 0x0004f853 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ svcvs 0x0004f851 │ │ │ │ sbclt r1, r5, #1343488 @ 0x148000 │ │ │ │ @ instruction: 0x0c07eb47 │ │ │ │ - b 0xfe171a6c │ │ │ │ + b 0xfe171a98 │ │ │ │ @ instruction: 0xf14c0206 │ │ │ │ @ instruction: 0xf85a0c00 │ │ │ │ @ instruction: 0xf0105035 │ │ │ │ svclt 0x00180f01 │ │ │ │ vmlsl.u q10, d0, d0[5] │ │ │ │ eormi r1, sl, pc │ │ │ │ - b 0xfe17cca4 │ │ │ │ + b 0xfe17ccd0 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ - bls 0x15fdc8 │ │ │ │ + bls 0x15fdf4 │ │ │ │ @ instruction: 0xf50bb16a │ │ │ │ tstcs r0, sp, lsr r3 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ @ instruction: 0xf8432c08 │ │ │ │ @ instruction: 0xf0221c04 │ │ │ │ - b 0x117c020 │ │ │ │ + b 0x117c04c │ │ │ │ @ instruction: 0xf8437244 │ │ │ │ ldrbmi r2, [r8], -r8, lsl #24 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe73b4ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - blmi 0x103cf00 │ │ │ │ + blmi 0x103cf2c │ │ │ │ strmi fp, [r2], fp, lsl #1 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0x13d0e0 │ │ │ │ + bl 0x13d10c │ │ │ │ @ instruction: 0xf7ff0847 │ │ │ │ @ instruction: 0xf50afea3 │ │ │ │ @ instruction: 0xf50a533d │ │ │ │ eorslt r5, pc, #64, 24 @ 0x4000 │ │ │ │ - bgt 0x1a5ddc │ │ │ │ + bgt 0x1a5e08 │ │ │ │ @ instruction: 0xf10c4605 │ │ │ │ @ instruction: 0x7cde0928 │ │ │ │ @ instruction: 0xf89c007f │ │ │ │ @ instruction: 0xf10c2031 │ │ │ │ andls r0, r1, #40, 20 @ 0x28000 │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ streq pc, [r1], -r6, lsl #1 │ │ │ │ movwls fp, #755 @ 0x2f3 │ │ │ │ vcgt.s8 d18, d3, d0 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0x461c0635 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ eorcc pc, r0, sp, lsr #17 │ │ │ │ eorscc pc, r1, ip, lsl #17 │ │ │ │ eorle r0, r6, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -224486,384 +224495,384 @@ │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ stmdbls r0, {r2, r5} │ │ │ │ - @ instruction: 0xf8aaf745 │ │ │ │ + @ instruction: 0xf894f745 │ │ │ │ vpmax.u8 , , │ │ │ │ @ instruction: 0xf856b2db │ │ │ │ @ instruction: 0xf8382033 │ │ │ │ andsmi r3, r0, r4, lsr #32 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8284303 │ │ │ │ strcc r3, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xeb377 │ │ │ │ + strne pc, [pc, #-965] @ 0xeb3a3 │ │ │ │ bicsle r2, r1, r4, lsl #24 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf88cc002 │ │ │ │ @ instruction: 0xf7ff3031 │ │ │ │ - blmi 0x3ab284 │ │ │ │ - blls 0x3457bc │ │ │ │ + blmi 0x3ab2b0 │ │ │ │ + blls 0x3457e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1cf8ff0 │ │ │ │ - svclt 0x0000fbcd │ │ │ │ + svclt 0x0000fbd7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - beq 0x11e6398 │ │ │ │ - blmi 0xf98004 │ │ │ │ + beq 0x11e63c4 │ │ │ │ + blmi 0xf98030 │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdavs fp, {r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ @ instruction: 0xf50bfe1d │ │ │ │ @ instruction: 0xf50b533d │ │ │ │ rsbeq r5, r4, r0, asr #24 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blgt 0x1a5eec │ │ │ │ + blgt 0x1a5f18 │ │ │ │ ldclvc 6, cr4, [lr], {5} │ │ │ │ @ instruction: 0xf904fa09 │ │ │ │ mlascs r3, ip, r8, pc @ │ │ │ │ streq pc, [r8, -ip, lsl #2]! │ │ │ │ - bleq 0xb27bfc │ │ │ │ + bleq 0xb27c28 │ │ │ │ vsubl.u8 , d6, d1 │ │ │ │ @ instruction: 0xf0860680 │ │ │ │ rscslt r0, r3, #1048576 @ 0x100000 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3306 │ │ │ │ @ instruction: 0xf88c3020 │ │ │ │ @ instruction: 0x072b3033 │ │ │ │ - b 0x65f878 │ │ │ │ + b 0x65f8a4 │ │ │ │ svclt 0x00180f09 │ │ │ │ tstle fp, sl, asr r6 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd6028 │ │ │ │ + bhi 0xfd6054 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf7449900 │ │ │ │ - rsclt pc, fp, #364 @ 0x16c │ │ │ │ + rsclt pc, fp, #276 @ 0x114 │ │ │ │ eorscs pc, r3, r6, asr r8 @ │ │ │ │ eorcc pc, r4, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8484058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xeb47b │ │ │ │ + strne pc, [pc, #-965] @ 0xeb4a7 │ │ │ │ bicsle r2, r8, r4, lsl #24 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf88cc002 │ │ │ │ @ instruction: 0xf7ff3033 │ │ │ │ - blmi 0x3ab180 │ │ │ │ - blls 0x3458c0 │ │ │ │ + blmi 0x3ab1ac │ │ │ │ + blls 0x3458ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1cf8ff0 │ │ │ │ - svclt 0x0000fb4b │ │ │ │ + svclt 0x0000fb55 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r1, lsl #13 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ stc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4605fd5b │ │ │ │ @ instruction: 0xf7a04648 │ │ │ │ - @ instruction: 0xf000fcb5 │ │ │ │ + @ instruction: 0xf000fc9f │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ - blx 0x1245a38 │ │ │ │ - blx 0x12a84cc │ │ │ │ + blx 0x1245a64 │ │ │ │ + blx 0x12a84f8 │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d503 │ │ │ │ tstle r7, r1 │ │ │ │ strcc r5, [r1], #-1336 @ 0xfffffac8 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xe6074ff8 │ │ │ │ @ instruction: 0x4642465b │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ @ instruction: 0xf78d4648 │ │ │ │ - @ instruction: 0xe7effa7b │ │ │ │ + strb pc, [pc, r5, ror #20]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r0, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ strmi pc, [r5], -r7, lsr #26 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fc81 │ │ │ │ + @ instruction: 0xf000fc6b │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ and r6, r4, r1, ror #14 │ │ │ │ andeq pc, r4, r9, lsr #16 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ - blx 0x125f96c │ │ │ │ - blx 0x12a8540 │ │ │ │ + blx 0x125f998 │ │ │ │ + blx 0x12a856c │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ @ instruction: 0xf78d4640 │ │ │ │ - @ instruction: 0xe7e9fa75 │ │ │ │ + ubfx pc, pc, #20, #10 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ strb r4, [r9, #4088] @ 0xff8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ @ instruction: 0xf7ff4688 │ │ │ │ @ instruction: 0x4606fd37 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ @ instruction: 0x4605fcf1 │ │ │ │ strcs r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ - mcrr2 7, 10, pc, sl, cr0 @ │ │ │ │ + ldc2 7, cr15, [r4], #-640 @ 0xfffffd80 │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r2, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, │ │ │ │ @ instruction: 0xf004fa46 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf848d109 │ │ │ │ strcc r0, [r4], #-4 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0x464be59a │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0x16297f4 │ │ │ │ + blx 0x10a9820 │ │ │ │ strb r9, [ip, r1, lsl #20]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4690 │ │ │ │ @ instruction: 0x4605fcff │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000fc17 │ │ │ │ + @ instruction: 0xf000fc01 │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ strcc lr, [r1], #-2 │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r8, #2011]! @ 0x7db │ │ │ │ andcs pc, r4, r9, lsl r8 @ │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ @ instruction: 0x46384633 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - @ instruction: 0x2c10fa89 │ │ │ │ + @ instruction: 0x2c10fa73 │ │ │ │ ldrtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - ldrb r4, [pc, #-2032] @ 0xeb238 │ │ │ │ + ldrb r4, [pc, #-2032] @ 0xeb264 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4690 │ │ │ │ strmi pc, [r5], -sp, asr #25 │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000fbe5 │ │ │ │ + @ instruction: 0xf000fbcf │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1633 @ 0xfffff99f │ │ │ │ strcc lr, [r2], #-2 │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r8, #2011]! @ 0x7db │ │ │ │ andcs pc, r4, r9, lsr r8 @ │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ @ instruction: 0x46384633 │ │ │ │ @ instruction: 0xf8cd3402 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - @ instruction: 0x2c10fa5d │ │ │ │ + @ instruction: 0x2c10fa47 │ │ │ │ ldrtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ str r4, [sp, #-2032]! @ 0xfffff810 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4690 │ │ │ │ @ instruction: 0x4606fc9b │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000fbb3 │ │ │ │ + @ instruction: 0xf000fb9d │ │ │ │ vst3.8 {d16,d18,d20}, [r5] │ │ │ │ strcs r6, [r0], #-1378 @ 0xfffffa9e │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ strle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ @ instruction: 0x4638d1f8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ str r4, [r9, #-2032] @ 0xfffff810 │ │ │ │ andcs pc, r4, r9, asr r8 @ │ │ │ │ - bl 0x2fd388 │ │ │ │ + bl 0x2fd3b4 │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xca991c │ │ │ │ + blx 0x729948 │ │ │ │ svclt 0x0000e7ec │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r0, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [ip], #-1020 @ 0xfffffc04 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ strmi pc, [r5], -r5, lsr #24 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fb7f │ │ │ │ + @ instruction: 0xf000fb69 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ and r6, r6, r8, ror #14 │ │ │ │ andeq pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x125fb74 │ │ │ │ - blx 0x12a8748 │ │ │ │ + blx 0x125fba0 │ │ │ │ + blx 0x12a8774 │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d5f4 │ │ │ │ rscle r0, pc, r1 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ @ instruction: 0x46404651 │ │ │ │ - @ instruction: 0xf946f78d │ │ │ │ + @ instruction: 0xf930f78d │ │ │ │ strb fp, [r7, r0, asr #4]! │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ strb r4, [r5], #4088 @ 0xff8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ @ instruction: 0x4607fc33 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -sp, ror #23 │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0x12a9a0e │ │ │ │ + blx 0xd29a3a │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r8, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10a │ │ │ │ strcc r0, [r4], #-4 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ ldr r4, [r5], #2032 @ 0x7f0 │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf90af78d │ │ │ │ + @ instruction: 0xf8f4f78d │ │ │ │ sublt r9, r0, #4096 @ 0x1000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r0, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ - blx 0xfffa9bea │ │ │ │ + blx 0xfffa9c16 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4605fbb3 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fb0d │ │ │ │ + @ instruction: 0xf000faf7 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ and r6, r6, r0, ror #14 │ │ │ │ andeq pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x125fc54 │ │ │ │ - blx 0x12a882c │ │ │ │ + blx 0x125fc80 │ │ │ │ + blx 0x12a8858 │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d5f4 │ │ │ │ rscle r0, pc, r1 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ @ instruction: 0x46404651 │ │ │ │ - @ instruction: 0xf8d4f78d │ │ │ │ + @ instruction: 0xf8bef78d │ │ │ │ strbmi lr, [r0], -r8, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0000e454 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ strmi pc, [r7], -r1, asr #23 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ @ instruction: 0x4606fb7b │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0xff629af0 │ │ │ │ + blx 0xff0a9b1c │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r0, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10a │ │ │ │ strcc r0, [r4], #-4 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ strt r4, [r3], #-2032 @ 0xfffff810 │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf898f78d │ │ │ │ + @ instruction: 0xf882f78d │ │ │ │ strb r9, [ip, r1, lsl #20]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ strmi pc, [r7], -r9, lsl #23 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -r3, asr #22 │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0xfe829b60 │ │ │ │ + blx 0xfe2a9b8c │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r9, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10b │ │ │ │ @@ -224871,28 +224880,28 @@ │ │ │ │ ldccs 5, cr3, [r0], {2} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ ldrbmi fp, [r3], -fp, ror #23 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf78d9201 │ │ │ │ - bls 0x169f4c │ │ │ │ + bls 0x169f20 │ │ │ │ strb fp, [sl, r0, lsl #4]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ strmi pc, [r7], -pc, asr #22 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -r9, lsl #22 │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0x19a9bd4 │ │ │ │ + blx 0x1429c00 │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r1, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10b │ │ │ │ @@ -224900,134 +224909,134 @@ │ │ │ │ ldccs 5, cr3, [r0], {2} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0x4653bbb1 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf78d9201 │ │ │ │ - bls 0x169ed8 │ │ │ │ + bls 0x169eac │ │ │ │ svclt 0x0000e7eb │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0x4606fb15 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fa2d │ │ │ │ + @ instruction: 0xf000fa17 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ strcs r6, [r0], #-1888 @ 0xfffff8a0 │ │ │ │ strcc lr, [r2], #-3 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ - blx 0x129fe14 │ │ │ │ + blx 0x129fe40 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf819d5f7 │ │ │ │ strtmi r2, [r9], -r4 │ │ │ │ @ instruction: 0x4640463b │ │ │ │ @ instruction: 0xf8cd3402 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - strcc pc, [r1, #-2207] @ 0xfffff761 │ │ │ │ + strcc pc, [r1, #-2185] @ 0xfffff777 │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x1e29dfc │ │ │ │ + bllt 0x1e29e28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ strmi pc, [r7], -r1, ror #21 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000f9f9 │ │ │ │ + @ instruction: 0xf000f9e3 │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ vpmax.u8 , q2, │ │ │ │ strle r0, [r9], #-2011 @ 0xfffff825 │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x14a9e48 │ │ │ │ + bllt 0x14a9e74 │ │ │ │ andcs pc, r4, r9, lsl r8 @ │ │ │ │ @ instruction: 0x46294633 │ │ │ │ @ instruction: 0xf8cd4640 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - strb pc, [fp, r7, ror #16]! @ │ │ │ │ + ubfx pc, r1, #16, #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0x4607fab1 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000f9c9 │ │ │ │ + @ instruction: 0xf000f9b3 │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1633 @ 0xfffff99f │ │ │ │ vpmax.u8 , q2, │ │ │ │ strle r0, [r9], #-2011 @ 0xfffff825 │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x8a9ea8 │ │ │ │ + bllt 0x8a9ed4 │ │ │ │ andcs pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0x46294633 │ │ │ │ @ instruction: 0xf8cd4640 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - @ instruction: 0xe7ebf83d │ │ │ │ + strb pc, [fp, r7, lsr #16]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - blx 0x20a9ee0 │ │ │ │ + blx 0x20a9f0c │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xf29ee8 │ │ │ │ + blx 0xf29f14 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf992f7a0 │ │ │ │ + @ instruction: 0xf97cf7a0 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r8, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec2cd │ │ │ │ + streq pc, [pc, #965] @ 0xec2f9 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - sublt pc, r0, #356 @ 0x164 │ │ │ │ + sublt pc, r0, #268 @ 0x10c │ │ │ │ strbmi lr, [r8], -r7, ror #15 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ svclt 0x0000bad7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ - blx 0x11a9f58 │ │ │ │ + blx 0x11a9f84 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f9fb │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f955 │ │ │ │ + @ instruction: 0xf000f93f │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r8, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225035,29 +225044,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859baa5 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16bc0c │ │ │ │ + bls 0x16bbe0 │ │ │ │ strb fp, [r5, r0, asr #4]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ - blx 0x2a9fd0 │ │ │ │ + blx 0x2a9ffc │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f9bf │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f919 │ │ │ │ + @ instruction: 0xf000f903 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r9, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225065,73 +225074,73 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859ba69 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16bc44 │ │ │ │ + bls 0x16bc18 │ │ │ │ strb fp, [r5, r0, lsl #4]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf104469b │ │ │ │ @ instruction: 0xf8cd0810 │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -r7, asr #19 │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ strmi pc, [r6], -r1, lsl #19 │ │ │ │ @ instruction: 0xf7a04650 │ │ │ │ - @ instruction: 0xf000f8db │ │ │ │ + @ instruction: 0xf000f8c5 │ │ │ │ vst2.8 {d16,d18}, [r9] │ │ │ │ ldrbeq r6, [r3, r0, ror #18]! │ │ │ │ @ instruction: 0xf015d503 │ │ │ │ tstle lr, r1 │ │ │ │ strcc r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xebcb7 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xebce3 @ │ │ │ │ strbeq pc, [pc], -r6, asr #7 @ │ │ │ │ strbmi r3, [r4, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x4650d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ ldmdavc r9!, {r0, r1, r3, r5, r9, fp, ip, sp, pc} │ │ │ │ - blls 0x13d9c0 │ │ │ │ + blls 0x13d9ec │ │ │ │ ldrbmi r4, [r9], #-1616 @ 0xfffff9b0 │ │ │ │ - cdp2 7, 9, cr15, cr14, cr12, {4} │ │ │ │ + cdp2 7, 8, cr15, cr8, cr12, {4} │ │ │ │ svclt 0x0000e7e8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf98cf7ff │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf946f7ff │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf8a0f7a0 │ │ │ │ + @ instruction: 0xf88af7a0 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r0, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec4b1 │ │ │ │ + streq pc, [pc, #965] @ 0xec4dd │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, sp, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - strb pc, [r8, r7, ror #28]! @ │ │ │ │ + ubfx pc, r1, #28, #9 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -225139,15 +225148,15 @@ │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf952f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ strmi pc, [r6], -fp, lsl #18 │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f865 │ │ │ │ + @ instruction: 0xf000f84f │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r0, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225155,43 +225164,43 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b9b5 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16ba2c │ │ │ │ + bls 0x16ba00 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf914f7ff │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8cef7ff │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf828f7a0 │ │ │ │ + @ instruction: 0xf812f7a0 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec5a1 │ │ │ │ + streq pc, [pc, #965] @ 0xec5cd │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, sp, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - @ instruction: 0xe7e8fe1b │ │ │ │ + strb pc, [r8, r5, lsl #28]! @ │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -225199,15 +225208,15 @@ │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf8daf7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f893 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000ffed │ │ │ │ + @ instruction: 0xf000ffd7 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r1, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225215,29 +225224,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b93d │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16b9ec │ │ │ │ + bls 0x16b9c0 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf89ef7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f857 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000ffb1 │ │ │ │ + @ instruction: 0xf000ff9b │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225245,29 +225254,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b901 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16b9dc │ │ │ │ + bls 0x16b9b0 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf862f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f81b │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000ff75 │ │ │ │ + @ instruction: 0xf000ff5f │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225275,32 +225284,32 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf024b8c5 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a9201 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x3acf74 │ │ │ │ + bl 0x3acfa0 │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf78c464b │ │ │ │ - bls 0x16b958 │ │ │ │ + bls 0x16b92c │ │ │ │ svclt 0x0000e7e0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf820f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ @ instruction: 0x4606ffd9 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000ff33 │ │ │ │ + @ instruction: 0xf000ff1d │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r9, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225308,44 +225317,44 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b883 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ cmpeq r1, fp, lsl #22 │ │ │ │ - stc2 7, cr15, [r0, #-560]! @ 0xfffffdd0 │ │ │ │ + stc2 7, cr15, [sl, #-560] @ 0xfffffdd0 │ │ │ │ andlt r9, r0, #4096 @ 0x1000 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xffe0f7fe │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xff9af7fe │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - mrc2 7, 7, pc, cr4, cr15, {4} │ │ │ │ + mrc2 7, 6, pc, cr14, cr15, {4} │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec809 │ │ │ │ + streq pc, [pc, #965] @ 0xec835 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ cmpeq r1, fp, lsl #22 │ │ │ │ - stc2l 7, cr15, [r6], #560 @ 0x230 │ │ │ │ + ldc2l 7, cr15, [r0], {140} @ 0x8c │ │ │ │ strbmi lr, [r8], -r7, ror #15 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ svclt 0x0000b839 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -225354,15 +225363,15 @@ │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xffa4f7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ @ instruction: 0x4606ff5d │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000feb7 │ │ │ │ + @ instruction: 0xf000fea1 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r1, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225370,29 +225379,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b807 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ cmpeq r1, fp, lsl #22 │ │ │ │ - stc2 7, cr15, [r4], #560 @ 0x230 │ │ │ │ + stc2 7, cr15, [lr], {140} @ 0x8c │ │ │ │ strb r9, [r5, r1, lsl #20]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xff68f7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r6], -r1, lsr #30 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fe7b │ │ │ │ + @ instruction: 0xf000fe65 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225400,29 +225409,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf859bfcb │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ orreq lr, r1, fp, lsl #22 │ │ │ │ - stc2 7, cr15, [r2], {140} @ 0x8c │ │ │ │ + stc2l 7, cr15, [ip], #-560 @ 0xfffffdd0 │ │ │ │ strb r9, [r5, r1, lsl #20]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xff2cf7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r6], -r5, ror #29 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fe3f │ │ │ │ + @ instruction: 0xf000fe29 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225430,46 +225439,46 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf024bf8f │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a9201 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x3ad1e0 │ │ │ │ - bl 0x1ad3ec │ │ │ │ + bl 0x3ad20c │ │ │ │ + bl 0x1ad418 │ │ │ │ strbmi r0, [fp], -r1, asr #3 │ │ │ │ - mcrr2 7, 8, pc, r0, cr12 @ │ │ │ │ + stc2 7, cr15, [sl], #-560 @ 0xfffffdd0 │ │ │ │ ldrb r9, [pc, r1, lsl #20] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0xf104469b │ │ │ │ @ instruction: 0xf8cd0810 │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ strmi pc, [r6], -r7, ror #29 │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ strmi pc, [r5], -r1, lsr #29 │ │ │ │ @ instruction: 0xf79f4650 │ │ │ │ - @ instruction: 0xf000fdfb │ │ │ │ + @ instruction: 0xf000fde5 │ │ │ │ vst2.8 {d16,d18}, [r9] │ │ │ │ and r6, r7, r0, ror #18 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ vmlsl.u q8, d5, d3[3] │ │ │ │ strcc r0, [r1, -pc, asr #10] │ │ │ │ andle r4, sp, r4, asr #10 │ │ │ │ ldrble r0, [r5, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r3, #2035]! @ 0x7f3 │ │ │ │ strbmi r7, [fp], -r1, lsr #16 │ │ │ │ ldmdavc sl!, {r0, r1, fp, ip, pc} │ │ │ │ andls r4, r0, r9, asr r4 │ │ │ │ @ instruction: 0xf78c4650 │ │ │ │ - strb pc, [r9, fp, ror #24]! @ │ │ │ │ + ubfx pc, r5, #24, #10 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0042f7fe │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -225477,33 +225486,33 @@ │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strcs r4, [r0], #-1674 @ 0xfffff976 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr12, cr14, {7} @ │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr6, cr14, {7} @ │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [r0, #636] @ 0x27c │ │ │ │ + stc2 7, cr15, [sl, #636]! @ 0x27c │ │ │ │ @ instruction: 0xf000465b │ │ │ │ strbmi r0, [fp], pc, lsl #14 │ │ │ │ strbvs pc, [r0, -r7, asr #8]! @ │ │ │ │ ldrmi r4, [r8], r1, asr #13 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xeca79 │ │ │ │ + streq pc, [pc, #965] @ 0xecaa5 │ │ │ │ andsle r2, r5, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ - blls 0x1bdfe8 │ │ │ │ + blls 0x1be014 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andscs pc, r4, sl, lsl r8 @ │ │ │ │ movwls r4, #1089 @ 0x441 │ │ │ │ ldrtmi r3, [fp], -r1, lsl #8 │ │ │ │ - streq pc, [pc, #965] @ 0xecaa1 │ │ │ │ - stc2 7, cr15, [r6], #-560 @ 0xfffffdd0 │ │ │ │ + streq pc, [pc, #965] @ 0xecacd │ │ │ │ + ldc2 7, cr15, [r0], {140} @ 0x8c │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr12, cr14, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -225512,63 +225521,63 @@ │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r7, ror #28 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strmi pc, [r4], -r1, lsr #28 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fd7b │ │ │ │ + @ instruction: 0xf000fd65 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r0, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec73c │ │ │ │ + strne pc, [pc], #-964 @ 0xec768 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 6, pc, cr14, cr14, {7} @ │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be034 │ │ │ │ + blls 0x1be060 │ │ │ │ eorcs pc, r5, fp, lsl r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - blx 0xffa2a596 │ │ │ │ + blx 0xff4aa5c2 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strcs r4, [r0], #-1674 @ 0xfffff976 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ mcr2 7, 1, pc, cr10, cr14, {7} @ │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [lr, #-636]! @ 0xfffffd84 │ │ │ │ + stc2 7, cr15, [r8, #-636]! @ 0xfffffd84 │ │ │ │ @ instruction: 0xf000465b │ │ │ │ strbmi r0, [fp], pc, lsl #14 │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ ldrmi r4, [r8], r1, asr #13 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xecb7d │ │ │ │ + streq pc, [pc, #965] @ 0xecba9 │ │ │ │ andsle r2, r5, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ - blls 0x1be0ec │ │ │ │ + blls 0x1be118 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andscs pc, r4, sl, lsr r8 @ │ │ │ │ movwls r4, #1089 @ 0x441 │ │ │ │ ldrtmi r3, [fp], -r1, lsl #8 │ │ │ │ - streq pc, [pc, #965] @ 0xecba5 │ │ │ │ - blx 0xfebaa616 │ │ │ │ + streq pc, [pc, #965] @ 0xecbd1 │ │ │ │ + blx 0xfe62a642 │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 3, APSR_nzcv, cr10, cr14, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -225577,127 +225586,127 @@ │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r5, ror #27 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ @ instruction: 0x4604fd9f │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fcf9 │ │ │ │ + @ instruction: 0xf000fce3 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r1, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec840 │ │ │ │ + strne pc, [pc], #-964 @ 0xec86c │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 2, pc, cr12, cr14, {7} @ │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be138 │ │ │ │ + blls 0x1be164 │ │ │ │ eorcs pc, r5, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - blx 0x1b2a69a │ │ │ │ + blx 0x15aa6c6 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r9, lsr #27 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strmi pc, [r4], -r3, ror #26 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fcbd │ │ │ │ + @ instruction: 0xf000fca7 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r2, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec8b8 │ │ │ │ + strne pc, [pc], #-964 @ 0xec8e4 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 0, APSR_nzcv, cr0, cr14, {7} │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be1b0 │ │ │ │ + blls 0x1be1dc │ │ │ │ eorcs pc, r5, fp, asr r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - blx 0xdaa712 │ │ │ │ + blx 0x82a73e │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ usatmi r4, #16, fp, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r5], -r7, lsr #26 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fc81 │ │ │ │ + @ instruction: 0xf000fc6b │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ ldrtmi r6, [r8], -r2, ror #6 │ │ │ │ @ instruction: 0x07ea461f │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc, #-965] @ 0xec56f │ │ │ │ + strne pc, [pc, #-965] @ 0xec59b │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf024bdd3 │ │ │ │ @ instruction: 0xf0040301 │ │ │ │ andls r0, r3, r1, lsl #4 │ │ │ │ addeq lr, r2, #11264 @ 0x2c00 │ │ │ │ eorne pc, r3, sl, asr r8 @ │ │ │ │ ldrmi r4, [r1], #-1595 @ 0xfffff9c5 │ │ │ │ eorcs pc, r4, r9, asr r8 @ │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0xffd2a794 │ │ │ │ + blx 0xff7aa7c0 │ │ │ │ strb r9, [r0, r3, lsl #16]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strcs r4, [r0], #-1674 @ 0xfffff976 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ stc2 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [lr], #-636 @ 0xfffffd84 │ │ │ │ + stc2 7, cr15, [r8], #-636 @ 0xfffffd84 │ │ │ │ @ instruction: 0xf000465b │ │ │ │ strbmi r0, [fp], pc, lsl #14 │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ ldrmi r4, [r8], r1, asr #13 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xecd7d │ │ │ │ + streq pc, [pc, #965] @ 0xecda9 │ │ │ │ andsle r2, r6, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ - blls 0x1be2ec │ │ │ │ + blls 0x1be318 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andscs pc, r4, sl, lsr r8 @ │ │ │ │ movwls r3, #1025 @ 0x401 │ │ │ │ cmpeq r1, r8, lsl #22 │ │ │ │ vmvn.i32 d20, #-620756992 @ 0xdb000000 │ │ │ │ @ instruction: 0xf78c058f │ │ │ │ - @ instruction: 0x2c08faa9 │ │ │ │ + @ instruction: 0x2c08fa93 │ │ │ │ strbmi sp, [r8], -r8, ror #3 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ svclt 0x0000bd79 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -225706,110 +225715,110 @@ │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r3, ror #25 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ @ instruction: 0x4604fc9d │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fbf7 │ │ │ │ + @ instruction: 0xf000fbe1 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r1, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xeca44 │ │ │ │ + strne pc, [pc], #-964 @ 0xeca70 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be33c │ │ │ │ + blls 0x1be368 │ │ │ │ eorcs pc, r5, fp, lsr r8 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ cmpeq r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf78c4643 │ │ │ │ - strb pc, [r4, r5, ror #20]! @ │ │ │ │ + strb pc, [r4, pc, asr #20]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r7, lsr #25 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strmi pc, [r4], -r1, ror #24 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fbbb │ │ │ │ + @ instruction: 0xf000fba5 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r2, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xecabc │ │ │ │ + strne pc, [pc], #-964 @ 0xecae8 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be3b4 │ │ │ │ + blls 0x1be3e0 │ │ │ │ eorcs pc, r5, fp, asr r8 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf78c4643 │ │ │ │ - strb pc, [r4, pc, lsr #20]! @ │ │ │ │ + @ instruction: 0xe7e4fa19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ usatmi r4, #16, fp, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r5], -r5, lsr #24 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fb7f │ │ │ │ + @ instruction: 0xf000fb69 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ ldrtmi r6, [r8], -r2, ror #6 │ │ │ │ @ instruction: 0x07ea461f │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc, #-965] @ 0xec773 │ │ │ │ + strne pc, [pc, #-965] @ 0xec79f │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf024bcd1 │ │ │ │ @ instruction: 0xf0040301 │ │ │ │ andls r0, r3, r1, lsl #4 │ │ │ │ addeq lr, r2, #11264 @ 0x2c00 │ │ │ │ eorne pc, r3, sl, asr r8 @ │ │ │ │ - bl 0x17e448 │ │ │ │ + bl 0x17e474 │ │ │ │ @ instruction: 0xf85901c1 │ │ │ │ @ instruction: 0xf8cd2024 │ │ │ │ @ instruction: 0xf78c8000 │ │ │ │ - stmdals r3, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7df │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ @ instruction: 0x46cb4615 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xff92ab96 │ │ │ │ + blx 0xff92abc2 │ │ │ │ strbmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xf79f46d1 │ │ │ │ - @ instruction: 0xf000fb39 │ │ │ │ + @ instruction: 0xf000fb23 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ @ instruction: 0xf1046262 │ │ │ │ @ instruction: 0x07fb0a10 │ │ │ │ stmdavs fp!, {r3, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r1, r6, lsl r0 @ │ │ │ │ stmdaeq r3, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ eorvs sp, r0, r0, lsl r1 │ │ │ │ @@ -225819,468 +225828,468 @@ │ │ │ │ strcc r1, [r4, #-1807] @ 0xfffff8f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [r2], {254} @ 0xfe │ │ │ │ strbmi r9, [r1], -r0, lsl #22 │ │ │ │ andls r4, r1, #88, 12 @ 0x5800000 │ │ │ │ - @ instruction: 0xf93cf78c │ │ │ │ + @ instruction: 0xf926f78c │ │ │ │ strb r9, [r6, r1, lsl #20]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ pkhbtmi r4, fp, r1, lsl #13 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ movwls lr, #4 │ │ │ │ - blx 0xffa2ac12 │ │ │ │ + blx 0xffa2ac3e │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xfe8aac1a │ │ │ │ + blx 0xfe8aac46 │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - blx 0xfff2aaa4 │ │ │ │ + blx 0xff9aaad0 │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r2, #1107296256 @ 0x42000000 │ │ │ │ stmdaeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ streq pc, [r1, -r4] │ │ │ │ ldrle r0, [r7, #-2035] @ 0xfffff80d │ │ │ │ @ instruction: 0xf0159b00 │ │ │ │ - bl 0x1acc48 │ │ │ │ + bl 0x1acc74 │ │ │ │ @ instruction: 0xf8590187 │ │ │ │ ldrmi r3, [r9], #-40 @ 0xffffffd8 │ │ │ │ stmdbcc r4, {r0, r1, r5, r8, ip, lr, pc} │ │ │ │ eoreq pc, r4, fp, asr #16 │ │ │ │ @ instruction: 0xf3c6b997 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xec89b │ │ │ │ + strne pc, [pc, #-965] @ 0xec8c7 │ │ │ │ stmdaeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ streq pc, [r1, -r4] │ │ │ │ strbtle r0, [r7], #2035 @ 0x7f3 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [r9, pc, lsl #12] │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorne pc, r8, r9, asr #16 │ │ │ │ @ instruction: 0x4650d1f5 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - blls 0x15bd3c │ │ │ │ + blls 0x15bd68 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78c1202 │ │ │ │ - ldmib sp, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r1, [r2, r2, lsl #4] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r1, lsl #13 │ │ │ │ @ instruction: 0x460f469a │ │ │ │ usatmi r4, #19, r4, lsl #12 │ │ │ │ - blx 0xfe42acc2 │ │ │ │ + blx 0xfe42acee │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fe46b8 │ │ │ │ strmi pc, [r5], -r5, asr #22 │ │ │ │ ldrtmi r4, [r7], -r8, asr #12 │ │ │ │ - blx 0xfe8aab58 │ │ │ │ + blx 0xfe32ab84 │ │ │ │ movweq pc, #61440 @ 0xf000 @ │ │ │ │ msrvs SPSR_x, #1124073472 @ 0x43000000 │ │ │ │ ldrbmi r4, [r1], r8, asr #12 │ │ │ │ - beq 0x5290fc │ │ │ │ + beq 0x529128 │ │ │ │ strle r0, [r4, #-2025] @ 0xfffff817 │ │ │ │ ldrbeq r6, [sl, r6, lsr #16]! │ │ │ │ strle r4, [lr], #-1102 @ 0xfffffbb2 │ │ │ │ strcc r6, [r4], #-38 @ 0xffffffda │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ - strne pc, [pc, #-965] @ 0xec93f │ │ │ │ + strne pc, [pc, #-965] @ 0xec96b │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf8cdbbe9 │ │ │ │ ldrtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf8d89303 │ │ │ │ andls r2, r2, r0 │ │ │ │ - @ instruction: 0xf90ef78c │ │ │ │ + @ instruction: 0xf8f8f78c │ │ │ │ movweq lr, #10717 @ 0x29dd │ │ │ │ svclt 0x0000e7e4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ @ instruction: 0x4691469b │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7fee102 │ │ │ │ strmi pc, [r5], -r7, asr #22 │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ strmi pc, [r6], -r1, lsl #22 │ │ │ │ @ instruction: 0xf79f4650 │ │ │ │ - @ instruction: 0xf000fa5b │ │ │ │ + @ instruction: 0xf000fa45 │ │ │ │ vst2.8 {d16-d19}, [r3] │ │ │ │ ldrbmi r6, [r0], -r2, ror #6 │ │ │ │ @ instruction: 0x46cb46da │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ ldrle r0, [r5, #-2033] @ 0xfffff80f │ │ │ │ eorcs pc, r9, fp, asr r8 @ │ │ │ │ streq lr, [r8, sl, lsl #22] │ │ │ │ @ instruction: 0x07ea4417 │ │ │ │ svccc 0x0004d422 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xec9d7 │ │ │ │ + strne pc, [pc, #-965] @ 0xeca03 │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r9], #2033 @ 0x7f1 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [fp, pc, lsl #12] │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, fp, asr #16 │ │ │ │ strdlt sp, [r7], -r5 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfe42adc8 │ │ │ │ + bllt 0xfe42adf4 │ │ │ │ stmdbls r2, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8529305 │ │ │ │ tstls r0, r4, lsr #32 │ │ │ │ andls r4, r4, r9, lsr r6 │ │ │ │ - @ instruction: 0xf8b0f78c │ │ │ │ + @ instruction: 0xf89af78c │ │ │ │ movweq lr, #18909 @ 0x49dd │ │ │ │ svclt 0x0000e7cf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x167a04 │ │ │ │ + bcs 0x167a30 │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ strmi pc, [r5], -r3, lsr #21 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000f9fd │ │ │ │ + @ instruction: 0xf000f9e7 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xeca6b │ │ │ │ + strne pc, [pc, #-965] @ 0xeca97 │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe754 │ │ │ │ + blls 0xfe780 │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xf806f78c │ │ │ │ + @ instruction: 0xfff0f78b │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109c6c │ │ │ │ + beq 0x109c98 │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - mlaseq r5, r4, ip, r2 │ │ │ │ + eorseq r2, r5, r4, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x167a90 │ │ │ │ + bcs 0x167abc │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ @ instruction: 0x4605fa5d │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000f9b7 │ │ │ │ + @ instruction: 0xf000f9a1 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xecaf7 │ │ │ │ + strne pc, [pc, #-965] @ 0xecb23 │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe7e0 │ │ │ │ + blls 0xfe80c │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xffc0f78b │ │ │ │ + @ instruction: 0xffaaf78b │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109cf8 │ │ │ │ + beq 0x109d24 │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - mlaseq r5, r8, ip, r2 │ │ │ │ + eorseq r2, r5, r8, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x167b1c │ │ │ │ + bcs 0x167b48 │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ @ instruction: 0x4605fa17 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000f971 │ │ │ │ + @ instruction: 0xf000f95b │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xecb83 │ │ │ │ + strne pc, [pc, #-965] @ 0xecbaf │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe86c │ │ │ │ + blls 0xfe898 │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xff7af78b │ │ │ │ + @ instruction: 0xff64f78b │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109d84 │ │ │ │ + beq 0x109db0 │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - mlaseq r5, ip, ip, r2 │ │ │ │ + eorseq r2, r5, ip, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x167ba8 │ │ │ │ + bcs 0x167bd4 │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ @ instruction: 0x4605f9d1 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000f92b │ │ │ │ + @ instruction: 0xf000f915 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xecc0f │ │ │ │ + strne pc, [pc, #-965] @ 0xecc3b │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe8f8 │ │ │ │ + blls 0xfe924 │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xff34f78b │ │ │ │ + @ instruction: 0xff1ef78b │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109e10 │ │ │ │ + beq 0x109e3c │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - eorseq r2, r5, r0, lsr #25 │ │ │ │ + ldrsbteq r2, [r5], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x229454 │ │ │ │ + bleq 0x229480 │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ strmi pc, [r5], -fp, lsl #19 │ │ │ │ @ instruction: 0xf79f4648 │ │ │ │ - @ instruction: 0xf000f8e5 │ │ │ │ + @ instruction: 0xf000f8cf │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad294 │ │ │ │ - blx 0x77e996 │ │ │ │ + blls 0x1ad2c0 │ │ │ │ + blx 0x77e9c2 │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - cdp2 7, 15, cr15, cr4, cr11, {4} │ │ │ │ + cdp2 7, 13, cr15, cr14, cr11, {4} │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xeccd7 │ │ │ │ + strne pc, [pc, #-965] @ 0xecd03 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - eorseq r2, r5, r4, lsr #25 │ │ │ │ + ldrsbteq r2, [r5], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x2294f8 │ │ │ │ + bleq 0x229524 │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ @ instruction: 0x4605f939 │ │ │ │ @ instruction: 0xf79f4648 │ │ │ │ - @ instruction: 0xf000f893 │ │ │ │ + @ instruction: 0xf000f87d │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad338 │ │ │ │ - blx 0x77ea3a │ │ │ │ + blls 0x1ad364 │ │ │ │ + blx 0x77ea66 │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - cdp2 7, 10, cr15, cr2, cr11, {4} │ │ │ │ + cdp2 7, 8, cr15, cr12, cr11, {4} │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xecd7b │ │ │ │ + strne pc, [pc, #-965] @ 0xecda7 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - eorseq r2, r5, r8, lsr #25 │ │ │ │ + ldrsbteq r2, [r5], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x22959c │ │ │ │ + bleq 0x2295c8 │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ strmi pc, [r5], -r7, ror #17 │ │ │ │ @ instruction: 0xf79f4648 │ │ │ │ - @ instruction: 0xf000f841 │ │ │ │ + @ instruction: 0xf000f82b │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad3dc │ │ │ │ - blx 0x77eade │ │ │ │ + blls 0x1ad408 │ │ │ │ + blx 0x77eb0a │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - cdp2 7, 5, cr15, cr0, cr11, {4} │ │ │ │ + cdp2 7, 3, cr15, cr10, cr11, {4} │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xece1f │ │ │ │ + strne pc, [pc, #-965] @ 0xece4b │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - eorseq r2, r5, ip, lsr #25 │ │ │ │ + ldrsbteq r2, [r5], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x229640 │ │ │ │ + bleq 0x22966c │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ @ instruction: 0x4605f895 │ │ │ │ @ instruction: 0xf79e4648 │ │ │ │ - @ instruction: 0xf000ffef │ │ │ │ + @ instruction: 0xf000ffd9 │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad480 │ │ │ │ - blx 0x77eb82 │ │ │ │ + blls 0x1ad4ac │ │ │ │ + blx 0x77ebae │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - ldc2l 7, cr15, [lr, #556]! @ 0x22c │ │ │ │ + stc2l 7, cr15, [r8, #556]! @ 0x22c │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xecec3 │ │ │ │ + strne pc, [pc, #-965] @ 0xeceef │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrhteq r2, [r5], -r0 │ │ │ │ + eorseq r2, r5, r0, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0xf64246f3 │ │ │ │ - @ instruction: 0xf2c04494 │ │ │ │ + vmls.i d20, d16, d0[1] │ │ │ │ andls r0, r1, #889192448 @ 0x35000000 │ │ │ │ @ instruction: 0xf844f7fe │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff9ef79e │ │ │ │ + @ instruction: 0xff88f79e │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xecde3 @ │ │ │ │ - beq 0x2296fc │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xece0f @ │ │ │ │ + beq 0x229728 │ │ │ │ @ instruction: 0x4642465b │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x153700 │ │ │ │ + bl 0x15372c │ │ │ │ ldmeq pc!, {r0, r1, r2, r7, r8} @ │ │ │ │ - ldc2 7, cr15, [r2, #556]! @ 0x22c │ │ │ │ + ldc2 7, cr15, [ip, #556] @ 0x22c │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ ldrbmi r7, [r4, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -226289,29 +226298,29 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ - ldrmi pc, [r8, r2, asr #12] │ │ │ │ + strbmi pc, [r8, r2, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ strmi pc, [r6], -r5, lsl #16 │ │ │ │ @ instruction: 0xf79e4648 │ │ │ │ - @ instruction: 0xf000ff5f │ │ │ │ + @ instruction: 0xf000ff49 │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ strcs r6, [r2, #-2146] @ 0xfffff79e │ │ │ │ @ instruction: 0x46424653 │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ ldmdavc ip!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x153778 │ │ │ │ + bl 0x1537a4 │ │ │ │ @ instruction: 0xf0040184 │ │ │ │ @ instruction: 0xf78b04fc │ │ │ │ - @ instruction: 0xf005fd75 │ │ │ │ + @ instruction: 0xf005fd5f │ │ │ │ ldrbmi r0, [fp], #-771 @ 0xfffffcfd │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c4444c │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 7, cr3, [r6, #-4] │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ @@ -226323,29 +226332,29 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0xf64246f3 │ │ │ │ - @ instruction: 0xf2c0449c │ │ │ │ + vmls.i d20, d16, d0[3] │ │ │ │ andls r0, r1, #889192448 @ 0x35000000 │ │ │ │ @ instruction: 0xffc2f7fd │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff1cf79e │ │ │ │ + @ instruction: 0xff06f79e │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xecee7 @ │ │ │ │ - beq 0x229800 │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xecf13 @ │ │ │ │ + beq 0x22982c │ │ │ │ @ instruction: 0x4642465b │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x153804 │ │ │ │ + bl 0x153830 │ │ │ │ ldmeq pc!, {r0, r1, r2, r7, r8} @ │ │ │ │ - ldc2 7, cr15, [r0, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2 7, cr15, [sl, #-556] @ 0xfffffdd4 │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ ldrbmi r7, [r4, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -226354,29 +226363,29 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ - strmi pc, [r0, r2, asr #12]! │ │ │ │ + ldrbmi pc, [r0, r2, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ strmi pc, [r6], -r3, lsl #31 │ │ │ │ @ instruction: 0xf79e4648 │ │ │ │ - @ instruction: 0xf000fedd │ │ │ │ + @ instruction: 0xf000fec7 │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ strcs r6, [r2, #-2146] @ 0xfffff79e │ │ │ │ @ instruction: 0x46424653 │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ ldmdavc ip!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x15387c │ │ │ │ + bl 0x1538a8 │ │ │ │ @ instruction: 0xf0040184 │ │ │ │ @ instruction: 0xf78b04fc │ │ │ │ - @ instruction: 0xf005fcf3 │ │ │ │ + @ instruction: 0xf005fcdd │ │ │ │ ldrbmi r0, [fp], #-771 @ 0xfffffcfd │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c4444c │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 7, cr3, [r6, #-4] │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ @@ -226390,397 +226399,397 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x468846f3 │ │ │ │ andls r4, r1, #28, 24 @ 0x1c00 │ │ │ │ @ instruction: 0xff44f7fd │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - mrc2 7, 4, pc, cr14, cr14, {4} │ │ │ │ + mcr2 7, 4, pc, cr8, cr14, {4} @ │ │ │ │ andeq pc, pc, r0 │ │ │ │ - bvs 0x19aa5e4 │ │ │ │ + bvs 0x19aa610 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed4ec │ │ │ │ + strle r0, [pc], #-2027 @ 0xed518 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [r2], -r7, lsr #16 │ │ │ │ ldrbmi r9, [fp], -r1, lsl #18 │ │ │ │ - bl 0x13edd8 │ │ │ │ + bl 0x13ee04 │ │ │ │ @ instruction: 0xf78b0147 │ │ │ │ - andcs pc, r0, #42240 @ 0xa500 │ │ │ │ + andcs pc, r0, #36608 @ 0x8f00 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - bl 0x27e634 │ │ │ │ + bl 0x27e660 │ │ │ │ ldrtmi r2, [fp], #-771 @ 0xfffffcfd │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ - bcs 0x1f9d38 │ │ │ │ + bcs 0x1f9d64 │ │ │ │ ldcleq 8, cr15, [r0], #524 @ 0x20c │ │ │ │ andscs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0xe7d5d1f0 │ │ │ │ - ldrhteq r2, [r5], -r4 │ │ │ │ + eorseq r2, r5, r4, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x468846f3 │ │ │ │ andls r4, r1, #28, 24 @ 0x1c00 │ │ │ │ mrc2 7, 7, pc, cr12, cr13, {7} │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - mrc2 7, 2, pc, cr6, cr14, {4} │ │ │ │ + mcr2 7, 2, pc, cr0, cr14, {4} @ │ │ │ │ andeq pc, pc, r0 │ │ │ │ - bvs 0x19aa674 │ │ │ │ + bvs 0x19aa6a0 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed57c │ │ │ │ + strle r0, [pc], #-2027 @ 0xed5a8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [r2], -r7, lsr #16 │ │ │ │ ldrbmi r9, [fp], -r1, lsl #18 │ │ │ │ - bl 0x13ee68 │ │ │ │ + bl 0x13ee94 │ │ │ │ @ instruction: 0xf78b0147 │ │ │ │ - andcs pc, r0, #23808 @ 0x5d00 │ │ │ │ + andcs pc, r0, #18176 @ 0x4700 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - bl 0x27e6c4 │ │ │ │ + bl 0x27e6f0 │ │ │ │ ldrtmi r2, [fp], #-771 @ 0xfffffcfd │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ - bcs 0x1f9dc8 │ │ │ │ + bcs 0x1f9df4 │ │ │ │ ldcleq 8, cr15, [r0], #524 @ 0x20c │ │ │ │ andscs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0xe7d5d1f0 │ │ │ │ - ldrhteq r2, [r5], -r8 │ │ │ │ + eorseq r2, r5, r8, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ ldcmi 6, cr4, [ip], {14} │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ @ instruction: 0x4605feb1 │ │ │ │ @ instruction: 0xf79e4638 │ │ │ │ - eorseq pc, r1, #11, 28 @ 0xb0 │ │ │ │ - bvs 0x14eaa0c │ │ │ │ + eorseq pc, r1, #15680 @ 0x3d40 │ │ │ │ + bvs 0x14eaa38 │ │ │ │ andeq pc, pc, r0 │ │ │ │ cmppvs pc, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - blvs 0x19aa714 │ │ │ │ + blvs 0x19aa740 │ │ │ │ ldmdane lr!, {r1, r3, r4, r5, r7, sl, lr}^ │ │ │ │ - strle r0, [pc], #-2027 @ 0xed61c │ │ │ │ + strle r0, [pc], #-2027 @ 0xed648 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulls r0, r4, r8 │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfef28 │ │ │ │ + blls 0xfef54 │ │ │ │ orreq lr, r9, r1, lsl #22 │ │ │ │ - stc2 7, cr15, [ip], {139} @ 0x8b │ │ │ │ + blx 0xffeab4aa │ │ │ │ andseq pc, r9, sl, lsr #16 │ │ │ │ @ instruction: 0xf8260c00 │ │ │ │ bfi r0, r9, #0, #32 │ │ │ │ - ldrhteq r2, [r5], -ip │ │ │ │ + eorseq r2, r5, ip, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ ldcmi 6, cr4, [ip], {14} │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ strmi pc, [r5], -fp, ror #28 │ │ │ │ @ instruction: 0xf79e4638 │ │ │ │ - eorseq pc, r1, #12608 @ 0x3140 │ │ │ │ - bvs 0x14eaa98 │ │ │ │ + eorseq pc, r1, #11200 @ 0x2bc0 │ │ │ │ + bvs 0x14eaac4 │ │ │ │ andeq pc, pc, r0 │ │ │ │ cmppvs pc, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - blvs 0x19aa7a0 │ │ │ │ + blvs 0x19aa7cc │ │ │ │ ldmdane lr!, {r1, r3, r4, r5, r7, sl, lr}^ │ │ │ │ - strle r0, [pc], #-2027 @ 0xed6a8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xed6d4 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulls r0, r4, r8 │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfefb4 │ │ │ │ + blls 0xfefe0 │ │ │ │ orreq lr, r9, r1, lsl #22 │ │ │ │ - blx 0xff2ab50a │ │ │ │ + blx 0xfed2b536 │ │ │ │ andseq pc, r9, sl, lsr #16 │ │ │ │ @ instruction: 0xf8260c00 │ │ │ │ bfi r0, r9, #0, #32 │ │ │ │ - eorseq r2, r5, r0, asr #25 │ │ │ │ + ldrshteq r2, [r5], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f1 │ │ │ │ ldrdge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ andls r2, r1, #0, 10 │ │ │ │ mcr2 7, 1, pc, cr6, cr13, {7} @ │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - stc2 7, cr15, [r0, #632] @ 0x278 │ │ │ │ + stc2l 7, cr15, [sl, #-632]! @ 0xfffffd88 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ ldrbeq r4, [r1, r0, asr #12]! │ │ │ │ @ instruction: 0xf815d50f │ │ │ │ stmdbls r1, {r1, r3, lr} │ │ │ │ stmiaeq r4!, {r0, r5, r6, fp, ip}^ │ │ │ │ - blx 0xfe72b566 │ │ │ │ + blx 0xfe1ab592 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ adceq r4, r4, fp, asr r4 │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c44444 │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnle r2, r4, lsl #26 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - eorseq r2, r5, r4, asr #25 │ │ │ │ + ldrshteq r2, [r5], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f1 │ │ │ │ ldrdge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ andls r2, r1, #0, 10 │ │ │ │ stc2l 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - ldc2 7, cr15, [lr, #-632]! @ 0xfffffd88 │ │ │ │ + stc2 7, cr15, [r8, #-632]! @ 0xfffffd88 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ ldrbeq r4, [r1, r0, asr #12]! │ │ │ │ @ instruction: 0xf815d50f │ │ │ │ stmdbls r1, {r1, r3, lr} │ │ │ │ stmiaeq r4!, {r0, r5, r6, fp, ip}^ │ │ │ │ - blx 0x16ab5ea │ │ │ │ + blx 0x112b616 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ adceq r4, r4, fp, asr r4 │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c44444 │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnle r2, r4, lsl #26 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - eorseq r2, r5, r8, asr #25 │ │ │ │ + ldrshteq r2, [r5], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x16840c │ │ │ │ - ldrmi pc, [r4], #1602 @ 0x642 │ │ │ │ + blcs 0x168438 │ │ │ │ + strbmi pc, [r4], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12aec4 │ │ │ │ + bvs 0xfe12aef0 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ ldc2 7, cr15, [ip, #1012] @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r6], #632 @ 0x278 │ │ │ │ + stc2l 7, cr15, [r0], #632 @ 0x278 │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed83c │ │ │ │ + strle r0, [pc], #-2027 @ 0xed868 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d3870 │ │ │ │ - bl 0x36e46c │ │ │ │ - blx 0x530872 │ │ │ │ + bl 0x3d389c │ │ │ │ + bl 0x36e498 │ │ │ │ + blx 0x53089e │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a205c │ │ │ │ + blls 0x1a2088 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - @ instruction: 0xe7d7fb5d │ │ │ │ + ldrb pc, [r7, r7, asr #22] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x1684a4 │ │ │ │ - ldrmi pc, [r8], #1602 @ 0x642 │ │ │ │ + blcs 0x1684d0 │ │ │ │ + strbmi pc, [r8], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12af5c │ │ │ │ + bvs 0xfe12af88 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ ldc2l 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [sl], #632 @ 0x278 │ │ │ │ + ldc2 7, cr15, [r4], {158} @ 0x9e │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed8d4 │ │ │ │ + strle r0, [pc], #-2027 @ 0xed900 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d3908 │ │ │ │ - bl 0x36e504 │ │ │ │ - blx 0x53090a │ │ │ │ + bl 0x3d3934 │ │ │ │ + bl 0x36e530 │ │ │ │ + blx 0x530936 │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a20f4 │ │ │ │ + blls 0x1a2120 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - bfi pc, r1, #22, #2 @ │ │ │ │ + @ instruction: 0xe7d7fafb │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x16853c │ │ │ │ - ldrmi pc, [ip], #1602 @ 0x642 │ │ │ │ + blcs 0x168568 │ │ │ │ + strbmi pc, [ip], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12aff4 │ │ │ │ + bvs 0xfe12b020 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ stc2 7, cr15, [r4, #-1012] @ 0xfffffc0c │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - mrrc2 7, 9, pc, lr, cr14 @ │ │ │ │ + mcrr2 7, 9, pc, r8, cr14 @ │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed96c │ │ │ │ + strle r0, [pc], #-2027 @ 0xed998 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d39a0 │ │ │ │ - bl 0x36e59c │ │ │ │ - blx 0x5309a2 │ │ │ │ + bl 0x3d39cc │ │ │ │ + bl 0x36e5c8 │ │ │ │ + blx 0x5309ce │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a218c │ │ │ │ + blls 0x1a21b8 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - ldrb pc, [r7, r5, asr #21] @ │ │ │ │ + ldrb pc, [r7, pc, lsr #21] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x1685d4 │ │ │ │ - strtmi pc, [r0], #1602 @ 0x642 │ │ │ │ + blcs 0x168600 │ │ │ │ + ldrbmi pc, [r0], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12b08c │ │ │ │ + bvs 0xfe12b0b8 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ ldc2 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [r2], {158} @ 0x9e │ │ │ │ + blx 0x2b89a │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xeda04 │ │ │ │ + strle r0, [pc], #-2027 @ 0xeda30 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d3a38 │ │ │ │ - bl 0x36e634 │ │ │ │ - blx 0x530a3a │ │ │ │ + bl 0x3d3a64 │ │ │ │ + bl 0x36e660 │ │ │ │ + blx 0x530a66 │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a2224 │ │ │ │ + blls 0x1a2250 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - @ instruction: 0xe7d7fa79 │ │ │ │ + ldrb pc, [r7, r3, ror #20] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329bac │ │ │ │ + bleq 0x329bd8 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ @ instruction: 0x4605fc71 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fbcb │ │ │ │ + @ instruction: 0xf000fbb5 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ @ instruction: 0xf6426362 │ │ │ │ - vabdl.s8 q10, d16, d20 │ │ │ │ + vqshl.s64 q10, q2, #0 │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f38c │ │ │ │ + bl 0x27f3b8 │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a2f04 │ │ │ │ + blne 0xff9a2f30 │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee2b0 │ │ │ │ + bl 0x2ee2dc │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1adcfc │ │ │ │ - blx 0x52e7be │ │ │ │ - bls 0x235ee8 │ │ │ │ + bl 0x1add28 │ │ │ │ + blx 0x52e7ea │ │ │ │ + bls 0x235f14 │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d288 │ │ │ │ - blls 0x1fe2d8 │ │ │ │ - blls 0x1d26d0 │ │ │ │ - blx 0xf2b900 │ │ │ │ + b 0x117d2b4 │ │ │ │ + blls 0x1fe304 │ │ │ │ + blls 0x1d26fc │ │ │ │ + blx 0x9ab92c │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226788,40 +226797,40 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329c50 │ │ │ │ + bleq 0x329c7c │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ @ instruction: 0x4605fc1f │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fb79 │ │ │ │ + @ instruction: 0xf000fb63 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ @ instruction: 0xf6426362 │ │ │ │ - vabdl.s8 q10, d16, d24 │ │ │ │ + vqshl.s64 q10, q4, #0 │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f430 │ │ │ │ + bl 0x27f45c │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a2fa8 │ │ │ │ + blne 0xff9a2fd4 │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee354 │ │ │ │ + bl 0x2ee380 │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1adda0 │ │ │ │ - blx 0x52e862 │ │ │ │ - bls 0x235f8c │ │ │ │ + bl 0x1addcc │ │ │ │ + blx 0x52e88e │ │ │ │ + bls 0x235fb8 │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d32c │ │ │ │ - blls 0x1fe37c │ │ │ │ - blls 0x1d2774 │ │ │ │ - @ instruction: 0xf9e6f78b │ │ │ │ + b 0x117d358 │ │ │ │ + blls 0x1fe3a8 │ │ │ │ + blls 0x1d27a0 │ │ │ │ + @ instruction: 0xf9d0f78b │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226829,40 +226838,40 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329cf4 │ │ │ │ + bleq 0x329d20 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ strmi pc, [r5], -sp, asr #23 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fb27 │ │ │ │ + @ instruction: 0xf000fb11 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ @ instruction: 0xf6426362 │ │ │ │ - vabdl.s8 q10, d16, d28 │ │ │ │ + vqshl.s64 q10, q6, #0 │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f4d4 │ │ │ │ + bl 0x27f500 │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a304c │ │ │ │ + blne 0xff9a3078 │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee3f8 │ │ │ │ + bl 0x2ee424 │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1ade44 │ │ │ │ - blx 0x52e906 │ │ │ │ - bls 0x236030 │ │ │ │ + bl 0x1ade70 │ │ │ │ + blx 0x52e932 │ │ │ │ + bls 0x23605c │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d3d0 │ │ │ │ - blls 0x1fe420 │ │ │ │ - blls 0x1d2818 │ │ │ │ - @ instruction: 0xf994f78b │ │ │ │ + b 0x117d3fc │ │ │ │ + blls 0x1fe44c │ │ │ │ + blls 0x1d2844 │ │ │ │ + @ instruction: 0xf97ef78b │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226870,40 +226879,40 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329d98 │ │ │ │ + bleq 0x329dc4 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ @ instruction: 0x4605fb7b │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fad5 │ │ │ │ + @ instruction: 0xf000fabf │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ @ instruction: 0xf6426362 │ │ │ │ - vqshl.s64 d20, d16, #0 │ │ │ │ + vqdmlsl.s q10, d16, d0[4] │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f578 │ │ │ │ + bl 0x27f5a4 │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a30f0 │ │ │ │ + blne 0xff9a311c │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee49c │ │ │ │ + bl 0x2ee4c8 │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1adee8 │ │ │ │ - blx 0x52e9aa │ │ │ │ - bls 0x2360d4 │ │ │ │ + bl 0x1adf14 │ │ │ │ + blx 0x52e9d6 │ │ │ │ + bls 0x236100 │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d474 │ │ │ │ - blls 0x1fe4c4 │ │ │ │ - blls 0x1d28bc │ │ │ │ - @ instruction: 0xf942f78b │ │ │ │ + b 0x117d4a0 │ │ │ │ + blls 0x1fe4f0 │ │ │ │ + blls 0x1d28e8 │ │ │ │ + @ instruction: 0xf92cf78b │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226912,30 +226921,30 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x469246f3 │ │ │ │ - blx 0xc2bcfa │ │ │ │ + blx 0xc2bd26 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - ldrmi pc, [r4], #1602 @ 0x642 │ │ │ │ + strbmi pc, [r4], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - blx 0xfe1abb8c │ │ │ │ + blx 0x1c2bbb8 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xed81b @ │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xed847 @ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4640463b │ │ │ │ strle r0, [r9, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf902f78b │ │ │ │ + @ instruction: 0xf8ecf78b │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ strbmi r7, [ip, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226946,61 +226955,61 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ strmi pc, [r5], -sp, ror #21 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fa47 │ │ │ │ + @ instruction: 0xf000fa31 │ │ │ │ @ instruction: 0xf642070f │ │ │ │ - @ instruction: 0xf2c04698 │ │ │ │ + vmlsl.s q10, d16, d0[2] │ │ │ │ vst1.8 {d16-d18}, [r7 :256], r5 │ │ │ │ strcs r6, [r2], #-1890 @ 0xfffff89e │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [sl], #-1595 @ 0xfffff9c5 │ │ │ │ strbeq r4, [r9, r0, asr #12]! │ │ │ │ ldmdavc r1!, {r0, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ ldcleq 0, cr15, [ip], #4 │ │ │ │ andcs lr, r2, #12, 22 @ 0x3000 │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ @ instruction: 0xf8d24442 │ │ │ │ @ instruction: 0xf8cd2cf0 │ │ │ │ @ instruction: 0xf78bb000 │ │ │ │ - strcc pc, [r1], #-2239 @ 0xfffff741 │ │ │ │ - strne pc, [pc, #-965] @ 0xeda07 │ │ │ │ + strcc pc, [r1], #-2217 @ 0xfffff757 │ │ │ │ + strne pc, [pc, #-965] @ 0xeda33 │ │ │ │ stccs 6, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x469246f3 │ │ │ │ - blx 0xfebabdfc │ │ │ │ + blx 0xfebabe28 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - ldrmi pc, [ip], #1602 @ 0x642 │ │ │ │ + strbmi pc, [ip], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - blx 0x12bc90 │ │ │ │ + @ instruction: 0xf9eaf79e │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xed91f @ │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xed94b @ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4640463b │ │ │ │ strle r0, [r9, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf880f78b │ │ │ │ + @ instruction: 0xf86af78b │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ strbmi r7, [ip, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -227011,186 +227020,186 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ strmi pc, [r5], -fp, ror #20 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000f9c5 │ │ │ │ + @ instruction: 0xf000f9af │ │ │ │ @ instruction: 0xf642070f │ │ │ │ - vsubhn.i16 d20, q8, q8 │ │ │ │ + @ instruction: 0xf2c046d0 │ │ │ │ vst1.8 {d16-d18}, [r7 :256], r5 │ │ │ │ strcs r6, [r2], #-1890 @ 0xfffff89e │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [sl], #-1595 @ 0xfffff9c5 │ │ │ │ strbeq r4, [r9, r0, asr #12]! │ │ │ │ ldmdavc r1!, {r0, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ ldcleq 0, cr15, [ip], #4 │ │ │ │ andcs lr, r2, #12, 22 @ 0x3000 │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ @ instruction: 0xf8d24442 │ │ │ │ @ instruction: 0xf8cd2cf0 │ │ │ │ @ instruction: 0xf78bb000 │ │ │ │ - strcc pc, [r1], #-2109 @ 0xfffff7c3 │ │ │ │ - strne pc, [pc, #-965] @ 0xedb0b │ │ │ │ + strcc pc, [r1], #-2087 @ 0xfffff7d9 │ │ │ │ + strne pc, [pc, #-965] @ 0xedb37 │ │ │ │ stccs 6, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], pc, lsl #12 │ │ │ │ - ldrtmi pc, [r4], #1602 @ 0x642 @ │ │ │ │ + strbtmi pc, [r4], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ - blx 0xa2bf08 │ │ │ │ + blx 0xa2bf34 │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf97ef79e │ │ │ │ + @ instruction: 0xf968f79e │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x1aa068 │ │ │ │ - strle r0, [pc], #-2027 @ 0xedf30 │ │ │ │ + beq 0x1aa094 │ │ │ │ + strle r0, [pc], #-2027 @ 0xedf5c │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mul r0, r4, r8 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ - blx 0x870f6a │ │ │ │ + blx 0x870f96 │ │ │ │ @ instruction: 0xf00cb10a │ │ │ │ ldrtmi r0, [fp], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #15110 @ 0x3b06 │ │ │ │ - bl 0x1bf138 │ │ │ │ + bl 0x1bf164 │ │ │ │ @ instruction: 0xf10c036c │ │ │ │ @ instruction: 0xf1bc3cff │ │ │ │ @ instruction: 0xf8933fff │ │ │ │ - b 0x11bd33c │ │ │ │ + b 0x11bd368 │ │ │ │ mvnle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r3, lsl #22 │ │ │ │ strbmi r9, [r3], -r0, lsl #6 │ │ │ │ - @ instruction: 0xffdcf78a │ │ │ │ + @ instruction: 0xffc6f78a │ │ │ │ svclt 0x0000e7d0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], pc, lsl #12 │ │ │ │ - ldrtmi pc, [r8], #1602 @ 0x642 @ │ │ │ │ + strbtmi pc, [r8], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf9d2f7fd │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf92cf79e │ │ │ │ + @ instruction: 0xf916f79e │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x1aa10c │ │ │ │ - strle r0, [pc], #-2027 @ 0xedfd4 │ │ │ │ + beq 0x1aa138 │ │ │ │ + strle r0, [pc], #-2027 @ 0xee000 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mul r0, r4, r8 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ - blx 0x87100e │ │ │ │ + blx 0x87103a │ │ │ │ @ instruction: 0xf00cb10a │ │ │ │ ldrtmi r0, [fp], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #15110 @ 0x3b06 │ │ │ │ - bl 0x1bf1dc │ │ │ │ + bl 0x1bf208 │ │ │ │ @ instruction: 0xf10c036c │ │ │ │ @ instruction: 0xf1bc3cff │ │ │ │ @ instruction: 0xf8933fff │ │ │ │ - b 0x11bd3e0 │ │ │ │ + b 0x11bd40c │ │ │ │ mvnle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r3, lsl #22 │ │ │ │ strbmi r9, [r3], -r0, lsl #6 │ │ │ │ - @ instruction: 0xff8af78a │ │ │ │ + @ instruction: 0xff74f78a │ │ │ │ svclt 0x0000e7d0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mcrrne 0, 8, fp, lr, cr5 │ │ │ │ ldrmi r4, [r3], r0, lsl #13 │ │ │ │ @ instruction: 0xf6420236 │ │ │ │ - @ instruction: 0xf2c044bc │ │ │ │ + vmls.i d20, d16, d0[7] │ │ │ │ @ instruction: 0xf8cd0435 │ │ │ │ @ instruction: 0xf7fde008 │ │ │ │ @ instruction: 0x4605f97f │ │ │ │ @ instruction: 0xf5064640 │ │ │ │ @ instruction: 0xf79e6a4f │ │ │ │ - @ instruction: 0xf000f8d7 │ │ │ │ + @ instruction: 0xf000f8c1 │ │ │ │ @ instruction: 0xf506000f │ │ │ │ vst1.8 {d22-d24}, [r0 :256] │ │ │ │ strbmi r6, [r2], #1890 @ 0x762 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strls r4, [r3], -r6, asr #8 │ │ │ │ @ instruction: 0x07ea463b │ │ │ │ @ instruction: 0xf894d50f │ │ │ │ strbmi ip, [r0], -r0 │ │ │ │ vmlals.f32 s18, s4, s6 │ │ │ │ orreq lr, ip, fp, lsl #22 │ │ │ │ ands pc, ip, sl, lsr r8 @ │ │ │ │ andscs pc, ip, r2, lsr r8 @ │ │ │ │ - b 0x11938a0 │ │ │ │ + b 0x11938cc │ │ │ │ @ instruction: 0xf78a420e │ │ │ │ - strcc pc, [r1], #-3919 @ 0xfffff0b1 │ │ │ │ - strne pc, [pc, #-965] @ 0xedce7 │ │ │ │ + strcc pc, [r1], #-3897 @ 0xfffff0c7 │ │ │ │ + strne pc, [pc, #-965] @ 0xedd13 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mcrrne 0, 8, fp, lr, cr5 │ │ │ │ ldrmi r4, [r3], r0, lsl #13 │ │ │ │ @ instruction: 0xf6420236 │ │ │ │ - vmls.i d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c044f0 │ │ │ │ @ instruction: 0xf8cd0435 │ │ │ │ @ instruction: 0xf7fde008 │ │ │ │ @ instruction: 0x4605f937 │ │ │ │ @ instruction: 0xf5064640 │ │ │ │ @ instruction: 0xf79e6a4f │ │ │ │ - @ instruction: 0xf000f88f │ │ │ │ + @ instruction: 0xf000f879 │ │ │ │ @ instruction: 0xf506000f │ │ │ │ vst1.8 {d22-d24}, [r0 :256] │ │ │ │ strbmi r6, [r2], #1890 @ 0x762 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strls r4, [r3], -r6, asr #8 │ │ │ │ @ instruction: 0x07ea463b │ │ │ │ @ instruction: 0xf894d50f │ │ │ │ strbmi ip, [r0], -r0 │ │ │ │ vmlals.f32 s18, s4, s6 │ │ │ │ orreq lr, ip, fp, lsl #22 │ │ │ │ ands pc, ip, sl, lsr r8 @ │ │ │ │ andscs pc, ip, r2, lsr r8 @ │ │ │ │ - b 0x1193930 │ │ │ │ + b 0x119395c │ │ │ │ @ instruction: 0xf78a420e │ │ │ │ - strcc pc, [r1], #-3847 @ 0xfffff0f9 │ │ │ │ - strne pc, [pc, #-965] @ 0xedd77 │ │ │ │ + strcc pc, [r1], #-3825 @ 0xfffff10f │ │ │ │ + strne pc, [pc, #-965] @ 0xedda3 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -227198,30 +227207,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ @ instruction: 0x4605f8f5 │ │ │ │ @ instruction: 0xf79e4638 │ │ │ │ - @ instruction: 0xf000f84f │ │ │ │ + @ instruction: 0xf000f839 │ │ │ │ @ instruction: 0xf642060f │ │ │ │ - vmul.i d20, d16, d0[1] │ │ │ │ + @ instruction: 0xf2c048f4 │ │ │ │ vst2.8 {d16-d17}, [r6 :256], r5 │ │ │ │ strcs r6, [r0], #-1634 @ 0xfffff99e │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbmi r4, [ip], #1587 @ 0x633 │ │ │ │ @ instruction: 0x07ea4638 │ │ │ │ @ instruction: 0xf818d50e │ │ │ │ - bl 0x1761b0 │ │ │ │ + bl 0x1761dc │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x16e3f0 │ │ │ │ + bl 0x16e41c │ │ │ │ ldrtmi r2, [sl], #-524 @ 0xfffffdf4 │ │ │ │ ldclcs 8, cr15, [r0], #840 @ 0x348 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 12, cr15, cr6, cr10, {4} │ │ │ │ + cdp2 7, 11, cr15, cr0, cr10, {4} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -227230,69 +227239,69 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ @ instruction: 0x4605f8b3 │ │ │ │ - @ instruction: 0xf79e4638 │ │ │ │ - @ instruction: 0xf000f80d │ │ │ │ + @ instruction: 0xf79d4638 │ │ │ │ + @ instruction: 0xf000fff7 │ │ │ │ @ instruction: 0xf642060f │ │ │ │ - vmul.i d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c048f8 │ │ │ │ vst2.8 {d16-d17}, [r6 :256], r5 │ │ │ │ strcs r6, [r0], #-1634 @ 0xfffff99e │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbmi r4, [ip], #1587 @ 0x633 │ │ │ │ @ instruction: 0x07ea4638 │ │ │ │ @ instruction: 0xf818d50e │ │ │ │ - bl 0x176234 │ │ │ │ + bl 0x176260 │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x16e474 │ │ │ │ + bl 0x16e4a0 │ │ │ │ ldrtmi r2, [sl], #-524 @ 0xfffffdf4 │ │ │ │ ldclcs 8, cr15, [r0], #840 @ 0x348 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 8, cr15, cr4, cr10, {4} │ │ │ │ + cdp2 7, 6, cr15, cr14, cr10, {4} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45464 │ │ │ │ + bl 0xfec45490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ - bls 0x16c544 │ │ │ │ + bls 0x16c570 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - blx 0x18bb2b8 │ │ │ │ + blx 0x18bb2e4 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c01f04 │ │ │ │ - b 0xfe1722d0 │ │ │ │ + b 0xfe1722fc │ │ │ │ strbmi r0, [r4, #-769]! @ 0xfffffcff │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #6787 @ 0x1a83 │ │ │ │ andcc pc, r0, ip, asr #17 │ │ │ │ ldrtmi sp, [r0], -sp, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b919 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec454c0 │ │ │ │ + bl 0xfec454ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ - bls 0x12c4f0 │ │ │ │ + bls 0x12c51c │ │ │ │ @ instruction: 0xf1029901 │ │ │ │ andcc r3, pc, #65280 @ 0xff00 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strle r0, [r7, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, ip, r9 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @@ -227300,22 +227309,22 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldrmi r3, [r4, #257] @ 0x101 │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000b8ef │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45514 │ │ │ │ + bl 0xfec45540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf85ef7fd │ │ │ │ cdpeq 1, 0, cr15, cr2, cr4, {5} │ │ │ │ strcc r1, [lr], #-3753 @ 0xfffff157 │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ svccc 0x0002f93e │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ ldrbmi r0, [r4, #-143]! @ 0xffffff71 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorscs pc, r2, r5, asr r8 @ │ │ │ │ @@ -227325,25 +227334,25 @@ │ │ │ │ andeq lr, r3, #8192 @ 0x2000 │ │ │ │ movweq lr, #10828 @ 0x2a4c │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b8bd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45578 │ │ │ │ + bl 0xfec455a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf82cf7fd │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ vmax.f32 d17, d3, d25 │ │ │ │ - @ instruction: 0xf2c014b8 │ │ │ │ + vmls.i d17, d16, d0[6] │ │ │ │ @ instruction: 0xf85e0435 │ │ │ │ - blx 0x18bdfb0 │ │ │ │ + blx 0x18bdfdc │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorsgt pc, ip, r4, asr r8 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -227351,112 +227360,112 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b889 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec455e0 │ │ │ │ + bl 0xfec4560c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x1367f8 │ │ │ │ + bcc 0x136824 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc r3, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8013b18 │ │ │ │ strbmi r3, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0x4620d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000b861 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45630 │ │ │ │ + bl 0xfec4565c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xffd0f7fc │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ - blx 0x18af924 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ + blx 0x18af950 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blx 0xfedae69c │ │ │ │ + blx 0xfedae6c8 │ │ │ │ addsmi pc, r4, #201326594 @ 0xc000002 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ tstpeq r0, #-1073741784 @ p-variant is OBSOLETE @ 0xc0000028 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b831 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45690 │ │ │ │ + bl 0xfec456bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xffa0f7fc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe1de5bc │ │ │ │ - b 0x1af0d8 │ │ │ │ - b 0xfe1af104 │ │ │ │ + b 0xfe1de5e8 │ │ │ │ + b 0x1af104 │ │ │ │ + b 0xfe1af130 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec456ec │ │ │ │ + bl 0xfec45718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xff72f7fc │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ - blx 0x18af9e0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ + blx 0x18afa0c │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ - blx 0xfe7ee758 │ │ │ │ + blx 0xfe7ee784 │ │ │ │ addsmi pc, r4, #156, 24 @ 0x9c00 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ movweq lr, #59939 @ 0xea23 │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bfd5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45748 │ │ │ │ + bl 0xfec45774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xff44f7fc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ ldrbmi fp, [r4, #-2587]! @ 0xfffff5e5 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ @@ -227464,62 +227473,62 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bfa7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec457a4 │ │ │ │ + bl 0xfec457d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xff16f7fc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svccc 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ - b 0xfe17fbac │ │ │ │ - b 0x1bf2ac │ │ │ │ - b 0xfe1af214 │ │ │ │ + b 0xfe17fbd8 │ │ │ │ + b 0x1bf2d8 │ │ │ │ + b 0xfe1af240 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x007af7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec457fc │ │ │ │ + bl 0xfec45828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ strmi pc, [r4], -r9, ror #29 │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ - cdpne 2, 11, cr15, cr8, cr3, {2} │ │ │ │ + cdpne 2, 14, cr15, cr8, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ stmdbls r1, {r0, r2, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ - strcs pc, [pc], #-964 @ 0xee624 │ │ │ │ - bl 0x488674 │ │ │ │ + strcs pc, [pc], #-964 @ 0xee650 │ │ │ │ + bl 0x4886a0 │ │ │ │ @ instruction: 0xf85e07c5 │ │ │ │ - blx 0xfe5c6704 │ │ │ │ + blx 0xfe5c6730 │ │ │ │ ldmdavs r3, {r0, r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs pc, {r0, r2, r3, r4, r5, r6, fp, sp, lr} @ │ │ │ │ rsbsmi fp, fp, fp, lsl sl │ │ │ │ stmdavs lr, {r0, r1, r4, r5, lr}^ │ │ │ │ andvs r4, fp, fp, ror r0 │ │ │ │ movweq lr, #51846 @ 0xca86 │ │ │ │ rsbsmi r4, r3, fp, lsr #32 │ │ │ │ - bl 0x48677c │ │ │ │ + bl 0x4867a8 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ stmvs ip, {r2, r4, r5, sp, lr} │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - blt 0x57ae68 │ │ │ │ + blt 0x57ae94 │ │ │ │ rsbmi fp, r2, fp, lsl sl │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ @@ -227528,312 +227537,312 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0xf1044683 │ │ │ │ @ instruction: 0xf7fc0a08 │ │ │ │ vceq.f32 d31, d19, d17 │ │ │ │ - @ instruction: 0xf2c01eb8 │ │ │ │ + vqrdmlah.s d17, d16, d0[6] │ │ │ │ @ instruction: 0xf1a40e35 │ │ │ │ @ instruction: 0xf1a50c08 │ │ │ │ @ instruction: 0xf85c0108 │ │ │ │ @ instruction: 0xf8519f08 │ │ │ │ strbmi r5, [r2, #3848]! @ 0xf08 │ │ │ │ movwmi lr, #39503 @ 0x9a4f │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x11c8804 │ │ │ │ + b 0x11c8830 │ │ │ │ sbclt r4, r2, #1207959552 @ 0x48000000 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ stmiaeq r2, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ eorsvs pc, r2, lr, asr r8 @ │ │ │ │ andsmi lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14db14c │ │ │ │ + b 0x14db178 │ │ │ │ @ instruction: 0xf8d84202 │ │ │ │ - b 0x118e6f8 │ │ │ │ - b 0x11bef50 │ │ │ │ - b 0xfe17f300 │ │ │ │ - b 0xfe1aef10 │ │ │ │ - b 0x16f30c │ │ │ │ - b 0x1aef1c │ │ │ │ - b 0xfe16f318 │ │ │ │ - b 0xfe1aef20 │ │ │ │ + b 0x118e724 │ │ │ │ + b 0x11bef7c │ │ │ │ + b 0xfe17f32c │ │ │ │ + b 0xfe1aef3c │ │ │ │ + b 0x16f338 │ │ │ │ + b 0x1aef48 │ │ │ │ + b 0xfe16f344 │ │ │ │ + b 0xfe1aef4c │ │ │ │ subvs r0, sl, r5, lsl #6 │ │ │ │ bicsle r6, r0, fp │ │ │ │ pop {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bee9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 2, pc, cr6, cr12, {7} │ │ │ │ - blx 0x18d4b3c │ │ │ │ - bls 0x12d93c │ │ │ │ - cdpne 2, 11, cr15, cr8, cr3, {2} │ │ │ │ + blx 0x18d4b68 │ │ │ │ + bls 0x12d968 │ │ │ │ + cdpne 2, 14, cr15, cr8, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ - strcs pc, [pc], #-960 @ 0xee748 │ │ │ │ + strcs pc, [pc], #-960 @ 0xee774 │ │ │ │ strtmi r6, [r8], -fp, lsl #16 │ │ │ │ - bl 0x4888ac │ │ │ │ + bl 0x4888d8 │ │ │ │ @ instruction: 0xf85e05cc │ │ │ │ - b 0xfe2c6848 │ │ │ │ + b 0xfe2c6874 │ │ │ │ @ instruction: 0xf8d20c03 │ │ │ │ - b 0x40e760 │ │ │ │ + b 0x40e78c │ │ │ │ stmdavs sp!, {r1, r2, sl, fp}^ │ │ │ │ streq lr, [r3], -ip, lsl #21 │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ movweq lr, #27272 @ 0x6a88 │ │ │ │ @ instruction: 0xf85e402b │ │ │ │ rsbsmi r5, r3, r4, lsr r0 │ │ │ │ - bl 0x4868a8 │ │ │ │ + bl 0x4868d4 │ │ │ │ ldmib r1, {r2, r6, r7, r8, r9}^ │ │ │ │ ldmdavs lr, {r1, r9, sl, fp, lr}^ │ │ │ │ movwgt lr, #10706 @ 0x29d2 │ │ │ │ andeq lr, lr, #140, 20 @ 0x8c000 │ │ │ │ eorsmi r4, r2, r3, rrx │ │ │ │ - b 0xfe17e840 │ │ │ │ + b 0xfe17e86c │ │ │ │ rsbmi r0, r3, lr, lsl #4 │ │ │ │ addvs r6, fp, sl, asr #1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bea1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec459b0 │ │ │ │ + bl 0xfec459dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7fc9101 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ - @ instruction: 0x13b8f243 │ │ │ │ + mvnne pc, #805306372 @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.u8 q11, d0, d18 │ │ │ │ strtmi r2, [r8], -pc, lsl #24 │ │ │ │ - bl 0x1c8810 │ │ │ │ + bl 0x1c883c │ │ │ │ subsmi r0, r5, lr, asr #13 │ │ │ │ eorscs pc, lr, r3, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s10, s5 │ │ │ │ stmdavs r5!, {r1, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r2, #581632 @ 0x8e000 │ │ │ │ ldrd pc, [r4], -r6 │ │ │ │ andvs r6, sl, lr, asr #16 │ │ │ │ andeq lr, r5, #548864 @ 0x86000 │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ andeq lr, r6, #581632 @ 0x8e000 │ │ │ │ - bl 0x1c6930 │ │ │ │ + bl 0x1c695c │ │ │ │ @ instruction: 0xf85302cc │ │ │ │ ldmib r1, {r2, r3, r4, r5, lr, pc}^ │ │ │ │ ldmdavs r3, {r1, r8, sl, sp, lr}^ │ │ │ │ and lr, r2, #212, 18 @ 0x350000 │ │ │ │ - b 0xfe27e9c4 │ │ │ │ - b 0xbf2058 │ │ │ │ - b 0x9b185c │ │ │ │ + b 0xfe27e9f0 │ │ │ │ + b 0xbf2084 │ │ │ │ + b 0x9b1888 │ │ │ │ rsbmi r0, fp, r2, lsl #6 │ │ │ │ andeq lr, r6, #140, 20 @ 0x8c000 │ │ │ │ movwcs lr, #10689 @ 0x29c1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000be57 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45a44 │ │ │ │ + bl 0xfec45a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x136c5c │ │ │ │ + bcc 0x136c88 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ @ instruction: 0xf992d505 │ │ │ │ - blcs 0xfa86c │ │ │ │ + blcs 0xfa898 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnsle r4, r1, ror #10 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mrclt 7, 1, APSR_nzcv, cr0, cr12, {7} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45a90 │ │ │ │ + bl 0xfec45abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stc2 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ - blx 0x18afd84 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ + blx 0x18afdb0 │ │ │ │ @ instruction: 0xf932fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xeeafc │ │ │ │ + blcs 0xeeb28 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - b 0x1bf31c │ │ │ │ - b 0xbef508 │ │ │ │ - b 0x11b190c │ │ │ │ + b 0x1bf348 │ │ │ │ + b 0xbef534 │ │ │ │ + b 0x11b1938 │ │ │ │ andhi r0, fp, ip, lsl #6 │ │ │ │ ldrtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 0, pc, cr2, cr12, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45aec │ │ │ │ + bl 0xfec45b18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2l 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ svccc 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf855425b │ │ │ │ subsmi ip, r3, ip, lsr r0 │ │ │ │ - b 0x1bfefc │ │ │ │ - b 0xfe1af560 │ │ │ │ + b 0x1bff28 │ │ │ │ + b 0xfe1af58c │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 7, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45b48 │ │ │ │ + bl 0xfec45b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x12de68 │ │ │ │ + bls 0x12de94 │ │ │ │ stmdbls r1, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - @ instruction: 0xf2c01eb8 │ │ │ │ + vqrdmlah.s d17, d16, d0[6] │ │ │ │ ldmdavs r3, {r0, r2, r4, r5, r9, sl, fp} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ @ instruction: 0xf023240f │ │ │ │ stmdavs fp, {r7, sl, fp, sp} │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe4089c0 │ │ │ │ + b 0xfe4089ec │ │ │ │ ldmdavs sp, {r0, r2, sl, fp}^ │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @ instruction: 0xf8d1c000 │ │ │ │ @ instruction: 0xf023c004 │ │ │ │ - b 0xfe1b77a0 │ │ │ │ + b 0xfe1b77cc │ │ │ │ eormi r0, fp, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - bl 0x486ad8 │ │ │ │ + bl 0x486b04 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ ldmdavs sp, {r2, r4, r5, sp, lr, pc}^ │ │ │ │ movwmi lr, #10706 @ 0x29d2 │ │ │ │ addcs pc, r0, #36 @ 0x24 │ │ │ │ @ instruction: 0xf023688c │ │ │ │ rsbmi r2, r2, r0, lsl #7 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ addvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ andlt r6, r3, fp, asr #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45be8 │ │ │ │ + bl 0xfec45c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x12ddc8 │ │ │ │ + bls 0x12ddf4 │ │ │ │ stmdbls r1, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - @ instruction: 0xf2c01eb8 │ │ │ │ + vqrdmlah.s d17, d16, d0[6] │ │ │ │ ldmdavs r3, {r0, r2, r4, r5, r9, sl, fp} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ @ instruction: 0xf023240f │ │ │ │ stmdavs fp, {sl, fp, lr} │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe408a60 │ │ │ │ + b 0xfe408a8c │ │ │ │ ldmdavs sp, {r0, r2, sl, fp}^ │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @ instruction: 0xf8d1c000 │ │ │ │ @ instruction: 0xf023c004 │ │ │ │ - b 0xfe1bf640 │ │ │ │ + b 0xfe1bf66c │ │ │ │ eormi r0, fp, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - bl 0x486b78 │ │ │ │ + bl 0x486ba4 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ ldmdavs sp, {r2, r4, r5, sp, lr, pc}^ │ │ │ │ movwmi lr, #10706 @ 0x29d2 │ │ │ │ andmi pc, r0, #36 @ 0x24 │ │ │ │ @ instruction: 0xf023688c │ │ │ │ rsbmi r4, r2, r0, lsl #6 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ addvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ andlt r6, r3, fp, asr #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45c88 │ │ │ │ + bl 0xfec45cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x136ea0 │ │ │ │ + bcc 0x136ecc │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf801425b │ │ │ │ strbmi r3, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0x4620d1f2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4010 │ │ │ │ svclt 0x0000bd0f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45cd4 │ │ │ │ + bl 0xfec45d00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2l 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ - blx 0x18affc8 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ + blx 0x18afff4 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ subsmi r0, fp, #143 @ 0x8f │ │ │ │ @ instruction: 0xf8554294 │ │ │ │ - b 0x1e6c04 │ │ │ │ - b 0xbef748 │ │ │ │ - b 0x11b1b4c │ │ │ │ + b 0x1e6c30 │ │ │ │ + b 0xbef774 │ │ │ │ + b 0x11b1b78 │ │ │ │ andhi r0, fp, ip, lsl #6 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45d2c │ │ │ │ + bl 0xfec45d58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ mrrc2 7, 15, pc, r2, cr12 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ ldrbmi r4, [r4, #-603]! @ 0xfffffda5 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ @@ -227841,110 +227850,110 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bcb5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45d88 │ │ │ │ + bl 0xfec45db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdbls r1, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x1003b0 │ │ │ │ + bls 0x1003dc │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - @ instruction: 0xf2c01eb8 │ │ │ │ + vqrdmlah.s d17, d16, d0[6] │ │ │ │ rsclt r0, r5, #848 @ 0x350 │ │ │ │ ldmdavs r3, {r1, r2, r3, fp, sp, lr} │ │ │ │ - strcs pc, [pc], #-964 @ 0xeebb4 │ │ │ │ + strcs pc, [pc], #-964 @ 0xeebe0 │ │ │ │ @ instruction: 0x0c03ea86 │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ stccs 0, cr15, [r0], {140} @ 0x8c │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe408d40 │ │ │ │ + b 0xfe408d6c │ │ │ │ ldmdavs r3, {r1, r2, r9, sl}^ │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ @ instruction: 0xf0834073 │ │ │ │ eormi r2, fp, r0, lsl #7 │ │ │ │ subvs r4, fp, r3, ror r0 │ │ │ │ biceq lr, r4, #14336 @ 0x3800 │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ str lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe49f7fc │ │ │ │ + b 0xfe49f828 │ │ │ │ rsbmi r0, r3, ip, lsl #4 │ │ │ │ addcs pc, r0, #130 @ 0x82 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ eormi r4, fp, r2, lsr r0 │ │ │ │ andeq lr, lr, #532480 @ 0x82000 │ │ │ │ stmib r1, {r0, r1, r5, r6, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r8], #-1008 @ 0xfffffc10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45e20 │ │ │ │ + bl 0xfec45e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdbls r1, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x100448 │ │ │ │ + bls 0x100474 │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - @ instruction: 0xf2c01eb8 │ │ │ │ + vqrdmlah.s d17, d16, d0[6] │ │ │ │ rsclt r0, r5, #848 @ 0x350 │ │ │ │ ldmdavs r3, {r1, r2, r3, fp, sp, lr} │ │ │ │ - strcs pc, [pc], #-964 @ 0xeec4c │ │ │ │ + strcs pc, [pc], #-964 @ 0xeec78 │ │ │ │ @ instruction: 0x0c03ea86 │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ stcmi 1, cr15, [r0], {12} │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe408dd8 │ │ │ │ + b 0xfe408e04 │ │ │ │ ldmdavs r3, {r1, r2, r9, sl}^ │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ @ instruction: 0xf1034073 │ │ │ │ eormi r4, fp, r0, lsl #6 │ │ │ │ subvs r4, fp, r3, ror r0 │ │ │ │ biceq lr, r4, #14336 @ 0x3800 │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ str lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe49f894 │ │ │ │ + b 0xfe49f8c0 │ │ │ │ rsbmi r0, r3, ip, lsl #4 │ │ │ │ andmi pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ eormi r4, fp, r2, lsr r0 │ │ │ │ andeq lr, lr, #532480 @ 0x82000 │ │ │ │ stmib r1, {r0, r1, r5, r6, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 7, cr15, [ip], {252} @ 0xfc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45eb8 │ │ │ │ + bl 0xfec45ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xfe3accbe │ │ │ │ + blx 0xfe3accea │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - @ instruction: 0xf2c01cb8 │ │ │ │ + vqdmulh.s d17, d16, d0[6] │ │ │ │ rsclt r0, r5, #13568 @ 0x3500 │ │ │ │ - strcs pc, [pc], #-964 @ 0xeece0 │ │ │ │ - bl 0x408d10 │ │ │ │ - bls 0x1707fc │ │ │ │ + strcs pc, [pc], #-964 @ 0xeed0c │ │ │ │ + bl 0x408d3c │ │ │ │ + bls 0x170828 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0xfe186dc8 │ │ │ │ - b 0x3f1d08 │ │ │ │ + b 0xfe186df4 │ │ │ │ + b 0x3f1d34 │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3fed14 │ │ │ │ + b 0xfe3fed40 │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andvs r4, pc, sl, asr r0 @ │ │ │ │ subsmi r4, sl, r2, lsr r0 │ │ │ │ addvs r9, sl, r1, lsl #22 │ │ │ │ subsmi r6, sl, sl, asr #16 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ @@ -227952,75 +227961,75 @@ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ svclt 0x0000bbd7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45f44 │ │ │ │ + bl 0xfec45f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0x122cd4a │ │ │ │ + blx 0x122cd76 │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - @ instruction: 0xf2c01cb8 │ │ │ │ + vqdmulh.s d17, d16, d0[6] │ │ │ │ rsclt r0, r5, #13568 @ 0x3500 │ │ │ │ - strcs pc, [pc], #-964 @ 0xeed6c │ │ │ │ - bl 0x408d9c │ │ │ │ - bls 0x170888 │ │ │ │ + strcs pc, [pc], #-964 @ 0xeed98 │ │ │ │ + bl 0x408dc8 │ │ │ │ + bls 0x1708b4 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0x9c6e54 │ │ │ │ - b 0x3f1d90 │ │ │ │ + b 0x9c6e80 │ │ │ │ + b 0x3f1dbc │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3feda0 │ │ │ │ + b 0xfe3fedcc │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andeq lr, r2, #143360 @ 0x23000 │ │ │ │ eorsmi r6, r2, pc │ │ │ │ - blls 0x13ef0c │ │ │ │ + blls 0x13ef38 │ │ │ │ stmdavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ andeq lr, r3, #139264 @ 0x22000 │ │ │ │ movweq lr, #14894 @ 0x3a2e │ │ │ │ stmdavs sp, {r1, r3, r5, lr}^ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ svclt 0x0000bb8f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45fd4 │ │ │ │ + bl 0xfec46000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0x2cdd8 │ │ │ │ + blx 0x2ce04 │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - @ instruction: 0xf2c01cb8 │ │ │ │ + vqdmulh.s d17, d16, d0[6] │ │ │ │ rsclt r0, r5, #13568 @ 0x3500 │ │ │ │ - strcs pc, [pc], #-964 @ 0xeedfc │ │ │ │ - bl 0x408e2c │ │ │ │ - bls 0x170918 │ │ │ │ + strcs pc, [pc], #-964 @ 0xeee28 │ │ │ │ + bl 0x408e58 │ │ │ │ + bls 0x170944 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0x986ee4 │ │ │ │ - b 0x3f1e24 │ │ │ │ + b 0x986f10 │ │ │ │ + b 0x3f1e50 │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3fee30 │ │ │ │ + b 0xfe3fee5c │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andeq lr, r3, #139264 @ 0x22000 │ │ │ │ eorsmi r6, r2, pc │ │ │ │ - blls 0x13ef9c │ │ │ │ + blls 0x13efc8 │ │ │ │ stmdavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ andeq lr, r2, #143360 @ 0x23000 │ │ │ │ movweq lr, #59939 @ 0xea23 │ │ │ │ stmdavs sp, {r1, r3, r5, lr}^ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ @@ -228029,18 +228038,18 @@ │ │ │ │ svclt 0x0000bb47 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0xfee2ce68 │ │ │ │ + blx 0xfee2ce94 │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrtne pc, [r8], #579 @ 0x243 @ │ │ │ │ + strbtne pc, [r8], #579 @ 0x243 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -228048,41 +228057,41 @@ │ │ │ │ @ instruction: 0xf8544013 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0x188ff0 │ │ │ │ - b 0xfe16f6e4 │ │ │ │ - b 0x16f6d8 │ │ │ │ - b 0xfe16f6e8 │ │ │ │ + b 0x18901c │ │ │ │ + b 0xfe16f710 │ │ │ │ + b 0x16f704 │ │ │ │ + b 0xfe16f714 │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x22ced0 │ │ │ │ + bllt 0x22cefc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0x1daceec │ │ │ │ + blx 0x1dacf18 │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrtne pc, [r8], #579 @ 0x243 @ │ │ │ │ + strbtne pc, [r8], #579 @ 0x243 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ @ instruction: 0xf85e3508 │ │ │ │ @ instruction: 0xf85c2f08 │ │ │ │ @ instruction: 0xf8513f08 │ │ │ │ - b 0x9cab40 │ │ │ │ + b 0x9cab6c │ │ │ │ sbclt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8de4073 │ │ │ │ - bl 0x20af3c │ │ │ │ + bl 0x20af68 │ │ │ │ vmul.i q8, q8, d2[0] │ │ │ │ @ instruction: 0xf854200f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ stmdavs fp, {r0, r1, r3, sp, lr}^ │ │ │ │ @@ -228097,18 +228106,18 @@ │ │ │ │ svclt 0x0000babf │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0xc2cf78 │ │ │ │ + blx 0xc2cfa4 │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrtne pc, [r8], #579 @ 0x243 @ │ │ │ │ + strbtne pc, [r8], #579 @ 0x243 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -228116,41 +228125,41 @@ │ │ │ │ @ instruction: 0xf8544313 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0x1189100 │ │ │ │ - b 0xfe16f7f4 │ │ │ │ - b 0x16f7e8 │ │ │ │ - b 0xfe16f7f8 │ │ │ │ + b 0x118912c │ │ │ │ + b 0xfe16f820 │ │ │ │ + b 0x16f814 │ │ │ │ + b 0xfe16f824 │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x202cfe0 │ │ │ │ + blt 0x202d00c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf9eaf7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrtne pc, [r8], #579 @ 0x243 @ │ │ │ │ + strbtne pc, [r8], #579 @ 0x243 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ @ instruction: 0xf85e3508 │ │ │ │ @ instruction: 0xf85c2f08 │ │ │ │ @ instruction: 0xf8513f08 │ │ │ │ - b 0x19cac50 │ │ │ │ + b 0x19cac7c │ │ │ │ sbclt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8de4073 │ │ │ │ - bl 0x20b04c │ │ │ │ + bl 0x20b078 │ │ │ │ vmul.i q8, q8, d2[0] │ │ │ │ @ instruction: 0xf854200f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ stmdavs fp, {r0, r1, r3, sp, lr}^ │ │ │ │ @@ -228168,15 +228177,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf9a4f7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrtne pc, [r8], #579 @ 0x243 @ │ │ │ │ + strbtne pc, [r8], #579 @ 0x243 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -228184,31 +228193,31 @@ │ │ │ │ @ instruction: 0xf8544053 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0xfe189210 │ │ │ │ - b 0xfe16f904 │ │ │ │ - b 0x16f8f8 │ │ │ │ - b 0xfe16f908 │ │ │ │ + b 0xfe18923c │ │ │ │ + b 0xfe16f930 │ │ │ │ + b 0x16f924 │ │ │ │ + b 0xfe16f934 │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46308 │ │ │ │ + bl 0xfec46334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf962f7fc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x136ab0 │ │ │ │ + bcc 0x136adc │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ strtmi r7, [r4], #2076 @ 0x81c │ │ │ │ @@ -228221,15 +228230,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf938f7fc │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ @@ -228246,89 +228255,89 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xf908f7fc │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ svcne 0x00330535 │ │ │ │ - blx 0x18bc214 │ │ │ │ + blx 0x18bc240 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ - b 0xfe1802e8 │ │ │ │ - b 0x16fa1c │ │ │ │ - b 0xfe16fa38 │ │ │ │ + b 0xfe180314 │ │ │ │ + b 0x16fa48 │ │ │ │ + b 0xfe16fa64 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46420 │ │ │ │ + bl 0xfec4644c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf8d6f7fc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x136bc8 │ │ │ │ + bcc 0x136bf4 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - bl 0xfec0d2c8 │ │ │ │ + bl 0xfec0d2f4 │ │ │ │ @ instruction: 0xf8010c04 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4030 │ │ │ │ svclt 0x0000b93d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf8aaf7fc │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - bl 0xfebf737c │ │ │ │ - b 0x3f22d4 │ │ │ │ - b 0xc722c4 │ │ │ │ - b 0x13f2ac8 │ │ │ │ + bl 0xfebf73a8 │ │ │ │ + b 0x3f2300 │ │ │ │ + b 0xc722f0 │ │ │ │ + b 0x13f2af4 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b90b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xf878f7fc │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ svcne 0x00330535 │ │ │ │ - blx 0x18bc334 │ │ │ │ + blx 0x18bc360 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r7, #165888 @ 0x28800 │ │ │ │ @@ -228336,73 +228345,73 @@ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b8d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46544 │ │ │ │ + bl 0xfec46570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf844f7fc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x136cec │ │ │ │ + bcc 0x136d18 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x80d3ee │ │ │ │ + blx 0x80d41a │ │ │ │ @ instruction: 0xf801fc04 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4030 │ │ │ │ svclt 0x0000b8ab │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf818f7fc │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt ip, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x7f74a2 │ │ │ │ - b 0xcae3f8 │ │ │ │ - b 0x3f2be8 │ │ │ │ - b 0x13f23ec │ │ │ │ + blx 0x7f74ce │ │ │ │ + b 0xcae424 │ │ │ │ + b 0x3f2c14 │ │ │ │ + b 0x13f2418 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b879 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xffe6f7fb │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18bb03c │ │ │ │ + blx 0x18bb068 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ vqdmulh.s d15, d2, d7 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ @@ -228414,31 +228423,31 @@ │ │ │ │ svclt 0x0000b845 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ vceq.f32 d17, d19, d12 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r5], -r0, lsl #4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andsgt pc, lr, r2, lsl r9 @ │ │ │ │ @ instruction: 0xf913b2e8 │ │ │ │ @ instruction: 0xf10e701e │ │ │ │ @ instruction: 0xf8340e01 │ │ │ │ @ instruction: 0xf3c51f02 │ │ │ │ @ instruction: 0xf856058f │ │ │ │ @ instruction: 0xf1be0030 │ │ │ │ - blx 0x7f30d2 │ │ │ │ - b 0x96e4d0 │ │ │ │ - b 0x3ef8b8 │ │ │ │ - b 0x13f24bc │ │ │ │ + blx 0x7f30fe │ │ │ │ + b 0x96e4fc │ │ │ │ + b 0x3ef8e4 │ │ │ │ + b 0x13f24e8 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -228447,93 +228456,93 @@ │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ stmib sp, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmax.f32 d17, d3, d24 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ @ instruction: 0xf8330535 │ │ │ │ - blx 0x18cb5b8 │ │ │ │ + blx 0x18cb5e4 │ │ │ │ @ instruction: 0xf832fe84 │ │ │ │ @ instruction: 0xf10c102c │ │ │ │ @ instruction: 0xf8500c01 │ │ │ │ @ instruction: 0xf3c46f04 │ │ │ │ @ instruction: 0xf1bc140f │ │ │ │ - blx 0x533132 │ │ │ │ + blx 0x53315e │ │ │ │ @ instruction: 0xf855f107 │ │ │ │ - b 0xfe14b620 │ │ │ │ - b 0x12f944 │ │ │ │ - b 0xfe12f94c │ │ │ │ + b 0xfe14b64c │ │ │ │ + b 0x12f970 │ │ │ │ + b 0xfe12f978 │ │ │ │ andvs r0, r1, r6, lsl #2 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4674c │ │ │ │ + bl 0xfec46778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xff40f7fb │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ - blls 0x1385a4 │ │ │ │ + blls 0x1385d0 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpne 2, 11, cr15, cr8, cr3, {2} │ │ │ │ + cdpne 2, 14, cr15, cr8, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r9, {r0, r2, r4, fp, sp, lr} │ │ │ │ strgt pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe4095cc │ │ │ │ + b 0xfe4095f8 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x4876e4 │ │ │ │ + bl 0x487710 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r7, fp, sp, lr} │ │ │ │ - blx 0xfe189772 │ │ │ │ + blx 0xfe18979e │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bf87 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ vceq.f32 d17, d19, d12 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r5], -r0, lsl #4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andsgt pc, lr, r2, lsl r8 @ │ │ │ │ @ instruction: 0xf813b2e8 │ │ │ │ @ instruction: 0xf10e701e │ │ │ │ @ instruction: 0xf8340e01 │ │ │ │ @ instruction: 0xf3c51f02 │ │ │ │ @ instruction: 0xf856058f │ │ │ │ @ instruction: 0xf1be0030 │ │ │ │ - blx 0x7f324e │ │ │ │ - b 0x96e64c │ │ │ │ - b 0x3efa34 │ │ │ │ - b 0x13f2638 │ │ │ │ + blx 0x7f327a │ │ │ │ + b 0x96e678 │ │ │ │ + b 0x3efa60 │ │ │ │ + b 0x13f2664 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x004ef7fb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -228542,62 +228551,62 @@ │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ stmib sp, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmax.f32 d17, d3, d24 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ @ instruction: 0xf8330535 │ │ │ │ - blx 0x18cb734 │ │ │ │ + blx 0x18cb760 │ │ │ │ @ instruction: 0xf832fe84 │ │ │ │ @ instruction: 0xf10c102c │ │ │ │ @ instruction: 0xf8500c01 │ │ │ │ @ instruction: 0xf3c46f04 │ │ │ │ @ instruction: 0xf1bc140f │ │ │ │ - blx 0x2b32ae │ │ │ │ + blx 0x2b32da │ │ │ │ @ instruction: 0xf855f101 │ │ │ │ - b 0xfe14b79c │ │ │ │ - b 0x12fac0 │ │ │ │ - b 0xfe12fac8 │ │ │ │ + b 0xfe14b7c8 │ │ │ │ + b 0x12faec │ │ │ │ + b 0xfe12faf4 │ │ │ │ andvs r0, r1, r6, lsl #2 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bf15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec468c8 │ │ │ │ + bl 0xfec468f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ mcr2 7, 4, pc, cr2, cr11, {7} @ │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ - blls 0x138720 │ │ │ │ + blls 0x13874c │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpne 2, 11, cr15, cr8, cr3, {2} │ │ │ │ + cdpne 2, 14, cr15, cr8, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r9, {r0, r2, r4, fp, sp, lr} │ │ │ │ strgt pc, [r5, #-2977] @ 0xfffff45f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe409748 │ │ │ │ + b 0xfe409774 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x487860 │ │ │ │ + bl 0x48788c │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r7, fp, sp, lr} │ │ │ │ - blx 0xfe9898ee │ │ │ │ + blx 0xfe98991a │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ @@ -228607,15 +228616,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ mrrcne 12, 5, r1, sp, cr6 │ │ │ │ mrc2 7, 1, pc, cr6, cr11, {7} │ │ │ │ @ instruction: 0xf04f1ea1 │ │ │ │ vceq.f32 d16, d3, d0 │ │ │ │ - @ instruction: 0xf2c014b8 │ │ │ │ + vmls.i d17, d16, d0[6] │ │ │ │ @ instruction: 0xf9160435 │ │ │ │ sbclt ip, r2, #30 │ │ │ │ andsvc pc, lr, r5, lsl r9 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svccc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r4, asr r8 @ │ │ │ │ @@ -228631,63 +228640,63 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldcne 6, cr4, [r5], {14} │ │ │ │ ldcne 6, cr4, [ip], {128} @ 0x80 │ │ │ │ mcr2 7, 0, pc, cr2, cr11, {7} @ │ │ │ │ - adcsne pc, r8, #805306372 @ 0x30000004 │ │ │ │ + rscne pc, r8, #805306372 @ 0x30000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf04f1f31 │ │ │ │ @ instruction: 0xf8340c00 │ │ │ │ - blx 0x18cb8a0 │ │ │ │ + blx 0x18cb8cc │ │ │ │ @ instruction: 0xf835fe80 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ - blx 0x5b341a │ │ │ │ + blx 0x5b3446 │ │ │ │ @ instruction: 0xf852f307 │ │ │ │ - b 0xfe1cb908 │ │ │ │ - b 0x1b042c │ │ │ │ - b 0xfe1b0434 │ │ │ │ + b 0xfe1cb934 │ │ │ │ + b 0x1b0458 │ │ │ │ + b 0xfe1b0460 │ │ │ │ andvs r0, fp, r6, lsl #6 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr0, cr11, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46a30 │ │ │ │ + bl 0xfec46a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2l 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ - bls 0x178888 │ │ │ │ + bls 0x1788b4 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpne 2, 11, cr15, cr8, cr3, {2} │ │ │ │ + cdpne 2, 14, cr15, cr8, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r1, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ strgt pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe4098b0 │ │ │ │ + b 0xfe4098dc │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x4879c8 │ │ │ │ + bl 0x4879f4 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r6, r7, fp, sp, lr}^ │ │ │ │ - blx 0xfe189a56 │ │ │ │ + blx 0xfe189a82 │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ @@ -228697,15 +228706,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ mrrcne 12, 5, r1, sp, cr6 │ │ │ │ stc2 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf04f1ea1 │ │ │ │ vceq.f32 d16, d3, d0 │ │ │ │ - @ instruction: 0xf2c014b8 │ │ │ │ + vmls.i d17, d16, d0[6] │ │ │ │ @ instruction: 0xf8160435 │ │ │ │ sbclt ip, r2, #30 │ │ │ │ andsvc pc, lr, r5, lsl r8 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svccc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r4, asr r8 @ │ │ │ │ @@ -228721,208 +228730,208 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldcne 6, cr4, [r5], {14} │ │ │ │ ldcne 6, cr4, [ip], {128} @ 0x80 │ │ │ │ stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ - adcsne pc, r8, #805306372 @ 0x30000004 │ │ │ │ + rscne pc, r8, #805306372 @ 0x30000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf04f1f31 │ │ │ │ @ instruction: 0xf8340c00 │ │ │ │ - blx 0x18cba08 │ │ │ │ + blx 0x18cba34 │ │ │ │ @ instruction: 0xf835fe80 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ - blx 0x2b3582 │ │ │ │ + blx 0x2b35ae │ │ │ │ @ instruction: 0xf852f303 │ │ │ │ - b 0xfe1cba70 │ │ │ │ - b 0x1b0594 │ │ │ │ - b 0xfe1b059c │ │ │ │ + b 0xfe1cba9c │ │ │ │ + b 0x1b05c0 │ │ │ │ + b 0xfe1b05c8 │ │ │ │ andvs r0, fp, r6, lsl #6 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46b98 │ │ │ │ + bl 0xfec46bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ ldc2 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ - bls 0x1789f0 │ │ │ │ + bls 0x178a1c │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpne 2, 11, cr15, cr8, cr3, {2} │ │ │ │ + cdpne 2, 14, cr15, cr8, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r1, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ strgt pc, [r5, #-2977] @ 0xfffff45f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe409a18 │ │ │ │ + b 0xfe409a44 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x487b30 │ │ │ │ + bl 0x487b5c │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r6, r7, fp, sp, lr}^ │ │ │ │ - blx 0xfe989bbe │ │ │ │ + blx 0xfe989bea │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bd61 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, asr #25 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - @ instruction: 0xf99af084 │ │ │ │ + @ instruction: 0xf99cf084 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109c10 │ │ │ │ + b 0xfe109c3c │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe137a9c │ │ │ │ + b 0xfe137ac8 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bd21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, lsl #25 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - @ instruction: 0xf98ef084 │ │ │ │ + @ instruction: 0xf990f084 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109c90 │ │ │ │ + b 0xfe109cbc │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe137b1c │ │ │ │ + b 0xfe137b48 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bce1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, asr #24 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - @ instruction: 0xf9caf084 │ │ │ │ + @ instruction: 0xf9ccf084 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109d10 │ │ │ │ + b 0xfe109d3c │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe137b9c │ │ │ │ + b 0xfe137bc8 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bca1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, lsl #24 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - @ instruction: 0xf9c0f084 │ │ │ │ + @ instruction: 0xf9c2f084 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109d90 │ │ │ │ + b 0xfe109dbc │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe137c1c │ │ │ │ + b 0xfe137c48 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bc61 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46e30 │ │ │ │ + bl 0xfec46e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xff4adc32 │ │ │ │ + blx 0xff4adc5e │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1375d8 │ │ │ │ + bcc 0x137604 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r9, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ stc2 11, cr15, [r4], {28} @ │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @@ -228935,137 +228944,137 @@ │ │ │ │ svclt 0x0000bc33 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ - blx 0xfe92dc8e │ │ │ │ + blx 0xfe92dcba │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x877d92 │ │ │ │ - b 0xc2f4e8 │ │ │ │ - b 0x172cd8 │ │ │ │ - b 0x118058c │ │ │ │ + blx 0x877dbe │ │ │ │ + b 0xc2f514 │ │ │ │ + b 0x172d04 │ │ │ │ + b 0x11805b8 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ - blx 0x1d2dcee │ │ │ │ + blx 0x1d2dd1a │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18bb928 │ │ │ │ + blx 0x18bb954 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ andvc pc, r2, #138240 @ 0x21c00 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bbcf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46f54 │ │ │ │ + bl 0xfec46f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0x102dd56 │ │ │ │ + blx 0x102dd82 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1376fc │ │ │ │ + bcc 0x137728 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x80ddf6 │ │ │ │ - b 0x14eed98 │ │ │ │ + blx 0x80de22 │ │ │ │ + b 0x14eedc4 │ │ │ │ @ instruction: 0xf8812c2c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfe9add90 │ │ │ │ + bllt 0xfe9addbc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ - blx 0x52ddae │ │ │ │ + blx 0x52ddda │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x2b7eb2 │ │ │ │ - b 0xc2f624 │ │ │ │ - b 0x172df8 │ │ │ │ - b 0x11806ac │ │ │ │ + blx 0x2b7ede │ │ │ │ + b 0xc2f650 │ │ │ │ + b 0x172e24 │ │ │ │ + b 0x11806d8 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1daddf0 │ │ │ │ + bllt 0x1dade1c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ - blx 0xff92de0c │ │ │ │ + blx 0xff92de38 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18cfa48 │ │ │ │ + blx 0x18cfa74 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ andvc pc, r2, #171008 @ 0x29c00 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bb3f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47074 │ │ │ │ + bl 0xfec470a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0xfec2de74 │ │ │ │ + blx 0xfec2dea0 │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ strcs r1, [r0, #3683] @ 0xe63 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r9, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ @@ -229081,142 +229090,142 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ - blx 0x202ded4 │ │ │ │ + blx 0x202df00 │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svchi 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x877fda │ │ │ │ - b 0xc0f734 │ │ │ │ - b 0x172f20 │ │ │ │ - b 0x1180794 │ │ │ │ + blx 0x878006 │ │ │ │ + b 0xc0f760 │ │ │ │ + b 0x172f4c │ │ │ │ + b 0x11807c0 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r8], -r9, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xff8adf18 │ │ │ │ + blt 0xff8adf44 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r2], ip, lsl #12 │ │ │ │ - blx 0x142df34 │ │ │ │ + blx 0x142df60 │ │ │ │ @ instruction: 0xf1a51f33 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ svcne 0x00210635 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ @ instruction: 0xf04f8f04 │ │ │ │ @ instruction: 0xf8534900 │ │ │ │ andcs ip, r0, #4, 30 │ │ │ │ svcvc 0x0004f851 │ │ │ │ - blx 0xff301546 │ │ │ │ - blx 0x18d47a4 │ │ │ │ + blx 0xff301572 │ │ │ │ + blx 0x18d47d0 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe173fb8 │ │ │ │ + b 0xfe173fe4 │ │ │ │ @ instruction: 0xf8560207 │ │ │ │ - b 0x1a0074 │ │ │ │ - b 0xfe1707b8 │ │ │ │ + b 0x1a00a0 │ │ │ │ + b 0xfe1707e4 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xfeb2df84 │ │ │ │ + blt 0xfeb2dfb0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec471a0 │ │ │ │ + bl 0xfec471cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0x6adfa0 │ │ │ │ + blx 0x6adfcc │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ strcs r1, [r0, #3683] @ 0xe63 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x80e042 │ │ │ │ - b 0x14c6fe4 │ │ │ │ + blx 0x80e06e │ │ │ │ + b 0x14c7010 │ │ │ │ @ instruction: 0xf8812c1c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x202dfdc │ │ │ │ + blt 0x202e008 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf9eaf7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt ip, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x2b80fe │ │ │ │ - b 0xcaf068 │ │ │ │ + blx 0x2b812a │ │ │ │ + b 0xcaf094 │ │ │ │ @ instruction: 0xf50c0e02 │ │ │ │ - b 0x183040 │ │ │ │ - b 0x11808b4 │ │ │ │ + b 0x18306c │ │ │ │ + b 0x11808e0 │ │ │ │ andhi r0, sl, lr, lsl #4 │ │ │ │ strbmi sp, [r0], -r7, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x13ae040 │ │ │ │ + blt 0x13ae06c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r2], ip, lsl #12 │ │ │ │ @ instruction: 0xf9b8f7fb │ │ │ │ @ instruction: 0xf1a51f33 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ svcne 0x00210635 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ @ instruction: 0xf04f8f04 │ │ │ │ @ instruction: 0xf8534900 │ │ │ │ andcs ip, r0, #4, 30 │ │ │ │ svcvc 0x0004f851 │ │ │ │ - blx 0xffb0166e │ │ │ │ - blx 0x18d48cc │ │ │ │ + blx 0xffb0169a │ │ │ │ + blx 0x18d48f8 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe1740e0 │ │ │ │ + b 0xfe17410c │ │ │ │ @ instruction: 0xf8560207 │ │ │ │ - b 0x1a019c │ │ │ │ - b 0xfe1708e0 │ │ │ │ + b 0x1a01c8 │ │ │ │ + b 0xfe17090c │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x62e0ac │ │ │ │ + blt 0x62e0d8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec472c8 │ │ │ │ + bl 0xfec472f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf982f7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x137a70 │ │ │ │ + bcc 0x137a9c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ svclt 0x00b845a4 │ │ │ │ @ instruction: 0xf88146a4 │ │ │ │ @@ -229230,67 +229239,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ @ instruction: 0xf956f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd57c │ │ │ │ + blx 0x18bd5a8 │ │ │ │ @ instruction: 0xf933fc80 │ │ │ │ @ instruction: 0xf9348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r2, [r8, #60]! @ 0x3c │ │ │ │ - b 0x1a0010 │ │ │ │ - b 0x173184 │ │ │ │ - b 0xc73184 │ │ │ │ - b 0x13f3974 │ │ │ │ + b 0x1a003c │ │ │ │ + b 0x1731b0 │ │ │ │ + b 0xc731b0 │ │ │ │ + b 0x13f39a0 │ │ │ │ addsmi r0, sp, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ svcne 0x001c4681 │ │ │ │ @ instruction: 0xf922f7fb │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x00ac45b8 │ │ │ │ andeq lr, r8, #536576 @ 0x83000 │ │ │ │ andeq lr, r7, #536576 @ 0x83000 │ │ │ │ - b 0x1817a8 │ │ │ │ - b 0xfe170a08 │ │ │ │ + b 0x1817d4 │ │ │ │ + b 0xfe170a34 │ │ │ │ andvs r0, sl, r3, lsl #4 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec473f0 │ │ │ │ + bl 0xfec4741c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf8eef7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x137b98 │ │ │ │ + bcc 0x137bc4 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r7, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ strmi r7, [r4, #2076]! @ 0x81c │ │ │ │ ssat16mi fp, #5, r8 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ @@ -229304,67 +229313,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ @ instruction: 0xf8c2f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd6a4 │ │ │ │ + blx 0x18bd6d0 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf8348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r2, [r8, #60]! @ 0x3c │ │ │ │ - b 0x19ff38 │ │ │ │ - b 0x1732ac │ │ │ │ - b 0xc732ac │ │ │ │ - b 0x13f3a9c │ │ │ │ + b 0x19ff64 │ │ │ │ + b 0x1732d8 │ │ │ │ + b 0xc732d8 │ │ │ │ + b 0x13f3ac8 │ │ │ │ addsmi r0, sp, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ svcne 0x001c4681 │ │ │ │ @ instruction: 0xf88ef7fb │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x002c45b8 │ │ │ │ andeq lr, r8, #536576 @ 0x83000 │ │ │ │ andeq lr, r7, #536576 @ 0x83000 │ │ │ │ - b 0x1818d0 │ │ │ │ - b 0xfe170b30 │ │ │ │ + b 0x1818fc │ │ │ │ + b 0xfe170b5c │ │ │ │ andvs r0, sl, r3, lsl #4 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47518 │ │ │ │ + bl 0xfec47544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ @ instruction: 0xf85af7fb │ │ │ │ ldrdcc lr, [r0, -sp] │ │ │ │ - blcc 0x137cbc │ │ │ │ + blcc 0x137ce8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #67108864 @ 0x4000000 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r3, r9 │ │ │ │ mulmi r0, r2, r9 │ │ │ │ svclt 0x00a845a4 │ │ │ │ @ instruction: 0xf88146a4 │ │ │ │ @@ -229378,67 +229387,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, r4, lsl #29 │ │ │ │ @ instruction: 0xf82ef7fb │ │ │ │ mcrne 14, 5, r1, cr10, cr1, {5} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd7cc │ │ │ │ + blx 0x18bd7f8 │ │ │ │ @ instruction: 0xf932fc80 │ │ │ │ @ instruction: 0xf9348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r3, [r8, #60]! @ 0x3c │ │ │ │ - b 0x1e0300 │ │ │ │ - b 0x1b33d4 │ │ │ │ - b 0xc733d4 │ │ │ │ - b 0x13f3bc8 │ │ │ │ + b 0x1e032c │ │ │ │ + b 0x1b3400 │ │ │ │ + b 0xc73400 │ │ │ │ + b 0x13f3bf4 │ │ │ │ addsmi r0, r5, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmlt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ svcne 0x00144681 │ │ │ │ @ instruction: 0xfffaf7fa │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x00d445b8 │ │ │ │ movweq lr, #35458 @ 0x8a82 │ │ │ │ movweq lr, #31362 @ 0x7a82 │ │ │ │ - b 0x1c19f8 │ │ │ │ - b 0xfe1b1058 │ │ │ │ + b 0x1c1a24 │ │ │ │ + b 0xfe1b1084 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47640 │ │ │ │ + bl 0xfec4766c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ @ instruction: 0xffc6f7fa │ │ │ │ ldrdcc lr, [r0, -sp] │ │ │ │ - blcc 0x137de4 │ │ │ │ + blcc 0x137e10 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #67108864 @ 0x4000000 │ │ │ │ strle r0, [r7, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r3, r8 │ │ │ │ strmi r7, [r4, #2068]! @ 0x814 │ │ │ │ strtmi fp, [r4], r8, lsr #30 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ @@ -229452,71 +229461,71 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, r4, lsl #29 │ │ │ │ @ instruction: 0xff9af7fa │ │ │ │ mcrne 14, 5, r1, cr10, cr1, {5} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd8f4 │ │ │ │ + blx 0x18bd920 │ │ │ │ @ instruction: 0xf832fc80 │ │ │ │ @ instruction: 0xf8348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r3, [r8, #60]! @ 0x3c │ │ │ │ - b 0x1e0328 │ │ │ │ - b 0x1b34fc │ │ │ │ - b 0xc734fc │ │ │ │ - b 0x13f3cf0 │ │ │ │ + b 0x1e0354 │ │ │ │ + b 0x1b3528 │ │ │ │ + b 0xc73528 │ │ │ │ + b 0x13f3d1c │ │ │ │ addsmi r0, r5, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00f8f7fa │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ svcne 0x00144681 │ │ │ │ @ instruction: 0xff66f7fa │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x009445b8 │ │ │ │ movweq lr, #35458 @ 0x8a82 │ │ │ │ movweq lr, #31362 @ 0x7a82 │ │ │ │ - b 0x1c1b20 │ │ │ │ - b 0xfe1b1180 │ │ │ │ + b 0x1c1b4c │ │ │ │ + b 0xfe1b11ac │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00c4f7fa │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47768 │ │ │ │ + bl 0xfec47794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xff32f7fa │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9120510 │ │ │ │ tstcc r1, r1, lsl #30 │ │ │ │ svcgt 0x0001f913 │ │ │ │ - bl 0xfec01d2c │ │ │ │ + bl 0xfec01d58 │ │ │ │ svclt 0x00a8040e │ │ │ │ streq lr, [ip], #-2990 @ 0xfffff452 │ │ │ │ svceq 0x0001f010 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @@ -229527,23 +229536,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xff04f7fa │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf933350e │ │ │ │ - blx 0x18e41f4 │ │ │ │ + blx 0x18e4220 │ │ │ │ @ instruction: 0xf934fe80 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ strbmi r0, [r2, #-143]! @ 0xffffff71 │ │ │ │ streq lr, [ip, -r2, lsr #23] │ │ │ │ - bl 0xfec20560 │ │ │ │ + bl 0xfec2058c │ │ │ │ @ instruction: 0xf8310702 │ │ │ │ @ instruction: 0xf856cf02 │ │ │ │ addsmi r2, sp, #62 @ 0x3e │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @@ -229554,69 +229563,69 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ mcr2 7, 6, pc, cr14, cr10, {7} @ │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8547f04 │ │ │ │ adcsmi r2, sl, #4, 30 │ │ │ │ @ instruction: 0x0c07eba2 │ │ │ │ - bl 0xfeae05c4 │ │ │ │ + bl 0xfeae05f0 │ │ │ │ @ instruction: 0xf8510c02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bf2b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4789c │ │ │ │ + bl 0xfec478c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr8, cr10, {7} │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf8120510 │ │ │ │ tstcc r1, r1, lsl #30 │ │ │ │ svcgt 0x0001f813 │ │ │ │ - bl 0xfec01e60 │ │ │ │ + bl 0xfec01e8c │ │ │ │ svclt 0x0028040e │ │ │ │ streq lr, [ip], #-2990 @ 0xfffff452 │ │ │ │ svceq 0x0001f010 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa4070 │ │ │ │ svclt 0x0000befd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec478f8 │ │ │ │ + bl 0xfec47924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ cdpne 14, 11, cr15, cr1, cr11, {3} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svcgt 0x0002f833 │ │ │ │ svccs 0x0002f834 │ │ │ │ - bl 0xfe981cac │ │ │ │ + bl 0xfe981cd8 │ │ │ │ svclt 0x00980e0c │ │ │ │ vmlaeq.f64 d14, d18, d28 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ @@ -229630,49 +229639,49 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ mrc2 7, 1, pc, cr6, cr10, {7} │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8547f04 │ │ │ │ adcsmi r2, sl, #4, 30 │ │ │ │ @ instruction: 0x0c07eba2 │ │ │ │ - bl 0xfeae05f4 │ │ │ │ + bl 0xfeae0620 │ │ │ │ @ instruction: 0xf8510c02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000be93 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec479cc │ │ │ │ + bl 0xfec479f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138174 │ │ │ │ + bcc 0x1381a0 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d009 │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0x828800 │ │ │ │ - b 0x14b383c │ │ │ │ + bl 0x82882c │ │ │ │ + b 0x14b3868 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mcrlt 7, 3, pc, cr4, cr10, {7} @ │ │ │ │ @@ -229680,26 +229689,26 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f932 │ │ │ │ svcvs 0x0002f933 │ │ │ │ svcvc 0x0002f831 │ │ │ │ @ instruction: 0x0c0eeb16 │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ vfmsvc.f64 d30, d6, d14 │ │ │ │ - b 0x14dd380 │ │ │ │ + b 0x14dd3ac │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13f0aac │ │ │ │ + b 0x13f0ad8 │ │ │ │ addsmi r7, ip, #52736 @ 0xce00 │ │ │ │ eorshi pc, r6, r5, asr r8 @ │ │ │ │ streq lr, [r8], -r7, lsr #20 │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -229710,50 +229719,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ ldc2 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf853340c │ │ │ │ sbclt r2, r7, #4, 30 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvs 0x0004f851 │ │ │ │ @ instruction: 0x0c02eb18 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r8, #67584 @ 0x10800 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x1401ebc │ │ │ │ - b 0xfe28fbf8 │ │ │ │ - b 0x171124 │ │ │ │ - b 0xfe171114 │ │ │ │ + b 0x1401ee8 │ │ │ │ + b 0xfe28fc24 │ │ │ │ + b 0x171150 │ │ │ │ + b 0xfe171140 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ strbmi sp, [r8], -r1, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47b10 │ │ │ │ + bl 0xfec47b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2l 7, cr15, [lr, #-1000] @ 0xfffffc18 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1382b8 │ │ │ │ + bcc 0x1382e4 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d009 │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0x828944 │ │ │ │ - b 0x14b3980 │ │ │ │ + bl 0x828970 │ │ │ │ + b 0x14b39ac │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, ip, lsl #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stcllt 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ @@ -229762,79 +229771,79 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r1], ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ mcrne 14, 5, r1, cr1, cr2, {5} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ sbclt ip, r7, #2, 30 │ │ │ │ svchi 0x0002f832 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ stmdaeq r4, {r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14c1428 │ │ │ │ - b 0xc73b28 │ │ │ │ - b 0x13f41d8 │ │ │ │ - b 0x40fce0 │ │ │ │ - b 0x13f39e0 │ │ │ │ + b 0x14c1454 │ │ │ │ + b 0xc73b54 │ │ │ │ + b 0x13f4204 │ │ │ │ + b 0x40fd0c │ │ │ │ + b 0x13f3a0c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bd89 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ ldc2l 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ svcne 0x00211f33 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ strcs r3, [r0], #-1292 @ 0xfffffaf4 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcgt 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0ceb12 │ │ │ │ vmlal.u , d16, d2[0] │ │ │ │ - b 0x14b4a5c │ │ │ │ + b 0x14b4a88 │ │ │ │ @ instruction: 0xf8560c5c │ │ │ │ - bl 0x1210af0 │ │ │ │ + bl 0x1210b1c │ │ │ │ ldrbmi r0, [r5, #-516]! @ 0xfffffdfc │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bd4f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47c54 │ │ │ │ + bl 0xfec47c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1383fc │ │ │ │ + bcc 0x138428 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d009 │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0xff028a88 │ │ │ │ - b 0x14b3ac4 │ │ │ │ + bl 0xff028ab4 │ │ │ │ + b 0x14b3af0 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ @@ -229842,26 +229851,26 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ stc2 7, cr15, [lr], {250} @ 0xfa │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f933 │ │ │ │ @ instruction: 0xf932b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xff08c6f0 │ │ │ │ - b 0x14b3b0c │ │ │ │ - bl 0x1c906a8 │ │ │ │ + bl 0xff08c71c │ │ │ │ + b 0x14b3b38 │ │ │ │ + bl 0x1c906d4 │ │ │ │ @ instruction: 0xf8557ee8 │ │ │ │ - b 0x14ccbd4 │ │ │ │ + b 0x14ccc00 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s14, s13 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -229871,76 +229880,76 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #30 │ │ │ │ mrrc2 7, 15, pc, r4, cr10 @ │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8542f04 │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ - bl 0xfed90764 │ │ │ │ - b 0x14b3b78 │ │ │ │ - bl 0x1c906e4 │ │ │ │ - blx 0x18cd700 │ │ │ │ - b 0x14f0564 │ │ │ │ + bl 0xfed90790 │ │ │ │ + b 0x14b3ba4 │ │ │ │ + bl 0x1c90710 │ │ │ │ + blx 0x18cd72c │ │ │ │ + b 0x14f0590 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13f4ba8 │ │ │ │ + b 0x13f4bd4 │ │ │ │ addsmi r7, sp, #49664 @ 0xc200 │ │ │ │ eors pc, lr, r6, asr r8 @ │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bcad │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47d98 │ │ │ │ + bl 0xfec47dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138540 │ │ │ │ + bcc 0x13856c │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d009 │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0xff028bcc │ │ │ │ - b 0x14b3c08 │ │ │ │ + bl 0xff028bf8 │ │ │ │ + b 0x14b3c34 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldcllt 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ - blx 0xffc2ebf2 │ │ │ │ + blx 0xffc2ec1e │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svcgt 0x0002f833 │ │ │ │ @ instruction: 0xf832b2c6 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xff02c834 │ │ │ │ + bl 0xff02c860 │ │ │ │ @ instruction: 0xf8550c07 │ │ │ │ - bl 0x1ac8d0c │ │ │ │ + bl 0x1ac8d38 │ │ │ │ addsmi r0, ip, #1835008 @ 0x1c0000 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vmlaeq.f32 s28, s12, s29 │ │ │ │ vstmiavc r7, {s29-s104} │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @@ -229949,43 +229958,43 @@ │ │ │ │ mcrrlt 7, 15, pc, r6, cr10 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ - blx 0xfee2ec62 │ │ │ │ + blx 0xfee2ec8e │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ - blx 0x18bc89c │ │ │ │ + blx 0x18bc8c8 │ │ │ │ @ instruction: 0xf854fe80 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0xfed908ac │ │ │ │ + bl 0xfed908d8 │ │ │ │ @ instruction: 0xf8560c0c │ │ │ │ - bl 0x19a8d9c │ │ │ │ + bl 0x19a8dc8 │ │ │ │ addsmi r0, sp, #536870912 @ 0x20000000 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bc0f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47ed4 │ │ │ │ + bl 0xfec47f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0x202ecd2 │ │ │ │ + blx 0x202ecfe │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9130510 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ @ instruction: 0xf11c4f01 │ │ │ │ svclt 0x00b80f07 │ │ │ │ vfmsvc.f32 s29, s8, s30 │ │ │ │ @@ -230000,95 +230009,95 @@ │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, ip, r9, lsr #5 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xff5aed2c │ │ │ │ + bllt 0xff5aed58 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec47f4c │ │ │ │ + bl 0xfec47f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ vnegne.f64 d15, d1 │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svccs 0x0002f914 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svceq 0x000ff112 │ │ │ │ - b 0x14e0c5c │ │ │ │ - blle 0x410930 │ │ │ │ + b 0x14e0c88 │ │ │ │ + blle 0x41095c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr2, {6} │ │ │ │ svclt 0x00b82a00 │ │ │ │ @ instruction: 0xfe0efa4c │ │ │ │ - bcs 0x4e79a4 │ │ │ │ + bcs 0x4e79d0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x420cf8 │ │ │ │ + blx 0x420d24 │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbf8e74 │ │ │ │ - b 0x473db8 │ │ │ │ - b 0x13f45bc │ │ │ │ + b 0xbf8ea0 │ │ │ │ + b 0x473de4 │ │ │ │ + b 0x13f45e8 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ bicsle ip, r7, r0 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bb91 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ - blx 0xaedcc │ │ │ │ + blx 0xaedf8 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf1127f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r7!, {s29-s107} │ │ │ │ @ instruction: 0xf1c2db0c │ │ │ │ - bcs 0xf3e0c │ │ │ │ - blx 0x12e0cf0 │ │ │ │ - blle 0x26fe44 │ │ │ │ + bcs 0xf3e38 │ │ │ │ + blx 0x12e0d1c │ │ │ │ + blle 0x26fe70 │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe40189c │ │ │ │ - blx 0x18b1648 │ │ │ │ + b 0xfe4018c8 │ │ │ │ + blx 0x18b1674 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a0f28 │ │ │ │ - b 0xfe17166c │ │ │ │ + b 0x1a0f54 │ │ │ │ + b 0xfe171698 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x14aee34 │ │ │ │ + bllt 0x14aee60 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48054 │ │ │ │ + bl 0xfec48080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0xff02ee50 │ │ │ │ + blx 0xff02ee7c │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9130510 │ │ │ │ andcc ip, r1, #1, 30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x4b4684 │ │ │ │ + blle 0x4b46b0 │ │ │ │ @ instruction: 0xf1cc7814 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ svclt 0x00b80f00 │ │ │ │ vseleq.f32 s30, s28, s9 │ │ │ │ @ instruction: 0xf1bcdb06 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ @@ -230096,194 +230105,194 @@ │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, ip, r9, lsr #5 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x5aeeac │ │ │ │ + bllt 0x5aeed8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec480cc │ │ │ │ + bl 0xfec480f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ @ instruction: 0x1eb1fa81 │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf1123302 │ │ │ │ svclt 0x00b80f0f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b3db0e │ │ │ │ @ instruction: 0xf1c2c000 │ │ │ │ - bcs 0xf4708 │ │ │ │ - blx 0xc20dec │ │ │ │ - blle 0x270748 │ │ │ │ + bcs 0xf4734 │ │ │ │ + blx 0xc20e18 │ │ │ │ + blle 0x270774 │ │ │ │ @ instruction: 0xf04f2a0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s4, s24 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0x4638d1d6 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff52ef30 │ │ │ │ + blt 0xff52ef5c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ - blx 0x10aef4c │ │ │ │ + blx 0x10aef78 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ svceq 0x001ff112 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x433f84 │ │ │ │ + blle 0x433fb0 │ │ │ │ @ instruction: 0xf1c2681f │ │ │ │ - bcs 0xf3f8c │ │ │ │ - blx 0xae0e70 │ │ │ │ - blle 0x26ffc4 │ │ │ │ + bcs 0xf3fb8 │ │ │ │ + blx 0xae0e9c │ │ │ │ + blle 0x26fff0 │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe401a1c │ │ │ │ - blx 0x18b17c8 │ │ │ │ + b 0xfe401a48 │ │ │ │ + blx 0x18b17f4 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a10a8 │ │ │ │ - b 0xfe1717ec │ │ │ │ + b 0x1a10d4 │ │ │ │ + b 0xfe171818 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe4aefb4 │ │ │ │ + blt 0xfe4aefe0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec481d4 │ │ │ │ + bl 0xfec48200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ andls r4, r1, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf9fcf7fa │ │ │ │ vmulne.f32 s19, s22, s2 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ - bcc 0x132434 │ │ │ │ + bcc 0x132460 │ │ │ │ @ instruction: 0xf1bce010 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s24, s8 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r5, sp, lsl #5 │ │ │ │ svcgt 0x0001f913 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf11c0e00 │ │ │ │ - blle 0xffc34c44 │ │ │ │ + blle 0xffc34c70 │ │ │ │ mulmi r0, r2, r9 │ │ │ │ vmlseq.f32 s28, s24, s31 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blx 0x1227bb4 │ │ │ │ + blx 0x1227be0 │ │ │ │ @ instruction: 0xf004f40e │ │ │ │ - bl 0x474844 │ │ │ │ + bl 0x474870 │ │ │ │ ldrb r0, [pc, r4, ror #28] │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x142f038 │ │ │ │ + blt 0x142f064 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec48258 │ │ │ │ + bl 0xfec48284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ mrcne 9, 5, APSR_nzcv, cr1, cr11, {5} @ │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ - bcs 0x4e90d4 │ │ │ │ + bcs 0x4e9100 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x420fe4 │ │ │ │ + blx 0x421010 │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbf9160 │ │ │ │ - b 0x4740a4 │ │ │ │ - b 0x13f48a8 │ │ │ │ + b 0xbf918c │ │ │ │ + b 0x4740d0 │ │ │ │ + b 0x13f48d4 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r4, r0 │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf04f3302 │ │ │ │ @ instruction: 0xf1120e00 │ │ │ │ - blle 0xffa74cf4 │ │ │ │ + blle 0xffa74d20 │ │ │ │ @ instruction: 0xc000f9b3 │ │ │ │ vmlseq.f32 s28, s4, s31 │ │ │ │ - ble 0xff77b8c4 │ │ │ │ + ble 0xff77b8f0 │ │ │ │ stc2 10, cr15, [lr], {76} @ 0x4c @ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr12, {0} │ │ │ │ vmuleq.f64 d30, d12, d14 │ │ │ │ @ instruction: 0x4638e7d9 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x2af0c4 │ │ │ │ + blt 0x2af0f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf974f7fa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svceq 0x001ff112 │ │ │ │ ldmdavs pc, {r1, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ @ instruction: 0x0c02ea6f │ │ │ │ - blle 0x7bb920 │ │ │ │ + blle 0x7bb94c │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe401ba8 │ │ │ │ - blx 0x18b1954 │ │ │ │ + b 0xfe401bd4 │ │ │ │ + blx 0x18b1980 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a1234 │ │ │ │ - b 0xfe171978 │ │ │ │ + b 0x1a1260 │ │ │ │ + b 0xfe1719a4 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r8, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf70cfa47 │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @ instruction: 0x0c67eb0c │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48370 │ │ │ │ + bl 0xfec4839c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ andls r4, r1, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf92ef7fa │ │ │ │ vmulne.f32 s19, s22, s2 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ - bcc 0x1325d0 │ │ │ │ + bcc 0x1325fc │ │ │ │ @ instruction: 0xf1bce010 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s24, s8 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ @@ -230292,109 +230301,109 @@ │ │ │ │ svcgt 0x0001f913 │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ svclt 0x00b80f08 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdavc r4, {r2, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ vmlseq.f32 s28, s24, s31 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blx 0xa27d50 │ │ │ │ + blx 0xa27d7c │ │ │ │ @ instruction: 0xf004f40e │ │ │ │ - bl 0x4749e0 │ │ │ │ + bl 0x474a0c │ │ │ │ @ instruction: 0xe7df0e54 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt lr!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec483f4 │ │ │ │ + bl 0xfec48420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ cdpne 8, 11, cr15, cr1, cr13, {7} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ - bcs 0x4e9270 │ │ │ │ + bcs 0x4e929c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x421180 │ │ │ │ + blx 0x4211ac │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642ab │ │ │ │ - b 0xbf92fc │ │ │ │ - b 0x474240 │ │ │ │ - b 0x13f4a44 │ │ │ │ + b 0xbf9328 │ │ │ │ + b 0x47426c │ │ │ │ + b 0x13f4a70 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r5, r0 │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf1123302 │ │ │ │ svclt 0x00b80f10 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b3dbe5 │ │ │ │ - b 0x1ce125c │ │ │ │ - bcs 0xf4a68 │ │ │ │ - blx 0xc27dc8 │ │ │ │ + b 0x1ce1288 │ │ │ │ + bcs 0xf4a94 │ │ │ │ + blx 0xc27df4 │ │ │ │ @ instruction: 0xf00cfc0e │ │ │ │ - bl 0x474a70 │ │ │ │ + bl 0x474a9c │ │ │ │ @ instruction: 0xe7d80e5c │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000b937 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf8a4f7fa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ svceq 0x0020f112 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3742b8 │ │ │ │ - b 0x1ccb338 │ │ │ │ - bcs 0xf42c8 │ │ │ │ - bcs 0x8e7f30 │ │ │ │ + blle 0x3742e4 │ │ │ │ + b 0x1ccb364 │ │ │ │ + bcs 0xf42f4 │ │ │ │ + bcs 0x8e7f5c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x2e122c │ │ │ │ + blx 0x2e1258 │ │ │ │ @ instruction: 0xf851fc02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ bicsle r6, sl, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ - blx 0xadf6d8 │ │ │ │ + blx 0xadf704 │ │ │ │ @ instruction: 0xf007f70c │ │ │ │ - bl 0x3f4308 │ │ │ │ + bl 0x3f4334 │ │ │ │ ubfx r0, r7, #24, #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48510 │ │ │ │ + bl 0xfec4853c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf85ef7fa │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138cb8 │ │ │ │ + bcc 0x138ce4 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d00b │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0x829344 │ │ │ │ + bl 0x829370 │ │ │ │ @ instruction: 0xf11c0c0e │ │ │ │ - b 0x14b4350 │ │ │ │ + b 0x14b437c │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmialt r0, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -230402,28 +230411,28 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf82ef7fa │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f932 │ │ │ │ @ instruction: 0xf933b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x70cfb0 │ │ │ │ - b 0x14b43e4 │ │ │ │ - bl 0x1490f68 │ │ │ │ + bl 0x70cfdc │ │ │ │ + b 0x14b4410 │ │ │ │ + bl 0x1490f94 │ │ │ │ @ instruction: 0xf11c7ee8 │ │ │ │ @ instruction: 0xf14e0c01 │ │ │ │ @ instruction: 0xf8550e00 │ │ │ │ - b 0x14cd49c │ │ │ │ + b 0x14cd4c8 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ streq lr, [r7], -r6, lsr #20 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0x4648d1dc │ │ │ │ @@ -230434,53 +230443,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xfff0f7f9 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf853340c │ │ │ │ sbclt r2, r7, #4, 30 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvs 0x0004f851 │ │ │ │ @ instruction: 0x0c02eb18 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r8, #67584 @ 0x10800 │ │ │ │ stceq 1, cr15, [r1], {28} │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x1402a14 │ │ │ │ - b 0xfe290750 │ │ │ │ - b 0x171c7c │ │ │ │ - b 0xfe171c6c │ │ │ │ + b 0x1402a40 │ │ │ │ + b 0xfe29077c │ │ │ │ + b 0x171ca8 │ │ │ │ + b 0xfe171c98 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ @ instruction: 0x4648d1dd │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt r4, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48668 │ │ │ │ + bl 0xfec48694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffb2f7f9 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138e10 │ │ │ │ + bcc 0x138e3c │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d00b │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0x82949c │ │ │ │ + bl 0x8294c8 │ │ │ │ @ instruction: 0xf10c0c0e │ │ │ │ - b 0x14b44a8 │ │ │ │ + b 0x14b44d4 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdalt r4, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -230489,26 +230498,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xff82f7f9 │ │ │ │ @ instruction: 0xf1a41ea9 │ │ │ │ vceq.f32 d16, d3, d2 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ mrcne 5, 5, r0, cr3, cr5, {1} │ │ │ │ andcs r3, r0, #234881024 @ 0xe000000 │ │ │ │ svcgt 0x0002f83e │ │ │ │ @ instruction: 0xf833b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x80d10c │ │ │ │ + bl 0x80d138 │ │ │ │ @ instruction: 0xf8550c08 │ │ │ │ @ instruction: 0xf10c7037 │ │ │ │ - bl 0x1174514 │ │ │ │ - b 0xa7351c │ │ │ │ + bl 0x1174540 │ │ │ │ + b 0xa73548 │ │ │ │ ldrbmi r0, [r4, #-1543]! @ 0xfffff9f9 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r8, {s29-s104} │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -230519,38 +230528,38 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xff46f7f9 │ │ │ │ svcne 0x00211f33 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ strcs r3, [r0], #-1292 @ 0xfffffaf4 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcgt 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0ceb12 │ │ │ │ vmlal.u , d16, d2[0] │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - bl 0x121164c │ │ │ │ + bl 0x1211678 │ │ │ │ @ instruction: 0xf11c0204 │ │ │ │ @ instruction: 0xf1420c01 │ │ │ │ ldrbmi r0, [r5, #-512]! @ 0xfffffe00 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ bicsle r6, pc, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f943f8 │ │ │ │ svclt 0x0000bf9b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec487bc │ │ │ │ + bl 0xfec487e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r5, sp, lsr ip │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @@ -230560,79 +230569,79 @@ │ │ │ │ @ instruction: 0xffe8f7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec48804 │ │ │ │ + bl 0xfec48830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r5, sp, lsr ip │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xf1760 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xf178c │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffc2f7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec48850 │ │ │ │ + bl 0xfec4887c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xce01e9cd │ │ │ │ @ instruction: 0xffa6f7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec48884 │ │ │ │ + bl 0xfec488b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0xcc01e9cd │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xf17d4 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xf1800 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff8cf7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec488bc │ │ │ │ + bl 0xfec488e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blmi 0xb02f3c │ │ │ │ + blmi 0xb02f68 │ │ │ │ @ instruction: 0x46071e54 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3715 @ 0xe83 @ │ │ │ │ ldrmi r9, [lr], r1, lsl #18 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movweq pc, #45325 @ 0xb10d @ │ │ │ │ ldrmi r1, [sp], -sl, ror #24 │ │ │ │ streq pc, [r1], -lr │ │ │ │ svcgt 0x0001f914 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf812b96e │ │ │ │ - bl 0xfec0c308 │ │ │ │ + bl 0xfec0c334 │ │ │ │ @ instruction: 0xf8050c06 │ │ │ │ @ instruction: 0xf00ecf01 │ │ │ │ @ instruction: 0xf10e0601 │ │ │ │ @ instruction: 0xf9140e01 │ │ │ │ cdpcs 15, 0, cr12, cr0, cr1, {0} │ │ │ │ @ instruction: 0xf812d0f1 │ │ │ │ @ instruction: 0xf1be6c02 │ │ │ │ @@ -230642,74 +230651,74 @@ │ │ │ │ @ instruction: 0xf10de7e0 │ │ │ │ movwcc r0, #4635 @ 0x121b │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0xf801781c │ │ │ │ addsmi r4, r3, #256 @ 0x100 │ │ │ │ - blmi 0x2e5f18 │ │ │ │ - blls 0x2cb7b8 │ │ │ │ + blmi 0x2e5f44 │ │ │ │ + blls 0x2cb7e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 6, pc, cr2, cr9, {7} @ │ │ │ │ - blx 0xff62de8e │ │ │ │ + blx 0xff8adeba │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48974 │ │ │ │ + bl 0xfec489a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0xc82ff8 │ │ │ │ + blmi 0xc83024 │ │ │ │ cdpne 6, 9, cr4, cr5, cr12, {0} │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3623 @ 0xe27 @ │ │ │ │ smlatbeq r2, sp, r1, pc @ │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ ldcne 3, cr3, [r2], #8 │ │ │ │ @ instruction: 0xf00c460b │ │ │ │ @ instruction: 0xf9350601 │ │ │ │ @ instruction: 0xf10cef02 │ │ │ │ stmdblt lr!, {r0, sl, fp}^ │ │ │ │ - blvs 0x1af880 │ │ │ │ + blvs 0x1af8ac │ │ │ │ vmlaeq.f64 d14, d22, d30 │ │ │ │ svc 0x0002f823 │ │ │ │ streq pc, [r1], -ip │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f935 │ │ │ │ rscsle r2, r1, r0, lsl #28 │ │ │ │ stcvs 8, cr15, [r4], {50} @ 0x32 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @ instruction: 0xf82344b6 │ │ │ │ andle lr, r1, r2, lsl #30 │ │ │ │ strb r3, [r0, r2, lsl #4]! │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564564 │ │ │ │ - b 0x9b98d0 │ │ │ │ - b 0x172414 │ │ │ │ - b 0x11b2024 │ │ │ │ + b 0x9b98fc │ │ │ │ + b 0x172440 │ │ │ │ + b 0x11b2050 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1c9be5b │ │ │ │ - svclt 0x0000fb6d │ │ │ │ + svclt 0x0000fb77 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r8, lsl #1 │ │ │ │ ldrmi r4, [r5], -lr, lsr #22 │ │ │ │ @@ -230734,18 +230743,18 @@ │ │ │ │ @ instruction: 0xf8530c01 │ │ │ │ svccs 0x00002f04 │ │ │ │ @ instruction: 0xf856d0f2 │ │ │ │ @ instruction: 0xf1bc702c │ │ │ │ ldrtmi r0, [sl], #-3844 @ 0xfffff0fc │ │ │ │ andle r6, r1, sl, lsr #32 │ │ │ │ strb r3, [r2, r4, lsl #10]! │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf1011f0a │ │ │ │ - blx 0x18b28f8 │ │ │ │ + blx 0x18b2924 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf85e1f04 │ │ │ │ @ instruction: 0xf3c03b04 │ │ │ │ addsmi r1, r4, #15 │ │ │ │ eorspl pc, ip, r6, asr r8 @ │ │ │ │ movweq lr, #6787 @ 0x1a83 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @@ -230754,21 +230763,21 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c9bdf1 │ │ │ │ - svclt 0x0000fb03 │ │ │ │ + svclt 0x0000fb0d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48b18 │ │ │ │ + bl 0xfec48b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blmi 0xb03198 │ │ │ │ + blmi 0xb031c4 │ │ │ │ @ instruction: 0x46071e54 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3413 @ 0xd55 @ │ │ │ │ ldrmi r9, [lr], r1, lsl #18 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ @@ -230793,74 +230802,74 @@ │ │ │ │ @ instruction: 0xf10de7e0 │ │ │ │ movwcc r0, #4635 @ 0x121b │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0xf801781c │ │ │ │ addsmi r4, r3, #256 @ 0x100 │ │ │ │ - blmi 0x2e6174 │ │ │ │ - blls 0x2cba14 │ │ │ │ + blmi 0x2e61a0 │ │ │ │ + blls 0x2cba40 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r4, #996] @ 0x3e4 │ │ │ │ - blx 0xfeaae0e8 │ │ │ │ + blx 0xfed2e114 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48bd0 │ │ │ │ + bl 0xfec48bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0xc83254 │ │ │ │ + blmi 0xc83280 │ │ │ │ cdpne 6, 9, cr4, cr5, cr12, {0} │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3321 @ 0xcf9 @ │ │ │ │ smlatbeq r2, sp, r1, pc @ │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ ldcne 3, cr3, [r2], #8 │ │ │ │ @ instruction: 0xf00c460b │ │ │ │ @ instruction: 0xf9350601 │ │ │ │ @ instruction: 0xf10cef02 │ │ │ │ stmdblt r6!, {r0, sl, fp}^ │ │ │ │ - blvs 0x1afadc │ │ │ │ + blvs 0x1afb08 │ │ │ │ @ instruction: 0xf82344b6 │ │ │ │ @ instruction: 0xf00cef02 │ │ │ │ @ instruction: 0xf10c0601 │ │ │ │ @ instruction: 0xf9350c01 │ │ │ │ cdpcs 15, 0, cr14, cr0, cr2, {0} │ │ │ │ @ instruction: 0xf832d0f2 │ │ │ │ @ instruction: 0xf1bc6c04 │ │ │ │ - bl 0xfec75654 │ │ │ │ + bl 0xfec75680 │ │ │ │ @ instruction: 0xf8230e06 │ │ │ │ andle lr, r1, r2, lsl #30 │ │ │ │ strb r3, [r0, r2, lsl #4]! │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564564 │ │ │ │ - b 0x9b9b2c │ │ │ │ - b 0x172670 │ │ │ │ - b 0x11b2280 │ │ │ │ + b 0x9b9b58 │ │ │ │ + b 0x17269c │ │ │ │ + b 0x11b22ac │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1c9bd2d │ │ │ │ - svclt 0x0000fa3f │ │ │ │ + svclt 0x0000fa49 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r8, lsl #1 │ │ │ │ ldrmi r4, [r5], -lr, lsr #22 │ │ │ │ @@ -230882,38 +230891,38 @@ │ │ │ │ @ instruction: 0xf845443a │ │ │ │ @ instruction: 0xf00c2b04 │ │ │ │ @ instruction: 0xf10c0701 │ │ │ │ @ instruction: 0xf8530c01 │ │ │ │ svccs 0x00002f04 │ │ │ │ @ instruction: 0xf856d0f2 │ │ │ │ @ instruction: 0xf1bc702c │ │ │ │ - bl 0xfe97571c │ │ │ │ + bl 0xfe975748 │ │ │ │ eorvs r0, sl, r7, lsl #4 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ vabd.s8 q15, , │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ svcne 0x000a0635 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x22fca8 │ │ │ │ + blcc 0x22fcd4 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1c5c2c │ │ │ │ - b 0x1b2744 │ │ │ │ - b 0xfe1b2758 │ │ │ │ + b 0xfe1c5c58 │ │ │ │ + b 0x1b2770 │ │ │ │ + b 0xfe1b2784 │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e62fc │ │ │ │ - blls 0x2cbbb8 │ │ │ │ + blmi 0x2e6328 │ │ │ │ + blls 0x2cbbe4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r8, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ - @ instruction: 0xf9d4f1c9 │ │ │ │ + @ instruction: 0xf9def1c9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcne 0, 8, fp, ip, cr8 │ │ │ │ vnmlsne.f64 d20, d5, d24 │ │ │ │ @@ -230925,24 +230934,24 @@ │ │ │ │ ldrmi r9, [r6], -r1, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0033305 │ │ │ │ @ instruction: 0xf9150701 │ │ │ │ movwcc ip, #7937 @ 0x1f01 │ │ │ │ @ instruction: 0xf914b977 │ │ │ │ - bl 0xff0107bc │ │ │ │ + bl 0xff0107e8 │ │ │ │ @ instruction: 0xf0030c07 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0001f806 │ │ │ │ svcgt 0x0001f915 │ │ │ │ rscsle r2, r0, r0, lsl #30 │ │ │ │ @ instruction: 0xec02f914 │ │ │ │ vmoveq.32 d12[0], lr │ │ │ │ - b 0x14bc81c │ │ │ │ + b 0x14bc848 │ │ │ │ @ instruction: 0xf8060e5e │ │ │ │ andle lr, r1, r1, lsl #30 │ │ │ │ ldrb r3, [lr, r1, lsl #8] │ │ │ │ tstpeq fp, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ strbeq r3, [r4, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -230952,18 +230961,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c9bc65 │ │ │ │ - svclt 0x0000f977 │ │ │ │ + svclt 0x0000f981 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48e30 │ │ │ │ + bl 0xfec48e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpne 3, 9, cr0, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ @@ -230972,15 +230981,15 @@ │ │ │ │ @ instruction: 0x469e1cb2 │ │ │ │ stmib sp, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf00e3302 │ │ │ │ @ instruction: 0xf9350301 │ │ │ │ @ instruction: 0xf10ecf02 │ │ │ │ ldmdblt fp!, {r0, r9, sl, fp}^ │ │ │ │ - blcc 0x1b013c │ │ │ │ + blcc 0x1b0168 │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ movweq pc, #4110 @ 0x100e @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0002f826 │ │ │ │ svcgt 0x0002f935 │ │ │ │ rscle r2, pc, r0, lsl #22 │ │ │ │ @@ -230988,104 +230997,104 @@ │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ svceq 0x0008f1be │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0002f826 │ │ │ │ andcc sp, r2, #1 │ │ │ │ @ instruction: 0xf1a4e7db │ │ │ │ @ instruction: 0xf2430c02 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [lr], #-1589 @ 0xfffff9cb │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c05f02 │ │ │ │ strmi r0, [r4, #143]! @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x2e6490 │ │ │ │ - blls 0x24bd4c │ │ │ │ + blmi 0x2e64bc │ │ │ │ + blls 0x24bd78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xfff2fcdc │ │ │ │ - @ instruction: 0xf90af1c9 │ │ │ │ + bllt 0xfff2fd08 │ │ │ │ + @ instruction: 0xf914f1c9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ svcne 0x0014b089 │ │ │ │ @ instruction: 0x46814a35 │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x182fd0e │ │ │ │ + blx 0x182fd3a │ │ │ │ andcs r9, r0, #0, 22 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr13, {0} │ │ │ │ ldrmi r9, [r4], r1, lsl #18 │ │ │ │ @ instruction: 0xf1a34675 │ │ │ │ stmib sp, {r3, r9, sl}^ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8540701 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ ldmiblt pc, {r0, sl, fp} @ │ │ │ │ eorhi pc, ip, r3, asr r8 @ │ │ │ │ - bl 0xfed77cb4 │ │ │ │ - bl 0x1ab257c │ │ │ │ + bl 0xfed77ce0 │ │ │ │ + bl 0x1ab25a8 │ │ │ │ ldmdaeq r2, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ sbcvc lr, r7, #270336 @ 0x42000 │ │ │ │ - blcs 0x22fe7c │ │ │ │ + blcs 0x22fea8 │ │ │ │ streq pc, [r1, -ip] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svccs 0x0004f854 │ │ │ │ rscle r2, fp, r0, lsl #30 │ │ │ │ eorvc pc, ip, r6, asr r8 @ │ │ │ │ stmiavc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x12f806c │ │ │ │ + bl 0x12f8098 │ │ │ │ @ instruction: 0xf1bc77e7 │ │ │ │ - b 0x14b599c │ │ │ │ - b 0x11726d8 │ │ │ │ + b 0x14b59c8 │ │ │ │ + b 0x1172704 │ │ │ │ eorvs r7, sl, r7, asr #5 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ vaba.s8 q15, , │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ svcne 0x000a0635 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x22ff2c │ │ │ │ + blcc 0x22ff58 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1c5eb0 │ │ │ │ - b 0x1b29c8 │ │ │ │ - b 0xfe1b29dc │ │ │ │ + b 0xfe1c5edc │ │ │ │ + b 0x1b29f4 │ │ │ │ + b 0xfe1b2a08 │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e6580 │ │ │ │ - blls 0x2cbe3c │ │ │ │ + blmi 0x2e65ac │ │ │ │ + blls 0x2cbe68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe12fdcc │ │ │ │ - @ instruction: 0xf892f1c9 │ │ │ │ + bllt 0xfe12fdf8 │ │ │ │ + @ instruction: 0xf89cf1c9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcne 0, 8, fp, ip, cr8 │ │ │ │ vnmlsne.f64 d20, d5, d24 │ │ │ │ smlabbls r1, r0, r6, r4 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xffa2fdfc │ │ │ │ + blx 0xffa2fe28 │ │ │ │ andeq pc, fp, #1073741827 @ 0x40000003 │ │ │ │ ldrmi r9, [r6], -r1, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0033305 │ │ │ │ @ instruction: 0xf9150701 │ │ │ │ movwcc ip, #7937 @ 0x1f01 │ │ │ │ @@ -231095,15 +231104,15 @@ │ │ │ │ vmoveq.32 d12[0], lr │ │ │ │ vnmlaeq.f32 s29, s28, s30 │ │ │ │ svc 0x0001f806 │ │ │ │ svcgt 0x0001f915 │ │ │ │ rscsle r2, r0, r0, lsl #30 │ │ │ │ @ instruction: 0x7c02f914 │ │ │ │ @ instruction: 0x0c07ebbc │ │ │ │ - b 0x14bcaa0 │ │ │ │ + b 0x14bcacc │ │ │ │ @ instruction: 0xf8060c5c │ │ │ │ andle ip, r1, r1, lsl #30 │ │ │ │ ldrb r3, [lr, r1, lsl #8] │ │ │ │ tstpeq fp, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ strbeq r3, [r4, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -231113,18 +231122,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c9bb23 │ │ │ │ - svclt 0x0000f835 │ │ │ │ + svclt 0x0000f83f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec490b4 │ │ │ │ + bl 0xfec490e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpne 3, 9, cr0, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ @@ -231133,109 +231142,109 @@ │ │ │ │ @ instruction: 0x469e1cb2 │ │ │ │ stmib sp, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf00e3302 │ │ │ │ @ instruction: 0xf9350301 │ │ │ │ @ instruction: 0xf10ecf02 │ │ │ │ ldmdblt r3!, {r0, r9, sl, fp}^ │ │ │ │ - blcc 0x1b03c0 │ │ │ │ + blcc 0x1b03ec │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ @ instruction: 0xf826085b │ │ │ │ @ instruction: 0xf00e3f02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ @ instruction: 0xf9350e01 │ │ │ │ - blcs 0x125b18 │ │ │ │ + blcs 0x125b44 │ │ │ │ @ instruction: 0xf932d0f0 │ │ │ │ - bl 0xff000f28 │ │ │ │ + bl 0xff000f54 │ │ │ │ @ instruction: 0xf1be0c03 │ │ │ │ - b 0x14b5b40 │ │ │ │ + b 0x14b5b6c │ │ │ │ @ instruction: 0xf8260c5c │ │ │ │ andle ip, r1, r2, lsl #30 │ │ │ │ ldrb r3, [ip, r2, lsl #4] │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645a4 │ │ │ │ - b 0x9ba018 │ │ │ │ - b 0x172b5c │ │ │ │ - b 0x11b276c │ │ │ │ + b 0x9ba044 │ │ │ │ + b 0x172b88 │ │ │ │ + b 0x11b2798 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1c8bab7 │ │ │ │ - svclt 0x0000ffc9 │ │ │ │ + svclt 0x0000ffd3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ svcne 0x0014b089 │ │ │ │ @ instruction: 0x46814a35 │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x7aff90 │ │ │ │ + blx 0x7affbc │ │ │ │ andcs r9, r0, #0, 22 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr13, {0} │ │ │ │ ldrmi r9, [r4], r1, lsl #18 │ │ │ │ @ instruction: 0xf1a34675 │ │ │ │ stmib sp, {r3, r9, sl}^ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8540701 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ ldmiblt pc, {r0, sl, fp} @ │ │ │ │ eorvc pc, ip, r3, asr r8 @ │ │ │ │ stmiavc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x12f82c8 │ │ │ │ + bl 0x12f82f4 │ │ │ │ ldmdaeq r2, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ sbcvc lr, r7, #270336 @ 0x42000 │ │ │ │ - blcs 0x230100 │ │ │ │ + blcs 0x23012c │ │ │ │ streq pc, [r1, -ip] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svccs 0x0004f854 │ │ │ │ rscle r2, fp, r0, lsl #30 │ │ │ │ eorhi pc, ip, r6, asr r8 @ │ │ │ │ - bl 0xfed77f60 │ │ │ │ - bl 0x1ab2828 │ │ │ │ + bl 0xfed77f8c │ │ │ │ + bl 0x1ab2854 │ │ │ │ @ instruction: 0xf1bc77e8 │ │ │ │ - b 0x14b5c20 │ │ │ │ - b 0x117295c │ │ │ │ + b 0x14b5c4c │ │ │ │ + b 0x1172988 │ │ │ │ eorvs r7, sl, r7, asr #5 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ vaba.s8 q15, , │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ svcne 0x000a0635 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x2301b0 │ │ │ │ + blcc 0x2301dc │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1c6134 │ │ │ │ - b 0x1b2c4c │ │ │ │ - b 0xfe1b2c60 │ │ │ │ + b 0xfe1c6160 │ │ │ │ + b 0x1b2c78 │ │ │ │ + b 0xfe1b2c8c │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e6804 │ │ │ │ - blls 0x2cc0c0 │ │ │ │ + blmi 0x2e6830 │ │ │ │ + blls 0x2cc0ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x10b0050 │ │ │ │ - @ instruction: 0xff50f1c8 │ │ │ │ + blt 0x10b007c │ │ │ │ + @ instruction: 0xff5af1c8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e55 │ │ │ │ @@ -231246,20 +231255,20 @@ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svchi 0x0001f912 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdagt r8, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ mcrrvs 10, 4, lr, r8, cr12 │ │ │ │ @ instruction: 0xf1ac46e1 │ │ │ │ - b 0x17f52bc │ │ │ │ + b 0x17f52e8 │ │ │ │ svclt 0x00041ce8 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andls pc, r0, r1, lsl #17 │ │ │ │ - b 0x127e4d4 │ │ │ │ + b 0x127e500 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ ldrdlt sp, [r6, -lr]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -231269,24 +231278,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf96af7f9 │ │ │ │ mcrne 14, 5, r1, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf9332500 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9320800 │ │ │ │ - blx 0xfe425d36 │ │ │ │ - b 0x14e5968 │ │ │ │ - b 0x14014a4 │ │ │ │ + blx 0xfe425d62 │ │ │ │ + b 0x14e5994 │ │ │ │ + b 0x14014d0 │ │ │ │ @ instruction: 0xf5ac4c4e │ │ │ │ - b 0x174453c │ │ │ │ + b 0x1744568 │ │ │ │ @ instruction: 0xf83139ee │ │ │ │ svclt 0x0008ef02 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ @ instruction: 0xf647bf08 │ │ │ │ @ instruction: 0xf3c07cff │ │ │ │ @@ -231307,104 +231316,104 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ @ instruction: 0x46041f1d │ │ │ │ @ instruction: 0xf91ef7f9 │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - @ instruction: 0xf2c018b8 │ │ │ │ + vmul.i d17, d16, d0[6] │ │ │ │ svcne 0x00310835 │ │ │ │ @ instruction: 0xf04f370c │ │ │ │ ldrmi r4, [r9], r0, lsl #20 │ │ │ │ svcgt 0x0004f85e │ │ │ │ @ instruction: 0xf8552600 │ │ │ │ - blx 0xfe17ddda │ │ │ │ - b 0x14e29fc │ │ │ │ - b 0x1411540 │ │ │ │ + blx 0xfe17de06 │ │ │ │ + b 0x14e2a28 │ │ │ │ + b 0x141156c │ │ │ │ ldrbne r0, [r2, r2, asr #24] │ │ │ │ svclt 0x0008454a │ │ │ │ sbclt r4, r2, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0601 │ │ │ │ teqmi r3, #0, 24 │ │ │ │ svcvs 0x0004f851 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea86 │ │ │ │ - b 0x4038f4 │ │ │ │ - b 0xfe172a08 │ │ │ │ + b 0x403920 │ │ │ │ + b 0xfe172a34 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrdlt sp, [r3, -sl]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdblt r6!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ mrcne 6, 2, r4, cr5, cr12, {0} │ │ │ │ - bleq 0x52e650 │ │ │ │ + bleq 0x52e67c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ @ instruction: 0xf8cef7f9 │ │ │ │ @ instruction: 0xf1044631 │ │ │ │ @ instruction: 0x26403eff │ │ │ │ svcge 0x0001f915 │ │ │ │ @ instruction: 0xf91e4632 │ │ │ │ ldrtmi r9, [fp], -r1, lsl #30 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ orrcs pc, r9, #206848 @ 0x32800 │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ - bls 0x12c9a0 │ │ │ │ - blls 0x1349b8 │ │ │ │ + bls 0x12c9cc │ │ │ │ + blls 0x1349e4 │ │ │ │ subvs lr, r3, #270336 @ 0x42000 │ │ │ │ - bcc 0xfe103cbc │ │ │ │ + bcc 0xfe103ce8 │ │ │ │ rscne lr, r3, #335872 @ 0x52000 │ │ │ │ @ instruction: 0xf04fbf04 │ │ │ │ @ instruction: 0x46a4097f │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc r9, (UNDEF: 1) │ │ │ │ stmdaeq ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r9, r9, asr r5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blls 0x1e62b4 │ │ │ │ + blls 0x1e62e0 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ stmdals r3, {r4, r5, r8, r9, sl, fp, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000b919 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4692 │ │ │ │ - blne 0xfef2ebe0 │ │ │ │ - bleq 0xe6edd8 │ │ │ │ + blne 0xffb2ec0c │ │ │ │ + bleq 0xe6ee04 │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ @ instruction: 0xf880f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf1aa1ea1 │ │ │ │ @ instruction: 0xf44f0c02 │ │ │ │ @ instruction: 0xf10a4480 │ │ │ │ strcs r0, [r0, #-2574] @ 0xfffff5f2 │ │ │ │ svchi 0x0002f83c │ │ │ │ @ instruction: 0xf83e4622 │ │ │ │ strtmi r9, [fp], -r2, lsl #30 │ │ │ │ - blx 0xff33bb06 │ │ │ │ + blx 0xff33bb32 │ │ │ │ ldrmi r2, [r0], r8, lsl #7 │ │ │ │ stmib sp, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ - bleq 0xff594710 │ │ │ │ - b 0x1198f18 │ │ │ │ + bleq 0xff59473c │ │ │ │ + b 0x1198f44 │ │ │ │ ldrmi r4, [r0], r3, asr #4 │ │ │ │ andmi pc, r0, #679477248 @ 0x28800000 │ │ │ │ rsccc lr, r3, #335872 @ 0x52000 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ svclt 0x00043f02 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ ldmvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @@ -231424,26 +231433,26 @@ │ │ │ │ stmialt r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ svcne 0x001e460c │ │ │ │ - bne 0xfef2ec90 │ │ │ │ - beq 0xe6ee88 │ │ │ │ + bne 0xffb2ecbc │ │ │ │ + beq 0xe6eeb4 │ │ │ │ strcs r9, [r0, #-1] │ │ │ │ @ instruction: 0xf828f7f9 │ │ │ │ - blmi 0x12e4d0 │ │ │ │ + blmi 0x12e4fc │ │ │ │ movweq pc, #16809 @ 0x41a9 @ │ │ │ │ @ instruction: 0xf1091f21 │ │ │ │ strcs r0, [r0, -ip, lsl #18] │ │ │ │ svccs 0x0004f853 │ │ │ │ svcmi 0x0004f856 │ │ │ │ @ instruction: 0xf04f46be │ │ │ │ - blx 0xff2055b2 │ │ │ │ + blx 0xff2055de │ │ │ │ sbclt ip, r4, #2, 28 │ │ │ │ sbcsvc lr, ip, #323584 @ 0x4f000 │ │ │ │ subeq lr, lr, #270336 @ 0x42000 │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ svclt 0x000845be │ │ │ │ svclt 0x0004455a │ │ │ │ streq pc, [r1, -r0] │ │ │ │ @@ -231452,15 +231461,15 @@ │ │ │ │ @ instruction: 0xf8517034 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ strbmi r1, [fp, #-15] │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ bicsle r6, r6, sl │ │ │ │ - blls 0x15e8a8 │ │ │ │ + blls 0x15e8d4 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ stmdals r1, {r4, r5, r8, r9, sl, fp, sp} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000b86f │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -231472,21 +231481,21 @@ │ │ │ │ @ instruction: 0xffdcf7f8 │ │ │ │ strcs r4, [r0, #-1577] @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf1013f01 │ │ │ │ ssatmi r0, #9, r0, lsl #18 │ │ │ │ svc 0x0001f816 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svcgt 0x0001f817 │ │ │ │ - bl 0x7fac44 │ │ │ │ - bl 0x12f5480 │ │ │ │ + bl 0x7fac70 │ │ │ │ + bl 0x12f54ac │ │ │ │ @ instruction: 0xf5bc0e08 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ strbtmi r0, [r2], r0, lsl #28 │ │ │ │ ldrmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0xee598 │ │ │ │ + beq 0xee5c4 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xb125d1e2 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @@ -231498,21 +231507,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ @ instruction: 0xffa0f7f8 │ │ │ │ cdpne 2, 11, cr2, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf2431ebb │ │ │ │ - @ instruction: 0xf2c018b8 │ │ │ │ + vmul.i d17, d16, d0[6] │ │ │ │ smladxcc lr, r5, r8, r0 │ │ │ │ @ instruction: 0xf8334616 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf8350900 │ │ │ │ - bl 0x8260c8 │ │ │ │ - bl 0x12754fc │ │ │ │ + bl 0x8260f4 │ │ │ │ + bl 0x1275528 │ │ │ │ @ instruction: 0xf5bc0e06 │ │ │ │ @ instruction: 0xf17e3f80 │ │ │ │ @ instruction: 0xf8310e00 │ │ │ │ svclt 0x00a8ef02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @@ -231536,27 +231545,27 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xff56f7f8 │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ svcne 0x00290e04 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ ldrmi r3, [sp], -ip, lsl #12 │ │ │ │ svcls 0x0004f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f85e │ │ │ │ andeq lr, r9, #18432 @ 0x4800 │ │ │ │ stmdbeq r5, {r0, r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - b 0x11bf16c │ │ │ │ - blx 0x18b3194 │ │ │ │ + b 0x11bf198 │ │ │ │ + blx 0x18b31c0 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ strbmi r1, [r6, #-15]! │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ andeq lr, r2, #561152 @ 0x89000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @@ -231576,22 +231585,22 @@ │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff0af7f8 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ @ instruction: 0xf9122600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf9150301 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0x775de4 │ │ │ │ - b 0x14b4a18 │ │ │ │ - bl 0x141199c │ │ │ │ + bl 0x775e10 │ │ │ │ + b 0x14b4a44 │ │ │ │ + bl 0x14119c8 │ │ │ │ @ instruction: 0xf1b97cea │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ strbmi r0, [pc], -r0, lsl #20 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2fc3fc │ │ │ │ + ble 0x2fc428 │ │ │ │ svceq 0x0080f119 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -231608,41 +231617,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 6, pc, cr4, cr8, {7} @ │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ vceq.f32 d16, d3, d2 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ mrcne 6, 5, r0, cr11, cr5, {1} │ │ │ │ andcs r3, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0xf519e01c │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ae │ │ │ │ - b 0xc12778 │ │ │ │ - b 0x2b56bc │ │ │ │ - b 0x13f42c0 │ │ │ │ + b 0xc127a4 │ │ │ │ + b 0x2b56e8 │ │ │ │ + b 0x13f42ec │ │ │ │ @ instruction: 0xf8a10c07 │ │ │ │ andsle ip, r6, r0 │ │ │ │ svcgt 0x0002f93e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f933 │ │ │ │ stmdbeq ip, {r1, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ vstmiavc sl!, {d30-} │ │ │ │ svcmi 0x0000f5b9 │ │ │ │ @ instruction: 0xf17c464f │ │ │ │ - blle 0xff4f4ecc │ │ │ │ + blle 0xff4f4ef8 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ ldrdlt lr, [r2, -r4]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -231652,15 +231661,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 3, pc, cr12, cr8, {7} @ │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ svcne 0x003b0635 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ ldrbne r9, [r7, r4, lsl #30] │ │ │ │ andeq lr, r2, #25600 @ 0x6400 │ │ │ │ @@ -231669,17 +231678,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2da27 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x149a368 │ │ │ │ + b 0x149a394 │ │ │ │ vmull.p8 q8, d0, d8 │ │ │ │ - b 0xfe17679c │ │ │ │ + b 0xfe1767c8 │ │ │ │ strbmi r0, [r5, #-521]! @ 0xfffffdf7 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r4, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ @@ -231698,16 +231707,16 @@ │ │ │ │ mrcne 14, 2, r1, cr13, cr6, {2} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr4, cr8, {7} │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ svc 0x0001f815 │ │ │ │ @ instruction: 0xf8162300 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ - bl 0xfeff2fd0 │ │ │ │ - bl 0x1c75808 │ │ │ │ + bl 0xfeff2ffc │ │ │ │ + bl 0x1c75834 │ │ │ │ ldrmi r0, [lr, #3598] @ 0xe0e │ │ │ │ @ instruction: 0x469cbfbc │ │ │ │ tstlt sl, r3, lsl r6 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ tstmi pc, #1073741824 @ 0x40000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, asr #10 │ │ │ │ @@ -231722,31 +231731,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ mcrne 14, 5, r1, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf8332500 │ │ │ │ - blx 0x18e6440 │ │ │ │ + blx 0x18e646c │ │ │ │ @ instruction: 0xf832f880 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ - bl 0xfeff4c44 │ │ │ │ + bl 0xfeff4c70 │ │ │ │ @ instruction: 0xf8570e0e │ │ │ │ - bl 0x1c1292c │ │ │ │ + bl 0x1c12958 │ │ │ │ strbmi r0, [ip, #3084] @ 0xc0c │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - b 0xbf4c64 │ │ │ │ - b 0x475884 │ │ │ │ - b 0x13f6088 │ │ │ │ - b 0x12358a4 │ │ │ │ + b 0xbf4c90 │ │ │ │ + b 0x4758b0 │ │ │ │ + b 0x13f60b4 │ │ │ │ + b 0x12358d0 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrdlt sp, [r5, -fp]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @@ -231757,32 +231766,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ ldc2 7, cr15, [sl, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ svcne 0x003b0635 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530900 │ │ │ │ @ instruction: 0xf8517f04 │ │ │ │ - blne 0xff5964e4 │ │ │ │ + blne 0xff596510 │ │ │ │ streq lr, [r7, -r7, ror #22] │ │ │ │ sbclt r4, r7, #331350016 @ 0x13c00000 │ │ │ │ andcs fp, r0, #188, 30 @ 0x2f0 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0x183e8c │ │ │ │ - b 0xfe173118 │ │ │ │ + b 0x183eb8 │ │ │ │ + b 0xfe173144 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1df │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -231796,22 +231805,22 @@ │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r2, #-992] @ 0xfffffc20 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ @ instruction: 0xf9152600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf9120301 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0xfeff6154 │ │ │ │ - b 0x14b4d80 │ │ │ │ - bl 0x1c11d0c │ │ │ │ + bl 0xfeff6180 │ │ │ │ + b 0x14b4dac │ │ │ │ + bl 0x1c11d38 │ │ │ │ @ instruction: 0xf1b97cea │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ strbmi r0, [pc], -r0, lsl #20 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2fc76c │ │ │ │ + ble 0x2fc798 │ │ │ │ svceq 0x0080f119 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -231828,41 +231837,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ stc2 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ vceq.f32 d16, d3, d2 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ mrcne 6, 5, r0, cr11, cr5, {1} │ │ │ │ andcs r3, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0xf519e01c │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ae │ │ │ │ - b 0xc12ae8 │ │ │ │ - b 0x2b5a2c │ │ │ │ - b 0x13f4630 │ │ │ │ + b 0xc12b14 │ │ │ │ + b 0x2b5a58 │ │ │ │ + b 0x13f465c │ │ │ │ @ instruction: 0xf8a10c07 │ │ │ │ andsle ip, r6, r0 │ │ │ │ svcgt 0x0002f93e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f933 │ │ │ │ stmdbeq sl, {r2, r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ vstmiavc sl!, {d30-} │ │ │ │ svcmi 0x0000f5b9 │ │ │ │ @ instruction: 0xf17c464f │ │ │ │ - blle 0xff4f523c │ │ │ │ + blle 0xff4f5268 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ ldrdlt lr, [r2, -r4]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -231872,15 +231881,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ ldc2 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ svcne 0x003b0635 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ ldrbne r9, [r7, r4, lsl #30] │ │ │ │ andeq lr, r9, #182272 @ 0x2c800 │ │ │ │ @@ -231889,17 +231898,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2da27 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x149a6d8 │ │ │ │ + b 0x149a704 │ │ │ │ vmull.p8 q8, d0, d8 │ │ │ │ - b 0xfe176b0c │ │ │ │ + b 0xfe176b38 │ │ │ │ strbmi r0, [r5, #-521]! @ 0xfffffdf7 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r4, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ @@ -231907,27 +231916,27 @@ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @ instruction: 0xf000bcf5 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ ldrb r4, [fp, r0, lsl #4] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec49d10 │ │ │ │ + bl 0xfec49d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7f84604 │ │ │ │ mrcne 12, 3, APSR_nzcv, cr2, cr15, {2} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @ instruction: 0xf1074639 │ │ │ │ @ instruction: 0x26000510 │ │ │ │ svcgt 0x0001f91e │ │ │ │ svccc 0x0001f912 │ │ │ │ svceq 0x0007f11c │ │ │ │ - b 0x14e93a8 │ │ │ │ + b 0x14e93d4 │ │ │ │ @ instruction: 0xf0007ce3 │ │ │ │ movwcs r0, #1793 @ 0x701 │ │ │ │ @ instruction: 0xf881b10f │ │ │ │ teqmi r3, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vrsubhn.i16 d16, q0, │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @@ -231943,15 +231952,15 @@ │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ @ instruction: 0xf78cfa4f │ │ │ │ svclt 0x000445bc │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ sbcsle r0, r9, r1, lsl #14 │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - b 0x14c441c │ │ │ │ + b 0x14c4448 │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ strb r0, [pc, r0, lsl #25] │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ streq pc, [r1, -r0] │ │ │ │ stc2 10, cr15, [ip], {67} @ 0x43 @ │ │ │ │ strb r2, [r7, r0, lsl #6] │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @@ -231960,129 +231969,129 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xb0bc6 │ │ │ │ + blx 0xb0bf2 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ eor r3, r5, lr, lsl #12 │ │ │ │ svceq 0x000ff1bc │ │ │ │ - blx 0x1a9cd4 │ │ │ │ - blx 0x4f2430 │ │ │ │ + blx 0x1a9d00 │ │ │ │ + blx 0x4f245c │ │ │ │ strbmi pc, [r6, #3214]! @ 0xc8e @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ bicsmi sp, r2, #5 │ │ │ │ @ instruction: 0xf5c20fd2 │ │ │ │ @ instruction: 0xf0004e00 │ │ │ │ - b 0x12f341c │ │ │ │ + b 0x12f3448 │ │ │ │ @ instruction: 0xf8310202 │ │ │ │ @ instruction: 0xf002cf02 │ │ │ │ sbclt r0, r2, #65536 @ 0x10000 │ │ │ │ vrshr.u64 d20, d19, #64 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ - b 0xbfacf8 │ │ │ │ - b 0x475c3c │ │ │ │ - b 0x13f6440 │ │ │ │ + b 0xbfad24 │ │ │ │ + b 0x475c68 │ │ │ │ + b 0x13f646c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r7, r0 │ │ │ │ svccs 0x0002f933 │ │ │ │ svcgt 0x0002f915 │ │ │ │ svceq 0x000ff11c │ │ │ │ - b 0x14e2b40 │ │ │ │ + b 0x14e2b6c │ │ │ │ andcs r7, r0, #3616 @ 0xe20 │ │ │ │ @ instruction: 0xf1bcdbdf │ │ │ │ - ble 0xff3b685c │ │ │ │ + ble 0xff3b6888 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xfe0cfa42 │ │ │ │ ldrb r2, [r6, r0, lsl #4] │ │ │ │ - bcs 0x1046c4 │ │ │ │ + bcs 0x1046f0 │ │ │ │ ldrb sp, [r2, sp, asr #3] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ svclt 0x0000bc2f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfe830c8a │ │ │ │ + blx 0xfe830cb6 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr7, {5} │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ @ instruction: 0xf85c2700 │ │ │ │ @ instruction: 0xf91e3f04 │ │ │ │ @ instruction: 0xf1188f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ movwcs r1, #2010 @ 0x7da │ │ │ │ @ instruction: 0xf1b8db13 │ │ │ │ - blle 0xc768d8 │ │ │ │ + blle 0xc76904 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x1e9da4 │ │ │ │ - blx 0x11af504 │ │ │ │ + blx 0x1e9dd0 │ │ │ │ + blx 0x11af530 │ │ │ │ strbmi pc, [r3, #-2056] @ 0xfffff7f8 @ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ bicsmi sp, fp, #5 │ │ │ │ @ instruction: 0xf1c30fdb │ │ │ │ @ instruction: 0xf0004200 │ │ │ │ teqmi fp, #67108864 @ 0x4000000 │ │ │ │ svchi 0x0004f851 │ │ │ │ streq pc, [r1, -r3] │ │ │ │ - b 0xfe31f814 │ │ │ │ + b 0xfe31f840 │ │ │ │ vsubl.u8 q8, d0, d2 │ │ │ │ strbmi r1, [r5, #-15]! │ │ │ │ eorscc pc, r3, r6, asr r8 @ │ │ │ │ andeq lr, r3, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ bicle r6, lr, sl │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @ instruction: 0xf1c8bbd9 │ │ │ │ - blx 0x11b4d3c │ │ │ │ + blx 0x11b4d68 │ │ │ │ movwcs pc, #520 @ 0x208 @ │ │ │ │ @ instruction: 0x461ae7db │ │ │ │ bicsle r2, r2, r0, lsl #22 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr14, cr4, {0} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfb0d4e │ │ │ │ + blx 0xfb0d7a │ │ │ │ @ instruction: 0xf1054639 │ │ │ │ @ instruction: 0x27003eff │ │ │ │ svcgt 0x0001f916 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf89edb29 │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xb3698c │ │ │ │ + blle 0xb369b8 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a9e4c │ │ │ │ + blx 0x1a9e78 │ │ │ │ @ instruction: 0xf1bcfc0c │ │ │ │ svclt 0x009c0fff │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ stmdble r4, {r0, r8, sl} │ │ │ │ streq pc, [r1, #-0] │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf2ee8 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf2f14 │ │ │ │ tstlt sp, fp, lsr #12 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ tstmi pc, #1073741824 @ 0x40000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r9, r1, asr #10 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ @@ -232090,29 +232099,29 @@ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ movwcs fp, #2953 @ 0xb89 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xe7e6469c │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ - blx 0x9741f0 │ │ │ │ + blx 0x97421c │ │ │ │ ldrb pc, [lr, ip, lsl #24] @ │ │ │ │ bicsle r2, r7, r0, lsl #20 │ │ │ │ @ instruction: 0xf0004613 │ │ │ │ ldrmi r0, [r4], r1, lsl #10 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff8b0e04 │ │ │ │ + blx 0xff8b0e30 │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r1, r2, r5, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r0], #-60 @ 0xffffffc4 │ │ │ │ vseleq.f32 s30, s24, s4 │ │ │ │ @@ -232122,62 +232131,62 @@ │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0e01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0xbfaf34 │ │ │ │ - b 0x335e78 │ │ │ │ - b 0x13f367c │ │ │ │ + b 0xbfaf60 │ │ │ │ + b 0x335ea4 │ │ │ │ + b 0x13f36a8 │ │ │ │ @ instruction: 0xf8a10c02 │ │ │ │ andsle ip, r5, r0 │ │ │ │ svcgt 0x0002f915 │ │ │ │ @ instruction: 0xf11c3302 │ │ │ │ - ble 0xff576ac4 │ │ │ │ + ble 0xff576af0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xe7e246f1 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf90cfa22 │ │ │ │ - bcs 0x12ce0c │ │ │ │ + bcs 0x12ce38 │ │ │ │ @ instruction: 0x4696d1d5 │ │ │ │ bfi r4, r1, #13, #10 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ svclt 0x0000bb15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfe1b0ebc │ │ │ │ + blx 0xfe1b0ee8 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svcgt 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff11c │ │ │ │ @ instruction: 0xf8dedb2f │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xc76b08 │ │ │ │ + blle 0xc76b34 │ │ │ │ svceq 0x001ff1bc │ │ │ │ - blx 0x1a9fd8 │ │ │ │ - blx 0xb30f44 │ │ │ │ + blx 0x1aa004 │ │ │ │ + blx 0xb30f70 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ @ instruction: 0xf000d030 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x123fb20 │ │ │ │ - blx 0x18b4358 │ │ │ │ + b 0x123fb4c │ │ │ │ + blx 0x18b4384 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r6, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ @@ -232186,114 +232195,114 @@ │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ @ instruction: 0xf04fbac5 │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf1cce7dd │ │ │ │ - blx 0x975f6c │ │ │ │ + blx 0x975f98 │ │ │ │ @ instruction: 0xf04ff20c │ │ │ │ ldrb r0, [r6, r0, lsl #24] │ │ │ │ - bcs 0x1049c8 │ │ │ │ + bcs 0x1049f4 │ │ │ │ ldrb sp, [r2, pc, asr #3] │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ strb r0, [lr, r0, lsl #24] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr13, cr0, {4} │ │ │ │ - blx 0x930f80 │ │ │ │ + blx 0x930fac │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ andcc ip, r1, #1, 30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf992db30 │ │ │ │ @ instruction: 0xf1bc3000 │ │ │ │ - blle 0xd36bc0 │ │ │ │ + blle 0xd36bec │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1ea0b0 │ │ │ │ - blx 0x14f1ffc │ │ │ │ + blx 0x1ea0dc │ │ │ │ + blx 0x14f2028 │ │ │ │ ldrbmi pc, [r4, #3724]! @ 0xe8c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ce6ffc │ │ │ │ + b 0x1ce7028 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ teqmi fp, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vabdl.u8 q8, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ ldrdlt sp, [r7, -r3]! │ │ │ │ movwpl pc, #1288 @ 0x508 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @ instruction: 0x46402f30 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1b30ff8 │ │ │ │ + blt 0x1b31024 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ strb r4, [r3, r3, ror #12]! │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ stc2 10, cr15, [ip], {67} @ 0x43 @ │ │ │ │ @ instruction: 0xf00c2300 │ │ │ │ - bl 0x47683c │ │ │ │ + bl 0x476868 │ │ │ │ ldrb r0, [r7, ip, ror #24] │ │ │ │ bicle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ ldrb r0, [r1, r1, lsl #8] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ @ instruction: 0xf9bef7f8 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf04f360e │ │ │ │ eor r0, r8, r0, lsl #28 │ │ │ │ svceq 0x000ff1bc │ │ │ │ - blx 0x32a178 │ │ │ │ - blx 0x4ef8b4 │ │ │ │ + blx 0x32a1a4 │ │ │ │ + blx 0x4ef8e0 │ │ │ │ strbmi pc, [r2, #-3202]! @ 0xfffff37e @ │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ andle r0, r6, r0, lsl #16 │ │ │ │ andeq lr, r8, #454656 @ 0x6f000 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5c20fd2 │ │ │ │ - b 0x14838a0 │ │ │ │ - blx 0x18b68c4 │ │ │ │ + b 0x14838cc │ │ │ │ + blx 0x18b68f0 │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf00ecf02 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf915d01d │ │ │ │ movwcc ip, #12034 @ 0x2f02 │ │ │ │ svceq 0x000ff11c │ │ │ │ andcs fp, r0, #188, 30 @ 0x2f0 │ │ │ │ - blle 0xff904b1c │ │ │ │ + blle 0xff904b48 │ │ │ │ @ instruction: 0x8000f9b3 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x1ce9c08 │ │ │ │ - blx 0x12f391c │ │ │ │ + b 0x1ce9c34 │ │ │ │ + blx 0x12f3948 │ │ │ │ @ instruction: 0xf04ff202 │ │ │ │ @ instruction: 0xf0020800 │ │ │ │ - bl 0x3f60fc │ │ │ │ + bl 0x3f6128 │ │ │ │ ldrb r0, [r0, r2, ror #4] │ │ │ │ @ instruction: 0xf1b84642 │ │ │ │ bicle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0xf1bee7cb │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @@ -232305,83 +232314,83 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf952f7f8 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svchi 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff118 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8dedb17 │ │ │ │ @ instruction: 0xf1b82000 │ │ │ │ - blle 0xd36d70 │ │ │ │ + blle 0xd36d9c │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x1aa258 │ │ │ │ - blx 0x143219c │ │ │ │ + blx 0x1aa284 │ │ │ │ + blx 0x14321c8 │ │ │ │ strbmi pc, [r2, #-2056] @ 0xfffff7f8 @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ - b 0x1ce71a4 │ │ │ │ + b 0x1ce71d0 │ │ │ │ @ instruction: 0xf0000c02 │ │ │ │ - b 0x14b3994 │ │ │ │ + b 0x14b39c0 │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ @ instruction: 0x432a8f04 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ - b 0xfe30477c │ │ │ │ - blx 0x18b39d8 │ │ │ │ + b 0xfe3047a8 │ │ │ │ + blx 0x18b3a04 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0x1a32a4 │ │ │ │ - b 0xfe1739e8 │ │ │ │ + b 0x1a32d0 │ │ │ │ + b 0xfe173a14 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ smlawtlt r5, r8, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt sl, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf808fa42 │ │ │ │ @ instruction: 0xf0082200 │ │ │ │ - bl 0x3f61e8 │ │ │ │ + bl 0x3f6214 │ │ │ │ ldrb r0, [r6, r8, ror #24] │ │ │ │ - bcs 0x104c3c │ │ │ │ + bcs 0x104c68 │ │ │ │ ldrb sp, [r2, fp, asr #3] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr13, cr4, {0} │ │ │ │ @ instruction: 0xf8eaf7f8 │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ @ instruction: 0x26003710 │ │ │ │ svcgt 0x0001f915 │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ - blle 0xbb6e40 │ │ │ │ + blle 0xbb6e6c │ │ │ │ mulhi r0, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r6], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {8} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ @ instruction: 0xf04fbf9c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ stmdble r4, {r0, r8, r9} │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf3388 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf33b4 │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ - b 0x127f65c │ │ │ │ + b 0x127f688 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ ldrdlt sp, [r6, -r8]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -232402,15 +232411,15 @@ │ │ │ │ svclt 0x0000e7cf │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf886f7f8 │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r1, r2, r5, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ @@ -232422,30 +232431,30 @@ │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0e01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf858429f │ │ │ │ - b 0xbfb3e4 │ │ │ │ - b 0x336328 │ │ │ │ - b 0x13f3b2c │ │ │ │ + b 0xbfb410 │ │ │ │ + b 0x336354 │ │ │ │ + b 0x13f3b58 │ │ │ │ @ instruction: 0xf8a10c02 │ │ │ │ andsle ip, r9, r0 │ │ │ │ svcgt 0x0002f915 │ │ │ │ @ instruction: 0xf11c3302 │ │ │ │ - ble 0xff576f78 │ │ │ │ + ble 0xff576fa4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xe7e246f1 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ vseleq.f32 s30, s24, s5 │ │ │ │ andeq pc, r1, #14 │ │ │ │ ldmdbeq lr, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0x12d2b4 │ │ │ │ + bcs 0x12d2e0 │ │ │ │ @ instruction: 0x4696d1d1 │ │ │ │ bfi r4, r1, #13, #6 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @@ -232455,31 +232464,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf826f7f8 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svcgt 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x0020f11c │ │ │ │ @ instruction: 0xf8dedb2f │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xc76fc0 │ │ │ │ + blle 0xc76fec │ │ │ │ svceq 0x001ff1bc │ │ │ │ - blx 0x1aa4a0 │ │ │ │ - blx 0xb313fc │ │ │ │ + blx 0x1aa4cc │ │ │ │ + blx 0xb31428 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ @ instruction: 0xf000d034 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - blx 0x18bffd8 │ │ │ │ - b 0x12725e0 │ │ │ │ + blx 0x18c0004 │ │ │ │ + b 0x127260c │ │ │ │ @ instruction: 0xf8510508 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r6, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ @@ -232487,21 +232496,21 @@ │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ @ instruction: 0xf04fb869 │ │ │ │ strbmi r0, [r2], -r0, lsl #16 │ │ │ │ - b 0x1ced394 │ │ │ │ + b 0x1ced3c0 │ │ │ │ @ instruction: 0xf04f0c0c │ │ │ │ - blx 0x975428 │ │ │ │ + blx 0x975454 │ │ │ │ @ instruction: 0xf00cfc0c │ │ │ │ - bl 0x173c34 │ │ │ │ + bl 0x173c60 │ │ │ │ @ instruction: 0xe7d2025c │ │ │ │ - bcs 0x104e78 │ │ │ │ + bcs 0x104ea4 │ │ │ │ strb sp, [lr, fp, asr #3] │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ strb r0, [sl, r0, lsl #16] │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -232514,33 +232523,33 @@ │ │ │ │ @ instruction: 0xf00c4650 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf990d138 │ │ │ │ @ instruction: 0xf99e2001 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf99ea000 │ │ │ │ - blx 0xfe19f48e │ │ │ │ + blx 0xfe19f4ba │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff384d42 │ │ │ │ - bl 0x57c2c4 │ │ │ │ + blx 0xff384d6e │ │ │ │ + bl 0x57c2f0 │ │ │ │ cmpmi fp, r2, lsl #22 │ │ │ │ svcmi 0x0000f5bb │ │ │ │ - beq 0x12fa70 │ │ │ │ + beq 0x12fa9c │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ rsbscs r0, pc, #67108864 @ 0x4000000 │ │ │ │ - ble 0x444d14 │ │ │ │ + ble 0x444d40 │ │ │ │ svcmi 0x0000f51b │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfbd │ │ │ │ addcs r0, r0, #67108864 @ 0x4000000 │ │ │ │ - b 0x14c4d28 │ │ │ │ + b 0x14c4d54 │ │ │ │ svclt 0x00a8222b │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf809b10b │ │ │ │ - b 0x12fb504 │ │ │ │ + b 0x12fb530 │ │ │ │ vmlal.u8 q8, d7, d1 │ │ │ │ @ instruction: 0xf00c074f │ │ │ │ andcc r0, r1, r1, lsl #2 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ sbcle r2, r6, r0, lsl #18 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @@ -232561,51 +232570,51 @@ │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ @ instruction: 0x460f4691 │ │ │ │ @ instruction: 0xf7f74683 │ │ │ │ @ instruction: 0x4641ff55 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r6], r6, lsl #12 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - @ instruction: 0xf2c019b8 │ │ │ │ + vmul.f d17, d16, d0[6] │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, fp}^ │ │ │ │ @ instruction: 0xf00e4500 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf6d5c │ │ │ │ + blcs 0xf6d88 │ │ │ │ @ instruction: 0x469cd13f │ │ │ │ @ instruction: 0x2002f9b0 │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ @ instruction: 0xa000f8b1 │ │ │ │ - blx 0xfe19557e │ │ │ │ + blx 0xfe1955aa │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1fc17a │ │ │ │ - bl 0x57c3a4 │ │ │ │ + blx 0xff1fc1a6 │ │ │ │ + bl 0x57c3d0 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ eormi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf006bfa4 │ │ │ │ @ instruction: 0xf6470c01 │ │ │ │ - ble 0x310194 │ │ │ │ + ble 0x3101c0 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf006bfbc │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - b 0x1303dac │ │ │ │ - blx 0x18b55e0 │ │ │ │ + b 0x1303dd8 │ │ │ │ + blx 0x18b560c │ │ │ │ ldmdahi fp!, {r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcc r2, r2 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ eorsgt pc, ip, r9, asr r8 @ │ │ │ │ movweq lr, #51747 @ 0xca23 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @ instruction: 0xf8274313 │ │ │ │ @ instruction: 0xf00e3b02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf6ddc │ │ │ │ + blcs 0xf6e08 │ │ │ │ @ instruction: 0xf1bed0bf │ │ │ │ andle r0, r5, r8, lsl #30 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andcc r3, r2, r2, lsl #14 │ │ │ │ ldr r3, [r0, r2, lsl #2]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf50bd004 │ │ │ │ @@ -232616,55 +232625,55 @@ │ │ │ │ svclt 0x0070f7f7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blne 0xfef2ff30 │ │ │ │ - bleq 0xe70128 │ │ │ │ + blne 0xffb2ff5c │ │ │ │ + bleq 0xe70154 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fed9 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0x1fb6e44 │ │ │ │ + bllt 0x1fb6e70 │ │ │ │ ldmdavs r7, {r2, r3, fp, sp, lr} │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs r7, {r2, r3, r6, fp, sp, lr}^ │ │ │ │ stmdbge r7, {r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdaeq sl, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c09eb5c │ │ │ │ movwcs fp, #8040 @ 0x1f68 │ │ │ │ - bllt 0x11c51e4 │ │ │ │ + bllt 0x11c5210 │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ movwcs fp, #8040 @ 0x1f68 │ │ │ │ - bllt 0x1c51f4 │ │ │ │ + bllt 0x1c5220 │ │ │ │ sbclt r4, r3, #2013265920 @ 0x78000000 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, r3, fp, asr r8 @ │ │ │ │ movweq lr, #35468 @ 0x8a8c │ │ │ │ movweq lr, #39427 @ 0x9a03 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcc 0x2317a8 │ │ │ │ + blcc 0x2317d4 │ │ │ │ movweq pc, #4110 @ 0x100e @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ sbcle r2, pc, r0, lsl #22 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d12 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ - b 0x14ed5b8 │ │ │ │ + b 0x14ed5e4 │ │ │ │ @ instruction: 0xf00079e9 │ │ │ │ @ instruction: 0xf1090301 │ │ │ │ ldrb r4, [r7, r0, lsl #24] │ │ │ │ - blls 0x15fb7c │ │ │ │ + blls 0x15fba8 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ stmdals r1, {r4, r5, r8, r9, sl, fp, sp} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74ff0 │ │ │ │ svclt 0x0000bf07 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -232685,35 +232694,35 @@ │ │ │ │ andcc r0, r1, pc, asr #14 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf990d0f5 │ │ │ │ @ instruction: 0xf99e2000 │ │ │ │ @ instruction: 0xf99e3001 │ │ │ │ @ instruction: 0xf9909000 │ │ │ │ - blx 0xfe19b73e │ │ │ │ + blx 0xfe19b76a │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff384fee │ │ │ │ - bl 0x57c568 │ │ │ │ + blx 0xff38501a │ │ │ │ + bl 0x57c594 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f5ba │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ rsbscs r0, pc, #67108864 @ 0x4000000 │ │ │ │ - ble 0x4c51c0 │ │ │ │ + ble 0x4c51ec │ │ │ │ svcmi 0x0000f51a │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfbd │ │ │ │ addcs r0, r0, #67108864 @ 0x4000000 │ │ │ │ - b 0x14c51d4 │ │ │ │ + b 0x14c5200 │ │ │ │ svclt 0x00a4222a │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf801b10b │ │ │ │ @ instruction: 0xf10c200c │ │ │ │ - b 0x12f678c │ │ │ │ + b 0x12f67b8 │ │ │ │ @ instruction: 0xf1bc0809 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ strbeq pc, [pc, -r7, asr #7] @ │ │ │ │ @ instruction: 0xf10e3001 │ │ │ │ ldr r0, [r7, r1, lsl #28]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf506d004 │ │ │ │ @@ -232729,45 +232738,45 @@ │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ @ instruction: 0xf7f74680 │ │ │ │ @ instruction: 0xf1a7fe05 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ @ instruction: 0xf1a94606 │ │ │ │ ldrbmi r0, [r0], -r2, lsl #2 │ │ │ │ - ldmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x970146bc │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d6, d1 │ │ │ │ andcc r0, r2, pc, lsl #13 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - bleq 0x12f950 │ │ │ │ + bleq 0x12f97c │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xa002f8b1 │ │ │ │ @ instruction: 0x7000f8be │ │ │ │ strmi pc, [r3, #-2946] @ 0xfffff47e │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ orrcs pc, r7, #206848 @ 0x32800 │ │ │ │ - beq 0x1ae478 │ │ │ │ + beq 0x1ae4a4 │ │ │ │ @ instruction: 0xf1ba415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14b543c │ │ │ │ + b 0x14b5468 │ │ │ │ svclt 0x00a4422a │ │ │ │ - bleq 0x16f85c │ │ │ │ + bleq 0x16f888 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bada08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ - bleq 0x16f870 │ │ │ │ + bleq 0x16f89c │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe2b21dc │ │ │ │ + blx 0xfe2b2208 │ │ │ │ andcc r9, r2, r1, lsl #22 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ @ instruction: 0xf8599301 │ │ │ │ vmvn.i32 d26, #234 @ 0x000000ea │ │ │ │ @ instruction: 0xf830068f │ │ │ │ tstcc r2, r2, lsl #24 │ │ │ │ @@ -232786,29 +232795,29 @@ │ │ │ │ mrclt 7, 0, APSR_nzcv, cr12, cr7, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - @ instruction: 0xf2c01bb8 │ │ │ │ + vqdmull.s , d16, d0[6] │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f70100 │ │ │ │ svcne 0x002bfd85 │ │ │ │ strcs r9, [r0, #-2305] @ 0xfffff6ff │ │ │ │ ssat16mi r1, #15, r2 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f6854 │ │ │ │ ldmdavs pc, {r8, fp} @ │ │ │ │ - blx 0xfe20da7e │ │ │ │ + blx 0xfe20daaa │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, ip, sp, lr} │ │ │ │ stmdage r6, {r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ smladeq sl, r7, fp, lr │ │ │ │ @ instruction: 0x0c08eb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @@ -232853,25 +232862,25 @@ │ │ │ │ @ instruction: 0xf00c4650 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf990d139 │ │ │ │ @ instruction: 0xf99e2001 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf99ea000 │ │ │ │ - blx 0xfe19f9da │ │ │ │ + blx 0xfe19fa06 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff38528e │ │ │ │ + blx 0xff3852ba │ │ │ │ ldmne r2, {r0, r1, r3, r7, r8, r9, sp} │ │ │ │ addcc r4, r0, #-1073741802 @ 0xc0000016 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ - beq 0x12ffc0 │ │ │ │ + beq 0x12ffec │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ cmncs pc, #268435456 @ 0x10000000 │ │ │ │ - ble 0x405244 │ │ │ │ + ble 0x405270 │ │ │ │ svcmi 0x0000f512 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfb7 │ │ │ │ andsne r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrmi r2, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf007bfa8 │ │ │ │ tstlt sl, r1, lsl #4 │ │ │ │ @@ -232900,33 +232909,33 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ strmi r4, [r3], r8, lsl #13 │ │ │ │ @ instruction: 0xf7f74616 │ │ │ │ strmi pc, [r7], -sp, lsr #25 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ vmla.i8 d16, d3, d0 │ │ │ │ - @ instruction: 0xf2c01ab8 │ │ │ │ + vmull.s , d16, d0[6] │ │ │ │ @ instruction: 0x46490a35 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xffea8 │ │ │ │ + blcs 0xffed4 │ │ │ │ ldrmi sp, [ip], r2, asr #2 │ │ │ │ @ instruction: 0x2002f9b6 │ │ │ │ @ instruction: 0x3002f9b0 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ - blx 0xfe195b8a │ │ │ │ + blx 0xfe195bb6 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1fc6c6 │ │ │ │ + blx 0xff1fc6f2 │ │ │ │ ldmne r2, {r1, r2, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434e00 │ │ │ │ @ instruction: 0xf1be0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14b4adc │ │ │ │ + b 0x14b4b08 │ │ │ │ svclt 0x00a4422e │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1beda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @@ -232957,50 +232966,50 @@ │ │ │ │ svclt 0x0000bcc7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blne 0xfef30484 │ │ │ │ - bleq 0xe7067c │ │ │ │ + blne 0xffb304b0 │ │ │ │ + bleq 0xe706a8 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ ldrtmi pc, [r2], -pc, lsr #24 @ │ │ │ │ ldrtmi r2, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf7398 │ │ │ │ + blcs 0xf73c4 │ │ │ │ stmdavs ip, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe20dbfa │ │ │ │ + blx 0xfe20dc26 │ │ │ │ stmdavs ip, {r0, r1, r2, sl, fp, ip, pc}^ │ │ │ │ - blx 0xfe20dd02 │ │ │ │ - bl 0x75dbc4 │ │ │ │ - bl 0x17f63d4 │ │ │ │ + blx 0xfe20dd2e │ │ │ │ + bl 0x75dbf0 │ │ │ │ + bl 0x17f6400 │ │ │ │ svclt 0x00680c08 │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ @ instruction: 0xf11abb83 │ │ │ │ @ instruction: 0xf15c4880 │ │ │ │ svclt 0x00680c00 │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ - bl 0x7228d4 │ │ │ │ - bl 0x17f5bec │ │ │ │ + bl 0x722900 │ │ │ │ + bl 0x17f5c18 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ tstmi lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d5b2c3 │ │ │ │ mrscc r8, (UNDEF: 4) │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe417cb8 │ │ │ │ - b 0x1b4810 │ │ │ │ - b 0xfe1b4818 │ │ │ │ + b 0xfe417ce4 │ │ │ │ + b 0x1b483c │ │ │ │ + b 0xfe1b4844 │ │ │ │ @ instruction: 0xf8450308 │ │ │ │ @ instruction: 0xf00e3b04 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf7408 │ │ │ │ + blcs 0xf7434 │ │ │ │ @ instruction: 0xf1bed0c7 │ │ │ │ andle r0, ip, r4, lsl #30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tstcc r4, r4, lsl #10 │ │ │ │ ldr r3, [r8, r4, lsl #4]! │ │ │ │ stmibvc r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @@ -233015,46 +233024,46 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ @ instruction: 0x46064617 │ │ │ │ tstls r1, r1, lsl #30 │ │ │ │ - blx 0xff131c3e │ │ │ │ + blx 0xff131c6a │ │ │ │ strmi r9, [r0], r1, lsl #18 │ │ │ │ rscscc pc, pc, r9, lsl #2 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf01e46ce │ │ │ │ tstle r8, r1, lsl #30 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stmdaeq pc, {r3, r6, r7, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ andcc r3, r1, r1, lsl #14 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf997d0f6 │ │ │ │ @ instruction: 0xf9902000 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf997c000 │ │ │ │ - blx 0xfe19bc9e │ │ │ │ + blx 0xfe19bcca │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff38554e │ │ │ │ - bl 0x57cad4 │ │ │ │ + blx 0xff38557a │ │ │ │ + bl 0x57cb00 │ │ │ │ cmpmi fp, r2, lsl #24 │ │ │ │ stceq 1, cr15, [r0], {28} │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5bc │ │ │ │ andeq pc, r0, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf008bfa2 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ @ instruction: 0x461a0c7f │ │ │ │ @ instruction: 0xf51cda0f │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bd33ff │ │ │ │ movweq pc, #4104 @ 0x1008 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14c5544 │ │ │ │ + b 0x14c5570 │ │ │ │ svclt 0x00a42c2c │ │ │ │ @ instruction: 0xf0082200 │ │ │ │ tstlt fp, r1, lsl #6 │ │ │ │ andgt pc, lr, r1, lsl #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stmdbeq r2, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0010f1be │ │ │ │ @@ -233063,50 +233072,50 @@ │ │ │ │ ldr r3, [r4, r1]! │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf506d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xffa31cfc │ │ │ │ + bllt 0xffa31d28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ @ instruction: 0x460e4692 │ │ │ │ @ instruction: 0xf7f74681 │ │ │ │ @ instruction: 0xf1a8fb51 │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ strmi r0, [r7], -r0, lsl #16 │ │ │ │ @ instruction: 0xf1aa46c6 │ │ │ │ vhadd.s8 d16, d3, d2 │ │ │ │ - @ instruction: 0xf2c01ab8 │ │ │ │ + vmull.s , d16, d0[6] │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, fp}^ │ │ │ │ @ instruction: 0xf01e4500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ streq pc, [pc, r7, asr #7] │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ @ instruction: 0xf01e3102 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ @ instruction: 0xb002f8b0 │ │ │ │ - blx 0xfe195dba │ │ │ │ + blx 0xfe195de6 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff3bc996 │ │ │ │ + blx 0xff3bc9c2 │ │ │ │ ldmne r2, {r2, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434b00 │ │ │ │ @ instruction: 0xf1bb0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14b4dac │ │ │ │ + b 0x14b4dd8 │ │ │ │ svclt 0x00a4422b │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bbda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @@ -233137,93 +233146,93 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf7f79101 │ │ │ │ svcne 0x002bfad3 │ │ │ │ strcs r9, [r0, #-2305] @ 0xfffff6ff │ │ │ │ ssat16mi r1, #15, r2 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f6857 │ │ │ │ ldmdavs ip, {fp} │ │ │ │ @ instruction: 0x9c04fb87 │ │ │ │ ldmdavs r4, {r0, r1, r2, r3, r4, r6, fp, sp, lr} │ │ │ │ strge pc, [r7, -r4, lsl #23] │ │ │ │ - beq 0x3aeae0 │ │ │ │ + beq 0x3aeb0c │ │ │ │ @ instruction: 0x0c07eb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r1], r1, lsl #16 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf11ad12d │ │ │ │ @ instruction: 0xf15c4780 │ │ │ │ svclt 0x00680c00 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b846e1 │ │ │ │ @ instruction: 0xd1220f00 │ │ │ │ - bl 0x17fa6a4 │ │ │ │ + bl 0x17fa6d0 │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b846e1 │ │ │ │ tstle r8, r0, lsl #30 │ │ │ │ - b 0x12609d8 │ │ │ │ + b 0x1260a04 │ │ │ │ @ instruction: 0xf1be0508 │ │ │ │ @ instruction: 0xf8560f03 │ │ │ │ @ instruction: 0xf8518037 │ │ │ │ - b 0xfe40ff84 │ │ │ │ - b 0x3f6eec │ │ │ │ - b 0xfe3f6ef4 │ │ │ │ + b 0xfe40ffb0 │ │ │ │ + b 0x3f6f18 │ │ │ │ + b 0xfe3f6f20 │ │ │ │ @ instruction: 0xf8410707 │ │ │ │ andle r7, sp, lr, lsr #32 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ - b 0x14eddac │ │ │ │ + b 0x14eddd8 │ │ │ │ @ instruction: 0xf00079e9 │ │ │ │ @ instruction: 0xf1090801 │ │ │ │ ldrb r4, [pc, r0, lsl #24] │ │ │ │ @ instruction: 0xf50bb125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xffc31eec │ │ │ │ + blt 0xffc31f18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46044690 │ │ │ │ - blx 0x17b1f08 │ │ │ │ + blx 0x17b1f34 │ │ │ │ @ instruction: 0x26004632 │ │ │ │ svccc 0x00014605 │ │ │ │ ldrtmi r4, [r1], -r0, asr #12 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0x100344 │ │ │ │ + blcs 0x100370 │ │ │ │ @ instruction: 0xf990d13c │ │ │ │ @ instruction: 0xf992c000 │ │ │ │ @ instruction: 0xf990e000 │ │ │ │ @ instruction: 0xf9928001 │ │ │ │ - blx 0xfe417f5a │ │ │ │ - blx 0xfe327792 │ │ │ │ - bl 0xff016380 │ │ │ │ - bl 0x1c76f80 │ │ │ │ - bl 0x7f7788 │ │ │ │ - bl 0x1476f98 │ │ │ │ + blx 0xfe417f86 │ │ │ │ + blx 0xfe3277be │ │ │ │ + bl 0xff0163ac │ │ │ │ + bl 0x1c76fac │ │ │ │ + bl 0x7f77b4 │ │ │ │ + bl 0x1476fc4 │ │ │ │ @ instruction: 0xf5bc0e0e │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xf3e40 │ │ │ │ - ble 0x48594c │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xf3e6c │ │ │ │ + ble 0x485978 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbd │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r3], -r0, lsl #25 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf005bfa8 │ │ │ │ @@ -233232,118 +233241,118 @@ │ │ │ │ andgt pc, r1, r7, lsl #16 │ │ │ │ vorr.i32 d20, #56832 @ 0x0000de00 │ │ │ │ @ instruction: 0xf001054f │ │ │ │ andcc r0, r1, r1, lsl #6 │ │ │ │ tstcc r1, r1, lsl #4 │ │ │ │ sbcle r2, r2, r0, lsl #22 │ │ │ │ andle r2, r4, r0, lsl r9 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf3bff @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf3c2b @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb126e7b6 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfe231fbc │ │ │ │ + blt 0xfe231fe8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4690461f │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf9f2f7f7 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - @ instruction: 0xf2c018b8 │ │ │ │ + vmul.i d17, d16, d0[6] │ │ │ │ @ instruction: 0xf0020835 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b0 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b0 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3b2e54 │ │ │ │ + bls 0x3b2e80 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0x130640 │ │ │ │ + beq 0x13066c │ │ │ │ stmdbmi ip!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf005bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x312854 │ │ │ │ + ble 0x312880 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ tstmi pc, #0, 18 │ │ │ │ @ instruction: 0xf8b6b2eb │ │ │ │ andcc ip, r2, r0 │ │ │ │ vaddw.u8 , , d2 │ │ │ │ @ instruction: 0xf858058f │ │ │ │ - b 0xc2c14c │ │ │ │ - b 0x334cbc │ │ │ │ - b 0x11b64c0 │ │ │ │ + b 0xc2c178 │ │ │ │ + b 0x334ce8 │ │ │ │ + b 0x11b64ec │ │ │ │ @ instruction: 0xf8260309 │ │ │ │ @ instruction: 0xf0023b02 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ adcsle r2, pc, r0, lsl #22 │ │ │ │ andle r2, r5, r8, lsl #20 │ │ │ │ - streq pc, [pc, #965] @ 0xf4465 │ │ │ │ + streq pc, [pc, #965] @ 0xf4491 │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ ldr r3, [r2, r2, lsl #2]! │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000ba15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blne 0xfef309e8 │ │ │ │ - bleq 0xe70be0 │ │ │ │ + blne 0xffb30a14 │ │ │ │ + bleq 0xe70c0c │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4633f97d │ │ │ │ ldrtmi r2, [sl], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0c01 │ │ │ │ strbtmi r0, [r1], -r1, lsl #28 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r4, {r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe20e182 │ │ │ │ + blx 0xfe20e1ae │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe20e28a │ │ │ │ - bl 0xfef1a92c │ │ │ │ - bl 0x1bf6138 │ │ │ │ - bl 0x6f7140 │ │ │ │ - bl 0x17f613c │ │ │ │ + blx 0xfe20e2b6 │ │ │ │ + bl 0xfef1a958 │ │ │ │ + bl 0x1bf6164 │ │ │ │ + bl 0x6f716c │ │ │ │ + bl 0x17f6168 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - b 0x14e05cc │ │ │ │ + b 0x14e05f8 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ cps #1 │ │ │ │ - blx 0x18c6134 │ │ │ │ + blx 0x18c6160 │ │ │ │ @ instruction: 0xf8d5fc80 │ │ │ │ movwmi r9, #57344 @ 0xe000 │ │ │ │ - b 0xfe300950 │ │ │ │ + b 0xfe30097c │ │ │ │ movwcc r0, #16649 @ 0x4109 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ smlabbeq r9, r1, sl, lr │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blne 0x232274 │ │ │ │ + blne 0x2322a0 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ sbcle r0, sl, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb12ee7b9 │ │ │ │ @@ -233361,15 +233370,15 @@ │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf7f79101 │ │ │ │ mrcne 9, 3, APSR_nzcv, cr2, cr7, {0} @ │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r4, [r3], -r5, lsl #12 │ │ │ │ @ instruction: 0x07df1e78 │ │ │ │ movwcc sp, #5126 @ 0x1406 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf3e03 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf3e2f @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ ldrble r0, [r8, #2015]! @ 0x7df │ │ │ │ mulgt r1, r0, r9 │ │ │ │ mul r0, r2, r9 │ │ │ │ mulvc r0, r0, r9 │ │ │ │ mulhi r1, r2, r9 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ @@ -233384,23 +233393,23 @@ │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ sxtahmi r0, lr, pc, ror #24 @ │ │ │ │ @ instruction: 0xf51cda10 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bd0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14c5d1c │ │ │ │ + b 0x14c5d48 │ │ │ │ svclt 0x00a42c2c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1, -r5] │ │ │ │ @ instruction: 0xf801b10f │ │ │ │ movwcc ip, #4099 @ 0x1003 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ andle r2, r4, r0, lsl fp │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf3e7f @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf3eab @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb126e7b9 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f741f0 │ │ │ │ @@ -233411,66 +233420,66 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf8b0f7f7 │ │ │ │ @ instruction: 0x26001eb2 │ │ │ │ cdpne 6, 11, cr4, cr9, cr5, {0} │ │ │ │ ldrtmi r4, [r3], -r0, asr #12 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strle r0, [r7], #-2015 @ 0xfffff821 │ │ │ │ vsubw.u8 , , d1 │ │ │ │ andcc r0, r2, pc, lsl #11 │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ ldrble r0, [r7, #2015]! @ 0x7df │ │ │ │ @ instruction: 0xc002f9b1 │ │ │ │ @ instruction: 0xf9b22700 │ │ │ │ @ instruction: 0xf9b1e000 │ │ │ │ @ instruction: 0xf9b29000 │ │ │ │ - blx 0xfe41c2c6 │ │ │ │ - blx 0xfe367afa │ │ │ │ - bl 0xff01aaec │ │ │ │ - bl 0x1c772ec │ │ │ │ - bl 0x7f7af4 │ │ │ │ - bl 0x1477300 │ │ │ │ + blx 0xfe41c2f2 │ │ │ │ + blx 0xfe367b26 │ │ │ │ + bl 0xff01ab18 │ │ │ │ + bl 0x1c77318 │ │ │ │ + bl 0x7f7b20 │ │ │ │ + bl 0x147732c │ │ │ │ @ instruction: 0xf1bc0e0e │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - b 0x14b6adc │ │ │ │ + b 0x14b6b08 │ │ │ │ svclt 0x00a4492c │ │ │ │ streq pc, [r1, -r5] │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1bcda08 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ rsclt r4, pc, #-134217728 @ 0xf8000000 │ │ │ │ @ instruction: 0xc000f8b0 │ │ │ │ movwcc r3, #4098 @ 0x1002 │ │ │ │ - streq pc, [pc, #965] @ 0xf46d1 │ │ │ │ + streq pc, [pc, #965] @ 0xf46fd │ │ │ │ eors pc, r7, r8, asr r8 @ │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ - b 0xbfef38 │ │ │ │ - b 0x335f54 │ │ │ │ - b 0x12b6758 │ │ │ │ + b 0xbfef64 │ │ │ │ + b 0x335f80 │ │ │ │ + b 0x12b6784 │ │ │ │ @ instruction: 0xf8200709 │ │ │ │ @ instruction: 0xd1b57c02 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000b8d5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d3, d13 │ │ │ │ - @ instruction: 0xf2c01bb8 │ │ │ │ + vqdmull.s , d16, d0[6] │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f70100 │ │ │ │ svcne 0x0032f83d │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r1, [r6], fp, lsr #30 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ @@ -233478,34 +233487,34 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ ldmdavs pc, {r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs pc, {r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2f31ac │ │ │ │ + bls 0x2f31d8 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ strcs fp, [r1, #-3944] @ 0xfffff098 │ │ │ │ strtmi r4, [r9], r0, ror #13 │ │ │ │ - b 0x14e086c │ │ │ │ + b 0x14e0898 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c63c4 │ │ │ │ - b 0x12b35c8 │ │ │ │ + blx 0x18c63f0 │ │ │ │ + b 0x12b35f4 │ │ │ │ @ instruction: 0xf8510609 │ │ │ │ andcc r9, r4, #46 @ 0x2e │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe3244cc │ │ │ │ + b 0xfe3244f8 │ │ │ │ @ instruction: 0xf1be0509 │ │ │ │ - b 0x237ff0 │ │ │ │ - b 0xfe235818 │ │ │ │ + b 0x23801c │ │ │ │ + b 0xfe235844 │ │ │ │ @ instruction: 0xf8410509 │ │ │ │ andle r5, r2, lr, lsr #32 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ @ instruction: 0xb12ee7bc │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -233535,16 +233544,16 @@ │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ @ instruction: 0xf11c417f │ │ │ │ @ instruction: 0xf1470c80 │ │ │ │ @ instruction: 0xf5bc0700 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00a20800 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xf4344 │ │ │ │ - ble 0x485d68 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xf4370 │ │ │ │ + ble 0x485d94 │ │ │ │ svcmi 0x0000f51c │ │ │ │ @ instruction: 0x37fff177 │ │ │ │ @ instruction: 0xf000bfbd │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ ldrtmi r0, [r9], -r0, lsl #25 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf000bfa8 │ │ │ │ @@ -233571,104 +233580,104 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4690461f │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xff70f7f6 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - @ instruction: 0xf2c018b8 │ │ │ │ + vmul.i d17, d16, d0[6] │ │ │ │ @ instruction: 0xf0020835 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b0 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b0 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3b3358 │ │ │ │ + bls 0x3b3384 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0x130b4c │ │ │ │ + beq 0x130b78 │ │ │ │ stmdbmi ip!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf005bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x312d60 │ │ │ │ + ble 0x312d8c │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ tstmi pc, #0, 18 │ │ │ │ @ instruction: 0xf8b6b2eb │ │ │ │ andcc ip, r2, r0 │ │ │ │ vaddw.u8 , , d2 │ │ │ │ @ instruction: 0xf858058f │ │ │ │ - b 0xc2c658 │ │ │ │ - b 0x3351c8 │ │ │ │ - b 0x11b69cc │ │ │ │ + b 0xc2c684 │ │ │ │ + b 0x3351f4 │ │ │ │ + b 0x11b69f8 │ │ │ │ @ instruction: 0xf8260309 │ │ │ │ @ instruction: 0xf0023b02 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ adcsle r2, fp, r0, lsl #22 │ │ │ │ andle r2, r5, r8, lsl #20 │ │ │ │ - streq pc, [pc, #965] @ 0xf4971 │ │ │ │ + streq pc, [pc, #965] @ 0xf499d │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ str r3, [lr, r2, lsl #2]! │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f647f0 │ │ │ │ svclt 0x0000bf8f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blne 0xfef30ef4 │ │ │ │ - bleq 0xe710ec │ │ │ │ + blne 0xffb30f20 │ │ │ │ + bleq 0xe71118 │ │ │ │ @ instruction: 0xf7f69001 │ │ │ │ @ instruction: 0x4633fef7 │ │ │ │ ldrtmi r2, [sl], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0c01 │ │ │ │ strbtmi r0, [r1], -r1, lsl #28 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r4, {r3, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe20e68e │ │ │ │ + blx 0xfe20e6ba │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe20e796 │ │ │ │ - bl 0xfef1ae38 │ │ │ │ - bl 0x1bf6644 │ │ │ │ + blx 0xfe20e7c2 │ │ │ │ + bl 0xfef1ae64 │ │ │ │ + bl 0x1bf6670 │ │ │ │ @ instruction: 0xf1180c0a │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6f762c │ │ │ │ - bl 0x17f6650 │ │ │ │ + bl 0x6f7658 │ │ │ │ + bl 0x17f667c │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - b 0x14e0ae0 │ │ │ │ + b 0x14e0b0c │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ cps #1 │ │ │ │ - blx 0x18c6648 │ │ │ │ + blx 0x18c6674 │ │ │ │ @ instruction: 0xf8d5fc80 │ │ │ │ movwmi r9, #57344 @ 0xe000 │ │ │ │ - b 0xfe300e64 │ │ │ │ + b 0xfe300e90 │ │ │ │ movwcc r0, #16649 @ 0x4109 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ smlabbeq r9, r1, sl, lr │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blne 0x232788 │ │ │ │ + blne 0x2327b4 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ sbcle r0, r6, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb12ee7b5 │ │ │ │ @@ -233686,15 +233695,15 @@ │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf7f69101 │ │ │ │ cdpne 14, 7, cr15, cr2, cr13, {4} │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r4, [r3], -r5, lsl #12 │ │ │ │ @ instruction: 0x07df1e78 │ │ │ │ movwcc sp, #5126 @ 0x1406 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf4317 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf4343 @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ ldrble r0, [r8, #2015]! @ 0x7df │ │ │ │ mulgt r1, r0, r9 │ │ │ │ mul r0, r2, r9 │ │ │ │ mulvc r0, r0, r9 │ │ │ │ mulhi r1, r2, r9 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ @@ -233711,23 +233720,23 @@ │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ sxtahmi r0, lr, pc, ror #24 @ │ │ │ │ @ instruction: 0xf51cda10 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bd0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14c6238 │ │ │ │ + b 0x14c6264 │ │ │ │ svclt 0x00a42c2c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1, -r5] │ │ │ │ @ instruction: 0xf801b10f │ │ │ │ movwcc ip, #4099 @ 0x1003 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ andle r2, r4, r0, lsl fp │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf439b @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf43c7 @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb126e7b5 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f641f0 │ │ │ │ @@ -233738,68 +233747,68 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ mcr2 7, 1, pc, cr2, cr6, {7} @ │ │ │ │ @ instruction: 0x26001eb2 │ │ │ │ cdpne 6, 11, cr4, cr9, cr5, {0} │ │ │ │ ldrtmi r4, [r3], -r0, asr #12 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strle r0, [r7], #-2015 @ 0xfffff821 │ │ │ │ vsubw.u8 , , d1 │ │ │ │ andcc r0, r2, pc, lsl #11 │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ ldrble r0, [r7, #2015]! @ 0x7df │ │ │ │ @ instruction: 0xc002f9b1 │ │ │ │ @ instruction: 0xf9b22700 │ │ │ │ @ instruction: 0xf9b1e000 │ │ │ │ @ instruction: 0xf9b29000 │ │ │ │ - blx 0xfe41c7e2 │ │ │ │ - blx 0xfe368016 │ │ │ │ - bl 0xff01b008 │ │ │ │ - bl 0x1c77808 │ │ │ │ - bl 0x7f8010 │ │ │ │ - bl 0x147781c │ │ │ │ + blx 0xfe41c80e │ │ │ │ + blx 0xfe368042 │ │ │ │ + bl 0xff01b034 │ │ │ │ + bl 0x1c77834 │ │ │ │ + bl 0x7f803c │ │ │ │ + bl 0x1477848 │ │ │ │ @ instruction: 0xf51c0e0e │ │ │ │ @ instruction: 0xf14e4c00 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - b 0x14b7000 │ │ │ │ + b 0x14b702c │ │ │ │ svclt 0x00a4492c │ │ │ │ streq pc, [r1, -r5] │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1bcda08 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ rsclt r4, pc, #-134217728 @ 0xf8000000 │ │ │ │ @ instruction: 0xc000f8b0 │ │ │ │ movwcc r3, #4098 @ 0x1002 │ │ │ │ - streq pc, [pc, #965] @ 0xf4bf5 │ │ │ │ + streq pc, [pc, #965] @ 0xf4c21 │ │ │ │ eors pc, r7, r8, asr r8 @ │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ - b 0xbff45c │ │ │ │ - b 0x336478 │ │ │ │ - b 0x12b6c7c │ │ │ │ + b 0xbff488 │ │ │ │ + b 0x3364a4 │ │ │ │ + b 0x12b6ca8 │ │ │ │ @ instruction: 0xf8200709 │ │ │ │ @ instruction: 0xd1b17c02 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f647f0 │ │ │ │ svclt 0x0000be43 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d3, d13 │ │ │ │ - @ instruction: 0xf2c01bb8 │ │ │ │ + vqdmull.s , d16, d0[6] │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f60100 │ │ │ │ svcne 0x0032fdab │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r1, [r6], fp, lsr #30 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ @@ -233807,190 +233816,190 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ ldmdavs pc, {r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs pc, {r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2f36d0 │ │ │ │ + bls 0x2f36fc │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ strcs fp, [r1, #-3944] @ 0xfffff098 │ │ │ │ strtmi r4, [r9], r0, ror #13 │ │ │ │ - b 0x14e0d98 │ │ │ │ + b 0x14e0dc4 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c68f0 │ │ │ │ - b 0x12b3af4 │ │ │ │ + blx 0x18c691c │ │ │ │ + b 0x12b3b20 │ │ │ │ @ instruction: 0xf8510609 │ │ │ │ andcc r9, r4, #46 @ 0x2e │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe3249f8 │ │ │ │ + b 0xfe324a24 │ │ │ │ @ instruction: 0xf1be0509 │ │ │ │ - b 0x23851c │ │ │ │ - b 0xfe235d44 │ │ │ │ + b 0x238548 │ │ │ │ + b 0xfe235d70 │ │ │ │ @ instruction: 0xf8410509 │ │ │ │ andle r5, r2, lr, lsr #32 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ @ instruction: 0xb12ee7b8 │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r9, r3, r0, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 7, cr15, [r6, #984] @ 0x3d8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bb44 │ │ │ │ + bl 0xfec4bb70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2l 7, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ - bcc 0x15b564 │ │ │ │ + bcc 0x15b590 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf892bf1e │ │ │ │ ldrmi ip, [ip], #0 │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 7, cr15, [ip, #984]! @ 0x3d8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bb98 │ │ │ │ + bl 0xfec4bbc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ ldc2 7, cr15, [r6, #-984] @ 0xfffffc28 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ ldrmi r0, [ip], #143 @ 0x8f │ │ │ │ @ instruction: 0xf85642a5 │ │ │ │ - b 0x3fca9c │ │ │ │ - b 0xc779e0 │ │ │ │ - b 0x13f81e4 │ │ │ │ + b 0x3fcac8 │ │ │ │ + b 0xc77a0c │ │ │ │ + b 0x13f8210 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [ip, #-984]! @ 0xfffffc28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bbf8 │ │ │ │ + bl 0xfec4bc24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ stc2l 7, cr15, [sl], #984 @ 0x3d8 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x18c1a50 │ │ │ │ + blx 0x18c1a7c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrmi r1, [sl], #-15 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe1a4b28 │ │ │ │ - b 0x175254 │ │ │ │ - b 0xfe175270 │ │ │ │ + b 0xfe1a4b54 │ │ │ │ + b 0x175280 │ │ │ │ + b 0xfe17529c │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bd4b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bc5c │ │ │ │ + bl 0xfec4bc88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ ldc2 7, cr15, [r8], #984 @ 0x3d8 │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ - bcc 0x15b67c │ │ │ │ + bcc 0x15b6a8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf892bf1e │ │ │ │ - bl 0xfec24a94 │ │ │ │ + bl 0xfec24ac0 │ │ │ │ @ instruction: 0xf8010c03 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64010 │ │ │ │ svclt 0x0000bd1f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bcb4 │ │ │ │ + bl 0xfec4bce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ stc2 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ - bl 0xfebf4d24 │ │ │ │ + bl 0xfebf4d50 │ │ │ │ adcmi r0, r5, #768 @ 0x300 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bced │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bd18 │ │ │ │ + bl 0xfec4bd44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ mrrc2 7, 15, pc, sl, cr6 @ │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x18c1b70 │ │ │ │ + blx 0x18c1b9c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ - bne 0xff578b8c │ │ │ │ + bne 0xff578bb8 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe1a4c48 │ │ │ │ - b 0x175374 │ │ │ │ - b 0xfe175390 │ │ │ │ + b 0xfe1a4c74 │ │ │ │ + b 0x1753a0 │ │ │ │ + b 0xfe1753bc │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bcbb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bd7c │ │ │ │ + bl 0xfec4bda8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2 7, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @ instruction: 0xf1013a01 │ │ │ │ @@ -234002,22 +234011,22 @@ │ │ │ │ stc2 11, cr15, [r4], {28} @ │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bdcc │ │ │ │ + bl 0xfec4bdf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ - blx 0x32bc2 │ │ │ │ + blx 0x32bee │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svcgt 0x0002f834 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ adcmi r0, r5, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -234027,317 +234036,317 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bc61 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4be30 │ │ │ │ + bl 0xfec4be5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ - blx 0xff4b2c1e │ │ │ │ + blx 0xff4b2c4a │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18c086c │ │ │ │ + blx 0x18c0898 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrbmi r1, [r4, #-15]! │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [lr], #-984 @ 0xfffffc28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4be94 │ │ │ │ + bl 0xfec4bec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xfe832c82 │ │ │ │ - bls 0x19b0b8 │ │ │ │ + blx 0xfe832cae │ │ │ │ + bls 0x19b0e4 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d007 │ │ │ │ - bl 0x824cc4 │ │ │ │ - b 0x14b7cd4 │ │ │ │ + bl 0x824cf0 │ │ │ │ + b 0x14b7d00 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - blx 0x1d32cda │ │ │ │ + blx 0x1d32d06 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {1} │ │ │ │ vceq.f32 d17, d19, d19 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ @ instruction: 0x17d60535 │ │ │ │ @ instruction: 0xf933340e │ │ │ │ - blx 0x18f0920 │ │ │ │ + blx 0x18f094c │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ - bl 0x874f60 │ │ │ │ - bl 0x1277d30 │ │ │ │ + bl 0x874f8c │ │ │ │ + bl 0x1277d5c │ │ │ │ @ instruction: 0xf8557eee │ │ │ │ - b 0x14d4e10 │ │ │ │ + b 0x14d4e3c │ │ │ │ adcmi r0, r3, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s16, s15 │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r3, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff3b2d2c │ │ │ │ + bllt 0xff3b2d58 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x173a50 │ │ │ │ + blls 0x173a7c │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ strcc r0, [ip], #-1333 @ 0xfffffacb │ │ │ │ @ instruction: 0xf85e17de │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0x5949a0 │ │ │ │ - bl 0x1277da0 │ │ │ │ + bl 0x5949cc │ │ │ │ + bl 0x1277dcc │ │ │ │ ldrbmi r7, [r4, #-738]! @ 0xfffffd1e │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe532da0 │ │ │ │ + bllt 0xfe532dcc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bfd0 │ │ │ │ + bl 0xfec4bffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xb2dbc │ │ │ │ - bls 0x19b1f4 │ │ │ │ + blx 0xb2de8 │ │ │ │ + bls 0x19b220 │ │ │ │ mulcc r4, sp, r8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d007 │ │ │ │ - bl 0x824e00 │ │ │ │ - b 0x14b7e10 │ │ │ │ + bl 0x824e2c │ │ │ │ + b 0x14b7e3c │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0x1a32df8 │ │ │ │ + bllt 0x1a32e24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - blx 0xff5b2e14 │ │ │ │ + blx 0xff5b2e40 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {5} │ │ │ │ vceq.f32 d17, d19, d19 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ @ instruction: 0x26000535 │ │ │ │ @ instruction: 0xf833340e │ │ │ │ sbclt ip, r7, #2, 30 │ │ │ │ svc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ stmdaeq r0, {r1, r2, r6, r8, ip, sp, lr, pc} │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x14058e0 │ │ │ │ - b 0xc94194 │ │ │ │ - b 0x3f8694 │ │ │ │ - b 0x13f7e98 │ │ │ │ + b 0x140590c │ │ │ │ + b 0xc941c0 │ │ │ │ + b 0x3f86c0 │ │ │ │ + b 0x13f7ec4 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000bb2d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ - blx 0xfe732e88 │ │ │ │ + blx 0xfe732eb4 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0x594adc │ │ │ │ + bl 0x594b08 │ │ │ │ sbclt r0, r2, #768 @ 0x300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ eorshi pc, r2, r5, asr r8 @ │ │ │ │ andeq pc, r0, #-2147483631 @ 0x80000011 │ │ │ │ - b 0x14064b4 │ │ │ │ - b 0xfe2d41f0 │ │ │ │ - b 0x17571c │ │ │ │ - b 0xfe175710 │ │ │ │ + b 0x14064e0 │ │ │ │ + b 0xfe2d421c │ │ │ │ + b 0x175748 │ │ │ │ + b 0xfe17573c │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f643f0 │ │ │ │ svclt 0x0000baf3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4c10c │ │ │ │ + bl 0xfec4c138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0x1932ef8 │ │ │ │ - bls 0x19b330 │ │ │ │ + blx 0x1932f24 │ │ │ │ + bls 0x19b35c │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d007 │ │ │ │ - bl 0xff024f3c │ │ │ │ - b 0x14b7f4c │ │ │ │ + bl 0xff024f68 │ │ │ │ + b 0x14b7f78 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xff2b2f34 │ │ │ │ + blt 0xff2b2f60 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - blx 0xe32f50 │ │ │ │ + blx 0xe32f7c │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {1} │ │ │ │ vceq.f32 d17, d19, d19 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ @ instruction: 0x17d60535 │ │ │ │ @ instruction: 0xf933340e │ │ │ │ - blx 0x18f0b98 │ │ │ │ + blx 0x18f0bc4 │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ - bl 0xff0751d8 │ │ │ │ - b 0x14b7fa8 │ │ │ │ + bl 0xff075204 │ │ │ │ + b 0x14b7fd4 │ │ │ │ @ instruction: 0xf8557eee │ │ │ │ - bl 0x1c95088 │ │ │ │ - b 0x14b87c4 │ │ │ │ - b 0xab8120 │ │ │ │ + bl 0x1c950b4 │ │ │ │ + b 0x14b87f0 │ │ │ │ + b 0xab814c │ │ │ │ adcmi r0, r3, #8, 14 @ 0x200000 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c07ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r1, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfe432fa8 │ │ │ │ + blt 0xfe432fd4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x1737d4 │ │ │ │ + blls 0x173800 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ strcc r0, [ip], #-1333 @ 0xfffffacb │ │ │ │ @ instruction: 0xf85e17de │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0xfed94c1c │ │ │ │ - b 0x14b801c │ │ │ │ - bl 0x1b1339c │ │ │ │ - b 0x14b5830 │ │ │ │ + bl 0xfed94c48 │ │ │ │ + b 0x14b8048 │ │ │ │ + bl 0x1b133c8 │ │ │ │ + b 0x14b585c │ │ │ │ ldrbmi r0, [r4, #-3164]! @ 0xfffff3a4 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x1533020 │ │ │ │ + blt 0x153304c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4c250 │ │ │ │ + bl 0xfec4c27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf9bef7f6 │ │ │ │ - bls 0x19b474 │ │ │ │ + bls 0x19b4a0 │ │ │ │ mulcc r4, sp, r8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d007 │ │ │ │ - bl 0xff025080 │ │ │ │ - b 0x14b8090 │ │ │ │ + bl 0xff0250ac │ │ │ │ + b 0x14b80bc │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xa33078 │ │ │ │ + blt 0xa330a4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0xf992f7f6 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc fp, [lr], #-690 @ 0xfffffd4e │ │ │ │ svcgt 0x0002f833 │ │ │ │ @ instruction: 0xf831b2c6 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ - bl 0xfeff5318 │ │ │ │ - bl 0x1ab80e8 │ │ │ │ + bl 0xfeff5344 │ │ │ │ + bl 0x1ab8114 │ │ │ │ @ instruction: 0xf8550707 │ │ │ │ - b 0x14cd1c0 │ │ │ │ + b 0x14cd1ec │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc r7, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s12, s29 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r0], -r4, ror #3 │ │ │ │ @@ -234345,27 +234354,27 @@ │ │ │ │ stmiblt lr!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x173690 │ │ │ │ + blls 0x1736bc │ │ │ │ svcne 0x002c1f21 │ │ │ │ @ instruction: 0xf854350c │ │ │ │ - blx 0x18c0d50 │ │ │ │ + blx 0x18c0d7c │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ - bl 0xfed79188 │ │ │ │ - bl 0x197815c │ │ │ │ + bl 0xfed791b4 │ │ │ │ + bl 0x1978188 │ │ │ │ @ instruction: 0xf8560202 │ │ │ │ - b 0x14ed250 │ │ │ │ + b 0x14ed27c │ │ │ │ adcmi r0, r5, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @@ -234379,21 +234388,21 @@ │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ sbcslt r1, lr, #1360 @ 0x550 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf920f7f6 │ │ │ │ @ instruction: 0x46474639 │ │ │ │ svcgt 0x0001f815 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0x7fd9b0 │ │ │ │ + bl 0x7fd9dc │ │ │ │ @ instruction: 0xf1480c06 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ strbtmi r0, [r2], r0, lsl #28 │ │ │ │ ldrmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0xf1304 │ │ │ │ + beq 0xf1330 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ vorr.i32 d20, #34560 @ 0x00008700 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xb127d1e4 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @@ -234406,19 +234415,19 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ strmi r0, [r4], -r0, lsl #16 │ │ │ │ @ instruction: 0xf8e8f7f6 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf8334645 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - bl 0x7f762c │ │ │ │ + bl 0x7f7658 │ │ │ │ @ instruction: 0xf1480c02 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e3f80 │ │ │ │ @ instruction: 0xf8310e00 │ │ │ │ svclt 0x00a8ef02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ @@ -234443,32 +234452,32 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ movwls r2, #5888 @ 0x1700 │ │ │ │ @ instruction: 0xf89ef7f6 │ │ │ │ svcne 0x00319b01 │ │ │ │ stceq 1, cr15, [r4], {165} @ 0xa5 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ ldrtmi r3, [lr], ip, lsl #10 │ │ │ │ svccs 0x0004f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf14718d2 │ │ │ │ @ instruction: 0xf1b90900 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ac │ │ │ │ - b 0xfe3553cc │ │ │ │ - b 0x175af8 │ │ │ │ - b 0xfe175b14 │ │ │ │ + b 0xfe3553f8 │ │ │ │ + b 0x175b24 │ │ │ │ + b 0xfe175b40 │ │ │ │ andvs r0, sl, r9, lsl #4 │ │ │ │ @ instruction: 0xf1bed1de │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -234483,21 +234492,21 @@ │ │ │ │ @ instruction: 0xf856f7f6 │ │ │ │ @ instruction: 0x4631b27a │ │ │ │ ldmdaeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ stmibvc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9152600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - bl 0x7f8b50 │ │ │ │ - bl 0x1337b5c │ │ │ │ + bl 0x7f8b7c │ │ │ │ + bl 0x1337b88 │ │ │ │ @ instruction: 0xf1ba7cec │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ ldrbmi r0, [r7], -r0, lsl #22 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2ff164 │ │ │ │ + ble 0x2ff190 │ │ │ │ svceq 0x0080f11a │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -234514,39 +234523,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf810f7f6 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {1} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ - b 0x14b70a4 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ + b 0x14b70d0 │ │ │ │ strcc r7, [lr], -r2, ror #17 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f51e │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16,d18}, [pc], r1 │ │ │ │ - b 0x1248bec │ │ │ │ - blx 0x18b6814 │ │ │ │ + b 0x1248c18 │ │ │ │ + blx 0x18b6840 │ │ │ │ @ instruction: 0xf831f980 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ adcsmi r0, r3, #143 @ 0x8f │ │ │ │ eorsls pc, r9, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c09ea2c │ │ │ │ vmlaeq.f32 s28, s18, s28 │ │ │ │ vmlseq.f32 s28, s28, s24 │ │ │ │ and pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf933d011 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - bl 0x7f781c │ │ │ │ - bl 0x12f8c28 │ │ │ │ + bl 0x7f7848 │ │ │ │ + bl 0x12f8c54 │ │ │ │ @ instruction: 0xf5be7cec │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ - blle 0xff637c2c │ │ │ │ + blle 0xff637c58 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ ldrdlt lr, [r5, -r9]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -234557,29 +234566,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ stmiavc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xffbaf7f5 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0x360c0735 │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - bl 0x577888 │ │ │ │ - bl 0x12f84a0 │ │ │ │ + bl 0x5778b4 │ │ │ │ + bl 0x12f84cc │ │ │ │ @ instruction: 0xf1bc72e2 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - ble 0xa77c98 │ │ │ │ + ble 0xa77cc4 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ - b 0x11e10c0 │ │ │ │ + b 0x11e10ec │ │ │ │ ldrmi r0, [r6, #777]! @ 0x309 │ │ │ │ andeq lr, sl, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, sl, #532480 @ 0x82000 │ │ │ │ @@ -234600,21 +234609,21 @@ │ │ │ │ sbcslt r4, sp, #4, 12 @ 0x400000 │ │ │ │ ldmdaeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff68f7f5 │ │ │ │ mrcne 6, 3, r4, cr10, cr1, {1} │ │ │ │ @ instruction: 0xf8122600 │ │ │ │ @ instruction: 0xf04fcf01 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - bl 0xfeff6128 │ │ │ │ - bl 0x1ab853c │ │ │ │ + bl 0xfeff6154 │ │ │ │ + bl 0x1ab8568 │ │ │ │ ldrbmi r0, [r7, #-1799]! @ 0xfffff8f9 │ │ │ │ @ instruction: 0x46f4bfbc │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ - b 0x1281940 │ │ │ │ + b 0x128196c │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ strbmi r0, [r1, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xb126d1e7 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -234624,30 +234633,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xff34f7f5 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf8332500 │ │ │ │ - blx 0x18e9198 │ │ │ │ + blx 0x18e91c4 │ │ │ │ @ instruction: 0xf04ff880 │ │ │ │ - bl 0xfeff7998 │ │ │ │ - bl 0x1bf8da4 │ │ │ │ + bl 0xfeff79c4 │ │ │ │ + bl 0x1bf8dd0 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ strbmi r8, [ip, #56] @ 0x38 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - b 0xbf79b8 │ │ │ │ - b 0x4785d8 │ │ │ │ - b 0x13f8ddc │ │ │ │ - b 0x12385f8 │ │ │ │ + b 0xbf79e4 │ │ │ │ + b 0x478604 │ │ │ │ + b 0x13f8e08 │ │ │ │ + b 0x1238624 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ adcsmi r0, r3, #143 @ 0x8f │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrdlt sp, [r5, -sp]! @ │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @@ -234656,29 +234665,29 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x1751c0 │ │ │ │ + blls 0x1751ec │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svccs 0x0004f85c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svchi 0x0004f851 │ │ │ │ - bl 0x1abc170 │ │ │ │ - strbmi r0, [pc, #-1799] @ 0xf4f25 │ │ │ │ + bl 0x1abc19c │ │ │ │ + strbmi r0, [pc, #-1799] @ 0xf4f51 │ │ │ │ svclt 0x00bcb2c7 │ │ │ │ @ instruction: 0xf0002200 │ │ │ │ - b 0xfe177a3c │ │ │ │ - b 0x1475e5c │ │ │ │ + b 0xfe177a68 │ │ │ │ + b 0x1475e88 │ │ │ │ @ instruction: 0xf8560e09 │ │ │ │ vmvn.i32 d23, #135 @ 0x00000087 │ │ │ │ strmi r1, [ip, #15]! │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @@ -234692,24 +234701,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460fb25d │ │ │ │ cdpne 6, 5, cr4, cr6, cr4, {0} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr8, cr5, {7} @ │ │ │ │ - bvc 0xffa6ffd0 │ │ │ │ + bvc 0xffa6fffc │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ svcgt 0x0001f916 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0xfeffdea4 │ │ │ │ - b 0x14b8ebc │ │ │ │ + bl 0xfeffded0 │ │ │ │ + b 0x14b8ee8 │ │ │ │ ldrbtmi r7, [r0], ip, ror #25 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ svceq 0x0080f1be │ │ │ │ - bleq 0x131ca8 │ │ │ │ + bleq 0x131cd4 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x461a087f │ │ │ │ @ instruction: 0xf11eda09 │ │ │ │ @ instruction: 0xf15c0f80 │ │ │ │ svclt 0x00be0c00 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ stmeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -234726,41 +234735,41 @@ │ │ │ │ svclt 0x0000bef5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460eb21d │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrc2 7, 2, pc, cr14, cr5, {7} │ │ │ │ stmibvc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ @ instruction: 0xf51ee01a │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ - bmi 0x132880 │ │ │ │ + bmi 0x1328ac │ │ │ │ sbclt r4, r2, #1476395008 @ 0x58000000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0xc2d820 │ │ │ │ - b 0x375f94 │ │ │ │ - b 0x1177f98 │ │ │ │ + b 0xc2d84c │ │ │ │ + b 0x375fc0 │ │ │ │ + b 0x1177fc4 │ │ │ │ @ instruction: 0xf8a10a0a │ │ │ │ andsle sl, r3, r0 │ │ │ │ svcgt 0x0002f933 │ │ │ │ - bl 0xfeffdf70 │ │ │ │ - b 0x14b8f88 │ │ │ │ + bl 0xfeffdf9c │ │ │ │ + b 0x14b8fb4 │ │ │ │ ldrbtmi r7, [r2], ip, ror #25 │ │ │ │ @ instruction: 0x0c09eb6c │ │ │ │ svcmi 0x0000f5be │ │ │ │ - bleq 0x131d74 │ │ │ │ + bleq 0x131da0 │ │ │ │ @ instruction: 0xf000dbd5 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d97aff │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -234769,40 +234778,40 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x174ffc │ │ │ │ + blls 0x175028 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ @ instruction: 0xf04f17df │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - b 0x14b7be8 │ │ │ │ - bne 0xff593b74 │ │ │ │ + b 0x14b7c14 │ │ │ │ + bne 0xff593ba0 │ │ │ │ stmdaeq r7, {r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b2 │ │ │ │ - beq 0x131dd8 │ │ │ │ + beq 0x131e04 │ │ │ │ @ instruction: 0xf1b2da29 │ │ │ │ @ instruction: 0xf1584f00 │ │ │ │ svclt 0x00bc0800 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ac │ │ │ │ - b 0xfe199908 │ │ │ │ - b 0x176048 │ │ │ │ - b 0xfe176050 │ │ │ │ + b 0xfe199934 │ │ │ │ + b 0x176074 │ │ │ │ + b 0xfe17607c │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1d5 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -234822,20 +234831,20 @@ │ │ │ │ svcgt 0x0001f912 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdagt r5, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ mcrrvs 10, 4, lr, r8, cr12 │ │ │ │ @ instruction: 0xf1ac46e1 │ │ │ │ - b 0x17f8a9c │ │ │ │ + b 0x17f8ac8 │ │ │ │ svclt 0x00041ce8 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andls pc, r0, r1, lsl #17 │ │ │ │ - b 0x1281cb4 │ │ │ │ + b 0x1281ce0 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0xb126d1e0 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -234844,35 +234853,35 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604b21d │ │ │ │ ldc2l 7, cr15, [sl, #-980]! @ 0xfffffc2c │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ andcs r3, r0, #14680064 @ 0xe00000 │ │ │ │ svcgt 0x0002f933 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbgt r5, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiacc ip, {s29-s107} │ │ │ │ mcrrmi 10, 4, lr, r9, cr12 │ │ │ │ cdpmi 5, 0, cr15, cr0, cr12, {5} │ │ │ │ @ instruction: 0x3ee9ea5e │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf000bf08 │ │ │ │ - b 0x1177928 │ │ │ │ - blx 0x18b6148 │ │ │ │ + b 0x1177954 │ │ │ │ + blx 0x18b6174 │ │ │ │ svclt 0x0008f880 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xf5a4c │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xf5a78 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0xc95a1c │ │ │ │ - b 0x3f9160 │ │ │ │ - b 0x1478964 │ │ │ │ + b 0xc95a48 │ │ │ │ + b 0x3f918c │ │ │ │ + b 0x1478990 │ │ │ │ @ instruction: 0xf8a10c0c │ │ │ │ bicsle ip, r7, r0 │ │ │ │ @ instruction: 0xf504b122 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f543f8 │ │ │ │ @@ -234882,68 +234891,68 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ ldc2 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - @ instruction: 0xf2c018b8 │ │ │ │ + vmul.i d17, d16, d0[6] │ │ │ │ svcne 0x00290835 │ │ │ │ @ instruction: 0xf04f370c │ │ │ │ ldrmi r4, [r9], r0, lsl #20 │ │ │ │ svccs 0x0004f85e │ │ │ │ - blx 0xfe27eda2 │ │ │ │ - b 0x14e61ac │ │ │ │ - b 0x1414d18 │ │ │ │ + blx 0xfe27edce │ │ │ │ + b 0x14e61d8 │ │ │ │ + b 0x1414d44 │ │ │ │ ldrbne r0, [r2, r2, asr #24] │ │ │ │ svclt 0x0008454a │ │ │ │ sbclt r4, r2, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0501 │ │ │ │ @ instruction: 0x432b4c00 │ │ │ │ svcpl 0x0004f851 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea85 │ │ │ │ - b 0x406fb0 │ │ │ │ - b 0xfe1761e0 │ │ │ │ + b 0x406fdc │ │ │ │ + b 0xfe17620c │ │ │ │ andvs r0, sl, r5, lsl #4 │ │ │ │ ldrdlt sp, [r3, -ip]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 7, cr15, [sl, #-980]! @ 0xfffffc2c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ - blx 0x14c7220 │ │ │ │ + blx 0x14c724c │ │ │ │ @ instruction: 0xf102f883 │ │ │ │ @ instruction: 0xf10439ff │ │ │ │ @ instruction: 0xf7f50b10 │ │ │ │ @ instruction: 0xf04ffce3 │ │ │ │ strtmi r0, [r1], -r0, lsl #20 │ │ │ │ strcs r2, [r0, -r0, asr #12] │ │ │ │ svcgt 0x0001f919 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ orrcs pc, r8, #204, 22 @ 0x33000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - b 0x14dc640 │ │ │ │ - blls 0x13cd90 │ │ │ │ + b 0x14dc66c │ │ │ │ + blls 0x13cdbc │ │ │ │ mcrrvs 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf1ac4662 │ │ │ │ - b 0x17f8c50 │ │ │ │ + b 0x17f8c7c │ │ │ │ svclt 0x00041ce3 │ │ │ │ @ instruction: 0x46a6227f │ │ │ │ andvc fp, sl, r4, lsl #2 │ │ │ │ - b 0x1381e64 │ │ │ │ + b 0x1381e90 │ │ │ │ vmlsl.u8 q8, d0, d14 │ │ │ │ strmi r0, [fp, #79] @ 0x4f │ │ │ │ @ instruction: 0xf1bad1dc │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r8, r0 │ │ │ │ @@ -234953,42 +234962,42 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r2], ip, lsl #12 │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d19, d8 │ │ │ │ - @ instruction: 0xf2c01bb8 │ │ │ │ + vqdmull.s , d16, d0[6] │ │ │ │ @ instruction: 0xf7f50b35 │ │ │ │ @ instruction: 0xf04ffc99 │ │ │ │ @ instruction: 0x1ea10900 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr10, {5} │ │ │ │ strmi pc, [r0], #1103 @ 0x44f │ │ │ │ - beq 0x4b1ee8 │ │ │ │ + beq 0x4b1f14 │ │ │ │ @ instruction: 0xf83e2500 │ │ │ │ strtmi ip, [r2], -r2, lsl #30 │ │ │ │ strcs r4, [r0, -fp, lsr #12] │ │ │ │ orrcs pc, r8, #204, 22 @ 0x33000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - b 0x14dc6d8 │ │ │ │ - blls 0x144e28 │ │ │ │ + b 0x14dc704 │ │ │ │ + blls 0x144e54 │ │ │ │ mcrrmi 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf5ac4662 │ │ │ │ - b 0x1808ae8 │ │ │ │ + b 0x1808b14 │ │ │ │ @ instruction: 0xf8313ce3 │ │ │ │ svclt 0x00083f02 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ stmdbeq r7, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008b2c7 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85b45f2 │ │ │ │ - b 0x9d1be8 │ │ │ │ - b 0x17672c │ │ │ │ - b 0x1176330 │ │ │ │ + b 0x9d1c14 │ │ │ │ + b 0x176758 │ │ │ │ + b 0x117635c │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf1b9d1d3 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1286 @ 0x506 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ shasxmi r2, r0, r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @@ -235000,29 +235009,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mcrr2 7, 15, pc, r4, cr5 @ │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ movwcs r0, #1845 @ 0x735 │ │ │ │ @ instruction: 0xf04f360c │ │ │ │ @ instruction: 0xf85c0900 │ │ │ │ strbmi fp, [sl], r4, lsl #30 │ │ │ │ addmi pc, r0, #79 @ 0x4f │ │ │ │ - bcs 0x274aa8 │ │ │ │ - b 0x1179ac8 │ │ │ │ - b 0x14b64ac │ │ │ │ + bcs 0x274ad4 │ │ │ │ + b 0x1179af4 │ │ │ │ + b 0x14b64d8 │ │ │ │ strbmi r7, [sl, #2794] @ 0xaea │ │ │ │ strbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ - b 0x11c6398 │ │ │ │ - blx 0x18b67c0 │ │ │ │ + b 0x11c63c4 │ │ │ │ + blx 0x18b67ec │ │ │ │ strbmi pc, [r6, #-2432]! @ 0xfffff680 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsge pc, r9, r7, asr r8 @ │ │ │ │ svcls 0x0004f851 │ │ │ │ andeq lr, r2, #561152 @ 0x89000 │ │ │ │ andeq lr, sl, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @@ -235035,18 +235044,18 @@ │ │ │ │ svclt 0x0000bc8b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ svccc 0x00010a00 │ │ │ │ - blx 0x14c7408 │ │ │ │ + blx 0x14c7434 │ │ │ │ cdpne 8, 5, cr15, cr4, cr3, {4} │ │ │ │ - bleq 0x4f2000 │ │ │ │ - blx 0xffdb3bd2 │ │ │ │ + bleq 0x4f202c │ │ │ │ + blx 0xffdb3bfe │ │ │ │ svcgt 0x0001f914 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ svccc 0x0001f917 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlagt.f64 d15, d24, d12 │ │ │ │ andseq r1, sp, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ @@ -235055,21 +235064,21 @@ │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ @ instruction: 0x0c05eb1c │ │ │ │ vmlseq.f64 d14, d2, d14 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ @ instruction: 0x232cea4f │ │ │ │ strmi fp, [r9], r4, lsr #31 │ │ │ │ - ble 0x2fea3c │ │ │ │ + ble 0x2fea68 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ orrcs r0, r0, #1073741824 @ 0x40000000 │ │ │ │ smlabblt r1, r9, r6, r4 │ │ │ │ - b 0x1391d44 │ │ │ │ + b 0x1391d70 │ │ │ │ vmlsl.u8 q8, d0, d9 │ │ │ │ ldrbmi r0, [ip, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1bad1cc │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1286 @ 0x506 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ shasxmi r2, r0, r0 │ │ │ │ @@ -235077,43 +235086,43 @@ │ │ │ │ ldclt 7, cr15, [r6], #-980 @ 0xfffffc2c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ andslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ - ldmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe933c76 │ │ │ │ + blx 0xfe933ca2 │ │ │ │ cdpne 7, 10, cr2, cr9, cr0, {0} │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bee01b │ │ │ │ - b 0x14c98b4 │ │ │ │ + b 0x14c98e0 │ │ │ │ @ instruction: 0xf1724e2e │ │ │ │ svclt 0x00bc32ff │ │ │ │ - bleq 0x171cc0 │ │ │ │ + bleq 0x171cec │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ - b 0x12e27d4 │ │ │ │ + b 0x12e2800 │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r8, #143]! @ 0x8f │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c03ea2c │ │ │ │ vmlaeq.f32 s28, s6, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf935d020 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9310b00 │ │ │ │ - blx 0xfe4a98fe │ │ │ │ - b 0x14ee510 │ │ │ │ - b 0x14d2cac │ │ │ │ - bl 0x888530 │ │ │ │ - b 0x14b953c │ │ │ │ - b 0x11c6914 │ │ │ │ + blx 0xfe4a992a │ │ │ │ + b 0x14ee53c │ │ │ │ + b 0x14d2cd8 │ │ │ │ + bl 0x88855c │ │ │ │ + b 0x14b9568 │ │ │ │ + b 0x11c6940 │ │ │ │ cmpmi r2, ip, lsl r3 │ │ │ │ vmoveq.32 d10[0], lr │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ svcmi 0x0000f1be │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ @ instruction: 0xf000dbc7 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ @@ -235126,17 +235135,17 @@ │ │ │ │ svclt 0x0000bbd5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x10b3d3a │ │ │ │ + blx 0x10b3d66 │ │ │ │ svcne 0x003b1f31 │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ svccs 0x0004f851 │ │ │ │ svcls 0x0004f853 │ │ │ │ stcmi 0, cr15, [r0], {2} │ │ │ │ mrrceq 10, 4, lr, r2, cr12 │ │ │ │ @ instruction: 0x7ec2ea4f │ │ │ │ @@ -235145,114 +235154,114 @@ │ │ │ │ vmoveq.32 d14[0], lr │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r6], r1, lsl #18 │ │ │ │ @ instruction: 0xf1b946ca │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ - beq 0x171da8 │ │ │ │ + beq 0x171dd4 │ │ │ │ cdpmi 1, 0, cr15, cr0, cr12, {0} │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vmlaeq.f32 s28, s5, s28 │ │ │ │ streq lr, [sl], -r6, asr #20 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0x4a5eb4 │ │ │ │ - b 0xfe4795f8 │ │ │ │ + b 0x4a5ee0 │ │ │ │ + b 0xfe479624 │ │ │ │ andvs r0, sl, r2, lsl #4 │ │ │ │ smlawtlt r6, lr, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfe1b3db8 │ │ │ │ + bllt 0xfe1b3de4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mcrne 6, 2, r4, cr13, cr1, {4} │ │ │ │ subslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xffcb3dd8 │ │ │ │ + blx 0xffcb3e04 │ │ │ │ mvnscc pc, r9, lsl #2 │ │ │ │ stmdbeq pc, {r0, r3, r8, ip, sp, lr, pc} @ │ │ │ │ svcgt 0x0001f911 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svccs 0x0001f915 │ │ │ │ - blx 0xfe3ffa1e │ │ │ │ - b 0x14e8a38 │ │ │ │ - b 0x14d49ac │ │ │ │ - bl 0x801630 │ │ │ │ - b 0x14b8e5c │ │ │ │ - b 0x1380658 │ │ │ │ - bl 0x13d067c │ │ │ │ + blx 0xfe3ffa4a │ │ │ │ + b 0x14e8a64 │ │ │ │ + b 0x14d49d8 │ │ │ │ + bl 0x80165c │ │ │ │ + b 0x14b8e88 │ │ │ │ + b 0x1380684 │ │ │ │ + bl 0x13d06a8 │ │ │ │ @ instruction: 0xf11e020b │ │ │ │ @ instruction: 0xf14a0e80 │ │ │ │ - bl 0x7f8640 │ │ │ │ - bl 0x117967c │ │ │ │ + bl 0x7f866c │ │ │ │ + bl 0x11796a8 │ │ │ │ @ instruction: 0xf5be020a │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - b 0x14b8650 │ │ │ │ + b 0x14b867c │ │ │ │ svclt 0x00a42c2e │ │ │ │ @ instruction: 0xf04f461f │ │ │ │ - ble 0x339058 │ │ │ │ + ble 0x339084 │ │ │ │ svcmi 0x0000f51e │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ ldrmi r0, [pc], -r0, lsl #25 │ │ │ │ @ instruction: 0xf885b10b │ │ │ │ - b 0x1325e78 │ │ │ │ + b 0x1325ea4 │ │ │ │ vmlal.u8 q8, d0, d7 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1b8d1c4 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xab3e70 │ │ │ │ + bllt 0xab3e9c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ andslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ - ldmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe533e94 │ │ │ │ + blx 0xfe533ec0 │ │ │ │ cdpne 7, 10, cr2, cr9, cr0, {0} │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bce01b │ │ │ │ - b 0x14c9ad4 │ │ │ │ + b 0x14c9b00 │ │ │ │ @ instruction: 0xf1734e2c │ │ │ │ svclt 0x00bc33ff │ │ │ │ - bleq 0x171ee0 │ │ │ │ + bleq 0x171f0c │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ - b 0x12e29f4 │ │ │ │ + b 0x12e2a20 │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r8, #143]! @ 0x8f │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c03ea22 │ │ │ │ vmlaeq.f32 s28, s6, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf935d024 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9310b00 │ │ │ │ - blx 0xfe481b1e │ │ │ │ - b 0x14eeb30 │ │ │ │ - b 0x14d4aa4 │ │ │ │ - bl 0x888f28 │ │ │ │ - b 0x14b975c │ │ │ │ + blx 0xfe481b4a │ │ │ │ + b 0x14eeb5c │ │ │ │ + b 0x14d4ad0 │ │ │ │ + bl 0x888f54 │ │ │ │ + b 0x14b9788 │ │ │ │ cmpmi fp, sl, lsl #20 │ │ │ │ - bmi 0x5b0854 │ │ │ │ + bmi 0x5b0880 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ - beq 0x13245c │ │ │ │ + beq 0x132488 │ │ │ │ @ instruction: 0x0c0ceb1e │ │ │ │ movweq lr, #43843 @ 0xab43 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xf000dbc3 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ @ instruction: 0xe7c97eff │ │ │ │ @@ -235264,40 +235273,40 @@ │ │ │ │ svclt 0x0000bac1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - blx 0xcb3f58 │ │ │ │ + blx 0xcb3f84 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0x360c0735 │ │ │ │ @ instruction: 0xf8512300 │ │ │ │ @ instruction: 0xf85e2f04 │ │ │ │ @ instruction: 0xf0029f04 │ │ │ │ - b 0x1408fa4 │ │ │ │ - b 0x14b90f0 │ │ │ │ - blx 0xff3542b6 │ │ │ │ + b 0x1408fd0 │ │ │ │ + b 0x14b911c │ │ │ │ + blx 0xff3542e2 │ │ │ │ @ instruction: 0xf04f8c05 │ │ │ │ @ instruction: 0xf1180900 │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6f8fbc │ │ │ │ - bl 0x17f7fe0 │ │ │ │ + bl 0x6f8fe8 │ │ │ │ + bl 0x17f800c │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [sl], r0, ror #13 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14e9fe8 │ │ │ │ + b 0x14ea014 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0a01 │ │ │ │ - blx 0x18c7fe0 │ │ │ │ - b 0xfe3351e4 │ │ │ │ - b 0x11b7ff0 │ │ │ │ + blx 0x18c800c │ │ │ │ + b 0xfe335210 │ │ │ │ + b 0x11b801c │ │ │ │ vsubw.u8 q8, q0, d10 │ │ │ │ ldrmi r1, [r6, #15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ bicle r6, sl, sl │ │ │ │ @ instruction: 0xf504b123 │ │ │ │ @@ -235309,33 +235318,33 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d4698 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf9d6f7f5 │ │ │ │ - blx 0x14bd9dc │ │ │ │ + blx 0x14bda08 │ │ │ │ @ instruction: 0xf107f588 │ │ │ │ vacge.f32 , q12, │ │ │ │ strcc r1, [pc, -r0, asr #17] │ │ │ │ strcs r0, [r0], -sp, lsr #4 │ │ │ │ svcgt 0x0001f91e │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svcls 0x0001f911 │ │ │ │ - blx 0xfe3fe85a │ │ │ │ - bl 0x828480 │ │ │ │ - bl 0x1339090 │ │ │ │ - bl 0x7f8488 │ │ │ │ - bl 0x12f907c │ │ │ │ + blx 0xfe3fe886 │ │ │ │ + bl 0x8284ac │ │ │ │ + bl 0x13390bc │ │ │ │ + bl 0x7f84b4 │ │ │ │ + bl 0x12f90a8 │ │ │ │ @ instruction: 0xf5bc0909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ - b 0x14b8c74 │ │ │ │ + b 0x14b8ca0 │ │ │ │ svclt 0x00a42a2c │ │ │ │ @ instruction: 0xf04f461a │ │ │ │ - ble 0x338a7c │ │ │ │ + ble 0x338aa8 │ │ │ │ svcmi 0x0000f51c │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ ldrmi r0, [sl], -r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ tstmi r6, #0 │ │ │ │ @@ -235352,78 +235361,78 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4617461d │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf984f7f5 │ │ │ │ cdpne 2, 11, cr11, cr1, cr11, {1} │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmdbmi r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ smladcc lr, sl, r4, r0 │ │ │ │ ands r2, sl, r0, lsl #12 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ - beq 0x132668 │ │ │ │ + beq 0x132694 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst3.8 {d16,d18,d20}, [pc], r1 │ │ │ │ @ instruction: 0x432e4300 │ │ │ │ ldrbmi fp, [r7, #-709]! @ 0xfffffd3b │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorspl pc, r5, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf931d016 │ │ │ │ strcs ip, [r0, #-3842] @ 0xfffff0fe │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x434f44 │ │ │ │ - bl 0x137c4a8 │ │ │ │ + bcc 0x434f70 │ │ │ │ + bl 0x137c4d4 │ │ │ │ ldmne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3b0e68 │ │ │ │ + beq 0x3b0e94 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0x132734 │ │ │ │ + bleq 0x132760 │ │ │ │ @ instruction: 0xf000dbd2 │ │ │ │ @ instruction: 0xf6470501 │ │ │ │ @ instruction: 0xe7d873ff │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000b9bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - b 0x14c7998 │ │ │ │ + b 0x14c79c4 │ │ │ │ ldrbeq r0, [sp, r3, ror #18] │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf924f7f5 │ │ │ │ svcne 0x003a1f31 │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ svccc 0x0004f851 │ │ │ │ @ instruction: 0xf85246ae │ │ │ │ strbmi fp, [ip], r4, lsl #30 │ │ │ │ - beq 0x1322ec │ │ │ │ + beq 0x132318 │ │ │ │ @ instruction: 0xec0bfbc3 │ │ │ │ vmoveq.32 d14[0], lr │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r6], r1, lsl #20 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - b 0x14ea1e0 │ │ │ │ + b 0x14ea20c │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0a01 │ │ │ │ - blx 0x18c99d8 │ │ │ │ - b 0xfe4b53dc │ │ │ │ - b 0x12799ec │ │ │ │ + blx 0x18c9a04 │ │ │ │ + b 0xfe4b5408 │ │ │ │ + b 0x1279a18 │ │ │ │ vrsubhn.i16 d16, q0, q5 │ │ │ │ adcsmi r1, sl, #15 │ │ │ │ eorsgt pc, ip, r8, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s24, s28 │ │ │ │ movweq lr, #14990 @ 0x3a8e │ │ │ │ bicsle r6, r3, fp │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ @@ -235437,39 +235446,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf8daf7f5 │ │ │ │ rsbslt r1, sp, #1680 @ 0x690 │ │ │ │ strbne pc, [r0, r7, asr #6] @ │ │ │ │ - ldclcc 1, cr15, [pc], #32 @ 0xf6258 │ │ │ │ + ldclcc 1, cr15, [pc], #32 @ 0xf6284 │ │ │ │ eoreq r2, sp, #0, 12 │ │ │ │ stmdaeq pc, {r3, r8, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf1473580 │ │ │ │ @ instruction: 0xf91c0700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf9110201 │ │ │ │ @ instruction: 0xf04f9f01 │ │ │ │ - blx 0xfe1b9a5a │ │ │ │ + blx 0xfe1b9a86 │ │ │ │ ldmne fp, {r0, r3, r8, fp, ip, sp}^ │ │ │ │ stmdbeq r9, {r0, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x12bc7d0 │ │ │ │ + bl 0x12bc7fc │ │ │ │ @ instruction: 0xf5b30909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ - b 0x14b8e70 │ │ │ │ + b 0x14b8e9c │ │ │ │ svclt 0x00a42a23 │ │ │ │ @ instruction: 0xf04f4696 │ │ │ │ - ble 0x338c78 │ │ │ │ + ble 0x338ca4 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ ldrmi r0, [r6], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10a │ │ │ │ - b 0x129e298 │ │ │ │ + b 0x129e2c4 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ strbmi r0, [r0, #79]! @ 0x4f │ │ │ │ ldrdlt sp, [r6, -r1]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @@ -235481,41 +235490,41 @@ │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf886f7f5 │ │ │ │ ldrteq r1, [sp], #-3753 @ 0xfffff157 │ │ │ │ strbcc pc, [r0, r7, asr #6] @ │ │ │ │ andmi pc, r0, #88080384 @ 0x5400000 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ - ldmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [r0, -r7, asr #2] │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ ands r2, sl, r0, lsl #12 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ - beq 0x13286c │ │ │ │ + beq 0x132898 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst3.8 {d16,d18,d20}, [pc], r1 │ │ │ │ @ instruction: 0x432e4300 │ │ │ │ ldrbmi fp, [r0, #709]! @ 0x2c5 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorspl pc, r5, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf931d016 │ │ │ │ strcs ip, [r0, #-3842] @ 0xfffff0fe │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x435148 │ │ │ │ - bl 0x137c6ac │ │ │ │ + bcc 0x435174 │ │ │ │ + bl 0x137c6d8 │ │ │ │ ldmne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3b1064 │ │ │ │ + beq 0x3b1090 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0x132938 │ │ │ │ + bleq 0x132964 │ │ │ │ @ instruction: 0xf000dbd2 │ │ │ │ @ instruction: 0xf6470501 │ │ │ │ @ instruction: 0xe7d873ff │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -235527,76 +235536,76 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4616461d │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ stmdaeq r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf826f7f5 │ │ │ │ @ instruction: 0x07ea1f39 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svccc 0x0004f851 │ │ │ │ @ instruction: 0xf85e4692 │ │ │ │ strbmi fp, [r4], r4, lsl #30 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xac0bfbc3 │ │ │ │ - bmi 0xfe132828 │ │ │ │ + bmi 0xfe132854 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - beq 0x3b1030 │ │ │ │ + beq 0x3b105c │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r2], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14ea3f0 │ │ │ │ + b 0x14ea41c │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c8be8 │ │ │ │ - b 0xfe3b55ec │ │ │ │ - b 0x1238bfc │ │ │ │ + blx 0x18c8c14 │ │ │ │ + b 0xfe3b5618 │ │ │ │ + b 0x1238c28 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ ldrmi r1, [r6, #15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - beq 0x430c28 │ │ │ │ + beq 0x430c54 │ │ │ │ movweq lr, #14986 @ 0x3a8a │ │ │ │ bicle r6, pc, fp │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000b865 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d628 │ │ │ │ + bl 0xfec4d654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffd2f7f4 │ │ │ │ stmdbls r1, {r9, fp, ip, pc} │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xf644c │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xf6478 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbeq r3, [r3, r1, lsl #2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf89cbf41 │ │ │ │ @ instruction: 0xf8913000 │ │ │ │ - blx 0x1ee462 │ │ │ │ + blx 0x1ee48e │ │ │ │ @ instruction: 0xf881ee04 │ │ │ │ ldrmi lr, [r4] │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54030 │ │ │ │ svclt 0x0000b839 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d680 │ │ │ │ + bl 0xfec4d6ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ @ instruction: 0xffa2f7f4 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ @@ -235608,68 +235617,68 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f540f0 │ │ │ │ svclt 0x0000b807 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d6e4 │ │ │ │ + bl 0xfec4d710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ @ instruction: 0xff70f7f4 │ │ │ │ @ instruction: 0xf1a49b01 │ │ │ │ svcne 0x002c0e04 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ - blx 0x18be120 │ │ │ │ + blx 0x18be14c │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ adcmi ip, r5, #60 @ 0x3c │ │ │ │ andne pc, r3, #2048 @ 0x800 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, lr, asr #17 │ │ │ │ ldrtmi sp, [r8], -r9, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d74c │ │ │ │ + bl 0xfec4d778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ @ instruction: 0xff40f7f4 │ │ │ │ @ instruction: 0xf1049901 │ │ │ │ - blls 0x105964 │ │ │ │ + blls 0x105990 │ │ │ │ andeq pc, pc, #4, 2 │ │ │ │ @ instruction: 0xf10c3901 │ │ │ │ tstcc r1, r1, lsl #24 │ │ │ │ @ instruction: 0xf3c007c4 │ │ │ │ svclt 0x0041004f │ │ │ │ mulmi r0, ip, r8 │ │ │ │ mul r0, r1, r8 │ │ │ │ vmlacc.f64 d15, d14, d4 │ │ │ │ and pc, r0, r1, lsl #17 │ │ │ │ @ instruction: 0xd1ee4594 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00a6f7f4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d7a4 │ │ │ │ + bl 0xfec4d7d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ @ instruction: 0xff10f7f4 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ @@ -235681,26 +235690,26 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000bf75 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d808 │ │ │ │ + bl 0xfec4d834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ mrc2 7, 6, pc, cr14, cr4, {7} │ │ │ │ @ instruction: 0xf1a49b01 │ │ │ │ svcne 0x002c0e04 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ - blx 0x18be244 │ │ │ │ + blx 0x18be270 │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ adcmi ip, r5, #60 @ 0x3c │ │ │ │ andcc pc, r1, #2048 @ 0x800 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -235713,31 +235722,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ andslt fp, lr, #131 @ 0x83 │ │ │ │ strmi r2, [r7], -r0, lsl #10 │ │ │ │ ldrmi r1, [r0], ip, lsl #30 │ │ │ │ - ldmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr8, cr4, {7} @ │ │ │ │ - blmi 0x1327d0 │ │ │ │ + blmi 0x1327fc │ │ │ │ strtmi r4, [sl], r9, lsr #12 │ │ │ │ @ instruction: 0x468446b6 │ │ │ │ @ instruction: 0xf9389701 │ │ │ │ - blx 0x18c2728 │ │ │ │ + blx 0x18c2754 │ │ │ │ @ instruction: 0xf854f28c │ │ │ │ tstcc r1, r4, lsl #30 │ │ │ │ eorsvs pc, r2, r9, asr r8 @ │ │ │ │ strcc pc, [lr, -r3, lsl #23] │ │ │ │ - b 0xfe0fca24 │ │ │ │ + b 0xfe0fca50 │ │ │ │ cmnmi pc, r3, lsl #4 │ │ │ │ svclt 0x00084557 │ │ │ │ - b 0x187c30 │ │ │ │ - b 0xfe176ee0 │ │ │ │ + b 0x187c5c │ │ │ │ + b 0xfe176f0c │ │ │ │ svclt 0x00010200 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf00c4042 │ │ │ │ eorsmi r0, r2, r1, lsl #6 │ │ │ │ movwcs fp, #3860 @ 0xf14 │ │ │ │ tstmi sp, #66 @ 0x42 │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ @@ -235751,38 +235760,38 @@ │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr4, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ @ instruction: 0xf04ffe5b │ │ │ │ @ instruction: 0xf1a40e00 │ │ │ │ ldrbtmi r0, [r2], -r8, lsl #2 │ │ │ │ strls r4, [r1, #-1778] @ 0xfffff90e │ │ │ │ @ instruction: 0xf859b2c5 │ │ │ │ @ instruction: 0xf8513032 │ │ │ │ @ instruction: 0xf04f7f08 │ │ │ │ - bl 0x2f9748 │ │ │ │ + bl 0x2f9774 │ │ │ │ @ instruction: 0xf85804c5 │ │ │ │ stcls 0, cr6, [r0, #-212] @ 0xffffff2c │ │ │ │ @ instruction: 0xf8d16864 │ │ │ │ - blx 0xfe26276a │ │ │ │ + blx 0xfe262796 │ │ │ │ @ instruction: 0xf1b53503 │ │ │ │ svclt 0x00084f80 │ │ │ │ eorle r4, r1, r3, asr r5 │ │ │ │ ldrdmi r1, [sp, #-139]! @ 0xffffff75 │ │ │ │ - b 0xfe246958 │ │ │ │ + b 0xfe246984 │ │ │ │ eorsmi r0, r3, fp, lsl #10 │ │ │ │ subsmi r4, pc, r5, lsr #32 │ │ │ │ streq lr, [fp, #-2693] @ 0xfffff57b │ │ │ │ - b 0x147d8c8 │ │ │ │ + b 0x147d8f4 │ │ │ │ vmull.p8 q8, d0, d12 │ │ │ │ andcs r2, r1, #15 │ │ │ │ stmib r1, {r1, r8, r9, fp, sp}^ │ │ │ │ bicsle r7, r5, r0, lsl #10 │ │ │ │ @ instruction: 0xf1be9d01 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @@ -235792,29 +235801,29 @@ │ │ │ │ mcrlt 7, 5, pc, cr0, cr4, {7} @ │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ svceq 0x0011f010 │ │ │ │ streq lr, [r5, #-2699] @ 0xfffff575 │ │ │ │ streq lr, [r6, -r7, asr #20] │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - b 0xfe1f97c8 │ │ │ │ + b 0xfe1f97f4 │ │ │ │ svclt 0x0008050b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7d4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r4, lsl r6 │ │ │ │ andslt r4, sp, #136, 12 @ 0x8800000 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ @ instruction: 0x4622fdf9 │ │ │ │ @ instruction: 0xf1a82400 │ │ │ │ vcgt.s8 d16, d3, d4 │ │ │ │ - @ instruction: 0xf2c019b8 │ │ │ │ + vmul.f d17, d16, d0[6] │ │ │ │ @ instruction: 0xf1080935 │ │ │ │ @ instruction: 0xf04f080c │ │ │ │ strtmi r4, [r2], r0, lsl #22 │ │ │ │ strls r4, [r1], -lr, lsr #13 │ │ │ │ @ instruction: 0x1002f9b2 │ │ │ │ @ instruction: 0xf853b2c5 │ │ │ │ @ instruction: 0xf04f6f04 │ │ │ │ @@ -235825,15 +235834,15 @@ │ │ │ │ svclt 0x00084557 │ │ │ │ svclt 0x00094559 │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rsbsmi r4, r1, r1, ror r0 │ │ │ │ stceq 3, cr15, [r0], {192} @ 0xc0 │ │ │ │ eormi fp, r9, r5, lsl pc │ │ │ │ submi r4, lr, r9, lsr #32 │ │ │ │ - b 0x1206980 │ │ │ │ + b 0x12069ac │ │ │ │ vraddhn.i16 d16, q0, q6 │ │ │ │ ldrmi r1, [r8, #15] │ │ │ │ bicsle r6, fp, lr, lsl r0 │ │ │ │ @ instruction: 0xb1249e01 │ │ │ │ movwpl pc, #1286 @ 0x506 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ shasxmi r2, r0, r0 │ │ │ │ @@ -235842,34 +235851,34 @@ │ │ │ │ svclt 0x0000be3d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ smlatbcs r0, r5, sp, pc @ │ │ │ │ @ instruction: 0xf1a64622 │ │ │ │ strmi r0, [sl], r8, lsl #28 │ │ │ │ stmdbeq r8, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ sbclt r9, r5, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf85e6853 │ │ │ │ @ instruction: 0xf04f7f08 │ │ │ │ - bl 0x2f98b4 │ │ │ │ + bl 0x2f98e0 │ │ │ │ @ instruction: 0xf85804c5 │ │ │ │ stcls 0, cr6, [r0, #-212] @ 0xffffff2c │ │ │ │ @ instruction: 0xf8de6864 │ │ │ │ - blx 0xfe2628d6 │ │ │ │ + blx 0xfe262902 │ │ │ │ @ instruction: 0xf1b53503 │ │ │ │ svclt 0x00084f80 │ │ │ │ andsle r4, pc, r3, asr r5 @ │ │ │ │ ldrdmi r1, [sp, #-139]! @ 0xffffff75 │ │ │ │ - b 0xfe246ac4 │ │ │ │ + b 0xfe246af0 │ │ │ │ eorsmi r0, r3, fp, lsl #10 │ │ │ │ subsmi r4, pc, r5, lsr #32 │ │ │ │ streq lr, [fp, #-2693] @ 0xfffff57b │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ ldrbmi r3, [r1, #520]! @ 0x208 │ │ │ │ strvc lr, [r0, #-2510] @ 0xfffff632 │ │ │ │ @@ -235882,43 +235891,43 @@ │ │ │ │ stcllt 7, cr15, [ip, #976]! @ 0x3d0 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ svceq 0x0011f010 │ │ │ │ streq lr, [r5, #-2699] @ 0xfffff575 │ │ │ │ streq lr, [r6, -r7, asr #20] │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - b 0xfe1f9930 │ │ │ │ + b 0xfe1f995c │ │ │ │ svclt 0x0008050b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7d6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f44698 │ │ │ │ svcne 0x0022fd45 │ │ │ │ strmi r2, [r4], r0, lsl #8 │ │ │ │ - cdpne 2, 11, cr15, cr8, cr3, {2} │ │ │ │ + cdpne 2, 14, cr15, cr8, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ strtmi r4, [r1], r0, lsl #20 │ │ │ │ - blmi 0x132b2c │ │ │ │ + blmi 0x132b58 │ │ │ │ @ instruction: 0xf9389501 │ │ │ │ - blx 0x18ba9f8 │ │ │ │ + blx 0x18baa24 │ │ │ │ @ instruction: 0xf937f38c │ │ │ │ andcc r5, r1, r0, lsr #32 │ │ │ │ eorsvs pc, r3, lr, asr r8 @ │ │ │ │ svccc 0x0004f852 │ │ │ │ strne pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ cmnmi sp, r9, asr #16 │ │ │ │ svclt 0x0008454d │ │ │ │ svclt 0x00154551 │ │ │ │ - b 0xfe1c6b00 │ │ │ │ + b 0xfe1c6b2c │ │ │ │ eorsmi r0, r1, fp, lsl #2 │ │ │ │ svclt 0x00154031 │ │ │ │ submi r4, fp, fp, asr #32 │ │ │ │ @ instruction: 0xf00c2100 │ │ │ │ movwmi r0, #49409 @ 0xc101 │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ andsvs r2, r3, r4, lsl #16 │ │ │ │ @@ -235935,77 +235944,77 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ ldrmi r4, [r1], r4, lsl #12 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ andcs pc, r0, #63232 @ 0xf700 │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ vmin.s8 d20, d19, d6 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ strls r0, [r1], #-1845 @ 0xfffff8cb │ │ │ │ eorscc pc, lr, r6, asr r8 @ │ │ │ │ - blx 0xfe135388 │ │ │ │ + blx 0xfe1353b4 │ │ │ │ eorsmi pc, lr, r9, asr r8 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcpl 0x0008f851 │ │ │ │ eorslt pc, sl, r7, asr r8 @ │ │ │ │ @ instruction: 0x4c03fb84 │ │ │ │ biceq lr, sl, #7168 @ 0x1c00 │ │ │ │ svcmi 0x0080f1bc │ │ │ │ strbmi fp, [r4, #-3848] @ 0xfffff0f8 │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ eorle r6, r4, fp, asr #16 │ │ │ │ - bl 0x13fcec8 │ │ │ │ + bl 0x13fcef4 │ │ │ │ rsbmi r0, ip, ip, lsl #24 │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ streq lr, [fp], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c0aea0c │ │ │ │ - b 0xfe406bfc │ │ │ │ + b 0xfe406c28 │ │ │ │ stmib r1, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf10e4300 │ │ │ │ - b 0x117765c │ │ │ │ + b 0x1177688 │ │ │ │ vsubl.u8 q8, d0, d8 │ │ │ │ @ instruction: 0xf04f200f │ │ │ │ - blcs 0x17a268 │ │ │ │ + blcs 0x17a294 │ │ │ │ stcls 1, cr13, [r1], {206} @ 0xce │ │ │ │ @ instruction: 0xf504b11a │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ qasxmi lr, r0, r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ - b 0x13e5f54 │ │ │ │ + b 0x13e5f80 │ │ │ │ @ instruction: 0xf06f0405 │ │ │ │ subsmi r4, sp, r0, lsl #10 │ │ │ │ svceq 0x0011f010 │ │ │ │ streq lr, [sl, #-2565] @ 0xfffff5fb │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - b 0xfe1b8a9c │ │ │ │ + b 0xfe1b8ac8 │ │ │ │ svclt 0x00080305 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7d5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ stmdaeq r2, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ strcs r1, [r0], #-3873 @ 0xfffff0df │ │ │ │ - cdpne 2, 11, cr15, cr8, cr3, {2} │ │ │ │ + cdpne 2, 14, cr15, cr8, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ @ instruction: 0xf04f3702 │ │ │ │ strtmi r4, [r1], r0, lsl #20 │ │ │ │ - blmi 0x132c98 │ │ │ │ + blmi 0x132cc4 │ │ │ │ strls r4, [r1, #-1700] @ 0xfffff95c │ │ │ │ eorcc pc, ip, r8, lsr r9 @ │ │ │ │ @ instruction: 0xf937b2c2 │ │ │ │ @ instruction: 0xf10c502c │ │ │ │ @ instruction: 0xf85e0c01 │ │ │ │ @ instruction: 0xf8516032 │ │ │ │ - blx 0xfe1c270a │ │ │ │ + blx 0xfe1c2736 │ │ │ │ ldmne fp, {r0, r2, r8, sl, ip, sp}^ │ │ │ │ strbmi r4, [sp, #-365] @ 0xfffffe93 │ │ │ │ ldrbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ subsmi fp, r3, r5, lsl pc │ │ │ │ movweq lr, #47746 @ 0xba82 │ │ │ │ eorsmi r4, r3, r3, lsr r0 │ │ │ │ subsmi fp, sl, r5, lsl pc │ │ │ │ @@ -236026,20 +236035,20 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r7], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stmdaeq r4, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], #-976 @ 0xfffffc30 │ │ │ │ vhsub.s8 d18, d3, d0 │ │ │ │ - @ instruction: 0xf2c019b8 │ │ │ │ + vmul.f d17, d16, d0[6] │ │ │ │ @ instruction: 0xf1a50935 │ │ │ │ strcc r0, [r4, -r8, lsl #2] │ │ │ │ strls r4, [r1], #-1684 @ 0xfffff96c │ │ │ │ eorsmi pc, ip, r8, asr r8 @ │ │ │ │ - blx 0xfe1354fc │ │ │ │ + blx 0xfe135528 │ │ │ │ eorsvs pc, ip, r7, asr r8 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcpl 0x0008f851 │ │ │ │ biceq lr, sl, #9216 @ 0x2400 │ │ │ │ eorslt pc, sl, r9, asr r8 @ │ │ │ │ strmi pc, [r6], -r4, lsl #23 │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ @@ -236062,47 +236071,47 @@ │ │ │ │ svcgt 0x0030f8c3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 7, cr15, [lr], #-976 @ 0xfffffc30 │ │ │ │ streq lr, [r5], #-2635 @ 0xfffff5b5 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf010405d │ │ │ │ - b 0x23a840 │ │ │ │ + b 0x23a86c │ │ │ │ svclt 0x0018050a │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrb r0, [r5, r0, lsl #28] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0xff7b4bfe │ │ │ │ + blx 0xff7b4c2a │ │ │ │ cdpne 2, 6, cr11, cr10, cr3, {7} │ │ │ │ @ instruction: 0xf0044631 │ │ │ │ @ instruction: 0xf10604f8 │ │ │ │ @ instruction: 0xf1c30e10 │ │ │ │ andcc r0, r1, #8, 10 @ 0x2000000 │ │ │ │ movwlt r4, #13980 @ 0x369c │ │ │ │ teqeq lr, r7, lsl r8 │ │ │ │ ldrne lr, [r7], -r6, asr #20 │ │ │ │ - b 0x14e382c │ │ │ │ + b 0x14e3858 │ │ │ │ rscseq r0, r6, r6, asr #24 │ │ │ │ mcrreq 0, 0, pc, r4, cr12 @ │ │ │ │ ldrbteq pc, [r7], -r6, lsr #32 @ │ │ │ │ stmiaeq r7!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ @ instruction: 0xf008107f │ │ │ │ @ instruction: 0xf0070611 │ │ │ │ - b 0x13f88f8 │ │ │ │ - b 0x13f9c8c │ │ │ │ - blx 0x18b9c94 │ │ │ │ - blx 0xc35eac │ │ │ │ + b 0x13f8924 │ │ │ │ + b 0x13f9cb8 │ │ │ │ + blx 0x18b9cc0 │ │ │ │ + blx 0xc35ed8 │ │ │ │ rscslt pc, r6, #5242880 @ 0x500000 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x07c646b4 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ strmi r0, [lr, #79] @ 0x4f │ │ │ │ @@ -236116,70 +236125,70 @@ │ │ │ │ addlt r4, r3, sp, lsl r6 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ @ instruction: 0xf7f44683 │ │ │ │ rsclt pc, fp, #146432 @ 0x23c00 │ │ │ │ vceq.f32 d17, d31, d17 │ │ │ │ @ instruction: 0xf6cf07f0 │ │ │ │ vaba.s8 , , │ │ │ │ - @ instruction: 0xf2c014b8 │ │ │ │ + vmls.i d17, d16, d0[6] │ │ │ │ @ instruction: 0xf6480435 │ │ │ │ @ instruction: 0xf6cf0688 │ │ │ │ @ instruction: 0xf00576ff │ │ │ │ @ instruction: 0xf1c305f0 │ │ │ │ @ instruction: 0xf1a80910 │ │ │ │ @ instruction: 0xf1080e02 │ │ │ │ @ instruction: 0xf8cd020e │ │ │ │ @ instruction: 0xf640b004 │ │ │ │ @ instruction: 0xf10e780f │ │ │ │ ldrmi r0, [ip], r2, lsl #28 │ │ │ │ @ instruction: 0xf8beb353 │ │ │ │ vhadd.s8 d28, d4, d0 │ │ │ │ - blx 0xfe809a18 │ │ │ │ + blx 0xfe809a44 │ │ │ │ @ instruction: 0xf3ccfc9c │ │ │ │ - b 0x2bd53c │ │ │ │ - b 0x37dd44 │ │ │ │ - b 0x13f9538 │ │ │ │ - blx 0x8b9d44 │ │ │ │ - b 0x3f5750 │ │ │ │ - b 0x279a54 │ │ │ │ - b 0x13ba058 │ │ │ │ + b 0x2bd568 │ │ │ │ + b 0x37dd70 │ │ │ │ + b 0x13f9564 │ │ │ │ + blx 0x8b9d70 │ │ │ │ + b 0x3f577c │ │ │ │ + b 0x279a80 │ │ │ │ + b 0x13ba084 │ │ │ │ vqdmulh.s d16, d1, d12 │ │ │ │ - b 0x3fdd74 │ │ │ │ - b 0x13ba09c │ │ │ │ + b 0x3fdda0 │ │ │ │ + b 0x13ba0c8 │ │ │ │ @ instruction: 0xf2420c0c │ │ │ │ - b 0x3c19c4 │ │ │ │ - b 0x13f96a8 │ │ │ │ - blx 0x8b9d6c │ │ │ │ - blx 0xc35f78 │ │ │ │ - blx 0x8f5570 │ │ │ │ + b 0x3c19f0 │ │ │ │ + b 0x13f96d4 │ │ │ │ + blx 0x8b9d98 │ │ │ │ + blx 0xc35fa4 │ │ │ │ + blx 0x8f559c │ │ │ │ vstrcs s30, [r0, #-552] @ 0xfffffdd8 │ │ │ │ ldrbmi fp, [r4], r8, lsl #30 │ │ │ │ - blx 0xfe1356d4 │ │ │ │ + blx 0xfe135700 │ │ │ │ vsli.64 d20, d6, #0 │ │ │ │ @ instruction: 0xf854008f │ │ │ │ @ instruction: 0xf831b03a │ │ │ │ - b 0x422970 │ │ │ │ - b 0xb79d98 │ │ │ │ - b 0x137959c │ │ │ │ + b 0x42299c │ │ │ │ + b 0xb79dc4 │ │ │ │ + b 0x13795c8 │ │ │ │ @ instruction: 0xf8a10a0c │ │ │ │ @ instruction: 0xd1bea000 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfedb4d54 │ │ │ │ + bllt 0xfedb4d80 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ pkhbtmi r4, r2, r7, lsl #12 │ │ │ │ - blx 0x934d72 │ │ │ │ + blx 0x934d9e │ │ │ │ rscslt r1, r4, #33, 30 @ 0x84 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr7, {5} │ │ │ │ andeq pc, ip, #-1073741823 @ 0xc0000001 │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strbteq pc, [r0], r6 @ │ │ │ │ streq pc, [r0, -r4, asr #3]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ teqlt ip, #164, 12 @ 0xa400000 │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ stc2 10, cr15, [r3], {147} @ 0x93 @ │ │ │ │ @@ -236192,32 +236201,32 @@ │ │ │ │ ldmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacc r2!, {r3, ip, sp, lr, pc} │ │ │ │ ldccc 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0x0c08ea4c │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacc r4, {r3, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00300db │ │ │ │ - b 0x1403c24 │ │ │ │ - b 0x13f9e28 │ │ │ │ - blx 0xbf9e18 │ │ │ │ + b 0x1403c50 │ │ │ │ + b 0x13f9e54 │ │ │ │ + blx 0xbf9e44 │ │ │ │ cdpcs 3, 0, cr15, cr0, cr7, {0} │ │ │ │ ldrmi fp, [ip], r8, lsl #30 │ │ │ │ svchi 0x0004f851 │ │ │ │ - b 0xfe4083e4 │ │ │ │ - blx 0x18b7a40 │ │ │ │ + b 0xfe408410 │ │ │ │ + blx 0x18b7a6c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ - b 0x1e6f1c │ │ │ │ - b 0xfe1b7a60 │ │ │ │ + b 0x1e6f48 │ │ │ │ + b 0xfe1b7a8c │ │ │ │ andvs r0, fp, r8, lsl #6 │ │ │ │ ldrbmi sp, [r0], -r2, asr #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x1634e10 │ │ │ │ + bllt 0x1634e3c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e048 │ │ │ │ + bl 0xfec4e074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -236233,52 +236242,52 @@ │ │ │ │ strtmi pc, [r0], -pc, lsr #22 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e0a8 │ │ │ │ + bl 0xfec4e0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ stmdbls r1, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib sp, {r9, fp, ip, pc}^ │ │ │ │ tstcc r2, r6, lsl #10 │ │ │ │ @ instruction: 0xf10c3a02 │ │ │ │ @ instruction: 0xf0100301 │ │ │ │ andle r0, r8, r1, lsl #30 │ │ │ │ ands pc, r3, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf831d017 │ │ │ │ - blx 0xff429ef6 │ │ │ │ + blx 0xff429f22 │ │ │ │ vabal.u8 q10, d16, d14 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7ea469c │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620faf7 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf831bd70 │ │ │ │ @ instruction: 0xf3c0cb02 │ │ │ │ - blx 0xff3f7156 │ │ │ │ + blx 0xff3f7182 │ │ │ │ ldrmi r4, [ip], lr, lsl #11 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0x15b4f0c │ │ │ │ + blx 0x15b4f38 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ strbeq r2, [r6, r0, lsl #2] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf851bf44 │ │ │ │ @ instruction: 0xf8526023 │ │ │ │ @ instruction: 0xf1037023 │ │ │ │ @@ -236289,46 +236298,46 @@ │ │ │ │ @ instruction: 0x4620fabf │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e188 │ │ │ │ + bl 0xfec4e1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f49101 │ │ │ │ ldmib sp, {r0, r1, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a64508 │ │ │ │ stmdbls r1, {r2, r9, sl, fp} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ eorcs pc, r3, lr, asr r8 @ │ │ │ │ streq pc, [r8], -r1, lsr #3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf856d016 │ │ │ │ - blx 0xff28f052 │ │ │ │ + blx 0xff28f07e │ │ │ │ vabal.u8 q10, d0, d2 │ │ │ │ - blcs 0x1fb008 │ │ │ │ + blcs 0x1fb034 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r8], -sl, ror #15 │ │ │ │ - blx 0xfe334fa8 │ │ │ │ + blx 0xfe334fd4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, r3, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff288a6a │ │ │ │ + blx 0xff288a96 │ │ │ │ ldrb r4, [r5, r2, lsl #10] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e204 │ │ │ │ + bl 0xfec4e230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -236368,304 +236377,304 @@ │ │ │ │ strtmi pc, [r0], -r1, lsr #20 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e2c4 │ │ │ │ + bl 0xfec4e2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r2, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf931d00d │ │ │ │ @ instruction: 0xf013c013 │ │ │ │ @ instruction: 0xf9320f01 │ │ │ │ - blx 0xfe42f142 │ │ │ │ + blx 0xfe42f16e │ │ │ │ andsle ip, r6, lr, lsl #28 │ │ │ │ @ instruction: 0x0c0cebb4 │ │ │ │ - bl 0x1a48a90 │ │ │ │ + bl 0x1a48abc │ │ │ │ movwcc r0, #5390 @ 0x150e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ mvnle r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -fp, ror #19 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bl 0x6266e8 │ │ │ │ + bl 0x626714 │ │ │ │ @ instruction: 0xf1030c0c │ │ │ │ strbtmi r0, [r4], -r1, lsl #6 │ │ │ │ streq lr, [r5, #-2894] @ 0xfffff4b2 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e344 │ │ │ │ + bl 0xfec4e370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ stmdbls r1, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib sp, {r9, fp, ip, pc}^ │ │ │ │ tstcc r2, r6, lsl #10 │ │ │ │ @ instruction: 0xf10c3a02 │ │ │ │ @ instruction: 0xf0100301 │ │ │ │ andle r0, lr, r1, lsl #30 │ │ │ │ ands pc, r3, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf931d01d │ │ │ │ - blx 0xfe42a192 │ │ │ │ - bl 0xfee2a9bc │ │ │ │ - bl 0x1a3a1b8 │ │ │ │ + blx 0xfe42a1be │ │ │ │ + bl 0xfee2a9e8 │ │ │ │ + bl 0x1a3a1e4 │ │ │ │ strbtmi r0, [r4], -lr, lsl #28 │ │ │ │ vmvn.i32 q10, #-2063597568 @ 0x85000000 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7e4469c │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r3, lsr #19 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf831bd70 │ │ │ │ @ instruction: 0xf3c0cb02 │ │ │ │ - blx 0xff3f73fe │ │ │ │ + blx 0xff3f742a │ │ │ │ ldrmi r4, [ip], lr, lsl #11 │ │ │ │ svclt 0x0000e7cf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf8fef7f4 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ strbeq r2, [r7, r0, lsl #2] │ │ │ │ @ instruction: 0xf851d50c │ │ │ │ @ instruction: 0xf8526023 │ │ │ │ - blx 0xfe29328a │ │ │ │ + blx 0xfe2932b6 │ │ │ │ ldrbeq ip, [lr, r7, lsl #28] │ │ │ │ - bl 0xfee2c660 │ │ │ │ - bl 0x1a3a238 │ │ │ │ + bl 0xfee2c68c │ │ │ │ + bl 0x1a3a264 │ │ │ │ strbtmi r0, [r4], -lr, lsl #10 │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x1fb250 │ │ │ │ + blcs 0x1fb27c │ │ │ │ strbmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xf966f7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bl 0x6179f4 │ │ │ │ + bl 0x617a20 │ │ │ │ @ instruction: 0xf1030c0c │ │ │ │ - bl 0x1477e40 │ │ │ │ + bl 0x1477e6c │ │ │ │ strbtmi r0, [r4], -r5, lsl #10 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e450 │ │ │ │ + bl 0xfec4e47c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f49101 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a64508 │ │ │ │ stmdbls r1, {r2, r9, sl, fp} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [lr, #-1986] @ 0xfffff83e │ │ │ │ eorcs pc, r3, lr, asr r8 @ │ │ │ │ streq pc, [r8], -r1, lsr #3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf856d01a │ │ │ │ - blx 0xfe18f31a │ │ │ │ - bne 0xfe9822a8 │ │ │ │ - bl 0x1a48ae4 │ │ │ │ + blx 0xfe18f346 │ │ │ │ + bne 0xfe9822d4 │ │ │ │ + bl 0x1a48b10 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ - blcs 0x1fb2d8 │ │ │ │ + blcs 0x1fb304 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r8], -r6, ror #15 │ │ │ │ @ instruction: 0xf920f7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, r3, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff288d3a │ │ │ │ + blx 0xff288d66 │ │ │ │ ldrb r4, [r1, r2, lsl #10] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e4d4 │ │ │ │ + bl 0xfec4e500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf87cf7f4 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf911bf1e │ │ │ │ @ instruction: 0xf912ec01 │ │ │ │ - blx 0x8aa312 │ │ │ │ + blx 0x8aa33e │ │ │ │ addmi r4, fp, #12, 8 @ 0xc000000 │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ @ instruction: 0xf8e8f7f4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e534 │ │ │ │ + bl 0xfec4e560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf84cf7f4 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, ip, r1, lsr r8 @ │ │ │ │ andscc pc, ip, r2, lsr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x8a708a │ │ │ │ + blx 0x8a70b6 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0x4620f8b9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e594 │ │ │ │ + bl 0xfec4e5c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf81cf7f4 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x2670ea │ │ │ │ + blx 0x267116 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r9, lsl #17 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e5f4 │ │ │ │ + bl 0xfec4e620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffecf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf811bf1e │ │ │ │ @ instruction: 0xf812ec01 │ │ │ │ - blx 0x8aa432 │ │ │ │ + blx 0x8aa45e │ │ │ │ addmi r4, fp, #12, 8 @ 0xc000000 │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ @ instruction: 0xf858f7f4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e654 │ │ │ │ + bl 0xfec4e680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffbcf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044008f │ │ │ │ andscc pc, ip, r1, lsr r8 @ │ │ │ │ ands pc, ip, r2, lsr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x4a71aa │ │ │ │ + blx 0x4a71d6 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ strtmi pc, [r0], -r9, lsr #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e6b4 │ │ │ │ + bl 0xfec4e6e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff8cf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x26720a │ │ │ │ + blx 0x267236 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub8mi pc, r0, r9 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e714 │ │ │ │ + bl 0xfec4e740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff5cf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r2, #-1987] @ 0xfffff83d │ │ │ │ and pc, ip, r1, lsl r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ mcr2 11, 0, pc, cr3, cr14, {0} @ │ │ │ │ - bl 0xfea271a8 │ │ │ │ + bl 0xfea271d4 │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c4474 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ec │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc004f │ │ │ │ @@ -236674,28 +236683,28 @@ │ │ │ │ @ instruction: 0x4620ffbd │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e78c │ │ │ │ + bl 0xfec4e7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff20f7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r2, #-1987] @ 0xfffff83d │ │ │ │ ands pc, ip, r1, lsr r8 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ andscc pc, ip, r2, lsr r8 @ │ │ │ │ mcr2 11, 0, pc, cr3, cr14, {0} @ │ │ │ │ - bl 0xfea27220 │ │ │ │ + bl 0xfea2724c │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c4474 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ec │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ @@ -236704,28 +236713,28 @@ │ │ │ │ strtmi pc, [r0], -r1, lsl #31 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e804 │ │ │ │ + bl 0xfec4e830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 7, pc, cr4, cr3, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r1, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ - bne 0xffa27298 │ │ │ │ + bne 0xffa272c4 │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrmi r1, [ip], #-15 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [sp], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @@ -236733,91 +236742,91 @@ │ │ │ │ @ instruction: 0xff46f7f3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e878 │ │ │ │ + bl 0xfec4e8a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 5, pc, cr10, cr3, {7} @ │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfae94 │ │ │ │ - bcc 0x143a9c │ │ │ │ + bls 0xfaec0 │ │ │ │ + bcc 0x143ac8 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf911d018 │ │ │ │ - blx 0x8b26ba │ │ │ │ + blx 0x8b26e6 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ svceq 0x0010f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ @ instruction: 0xff10f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x175b24 │ │ │ │ + bl 0x175b50 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e8f4 │ │ │ │ + bl 0xfec4e920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 3, pc, cr12, cr3, {7} @ │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfaf10 │ │ │ │ - bcc 0x183b1c │ │ │ │ + bls 0xfaf3c │ │ │ │ + bcc 0x183b48 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andscc pc, ip, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf831d018 │ │ │ │ - blx 0x8b273e │ │ │ │ + blx 0x8b276a │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ svceq 0x0008f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ mrc2 7, 6, pc, cr2, cr3, {7} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x1b5820 │ │ │ │ + bl 0x1b584c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e970 │ │ │ │ + bl 0xfec4e99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mcr2 7, 1, pc, cr14, cr3, {7} @ │ │ │ │ svcne 0x002a9901 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ streq pc, [r8, #-417] @ 0xfffffe5f │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf855d017 │ │ │ │ - blx 0x24b85a │ │ │ │ + blx 0x24b886 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe95 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -236826,91 +236835,91 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bd70 │ │ │ │ vaddl.u8 , d0, d28 │ │ │ │ strbtmi r1, [r6], pc │ │ │ │ strmi pc, [r3], #-2821 @ 0xfffff4fb │ │ │ │ svclt 0x0000e7d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e9ec │ │ │ │ + bl 0xfec4ea18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2l 7, cr15, [r0, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfb008 │ │ │ │ - bcc 0x143c10 │ │ │ │ + bls 0xfb034 │ │ │ │ + bcc 0x143c3c │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf911d018 │ │ │ │ - blx 0x4b282e │ │ │ │ + blx 0x4b285a │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ svceq 0x0010f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ mrc2 7, 2, pc, cr6, cr3, {7} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x175c98 │ │ │ │ + bl 0x175cc4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ea68 │ │ │ │ + bl 0xfec4ea94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2 7, cr15, [r2, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfb084 │ │ │ │ - bcc 0x183c90 │ │ │ │ + bls 0xfb0b0 │ │ │ │ + bcc 0x183cbc │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andscc pc, ip, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf931d018 │ │ │ │ - blx 0x4b28b2 │ │ │ │ + blx 0x4b28de │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ svceq 0x0008f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ mrc2 7, 0, pc, cr8, cr3, {7} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x1b5994 │ │ │ │ + bl 0x1b59c0 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4eae4 │ │ │ │ + bl 0xfec4eb10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2l 7, cr15, [r4, #-972]! @ 0xfffffc34 │ │ │ │ svcne 0x002a9901 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ streq pc, [r8, #-417] @ 0xfffffe5f │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf855d017 │ │ │ │ - blx 0x24b9ce │ │ │ │ + blx 0x24b9fa │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fddb │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -236919,27 +236928,27 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bd70 │ │ │ │ vaddl.u8 , d0, d28 │ │ │ │ strbtmi r1, [r6], pc │ │ │ │ strmi pc, [r3], #-2821 @ 0xfffff4fb │ │ │ │ svclt 0x0000e7d4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4eb60 │ │ │ │ + bl 0xfec4eb8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4508 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ strbeq r2, [r3, r0, lsl #2] │ │ │ │ @ instruction: 0xf852d513 │ │ │ │ @ instruction: 0xf851602e │ │ │ │ - blx 0xfe1c3a46 │ │ │ │ - beq 0x8869a8 │ │ │ │ + blx 0xfe1c3a72 │ │ │ │ + beq 0x8869d4 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strvs lr, [ip], -r6, asr #20 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf14c199b │ │ │ │ ldmdbne fp, {sl, fp} │ │ │ │ streq lr, [ip, #-2885] @ 0xfffff4bb │ │ │ │ @ instruction: 0xf10e461c │ │ │ │ @@ -236950,15 +236959,15 @@ │ │ │ │ @ instruction: 0x4620fd95 │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ebdc │ │ │ │ + bl 0xfec4ec08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svcne 0x00324508 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ @@ -236969,18 +236978,18 @@ │ │ │ │ @ instruction: 0xf01e0608 │ │ │ │ eorle r0, r7, r1, lsl #30 │ │ │ │ eorvs pc, ip, r6, asr r8 @ │ │ │ │ strcc pc, [r6], -r3, lsl #23 │ │ │ │ vnmlacs.f32 s28, s6, s30 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vmlsvs.f32 s28, s12, s28 │ │ │ │ - bl 0x87c300 │ │ │ │ + bl 0x87c32c │ │ │ │ @ instruction: 0xf1460e03 │ │ │ │ - bl 0x879230 │ │ │ │ - bl 0x123b244 │ │ │ │ + bl 0x87925c │ │ │ │ + bl 0x123b270 │ │ │ │ ldrbtmi r0, [r4], -r6, lsl #10 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ @ instruction: 0x4638e7d9 │ │ │ │ stc2l 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @@ -236988,23 +236997,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, ip, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vmlacc.f64 d15, d22, d3 │ │ │ │ vmov.i16 d16, #48640 @ 0xbe00 │ │ │ │ - b 0x127c974 │ │ │ │ - b 0x14d12b0 │ │ │ │ + b 0x127c9a0 │ │ │ │ + b 0x14d12dc │ │ │ │ ldmibne fp, {r1, r2, r3, r5, r9, sl, fp, sp} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ - bl 0x123def0 │ │ │ │ + bl 0x123df1c │ │ │ │ ldrmi r0, [ip], -lr, lsl #10 │ │ │ │ ldr r4, [r6, r6, ror #13]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ec94 │ │ │ │ + bl 0xfec4ecc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r8, lsl #10 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -237027,35 +237036,35 @@ │ │ │ │ ldc2l 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ed10 │ │ │ │ + bl 0xfec4ed3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4508 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ strbeq r2, [r3, r0, lsl #2] │ │ │ │ @ instruction: 0xf851d51c │ │ │ │ @ instruction: 0xf01c302c │ │ │ │ @ instruction: 0xf8520f01 │ │ │ │ - blx 0xfe1cfbf2 │ │ │ │ + blx 0xfe1cfc1e │ │ │ │ @ instruction: 0xd1273e06 │ │ │ │ vmov.i16 d16, #48640 @ 0xbe00 │ │ │ │ - b 0x127ca4c │ │ │ │ + b 0x127ca78 │ │ │ │ vrsubhn.i16 d22, q0, q7 │ │ │ │ ldmibne fp, {r0, r1, r2, r3, ip} │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ - bl 0x123dfcc │ │ │ │ + bl 0x123dff8 │ │ │ │ ldrmi r0, [ip], -lr, lsl #10 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [r2], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @ instruction: 0x4638d1d9 │ │ │ │ @@ -237063,27 +237072,27 @@ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf10c425b │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ - bl 0x1c7bbdc │ │ │ │ - beq 0x87b4dc │ │ │ │ + bl 0x1c7bc08 │ │ │ │ + beq 0x87b508 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strvs lr, [lr], -r6, asr #20 │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf14e18f6 │ │ │ │ ldmdbne r6!, {r9, sl, fp} │ │ │ │ streq lr, [lr, #-2885] @ 0xfffff4bb │ │ │ │ @ instruction: 0xf1bc4634 │ │ │ │ @ instruction: 0xd1b40f04 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4edd0 │ │ │ │ + bl 0xfec4edfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svcne 0x00324508 │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ @@ -237095,15 +237104,15 @@ │ │ │ │ eorvs pc, lr, ip, asr r8 @ │ │ │ │ strgt pc, [r6], -r3, lsl #23 │ │ │ │ stceq 1, cr15, [r0], {220} @ 0xdc │ │ │ │ strbeq lr, [r6], -r6, ror #22 │ │ │ │ tstcs ip, #323584 @ 0x4f000 │ │ │ │ stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ movwvs lr, #27203 @ 0x6a43 │ │ │ │ - bl 0x5bc4f8 │ │ │ │ + bl 0x5bc524 │ │ │ │ @ instruction: 0xf146030c │ │ │ │ ldmdbne fp, {r9, sl} │ │ │ │ streq lr, [r6, #-2885] @ 0xfffff4bb │ │ │ │ vmov.i32 d20, #-1946157056 @ 0x8c000000 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ @ instruction: 0xe7d74676 │ │ │ │ @@ -237111,26 +237120,26 @@ │ │ │ │ @ instruction: 0x4620fc53 │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bdf0 │ │ │ │ vaddl.u8 q11, d0, d30 │ │ │ │ - blx 0xfe1bbc9e │ │ │ │ - b 0x14c547c │ │ │ │ + blx 0xfe1bbcca │ │ │ │ + b 0x14c54a8 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13fcb6c │ │ │ │ + b 0x13fcb98 │ │ │ │ eorsne r6, r6, #1536 @ 0x600 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ streq pc, [r0], -r6, asr #2 │ │ │ │ - bl 0x123e0e8 │ │ │ │ + bl 0x123e114 │ │ │ │ ldrmi r0, [ip], -r6, lsl #10 │ │ │ │ @ instruction: 0xe7b34676 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ee8c │ │ │ │ + bl 0xfec4eeb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ @@ -237142,120 +237151,120 @@ │ │ │ │ ldc2 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4eedc │ │ │ │ + bl 0xfec4ef08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d2 │ │ │ │ svclt 0x0044008f │ │ │ │ @ instruction: 0x2c02f931 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xffc35cde │ │ │ │ + blx 0xffc35d0a │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ef2c │ │ │ │ + bl 0xfec4ef58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d4 │ │ │ │ svclt 0x0044100f │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xff235d2e │ │ │ │ + blx 0xff235d5a │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ef7c │ │ │ │ + bl 0xfec4efa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ stccs 8, cr15, [r1], {17} │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xfe835d7e │ │ │ │ + blx 0xfe835daa │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4efcc │ │ │ │ + bl 0xfec4eff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d2 │ │ │ │ svclt 0x0044008f │ │ │ │ stccs 8, cr15, [r2], {49} @ 0x31 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0x1e35dce │ │ │ │ + blx 0x1e35dfa │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f01c │ │ │ │ + bl 0xfec4f048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d4 │ │ │ │ svclt 0x0044100f │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0x1435e1e │ │ │ │ + blx 0x1435e4a │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f06c │ │ │ │ + bl 0xfec4f098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - blx 0xfedb5e48 │ │ │ │ - b 0x14c9724 │ │ │ │ + blx 0xfedb5e74 │ │ │ │ + b 0x14c9750 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ streq lr, [ip, #-2942] @ 0xfffff482 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237265,20 +237274,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fb1d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f0c8 │ │ │ │ + bl 0xfec4f0f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - blx 0xfe235ea4 │ │ │ │ - b 0x14c9780 │ │ │ │ + blx 0xfe235ed0 │ │ │ │ + b 0x14c97ac │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ streq lr, [r2, #-2942] @ 0xfffff482 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237288,15 +237297,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -pc, ror #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f124 │ │ │ │ + bl 0xfec4f150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4622fa55 │ │ │ │ strbne r4, [r4, r9, lsr #12]! │ │ │ │ ldceq 1, cr15, [r0], {5} │ │ │ │ @@ -237305,44 +237314,44 @@ │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ streq lr, [lr, #-2932] @ 0xfffff48c │ │ │ │ @ instruction: 0x461abfbc │ │ │ │ tstcc r4, r4, ror r6 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror #10 │ │ │ │ andls r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xff135f34 │ │ │ │ + blx 0xff135f60 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f184 │ │ │ │ + bl 0xfec4f1b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1012200 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ stmdavc fp, {r1, r2, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf172429c │ │ │ │ svclt 0x00bc0e00 │ │ │ │ andcs r4, r0, #28, 12 @ 0x1c00000 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ strbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ @ instruction: 0x4628d1f1 │ │ │ │ - blx 0xfe635f8c │ │ │ │ + blx 0xfe635fb8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f1dc │ │ │ │ + bl 0xfec4f208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ @@ -237350,22 +237359,22 @@ │ │ │ │ addsmi r8, ip, #720896 @ 0xb0000 │ │ │ │ mcreq 1, 0, pc, cr0, cr12, {3} @ │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ addsmi r0, r1, #143 @ 0x8f │ │ │ │ @ instruction: 0x4628d1f0 │ │ │ │ - blx 0x1ab5fe8 │ │ │ │ + blx 0x1ab6014 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f238 │ │ │ │ + bl 0xfec4f264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4622 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ @@ -237382,20 +237391,20 @@ │ │ │ │ stmdals r1, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f29c │ │ │ │ + bl 0xfec4f2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf99af7f3 │ │ │ │ - b 0x14c9954 │ │ │ │ + b 0x14c9980 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ streq lr, [lr, #-2940] @ 0xfffff484 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237405,20 +237414,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r5, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f2f8 │ │ │ │ + bl 0xfec4f324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf96cf7f3 │ │ │ │ - b 0x14c99b0 │ │ │ │ + b 0x14c99dc │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ streq lr, [lr, #-2930] @ 0xfffff48e │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237428,15 +237437,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620f9d7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f354 │ │ │ │ + bl 0xfec4f380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4622f93d │ │ │ │ strbne r4, [r4, r9, lsr #12]! │ │ │ │ ldceq 1, cr15, [r0], {5} │ │ │ │ @@ -237452,15 +237461,15 @@ │ │ │ │ @ instruction: 0xf9a8f7f3 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f3b4 │ │ │ │ + bl 0xfec4f3e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -237472,15 +237481,15 @@ │ │ │ │ @ instruction: 0xf980f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f404 │ │ │ │ + bl 0xfec4f430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -237492,15 +237501,15 @@ │ │ │ │ @ instruction: 0xf958f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4f454 │ │ │ │ + bl 0xfec4f480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1012100 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -237513,24 +237522,24 @@ │ │ │ │ @ instruction: 0xf92ef7f3 │ │ │ │ andlt r9, r2, r0, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f4a8 │ │ │ │ + bl 0xfec4f4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1012200 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf991d50b │ │ │ │ - blcs 0x1042cc │ │ │ │ + blcs 0x1042f8 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177267 @ 0xb000000d │ │ │ │ mcreq 1, 0, pc, cr0, cr2, {3} @ │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ mrscc r2, R9_usr │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror #10 │ │ │ │ @@ -237538,15 +237547,15 @@ │ │ │ │ @ instruction: 0x4620f8fd │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f50c │ │ │ │ + bl 0xfec4f538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ @@ -237564,15 +237573,15 @@ │ │ │ │ strtmi pc, [r0], -r9, asr #17 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f574 │ │ │ │ + bl 0xfec4f5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4622 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ @@ -237590,15 +237599,15 @@ │ │ │ │ stmdals r1, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f5dc │ │ │ │ + bl 0xfec4f608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -237613,15 +237622,15 @@ │ │ │ │ strtmi pc, [r0], -r7, ror #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f638 │ │ │ │ + bl 0xfec4f664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -237636,15 +237645,15 @@ │ │ │ │ @ instruction: 0x4620f839 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4f694 │ │ │ │ + bl 0xfec4f6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f22100 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1012100 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -237659,187 +237668,187 @@ │ │ │ │ stmdals r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f6f0 │ │ │ │ + bl 0xfec4f71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ @ instruction: 0xff6ef7f2 │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ ldreq pc, [r0, #-257] @ 0xfffffeff │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ mul r0, r1, r9 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ - bl 0xfec09cb4 │ │ │ │ + bl 0xfec09ce0 │ │ │ │ svclt 0x00a8030e │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ tstcc r1, ip, lsl r4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ adcmi r3, r9, #268435456 @ 0x10000000 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ @ instruction: 0xffd8f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f754 │ │ │ │ + bl 0xfec4f780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ @ instruction: 0xff3cf7f2 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf931d50a │ │ │ │ @ instruction: 0xf935301c │ │ │ │ ldrbmi lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ andeq lr, r3, #178176 @ 0x2b800 │ │ │ │ - bl 0xfe9e8424 │ │ │ │ + bl 0xfe9e8450 │ │ │ │ ldrmi r0, [r4], #-526 @ 0xfffffdf2 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xffa6f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f7b8 │ │ │ │ + bl 0xfec4f7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ @ instruction: 0xff0af7f2 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf851d50a │ │ │ │ @ instruction: 0xf855202c │ │ │ │ addsmi r3, sl, #44 @ 0x2c │ │ │ │ vmlaeq.f64 d14, d18, d19 │ │ │ │ - bl 0xfe9a8488 │ │ │ │ + bl 0xfe9a84b4 │ │ │ │ ldrbtmi r0, [r4], #-3587 @ 0xfffff1fd │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xff74f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f81c │ │ │ │ + bl 0xfec4f848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mrc2 7, 6, pc, cr8, cr2, {7} │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ ldreq pc, [r0, #-257] @ 0xfffffeff │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ mul r0, r1, r8 │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - bl 0xfec09de0 │ │ │ │ + bl 0xfec09e0c │ │ │ │ svclt 0x0028030e │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ tstcc r1, ip, lsl r4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ adcmi r3, r9, #268435456 @ 0x10000000 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ @ instruction: 0xff42f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f880 │ │ │ │ + bl 0xfec4f8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mcr2 7, 5, pc, cr6, cr2, {7} @ │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf831d50a │ │ │ │ @ instruction: 0xf835301c │ │ │ │ ldrbmi lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ andeq lr, r3, #178176 @ 0x2b800 │ │ │ │ - bl 0xfe9e8350 │ │ │ │ + bl 0xfe9e837c │ │ │ │ ldrmi r0, [r4], #-526 @ 0xfffffdf2 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xff10f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f8e4 │ │ │ │ + bl 0xfec4f910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mrc2 7, 3, pc, cr4, cr2, {7} │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf851d50a │ │ │ │ @ instruction: 0xf855202c │ │ │ │ addsmi r3, sl, #44 @ 0x2c │ │ │ │ vmlaeq.f64 d14, d18, d19 │ │ │ │ - bl 0xfe9a83b4 │ │ │ │ + bl 0xfe9a83e0 │ │ │ │ ldrbtmi r0, [r4], #-3587 @ 0xfffff1fd │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ mrc2 7, 6, pc, cr14, cr2, {7} │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f948 │ │ │ │ + bl 0xfec4f974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ tstls r1, r4, lsl r6 │ │ │ │ mcr2 7, 2, pc, cr2, cr2, {7} @ │ │ │ │ ldrdgt pc, [r4], -sp │ │ │ │ tstpeq r0, #12, 2 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r4, #-1986] @ 0xfffff83e │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ - bl 0x123ebc0 │ │ │ │ + bl 0x123ebec │ │ │ │ @ instruction: 0xf10c75e2 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [ip, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ mrc2 7, 5, pc, cr2, cr2, {7} │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f9a0 │ │ │ │ + bl 0xfec4f9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ tstls r1, sp, lsl r6 │ │ │ │ mrc2 7, 0, pc, cr6, cr2, {7} │ │ │ │ ldrdgt pc, [r4], -sp │ │ │ │ andseq pc, r0, #12, 2 │ │ │ │ @@ -237853,31 +237862,31 @@ │ │ │ │ mcr2 7, 4, pc, cr6, cr2, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f9f8 │ │ │ │ + bl 0xfec4fa24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ stc2l 7, cr15, [sl, #968]! @ 0x3c8 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf113425d │ │ │ │ @ instruction: 0xf1020f07 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf892db0c │ │ │ │ - blcs 0x130830 │ │ │ │ - blx 0xca8714 │ │ │ │ - blle 0x27784c │ │ │ │ + blcs 0x13085c │ │ │ │ + blx 0xca8740 │ │ │ │ + blle 0x277878 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {14} @ │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ @@ -237891,23 +237900,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ cdpne 13, 11, cr15, cr1, cr13, {5} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svceq 0x000ff114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3bc0a4 │ │ │ │ + blle 0x3bc0d0 │ │ │ │ stccs 8, cr8, [r0], {26} │ │ │ │ - blx 0x9a878c │ │ │ │ - blle 0x2780cc │ │ │ │ + blx 0x9a87b8 │ │ │ │ + blle 0x2780f8 │ │ │ │ @ instruction: 0xf04f2c0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s8, s4 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -237923,54 +237932,54 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r1, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ svcne 0x0031fd6d │ │ │ │ vmax.f32 d17, d3, d27 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ svceq 0x001ff114 │ │ │ │ movweq pc, #16643 @ 0x4103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3bb924 │ │ │ │ + blle 0x3bb950 │ │ │ │ stccs 8, cr6, [r0], {26} │ │ │ │ - blx 0x9a880c │ │ │ │ - blle 0x27794c │ │ │ │ + blx 0x9a8838 │ │ │ │ + blle 0x277978 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ - b 0xfe4093f0 │ │ │ │ - blx 0x18b9168 │ │ │ │ + b 0xfe40941c │ │ │ │ + blx 0x18b9194 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a8a44 │ │ │ │ - b 0xfe179188 │ │ │ │ + b 0x1a8a70 │ │ │ │ + b 0xfe1791b4 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0x4648d1da │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [r0, #968] @ 0x3c8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4fb70 │ │ │ │ + bl 0xfec4fb9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ stc2 7, cr15, [lr, #-968]! @ 0xfffffc38 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf912425d │ │ │ │ @ instruction: 0xf113cf01 │ │ │ │ svclt 0x00b80f07 │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ - blcs 0x12f5cc │ │ │ │ - blx 0x1428888 │ │ │ │ - blle 0x2781c0 │ │ │ │ + blcs 0x12f5f8 │ │ │ │ + blx 0x14288b4 │ │ │ │ + blle 0x2781ec │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s6, s24 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q15, d0, d1 │ │ │ │ @@ -237984,65 +237993,65 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ mrcne 12, 5, APSR_nzcv, cr1, cr3, {7} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svccs 0x0002f933 │ │ │ │ svceq 0x000ff114 │ │ │ │ - b 0x14e88f4 │ │ │ │ - blle 0x3985a0 │ │ │ │ + b 0x14e8920 │ │ │ │ + blle 0x3985cc │ │ │ │ svclt 0x00b82c00 │ │ │ │ @ instruction: 0xfe07fa42 │ │ │ │ @ instruction: 0x2c0fdb05 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a898c │ │ │ │ + blx 0x1a89b8 │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xc00b08 │ │ │ │ - b 0x47ba4c │ │ │ │ - b 0x13fc250 │ │ │ │ + b 0xc00b34 │ │ │ │ + b 0x47ba78 │ │ │ │ + b 0x13fc27c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ bicsle ip, fp, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ svclt 0x0000bd47 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ ldc2 7, cr15, [r4], #968 @ 0x3c8 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf1142f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ @ instruction: 0xf1c4db0c │ │ │ │ stccs 12, cr0, [r0], {-0} │ │ │ │ - blx 0x11a8980 │ │ │ │ - blle 0x277ad4 │ │ │ │ + blx 0x11a89ac │ │ │ │ + blle 0x277b00 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {2} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe40952c │ │ │ │ - blx 0x18b92d8 │ │ │ │ + b 0xfe409558 │ │ │ │ + blx 0x18b9304 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a8bb8 │ │ │ │ - b 0xfe1792fc │ │ │ │ + b 0x1a8be4 │ │ │ │ + b 0xfe179328 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r6, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -238075,152 +238084,152 @@ │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ @ instruction: 0xf04fbcc3 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ strbtmi r0, [r6], -r1, lsl #6 │ │ │ │ - blx 0xab2b04 │ │ │ │ + blx 0xab2b30 │ │ │ │ @ instruction: 0xf04ff608 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ ldrb r0, [lr, r1, lsl #6] │ │ │ │ bicsle r2, r8, r0, lsl #28 │ │ │ │ @ instruction: 0xf00046b4 │ │ │ │ ldrb r0, [r8, r1, lsl #6] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ stmdbeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r0, r3, r5, sp, lr, pc} │ │ │ │ svclt 0x00bc2d00 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x377450 │ │ │ │ - vstrcs d13, [pc, #-56] @ 0xf8b94 │ │ │ │ - blx 0x1afc6c │ │ │ │ + blx 0x37747c │ │ │ │ + vstrcs d13, [pc, #-56] @ 0xf8bc0 │ │ │ │ + blx 0x1afc98 │ │ │ │ @ instruction: 0xf5befe05 │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf04f46f2 │ │ │ │ movwle r0, #15872 @ 0x3e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - bvc 0xf6524 │ │ │ │ + bvc 0xf6550 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ - b 0x12ac7f8 │ │ │ │ + b 0x12ac824 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, fp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ - beq 0x1b342c │ │ │ │ + beq 0x1b3458 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ movwcc sp, #8204 @ 0x200c │ │ │ │ svceq 0x000ff115 │ │ │ │ @ instruction: 0xf04fdad1 │ │ │ │ ldrbtmi r0, [r2], r0, lsl #28 │ │ │ │ - bcs 0x132bb0 │ │ │ │ + bcs 0x132bdc │ │ │ │ @ instruction: 0x4696d1de │ │ │ │ bfi r4, r2, #13, #19 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bc55 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ - blx 0xff1b6c26 │ │ │ │ + blx 0xff1b6c52 │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff113 │ │ │ │ @ instruction: 0xf8dedb32 │ │ │ │ - blcs 0x100c84 │ │ │ │ + blcs 0x100cb0 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ - blx 0x97bc8c │ │ │ │ - blle 0x3f54b0 │ │ │ │ + blx 0x97bcb8 │ │ │ │ + blle 0x3f54dc │ │ │ │ @ instruction: 0xdc2b2b1f │ │ │ │ stc2 10, cr15, [r3], {2} @ │ │ │ │ @ instruction: 0xf903fa2c │ │ │ │ eorle r4, r9, sl, asr #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vbic.i32 q10, #8781824 @ 0x00860000 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf851903c │ │ │ │ - b 0xfe1ac8d0 │ │ │ │ - b 0x1794f4 │ │ │ │ - b 0xfe1794ec │ │ │ │ + b 0xfe1ac8fc │ │ │ │ + b 0x179520 │ │ │ │ + b 0xfe179518 │ │ │ │ andvs r0, sl, ip, lsl #4 │ │ │ │ ldrdlt sp, [r5, -r2]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrb r4, [sp, r2, ror #12] │ │ │ │ - bcs 0x10a740 │ │ │ │ + bcs 0x10a76c │ │ │ │ @ instruction: 0xe7d9d1d6 │ │ │ │ @ instruction: 0xf04f4662 │ │ │ │ ldrb r0, [r5, r0, lsl #24] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0x1a36ce2 │ │ │ │ + blx 0x1a36d0e │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ strcs r3, [r0, #-1552] @ 0xfffff9f0 │ │ │ │ streq pc, [r0, -lr, asr #3] │ │ │ │ svccc 0x0001f912 │ │ │ │ svceq 0x0007f11e │ │ │ │ - b 0x14ef59c │ │ │ │ + b 0x14ef5c8 │ │ │ │ @ instruction: 0xf0007ce3 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ @ instruction: 0x432bc000 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xb125d1ea │ │ │ │ movwpl pc, #1289 @ 0x509 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @ instruction: 0x46482f30 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff136d30 │ │ │ │ + bllt 0xff136d5c │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1bedb16 │ │ │ │ ldcle 15, cr0, [r9], {7} │ │ │ │ stc2 10, cr15, [lr], {3} @ │ │ │ │ @ instruction: 0xf88cfa4f │ │ │ │ svclt 0x000445c4 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ sbcsle r0, r9, r1, lsl #8 │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - b 0x14ca604 │ │ │ │ + b 0x14ca630 │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ strb r0, [pc, r0, lsl #25] │ │ │ │ stc2 10, cr15, [r7], {67} @ 0x43 @ │ │ │ │ streq pc, [r1], #-0 │ │ │ │ strb r2, [r9, r0, lsl #6] │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ @@ -238228,18 +238237,18 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x2b6d9e │ │ │ │ + blx 0x2b6dca │ │ │ │ stmdaeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ eor r3, r2, lr, lsl #12 │ │ │ │ vseleq.f32 s30, s10, s4 │ │ │ │ stc2 10, cr15, [lr], {15} @ │ │ │ │ svclt 0x000845e6 │ │ │ │ andle r2, r5, r0, lsl #4 │ │ │ │ svceq 0x00d243d2 │ │ │ │ @@ -238255,88 +238264,88 @@ │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf933d014 │ │ │ │ @ instruction: 0xf1152f02 │ │ │ │ svclt 0x00bc0f0f │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ - blle 0xff941640 │ │ │ │ + blle 0xff94166c │ │ │ │ svclt 0x00bc2d00 │ │ │ │ @ instruction: 0xfe08fa42 │ │ │ │ - blle 0xff7c164c │ │ │ │ + blle 0xff7c1678 │ │ │ │ stclle 13, cr2, [fp, #60] @ 0x3c │ │ │ │ - bcs 0x10a8ac │ │ │ │ + bcs 0x10a8d8 │ │ │ │ @ instruction: 0xe7d5d1d0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bb3b │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfeb36e58 │ │ │ │ + blx 0xfeb36e84 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ rsbslt r0, fp, #55574528 @ 0x3500000 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf1137f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ @ instruction: 0x270017fa │ │ │ │ - blcs 0x12fafc │ │ │ │ - blcs 0x8efb7c │ │ │ │ - blx 0x2eff8c │ │ │ │ - blx 0x11b56d0 │ │ │ │ + blcs 0x12fb28 │ │ │ │ + blcs 0x8efba8 │ │ │ │ + blx 0x2effb8 │ │ │ │ + blx 0x11b56fc │ │ │ │ strbmi pc, [r7, #-2051] @ 0xfffff7fd @ │ │ │ │ strcs fp, [r0, -r8, lsl #30] │ │ │ │ mvnsmi sp, #5 │ │ │ │ @ instruction: 0xf1c70fff │ │ │ │ @ instruction: 0xf0004200 │ │ │ │ - b 0x147aae0 │ │ │ │ + b 0x147ab0c │ │ │ │ @ instruction: 0xf8510707 │ │ │ │ @ instruction: 0xf0078f04 │ │ │ │ sbclt r0, r7, #1, 28 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x194fd4 │ │ │ │ - b 0xfe179718 │ │ │ │ + b 0x195000 │ │ │ │ + b 0xfe179744 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1d1 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xffab6ee4 │ │ │ │ - blx 0x12c9888 │ │ │ │ + blt 0xffab6f10 │ │ │ │ + blx 0x12c98b4 │ │ │ │ strcs pc, [r0, -r2, lsl #4] │ │ │ │ @ instruction: 0x463ae7d9 │ │ │ │ bicsle r2, r0, r0, lsl #30 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604b25e │ │ │ │ stmdaeq r0, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x1336f18 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xf8f70 │ │ │ │ + blx 0x1336f44 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xf8f9c │ │ │ │ @ instruction: 0xf1054629 │ │ │ │ @ instruction: 0xf04f0710 │ │ │ │ @ instruction: 0xf91c0e00 │ │ │ │ - blcs 0x108b68 │ │ │ │ + blcs 0x108b94 │ │ │ │ @ instruction: 0xf000da19 │ │ │ │ movwcs r0, #513 @ 0x201 │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ tstcc r1, fp │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, pc, lsl #5 │ │ │ │ @@ -238358,116 +238367,116 @@ │ │ │ │ movwcs lr, #2007 @ 0x7d7 │ │ │ │ andeq pc, r1, #0 │ │ │ │ bfi r4, sp, #12, #7 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ @ instruction: 0xf0002500 │ │ │ │ strb r0, [ip, r1, lsl #4] │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blcs 0x10a850 │ │ │ │ + blcs 0x10a87c │ │ │ │ mvnscs sp, #199 @ 0xc7 │ │ │ │ bfi r4, r5, (invalid: 12:4) │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdaeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9eef7f2 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ andcs r3, r0, #14680064 @ 0xe00000 │ │ │ │ stccs 0, cr14, [r0, #-160] @ 0xffffff60 │ │ │ │ - blx 0xc28f0c │ │ │ │ + blx 0xc28f38 │ │ │ │ @ instruction: 0xf04ffc08 │ │ │ │ - blle 0x43c824 │ │ │ │ + blle 0x43c850 │ │ │ │ ldcle 13, cr2, [fp], #-60 @ 0xffffffc4 │ │ │ │ stc2 10, cr15, [r5], {12} @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #15872 @ 0x3e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xf917c │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xf91a8 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ svc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85742b3 │ │ │ │ - b 0xc9d13c │ │ │ │ - b 0x3fc880 │ │ │ │ - b 0x147c084 │ │ │ │ + b 0xc9d168 │ │ │ │ + b 0x3fc8ac │ │ │ │ + b 0x147c0b0 │ │ │ │ @ instruction: 0xf8a10c0c │ │ │ │ andsle ip, r0, r0 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ - blle 0xff93c07c │ │ │ │ + blle 0xff93c0a8 │ │ │ │ svceq 0x000ff115 │ │ │ │ @ instruction: 0xf04fdac9 │ │ │ │ strbtmi r0, [r6], r0, lsl #24 │ │ │ │ ldrdlt lr, [r2, -sl]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xa37068 │ │ │ │ + blt 0xa37094 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r6], r8, asr #3 │ │ │ │ svclt 0x0000e7ca │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ @ instruction: 0xf98cf7f2 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0x360c0735 │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - bcs 0x104cf0 │ │ │ │ + bcs 0x104d1c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf115db0c │ │ │ │ - blle 0xabcd6c │ │ │ │ - blle 0xb044f4 │ │ │ │ + blle 0xabcd98 │ │ │ │ + blle 0xb04520 │ │ │ │ stcle 13, cr2, [sp, #-124]! @ 0xffffff84 │ │ │ │ @ instruction: 0xb11a4694 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0xfe32920c │ │ │ │ - b 0x179928 │ │ │ │ - b 0xfe179954 │ │ │ │ + b 0xfe329238 │ │ │ │ + b 0x179954 │ │ │ │ + b 0xfe179980 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ ldrdlt sp, [r3, -r7]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r4, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r4], r0, lsl #4 │ │ │ │ @ instruction: 0xf1c5e7de │ │ │ │ - blx 0x97c14c │ │ │ │ + blx 0x97c178 │ │ │ │ @ instruction: 0xf04ff20c │ │ │ │ ldrb r0, [r7, r0, lsl #24] │ │ │ │ stc2 10, cr15, [r5], {2} @ │ │ │ │ @ instruction: 0xf805fa2c │ │ │ │ bicle r4, sp, r2, asr #10 │ │ │ │ @ instruction: 0xf04f4662 │ │ │ │ strb r0, [sp, r0, lsl #24] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec50370 │ │ │ │ + bl 0xfec5039c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ @ instruction: 0xf92ef7f2 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ @@ -238482,49 +238491,49 @@ │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, ip, #79 @ 0x4f │ │ │ │ @ instruction: 0xf113d012 │ │ │ │ @ instruction: 0xf1020f08 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf892dbec │ │ │ │ - blcs 0x1311cc │ │ │ │ - blx 0xcafd58 │ │ │ │ + blcs 0x1311f8 │ │ │ │ + blx 0xcafd84 │ │ │ │ @ instruction: 0xf00efe05 │ │ │ │ - bl 0x3fc1dc │ │ │ │ + bl 0x3fc208 │ │ │ │ ubfx r0, lr, #24, #2 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmiblt r0, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f243e7 │ │ │ │ cdpne 8, 11, cr15, cr1, cr13, {7} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ stccs 0, cr14, [pc], {22} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a9180 │ │ │ │ + blx 0x1a91ac │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642ab │ │ │ │ - b 0xc012fc │ │ │ │ - b 0x47c240 │ │ │ │ - b 0x13fca44 │ │ │ │ + b 0xc01328 │ │ │ │ + b 0x47c26c │ │ │ │ + b 0x13fca70 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r0, r0 │ │ │ │ svceq 0x0010f114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffa7ca54 │ │ │ │ + blle 0xffa7ca80 │ │ │ │ stccs 8, cr8, [r0], {26} │ │ │ │ ldrsbtmi sp, [sl], #173 @ 0xad │ │ │ │ cdpeq 0, 0, cr15, cr1, cr2, {0} │ │ │ │ vnmlseq.f64 d30, d2, d14 │ │ │ │ @ instruction: 0x4640e7dd │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt ip!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -238533,23 +238542,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461e │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf8aaf7f2 │ │ │ │ svcne 0x0029b273 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ bicsmi r3, lr, #12, 8 @ 0xc000000 │ │ │ │ svceq 0x0020f113 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x33c2b0 │ │ │ │ + blle 0x33c2dc │ │ │ │ ldrdcs pc, [r0], -lr │ │ │ │ - blle 0x783eb8 │ │ │ │ + blle 0x783ee4 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {2} @ │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r4, #-15]! │ │ │ │ andeq lr, r8, #140, 20 @ 0x8c000 │ │ │ │ @@ -238560,15 +238569,15 @@ │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ ldrshtmi fp, [r2], #141 @ 0x8d │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ mrrceq 11, 0, lr, r2, cr12 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec50504 │ │ │ │ + bl 0xfec50530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ @ instruction: 0xf864f7f2 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ @@ -238583,76 +238592,76 @@ │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, ip, #79 @ 0x4f │ │ │ │ @ instruction: 0xf113d012 │ │ │ │ @ instruction: 0xf1020f07 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf992dbec │ │ │ │ - blcs 0x131360 │ │ │ │ - blx 0x14afeec │ │ │ │ + blcs 0x13138c │ │ │ │ + blx 0x14aff18 │ │ │ │ @ instruction: 0xf00efe05 │ │ │ │ - bl 0x3fc370 │ │ │ │ + bl 0x3fc39c │ │ │ │ strb r0, [r1, lr, ror #24]! │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt r6!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f243e7 │ │ │ │ cdpne 8, 11, cr15, cr1, cr3, {1} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ stccs 0, cr14, [pc], {22} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a9314 │ │ │ │ + blx 0x1a9340 │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xc01490 │ │ │ │ - b 0x47c3d4 │ │ │ │ - b 0x13fcbd8 │ │ │ │ + b 0xc014bc │ │ │ │ + b 0x47c400 │ │ │ │ + b 0x13fcc04 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r1, r0 │ │ │ │ svceq 0x000ff114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffa7cbe8 │ │ │ │ + blle 0xffa7cc14 │ │ │ │ @ instruction: 0x2000f9b3 │ │ │ │ - ble 0xff8043f0 │ │ │ │ + ble 0xff80441c │ │ │ │ @ instruction: 0xf002413a │ │ │ │ - bl 0x47cbfc │ │ │ │ + bl 0x47cc28 │ │ │ │ ldrb r0, [ip, r2, ror #28] │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ svclt 0x0000b871 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xffdef7f1 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf114350c │ │ │ │ @ instruction: 0xf1030f1f │ │ │ │ svclt 0x00b80304 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ stccs 3, cr4, [r0], {231} @ 0xe7 │ │ │ │ @ instruction: 0x2c1fdb1b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1a93b4 │ │ │ │ + blx 0x1a93e0 │ │ │ │ @ instruction: 0xf851fc04 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -238671,18 +238680,18 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xff98f7f1 │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ @ instruction: 0x26003710 │ │ │ │ @ instruction: 0xf1153201 │ │ │ │ - blle 0xafd0e0 │ │ │ │ + blle 0xafd10c │ │ │ │ stccs 8, cr7, [r0, #-76] @ 0xffffffb4 │ │ │ │ vstrcs d13, [r7, #-172] @ 0xffffff54 │ │ │ │ - blx 0x1f059c │ │ │ │ + blx 0x1f05c8 │ │ │ │ @ instruction: 0xf1befe05 │ │ │ │ svclt 0x009c0fff │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf000d904 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ @ instruction: 0x469c0eff │ │ │ │ @@ -238695,64 +238704,64 @@ │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @ instruction: 0xf04fbfeb │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ strbtmi r0, [r6], r1, lsl #6 │ │ │ │ - blx 0x9f34b0 │ │ │ │ + blx 0x9f34dc │ │ │ │ @ instruction: 0xf04ff908 │ │ │ │ @ instruction: 0xf0090c00 │ │ │ │ @ instruction: 0xf0000e01 │ │ │ │ - bl 0x47a134 │ │ │ │ + bl 0x47a160 │ │ │ │ @ instruction: 0xe7d90e59 │ │ │ │ bicsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ strbtmi r0, [r6], r1, lsl #6 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xff40f7f1 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {3} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ - b 0x1cc2974 │ │ │ │ + b 0x1cc29a0 │ │ │ │ eor r0, r6, r2, lsl #16 │ │ │ │ @ instruction: 0xa000f8b3 │ │ │ │ - blle 0xb83d80 │ │ │ │ + blle 0xb83dac │ │ │ │ @ instruction: 0xdc312a0f │ │ │ │ vseleq.f32 s30, s4, s20 │ │ │ │ svccc 0x0080f5be │ │ │ │ @ instruction: 0x46f1bf3c │ │ │ │ - beq 0x1356d0 │ │ │ │ + beq 0x1356fc │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - blx 0x18d7d9c │ │ │ │ + blx 0x18d7dc8 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x126d1b0 │ │ │ │ + b 0x126d1dc │ │ │ │ vabal.u8 q8, d0, d10 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ vmlaeq.f32 s28, s28, s18 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ movwcc sp, #8213 @ 0x2015 │ │ │ │ svceq 0x0010f112 │ │ │ │ @ instruction: 0xf04fdad4 │ │ │ │ ldrbmi r0, [r1], r0, lsl #20 │ │ │ │ - blx 0xbb3564 │ │ │ │ + blx 0xbb3590 │ │ │ │ @ instruction: 0xf04ffe08 │ │ │ │ @ instruction: 0xf00e0a00 │ │ │ │ - bl 0x3fc5e8 │ │ │ │ + bl 0x3fc614 │ │ │ │ @ instruction: 0xe7da095e │ │ │ │ @ instruction: 0xf1ba46d1 │ │ │ │ bicsle r0, r2, r0, lsl #30 │ │ │ │ ldrdlt lr, [r5, -r5]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @@ -238763,30 +238772,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ mrc2 7, 6, pc, cr14, cr1, {7} │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x0020f113 │ │ │ │ @ instruction: 0xf8dedb2d │ │ │ │ - blcs 0x10164c │ │ │ │ - blcs 0x8f0304 │ │ │ │ - blx 0x1b0724 │ │ │ │ - blx 0xc38664 │ │ │ │ + blcs 0x101678 │ │ │ │ + blcs 0x8f0330 │ │ │ │ + blx 0x1b0750 │ │ │ │ + blx 0xc38690 │ │ │ │ strbmi pc, [sl, #-2307] @ 0xfffff6fd @ │ │ │ │ @ instruction: 0xf000d032 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x1246264 │ │ │ │ - blx 0x18baa9c │ │ │ │ + b 0x1246290 │ │ │ │ + blx 0x18baac8 │ │ │ │ ldrbmi pc, [r6, #-3200]! @ 0xfffff380 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, ip, r7, asr r8 @ │ │ │ │ svcgt 0x0004f851 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ andeq lr, r9, #8192 @ 0x2000 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ @@ -238794,46 +238803,46 @@ │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @ instruction: 0xf04fbf23 │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ - blx 0x9b3620 │ │ │ │ + blx 0x9b364c │ │ │ │ @ instruction: 0xf04ff208 │ │ │ │ @ instruction: 0xf0020c00 │ │ │ │ - bl 0x33babc │ │ │ │ + bl 0x33bae8 │ │ │ │ @ instruction: 0xe7d40252 │ │ │ │ - bcs 0x10b110 │ │ │ │ + bcs 0x10b13c │ │ │ │ ldrb sp, [r0, sp, asr #3] │ │ │ │ @ instruction: 0xf04f4662 │ │ │ │ strb r0, [ip, r0, lsl #24] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ mrc2 7, 3, pc, cr12, cr1, {7} │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ @ instruction: 0xf1062700 │ │ │ │ - b 0x1cbab38 │ │ │ │ + b 0x1cbab64 │ │ │ │ andcc r0, r1, #14680064 @ 0xe00000 │ │ │ │ svceq 0x0007f11e │ │ │ │ @ instruction: 0xf992db30 │ │ │ │ @ instruction: 0xf1be3000 │ │ │ │ - blle 0xd3d30c │ │ │ │ + blle 0xd3d338 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1f07f4 │ │ │ │ - blx 0x14f8750 │ │ │ │ + blx 0x1f0820 │ │ │ │ + blx 0x14f877c │ │ │ │ strbmi pc, [r4, #2188] @ 0x88c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ced748 │ │ │ │ + b 0x1ced774 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ teqmi fp, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ @@ -238847,30 +238856,30 @@ │ │ │ │ mcrlt 7, 6, pc, cr2, cr1, {7} @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ strb r4, [r3, r3, ror #12]! │ │ │ │ @ instruction: 0xf806fa43 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ - bl 0x402380 │ │ │ │ + bl 0x4023ac │ │ │ │ ldrb r0, [r9, r8, ror #24] │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ ldrb r0, [r3, r1, lsl #8] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr8, cr1, {7} │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ eor r3, r4, lr, lsl #12 │ │ │ │ ldcle 13, cr2, [r7], #-60 @ 0xffffffc4 │ │ │ │ vseleq.f32 s30, s10, s4 │ │ │ │ stc2 10, cr15, [lr], {15} @ │ │ │ │ svclt 0x000845e6 │ │ │ │ andle r2, r5, r0, lsl #4 │ │ │ │ @@ -238887,22 +238896,22 @@ │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf115d018 │ │ │ │ @ instruction: 0xf1030f0f │ │ │ │ svclt 0x00bc0302 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blle 0xff94b1e8 │ │ │ │ + blle 0xff94b214 │ │ │ │ @ instruction: 0x2000f9b3 │ │ │ │ - ble 0xff444c28 │ │ │ │ + ble 0xff444c54 │ │ │ │ stc2 10, cr15, [r8], {66} @ 0x42 @ │ │ │ │ @ instruction: 0xf00c2200 │ │ │ │ - bl 0x47d038 │ │ │ │ + bl 0x47d064 │ │ │ │ ldrb r0, [r5, ip, ror #28] │ │ │ │ - bcs 0x10b294 │ │ │ │ + bcs 0x10b2c0 │ │ │ │ ldrb sp, [r1, ip, asr #3] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @@ -238912,54 +238921,54 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ ldc2 7, cr15, [r4, #964]! @ 0x3c4 │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svceq 0x001ff113 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8dedb15 │ │ │ │ - blcs 0x1018a4 │ │ │ │ - blcs 0x8f0568 │ │ │ │ - blx 0x1b098c │ │ │ │ - blx 0x14388bc │ │ │ │ + blcs 0x1018d0 │ │ │ │ + blcs 0x8f0594 │ │ │ │ + blx 0x1b09b8 │ │ │ │ + blx 0x14388e8 │ │ │ │ strbmi pc, [r2, #-2051] @ 0xfffff7fd @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ - b 0x1ced8d8 │ │ │ │ + b 0x1ced904 │ │ │ │ @ instruction: 0xf0000c02 │ │ │ │ - b 0x14ba0c8 │ │ │ │ + b 0x14ba0f4 │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ @ instruction: 0x432a8f04 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ - b 0xfe30aeb0 │ │ │ │ - blx 0x18ba10c │ │ │ │ + b 0xfe30aedc │ │ │ │ + blx 0x18ba138 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0x1a99d8 │ │ │ │ - b 0xfe17a11c │ │ │ │ + b 0x1a9a04 │ │ │ │ + b 0xfe17a148 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ smlawtlt r5, ip, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [r0, #964]! @ 0x3c4 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf808fa42 │ │ │ │ @ instruction: 0xf0082200 │ │ │ │ - bl 0x3fc91c │ │ │ │ + bl 0x3fc948 │ │ │ │ ldrb r0, [r6, r8, ror #24] │ │ │ │ - bcs 0x10b370 │ │ │ │ + bcs 0x10b39c │ │ │ │ ldrb sp, [r2, fp, asr #3] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r5, lsl #1 │ │ │ │ rsbsle r2, lr, r8, lsl #22 │ │ │ │ @@ -238969,125 +238978,125 @@ │ │ │ │ strdls r3, [r1, -pc] │ │ │ │ stc2l 7, cr15, [r8, #-964] @ 0xfffffc3c │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ @ instruction: 0xf04f9a02 │ │ │ │ @ instruction: 0xf1033901 │ │ │ │ @ instruction: 0xf1030638 │ │ │ │ @ instruction: 0xf1c60518 │ │ │ │ - blx 0x18bc9e8 │ │ │ │ - blx 0xa37b88 │ │ │ │ + blx 0x18bca14 │ │ │ │ + blx 0xa37bb4 │ │ │ │ vaddl.u8 , d7, d6 │ │ │ │ - blx 0x2035b0 │ │ │ │ - blx 0xa389a8 │ │ │ │ - b 0x1136d90 │ │ │ │ + blx 0x2035dc │ │ │ │ + blx 0xa389d4 │ │ │ │ + b 0x1136dbc │ │ │ │ @ instruction: 0x4328000c │ │ │ │ ldmib r2, {r2, r4, r5, r6, r7, lr}^ │ │ │ │ - blx 0xa92d88 │ │ │ │ + blx 0xa92db4 │ │ │ │ @ instruction: 0xf1c3fc03 │ │ │ │ - blx 0xa3b210 │ │ │ │ - blx 0x2791a0 │ │ │ │ - b 0x14371b0 │ │ │ │ + blx 0xa3b23c │ │ │ │ + blx 0x2791cc │ │ │ │ + b 0x14371dc │ │ │ │ @ instruction: 0xf1a30c06 │ │ │ │ - blx 0xa3b220 │ │ │ │ + blx 0xa3b24c │ │ │ │ vmax.s8 d31, d3, d6 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ - b 0x13fae80 │ │ │ │ - blx 0x33c9ca │ │ │ │ - blx 0x3771b6 │ │ │ │ - blx 0xfe9129ca │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ + b 0x13faeac │ │ │ │ + blx 0x33c9f6 │ │ │ │ + blx 0x3771e2 │ │ │ │ + blx 0xfe9129f6 │ │ │ │ stmdbls r1, {r0, r3, ip} │ │ │ │ eorsls pc, r8, r5, asr r8 @ │ │ │ │ - beq 0x1345d4 │ │ │ │ + beq 0x134600 │ │ │ │ sbceq lr, r8, r5, lsl #22 │ │ │ │ @ instruction: 0xf8d0680c │ │ │ │ stmdavs r8, {r2, pc} │ │ │ │ andeq lr, r0, ip, lsl #21 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - b 0x109a9c │ │ │ │ + b 0x109ac8 │ │ │ │ rsbmi r0, r0, r9 │ │ │ │ - b 0xfe491a04 │ │ │ │ + b 0xfe491a30 │ │ │ │ @ instruction: 0xf1c3000c │ │ │ │ - b 0xfd26c │ │ │ │ - b 0xf9a18 │ │ │ │ - b 0xfe0f9a14 │ │ │ │ + b 0xfd298 │ │ │ │ + b 0xf9a44 │ │ │ │ + b 0xfe0f9a40 │ │ │ │ subvs r0, r8, ip │ │ │ │ stceq 1, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ ldrdcs lr, [r2], -r2 │ │ │ │ vseleq.f32 s30, s28, s0 │ │ │ │ - blx 0x909d70 │ │ │ │ - b 0x11b8a3c │ │ │ │ - blx 0x8fa248 │ │ │ │ - bl 0x276620 │ │ │ │ + blx 0x909d9c │ │ │ │ + b 0x11b8a68 │ │ │ │ + blx 0x8fa274 │ │ │ │ + bl 0x27664c │ │ │ │ @ instruction: 0xf85500c7 │ │ │ │ - b 0x1195af8 │ │ │ │ + b 0x1195b24 │ │ │ │ stmvs sp, {r2, r3, r9} │ │ │ │ rsbmi r6, sl, r0, asr #16 │ │ │ │ eorsmi r4, sl, r2, lsr r0 │ │ │ │ addvs r4, sl, sl, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ subsmi r4, r3, r3 │ │ │ │ ldrbmi r6, [r8], -fp, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f14ff0 │ │ │ │ @ instruction: 0xf64bbd51 │ │ │ │ - vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmla.f d18, d0, d0[2] │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmla.i d18, d0, d0[1] │ │ │ │ - blmi 0x179b14 │ │ │ │ + vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ + blmi 0x179b40 │ │ │ │ subseq pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe3b6090 │ │ │ │ - eorseq r2, r5, ip, asr #25 │ │ │ │ + blx 0xfe4360bc │ │ │ │ + ldrshteq r2, [r5], -ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0xf0002b10 │ │ │ │ - blcs 0x4d9cac │ │ │ │ + blcs 0x4d9cd8 │ │ │ │ addhi pc, lr, r0, lsl #4 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xf9a8c @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xf9ab8 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f8d30 │ │ │ │ - bls 0x14b2ac │ │ │ │ + blls 0x1f8d5c │ │ │ │ + bls 0x14b2d8 │ │ │ │ ldreq pc, [r0, -r3, lsl #2]! │ │ │ │ andseq pc, r0, r3, lsl #2 │ │ │ │ stceq 1, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ @ instruction: 0xf607fa24 │ │ │ │ stc2 10, cr15, [ip], {4} @ │ │ │ │ @ instruction: 0xf000fa24 │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ rscsmi r4, ip, r6, lsl #6 │ │ │ │ rsclt r6, pc, #80, 16 @ 0x500000 │ │ │ │ vmlsmi.f32 s28, s8, s30 │ │ │ │ @ instruction: 0x4c06ea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ vnmlami.f32 s28, s12, s28 │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ - strcs pc, [pc, #-965] @ 0xf970f │ │ │ │ + strcs pc, [pc, #-965] @ 0xf973b │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ - blx 0x113b54 │ │ │ │ + blx 0x113b80 │ │ │ │ sbcsmi pc, ip, r6, lsl #12 │ │ │ │ @ instruction: 0xf1a34334 │ │ │ │ - blx 0x8fb390 │ │ │ │ + blx 0x8fb3bc │ │ │ │ teqpmi r4, #6291456 @ p-variant is OBSOLETE @ 0x600000 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - bl 0x289e80 │ │ │ │ + bl 0x289eac │ │ │ │ @ instruction: 0xf85601c7 │ │ │ │ @ instruction: 0xf8d17037 │ │ │ │ stmdbls r2, {r2, ip, pc} │ │ │ │ stmdavs pc, {r0, r8, r9, sl, ip, pc} @ │ │ │ │ svcls 0x0001407c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ stmdavs pc, {r2, r3, r4, r5, lr} @ │ │ │ │ @@ -239096,607 +239105,607 @@ │ │ │ │ rsbmi r0, r0, r0, lsr #14 │ │ │ │ andeq lr, lr, r0, lsl #20 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ subvs r4, r8, r0, rrx │ │ │ │ strteq pc, [r0], #-419 @ 0xfffffe5d │ │ │ │ ldrdcs lr, [r2], -r2 │ │ │ │ @ instruction: 0xf707fa00 │ │ │ │ - blx 0x909ecc │ │ │ │ + blx 0x909ef8 │ │ │ │ teqpmi sl, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmvs ip, {r1, r5, r8, r9, lr} │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ sbceq lr, r5, r6, lsl #22 │ │ │ │ @ instruction: 0xf8564062 │ │ │ │ - b 0x18dc50 │ │ │ │ + b 0x18dc7c │ │ │ │ eormi r0, sl, ip, lsl #4 │ │ │ │ rsbmi r6, r2, r0, asr #16 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ - b 0x1c9cd8 │ │ │ │ + b 0x1c9d04 │ │ │ │ andmi r0, r3, lr, lsl #6 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ - tstpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscs pc, r4, fp, asr #12 │ │ │ │ + addcs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c025e │ │ │ │ - svclt 0x0000f9dd │ │ │ │ - eorseq r2, r5, r0, ror #25 │ │ │ │ + svclt 0x0000f9df │ │ │ │ + eorseq r2, r5, r0, lsl sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r5, lsl #1 │ │ │ │ rsbsle r2, r3, r0, lsr #22 │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf7f19101 │ │ │ │ - bls 0x1b8bdc │ │ │ │ - blls 0x1cb408 │ │ │ │ + bls 0x1b8c08 │ │ │ │ + blls 0x1cb434 │ │ │ │ @ instruction: 0xf887fa5f │ │ │ │ ldmib r2, {r0, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1c30500 │ │ │ │ @ instruction: 0xf1030620 │ │ │ │ @ instruction: 0xf1c30420 │ │ │ │ @ instruction: 0xf3c70900 │ │ │ │ - blx 0x903844 │ │ │ │ + blx 0x903870 │ │ │ │ @ instruction: 0xf04ffc03 │ │ │ │ - blx 0x24600c │ │ │ │ - b 0x143742c │ │ │ │ + blx 0x246038 │ │ │ │ + b 0x1437458 │ │ │ │ @ instruction: 0xf1a30c06 │ │ │ │ - blx 0xa3b49c │ │ │ │ - blx 0x13942c │ │ │ │ - blx 0xa78048 │ │ │ │ - blx 0x937440 │ │ │ │ - b 0x143703c │ │ │ │ - blx 0x8fcc48 │ │ │ │ - b 0x1276c44 │ │ │ │ + blx 0xa3b4c8 │ │ │ │ + blx 0x139458 │ │ │ │ + blx 0xa78074 │ │ │ │ + blx 0x93746c │ │ │ │ + b 0x1437068 │ │ │ │ + blx 0x8fcc74 │ │ │ │ + b 0x1276c70 │ │ │ │ sbcsmi r0, r8, r9, lsl #10 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - bl 0x28a858 │ │ │ │ - bl 0x1f9f68 │ │ │ │ + bl 0x28a884 │ │ │ │ + bl 0x1f9f94 │ │ │ │ stmdavs ip, {r0, r2, r9, fp} │ │ │ │ eorsls pc, r8, r6, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r0 │ │ │ │ - b 0xfe413c78 │ │ │ │ + b 0xfe413ca4 │ │ │ │ @ instruction: 0xf8d10000 │ │ │ │ eormi ip, r8, r4 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ andvs r4, r8, r0, rrx │ │ │ │ andeq lr, ip, lr, lsl #21 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, sl, r0, lsl #20 │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ @ instruction: 0xf1a36048 │ │ │ │ ldmib r2, {r5, sl, fp}^ │ │ │ │ - blx 0x101c90 │ │ │ │ + blx 0x101cbc │ │ │ │ sbcsmi pc, sl, lr, lsl #28 │ │ │ │ stc2 10, cr15, [ip], {32} @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ sbceq lr, r7, r6, lsl #22 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmdavs r0, {r1, r2, r3, r7, fp, sp, lr}^ │ │ │ │ eormi r4, sl, r2, ror r0 │ │ │ │ rsbsmi r4, r2, sl, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ - b 0x1c9e04 │ │ │ │ + b 0x1c9e30 │ │ │ │ andmi r0, r3, sl, lsl #6 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ andlt r4, r5, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [lr], {241} @ 0xf1 │ │ │ │ - tstpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcs pc, r4, fp, asr #12 │ │ │ │ + addscs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c025f │ │ │ │ - svclt 0x0000f947 │ │ │ │ - ldrshteq r2, [r5], -r4 │ │ │ │ + svclt 0x0000f949 │ │ │ │ + eorseq r2, r5, r4, lsr #26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ rsbsle r2, r6, r8, lsl #22 │ │ │ │ ldmdale sl!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f8aac │ │ │ │ + blls 0x1f8ad8 │ │ │ │ strcc pc, [r1, -pc, asr #32] │ │ │ │ @ instruction: 0xf1039a01 │ │ │ │ @ instruction: 0xf1c40438 │ │ │ │ - blx 0xa7b1a8 │ │ │ │ - blx 0x2b6d3c │ │ │ │ + blx 0xa7b1d4 │ │ │ │ + blx 0x2b6d68 │ │ │ │ msrmi CPSR_fs, #20971520 @ 0x1400000 │ │ │ │ ldreq pc, [r8, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf505fa26 │ │ │ │ strcs pc, [pc], -r0, asr #7 │ │ │ │ addsmi r4, ip, ip, lsr #6 │ │ │ │ cdpeq 0, 15, cr15, cr15, cr4, {0} │ │ │ │ strmi lr, [r0, #-2514] @ 0xfffff62e │ │ │ │ @ instruction: 0xf80efb07 │ │ │ │ str pc, [r7, -lr, lsr #23] │ │ │ │ stc2 10, cr15, [r3], {5} @ │ │ │ │ @ instruction: 0xf1a3b2c5 │ │ │ │ - bl 0x2f9ddc │ │ │ │ - blx 0x1fd57c │ │ │ │ - b 0x1435d64 │ │ │ │ + bl 0x2f9e08 │ │ │ │ + blx 0x1fd5a8 │ │ │ │ + b 0x1435d90 │ │ │ │ @ instruction: 0xf1c30c00 │ │ │ │ - blx 0x9f9dec │ │ │ │ - b 0x1435d70 │ │ │ │ - blx 0x1fcd74 │ │ │ │ + blx 0x9f9e18 │ │ │ │ + b 0x1435d9c │ │ │ │ + blx 0x1fcda0 │ │ │ │ vhadd.s8 d31, d3, d3 │ │ │ │ - @ instruction: 0xf2c014b8 │ │ │ │ - bl 0x1fae54 │ │ │ │ + vmls.i d17, d16, d0[6] │ │ │ │ + bl 0x1fae80 │ │ │ │ @ instruction: 0xf85401c5 │ │ │ │ stmdavs r9, {r0, r2, r4, r5, ip, lr}^ │ │ │ │ stmdbls r2, {r0, r8, ip, pc} │ │ │ │ rsbsmi r6, r8, pc, lsl #16 │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ stcls 0, cr4, [r1, #-160] @ 0xffffff60 │ │ │ │ stmdavs pc, {r3, r4, r5, r6, lr}^ @ │ │ │ │ - b 0xfe411dc0 │ │ │ │ + b 0xfe411dec │ │ │ │ @ instruction: 0xf1a30007 │ │ │ │ - b 0xfce28 │ │ │ │ + b 0xfce54 │ │ │ │ eormi r0, r8, lr │ │ │ │ subvs r4, r8, r8, ror r0 │ │ │ │ streq pc, [r0, -r3, asr #3]! │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ - blx 0x90a028 │ │ │ │ - b 0x11b79e0 │ │ │ │ - blx 0xfa5f8 │ │ │ │ - bl 0x2369d8 │ │ │ │ + blx 0x90a054 │ │ │ │ + b 0x11b7a0c │ │ │ │ + blx 0xfa624 │ │ │ │ + bl 0x236a04 │ │ │ │ @ instruction: 0xf85400c6 │ │ │ │ teqmi sl, #54 @ 0x36 │ │ │ │ stmdavs r0, {r2, r3, r7, fp, sp, lr}^ │ │ │ │ - b 0x1c9f68 │ │ │ │ + b 0x1c9f94 │ │ │ │ eorsmi r0, r3, r8, lsl #6 │ │ │ │ addvs r4, fp, r3, rrx │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ subsmi r4, sl, r2 │ │ │ │ strbmi r6, [r8], -sl, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f143f0 │ │ │ │ @ instruction: 0xf64bbb75 │ │ │ │ - vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmla.f d18, d0, d0[2] │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmla.i d18, d0, d0[1] │ │ │ │ - blmi 0x179ecc │ │ │ │ + vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ + blmi 0x179ef8 │ │ │ │ andvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8aef18c │ │ │ │ - eorseq r2, r5, r8, lsl #26 │ │ │ │ + @ instruction: 0xf8b0f18c │ │ │ │ + eorseq r2, r5, r8, lsr sp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0xf0002b10 │ │ │ │ - blcs 0x4da074 │ │ │ │ + blcs 0x4da0a0 │ │ │ │ addshi pc, r2, r0, lsl #4 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xf9e93 @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xf9ebf @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f8978 │ │ │ │ - bls 0x16696c │ │ │ │ + blls 0x1f89a4 │ │ │ │ + bls 0x166998 │ │ │ │ ldceq 1, cr15, [r0], #-12 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ vst1.8 {d15-d16}, [r4], r5 │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ ldreq pc, [r0], #-259 @ 0xfffffefd │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r5 │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ ldmib r2, {sl, sp}^ │ │ │ │ - blx 0x413278 │ │ │ │ - blx 0x278e88 │ │ │ │ - blx 0x8f968c │ │ │ │ - b 0x14f74b4 │ │ │ │ - bl 0x80ceb8 │ │ │ │ + blx 0x4132a4 │ │ │ │ + blx 0x278eb4 │ │ │ │ + blx 0x8f96b8 │ │ │ │ + b 0x14f74e0 │ │ │ │ + bl 0x80cee4 │ │ │ │ @ instruction: 0xf1440c05 │ │ │ │ strteq r0, [r4], #-1024 @ 0xfffffc00 │ │ │ │ ldrmi lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c05eb1c │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - b 0x11faf34 │ │ │ │ - b 0x14caf18 │ │ │ │ - bl 0x80cedc │ │ │ │ + b 0x11faf60 │ │ │ │ + b 0x14caf44 │ │ │ │ + bl 0x80cf08 │ │ │ │ vmull.u8 q8, d0, d5 │ │ │ │ @ instruction: 0xf1a3250f │ │ │ │ @ instruction: 0xf1440020 │ │ │ │ - blx 0x27aebc │ │ │ │ - b 0x14b5ec0 │ │ │ │ + blx 0x27aee8 │ │ │ │ + b 0x14b5eec │ │ │ │ @ instruction: 0xf1c30e00 │ │ │ │ - blx 0xa79f48 │ │ │ │ - b 0x14b5ecc │ │ │ │ - blx 0x27d6d0 │ │ │ │ + blx 0xa79f74 │ │ │ │ + b 0x14b5ef8 │ │ │ │ + blx 0x27d6fc │ │ │ │ vhadd.s8 d31, d3, d3 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ - bl 0x27b7b0 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ + bl 0x27b7dc │ │ │ │ @ instruction: 0xf85601c7 │ │ │ │ @ instruction: 0xf8d17037 │ │ │ │ stmdbls r2, {r2, ip, pc} │ │ │ │ stmdavs pc, {r0, r8, r9, sl, ip, pc} @ │ │ │ │ svcls 0x00014078 │ │ │ │ andeq lr, ip, r0, lsl #20 │ │ │ │ stmdavs pc, {r3, r4, r5, lr} @ │ │ │ │ andvs r4, r8, r8, ror r0 │ │ │ │ @ instruction: 0xf1a36848 │ │ │ │ - b 0xfe47bb84 │ │ │ │ - b 0x47d708 │ │ │ │ - b 0x47d71c │ │ │ │ - b 0xfe47d734 │ │ │ │ + b 0xfe47bbb0 │ │ │ │ + b 0x47d734 │ │ │ │ + b 0x47d748 │ │ │ │ + b 0xfe47d760 │ │ │ │ subvs r0, r8, r0 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xf707fa00 │ │ │ │ - blx 0x90a18c │ │ │ │ + blx 0x90a1b8 │ │ │ │ teqpmi sl, #14, 28 @ p-variant is OBSOLETE @ 0xe0 │ │ │ │ vpmax.u8 d15, d3, d0 │ │ │ │ sbceq lr, r5, r6, lsl #22 │ │ │ │ eorsvs pc, r5, r6, asr r8 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stmdavs r0, {r0, r2, r3, r7, fp, sp, lr}^ │ │ │ │ - b 0x1ca0ec │ │ │ │ + b 0x1ca118 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ addvs r4, fp, fp, rrx │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andmi r4, r2, r2, lsr #32 │ │ │ │ sbcvs r4, sl, sl, asr r0 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xff237f24 │ │ │ │ - tstpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blt 0xff237f50 │ │ │ │ + cmppcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscs pc, r4, fp, asr #12 │ │ │ │ + addcs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0261 │ │ │ │ - svclt 0x0000fffd │ │ │ │ - eorseq r2, r5, ip, lsl sp │ │ │ │ + svclt 0x0000ffff │ │ │ │ + eorseq r2, r5, ip, asr #26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ rsble r2, sl, r0, lsr #22 │ │ │ │ stmdale lr!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf7f19101 │ │ │ │ - bls 0x1b881c │ │ │ │ + bls 0x1b8848 │ │ │ │ ldmib r2, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1034500 │ │ │ │ subsmi r0, lr, #32, 28 @ 0x200 │ │ │ │ stc2 10, cr15, [r3], {5} @ │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xfa00b @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xfa037 @ │ │ │ │ @ instruction: 0xf606fa05 │ │ │ │ vseleq.f32 s30, s28, s11 │ │ │ │ vmlseq.f32 s28, s12, s28 │ │ │ │ sbclt r4, r6, #221 @ 0xdd │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ - strcs pc, [pc, #-960] @ 0xf9c14 │ │ │ │ + strcs pc, [pc, #-960] @ 0xf9c40 │ │ │ │ eoreq pc, r0, r3, lsr #3 │ │ │ │ vseleq.f32 s30, s6, s28 │ │ │ │ @ instruction: 0xf000fa04 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ eoreq pc, r0, r3, asr #3 │ │ │ │ @ instruction: 0xf000fa24 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ @ instruction: 0xf003fa04 │ │ │ │ - ldrtne pc, [r8], #579 @ 0x243 @ │ │ │ │ + strbtne pc, [r8], #579 @ 0x243 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ biceq lr, r6, r4, lsl #22 │ │ │ │ eorsls pc, r6, r4, asr r8 @ │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, fp, sp, lr} │ │ │ │ rsbsmi r6, r0, lr, lsl #16 │ │ │ │ andeq lr, lr, r0, lsl #20 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ stmdavs lr, {r4, r5, r6, lr}^ │ │ │ │ - b 0xfe41203c │ │ │ │ + b 0xfe412068 │ │ │ │ @ instruction: 0xf1c30006 │ │ │ │ - b 0xfd0a4 │ │ │ │ + b 0xfd0d0 │ │ │ │ eorsmi r0, r8, lr │ │ │ │ subvs r4, r8, r0, ror r0 │ │ │ │ strteq pc, [r0], -r3, lsr #3 │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xf606fa00 │ │ │ │ - blx 0x90a2a4 │ │ │ │ + blx 0x90a2d0 │ │ │ │ teqpmi r2, #12, 24 @ p-variant is OBSOLETE @ 0xc00 │ │ │ │ vpmax.u8 d15, d3, d0 │ │ │ │ sbceq lr, r5, r4, lsl #22 │ │ │ │ eorspl pc, r5, r4, asr r8 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmvs r8, {r2, r6, fp, sp, lr} │ │ │ │ - b 0x1ca164 │ │ │ │ + b 0x1ca190 │ │ │ │ eormi r0, fp, lr, lsl #6 │ │ │ │ addvs r4, fp, r3, asr #32 │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ subsmi r4, sl, r2, lsr #32 │ │ │ │ strbmi r6, [r0], -sl, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f143f0 │ │ │ │ @ instruction: 0xf64bba37 │ │ │ │ - vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmla.f d18, d0, d0[2] │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ - blmi 0x17a148 │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ + blmi 0x17a174 │ │ │ │ rsbeq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff70f18b │ │ │ │ - eorseq r2, r5, r0, lsr sp │ │ │ │ + @ instruction: 0xff72f18b │ │ │ │ + eorseq r2, r5, r0, ror #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec512a0 │ │ │ │ + bl 0xfec512cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf996f7f1 │ │ │ │ - bls 0x160cb8 │ │ │ │ + bls 0x160ce4 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stccc 6, cr4, [r2], {5} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf912b2e8 │ │ │ │ @ instruction: 0xf834c01e │ │ │ │ @ instruction: 0xf10e1f02 │ │ │ │ vmull.p8 q8, d5, d1 │ │ │ │ @ instruction: 0xf1be058f │ │ │ │ @ instruction: 0xf8560f08 │ │ │ │ - blx 0x3fa1a8 │ │ │ │ - b 0x4390f8 │ │ │ │ - b 0x93d0f0 │ │ │ │ - b 0x13fa4f4 │ │ │ │ + blx 0x3fa1d4 │ │ │ │ + b 0x439124 │ │ │ │ + b 0x93d11c │ │ │ │ + b 0x13fa520 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmiblt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbscs pc, r4, fp, asr #12 │ │ │ │ + adccs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0281 │ │ │ │ - svclt 0x0000ff29 │ │ │ │ - eorseq r2, r5, r4, asr #26 │ │ │ │ + svclt 0x0000ff2b │ │ │ │ + eorseq r2, r5, r4, ror sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51330 │ │ │ │ + bl 0xfec5135c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf94ef7f1 │ │ │ │ - bls 0x160d48 │ │ │ │ + bls 0x160d74 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stccc 6, cr4, [r2], {5} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf812b2e8 │ │ │ │ @ instruction: 0xf834c01e │ │ │ │ @ instruction: 0xf10e1f02 │ │ │ │ vmull.p8 q8, d5, d1 │ │ │ │ @ instruction: 0xf1be058f │ │ │ │ @ instruction: 0xf8560f08 │ │ │ │ - blx 0x3fa238 │ │ │ │ - b 0x439188 │ │ │ │ - b 0x93d180 │ │ │ │ - b 0x13fa584 │ │ │ │ + blx 0x3fa264 │ │ │ │ + b 0x4391b4 │ │ │ │ + b 0x93d1ac │ │ │ │ + b 0x13fa5b0 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r8!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbscs pc, r4, fp, asr #12 │ │ │ │ + adccs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0281 │ │ │ │ - svclt 0x0000fee1 │ │ │ │ - eorseq r2, r5, r8, asr sp │ │ │ │ + svclt 0x0000fee3 │ │ │ │ + eorseq r2, r5, r8, lsl #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec513c0 │ │ │ │ + bl 0xfec513ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf906f7f1 │ │ │ │ - bls 0x160dd8 │ │ │ │ + bls 0x160e04 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ svcne 0x00280c00 │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ eorne pc, ip, r2, lsr r9 @ │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ svcvs 0x0004f850 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - strne pc, [pc], #-964 @ 0xfa200 │ │ │ │ + strne pc, [pc], #-964 @ 0xfa22c │ │ │ │ svceq 0x0004f1bc │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ mvnle r6, r1 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbscs pc, r4, fp, asr #12 │ │ │ │ + adccs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0281 │ │ │ │ - svclt 0x0000fe99 │ │ │ │ - eorseq r2, r5, ip, ror #26 │ │ │ │ + svclt 0x0000fe9b │ │ │ │ + mlaseq r5, ip, sp, r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51450 │ │ │ │ + bl 0xfec5147c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8bef7f1 │ │ │ │ - bls 0x160e68 │ │ │ │ + bls 0x160e94 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ svcne 0x00280c00 │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ eorne pc, ip, r2, lsr r8 @ │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ svcvs 0x0004f850 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - strne pc, [pc], #-964 @ 0xfa290 │ │ │ │ + strne pc, [pc], #-964 @ 0xfa2bc │ │ │ │ svceq 0x0004f1bc │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ mvnle r6, r1 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdblt r8, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbscs pc, r4, fp, asr #12 │ │ │ │ + adccs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0281 │ │ │ │ - svclt 0x0000fe51 │ │ │ │ - eorseq r2, r5, r0, lsl #27 │ │ │ │ + svclt 0x0000fe53 │ │ │ │ + ldrhteq r2, [r5], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec514e0 │ │ │ │ + bl 0xfec5150c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ movwls r4, #5654 @ 0x1616 │ │ │ │ @ instruction: 0xf876f7f1 │ │ │ │ - blcs 0x520efc │ │ │ │ + blcs 0x520f28 │ │ │ │ strmi sp, [r4], -r4, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ strcc r4, [lr, #-1584] @ 0xfffff9d0 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf990b2e2 │ │ │ │ @ instruction: 0xf83ec001 │ │ │ │ andcc r1, r2, r2, lsl #30 │ │ │ │ - streq pc, [pc], #964 @ 0xfa31c │ │ │ │ + streq pc, [pc], #964 @ 0xfa348 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {12} @ │ │ │ │ - b 0x40b8fc │ │ │ │ - b 0x93d334 │ │ │ │ - b 0x13fa738 │ │ │ │ + b 0x40b928 │ │ │ │ + b 0x93d360 │ │ │ │ + b 0x13fa764 │ │ │ │ @ instruction: 0xf8ae0c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmlt r2, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbscs pc, r4, fp, asr #12 │ │ │ │ + adccs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0282 │ │ │ │ - svclt 0x0000fe0b │ │ │ │ - mlaseq r5, r4, sp, r2 │ │ │ │ + svclt 0x0000fe0d │ │ │ │ + eorseq r2, r5, r4, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5156c │ │ │ │ + bl 0xfec51598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ movwls r4, #5654 @ 0x1616 │ │ │ │ @ instruction: 0xf830f7f1 │ │ │ │ - blcs 0x520f88 │ │ │ │ + blcs 0x520fb4 │ │ │ │ strmi sp, [r4], -r4, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ strcc r4, [lr, #-1584] @ 0xfffff9d0 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf890b2e2 │ │ │ │ @ instruction: 0xf83ec001 │ │ │ │ andcc r1, r2, r2, lsl #30 │ │ │ │ - streq pc, [pc], #964 @ 0xfa3a8 │ │ │ │ + streq pc, [pc], #964 @ 0xfa3d4 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {12} @ │ │ │ │ - b 0x40b988 │ │ │ │ - b 0x93d3c0 │ │ │ │ - b 0x13fa7c4 │ │ │ │ + b 0x40b9b4 │ │ │ │ + b 0x93d3ec │ │ │ │ + b 0x13fa7f0 │ │ │ │ @ instruction: 0xf8ae0c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmlt ip, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbscs pc, r4, fp, asr #12 │ │ │ │ + adccs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0282 │ │ │ │ - svclt 0x0000fdc5 │ │ │ │ - eorseq r2, r5, r8, lsr #27 │ │ │ │ + svclt 0x0000fdc7 │ │ │ │ + ldrsbteq r2, [r5], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec515f8 │ │ │ │ + bl 0xfec51624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ @ instruction: 0xffeaf7f0 │ │ │ │ - blcs 0x521014 │ │ │ │ + blcs 0x521040 │ │ │ │ strtmi sp, [sl], -r2, lsr #16 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf9b2340c │ │ │ │ - blx 0x18be430 │ │ │ │ + blx 0x18be45c │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ andcc r6, r4, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0x40714099 │ │ │ │ - b 0x14b9d0 │ │ │ │ - b 0xfe13a87c │ │ │ │ + b 0x14b9fc │ │ │ │ + b 0xfe13a8a8 │ │ │ │ @ instruction: 0xf8cc0106 │ │ │ │ mvnle r1, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r8, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbscs pc, r4, fp, asr #12 │ │ │ │ + adccs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0282 │ │ │ │ - svclt 0x0000fd81 │ │ │ │ - ldrhteq r2, [r5], -ip │ │ │ │ + svclt 0x0000fd83 │ │ │ │ + eorseq r2, r5, ip, ror #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51680 │ │ │ │ + bl 0xfec516ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ @ instruction: 0xffa6f7f0 │ │ │ │ - blcs 0x52109c │ │ │ │ + blcs 0x5210c8 │ │ │ │ strtmi sp, [sl], -r1, lsr #16 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldmdahi r1, {r2, r3, sl, ip, sp}^ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcvs 0x0004f85c │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ addsmi lr, r9, lr, lsr r0 │ │ │ │ @@ -239704,107 +239713,107 @@ │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f140f0 │ │ │ │ @ instruction: 0xf64bb805 │ │ │ │ - vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmla.f d18, d0, d0[2] │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ - blmi 0x17a5ac │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ + blmi 0x17a5d8 │ │ │ │ addeq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 1, cr15, [lr, #-556]! @ 0xfffffdd4 │ │ │ │ - ldrsbteq r2, [r5], -r0 │ │ │ │ + stc2l 1, cr15, [r0, #-556] @ 0xfffffdd4 │ │ │ │ + eorseq r2, r5, r0, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec51704 │ │ │ │ + bl 0xfec51730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xff64f7f0 │ │ │ │ @ instruction: 0xf04f9a02 │ │ │ │ stmdbls r3, {sl, fp} │ │ │ │ - bcc 0x1a1128 │ │ │ │ + bcc 0x1a1154 │ │ │ │ svceq 0x0001f010 │ │ │ │ andeq pc, r2, #-2147483648 @ 0x80000000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8b2bf1e │ │ │ │ - blx 0x14b2538 │ │ │ │ + blx 0x14b2564 │ │ │ │ @ instruction: 0xf801fe03 │ │ │ │ @ instruction: 0xf10ce01c │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00caf7f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ vrecps.f32 d17, d3, d5 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #2 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f855 │ │ │ │ eoreq pc, lr, r1, lsr r8 @ │ │ │ │ - strne pc, [pc], #-964 @ 0xfa594 │ │ │ │ + strne pc, [pc], #-964 @ 0xfa5c0 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ andeq lr, r7, #32, 20 @ 0x20000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ eorgt pc, lr, r1, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ svclt 0x0000bf93 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec517cc │ │ │ │ + bl 0xfec517f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xff00f7f0 │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r6} │ │ │ │ @ instruction: 0xf1a29b01 │ │ │ │ andcc r0, lr, #512 @ 0x200 │ │ │ │ svceq 0x0001f010 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ addseq lr, r0, pc, asr #20 │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bcbf1e │ │ │ │ - blx 0x14b2608 │ │ │ │ + blx 0x14b2634 │ │ │ │ @ instruction: 0xf801fe03 │ │ │ │ ldrmi lr, [r4, #3073] @ 0xc01 │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f04010 │ │ │ │ svclt 0x0000bf65 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x17a17c │ │ │ │ + blls 0x17a1a8 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x002c008f │ │ │ │ - blx 0x18c7a84 │ │ │ │ + blx 0x18c7ab0 │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf8b12f04 │ │ │ │ tstcc r4, r2 │ │ │ │ adcmi r0, r5, #0, 18 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @@ -239812,71 +239821,71 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ svclt 0x0000bf2f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51894 │ │ │ │ + bl 0xfec518c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46061e94 │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ mrc2 7, 4, pc, cr12, cr0, {7} │ │ │ │ andcs r9, r0, #0, 22 │ │ │ │ @ instruction: 0x1e5d9901 │ │ │ │ - blcs 0x10c76bc │ │ │ │ + blcs 0x10c76e8 │ │ │ │ @ instruction: 0xf8b4d819 │ │ │ │ - blx 0xcb26bc │ │ │ │ + blx 0xcb26e8 │ │ │ │ @ instruction: 0xf00cfc05 │ │ │ │ - blx 0xc7d6c8 │ │ │ │ - bl 0x839ed4 │ │ │ │ + blx 0xc7d6f4 │ │ │ │ + bl 0x839f00 │ │ │ │ @ instruction: 0xf0100c0e │ │ │ │ svclt 0x00180f01 │ │ │ │ andsgt pc, r2, r1, lsl #16 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x2fa918 │ │ │ │ + bcs 0x2fa944 │ │ │ │ ldrtmi sp, [r0], -r8, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ @ instruction: 0xf04fbeff │ │ │ │ strb r0, [ip, r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcne 0x0014b082 │ │ │ │ vmax.s8 d20, d19, d0 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x13a0ac │ │ │ │ + blls 0x13a0d8 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ strcc r1, [r4], #-3678 @ 0xfffff1a2 │ │ │ │ stmdale r0!, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ - blx 0xad47c4 │ │ │ │ - blx 0xaf9744 │ │ │ │ + blx 0xad47f0 │ │ │ │ + blx 0xaf9770 │ │ │ │ @ instruction: 0xf00cfe03 │ │ │ │ - bl 0x7fd738 │ │ │ │ + bl 0x7fd764 │ │ │ │ sbclt r0, r7, #3584 @ 0xe00 │ │ │ │ eor pc, r2, r1, lsr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s14, s29 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c0cea4e │ │ │ │ eorgt pc, r2, r1, lsr #16 │ │ │ │ - bcs 0x206f5c │ │ │ │ + bcs 0x206f88 │ │ │ │ strbmi sp, [r0], -r1, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf04fbec1 │ │ │ │ strb r0, [r4, r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51974 │ │ │ │ + bl 0xfec519a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ mcr2 7, 1, pc, cr12, cr0, {7} @ │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ @ instruction: 0xf105014f │ │ │ │ @@ -239904,69 +239913,69 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ ldc2l 7, cr15, [r6, #960]! @ 0x3c0 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf106038f │ │ │ │ svcne 0x0030020c │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ andcc r1, r4, r6, ror #28 │ │ │ │ ldmdale lr, {r0, r1, r2, r3, r4, r5, sl, fp, sp} │ │ │ │ - blx 0xad4830 │ │ │ │ - blx 0xaf9830 │ │ │ │ + blx 0xad485c │ │ │ │ + blx 0xaf985c │ │ │ │ @ instruction: 0xf00cfe04 │ │ │ │ - bl 0x7fd824 │ │ │ │ + bl 0x7fd850 │ │ │ │ sbcslt r0, pc, #3584 @ 0xe00 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ ldmdbeq fp, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf8554282 │ │ │ │ - b 0xc96910 │ │ │ │ - b 0x3fe054 │ │ │ │ - b 0x147d858 │ │ │ │ + b 0xc9693c │ │ │ │ + b 0x3fe080 │ │ │ │ + b 0x147d884 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf04fbe4d │ │ │ │ strb r0, [r6, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139f50 │ │ │ │ + blls 0x139f7c │ │ │ │ stmdbls r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ strmi r0, [r7], -r0, lsr #16 │ │ │ │ svcgt 0x0002f936 │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ stc2 10, cr15, [r3], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf908fa0e │ │ │ │ vpmax.s8 , q1, q7 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x142a600 │ │ │ │ - blx 0x147d8ac │ │ │ │ + b 0x142a62c │ │ │ │ + blx 0x147d8d8 │ │ │ │ @ instruction: 0xf1bcfe03 │ │ │ │ @ instruction: 0xf17e0f80 │ │ │ │ @ instruction: 0xf0050200 │ │ │ │ svclt 0x00a40201 │ │ │ │ - beq 0x20f69f4 │ │ │ │ - ble 0x38c300 │ │ │ │ + beq 0x20f6a20 │ │ │ │ + ble 0x38c32c │ │ │ │ svceq 0x0080f11c │ │ │ │ @ instruction: 0xf15e46e2 │ │ │ │ @ instruction: 0xf04f0e00 │ │ │ │ svclt 0x00bc0900 │ │ │ │ - beq 0xfe136a0c │ │ │ │ + beq 0xfe136a38 │ │ │ │ @ instruction: 0xb10a4691 │ │ │ │ andsge pc, r0, r1, lsl #16 │ │ │ │ - b 0x12c68e0 │ │ │ │ + b 0x12c690c │ │ │ │ vabdl.u8 q8, d5, d9 │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r7, r8, sl} │ │ │ │ smlawtlt r7, ip, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -239981,19 +239990,19 @@ │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ stc2l 7, cr15, [r0, #-960]! @ 0xfffffc40 │ │ │ │ vmovne.f64 d9, #145 @ 0xc0880000 -4.250 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf1c3370e │ │ │ │ @ instruction: 0xf9310820 │ │ │ │ @ instruction: 0xf1b3cf02 │ │ │ │ - b 0x14bb1b8 │ │ │ │ - blx 0xc1a4ec │ │ │ │ - blx 0x4b994c │ │ │ │ - blx 0x14b8d64 │ │ │ │ - b 0x1437150 │ │ │ │ + b 0x14bb1e4 │ │ │ │ + blx 0xc1a518 │ │ │ │ + blx 0x4b9978 │ │ │ │ + blx 0x14b8d90 │ │ │ │ + b 0x143717c │ │ │ │ svclt 0x00580c09 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ svceq 0x0080f1bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @@ -240001,15 +240010,15 @@ │ │ │ │ @ instruction: 0xf11cda0a │ │ │ │ strbtmi r0, [r2], r0, lsl #31 │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ ldrmi r0, [r1], r0, lsl #21 │ │ │ │ @ instruction: 0xf885b10a │ │ │ │ - b 0x12a298c │ │ │ │ + b 0x12a29b8 │ │ │ │ stmeq r0, {r0, r3, r9, sl} │ │ │ │ adcsmi r3, r9, #8388608 @ 0x800000 │ │ │ │ smlawtlt r6, sp, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -240017,46 +240026,46 @@ │ │ │ │ svclt 0x0000bd9f │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139df0 │ │ │ │ + blls 0x139e1c │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ @ instruction: 0xf1c34616 │ │ │ │ @ instruction: 0xf8550820 │ │ │ │ - b 0x14ee5f4 │ │ │ │ - blx 0xc1a598 │ │ │ │ - blx 0x4b99f8 │ │ │ │ - b 0x1438e10 │ │ │ │ + b 0x14ee620 │ │ │ │ + blx 0xc1a5c4 │ │ │ │ + blx 0x4b9a24 │ │ │ │ + b 0x1438e3c │ │ │ │ @ instruction: 0xf1b30c09 │ │ │ │ - blx 0x147ce78 │ │ │ │ + blx 0x147cea4 │ │ │ │ svclt 0x005cfa03 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr10, {3} @ │ │ │ │ @ instruction: 0xf51cda2c │ │ │ │ strbtmi r4, [r1], r0, lsl #30 │ │ │ │ - beq 0x136f80 │ │ │ │ + beq 0x136fac │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - blx 0x18cce28 │ │ │ │ + blx 0x18cce54 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x12a2ab8 │ │ │ │ + b 0x12a2ae4 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbaab34 │ │ │ │ - b 0x33e270 │ │ │ │ - b 0x147da74 │ │ │ │ + b 0xbaab60 │ │ │ │ + b 0x33e29c │ │ │ │ + b 0x147daa0 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ andcc ip, r1, #34 @ 0x22 │ │ │ │ bicle r2, r6, r4, lsl #20 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @@ -240067,71 +240076,71 @@ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x179d28 │ │ │ │ + blls 0x179d54 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x003d008f │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f855 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ - blx 0x3792f4 │ │ │ │ + blx 0x379320 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x937190 │ │ │ │ + beq 0x9371bc │ │ │ │ vpmax.s8 , , q7 │ │ │ │ - blx 0x14aa83c │ │ │ │ - b 0x14392f8 │ │ │ │ + blx 0x14aa868 │ │ │ │ + b 0x1439324 │ │ │ │ @ instruction: 0xf5bc0c0a │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - ble 0xb3e2dc │ │ │ │ + ble 0xb3e308 │ │ │ │ svcmi 0x0000f51c │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000a00 │ │ │ │ vst1.8 {d16-d17}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 24 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - b 0x1286f0c │ │ │ │ + b 0x1286f38 │ │ │ │ stmdbeq r0, {r1, r3, r9, sl} │ │ │ │ @ instruction: 0xf85842bd │ │ │ │ - b 0xc82bd0 │ │ │ │ - b 0x3fe314 │ │ │ │ - b 0x147db18 │ │ │ │ + b 0xc82bfc │ │ │ │ + b 0x3fe340 │ │ │ │ + b 0x147db44 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ bicle ip, r9, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 7, cr15, [ip], {240} @ 0xf0 │ │ │ │ - beq 0x176b34 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xfac54 │ │ │ │ + beq 0x176b60 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xfac80 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f09101 │ │ │ │ @ instruction: 0xf04ffc43 │ │ │ │ stmdbls r1, {r9, sl, fp} │ │ │ │ @ instruction: 0x46771eb3 │ │ │ │ svcgt 0x0002f833 │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blx 0xc04370 │ │ │ │ + blx 0xc0439c │ │ │ │ @ instruction: 0xf5bcfc05 │ │ │ │ strbtmi r7, [r0], r0, lsl #31 │ │ │ │ ldrmi fp, [r6], -r4, lsr #30 │ │ │ │ ldmeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf801b10a │ │ │ │ @ instruction: 0xf10e801e │ │ │ │ teqmi r7, #1, 28 │ │ │ │ @@ -240153,15 +240162,15 @@ │ │ │ │ stc2 7, cr15, [sl], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf1a84631 │ │ │ │ vmull.p8 q8, d0, d2 │ │ │ │ cps #15 │ │ │ │ strcs r0, [r0], -lr, lsl #16 │ │ │ │ svcgt 0x0002f83e │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blx 0xc037e8 │ │ │ │ + blx 0xc03814 │ │ │ │ @ instruction: 0xf5bcfc05 │ │ │ │ strbtmi r7, [r7], -r0, lsl #31 │ │ │ │ ldrmi fp, [r3], -r4, lsr #30 │ │ │ │ strdlt r2, [r2, -pc] │ │ │ │ tstmi lr, #79 @ 0x4f │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ strdle r4, [fp, #80]! @ 0x50 │ │ │ │ @@ -240173,33 +240182,33 @@ │ │ │ │ svclt 0x0000bc67 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ svcne 0x00164604 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09101 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ @ instruction: 0xf8564607 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - blx 0x97d054 │ │ │ │ + blx 0x97d080 │ │ │ │ sbcslt pc, sl, #1280 @ 0x500 │ │ │ │ svccc 0x0080f5bc │ │ │ │ usat16mi fp, #6, r8 │ │ │ │ eorgt pc, r0, r1, lsr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf64fbf24 │ │ │ │ @ instruction: 0xf0037eff │ │ │ │ @ instruction: 0xf3c30901 │ │ │ │ - b 0xbff8b4 │ │ │ │ - b 0x47dc84 │ │ │ │ - b 0x13fe488 │ │ │ │ + b 0xbff8e0 │ │ │ │ + b 0x47dcb0 │ │ │ │ + b 0x13fe4b4 │ │ │ │ @ instruction: 0xf8210c0e │ │ │ │ andcc ip, r1, r0, lsr #32 │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ bicsle r2, ip, r4, lsl #16 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -240208,34 +240217,34 @@ │ │ │ │ stclt 7, cr15, [r0], #-960 @ 0xfffffc40 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe3b8c8e │ │ │ │ + blx 0xfe3b8cba │ │ │ │ svcne 0x003b4631 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strcs r3, [r0], -ip, lsl #14 │ │ │ │ svccs 0x0004f853 │ │ │ │ @ instruction: 0xf04f3104 │ │ │ │ - blx 0x97d0e4 │ │ │ │ + blx 0x97d110 │ │ │ │ sbclt pc, r2, #1280 @ 0x500 │ │ │ │ svccc 0x0080f5bc │ │ │ │ usat16mi fp, #6, r8 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf000bf24 │ │ │ │ @ instruction: 0xf64f0901 │ │ │ │ - b 0x129a900 │ │ │ │ - b 0xbfc52c │ │ │ │ - b 0x47dd14 │ │ │ │ - b 0x13fe518 │ │ │ │ + b 0x129a92c │ │ │ │ + b 0xbfc558 │ │ │ │ + b 0x47dd40 │ │ │ │ + b 0x13fe544 │ │ │ │ stmdbeq r0, {r1, r2, r3, sl, fp} │ │ │ │ @ instruction: 0xf82142bb │ │ │ │ bicsle ip, sp, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -240244,65 +240253,65 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139a70 │ │ │ │ + blls 0x139a9c │ │ │ │ stmdbls r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ strmi r0, [r7], -r0, lsr #16 │ │ │ │ svcgt 0x0002f936 │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ stc2 10, cr15, [r3], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf908fa0e │ │ │ │ vpmax.s8 , q1, q7 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x142aae0 │ │ │ │ - blx 0x147dd8c │ │ │ │ + b 0x142ab0c │ │ │ │ + blx 0x147ddb8 │ │ │ │ @ instruction: 0xf5bcfe03 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ @ instruction: 0xf0050200 │ │ │ │ svclt 0x00a40201 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xfaed4 │ │ │ │ - ble 0x24c7e0 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xfaf00 │ │ │ │ + ble 0x24c80c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00bc45ce │ │ │ │ ldrmi r4, [r1], ip, asr #13 │ │ │ │ @ instruction: 0xf801b10a │ │ │ │ andcc ip, r1, r0, lsl r0 │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xfb17d │ │ │ │ + streq pc, [pc, #965] @ 0xfb1a9 │ │ │ │ bicsle r2, r1, r8, lsl #16 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe3b8d94 │ │ │ │ + bllt 0xfe3b8dc0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r7], -r3, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ - blx 0xffeb8db4 │ │ │ │ + blx 0xffeb8de0 │ │ │ │ vmovne.f64 d9, #145 @ 0xc0880000 -4.250 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf1c3370e │ │ │ │ @ instruction: 0xf9310820 │ │ │ │ @ instruction: 0xf1b3cf02 │ │ │ │ - b 0x14bb68c │ │ │ │ - blx 0xc1a9c0 │ │ │ │ - blx 0x4b9e20 │ │ │ │ - blx 0x14b9238 │ │ │ │ - b 0x1437624 │ │ │ │ + b 0x14bb6b8 │ │ │ │ + blx 0xc1a9ec │ │ │ │ + blx 0x4b9e4c │ │ │ │ + blx 0x14b9264 │ │ │ │ + b 0x1437650 │ │ │ │ svclt 0x00580c09 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ svcvc 0x0080f5bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @@ -240316,169 +240325,169 @@ │ │ │ │ strcc r0, [r2, #-2176] @ 0xfffff780 │ │ │ │ ldrhle r4, [r2, #41] @ 0x29 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfb8e34 │ │ │ │ + bllt 0xfb8e60 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139928 │ │ │ │ + blls 0x139954 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ @ instruction: 0xf1c34616 │ │ │ │ @ instruction: 0xf8550820 │ │ │ │ - b 0x14eeabc │ │ │ │ - blx 0xc1aa60 │ │ │ │ - blx 0x4b9ec0 │ │ │ │ - b 0x14392d8 │ │ │ │ + b 0x14eeae8 │ │ │ │ + blx 0xc1aa8c │ │ │ │ + blx 0x4b9eec │ │ │ │ + b 0x1439304 │ │ │ │ @ instruction: 0xf1b30c09 │ │ │ │ - blx 0x147d340 │ │ │ │ + blx 0x147d36c │ │ │ │ svclt 0x005cfa03 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr10, {3} @ │ │ │ │ @ instruction: 0xf1bada2a │ │ │ │ svclt 0x00ab0f00 │ │ │ │ @ instruction: 0xf00046e1 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ - blx 0x18bd2ec │ │ │ │ + blx 0x18bd318 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x12a2f7c │ │ │ │ + b 0x12a2fa8 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbaaff8 │ │ │ │ - b 0x33e734 │ │ │ │ - b 0x147df38 │ │ │ │ + b 0xbab024 │ │ │ │ + b 0x33e760 │ │ │ │ + b 0x147df64 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ andcc ip, r1, #34 @ 0x22 │ │ │ │ bicle r2, r8, r4, lsl #20 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xff8b8eec │ │ │ │ + blt 0xff8b8f18 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x179864 │ │ │ │ + blls 0x179890 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x003d008f │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f855 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ vpmax.s8 d15, d9, d14 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ - blx 0x1f98c4 │ │ │ │ - blx 0x14aad00 │ │ │ │ - b 0x143779c │ │ │ │ + blx 0x1f98f0 │ │ │ │ + blx 0x14aad2c │ │ │ │ + b 0x14377c8 │ │ │ │ @ instruction: 0xf5bc0c02 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - ble 0xabb7a0 │ │ │ │ + ble 0xabb7cc │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000a00 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ sbclt r0, r2, #0, 24 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - b 0x12873cc │ │ │ │ + b 0x12873f8 │ │ │ │ stmdbeq r0, {r1, r3, r9, sl} │ │ │ │ @ instruction: 0xf85842bd │ │ │ │ - b 0xc83090 │ │ │ │ - b 0x3fe7d4 │ │ │ │ - b 0x147dfd8 │ │ │ │ + b 0xc830bc │ │ │ │ + b 0x3fe800 │ │ │ │ + b 0x147e004 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ bicle ip, fp, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x2038fb0 │ │ │ │ - beq 0x176ff4 │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xfb134 │ │ │ │ + blt 0x2038fdc │ │ │ │ + beq 0x177020 │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xfb160 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 9, cr11, cr6, cr2, {4} │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x1397a8 │ │ │ │ + blls 0x1397d4 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x36021e58 │ │ │ │ ldmdale r7, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x8000f9b6 │ │ │ │ stmdbeq r0!, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x9376f8 │ │ │ │ + beq 0x937724 │ │ │ │ vfmsvc.f32 s29, s16, s30 │ │ │ │ stc2 10, cr15, [r0], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ @ instruction: 0xf909fa0e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x14aadb4 │ │ │ │ - blx 0x4b9880 │ │ │ │ + blx 0x14aade0 │ │ │ │ + blx 0x4b98ac │ │ │ │ svclt 0x0058f909 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0!, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x14aade0 │ │ │ │ - b 0x1339498 │ │ │ │ - blx 0x147d09c │ │ │ │ - bl 0x83a888 │ │ │ │ + blx 0x14aae0c │ │ │ │ + b 0x13394c4 │ │ │ │ + blx 0x147d0c8 │ │ │ │ + bl 0x83a8b4 │ │ │ │ @ instruction: 0xf14e0c08 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ @ instruction: 0xf17e0f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xfaf58 │ │ │ │ - ble 0x34cc58 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xfaf84 │ │ │ │ + ble 0x34cc84 │ │ │ │ svceq 0x0080f11c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005da1e │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r0], r0, lsl #25 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xfb485 │ │ │ │ + streq pc, [pc, #965] @ 0xfb4b1 │ │ │ │ lslsle r2, r8, #20 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x2b909c │ │ │ │ + blt 0x2b90c8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ svclt 0x0000e7e0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -240486,29 +240495,29 @@ │ │ │ │ ldrmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ @ instruction: 0xf96af7f0 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ cdpne 1, 11, cr0, cr8, cr15, {2} │ │ │ │ cdpne 7, 5, cr3, cr10, cr14, {0} │ │ │ │ - blcs 0x10c7124 │ │ │ │ + blcs 0x10c7150 │ │ │ │ @ instruction: 0xf9b0d856 │ │ │ │ @ instruction: 0xf1c28000 │ │ │ │ @ instruction: 0xf1b20920 │ │ │ │ - b 0x14bd9ac │ │ │ │ - blx 0xb1acd0 │ │ │ │ - blx 0xb3a13c │ │ │ │ - blx 0x4b9144 │ │ │ │ - b 0x1439560 │ │ │ │ + b 0x14bd9d8 │ │ │ │ + blx 0xb1acfc │ │ │ │ + blx 0xb3a168 │ │ │ │ + blx 0x4b9170 │ │ │ │ + b 0x143958c │ │ │ │ @ instruction: 0xf1c30c09 │ │ │ │ svclt 0x00580920 │ │ │ │ - blx 0x3b9a80 │ │ │ │ + blx 0x3b9aac │ │ │ │ @ instruction: 0xf909fa0e │ │ │ │ - b 0x142aeb0 │ │ │ │ - b 0x12fe17c │ │ │ │ + b 0x142aedc │ │ │ │ + b 0x12fe1a8 │ │ │ │ @ instruction: 0xf1b30809 │ │ │ │ @ instruction: 0xf00c0920 │ │ │ │ svclt 0x005c0c01 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ @@ -240516,15 +240525,15 @@ │ │ │ │ svceq 0x0080f1bc │ │ │ │ stmdaeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf001bfa2 │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ uxtahmi r0, r0, pc, ror #24 @ │ │ │ │ @ instruction: 0xf11cda09 │ │ │ │ @ instruction: 0xf15e0f80 │ │ │ │ - ble 0x83e994 │ │ │ │ + ble 0x83e9c0 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1be46f0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andgt pc, r1, r5, lsl #17 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ strcc r0, [r2, #-2185] @ 0xfffff777 │ │ │ │ @@ -240541,124 +240550,124 @@ │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0016b082 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - @ instruction: 0xf2c018b8 │ │ │ │ + vmul.i d17, d16, d0[6] │ │ │ │ stmib sp, {r0, r2, r4, r5, fp}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x1395c0 │ │ │ │ + blls 0x1395ec │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ mrcne 6, 2, r4, cr13, cr7, {0} │ │ │ │ - blcs 0x10c8a20 │ │ │ │ + blcs 0x10c8a4c │ │ │ │ @ instruction: 0xf8d6d859 │ │ │ │ @ instruction: 0xf1c59000 │ │ │ │ - b 0x14bda9c │ │ │ │ - blx 0xb5adc4 │ │ │ │ - blx 0xb7a238 │ │ │ │ - blx 0x4b9634 │ │ │ │ - b 0x1439a54 │ │ │ │ + b 0x14bdac8 │ │ │ │ + blx 0xb5adf0 │ │ │ │ + blx 0xb7a264 │ │ │ │ + blx 0x4b9660 │ │ │ │ + b 0x1439a80 │ │ │ │ @ instruction: 0xf1b50c0a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b9b70 │ │ │ │ + blx 0x3b9b9c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x93794c │ │ │ │ + beq 0x937978 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x3b9a80 │ │ │ │ + blx 0x3b9aac │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - beq 0x93791c │ │ │ │ - blx 0x14aafc4 │ │ │ │ - b 0x1379a80 │ │ │ │ - blx 0x147d684 │ │ │ │ - bl 0x83aa6c │ │ │ │ + beq 0x937948 │ │ │ │ + blx 0x14aaff0 │ │ │ │ + b 0x1379aac │ │ │ │ + blx 0x147d6b0 │ │ │ │ + bl 0x83aa98 │ │ │ │ @ instruction: 0xf14e0c09 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - ble 0xcbd670 │ │ │ │ + ble 0xcbd69c │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0e01 │ │ │ │ - ble 0x98e284 │ │ │ │ + ble 0x98e2b0 │ │ │ │ streq lr, [lr, -r7, asr #20] │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, lr, r8, asr r8 @ │ │ │ │ eor pc, r2, r1, lsr r8 @ │ │ │ │ @ instruction: 0x0c09ea0c │ │ │ │ vmlaeq.f32 s28, s18, s29 │ │ │ │ @ instruction: 0x0c0cea4e │ │ │ │ eorgt pc, r2, r1, lsr #16 │ │ │ │ - bcs 0x207ab0 │ │ │ │ + bcs 0x207adc │ │ │ │ @ instruction: 0xb127d1ae │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fb911 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [r9, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xfb3f4 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xfb420 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x1794c0 │ │ │ │ + blls 0x1794ec │ │ │ │ svcne 0x003a4629 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strcs r3, [r0], -ip, lsl #14 │ │ │ │ andcc r1, r4, #1488 @ 0x5d0 │ │ │ │ ldmdale r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdls pc, [r0], -r2 │ │ │ │ - beq 0x937a34 │ │ │ │ + beq 0x937a60 │ │ │ │ vfmsvc.f32 s29, s18, s30 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf903fa29 │ │ │ │ - blx 0x3b9b68 │ │ │ │ + blx 0x3b9b94 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x937a0c │ │ │ │ - blx 0x14ab0ac │ │ │ │ - b 0x1439b68 │ │ │ │ + beq 0x937a38 │ │ │ │ + blx 0x14ab0d8 │ │ │ │ + b 0x1439b94 │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x47e350 │ │ │ │ - b 0x1379b78 │ │ │ │ + blx 0x47e37c │ │ │ │ + b 0x1379ba4 │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b9c94 │ │ │ │ + blx 0x3b9cc0 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2f │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcc r4, r2, lsr #20 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ - b 0x14cbdf4 │ │ │ │ + b 0x14cbe20 │ │ │ │ @ instruction: 0xf8581010 │ │ │ │ @ instruction: 0xf831903e │ │ │ │ - b 0x4363ac │ │ │ │ - b 0xc7e3cc │ │ │ │ - b 0x147ebd0 │ │ │ │ + b 0x4363d8 │ │ │ │ + b 0xc7e3f8 │ │ │ │ + b 0x147ebfc │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1aecc02 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -240675,26 +240684,26 @@ │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ andcs pc, r0, #956 @ 0x3bc │ │ │ │ @ instruction: 0x1eb39901 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ - ldccs 3, cr3, [pc, #-8]! @ 0xfb408 │ │ │ │ + ldccs 3, cr3, [pc, #-8]! @ 0xfb434 │ │ │ │ @ instruction: 0xf8b3d832 │ │ │ │ - blx 0xcb3418 │ │ │ │ + blx 0xcb3444 │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xc7e424 │ │ │ │ - bl 0x83ac38 │ │ │ │ - bl 0x12be460 │ │ │ │ + blx 0xc7e450 │ │ │ │ + bl 0x83ac64 │ │ │ │ + bl 0x12be48c │ │ │ │ @ instruction: 0xf5bc0e07 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ svclt 0x00220e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xfb578 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xfb5a4 │ │ │ │ andle r4, r3, #252706816 @ 0xf100000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ @@ -240749,43 +240758,43 @@ │ │ │ │ strb r0, [r2, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ @ instruction: 0xf04fff4f │ │ │ │ stmdbls r1, {r9, sl, fp} │ │ │ │ uhasxmi r1, r3, r2 │ │ │ │ @ instruction: 0xf1054676 │ │ │ │ andcc r3, r4, #16711680 @ 0xff0000 │ │ │ │ ldmdale fp!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ ldrdls pc, [r0], -r2 │ │ │ │ stc2 10, cr15, [r8], {41} @ 0x29 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf905fa29 │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ - beq 0x2b6288 │ │ │ │ + beq 0x2b62b4 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - beq 0x137b60 │ │ │ │ + beq 0x137b8c │ │ │ │ svclt 0x002446e1 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x18be58c │ │ │ │ - b 0x11f9f90 │ │ │ │ + blx 0x18be5b8 │ │ │ │ + b 0x11f9fbc │ │ │ │ @ instruction: 0xf831030c │ │ │ │ vaddl.u8 q14, d0, d30 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xc23688 │ │ │ │ - b 0x33e5cc │ │ │ │ - b 0x13fd9d0 │ │ │ │ + b 0xc236b4 │ │ │ │ + b 0x33e5f8 │ │ │ │ + b 0x13fd9fc │ │ │ │ @ instruction: 0xf8210c09 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicle r0, ip, r4, lsl #30 │ │ │ │ @ instruction: 0xf504b123 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -240799,35 +240808,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ cdp2 7, 15, cr15, cr6, cr15, {7} │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrmi r3, [sl], -ip, lsl #12 │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ ldrdls pc, [r0], -lr │ │ │ │ stc2 10, cr15, [r8], {41} @ 0x29 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf905fa29 │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ - beq 0x1b6338 │ │ │ │ + beq 0x1b6364 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - beq 0x137c20 │ │ │ │ + beq 0x137c4c │ │ │ │ svclt 0x002446e1 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x18be64c │ │ │ │ - b 0x11fa050 │ │ │ │ + blx 0x18be678 │ │ │ │ + b 0x11fa07c │ │ │ │ tstcc r4, ip, lsl #6 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ ldrbmi r0, [r6, #-2304]! @ 0xfffff700 │ │ │ │ eorsge pc, sl, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0aea2c │ │ │ │ stmdbeq sl, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @@ -240843,55 +240852,55 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 9, cr11, cr6, cr2, {4} │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x13b114 │ │ │ │ + blls 0x13b140 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x36021e58 │ │ │ │ ldmdale r5, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xe000f9b6 │ │ │ │ stmdaeq r0!, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x937d8c │ │ │ │ + beq 0x937db8 │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r0], {46} @ 0x2e @ │ │ │ │ vseleq.f32 s30, s6, s29 │ │ │ │ @ instruction: 0xf808fa09 │ │ │ │ @ instruction: 0x0c08ea4c │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x136b448 │ │ │ │ - blx 0x379f14 │ │ │ │ + blx 0x136b474 │ │ │ │ + blx 0x379f40 │ │ │ │ svclt 0x0058f808 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ stmdaeq r0!, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x136b474 │ │ │ │ - b 0x14b9728 │ │ │ │ - blx 0x133ef2c │ │ │ │ - bl 0x83971c │ │ │ │ + blx 0x136b4a0 │ │ │ │ + b 0x14b9754 │ │ │ │ + blx 0x133ef58 │ │ │ │ + bl 0x839748 │ │ │ │ @ instruction: 0xf1480c0e │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xfb864 │ │ │ │ - ble 0x2cd2ec │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xfb890 │ │ │ │ + ble 0x2cd318 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf005da1e │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r0], r0, lsl #24 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xfbb15 │ │ │ │ + streq pc, [pc, #965] @ 0xfbb41 │ │ │ │ @ instruction: 0xd1b22a08 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ cdplt 7, 11, cr15, cr14, cr15, {7} │ │ │ │ @@ -240906,44 +240915,44 @@ │ │ │ │ ldrmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ cdp2 7, 2, cr15, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ cdpne 1, 11, cr0, cr8, cr15, {2} │ │ │ │ cdpne 7, 5, cr3, cr10, cr14, {0} │ │ │ │ - blcs 0x10c77b4 │ │ │ │ + blcs 0x10c77e0 │ │ │ │ @ instruction: 0xf9b0d854 │ │ │ │ @ instruction: 0xf1c2e000 │ │ │ │ @ instruction: 0xf1b20820 │ │ │ │ - b 0x14be03c │ │ │ │ - blx 0xc99f78 │ │ │ │ - blx 0xcba7cc │ │ │ │ - blx 0x37afd4 │ │ │ │ - b 0x14397ec │ │ │ │ + b 0x14be068 │ │ │ │ + blx 0xc99fa4 │ │ │ │ + blx 0xcba7f8 │ │ │ │ + blx 0x37b000 │ │ │ │ + b 0x1439818 │ │ │ │ @ instruction: 0xf1c30c08 │ │ │ │ svclt 0x00580820 │ │ │ │ - blx 0x3ba0fc │ │ │ │ + blx 0x3ba128 │ │ │ │ @ instruction: 0xf808fa09 │ │ │ │ - b 0x142b540 │ │ │ │ - b 0x147e80c │ │ │ │ + b 0x142b56c │ │ │ │ + b 0x147e838 │ │ │ │ @ instruction: 0xf1b30e08 │ │ │ │ @ instruction: 0xf00c0820 │ │ │ │ svclt 0x005c0c01 │ │ │ │ @ instruction: 0xf808fa49 │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ @ instruction: 0xf803fa49 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr8, {2} │ │ │ │ svcvc 0x0080f5bc │ │ │ │ stmdaeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf001bfa2 │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ @ instruction: 0x46f00cff │ │ │ │ @ instruction: 0xf1beda07 │ │ │ │ - ble 0x83f420 │ │ │ │ + ble 0x83f44c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1be46f0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andgt pc, r1, r5, lsl #17 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ strcc r0, [r2, #-2185] @ 0xfffff777 │ │ │ │ @@ -240960,57 +240969,57 @@ │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x13af34 │ │ │ │ + blls 0x13af60 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ strcc r1, [r4, #-3674] @ 0xfffff1a6 │ │ │ │ ldmdale r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ - beq 0x937fb0 │ │ │ │ + beq 0x937fdc │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r2], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x3ba0dc │ │ │ │ + blx 0x3ba108 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x937f88 │ │ │ │ - blx 0x136b634 │ │ │ │ - b 0x143a0f0 │ │ │ │ + beq 0x937fb4 │ │ │ │ + blx 0x136b660 │ │ │ │ + b 0x143a11c │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x33e8d8 │ │ │ │ - b 0x133a100 │ │ │ │ + blx 0x33e904 │ │ │ │ + b 0x133a12c │ │ │ │ @ instruction: 0xf1b3080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3ba208 │ │ │ │ + blx 0x3ba234 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf903fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2f │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x12b21a0 │ │ │ │ - blx 0x18bd134 │ │ │ │ + b 0x12b21cc │ │ │ │ + blx 0x18bd160 │ │ │ │ vmlal.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x41b9dc │ │ │ │ - b 0xafe94c │ │ │ │ - b 0x12fd950 │ │ │ │ + b 0x41ba08 │ │ │ │ + b 0xafe978 │ │ │ │ + b 0x12fd97c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ @ instruction: 0xd1ae0f04 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -241024,98 +241033,98 @@ │ │ │ │ @ instruction: 0xe7d27cff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ef9301 │ │ │ │ - blls 0x17ae34 │ │ │ │ + blls 0x17ae60 │ │ │ │ @ instruction: 0xf1a64629 │ │ │ │ vmull.p8 q8, d0, d4 │ │ │ │ strcc r0, [ip], -pc, lsl #1 │ │ │ │ cdpne 5, 5, cr2, cr10, cr0, {0} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ ldmdale r7, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdhi pc, [r0], -lr │ │ │ │ - beq 0x9380b8 │ │ │ │ + beq 0x9380e4 │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r2], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x3ba1e4 │ │ │ │ + blx 0x3ba210 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x938090 │ │ │ │ - blx 0x136b73c │ │ │ │ - b 0x143a1f8 │ │ │ │ + beq 0x9380bc │ │ │ │ + blx 0x136b768 │ │ │ │ + b 0x143a224 │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x33e9e0 │ │ │ │ - b 0x133a208 │ │ │ │ + blx 0x33ea0c │ │ │ │ + b 0x133a234 │ │ │ │ @ instruction: 0xf1b3080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3ba310 │ │ │ │ + blx 0x3ba33c │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf903fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2d │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcc r4, r2, lsr #20 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ - b 0x14ccffc │ │ │ │ + b 0x14cd028 │ │ │ │ @ instruction: 0xf8571010 │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x41ea38 │ │ │ │ - b 0xafea58 │ │ │ │ - b 0x12fda5c │ │ │ │ + b 0x41ea64 │ │ │ │ + b 0xafea84 │ │ │ │ + b 0x12fda88 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1afcc02 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [r8, #-956] @ 0xfffffc44 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000e7d9 │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ @ instruction: 0xe7d47cff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec52c74 │ │ │ │ + bl 0xfec52ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef2100 │ │ │ │ - bls 0x13ad3c │ │ │ │ + bls 0x13ad68 │ │ │ │ stmdbls r1, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0103a02 │ │ │ │ @ instruction: 0xf1020f01 │ │ │ │ vsubl.u8 q8, d0, d2 │ │ │ │ svclt 0x001c008f │ │ │ │ @ instruction: 0xc000f8b2 │ │ │ │ andsgt pc, r3, r1, lsl #16 │ │ │ │ - blcs 0x3086ac │ │ │ │ + blcs 0x3086d8 │ │ │ │ @ instruction: 0x4620d1f1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef4010 │ │ │ │ svclt 0x0000bd19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec52cc0 │ │ │ │ + bl 0xfec52cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ stmdbls r1, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ eorcc pc, ip, r1, lsr r8 @ │ │ │ │ svcpl 0x0004f854 │ │ │ │ @@ -241127,39 +241136,39 @@ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef40f0 │ │ │ │ svclt 0x0000bce9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec52d20 │ │ │ │ + bl 0xfec52d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef2100 │ │ │ │ - bls 0x13ac90 │ │ │ │ + bls 0x13acbc │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x1e939901 │ │ │ │ @ instruction: 0xf010320e │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ - b 0x14bc750 │ │ │ │ + b 0x14bc77c │ │ │ │ setend le │ │ │ │ svclt 0x001c0102 │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ @ instruction: 0xd1f04293 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stcllt 7, cr15, [r0], {239} @ 0xef │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec52d70 │ │ │ │ + bl 0xfec52d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stc2 7, cr15, [ip], #-956 @ 0xfffffc44 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r4, [ip], #-1577 @ 0xfffff9d7 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf85e884b │ │ │ │ @@ -241178,15 +241187,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef4604 │ │ │ │ @ instruction: 0xf04ffc01 │ │ │ │ cdpne 12, 11, cr0, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf9314667 │ │ │ │ - blcs 0xfe10b7f4 │ │ │ │ + blcs 0xfe10b820 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x4616087f │ │ │ │ ldrmi sp, [r8], r9, lsl #20 │ │ │ │ @ instruction: 0xf15e3380 │ │ │ │ @@ -241207,25 +241216,25 @@ │ │ │ │ svclt 0x0000bc53 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ strcs r4, [r0], -r4, lsl #12 │ │ │ │ - blx 0xff139c1e │ │ │ │ + blx 0xff139c4a │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ @ instruction: 0xf1084629 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ @ instruction: 0xf93e004f │ │ │ │ - blcs 0xfe10b87c │ │ │ │ + blcs 0xfe10b8a8 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ andeq pc, r0, #124, 2 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldrbcs fp, [pc, -r4, lsr #31]! │ │ │ │ - ble 0x30d4dc │ │ │ │ + ble 0x30d508 │ │ │ │ orrcc r4, r0, #32505856 @ 0x1f00000 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0x2780bfbc │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ @ instruction: 0x432e704f │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ @@ -241238,17 +241247,17 @@ │ │ │ │ svclt 0x0000bc15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ vrecps.f32 d17, d3, d5 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ tstls r1, r5, lsr r7 │ │ │ │ - blx 0x20b9ca2 │ │ │ │ + blx 0x20b9cce │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ svccc 0x0004f855 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ stceq 1, cr15, [r0], {114} @ 0x72 │ │ │ │ @ instruction: 0xf513da2d │ │ │ │ @@ -241279,24 +241288,24 @@ │ │ │ │ @ instruction: 0xe7d87cff │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0xf7ef0735 │ │ │ │ svcne 0x0032fb2d │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8522500 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14cf99c │ │ │ │ + b 0x14cf9c8 │ │ │ │ @ instruction: 0xf17e7ee3 │ │ │ │ - ble 0xb3eda4 │ │ │ │ + ble 0xb3edd0 │ │ │ │ svcmi 0x0000f513 │ │ │ │ @ instruction: 0xf15e469c │ │ │ │ svclt 0x00ae0e00 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @@ -241309,24 +241318,24 @@ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r2], {33} @ 0x21 │ │ │ │ ldrdlt sp, [r5, -r7]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1f39db4 │ │ │ │ + bllt 0x1f39de0 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xfbf1c │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xfbf48 │ │ │ │ svclt 0x0000e7dc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec5300c │ │ │ │ + bl 0xfec53038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blx 0xff9b9dd8 │ │ │ │ + blx 0xff9b9e04 │ │ │ │ @ instruction: 0xf1a62300 │ │ │ │ ldrmi r0, [lr], -r2, lsl #28 │ │ │ │ svcgt 0x0002f83e │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf1bc2100 │ │ │ │ uqsub8mi r0, r7, pc @ │ │ │ │ ldrmi fp, [r1], -r4, lsl #31 │ │ │ │ @@ -241338,19 +241347,19 @@ │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef40f8 │ │ │ │ svclt 0x0000bb43 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec5306c │ │ │ │ + bl 0xfec53098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - blx 0xfedb9e38 │ │ │ │ + blx 0xfedb9e64 │ │ │ │ @ instruction: 0x46291ebb │ │ │ │ vabdl.u8 , d0, d14 │ │ │ │ strcs r0, [r0, #-79] @ 0xffffffb1 │ │ │ │ svcgt 0x0002f833 │ │ │ │ andeq pc, r1, #0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svceq 0x00fff1bc │ │ │ │ @@ -241368,89 +241377,89 @@ │ │ │ │ svclt 0x0000bb11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ vrecps.f32 d17, d3, d5 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ tstls r1, r5, lsr r7 │ │ │ │ - blx 0x1fb9ea8 │ │ │ │ + blx 0x1fb9ed4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ @ instruction: 0xf855b2c2 │ │ │ │ @ instruction: 0xf8313f04 │ │ │ │ @ instruction: 0xf04fc02e │ │ │ │ @ instruction: 0xf5b30800 │ │ │ │ @ instruction: 0xf8573f80 │ │ │ │ svclt 0x00242032 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ - b 0x140bf6c │ │ │ │ + b 0x140bf98 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ @ instruction: 0xf10e302e │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, pc, r4, lsl #30 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xff4b9f08 │ │ │ │ + blt 0xff4b9f34 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0xf7ef0735 │ │ │ │ svcne 0x0032fa39 │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - blx 0x18c537c │ │ │ │ + blx 0x18c53a8 │ │ │ │ @ instruction: 0xf852fe80 │ │ │ │ @ instruction: 0xf8b13f04 │ │ │ │ tstcc r4, r2 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0xf000bf24 │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ - b 0x1258f9c │ │ │ │ - b 0xbfd3c4 │ │ │ │ - b 0x1befe0 │ │ │ │ - b 0x13fcbe4 │ │ │ │ + b 0x1258fc8 │ │ │ │ + b 0xbfd3f0 │ │ │ │ + b 0x1bf00c │ │ │ │ + b 0x13fcc10 │ │ │ │ stmdbeq r0, {r0, r1, r8, r9} │ │ │ │ @ instruction: 0xf82142b2 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000ba8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec531d8 │ │ │ │ + bl 0xfec53204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf9fcf7ef │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46671eb1 │ │ │ │ svccc 0x0002f931 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ mvnscs fp, #164, 30 @ 0x290 │ │ │ │ - ble 0x20d864 │ │ │ │ + ble 0x20d890 │ │ │ │ ldrmi r2, [r6, #1536]! @ 0x600 │ │ │ │ @ instruction: 0x4633bfbc │ │ │ │ tstlt sl, r6, lsl r6 │ │ │ │ andscc pc, ip, r5, lsl #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ vbic.i32 d20, #34560 @ 0x00008700 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ @@ -241458,25 +241467,25 @@ │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef40f8 │ │ │ │ svclt 0x0000ba53 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec5324c │ │ │ │ + bl 0xfec53278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef2600 │ │ │ │ @ instruction: 0xf1a7f9c1 │ │ │ │ strtmi r0, [r9], -r2, lsl #24 │ │ │ │ vabdl.u8 , d0, d14 │ │ │ │ @ instruction: 0xf93c004f │ │ │ │ @ instruction: 0xf5b33f02 │ │ │ │ - b 0x14dbe74 │ │ │ │ + b 0x14dbea0 │ │ │ │ @ instruction: 0xf17e7ee3 │ │ │ │ @ instruction: 0xf0000200 │ │ │ │ svclt 0x00a40201 │ │ │ │ @ instruction: 0x461523ff │ │ │ │ strcs sp, [r0, #-2564] @ 0xfffff5fc │ │ │ │ svclt 0x00bc45ae │ │ │ │ ldrmi r4, [r5], -fp, lsr #12 │ │ │ │ @@ -241484,39 +241493,39 @@ │ │ │ │ stmeq r0, {r1, r2, r3, r5, r8, r9, lr} │ │ │ │ ldrmi r3, [ip, #258]! @ 0x102 │ │ │ │ @ instruction: 0xb126d1e5 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x7ba070 │ │ │ │ + blt 0x7ba09c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ vrecps.f32 d17, d3, d5 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ tstls r1, r5, lsr r7 │ │ │ │ @ instruction: 0xf984f7ef │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ svccc 0x0004f855 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ stceq 1, cr15, [r0], {114} @ 0x72 │ │ │ │ - bcs 0x132990 │ │ │ │ + bcs 0x1329bc │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ - b 0x12ac1c0 │ │ │ │ + b 0x12ac1ec │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xc041dc │ │ │ │ + b 0xc04208 │ │ │ │ andsmi r0, r3, r2, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ eorcc pc, lr, r1, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ ldrdlt sp, [r6, -sl]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @@ -241529,36 +241538,36 @@ │ │ │ │ @ instruction: 0xe7d973ff │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0xf7ef0735 │ │ │ │ svcne 0x0032f939 │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8522500 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14cbf84 │ │ │ │ + b 0x14cbfb0 │ │ │ │ @ instruction: 0xf17c7ce3 │ │ │ │ - ble 0xa7f98c │ │ │ │ + ble 0xa7f9b8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @ instruction: 0xc002f8b1 │ │ │ │ - b 0x12485b8 │ │ │ │ + b 0x12485e4 │ │ │ │ stmdbeq r0, {r3, r8, sl} │ │ │ │ @ instruction: 0xf85742b2 │ │ │ │ - b 0xc342ac │ │ │ │ - b 0x1bf1f0 │ │ │ │ - b 0x13fcdf4 │ │ │ │ + b 0xc342d8 │ │ │ │ + b 0x1bf21c │ │ │ │ + b 0x13fce20 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ bicsle r3, sl, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ @@ -241568,29 +241577,29 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r2], r2, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7ef9301 │ │ │ │ - blls 0x17a5c0 │ │ │ │ + blls 0x17a5ec │ │ │ │ vpadd.i8 , , │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ svcne 0x003a0535 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr7, {0} │ │ │ │ svcvc 0x0004f852 │ │ │ │ svceq 0x0001f010 │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ movweq lr, #27271 @ 0x6a87 │ │ │ │ svclt 0x0018b2c6 │ │ │ │ vmvn.i32 d20, #-1946157056 @ 0x8c000000 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorsne pc, r6, r5, asr r8 @ │ │ │ │ - b 0x1cdad0 │ │ │ │ - b 0xfe1bce40 │ │ │ │ + b 0x1cdafc │ │ │ │ + b 0xfe1bce6c │ │ │ │ andsvs r0, r3, r7, lsl #6 │ │ │ │ ldrbmi sp, [r0], -r8, ror #3 │ │ │ │ @ instruction: 0xf950f7ef │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -241598,32 +241607,32 @@ │ │ │ │ @ instruction: 0xf04f87f0 │ │ │ │ @ instruction: 0x463431ff │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ strbeq pc, [r0], -r3, asr #3 @ │ │ │ │ stceq 1, cr15, [r4], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr7, {0} │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf606fa21 │ │ │ │ @ instruction: 0xf1c34316 │ │ │ │ @ instruction: 0xf1c30220 │ │ │ │ - blx 0x93df10 │ │ │ │ + blx 0x93df3c │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ svcne 0x0004f85c │ │ │ │ @ instruction: 0xf010b2c2 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ - blx 0x15c370 │ │ │ │ - b 0x2ba6b8 │ │ │ │ - b 0x117cac0 │ │ │ │ - b 0xfe17cad8 │ │ │ │ - b 0x17cabc │ │ │ │ - b 0xfe17cadc │ │ │ │ - blx 0x93cac4 │ │ │ │ + blx 0x15c39c │ │ │ │ + b 0x2ba6e4 │ │ │ │ + b 0x117caec │ │ │ │ + b 0xfe17cb04 │ │ │ │ + b 0x17cae8 │ │ │ │ + b 0xfe17cb08 │ │ │ │ + blx 0x93caf0 │ │ │ │ svclt 0x0018f107 │ │ │ │ @ instruction: 0xf8cc460c │ │ │ │ ldrbmi r2, [r4, #0]! │ │ │ │ ldrbmi sp, [r0], -r2, ror #3 │ │ │ │ @ instruction: 0xf90af7ef │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -241631,48 +241640,48 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ submi r1, r8, #4 │ │ │ │ svceq 0x003ff110 │ │ │ │ @ instruction: 0x17d8bfbc │ │ │ │ - blle 0x68db04 │ │ │ │ - blle 0x746304 │ │ │ │ + blle 0x68db30 │ │ │ │ + blle 0x746330 │ │ │ │ svclt 0x00c4283f │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a0dc0f │ │ │ │ @ instruction: 0xf1c00e20 │ │ │ │ - blx 0x1bf398 │ │ │ │ - blx 0x1b871c │ │ │ │ - blx 0x9bbb58 │ │ │ │ - b 0x117b354 │ │ │ │ - blx 0x17c760 │ │ │ │ - b 0x117832c │ │ │ │ + blx 0x1bf3c4 │ │ │ │ + blx 0x1b8748 │ │ │ │ + blx 0x9bbb84 │ │ │ │ + b 0x117b380 │ │ │ │ + blx 0x17c78c │ │ │ │ + b 0x1178358 │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stceq 1, cr15, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11ec0c4 │ │ │ │ + blx 0x11ec0f0 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ @ instruction: 0xf1100004 │ │ │ │ - b 0x14c006c │ │ │ │ + b 0x14c0098 │ │ │ │ @ instruction: 0xf15171e0 │ │ │ │ - blle 0x77f378 │ │ │ │ - blle 0x8c677c │ │ │ │ + blle 0x77f3a4 │ │ │ │ + blle 0x8c67a8 │ │ │ │ @ instruction: 0xf1712840 │ │ │ │ - ble 0x5fc784 │ │ │ │ + ble 0x5fc7b0 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {5} │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf100fa03 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf000fa02 │ │ │ │ @@ -241683,65 +241692,65 @@ │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stceq 1, cr15, [r0], {192} @ 0xc0 │ │ │ │ msreq CPSR_, r0, lsl #2 │ │ │ │ @ instruction: 0xf00cfa22 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ - blx 0x9ccff0 │ │ │ │ + blx 0x9cd01c │ │ │ │ @ instruction: 0xf1acf10c │ │ │ │ - blx 0x9bf458 │ │ │ │ - b 0x113b40c │ │ │ │ + blx 0x9bf484 │ │ │ │ + b 0x113b438 │ │ │ │ andcs r0, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db570 │ │ │ │ @ instruction: 0xf11cc010 │ │ │ │ - b 0x14c00f0 │ │ │ │ + b 0x14c011c │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x461117da │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x680008 │ │ │ │ + blle 0x680034 │ │ │ │ svceq 0x0040f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {3} @ │ │ │ │ tstmi sl, #41984 @ 0xa400 │ │ │ │ @ instruction: 0xf06fd04f │ │ │ │ - b 0x1ccc81c │ │ │ │ - b 0xfe158fac │ │ │ │ + b 0x1ccc848 │ │ │ │ + b 0xfe158fd8 │ │ │ │ @ instruction: 0xf04f71e3 │ │ │ │ @ instruction: 0xf8c00c01 │ │ │ │ ldrmi ip, [r0], -r0, lsr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ cpsid │ │ │ │ @ instruction: 0xf1b00c20 │ │ │ │ - blx 0x97c8c4 │ │ │ │ - blx 0x1f8c48 │ │ │ │ - b 0x11bb47c │ │ │ │ + blx 0x97c8f0 │ │ │ │ + blx 0x1f8c74 │ │ │ │ + b 0x11bb4a8 │ │ │ │ svclt 0x005c020c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x11cd080 │ │ │ │ + blx 0x11cd0ac │ │ │ │ ldrmi pc, [r0], -r0, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0120 │ │ │ │ @ instruction: 0xf1cc0e20 │ │ │ │ - blx 0x17d8f4 │ │ │ │ - blx 0x1f947c │ │ │ │ - blx 0x9b88ac │ │ │ │ + blx 0x17d920 │ │ │ │ + blx 0x1f94a8 │ │ │ │ + blx 0x9b88d8 │ │ │ │ msrmi CPSR_c, #14, 28 @ 0xe0 │ │ │ │ vst1.8 {d15-d16}, [ip], r2 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0xa0dd24 │ │ │ │ + blx 0xa0dd50 │ │ │ │ @ instruction: 0xf1bcfe0c │ │ │ │ - blx 0x13d514 │ │ │ │ - b 0x14b98ac │ │ │ │ + blx 0x13d540 │ │ │ │ + b 0x14b98d8 │ │ │ │ svclt 0x005c0e05 │ │ │ │ vst1.16 {d15-d16}, [r4], r1 │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00084572 │ │ │ │ lsrsle r4, r2, r6 │ │ │ │ @@ -241751,46 +241760,46 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xc7c8e0 │ │ │ │ + blle 0xc7c90c │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ eorcc pc, r0, #12976128 @ 0xc60000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x97f58c │ │ │ │ - blx 0x9f8548 │ │ │ │ + blx 0x97f5b8 │ │ │ │ + blx 0x9f8574 │ │ │ │ @ instruction: 0xf1aef10e │ │ │ │ - blx 0x1bfd98 │ │ │ │ - b 0x113b54c │ │ │ │ - blx 0x9bc550 │ │ │ │ - b 0x113bd5c │ │ │ │ + blx 0x1bfdc4 │ │ │ │ + b 0x113b578 │ │ │ │ + blx 0x9bc57c │ │ │ │ + b 0x113bd88 │ │ │ │ andcs r0, r0, #14 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0e20 │ │ │ │ - blx 0x1bc5c8 │ │ │ │ + blx 0x1bc5f4 │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x17d5d0 │ │ │ │ + blx 0x17d5fc │ │ │ │ @ instruction: 0xf1acfe0e │ │ │ │ - blx 0x97d9d8 │ │ │ │ - b 0x117855c │ │ │ │ + blx 0x97da04 │ │ │ │ + b 0x1178588 │ │ │ │ movwmi r0, #4366 @ 0x110e │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ vst1.8 {d15-d16}, [r4], r1 │ │ │ │ vseleq.f32 s30, s24, s1 │ │ │ │ @ instruction: 0xf505fa21 │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ @@ -241799,60 +241808,60 @@ │ │ │ │ @ instruction: 0xd1b34572 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf1ccc00c │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x6c029c │ │ │ │ + blle 0x6c02c8 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4604db1b │ │ │ │ svceq 0x003ff1be │ │ │ │ tstmi sl, #3520 @ 0xdc0 │ │ │ │ @ instruction: 0xf04fd00e │ │ │ │ @ instruction: 0xf8c40c01 │ │ │ │ @ instruction: 0xf06fc220 │ │ │ │ - b 0x1ccc9c0 │ │ │ │ - b 0xfe158950 │ │ │ │ + b 0x1ccc9ec │ │ │ │ + b 0xfe15897c │ │ │ │ andcs r7, r0, #-1073741768 @ 0xc0000038 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf10cbd30 │ │ │ │ @ instruction: 0xf1cc31ff │ │ │ │ @ instruction: 0xf1b10c21 │ │ │ │ - blx 0x97c66c │ │ │ │ - blx 0x1f8df4 │ │ │ │ - b 0x11bb624 │ │ │ │ + blx 0x97c698 │ │ │ │ + blx 0x1f8e20 │ │ │ │ + b 0x11bb650 │ │ │ │ svclt 0x005c020c │ │ │ │ @ instruction: 0xf000fa43 │ │ │ │ - blx 0x11cd208 │ │ │ │ + blx 0x11cd234 │ │ │ │ ldmdaeq r0, {r0, r8, ip, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ sbcvc lr, r1, r0, asr #20 │ │ │ │ stmne r0, {r0, r3, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1aebd30 │ │ │ │ @ instruction: 0xf1ce0c20 │ │ │ │ - blx 0x1bc6a8 │ │ │ │ - blx 0x1b8a64 │ │ │ │ - blx 0x9bb660 │ │ │ │ - b 0x1178634 │ │ │ │ + blx 0x1bc6d4 │ │ │ │ + blx 0x1b8a90 │ │ │ │ + blx 0x9bb68c │ │ │ │ + b 0x1178660 │ │ │ │ movwmi r0, #4364 @ 0x110c │ │ │ │ stceq 1, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ @ instruction: 0xf00efa02 │ │ │ │ - blx 0x14de58 │ │ │ │ - blx 0x93b678 │ │ │ │ - b 0x1138684 │ │ │ │ + blx 0x14de84 │ │ │ │ + blx 0x93b6a4 │ │ │ │ + b 0x11386b0 │ │ │ │ @ instruction: 0xf1be000c │ │ │ │ - blx 0x113f6d4 │ │ │ │ + blx 0x113f700 │ │ │ │ svclt 0x005cfe0e │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ svclt 0x00084573 │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xd1a24628 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -241862,35 +241871,35 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xebca9c │ │ │ │ + blle 0xebcac8 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ eorcc pc, r0, #12976128 @ 0xc60000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cebc80 │ │ │ │ + b 0x1cebcac │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x97ff4c │ │ │ │ - blx 0x1f8700 │ │ │ │ - blx 0x9f8ad8 │ │ │ │ + blx 0x97ff78 │ │ │ │ + blx 0x1f872c │ │ │ │ + blx 0x9f8b04 │ │ │ │ movwmi pc, #36366 @ 0x8e0e @ │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - b 0x14be7e8 │ │ │ │ - b 0x10fcc5c │ │ │ │ + b 0x14be814 │ │ │ │ + b 0x10fcc88 │ │ │ │ stmiane r0, {r2, r3, r6, r7, ip, sp, lr}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -241899,48 +241908,48 @@ │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0x18d334 │ │ │ │ - blx 0x178764 │ │ │ │ - blx 0x939748 │ │ │ │ - blx 0x97bf6c │ │ │ │ - b 0x14b9b54 │ │ │ │ - b 0x147ff54 │ │ │ │ - blx 0x93ff5c │ │ │ │ + blx 0x18d360 │ │ │ │ + blx 0x178790 │ │ │ │ + blx 0x939774 │ │ │ │ + blx 0x97bf98 │ │ │ │ + b 0x14b9b80 │ │ │ │ + b 0x147ff80 │ │ │ │ + blx 0x93ff88 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ andcs sp, r0, #-2147483606 @ 0x8000002a │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db5f0 │ │ │ │ @ instruction: 0xf1c11014 │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x12c0428 │ │ │ │ + blle 0x12c0454 │ │ │ │ @ instruction: 0xf1be461e │ │ │ │ - blle 0x13c0374 │ │ │ │ + blle 0x13c03a0 │ │ │ │ svceq 0x002ff1be │ │ │ │ @ instruction: 0xf1aedc3e │ │ │ │ @ instruction: 0xf1ce0120 │ │ │ │ - blx 0x17f804 │ │ │ │ - blx 0x1f978c │ │ │ │ - blx 0x9b8bc4 │ │ │ │ + blx 0x17f830 │ │ │ │ + blx 0x1f97b8 │ │ │ │ + blx 0x9b8bf0 │ │ │ │ msrmi CPSR_c, #12, 24 @ 0xc00 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ - b 0x113d7c0 │ │ │ │ - blx 0x8ccc10 │ │ │ │ + b 0x113d7ec │ │ │ │ + blx 0x8ccc3c │ │ │ │ strne pc, [ip], #-3212 @ 0xfffff374 │ │ │ │ @ instruction: 0x4c01ea4c │ │ │ │ smlawteq r0, lr, r1, pc @ │ │ │ │ - blx 0x20e04c │ │ │ │ - blx 0xc39bb8 │ │ │ │ + blx 0x20e078 │ │ │ │ + blx 0xc39be4 │ │ │ │ msrmi CPSR_fc, #-2147483645 @ 0x80000003 │ │ │ │ streq pc, [r0, #-446]! @ 0xfffffe42 │ │ │ │ @ instruction: 0xfe0efa47 │ │ │ │ @ instruction: 0x412cbf5c │ │ │ │ ldrbmi r4, [r3, #-801]! @ 0xfffffcdf │ │ │ │ addmi fp, sl, #8, 30 │ │ │ │ strbtmi fp, [r3], -r4, lsl #30 │ │ │ │ @@ -241955,115 +241964,115 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ mvnle r4, sl, lsl r3 │ │ │ │ ldrmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xfc814 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xfc840 │ │ │ │ smlawteq r1, r1, r1, pc @ │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1bc430a │ │ │ │ svclt 0x005c0120 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x11cd454 │ │ │ │ + blx 0x11cd480 │ │ │ │ strmi pc, [lr], -ip, lsl #2 │ │ │ │ @ instruction: 0xf0020853 │ │ │ │ - b 0x11bd03c │ │ │ │ - b 0x14d9740 │ │ │ │ + b 0x11bd068 │ │ │ │ + b 0x14d976c │ │ │ │ ldmne sl, {r0, r5, r6, sl, fp} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - b 0x14e9294 │ │ │ │ - b 0x114cc7c │ │ │ │ - b 0x11ccc98 │ │ │ │ + b 0x14e92c0 │ │ │ │ + b 0x114cca8 │ │ │ │ + b 0x11cccc4 │ │ │ │ strne r4, [r9], #-769 @ 0xfffffcff │ │ │ │ svclt 0x0008458c │ │ │ │ @ instruction: 0xd1bb429a │ │ │ │ svclt 0x0000e7d0 │ │ │ │ @ instruction: 0x4686b570 │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0030f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb31 │ │ │ │ @ instruction: 0xf1710f30 │ │ │ │ - ble 0x16fcc84 │ │ │ │ + ble 0x16fccb0 │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ vst1.8 {d15-d16}, [r1], r2 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4897 @ 0x1321 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ - blx 0x9292d0 │ │ │ │ - blx 0x17a0e0 │ │ │ │ - blx 0x9798c4 │ │ │ │ + blx 0x9292fc │ │ │ │ + blx 0x17a10c │ │ │ │ + blx 0x9798f0 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x94d56c │ │ │ │ + blx 0x94d598 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ @ instruction: 0xf04fd006 │ │ │ │ movwcs r3, #4351 @ 0x10ff │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ eorcc pc, r0, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cebea0 │ │ │ │ + b 0x1cebecc │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ - blx 0x97cd68 │ │ │ │ - blx 0x1f911c │ │ │ │ + blx 0x97cd94 │ │ │ │ + blx 0x1f9148 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ - b 0x14cd528 │ │ │ │ + b 0x14cd554 │ │ │ │ @ instruction: 0xf002015c │ │ │ │ ldmdaeq r2, {r0, r8, r9}^ │ │ │ │ sbcvc lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf14118d0 │ │ │ │ @ instruction: 0xf5b10100 │ │ │ │ bicsle r3, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8ce30ff │ │ │ │ @ instruction: 0xf64f3220 │ │ │ │ @ instruction: 0xe7d571ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x15abef8 │ │ │ │ + b 0x15abf24 │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ strb sp, [r7, r1, asr #3] │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0x485550 │ │ │ │ + blle 0x48557c │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x94d2a0 │ │ │ │ - blle 0x339564 │ │ │ │ + blx 0x94d2cc │ │ │ │ + blle 0x339590 │ │ │ │ vstrle s4, [fp, #-124] @ 0xffffff84 │ │ │ │ @ instruction: 0xb121460b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ ldrmi r2, [r8], -r0, lsr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vpmax.u8 d15, d2, d1 │ │ │ │ vpmax.s8 d15, d2, d19 │ │ │ │ @ instruction: 0xd1ef4291 │ │ │ │ svclt 0x0000e7f3 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x20060c │ │ │ │ + ble 0x200638 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0x10e75c │ │ │ │ - bcs 0x8f35d4 │ │ │ │ + bcs 0x10e788 │ │ │ │ + bcs 0x8f3600 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -242076,119 +242085,119 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f20 │ │ │ │ - blle 0x3855f4 │ │ │ │ - blle 0x4471f8 │ │ │ │ + blle 0x385620 │ │ │ │ + blle 0x447224 │ │ │ │ vldrle s4, [r6, #-124] @ 0xffffff84 │ │ │ │ @ instruction: 0xb121460b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ ldrmi r2, [r8], -r0, lsr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrsbmi r4, [r1], #50 @ 0x32 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmpeq r1, #3072 @ 0xc00 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x14e7ec │ │ │ │ - blx 0x9f9638 │ │ │ │ + blx 0x14e818 │ │ │ │ + blx 0x9f9664 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ strb sp, [r8, r4, ror #3]! │ │ │ │ subsmi fp, r3, #536870917 @ 0x20000005 │ │ │ │ svceq 0x001ff113 │ │ │ │ - blcs 0x133680 │ │ │ │ - blcs 0x8f3690 │ │ │ │ + blcs 0x1336ac │ │ │ │ + blcs 0x8f36bc │ │ │ │ cmplt r1, fp, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x114b274 │ │ │ │ + blx 0x114b2a0 │ │ │ │ @ instruction: 0xf000f002 │ │ │ │ - bl 0x1bd67c │ │ │ │ + bl 0x1bd6a8 │ │ │ │ tstcs r0, r0, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x14e844 │ │ │ │ - blx 0x11b9294 │ │ │ │ + blx 0x14e870 │ │ │ │ + blx 0x11b92c0 │ │ │ │ addsmi pc, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4610d1de │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec53ca0 │ │ │ │ + bl 0xfec53ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ ldc2 7, cr15, [r6], {238} @ 0xee │ │ │ │ - bls 0x1a2ec4 │ │ │ │ + bls 0x1a2ef0 │ │ │ │ @ instruction: 0xf1019b01 │ │ │ │ @ instruction: 0x46940e10 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ ldrmi r0, [ip], #79 @ 0x4f │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ - bl 0x18e35c │ │ │ │ + bl 0x18e388 │ │ │ │ @ instruction: 0xf7ee1403 │ │ │ │ strtmi pc, [r0], -r3, lsl #26 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ - ldrtne pc, [r8], r3, asr #4 @ │ │ │ │ + strbtne pc, [r8], r3, asr #4 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7ee9201 │ │ │ │ - bls 0x17bca4 │ │ │ │ + bls 0x17bcd0 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ ldrmi r3, [r3], -lr, lsl #10 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ ldrbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ streq lr, [r3, -r1, lsl #20] │ │ │ │ @ instruction: 0x0c01ea2c │ │ │ │ @ instruction: 0x0c07ea4c │ │ │ │ @ instruction: 0xf8ae4423 │ │ │ │ mvnle ip, r0 │ │ │ │ - bl 0x18e450 │ │ │ │ + bl 0x18e47c │ │ │ │ @ instruction: 0xf7ee04c4 │ │ │ │ strtmi pc, [r0], -r9, asr #25 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9201 │ │ │ │ - bls 0x17bc30 │ │ │ │ + bls 0x17bc5c │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ ldrmi r3, [r3], -ip, lsl #12 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcpl 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ smlabbeq r3, r5, sl, lr │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ @@ -242202,20 +242211,20 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec53dec │ │ │ │ + bl 0xfec53e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ - blx 0xffd3abba │ │ │ │ + blx 0xffd3abe6 │ │ │ │ @ instruction: 0x9d069901 │ │ │ │ @ instruction: 0xf1019b00 │ │ │ │ @ instruction: 0xf0100210 │ │ │ │ @ instruction: 0xf1010f01 │ │ │ │ svclt 0x00180101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ adcmi r4, r3, #44, 8 @ 0x2c000000 │ │ │ │ @@ -242231,27 +242240,27 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls d15, [r8, #-748] @ 0xfffffd14 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ strcc r9, [lr], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, lr, r7, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s8, s2 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ - b 0x118dd40 │ │ │ │ + b 0x118dd6c │ │ │ │ adcmi r0, r3, #-536870912 @ 0xe0000000 │ │ │ │ strcs fp, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ mvnle r4, r6, ror #10 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ strtmi pc, [r0], -r1, lsr #24 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -242261,53 +242270,53 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls d15, [r8, #-508] @ 0xfffffe04 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ strcc r9, [ip], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcne 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andeq lr, r1, #132, 20 @ 0x84000 │ │ │ │ @ instruction: 0xf857442c │ │ │ │ adcmi lr, r3, #62 @ 0x3e │ │ │ │ strcs fp, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ - b 0x18e2a4 │ │ │ │ - b 0xfe17d548 │ │ │ │ + b 0x18e2d0 │ │ │ │ + b 0xfe17d574 │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ strtmi pc, [r0], -r5, ror #23 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec53f3c │ │ │ │ + bl 0xfec53f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ - blx 0x133ad0a │ │ │ │ + blx 0x133ad36 │ │ │ │ @ instruction: 0x9d069901 │ │ │ │ @ instruction: 0xf1019b00 │ │ │ │ @ instruction: 0xf0100210 │ │ │ │ @ instruction: 0xf1010f01 │ │ │ │ svclt 0x00180101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ svclt 0x00082c00 │ │ │ │ - blne 0x1a0e5e0 │ │ │ │ + blne 0x1a0e60c │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ @ instruction: 0x4620fbb5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -242315,29 +242324,29 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls d15, [r8, #-76] @ 0xffffffb4 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ strcc r9, [lr], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, lr, r7, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s8, s2 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ svclt 0x00082c00 │ │ │ │ - b 0x118e654 │ │ │ │ - blne 0x19fd620 │ │ │ │ + b 0x118e680 │ │ │ │ + blne 0x19fd64c │ │ │ │ @ instruction: 0xf8ac4566 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fb79 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -242345,29 +242354,29 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrne pc, [r8, r3, asr #4]! │ │ │ │ + strbne pc, [r8, r3, asr #4]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls s30, [r8, #-860] @ 0xfffffca4 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ strcc r9, [ip], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcne 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andeq lr, r1, #132, 20 @ 0x84000 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0xf857461c │ │ │ │ - blne 0x1a34f50 │ │ │ │ - b 0x18e3f4 │ │ │ │ - b 0xfe17d698 │ │ │ │ + blne 0x1a34f7c │ │ │ │ + b 0x18e420 │ │ │ │ + b 0xfe17d6c4 │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fb3d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -242388,24 +242397,24 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0018428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x331694 │ │ │ │ + b 0x3316c0 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c18c │ │ │ │ + b 0x40c1b8 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfff3aeb0 │ │ │ │ + blt 0xfff3aedc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ee4615 │ │ │ │ strmi pc, [r0], r7, ror #20 │ │ │ │ @@ -242420,17 +242429,17 @@ │ │ │ │ svclt 0x0018428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ce7d4 │ │ │ │ - blx 0x8bdb70 │ │ │ │ - b 0x11fc994 │ │ │ │ + b 0x9ce800 │ │ │ │ + blx 0x8bdb9c │ │ │ │ + b 0x11fc9c0 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000babf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242444,26 +242453,26 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ - b 0x140e578 │ │ │ │ + b 0x140e5a4 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x331784 │ │ │ │ + b 0x3317b0 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40c274 │ │ │ │ + b 0x40c2a0 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe23af98 │ │ │ │ + blt 0xfe23afc4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7eeb2d6 │ │ │ │ @ instruction: 0x4680f9f3 │ │ │ │ @@ -242477,17 +242486,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9ce8b8 │ │ │ │ - blx 0x8bdc58 │ │ │ │ - b 0x11fc270 │ │ │ │ + b 0x9ce8e4 │ │ │ │ + blx 0x8bdc84 │ │ │ │ + b 0x11fc29c │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000ba4d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242505,17 +242514,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsl #30 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ce928 │ │ │ │ - blx 0x8bdcc8 │ │ │ │ - b 0x11fcae8 │ │ │ │ + b 0x9ce954 │ │ │ │ + blx 0x8bdcf4 │ │ │ │ + b 0x11fcb14 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000ba15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242525,18 +242534,18 @@ │ │ │ │ strmi pc, [r0], r3, lsl #19 │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ @ instruction: 0xf1a5f93d │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d4d08 │ │ │ │ + b 0x14d4d34 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsl #30 │ │ │ │ - blx 0x8c5104 │ │ │ │ + blx 0x8c5130 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -242558,17 +242567,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0008428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x33193c │ │ │ │ + b 0x331968 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c434 │ │ │ │ + b 0x40c460 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r4!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -242590,17 +242599,17 @@ │ │ │ │ svclt 0x0008428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cea7c │ │ │ │ - blx 0x8bde18 │ │ │ │ - b 0x11fcc3c │ │ │ │ + b 0x9ceaa8 │ │ │ │ + blx 0x8bde44 │ │ │ │ + b 0x11fcc68 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b96b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242614,19 +242623,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ - b 0x140e820 │ │ │ │ + b 0x140e84c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x331a2c │ │ │ │ + b 0x331a58 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40c51c │ │ │ │ + b 0x40c548 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r0!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -242647,17 +242656,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9ceb60 │ │ │ │ - blx 0x8bdf00 │ │ │ │ - b 0x11fc518 │ │ │ │ + b 0x9ceb8c │ │ │ │ + blx 0x8bdf2c │ │ │ │ + b 0x11fc544 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b8f9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242675,17 +242684,17 @@ │ │ │ │ sadd16mi fp, r8, r4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cebd0 │ │ │ │ - blx 0x8bdf70 │ │ │ │ - b 0x11fcd90 │ │ │ │ + b 0x9cebfc │ │ │ │ + blx 0x8bdf9c │ │ │ │ + b 0x11fcdbc │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b8c1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242695,18 +242704,18 @@ │ │ │ │ strmi pc, [r0], pc, lsr #16 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5ffe9 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d4fb0 │ │ │ │ + b 0x14d4fdc │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ uqadd16mi fp, r0, r4 │ │ │ │ - blx 0x8c53ac │ │ │ │ + blx 0x8c53d8 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -242728,17 +242737,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0038428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x331be4 │ │ │ │ + b 0x331c10 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c6dc │ │ │ │ + b 0x40c708 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt r0, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -242760,17 +242769,17 @@ │ │ │ │ svclt 0x0038428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ced24 │ │ │ │ - blx 0x8be0c0 │ │ │ │ - b 0x11fcee4 │ │ │ │ + b 0x9ced50 │ │ │ │ + blx 0x8be0ec │ │ │ │ + b 0x11fcf10 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b817 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242784,19 +242793,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3896 @ 0xf38 │ │ │ │ - b 0x140eac8 │ │ │ │ + b 0x140eaf4 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x331cd4 │ │ │ │ + b 0x331d00 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40c7c4 │ │ │ │ + b 0x40c7f0 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00dcf7ed │ │ │ │ @@ -242817,17 +242826,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cee08 │ │ │ │ - blx 0x8be1a8 │ │ │ │ - b 0x11fc7c0 │ │ │ │ + b 0x9cee34 │ │ │ │ + blx 0x8be1d4 │ │ │ │ + b 0x11fc7ec │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bfa5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242845,17 +242854,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsr #30 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cee78 │ │ │ │ - blx 0x8be218 │ │ │ │ - b 0x11fd038 │ │ │ │ + b 0x9ceea4 │ │ │ │ + blx 0x8be244 │ │ │ │ + b 0x11fd064 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bf6d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242865,18 +242874,18 @@ │ │ │ │ pkhtbmi pc, r0, fp, asr #29 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fe95 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5258 │ │ │ │ + b 0x14d5284 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsr #30 │ │ │ │ - blx 0x8c5654 │ │ │ │ + blx 0x8c5680 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -242898,17 +242907,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0098428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x331e8c │ │ │ │ + b 0x331eb8 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c984 │ │ │ │ + b 0x40c9b0 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 7, 15, cr15, cr12, cr13, {7} │ │ │ │ @@ -242930,17 +242939,17 @@ │ │ │ │ svclt 0x0098428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cefcc │ │ │ │ - blx 0x8be368 │ │ │ │ - b 0x11fd18c │ │ │ │ + b 0x9ceff8 │ │ │ │ + blx 0x8be394 │ │ │ │ + b 0x11fd1b8 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bec3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242954,19 +242963,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3992 @ 0xf98 │ │ │ │ - b 0x140ed70 │ │ │ │ + b 0x140ed9c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x331f7c │ │ │ │ + b 0x331fa8 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40ca6c │ │ │ │ + b 0x40ca98 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 7, 8, cr15, cr8, cr13, {7} │ │ │ │ @@ -242987,17 +242996,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cf0b0 │ │ │ │ - blx 0x8be450 │ │ │ │ - b 0x11fca68 │ │ │ │ + b 0x9cf0dc │ │ │ │ + blx 0x8be47c │ │ │ │ + b 0x11fca94 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be51 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243015,17 +243024,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsl #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf120 │ │ │ │ - blx 0x8be4c0 │ │ │ │ - b 0x11fd2e0 │ │ │ │ + b 0x9cf14c │ │ │ │ + blx 0x8be4ec │ │ │ │ + b 0x11fd30c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243035,18 +243044,18 @@ │ │ │ │ strmi pc, [r0], r7, lsl #27 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fd41 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5500 │ │ │ │ + b 0x14d552c │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsl #31 │ │ │ │ - blx 0x8c58fc │ │ │ │ + blx 0x8c5928 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -243068,17 +243077,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00b8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x332134 │ │ │ │ + b 0x332160 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40cc2c │ │ │ │ + b 0x40cc58 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r8, #948]! @ 0x3b4 │ │ │ │ @@ -243100,17 +243109,17 @@ │ │ │ │ svclt 0x00b8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf274 │ │ │ │ - blx 0x8be610 │ │ │ │ - b 0x11fd434 │ │ │ │ + b 0x9cf2a0 │ │ │ │ + blx 0x8be63c │ │ │ │ + b 0x11fd460 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bd6f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243124,19 +243133,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - b 0x140f018 │ │ │ │ + b 0x140f044 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x332224 │ │ │ │ + b 0x332250 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40cd14 │ │ │ │ + b 0x40cd40 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [r4, #-948]! @ 0xfffffc4c │ │ │ │ @@ -243157,17 +243166,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cf358 │ │ │ │ - blx 0x8be6f8 │ │ │ │ - b 0x11fcd10 │ │ │ │ + b 0x9cf384 │ │ │ │ + blx 0x8be724 │ │ │ │ + b 0x11fcd3c │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bcfd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243185,17 +243194,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsr #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf3c8 │ │ │ │ - blx 0x8be768 │ │ │ │ - b 0x11fd588 │ │ │ │ + b 0x9cf3f4 │ │ │ │ + blx 0x8be794 │ │ │ │ + b 0x11fd5b4 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bcc5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243205,18 +243214,18 @@ │ │ │ │ @ instruction: 0x4680fc33 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fbed │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d57a8 │ │ │ │ + b 0x14d57d4 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsr #31 │ │ │ │ - blx 0x8c5ba4 │ │ │ │ + blx 0x8c5bd0 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -243238,17 +243247,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00a8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x3323dc │ │ │ │ + b 0x332408 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40ced4 │ │ │ │ + b 0x40cf00 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrrclt 7, 14, pc, r4, cr13 @ │ │ │ │ @@ -243270,17 +243279,17 @@ │ │ │ │ svclt 0x00a8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf51c │ │ │ │ - blx 0x8be8b8 │ │ │ │ - b 0x11fd6dc │ │ │ │ + b 0x9cf548 │ │ │ │ + blx 0x8be8e4 │ │ │ │ + b 0x11fd708 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bc1b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243294,26 +243303,26 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4008 @ 0xfa8 │ │ │ │ - b 0x140f2c0 │ │ │ │ + b 0x140f2ec │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x3324cc │ │ │ │ + b 0x3324f8 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40cfbc │ │ │ │ + b 0x40cfe8 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff93bcdc │ │ │ │ + bllt 0xff93bd08 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7edb256 │ │ │ │ strmi pc, [r0], pc, asr #22 │ │ │ │ @@ -243327,17 +243336,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cf600 │ │ │ │ - blx 0x8be9a0 │ │ │ │ - b 0x11fcfb8 │ │ │ │ + b 0x9cf62c │ │ │ │ + blx 0x8be9cc │ │ │ │ + b 0x11fcfe4 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bba9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243355,17 +243364,17 @@ │ │ │ │ @ instruction: 0x4618bfb4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf670 │ │ │ │ - blx 0x8bea10 │ │ │ │ - b 0x11fd830 │ │ │ │ + b 0x9cf69c │ │ │ │ + blx 0x8bea3c │ │ │ │ + b 0x11fd85c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bb71 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243375,28 +243384,28 @@ │ │ │ │ pkhtbmi pc, r0, pc, asr #21 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fa99 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5a50 │ │ │ │ + b 0x14d5a7c │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0x4660bfb4 │ │ │ │ - blx 0x8c5e4c │ │ │ │ + blx 0x8c5e78 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ stccs 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfbbe28 │ │ │ │ + bllt 0xfbbe54 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ strmi pc, [r0], r9, lsr #21 │ │ │ │ @@ -243408,24 +243417,24 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00d8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x332684 │ │ │ │ + b 0x3326b0 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40d17c │ │ │ │ + b 0x40d1a8 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x13be9c │ │ │ │ + bllt 0x13bec8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ strmi pc, [r0], pc, ror #20 │ │ │ │ @@ -243440,17 +243449,17 @@ │ │ │ │ svclt 0x00d8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf7c4 │ │ │ │ - blx 0x8beb60 │ │ │ │ - b 0x11fd984 │ │ │ │ + b 0x9cf7f0 │ │ │ │ + blx 0x8beb8c │ │ │ │ + b 0x11fd9b0 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bac7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243464,26 +243473,26 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ - b 0x140f568 │ │ │ │ + b 0x140f594 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x332774 │ │ │ │ + b 0x3327a0 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40d264 │ │ │ │ + b 0x40d290 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe43bf84 │ │ │ │ + blt 0xfe43bfb0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7edb256 │ │ │ │ @ instruction: 0x4680f9fb │ │ │ │ @@ -243497,17 +243506,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cf8a8 │ │ │ │ - blx 0x8bec48 │ │ │ │ - b 0x11fd260 │ │ │ │ + b 0x9cf8d4 │ │ │ │ + blx 0x8bec74 │ │ │ │ + b 0x11fd28c │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000ba55 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243525,17 +243534,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, asr #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf918 │ │ │ │ - blx 0x8becb8 │ │ │ │ - b 0x11fdad8 │ │ │ │ + b 0x9cf944 │ │ │ │ + blx 0x8bece4 │ │ │ │ + b 0x11fdb04 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000ba1d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243545,18 +243554,18 @@ │ │ │ │ strmi pc, [r0], fp, lsl #19 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5f945 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5cf8 │ │ │ │ + b 0x14d5d24 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, asr #31 │ │ │ │ - blx 0x8c60f4 │ │ │ │ + blx 0x8c6120 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -243578,17 +243587,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00c8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x33292c │ │ │ │ + b 0x332958 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40d424 │ │ │ │ + b 0x40d450 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt ip!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -243610,17 +243619,17 @@ │ │ │ │ svclt 0x00c8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cfa6c │ │ │ │ - blx 0x8bee08 │ │ │ │ - b 0x11fdc2c │ │ │ │ + b 0x9cfa98 │ │ │ │ + blx 0x8bee34 │ │ │ │ + b 0x11fdc58 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b973 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243634,19 +243643,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ - b 0x140f810 │ │ │ │ + b 0x140f83c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x332a1c │ │ │ │ + b 0x332a48 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40d50c │ │ │ │ + b 0x40d538 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r8!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -243667,17 +243676,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cfb50 │ │ │ │ - blx 0x8beef0 │ │ │ │ - b 0x11fd508 │ │ │ │ + b 0x9cfb7c │ │ │ │ + blx 0x8bef1c │ │ │ │ + b 0x11fd534 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b901 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243695,17 +243704,17 @@ │ │ │ │ @ instruction: 0x4618bfd4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cfbc0 │ │ │ │ - blx 0x8bef60 │ │ │ │ - b 0x11fdd80 │ │ │ │ + b 0x9cfbec │ │ │ │ + blx 0x8bef8c │ │ │ │ + b 0x11fddac │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b8c9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243715,18 +243724,18 @@ │ │ │ │ @ instruction: 0x4680f837 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ @ instruction: 0xf1a5fff1 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5fa0 │ │ │ │ + b 0x14d5fcc │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0x4660bfd4 │ │ │ │ - blx 0x8c639c │ │ │ │ + blx 0x8c63c8 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -243739,50 +243748,50 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ ldrmi r4, [fp], lr, lsl #12 │ │ │ │ @ instruction: 0xf7ec4617 │ │ │ │ @ instruction: 0xf8b4ffff │ │ │ │ @ instruction: 0xf1a69cac │ │ │ │ vrhadd.s8 d16, d3, d8 │ │ │ │ - @ instruction: 0xf2c01cb8 │ │ │ │ + vqdmulh.s d17, d16, d0[6] │ │ │ │ @ instruction: 0xf1ab0c35 │ │ │ │ strmi r0, [r0], r8, lsl #12 │ │ │ │ @ instruction: 0xf10b3f08 │ │ │ │ strls r0, [r1], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf589fa5f │ │ │ │ svcmi 0x0008f856 │ │ │ │ svccc 0x0008f857 │ │ │ │ @ instruction: 0xf088fa5f │ │ │ │ svc 0x0008f851 │ │ │ │ - beq 0xff279048 │ │ │ │ + beq 0xff279074 │ │ │ │ eorspl pc, r5, ip, asr r8 @ │ │ │ │ - b 0xfe20e5ac │ │ │ │ + b 0xfe20e5d8 │ │ │ │ ldmdavs r2!, {r1, r2, r3, sl}^ │ │ │ │ @ instruction: 0xf8da402b │ │ │ │ subsmi r5, ip, r4 │ │ │ │ - b 0x14d861c │ │ │ │ + b 0x14d8648 │ │ │ │ vqshrn.u16 d18, , #8 │ │ │ │ subsmi r2, r3, pc, lsl #16 │ │ │ │ - b 0x1cfb08 │ │ │ │ - bl 0x3ff054 │ │ │ │ + b 0x1cfb34 │ │ │ │ + bl 0x3ff080 │ │ │ │ @ instruction: 0xf85c05c0 │ │ │ │ - b 0x1fe508 │ │ │ │ + b 0x1fe534 │ │ │ │ stmdavs r8, {sl}^ │ │ │ │ streq lr, [lr], #-2692 @ 0xfffff57c │ │ │ │ - b 0xfe196484 │ │ │ │ + b 0xfe1964b0 │ │ │ │ stmdavs ip!, {r9}^ │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #18947 @ 0x4a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ bicle r6, fp, fp, asr #32 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt sl!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec5567c │ │ │ │ + bl 0xfec556a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xffacf7ec │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xff66f7ec │ │ │ │ movweq lr, #2565 @ 0xa05 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @@ -243790,62 +243799,62 @@ │ │ │ │ andeq lr, r0, #139264 @ 0x22000 │ │ │ │ addslt r4, fp, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf8c44313 │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed4038 │ │ │ │ svclt 0x0000b81b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec556bc │ │ │ │ + bl 0xfec556e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ @ instruction: 0xff8af7ec │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xff44f7ec │ │ │ │ ldmdbcs r0, {r0, r8, fp, ip, pc} │ │ │ │ strmi sp, [r2], -r2, lsr #16 │ │ │ │ @ instruction: 0xf04fb199 │ │ │ │ @ instruction: 0xf1c13cff │ │ │ │ @ instruction: 0xf1a10340 │ │ │ │ @ instruction: 0xf1c10e20 │ │ │ │ - blx 0xbfe970 │ │ │ │ + blx 0xbfe99c │ │ │ │ eormi pc, r8, r3, lsl #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @ instruction: 0xf101fa2c │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ andmi r4, r3, fp, lsl #6 │ │ │ │ @ instruction: 0xf8d4b299 │ │ │ │ strtmi r3, [r0], -ip, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8c4430b │ │ │ │ andlt r3, r3, ip, lsr #25 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00e4f7ec │ │ │ │ - tstpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorscs pc, r4, fp, asr #12 │ │ │ │ + rsbcs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18722b9 │ │ │ │ - svclt 0x0000fd1d │ │ │ │ - eorseq r2, r5, r4, ror #27 │ │ │ │ + svclt 0x0000fd1f │ │ │ │ + eorseq r2, r5, r4, lsl lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec55748 │ │ │ │ + bl 0xfec55774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xff44f7ec │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x36103eff │ │ │ │ @ instruction: 0xf91e2500 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ - blcs 0x101570 │ │ │ │ + blcs 0x10159c │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - blcs 0xfe12b0e4 │ │ │ │ + blcs 0xfe12b110 │ │ │ │ cmncs pc, #4, 30 │ │ │ │ @ instruction: 0xb1024694 │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strhle r4, [r8, #33]! @ 0x21 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ @@ -243859,23 +243868,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5ff0f │ │ │ │ cdpne 14, 11, cr0, cr1, cr2, {0} │ │ │ │ vrshl.s8 d19, d14, d3 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ andcs r0, r0, #55574528 @ 0x3500000 │ │ │ │ svccc 0x0002f93e │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - blcs 0x1005e4 │ │ │ │ + blcs 0x100610 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ - b 0xc2b05c │ │ │ │ + b 0xc2b088 │ │ │ │ @ instruction: 0xf5b30c07 │ │ │ │ svclt 0x00084f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf647bf08 │ │ │ │ ldrshtmi r7, [fp], -pc │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ @@ -243892,76 +243901,76 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fecd │ │ │ │ svcne 0x00310e04 │ │ │ │ vrshl.s8 d19, d12, d3 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ andcs r0, r0, #55574528 @ 0x3500000 │ │ │ │ svccc 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ @ instruction: 0xf1b3c03c │ │ │ │ svclt 0x00044f00 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - b 0x118e870 │ │ │ │ - b 0x1beea8 │ │ │ │ + b 0x118e89c │ │ │ │ + b 0x1beed4 │ │ │ │ vsubw.u8 q8, q0, d12 │ │ │ │ rsbsmi r1, fp, pc │ │ │ │ andvs r4, fp, lr, lsr #11 │ │ │ │ @ instruction: 0xb122d1e0 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x001ef7ec │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec558b4 │ │ │ │ + bl 0xfec558e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ cdp2 7, 8, cr15, cr14, cr12, {7} │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x36103eff │ │ │ │ @ instruction: 0xf91e2500 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ @ instruction: 0xf1130c00 │ │ │ │ svclt 0x00040f80 │ │ │ │ @ instruction: 0x4694237f │ │ │ │ subsmi sp, fp, #0 │ │ │ │ andvc fp, fp, r2, lsl #2 │ │ │ │ - b 0x124aaf4 │ │ │ │ + b 0x124ab20 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xb125d1e9 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 7, 14, cr15, cr12, cr12, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vqshl.s64 d17, d24, #0 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0xf7ec0735 │ │ │ │ mrcne 14, 5, APSR_nzcv, cr2, cr7, {2} │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ ands r2, r3, r0, lsl #10 │ │ │ │ - blx 0x18cf0ac │ │ │ │ + blx 0x18cf0d8 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x1272350 │ │ │ │ + b 0x127237c │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ adcsmi r0, r2, #143 @ 0x8f │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ andle r8, fp, fp │ │ │ │ @@ -243982,15 +243991,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fe19 │ │ │ │ svcne 0x00310e04 │ │ │ │ vrshl.s8 d19, d12, d3 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ andcs r0, r0, #55574528 @ 0x3500000 │ │ │ │ svccc 0x0004f85e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ subsmi sp, fp, #29 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ @@ -244006,20 +244015,20 @@ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec41f0 │ │ │ │ @ instruction: 0xf000be6f │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ ldrb r4, [sp, r0, lsl #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec55a1c │ │ │ │ + bl 0xfec55a48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ec2100 │ │ │ │ - bls 0x13df94 │ │ │ │ + bls 0x13dfc0 │ │ │ │ @ instruction: 0x1e539901 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf993d00f │ │ │ │ @ instruction: 0xf891c000 │ │ │ │ @ instruction: 0xf1bce000 │ │ │ │ @@ -244031,71 +244040,71 @@ │ │ │ │ vaddl.u8 q14, d0, d0 │ │ │ │ addsmi r0, r3, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec4010 │ │ │ │ svclt 0x0000be39 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55a80 │ │ │ │ + bl 0xfec55aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2 7, cr15, [r8, #944]! @ 0x3b0 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ @ instruction: 0xf9320535 │ │ │ │ - blx 0x18ce4ac │ │ │ │ + blx 0x18ce4d8 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xfeaec │ │ │ │ + blcs 0xfeb18 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvs pc, lr, r5, asr r8 @ │ │ │ │ ldrmi fp, [ip, #667] @ 0x29b │ │ │ │ - b 0x2ae570 │ │ │ │ - b 0x2820f4 │ │ │ │ - b 0xc020d4 │ │ │ │ - b 0x14818e4 │ │ │ │ + b 0x2ae59c │ │ │ │ + b 0x282120 │ │ │ │ + b 0xc02100 │ │ │ │ + b 0x1481910 │ │ │ │ addsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec40f8 │ │ │ │ svclt 0x0000be05 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55ae8 │ │ │ │ + bl 0xfec55b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ streq pc, [ip, #-258] @ 0xfffffefe │ │ │ │ ldc2l 7, cr15, [r2, #-944]! @ 0xfffffc50 │ │ │ │ vrecps.f32 d17, d3, d17 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0xf8540635 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ - b 0xfe1ca520 │ │ │ │ - bl 0xfec1dca0 │ │ │ │ + b 0xfe1ca54c │ │ │ │ + bl 0xfec1dccc │ │ │ │ sbclt r7, r3, #58112 @ 0xe300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, r3, r6, asr r8 @ │ │ │ │ svclt 0x002c4562 │ │ │ │ movweq lr, #10882 @ 0x2a82 │ │ │ │ movweq lr, #51842 @ 0xca82 │ │ │ │ - b 0x1cf3c4 │ │ │ │ - b 0xfe1bf56c │ │ │ │ + b 0x1cf3f0 │ │ │ │ + b 0xfe1bf598 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [r2, #944] @ 0x3b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec55b4c │ │ │ │ + bl 0xfec55b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ec2100 │ │ │ │ - bls 0x13de64 │ │ │ │ + bls 0x13de90 │ │ │ │ @ instruction: 0x1e539901 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf993d00f │ │ │ │ @ instruction: 0xf891c000 │ │ │ │ @ instruction: 0xf1bce000 │ │ │ │ @@ -244107,144 +244116,144 @@ │ │ │ │ vaddl.u8 q14, d0, d0 │ │ │ │ addsmi r0, r3, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec4010 │ │ │ │ svclt 0x0000bda1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55bb0 │ │ │ │ + bl 0xfec55bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ ldc2 7, cr15, [r0, #-944] @ 0xfffffc50 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vshl.s64 d17, d24, #0 │ │ │ │ + vmls.f d17, d16, d0[6] │ │ │ │ @ instruction: 0xf9320535 │ │ │ │ - blx 0x18ce5dc │ │ │ │ + blx 0x18ce608 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xfec1c │ │ │ │ + blcs 0xfec48 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvs pc, lr, r5, asr r8 @ │ │ │ │ ldrmi fp, [ip, #667] @ 0x29b │ │ │ │ - b 0x2ae840 │ │ │ │ - b 0x282224 │ │ │ │ - b 0xc02204 │ │ │ │ - b 0x1481a14 │ │ │ │ + b 0x2ae86c │ │ │ │ + b 0x282250 │ │ │ │ + b 0xc02230 │ │ │ │ + b 0x1481a40 │ │ │ │ addsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec40f8 │ │ │ │ svclt 0x0000bd6d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55c18 │ │ │ │ + bl 0xfec55c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ streq pc, [ip, #-258] @ 0xfffffefe │ │ │ │ ldc2l 7, cr15, [sl], {236} @ 0xec │ │ │ │ vrecps.f32 d17, d3, d17 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0xf8540635 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ - b 0xfe1ca650 │ │ │ │ - bl 0xfec1ddd0 │ │ │ │ + b 0xfe1ca67c │ │ │ │ + bl 0xfec1ddfc │ │ │ │ sbclt r7, r3, #58112 @ 0xe300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, r3, r6, asr r8 @ │ │ │ │ svclt 0x00944562 │ │ │ │ movweq lr, #10882 @ 0x2a82 │ │ │ │ movweq lr, #51842 @ 0xca82 │ │ │ │ - b 0x1cf4f4 │ │ │ │ - b 0xfe1bf69c │ │ │ │ + b 0x1cf520 │ │ │ │ + b 0xfe1bf6c8 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [sl, #-944]! @ 0xfffffc50 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd04f0 │ │ │ │ + blmi 0xbd051c │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [ip], {236} @ 0xec │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0484 │ │ │ │ + bhi 0xfd04b0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf8a6f725 │ │ │ │ + @ instruction: 0xf890f725 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xfeec9 │ │ │ │ + streq pc, [pc, #965] @ 0xfeef5 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ stc2l 7, cr15, [ip], #944 @ 0x3b0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9ecf1bc │ │ │ │ + @ instruction: 0xf9f6f1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd05bc │ │ │ │ + blmi 0xbd05e8 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r8], #-944 @ 0xfffffc50 │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd054c │ │ │ │ + bhi 0xdd0578 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf84af725 │ │ │ │ + @ instruction: 0xf834f725 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244255,398 +244264,398 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf988f1bc │ │ │ │ + @ instruction: 0xf992f1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd0680 │ │ │ │ + blmi 0xbd06ac │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff63cbea │ │ │ │ + blx 0xff63cc16 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0614 │ │ │ │ + bhi 0xfd0640 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xffe2f724 │ │ │ │ + @ instruction: 0xffccf724 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff059 │ │ │ │ + streq pc, [pc, #965] @ 0xff085 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ stc2 7, cr15, [r4], #-944 @ 0xfffffc50 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf924f1bc │ │ │ │ + @ instruction: 0xf92ef1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd074c │ │ │ │ + blmi 0xbd0778 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1d3ccb2 │ │ │ │ + blx 0x1d3ccde │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd06dc │ │ │ │ + bhi 0xdd0708 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf802f725 │ │ │ │ + @ instruction: 0xffecf724 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d7 │ │ │ │ - blx 0xff13cd1a │ │ │ │ + blx 0xff13cd46 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8c0f1bc │ │ │ │ + @ instruction: 0xf8caf1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd0810 │ │ │ │ + blmi 0xbd083c │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x43cd7a │ │ │ │ + blx 0x43cda6 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd07a4 │ │ │ │ + bhi 0xfd07d0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0x14bcaa2 │ │ │ │ + blx 0xf3cace │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff1e9 │ │ │ │ + streq pc, [pc, #965] @ 0xff215 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0x183cde2 │ │ │ │ + blx 0x183ce0e │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf85cf1bc │ │ │ │ + @ instruction: 0xf866f1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd08dc │ │ │ │ + blmi 0xbd0908 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfeb3ce40 │ │ │ │ + blx 0xfeb3ce6c │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd086c │ │ │ │ + bhi 0xdd0898 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - cdp2 7, 11, cr15, cr8, cr5, {1} │ │ │ │ + cdp2 7, 10, cr15, cr2, cr5, {1} │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d7 │ │ │ │ - blx 0xfff3cea8 │ │ │ │ + blx 0xfff3ced4 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xfff8f1bb │ │ │ │ + @ instruction: 0xf802f1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc109a0 │ │ │ │ + blmi 0xc109cc │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x123cf08 │ │ │ │ + blx 0x123cf34 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r1, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0934 │ │ │ │ + bhi 0xfd0960 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - cdp2 7, 5, cr15, cr2, cr4, {1} │ │ │ │ + cdp2 7, 3, cr15, cr12, cr4, {1} │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ - b 0x9cefe8 │ │ │ │ + b 0x9cf014 │ │ │ │ vsubw.u8 q8, q0, d2 │ │ │ │ movwmi r0, #12302 @ 0x300e │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff37d │ │ │ │ + streq pc, [pc, #965] @ 0xff3a9 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d5 │ │ │ │ - blx 0xfe5bcf74 │ │ │ │ + blx 0xfe5bcfa0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff92f1bb │ │ │ │ + @ instruction: 0xff9cf1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc10a70 │ │ │ │ + blmi 0xc10a9c │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9def7ec │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r2, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0a00 │ │ │ │ + bhi 0xdd0a2c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - cdp2 7, 7, cr15, cr0, cr4, {1} │ │ │ │ + cdp2 7, 5, cr15, cr10, cr4, {1} │ │ │ │ @ instruction: 0xf857b2e9 │ │ │ │ @ instruction: 0xf0202024 │ │ │ │ @ instruction: 0xf8584300 │ │ │ │ subsmi r1, r3, r1, lsr r0 │ │ │ │ subsmi r4, r3, fp │ │ │ │ eorcc pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d5 │ │ │ │ - blx 0xc3d040 │ │ │ │ + blx 0xc3d06c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff2cf1bb │ │ │ │ + @ instruction: 0xff36f1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd0b38 │ │ │ │ + blmi 0xbd0b64 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf978f7ec │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0acc │ │ │ │ + bhi 0xfd0af8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf92cf739 │ │ │ │ + @ instruction: 0xf916f739 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff511 │ │ │ │ + streq pc, [pc, #965] @ 0xff53d │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ @ instruction: 0xf9c8f7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 6, pc, cr8, cr11, {5} @ │ │ │ │ + mrc2 1, 6, pc, cr2, cr11, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd0c04 │ │ │ │ + blmi 0xbd0c30 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf914f7ec │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0b94 │ │ │ │ + bhi 0xdd0bc0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf908f739 │ │ │ │ + @ instruction: 0xf8f2f739 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244657,96 +244666,96 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 3, pc, cr4, cr11, {5} @ │ │ │ │ + mcr2 1, 3, pc, cr14, cr11, {5} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd0cc8 │ │ │ │ + blmi 0xbd0cf4 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b0f7ec │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0c5c │ │ │ │ + bhi 0xfd0c88 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf874f739 │ │ │ │ + @ instruction: 0xf85ef739 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff6a1 │ │ │ │ + streq pc, [pc, #965] @ 0xff6cd │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ @ instruction: 0xf900f7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 0, pc, cr0, cr11, {5} @ │ │ │ │ + mcr2 1, 0, pc, cr10, cr11, {5} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd0d94 │ │ │ │ + blmi 0xbd0dc0 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84cf7ec │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0d24 │ │ │ │ + bhi 0xdd0d50 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf850f739 │ │ │ │ + @ instruction: 0xf83af739 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244757,100 +244766,100 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [ip, #748] @ 0x2ec │ │ │ │ + stc2 1, cr15, [r6, #748]! @ 0x2ec │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc50e58 │ │ │ │ + blmi 0xc50e84 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffe8f7eb │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0dec │ │ │ │ + bhi 0xfd0e18 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xff98f738 │ │ │ │ + @ instruction: 0xff82f738 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff839 │ │ │ │ + streq pc, [pc, #965] @ 0xff865 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ @ instruction: 0xf834f7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r4, #-748]! @ 0xfffffd14 │ │ │ │ + ldc2 1, cr15, [lr, #-748]! @ 0xfffffd14 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc50f2c │ │ │ │ + blmi 0xc50f58 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff80f7eb │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0ebc │ │ │ │ + bhi 0xdd0ee8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xff70f738 │ │ │ │ + @ instruction: 0xff5af738 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244861,100 +244870,100 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [ip], {187} @ 0xbb │ │ │ │ + ldc2l 1, cr15, [r6], {187} @ 0xbb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc50ff8 │ │ │ │ + blmi 0xc51024 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff18f7eb │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0f8c │ │ │ │ + bhi 0xfd0fb8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - mrc2 7, 6, pc, cr8, cr8, {1} │ │ │ │ + mcr2 7, 6, pc, cr2, cr8, {1} @ │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff9d9 │ │ │ │ + streq pc, [pc, #965] @ 0xffa05 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ @ instruction: 0xff64f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [r4], #-748 @ 0xfffffd14 │ │ │ │ + stc2l 1, cr15, [lr], #-748 @ 0xfffffd14 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc510cc │ │ │ │ + blmi 0xc510f8 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 11, cr15, cr0, cr11, {7} │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd105c │ │ │ │ + bhi 0xdd1088 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - mrc2 7, 5, pc, cr0, cr8, {1} │ │ │ │ + mrc2 7, 4, pc, cr10, cr8, {1} │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244965,15 +244974,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x3be06 │ │ │ │ + stc2 1, cr15, [r6], {187} @ 0xbb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461fb091 │ │ │ │ strmi r4, [r3], r5, asr #22 │ │ │ │ @@ -244983,73 +244992,73 @@ │ │ │ │ ldmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ cdp2 7, 4, cr15, cr4, cr11, {7} │ │ │ │ stceq 1, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ - beq 0xebbb94 │ │ │ │ + beq 0xebbbc0 │ │ │ │ strmi r4, [r4], -r6, ror #12 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r4, sp, lsr #17 │ │ │ │ @ instruction: 0x0c02e9cd │ │ │ │ ldmdahi r9!, {r0, r2, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x0000f8b8 │ │ │ │ - blx 0x193d410 │ │ │ │ + blx 0x13bd43c │ │ │ │ svceq 0x0002f826 │ │ │ │ - streq pc, [pc], #964 @ 0xff788 │ │ │ │ + streq pc, [pc], #964 @ 0xff7b4 │ │ │ │ stmdaeq r2, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r3, [r2, #1794]! @ 0x702 │ │ │ │ strtmi sp, [ip], r6, lsr #32 │ │ │ │ andeq pc, r3, r4, lsl r0 @ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x07e3d0f0 │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90e14 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia lr!, {r2, ip} │ │ │ │ - bge 0x23f800 │ │ │ │ + bge 0x23f82c │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf837d0d1 │ │ │ │ @ instruction: 0xf8b81c04 │ │ │ │ @ instruction: 0xf7240000 │ │ │ │ - strb pc, [pc, sp, lsr #20] @ │ │ │ │ + bfi pc, r7, (invalid: 20:15) @ │ │ │ │ vqdmulh.s d25, d3, d1 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ ldmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ cdpne 12, 9, cr1, cr8, cr2, {0} │ │ │ │ streq pc, [lr, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3bf1b4 │ │ │ │ - blls 0x4d988c │ │ │ │ + blmi 0x3bf1e0 │ │ │ │ + blls 0x4d98b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000fb65 │ │ │ │ + svclt 0x0000fb6f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcne 0, cr11, [sp, #-564] @ 0xfffffdcc │ │ │ │ strcs r4, [r0], #-2889 @ 0xfffff4b7 │ │ │ │ @@ -245073,63 +245082,63 @@ │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r0, #37748736 @ 0x2400000 │ │ │ │ strle r3, [fp], #-552 @ 0xfffffdd8 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ - bhi 0xfea0d0 │ │ │ │ + bhi 0xfea0fc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf855d11c │ │ │ │ @ instruction: 0xf3c41b04 │ │ │ │ @ instruction: 0xf856140f │ │ │ │ @ instruction: 0xf7240b04 │ │ │ │ - @ instruction: 0x46d4fa33 │ │ │ │ - bleq 0x23da08 │ │ │ │ - beq 0x17bd1c │ │ │ │ + @ instruction: 0x46d4fa1d │ │ │ │ + bleq 0x23da34 │ │ │ │ + beq 0x17bd48 │ │ │ │ andeq pc, pc, r4, lsl r0 @ │ │ │ │ @ instruction: 0xf1bad1da │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ andsle r0, r1, r0 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ - strne pc, [pc], #-964 @ 0xff904 │ │ │ │ + strne pc, [pc], #-964 @ 0xff930 │ │ │ │ strcc r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ ubfx r4, r4, #13, #14 │ │ │ │ stcne 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf7246830 │ │ │ │ - @ instruction: 0xf1baf999 │ │ │ │ + @ instruction: 0xf1baf983 │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ mvnle r0, r0 │ │ │ │ @ instruction: 0xae00e9dd │ │ │ │ andeq pc, r4, #-1073741782 @ 0xc000002a │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - bleq 0x43bd60 │ │ │ │ + bleq 0x43bd8c │ │ │ │ @ instruction: 0xf18afa5f │ │ │ │ svceq 0x0004f852 │ │ │ │ - blcc 0x23dab8 │ │ │ │ - bne 0x4fc86c │ │ │ │ + blcc 0x23dae4 │ │ │ │ + bne 0x4fc898 │ │ │ │ @ instruction: 0xf8554593 │ │ │ │ - b 0xfe1c3a10 │ │ │ │ - b 0x1c0550 │ │ │ │ - b 0xfe1c0558 │ │ │ │ + b 0xfe1c3a3c │ │ │ │ + b 0x1c057c │ │ │ │ + b 0xfe1c0584 │ │ │ │ andsvs r0, r3, r0, lsl #6 │ │ │ │ strbmi sp, [r8], -ip, ror #3 │ │ │ │ stc2l 7, cr15, [r4, #940] @ 0x3ac │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff23c074 │ │ │ │ + blx 0xff4bc0a0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461fb091 │ │ │ │ strmi r4, [r3], r5, asr #22 │ │ │ │ @@ -245139,73 +245148,73 @@ │ │ │ │ ldmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [ip, #-940] @ 0xfffffc54 │ │ │ │ stceq 1, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ - beq 0xebbe04 │ │ │ │ + beq 0xebbe30 │ │ │ │ strmi r4, [r4], -r6, ror #12 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r4, sp, lsr #17 │ │ │ │ @ instruction: 0x0c02e9cd │ │ │ │ ldmdahi r9!, {r0, r2, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x0000f8b8 │ │ │ │ - @ instruction: 0xf924f724 │ │ │ │ + @ instruction: 0xf90ef724 │ │ │ │ svceq 0x0002f826 │ │ │ │ - streq pc, [pc], #964 @ 0xff9f8 │ │ │ │ + streq pc, [pc], #964 @ 0xffa24 │ │ │ │ stmdaeq r2, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r3, [r2, #1794]! @ 0x702 │ │ │ │ strtmi sp, [ip], r6, lsr #32 │ │ │ │ andeq pc, r3, r4, lsl r0 @ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x07e3d0f0 │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90e14 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia lr!, {r2, ip} │ │ │ │ - bge 0x23fa70 │ │ │ │ + bge 0x23fa9c │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf837d0d1 │ │ │ │ @ instruction: 0xf8b81c04 │ │ │ │ @ instruction: 0xf7240000 │ │ │ │ - @ instruction: 0xe7cff8f9 │ │ │ │ + strb pc, [pc, r3, ror #17] @ │ │ │ │ vqdmulh.s d25, d3, d1 │ │ │ │ - @ instruction: 0xf2c016b8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ ldmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ cdpne 12, 9, cr1, cr8, cr2, {0} │ │ │ │ streq pc, [lr, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3bef44 │ │ │ │ - blls 0x4d9afc │ │ │ │ + blmi 0x3bef70 │ │ │ │ + blls 0x4d9b28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000fa2d │ │ │ │ + svclt 0x0000fa37 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcne 0, cr11, [sp, #-564] @ 0xfffffdcc │ │ │ │ strcs r4, [r0], #-2889 @ 0xfffff4b7 │ │ │ │ @@ -245229,287 +245238,287 @@ │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r0, #37748736 @ 0x2400000 │ │ │ │ strle r3, [fp], #-552 @ 0xfffffdd8 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ - bhi 0xfea340 │ │ │ │ + bhi 0xfea36c │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf855d11c │ │ │ │ @ instruction: 0xf3c41b04 │ │ │ │ @ instruction: 0xf856140f │ │ │ │ @ instruction: 0xf7240b04 │ │ │ │ - @ instruction: 0x46d4f87b │ │ │ │ - bleq 0x23dc78 │ │ │ │ - beq 0x17bf8c │ │ │ │ + ldrbmi pc, [r4], r5, ror #16 @ │ │ │ │ + bleq 0x23dca4 │ │ │ │ + beq 0x17bfb8 │ │ │ │ andeq pc, pc, r4, lsl r0 @ │ │ │ │ @ instruction: 0xf1bad1da │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ andsle r0, r1, r0 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ - strne pc, [pc], #-964 @ 0xffb74 │ │ │ │ + strne pc, [pc], #-964 @ 0xffba0 │ │ │ │ strcc r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ ubfx r4, r4, #13, #14 │ │ │ │ stcne 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf7246830 │ │ │ │ - @ instruction: 0xf1baf8e1 │ │ │ │ + @ instruction: 0xf1baf8cb │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ mvnle r0, r0 │ │ │ │ @ instruction: 0xae00e9dd │ │ │ │ andeq pc, r4, #-1073741782 @ 0xc000002a │ │ │ │ - ldrne pc, [r8, #579]! @ 0x243 │ │ │ │ + strbne pc, [r8, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - bleq 0x43bfd0 │ │ │ │ + bleq 0x43bffc │ │ │ │ @ instruction: 0xf18afa5f │ │ │ │ svceq 0x0004f852 │ │ │ │ - blcc 0x23dd28 │ │ │ │ - bne 0x4fcadc │ │ │ │ + blcc 0x23dd54 │ │ │ │ + bne 0x4fcb08 │ │ │ │ @ instruction: 0xf8554593 │ │ │ │ - b 0xfe1c3c80 │ │ │ │ - b 0x1c07c0 │ │ │ │ - b 0xfe1c07c8 │ │ │ │ + b 0xfe1c3cac │ │ │ │ + b 0x1c07ec │ │ │ │ + b 0xfe1c07f4 │ │ │ │ andsvs r0, r3, r0, lsl #6 │ │ │ │ strbmi sp, [r8], -ip, ror #3 │ │ │ │ stc2 7, cr15, [ip], {235} @ 0xeb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf98cf1bb │ │ │ │ + @ instruction: 0xf996f1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blmi 0xc51678 │ │ │ │ + blmi 0xc516a4 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff73dbde │ │ │ │ + blx 0xff73dc0a │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x07aa4018 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ teqcc sl, #64, 6 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbfca0 │ │ │ │ + bhi 0xfbfccc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf83aab02 │ │ │ │ @ instruction: 0xf8390014 │ │ │ │ movwls r1, #20 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - ldc2l 7, cr15, [r0, #160]! @ 0xa0 │ │ │ │ + ldc2l 7, cr15, [sl, #160] @ 0xa0 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0x100059 │ │ │ │ + streq pc, [pc, #965] @ 0x100085 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ stc2 7, cr15, [r4], #-940 @ 0xfffffc54 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf924f1bb │ │ │ │ + @ instruction: 0xf92ef1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blmi 0xc5174c │ │ │ │ + blmi 0xc51778 │ │ │ │ strbpl pc, [r0, -r9, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1d3dcae │ │ │ │ + blx 0x1d3dcda │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x072a4018 │ │ │ │ strbeq sp, [fp, r2, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ @ instruction: 0x33285340 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbfd70 │ │ │ │ + bhi 0xfbfd9c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf85bab02 │ │ │ │ @ instruction: 0xf85a0024 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ ldmdavs r2!, {r8, r9, sp} │ │ │ │ - cdp2 7, 9, cr15, cr14, cr10, {1} │ │ │ │ + cdp2 7, 8, cr15, cr8, cr10, {1} │ │ │ │ ldmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r2, r4, r4, lsl #24 │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3bec64 │ │ │ │ - blls 0x2d9ddc │ │ │ │ + blmi 0x3bec90 │ │ │ │ + blls 0x2d9e08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000f8bd │ │ │ │ + svclt 0x0000f8c7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blmi 0xc91818 │ │ │ │ + blmi 0xc91844 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x33dd7e │ │ │ │ + blx 0x33ddaa │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x07aa4018 │ │ │ │ strbeq sp, [fp, r5, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ teqcc sl, #64, 6 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbfe40 │ │ │ │ + bhi 0xfbfe6c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf83aab02 │ │ │ │ @ instruction: 0xf8390014 │ │ │ │ movwls r1, #20 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - ldc2 7, cr15, [lr, #-160] @ 0xffffff60 │ │ │ │ + stc2 7, cr15, [r8, #-160] @ 0xffffff60 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0x1001fd │ │ │ │ + streq pc, [pc, #965] @ 0x100229 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d1 │ │ │ │ - blx 0x15bddf2 │ │ │ │ + blx 0x15bde1e │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf852f1bb │ │ │ │ + @ instruction: 0xf85cf1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blmi 0xc918f0 │ │ │ │ + blmi 0xc9191c │ │ │ │ strbpl pc, [r0, -r9, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe8bde50 │ │ │ │ + blx 0xfe8bde7c │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x072a4018 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ @ instruction: 0x33285340 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbff14 │ │ │ │ + bhi 0xfbff40 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf85bab02 │ │ │ │ @ instruction: 0xf85a0024 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ ldmdavs r2!, {r8, r9, sp} │ │ │ │ - stc2l 7, cr15, [sl, #168] @ 0xa8 │ │ │ │ + ldc2 7, cr15, [r4, #168]! @ 0xa8 │ │ │ │ ldmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r2, r2, r4, lsl #24 │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3beabc │ │ │ │ - blls 0x2d9f84 │ │ │ │ + blmi 0x3beae8 │ │ │ │ + blls 0x2d9fb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000ffe9 │ │ │ │ + svclt 0x0000fff3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x14119bc │ │ │ │ - blpl 0x113d37c │ │ │ │ + blmi 0x14119e8 │ │ │ │ + blpl 0x113d3a8 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xfbc394 │ │ │ │ + bleq 0xfbc3c0 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xe3df24 │ │ │ │ + blx 0xe3df50 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ streq r4, [r9, -r0, lsr #32]! │ │ │ │ strbeq sp, [sl, r2, rrx]! │ │ │ │ svclt 0x0048465f │ │ │ │ ldrle r4, [r3], #-1753 @ 0xfffff927 │ │ │ │ @@ -245536,20 +245545,20 @@ │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf1089b03 │ │ │ │ strbmi r0, [sl], -r2, lsl #2 │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ andscc pc, r4, r1, lsr r8 @ │ │ │ │ @ instruction: 0xf8384650 │ │ │ │ movwls r1, #4116 @ 0x1014 │ │ │ │ - blx 0x15bdc94 │ │ │ │ + blx 0x103dcc0 │ │ │ │ stmdbls r1, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r4, [r0], -r1, lsl #13 │ │ │ │ - blx 0x143dca0 │ │ │ │ + blx 0xebdccc │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vrsra.s64 d17, d24, #64 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -245560,25 +245569,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r4, r8, lsl #24 │ │ │ │ @ instruction: 0xf7eb9802 │ │ │ │ - blmi 0x3be970 │ │ │ │ - blls 0x35a0d0 │ │ │ │ + blmi 0x3be99c │ │ │ │ + blls 0x35a0fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000ff43 │ │ │ │ + svclt 0x0000ff4d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2883 @ 0xfffff4bd │ │ │ │ @@ -245597,38 +245606,38 @@ │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x1000c8 │ │ │ │ + strgt r2, [pc, #-48] @ 0x1000f4 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x1000ec │ │ │ │ + strgt r2, [pc, #-48] @ 0x100118 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ - blls 0x1e01d0 │ │ │ │ + blls 0x1e01fc │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8534672 │ │ │ │ @ instruction: 0xf8515024 │ │ │ │ strtmi r3, [r8], -r4, lsr #32 │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7249301 │ │ │ │ - stmdbls r1, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf7244628 │ │ │ │ - vmvn.i32 , #15597567 @ 0x00edffff │ │ │ │ + vqrdmulh.s , q3, d3[5] │ │ │ │ vrhadd.s8 d17, d3, d7 │ │ │ │ - vrsra.s64 d17, d24, #64 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ stcls 3, cr0, [r2, #-212] @ 0xffffff2c │ │ │ │ eorscs pc, r9, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror r8 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbsvs r6, r8, fp, lsr r8 │ │ │ │ andsmi r4, r5, sp, asr r0 │ │ │ │ @@ -245644,15 +245653,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 5, pc, cr14, cr10, {5} @ │ │ │ │ + mrc2 1, 5, pc, cr8, cr10, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strmi r4, [r1], lr, asr #22 │ │ │ │ @@ -245666,48 +245675,48 @@ │ │ │ │ ldmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ strbmi r0, [pc], -sl, ror #15 │ │ │ │ strbmi fp, [sl], r8, asr #30 │ │ │ │ - blls 0x1b5258 │ │ │ │ + blls 0x1b5284 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf50346e2 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ stmia ip!, {r1, r6, sp} │ │ │ │ @ instruction: 0xf8be000f │ │ │ │ @ instruction: 0xf8ac304a │ │ │ │ strbeq r3, [fp, -r0]! │ │ │ │ - blls 0x1b5284 │ │ │ │ + blls 0x1b52b0 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf5034667 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ stmia ip!, {r1, r6, sp} │ │ │ │ @ instruction: 0xf8be000f │ │ │ │ @ instruction: 0xf8ac304a │ │ │ │ - blls 0x1cc260 │ │ │ │ + blls 0x1cc28c │ │ │ │ tstpeq r2, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8384652 │ │ │ │ movwcc fp, #8212 @ 0x2014 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ @ instruction: 0xf7244650 │ │ │ │ - @ instruction: 0x463af915 │ │ │ │ + @ instruction: 0x463af8ff │ │ │ │ andls r4, r1, r9, asr r6 │ │ │ │ @ instruction: 0xf7244650 │ │ │ │ - rsclt pc, sl, #245760 @ 0x3c000 │ │ │ │ - @ instruction: 0x13b8f243 │ │ │ │ + rsclt pc, sl, #16318464 @ 0xf90000 │ │ │ │ + mvnne pc, #805306372 @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -245719,25 +245728,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7eb9802 │ │ │ │ - blmi 0x3be6f4 │ │ │ │ - blls 0x35a34c │ │ │ │ + blmi 0x3be720 │ │ │ │ + blls 0x35a378 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fe05 │ │ │ │ + svclt 0x0000fe0f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ @@ -245756,74 +245765,74 @@ │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x100344 │ │ │ │ + strgt r2, [pc, #-48] @ 0x100370 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x100368 │ │ │ │ + strgt r2, [pc, #-48] @ 0x100394 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ - blls 0x1e044c │ │ │ │ + blls 0x1e0478 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc r4, #18034 @ 0x4672 │ │ │ │ eorne pc, r4, r1, asr r8 @ │ │ │ │ eorpl pc, r4, r3, asr r8 @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r4, fp, asr r8 @ │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - mcrr2 7, 2, pc, r2, cr4 @ │ │ │ │ + stc2 7, cr15, [ip], #-144 @ 0xffffff70 │ │ │ │ strbmi r9, [r2], -r1, lsl #18 │ │ │ │ strtmi r9, [r8], -r2 │ │ │ │ - ldc2 7, cr15, [ip], #-144 @ 0xffffff70 │ │ │ │ + stc2 7, cr15, [r6], #-144 @ 0xffffff70 │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - @ instruction: 0x13b8f243 │ │ │ │ + mvnne pc, #805306372 @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539d02 │ │ │ │ @ instruction: 0xf8532039 │ │ │ │ ldmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ ldmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, sp, r8, ror r0 │ │ │ │ subsmi r4, sp, r5, lsl r0 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r4, r5, sp, lr} │ │ │ │ stmdbcs pc, {r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} @ │ │ │ │ strbmi r3, [lr], -r8, lsl #14 │ │ │ │ @ instruction: 0xf1b92402 │ │ │ │ lslle r0, r0, #30 │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x3be5c4 │ │ │ │ - blls 0x35a47c │ │ │ │ + blmi 0x3be5f0 │ │ │ │ + blls 0x35a4a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fd6d │ │ │ │ + svclt 0x0000fd77 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x13d1eb8 │ │ │ │ - blpl 0x113d874 │ │ │ │ + blmi 0x13d1ee4 │ │ │ │ + blpl 0x113d8a0 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xfbc88c │ │ │ │ + bleq 0xfbc8b8 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffb8f7ea │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -245836,15 +245845,15 @@ │ │ │ │ @ instruction: 0xf8dc5c40 │ │ │ │ @ instruction: 0xf8dc3046 │ │ │ │ @ instruction: 0xf8dc003a │ │ │ │ @ instruction: 0xf8dc103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0x076b803b │ │ │ │ - blls 0x1b54f4 │ │ │ │ + blls 0x1b5520 │ │ │ │ ldrtmi sl, [r8], r4, lsl #30 │ │ │ │ mcrrpl 5, 0, pc, r0, cr3 @ │ │ │ │ ldrdcc pc, [r6], #-140 @ 0xffffff74 │ │ │ │ ldrsbteq pc, [sl], -ip @ │ │ │ │ ldrsbtne pc, [lr], -ip @ │ │ │ │ ldrdcs pc, [r2], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xf8bcc70f │ │ │ │ @@ -245853,19 +245862,19 @@ │ │ │ │ ldrbtmi r0, [r2], -r2, lsl #2 │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ andsvc pc, r4, r1, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ vst3.16 @ instruction: 0xf4874650 │ │ │ │ vst4.16 {d4[0],d5[0],d6[0],d7[0]}, [r1], r0 │ │ │ │ @ instruction: 0xf7234100 │ │ │ │ - @ instruction: 0x4639ffd9 │ │ │ │ + ldrtmi pc, [r9], -r3, asr #31 @ │ │ │ │ andls r4, r1, r2, asr #12 │ │ │ │ @ instruction: 0xf7234650 │ │ │ │ - rsclt pc, sl, #844 @ 0x34c │ │ │ │ - @ instruction: 0x13b8f243 │ │ │ │ + rsclt pc, sl, #756 @ 0x2f4 │ │ │ │ + mvnne pc, #805306372 @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -245877,77 +245886,77 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r6, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9802 │ │ │ │ - blmi 0x3c047c │ │ │ │ - blls 0x35a5c4 │ │ │ │ + blmi 0x3c04a8 │ │ │ │ + blls 0x35a5f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fcc9 │ │ │ │ + svclt 0x0000fcd3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r4, lsl #8 │ │ │ │ - beq 0xfc5f8 │ │ │ │ + beq 0xfc624 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d057 │ │ │ │ ldrbeq r5, [r2, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x1005bc │ │ │ │ + strgt r2, [pc, #-48] @ 0x1005e8 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x1005e0 │ │ │ │ + strgt r2, [pc, #-48] @ 0x10060c │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ stmdals r3, {r0, r1, r3, r5, pc} │ │ │ │ movweq pc, #16651 @ 0x410b @ │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf8504672 │ │ │ │ @ instruction: 0xf1015024 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ strtmi r3, [r8], -r4, lsr #32 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ @ instruction: 0xf7249301 │ │ │ │ - stmdbls r1, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf7244628 │ │ │ │ - @ instruction: 0xf3c6faff │ │ │ │ + vmull.u , d22, d1[6] │ │ │ │ vrhadd.s8 d17, d3, d7 │ │ │ │ - vrsra.s64 d17, d24, #64 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ stcls 3, cr0, [r2, #-212] @ 0xffffff2c │ │ │ │ eorscs pc, sl, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror r8 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbsvs r6, r8, fp, lsr r8 │ │ │ │ andsmi r4, r5, sp, asr r0 │ │ │ │ @@ -245963,25 +245972,25 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r0], #-744 @ 0xfffffd18 │ │ │ │ + ldc2 1, cr15, [sl], #-744 @ 0xfffffd18 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x1392130 │ │ │ │ - blpl 0x113daec │ │ │ │ + blmi 0x139215c │ │ │ │ + blpl 0x113db18 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xfbcb04 │ │ │ │ + bleq 0xfbcb30 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 7, 7, cr15, cr12, cr10, {7} │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -245994,15 +246003,15 @@ │ │ │ │ @ instruction: 0xf8dc5c40 │ │ │ │ @ instruction: 0xf8dc3046 │ │ │ │ @ instruction: 0xf8dc003a │ │ │ │ @ instruction: 0xf8dc103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0x076b803b │ │ │ │ - blls 0x1b576c │ │ │ │ + blls 0x1b5798 │ │ │ │ ldrtmi sl, [r8], r4, lsl #30 │ │ │ │ mcrrpl 5, 0, pc, r0, cr3 @ │ │ │ │ ldrdcc pc, [r6], #-140 @ 0xffffff74 │ │ │ │ ldrsbteq pc, [sl], -ip @ │ │ │ │ ldrsbtne pc, [lr], -ip @ │ │ │ │ ldrdcs pc, [r2], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xf8bcc70f │ │ │ │ @@ -246010,147 +246019,147 @@ │ │ │ │ @ instruction: 0xf1099b03 │ │ │ │ @ instruction: 0xf8390102 │ │ │ │ @ instruction: 0x46727014 │ │ │ │ @ instruction: 0xf8313302 │ │ │ │ vst1.8 @ instruction: 0xf4871014 │ │ │ │ @ instruction: 0xf8334700 │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ - cdp2 7, 9, cr15, cr14, cr3, {1} │ │ │ │ + cdp2 7, 8, cr15, cr8, cr3, {1} │ │ │ │ @ instruction: 0x46424639 │ │ │ │ ldrbmi r9, [r0], -r1 │ │ │ │ - cdp2 7, 9, cr15, cr8, cr3, {1} │ │ │ │ + cdp2 7, 8, cr15, cr2, cr3, {1} │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vrsra.s64 d17, d24, #64 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0001030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9da880 │ │ │ │ + b 0x9da8ac │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0x1003fb │ │ │ │ + strne pc, [pc, #-965] @ 0x100427 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r2, {r0, r1, r2, r4, r7, r8, ip, lr, pc} │ │ │ │ cdp2 7, 8, cr15, cr14, cr10, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe4bcede │ │ │ │ + blx 0xfe73cf0a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r4, lsl #8 │ │ │ │ - beq 0xfc86c │ │ │ │ + beq 0xfc898 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d056 │ │ │ │ ldrbeq r5, [r2, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x100830 │ │ │ │ + strgt r2, [pc, #-48] @ 0x10085c │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x100854 │ │ │ │ + strgt r2, [pc, #-48] @ 0x100880 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ - blls 0x1e0938 │ │ │ │ + blls 0x1e0964 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ movwcc r4, #18034 @ 0x4672 │ │ │ │ eorne pc, r4, r1, asr r8 @ │ │ │ │ eorpl pc, r4, r3, asr r8 @ │ │ │ │ movwmi pc, #256 @ 0x100 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf9ccf724 │ │ │ │ + @ instruction: 0xf9b6f724 │ │ │ │ strbmi r9, [r2], -r1, lsl #18 │ │ │ │ strtmi r9, [r8], -r2 │ │ │ │ - @ instruction: 0xf9c6f724 │ │ │ │ + @ instruction: 0xf9b0f724 │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - @ instruction: 0x13b8f243 │ │ │ │ + mvnne pc, #805306372 @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539d02 │ │ │ │ @ instruction: 0xf853203a │ │ │ │ ldmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ ldmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, sp, r8, ror r0 │ │ │ │ subsmi r4, sp, r5, lsl r0 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r4, r5, sp, lr} │ │ │ │ - bcs 0x4fd800 │ │ │ │ + bcs 0x4fd82c │ │ │ │ ldrbmi r3, [r6], -r8, lsl #14 │ │ │ │ @ instruction: 0xf1ba2402 │ │ │ │ lslle r0, r0, #30 │ │ │ │ @ instruction: 0xf7ea4648 │ │ │ │ - blmi 0x3c00d8 │ │ │ │ - blls 0x35a968 │ │ │ │ + blmi 0x3c0104 │ │ │ │ + blls 0x35a994 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000faf7 │ │ │ │ + svclt 0x0000fb01 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], sp, lsl #1 │ │ │ │ strmi r4, [r2], ip, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfd47 │ │ │ │ @ instruction: 0xf50aa010 │ │ │ │ strmi r5, [r5], -r0, asr #20 │ │ │ │ - beq 0xfbcd88 │ │ │ │ + beq 0xfbcdb4 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r2, r9, lsr #14 │ │ │ │ ldrbmi r0, [r0], sl, ror #15 │ │ │ │ ldrbmi fp, [r4], r8, asr #30 │ │ │ │ - blls 0x2359bc │ │ │ │ + blls 0x2359e8 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246160,58 +246169,58 @@ │ │ │ │ @ instruction: 0xf50346b8 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x260ab0 │ │ │ │ + blls 0x260adc │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andsvc pc, r4, r3, lsr r8 @ │ │ │ │ movweq pc, #8457 @ 0x2109 @ │ │ │ │ @ instruction: 0xf8334638 │ │ │ │ movwcs fp, #20 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7278832 │ │ │ │ - @ instruction: 0xf8cdff3d │ │ │ │ + @ instruction: 0xf8cdff27 │ │ │ │ ldrbmi r8, [r9], -r0 │ │ │ │ ldmdahi r2!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xff34f727 │ │ │ │ + @ instruction: 0xff1ef727 │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vrsra.s64 d17, d24, #64 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0003030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9daafc │ │ │ │ + b 0x9dab28 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0x100677 │ │ │ │ + strne pc, [pc, #-965] @ 0x1006a3 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r4, {r2, r4, r7, r8, ip, lr, pc} │ │ │ │ ldc2l 7, cr15, [r0, #-936] @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x153d158 │ │ │ │ + blx 0x17bd184 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2886 @ 0xfffff4ba │ │ │ │ @@ -246241,30 +246250,30 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - bls 0x260bd4 │ │ │ │ + bls 0x260c00 │ │ │ │ movweq pc, #16650 @ 0x410a @ │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eorvs pc, r4, r2, asr r8 @ │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ movwls r4, #13872 @ 0x3630 │ │ │ │ stmdavs sl!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xffb0f729 │ │ │ │ + @ instruction: 0xff9af729 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ andls r6, r4, sl, ror #16 │ │ │ │ @ instruction: 0xf7294630 │ │ │ │ - @ instruction: 0xf3c7ffa7 │ │ │ │ + @ instruction: 0xf3c7ff91 │ │ │ │ vrhadd.s8 d17, d3, d7 │ │ │ │ - vrsra.s64 d17, d24, #64 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ mcrls 3, 0, r0, cr4, cr5, {1} │ │ │ │ eorscs pc, r9, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror #16 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbvs r6, r8, fp, lsr #16 │ │ │ │ andsmi r4, r6, lr, asr r0 │ │ │ │ @@ -246280,37 +246289,37 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9b6f1ba │ │ │ │ + @ instruction: 0xf9c0f1ba │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], sp, lsl #1 │ │ │ │ strmi r4, [r2], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfc07 │ │ │ │ @ instruction: 0xf50aa010 │ │ │ │ strmi r5, [r5], -r0, asr #20 │ │ │ │ - beq 0xfbd008 │ │ │ │ + beq 0xfbd034 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ ldrbmi r0, [r0], sl, ror #15 │ │ │ │ ldrbmi fp, [r4], r8, asr #30 │ │ │ │ - blls 0x235c3c │ │ │ │ + blls 0x235c68 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246320,30 +246329,30 @@ │ │ │ │ @ instruction: 0xf50346b8 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x260d30 │ │ │ │ + blls 0x260d5c │ │ │ │ andslt pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf8333302 │ │ │ │ @ instruction: 0xf1097014 │ │ │ │ ldrtmi r0, [r8], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ vst1.8 {d12[0]}, [r1], r0 │ │ │ │ ldmdahi r2!, {r8, lr} │ │ │ │ - ldc2l 7, cr15, [sl, #156]! @ 0x9c │ │ │ │ + stc2l 7, cr15, [r4, #156]! @ 0x9c │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andls r8, r3, r2, ror r8 │ │ │ │ @ instruction: 0xf7274638 │ │ │ │ - rsclt pc, sl, #15424 @ 0x3c40 │ │ │ │ - @ instruction: 0x13b8f243 │ │ │ │ + rsclt pc, sl, #14016 @ 0x36c0 │ │ │ │ + mvnne pc, #805306372 @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -246355,25 +246364,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9804 │ │ │ │ - blmi 0x3bfd04 │ │ │ │ - blls 0x3dad3c │ │ │ │ + blmi 0x3bfd30 │ │ │ │ + blls 0x3dad68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000f90d │ │ │ │ + svclt 0x0000f917 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ @@ -246403,78 +246412,78 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - blls 0x260e5c │ │ │ │ + blls 0x260e88 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf10a6024 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, sl, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @ instruction: 0xf729682a │ │ │ │ - @ instruction: 0xf8cdfe69 │ │ │ │ + @ instruction: 0xf8cdfe53 │ │ │ │ stmdbls r3, {pc} │ │ │ │ stmdavs sl!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r0], -r4 │ │ │ │ - cdp2 7, 6, cr15, cr0, cr9, {1} │ │ │ │ + cdp2 7, 4, cr15, cr10, cr9, {1} │ │ │ │ smlabtne r7, r7, r3, pc @ │ │ │ │ - @ instruction: 0x13b8f243 │ │ │ │ + mvnne pc, #805306372 @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539e04 │ │ │ │ @ instruction: 0xf8532039 │ │ │ │ stmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ stmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, lr, r8, rrx │ │ │ │ subsmi r4, lr, r6, lsl r0 │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, sp, lr} │ │ │ │ stmdbcs pc, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} @ │ │ │ │ strbmi r3, [pc], -r8, lsl #10 │ │ │ │ @ instruction: 0xf1b92402 │ │ │ │ orrsle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf7ea4658 │ │ │ │ - blmi 0x3bfbc8 │ │ │ │ - blls 0x3dae78 │ │ │ │ + blmi 0x3bfbf4 │ │ │ │ + blls 0x3daea4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000f86f │ │ │ │ + svclt 0x0000f879 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strmi r4, [r3], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfabf │ │ │ │ @ instruction: 0xf50bb010 │ │ │ │ strmi r5, [r5], -r0, asr #22 │ │ │ │ - bleq 0xfbd29c │ │ │ │ + bleq 0xfbd2c8 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r6, r9, lsr #14 │ │ │ │ ldrbmi r0, [r9], sl, ror #15 │ │ │ │ ldrbmi fp, [ip], r8, asr #30 │ │ │ │ - blls 0x235ecc │ │ │ │ + blls 0x235ef8 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246484,74 +246493,74 @@ │ │ │ │ @ instruction: 0xf50346b9 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x260fc0 │ │ │ │ + blls 0x260fec │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ andshi pc, r4, r3, lsr r8 @ │ │ │ │ movweq pc, #8458 @ 0x210a @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ @ instruction: 0xf8334640 │ │ │ │ movwcs r7, #20 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ strmi pc, [r0, -r7, lsl #9] │ │ │ │ @ instruction: 0xf7278832 │ │ │ │ - @ instruction: 0xf8cdfcb1 │ │ │ │ + @ instruction: 0xf8cdfc9b │ │ │ │ ldrtmi r9, [r9], -r0 │ │ │ │ ldmdahi r2!, {r8, r9, sp}^ │ │ │ │ strbmi r9, [r0], -r3 │ │ │ │ - stc2 7, cr15, [r8], #156 @ 0x9c │ │ │ │ + ldc2 7, cr15, [r2], {39} @ 0x27 │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vrsra.s64 d17, d24, #64 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0003030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9db014 │ │ │ │ + b 0x9db040 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0x100b8f │ │ │ │ + strne pc, [pc, #-965] @ 0x100bbb │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r4, {r4, r7, r8, ip, lr, pc} │ │ │ │ - blx 0xff23ef08 │ │ │ │ + blx 0xff23ef34 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffc4f1b9 │ │ │ │ + @ instruction: 0xffcef1b9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r2, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r7], -r6, lsl #8 │ │ │ │ - beq 0xfd000 │ │ │ │ + beq 0xfd02c │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d05d │ │ │ │ ldrbeq r5, [sl, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r4], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ @@ -246567,78 +246576,78 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - bls 0x2610ec │ │ │ │ + bls 0x261118 │ │ │ │ movweq pc, #16651 @ 0x410b @ │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ eorvs pc, r4, r2, asr r8 @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf1034630 │ │ │ │ movwls r4, #13056 @ 0x3300 │ │ │ │ movwcs r6, #2090 @ 0x82a │ │ │ │ - stc2 7, cr15, [r0, #-164]! @ 0xffffff5c │ │ │ │ + stc2 7, cr15, [sl, #-164] @ 0xffffff5c │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ andls r6, r4, sl, ror #16 │ │ │ │ @ instruction: 0xf7294630 │ │ │ │ - vmov.i32 d31, #16252927 @ 0x00f7ffff │ │ │ │ + @ instruction: 0xf3c7fd01 │ │ │ │ vrhadd.s8 d17, d3, d7 │ │ │ │ - vrsra.s64 d17, d24, #64 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ mcrls 3, 0, r0, cr4, cr5, {1} │ │ │ │ eorscs pc, sl, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror #16 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbvs r6, r8, fp, lsr #16 │ │ │ │ andsmi r4, r6, lr, asr r0 │ │ │ │ eorvs r4, lr, lr, asr r0 │ │ │ │ vbic.i16 d27, #252 @ 0x00fc │ │ │ │ strcc r2, [r8, #-2575] @ 0xfffff5f1 │ │ │ │ strcs r4, [r2], #-1623 @ 0xfffff9a9 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4648d199 │ │ │ │ - blx 0xabf044 │ │ │ │ + blx 0xabf070 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff26f1b9 │ │ │ │ + @ instruction: 0xff30f1b9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strmi r4, [r3], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdf977 │ │ │ │ @ instruction: 0xf50bb010 │ │ │ │ strmi r5, [r5], -r0, asr #22 │ │ │ │ - bleq 0xfbd52c │ │ │ │ + bleq 0xfbd558 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ ldrbmi r0, [r9], sl, ror #15 │ │ │ │ ldrbmi fp, [ip], r8, asr #30 │ │ │ │ - blls 0x23615c │ │ │ │ + blls 0x236188 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246648,30 +246657,30 @@ │ │ │ │ @ instruction: 0xf50346b9 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x261250 │ │ │ │ + blls 0x26127c │ │ │ │ andsvc pc, r4, sl, lsr r8 @ │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r7], r2 │ │ │ │ @ instruction: 0xf8334700 │ │ │ │ @ instruction: 0xf10a8014 │ │ │ │ strbmi r0, [r0], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldmdahi r2!, {lr, pc} │ │ │ │ - blx 0x1bbee26 │ │ │ │ + blx 0x163ee52 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andls r8, r3, r2, ror r8 │ │ │ │ @ instruction: 0xf7274640 │ │ │ │ - rsclt pc, sl, #99328 @ 0x18400 │ │ │ │ - @ instruction: 0x13b8f243 │ │ │ │ + rsclt pc, sl, #76800 @ 0x12c00 │ │ │ │ + mvnne pc, #805306372 @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -246683,39 +246692,39 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9804 │ │ │ │ - blmi 0x3bf7e4 │ │ │ │ - blls 0x3db25c │ │ │ │ + blmi 0x3bf810 │ │ │ │ + blls 0x3db288 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fe7d │ │ │ │ + svclt 0x0000fe87 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r7], -r6, lsl #8 │ │ │ │ - beq 0xfd290 │ │ │ │ + beq 0xfd2bc │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d05c │ │ │ │ ldrbeq r5, [sl, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r4], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ @@ -246731,69 +246740,69 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - blls 0x26137c │ │ │ │ + blls 0x2613a8 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf10b6024 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, fp, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ stmdavs sl!, {r0, r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf7292300 │ │ │ │ - @ instruction: 0xf8cdfbd9 │ │ │ │ + @ instruction: 0xf8cdfbc3 │ │ │ │ stmdbls r3, {pc} │ │ │ │ stmdavs sl!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r0], -r4 │ │ │ │ - blx 0xff53ef8e │ │ │ │ + blx 0xfefbefba │ │ │ │ smlabtne r7, r7, r3, pc @ │ │ │ │ - @ instruction: 0x13b8f243 │ │ │ │ + mvnne pc, #805306372 @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539e04 │ │ │ │ @ instruction: 0xf853203a │ │ │ │ stmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ stmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, lr, r8, rrx │ │ │ │ subsmi r4, lr, r6, lsl r0 │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, sp, lr} │ │ │ │ - bcs 0x4fe234 │ │ │ │ + bcs 0x4fe260 │ │ │ │ ldrbmi r3, [r7], -r8, lsl #10 │ │ │ │ @ instruction: 0xf1ba2402 │ │ │ │ orrsle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf7ea4648 │ │ │ │ - blmi 0x3bf6a8 │ │ │ │ - blls 0x3db398 │ │ │ │ + blmi 0x3bf6d4 │ │ │ │ + blls 0x3db3c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fddf │ │ │ │ + svclt 0x0000fde9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1ffbec │ │ │ │ + blx 0xfe1ffc18 │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - @ instruction: 0xf2c019b8 │ │ │ │ + vmul.f d17, d16, d0[6] │ │ │ │ @ instruction: 0xf7ea0935 │ │ │ │ ldrcc pc, [sl, -r9, lsr #16]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -246804,46 +246813,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7224651 │ │ │ │ - rsclt pc, sl, #13056 @ 0x3300 │ │ │ │ + rsclt pc, sl, #7424 @ 0x1d00 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c94a4 │ │ │ │ + b 0x9c94d0 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7ea4658 │ │ │ │ - blmi 0x3bf5dc │ │ │ │ - blls 0x25b464 │ │ │ │ + blmi 0x3bf608 │ │ │ │ + blls 0x25b490 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fd79 │ │ │ │ + svclt 0x0000fd83 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd2ea8 │ │ │ │ + blmi 0xbd2ed4 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffc4f7e9 │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -246851,50 +246860,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd2e38 │ │ │ │ + bhi 0xfd2e64 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - blx 0xff6bf126 │ │ │ │ + blx 0xff13f152 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ - blmi 0x3bf514 │ │ │ │ - blls 0x25b52c │ │ │ │ + blmi 0x3bf540 │ │ │ │ + blls 0x25b558 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fd15 │ │ │ │ + svclt 0x0000fd1f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1ffd80 │ │ │ │ + blx 0xfe1ffdac │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - @ instruction: 0xf2c019b8 │ │ │ │ + vmul.f d17, d16, d0[6] │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ @ instruction: 0x373aff5f │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -246905,46 +246914,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7224651 │ │ │ │ - rsclt pc, sl, #111616 @ 0x1b400 │ │ │ │ + rsclt pc, sl, #89088 @ 0x15c00 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c9638 │ │ │ │ + b 0x9c9664 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c1448 │ │ │ │ - blls 0x25b5f8 │ │ │ │ + blmi 0x3c1474 │ │ │ │ + blls 0x25b624 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fcaf │ │ │ │ + svclt 0x0000fcb9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd303c │ │ │ │ + blmi 0xbd3068 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 15, cr15, cr10, cr9, {7} │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -246952,50 +246961,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd2fcc │ │ │ │ + bhi 0xfd2ff8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - blx 0xfe43f2ba │ │ │ │ + blx 0x1ebf2e6 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c1380 │ │ │ │ - blls 0x25b6c0 │ │ │ │ + blmi 0x3c13ac │ │ │ │ + blls 0x25b6ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fc4b │ │ │ │ + svclt 0x0000fc55 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1fff14 │ │ │ │ + blx 0xfe1fff40 │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - @ instruction: 0xf2c019b8 │ │ │ │ + vmul.f d17, d16, d0[6] │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ @ instruction: 0x373afe95 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -247006,46 +247015,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7224651 │ │ │ │ - rsclt pc, sl, #3440 @ 0xd70 │ │ │ │ + rsclt pc, sl, #3088 @ 0xc10 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c97cc │ │ │ │ + b 0x9c97f8 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c12b4 │ │ │ │ - blls 0x25b78c │ │ │ │ + blmi 0x3c12e0 │ │ │ │ + blls 0x25b7b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fbe5 │ │ │ │ + svclt 0x0000fbef │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd31d0 │ │ │ │ + blmi 0xbd31fc │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 3, cr15, cr0, cr9, {7} │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -247053,50 +247062,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd3160 │ │ │ │ + bhi 0xfd318c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - blx 0x113f450 │ │ │ │ + blx 0xbbf47c │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c11ec │ │ │ │ - blls 0x25b854 │ │ │ │ + blmi 0x3c1218 │ │ │ │ + blls 0x25b880 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fb81 │ │ │ │ + svclt 0x0000fb8b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blx 0xfe2000a8 │ │ │ │ + blx 0xfe2000d4 │ │ │ │ strmi r4, [ip], -sp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - @ instruction: 0xf2c019b8 │ │ │ │ + vmul.f d17, d16, d0[6] │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ ldrcc pc, [sl, -fp, asr #27]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ @@ -247104,51 +247113,51 @@ │ │ │ │ svclt 0x004407eb │ │ │ │ cmpppl r0, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ strle r3, [fp], #-314 @ 0xfffffec6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfebc8c │ │ │ │ + bhi 0xfebcb8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7268830 │ │ │ │ - rsclt pc, sl, #908 @ 0x38c │ │ │ │ + rsclt pc, sl, #820 @ 0x334 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c9968 │ │ │ │ + b 0x9c9994 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c1118 │ │ │ │ - blls 0x2db928 │ │ │ │ + blmi 0x3c1144 │ │ │ │ + blls 0x2db954 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fb17 │ │ │ │ + svclt 0x0000fb21 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - blmi 0xc5336c │ │ │ │ + blmi 0xc53398 │ │ │ │ @ instruction: 0xf50a460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r2, #-932]! @ 0xfffffc5c │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -247161,47 +247170,47 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r2!, {ip, sp} │ │ │ │ mrsls r2, LR_irq │ │ │ │ ldmdavs r0!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf890f729 │ │ │ │ + @ instruction: 0xf87af729 │ │ │ │ stmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, r6, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c1048 │ │ │ │ - blls 0x2db9f8 │ │ │ │ + blmi 0x3c1074 │ │ │ │ + blls 0x2dba24 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000faaf │ │ │ │ + svclt 0x0000fab9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blx 0xfe20024c │ │ │ │ + blx 0xfe200278 │ │ │ │ strmi r4, [ip], -sp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - @ instruction: 0xf2c019b8 │ │ │ │ + vmul.f d17, d16, d0[6] │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ @ instruction: 0x373afcf9 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ @@ -247209,51 +247218,51 @@ │ │ │ │ svclt 0x004407eb │ │ │ │ subpl pc, r0, #46137344 @ 0x2c00000 │ │ │ │ strle r3, [fp], #-570 @ 0xfffffdc6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfec230 │ │ │ │ + bhi 0xfec25c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r8, #2081 @ 0x821 │ │ │ │ andls r8, r0, #48, 16 @ 0x300000 │ │ │ │ @ instruction: 0xf7264652 │ │ │ │ - rsclt pc, sl, #17, 30 @ 0x44 │ │ │ │ + rsclt pc, sl, #4016 @ 0xfb0 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c9b0c │ │ │ │ + b 0x9c9b38 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c0f74 │ │ │ │ - blls 0x2dbacc │ │ │ │ + blmi 0x3c0fa0 │ │ │ │ + blls 0x2dbaf8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fa45 │ │ │ │ + svclt 0x0000fa4f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - blmi 0xc53510 │ │ │ │ + blmi 0xc5353c │ │ │ │ @ instruction: 0xf50a460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0], {233} @ 0xe9 │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -247261,39 +247270,39 @@ │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x181b34 │ │ │ │ + bge 0x181b60 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ andls r3, r0, #0 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #6 │ │ │ │ ldmdavs r0!, {r0, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xffbef728 │ │ │ │ + @ instruction: 0xffa8f728 │ │ │ │ stmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, r6, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c0ea4 │ │ │ │ - blls 0x2dbb9c │ │ │ │ + blmi 0x3c0ed0 │ │ │ │ + blls 0x2dbbc8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000f9dd │ │ │ │ + svclt 0x0000f9e7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @@ -247303,302 +247312,302 @@ │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x114143c │ │ │ │ + bllt 0x1141410 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 2, cr15, cr2, cr1, {1} │ │ │ │ + cdp2 7, 0, cr15, cr12, cr1, {1} │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7363402 │ │ │ │ - @ instruction: 0xf3c5fbeb │ │ │ │ + @ instruction: 0xf3c5fbd5 │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630fc91 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464087f0 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afc2b │ │ │ │ + @ instruction: 0xf50afc15 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ @ instruction: 0x4630e7db │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afc1f │ │ │ │ + @ instruction: 0xf50afc09 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ svclt 0x0000e7ca │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ - blx 0xff7bfbd2 │ │ │ │ + blx 0xff7bfbfe │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x101877 │ │ │ │ + strne pc, [pc, #-965] @ 0x1018a3 │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630fc51 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - ldmdblt r8, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 3, cr15, cr4, cr1, {1} │ │ │ │ + cdp2 7, 1, cr15, cr14, cr1, {1} │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - blx 0xff33f956 │ │ │ │ + blx 0xfedbf982 │ │ │ │ ldrb r4, [sl, r6, lsl #12] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - stc2 7, cr15, [r2], {57} @ 0x39 │ │ │ │ + blx 0xffc3f99a │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ ldchi 6, cr4, [r3, #-256] @ 0xffffff00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf7218513 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi sp, [r0], -r7, ror #1 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afbf1 │ │ │ │ + @ instruction: 0xf50afbdb │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x373ab296 │ │ │ │ - blx 0xfe1bfc82 │ │ │ │ + blx 0xfe1bfcae │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x11412dc │ │ │ │ + bllt 0x11412b0 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2l 7, cr15, [r2, #-132]! @ 0xffffff7c │ │ │ │ + ldc2l 7, cr15, [ip, #-132] @ 0xffffff7c │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7363402 │ │ │ │ - @ instruction: 0xf3c5fb4b │ │ │ │ + vbic.i16 d31, #54528 @ 0xd500 │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r1, ror #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464087f0 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afb7b │ │ │ │ + @ instruction: 0xf50afb65 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ @ instruction: 0x4630e7db │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afb6f │ │ │ │ + @ instruction: 0xf50afb59 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ svclt 0x0000e7ca │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ - blx 0xbbfd32 │ │ │ │ + blx 0xbbfd5e │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x1019d7 │ │ │ │ + strne pc, [pc, #-965] @ 0x101a03 │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r1, lsr #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - ldmdblt r8, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - stc2 7, cr15, [r4, #132] @ 0x84 │ │ │ │ + stc2l 7, cr15, [lr, #-132]! @ 0xffffff7c │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - blx 0xb3fab6 │ │ │ │ + blx 0x5bfae2 │ │ │ │ ldrb r4, [sl, r6, lsl #12] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0x15bface │ │ │ │ + blx 0x103fafa │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ ldchi 6, cr4, [r3, #-256] @ 0xffffff00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf7218513 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi sp, [r0], -r7, ror #1 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afb41 │ │ │ │ + @ instruction: 0xf50afb2b │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x373ab296 │ │ │ │ - blx 0xff5bfde0 │ │ │ │ + blx 0xff5bfe0c │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd019 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x134117c │ │ │ │ + bllt 0x1341150 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - stc2l 7, cr15, [r2], {33} @ 0x21 │ │ │ │ + stc2 7, cr15, [ip], #132 @ 0x84 │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ vqshlu.s8 d20, d26, #0 │ │ │ │ strcc r0, [r2], #-270 @ 0xfffffef2 │ │ │ │ - blx 0xfe3bfb50 │ │ │ │ - streq pc, [pc, #965] @ 0x102241 │ │ │ │ + blx 0x1e3fb7c │ │ │ │ + streq pc, [pc, #965] @ 0x10226d │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ - blx 0xd3fe2e │ │ │ │ + blx 0xd3fe5a │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0xff3bfb88 │ │ │ │ + blx 0xfee3fbb4 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534680 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7da8753 │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0xff0bfba0 │ │ │ │ + blx 0xfeb3fbcc │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534606 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7c98753 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ - blx 0x1fbfe90 │ │ │ │ + blx 0x1fbfebc │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x101b37 │ │ │ │ + strne pc, [pc, #-965] @ 0x101b63 │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630faf1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - stmdblt r0!, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2l 7, cr15, [r4], {33} @ 0x21 │ │ │ │ + ldc2 7, cr15, [lr], #132 @ 0x84 │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf028463a │ │ │ │ @ instruction: 0xf7364100 │ │ │ │ - strmi pc, [r6], -r7, ror #20 │ │ │ │ + @ instruction: 0x4606fa51 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afaa1 │ │ │ │ + @ instruction: 0xf50afa8b │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ - ldc2 7, cr15, [ip], #132 @ 0x84 │ │ │ │ + stc2 7, cr15, [r6], #132 @ 0x84 │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0xfe53fc50 │ │ │ │ + blx 0x1fbfc7c │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldchi 6, cr4, [r3, #-512] @ 0xfffffe00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bfi r8, r3, #10, #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x373ab296 │ │ │ │ - blx 0x9bff40 │ │ │ │ + blx 0x9bff6c │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd019 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x134101c │ │ │ │ + bllt 0x1340ff0 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2 7, cr15, [r2], {33} @ 0x21 │ │ │ │ + blx 0x3fc7a │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ vqshlu.s8 d20, d26, #0 │ │ │ │ strcc r0, [r2], #-270 @ 0xfffffef2 │ │ │ │ - @ instruction: 0xf9eaf736 │ │ │ │ - streq pc, [pc, #965] @ 0x1023a1 │ │ │ │ + @ instruction: 0xf9d4f736 │ │ │ │ + streq pc, [pc, #965] @ 0x1023cd │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ - blx 0xfe13ff8c │ │ │ │ + blx 0xfe13ffb8 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0x7bfce8 │ │ │ │ + blx 0x23fd14 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534680 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7da8753 │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0x4bfd00 │ │ │ │ + @ instruction: 0xf9f8f739 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534606 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7c98753 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -247606,43 +247615,43 @@ │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ @ instruction: 0xf9caf7e9 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x101c97 │ │ │ │ + strne pc, [pc, #-965] @ 0x101cc3 │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r1, asr #20 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - stmdblt r0!, {r0, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - stc2 7, cr15, [r4], #-132 @ 0xffffff7c │ │ │ │ + stc2 7, cr15, [lr], {33} @ 0x21 │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf028463a │ │ │ │ @ instruction: 0xf7364100 │ │ │ │ - strmi pc, [r6], -r7, asr #19 │ │ │ │ + @ instruction: 0x4606f9b1 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50af9f1 │ │ │ │ + @ instruction: 0xf50af9db │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ - stc2 7, cr15, [ip], {33} @ 0x21 │ │ │ │ + blx 0xffebfd72 │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - @ instruction: 0xf9e0f739 │ │ │ │ + @ instruction: 0xf9caf739 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldchi 6, cr4, [r3, #-512] @ 0xfffffe00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bfi r8, r3, #10, #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -247658,30 +247667,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf922f7e9 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b61b8 │ │ │ │ + blx 0x12b61e4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182190 │ │ │ │ + bge 0x1821bc │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, fp, lsr r8 @ │ │ │ │ - ldc2l 7, cr15, [lr, #216]! @ 0xd8 │ │ │ │ + stc2l 7, cr15, [r8, #216]! @ 0xd8 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247695,26 +247704,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 5, pc, cr8, cr8, {5} @ │ │ │ │ + mrc2 1, 5, pc, cr2, cr8, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d3c18 │ │ │ │ + blx 0x8d3c44 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e9083a │ │ │ │ strcs pc, [r3], #-2293 @ 0xfffff70b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e94648 │ │ │ │ stmib sp, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -247731,15 +247740,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r0, [r1], -r5 │ │ │ │ - stc2 7, cr15, [sl, #216] @ 0xd8 │ │ │ │ + ldc2l 7, cr15, [r4, #-216]! @ 0xffffff28 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247753,15 +247762,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 1, pc, cr4, cr8, {5} │ │ │ │ + mrc2 1, 1, pc, cr14, cr8, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -247774,30 +247783,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf83af7e9 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6388 │ │ │ │ + blx 0x12f63b4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182360 │ │ │ │ + bge 0x18238c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, asr r8 @ │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ - ldc2 7, cr15, [lr, #-216] @ 0xffffff28 │ │ │ │ + stc2 7, cr15, [r8, #-216] @ 0xffffff28 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247811,15 +247820,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [r0, #736] @ 0x2e0 │ │ │ │ + stc2l 1, cr15, [sl, #736] @ 0x2e0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -247832,52 +247841,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xffc6f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f646c │ │ │ │ + blx 0x12f6498 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182448 │ │ │ │ + bge 0x182474 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7364651 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsl #30 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x176b88 │ │ │ │ + bls 0x176bb4 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d2538 │ │ │ │ + b 0x9d2564 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e93cac │ │ │ │ - blmi 0x3c0584 │ │ │ │ - blls 0x2dc4bc │ │ │ │ + blmi 0x3c05b0 │ │ │ │ + blls 0x2dc4e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fd4d │ │ │ │ + svclt 0x0000fd57 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -247890,30 +247899,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xff52f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b6558 │ │ │ │ + blx 0x12b6584 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182530 │ │ │ │ + bge 0x18255c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, fp, lsr r8 @ │ │ │ │ - stc2 7, cr15, [lr], #-216 @ 0xffffff28 │ │ │ │ + ldc2 7, cr15, [r8], {54} @ 0x36 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247927,26 +247936,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r8], {184} @ 0xb8 │ │ │ │ + stc2l 1, cr15, [r2], #736 @ 0x2e0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d3fb8 │ │ │ │ + blx 0x8d3fe4 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-3877 @ 0xfffff0db │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -247963,15 +247972,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r0, [r1], -r5 │ │ │ │ - blx 0xfefc02ca │ │ │ │ + blx 0xfea402f6 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247985,15 +247994,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [r4], #-736 @ 0xfffffd20 │ │ │ │ + stc2l 1, cr15, [lr], #-736 @ 0xfffffd20 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248006,30 +248015,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ cdp2 7, 6, cr15, cr10, cr8, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6728 │ │ │ │ + blx 0x12f6754 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182700 │ │ │ │ + bge 0x18272c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, asr r8 @ │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ - blx 0x14c03b2 │ │ │ │ + blx 0xf403de │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248043,15 +248052,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffd3ee12 │ │ │ │ + blx 0xfffbee3e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248064,52 +248073,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ ldc2l 7, cr15, [r6, #928]! @ 0x3a0 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f680c │ │ │ │ + blx 0x12f6838 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1827e8 │ │ │ │ + bge 0x182814 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7364651 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, fp, r4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x176f28 │ │ │ │ + bls 0x176f54 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d28d8 │ │ │ │ + b 0x9d2904 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c21e4 │ │ │ │ - blls 0x2dc85c │ │ │ │ + blmi 0x3c2210 │ │ │ │ + blls 0x2dc888 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fb7d │ │ │ │ + svclt 0x0000fb87 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248122,30 +248131,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ stc2 7, cr15, [r2, #928] @ 0x3a0 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b68f8 │ │ │ │ + blx 0x12b6924 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1828d0 │ │ │ │ + bge 0x1828fc │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0x18c0580 │ │ │ │ + blx 0x13405ac │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248159,26 +248168,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x33efe2 │ │ │ │ + blx 0x5bf00e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d4358 │ │ │ │ + blx 0x8d4384 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-3413 @ 0xfffff2ab │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248195,15 +248204,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - @ instruction: 0xf9eaf736 │ │ │ │ + @ instruction: 0xf9d4f736 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248217,15 +248226,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe63f0c8 │ │ │ │ + blx 0xfe8bf0f4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248238,30 +248247,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ ldc2 7, cr15, [sl], {232} @ 0xe8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6ac8 │ │ │ │ + blx 0x12f6af4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182aa0 │ │ │ │ + bge 0x182acc │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - @ instruction: 0xf97ef736 │ │ │ │ + @ instruction: 0xf968f736 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248275,15 +248284,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x93f1b0 │ │ │ │ + blx 0xbbf1dc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248296,88 +248305,88 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ stc2 7, cr15, [r6], #-928 @ 0xfffffc60 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6bac │ │ │ │ + blx 0x12f6bd8 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182b88 │ │ │ │ + bge 0x182bb4 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7364650 │ │ │ │ - stmdacs r0, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfd4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x1772c8 │ │ │ │ + bls 0x1772f4 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d2c78 │ │ │ │ + b 0x9d2ca4 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c1e44 │ │ │ │ - blls 0x2dcbfc │ │ │ │ + blmi 0x3c1e70 │ │ │ │ + blls 0x2dcc28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f9ad │ │ │ │ + svclt 0x0000f9b7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ ldmdaeq sl!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfffc0b8e │ │ │ │ + blx 0xfffc0bba │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ - blx 0xfedc0b9a │ │ │ │ + blx 0xfedc0bc6 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b6c98 │ │ │ │ + blx 0x12b6cc4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182c70 │ │ │ │ + bge 0x182c9c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf88ef736 │ │ │ │ + @ instruction: 0xf878f736 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248391,26 +248400,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf938f1b8 │ │ │ │ + @ instruction: 0xf942f1b8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d46f8 │ │ │ │ + blx 0x8d4724 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-2949 @ 0xfffff47b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248427,222 +248436,222 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - @ instruction: 0xf81af736 │ │ │ │ + @ instruction: 0xf804f736 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ eorsmi r4, r7, r6, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #-268435445 @ 0xf000000b │ │ │ │ stccc 8, cr15, [ip], #804 @ 0x324 │ │ │ │ - blx 0xff240d02 │ │ │ │ + blx 0xff240d2e │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8c4f1b8 │ │ │ │ + @ instruction: 0xf8cef1b8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x5c0d5e │ │ │ │ + blx 0x5c0d8a │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ - blx 0xff3c0d68 │ │ │ │ + blx 0xff3c0d94 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6e68 │ │ │ │ + blx 0x12f6e94 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182e40 │ │ │ │ + bge 0x182e6c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - @ instruction: 0xffaef735 │ │ │ │ + @ instruction: 0xff98f735 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ eorsmi r4, lr, r7, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi r3, #1610612747 @ 0x6000000b │ │ │ │ stccc 8, cr15, [ip], #804 @ 0x324 │ │ │ │ - blx 0x1540dea │ │ │ │ + blx 0x1540e16 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf850f1b8 │ │ │ │ + @ instruction: 0xf85af1b8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfe8c0e44 │ │ │ │ + blx 0xfe8c0e70 │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ - blx 0x16c0e50 │ │ │ │ + blx 0x16c0e7c │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6f4c │ │ │ │ + blx 0x12f6f78 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182f28 │ │ │ │ + bge 0x182f54 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7354650 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, asr #31 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x177668 │ │ │ │ + bls 0x177694 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d3018 │ │ │ │ + b 0x9d3044 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c1aa4 │ │ │ │ - blls 0x2dcf9c │ │ │ │ + blmi 0x3c1ad0 │ │ │ │ + blls 0x2dcfc8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000ffdd │ │ │ │ + svclt 0x0000ffe7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ ldmdaeq sl!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xbc0f2c │ │ │ │ + blx 0xbc0f58 │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf9e2f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b7038 │ │ │ │ + blx 0x12b7064 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x183010 │ │ │ │ + bge 0x18303c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - mrc2 7, 5, pc, cr14, cr5, {1} │ │ │ │ + mcr2 7, 5, pc, cr8, cr5, {1} @ │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ eorsmi r4, r7, r6, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #-268435445 @ 0xf000000b │ │ │ │ stccc 8, cr15, [ip], #804 @ 0x324 │ │ │ │ - blx 0x1b40fb8 │ │ │ │ + blx 0x1b40fe4 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff68f1b7 │ │ │ │ + @ instruction: 0xff72f1b7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d4a98 │ │ │ │ + blx 0x8d4ac4 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-2485 @ 0xfffff64b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248659,15 +248668,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - mcr2 7, 2, pc, cr10, cr5, {1} @ │ │ │ │ + mrc2 7, 1, pc, cr4, cr5, {1} │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248681,15 +248690,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 7, pc, cr4, cr7, {5} │ │ │ │ + mrc2 1, 7, pc, cr14, cr7, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248702,30 +248711,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf8faf7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f7208 │ │ │ │ + blx 0x12f7234 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1831e0 │ │ │ │ + bge 0x18320c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [lr, #212] @ 0xd4 │ │ │ │ + stc2l 7, cr15, [r8, #212] @ 0xd4 │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248739,15 +248748,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 4, pc, cr0, cr7, {5} @ │ │ │ │ + mcr2 1, 4, pc, cr10, cr7, {5} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248760,52 +248769,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf886f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f72ec │ │ │ │ + blx 0x12f7318 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1832c8 │ │ │ │ + bge 0x1832f4 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7354650 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfb4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x177a08 │ │ │ │ + bls 0x177a34 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d33b8 │ │ │ │ + b 0x9d33e4 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c1704 │ │ │ │ - blls 0x2dd33c │ │ │ │ + blmi 0x3c1730 │ │ │ │ + blls 0x2dd368 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fe0d │ │ │ │ + svclt 0x0000fe17 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248818,30 +248827,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf812f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b73d8 │ │ │ │ + blx 0x12b7404 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1833b0 │ │ │ │ + bge 0x1833dc │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - stc2l 7, cr15, [lr], #212 @ 0xd4 │ │ │ │ + ldc2l 7, cr15, [r8], {53} @ 0x35 │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248855,26 +248864,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r8, #732] @ 0x2dc │ │ │ │ + stc2 1, cr15, [r2, #732]! @ 0x2dc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d4e38 │ │ │ │ + blx 0x8d4e64 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e7083a │ │ │ │ strcs pc, [r3], #-4069 @ 0xfffff01b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e74648 │ │ │ │ stmib sp, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248891,15 +248900,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - ldc2l 7, cr15, [sl], #-212 @ 0xffffff2c │ │ │ │ + stc2l 7, cr15, [r4], #-212 @ 0xffffff2c │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248913,15 +248922,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r4, #-732]! @ 0xfffffd24 │ │ │ │ + stc2 1, cr15, [lr, #-732]! @ 0xfffffd24 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248934,30 +248943,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xff2af7e7 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f75a8 │ │ │ │ + blx 0x12f75d4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x183580 │ │ │ │ + bge 0x1835ac │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - stc2 7, cr15, [lr], {53} @ 0x35 │ │ │ │ + blx 0xfff4125a │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248971,15 +248980,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r0], #732 @ 0x2dc │ │ │ │ + ldc2 1, cr15, [sl], #732 @ 0x2dc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248992,64 +249001,64 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ cdp2 7, 11, cr15, cr6, cr7, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f768c │ │ │ │ + blx 0x12f76b8 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x183668 │ │ │ │ + bge 0x183694 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7354650 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsr #31 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x177da8 │ │ │ │ + bls 0x177dd4 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d3758 │ │ │ │ + b 0x9d3784 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e73cac │ │ │ │ - blmi 0x3c3364 │ │ │ │ - blls 0x2dd6dc │ │ │ │ + blmi 0x3c3390 │ │ │ │ + blls 0x2dd708 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fc3d │ │ │ │ + svclt 0x0000fc47 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc1511c │ │ │ │ + blmi 0xc15148 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 8, cr15, cr8, cr7, {7} │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249057,50 +249066,50 @@ │ │ │ │ @ instruction: 0x07ebd01e │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd50b0 │ │ │ │ + bhi 0xfd50dc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x0000f9b6 │ │ │ │ @ instruction: 0xf7954651 │ │ │ │ - rsclt pc, sl, #823296 @ 0xc9000 │ │ │ │ + rsclt pc, sl, #733184 @ 0xb3000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9cb7e8 │ │ │ │ + b 0x9cb814 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r8, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74658 │ │ │ │ - blmi 0x3c3298 │ │ │ │ - blls 0x25d7a8 │ │ │ │ + blmi 0x3c32c4 │ │ │ │ + blls 0x25d7d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fbd7 │ │ │ │ + svclt 0x0000fbe1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd51e8 │ │ │ │ + blmi 0xbd5214 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 2, cr15, cr2, cr7, {7} │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249108,49 +249117,49 @@ │ │ │ │ @ instruction: 0x07ebd01d │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd517c │ │ │ │ + bhi 0xfd51a8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - blx 0x1a41636 │ │ │ │ + blx 0x14c1662 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x103bbd │ │ │ │ + streq pc, [pc, #965] @ 0x103be9 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d9 │ │ │ │ cdp2 7, 7, cr15, cr2, cr7, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1dbff0a │ │ │ │ + blx 0x203ff36 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc152b0 │ │ │ │ + blmi 0xc152dc │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr, #924]! @ 0x39c │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249158,50 +249167,50 @@ │ │ │ │ @ instruction: 0x07ebd01e │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5244 │ │ │ │ + bhi 0xfd5270 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x0000f9b6 │ │ │ │ @ instruction: 0xf7954651 │ │ │ │ - rsclt pc, sl, #192512 @ 0x2f000 │ │ │ │ + rsclt pc, sl, #102400 @ 0x19000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9cb97c │ │ │ │ + b 0x9cb9a8 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r8, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74658 │ │ │ │ - blmi 0x3c3104 │ │ │ │ - blls 0x25d93c │ │ │ │ + blmi 0x3c3130 │ │ │ │ + blls 0x25d968 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fb0d │ │ │ │ + svclt 0x0000fb17 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd537c │ │ │ │ + blmi 0xbd53a8 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r8, #-924] @ 0xfffffc64 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249209,49 +249218,49 @@ │ │ │ │ @ instruction: 0x07ebd01d │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5310 │ │ │ │ + bhi 0xfd533c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - blx 0xff3c17c8 │ │ │ │ + blx 0xfee417f4 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x103d51 │ │ │ │ + streq pc, [pc, #965] @ 0x103d7d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d9 │ │ │ │ stc2 7, cr15, [r8, #924]! @ 0x39c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfeb4009c │ │ │ │ + blx 0xfedc00c8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd5448 │ │ │ │ + blmi 0xbd5474 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r4], #924 @ 0x39c │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249259,49 +249268,49 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd53d8 │ │ │ │ + bhi 0xfd5404 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xf806f795 │ │ │ │ + @ instruction: 0xfff0f794 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2f74 │ │ │ │ - blls 0x25dacc │ │ │ │ + blmi 0x3c2fa0 │ │ │ │ + blls 0x25daf8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fa45 │ │ │ │ + svclt 0x0000fa4f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd5510 │ │ │ │ + blmi 0xbd553c │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0], {231} @ 0xe7 │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249309,49 +249318,49 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd54a0 │ │ │ │ + bhi 0xfd54cc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xf86ef795 │ │ │ │ + @ instruction: 0xf858f795 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2eac │ │ │ │ - blls 0x25db94 │ │ │ │ + blmi 0x3c2ed8 │ │ │ │ + blls 0x25dbc0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f9e1 │ │ │ │ + svclt 0x0000f9eb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd55d8 │ │ │ │ + blmi 0xbd5604 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [ip], #-924 @ 0xfffffc64 │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249359,320 +249368,320 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5568 │ │ │ │ + bhi 0xfd5594 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xff5cf794 │ │ │ │ + @ instruction: 0xff46f794 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2de4 │ │ │ │ - blls 0x25dc5c │ │ │ │ + blmi 0x3c2e10 │ │ │ │ + blls 0x25dc88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f97d │ │ │ │ + svclt 0x0000f987 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd56a0 │ │ │ │ + blmi 0xbd56cc │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff341bee │ │ │ │ + blx 0xff341c1a │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5630 │ │ │ │ + bhi 0xfd565c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xffc4f794 │ │ │ │ + @ instruction: 0xffaef794 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2d1c │ │ │ │ - blls 0x25dd24 │ │ │ │ + blmi 0x3c2d48 │ │ │ │ + blls 0x25dd50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f919 │ │ │ │ + svclt 0x0000f923 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd55558 │ │ │ │ + bmi 0xd55584 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - ldmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x19c1cba │ │ │ │ + blx 0x19c1ce6 │ │ │ │ mlascc ip, r7, r8, pc @ │ │ │ │ movwls r4, #1541 @ 0x605 │ │ │ │ - blls 0x14c528 │ │ │ │ + blls 0x14c554 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorscc pc, ip, r7, lsl #17 │ │ │ │ eorle r0, r2, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ eorseq pc, sl, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d70c08 │ │ │ │ @ instruction: 0xf8d72042 │ │ │ │ @ instruction: 0xf8d73046 │ │ │ │ @ instruction: 0xf8d7003a │ │ │ │ stmia ip!, {r1, r2, r3, r4, r5, ip} │ │ │ │ - bge 0x183d9c │ │ │ │ + bge 0x183dc8 │ │ │ │ strhcc pc, [sl], #-135 @ 0xffffff79 @ │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ tstcs r0, r0, lsr r8 │ │ │ │ - @ instruction: 0xfff2f794 │ │ │ │ + @ instruction: 0xffdcf794 │ │ │ │ @ instruction: 0xf859b2eb │ │ │ │ stmdahi r3!, {r0, r1, r4, r5, sp} │ │ │ │ - b 0x9d3dbc │ │ │ │ + b 0x9d3de8 │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x10414d │ │ │ │ + streq pc, [pc, #965] @ 0x104179 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ - blls 0x1384e0 │ │ │ │ + blls 0x13850c │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7303c │ │ │ │ - blmi 0x3c2c38 │ │ │ │ - blls 0x2dde08 │ │ │ │ + blmi 0x3c2c64 │ │ │ │ + blls 0x2dde34 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f8a7 │ │ │ │ + svclt 0x0000f8b1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd5563c │ │ │ │ + bmi 0xd55668 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - ldmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibne r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0xffd41d9c │ │ │ │ + blx 0xffd41dc8 │ │ │ │ mlascc ip, r7, r8, pc @ │ │ │ │ movwls r4, #1541 @ 0x605 │ │ │ │ - blls 0x14c60c │ │ │ │ + blls 0x14c638 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorscc pc, ip, r7, lsl #17 │ │ │ │ eorle r0, r2, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ eorseq pc, sl, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d70c08 │ │ │ │ @ instruction: 0xf8d72042 │ │ │ │ @ instruction: 0xf8d73046 │ │ │ │ @ instruction: 0xf8d7003a │ │ │ │ stmia ip!, {r1, r2, r3, r4, r5, ip} │ │ │ │ - bge 0x183e80 │ │ │ │ + bge 0x183eac │ │ │ │ strhcc pc, [sl], #-135 @ 0xffffff79 @ │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ tstcs r0, r0, lsr r8 │ │ │ │ - @ instruction: 0xf880f795 │ │ │ │ + @ instruction: 0xf86af795 │ │ │ │ @ instruction: 0xf859b2eb │ │ │ │ stmdahi r3!, {r0, r1, r4, r5, sp} │ │ │ │ - b 0x9d3ea0 │ │ │ │ + b 0x9d3ecc │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x104231 │ │ │ │ + streq pc, [pc, #965] @ 0x10425d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ - blls 0x1385c4 │ │ │ │ + blls 0x1385f0 │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7303c │ │ │ │ - blmi 0x3c2b54 │ │ │ │ - blls 0x2ddeec │ │ │ │ + blmi 0x3c2b80 │ │ │ │ + blls 0x2ddf18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f835 │ │ │ │ + svclt 0x0000f83f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xc9571c │ │ │ │ + bmi 0xc95748 │ │ │ │ movwls r4, #5646 @ 0x160e │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x20c1e80 │ │ │ │ + blx 0x20c1eac │ │ │ │ mlacc sl, r7, r8, pc @ │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ - blls 0x14c6f0 │ │ │ │ + blls 0x14c71c │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorcc pc, sl, r7, lsl #17 │ │ │ │ andsle r0, ip, r2, lsr #14 │ │ │ │ svclt 0x004807e3 │ │ │ │ eoreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ - blvs 0xf86f34 │ │ │ │ - bvs 0xfef1ed04 │ │ │ │ + blvs 0xf86f60 │ │ │ │ + bvs 0xfef1ed30 │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, r7, r9, fp, sp, lr} │ │ │ │ - bge 0x183f5c │ │ │ │ + bge 0x183f88 │ │ │ │ @ instruction: 0xf8ac8f3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ @ instruction: 0xf7942100 │ │ │ │ - rsclt pc, r3, #12352 @ 0x3040 │ │ │ │ + rsclt pc, r3, #10944 @ 0x2ac0 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0x103f44 │ │ │ │ + strne pc, [pc], #-964 @ 0x103f70 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ - blls 0x1386b4 │ │ │ │ + blls 0x1386e0 │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7302a │ │ │ │ - blmi 0x3c2a7c │ │ │ │ - blls 0x2ddfc4 │ │ │ │ + blmi 0x3c2aa8 │ │ │ │ + blls 0x2ddff0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b68ff0 │ │ │ │ - svclt 0x0000ffc9 │ │ │ │ + svclt 0x0000ffd3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xc957f4 │ │ │ │ + bmi 0xc95820 │ │ │ │ movwls r4, #5646 @ 0x160e │ │ │ │ - ldmne r8!, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiane r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x5c1f58 │ │ │ │ + blx 0x5c1f84 │ │ │ │ mlacc sl, r7, r8, pc @ │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ - blls 0x14c7c8 │ │ │ │ + blls 0x14c7f4 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorcc pc, sl, r7, lsl #17 │ │ │ │ andsle r0, ip, r2, lsr #14 │ │ │ │ svclt 0x004807e3 │ │ │ │ eoreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ - blvs 0xf8700c │ │ │ │ - bvs 0xfef1eddc │ │ │ │ + blvs 0xf87038 │ │ │ │ + bvs 0xfef1ee08 │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, r7, r9, fp, sp, lr} │ │ │ │ - bge 0x184034 │ │ │ │ + bge 0x184060 │ │ │ │ @ instruction: 0xf8ac8f3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ @ instruction: 0xf7942100 │ │ │ │ - rsclt pc, r3, #528 @ 0x210 │ │ │ │ + rsclt pc, r3, #11, 28 @ 0xb0 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0x10401c │ │ │ │ + strne pc, [pc], #-964 @ 0x104048 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ - blls 0x13878c │ │ │ │ + blls 0x1387b8 │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7302a │ │ │ │ - blmi 0x3c29a4 │ │ │ │ - blls 0x2de09c │ │ │ │ + blmi 0x3c29d0 │ │ │ │ + blls 0x2de0c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b68ff0 │ │ │ │ - svclt 0x0000ff5d │ │ │ │ + svclt 0x0000ff67 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r7], -r9, lsl #1 │ │ │ │ - blpl 0x1141490 │ │ │ │ - bmi 0xcd58d0 │ │ │ │ + blpl 0x11414bc │ │ │ │ + bmi 0xcd58fc │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - bne 0xfef4098c │ │ │ │ - beq 0xe80b84 │ │ │ │ + bne 0xffb409b8 │ │ │ │ + beq 0xe80bb0 │ │ │ │ @ instruction: 0xf1049000 │ │ │ │ @ instruction: 0xf10b0810 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r8, r9, sl} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @ instruction: 0xf7e70200 │ │ │ │ andcs pc, r0, #2670592 @ 0x28c000 │ │ │ │ stmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -249685,18 +249694,18 @@ │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ @ instruction: 0xf10bbf48 │ │ │ │ strle r0, [fp], #-314 @ 0xfffffec6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfee4e0 │ │ │ │ + bhi 0xfee50c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7958830 │ │ │ │ - rsclt pc, fp, #197632 @ 0x30400 │ │ │ │ + rsclt pc, fp, #175104 @ 0x2ac00 │ │ │ │ eorscs pc, r3, sl, asr r8 @ │ │ │ │ andsmi r8, r0, r3, lsr #16 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @@ -249708,70 +249717,70 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 7, pc, cr14, cr6, {5} @ │ │ │ │ + mrc2 1, 7, pc, cr8, cr6, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blpl 0x1141574 │ │ │ │ - bmi 0xcd59a8 │ │ │ │ + blpl 0x11415a0 │ │ │ │ + bmi 0xcd59d4 │ │ │ │ movwls r4, #1550 @ 0x60e │ │ │ │ - bne 0xfef40a68 │ │ │ │ - beq 0xe80c60 │ │ │ │ + bne 0xffb40a94 │ │ │ │ + beq 0xe80c8c │ │ │ │ ldmdaeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ streq pc, [r8, -fp, lsl #2]! │ │ │ │ @ instruction: 0xf936f7e7 │ │ │ │ - blls 0x10c978 │ │ │ │ + blls 0x10c9a4 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf89b2018 │ │ │ │ stmib sp, {r1, r3, r5, sp}^ │ │ │ │ @ instruction: 0xf88b2900 │ │ │ │ streq r3, [r2, -sl, lsr #32]! │ │ │ │ @ instruction: 0x07e3d01b │ │ │ │ @ instruction: 0xf10bbf48 │ │ │ │ strle r0, [fp], #-296 @ 0xfffffed8 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfee5bc │ │ │ │ + bhi 0xfee5e8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7956828 │ │ │ │ - rsclt pc, r3, #113664 @ 0x1bc00 │ │ │ │ + rsclt pc, r3, #91136 @ 0x16400 │ │ │ │ eorscs pc, r3, sl, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0x1041d4 │ │ │ │ + strne pc, [pc], #-964 @ 0x104200 │ │ │ │ strbmi r3, [r5, #-1540] @ 0xfffff9fc │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf88b2000 │ │ │ │ @ instruction: 0xf7e7202a │ │ │ │ - blmi 0x3c27ec │ │ │ │ - blls 0x2de254 │ │ │ │ + blmi 0x3c2818 │ │ │ │ + blls 0x2de280 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b68ff0 │ │ │ │ - svclt 0x0000fe81 │ │ │ │ + svclt 0x0000fe8b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf7e72300 │ │ │ │ svclt 0x0000ba2b │ │ │ │ @ instruction: 0xf7e72301 │ │ │ │ svclt 0x0000ba27 │ │ │ │ @ instruction: 0xf7e72300 │ │ │ │ svclt 0x0000baa9 │ │ │ │ @@ -249783,15 +249792,15 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, fp, lsr #22 │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - @ instruction: 0xf2c019b8 │ │ │ │ + vmul.f d17, d16, d0[6] │ │ │ │ @ instruction: 0xf7e70935 │ │ │ │ @ instruction: 0x373af8bd │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -249801,46 +249810,46 @@ │ │ │ │ strle r3, [sl], #-314 @ 0xfffffec6 │ │ │ │ ldmdavs r9!, {r2, r3, r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ strbtmi r0, [r9], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ - blx 0x1ac1f5c │ │ │ │ + blx 0x1541f88 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x104685 │ │ │ │ + streq pc, [pc, #965] @ 0x1046b1 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4650d1da │ │ │ │ @ instruction: 0xf90ef7e7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - mcr2 1, 0, pc, cr14, cr6, {5} @ │ │ │ │ + mrc2 1, 0, pc, cr8, cr6, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, fp, lsr #22 │ │ │ │ ldrmi r4, [r5], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmax.s8 d20, d3, d14 │ │ │ │ - @ instruction: 0xf2c018b8 │ │ │ │ + vmul.i d17, d16, d0[6] │ │ │ │ @ instruction: 0xf7e70835 │ │ │ │ @ instruction: 0x3728f85b │ │ │ │ @ instruction: 0xf1054604 │ │ │ │ movwcs r0, #2320 @ 0x910 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -249850,34 +249859,34 @@ │ │ │ │ strle r3, [sl], #-296 @ 0xfffffed8 │ │ │ │ ldmdavs r9!, {r2, r3, r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ strbtmi r0, [r9], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ - blx 0x1ec2020 │ │ │ │ + blx 0x194204c │ │ │ │ ldmdavs r1!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #6784 @ 0x1a80 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ strcc r6, [r4, #-51] @ 0xffffffcd │ │ │ │ - strne pc, [pc], #-964 @ 0x104384 │ │ │ │ + strne pc, [pc], #-964 @ 0x1043b0 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1da │ │ │ │ @ instruction: 0xf8acf7e7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 1, cr15, [ip, #728]! @ 0x2d8 │ │ │ │ + ldc2 1, cr15, [r6, #728]! @ 0x2d8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ orrcc pc, r0, #160, 10 @ 0x28000000 │ │ │ │ andeq pc, r8, #160, 2 @ 0x28 │ │ │ │ svclt 0x00882a01 │ │ │ │ svclt 0x00942b03 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00142810 │ │ │ │ @@ -249887,217 +249896,217 @@ │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ stmiblt r3!, {r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b98b │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ - blcc 0x50507c │ │ │ │ + blcc 0x5050a8 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6422301 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf8520235 │ │ │ │ ldrmi r3, [r8], -r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrmi r0, [r8], -r1, lsl #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ - bcs 0x10f550 │ │ │ │ + bcs 0x10f57c │ │ │ │ @ instruction: 0xf8d0d1ef │ │ │ │ - bl 0x1135b8 │ │ │ │ + bl 0x1135e4 │ │ │ │ @ instruction: 0xf8d00083 │ │ │ │ bicsmi r3, fp, #12, 24 @ 0xc00 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b654 │ │ │ │ + bl 0xfec5b680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d3, d0 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ - blmi 0x1c4924 │ │ │ │ + @ instruction: 0xf6432000 │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0x1c4950 │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ - svclt 0x0000ffc5 │ │ │ │ - eorseq r2, r5, r0, lsr #28 │ │ │ │ + svclt 0x0000ffc7 │ │ │ │ + eorseq r2, r5, r0, asr lr │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf8d34602 │ │ │ │ vaddl.u8 q8, d16, d24 │ │ │ │ ldmiblt r0!, {r6, sp} │ │ │ │ @ instruction: 0x314cf892 │ │ │ │ @ instruction: 0xf8d2b9b3 │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ - blcc 0x505114 │ │ │ │ + blcc 0x505140 │ │ │ │ stmdale fp, {r1, r3, r8, r9, fp, sp} │ │ │ │ - rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ + eorvs pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ eoreq pc, r3, r2, asr r8 @ │ │ │ │ svclt 0x00b82801 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ svclt 0x00b82801 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b6d8 │ │ │ │ + bl 0xfec5b704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ strmi r5, [r5], -r8, lsl #14 │ │ │ │ pkhbtmi r4, r8, ip, lsl #12 │ │ │ │ svccc 0x00104616 │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ stmiblt r8!, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #34213 @ 0x85a5 @ │ │ │ │ @ instruction: 0xf8c34638 │ │ │ │ @ instruction: 0xf8c582c0 │ │ │ │ @ instruction: 0xf8c56cb0 │ │ │ │ @ instruction: 0xf7694cc0 │ │ │ │ - @ instruction: 0xf784ff69 │ │ │ │ - tstpeq r3, r1, lsl r9 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf784ff53 │ │ │ │ + strdeq pc, [r3, -fp] │ │ │ │ cdpeq 5, 11, cr13, cr3, cr12, {7} │ │ │ │ - blcs 0x2cd524 │ │ │ │ + blcs 0x2cd550 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ strb r7, [r5, r0, lsl #12]! │ │ │ │ - orrcs pc, r0, fp, asr #12 │ │ │ │ + asrscs pc, fp, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addscs pc, ip, fp, asr #12 │ │ │ │ + sbccs pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ - ldc2 1, cr15, [ip, #-516] @ 0xfffffdfc │ │ │ │ - eorseq r2, r5, ip, lsr #28 │ │ │ │ + ldc2 1, cr15, [lr, #-516] @ 0xfffffdfc │ │ │ │ + eorseq r2, r5, ip, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5b748 │ │ │ │ + bl 0xfec5b774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r0, ror #2 │ │ │ │ ldmdbcs sl, {r2, r9, sl, lr} │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ addsmi sp, r9, #32 │ │ │ │ ldmdbcs r0, {r0, r4, ip, lr, pc} │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x4739b8 │ │ │ │ + bcs 0x4739e4 │ │ │ │ stmdale pc!, {r0, r2, r3, r5, ip, lr, pc} @ │ │ │ │ - bcs 0x212da0 │ │ │ │ - blcs 0x57a948 │ │ │ │ + bcs 0x212dcc │ │ │ │ + blcs 0x57a974 │ │ │ │ strtmi sp, [r0], -pc, ror #1 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ stmdacs r1, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ strtmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xff98f7ff │ │ │ │ andle r2, lr, sp, lsl #20 │ │ │ │ - bcs 0x152de8 │ │ │ │ - blcc 0x6ba630 │ │ │ │ + bcs 0x152e14 │ │ │ │ + blcc 0x6ba65c │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ andlt sp, r2, r9, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x6b3a04 │ │ │ │ + blcs 0x6b3a30 │ │ │ │ ldrdlt sp, [r2], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x8f3a18 │ │ │ │ + blcs 0x8f3a44 │ │ │ │ ldrb sp, [r4, r5, asr #3] │ │ │ │ bicle r2, r2, lr, lsl #20 │ │ │ │ andmi pc, r4, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ ldrle r0, [ip, #2011]! @ 0x7db │ │ │ │ andcs lr, r0, fp, asr #15 │ │ │ │ - orrcs pc, r0, fp, asr #12 │ │ │ │ + asrscs pc, fp, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addcs pc, sl, #64, 4 │ │ │ │ - cdp2 1, 15, cr15, cr12, cr9, {2} │ │ │ │ - eorseq r2, r5, ip, lsr lr │ │ │ │ + cdp2 1, 15, cr15, cr14, cr9, {2} │ │ │ │ + eorseq r2, r5, ip, ror #28 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b810 │ │ │ │ + bl 0xfec5b83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r9, [pc], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7703810 │ │ │ │ - @ instruction: 0x463bfe13 │ │ │ │ + @ instruction: 0x463bfdfd │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000ff4d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf001469a │ │ │ │ addlt r0, r7, r3, lsl #6 │ │ │ │ ldrmi r3, [r1], r1, lsl #6 │ │ │ │ - b 0x14c6874 │ │ │ │ - ldrbcs r0, [pc, #2243]! @ 0x104f13 │ │ │ │ + b 0x14c68a0 │ │ │ │ + ldrbcs r0, [pc, #2243]! @ 0x104f3f │ │ │ │ andcs r9, r0, #4, 4 @ 0x40000000 │ │ │ │ @ instruction: 0x46179c10 │ │ │ │ strls r9, [r2], #-2833 @ 0xfffff4ef │ │ │ │ movwls r9, #12293 @ 0x3005 │ │ │ │ stmdbls r2, {r0, r9, ip, pc} │ │ │ │ strteq pc, [r0], #-450 @ 0xfffffe3e │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ vpmax.u8 d15, d2, d5 │ │ │ │ - blx 0xa546a0 │ │ │ │ - blx 0x280688 │ │ │ │ + blx 0xa546cc │ │ │ │ + blx 0x2806b4 │ │ │ │ movwmi pc, #33036 @ 0x810c @ │ │ │ │ - blx 0x3aaa8c │ │ │ │ + blx 0x3aaab8 │ │ │ │ andmi pc, r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf102fa29 │ │ │ │ vseleq.f32 s30, s24, s21 │ │ │ │ tsteq fp, r1, asr #20 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ strmi fp, [r8, #713] @ 0x2c9 │ │ │ │ - blls 0x23ab38 │ │ │ │ - bl 0x1ebeb4 │ │ │ │ + blls 0x23ab64 │ │ │ │ + bl 0x1ebee0 │ │ │ │ ldrdeq r0, [r9], #1 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ teqpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1c10840 │ │ │ │ - bl 0x1c7f34 │ │ │ │ + bl 0x1c7f60 │ │ │ │ @ instruction: 0xf1a11340 │ │ │ │ @ instruction: 0xf5030020 │ │ │ │ - bl 0x2a15fc │ │ │ │ + bl 0x2a1628 │ │ │ │ @ instruction: 0xf8560bc3 │ │ │ │ sbcmi r3, fp, r3, lsr r0 │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ vseleq.f32 s30, s28, s2 │ │ │ │ @ instruction: 0xf000fa21 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf0034303 │ │ │ │ - blx 0x1c56dc │ │ │ │ - blx 0xa00714 │ │ │ │ + blx 0x1c5708 │ │ │ │ + blx 0xa00740 │ │ │ │ msrmi CPSR_, #4, 8 @ 0x4000000 │ │ │ │ tstmi pc, #147 @ 0x93 │ │ │ │ andcc r9, r8, #1024 @ 0x400 │ │ │ │ - bcs 0x1115300 │ │ │ │ + bcs 0x111532c │ │ │ │ @ instruction: 0xd1b49301 │ │ │ │ @ instruction: 0x46194638 │ │ │ │ andcs fp, r0, #7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5b914 │ │ │ │ + bl 0xfec5b940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r2, r8, asr #24 │ │ │ │ stclcc 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ - bl 0x132d70 │ │ │ │ + bl 0x132d9c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ streq r4, [r4, ip, lsl #24]! │ │ │ │ @ instruction: 0xf8d2bf48 │ │ │ │ strle r3, [r9, #-3196] @ 0xfffff384 │ │ │ │ movwle r4, #49817 @ 0xc299 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -250112,23 +250121,23 @@ │ │ │ │ vhsub.u8 , q0, │ │ │ │ addslt r4, fp, #7 │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscsne pc, pc, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b984 │ │ │ │ + bl 0xfec5b9b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0x460bb19a │ │ │ │ @ instruction: 0xf1b34611 │ │ │ │ svclt 0x00084f00 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ ldrmi sp, [r8], -r3, lsr #32 │ │ │ │ - @ instruction: 0xf844f177 │ │ │ │ + @ instruction: 0xf846f177 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf500bd00 │ │ │ │ movscc r3, #1677721602 @ 0x64000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -250140,20 +250149,20 @@ │ │ │ │ tstpeq r0, #19 @ p-variant is OBSOLETE │ │ │ │ movwcs sp, #4325 @ 0x10e5 │ │ │ │ @ instruction: 0xf8cd2117 │ │ │ │ @ instruction: 0xf7ffe000 │ │ │ │ @ instruction: 0xf04fff11 │ │ │ │ ldrb r4, [ip, r0, lsl #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b9f4 │ │ │ │ + bl 0xfec5ba20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strmi fp, [fp], -sl, ror #2 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ - mrc2 1, 6, pc, cr6, cr6, {3} │ │ │ │ + mrc2 1, 6, pc, cr8, cr6, {3} │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf500bd00 │ │ │ │ movscc r3, #1677721602 @ 0x64000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -250177,33 +250186,33 @@ │ │ │ │ @ instruction: 0xf0023011 │ │ │ │ movwmi r3, #33348 @ 0x8244 │ │ │ │ tstmi r0, #219 @ 0xdb │ │ │ │ orrcc pc, r8, #3 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe54aab4 │ │ │ │ + b 0xfe54aae0 │ │ │ │ strle r0, [r5, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ andcs fp, r1, #92, 30 @ 0x170 │ │ │ │ eorcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe54aad4 │ │ │ │ + b 0xfe54ab00 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe54b2fc │ │ │ │ + b 0xfe54b328 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf41 │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -250217,15 +250226,15 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svclt 0x003e1a89 │ │ │ │ movwcs r2, #4352 @ 0x1100 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x114d52c │ │ │ │ + blx 0x114d558 │ │ │ │ @ instruction: 0xf1bcfc02 │ │ │ │ svclt 0x00c80f00 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ @ instruction: 0xf102bfc8 │ │ │ │ stcle 1, cr3, [r5], {255} @ 0xff │ │ │ │ svccc 0x00fff1bc │ │ │ │ @@ -250233,18 +250242,18 @@ │ │ │ │ subsmi r3, r1, #32, 4 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andlt fp, fp, #48, 10 @ 0xc000000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ - blx 0x11d617c │ │ │ │ - blx 0x4c0974 │ │ │ │ + blx 0x11d61a8 │ │ │ │ + blx 0x4c09a0 │ │ │ │ stmdacs r0, {r1, sl, ip, sp, lr, pc} │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0x104984 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0x1049b0 │ │ │ │ strbtmi fp, [r3], -r4, asr #31 │ │ │ │ eor pc, r0, #12910592 @ 0xc50000 │ │ │ │ andcc sp, r1, r4, lsl #24 │ │ │ │ @ instruction: 0xf8c5bfbc │ │ │ │ rsbmi lr, r3, #32, 4 │ │ │ │ addslt r1, fp, #150994944 @ 0x9000000 │ │ │ │ vpmax.s8 , q1, │ │ │ │ @@ -250258,26 +250267,26 @@ │ │ │ │ andmi lr, ip, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f2900 │ │ │ │ svclt 0x00bc0301 │ │ │ │ @ instruction: 0xf8c02200 │ │ │ │ - blle 0x2d124c │ │ │ │ + blle 0x2d1278 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ addsmi r3, r1, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf8c0bf8c │ │ │ │ strmi r3, [sl], -r0, lsr #4 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strmi fp, [r6], r0, lsl #10 │ │ │ │ - blx 0x431220 │ │ │ │ - blcs 0x141200 │ │ │ │ + blx 0x43124c │ │ │ │ + blcs 0x14122c │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x2000bfbc │ │ │ │ eorgt pc, r0, #13500416 @ 0xce0000 │ │ │ │ addsmi sp, sl, #5120 @ 0x1400 │ │ │ │ svclt 0x003c4618 │ │ │ │ @ instruction: 0xf8ce4610 │ │ │ │ strne ip, [fp], #-544 @ 0xfffffde0 │ │ │ │ @@ -250292,15 +250301,15 @@ │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ movwvc pc, #1155 @ 0x483 @ │ │ │ │ msrcc SPSR_, r0, asr #17 │ │ │ │ - ldmdalt r8!, {r0, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r2!, {r0, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbcc pc, [r0], #-2256 @ 0xfffff730 @ │ │ │ │ strle r0, [r6], #-923 @ 0xfffffc65 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -250311,98 +250320,98 @@ │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf8cd210c │ │ │ │ @ instruction: 0xf7ffe000 │ │ │ │ svclt 0x0000fdbd │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bca0 │ │ │ │ + bl 0xfec5bccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ andcs r5, r4, #8, 6 @ 0x20000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ andseq pc, r0, r3, lsr #3 │ │ │ │ sbccs pc, r0, #12779520 @ 0xc30000 │ │ │ │ - ldc2 7, cr15, [r2], {105} @ 0x69 │ │ │ │ + ldc2l 7, cr15, [ip], #-420 @ 0xfffffe5c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bcc4 │ │ │ │ + bl 0xfec5bcf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000ffe5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bcd8 │ │ │ │ + bl 0xfec5bd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ cmpplt r0, fp, ror #24 @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #34212 @ 0x85a4 @ │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ @ instruction: 0xf8c33810 │ │ │ │ @ instruction: 0xf76912c0 │ │ │ │ - @ instruction: 0xf64bfc73 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ + @ instruction: 0xf64bfc5d │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf645012f │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ - blmi 0x184bc8 │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ + blmi 0x184bf4 │ │ │ │ rscsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xd41118 │ │ │ │ - eorseq r2, r5, r8, asr lr │ │ │ │ + blx 0xdc1144 │ │ │ │ + eorseq r2, r5, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bd20 │ │ │ │ + bl 0xfec5bd4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000fcd3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bd34 │ │ │ │ + bl 0xfec5bd60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [sl], -r3, lsl #12 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fcbf │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bd5c │ │ │ │ + bl 0xfec5bd88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7860ff8 │ │ │ │ - @ instruction: 0x4603fc37 │ │ │ │ + strmi pc, [r3], -r1, lsr #24 │ │ │ │ sbcscc pc, pc, r0, asr #4 │ │ │ │ rsceq pc, pc, pc, asr #13 │ │ │ │ movwcs r4, #24 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5bd88 │ │ │ │ + bl 0xfec5bdb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #6 │ │ │ │ - mrrc2 7, 8, pc, sl, cr6 @ │ │ │ │ + mcrr2 7, 8, pc, r4, cr6 @ │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - bl 0x242d14 │ │ │ │ - svclt 0x00d0f788 │ │ │ │ + bl 0x242d40 │ │ │ │ + svclt 0x00baf788 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec5bdac │ │ │ │ + bl 0xfec5bdd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ @ instruction: 0xf64b460f │ │ │ │ - vaddl.s8 q9, d16, d0 │ │ │ │ + vshr.s64 d18, d16, #64 │ │ │ │ vhadd.s8 d16, d0, d31 │ │ │ │ @ instruction: 0xf5a62121 │ │ │ │ @ instruction: 0xf06f5508 │ │ │ │ - @ instruction: 0xf506fec5 │ │ │ │ + @ instruction: 0xf506fec7 │ │ │ │ ldccc 3, cr3, [r0, #-600] @ 0xfffffda8 │ │ │ │ - bmi 0xfe642f20 │ │ │ │ + bmi 0xfe642f4c │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ stccs 7, cr4, [r0], {144} @ 0x90 │ │ │ │ @ instruction: 0xf06fd1f7 │ │ │ │ - @ instruction: 0xf506feb7 │ │ │ │ + @ instruction: 0xf506feb9 │ │ │ │ movscc r3, #1677721602 @ 0x64000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svclt 0x0054045c │ │ │ │ sbcsne pc, pc, #64, 4 │ │ │ │ rscsne pc, pc, #64, 4 │ │ │ │ andseq pc, r0, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x00480418 │ │ │ │ @@ -250426,35 +250435,35 @@ │ │ │ │ @ instruction: 0xf0110280 │ │ │ │ shsub16mi r6, r9, r0 │ │ │ │ @ instruction: 0xf442bf18 │ │ │ │ @ instruction: 0xf0131200 │ │ │ │ svclt 0x00180ff0 │ │ │ │ andeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf7862301 │ │ │ │ - @ instruction: 0xf896fbf1 │ │ │ │ - blvs 0xffdcd1a4 │ │ │ │ - bcs 0x116534 │ │ │ │ + @ instruction: 0xf896fbdb │ │ │ │ + blvs 0xffdcd1d0 │ │ │ │ + bcs 0x116560 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ andsmi r0, r3, r1, lsl #4 │ │ │ │ @ instruction: 0xf50663f3 │ │ │ │ @ instruction: 0xf7883696 │ │ │ │ - @ instruction: 0xf506ff5d │ │ │ │ + @ instruction: 0xf506ff47 │ │ │ │ vst1.64 {d23-d25}, [pc :256], r8 │ │ │ │ @ instruction: 0xf64b710c │ │ │ │ - vaddl.s8 q9, d16, d0 │ │ │ │ + vshr.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf06f002f │ │ │ │ - @ instruction: 0xf8d6fe5b │ │ │ │ + @ instruction: 0xf8d6fe5d │ │ │ │ teqlt ip, r8, lsr #17 │ │ │ │ stmiavs r4!, {r0, r1, r5, r9, sl, lr} │ │ │ │ ldmib r3, {r3, r5, r9, sl, lr}^ │ │ │ │ ldrmi r2, [r0, r0, lsl #2] │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - cdplt 0, 4, cr15, cr14, cr15, {3} │ │ │ │ + cdplt 0, 5, cr15, cr0, cr15, {3} │ │ │ │ andsle r2, r3, sp, lsl #18 │ │ │ │ andle r2, ip, lr, lsl #18 │ │ │ │ stmdble r5, {r0, r1, r2, r8, fp, sp} │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andle r2, lr, r1, lsl fp │ │ │ │ eoreq pc, r1, r0, asr r8 @ │ │ │ │ @@ -250486,15 +250495,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ cmncc r2, r0, ror r7 │ │ │ │ eorcs pc, r1, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bf5c │ │ │ │ + bl 0xfec5bf88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ addmi r0, fp, #2080374784 @ 0x7c000000 │ │ │ │ movtvs fp, #12040 @ 0x2f08 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -250513,19 +250522,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0x11c2dc6 │ │ │ │ + blx 0x11c2df2 │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5bfd8 │ │ │ │ + bl 0xfec5c004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ strmi r3, [r4], -r0, ror #2 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r0, pc, lsl fp │ │ │ │ svclt 0x0008428b │ │ │ │ tstle r5, r0, asr #22 │ │ │ │ @@ -250555,30 +250564,30 @@ │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ tstcs r1, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fb35 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c070 │ │ │ │ + bl 0xfec5c09c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ movwls r9, #8195 @ 0x2003 │ │ │ │ - blx 0x1842e86 │ │ │ │ + blx 0x1842eb2 │ │ │ │ stmdals r3, {r1, r8, r9, fp, ip, pc} │ │ │ │ andeq pc, r8, #-1073741784 @ 0xc0000028 │ │ │ │ stmdale r9!, {r0, r3, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdavs r9, {r0, r2, r8, fp, ip}^ │ │ │ │ ldccs 12, cr3, [r0], {38} @ 0x26 │ │ │ │ ldccs 0, cr13, [r1], {81} @ 0x51 │ │ │ │ - bl 0x134abc │ │ │ │ + bl 0x134ae8 │ │ │ │ @ instruction: 0xf8c00083 │ │ │ │ @ instruction: 0xf04051dc │ │ │ │ andlt r8, r5, r3, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -250592,18 +250601,18 @@ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000842a3 │ │ │ │ msrpl SPSR_s, r0, asr #17 │ │ │ │ ldccc 0, cr13, [r0], {223} @ 0xdf │ │ │ │ ldmdale r3!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ - bvc 0x1da1070 │ │ │ │ + bvc 0x1da109c │ │ │ │ ldclvc 2, cr3, [r8], #-200 @ 0xffffff38 │ │ │ │ ldrbtvc r3, [r6], #-562 @ 0xfffffdce │ │ │ │ - blpl 0xd917d8 │ │ │ │ + blpl 0xd91804 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r5, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccs 13, cr11, [sl], {48} @ 0x30 │ │ │ │ @@ -250617,21 +250626,21 @@ │ │ │ │ cmncc r2, #0, 6 │ │ │ │ eorpl pc, r3, r0, asr #16 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1dc2f64 │ │ │ │ + blx 0x1dc2f90 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ - blmi 0xb05430 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ + blmi 0xb0545c │ │ │ │ eorsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ - movwcs pc, #2623 @ 0xa3f @ │ │ │ │ + movwcs pc, #2625 @ 0xa41 @ │ │ │ │ @ instruction: 0xf840336a │ │ │ │ andlt r5, r5, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #23856 @ 0x5d30 │ │ │ │ @@ -250656,36 +250665,36 @@ │ │ │ │ strb r2, [r7, r4, lsl #6]! │ │ │ │ strb r2, [r5, r3, lsl #6]! │ │ │ │ strb r2, [r3, r6, lsl #6]! │ │ │ │ strb r2, [r1, r7, lsl #6]! │ │ │ │ ldrb r2, [pc, r1, lsl #6] │ │ │ │ ldrb r2, [sp, r2, lsl #6] │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ - blmi 0x1c54c4 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ + blmi 0x1c54f0 │ │ │ │ eorsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ - svclt 0x0000f9f5 │ │ │ │ - eorseq r2, r5, r4, ror lr │ │ │ │ + svclt 0x0000f9f7 │ │ │ │ + eorseq r2, r5, r4, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5c220 │ │ │ │ + bl 0xfec5c24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ andne lr, r4, sp, asr #19 │ │ │ │ @ instruction: 0xf7ff9203 │ │ │ │ - bls 0x203a50 │ │ │ │ + bls 0x203a7c │ │ │ │ ldrdne lr, [r4], -sp │ │ │ │ movweq pc, #33186 @ 0x81a2 @ │ │ │ │ stmdale r9!, {r0, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdavs r6, {r0, r2, fp, ip}^ │ │ │ │ ldmdbcs r0, {r0, r2, r5, r8, r9, fp, ip, sp} │ │ │ │ ldmdbcs r1, {r1, r3, r4, r6, ip, lr, pc} │ │ │ │ - bl 0x134c68 │ │ │ │ + bl 0x134c94 │ │ │ │ @ instruction: 0xf8d00082 │ │ │ │ @ instruction: 0xf04001dc │ │ │ │ mullt r7, lr, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @@ -250726,19 +250735,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8503272 │ │ │ │ str r0, [r8, r2, lsr #32]! │ │ │ │ @ instruction: 0xf99cf7ff │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ - blmi 0xa455dc │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ + blmi 0xa45608 │ │ │ │ eorsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ - movwcs pc, #2409 @ 0x969 @ │ │ │ │ + movwcs pc, #2411 @ 0x96b @ │ │ │ │ @ instruction: 0xf850336a │ │ │ │ andlt r0, r7, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ ldrb r2, [r1, r5, lsl #6]! │ │ │ │ @@ -250760,68 +250769,68 @@ │ │ │ │ movwcs lr, #18413 @ 0x47ed │ │ │ │ movwcs lr, #14315 @ 0x37eb │ │ │ │ movwcs lr, #26601 @ 0x67e9 │ │ │ │ movwcs lr, #30695 @ 0x77e7 │ │ │ │ movwcs lr, #6117 @ 0x17e5 │ │ │ │ movwcs lr, #10211 @ 0x27e3 │ │ │ │ andcs lr, r0, r1, ror #15 │ │ │ │ - orrcs pc, r0, fp, asr #12 │ │ │ │ + asrscs pc, fp, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscscs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf924f149 │ │ │ │ - eorseq r2, r5, r8, lsl #29 │ │ │ │ + @ instruction: 0xf926f149 │ │ │ │ + ldrhteq r2, [r5], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c3c0 │ │ │ │ + bl 0xfec5c3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd0 │ │ │ │ addscc pc, r6, r0, lsl #10 │ │ │ │ rscsvc pc, r8, r0, lsl #10 │ │ │ │ ldrmi fp, [r7], -r7, lsl #1 │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ @ instruction: 0xf7860520 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r8, r0 │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ movscc r4, #1048576 @ 0x100000 │ │ │ │ stcpl 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strle r0, [r2, #-1962] @ 0xfffff856 │ │ │ │ - bcs 0x463600 │ │ │ │ - blvs 0xff47b718 │ │ │ │ + bcs 0x46362c │ │ │ │ + blvs 0xff47b744 │ │ │ │ eorsle r2, sl, r0, lsl #26 │ │ │ │ @ instruction: 0x46201e32 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ andls r9, r5, #-1073741824 @ 0xc0000000 │ │ │ │ strmi r9, [r8, r4, lsl #6]! │ │ │ │ orrlt r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf0109b04 │ │ │ │ cmnle sl, r2, lsl #30 │ │ │ │ stcpl 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - bls 0x24f240 │ │ │ │ + bls 0x24f26c │ │ │ │ stmdacc r5, {r0, r1, r2, r3, r4, r5, r6, fp, ip, lr, pc} │ │ │ │ ldmdale lr!, {r0, fp, sp}^ │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrble r0, [r8], #-1435 @ 0xfffffa65 │ │ │ │ @ instruction: 0x314cf894 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4809d │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ - blcc 0x505ec4 │ │ │ │ + blcc 0x505ef0 │ │ │ │ stmdale ip, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - rscspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ + eorvs pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ vstrle d18, [r4, #-4] │ │ │ │ - orrcs pc, r0, fp, asr #12 │ │ │ │ + asrscs pc, fp, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccs pc, r0, fp, asr #12 │ │ │ │ + rscscs pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b5c │ │ │ │ @ instruction: 0xf1807261 │ │ │ │ - @ instruction: 0x4608fe7f │ │ │ │ + strmi pc, [r8], -r1, lsl #29 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d4bdf0 │ │ │ │ ldrshmi r0, [r0], #88 @ 0x58 │ │ │ │ ldrtle r0, [r2], #1984 @ 0x7c0 │ │ │ │ @@ -250835,150 +250844,150 @@ │ │ │ │ cmple r5, r0, lsl #20 │ │ │ │ strvc pc, [r0, -pc, asr #32] │ │ │ │ ldrle r0, [r4], #-1450 @ 0xfffffa56 │ │ │ │ @ instruction: 0x314cf894 │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-132]! @ 0xffffff7c │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x393f10 │ │ │ │ + blcs 0x393f3c │ │ │ │ @ instruction: 0xf642d809 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf8520235 │ │ │ │ - blcs 0x15136c │ │ │ │ + blcs 0x151398 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ stmdacs r7, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf853d145 │ │ │ │ @ instruction: 0xf0133c08 │ │ │ │ svclt 0x00146f00 │ │ │ │ tstcs sp, r1, lsl #2 │ │ │ │ svclt 0x00b82b00 │ │ │ │ - blle 0xffc8df18 │ │ │ │ - orrcs pc, r0, fp, asr #12 │ │ │ │ + blle 0xffc8df44 │ │ │ │ + asrscs pc, fp, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andcc pc, ip, fp, asr #12 │ │ │ │ + eorscc pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d16 │ │ │ │ @ instruction: 0xf180328b │ │ │ │ - stmdacs r8, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r8, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strhcs sp, [r0], -r7 │ │ │ │ - orrcs pc, r0, fp, asr #12 │ │ │ │ + asrscs pc, fp, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsr #22 │ │ │ │ rsbscc pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf85ef149 │ │ │ │ + @ instruction: 0xf860f149 │ │ │ │ stmibvc fp, {r1, r3, r6, r7, fp, sp, lr}^ │ │ │ │ svclt 0x00082a01 │ │ │ │ @ instruction: 0xd1b32b03 │ │ │ │ - blcs 0x1e3b7c │ │ │ │ - blcs 0x174fb4 │ │ │ │ + blcs 0x1e3ba8 │ │ │ │ + blcs 0x174fe0 │ │ │ │ stmdbvc sl, {r1, r2, r3, r5, r7, fp, ip, lr, pc}^ │ │ │ │ - blcs 0x2e3988 │ │ │ │ - bcs 0x1351c0 │ │ │ │ + blcs 0x2e39b4 │ │ │ │ + bcs 0x1351ec │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ str r7, [r7, r0, lsl #14]! │ │ │ │ ldrdcc pc, [r8, #-132] @ 0xffffff7c │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ svclt 0x00b82b01 │ │ │ │ ldr r2, [r7, r1, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-132] @ 0xffffff7c │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ ldmle r2, {r1, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x14d090 │ │ │ │ + bcs 0x14d0bc │ │ │ │ stmdacs r5, {r0, r1, r2, r3, r6, r7, fp, ip, lr, pc} │ │ │ │ svcge 0x004ef43f │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf7ff012f │ │ │ │ stmdacs r3, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64bd015 │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ - blmi 0x445468 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ + blmi 0x445494 │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 1, cr15, [r0, #512]! @ 0x200 │ │ │ │ - orrcs pc, r0, fp, asr #12 │ │ │ │ + stc2l 1, cr15, [r2, #512]! @ 0x200 │ │ │ │ + asrscs pc, fp, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscs pc, r4, fp, asr #12 │ │ │ │ + rsccs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d6 │ │ │ │ @ instruction: 0xf1803201 │ │ │ │ - @ instruction: 0xf64bfdd3 │ │ │ │ - vshr.s64 q9, q4, #64 │ │ │ │ - blmi 0x185494 │ │ │ │ + @ instruction: 0xf64bfdd5 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ + blmi 0x1854c0 │ │ │ │ addcc pc, r7, #64, 4 │ │ │ │ - stc2l 1, cr15, [sl, #512] @ 0x200 │ │ │ │ - mlaseq r5, ip, lr, r2 │ │ │ │ - ldrhteq r2, [r5], -r8 │ │ │ │ + stc2l 1, cr15, [ip, #512] @ 0x200 │ │ │ │ + eorseq r2, r5, ip, asr #29 │ │ │ │ + eorseq r2, r5, r8, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5c5f0 │ │ │ │ + bl 0xfec5c61c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf5003096 │ │ │ │ @ instruction: 0xf8d070f8 │ │ │ │ @ instruction: 0xf7850520 │ │ │ │ - teqplt r8, r5, ror #31 @ p-variant is OBSOLETE │ │ │ │ + teqplt r8, pc, asr #31 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - orrcs pc, r0, fp, asr #12 │ │ │ │ + asrscs pc, fp, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscs pc, r4, fp, asr #12 │ │ │ │ + rsccs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1803299 │ │ │ │ - svclt 0x0000fda1 │ │ │ │ - ldrsbteq r2, [r5], -r4 │ │ │ │ + svclt 0x0000fda3 │ │ │ │ + eorseq r2, r5, r4, lsl #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c640 │ │ │ │ + bl 0xfec5c66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054674 │ │ │ │ @ instruction: 0xf783460e │ │ │ │ - sbceq pc, r3, #1851392 @ 0x1c4000 │ │ │ │ + sbceq pc, r3, #1490944 @ 0x16c000 │ │ │ │ andlt sp, r2, r9, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #11632 @ 0x2d70 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf8c8f7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c680 │ │ │ │ + bl 0xfec5c6ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs r0, lr, lsl #12 │ │ │ │ @ instruction: 0x46044675 │ │ │ │ - cdp2 7, 5, cr15, cr4, cr6, {4} │ │ │ │ + cdp2 7, 3, cr15, cr14, cr6, {4} │ │ │ │ andsle r2, ip, r1, lsl r8 │ │ │ │ tstle sp, r8, lsl r8 │ │ │ │ sbccc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - blle 0x11100a4 │ │ │ │ + blle 0x11100d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ adcscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffd500c0 │ │ │ │ + ble 0xffd500ec │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ ldrdcs pc, [r8], r3 @ │ │ │ │ vsubw.u8 q9, q1, d1 │ │ │ │ sbclt r6, r1, #192 @ 0xc0 │ │ │ │ @ instruction: 0xf8d4e00b │ │ │ │ - blcs 0x111fc8 │ │ │ │ + blcs 0x111ff4 │ │ │ │ @ instruction: 0xf504dae4 │ │ │ │ @ instruction: 0xf8d33399 │ │ │ │ movwcs r2, #8360 @ 0x20a8 │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ - bcs 0x131ff0 │ │ │ │ + bcs 0x13201c │ │ │ │ stmdacs r0, {r1, r5, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d0d8 │ │ │ │ vst2. {d1-d4}, [r1], r0 │ │ │ │ ldmdblt r0!, {r7, sp, lr}^ │ │ │ │ stceq 0, cr15, [r1], {1} │ │ │ │ @ instruction: 0x0e00ea5c │ │ │ │ subseq sp, r2, r2, lsr #32 │ │ │ │ @@ -250999,214 +251008,214 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ orrcs pc, r0, r1, lsl #8 │ │ │ │ tsteq ip, r1, asr sl │ │ │ │ strb sp, [r0, r6, lsr #1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c760 │ │ │ │ + bl 0xfec5c78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf413b083 │ │ │ │ mrsle r7, LR_und │ │ │ │ ldrd pc, [r4], #-129 @ 0xffffff7f │ │ │ │ strdlt r4, [r3], -r4 @ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ strmi r4, [ip], -r0, ror #14 │ │ │ │ vmax.s8 d20, d0, d5 │ │ │ │ @ instruction: 0xf64b31cf │ │ │ │ - vaddl.s8 q9, d16, d0 │ │ │ │ + vshr.s64 d18, d16, #64 │ │ │ │ andls r0, r1, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf9e0f06f │ │ │ │ - bls 0x156e1c │ │ │ │ + @ instruction: 0xf9e2f06f │ │ │ │ + bls 0x156e48 │ │ │ │ stclvs 3, cr2, [r4], #-0 │ │ │ │ strmi r4, [r0, r8, lsr #12]! │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06f4030 │ │ │ │ - svclt 0x0000b9d7 │ │ │ │ + svclt 0x0000b9d9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5c7b4 │ │ │ │ + bl 0xfec5c7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq fp, [r3, #130] @ 0x82 │ │ │ │ stcvs 4, cr13, [fp], {10} │ │ │ │ mullt r2, r8, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ - addcs pc, r0, fp, asr #12 │ │ │ │ + adcscs pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ bicscc pc, sp, r0, asr #4 │ │ │ │ - @ instruction: 0xf9b4f06f │ │ │ │ + @ instruction: 0xf9b6f06f │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ ldcvs 6, cr4, [sl], {25} │ │ │ │ mulls r1, r0, r7 │ │ │ │ - @ instruction: 0xf9aef06f │ │ │ │ + @ instruction: 0xf9b0f06f │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c818 │ │ │ │ + bl 0xfec5c844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ streq fp, [r4, #130]! @ 0x82 │ │ │ │ @ instruction: 0xf8d1d406 │ │ │ │ ldrbtmi lr, [r4], r4, asr #32 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0x47604070 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ cmnpvc fp, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - addcs pc, r0, fp, asr #12 │ │ │ │ + adcscs pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xf984f06f │ │ │ │ + @ instruction: 0xf986f06f │ │ │ │ ldmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ strmi r6, [r0, r4, ror #24]! │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06f4070 │ │ │ │ - svclt 0x0000b97b │ │ │ │ + svclt 0x0000b97d │ │ │ │ ldreq r6, [r3, #2314] @ 0x90a │ │ │ │ stcvs 4, cr13, [fp], {1} │ │ │ │ ldrlt r4, [r0, #-1816] @ 0xfffff8e8 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ - addcs pc, r0, fp, asr #12 │ │ │ │ + adcscs pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf06f31fa │ │ │ │ - blls 0x143c18 │ │ │ │ + blls 0x143c4c │ │ │ │ ldrmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0x47906c1a │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - @ instruction: 0xf95af06f │ │ │ │ + @ instruction: 0xf95cf06f │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ subseq r3, r9, r8, lsl #24 │ │ │ │ - blcs 0x13ab08 │ │ │ │ + blcs 0x13ab34 │ │ │ │ @ instruction: 0xf8d0db0a │ │ │ │ @ instruction: 0x009b33b0 │ │ │ │ andcs sp, r0, sl, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ biccc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbtle r0, [r4], #1498 @ 0x5da │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5c8f0 │ │ │ │ + bl 0xfec5c91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mrc2 7, 3, pc, cr2, cr14, {7} │ │ │ │ strmi r2, [r3], -r1, lsl #16 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ mcr2 7, 7, pc, cr0, cr14, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c918 │ │ │ │ + bl 0xfec5c944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ @ instruction: 0x460e3399 │ │ │ │ bicne pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xb08233b0 │ │ │ │ @ instruction: 0xf8534604 │ │ │ │ @ instruction: 0xf0012c08 │ │ │ │ svceq 0x00d10580 │ │ │ │ ldrtle r0, [r9], #-1426 @ 0xfffffa6e │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9ea │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ - bcc 0x505fc8 │ │ │ │ + bcc 0x505ff4 │ │ │ │ ldmdale r2!, {r1, r3, r9, fp, sp} │ │ │ │ - rscspl pc, r4, r2, asr #12 │ │ │ │ + eorvs pc, r4, r2, asr #12 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ eorcs pc, r2, r0, asr r8 @ │ │ │ │ - bcs 0x171e04 │ │ │ │ + bcs 0x171e30 │ │ │ │ stccs 0, cr13, [r0, #-168] @ 0xffffff58 │ │ │ │ @ instruction: 0xf853d152 │ │ │ │ adcmi r3, fp, #8, 24 @ 0x800 │ │ │ │ andlt sp, r2, lr, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd70 │ │ │ │ vmla.f q9, q1, d0[2] │ │ │ │ stmdbcs r0, {r0, r7, r9} │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xffd0f782 │ │ │ │ + @ instruction: 0xffbaf782 │ │ │ │ svcvs 0x0080f411 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ @ instruction: 0xf504d1df │ │ │ │ @ instruction: 0xf5013196 │ │ │ │ @ instruction: 0xf8d171f8 │ │ │ │ stmdbcs r1, {r3, r4, r9, sl, ip} │ │ │ │ ldrd sp, [sp], -r7 @ │ │ │ │ mcrrcs 8, 13, pc, r8, cr0 @ │ │ │ │ biclt fp, r9, r2, ror r1 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ - @ instruction: 0xffbaf782 │ │ │ │ + @ instruction: 0xffa4f782 │ │ │ │ @ instruction: 0xf4109b00 │ │ │ │ sbcle r2, ip, r0, lsl #30 │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ strtmi r2, [r0], -ip, lsl #2 │ │ │ │ mrc2 7, 3, pc, cr14, cr14, {7} │ │ │ │ stclcs 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stccs 8, cr15, [ip], {210} @ 0xd2 │ │ │ │ strble r0, [r8, #2002]! @ 0x7d2 │ │ │ │ stccs 1, cr11, [r0, #-996] @ 0xfffffc1c │ │ │ │ and sp, pc, r1, asr #1 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ - @ instruction: 0xffa0f782 │ │ │ │ + @ instruction: 0xff8af782 │ │ │ │ @ instruction: 0xf4119b00 │ │ │ │ bicsle r6, sp, r0, lsl #31 │ │ │ │ addscc pc, r6, #4, 10 @ 0x1000000 │ │ │ │ rscsvc pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0x2618f8d2 │ │ │ │ sbcsle r2, r5, r1, lsl #20 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2l 7, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ strmi r2, [r3], -r1, lsl #16 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ movwls pc, #3669 @ 0xe55 @ │ │ │ │ - @ instruction: 0xff84f782 │ │ │ │ + @ instruction: 0xff6ef782 │ │ │ │ @ instruction: 0xf4119b00 │ │ │ │ orrsle r6, r6, r0, lsl #31 │ │ │ │ addscc pc, r6, #4, 10 @ 0x1000000 │ │ │ │ rscsvc pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0x2618f8d2 │ │ │ │ addle r2, lr, r1, lsl #20 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ @ instruction: 0xf012b2d3 │ │ │ │ tstle r4, r0, ror #31 │ │ │ │ strmi fp, [fp], -fp, lsr #18 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf1c34770 │ │ │ │ - blx 0x1460e4 │ │ │ │ + blx 0x146110 │ │ │ │ sbcsmi pc, r1, r3, lsl #6 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andsne pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blcs 0x91763c │ │ │ │ + blcs 0x917668 │ │ │ │ movwcs fp, #3868 @ 0xf1c │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf001bf04 │ │ │ │ @ instruction: 0xf8c00101 │ │ │ │ @ instruction: 0x46181210 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -251248,92 +251257,92 @@ │ │ │ │ tstpeq pc, #18 @ p-variant is OBSOLETE │ │ │ │ sbcslt sp, r2, #-2147483646 @ 0x80000002 │ │ │ │ svceq 0x00cbb112 │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ ldrmi r4, [r8], -fp, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x194d2ac │ │ │ │ + blx 0x194d2d8 │ │ │ │ sbcsmi pc, r1, r3, lsl #6 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andsne pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ strpl pc, [r0], #1089 @ 0x441 │ │ │ │ rsbmi r4, r2, #148, 12 @ 0x9400000 │ │ │ │ - blls 0x397358 │ │ │ │ + blls 0x397384 │ │ │ │ tstle r1, #-1610612727 @ 0xa0000009 │ │ │ │ strbtmi r9, [r3], -sl, lsl #20 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7729600 │ │ │ │ - andlt pc, r3, r5, asr ip @ │ │ │ │ + andlt pc, r3, pc, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmib sp, {r0, r1, r5, r6, r9, sl, lr}^ │ │ │ │ strbtmi r6, [r0], r0, lsl #28 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - mcrr2 7, 7, pc, r2, cr2 @ │ │ │ │ + stc2 7, cr15, [ip], #-456 @ 0xfffffe38 │ │ │ │ strbmi r9, [r3], -sl, lsl #20 │ │ │ │ strbmi r1, [r8], -r9, lsr #22 │ │ │ │ stmib sp, {r1, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf7726700 │ │ │ │ - andlt pc, r3, r9, lsr ip @ │ │ │ │ + andlt pc, r3, r3, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5cbe4 │ │ │ │ + bl 0xfec5cc10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - cdp2 7, 10, cr15, cr2, cr2, {4} │ │ │ │ + cdp2 7, 8, cr15, cr12, cr2, {4} │ │ │ │ @ instruction: 0xf6c02320 │ │ │ │ andmi r0, r3, r0, lsl #6 │ │ │ │ andle r2, r8, r0, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strbeq fp, [r1, #3344] @ 0xd10 │ │ │ │ @ instruction: 0xf8d4d5f4 │ │ │ │ ldrbeq r3, [sl, #560] @ 0x230 │ │ │ │ @ instruction: 0xf504d5f0 │ │ │ │ ldmib r3, {r0, r3, r4, r7, r8, r9, ip, sp}^ │ │ │ │ - bcs 0x10decc │ │ │ │ + bcs 0x10def8 │ │ │ │ bicsvs lr, r2, #323584 @ 0x4f000 │ │ │ │ movtne lr, #6723 @ 0x1a43 │ │ │ │ @ instruction: 0xf013da34 │ │ │ │ subsle r0, r3, r1, lsl #6 │ │ │ │ biccc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ orrvs pc, r0, r3, lsl #8 │ │ │ │ @ instruction: 0xf003bb79 │ │ │ │ - b 0x1505a48 │ │ │ │ + b 0x1505a74 │ │ │ │ suble r0, r5, r1, lsl #24 │ │ │ │ @ instruction: 0x00530f90 │ │ │ │ @ instruction: 0xf504d507 │ │ │ │ cmpcc r0, #1744830466 @ 0x68000002 │ │ │ │ vst1.8 {d6-d7}, [r3 :64], fp │ │ │ │ movwmi r6, #45920 @ 0xb360 │ │ │ │ orrcs sp, r0, #31 │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ mlasle lr, r3, r3, r4 │ │ │ │ msrcc SPSR_f, #212, 16 @ 0xd40000 │ │ │ │ strle r0, [r6, #-1985] @ 0xfffff83f │ │ │ │ orrscc pc, sl, r4, lsl #10 │ │ │ │ - bvs 0x351fb8 │ │ │ │ + bvs 0x351fe4 │ │ │ │ svcvs 0x0060f411 │ │ │ │ orrseq sp, r0, r3, lsr r0 │ │ │ │ vrecps.f32 , q0, q4 │ │ │ │ ldrle r4, [r0, #-518]! @ 0xfffffdfa │ │ │ │ vqdmulh.s d18, d0, d0 │ │ │ │ vqsub.s8 d18, d0, d1 │ │ │ │ svclt 0x00a84306 │ │ │ │ @@ -251348,48 +251357,49 @@ │ │ │ │ @ instruction: 0xf4223b98 │ │ │ │ @ instruction: 0xf8c47280 │ │ │ │ @ instruction: 0xf8c4cb9c │ │ │ │ @ instruction: 0xf5a423b0 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmiblt r2!, {r2, r3, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt ip, {r2, r3, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ mvnle r4, r3, lsl #6 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ orrsmi r4, r3, #0, 6 │ │ │ │ vrhadd.s8 d29, d0, d7 │ │ │ │ @ instruction: 0xf8d42211 │ │ │ │ @ instruction: 0xf4033ba0 │ │ │ │ tstmi r3, #80, 6 @ 0x40000001 │ │ │ │ @ instruction: 0xf8d4e7d7 │ │ │ │ strb r3, [r0, r8, ror #6] │ │ │ │ - bcc 0x14d42c │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + bcc 0x14d45c │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f913 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x896576 │ │ │ │ + blx 0x8965a6 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - bcc 0x14d450 │ │ │ │ + bcc 0x14d480 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x89659a │ │ │ │ + blx 0x8965ca │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - bcc 0x14d474 │ │ │ │ + bcc 0x14d4a4 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x8965be │ │ │ │ + blx 0x8965ee │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -251397,15 +251407,15 @@ │ │ │ │ @ instruction: 0xf101b087 │ │ │ │ ldrmi r0, [sp], -r8, lsl #12 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ mvnsvc pc, pc, asr #13 │ │ │ │ ldcls 6, cr4, [r0], {131} @ 0x83 │ │ │ │ svcls 0x00111a89 │ │ │ │ vaddw.u8 , q2, d1 │ │ │ │ - blx 0x18cff9c │ │ │ │ + blx 0x18cffcc │ │ │ │ @ instruction: 0xf1b9fc84 │ │ │ │ @ instruction: 0xf10c0f02 │ │ │ │ svclt 0x00180c01 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r8], #-258 @ 0xfffffefe │ │ │ │ stmiaeq ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00159005 │ │ │ │ @@ -251423,28 +251433,28 @@ │ │ │ │ @ instruction: 0xf1a447b8 │ │ │ │ ldrtmi r0, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf8554681 │ │ │ │ ldrmi r0, [r8, r8, lsl #24]! │ │ │ │ strmi r4, [r0], r2, lsr #12 │ │ │ │ @ instruction: 0xf8554631 │ │ │ │ ldrcc r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - blls 0x157ae0 │ │ │ │ + blls 0x157b10 │ │ │ │ andge pc, r0, fp, asr #17 │ │ │ │ ldmdbne sl, {r4, r9, sl, ip, sp} │ │ │ │ @ instruction: 0xf8cb9b02 │ │ │ │ stmib fp, {r2, ip, pc}^ │ │ │ │ addsmi r8, r3, #2 │ │ │ │ - bleq 0x542044 │ │ │ │ + bleq 0x542074 │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd9803 │ │ │ │ strbmi sl, [r8, #20] │ │ │ │ - bl 0x3bc04c │ │ │ │ + bl 0x3bc07c │ │ │ │ andcs r0, r0, r9, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c603c │ │ │ │ + bl 0xfe9c606c │ │ │ │ ldrmi r0, [r0, #522] @ 0x20a │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251460,53 +251470,53 @@ │ │ │ │ @ instruction: 0xf8ddc014 │ │ │ │ vmla.i , q0, d0[3] │ │ │ │ sbclt r2, r2, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ - b 0x14cde94 │ │ │ │ + b 0x14cdec4 │ │ │ │ svclt 0x001602c2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ usatmi r4, #17, r1, lsl #13 │ │ │ │ subeq lr, r0, pc, asr #20 │ │ │ │ stmdaeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14d6cc8 │ │ │ │ + b 0x14d6cf8 │ │ │ │ svclt 0x000809a9 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf838e203 │ │ │ │ @ instruction: 0xf8370024 │ │ │ │ strcc r1, [r1], #-36 @ 0xffffffdc │ │ │ │ - b 0xfe12c904 │ │ │ │ + b 0xfe12c934 │ │ │ │ movwls r0, #10 │ │ │ │ streq r4, [r9], #-1627 @ 0xfffff9a5 │ │ │ │ @ instruction: 0xf8550400 │ │ │ │ @ instruction: 0xf7242f04 │ │ │ │ - strbmi pc, [ip, #-3801] @ 0xfffff127 @ │ │ │ │ + strbmi pc, [ip, #-3777] @ 0xfffff13f @ │ │ │ │ svceq 0x0004f846 │ │ │ │ ldmib sp, {r0, r1, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dde203 │ │ │ │ ldrbmi ip, [r2, #-20]! @ 0xffffffec │ │ │ │ - bl 0x43c110 │ │ │ │ + bl 0x43c140 │ │ │ │ strcs r0, [r0], #-782 @ 0xfffffcf2 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9d7100 │ │ │ │ + bl 0xfe9d7130 │ │ │ │ addmi r0, sl, #12, 2 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ movwls r4, #26133 @ 0x6615 │ │ │ │ - bcc 0x6804a0 │ │ │ │ + bcc 0x6804d0 │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ ldrsblt pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r2, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ @@ -251519,39 +251529,39 @@ │ │ │ │ subeq lr, r0, r5, lsl #22 │ │ │ │ stmdaeq r3, {r0, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2a04 │ │ │ │ ldrmi r0, [r6], r0, lsl #2 │ │ │ │ svclt 0x00a84689 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ stmib sp, {r0, r2, ip, pc}^ │ │ │ │ - blls 0x24f59c │ │ │ │ + blls 0x24f5cc │ │ │ │ strbmi r0, [ip], -sp, lsl #1 │ │ │ │ smlabt r2, sp, r9, lr │ │ │ │ eorvc pc, r9, r3, lsr r8 @ │ │ │ │ - blls 0x297154 │ │ │ │ - blls 0x20c30c │ │ │ │ + blls 0x297184 │ │ │ │ + blls 0x20c33c │ │ │ │ ldrmi r0, [sp], #-1087 @ 0xfffffbc1 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ - blls 0x617684 │ │ │ │ - b 0xfe112da8 │ │ │ │ + blls 0x6176b4 │ │ │ │ + b 0xfe112dd8 │ │ │ │ @ instruction: 0xf856000a │ │ │ │ movwls r2, #2820 @ 0xb04 │ │ │ │ streq r4, [r0], #-1627 @ 0xfffff9a5 │ │ │ │ - cdp2 7, 6, cr15, cr10, cr4, {1} │ │ │ │ + cdp2 7, 5, cr15, cr2, cr4, {1} │ │ │ │ @ instruction: 0xf845454c │ │ │ │ - blle 0xffc489cc │ │ │ │ + blle 0xffc489fc │ │ │ │ ldrd lr, [r2, -sp] │ │ │ │ ldrbtmi r9, [r1], #-2823 @ 0xfffff4f9 │ │ │ │ ldclle 5, cr4, [sl], {75} @ 0x4b │ │ │ │ strvs lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ stmdble r8, {r2, r4, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r6, ror #8 │ │ │ │ stmia r6!, {r8, sp}^ │ │ │ │ - bl 0xfea861e8 │ │ │ │ + bl 0xfea86218 │ │ │ │ addsmi r0, ip, #12, 6 @ 0x30000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ @@ -251563,19 +251573,19 @@ │ │ │ │ bicscc lr, r0, pc, asr #20 │ │ │ │ ldmiblt sl!, {r3, r4, ip, lr, pc}^ │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ svclt 0x00144293 │ │ │ │ @ instruction: 0xf04e4670 │ │ │ │ @ instruction: 0xf1ac0001 │ │ │ │ @ instruction: 0xf1cc0c15 │ │ │ │ - blx 0x1c97f4 │ │ │ │ + blx 0x1c9824 │ │ │ │ vst2.8 {d31-d34}, [pc], ip │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ - b 0x409038 │ │ │ │ - b 0x1414f4c │ │ │ │ + b 0x409068 │ │ │ │ + b 0x1414f7c │ │ │ │ addsmi r5, r0, #52736 @ 0xce00 │ │ │ │ strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ sbcvc lr, r1, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ cmpeq fp, #112, 4 │ │ │ │ @@ -251590,23 +251600,23 @@ │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r4], r9, lsl #1 │ │ │ │ eorspl pc, sp, r3, lsl #10 │ │ │ │ ldcls 4, cr2, [r2, #-72] @ 0xffffffb8 │ │ │ │ mulshi r2, r0, r8 │ │ │ │ ldmib sp, {r0, r1, r4, fp, ip, pc}^ │ │ │ │ vqshlu.s8 d30, d4, #0 │ │ │ │ - blx 0x20819e │ │ │ │ + blx 0x2081ce │ │ │ │ vsubw.u8 , , d0 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blpl 0x10c32b4 │ │ │ │ + blpl 0x10c32e4 │ │ │ │ svclt 0x0018b2eb │ │ │ │ @ instruction: 0xf1033001 │ │ │ │ vsubw.u8 q8, , d1 │ │ │ │ @ instruction: 0xf10b25c0 │ │ │ │ - b 0x14c8b1c │ │ │ │ + b 0x14c8b4c │ │ │ │ svclt 0x001b03c3 │ │ │ │ strmi r0, [r4], -r0, asr #1 │ │ │ │ andls r4, r7, ip, lsl r6 │ │ │ │ andseq pc, r0, r4, lsr #3 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strls r4, [r3], #-1124 @ 0xfffffb9c │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ @@ -251614,62 +251624,62 @@ │ │ │ │ streq lr, [r0], #-2565 @ 0xfffff5fb │ │ │ │ streq lr, [r0, #-2597] @ 0xfffff5db │ │ │ │ @ instruction: 0x3c05e9cd │ │ │ │ smultteq sp, r0, r0 │ │ │ │ @ instruction: 0xf851180f │ │ │ │ ldrmi r1, [r0], #-52 @ 0xffffffcc │ │ │ │ eorsmi pc, r4, r2, asr r8 @ │ │ │ │ - blx 0x9600f8 │ │ │ │ + blx 0x960128 │ │ │ │ @ instruction: 0xf1c5f905 │ │ │ │ stmdavs r2, {r5, r8}^ │ │ │ │ - blx 0x284798 │ │ │ │ - blx 0x2cef0c │ │ │ │ - b 0x1382314 │ │ │ │ + blx 0x2847c8 │ │ │ │ + blx 0x2cef3c │ │ │ │ + b 0x1382344 │ │ │ │ @ instruction: 0xf1a50901 │ │ │ │ - blx 0xac6398 │ │ │ │ - b 0x1382320 │ │ │ │ + blx 0xac63c8 │ │ │ │ + b 0x1382350 │ │ │ │ rscmi r0, pc, r1, lsl #18 │ │ │ │ smlabbeq lr, r9, sl, lr │ │ │ │ @ instruction: 0xf1c59104 │ │ │ │ rsbsmi r0, r7, r0, lsr #2 │ │ │ │ - blx 0x1978c8 │ │ │ │ - b 0x13c2338 │ │ │ │ + blx 0x1978f8 │ │ │ │ + b 0x13c2368 │ │ │ │ @ instruction: 0xf1a50a01 │ │ │ │ - blx 0x9863bc │ │ │ │ - blx 0x9c3354 │ │ │ │ - b 0x13c2348 │ │ │ │ + blx 0x9863ec │ │ │ │ + blx 0x9c3384 │ │ │ │ + b 0x13c2378 │ │ │ │ stmdbls r4, {r0, r9, fp} │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ @ instruction: 0xf004fa21 │ │ │ │ - blx 0xad7860 │ │ │ │ + blx 0xad7890 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0xf1c4ff49 │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ strmi r0, [r1], r0, lsr #6 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ - blx 0xb9787c │ │ │ │ + blx 0xb978ac │ │ │ │ ldrcc pc, [r0], #-4 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xff38f7ff │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46019b16 │ │ │ │ @ instruction: 0x46486832 │ │ │ │ - ldc2l 7, cr15, [r8, #-144]! @ 0xffffff70 │ │ │ │ + stc2l 7, cr15, [r0, #-144]! @ 0xffffff70 │ │ │ │ @ instruction: 0xf8469b03 │ │ │ │ addsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ ldmib sp, {r0, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bls 0x2d4fbc │ │ │ │ + bls 0x2d4fec │ │ │ │ stmdble r8, {r0, r1, r4, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1122 @ 0xfffffb9e │ │ │ │ stmia r2!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9973c0 │ │ │ │ + bl 0xfe9973f0 │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ strdlt sp, [r9], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251686,21 +251696,21 @@ │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r0, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ stmdahi r2, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf102b2e2 │ │ │ │ svclt 0x001e0201 │ │ │ │ @ instruction: 0x46b200f6 │ │ │ │ - b 0x14eb830 │ │ │ │ + b 0x14eb860 │ │ │ │ vmlal.u q8, d20, d2[0] │ │ │ │ svclt 0x000826c0 │ │ │ │ vqshlu.s64 d20, d2, #4 │ │ │ │ @ instruction: 0xf1aa3402 │ │ │ │ stmib sp, {r4, r8, r9, sl}^ │ │ │ │ - blx 0xfeecec40 │ │ │ │ + blx 0xfeecec70 │ │ │ │ svclt 0x0008f787 │ │ │ │ @ instruction: 0xf8309205 │ │ │ │ @ instruction: 0xf5080014 │ │ │ │ ldmdbeq pc!, {r1, r2, r3, r4, r5, fp, ip, lr}^ @ │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq lr, [r7], #-2566 @ 0xfffff5fa │ │ │ │ streq lr, [r7], -r6, lsr #20 │ │ │ │ @@ -251708,36 +251718,36 @@ │ │ │ │ vdiveq.f64 d30, d4, d1 │ │ │ │ @ instruction: 0xf8510176 │ │ │ │ @ instruction: 0xf1c67034 │ │ │ │ @ instruction: 0xf8de0120 │ │ │ │ rscsmi r4, r7, r4 │ │ │ │ @ instruction: 0xf101fa04 │ │ │ │ @ instruction: 0xf1a6430f │ │ │ │ - blx 0xa064f4 │ │ │ │ - blx 0xa43890 │ │ │ │ - b 0xfe2c2480 │ │ │ │ + blx 0xa06524 │ │ │ │ + blx 0xa438c0 │ │ │ │ + b 0xfe2c24b0 │ │ │ │ movwmi r0, #62988 @ 0xf60c │ │ │ │ rsbmi r4, pc, r9, asr #12 │ │ │ │ mrc2 7, 5, pc, cr8, cr15, {7} │ │ │ │ ldrtmi r9, [sl], -r4, lsl #22 │ │ │ │ strbmi r4, [r7], -r3, lsl #13 │ │ │ │ @ instruction: 0x461d449a │ │ │ │ ldrmi r2, [r0], r0, lsl #8 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa28 │ │ │ │ - blx 0x2979cc │ │ │ │ + blx 0x2979fc │ │ │ │ ldrcc pc, [r0], #-514 @ 0xfffffdfe │ │ │ │ vpmax.u8 d15, d3, d22 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ mcr2 7, 5, pc, cr0, cr15, {7} @ │ │ │ │ - blls 0x62bcbc │ │ │ │ + blls 0x62bcec │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r2], #144 @ 0x90 │ │ │ │ - bleq 0x2441dc │ │ │ │ + stc2l 7, cr15, [sl], {36} @ 0x24 │ │ │ │ + bleq 0x24420c │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ movwcs lr, #14813 @ 0x39dd │ │ │ │ addmi r9, sl, #81920 @ 0x14000 │ │ │ │ ldrmi sp, [r9], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ addmi r1, r2, #200, 20 @ 0xc8000 │ │ │ │ @@ -251751,15 +251761,15 @@ │ │ │ │ @ instruction: 0xf101fb00 │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ vstmiane ip, {s28-s106} │ │ │ │ vstmiane r2, {d30-} │ │ │ │ andeq lr, r1, #12, 22 @ 0x3000 │ │ │ │ sbcne pc, r7, r2, asr #6 │ │ │ │ @ instruction: 0xf08317d3 │ │ │ │ - bl 0xfed06f1c │ │ │ │ + bl 0xfed06f4c │ │ │ │ svclt 0x00181fe2 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdbcc r1, {r4, r5, r8, sl, ip, sp, pc} │ │ │ │ stmdacc r1, {r0, r1, sl, fp, ip, pc} │ │ │ │ @@ -251839,18 +251849,18 @@ │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi r3, [ip], #-2049 @ 0xfffff7ff │ │ │ │ @ instruction: 0xf9112540 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ - blx 0x5d5e86 │ │ │ │ + blx 0x5d5eb6 │ │ │ │ vcgt.u8 d21, d3, d12 │ │ │ │ - b 0x14cd5a4 │ │ │ │ - bl 0xff025e18 │ │ │ │ + b 0x14cd5d4 │ │ │ │ + bl 0xff025e48 │ │ │ │ @ instruction: 0xf08e1fe3 │ │ │ │ svclt 0x00180e7f │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0001f800 │ │ │ │ andcs sp, r0, fp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -251860,25 +251870,25 @@ │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ vstmiacc ip, {s28-s106} │ │ │ │ sbccc lr, r2, ip, lsl #22 │ │ │ │ bicne r4, r3, #8, 8 @ 0x8000000 │ │ │ │ sbccc pc, pc, r0, asr #6 │ │ │ │ mulle r6, r8, r2 │ │ │ │ rscsvc pc, pc, r7, asr #12 │ │ │ │ - b 0xfe10ead8 │ │ │ │ - blls 0x162664 │ │ │ │ + b 0xfe10eb08 │ │ │ │ + blls 0x162694 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - b 0x14f3730 │ │ │ │ + b 0x14f3760 │ │ │ │ @ instruction: 0xf50c3ccc │ │ │ │ - blx 0x5594fa │ │ │ │ - b 0x14f9304 │ │ │ │ + blx 0x55952a │ │ │ │ + b 0x14f9334 │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ @ instruction: 0xf647d008 │ │ │ │ strcs r7, [r1], #-3327 @ 0xfffff301 │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ cdppl 5, 0, cr15, cr0, cr0, {0} │ │ │ │ svcmi 0x0030f8ce │ │ │ │ @@ -251886,15 +251896,15 @@ │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ teqp r2, #17408 @ p-variant is OBSOLETE @ 0x4400 │ │ │ │ vcge.u8 , , q5 │ │ │ │ addsmi r3, sl, #1006632963 @ 0x3c000003 │ │ │ │ @ instruction: 0xf500d008 │ │ │ │ @ instruction: 0xf6475000 │ │ │ │ - b 0xfe1e3338 │ │ │ │ + b 0xfe1e3368 │ │ │ │ andcs r7, r1, #-2013265917 @ 0x88000003 │ │ │ │ svccs 0x0030f8c0 │ │ │ │ @ instruction: 0xf08cfa1f │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -251903,207 +251913,207 @@ │ │ │ │ mrcne 6, 4, r4, cr0, cr9, {4} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ rscslt r1, r4, #2720 @ 0xaa0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf6473601 │ │ │ │ - b 0x14e437c │ │ │ │ + b 0x14e43ac │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x462300f3 │ │ │ │ @ instruction: 0xf93218ce │ │ │ │ @ instruction: 0xf931ef02 │ │ │ │ @ instruction: 0xf830cb02 │ │ │ │ - b 0x14f1fa0 │ │ │ │ + b 0x14f1fd0 │ │ │ │ @ instruction: 0xf50e3ece │ │ │ │ - blx 0x819da2 │ │ │ │ + blx 0x819dd2 │ │ │ │ @ instruction: 0xf34cec0a │ │ │ │ - b 0x14d5ee4 │ │ │ │ + b 0x14d5f14 │ │ │ │ ldrbmi r3, [r4, #3308]! @ 0xcec │ │ │ │ @ instruction: 0xf8c9bf1c │ │ │ │ - b 0xfe2e63b4 │ │ │ │ + b 0xfe2e63e4 │ │ │ │ addmi r7, lr, #236, 28 @ 0xec0 │ │ │ │ and pc, r0, r2, lsr #17 │ │ │ │ addsmi sp, ip, #1073741881 @ 0x40000039 │ │ │ │ strtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r4, #92160 @ 0x16800 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - blx 0x57382e │ │ │ │ - b 0x1505bf8 │ │ │ │ + blx 0x57385e │ │ │ │ + b 0x1505c28 │ │ │ │ @ instruction: 0xf50c3ccc │ │ │ │ - bl 0xfec195f8 │ │ │ │ - b 0x14c9434 │ │ │ │ + bl 0xfec19628 │ │ │ │ + b 0x14c9464 │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ @ instruction: 0xf647d008 │ │ │ │ strcs r7, [r1], #-3327 @ 0xfffff301 │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ cdppl 5, 0, cr15, cr0, cr0, {0} │ │ │ │ svcmi 0x0030f8ce │ │ │ │ - blx 0x54b48a │ │ │ │ + blx 0x54b4ba │ │ │ │ bicseq pc, fp, #-2147483636 @ 0x8000000c │ │ │ │ orrmi pc, r0, #12582912 @ 0xc00000 │ │ │ │ bicsne r1, sl, #372736 @ 0x5b000 │ │ │ │ biccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ mulle r8, sl, r2 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ - blx 0x8d2104 │ │ │ │ - b 0x1142678 │ │ │ │ + blx 0x8d2134 │ │ │ │ + b 0x11426a8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8, #-16] │ │ │ │ @ instruction: 0x27014698 │ │ │ │ mcrne 14, 5, r1, cr2, cr3, {4} │ │ │ │ vmlal.u , d21, d0[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ ldrbtvc pc, [pc], r7, asr #12 @ │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ - b 0x14f60d4 │ │ │ │ + b 0x14f6104 │ │ │ │ strmi r0, [r6], r5, asr #29 │ │ │ │ streq lr, [lr, #-2817] @ 0xfffff4ff │ │ │ │ svcgt 0x0002f932 │ │ │ │ - blls 0x1c4958 │ │ │ │ + blls 0x1c4988 │ │ │ │ svcge 0x0002f933 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xcc19fb0a │ │ │ │ stmibcc pc, {r2, r3, r6, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ vstmiacc ip!, {s29-s107} │ │ │ │ svclt 0x001c45cc │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ stmibvc ip!, {r1, r2, r7, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8a2428d │ │ │ │ mvnle r9, r0 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r6, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfeca00d8 │ │ │ │ + bl 0xfeca0108 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcrls 6, 0, r4, cr7, cr9, {4} │ │ │ │ - bcc 0x197d04 │ │ │ │ + bcc 0x197d34 │ │ │ │ @ instruction: 0xf04f3802 │ │ │ │ rscslt r0, r5, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf6471c73 │ │ │ │ - b 0x14e450c │ │ │ │ + b 0x14e453c │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00db │ │ │ │ @ instruction: 0x462b461e │ │ │ │ @ instruction: 0xf931440e │ │ │ │ @ instruction: 0xf832eb02 │ │ │ │ - blx 0x83a132 │ │ │ │ + blx 0x83a162 │ │ │ │ @ instruction: 0xf34cfc0e │ │ │ │ - b 0x14d606c │ │ │ │ + b 0x14d609c │ │ │ │ ldrbmi r3, [r4, #3308]! @ 0xcec │ │ │ │ @ instruction: 0xf8c9bf1c │ │ │ │ - b 0xfe2e653c │ │ │ │ + b 0xfe2e656c │ │ │ │ adcsmi r7, r1, #236, 28 @ 0xec0 │ │ │ │ svc 0x0002f820 │ │ │ │ addsmi sp, sp, #-1073741766 @ 0xc000003a │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ - bcc 0x197fdc │ │ │ │ + bcc 0x19800c │ │ │ │ @ instruction: 0xf44f1eab │ │ │ │ rsclt r4, r0, #128, 12 @ 0x8000000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1002c02 │ │ │ │ svclt 0x00180001 │ │ │ │ @ instruction: 0xf04f3401 │ │ │ │ - b 0x14c8598 │ │ │ │ + b 0x14c85c8 │ │ │ │ @ instruction: 0xf64700c0 │ │ │ │ svclt 0x001577ff │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r4], -r4, lsl #12 │ │ │ │ strmi r4, [ip], #-1670 @ 0xfffff97a │ │ │ │ - blgt 0x1c4a70 │ │ │ │ + blgt 0x1c4aa0 │ │ │ │ svcge 0x0002f832 │ │ │ │ @ instruction: 0x6c0afb1c │ │ │ │ - bcc 0xff5032e8 │ │ │ │ + bcc 0xff503318 │ │ │ │ vstmiacc ip!, {s29-s107} │ │ │ │ svclt 0x001c45d4 │ │ │ │ andhi pc, r0, r9, asr #17 │ │ │ │ - bvc 0xffc40fe4 │ │ │ │ + bvc 0xffc41014 │ │ │ │ @ instruction: 0xf823428c │ │ │ │ mvnle sl, r2, lsl #30 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -lr, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfeca01e8 │ │ │ │ + bl 0xfeca0218 │ │ │ │ addsmi r0, r8, #335544320 @ 0x14000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf214 │ │ │ │ - blcs 0x1c6024 │ │ │ │ + blx 0x18cf244 │ │ │ │ + blcs 0x1c6054 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x197ff8 │ │ │ │ + bl 0x198028 │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14e3a38 │ │ │ │ + b 0x14e3a68 │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x317e4c │ │ │ │ + blcs 0x317e7c │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93c46c6 │ │ │ │ - blx 0x18926e │ │ │ │ + blx 0x18929e │ │ │ │ vhadd.u8 d31, d0, d0 │ │ │ │ bicne r3, r0, #3391488 @ 0x33c000 │ │ │ │ svclt 0x001c4548 │ │ │ │ - b 0xfe21e748 │ │ │ │ + b 0xfe21e778 │ │ │ │ ldrmi r7, [ip, #2528] @ 0x9e0 │ │ │ │ svcls 0x0002f82e │ │ │ │ - bls 0x17ae3c │ │ │ │ + bls 0x17ae6c │ │ │ │ @ instruction: 0xf10c3708 │ │ │ │ @ instruction: 0xf1080310 │ │ │ │ adcsmi r0, sl, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xf8dddce2 │ │ │ │ strmi lr, [r8], -ip │ │ │ │ strmi r9, [lr, #2306] @ 0x902 │ │ │ │ strmi sp, [r1], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252117,35 +252127,35 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ @ instruction: 0xf04f0902 │ │ │ │ strcs r0, [r1], -r0, lsl #16 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf2dc │ │ │ │ - blcs 0x1c60ec │ │ │ │ + blx 0x18cf30c │ │ │ │ + blcs 0x1c611c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and lr, r2, sp, asr #19 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x460b4673 │ │ │ │ - bl 0x1980c0 │ │ │ │ + bl 0x1980f0 │ │ │ │ @ instruction: 0xf44f0b44 │ │ │ │ - b 0x14d7904 │ │ │ │ + b 0x14d7934 │ │ │ │ stmib sp, {r0, r1, r5, r6, r9, fp}^ │ │ │ │ ldrbmi sl, [r3], -r0, lsl #2 │ │ │ │ svclt 0x00a82b08 │ │ │ │ subseq r2, sl, r8, lsl #6 │ │ │ │ @ instruction: 0xf64718ab │ │ │ │ @ instruction: 0xf93b75ff │ │ │ │ - bl 0xfe9ee780 │ │ │ │ + bl 0xfe9ee7b0 │ │ │ │ strbmi r0, [lr], r2, lsl #24 │ │ │ │ - blne 0x1c4c18 │ │ │ │ + blne 0x1c4c48 │ │ │ │ tstpmi sl, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ sbccc pc, pc, r1, asr #6 │ │ │ │ addmi r1, r1, #603979779 @ 0x24000003 │ │ │ │ eorsvs fp, lr, ip, lsl pc │ │ │ │ rscvc lr, r1, r5, lsl #21 │ │ │ │ @ instruction: 0xf82e459c │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ @@ -252154,41 +252164,41 @@ │ │ │ │ @ instruction: 0xf1090310 │ │ │ │ strbmi r0, [r1, #-2320] @ 0xfffff6f0 │ │ │ │ ldmib sp, {r0, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r9, sl, fp, ip} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d7b74 │ │ │ │ + bne 0x3d7ba4 │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf3a0 │ │ │ │ - blcs 0x1c61b0 │ │ │ │ + blx 0x18cf3d0 │ │ │ │ + blcs 0x1c61e0 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x198184 │ │ │ │ + bl 0x1981b4 │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14e3bc4 │ │ │ │ + b 0x14e3bf4 │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x317fd8 │ │ │ │ + blcs 0x318008 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ @@ -252206,41 +252216,41 @@ │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {186} @ 0xba │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ stmdbls r2, {r3, r9, sl, lr} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d7c44 │ │ │ │ + bne 0x3d7c74 │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf470 │ │ │ │ - blcs 0x1c6280 │ │ │ │ + blx 0x18cf4a0 │ │ │ │ + blcs 0x1c62b0 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x198254 │ │ │ │ + bl 0x198284 │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14e3c94 │ │ │ │ + b 0x14e3cc4 │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x3180a8 │ │ │ │ + blcs 0x3180d8 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ @@ -252258,57 +252268,57 @@ │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {186} @ 0xba │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ stmdbls r2, {r3, r9, sl, lr} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d7d14 │ │ │ │ + bne 0x3d7d44 │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - bcc 0x1b3ee8 │ │ │ │ - blcc 0x1ad93c │ │ │ │ + bcc 0x1b3f18 │ │ │ │ + blcc 0x1ad96c │ │ │ │ @ instruction: 0xf6473802 │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svc 0x0002f933 │ │ │ │ - blmi 0x1c4e14 │ │ │ │ + blmi 0x1c4e44 │ │ │ │ svcgt 0x0002f832 │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ @ instruction: 0xec04fb1c │ │ │ │ cdpcc 3, 12, cr15, cr15, cr12, {2} │ │ │ │ strbtvc lr, [ip], #2694 @ 0xa86 │ │ │ │ svccc 0x00ecebbe │ │ │ │ ssatmi fp, #7, r8, lsl #30 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - bcc 0x1b3f4c │ │ │ │ - blcc 0x1ad9a0 │ │ │ │ + bcc 0x1b3f7c │ │ │ │ + blcc 0x1ad9d0 │ │ │ │ @ instruction: 0xf6473802 │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svcgt 0x0002f933 │ │ │ │ - blmi 0x1c4e78 │ │ │ │ + blmi 0x1c4ea8 │ │ │ │ svc 0x0002f932 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xcc14fb0e │ │ │ │ cdpcc 3, 12, cr15, cr15, cr12, {2} │ │ │ │ strbtvc lr, [ip], #2694 @ 0xa86 │ │ │ │ svccc 0x00ecebbe │ │ │ │ @@ -252323,21 +252333,21 @@ │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ sbcslt fp, fp, #10, 30 @ 0x28 │ │ │ │ movwcc r3, #5121 @ 0x1401 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ - ldrbvc pc, [pc, #1607]! @ 0x107057 @ │ │ │ │ + ldrbvc pc, [pc, #1607]! @ 0x107087 @ │ │ │ │ @ instruction: 0xf931440c │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x5d6626 │ │ │ │ + blx 0x5d6656 │ │ │ │ vcgt.u8 d31, d3, d12 │ │ │ │ - b 0xfe255d60 │ │ │ │ - bl 0xff0265b4 │ │ │ │ + b 0xfe255d90 │ │ │ │ + bl 0xff0265e4 │ │ │ │ svclt 0x00183fe3 │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0002f820 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -252349,18 +252359,18 @@ │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ @ instruction: 0xf647440c │ │ │ │ @ instruction: 0xf93175ff │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x5d6682 │ │ │ │ + blx 0x5d66b2 │ │ │ │ vcgt.u8 d22, d3, d12 │ │ │ │ - b 0xfe255dbc │ │ │ │ - bl 0xff026610 │ │ │ │ + b 0xfe255dec │ │ │ │ + bl 0xff026640 │ │ │ │ svclt 0x00183fe3 │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0002f820 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -252371,15 +252381,15 @@ │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ cdpne 14, 8, cr0, cr7, cr14, {0} │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6472600 │ │ │ │ - b 0x14e42cc │ │ │ │ + b 0x14e42fc │ │ │ │ @ instruction: 0xf9390868 │ │ │ │ @ instruction: 0xf1ae4016 │ │ │ │ @ instruction: 0x46380110 │ │ │ │ svccc 0x0002f831 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ sbccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ vstmiavc r3!, {s29-s161} │ │ │ │ @@ -252398,27 +252408,27 @@ │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ svclt 0x000a2c02 │ │ │ │ @ instruction: 0xf983fa5f │ │ │ │ stmdbeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0xf1a00e0e │ │ │ │ - b 0x14c8b44 │ │ │ │ - bl 0x189264 │ │ │ │ + b 0x14c8b74 │ │ │ │ + bl 0x189294 │ │ │ │ strcs r0, [r0, -r3, asr #20] │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ stmdbeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - ldrbvc pc, [pc, #1607]! @ 0x107197 @ │ │ │ │ + ldrbvc pc, [pc, #1607]! @ 0x1071c7 @ │ │ │ │ andsmi pc, r7, sl, lsr r9 @ │ │ │ │ tstpeq r0, lr, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8314640 │ │ │ │ - blx 0x5d676a │ │ │ │ + blx 0x5d679a │ │ │ │ vcgt.u8 d22, d3, d4 │ │ │ │ - b 0xfe2536a4 │ │ │ │ - bl 0xfeda5ef8 │ │ │ │ + b 0xfe2536d4 │ │ │ │ + bl 0xfeda5f28 │ │ │ │ svclt 0x00183fe3 │ │ │ │ ldrbmi r4, [r1, #-1634]! @ 0xfffff99e │ │ │ │ svccs 0x0002f820 │ │ │ │ strcc sp, [r8, -pc, ror #3] │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r3], #740 @ 0x2e4 │ │ │ │ @@ -252429,37 +252439,37 @@ │ │ │ │ mulgt r0, sp, r8 │ │ │ │ smlabbeq r1, r0, fp, pc @ │ │ │ │ submi fp, r0, #-1073741820 @ 0xc0000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ movwmi pc, #2 @ │ │ │ │ vstmiavc ip, {s28-s106} │ │ │ │ cmpeq r2, #274432 @ 0x43000 │ │ │ │ - bl 0x588b00 │ │ │ │ - bl 0x11c73ec │ │ │ │ + bl 0x588b30 │ │ │ │ + bl 0x11c741c │ │ │ │ ldmdane r0, {r2, r3, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ - b 0x110aac8 │ │ │ │ + b 0x110aaf8 │ │ │ │ strbne r0, [sl, r1, asr #32] │ │ │ │ - bl 0xfedccadc │ │ │ │ + bl 0xfedccb0c │ │ │ │ andle r7, r5, r1, ror #31 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ subsmi r2, r0, r1, lsl #6 │ │ │ │ andsvs r9, r3, r1, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - blx 0xff149c02 │ │ │ │ + blx 0xff149c32 │ │ │ │ svceq 0x00db3c02 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed8cb78 │ │ │ │ + bl 0xfed8cba8 │ │ │ │ andle r7, r7, ip, ror #31 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ andcs r4, r1, #75 @ 0x4b │ │ │ │ svccs 0x0030f8c0 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -252472,54 +252482,54 @@ │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ ldrmi r4, [lr], r3, lsl #13 │ │ │ │ stmdbeq r4, {r0, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rscslt r9, r4, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d4468 │ │ │ │ + b 0x14d4498 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x462200f2 │ │ │ │ stmne ip, {r1, r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf85c9201 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf0036b04 │ │ │ │ @ instruction: 0xf8594000 │ │ │ │ ldrbeq r5, [sl, r4, lsl #30] │ │ │ │ subseq lr, r3, r0, asr #20 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andcs pc, r5, r6, asr #23 │ │ │ │ - b 0x118abe0 │ │ │ │ + b 0x118ac10 │ │ │ │ ldrbne r0, [r3, r0, asr #4] │ │ │ │ svcvc 0x00e0ebb3 │ │ │ │ @ instruction: 0xf8cebf1c │ │ │ │ - b 0xfe2e6ca8 │ │ │ │ + b 0xfe2e6cd8 │ │ │ │ addmi r7, ip, #224, 4 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ - bls 0x17b430 │ │ │ │ + bls 0x17b460 │ │ │ │ stmdble r8, {r1, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, sl, asr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - bl 0xfe9870cc │ │ │ │ + bl 0xfe9870fc │ │ │ │ ldrmi r0, [sl, #779] @ 0x30b │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - bne 0x17c9cf4 │ │ │ │ + bne 0x17c9d24 │ │ │ │ @ instruction: 0x0c02eb6c │ │ │ │ - b 0x11cac68 │ │ │ │ - b 0x14c7a30 │ │ │ │ + b 0x11cac98 │ │ │ │ + b 0x14c7a60 │ │ │ │ ldrbne r7, [sl, ip, ror #3] │ │ │ │ svcvc 0x00ecebb2 │ │ │ │ @ instruction: 0xf500d007 │ │ │ │ @ instruction: 0xf06f5000 │ │ │ │ submi r4, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ sasxmi r2, r8, r0 │ │ │ │ @@ -252528,45 +252538,45 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x46cc4699 │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ strmi r4, [r3], r0, lsl #14 │ │ │ │ @ instruction: 0x460d1f16 │ │ │ │ - blx 0x18edd74 │ │ │ │ + blx 0x18edda4 │ │ │ │ vmull.p8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ rsceq fp, r3, r4, lsl pc │ │ │ │ svcne 0x00044673 │ │ │ │ stmdbeq r3, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8559301 │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ @ instruction: 0xf8541f04 │ │ │ │ @ instruction: 0xf0000f04 │ │ │ │ - blx 0xfe1d757a │ │ │ │ + blx 0xfe1d75aa │ │ │ │ strbeq r1, [r3, r1, lsl #20] │ │ │ │ orrmi pc, r0, #-1073741820 @ 0xc0000004 │ │ │ │ subseq lr, r0, #270336 @ 0x42000 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ - bl 0x198d6f8 │ │ │ │ + bl 0x198d728 │ │ │ │ svceq 0x00db020a │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ - bl 0xfed4ccfc │ │ │ │ + bl 0xfed4cd2c │ │ │ │ svclt 0x001c7fe2 │ │ │ │ andhi pc, r0, ip, asr #17 │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ eorvs r4, r3, r9, lsr #11 │ │ │ │ - blls 0x17b520 │ │ │ │ + blls 0x17b550 │ │ │ │ stmdble r8, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, fp, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c71c4 │ │ │ │ + bl 0xfe9c71f4 │ │ │ │ ldrmi r0, [r6, #523] @ 0x20b │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -252574,117 +252584,117 @@ │ │ │ │ @ instruction: 0xf1a24698 │ │ │ │ svcne 0x002b0e04 │ │ │ │ rsclt r2, r0, #262144 @ 0x40000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1002c02 │ │ │ │ svclt 0x00180001 │ │ │ │ @ instruction: 0xf06f3401 │ │ │ │ - b 0x14d85fc │ │ │ │ + b 0x14d862c │ │ │ │ svclt 0x001500c0 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ strbtmi r4, [r4], -r4, lsl #12 │ │ │ │ strmi r4, [ip], #-1668 @ 0xfffff97c │ │ │ │ - blcs 0x244f54 │ │ │ │ + blcs 0x244f84 │ │ │ │ svcls 0x0004f85e │ │ │ │ stmdbcs r9, {r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x118ad64 │ │ │ │ - b 0x14c7744 │ │ │ │ - bl 0xfefa59ac │ │ │ │ + b 0x118ad94 │ │ │ │ + b 0x14c7774 │ │ │ │ + bl 0xfefa59dc │ │ │ │ svclt 0x001c7fe9 │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ rscvc lr, r9, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf84342a1 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -ip, lsr #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec20a50 │ │ │ │ + bl 0xfec20a80 │ │ │ │ addsmi r0, r8, #335544320 @ 0x14000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r0, fp, lsl #13 │ │ │ │ svcne 0x0010b083 │ │ │ │ streq pc, [r4, #-424] @ 0xfffffe58 │ │ │ │ - beq 0x182fb0 │ │ │ │ + beq 0x182fe0 │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ rsclt r9, r6, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d3e90 │ │ │ │ + b 0x14d3ec0 │ │ │ │ svclt 0x000b06c6 │ │ │ │ rsceq r9, r3, r1, lsl #12 │ │ │ │ @ instruction: 0x461f4637 │ │ │ │ movwls fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf851440f │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf8504c80 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - blx 0xff1ca6b2 │ │ │ │ - b 0x14fa6bc │ │ │ │ - b 0x1426228 │ │ │ │ + blx 0xff1ca6e2 │ │ │ │ + b 0x14fa6ec │ │ │ │ + b 0x1426258 │ │ │ │ ldrbne r0, [sl, lr, asr #6] │ │ │ │ svcvc 0x00eeebb2 │ │ │ │ @ instruction: 0xf8cbbf1c │ │ │ │ - b 0xfe36eec8 │ │ │ │ + b 0xfe36eef8 │ │ │ │ addmi r7, pc, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f845 │ │ │ │ - blls 0x17b668 │ │ │ │ + blls 0x17b698 │ │ │ │ stmdble r8, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c72ec │ │ │ │ + bl 0xfe9c731c │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0xf04fb085 │ │ │ │ strmi r0, [r3], r0, lsl #24 │ │ │ │ @ instruction: 0xf3c59d0e │ │ │ │ rsclt r2, fp, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1032e02 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x14d4724 │ │ │ │ - b 0x14d05b8 │ │ │ │ + b 0x14d4754 │ │ │ │ + b 0x14d05e8 │ │ │ │ movwls r0, #13251 @ 0x33c3 │ │ │ │ rscseq fp, r1, r6, lsl pc │ │ │ │ @ instruction: 0x460e461e │ │ │ │ - beq 0xfe281b3c │ │ │ │ + beq 0xfe281b6c │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ stmiaeq r6!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strbmi r2, [r2], -r1, lsl #12 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ strmi r2, [r1], -r4, lsl #20 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf85a444c │ │ │ │ - bl 0xfea0f00c │ │ │ │ + bl 0xfea0f03c │ │ │ │ strmi r0, [lr], r9 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blcc 0x2450a8 │ │ │ │ + blcc 0x2450d8 │ │ │ │ @ instruction: 0x3c02fb83 │ │ │ │ - b 0x11caedc │ │ │ │ - b 0x14c7ca4 │ │ │ │ - bl 0xfef25304 │ │ │ │ + b 0x11caf0c │ │ │ │ + b 0x14c7cd4 │ │ │ │ + bl 0xfef25334 │ │ │ │ svclt 0x001c7fec │ │ │ │ - b 0xfe25f078 │ │ │ │ + b 0xfe25f0a8 │ │ │ │ adcmi r7, r0, #236, 6 @ 0xb0000003 │ │ │ │ - blcc 0x2450c0 │ │ │ │ + blcc 0x2450f0 │ │ │ │ @ instruction: 0xf8ddd1ec │ │ │ │ @ instruction: 0xf100c000 │ │ │ │ - blls 0x147fd4 │ │ │ │ + blls 0x148004 │ │ │ │ @ instruction: 0xf10c3110 │ │ │ │ strbmi r0, [r3, #-3076]! @ 0xfffff3fc │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ addmi r1, fp, #134217728 @ 0x8000000 │ │ │ │ ldrbmi sp, [r9], #-2312 @ 0xfffff6f8 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ @@ -252705,34 +252715,34 @@ │ │ │ │ andcs pc, r1, r5, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159304 │ │ │ │ - beq 0xff141944 │ │ │ │ + beq 0xff141974 │ │ │ │ @ instruction: 0x4652461a │ │ │ │ - bl 0x218a78 │ │ │ │ + bl 0x218aa8 │ │ │ │ andls r0, r1, r5, lsl #1 │ │ │ │ @ instruction: 0x46351092 │ │ │ │ ldrmi r2, [r0], -r4, lsl #20 │ │ │ │ andcs fp, r4, r8, lsr #31 │ │ │ │ - bcs 0x1c1758 │ │ │ │ - bleq 0xfe141964 │ │ │ │ + bcs 0x1c1788 │ │ │ │ + bleq 0xfe141994 │ │ │ │ vmlaeq.f64 d14, d11, d1 │ │ │ │ - bl 0xfecadc34 │ │ │ │ + bl 0xfecadc64 │ │ │ │ strtmi r0, [lr], -fp, lsl #2 │ │ │ │ eormi pc, ip, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8514623 │ │ │ │ @ instruction: 0xf04fab04 │ │ │ │ strcs r4, [r0], #-640 @ 0xfffffd80 │ │ │ │ strcs pc, [r3], #-3018 @ 0xfffff436 │ │ │ │ - b 0x118af94 │ │ │ │ - b 0x14c7960 │ │ │ │ - bl 0xfefa5bdc │ │ │ │ + b 0x118afc4 │ │ │ │ + b 0x14c7990 │ │ │ │ + bl 0xfefa5c0c │ │ │ │ svclt 0x001c7fe4 │ │ │ │ andhi pc, r0, r9, asr #17 │ │ │ │ rscvc lr, r4, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf8464571 │ │ │ │ mvnle r2, r4, lsl #22 │ │ │ │ @ instruction: 0xf10c9b02 │ │ │ │ @ instruction: 0xf1010c04 │ │ │ │ @@ -252752,46 +252762,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r6, pc, lsl #12 @ │ │ │ │ strmi fp, [r8], -r5, lsl #1 │ │ │ │ @ instruction: 0xf06f2601 │ │ │ │ stcls 5, cr4, [lr], {-0} │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x1b3c48 │ │ │ │ + blcs 0x1b3c78 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r1, pc, asr #20 │ │ │ │ svclt 0x00159103 │ │ │ │ stmiaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [r3], -fp, lsl #12 │ │ │ │ - bl 0x198b04 │ │ │ │ + bl 0x198b34 │ │ │ │ ldrbtmi r0, [r1], -r4, lsl #21 │ │ │ │ stmibeq r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x464b4674 │ │ │ │ stmdals r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svclt 0x00a82b04 │ │ │ │ addseq r2, sl, r4, lsl #6 │ │ │ │ andcs r1, r0, r3, lsl #17 │ │ │ │ @ instruction: 0xf85a4698 │ │ │ │ - bl 0xfeb13188 │ │ │ │ + bl 0xfeb131b8 │ │ │ │ strtmi r0, [r6], r2, lsl #24 │ │ │ │ @ instruction: 0xf85e9000 │ │ │ │ @ instruction: 0xf85c0b04 │ │ │ │ @ instruction: 0xf0009b04 │ │ │ │ - b 0x13d9d1c │ │ │ │ + b 0x13d9d4c │ │ │ │ @ instruction: 0x07c00b50 │ │ │ │ - bleq 0x206048 │ │ │ │ + bleq 0x206078 │ │ │ │ addmi pc, r0, r0, lsl r1 @ │ │ │ │ - bleq 0x143658 │ │ │ │ - b 0x110b030 │ │ │ │ - b 0x14c7260 │ │ │ │ - bl 0xfef658b8 │ │ │ │ + bleq 0x143688 │ │ │ │ + b 0x110b060 │ │ │ │ + b 0x14c7290 │ │ │ │ + bl 0xfef658e8 │ │ │ │ svclt 0x001c7feb │ │ │ │ - b 0xfe25f238 │ │ │ │ + b 0xfe25f268 │ │ │ │ strbmi r7, [r4, #235] @ 0xeb │ │ │ │ stceq 8, cr15, [r4], {78} @ 0x4e │ │ │ │ stmdals r0, {r0, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldmdaeq r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r9, [r0], #-2817 @ 0xfffff4ff │ │ │ │ addmi r3, r3, #4 │ │ │ │ @ instruction: 0xf8dddcd3 │ │ │ │ @@ -252813,51 +252823,51 @@ │ │ │ │ cdpls 7, 1, cr2, cr0, cr1, {0} │ │ │ │ andcs pc, r1, r6, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r4, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strtcs lr, [r6], pc, asr #20 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14f6e10 │ │ │ │ + b 0x14f6e40 │ │ │ │ ldrmi r0, [r8], -r0, asr #29 │ │ │ │ - bl 0x198b80 │ │ │ │ + bl 0x198bb0 │ │ │ │ svclt 0x00080a86 │ │ │ │ @ instruction: 0xf8cd469e │ │ │ │ - b 0x14ef1fc │ │ │ │ + b 0x14ef22c │ │ │ │ stmib sp, {r5, r7, r8, fp}^ │ │ │ │ strbmi lr, [sl], -r4, lsl #6 │ │ │ │ - bcs 0x20f1d8 │ │ │ │ + bcs 0x20f208 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ @ instruction: 0xf8cd4623 │ │ │ │ - bl 0x16b208 │ │ │ │ - b 0x14c87f4 │ │ │ │ - bls 0x1c9bf8 │ │ │ │ + bl 0x16b238 │ │ │ │ + b 0x14c8824 │ │ │ │ + bls 0x1c9c28 │ │ │ │ vmlaeq.f64 d14, d26, d21 │ │ │ │ andls r4, r1, r1, ror #13 │ │ │ │ eorcs pc, r0, r2, asr r8 @ │ │ │ │ - bllt 0x245378 │ │ │ │ - blmi 0x245368 │ │ │ │ + bllt 0x2453a8 │ │ │ │ + blmi 0x245398 │ │ │ │ andmi pc, r0, r4 │ │ │ │ - b 0x1109190 │ │ │ │ - blx 0xfe3c7362 │ │ │ │ + b 0x11091c0 │ │ │ │ + blx 0xfe3c7392 │ │ │ │ @ instruction: 0xf111b402 │ │ │ │ @ instruction: 0xf1404180 │ │ │ │ - bl 0xfed4721c │ │ │ │ - bl 0x190764c │ │ │ │ + bl 0xfed4724c │ │ │ │ + bl 0x190767c │ │ │ │ svceq 0x00c90004 │ │ │ │ cmpeq r0, r1, asr #20 │ │ │ │ - bl 0xfee0d15c │ │ │ │ + bl 0xfee0d18c │ │ │ │ svclt 0x001c7fe0 │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ mvnvc lr, r6, lsl #21 │ │ │ │ @ instruction: 0xf84945ae │ │ │ │ bicsle r1, sp, r4, lsl #24 │ │ │ │ @ instruction: 0xf10e9801 │ │ │ │ - bls 0x188688 │ │ │ │ + bls 0x1886b8 │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ addmi r3, r2, #4 │ │ │ │ @ instruction: 0xf8dddccd │ │ │ │ @ instruction: 0x461ce010 │ │ │ │ ldrbmi r9, [r3, #-2821]! @ 0xfffff4fb │ │ │ │ strtmi sp, [r6], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252878,24 +252888,24 @@ │ │ │ │ rsceq r3, sp, r1, lsl #12 │ │ │ │ rscseq fp, r5, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf852440d │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ @ instruction: 0xf0083b04 │ │ │ │ @ instruction: 0xf8544e00 │ │ │ │ - b 0x14e6ecc │ │ │ │ - b 0x14a65e0 │ │ │ │ + b 0x14e6efc │ │ │ │ + b 0x14a6610 │ │ │ │ @ instruction: 0xf11c0e58 │ │ │ │ @ instruction: 0xf14e4c80 │ │ │ │ - blx 0xff2caace │ │ │ │ - b 0x14faadc │ │ │ │ - b 0x11e4244 │ │ │ │ + blx 0xff2caafe │ │ │ │ + b 0x14fab0c │ │ │ │ + b 0x11e4274 │ │ │ │ ldrbne r0, [pc, lr, asr #6] │ │ │ │ svcvc 0x00eeebb7 │ │ │ │ - b 0xfe2b6f40 │ │ │ │ + b 0xfe2b6f70 │ │ │ │ addmi r7, sp, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -252908,26 +252918,26 @@ │ │ │ │ rsceq r3, sp, r1, lsl #12 │ │ │ │ rscseq fp, r5, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf851440d │ │ │ │ @ instruction: 0xf8543b04 │ │ │ │ @ instruction: 0xf8527f04 │ │ │ │ @ instruction: 0xf0088f04 │ │ │ │ - blx 0xfe1dab36 │ │ │ │ - b 0x14d4f54 │ │ │ │ + blx 0xfe1dab66 │ │ │ │ + b 0x14d4f84 │ │ │ │ @ instruction: 0xf11c7cc8 │ │ │ │ - b 0x149a540 │ │ │ │ + b 0x149a570 │ │ │ │ @ instruction: 0xf14e0e58 │ │ │ │ - bl 0xff00ab48 │ │ │ │ - bl 0x1c8a358 │ │ │ │ - b 0x14cab6c │ │ │ │ - b 0x11e42c4 │ │ │ │ + bl 0xff00ab78 │ │ │ │ + bl 0x1c8a388 │ │ │ │ + b 0x14cab9c │ │ │ │ + b 0x11e42f4 │ │ │ │ ldrbne r0, [pc, lr, asr #6] │ │ │ │ svcvc 0x00eeebb7 │ │ │ │ - b 0xfe2b6fc0 │ │ │ │ + b 0xfe2b6ff0 │ │ │ │ addmi r7, sp, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -252938,18 +252948,18 @@ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r4, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ - blx 0xfe1d2fbe │ │ │ │ + blx 0xfe1d2fee │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed8d320 │ │ │ │ + bl 0xfed8d350 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #544768 @ 0x85000 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -252963,18 +252973,18 @@ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ sbcseq fp, lr, r8, lsl #30 │ │ │ │ strmi pc, [r0, -pc, rrx] │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf04f2b04 │ │ │ │ @ instruction: 0xf8544380 │ │ │ │ @ instruction: 0xf04f0f04 │ │ │ │ - blx 0xff10a412 │ │ │ │ + blx 0xff10a442 │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed8d384 │ │ │ │ + bl 0xfed8d3b4 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf84e428e │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -252982,28 +252992,28 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ svclt 0x000a2c02 │ │ │ │ stclne 2, cr11, [r7], #-892 @ 0xfffffc84 │ │ │ │ addsne r3, fp, #262144 @ 0x40000 │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ setend le │ │ │ │ - bl 0x18749c │ │ │ │ + bl 0x1874cc │ │ │ │ @ instruction: 0xf06f0883 │ │ │ │ adcsne r4, pc, r0, lsl #12 │ │ │ │ eorne pc, r4, r8, asr r8 @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf85e462a │ │ │ │ - blx 0xfe156086 │ │ │ │ + blx 0xfe1560b6 │ │ │ │ svceq 0x00db3c03 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ stmibvc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00ecebb9 │ │ │ │ - b 0xfe2b70e8 │ │ │ │ + b 0xfe2b7118 │ │ │ │ strmi r7, [r6, #1004] @ 0x3ec │ │ │ │ - blcc 0x245598 │ │ │ │ + blcc 0x2455c8 │ │ │ │ strcc sp, [r4], #-493 @ 0xfffffe13 │ │ │ │ andseq pc, r0, lr, lsl #2 │ │ │ │ adcmi r3, r7, #16, 10 @ 0x4000000 │ │ │ │ andcs sp, r0, r2, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -253015,41 +253025,41 @@ │ │ │ │ stmdaeq r1, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0x46060410 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f2500 │ │ │ │ - b 0x14d90e0 │ │ │ │ + b 0x14d9110 │ │ │ │ @ instruction: 0xf85908a8 │ │ │ │ @ instruction: 0xf1a41025 │ │ │ │ @ instruction: 0x46320e10 │ │ │ │ - blge 0x245668 │ │ │ │ + blge 0x245698 │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x3c01fbca │ │ │ │ - b 0x11cb46c │ │ │ │ - b 0x14c8234 │ │ │ │ - bl 0xfefa6094 │ │ │ │ + b 0x11cb49c │ │ │ │ + b 0x14c8264 │ │ │ │ + bl 0xfefa60c4 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf84245a6 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf10e3504 │ │ │ │ @ instruction: 0x36100410 │ │ │ │ ldclle 5, cr4, [lr], {168} @ 0xa8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5e73c │ │ │ │ + bl 0xfec5e76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blvc 0x1002bc4 │ │ │ │ + blvc 0x1002bf4 │ │ │ │ @ instruction: 0xf89d4d3c │ │ │ │ stmib sp, {r6, ip, sp, lr}^ │ │ │ │ stmdbge r4, {r8} │ │ │ │ stcls 8, cr10, [lr], {2} │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ umaalvs pc, r4, sp, r8 @ │ │ │ │ @@ -253067,66 +253077,66 @@ │ │ │ │ ldrtmi r0, [sl], -r0, lsl #24 │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ @ instruction: 0xf1413b01 │ │ │ │ @ instruction: 0x468c31ff │ │ │ │ smlsdeq r5, r4, sl, lr │ │ │ │ @ instruction: 0xf04fd01a │ │ │ │ - bl 0x88adb0 │ │ │ │ - b 0x14c75b4 │ │ │ │ - b 0x14e38c8 │ │ │ │ + bl 0x88ade0 │ │ │ │ + b 0x14c75e4 │ │ │ │ + b 0x14e38f8 │ │ │ │ cmpmi r0, r4, asr r4 │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ stmiane r4!, {r0, r9, sl, fp}^ │ │ │ │ movwmi pc, #5 @ │ │ │ │ cmpeq r5, #274432 @ 0x43000 │ │ │ │ - bl 0x1158ddc │ │ │ │ - bl 0x6079e4 │ │ │ │ + bl 0x1158e0c │ │ │ │ + bl 0x607a14 │ │ │ │ @ instruction: 0xf141030e │ │ │ │ strmi r0, [ip], r0, lsl #2 │ │ │ │ @ instruction: 0xf112b14e │ │ │ │ svclt 0x002c4280 │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ strmi r0, [r3], -r0, lsl #2 │ │ │ │ ldmne fp, {r2, r3, r7, r9, sl, lr}^ │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ - b 0x11d7b24 │ │ │ │ + b 0x11d7b54 │ │ │ │ @ instruction: 0x17cb70d2 │ │ │ │ svcvc 0x00ecebb3 │ │ │ │ svclt 0x001e4b0c │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rsbmi r4, r1, r0, ror #7 │ │ │ │ - blls 0x2e1680 │ │ │ │ + blls 0x2e16b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldc2l 1, cr15, [r0], #-716 @ 0xfffffd34 │ │ │ │ + ldc2l 1, cr15, [r8], #-716 @ 0xfffffd34 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1c2b00 │ │ │ │ + blhi 0x1c2b30 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ mcrrmi 0, 8, fp, r7, cr9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r3, lsr #3 │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460c9d14 │ │ │ │ - blhi 0x10c2cf0 │ │ │ │ + blhi 0x10c2d20 │ │ │ │ stmdacs r1, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0002f1b8 │ │ │ │ - blx 0x18f72a8 │ │ │ │ + blx 0x18f72d8 │ │ │ │ @ instruction: 0xf108fc85 │ │ │ │ @ instruction: 0xf10c0801 │ │ │ │ @ instruction: 0xf1a00c01 │ │ │ │ svclt 0x00140508 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8564488 │ │ │ │ @@ -253135,56 +253145,56 @@ │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ @ instruction: 0xf8d6a802 │ │ │ │ stc 0, cr11, [sp, #16] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ @ instruction: 0xf05b8b04 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - b 0x17c02cc │ │ │ │ + b 0x17c02fc │ │ │ │ ldmib sp, {r0, r1, r3, r8}^ │ │ │ │ andsle r0, sl, r4, lsl #4 │ │ │ │ vstmiavc sl, {s29-s107} │ │ │ │ vmoveq.32 d9[0], lr │ │ │ │ - beq 0x17c2014 │ │ │ │ + beq 0x17c2044 │ │ │ │ @ instruction: 0x0c0ceb53 │ │ │ │ - bvc 0xff402008 │ │ │ │ + bvc 0xff402038 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ - beq 0x142354 │ │ │ │ + beq 0x142384 │ │ │ │ andmi pc, r0, fp │ │ │ │ - b 0x1119080 │ │ │ │ - bl 0x1187864 │ │ │ │ - bl 0x787efc │ │ │ │ + b 0x11190b0 │ │ │ │ + bl 0x1187894 │ │ │ │ + bl 0x787f2c │ │ │ │ @ instruction: 0xf1420001 │ │ │ │ @ instruction: 0xf1b30200 │ │ │ │ svclt 0x002c4140 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf142181b │ │ │ │ ldmne fp, {r9}^ │ │ │ │ bicsvc lr, r1, #274432 @ 0x43000 │ │ │ │ tsteq r2, r2, asr #22 │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ - bl 0xfed0d644 │ │ │ │ + bl 0xfed0d674 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ svccc 0x0008f845 │ │ │ │ @ instruction: 0xf06fbf1c │ │ │ │ - b 0xfe417b38 │ │ │ │ + b 0xfe417b68 │ │ │ │ strmi r0, [r0, #257]! @ 0x101 │ │ │ │ @ instruction: 0xd1ac6069 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ - blhi 0x1c2a48 │ │ │ │ + blhi 0x1c2a78 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff643e36 │ │ │ │ + blx 0xff843e66 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -253195,18 +253205,18 @@ │ │ │ │ @ instruction: 0xf3c59d0c │ │ │ │ @ instruction: 0xf1b92901 │ │ │ │ svclt 0x000a0f02 │ │ │ │ stc2 10, cr15, [r5], {95} @ 0x5f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - b 0x14f7408 │ │ │ │ - b 0x14c9ee0 │ │ │ │ + b 0x14f7438 │ │ │ │ + b 0x14c9f10 │ │ │ │ strmi r0, [r9], #2508 @ 0x9cc │ │ │ │ - blvc 0x1c2e1c │ │ │ │ + blvc 0x1c2e4c │ │ │ │ ldm r4!, {r3, r9, sl, ip, sp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stc 8, cr8, [sp, #8] │ │ │ │ @ instruction: 0xf7ff7b00 │ │ │ │ strbmi pc, [ip, #-3757] @ 0xfffff153 @ │ │ │ │ smlatteq r2, r5, r9, lr │ │ │ │ @@ -253238,36 +253248,36 @@ │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ stc 8, cr10, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf05b8904 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r3, {r2, ip, sp} │ │ │ │ - bl 0x110dbd0 │ │ │ │ - b 0x14c8068 │ │ │ │ - b 0x11e6bec │ │ │ │ + bl 0x110dc00 │ │ │ │ + b 0x14c8098 │ │ │ │ + b 0x11e6c1c │ │ │ │ @ instruction: 0x17d173d1 │ │ │ │ svcvc 0x00e0ebb1 │ │ │ │ - b 0x1cf74d8 │ │ │ │ + b 0x1cf7508 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ strhtvs r4, [sl], #-44 @ 0xffffffd4 │ │ │ │ - blmi 0x3bbfec │ │ │ │ - blls 0x2e18fc │ │ │ │ + blmi 0x3bc01c │ │ │ │ + blls 0x2e192c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b383f0 │ │ │ │ - svclt 0x0000fb2d │ │ │ │ + svclt 0x0000fb35 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x00024c2e │ │ │ │ @@ -253291,227 +253301,227 @@ │ │ │ │ @ instruction: 0xf05b8904 │ │ │ │ ldmib sp, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r9, ip, sp} │ │ │ │ strhmi pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmne fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x114dca4 │ │ │ │ - b 0x11c8140 │ │ │ │ - b 0x14e4880 │ │ │ │ + bl 0x114dcd4 │ │ │ │ + b 0x11c8170 │ │ │ │ + b 0x14e48b0 │ │ │ │ ldrbne r7, [r0, r1, ror #25] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ - b 0x1cf75ac │ │ │ │ + b 0x1cf75dc │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ strhtvs r4, [sl], #-44 @ 0xffffffd4 │ │ │ │ - blmi 0x3bc0a0 │ │ │ │ - blls 0x2e19d0 │ │ │ │ + blmi 0x3bc0d0 │ │ │ │ + blls 0x2e1a00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b383f0 │ │ │ │ - svclt 0x0000fac3 │ │ │ │ + svclt 0x0000facb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1c2e50 │ │ │ │ + blhi 0x1c2e80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [r7], #-556 @ 0xfffffdd4 │ │ │ │ - bleq 0x543db0 │ │ │ │ - blhi 0xe0302c │ │ │ │ + bleq 0x543de0 │ │ │ │ + blhi 0xe0305c │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - beq 0x143af8 │ │ │ │ + beq 0x143b28 │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blx 0x18f75f0 │ │ │ │ + blx 0x18f7620 │ │ │ │ @ instruction: 0xf100f883 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ addsne r0, fp, #65536 @ 0x10000 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ab9b03 │ │ │ │ ldmib r9, {r4, r8, r9, sl}^ │ │ │ │ - bl 0x1d8dec │ │ │ │ + bl 0x1d8e1c │ │ │ │ ldm r7!, {r1, r3, r6, r7, r9, sl}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strtmi sl, [r2], -r4, lsl #16 │ │ │ │ stc 6, cr4, [sp, #172] @ 0xac │ │ │ │ vstr d8, [sp, #16] │ │ │ │ @ instruction: 0xf05b8b06 │ │ │ │ - bls 0x286d68 │ │ │ │ + bls 0x286d98 │ │ │ │ stmdbls r7, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - b 0x11cdd80 │ │ │ │ - bl 0x1164960 │ │ │ │ + b 0x11cddb0 │ │ │ │ + bl 0x1164990 │ │ │ │ ldrbne r0, [r0, r1, lsl #4] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ @ instruction: 0xf06fbf1e │ │ │ │ - b 0x1cd8228 │ │ │ │ - b 0xfe1a49b0 │ │ │ │ + b 0x1cd8258 │ │ │ │ + b 0xfe1a49e0 │ │ │ │ ldrmi r7, [fp, #737]! @ 0x2e1 │ │ │ │ andcc lr, r0, #3244032 @ 0x318000 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ @ instruction: 0xf10ad1d9 │ │ │ │ @ instruction: 0xf1090a02 │ │ │ │ @ instruction: 0xf10b0910 │ │ │ │ strbmi r0, [r2, #2832] @ 0xb10 │ │ │ │ - blmi 0x4be974 │ │ │ │ - blls 0x361ab8 │ │ │ │ + blmi 0x4be9a4 │ │ │ │ + blls 0x361ae8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b38ff0 │ │ │ │ - svclt 0x0000fa4d │ │ │ │ + svclt 0x0000fa55 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1c2f48 │ │ │ │ + blhi 0x1c2f78 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [fp], #-556 @ 0xfffffdd4 │ │ │ │ - bleq 0x543ea8 │ │ │ │ - blhi 0xf03124 │ │ │ │ + bleq 0x543ed8 │ │ │ │ + blhi 0xf03154 │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - beq 0x143bf0 │ │ │ │ + beq 0x143c20 │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blx 0x18f76e8 │ │ │ │ + blx 0x18f7718 │ │ │ │ @ instruction: 0xf100f883 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ addsne r0, fp, #65536 @ 0x10000 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ab9b03 │ │ │ │ ldmib r9, {r4, r8, r9, sl}^ │ │ │ │ - bl 0x1d8ee4 │ │ │ │ + bl 0x1d8f14 │ │ │ │ ldm r7!, {r1, r3, r6, r7, r9, sl}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strtmi sl, [r2], -r4, lsl #16 │ │ │ │ stc 6, cr4, [sp, #172] @ 0xac │ │ │ │ vstr d8, [sp, #16] │ │ │ │ @ instruction: 0xf05b8b06 │ │ │ │ - blls 0x286c70 │ │ │ │ + blls 0x286ca0 │ │ │ │ ldrdeq lr, [r6, -sp] │ │ │ │ submi pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmdane fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11cde88 │ │ │ │ - bl 0x1164a68 │ │ │ │ + b 0x11cdeb8 │ │ │ │ + bl 0x1164a98 │ │ │ │ ldrbne r0, [r0, r1, lsl #4] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ @ instruction: 0xf06fbf1e │ │ │ │ - b 0x1cd8330 │ │ │ │ - b 0xfe1a4ab8 │ │ │ │ + b 0x1cd8360 │ │ │ │ + b 0xfe1a4ae8 │ │ │ │ ldrmi r7, [fp, #737]! @ 0x2e1 │ │ │ │ andcc lr, r0, #3244032 @ 0x318000 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ @ instruction: 0xf10ad1d1 │ │ │ │ @ instruction: 0xf1090a02 │ │ │ │ @ instruction: 0xf10b0910 │ │ │ │ strbmi r0, [r2, #2832] @ 0xb10 │ │ │ │ - blmi 0x4bea5c │ │ │ │ - blls 0x361bc0 │ │ │ │ + blmi 0x4bea8c │ │ │ │ + blls 0x361bf0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b38ff0 │ │ │ │ - svclt 0x0000f9c9 │ │ │ │ + svclt 0x0000f9d1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ svcne 0x001c4683 │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14f7804 │ │ │ │ + b 0x14f7834 │ │ │ │ ldrtmi r0, [r8], r5, asr #17 │ │ │ │ - bl 0x14f7d0 │ │ │ │ + bl 0x14f800 │ │ │ │ stmib sp, {r3}^ │ │ │ │ @ instruction: 0xf9918700 │ │ │ │ @ instruction: 0xf9926002 │ │ │ │ @ instruction: 0xf991e002 │ │ │ │ @ instruction: 0xf9927003 │ │ │ │ @ instruction: 0xf9918003 │ │ │ │ @ instruction: 0xf9923001 │ │ │ │ @ instruction: 0xf9119001 │ │ │ │ @ instruction: 0xf912cb04 │ │ │ │ addmi sl, r8, #4, 22 @ 0x1000 │ │ │ │ stc2 11, cr15, [sl], {28} @ │ │ │ │ movwgt pc, #39699 @ 0x9b13 @ │ │ │ │ svcgt 0x0004f854 │ │ │ │ - blx 0x6d8d82 │ │ │ │ - blx 0x69581a │ │ │ │ + blx 0x6d8db2 │ │ │ │ + blx 0x69584a │ │ │ │ @ instruction: 0xf845760e │ │ │ │ mvnle r6, r4, lsl #30 │ │ │ │ @ instruction: 0x8700e9dd │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1240 @ 0xfffffb28 │ │ │ │ stmia r8!, {r8, sl, sp}^ │ │ │ │ - bl 0xfeb1901c │ │ │ │ + bl 0xfeb1904c │ │ │ │ addsmi r0, pc, #738197504 @ 0x2c000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ rsclt r9, r5, #8, 24 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d4c4c │ │ │ │ + b 0x14d4c7c │ │ │ │ svclt 0x001405c5 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ svcne 0x000446ac │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r8 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf8127c03 │ │ │ │ @ instruction: 0xf85e8c03 │ │ │ │ - blx 0x3af882 │ │ │ │ + blx 0x3af8b2 │ │ │ │ @ instruction: 0xf812f303 │ │ │ │ - blx 0x332c7e │ │ │ │ + blx 0x332cae │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x398db6 │ │ │ │ + blx 0x398de6 │ │ │ │ @ instruction: 0xf8123308 │ │ │ │ - blx 0x32ac9a │ │ │ │ + blx 0x32acca │ │ │ │ @ instruction: 0xf8443307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r5, #106496 @ 0x1a000 │ │ │ │ @@ -253522,33 +253532,33 @@ │ │ │ │ svclt 0x000087f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ rsclt r9, r5, #8, 24 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d4ce0 │ │ │ │ + b 0x14d4d10 │ │ │ │ svclt 0x001405c5 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ svcne 0x000446ac │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r9 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf9127c03 │ │ │ │ @ instruction: 0xf85e8c03 │ │ │ │ - blx 0x3af916 │ │ │ │ + blx 0x3af946 │ │ │ │ @ instruction: 0xf912f303 │ │ │ │ - blx 0x332d12 │ │ │ │ + blx 0x332d42 │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x398e4a │ │ │ │ + blx 0x398e7a │ │ │ │ @ instruction: 0xf9123308 │ │ │ │ - blx 0x32ad2e │ │ │ │ + blx 0x32ad5e │ │ │ │ @ instruction: 0xf8443307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r5, #106496 @ 0x1a000 │ │ │ │ @@ -253561,39 +253571,39 @@ │ │ │ │ @ instruction: 0xf1a03b08 │ │ │ │ addlt r0, r7, r8, lsl #24 │ │ │ │ andls r9, r5, r0, lsl ip │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10e2c02 │ │ │ │ svclt 0x00180e01 │ │ │ │ - b 0x14d4d7c │ │ │ │ + b 0x14d4dac │ │ │ │ svclt 0x00140ece │ │ │ │ ldrbtmi r0, [r7], -r7, ror #1 │ │ │ │ stmib sp, {r1, r2, r3, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0xf9b17e03 │ │ │ │ mrscc r4, (UNDEF: 8) │ │ │ │ @ instruction: 0x0000f9b2 │ │ │ │ @ instruction: 0xf8313208 │ │ │ │ @ instruction: 0xf832ec06 │ │ │ │ - blx 0xfe226da6 │ │ │ │ + blx 0xfe226dd6 │ │ │ │ @ instruction: 0xf8328900 │ │ │ │ strbmi r0, [r4], -r6, lsl #24 │ │ │ │ - blx 0xff4996de │ │ │ │ + blx 0xff49970e │ │ │ │ @ instruction: 0xf8534580 │ │ │ │ stmib sp, {r3, r8, r9, sl, fp}^ │ │ │ │ stcls 5, cr4, [r0], {-0} │ │ │ │ - bl 0x62f1bc │ │ │ │ + bl 0x62f1ec │ │ │ │ ldmdavs ip, {r9, fp}^ │ │ │ │ stc 8, cr15, [r2], {49} @ 0x31 │ │ │ │ - bleq 0x282ad4 │ │ │ │ + bleq 0x282b04 │ │ │ │ @ instruction: 0x465d4654 │ │ │ │ stceq 8, cr15, [r4], {49} @ 0x31 │ │ │ │ - blx 0xff498896 │ │ │ │ + blx 0xff4988c6 │ │ │ │ @ instruction: 0xf8324587 │ │ │ │ - blx 0xff142dea │ │ │ │ + blx 0xff142e1a │ │ │ │ stmib ip!, {r1, r2, r3, r7, r8, sl, lr}^ │ │ │ │ bicsle r4, r2, r2, lsl #10 │ │ │ │ @ instruction: 0x7e03e9dd │ │ │ │ ldrmi r9, [lr, #2053]! @ 0x805 │ │ │ │ strmi sp, [r7], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2279] @ 0xfffff719 │ │ │ │ @@ -253606,39 +253616,39 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r3, [r5], -r8, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r7, ip, sp, pc} │ │ │ │ rsclt r9, r6, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d4e30 │ │ │ │ + b 0x14d4e60 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r7], -r7, ror #1 │ │ │ │ - beq 0x302a3c │ │ │ │ + beq 0x302a6c │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0x9002f8b2 │ │ │ │ @ instruction: 0xc004f8b1 │ │ │ │ @ instruction: 0xf8b18897 │ │ │ │ @ instruction: 0xf8b28006 │ │ │ │ @ instruction: 0xf8b1e006 │ │ │ │ @ instruction: 0xf832b002 │ │ │ │ @ instruction: 0xf8316b08 │ │ │ │ - blx 0xfea1aa7e │ │ │ │ - blx 0xffbe0e7a │ │ │ │ + blx 0xfea1aaae │ │ │ │ + blx 0xffbe0eaa │ │ │ │ @ instruction: 0xf8536409 │ │ │ │ - bl 0x6afa88 │ │ │ │ + bl 0x6afab8 │ │ │ │ ldmdavs lr, {r0, r3, r8, fp}^ │ │ │ │ streq lr, [r6], #-2884 @ 0xfffff4bc │ │ │ │ - blx 0xffb193ba │ │ │ │ - blx 0xffc2ceb2 │ │ │ │ + blx 0xffb193ea │ │ │ │ + blx 0xffc2cee2 │ │ │ │ @ instruction: 0xf8409407 │ │ │ │ subvs r9, r4, r8, lsl #30 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ adcsmi r7, lr, #0, 12 │ │ │ │ - strtmi sp, [pc], #-2311 @ 0x107e8c │ │ │ │ + strtmi sp, [pc], #-2311 @ 0x107ebc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ addsmi r1, lr, #125952 @ 0x1ec00 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -253651,15 +253661,15 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe282ae8 │ │ │ │ + bleq 0xfe282b18 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @@ -253670,30 +253680,30 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf992441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ @ instruction: 0xf9920c01 │ │ │ │ strbmi r0, [r5, #-2]! │ │ │ │ mulge r3, r2, r9 │ │ │ │ - blne 0x246374 │ │ │ │ + blne 0x2463a4 │ │ │ │ @ instruction: 0xf109fb11 │ │ │ │ tstpne r8, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ - bllt 0x246090 │ │ │ │ - blx 0x7990a2 │ │ │ │ - blx 0x50e75e │ │ │ │ + bllt 0x2460c0 │ │ │ │ + blx 0x7990d2 │ │ │ │ + blx 0x50e78e │ │ │ │ @ instruction: 0xf844a00e │ │ │ │ vstmiale r6!, {d16-d17} │ │ │ │ - blt 0x1826c0 │ │ │ │ + blt 0x1826f0 │ │ │ │ @ instruction: 0xf10a1e6a │ │ │ │ - bl 0xfe98af58 │ │ │ │ + bl 0xfe98af88 │ │ │ │ strbmi r0, [r5, #-522]! @ 0xfffffdf6 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ - beq 0x284388 │ │ │ │ - bl 0x1991b4 │ │ │ │ - bls 0x249390 │ │ │ │ + beq 0x2843b8 │ │ │ │ + bl 0x1991e4 │ │ │ │ + bls 0x2493c0 │ │ │ │ stclle 5, cr4, [r1], {98} @ 0x62 │ │ │ │ ldrmi r9, [r8], -r6, lsl #24 │ │ │ │ adcmi r9, r3, #7168 @ 0x1c00 │ │ │ │ strmi sp, [r4], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r4, ror #17] │ │ │ │ addsmi r1, r3, #139264 @ 0x22000 │ │ │ │ @@ -253705,44 +253715,44 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r7, r7, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, fp, ip, pc}^ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ rsclt r2, fp, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1032902 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x14d43bc │ │ │ │ - b 0x14d1650 │ │ │ │ + b 0x14d43ec │ │ │ │ + b 0x14d1680 │ │ │ │ movwls r0, #21443 @ 0x53c3 │ │ │ │ sbceq fp, ip, r4, lsl pc │ │ │ │ - bl 0x199838 │ │ │ │ + bl 0x199868 │ │ │ │ smlabbcs r0, r5, sl, r0 │ │ │ │ - bleq 0xfe64290c │ │ │ │ + bleq 0xfe64293c │ │ │ │ strlt lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ stmdacs r4, {r3, r4, r6, r9, sl, lr} │ │ │ │ andcs fp, r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf81a008c │ │ │ │ - bl 0x3a8068 │ │ │ │ + bl 0x3a8098 │ │ │ │ strmi r0, [r9], r4, lsl #6 │ │ │ │ mul r1, r3, r8 │ │ │ │ mulgt r2, r3, r8 │ │ │ │ - blls 0x1a636c │ │ │ │ - blls 0x14e46c │ │ │ │ + blls 0x1a639c │ │ │ │ + blls 0x14e49c │ │ │ │ ldrtmi r1, [ip], #-2330 @ 0xfffff6e6 │ │ │ │ mullt r0, r2, r8 │ │ │ │ ldmdavc r3, {r0, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf1024288 │ │ │ │ - blx 0x30881e │ │ │ │ - blx 0x4c6c3e │ │ │ │ + blx 0x30884e │ │ │ │ + blx 0x4c6c6e │ │ │ │ @ instruction: 0xf855bb03 │ │ │ │ ldrbmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stclt 8, cr15, [r1], {18} │ │ │ │ movwcc pc, #47878 @ 0xbb06 @ │ │ │ │ stclt 8, cr15, [r2], {18} │ │ │ │ movwcc pc, #47884 @ 0xbb0c @ │ │ │ │ - blcc 0x24613c │ │ │ │ + blcc 0x24616c │ │ │ │ cdpne 12, 4, cr13, cr3, cr6, {7} │ │ │ │ tstpeq r1, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #39843 @ 0x9ba3 │ │ │ │ stmdbeq r5, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00b84288 │ │ │ │ ldrmi r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ andeq lr, r9, r3, lsl #22 │ │ │ │ @@ -253766,55 +253776,55 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe282cb4 │ │ │ │ + bleq 0xfe282ce4 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r8 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r8 │ │ │ │ mul r2, r2, r8 │ │ │ │ - bls 0x226434 │ │ │ │ - bls 0x1ce534 │ │ │ │ + bls 0x226464 │ │ │ │ + bls 0x1ce564 │ │ │ │ ldrmi r4, [ip], #-1058 @ 0xfffffbde │ │ │ │ mullt r1, r2, r9 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ muleq r2, r2, r9 │ │ │ │ @ instruction: 0xf9924565 │ │ │ │ @ instruction: 0xf912a003 │ │ │ │ - blx 0x54ed0a │ │ │ │ - blx 0x744522 │ │ │ │ + blx 0x54ed3a │ │ │ │ + blx 0x744552 │ │ │ │ @ instruction: 0xf856110b │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x3c6d64 │ │ │ │ + bne 0x3c6d94 │ │ │ │ andge pc, r0, lr, lsl fp @ │ │ │ │ - bleq 0x246220 │ │ │ │ + bleq 0x246250 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ stcls 12, cr13, [r6], {194} @ 0xc2 │ │ │ │ - blls 0x2d999c │ │ │ │ + blls 0x2d99cc │ │ │ │ stmdble r7, {r0, r1, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r4, lsl #8 │ │ │ │ stmia r4!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0x9a1d54 │ │ │ │ + bne 0x9a1d84 │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -253825,15 +253835,15 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe282da0 │ │ │ │ + bleq 0xfe282dd0 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @@ -253844,36 +253854,36 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf892441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ ldmvc r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf8924565 │ │ │ │ @ instruction: 0xf812a003 │ │ │ │ - blx 0x54edf6 │ │ │ │ - blx 0x80460e │ │ │ │ + blx 0x54ee26 │ │ │ │ + blx 0x80463e │ │ │ │ @ instruction: 0xf8561108 │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x306e5c │ │ │ │ + bne 0x306e8c │ │ │ │ andge pc, lr, r0, lsl fp @ │ │ │ │ - bleq 0x24630c │ │ │ │ + bleq 0x24633c │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ stcls 12, cr13, [r6], {194} @ 0xc2 │ │ │ │ - blls 0x2d9a88 │ │ │ │ + blls 0x2d9ab8 │ │ │ │ stmdble r7, {r0, r1, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r4, lsl #8 │ │ │ │ stmia r4!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0x9a1e40 │ │ │ │ + bne 0x9a1e70 │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -253884,25 +253894,25 @@ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ eorslt pc, r4, sp, asr #17 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x199ae8 │ │ │ │ + bl 0x199b18 │ │ │ │ stmib sp, {r2, r6, r7, fp}^ │ │ │ │ - b 0x14ccec4 │ │ │ │ + b 0x14ccef4 │ │ │ │ @ instruction: 0x46c10ad1 │ │ │ │ @ instruction: 0xf8cd4652 │ │ │ │ - bcs 0x1b0358 │ │ │ │ + bcs 0x1b0388 │ │ │ │ andcs fp, r2, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xf9394696 │ │ │ │ rsceq r3, ip, r5, lsr r0 │ │ │ │ - bl 0x36ceb8 │ │ │ │ - blls 0x4486bc │ │ │ │ + bl 0x36cee8 │ │ │ │ + blls 0x4486ec │ │ │ │ ldmdbne sl, {r1, r3, fp, ip, pc} │ │ │ │ strls r9, [r9, #-2827] @ 0xfffff4f5 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0x0002f9b1 │ │ │ │ @ instruction: 0xf9b19005 │ │ │ │ @ instruction: 0xf9b10004 │ │ │ │ andls r1, r6, r6 │ │ │ │ @@ -253914,42 +253924,42 @@ │ │ │ │ ldmib r2, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ andcc r9, r8, #0, 22 │ │ │ │ andne pc, r0, r1, lsl #23 │ │ │ │ stcge 8, cr15, [r2], {51} @ 0x33 │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ ldmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8336700 │ │ │ │ - blx 0xff42b30e │ │ │ │ - bl 0x6a2104 │ │ │ │ + blx 0xff42b33e │ │ │ │ + bl 0x6a2134 │ │ │ │ strls r0, [r2], -r9, lsl #12 │ │ │ │ tsteq r7, fp, asr #22 │ │ │ │ ldmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ strmi r6, [lr, #1794]! @ 0x702 │ │ │ │ - blx 0xff3ae732 │ │ │ │ + blx 0xff3ae762 │ │ │ │ ldrtmi r6, [r0], -r1, lsl #15 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #28 │ │ │ │ orreq pc, r6, r8, asr #23 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldmib sp, {r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf10e9c08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf10c6700 │ │ │ │ - bl 0xfe9c973c │ │ │ │ + bl 0xfe9c976c │ │ │ │ @ instruction: 0xf10c030c │ │ │ │ strmi r0, [lr, #3075]! @ 0xc03 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x1d93bc │ │ │ │ - blls 0x40bb7c │ │ │ │ + bl 0x1d93ec │ │ │ │ + blls 0x40bbac │ │ │ │ stcle 2, cr4, [r6], #684 @ 0x2ac │ │ │ │ movwne lr, #59869 @ 0xe9dd │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ stmdble r8, {r0, r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe959770 │ │ │ │ + bl 0xfe9597a0 │ │ │ │ addsmi r0, r3, #-1879048192 @ 0x90000000 │ │ │ │ @ instruction: 0xb011d8f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -253960,52 +253970,52 @@ │ │ │ │ smlabtcs r1, r4, r3, pc @ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x199c18 │ │ │ │ + bl 0x199c48 │ │ │ │ stmib sp, {r2, r6, r7, sl, fp}^ │ │ │ │ stmiaeq sl, {r1, r3, r8, r9, ip}^ │ │ │ │ - bcs 0x1acbdc │ │ │ │ + bcs 0x1acc0c │ │ │ │ svclt 0x00284690 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf83c00f8 │ │ │ │ - bl 0x4304ac │ │ │ │ + bl 0x4304dc │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ ldmdahi sl, {r2, r8, r9, sl, lr, pc}^ │ │ │ │ @ instruction: 0x9004f8b3 │ │ │ │ movwls r8, #14555 @ 0x38db │ │ │ │ andls r9, r2, #9216 @ 0x2400 │ │ │ │ - blls 0x30e458 │ │ │ │ - blls 0x28e450 │ │ │ │ + blls 0x30e488 │ │ │ │ + blls 0x28e480 │ │ │ │ stmhi sp, {r3, r4, sl, lr} │ │ │ │ stmiahi lr, {r3, ip, sp}^ │ │ │ │ @ instruction: 0xf8b13701 │ │ │ │ @ instruction: 0xf831e002 │ │ │ │ strls r3, [r1, #-2824] @ 0xfffff4f8 │ │ │ │ ldmib r4, {r1, r8, sl, fp, ip, pc}^ │ │ │ │ - blx 0xfe9f8c0a │ │ │ │ + blx 0xfe9f8c3a │ │ │ │ strcc r3, [r8], #-2826 @ 0xfffff4f6 │ │ │ │ - blcc 0x2873c8 │ │ │ │ - bl 0x5ef820 │ │ │ │ - bl 0x1189048 │ │ │ │ + blcc 0x2873f8 │ │ │ │ + bl 0x5ef850 │ │ │ │ + bl 0x1189078 │ │ │ │ ldrmi r0, [r8, #523]! @ 0x20b │ │ │ │ andcc pc, r5, #235520 @ 0x39800 │ │ │ │ - blx 0xffa6f82a │ │ │ │ + blx 0xffa6f85a │ │ │ │ stmdb r0, {r0, r3, r9, ip, sp}^ │ │ │ │ stclle 2, cr3, [r0], #8 │ │ │ │ @ instruction: 0xc604e9dd │ │ │ │ mvnscc pc, #8, 2 │ │ │ │ - blne 0xfe7cf614 │ │ │ │ + blne 0xfe7cf644 │ │ │ │ svclt 0x00b845b8 │ │ │ │ strcc r2, [r3], -r0, lsl #6 │ │ │ │ - bl 0x1d94c0 │ │ │ │ - blls 0x2ca460 │ │ │ │ + bl 0x1d94f0 │ │ │ │ + blls 0x2ca490 │ │ │ │ ldcle 2, cr4, [sp], #748 @ 0x2ec │ │ │ │ movwne lr, #43485 @ 0xa9dd │ │ │ │ addmi r9, fp, #6, 28 @ 0x60 │ │ │ │ ldrtmi sp, [r1], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ addsmi r1, r3, #141312 @ 0x22800 │ │ │ │ @@ -254021,32 +254031,32 @@ │ │ │ │ vrshr.u64 , q12, #57 │ │ │ │ svccs 0x00022701 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ stmdaeq r2, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14f80f8 │ │ │ │ + b 0x14f8128 │ │ │ │ strmi r0, [r6], r7, asr #29 │ │ │ │ - b 0x14cf76c │ │ │ │ + b 0x14cf79c │ │ │ │ @ instruction: 0xf835099e │ │ │ │ @ instruction: 0xf836302c │ │ │ │ @ instruction: 0xf837a02c │ │ │ │ - blx 0x7b4572 │ │ │ │ + blx 0x7b45a2 │ │ │ │ @ instruction: 0xf838fa03 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ strbmi r0, [ip, #3073] @ 0xc01 │ │ │ │ movwge pc, #47891 @ 0xbb13 @ │ │ │ │ svcge 0x0004f852 │ │ │ │ @ instruction: 0xf8414453 │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r6, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfeca20f4 │ │ │ │ + bl 0xfeca2124 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -254055,28 +254065,28 @@ │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ strmi r0, [r8], -r2, lsl #16 │ │ │ │ rscslt r9, ip, #12, 30 @ 0x30 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1042f02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d6134 │ │ │ │ + b 0x14d6164 │ │ │ │ svclt 0x001404c4 │ │ │ │ vstmiaeq r7, {s29-s107} │ │ │ │ strtmi r4, [r2], r4, lsr #13 │ │ │ │ - b 0x14cf7fc │ │ │ │ + b 0x14cf82c │ │ │ │ @ instruction: 0x462c099c │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ eorne pc, lr, r0, lsr r8 @ │ │ │ │ eorvs pc, lr, r4, lsr r8 @ │ │ │ │ eorpl pc, lr, r7, lsr r8 @ │ │ │ │ eorgt pc, lr, r8, lsr r8 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blx 0x299c9a │ │ │ │ - blx 0x28496a │ │ │ │ + blx 0x299cca │ │ │ │ + blx 0x28499a │ │ │ │ @ instruction: 0xf853110c │ │ │ │ strtmi r5, [r9], #-3844 @ 0xfffff0fc │ │ │ │ svcne 0x0004f842 │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strbmi ip, [r2, #4]! │ │ │ │ ldrbmi sp, [ip], #2312 @ 0x908 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @@ -254090,49 +254100,49 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469b │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ stcls 12, cr1, [lr], {174} @ 0xae │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, q4, #60 │ │ │ │ - blcs 0x1911c0 │ │ │ │ + blcs 0x1911f0 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x199dd4 │ │ │ │ + bl 0x199e04 │ │ │ │ @ instruction: 0xf04f0984 │ │ │ │ svclt 0x00180200 │ │ │ │ - b 0x14c8940 │ │ │ │ + b 0x14c8970 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, fp}^ │ │ │ │ ldrbmi sl, [r1], -r2, lsl #6 │ │ │ │ stmdbcs r4, {r1, r7, r9, sl, lr} │ │ │ │ tstcs r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf9390090 │ │ │ │ - bl 0x380674 │ │ │ │ + bl 0x3806a4 │ │ │ │ ldrmi r0, [r0], r0, lsl #8 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xc002f9b4 │ │ │ │ streq lr, [r0], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf8354438 │ │ │ │ @ instruction: 0xf8363022 │ │ │ │ andcc r9, r1, #34 @ 0x22 │ │ │ │ - blx 0x5d9052 │ │ │ │ - blx 0x78524a │ │ │ │ + blx 0x5d9082 │ │ │ │ + blx 0x78527a │ │ │ │ @ instruction: 0xf854330c │ │ │ │ strbmi r9, [fp], #-2820 @ 0xfffff4fc │ │ │ │ - blcc 0x24671c │ │ │ │ + blcc 0x24674c │ │ │ │ cdpne 12, 4, cr13, cr8, cr15, {7} │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andeq lr, r8, r0, lsr #23 │ │ │ │ addsmi r9, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0x2000bfb8 │ │ │ │ stmdaeq r5, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4402 │ │ │ │ - bl 0x12c64c │ │ │ │ + bl 0x12c67c │ │ │ │ addsmi r0, r3, #8, 2 │ │ │ │ - blls 0x1ff984 │ │ │ │ + blls 0x1ff9b4 │ │ │ │ ldrmi r4, [sl, #1616] @ 0x650 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r0, #223232 @ 0x36800 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -254141,49 +254151,49 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469b │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ stcls 12, cr1, [lr], {174} @ 0xae │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, q4, #60 │ │ │ │ - blcs 0x19128c │ │ │ │ + blcs 0x1912bc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x199ea0 │ │ │ │ + bl 0x199ed0 │ │ │ │ @ instruction: 0xf04f0984 │ │ │ │ svclt 0x00180200 │ │ │ │ - b 0x14c8a0c │ │ │ │ + b 0x14c8a3c │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, fp}^ │ │ │ │ ldrbmi sl, [r1], -r2, lsl #6 │ │ │ │ stmdbcs r4, {r1, r7, r9, sl, lr} │ │ │ │ tstcs r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf8390090 │ │ │ │ - bl 0x380740 │ │ │ │ + bl 0x380770 │ │ │ │ ldrmi r0, [r0], r0, lsl #8 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xc002f8b4 │ │ │ │ streq lr, [r0], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf8354438 │ │ │ │ @ instruction: 0xf8363022 │ │ │ │ andcc r9, r1, #34 @ 0x22 │ │ │ │ - blx 0x49911e │ │ │ │ - blx 0x4452ea │ │ │ │ + blx 0x49914e │ │ │ │ + blx 0x44531a │ │ │ │ @ instruction: 0xf8543309 │ │ │ │ strbmi r9, [fp], #-2820 @ 0xfffff4fc │ │ │ │ - blcc 0x2467e8 │ │ │ │ + blcc 0x246818 │ │ │ │ cdpne 12, 4, cr13, cr8, cr15, {7} │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andeq lr, r8, r0, lsr #23 │ │ │ │ addsmi r9, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0x2000bfb8 │ │ │ │ stmdaeq r5, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4402 │ │ │ │ - bl 0x12c718 │ │ │ │ + bl 0x12c748 │ │ │ │ addsmi r0, r3, #8, 2 │ │ │ │ - blls 0x1ffa50 │ │ │ │ + blls 0x1ffa80 │ │ │ │ ldrmi r4, [sl, #1616] @ 0x650 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r0, #223232 @ 0x36800 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -254200,38 +254210,38 @@ │ │ │ │ vst1.8 {d9-d11}, [r7], r3 │ │ │ │ movwls r6, #896 @ 0x380 │ │ │ │ andcs pc, r1, r7, asr #7 │ │ │ │ stc2 10, cr15, [r7], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ vaddl.u8 , d7, d1 │ │ │ │ - b 0x14d3674 │ │ │ │ + b 0x14d36a4 │ │ │ │ @ instruction: 0xf1060ccc │ │ │ │ svclt 0x00140702 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ - bl 0x49a31c │ │ │ │ + bl 0x49a34c │ │ │ │ stmib sp, {r0, r9, fp}^ │ │ │ │ ands lr, sl, r1, lsl #24 │ │ │ │ andmi pc, r0, #40, 8 @ 0x28000000 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf5b2d002 │ │ │ │ stcle 15, cr4, [r1], {248} @ 0xf8 │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ strcc r4, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ - blx 0x1346414 │ │ │ │ + blx 0xd46444 │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ @ instruction: 0xf8274641 │ │ │ │ ldrtmi ip, [r0], -r2, lsl #24 │ │ │ │ - blx 0x1146424 │ │ │ │ + blx 0xb46454 │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ - bleq 0x24685c │ │ │ │ - blls 0x13c80c │ │ │ │ + bleq 0x24688c │ │ │ │ + blls 0x13c83c │ │ │ │ @ instruction: 0xf8358829 │ │ │ │ stmdahi r0!, {r1, sl, fp, pc} │ │ │ │ - blcs 0x12a968 │ │ │ │ + blcs 0x12a998 │ │ │ │ vld4. {d13,d15,d17,d19}, [r1 :64], ip │ │ │ │ @ instruction: 0xf1bb4200 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ vst1. @ instruction: 0xf481dcde │ │ │ │ ldrb r4, [fp, r0, lsl #2] │ │ │ │ @ instruction: 0xec01e9dd │ │ │ │ @@ -254256,49 +254266,49 @@ │ │ │ │ vst1.8 {d9-d11}, [r7], r3 │ │ │ │ movwls r6, #896 @ 0x380 │ │ │ │ andcs pc, r1, r7, asr #7 │ │ │ │ stc2 10, cr15, [r7], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ vaddl.u8 , d7, d1 │ │ │ │ - b 0x14d3754 │ │ │ │ + b 0x14d3784 │ │ │ │ @ instruction: 0xf1060ccc │ │ │ │ svclt 0x00140704 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ - bl 0x49a3fc │ │ │ │ + bl 0x49a42c │ │ │ │ stmib sp, {r0, r9, fp}^ │ │ │ │ ands lr, sl, r1, lsl #24 │ │ │ │ andmi pc, r0, #40 @ 0x28 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ stmdale r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ stmdami r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc r4, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ - @ instruction: 0xf9e0f71b │ │ │ │ + @ instruction: 0xf9c8f71b │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ @ instruction: 0xf8474641 │ │ │ │ ldrtmi ip, [r0], -r4, lsl #24 │ │ │ │ - @ instruction: 0xf9d8f71b │ │ │ │ + @ instruction: 0xf9c0f71b │ │ │ │ ldrbmi r3, [r4, #-1288] @ 0xfffffaf8 │ │ │ │ - bleq 0x3469bc │ │ │ │ - blls 0x13c8e8 │ │ │ │ + bleq 0x3469ec │ │ │ │ + blls 0x13c918 │ │ │ │ tsthi r1, r5, asr r9 │ │ │ │ @ instruction: 0x0600e9d4 │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ andmi pc, r0, #33 @ 0x21 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ ldmle pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ cdpls 12, 0, cr14, cr3, cr1, {0} │ │ │ │ stmdble r8, {r2, r4, r5, r6, r7, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec88ce4 │ │ │ │ + bl 0xfec88d14 │ │ │ │ ldrmi r0, [ip, #774] @ 0x306 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -254314,15 +254324,15 @@ │ │ │ │ ldrtmi sl, [r9], ip, lsr #32 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ andcs pc, r1, r6, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r4, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14f858c │ │ │ │ + b 0x14f85bc │ │ │ │ ldrmi r0, [fp], r0, asr #23 │ │ │ │ andeq pc, r8, #-1073741782 @ 0xc000002a │ │ │ │ movwlt lr, #39373 @ 0x99cd │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ vraddhn.i16 d20, q3, q5 │ │ │ │ smlabtls r7, r0, r1, r2 │ │ │ │ orrvs pc, r0, r6, lsl #8 │ │ │ │ @@ -254332,21 +254342,21 @@ │ │ │ │ stcmi 0, cr15, [r0], {39} @ 0x27 │ │ │ │ stmdbls r8, {r0, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x0c0ceb71 │ │ │ │ @ instruction: 0xf107d301 │ │ │ │ ldmib sp, {r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf71b9000 │ │ │ │ - ldrcc pc, [r0, #-2659] @ 0xfffff59d │ │ │ │ + ldrcc pc, [r0, #-2635] @ 0xfffff5b5 │ │ │ │ smlabteq r0, r6, r9, lr │ │ │ │ ldmib sp, {r1, r6, r9, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r4, lsl #2 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf71b3410 │ │ │ │ - @ instruction: 0x3610fa57 │ │ │ │ + @ instruction: 0x3610fa3f │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ andsle r4, fp, sp, asr r5 │ │ │ │ ldrdeq lr, [r0, -r5] │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ ldrdeq lr, [r2, -r5] │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @@ -254377,147 +254387,147 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r4], sp, lsl #1 │ │ │ │ svcls 0x00171c9e │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ - beq 0xb518 │ │ │ │ - beq 0x14344c │ │ │ │ + beq 0xb548 │ │ │ │ + beq 0x14347c │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ movwcc pc, #967 @ 0x3c7 @ │ │ │ │ @ instruction: 0xf00ab2fd │ │ │ │ @ instruction: 0xf1b80a01 │ │ │ │ - b 0xb8c658 │ │ │ │ + b 0xb8c688 │ │ │ │ @ instruction: 0xf1050b03 │ │ │ │ - b 0x389e5c │ │ │ │ + b 0x389e8c │ │ │ │ svclt 0x00180a03 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strbeq lr, [sl, -pc, asr #20] │ │ │ │ - b 0xa2e67c │ │ │ │ - b 0x20a680 │ │ │ │ + b 0xa2e6ac │ │ │ │ + b 0x20a6b0 │ │ │ │ svclt 0x00140403 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00046a8 │ │ │ │ mvnseq r0, #1 │ │ │ │ rsbeq r9, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf0809308 │ │ │ │ - b 0x14c9694 │ │ │ │ + b 0x14c96c4 │ │ │ │ subeq r3, r0, fp, asr #23 │ │ │ │ - beq 0x17433d4 │ │ │ │ + beq 0x1743404 │ │ │ │ streq pc, [r2, -ip, lsl #2] │ │ │ │ strmi r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ movwls r9, #20743 @ 0x5107 │ │ │ │ stmib sp, {r0, r4, fp, ip}^ │ │ │ │ tstls r6, r9, lsl #10 │ │ │ │ @ instruction: 0xf8339b07 │ │ │ │ - blls 0x2a8b08 │ │ │ │ + blls 0x2a8b38 │ │ │ │ @ instruction: 0xf8334640 │ │ │ │ - blls 0x24cb10 │ │ │ │ + blls 0x24cb40 │ │ │ │ smlabbeq r1, fp, sl, lr │ │ │ │ andspl pc, r4, r3, lsr r8 @ │ │ │ │ - blls 0x215ad4 │ │ │ │ + blls 0x215b04 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blls 0x1d8c48 │ │ │ │ + blls 0x1d8c78 │ │ │ │ stccs 8, cr15, [r2], {54} @ 0x36 │ │ │ │ - mcr2 7, 6, pc, cr0, cr15, {0} @ │ │ │ │ + mcr2 7, 5, pc, cr8, cr15, {0} @ │ │ │ │ stceq 8, cr15, [r2], {39} @ 0x27 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blls 0x31a38c │ │ │ │ + blls 0x31a3bc │ │ │ │ @ instruction: 0xf8364640 │ │ │ │ @ instruction: 0xf71f2b04 │ │ │ │ - ldrbmi pc, [r4, #-3765] @ 0xfffff14b @ │ │ │ │ - bleq 0x246b94 │ │ │ │ + ldrbmi pc, [r4, #-3741] @ 0xfffff163 @ │ │ │ │ + bleq 0x246bc4 │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8509 │ │ │ │ strbmi ip, [r5, #-44] @ 0xffffffd4 │ │ │ │ - bl 0x43ef2c │ │ │ │ + bl 0x43ef5c │ │ │ │ andcs r0, r0, r8, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c8f1c │ │ │ │ + bl 0xfe9c8f4c │ │ │ │ addsmi r0, r5, #12, 4 @ 0xc0000000 │ │ │ │ strdlt sp, [sp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4607b093 │ │ │ │ - blls 0x86d77c │ │ │ │ + blls 0x86d7ac │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strcs r9, [r0, -r8, lsl #14] │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ vldmiacs r3, {s28-s106} │ │ │ │ @ instruction: 0xf00c2802 │ │ │ │ svclt 0x00180e01 │ │ │ │ sbcslt r3, lr, #1 │ │ │ │ - bleq 0x14c376c │ │ │ │ + bleq 0x14c379c │ │ │ │ orrcc pc, r0, r3, asr #7 │ │ │ │ sbceq fp, r4, r8, lsl pc │ │ │ │ sbcscs lr, r3, pc, asr #20 │ │ │ │ movwcc pc, #5059 @ 0x13c3 @ │ │ │ │ streq lr, [ip, #-2688] @ 0xfffff580 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andeq pc, r1, r0 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ bicseq r4, fp, #13 │ │ │ │ - b 0x92d7d0 │ │ │ │ + b 0x92d800 │ │ │ │ andmi r0, r1, r1, lsl #6 │ │ │ │ strls r0, [r4, #-109] @ 0xffffff93 │ │ │ │ movwls r0, #41947 @ 0xa3db │ │ │ │ movwls r0, #20555 @ 0x504b │ │ │ │ strcs r0, [r0, #-2147] @ 0xfffff79d │ │ │ │ movwls r2, #39688 @ 0x9b08 │ │ │ │ movwcs fp, #36648 @ 0x8f28 │ │ │ │ eors pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldcne 6, cr4, [r3], {16} │ │ │ │ movwls r9, #45583 @ 0xb20f │ │ │ │ - bls 0x4af80c │ │ │ │ + bls 0x4af83c │ │ │ │ andsls pc, r5, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8339b0b │ │ │ │ orrslt r3, sl, #21 │ │ │ │ subsmi r9, r3, ip, lsl #20 │ │ │ │ movwls fp, #12955 @ 0x329b │ │ │ │ rsbseq r9, ip, sl, lsl #22 │ │ │ │ - beq 0x28381c │ │ │ │ + beq 0x28384c │ │ │ │ strgt lr, [r6, -sp, asr #19] │ │ │ │ stmdbeq r3, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ ldmdbne lr, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ andsvc pc, r5, fp, lsr r8 @ │ │ │ │ ldmdahi r2!, {r1, r8, sl, ip, sp} │ │ │ │ ldmib sp, {r2, sl, ip, sp}^ │ │ │ │ ldrtmi r1, [r8], -r3, lsl #6 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf71f3604 │ │ │ │ - @ instruction: 0xf824fe23 │ │ │ │ - blls 0x24bc2c │ │ │ │ + @ instruction: 0xf824fe0b │ │ │ │ + blls 0x24bc5c │ │ │ │ @ instruction: 0xf8364638 │ │ │ │ strbmi r2, [r9], -r2, lsl #24 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 0, pc, cr8, cr15, {0} │ │ │ │ + mcr2 7, 0, pc, cr0, cr15, {0} @ │ │ │ │ @ instruction: 0xf8244555 │ │ │ │ - blle 0xff9cbc3c │ │ │ │ + blle 0xff9cbc6c │ │ │ │ @ instruction: 0xc706e9dd │ │ │ │ strbtmi r9, [r7], #-2825 @ 0xfffff4f7 │ │ │ │ stcle 5, cr4, [r9, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xe7c34655 │ │ │ │ - b 0xfe36f478 │ │ │ │ + b 0xfe36f4a8 │ │ │ │ ldrmi r0, [r9], r2, lsl #20 │ │ │ │ vshll.u8 , d15, #2 │ │ │ │ strb r9, [r7, r3, lsl #6] │ │ │ │ @ instruction: 0x4610e9dd │ │ │ │ adcmi r9, r6, #8, 30 │ │ │ │ ldrtmi sp, [ip], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -254541,85 +254551,85 @@ │ │ │ │ ldmibcs r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vmull.u q8, d20, d0[4] │ │ │ │ vmlal.u8 q9, d4, d1 │ │ │ │ rsclt r3, r5, #0, 6 │ │ │ │ streq lr, [r9], #-2688 @ 0xfffff580 │ │ │ │ streq pc, [r1], #-4 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ - bleq 0x203558 │ │ │ │ + bleq 0x203588 │ │ │ │ streq lr, [r3], #-2564 @ 0xfffff5fc │ │ │ │ andeq pc, r1, r0 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf108bf18 │ │ │ │ @ instruction: 0xf0090801 │ │ │ │ - b 0x14cb0e4 │ │ │ │ + b 0x14cb114 │ │ │ │ strls r0, [r3], #-1092 @ 0xfffffbbc │ │ │ │ streq lr, [r3], #-2592 @ 0xfffff5e0 │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f8954 │ │ │ │ - b 0x14cb018 │ │ │ │ + b 0x14f8984 │ │ │ │ + b 0x14cb048 │ │ │ │ svclt 0x000873c4 │ │ │ │ movwls r4, #18088 @ 0x46a8 │ │ │ │ movwls r0, #32835 @ 0x8043 │ │ │ │ movweq pc, #4233 @ 0x1089 @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0xff40364c │ │ │ │ + blvc 0xff40367c │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ - bl 0x199f5c │ │ │ │ + bl 0x199f8c │ │ │ │ smlabbls r7, r3, r3, r0 │ │ │ │ - b 0x14ed938 │ │ │ │ + b 0x14ed968 │ │ │ │ stmib sp, {r3, r4, r7, r8, r9}^ │ │ │ │ movwls r8, #21769 @ 0x5509 │ │ │ │ @ instruction: 0xf8599b07 │ │ │ │ @ instruction: 0xf8531024 │ │ │ │ - b 0xfe3e8dc4 │ │ │ │ - blls 0x28913c │ │ │ │ + b 0xfe3e8df4 │ │ │ │ + blls 0x28916c │ │ │ │ @ instruction: 0xf8534640 │ │ │ │ strcc r5, [r2], #-36 @ 0xffffffdc │ │ │ │ @ instruction: 0xf8cd9b04 │ │ │ │ subsmi sl, sp, r0 │ │ │ │ @ instruction: 0xf8569b03 │ │ │ │ @ instruction: 0xf7212c04 │ │ │ │ - @ instruction: 0xf847fe9b │ │ │ │ + @ instruction: 0xf847fe83 │ │ │ │ @ instruction: 0xf8cd0c04 │ │ │ │ strtmi sl, [r9], -r0 │ │ │ │ strbmi r9, [r0], -r8, lsl #22 │ │ │ │ - blcs 0x346ebc │ │ │ │ - cdp2 7, 9, cr15, cr0, cr1, {1} │ │ │ │ + blcs 0x346eec │ │ │ │ + cdp2 7, 7, cr15, cr8, cr1, {1} │ │ │ │ @ instruction: 0xf8479b05 │ │ │ │ addsmi r0, ip, #8, 22 @ 0x2000 │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8509 │ │ │ │ strbmi ip, [r5, #-44] @ 0xffffffd4 │ │ │ │ - bl 0x43f1a4 │ │ │ │ + bl 0x43f1d4 │ │ │ │ andcs r0, r0, r8, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c9194 │ │ │ │ + bl 0xfe9c91c4 │ │ │ │ addsmi r0, r5, #12, 4 @ 0xc0000000 │ │ │ │ strdlt sp, [sp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4607b093 │ │ │ │ - blls 0x86d9f4 │ │ │ │ + blls 0x86da24 │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strcs r9, [r0, -r8, lsl #14] │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ vldmiacs r3, {s28-s106} │ │ │ │ @ instruction: 0xf00c2802 │ │ │ │ svclt 0x00180e01 │ │ │ │ sbcslt r3, lr, #1 │ │ │ │ - bleq 0xfe4c39e4 │ │ │ │ + bleq 0xfe4c3a14 │ │ │ │ orrcc pc, r0, r3, asr #7 │ │ │ │ sbceq fp, r4, r8, lsl pc │ │ │ │ sbcscs lr, r3, pc, asr #20 │ │ │ │ streq lr, [ip, #-2688] @ 0xfffff580 │ │ │ │ movwcc pc, #5059 @ 0x13c3 @ │ │ │ │ streq pc, [r1, #-5] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ @@ -254638,44 +254648,44 @@ │ │ │ │ movwls r0, #20555 @ 0x504b │ │ │ │ movwls r0, #39075 @ 0x98a3 │ │ │ │ stmib sp, {r2, r8, r9, fp, sp}^ │ │ │ │ svclt 0x00284610 │ │ │ │ andls r2, pc, #4, 6 @ 0x10000000 │ │ │ │ ldcne 6, cr4, [r3, #-624] @ 0xfffffd90 │ │ │ │ stmdbls lr, {r2, r3, r8, r9, ip, pc} │ │ │ │ - bls 0x42fa88 │ │ │ │ + bls 0x42fab8 │ │ │ │ eorcc pc, r5, r3, asr r8 @ │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ stmdbls sl, {r0, r3, r7, r8, r9, ip, sp, pc} │ │ │ │ - beq 0x1c3860 │ │ │ │ + beq 0x1c3890 │ │ │ │ adcseq r9, ip, fp, lsl #20 │ │ │ │ stmdbeq r5, {r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ strgt lr, [r6, -sp, asr #19] │ │ │ │ movwls r4, #12371 @ 0x3053 │ │ │ │ ldmdbne lr, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ eorvc pc, r5, fp, asr r8 @ │ │ │ │ ldmdavs r2!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blls 0x216288 │ │ │ │ + blls 0x2162b8 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ strcc r8, [r8], -r0 │ │ │ │ - ldc2l 7, cr15, [lr, #132]! @ 0x84 │ │ │ │ - blls 0x260f10 │ │ │ │ + stc2l 7, cr15, [r6, #132]! @ 0x84 │ │ │ │ + blls 0x260f40 │ │ │ │ @ instruction: 0xf8564638 │ │ │ │ strcc r2, [r8], #-3076 @ 0xfffff3fc │ │ │ │ @ instruction: 0xf8cd9903 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - strbmi pc, [sp, #-3571] @ 0xfffff20d @ │ │ │ │ + strbmi pc, [sp, #-3547] @ 0xfffff225 @ │ │ │ │ stceq 8, cr15, [r4], {68} @ 0x44 │ │ │ │ ldmib sp, {r2, r5, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - blls 0x37aac8 │ │ │ │ + blls 0x37aaf8 │ │ │ │ strbmi r4, [fp, #-1127] @ 0xfffffb99 │ │ │ │ strbmi sp, [sp], -r6, lsl #26 │ │ │ │ stmdbls sl, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - beq 0x2038c4 │ │ │ │ + beq 0x2038f4 │ │ │ │ bfi r4, r3, (invalid: 12:11) │ │ │ │ @ instruction: 0x4610e9dd │ │ │ │ adcmi r9, r6, #8, 30 │ │ │ │ ldrtmi sp, [ip], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #232448 @ 0x38c00 │ │ │ │ @@ -254689,81 +254699,81 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r0], pc, lsl #1 │ │ │ │ streq pc, [r8, -r3, lsl #2] │ │ │ │ @ instruction: 0xf8cd9819 │ │ │ │ vmvn.i32 d24, #132 @ 0x00000084 │ │ │ │ - blx 0x18d1f1c │ │ │ │ + blx 0x18d1f4c │ │ │ │ @ instruction: 0x2c02f980 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - blcs 0xfe543864 │ │ │ │ + blcs 0xfe543894 │ │ │ │ ldrbcs lr, [r0, #2639] @ 0xa4f │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - beq 0x184f60 │ │ │ │ + beq 0x184f90 │ │ │ │ rsceq fp, r6, r4, lsl pc │ │ │ │ - b 0xfe25a874 │ │ │ │ + b 0xfe25a8a4 │ │ │ │ @ instruction: 0xf3c00b0b │ │ │ │ @ instruction: 0xf08a3300 │ │ │ │ @ instruction: 0xf00b0401 │ │ │ │ ldmeq r0!, {r0, r8, r9, fp}^ │ │ │ │ vmlaeq.f32 s28, s6, s23 │ │ │ │ - bleq 0x203780 │ │ │ │ + bleq 0x2037b0 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ - bl 0x196f64 │ │ │ │ + bl 0x196f94 │ │ │ │ @ instruction: 0xf020040c │ │ │ │ - b 0x14c8f6c │ │ │ │ + b 0x14c8f9c │ │ │ │ andls r7, r8, #-536870900 @ 0xe000000c │ │ │ │ subeq lr, fp, #323584 @ 0x4f000 │ │ │ │ - b 0xa6d788 │ │ │ │ + b 0xa6d7b8 │ │ │ │ andsmi r0, sp, r3, lsl #4 │ │ │ │ - b 0x14da0bc │ │ │ │ + b 0x14da0ec │ │ │ │ ldrbeq r0, [r3, sl, asr #21] │ │ │ │ - bleq 0x3c3b88 │ │ │ │ + bleq 0x3c3bb8 │ │ │ │ rsbeq r9, fp, r9, lsl #6 │ │ │ │ movwls r4, #30277 @ 0x7645 │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ biceq lr, r0, #3072 @ 0xc00 │ │ │ │ stmdbvs fp, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ - blls 0x3b9040 │ │ │ │ + blls 0x3b9070 │ │ │ │ stmdavs r2!, {r4, r8, sl, ip, sp}^ │ │ │ │ - bne 0xff9ef3cc │ │ │ │ + bne 0xff9ef3fc │ │ │ │ stmdbhi r4, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ - bl 0x1d90d8 │ │ │ │ + bl 0x1d9108 │ │ │ │ andls r0, r4, #-2147483646 @ 0x80000002 │ │ │ │ andcs pc, sl, r3, asr r8 @ │ │ │ │ stmdals r5, {r4, sl, ip, sp} │ │ │ │ stmdbls r8, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf854404b │ │ │ │ andls r1, r2, r0, lsl ip │ │ │ │ ldmdbls r8, {r1, r2, r3, r9, sl, lr} │ │ │ │ ldmdb r7, {r0, r1, r8, ip, pc}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ strbmi r0, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7214649 │ │ │ │ - @ instruction: 0x4632fe1d │ │ │ │ + ldrtmi pc, [r2], -r5, lsl #28 @ │ │ │ │ stmdb r5, {r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ strbmi r0, [r0], -r4, lsl #2 │ │ │ │ strbmi r9, [r9], -r3, lsl #12 │ │ │ │ strls r9, [r2], -r7, lsl #28 │ │ │ │ stmdbhi r4, {r0, r1, r2, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7219b04 │ │ │ │ - blls 0x2c8834 │ │ │ │ + blls 0x2c8804 │ │ │ │ tsteq r2, r5, asr #18 │ │ │ │ bicle r4, sl, fp, asr r5 │ │ │ │ stmdbvs fp, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrsbthi pc, [r4], -sp @ │ │ │ │ stmdble r8, {r0, r4, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r6, asr #8 │ │ │ │ stmia r6!, {r8, sp}^ │ │ │ │ - bl 0xfea89428 │ │ │ │ + bl 0xfea89458 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -254771,22 +254781,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daa60 │ │ │ │ + b 0x14daa90 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150a8c │ │ │ │ + bl 0x150abc │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - @ instruction: 0xf8def790 │ │ │ │ + @ instruction: 0xf8c6f790 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254800,22 +254810,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daad4 │ │ │ │ + b 0x14dab04 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150d00 │ │ │ │ + bl 0x150d30 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf94ef790 │ │ │ │ + @ instruction: 0xf936f790 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254829,22 +254839,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dab48 │ │ │ │ + b 0x14dab78 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150d74 │ │ │ │ + bl 0x150da4 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf918f790 │ │ │ │ + @ instruction: 0xf900f790 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254858,29 +254868,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dabbc │ │ │ │ + b 0x14dabec │ │ │ │ ldrmi r0, [r2], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf7904652 │ │ │ │ - stmib r7!, {r0, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7!, {r0, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [r9, #258]! @ 0x102 │ │ │ │ adcmi sp, r6, #-2147483587 @ 0x8000003d │ │ │ │ - bl 0x33f60c │ │ │ │ + bl 0x33f63c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c95fc │ │ │ │ + bl 0xfe9c962c │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -254888,22 +254898,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dac34 │ │ │ │ + b 0x14dac64 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150c60 │ │ │ │ + bl 0x150c90 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - @ instruction: 0xf96af790 │ │ │ │ + @ instruction: 0xf952f790 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254917,22 +254927,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daca8 │ │ │ │ + b 0x14dacd8 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150ed4 │ │ │ │ + bl 0x150f04 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf9a6f790 │ │ │ │ + @ instruction: 0xf98ef790 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254946,22 +254956,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dad1c │ │ │ │ + b 0x14dad4c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150f48 │ │ │ │ + bl 0x150f78 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf970f790 │ │ │ │ + @ instruction: 0xf958f790 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254975,29 +254985,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dad90 │ │ │ │ + b 0x14dadc0 │ │ │ │ ldrmi r0, [r2], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf7904652 │ │ │ │ - stmib r7!, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7!, {r0, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [r9, #258]! @ 0x102 │ │ │ │ adcmi sp, r6, #-2147483587 @ 0x8000003d │ │ │ │ - bl 0x33f7e0 │ │ │ │ + bl 0x33f810 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c97d0 │ │ │ │ + bl 0xfe9c9800 │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -255005,22 +255015,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dae08 │ │ │ │ + b 0x14dae38 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150e34 │ │ │ │ + bl 0x150e64 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - @ instruction: 0xf9a8f728 │ │ │ │ + @ instruction: 0xf990f728 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255034,22 +255044,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dae7c │ │ │ │ + b 0x14daeac │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x1510a8 │ │ │ │ + bl 0x1510d8 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf9e0f728 │ │ │ │ + @ instruction: 0xf9c8f728 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255063,22 +255073,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daef0 │ │ │ │ + b 0x14daf20 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x15111c │ │ │ │ + bl 0x15114c │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - cdp2 7, 10, cr15, cr8, cr14, {4} │ │ │ │ + cdp2 7, 9, cr15, cr0, cr14, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255092,22 +255102,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daf64 │ │ │ │ + b 0x14daf94 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x151190 │ │ │ │ + bl 0x1511c0 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xff02f78e │ │ │ │ + cdp2 7, 14, cr15, cr10, cr14, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255121,22 +255131,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dafd8 │ │ │ │ + b 0x14db008 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x151204 │ │ │ │ + bl 0x151234 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - cdp2 7, 4, cr15, cr8, cr14, {4} │ │ │ │ + cdp2 7, 3, cr15, cr0, cr14, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255150,22 +255160,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db04c │ │ │ │ + b 0x14db07c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x151278 │ │ │ │ + bl 0x1512a8 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - cdp2 7, 10, cr15, cr2, cr14, {4} │ │ │ │ + cdp2 7, 8, cr15, cr10, cr14, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255179,22 +255189,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db0c0 │ │ │ │ + b 0x14db0f0 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x1510ec │ │ │ │ + bl 0x15111c │ │ │ │ @ instruction: 0xf9350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - blx 0x184738e │ │ │ │ + blx 0x12473be │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255208,22 +255218,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db134 │ │ │ │ + b 0x14db164 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x151160 │ │ │ │ + bl 0x151190 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - cdp2 7, 2, cr15, cr2, cr13, {1} │ │ │ │ + cdp2 7, 0, cr15, cr10, cr13, {1} │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255237,31 +255247,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db1a8 │ │ │ │ + b 0x14db1d8 │ │ │ │ ldrmi r0, [r7], -r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2443c0 │ │ │ │ + beq 0x2443f0 │ │ │ │ ldmdahi fp!, {r0, r1, r2, sp, lr, pc} │ │ │ │ @ instruction: 0xf04345aa │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf729dced │ │ │ │ - strmi pc, [sl, #2991]! @ 0xbaf │ │ │ │ + strmi pc, [sl, #2967]! @ 0xb97 │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ andle r4, r9, #180, 4 @ 0x4000000b │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255274,31 +255284,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db23c │ │ │ │ + b 0x14db26c │ │ │ │ ldrmi r0, [r7], -r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x244454 │ │ │ │ + beq 0x244484 │ │ │ │ ldmdahi fp!, {r0, r1, r2, sp, lr, pc} │ │ │ │ @ instruction: 0xf04345aa │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf72bdced │ │ │ │ - strmi pc, [sl, #2711]! @ 0xa97 │ │ │ │ + strmi pc, [sl, #2687]! @ 0xa7f │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ andle r4, r9, #180, 4 @ 0x4000000b │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255311,85 +255321,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db0ec │ │ │ │ + b 0x14db11c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c5f60 │ │ │ │ + beq 0x1c5f90 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c79bc │ │ │ │ + blne 0x1c79ec │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xfc75ac │ │ │ │ - b 0x14daf98 │ │ │ │ + blx 0x9c75dc │ │ │ │ + b 0x14dafc8 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff789d14 │ │ │ │ + blne 0xff789d44 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db164 │ │ │ │ + b 0x14db194 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x245fd8 │ │ │ │ + beq 0x246008 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x247ab4 │ │ │ │ + blne 0x247ae4 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0x2c7624 │ │ │ │ - b 0x14db010 │ │ │ │ + @ instruction: 0xf9eef72f │ │ │ │ + b 0x14db040 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff789d8c │ │ │ │ + blne 0xff789dbc │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f5bc8 │ │ │ │ + b 0x14f5bf8 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b1f4 │ │ │ │ + bl 0x14b224 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf72fa000 │ │ │ │ - bfine pc, fp, (invalid: 20:3) @ │ │ │ │ + strbne pc, [r3, r3, lsl #20] @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741884 @ 0x4000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -255404,23 +255414,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db260 │ │ │ │ + b 0x14db290 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c60d4 │ │ │ │ + beq 0x1c6104 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c7b30 │ │ │ │ + blne 0x1c7b60 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf980f72f │ │ │ │ + @ instruction: 0xf968f72f │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255436,23 +255446,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db2e0 │ │ │ │ + b 0x14db310 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x246154 │ │ │ │ + beq 0x246184 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x247c30 │ │ │ │ + blne 0x247c60 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf948f72f │ │ │ │ + @ instruction: 0xf930f72f │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255468,25 +255478,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f5d4c │ │ │ │ + b 0x14f5d7c │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b378 │ │ │ │ + bl 0x14b3a8 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf72fa000 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741883 @ 0x4000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255503,98 +255513,98 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db3ec │ │ │ │ + b 0x14db41c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c6260 │ │ │ │ + beq 0x1c6290 │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c7cbc │ │ │ │ + bleq 0x1c7cec │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ - @ instruction: 0xf8bef72f │ │ │ │ + @ instruction: 0xf8a6f72f │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14db298 │ │ │ │ + b 0x14db2c8 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82a0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, ip, lsr r4 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - blne 0xff9ca01c │ │ │ │ + blne 0xff9ca04c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db46c │ │ │ │ + b 0x14db49c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x2462e0 │ │ │ │ + beq 0x246310 │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x247dbc │ │ │ │ + bleq 0x247dec │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ - @ instruction: 0xf8acf72f │ │ │ │ + @ instruction: 0xf894f72f │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14db318 │ │ │ │ + b 0x14db348 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84a0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, ip, lsr r4 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - blne 0xff9ca09c │ │ │ │ + blne 0xff9ca0cc │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f5ed8 │ │ │ │ + b 0x14f5f08 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b504 │ │ │ │ + bl 0x14b534 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ movwcs r0, #258 @ 0x102 │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf72fa000 │ │ │ │ - blx 0xfed48094 │ │ │ │ + blx 0xfed48064 │ │ │ │ strmi pc, [r9, #128]! @ 0x80 │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ movweq pc, #448 @ 0x1c0 @ │ │ │ │ svccc 0x0008f846 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0a124 │ │ │ │ + bl 0xfea0a154 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -255602,85 +255612,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db578 │ │ │ │ + b 0x14db5a8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c63ec │ │ │ │ + beq 0x1c641c │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c7e48 │ │ │ │ + bleq 0x1c7e78 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xfff4f72e │ │ │ │ - b 0x14db424 │ │ │ │ + @ instruction: 0xffdcf72e │ │ │ │ + b 0x14db454 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff78a1a0 │ │ │ │ + blne 0xff78a1d0 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db5f0 │ │ │ │ + b 0x14db620 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x246464 │ │ │ │ + beq 0x246494 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x247f40 │ │ │ │ + bleq 0x247f70 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xffc0f72e │ │ │ │ - b 0x14db49c │ │ │ │ + @ instruction: 0xffa8f72e │ │ │ │ + b 0x14db4cc │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff78a218 │ │ │ │ + blne 0xff78a248 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f6054 │ │ │ │ + b 0x14f6084 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b680 │ │ │ │ + bl 0x14b6b0 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ movwcs r0, #258 @ 0x102 │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf72ea000 │ │ │ │ - @ instruction: 0x17c3ffd5 │ │ │ │ + @ instruction: 0x17c3ffbd │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741884 @ 0x4000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -255695,23 +255705,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db6ec │ │ │ │ + b 0x14db71c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c6560 │ │ │ │ + beq 0x1c6590 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c7fbc │ │ │ │ + bleq 0x1c7fec │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xff3af72e │ │ │ │ + @ instruction: 0xff22f72e │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255727,23 +255737,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db76c │ │ │ │ + b 0x14db79c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x2465e0 │ │ │ │ + beq 0x246610 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x2480bc │ │ │ │ + bleq 0x2480ec │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xff02f72e │ │ │ │ + cdp2 7, 14, cr15, cr10, cr14, {1} │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255759,25 +255769,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f61d8 │ │ │ │ + b 0x14f6208 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b804 │ │ │ │ + bl 0x14b834 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ @ instruction: 0xf72ea000 │ │ │ │ - stmdacs r0, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741883 @ 0x4000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255797,28 +255807,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d706c │ │ │ │ + b 0x14d709c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244c78 │ │ │ │ - bleq 0x1c814c │ │ │ │ + bleq 0x244ca8 │ │ │ │ + bleq 0x1c817c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71a1f02 │ │ │ │ - ldrbmi pc, [sp, #-2339] @ 0xfffff6dd @ │ │ │ │ + ldrbmi pc, [sp, #-2315] @ 0xfffff6f5 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3804b4 │ │ │ │ + bl 0x3804e4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca4a4 │ │ │ │ + bl 0xfe9ca4d4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255829,28 +255839,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d70ec │ │ │ │ + b 0x14d711c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244cf8 │ │ │ │ - bleq 0x1c81cc │ │ │ │ + bleq 0x244d28 │ │ │ │ + bleq 0x1c81fc │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-3483] @ 0xfffff265 @ │ │ │ │ + ldrbmi pc, [sp, #-3459] @ 0xfffff27d @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380534 │ │ │ │ + bl 0x380564 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca524 │ │ │ │ + bl 0xfe9ca554 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255861,28 +255871,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d716c │ │ │ │ + b 0x14d719c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244d78 │ │ │ │ - bleq 0x2482cc │ │ │ │ + bleq 0x244da8 │ │ │ │ + bleq 0x2482fc │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - ldrbmi pc, [sp, #-3427] @ 0xfffff29d @ │ │ │ │ + ldrbmi pc, [sp, #-3403] @ 0xfffff2b5 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3805b4 │ │ │ │ + bl 0x3805e4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca5a4 │ │ │ │ + bl 0xfe9ca5d4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255890,33 +255900,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f120c │ │ │ │ + blx 0x18f123c │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15bb08 │ │ │ │ + bl 0x15bb38 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf719b000 │ │ │ │ - ldrbmi pc, [r5, #-3615] @ 0xfffff1e1 @ │ │ │ │ + ldrbmi pc, [r5, #-3591] @ 0xfffff1f9 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x38063c │ │ │ │ + bl 0x38066c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca62c │ │ │ │ + bl 0xfe9ca65c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -255927,28 +255937,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d7274 │ │ │ │ + b 0x14d72a4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244e80 │ │ │ │ - bleq 0x1c8354 │ │ │ │ + bleq 0x244eb0 │ │ │ │ + bleq 0x1c8384 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71a1f02 │ │ │ │ - ldrbmi pc, [sp, #-2079] @ 0xfffff7e1 @ │ │ │ │ + ldrbmi pc, [sp, #-2055] @ 0xfffff7f9 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3806bc │ │ │ │ + bl 0x3806ec │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca6ac │ │ │ │ + bl 0xfe9ca6dc │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255959,28 +255969,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d72f4 │ │ │ │ + b 0x14d7324 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244f00 │ │ │ │ - bleq 0x1c83d4 │ │ │ │ + bleq 0x244f30 │ │ │ │ + bleq 0x1c8404 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-4067] @ 0xfffff01d @ │ │ │ │ + ldrbmi pc, [sp, #-4043] @ 0xfffff035 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x38073c │ │ │ │ + bl 0x38076c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca72c │ │ │ │ + bl 0xfe9ca75c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255991,28 +256001,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d7374 │ │ │ │ + b 0x14d73a4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244f80 │ │ │ │ - bleq 0x1c8454 │ │ │ │ + bleq 0x244fb0 │ │ │ │ + bleq 0x1c8484 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-3163] @ 0xfffff3a5 @ │ │ │ │ + ldrbmi pc, [sp, #-3139] @ 0xfffff3bd @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3807bc │ │ │ │ + bl 0x3807ec │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca7ac │ │ │ │ + bl 0xfe9ca7dc │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256023,28 +256033,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d73f4 │ │ │ │ + b 0x14d7424 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x245000 │ │ │ │ - bleq 0x248554 │ │ │ │ + bleq 0x245030 │ │ │ │ + bleq 0x248584 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - ldrbmi pc, [sp, #-3231] @ 0xfffff361 @ │ │ │ │ + ldrbmi pc, [sp, #-3207] @ 0xfffff379 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x38083c │ │ │ │ + bl 0x38086c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca82c │ │ │ │ + bl 0xfe9ca85c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256052,33 +256062,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f1494 │ │ │ │ + blx 0x18f14c4 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15bd90 │ │ │ │ + bl 0x15bdc0 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf719b000 │ │ │ │ - ldrbmi pc, [r5, #-3481] @ 0xfffff267 @ │ │ │ │ + ldrbmi pc, [r5, #-3457] @ 0xfffff27f @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x3808c4 │ │ │ │ + bl 0x3808f4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca8b4 │ │ │ │ + bl 0xfe9ca8e4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256089,28 +256099,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d74fc │ │ │ │ + b 0x14d752c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x245108 │ │ │ │ - bleq 0x1c85dc │ │ │ │ + bleq 0x245138 │ │ │ │ + bleq 0x1c860c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-3807] @ 0xfffff121 @ │ │ │ │ + ldrbmi pc, [sp, #-3783] @ 0xfffff139 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380944 │ │ │ │ + bl 0x380974 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca934 │ │ │ │ + bl 0xfe9ca964 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256121,28 +256131,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d757c │ │ │ │ + b 0x14d75ac │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x245188 │ │ │ │ - bleq 0x1c865c │ │ │ │ + bleq 0x2451b8 │ │ │ │ + bleq 0x1c868c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71a1f02 │ │ │ │ - ldrbmi pc, [sp, #-3309] @ 0xfffff313 @ │ │ │ │ + ldrbmi pc, [sp, #-3285] @ 0xfffff32b @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3809c4 │ │ │ │ + bl 0x3809f4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca9b4 │ │ │ │ + bl 0xfe9ca9e4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256153,28 +256163,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d75fc │ │ │ │ + b 0x14d762c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x245208 │ │ │ │ - bleq 0x1c86dc │ │ │ │ + bleq 0x245238 │ │ │ │ + bleq 0x1c870c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-3915] @ 0xfffff0b5 @ │ │ │ │ + ldrbmi pc, [sp, #-3891] @ 0xfffff0cd @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380a44 │ │ │ │ + bl 0x380a74 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9caa34 │ │ │ │ + bl 0xfe9caa64 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256185,28 +256195,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d767c │ │ │ │ + b 0x14d76ac │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x245288 │ │ │ │ - bleq 0x2487dc │ │ │ │ + bleq 0x2452b8 │ │ │ │ + bleq 0x24880c │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71a1f04 │ │ │ │ - ldrbmi pc, [sp, #-2777] @ 0xfffff527 @ │ │ │ │ + ldrbmi pc, [sp, #-2753] @ 0xfffff53f @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380ac4 │ │ │ │ + bl 0x380af4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9caab4 │ │ │ │ + bl 0xfe9caae4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256214,33 +256224,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f171c │ │ │ │ + blx 0x18f174c │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c018 │ │ │ │ + bl 0x15c048 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf71ab000 │ │ │ │ - ldrbmi pc, [r5, #-2841] @ 0xfffff4e7 @ │ │ │ │ + ldrbmi pc, [r5, #-2817] @ 0xfffff4ff @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x380b4c │ │ │ │ + bl 0x380b7c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cab3c │ │ │ │ + bl 0xfe9cab6c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256255,32 +256265,32 @@ │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ strls fp, [r1, -lr, lsl #30] │ │ │ │ movwls r0, #4323 @ 0x10e3 │ │ │ │ - bl 0x171394 │ │ │ │ + bl 0x1713c4 │ │ │ │ @ instruction: 0xf8350903 │ │ │ │ ldrbmi r1, [r2], -r2, lsl #22 │ │ │ │ svcmi 0x0002f836 │ │ │ │ @ instruction: 0xf7194608 │ │ │ │ - vmull.p8 , d16, d3 │ │ │ │ - b 0x11cb3e0 │ │ │ │ + vqrdmlah.s , q0, d3[6] │ │ │ │ + b 0x11cb410 │ │ │ │ vld2. {d3-d6}, [r0], r4 │ │ │ │ addslt r4, fp, #0, 4 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ strmi fp, [r3], -r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ addsmi r9, pc, #1024 @ 0x400 │ │ │ │ - bl 0x340bec │ │ │ │ + bl 0x340c1c │ │ │ │ andcs r0, r0, r3, lsl #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0abdc │ │ │ │ + bl 0xfea0ac0c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256291,35 +256301,35 @@ │ │ │ │ ldrmi fp, [fp], r3, lsl #1 │ │ │ │ strmi r4, [lr], -r1, lsl #13 │ │ │ │ stcls 15, cr1, [ip, #-92] @ 0xffffffa4 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d7c24 │ │ │ │ + b 0x14d7c54 │ │ │ │ svclt 0x000e08c8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4331 @ 0x10eb │ │ │ │ - blls 0x152444 │ │ │ │ - beq 0x205438 │ │ │ │ - blne 0x248990 │ │ │ │ + blls 0x152474 │ │ │ │ + beq 0x205468 │ │ │ │ + blne 0x2489c0 │ │ │ │ @ instruction: 0xf857465a │ │ │ │ strmi r4, [r8], -r4, lsl #30 │ │ │ │ - blx 0x1484ac │ │ │ │ + @ instruction: 0xf9e8f71a │ │ │ │ andmi pc, r0, #32 │ │ │ │ strbvc lr, [r4], #2626 @ 0xa42 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ strmi fp, [r4], -r8, lsl #31 │ │ │ │ @ instruction: 0xf8454556 │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ ldrmi r9, [r8, #2817] @ 0xb01 │ │ │ │ - bl 0x380c88 │ │ │ │ + bl 0x380cb8 │ │ │ │ andcs r0, r0, r3, lsl #10 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ - bl 0xfea4ac78 │ │ │ │ + bl 0xfea4aca8 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256330,37 +256340,37 @@ │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ @ instruction: 0xf6c70a00 │ │ │ │ @ instruction: 0x460c7af0 │ │ │ │ @ instruction: 0xf1a29d10 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ strls r0, [r5, -r0, lsl #16] │ │ │ │ - blx 0xfe28923a │ │ │ │ + blx 0xfe28926a │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf10b2d02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14d7cd0 │ │ │ │ + b 0x14d7d00 │ │ │ │ svclt 0x00140bcb │ │ │ │ ldrbmi r0, [fp], -fp, ror #1 │ │ │ │ streq pc, [r8, #-423] @ 0xfffffe59 │ │ │ │ - blcc 0x205010 │ │ │ │ + blcc 0x205040 │ │ │ │ stmdbeq r3, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ ldm r4!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ ldrmi fp, [r0], -r0 │ │ │ │ svcvc 0x0008f856 │ │ │ │ @ instruction: 0xf71a4619 │ │ │ │ - @ instruction: 0xf021fa2b │ │ │ │ + @ instruction: 0xf021fa13 │ │ │ │ strmi r4, [r0, #768] @ 0x300 │ │ │ │ svceq 0x0008f845 │ │ │ │ andeq lr, r3, #124928 @ 0x1e800 │ │ │ │ - b 0x11fa5a8 │ │ │ │ + b 0x11fa5d8 │ │ │ │ strbmi r7, [ip, #-455] @ 0xfffffe39 │ │ │ │ mvnle r6, r9, rrx │ │ │ │ - blcc 0x205088 │ │ │ │ + blcc 0x2050b8 │ │ │ │ ldrmi r9, [fp, #3845] @ 0xf05 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r3, #3034] @ 0xbda │ │ │ │ strdlt sp, [r7], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256375,22 +256385,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7974 │ │ │ │ + b 0x14d79a4 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c8a54 │ │ │ │ + bleq 0x1c8a84 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - strbmi pc, [sp, #-2395] @ 0xfffff6a5 @ │ │ │ │ + strbmi pc, [sp, #-2371] @ 0xfffff6bd @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256407,22 +256417,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d79f4 │ │ │ │ + b 0x14d7a24 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x248b54 │ │ │ │ + bleq 0x248b84 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - strbmi pc, [sp, #-2463] @ 0xfffff661 @ │ │ │ │ + strbmi pc, [sp, #-2439] @ 0xfffff679 @ │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256436,34 +256446,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f1a94 │ │ │ │ + blx 0x18f1ac4 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c390 │ │ │ │ + bl 0x15c3c0 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf719b000 │ │ │ │ - @ instruction: 0xf846fa99 │ │ │ │ + @ instruction: 0xf846fa81 │ │ │ │ @ instruction: 0xf0210f08 │ │ │ │ ldrbmi r4, [r5, #-256] @ 0xffffff00 │ │ │ │ mvnsle r6, r1, ror r0 │ │ │ │ stmdble r8, {r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, ip, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0aeb8 │ │ │ │ + bl 0xfea0aee8 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256474,31 +256484,31 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7b00 │ │ │ │ + b 0x14d7b30 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c8be0 │ │ │ │ + bleq 0x1c8c10 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - vld2.32 {d15-d16}, [r0 :64], r5 │ │ │ │ + vld2.16 {d15-d16}, [r0 :256]! │ │ │ │ @ instruction: 0xf5b34300 │ │ │ │ svclt 0x00d84ff8 │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0af44 │ │ │ │ + bl 0xfea0af74 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256509,31 +256519,31 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7b8c │ │ │ │ + b 0x14d7bbc │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x248cec │ │ │ │ + bleq 0x248d1c │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - @ instruction: 0xf020f8d3 │ │ │ │ + @ instruction: 0xf020f8bb │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ svclt 0x00884fff │ │ │ │ strbmi r4, [sp, #-1539] @ 0xfffff9fd │ │ │ │ svccc 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ - bl 0x340fe0 │ │ │ │ + bl 0x341010 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cafd0 │ │ │ │ + bl 0xfe9cb000 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256542,41 +256552,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sl], r5, lsl #1 │ │ │ │ @ instruction: 0xf1a2460d │ │ │ │ @ instruction: 0xf1a00708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ stcls 8, cr0, [lr], {-0} │ │ │ │ - blx 0xfe24958a │ │ │ │ + blx 0xfe2495ba │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10b2c02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14d7c20 │ │ │ │ + b 0x14d7c50 │ │ │ │ svclt 0x00140bcb │ │ │ │ ldrbmi r0, [fp], -r3, ror #1 │ │ │ │ @ instruction: 0xf6c72400 │ │ │ │ stmib sp, {r4, r5, r6, r7, sl, ip, sp, lr}^ │ │ │ │ - bl 0x159838 │ │ │ │ + bl 0x159868 │ │ │ │ strmi r0, [r3], r3, lsl #18 │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9c0f719 │ │ │ │ + @ instruction: 0xf9a8f719 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ @ instruction: 0xf8464580 │ │ │ │ - bl 0x1e0e870 │ │ │ │ + bl 0x1e0e8a0 │ │ │ │ svclt 0x00380203 │ │ │ │ strbmi r4, [sp, #-1547] @ 0xfffff9f5 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ ldrbmi r9, [r8], -r2, lsl #22 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ stmdble r7, {r0, r1, r3, r4, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x79c07c │ │ │ │ + bne 0x79c0ac │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -256587,22 +256597,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7cc4 │ │ │ │ + b 0x14d7cf4 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c8da4 │ │ │ │ + bleq 0x1c8dd4 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72e1f02 │ │ │ │ - blx 0xfed48e00 │ │ │ │ + blx 0xfed48dd0 │ │ │ │ strbmi pc, [sp, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ andeq pc, r0, r0, asr #3 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256621,22 +256631,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7d4c │ │ │ │ + b 0x14d7d7c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x248eac │ │ │ │ + bleq 0x248edc │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72e1f04 │ │ │ │ - blx 0xfed48e30 │ │ │ │ + blx 0xfed48e00 │ │ │ │ strbmi pc, [sp, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ andeq pc, r0, r0, asr #3 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256652,36 +256662,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f1df4 │ │ │ │ + blx 0x18f1e24 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c6f0 │ │ │ │ + bl 0x15c720 │ │ │ │ ldmib r7!, {r2, r9, fp}^ │ │ │ │ ldm r5!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf72eb000 │ │ │ │ - blx 0xfed48f98 │ │ │ │ + blx 0xfed48f68 │ │ │ │ ldrbmi pc, [r5, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ movweq pc, #448 @ 0x1c0 @ │ │ │ │ svccc 0x0008f846 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ stmdble r8, {r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, ip, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b220 │ │ │ │ + bl 0xfea0b250 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256692,30 +256702,30 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7e68 │ │ │ │ + b 0x14d7e98 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c8f48 │ │ │ │ + blne 0x1c8f78 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72d0f02 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b2a8 │ │ │ │ + bl 0xfea0b2d8 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256726,30 +256736,30 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7ef0 │ │ │ │ + b 0x14d7f20 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x249050 │ │ │ │ + blne 0x249080 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72d0f04 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf84b454d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b330 │ │ │ │ + bl 0xfea0b360 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256757,27 +256767,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f1f98 │ │ │ │ + blx 0x18f1fc8 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c894 │ │ │ │ + bl 0x15c8c4 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf72db000 │ │ │ │ - stmdacs r0, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r5, asr r5 │ │ │ │ strmi sp, [r0, #493]! @ 0x1ed │ │ │ │ strbmi sp, [ip], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256797,22 +256807,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d800c │ │ │ │ + b 0x14d803c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c90ec │ │ │ │ + blne 0x1c911c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72d0f02 │ │ │ │ - strbmi pc, [sp, #-3745] @ 0xfffff15f @ │ │ │ │ + strbmi pc, [sp, #-3721] @ 0xfffff177 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256829,22 +256839,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d808c │ │ │ │ + b 0x14d80bc │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2491ec │ │ │ │ + blne 0x24921c │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72d0f04 │ │ │ │ - strbmi pc, [sp, #-3689] @ 0xfffff197 @ │ │ │ │ + strbmi pc, [sp, #-3665] @ 0xfffff1af @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256858,27 +256868,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f212c │ │ │ │ + blx 0x18f215c │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15ca28 │ │ │ │ + bl 0x15ca58 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf72db000 │ │ │ │ - @ instruction: 0x17c3fe79 │ │ │ │ + strbne pc, [r3, r1, ror #28] @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r5, asr r5 │ │ │ │ strmi sp, [r0, #497]! @ 0x1f1 │ │ │ │ strbmi sp, [ip], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #39844 @ 0x9ba4 │ │ │ │ @@ -256896,32 +256906,32 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d8198 │ │ │ │ + b 0x14d81c8 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c9278 │ │ │ │ + blne 0x1c92a8 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf3c10f02 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf72d000e │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b5e0 │ │ │ │ + bl 0xfea0b610 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256932,32 +256942,32 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d8228 │ │ │ │ + b 0x14d8258 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x249388 │ │ │ │ + blne 0x2493b8 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf0210f04 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf72d4000 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf84b454d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b670 │ │ │ │ + bl 0xfea0b6a0 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256965,30 +256975,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f26d8 │ │ │ │ + blx 0x18f2708 │ │ │ │ vmlal.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15cbd8 │ │ │ │ + bl 0x15cc08 │ │ │ │ @ instruction: 0xf8560a05 │ │ │ │ ldmib r4, {r3, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ strcc fp, [r8], #-0 │ │ │ │ @ instruction: 0xf0236871 │ │ │ │ @ instruction: 0xf0214300 │ │ │ │ @ instruction: 0xf72d4100 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f847 │ │ │ │ rsbsvs r4, r8, r4, asr r5 │ │ │ │ strbmi sp, [r5, #-487] @ 0xfffffe19 │ │ │ │ strbmi sp, [sp], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -257008,24 +257018,24 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d8358 │ │ │ │ + b 0x14d8388 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c9438 │ │ │ │ + blne 0x1c9468 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf3c10f02 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf72d000e │ │ │ │ - strbmi pc, [sp, #-3319] @ 0xfffff309 @ │ │ │ │ + strbmi pc, [sp, #-3295] @ 0xfffff321 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcsmi sp, ip, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -257042,24 +257052,24 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d83e0 │ │ │ │ + b 0x14d8410 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x249540 │ │ │ │ + blne 0x249570 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf0210f04 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf72d4000 │ │ │ │ - strbmi pc, [sp, #-3259] @ 0xfffff345 @ │ │ │ │ + strbmi pc, [sp, #-3235] @ 0xfffff35d @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcsmi sp, ip, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -257073,30 +257083,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f2888 │ │ │ │ + blx 0x18f28b8 │ │ │ │ vmlal.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15cd88 │ │ │ │ + bl 0x15cdb8 │ │ │ │ @ instruction: 0xf8560a05 │ │ │ │ ldmib r4, {r3, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ strcc fp, [r8], #-0 │ │ │ │ @ instruction: 0xf0236871 │ │ │ │ @ instruction: 0xf0214300 │ │ │ │ @ instruction: 0xf72d4100 │ │ │ │ - strbne pc, [r3, r5, asr #25] @ │ │ │ │ + strbne pc, [r3, sp, lsr #25] @ │ │ │ │ svccc 0x0008f847 │ │ │ │ rsbsvs r4, fp, r4, asr r5 │ │ │ │ strbmi sp, [r5, #-491] @ 0xfffffe15 │ │ │ │ strbmi sp, [sp], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ movweq lr, #39845 @ 0x9ba5 │ │ │ │ @@ -257114,28 +257124,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8500 │ │ │ │ + b 0x14d8530 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24610c │ │ │ │ - bleq 0x1c95e0 │ │ │ │ + bleq 0x24613c │ │ │ │ + bleq 0x1c9610 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-3895] @ 0xfffff0c9 @ │ │ │ │ + ldrbmi pc, [sp, #-3871] @ 0xfffff0e1 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381948 │ │ │ │ + bl 0x381978 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb938 │ │ │ │ + bl 0xfe9cb968 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257146,28 +257156,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8580 │ │ │ │ + b 0x14d85b0 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24618c │ │ │ │ - bleq 0x2496e0 │ │ │ │ + bleq 0x2461bc │ │ │ │ + bleq 0x249710 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-3895] @ 0xfffff0c9 @ │ │ │ │ + ldrbmi pc, [sp, #-3871] @ 0xfffff0e1 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3819c8 │ │ │ │ + bl 0x3819f8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb9b8 │ │ │ │ + bl 0xfe9cb9e8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257175,33 +257185,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f2620 │ │ │ │ + blx 0x18f2650 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15cf1c │ │ │ │ + bl 0x15cf4c │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-3859] @ 0xfffff0ed @ │ │ │ │ + ldrbmi pc, [r5, #-3835] @ 0xfffff105 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381a50 │ │ │ │ + bl 0x381a80 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cba40 │ │ │ │ + bl 0xfe9cba70 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257212,28 +257222,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8688 │ │ │ │ + b 0x14d86b8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x246294 │ │ │ │ - bleq 0x1c9768 │ │ │ │ + bleq 0x2462c4 │ │ │ │ + bleq 0x1c9798 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-3715] @ 0xfffff17d @ │ │ │ │ + ldrbmi pc, [sp, #-3691] @ 0xfffff195 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381ad0 │ │ │ │ + bl 0x381b00 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbac0 │ │ │ │ + bl 0xfe9cbaf0 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257244,28 +257254,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8708 │ │ │ │ + b 0x14d8738 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x246314 │ │ │ │ - bleq 0x249868 │ │ │ │ + bleq 0x246344 │ │ │ │ + bleq 0x249898 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-3715] @ 0xfffff17d @ │ │ │ │ + ldrbmi pc, [sp, #-3691] @ 0xfffff195 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381b50 │ │ │ │ + bl 0x381b80 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbb40 │ │ │ │ + bl 0xfe9cbb70 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257273,33 +257283,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f27a8 │ │ │ │ + blx 0x18f27d8 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15d0a4 │ │ │ │ + bl 0x15d0d4 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-3759] @ 0xfffff151 @ │ │ │ │ + ldrbmi pc, [r5, #-3735] @ 0xfffff169 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381bd8 │ │ │ │ + bl 0x381c08 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbbc8 │ │ │ │ + bl 0xfe9cbbf8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257310,28 +257320,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8810 │ │ │ │ + b 0x14d8840 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24641c │ │ │ │ - bleq 0x1c98f0 │ │ │ │ + bleq 0x24644c │ │ │ │ + bleq 0x1c9920 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-3507] @ 0xfffff24d @ │ │ │ │ + ldrbmi pc, [sp, #-3483] @ 0xfffff265 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381c58 │ │ │ │ + bl 0x381c88 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbc48 │ │ │ │ + bl 0xfe9cbc78 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257342,28 +257352,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8890 │ │ │ │ + b 0x14d88c0 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24649c │ │ │ │ - bleq 0x2499f0 │ │ │ │ + bleq 0x2464cc │ │ │ │ + bleq 0x249a20 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-3507] @ 0xfffff24d @ │ │ │ │ + ldrbmi pc, [sp, #-3483] @ 0xfffff265 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381cd8 │ │ │ │ + bl 0x381d08 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbcc8 │ │ │ │ + bl 0xfe9cbcf8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257371,33 +257381,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f2930 │ │ │ │ + blx 0x18f2960 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15d22c │ │ │ │ + bl 0x15d25c │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-3491] @ 0xfffff25d @ │ │ │ │ + ldrbmi pc, [r5, #-3467] @ 0xfffff275 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381d60 │ │ │ │ + bl 0x381d90 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbd50 │ │ │ │ + bl 0xfe9cbd80 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257408,28 +257418,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8998 │ │ │ │ + b 0x14d89c8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2465a4 │ │ │ │ - bleq 0x1c9a78 │ │ │ │ + bleq 0x2465d4 │ │ │ │ + bleq 0x1c9aa8 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-3327] @ 0xfffff301 @ │ │ │ │ + ldrbmi pc, [sp, #-3303] @ 0xfffff319 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381de0 │ │ │ │ + bl 0x381e10 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbdd0 │ │ │ │ + bl 0xfe9cbe00 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257440,28 +257450,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8a18 │ │ │ │ + b 0x14d8a48 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x246624 │ │ │ │ - bleq 0x249b78 │ │ │ │ + bleq 0x246654 │ │ │ │ + bleq 0x249ba8 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-3327] @ 0xfffff301 @ │ │ │ │ + ldrbmi pc, [sp, #-3303] @ 0xfffff319 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381e60 │ │ │ │ + bl 0x381e90 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbe50 │ │ │ │ + bl 0xfe9cbe80 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257469,33 +257479,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f2ab8 │ │ │ │ + blx 0x18f2ae8 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15d3b4 │ │ │ │ + bl 0x15d3e4 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-3391] @ 0xfffff2c1 @ │ │ │ │ + ldrbmi pc, [r5, #-3367] @ 0xfffff2d9 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381ee8 │ │ │ │ + bl 0x381f18 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbed8 │ │ │ │ + bl 0xfe9cbf08 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257506,50 +257516,50 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1e96 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d9720 │ │ │ │ + b 0x14d9750 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x153548 │ │ │ │ + blls 0x153578 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x143b78 │ │ │ │ + blcs 0x143ba8 │ │ │ │ @ instruction: 0xf5bcbf08 │ │ │ │ strdle r4, [r5], -r8 @ │ │ │ │ - ldc2 7, cr15, [r4], #96 @ 0x60 │ │ │ │ + ldc2 7, cr15, [ip], {24} │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ - @ instruction: 0xf87af718 │ │ │ │ + @ instruction: 0xf862f718 │ │ │ │ @ instruction: 0xf8279b00 │ │ │ │ addsmi r0, sp, #2, 30 │ │ │ │ @ instruction: 0xf836d01f │ │ │ │ strtmi r8, [r1], -r2, lsl #30 │ │ │ │ - bleq 0x1c9c34 │ │ │ │ - ldc2l 7, cr15, [r2, #-188] @ 0xffffff44 │ │ │ │ + bleq 0x1c9c64 │ │ │ │ + ldc2 7, cr15, [sl, #-188]! @ 0xffffff44 │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf72f4640 │ │ │ │ - strmi pc, [r1], -sp, asr #26 │ │ │ │ + @ instruction: 0x4601fd35 │ │ │ │ movweq pc, #58315 @ 0xe3cb @ │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stceq 3, cr15, [lr], {193} @ 0xc1 │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf1bcd1d7 │ │ │ │ bicsle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf44f9b00 │ │ │ │ @ instruction: 0xf8274080 │ │ │ │ addsmi r0, sp, #2, 30 │ │ │ │ - blls 0x180314 │ │ │ │ + blls 0x180344 │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbfb0 │ │ │ │ + bl 0xfe9cbfe0 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257560,50 +257570,50 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1f16 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d97f8 │ │ │ │ + b 0x14d9828 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x153820 │ │ │ │ + blls 0x153850 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x143c50 │ │ │ │ + blcs 0x143c80 │ │ │ │ @ instruction: 0xf1bcbf08 │ │ │ │ strdle r4, [r5], -pc @ │ │ │ │ - @ instruction: 0xf816f719 │ │ │ │ + @ instruction: 0xfffef718 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf892f718 │ │ │ │ + @ instruction: 0xf87af718 │ │ │ │ @ instruction: 0xf8479b00 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ @ instruction: 0xf856d01f │ │ │ │ strtmi r8, [r1], -r4, lsl #30 │ │ │ │ - bleq 0x249d8c │ │ │ │ - ldc2l 7, cr15, [lr], #188 @ 0xbc │ │ │ │ + bleq 0x249dbc │ │ │ │ + stc2l 7, cr15, [r6], #188 @ 0xbc │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf72f4640 │ │ │ │ - @ instruction: 0xf02bfcf9 │ │ │ │ + @ instruction: 0xf02bfce1 │ │ │ │ strmi r4, [r1], -r0, lsl #6 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @ instruction: 0xf1bcd1d7 │ │ │ │ bicsle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f9b00 │ │ │ │ @ instruction: 0xf8474080 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ - blls 0x1803ec │ │ │ │ + blls 0x18041c │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc088 │ │ │ │ + bl 0xfe9cc0b8 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257614,45 +257624,45 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1e96 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d98d0 │ │ │ │ + b 0x14d9900 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x1536f8 │ │ │ │ + blls 0x153728 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x143d3c │ │ │ │ + blcs 0x143d6c │ │ │ │ @ instruction: 0xf5bcbf08 │ │ │ │ strdle r4, [sl], -r8 @ │ │ │ │ - blx 0xff849952 │ │ │ │ + blx 0xff249982 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r4, pc, asr #8 │ │ │ │ - @ instruction: 0xffa2f717 │ │ │ │ + @ instruction: 0xff8af717 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ @ instruction: 0xf7224180 │ │ │ │ - blls 0x14a044 │ │ │ │ + blls 0x14a014 │ │ │ │ svceq 0x0002f827 │ │ │ │ mulsle pc, sp, r2 @ │ │ │ │ svchi 0x0002f836 │ │ │ │ @ instruction: 0xf8354621 │ │ │ │ @ instruction: 0xf72f0b02 │ │ │ │ - @ instruction: 0x4621fc75 │ │ │ │ + @ instruction: 0x4621fc5d │ │ │ │ strbmi r4, [r0], -r3, lsl #13 │ │ │ │ - ldc2l 7, cr15, [r0], #-188 @ 0xffffff44 │ │ │ │ + mrrc2 7, 2, pc, r8, cr15 @ │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ strtmi r0, [r2], -lr, lsl #6 │ │ │ │ vmov.i32 q10, #-1744830464 @ 0x98000000 │ │ │ │ @ instruction: 0xf5b30c0e │ │ │ │ ldrshle r4, [r2, #248] @ 0xf8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blls 0x140494 │ │ │ │ + blls 0x1404c4 │ │ │ │ rsbspl pc, r8, pc, asr #8 │ │ │ │ svceq 0x0002f827 │ │ │ │ @ instruction: 0xd1df429d │ │ │ │ ldrmi r9, [r9, #2817] @ 0xb01 │ │ │ │ ldrbmi sp, [r3], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -257671,189 +257681,189 @@ │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000e1f16 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d99b4 │ │ │ │ + b 0x14d99e4 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ movwls r0, #12539 @ 0x30fb │ │ │ │ vsubw.s8 q9, q2, d0 │ │ │ │ movwls r0, #9024 @ 0x2340 │ │ │ │ - blls 0x1d39e4 │ │ │ │ + blls 0x1d3a14 │ │ │ │ movwls r1, #6347 @ 0x18cb │ │ │ │ - blcs 0x143e24 │ │ │ │ + blcs 0x143e54 │ │ │ │ @ instruction: 0xf1bcbf08 │ │ │ │ strdle r4, [r9], -pc @ │ │ │ │ - @ instruction: 0xff34f718 │ │ │ │ + @ instruction: 0xff1cf718 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7179802 │ │ │ │ - @ instruction: 0x4622ffb1 │ │ │ │ + qadd8mi pc, r2, r9 @ │ │ │ │ orrmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf8c2f722 │ │ │ │ + @ instruction: 0xf8aaf722 │ │ │ │ @ instruction: 0xf8479b01 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ @ instruction: 0xf856d01f │ │ │ │ strtmi r8, [r1], -r4, lsl #30 │ │ │ │ - bleq 0x249f58 │ │ │ │ - ldc2 7, cr15, [r8], {47} @ 0x2f │ │ │ │ + bleq 0x249f88 │ │ │ │ + stc2 7, cr15, [r0], {47} @ 0x2f │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf72f4640 │ │ │ │ - @ instruction: 0xf02bfc13 │ │ │ │ + @ instruction: 0xf02bfbfb │ │ │ │ strmi r4, [r1], -r0, lsl #6 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @ instruction: 0xf1bcd1d3 │ │ │ │ bicsle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ @ instruction: 0xf847507f │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ - blls 0x2005b8 │ │ │ │ + blls 0x2005e8 │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc254 │ │ │ │ + bl 0xfe9cc284 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ - blx 0x18d38dc │ │ │ │ + blx 0x18d390c │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d7d4 │ │ │ │ + bl 0x11d804 │ │ │ │ @ instruction: 0xf8b40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ - blx 0xfffc9b14 │ │ │ │ + blx 0xff9c9b44 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf824febd │ │ │ │ + @ instruction: 0xf824fea5 │ │ │ │ ldrbmi r0, [r4, #-2818] @ 0xfffff4fe │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc542d0 │ │ │ │ + blne 0xc54300 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ svcne 0x000f4604 │ │ │ │ - blx 0x18d3b64 │ │ │ │ + blx 0x18d3b94 │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d85c │ │ │ │ + bl 0x11d88c │ │ │ │ @ instruction: 0xf8d40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ - mcr2 7, 4, pc, cr4, cr8, {0} @ │ │ │ │ + mcr2 7, 3, pc, cr12, cr8, {0} @ │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf844fe81 │ │ │ │ + @ instruction: 0xf844fe69 │ │ │ │ ldrbmi r0, [r4, #-2820] @ 0xfffff4fc │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc54358 │ │ │ │ + blne 0xc54388 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ - blx 0x18d39ec │ │ │ │ + blx 0x18d3a1c │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d8e4 │ │ │ │ + bl 0x11d914 │ │ │ │ @ instruction: 0xf8b40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ - blx 0x1dc9c24 │ │ │ │ + blx 0x17c9c54 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf824fe39 │ │ │ │ + @ instruction: 0xf824fe21 │ │ │ │ ldrbmi r0, [r4, #-2818] @ 0xfffff4fe │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc543e0 │ │ │ │ + blne 0xc54410 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ svcne 0x000f4604 │ │ │ │ - blx 0x18d3c74 │ │ │ │ + blx 0x18d3ca4 │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d96c │ │ │ │ + bl 0x11d99c │ │ │ │ @ instruction: 0xf8d40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ - ldc2l 7, cr15, [ip, #96]! @ 0x60 │ │ │ │ + stc2l 7, cr15, [r4, #96]! @ 0x60 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf844fe79 │ │ │ │ + @ instruction: 0xf844fe61 │ │ │ │ ldrbmi r0, [r4, #-2820] @ 0xfffff4fc │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc54468 │ │ │ │ + blne 0xc54498 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -257864,25 +257874,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d94b8 │ │ │ │ + b 0x14d94e8 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x346cc4 │ │ │ │ + beq 0x346cf4 │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xff1c9d4a │ │ │ │ - bleq 0x1ca16c │ │ │ │ + blx 0xfebc9d7a │ │ │ │ + bleq 0x1ca19c │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -257897,25 +257907,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ svcne 0x000e4604 │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d953c │ │ │ │ + b 0x14d956c │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcne 0x001546b8 │ │ │ │ - beq 0x346d48 │ │ │ │ + beq 0x346d78 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f856 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r6], {30} │ │ │ │ - bleq 0x24a270 │ │ │ │ + ldc2l 7, cr15, [lr], #-120 @ 0xffffff88 │ │ │ │ + bleq 0x24a2a0 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -257933,24 +257943,24 @@ │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ @ instruction: 0x9d0e0900 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d95cc │ │ │ │ + b 0x14d95fc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ - beq 0x286dd4 │ │ │ │ + beq 0x286e04 │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blls 0x1c6914 │ │ │ │ + blls 0x1c6944 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ - ldc2 7, cr15, [r6, #-120] @ 0xffffff88 │ │ │ │ + ldc2l 7, cr15, [lr], #120 @ 0x78 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -257966,25 +257976,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d9650 │ │ │ │ + b 0x14d9680 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x346e5c │ │ │ │ + beq 0x346e8c │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 3, pc, cr6, cr14, {0} │ │ │ │ - bleq 0x1ca304 │ │ │ │ + mrc2 7, 2, pc, cr14, cr14, {0} │ │ │ │ + bleq 0x1ca334 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -258000,25 +258010,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ stcls 14, cr1, [sl, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d96d8 │ │ │ │ + b 0x14d9708 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi r2!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xfedc9f68 │ │ │ │ - bleq 0x1ca38c │ │ │ │ + blx 0xfe7c9f98 │ │ │ │ + bleq 0x1ca3bc │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -258034,25 +258044,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ svcne 0x000f4604 │ │ │ │ stcls 15, cr1, [sl, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d9760 │ │ │ │ + b 0x14d9790 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0004f857 │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ svcne 0x0004f856 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe249ffa │ │ │ │ - bleq 0x24a494 │ │ │ │ + blx 0x1c4a02a │ │ │ │ + bleq 0x24a4c4 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -258070,30 +258080,30 @@ │ │ │ │ @ instruction: 0xf1a20508 │ │ │ │ @ instruction: 0xf04f0708 │ │ │ │ @ instruction: 0x9e0e0900 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d9bf0 │ │ │ │ + b 0x14d9c20 │ │ │ │ svclt 0x001408c8 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - beq 0x2c6ff8 │ │ │ │ + beq 0x2c7028 │ │ │ │ svceq 0x0008f855 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - blls 0x1c6b3c │ │ │ │ + blls 0x1c6b6c │ │ │ │ ldmib r7!, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1012302 │ │ │ │ @ instruction: 0xf71e4100 │ │ │ │ - stmia r4!, {r0, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r4!, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r4, #-258] @ 0xfffffefe │ │ │ │ ldrmi sp, [r0, #492]! @ 0x1ec │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xe94828 │ │ │ │ + blne 0xe94858 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2467] @ 0x9a3 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -258105,25 +258115,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ stcls 14, cr1, [sl, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d987c │ │ │ │ + b 0x14d98ac │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi r2!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r0, #-120]! @ 0xffffff88 │ │ │ │ - bleq 0x1ca530 │ │ │ │ + stc2l 7, cr15, [r8, #-120] @ 0xffffff88 │ │ │ │ + bleq 0x1ca560 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -258138,25 +258148,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d9900 │ │ │ │ + b 0x14d9930 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x34710c │ │ │ │ + beq 0x34713c │ │ │ │ movwcs r8, #10274 @ 0x2822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf99ef71c │ │ │ │ - bleq 0x1ca5b4 │ │ │ │ + @ instruction: 0xf986f71c │ │ │ │ + bleq 0x1ca5e4 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -258171,25 +258181,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ svcne 0x000e4604 │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d9984 │ │ │ │ + b 0x14d99b4 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcne 0x001546b8 │ │ │ │ - beq 0x347190 │ │ │ │ + beq 0x3471c0 │ │ │ │ movwcs r6, #10274 @ 0x2822 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f856 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0x1dca21c │ │ │ │ - bleq 0x24a6b8 │ │ │ │ + blx 0x17ca24c │ │ │ │ + bleq 0x24a6e8 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -258207,24 +258217,24 @@ │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ @ instruction: 0x9d0e0902 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d9a14 │ │ │ │ + b 0x14d9a44 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ - beq 0x28721c │ │ │ │ + beq 0x28724c │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blls 0x1c6d5c │ │ │ │ + blls 0x1c6d8c │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ - blx 0xffdca2ac │ │ │ │ + blx 0xff7ca2dc │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -258240,62 +258250,62 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d9a98 │ │ │ │ + b 0x14d9ac8 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x3472a4 │ │ │ │ + beq 0x3472d4 │ │ │ │ movwcs r8, #10274 @ 0x2822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - mrrc2 7, 1, pc, r2, cr14 @ │ │ │ │ - bleq 0x1ca74c │ │ │ │ + ldc2 7, cr15, [sl], #-120 @ 0xffffff88 │ │ │ │ + bleq 0x1ca77c │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ - blx 0x18d7700 │ │ │ │ + blx 0x18d7730 │ │ │ │ svclt 0x0018fc83 │ │ │ │ @ instruction: 0xf10c3401 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ - b 0x14fc368 │ │ │ │ - b 0x14d021c │ │ │ │ - b 0x14d559c │ │ │ │ + b 0x14fc398 │ │ │ │ + b 0x14d024c │ │ │ │ + b 0x14d55cc │ │ │ │ svclt 0x00120ccc │ │ │ │ @ instruction: 0x46674677 │ │ │ │ svccs 0x001046e6 │ │ │ │ svclt 0x00a84688 │ │ │ │ usatmi r2, #2, r0, lsl #14 │ │ │ │ @ instruction: 0x468346b9 │ │ │ │ - b 0x14ce910 │ │ │ │ + b 0x14ce940 │ │ │ │ @ instruction: 0x46070c5e │ │ │ │ strmi r2, [ip], -r0, lsl #12 │ │ │ │ subeq lr, r3, r2, lsl #22 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andspl pc, r6, r0, lsr r8 @ │ │ │ │ @ instruction: 0x46c64639 │ │ │ │ @ instruction: 0xf83e2200 │ │ │ │ andcc r3, r1, #2048 @ 0x800 │ │ │ │ - blx 0x5dd1a2 │ │ │ │ + blx 0x5dd1d2 │ │ │ │ @ instruction: 0xf821f305 │ │ │ │ vldmiale r6!, {d19} │ │ │ │ strbmi r4, [r8], #1062 @ 0x426 │ │ │ │ strbmi r4, [r6, #-1103]! @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf8ddd3ec │ │ │ │ ldrbmi lr, [r2, #4]! │ │ │ │ ldrbmi sp, [lr], #2312 @ 0x908 │ │ │ │ @@ -258306,37 +258316,37 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ - blx 0x18d77a4 │ │ │ │ + blx 0x18d77d4 │ │ │ │ svclt 0x0018fc83 │ │ │ │ @ instruction: 0xf10c3401 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ - b 0x14fc40c │ │ │ │ - b 0x14d02c0 │ │ │ │ - b 0x14d5640 │ │ │ │ + b 0x14fc43c │ │ │ │ + b 0x14d02f0 │ │ │ │ + b 0x14d5670 │ │ │ │ svclt 0x00120ccc │ │ │ │ @ instruction: 0x46674677 │ │ │ │ svccs 0x001046e6 │ │ │ │ svclt 0x00a84688 │ │ │ │ usatmi r2, #2, r0, lsl #14 │ │ │ │ @ instruction: 0x468346b9 │ │ │ │ - b 0x14ceab4 │ │ │ │ + b 0x14ceae4 │ │ │ │ @ instruction: 0x46070c9e │ │ │ │ strmi r2, [ip], -r0, lsl #12 │ │ │ │ addeq lr, r3, r2, lsl #22 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ eorpl pc, r6, r0, asr r8 @ │ │ │ │ @ instruction: 0x46c64639 │ │ │ │ @ instruction: 0xf85e2200 │ │ │ │ andcc r3, r1, #4, 22 @ 0x1000 │ │ │ │ - blx 0x25d246 │ │ │ │ + blx 0x25d276 │ │ │ │ @ instruction: 0xf841f303 │ │ │ │ vldmiale r6!, {d19-d20} │ │ │ │ strbmi r4, [r8], #1062 @ 0x426 │ │ │ │ strbmi r4, [r6, #-1103]! @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf8ddd3ec │ │ │ │ ldrbmi lr, [r2, #4]! │ │ │ │ ldrbmi sp, [lr], #2312 @ 0x908 │ │ │ │ @@ -258355,38 +258365,38 @@ │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ sbcseq r0, r2, r0, lsl #16 │ │ │ │ vaddw.u8 , , d1 │ │ │ │ stmdbcs r2, {r0, r8, sp} │ │ │ │ @ instruction: 0x23a3ea4f │ │ │ │ tstcc r1, r2, lsl pc │ │ │ │ @ instruction: 0x46164611 │ │ │ │ - bleq 0xff20719c │ │ │ │ + bleq 0xff2071cc │ │ │ │ sbceq fp, lr, r8, lsl pc │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ shadd16mi fp, r1, r8 │ │ │ │ ldmdbcs r0, {r9, sp} │ │ │ │ - beq 0xff6c71b0 │ │ │ │ + beq 0xff6c71e0 │ │ │ │ tstcs r0, r8, lsr #31 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ stmiaeq sp, {r1, r8, ip, pc}^ │ │ │ │ ldmne r8!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bl 0x35d8dc │ │ │ │ + bl 0x35d90c │ │ │ │ @ instruction: 0xf8590103 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ strmi r9, [r8], r1, lsl #22 │ │ │ │ ldmib r4, {r2, r3, r4, r7, fp, ip}^ │ │ │ │ andcc r1, r8, r0, lsl #22 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr12, {0} │ │ │ │ @ instruction: 0xf04f3408 │ │ │ │ ldrbmi r0, [r5, #-3073]! @ 0xfffff3ff │ │ │ │ vqrdmulh.s d15, d8, d1 │ │ │ │ movwcc pc, #47878 @ 0xbb06 @ │ │ │ │ - blne 0x2cb740 │ │ │ │ + blne 0x2cb770 │ │ │ │ stcne 8, cr15, [r8], {64} @ 0x40 │ │ │ │ @ instruction: 0xf840445b │ │ │ │ stclle 12, cr3, [sl], #16 │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ strtmi r9, [r8], #2818 @ 0xb02 │ │ │ │ ldrbmi r4, [r0, #1050] @ 0x41a │ │ │ │ ldmib sp, {r2, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @@ -258403,35 +258413,35 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ tstls r0, lr, lsl #24 │ │ │ │ vmov.i32 d20, #-922746880 @ 0xc9000000 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d9524 │ │ │ │ - b 0x14d5bb4 │ │ │ │ + b 0x14d9554 │ │ │ │ + b 0x14d5be4 │ │ │ │ andls r0, r3, r0, asr #1 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r8], r0, lsl #13 │ │ │ │ @ instruction: 0xf1b84603 │ │ │ │ - bl 0x190578 │ │ │ │ + bl 0x1905a8 │ │ │ │ svclt 0x00a80a44 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14d5144 │ │ │ │ + b 0x14d5174 │ │ │ │ stmib sp, {r0, r1, r4, r6, r8, fp}^ │ │ │ │ - b 0x14ed550 │ │ │ │ + b 0x14ed580 │ │ │ │ @ instruction: 0x46160458 │ │ │ │ stmdbls r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x0c02eb03 │ │ │ │ andlt pc, r2, sl, lsr r8 @ │ │ │ │ stmne sp, {r3, r4, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf83c2100 │ │ │ │ tstcc r1, r2, lsl #22 │ │ │ │ - bl 0x1caa40 │ │ │ │ - blx 0x89d3a2 │ │ │ │ + bl 0x1caa70 │ │ │ │ + blx 0x89d3d2 │ │ │ │ @ instruction: 0xf8208e0b │ │ │ │ vldmiale r4!, {d30} │ │ │ │ strtmi r9, [r6], #-2305 @ 0xfffff6ff │ │ │ │ strmi r4, [sl], #-1457 @ 0xfffffa4f │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258447,35 +258457,35 @@ │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ strmi fp, [sl], r5, lsl #1 │ │ │ │ stcls 6, cr4, [lr], {134} @ 0x86 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d95d4 │ │ │ │ - b 0x14d5c64 │ │ │ │ + b 0x14d9604 │ │ │ │ + b 0x14d5c94 │ │ │ │ svclt 0x001505c5 │ │ │ │ ssatmi r0, #9, fp, asr #1 │ │ │ │ @ instruction: 0x462b4698 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ - bleq 0xfe2475f0 │ │ │ │ + bleq 0xfe247620 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14cea30 │ │ │ │ + b 0x14cea60 │ │ │ │ @ instruction: 0xf8cd0993 │ │ │ │ - b 0x14eca08 │ │ │ │ + b 0x14eca38 │ │ │ │ stmib sp, {r3, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf85b3502 │ │ │ │ - bl 0x3a4a04 │ │ │ │ - blls 0x10de08 │ │ │ │ + bl 0x3a4a34 │ │ │ │ + blls 0x10de38 │ │ │ │ andcs r1, r0, #3735552 @ 0x390000 │ │ │ │ - bl 0x1de4d0 │ │ │ │ + bl 0x1de500 │ │ │ │ @ instruction: 0xf85c0c00 │ │ │ │ andcc r3, r1, #4, 22 @ 0x1000 │ │ │ │ - blvs 0x24ab70 │ │ │ │ - blx 0x31d472 │ │ │ │ + blvs 0x24aba0 │ │ │ │ + blx 0x31d4a2 │ │ │ │ @ instruction: 0xf8413306 │ │ │ │ vldmiale r4!, {d19-d20} │ │ │ │ strtmi r9, [r6], #2817 @ 0xb01 │ │ │ │ ldrmi r4, [r8], #-1486 @ 0xfffffa32 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ addsmi r3, sp, #8388608 @ 0x800000 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258505,81 +258515,81 @@ │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ andscs fp, r0, r8, lsr #31 │ │ │ │ rsceq r4, r0, r2, lsl #13 │ │ │ │ andsge pc, ip, sp, asr #17 │ │ │ │ ldrbeq lr, [sl, pc, asr #20] │ │ │ │ ldrtmi r9, [lr], r5 │ │ │ │ stmiaeq r8, {r8, r9, sl, sp}^ │ │ │ │ - blls 0x270ac8 │ │ │ │ + blls 0x270af8 │ │ │ │ streq lr, [r7, #-2827] @ 0xfffff4f5 │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ - blls 0x293228 │ │ │ │ + blls 0x293258 │ │ │ │ andeq lr, r1, #9216 @ 0x2400 │ │ │ │ - blls 0x1d322c │ │ │ │ + blls 0x1d325c │ │ │ │ andmi pc, r1, r9, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ andcs r1, r0, #3555328 @ 0x364000 │ │ │ │ - bcc 0x14721c │ │ │ │ + bcc 0x14724c │ │ │ │ ldmib r5, {r0, r1, r2, r4, r6, sl, fp, ip}^ │ │ │ │ tstcc r8, r0, lsl #24 │ │ │ │ vqdmulh.s d15, d8, d3 │ │ │ │ - blx 0x218b0e │ │ │ │ + blx 0x218b3e │ │ │ │ strcc r2, [r8, #-522] @ 0xfffffdf6 │ │ │ │ - bcc 0x24b980 │ │ │ │ + bcc 0x24b9b0 │ │ │ │ ldrbmi r1, [r2], #-2459 @ 0xfffff665 │ │ │ │ andeq lr, ip, #67584 @ 0x10800 │ │ │ │ stccc 8, cr15, [r8], {65} @ 0x41 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ @ instruction: 0xf04f45be │ │ │ │ stclle 2, cr0, [r5], #4 │ │ │ │ @ instruction: 0x6701e9dd │ │ │ │ ldrbtmi r9, [r6], #-2823 @ 0xfffff4f9 │ │ │ │ - blls 0x21db94 │ │ │ │ + blls 0x21dbc4 │ │ │ │ bicle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ movwne lr, #35293 @ 0x89dd │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ stmdble r8, {r0, r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe95df3c │ │ │ │ + bl 0xfe95df6c │ │ │ │ addsmi r0, r3, #-1879048192 @ 0x90000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [sl], r7, lsl #12 │ │ │ │ stcls 0, cr11, [lr], {133} @ 0x85 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d9770 │ │ │ │ - b 0x14d5e00 │ │ │ │ + b 0x14d97a0 │ │ │ │ + b 0x14d5e30 │ │ │ │ andls r0, r3, r0, asr #1 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r8], r0, lsl #13 │ │ │ │ @ instruction: 0xf1b84603 │ │ │ │ - bl 0x1907c4 │ │ │ │ + bl 0x1907f4 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14d5390 │ │ │ │ + b 0x14d53c0 │ │ │ │ @ instruction: 0x46160953 │ │ │ │ ldrbeq lr, [r8], #-2639 @ 0xfffff5b1 │ │ │ │ movwhi lr, #6605 @ 0x19cd │ │ │ │ - bl 0x3b37a0 │ │ │ │ + bl 0x3b37d0 │ │ │ │ @ instruction: 0xf83b0c02 │ │ │ │ popne {r1, pc} │ │ │ │ vmlaeq.f64 d14, d2, d3 │ │ │ │ @ instruction: 0xf83c2000 │ │ │ │ andcc r1, r1, r2, lsl #22 │ │ │ │ - blcc 0x1cacb0 │ │ │ │ - blx 0x55d5ce │ │ │ │ - bl 0xfea08fe0 │ │ │ │ + blcc 0x1cace0 │ │ │ │ + blx 0x55d5fe │ │ │ │ + bl 0xfea09010 │ │ │ │ @ instruction: 0xf8250301 │ │ │ │ vldmiale r2!, {d19} │ │ │ │ strtmi r9, [r6], #-2817 @ 0xfffff4ff │ │ │ │ ldrmi r4, [sl], #-1457 @ 0xfffffa4f │ │ │ │ ldmib sp, {r2, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258595,36 +258605,36 @@ │ │ │ │ strmi r4, [sl], r7, lsl #12 │ │ │ │ @ instruction: 0xf04fb085 │ │ │ │ stcls 14, cr0, [lr], {-0} │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d9824 │ │ │ │ - b 0x14d5eb4 │ │ │ │ + b 0x14d9854 │ │ │ │ + b 0x14d5ee4 │ │ │ │ svclt 0x001500c0 │ │ │ │ pkhtbmi r0, r0, fp, asr #1 │ │ │ │ @ instruction: 0x46034698 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ - bleq 0xfe247840 │ │ │ │ + bleq 0xfe247870 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14cec80 │ │ │ │ + b 0x14cecb0 │ │ │ │ @ instruction: 0xf8cd0993 │ │ │ │ - b 0x14ecc58 │ │ │ │ + b 0x14ecc88 │ │ │ │ @ instruction: 0xf04f0498 │ │ │ │ stmib sp, {fp}^ │ │ │ │ - blls 0x118c5c │ │ │ │ + blls 0x118c8c │ │ │ │ streq lr, [lr, #-2826] @ 0xfffff4f6 │ │ │ │ andvs pc, lr, fp, asr r8 @ │ │ │ │ andeq lr, lr, r7, lsl #22 │ │ │ │ @ instruction: 0x0c0eeb03 │ │ │ │ @ instruction: 0xf85c2100 │ │ │ │ tstcc r1, r4, lsl #22 │ │ │ │ - blcs 0x24adc4 │ │ │ │ - blx 0x29d6a6 │ │ │ │ + blcs 0x24adf4 │ │ │ │ + blx 0x29d6d6 │ │ │ │ @ instruction: 0xf8403312 │ │ │ │ vldmiale r4!, {d19-d20} │ │ │ │ strtmi r9, [r0], #2817 @ 0xb01 │ │ │ │ ldrmi r4, [lr], #1480 @ 0x5c8 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258638,55 +258648,55 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, fp, r1, lsl #13 │ │ │ │ stmib sp, {r2, r4, sl, fp, ip, pc}^ │ │ │ │ rsclt r1, r3, #4, 6 @ 0x10000000 │ │ │ │ sbcseq r3, sp, r1, lsl #6 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - b 0x14d78d4 │ │ │ │ + b 0x14d7904 │ │ │ │ svclt 0x001324a4 │ │ │ │ strtmi r3, [fp], -r1, lsl #6 │ │ │ │ sbcseq r4, r8, r8, lsr #12 │ │ │ │ streq lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x4603bf18 │ │ │ │ - b 0x14d7924 │ │ │ │ + b 0x14d7954 │ │ │ │ svclt 0x00a80bd0 │ │ │ │ @ instruction: 0xf8cd2310 │ │ │ │ @ instruction: 0x469ab01c │ │ │ │ @ instruction: 0xf8cd00e3 │ │ │ │ @ instruction: 0x464ca018 │ │ │ │ ldrbeq lr, [sl, pc, asr #20] │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #153092096 @ 0x9200000 │ │ │ │ - blls 0x1f1914 │ │ │ │ + blls 0x1f1944 │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ ldmne r9, {r0, r9, ip, pc} │ │ │ │ - bl 0x1f3928 │ │ │ │ - bl 0x38fd20 │ │ │ │ + bl 0x1f3958 │ │ │ │ + bl 0x38fd50 │ │ │ │ @ instruction: 0xf85a0301 │ │ │ │ @ instruction: 0xf8d31001 │ │ │ │ strmi r8, [lr], r4 │ │ │ │ ldmne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1032300 │ │ │ │ strcc r0, [r8, #-2305] @ 0xfffff6ff │ │ │ │ - blcc 0x14748c │ │ │ │ + blcc 0x1474bc │ │ │ │ ldmib ip, {r3, r9, sl, ip, sp}^ │ │ │ │ cpsid a │ │ │ │ - blx 0x1cfd62 │ │ │ │ - blx 0x4c9566 │ │ │ │ - blx 0xfe9d5576 │ │ │ │ - bne 0xff11b984 │ │ │ │ - bl 0x195deb8 │ │ │ │ + blx 0x1cfd92 │ │ │ │ + blx 0x4c9596 │ │ │ │ + blx 0xfe9d55a6 │ │ │ │ + bne 0xff11b9b4 │ │ │ │ + bl 0x195dee8 │ │ │ │ movwcs r0, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf845454f │ │ │ │ @ instruction: 0xf8450c08 │ │ │ │ stclle 12, cr1, [r4], #16 │ │ │ │ andls lr, r1, #3620864 @ 0x374000 │ │ │ │ ldrtmi r9, [r9], #2822 @ 0xb06 │ │ │ │ - blls 0x2dddd4 │ │ │ │ + blls 0x2dde04 │ │ │ │ bicle r4, sl, #641728512 @ 0x26400000 │ │ │ │ streq lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ addmi r4, r5, #168820736 @ 0xa100000 │ │ │ │ strtmi sp, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ movweq lr, #39840 @ 0x9ba0 │ │ │ │ @@ -258699,40 +258709,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18d59c4 │ │ │ │ - blcs 0x1cafd4 │ │ │ │ + blx 0x18d59f4 │ │ │ │ + blcs 0x1cb004 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ ldmdaeq pc!, {r0, r8, r9, ip, pc}^ @ │ │ │ │ movwls r0, #10355 @ 0x2873 │ │ │ │ - b 0x14f3a00 │ │ │ │ + b 0x14f3a30 │ │ │ │ strcs r0, [r0], #-1352 @ 0xfffffab8 │ │ │ │ andsvs pc, r8, r3, lsr r8 @ │ │ │ │ - bl 0x1f3a14 │ │ │ │ + bl 0x1f3a44 │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x1caefc │ │ │ │ + bleq 0x1caf2c │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r7, #11075584 @ 0xa90000 │ │ │ │ - bleq 0x1caeb4 │ │ │ │ - blls 0x1c41f4 │ │ │ │ + adcmi pc, r7, #9502720 @ 0x910000 │ │ │ │ + bleq 0x1caee4 │ │ │ │ + blls 0x1c4224 │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -258746,40 +258756,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18d5a80 │ │ │ │ - blcs 0x1cb090 │ │ │ │ + blx 0x18d5ab0 │ │ │ │ + blcs 0x1cb0c0 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ ldmdaeq pc!, {r0, r8, r9, ip, pc}^ @ │ │ │ │ movwls r0, #10355 @ 0x2873 │ │ │ │ - b 0x14f3abc │ │ │ │ + b 0x14f3aec │ │ │ │ strcs r0, [r0], #-1352 @ 0xfffffab8 │ │ │ │ andsvs pc, r8, r3, lsr r8 @ │ │ │ │ - bl 0x1f3ad0 │ │ │ │ + bl 0x1f3b00 │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x1cafb8 │ │ │ │ + bleq 0x1cafe8 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7173401 │ │ │ │ - adcmi pc, r7, #954368 @ 0xe9000 │ │ │ │ - bleq 0x1caf70 │ │ │ │ - blls 0x1c42b0 │ │ │ │ + adcmi pc, r7, #856064 @ 0xd1000 │ │ │ │ + bleq 0x1cafa0 │ │ │ │ + blls 0x1c42e0 │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -258793,40 +258803,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18d5b3c │ │ │ │ - blcs 0x1cb14c │ │ │ │ + blx 0x18d5b6c │ │ │ │ + blcs 0x1cb17c │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ ldmeq pc!, {r0, r8, r9, ip, pc} @ │ │ │ │ movwls r0, #10419 @ 0x28b3 │ │ │ │ - b 0x14f3b78 │ │ │ │ + b 0x14f3ba8 │ │ │ │ strcs r0, [r0], #-1416 @ 0xfffffa78 │ │ │ │ eorvs pc, r8, r3, asr r8 @ │ │ │ │ - bl 0x1f3b8c │ │ │ │ + bl 0x1f3bbc │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x24b0f4 │ │ │ │ + bleq 0x24b124 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7173401 │ │ │ │ - adcmi pc, r7, #1424 @ 0x590 │ │ │ │ - bleq 0x24b0ac │ │ │ │ - blls 0x1c436c │ │ │ │ + adcmi pc, r7, #1040 @ 0x410 │ │ │ │ + bleq 0x24b0dc │ │ │ │ + blls 0x1c439c │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -258838,55 +258848,55 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ - bleq 0x149128 │ │ │ │ + bleq 0x149158 │ │ │ │ tstls r6, r4, lsl ip │ │ │ │ vaddl.u8 , d4, d3 │ │ │ │ rsclt r2, r6, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1062b02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d9c08 │ │ │ │ - b 0x14d6298 │ │ │ │ + b 0x14d9c38 │ │ │ │ + b 0x14d62c8 │ │ │ │ andls r0, r7, #207618048 @ 0xc600000 │ │ │ │ sbcseq fp, pc, r5, lsl pc @ │ │ │ │ @ instruction: 0x46b946b1 │ │ │ │ @ instruction: 0xf1b94637 │ │ │ │ - b 0x14d0c5c │ │ │ │ + b 0x14d0c8c │ │ │ │ svclt 0x00a803c4 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ ldmeq fp!, {r3, r9, sl, ip, sp, lr}^ │ │ │ │ ldmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blls 0x231c48 │ │ │ │ + blls 0x231c78 │ │ │ │ strbeq lr, [fp], #2639 @ 0xa4f │ │ │ │ stmiane r2!, {r8, sl, sp}^ │ │ │ │ ldrmi r9, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ - bl 0x1f3c5c │ │ │ │ - blls 0x1cf058 │ │ │ │ + bl 0x1f3c8c │ │ │ │ + blls 0x1cf088 │ │ │ │ @ instruction: 0x6700e9d2 │ │ │ │ ldm r8!, {r2, r3, r4, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf8cd4632 │ │ │ │ @ instruction: 0xf717a000 │ │ │ │ - stclne 14, cr15, [fp], #-476 @ 0xfffffe24 │ │ │ │ + stclne 14, cr15, [fp], #-380 @ 0xfffffe84 │ │ │ │ @ instruction: 0xf04f4599 │ │ │ │ stmia r4!, {r0, r8, sl}^ │ │ │ │ ldclle 1, cr0, [r0], #8 │ │ │ │ strbmi r9, [fp], #2821 @ 0xb05 │ │ │ │ bicsle r4, lr, #650117120 @ 0x26c00000 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, pc, asr r4 │ │ │ │ stmia r7!, {r8, sp}^ │ │ │ │ - bl 0xfeacd494 │ │ │ │ + bl 0xfeacd4c4 │ │ │ │ addsmi r0, lr, #738197504 @ 0x2c000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -258896,40 +258906,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d94d8 │ │ │ │ - b 0x14d6368 │ │ │ │ + b 0x14d9508 │ │ │ │ + b 0x14d6398 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmdaeq r7!, {r4, fp}^ │ │ │ │ - bl 0x1968f8 │ │ │ │ - b 0x14cde0c │ │ │ │ + bl 0x196928 │ │ │ │ + b 0x14cde3c │ │ │ │ movwls r0, #6232 @ 0x1858 │ │ │ │ - bls 0x172d10 │ │ │ │ + bls 0x172d40 │ │ │ │ @ instruction: 0x96000073 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1b116c │ │ │ │ + bls 0x1b119c │ │ │ │ @ instruction: 0x463e18d7 │ │ │ │ ldrbmi r8, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8364649 │ │ │ │ @ instruction: 0xf7170b02 │ │ │ │ - strcc pc, [r1], #-2497 @ 0xfffff63f │ │ │ │ + strcc pc, [r1], #-2473 @ 0xfffff657 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3459]! @ 0xd83 │ │ │ │ - bleq 0x1cb1cc │ │ │ │ + strmi pc, [r0, #3435]! @ 0xd6b │ │ │ │ + bleq 0x1cb1fc │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -258948,40 +258958,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d95a8 │ │ │ │ - b 0x14d6438 │ │ │ │ + b 0x14d95d8 │ │ │ │ + b 0x14d6468 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmeq r7!, {r4, fp} │ │ │ │ - bl 0x1969c8 │ │ │ │ - b 0x14cdfdc │ │ │ │ + bl 0x1969f8 │ │ │ │ + b 0x14ce00c │ │ │ │ movwls r0, #6296 @ 0x1898 │ │ │ │ - bls 0x172de0 │ │ │ │ + bls 0x172e10 │ │ │ │ @ instruction: 0x960000b3 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bls 0x1a927c │ │ │ │ + bls 0x1a92ac │ │ │ │ ldmne r6, {r0, r3, r4, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbmi r6, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8564649 │ │ │ │ @ instruction: 0xf7170b04 │ │ │ │ - strcc pc, [r1], #-3367 @ 0xfffff2d9 │ │ │ │ + strcc pc, [r1], #-3343 @ 0xfffff2f1 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3363]! @ 0xd23 │ │ │ │ - bleq 0x24b31c │ │ │ │ + strmi pc, [r0, #3339]! @ 0xd0b │ │ │ │ + bleq 0x24b34c │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -259000,40 +259010,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d9678 │ │ │ │ - b 0x14d6508 │ │ │ │ + b 0x14d96a8 │ │ │ │ + b 0x14d6538 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmdaeq r7!, {r4, fp}^ │ │ │ │ - bl 0x196a98 │ │ │ │ - b 0x14cdfac │ │ │ │ + bl 0x196ac8 │ │ │ │ + b 0x14cdfdc │ │ │ │ movwls r0, #6232 @ 0x1858 │ │ │ │ - bls 0x172eb0 │ │ │ │ + bls 0x172ee0 │ │ │ │ @ instruction: 0x96000073 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1b130c │ │ │ │ + bls 0x1b133c │ │ │ │ @ instruction: 0x463e18d7 │ │ │ │ ldrbmi r8, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8364649 │ │ │ │ @ instruction: 0xf7170b02 │ │ │ │ - strcc pc, [r1], #-2289 @ 0xfffff70f │ │ │ │ + strcc pc, [r1], #-2265 @ 0xfffff727 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3255]! @ 0xcb7 │ │ │ │ - bleq 0x1cb36c │ │ │ │ + strmi pc, [r0, #3231]! @ 0xc9f │ │ │ │ + bleq 0x1cb39c │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -259052,40 +259062,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d9748 │ │ │ │ - b 0x14d65d8 │ │ │ │ + b 0x14d9778 │ │ │ │ + b 0x14d6608 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmeq r7!, {r4, fp} │ │ │ │ - bl 0x196b68 │ │ │ │ - b 0x14ce17c │ │ │ │ + bl 0x196b98 │ │ │ │ + b 0x14ce1ac │ │ │ │ movwls r0, #6296 @ 0x1898 │ │ │ │ - bls 0x172f80 │ │ │ │ + bls 0x172fb0 │ │ │ │ @ instruction: 0x960000b3 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bls 0x1a941c │ │ │ │ + bls 0x1a944c │ │ │ │ ldmne r6, {r0, r3, r4, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbmi r6, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8564649 │ │ │ │ @ instruction: 0xf7170b04 │ │ │ │ - strcc pc, [r1], #-3159 @ 0xfffff3a9 │ │ │ │ + strcc pc, [r1], #-3135 @ 0xfffff3c1 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3283]! @ 0xcd3 │ │ │ │ - bleq 0x24b4bc │ │ │ │ + strmi pc, [r0, #3259]! @ 0xcbb │ │ │ │ + bleq 0x24b4ec │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -259102,50 +259112,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149548 │ │ │ │ + bleq 0x149578 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf630 │ │ │ │ + b 0x14cf660 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f4060 │ │ │ │ + b 0x14f4090 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cb544 │ │ │ │ + bleq 0x1cb574 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71ba000 │ │ │ │ - strmi pc, [r0, #2545]! @ 0x9f1 │ │ │ │ - bleq 0x1cb514 │ │ │ │ - blls 0x284844 │ │ │ │ + strmi pc, [r0, #2521]! @ 0x9d9 │ │ │ │ + bleq 0x1cb544 │ │ │ │ + blls 0x284874 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d498 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d4c8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259156,50 +259166,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149620 │ │ │ │ + bleq 0x149650 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf808 │ │ │ │ + b 0x14cf838 │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14f4138 │ │ │ │ + b 0x14f4168 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x24b69c │ │ │ │ + bleq 0x24b6cc │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2715]! @ 0xa9b │ │ │ │ - bleq 0x24b66c │ │ │ │ - blls 0x28491c │ │ │ │ + strmi pc, [r0, #2691]! @ 0xa83 │ │ │ │ + bleq 0x24b69c │ │ │ │ + blls 0x28494c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d570 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d5a0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259207,56 +259217,56 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x1496ec │ │ │ │ - blls 0x7721d8 │ │ │ │ + bleq 0x14971c │ │ │ │ + blls 0x772208 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ tstcc r1, sl, lsl #4 │ │ │ │ stmiaeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ smlabtcs r1, r3, r3, pc @ │ │ │ │ - b 0x14d79d4 │ │ │ │ + b 0x14d7a04 │ │ │ │ svclt 0x001223a3 │ │ │ │ strbmi r3, [r2], r1, lsl #2 │ │ │ │ - b 0x14df0dc │ │ │ │ + b 0x14df10c │ │ │ │ svclt 0x001803c3 │ │ │ │ stmibeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46cabf18 │ │ │ │ @ instruction: 0xf1ba9307 │ │ │ │ - b 0x14d1230 │ │ │ │ + b 0x14d1260 │ │ │ │ svclt 0x00a801d9 │ │ │ │ - beq 0x549734 │ │ │ │ + beq 0x549764 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14f1a20 │ │ │ │ + b 0x14f1a50 │ │ │ │ @ instruction: 0xf8cd0ada │ │ │ │ - blls 0x2ed6d8 │ │ │ │ + blls 0x2ed708 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x3d399c │ │ │ │ - blls 0x39e680 │ │ │ │ - blls 0x353a98 │ │ │ │ - blls 0x293a94 │ │ │ │ + blls 0x3d39cc │ │ │ │ + blls 0x39e6b0 │ │ │ │ + blls 0x353ac8 │ │ │ │ + blls 0x293ac4 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf71d2304 │ │ │ │ - @ instruction: 0xf108faeb │ │ │ │ + @ instruction: 0xf108fad3 │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x344a00 │ │ │ │ + blls 0x344a30 │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd980c │ │ │ │ strbmi ip, [r8, #24] │ │ │ │ strbtmi sp, [r1], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r9, r8, lr │ │ │ │ @@ -259272,50 +259282,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1497f0 │ │ │ │ + bleq 0x149820 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf8d8 │ │ │ │ + b 0x14cf908 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f4308 │ │ │ │ + b 0x14f4338 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cb7ec │ │ │ │ + bleq 0x1cb81c │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #3101]! @ 0xc1d │ │ │ │ - bleq 0x1cb7bc │ │ │ │ - blls 0x284aec │ │ │ │ + strmi pc, [r0, #3077]! @ 0xc05 │ │ │ │ + bleq 0x1cb7ec │ │ │ │ + blls 0x284b1c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d740 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d770 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259326,51 +259336,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1498c8 │ │ │ │ + bleq 0x1498f8 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf9b0 │ │ │ │ + b 0x14cf9e0 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f43e0 │ │ │ │ + b 0x14f4410 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cb8c4 │ │ │ │ + bleq 0x1cb8f4 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71ba000 │ │ │ │ - strmi pc, [r0, #2095]! @ 0x82f │ │ │ │ - bleq 0x1cb898 │ │ │ │ - blls 0x284bc0 │ │ │ │ + strmi pc, [r0, #2071]! @ 0x817 │ │ │ │ + bleq 0x1cb8c8 │ │ │ │ + blls 0x284bf0 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d81c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d84c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259381,51 +259391,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1499a4 │ │ │ │ + bleq 0x1499d4 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfb8c │ │ │ │ + b 0x14cfbbc │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14f44bc │ │ │ │ + b 0x14f44ec │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x24ba20 │ │ │ │ + bleq 0x24ba50 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2263]! @ 0x8d7 │ │ │ │ - bleq 0x24b9f4 │ │ │ │ - blls 0x284c9c │ │ │ │ + strmi pc, [r0, #2239]! @ 0x8bf │ │ │ │ + bleq 0x24ba24 │ │ │ │ + blls 0x284ccc │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d8f8 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d928 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259433,64 +259443,64 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x149a74 │ │ │ │ + bleq 0x149aa4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bls 0x772164 │ │ │ │ + bls 0x772194 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ smlabtcs r1, r2, r3, pc @ │ │ │ │ stmdbcs r2, {r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ movwvc lr, #43469 @ 0xa9cd │ │ │ │ - b 0x14fd5b8 │ │ │ │ + b 0x14fd5e8 │ │ │ │ strtmi r0, [r2], r1, asr #17 │ │ │ │ strtmi r4, [r0], r2, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14d01bc │ │ │ │ + b 0x14d01ec │ │ │ │ andls r0, r7, #216, 2 @ 0x36 │ │ │ │ - beq 0xff7c82c0 │ │ │ │ + beq 0xff7c82f0 │ │ │ │ stmib sp, {r3, r8, ip, pc}^ │ │ │ │ - blls 0x2ee9bc │ │ │ │ + blls 0x2ee9ec │ │ │ │ strbeq lr, [r9, #2639] @ 0xa4f │ │ │ │ @ instruction: 0xf04f9a09 │ │ │ │ stmiane fp!, {fp}^ │ │ │ │ - bls 0x39e9e8 │ │ │ │ - bls 0x3d3ef0 │ │ │ │ - bls 0x293f00 │ │ │ │ + bls 0x39ea18 │ │ │ │ + bls 0x3d3f20 │ │ │ │ + bls 0x293f30 │ │ │ │ ldmib r3, {r0, r2, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib r4, {r2, r8, r9, sp}^ │ │ │ │ strcc r0, [r8], #-256 @ 0xffffff00 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strlt lr, [r2], -sp, asr #19 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - @ instruction: 0xf926f71d │ │ │ │ + @ instruction: 0xf90ef71d │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r8], #616 @ 0x268 │ │ │ │ ldrbmi r9, [r1], #2824 @ 0xb08 │ │ │ │ bicsle r4, r2, #641728512 @ 0x26400000 │ │ │ │ strhi lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ stmdble r8, {r2, r6, r8, sl, lr} │ │ │ │ andcs r4, r0, r0, ror #9 │ │ │ │ stmia r8!, {r8, sp}^ │ │ │ │ - bl 0xfeb0de04 │ │ │ │ + bl 0xfeb0de34 │ │ │ │ addsmi r0, ip, #12, 6 @ 0x30000000 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -259498,51 +259508,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149b78 │ │ │ │ + bleq 0x149ba8 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfc60 │ │ │ │ + b 0x14cfc90 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f4690 │ │ │ │ + b 0x14f46c0 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cbb74 │ │ │ │ + bleq 0x1cbba4 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2647]! @ 0xa57 │ │ │ │ - bleq 0x1cbb48 │ │ │ │ - blls 0x284e70 │ │ │ │ + strmi pc, [r0, #2623]! @ 0xa3f │ │ │ │ + bleq 0x1cbb78 │ │ │ │ + blls 0x284ea0 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10dacc │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10dafc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259553,50 +259563,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149c54 │ │ │ │ + bleq 0x149c84 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfd3c │ │ │ │ + b 0x14cfd6c │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f476c │ │ │ │ + b 0x14f479c │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cbc50 │ │ │ │ + bleq 0x1cbc80 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71aa000 │ │ │ │ - strmi pc, [r0, #3691]! @ 0xe6b │ │ │ │ - bleq 0x1cbc20 │ │ │ │ - blls 0x284f50 │ │ │ │ + strmi pc, [r0, #3667]! @ 0xe53 │ │ │ │ + bleq 0x1cbc50 │ │ │ │ + blls 0x284f80 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10dba4 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10dbd4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259607,50 +259617,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149d2c │ │ │ │ + bleq 0x149d5c │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cff14 │ │ │ │ + b 0x14cff44 │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14f4844 │ │ │ │ + b 0x14f4874 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x24bda8 │ │ │ │ + bleq 0x24bdd8 │ │ │ │ @ instruction: 0xf8562302 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71ca000 │ │ │ │ - strmi pc, [r0, #3861]! @ 0xf15 │ │ │ │ - bleq 0x24bd78 │ │ │ │ - blls 0x285028 │ │ │ │ + strmi pc, [r0, #3837]! @ 0xefd │ │ │ │ + bleq 0x24bda8 │ │ │ │ + blls 0x285058 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10dc7c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10dcac │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259658,56 +259668,56 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x1c9df8 │ │ │ │ - blls 0x7728e4 │ │ │ │ + bleq 0x1c9e28 │ │ │ │ + blls 0x772914 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ tstcc r1, sl, lsl #4 │ │ │ │ stmiaeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ smlabtcs r1, r3, r3, pc @ │ │ │ │ - b 0x14d80e0 │ │ │ │ + b 0x14d8110 │ │ │ │ svclt 0x001223a3 │ │ │ │ strbmi r3, [r2], r1, lsl #2 │ │ │ │ - b 0x14df7e8 │ │ │ │ + b 0x14df818 │ │ │ │ svclt 0x001803c3 │ │ │ │ stmibeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00189307 │ │ │ │ @ instruction: 0xf8cd46ca │ │ │ │ @ instruction: 0xf1ba9030 │ │ │ │ - b 0x14d193c │ │ │ │ + b 0x14d196c │ │ │ │ svclt 0x00a803d9 │ │ │ │ - beq 0x549e40 │ │ │ │ + beq 0x549e70 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14f292c │ │ │ │ + b 0x14f295c │ │ │ │ @ instruction: 0xf8cd0ada │ │ │ │ - blls 0x2edde4 │ │ │ │ + blls 0x2ede14 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x3d40a8 │ │ │ │ - blls 0x39ed8c │ │ │ │ - blls 0x3541a4 │ │ │ │ - blls 0x2941a0 │ │ │ │ + blls 0x3d40d8 │ │ │ │ + blls 0x39edbc │ │ │ │ + blls 0x3541d4 │ │ │ │ + blls 0x2941d0 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf71c2304 │ │ │ │ - @ instruction: 0xf108ff65 │ │ │ │ + @ instruction: 0xf108ff4d │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x34510c │ │ │ │ + blls 0x34513c │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd980c │ │ │ │ strbmi ip, [r8, #24] │ │ │ │ strbtmi sp, [r1], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r9, r8, lr │ │ │ │ @@ -259723,50 +259733,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149efc │ │ │ │ + bleq 0x149f2c │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cffe4 │ │ │ │ + b 0x14d0014 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f4a14 │ │ │ │ + b 0x14f4a44 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cbef8 │ │ │ │ + bleq 0x1cbf28 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2199]! @ 0x897 │ │ │ │ - bleq 0x1cbec8 │ │ │ │ - blls 0x2851f8 │ │ │ │ + strmi pc, [r0, #2175]! @ 0x87f │ │ │ │ + bleq 0x1cbef8 │ │ │ │ + blls 0x285228 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10de4c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10de7c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259779,96 +259789,96 @@ │ │ │ │ stmdacc r1, {r0, r8, r9, fp, ip, sp} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fdaf0 │ │ │ │ + b 0x14fdb20 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcvs 0x0001f812 │ │ │ │ svcgt 0x0001f813 │ │ │ │ @ instruction: 0xf1bc44b4 │ │ │ │ svclt 0x00d20fff │ │ │ │ ldrbtcs r4, [pc], r6, ror #12 │ │ │ │ @ instruction: 0xf8002101 │ │ │ │ adcsmi r6, sl, #1, 30 │ │ │ │ @ instruction: 0xb111d1f0 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x2442f4 │ │ │ │ + bl 0x244324 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e2e8 │ │ │ │ + blne 0x78e318 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0x46044619 │ │ │ │ rsclt r3, lr, #32768 @ 0x8000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a01c6b │ │ │ │ - b 0x14cf320 │ │ │ │ + b 0x14cf350 │ │ │ │ @ instruction: 0xf04f06c6 │ │ │ │ svclt 0x00140000 │ │ │ │ @ instruction: 0x463300db │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0x1cbff4 │ │ │ │ + blvc 0x1cc024 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf5bc44bc │ │ │ │ svclt 0x00b43f80 │ │ │ │ andcs r4, r1, r6, ror #13 │ │ │ │ svc 0x0002f825 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ andcs fp, r1, #16, 2 │ │ │ │ andcs pc, r0, r9, asr #17 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e368 │ │ │ │ + blne 0x78e398 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7], {5} │ │ │ │ smlabbcs r0, r9, r6, r4 │ │ │ │ svcne 0x002e1f18 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14fdbec │ │ │ │ + b 0x14fdc1c │ │ │ │ ldrtmi r0, [ip], r4, asr #25 │ │ │ │ stmdaeq ip, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf852460c │ │ │ │ @ instruction: 0xf850eb04 │ │ │ │ - bl 0x5ddbc0 │ │ │ │ - bl 0x120ebec │ │ │ │ + bl 0x5ddbf0 │ │ │ │ + bl 0x120ec1c │ │ │ │ @ instruction: 0xf1be0e04 │ │ │ │ svclt 0x001c0f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8462101 │ │ │ │ strbmi r3, [r2, #-3844] @ 0xfffff0fc │ │ │ │ tstlt r1, sp, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strbmi r3, [r7, #-0]! │ │ │ │ - bl 0x2843f8 │ │ │ │ + bl 0x284428 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178e3ec │ │ │ │ + blne 0x178e41c │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vmlals.f32 s6, s14, s2 │ │ │ │ @@ -259876,15 +259886,15 @@ │ │ │ │ cdpne 8, 5, cr3, cr9, cr1, {0} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fdc74 │ │ │ │ + b 0x14fdca4 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ stmdaeq r2, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0001f912 │ │ │ │ cmnpeq pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ svcvs 0x0001f911 │ │ │ │ ldrmi r4, [ip, #1204] @ 0x4b4 │ │ │ │ @ instruction: 0x2701bfb8 │ │ │ │ @@ -259892,18 +259902,18 @@ │ │ │ │ svclt 0x00d20f7f │ │ │ │ cmncs pc, #103809024 @ 0x6300000 │ │ │ │ ldrmi r2, [r0, #1793] @ 0x701 │ │ │ │ svccc 0x0001f800 │ │ │ │ tstlt r7, sl, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x244484 │ │ │ │ + bl 0x2444b4 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e478 │ │ │ │ + blne 0x78e4a8 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpls 6, 0, cr4, cr9, cr5, {0} │ │ │ │ @@ -259912,24 +259922,24 @@ │ │ │ │ mrcne 8, 4, r7, cr9, cr15, {7} │ │ │ │ vrshr.u64 , q10, #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14fdd04 │ │ │ │ + b 0x14fdd34 │ │ │ │ strtmi r0, [r6], r6, asr #29 │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9322600 │ │ │ │ strbmi ip, [r3], -r2, lsl #22 │ │ │ │ svcge 0x0002f931 │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0xf51c44d4 │ │ │ │ svclt 0x00b84f00 │ │ │ │ - blle 0x2578dc │ │ │ │ + blle 0x25790c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ @ instruction: 0x4663bfb2 │ │ │ │ @ instruction: 0x2601463b │ │ │ │ @ instruction: 0xf820454a │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ @@ -259948,91 +259958,91 @@ │ │ │ │ svcne 0x0018468a │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fdd94 │ │ │ │ + b 0x14fddc4 │ │ │ │ strtmi r0, [ip], r4, asr #25 │ │ │ │ - bl 0x195e1c │ │ │ │ + bl 0x195e4c │ │ │ │ @ instruction: 0xf850070c │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf8524100 │ │ │ │ - bl 0x774d6c │ │ │ │ - b 0x14d196c │ │ │ │ - bl 0x11eb0f0 │ │ │ │ + bl 0x774d9c │ │ │ │ + b 0x14d199c │ │ │ │ + bl 0x11eb120 │ │ │ │ strmi r7, [lr, #1001] @ 0x3e9 │ │ │ │ stmdbeq r0, {r0, r1, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bedb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734100 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0x15fb44 │ │ │ │ + blle 0x15fb74 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84442ba │ │ │ │ mvnle r1, r4, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec0e5b0 │ │ │ │ + bl 0xfec0e5e0 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vstrls s6, [r7, #-4] │ │ │ │ strmi r4, [r9], r4, lsl #12 │ │ │ │ @ instruction: 0xf04f1e58 │ │ │ │ rsclt r0, lr, #0, 16 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14db5e8 │ │ │ │ + b 0x14db618 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ mcrne 6, 3, r4, cr5, cr6, {5} │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcgt 0x0001f812 │ │ │ │ @ instruction: 0xf8102100 │ │ │ │ - bl 0xff01de04 │ │ │ │ + bl 0xff01de34 │ │ │ │ svclt 0x00540c03 │ │ │ │ @ instruction: 0xf04f4661 │ │ │ │ @ instruction: 0xf8050801 │ │ │ │ adcsmi r1, sl, #1, 30 │ │ │ │ @ instruction: 0xf1b8d1f0 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r6, #-0]! │ │ │ │ - bl 0x244644 │ │ │ │ + bl 0x244674 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e638 │ │ │ │ + blne 0x78e668 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-16] │ │ │ │ cdpne 6, 9, cr4, cr8, cr9, {4} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fdebc │ │ │ │ + b 0x14fdeec │ │ │ │ ldrtmi r0, [r6], r5, asr #29 │ │ │ │ - bl 0x195d08 │ │ │ │ + bl 0x195d38 │ │ │ │ @ instruction: 0xf832070e │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ svccc 0x0002f830 │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ uqsaxmi fp, r1, r4 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x0002f825 │ │ │ │ @@ -260053,22 +260063,22 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcls 6, cr4, [r6, #-16] │ │ │ │ @ instruction: 0xf1a34688 │ │ │ │ rsclt r0, lr, #4, 28 @ 0x40 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14db6ec │ │ │ │ + b 0x14db71c │ │ │ │ svclt 0x001406c6 │ │ │ │ vstmiaeq r5, {s29-s107} │ │ │ │ svcne 0x000546b4 │ │ │ │ streq lr, [ip, -r2, lsl #22] │ │ │ │ @ instruction: 0xf8522000 │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ - bne 0x17d5f14 │ │ │ │ + bne 0x17d5f44 │ │ │ │ tsteq r1, r1, ror #22 │ │ │ │ svclt 0x00bc2900 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ svccc 0x0004f845 │ │ │ │ ldrhle r4, [r0, #42]! @ 0x2a │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ @@ -260088,23 +260098,23 @@ │ │ │ │ cdpne 8, 5, cr3, cr9, cr1, {0} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fdfc4 │ │ │ │ + b 0x14fdff4 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0001f912 │ │ │ │ cmnpeq pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ svcvs 0x0001f911 │ │ │ │ @ instruction: 0x0c06ebac │ │ │ │ svclt 0x00b8459c │ │ │ │ - blle 0x257f98 │ │ │ │ + blle 0x257fc8 │ │ │ │ svceq 0x007ff1bc │ │ │ │ @ instruction: 0x4663bfd2 │ │ │ │ smlsdxcs r1, pc, r3, r2 @ │ │ │ │ @ instruction: 0xf8004542 │ │ │ │ mvnle r3, r1, lsl #30 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @@ -260125,15 +260135,15 @@ │ │ │ │ mrcne 8, 4, r7, cr9, cr15, {7} │ │ │ │ vrshr.u64 , q10, #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14fe058 │ │ │ │ + b 0x14fe088 │ │ │ │ strtmi r0, [r6], r6, asr #29 │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9322600 │ │ │ │ strbmi ip, [r3], -r2, lsl #22 │ │ │ │ svcge 0x0002f931 │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0x0c0aebac │ │ │ │ @@ -260143,58 +260153,58 @@ │ │ │ │ svclt 0x00b24f00 │ │ │ │ ldrtmi r4, [fp], -r3, ror #12 │ │ │ │ strbmi r2, [sl, #-1537] @ 0xfffff9ff │ │ │ │ svccc 0x0002f820 │ │ │ │ tstlt r6, r7, ror #3 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ ldrbmi r3, [r4, #-0]! │ │ │ │ - bl 0x284870 │ │ │ │ + bl 0x2848a0 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178e864 │ │ │ │ + blne 0x178e894 │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {6} │ │ │ │ svcne 0x0018468a │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fe0e8 │ │ │ │ + b 0x14fe118 │ │ │ │ strtmi r0, [ip], r4, asr #25 │ │ │ │ - bl 0x196170 │ │ │ │ + bl 0x1961a0 │ │ │ │ @ instruction: 0xf852070c │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf8504100 │ │ │ │ - bl 0xfedf60c0 │ │ │ │ - b 0x14d1cd8 │ │ │ │ - bl 0x19eb444 │ │ │ │ + bl 0xfedf60f0 │ │ │ │ + b 0x14d1d08 │ │ │ │ + bl 0x19eb474 │ │ │ │ strmi r7, [lr, #1001] @ 0x3e9 │ │ │ │ stmdbeq r0, {r0, r1, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bedb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734100 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0x15fe98 │ │ │ │ + blle 0x15fec8 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84442ba │ │ │ │ mvnle r1, r4, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec0e904 │ │ │ │ + bl 0xfec0e934 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -260202,55 +260212,55 @@ │ │ │ │ strmi r4, [r9], r4, lsl #12 │ │ │ │ smlsdcs r0, r8, lr, r1 │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fe18c │ │ │ │ + b 0x14fe1bc │ │ │ │ ldrtmi r0, [r6], r5, asr #29 │ │ │ │ - bl 0x195ed8 │ │ │ │ + bl 0x195f08 │ │ │ │ @ instruction: 0xf812080e │ │ │ │ tstcs r0, r1, lsl #30 │ │ │ │ svccc 0x0001f910 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ strcs fp, [r1, -r8, asr #30] │ │ │ │ @ instruction: 0xf1bcd405 │ │ │ │ svclt 0x00d20fff │ │ │ │ mvnscs r4, r1, ror #12 │ │ │ │ strbmi r2, [r2, #-1793] @ 0xfffff8ff │ │ │ │ svcne 0x0001f805 │ │ │ │ tstlt r7, fp, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r6, #-0]! │ │ │ │ - bl 0x24499c │ │ │ │ + bl 0x2449cc │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e990 │ │ │ │ + blne 0x78e9c0 │ │ │ │ mvnsle r4, #536870923 @ 0x2000000b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ cdpne 6, 9, cr4, cr8, cr10, {4} │ │ │ │ rsclt r2, r6, #0, 14 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14db5c0 │ │ │ │ + b 0x14db5f0 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ mcrne 6, 5, r4, cr12, cr6, {5} │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blcc 0x1cc698 │ │ │ │ + blcc 0x1cc6c8 │ │ │ │ @ instruction: 0xf9302100 │ │ │ │ @ instruction: 0xf64fcf02 │ │ │ │ - bl 0x82c9d8 │ │ │ │ + bl 0x82ca08 │ │ │ │ svclt 0x00480c03 │ │ │ │ strle r2, [r5], #-1793 @ 0xfffff8ff │ │ │ │ svccc 0x0080f5bc │ │ │ │ @ instruction: 0x4661bfb2 │ │ │ │ strcs r4, [r1, -r1, asr #12] │ │ │ │ @ instruction: 0xf824454a │ │ │ │ mvnle r1, r2, lsl #30 │ │ │ │ @@ -260271,23 +260281,23 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x0018468b │ │ │ │ rsclt r4, r5, #203423744 @ 0xc200000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf04f3401 │ │ │ │ - b 0x14dce4c │ │ │ │ + b 0x14dce7c │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ svcne 0x003446ae │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svccc 0x0004f850 │ │ │ │ @ instruction: 0xf8522100 │ │ │ │ - bl 0x60127c │ │ │ │ - b 0x14d16a0 │ │ │ │ + bl 0x6012ac │ │ │ │ + b 0x14d16d0 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strbmi sp, [r1, #2823]! @ 0xb07 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ movweq lr, #15226 @ 0x3b7a │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf04fda01 │ │ │ │ @@ -260312,85 +260322,85 @@ │ │ │ │ stmdacc r1, {r0, r8, r9, fp, ip, sp} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fe344 │ │ │ │ + b 0x14fe374 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcvs 0x0001f912 │ │ │ │ svcgt 0x0001f813 │ │ │ │ @ instruction: 0xf1bc44b4 │ │ │ │ svclt 0x00d20f7f │ │ │ │ ldrbtcs r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0xf8002101 │ │ │ │ adcsmi r6, sl, #1, 30 │ │ │ │ @ instruction: 0xb111d1f0 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x244b48 │ │ │ │ + bl 0x244b78 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78eb3c │ │ │ │ + blne 0x78eb6c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0x46044619 │ │ │ │ rsclt r3, lr, #32768 @ 0x8000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a01c6b │ │ │ │ - b 0x14cfb74 │ │ │ │ + b 0x14cfba4 │ │ │ │ @ instruction: 0xf04f06c6 │ │ │ │ svclt 0x00140000 │ │ │ │ @ instruction: 0x463300db │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0x1ccc48 │ │ │ │ + blvc 0x1ccc78 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf5bc44bc │ │ │ │ svclt 0x00b44f00 │ │ │ │ andcs r4, r1, r6, ror #13 │ │ │ │ svc 0x0002f825 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ andcs fp, r1, #16, 2 │ │ │ │ andcs pc, r0, r9, asr #17 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78ebbc │ │ │ │ + blne 0x78ebec │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7], {6} │ │ │ │ svcne 0x00184689 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fe440 │ │ │ │ + b 0x14fe470 │ │ │ │ strtmi r0, [lr], r4, asr #29 │ │ │ │ - bl 0x1964c8 │ │ │ │ + bl 0x1964f8 │ │ │ │ @ instruction: 0xf852070e │ │ │ │ @ instruction: 0xf06f3b04 │ │ │ │ @ instruction: 0xf8504100 │ │ │ │ - bl 0x842418 │ │ │ │ - b 0x14d1818 │ │ │ │ + bl 0x842448 │ │ │ │ + b 0x14d1848 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ @ instruction: 0xf1bc0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00b40300 │ │ │ │ @ instruction: 0xf04f4661 │ │ │ │ @ instruction: 0xf8440801 │ │ │ │ adcsmi r1, sl, #4, 30 │ │ │ │ @@ -260413,23 +260423,23 @@ │ │ │ │ andeq pc, r8, r3, lsr #3 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14fe4dc │ │ │ │ + b 0x14fe50c │ │ │ │ ldrtmi r0, [r8], r4, asr #29 │ │ │ │ @ instruction: 0x46be46f0 │ │ │ │ @ instruction: 0xf1a64490 │ │ │ │ @ instruction: 0xf8500408 │ │ │ │ tstcs r0, r8, lsl #30 │ │ │ │ andge lr, r0, #220, 18 @ 0x370000 │ │ │ │ stceq 1, cr15, [r8], {12} │ │ │ │ - bl 0x5e89bc │ │ │ │ + bl 0x5e89ec │ │ │ │ cmnmi sl, sl, lsl #6 │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ svclt 0x00182900 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svccc 0x0008f844 │ │ │ │ sadd16mi fp, sl, ip │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -260444,15 +260454,15 @@ │ │ │ │ movweq lr, #27566 @ 0x6bae │ │ │ │ ldmle r9!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - blcc 0x32013c │ │ │ │ + blcc 0x32016c │ │ │ │ @ instruction: 0xf1a0b083 │ │ │ │ @ instruction: 0xf04f0c08 │ │ │ │ strmi r0, [r2], r0, lsl #18 │ │ │ │ stcls 6, cr4, [ip], {179} @ 0xb3 │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -260466,27 +260476,27 @@ │ │ │ │ tstcs r0, r8, lsl #30 │ │ │ │ @ instruction: 0x460f6815 │ │ │ │ andcc r6, r8, #5636096 @ 0x560000 │ │ │ │ ldmdavs r8, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ stmdaeq r0, {r1, r2, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #10497 @ 0x2901 │ │ │ │ - bl 0x1a95600 │ │ │ │ + bl 0x1a95630 │ │ │ │ @ instruction: 0xf84c0700 │ │ │ │ ldrbmi r1, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ andvc pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r0], -r0, lsl #2 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ andle r4, r7, #-805306360 @ 0xd0000008 │ │ │ │ strcs r4, [r0], -r5, lsl #8 │ │ │ │ stmia r5!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0xbe8594 │ │ │ │ + bne 0xbe85c4 │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -260494,46 +260504,46 @@ │ │ │ │ @ instruction: 0xf06fb083 │ │ │ │ @ instruction: 0xf1a34800 │ │ │ │ ldrmi r0, [r4], r8, lsl #20 │ │ │ │ rsclt r9, r9, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1012d02 │ │ │ │ svclt 0x00180101 │ │ │ │ - b 0x14dbdd0 │ │ │ │ + b 0x14dbe00 │ │ │ │ svclt 0x001601c1 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ ldrbtmi r4, [r7], -pc, lsl #12 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ svclt 0x00084417 │ │ │ │ @ instruction: 0xf8cd468e │ │ │ │ @ instruction: 0xf85ae004 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ ldmne r2, {r3, sl, fp, ip, sp}^ │ │ │ │ stccc 8, cr15, [r4], {92} @ 0x5c │ │ │ │ ldrdlt pc, [r4], -sl │ │ │ │ streq lr, [r3], #-2891 @ 0xfffff4b5 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ - bleq 0x209434 │ │ │ │ - b 0x9deb98 │ │ │ │ - blcs 0x10f63c │ │ │ │ + bleq 0x209464 │ │ │ │ + b 0x9debc8 │ │ │ │ + blcs 0x10f66c │ │ │ │ movweq lr, #60015 @ 0xea6f │ │ │ │ @ instruction: 0x461abfb8 │ │ │ │ svccs 0x0008f845 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ @ instruction: 0x2601bfbc │ │ │ │ ldrmi r4, [ip, #1652]! @ 0x674 │ │ │ │ bicsle r6, ip, ip, rrx │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdble r8, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1158 @ 0xfffffb7a │ │ │ │ stmia lr!, {r8, sl, sp}^ │ │ │ │ - bl 0xfec9fe50 │ │ │ │ + bl 0xfec9fe80 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -260541,66 +260551,66 @@ │ │ │ │ @ instruction: 0xf06fb083 │ │ │ │ @ instruction: 0xf1a34800 │ │ │ │ ldrmi r0, [r4], r8, lsl #20 │ │ │ │ rsclt r9, r9, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1012d02 │ │ │ │ svclt 0x00180101 │ │ │ │ - b 0x14dbe8c │ │ │ │ + b 0x14dbebc │ │ │ │ svclt 0x001601c1 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ ldrbtmi r4, [r7], -pc, lsl #12 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ svclt 0x00084417 │ │ │ │ @ instruction: 0xf8cd468e │ │ │ │ @ instruction: 0xf85ae004 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ - bne 0xfe79dad0 │ │ │ │ + bne 0xfe79db00 │ │ │ │ stccc 8, cr15, [r4], {92} @ 0x5c │ │ │ │ ldrdlt pc, [r4], -sl │ │ │ │ streq lr, [fp], #-2915 @ 0xfffff49d │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ - bleq 0x2094f0 │ │ │ │ - b 0x1dec54 │ │ │ │ - blcs 0x10f6f8 │ │ │ │ + bleq 0x209520 │ │ │ │ + b 0x1dec84 │ │ │ │ + blcs 0x10f728 │ │ │ │ movweq lr, #60015 @ 0xea6f │ │ │ │ @ instruction: 0x461abfb8 │ │ │ │ svccs 0x0008f845 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ @ instruction: 0x2601bfbc │ │ │ │ ldrmi r4, [ip, #1652]! @ 0x674 │ │ │ │ bicsle r6, ip, ip, rrx │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdble r8, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1158 @ 0xfffffb7a │ │ │ │ stmia lr!, {r8, sl, sp}^ │ │ │ │ - bl 0xfec9ff0c │ │ │ │ + bl 0xfec9ff3c │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf04f468b │ │ │ │ addlt r0, r5, r0, lsl #20 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscslt r9, r4, #14, 28 @ 0xe0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dc344 │ │ │ │ + b 0x14dc374 │ │ │ │ stmib sp, {r2, r6, r7, sl}^ │ │ │ │ svclt 0x00154002 │ │ │ │ vstmiaeq r6, {s29-s107} │ │ │ │ strbtmi r4, [r1], r1, lsr #13 │ │ │ │ - bl 0x3605e4 │ │ │ │ + bl 0x360614 │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf1a3c004 │ │ │ │ and r0, sp, r8, lsl #24 │ │ │ │ stmdaeq r8, {r0, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fd004 │ │ │ │ @ instruction: 0xf04f30ff │ │ │ │ strmi r0, [r7], -r1, lsl #20 │ │ │ │ @@ -260608,19 +260618,19 @@ │ │ │ │ @ instruction: 0xf8ce428a │ │ │ │ eorle r7, r2, r4 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x5600e9d2 │ │ │ │ andcc r4, r8, #202375168 @ 0xc100000 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ - bl 0x1695034 │ │ │ │ + bl 0x1695064 │ │ │ │ svclt 0x00280703 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xff8d97a0 │ │ │ │ - bl 0x19df534 │ │ │ │ + ble 0xff8d97d0 │ │ │ │ + bl 0x19df564 │ │ │ │ adcmi r0, r5, #201326593 @ 0xc000001 │ │ │ │ movweq lr, #15222 @ 0x3b76 │ │ │ │ andcs sp, r0, r0, ror #5 │ │ │ │ svceq 0x0008f84e │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ addmi r0, sl, #4096 @ 0x1000 │ │ │ │ andvc pc, r4, lr, asr #17 │ │ │ │ @@ -260628,23 +260638,23 @@ │ │ │ │ stmdals r3, {r0, sl, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ andle r4, r8, #164, 10 @ 0x29000000 │ │ │ │ strcs r4, [r0], -r4, lsl #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec287ec │ │ │ │ + bl 0xfec2881c │ │ │ │ adcmi r0, r3, #0, 6 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - blcc 0x32043c │ │ │ │ + blcc 0x32046c │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ @ instruction: 0xf04f0c08 │ │ │ │ @ instruction: 0xf06f0b00 │ │ │ │ @ instruction: 0x9c0e4a00 │ │ │ │ streq lr, [r2], -sp, asr #19 │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ @@ -260656,110 +260666,110 @@ │ │ │ │ ldrmi r4, [r1], #1549 @ 0x60d │ │ │ │ smlabtpl r0, sp, r9, lr │ │ │ │ svcne 0x0008f853 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x0700e9d2 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf8d33208 │ │ │ │ - b 0x1d06c64 │ │ │ │ - bl 0xfeb90c58 │ │ │ │ + b 0x1d06c94 │ │ │ │ + bl 0xfeb90c88 │ │ │ │ strmi r0, [r8, #1031] @ 0x407 │ │ │ │ streq lr, [lr], #-2932 @ 0xfffff48c │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #11009 @ 0x2b01 │ │ │ │ - bl 0x1494ca4 │ │ │ │ + bl 0x1494cd4 │ │ │ │ @ instruction: 0xf84c0507 │ │ │ │ strbmi r6, [sl, #-3848] @ 0xfffff0f8 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldmib sp, {r8, ip, lr}^ │ │ │ │ @ instruction: 0xf1bb0602 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorsvs r2, r3, r1, lsl #6 │ │ │ │ stmdble r7, {r0, r3, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r5, lsl #8 │ │ │ │ stmia r5!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0xbe88a4 │ │ │ │ + bne 0xbe88d4 │ │ │ │ mvnsle r4, #-1342177272 @ 0xb0000008 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003301 │ │ │ │ - b 0x14de0c8 │ │ │ │ - b 0x14cffe0 │ │ │ │ + b 0x14de0f8 │ │ │ │ + b 0x14d0010 │ │ │ │ svclt 0x001425a2 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ stmdbcc r1, {r1, r2, r5, r7, r9, sl, lr} │ │ │ │ streq lr, [lr], -ip, lsl #22 │ │ │ │ svccc 0x0001f911 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r6, #-299]! @ 0xfffffed5 │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ stmdble r8, {r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ - blvc 0x30a37c │ │ │ │ - blvc 0x1c9f90 │ │ │ │ + blvc 0x30a3ac │ │ │ │ + blvc 0x1c9fc0 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 d27, #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dc13c │ │ │ │ - b 0x14d77c4 │ │ │ │ + b 0x14dc16c │ │ │ │ + b 0x14d77f4 │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ @ instruction: 0xf9311943 │ │ │ │ @ instruction: 0xf9b0ef02 │ │ │ │ - blx 0x14bed54 │ │ │ │ + blx 0x14bed84 │ │ │ │ ldrbtmi pc, [r4], #3586 @ 0xe02 @ │ │ │ │ - blgt 0x1ccddc │ │ │ │ + blgt 0x1cce0c │ │ │ │ mvnsle r4, r3, lsl #5 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x30a3e4 │ │ │ │ + blvc 0x30a414 │ │ │ │ vstmia r3!, {s2-s234} │ │ │ │ ldmdane sl, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ - blx 0x18fc254 │ │ │ │ + blx 0x18fc284 │ │ │ │ @ instruction: 0xf1bcfe82 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ - b 0x14fea04 │ │ │ │ + b 0x14fea34 │ │ │ │ ldrbtmi r0, [r4], ip, asr #25 │ │ │ │ streq lr, [ip], #-2816 @ 0xfffff500 │ │ │ │ svccc 0x0004f851 │ │ │ │ tstmi r3, r5, lsl #16 │ │ │ │ @ instruction: 0xf840442b │ │ │ │ adcmi r3, r0, #4, 22 @ 0x1000 │ │ │ │ strbmi sp, [r6, #502]! @ 0x1f6 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec2d9f8 │ │ │ │ + bl 0xfec2da28 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -260777,104 +260787,104 @@ │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ svccc 0x0008f85e │ │ │ │ stmdaeq r0!, {r2, r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdls lr, [r0, -r0] │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ - blx 0x2cd64c │ │ │ │ + blx 0x2cd67c │ │ │ │ @ instruction: 0xf808fa42 │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ - b 0x11febb0 │ │ │ │ - blx 0x118fa74 │ │ │ │ - bl 0x60b688 │ │ │ │ + b 0x11febe0 │ │ │ │ + blx 0x118faa4 │ │ │ │ + bl 0x60b6b8 │ │ │ │ @ instruction: 0xf8400309 │ │ │ │ - bl 0x115de80 │ │ │ │ + bl 0x115deb0 │ │ │ │ adcsmi r0, r8, #536870912 @ 0x20000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcmi sp, r5, #-2147483593 @ 0x80000037 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0xa18a74 │ │ │ │ + bne 0xa18aa4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003301 │ │ │ │ - b 0x14de2a4 │ │ │ │ - b 0x14d01bc │ │ │ │ + b 0x14de2d4 │ │ │ │ + b 0x14d01ec │ │ │ │ svclt 0x001425a2 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ stmdbcc r1, {r1, r2, r5, r7, r9, sl, lr} │ │ │ │ streq lr, [lr], -ip, lsl #22 │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r6, #-299]! @ 0xfffffed5 │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ stmdble r8, {r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ - blvc 0x2ca558 │ │ │ │ - blvc 0x1ca16c │ │ │ │ + blvc 0x2ca588 │ │ │ │ + blvc 0x1ca19c │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ vbic.i32 d27, #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dc314 │ │ │ │ - b 0x14d799c │ │ │ │ + b 0x14dc344 │ │ │ │ + b 0x14d79cc │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ @ instruction: 0x0c05eb00 │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ ldrbtmi r4, [r3], #-275 @ 0xfffffeed │ │ │ │ - blcc 0x1ccfb4 │ │ │ │ + blcc 0x1ccfe4 │ │ │ │ mvnsle r4, r4, lsl #11 │ │ │ │ stmdble r8, {r2, r3, r5, r7, r9, lr} │ │ │ │ - ldc 6, cr4, [pc, #396] @ 0x10f0cc │ │ │ │ - bne 0xffb6db60 │ │ │ │ - blvc 0x1ca1d4 │ │ │ │ + ldc 6, cr4, [pc, #396] @ 0x10f0fc │ │ │ │ + bne 0xffb6db90 │ │ │ │ + blvc 0x1ca204 │ │ │ │ addsmi r1, r4, #5898240 @ 0x5a0000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ - blx 0x18fc42c │ │ │ │ + blx 0x18fc45c │ │ │ │ @ instruction: 0xf1bcfe82 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ - b 0x14febdc │ │ │ │ + b 0x14fec0c │ │ │ │ ldrbtmi r0, [r4], ip, asr #25 │ │ │ │ streq lr, [ip], #-2816 @ 0xfffff500 │ │ │ │ svccc 0x0004f851 │ │ │ │ sbcsmi r6, r3, r5, lsl #16 │ │ │ │ @ instruction: 0xf840442b │ │ │ │ adcmi r3, r0, #4, 22 @ 0x1000 │ │ │ │ strbmi sp, [r6, #502]! @ 0x1f6 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec2dbd0 │ │ │ │ + bl 0xfec2dc00 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -260884,120 +260894,120 @@ │ │ │ │ @ instruction: 0xf1beb2d4 │ │ │ │ @ instruction: 0xf1040f02 │ │ │ │ svclt 0x00180401 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vstmiacs r2!, {s28-s106} │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ smlatbeq r8, r1, r1, pc @ │ │ │ │ - b 0x14fec4c │ │ │ │ + b 0x14fec7c │ │ │ │ strtmi r0, [r6], lr, asr #29 │ │ │ │ streq lr, [lr, -r0, lsl #22] │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ - beq 0x94b6bc │ │ │ │ + beq 0x94b6ec │ │ │ │ svccc 0x0008f851 │ │ │ │ @ instruction: 0xf8d06805 │ │ │ │ - blx 0x9ef028 │ │ │ │ + blx 0x9ef058 │ │ │ │ stmdavs sl, {r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf906fa02 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @ instruction: 0xf90afa22 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ @ instruction: 0xf840195b │ │ │ │ - bl 0x131dc58 │ │ │ │ + bl 0x131dc88 │ │ │ │ adcsmi r0, r8, #536870912 @ 0x20000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ ldrbmi sp, [r4, #-484]! @ 0xfffffe1c │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec98c4c │ │ │ │ + bl 0xfec98c7c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0x128c5c │ │ │ │ + bl 0x128c8c │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbc84 │ │ │ │ - b 0x14d7b0c │ │ │ │ + b 0x14dbcb4 │ │ │ │ + b 0x14d7b3c │ │ │ │ @ instruction: 0xf10104c4 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr5, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ @ instruction: 0xf9111e42 │ │ │ │ addmi r3, lr, #1, 30 │ │ │ │ vpmax.u8 , , │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ cmneq r3, #14336 @ 0x3800 │ │ │ │ svccc 0x0001f802 │ │ │ │ strbmi sp, [r4, #-499]! @ 0xfffffe0d │ │ │ │ - bl 0x1454d8 │ │ │ │ - ldc 3, cr0, [pc, #48] @ 0x10f0ec │ │ │ │ + bl 0x145508 │ │ │ │ + ldc 3, cr0, [pc, #48] @ 0x10f11c │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7adccc │ │ │ │ + bne 0x7adcfc │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbcfc │ │ │ │ - b 0x14d7b84 │ │ │ │ + b 0x14dbd2c │ │ │ │ + b 0x14d7bb4 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ cdpne 6, 8, cr4, cr2, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x1cd5d8 │ │ │ │ - blx 0x11dfb50 │ │ │ │ + blcc 0x1cd608 │ │ │ │ + blx 0x11dfb80 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x492924 │ │ │ │ + bl 0x492954 │ │ │ │ @ instruction: 0xf8220363 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2ca7b0 │ │ │ │ - blvc 0x1ca3c4 │ │ │ │ + blvc 0x2ca7e0 │ │ │ │ + blvc 0x1ca3f4 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbd6c │ │ │ │ - b 0x14d7bf4 │ │ │ │ + b 0x14dbd9c │ │ │ │ + b 0x14d7c24 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ svcne 0x000246a4 │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x24d2c8 │ │ │ │ - blx 0x11dfbc0 │ │ │ │ + blcc 0x24d2f8 │ │ │ │ + blx 0x11dfbf0 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x492994 │ │ │ │ + bl 0x4929c4 │ │ │ │ @ instruction: 0xf8420363 │ │ │ │ mvnsle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2ca820 │ │ │ │ - blvc 0x1ca434 │ │ │ │ + blvc 0x2ca850 │ │ │ │ + blvc 0x1ca464 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -261011,79 +261021,79 @@ │ │ │ │ svclt 0x00144606 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf10246ae │ │ │ │ @ instruction: 0xf1c23cff │ │ │ │ stmdacc r8, {r0, r5, sl} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x94b8f4 │ │ │ │ + beq 0x94b924 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf90cfa42 │ │ │ │ - blx 0x3cdb18 │ │ │ │ + blx 0x3cdb48 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ stmdaeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vpmax.s8 d15, d4, d2 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - b 0x11fef84 │ │ │ │ + b 0x11fefb4 │ │ │ │ @ instruction: 0xf003030a │ │ │ │ ldmdaeq fp, {r0, r9}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf840189b │ │ │ │ @ instruction: 0xf1483f08 │ │ │ │ addmi r0, pc, #0, 6 │ │ │ │ bicsle r6, sp, r3, asr #32 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec8f658 │ │ │ │ + bl 0xfec8f688 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strmi r3, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ - b 0x14feed8 │ │ │ │ + b 0x14fef08 │ │ │ │ strtmi r0, [ip], r3, asr #25 │ │ │ │ @ instruction: 0x1e503901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ svccc 0x0001f811 │ │ │ │ - blx 0x11dfcd8 │ │ │ │ + blx 0x11dfd08 │ │ │ │ @ instruction: 0xf003f300 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ ldrmi r0, [r3], #-838 @ 0xfffffcba │ │ │ │ svccc 0x0001f80e │ │ │ │ strbmi sp, [r5, #-498]! @ 0xfffffe0e │ │ │ │ - bl 0x2456d8 │ │ │ │ + bl 0x245708 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f6cc │ │ │ │ + blne 0x78f6fc │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strmi r3, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ - b 0x14fef48 │ │ │ │ + b 0x14fef78 │ │ │ │ strtmi r0, [ip], r3, asr #25 │ │ │ │ @ instruction: 0xf1a41e50 │ │ │ │ - bl 0x152b0c │ │ │ │ + bl 0x152b3c │ │ │ │ @ instruction: 0xf831060c │ │ │ │ addmi r3, lr, #2048 @ 0x800 │ │ │ │ vpmax.u8 , q0, │ │ │ │ andeq pc, r1, #3 │ │ │ │ movteq pc, #58307 @ 0xe3c3 @ │ │ │ │ @ instruction: 0xf82e4413 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ @@ -261096,31 +261106,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbf5c │ │ │ │ - b 0x14d7de4 │ │ │ │ + b 0x14dbf8c │ │ │ │ + b 0x14d7e14 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ svcne 0x000246a4 │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x24d4b8 │ │ │ │ - blx 0x9dfdb0 │ │ │ │ + blcc 0x24d4e8 │ │ │ │ + blx 0x9dfde0 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x492b84 │ │ │ │ + bl 0x492bb4 │ │ │ │ @ instruction: 0xf8420353 │ │ │ │ mvnsle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2caa10 │ │ │ │ - blvc 0x1ca624 │ │ │ │ + blvc 0x2caa40 │ │ │ │ + blvc 0x1ca654 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ @@ -261135,55 +261145,55 @@ │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr0, cr12, {5} │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ stmdaeq ip, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r1, -r2, asr #3]! │ │ │ │ strteq pc, [r1], #-418 @ 0xfffffe5e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - blx 0x19b818 │ │ │ │ + blx 0x19b848 │ │ │ │ sbcmi pc, r3, r7, lsl #18 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @ instruction: 0xf904fa22 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - b 0x14df714 │ │ │ │ + b 0x14df744 │ │ │ │ @ instruction: 0xf0030953 │ │ │ │ - b 0x1350018 │ │ │ │ + b 0x1350048 │ │ │ │ ldmdaeq r2, {r1, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ movweq lr, #15129 @ 0x3b19 │ │ │ │ svccc 0x0008f84e │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ mvnle r2, r4 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec0f844 │ │ │ │ + bl 0xfec0f874 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc06c │ │ │ │ - b 0x14d7ef4 │ │ │ │ + b 0x14dc09c │ │ │ │ + b 0x14d7f24 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ cdpne 6, 5, cr4, cr6, cr14, {5} │ │ │ │ cdpne 6, 4, cr4, cr2, cr4, {0} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svcgt 0x0001f911 │ │ │ │ svceq 0x0001f812 │ │ │ │ - blx 0x141fecc │ │ │ │ + blx 0x141fefc │ │ │ │ @ instruction: 0xf00cfc06 │ │ │ │ - bl 0x1d009c │ │ │ │ + bl 0x1d00cc │ │ │ │ strmi r0, [r3], #-876 @ 0xfffffc94 │ │ │ │ mvnsle r7, r3, lsl r0 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -261191,54 +261201,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc0dc │ │ │ │ - b 0x14d7f64 │ │ │ │ + b 0x14dc10c │ │ │ │ + b 0x14d7f94 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r4, [r4], -lr, lsr #13 │ │ │ │ - bl 0x156ef8 │ │ │ │ + bl 0x156f28 │ │ │ │ @ instruction: 0xf931070e │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ addmi r0, pc, #2, 30 │ │ │ │ stc2 10, cr15, [r6], {76} @ 0x4c @ │ │ │ │ movweq pc, #4108 @ 0x100c @ │ │ │ │ cmneq ip, #3072 @ 0xc00 │ │ │ │ andshi r4, r3, r3, lsl #8 │ │ │ │ ldrbmi sp, [r5, #-497]! @ 0xfffffe0f │ │ │ │ - bl 0x245934 │ │ │ │ + bl 0x245964 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f928 │ │ │ │ + blne 0x78f958 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc14c │ │ │ │ - b 0x14d7fd4 │ │ │ │ + b 0x14dc17c │ │ │ │ + b 0x14d8004 │ │ │ │ strmi r0, [r4], -r5, asr #11 │ │ │ │ - b 0x14ff1a4 │ │ │ │ + b 0x14ff1d4 │ │ │ │ strtmi r0, [lr], r3, asr #29 │ │ │ │ stmdacc r4, {r1, r2, r4, r6, r9, sl, fp, ip} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - blcc 0x24d6a8 │ │ │ │ + blcc 0x24d6d8 │ │ │ │ svccs 0x0004f850 │ │ │ │ - blx 0x11dffa8 │ │ │ │ + blx 0x11dffd8 │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ - bl 0x412578 │ │ │ │ + bl 0x4125a8 │ │ │ │ ldrmi r0, [r3], #-867 @ 0xfffffc9d │ │ │ │ mvnsle r6, r3 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -261257,31 +261267,31 @@ │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ sbceq fp, r0, r8, lsl pc │ │ │ │ strteq pc, [r1], #-450 @ 0xfffffe3e │ │ │ │ stceq 1, cr15, [r8], {166} @ 0xa6 │ │ │ │ ldmib r1, {r0, r1, r2, r3, fp, ip}^ │ │ │ │ @ instruction: 0xf1be3200 │ │ │ │ @ instruction: 0xf1010a20 │ │ │ │ - blx 0x18fa00 │ │ │ │ - blx 0xa0d5f4 │ │ │ │ - b 0x120c220 │ │ │ │ - blx 0x119020c │ │ │ │ + blx 0x18fa30 │ │ │ │ + blx 0xa0d624 │ │ │ │ + b 0x120c250 │ │ │ │ + blx 0x119023c │ │ │ │ svclt 0x0058fa0a │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ svchi 0x0008f85c │ │ │ │ @ instruction: 0xf90efa42 │ │ │ │ - beq 0x18b60c │ │ │ │ - b 0x11d1770 │ │ │ │ - b 0x14ec52c │ │ │ │ - bl 0x5cffb0 │ │ │ │ + beq 0x18b63c │ │ │ │ + b 0x11d17a0 │ │ │ │ + b 0x14ec55c │ │ │ │ + bl 0x5cffe0 │ │ │ │ @ instruction: 0xf142030a │ │ │ │ - bl 0x70fe14 │ │ │ │ + bl 0x70fe44 │ │ │ │ @ instruction: 0xf8cc0303 │ │ │ │ @ instruction: 0xf8dc3000 │ │ │ │ - bl 0x119b630 │ │ │ │ + bl 0x119b660 │ │ │ │ addmi r0, pc, #805306368 @ 0x30000000 │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ addmi sp, r5, #-1073741772 @ 0xc0000034 │ │ │ │ ldrtmi sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @@ -261291,50 +261301,50 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc26c │ │ │ │ - b 0x14d80f4 │ │ │ │ + b 0x14dc29c │ │ │ │ + b 0x14d8124 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ cdpne 6, 5, cr4, cr6, cr14, {5} │ │ │ │ cdpne 6, 4, cr4, cr2, cr4, {0} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x11e00cc │ │ │ │ + blx 0x11e00fc │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ strmi r0, [r4], #1 │ │ │ │ movteq pc, #25539 @ 0x63c3 @ │ │ │ │ andsvc r4, r3, r3, ror #8 │ │ │ │ ldrbmi sp, [r5, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x245ac8 │ │ │ │ + bl 0x245af8 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78fabc │ │ │ │ + blne 0x78faec │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc2e0 │ │ │ │ - b 0x14d8168 │ │ │ │ + b 0x14dc310 │ │ │ │ + b 0x14d8198 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r4, [r4], -lr, lsr #13 │ │ │ │ - bl 0x1570fc │ │ │ │ + bl 0x15712c │ │ │ │ @ instruction: 0xf831070e │ │ │ │ @ instruction: 0xf8323b02 │ │ │ │ addmi r0, pc, #2, 30 │ │ │ │ vpmax.u8 , q3, │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ vraddhn.i16 d20, , q2 │ │ │ │ strbtmi r0, [r3], #-846 @ 0xfffffcb2 │ │ │ │ @@ -261348,26 +261358,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc350 │ │ │ │ - b 0x14d81d8 │ │ │ │ + b 0x14dc380 │ │ │ │ + b 0x14d8208 │ │ │ │ strmi r0, [r4], -r5, asr #11 │ │ │ │ - b 0x14ff3a8 │ │ │ │ + b 0x14ff3d8 │ │ │ │ strtmi r0, [lr], r3, asr #29 │ │ │ │ stmdacc r4, {r1, r2, r4, r6, r9, sl, fp, ip} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - blcc 0x24d8ac │ │ │ │ + blcc 0x24d8dc │ │ │ │ svccs 0x0004f850 │ │ │ │ - blx 0x9e01ac │ │ │ │ + blx 0x9e01dc │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ - bl 0x41277c │ │ │ │ + bl 0x4127ac │ │ │ │ ldrmi r0, [r3], #-851 @ 0xfffffcad │ │ │ │ mvnsle r6, r3 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -261387,63 +261397,63 @@ │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr0, cr14, {5} │ │ │ │ stceq 1, cr15, [r8], {166} @ 0xa6 │ │ │ │ stmdaeq lr, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r1, -r2, asr #3]! │ │ │ │ strteq pc, [r1], #-418 @ 0xfffffe5e │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ - blx 0x1dbc08 │ │ │ │ + blx 0x1dbc38 │ │ │ │ sbcmi pc, r2, r7, lsl #18 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf904fa23 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ - b 0x14dfb08 │ │ │ │ + b 0x14dfb38 │ │ │ │ @ instruction: 0xf0020952 │ │ │ │ - b 0x1350008 │ │ │ │ + b 0x1350038 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmdbeq r2, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0008f85c │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ andeq lr, r9, #18432 @ 0x4800 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #11075 @ 0x2b43 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ bicsle r3, r9, r4 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec8fc44 │ │ │ │ + bl 0xfec8fc74 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66a5c │ │ │ │ + bl 0xfec66a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ strmi r2, [r4], -r2, lsl #22 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strtcs lr, [r2], pc, asr #20 │ │ │ │ - b 0x14ff4dc │ │ │ │ + b 0x14ff50c │ │ │ │ stmdavc fp, {r0, r1, r6, r7, r9, sl, fp} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ eorseq pc, r8, r6, lsl #2 │ │ │ │ strtmi fp, [lr], r8, lsl #30 │ │ │ │ mulgt r0, r4, r8 │ │ │ │ ldmdacs pc!, {r0, r1, r4, r5, r8, lr} @ │ │ │ │ @ instruction: 0xf04fd837 │ │ │ │ @ instruction: 0xf1c037ff │ │ │ │ - b 0xfe410120 │ │ │ │ - blx 0x2d04b0 │ │ │ │ - blx 0xb0c0b0 │ │ │ │ + b 0xfe410150 │ │ │ │ + blx 0x2d04e0 │ │ │ │ + blx 0xb0c0e0 │ │ │ │ tstpmi r0, #0 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r8, #-2147483647 @ 0x80000001 │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ tstmi r0, #3784704 @ 0x39c000 │ │ │ │ andmi r4, r3, r7, ror r4 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ eorvc r4, r3, r4, lsr #13 │ │ │ │ @@ -261451,77 +261461,77 @@ │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r7, #-307]! @ 0xfffffecd │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #2563 @ 0xa03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r5, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x245d08 │ │ │ │ + bl 0x245d38 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78fcfc │ │ │ │ + blne 0x78fd2c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf700bdf8 │ │ │ │ - svclt 0x0000fd26 │ │ │ │ + svclt 0x0000fd0e │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66b14 │ │ │ │ + bl 0xfec66b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ stmdahi fp, {r1, sl, fp, sp} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strtcs lr, [r2], pc, asr #20 │ │ │ │ - b 0x14f1950 │ │ │ │ + b 0x14f1980 │ │ │ │ @ instruction: 0xf10605c5 │ │ │ │ svclt 0x00140230 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ - bcs 0x10dfe10 │ │ │ │ + bcs 0x10dfe40 │ │ │ │ @ instruction: 0xf04fd836 │ │ │ │ @ instruction: 0xf1c23eff │ │ │ │ rsbsmi r0, fp, r0, lsr #24 │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.s8 d15, d2, d30 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ ldceq 1, cr15, [r0], {6} │ │ │ │ stc2 10, cr15, [ip], {46} @ 0x2e @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andsmi r4, r3, r4, lsl #13 │ │ │ │ rsbsmi r4, fp, r0, lsr #8 │ │ │ │ - blcc 0x1cda24 │ │ │ │ + blcc 0x1cda54 │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ - b 0xfe1dfe4c │ │ │ │ + b 0xfe1dfe7c │ │ │ │ andsmi r0, r3, lr, lsl #6 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1cda3c │ │ │ │ + blcc 0x1cda6c │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa1799c │ │ │ │ + bne 0xffa179cc │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - stc2l 7, cr15, [pc], {0} │ │ │ │ + ldc2 7, cr15, [r7] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66bc0 │ │ │ │ + bl 0xfec66bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ strmi r2, [r6], -r2, lsl #26 │ │ │ │ @ instruction: 0xf104680b │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dcde0 │ │ │ │ - b 0x14d7c68 │ │ │ │ + b 0x14dce10 │ │ │ │ + b 0x14d7c98 │ │ │ │ @ instruction: 0xf10004c4 │ │ │ │ svclt 0x00140e20 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ sbcmi r6, r3, r7, lsr r8 │ │ │ │ svceq 0x003ff1be │ │ │ │ @ instruction: 0xf04fd834 │ │ │ │ @ instruction: 0xf1ce32ff │ │ │ │ @@ -261529,85 +261539,85 @@ │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ vmlseq.f32 s28, s24, s28 │ │ │ │ ldrtmi r4, [r4], r2, asr #1 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ rsbsmi r4, fp, lr, lsr #8 │ │ │ │ - blcc 0x24db50 │ │ │ │ + blcc 0x24db80 │ │ │ │ svccc 0x0004f851 │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ subsmi r4, r3, r3, asr #1 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ @ instruction: 0xf84c4053 │ │ │ │ ldrmi r3, [r4, #2820]! @ 0xb04 │ │ │ │ adcmi sp, ip, #-2147483588 @ 0x8000003c │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea57e44 │ │ │ │ + bl 0xfea57e74 │ │ │ │ stmia ip!, {r2, r3, r9}^ │ │ │ │ - bl 0x40fe54 │ │ │ │ + bl 0x40fe84 │ │ │ │ addsmi r0, ip, #134217728 @ 0x8000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - ldc2l 7, cr15, [r9], #-0 │ │ │ │ + stc2l 7, cr15, [r1], #-0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vrsubhn.i16 d20, q1, q2 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0xf103b2d3 │ │ │ │ @ instruction: 0xf1ce0301 │ │ │ │ svclt 0x00180920 │ │ │ │ - bleq 0xff14a3d0 │ │ │ │ + bleq 0xff14a400 │ │ │ │ stmdaeq r0!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ ldrmi fp, [fp], r8, lsl #30 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ @ instruction: 0xf1beb083 │ │ │ │ - blx 0x1137ac │ │ │ │ - b 0x150ced8 │ │ │ │ - blx 0x992624 │ │ │ │ - b 0x11cc2f4 │ │ │ │ - blx 0x9102d4 │ │ │ │ - b 0x11ccee4 │ │ │ │ - blx 0x9102dc │ │ │ │ + blx 0x1137dc │ │ │ │ + b 0x150cf08 │ │ │ │ + blx 0x992654 │ │ │ │ + b 0x11cc324 │ │ │ │ + blx 0x910304 │ │ │ │ + b 0x11ccf14 │ │ │ │ + blx 0x91030c │ │ │ │ stmdavs r5!, {r1, r2, r3, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fd85a │ │ │ │ - b 0xfe41d6d0 │ │ │ │ + b 0xfe41d700 │ │ │ │ andls r0, r0, #536870912 @ 0x20000000 │ │ │ │ - blx 0x29fc7c │ │ │ │ + blx 0x29fcac │ │ │ │ @ instruction: 0xf1baf209 │ │ │ │ - blx 0xa936e8 │ │ │ │ - b 0x130d720 │ │ │ │ - blx 0xa916f4 │ │ │ │ - b 0x130c310 │ │ │ │ - bls 0x1116fc │ │ │ │ + blx 0xa93718 │ │ │ │ + b 0x130d750 │ │ │ │ + blx 0xa91724 │ │ │ │ + b 0x130c340 │ │ │ │ + bls 0x11172c │ │ │ │ @ instruction: 0xf60efa26 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, r0, lsl #20 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ andeq lr, r5, r0, lsl #21 │ │ │ │ rsbvs r6, r0, r2, lsr #32 │ │ │ │ @ instruction: 0xf104d026 │ │ │ │ - bl 0x212b34 │ │ │ │ + bl 0x212b64 │ │ │ │ stmib sp, {r0, r1, r3, r9, fp}^ │ │ │ │ @ instruction: 0xf851b300 │ │ │ │ @ instruction: 0xf8dc3f08 │ │ │ │ @ instruction: 0xf8dc5000 │ │ │ │ - blx 0x9cfb38 │ │ │ │ + blx 0x9cfb68 │ │ │ │ stmdavs sl, {r1, r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0x38e33a │ │ │ │ + blx 0x38e36a │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ - blx 0x34e3c2 │ │ │ │ + blx 0x34e3f2 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ vpmax.s8 d15, d14, d18 │ │ │ │ submi r4, r2, fp, rrx │ │ │ │ eorsmi r4, r2, fp, lsr r0 │ │ │ │ @ instruction: 0xf84c406b │ │ │ │ submi r3, r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf84c45e2 │ │ │ │ @@ -261619,73 +261629,73 @@ │ │ │ │ strvs lr, [r2, -r2, ror #17] │ │ │ │ addmi r1, fp, #17408 @ 0x4400 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffb0d78a │ │ │ │ + blx 0xff50d7ba │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66d90 │ │ │ │ + bl 0xfec66dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r6, #67108864 @ 0x4000000 │ │ │ │ strmi r2, [r5], -r2, lsl #22 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ adccs lr, r2, pc, asr #20 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ andeq pc, r8, #192, 2 @ 0x30 │ │ │ │ - b 0x14ff808 │ │ │ │ + b 0x14ff838 │ │ │ │ ldrtmi r0, [r6], r3, asr #29 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, fp, ip, sp, lr} │ │ │ │ - bcs 0x13fa64 │ │ │ │ + bcs 0x13fa94 │ │ │ │ ldcle 8, cr7, [lr, #-44]! @ 0xffffffd4 │ │ │ │ strbeq pc, [r0], #-448 @ 0xfffffe40 @ │ │ │ │ ldcle 2, cr4, [sl], #-648 @ 0xfffffd78 │ │ │ │ ldrteq pc, [r8], #-256 @ 0xffffff00 @ │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0x10fd14 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0x10fd44 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ - blx 0xc1fdec │ │ │ │ + blx 0xc1fe1c │ │ │ │ rsbsmi pc, fp, r4, lsl #8 │ │ │ │ vpmax.s8 d15, d2, d12 │ │ │ │ @ instruction: 0xf1004314 │ │ │ │ - blx 0xc10450 │ │ │ │ + blx 0xc10480 │ │ │ │ tstpmi r4, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eormi r4, r3, r4, lsl #1 │ │ │ │ - bl 0x25fde8 │ │ │ │ + bl 0x25fe18 │ │ │ │ ldrbtmi r0, [r7], #-1804 @ 0xfffff8f4 │ │ │ │ eorvc r4, fp, ip, lsr #13 │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r7, #-131]! @ 0xffffff7d │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #18947 @ 0x4a03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r6, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x286048 │ │ │ │ + bl 0x286078 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x179003c │ │ │ │ + blne 0x179006c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf700bdf8 │ │ │ │ - svclt 0x0000fb86 │ │ │ │ + svclt 0x0000fb6e │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66e54 │ │ │ │ + bl 0xfec66e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dcc70 │ │ │ │ - b 0x14d86f8 │ │ │ │ + b 0x14dcca0 │ │ │ │ + b 0x14d8728 │ │ │ │ @ instruction: 0xf1c205c5 │ │ │ │ svclt 0x00140610 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ svclt 0x00a82a00 │ │ │ │ stmdahi fp, {r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf1c2dd40 │ │ │ │ @@ -261700,199 +261710,199 @@ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ ldceq 1, cr15, [r0], {2} │ │ │ │ stc2 10, cr15, [ip], {39} @ 0x27 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ strtmi r4, [r0], #-1668 @ 0xfffff97c │ │ │ │ mlasmi r3, r6, r0, r4 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1cdd7c │ │ │ │ + blcc 0x1cddac │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ - b 0xfe1dff24 │ │ │ │ + b 0xfe1dff54 │ │ │ │ eorsmi r0, r3, lr, lsl #6 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1cdd94 │ │ │ │ + blcc 0x1cddc4 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa17cf4 │ │ │ │ + bne 0xffa17d24 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xa0d912 │ │ │ │ + blx 0x40d942 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66f18 │ │ │ │ + bl 0xfec66f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dcd34 │ │ │ │ - b 0x14db7bc │ │ │ │ + b 0x14dcd64 │ │ │ │ + b 0x14db7ec │ │ │ │ @ instruction: 0xf1ce05c5 │ │ │ │ svclt 0x00140220 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ svceq 0x0000f1be │ │ │ │ - bcs 0x13fbec │ │ │ │ + bcs 0x13fc1c │ │ │ │ ldcle 8, cr6, [sp, #-44]! @ 0xffffffd4 │ │ │ │ strbeq pc, [r0], -lr, asr #3 @ │ │ │ │ ldcle 2, cr4, [r9], #-712 @ 0xfffffd38 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strteq pc, [r0], -lr, lsl #2 │ │ │ │ streq pc, [r0, -lr, asr #3] │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ @ instruction: 0xf707fa02 │ │ │ │ - blx 0x9a0a70 │ │ │ │ + blx 0x9a0aa0 │ │ │ │ tstpmi r6, #-536870912 @ p-variant is OBSOLETE @ 0xe0000000 │ │ │ │ @ instruction: 0xf60efa06 │ │ │ │ - b 0xfe1dfe50 │ │ │ │ + b 0xfe1dfe80 │ │ │ │ strmi r0, [r4], ip, lsl #6 │ │ │ │ @ instruction: 0xf84c4420 │ │ │ │ @ instruction: 0xf8513b04 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ - blx 0x1d7d98 │ │ │ │ + blx 0x1d7dc8 │ │ │ │ subsmi pc, r3, lr, lsl #6 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ - blcc 0x24ded4 │ │ │ │ + blcc 0x24df04 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa17db4 │ │ │ │ + bne 0xffa17de4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xff20d9d0 │ │ │ │ + blx 0xfec0da00 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ sbcslt r4, r3, #140509184 @ 0x8600000 │ │ │ │ andcs pc, r1, r2, asr #7 │ │ │ │ stmdacs r2, {r0, r8, r9, ip, sp} │ │ │ │ svclt 0x0018b083 │ │ │ │ - b 0x14dbdf8 │ │ │ │ + b 0x14dbe28 │ │ │ │ svclt 0x000803c3 │ │ │ │ @ instruction: 0xf8de461f │ │ │ │ svclt 0x0018c000 │ │ │ │ addsne r0, r0, #199 @ 0xc7 │ │ │ │ strbeq pc, [r0, #-448] @ 0xfffffe40 @ │ │ │ │ ldrdls pc, [r4], -lr │ │ │ │ stmdacs r0, {r1, r2, r3, r4, r5, r6, r7, fp} │ │ │ │ stccs 15, cr11, [r0, #-672] @ 0xfffffd60 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ ldclle 6, cr9, [r7, #-0] │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0x10fe6f @ │ │ │ │ - beq 0x94c524 │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0x10fe9f @ │ │ │ │ + beq 0x94c554 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x260034 │ │ │ │ - blx 0xa8e658 │ │ │ │ - blx 0xa8d634 │ │ │ │ - b 0x12cde58 │ │ │ │ - b 0x1291664 │ │ │ │ + blx 0x260064 │ │ │ │ + blx 0xa8e688 │ │ │ │ + blx 0xa8d664 │ │ │ │ + b 0x12cde88 │ │ │ │ + b 0x1291694 │ │ │ │ @ instruction: 0xf1a00608 │ │ │ │ sbcmi r0, r5, r0, lsr #20 │ │ │ │ @ instruction: 0xf80afa06 │ │ │ │ - b 0x1260060 │ │ │ │ + b 0x1260090 │ │ │ │ @ instruction: 0xf1c00508 │ │ │ │ - blx 0xa91ed4 │ │ │ │ - b 0x128ea78 │ │ │ │ - blx 0x211288 │ │ │ │ - b 0x11cea88 │ │ │ │ - blx 0xa10690 │ │ │ │ - b 0x11cea88 │ │ │ │ + blx 0xa91f04 │ │ │ │ + b 0x128eaa8 │ │ │ │ + blx 0x2112b8 │ │ │ │ + b 0x11ceab8 │ │ │ │ + blx 0xa106c0 │ │ │ │ + b 0x11ceab8 │ │ │ │ addmi r0, r4, fp, lsl #4 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ - b 0xfe22008c │ │ │ │ + b 0xfe2200bc │ │ │ │ eormi r0, sl, ip, lsl #8 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @ instruction: 0xf8ce4034 │ │ │ │ ldmeq sl!, {r2, sp}^ │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ @ instruction: 0xf8ce2a01 │ │ │ │ eorle r4, r8, r0 │ │ │ │ stceq 1, cr15, [r8], {14} │ │ │ │ stmdbeq r7, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ movwvc lr, #2509 @ 0x9cd │ │ │ │ svcmi 0x0008f851 │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ vpmax.s8 d15, d0, d4 │ │ │ │ - blx 0x220018 │ │ │ │ + blx 0x220048 │ │ │ │ eorsmi pc, r2, sl, lsl #22 │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ stmdavs fp, {r1, r3, r4, r6, lr}^ │ │ │ │ - blcs 0x34dff0 │ │ │ │ + blcs 0x34e020 │ │ │ │ strbmi r4, [ip, #131] @ 0x83 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ movweq lr, #31363 @ 0x7a83 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ movweq lr, #31363 @ 0x7a83 │ │ │ │ stccc 8, cr15, [r4], {76} @ 0x4c │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ adcsmi r7, fp, #0, 6 │ │ │ │ - bl 0x4c630c │ │ │ │ + bl 0x4c633c │ │ │ │ strcs r0, [r0], #-519 @ 0xfffffdf9 │ │ │ │ stmia r2!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9a12fc │ │ │ │ + bl 0xfe9a132c │ │ │ │ addsmi r0, r9, #-2147483645 @ 0x80000003 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xa0db10 │ │ │ │ + blx 0x40db40 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec67118 │ │ │ │ + bl 0xfec67148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ svcvs 0x0080f41c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0x10ff90 │ │ │ │ - vldr d7, [pc, #36] @ 0x10ff68 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0x10ffc0 │ │ │ │ + vldr d7, [pc, #36] @ 0x10ff98 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ mullt r7, r1, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6717c │ │ │ │ + bl 0xfec671ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ stcvs 4, cr15, [r0], {30} │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0x10ffb0 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0x10ffe0 │ │ │ │ andle r7, lr, r5, lsl fp │ │ │ │ mrrcvc 6, 4, pc, r0, cr2 @ │ │ │ │ - blvc 0x64b618 │ │ │ │ + blvc 0x64b648 │ │ │ │ andgt pc, ip, r3, asr r8 @ │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ - ldc 12, cr0, [pc, #8] @ 0x10ffb8 │ │ │ │ + ldc 12, cr0, [pc, #8] @ 0x10ffe8 │ │ │ │ @ instruction: 0xf8cd7b0d │ │ │ │ @ instruction: 0xf04fc010 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde000 │ │ │ │ stc 0, cr12, [sp, #16] │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r3, asr pc @ │ │ │ │ @@ -261916,93 +261926,93 @@ │ │ │ │ vabal.u8 q9, d4, d1 │ │ │ │ stccs 14, cr2, [r2, #-768] @ 0xfffffd00 │ │ │ │ rsclt fp, r5, #8, 30 │ │ │ │ svcpl 0x0080f414 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ uqadd16mi fp, r6, r8 │ │ │ │ @ instruction: 0xf41419be │ │ │ │ - b 0x14eb234 │ │ │ │ + b 0x14eb264 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ ldrbvc pc, [r0, #-1602] @ 0xfffff9be @ │ │ │ │ vmlseq.f32 s29, s28, s30 │ │ │ │ ldmdbpl sp!, {r0, r1, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ vaddl.u8 q14, d5, d8 │ │ │ │ andle r4, fp, r0, asr #15 │ │ │ │ - beq 0x1cc068 │ │ │ │ + beq 0x1cc098 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf44fbf0b │ │ │ │ @ instruction: 0xf04f4c00 │ │ │ │ ldrbmi r0, [r4], -r0, lsl #24 │ │ │ │ strls r2, [r2], #-1026 @ 0xfffffbfe │ │ │ │ - bleq 0x4cac74 │ │ │ │ + bleq 0x4caca4 │ │ │ │ @ instruction: 0xf8cd1f1e │ │ │ │ svcne 0x0005b010 │ │ │ │ - beq 0x4cac7c │ │ │ │ + beq 0x4cacac │ │ │ │ strbtmi r2, [r3], r0, lsl #8 │ │ │ │ ldrtmi r9, [r9], -r4, lsl #22 │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ andls pc, r4, r3, lsr r8 @ │ │ │ │ andeq lr, r0, fp, lsl #21 │ │ │ │ mrc2 7, 5, pc, cr4, cr5, {7} │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0xf7f54648 │ │ │ │ - bls 0x20fb58 │ │ │ │ + bls 0x20fb88 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ strbmi r9, [r0], -r2, lsl #22 │ │ │ │ svccs 0x0004f856 │ │ │ │ @ instruction: 0xf71a3404 │ │ │ │ - blls 0x28f464 │ │ │ │ + blls 0x28f434 │ │ │ │ svceq 0x0004f845 │ │ │ │ - blle 0xff960b28 │ │ │ │ + blle 0xff960b58 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec672d8 │ │ │ │ + bl 0xfec67308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ svcvs 0x0080f41c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0x110150 │ │ │ │ - vldr d7, [pc, #36] @ 0x110128 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0x110180 │ │ │ │ + vldr d7, [pc, #36] @ 0x110158 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6733c │ │ │ │ + bl 0xfec6736c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ stcvs 4, cr15, [r0], {30} │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0x110170 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0x1101a0 │ │ │ │ andle r7, lr, r5, lsl fp │ │ │ │ mrrcvc 6, 4, pc, r0, cr2 @ │ │ │ │ - blvc 0x64b7d8 │ │ │ │ + blvc 0x64b808 │ │ │ │ andgt pc, ip, r3, asr r8 @ │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ - ldc 12, cr0, [pc, #8] @ 0x110178 │ │ │ │ + ldc 12, cr0, [pc, #8] @ 0x1101a8 │ │ │ │ @ instruction: 0xf8cd7b0d │ │ │ │ @ instruction: 0xf04fc010 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde000 │ │ │ │ stc 0, cr12, [sp, #16] │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r5, lsr #30 │ │ │ │ @@ -262040,66 +262050,66 @@ │ │ │ │ stmibmi r0, {r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf004d00a │ │ │ │ stccs 4, cr0, [r0], {2} │ │ │ │ @ instruction: 0xf44fbf0b │ │ │ │ @ instruction: 0xf04f4800 │ │ │ │ strtmi r0, [r0], -r0, lsl #16 │ │ │ │ andls r2, r2, r2 │ │ │ │ - bl 0x161d34 │ │ │ │ + bl 0x161d64 │ │ │ │ @ instruction: 0xf04f0746 │ │ │ │ - bl 0x192234 │ │ │ │ + bl 0x192264 │ │ │ │ movwls r0, #29253 @ 0x7245 │ │ │ │ - blls 0x274a50 │ │ │ │ + blls 0x274a80 │ │ │ │ strcs r4, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ andeq pc, r8, r3, lsr r8 @ │ │ │ │ ldc2l 7, cr15, [r8, #980] @ 0x3d4 │ │ │ │ strmi r9, [r3], r7, lsl #22 │ │ │ │ streq lr, [r8], -r3, lsl #22 │ │ │ │ - bl 0x1f6e6c │ │ │ │ - blpl 0xf11678 │ │ │ │ + bl 0x1f6e9c │ │ │ │ + blpl 0xf116a8 │ │ │ │ strcc r4, [r4], #-1609 @ 0xfffff9b7 │ │ │ │ andeq lr, r0, sl, lsl #21 │ │ │ │ stc2l 7, cr15, [sl, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf8569b03 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #22 │ │ │ │ - blls 0x1b4e70 │ │ │ │ - stc2 7, cr15, [sl], {26} │ │ │ │ + blls 0x1b4ea0 │ │ │ │ + blx 0xffdcdf0e │ │ │ │ @ instruction: 0xf8452c10 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf1089b04 │ │ │ │ @ instruction: 0x37100810 │ │ │ │ - blle 0xff7218e8 │ │ │ │ + blle 0xff721918 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb5f0 │ │ │ │ sbcslt r0, ip, #2, 30 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1040301 │ │ │ │ @ instruction: 0xf1020401 │ │ │ │ svclt 0x001832ff │ │ │ │ setend le │ │ │ │ - b 0x14dcac0 │ │ │ │ + b 0x14dcaf0 │ │ │ │ svclt 0x001204c4 │ │ │ │ @ instruction: 0x4627461f │ │ │ │ ldrmi r4, [r7], #-1571 @ 0xfffff9dd │ │ │ │ and r1, sl, r5, asr #28 │ │ │ │ svceq 0x0007f1bc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2c0240 │ │ │ │ + blx 0x2c0270 │ │ │ │ addsmi pc, r7, #12, 28 @ 0xc0 │ │ │ │ svc 0x0001f805 │ │ │ │ @ instruction: 0xf912d013 │ │ │ │ @ instruction: 0xf911cf01 │ │ │ │ @ instruction: 0xf1bc6f01 │ │ │ │ - ble 0xffc53ef8 │ │ │ │ + ble 0xffc53f28 │ │ │ │ svceq 0x0007f11c │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ @ instruction: 0xf1ccbfa8 │ │ │ │ addsmi r0, r7, #0, 28 │ │ │ │ @ instruction: 0xfe0efa46 │ │ │ │ svc 0x0001f805 │ │ │ │ adcmi sp, r3, #-1073741766 @ 0xc000003a │ │ │ │ @@ -262116,31 +262126,31 @@ │ │ │ │ strmi r0, [r4], -r2, lsl #30 │ │ │ │ svclt 0x0018b2d8 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ smlatbeq r2, r1, r1, pc @ │ │ │ │ streq pc, [r2, #-420] @ 0xfffffe5c │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ - b 0x14fffc0 │ │ │ │ + b 0x14ffff0 │ │ │ │ strbtmi r0, [r7], -ip, asr #25 │ │ │ │ strmi r4, [r4], r7, lsl #12 │ │ │ │ and r4, r9, r7, lsl r4 │ │ │ │ @ instruction: 0xf04f2b0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s6, s12 │ │ │ │ @ instruction: 0xf82542ba │ │ │ │ andsle lr, r3, r2, lsl #30 │ │ │ │ - blcc 0x1ce848 │ │ │ │ + blcc 0x1ce878 │ │ │ │ svcvs 0x0002f931 │ │ │ │ - blcs 0x13ccf4 │ │ │ │ + blcs 0x13cd24 │ │ │ │ @ instruction: 0xf113daee │ │ │ │ @ instruction: 0xf04f0f0f │ │ │ │ svclt 0x00a80e0f │ │ │ │ cdpeq 1, 0, cr15, cr0, cr3, {6} │ │ │ │ - blx 0x12a0e84 │ │ │ │ + blx 0x12a0eb4 │ │ │ │ @ instruction: 0xf825fe0e │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r0, #26624 @ 0x6800 │ │ │ │ @@ -262152,102 +262162,102 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svceq 0x0002f1bc │ │ │ │ sbcslt r4, r8, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1000c01 │ │ │ │ cps #1 │ │ │ │ @ instruction: 0xf10132ff │ │ │ │ - b 0x14dcbe8 │ │ │ │ + b 0x14dcc18 │ │ │ │ svclt 0x001900c0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ ldrmi r4, [r7], #-1668 @ 0xfffff97c │ │ │ │ and r1, sl, ip, ror #28 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x2c0368 │ │ │ │ + blx 0x2c0398 │ │ │ │ stcle 3, cr15, [r0, #-12] │ │ │ │ adcsmi r2, sl, #0, 6 │ │ │ │ svccc 0x0001f804 │ │ │ │ @ instruction: 0xf812d015 │ │ │ │ @ instruction: 0xf8113f01 │ │ │ │ - blx 0x14ec024 │ │ │ │ + blx 0x14ec054 │ │ │ │ @ instruction: 0xf1befe83 │ │ │ │ - ble 0xffbd4028 │ │ │ │ + ble 0xffbd4058 │ │ │ │ stmdaeq r0, {r1, r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0007f11e │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x12c02d8 │ │ │ │ + blx 0x12c0308 │ │ │ │ adcsmi pc, sl, #8, 6 @ 0x20000000 │ │ │ │ svccc 0x0001f804 │ │ │ │ strmi sp, [r4, #489] @ 0x1e9 │ │ │ │ - bl 0x284c68 │ │ │ │ + bl 0x284c98 │ │ │ │ strcs r0, [r0], -ip, lsl #6 │ │ │ │ stmia r3!, {r8, r9, sl, sp}^ │ │ │ │ - blne 0x17aa05c │ │ │ │ + blne 0x17aa08c │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svceq 0x0002f1bc │ │ │ │ sbcslt r4, r8, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1000c01 │ │ │ │ @ instruction: 0xf1a10001 │ │ │ │ @ instruction: 0xf1a50102 │ │ │ │ - b 0x14d1494 │ │ │ │ + b 0x14d14c4 │ │ │ │ svclt 0x001900c0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ ldrmi r4, [r7], #-1668 @ 0xfffff97c │ │ │ │ - blcs 0x5084c8 │ │ │ │ - blx 0x2c0404 │ │ │ │ + blcs 0x5084f8 │ │ │ │ + blx 0x2c0434 │ │ │ │ stcle 14, cr15, [r1, #-12] │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf82442ba │ │ │ │ andsle lr, r2, r2, lsl #30 │ │ │ │ - blcc 0x1ce580 │ │ │ │ + blcc 0x1ce5b0 │ │ │ │ svcvs 0x0002f831 │ │ │ │ - blcs 0x13ce2c │ │ │ │ + blcs 0x13ce5c │ │ │ │ @ instruction: 0xf1c3daed │ │ │ │ movwcc r0, #63488 @ 0xf800 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x12c0370 │ │ │ │ + blx 0x12c03a0 │ │ │ │ adcsmi pc, sl, #8, 28 @ 0x80 │ │ │ │ svc 0x0002f824 │ │ │ │ strmi sp, [r4, #492] @ 0x1ec │ │ │ │ - bl 0x284d00 │ │ │ │ + bl 0x284d30 │ │ │ │ strcs r0, [r0], -ip, lsl #6 │ │ │ │ stmia r3!, {r8, r9, sl, sp}^ │ │ │ │ - blne 0x17aa0f4 │ │ │ │ + blne 0x17aa124 │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e1f28 │ │ │ │ + b 0x14e1f58 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a246ba │ │ │ │ @ instruction: 0xf1a2463c │ │ │ │ strmi r0, [sl], #1544 @ 0x608 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blx 0xfff4c6d6 │ │ │ │ + blx 0xfff4c706 │ │ │ │ stmib r8!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -262270,52 +262280,52 @@ │ │ │ │ svclt 0x00164c29 │ │ │ │ strbmi r0, [r0], -sp, ror #1 │ │ │ │ addlt r4, r8, r8, lsr #12 │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strtcs lr, [r3], #2639 @ 0xa4f │ │ │ │ rsceq lr, r0, pc, asr #20 │ │ │ │ - beq 0x54c9c8 │ │ │ │ + beq 0x54c9f8 │ │ │ │ rscscc pc, pc, r0, lsl #2 │ │ │ │ strbmi fp, [r5], -r8, lsl #30 │ │ │ │ andeq pc, r1, r0, lsr #32 │ │ │ │ streq pc, [r8], -r9, lsl #2 │ │ │ │ rsceq r4, r4, r0, lsr #8 │ │ │ │ strmi r1, [ip], #-2327 @ 0xfffff6e9 │ │ │ │ - beq 0xff14b208 │ │ │ │ + beq 0xff14b238 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ movwcs lr, #18676 @ 0x48f4 │ │ │ │ ldc 7, cr3, [r1, #64] @ 0x40 │ │ │ │ vstr d7, [sp] │ │ │ │ @ instruction: 0xf0637b00 │ │ │ │ ldrbmi pc, [r4, #-3341] @ 0xfffff2f3 @ │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ movwcs lr, #18662 @ 0x48e6 │ │ │ │ strmi sp, [r8, #490]! @ 0x1ea │ │ │ │ - bl 0x386a34 │ │ │ │ + bl 0x386a64 │ │ │ │ andcs r0, r0, r5, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d0a24 │ │ │ │ + bl 0xfe9d0a54 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ - blmi 0x3c6a08 │ │ │ │ - blls 0x2ea690 │ │ │ │ + blmi 0x3c6a38 │ │ │ │ + blls 0x2ea6c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1aa87f0 │ │ │ │ - svclt 0x0000fc63 │ │ │ │ + svclt 0x0000fc6b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec67858 │ │ │ │ + bl 0xfec67888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ pkhbtmi r1, lr, r8, lsl #5 │ │ │ │ sbceq fp, r1, r2, lsl #1 │ │ │ │ @ instruction: 0x0c01eb02 │ │ │ │ streq lr, [r1, #-2830] @ 0xfffff4f2 │ │ │ │ @ instruction: 0xf8529301 │ │ │ │ @@ -262333,208 +262343,208 @@ │ │ │ │ ldrsbeq r0, [fp], #1 │ │ │ │ @ instruction: 0xf1a32918 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ svclt 0x00980100 │ │ │ │ @ instruction: 0xf1042208 │ │ │ │ andlt r0, r2, r0, lsl r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmlt lr, {r1, r2, r3, r4, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmialt r6!, {r1, r2, r3, r4, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x18fdb14 │ │ │ │ + blx 0x18fdb44 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198ee0 │ │ │ │ + bcs 0x198f10 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x1106f0 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x110720 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x14e118c │ │ │ │ + b 0x14e11bc │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf80c0300 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x110928 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x110958 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7af32c │ │ │ │ + bne 0x7af35c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdb88 │ │ │ │ + blx 0x18fdbb8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198f54 │ │ │ │ + bcs 0x198f84 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x110764 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x110794 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f811 │ │ │ │ vhsub.u8 d20, d18, d17 │ │ │ │ @ instruction: 0xf80c12c0 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ - ldc 4, cr4, [pc, #12] @ 0x110794 │ │ │ │ + ldc 4, cr4, [pc, #12] @ 0x1107c4 │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7af398 │ │ │ │ + bne 0x7af3c8 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18fdbf0 │ │ │ │ + blx 0x18fdc20 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198fbc │ │ │ │ + bcs 0x198fec │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x1107cc │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x1107fc │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f911 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00c832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0001f80c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30be74 │ │ │ │ - blvc 0x1cba88 │ │ │ │ + blvc 0x30bea4 │ │ │ │ + blvc 0x1cbab8 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdc60 │ │ │ │ + blx 0x18fdc90 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x19902c │ │ │ │ + bcs 0x19905c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x11083c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x11086c │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f911 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00d832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0001f80c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30bee4 │ │ │ │ - blvc 0x1cbaf8 │ │ │ │ + blvc 0x30bf14 │ │ │ │ + blvc 0x1cbb28 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdcd0 │ │ │ │ + blx 0x18fdd00 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x19909c │ │ │ │ + bcs 0x1990cc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x1108ac │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x1108dc │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f811 │ │ │ │ mvnseq pc, #131 @ 0x83 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf80c13c0 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x110ae0 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x110b10 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7af4e4 │ │ │ │ + bne 0x7af514 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdd40 │ │ │ │ + blx 0x18fdd70 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x19910c │ │ │ │ + bcs 0x19913c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ stccc 6, cr4, [r2], {114} @ 0x72 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x14e13b8 │ │ │ │ + b 0x14e13e8 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf82c0300 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x110b54 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x110b84 │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7af558 │ │ │ │ + bne 0x7af588 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18fddb0 │ │ │ │ + blx 0x18fdde0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x19917c │ │ │ │ + bcs 0x1991ac │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccs 0x0002f831 │ │ │ │ vhsub.u8 d20, d18, d17 │ │ │ │ @ instruction: 0xf82c32c0 │ │ │ │ mvnsle r2, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ - ldc 4, cr4, [pc, #12] @ 0x1109bc │ │ │ │ + ldc 4, cr4, [pc, #12] @ 0x1109ec │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7af5c0 │ │ │ │ + bne 0x7af5f0 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18fde18 │ │ │ │ + blx 0x18fde48 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1991e4 │ │ │ │ + bcs 0x199214 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ @@ -262542,26 +262552,26 @@ │ │ │ │ svccs 0x0002f931 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00c832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0002f82c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30c09c │ │ │ │ - blvc 0x1cbcb0 │ │ │ │ + blvc 0x30c0cc │ │ │ │ + blvc 0x1cbce0 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fde88 │ │ │ │ + blx 0x18fdeb8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x199254 │ │ │ │ + bcs 0x199284 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ @@ -262569,42 +262579,42 @@ │ │ │ │ svccs 0x0002f931 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00d832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0002f82c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30c10c │ │ │ │ - blvc 0x1cbd20 │ │ │ │ + blvc 0x30c13c │ │ │ │ + blvc 0x1cbd50 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdef8 │ │ │ │ + blx 0x18fdf28 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1992c4 │ │ │ │ + bcs 0x1992f4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ stccc 6, cr4, [r2], {114} @ 0x72 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ biccc pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0002f82c │ │ │ │ ldrmi sp, [r6, #502] @ 0x1f6 │ │ │ │ stmne r3, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ - blvc 0x2cc178 │ │ │ │ - blvc 0x1cbd8c │ │ │ │ + blvc 0x2cc1a8 │ │ │ │ + blvc 0x1cbdbc │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @@ -262616,23 +262626,23 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 5, cr4, cr0, cr11, {1} │ │ │ │ stmiane pc, {r1, r2, r5, r6, r9, sl, fp, ip}^ @ │ │ │ │ svcgt 0x0001f911 │ │ │ │ svc 0x0001f910 │ │ │ │ - bl 0xfec222ec │ │ │ │ + bl 0xfec2231c │ │ │ │ svclt 0x00c8020e │ │ │ │ andeq lr, ip, #178176 @ 0x2b800 │ │ │ │ @ instruction: 0xf80642b9 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x790f7c │ │ │ │ + blne 0x790fac │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -262644,15 +262654,15 @@ │ │ │ │ andeq pc, r2, r2, lsr #3 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 10, cr4, cr6, cr11, {1} │ │ │ │ @ instruction: 0xf93118cf │ │ │ │ @ instruction: 0xf930cb02 │ │ │ │ strbmi lr, [r6, #3842]! @ 0xf02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecc0ae4 │ │ │ │ + bl 0xfecc0b14 │ │ │ │ adcsmi r0, r9, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f826 │ │ │ │ addsmi sp, sp, #1073741884 @ 0x4000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -262667,17 +262677,17 @@ │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ strmi r0, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ svclt 0x0014468c │ │ │ │ @ instruction: 0x462b00db │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ stmiane pc, {r1, r2, r8, r9, sl, fp, ip}^ @ │ │ │ │ - blcs 0x24ed90 │ │ │ │ + blcs 0x24edc0 │ │ │ │ svcne 0x0004f85e │ │ │ │ - bl 0xfe9a166c │ │ │ │ + bl 0xfe9a169c │ │ │ │ svclt 0x00c80001 │ │ │ │ ldrmi r1, [ip, #2696]! @ 0xa88 │ │ │ │ svceq 0x0004f846 │ │ │ │ addsmi sp, sp, #-2147483588 @ 0x8000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -262688,39 +262698,39 @@ │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf1bcb2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x14e2488 │ │ │ │ + b 0x14e24b8 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140e08 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046bc │ │ │ │ - bl 0x151ca8 │ │ │ │ + bl 0x151cd8 │ │ │ │ and r0, r7, ip, lsl #16 │ │ │ │ @ instruction: 0xf8441ac3 │ │ │ │ - bl 0x1aa08b4 │ │ │ │ + bl 0x1aa08e4 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andsle r6, r2, r2, rrx │ │ │ │ svceq 0x0008f85e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ @ instruction: 0xf8de3108 │ │ │ │ addmi r6, r3, #4 │ │ │ │ stmdbeq r6, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bne 0x807c64 │ │ │ │ + bne 0x807c94 │ │ │ │ svccc 0x0008f844 │ │ │ │ andeq lr, r6, #100352 @ 0x18800 │ │ │ │ rsbvs r4, r2, r1, asr #10 │ │ │ │ strbmi sp, [r7, #-492]! @ 0xfffffe14 │ │ │ │ - bl 0x2870e8 │ │ │ │ + bl 0x287118 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x17910dc │ │ │ │ + blne 0x179110c │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -262731,23 +262741,23 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 5, cr4, cr0, cr11, {1} │ │ │ │ stmiane pc, {r1, r2, r5, r6, r9, sl, fp, ip}^ @ │ │ │ │ svcgt 0x0001f811 │ │ │ │ svc 0x0001f810 │ │ │ │ - bl 0xfec224b8 │ │ │ │ + bl 0xfec224e8 │ │ │ │ svclt 0x0088020e │ │ │ │ andeq lr, ip, #178176 @ 0x2b800 │ │ │ │ @ instruction: 0xf80642b9 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x791148 │ │ │ │ + blne 0x791178 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -262759,15 +262769,15 @@ │ │ │ │ andeq pc, r2, r2, lsr #3 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 10, cr4, cr6, cr11, {1} │ │ │ │ @ instruction: 0xf83118cf │ │ │ │ @ instruction: 0xf830cb02 │ │ │ │ strbmi lr, [r6, #3842]! @ 0xf02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecc0bb0 │ │ │ │ + bl 0xfecc0be0 │ │ │ │ adcsmi r0, r9, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f826 │ │ │ │ addsmi sp, sp, #1073741884 @ 0x4000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -262782,17 +262792,17 @@ │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ strmi r0, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ svclt 0x0014468c │ │ │ │ @ instruction: 0x462b00db │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ stmiane pc, {r1, r2, r8, r9, sl, fp, ip}^ @ │ │ │ │ - blcs 0x24ef5c │ │ │ │ + blcs 0x24ef8c │ │ │ │ svcne 0x0004f85e │ │ │ │ - bl 0xfe9a1838 │ │ │ │ + bl 0xfe9a1868 │ │ │ │ svclt 0x00880001 │ │ │ │ ldrmi r1, [ip, #2696]! @ 0xa88 │ │ │ │ svceq 0x0004f846 │ │ │ │ addsmi sp, sp, #-2147483588 @ 0x8000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -262803,124 +262813,124 @@ │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf1bcb2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x14e2654 │ │ │ │ + b 0x14e2684 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140e08 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046bc │ │ │ │ - bl 0x151e74 │ │ │ │ + bl 0x151ea4 │ │ │ │ and r0, r7, ip, lsl #16 │ │ │ │ @ instruction: 0xf8441ac3 │ │ │ │ - bl 0x1aa0a80 │ │ │ │ + bl 0x1aa0ab0 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andsle r6, r2, r2, rrx │ │ │ │ svceq 0x0008f85e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ @ instruction: 0xf8de3108 │ │ │ │ addmi r6, r3, #4 │ │ │ │ stmdbeq r6, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bne 0x805e30 │ │ │ │ + bne 0x805e60 │ │ │ │ svccc 0x0008f844 │ │ │ │ andeq lr, r6, #100352 @ 0x18800 │ │ │ │ rsbvs r4, r2, r1, asr #10 │ │ │ │ strbmi sp, [r7, #-492]! @ 0xfffffe14 │ │ │ │ - bl 0x2872b4 │ │ │ │ + bl 0x2872e4 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x17912a8 │ │ │ │ + blne 0x17912d8 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2de │ │ │ │ @ instruction: 0xf1060f02 │ │ │ │ svclt 0x00180601 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - b 0x14e26e0 │ │ │ │ + b 0x14e2710 │ │ │ │ @ instruction: 0xf10406c6 │ │ │ │ svclt 0x00143cff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ mcrne 6, 2, r4, cr13, cr6, {5} │ │ │ │ - bl 0x418824 │ │ │ │ + bl 0x418854 │ │ │ │ @ instruction: 0xf915080e │ │ │ │ @ instruction: 0xf9102f01 │ │ │ │ @ instruction: 0xf91c1f01 │ │ │ │ addmi r7, sl, #1, 30 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe400ddc │ │ │ │ + bne 0xfe400e0c │ │ │ │ ldrtmi r4, [fp], #-1476 @ 0xfffffa3c │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24732c │ │ │ │ + bl 0x24735c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x791320 │ │ │ │ + blne 0x791350 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d134c │ │ │ │ + b 0x14d137c │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140202 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf9311987 │ │ │ │ @ instruction: 0xf932cf02 │ │ │ │ @ instruction: 0xf930ef02 │ │ │ │ ldrbmi r5, [r4, #2818]! @ 0xb02 │ │ │ │ movweq lr, #60332 @ 0xebac │ │ │ │ - bl 0xfecc0e48 │ │ │ │ + bl 0xfecc0e78 │ │ │ │ adcsmi r0, r8, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf820442b │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x34c5f8 │ │ │ │ + blvc 0x34c628 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d47cc │ │ │ │ + b 0x14d47fc │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf85e1987 │ │ │ │ @ instruction: 0xf85c2f04 │ │ │ │ @ instruction: 0xf8501f04 │ │ │ │ addmi r5, sl, #4, 22 @ 0x1000 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe400ec0 │ │ │ │ + bne 0xfe400ef0 │ │ │ │ strtmi r4, [fp], #-696 @ 0xfffffd48 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcsmi sp, r4, #-1073741765 @ 0xc000003b │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xdafc10 │ │ │ │ - blvc 0x1cc278 │ │ │ │ + bne 0xdafc40 │ │ │ │ + blvc 0x1cc2a8 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -262929,34 +262939,34 @@ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr1, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne r7, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ - bne 0xff40906c │ │ │ │ + bne 0xff40909c │ │ │ │ andeq lr, r2, #107520 @ 0x1a400 │ │ │ │ @ instruction: 0xf840191b │ │ │ │ - bl 0x11a006c │ │ │ │ + bl 0x11a009c │ │ │ │ adcsmi r0, r8, #8, 4 @ 0x80000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ @ instruction: 0xf85ed013 │ │ │ │ @ instruction: 0xf85c3f08 │ │ │ │ ldmib r0, {r3, r8, r9, sl, fp, ip}^ │ │ │ │ addmi r4, fp, #0, 16 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ ldrdls pc, [r4], -ip │ │ │ │ - beq 0x38be3c │ │ │ │ - bne 0x1808004 │ │ │ │ + beq 0x38be6c │ │ │ │ + bne 0x1808034 │ │ │ │ andeq lr, r9, #100352 @ 0x18800 │ │ │ │ adcsmi lr, r5, #59244544 @ 0x3880000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe9348c │ │ │ │ + bne 0xe934bc │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -262967,82 +262977,82 @@ │ │ │ │ svclt 0x00180601 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ mvnscc pc, #0, 2 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00144605 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ mcrne 6, 2, r4, cr15, cr4, {5} │ │ │ │ - bl 0x1d8a28 │ │ │ │ + bl 0x1d8a58 │ │ │ │ @ instruction: 0xf817080c │ │ │ │ @ instruction: 0xf8142f01 │ │ │ │ @ instruction: 0xf9131f01 │ │ │ │ addsmi lr, r1, #1, 30 │ │ │ │ andeq lr, r1, r2, lsr #23 │ │ │ │ - bne 0xfe340f10 │ │ │ │ + bne 0xfe340f40 │ │ │ │ strmi r4, [r6], #1347 @ 0x543 │ │ │ │ and pc, r0, r3, lsl #17 │ │ │ │ strbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x287520 │ │ │ │ + bl 0x287550 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x1791514 │ │ │ │ + blne 0x1791544 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, sp, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d2140 │ │ │ │ + b 0x14d2170 │ │ │ │ @ instruction: 0xf1a205c5 │ │ │ │ svclt 0x00140102 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ @ instruction: 0xf8341987 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf830ef02 │ │ │ │ strbmi r3, [r6, #2818]! @ 0xb02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecc0f7c │ │ │ │ + bl 0xfecc0fac │ │ │ │ adcsmi r0, r8, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf8204413 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x30c7ec │ │ │ │ + blvc 0x30c81c │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d49bc │ │ │ │ + b 0x14d49ec │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf85e1987 │ │ │ │ @ instruction: 0xf85c2f04 │ │ │ │ @ instruction: 0xf8501f04 │ │ │ │ addmi r5, sl, #4, 22 @ 0x1000 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe400eb0 │ │ │ │ + bne 0xfe400ee0 │ │ │ │ strtmi r4, [fp], #-696 @ 0xfffffd48 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcsmi sp, r4, #-1073741765 @ 0xc000003b │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xdafe00 │ │ │ │ - blvc 0x1cc468 │ │ │ │ + bne 0xdafe30 │ │ │ │ + blvc 0x1cc498 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -263051,34 +263061,34 @@ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr1, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne r7, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ - bne 0xff40925c │ │ │ │ + bne 0xff40928c │ │ │ │ andeq lr, r2, #107520 @ 0x1a400 │ │ │ │ @ instruction: 0xf840191b │ │ │ │ - bl 0x11a025c │ │ │ │ + bl 0x11a028c │ │ │ │ adcsmi r0, r8, #8, 4 @ 0x80000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ @ instruction: 0xf85ed013 │ │ │ │ @ instruction: 0xf85c3f08 │ │ │ │ ldmib r0, {r3, r8, r9, sl, fp, ip}^ │ │ │ │ addmi r4, fp, #0, 16 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ ldrdls pc, [r4], -ip │ │ │ │ - beq 0x38c02c │ │ │ │ - bne 0x18061f4 │ │ │ │ + beq 0x38c05c │ │ │ │ + bne 0x1806224 │ │ │ │ andeq lr, r9, #100352 @ 0x18800 │ │ │ │ adcsmi lr, r5, #59244544 @ 0x3880000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe9367c │ │ │ │ + bne 0xe936ac │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -263100,54 +263110,54 @@ │ │ │ │ @ instruction: 0x2c02ebd8 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f7af4 │ │ │ │ + b 0x14f7b24 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #37120 @ 0x9100 │ │ │ │ + adcmi pc, r5, #30976 @ 0x7900 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128bf48 │ │ │ │ + bleq 0x128bf78 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #32512 @ 0x7f00 │ │ │ │ - bleq 0x1cf3ec │ │ │ │ - blls 0x148710 │ │ │ │ + adcmi pc, r5, #26368 @ 0x6700 │ │ │ │ + bleq 0x1cf41c │ │ │ │ + blls 0x148740 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d175c │ │ │ │ + bl 0xfe9d178c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487740 │ │ │ │ - blls 0x126b3c8 │ │ │ │ + blmi 0x487770 │ │ │ │ + blls 0x126b3f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - mcrr2 1, 10, pc, r4, cr9 @ │ │ │ │ + mcrr2 1, 10, pc, ip, cr9 @ │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - stc2l 1, cr15, [r0, #676] @ 0x2a4 │ │ │ │ + stc2l 1, cr15, [r8, #676] @ 0x2a4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263163,54 +263173,54 @@ │ │ │ │ @ instruction: 0x2c02eb5a │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f7bf0 │ │ │ │ + b 0x14f7c20 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #6912 @ 0x1b00 │ │ │ │ + adcmi pc, r5, #768 @ 0x300 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28c044 │ │ │ │ + bleq 0xfe28c074 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #2304 @ 0x900 │ │ │ │ - bleq 0x24f568 │ │ │ │ - blls 0x14880c │ │ │ │ + adcmi pc, r5, #246784 @ 0x3c400 │ │ │ │ + bleq 0x24f598 │ │ │ │ + blls 0x14883c │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1858 │ │ │ │ + bl 0xfe9d1888 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x48783c │ │ │ │ - blls 0x126b4c4 │ │ │ │ + blmi 0x48786c │ │ │ │ + blls 0x126b4f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0xff2cdb2a │ │ │ │ + blx 0xff4cdb5a │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - stc2l 1, cr15, [r2, #-676] @ 0xfffffd5c │ │ │ │ + stc2l 1, cr15, [sl, #-676] @ 0xfffffd5c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -263220,65 +263230,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - b 0xff74db34 │ │ │ │ + b 0xff74db64 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e2b30 │ │ │ │ + b 0x14e2b60 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - stc2 7, cr15, [r0], #72 @ 0x48 │ │ │ │ + stc2 7, cr15, [r8], {18} │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28c140 │ │ │ │ + bleq 0xff28c170 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7129700 │ │ │ │ - adcsmi pc, r5, #36608 @ 0x8f00 │ │ │ │ + adcsmi pc, r5, #30464 @ 0x7700 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea1194c │ │ │ │ + bl 0xfea1197c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x647930 │ │ │ │ - blls 0x12eb5b8 │ │ │ │ + blmi 0x647960 │ │ │ │ + blls 0x12eb5e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5530 │ │ │ │ - blne 0x78beb0 │ │ │ │ + bls 0x1f5560 │ │ │ │ + blne 0x78bee0 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a94622 │ │ │ │ - andls pc, r3, pc, lsr fp @ │ │ │ │ + andls pc, r3, r7, asr #22 │ │ │ │ @ instruction: 0xf1a9e7aa │ │ │ │ - svclt 0x0000fcbb │ │ │ │ + svclt 0x0000fcc3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263294,54 +263304,54 @@ │ │ │ │ @ instruction: 0x2c02ea54 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f7dfc │ │ │ │ + b 0x14f7e2c │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #2864 @ 0xb30 │ │ │ │ + adcmi pc, r5, #2480 @ 0x9b0 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128c250 │ │ │ │ + bleq 0x128c280 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #2576 @ 0xa10 │ │ │ │ - bleq 0x1cf6f4 │ │ │ │ - blls 0x148a18 │ │ │ │ + adcmi pc, r5, #2192 @ 0x890 │ │ │ │ + bleq 0x1cf724 │ │ │ │ + blls 0x148a48 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1a64 │ │ │ │ + bl 0xfe9d1a94 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487a48 │ │ │ │ - blls 0x126b6d0 │ │ │ │ + blmi 0x487a78 │ │ │ │ + blls 0x126b700 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0xff14dd34 │ │ │ │ + blx 0xff34dd64 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - ldc2 1, cr15, [ip], #-676 @ 0xfffffd5c │ │ │ │ + mcrr2 1, 10, pc, r4, cr9 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263357,54 +263367,54 @@ │ │ │ │ @ instruction: 0x2c02e9d6 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f7ef8 │ │ │ │ + b 0x14f7f28 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #1872 @ 0x750 │ │ │ │ + adcmi pc, r5, #1488 @ 0x5d0 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28c34c │ │ │ │ + bleq 0xfe28c37c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #1584 @ 0x630 │ │ │ │ - bleq 0x24f870 │ │ │ │ - blls 0x148b14 │ │ │ │ + adcmi pc, r5, #1200 @ 0x4b0 │ │ │ │ + bleq 0x24f8a0 │ │ │ │ + blls 0x148b44 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1b60 │ │ │ │ + bl 0xfe9d1b90 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487b44 │ │ │ │ - blls 0x126b7cc │ │ │ │ + blmi 0x487b74 │ │ │ │ + blls 0x126b7fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0x11cde30 │ │ │ │ + blx 0x13cde60 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0xff0cde3a │ │ │ │ + blx 0xff2cde6a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -263419,60 +263429,60 @@ │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ ldmdb r4, {r3, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e2e38 │ │ │ │ + b 0x14e2e68 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - cdp2 7, 1, cr15, cr10, cr6, {1} │ │ │ │ + cdp2 7, 0, cr15, cr2, cr6, {1} │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28c448 │ │ │ │ + bleq 0xff28c478 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #9, 28 @ 0x90 │ │ │ │ + adcsmi pc, r5, #15424 @ 0x3c40 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea11c54 │ │ │ │ + bl 0xfea11c84 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x647c38 │ │ │ │ - blls 0x12eb8c0 │ │ │ │ + blmi 0x647c68 │ │ │ │ + blls 0x12eb8f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5838 │ │ │ │ - blne 0x78c1b8 │ │ │ │ + bls 0x1f5868 │ │ │ │ + blne 0x78c1e8 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a94622 │ │ │ │ - @ instruction: 0x9003f9bb │ │ │ │ + andls pc, r3, r3, asr #19 │ │ │ │ @ instruction: 0xf1a9e7aa │ │ │ │ - svclt 0x0000fb37 │ │ │ │ + svclt 0x0000fb3f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263488,54 +263498,54 @@ │ │ │ │ stccs 8, cr14, [r2], {208} @ 0xd0 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f8104 │ │ │ │ + b 0x14f8134 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #4032 @ 0xfc0 │ │ │ │ + adcmi pc, r5, #2496 @ 0x9c0 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128c558 │ │ │ │ + bleq 0x128c588 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #2880 @ 0xb40 │ │ │ │ - bleq 0x1cf9fc │ │ │ │ - blls 0x148d20 │ │ │ │ + adcmi pc, r5, #1344 @ 0x540 │ │ │ │ + bleq 0x1cfa2c │ │ │ │ + blls 0x148d50 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1d6c │ │ │ │ + bl 0xfe9d1d9c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487d50 │ │ │ │ - blls 0x126b9d8 │ │ │ │ + blmi 0x487d80 │ │ │ │ + blls 0x126ba08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf93cf1a9 │ │ │ │ + @ instruction: 0xf944f1a9 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0xfef4e044 │ │ │ │ + blx 0xff14e074 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263551,54 +263561,54 @@ │ │ │ │ stccs 8, cr14, [r2], {82} @ 0x52 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f8200 │ │ │ │ + b 0x14f8230 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #1, 26 @ 0x40 │ │ │ │ + adcmi pc, r5, #59648 @ 0xe900 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28c654 │ │ │ │ + bleq 0xfe28c684 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #61184 @ 0xef00 │ │ │ │ - bleq 0x24fb78 │ │ │ │ - blls 0x148e1c │ │ │ │ + adcmi pc, r5, #55040 @ 0xd700 │ │ │ │ + bleq 0x24fba8 │ │ │ │ + blls 0x148e4c │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1e68 │ │ │ │ + bl 0xfe9d1e98 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487e4c │ │ │ │ - blls 0x126bad4 │ │ │ │ + blmi 0x487e7c │ │ │ │ + blls 0x126bb04 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf8bef1a9 │ │ │ │ + @ instruction: 0xf8c6f1a9 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0xfce140 │ │ │ │ + blx 0x11ce170 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -263613,60 +263623,60 @@ │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ svc 0x00d0f197 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e3140 │ │ │ │ + b 0x14e3170 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - ldc2l 7, cr15, [r6], #152 @ 0x98 │ │ │ │ + ldc2l 7, cr15, [lr], {38} @ 0x26 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28c750 │ │ │ │ + bleq 0xff28c780 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #58624 @ 0xe500 │ │ │ │ + adcsmi pc, r5, #52480 @ 0xcd00 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea11f5c │ │ │ │ + bl 0xfea11f8c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x647f40 │ │ │ │ - blls 0x12ebbc8 │ │ │ │ + blmi 0x647f70 │ │ │ │ + blls 0x12ebbf8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5b40 │ │ │ │ - blne 0x78c4c0 │ │ │ │ + bls 0x1f5b70 │ │ │ │ + blne 0x78c4f0 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a94622 │ │ │ │ - andls pc, r3, r7, lsr r8 @ │ │ │ │ + andls pc, r3, pc, lsr r8 @ │ │ │ │ @ instruction: 0xf1a9e7aa │ │ │ │ - svclt 0x0000f9b3 │ │ │ │ + svclt 0x0000f9bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263682,54 +263692,54 @@ │ │ │ │ stccs 15, cr14, [r2], {76} @ 0x4c │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f840c │ │ │ │ + b 0x14f843c │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #179200 @ 0x2bc00 │ │ │ │ + adcmi pc, r5, #154624 @ 0x25c00 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128c860 │ │ │ │ + bleq 0x128c890 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #160768 @ 0x27400 │ │ │ │ - bleq 0x1cfd04 │ │ │ │ - blls 0x149028 │ │ │ │ + adcmi pc, r5, #136192 @ 0x21400 │ │ │ │ + bleq 0x1cfd34 │ │ │ │ + blls 0x149058 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d2074 │ │ │ │ + bl 0xfe9d20a4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x488058 │ │ │ │ - blls 0x126bce0 │ │ │ │ + blmi 0x488088 │ │ │ │ + blls 0x126bd10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xffb8f1a8 │ │ │ │ + @ instruction: 0xffc0f1a8 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xf934f1a9 │ │ │ │ + @ instruction: 0xf93cf1a9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263745,54 +263755,54 @@ │ │ │ │ stccs 14, cr14, [r2], {206} @ 0xce │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f8508 │ │ │ │ + b 0x14f8538 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #115712 @ 0x1c400 │ │ │ │ + adcmi pc, r5, #91136 @ 0x16400 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28c95c │ │ │ │ + bleq 0xfe28c98c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #97280 @ 0x17c00 │ │ │ │ - bleq 0x24fe80 │ │ │ │ - blls 0x149124 │ │ │ │ + adcmi pc, r5, #72704 @ 0x11c00 │ │ │ │ + bleq 0x24feb0 │ │ │ │ + blls 0x149154 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d2170 │ │ │ │ + bl 0xfe9d21a0 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x488154 │ │ │ │ - blls 0x126bddc │ │ │ │ + blmi 0x488184 │ │ │ │ + blls 0x126be0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xff3af1a8 │ │ │ │ + @ instruction: 0xff42f1a8 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xf8b6f1a9 │ │ │ │ + @ instruction: 0xf8bef1a9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -263807,60 +263817,60 @@ │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ mcr 1, 2, pc, cr12, cr7, {4} @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e3448 │ │ │ │ + b 0x14e3478 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - blx 0xbcfaba │ │ │ │ + blx 0x5cfaea │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28ca58 │ │ │ │ + bleq 0xff28ca88 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #25600 @ 0x6400 │ │ │ │ + adcsmi pc, r5, #1024 @ 0x400 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea12264 │ │ │ │ + bl 0xfea12294 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x648248 │ │ │ │ - blls 0x12ebed0 │ │ │ │ + blmi 0x648278 │ │ │ │ + blls 0x12ebf00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5e48 │ │ │ │ - blne 0x78c7c8 │ │ │ │ + bls 0x1f5e78 │ │ │ │ + blne 0x78c7f8 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a84622 │ │ │ │ - @ instruction: 0x9003feb3 │ │ │ │ + @ instruction: 0x9003febb │ │ │ │ @ instruction: 0xf1a9e7aa │ │ │ │ - svclt 0x0000f82f │ │ │ │ + svclt 0x0000f837 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263876,54 +263886,54 @@ │ │ │ │ stccs 13, cr14, [r2], {200} @ 0xc8 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f8714 │ │ │ │ + b 0x14f8744 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #241664 @ 0x3b000 │ │ │ │ + adcmi pc, r5, #143360 @ 0x23000 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128cb68 │ │ │ │ + bleq 0x128cb98 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #167936 @ 0x29000 │ │ │ │ - bleq 0x1d000c │ │ │ │ - blls 0x149330 │ │ │ │ + adcmi pc, r5, #69632 @ 0x11000 │ │ │ │ + bleq 0x1d003c │ │ │ │ + blls 0x149360 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d237c │ │ │ │ + bl 0xfe9d23ac │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x488360 │ │ │ │ - blls 0x126bfe8 │ │ │ │ + blmi 0x488390 │ │ │ │ + blls 0x126c018 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - cdp2 1, 3, cr15, cr4, cr8, {5} │ │ │ │ + cdp2 1, 3, cr15, cr12, cr8, {5} │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xffb0f1a8 │ │ │ │ + @ instruction: 0xffb8f1a8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263939,54 +263949,54 @@ │ │ │ │ stccs 13, cr14, [r2], {74} @ 0x4a │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f8810 │ │ │ │ + b 0x14f8840 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #4145152 @ 0x3f4000 │ │ │ │ + adcmi pc, r5, #3751936 @ 0x394000 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28cc64 │ │ │ │ + bleq 0xfe28cc94 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #3850240 @ 0x3ac000 │ │ │ │ - bleq 0x250188 │ │ │ │ - blls 0x14942c │ │ │ │ + adcmi pc, r5, #3457024 @ 0x34c000 │ │ │ │ + bleq 0x2501b8 │ │ │ │ + blls 0x14945c │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d2478 │ │ │ │ + bl 0xfe9d24a8 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x48845c │ │ │ │ - blls 0x126c0e4 │ │ │ │ + blmi 0x48848c │ │ │ │ + blls 0x126c114 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - ldc2 1, cr15, [r6, #672]! @ 0x2a0 │ │ │ │ + ldc2 1, cr15, [lr, #672]! @ 0x2a0 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xff32f1a8 │ │ │ │ + @ instruction: 0xff3af1a8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -264001,60 +264011,60 @@ │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ stcl 1, cr15, [r8], {151} @ 0x97 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e3750 │ │ │ │ + b 0x14e3780 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - blx 0x2cfdc0 │ │ │ │ + @ instruction: 0xf9eef726 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28cd60 │ │ │ │ + bleq 0xff28cd90 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #4014080 @ 0x3d4000 │ │ │ │ + adcsmi pc, r5, #3620864 @ 0x374000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea1256c │ │ │ │ + bl 0xfea1259c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x648550 │ │ │ │ - blls 0x12ec1d8 │ │ │ │ + blmi 0x648580 │ │ │ │ + blls 0x12ec208 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f6150 │ │ │ │ - blne 0x78cad0 │ │ │ │ + bls 0x1f6180 │ │ │ │ + blne 0x78cb00 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a84622 │ │ │ │ - andls pc, r3, pc, lsr #26 │ │ │ │ + andls pc, r3, r7, lsr sp @ │ │ │ │ @ instruction: 0xf1a8e7aa │ │ │ │ - svclt 0x0000feab │ │ │ │ + svclt 0x0000feb3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -264087,144 +264097,144 @@ │ │ │ │ andsgt pc, r3, r6, lsl r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8004461 │ │ │ │ ldclle 15, cr1, [r5], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d2668 │ │ │ │ + blne 0xff5d2698 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x191590 │ │ │ │ + bls 0x1915e0 │ │ │ │ ldr r4, [lr, r6, lsl #12]! │ │ │ │ - cdp2 1, 3, cr15, cr10, cr8, {5} │ │ │ │ + cdp2 1, 4, cr15, cr2, cr8, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xc9b2cc │ │ │ │ + blmi 0xc9b2fc │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - bl 0xff5ce93c │ │ │ │ + bl 0xff5ce96c │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df2ec │ │ │ │ + b 0x14df31c │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e2dd0 │ │ │ │ + b 0x14e2e00 │ │ │ │ mlasle r6, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8204461 │ │ │ │ ldclle 15, cr1, [r5], #8 │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ strbtmi r4, [r1], #-668 @ 0xfffffd64 │ │ │ │ - blne 0x1d03b0 │ │ │ │ + blne 0x1d03e0 │ │ │ │ addsmi sp, r5, #62720 @ 0xf500 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8730 │ │ │ │ - blls 0x126c3b4 │ │ │ │ + blmi 0x4c8760 │ │ │ │ + blls 0x126c3e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - mcrr2 1, 10, pc, lr, cr8 @ │ │ │ │ + mrrc2 1, 10, pc, r6, cr8 @ │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7be │ │ │ │ - svclt 0x0000fdc9 │ │ │ │ + svclt 0x0000fdd1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xc9b3b0 │ │ │ │ + blmi 0xc9b3e0 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - bl 0x194ea20 │ │ │ │ + bl 0x194ea50 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df3d0 │ │ │ │ + b 0x14df400 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e2eb4 │ │ │ │ + b 0x14e2ee4 │ │ │ │ ldrsbtle r0, [r6], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8404461 │ │ │ │ ldclle 15, cr1, [r5], #16 │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ strbtmi r4, [r1], #-668 @ 0xfffffd64 │ │ │ │ - blne 0x250514 │ │ │ │ + blne 0x250544 │ │ │ │ addsmi sp, r5, #62720 @ 0xf500 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8814 │ │ │ │ - blls 0x126c498 │ │ │ │ + blmi 0x4c8844 │ │ │ │ + blls 0x126c4c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xff84eafa │ │ │ │ + blx 0xffa4eb2a │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7be │ │ │ │ - svclt 0x0000fd57 │ │ │ │ + svclt 0x0000fd5f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ sbclt r4, r6, pc, lsl r6 │ │ │ │ ldmdaeq r7, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -264236,25 +264246,25 @@ │ │ │ │ strbmi r7, [r0], -r0, lsl #5 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf19700ed │ │ │ │ svccs 0x0002eaee │ │ │ │ strcc sp, [r1, -sl, asr #32] │ │ │ │ - b 0x14e2f4c │ │ │ │ - b 0x14d4fd4 │ │ │ │ + b 0x14e2f7c │ │ │ │ + b 0x14d5004 │ │ │ │ suble r1, sp, sl, lsl r7 │ │ │ │ - b 0x14ff19c │ │ │ │ + b 0x14ff1cc │ │ │ │ strbmi r1, [r9], -r7, lsl #28 │ │ │ │ stmdaeq r8, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmib r1, {r0, r4, r5, r6, r7, sl, lr}^ │ │ │ │ ldmib r1, {sl, fp, ip, sp}^ │ │ │ │ tstcc r0, r2 │ │ │ │ @ instruction: 0xf848189b │ │ │ │ - bl 0x14220fc │ │ │ │ + bl 0x142212c │ │ │ │ strmi r0, [r9, #768] @ 0x300 │ │ │ │ andcc pc, r4, r8, asr #17 │ │ │ │ @ instruction: 0x4621d1f1 │ │ │ │ strbeq lr, [r7, r6, lsl #22] │ │ │ │ ldmib r1, {r1, r2, r5, r7, sl, lr}^ │ │ │ │ strcc r3, [r8, -r0] │ │ │ │ strcs lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ @@ -264263,37 +264273,37 @@ │ │ │ │ andeq lr, r4, r0, asr #22 │ │ │ │ @ instruction: 0xf847458e │ │ │ │ mvnsle r0, r4, lsl #24 │ │ │ │ svclt 0x003e45aa │ │ │ │ andeq lr, r6, #10240 @ 0x2800 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r2!, {r2, r9, ip, lr, pc}^ │ │ │ │ - blne 0xfe5d2928 │ │ │ │ + blne 0xfe5d2958 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r6, pc, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - b 0x14e2fe0 │ │ │ │ + b 0x14e3010 │ │ │ │ svclt 0x00081715 │ │ │ │ andle r4, r3, sl, lsr #13 │ │ │ │ svccs 0x000046aa │ │ │ │ @ instruction: 0xe7e5d1b3 │ │ │ │ ldrbmi r4, [r2], -r1, lsr #12 │ │ │ │ vst1.16 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf8cd7380 │ │ │ │ @ instruction: 0xf1a8a004 │ │ │ │ - @ instruction: 0xf8ddfb53 │ │ │ │ + @ instruction: 0xf8ddfb5b │ │ │ │ strmi sl, [r4], -r4 │ │ │ │ @ instruction: 0xf1a8e7a4 │ │ │ │ - svclt 0x0000fccd │ │ │ │ + svclt 0x0000fcd5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -264328,52 +264338,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d2a2c │ │ │ │ + blne 0xff5d2a5c │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x1911cc │ │ │ │ + bls 0x19121c │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - mrrc2 1, 10, pc, r8, cr8 @ │ │ │ │ + stc2l 1, cr15, [r0], #-672 @ 0xfffffd60 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1b690 │ │ │ │ + blmi 0xd1b6c0 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ ldmib r0!, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df6b0 │ │ │ │ + b 0x14df6e0 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3194 │ │ │ │ + b 0x14e31c4 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r9 @ │ │ │ │ eorgt pc, r3, r8, lsr r9 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -264382,57 +264392,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d077c │ │ │ │ + blne 0x1d07ac │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8afc │ │ │ │ - blls 0x126c780 │ │ │ │ + blmi 0x4c8b2c │ │ │ │ + blls 0x126c7b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0x1b4ede0 │ │ │ │ + blx 0x1d4ee10 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000fbe3 │ │ │ │ + svclt 0x0000fbeb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1b77c │ │ │ │ + blmi 0xd1b7ac │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ ldmdb sl!, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df79c │ │ │ │ + b 0x14df7cc │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3280 │ │ │ │ + b 0x14e32b0 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -264441,35 +264451,35 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x2508e8 │ │ │ │ + blne 0x250918 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8be8 │ │ │ │ - blls 0x126c86c │ │ │ │ + blmi 0x4c8c18 │ │ │ │ + blls 0x126c89c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xf9f2f1a8 │ │ │ │ + @ instruction: 0xf9faf1a8 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000fb6d │ │ │ │ + svclt 0x0000fb75 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -264504,52 +264514,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d2cec │ │ │ │ + blne 0xff5d2d1c │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x190f0c │ │ │ │ + bls 0x190f5c │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - blx 0xfff4efc0 │ │ │ │ + blx 0x14eff2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1b950 │ │ │ │ + blmi 0xd1b980 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ ldm r0, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df970 │ │ │ │ + b 0x14df9a0 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3454 │ │ │ │ + b 0x14e3484 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -264558,57 +264568,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d0a3c │ │ │ │ + blne 0x1d0a6c │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8dbc │ │ │ │ - blls 0x126ca40 │ │ │ │ + blmi 0x4c8dec │ │ │ │ + blls 0x126ca70 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xf908f1a8 │ │ │ │ + @ instruction: 0xf910f1a8 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000fa83 │ │ │ │ + svclt 0x0000fa8b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1ba3c │ │ │ │ + blmi 0xd1ba6c │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ ldmda sl, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfa5c │ │ │ │ + b 0x14dfa8c │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3540 │ │ │ │ + b 0x14e3570 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ uqasxmi fp, r1, r8 │ │ │ │ @@ -264617,35 +264627,35 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00384561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x250ba8 │ │ │ │ + blne 0x250bd8 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8ea8 │ │ │ │ - blls 0x126cb2c │ │ │ │ + blmi 0x4c8ed8 │ │ │ │ + blls 0x126cb5c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xf892f1a8 │ │ │ │ + @ instruction: 0xf89af1a8 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000fa0d │ │ │ │ + svclt 0x0000fa15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -264680,52 +264690,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d2fac │ │ │ │ + blne 0xff5d2fdc │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x190c4c │ │ │ │ + bls 0x190c9c │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - @ instruction: 0xf998f1a8 │ │ │ │ + @ instruction: 0xf9a0f1a8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1bc10 │ │ │ │ + blmi 0xd1bc40 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ svc 0x0030f196 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfc30 │ │ │ │ + b 0x14dfc60 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3714 │ │ │ │ + b 0x14e3744 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r9 @ │ │ │ │ eorgt pc, r3, r8, lsr r9 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -264734,57 +264744,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d0cfc │ │ │ │ + blne 0x1d0d2c │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c907c │ │ │ │ - blls 0x126cd00 │ │ │ │ + blmi 0x4c90ac │ │ │ │ + blls 0x126cd30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xffa8f1a7 │ │ │ │ + @ instruction: 0xffb0f1a7 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000f923 │ │ │ │ + svclt 0x0000f92b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1bcfc │ │ │ │ + blmi 0xd1bd2c │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ mrc 1, 5, APSR_nzcv, cr10, cr6, {4} │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfd1c │ │ │ │ + b 0x14dfd4c │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3800 │ │ │ │ + b 0x14e3830 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -264793,35 +264803,35 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x250e68 │ │ │ │ + blne 0x250e98 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c9168 │ │ │ │ - blls 0x126cdec │ │ │ │ + blmi 0x4c9198 │ │ │ │ + blls 0x126ce1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xff32f1a7 │ │ │ │ + @ instruction: 0xff3af1a7 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000f8ad │ │ │ │ + svclt 0x0000f8b5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -264856,52 +264866,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d326c │ │ │ │ + blne 0xff5d329c │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a79201 │ │ │ │ - bls 0x19298c │ │ │ │ + bls 0x1929dc │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - @ instruction: 0xf838f1a8 │ │ │ │ + @ instruction: 0xf840f1a8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1bed0 │ │ │ │ + blmi 0xd1bf00 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ ldcl 1, cr15, [r0, #600] @ 0x258 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfef0 │ │ │ │ + b 0x14dff20 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e39d4 │ │ │ │ + b 0x14e3a04 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -264910,57 +264920,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d0fbc │ │ │ │ + blne 0x1d0fec │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c933c │ │ │ │ - blls 0x126cfc0 │ │ │ │ + blmi 0x4c936c │ │ │ │ + blls 0x126cff0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - cdp2 1, 4, cr15, cr8, cr7, {5} │ │ │ │ + cdp2 1, 5, cr15, cr0, cr7, {5} │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a7e7ba │ │ │ │ - svclt 0x0000ffc3 │ │ │ │ + svclt 0x0000ffcb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1bfbc │ │ │ │ + blmi 0xd1bfec │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ ldcl 1, cr15, [sl, #-600] @ 0xfffffda8 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dffdc │ │ │ │ + b 0x14e000c │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3ac0 │ │ │ │ + b 0x14e3af0 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #30 │ │ │ │ @@ -264969,54 +264979,54 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00284561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x251128 │ │ │ │ + blne 0x251158 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c9428 │ │ │ │ - blls 0x126d0ac │ │ │ │ + blmi 0x4c9458 │ │ │ │ + blls 0x126d0dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - ldc2l 1, cr15, [r2, #668] @ 0x29c │ │ │ │ + ldc2l 1, cr15, [sl, #668] @ 0x29c │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a7e7ba │ │ │ │ - svclt 0x0000ff4d │ │ │ │ + svclt 0x0000ff55 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4aa4 │ │ │ │ + b 0x14e4ad4 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24dcbc │ │ │ │ + beq 0x24dcec │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - blx 0xffed0ed8 │ │ │ │ + blx 0xff8d0f08 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -265030,24 +265040,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4b20 │ │ │ │ + b 0x14e4b50 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24dd38 │ │ │ │ + beq 0x24dd68 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - blx 0xffc50f56 │ │ │ │ + blx 0xff650f86 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -265061,30 +265071,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4b9c │ │ │ │ + b 0x14e4bcc │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15adc4 │ │ │ │ + bl 0x15adf4 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3143] @ 0xfffff3b9 @ │ │ │ │ + ldrbmi pc, [r5, #-3119] @ 0xfffff3d1 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3895ec │ │ │ │ + bl 0x38961c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d35dc │ │ │ │ + bl 0xfe9d360c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265092,30 +265102,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4c18 │ │ │ │ + b 0x14e4c48 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15ae40 │ │ │ │ + bl 0x15ae70 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3285] @ 0xfffff32b @ │ │ │ │ + ldrbmi pc, [r5, #-3261] @ 0xfffff343 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389668 │ │ │ │ + bl 0x389698 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3658 │ │ │ │ + bl 0xfe9d3688 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265123,30 +265133,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4c94 │ │ │ │ + b 0x14e4cc4 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15acbc │ │ │ │ + bl 0x15acec │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3323] @ 0xfffff305 @ │ │ │ │ + ldrbmi pc, [r5, #-3299] @ 0xfffff31d @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3896e4 │ │ │ │ + bl 0x389714 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d36d4 │ │ │ │ + bl 0xfe9d3704 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265154,30 +265164,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4d10 │ │ │ │ + b 0x14e4d40 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15ad38 │ │ │ │ + bl 0x15ad68 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3517] @ 0xfffff243 @ │ │ │ │ + ldrbmi pc, [r5, #-3493] @ 0xfffff25b @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389760 │ │ │ │ + bl 0x389790 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3750 │ │ │ │ + bl 0xfe9d3780 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265185,24 +265195,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4d8c │ │ │ │ + b 0x14e4dbc │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24dfa4 │ │ │ │ + beq 0x24dfd4 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - cdp2 7, 7, cr15, cr14, cr5, {4} │ │ │ │ + cdp2 7, 6, cr15, cr6, cr5, {4} │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -265216,24 +265226,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4e08 │ │ │ │ + b 0x14e4e38 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24e020 │ │ │ │ + beq 0x24e050 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - cdp2 7, 6, cr15, cr12, cr5, {4} │ │ │ │ + cdp2 7, 5, cr15, cr4, cr5, {4} │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -265247,30 +265257,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4e84 │ │ │ │ + b 0x14e4eb4 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15b0ac │ │ │ │ + bl 0x15b0dc │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-2801] @ 0xfffff50f @ │ │ │ │ + ldrbmi pc, [r5, #-2777] @ 0xfffff527 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3898d4 │ │ │ │ + bl 0x389904 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d38c4 │ │ │ │ + bl 0xfe9d38f4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265278,30 +265288,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4f00 │ │ │ │ + b 0x14e4f30 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15b128 │ │ │ │ + bl 0x15b158 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-2943] @ 0xfffff481 @ │ │ │ │ + ldrbmi pc, [r5, #-2919] @ 0xfffff499 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389950 │ │ │ │ + bl 0x389980 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3940 │ │ │ │ + bl 0xfe9d3970 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265309,30 +265319,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4f7c │ │ │ │ + b 0x14e4fac │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15afa4 │ │ │ │ + bl 0x15afd4 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-2999] @ 0xfffff449 @ │ │ │ │ + ldrbmi pc, [r5, #-2975] @ 0xfffff461 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3899cc │ │ │ │ + bl 0x3899fc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d39bc │ │ │ │ + bl 0xfe9d39ec │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265340,30 +265350,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4ff8 │ │ │ │ + b 0x14e5028 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15b020 │ │ │ │ + bl 0x15b050 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3193] @ 0xfffff387 @ │ │ │ │ + ldrbmi pc, [r5, #-3169] @ 0xfffff39f @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389a48 │ │ │ │ + bl 0x389a78 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3a38 │ │ │ │ + bl 0xfe9d3a68 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265371,25 +265381,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e5074 │ │ │ │ + b 0x14e50a4 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24e288 │ │ │ │ + beq 0x24e2b8 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r4, r0, #70254592 @ 0x4300000 │ │ │ │ - @ instruction: 0xf810f785 │ │ │ │ + @ instruction: 0xfff8f784 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265404,25 +265414,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e50f8 │ │ │ │ + b 0x14e5128 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24e30c │ │ │ │ + beq 0x24e33c │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r4, r0, #70254592 @ 0x4300000 │ │ │ │ - @ instruction: 0xf902f785 │ │ │ │ + @ instruction: 0xf8eaf785 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265437,32 +265447,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e517c │ │ │ │ + b 0x14e51ac │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b3a0 │ │ │ │ + bl 0x15b3d0 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2441] @ 0xfffff677 @ │ │ │ │ + ldrbmi pc, [r5, #-2417] @ 0xfffff68f @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389bd4 │ │ │ │ + bl 0x389c04 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3bc4 │ │ │ │ + bl 0xfe9d3bf4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265470,32 +265480,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e5200 │ │ │ │ + b 0x14e5230 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b424 │ │ │ │ + bl 0x15b454 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2579] @ 0xfffff5ed @ │ │ │ │ + ldrbmi pc, [r5, #-2555] @ 0xfffff605 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389c58 │ │ │ │ + bl 0x389c88 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3c48 │ │ │ │ + bl 0xfe9d3c78 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265503,32 +265513,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e5284 │ │ │ │ + b 0x14e52b4 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b2a8 │ │ │ │ + bl 0x15b2d8 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2647] @ 0xfffff5a9 @ │ │ │ │ + ldrbmi pc, [r5, #-2623] @ 0xfffff5c1 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389cdc │ │ │ │ + bl 0x389d0c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3ccc │ │ │ │ + bl 0xfe9d3cfc │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265536,32 +265546,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e5308 │ │ │ │ + b 0x14e5338 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b32c │ │ │ │ + bl 0x15b35c │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2837] @ 0xfffff4eb @ │ │ │ │ + ldrbmi pc, [r5, #-2813] @ 0xfffff503 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389d60 │ │ │ │ + bl 0x389d90 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3d50 │ │ │ │ + bl 0xfe9d3d80 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265569,24 +265579,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e538c │ │ │ │ + b 0x14e53bc │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b3b0 │ │ │ │ + bl 0x15b3e0 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ - @ instruction: 0xff5cf785 │ │ │ │ + @ instruction: 0xff44f785 │ │ │ │ svceq 0x0002f826 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265601,24 +265611,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e540c │ │ │ │ + b 0x14e543c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b630 │ │ │ │ + bl 0x15b660 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r1], -r4, lsl #22 │ │ │ │ - @ instruction: 0xff38f785 │ │ │ │ + @ instruction: 0xff20f785 │ │ │ │ svceq 0x0004f846 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265627,58 +265637,58 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d7678 │ │ │ │ + blx 0x18d76a8 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x15036e4 │ │ │ │ + b 0x1503714 │ │ │ │ @ instruction: 0xf1020ccc │ │ │ │ - b 0x14e0688 │ │ │ │ + b 0x14e06b8 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ @ instruction: 0xf9111e44 │ │ │ │ @ instruction: 0xf9123f01 │ │ │ │ addmi r5, lr, #1, 30 │ │ │ │ vqrdmlah.s d15, d5, d3 │ │ │ │ @ instruction: 0x2323ea4f │ │ │ │ svccc 0x0001f804 │ │ │ │ strbmi sp, [r6, #499]! @ 0x1f3 │ │ │ │ - bl 0x149ed8 │ │ │ │ + bl 0x149f08 │ │ │ │ strcs r0, [r0], #-780 @ 0xfffffcf4 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x7a4ecc │ │ │ │ + bne 0x7a4efc │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d76ec │ │ │ │ + blx 0x18d771c │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x1503758 │ │ │ │ + b 0x1503788 │ │ │ │ @ instruction: 0xf1a00ccc │ │ │ │ - b 0x14d4b08 │ │ │ │ + b 0x14d4b38 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ - blpl 0x1d1fd4 │ │ │ │ + blpl 0x1d2004 │ │ │ │ svccc 0x0002f832 │ │ │ │ - blx 0x5e45de │ │ │ │ - b 0x1510730 │ │ │ │ + blx 0x5e460e │ │ │ │ + b 0x1510760 │ │ │ │ @ instruction: 0xf8244323 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ @@ -265694,23 +265704,23 @@ │ │ │ │ strmi r0, [r4], -r1, lsl #10 │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ sadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [fp], -pc, lsr #12 │ │ │ │ svcne 0x0006440f │ │ │ │ - blcs 0x251cc0 │ │ │ │ + blcs 0x251cf0 │ │ │ │ svceq 0x0004f85e │ │ │ │ - blx 0xfe12466a │ │ │ │ + blx 0xfe12469a │ │ │ │ @ instruction: 0xf846c202 │ │ │ │ mvnsle r2, r4, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x793fa4 │ │ │ │ + blne 0x793fd4 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -265720,26 +265730,26 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ stmdavs r4!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ vraddhn.i16 d16, , q0 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e5418 │ │ │ │ + b 0x14e5448 │ │ │ │ strmi r0, [r6], -r8, asr #17 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ strmi r4, [sl], #1604 @ 0x644 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x1cf260 │ │ │ │ + blvc 0x1cf290 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x14f244 │ │ │ │ + blvc 0x14f274 │ │ │ │ @ instruction: 0xf04f3708 │ │ │ │ @ instruction: 0x3608fbd1 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r5, r7, r8, sl, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265750,62 +265760,62 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf95af1a7 │ │ │ │ + @ instruction: 0xf962f1a7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d7874 │ │ │ │ + blx 0x18d78a4 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x15038e0 │ │ │ │ + b 0x1503910 │ │ │ │ @ instruction: 0xf1020ccc │ │ │ │ - b 0x14e0884 │ │ │ │ + b 0x14e08b4 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ @ instruction: 0xf8111e44 │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ addmi r5, lr, #1, 30 │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ tstcs r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0001f804 │ │ │ │ strbmi sp, [r6, #499]! @ 0x1f3 │ │ │ │ - bl 0x14a0d4 │ │ │ │ + bl 0x14a104 │ │ │ │ strcs r0, [r0], #-780 @ 0xfffffcf4 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x7a50c8 │ │ │ │ + bne 0x7a50f8 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d78e8 │ │ │ │ + blx 0x18d7918 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x1503954 │ │ │ │ + b 0x1503984 │ │ │ │ @ instruction: 0xf1a00ccc │ │ │ │ - b 0x14d4d04 │ │ │ │ + b 0x14d4d34 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ - blpl 0x1d1dd0 │ │ │ │ + blpl 0x1d1e00 │ │ │ │ svccc 0x0002f832 │ │ │ │ - blx 0x2647da │ │ │ │ - b 0x1510924 │ │ │ │ + blx 0x26480a │ │ │ │ + b 0x1510954 │ │ │ │ @ instruction: 0xf8244313 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ @@ -265821,23 +265831,23 @@ │ │ │ │ strmi r0, [r4], -r1, lsl #10 │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ sadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [fp], -pc, lsr #12 │ │ │ │ svcne 0x0006440f │ │ │ │ - bleq 0x251ebc │ │ │ │ + bleq 0x251eec │ │ │ │ svccs 0x0004f85e │ │ │ │ - blx 0xfe924866 │ │ │ │ + blx 0xfe924896 │ │ │ │ @ instruction: 0xf846c202 │ │ │ │ mvnsle r2, r4, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7941a0 │ │ │ │ + blne 0x7941d0 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -265847,26 +265857,26 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ stmdavs r4!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ vraddhn.i16 d16, , q0 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e5614 │ │ │ │ + b 0x14e5644 │ │ │ │ strmi r0, [r6], -r8, asr #17 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ strmi r4, [sl], #1604 @ 0x644 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x1cf45c │ │ │ │ + blvc 0x1cf48c │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x14f440 │ │ │ │ + blvc 0x14f470 │ │ │ │ @ instruction: 0xf04f3708 │ │ │ │ strcc pc, [r8], -r3, lsr #21 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r5, r7, r8, sl, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265877,103 +265887,103 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf85cf1a7 │ │ │ │ + @ instruction: 0xf864f1a7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ - blx 0x18df270 │ │ │ │ + blx 0x18df2a0 │ │ │ │ svclt 0x0018fe83 │ │ │ │ @ instruction: 0xf10e3501 │ │ │ │ addlt r0, r5, r1, lsl #28 │ │ │ │ strcs pc, [r5], r3, asr #7 │ │ │ │ - b 0x1503adc │ │ │ │ - b 0x14d6194 │ │ │ │ + b 0x1503b0c │ │ │ │ + b 0x14d61c4 │ │ │ │ @ instruction: 0xf1a20ece │ │ │ │ @ instruction: 0xf1c60408 │ │ │ │ svclt 0x00140200 │ │ │ │ ldrbtmi r4, [r7], -r7, asr #12 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - beq 0x9505b4 │ │ │ │ - bleq 0x950538 │ │ │ │ + beq 0x9505e4 │ │ │ │ + bleq 0x950568 │ │ │ │ ldrbtmi fp, [r0], r8, lsl #30 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, lr}^ │ │ │ │ strls r8, [r0, -r1, lsl #28] │ │ │ │ @ instruction: 0xf8549003 │ │ │ │ @ instruction: 0xf1a20f08 │ │ │ │ ldmib r1, {r5, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf1c2c300 │ │ │ │ tstcc r8, r0, lsr #16 │ │ │ │ - b 0xfe42e060 │ │ │ │ + b 0xfe42e090 │ │ │ │ rsbsmi r0, fp, r0 │ │ │ │ stc2 10, cr15, [r6], {32} @ │ │ │ │ vseleq.f32 s30, s28, s0 │ │ │ │ @ instruction: 0xf90afa03 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @ instruction: 0xf90bfa23 │ │ │ │ @ instruction: 0xf808fa20 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x1424128 │ │ │ │ + b 0x1424158 │ │ │ │ @ instruction: 0xf8450000 │ │ │ │ - blx 0x1d7b10 │ │ │ │ - b 0x114fefc │ │ │ │ + blx 0x1d7b40 │ │ │ │ + b 0x114ff2c │ │ │ │ rscsmi r0, r3, lr │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ rsbvs r4, fp, r3, lsl #6 │ │ │ │ addsmi r9, r9, #0, 22 │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r9, sl, fp, pc} │ │ │ │ stmdble r8, {r1, r2, r6, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1152 @ 0xfffffb80 │ │ │ │ stmia r8!, {r8, sl, sp}^ │ │ │ │ - bl 0xfeb25324 │ │ │ │ + bl 0xfeb25354 │ │ │ │ ldrmi r0, [lr, #768] @ 0x300 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6b13c │ │ │ │ + bl 0xfec6b16c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - ldclcs 6, cr15, [r9], #276 @ 0x114 │ │ │ │ + stccc 6, cr15, [r9], #-276 @ 0xfffffeec │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ mcr2 7, 0, pc, cr8, cr1, {7} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6b174 │ │ │ │ + bl 0xfec6b1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - ldccc 6, cr15, [sp], {69} @ 0x45 │ │ │ │ + mcrrcc 6, 4, pc, sp, cr5 @ │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ stc2l 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6b1ac │ │ │ │ + bl 0xfec6b1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - mcrrcc 6, 4, pc, r1, cr5 @ │ │ │ │ + ldclcc 6, cr15, [r1], #-276 @ 0xfffffeec │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r0, #964] @ 0x3c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -266033,91 +266043,91 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [sl], -r0, lsl #13 │ │ │ │ strteq r0, [r8], #-1073 @ 0xfffffbcf │ │ │ │ @ instruction: 0xf710461c │ │ │ │ - @ instruction: 0x4607fdbf │ │ │ │ + strmi pc, [r7], -r7, lsr #27 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x462270ff │ │ │ │ tsteq r0, r6, lsl #20 │ │ │ │ @ instruction: 0xf7104028 │ │ │ │ - @ instruction: 0x4622fdb5 │ │ │ │ + @ instruction: 0x4622fd9d │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - ldc2 7, cr15, [r2, #60]! @ 0x3c │ │ │ │ + ldc2 7, cr15, [sl, #60] @ 0x3c │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf70f41f0 │ │ │ │ - svclt 0x0000bdab │ │ │ │ + svclt 0x0000bd93 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi r4, [r1], -sp, lsl #12 │ │ │ │ ldrmi fp, [ip], -fp, lsl #1 │ │ │ │ - b 0x14d51cc │ │ │ │ - b 0x14e6168 │ │ │ │ + b 0x14d51fc │ │ │ │ + b 0x14e6198 │ │ │ │ @ instruction: 0xf0274911 │ │ │ │ streq r4, [fp], #-1536 @ 0xfffffa00 │ │ │ │ - b 0x14fa970 │ │ │ │ - b 0x14e6144 │ │ │ │ + b 0x14fa9a0 │ │ │ │ + b 0x14e6174 │ │ │ │ @ instruction: 0xf1b64909 │ │ │ │ strdls r4, [r5], -pc @ │ │ │ │ stmdale r7, {r3, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ - b 0x271134 │ │ │ │ + b 0x271164 │ │ │ │ @ instruction: 0xf1b00003 │ │ │ │ stmdble sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xff351d86 │ │ │ │ + blx 0xfed51db6 │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ strtmi r9, [r2], -r5, lsl #16 │ │ │ │ andlt r4, fp, r9, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldcllt 7, cr15, [r6, #-60]! @ 0xffffffc4 │ │ │ │ + ldcllt 7, cr15, [lr, #-60] @ 0xffffffc4 │ │ │ │ @ instruction: 0xf0200408 │ │ │ │ @ instruction: 0xf1b04000 │ │ │ │ stmiale fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0xf1b14019 │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0x46214638 │ │ │ │ @ instruction: 0xf71c9209 │ │ │ │ - stmib sp, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r0, [r0], -r6, lsl #2 │ │ │ │ strcs r4, [r0, #-1569] @ 0xfffff9df │ │ │ │ - blx 0xff851dfa │ │ │ │ + blx 0xff251e2a │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ stmdals r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff6d1e06 │ │ │ │ + blx 0xff0d1e36 │ │ │ │ strmi r4, [fp], r2, lsl #13 │ │ │ │ strtmi r4, [r1], -r8, asr #12 │ │ │ │ - blx 0xff551e12 │ │ │ │ + blx 0xfef51e42 │ │ │ │ strmi r9, [r0], r9, lsl #20 │ │ │ │ ldrbmi r4, [fp], -r9, lsl #13 │ │ │ │ ldmib sp, {r9, ip, pc}^ │ │ │ │ ldrbmi r0, [r2], -r6, lsl #2 │ │ │ │ - stc2l 7, cr15, [ip, #64] @ 0x40 │ │ │ │ + ldc2 7, cr15, [r4, #64]! @ 0x40 │ │ │ │ stmib sp, {r1, r6, r9, sl, lr}^ │ │ │ │ strbmi r0, [fp], -r0, lsl #2 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ strls r9, [r2, #-1027] @ 0xfffffbfd │ │ │ │ - mcr2 7, 2, pc, cr2, cr6, {0} @ │ │ │ │ + mcr2 7, 1, pc, cr10, cr6, {0} @ │ │ │ │ @ instruction: 0xf71c4622 │ │ │ │ - strmi pc, [r7], -r5, asr #24 │ │ │ │ + strmi pc, [r7], -sp, lsr #24 │ │ │ │ @ instruction: 0x4621e7bc │ │ │ │ @ instruction: 0xf70f4640 │ │ │ │ - tstplt r8, pc, ror fp @ p-variant is OBSOLETE │ │ │ │ + tstplt r8, r7, ror #22 @ p-variant is OBSOLETE │ │ │ │ ldr r4, [r5, r7, asr #12]! │ │ │ │ strtmi r9, [r1], -r8, lsl #16 │ │ │ │ - blx 0x1f51e26 │ │ │ │ + blx 0x1951e56 │ │ │ │ svcls 0x0008b108 │ │ │ │ strtmi lr, [r1], -lr, lsr #15 │ │ │ │ @ instruction: 0xf70f4648 │ │ │ │ - ldmdblt r8!, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00fff1b6 │ │ │ │ strmi sp, [r3], -r6, lsr #17 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0xf0239b08 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ @@ -266139,15 +266149,15 @@ │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strls r3, [ip], #-769 @ 0xfffffcff │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strmi lr, [r1], #-2503 @ 0xfffff639 │ │ │ │ sbcseq fp, fp, r6, lsl pc │ │ │ │ movwls r4, #13867 @ 0x362b │ │ │ │ - bleq 0xfea0ebac │ │ │ │ + bleq 0xfea0ebdc │ │ │ │ @ instruction: 0x314cf89c │ │ │ │ strls fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ eorshi r6, ip, #252 @ 0xfc │ │ │ │ rsble r2, r9, r0, lsl #22 │ │ │ │ stmdapl r0, {r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrmi sl, [lr], r7, lsl #22 │ │ │ │ @ instruction: 0xf6429302 │ │ │ │ @@ -266168,33 +266178,33 @@ │ │ │ │ ldrtmi r9, [ip], r4, lsl #18 │ │ │ │ @ instruction: 0xf1a69205 │ │ │ │ @ instruction: 0xf1a10804 │ │ │ │ strls r0, [r4, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ strls r9, [r5], -r5, lsl #26 │ │ │ │ - beq 0x25098c │ │ │ │ + beq 0x2509bc │ │ │ │ @ instruction: 0xf8de9e02 │ │ │ │ @ instruction: 0xf8ac3000 │ │ │ │ @ instruction: 0xf04f3000 │ │ │ │ @ instruction: 0xf88d0305 │ │ │ │ smladxls r0, r2, r0, r3 │ │ │ │ strcc r4, [r1], #-1587 @ 0xfffff9cd │ │ │ │ svccs 0x0004f859 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f85a │ │ │ │ mrc2 7, 7, pc, cr4, cr15, {7} │ │ │ │ @ instruction: 0xf848455c │ │ │ │ - blle 0xffd17f24 │ │ │ │ + blle 0xffd17f54 │ │ │ │ @ instruction: 0x5604e9dd │ │ │ │ adcmi r9, fp, #3072 @ 0xc00 │ │ │ │ - blls 0x208b40 │ │ │ │ + blls 0x208b70 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r4, r5, sl, lr}^ │ │ │ │ - blne 0xfe794734 │ │ │ │ + blne 0xfe794764 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r3, sp, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -266223,43 +266233,43 @@ │ │ │ │ svcne 0x0004f859 │ │ │ │ @ instruction: 0xf85a3401 │ │ │ │ @ instruction: 0xf7ff0f04 │ │ │ │ ldrbmi pc, [ip, #-3707] @ 0xfffff185 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ vstrls d13, [r4, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1a6e7ae │ │ │ │ - svclt 0x0000fda9 │ │ │ │ + svclt 0x0000fdb1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldclmi 0, cr11, [r0], #-612 @ 0xfffffd9c │ │ │ │ @ instruction: 0xf10d4691 │ │ │ │ stmdavs r4!, {r3, r6, r9, fp} │ │ │ │ @ instruction: 0xf04f9417 │ │ │ │ strcs r0, [r0], -r0, lsl #8 │ │ │ │ strmi r9, [r6], r6, lsl #6 │ │ │ │ fstmdbxls r2!, {d9-d25} @ Deprecated │ │ │ │ sbcslt r9, sl, #18874368 @ 0x1200000 │ │ │ │ - blcs 0xfea0ed34 │ │ │ │ + blcs 0xfea0ed64 │ │ │ │ tstls r5, r1, lsl #4 │ │ │ │ strvs lr, [r1], -sl, asr #19 │ │ │ │ vshr.u64 q8, q2, #61 │ │ │ │ - bcs 0x19cc0c │ │ │ │ + bcs 0x19cc3c │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ andcc fp, r1, #19, 30 @ 0x4c │ │ │ │ strls r4, [sl], #-1570 @ 0xfffff9de │ │ │ │ svclt 0x001800d2 │ │ │ │ @ instruction: 0xf8ca920a │ │ │ │ addsne r6, r2, ip │ │ │ │ andsvs pc, r0, sl, lsr #17 │ │ │ │ andls r2, r4, #4, 20 @ 0x4000 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ - blcs 0x138c3c │ │ │ │ + blcs 0x138c6c │ │ │ │ @ instruction: 0xf505d06d │ │ │ │ @ instruction: 0xf10d5c00 │ │ │ │ @ instruction: 0xf6420834 │ │ │ │ @ instruction: 0x46477350 │ │ │ │ @ instruction: 0xf8dc58ed │ │ │ │ @ instruction: 0xf8dc0faa │ │ │ │ @ instruction: 0xf8dc3fb6 │ │ │ │ @@ -266269,116 +266279,116 @@ │ │ │ │ movwcs r8, #4155 @ 0x103b │ │ │ │ subcc pc, r0, sp, lsl #17 │ │ │ │ strble r0, [r1, #-1195]! @ 0xfffffb55 │ │ │ │ @ instruction: 0x464646b4 │ │ │ │ orreq lr, fp, #9216 @ 0x2400 │ │ │ │ ldrbmi r9, [r5], -r9, lsl #6 │ │ │ │ cdpgt 6, 0, cr4, cr15, cr1, {7} │ │ │ │ - strgt r2, [pc, #-1797] @ 0x113d73 │ │ │ │ + strgt r2, [pc, #-1797] @ 0x113da3 │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ ldmdavs r3!, {r5, sp, lr, pc} │ │ │ │ strbtmi r8, [r3], -fp, lsr #32 │ │ │ │ subvc pc, sl, sp, lsl #17 │ │ │ │ strbmi r9, [ip], -r9, lsl #20 │ │ │ │ movwls r0, #28829 @ 0x709d │ │ │ │ eorlt pc, r9, r2, asr r8 @ │ │ │ │ ldrmi r9, [r1], #2563 @ 0xa03 │ │ │ │ ldmdbne r7, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ ldmdbne r6, {r0, r2, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [r5], #-2568 @ 0xfffff5f8 │ │ │ │ - bleq 0x252604 │ │ │ │ + bleq 0x252634 │ │ │ │ @ instruction: 0xf8564643 │ │ │ │ ldrbmi r1, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf7ffa000 │ │ │ │ strbmi pc, [ip, #-3613] @ 0xfffff1e3 @ │ │ │ │ - bleq 0x2525d4 │ │ │ │ - bls 0x20b484 │ │ │ │ + bleq 0x252604 │ │ │ │ + bls 0x20b4b4 │ │ │ │ ldrmi r9, [r3], #-2823 @ 0xfffff4f9 │ │ │ │ strbmi r9, [sl, #-2564] @ 0xfffff5fc │ │ │ │ stcls 12, cr13, [fp], {220} @ 0xdc │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ - blls 0x3ca900 │ │ │ │ + blls 0x3ca930 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r4, r5, r6, sl, lr}^ │ │ │ │ - bl 0xfe9d48f0 │ │ │ │ + bl 0xfe9d4920 │ │ │ │ addsmi r0, r4, #-536870912 @ 0xe0000000 │ │ │ │ - blmi 0xbca8d4 │ │ │ │ - blls 0x6ee55c │ │ │ │ + blmi 0xbca904 │ │ │ │ + blls 0x6ee58c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 122) │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf5058ff0 │ │ │ │ @ instruction: 0xf10d553e │ │ │ │ ldrcc r0, [r8, #-2100] @ 0xfffff7cc │ │ │ │ strcs r4, [r1, -r6, asr #12] │ │ │ │ strgt ip, [pc], -pc, lsl #26 │ │ │ │ subvc pc, r0, sp, lsl #17 │ │ │ │ eorshi r6, r3, fp, lsr #16 │ │ │ │ - beq 0x150668 │ │ │ │ + beq 0x150698 │ │ │ │ orreq lr, fp, #9216 @ 0x2400 │ │ │ │ andcs r4, r1, #221249536 @ 0xd300000 │ │ │ │ @ instruction: 0xf88d9308 │ │ │ │ @ instruction: 0xf88d203d │ │ │ │ andcs r2, r6, #63 @ 0x3f │ │ │ │ @ instruction: 0xf88d9409 │ │ │ │ @ instruction: 0xf8cd2036 │ │ │ │ - blls 0x34c5bc │ │ │ │ - b 0x14e5ec0 │ │ │ │ + blls 0x34c5ec │ │ │ │ + b 0x14e5ef0 │ │ │ │ @ instruction: 0xf853058a │ │ │ │ - blls 0x1f8604 │ │ │ │ - blls 0x2a57c8 │ │ │ │ - blls 0x25aadc │ │ │ │ - blls 0x2daadc │ │ │ │ + blls 0x1f8634 │ │ │ │ + blls 0x2a57f8 │ │ │ │ + blls 0x25ab0c │ │ │ │ + blls 0x2dab0c │ │ │ │ @ instruction: 0xf856441d │ │ │ │ strbmi r1, [r3], -r4, lsl #22 │ │ │ │ - bleq 0x2526cc │ │ │ │ + bleq 0x2526fc │ │ │ │ strcc r4, [r1], #-1610 @ 0xfffff9b6 │ │ │ │ ldc2 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffd97190 │ │ │ │ + blle 0xffd971c0 │ │ │ │ ldrmi r9, [sl], #2819 @ 0xb03 │ │ │ │ ldrbmi r9, [fp, #-2820] @ 0xfffff4fc │ │ │ │ stcls 12, cr13, [r9], {223} @ 0xdf │ │ │ │ @ instruction: 0xe01cf8dd │ │ │ │ @ instruction: 0xf1a6e7a0 │ │ │ │ - svclt 0x0000fcbd │ │ │ │ + svclt 0x0000fcc5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stcmi 0, cr11, [r5], {153} @ 0x99 │ │ │ │ - beq 0x13509e8 │ │ │ │ + beq 0x1350a18 │ │ │ │ stmdavs r4!, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9417 │ │ │ │ strmi r0, [r6], r0, lsl #8 │ │ │ │ - blls 0x9f91d4 │ │ │ │ + blls 0x9f9204 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ sbcslt r9, sl, #8704 @ 0x2200 │ │ │ │ andcc r9, r1, #75497472 @ 0x4800000 │ │ │ │ - blcs 0xfe1914e0 │ │ │ │ + blcs 0xfe191510 │ │ │ │ stmdacc r0, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strpl lr, [r1, #-2506] @ 0xfffff636 │ │ │ │ vshr.u64 q8, q3, #61 │ │ │ │ - bcs 0x19cde8 │ │ │ │ + bcs 0x19ce18 │ │ │ │ strls fp, [sl], -sl, lsl #30 │ │ │ │ ldrtmi r3, [r2], -r1, lsl #4 │ │ │ │ andpl pc, ip, sl, asr #17 │ │ │ │ sbcseq fp, r2, ip, lsl pc │ │ │ │ @ instruction: 0xf8aa920a │ │ │ │ addsne r5, r1, r0, lsl r0 │ │ │ │ @ instruction: 0x214cf894 │ │ │ │ tstls r5, r4, lsl #18 │ │ │ │ smlatbcs r4, r8, pc, fp @ │ │ │ │ - bcs 0x138a18 │ │ │ │ + bcs 0x138a48 │ │ │ │ addhi pc, r3, r0 │ │ │ │ stmdbpl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642af0d │ │ │ │ ssatmi r7, #29, r0, asr #6 │ │ │ │ @ instruction: 0xf8d958e4 │ │ │ │ @ instruction: 0xf8d90faa │ │ │ │ @ instruction: 0xf8d93fb6 │ │ │ │ @@ -266386,118 +266396,118 @@ │ │ │ │ stmia ip!, {r1, r4, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf8b9000f │ │ │ │ @ instruction: 0xf8ac3fba │ │ │ │ movwcs r3, #4096 @ 0x1000 │ │ │ │ subcc pc, r0, sp, lsl #17 │ │ │ │ ldrble r0, [r5, #-1187]! @ 0xfffffb5d │ │ │ │ ldrbmi r9, [r4], -r6, lsl #22 │ │ │ │ - bls 0x23aa58 │ │ │ │ + bls 0x23aa88 │ │ │ │ mcrreq 11, 0, lr, r8, cr3 │ │ │ │ strtmi r9, [r8], r7, lsl #22 │ │ │ │ @ instruction: 0x960b463d │ │ │ │ orreq lr, fp, #3072 @ 0xc00 │ │ │ │ addeq r9, fp, r8, lsl #6 │ │ │ │ - bl 0x1b9288 │ │ │ │ + bl 0x1b92b8 │ │ │ │ @ instruction: 0xf04f0903 │ │ │ │ - vstrgt d0, [pc, #-20] @ 0x114658 │ │ │ │ + vstrgt d0, [pc, #-20] @ 0x114688 │ │ │ │ @ instruction: 0xf8cdc40f │ │ │ │ stmdavs fp!, {r2, r3, r4, sp, lr, pc} │ │ │ │ strbmi r8, [fp], -r3, lsr #32 │ │ │ │ sublt pc, sl, sp, lsl #17 │ │ │ │ ldrtmi r4, [fp], r1, asr #13 │ │ │ │ - blls 0x3260e4 │ │ │ │ + blls 0x326114 │ │ │ │ streq lr, [r9], #2639 @ 0xa4f │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8534665 │ │ │ │ strbtmi r7, [r1], r9, lsr #32 │ │ │ │ ldmdbne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2823 @ 0xfffff4f9 │ │ │ │ @ instruction: 0x1100f8b5 │ │ │ │ @ instruction: 0xf835463a │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ @ instruction: 0xf8cd0b04 │ │ │ │ - b 0x11fc6b0 │ │ │ │ + b 0x11fc6e0 │ │ │ │ ldrbmi r4, [fp], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0xf84445b0 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ strbmi r9, [ip], r3, lsl #22 │ │ │ │ @ instruction: 0x9018f8dd │ │ │ │ - blls 0x365930 │ │ │ │ + blls 0x365960 │ │ │ │ ldrmi r4, [r8], #1180 @ 0x49c │ │ │ │ strbmi r9, [fp, #-2821] @ 0xfffff4fb │ │ │ │ mcrls 12, 0, sp, cr11, cr5, {6} │ │ │ │ @ instruction: 0xe01cf8dd │ │ │ │ addsmi r9, lr, #10240 @ 0x2800 │ │ │ │ - blls 0x3cab08 │ │ │ │ + blls 0x3cab38 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r4, r5, r6, sl, lr}^ │ │ │ │ - bl 0xfe9d4af8 │ │ │ │ + bl 0xfe9d4b28 │ │ │ │ addsmi r0, r6, #-536870912 @ 0xe0000000 │ │ │ │ - blmi 0xe0aadc │ │ │ │ - blls 0x6ee764 │ │ │ │ + blmi 0xe0ab0c │ │ │ │ + blls 0x6ee794 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple sp, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf5048ff0 │ │ │ │ svcge 0x000d543e │ │ │ │ @ instruction: 0x463d3418 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - strgt ip, [pc, #-3087] @ 0x113b19 │ │ │ │ + strgt ip, [pc, #-3087] @ 0x113b49 │ │ │ │ subgt pc, r0, sp, lsl #17 │ │ │ │ eorhi r6, fp, r3, lsr #16 │ │ │ │ @ instruction: 0xf04f9b06 │ │ │ │ strls r0, [r9], -r0, lsl #18 │ │ │ │ cmpeq r8, r3, lsl #22 │ │ │ │ ldrtmi r9, [r8], r7, lsl #22 │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ - bl 0x1e6180 │ │ │ │ + bl 0x1e61b0 │ │ │ │ movwls r0, #33675 @ 0x838b │ │ │ │ - b 0x14fb35c │ │ │ │ + b 0x14fb38c │ │ │ │ movwcs r0, #7299 @ 0x1c83 │ │ │ │ eorscc pc, sp, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d46e2 │ │ │ │ movwcs r3, #24639 @ 0x603f │ │ │ │ eorscc pc, r6, sp, lsl #17 │ │ │ │ - bl 0x1fb378 │ │ │ │ - blls 0x31739c │ │ │ │ + bl 0x1fb3a8 │ │ │ │ + blls 0x3173cc │ │ │ │ streq lr, [r9], #2639 @ 0xa4f │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8534675 │ │ │ │ ldrbtmi r7, [r1], r9, lsr #32 │ │ │ │ ldmdbne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2823 @ 0xfffff4f9 │ │ │ │ @ instruction: 0x1100f8b5 │ │ │ │ @ instruction: 0xf835463a │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ - b 0x11d73a4 │ │ │ │ + b 0x11d73d4 │ │ │ │ strbmi r4, [r3], -r1, lsl #2 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ @ instruction: 0xf84445b3 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ - bl 0x37b3b4 │ │ │ │ + bl 0x37b3e4 │ │ │ │ @ instruction: 0xf8dd0e0a │ │ │ │ ldrbmi r9, [r3], #24 │ │ │ │ - blls 0x265a18 │ │ │ │ + blls 0x265a48 │ │ │ │ ldclle 5, cr4, [r8], {75} @ 0x4b │ │ │ │ @ instruction: 0xf8dd9e09 │ │ │ │ usada8 sp, ip, r0, lr │ │ │ │ - blx 0xfead0e5e │ │ │ │ + blx 0xfecd0e8e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb095 │ │ │ │ stcmi 6, cr4, [r8], #84 @ 0x54 │ │ │ │ @ instruction: 0xf04faf0e │ │ │ │ - blls 0x8d67e8 │ │ │ │ + blls 0x8d6818 │ │ │ │ ldrls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrsbt pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf8cd4683 │ │ │ │ sbcslt r8, sl, #56 @ 0x38 │ │ │ │ movwcs pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf1022b02 │ │ │ │ @@ -266570,27 +266580,27 @@ │ │ │ │ @ instruction: 0xf8542c0c │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ strls pc, [r0, -pc, ror #23] │ │ │ │ ldrbmi r4, [r3], -r3, lsl #13 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [r4], {86} @ 0x56 │ │ │ │ - blx 0xffa5292a │ │ │ │ + blx 0xffa5295a │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ stccs 8, cr15, [r4], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - blx 0xff85293a │ │ │ │ + blx 0xff85296a │ │ │ │ @ instruction: 0xf8c89b03 │ │ │ │ - blls 0x220944 │ │ │ │ - blcc 0x18f068 │ │ │ │ + blls 0x220974 │ │ │ │ + blcc 0x18f098 │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8489b02 │ │ │ │ ldrmi r0, [r9, #3076] @ 0xc04 │ │ │ │ ldmib sp, {r0, r1, r5, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - blls 0x287574 │ │ │ │ + blls 0x2875a4 │ │ │ │ stmdble r9, {r2, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrbmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, fp, #166912 @ 0x28c00 │ │ │ │ ldmle r9!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r6, r8, r9, fp, lr} │ │ │ │ @@ -266599,15 +266609,15 @@ │ │ │ │ andslt sp, r5, ip, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ cdppl 5, 3, cr15, cr14, cr14, {0} │ │ │ │ - beq 0xa50dd4 │ │ │ │ + beq 0xa50e04 │ │ │ │ cdpeq 1, 1, cr15, cr8, cr14, {0} │ │ │ │ @ instruction: 0xf04f4657 │ │ │ │ ldm lr!, {r0, fp} │ │ │ │ strgt r0, [pc, -pc] │ │ │ │ eorshi pc, r0, sp, lsl #17 │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ stcls 0, cr8, [r3], {59} @ 0x3b │ │ │ │ @@ -266618,128 +266628,128 @@ │ │ │ │ eorcc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf8cd2306 │ │ │ │ @ instruction: 0xf88db018 │ │ │ │ stmdavs sl!, {r1, r2, r5, ip, sp} │ │ │ │ stmdavs r1!, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r6, [r0], #-2096 @ 0xfffff7d0 │ │ │ │ - blx 0x18529ea │ │ │ │ + blx 0x1852a1a │ │ │ │ @ instruction: 0xf854686a │ │ │ │ ldrbmi r1, [r3], -ip, lsl #24 │ │ │ │ - blx 0x16d29f6 │ │ │ │ + blx 0x16d2a26 │ │ │ │ @ instruction: 0xf85468aa │ │ │ │ @ instruction: 0x46531c10 │ │ │ │ ldrcc r9, [r0], -r3 │ │ │ │ stceq 8, cr15, [ip], {86} @ 0x56 │ │ │ │ @ instruction: 0xf7ff3510 │ │ │ │ @ instruction: 0xf855fb4b │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ ldrbmi r1, [r3], -ip, lsl #24 │ │ │ │ - blx 0x1252a1a │ │ │ │ + blx 0x1252a4a │ │ │ │ ldccs 8, cr15, [r0], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbmi r4, [r3], -r3, lsl #13 │ │ │ │ stceq 8, cr15, [r8], {86} @ 0x56 │ │ │ │ - blx 0xfd2a2e │ │ │ │ + blx 0xfd2a5e │ │ │ │ stccs 8, cr15, [ip], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf7ff4653 │ │ │ │ @ instruction: 0xf855fb33 │ │ │ │ @ instruction: 0xf8542c08 │ │ │ │ strmi r1, [r1], r8, lsl #24 │ │ │ │ @ instruction: 0xf8564653 │ │ │ │ @ instruction: 0xf7ff0c04 │ │ │ │ ldrbmi pc, [r3], -r9, lsr #22 @ │ │ │ │ stccs 8, cr15, [r4], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - blx 0x9d2a5e │ │ │ │ + blx 0x9d2a8e │ │ │ │ stmib r7, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ - blls 0x1a3668 │ │ │ │ + blls 0x1a3698 │ │ │ │ andls lr, r2, r7, asr #19 │ │ │ │ ldrmi r3, [r8, #1808] @ 0x710 │ │ │ │ @ instruction: 0xf8dddbb3 │ │ │ │ @ instruction: 0xf8ddc010 │ │ │ │ @ instruction: 0xe76eb018 │ │ │ │ - blx 0x1351118 │ │ │ │ + blx 0x1551148 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bc8c │ │ │ │ + bl 0xfec6bcbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ @ instruction: 0xf8d4f7f1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bcc4 │ │ │ │ + bl 0xfec6bcf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @ instruction: 0xb004f8b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bd00 │ │ │ │ + bl 0xfec6bd30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {r1, sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ mullt r4, r9, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bd3c │ │ │ │ + bl 0xfec6bd6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ @ instruction: 0xf8dcf7f1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bd74 │ │ │ │ + bl 0xfec6bda4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @ instruction: 0xb004f8bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bdb0 │ │ │ │ + bl 0xfec6bde0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {r1, sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @@ -266754,82 +266764,82 @@ │ │ │ │ stmdbcc r1, {r2, r9, sl, lr} │ │ │ │ stmdacc r1, {r0, r9, fp, ip, sp} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504860 │ │ │ │ + b 0x1504890 │ │ │ │ ldrtmi r0, [r0], r5, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf9134498 │ │ │ │ @ instruction: 0xf911cf01 │ │ │ │ @ instruction: 0xf9127f01 │ │ │ │ ldrmi r5, [ip, #3841]! @ 0xf01 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0001f800 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24b05c │ │ │ │ + bl 0x24b08c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x795050 │ │ │ │ + blne 0x795080 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9d063902 │ │ │ │ - bcc 0x1a6478 │ │ │ │ + bcc 0x1a64a8 │ │ │ │ rsclt r3, lr, #131072 @ 0x20000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14e2080 │ │ │ │ + b 0x14e20b0 │ │ │ │ svclt 0x001506c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ @ instruction: 0x46f046b0 │ │ │ │ @ instruction: 0xf1a846b6 │ │ │ │ ldrmi r0, [r8], #2050 @ 0x802 │ │ │ │ @ instruction: 0xf9333b02 │ │ │ │ @ instruction: 0xf931cf02 │ │ │ │ @ instruction: 0xf9327f02 │ │ │ │ ldrmi r5, [ip, #3842]! @ 0xf02 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0002f820 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24b0d8 │ │ │ │ + bl 0x24b108 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7950cc │ │ │ │ + blne 0x7950fc │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ svcne 0x0008461f │ │ │ │ svcne 0x00391f13 │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504954 │ │ │ │ + b 0x1504984 │ │ │ │ ldrtmi r0, [r0], r4, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8501f2c │ │ │ │ @ instruction: 0xf101af04 │ │ │ │ @ instruction: 0xf8510c08 │ │ │ │ - bl 0xfec20928 │ │ │ │ + bl 0xfec20958 │ │ │ │ @ instruction: 0xf8530c07 │ │ │ │ ldrbmi r9, [r2, #-3844] @ 0xfffff0fc │ │ │ │ @ instruction: 0x4652bfb8 │ │ │ │ svclt 0x00a8454a │ │ │ │ strbmi r4, [r0, #1610]! @ 0x64a │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbmi sp, [r6, #-3307]! @ 0xfffff315 │ │ │ │ @@ -266848,42 +266858,42 @@ │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ strtmi r0, [sl], r8, lsl #28 │ │ │ │ vmull.p8 , d6, d12 │ │ │ │ rscslt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a73301 │ │ │ │ - b 0x14d4da4 │ │ │ │ + b 0x14d4dd4 │ │ │ │ svclt 0x001606c6 │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46c846b1 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ ldrtmi fp, [r0], r8, lsl #30 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0xf85446b9 │ │ │ │ @ instruction: 0xf1007f08 │ │ │ │ @ instruction: 0xf8500c10 │ │ │ │ @ instruction: 0xf10e1f08 │ │ │ │ movwcc r0, #36360 @ 0x8e08 │ │ │ │ @ instruction: 0x0c09ebac │ │ │ │ stmdavs r5!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ - bl 0x1daeec4 │ │ │ │ + bl 0x1daeef4 │ │ │ │ svclt 0x00bc0b05 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0x5700e9de │ │ │ │ - bl 0x1ee5800 │ │ │ │ + bl 0x1ee5830 │ │ │ │ svclt 0x00bc0b02 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ stmib r3, {r5, r6, r7, r8, sl, lr}^ │ │ │ │ stclle 2, cr1, [r0] │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r6, r8, sl, lr} │ │ │ │ ldrdcs r4, [r0], -r1 │ │ │ │ stmia r9!, {r8, sp}^ │ │ │ │ - bl 0xfeb551f8 │ │ │ │ + bl 0xfeb55228 │ │ │ │ addsmi r0, lr, #671088640 @ 0x28000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -266891,82 +266901,82 @@ │ │ │ │ stmdbcc r1, {r2, r9, sl, lr} │ │ │ │ stmdacc r1, {r0, r9, fp, ip, sp} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504a84 │ │ │ │ + b 0x1504ab4 │ │ │ │ ldrtmi r0, [r0], r5, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8134498 │ │ │ │ @ instruction: 0xf811cf01 │ │ │ │ @ instruction: 0xf8127f01 │ │ │ │ ldrmi r5, [ip, #3841]! @ 0xf01 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0001f800 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24b280 │ │ │ │ + bl 0x24b2b0 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x795274 │ │ │ │ + blne 0x7952a4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9d063902 │ │ │ │ - bcc 0x1a669c │ │ │ │ + bcc 0x1a66cc │ │ │ │ rsclt r3, lr, #131072 @ 0x20000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14e22a4 │ │ │ │ + b 0x14e22d4 │ │ │ │ svclt 0x001506c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ @ instruction: 0x46f046b0 │ │ │ │ @ instruction: 0xf1a846b6 │ │ │ │ ldrmi r0, [r8], #2050 @ 0x802 │ │ │ │ @ instruction: 0xf8333b02 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf8327f02 │ │ │ │ ldrmi r5, [ip, #3842]! @ 0xf02 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0002f820 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24b2fc │ │ │ │ + bl 0x24b32c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7952f0 │ │ │ │ + blne 0x795320 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ svcne 0x0008461f │ │ │ │ svcne 0x00391f13 │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504b78 │ │ │ │ + b 0x1504ba8 │ │ │ │ ldrtmi r0, [r0], r4, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8501f2c │ │ │ │ @ instruction: 0xf101af04 │ │ │ │ @ instruction: 0xf8510c08 │ │ │ │ - bl 0xfec20b4c │ │ │ │ + bl 0xfec20b7c │ │ │ │ @ instruction: 0xf8530c07 │ │ │ │ ldrbmi r9, [r2, #-3844] @ 0xfffff0fc │ │ │ │ uasxmi fp, r2, r8 │ │ │ │ svclt 0x0028454a │ │ │ │ strbmi r4, [r0, #1610]! @ 0x64a │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbmi sp, [r6, #-3307]! @ 0xfffff315 │ │ │ │ @@ -266985,57 +266995,57 @@ │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ strtmi r0, [sl], r8, lsl #28 │ │ │ │ vmull.p8 , d6, d12 │ │ │ │ rscslt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a73301 │ │ │ │ - b 0x14d4fc8 │ │ │ │ + b 0x14d4ff8 │ │ │ │ svclt 0x001606c6 │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46c846b1 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ ldrtmi fp, [r0], r8, lsl #30 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0xf85446b9 │ │ │ │ @ instruction: 0xf1007f08 │ │ │ │ @ instruction: 0xf8500c10 │ │ │ │ @ instruction: 0xf10e1f08 │ │ │ │ movwcc r0, #36360 @ 0x8e08 │ │ │ │ @ instruction: 0x0c09ebac │ │ │ │ stmdavs r5!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ - bl 0x1daf0e8 │ │ │ │ + bl 0x1daf118 │ │ │ │ svclt 0x003c0b05 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0x5700e9de │ │ │ │ - bl 0x1ee5a24 │ │ │ │ + bl 0x1ee5a54 │ │ │ │ svclt 0x003c0b02 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ stmib r3, {r5, r6, r7, r8, sl, lr}^ │ │ │ │ stclle 2, cr1, [r0] │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r6, r8, sl, lr} │ │ │ │ ldrdcs r4, [r0], -r1 │ │ │ │ stmia r9!, {r8, sp}^ │ │ │ │ - bl 0xfeb5541c │ │ │ │ + bl 0xfeb5544c │ │ │ │ addsmi r0, lr, #671088640 @ 0x28000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x19d848 │ │ │ │ + bcs 0x19d878 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - ldrbcc pc, [pc, #257]! @ 0x115151 @ │ │ │ │ + ldrbcc pc, [pc, #257]! @ 0x115181 @ │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ svclt 0x00154680 │ │ │ │ ssatmi r0, #26, r4, asr #1 │ │ │ │ ldrtmi r4, [ip], -r1, lsr #13 │ │ │ │ cdpne 4, 4, cr4, cr6, cr9, {5} │ │ │ │ svceq 0x0001f815 │ │ │ │ @ instruction: 0xf878f167 │ │ │ │ @@ -267051,39 +267061,39 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ sbcslt r4, r0, #4, 12 @ 0x400000 │ │ │ │ andcs pc, r1, #134217731 @ 0x8000003 │ │ │ │ - bcs 0x1a10b4 │ │ │ │ + bcs 0x1a10e4 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr4, {5} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ strmi fp, [r5], -r7, lsl #30 │ │ │ │ - b 0x14e6ad4 │ │ │ │ + b 0x14e6b04 │ │ │ │ strbtmi r0, [r5], -r2, asr #25 │ │ │ │ ldmib r1, {r0, r2, r3, sl, lr}^ │ │ │ │ tstcc r8, r0, lsl #12 │ │ │ │ tsteq r2, r3, lsl r9 │ │ │ │ rscscc pc, r0, #2 │ │ │ │ movwcc pc, #61443 @ 0xf003 @ │ │ │ │ ldmdbeq r2!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0xf0020136 │ │ │ │ @ instruction: 0xf006320f │ │ │ │ ldmeq pc, {r4, r5, r6, r7, r9, sl, ip, sp}^ @ │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x5e5dbc │ │ │ │ + bl 0x5e5dec │ │ │ │ @ instruction: 0xf0090803 │ │ │ │ @ instruction: 0xf0073922 │ │ │ │ @ instruction: 0xf0083711 │ │ │ │ - b 0x12e3214 │ │ │ │ - b 0x14d6d2c │ │ │ │ - bl 0x1196c54 │ │ │ │ - b 0x12d7518 │ │ │ │ + b 0x12e3244 │ │ │ │ + b 0x14d6d5c │ │ │ │ + bl 0x1196c84 │ │ │ │ + b 0x12d7548 │ │ │ │ sbcseq r0, fp, r8, lsl #14 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030852 │ │ │ │ @ instruction: 0xf0063388 │ │ │ │ @ instruction: 0xf0023611 │ │ │ │ tstmi pc, #536870914 @ 0x20000002 │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ @@ -267093,104 +267103,104 @@ │ │ │ │ stmcc r8, {r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf8ce428d │ │ │ │ bicle r3, r0, r4 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r4, lsr #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec2ed60 │ │ │ │ + bl 0xfec2ed90 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x19d98c │ │ │ │ + bcs 0x19d9bc │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x14e6b94 │ │ │ │ + b 0x14e6bc4 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a146b9 │ │ │ │ strmi r4, [r9], #1596 @ 0x63c │ │ │ │ @ instruction: 0xf8551f06 │ │ │ │ @ instruction: 0xf7840b04 │ │ │ │ - @ instruction: 0xf846fabf │ │ │ │ + @ instruction: 0xf846faa7 │ │ │ │ strbmi r0, [sp, #-3844] @ 0xfffff0fc │ │ │ │ adcmi sp, r7, #-1073741763 @ 0xc000003d │ │ │ │ - bl 0x34b5e0 │ │ │ │ + bl 0x34b610 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d55d0 │ │ │ │ + bl 0xfe9d5600 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x19da00 │ │ │ │ + bcs 0x19da30 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x14e6c08 │ │ │ │ + b 0x14e6c38 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a146b9 │ │ │ │ strmi r4, [r9], #1596 @ 0x63c │ │ │ │ @ instruction: 0xf8551f06 │ │ │ │ @ instruction: 0xf7840b04 │ │ │ │ - @ instruction: 0xf846faa7 │ │ │ │ + @ instruction: 0xf846fa8f │ │ │ │ strbmi r0, [sp, #-3844] @ 0xfffff0fc │ │ │ │ adcmi sp, r7, #-1073741763 @ 0xc000003d │ │ │ │ - bl 0x34b654 │ │ │ │ + bl 0x34b684 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d5644 │ │ │ │ + bl 0xfe9d5674 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xf26ae8 │ │ │ │ + blmi 0xf26b18 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ mrrcne 2, 15, fp, lr, cr14 │ │ │ │ @ instruction: 0xf0243601 │ │ │ │ strmi r0, [r9], pc, lsl #8 │ │ │ │ rscseq r4, r6, r5, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - bl 0xffdd18f0 │ │ │ │ + bl 0xffdd1920 │ │ │ │ ldrtmi r4, [r2], -r9, asr #12 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5054620 │ │ │ │ @ instruction: 0xf1a55547 │ │ │ │ - vmull.u8 , d23, d31 │ │ │ │ + @ instruction: 0xf3c7fcb7 │ │ │ │ strbmi r2, [r0], -r1, asr #3 │ │ │ │ - blx 0x2a273e │ │ │ │ + blx 0x2a276e │ │ │ │ strbmi pc, [r6], #-257 @ 0xfffffeff @ │ │ │ │ stmibeq fp, {r0, r3, r6} │ │ │ │ cdpeq 0, 3, cr15, cr15, cr1, {0} │ │ │ │ stceq 1, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ eoreq pc, r0, #-2147483605 @ 0x8000002b │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ @ instruction: 0xf8543102 │ │ │ │ @@ -267198,41 +267208,41 @@ │ │ │ │ vpmax.u8 d15, d14, d19 │ │ │ │ stc2 10, cr15, [ip], {7} @ │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf0034313 │ │ │ │ ldmdaeq sl, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf003015b │ │ │ │ - bl 0x255ff8 │ │ │ │ + bl 0x256028 │ │ │ │ @ instruction: 0xf1c307c2 │ │ │ │ @ instruction: 0xf8550e20 │ │ │ │ @ instruction: 0xf1a32032 │ │ │ │ ldmdavs pc!, {r5, sl, fp}^ @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ vseleq.f32 s30, s28, s14 │ │ │ │ stc2 10, cr15, [ip], {39} @ 0x27 @ │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - blcc 0x193324 │ │ │ │ + blcc 0x193354 │ │ │ │ strhle r4, [ip, #32] │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - stc2l 1, cr15, [r2, #660]! @ 0x294 │ │ │ │ + stc2l 1, cr15, [sl, #660]! @ 0x294 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xfa6bdc │ │ │ │ + blmi 0xfa6c0c │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @@ -267242,22 +267252,22 @@ │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1944620 │ │ │ │ @ instruction: 0x4649eb74 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - ldc2 1, cr15, [r2], #-660 @ 0xfffffd6c │ │ │ │ + ldc2 1, cr15, [sl], #-660 @ 0xfffffd6c │ │ │ │ cdpcs 3, 12, cr15, cr2, cr6, {6} │ │ │ │ @ instruction: 0xf507086b │ │ │ │ strbmi r5, [r0], -r7, asr #2 │ │ │ │ - bl 0x32183c │ │ │ │ - blx 0x1d83d6 │ │ │ │ - bl 0xff354bfc │ │ │ │ - bl 0x118d00 │ │ │ │ + bl 0x32186c │ │ │ │ + blx 0x1d8406 │ │ │ │ + bl 0xff354c2c │ │ │ │ + bl 0x118d30 │ │ │ │ @ instruction: 0xf003030e │ │ │ │ ldmibeq fp, {r0, r1, r2, r3, r4, r5, r9, sl} │ │ │ │ streq pc, [r0, #-454]! @ 0xfffffe3a │ │ │ │ eoreq pc, r0, #-2147483607 @ 0x80000029 │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ rscsmi r6, r3, pc, ror r8 │ │ │ │ @@ -267267,294 +267277,294 @@ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ cmpeq fp, sl, asr r8 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2, r1, lsl #22] │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ eorscs pc, r2, r1, asr r8 @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ - blx 0x9af60c │ │ │ │ - blx 0x312020 │ │ │ │ - blx 0xb12c30 │ │ │ │ + blx 0x9af63c │ │ │ │ + blx 0x312050 │ │ │ │ + blx 0xb12c60 │ │ │ │ teqpmi r3, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ @ instruction: 0xf820432b │ │ │ │ strbmi r3, [r0, #-2818]! @ 0xfffff4fe │ │ │ │ - blmi 0x389b64 │ │ │ │ - blls 0x11ef494 │ │ │ │ + blmi 0x389b94 │ │ │ │ + blls 0x11ef4c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r5, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a583f0 │ │ │ │ - svclt 0x0000fd63 │ │ │ │ + svclt 0x0000fd6b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xde6cdc │ │ │ │ + blmi 0xde6d0c │ │ │ │ strmi fp, [r1], r4, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, sl, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e6d1c │ │ │ │ + b 0x14e6d4c │ │ │ │ @ instruction: 0xf1940895 │ │ │ │ @ instruction: 0x462aeaf2 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r1 │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ strbpl pc, [r7, -r7, lsl #10] @ │ │ │ │ - blx 0xfecd1b4a │ │ │ │ + blx 0xfeed1b7a │ │ │ │ sbccs pc, r3, #402653187 @ 0x18000003 │ │ │ │ streq pc, [r4, #-425] @ 0xfffffe57 │ │ │ │ - blx 0x323142 │ │ │ │ - bl 0x1d1ccc │ │ │ │ + blx 0x323172 │ │ │ │ + bl 0x1d1cfc │ │ │ │ subseq r0, r2, r8, lsl #12 │ │ │ │ ldmibeq r3, {r1, r2, r4, r5, r6} │ │ │ │ - ldceq 0, cr15, [pc], #-8 @ 0x1154c8 │ │ │ │ + ldceq 0, cr15, [pc], #-8 @ 0x1154f8 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ vdiveq.f64 d30, d3, d4 │ │ │ │ @ instruction: 0xf8543202 │ │ │ │ adcsmi r3, r2, #51 @ 0x33 │ │ │ │ ldrd pc, [r4], -lr │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ @ instruction: 0xf000fa0e │ │ │ │ @ instruction: 0xf101fa2e │ │ │ │ movweq lr, #2627 @ 0xa43 │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ eorcc pc, r3, r7, asr r8 @ │ │ │ │ svccc 0x0004f845 │ │ │ │ - blmi 0x389c88 │ │ │ │ - blls 0x11ef578 │ │ │ │ + blmi 0x389cb8 │ │ │ │ + blls 0x11ef5a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r4, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a587f0 │ │ │ │ - svclt 0x0000fcf1 │ │ │ │ + svclt 0x0000fcf9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r1], lr, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c186c │ │ │ │ + bcs 0x1c189c │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x115568 │ │ │ │ + streq pc, [pc], #-36 @ 0x115598 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ ldrbcs lr, [r3, pc, asr #20] │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf1940801 │ │ │ │ @ instruction: 0x4651ea7a │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ - blx 0xf51c36 │ │ │ │ + blx 0x1151c66 │ │ │ │ tstpeq r1, r7 @ p-variant is OBSOLETE │ │ │ │ cdppl 5, 4, cr15, cr7, cr9, {0} │ │ │ │ - b 0x14dd5ac │ │ │ │ + b 0x14dd5dc │ │ │ │ @ instruction: 0xf10e2908 │ │ │ │ - blx 0x258e36 │ │ │ │ + blx 0x258e66 │ │ │ │ @ instruction: 0xf04ff101 │ │ │ │ - b 0x14d75c4 │ │ │ │ + b 0x14d75f4 │ │ │ │ strls r0, [r1, #-3141] @ 0xfffff3bb │ │ │ │ stmdbne sl, {r0, r3, r6}^ │ │ │ │ subeq r0, sp, r7, asr r0 │ │ │ │ - beq 0x1501e4 │ │ │ │ + beq 0x150214 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf00509ab │ │ │ │ @ instruction: 0xf1c1013f │ │ │ │ strcc r0, [r2, #-2080] @ 0xfffff7e0 │ │ │ │ - bleq 0xff2101f0 │ │ │ │ + bleq 0xff210220 │ │ │ │ @ instruction: 0xf85442af │ │ │ │ @ instruction: 0xf8db3033 │ │ │ │ - blx 0xa015fc │ │ │ │ + blx 0xa0162c │ │ │ │ @ instruction: 0xf1a1f301 │ │ │ │ - blx 0x3d5a74 │ │ │ │ - blx 0xc13618 │ │ │ │ - b 0x1211a00 │ │ │ │ - b 0x11d6220 │ │ │ │ + blx 0x3d5aa4 │ │ │ │ + blx 0xc13648 │ │ │ │ + b 0x1211a30 │ │ │ │ + b 0x11d6250 │ │ │ │ @ instruction: 0xf0030301 │ │ │ │ - b 0x14d6214 │ │ │ │ - b 0x14d5b58 │ │ │ │ + b 0x14d6244 │ │ │ │ + b 0x14d5b88 │ │ │ │ @ instruction: 0xf0031343 │ │ │ │ - bl 0x496310 │ │ │ │ + bl 0x496340 │ │ │ │ @ instruction: 0xf85e08c1 │ │ │ │ @ instruction: 0xf8d81031 │ │ │ │ @ instruction: 0xf1c3b004 │ │ │ │ - blx 0x9576a4 │ │ │ │ + blx 0x9576d4 │ │ │ │ @ instruction: 0xf1a3f103 │ │ │ │ - blx 0x3d62ac │ │ │ │ - b 0x1193650 │ │ │ │ - blx 0xbd5a54 │ │ │ │ - b 0x1192244 │ │ │ │ + blx 0x3d62dc │ │ │ │ + b 0x1193680 │ │ │ │ + blx 0xbd5a84 │ │ │ │ + b 0x1192274 │ │ │ │ @ instruction: 0xf80a0103 │ │ │ │ bicle r1, r7, r1, lsl #22 │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ strbmi r4, [r8], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0xf1b84467 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ ldrmi r0, [sl], #-2049 @ 0xfffff7ff │ │ │ │ - blmi 0x38f530 │ │ │ │ - blls 0x126f6c8 │ │ │ │ + blmi 0x38f560 │ │ │ │ + blls 0x126f6f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a58ff0 │ │ │ │ - svclt 0x0000fc49 │ │ │ │ + svclt 0x0000fc51 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r0], fp, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c19bc │ │ │ │ + bcs 0x1c19ec │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x1156b8 │ │ │ │ + streq pc, [pc], #-36 @ 0x1156e8 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ - b 0x14df2dc │ │ │ │ + b 0x14df30c │ │ │ │ @ instruction: 0xf1942bd3 │ │ │ │ @ instruction: 0x4651e9d4 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a5086e │ │ │ │ - @ instruction: 0xf00bfa91 │ │ │ │ + @ instruction: 0xf00bfa99 │ │ │ │ @ instruction: 0xf5080103 │ │ │ │ - b 0x14ed014 │ │ │ │ + b 0x14ed044 │ │ │ │ @ instruction: 0xf10e2a07 │ │ │ │ andcs r0, r0, r0, lsr #28 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmibne sl, {r0, r3, r6} │ │ │ │ subeq r0, sp, r7, asr r0 │ │ │ │ @ instruction: 0x0c00eb09 │ │ │ │ @ instruction: 0xf00509ab │ │ │ │ @ instruction: 0xf1c1013f │ │ │ │ strcc r0, [r2, #-1568] @ 0xfffff9e0 │ │ │ │ - bleq 0xff210338 │ │ │ │ + bleq 0xff210368 │ │ │ │ @ instruction: 0xf85442af │ │ │ │ @ instruction: 0xf8db3033 │ │ │ │ - blx 0xa01744 │ │ │ │ + blx 0xa01774 │ │ │ │ @ instruction: 0xf1a1f301 │ │ │ │ - blx 0x3d5bbc │ │ │ │ - blx 0xc12f58 │ │ │ │ - b 0x1211b48 │ │ │ │ - b 0x11d6360 │ │ │ │ + blx 0x3d5bec │ │ │ │ + blx 0xc12f88 │ │ │ │ + b 0x1211b78 │ │ │ │ + b 0x11d6390 │ │ │ │ @ instruction: 0xf0030301 │ │ │ │ - b 0x14d635c │ │ │ │ - b 0x14d5ca0 │ │ │ │ + b 0x14d638c │ │ │ │ + b 0x14d5cd0 │ │ │ │ @ instruction: 0xf0031343 │ │ │ │ - bl 0x496458 │ │ │ │ + bl 0x496488 │ │ │ │ @ instruction: 0xf85e06c1 │ │ │ │ @ instruction: 0xf8d61031 │ │ │ │ @ instruction: 0xf1c3b004 │ │ │ │ - blx 0x956fec │ │ │ │ + blx 0x95701c │ │ │ │ @ instruction: 0xf1a3f103 │ │ │ │ - blx 0x3d63f4 │ │ │ │ - b 0x1192f90 │ │ │ │ - blx 0xbd5b94 │ │ │ │ - b 0x119238c │ │ │ │ + blx 0x3d6424 │ │ │ │ + b 0x1192fc0 │ │ │ │ + blx 0xbd5bc4 │ │ │ │ + b 0x11923bc │ │ │ │ @ instruction: 0xf82c0103 │ │ │ │ bicle r1, r7, r2, lsl #22 │ │ │ │ ldrmi r9, [r1], -r0, lsl #22 │ │ │ │ @ instruction: 0xf1b84450 │ │ │ │ - ldrmi r0, [pc], #-3841 @ 0x115794 │ │ │ │ - blls 0x1897a8 │ │ │ │ + ldrmi r0, [pc], #-3841 @ 0x1157c4 │ │ │ │ + blls 0x1897d8 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b8441a │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfead1e5a │ │ │ │ + blx 0xfecd1e8a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ vmov.i32 d20, #-1224736768 @ 0xb7000000 │ │ │ │ - bcs 0x19dfe4 │ │ │ │ + bcs 0x19e014 │ │ │ │ svclt 0x000ab0c7 │ │ │ │ - blx 0xfe214166 │ │ │ │ + blx 0xfe214196 │ │ │ │ @ instruction: 0xf10b3201 │ │ │ │ @ instruction: 0xf10d0b01 │ │ │ │ mcrrmi 5, 1, r0, r0, cr7 │ │ │ │ - streq pc, [pc, #-37] @ 0x1157d3 │ │ │ │ - b 0x150545c │ │ │ │ + streq pc, [pc, #-37] @ 0x115803 │ │ │ │ + b 0x150548c │ │ │ │ strmi r0, [sl], r2, asr #23 │ │ │ │ - b 0x1505424 │ │ │ │ + b 0x1505454 │ │ │ │ @ instruction: 0xf44f0bcb │ │ │ │ @ instruction: 0xf4137280 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ - b 0x14e70b8 │ │ │ │ + b 0x14e70e8 │ │ │ │ svclt 0x001428d3 │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmdb sl!, {r2, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465a4651 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e70dc │ │ │ │ + b 0x14e710c │ │ │ │ @ instruction: 0xf1a5049b │ │ │ │ - @ instruction: 0xf008f9e7 │ │ │ │ + @ instruction: 0xf008f9ef │ │ │ │ @ instruction: 0xf5070107 │ │ │ │ - b 0x14eb568 │ │ │ │ + b 0x14eb598 │ │ │ │ strls r2, [r1], #-2569 @ 0xfffff5f7 │ │ │ │ - blx 0x2234d6 │ │ │ │ + blx 0x223506 │ │ │ │ andcs pc, r0, r1, lsl #2 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x155984 │ │ │ │ + bl 0x1559b4 │ │ │ │ rsbeq r0, r4, r4, lsl #16 │ │ │ │ vmlseq.f32 s29, s16, s30 │ │ │ │ - bl 0x295990 │ │ │ │ + bl 0x2959c0 │ │ │ │ strmi r0, [r3], r0, lsl #24 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf1c2023f │ │ │ │ tstcc r2, r0, lsr #18 │ │ │ │ sbceq lr, r3, r5, lsl #22 │ │ │ │ @ instruction: 0xf855458e │ │ │ │ @@ -267563,71 +267573,71 @@ │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf909fa00 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ eorcc pc, r3, r7, asr r8 @ │ │ │ │ - blcc 0x2539e0 │ │ │ │ + blcc 0x253a10 │ │ │ │ @ instruction: 0xf8ddd1e0 │ │ │ │ strbmi r9, [r1], -r0 │ │ │ │ andeq lr, sl, fp, lsl #22 │ │ │ │ @ instruction: 0xf1b944a6 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ ldrmi r0, [r8], #2305 @ 0x901 │ │ │ │ - blmi 0x38f800 │ │ │ │ - blls 0x126f93c │ │ │ │ + blmi 0x38f830 │ │ │ │ + blls 0x126f96c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a58ff0 │ │ │ │ - svclt 0x0000fb0f │ │ │ │ + svclt 0x0000fb17 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r6], -r6, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c1c30 │ │ │ │ + bcs 0x1c1c60 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x11592c │ │ │ │ + streq pc, [pc], #-36 @ 0x11595c │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [pc], -sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0a04 │ │ │ │ @ instruction: 0xf1940a01 │ │ │ │ @ instruction: 0x4639e89a │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf958f1a5 │ │ │ │ + @ instruction: 0xf960f1a5 │ │ │ │ cdppl 5, 4, cr15, cr7, cr6, {0} │ │ │ │ @ instruction: 0xf10e2000 │ │ │ │ - b 0x14d91ec │ │ │ │ + b 0x14d921c │ │ │ │ rsbeq r2, lr, sl, lsl #20 │ │ │ │ andcs r4, r4, #7340032 @ 0x700000 │ │ │ │ mcrreq 10, 4, lr, r5, cr15 │ │ │ │ rsbseq r9, sp, r1, lsl #10 │ │ │ │ stmdaeq r0, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ stmibeq fp!, {r9, ip, pc} │ │ │ │ eorseq pc, pc, #5 │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ - bl 0x222d98 │ │ │ │ + bl 0x222dc8 │ │ │ │ adcmi r0, lr, #199680 @ 0x30c00 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrdlt pc, [r4], -fp │ │ │ │ vpmax.u8 d15, d2, d19 │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf101fa0b │ │ │ │ vpmax.s8 d15, d2, d27 │ │ │ │ @@ -267643,70 +267653,70 @@ │ │ │ │ smlawteq r0, r3, r1, pc @ │ │ │ │ vpmax.s8 d15, d3, d18 │ │ │ │ msreq CPSR_, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf101fa0b │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ vpmax.u8 d15, d3, d27 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ - blcs 0x193a10 │ │ │ │ + blcs 0x193a40 │ │ │ │ ldmib sp, {r0, r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrmi r4, [pc], #-1126 @ 0x1159fc │ │ │ │ + ldrmi r4, [pc], #-1126 @ 0x115a2c │ │ │ │ @ instruction: 0xd1bc3a01 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1ed20b8 │ │ │ │ + blx 0x20d20e8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r0], sl, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c1d60 │ │ │ │ + bcs 0x1c1d90 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x115a5c │ │ │ │ + streq pc, [pc], #-36 @ 0x115a8c │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ smladcs r4, r4, pc, fp @ │ │ │ │ - b 0x14df680 │ │ │ │ + b 0x14df6b0 │ │ │ │ @ instruction: 0xf1942bd3 │ │ │ │ ldrbmi lr, [r1], -r2, lsl #16 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a5086e │ │ │ │ - @ instruction: 0xf00bf8bf │ │ │ │ + @ instruction: 0xf00bf8c7 │ │ │ │ @ instruction: 0xf5080101 │ │ │ │ - b 0x14ed3b8 │ │ │ │ + b 0x14ed3e8 │ │ │ │ @ instruction: 0xf10e2a07 │ │ │ │ andcs r0, r0, #32, 28 @ 0x200 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ stmib sp, {r2, sp}^ │ │ │ │ addeq r5, r9, r0, lsl #12 │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strbeq lr, [r8, -pc, asr #20] │ │ │ │ - bl 0x355bf0 │ │ │ │ + bl 0x355c20 │ │ │ │ stmibeq fp!, {r1, sl, fp} │ │ │ │ teqpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r0], -r1, asr #3 │ │ │ │ - bl 0x222ed4 │ │ │ │ + bl 0x222f04 │ │ │ │ adcmi r0, pc, #199680 @ 0x30c00 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrdlt pc, [r4], -fp │ │ │ │ vpmax.u8 d15, d1, d19 │ │ │ │ msreq CPSR_, r1, lsr #3 │ │ │ │ @ instruction: 0xf606fa0b │ │ │ │ @ instruction: 0xf101fa2b │ │ │ │ @@ -267722,108 +267732,108 @@ │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ @ instruction: 0xf103fa21 │ │ │ │ msreq CPSR_, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf606fa0b │ │ │ │ tsteq r6, r1, asr #20 │ │ │ │ vpmax.u8 d15, d3, d27 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ - blne 0x1d3bdc │ │ │ │ - blls 0x14a24c │ │ │ │ + blne 0x1d3c0c │ │ │ │ + blls 0x14a27c │ │ │ │ ldrbmi r4, [r2], #-1601 @ 0xfffff9bf │ │ │ │ - ldrmi r3, [pc], #-2049 @ 0x115b38 │ │ │ │ - blls 0x189b44 │ │ │ │ + ldrmi r3, [pc], #-2049 @ 0x115b68 │ │ │ │ + blls 0x189b74 │ │ │ │ @ instruction: 0xe7bb4498 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9d6f1a5 │ │ │ │ + @ instruction: 0xf9def1a5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ vmov.i32 d20, #-1224736768 @ 0xb7000000 │ │ │ │ - bcs 0x19e384 │ │ │ │ + bcs 0x19e3b4 │ │ │ │ svclt 0x000ab0c7 │ │ │ │ - blx 0xfe214506 │ │ │ │ + blx 0xfe214536 │ │ │ │ @ instruction: 0xf10b3201 │ │ │ │ @ instruction: 0xf10d0b01 │ │ │ │ ldcmi 5, cr0, [sp], #-92 @ 0xffffffa4 │ │ │ │ - streq pc, [pc, #-37] @ 0x115b73 │ │ │ │ - b 0x15057fc │ │ │ │ + streq pc, [pc, #-37] @ 0x115ba3 │ │ │ │ + b 0x150582c │ │ │ │ strmi r0, [sl], r2, asr #23 │ │ │ │ - b 0x15057c4 │ │ │ │ + b 0x15057f4 │ │ │ │ @ instruction: 0xf44f0bcb │ │ │ │ @ instruction: 0xf4137280 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ - b 0x14e7458 │ │ │ │ + b 0x14e7488 │ │ │ │ svclt 0x001428d3 │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ svc 0x005af193 │ │ │ │ @ instruction: 0x465a4651 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e747c │ │ │ │ + b 0x14e74ac │ │ │ │ @ instruction: 0xf1a5049b │ │ │ │ - @ instruction: 0xf008f817 │ │ │ │ - b 0x14d5ff4 │ │ │ │ + @ instruction: 0xf008f81f │ │ │ │ + b 0x14d6024 │ │ │ │ @ instruction: 0xf5072a09 │ │ │ │ strls r5, [r1], #-1863 @ 0xfffff8b9 │ │ │ │ - blx 0x223876 │ │ │ │ + blx 0x2238a6 │ │ │ │ @ instruction: 0xf04ff101 │ │ │ │ andcs r0, r4, r0, lsl #16 │ │ │ │ - bl 0x155e24 │ │ │ │ + bl 0x155e54 │ │ │ │ rsbeq r0, r4, r4, lsl #18 │ │ │ │ vmlseq.f32 s29, s18, s30 │ │ │ │ - bl 0x295d30 │ │ │ │ + bl 0x295d60 │ │ │ │ strtmi r0, [r3], r8, lsl #24 │ │ │ │ stmibeq fp, {ip, pc} │ │ │ │ eorseq pc, pc, #1 │ │ │ │ eoreq pc, r0, r2, asr #3 │ │ │ │ - bl 0x262028 │ │ │ │ + bl 0x262058 │ │ │ │ strmi r0, [lr, #1219] @ 0x4c3 │ │ │ │ eorscc pc, r3, r5, asr r8 @ │ │ │ │ - blx 0x9efdbc │ │ │ │ + blx 0x9efdec │ │ │ │ @ instruction: 0xf1a2f302 │ │ │ │ - blx 0x2164b4 │ │ │ │ - blx 0xa51c38 │ │ │ │ - b 0x1212444 │ │ │ │ - b 0x11d6840 │ │ │ │ + blx 0x2164e4 │ │ │ │ + blx 0xa51c68 │ │ │ │ + b 0x1212474 │ │ │ │ + b 0x11d6870 │ │ │ │ @ instruction: 0xf0030302 │ │ │ │ @ instruction: 0xf8570303 │ │ │ │ @ instruction: 0xf84c3023 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ ldrbmi r9, [ip], -r0, lsl #16 │ │ │ │ ldrbmi r4, [r0], #1609 @ 0x649 │ │ │ │ stmdacc r1, {r1, r2, r3, r4, r6, r7, sl, lr} │ │ │ │ - blls 0x189c68 │ │ │ │ + blls 0x189c98 │ │ │ │ bfi r4, r9, #9, #9 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf944f1a5 │ │ │ │ + @ instruction: 0xf94cf1a5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x12a7518 │ │ │ │ + blmi 0x12a7548 │ │ │ │ strmi fp, [r7], -r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @@ -267833,73 +267843,73 @@ │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1934620 │ │ │ │ @ instruction: 0x4649eed6 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff94f1a4 │ │ │ │ + @ instruction: 0xff9cf1a4 │ │ │ │ biccs pc, r0, r6, asr #7 │ │ │ │ mcrrpl 5, 0, pc, r7, cr8 @ │ │ │ │ @ instruction: 0xf10c4638 │ │ │ │ - bl 0x2d8d78 │ │ │ │ - blx 0x259512 │ │ │ │ + bl 0x2d8da8 │ │ │ │ + blx 0x259542 │ │ │ │ addeq pc, r9, r1, lsl #2 │ │ │ │ @ instruction: 0xf1a2e026 │ │ │ │ - blx 0xa57988 │ │ │ │ - blx 0x2d2914 │ │ │ │ - blx 0xad3d30 │ │ │ │ - b 0x1213930 │ │ │ │ + blx 0xa579b8 │ │ │ │ + blx 0x2d2944 │ │ │ │ + blx 0xad3d60 │ │ │ │ + b 0x1213960 │ │ │ │ teqmi fp, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldmdaeq sl, {r2, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf003015b │ │ │ │ - bl 0x416a24 │ │ │ │ + bl 0x416a54 │ │ │ │ @ instruction: 0xf1c307c2 │ │ │ │ @ instruction: 0xf85c0620 │ │ │ │ @ instruction: 0xf1a32032 │ │ │ │ ldmdavs pc!, {r5, r8, sl}^ @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ @ instruction: 0xf606fa07 │ │ │ │ @ instruction: 0xf505fa27 │ │ │ │ @ instruction: 0x432b4333 │ │ │ │ - blcc 0x193d4c │ │ │ │ + blcc 0x193d7c │ │ │ │ eorle r4, r1, r0, ror r5 │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf102023f │ │ │ │ - bl 0x217d6c │ │ │ │ + bl 0x217d9c │ │ │ │ @ instruction: 0xf1b807c3 │ │ │ │ @ instruction: 0xf8540f40 │ │ │ │ @ instruction: 0xf1c25033 │ │ │ │ ldmdavs lr!, {r5, fp}^ │ │ │ │ ldmvs fp!, {r0, r3, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ stmdbeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x2a66d4 │ │ │ │ - blx 0xa93d9c │ │ │ │ + blx 0x2a6704 │ │ │ │ + blx 0xa93dcc │ │ │ │ @ instruction: 0xf007f202 │ │ │ │ - b 0x1197280 │ │ │ │ - blx 0xa965a8 │ │ │ │ - b 0x11d41b0 │ │ │ │ + b 0x11972b0 │ │ │ │ + blx 0xa965d8 │ │ │ │ + b 0x11d41e0 │ │ │ │ adcmi r0, fp, r9, lsl #4 │ │ │ │ bfi r4, r3, (invalid: 6:1) │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf8acf1a5 │ │ │ │ + @ instruction: 0xf8b4f1a5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x12e7648 │ │ │ │ + blmi 0x12e7678 │ │ │ │ strmi fp, [r7], -r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @@ -267909,15 +267919,15 @@ │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1934620 │ │ │ │ @ instruction: 0x4649ee3e │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - cdp2 1, 15, cr15, cr12, cr4, {5} │ │ │ │ + @ instruction: 0xff04f1a4 │ │ │ │ biccs pc, r1, r6, asr #7 │ │ │ │ @ instruction: 0xf508086b │ │ │ │ ldrtmi r5, [r8], -r7, asr #24 │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vmlaeq.f64 d14, d5, d7 │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ eor r0, r6, r9, lsl #1 │ │ │ │ @@ -267930,17 +267940,17 @@ │ │ │ │ tstcc r4, pc, lsl #6 │ │ │ │ cmpeq fp, sl, asr r8 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2, ip, lsl #22] │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ eorscs pc, r2, ip, asr r8 @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ - blx 0x9b0068 │ │ │ │ - blx 0x312a7c │ │ │ │ - blx 0xb1368c │ │ │ │ + blx 0x9b0098 │ │ │ │ + blx 0x312aac │ │ │ │ + blx 0xb136bc │ │ │ │ teqpmi r3, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ @ instruction: 0xf820432b │ │ │ │ ldrbmi r3, [r0, #-2818]! @ 0xfffff4fe │ │ │ │ stmibeq fp, {r0, r5, ip, lr, pc} │ │ │ │ eorseq pc, pc, #1 │ │ │ │ stmdaeq r4, {r1, r8, ip, sp, lr, pc} │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ @@ -267948,35 +267958,35 @@ │ │ │ │ eorspl pc, r3, r4, asr r8 @ │ │ │ │ stmdaeq r0!, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmible r9, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1a268bb │ │ │ │ subsmi r0, r7, #32, 18 @ 0x80000 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ vpmax.s8 d15, d2, d21 │ │ │ │ - ldreq pc, [pc, #-7]! @ 0x115ead │ │ │ │ + ldreq pc, [pc, #-7]! @ 0x115edd │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf909fa26 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ tstmi r3, #171 @ 0xab │ │ │ │ - blmi 0x38fdcc │ │ │ │ - blls 0x11eff34 │ │ │ │ + blmi 0x38fdfc │ │ │ │ + blls 0x11eff64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r5, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a583f0 │ │ │ │ - svclt 0x0000f813 │ │ │ │ + svclt 0x0000f81b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x1167780 │ │ │ │ + blmi 0x11677b0 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4862 @ 0x12fe │ │ │ │ @@ -267988,30 +267998,30 @@ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5054620 │ │ │ │ @ instruction: 0xf1935547 │ │ │ │ @ instruction: 0xf44feda2 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @ instruction: 0xf1a43520 │ │ │ │ - vmov.i8 , #255 @ 0xff │ │ │ │ + vqrdmlah.s , , d3[5] │ │ │ │ ldmeq r3!, {r1, r6, r7, r9, sl, fp, sp} │ │ │ │ - bl 0x32785c │ │ │ │ - blx 0x1d8f7a │ │ │ │ - bl 0xff35579c │ │ │ │ + bl 0x32788c │ │ │ │ + blx 0x1d8faa │ │ │ │ + bl 0xff3557cc │ │ │ │ ands r0, r2, lr, lsl #29 │ │ │ │ streq pc, [r0, -r2, lsr #3]! │ │ │ │ vpmax.u8 d15, d2, d17 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ @ instruction: 0xf707fa26 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf003433b │ │ │ │ @ instruction: 0xf855030f │ │ │ │ @ instruction: 0xf8403023 │ │ │ │ strbmi r3, [r0, #-2820]! @ 0xfffff4fc │ │ │ │ - bl 0x14a038 │ │ │ │ + bl 0x14a068 │ │ │ │ @ instruction: 0xf003030e │ │ │ │ ldmibeq fp, {r0, r1, r2, r3, r4, r5, r9} │ │ │ │ stmdaeq r4, {r1, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0040f1b8 │ │ │ │ stmdaeq r0!, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ eorsne pc, r3, r4, asr r8 @ │ │ │ │ @@ -268023,67 +268033,67 @@ │ │ │ │ teqpeq pc, r7 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf909fa26 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ tstmi r3, #139 @ 0x8b │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ eorcc pc, r3, r5, asr r8 @ │ │ │ │ - blcc 0x2540e0 │ │ │ │ + blcc 0x254110 │ │ │ │ bicsle r4, r4, r0, ror #10 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xff84f1a4 │ │ │ │ + @ instruction: 0xff8cf1a4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x46164c56 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c234c │ │ │ │ + bcs 0x1c237c │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x115f2f │ │ │ │ - streq pc, [pc, #-37] @ 0x11601b │ │ │ │ + ldreq pc, [pc, #-269] @ 0x115f5f │ │ │ │ + streq pc, [pc, #-37] @ 0x11604b │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [pc], -r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf1930801 │ │ │ │ @ instruction: 0x4639ed10 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - stc2l 1, cr15, [lr, #656] @ 0x290 │ │ │ │ + ldc2l 1, cr15, [r6, #656] @ 0x290 │ │ │ │ cdppl 5, 4, cr15, cr7, cr6, {0} │ │ │ │ adceq r2, r6, r0, lsl #6 │ │ │ │ tstcs r8, pc, asr #20 │ │ │ │ @ instruction: 0xf10e9403 │ │ │ │ ldrmi r0, [pc], -r0, lsr #28 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ addseq r0, r8, r4, lsr #1 │ │ │ │ @ instruction: 0x0c07eb0b │ │ │ │ stmib sp, {r0, r4, r5, r7, r9, sl, lr}^ │ │ │ │ eor r8, ip, r1, lsl #14 │ │ │ │ vpmax.s8 d15, d7, d24 │ │ │ │ stmdaeq r0!, {r0, r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x2a5d28 │ │ │ │ - b 0x11d40cc │ │ │ │ - blx 0xa968d0 │ │ │ │ + blx 0x2a5d58 │ │ │ │ + b 0x11d40fc │ │ │ │ + blx 0xa96900 │ │ │ │ teqpmi sl, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ andeq pc, pc, #2 │ │ │ │ strbmi r3, [r8, #-4] │ │ │ │ ldrbeq lr, [r2], -pc, asr #20 │ │ │ │ subne lr, r2, #323584 @ 0x4f000 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ @@ -268092,688 +268102,688 @@ │ │ │ │ streq pc, [r0, -r2, asr #3]! │ │ │ │ @ instruction: 0xf602fa26 │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf707fa08 │ │ │ │ streq lr, [r7], -r6, asr #20 │ │ │ │ vpmax.s8 d15, d2, d24 │ │ │ │ streq lr, [r2], -r6, asr #20 │ │ │ │ - blvs 0x194124 │ │ │ │ + blvs 0x194154 │ │ │ │ stmibeq r6, {r1, r5, ip, lr, pc} │ │ │ │ ldreq pc, [pc, -r0]! │ │ │ │ - beq 0x25251c │ │ │ │ + beq 0x25254c │ │ │ │ sbceq lr, r6, #5120 @ 0x1400 │ │ │ │ svceq 0x0040f1ba │ │ │ │ eorshi pc, r6, r5, asr r8 @ │ │ │ │ stmible r5, {r1, r2, r4, r6, fp, sp, lr}^ │ │ │ │ - beq 0x952830 │ │ │ │ + beq 0x952860 │ │ │ │ @ instruction: 0xf807fa28 │ │ │ │ - blx 0x2b0364 │ │ │ │ - b 0x1354948 │ │ │ │ + blx 0x2b0394 │ │ │ │ + b 0x1354978 │ │ │ │ @ instruction: 0xf1a7080a │ │ │ │ rsbsmi r0, pc, #32, 20 @ 0x20000 │ │ │ │ ldreq pc, [pc, -r7]! │ │ │ │ - blx 0x3d49c8 │ │ │ │ + blx 0x3d49f8 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x11a6420 │ │ │ │ + b 0x11a6450 │ │ │ │ ldr r0, [fp, r8, lsl #4]! │ │ │ │ @ instruction: 0x8701e9dd │ │ │ │ - bls 0x1dc55c │ │ │ │ + bls 0x1dc58c │ │ │ │ @ instruction: 0xf1b8440f │ │ │ │ ldrmi r0, [r3], #-3841 @ 0xfffff0ff │ │ │ │ @ instruction: 0xf04fd002 │ │ │ │ ldr r0, [ip, r1, lsl #16] │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 12, cr15, cr12, cr4, {5} │ │ │ │ + cdp2 1, 13, cr15, cr4, cr4, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ vqshlu.s64 d20, d0, #3 │ │ │ │ - bcs 0x19e998 │ │ │ │ + bcs 0x19e9c8 │ │ │ │ svclt 0x000ab0c9 │ │ │ │ andcc fp, r1, #-536870899 @ 0xe000000d │ │ │ │ @ instruction: 0xf10d3601 │ │ │ │ mrrcmi 5, 1, r0, r4, cr15 │ │ │ │ - streq pc, [pc, #-37] @ 0x116183 │ │ │ │ + streq pc, [pc, #-37] @ 0x1161b3 │ │ │ │ sbcseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x468a00f6 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - blcs 0xff610b00 │ │ │ │ + blcs 0xff610b30 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ stmdavs r4!, {r0, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf04f9447 │ │ │ │ @ instruction: 0xf1930400 │ │ │ │ @ instruction: 0x4632ec58 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r1 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a40874 │ │ │ │ - @ instruction: 0xf00bfd15 │ │ │ │ + @ instruction: 0xf00bfd1d │ │ │ │ @ instruction: 0xf5080101 │ │ │ │ eorseq r5, sl, #1136 @ 0x470 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bleq 0x12d0b34 │ │ │ │ + bleq 0x12d0b64 │ │ │ │ @ instruction: 0xf101fb04 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr14, {0} │ │ │ │ strls r2, [r3], #-0 │ │ │ │ stmdbne pc, {r0, r3, r6} @ │ │ │ │ @ instruction: 0xf608fa07 │ │ │ │ andhi lr, r1, sp, asr #19 │ │ │ │ - bl 0x356438 │ │ │ │ + bl 0x356468 │ │ │ │ ldrtmi r0, [r0], r0, lsl #24 │ │ │ │ - blx 0xa4e2c4 │ │ │ │ + blx 0xa4e2f4 │ │ │ │ @ instruction: 0xf1c0f300 │ │ │ │ stmdacc r0!, {r5, sl} │ │ │ │ vst1.8 {d15-d16}, [r4], r6 │ │ │ │ - blx 0xaa6eb8 │ │ │ │ + blx 0xaa6ee8 │ │ │ │ movwmi pc, #12288 @ 0x3000 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strbmi r3, [r1, #-260] @ 0xfffffefc │ │ │ │ subseq lr, r3, pc, asr #20 │ │ │ │ movtne lr, #14927 @ 0x3a4f │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r0], #2830 @ 0xb0e │ │ │ │ eorseq pc, r0, lr, asr r8 @ │ │ │ │ @ instruction: 0xf1c36866 │ │ │ │ - blx 0x9172d4 │ │ │ │ + blx 0x917304 │ │ │ │ @ instruction: 0xf1a3f003 │ │ │ │ - blx 0x296edc │ │ │ │ - b 0x1153270 │ │ │ │ - blx 0xa96274 │ │ │ │ - b 0x1152e74 │ │ │ │ + blx 0x296f0c │ │ │ │ + b 0x11532a0 │ │ │ │ + blx 0xa962a4 │ │ │ │ + b 0x1152ea4 │ │ │ │ @ instruction: 0xf82c0003 │ │ │ │ eorle r0, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf001098c │ │ │ │ @ instruction: 0xf100003f │ │ │ │ - bl 0x258a8c │ │ │ │ + bl 0x258abc │ │ │ │ @ instruction: 0xf1ba03c4 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs lr, {r2, r4, r5, lr}^ │ │ │ │ @ instruction: 0xf1c0d9c7 │ │ │ │ sbcmi r0, r4, r0, lsr #20 │ │ │ │ - blx 0x2b0500 │ │ │ │ - b 0x1254ac0 │ │ │ │ + blx 0x2b0530 │ │ │ │ + b 0x1254af0 │ │ │ │ @ instruction: 0xf1a0040a │ │ │ │ submi r0, r0, #32, 20 @ 0x20000 │ │ │ │ eorseq pc, pc, r0 │ │ │ │ - blx 0x3d4b40 │ │ │ │ + blx 0x3d4b70 │ │ │ │ streq lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x43234083 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bl 0x1762bc │ │ │ │ + bl 0x1762ec │ │ │ │ ldrtmi r0, [r9], -fp, lsl #12 │ │ │ │ @ instruction: 0xf1b84410 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b03 │ │ │ │ - ldrmi r0, [pc], #-2049 @ 0x1162cc │ │ │ │ - blmi 0x390148 │ │ │ │ - blls 0x12f033c │ │ │ │ + ldrmi r0, [pc], #-2049 @ 0x1162fc │ │ │ │ + blmi 0x390178 │ │ │ │ + blls 0x12f036c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a48ff0 │ │ │ │ - svclt 0x0000fe0f │ │ │ │ + svclt 0x0000fe17 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x46164c50 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c2638 │ │ │ │ + bcs 0x1c2668 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x11621b │ │ │ │ - streq pc, [pc, #-37] @ 0x116307 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x11624b │ │ │ │ + streq pc, [pc, #-37] @ 0x116337 │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [r8], r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ - b 0x14dff50 │ │ │ │ + b 0x14dff80 │ │ │ │ @ instruction: 0xf1932ad3 │ │ │ │ @ instruction: 0x4641eb9a │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ ldmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - mrrc2 1, 10, pc, r6, cr4 @ │ │ │ │ + mrrc2 1, 10, pc, lr, cr4 @ │ │ │ │ tstpeq r3, sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f023b │ │ │ │ @ instruction: 0xf5060802 │ │ │ │ stmib sp, {r0, r1, r2, r6, r9, sl, ip, lr}^ │ │ │ │ - blx 0x368782 │ │ │ │ + blx 0x3687b2 │ │ │ │ strtcc pc, [r0], -r1, lsl #2 │ │ │ │ ldrmi r2, [ip], -r0, lsl #4 │ │ │ │ - bl 0x1564a8 │ │ │ │ - blx 0x2d7fac │ │ │ │ + bl 0x1564d8 │ │ │ │ + blx 0x2d7fdc │ │ │ │ addeq pc, r8, r8, lsl #28 │ │ │ │ @ instruction: 0x0c02eb0b │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ ands r8, r4, r4 │ │ │ │ @ instruction: 0xf103fa28 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x1a5024 │ │ │ │ - b 0x11943c8 │ │ │ │ - blx 0x9967cc │ │ │ │ + blx 0x1a5054 │ │ │ │ + b 0x11943f8 │ │ │ │ + blx 0x9967fc │ │ │ │ tstpmi r9, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r3, [r0, #-4]! │ │ │ │ eorcc pc, r1, r6, asr r8 @ │ │ │ │ - blcc 0x2544f0 │ │ │ │ + blcc 0x254520 │ │ │ │ stmibeq r2, {r1, r5, ip, lr, pc} │ │ │ │ teqpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ - beq 0x2527d8 │ │ │ │ + beq 0x252808 │ │ │ │ biceq lr, r2, r5, lsl #22 │ │ │ │ svceq 0x0040f1ba │ │ │ │ eorshi pc, r2, r5, asr r8 @ │ │ │ │ ldmible sp, {r1, r3, r6, fp, sp, lr}^ │ │ │ │ - beq 0x952aec │ │ │ │ + beq 0x952b1c │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x1b060c │ │ │ │ - b 0x1354c14 │ │ │ │ + blx 0x1b063c │ │ │ │ + b 0x1354c44 │ │ │ │ @ instruction: 0xf1a3080a │ │ │ │ subsmi r0, fp, #32, 20 @ 0x20000 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blx 0x3d4c84 │ │ │ │ + blx 0x3d4cb4 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1166668 │ │ │ │ + b 0x1166698 │ │ │ │ ldrb r0, [r3, r8, lsl #2] │ │ │ │ ldrdhi pc, [r4], -sp │ │ │ │ andeq lr, r4, #9216 @ 0x2400 │ │ │ │ ldrtmi r9, [r9], -r2, lsl #22 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ vmlaeq.f64 d14, d3, d0 │ │ │ │ - blls 0x20a430 │ │ │ │ + blls 0x20a460 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b0441f │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [r2, #-656]! @ 0xfffffd70 │ │ │ │ + stc2l 1, cr15, [sl, #-656]! @ 0xfffffd70 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ vmov.i32 d20, #-1241513984 @ 0xb6000000 │ │ │ │ - bcs 0x19ec6c │ │ │ │ + bcs 0x19ec9c │ │ │ │ svclt 0x0008b0c9 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svclt 0x00144c50 │ │ │ │ stmdaeq r1, {r1, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - ldreq pc, [pc, #-269] @ 0x116373 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x1163a3 │ │ │ │ svcvs 0x0080f413 │ │ │ │ - streq pc, [pc, #-37] @ 0x116463 │ │ │ │ + streq pc, [pc, #-37] @ 0x116493 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strcs fp, [r4], #-3860 @ 0xfffff0ec │ │ │ │ strmi r2, [pc], -r1, lsl #8 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strmi r2, [r1], r0, lsl #2 │ │ │ │ @ instruction: 0xf1934628 │ │ │ │ ldrtmi lr, [r9], -lr, ror #21 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - bleq 0x1750df4 │ │ │ │ - blx 0xfebd2b4e │ │ │ │ + bleq 0x1750e24 │ │ │ │ + blx 0xfedd2b7e │ │ │ │ cdppl 5, 4, cr15, cr7, cr6, {0} │ │ │ │ strcs r0, [r0], #-545 @ 0xfffffddf │ │ │ │ cdpeq 1, 2, cr15, cr0, cr14, {0} │ │ │ │ strbeq lr, [r8], -pc, asr #20 │ │ │ │ movwcs r4, #17959 @ 0x4627 │ │ │ │ mcrreq 10, 4, lr, r8, cr15 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bl 0x35675c │ │ │ │ + bl 0x35678c │ │ │ │ ldrtmi r0, [r2], r7, lsl #16 │ │ │ │ strcc lr, [r1, -sp, asr #19] │ │ │ │ - blx 0xb0e590 │ │ │ │ + blx 0xb0e5c0 │ │ │ │ @ instruction: 0xf1c2f302 │ │ │ │ - bcc 0x918170 │ │ │ │ + bcc 0x9181a0 │ │ │ │ @ instruction: 0xf707fa06 │ │ │ │ - blx 0xaa71e4 │ │ │ │ + blx 0xaa7214 │ │ │ │ tstpmi r3, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldrbmi r3, [r0, #-4] │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ movtne lr, #14927 @ 0x3a4f │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2], lr, lsl #22 │ │ │ │ eorscs pc, r2, lr, asr r8 @ │ │ │ │ @ instruction: 0xf1c36877 │ │ │ │ - blx 0x997da0 │ │ │ │ + blx 0x997dd0 │ │ │ │ @ instruction: 0xf1a3f203 │ │ │ │ - blx 0x2d71a8 │ │ │ │ - b 0x11d3d44 │ │ │ │ - blx 0xad6d48 │ │ │ │ - b 0x11d3140 │ │ │ │ + blx 0x2d71d8 │ │ │ │ + b 0x11d3d74 │ │ │ │ + blx 0xad6d78 │ │ │ │ + b 0x11d3170 │ │ │ │ @ instruction: 0xf8280203 │ │ │ │ eorle r2, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf0000986 │ │ │ │ @ instruction: 0xf102023f │ │ │ │ - bl 0x259158 │ │ │ │ + bl 0x259188 │ │ │ │ @ instruction: 0xf1bb03c6 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs lr, {r1, r2, r4, r5, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1c2d9c7 │ │ │ │ sbcsmi r0, r7, r0, lsr #22 │ │ │ │ - blx 0x2b07cc │ │ │ │ - b 0x1315190 │ │ │ │ + blx 0x2b07fc │ │ │ │ + b 0x13151c0 │ │ │ │ @ instruction: 0xf1a2070b │ │ │ │ subsmi r0, r2, #32, 22 @ 0x8000 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ - blx 0x414e0e │ │ │ │ + blx 0x414e3e │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ teqmi fp, #147 @ 0x93 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bl 0x124188 │ │ │ │ - bls 0x1d7db8 │ │ │ │ - blcc 0x1675c8 │ │ │ │ + bl 0x1241b8 │ │ │ │ + bls 0x1d7de8 │ │ │ │ + blcc 0x1675f8 │ │ │ │ @ instruction: 0xd1a34414 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [lr], #656 @ 0x290 │ │ │ │ + ldc2 1, cr15, [r6], #656 @ 0x290 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi r4, [r6], -ip, asr #24 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c28f8 │ │ │ │ + bcs 0x1c2928 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x1164db │ │ │ │ - streq pc, [pc, #-37] @ 0x1165c7 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x11650b │ │ │ │ + streq pc, [pc, #-37] @ 0x1165f7 │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [r8], r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ smladcs r4, r4, pc, fp @ │ │ │ │ - b 0x14e0210 │ │ │ │ + b 0x14e0240 │ │ │ │ @ instruction: 0xf1932ad3 │ │ │ │ @ instruction: 0x4641ea3a │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ ldmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xffed2cb4 │ │ │ │ + blx 0xd2ce4 │ │ │ │ tstpeq r1, sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf506023b │ │ │ │ stmib sp, {r0, r1, r2, r6, r9, sl, ip, lr}^ │ │ │ │ strtcc r4, [r0], -r2, lsl #18 │ │ │ │ @ instruction: 0xf101fb09 │ │ │ │ andcs r2, r4, #0, 14 │ │ │ │ addeq r4, r9, ip, lsl r6 │ │ │ │ stmdaeq r9, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0e88ea4f │ │ │ │ - bl 0x3d686c │ │ │ │ + bl 0x3d689c │ │ │ │ strtmi r0, [r1], r7, lsl #24 │ │ │ │ ands r9, r3, r1, lsl #4 │ │ │ │ vpmax.s8 d15, d3, d17 │ │ │ │ smlawteq r0, r3, r1, pc @ │ │ │ │ - blx 0x2252e0 │ │ │ │ + blx 0x225310 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ @ instruction: 0xf002431a │ │ │ │ andcc r0, r4, pc, lsl #4 │ │ │ │ @ instruction: 0xf8564570 │ │ │ │ @ instruction: 0xf84c3022 │ │ │ │ eorle r3, r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf0000981 │ │ │ │ @ instruction: 0xf103033f │ │ │ │ - bl 0x258e98 │ │ │ │ + bl 0x258ec8 │ │ │ │ @ instruction: 0xf1ba02c1 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs r4, {r0, r4, r5, ip}^ │ │ │ │ @ instruction: 0xf1c3d9de │ │ │ │ sbcsmi r0, r9, r0, lsr #20 │ │ │ │ - blx 0x2308e8 │ │ │ │ - b 0x1194ecc │ │ │ │ + blx 0x230918 │ │ │ │ + b 0x1194efc │ │ │ │ @ instruction: 0xf1a3010a │ │ │ │ subsmi r0, fp, #32, 20 @ 0x20000 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blx 0x3d4f44 │ │ │ │ + blx 0x3d4f74 │ │ │ │ tsteq sl, r1, asr #20 │ │ │ │ movwmi r4, #41114 @ 0xa09a │ │ │ │ - bls 0x190614 │ │ │ │ - blls 0x1a7ff4 │ │ │ │ + bls 0x190644 │ │ │ │ + blls 0x1a8024 │ │ │ │ strbmi r4, [r1], -pc, asr #8 │ │ │ │ - bl 0x124ed0 │ │ │ │ + bl 0x124f00 │ │ │ │ andle r0, r2, r3, lsl #28 │ │ │ │ ldrmi r9, [r8], #2819 @ 0xb03 │ │ │ │ - blmi 0x3905b8 │ │ │ │ - blls 0x12f0744 │ │ │ │ + blmi 0x3905e8 │ │ │ │ + blls 0x12f0774 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a48ff0 │ │ │ │ - svclt 0x0000fc0b │ │ │ │ + svclt 0x0000fc13 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6d908 │ │ │ │ + bl 0xfec6d938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {240} @ 0xf0 │ │ │ │ stmdavs r1, {r1, r7, ip, sp, pc} │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ - mrc2 1, 4, pc, cr4, cr3, {4} │ │ │ │ + mrc2 1, 4, pc, cr12, cr3, {4} │ │ │ │ stmdaeq r2, {r0, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7286ba0 │ │ │ │ - blvs 0xfe954e4c │ │ │ │ + blvs 0xfe954e1c │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf1160131 │ │ │ │ - blvs 0xfea154d4 │ │ │ │ + blvs 0xfea15504 │ │ │ │ andlt r6, r2, r8, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ svclt 0x009d2896 │ │ │ │ - @ instruction: 0x13b8f643 │ │ │ │ + mvnne pc, #70254592 @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - @ instruction: 0x13b8f643 │ │ │ │ + mvnne pc, #70254592 @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ and r2, r2, r0, lsl #4 │ │ │ │ - bcs 0xfe6e2f7c │ │ │ │ + bcs 0xfe6e2fac │ │ │ │ ldmdavs r9, {r3, ip, lr, pc} │ │ │ │ addmi r3, r1, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x4610d1f8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrmi r2, [r0], -pc, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6d9b4 │ │ │ │ + bl 0xfec6d9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ @ instruction: 0xf5030396 │ │ │ │ addlt r5, r3, r0, lsl #5 │ │ │ │ - teqpcc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 96), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blvs 0x1530940 │ │ │ │ + blvs 0x1530970 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrdcs pc, [r8], #131 @ 0x83 │ │ │ │ movwcs lr, #47570 @ 0xb9d2 │ │ │ │ @ instruction: 0xf1339300 │ │ │ │ mullt r3, r5, sp │ │ │ │ - bl 0x254960 │ │ │ │ - svclt 0x00eaf728 │ │ │ │ - blcs 0x170900 │ │ │ │ + bl 0x254990 │ │ │ │ + svclt 0x00d2f728 │ │ │ │ + blcs 0x170930 │ │ │ │ push {r0, r1, r2, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec6da00 │ │ │ │ + bl 0xfec6da30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vabal.s8 q9, d16, d16 │ │ │ │ stmdavs r1, {r1, r2, r4, r7, r8, sl} │ │ │ │ stmdavs fp!, {r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d3680e │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ - blvs 0xfe5deb40 │ │ │ │ + blvs 0xfe5deb70 │ │ │ │ svclt 0x0024429e │ │ │ │ - adcvc pc, ip, pc, asr #4 │ │ │ │ + sbcsvc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdbvs r9, {r0, r6, r9, ip, lr, pc} │ │ │ │ strpl pc, [r0, r5, lsl #10] │ │ │ │ ldrbtvc pc, [sp], #576 @ 0x240 @ │ │ │ │ addmi r6, ip, #83968 @ 0x14800 │ │ │ │ movweq lr, #27555 @ 0x6ba3 │ │ │ │ strmi fp, [ip], -r8, lsr #30 │ │ │ │ @ instruction: 0x46906b78 │ │ │ │ stmdale r7!, {r0, r1, r5, r7, r9, lr} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + msrvs R12_usr, ip │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1329303 │ │ │ │ stcls 13, cr15, [r3], {139} @ 0x8b │ │ │ │ - blvs 0xfef280e4 │ │ │ │ - blx 0xff652cbc │ │ │ │ - blvs 0xfeff0b08 │ │ │ │ + blvs 0xfef28114 │ │ │ │ + blx 0xff652cec │ │ │ │ + blvs 0xfeff0b38 │ │ │ │ tsteq r6, r8, lsl #22 │ │ │ │ mcrvs 8, 0, r6, cr3, cr10, {0} │ │ │ │ tstlt sp, #2512 @ 0x9d0 │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ strmi r4, [r8, r3, lsr #12]! │ │ │ │ ldmib r7, {r3, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ strtmi r0, [r2], -sp, lsl #6 │ │ │ │ @ instruction: 0xf7286819 │ │ │ │ - blvs 0x2016720 │ │ │ │ + blvs 0x20166f0 │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ andlt r0, r4, r0, lsl #2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdblt r2!, {r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - teqpmi r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldmdblt sl, {r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + msrmi (UNDEF: 96), r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ stc2l 1, cr15, [r4, #-200]! @ 0xffffff38 │ │ │ │ vaba.s8 q15, , q4 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ andlt r0, r4, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x175455c │ │ │ │ + blt 0x115458c │ │ │ │ strls r4, [r0, #-1571] @ 0xfffff9dd │ │ │ │ - @ instruction: 0xff8af761 │ │ │ │ + @ instruction: 0xff72f761 │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf728002e │ │ │ │ - svclt 0x0000ba4d │ │ │ │ + svclt 0x0000ba35 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6dadc │ │ │ │ + bl 0xfec6db0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ stmdavs r0, {r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ stmdavs r0!, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf6452100 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ stmdbvs r3, {r1, r2, r4, r7, sl} │ │ │ │ - bvs 0x13ad04 │ │ │ │ + bvs 0x13ad34 │ │ │ │ stmiavs r0!, {ip, pc} │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf01c3010 │ │ │ │ - blvs 0x1a56070 │ │ │ │ - blle 0x3de120 │ │ │ │ + blvs 0x1a560a0 │ │ │ │ + blle 0x3de150 │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf133012f │ │ │ │ strdlt pc, [r2], -r5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x004af728 │ │ │ │ + svclt 0x0032f728 │ │ │ │ @ instruction: 0xff34f166 │ │ │ │ @ instruction: 0xf64b4603 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ strtmi r0, [r0], -pc, lsr #2 │ │ │ │ @ instruction: 0xf133681a │ │ │ │ andlt pc, r2, r5, ror #25 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x003af728 │ │ │ │ + svclt 0x0022f728 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6db58 │ │ │ │ + bl 0xfec6db88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf19d6818 │ │ │ │ - andcc pc, r1, r3, lsr #17 │ │ │ │ + andcc pc, r1, fp, lsr #17 │ │ │ │ @ instruction: 0xf64bd007 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7284010 │ │ │ │ - blmi 0x345160 │ │ │ │ + blmi 0x345130 │ │ │ │ @ instruction: 0xf1666b5c │ │ │ │ strmi pc, [r3], -sp, lsl #30 │ │ │ │ - cmppcc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcc pc, r0, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r5, r9, sl, lr} │ │ │ │ ldc2 1, cr15, [lr], #204 @ 0xcc │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x0014f728 │ │ │ │ + cdplt 7, 15, cr15, cr12, cr8, {1} │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, lsl #16 │ │ │ │ ldmdavs sp, {r1, r2, r3, r4, r8, fp, sp, lr} │ │ │ │ svcpl 0x0000f5b6 │ │ │ │ @ instruction: 0xf44fbf28 │ │ │ │ ldrtmi r5, [r0], -r0, lsl #12 │ │ │ │ stmdbhi r8, {r0, r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x11d2e70 │ │ │ │ + blx 0x11d2ea0 │ │ │ │ @ instruction: 0xb3a84604 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf19b8900 │ │ │ │ - vldrmi d15, [fp, #-52] @ 0xffffffcc │ │ │ │ - blle 0x71e1ec │ │ │ │ + vldrmi d15, [fp, #-84] @ 0xffffffac │ │ │ │ + blle 0x71e21c │ │ │ │ @ instruction: 0xf64b6b68 │ │ │ │ - vmla.f d19, d0, d0[5] │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ andls r0, r3, #-1073741813 @ 0xc000000b │ │ │ │ stc2 1, cr15, [lr], {51} @ 0x33 │ │ │ │ - blvs 0x1b3d204 │ │ │ │ + blvs 0x1b3d234 │ │ │ │ @ instruction: 0xf7284621 │ │ │ │ - blvs 0x1c165ac │ │ │ │ + blvs 0x1c1657c │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf7280100 │ │ │ │ - @ instruction: 0x4620f8bb │ │ │ │ + strtmi pc, [r0], -r3, lsr #17 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1294370 │ │ │ │ @ instruction: 0xf166ba11 │ │ │ │ strmi pc, [r3], -r1, asr #29 │ │ │ │ - cmppcc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcc pc, r0, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ ldc2l 1, cr15, [r2], #-204 @ 0xffffff34 │ │ │ │ - cdp2 7, 12, cr15, cr10, cr8, {1} │ │ │ │ + cdp2 7, 11, cr15, cr2, cr8, {1} │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ cmnmi r0, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt lr!, {r0, r3, r5, r8, ip, sp, lr, pc}^ │ │ │ │ - rsbcc pc, r0, fp, asr #12 │ │ │ │ + addscc pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf992f728 │ │ │ │ + @ instruction: 0xf97af728 │ │ │ │ svclt 0x0000e7df │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6dc58 │ │ │ │ + bl 0xfec6dc88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf7ff6800 │ │ │ │ strmi pc, [r5], -sp, asr #28 │ │ │ │ andpl pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf9f0f129 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4601d036 │ │ │ │ ldcmi 6, cr4, [lr, #-160] @ 0xffffff60 │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stc2l 0, cr15, [r8, #-112]! @ 0xffffff90 │ │ │ │ - blvs 0x1bde290 │ │ │ │ + blvs 0x1bde2c0 │ │ │ │ @ instruction: 0x4618db18 │ │ │ │ - msrcc (UNDEF: 100), fp │ │ │ │ + orrscc pc, r4, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1339201 │ │ │ │ - bls 0x195b88 │ │ │ │ + bls 0x195bb8 │ │ │ │ strtmi r6, [r1], -r8, ror #22 │ │ │ │ - cdp2 7, 9, cr15, cr8, cr8, {1} │ │ │ │ + cdp2 7, 8, cr15, cr0, cr8, {1} │ │ │ │ andcs r6, r1, #109568 @ 0x1ac00 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ - @ instruction: 0xf868f728 │ │ │ │ + @ instruction: 0xf850f728 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmiblt lr!, {r0, r3, r5, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1669301 │ │ │ │ strmi pc, [r2], -sp, ror #28 │ │ │ │ - cmppcc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcc pc, r0, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, fp, ip, pc} │ │ │ │ ldc2 1, cr15, [lr], {51} @ 0x33 │ │ │ │ - cdp2 7, 7, cr15, cr6, cr8, {1} │ │ │ │ + cdp2 7, 5, cr15, cr14, cr8, {1} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmiblt sl!, {r0, r3, r5, r8, ip, sp, lr, pc} │ │ │ │ - rsbcc pc, r0, fp, asr #12 │ │ │ │ + addscc pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf93ef728 │ │ │ │ + @ instruction: 0xf926f728 │ │ │ │ svclt 0x0000e7de │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6dd00 │ │ │ │ + bl 0xfec6dd30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdavs r8, {r0, r1, r7, ip, sp, pc} │ │ │ │ - bvs 0x7f0f80 │ │ │ │ - @ instruction: 0xf729461d │ │ │ │ - msrlt CPSR_f, #589824 @ 0x90000 │ │ │ │ - @ instruction: 0xf83af729 │ │ │ │ + bvs 0x7f0fb0 │ │ │ │ + @ instruction: 0xf728461d │ │ │ │ + msrlt CPSR_f, #964 @ 0x3c4 │ │ │ │ + @ instruction: 0xf822f729 │ │ │ │ @ instruction: 0xf8d0b310 │ │ │ │ @ instruction: 0xb1fb3290 │ │ │ │ ldrdcc pc, [ip], #131 @ 0x83 │ │ │ │ @ instruction: 0xf8d3b1e3 │ │ │ │ biclt r3, fp, r8, lsr #8 │ │ │ │ movwls r4, #5656 @ 0x1618 │ │ │ │ - stc2 1, cr15, [r6], {147} @ 0x93 │ │ │ │ + stc2 1, cr15, [lr], {147} @ 0x93 │ │ │ │ ldmdale r3, {r2, r7, r9, lr} │ │ │ │ - blls 0x15d0c8 │ │ │ │ + blls 0x15d0f8 │ │ │ │ @ instruction: 0xf64b4282 │ │ │ │ - vmla.f d19, d0, d0[7] │ │ │ │ + vsra.s64 d19, d12, #64 │ │ │ │ svclt 0x0088012f │ │ │ │ stmdami sl, {r0, r2, r8, r9, fp, ip} │ │ │ │ strtmi r4, [sl], -r3, lsr #8 │ │ │ │ @ instruction: 0xf1336b40 │ │ │ │ ldrdlt pc, [r3], -fp │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - cdplt 7, 3, cr15, cr0, cr8, {1} │ │ │ │ - adcvc pc, ip, pc, asr #4 │ │ │ │ + cdplt 7, 1, cr15, cr8, cr8, {1} │ │ │ │ + sbcsvc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7284030 │ │ │ │ - svclt 0x0000b8fb │ │ │ │ + svclt 0x0000b8e3 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ ldrbmi r2, [r0, -r5]! │ │ │ │ @ instruction: 0xf8d0460a │ │ │ │ strmi r1, [r3], -ip, lsl #1 │ │ │ │ @ instruction: 0xd1064291 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -268786,187 +268796,187 @@ │ │ │ │ cmnpcs r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, fp, pc} │ │ │ │ @ instruction: 0xf64fd0e8 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ stmdavs r9, {r1, r2, r4, r7, r8, sp} │ │ │ │ strble r0, [r1, #1033]! @ 0x409 │ │ │ │ - rsbscc pc, r4, fp, asr #12 │ │ │ │ + adccc pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blt 0xed2d24 │ │ │ │ + blt 0xed2d54 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0064f8cc │ │ │ │ vhadd.s8 d27, d21, d22 │ │ │ │ vaddhn.i16 d17, q0, q10 │ │ │ │ - blge 0xad7e4c │ │ │ │ + blge 0xad7e7c │ │ │ │ stmdami sp!, {r0, r2, r9, sl, lr} │ │ │ │ tstcs r1, sp, lsl #4 │ │ │ │ - blvs 0x254d4c │ │ │ │ + blvs 0x254d7c │ │ │ │ eorls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ - addscc pc, ip, fp, asr #12 │ │ │ │ + sbccc pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf1826823 │ │ │ │ - blls 0x155a80 │ │ │ │ + blls 0x155ab0 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1a46820 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf183200a │ │ │ │ stmdavs r1!, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf6fb4628 │ │ │ │ - @ instruction: 0xf053f96b │ │ │ │ + @ instruction: 0xf053f953 │ │ │ │ ldmiblt r0, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffbcf05d │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ @ instruction: 0xf192a802 │ │ │ │ stmdage r3, {r2, r3, r4, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xffeef172 │ │ │ │ stmdbge r2, {r9, sp} │ │ │ │ andls r2, r2, #6 │ │ │ │ @ instruction: 0xf1729223 │ │ │ │ @ instruction: 0xf6f9feb5 │ │ │ │ - @ instruction: 0xf053ff57 │ │ │ │ + @ instruction: 0xf053ff3f │ │ │ │ strmi pc, [r4], -sp, lsr #19 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r4, sp, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vshr.s64 d19, d12, #64 │ │ │ │ + vmla.i d19, d16, d0[3] │ │ │ │ @ instruction: 0xf182002f │ │ │ │ - blls 0x195a18 │ │ │ │ + blls 0x195a48 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1a44620 │ │ │ │ - strtmi pc, [r1], -r9, ror #18 │ │ │ │ + @ instruction: 0x4621f971 │ │ │ │ @ instruction: 0xf183200a │ │ │ │ @ instruction: 0x4628f9bb │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf6fb4621 │ │ │ │ - @ instruction: 0x4620f937 │ │ │ │ + @ instruction: 0x4620f91f │ │ │ │ @ instruction: 0xf990f053 │ │ │ │ svclt 0x0000e7ca │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #20]! │ │ │ │ stcle 8, cr2, [r6, #-32] @ 0xffffffe0 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - tstpmi r4, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + movtmi pc, #17987 @ 0x4643 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x31acf64b │ │ │ │ + bicscc pc, ip, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, fp, asr #12 │ │ │ │ + rscscc pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf16f223f │ │ │ │ svclt 0x0000f941 │ │ │ │ @ instruction: 0xf6fc200c │ │ │ │ - svclt 0x0000bdaf │ │ │ │ - eorsmi pc, r4, r3, asr #12 │ │ │ │ + svclt 0x0000bd97 │ │ │ │ + rsbmi pc, r4, r3, asr #12 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6df10 │ │ │ │ + bl 0xfec6df40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q12 │ │ │ │ @ instruction: 0xf2c024d8 │ │ │ │ andscs r2, r0, #-1778384896 @ 0x96000000 │ │ │ │ andcs r2, r0, r1, lsl #2 │ │ │ │ mcrr2 1, 1, pc, lr, cr4 @ │ │ │ │ @ instruction: 0xf72a6020 │ │ │ │ - movwcs pc, #19401 @ 0x4bc9 @ │ │ │ │ + movwcs pc, #19377 @ 0x4bb1 @ │ │ │ │ andcs fp, r2, #32, 2 │ │ │ │ ldrmi r2, [r3], -r0, lsl #2 │ │ │ │ @ instruction: 0x61a260a1 │ │ │ │ rsbvs r6, r3, r3, ror #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6df5c │ │ │ │ + bl 0xfec6df8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vrsra.s64 q9, q4, #64 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ @ instruction: 0xf8d06818 │ │ │ │ @ instruction: 0xf1bcc004 │ │ │ │ stmdble r5!, {r0, r8, r9, sl, fp} │ │ │ │ ldrd pc, [r0], -r0 │ │ │ │ and r2, r2, r1, lsl #2 │ │ │ │ andle r4, pc, r2, ror #10 │ │ │ │ tsteq fp, r1, lsl r6 │ │ │ │ @ instruction: 0xf85e1c4a │ │ │ │ - blcs 0x122d9c │ │ │ │ + blcs 0x122dcc │ │ │ │ @ instruction: 0x460bd1f6 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ strbtmi r3, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1149301 │ │ │ │ - blls 0x196b4c │ │ │ │ + blls 0x196b7c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r2, r1, lsl #6 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - blle 0x5a0dd0 │ │ │ │ + blle 0x5a0e00 │ │ │ │ bicscs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmdble sl, {r1, r7, r9, lr} │ │ │ │ tsteq r3, sl, lsl r8 │ │ │ │ ldrdle r1, [r7], -r0 │ │ │ │ - blcs 0x12d138 │ │ │ │ + blcs 0x12d168 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e008 │ │ │ │ + bl 0xfec6e038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - blle 0x8e0e14 │ │ │ │ + blle 0x8e0e44 │ │ │ │ bicscs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmdble r7, {r1, r7, r9, lr} │ │ │ │ tsteq r4, sp, lsl r8 │ │ │ │ andsle r1, r3, lr, lsr #18 │ │ │ │ @ instruction: 0xf72a9101 │ │ │ │ - stmdbls r1, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ rsbsvs r5, r1, fp, lsr #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - movtmi pc, #50755 @ 0xc643 @ │ │ │ │ + cmnpmi ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvncc pc, fp, asr #12 │ │ │ │ + tstpmi r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscpl pc, ip, r3, asr #12 │ │ │ │ + andsvs pc, ip, r3, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf16f2283 │ │ │ │ svclt 0x0000f881 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6e07c │ │ │ │ + bl 0xfec6e0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d14, d12 │ │ │ │ vrsra.s64 q9, q4, #64 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ addmi r6, r4, #92, 16 @ 0x5c0000 │ │ │ │ @ instruction: 0xf8d3d914 │ │ │ │ @@ -268976,94 +268986,94 @@ │ │ │ │ @ instruction: 0xf84c0e03 │ │ │ │ andcs lr, r0, r0 │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ ldrdcs r6, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mvncc pc, fp, asr #12 │ │ │ │ + tstpmi r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscpl pc, ip, r3, asr #12 │ │ │ │ + andsvs pc, ip, r3, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ addcs r4, ip, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf84ef16f │ │ │ │ - eorseq r3, r5, r0, ror #24 │ │ │ │ + mlaseq r5, r0, ip, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6e0e4 │ │ │ │ + bl 0xfec6e114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d14, d4 │ │ │ │ vrsra.s64 q9, q4, #64 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ sbcmi r0, r3, #0, 2 │ │ │ │ andcs sp, r0, #8 │ │ │ │ andcs r5, r0, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - mvncc pc, fp, asr #12 │ │ │ │ + tstpmi r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscpl pc, ip, r3, asr #12 │ │ │ │ + andsvs pc, ip, r3, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ addscs r4, fp, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf822f16f │ │ │ │ - eorseq r3, r5, r4, ror ip │ │ │ │ + eorseq r3, r5, r4, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e13c │ │ │ │ + bl 0xfec6e16c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {5} │ │ │ │ vand , q7, q2 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ strls r2, [r6], #-406 @ 0xfffffe6a │ │ │ │ stmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ smladxmi r8, r0, r0, r4 │ │ │ │ @ instruction: 0xf7ff9201 │ │ │ │ stmdbls r1, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff9000 │ │ │ │ - bls 0x156c94 │ │ │ │ + bls 0x156cc4 │ │ │ │ ubfx r1, r3, #15, #11 │ │ │ │ - blcs 0x1310a4 │ │ │ │ + blcs 0x1310d4 │ │ │ │ ldrlt sp, [r0, #-339] @ 0xfffffead │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ strmi r6, [ip], -fp, asr #17 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ subcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf0242003 │ │ │ │ @ instruction: 0x4603fd31 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ andsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x5b1234 │ │ │ │ + blt 0x5b1264 │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x5b1540 │ │ │ │ + blt 0x5b1570 │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ tstvs sl, r2, lsl sl │ │ │ │ - blt 0x5b174c │ │ │ │ - bvs 0x9af530 │ │ │ │ + blt 0x5b177c │ │ │ │ + bvs 0x9af560 │ │ │ │ orrsvs fp, sl, r2, lsl sl │ │ │ │ andne lr, sl, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5c57f8 │ │ │ │ + blt 0x5c5828 │ │ │ │ bicsvs r6, sl, r9, lsl r2 │ │ │ │ ldrbne r6, [r1, r2, lsr #22] │ │ │ │ addsvs fp, sl, #73728 @ 0x12000 │ │ │ │ subsvs fp, sl, #40960 @ 0xa000 │ │ │ │ andne lr, lr, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5c5810 │ │ │ │ + blt 0x5c5840 │ │ │ │ sbcsvs r6, sl, #1677721600 @ 0x64000000 │ │ │ │ - blt 0x5b207c │ │ │ │ + blt 0x5b20ac │ │ │ │ stcvs 3, cr6, [r2, #-360]! @ 0xfffffe98 │ │ │ │ orrsvs fp, sl, #73728 @ 0x12000 │ │ │ │ - blt 0x5b2888 │ │ │ │ + blt 0x5b28b8 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sl, asr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -269075,31 +269085,31 @@ │ │ │ │ @ instruction: 0xf06f4770 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6e250 │ │ │ │ + bl 0xfec6e280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr8, {7} │ │ │ │ - blle 0x90b0b4 │ │ │ │ + blle 0x90b0e4 │ │ │ │ cdpne 3, 4, cr2, cr1, cr1, {0} │ │ │ │ strtmi r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ mvnslt pc, r9, asr #25 │ │ │ │ - blcs 0x13507c │ │ │ │ + blcs 0x1350ac │ │ │ │ strtmi fp, [r0], -ip, lsl #30 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2l 0, cr15, [r4, #-144] @ 0xffffff70 │ │ │ │ - blle 0x461090 │ │ │ │ + blle 0x4610c0 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x00184298 │ │ │ │ mvnle r3, r1 │ │ │ │ eoreq pc, r3, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -269112,29 +269122,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [lr], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd9c0c │ │ │ │ movwls r8, #20532 @ 0x5034 │ │ │ │ - @ instruction: 0xf9eef72a │ │ │ │ + @ instruction: 0xf9d6f72a │ │ │ │ @ instruction: 0xb3209905 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r4, r5, r8, r9, fp, ip, lr, pc}^ │ │ │ │ vshl.s8 d16, d0, d14 │ │ │ │ @ instruction: 0xf2c024fc │ │ │ │ @ instruction: 0xf8cd2496 │ │ │ │ strtmi r8, [sl], -r8 │ │ │ │ @ instruction: 0xf64b2300 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ eorvs r0, r6, pc, lsr #2 │ │ │ │ - eorsvc pc, r1, r6, asr #12 │ │ │ │ + rsbvc pc, r1, r6, asr #12 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ - blx 0x1154dc4 │ │ │ │ + blx 0xb54df4 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462881f0 │ │ │ │ @ instruction: 0xff88f7ff │ │ │ │ @@ -269157,16 +269167,16 @@ │ │ │ │ svclt 0x004805a3 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00480560 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ streq r4, [r2, #-1576]! @ 0xfffff9d8 │ │ │ │ svclt 0x00484642 │ │ │ │ orreq pc, r0, r1, asr #32 │ │ │ │ - blx 0xf53812 │ │ │ │ - ble 0x5de9ac │ │ │ │ + blx 0x1153842 │ │ │ │ + ble 0x5de9dc │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf166d416 │ │ │ │ @ instruction: 0x4601faf7 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -269175,150 +269185,150 @@ │ │ │ │ ldrb r0, [r9, r2, lsl #2] │ │ │ │ stc2l 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ strtmi r4, [r1], -r5, lsl #12 │ │ │ │ mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ strtmi r2, [sl], -r0, lsl #2 │ │ │ │ ldr r1, [r7, fp, ror #15]! │ │ │ │ @ instruction: 0xf643462a │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf64b0135 │ │ │ │ - vaddl.s8 q10, d0, d8 │ │ │ │ + vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf052002f │ │ │ │ ldrb pc, [ip, fp, lsr #30] @ │ │ │ │ str r2, [r5, lr, lsl #2]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e3fc │ │ │ │ + bl 0xfec6e42c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ ldc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ eorle r2, r4, r2, lsl #22 │ │ │ │ - blcc 0x20d654 │ │ │ │ + blcc 0x20d684 │ │ │ │ stmdale r0, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ strmi r2, [r8, r0, lsl #6]! │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr2, cr15, {7} │ │ │ │ teqle r2, r1, lsl #22 │ │ │ │ stmdacs r2, {r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf19cd9ee │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf166daea │ │ │ │ strmi pc, [r3], -r7, lsr #21 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ @ instruction: 0x47a833ff │ │ │ │ stmdavs r2, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - msrmi R8_usr, fp │ │ │ │ + cmppmi r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf72a4628 │ │ │ │ - @ instruction: 0x4620f995 │ │ │ │ + @ instruction: 0x4620f97d │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ tstcs r9, pc, lsr #28 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r2, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - msrmi R12_fiq, fp │ │ │ │ + cmppmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r3, lsr r2 │ │ │ │ @ instruction: 0xf8a2f137 │ │ │ │ - mlaseq r5, r4, ip, r3 │ │ │ │ + eorseq r3, r5, r4, asr #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r5, lsl r6 │ │ │ │ @ instruction: 0xf06f461e │ │ │ │ strmi r4, [r0], r0, lsl #8 │ │ │ │ - bls 0x3a8b18 │ │ │ │ + bls 0x3a8b48 │ │ │ │ addsmi r6, r4, #2818048 @ 0x2b0000 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ ldrmi fp, [r4], -r8, lsr #30 │ │ │ │ ldmdale r5!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andseq r3, r9, #1327104 @ 0x144000 │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0x20d3392 │ │ │ │ + blx 0x20d33c2 │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0254640 │ │ │ │ tstpcs r0, pc, ror #18 @ p-variant is OBSOLETE │ │ │ │ ldrbne r4, [r3, r2, lsl #12] │ │ │ │ strbmi r9, [r0], -sl, lsl #2 │ │ │ │ andlt r4, r4, r9, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmib r5, {r3, r8, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r1], -r2, lsl #6 │ │ │ │ - bne 0xff59f338 │ │ │ │ + bne 0xff59f368 │ │ │ │ addsmi r2, r4, #0, 6 │ │ │ │ ldrmi fp, [r4], -r8, lsr #30 │ │ │ │ @ instruction: 0xf0244622 │ │ │ │ stmdacs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiavs fp!, {r0, r6, ip, lr, pc}^ │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6f84419 │ │ │ │ - stmiavs fp!, {r1, r3, r4, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r1, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ strtmi r4, [r2], -r0, asr #12 │ │ │ │ ldrtmi r4, [r9], -r3, lsr #8 │ │ │ │ movwcs r6, #235 @ 0xeb │ │ │ │ andlt r9, r4, sl, lsl #6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdavs sl!, {r3, r8, r9, sl, lr}^ │ │ │ │ strmi r2, [r8], -r0, lsl #6 │ │ │ │ movwls r9, #13314 @ 0x3402 │ │ │ │ - cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ movwvs lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xf910f72a │ │ │ │ + @ instruction: 0xf8f8f72a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463181f0 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0242003 │ │ │ │ strmi pc, [r6], -pc, lsr #22 │ │ │ │ and fp, lr, r8, lsr #18 │ │ │ │ @ instruction: 0xf9faf166 │ │ │ │ stmdbcs r4, {r0, fp, sp, lr} │ │ │ │ stmdavs r8!, {r0, r1, r2, r3, r8, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ - blx 0x1c53a32 │ │ │ │ + blx 0x1e53a62 │ │ │ │ rscsle r1, r3, r3, asr #24 │ │ │ │ strmi r2, [r2], -r0, lsl #2 │ │ │ │ smlatbcs lr, r7, r7, lr │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04fe7a2 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0xe79d33ff │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ - blmi 0x1d78a0 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ + blmi 0x1d78d0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf13722ea │ │ │ │ svclt 0x0000f807 │ │ │ │ - eorseq r3, r5, r8, lsr #25 │ │ │ │ + ldrsbteq r3, [r5], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e5fc │ │ │ │ + bl 0xfec6e62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ tstls r1, lr, lsl r6 │ │ │ │ @ instruction: 0xf7ff9c06 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi fp, [r2], -r0, asr #2 │ │ │ │ @@ -269330,24 +269340,24 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ andlt ip, r2, r8, lsl r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00004708 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e64c │ │ │ │ + bl 0xfec6e67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd8 │ │ │ │ ldrmi fp, [ip], r5, lsl #1 │ │ │ │ strmi pc, [r0], #-111 @ 0xffffff91 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stmdavs fp!, {r1, r3, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1034294 │ │ │ │ svclt 0x002833ff │ │ │ │ - blcs 0x1e8cc0 │ │ │ │ + blcs 0x1e8cf0 │ │ │ │ ldm pc, {r0, r1, r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ svcne 0x0036f003 │ │ │ │ movwcs r0, #4627 @ 0x1213 │ │ │ │ strtmi r4, [r2], -r1, ror #12 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r1], -r4, asr #32 │ │ │ │ @@ -269360,47 +269370,47 @@ │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2154 @ 0x86a │ │ │ │ strls r4, [r2], #-1544 @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf64b9303 │ │ │ │ - vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q10, q8, d4 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf72ac300 │ │ │ │ - andlt pc, r5, r7, ror #16 │ │ │ │ + andlt pc, r5, pc, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ strtmi r4, [r2], -r1, ror #12 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ strmi pc, [r1], -r7, lsl #21 │ │ │ │ stmdavs r8!, {r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf19e4622 │ │ │ │ - mcrrne 12, 14, pc, r3, cr11 @ │ │ │ │ - b 0x14e8d10 │ │ │ │ + mcrrne 12, 15, pc, r3, cr3 @ │ │ │ │ + b 0x14e8d40 │ │ │ │ svclt 0x001875e0 │ │ │ │ mrsle r2, (UNDEF: 18) │ │ │ │ @ instruction: 0xf948f166 │ │ │ │ strtmi r6, [r2], -r1, lsl #16 │ │ │ │ strb r4, [r8, fp, lsr #12] │ │ │ │ strb r2, [r2, lr, lsl #2] │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrmi r2, [r3], -r5, lsl #2 │ │ │ │ andcs lr, r0, r1, asr #15 │ │ │ │ - msrmi R12_fiq, fp │ │ │ │ + cmppmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r5, asr #4 │ │ │ │ @ instruction: 0xff62f136 │ │ │ │ - eorseq r3, r5, r0, asr #25 │ │ │ │ + ldrshteq r3, [r5], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e744 │ │ │ │ + bl 0xfec6e774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ tstls r1, lr, lsl r6 │ │ │ │ @ instruction: 0xf7ff9c06 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi fp, [r2], -r0, asr #2 │ │ │ │ @@ -269421,15 +269431,15 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ @ instruction: 0x460d4610 │ │ │ │ strvc lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ ldrsbthi pc, [r0], -sp @ │ │ │ │ stc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ cmplt r0, r9, lsl #2 │ │ │ │ - blcc 0x1715c4 │ │ │ │ + blcc 0x1715f4 │ │ │ │ ldmdale sl, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andeq r1, lr, #40, 18 @ 0xa0000 │ │ │ │ @ instruction: 0xf04f211d │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46294630 │ │ │ │ @@ -269437,61 +269447,61 @@ │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d02f │ │ │ │ eorsle r0, lr, r2, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstcs r6, lr, lsr #32 │ │ │ │ stmdavs r2, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - msrmi (UNDEF: 104), fp │ │ │ │ + orrsmi pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ stmib sp, {r4, r5, pc}^ │ │ │ │ andlt r7, r4, sl, lsl #8 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x00c6f729 │ │ │ │ + svclt 0x00aef729 │ │ │ │ ldrtmi r6, [sl], -r0, asr #16 │ │ │ │ @ instruction: 0xf8cd4623 │ │ │ │ @ instruction: 0xf19d8000 │ │ │ │ - @ instruction: 0xf1b1ffe7 │ │ │ │ + @ instruction: 0xf1b1ffef │ │ │ │ svclt 0x00083fff │ │ │ │ svccc 0x00fff1b0 │ │ │ │ strmi r4, [r2], -fp, lsl #12 │ │ │ │ tstcs r0, r8, lsl pc │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1662302 │ │ │ │ ldmib sp, {r0, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs r1, {r1, r8, r9, sp} │ │ │ │ stmiavs r3, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461f19db │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - blle 0xff4a2650 │ │ │ │ + blle 0xff4a2680 │ │ │ │ smlabbcs r0, r3, r8, r6 │ │ │ │ adcsmi r4, fp, #60817408 @ 0x3a00000 │ │ │ │ movweq lr, #19313 @ 0x4b71 │ │ │ │ sbcvs fp, r7, r4, lsr #31 │ │ │ │ - ble 0xfee28ef0 │ │ │ │ + ble 0xfee28f20 │ │ │ │ stmvs r3, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x461f19db │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ andcs lr, r0, ip, ror #15 │ │ │ │ - msrmi R12_fiq, fp │ │ │ │ + cmppmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorscc pc, fp, #64, 4 │ │ │ │ mrc2 1, 5, pc, cr10, cr6, {1} │ │ │ │ - ldrsbteq r3, [r5], -r8 │ │ │ │ + eorseq r3, r5, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e894 │ │ │ │ + bl 0xfec6e8c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @ instruction: 0x2109fb93 │ │ │ │ stmdavs r3, {r6, r7, r8, ip, sp, pc} │ │ │ │ - blcs 0x1e62b4 │ │ │ │ + blcs 0x1e62e4 │ │ │ │ ldm pc, {r1, r2, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ eorcs pc, sp, #3 │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r5, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -269503,73 +269513,73 @@ │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r5, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - cmnpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41a8f64b │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x0046f729 │ │ │ │ + svclt 0x002ef729 │ │ │ │ @ instruction: 0xf19d6840 │ │ │ │ - tstpcs r0, r1, lsl pc @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r9, lsl pc @ p-variant is OBSOLETE │ │ │ │ strbne r4, [r3, r2, lsl #12] │ │ │ │ bicsle r2, pc, r0, lsl #16 │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xf83af166 │ │ │ │ andcs r9, r0, #2048 @ 0x800 │ │ │ │ ldrb r6, [r7, r1, lsl #16] │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 q10, q0, d28 │ │ │ │ - blmi 0x1d7bf8 │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ + blmi 0x1d7c28 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1363255 │ │ │ │ svclt 0x0000fe5b │ │ │ │ - eorseq r3, r5, ip, ror #25 │ │ │ │ + eorseq r3, r5, ip, lsl sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e954 │ │ │ │ + bl 0xfec6e984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r1, r8, ror #30 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x460f4b3e │ │ │ │ stcls 6, cr4, [r6], #-88 @ 0xffffffa8 │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xc55772 │ │ │ │ + blx 0xc557a2 │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ - blcs 0x1b1788 │ │ │ │ - blcs 0x20b818 │ │ │ │ - blcs 0x18b7d4 │ │ │ │ + blcs 0x1b17b8 │ │ │ │ + blcs 0x20b848 │ │ │ │ + blcs 0x18b804 │ │ │ │ stmdavs r4, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf192a802 │ │ │ │ stmdbge r2, {r1, r3, r4, r5, r6, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf19c4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2, lsr fp │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ tstls r0, ip, lsl #6 │ │ │ │ @ instruction: 0xe01a47b0 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmvs r2, {r1, r2, r3, r6, r8, ip, lr, pc} │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0x93264631 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2114 @ 0x842 │ │ │ │ - orrmi pc, r4, fp, asr #12 │ │ │ │ + @ instruction: 0x41b4f64b │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7294300 │ │ │ │ - blmi 0x8d7358 │ │ │ │ - blls 0x8f1850 │ │ │ │ + blmi 0x8d7328 │ │ │ │ + blls 0x8f1880 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @@ -269585,24 +269595,24 @@ │ │ │ │ tstcs r9, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9126 │ │ │ │ @ instruction: 0x462833ff │ │ │ │ eorlt r4, r1, r1, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ andcs r4, r0, r8, lsl #14 │ │ │ │ - msrmi R12_fiq, fp │ │ │ │ + cmppmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbcc pc, pc, #64, 4 │ │ │ │ ldc2l 1, cr15, [r2, #216] @ 0xd8 │ │ │ │ - blx 0x17d3eea │ │ │ │ + blx 0x19d3f1a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r0, lsl #26 │ │ │ │ + eorseq r3, r5, r0, lsr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6ea6c │ │ │ │ + bl 0xfec6ea9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #30 │ │ │ │ adclt r4, r1, r6, lsr fp │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ @@ -269611,148 +269621,148 @@ │ │ │ │ eorsle r2, r9, r2, lsl #22 │ │ │ │ andsle r2, r9, r4, lsl #22 │ │ │ │ cmple lr, r1, lsl #22 │ │ │ │ tstcs r0, r4, asr #16 │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ stmia lr!, {r1, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r0], -r2, lsl #18 │ │ │ │ - blx 0xffd53f22 │ │ │ │ + blx 0xfff53f52 │ │ │ │ eorsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xff72f165 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ and r4, ip, r8, lsr #15 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #18 │ │ │ │ - blx 0x15558d2 │ │ │ │ + blx 0x1555902 │ │ │ │ svclt 0x00181e02 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrmi r4, [r3], -r1, asr #4 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ - blmi 0x7a9788 │ │ │ │ - blls 0x8f1954 │ │ │ │ + blmi 0x7a97b8 │ │ │ │ + blls 0x8f1984 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ movwcs r6, #2114 @ 0x842 │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ - vaddw.s8 q10, q8, d4 │ │ │ │ + vsra.s64 d20, d20, #64 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf7297300 │ │ │ │ - @ instruction: 0xe7e2fe3f │ │ │ │ + strb pc, [r2, r7, lsr #28]! @ │ │ │ │ ldrb sl, [r4, r2, lsl #18] │ │ │ │ @ instruction: 0xf04f2109 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ strmi r9, [r8, r0, lsl #2]! │ │ │ │ @ instruction: 0xf1a3e7d7 │ │ │ │ - andcs pc, r0, fp, ror #21 │ │ │ │ - msrmi R12_fiq, fp │ │ │ │ + strdcs pc, [r0], -r3 │ │ │ │ + cmppmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ andls r7, r0, r2, ror #4 │ │ │ │ ldc2l 1, cr15, [r6, #-216] @ 0xffffff28 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r8, lsl sp │ │ │ │ - eorseq r3, r5, r8, lsl #27 │ │ │ │ + eorseq r3, r5, r8, asr #26 │ │ │ │ + ldrhteq r3, [r5], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldrmi fp, [sp], -r2, lsr #1 │ │ │ │ strmi r4, [r7], -r1, asr #22 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ ldrdhi pc, [r0], sp @ │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc2 7, cr15, [ip, #164] @ 0xa4 │ │ │ │ + stc2 7, cr15, [r4, #164] @ 0xa4 │ │ │ │ strtmi fp, [r9], -r8, lsr #3 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf1b0fb5b │ │ │ │ - blle 0xe1a998 │ │ │ │ + blle 0xe1a9c8 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ @ instruction: 0xf64b8008 │ │ │ │ - vsra.s64 d20, d4, #64 │ │ │ │ + vmla.f d20, d16, d0[1] │ │ │ │ movwls r0, #12591 @ 0x312f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r4, #164]! @ 0xa4 │ │ │ │ + ldc2l 7, cr15, [ip, #164] @ 0xa4 │ │ │ │ @ instruction: 0x4601e013 │ │ │ │ stmdage r4, {r4, r5, r6, r9, sp} │ │ │ │ stmda r2!, {r1, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x11559c6 │ │ │ │ + blx 0x11559f6 │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [ip], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ - blmi 0xaa98a0 │ │ │ │ - blls 0x971a4c │ │ │ │ + blmi 0xaa98d0 │ │ │ │ + blls 0x971a7c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_svc │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x8781c4 │ │ │ │ - blls 0x971a70 │ │ │ │ + blmi 0x8781f4 │ │ │ │ + blls 0x971aa0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9128 │ │ │ │ @ instruction: 0x463833ff │ │ │ │ eorlt r4, r2, r1, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #5896 @ 0x1708 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xffe4f023 │ │ │ │ stmdbge r4, {r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ - @ instruction: 0xf890f19e │ │ │ │ + @ instruction: 0xf898f19e │ │ │ │ cmplt r0, r4, lsl #12 │ │ │ │ cdp2 1, 10, cr15, cr12, cr5, {3} │ │ │ │ strtmi r6, [r2], -r1, lsl #16 │ │ │ │ ldrtmi r1, [r8], -r3, ror #15 │ │ │ │ ldrmi r9, [r0, r0, lsl #2]! │ │ │ │ stmdbge r4, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r1], -sp, lsl #21 │ │ │ │ strmi r4, [r3], -r2, lsl #12 │ │ │ │ rscsle r2, r2, r0, lsl #16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrmi r4, [r3], -r1, asr #4 │ │ │ │ smlattcs lr, sp, r7, lr │ │ │ │ @ instruction: 0xf1a3e7ae │ │ │ │ - svclt 0x0000fa4d │ │ │ │ + svclt 0x0000fa55 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6ec84 │ │ │ │ + bl 0xfec6ecb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ movwls r4, #13844 @ 0x3614 │ │ │ │ - ldc2 7, cr15, [r4, #-164] @ 0xffffff5c │ │ │ │ + ldc2l 7, cr15, [ip], #164 @ 0xa4 │ │ │ │ mvnlt r9, r3, lsl #18 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf1b0fad3 │ │ │ │ svclt 0x00b80c00 │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ @ instruction: 0x4622db1b │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - asrmi pc, fp, #12 @ │ │ │ │ + bicsmi pc, r0, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2l 7, cr15, [ip, #-164]! @ 0xffffff5c │ │ │ │ + ldc2l 7, cr15, [r4, #-164] @ 0xffffff5c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x1e02fab5 │ │ │ │ @@ -269769,15 +269779,15 @@ │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ biclt pc, r0, r5, ror pc @ │ │ │ │ ldc2 1, cr15, [r6], {120} @ 0x78 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ smlawtlt r0, r4, r7, r1 │ │ │ │ @ instruction: 0xf1659003 │ │ │ │ - bls 0x217414 │ │ │ │ + bls 0x217444 │ │ │ │ strtmi r6, [r3], -r1, lsl #16 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r4, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -269787,36 +269797,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [sp], -r8, lsl #1 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8dd9f0e │ │ │ │ movwls r8, #24636 @ 0x603c │ │ │ │ - stc2 7, cr15, [r8], #164 @ 0xa4 │ │ │ │ + ldc2 7, cr15, [r0], {41} @ 0x29 │ │ │ │ @ instruction: 0xb3209906 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmlsne.f32 s30, s6, s15 │ │ │ │ @ instruction: 0x4641db30 │ │ │ │ movwls r4, #26168 @ 0x6638 │ │ │ │ - blx 0x1955b84 │ │ │ │ + blx 0x1955bb4 │ │ │ │ stmdacs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ andls sp, r4, r2, asr fp │ │ │ │ movwls r4, #1570 @ 0x622 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ movwls r9, #14082 @ 0x3702 │ │ │ │ - @ instruction: 0x41acf64b │ │ │ │ + bicsmi pc, ip, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2l 7, cr15, [sl], #164 @ 0xa4 │ │ │ │ + stc2l 7, cr15, [r2], #164 @ 0xa4 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462081f0 │ │ │ │ - blx 0x11d5bc0 │ │ │ │ + blx 0x11d5bf0 │ │ │ │ ldcle 14, cr1, [r1], {2} │ │ │ │ @ instruction: 0xf04f4251 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [lr, -pc] │ │ │ │ @ instruction: 0x46294630 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ @@ -269844,29 +269854,29 @@ │ │ │ │ @ instruction: 0xf04f4241 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0xe7c833ff │ │ │ │ strb r2, [r2, lr, lsl #2] │ │ │ │ andeq pc, sp, #111 @ 0x6f │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6ee54 │ │ │ │ + bl 0xfec6ee84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ movwls r4, #13845 @ 0x3615 │ │ │ │ - stc2 7, cr15, [ip], #-164 @ 0xffffff5c │ │ │ │ + ldc2 7, cr15, [r4], {41} @ 0x29 │ │ │ │ stmdbls r3, {r3, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x1e04f9eb │ │ │ │ strtmi sp, [sl], -sp, lsr #22 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64b9400 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ + vmla.f d20, d16, d0[7] │ │ │ │ @ instruction: 0xf729012f │ │ │ │ - andlt pc, r5, r9, lsl #25 │ │ │ │ + andlt pc, r5, r1, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls r3, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf9d0f7ff │ │ │ │ @@ -269904,26 +269914,26 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwls fp, #15856 @ 0x3df0 │ │ │ │ ldc2 1, cr15, [r6, #-404]! @ 0xfffffe6c │ │ │ │ stmdavs r4, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ smlattcs lr, fp, r7, lr │ │ │ │ svclt 0x0000e7ba │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6ef44 │ │ │ │ + bl 0xfec6ef74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - blx 0xfee559fe │ │ │ │ + blx 0xfe855a2e │ │ │ │ movwcs fp, #416 @ 0x1a0 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - bicmi pc, r8, fp, asr #12 │ │ │ │ + mvnsmi pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2 7, cr15, [r6], {41} @ 0x29 │ │ │ │ + blx 0xd5a46 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ orrlt r2, r4, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @@ -269939,36 +269949,36 @@ │ │ │ │ @ instruction: 0xf0232003 │ │ │ │ strmi pc, [r4], -r3, lsr #28 │ │ │ │ @ instruction: 0xf122b1c0 │ │ │ │ movwcs pc, #3079 @ 0xc07 @ │ │ │ │ subcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf950f164 │ │ │ │ - blt 0x5c65d0 │ │ │ │ + blt 0x5c6600 │ │ │ │ eorvs fp, r0, fp, lsl sl │ │ │ │ adcvs r6, r2, r3, rrx │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ strb r2, [fp, lr, lsl #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6effc │ │ │ │ + bl 0xfec6f02c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf643231b │ │ │ │ - vsra.s64 d21, d12, #64 │ │ │ │ + vmla.f d21, d16, d0[3] │ │ │ │ @ instruction: 0xf6420135 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ tstls r0, pc, lsr #4 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x18d3ed4 │ │ │ │ + blx 0x18d3f04 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwge fp, #61811 @ 0xf173 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -269982,27 +269992,27 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6f07c │ │ │ │ + bl 0xfec6f0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x2296d8 │ │ │ │ + blls 0x229708 │ │ │ │ @ instruction: 0xf8d0b11b │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ - orrspl pc, ip, r3, asr #12 │ │ │ │ + bicpl pc, ip, r3, asr #12 │ │ │ │ teqpeq r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf02c012f │ │ │ │ @ instruction: 0xf500fa17 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmnlt r3, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r2, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -270013,28 +270023,28 @@ │ │ │ │ andlt r4, r2, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f0f8 │ │ │ │ + bl 0xfec6f128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r9, [sp], -r6, lsl #22 │ │ │ │ @ instruction: 0xb12b461c │ │ │ │ @ instruction: 0xf8d04614 │ │ │ │ @ instruction: 0x46252290 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ @ instruction: 0xf643231b │ │ │ │ - vrshr.s64 d21, d12, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf6420235 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf9d6f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -270045,29 +270055,29 @@ │ │ │ │ andspl pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6f178 │ │ │ │ + bl 0xfec6f1a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x2297d4 │ │ │ │ + blls 0x229804 │ │ │ │ @ instruction: 0xf8d0b143 │ │ │ │ @ instruction: 0xf1b32290 │ │ │ │ svclt 0x00180419 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x117f94 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x117fc4 @ │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ @ instruction: 0xf643231b │ │ │ │ - vsra.s64 d21, d12, #64 │ │ │ │ + vmla.f d21, d16, d0[3] │ │ │ │ @ instruction: 0xf6420135 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ tstls r0, pc, lsr #4 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf994f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -270078,28 +270088,28 @@ │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f1fc │ │ │ │ + bl 0xfec6f22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - blls 0x329820 │ │ │ │ + blls 0x329850 │ │ │ │ @ instruction: 0xf643b3a3 │ │ │ │ - vshl.s64 d21, d12, #0 │ │ │ │ + vmls.f d21, d16, d0[3] │ │ │ │ @ instruction: 0x46140535 │ │ │ │ @ instruction: 0xf8d64617 │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf954f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -270110,52 +270120,52 @@ │ │ │ │ andsvc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf643231b │ │ │ │ - vshl.s64 d21, d12, #0 │ │ │ │ + vmls.f d21, d16, d0[3] │ │ │ │ @ instruction: 0xf6420535 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ strls r0, [r0, #-559] @ 0xfffffdd1 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf926f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ movwcs r1, #4676 @ 0x1244 │ │ │ │ ldrmi r3, [sl], -r1, lsl #18 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ msrlt CPSR_f, r7, lsr #25 │ │ │ │ strtmi r7, [r7], -r4, lsl #16 │ │ │ │ @ instruction: 0xf8d0e7b3 │ │ │ │ ldrb r1, [r2, r8, asr #6]! │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x1180c0 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x1180f0 @ │ │ │ │ strtmi r2, [r7], -lr, lsl #6 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f2d0 │ │ │ │ + bl 0xfec6f300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0x1129958 │ │ │ │ + blmi 0x1129988 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ orrlt r0, r9, #0, 6 │ │ │ │ - ldrpl pc, [ip, #1603] @ 0x643 │ │ │ │ + strbpl pc, [ip, #1603] @ 0x643 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf8d64617 │ │ │ │ @ instruction: 0xf8c33290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8e4f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #411 @ 0x19b │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ @@ -270164,78 +270174,78 @@ │ │ │ │ andlt sp, r7, sl, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8c0bdf0 │ │ │ │ @ instruction: 0xe7eb7210 │ │ │ │ - blvc 0x9537d0 │ │ │ │ + blvc 0x953800 │ │ │ │ @ instruction: 0xf643231b │ │ │ │ - vshl.s64 d21, d12, #0 │ │ │ │ + vmls.f d21, d16, d0[3] │ │ │ │ @ instruction: 0xf6420535 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ strls r0, [r0, #-559] @ 0xfffffdd1 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blvc 0x1d37a8 │ │ │ │ + blvc 0x1d37d8 │ │ │ │ @ instruction: 0xf8b4f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b9db │ │ │ │ movwcs r1, #580 @ 0x244 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ - bl 0x466620 │ │ │ │ + bl 0x466650 │ │ │ │ ldrtmi r0, [r0], -r3, lsl #4 │ │ │ │ - blx 0x955f1a │ │ │ │ - blls 0x1c67dc │ │ │ │ - blt 0x7fe9ac │ │ │ │ + blx 0x355f4a │ │ │ │ + blls 0x1c680c │ │ │ │ + blt 0x7fe9dc │ │ │ │ addsmi fp, pc, #73728 @ 0x12000 │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ strtmi fp, [r7], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0a7 │ │ │ │ strdcs r3, [fp, #-127] @ 0xffffff81 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x1181b8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x1181e8 @ │ │ │ │ @ instruction: 0xf8d0e79d │ │ │ │ strb r1, [r2, r8, asr #6]! │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ @ instruction: 0xf04f210e │ │ │ │ @ instruction: 0xe79434ff │ │ │ │ - cdp2 1, 10, cr15, cr0, cr2, {5} │ │ │ │ + cdp2 1, 10, cr15, cr8, cr2, {5} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f3e8 │ │ │ │ + bl 0xfec6f418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4617231b │ │ │ │ - ldrpl pc, [ip], #1603 @ 0x643 │ │ │ │ + strbpl pc, [ip], #1603 @ 0x643 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ strmi r0, [r5], -pc, lsr #2 │ │ │ │ @ instruction: 0xf866f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3cb │ │ │ │ @ instruction: 0xf5051258 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ movtlt r3, #13148 @ 0x335c │ │ │ │ tstcc r0, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xff9d42c6 │ │ │ │ - blls 0x344f5c │ │ │ │ + blx 0xff9d42f6 │ │ │ │ + blls 0x344f8c │ │ │ │ @ instruction: 0xb3bb6806 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf02c012f │ │ │ │ @ instruction: 0xf500f843 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ biclt r3, fp, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r3, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -270258,47 +270268,47 @@ │ │ │ │ @ instruction: 0xe7c51bf6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ mrcmi 0, 5, fp, cr9, cr3, {4} │ │ │ │ @ instruction: 0xf6432500 │ │ │ │ - @ instruction: 0xf2c0549c │ │ │ │ + vmls.i d21, d16, d0[3] │ │ │ │ tstcs fp, #889192448 @ 0x35000000 │ │ │ │ @ instruction: 0xf6429507 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ strls r0, [r0], #-559 @ 0xfffffdd1 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r6!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9611 │ │ │ │ @ instruction: 0xf02b0600 │ │ │ │ @ instruction: 0xf500fff5 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x125070 │ │ │ │ + blcs 0x1250a0 │ │ │ │ @ instruction: 0xf8d0d04b │ │ │ │ tstcs fp, #80, 4 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xffe0f02b │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3d3 │ │ │ │ mrcne 2, 3, r6, cr11, cr8, {2} │ │ │ │ ldmdale r8!, {r4, r5, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ strbeq r0, [r4], #-1117 @ 0xfffffba3 │ │ │ │ bicseq r0, lr, #-822083584 @ 0xcf000000 │ │ │ │ adcseq r0, r5, #536870927 @ 0x2000000f │ │ │ │ rsbeq r0, r8, #144, 4 │ │ │ │ orrseq r0, r6, #335544323 @ 0x14000003 │ │ │ │ - ldrbeq r0, [pc], #55 @ 0x118350 │ │ │ │ + ldrbeq r0, [pc], #55 @ 0x118380 │ │ │ │ ldreq r0, [r6, #-815] @ 0xfffffcd1 │ │ │ │ subseq r0, r9, #-939524093 @ 0xc8000003 │ │ │ │ andseq r0, r0, #60, 4 @ 0xc0000003 │ │ │ │ eorseq r0, r7, sl, lsl r1 │ │ │ │ adcseq r0, sp, ip, lsl #3 │ │ │ │ subeq r0, fp, r7, lsr r0 │ │ │ │ mlaseq r7, lr, r0, r0 │ │ │ │ @@ -270316,88 +270326,88 @@ │ │ │ │ @ instruction: 0xf8d00100 │ │ │ │ @ instruction: 0xe7b27210 │ │ │ │ andsvs pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vabd.s8 q15, , │ │ │ │ vaddhn.i16 d17, q0, q10 │ │ │ │ @ instruction: 0x463b0496 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d21, #3072 @ 0x00000c00 │ │ │ │ stmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ - blx 0xff9d4a4a │ │ │ │ + blx 0xffbd4a7a │ │ │ │ andcs r6, r0, #2162688 @ 0x210000 │ │ │ │ @ instruction: 0xf6f94628 │ │ │ │ - @ instruction: 0xf6f8fda3 │ │ │ │ - @ instruction: 0xf505fba3 │ │ │ │ + @ instruction: 0xf6f8fd8b │ │ │ │ + @ instruction: 0xf505fb8b │ │ │ │ svccs 0x00205300 │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ @ instruction: 0xf000335c │ │ │ │ - blcs 0x139e10 │ │ │ │ + blcs 0x139e40 │ │ │ │ ldrbhi pc, [r3], r0 @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x2d447e │ │ │ │ + blx 0x2d44ae │ │ │ │ @ instruction: 0xf898b178 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5854 @ 0x16de │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xfff54498 │ │ │ │ + blx 0xfff544c8 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d586dd │ │ │ │ @ instruction: 0x210e2290 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ adcsne pc, r0, r2, asr #17 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500ff55 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x1251b0 │ │ │ │ + blcs 0x1251e0 │ │ │ │ ldrthi pc, [sp], #0 @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x16e12a0 │ │ │ │ - blls 0x5724bc │ │ │ │ + blmi 0x16e12d0 │ │ │ │ + blls 0x5724ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r3, r4, lsr r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ addsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500ff23 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x125214 │ │ │ │ + blcs 0x125244 │ │ │ │ strhi pc, [sp], #0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ movwcs lr, #1997 @ 0x7cd │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8d54698 │ │ │ │ @ instruction: 0x46317290 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5337 @ 0x14d9 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xfe554568 │ │ │ │ + blx 0xfe554598 │ │ │ │ addsle r2, r8, r0, lsl #16 │ │ │ │ ldrsbtvs pc, [ip], r7 @ │ │ │ │ ldrmi r6, [r9], r3, lsl #16 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf8d78677 │ │ │ │ @ instruction: 0x960d30b8 │ │ │ │ movwls sl, #52748 @ 0xce0c │ │ │ │ @@ -270409,71 +270419,71 @@ │ │ │ │ movwcs r8, #1118 @ 0x45e │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0232003 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0079f43f │ │ │ │ subvs r2, r3, r0, lsl #6 │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ - blge 0x525d3c │ │ │ │ + blge 0x525d6c │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ addsmi r3, lr, #8, 14 @ 0x200000 │ │ │ │ str sp, [r3, r6, ror #3]! │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fec7 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x1252cc │ │ │ │ + blcs 0x1252fc │ │ │ │ ldrbhi pc, [r2], #0 @ │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7702394 │ │ │ │ addsne pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldrsbtpl pc, [r0], r1 @ │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf02b9400 │ │ │ │ @ instruction: 0xf500fea9 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x125308 │ │ │ │ + blcs 0x125338 │ │ │ │ ldrbthi pc, [r0], #-0 @ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7545394 │ │ │ │ - blcc 0xfe7cada8 │ │ │ │ + blcc 0xfe7cadd8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ cmppcc r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldrbthi pc, [r7], #-0 @ │ │ │ │ andcs sl, r1, r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf198330a │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d18-d21}, [pc], r8 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ svcls 0x000a339a │ │ │ │ smlatbcs r3, r2, fp, pc @ │ │ │ │ - blx 0x1ded32 │ │ │ │ - bl 0x115c9ec │ │ │ │ + blx 0x1ded62 │ │ │ │ + bl 0x115ca1c │ │ │ │ @ instruction: 0xf50571e7 │ │ │ │ @ instruction: 0xf64f5300 │ │ │ │ vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0x46982096 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ - blne 0xff6f2620 │ │ │ │ - bl 0x1972710 │ │ │ │ - blcs 0x11aa14 │ │ │ │ + blne 0xff6f2650 │ │ │ │ + bl 0x1972740 │ │ │ │ + blcs 0x11aa44 │ │ │ │ strbhi pc, [r4], #-0 @ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf9f0f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #3832 @ 0xef8 │ │ │ │ subvs r6, r3, r7 │ │ │ │ @@ -270503,16 +270513,16 @@ │ │ │ │ movwcs r8, #5367 @ 0x14f7 │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ ldmib r3, {r1, fp, sp, lr}^ │ │ │ │ - bl 0xfeae6300 │ │ │ │ - bne 0xdb2b4 │ │ │ │ + bl 0xfeae6330 │ │ │ │ + bne 0xdb2e4 │ │ │ │ svclt 0x00382f01 │ │ │ │ adcsmi r2, sl, #262144 @ 0x40000 │ │ │ │ strhi pc, [r2, #-192] @ 0xffffff40 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf10685a5 │ │ │ │ movwcs r0, #264 @ 0x108 │ │ │ │ @@ -270534,32 +270544,32 @@ │ │ │ │ @ instruction: 0xf0236dd9 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 4, pc, cr3, cr15, {3} @ │ │ │ │ rscscc pc, pc, #8, 2 │ │ │ │ ldrmi r2, [r3], -r0, lsr #32 │ │ │ │ svcne 0x0001f812 │ │ │ │ andsvc fp, r0, r1, lsl #18 │ │ │ │ - bl 0xfe9e5328 │ │ │ │ + bl 0xfe9e5358 │ │ │ │ adcsmi r0, r3, #8, 6 @ 0x20000000 │ │ │ │ tstcs fp, #-738197501 @ 0xd4000003 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldc2l 0, cr15, [r0, #172] @ 0xac │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andcs r8, r0, r2, lsl #11 │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ @ instruction: 0xe67a0194 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x1254d4 │ │ │ │ + blcs 0x125504 │ │ │ │ strhi pc, [r5], #-0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf944f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ae4c │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270567,112 +270577,112 @@ │ │ │ │ movwcs r8, #5146 @ 0x141a │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf934f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - cmnpvs r1, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61a1f647 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff3301 │ │ │ │ strb pc, [lr], -pc, asr #20 @ │ │ │ │ @ instruction: 0xf1942000 │ │ │ │ - @ instruction: 0x4606fcdd │ │ │ │ + strmi pc, [r6], -r5, ror #25 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ tstcs fp, #144, 8 @ 0x90000000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stc2 0, cr15, [r4, #172] @ 0xac │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #955 @ 0x3bb │ │ │ │ orrsvs lr, r4, #192, 18 @ 0x300000 │ │ │ │ @ instruction: 0xf193e631 │ │ │ │ - @ instruction: 0xf648ffab │ │ │ │ + @ instruction: 0xf648ffb3 │ │ │ │ @ instruction: 0xf6c631ad │ │ │ │ @ instruction: 0x17c601db │ │ │ │ strls r2, [r0], #-795 @ 0xfffffce5 │ │ │ │ andne pc, r0, #132096 @ 0x20400 │ │ │ │ - bl 0xff2aa0a4 │ │ │ │ + bl 0xff2aa0d4 │ │ │ │ ldrb r3, [sp, r2, lsr #12] │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4860 @ 0x12fc │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r5, #252]! @ 0xfc │ │ │ │ tstcs fp, #393216 @ 0x60000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orrsmi pc, ip, r2, asr #12 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stc2l 0, cr15, [lr, #-172] @ 0xffffff54 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf8900ff6 │ │ │ │ - blcs 0x1255c0 │ │ │ │ + blcs 0x1255f0 │ │ │ │ @ instruction: 0xf8c0d1c7 │ │ │ │ ldrb r6, [sl, #528]! @ 0x210 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fd37 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x1255ec │ │ │ │ + blcs 0x12561c │ │ │ │ cmpphi r5, #0 @ p-variant is OBSOLETE │ │ │ │ movtcc pc, #35024 @ 0x88d0 @ │ │ │ │ - blcc 0x16188c │ │ │ │ + blcc 0x1618bc │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ vrshr.s64 q9, q6, #64 │ │ │ │ - @ instruction: 0xf6472296 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vqsub.s8 d18, d24, d6 │ │ │ │ + vaddw.s8 q8, q0, d17 │ │ │ │ strls r0, [r0], #-273 @ 0xfffffeef │ │ │ │ stc2 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf505e5d5 │ │ │ │ ldrmi r5, [r8], r0, lsl #6 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4927 @ 0x133f │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7, #252]! @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0x1328e8 │ │ │ │ + blcs 0x132918 │ │ │ │ orrshi pc, fp, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf890f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r3, r4, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf8984699 │ │ │ │ - blcs 0x12565c │ │ │ │ + blcs 0x12568c │ │ │ │ ldrhi pc, [sp], #-0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7, #252] @ 0xfc │ │ │ │ strbmi r6, [fp], -r4, lsl #16 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - bicsne pc, sp, r8, asr #4 │ │ │ │ + tstpcs sp, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ ldr pc, [r8, #3437] @ 0xd6d │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x125698 │ │ │ │ + blcs 0x1256c8 │ │ │ │ tstphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf862f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad6a │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270689,15 +270699,15 @@ │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf842f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r1, r3, r6, r8, sl, fp, sp, pc} │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vaddw.s8 q9, q0, d13 │ │ │ │ strls r0, [r0], #-273 @ 0xfffffeef │ │ │ │ ldc2l 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf505e55b │ │ │ │ ldrmi r5, [r8], r0, lsl #6 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4682 @ 0x124a │ │ │ │ @@ -270710,51 +270720,51 @@ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4974 @ 0x136e │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [sp, #-252] @ 0xffffff04 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0x1329fc │ │ │ │ + blcs 0x132a2c │ │ │ │ @ instruction: 0x83bbf000 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sp, #-252] @ 0xffffff04 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ @ instruction: 0xf866f146 │ │ │ │ @ instruction: 0xf1994606 │ │ │ │ - rscslt pc, sl, #356352 @ 0x57000 │ │ │ │ + rscslt pc, sl, #389120 @ 0x5f000 │ │ │ │ andls r9, r1, #0 │ │ │ │ tstcs r1, r3, lsr r6 │ │ │ │ @ instruction: 0xf64ba807 │ │ │ │ - vrshr.s64 q10, q14, #64 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf1a2022f │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ mcrrne 11, 0, sp, r6, cr6 │ │ │ │ vrshl.s8 q10, q3, q0 │ │ │ │ stmdals r7, {r0, r1, r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ @ instruction: 0xf84cf18f │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fc4b │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - bcs 0x1217c4 │ │ │ │ + bcs 0x1217f4 │ │ │ │ teqphi sp, #0 @ p-variant is OBSOLETE │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ ldrbt r0, [r4], #404 @ 0x194 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x1257e0 │ │ │ │ + blcs 0x125810 │ │ │ │ bicshi pc, r8, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xffbef022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898acc6 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270763,44 +270773,44 @@ │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xffaef022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r1, r2, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ ldrtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmla.f d22, d16, d1[7] │ │ │ │ + vorr.i32 d23, #13 @ 0x0000000d │ │ │ │ movwls r0, #8465 @ 0x2111 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ stc2l 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf505e4c5 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0x12583c │ │ │ │ + blcs 0x12586c │ │ │ │ bichi pc, fp, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff90f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r3, r4, r7, sl, fp, sp, pc} │ │ │ │ - msrvc (UNDEF: 109), r7 │ │ │ │ + orrsvc pc, sp, r7, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ strt pc, [ip], #3533 @ 0xdcd │ │ │ │ @ instruction: 0xf0234630 │ │ │ │ cdpne 8, 0, cr15, cr7, cr13, {0} │ │ │ │ rsbhi pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284633 │ │ │ │ rsccs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - mvnspl pc, r7, asr #12 │ │ │ │ + msrvs R9_usr, r7 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe9700 │ │ │ │ ldr pc, [r8], #3221 @ 0xc95 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x125898 │ │ │ │ + blcs 0x1258c8 │ │ │ │ andhi pc, sp, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff62f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac6a │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270816,137 +270826,137 @@ │ │ │ │ movwcs r8, #4868 @ 0x1304 │ │ │ │ @ instruction: 0xf1062208 │ │ │ │ @ instruction: 0x46180110 │ │ │ │ @ instruction: 0xff42f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r1, r3, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf898469a │ │ │ │ - blcs 0x1258f8 │ │ │ │ + blcs 0x125928 │ │ │ │ movwhi pc, #45056 @ 0xb000 @ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #24, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r9], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0xf1096801 │ │ │ │ ldrtmi r0, [sl], -r1, lsl #6 │ │ │ │ tstcc r1, r8, lsr #12 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf6479101 │ │ │ │ - vbic.i32 q11, #1 @ 0x00000001 │ │ │ │ + vaddw.s8 q11, q8, d17 │ │ │ │ @ instruction: 0xf7fe0111 │ │ │ │ strb pc, [r6], #-4039 @ 0xfffff039 @ │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4417 @ 0x1141 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r9], {63} @ 0x3f │ │ │ │ @ instruction: 0xf6476802 │ │ │ │ - vbic.i32 q11, #1 @ 0x00000001 │ │ │ │ + vaddw.s8 q11, q8, d17 │ │ │ │ @ instruction: 0x46280111 │ │ │ │ - blx 0x1d6bea │ │ │ │ + blx 0x1d6c1a │ │ │ │ @ instruction: 0xf505e42d │ │ │ │ ldrmi r5, [r8], r0, lsl #6 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4336 @ 0x10f0 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x115d10 │ │ │ │ + blge 0x115d40 │ │ │ │ ldrmi r6, [r9], r3, lsl #16 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4638 @ 0x121e │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffd15d30 │ │ │ │ + blge 0xffd15d60 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0x132c58 │ │ │ │ + blcs 0x132c88 │ │ │ │ addhi pc, r1, #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff915d50 │ │ │ │ + blge 0xff915d80 │ │ │ │ strbmi r6, [r8], -r3, lsl #16 │ │ │ │ @ instruction: 0xf0224698 │ │ │ │ strmi pc, [r6], -r5, lsl #31 │ │ │ │ stmdacs r0, {r0, r1, r2, ip, pc} │ │ │ │ - blge 0xff695d64 │ │ │ │ + blge 0xff695d94 │ │ │ │ svclt 0x00842f0b │ │ │ │ @ instruction: 0xf8d52116 │ │ │ │ vqsub.s8 d2, d16, d0 │ │ │ │ @ instruction: 0xf64b8224 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf191012f │ │ │ │ - strmi pc, [r1], -r9, lsl #16 │ │ │ │ + @ instruction: 0x4601f811 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ svccs 0x000382e8 │ │ │ │ svccs 0x0007d903 │ │ │ │ smlabbcs r2, ip, pc, fp @ │ │ │ │ tstls r5, r1, lsl #2 │ │ │ │ @ instruction: 0xf85cf7fe │ │ │ │ strmi r9, [r6], -r5, lsl #18 │ │ │ │ @ instruction: 0xf8aef7fe │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fb11 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - bcs 0x121a38 │ │ │ │ + bcs 0x121a68 │ │ │ │ sbcshi pc, r9, #0 │ │ │ │ stmib r3, {r9, sp}^ │ │ │ │ @ instruction: 0xf7ff6294 │ │ │ │ strcs fp, [r1], #-3004 @ 0xfffff444 │ │ │ │ @ instruction: 0x46284633 │ │ │ │ rsccs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - mvnspl pc, r7, asr #12 │ │ │ │ + msrvs R9_usr, r7 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ @ instruction: 0xf7fffba9 │ │ │ │ @ instruction: 0xf505bbac │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0x125a70 │ │ │ │ + blcs 0x125aa0 │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 7, cr15, cr6, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r1, r2, r3, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fad7 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x125aac │ │ │ │ + blcs 0x125adc │ │ │ │ msrhi CPSR_fsxc, r0 │ │ │ │ movtmi pc, #35024 @ 0x88d0 @ │ │ │ │ ldrtmi r3, [r3], -r0, asr #24 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmvn.i32 q11, #256 @ 0x00000100 │ │ │ │ + vsubl.s8 q11, d16, d17 │ │ │ │ vqsub.s8 d16, d8, d1 │ │ │ │ - vmla.f d16, d16, d1[1] │ │ │ │ + vsra.s64 q8, , #64 │ │ │ │ strls r0, [r0], #-273 @ 0xfffffeef │ │ │ │ ldc2l 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ - bllt 0x1e96d60 │ │ │ │ + bllt 0x1e96d90 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x125ae0 │ │ │ │ + blcs 0x125b10 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 3, cr15, cr14, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ab46 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270954,15 +270964,15 @@ │ │ │ │ movwcs r8, #4421 @ 0x1145 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ cdp2 0, 2, cr15, cr14, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r1, r2, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - cmnpvs r1, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61a1f647 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe3301 │ │ │ │ @ instruction: 0xf7fffe61 │ │ │ │ @ instruction: 0xf04fbb48 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff3210 │ │ │ │ andcs fp, r4, #67584 @ 0x10800 │ │ │ │ @@ -270972,86 +270982,86 @@ │ │ │ │ ldmdavs r3!, {r2, r3, r4, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7ff6003 │ │ │ │ movwcs fp, #7075 @ 0x1ba3 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0010f47f │ │ │ │ - bllt 0x496df4 │ │ │ │ + bllt 0x496e24 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [ip, #136]! @ 0x88 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac37 │ │ │ │ movwcs fp, #6914 @ 0x1b02 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ - blt 0xfff16e20 │ │ │ │ + blt 0xfff16e50 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r6, #136]! @ 0x88 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffae28 │ │ │ │ movwcs fp, #6892 @ 0x1aec │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r6, #508]! @ 0x1fc │ │ │ │ - blt 0xff996e4c │ │ │ │ + blt 0xff996e7c │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [r0, #136] @ 0x88 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaebf │ │ │ │ movwcs fp, #6870 @ 0x1ad6 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - blt 0xff416e78 │ │ │ │ + blt 0xff416ea8 │ │ │ │ andspl pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - blt 0xffa96e80 │ │ │ │ + blt 0xffa96eb0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xad6090 │ │ │ │ - blt 0xff096e94 │ │ │ │ + blge 0xad60c0 │ │ │ │ + blt 0xff096ec4 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfee95fa4 │ │ │ │ + bge 0xfee95fd4 │ │ │ │ @ instruction: 0xf7ff6007 │ │ │ │ stmdage r8, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - @ instruction: 0xf9b8f194 │ │ │ │ + @ instruction: 0xf9c0f194 │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ strbmi pc, [sl, -pc, asr #8] @ │ │ │ │ ldrcc pc, [sl, r3, asr #13] │ │ │ │ cmpeq r0, fp, asr #2 │ │ │ │ - b 0x111f83c │ │ │ │ - bl 0x1931218 │ │ │ │ + b 0x111f86c │ │ │ │ + bl 0x1931248 │ │ │ │ ldmne fp, {r1}^ │ │ │ │ ldmne fp, {r6, r8, lr}^ │ │ │ │ ldmdane fp, {r6, r8, lr}^ │ │ │ │ @ instruction: 0x0c00eb42 │ │ │ │ stmdbls r9, {r3, r9, fp, ip, pc} │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ mrrcvc 10, 4, lr, r3, cr12 │ │ │ │ - blx 0xfe999262 │ │ │ │ + blx 0xfe999292 │ │ │ │ ldmne r2, {r0, r1, r2, sp}^ │ │ │ │ tstpeq r1, r7, lsl #22 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #22 │ │ │ │ - bllt 0x1e96f00 │ │ │ │ + bllt 0x1e96f30 │ │ │ │ movtmi pc, #42063 @ 0xa44f @ │ │ │ │ orrscc pc, sl, #204472320 @ 0xc300000 │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - blt 0xfe896f10 │ │ │ │ + blt 0xfe896f40 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [lr, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaf30 │ │ │ │ @ instruction: 0xf8d0ba74 │ │ │ │ strt r3, [r9], #580 @ 0x244 │ │ │ │ @@ -271061,26 +271071,26 @@ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacc1 │ │ │ │ movwcs fp, #6758 @ 0x1a66 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ - blt 0x1816f58 │ │ │ │ + blt 0x1816f88 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [sl, #-136] @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7fface8 │ │ │ │ movwcs fp, #6736 @ 0x1a50 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x16180 │ │ │ │ - blt 0x1296f84 │ │ │ │ + blge 0x161b0 │ │ │ │ + blt 0x1296fb4 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2 0, cr15, [r4, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaebe │ │ │ │ @ instruction: 0xf8d0ba3a │ │ │ │ strb r4, [pc], r4, asr #4 │ │ │ │ @@ -271089,30 +271099,30 @@ │ │ │ │ stc2 0, cr15, [r6, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacd3 │ │ │ │ movwcs fp, #6700 @ 0x1a2c │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffb161c8 │ │ │ │ - blt 0x996fcc │ │ │ │ + blge 0xffb161f8 │ │ │ │ + blt 0x996ffc │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500f97b │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x125d64 │ │ │ │ + blcs 0x125d94 │ │ │ │ msrhi CPSR_sc, r0 │ │ │ │ ldmib r3, {r0, r2, r4, r5, r7, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf1d52394 │ │ │ │ - movwcs fp, #7185 @ 0x1c11 │ │ │ │ + @ instruction: 0xf7ff2394 │ │ │ │ + movwcs fp, #6692 @ 0x1a24 │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ ldmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @@ -271152,27 +271162,27 @@ │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ stmiblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addscs pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf8c22107 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf04fe4b5 │ │ │ │ @ instruction: 0xf8c332ff │ │ │ │ @ instruction: 0xf7ff2210 │ │ │ │ @ instruction: 0xf164b9b8 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf8d5ab6a │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ @ instruction: 0xf7ff30b0 │ │ │ │ - blcs 0x147e88 │ │ │ │ + blcs 0x147eb8 │ │ │ │ ldmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [sl], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffa972 │ │ │ │ movwcs fp, #6528 @ 0x1980 │ │ │ │ @@ -271205,15 +271215,15 @@ │ │ │ │ ldc2 0, cr15, [lr], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacfc │ │ │ │ strtcs fp, [r6], #-2372 @ 0xfffff6bc │ │ │ │ streq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ svclt 0x00181b34 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ - stc2l 7, cr15, [r6], {40} @ 0x28 │ │ │ │ + stc2 7, cr15, [lr], #160 @ 0xa0 │ │ │ │ @ instruction: 0xf1714620 │ │ │ │ movwcs pc, #6971 @ 0x1b3b @ │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2 0, cr15, [r6], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacf5 │ │ │ │ @@ -271227,117 +271237,117 @@ │ │ │ │ svclt 0x0018429f │ │ │ │ ldrb r2, [ip, r1, lsl #8] │ │ │ │ @ instruction: 0xf0194630 │ │ │ │ @ instruction: 0xf100fc5d │ │ │ │ @ instruction: 0xf8c76600 │ │ │ │ strh r0, [r4], -r8 │ │ │ │ ldrsbtcc pc, [r8], r7 @ │ │ │ │ - bl 0x1db360 │ │ │ │ + bl 0x1db390 │ │ │ │ @ instruction: 0x46300656 │ │ │ │ mrrc2 0, 1, pc, r0, cr9 @ │ │ │ │ ldmle r5!, {r1, r2, r7, r9, lr}^ │ │ │ │ adcsvs pc, ip, r7, asr #17 │ │ │ │ ldmdblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ andvs r1, r6, lr, ror lr │ │ │ │ - blt 0x189721c │ │ │ │ + blt 0x189724c │ │ │ │ movwcs r4, #1609 @ 0x649 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ - blx 0xffb552b6 │ │ │ │ + blx 0xffb552e6 │ │ │ │ stmdacs r0, {r0, r1, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0x4632d03c │ │ │ │ - svc 0x00a2f6f6 │ │ │ │ + svc 0x008af6f6 │ │ │ │ @ instruction: 0xf18e9807 │ │ │ │ @ instruction: 0xf7fffc45 │ │ │ │ @ instruction: 0xf64bba72 │ │ │ │ @ instruction: 0xf6cd63ef │ │ │ │ @ instruction: 0xf8c063ad │ │ │ │ @ instruction: 0xf7ff3210 │ │ │ │ @ instruction: 0xf8c3b8fe │ │ │ │ @ instruction: 0xf7ff2210 │ │ │ │ @ instruction: 0xf64bb8fa │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ - ldc2 1, cr15, [r6, #-576] @ 0xfffffdc0 │ │ │ │ + ldc2 1, cr15, [lr, #-576] @ 0xfffffdc0 │ │ │ │ svccs 0x0001b968 │ │ │ │ @ instruction: 0xf8d5d923 │ │ │ │ andcs r3, sp, #144, 4 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ adcscs pc, r0, r3, asr #17 │ │ │ │ @ instruction: 0xf8c3e512 │ │ │ │ @ instruction: 0xf7ff6210 │ │ │ │ - bl 0x247618 │ │ │ │ + bl 0x247648 │ │ │ │ @ instruction: 0xf1080787 │ │ │ │ strbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vbic.i32 q11, #1 @ 0x00000001 │ │ │ │ + vaddw.s8 q11, q8, d17 │ │ │ │ ldmdbvs ip!, {r0, r4, r8} │ │ │ │ vst3.8 {d25-d27}, [pc], r0 │ │ │ │ strls r7, [r1], #-1234 @ 0xfffffb2e │ │ │ │ @ instruction: 0xff0cf7fd │ │ │ │ ldmlt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf18e4608 │ │ │ │ @ instruction: 0xf7fffc0b │ │ │ │ @ instruction: 0xf7fdb8ae │ │ │ │ stmdbmi r4, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r2, [r6], -r5, lsl #4 │ │ │ │ ldc2l 7, cr15, [r8, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf1a1e4ee │ │ │ │ - svclt 0x0000fe23 │ │ │ │ - eorseq r3, r5, r4, lsr #27 │ │ │ │ + svclt 0x0000fe2b │ │ │ │ + ldrsbteq r3, [r5], -r4 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - sbcspl pc, ip, r3, asr #12 │ │ │ │ + andvs pc, ip, r3, asr #12 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ cdplt 0, 0, cr15, cr10, cr10, {1} │ │ │ │ cmplt r3, #4390912 @ 0x430000 │ │ │ │ @ instruction: 0x4604b530 │ │ │ │ - b 0x14f34f0 │ │ │ │ - bl 0x11cc40 │ │ │ │ + b 0x14f3520 │ │ │ │ + bl 0x11cc70 │ │ │ │ @ instruction: 0xf8dc1c0e │ │ │ │ addsmi r1, r1, #4 │ │ │ │ @ instruction: 0xf8dcd812 │ │ │ │ - blcc 0x16d324 │ │ │ │ + blcc 0x16d354 │ │ │ │ andseq pc, r0, ip, lsl #2 │ │ │ │ ldmdaeq fp, {r0, r3, r5, sl, lr}^ │ │ │ │ stmdble sl, {r0, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf8dc68e0 │ │ │ │ ldrmi r3, [r8], #-0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blcs 0x12acf4 │ │ │ │ + blcs 0x12ad24 │ │ │ │ vrhadd.s8 , q8, │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ tstcs r0, r1, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d0, d16 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ tstcs r0, r1, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdavs fp, {r1, r6, fp, sp, lr}^ │ │ │ │ movwle r4, #25242 @ 0x629a │ │ │ │ andcs fp, r1, ip, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec70580 │ │ │ │ + bl 0xfec705b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blcs 0x12ab9c │ │ │ │ + blcs 0x12abcc │ │ │ │ cmnlt r1, #83 @ 0x53 │ │ │ │ msrcc SPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi r6, r8, #24, 16 @ 0x180000 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ stmib r4, {r2, r3, r4, fp, ip, lr, pc}^ │ │ │ │ stmib r4, {}^ @ │ │ │ │ @@ -271361,22 +271371,22 @@ │ │ │ │ vmla.i d19, d0, d0[2] │ │ │ │ stmib r4, {r1, r2, r4, r7, sp}^ │ │ │ │ vrhadd.s8 d17, d14, d0 │ │ │ │ vqdmlal.s , d0, d0[6] │ │ │ │ stmib r4, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ stmdavs r2, {r1, r8, ip} │ │ │ │ smlabtne r4, r4, r9, lr │ │ │ │ - bcs 0x131a90 │ │ │ │ + bcs 0x131ac0 │ │ │ │ movwcs sp, #4569 @ 0x11d9 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ - stc2 1, cr15, [r4, #628] @ 0x274 │ │ │ │ + stc2 1, cr15, [ip, #628] @ 0x274 │ │ │ │ submi r9, r0, #4096 @ 0x1000 │ │ │ │ rsbsmi pc, r0, r0, lsr #8 │ │ │ │ @ instruction: 0xf0209b00 │ │ │ │ - bl 0x219824 │ │ │ │ + bl 0x219854 │ │ │ │ @ instruction: 0xf84401c2 │ │ │ │ vld4.8 {d16-d19}, [pc :256], r2 │ │ │ │ subvs r4, sl, r1, ror #4 │ │ │ │ vaba.s8 q15, q15, q0 │ │ │ │ vmla.i d19, d0, d0[2] │ │ │ │ stmib r4, {r1, r2, r4, r7, sp}^ │ │ │ │ stmib r4, {r8, r9, ip, sp}^ │ │ │ │ @@ -271391,61 +271401,61 @@ │ │ │ │ vstmiaeq ip, {d30-d31} │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ str r6, [sp, r2, lsl #16]! │ │ │ │ ldrb r2, [r5, r1, lsl #6]! │ │ │ │ strb r2, [fp, r1, lsl #4] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1d4938 │ │ │ │ + blhi 0x1d4968 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ ldrble r1, [sl], #-3695 @ 0xfffff191 │ │ │ │ ldmne pc!, {r1, r8, ip, sp, lr, pc}^ @ │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bcc 0x1355ddc │ │ │ │ - bcs 0xfe6d5fa8 │ │ │ │ + bcc 0x1355e0c │ │ │ │ + bcs 0xfe6d5fd8 │ │ │ │ pkhbtmi r4, r9, r3, lsl #13 │ │ │ │ strbeq lr, [r5, #2816] @ 0xb00 │ │ │ │ - blhi 0xc54b30 │ │ │ │ + blhi 0xc54b60 │ │ │ │ ldmdami pc!, {r3, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ ands r9, r5, r5, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0849b05 │ │ │ │ stc 4, cr0, [sp, #4] │ │ │ │ tstls r4, r2, lsl #22 │ │ │ │ - @ instruction: 0xf86ef19e │ │ │ │ + @ instruction: 0xf876f19e │ │ │ │ eorle r1, r5, r2, asr #24 │ │ │ │ adcsmi r9, r0, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf044bf18 │ │ │ │ - bllt 0x161a4e4 │ │ │ │ + bllt 0x161a514 │ │ │ │ stccc 15, cr3, [r8, #-4] │ │ │ │ eorsle r1, r0, fp, ror ip │ │ │ │ movwne lr, #10581 @ 0x2955 │ │ │ │ - bl 0x1624f0 │ │ │ │ - bl 0x1dad18 │ │ │ │ + bl 0x162520 │ │ │ │ + bl 0x1dad48 │ │ │ │ stmdblt r7!, {r0, r3} │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ svclt 0x00181be4 │ │ │ │ strbmi r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ ldrbmi r2, [r8, #-513] @ 0xfffffdff │ │ │ │ smlatbeq r1, r3, fp, lr │ │ │ │ andcs fp, r0, #56, 30 @ 0xe0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcle r2, sp, r0, lsl #20 │ │ │ │ andlt r2, r7, r0 │ │ │ │ - blhi 0x1d481c │ │ │ │ + blhi 0x1d484c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdls r8, [r4], -r0 │ │ │ │ - @ instruction: 0xf8a4f19e │ │ │ │ + @ instruction: 0xf8acf19e │ │ │ │ addsmi r9, lr, #4, 22 @ 0x1000 │ │ │ │ svccc 0x0001d1ee │ │ │ │ ldclne 13, cr3, [fp], #-32 @ 0xffffffe0 │ │ │ │ andcs sp, r1, lr, asr #3 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -271453,45 +271463,45 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - blcs 0x14578c │ │ │ │ + blcs 0x1457bc │ │ │ │ @ instruction: 0x4698d057 │ │ │ │ movwls r1, #7747 @ 0x1e43 │ │ │ │ @ instruction: 0xf108d45d │ │ │ │ @ instruction: 0x469135ff │ │ │ │ - bl 0x16aeb0 │ │ │ │ + bl 0x16aee0 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ movwls r0, #1291 @ 0x50b │ │ │ │ - blls 0x1269a4 │ │ │ │ + blls 0x1269d4 │ │ │ │ stcmi 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ stccs 3, cr9, [r0], {-0} │ │ │ │ strtmi sp, [r0], -pc, asr #32 │ │ │ │ - @ instruction: 0xff4af190 │ │ │ │ + @ instruction: 0xff52f190 │ │ │ │ mcrrne 11, 0, r9, r6, cr12 │ │ │ │ addsmi r1, lr, #1028096 @ 0xfb000 │ │ │ │ - bl 0x24f6a8 │ │ │ │ + bl 0x24f6d8 │ │ │ │ adcsmi r0, r5, #6144 @ 0x1800 │ │ │ │ svclt 0x00a8462c │ │ │ │ @ instruction: 0x46ba4634 │ │ │ │ - bl 0xfebe0280 │ │ │ │ + bl 0xfebe02b0 │ │ │ │ strtmi r0, [r2], -r4, lsl #22 │ │ │ │ - bl 0x36af38 │ │ │ │ - blne 0x10d95ec │ │ │ │ + bl 0x36af68 │ │ │ │ + blne 0x10d961c │ │ │ │ @ instruction: 0xf6f61b36 │ │ │ │ - ldrsblt lr, [sp, #208] @ 0xd0 │ │ │ │ + ldrhlt lr, [sp, #216] @ 0xd8 │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ - blcc 0x1801ec │ │ │ │ + blcc 0x18021c │ │ │ │ movwcc r9, #4865 @ 0x1301 │ │ │ │ strbmi sp, [r7, #-471] @ 0xfffffe29 │ │ │ │ - bl 0xfea4d674 │ │ │ │ - bl 0x359e20 │ │ │ │ + bl 0xfea4d6a4 │ │ │ │ + bl 0x359e50 │ │ │ │ strbmi r0, [r2], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ @ instruction: 0x4638f87d │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -271508,15 +271518,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46478ff0 │ │ │ │ vaba.s8 q15, , q10 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ andscs r0, r2, #1476395010 @ 0x58000002 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vmla.i d21, d0, d0[2] │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ mrc2 1, 3, pc, cr4, cr15, {3} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf8d6f171 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -271547,15 +271557,15 @@ │ │ │ │ stmdavs r7!, {r1, ip, lr, pc}^ │ │ │ │ andvc pc, r0, ip, asr #17 │ │ │ │ @ instruction: 0xf98cf022 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc} │ │ │ │ adcsmi r6, r4, #3 │ │ │ │ streq pc, [ip], #-420 @ 0xfffffe5c │ │ │ │ @ instruction: 0xf1abd1d4 │ │ │ │ - bl 0xfeadb328 │ │ │ │ + bl 0xfeadb358 │ │ │ │ @ instruction: 0xf1ab0b08 │ │ │ │ movwcs r0, #1028 @ 0x404 │ │ │ │ strtmi r2, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ tstplt r0, r9, ror r9 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs r8, #3 │ │ │ │ @@ -271568,15 +271578,15 @@ │ │ │ │ rsbmi pc, r4, r9, asr #17 │ │ │ │ subscc pc, r4, r9, asr #17 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - bl 0xfe9c6d0c │ │ │ │ + bl 0xfe9c6d3c │ │ │ │ @ instruction: 0xf0130e01 │ │ │ │ stmdavs r2, {r0, sl} │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addsvs r0, r1, r1 │ │ │ │ strtmi fp, [r1], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04f6010 │ │ │ │ sbcsvs r0, r0, r0 │ │ │ │ @@ -271622,22 +271632,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ - blx 0x20d5e9a │ │ │ │ + blx 0xfe2d5eca │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ strmi r5, [r5], -r0, lsl #1 │ │ │ │ strtmi lr, [ip], #-0 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf75e4610 │ │ │ │ - blne 0xe1787c │ │ │ │ + @ instruction: 0xf75d4610 │ │ │ │ + blne 0xe1984c │ │ │ │ ldmle r6!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ stmdavs r0, {r2, r7, r9, sl, lr} │ │ │ │ @@ -271664,17 +271674,17 @@ │ │ │ │ @ instruction: 0xf8dc1a52 │ │ │ │ andcs r3, r0, r4 │ │ │ │ @ instruction: 0xf8cc4413 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf81ebd00 │ │ │ │ - blcs 0x14294d0 │ │ │ │ + blcs 0x1429500 │ │ │ │ @ instruction: 0xf89ed1ee │ │ │ │ - blcs 0x12a58d8 │ │ │ │ + blcs 0x12a5908 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ strb sp, [r8, r8, ror #3]! │ │ │ │ svceq 0x0001f013 │ │ │ │ ldrblt sp, [r0, #-75]! @ 0xffffffb5 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ @@ -271686,31 +271696,31 @@ │ │ │ │ ldmdavs sp, {r1, r2, fp, sp, lr} │ │ │ │ and r4, r5, sp, lsl #8 │ │ │ │ streq lr, [r0], #-2980 @ 0xfffff45c │ │ │ │ andle r4, sp, r5, lsl #8 │ │ │ │ stcle 12, cr2, [r9, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf19c4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf163daf2 │ │ │ │ stmdavs r3, {r0, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmiane ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blcs 0x20f0c80 │ │ │ │ + blcs 0x20f0cb0 │ │ │ │ stmdavc r3!, {r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blcs 0x1260af0 │ │ │ │ + blcs 0x1260b20 │ │ │ │ @ instruction: 0xf815d1cc │ │ │ │ - blcs 0x1429568 │ │ │ │ + blcs 0x1429598 │ │ │ │ stmdavc fp!, {r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ bicle r2, r5, r6, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -271728,204 +271738,204 @@ │ │ │ │ strvs lr, [lr], -sp, asr #19 │ │ │ │ @ instruction: 0xf8d3960a │ │ │ │ @ instruction: 0xf04f4280 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf04f9239 │ │ │ │ strls r0, [fp], -r0, lsl #4 │ │ │ │ @ instruction: 0xf19f9309 │ │ │ │ - stmiblt r8!, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blmi 0x3629d0 │ │ │ │ - blls 0xf73a3c │ │ │ │ + stmiblt r8!, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blmi 0x362a00 │ │ │ │ + blls 0xf73a6c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r4, lsr #4 │ │ │ │ tstcs r0, fp, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andcs sl, r4, ip, lsl #18 │ │ │ │ - mrc2 1, 2, pc, cr4, cr12, {4} │ │ │ │ - blle 0xff9e3a04 │ │ │ │ + mrc2 1, 2, pc, cr12, cr12, {4} │ │ │ │ + blle 0xff9e3a34 │ │ │ │ andcc lr, ip, #3620864 @ 0x374000 │ │ │ │ sbcsle r4, pc, r3, lsl r3 @ │ │ │ │ - blx 0x15d75f4 │ │ │ │ + blx 0xfd7624 │ │ │ │ @ instruction: 0xf842f004 │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ + vaddw.s8 q8, q0, d21 │ │ │ │ @ instruction: 0xf75d0111 │ │ │ │ - stmdage sl, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmppeq r5, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + stmdage sl, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + orreq pc, r5, r9, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strvs lr, [sl], -sp, asr #19 │ │ │ │ - ldc2l 7, cr15, [r0], {93} @ 0x5d │ │ │ │ + ldc2 7, cr15, [r8], #372 @ 0x174 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0x3601b13b │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - blx 0x2a28f2 │ │ │ │ + blx 0x2a2922 │ │ │ │ @ instruction: 0xf8d4f303 │ │ │ │ andcs r2, r0, r8, asr #1 │ │ │ │ - blvs 0xfe5bfe84 │ │ │ │ + blvs 0xfe5bfeb4 │ │ │ │ andcc r3, r3, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0220149 │ │ │ │ @ instruction: 0xf1110203 │ │ │ │ @ instruction: 0xf1020cc4 │ │ │ │ @ instruction: 0xf1400214 │ │ │ │ - bl 0x599a74 │ │ │ │ + bl 0x599aa4 │ │ │ │ tstls r1, ip, lsl #4 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ @ instruction: 0xf14018d6 │ │ │ │ @ instruction: 0xf6400300 │ │ │ │ ldmne r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf143990b │ │ │ │ andls r0, r2, r0 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ ldrmi r1, [r3], r9, lsl #17 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1dea4cc │ │ │ │ + bl 0x1dea4fc │ │ │ │ @ instruction: 0xf0c00000 │ │ │ │ @ instruction: 0xf11481bb │ │ │ │ @ instruction: 0xf64bfa03 │ │ │ │ - vmla.f d21, d0, d0[5] │ │ │ │ + vsra.s64 d21, d4, #64 │ │ │ │ strmi r0, [r1], pc, lsr #2 │ │ │ │ ldc2 1, cr15, [r8, #-92] @ 0xffffffa4 │ │ │ │ ldrdcc pc, [ip], #132 @ 0x84 │ │ │ │ @ instruction: 0xf8d34680 │ │ │ │ @ instruction: 0xf1190428 │ │ │ │ @ instruction: 0x4607fddb │ │ │ │ - @ instruction: 0xf9f2f198 │ │ │ │ + @ instruction: 0xf9faf198 │ │ │ │ strmi r4, [r3], -r2, asr #12 │ │ │ │ @ instruction: 0xf64b4639 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf12d002f │ │ │ │ andls pc, r0, r1, lsr sl @ │ │ │ │ @ instruction: 0xf1264638 │ │ │ │ strbmi pc, [r0], -r7, lsr #19 @ │ │ │ │ @ instruction: 0xf9a4f126 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r8], -r2 │ │ │ │ @ instruction: 0xf85ef114 │ │ │ │ @ instruction: 0xf44f9f00 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ ldrtmi r2, [r8], -r1, asr #2 │ │ │ │ - mrc2 1, 3, pc, cr14, cr11, {4} │ │ │ │ + mcr2 1, 4, pc, cr6, cr11, {4} @ │ │ │ │ ldrtmi r9, [r8], -r9 │ │ │ │ @ instruction: 0xf992f126 │ │ │ │ - blcs 0x14073c │ │ │ │ + blcs 0x14076c │ │ │ │ cmpphi sp, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf1260800 │ │ │ │ - blls 0x1d8024 │ │ │ │ + blls 0x1d8054 │ │ │ │ vcge.s8 d25, d9, d3 │ │ │ │ - vmla.f d23, d0, d1[1] │ │ │ │ - blls 0x159f78 │ │ │ │ + vbic.i32 , #5 @ 0x00000005 │ │ │ │ + blls 0x159fa8 │ │ │ │ teqcc r4, #5 │ │ │ │ - bne 0xffdb2948 │ │ │ │ - cmpppl ip, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ + bne 0xffdb2978 │ │ │ │ + orrpl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ strmi r6, [r2], -r2, asr #8 │ │ │ │ sublt pc, r8, sp, asr #17 │ │ │ │ subhi pc, r4, sp, asr #17 │ │ │ │ - blls 0x3b3bb4 │ │ │ │ + blls 0x3b3be4 │ │ │ │ ldmdage r0, {r4, sp, lr} │ │ │ │ ldrhi r3, [r3, #769] @ 0x301 │ │ │ │ cmpvs r3, r1, lsl #6 │ │ │ │ bicsvs r2, r3, r4, lsr r3 │ │ │ │ @ instruction: 0xf8c22304 │ │ │ │ cmpvs r3, #36 @ 0x24 │ │ │ │ msreq CPSR_f, #192, 4 │ │ │ │ teqcs r4, #-1073741820 @ 0xc0000004 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ vqsub.s8 d22, d16, d3 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ subsvs r0, r3, r1, lsl #6 │ │ │ │ cmppeq r4, #-2147483648 @ p-variant is OBSOLETE @ 0x80000000 │ │ │ │ @ instruction: 0xf75d9310 │ │ │ │ - @ instruction: 0xf8d4fc23 │ │ │ │ + @ instruction: 0xf8d4fc0b │ │ │ │ andcs r3, r5, r8, asr #1 │ │ │ │ tstcs r6, r0, lsl sl │ │ │ │ @ instruction: 0xf1026b9b │ │ │ │ subsvs r0, r3, ip, lsl #14 │ │ │ │ andsvs r3, r0, r3, lsl #6 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ @ instruction: 0xf1036091 │ │ │ │ @ instruction: 0xf64b0608 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d21, d24, #64 │ │ │ │ movwls r0, #815 @ 0x32f │ │ │ │ strls r9, [r4], -r1, lsl #14 │ │ │ │ sbcsvs r6, r0, r8, lsl r8 │ │ │ │ andseq pc, r4, r2, lsl #2 │ │ │ │ vmul.i8 d23, d14, d10 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ teqvc sl, r6 @ │ │ │ │ ldrtmi r9, [r7], #-514 @ 0xfffffdfe │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ ldmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ smladls r7, lr, r8, r6 │ │ │ │ - blvs 0xfe5b4928 │ │ │ │ + blvs 0xfe5b4958 │ │ │ │ movwls r4, #25649 @ 0x6431 │ │ │ │ - b 0xff3577c4 │ │ │ │ - bls 0x1807f0 │ │ │ │ + b 0xfed577f4 │ │ │ │ + bls 0x180820 │ │ │ │ stmdbls r4, {r0, r2, sp} │ │ │ │ qaddcs r5, r0, r3 │ │ │ │ - bls 0x1b3c5c │ │ │ │ + bls 0x1b3c8c │ │ │ │ rsbscs r7, ip, #973078528 @ 0x3a000000 │ │ │ │ ldmdage r4, {r3, r4, r5, r6, r7, sp, lr} │ │ │ │ smlabtcs r1, r7, r9, lr │ │ │ │ @ instruction: 0xf18f4641 │ │ │ │ @ instruction: 0xf198ef3c │ │ │ │ - @ instruction: 0xf8adf991 │ │ │ │ + @ instruction: 0xf8adf999 │ │ │ │ @ instruction: 0xf1980058 │ │ │ │ - @ instruction: 0xf8adf91d │ │ │ │ + @ instruction: 0xf8adf925 │ │ │ │ @ instruction: 0xf198005a │ │ │ │ - andsls pc, r7, r9, asr #18 │ │ │ │ - @ instruction: 0xf94ef198 │ │ │ │ + andsls pc, r7, r1, asr r9 @ │ │ │ │ + @ instruction: 0xf956f198 │ │ │ │ @ instruction: 0xf1989018 │ │ │ │ - andsls pc, r9, fp, lsr r9 @ │ │ │ │ + andsls pc, r9, r3, asr #18 │ │ │ │ @ instruction: 0xf1984640 │ │ │ │ - blls 0x2d81f4 │ │ │ │ + blls 0x2d8244 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ ldmdage pc, {r1, r3, r4, ip, pc} @ │ │ │ │ ldmib r2, {r0, r3, r4, fp, sp, lr}^ │ │ │ │ movwls r3, #5911 @ 0x1717 │ │ │ │ ldrmi r1, [r9], #-2814 @ 0xfffff502 │ │ │ │ svclt 0x00282e50 │ │ │ │ @ instruction: 0x46322650 │ │ │ │ - b 0xfe5d7830 │ │ │ │ + b 0x1fd7860 │ │ │ │ addsmi r9, pc, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf10dbf1c │ │ │ │ eorcs r0, r0, fp, ror r1 │ │ │ │ strmi sp, [fp], -r9 │ │ │ │ svccs 0x0001f811 │ │ │ │ andvc fp, r8, r2, lsl #18 │ │ │ │ - bge 0x62891c │ │ │ │ + bge 0x62894c │ │ │ │ addsmi r1, lr, #634880 @ 0x9b000 │ │ │ │ @ instruction: 0xf8d4d8f5 │ │ │ │ @ instruction: 0xf8d220cc │ │ │ │ @ instruction: 0xf1190428 │ │ │ │ andscs pc, r0, #64768 @ 0xfd00 │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ @ instruction: 0xf190a81b │ │ │ │ - @ instruction: 0x4620fd5d │ │ │ │ + strtmi pc, [r0], -r5, ror #26 │ │ │ │ @ instruction: 0xf8d0f126 │ │ │ │ rsbscs r4, ip, #72, 12 @ 0x4800000 │ │ │ │ @ instruction: 0xf6f6a914 │ │ │ │ - blls 0x21465c │ │ │ │ - blcs 0x133d14 │ │ │ │ + blls 0x21462c │ │ │ │ + blcs 0x133d44 │ │ │ │ stcls 0, cr13, [r7], {125} @ 0x7d │ │ │ │ stmdbpl r8, {r0, r2, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r4, [ip], #1565 @ 0x61d │ │ │ │ @ instruction: 0xf8442394 │ │ │ │ - blls 0x128ce0 │ │ │ │ + blls 0x128d10 │ │ │ │ svclt 0x001845a9 │ │ │ │ @ instruction: 0xf04f2600 │ │ │ │ @ instruction: 0xf04f0290 │ │ │ │ svclt 0x00080100 │ │ │ │ ldmdavs r8, {r1, r2, r4, r6, r9, sl, lr} │ │ │ │ ssatmi fp, #17, r8, lsl #30 │ │ │ │ svclt 0x0008791b │ │ │ │ @@ -271937,19 +271947,19 @@ │ │ │ │ streq pc, [r8, -r4, lsl #2] │ │ │ │ cdp 1, 12, cr15, cr6, cr15, {4} │ │ │ │ addscc pc, r0, #13959168 @ 0xd50000 │ │ │ │ subsvs pc, ip, sp, lsr #17 │ │ │ │ strpl pc, [r0], -r5, lsl #10 │ │ │ │ subshi pc, r0, sp, asr #17 │ │ │ │ tstls sl, #1769472 @ 0x1b0000 │ │ │ │ - @ instruction: 0xf8daf198 │ │ │ │ + @ instruction: 0xf8e2f198 │ │ │ │ @ instruction: 0xf198901b │ │ │ │ - andsls pc, ip, r7, asr #17 │ │ │ │ + andsls pc, ip, pc, asr #17 │ │ │ │ @ instruction: 0xf1982000 │ │ │ │ - @ instruction: 0xf8d6f8fb │ │ │ │ + @ instruction: 0xf8d6f903 │ │ │ │ @ instruction: 0x93273214 │ │ │ │ andscc pc, r8, #14024704 @ 0xd60000 │ │ │ │ @ instruction: 0xf8d69328 │ │ │ │ @ instruction: 0x9329321c │ │ │ │ eorcc pc, r0, #14024704 @ 0xd60000 │ │ │ │ @ instruction: 0xf8d6932a │ │ │ │ @ instruction: 0x932b3224 │ │ │ │ @@ -271968,73 +271978,73 @@ │ │ │ │ subcc pc, r8, #14024704 @ 0xd60000 │ │ │ │ @ instruction: 0xf505901d │ │ │ │ teqls r4, #8 │ │ │ │ @ instruction: 0xf8d63010 │ │ │ │ @ instruction: 0x93263210 │ │ │ │ subcc pc, ip, #14024704 @ 0xd60000 │ │ │ │ @ instruction: 0xf7719335 │ │ │ │ - @ instruction: 0xf8d6fb25 │ │ │ │ + @ instruction: 0xf8d6fb0d │ │ │ │ addscs r3, r4, #16, 4 │ │ │ │ ldmdbge r4, {r1, r2, r4, r5, ip, pc} │ │ │ │ teqls r7, #56, 12 @ 0x3800000 │ │ │ │ - ldmib r0!, {r1, r2, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmib r8, {r1, r2, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbspl pc, r4, #13959168 @ 0xd50000 │ │ │ │ stccs 4, cr3, [r0, #-672] @ 0xfffffd60 │ │ │ │ cdpls 1, 0, cr13, cr9, cr8, {4} │ │ │ │ stcls 6, cr4, [r5, #-368] @ 0xfffffe90 │ │ │ │ andle lr, pc, r4 │ │ │ │ - bne 0xa2adc8 │ │ │ │ + bne 0xa2adf8 │ │ │ │ ldcle 12, cr2, [sp, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf19c4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf163daf3 │ │ │ │ stmdavs r3, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ @ instruction: 0xf1269805 │ │ │ │ @ instruction: 0xf163f831 │ │ │ │ stmdavs r4, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0034264 │ │ │ │ @ instruction: 0xf6f9fe71 │ │ │ │ - stmdals r9, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r9, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ff2800 │ │ │ │ @ instruction: 0xf199adf0 │ │ │ │ - strb pc, [ip, #3677]! @ 0xe5d @ │ │ │ │ + strb pc, [ip, #3685]! @ 0xe65 @ │ │ │ │ @ instruction: 0xf1269805 │ │ │ │ stmdage r9, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ - bicseq pc, r9, r9, asr #12 │ │ │ │ + tstpne r9, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xffad7b7c │ │ │ │ + blx 0xff4d7bac │ │ │ │ @ instruction: 0xf1634604 │ │ │ │ stccs 12, cr15, [r0], {199} @ 0xc7 │ │ │ │ movwcs sp, #2819 @ 0xb03 │ │ │ │ andvs r2, r3, r0, lsl #8 │ │ │ │ stmdavs r4, {r0, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrb r4, [lr, r4, ror #4] │ │ │ │ ldc2 1, cr15, [ip], #396 @ 0x18c │ │ │ │ @ instruction: 0xf1a1e7f5 │ │ │ │ - svclt 0x0000f873 │ │ │ │ + svclt 0x0000f87b │ │ │ │ @ instruction: 0xf5a06d40 │ │ │ │ - blx 0xfed21e34 │ │ │ │ + blx 0xfed21e64 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec71044 │ │ │ │ + bl 0xfec71074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ tstcs fp, #131 @ 0x83 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - tstpvs r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf02a012f │ │ │ │ @ instruction: 0xf500fa33 │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ @ instruction: 0xf8d331a8 │ │ │ │ vst4.32 {d2-d5}, [r2 :256], r8 │ │ │ │ @ instruction: 0xf4126300 │ │ │ │ @ instruction: 0xf3c24f00 │ │ │ │ @@ -272093,29 +272103,29 @@ │ │ │ │ bicmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf3c2e7c1 │ │ │ │ stmdacs r2, {r0, r1, sp, lr} │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ strb r2, [sl, r1] │ │ │ │ svcvs 0x0060f412 │ │ │ │ ldr sp, [r6, sp, ror #3]! │ │ │ │ - umulleq r5, r0, r0, pc @ │ │ │ │ + addeq r5, r0, r0, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec71188 │ │ │ │ + bl 0xfec711b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r5!, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdp 0, 1, cr11, cr13, cr3, {4} │ │ │ │ tstcs fp, #112, 30 @ 0x1c0 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - tstpvs r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf02a012f │ │ │ │ @ instruction: 0xf500f991 │ │ │ │ @ instruction: 0xf8d232a8 │ │ │ │ @ instruction: 0xf0133758 │ │ │ │ strdle r0, [r4], -r0 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ andcs fp, r3, r4, lsl pc │ │ │ │ @@ -272135,123 +272145,123 @@ │ │ │ │ @ instruction: 0xf0130020 │ │ │ │ svclt 0x00180ff0 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r0, ip, asr #28 │ │ │ │ + addeq r5, r0, ip, lsl lr │ │ │ │ svclt 0x009f281b │ │ │ │ - tstpvs r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + movtvs pc, #1603 @ 0x643 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886898 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x009f2806 │ │ │ │ - tstpvs r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + movtvs pc, #1603 @ 0x643 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886f98 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ stmdbcc r8, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blmi 0xff4c62d0 │ │ │ │ + blmi 0xff4c6300 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ tstls r3, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1ba900b │ │ │ │ svclt 0x00180f00 │ │ │ │ svclt 0x00344592 │ │ │ │ strcs r2, [r0, #-1281] @ 0xfffffaff │ │ │ │ bicshi pc, r0, r0, asr #1 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ - @ instruction: 0xff3ef19c │ │ │ │ + @ instruction: 0xff46f19c │ │ │ │ movtcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svcpl 0x0080f5b8 │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ ldmdavc ip, {r7, fp, ip, lr} │ │ │ │ rsbsle r2, r9, r0, lsl #24 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, r8, sl, ip, lr}^ │ │ │ │ ldrls r5, [r2, #-1296] @ 0xfffffaf0 │ │ │ │ ldrcc pc, [ip, #-590]! @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ - blx 0xffd56750 │ │ │ │ + blx 0xfff56780 │ │ │ │ strmi r4, [r2], r1, asr #12 │ │ │ │ strtmi r6, [r0], -ip, lsr #16 │ │ │ │ - blx 0xfe65666e │ │ │ │ + blx 0xfe65669e │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - blx 0xfee3a7c0 │ │ │ │ + blx 0xfee3a7f0 │ │ │ │ ldrtmi pc, [r2], -r4, lsl #7 @ │ │ │ │ stmdage ip, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff095b │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81bbf000 │ │ │ │ @ instruction: 0x46214652 │ │ │ │ @ instruction: 0xf7ffa80c │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ vnmls.f64 d4, d29, d24 │ │ │ │ @ instruction: 0xf6432f70 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-1845 @ 0xfffff8cb │ │ │ │ @ instruction: 0xf642681b │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ ldmpl r0, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ smladls r0, fp, r3, r2 │ │ │ │ - addmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf8d0f02a │ │ │ │ adccc pc, sl, r0, lsl #10 │ │ │ │ ldrsbtvs pc, [r8], r0 @ │ │ │ │ strbcs pc, [r0], -r6, asr #7 @ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf19c80d7 │ │ │ │ - submi pc, r4, #3664 @ 0xe50 │ │ │ │ + submi pc, r4, #3792 @ 0xed0 │ │ │ │ vld2.8 {d6-d7}, [r4 :128], fp │ │ │ │ - ldc 4, cr4, [pc, #448] @ 0x11a320 │ │ │ │ + ldc 4, cr4, [pc, #448] @ 0x11a350 │ │ │ │ @ instruction: 0xf0247b93 │ │ │ │ @ instruction: 0xf8d904ff │ │ │ │ - bl 0x22216c │ │ │ │ + bl 0x22219c │ │ │ │ @ instruction: 0x23220903 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00384294 │ │ │ │ @ instruction: 0x46012332 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #136314880 @ 0x8200000 │ │ │ │ andcs r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - blvc 0x1d57c0 │ │ │ │ - blx 0x4d6804 │ │ │ │ + blvc 0x1d57f0 │ │ │ │ + blx 0x6d6834 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ strmi r8, [r1, #391] @ 0x187 │ │ │ │ addshi pc, lr, r0 │ │ │ │ - tstpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ orrseq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ eorsmi pc, r7, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf924f134 │ │ │ │ movwcs sl, #7436 @ 0x1d0c │ │ │ │ @ instruction: 0x46394632 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, sl, lr}^ │ │ │ │ ldrls r4, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ @ instruction: 0xf8d4f7ff │ │ │ │ @ instruction: 0x4620b158 │ │ │ │ - blx 0x1dd684c │ │ │ │ + blx 0x1fd687c │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d9d172 │ │ │ │ movwcs sl, #0 │ │ │ │ stmib r5, {r2, r3, r8, r9, ip, pc}^ │ │ │ │ stmib r5, {r1, r8, r9, ip, sp}^ │ │ │ │ @@ -272260,42 +272270,42 @@ │ │ │ │ @ instruction: 0xf51a80df │ │ │ │ @ instruction: 0xf8cd4f71 │ │ │ │ svclt 0x0024a034 │ │ │ │ movwls r2, #41729 @ 0xa301 │ │ │ │ rschi pc, sp, r0, asr #1 │ │ │ │ @ instruction: 0xf1089b0a │ │ │ │ tstls r2, #1044480 @ 0xff000 │ │ │ │ - blx 0xfedd6372 │ │ │ │ + blx 0xfedd63a2 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - blx 0x1456898 │ │ │ │ - bleq 0x156948 │ │ │ │ + blx 0x16568c8 │ │ │ │ + bleq 0x156978 │ │ │ │ cdpcs 0, 0, cr9, cr0, cr6, {0} │ │ │ │ rschi pc, r1, r0 │ │ │ │ strcs r2, [r0, -r8, lsr #32] │ │ │ │ ldc2 1, cr15, [r6, #148]! @ 0x94 │ │ │ │ @ instruction: 0xf06f9a06 │ │ │ │ tstvs r2, pc, ror r3 │ │ │ │ @ instruction: 0x463118d3 │ │ │ │ - bl 0x12f2854 │ │ │ │ + bl 0x12f2884 │ │ │ │ cmpvs r7, r7, lsl #6 │ │ │ │ bicvs r4, r3, ip, asr r6 │ │ │ │ @ instruction: 0xf05446d3 │ │ │ │ - blls 0x3d913c │ │ │ │ + blls 0x3d916c │ │ │ │ rsbcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andls lr, r8, #3358720 @ 0x334000 │ │ │ │ addne pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ biceq lr, r3, #5120 @ 0x1400 │ │ │ │ andshi pc, ip, sp, asr #17 │ │ │ │ - bl 0x1bee88 │ │ │ │ - b 0x15a6a4 │ │ │ │ + bl 0x1beeb8 │ │ │ │ + b 0x15a6d4 │ │ │ │ strbmi r0, [sl, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8ddd86c │ │ │ │ @ instruction: 0xf85aa014 │ │ │ │ - bl 0x3692a8 │ │ │ │ + bl 0x3692d8 │ │ │ │ @ instruction: 0xf85a0803 │ │ │ │ strbmi r3, [fp], #-3076 @ 0xfffff3fc │ │ │ │ ldmdale r8, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ strcc lr, [r0, -sp, asr #19] │ │ │ │ movwcs r4, #1602 @ 0x642 │ │ │ │ @ instruction: 0xf0544630 │ │ │ │ stmdacs r0, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -272312,72 +272322,72 @@ │ │ │ │ ldrcc pc, [ip, #-590]! @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldr r6, [sp, -ip, lsr #32] │ │ │ │ andcs r6, r5, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf5a34651 │ │ │ │ @ instruction: 0xf8434370 │ │ │ │ andcs r2, r1, #4, 24 @ 0x400 │ │ │ │ - @ instruction: 0xf994f19d │ │ │ │ + @ instruction: 0xf99cf19d │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf10a80d0 │ │ │ │ andcs r3, sp, #-1073741761 @ 0xc000003f │ │ │ │ strtmi r4, [r0], -r1, lsr #6 │ │ │ │ - @ instruction: 0xf90af75e │ │ │ │ + @ instruction: 0xf8f2f75e │ │ │ │ strbmi r6, [r1], -ip, lsr #16 │ │ │ │ @ instruction: 0xf1614620 │ │ │ │ stmdbcs r0, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf4136813 │ │ │ │ - blmi 0xa6e120 │ │ │ │ + blmi 0xa6e150 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adchi pc, pc, r0, asr #32 │ │ │ │ andcs fp, r0, r5, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x37e308 │ │ │ │ - bl 0xfe9f43b8 │ │ │ │ - bcs 0x11ab70 │ │ │ │ - bl 0x78e608 │ │ │ │ + blls 0x37e338 │ │ │ │ + bl 0xfe9f43e8 │ │ │ │ + bcs 0x11aba0 │ │ │ │ + bl 0x78e638 │ │ │ │ orrle r0, ip, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0554630 │ │ │ │ strcs pc, [r0], #-3129 @ 0xfffff3c7 │ │ │ │ strtmi r2, [r0], r8, lsl #14 │ │ │ │ @ instruction: 0xf64b990b │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf04b002f │ │ │ │ @ instruction: 0xf8cdfa81 │ │ │ │ tstcs r8, ip │ │ │ │ @ instruction: 0xf64b9700 │ │ │ │ - vshr.s64 q11, q4, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ strcc r0, [r1], #-47 @ 0xffffffd1 │ │ │ │ strcc r6, [r8, #-2155] @ 0xfffff795 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf88ef04b │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ andcs sp, r1, fp, ror #3 │ │ │ │ - blx 0x1056960 │ │ │ │ + blx 0x1056990 │ │ │ │ @ instruction: 0xf1c86983 │ │ │ │ ldrmi r0, [sl], #-513 @ 0xfffffdff │ │ │ │ svclt 0x0000e7d1 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r5, r0, r2, asr #25 │ │ │ │ + umulleq r5, r0, r2, ip │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ orrslt r9, r7, sp, lsl #6 │ │ │ │ movwcs r2, #13314 @ 0x3402 │ │ │ │ strvc lr, [lr], -sp, asr #19 │ │ │ │ @ instruction: 0xf19c930a │ │ │ │ - bl 0x499a70 │ │ │ │ + bl 0x499ac0 │ │ │ │ submi r0, r3, #196, 4 @ 0x4000000c │ │ │ │ cmnpmi r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ vld2.8 {d22-d25}, [pc :64], r3 │ │ │ │ cmpvs r3, #-2080374783 @ 0x84000001 │ │ │ │ movwcs lr, #10002 @ 0x2712 │ │ │ │ movwls r2, #41985 @ 0xa401 │ │ │ │ @@ -272392,84 +272402,84 @@ │ │ │ │ @ instruction: 0xf832f7ff │ │ │ │ rscsle r2, r0, r0, lsl #16 │ │ │ │ ldmdavs sl, {r3, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4622d133 │ │ │ │ @ instruction: 0xf64b460b │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + vshr.s64 d23, d0, #64 │ │ │ │ andslt r0, r5, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ cdplt 0, 0, cr15, cr4, cr15, {2} │ │ │ │ movwcs r4, #1537 @ 0x601 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - addspl pc, r0, fp, asr #12 │ │ │ │ + sbcpl pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x5d657c │ │ │ │ + blx 0x5d65ac │ │ │ │ @ instruction: 0xf1702001 │ │ │ │ vmla.i8 , , │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf8cd0096 │ │ │ │ strtmi r8, [r3], -r0 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vsubl.s8 q11, d0, d8 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r9} │ │ │ │ - blx 0xfe356af6 │ │ │ │ + blx 0xfe556b26 │ │ │ │ @ instruction: 0xf1702001 │ │ │ │ stmdbls fp, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - eorvs pc, r0, fp, asr #12 │ │ │ │ + subsvs pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f6f04b │ │ │ │ @ instruction: 0xf1702001 │ │ │ │ @ instruction: 0xf1a0f9c5 │ │ │ │ - @ instruction: 0xf64bfd3f │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + @ instruction: 0xf64bfd47 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6f6002f │ │ │ │ - @ instruction: 0x2001fbb7 │ │ │ │ + mulcs r1, pc, fp @ │ │ │ │ @ instruction: 0xf9baf170 │ │ │ │ - rscvs pc, ip, fp, asr #12 │ │ │ │ + andsvc pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfecd808a │ │ │ │ + blx 0xfe6d80ba │ │ │ │ @ instruction: 0xf64be773 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ - blmi 0x19a580 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ + blmi 0x19a5b0 │ │ │ │ eorsmi pc, sl, #64, 12 @ 0x4000000 │ │ │ │ ldc2l 1, cr15, [r4, #-428] @ 0xfffffe54 │ │ │ │ - ldrhteq r3, [r5], -r8 │ │ │ │ + eorseq r3, r5, r8, ror #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [fp], pc, lsl #1 │ │ │ │ andcs r4, r0, #23068672 @ 0x1600000 │ │ │ │ andls r9, sl, r8, lsl fp │ │ │ │ movwls r4, #22104 @ 0x5658 │ │ │ │ - blmi 0xfea7e910 │ │ │ │ + blmi 0xfea7e940 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ - blge 0x41b100 │ │ │ │ + blge 0x41b130 │ │ │ │ teqcs r4, #134217728 @ 0x8000000 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ movwcs r9, #780 @ 0x30c │ │ │ │ - blx 0x1fd6518 │ │ │ │ + blx 0x1fd6548 │ │ │ │ @ instruction: 0xf89bb190 │ │ │ │ - blcs 0x20e6518 │ │ │ │ + blcs 0x20e6548 │ │ │ │ @ instruction: 0xf64bd01a │ │ │ │ - vsubl.s8 , d16, d8 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - blmi 0xfe704560 │ │ │ │ + blmi 0xfe704590 │ │ │ │ rscmi pc, r6, #64, 12 @ 0x4000000 │ │ │ │ stc2l 0, cr15, [lr, #296] @ 0x128 │ │ │ │ vadd.i8 d25, d12, d12 │ │ │ │ - vmla.f d17, d16, d0[0] │ │ │ │ - bls 0x39aa10 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + bls 0x39aa40 │ │ │ │ cdp2 0, 8, cr15, cr14, cr10, {2} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf964f170 │ │ │ │ mulcc r1, fp, r8 │ │ │ │ mvnle r2, r5, asr #22 │ │ │ │ mulcc r2, fp, r8 │ │ │ │ bicsle r2, ip, ip, asr #22 │ │ │ │ @@ -272480,34 +272490,34 @@ │ │ │ │ mulcc r5, fp, r8 │ │ │ │ bicsle r2, r0, r1, lsl #22 │ │ │ │ mulcc r6, fp, r8 │ │ │ │ bicle r2, ip, r1, lsl #22 │ │ │ │ @ instruction: 0x3012f8bb │ │ │ │ andle r2, pc, r8, lsr #22 │ │ │ │ stmdage ip, {r7, r8, r9, fp, lr} │ │ │ │ - addvc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + adcsvc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - tstpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf04a42eb │ │ │ │ bfi pc, r7, (invalid: 27:7) @ │ │ │ │ strhtcc pc, [r8], -fp @ │ │ │ │ mvnle r2, r4, lsr fp │ │ │ │ strhtcc pc, [sl], -fp @ │ │ │ │ mvnle r2, r0, lsr #22 │ │ │ │ @ instruction: 0x3010f8bb │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r1!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwls sl, #2828 @ 0xb0c │ │ │ │ - blls 0x2e39cc │ │ │ │ + blls 0x2e39fc │ │ │ │ strhtcs pc, [ip], -fp @ │ │ │ │ @ instruction: 0xf8db4629 │ │ │ │ cmpeq r2, ip, lsl r0 │ │ │ │ - blx 0xfe4d65e4 │ │ │ │ + blx 0xfe4d6614 │ │ │ │ andls r4, r9, r4, lsl #12 │ │ │ │ adcle r2, r9, r0, lsl #16 │ │ │ │ rsbpl pc, r8, r6, lsr #17 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0036735 │ │ │ │ @ instruction: 0xf886fa53 │ │ │ │ @ instruction: 0xf8bb8058 │ │ │ │ @@ -272517,15 +272527,15 @@ │ │ │ │ vmov.i32 , #24832 @ 0x00006100 │ │ │ │ vst1.16 {d20-d23}, [pc :256], r4 │ │ │ │ @ instruction: 0xf6cf4e70 │ │ │ │ @ instruction: 0x46a87eff │ │ │ │ @ instruction: 0xf04f46a9 │ │ │ │ @ instruction: 0x469237ff │ │ │ │ ands pc, r8, sp, asr #17 │ │ │ │ - blcs 0x212660 │ │ │ │ + blcs 0x212690 │ │ │ │ addhi pc, pc, r0 │ │ │ │ svclt 0x00014553 │ │ │ │ @ instruction: 0xf00369a3 │ │ │ │ @ instruction: 0xf8860301 │ │ │ │ @ instruction: 0xf8bb3058 │ │ │ │ strcc ip, [r1, #-44] @ 0xffffffd4 │ │ │ │ strmi r3, [ip, #1056]! @ 0x420 │ │ │ │ @@ -272539,40 +272549,40 @@ │ │ │ │ ldrmi r9, [r3], #-2310 @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8bb3b01 │ │ │ │ andmi ip, sl, ip, lsr #32 │ │ │ │ svclt 0x00284297 │ │ │ │ ldrmi r4, [r9, #1559] @ 0x617 │ │ │ │ @ instruction: 0x4699bf38 │ │ │ │ stccc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - b 0x132bd2c │ │ │ │ + b 0x132bd5c │ │ │ │ stclle 8, cr0, [r0], #12 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ tsteq r2, r3, asr sl │ │ │ │ strcs fp, [r1, #-3848] @ 0xfffff0f8 │ │ │ │ - blx 0xfee0e6dc │ │ │ │ + blx 0xfee0e70c │ │ │ │ msrcc CPSR_, #201326594 @ 0xc000002 │ │ │ │ - blx 0xfedc6ac4 │ │ │ │ - blcs 0x1574a8 │ │ │ │ + blx 0xfedc6af4 │ │ │ │ + blcs 0x1574d8 │ │ │ │ adchi pc, sp, #0 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ streq pc, [r1, #-451]! @ 0xfffffe3d │ │ │ │ - blx 0x1a9334 │ │ │ │ - blx 0x9d7ac8 │ │ │ │ + blx 0x1a9364 │ │ │ │ + blx 0x9d7af8 │ │ │ │ tstpmi sp, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ - blcs 0x1412d0 │ │ │ │ + blcs 0x141300 │ │ │ │ @ instruction: 0xf8bbd06d │ │ │ │ - blcs 0x1a6704 │ │ │ │ - bl 0xfeb8e858 │ │ │ │ + blcs 0x1a6734 │ │ │ │ + bl 0xfeb8e888 │ │ │ │ stmdals sl, {r0, r1, r2, sl} │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ stc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ orrscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bl 0x2f474c │ │ │ │ + bl 0x2f477c │ │ │ │ stccs 8, cr0, [r0, #-12] │ │ │ │ subshi pc, sl, #64 @ 0x40 │ │ │ │ @ instruction: 0x1010f8bb │ │ │ │ eoreq pc, r2, #68, 4 @ 0x40000004 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stmdbcs r2, {r0, sl, ip, sp} │ │ │ │ @@ -272582,73 +272592,73 @@ │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ strcs r2, [r0], #-512 @ 0xfffffe00 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ ldc2 0, cr15, [r0], #12 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf163d17c │ │ │ │ vtst.8 d31, d12, d29 │ │ │ │ - vqdmlal.s q8, d0, d0[2] │ │ │ │ + vbic.i32 q8, #2048 @ 0x00000800 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - tstpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdage ip, {r1, fp, sp, lr} │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x5f2f74 │ │ │ │ + blmi 0x5f2fa4 │ │ │ │ ldc2l 0, cr15, [ip], #296 @ 0x128 │ │ │ │ - blls 0x294328 │ │ │ │ + blls 0x294358 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldmdavs r9, {r1, r2, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ stmdbvs r2!, {r2, r3, r4, r7, r9, pc} │ │ │ │ stmdavs r0!, {r2, r3, r8, r9, fp, sp, pc}^ │ │ │ │ - blls 0x2ff360 │ │ │ │ + blls 0x2ff390 │ │ │ │ @ instruction: 0xf9caf002 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ adchi pc, r0, #0 │ │ │ │ strmi r6, [r2], #-2338 @ 0xfffff6de │ │ │ │ stceq 8, cr15, [r1], {18} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - bls 0x27b154 │ │ │ │ + bls 0x27b184 │ │ │ │ @ instruction: 0xf1256013 │ │ │ │ @ instruction: 0xf8bbfb5b │ │ │ │ ldrb ip, [r8, -ip, lsr #32] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, ip, asr #29 │ │ │ │ + ldrshteq r3, [r5], -ip │ │ │ │ strbmi r9, [sl], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ ldrtmi pc, [r8], r3, ror #24 @ │ │ │ │ @ instruction: 0x3010f8bb │ │ │ │ streq pc, [r1], #-265 @ 0xfffffef7 │ │ │ │ - blcs 0x1a1738 │ │ │ │ + blcs 0x1a1768 │ │ │ │ mvnshi pc, r0 │ │ │ │ - blx 0xfef56e22 │ │ │ │ + blx 0xff156e52 │ │ │ │ @ instruction: 0xf08042a8 │ │ │ │ - ldc 2, cr8, [pc, #160] @ 0x11a858 │ │ │ │ + ldc 2, cr8, [pc, #160] @ 0x11a888 │ │ │ │ @ instruction: 0x46407bb7 │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - beq 0x3553d8 │ │ │ │ + beq 0x355408 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stc 6, cr4, [sp, #324] @ 0x144 │ │ │ │ @ instruction: 0xf0037b02 │ │ │ │ mcrrne 12, 4, pc, r3, cr15 @ │ │ │ │ ldrbmi sp, [r4, #-159] @ 0xffffff61 │ │ │ │ rsbhi pc, r9, #0 │ │ │ │ rsbmi r4, fp, #128, 8 @ 0x80000000 │ │ │ │ streq lr, [r3, #-2568] @ 0xfffff5f8 │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0x11a7f0 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0x11a820 @ │ │ │ │ ldmvc pc!, {r1, r3, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ strmi r4, [r0], #1068 @ 0x42c │ │ │ │ vhsub.u32 d20, d31, d24 │ │ │ │ vshl.u32 d16, d11, d15 │ │ │ │ andle r0, r2, fp, lsl #16 │ │ │ │ @ instruction: 0xf0041a29 │ │ │ │ strbmi pc, [r4, #-2335] @ 0xfffff6e1 @ │ │ │ │ - bl 0xfeb4e820 │ │ │ │ + bl 0xfeb4e850 │ │ │ │ strtmi r0, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf918f004 │ │ │ │ movwls r1, #23531 @ 0x5beb │ │ │ │ mulcc r7, fp, r8 │ │ │ │ @ instruction: 0xf0002b41 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r7, r8, pc} │ │ │ │ mvnsvc pc, #9437184 @ 0x900000 │ │ │ │ @@ -272677,44 +272687,44 @@ │ │ │ │ stmdbvs r7!, {r0, r1, r5, r7, r8, fp, sp, lr} │ │ │ │ vmlal.u8 q11, d19, d22 │ │ │ │ ldreq r0, [r9, r0, lsl #17] │ │ │ │ @ instruction: 0xf0039a05 │ │ │ │ svclt 0x00480301 │ │ │ │ stmdaeq r2, {r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x9014f8d4 │ │ │ │ - b 0x132b8fc │ │ │ │ + b 0x132b92c │ │ │ │ svccs 0x00000883 │ │ │ │ ldrtmi sp, [r7], #-370 @ 0xfffffe8e │ │ │ │ @ instruction: 0xf00844b1 │ │ │ │ - strbmi r0, [pc, #-2818] @ 0x119db2 │ │ │ │ + strbmi r0, [pc, #-2818] @ 0x119de2 │ │ │ │ @ instruction: 0xf018d343 │ │ │ │ andle r0, fp, r4, lsl #30 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ @ instruction: 0xf8da42b3 │ │ │ │ svclt 0x0088300c │ │ │ │ andvs pc, r8, sl, asr #17 │ │ │ │ andle r4, r1, #-1342177269 @ 0xb000000b │ │ │ │ andvc pc, ip, sl, asr #17 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x2cee10 │ │ │ │ + blls 0x2cee40 │ │ │ │ strtcc r3, [r0], #-1281 @ 0xfffffaff │ │ │ │ strhtgt pc, [ip], -r3 @ │ │ │ │ stclle 5, cr4, [sl], {172} @ 0xac │ │ │ │ @ instruction: 0x3014f8da │ │ │ │ @ instruction: 0xf8dd4656 │ │ │ │ ldmdblt fp, {r3, r4, ip, sp, pc} │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ movwcc lr, #18886 @ 0x49c6 │ │ │ │ - blx 0x1056a3e │ │ │ │ + blx 0x1056a6e │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf00380b2 │ │ │ │ - blls 0x318c80 │ │ │ │ + blls 0x318cb0 │ │ │ │ @ instruction: 0xf1996898 │ │ │ │ - stmdals r9, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe556dac │ │ │ │ + stmdals r9, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfe556ddc │ │ │ │ ldmdavs sl, {r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bichi pc, r5, r0, asr #32 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -272739,146 +272749,146 @@ │ │ │ │ @ instruction: 0x3014f8da │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ adcsmi r6, fp, #16 │ │ │ │ @ instruction: 0xf8cabf38 │ │ │ │ @ instruction: 0xe7a47014 │ │ │ │ vmul.i q11, q3, d3[4] │ │ │ │ stmdals r8, {r0, r1, r3, r8} │ │ │ │ - bne 0x18011b8 │ │ │ │ + bne 0x18011e8 │ │ │ │ ldrtmi r9, [r9], #-512 @ 0xfffffe00 │ │ │ │ strbmi r9, [r2], -r1, lsl #6 │ │ │ │ eorsmi r2, r0, r2, lsl r3 │ │ │ │ @ instruction: 0xf8daf002 │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xe6b4af7c │ │ │ │ movwls r4, #46648 @ 0xb638 │ │ │ │ - stc2l 7, cr15, [r4, #368] @ 0x170 │ │ │ │ + stc2 7, cr15, [ip, #368]! @ 0x170 │ │ │ │ @ instruction: 0xf0109b0b │ │ │ │ svclt 0x00080f07 │ │ │ │ orrpl pc, r0, #683671552 @ 0x28c00000 │ │ │ │ streq sp, [r2, r2, asr #1] │ │ │ │ msrhi CPSR_fx, r0, asr #2 │ │ │ │ eorscc pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ movwls r2, #45312 @ 0xb100 │ │ │ │ - blne 0xff7b4a20 │ │ │ │ + blne 0xff7b4a50 │ │ │ │ @ instruction: 0xf18f4438 │ │ │ │ - bls 0x354b28 │ │ │ │ + bls 0x354b58 │ │ │ │ @ instruction: 0xf6099b0b │ │ │ │ @ instruction: 0x401171ff │ │ │ │ ldmible r3!, {r0, r3, r4, r7, r9, lr} │ │ │ │ - blvc 0xb16074 │ │ │ │ + blvc 0xb160a4 │ │ │ │ ldrmi r1, [r8], -r9, asr #21 │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ - blvc 0x1d603c │ │ │ │ + blvc 0x1d606c │ │ │ │ @ instruction: 0xf0032332 │ │ │ │ andcc pc, r1, r5, lsr fp @ │ │ │ │ @ instruction: 0xf162d1a4 │ │ │ │ vceq.f32 , q14, │ │ │ │ - vbic.i32 d16, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q8, d0, d0[5] │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - tstpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdage ip, {r1, fp, sp, lr} │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x7df56c │ │ │ │ - blx 0xfe1d6b62 │ │ │ │ - blmi 0x794034 │ │ │ │ - @ instruction: 0xf64ba80c │ │ │ │ - vmlal.s , d16, d0[5] │ │ │ │ + blmi 0x7df59c │ │ │ │ + blx 0xfe1d6b92 │ │ │ │ + blmi 0x794064 │ │ │ │ + vadd.i8 d26, d12, d12 │ │ │ │ + vmov.i32 d16, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ adcne pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x10d6b82 │ │ │ │ + blx 0x10d6bb2 │ │ │ │ @ instruction: 0xf8dae56e │ │ │ │ @ instruction: 0xf8ca300c │ │ │ │ addsmi r6, pc, #8 │ │ │ │ svcge 0x0034f63f │ │ │ │ @ instruction: 0xf8bbe785 │ │ │ │ eorcs r5, r8, #48 @ 0x30 │ │ │ │ @ instruction: 0xf8db2400 │ │ │ │ - blls 0x2daaf8 │ │ │ │ + blls 0x2dab28 │ │ │ │ strls r4, [r0], #-1569 @ 0xfffff9df │ │ │ │ vqdmulh.s d15, d2, d5 │ │ │ │ @ instruction: 0xf83af002 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ stccs 0, cr13, [r0, #-484] @ 0xfffffe1c │ │ │ │ @ instruction: 0x4621d077 │ │ │ │ and r4, fp, r4, lsl #12 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r3, [r5], -ip │ │ │ │ + eorseq r3, r5, ip, lsl #30 │ │ │ │ strtcc r3, [r8], #-257 @ 0xfffffeff │ │ │ │ rsble r4, r8, sp, lsl #5 │ │ │ │ - blcs 0x1b4c3c │ │ │ │ + blcs 0x1b4c6c │ │ │ │ stmibvs r5!, {r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - blx 0x1e375a │ │ │ │ + blx 0x1e378a │ │ │ │ stmdbvs pc!, {r0, r2, r8, sl, sp, lr}^ @ │ │ │ │ @ instruction: 0xf1254638 │ │ │ │ strmi pc, [r1], r7, asr #19 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs sl!, {r0, r2, r3, r4, r5, r7, pc} │ │ │ │ strls r9, [r0, -r7, lsl #22] │ │ │ │ movwls r2, #5888 @ 0x1700 │ │ │ │ smladxls r2, fp, r6, r4 │ │ │ │ @ instruction: 0xff94f001 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs r5!, {r0, r4, r5, r7, pc}^ │ │ │ │ @ instruction: 0xf1254628 │ │ │ │ @ instruction: 0x4680f9b3 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x2fad98 │ │ │ │ + blls 0x2fadc8 │ │ │ │ stmib sp, {r1, r5, r8, fp, sp, lr}^ │ │ │ │ ldrtmi r5, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0019702 │ │ │ │ stmdacs r0, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r0, r0 │ │ │ │ @ instruction: 0xf000092d │ │ │ │ ssatmi r8, #29, sp, lsl #1 │ │ │ │ cdpvs 6, 15, cr15, cr14, cr15, {2} │ │ │ │ streq lr, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ - blcc 0x17d2a8 │ │ │ │ + blcc 0x17d2d8 │ │ │ │ ldrbmi fp, [r3, #-667]! @ 0xfffffd65 │ │ │ │ - blvc 0xa10b34 │ │ │ │ + blvc 0xa10b64 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsble r2, pc, r2, lsl #22 │ │ │ │ adcmi r3, pc, #1, 26 @ 0x40 │ │ │ │ vstrcs d13, [r0, #-164] @ 0xffffff5c │ │ │ │ addhi pc, r8, r0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf1254640 │ │ │ │ @ instruction: 0x4604fa19 │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ - cmppcc r1, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + orrcc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ tstpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blx 0xd57118 │ │ │ │ + blx 0xd57148 │ │ │ │ @ instruction: 0xf1252014 │ │ │ │ vmla.i8 d31, d9, d1 │ │ │ │ - vqdmlal.s q9, d16, d1[4] │ │ │ │ + vorr.i32 d19, #256 @ 0x00000100 │ │ │ │ andvs r0, r3, r1, lsl r3 │ │ │ │ orrscs pc, r0, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ andls pc, ip, r0, asr #17 │ │ │ │ strpl lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ tstvs r2, sl, lsl r8 │ │ │ │ @ instruction: 0x46306018 │ │ │ │ @ instruction: 0xf95af125 │ │ │ │ - bl 0x354684 │ │ │ │ - blgt 0x4df7a0 │ │ │ │ + bl 0x3546b4 │ │ │ │ + blgt 0x4df7d0 │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ ldr r0, [r1, #784]! @ 0x310 │ │ │ │ - b 0x32b54c │ │ │ │ + b 0x32b57c │ │ │ │ ldrb r0, [fp, #2051]! @ 0x803 │ │ │ │ strhtcc pc, [r8], #-134 @ 0xffffff7a @ │ │ │ │ - blx 0x1e2bde │ │ │ │ + blx 0x1e2c0e │ │ │ │ @ instruction: 0xf125f000 │ │ │ │ usatvs pc, #16, r7, asr #17 @ │ │ │ │ strhtgt pc, [ip], -fp @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {1} │ │ │ │ andcs r9, r0, #9216 @ 0x2400 │ │ │ │ and r9, fp, r5, lsl #24 │ │ │ │ @@ -272891,126 +272901,126 @@ │ │ │ │ stmdbcs r1, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldmvs r9, {r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ strtmi r3, [r1], #-12 │ │ │ │ stcne 8, cr15, [ip], {64} @ 0x40 │ │ │ │ @ instruction: 0xf8406899 │ │ │ │ ldmdbvs r9, {r3, sl, fp, ip}^ │ │ │ │ stcne 8, cr15, [r4], {64} @ 0x40 │ │ │ │ - blx 0xfef54bac │ │ │ │ + blx 0xfef54bdc │ │ │ │ stmdbeq sp!, {r3, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vqrshl.s8 q15, q4, q2 │ │ │ │ ldrb r0, [r9, #-802]! @ 0xfffffcde │ │ │ │ strcc r6, [r1, -r3, ror #16] │ │ │ │ adcmi r9, pc, #20480 @ 0x5000 │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ rsbvs r4, r3, r3, lsl r4 │ │ │ │ - b 0x1511644 │ │ │ │ + b 0x1511674 │ │ │ │ ldrb r1, [r7, -r7, lsl #24]! │ │ │ │ stmdage ip, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ - andeq pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + eorseq pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - tstpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf04a12c1 │ │ │ │ ldrbt pc, [r9], #-2633 @ 0xfffff5b7 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1254648 │ │ │ │ @ instruction: 0x4640f8f5 │ │ │ │ @ instruction: 0xf8f2f125 │ │ │ │ @ instruction: 0xf1254630 │ │ │ │ ldrb pc, [r4], -pc, ror #17 @ │ │ │ │ strbtmi r4, [r1], r5, asr #12 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ ldrmi lr, [sl], r8, lsr #10 │ │ │ │ - sbcvc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + rscsvc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - tstpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blmi 0x57f47c │ │ │ │ + blmi 0x57f4ac │ │ │ │ @ instruction: 0xf640a80c │ │ │ │ @ instruction: 0xf04a521e │ │ │ │ ldrbmi pc, [r0], -r7, lsr #20 @ │ │ │ │ @ instruction: 0xf8d6f125 │ │ │ │ @ instruction: 0xf64be454 │ │ │ │ - vrshr.s64 d23, d16, #64 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - blmi 0x304cd4 │ │ │ │ + blmi 0x304d04 │ │ │ │ andspl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x656dd4 │ │ │ │ - beq 0x156dec │ │ │ │ + blx 0x656e04 │ │ │ │ + beq 0x156e1c │ │ │ │ @ instruction: 0xf1a0e7e9 │ │ │ │ - strmi pc, [r5], -sp, lsr #18 │ │ │ │ + @ instruction: 0x4605f935 │ │ │ │ svclt 0x0000e5ae │ │ │ │ - ldrsbteq r3, [r5], -ip │ │ │ │ - eorseq r3, r5, ip, asr #29 │ │ │ │ + eorseq r3, r5, ip, lsl #30 │ │ │ │ + ldrshteq r3, [r5], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec71ecc │ │ │ │ + bl 0xfec71efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0x46044b30 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ strcs r0, [r0, #-768] @ 0xfffffd00 │ │ │ │ cdp 1, 12, cr15, cr12, cr14, {4} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - ldc2l 1, cr15, [sl], #-616 @ 0xfffffd98 │ │ │ │ + stc2 1, cr15, [r2], {154} @ 0x9a │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r8], -pc @ │ │ │ │ strmi r9, [r6], -r3, lsl #2 │ │ │ │ eorscs sl, r4, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf19a4620 │ │ │ │ - ldmdacs r3!, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r3!, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r0, lsl r8 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrtmi r9, [r2], -r3, lsl #22 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mrrc2 1, 9, pc, r4, cr10 @ │ │ │ │ + mrrc2 1, 9, pc, ip, cr10 @ │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r2], #255 @ 0xff @ │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ - blls 0x28f4cc │ │ │ │ + blls 0x28f4fc │ │ │ │ andne pc, r1, #64, 4 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ @ instruction: 0xd1d24293 │ │ │ │ strhtcc pc, [r2], -sp @ │ │ │ │ bicle r2, lr, r8, lsr #22 │ │ │ │ teqcs r4, #57344 @ 0xe000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xd1c8429a │ │ │ │ strhtcc pc, [r0], -sp @ │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r2, {r0, r8, r9, fp, sp}^ │ │ │ │ strb r9, [r1, sp, lsl #16] │ │ │ │ - @ instruction: 0xf8bcf1a0 │ │ │ │ + @ instruction: 0xf8c4f1a0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr8, cr12, {6} │ │ │ │ ldrhtlt r4, [r1], #185 @ 0xb9 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ - beq 0xb571f0 │ │ │ │ + beq 0xb57220 │ │ │ │ @ instruction: 0xf10da851 │ │ │ │ ldmdavs fp, {r6, r7, r8, fp} │ │ │ │ @ instruction: 0xf04f936f │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ @ instruction: 0xf18e0800 │ │ │ │ addcs lr, r4, #1440 @ 0x5a0 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ @@ -273025,15 +273035,15 @@ │ │ │ │ @ instruction: 0xf7ffab51 │ │ │ │ vqdmulh.s , q7, │ │ │ │ vrsra.s64 q11, q6, #64 │ │ │ │ ldmdavs ip, {r0, r2, r4, r7, r8, r9} │ │ │ │ svccc 0x0000f5b4 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ @ instruction: 0xf19c3400 │ │ │ │ - ldc 8, cr15, [pc, #532] @ 0x11b02c │ │ │ │ + ldc 8, cr15, [pc, #564] @ 0x11b07c │ │ │ │ @ instruction: 0xf5b07b9d │ │ │ │ @ instruction: 0xf8955f80 │ │ │ │ svclt 0x00383058 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ strmi r1, [r6], -r1, lsr #16 │ │ │ │ svclt 0x00144543 │ │ │ │ andcs r2, r3, #1879048192 @ 0x70000000 │ │ │ │ @@ -273046,118 +273056,118 @@ │ │ │ │ ldrtmi r8, [r1], -r7, lsr #8 │ │ │ │ ldrbmi r4, [lr], #-1602 @ 0xfffff9be │ │ │ │ @ instruction: 0xf0023c04 │ │ │ │ ldrtmi pc, [r4], #-3719 @ 0xfffff179 @ │ │ │ │ vst1.8 {d22-d25}, [pc :128], lr │ │ │ │ @ instruction: 0xf8c75080 │ │ │ │ @ instruction: 0xf124440c │ │ │ │ - bvs 0xc1ace0 │ │ │ │ + bvs 0xc1ad10 │ │ │ │ strmi r9, [r4], -r0, lsl #6 │ │ │ │ @ instruction: 0xf8d74602 │ │ │ │ @ instruction: 0xf507340c │ │ │ │ andcs r6, r1, r5, lsl #3 │ │ │ │ - blx 0x1ed8e7a │ │ │ │ + blx 0x1ed8eaa │ │ │ │ streq pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ strmi r6, [r3], -r8, ror #9 │ │ │ │ strtmi r6, [r2], -r9, lsr #20 │ │ │ │ @ instruction: 0xf8d79100 │ │ │ │ @ instruction: 0xf8d71424 │ │ │ │ @ instruction: 0xf7fe041c │ │ │ │ @ instruction: 0xf8c7fb69 │ │ │ │ strtvs r0, [r8], -ip, lsl #8 │ │ │ │ - bvs 0xb6c6b0 │ │ │ │ + bvs 0xb6c6e0 │ │ │ │ tstls r0, r2, lsr #12 │ │ │ │ strtne pc, [r0], #-2263 @ 0xfffff729 │ │ │ │ ldreq pc, [r8], #-2263 @ 0xfffff729 │ │ │ │ - blx 0x1858eae │ │ │ │ + blx 0x1858ede │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ strcc pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ @ instruction: 0xf12465eb │ │ │ │ @ instruction: 0xf8d7ffbb │ │ │ │ - blcs 0x127ef8 │ │ │ │ + blcs 0x127f28 │ │ │ │ @ instruction: 0x83b1f000 │ │ │ │ ldrdge pc, [r0], -sl │ │ │ │ stcge 14, cr10, [ip], {94} @ 0x5e │ │ │ │ svceq 0x0000f1ba │ │ │ │ stcge 0, cr13, [ip], {70} @ 0x46 │ │ │ │ @ instruction: 0x46412234 │ │ │ │ @ instruction: 0xf18e4630 │ │ │ │ @ instruction: 0x4650edd0 │ │ │ │ stmdahi r0, {r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andhi pc, r8, r4, asr #17 │ │ │ │ eorhi pc, ip, sp, asr #17 │ │ │ │ ldc2l 0, cr15, [sl, #284] @ 0x11c │ │ │ │ @ instruction: 0xf19a4641 │ │ │ │ - cdpne 12, 0, cr15, cr3, cr5, {4} │ │ │ │ + cdpne 12, 0, cr15, cr3, cr13, {4} │ │ │ │ cmnphi lr, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwls r4, #22073 @ 0x5639 │ │ │ │ - stc2l 1, cr15, [r0, #616] @ 0x268 │ │ │ │ + stc2l 1, cr15, [r8, #616] @ 0x268 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x83a3f2c0 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ stmib r4, {r0, r1, r2, r3, r9, fp, sp, pc}^ │ │ │ │ strtmi r0, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0x46504633 │ │ │ │ @ instruction: 0xf7ff6027 │ │ │ │ - bls 0x699a74 │ │ │ │ + bls 0x699aa4 │ │ │ │ addsmi r6, sl, #2801664 @ 0x2ac000 │ │ │ │ stmdbls pc, {r0, r2, r8, fp, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf1b11ac9 │ │ │ │ svclt 0x00387f80 │ │ │ │ vrhadd.s8 d22, d28, d26 │ │ │ │ - vaddw.s8 q8, q8, d16 │ │ │ │ + vsra.s64 q8, q0, #64 │ │ │ │ ldrbmi r0, [r0], -pc, lsr #2 │ │ │ │ - cdp2 1, 10, cr15, cr2, cr14, {4} │ │ │ │ + cdp2 1, 10, cr15, cr10, cr14, {4} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vhadd.s8 d24, d28, d7 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ ldrbmi r0, [r0], -pc, lsr #2 │ │ │ │ - cdp2 1, 9, cr15, cr8, cr14, {4} │ │ │ │ + cdp2 1, 10, cr15, cr0, cr14, {4} │ │ │ │ rsbsle r2, sp, r0, lsl #16 │ │ │ │ teqphi r0, pc @ @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ @ instruction: 0xf18e4630 │ │ │ │ @ instruction: 0xf8c4ed88 │ │ │ │ strtmi r8, [r1], -r0 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0x11b0bc │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0x11b0ec │ │ │ │ andcs r4, r0, #53477376 @ 0x3300000 │ │ │ │ ldrbcs pc, [r8], -r0, asr #12 @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmla.i d16, d16, d0[2] │ │ │ │ + vshr.s64 q8, q12, #64 │ │ │ │ stmib r4, {r0, r1, r2, r3, r5}^ │ │ │ │ strbmi r6, [sl], -r1, lsl #24 │ │ │ │ - blx 0xfe7d8f98 │ │ │ │ + blx 0xfe7d8fc8 │ │ │ │ cmppcs r4, r8, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4600e9d9 │ │ │ │ ldccc 2, cr15, [ip], #-312 @ 0xfffffec8 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ stmdavs pc!, {r3, r8, sl, ip, sp, lr, pc} @ │ │ │ │ svccc 0x0004f851 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ strbmi r4, [r1, #-1075] @ 0xfffffbcd │ │ │ │ strtmi r5, [r2], #-2074 @ 0xfffff7e6 │ │ │ │ mvnsle r5, sl, lsl r0 │ │ │ │ ldrdeq lr, [r4, -r9] │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bne 0x3637e8 │ │ │ │ + bne 0x363818 │ │ │ │ stcmi 2, cr15, [r1], {6} │ │ │ │ andgt pc, r0, r3, asr #17 │ │ │ │ stc2l 0, cr15, [r4, #8] │ │ │ │ @ instruction: 0xf89d626c │ │ │ │ @ instruction: 0xf8d7214b │ │ │ │ @ instruction: 0xf8d7040c │ │ │ │ @ instruction: 0xf8d78418 │ │ │ │ @ instruction: 0xf1ba941c │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ stclge 2, cr8, [fp], #-788 @ 0xfffffcec │ │ │ │ @ instruction: 0xf04f2a41 │ │ │ │ svclt 0x00180300 │ │ │ │ - bleq 0x105743c │ │ │ │ + bleq 0x105746c │ │ │ │ stmib r4, {r0, r1, r3, r5, r6, r8, r9, ip, pc}^ │ │ │ │ rscvs r3, r3, r1, lsl #6 │ │ │ │ rschi pc, r1, #0 │ │ │ │ vnmls.f64 d4, d13, d16 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x33aaf503 │ │ │ │ @@ -273165,73 +273175,73 @@ │ │ │ │ cmpeq r9, r8, lsl #24 │ │ │ │ @ instruction: 0x069ad438 │ │ │ │ ldreq sp, [sl, -lr, lsl #8] │ │ │ │ sbchi pc, r8, #0, 2 │ │ │ │ svcmi 0x0000f413 │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ adcshi pc, ip, #0 │ │ │ │ - cmnpeq r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asreq pc, ip, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eor r4, sp, sl, lsl r6 │ │ │ │ @ instruction: 0xf1400599 │ │ │ │ vhsub.s8 d24, d28, d28 │ │ │ │ - vmla.f d16, d0, d0[4] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ movwcs r0, #33071 @ 0x812f │ │ │ │ eor r2, r3, r5, lsl #4 │ │ │ │ - blvc 0x3966e4 │ │ │ │ + blvc 0x396714 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ andcs r4, r5, #16, 6 @ 0x40000000 │ │ │ │ vst3.16 {d22,d24,d26}, [pc :128], fp │ │ │ │ @ instruction: 0xf04f5180 │ │ │ │ stc 3, cr3, [sp, #1020] @ 0x3fc │ │ │ │ movwls r7, #2818 @ 0xb02 │ │ │ │ vsubw.s8 q9, q0, d18 │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ @ instruction: 0xe76dfff7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r4, r0, sl, asr #27 │ │ │ │ - ldrshteq r3, [r5], -r8 │ │ │ │ + umulleq r4, r0, sl, sp │ │ │ │ + eorseq r3, r5, r8, lsr #30 │ │ │ │ vcgt.s8 d18, d12, d4 │ │ │ │ - vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q8, q8, d12 │ │ │ │ ldrmi r0, [sl], -pc, lsr #2 │ │ │ │ movwls r1, #31427 @ 0x7ac3 │ │ │ │ @ instruction: 0xf0014618 │ │ │ │ - blls 0x319d44 │ │ │ │ + blls 0x319d74 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ @ instruction: 0xf0529305 │ │ │ │ - blls 0x29ad1c │ │ │ │ + blls 0x29ad4c │ │ │ │ andscs r4, r0, #34603008 @ 0x2100000 │ │ │ │ movwls r3, #39696 @ 0x9b10 │ │ │ │ @ instruction: 0x461c4618 │ │ │ │ - blx 0x5d70de │ │ │ │ + blx 0x5d710e │ │ │ │ movweq lr, #39688 @ 0x9b08 │ │ │ │ andcs r3, r3, fp, lsr #6 │ │ │ │ eorshi pc, ip, r5, asr #17 │ │ │ │ orreq lr, r3, #164, 22 @ 0x29000 │ │ │ │ streq pc, [r1], #-265 @ 0xfffffef7 │ │ │ │ andeq pc, pc, #35 @ 0x23 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ andcc r9, r4, #8, 4 @ 0x80000000 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ - bl 0x1ff918 │ │ │ │ + bl 0x1ff948 │ │ │ │ strtvs r0, [sl], #-1156 @ 0xfffffb7c │ │ │ │ andcs r9, r4, #335544320 @ 0x14000000 │ │ │ │ strtmi r6, [r1], -fp, lsr #9 │ │ │ │ @ instruction: 0xf8c523a0 │ │ │ │ @ instruction: 0x63ab9044 │ │ │ │ cmnvs ip, #0, 6 │ │ │ │ ldc2l 0, cr15, [r0], #-128 @ 0xffffff80 │ │ │ │ movwcs fp, #12552 @ 0x3108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ stmiane r1!, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r7, ror #24 @ p-variant is OBSOLETE │ │ │ │ - bls 0x17352e0 │ │ │ │ + bls 0x1735310 │ │ │ │ andvs r4, r3, r3, lsl r4 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, fp, asr ip @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r4, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -273276,95 +273286,95 @@ │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, lsr #2 │ │ │ │ stc2 0, cr15, [r4], {32} │ │ │ │ movwcs fp, #33032 @ 0x8108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsr #2 │ │ │ │ - blx 0xfffd728a │ │ │ │ + blx 0xfffd72ba │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, lsr r1 │ │ │ │ - blx 0xffd5729e │ │ │ │ + blx 0xffd572ce │ │ │ │ movwcs fp, #37128 @ 0x9108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsr r1 │ │ │ │ - blx 0xffad72b2 │ │ │ │ - bvs 0xfec07654 │ │ │ │ + blx 0xffad72e2 │ │ │ │ + bvs 0xfec07684 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, lsr r1 │ │ │ │ - blx 0xff8572c6 │ │ │ │ + blx 0xff8572f6 │ │ │ │ movwcs fp, #45320 @ 0xb108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsr r1 │ │ │ │ - blx 0xff5d72da │ │ │ │ + blx 0xff5d730a │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - mcr2 1, 3, pc, cr10, cr6, {4} @ │ │ │ │ + mrc2 1, 3, pc, cr2, cr6, {4} │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r0, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabtlt r8, r5, fp, pc @ │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0x4683fbbb │ │ │ │ @ instruction: 0xf196b118 │ │ │ │ - @ instruction: 0xf8cbfddb │ │ │ │ + @ instruction: 0xf8cbfde3 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, asr #2 │ │ │ │ - blx 0xfecd7322 │ │ │ │ + blx 0xfecd7352 │ │ │ │ movwcs fp, #53512 @ 0xd108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, asr #2 │ │ │ │ - blx 0xfea57336 │ │ │ │ + blx 0xfea57366 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - stc2l 1, cr15, [ip, #600] @ 0x258 │ │ │ │ + ldc2l 1, cr15, [r4, #600] @ 0x258 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r0, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb108fb97 │ │ │ │ andvs r2, r3, lr, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], sp, lsl #23 │ │ │ │ @ instruction: 0xf196b118 │ │ │ │ - @ instruction: 0xf8cbfda5 │ │ │ │ + @ instruction: 0xf8cbfdad │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, asr r1 │ │ │ │ - blx 0xfe15737e │ │ │ │ + blx 0xfe1573ae │ │ │ │ tstcs r0, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, asr r1 │ │ │ │ - blx 0x1ed7392 │ │ │ │ + blx 0x1ed73c2 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ ldc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq SPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r9, ror #22 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r1, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq SPSR_s, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ pkhtbmi pc, r3, pc, asr #22 @ │ │ │ │ andcs fp, r2, r0, lsr #2 │ │ │ │ - @ instruction: 0xff22f197 │ │ │ │ + @ instruction: 0xff2af197 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq SPSR_f, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r1, asr fp @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r9, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -273401,37 +273411,37 @@ │ │ │ │ andvs r2, r3, sl, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ orreq pc, r4, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], r7, lsl #22 │ │ │ │ @ instruction: 0xf7feb118 │ │ │ │ @ instruction: 0xf8cbfdc5 │ │ │ │ - blls 0x2db3fc │ │ │ │ - bleq 0xfe357810 │ │ │ │ + blls 0x2db42c │ │ │ │ + bleq 0xfe357840 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ movwcs r8, #169 @ 0xa9 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strdlt pc, [r8, -r5] │ │ │ │ andvs r2, r3, r1, lsr #6 │ │ │ │ movwcs r2, #516 @ 0x204 │ │ │ │ tsteq r2, fp, lsl #22 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlattlt r0, fp, sl, pc @ │ │ │ │ movwcs r6, #6 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, r8, lsl #2 │ │ │ │ - blx 0xff9d74b8 │ │ │ │ + blx 0xff9d74e8 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, ip, lsl #2 │ │ │ │ - blx 0xff7574cc │ │ │ │ + blx 0xff7574fc │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ - blvs 0x1bf3460 │ │ │ │ + blvs 0x1bf3490 │ │ │ │ @ instruction: 0xf1c36baa │ │ │ │ ldrbmi r0, [fp], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ stmdbls r8, {r1, r2, r5, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabtlt r8, r7, sl, pc @ │ │ │ │ @@ -273442,17 +273452,17 @@ │ │ │ │ movwcs fp, #24 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb100fab7 │ │ │ │ strtmi r6, [r0], -r4 │ │ │ │ @ instruction: 0xf0203601 │ │ │ │ andcc pc, r1, sp, lsr fp @ │ │ │ │ - bleq 0x2578cc │ │ │ │ + bleq 0x2578fc │ │ │ │ ldrmi r4, [r0, #1028]! @ 0x404 │ │ │ │ - blls 0x2cfc5c │ │ │ │ + blls 0x2cfc8c │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ stmdbls r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlatblt r8, r1, sl, pc @ │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @@ -273463,137 +273473,137 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb100fa91 │ │ │ │ strtmi r6, [r0], -r4 │ │ │ │ @ instruction: 0xf0203601 │ │ │ │ andcc pc, r1, r7, lsl fp @ │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r1, #1028]! @ 0x404 │ │ │ │ - blls 0x28fca8 │ │ │ │ + blls 0x28fcd8 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ stmdbls r5, {r0, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, fp, ror sl @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c79b08 │ │ │ │ mvnvs r3, ip, lsl #8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - bls 0x50f534 │ │ │ │ - blls 0x76ce60 │ │ │ │ + bls 0x50f564 │ │ │ │ + blls 0x76ce90 │ │ │ │ adcvs r6, fp, #42 @ 0x2a │ │ │ │ stc2 1, cr15, [r8], {36} @ 0x24 │ │ │ │ - orrne pc, r5, #76546048 @ 0x4900000 │ │ │ │ + @ instruction: 0x13b5f649 │ │ │ │ tstpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ ldmdavs sl, {r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, ror #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r0, ip, asr r1 │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0x14575e4 │ │ │ │ + blx 0x1457614 │ │ │ │ movwcs fp, #61704 @ 0xf108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #3 │ │ │ │ - blx 0x11d75f8 │ │ │ │ - blls 0x30799c │ │ │ │ + blx 0x11d7628 │ │ │ │ + blls 0x3079cc │ │ │ │ @ instruction: 0xf1046003 │ │ │ │ @ instruction: 0xe7400b90 │ │ │ │ @ instruction: 0xac6b2a41 │ │ │ │ @ instruction: 0x46d3bf18 │ │ │ │ - bge 0x1c15cc4 │ │ │ │ - bge 0x1c95cc8 │ │ │ │ + bge 0x1c15cf4 │ │ │ │ + bge 0x1c95cf8 │ │ │ │ ldcge 4, cr15, [lr, #-508]! @ 0xfffffe04 │ │ │ │ tstpeq r3, r0, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ ldrbmi pc, [r3], r5, ror #16 @ │ │ │ │ rsbsge pc, ip, r5, asr #17 │ │ │ │ - bge 0x895cc0 │ │ │ │ + bge 0x895cf0 │ │ │ │ movwcs lr, #17714 @ 0x4532 │ │ │ │ - msreq (UNDEF: 104), ip │ │ │ │ + orrseq pc, r8, ip, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrb r4, [r7, #-1562]! @ 0xfffff9e6 │ │ │ │ - cmnpeq r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x01a4f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrb r4, [r1, #-1562]! @ 0xfffff9e6 │ │ │ │ vcgt.s8 d18, d12, d4 │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ ldrmi r0, [sl], -pc, lsr #2 │ │ │ │ @ instruction: 0xf020e56a │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xf846f7fe │ │ │ │ strmi sl, [r1], -pc, lsl #22 │ │ │ │ ldrmi r6, [r8], -fp, ror #15 │ │ │ │ @ instruction: 0xf7fe952e │ │ │ │ - blls 0xb596ec │ │ │ │ + blls 0xb5971c │ │ │ │ @ instruction: 0xf10d676b │ │ │ │ - blls 0xbde2e8 │ │ │ │ + blls 0xbde318 │ │ │ │ str r6, [fp, #-1963] @ 0xfffff855 │ │ │ │ - stc2 1, cr15, [r8], {159} @ 0x9f │ │ │ │ + ldc2 1, cr15, [r0], {159} @ 0x9f │ │ │ │ @ instruction: 0xf8ccf162 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf6404b30 │ │ │ │ stmdavs r1, {r1, r2, r3, r4, r9, sp, lr} │ │ │ │ tstls r0, fp, lsl #16 │ │ │ │ - tstpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldc2l 0, cr15, [r2, #292] @ 0x124 │ │ │ │ @ instruction: 0xf049980b │ │ │ │ @ instruction: 0xf04ffc09 │ │ │ │ @ instruction: 0xf16f30ff │ │ │ │ vtst.8 , , │ │ │ │ vsubl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf8d70296 │ │ │ │ andcs r5, r7, r8, lsr #8 │ │ │ │ @ instruction: 0xf18e6814 │ │ │ │ - strtmi pc, [fp], -pc, lsr #28 │ │ │ │ + @ instruction: 0x462bfe37 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ @ instruction: 0xf64c4620 │ │ │ │ - vmlal.s , d16, d0[6] │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf19f022f │ │ │ │ - @ instruction: 0xf04ffa97 │ │ │ │ + @ instruction: 0xf04ffa9f │ │ │ │ @ instruction: 0xf16f30ff │ │ │ │ @ instruction: 0xf162f8dd │ │ │ │ vtst.8 d31, d28, d13 │ │ │ │ - vsubw.s8 q8, q8, d4 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - tstpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdage fp, {r1, fp, sp, lr} │ │ │ │ andls r4, r0, #20, 22 @ 0x5000 │ │ │ │ eorvs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ ldc2l 0, cr15, [ip, #-292] @ 0xfffffedc │ │ │ │ ldrbmi r9, [r2], -fp, lsl #16 │ │ │ │ - bicne pc, r0, ip, asr #4 │ │ │ │ + mvnsne pc, ip, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ stc2l 0, cr15, [r8, #292]! @ 0x124 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf8bef16f │ │ │ │ - rsbseq pc, r8, ip, asr #4 │ │ │ │ + adceq pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfedd927c │ │ │ │ + blx 0xfe7d92ac │ │ │ │ @ instruction: 0xf16f4658 │ │ │ │ @ instruction: 0xf64bf8b5 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vshr.s64 q8, q4, #64 │ │ │ │ - blmi 0x21b77c │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ + blmi 0x21b7ac │ │ │ │ adcscs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ mrrc2 1, 6, pc, r6, cr10 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r8, ror #29 │ │ │ │ - eorseq r4, r5, ip, ror #19 │ │ │ │ + eorseq r3, r5, r8, lsl pc │ │ │ │ + eorseq r4, r5, ip, lsl sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec728dc │ │ │ │ + bl 0xfec7290c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ subcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ stmibvs lr!, {r8, sp}^ │ │ │ │ stmib sl, {r1, r2, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strtvs r2, [r3], #-784 @ 0xfffffcf0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @@ -273632,29 +273642,29 @@ │ │ │ │ rsbvs r6, r3, #43, 30 @ 0xac │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec72998 │ │ │ │ + bl 0xfec729c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ - @ instruction: 0xf9c2f726 │ │ │ │ + @ instruction: 0xf9aaf726 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - stclt 7, cr15, [sl, #324]! @ 0x144 │ │ │ │ + ldclt 7, cr15, [r2, #324] @ 0x144 │ │ │ │ stmdble ip!, {r2, r8, fp, sp} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec729b8 │ │ │ │ + bl 0xfec729e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ ldrmi lr, [r0, lr]! │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x6a57d0 │ │ │ │ + blle 0x6a5800 │ │ │ │ andcc r8, r3, #2752512 @ 0x2a0000 │ │ │ │ adcmi r4, r3, #19 │ │ │ │ streq lr, [r3], #-2980 @ 0xfffff45c │ │ │ │ ldrmi sp, [sp], #-526 @ 0xfffffdf2 │ │ │ │ stmdble fp, {r2, sl, fp, sp} │ │ │ │ strtmi r8, [r8], -sl, lsr #16 │ │ │ │ svclt 0x008c2a03 │ │ │ │ @@ -273681,24 +273691,24 @@ │ │ │ │ tstcc r0, #12713984 @ 0xc20000 │ │ │ │ ldrmi r6, [r3], #-2258 @ 0xfffff72e │ │ │ │ mvnsle r4, #-1342177272 @ 0xb0000008 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec72a5c │ │ │ │ + bl 0xfec72a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ andls r4, r1, #24, 12 @ 0x1800000 │ │ │ │ @ instruction: 0xf8c6f020 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ andls r9, r1, r1, lsl #20 │ │ │ │ @ instruction: 0xf6f44620 │ │ │ │ - stmdbls r1, {r7, sl, fp, sp, lr, pc} │ │ │ │ + stmdbls r1, {r3, r5, r6, sl, fp, sp, lr, pc} │ │ │ │ stmdahi fp, {sp} │ │ │ │ andlt r8, r2, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @@ -273714,31 +273724,31 @@ │ │ │ │ andcs sp, r0, fp, lsl #8 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, q6, q8 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vaddl.s8 q9, d0, d20 │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ strb pc, [ip, pc, lsr #23]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72af0 │ │ │ │ + bl 0xfec72b20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi fp, [r5], -r1, asr #2 │ │ │ │ stmdbpl r8!, {sl, sp} │ │ │ │ @ instruction: 0xffaef003 │ │ │ │ strcc r5, [r0], #296 @ 0x128 │ │ │ │ mvnsle r4, #180, 4 @ 0x4000000b │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec72b20 │ │ │ │ + bl 0xfec72b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468e0ff8 │ │ │ │ ldmdble r5, {r4, r8, fp, sp} │ │ │ │ stmdavs r1, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf101290f │ │ │ │ svclt 0x008c0303 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @@ -273754,44 +273764,44 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b2bd08 │ │ │ │ andsle r6, r0, #600 @ 0x258 │ │ │ │ cmppmi fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ stmdale r3, {r1, r3, r7, r9, lr} │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ smlabble sp, sl, r2, r4 │ │ │ │ - bl 0xfec2cf0c │ │ │ │ + bl 0xfec2cf3c │ │ │ │ rscle r0, r9, #768 @ 0x300 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0x4670d8d1 │ │ │ │ @ instruction: 0xf6a2e7e5 │ │ │ │ @ instruction: 0xf5b10134 │ │ │ │ mvnsle r7, #388 @ 0x184 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf06fd407 │ │ │ │ tstcs r0, r5, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrmi fp, [r1], -r8, lsl #26 │ │ │ │ - andscs pc, r8, ip, asr #4 │ │ │ │ + subcs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1157afe │ │ │ │ + blx 0x1157b2e │ │ │ │ svclt 0x0000e7ef │ │ │ │ stmdble r2, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec72bd4 │ │ │ │ + bl 0xfec72c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ strbmi r6, [r3, #-2051]! @ 0xfffff7fd │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - blcs 0x4e41ec │ │ │ │ + blcs 0x4e421c │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmdblt sl!, {r0, r9} │ │ │ │ - bcs 0x17dbfc │ │ │ │ + bcs 0x17dc2c │ │ │ │ mrcne 0, 4, sp, cr3, cr8, {0} │ │ │ │ stmdale r6, {r0, r8, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64fbd08 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ @@ -273804,17 +273814,17 @@ │ │ │ │ @ instruction: 0xf0233303 │ │ │ │ strbmi r0, [r3, #-771]! @ 0xfffffcfd │ │ │ │ @ instruction: 0x0c03ebac │ │ │ │ ldrmi sp, [r8], #-738 @ 0xfffffd1e │ │ │ │ svceq 0x0010f1bc │ │ │ │ strmi sp, [r8], -lr, asr #17 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - subcs pc, r0, ip, asr #4 │ │ │ │ + rsbscs pc, r0, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfffd7b88 │ │ │ │ + blx 0xfffd7bb8 │ │ │ │ strmi lr, [r8], -r2, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -273831,119 +273841,119 @@ │ │ │ │ eorsle r2, r2, r1, lsl #20 │ │ │ │ stmdbcs r1, {r0, r4, r7, r9, sl, fp, ip} │ │ │ │ ldrtmi sp, [r0], -r8, lsl #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bcs 0x4aa2f4 │ │ │ │ + bcs 0x4aa324 │ │ │ │ teqphi r6, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ addeq r0, r8, r8, lsl #1 │ │ │ │ teqeq r4, r8, lsl #1 │ │ │ │ ldrhteq r0, [sl], sl │ │ │ │ ldrheq r0, [r4, -sl]! │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ @ instruction: 0xf8da00fa │ │ │ │ - ldrbeq r3, [pc, #-0] @ 0x11bae0 │ │ │ │ + ldrbeq r3, [pc, #-0] @ 0x11bb10 │ │ │ │ cmpphi r8, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f3203 │ │ │ │ @ instruction: 0x401373fc │ │ │ │ andle r4, r5, #281018368 @ 0x10c00000 │ │ │ │ stmdaeq r3, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84499 │ │ │ │ ldmdale fp, {r0, r1, r8, r9, sl, fp} │ │ │ │ movwcc r6, #14371 @ 0x3823 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ sbcle r4, sl, #-1342177270 @ 0xb000000a │ │ │ │ ldrmi r1, [ip], #-2797 @ 0xfffff513 │ │ │ │ ldmle r6!, {r4, r8, sl, fp, sp} │ │ │ │ - blcs 0x915a28 │ │ │ │ + blcs 0x915a58 │ │ │ │ @ instruction: 0xf1a3d9f3 │ │ │ │ @ instruction: 0xf1b80820 │ │ │ │ stmible lr!, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ - bvs 0xfeb59460 │ │ │ │ - bcs 0xfe6d8628 │ │ │ │ - bleq 0xfe899458 │ │ │ │ - bleq 0x598630 │ │ │ │ + bvs 0xfeb59490 │ │ │ │ + bcs 0xfe6d8658 │ │ │ │ + bleq 0xff499488 │ │ │ │ + bleq 0x598660 │ │ │ │ stmdbeq r0!, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ ldrmi r2, [r3], -r3, lsl #20 │ │ │ │ smlabbcs r0, ip, pc, fp @ │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ @ instruction: 0xf041bf88 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ @ instruction: 0xf8b9d1d6 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ stmdacc r4, {r6, lr} │ │ │ │ ldmle lr!, {r0, r3, r4, fp, sp} │ │ │ │ @ instruction: 0xf857a701 │ │ │ │ svclt 0x0000f020 │ │ │ │ - andseq fp, r1, r1, ror #21 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - andseq fp, r1, r1, ror #21 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - andseq fp, r1, r7, lsr #26 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - @ instruction: 0x0011bad7 │ │ │ │ - andseq fp, r1, r1, ror #21 │ │ │ │ + andseq fp, r1, r1, lsl fp │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r1, lsl fp │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, asr sp │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r7, lsl #22 │ │ │ │ + andseq fp, r1, r1, lsl fp │ │ │ │ ldmible r6, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ ldreq pc, [r8, -r3, lsr #3] │ │ │ │ ldmible r2, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ stmibvs r8!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r8, {r2, r8, ip, sp, lr, pc} │ │ │ │ movwcc lr, #12299 @ 0x300b │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, r7, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ ldrmi sp, [r0], #2434 @ 0x982 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf8b8af7f │ │ │ │ addsmi r3, pc, #0 │ │ │ │ - blcs 0x20b8a8 │ │ │ │ + blcs 0x20b8d8 │ │ │ │ svcge 0x0078f67f │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ - bcs 0x16353c │ │ │ │ + bcs 0x16356c │ │ │ │ @ instruction: 0xf8d9d9e7 │ │ │ │ ldrbeq r2, [r0, #-0] │ │ │ │ vrshl.s8 , , q14 │ │ │ │ - vaddl.s8 q9, d16, d28 │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xf8b8fa0d │ │ │ │ ldrb r3, [sl, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af64 │ │ │ │ svccs 0x0003071c │ │ │ │ svcge 0x005ff67f │ │ │ │ - bvs 0xfeb59580 │ │ │ │ - bcs 0xfe6d8748 │ │ │ │ + bvs 0xfeb595b0 │ │ │ │ + bcs 0xfe6d8778 │ │ │ │ ldmdaeq ip, {r2, r8, ip, sp, lr, pc} │ │ │ │ ldmdbeq r6!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb93c94 │ │ │ │ + blx 0xb93cc4 │ │ │ │ ldrbeq pc, [r0, r1, lsl #4] @ │ │ │ │ movwcc sp, #13597 @ 0x351d │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ adcsmi r4, sl, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ svcge 0x0048f4bf │ │ │ │ svccs 0x00034490 │ │ │ │ @@ -273955,15 +273965,15 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8b8af37 │ │ │ │ stmdbcs pc, {r1, ip} @ │ │ │ │ @ instruction: 0xf8dad9dd │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ vqrshl.s8 , , q14 │ │ │ │ - vmla.i d18, d16, d0[7] │ │ │ │ + vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xf8b8f9cd │ │ │ │ ldrb r3, [r4, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af24 │ │ │ │ svccs 0x0003071c │ │ │ │ svcge 0x001ff67f │ │ │ │ @@ -273984,47 +273994,47 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8b8aefd │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8d9d9e1 │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ vqrshl.s8 , , q14 │ │ │ │ - vmla.i d18, d16, d0[3] │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xf8b8f993 │ │ │ │ ldrb r3, [r4, r0] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ - bcs 0x255814 │ │ │ │ + bcs 0x255844 │ │ │ │ @ instruction: 0xf109d93b │ │ │ │ and r0, lr, r4, lsl #14 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ strtle r0, [r2], #-1344 @ 0xfffffac0 │ │ │ │ @ instruction: 0xf64f3103 │ │ │ │ strdmi r7, [sl], -ip │ │ │ │ - bl 0xfe9ec794 │ │ │ │ + bl 0xfe9ec7c4 │ │ │ │ ldmdble r7, {r1, r8, r9} │ │ │ │ - blcs 0x22cdac │ │ │ │ + blcs 0x22cddc │ │ │ │ ldmdahi r9!, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x0028428b │ │ │ │ stmdble pc, {r0, r1, r8, fp, sp} @ │ │ │ │ vld2.16 {d8-d9}, [r2 :256], sl │ │ │ │ stmdacs sl, {r6, lr} │ │ │ │ ldrbmi sp, [sl], -r6, ror #3 │ │ │ │ movwls r1, #7480 @ 0x1d38 │ │ │ │ ldc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ ldmdahi r9!, {r0, r1, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrb r9, [pc, r1, lsl #22] │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ @ instruction: 0x4611e6b0 │ │ │ │ - rsbcs pc, r4, ip, asr #4 │ │ │ │ + addscs pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9301 │ │ │ │ ubfx pc, r9, #18, #17 │ │ │ │ - addcs pc, r8, ip, asr #4 │ │ │ │ + adcscs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf952f04e │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ andcs lr, r4, #165675008 @ 0x9e00000 │ │ │ │ svclt 0x0000e69c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -274039,92 +274049,92 @@ │ │ │ │ stmdavs lr!, {r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x009442a6 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982e0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ stmiahi fp!, {r0, r1, r3, r5, r8, fp, ip, sp, pc} │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ - bcs 0x16385c │ │ │ │ + bcs 0x16388c │ │ │ │ @ instruction: 0x4656d811 │ │ │ │ - blmi 0xfe3ed6bc │ │ │ │ - blls 0x675e68 │ │ │ │ + blmi 0xfe3ed6ec │ │ │ │ + blls 0x675e98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r7, r9, asr r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x53fddc │ │ │ │ + blcc 0x53fe0c │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r1, r2, r4, r5, r6, r8, pc}^ @ │ │ │ │ subseq pc, r3, r3, lsl r0 @ │ │ │ │ subseq r0, r3, r3, asr r0 │ │ │ │ rsceq r0, ip, r4, ror r1 │ │ │ │ rsceq r0, ip, ip, ror #1 │ │ │ │ teqeq r4, r4, ror r1 │ │ │ │ teqeq r4, r4, lsr r1 │ │ │ │ andseq r0, lr, r4, ror r1 │ │ │ │ andseq r0, lr, lr, lsl r0 │ │ │ │ stcls 6, cr4, [sp, #-680] @ 0xfffffd58 │ │ │ │ strvs lr, [fp], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf0231cf3 │ │ │ │ adcmi r0, r3, #201326592 @ 0xc000000 │ │ │ │ - bne 0xffa50994 │ │ │ │ + bne 0xffa509c4 │ │ │ │ ldccs 4, cr4, [r0], {29} │ │ │ │ @ instruction: 0x4656d8bb │ │ │ │ cdpcs 7, 1, cr14, cr11, cr10, {6} │ │ │ │ @ instruction: 0xf1a6d9f2 │ │ │ │ @ instruction: 0xf1b8081c │ │ │ │ stmible sp!, {r2, r8, r9, sl, fp}^ │ │ │ │ - blvs 0xfeb597b0 │ │ │ │ - blcs 0xfe6d8978 │ │ │ │ + blvs 0xfeb597e0 │ │ │ │ + blcs 0xfe6d89a8 │ │ │ │ ldmdbeq ip, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ strcc lr, [r3, -fp] │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r3, #-59] @ 0xffffffc5 │ │ │ │ - bl 0xfeb50a0c │ │ │ │ + bl 0xfeb50a3c │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b9d9da │ │ │ │ svccs 0x00037000 │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ strbmi r2, [r7, #-769] @ 0xfffffcff │ │ │ │ @ instruction: 0xf043bf88 │ │ │ │ - blcs 0x11cab0 │ │ │ │ + blcs 0x11cae0 │ │ │ │ @ instruction: 0xf8b9d1ce │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8dbd9e3 │ │ │ │ ldrbeq r3, [fp, #-0] │ │ │ │ vqrshl.s8 , , q14 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xe7d8f8bd │ │ │ │ ldmible sp!, {r0, r1, r2, r3, r4, r9, sl, fp, sp} │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ ldmible r9!, {r2, r8, r9, fp, sp} │ │ │ │ stmdbeq r0!, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ - blvs 0xfeb5981c │ │ │ │ - blcs 0xfe6d89e4 │ │ │ │ + blvs 0xfeb5984c │ │ │ │ + blcs 0xfe6d8a14 │ │ │ │ andsmi pc, sp, #73400320 @ 0x4600000 │ │ │ │ rscspl pc, sl, #192, 12 @ 0xc000000 │ │ │ │ - cdpmi 2, 8, cr15, cr12, cr12, {2} │ │ │ │ + cdpmi 2, 11, cr15, cr12, cr12, {2} │ │ │ │ cdpeq 2, 2, cr15, cr15, cr0, {6} │ │ │ │ strls r9, [sp, #-515] @ 0xfffffdfd │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + rscsmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0x46554698 │ │ │ │ stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8cd640b │ │ │ │ eor lr, r6, r4, lsr #32 │ │ │ │ vqrdmlah.s d18, d0, d4 │ │ │ │ @ instruction: 0xf1a380ff │ │ │ │ andcs r0, r1, #21 │ │ │ │ @ instruction: 0xf6474082 │ │ │ │ andmi r7, r2, #69 @ 0x45 │ │ │ │ - blcs 0x6d0350 │ │ │ │ + blcs 0x6d0380 │ │ │ │ eorshi pc, r7, #0 │ │ │ │ @ instruction: 0xf0002b1a │ │ │ │ @ instruction: 0xf8db8199 │ │ │ │ ldrbeq r3, [sl, #-0] │ │ │ │ @ instruction: 0x83b5f100 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r3], -ip │ │ │ │ @@ -274139,24 +274149,24 @@ │ │ │ │ svclt 0x008c4634 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00884546 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8b9af65 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ - blcs 0x9ecc84 │ │ │ │ - blcc 0xa93698 │ │ │ │ + blcs 0x9eccb4 │ │ │ │ + blcc 0xa936c8 │ │ │ │ ldmle r2, {r0, r1, r3, r4, r8, r9, fp, sp}^ │ │ │ │ stmdals r3, {r0, r9, sp} │ │ │ │ andmi r4, r2, #154 @ 0x9a │ │ │ │ - blcs 0x5106e0 │ │ │ │ + blcs 0x510710 │ │ │ │ addshi pc, r6, #0 │ │ │ │ bicle r2, r8, r6, lsl #22 │ │ │ │ svclt 0x00882e04 │ │ │ │ - beq 0x2583cc │ │ │ │ + beq 0x2583fc │ │ │ │ cmn sl, #655360 @ 0xa0000 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ sbcle r4, r1, #805306378 @ 0x3000000a │ │ │ │ ldrmi r1, [sl], #2788 @ 0xae4 │ │ │ │ ldmible sp!, {r2, sl, fp, sp} │ │ │ │ @ instruction: 0x7000f8ba │ │ │ │ @@ -274167,15 +274177,15 @@ │ │ │ │ @ instruction: 0xd1b12b00 │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ andsmi r1, r3, sl, lsl #29 │ │ │ │ rscle r2, r1, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ ldrble r0, [sp, #1371] @ 0x55b │ │ │ │ - submi pc, ip, ip, asr #4 │ │ │ │ + rsbsmi pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf824f04e │ │ │ │ mrccs 7, 0, lr, cr7, cr6, {6} │ │ │ │ svcge 0x0024f67f │ │ │ │ ldmdaeq r8, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ svcge 0x001ef67f │ │ │ │ @@ -274185,35 +274195,35 @@ │ │ │ │ @ instruction: 0xf64f4625 │ │ │ │ vaddhn.i16 d22, q8, q12 │ │ │ │ mul pc, r6, r4 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ @ instruction: 0xf0804543 │ │ │ │ - bl 0xfeb3ca2c │ │ │ │ + bl 0xfeb3ca5c │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ rsbshi pc, r5, #64, 4 │ │ │ │ @ instruction: 0x7000f8b9 │ │ │ │ svclt 0x00944547 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982f03 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8b98268 │ │ │ │ cdpne 0, 4, cr1, cr11, cr2, {0} │ │ │ │ - blcs 0x3c8ad8 │ │ │ │ - blx 0xc1207c │ │ │ │ + blcs 0x3c8b08 │ │ │ │ + blx 0xc120ac │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ stmdavs r3!, {r1, r3, r4, r6, r7, sl, ip, lr, pc} │ │ │ │ ldrble r0, [r7, #1368] @ 0x558 │ │ │ │ - andpl pc, ip, ip, asr #4 │ │ │ │ + eorspl pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04d9200 │ │ │ │ - bls 0x15c000 │ │ │ │ + bls 0x15c030 │ │ │ │ cdpcs 7, 1, cr14, cr11, cr14, {6} │ │ │ │ mrcge 6, 6, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldmdaeq ip, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ mrcge 6, 6, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldmdbeq ip, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ vmin.s8 q10, , │ │ │ │ @@ -274223,64 +274233,64 @@ │ │ │ │ vaddhn.i16 d22, q8, q12 │ │ │ │ muls r1, r6, r4 │ │ │ │ vpmax.s8 d15, d1, d27 │ │ │ │ ldrle r0, [r8, #-2000] @ 0xfffff830 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [sl], -ip │ │ │ │ vqrshl.s8 d20, d0, d16 │ │ │ │ - bl 0xfeb3c984 │ │ │ │ + bl 0xfeb3c9b4 │ │ │ │ ldrmi r0, [r1], #2050 @ 0x802 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ eorhi pc, r5, #64, 4 │ │ │ │ @ instruction: 0x7000f8b9 │ │ │ │ svclt 0x002845b8 │ │ │ │ vmax.f32 d18, d0, d3 │ │ │ │ @ instruction: 0xf8b9821e │ │ │ │ ldmdbcs r4, {r1, ip} │ │ │ │ stmdavs r2!, {r1, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ strble r0, [r3, #1362]! @ 0x552 │ │ │ │ - subspl pc, r0, ip, asr #4 │ │ │ │ + addpl pc, r0, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04d9300 │ │ │ │ - blls 0x15bf80 │ │ │ │ + blls 0x15bfb0 │ │ │ │ @ instruction: 0xf06fe7da │ │ │ │ @ instruction: 0xe6720015 │ │ │ │ - blcs 0x56ad1c │ │ │ │ + blcs 0x56ad4c │ │ │ │ svcge 0x000bf63f │ │ │ │ @ instruction: 0xf63f2b11 │ │ │ │ andge sl, r1, #8, 30 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq fp, r1, r9, lsr pc │ │ │ │ - andseq fp, r1, r9, lsr pc │ │ │ │ - andseq fp, r1, r9, lsr pc │ │ │ │ - andseq fp, r1, r9, lsr pc │ │ │ │ - andseq fp, r1, r9, lsr pc │ │ │ │ - andseq fp, r1, r9, lsr pc │ │ │ │ - andseq fp, r1, r9, lsr pc │ │ │ │ - andseq fp, r1, pc, lsr #30 │ │ │ │ - andseq fp, r1, pc, lsr #30 │ │ │ │ - andseq fp, r1, r9, lsr pc │ │ │ │ - andseq fp, r1, pc, lsr #30 │ │ │ │ - andseq fp, r1, pc, lsr #30 │ │ │ │ - andseq fp, r1, r9, lsr pc │ │ │ │ - andseq fp, r1, r9, lsr pc │ │ │ │ - andseq fp, r1, r9, lsr pc │ │ │ │ - andseq fp, r1, r9, lsr pc │ │ │ │ - andseq fp, r1, r9, lsr pc │ │ │ │ - andseq ip, r1, sp, ror #2 │ │ │ │ + andseq fp, r1, r9, ror #30 │ │ │ │ + andseq fp, r1, r9, ror #30 │ │ │ │ + andseq fp, r1, r9, ror #30 │ │ │ │ + andseq fp, r1, r9, ror #30 │ │ │ │ + andseq fp, r1, r9, ror #30 │ │ │ │ + andseq fp, r1, r9, ror #30 │ │ │ │ + andseq fp, r1, r9, ror #30 │ │ │ │ + andseq fp, r1, pc, asr pc │ │ │ │ + andseq fp, r1, pc, asr pc │ │ │ │ + andseq fp, r1, r9, ror #30 │ │ │ │ + andseq fp, r1, pc, asr pc │ │ │ │ + andseq fp, r1, pc, asr pc │ │ │ │ + andseq fp, r1, r9, ror #30 │ │ │ │ + andseq fp, r1, r9, ror #30 │ │ │ │ + andseq fp, r1, r9, ror #30 │ │ │ │ + andseq fp, r1, r9, ror #30 │ │ │ │ + andseq fp, r1, r9, ror #30 │ │ │ │ + mulseq r1, sp, r1 │ │ │ │ cdpcs 3, 0, cr2, cr4, cr0, {0} │ │ │ │ tstcc r1, #3358720 @ 0x334000 │ │ │ │ tstcc r3, #3358720 @ 0x334000 │ │ │ │ addshi pc, r1, #64, 4 │ │ │ │ streq pc, [r4, -r9, lsl #2] │ │ │ │ andsls pc, ip, sp, asr #17 │ │ │ │ vmin.s8 d20, d28, d10 │ │ │ │ - vqdmlal.s , d0, d12 │ │ │ │ + vbic.i16 d19, #12 @ 0x000c │ │ │ │ vmla.i8 d16, d12, d31 │ │ │ │ - vmvn.i32 d19, #1279 @ 0x000004ff │ │ │ │ + vqdmulh.s d19, d0, d0[5] │ │ │ │ movwls r0, #11311 @ 0x2c2f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ stmdavs r5, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ ldmdahi lr!, {r3, r8, sl, ip, pc} │ │ │ │ ldrtmi r2, [r0], r3, lsl #28 │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ @@ -274293,63 +274303,63 @@ │ │ │ │ strne pc, [r3], -r3 │ │ │ │ eorseq r4, r2, r7, lsl #12 │ │ │ │ movwls r1, #3387 @ 0xd3b │ │ │ │ movwls r1, #7987 @ 0x1f33 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r3], -ip │ │ │ │ andle r4, r3, #805306378 @ 0x3000000a │ │ │ │ - ldrmi r1, [pc], #-2788 @ 0x11c1ec │ │ │ │ + ldrmi r1, [pc], #-2788 @ 0x11c21c │ │ │ │ ldmle ip, {r2, sl, fp, sp}^ │ │ │ │ stmdavs r5, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls lr, [r7, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x195c7c │ │ │ │ + bls 0x195cac │ │ │ │ stmdals r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9cef18e │ │ │ │ + @ instruction: 0xf9d6f18e │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x17c948 │ │ │ │ + bls 0x17c978 │ │ │ │ stmdals r0, {r2, r8, fp, ip, pc} │ │ │ │ - @ instruction: 0xf9c6f18e │ │ │ │ + @ instruction: 0xf9cef18e │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db81fa │ │ │ │ ldrbeq r3, [sp, #-0] │ │ │ │ stmdbls r0, {r2, r3, r4, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ - subscc pc, r8, ip, asr #4 │ │ │ │ + addcc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff0af04d │ │ │ │ - bls 0x1d6184 │ │ │ │ + bls 0x1d61b4 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9b2f18e │ │ │ │ + @ instruction: 0xf9baf18e │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db817c │ │ │ │ ldrbeq r3, [sp, #-0] │ │ │ │ ldrbmi sp, [r1], -r8, asr #11 │ │ │ │ - addscc pc, ip, ip, asr #4 │ │ │ │ + sbccc pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr6, cr13, {2} │ │ │ │ svcne 0x0033e7c0 │ │ │ │ - beq 0x25867c │ │ │ │ + beq 0x2586ac │ │ │ │ ldr r9, [fp, r2, lsl #6]! │ │ │ │ vceq.f32 d18, d0, d4 │ │ │ │ @ instruction: 0xf109821c │ │ │ │ vabd.s8 d16, d12, d4 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + vmov.i32 d20, #3072 @ 0x00000c00 │ │ │ │ strls r0, [r4, #-559] @ 0xfffffdd1 │ │ │ │ stmdacs r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ssatmi r4, #28, sp, asr #12 │ │ │ │ ands r4, r7, r7, lsr r6 │ │ │ │ subsle r2, r1, sl, lsl #18 │ │ │ │ ldrbeq r6, [r2, #-2090] @ 0xfffff7d6 │ │ │ │ @ instruction: 0x81b8f100 │ │ │ │ - beq 0x2186bc │ │ │ │ + beq 0x2186ec │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ andeq lr, r2, #40960 @ 0xa000 │ │ │ │ vqsub.s8 d20, d16, d4 │ │ │ │ @ instruction: 0xf64f813e │ │ │ │ - b 0x3b8e98 │ │ │ │ - bne 0xfea1cab4 │ │ │ │ + b 0x3b8ec8 │ │ │ │ + bne 0xfea1cae4 │ │ │ │ stccs 4, cr4, [r4], {147} @ 0x93 │ │ │ │ teqphi r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xa000f8bb │ │ │ │ ldrbmi r4, [r4, #-1622] @ 0xfffff9aa │ │ │ │ @ instruction: 0xf1babf28 │ │ │ │ vmax.f32 d16, d0, d3 │ │ │ │ @ instruction: 0xf8bb812c │ │ │ │ @@ -274358,76 +274368,76 @@ │ │ │ │ svclt 0x00810f04 │ │ │ │ ssatmi r4, #17, r3, asr #12 │ │ │ │ @ instruction: 0xf10b46a2 │ │ │ │ stmdale ip, {r2, sl} │ │ │ │ @ instruction: 0x3603e1dc │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r2, #-50] @ 0xffffffce │ │ │ │ - bl 0xfeb50b5c │ │ │ │ + bl 0xfeb50b8c │ │ │ │ ldrmi r0, [r4], #-2050 @ 0xfffff7fe │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r6!, {r0, r2, r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x008c2e03 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ svclt 0x00884546 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stmdahi r1!, {r1, r3, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ rscle r2, r6, r1, lsl #18 │ │ │ │ ldrbeq r6, [r2, #-2090] @ 0xfffff7d6 │ │ │ │ stmdals r1, {r0, r1, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf04d9300 │ │ │ │ - blls 0x15bd68 │ │ │ │ + blls 0x15bd98 │ │ │ │ @ instruction: 0x4654e7dd │ │ │ │ @ instruction: 0xe7b1469a │ │ │ │ svceq 0x0004f1ba │ │ │ │ ldrbmi fp, [r3], -r1, lsl #31 │ │ │ │ @ instruction: 0x46a246b0 │ │ │ │ streq pc, [r4], #-267 @ 0xfffffef5 │ │ │ │ @ instruction: 0xe1add810 │ │ │ │ stmdavs sl!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ - ldrle r0, [pc], #-1360 @ 0x11c348 │ │ │ │ + ldrle r0, [pc], #-1360 @ 0x11c378 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r2], -ip │ │ │ │ rscle r4, r8, #276824064 @ 0x10800000 │ │ │ │ stmdaeq r2, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84414 │ │ │ │ stmible r2!, {r2, r8, r9, sl, fp}^ │ │ │ │ strbmi r8, [r6, #-2086] @ 0xfffff7da │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ cdpcs 2, 0, cr2, cr3, cr1, {0} │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ - bcs 0x11cb78 │ │ │ │ + bcs 0x11cba8 │ │ │ │ stmdahi r1!, {r0, r1, r2, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmible r1!, {r0, r1, r8, fp, sp}^ │ │ │ │ - bcs 0x1e40a8 │ │ │ │ + bcs 0x1e40d8 │ │ │ │ stmdavs sl!, {r1, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ - ldrble r0, [pc, #1360] @ 0x11c8d8 │ │ │ │ - andmi pc, ip, ip, asr #4 │ │ │ │ + ldrble r0, [pc, #1360] @ 0x11c908 │ │ │ │ + eorsmi pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04d9300 │ │ │ │ - blls 0x15bcf4 │ │ │ │ + blls 0x15bd24 │ │ │ │ mcrcs 7, 0, lr, cr4, cr6, {6} │ │ │ │ orrhi pc, r1, r0, asr #4 │ │ │ │ streq pc, [r4, -r9, lsl #2] │ │ │ │ ldrbmi r4, [sp], -sl, lsr #13 │ │ │ │ @ instruction: 0x463746bb │ │ │ │ stmdavs r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4000f8bb │ │ │ │ @ instruction: 0x46a042bc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ stccs 2, cr2, [r3], {1} │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmiblt sl!, {r0, r9}^ │ │ │ │ @ instruction: 0x1002f8bb │ │ │ │ - bcs 0x423cf8 │ │ │ │ + bcs 0x423d28 │ │ │ │ orrhi pc, r5, r0, lsl #4 │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ svcne 0x00090909 │ │ │ │ - bmi 0x7e3008 │ │ │ │ + bmi 0x7e3038 │ │ │ │ ldrbmi r0, [r4], -r9 │ │ │ │ strcc r4, [r3], #-1690 @ 0xfffff966 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ adcsmi r4, sl, #34 @ 0x22 │ │ │ │ @ instruction: 0xf64fd206 │ │ │ │ strdmi r7, [r2], -ip @ │ │ │ │ ldrmi r1, [r3], #2751 @ 0xabf │ │ │ │ @@ -274439,15 +274449,15 @@ │ │ │ │ stccs 7, cr14, [r4], {233} @ 0xe9 │ │ │ │ ldrbmi fp, [r3], -r2, lsl #31 │ │ │ │ @ instruction: 0xf10b46a2 │ │ │ │ stmdale ip, {r2, sl} │ │ │ │ strcc lr, [r3], -r6, asr #2 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r2, #-50] @ 0xffffffce │ │ │ │ - bl 0xfeb50f98 │ │ │ │ + bl 0xfeb50fc8 │ │ │ │ ldrmi r0, [r4], #-2050 @ 0xfffff7fe │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r6!, {r0, r1, r4, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x008c2e03 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ svclt 0x00884546 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @@ -274468,30 +274478,30 @@ │ │ │ │ stmdaeq r2, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84414 │ │ │ │ stmible r8!, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ strbmi r2, [r6, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf042bf88 │ │ │ │ - bcs 0x11ccac │ │ │ │ + bcs 0x11ccdc │ │ │ │ stmdahi r1!, {r0, r2, r3, r4, r7, r8, ip, lr, pc}^ │ │ │ │ rscle r2, r5, r1, lsl #18 │ │ │ │ ldrbeq r6, [r0, #-2090] @ 0xfffff7d6 │ │ │ │ vrshl.s8 , q9, q14 │ │ │ │ - vmla.i d20, d0, d0[6] │ │ │ │ + vshr.s64 d20, d8, #64 │ │ │ │ movwls r0, #47 @ 0x2f │ │ │ │ stc2l 0, cr15, [r0, #308] @ 0x134 │ │ │ │ ldrb r9, [r9, r0, lsl #22] │ │ │ │ svclt 0x00882e04 │ │ │ │ - beq 0x2588f4 │ │ │ │ + beq 0x258924 │ │ │ │ rsc sp, r6, ip, lsl #16 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ @ instruction: 0xf4bf42a3 │ │ │ │ - bne 0xffa47998 │ │ │ │ + bne 0xffa479c8 │ │ │ │ stccs 4, cr4, [r4], {154} @ 0x9a │ │ │ │ stcge 6, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0x7000f8ba │ │ │ │ svclt 0x009442a7 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982f03 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -274519,15 +274529,15 @@ │ │ │ │ muls r2, r6, r6 │ │ │ │ ldmdacs r6, {r3, r6, r9, sl, fp, ip} │ │ │ │ ldmdavs r0!, {r0, r1, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ strcc r8, [r3, #-133] @ 0xffffff7b │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb529c0 │ │ │ │ + bl 0xfeb529f0 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r2, r3, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ stmdble r8, {r0, r1, r8, sl, fp, sp} │ │ │ │ ldmdbcs r9, {r0, r5, r6, fp, pc} │ │ │ │ stmible r3!, {r0, r1, r3, r5, r6, r7, ip, lr, pc}^ │ │ │ │ @@ -274545,109 +274555,109 @@ │ │ │ │ strtvs pc, [r8], pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldmdblt r1, {r0, r1, r2, r3, sp, lr, pc} │ │ │ │ strbeq r6, [r0, #-2096] @ 0xfffff7d0 │ │ │ │ strcc sp, [r3, #-1115] @ 0xfffffba5 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb52d58 │ │ │ │ + bl 0xfeb52d88 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r3, r4, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ ldmible r4, {r0, r1, r8, sl, fp, sp}^ │ │ │ │ stmdbcs r7!, {r0, r5, r6, fp, pc} │ │ │ │ @ instruction: 0xf1a1d9e7 │ │ │ │ stmdacs r5, {r0, r3, r5} │ │ │ │ strb sp, [r3, r7, ror #19]! │ │ │ │ - eormi pc, ip, ip, asr #4 │ │ │ │ + subsmi pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #-308] @ 0xfffffecc │ │ │ │ cdpcs 6, 0, cr14, cr4, cr0, {2} │ │ │ │ @ instruction: 0x464bd952 │ │ │ │ ssatmi r4, #2, sl, asr #12 │ │ │ │ ldcne 6, cr4, [ip, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0x463746ba │ │ │ │ strtvs pc, [r8], pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ strcc lr, [r3, #-11] │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb52cfc │ │ │ │ + bl 0xfeb52d2c │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r1, r3, r5, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ stmible r6!, {r0, r1, r8, sl, fp, sp} │ │ │ │ cdpne 8, 4, cr8, cr8, cr1, {3} │ │ │ │ stmible sl!, {r3, fp, sp}^ │ │ │ │ strbeq r6, [r0, #-2096] @ 0xfffff7d0 │ │ │ │ vrshl.s8 , , q14 │ │ │ │ - vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ stmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04d320e │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r3, [ip, lr, lsl #4] │ │ │ │ - rsbscc pc, r8, ip, asr #4 │ │ │ │ + adccc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ stc2l 0, cr15, [r2], #308 @ 0x134 │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ vabd.s8 q15, q6, │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ stmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04d320e │ │ │ │ ldmib sp, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [r8, lr, lsl #4] │ │ │ │ - beq 0x218ac8 │ │ │ │ + beq 0x218af8 │ │ │ │ @ instruction: 0x3603e5ff │ │ │ │ vqshl.s8 q15, , q6 │ │ │ │ - vmla.i d20, d16, d0[6] │ │ │ │ + vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf04d002f │ │ │ │ strb pc, [r3], #-3273 @ 0xfffff337 @ │ │ │ │ ldr r3, [lr], r3, lsl #8 │ │ │ │ ldr r2, [r5, #772] @ 0x304 │ │ │ │ - stc2 1, cr15, [r8], #-632 @ 0xfffffd88 │ │ │ │ + ldc2 1, cr15, [r0], #-632 @ 0xfffffd88 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [r8, #-2075] @ 0xfffff7e5 │ │ │ │ stcge 5, cr15, [r6, #508] @ 0x1fc │ │ │ │ - sbccc pc, r4, ip, asr #4 │ │ │ │ + rscscc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], #308 @ 0x134 │ │ │ │ @ instruction: 0xf64fe57e │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0556 │ │ │ │ @ instruction: 0xf24cae7e │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf04d002f │ │ │ │ ldrbt pc, [r6], -r5, lsr #25 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec73904 │ │ │ │ + bl 0xfec73934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwcs r4, #1548 @ 0x60c │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf01f9201 │ │ │ │ smclt 36753 @ 0x8f91 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - stc 6, cr15, [ip, #-972]! @ 0xfffffc34 │ │ │ │ + ldc 6, cr15, [r4, #-972] @ 0xfffffc34 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ svclt 0x0000e7f3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blmi 0x136dfc4 │ │ │ │ + blmi 0x136dff4 │ │ │ │ cdp 6, 1, cr4, cr13, cr15, {0} │ │ │ │ ldrbtmi r1, [fp], #-3952 @ 0xfffff090 │ │ │ │ mcrrne 8, 1, r6, r5, cr11 │ │ │ │ ldclne 6, cr4, [lr], #-580 @ 0xfffffdbc │ │ │ │ streq lr, [r5, #2985] @ 0xba9 │ │ │ │ stmiapl fp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ streq lr, [r6], r5, lsr #23 │ │ │ │ @@ -274681,15 +274691,15 @@ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ tstplt r8, fp, lsl #18 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ ldrdcc pc, [r8], #139 @ 0x8b │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldcle 6, cr6, [r7, #-112] @ 0xffffff90 │ │ │ │ - bcc 0x118c24 │ │ │ │ + bcc 0x118c54 │ │ │ │ strtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf8faf01f │ │ │ │ strmi r3, [r3], -r4, lsl #10 │ │ │ │ tstlt r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf01f601c │ │ │ │ @ instruction: 0xf10af97f │ │ │ │ @@ -274713,75 +274723,75 @@ │ │ │ │ @ instruction: 0xf1a66005 │ │ │ │ movwcs r0, #2056 @ 0x808 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mulvs r6, r0, r0 │ │ │ │ svclt 0x0000e78e │ │ │ │ - addeq r3, r0, sl, lsl #13 │ │ │ │ + addeq r3, r0, sl, asr r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73a84 │ │ │ │ + bl 0xfec73ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror pc @ │ │ │ │ - blmi 0x182e300 │ │ │ │ + blmi 0x182e330 │ │ │ │ stcls 6, cr4, [r6], #-20 @ 0xffffffec │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdpls 15, 2, cr9, cr5, cr4, {1} │ │ │ │ strtne pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ streq pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ teqlt r1, r1, lsl r8 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ svccc 0x0004f850 │ │ │ │ - blcs 0x128cbc │ │ │ │ + blcs 0x128cec │ │ │ │ @ instruction: 0xf8c4d1fa │ │ │ │ @ instruction: 0xf8c41418 │ │ │ │ @ instruction: 0xf8dc2420 │ │ │ │ teqlt r2, r0 │ │ │ │ andcs r4, r0, #101711872 @ 0x6100000 │ │ │ │ svceq 0x0004f851 │ │ │ │ stmdacs r0, {r0, r9, ip, sp} │ │ │ │ strdcs sp, [r0, -sl] │ │ │ │ ldrcs pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ strtgt pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0x46682270 │ │ │ │ stmia lr, {r0, r2, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r9, ror #12 │ │ │ │ - blx 0xff558f4e │ │ │ │ - blle 0x1e268f4 │ │ │ │ + blx 0xff758f7e │ │ │ │ + blle 0x1e26924 │ │ │ │ @ instruction: 0xf4059d04 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ cmple sp, r0, lsl #30 │ │ │ │ svceq 0x0049f015 │ │ │ │ @ instruction: 0xf195d05a │ │ │ │ - @ instruction: 0xf8c4fa9d │ │ │ │ + @ instruction: 0xf8c4faa5 │ │ │ │ @ instruction: 0xf1950410 │ │ │ │ - streq pc, [fp, #-2705]! @ 0xfffff56f │ │ │ │ + streq pc, [fp, #-2713]! @ 0xfffff567 │ │ │ │ strvs pc, [r1, #1029] @ 0x405 │ │ │ │ ldreq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ - blls 0x2cc640 │ │ │ │ + blls 0x2cc670 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c4bf48 │ │ │ │ @ instruction: 0xf5b53410 │ │ │ │ @ instruction: 0xf8d46f81 │ │ │ │ strtmi r0, [r1], -r8, lsl #8 │ │ │ │ - blls 0x30c548 │ │ │ │ + blls 0x30c578 │ │ │ │ ldrcc pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ - @ instruction: 0xf8a8f199 │ │ │ │ - blle 0x15e4158 │ │ │ │ + @ instruction: 0xf8b0f199 │ │ │ │ + blle 0x15e4188 │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ @ instruction: 0xf8c4db2c │ │ │ │ @ instruction: 0xf8c44400 │ │ │ │ stmdavc r3!, {r2, sl, ip, lr} │ │ │ │ eorsle r2, r4, pc, ror fp │ │ │ │ @ instruction: 0xd12f2b62 │ │ │ │ - blcs 0x12baaec │ │ │ │ + blcs 0x12bab1c │ │ │ │ stmiavc r3!, {r2, r3, r5, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xd1292b4c │ │ │ │ - blcs 0x163acf8 │ │ │ │ + blcs 0x163ad28 │ │ │ │ ldrtmi sp, [r1], -r6, lsr #2 │ │ │ │ @ instruction: 0xf01f4620 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7fe4631 │ │ │ │ andcs pc, r0, r9, lsr #29 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ @@ -274797,98 +274807,98 @@ │ │ │ │ stmda sl!, {r0, r2, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strmi pc, [r0], #-2244 @ 0xfffff73c │ │ │ │ strpl pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ stclle 13, cr2, [sl], {3} │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ stmdavc r3!, {r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ mvnsle r2, r5, asr #22 │ │ │ │ - blcs 0x143ac58 │ │ │ │ + blcs 0x143ac88 │ │ │ │ stmiavc r3!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ mvnsle r2, r6, asr #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf9e0f7fe │ │ │ │ @ instruction: 0xf160e7cb │ │ │ │ stmdavs r5, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strb r4, [r7, sp, ror #4]! │ │ │ │ - blx 0xfe5d9064 │ │ │ │ - rsbpl pc, ip, ip, asr #4 │ │ │ │ + blx 0xfe7d9094 │ │ │ │ + addspl pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf90af6f4 │ │ │ │ + @ instruction: 0xf8f2f6f4 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xff0cf16d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73c0c │ │ │ │ + bl 0xfec73c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf8dd4694 │ │ │ │ - bls 0x2d4a8c │ │ │ │ + bls 0x2d4abc │ │ │ │ ldrdpl pc, [r4], -lr │ │ │ │ streq lr, [ip], #-2834 @ 0xfffff4ee │ │ │ │ tstpeq r0, r3, asr #2 @ p-variant is OBSOLETE │ │ │ │ adcmi r2, r5, #0, 4 │ │ │ │ - ble 0x116d058 │ │ │ │ + ble 0x116d088 │ │ │ │ @ instruction: 0xf8de4606 │ │ │ │ stmdacs r0, {r3} │ │ │ │ movwls sp, #6988 @ 0x1b4c │ │ │ │ - bls 0x2ae304 │ │ │ │ + bls 0x2ae334 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff75909c │ │ │ │ + blx 0xff9590cc │ │ │ │ addsmi r9, r8, #6144 @ 0x1800 │ │ │ │ stmdacs r0, {r3, r4, r5, ip, lr, pc} │ │ │ │ vpadd.i8 d29, d12, d10 │ │ │ │ - vaddhn.i16 d21, q8, q14 │ │ │ │ + @ instruction: 0xf2c054dc │ │ │ │ @ instruction: 0xf644042f │ │ │ │ - vsubw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d12, d21 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ stmdals r8, {r0, r1, r2, r3, r5, r8} │ │ │ │ strls r2, [r0], #-717 @ 0xfffffd33 │ │ │ │ - blx 0xd58b96 │ │ │ │ + blx 0xd58bc6 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cdp2 1, 8, cr15, cr8, cr0, {3} │ │ │ │ - orreq pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + @ instruction: 0x03b4f24c │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ sbccs r9, fp, #67108864 @ 0x4000000 │ │ │ │ - movwcs pc, #1604 @ 0x644 @ │ │ │ │ + teqpcs r0, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vadd.i8 d22, d12, d4 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ stmdals r8, {r0, r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0489400 │ │ │ │ ldrb pc, [pc, r5, asr #22] @ │ │ │ │ ldrdne pc, [r0], -lr │ │ │ │ strbtmi r9, [r1], #-2566 @ 0xfffff5fa │ │ │ │ - bl 0x18da68c │ │ │ │ + bl 0x12da6bc │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ sbccs r9, r2, #8, 16 @ 0x80000 │ │ │ │ - ldrpl pc, [r4], #588 @ 0x24c │ │ │ │ - strteq pc, [pc], #-704 @ 0x11cae0 │ │ │ │ - movwcs pc, #1604 @ 0x644 @ │ │ │ │ + strbpl pc, [r4], #588 @ 0x24c @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x11cb10 │ │ │ │ + teqpcs r0, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x51acf24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0489400 │ │ │ │ ldr pc, [sp, pc, ror #21]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73d00 │ │ │ │ + bl 0xfec73d30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0xf1239305 │ │ │ │ - blls 0x3dafac │ │ │ │ + blls 0x3dafdc │ │ │ │ movwls r4, #9770 @ 0x262a │ │ │ │ movwls r9, #6917 @ 0x1b05 │ │ │ │ strls r4, [r0], #-1587 @ 0xfffff9cd │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ cmpplt r8, sp, ror #30 @ p-variant is OBSOLETE │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -274903,85 +274913,85 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blcs 0x5c8d8c │ │ │ │ + blcs 0x5c8dbc │ │ │ │ cmple lr, lr, lsl #26 │ │ │ │ stccs 8, cr6, [r0], {172} @ 0xac │ │ │ │ stmdavs fp!, {r3, r6, r9, fp, ip, lr, pc}^ │ │ │ │ - bls 0x4ee5c8 │ │ │ │ + bls 0x4ee5f8 │ │ │ │ stmdble lr!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ - blvc 0x10d8208 │ │ │ │ + blvc 0x10d8238 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #515 @ 0x203 │ │ │ │ @ instruction: 0x46802332 │ │ │ │ - blvc 0x1d81d0 │ │ │ │ + blvc 0x1d8200 │ │ │ │ @ instruction: 0xf001460e │ │ │ │ strmi pc, [r4], -fp, ror #20 │ │ │ │ eorle r1, r4, r3, asr #24 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xff24f01e │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ ldmib r5, {r0, r3, r6, ip, lr, pc}^ │ │ │ │ - blls 0x4e1fc0 │ │ │ │ + blls 0x4e1ff0 │ │ │ │ ldrtmi r4, [r3], #-1049 @ 0xfffffbe7 │ │ │ │ ldmdble pc, {r0, r1, r3, r5, r7, r9, lr} @ │ │ │ │ - blls 0x5017e0 │ │ │ │ + blls 0x501810 │ │ │ │ ldrtmi r1, [sl], -pc, ror #21 │ │ │ │ - b 0xff65a7a0 │ │ │ │ - bl 0x3c37ec │ │ │ │ + b 0xff05a7d0 │ │ │ │ + bl 0x3c381c │ │ │ │ tstcs r0, r7 │ │ │ │ @ instruction: 0xf18c1b5a │ │ │ │ @ instruction: 0xf1b9ef52 │ │ │ │ andle r0, r4, r3, lsl #30 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ @ instruction: 0x4620ffbb │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf6f34632 │ │ │ │ - @ instruction: 0xe7e8eab8 │ │ │ │ + strb lr, [r8, r0, lsr #21]! │ │ │ │ strls r9, [r0], #-3343 @ 0xfffff2f1 │ │ │ │ strls r2, [r2, #-1024] @ 0xfffffc00 │ │ │ │ @ instruction: 0xf0019403 │ │ │ │ strmi pc, [r4], -sp, lsr #20 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q14, q8 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ - blmi 0x55cd04 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ + blmi 0x55cd34 │ │ │ │ @ instruction: 0xf16922e6 │ │ │ │ vmul.i8 d31, d28, d3 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ - blmi 0x3dcd1c │ │ │ │ + vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ + blmi 0x3dcd4c │ │ │ │ @ instruction: 0xf16922f9 │ │ │ │ vmla.i8 d31, d28, d7 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ - blmi 0x25cd34 │ │ │ │ + vaddl.s8 q11, d0, d16 │ │ │ │ + blmi 0x25cd64 │ │ │ │ @ instruction: 0xf16922f1 │ │ │ │ svclt 0x0000f97b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r4, r5, ip, lsl #20 │ │ │ │ + eorseq r4, r5, ip, lsr sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andcs r6, r0, r8, lsl r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @@ -274998,214 +275008,214 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ cmpvc sl, #268435456 @ 0x10000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73ef4 │ │ │ │ + bl 0xfec73f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18d0ff8 │ │ │ │ - vpmin.s8 d31, d30, d31 │ │ │ │ + vpmax.s8 , q15, │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0x61182396 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73f20 │ │ │ │ + bl 0xfec73f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18d0ff8 │ │ │ │ - vpmax.s8 d31, d30, d25 │ │ │ │ + vpmin.s8 d31, d30, d17 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0x61582396 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73f4c │ │ │ │ + bl 0xfec73f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18d0ff8 │ │ │ │ - vpmin.s8 d31, d30, d3 │ │ │ │ + vpmin.s8 d31, d30, d11 │ │ │ │ vrsra.s64 q11, q4, #64 │ │ │ │ mulsvs r8, r5, r3 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - svclt 0x0014f74f │ │ │ │ - cdplt 7, 12, cr15, cr6, cr15, {2} │ │ │ │ + cdplt 7, 15, cr15, cr12, cr15, {2} │ │ │ │ + cdplt 7, 10, cr15, cr14, cr15, {2} │ │ │ │ stcllt 0, cr15, [r0], #348 @ 0x15c │ │ │ │ tstppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - blt 0xb58ebc │ │ │ │ + blt 0xb58eec │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73f90 │ │ │ │ + bl 0xfec73fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf1704611 │ │ │ │ vadd.f32 , q15, │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ andcs r2, r1, #1476395010 @ 0x58000002 │ │ │ │ @ instruction: 0x771a6198 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73fc8 │ │ │ │ + bl 0xfec73ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1290ff8 │ │ │ │ vmax.f32 d31, d30, d19 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ andsvs r2, r8, #1476395010 @ 0x58000002 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73ff4 │ │ │ │ + bl 0xfec74024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs r0, r7, lsl fp │ │ │ │ tstls r0, r5, lsl #12 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf888f19a │ │ │ │ + @ instruction: 0xf890f19a │ │ │ │ strmi r4, [r4], -fp, ror #12 │ │ │ │ tstcs r0, sl, lsl #4 │ │ │ │ @ instruction: 0xf0424628 │ │ │ │ ldmdblt r0, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ adcmi r9, r3, #0, 22 │ │ │ │ vhadd.s8 d29, d12, d6 │ │ │ │ - vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmla.i d22, d0, d0[3] │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ stc2l 0, cr15, [ip, #-288] @ 0xfffffee0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r3, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19ebd30 │ │ │ │ - svclt 0x0000f85b │ │ │ │ + svclt 0x0000f863 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec74068 │ │ │ │ + bl 0xfec74098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d16, d12 │ │ │ │ @ instruction: 0xf17c002f │ │ │ │ andcs pc, r0, fp, ror #25 │ │ │ │ stc2l 1, cr15, [ip], {109} @ 0x6d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ - sbcsvs pc, r4, ip, asr #4 │ │ │ │ + andvc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrcs pc, [r8], #-1604 @ 0xfffff9bc │ │ │ │ + strbcs pc, [r8], #-1604 @ 0xfffff9bc @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r2, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf17c2608 │ │ │ │ and pc, r8, pc, asr #25 │ │ │ │ ldrcc r6, [r8], #-2464 @ 0xfffff660 │ │ │ │ - blx 0xff2594f0 │ │ │ │ + blx 0xff459520 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - blx 0xff1594f8 │ │ │ │ - bvc 0x9ee8c8 │ │ │ │ + blx 0xff359528 │ │ │ │ + bvc 0x9ee8f8 │ │ │ │ stmdbvs r0!, {r0, r1, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf18d3701 │ │ │ │ - strmi pc, [r7], #-2745 @ 0xfffff547 │ │ │ │ + strmi pc, [r7], #-2753 @ 0xfffff53f │ │ │ │ strbmi r6, [r5, #-2659] @ 0xfffff59d │ │ │ │ @ instruction: 0x4645bf38 │ │ │ │ svclt 0x00b842be │ │ │ │ - blcs 0x12e7dc │ │ │ │ + blcs 0x12e80c │ │ │ │ ldclne 1, cr13, [r2], #-920 @ 0xfffffc68 │ │ │ │ vhadd.s8 d18, d12, d1 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vrsra.s64 d23, d28, #64 │ │ │ │ vcgt.s8 d16, d12, d31 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ vcgt.s8 d21, d12, d0 │ │ │ │ - vqdmlal.s , d0, d0[6] │ │ │ │ + vrsra.s64 d23, d8, #64 │ │ │ │ vcgt.s8 d16, d12, d31 │ │ │ │ - @ instruction: 0xf2c078b0 │ │ │ │ + vmul.i d23, d16, d0[4] │ │ │ │ vadd.i8 d16, d12, d31 │ │ │ │ - @ instruction: 0xf2c07b9c │ │ │ │ + vqdmull.s , d16, d0[3] │ │ │ │ @ instruction: 0x4c250b2f │ │ │ │ - mrc2 1, 4, pc, cr12, cr13, {4} │ │ │ │ + mcr2 1, 5, pc, cr4, cr13, {4} @ │ │ │ │ @ instruction: 0xf854e019 │ │ │ │ ldrcc sl, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf18d4650 │ │ │ │ - vaddne.f32 s31, s7, s26 │ │ │ │ + mrcne 10, 3, APSR_nzcv, cr3, cr5, {4} │ │ │ │ @ instruction: 0xf8541a1b │ │ │ │ @ instruction: 0xf8540c1c │ │ │ │ ldrbmi r7, [r2], -r0, lsr #24 │ │ │ │ ldrbmi r9, [r9], -r3 │ │ │ │ stceq 8, cr15, [ip], #-336 @ 0xfffffeb0 │ │ │ │ andcs r9, r1, r2 │ │ │ │ strls r9, [r0, -r1, lsl #10] │ │ │ │ - mcr2 1, 4, pc, cr4, cr13, {4} @ │ │ │ │ + mcr2 1, 4, pc, cr12, cr13, {4} @ │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf814b1b3 │ │ │ │ - blcs 0x12bf98 │ │ │ │ + blcs 0x12bfc8 │ │ │ │ @ instruction: 0xf854d1e1 │ │ │ │ ldrtmi r7, [r2], -r4, lsl #24 │ │ │ │ strbmi r9, [r1], -r2, lsl #14 │ │ │ │ ldcvc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf8542001 │ │ │ │ ldrcc r3, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ - mcr2 1, 3, pc, cr14, cr13, {4} @ │ │ │ │ + mrc2 1, 3, pc, cr6, cr13, {4} │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ sbcsvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ vhadd.s8 d18, d12, d1 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ ldmib r2, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf19d2300 │ │ │ │ - @ instruction: 0xf24cfe5d │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + @ instruction: 0xf64cfe65 │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ @ instruction: 0xf17c002f │ │ │ │ @ instruction: 0x4648fc55 │ │ │ │ ldc2 1, cr15, [r6], #-436 @ 0xfffffe4c │ │ │ │ - eorseq r4, r5, r0, lsr sl │ │ │ │ + eorseq r4, r5, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec741b8 │ │ │ │ + bl 0xfec741e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0], -r8 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec741cc │ │ │ │ + bl 0xfec741fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #51200 @ 0xc800 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x1595ac │ │ │ │ + blx 0x1595dc │ │ │ │ ldmdavc r9, {r8, r9, fp, ip, pc} │ │ │ │ eorsle r2, pc, sp, asr #18 │ │ │ │ stmdbcs r7, {r0, r2, r3, r5, fp, ip, lr, pc}^ │ │ │ │ stmdbcs fp, {r1, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0x469cbf1c │ │ │ │ tstle fp, r2, lsl #12 │ │ │ │ - blx 0x12542c │ │ │ │ + blx 0x12545c │ │ │ │ @ instruction: 0xf103f201 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ - blx 0x9cd010 │ │ │ │ + blx 0x9cd040 │ │ │ │ addmi pc, r1, #1073741824 @ 0x40000000 │ │ │ │ ldmdavc r9, {r1, r4, r5, r8, ip, lr, pc}^ │ │ │ │ teqle pc, r0, lsl #18 │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ svclt 0x0018428a │ │ │ │ subsvs r3, sl, #4096 @ 0x1000 │ │ │ │ @@ -275217,282 +275227,282 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbcs fp!, {r8, sl, fp, ip, sp, pc}^ │ │ │ │ vqadd.s8 , , q3 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ swpcs r0, r6, [r1] │ │ │ │ - eorcc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + subscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf19d6800 │ │ │ │ - andcs pc, r1, sp, lsl #27 │ │ │ │ - blx 0xff659626 │ │ │ │ + mulcs r1, r5, sp │ │ │ │ + blx 0xff659656 │ │ │ │ bfi r2, r4, #2, #5 │ │ │ │ bfi r2, lr, #2, #3 │ │ │ │ - @ instruction: 0xff4af19d │ │ │ │ + @ instruction: 0xff52f19d │ │ │ │ msrne CPSR_s, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - andcc pc, r4, ip, asr #12 │ │ │ │ + eorscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf17c681b │ │ │ │ andcs pc, r1, fp, asr r9 @ │ │ │ │ - blx 0xff0d9652 │ │ │ │ + blx 0xff0d9682 │ │ │ │ ldrb r4, [r8, r3, ror #12] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec742ac │ │ │ │ + bl 0xfec742dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04d0ff8 │ │ │ │ vmla.i8 d31, d30, d19 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ addsvs r2, r8, #1476395010 @ 0x58000002 │ │ │ │ andcs fp, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ msrne CPSR_f, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf04d6818 │ │ │ │ strdcs pc, [r1], -r3 │ │ │ │ - blx 0xfe7d969a │ │ │ │ + blx 0xfe7d96ca │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec742ec │ │ │ │ + bl 0xfec7431c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18d0ff8 │ │ │ │ - vadd.i8 , q15, │ │ │ │ + vadd.i8 , q15, │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ sbcsvs r2, r8, #1476395010 @ 0x58000002 │ │ │ │ stmdavc r3, {r5, r7, r8, ip, sp, pc} │ │ │ │ andle r2, lr, pc, lsr fp │ │ │ │ - cmppcc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2l 1, cr15, [r0, #560] @ 0x230 │ │ │ │ + stc2l 1, cr15, [r8, #560] @ 0x230 │ │ │ │ andcs fp, r0, r0, asr r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavc r3, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - @ instruction: 0xf8c2f6f5 │ │ │ │ + @ instruction: 0xf8aaf6f5 │ │ │ │ @ instruction: 0xf16d2001 │ │ │ │ svclt 0x0000fb71 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec74340 │ │ │ │ + bl 0xfec74370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #25600 @ 0x6400 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf946f171 │ │ │ │ bicsvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mvnlt r6, r8, asr r0 │ │ │ │ ldmdavc r2, {r9, fp, ip, pc} │ │ │ │ svclt 0x00042a4d │ │ │ │ subsvs r0, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf002d005 │ │ │ │ - bcs 0x13ddcf8 │ │ │ │ + bcs 0x13ddd28 │ │ │ │ addeq fp, r0, #4, 30 │ │ │ │ - blmi 0x3f52e4 │ │ │ │ - blls 0x1771f0 │ │ │ │ + blmi 0x3f5314 │ │ │ │ + blls 0x177220 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19dfe6b │ │ │ │ - svclt 0x0000feb1 │ │ │ │ + svclt 0x0000feb9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec743bc │ │ │ │ + bl 0xfec743ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf64d4b17 │ │ │ │ - vaddhn.i16 d18, q0, q0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d14, d0 │ │ │ │ vabal.s8 , d0, d20 │ │ │ │ @ instruction: 0xf18d2596 │ │ │ │ - strmi pc, [r6], -sp, asr #16 │ │ │ │ + @ instruction: 0x4606f855 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0456b28 │ │ │ │ ldmiblt r8, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xd5982e │ │ │ │ + blx 0xf5985e │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x3919d0 │ │ │ │ - blls 0x17726c │ │ │ │ + blmi 0x391a00 │ │ │ │ + blls 0x17729c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrrclt 1, 8, pc, r8, cr10 @ │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19dfe31 │ │ │ │ - svclt 0x0000fe77 │ │ │ │ + svclt 0x0000fe7f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec74430 │ │ │ │ + bl 0xfec74460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf64d4b17 │ │ │ │ - vaddhn.i16 d18, q0, q0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d14, d0 │ │ │ │ vabal.s8 , d0, d20 │ │ │ │ @ instruction: 0xf18d2596 │ │ │ │ - @ instruction: 0x4606f813 │ │ │ │ + @ instruction: 0x4606f81b │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0456b28 │ │ │ │ ldmiblt r8, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xffed98a0 │ │ │ │ + blx 0xd98d0 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x391a44 │ │ │ │ - blls 0x1772e0 │ │ │ │ + blmi 0x391a74 │ │ │ │ + blls 0x177310 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 1, cr15, [lr], {138} @ 0x8a │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19dfdf7 │ │ │ │ - svclt 0x0000fe3d │ │ │ │ + svclt 0x0000fe45 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec744a4 │ │ │ │ + bl 0xfec744d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ ldrmi r4, [r1], -r8, lsl #22 │ │ │ │ @ instruction: 0xf8ecf042 │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ svclt 0x0000fdd9 │ │ │ │ addseq lr, r6, #88, 6 @ 0x60000001 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec744dc │ │ │ │ + bl 0xfec7450c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6f50ff8 │ │ │ │ - @ instruction: 0xf000ff5d │ │ │ │ + @ instruction: 0xf000ff45 │ │ │ │ @ instruction: 0xf6f5fc1d │ │ │ │ - @ instruction: 0xf725fde3 │ │ │ │ - @ instruction: 0xf643f80f │ │ │ │ + @ instruction: 0xf724fdcb │ │ │ │ + @ instruction: 0xf643fff7 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ - cmppcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcc pc, r4, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldrmi r2, [r8, -r9, lsr #4] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7451c │ │ │ │ + bl 0xfec7454c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ eorcs r0, lr, #232, 30 @ 0x3a0 │ │ │ │ @ instruction: 0xf64c4604 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ vrhadd.s8 d16, d14, d31 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0442096 │ │ │ │ - blx 0xfee5c568 │ │ │ │ + blx 0xfee5c598 │ │ │ │ stmdbeq r0, {r2, r7, ip, sp, lr, pc}^ │ │ │ │ stc2 0, cr15, [r8], {-0} │ │ │ │ vpadd.i8 d27, d16, d4 │ │ │ │ vabdl.s8 q8, d0, d8 │ │ │ │ ldmdavs sl!, {r1, r4, r7, r8, r9, sl} │ │ │ │ mrc 14, 0, r4, cr13, cr9, {0} │ │ │ │ - bl 0x2b5118 │ │ │ │ + bl 0x2b5148 │ │ │ │ @ instruction: 0xb1a20e05 │ │ │ │ rsbseq pc, r4, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0x46024613 │ │ │ │ ldrdne pc, [r0], -lr │ │ │ │ mulle sl, r9, r2 │ │ │ │ @ instruction: 0x1c9de9d3 │ │ │ │ @ instruction: 0xf8c1b1c9 │ │ │ │ @ instruction: 0xf8d3c278 │ │ │ │ @ instruction: 0xf8cc1274 │ │ │ │ @ instruction: 0xf8c31000 │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r9, lr} │ │ │ │ @ instruction: 0xf6f5d1ea │ │ │ │ - ldmdbpl r3!, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbpl r3!, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsvc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x1c594a0 │ │ │ │ + blx 0x1c594d0 │ │ │ │ ldmdbpl r0!, {r3, r4, r5, sp, lr}^ │ │ │ │ @ instruction: 0xf7244621 │ │ │ │ - pop {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f540f8 │ │ │ │ - @ instruction: 0xf8c7bfab │ │ │ │ + @ instruction: 0xf8c7bf93 │ │ │ │ strb ip, [r6, r4]! │ │ │ │ cdp 14, 1, cr4, cr13, cr2, {0} │ │ │ │ @ instruction: 0xf6f55f70 │ │ │ │ - strb pc, [lr, sp, lsl #27]! @ │ │ │ │ + @ instruction: 0xe7eefd75 │ │ │ │ muleq r0, r0, r0 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ - blx 0xfed23c28 │ │ │ │ + blx 0xfed23c58 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ muleq r0, r0, r0 │ │ │ │ - stclt 6, cr15, [sl, #976] @ 0x3d0 │ │ │ │ + ldcllt 6, cr15, [r2, #-976]! @ 0xfffffc30 │ │ │ │ @ instruction: 0xb1236803 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ @ instruction: 0xf19a20e0 │ │ │ │ - blls 0x19bbe8 │ │ │ │ + blls 0x19bc38 │ │ │ │ andlt r6, r3, r8, lsl r0 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mcrlt 6, 6, pc, cr2, cr5, {7} @ │ │ │ │ + mcrlt 6, 5, pc, cr10, cr5, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec74624 │ │ │ │ + bl 0xfec74654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fd0 │ │ │ │ strmi r5, [r4], -r0, lsl #4 │ │ │ │ stmdbmi sl!, {r3, r7, ip, sp, pc} │ │ │ │ andcs r2, r2, r0, lsl #6 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ stmib r2, {r2, r6, r7, ip}^ │ │ │ │ @ instruction: 0xf8c230d7 │ │ │ │ stmib sp, {r2, r5, r6, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1953304 │ │ │ │ - mcrne 14, 0, pc, cr3, cr9, {4} @ │ │ │ │ - blmi 0x914498 │ │ │ │ - blls 0x2f74cc │ │ │ │ + cdpne 14, 0, cr15, cr3, cr1, {5} │ │ │ │ + blmi 0x9144c8 │ │ │ │ + blls 0x2f74fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andcs sl, r7, r2, lsl #18 │ │ │ │ @ instruction: 0xf1939301 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x191c30 │ │ │ │ + stmdacs r0, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blls 0x191c60 │ │ │ │ strpl pc, [sp], #-1284 @ 0xfffffafc │ │ │ │ andgt lr, r2, #3620864 @ 0x374000 │ │ │ │ ldrbne r9, [r9, r4, lsl #16] │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ vfmsvc.f32 s29, s0, s30 │ │ │ │ andcs pc, ip, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf101fb00 │ │ │ │ @@ -275502,43 +275512,43 @@ │ │ │ │ ldmne r6, {r0, r4, r5, r6, sl, lr}^ │ │ │ │ ldmib r3, {r1, r2, r8, r9, sp, pc}^ │ │ │ │ @ instruction: 0xf15e2300 │ │ │ │ stmdane r8!, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tsteq r1, r6, asr #22 │ │ │ │ smlabteq sl, r4, r9, lr │ │ │ │ @ instruction: 0xf19de7c7 │ │ │ │ - svclt 0x0000fd1f │ │ │ │ - blcc 0xfe7cfcd8 │ │ │ │ + svclt 0x0000fd27 │ │ │ │ + blcc 0xfe7cfd08 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec746e8 │ │ │ │ + bl 0xfec74718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q12 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ umulllt r2, r2, r6, r3 @ │ │ │ │ - blvs 0xfe741500 │ │ │ │ - stc2 6, cr15, [r8], {244} @ 0xf4 │ │ │ │ + blvs 0xfe741530 │ │ │ │ + ldc2l 6, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ @ instruction: 0xf6f44605 │ │ │ │ - stmdbls r1, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r8, r5, lsl #10 │ │ │ │ andscc pc, r0, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ strpl pc, [r8], #-1441 @ 0xfffffa5f │ │ │ │ @ instruction: 0xf8d43010 │ │ │ │ @ instruction: 0xf8c532b8 │ │ │ │ @ instruction: 0xf6f232c8 │ │ │ │ - andcs lr, r0, #44, 28 @ 0x2c0 │ │ │ │ + andcs lr, r0, #20, 28 @ 0x140 │ │ │ │ tstpvc pc, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ orrscs lr, pc, #3227648 @ 0x314000 │ │ │ │ rsbmi pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldmib r4, {r2, r6, r8, ip, sp, pc}^ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ @ instruction: 0xf6f64628 │ │ │ │ - stmiavs r4!, {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r4!, {r0, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ andpl pc, r8, r5, lsl #10 │ │ │ │ andlt r3, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -275594,154 +275604,154 @@ │ │ │ │ orreq pc, r0, #67 @ 0x43 │ │ │ │ subeq pc, r0, #67 @ 0x43 │ │ │ │ ldrmi r4, [r0], lr, lsr #5 │ │ │ │ addmi sp, r6, #3735552 @ 0x390000 │ │ │ │ vst2.8 {d29-d30}, [r3 :128], r9 │ │ │ │ ldrtmi r6, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0xf75a4629 │ │ │ │ - adcsmi pc, sp, #420 @ 0x1a4 │ │ │ │ + adcsmi pc, sp, #324 @ 0x144 │ │ │ │ @ instruction: 0x4639d31b │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf64fff93 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf64f2396 │ │ │ │ vabal.s8 q11, d16, d24 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, sl, sp} │ │ │ │ - bcs 0x137710 │ │ │ │ + bcs 0x137740 │ │ │ │ ldrbeq sp, [fp], #-321 @ 0xfffffebf │ │ │ │ strtmi sp, [r0], -r1, lsr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464281f0 │ │ │ │ stclne 6, cr4, [r8], #-228 @ 0xffffff1c │ │ │ │ - @ instruction: 0xff46f75a │ │ │ │ + @ instruction: 0xff2ef75a │ │ │ │ mrcne 7, 3, lr, cr1, cr13, {6} │ │ │ │ @ instruction: 0xf75a9307 │ │ │ │ - blls 0x31d398 │ │ │ │ + blls 0x31d368 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ andvs pc, r4, #1124073472 @ 0x43000000 │ │ │ │ - @ instruction: 0xff3af75a │ │ │ │ + @ instruction: 0xff22f75a │ │ │ │ sbcsle r4, r0, #-805306357 @ 0xd000000b │ │ │ │ ldrtmi lr, [r9], -fp, ror #15 │ │ │ │ - @ instruction: 0xff34f75a │ │ │ │ + @ instruction: 0xff1cf75a │ │ │ │ @ instruction: 0xf04ce7cb │ │ │ │ strmi pc, [r5], -r9, lsl #25 │ │ │ │ sbcsle r2, r8, r0, lsl #16 │ │ │ │ eorcs r4, r3, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vshr.s64 d19, d28, #64 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ @ instruction: 0xf17b002f │ │ │ │ strtmi pc, [r8], -r1, asr #28 │ │ │ │ - mcr2 7, 6, pc, cr0, cr9, {2} @ │ │ │ │ + mcr2 7, 5, pc, cr8, cr9, {2} @ │ │ │ │ @ instruction: 0xf04c4628 │ │ │ │ @ instruction: 0x4620fc79 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64f81f0 │ │ │ │ vrshr.s64 d18, d26, #64 │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ adcsle r2, r6, r0, lsl #20 │ │ │ │ ldrle r0, [r4, #1050]! @ 0x41a │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ - addscc pc, r4, sp, asr #4 │ │ │ │ + sbccc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], {76} @ 0x4c │ │ │ │ str r6, [sl, fp, lsr #16]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x670ae9dd │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1946700 │ │ │ │ - adcmi pc, r0, #23808 @ 0x5d00 │ │ │ │ + adcmi pc, r0, #25856 @ 0x6500 │ │ │ │ andcs sp, r1, sl, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stmibne r6, {r1, r2, r8, sl, fp, ip, lr, pc} │ │ │ │ - bl 0xfea2e778 │ │ │ │ - bl 0x12de768 │ │ │ │ + bl 0xfea2e7a8 │ │ │ │ + bl 0x12de798 │ │ │ │ strb r7, [r1, r0, ror #15]! │ │ │ │ @ instruction: 0xf816f160 │ │ │ │ - blcs 0x237780 │ │ │ │ + blcs 0x2377b0 │ │ │ │ ldrdcs sp, [r0], -ip │ │ │ │ @ instruction: 0xf1b9e7e4 │ │ │ │ rscle r0, r0, r0, lsl #30 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf18c4628 │ │ │ │ @ instruction: 0xe7dae97e │ │ │ │ movtcc pc, #33358 @ 0x824e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - svclt 0x0074f199 │ │ │ │ + svclt 0x007cf199 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec749a4 │ │ │ │ + bl 0xfec749d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ - mrc2 1, 7, pc, cr4, cr9, {4} │ │ │ │ + mrc2 1, 7, pc, cr12, cr9, {4} │ │ │ │ svclt 0x00181a20 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ - blls 0x52f050 │ │ │ │ + blls 0x52f080 │ │ │ │ msreq CPSR_fsxc, #3 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ vhadd.s8 d24, d30, d16 │ │ │ │ vmvn.i16 d19, #12 @ 0x000c │ │ │ │ @ instruction: 0xf1992896 │ │ │ │ - vmulne.f64 d31, d19, d7 │ │ │ │ + vmulne.f64 d31, d19, d15 │ │ │ │ stmdbeq r0, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84682 │ │ │ │ adcsmi r2, r4, #0 │ │ │ │ movweq lr, #11012 @ 0x2b04 │ │ │ │ subsle r9, r4, #335544320 @ 0x14000000 │ │ │ │ - bleq 0x159968 │ │ │ │ + bleq 0x159998 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7595480 │ │ │ │ - adcmi pc, r6, #2160 @ 0x870 │ │ │ │ - bleq 0x158168 │ │ │ │ + adcmi pc, r6, #1776 @ 0x6f0 │ │ │ │ + bleq 0x158198 │ │ │ │ strmi sp, [r9, #2294]! @ 0x8f6 │ │ │ │ strbmi sp, [r8], -r8, lsl #18 │ │ │ │ stmibpl r0, {r0, r3, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - mrc2 7, 3, pc, cr12, cr9, {2} │ │ │ │ - b 0x13eed84 │ │ │ │ + mcr2 7, 3, pc, cr4, cr9, {2} @ │ │ │ │ + b 0x13eedb4 │ │ │ │ mvnsle r0, #0, 22 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - b 0x131195c │ │ │ │ + b 0x131198c │ │ │ │ vsubw.u8 q8, , d11 │ │ │ │ @ instruction: 0xf00b0480 │ │ │ │ @ instruction: 0xf3c30b03 │ │ │ │ @ instruction: 0xf0030780 │ │ │ │ - b 0x121e47c │ │ │ │ + b 0x121e4ac │ │ │ │ tstmi pc, #184549376 @ 0xb000000 │ │ │ │ @ instruction: 0xf0039b10 │ │ │ │ streq r0, [r3, r0, lsr #22]! │ │ │ │ @ instruction: 0xf8d8d55b │ │ │ │ stclne 0, cr1, [sl], #-0 │ │ │ │ ldrtmi r1, [r1], #-2962 @ 0xfffff46e │ │ │ │ svceq 0x0000f1bb │ │ │ │ @@ -275750,125 +275760,125 @@ │ │ │ │ stmib sp, {r0, r4, fp, ip, pc}^ │ │ │ │ movwls r5, #9728 @ 0x2600 │ │ │ │ @ instruction: 0xff38f7ff │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xd00442bc │ │ │ │ ldrtmi r9, [sl], -r5, lsl #16 │ │ │ │ @ instruction: 0xf1994651 │ │ │ │ - @ instruction: 0x2001feb1 │ │ │ │ + @ instruction: 0x2001feb9 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ ldm sl, {r2, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strmi lr, [r9, #2024]! @ 0x7e8 │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ ldmle r2!, {r8, r9, fp} │ │ │ │ streq pc, [r0], #967 @ 0x3c7 │ │ │ │ - blvc 0x8d8f60 │ │ │ │ + blvc 0x8d8f90 │ │ │ │ streq pc, [r3, -r7] │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #828 @ 0x33c │ │ │ │ strtmi r9, [r2], -r5, lsl #30 │ │ │ │ @ instruction: 0x46519b10 │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0437b02 │ │ │ │ @ instruction: 0xf1990320 │ │ │ │ - addmi pc, r7, #1328 @ 0x530 │ │ │ │ + addmi pc, r7, #1456 @ 0x5b0 │ │ │ │ strtmi fp, [r7], -r8, lsl #30 │ │ │ │ mcrrne 0, 11, sp, r2, cr2 │ │ │ │ ldrbmi sp, [r1], -r6 │ │ │ │ @ instruction: 0xff3af7ff │ │ │ │ @ instruction: 0xff40f15f │ │ │ │ andvs r2, r3, r1, lsl r3 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0448ff0 │ │ │ │ stmdals r5, {r1, sl} │ │ │ │ @ instruction: 0x46224651 │ │ │ │ - mcr2 1, 3, pc, cr8, cr9, {4} @ │ │ │ │ + mrc2 1, 3, pc, cr0, cr9, {4} │ │ │ │ @ instruction: 0x07b9e79b │ │ │ │ svcge 0x005df57f │ │ │ │ @ instruction: 0xff26f15f │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ cdpne 6, 4, cr4, cr12, cr0, {4} │ │ │ │ addlt r4, r5, r4, asr #8 │ │ │ │ - blcc 0x119d90 │ │ │ │ - blx 0xff4d9fe8 │ │ │ │ + blcc 0x119dc0 │ │ │ │ + blx 0xff6da018 │ │ │ │ strmi r4, [r3], #579 @ 0x243 │ │ │ │ - bleq 0x2181b8 │ │ │ │ + bleq 0x2181e8 │ │ │ │ stmdbeq r8, {r0, r1, r9, fp, sp, lr, pc} │ │ │ │ ldrbcc pc, [pc, fp, lsl #2]! @ │ │ │ │ movweq lr, #39847 @ 0x9ba7 │ │ │ │ stmdale r4!, {r3, r4, r7, r9, lr} │ │ │ │ strmi r4, [r2], r8, asr #11 │ │ │ │ strbmi fp, [sp], -r4, lsl #31 │ │ │ │ stmdble sl, {r9, sl, sp} │ │ │ │ @ instruction: 0xf5054628 │ │ │ │ @ instruction: 0xf7595580 │ │ │ │ - strmi pc, [r8, #3529]! @ 0xdc9 │ │ │ │ + strmi pc, [r8, #3505]! @ 0xdb1 │ │ │ │ streq lr, [r0], -r6, asr #20 │ │ │ │ strdlt sp, [r6, -r6] │ │ │ │ adcsmi r4, ip, #-788529152 @ 0xd1000000 │ │ │ │ strcs sp, [r0, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf5041c60 │ │ │ │ @ instruction: 0xf7595480 │ │ │ │ - adcmi pc, r7, #11968 @ 0x2ec0 │ │ │ │ + adcmi pc, r7, #10432 @ 0x28c0 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ strdlt sp, [sp, -r6] │ │ │ │ streq lr, [sl, -r7, lsr #23] │ │ │ │ stmdale pc!, {r0, r3, r4, r5, r7, r8, sl, lr} @ │ │ │ │ - bleq 0x199e00 │ │ │ │ + bleq 0x199e30 │ │ │ │ strbmi lr, [r8, #24] │ │ │ │ @ instruction: 0x464ed951 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #10 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - stc2 7, cr15, [r6, #356]! @ 0x164 │ │ │ │ - b 0x126f0bc │ │ │ │ + stc2 7, cr15, [lr, #356] @ 0x164 │ │ │ │ + b 0x126f0ec │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ @ instruction: 0xf5041c60 │ │ │ │ @ instruction: 0xf7595480 │ │ │ │ - adcmi pc, r7, #9920 @ 0x26c0 │ │ │ │ + adcmi pc, r7, #8384 @ 0x20c0 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ ldmiblt sp, {r1, r2, r4, r5, r6, r7, fp, ip, lr, pc} │ │ │ │ subcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ smlatbeq r9, fp, fp, lr │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, lr} │ │ │ │ stmiblt r2, {r0, r3, r4, r7, sl, lr} │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - mcrlt 1, 1, pc, cr2, cr9, {4} @ │ │ │ │ + mcrlt 1, 1, pc, cr10, cr9, {4} @ │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strcs r8, [r0], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0xf04f2500 │ │ │ │ andcs r3, r0, #-67108861 @ 0xfc000003 │ │ │ │ strbmi r9, [r8], -r0, lsl #6 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ - ldc2 1, cr15, [lr, #612] @ 0x264 │ │ │ │ + stc2 1, cr15, [r6, #612]! @ 0x264 │ │ │ │ @ instruction: 0x0000ebb9 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdlt r3, [r5], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -275883,47 +275893,47 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1834802 │ │ │ │ svclt 0x0000bf7b │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec74ccc │ │ │ │ + bl 0xfec74cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svccs 0x0070ee1d │ │ │ │ - blcs 0x133d08 │ │ │ │ - blcc 0x194f18 │ │ │ │ + blcs 0x133d38 │ │ │ │ + blcc 0x194f48 │ │ │ │ teqlt r3, fp, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdami r3, {r3, lr} │ │ │ │ ldclt 1, cr15, [lr, #-528] @ 0xfffffdf0 │ │ │ │ - mcrr2 6, 15, pc, r2, cr2 @ │ │ │ │ + stc2 6, cr15, [sl], #-968 @ 0xfffffc38 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r0, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ svclt 0x00d42800 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ muleq r0, r4, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec74d2c │ │ │ │ + bl 0xfec74d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x2a1b14 │ │ │ │ + bmi 0x2a1b44 │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmdblt r3!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ @ instruction: 0xf1834803 │ │ │ │ @ instruction: 0xf6f2bf35 │ │ │ │ - svclt 0x0000ffe5 │ │ │ │ + svclt 0x0000ffcd │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1832100 │ │ │ │ stmdami r1, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ stcllt 1, cr15, [sl], #528 @ 0x210 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ @@ -275956,80 +275966,80 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 15, cr8, [r0, #-960] @ 0xfffffc40 │ │ │ │ addshi pc, r3, r0 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - ldrbvc pc, [pc, #1541]! @ 0x11e1f5 @ │ │ │ │ + ldrbvc pc, [pc, #1541]! @ 0x11e225 @ │ │ │ │ vceq.i32 d22, d15, d11 │ │ │ │ cdpne 5, 6, cr0, cr10, cr11, {0} │ │ │ │ vqsub.s8 d4, d16, d10 │ │ │ │ movwcc r8, #4227 @ 0x1083 │ │ │ │ addsmi r1, ip, #93184 @ 0x16c00 │ │ │ │ tstls r4, lr, ror r8 │ │ │ │ - @ instruction: 0xf98af199 │ │ │ │ + @ instruction: 0xf992f199 │ │ │ │ strmi r1, [r2], -r3, ror #28 │ │ │ │ subsmi r1, r3, #88, 18 @ 0x160000 │ │ │ │ cdp 14, 1, cr1, cr13, cr6, {2} │ │ │ │ ldrmi r1, [r6], #-3952 @ 0xfffff090 │ │ │ │ - b 0x2af628 │ │ │ │ + b 0x2af658 │ │ │ │ cdpmi 5, 9, cr0, cr1, cr3, {0} │ │ │ │ strtmi r4, [fp], r9, lsl #13 │ │ │ │ eormi r1, r3, pc, ror #28 │ │ │ │ mcrrne 8, 7, r5, r5, cr0 │ │ │ │ stmdbls r4, {r0, r2, r4, r5, r6, ip, lr} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bne 0xfff3dffc │ │ │ │ + bne 0xfff3e02c │ │ │ │ vhsub.s8 d20, d16, d2 │ │ │ │ addsmi r8, ip, #131 @ 0x83 │ │ │ │ tstphi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x460d461e │ │ │ │ pkhbtmi r4, fp, r8, lsl #13 │ │ │ │ ldrtmi r9, [r0], -r4, lsl #4 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - ldc2l 7, cr15, [r4], #-356 @ 0xfffffe9c │ │ │ │ - b 0x126e730 │ │ │ │ + mrrc2 7, 5, pc, ip, cr9 @ │ │ │ │ + b 0x126e760 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ strbmi r9, [r3], -r4, lsl #20 │ │ │ │ ldrmi r4, [sl, #1625]! @ 0x659 │ │ │ │ ssatmi sp, #4, r2, lsl #4 │ │ │ │ @ instruction: 0x463c4656 │ │ │ │ @ instruction: 0x460f4698 │ │ │ │ ldclne 2, cr9, [r0], #-16 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - stc2l 7, cr15, [r0], #-356 @ 0xfffffe9c │ │ │ │ - b 0x126e758 │ │ │ │ + mcrr2 7, 5, pc, r8, cr9 @ │ │ │ │ + b 0x126e788 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ strbmi r9, [r3], -r4, lsl #20 │ │ │ │ @ instruction: 0x4639465c │ │ │ │ andls r9, fp, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04f950e │ │ │ │ strtmi r0, [r3], r1, lsl #16 │ │ │ │ ldrcc pc, [ip, -lr, asr #4]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ cdpge 12, 0, cr10, cr14, cr11, {0} │ │ │ │ tstls r4, r0, lsl #10 │ │ │ │ strcc lr, [r1, #-4] │ │ │ │ strcc r3, [r4], -r4, lsl #8 │ │ │ │ - ble 0x1def1d0 │ │ │ │ + ble 0x1def200 │ │ │ │ ldmdavs r1!, {r3, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf853683a │ │ │ │ ldrmi r0, [r0], #-37 @ 0xffffffdb │ │ │ │ addeq pc, r0, #67108867 @ 0x4000003 │ │ │ │ tstpeq r3, r1 @ p-variant is OBSOLETE │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ - ldc2 1, cr15, [lr], {153} @ 0x99 │ │ │ │ + stc2 1, cr15, [r6], #612 @ 0x264 │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ - blmi 0x19af4e8 │ │ │ │ + blmi 0x19af518 │ │ │ │ andcc pc, r9, r3, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ ldmdbmi pc, {r0, r1, r3, r4, r5, r7, pc}^ @ │ │ │ │ @ instruction: 0xf8413b01 │ │ │ │ - blcs 0x129d18 │ │ │ │ + blcs 0x129d48 │ │ │ │ svcge 0x0062f47f │ │ │ │ andls r4, r4, #92, 16 @ 0x5c0000 │ │ │ │ ldc2 1, cr15, [ip], {132} @ 0x84 │ │ │ │ ldrb r9, [fp, -r4, lsl #20] │ │ │ │ andeq pc, fp, #111 @ 0x6f │ │ │ │ @ instruction: 0x462ae758 │ │ │ │ @ instruction: 0xf64fe756 │ │ │ │ @@ -276039,56 +276049,56 @@ │ │ │ │ @ instruction: 0xf64faf48 │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0412 │ │ │ │ tstls r2, r0, asr #30 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d21, d13, d0 │ │ │ │ - vaddl.s8 q10, d0, d8 │ │ │ │ + vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ tstls r4, pc, lsr #32 │ │ │ │ @ instruction: 0xf980f04c │ │ │ │ ldr r9, [r2, -r4, lsl #18]! │ │ │ │ ldmdble r7!, {r2, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0x460e461d │ │ │ │ stmib sp, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ strtmi r1, [r8], -r4, lsl #4 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - blx 0xffddbac6 │ │ │ │ - b 0x12ae814 │ │ │ │ + blx 0xff7dbaf6 │ │ │ │ + b 0x12ae844 │ │ │ │ ldmle r6!, {r9, sl}^ │ │ │ │ andne lr, r4, #3620864 @ 0x374000 │ │ │ │ adcsmi r4, r1, #70254592 @ 0x4300000 │ │ │ │ ldrmi sp, [r3], #-36 @ 0xffffffdc │ │ │ │ @ instruction: 0x960e45ba │ │ │ │ eorhi pc, r0, sp, asr #17 │ │ │ │ cmple lr, #-1342177280 @ 0xb0000000 │ │ │ │ stmible sl, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - bl 0xfec085d8 │ │ │ │ - bl 0x19f5a0 │ │ │ │ + bl 0xfec08608 │ │ │ │ + bl 0x19f5d0 │ │ │ │ @ instruction: 0xf84c0c8c │ │ │ │ @ instruction: 0xf84c3c28 │ │ │ │ @ instruction: 0xf84c6c1c │ │ │ │ @ instruction: 0xe77c1c10 │ │ │ │ ldrbmi r9, [ip], -r4, lsl #18 │ │ │ │ andeq pc, r7, #1 │ │ │ │ @ instruction: 0xf0424620 │ │ │ │ ldrbmi r0, [r1], -r8, lsl #4 │ │ │ │ - blx 0xfecdbb22 │ │ │ │ + blx 0xfe6dbb52 │ │ │ │ ldr r2, [r0, r0, lsl #4] │ │ │ │ eorsle r4, r6, #780140544 @ 0x2e800000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strgt lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x460e4655 │ │ │ │ @ instruction: 0x463c4698 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf5051c68 │ │ │ │ @ instruction: 0xf7595580 │ │ │ │ - adcmi pc, ip, #183296 @ 0x2cc00 │ │ │ │ + adcmi pc, ip, #158720 @ 0x26c00 │ │ │ │ streq lr, [r0], -r6, asr #20 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ strbmi r1, [r3], -r6, lsl #4 │ │ │ │ strgt lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ strhtle r4, [r7], -r1 │ │ │ │ addeq lr, ip, sp, lsl #22 │ │ │ │ addsmi r1, sp, #774144 @ 0xbd000 │ │ │ │ @@ -276099,179 +276109,179 @@ │ │ │ │ andeq pc, r1, #1073741825 @ 0x40000001 │ │ │ │ orrvs r4, r6, #154140672 @ 0x9300000 │ │ │ │ ldmle r9!, {r1, r9, sp, lr} │ │ │ │ ldmdami r4, {r0, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ andne lr, r5, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf1839304 │ │ │ │ ldmib sp, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blls 0x222640 │ │ │ │ + blls 0x222670 │ │ │ │ adcsmi lr, fp, #1310720 @ 0x140000 │ │ │ │ @ instruction: 0xf04fbf3c │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ @ instruction: 0xd3a70c00 │ │ │ │ @ instruction: 0xf04fe7b4 │ │ │ │ ldr r0, [pc, r1, lsl #24]! │ │ │ │ svclt 0x00884547 │ │ │ │ stmdaeq r1, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bcd89e │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ str sl, [r7, r2, lsr #30]! │ │ │ │ str r4, [r6, -sp, lsl #12] │ │ │ │ - @ instruction: 0xf858f19d │ │ │ │ - blx 0xfe55ba2c │ │ │ │ + @ instruction: 0xf860f19d │ │ │ │ + blx 0x1f5ba5c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1d9330 │ │ │ │ + blhi 0x1d9360 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r5, lsl r6 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ - @ instruction: 0xf848f199 │ │ │ │ + @ instruction: 0xf850f199 │ │ │ │ svclt 0x00384285 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ adchi pc, sp, r0, asr #32 │ │ │ │ msrcc SPSR_fs, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bvs 0x82e7c0 │ │ │ │ + bvs 0x82e7f0 │ │ │ │ movtcc pc, #33358 @ 0x824e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf1053f01 │ │ │ │ strmi r3, [r7], #-3327 @ 0xfffff301 │ │ │ │ stmdbeq ip, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c56819 │ │ │ │ - b 0x3616c4 │ │ │ │ + b 0x3616f4 │ │ │ │ eorsmi r0, lr, lr, lsl #6 │ │ │ │ stmdbcs r0, {r2, r8, r9, ip, pc} │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ - blls 0x22f900 │ │ │ │ - bcc 0x105a810 │ │ │ │ - bcs 0xfe6da9dc │ │ │ │ + blls 0x22f930 │ │ │ │ + bcc 0x105a840 │ │ │ │ + bcs 0xfe6daa0c │ │ │ │ stmdbcc r4!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc 6, cr4, [pc, #380] @ 0x11e064 │ │ │ │ + ldc 6, cr4, [pc, #380] @ 0x11e094 │ │ │ │ ldrbmi r8, [ip], -r1, ror #22 │ │ │ │ vmax.s8 q10, q15, q8 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf8cd2196 │ │ │ │ tstls r5, r8, lsl r0 │ │ │ │ - blhi 0x1d9534 │ │ │ │ + blhi 0x1d9564 │ │ │ │ @ instruction: 0xf8da2200 │ │ │ │ ldrtmi r0, [r1], -r0 │ │ │ │ @ instruction: 0xf04f4418 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ - blx 0x13da57e │ │ │ │ + blx 0x15da5ae │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf8dad034 │ │ │ │ cdpne 0, 7, cr3, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf8d94401 │ │ │ │ - bne 0xff365f2c │ │ │ │ + bne 0xff365f5c │ │ │ │ andsle r4, r7, r7, lsl #5 │ │ │ │ ldmdble r8!, {r0, r4, r7, r9, lr} │ │ │ │ - bleq 0x15a074 │ │ │ │ + bleq 0x15a0a4 │ │ │ │ @ instruction: 0xf1994631 │ │ │ │ - bllt 0x85cdcc │ │ │ │ + bllt 0x85ce1c │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ strcs fp, [r1], #-3996 @ 0xfffff064 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf603d904 │ │ │ │ strcs r7, [r1], #-1023 @ 0xfffffc01 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ strb r4, [sp, pc, lsr #12] │ │ │ │ stmdale sp, {r0, r4, r7, r9, lr} │ │ │ │ addsmi r1, r3, #798720 @ 0xc3000 │ │ │ │ - b 0x614134 │ │ │ │ + b 0x614164 │ │ │ │ rsble r0, r0, r8, lsl #30 │ │ │ │ - bleq 0x19a3a0 │ │ │ │ + bleq 0x19a3d0 │ │ │ │ svceq 0x0001f1bb │ │ │ │ @ instruction: 0xf1bbd035 │ │ │ │ eorle r0, lr, r2, lsl #30 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - blx 0x20da5ee │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x11df8c @ │ │ │ │ + blx 0xfe2da61e │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x11dfbc @ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ - blhi 0x1d9288 │ │ │ │ + blhi 0x1d92b8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bne 0xff201f68 │ │ │ │ + bne 0xff201f98 │ │ │ │ ldmdale r1, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ svceq 0x0008ea13 │ │ │ │ - bls 0x2d20b0 │ │ │ │ + bls 0x2d20e0 │ │ │ │ ldrtmi r4, [r1], -r3, asr #8 │ │ │ │ - bleq 0x15a0f8 │ │ │ │ + bleq 0x15a128 │ │ │ │ movwls r4, #28691 @ 0x7013 │ │ │ │ - blx 0x195a62a │ │ │ │ - blcs 0x144be4 │ │ │ │ - bls 0x2522b0 │ │ │ │ + blx 0x1b5a65a │ │ │ │ + blcs 0x144c14 │ │ │ │ + bls 0x2522e0 │ │ │ │ svclt 0x008c429a │ │ │ │ @ instruction: 0xf0042100 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ @ instruction: 0x462fd1d6 │ │ │ │ ldrtmi lr, [r1], -lr, lsl #15 │ │ │ │ - blx 0x155a64a │ │ │ │ - bls 0x2d7e94 │ │ │ │ + blx 0x175a67a │ │ │ │ + bls 0x2d7ec4 │ │ │ │ andsmi r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf1999307 │ │ │ │ - blls 0x31cd18 │ │ │ │ + blls 0x31cd68 │ │ │ │ submi lr, r6, #60555264 @ 0x39c0000 │ │ │ │ smmlar r5, r4, r0, r4 │ │ │ │ stmdals r4, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf759462b │ │ │ │ - @ instruction: 0x4604fb19 │ │ │ │ + strmi pc, [r4], -r1, lsl #22 │ │ │ │ @ instruction: 0xd1bf1c42 │ │ │ │ msrcc SPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blls 0x238078 │ │ │ │ + blls 0x2380a8 │ │ │ │ ldmible r5!, {r0, r1, r7, r9, lr} │ │ │ │ strtmi r9, [fp], -r4, lsl #18 │ │ │ │ stmdbcc r1, {r1, r4, r5, r9, sl, lr} │ │ │ │ ldc 0, cr11, [sp], #36 @ 0x24 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7594ff0 │ │ │ │ - ldrmi fp, [ip], -r3, lsl #22 │ │ │ │ + ldrmi fp, [ip], -fp, ror #21 │ │ │ │ msrcc SPSR_fs, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bvs 0x7c4450 │ │ │ │ + bvs 0x7c4480 │ │ │ │ @ instruction: 0xd1a3428a │ │ │ │ adcmi r6, r2, #368640 @ 0x5a000 │ │ │ │ ldmdbne r6!, {r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xe79d621e │ │ │ │ - mvncc pc, sp, asr #4 │ │ │ │ + tstpmi r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #4 │ │ │ │ + rsbmi pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf16712e7 │ │ │ │ svclt 0x0000ff85 │ │ │ │ ... │ │ │ │ - eorseq r4, r5, r4, lsr #25 │ │ │ │ + ldrsbteq r4, [r5], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ - blmi 0xfec2faec │ │ │ │ + blmi 0xfec2fb1c │ │ │ │ @ instruction: 0x4605b0b1 │ │ │ │ @ instruction: 0x932f681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ mrcls 6, 1, r4, cr12, cr7, {0} │ │ │ │ ldrsbtls pc, [r4], #141 @ 0x8d @ │ │ │ │ - blcs 0x138118 │ │ │ │ + blcs 0x138148 │ │ │ │ tstphi r9, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ svccs 0x000f808b │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - ldrbtvc pc, [pc], #1537 @ 0x11e0c0 @ │ │ │ │ + ldrbtvc pc, [pc], #1537 @ 0x11e0f0 @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ vshr.u64 d24, d10, #58 │ │ │ │ andcs r0, r0, #738197504 @ 0x2c000000 │ │ │ │ andls r9, fp, #603979776 @ 0x24000000 │ │ │ │ cmnle r9, r0, lsl #22 │ │ │ │ tstpne r0, #24 @ p-variant is OBSOLETE │ │ │ │ @@ -276286,18 +276296,18 @@ │ │ │ │ addsmi r1, sp, #27648 @ 0x6c00 │ │ │ │ stmmi pc, {r0, r2, r3, r4, r5, r6, fp, ip, lr, pc} @ │ │ │ │ svcne 0x0070ee1d │ │ │ │ stmdapl r3, {r1, r3, r8, ip, pc}^ │ │ │ │ subpl r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf1988109 │ │ │ │ - vmax.f32 d31, d14, d3 │ │ │ │ + vmax.f32 d31, d14, d11 │ │ │ │ vqdmlal.s , d0, d0[2] │ │ │ │ pkhbtmi r2, r3, r6, lsl #7 │ │ │ │ - blcs 0x138194 │ │ │ │ + blcs 0x1381c4 │ │ │ │ @ instruction: 0xf418d06e │ │ │ │ @ instruction: 0xf0401f80 │ │ │ │ @ instruction: 0xf0188251 │ │ │ │ svclt 0x00180f10 │ │ │ │ @ instruction: 0xf00046c2 │ │ │ │ @ instruction: 0xf0078269 │ │ │ │ @ instruction: 0xf0070307 │ │ │ │ @@ -276317,31 +276327,31 @@ │ │ │ │ ldmdavs r7, {r3, r4, r5, sp, pc} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x461d80f9 │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf18ba812 │ │ │ │ ldmdals sl!, {r2, r3, r4, r5, r6, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf195a912 │ │ │ │ - andcc pc, r1, sp, ror pc @ │ │ │ │ + andcc pc, r1, r5, lsl #31 │ │ │ │ mvnshi pc, #0 │ │ │ │ andscc lr, ip, #3620864 @ 0x374000 │ │ │ │ addsmi r9, lr, #229376 @ 0x38000 │ │ │ │ andsne pc, r0, r1 │ │ │ │ - bl 0x1f821e8 │ │ │ │ + bl 0x1f82218 │ │ │ │ vaddl.s8 q8, d0, d2 │ │ │ │ - blls 0x4fec78 │ │ │ │ - beq 0x95a2bc │ │ │ │ + blls 0x4feca8 │ │ │ │ + beq 0x95a2ec │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f83d1 │ │ │ │ mcrls 3, 0, r3, cr9, cr15, {7} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ sbcs r9, r3, sl, lsr r3 │ │ │ │ - blx 0xffada74c │ │ │ │ + blx 0xffada77c │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x11e1d8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x11e208 @ │ │ │ │ ldmdavs sl, {r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicshi pc, fp, #64 @ 0x40 │ │ │ │ eorslt r4, r1, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -276351,75 +276361,75 @@ │ │ │ │ movwcs pc, #51917 @ 0xcacd @ │ │ │ │ strb r6, [r5, r3]! │ │ │ │ movweq pc, #28679 @ 0x7007 @ │ │ │ │ andeq pc, r3, #7 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ vsubw.u8 , , d13 │ │ │ │ @ instruction: 0xf5b00380 │ │ │ │ - b 0x11f6020 │ │ │ │ + b 0x11f6050 │ │ │ │ movwls r0, #49922 @ 0xc302 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ tstphi r4, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ nopeq {8} │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf1ba8089 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - blcs 0x13f07c │ │ │ │ + blcs 0x13f0ac │ │ │ │ rschi pc, r4, #0 │ │ │ │ @ instruction: 0xf0484657 │ │ │ │ strbmi r0, [r2], r0, lsr #6 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ - blvc 0xf598d0 │ │ │ │ + blvc 0xf59900 │ │ │ │ addpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ - bl 0xfe9afb3c │ │ │ │ + bl 0xfe9afb6c │ │ │ │ ldrtmi r0, [r9], -fp, lsl #14 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - blvc 0x1d989c │ │ │ │ - bls 0x442a6c │ │ │ │ - @ instruction: 0xf99ef199 │ │ │ │ + blvc 0x1d98cc │ │ │ │ + bls 0x442a9c │ │ │ │ + @ instruction: 0xf9a6f199 │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ orrhi pc, r3, #0 │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ adcsmi r8, ip, #805306376 @ 0x30000008 │ │ │ │ rsbshi pc, fp, #192 @ 0xc0 │ │ │ │ svceq 0x0020f01a │ │ │ │ subshi pc, r4, #0 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bne 0xffc78308 │ │ │ │ + bne 0xffc78338 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0x83bbf200 │ │ │ │ vmulne.f64 d25, d1, d11 │ │ │ │ strtmi r9, [r9], #-2569 @ 0xfffff5f7 │ │ │ │ svclt 0x00084313 │ │ │ │ andle r4, r8, fp, lsl #12 │ │ │ │ @ instruction: 0xf10b9809 │ │ │ │ strmi r3, [fp], #-1023 @ 0xfffffc01 │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ andsmi r1, r3, fp, lsl sl │ │ │ │ - bls 0x46ced4 │ │ │ │ + bls 0x46cf04 │ │ │ │ andls r4, r1, #40, 12 @ 0x2800000 │ │ │ │ andls r9, r0, #57344 @ 0xe000 │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ @ instruction: 0x4604f993 │ │ │ │ @ instruction: 0xf64fe0f1 │ │ │ │ vrsra.s64 d18, d28, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64faedf │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ - blls 0xfc9e60 │ │ │ │ + blls 0xfc9e90 │ │ │ │ stmib sp, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d24, d13, d3 │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ movwcs r0, #47 @ 0x2f │ │ │ │ stmib sp, {r8, ip, pc}^ │ │ │ │ strls r6, [r2, -r6, lsl #18] │ │ │ │ tstls r9, r1, lsl #6 │ │ │ │ cdp2 0, 9, cr15, cr0, cr11, {2} │ │ │ │ strb r9, [r3], r9, lsl #18 │ │ │ │ @ instruction: 0xf1834806 │ │ │ │ @@ -276428,41 +276438,41 @@ │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ vmax.s8 q10, q15, q1 │ │ │ │ vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r7, {r1, r2, r4, r7, r9, sp} │ │ │ │ - blcs 0x12f414 │ │ │ │ + blcs 0x12f444 │ │ │ │ teqphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ svcne 0x0010f01a │ │ │ │ svclt 0x00044653 │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ nopeq {74} @ 0x4a │ │ │ │ svcge 0x0070f43f │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x4653993a │ │ │ │ ldrtmi r9, [r8], -r0, lsl #2 │ │ │ │ - bls 0x42fc04 │ │ │ │ + bls 0x42fc34 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf912f199 │ │ │ │ + @ instruction: 0xf91af199 │ │ │ │ @ instruction: 0x460342b8 │ │ │ │ @ instruction: 0xf104bf02 │ │ │ │ ldmdbne fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ addsle r4, sl, r9, lsl r6 │ │ │ │ mrrcne 10, 11, r4, r8, cr2 │ │ │ │ ldmdapl r5, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ rscshi pc, r4, #0 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @ instruction: 0xf9f0f7ff │ │ │ │ @ instruction: 0xf9f6f15f │ │ │ │ stccs 3, cr2, [r0, #-68] @ 0xffffffbc │ │ │ │ vhadd.u8 d22, d0, d3 │ │ │ │ - blmi 0xfebbea68 │ │ │ │ - bls 0x3ad7c4 │ │ │ │ + blmi 0xfebbea98 │ │ │ │ + bls 0x3ad7f4 │ │ │ │ stccs 0, cr5, [r0, #-628] @ 0xfffffd8c │ │ │ │ svcge 0x0006f47f │ │ │ │ @ instruction: 0xf18448a7 │ │ │ │ @ instruction: 0xe701f8b5 │ │ │ │ movweq pc, #459 @ 0x1cb @ │ │ │ │ stccs 3, cr9, [r0, #-36] @ 0xffffffdc │ │ │ │ addshi pc, lr, r0 │ │ │ │ @@ -276471,24 +276481,24 @@ │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ movwls r1, #47339 @ 0xb8eb │ │ │ │ eorsle r2, sp, r0, lsl #20 │ │ │ │ svceq 0x0020f01a │ │ │ │ msrhi SPSR_fsxc, r0 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bls 0x397044 │ │ │ │ + bls 0x397074 │ │ │ │ stmdbne r1!, {r0, sl, fp, ip, sp}^ │ │ │ │ - b 0x1c2844 │ │ │ │ + b 0x1c2874 │ │ │ │ addmi r0, r5, #5 │ │ │ │ adchi pc, r2, #64, 4 │ │ │ │ andeq lr, fp, #0, 22 │ │ │ │ - bcc 0x182c58 │ │ │ │ + bcc 0x182c88 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ vqsub.s8 d4, d16, d1 │ │ │ │ - bls 0xfbeb30 │ │ │ │ + bls 0xfbeb60 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi sl, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ strtmi r9, [r8], -sp, lsl #22 │ │ │ │ movwge lr, #2509 @ 0x9cd │ │ │ │ @@ -276500,54 +276510,54 @@ │ │ │ │ stccs 3, cr9, [r0, #-36] @ 0xffffffdc │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf8cdd157 │ │ │ │ strbmi sl, [r2], ip, lsr #32 │ │ │ │ stmibne r1!, {r0, r3, r9, fp, ip, pc} │ │ │ │ streq lr, [r6, #-2562] @ 0xfffff5fe │ │ │ │ - b 0x383880 │ │ │ │ + b 0x3838b0 │ │ │ │ movwls r7, #13282 @ 0x33e2 │ │ │ │ - blne 0x1385168 │ │ │ │ + blne 0x1385198 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #6 │ │ │ │ andeq lr, fp, #3620864 @ 0x374000 │ │ │ │ - @ instruction: 0xf890f199 │ │ │ │ + @ instruction: 0xf898f199 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vqsub.s8 q12, q7, q11 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ - blne 0x1e672f4 │ │ │ │ + blne 0x1e67324 │ │ │ │ ldmdavs fp, {r1, r6, r8, fp, ip} │ │ │ │ vpmin.s8 , q15, q1 │ │ │ │ vqdmlal.s , d0, d0[5] │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ vqsub.s8 d4, d16, d10 │ │ │ │ - blls 0x47ef60 │ │ │ │ + blls 0x47ef90 │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ cdpne 3, 6, cr10, cr3, cr0, {0} │ │ │ │ @ instruction: 0x46194413 │ │ │ │ @ instruction: 0xf8a0f7ff │ │ │ │ - bmi 0x1aefcd8 │ │ │ │ + bmi 0x1aefd08 │ │ │ │ ldmdapl r3, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x17e950 │ │ │ │ - blcs 0x132624 │ │ │ │ + blcc 0x17e980 │ │ │ │ + blcs 0x132654 │ │ │ │ stclne 0, cr13, [r2], #-480 @ 0xfffffe20 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr10, cr15, {1} │ │ │ │ streq pc, [pc], -r8 │ │ │ │ @ instruction: 0xf43f2e02 │ │ │ │ - blmi 0x1949ec8 │ │ │ │ + blmi 0x1949ef8 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r9, [fp], #-2570 @ 0xfffff5f6 │ │ │ │ ldmpl r5, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf74f4628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr10, cr15, {3} @ │ │ │ │ vst1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf74f4100 │ │ │ │ - qasxmi pc, r8, fp @ │ │ │ │ - mcr2 7, 0, pc, cr2, cr5, {2} @ │ │ │ │ + strtmi pc, [r8], -r3, lsr #30 │ │ │ │ + stc2l 7, cr15, [sl, #340]! @ 0x154 │ │ │ │ strbmi lr, [r2], r0, ror #12 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ streq pc, [r0, #-26]! @ 0xffffffe6 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ stmdbls r9, {r1, r5, r6, r9, sl, fp, ip} │ │ │ │ @@ -276556,332 +276566,332 @@ │ │ │ │ andmi r9, fp, lr, lsl #4 │ │ │ │ cdpne 5, 5, cr9, cr12, cr15, {0} │ │ │ │ adcmi r2, r2, #32, 6 @ 0x80000000 │ │ │ │ ldrcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ smlalbthi pc, r5, r0, r0 @ │ │ │ │ @ instruction: 0xf1c29a0f │ │ │ │ ldmdbne pc, {r0, r8, r9} @ │ │ │ │ - blne 0x1645184 │ │ │ │ - blls 0x5249cc │ │ │ │ + blne 0x16451b4 │ │ │ │ + blls 0x5249fc │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x57eca4 │ │ │ │ + blls 0x57ecd4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdals pc, {r2, r3, r4, r7, r8, pc} @ │ │ │ │ @ instruction: 0xf1691b73 │ │ │ │ - bls 0x41e974 │ │ │ │ + bls 0x41e9a4 │ │ │ │ movwls r1, #10267 @ 0x281b │ │ │ │ @ instruction: 0xf1419b3a │ │ │ │ movwls r0, #256 @ 0x100 │ │ │ │ ldrbmi r4, [r3], -r0, lsr #12 │ │ │ │ ldrtmi r9, [r9], -r3, lsl #2 │ │ │ │ - @ instruction: 0xf810f199 │ │ │ │ + @ instruction: 0xf818f199 │ │ │ │ addmi r4, r4, #3145728 @ 0x300000 │ │ │ │ svcge 0x0054f43f │ │ │ │ vmovne r4, r8, s7, s8 │ │ │ │ ldmdapl r4, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ andhi pc, sl, #0 │ │ │ │ @ instruction: 0x46394618 │ │ │ │ @ instruction: 0xf8f2f7ff │ │ │ │ @ instruction: 0xf8f8f15f │ │ │ │ stccs 3, cr2, [r0], {17} │ │ │ │ vhadd.u8 d22, d0, d3 │ │ │ │ - blmi 0xbfe86c │ │ │ │ - bls 0x3ad5c0 │ │ │ │ + blmi 0xbfe89c │ │ │ │ + bls 0x3ad5f0 │ │ │ │ stccs 0, cr5, [r0], {156} @ 0x9c │ │ │ │ mcrge 4, 0, pc, cr8, cr15, {3} @ │ │ │ │ @ instruction: 0xf8cde700 │ │ │ │ ldrb sl, [fp, #56] @ 0x38 │ │ │ │ @ instruction: 0xf1834826 │ │ │ │ @ instruction: 0xe782ffb3 │ │ │ │ strtmi r1, [r8], -r9, ror #28 │ │ │ │ @ instruction: 0xf7584421 │ │ │ │ - @ instruction: 0xf028fff9 │ │ │ │ + @ instruction: 0xf028ffe1 │ │ │ │ @ instruction: 0xf0431310 │ │ │ │ stmdacs r0, {r4, r9, fp} │ │ │ │ stcge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf8d6f15f │ │ │ │ - bls 0x3b1264 │ │ │ │ + bls 0x3b1294 │ │ │ │ andscs r5, r1, #10158080 @ 0x9b0000 │ │ │ │ - blcs 0x136604 │ │ │ │ + blcs 0x136634 │ │ │ │ addhi pc, r8, r0, asr #6 │ │ │ │ - blcc 0x170e64 │ │ │ │ + blcc 0x170e94 │ │ │ │ subspl r9, r3, sl, lsl #18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ ldrb sl, [fp], r3, ror #27 │ │ │ │ strmi r4, [r2], -r3, asr #4 │ │ │ │ svcpl 0x0080f5bb │ │ │ │ andeq lr, r5, r3, lsl #20 │ │ │ │ tsteq r6, r4, lsl #22 │ │ │ │ streq lr, [r6, #-2563] @ 0xfffff5fd │ │ │ │ smlatbeq r5, r1, fp, lr │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ @ instruction: 0xf7ff5280 │ │ │ │ mcrrne 12, 1, pc, r3, cr15 @ │ │ │ │ - blne 0x1e0e2b0 │ │ │ │ - beq 0x55a75c │ │ │ │ + blne 0x1e0e2e0 │ │ │ │ + beq 0x55a78c │ │ │ │ @ instruction: 0xf47f181d │ │ │ │ @ instruction: 0xf15fad7e │ │ │ │ stmdbmi r7, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, ip, #2560 @ 0xa00 │ │ │ │ andvs r5, r2, fp, lsl #18 │ │ │ │ vldrle d18, [sp, #-0] │ │ │ │ tstpl fp, r1, lsl #22 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe6b3adbb │ │ │ │ ldrt r4, [ip], r2, asr #13 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ - strdeq r1, [r0], r2 │ │ │ │ + addeq r1, r0, r2, asr #17 │ │ │ │ vmax.s8 q10, q15, q1 │ │ │ │ vbic.i32 d19, #201326592 @ 0x0c000000 │ │ │ │ - blls 0xfa84d4 │ │ │ │ + blls 0xfa8504 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ movwls r6, #2306 @ 0x902 │ │ │ │ ldmdavs r8!, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi r9, [r5], #-2572 @ 0xfffff5f4 │ │ │ │ @ instruction: 0xf1984628 │ │ │ │ - strmi pc, [r2], -sp, lsl #31 │ │ │ │ + @ instruction: 0x4602ff95 │ │ │ │ @ instruction: 0xf0001c46 │ │ │ │ - bne 0xc7ec64 │ │ │ │ + bne 0xc7ec94 │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ ldrpl lr, [sl, #-2581] @ 0xfffff5eb │ │ │ │ orrhi pc, pc, r0, asr #32 │ │ │ │ - bne 0xff5b8798 │ │ │ │ + bne 0xff5b87c8 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, sl, #1769472 @ 0x1b0000 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - mvncc pc, sp, asr #4 │ │ │ │ + tstpmi r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adccc pc, r4, r2, asr #12 │ │ │ │ + sbcscc pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d23 │ │ │ │ @ instruction: 0xf167226a │ │ │ │ @ instruction: 0xf10bfc4f │ │ │ │ - b 0xfe26b6d8 │ │ │ │ + b 0xfe26b708 │ │ │ │ andsmi r0, sl, r6, lsl #4 │ │ │ │ mvnvc lr, #36864 @ 0x9000 │ │ │ │ subsle r4, ip, sl, lsl r3 │ │ │ │ movweq pc, #61450 @ 0xf00a @ │ │ │ │ svclt 0x00022b02 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf43fc310 │ │ │ │ @ instruction: 0xf15fae82 │ │ │ │ stmibmi fp!, {r0, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ andscs r9, r6, #2560 @ 0xa00 │ │ │ │ andvs r5, r2, fp, lsl #18 │ │ │ │ vstmiale r1!, {d2-d1} │ │ │ │ - mrc2 6, 1, pc, cr8, cr1, {7} │ │ │ │ + mcr2 6, 1, pc, cr0, cr1, {7} @ │ │ │ │ @ instruction: 0xf14919a0 │ │ │ │ addmi r0, r3, #0, 24 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ - blls 0x515504 │ │ │ │ + blls 0x515534 │ │ │ │ ldrsbtge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - bls 0x4c9fbc │ │ │ │ + bls 0x4c9fec │ │ │ │ nopeq {66} @ 0x42 │ │ │ │ str r4, [fp, #1682] @ 0x692 │ │ │ │ @ instruction: 0xf04a993a │ │ │ │ tstls r0, r0, lsl r3 │ │ │ │ stmdbls r9, {r3, r5, r9, sl, lr} │ │ │ │ - bne 0x1984f78 │ │ │ │ + bne 0x1984fa8 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff2ef198 │ │ │ │ + @ instruction: 0xff36f198 │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xf15fad9d │ │ │ │ strmi pc, [r6], -r1, lsr #16 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff6834 │ │ │ │ - bmi 0xfe5dc7b4 │ │ │ │ + bmi 0xfe5dc7e4 │ │ │ │ eorsvs r9, r4, sl, lsl #18 │ │ │ │ - blcs 0x1348bc │ │ │ │ - blcc 0x195eac │ │ │ │ - blcs 0x1328c4 │ │ │ │ + blcs 0x1348ec │ │ │ │ + blcc 0x195edc │ │ │ │ + blcs 0x1328f4 │ │ │ │ stcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ - blne 0xf98010 │ │ │ │ + blne 0xf98040 │ │ │ │ @ instruction: 0xf7ff1928 │ │ │ │ - ldrb pc, [pc, #-2051]! @ 0x11df85 @ │ │ │ │ + ldrb pc, [pc, #-2051]! @ 0x11dfb5 @ │ │ │ │ orrpl pc, r0, r3, asr #11 │ │ │ │ movwne lr, #63949 @ 0xf9cd │ │ │ │ @ instruction: 0xfffcf7fe │ │ │ │ - blls 0x544bd4 │ │ │ │ + blls 0x544c04 │ │ │ │ addpl pc, r0, #700448768 @ 0x29c00000 │ │ │ │ ldmne pc, {r0, r2, r3, sl, lr} @ │ │ │ │ movwcs lr, #1391 @ 0x56f │ │ │ │ tstcc r0, #3358720 @ 0x334000 │ │ │ │ - blls 0xfd8058 │ │ │ │ + blls 0xfd8088 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi sl, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf814f7ff │ │ │ │ - bls 0x4cb3fc │ │ │ │ + bls 0x4cb42c │ │ │ │ mvnscc pc, #-1073741822 @ 0xc0000002 │ │ │ │ ldrmi r9, [r3], #-2313 @ 0xfffff6f7 │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ movwle r4, #17058 @ 0x42a2 │ │ │ │ addsmi r9, ip, #15360 @ 0x3c00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr12, cr15, {5} │ │ │ │ - bls 0xfd80a0 │ │ │ │ + bls 0xfd80d0 │ │ │ │ streq lr, [fp], #-2980 @ 0xfffff45c │ │ │ │ stmib sp, {r0, r5, r6, sl, fp, ip}^ │ │ │ │ - blne 0x1dc6fe4 │ │ │ │ + blne 0x1dc7014 │ │ │ │ @ instruction: 0xf169463b │ │ │ │ ldmdane r2, {}^ @ │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andls r9, r3, r2, lsl #4 │ │ │ │ - bls 0x4b0018 │ │ │ │ + bls 0x4b0048 │ │ │ │ @ instruction: 0xfff2f7fe │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ stmdbls sl, {r0, r1, r3, r5, r6, r9, fp, lr} │ │ │ │ addmi r5, r3, #5439488 @ 0x530000 │ │ │ │ @ instruction: 0xe781dcb3 │ │ │ │ @ instruction: 0xf8cd462f │ │ │ │ ldrt r8, [r7], #56 @ 0x38 │ │ │ │ movwls r1, #39619 @ 0x9ac3 │ │ │ │ movweq lr, #11116 @ 0x2b6c │ │ │ │ movwls r9, #47631 @ 0xba0f │ │ │ │ @ instruction: 0xf0439b0e │ │ │ │ - bcs 0x11f4a8 │ │ │ │ + bcs 0x11f4d8 │ │ │ │ adchi pc, r2, r0 │ │ │ │ - blvc 0x1899eac │ │ │ │ + blvc 0x1899edc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #34603008 @ 0x2100000 │ │ │ │ - bls 0x43011c │ │ │ │ - blvc 0x1d9e74 │ │ │ │ - mrc2 1, 5, pc, cr4, cr8, {4} │ │ │ │ + bls 0x43014c │ │ │ │ + blvc 0x1d9ea4 │ │ │ │ + mrc2 1, 5, pc, cr12, cr8, {4} │ │ │ │ adcsmi r4, r8, #3145728 @ 0x300000 │ │ │ │ stcge 4, cr15, [r6, #508]! @ 0x1fc │ │ │ │ movwls r9, #2874 @ 0xb3a │ │ │ │ stmdbls r9, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ tstpne r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ - bne 0x198508c │ │ │ │ + bne 0x19850bc │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - mcr2 1, 5, pc, cr2, cr8, {4} @ │ │ │ │ + mcr2 1, 5, pc, cr10, cr8, {4} @ │ │ │ │ svclt 0x001c3001 │ │ │ │ mvnscc pc, r4, lsl #2 │ │ │ │ @ instruction: 0xf47f1949 │ │ │ │ @ instruction: 0xf15ead23 │ │ │ │ - blls 0x4de6c0 │ │ │ │ + blls 0x4de6f0 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ sbcseq r4, r9, #6291456 @ 0x600000 │ │ │ │ adchi pc, sp, r0, asr #2 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff7ef7fe │ │ │ │ stmdbls sl, {r0, r1, r2, r6, r9, fp, lr} │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ - blcs 0x1349e8 │ │ │ │ + blcs 0x134a18 │ │ │ │ svcge 0x0069f73f │ │ │ │ - ldc 7, cr14, [pc, #216] @ 0x11e97c │ │ │ │ + ldc 7, cr14, [pc, #216] @ 0x11e9ac │ │ │ │ @ instruction: 0xf04f7b40 │ │ │ │ - bls 0x42b8a8 │ │ │ │ + bls 0x42b8d8 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0xf04a4620 │ │ │ │ @ instruction: 0xf0420320 │ │ │ │ stc 2, cr0, [sp, #8] │ │ │ │ @ instruction: 0xf1987b02 │ │ │ │ - @ instruction: 0x4603fe75 │ │ │ │ + @ instruction: 0x4603fe7d │ │ │ │ @ instruction: 0xf47f4284 │ │ │ │ stmdals pc, {r0, r2, r5, r6, r9, sl, fp, sp, pc} @ │ │ │ │ @ instruction: 0xf1691b72 │ │ │ │ movwls r0, #37120 @ 0x9100 │ │ │ │ ldmdals sl!, {r1, r4, fp, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ mrsls r9, R9_usr │ │ │ │ ldrmi r2, [r9], -r0, lsl #4 │ │ │ │ ldrtmi r9, [sl], -r2, lsl #4 │ │ │ │ @ instruction: 0xff12f7fe │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ ldreq r9, [r1, ip, lsl #20] │ │ │ │ stcge 5, cr15, [r2, #252]! @ 0xfc │ │ │ │ ldrtmi r9, [r9], -r9, lsl #16 │ │ │ │ - mcr2 1, 4, pc, cr10, cr8, {4} @ │ │ │ │ - ldc 5, cr14, [pc, #624] @ 0x11eb74 │ │ │ │ + mrc2 1, 4, pc, cr2, cr8, {4} │ │ │ │ + ldc 5, cr14, [pc, #624] @ 0x11eba4 │ │ │ │ @ instruction: 0xf04f7b28 │ │ │ │ - bls 0x42b908 │ │ │ │ + bls 0x42b938 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ ldrbmi r4, [r3], -r0, lsr #12 │ │ │ │ - blvc 0x1d9f4c │ │ │ │ - mcr2 1, 2, pc, cr8, cr8, {4} @ │ │ │ │ + blvc 0x1d9f7c │ │ │ │ + mrc2 1, 2, pc, cr0, cr8, {4} │ │ │ │ addmi r4, r4, #3145728 @ 0x300000 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr8, cr15, {3} │ │ │ │ - bcs 0x14516c │ │ │ │ + bcs 0x14519c │ │ │ │ str sp, [r7, #463] @ 0x1cf │ │ │ │ andeq lr, r5, sl, asr sl │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {3} │ │ │ │ @ instruction: 0x46219b3a │ │ │ │ movwls r9, #2572 @ 0xa0c │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1986902 │ │ │ │ - @ instruction: 0x4602fe33 │ │ │ │ + @ instruction: 0x4602fe3b │ │ │ │ andsle r1, r8, r3, asr #24 │ │ │ │ ldrcc pc, [ip, -lr, asr #4]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ strt r4, [r7], r2, asr #13 │ │ │ │ str r9, [lr, -pc]! │ │ │ │ str r4, [r5], #-1730 @ 0xfffff93e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrsbtls pc, [ip], -sp @ │ │ │ │ @ instruction: 0x4653933a │ │ │ │ - strbt r9, [pc], #-3593 @ 0x11e970 │ │ │ │ + strbt r9, [pc], #-3593 @ 0x11e9a0 │ │ │ │ ldrsbtge pc, [r8], -sp @ │ │ │ │ stmdals r9, {r2, r3, r5, r6, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4639 │ │ │ │ - bmi 0x45e59c │ │ │ │ + bmi 0x45e5cc │ │ │ │ ldmdapl r3, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe6c1aef4 │ │ │ │ @ instruction: 0xf77f2d00 │ │ │ │ stccc 14, cr10, [r1, #-764] @ 0xfffffd04 │ │ │ │ stccs 0, cr5, [r0, #-340] @ 0xfffffeac │ │ │ │ ldcge 4, cr15, [ip], {127} @ 0x7f │ │ │ │ @ instruction: 0xf19ce514 │ │ │ │ - svclt 0x0000fab7 │ │ │ │ + svclt 0x0000fabf │ │ │ │ ... │ │ │ │ - ldrhteq r4, [r5], -r4 │ │ │ │ + eorseq r4, r5, r4, ror #25 │ │ │ │ muleq r0, r4, r0 │ │ │ │ @ instruction: 0xf77f2c00 │ │ │ │ stccc 14, cr10, [r1], {171} @ 0xab │ │ │ │ stccs 0, cr5, [r0], {84} @ 0x54 │ │ │ │ stcge 4, cr15, [r8], {127} @ 0x7f │ │ │ │ strtmi lr, [r1], -r0, lsl #10 │ │ │ │ mcr2 7, 7, pc, cr0, cr14, {7} @ │ │ │ │ mcr2 1, 7, pc, cr6, cr14, {2} @ │ │ │ │ @ instruction: 0x9c0a491a │ │ │ │ stmdbpl fp, {r0, r4, r9, sp} │ │ │ │ - blcs 0x1369e4 │ │ │ │ + blcs 0x136a14 │ │ │ │ mrcge 7, 1, APSR_nzcv, cr10, cr15, {1} │ │ │ │ mcrne 6, 3, lr, cr1, cr6, {4} │ │ │ │ strtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - ldc2l 7, cr15, [r2, #352]! @ 0x160 │ │ │ │ + ldc2l 7, cr15, [sl, #352] @ 0x160 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ strbmi sl, [r0], -fp, asr #30 │ │ │ │ - mrrc2 1, 8, pc, r4, cr11 @ │ │ │ │ + mrrc2 1, 8, pc, ip, cr11 @ │ │ │ │ vmax.s8 d20, d13, d1 │ │ │ │ - vshr.s64 d20, d12, #64 │ │ │ │ + vmla.i d20, d16, d0[3] │ │ │ │ @ instruction: 0xf04b002f │ │ │ │ udiv pc, pc, fp │ │ │ │ - mvncc pc, sp, asr #4 │ │ │ │ + tstpmi r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adccc pc, r4, r2, asr #12 │ │ │ │ + sbcscc pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ @ instruction: 0xf167322b │ │ │ │ vpmax.s8 d31, d29, d25 │ │ │ │ - vmla.f d19, d16, d0[4] │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ - blmi 0x21eaf0 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ + blmi 0x21eb20 │ │ │ │ rscscs pc, sp, #64, 4 │ │ │ │ - blx 0xfe85afd8 │ │ │ │ + blx 0xfe85b008 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - eorseq r4, r5, ip, asr #25 │ │ │ │ - eorseq r4, r5, r0, asr #25 │ │ │ │ + ldrshteq r4, [r5], -ip │ │ │ │ + ldrshteq r4, [r5], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75c50 │ │ │ │ + bl 0xfec75c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fe0 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ umulllt r2, r4, r6, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ cmple r4, r0, lsl #22 │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @@ -276889,36 +276899,36 @@ │ │ │ │ mvnsvc pc, r1, lsl #12 │ │ │ │ tstpeq fp, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r4, r0, lsl #18 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r1, r3, r6, r9, sl, fp, ip} │ │ │ │ stmdale ip!, {r1, r3, r4, r7, r9, lr} │ │ │ │ - bne 0x17eb694 │ │ │ │ + bne 0x17eb6c4 │ │ │ │ stmdale r8!, {r2, r3, r4, r7, r9, lr} │ │ │ │ cdp 13, 1, cr4, cr13, cr13, {1} │ │ │ │ @ instruction: 0x46060f70 │ │ │ │ mrrcne 8, 2, r5, sl, cr11 │ │ │ │ orrlt r5, r3, #42 @ 0x2a │ │ │ │ tstls r2, r0, lsr #12 │ │ │ │ @ instruction: 0xff5cf7fe │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0x1e63b958 │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strtmi r1, [r0], -r2 │ │ │ │ - stc2 7, cr15, [sl, #-356]! @ 0xfffffe9c │ │ │ │ + ldc2 7, cr15, [r2, #-356] @ 0xfffffe9c │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ ldc2l 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ - blmi 0x9452d8 │ │ │ │ - blcs 0x13513c │ │ │ │ + blmi 0x945308 │ │ │ │ + blcs 0x13516c │ │ │ │ ldmdbmi lr, {r1, r3, r4, r5, r8, sl, fp, ip, lr, pc} │ │ │ │ orrpl r3, fp, r1, lsl #22 │ │ │ │ ldmdami sp, {r0, r1, r3, r4, r6, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1839202 │ │ │ │ - bls 0x1ddf90 │ │ │ │ + bls 0x1ddfc0 │ │ │ │ @ instruction: 0xf15ee005 │ │ │ │ @ instruction: 0xf04ffe59 │ │ │ │ tstcs r6, #-268435441 @ 0xf000000f │ │ │ │ ldrmi r6, [r0], -r3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -276931,200 +276941,200 @@ │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ adcle r2, r3, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ movwcs sp, #1436 @ 0x59c │ │ │ │ tstls r0, r2, lsl #12 │ │ │ │ - sbcmi pc, r0, sp, asr #4 │ │ │ │ + rscsmi pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ smlabtcc r1, sp, r9, lr │ │ │ │ - blx 0xfe15ac70 │ │ │ │ + blx 0xfe15aca0 │ │ │ │ str r9, [pc, r2, lsl #18] │ │ │ │ - ldc2 6, cr15, [ip], {241} @ 0xf1 │ │ │ │ + stc2 6, cr15, [r4], {241} @ 0xf1 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strbtcc pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrmi fp, [r4], r9, lsl #1 │ │ │ │ andls r1, r3, #1248 @ 0x4e0 │ │ │ │ adcsmi r6, r2, #2228224 @ 0x220000 │ │ │ │ strmi sp, [r7], -r6, lsl #6 │ │ │ │ mrrcne 6, 8, r4, r0, cr0 │ │ │ │ - bne 0x11703b8 │ │ │ │ + bne 0x11703e8 │ │ │ │ ldmdble r0, {r0, r1, r2, r3, r7, r9, lr} │ │ │ │ mcr2 1, 0, pc, cr8, cr14, {2} @ │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ andcs r3, ip, #255 @ 0xff │ │ │ │ andlt r6, r9, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0138ff0 │ │ │ │ subsle r0, r3, r2, lsl #28 │ │ │ │ ldrbcc pc, [pc, ip, lsl #2]! @ │ │ │ │ adcsmi r4, sl, #195035136 @ 0xba00000 │ │ │ │ - bls 0x5d3b54 │ │ │ │ - blne 0xff13055c │ │ │ │ + bls 0x5d3b84 │ │ │ │ + blne 0xff13058c │ │ │ │ mvnle r4, #144, 4 │ │ │ │ @ instruction: 0xf10007da │ │ │ │ strmi r8, [r0, #288] @ 0x120 │ │ │ │ stmibmi pc!, {r2, r3, r4, r6, r7, fp, ip, lr, pc} @ │ │ │ │ svcvc 0x0070ee1d │ │ │ │ strmi r9, [r9], r4, lsl #14 │ │ │ │ mrrcne 9, 12, r5, r0, cr10 @ │ │ │ │ - bcs 0x133300 │ │ │ │ + bcs 0x133330 │ │ │ │ msrhi CPSR_s, r0 │ │ │ │ eorscc pc, ip, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ qadd16mi r9, r9, r2 │ │ │ │ stmdavs r0, {r0, r2, ip, pc} │ │ │ │ - bl 0x305404 │ │ │ │ + bl 0x305434 │ │ │ │ strbmi r0, [r0], #-3072 @ 0xfffff400 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe25b26e │ │ │ │ + blx 0xfe45b29e │ │ │ │ movtcc pc, #33358 @ 0x824e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrrne 0, 13, r8, r3, cr2 │ │ │ │ addshi pc, pc, r0 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fe9206 │ │ │ │ - bls 0x2de6a4 │ │ │ │ + bls 0x2de6d4 │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stmdavs r3!, {r1, r4, r6, r7, r9, fp, ip} │ │ │ │ addsmi r4, sl, #154140672 @ 0x9300000 │ │ │ │ - blls 0x20eaa8 │ │ │ │ - bcc 0x11b048 │ │ │ │ + blls 0x20ead8 │ │ │ │ + bcc 0x11b078 │ │ │ │ vmul.i8 , , │ │ │ │ - vmla.f d19, d16, d0[4] │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d31 │ │ │ │ - vmla.i d20, d16, d0[6] │ │ │ │ - blmi 0xfe51ed0c │ │ │ │ + vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ + blmi 0xfe51ed3c │ │ │ │ adcmi pc, r2, #64, 4 │ │ │ │ @ instruction: 0xf98ef167 │ │ │ │ @ instruction: 0xf10007d9 │ │ │ │ svcls 0x00038081 │ │ │ │ ldrtmi r3, [sl], r1, lsl #30 │ │ │ │ orrle r4, pc, #-1610612725 @ 0xa000000b │ │ │ │ - bne 0xfe145478 │ │ │ │ + bne 0xfe1454a8 │ │ │ │ stmle fp, {r7, r8, sl, lr} │ │ │ │ cdp 15, 1, cr4, cr13, cr6, {4} │ │ │ │ ssub16mi r2, r1, r0 │ │ │ │ ldrtmi r9, [r9], r4, lsl #4 │ │ │ │ mrrcne 8, 11, r5, r0, cr10 │ │ │ │ - bcs 0x132e64 │ │ │ │ + bcs 0x132e94 │ │ │ │ sbcshi pc, r2, r0 │ │ │ │ subcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andls r9, r7, #49152 @ 0xc000 │ │ │ │ - bcs 0x138ce0 │ │ │ │ + bcs 0x138d10 │ │ │ │ addmi fp, sp, #24, 30 @ 0x60 │ │ │ │ addshi pc, r1, r0, asr #1 │ │ │ │ eorscc pc, ip, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ movweq lr, #22989 @ 0x59cd │ │ │ │ - bls 0x1f0554 │ │ │ │ + bls 0x1f0584 │ │ │ │ strbmi r6, [r0], #-2048 @ 0xfffff800 │ │ │ │ - blx 0xbdb322 │ │ │ │ - blls 0x2b04c4 │ │ │ │ + blx 0xddb352 │ │ │ │ + blls 0x2b04f4 │ │ │ │ suble r1, ip, r0, asr ip │ │ │ │ stmdavs r8, {r0, r2, r8, fp, ip, pc} │ │ │ │ - bne 0x6f8d4c │ │ │ │ + bne 0x6f8d7c │ │ │ │ addmi r4, pc, #196083712 @ 0xbb00000 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ teqle r9, #339738624 @ 0x14400000 │ │ │ │ tstcc r1, r3, lsl #30 │ │ │ │ strmi r1, [fp, #3017] @ 0xbc9 │ │ │ │ - blls 0x314db0 │ │ │ │ + blls 0x314de0 │ │ │ │ ldmdavs fp, {r0, r1, r8, fp, ip, pc} │ │ │ │ svclt 0x00182b00 │ │ │ │ vhsub.s8 d4, d16, d13 │ │ │ │ @ instruction: 0x464080b8 │ │ │ │ - stc2 7, cr15, [r8], #-352 @ 0xfffffea0 │ │ │ │ + ldc2 7, cr15, [r0], {88} @ 0x58 │ │ │ │ strmi r2, [r5], -r0, lsl #4 │ │ │ │ tsteq r8, r6, lsl #22 │ │ │ │ @ instruction: 0xf7594640 │ │ │ │ - bl 0x2ddd28 │ │ │ │ + bl 0x2ddcf8 │ │ │ │ strbmi r0, [r0], -r8, lsl #2 │ │ │ │ ldc2 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ tsteq fp, sl, lsl #22 │ │ │ │ @ instruction: 0xf0454658 │ │ │ │ @ instruction: 0xf7590248 │ │ │ │ - bl 0x3ddd10 │ │ │ │ + bl 0x3ddce0 │ │ │ │ ldrbmi r0, [r8], -fp, lsl #2 │ │ │ │ stc2 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf8599a04 │ │ │ │ - blcs 0x12ad34 │ │ │ │ + blcs 0x12ad64 │ │ │ │ adchi pc, ip, r0, asr #6 │ │ │ │ - blcc 0x185144 │ │ │ │ + blcc 0x185174 │ │ │ │ andcc pc, r1, r9, asr #16 │ │ │ │ ldrbmi fp, [r8], -fp, lsl #2 │ │ │ │ ldmdami r5, {r0, r1, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blx 0xfffdb352 │ │ │ │ + blx 0xfffdb382 │ │ │ │ @ instruction: 0xe7264658 │ │ │ │ strtmi r9, [sl], -r3, lsl #18 │ │ │ │ @ instruction: 0xf19a4440 │ │ │ │ - @ instruction: 0xf15efadd │ │ │ │ + @ instruction: 0xf15efae5 │ │ │ │ movwcs pc, #52515 @ 0xcd23 @ │ │ │ │ @ instruction: 0xf04f6003 │ │ │ │ @ instruction: 0xe7e13bff │ │ │ │ cdp 8, 1, cr4, cr13, cr10, {2} │ │ │ │ smlsdxls r4, r0, pc, r7 @ │ │ │ │ stmibpl r2, {r0, r7, r9, sl, lr}^ │ │ │ │ bicpl r1, r1, r1, asr ip │ │ │ │ rsble r2, r7, r0, lsl #20 │ │ │ │ vst2.8 {d25,d27}, [pc], r3 │ │ │ │ andcs r5, r0, r0, lsl #5 │ │ │ │ @ instruction: 0xf7ff9305 │ │ │ │ - blls 0x29cf60 │ │ │ │ + blls 0x29cf90 │ │ │ │ eorsle r1, fp, r7, asr #24 │ │ │ │ ldrcc pc, [ip, -lr, asr #4]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ @ instruction: 0xf0439a03 │ │ │ │ strtmi r0, [r9], -r2, lsl #6 │ │ │ │ @ instruction: 0xf8d79705 │ │ │ │ strbtmi ip, [r0], #-0 │ │ │ │ - bl 0x342da4 │ │ │ │ + bl 0x342dd4 │ │ │ │ @ instruction: 0xf19a000c │ │ │ │ - vpmin.s8 d31, d30, d17 │ │ │ │ + vpmin.s8 d31, d30, d25 │ │ │ │ vqdmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0x46022396 │ │ │ │ - blcs 0x138e24 │ │ │ │ + blcs 0x138e54 │ │ │ │ mrrcne 1, 4, sp, r1, cr10 │ │ │ │ svcge 0x0034f47f │ │ │ │ stmdals r3, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andeq lr, r5, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0x0c00eb08 │ │ │ │ @ instruction: 0xf4bf4562 │ │ │ │ ldrtmi sl, [r7], -r7, ror #30 │ │ │ │ strls r4, [r5, #-1699] @ 0xfffff95d │ │ │ │ ldrmi r4, [r4], -r6, ror #12 │ │ │ │ movwls r2, #25856 @ 0x6500 │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ - blx 0xfecdcb4a │ │ │ │ - b 0x126f8bc │ │ │ │ + blx 0xfe6dcb7a │ │ │ │ + b 0x126f8ec │ │ │ │ mvnsle r0, r0, lsl #10 │ │ │ │ ldrtmi r4, [lr], -r9, lsr #12 │ │ │ │ movwpl lr, #23005 @ 0x59dd │ │ │ │ stmdbcs r0, {r2, r3, r4, r6, r9, sl, lr} │ │ │ │ svcge 0x0050f43f │ │ │ │ stc2l 1, cr15, [ip], {94} @ 0x5e │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ stmdami r0!, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ svcvc 0x0070ee1d │ │ │ │ strmi r9, [r1], r4, lsl #14 │ │ │ │ mrrcne 9, 12, r5, r1, cr2 @ │ │ │ │ - bcs 0x133520 │ │ │ │ + bcs 0x133550 │ │ │ │ mcrge 4, 7, pc, cr2, cr15, {3} @ │ │ │ │ movwls r4, #22556 @ 0x581c │ │ │ │ stc2l 1, cr15, [r4, #520] @ 0x208 │ │ │ │ ldrb r9, [fp], r5, lsl #22 │ │ │ │ stmib sp, {r0, r3, r4, fp, lr}^ │ │ │ │ @ instruction: 0xf182e305 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -277132,29 +277142,29 @@ │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [pc], r3, lsr #30 │ │ │ │ movwls r4, #22547 @ 0x5813 │ │ │ │ ldc2 1, cr15, [r2, #520]! @ 0x208 │ │ │ │ ldr r9, [r1, r5, lsl #22] │ │ │ │ strtmi r9, [r9], -r6 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ - bls 0x2de470 │ │ │ │ - bne 0x1b98d14 │ │ │ │ + bls 0x2de4a0 │ │ │ │ + bne 0x1b98d44 │ │ │ │ andeq lr, r5, r8, lsl #22 │ │ │ │ @ instruction: 0xf7fe9206 │ │ │ │ - bls 0x2de460 │ │ │ │ + bls 0x2de490 │ │ │ │ vmin.s8 q15, , q6 │ │ │ │ - vmla.f d19, d16, d0[4] │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d31 │ │ │ │ - vmla.i d20, d16, d0[6] │ │ │ │ - blmi 0x21ef3c │ │ │ │ + vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ + blmi 0x21ef6c │ │ │ │ addmi pc, lr, #64, 4 │ │ │ │ @ instruction: 0xf876f167 │ │ │ │ - blx 0x205ca50 │ │ │ │ + blx 0x1a5ca80 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - ldrsbteq r4, [r5], -r8 │ │ │ │ + eorseq r4, r5, r8, lsl #26 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ stmdbcs r0, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ addshi pc, sp, r0 │ │ │ │ mvnsvc pc, r1, lsl #12 │ │ │ │ tstpeq fp, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ vrhadd.s8 , q7, │ │ │ │ @@ -277168,80 +277178,80 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcc r4, #6000 @ 0x1770 │ │ │ │ addsmi r1, r8, #372736 @ 0x5b000 │ │ │ │ ldrblt sp, [r0, #2290]! @ 0x8f2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - bmi 0x1270748 │ │ │ │ + bmi 0x1270778 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ svccs 0x00124606 │ │ │ │ @ instruction: 0xf10358d3 │ │ │ │ andle r0, pc, r1, lsl #4 │ │ │ │ andle r2, sp, r3, lsl pc │ │ │ │ eorle r2, pc, r4, lsl #30 │ │ │ │ cmppl sl, sp, lsr r9 │ │ │ │ rsble r2, r8, r0, lsl #22 │ │ │ │ svclt 0x00c22a00 │ │ │ │ cmppl r3, sl, lsr sl │ │ │ │ ldcle 3, cr2, [sp], {-0} │ │ │ │ - blx 0xddcae4 │ │ │ │ + blx 0x7dcb14 │ │ │ │ cmppl r2, r7, lsr r8 │ │ │ │ subsle r2, r4, r0, lsl #22 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstls r1, r0, lsr r6 │ │ │ │ - mrc2 7, 0, pc, cr12, cr8, {2} │ │ │ │ + mcr2 7, 0, pc, cr4, cr8, {2} @ │ │ │ │ @ instruction: 0xf06f9901 │ │ │ │ stmdacs r0, {r0, r2, r4, r8, r9} │ │ │ │ - bmi 0xd53430 │ │ │ │ - bcs 0x13548c │ │ │ │ + bmi 0xd53460 │ │ │ │ + bcs 0x1354bc │ │ │ │ stmdbmi lr!, {r1, r3, r5, r6, r7, r8, sl, fp, ip, lr, pc} │ │ │ │ cmppl sl, r1, lsl #20 │ │ │ │ stmdami sp!, {r1, r5, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1839301 │ │ │ │ - blls 0x19db1c │ │ │ │ + blls 0x19db4c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ cmppl r2, r5, lsr #16 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstls r1, r0, lsr r6 │ │ │ │ - ldc2l 7, cr15, [r8, #352]! @ 0x160 │ │ │ │ + stc2l 7, cr15, [r0, #352]! @ 0x160 │ │ │ │ stmdblt r8, {r0, r8, fp, ip, pc} │ │ │ │ ldrb r4, [ip, r3, lsl #12] │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ tstls r1, r4, lsl #4 │ │ │ │ ldrtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - blx 0xfe8db5f8 │ │ │ │ + blx 0xfeadb628 │ │ │ │ mcrr2 0, 1, pc, r0, cr3 @ │ │ │ │ strmi r9, [r3], -r1, lsl #18 │ │ │ │ bicle r2, ip, r0, lsl #16 │ │ │ │ andls r1, r1, r2, ror lr │ │ │ │ @ instruction: 0x46304411 │ │ │ │ - blx 0x8dcd14 │ │ │ │ + blx 0x2dcd44 │ │ │ │ ldmdbpl sl, {r0, r1, r4, r8, r9, fp, lr}^ │ │ │ │ strb r9, [r4, r1, lsl #22] │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r8, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1981830 │ │ │ │ - @ instruction: 0xf013fa85 │ │ │ │ + @ instruction: 0xf013fa8d │ │ │ │ strmi pc, [r3], -r7, lsr #24 │ │ │ │ stmdami ip, {r0, r2, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1829101 │ │ │ │ stmdbls r1, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #1956 @ 0x7a4 │ │ │ │ stmdami r8, {r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1829301 │ │ │ │ - blmi 0x29e378 │ │ │ │ - blls 0x175558 │ │ │ │ + blmi 0x29e3a8 │ │ │ │ + blls 0x175588 │ │ │ │ stmdami r4, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1829101 │ │ │ │ stmdbls r1, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7b8 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -277252,111 +277262,111 @@ │ │ │ │ @ instruction: 0x46814bbb │ │ │ │ ldrmi r4, [r4], -r8, lsl #13 │ │ │ │ subscs r2, r8, #0, 2 │ │ │ │ ldmdavs fp, {r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf18a0300 │ │ │ │ @ instruction: 0xf197ed28 │ │ │ │ - addeq pc, r6, r3, ror pc @ │ │ │ │ + addeq pc, r6, fp, ror pc @ │ │ │ │ svcmi 0x0080f5b6 │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ stccs 6, cr4, [r0], {128} @ 0x80 │ │ │ │ sbchi pc, lr, r0 │ │ │ │ eormi r1, r3, #1840 @ 0x730 │ │ │ │ sbchi pc, r4, r0, asr #32 │ │ │ │ tstcs r2, r8, lsl #20 │ │ │ │ @ instruction: 0xf19b4640 │ │ │ │ - @ instruction: 0xf013fb8d │ │ │ │ + @ instruction: 0xf013fb95 │ │ │ │ @ instruction: 0x4603fbdd │ │ │ │ svcpl 0x0080f510 │ │ │ │ adchi pc, r5, r0, lsl #1 │ │ │ │ - @ instruction: 0xff58f197 │ │ │ │ + @ instruction: 0xff60f197 │ │ │ │ vpadd.i8 d25, d14, d1 │ │ │ │ vmlal.s , d0, d0[5] │ │ │ │ mrcne 2, 2, r2, cr9, cr6, {4} │ │ │ │ mvnsvc pc, #3145728 @ 0x300000 │ │ │ │ submi r4, r0, #16777216 @ 0x1000000 │ │ │ │ vhadd.u32 d20, d15, d1 │ │ │ │ addsmi r0, r9, #738197504 @ 0x2c000000 │ │ │ │ pkhbtmi r6, sl, r2, lsl #16 │ │ │ │ sasxmi fp, r9, r8 │ │ │ │ strmi r1, [fp], r8, asr #28 │ │ │ │ mulls r4, r0, r2 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ - bne 0x15ab8a8 │ │ │ │ + bne 0x15ab8d8 │ │ │ │ vqsub.s8 d4, d16, d4 │ │ │ │ svcmi 0x009980a3 │ │ │ │ svceq 0x0070ee1d │ │ │ │ andpl pc, r0, #620756992 @ 0x25000000 │ │ │ │ andls r9, r6, r5, lsl #4 │ │ │ │ mrrcne 8, 3, r5, r1, cr10 │ │ │ │ - bcs 0x1331a4 │ │ │ │ + bcs 0x1331d4 │ │ │ │ addshi pc, r9, r0 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf41580c5 │ │ │ │ ldrmi r4, [r7], -r0, lsl #5 │ │ │ │ rscshi pc, r3, r0 │ │ │ │ @ instruction: 0xf0c04553 │ │ │ │ vhadd.s8 d24, d30, d26 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs lr, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf0004426 │ │ │ │ @ instruction: 0xf415813c │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ teqcs r2, #0, 10 │ │ │ │ - blvc 0xfe1da778 │ │ │ │ + blvc 0xfe1da7a8 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ stc 6, cr4, [sp, #356] @ 0x164 │ │ │ │ @ instruction: 0xf1987b02 │ │ │ │ - adcsmi pc, r0, #323584 @ 0x4f000 │ │ │ │ + adcsmi pc, r0, #356352 @ 0x57000 │ │ │ │ cmpphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ vst1.8 {d20-d22}, [r3 :256], r1 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0xf19b461a │ │ │ │ - strmi pc, [r3], -r1, ror #21 │ │ │ │ + strmi pc, [r3], -r9, ror #21 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ addsmi r8, lr, #-1073741807 @ 0xc0000011 │ │ │ │ cmpphi sl, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r0], -r5, lsl #22 │ │ │ │ @ instruction: 0xf4139e04 │ │ │ │ - b 0x14f6f40 │ │ │ │ + b 0x14f6f70 │ │ │ │ svclt 0x000c3363 │ │ │ │ subcs r2, r9, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #16387 @ 0x4003 @ │ │ │ │ tstmi sl, #637534208 @ 0x26000000 │ │ │ │ @ instruction: 0xf7594631 │ │ │ │ - @ instruction: 0x4631f9df │ │ │ │ + ldrtmi pc, [r1], -r7, asr #19 @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ eorcs pc, r8, fp, lsl #20 │ │ │ │ cdp2 1, 2, cr15, cr0, cr0, {1} │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ msrcc (UNDEF: 108), pc │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ bicvs r6, r3, r3, asr #2 │ │ │ │ @ instruction: 0xf04f6104 │ │ │ │ - blmi 0x1a9e218 │ │ │ │ + blmi 0x1a9e248 │ │ │ │ ldmpl fp, {r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x19bf680 │ │ │ │ + bmi 0x19bf6b0 │ │ │ │ stmdbls r6, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0x1332dc │ │ │ │ + blcs 0x13330c │ │ │ │ addhi pc, r2, r0 │ │ │ │ andpl pc, r8, r9, lsr #11 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf74f3810 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64fd07c │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtle r0, [r6], #-1112 @ 0xfffffba8 │ │ │ │ - bmi 0x1670a44 │ │ │ │ - bls 0x8f9200 │ │ │ │ + bmi 0x1670a74 │ │ │ │ + bls 0x8f9230 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xf0400200 │ │ │ │ ldrmi r8, [r8], -pc, lsl #2 │ │ │ │ tstcs r0, r1, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -277365,29 +277375,29 @@ │ │ │ │ andsmi r4, ip, r3, ror r2 │ │ │ │ svcge 0x0036f47f │ │ │ │ strmi pc, [r0], #1045 @ 0x415 │ │ │ │ svcge 0x0032f43f │ │ │ │ tstpeq r5, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ stmdami r7, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1829307 │ │ │ │ - blls 0x31e164 │ │ │ │ + blls 0x31e194 │ │ │ │ @ instruction: 0xf04ae760 │ │ │ │ @ instruction: 0x4605fedf │ │ │ │ sbcsle r2, r3, r0, lsl #16 │ │ │ │ eorcs r4, r4, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf17a002f │ │ │ │ @ instruction: 0x4628f897 │ │ │ │ - @ instruction: 0xf916f758 │ │ │ │ + @ instruction: 0xf8fef758 │ │ │ │ @ instruction: 0xf04a4628 │ │ │ │ strtmi pc, [r3], -pc, asr #29 │ │ │ │ cdpne 7, 6, cr14, cr1, cr3, {6} │ │ │ │ ldrbmi r1, [r1], #-2272 @ 0xfffff720 │ │ │ │ - @ instruction: 0xf9ccf758 │ │ │ │ + @ instruction: 0xf9b4f758 │ │ │ │ rsble r2, sp, r0, lsl #16 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ svcpl 0x0080f415 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ ldmdavs lr, {r0, r1, r9, sp} │ │ │ │ strb r4, [pc, -r6, lsr #8] │ │ │ │ @@ -277409,21 +277419,21 @@ │ │ │ │ stmdbeq sp!, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xe72f2332 │ │ │ │ @ instruction: 0xf183481e │ │ │ │ ldrb pc, [r9, -sp, asr #18]! @ │ │ │ │ andpl pc, r8, r9, lsr #11 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf74f3810 │ │ │ │ - @ instruction: 0xf5a9f86b │ │ │ │ + @ instruction: 0xf5a9f853 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ - @ instruction: 0xff30f754 │ │ │ │ + @ instruction: 0xff18f754 │ │ │ │ movwls lr, #30581 @ 0x7775 │ │ │ │ - blls 0x230b40 │ │ │ │ + blls 0x230b70 │ │ │ │ @ instruction: 0xf75818e1 │ │ │ │ - teqplt r8, #2179072 @ p-variant is OBSOLETE @ 0x214000 │ │ │ │ + teqplt r8, #1785856 @ p-variant is OBSOLETE @ 0x1b4000 │ │ │ │ eorscc pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ subcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [r6], #-1363 @ 0xfffffaad │ │ │ │ subsle r6, r6, r1, lsl r8 │ │ │ │ @@ -277437,75 +277447,75 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ tstpeq r5, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ stmdals r6, {r1, r3, r4, r5, r8, fp, lr} │ │ │ │ - bcs 0x13534c │ │ │ │ - bcc 0x1968dc │ │ │ │ - bcs 0x133354 │ │ │ │ + bcs 0x13537c │ │ │ │ + bcc 0x19690c │ │ │ │ + bcs 0x133384 │ │ │ │ svcge 0x0043f47f │ │ │ │ movwls r4, #18486 @ 0x4836 │ │ │ │ @ instruction: 0xf900f183 │ │ │ │ ldr r9, [ip, -r4, lsl #22]! │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ vst1.8 {d20-d22}, [r3 :256], r1 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0xf19b461a │ │ │ │ - strmi pc, [r3], -sp, asr #19 │ │ │ │ + @ instruction: 0x4603f9d5 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf013aeec │ │ │ │ strmi pc, [r4], -r1, ror #20 │ │ │ │ strtmi fp, [r3], -pc, lsl #7 │ │ │ │ vaba.s8 q15, q15, q6 │ │ │ │ vqdmlal.s , d0, d0[2] │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blls 0x28b9dc │ │ │ │ + blls 0x28ba0c │ │ │ │ vst1.16 {d20-d22}, [r3], r0 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0x4631461a │ │ │ │ - @ instruction: 0xf9b4f19b │ │ │ │ + @ instruction: 0xf9bcf19b │ │ │ │ mcrrne 6, 0, r4, r1, cr3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ - blx 0x135b3d8 │ │ │ │ + blx 0x135b408 │ │ │ │ strtmi r4, [r3], -r4, lsl #12 │ │ │ │ stmdbcs r0, {r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - bls 0x293b44 │ │ │ │ + bls 0x293b74 │ │ │ │ strb r4, [lr, r0, asr #12]! │ │ │ │ movweq pc, #45167 @ 0xb06f @ │ │ │ │ mcrrne 7, 11, lr, r7, cr12 │ │ │ │ @ instruction: 0xf06fd013 │ │ │ │ stccs 3, cr0, [r0, #-84] @ 0xffffffac │ │ │ │ @ instruction: 0x4659d0b6 │ │ │ │ movwls r4, #17968 @ 0x4630 │ │ │ │ @ instruction: 0xf9eaf7fe │ │ │ │ str r9, [pc, r4, lsl #22]! │ │ │ │ - blx 0xcdb40c │ │ │ │ + blx 0xcdb43c │ │ │ │ ldrbmi r4, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ strtmi pc, [r3], -r1, ror #19 │ │ │ │ andls lr, r4, r6, lsr #15 │ │ │ │ @ instruction: 0xf9e4f15e │ │ │ │ - blcs 0x5793e4 │ │ │ │ + blcs 0x579414 │ │ │ │ stmdals r4, {r0, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ - blx 0x8db42c │ │ │ │ + blx 0x8db45c │ │ │ │ strb r4, [r2, r3, lsl #12]! │ │ │ │ - ldc2 1, cr15, [r4, #620] @ 0x26c │ │ │ │ - mvncc pc, sp, asr #4 │ │ │ │ + ldc2 1, cr15, [ip, #620] @ 0x26c │ │ │ │ + tstpmi r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andpl pc, r0, sp, asr #4 │ │ │ │ + eorspl pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf1665299 │ │ │ │ @ instruction: 0xf6f0fdb9 │ │ │ │ - svclt 0x0000ffbf │ │ │ │ + svclt 0x0000ffa7 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ - eorseq r4, r5, r8, ror #25 │ │ │ │ + eorseq r4, r5, r8, lsl sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mrc 15, 0, r4, cr13, cr12, {1} │ │ │ │ addlt r6, r4, r0, ror pc │ │ │ │ ldmibpl fp!, {r2, r9, sl, lr} │ │ │ │ @@ -277526,258 +277536,258 @@ │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ @ instruction: 0xf8d0d1f1 │ │ │ │ @ instruction: 0xf1b88018 │ │ │ │ suble r0, r0, r0, lsl #30 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - @ instruction: 0xf948f19b │ │ │ │ + @ instruction: 0xf950f19b │ │ │ │ @ instruction: 0xf9c8f013 │ │ │ │ tstlt r0, #5242880 @ 0x500000 │ │ │ │ - blcs 0x135b80 │ │ │ │ - blcc 0x196990 │ │ │ │ + blcs 0x135bb0 │ │ │ │ + blcc 0x1969c0 │ │ │ │ ldrhlt r5, [r3, #-27]! @ 0xffffffe5 │ │ │ │ andlt r4, r4, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdami sl, {r4, r5, r6, r7, r8, pc} │ │ │ │ - blx 0x205bac0 │ │ │ │ + blx 0x205baf0 │ │ │ │ ldmdami r8, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf83cf183 │ │ │ │ andlt r4, r4, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460281f0 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ movweq pc, #4548 @ 0x11c4 @ │ │ │ │ movwls r4, #13379 @ 0x3443 │ │ │ │ - @ instruction: 0xf816f759 │ │ │ │ + @ instruction: 0xfffef758 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf842f7fe │ │ │ │ strtmi r9, [r0], -r3, lsl #18 │ │ │ │ - blx 0xedd4f0 │ │ │ │ + blx 0xedd520 │ │ │ │ ldmibpl fp!, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vstrle d2, [r9, #-0] │ │ │ │ @ instruction: 0x51bb3b01 │ │ │ │ @ instruction: 0xf06fb113 │ │ │ │ bfi r0, r5, (invalid: 10:7) │ │ │ │ @ instruction: 0xf1834803 │ │ │ │ @ instruction: 0xe7f8f813 │ │ │ │ - @ instruction: 0xff36f6f0 │ │ │ │ + @ instruction: 0xff1ef6f0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec7672c │ │ │ │ + bl 0xfec7675c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5632d4 │ │ │ │ + blmi 0x563304 │ │ │ │ strmi fp, [r4], -r5, lsr #1 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf18a0300 │ │ │ │ stmdage r1, {r1, r2, r3, r4, r7, r9, fp, sp, lr, pc} │ │ │ │ - blx 0x1d5bafa │ │ │ │ + blx 0x1d5bb2a │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf16a4620 │ │ │ │ @ instruction: 0xf192fa39 │ │ │ │ - strtmi pc, [r1], -fp, lsr #25 │ │ │ │ - blx 0x95bb0e │ │ │ │ + @ instruction: 0x4621fcb3 │ │ │ │ + blx 0x95bb3e │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe8dbb16 │ │ │ │ + blx 0xfe8dbb46 │ │ │ │ @ instruction: 0xf16aa801 │ │ │ │ andcs pc, r1, sp, lsr fp @ │ │ │ │ - @ instruction: 0xf9a6f192 │ │ │ │ + @ instruction: 0xf9aef192 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec76784 │ │ │ │ + bl 0xfec767b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x16a34ec │ │ │ │ + bmi 0x16a351c │ │ │ │ movwcs fp, #137 @ 0x89 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdavs r2, {r9} │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ - blcs 0x2e71f4 │ │ │ │ + blcs 0x2e7224 │ │ │ │ ldm pc, {r0, r2, fp, ip, lr, pc}^ @ │ │ │ │ cdppl 0, 2, cr15, cr6, cr3, {0} │ │ │ │ strbeq r3, [r2], #-1028 @ 0xfffffbfc │ │ │ │ movwcs r5, #16388 @ 0x4004 │ │ │ │ ldrmi r9, [r9], -r1, lsl #4 │ │ │ │ stmdage r3, {r0, r9, sp} │ │ │ │ - ldrbcs pc, [r4], fp, asr #12 @ │ │ │ │ + strcc pc, [r4], -fp, asr #12 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf19b9600 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sl, r1, #3, 26 @ 0xc0 │ │ │ │ tstcs r4, r1, lsl #6 │ │ │ │ stmdage r4, {r2, r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf19b9600 │ │ │ │ - bge 0x25e698 │ │ │ │ + bge 0x25e6e8 │ │ │ │ strtmi r6, [r9], -r3, ror #17 │ │ │ │ - adcspl pc, r0, sp, asr #4 │ │ │ │ + rscpl pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf940f046 │ │ │ │ @ instruction: 0xf7ff6820 │ │ │ │ stmvs r3, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldrbcs pc, [r4, #1600] @ 0x640 @ │ │ │ │ + strcc pc, [r4, #-1600] @ 0xfffff9c0 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - bcs 0x2a6f70 │ │ │ │ + bcs 0x2a6fa0 │ │ │ │ ldm pc, {r0, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ mrrcmi 0, 0, pc, r1, cr2 @ │ │ │ │ - blpl 0x192d7a8 │ │ │ │ + blpl 0x192d7d8 │ │ │ │ stmvs r3, {r1, r2, r4, r6} │ │ │ │ - strbpl pc, [r4, #-589] @ 0xfffffdb3 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f360 │ │ │ │ + ldrbpl pc, [r4, #-589]! @ 0xfffffdb3 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f390 │ │ │ │ eorsle r2, r6, r1, lsl #22 │ │ │ │ @ instruction: 0xd12a2b02 │ │ │ │ - addspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + sbcpl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ stmvs r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldrpl pc, [r8, #-589]! @ 0xfffffdb3 │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f37c │ │ │ │ + strbpl pc, [r8, #-589]! @ 0xfffffdb3 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f3ac │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ tstle ip, r2, lsl #22 │ │ │ │ - rsbpl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + addspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ stmvs r3, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - strbpl pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f398 │ │ │ │ + ldrbpl pc, [r8, #-589]! @ 0xfffffdb3 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f3c8 │ │ │ │ andsle r2, r5, r1, lsl #22 │ │ │ │ tstle lr, r2, lsl #22 │ │ │ │ - addspl pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + sbcpl pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vaba.s8 d30, d29, d28 │ │ │ │ - vbic.i32 d21, #786432 @ 0x000c0000 │ │ │ │ + vmls.f d21, d0, d0[7] │ │ │ │ @ instruction: 0xf64b052f │ │ │ │ - @ instruction: 0xf2c026d4 │ │ │ │ + vsubhn.i16 d19, q0, q2 │ │ │ │ stmvs r3, {r4, r5, r9, sl} │ │ │ │ @ instruction: 0xf64be7a9 │ │ │ │ - @ instruction: 0xf2c026d4 │ │ │ │ + vsubhn.i16 d19, q0, q2 │ │ │ │ @ instruction: 0xe7a40630 │ │ │ │ - subspl pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + addpl pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vabd.s8 d30, d29, d24 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ str r0, [r3, pc, lsr #4]! │ │ │ │ - adcpl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + sbcspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vaba.s8 d30, d29, d14 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vrshr.s64 d21, d8, #64 │ │ │ │ ldr r0, [r9, pc, lsr #4] │ │ │ │ - adcpl pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + sbcspl pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vaba.s8 d30, d29, d4 │ │ │ │ - vsubl.s8 , d16, d8 │ │ │ │ + vrshr.s64 d21, d24, #64 │ │ │ │ str r0, [pc, pc, lsr #4] │ │ │ │ - addpl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + adcspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vabd.s8 d30, d29, d10 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ str r0, [r5, pc, lsr #4] │ │ │ │ - rsbspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + adcpl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x0000e780 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec768f0 │ │ │ │ + bl 0xfec76920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fd8 │ │ │ │ - bmi 0x173431c │ │ │ │ + bmi 0x173434c │ │ │ │ strmi fp, [r5], -r8, lsl #1 │ │ │ │ ldmdavs r2, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @ instruction: 0xf8d30200 │ │ │ │ @ instruction: 0xf64f7280 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ stmdbcs r6, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andsle r6, sl, fp, lsl r8 │ │ │ │ @ instruction: 0xdd562900 │ │ │ │ mrrcle 9, 4, r2, sp, cr0 @ │ │ │ │ addscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - blcs 0x136888 │ │ │ │ + blcs 0x1368b8 │ │ │ │ @ instruction: 0x4621d15c │ │ │ │ @ instruction: 0xf7224628 │ │ │ │ - @ instruction: 0x2c08fb99 │ │ │ │ + @ instruction: 0x2c08fb81 │ │ │ │ stccs 13, cr13, [fp], {77} @ 0x4d │ │ │ │ strtmi sp, [r8], -ip │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf822f7fc │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - blcs 0x15f2f8 │ │ │ │ + blcs 0x15f328 │ │ │ │ strcs sp, [r6], -r2, ror #2 │ │ │ │ - blx 0xfe35d3e6 │ │ │ │ + blx 0x1d5d416 │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ rscle r2, ip, r0, lsl #22 │ │ │ │ mrc2 7, 2, pc, cr6, cr13, {7} │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ stmdacs r0, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdbge r2, {r0, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ andeq lr, r2, sp, asr #19 │ │ │ │ andeq lr, r4, sp, asr #19 │ │ │ │ @ instruction: 0xf1962004 │ │ │ │ - stmdbge r2, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r2, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r0, #4 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1962302 │ │ │ │ - vmax.f32 d31, d21, d17 │ │ │ │ + vmax.f32 d31, d21, d25 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0x46300396 │ │ │ │ @ instruction: 0xf18b681f │ │ │ │ - strtmi pc, [r3], -r9, ror #16 │ │ │ │ + @ instruction: 0x4623f871 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ vmin.s8 d20, d13, d24 │ │ │ │ - vmvn.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s q11, d0, d0[7] │ │ │ │ andls r0, r1, #-268435454 @ 0xf0000002 │ │ │ │ - andsvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + subvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf9dcf19b │ │ │ │ - blcs 0x1596b4 │ │ │ │ + @ instruction: 0xf9e4f19b │ │ │ │ + blcs 0x1596e4 │ │ │ │ @ instruction: 0x4626d134 │ │ │ │ - blx 0x13dd462 │ │ │ │ + blx 0xddd492 │ │ │ │ stccs 7, cr14, [r2], {179} @ 0xb3 │ │ │ │ @ instruction: 0xe7bdddb1 │ │ │ │ teqle r8, r0, lsl #22 │ │ │ │ @ instruction: 0xf7222641 │ │ │ │ - str pc, [sl, r1, asr #22]! │ │ │ │ + str pc, [sl, r9, lsr #22]! │ │ │ │ biccs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x141864 │ │ │ │ + blcs 0x141894 │ │ │ │ @ instruction: 0xf64fd09b │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r4, #1050] @ 0x41a │ │ │ │ @ instruction: 0x46224633 │ │ │ │ vmax.s8 d20, d13, d25 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf04a002f │ │ │ │ usad8 sl, r5, ip │ │ │ │ biccs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x141894 │ │ │ │ + blcs 0x1418c4 │ │ │ │ @ instruction: 0xf64fd095 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [lr, #1051] @ 0x41b │ │ │ │ strb r4, [r5, r6, lsr #12]! │ │ │ │ @ instruction: 0xf64f460e │ │ │ │ vqdmlal.s q9, d16, d0[2] │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bicsle r2, r6, r0, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x45d4de │ │ │ │ + blx 0xffe5d50c │ │ │ │ @ instruction: 0x2641e775 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ stcle 8, cr2, [r9, #-0] │ │ │ │ stcle 8, cr2, [r6], {64} @ 0x40 │ │ │ │ mvnvs pc, #-536870908 @ 0xe0000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @@ -277795,36 +277805,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strbvs pc, [r0, #590]! @ 0x24e @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ ldrsbls pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ - beq 0x19bfd0 │ │ │ │ + beq 0x19c000 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ - bl 0x2779d4 │ │ │ │ + bl 0x277a04 │ │ │ │ @ instruction: 0xf815010a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #30 │ │ │ │ - ldccs 12, cr3, [pc], #-4 @ 0x11f8d0 │ │ │ │ + ldccs 12, cr3, [pc], #-4 @ 0x11f900 │ │ │ │ @ instruction: 0xf16ad80c │ │ │ │ msrne (UNDEF: 98), sp │ │ │ │ - ldreq pc, [pc], #-4 @ 0x11f8e0 │ │ │ │ + ldreq pc, [pc], #-4 @ 0x11f910 │ │ │ │ @ instruction: 0xf857b130 │ │ │ │ - blx 0x32b970 │ │ │ │ + blx 0x32b9a0 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ eorcc pc, r2, r7, asr #16 │ │ │ │ mvnle r4, sp, asr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ addseq lr, r5, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec76b10 │ │ │ │ + bl 0xfec76b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x46044a11 │ │ │ │ movwcs sl, #2049 @ 0x801 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @@ -277836,32 +277846,32 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19bbd10 │ │ │ │ - svclt 0x0000fad9 │ │ │ │ + svclt 0x0000fae1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrcc pc, [r8, #591] @ 0x24f │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ strmi r4, [r9], r7, lsl #12 │ │ │ │ stmdaeq r0, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ strcs r4, [r1], -ip, lsr #12 │ │ │ │ @ instruction: 0xf93ef16a │ │ │ │ strbmi lr, [r4, #-1] │ │ │ │ - blne 0x1a139e0 │ │ │ │ + blne 0x1a13a10 │ │ │ │ svcne 0x0001f814 │ │ │ │ andseq pc, pc, #3 │ │ │ │ cmpne fp, r8, asr #28 │ │ │ │ - blx 0x2a9aa0 │ │ │ │ + blx 0x2a9ad0 │ │ │ │ ldmle r2!, {r1, r9, ip, sp, lr, pc}^ │ │ │ │ eorcc pc, r3, r9, asr r8 @ │ │ │ │ rscle r4, lr, sl, lsl r2 │ │ │ │ @ instruction: 0xf16a4638 │ │ │ │ strbmi pc, [r4, #-2387] @ 0xfffff6ad @ │ │ │ │ andcs sp, r0, fp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -277885,15 +277895,15 @@ │ │ │ │ @ instruction: 0xf64fe840 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ movwpl pc, #34215 @ 0x85a7 @ │ │ │ │ @ instruction: 0xf8d33b10 │ │ │ │ movwls r3, #8848 @ 0x2290 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bcs 0x12c638 │ │ │ │ + bcs 0x12c668 │ │ │ │ @ instruction: 0xf64fd170 │ │ │ │ vabal.s8 q11, d16, d24 │ │ │ │ movwcs r2, #1430 @ 0x596 │ │ │ │ stmdavs fp!, {r0, r1, r5, sp, lr} │ │ │ │ strbtle r0, [r1], #-792 @ 0xfffffce8 │ │ │ │ ldceq 8, cr6, [sl], {227} @ 0xe3 │ │ │ │ rscvs fp, r3, fp, lsl r2 │ │ │ │ @@ -277903,70 +277913,70 @@ │ │ │ │ movweq r0, #13061 @ 0x3305 │ │ │ │ @ instruction: 0x61236923 │ │ │ │ @ instruction: 0xf5a73404 │ │ │ │ ldrtmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r7, r8, r9, sp} │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ @ instruction: 0xf7224623 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d4-d6}, [r3], r6 │ │ │ │ ldmiblt r8, {r8, r9, sp} │ │ │ │ - blmi 0x1b0e944 │ │ │ │ - blls 0x1379ae4 │ │ │ │ + blmi 0x1b0e974 │ │ │ │ + blls 0x1379b14 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhlt r8, [sl], #-6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmcc pc!, {r8, ip, sp, lr, pc}^ @ │ │ │ │ vqsub.s8 d18, d15, d4 │ │ │ │ vshl.s64 d19, d8, #0 │ │ │ │ - blx 0x1a9106 │ │ │ │ + blx 0x1a9136 │ │ │ │ mrrcvs 2, 0, r5, r2, cr8 │ │ │ │ - bcs 0x14e240 │ │ │ │ + bcs 0x14e270 │ │ │ │ @ instruction: 0xf1a6d13f │ │ │ │ - blcs 0x1a070c │ │ │ │ + blcs 0x1a073c │ │ │ │ @ instruction: 0x2e1cd90c │ │ │ │ @ instruction: 0xf64fd806 │ │ │ │ @ instruction: 0xf6ce73ff │ │ │ │ teqmi r3, r9, ror r3 │ │ │ │ ldrble r0, [r2, #2009] @ 0x7d9 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ mcr2 7, 0, pc, cr8, cr15, {7} @ │ │ │ │ - @ instruction: 0xf9ecf192 │ │ │ │ + @ instruction: 0xf9f4f192 │ │ │ │ @ instruction: 0xf16a2113 │ │ │ │ strb pc, [r8, r1, ror #16] @ │ │ │ │ @ instruction: 0xf00aa929 │ │ │ │ @ instruction: 0xe7c4fabf │ │ │ │ andls sl, r3, #671744 @ 0xa4000 │ │ │ │ - blx 0xfefdbb1c │ │ │ │ - bcs 0x146304 │ │ │ │ + blx 0xfefdbb4c │ │ │ │ + bcs 0x146334 │ │ │ │ ldrsb sp, [ip], -sp @ │ │ │ │ stcne 2, cr2, [r1, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0xf6f0a829 │ │ │ │ - @ instruction: 0xe797eb3c │ │ │ │ + ldr lr, [r7, r4, lsr #22] │ │ │ │ biccs pc, r6, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strvs pc, [r8, #1615]! @ 0x64f │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ - blcs 0x141b88 │ │ │ │ + blcs 0x141bb8 │ │ │ │ stmdavs fp!, {r0, r1, r2, r7, ip, lr, pc} │ │ │ │ strle r0, [r4, #1051] @ 0x41b │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - subvs pc, r8, sp, asr #4 │ │ │ │ + rsbsvs pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe35bc5c │ │ │ │ - bcs 0x199924 │ │ │ │ + blx 0xfe35bc8c │ │ │ │ + bcs 0x199954 │ │ │ │ andcc sp, r1, #157 @ 0x9d │ │ │ │ tstcs r4, #200 @ 0xc8 │ │ │ │ stmdbge r7, {r0, r2, r4, r5, r9, fp, lr} │ │ │ │ - blx 0x209b6e │ │ │ │ + blx 0x209b9e │ │ │ │ movwls pc, #13064 @ 0x3308 @ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x2010f8d9 │ │ │ │ @ instruction: 0xf8d99208 │ │ │ │ andls r2, r7, #12 │ │ │ │ @ instruction: 0xff02f7ff │ │ │ │ strtmi r9, [fp], #-2819 @ 0xfffff4fd │ │ │ │ @@ -277983,66 +277993,66 @@ │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ stmdbls r2, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #1281 @ 0x501 @ │ │ │ │ tstppl fp, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x3114469a │ │ │ │ cmppcs r4, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ stmdblt r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x371410 │ │ │ │ + bge 0x371440 │ │ │ │ @ instruction: 0xf16a4618 │ │ │ │ tstpcs r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ @ instruction: 0xf8ca2200 │ │ │ │ - blx 0x1e890e │ │ │ │ + blx 0x1e893e │ │ │ │ ldcvs 3, cr5, [fp], {8} │ │ │ │ - strle r0, [pc, #-1883] @ 0x11f469 │ │ │ │ + strle r0, [pc, #-1883] @ 0x11f499 │ │ │ │ strtmi sl, [r2], -r5, lsl #22 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf77a9700 │ │ │ │ - tstpcs r4, #913408 @ p-variant is OBSOLETE @ 0xdf000 │ │ │ │ + tstpcs r4, #815104 @ p-variant is OBSOLETE @ 0xc7000 │ │ │ │ strpl pc, [r8, #-2819] @ 0xfffff4fd │ │ │ │ - blcs 0x13ae88 │ │ │ │ + blcs 0x13aeb8 │ │ │ │ movwcs fp, #4028 @ 0xfbc │ │ │ │ strb r6, [r8, -fp, ror #8] │ │ │ │ - bge 0x2714d4 │ │ │ │ + bge 0x271504 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1f5d9d8 │ │ │ │ + blx 0x195da08 │ │ │ │ @ instruction: 0xf19be7ef │ │ │ │ - andcs pc, r0, sp, lsl #19 │ │ │ │ - mvnsmi pc, #68, 12 @ 0x4400000 │ │ │ │ + mulcs r0, r5, r9 │ │ │ │ + msrpl CPSR_f, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrvs pc, sp, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ rscvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf12e9000 │ │ │ │ svclt 0x0000fbf5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq pc, r6, #220, 6 @ 0x70000003 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec76e24 │ │ │ │ + bl 0xfec76e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ - bmi 0x50be44 │ │ │ │ + bmi 0x50be74 │ │ │ │ ldmdavs r2, {r0, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ ldmib r3, {r9}^ │ │ │ │ stmib sp, {r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff3201 │ │ │ │ - blmi 0x39f684 │ │ │ │ - blls 0x1f9cb4 │ │ │ │ + blmi 0x39f6b4 │ │ │ │ + blls 0x1f9ce4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf952f19b │ │ │ │ + @ instruction: 0xf95af19b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec76e78 │ │ │ │ + bl 0xfec76ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x46044a10 │ │ │ │ movwcs sl, #2049 @ 0x801 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @@ -278053,18 +278063,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19bbd10 │ │ │ │ - svclt 0x0000f927 │ │ │ │ + svclt 0x0000f92f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec76ed0 │ │ │ │ + bl 0xfec76f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ stmdbge r1, {r2, r6, lr, pc} │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -278076,21 +278086,21 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19bbd00 │ │ │ │ - svclt 0x0000f8f9 │ │ │ │ + svclt 0x0000f901 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec76f2c │ │ │ │ + bl 0xfec76f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x863af4 │ │ │ │ - blmi 0x88bfc0 │ │ │ │ + bmi 0x863b24 │ │ │ │ + blmi 0x88bff0 │ │ │ │ svceq 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ addcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r1, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ @@ -278110,43 +278120,43 @@ │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8b4f19b │ │ │ │ + @ instruction: 0xf8bcf19b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - umulleq r0, r0, lr, r0 @ │ │ │ │ + addeq r0, r0, lr, rrx │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76fb8 │ │ │ │ + bl 0xfec76fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 5, r0, r7, cr8 │ │ │ │ - blmi 0x130c05c │ │ │ │ + blmi 0x130c08c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strtls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1549 @ 0xfffff9f3 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf8d358f3 │ │ │ │ @ instruction: 0xb1426290 │ │ │ │ tstppl r9, r6, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r4, r0, lsl r6 │ │ │ │ movwls r2, #12928 @ 0x3280 │ │ │ │ - stmib r6, {r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib lr!, {r4, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ vstrcs d9, [r0, #-12] │ │ │ │ @ instruction: 0xf8d3d03a │ │ │ │ addcs r3, r0, #144, 4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ @ instruction: 0xf1899303 │ │ │ │ stmdage r5, {r6, r9, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xff12f169 │ │ │ │ stmdbge r5, {r9, sp} │ │ │ │ @ instruction: 0xf1692002 │ │ │ │ - blls 0x21f8e4 │ │ │ │ + blls 0x21f914 │ │ │ │ vsubl.u q1, d15, d1 │ │ │ │ @ instruction: 0xf5038f5b │ │ │ │ tstcc r8, #872415232 @ 0x34000000 │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -278160,16 +278170,16 @@ │ │ │ │ ldrcc r4, [r4], -sl, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xff6ef169 │ │ │ │ ldrtmi r2, [r0], -r9, lsl #2 │ │ │ │ @ instruction: 0xff22f169 │ │ │ │ @ instruction: 0x46302113 │ │ │ │ @ instruction: 0xff1ef169 │ │ │ │ - blmi 0x7e7e70 │ │ │ │ - blls 0xa79edc │ │ │ │ + blmi 0x7e7ea0 │ │ │ │ + blls 0xa79f0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ tstcs r0, r6, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4621bd70 │ │ │ │ @ instruction: 0xf1694630 │ │ │ │ @@ -278178,87 +278188,87 @@ │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff2af169 │ │ │ │ rscsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf506e7f1 │ │ │ │ addcs r5, r0, #9 │ │ │ │ andscc r4, r4, r9, lsr #12 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ - stmdb r2!, {r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb sl, {r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ bfi r3, r4, #12, #4 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - blmi 0x26038c │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ + blmi 0x2603bc │ │ │ │ andls r2, r0, r9, ror #5 │ │ │ │ - blx 0xfe5dc390 │ │ │ │ - @ instruction: 0xf81af19b │ │ │ │ + blx 0xfe5dc3c0 │ │ │ │ + @ instruction: 0xf822f19b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r0, r0, r2, lsl r0 │ │ │ │ - eorseq r4, r5, r8, lsl #26 │ │ │ │ + rsbseq pc, pc, r2, ror #31 │ │ │ │ + eorseq r4, r5, r8, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec770f0 │ │ │ │ + bl 0xfec77120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x423ed8 │ │ │ │ + blmi 0x423f08 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ addcs r4, r0, #1048576 @ 0x100000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf6f03014 │ │ │ │ - andcs lr, r0, r4, lsr r9 │ │ │ │ + andcs lr, r0, ip, lsl r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - rsbseq pc, pc, r4, ror #29 │ │ │ │ + ldrhteq pc, [pc], #-228 @ │ │ │ │ vnmls.f64 d4, d13, d10 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - ldrhteq pc, [pc], #-226 @ │ │ │ │ + rsbseq pc, pc, r2, lsl #29 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r0, #8388608 @ 0x800000 │ │ │ │ msrcc SPSR_s, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf8d2b14b │ │ │ │ - bne 0xfe128cec │ │ │ │ + bne 0xfe128d1c │ │ │ │ svclt 0x00944283 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r2, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq pc, pc, r2, lsl #29 │ │ │ │ + rsbseq pc, pc, r2, asr lr @ │ │ │ │ tsteq fp, fp, asr #16 │ │ │ │ - blmi 0x4153e8 │ │ │ │ + blmi 0x415418 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xb12a2364 │ │ │ │ cmppcc ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addmi r1, sl, #790528 @ 0xc1000 │ │ │ │ ldmne r0, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rsbseq pc, pc, r0, asr #28 │ │ │ │ + rsbseq pc, pc, r0, lsl lr @ │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x86bd98 │ │ │ │ + blmi 0x86bdc8 │ │ │ │ ldrsbtgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ andvs r4, r4, ip, asr r3 │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -278280,28 +278290,28 @@ │ │ │ │ andcs r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ ldclt 0, cr6, [r0], {66} @ 0x42 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - rsbseq pc, pc, r8, lsl #28 │ │ │ │ - ldrshteq pc, [pc], #-212 @ │ │ │ │ + ldrsbteq pc, [pc], #-216 @ │ │ │ │ + rsbseq pc, pc, r4, asr #27 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x793e1c │ │ │ │ + blmi 0x793e4c │ │ │ │ ldrbtmi r6, [fp], #-2890 @ 0xfffff4b6 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8d33003 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d3435c │ │ │ │ - blne 0x5a4e08 │ │ │ │ + blne 0x5a4e38 │ │ │ │ ldmdale fp, {r0, r4, r7, r9, lr} │ │ │ │ - bcs 0x17a188 │ │ │ │ - bcs 0x1d64cc │ │ │ │ + bcs 0x17a1b8 │ │ │ │ + bcs 0x1d64fc │ │ │ │ @ instruction: 0xf06fbf18 │ │ │ │ tstle r6, r5, lsl r0 │ │ │ │ ldrmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ @ instruction: 0xf8c3135c │ │ │ │ ldclt 3, cr2, [r0], {100} @ 0x64 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -278309,22 +278319,22 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf5b26882 │ │ │ │ movwle r6, #20224 @ 0x4f00 │ │ │ │ strb r6, [sp, r1, lsl #16]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf06fe7ef │ │ │ │ strb r0, [ip, fp]! │ │ │ │ - rsbseq pc, pc, r6, lsl #27 │ │ │ │ + rsbseq pc, pc, r6, asr sp @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec772cc │ │ │ │ + bl 0xfec772fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d1b082 │ │ │ │ - blcs 0x1500fc │ │ │ │ - blcs 0x11574f8 │ │ │ │ + blcs 0x15012c │ │ │ │ + blcs 0x1157528 │ │ │ │ vfma.f32 , q7, │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ ldclpl 2, cr0, [r3], {149} @ 0x95 │ │ │ │ addeq pc, r0, #60 @ 0x3c │ │ │ │ @ instruction: 0xf11cd011 │ │ │ │ andle r0, lr, r6, lsl #30 │ │ │ │ str lr, [r3], #-2513 @ 0xfffff62f │ │ │ │ @@ -278337,15 +278347,15 @@ │ │ │ │ andcs r2, r0, #67108865 @ 0x4000001 │ │ │ │ str lr, [r3], #-2513 @ 0xfffff62f │ │ │ │ @ instruction: 0x46114616 │ │ │ │ ldceq 6, cr4, [r2], {21} │ │ │ │ stc2 10, cr15, [ip], {15} @ │ │ │ │ movwcs r6, #3 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - bcs 0x278240 │ │ │ │ + bcs 0x278270 │ │ │ │ ldm pc, {r0, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ ldrcs r0, [r8], -r3, lsl #28 │ │ │ │ and pc, ip, r0, asr #17 │ │ │ │ andlt r6, r2, r4, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -278388,17 +278398,17 @@ │ │ │ │ ldclpl 2, cr0, [r3], {149} @ 0x95 │ │ │ │ rsbseq pc, pc, #37 @ 0x25 │ │ │ │ streq lr, [r3, #-2626] @ 0xfffff5be │ │ │ │ vst2.32 {d22,d24}, [pc], fp │ │ │ │ stmibvs r9, {r7, r9, sp}^ │ │ │ │ tstcs r1, #31457280 @ 0x1e00000 │ │ │ │ mulcs r0, r3, r7 │ │ │ │ - mvnsmi pc, #68, 12 @ 0x4400000 │ │ │ │ + msrpl CPSR_f, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrvs pc, sp, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ rscvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf12e9000 │ │ │ │ svclt 0x0000f8f3 │ │ │ │ andvs r6, r3, fp, lsl #16 │ │ │ │ subvs r6, r3, fp, asr #16 │ │ │ │ addvs r6, r3, fp, lsl #17 │ │ │ │ @@ -278422,15 +278432,15 @@ │ │ │ │ addcs r0, ip, #28, 16 @ 0x1c0000 │ │ │ │ stmiapl fp, {r2, r9, sl, lr}^ │ │ │ │ tstcs r0, r0, asr r6 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1899303 │ │ │ │ addcs lr, ip, #4, 24 @ 0x400 │ │ │ │ stmdage ip!, {r8, sp} │ │ │ │ - bl 0xdc8ac │ │ │ │ + bl 0xdc8dc │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c86033 │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ cmnphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ strbvs pc, [r0, lr, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ stmdbeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -278438,15 +278448,15 @@ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xff98f03e │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d981e0 │ │ │ │ mrrcne 0, 0, r3, r8, cr0 │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ - blcs 0x93e334 │ │ │ │ + blcs 0x93e364 │ │ │ │ bicshi pc, r7, r0, asr #32 │ │ │ │ andcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf03e4649 │ │ │ │ stmdacs r0, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81bff040 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c91c58 │ │ │ │ @@ -278455,74 +278465,74 @@ │ │ │ │ @ instruction: 0x464381b6 │ │ │ │ strbmi r2, [r9], -sl, lsl #4 │ │ │ │ @ instruction: 0xff76f03e │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ orrshi pc, sp, r0, asr #32 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ addmi r7, r3, #1245184 @ 0x130000 │ │ │ │ - blcs 0xc4ff6c │ │ │ │ + blcs 0xc4ff9c │ │ │ │ orrshi pc, r5, r0, asr #32 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ svclt 0x00c84281 │ │ │ │ ldcle 8, cr6, [sp, #-200] @ 0xffffff38 │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ stmdale fp!, {r5, r8, r9, fp, sp} │ │ │ │ stc2 1, cr15, [ip, #-420]! @ 0xfffffe5c │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf169dc17 │ │ │ │ stmdavs fp!, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blle 0x5b0d98 │ │ │ │ - bllt 0x1fb7724 │ │ │ │ + blle 0x5b0dc8 │ │ │ │ + bllt 0x1fb7754 │ │ │ │ mrrcne 8, 3, r6, r8, cr1 │ │ │ │ strcc r5, [r1], #-1273 @ 0xfffffb07 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorvs r1, r8, sl, asr #24 │ │ │ │ mlasvs r2, ip, r2, r4 │ │ │ │ @ instruction: 0xf8d9dbe4 │ │ │ │ ldmdavc r3, {sp} │ │ │ │ mrrcne 3, 8, fp, r4, cr3 │ │ │ │ vabd.s8 d30, d21, d18 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ swpcs r0, r6, [r1] │ │ │ │ - eorvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + subsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf19a6800 │ │ │ │ - andcs pc, r1, r7, lsl #24 │ │ │ │ - blx 0x14dc924 │ │ │ │ + andcs pc, r1, pc, lsl #24 │ │ │ │ + blx 0x14dc954 │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ - andvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + eorsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf19a6800 │ │ │ │ - strdcs pc, [r1], -r7 │ │ │ │ - blx 0x10dc944 │ │ │ │ + strdcs pc, [r1], -pc @ │ │ │ │ + blx 0x10dc974 │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ mrscs r9, R9_usr │ │ │ │ - subvc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + rsbsvc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf19a6800 │ │ │ │ - andcs pc, r1, r7, ror #23 │ │ │ │ - blx 0xcdc964 │ │ │ │ + andcs pc, r1, pc, ror #23 │ │ │ │ + blx 0xcdc994 │ │ │ │ strbtvs pc, [r0], #590 @ 0x24e @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ vcgt.s8 d18, d15, d0 │ │ │ │ vqshl.s64 d19, d8, #0 │ │ │ │ @ instruction: 0x71a32796 │ │ │ │ ldc2l 1, cr15, [r6], {105} @ 0x69 │ │ │ │ and r4, r9, r3, lsl #12 │ │ │ │ ldmdblt r2!, {r1, r5, r6, r7, sl, fp, ip, lr} │ │ │ │ strbcs pc, [r4, #-2263] @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8c780ea │ │ │ │ movwcc r3, #5444 @ 0x1544 │ │ │ │ @ instruction: 0xf169602b │ │ │ │ stmdavs fp!, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclle 2, cr4, [pc, #524]! @ 0x120604 │ │ │ │ + stclle 2, cr4, [pc, #524]! @ 0x120634 │ │ │ │ stc2l 1, cr15, [r8], {105} @ 0x69 │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ smlabthi fp, r0, r2, pc @ │ │ │ │ stclvs 2, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ vhsub.s8 d18, d15, d1 │ │ │ │ vqshl.s64 d19, d8, #0 │ │ │ │ @@ -278531,15 +278541,15 @@ │ │ │ │ eorvs r0, sl, r0, lsl #28 │ │ │ │ ldrmi lr, [r3], r0 │ │ │ │ svccc 0x0001f811 │ │ │ │ ldclpl 1, cr11, [r8], #140 @ 0x8c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ ldrbtpl r8, [sl], #222 @ 0xde │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ - bcs 0x1163c40 │ │ │ │ + bcs 0x1163c70 │ │ │ │ stmdbmi r3, {r0, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x71a32306 │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf88cb90b │ │ │ │ strmi r2, [ip] │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ ldmibcc r8, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ @@ -278557,148 +278567,148 @@ │ │ │ │ eorsvs r2, r3, r1, asr #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8c88094 │ │ │ │ @ instruction: 0xf64f1000 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2006e0 │ │ │ │ + blls 0x200710 │ │ │ │ strmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf5034d29 │ │ │ │ @ instruction: 0xf04f5209 │ │ │ │ andscc r0, r4, #0, 16 │ │ │ │ @ instruction: 0xf1692401 │ │ │ │ stmdage sl, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfef5ca66 │ │ │ │ + blx 0xfef5ca96 │ │ │ │ @ instruction: 0xf8ca2304 │ │ │ │ @ instruction: 0xf6403084 │ │ │ │ - vsubw.s8 , q8, d13 │ │ │ │ + vrsra.s64 d17, d29, #64 │ │ │ │ @ instruction: 0xf8ca0312 │ │ │ │ ands r3, r4, r0 │ │ │ │ svclt 0x00ac2c03 │ │ │ │ tstcs r0, r1, asr r6 │ │ │ │ ldrtmi sl, [r0], -ip, lsr #20 │ │ │ │ - blx 0x1e5ca88 │ │ │ │ + blx 0x1e5cab8 │ │ │ │ @ instruction: 0xf1a39b2c │ │ │ │ - blx 0xfede10f0 │ │ │ │ + blx 0xfede1120 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ eorcc pc, r8, r5, asr #16 │ │ │ │ mcrrcs 4, 0, r3, r1, cr1 │ │ │ │ @ instruction: 0xf108d02c │ │ │ │ @ instruction: 0xf8190805 │ │ │ │ cdpcs 15, 4, cr6, cr0, cr1, {0} │ │ │ │ stccs 12, cr13, [r6], {246} @ 0xf6 │ │ │ │ stccs 0, cr13, [r8], {6} │ │ │ │ stccs 13, cr13, [fp], {226} @ 0xe2 │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strb r2, [r1, r0, lsl #2]! │ │ │ │ strtmi sl, [r0], -ip, lsr #20 │ │ │ │ strcs r2, [r7], #-256 @ 0xffffff00 │ │ │ │ - blx 0x165cac8 │ │ │ │ + blx 0x165caf8 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf1694630 │ │ │ │ - blls 0xc5ee6c │ │ │ │ + blls 0xc5ee9c │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ @ instruction: 0xf1083028 │ │ │ │ ldrb r0, [ip, r5, lsl #16] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, r6, lsl #23 │ │ │ │ + rsbseq pc, pc, r6, asr fp @ │ │ │ │ addseq lr, r5, r0, lsr #14 │ │ │ │ addseq pc, r6, #220, 6 @ 0x70000003 │ │ │ │ @ instruction: 0xf8d72200 │ │ │ │ ldrbmi r0, [r1], -r4, asr #10 │ │ │ │ - blx 0xedcb04 │ │ │ │ + blx 0xedcb34 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ andcs fp, r0, r1, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1698ff0 │ │ │ │ vpadd.i8 , q15, │ │ │ │ vmls.i d22, d16, d0[4] │ │ │ │ stcne 4, cr0, [r3], {149} @ 0x95 │ │ │ │ and r2, r6, r0, lsr #4 │ │ │ │ - bcs 0x113a664 │ │ │ │ + bcs 0x113a694 │ │ │ │ svcge 0x0012f73f │ │ │ │ movwcc r5, #5346 @ 0x14e2 │ │ │ │ eorvs r3, fp, r1, lsl #4 │ │ │ │ @ instruction: 0xf1696032 │ │ │ │ stmdavs fp!, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [r1, #524]! @ 0x20c │ │ │ │ strmi lr, [r1], -r6, lsl #14 │ │ │ │ andcs lr, r6, #28049408 @ 0x1ac0000 │ │ │ │ ldr r5, [fp, -r2, ror #9] │ │ │ │ bicscs pc, r6, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x142638 │ │ │ │ + blcs 0x142668 │ │ │ │ svcge 0x0069f43f │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0061f57f │ │ │ │ - adcvc pc, ip, sp, asr #4 │ │ │ │ + sbcsvc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #-292]! @ 0xfffffedc │ │ │ │ eorsvs lr, r3, r9, asr r7 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf8c5d001 │ │ │ │ vhadd.s8 d27, d5, d0 │ │ │ │ vaddhn.i16 d17, q0, q10 │ │ │ │ mulls r0, r6, r4 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vrshr.s64 d23, d0, #64 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ stmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ - blx 0xfef5cc7c │ │ │ │ + blx 0xff15ccac │ │ │ │ @ instruction: 0xf16a2001 │ │ │ │ vtst.8 , , │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorscs r0, r5, #1476395010 @ 0x58000002 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ mcr2 1, 4, pc, cr12, cr8, {3} @ │ │ │ │ @ instruction: 0xf16a2001 │ │ │ │ vadd.i8 , , │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, r9, #1476395010 @ 0x58000002 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ mrc2 1, 3, pc, cr12, cr8, {3} │ │ │ │ @ instruction: 0xf16a2001 │ │ │ │ vtst.8 , , │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, r8, #1476395010 @ 0x58000002 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ + vmla.i d22, d16, d0[4] │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ mcr2 1, 3, pc, cr12, cr8, {3} @ │ │ │ │ @ instruction: 0xf16a2001 │ │ │ │ vadd.i8 , , │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, sl, #1476395010 @ 0x58000002 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ mrc2 1, 2, pc, cr12, cr8, {3} │ │ │ │ @ instruction: 0xf16a2001 │ │ │ │ @ instruction: 0xf19af8bf │ │ │ │ - svclt 0x0000fc39 │ │ │ │ + svclt 0x0000fc41 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec778ac │ │ │ │ + bl 0xfec778dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0xba4454 │ │ │ │ - blmi 0xbcc940 │ │ │ │ + bmi 0xba4484 │ │ │ │ + blmi 0xbcc970 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ rsbscs r6, ip, #1769472 @ 0x1b0000 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ @ instruction: 0xf18958e6 │ │ │ │ @@ -278706,15 +278716,15 @@ │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf8d62396 │ │ │ │ ldmdavs fp, {r4, r7, r9, lr} │ │ │ │ addcs fp, r0, #4112384 @ 0x3ec000 │ │ │ │ @ instruction: 0xf104a901 │ │ │ │ andls r0, r3, #212 @ 0xd4 │ │ │ │ @ instruction: 0xf6ef9501 │ │ │ │ - andcs lr, r1, #68, 26 @ 0x1100 │ │ │ │ + andcs lr, r1, #44, 26 @ 0xb00 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ sbcspl pc, r0, r4, asr #17 │ │ │ │ cmppcs r8, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r2, lsr #2 │ │ │ │ @@ -278727,21 +278737,21 @@ │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r8, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf506d5d1 │ │ │ │ strtmi r5, [sl], -r8, lsl #2 │ │ │ │ - vand d19, d13, d0 │ │ │ │ - vmla.i d23, d16, d0[5] │ │ │ │ + @ instruction: 0xf64d3110 │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ @ instruction: 0xe7c6fc77 │ │ │ │ - blx 0xff7dcdc6 │ │ │ │ + blx 0xff9dcdf6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, lr, lsl r7 @ │ │ │ │ + rsbseq pc, pc, lr, ror #13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ adclt r4, r2, sp, lsr #26 │ │ │ │ vnmls.f64 d4, d13, d29 │ │ │ │ stmdavs sp!, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ @@ -278751,26 +278761,26 @@ │ │ │ │ ldrmi r4, [r0], r5, lsl #12 │ │ │ │ rsbscs r2, ip, #0, 2 │ │ │ │ stmiapl r6!, {r1, fp, sp, pc}^ │ │ │ │ ldmdb r4!, {r0, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi pc, r0, #14024704 @ 0xd60000 │ │ │ │ - bllt 0x9fa818 │ │ │ │ + bllt 0x9fa848 │ │ │ │ addcs fp, r0, #-1342177269 @ 0xb000000b │ │ │ │ @ instruction: 0xf104a901 │ │ │ │ vst4. {d16-d19}, [r3 :64], r4 │ │ │ │ strls r3, [r1, #-832] @ 0xfffffcc0 │ │ │ │ stmdacc r3, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldcl 6, cr15, [ip], {239} @ 0xef │ │ │ │ + stcl 6, cr15, [r4], {239} @ 0xef │ │ │ │ @ instruction: 0xf5042201 │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ @ instruction: 0xf8c350d0 │ │ │ │ - blmi 0x6a9534 │ │ │ │ - blls 0x97a840 │ │ │ │ + blmi 0x6a9564 │ │ │ │ + blls 0x97a870 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -278779,25 +278789,25 @@ │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r3, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf506d5cc │ │ │ │ strtmi r5, [sl], -r8, lsl #2 │ │ │ │ - vand d19, d13, d0 │ │ │ │ - vmla.i d23, d16, d0[5] │ │ │ │ + @ instruction: 0xf64d3110 │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ strb pc, [r1, pc, lsl #24] @ │ │ │ │ - blx 0x1ddce96 │ │ │ │ + blx 0x1fdcec6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, ip, asr r6 @ │ │ │ │ + rsbseq pc, pc, ip, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77a3c │ │ │ │ + bl 0xfec77a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xd245e4 │ │ │ │ + blmi 0xd24614 │ │ │ │ adclt r2, r3, fp, lsl #16 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmax.f32 d27, d15, d4 │ │ │ │ vrsra.s64 d19, d8, #64 │ │ │ │ mrc 3, 0, r2, cr13, cr6, {4} │ │ │ │ @@ -278807,20 +278817,20 @@ │ │ │ │ rsbscs r2, ip, #12, 2 │ │ │ │ ldrbtmi r4, [fp], #-2853 @ 0xfffff4db │ │ │ │ stmiapl r5!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmdb r4, {r0, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi pc, r0, #13959168 @ 0xd50000 │ │ │ │ - bllt 0x1fa8f8 │ │ │ │ + bllt 0x1fa928 │ │ │ │ stmdbge r1, {r7, r9, sp} │ │ │ │ sbcseq pc, r4, r4, lsl #2 │ │ │ │ andls r2, r3, #46137344 @ 0x2c00000 │ │ │ │ @ instruction: 0xf6ef9501 │ │ │ │ - andcs lr, r1, #112, 24 @ 0x7000 │ │ │ │ + andcs lr, r1, #88, 24 @ 0x5800 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ sbcspl pc, r0, r4, asr #17 │ │ │ │ cmppcs r8, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r3, r2, lsr #2 │ │ │ │ @@ -278833,23 +278843,23 @@ │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf505d5d0 │ │ │ │ andcs r5, fp, #8, 2 │ │ │ │ - vand d19, d13, d0 │ │ │ │ - vmla.i d23, d16, d0[5] │ │ │ │ + @ instruction: 0xf64d3110 │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ strb pc, [r5, r3, lsr #23] @ │ │ │ │ - blx 0x2dcf6e │ │ │ │ + blx 0x4dcf9e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, r2, ror r5 @ │ │ │ │ + rsbseq pc, pc, r2, asr #10 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec77b14 │ │ │ │ + bl 0xfec77b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr5, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ ldrdpl pc, [r8], r5 @ │ │ │ │ tstlt r5, sp, lsr #22 │ │ │ │ strls r9, [r0], -r4, lsl #28 │ │ │ │ @@ -278857,30 +278867,30 @@ │ │ │ │ andeq pc, fp, pc, asr #32 │ │ │ │ tstcs r2, ip, lsl #30 │ │ │ │ strbmi r2, [r2], -r1, lsl #2 │ │ │ │ @ instruction: 0xff10f7ff │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ sbcscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ - stc2l 7, cr15, [r4, #-308]! @ 0xfffffecc │ │ │ │ + stc2l 7, cr15, [ip, #-308] @ 0xfffffecc │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec77b5c │ │ │ │ + bl 0xfec77b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr5, cr8, {7} │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d5461e │ │ │ │ - blvs 0x1c74c10 │ │ │ │ + blvs 0x1c74c40 │ │ │ │ strmi fp, [r8, r5, lsl #2]! │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ @ instruction: 0xf44ffef3 │ │ │ │ ldrtmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf74d32d0 │ │ │ │ - svclt 0x0000fd47 │ │ │ │ + svclt 0x0000fd2f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ strhtlt r4, [fp], sl │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stmdavs r4!, {r4, r5, r6, r8, r9, sl, fp, pc} │ │ │ │ @@ -278895,69 +278905,69 @@ │ │ │ │ ldmda sl, {r0, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ orrscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strbcc pc, [r4, #-2259] @ 0xfffff72d @ │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ stmiavs fp!, {r0, r1, r2, r6, r8, pc} │ │ │ │ vstrle d2, [ip, #-0] │ │ │ │ - bcs 0x2e8674 │ │ │ │ + bcs 0x2e86a4 │ │ │ │ ldm pc, {r0, r3, fp, ip, lr, pc}^ @ │ │ │ │ rsceq pc, r3, r2, lsl r0 @ │ │ │ │ andeq r0, r8, r3, ror #1 │ │ │ │ rsceq r0, r3, r6, ror #1 │ │ │ │ andeq r0, r8, r8 │ │ │ │ cdpne 0, 6, cr0, cr2, cr15, {5} │ │ │ │ vpmin.s8 d2, d0, d31 │ │ │ │ andcs r8, r0, #144 @ 0x90 │ │ │ │ ldrmi r9, [r3], r4, lsl #4 │ │ │ │ stmibvs r0!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, r4, r9, lsl r8 @ │ │ │ │ - bcc 0x185228 │ │ │ │ - bcs 0x1105230 │ │ │ │ + bcc 0x185258 │ │ │ │ + bcs 0x1105260 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - bcs 0x13aa7c │ │ │ │ + bcs 0x13aaac │ │ │ │ cmpphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr6, [r0], {44} @ 0x2c │ │ │ │ mcrrcs 13, 0, sp, r0, cr3 │ │ │ │ @ instruction: 0xf819dc1c │ │ │ │ tstcs r0, r4 │ │ │ │ stmdage fp, {r2, r4, r5, r6, r9, sp} │ │ │ │ strls r9, [r8], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf1899109 │ │ │ │ - blls 0x29aab8 │ │ │ │ + blls 0x29aae8 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ ldcne 0, cr13, [r9, #124] @ 0x7c │ │ │ │ stmiavs sl!, {r0, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0002c11 │ │ │ │ ldccs 1, cr8, [sp], {91} @ 0x5b │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ vst1.8 {d25-d28}, [pc], ip │ │ │ │ ands r3, r5, r0, lsl #4 │ │ │ │ - blvc 0xfe19c0fc │ │ │ │ + blvc 0xfe19c12c │ │ │ │ tstcs r0, r4, ror r2 │ │ │ │ movwls sl, #22539 @ 0x580b │ │ │ │ - blvc 0x35c0c0 │ │ │ │ + blvc 0x35c0f0 │ │ │ │ svc 0x00faf188 │ │ │ │ @ instruction: 0xf0339b05 │ │ │ │ andle r0, r2, r0, lsl #5 │ │ │ │ @ instruction: 0xf0401d9a │ │ │ │ stmiavs sl!, {r0, r2, r3, r5, r8, pc}^ │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ andcs r9, r0, #12, 4 @ 0xc0000000 │ │ │ │ strcs fp, [r4], #667 @ 0x29b │ │ │ │ movwls r4, #41747 @ 0xa313 │ │ │ │ addcs r9, r0, #3072 @ 0xc00 │ │ │ │ - blx 0x24aeda │ │ │ │ + blx 0x24af0a │ │ │ │ @ instruction: 0xf504a403 │ │ │ │ @ instruction: 0xf6ef70ac │ │ │ │ - blls 0x1db83c │ │ │ │ + blls 0x1db80c │ │ │ │ cmppcc r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #1290 @ 0x50a @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @ instruction: 0xf1bb2358 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldclvs 1, cr8, [r1, #248]! @ 0xf8 │ │ │ │ cmnpne r8, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ @@ -278975,16 +278985,16 @@ │ │ │ │ @ instruction: 0xf16966f3 │ │ │ │ smlabtcs r7, fp, r8, pc @ │ │ │ │ rsbeq pc, r8, r6, lsl #2 │ │ │ │ @ instruction: 0xf8c6f169 │ │ │ │ ldrbtmi r4, [fp], #-2909 @ 0xfffff4a3 │ │ │ │ @ instruction: 0xf858681b │ │ │ │ @ instruction: 0xf6f10003 │ │ │ │ - blmi 0x175f2b8 │ │ │ │ - blls 0xb7ab98 │ │ │ │ + blmi 0x175f288 │ │ │ │ + blls 0xb7abc8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, fp, ip, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -278998,150 +279008,150 @@ │ │ │ │ vrsra.u64 d18, d6, #63 │ │ │ │ strbmi r2, [r1], -r0, asr #17 │ │ │ │ ldclvs 8, cr6, [r3, #104]! @ 0x68 │ │ │ │ movwls r4, #25236 @ 0x6294 │ │ │ │ svclt 0x008c4692 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf7569302 │ │ │ │ - blls 0x1dfbbc │ │ │ │ - b 0x5f2590 │ │ │ │ + blls 0x1dfb8c │ │ │ │ + b 0x5f25c0 │ │ │ │ @ instruction: 0xf0000f08 │ │ │ │ stmiavs fp!, {r0, r1, r7, pc} │ │ │ │ suble r2, r1, r2, lsl #22 │ │ │ │ svclt 0x00082802 │ │ │ │ subsle r3, r8, r8, ror #12 │ │ │ │ movpl pc, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strbtcc r9, [r8], -r6, lsl #16 │ │ │ │ - bne 0xff13ac1c │ │ │ │ - blx 0x14de852 │ │ │ │ + bne 0xff13ac4c │ │ │ │ + blx 0xede882 │ │ │ │ cmple r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ ldmibvs r1!, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclvs 8, cr10, [r3, #28]! │ │ │ │ vsubw.u8 , , d7 │ │ │ │ @ instruction: 0xf75621c0 │ │ │ │ - @ instruction: 0xf646fbe9 │ │ │ │ + @ instruction: 0xf646fbd1 │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ pkhbtmi r2, r1, r6, lsl #7 │ │ │ │ ldmdavs fp, {r0, r1, r2, fp, ip, pc} │ │ │ │ @ instruction: 0xf7271ac0 │ │ │ │ - @ instruction: 0x4683fb37 │ │ │ │ + pkhbtmi pc, r3, pc, lsl #22 @ │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ - blcs 0x17ae98 │ │ │ │ - bls 0x310860 │ │ │ │ + blcs 0x17aec8 │ │ │ │ + bls 0x310890 │ │ │ │ @ instruction: 0xf47f9204 │ │ │ │ vmax.f32 d26, d14, d13 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ stmiavs ip!, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - bne 0xffa3ac78 │ │ │ │ + bne 0xffa3aca8 │ │ │ │ @ instruction: 0xffb6f168 │ │ │ │ strbmi r9, [sl], -r7, lsl #22 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ mrc2 7, 4, pc, cr12, cr15, {7} │ │ │ │ - bls 0x2ae5c0 │ │ │ │ + bls 0x2ae5f0 │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7564638 │ │ │ │ - stmdacs r0, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x007df47f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ @ instruction: 0xf646d00a │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ stmdals r6, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff13acb0 │ │ │ │ - blx 0x25e8e6 │ │ │ │ + bne 0xff13ace0 │ │ │ │ + blx 0xffc5e914 │ │ │ │ adcsle r2, r5, r0, lsl #16 │ │ │ │ - blcs 0x1baefc │ │ │ │ + blcs 0x1baf2c │ │ │ │ @ instruction: 0xf04fd05b │ │ │ │ ldrtmi r0, [r1], -r1, lsl #16 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xff8ef168 │ │ │ │ strbmi r9, [r3], -r6, lsl #26 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ mcr2 7, 2, pc, cr14, cr15, {7} @ │ │ │ │ movwpl pc, #1290 @ 0x50a @ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ cmppcs r8, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ - @ instruction: 0xf938f6f1 │ │ │ │ + @ instruction: 0xf920f6f1 │ │ │ │ svclt 0x0000e753 │ │ │ │ andeq r0, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, r0, lsr r4 @ │ │ │ │ - rsbseq pc, pc, r6, asr #5 │ │ │ │ + rsbseq pc, pc, r0, lsl #8 │ │ │ │ + @ instruction: 0x007ff296 │ │ │ │ andle r2, sl, r2, lsl #16 │ │ │ │ movpl pc, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r1, r2, fp, ip, pc} │ │ │ │ @ instruction: 0xf7271ac0 │ │ │ │ - stmdacs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbtcc sp, [r8], -r2, lsl #1 │ │ │ │ stmiale ip, {r2, r4, r6, r8, sl, lr}^ │ │ │ │ ldrbvs lr, [r3, #1992]! @ 0x7c8 │ │ │ │ @ instruction: 0xf64fe720 │ │ │ │ vmlal.s q9, d16, d0[1] │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64faeb5 │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0410 │ │ │ │ @ instruction: 0xf507aead │ │ │ │ - blls 0x1b5104 │ │ │ │ + blls 0x1b5134 │ │ │ │ tstcc r0, r2, lsr #12 │ │ │ │ - andeq pc, r8, sp, asr #12 │ │ │ │ + eorseq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9a8f049 │ │ │ │ ldr r6, [pc], fp, lsr #17 │ │ │ │ andls r6, fp, #15335424 @ 0xea0000 │ │ │ │ andls r6, ip, #688128 @ 0xa8000 │ │ │ │ andls r6, sp, #1736704 @ 0x1a8000 │ │ │ │ adccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi lr, [r0], -lr, asr #13 │ │ │ │ - ldc2 7, cr15, [sl], {86} @ 0x56 │ │ │ │ + stc2 7, cr15, [r2], {86} @ 0x56 │ │ │ │ svclt 0x00480703 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs sp, #5277 @ 0x149d │ │ │ │ ldr r6, [r8, fp, lsr #1] │ │ │ │ - blcs 0x185550 │ │ │ │ + blcs 0x185580 │ │ │ │ andls r6, ip, #688128 @ 0xa8000 │ │ │ │ andle r6, sl, sl, ror #18 │ │ │ │ cmnpeq pc, r2, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ stmdbcs r0, {r2, ip, lr, pc}^ │ │ │ │ smlalbtcs fp, r1, ip, pc @ │ │ │ │ andne pc, r1, r9, lsl r8 @ │ │ │ │ rsbseq pc, pc, #34 @ 0x22 │ │ │ │ andls r4, sp, #671088640 @ 0x28000000 │ │ │ │ andls r6, lr, #2785280 @ 0x2a8000 │ │ │ │ andls r6, pc, #3833856 @ 0x3a8000 │ │ │ │ addcs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf19ae6aa │ │ │ │ - vst2. {d31-d32}, [pc :64]! │ │ │ │ + vst2. {d31-d32}, [pc :128], r5 │ │ │ │ stmdbls r4, {r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf8c74638 │ │ │ │ @ instruction: 0xf74d32d0 │ │ │ │ - svclt 0x0000fb5b │ │ │ │ + svclt 0x0000fb43 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77f70 │ │ │ │ + bl 0xfec77fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf5a0460d │ │ │ │ addlt r5, r2, r8, lsl #2 │ │ │ │ @ instruction: 0xf8d16812 │ │ │ │ ldmiblt r2, {r7, r9, lr}^ │ │ │ │ addcs r8, r0, #409600 @ 0x64000 │ │ │ │ sbcseq pc, r4, r4, lsl #2 │ │ │ │ tstmi r6, r1, asr #20 │ │ │ │ @ instruction: 0x46196099 │ │ │ │ - stmib ip!, {r0, r1, r2, r3, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r2, r3, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5042201 │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ @ instruction: 0xf8c350d0 │ │ │ │ andlt r2, r2, r8, asr r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -279150,32 +279160,32 @@ │ │ │ │ vmlal.s q9, d16, d2[0] │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ sbcsle r2, sp, r0, lsl #20 │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ @ instruction: 0x4601d5d6 │ │ │ │ - vmax.s8 d20, d13, d26 │ │ │ │ - vmla.i d23, d16, d0[5] │ │ │ │ + @ instruction: 0xf64d462a │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ movwls r0, #4143 @ 0x102f │ │ │ │ @ instruction: 0xf928f049 │ │ │ │ strb r9, [fp, r1, lsl #22] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78000 │ │ │ │ + bl 0xfec78030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r2, [r6], -r0, lsl #6 │ │ │ │ strmi r4, [r5], -lr, lsr #20 │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ movwls r3, #8960 @ 0x2300 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldmdblt r0!, {r0, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - blmi 0xb28e28 │ │ │ │ - blls 0x1fae94 │ │ │ │ + blmi 0xb28e58 │ │ │ │ + blls 0x1faec4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460fbdf0 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @@ -279187,36 +279197,36 @@ │ │ │ │ stccs 1, cr13, [r0], {227} @ 0xe3 │ │ │ │ strbtmi sp, [fp], -r0, ror #1 │ │ │ │ eorsvs ip, r8, r7, lsl #22 │ │ │ │ adcsvs r6, sl, r9, ror r0 │ │ │ │ andcs lr, ip, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0xf01a2003 │ │ │ │ strmi pc, [r7], -r3, asr #27 │ │ │ │ - blmi 0x64da7c │ │ │ │ + blmi 0x64daac │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d32364 │ │ │ │ movwcs r1, #9052 @ 0x235c │ │ │ │ @ instruction: 0xb12a9100 │ │ │ │ - bne 0x17fbc6c │ │ │ │ + bne 0x17fbc9c │ │ │ │ svclt 0x0094429a │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ andcc lr, r1, #3358720 @ 0x334000 │ │ │ │ bicle r2, r9, r0, lsl #26 │ │ │ │ - blgt 0x2f2860 │ │ │ │ + blgt 0x2f2890 │ │ │ │ rsbsvs r6, r9, r8, lsr r0 │ │ │ │ @ instruction: 0xe7b360ba │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf19ae7b1 │ │ │ │ - svclt 0x0000f825 │ │ │ │ + svclt 0x0000f82d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq lr, pc, r4, ror #30 │ │ │ │ + rsbseq lr, pc, r4, lsr pc @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strvc pc, [r8, -pc, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ adclt r4, r5, r0, lsl #23 │ │ │ │ @@ -279228,15 +279238,15 @@ │ │ │ │ @ instruction: 0xf10880b6 │ │ │ │ @ instruction: 0xf1b939ff │ │ │ │ vrecps.f32 d0, d0, d31 │ │ │ │ teqlt r5, r4, ror #1 │ │ │ │ svceq 0x0013f1b8 │ │ │ │ @ instruction: 0xf1b8bf18 │ │ │ │ @ instruction: 0xf0000f09 │ │ │ │ - blmi 0x1e41290 │ │ │ │ + blmi 0x1e412c0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ addcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc 1, cr15, [r6, #544]! @ 0x220 │ │ │ │ @ instruction: 0xf1684668 │ │ │ │ @@ -279250,15 +279260,15 @@ │ │ │ │ andne lr, r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ strhlt r8, [lr, r9] │ │ │ │ vqsub.s8 d18, d15, d4 │ │ │ │ vrsra.s64 d19, d8, #64 │ │ │ │ - blx 0x1a9dd2 │ │ │ │ + blx 0x1a9e02 │ │ │ │ @ instruction: 0xf1033309 │ │ │ │ mrrcvs 0, 5, r0, r9, cr0 │ │ │ │ ldcvs 0, cr6, [r9], {49} @ 0x31 │ │ │ │ ldclvs 0, cr6, [fp], {113} @ 0x71 │ │ │ │ stmdagt r3, {r0, r1, r4, r5, r7, sp, lr} │ │ │ │ smlabteq r3, r6, r9, lr │ │ │ │ tstcs r4, #1073741881 @ 0x40000039 │ │ │ │ @@ -279267,93 +279277,93 @@ │ │ │ │ ldmdavs pc!, {r1, r3, r5, fp, sp, lr} @ │ │ │ │ movwmi pc, #39683 @ 0x9b03 @ │ │ │ │ andvs pc, r8, r4, lsl r8 @ │ │ │ │ stmdavs r8!, {r1, r3, r4, r6, sl, sp, lr}^ │ │ │ │ stmiavs r8!, {r3, r4, r7, sl, sp, lr} │ │ │ │ ldmib r5, {r3, r4, r6, r7, sl, sp, lr}^ │ │ │ │ stmib r3, {r0, r1, r8}^ │ │ │ │ - bllt 0x10e140c │ │ │ │ + bllt 0x10e143c │ │ │ │ cdp2 1, 14, cr15, cr6, cr8, {3} │ │ │ │ - blle 0x631a84 │ │ │ │ + blle 0x631ab4 │ │ │ │ @ instruction: 0xf0131ff3 │ │ │ │ teqle r6, fp @ │ │ │ │ - blmi 0x12e8fd0 │ │ │ │ - blls 0x9fb03c │ │ │ │ + blmi 0x12e9000 │ │ │ │ + blls 0x9fb06c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, r5, r4, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64f83f0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1370]! @ 0x55a │ │ │ │ @ instruction: 0xf64d4641 │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ + vshr.s64 q8, q2, #64 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ bfi pc, sp, #16, #16 @ │ │ │ │ bicscs pc, r2, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x143084 │ │ │ │ + blcs 0x1430b4 │ │ │ │ @ instruction: 0xf64fd0d0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r9, #1049] @ 0x419 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ - rsbseq pc, r0, sp, asr #12 │ │ │ │ + adceq pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf806f049 │ │ │ │ addcs lr, ip, #192, 14 @ 0x3000000 │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ stc 1, cr15, [r0, #-544]! @ 0xfffffde0 │ │ │ │ @ instruction: 0xf168a801 │ │ │ │ tstpcs r4, #15552 @ p-variant is OBSOLETE @ 0x3cc0 │ │ │ │ eorls r2, r1, #4, 4 @ 0x40000000 │ │ │ │ strmi pc, [r9], #-2819 @ 0xfffff4fd │ │ │ │ - blcs 0x17c1e4 │ │ │ │ - bllt 0x2015100 │ │ │ │ + blcs 0x17c214 │ │ │ │ + bllt 0x2015130 │ │ │ │ svceq 0x0008f1b8 │ │ │ │ @ instruction: 0xf1b8dc1e │ │ │ │ ldcle 15, cr0, [lr], {2} │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0xf64fe020 │ │ │ │ vrsra.s64 q9, q2, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64faf42 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ subcs sl, r0, #58, 30 @ 0xe8 │ │ │ │ @ instruction: 0xf64d4641 │ │ │ │ - vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xe730ffd3 │ │ │ │ svceq 0x000bf1b8 │ │ │ │ @ instruction: 0xf640d1e0 │ │ │ │ - vsubw.s8 , q8, d13 │ │ │ │ + vrsra.s64 d17, d29, #64 │ │ │ │ movwls r0, #786 @ 0x312 │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf1684630 │ │ │ │ str pc, [r8, r9, lsl #25] │ │ │ │ @ instruction: 0xf6406ca2 │ │ │ │ - vsubw.s8 , q8, d13 │ │ │ │ + vrsra.s64 d17, d29, #64 │ │ │ │ movwls r0, #786 @ 0x312 │ │ │ │ svclt 0x004200d3 │ │ │ │ vsubw.s8 q9, , d4 │ │ │ │ @ instruction: 0x93210300 │ │ │ │ @ instruction: 0xf06fe7ec │ │ │ │ @ instruction: 0xe7780015 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @ instruction: 0xf199e773 │ │ │ │ - svclt 0x0000ff13 │ │ │ │ + svclt 0x0000ff1b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq lr, [pc], #-236 │ │ │ │ + rsbseq lr, pc, ip, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf5a0b0a5 │ │ │ │ addcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @@ -279363,24 +279373,24 @@ │ │ │ │ andls r6, r0, r0, lsl #5 │ │ │ │ @ instruction: 0xf506484b │ │ │ │ @ instruction: 0xf5065a0d │ │ │ │ @ instruction: 0xf5065709 │ │ │ │ stmdavs r0, {r8, r9, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9023 │ │ │ │ stmdage r3, {} @ │ │ │ │ - beq 0x75d564 │ │ │ │ + beq 0x75d594 │ │ │ │ @ instruction: 0xf1883714 │ │ │ │ @ instruction: 0xf8daeca2 │ │ │ │ - bcs 0x129148 │ │ │ │ + bcs 0x129178 │ │ │ │ stmdage r3, {r1, r5, r6, ip, lr, pc} │ │ │ │ ldc2l 1, cr15, [r0, #-416]! @ 0xfffffe60 │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ @ instruction: 0xf1682002 │ │ │ │ @ instruction: 0xf8d6fd11 │ │ │ │ - bllt 0xc314a0 │ │ │ │ + bllt 0xc314d0 │ │ │ │ strcs r4, [r1], #-1589 @ 0xfffff9cb │ │ │ │ strcc lr, [r1], #-3 │ │ │ │ mcrrcs 5, 8, r3, r1, cr4 │ │ │ │ @ instruction: 0xf8dbd035 │ │ │ │ @ instruction: 0xf5062354 │ │ │ │ andscc r5, r4, fp │ │ │ │ ldrtmi fp, [r8], -r2, lsl #18 │ │ │ │ @@ -279397,26 +279407,26 @@ │ │ │ │ ldrsbmi pc, [r0], #134 @ 0x86 @ │ │ │ │ sbcsle r2, r9, r0, lsl #24 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ tstls r1, r8, lsr r6 │ │ │ │ @ instruction: 0xf1681e65 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ teqle fp, r0, lsl #16 │ │ │ │ - blx 0x1a9a16 │ │ │ │ + blx 0x1a9a46 │ │ │ │ mrrcvs 2, 0, r8, r2, cr5 │ │ │ │ eorsle r2, r5, r1, lsl #20 │ │ │ │ @ instruction: 0xf1069800 │ │ │ │ @ instruction: 0x462102d0 │ │ │ │ - blx 0x5f1d2 │ │ │ │ + blx 0x5f202 │ │ │ │ @ instruction: 0xf8cae7c2 │ │ │ │ addcs r9, r0, #0 │ │ │ │ tstpvc r5, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8cba803 │ │ │ │ @ instruction: 0xf6ee9354 │ │ │ │ - smlabtcs fp, r8, pc, lr @ │ │ │ │ + @ instruction: 0x210befb0 │ │ │ │ @ instruction: 0xf168a803 │ │ │ │ tstpcs r7, r9, asr sp @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf168a803 │ │ │ │ andcs pc, r0, #5440 @ 0x1540 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ ldc2 1, cr15, [sl], #416 @ 0x1a0 │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ @@ -279432,356 +279442,356 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1684638 │ │ │ │ andscs pc, r4, #3392 @ 0xd40 │ │ │ │ strhi pc, [r5, #-2818] @ 0xfffff4fe │ │ │ │ subls pc, r4, r5, asr #17 │ │ │ │ @ instruction: 0xf199e7c0 │ │ │ │ - svclt 0x0000fe61 │ │ │ │ + svclt 0x0000fe69 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7845c │ │ │ │ + bl 0xfec7848c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x8251e4 │ │ │ │ - bcs 0x34d47c │ │ │ │ + blmi 0x825214 │ │ │ │ + bcs 0x34d4ac │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blmi 0x795714 │ │ │ │ + blmi 0x795744 │ │ │ │ cdp 6, 1, cr4, cr13, cr5, {0} │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02301 │ │ │ │ @ instruction: 0x46184290 │ │ │ │ - blx 0xfef5d2f6 │ │ │ │ + blx 0xfef5d326 │ │ │ │ @ instruction: 0xf504b1e8 │ │ │ │ stmdavs r3, {r0, r1, r3, sl, ip, lr}^ │ │ │ │ stmdavs r2, {r2, r4, sl, ip, sp} │ │ │ │ strtmi sl, [r0], -r1, lsl #18 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ - blx 0x195f29e │ │ │ │ + blx 0x195f2ce │ │ │ │ eorvs r2, ip, r0 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7ee │ │ │ │ strb r0, [fp, sp]! │ │ │ │ - mrc2 1, 0, pc, cr14, cr9, {4} │ │ │ │ + mcr2 1, 1, pc, cr6, cr9, {4} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq lr, pc, sl, ror #22 │ │ │ │ + rsbseq lr, pc, sl, lsr fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec784e4 │ │ │ │ + bl 0xfec78514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ addlt r6, r2, r1, asr #16 │ │ │ │ ldmdblt r9, {r0, r1, r9, sl, lr} │ │ │ │ ldmvs r9, {r0, r2, r5, sp, lr, pc}^ │ │ │ │ tstlt r1, #8, 6 @ 0x20000000 │ │ │ │ adcmi r6, r0, #24, 16 @ 0x180000 │ │ │ │ vand , , │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ stmib sp, {r0, r1, r4, r5}^ │ │ │ │ @ instruction: 0xf0483200 │ │ │ │ - blls 0x160d78 │ │ │ │ + blls 0x160da8 │ │ │ │ ldmdavs fp, {r0, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64db19b │ │ │ │ - vsubw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vcgt.s8 d16, d0, d31 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - bcs 0x1217f0 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ + bcs 0x121820 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - adcvc pc, r4, r3, asr #4 │ │ │ │ + sbcsvc pc, r4, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ strtmi fp, [r1], -r1, lsl #29 │ │ │ │ - sbceq pc, ip, sp, asr #12 │ │ │ │ + rscseq pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489200 │ │ │ │ - bls 0x160d38 │ │ │ │ + bls 0x160d68 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs r2, {r0, r4, r7, r9, sl, lr} │ │ │ │ - bcs 0x132ba4 │ │ │ │ + bcs 0x132bd4 │ │ │ │ vqadd.s8 , q0, q0 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vqshl.s64 q11, q14, #0 │ │ │ │ + vabdl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf100072f │ │ │ │ strcs r0, [r0], -ip, lsl #8 │ │ │ │ stmiavs r2!, {r1, sp, lr, pc} │ │ │ │ @ instruction: 0xb1b2340c │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [ip], {84} @ 0x54 │ │ │ │ addmi r4, r3, #43 @ 0x2b │ │ │ │ vand , , │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf0480033 │ │ │ │ stmiavs r2!, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #12 │ │ │ │ - b 0xa6e3e8 │ │ │ │ - bcs 0x1227c8 │ │ │ │ + b 0xa6e418 │ │ │ │ + bcs 0x1227f8 │ │ │ │ addsmi sp, r6, #232, 2 @ 0x3a │ │ │ │ @ instruction: 0xb1a5dd28 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - mvnscc pc, #64, 4 │ │ │ │ + msrmi CPSR_fs, #64, 4 │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ - sbcseq pc, r0, sp, asr #12 │ │ │ │ + andne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04847f0 │ │ │ │ @ instruction: 0xf64dbe2b │ │ │ │ - vsubw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vcgt.s8 d16, d0, d31 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ strmi r0, [r9, #305]! @ 0x131 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - adcvc pc, r4, r3, asr #4 │ │ │ │ + sbcsvc pc, r4, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ cdplt 0, 1, cr15, cr8, cr8, {2} │ │ │ │ - movwcs pc, #1613 @ 0x64d @ │ │ │ │ + teqpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vshr.s64 q8, q4, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04847f0 │ │ │ │ svclt 0x0000be03 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78648 │ │ │ │ + bl 0xfec78678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0486849 │ │ │ │ @ instruction: 0x4621fdf3 │ │ │ │ @ instruction: 0xf6442201 │ │ │ │ - vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ @ instruction: 0xf7ff0035 │ │ │ │ vrecps.f32 , q7, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ svclt 0x0000bde3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78688 │ │ │ │ + bl 0xfec786b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0486849 │ │ │ │ stmdami r6, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xff58f7ff │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stcllt 0, cr15, [r6, #288] @ 0x120 │ │ │ │ - eorseq r4, r5, r0, asr lr │ │ │ │ + eorseq r4, r5, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec786c4 │ │ │ │ + bl 0xfec786f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ strmi r0, [r4], -pc, lsl #6 │ │ │ │ - blcs 0x3700d8 │ │ │ │ + blcs 0x370108 │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ eorcc pc, fp, #3 │ │ │ │ - bleq 0x2715c4 │ │ │ │ + bleq 0x2715f4 │ │ │ │ strcs r0, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - andsne pc, r4, sp, asr #12 │ │ │ │ + subne pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #288]! @ 0x120 │ │ │ │ - strle r0, [pc], #-802 @ 0x1214f4 │ │ │ │ + strle r0, [pc], #-802 @ 0x121524 │ │ │ │ strle r0, [r5], #-1315 @ 0xfffffadd │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - subne pc, r0, sp, asr #12 │ │ │ │ + rsbsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 0, cr15, [r8, #288] @ 0x120 │ │ │ │ - eorsne pc, r0, sp, asr #12 │ │ │ │ + rsbne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #288] @ 0x120 │ │ │ │ @ instruction: 0xf64de7e8 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ ldrb pc, [pc, fp, lsl #27] @ │ │ │ │ - rscseq pc, r0, sp, asr #12 │ │ │ │ + eorne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4, #288] @ 0x120 │ │ │ │ @ instruction: 0xf64de7d8 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xe7d1fd7d │ │ │ │ - rscseq pc, ip, sp, asr #12 │ │ │ │ + eorne pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0xf64de7ca │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ strb pc, [r3, pc, ror #26] @ │ │ │ │ ldmdbcs r3, {r0, r6, r7, r9, ip, sp, pc} │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0], -r1 │ │ │ │ - beq 0x3a9de8 │ │ │ │ - beq 0x3a3da4 │ │ │ │ + beq 0x3a9e18 │ │ │ │ + beq 0x3a3dd4 │ │ │ │ strtcc r2, [lr], #-2058 @ 0xfffff7f6 │ │ │ │ mcrrmi 0, 3, r4, r6, cr10 │ │ │ │ @ instruction: 0xf64b5852 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ @ instruction: 0xf64dbd59 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd53 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd4d │ │ │ │ - vmla.i d17, d0, d0[5] │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd47 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd41 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd3b │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d17, d24, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd35 │ │ │ │ - vshr.s64 d17, d4, #64 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd2f │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd29 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd23 │ │ │ │ - vshr.s64 d17, d20, #64 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd1d │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vmla.i d17, d16, d0[7] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd17 │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd11 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ svclt 0x0000bd0b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec78838 │ │ │ │ + bl 0xfec78868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf64d4504 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q9, d0, d12 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldc2l 0, cr15, [sl], #288 @ 0x120 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ strtmi pc, [r9], -r9, lsl #31 │ │ │ │ - rscne pc, r8, sp, asr #12 │ │ │ │ + andscs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [lr], #288 @ 0x120 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ vmax.s8 d20, d1, d4 │ │ │ │ - vmla.i d21, d0, d0[4] │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ @ instruction: 0x460d0031 │ │ │ │ ldc2l 0, cr15, [lr], {72} @ 0x48 │ │ │ │ @ instruction: 0xf104b3a5 │ │ │ │ movwcs r0, #4639 @ 0x121f │ │ │ │ eoreq lr, r4, #73728 @ 0x12000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ rsbne lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf01a0092 │ │ │ │ strmi pc, [r0], fp, lsr #19 │ │ │ │ stccs 3, cr11, [r0], {96} @ 0x60 │ │ │ │ @ instruction: 0xf64ddb22 │ │ │ │ - vabdl.s8 q9, d0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vabd.s8 d16, d0, d31 │ │ │ │ - @ instruction: 0xf2c036fc │ │ │ │ + vsubhn.i16 d20, q0, q14 │ │ │ │ @ instruction: 0xf64d0631 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 q9, d0, d20 │ │ │ │ @ instruction: 0xf04f052f │ │ │ │ cmnne r3, r1, lsl #24 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ eorcc pc, r3, r8, asr r8 @ │ │ │ │ ldrbeq r4, [fp, fp, asr #1] │ │ │ │ @ instruction: 0xf1bcd508 │ │ │ │ svclt 0x000c0f00 │ │ │ │ @ instruction: 0x46314639 │ │ │ │ stc2 0, cr15, [ip], #288 @ 0x120 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rscle r3, sl, #256 @ 0x100 │ │ │ │ - subeq pc, r0, sp, asr #4 │ │ │ │ + rsbseq pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [r0], #288 @ 0x120 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78920 │ │ │ │ + bl 0xfec78950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - eorscs pc, r4, r0, asr #4 │ │ │ │ + rsbcs pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf64d460e │ │ │ │ - vshl.s64 , q14, #0 │ │ │ │ + vabal.s8 q9, d0, d28 │ │ │ │ @ instruction: 0xf048052f │ │ │ │ and pc, r9, r3, lsl #25 │ │ │ │ biclt r6, r0, r0, lsl #16 │ │ │ │ - blx 0x55d7b0 │ │ │ │ + blx 0x55d7e0 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf048b109 │ │ │ │ strcc pc, [r4], #-3193 @ 0xfffff387 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf94ef01a │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64dbd70 │ │ │ │ - vsubw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vcgt.s8 d16, d0, d31 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ mcrcs 1, 0, r0, cr0, cr1, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - andcs pc, r4, sp, asr #12 │ │ │ │ + eorscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrrclt 0, 4, pc, r4, cr8 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec789a4 │ │ │ │ + bl 0xfec789d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ rsbscs r4, r4, #4, 12 @ 0x400000 │ │ │ │ andcc r2, ip, r0, lsl #2 │ │ │ │ ldmdavs r7!, {r0, r2, r4, r5, r7, fp, sp, lr} │ │ │ │ adcvs r6, r5, r7, lsr #32 │ │ │ │ stmdb r2!, {r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @@ -279834,298 +279844,298 @@ │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r5, r8, r9, fp, ip} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ strne r0, [r9, #-2313] @ 0xfffff6f7 │ │ │ │ @ instruction: 0xf64b000f │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ @ instruction: 0xf64dbbd3 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbbcd │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d0, d0[3] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbbc7 │ │ │ │ - vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ + vmla.i d18, d0, d0[1] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbbc1 │ │ │ │ - vaddl.s8 q9, d0, d12 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf048002f │ │ │ │ svclt 0x0000bbbb │ │ │ │ andsle r2, r3, r0, lsl r8 │ │ │ │ eorle r2, sp, r1, lsl r9 │ │ │ │ @ instruction: 0xb329dc08 │ │ │ │ tstle sp, r6, lsl #18 │ │ │ │ - sbccc pc, r8, sp, asr #12 │ │ │ │ + rscscc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfec5da0c │ │ │ │ + bllt 0xfec5da3c │ │ │ │ @ instruction: 0xd11529ff │ │ │ │ - rsccc pc, r0, sp, asr #12 │ │ │ │ + andsmi pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfea5da1c │ │ │ │ + bllt 0xfea5da4c │ │ │ │ stmdale sp, {r1, r2, r4, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrtcc r2, [r0], -r4, lsr #20 │ │ │ │ mcrmi 2, 2, r4, cr8, cr12, {1} │ │ │ │ @ instruction: 0x66605a54 │ │ │ │ cdpvc 2, 7, cr7, cr8, cr12, {3} │ │ │ │ addls r0, sl, r4, lsl #25 │ │ │ │ mulseq lr, r6, ip │ │ │ │ - sbcscs pc, r4, fp, asr #12 │ │ │ │ + andcc pc, r4, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - bllt 0xfe4dda48 │ │ │ │ - adcscc pc, ip, sp, asr #12 │ │ │ │ - eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfe35da54 │ │ │ │ - sbcscc pc, r4, sp, asr #12 │ │ │ │ - eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfe1dda60 │ │ │ │ - adcscc pc, r0, sp, asr #12 │ │ │ │ - eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x205da6c │ │ │ │ - eorscs pc, r4, sp, asr #12 │ │ │ │ + bllt 0xfe4dda78 │ │ │ │ + rsccc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1edda78 │ │ │ │ - subcs pc, r4, sp, asr #12 │ │ │ │ + bllt 0xfe35da84 │ │ │ │ + andmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1d5da84 │ │ │ │ - subscs pc, r4, sp, asr #12 │ │ │ │ + bllt 0xfe1dda90 │ │ │ │ + rsccc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1bdda90 │ │ │ │ - rsbcs pc, r8, sp, asr #12 │ │ │ │ + bllt 0x205da9c │ │ │ │ + rsbcs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1a5da9c │ │ │ │ - rsbscs pc, ip, sp, asr #12 │ │ │ │ + bllt 0x1eddaa8 │ │ │ │ + rsbscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x18ddaa8 │ │ │ │ - addscs pc, r0, sp, asr #12 │ │ │ │ + bllt 0x1d5dab4 │ │ │ │ + addcs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x175dab4 │ │ │ │ - adccs pc, r0, sp, asr #12 │ │ │ │ + bllt 0x1bddac0 │ │ │ │ + addscs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x15ddac0 │ │ │ │ - adcscs pc, r0, sp, asr #12 │ │ │ │ + bllt 0x1a5dacc │ │ │ │ + adccs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x145dacc │ │ │ │ + bllt 0x18ddad8 │ │ │ │ sbccs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x12ddad8 │ │ │ │ + bllt 0x175dae4 │ │ │ │ sbcscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x115dae4 │ │ │ │ + bllt 0x15ddaf0 │ │ │ │ rsccs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfddaf0 │ │ │ │ - rscscs pc, r4, sp, asr #12 │ │ │ │ + bllt 0x145dafc │ │ │ │ + rscscs pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, pc, r0, asr #5 │ │ │ │ + bllt 0x12ddb08 │ │ │ │ + andcc pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, pc, r0, asr #5 │ │ │ │ + bllt 0x115db14 │ │ │ │ + andscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xe5dafc │ │ │ │ - andcc pc, r8, sp, asr #12 │ │ │ │ + bllt 0xfddb20 │ │ │ │ + eorcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xcddb08 │ │ │ │ - andscc pc, ip, sp, asr #12 │ │ │ │ + bllt 0xe5db2c │ │ │ │ + eorscc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xb5db14 │ │ │ │ - eorcc pc, ip, sp, asr #12 │ │ │ │ + bllt 0xcddb38 │ │ │ │ + subcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x9ddb20 │ │ │ │ - eorscc pc, ip, sp, asr #12 │ │ │ │ + bllt 0xb5db44 │ │ │ │ + subscc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x85db2c │ │ │ │ - subscc pc, r4, sp, asr #12 │ │ │ │ + bllt 0x9ddb50 │ │ │ │ + rsbcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x6ddb38 │ │ │ │ - rsbcc pc, r4, sp, asr #12 │ │ │ │ + bllt 0x85db5c │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x55db44 │ │ │ │ - rsbscc pc, ip, sp, asr #12 │ │ │ │ + bllt 0x6ddb68 │ │ │ │ + addscc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x3ddb50 │ │ │ │ - addscc pc, r0, sp, asr #12 │ │ │ │ + bllt 0x55db74 │ │ │ │ + adccc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x25db5c │ │ │ │ - adccc pc, r0, sp, asr #12 │ │ │ │ + bllt 0x3ddb80 │ │ │ │ + sbccc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blt 0xddb68 │ │ │ │ + bllt 0x25db8c │ │ │ │ + sbcscc pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, pc, r0, asr #5 │ │ │ │ + blt 0xddb98 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec78c50 │ │ │ │ + bl 0xfec78c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldmdami r4, {r0, r2, r3, r9, sl, lr} │ │ │ │ tstpeq r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ @ instruction: 0xf034fc79 │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ - movwcs pc, #1613 @ 0x64d @ │ │ │ │ + teqpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082d00 │ │ │ │ vmin.s8 d20, d3, d9 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ pop {r0, r1, r4, r5} │ │ │ │ @ instruction: 0xf0484038 │ │ │ │ @ instruction: 0xf64dbad9 │ │ │ │ - vshr.s64 q11, q14, #64 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0x462afad3 │ │ │ │ stmdami r3, {r0, r5, r9, sl, lr} │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e456 │ │ │ │ - eorseq r4, r5, r0, lsl #29 │ │ │ │ ldrhteq r4, [r5], -r0 │ │ │ │ + eorseq r4, r5, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78cbc │ │ │ │ + bl 0xfec78cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ - blmi 0x9a2388 │ │ │ │ + vmov.i32 d20, #3072 @ 0x00000c00 │ │ │ │ + blmi 0x9a23b8 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ and r4, r2, sp, lsl #12 │ │ │ │ movwcc r6, #51546 @ 0xc95a │ │ │ │ ldmdavs r9, {r1, r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ mvnsle r4, r1, lsr #7 │ │ │ │ vmin.s8 d20, d15, d1 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ vqadd.s8 d16, d0, d19 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ movwls r0, #4657 @ 0x1231 │ │ │ │ - blx 0xfeaddc18 │ │ │ │ + blx 0xfeaddc48 │ │ │ │ @ instruction: 0xf64d9b01 │ │ │ │ - vsra.s64 q11, q14, #64 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5, r8} │ │ │ │ streq lr, [r3], #-2596 @ 0xfffff5dc │ │ │ │ rsbsmi pc, r0, #52, 8 @ 0x34000000 │ │ │ │ @ instruction: 0xf64dd11a │ │ │ │ - vsubw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vcgt.s8 d16, d0, d31 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ stccs 1, cr0, [r0, #-196] @ 0xffffff3c │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - adcvc pc, r4, r3, asr #4 │ │ │ │ + sbcsvc pc, r4, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484030 │ │ │ │ vpmax.s8 d27, d16, d7 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf4340131 │ │ │ │ rscle r4, r4, r0, ror r2 │ │ │ │ - rscscc pc, r8, sp, asr #12 │ │ │ │ + eormi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1fddc70 │ │ │ │ + blx 0x1fddca0 │ │ │ │ svclt 0x0000e7dd │ │ │ │ - eorseq r4, r5, r8, lsl #31 │ │ │ │ + ldrhteq r4, [r5], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec78d60 │ │ │ │ + bl 0xfec78d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ - blmi 0x1a2030 │ │ │ │ + vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + blmi 0x1a2060 │ │ │ │ mulls r0, r1, r2 │ │ │ │ mcrr2 1, 2, pc, r0, cr12 @ │ │ │ │ - eorseq r4, r5, r8, ror #31 │ │ │ │ + eorseq r5, r5, r8, lsl r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - rsbpl pc, r0, r1, asr #4 │ │ │ │ + addspl pc, r0, r1, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ tstls r1, sl, lsr #28 │ │ │ │ - ldrmi pc, [r4, -r4, asr #12]! │ │ │ │ + strbmi pc, [r4, -r4, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x13ddcd0 │ │ │ │ - strvc pc, [r4, #579]! @ 0x243 │ │ │ │ + blx 0x13ddd00 │ │ │ │ + ldrbvc pc, [r4, #579] @ 0x243 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - ldmne ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdacs ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1aa4649 │ │ │ │ movwls r0, #772 @ 0x304 │ │ │ │ strbmi r9, [sl], r0, lsl #22 │ │ │ │ - bleq 0x15dd0c │ │ │ │ + bleq 0x15dd3c │ │ │ │ svcmi 0x0004f853 │ │ │ │ ands r9, r1, r0, lsl #6 │ │ │ │ svceq 0x001ff1ba │ │ │ │ @ instruction: 0x46284651 │ │ │ │ ldrtmi fp, [r8], -ip, lsl #31 │ │ │ │ eorne pc, fp, r6, asr r8 @ │ │ │ │ - blx 0xc5dd0c │ │ │ │ + blx 0xc5dd3c │ │ │ │ @ instruction: 0xf10b2100 │ │ │ │ @ instruction: 0xf10a0b01 │ │ │ │ @ instruction: 0xf1bb0a01 │ │ │ │ andle r0, sl, r0, lsr #30 │ │ │ │ - blx 0x1aa404 │ │ │ │ + blx 0x1aa434 │ │ │ │ eormi pc, r2, #-1342177280 @ 0xb0000000 │ │ │ │ stmdbcs r0, {r0, r1, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ - blx 0x7ddd30 │ │ │ │ + blx 0x7ddd60 │ │ │ │ strcc lr, [r0], r2, ror #15 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ - bls 0x195c6c │ │ │ │ - movwcs pc, #1613 @ 0x64d @ │ │ │ │ + bls 0x195c9c │ │ │ │ + teqpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andsmi pc, r8, sp, asr #12 │ │ │ │ + submi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ svclt 0x00082a00 │ │ │ │ andlt r4, r3, r9, lsl r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x15dd64 │ │ │ │ + blt 0x15dd94 │ │ │ │ stmdbeq r1!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7be │ │ │ │ - ldrshteq r4, [r5], -ip │ │ │ │ + eorseq r5, r5, ip, lsr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78e58 │ │ │ │ + bl 0xfec78e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf0489e04 │ │ │ │ strtmi pc, [r0], -r9, ror #19 │ │ │ │ ldc2l 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ - andcs pc, r0, sp, asr #12 │ │ │ │ + eorscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e0f048 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0xf64dfc19 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0x2c11f9d7 │ │ │ │ stccs 0, cr13, [r2], {25} │ │ │ │ stccs 15, cr11, [sl, #-32] @ 0xffffffe0 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ ldmiblt r3, {r8, r9, sp} │ │ │ │ svclt 0x00082c02 │ │ │ │ svclt 0x000c2d0a │ │ │ │ strcs r2, [r0, #-1281] @ 0xfffffaff │ │ │ │ strtmi fp, [r0], -r5, ror #18 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ vceq.f32 d31, d14, d9 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484070 │ │ │ │ adcslt fp, r6, #3063808 @ 0x2ec000 │ │ │ │ andle r2, lr, r3, lsl #28 │ │ │ │ @ instruction: 0xf64b4631 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ vmul.i8 d31, d30, d17 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484070 │ │ │ │ @ instruction: 0xf64db9a9 │ │ │ │ - vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[3] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vmla.i8 d31, d30, d19 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484070 │ │ │ │ svclt 0x0000b99b │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -280142,1008 +280152,1008 @@ │ │ │ │ strbmi r8, [r6], -r0 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4605fe51 │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf64d4649 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ strtmi pc, [r0], -fp, ror #18 │ │ │ │ stc2 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ - andcs pc, r0, sp, asr #12 │ │ │ │ + eorscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf962f048 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ @ instruction: 0xf64dfb9b │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ svccs 0x0011f959 │ │ │ │ svccs 0x0002d014 │ │ │ │ @ instruction: 0xf1b8bf08 │ │ │ │ andle r0, pc, sl, lsl #30 │ │ │ │ stccs 6, cr4, [r2], {41} @ 0x29 │ │ │ │ cdpcs 15, 0, cr11, cr10, cr8, {0} │ │ │ │ strtmi sp, [r0], -fp │ │ │ │ ldc2 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r2, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdbcs r3, {r0, r3, r5, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf64bd013 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ vmul.i8 d31, d14, d25 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04843f8 │ │ │ │ @ instruction: 0x4606b931 │ │ │ │ ldr r4, [r1, r0, lsl #13]! │ │ │ │ strmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0xf64de7a3 │ │ │ │ - vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[3] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vmla.i8 d31, d14, d21 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04843f8 │ │ │ │ svclt 0x0000b91d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec79014 │ │ │ │ + bl 0xfec79044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff0 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf048b082 │ │ │ │ pldw [r4, #-2317] @ 0xfffff6f3 │ │ │ │ andle r5, pc, #128, 30 @ 0x200 │ │ │ │ - addpl pc, r8, sp, asr #12 │ │ │ │ + adcspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0484621 │ │ │ │ vmla.i8 d31, d15, d3 │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ andlt r0, r2, r3, lsr r0 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt sl!, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf0104608 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0e6 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ strb pc, [r6, fp, ror #17]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec79078 │ │ │ │ + bl 0xfec790a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0484614 │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d0f048 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt r8, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vtst.8 d31, d30, d29 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ svclt 0x0000b8b5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec790e4 │ │ │ │ + bl 0xfec79114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ andcs pc, r0, #10682368 @ 0xa30000 │ │ │ │ vmax.s8 d20, d14, d17 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf7ff0095 │ │ │ │ - blls 0x1a06ac │ │ │ │ + blls 0x1a06dc │ │ │ │ vmul.i8 d27, d16, d3 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vadd.i8 d31, d30, d15 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andlt r0, r2, pc, lsr #32 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmlt r6, {r3, r6, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d0, d9 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xe7eaf87b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec79158 │ │ │ │ + bl 0xfec79188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9b0f7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf858f048 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ ldrmi fp, [r9], -pc, asr #16 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf844f048 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec791cc │ │ │ │ + bl 0xfec791fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf976f7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf81ef048 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ @ instruction: 0x4619b815 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf80af048 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec79240 │ │ │ │ + bl 0xfec79270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0479301 │ │ │ │ ldmdami r3, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf93cf7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffe4f047 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474010 │ │ │ │ @ instruction: 0x4619bfdb │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffd0f047 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec792b4 │ │ │ │ + bl 0xfec792e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf64e4614 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ stcls 0, cr0, [r6, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xffbcf047 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stmiblt r5, {r0, r3, r9, ip, lr, pc}^ │ │ │ │ - subvc pc, ip, pc, asr #4 │ │ │ │ + rsbsvc pc, ip, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474030 │ │ │ │ rsbmi fp, r1, #700 @ 0x2bc │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ - blx 0xfedde132 │ │ │ │ + blx 0xfedde162 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ rscle r2, ip, r0, lsl #16 │ │ │ │ - eormi pc, r8, sp, asr #12 │ │ │ │ + subsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffa0f047 │ │ │ │ movwcs lr, #6118 @ 0x17e6 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4605fc75 │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q10, d16, d0 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ strtmi pc, [r9], -pc, lsl #31 │ │ │ │ - rsbmi pc, r0, sp, asr #12 │ │ │ │ + addsmi pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff88f047 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff82f047 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7934c │ │ │ │ + bl 0xfec7937c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ @ instruction: 0xff70f047 │ │ │ │ @ instruction: 0xf64db9e5 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf047002f │ │ │ │ ldmiblt r4!, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff5af047 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0052f047 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ stccs 15, cr15, [r0], {71} @ 0x47 │ │ │ │ strtmi sp, [r1], -r0, ror #1 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff3af047 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0032f047 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec793e8 │ │ │ │ + bl 0xfec79418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff0 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf047b082 │ │ │ │ pldw [r4, #-3875] @ 0xfffff0dd │ │ │ │ andsle r5, ip, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64b4621 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0470030 │ │ │ │ stccs 15, cr15, [r5], {25} │ │ │ │ ldm pc, {r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ svccc 0x0046f004 │ │ │ │ @ instruction: 0x232a3138 │ │ │ │ - eormi pc, r8, sp, asr #12 │ │ │ │ + subsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff0cf047 │ │ │ │ - subvc pc, ip, pc, asr #4 │ │ │ │ + rsbsvc pc, ip, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474010 │ │ │ │ rsbmi fp, r1, #3, 30 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ - blx 0x2de28a │ │ │ │ + blx 0x2de2ba │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf64b4621 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0470030 │ │ │ │ @ instruction: 0xe7e5fef3 │ │ │ │ - subpl pc, r4, sp, asr #12 │ │ │ │ + rsbspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr12, cr7, {2} │ │ │ │ @ instruction: 0xf64de7de │ │ │ │ - vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ @ instruction: 0xf047002f │ │ │ │ ldrb pc, [r7, r5, ror #29] @ │ │ │ │ - rscsmi pc, r8, sp, asr #12 │ │ │ │ + eorpl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr14, cr7, {2} │ │ │ │ @ instruction: 0xf64de7d0 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ @ instruction: 0xe7c9fed7 │ │ │ │ - adcsmi pc, r8, sp, asr #12 │ │ │ │ + rscmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr0, cr7, {2} │ │ │ │ @ instruction: 0xf64de7c2 │ │ │ │ - vaddl.s8 q10, d16, d8 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ ldr pc, [fp, r9, asr #29]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec794bc │ │ │ │ + bl 0xfec794ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, sl, lsr #22 │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 0, 11, cr15, cr2, cr7, {2} │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr6, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64ba805 │ │ │ │ - @ instruction: 0xf2c024d4 │ │ │ │ + vaddhn.i16 d19, q0, q2 │ │ │ │ @ instruction: 0xf1870430 │ │ │ │ movtcs lr, #3006 @ 0xbbe │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d0 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ vqadd.s8 d16, d15, d17 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.i d22, d0, d0[4] │ │ │ │ andls r0, r2, r3, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - stc2 1, cr15, [r8, #608] @ 0x260 │ │ │ │ + ldc2 1, cr15, [r0, #608] @ 0x260 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr8, cr7, {2} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d4 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 7, cr15, cr8, cr7, {2} │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ strb pc, [r5, sp, ror #28] @ │ │ │ │ - ldc2l 1, cr15, [r0, #608] @ 0x260 │ │ │ │ + ldc2l 1, cr15, [r8, #608] @ 0x260 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7957c │ │ │ │ + bl 0xfec795ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, fp, lsr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 0, 5, cr15, cr2, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ movtcs lr, #2926 @ 0xb6e │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldclcs 6, cr15, [r4], {75} @ 0x4b │ │ │ │ + stccc 6, cr15, [r4], {75} @ 0x4b │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + stclvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 1, cr15, [r2, #-608]! @ 0xfffffda0 │ │ │ │ + ldc2 1, cr15, [sl, #-608]! @ 0xfffffda0 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 3, cr15, cr2, cr7, {2} │ │ │ │ vmla.i8 , q8, q6 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf047002f │ │ │ │ - blmi 0x521c94 │ │ │ │ - blls 0x67c464 │ │ │ │ + blmi 0x521cc4 │ │ │ │ + blls 0x67c494 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474030 │ │ │ │ @ instruction: 0x4621be17 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr12, cr7, {2} │ │ │ │ @ instruction: 0xf198e7e3 │ │ │ │ - svclt 0x0000fd6f │ │ │ │ + svclt 0x0000fd77 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79640 │ │ │ │ + bl 0xfec79670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xbf3cc0 │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + blmi 0xbf3cf0 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r6], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0479f1c │ │ │ │ subcs pc, r0, #15296 @ 0x3bc0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r0], #-1613 @ 0xfffff9b3 │ │ │ │ - strteq pc, [pc], #-704 @ 0x122474 │ │ │ │ - bl 0x2dea94 │ │ │ │ + ldrtcs pc, [r0], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x1224a4 │ │ │ │ + bl 0x2deac4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9402 │ │ │ │ - @ instruction: 0xf2c02cd4 │ │ │ │ + vmull.s8 , d0, d4 │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d15, d4 │ │ │ │ - vmvn.i32 d22, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d22, d0, d0[4] │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf198c000 │ │ │ │ - ldrtmi pc, [r1], -pc, asr #25 @ │ │ │ │ + @ instruction: 0x4631fcd7 │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ ldmiblt sp, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474621 │ │ │ │ andcs pc, r1, #12736 @ 0x31c0 │ │ │ │ @ instruction: 0x46394810 │ │ │ │ @ instruction: 0xff4cf7fe │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d1 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r2, #284]! @ 0x11c │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #284]! @ 0x11c │ │ │ │ @ instruction: 0xf198e7e1 │ │ │ │ - svclt 0x0000fd0d │ │ │ │ + svclt 0x0000fd15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r8, ror r0 │ │ │ │ + eorseq r5, r5, r8, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79708 │ │ │ │ + bl 0xfec79738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc73d8c │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + blmi 0xc73dbc │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0470300 │ │ │ │ stccs 13, cr15, [r0], {139} @ 0x8b │ │ │ │ @ instruction: 0xf64dd13c │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf047002f │ │ │ │ subcs pc, r0, #8128 @ 0x1fc0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcs pc, [r4], #1611 @ 0x64b @ │ │ │ │ + strcc pc, [r4], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r0], #-704 @ 0xfffffd40 @ │ │ │ │ - b 0xfe6deb74 │ │ │ │ + b 0xfe6deba4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1989400 │ │ │ │ - ldrtmi pc, [r1], -r1, ror #24 @ │ │ │ │ + ldrtmi pc, [r1], -r9, ror #24 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ andcs pc, r1, #6208 @ 0x1840 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ mcr2 7, 7, pc, cr6, cr14, {7} @ │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d4 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 0, cr15, [ip, #-284] @ 0xfffffee4 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ strb pc, [r0, r1, asr #26] @ │ │ │ │ - stc2 1, cr15, [r4], #608 @ 0x260 │ │ │ │ + stc2 1, cr15, [ip], #608 @ 0x260 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r5, [r5], -r4 │ │ │ │ + eorseq r5, r5, r4, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec797d8 │ │ │ │ + bl 0xfec79808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc73e5c │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + blmi 0xc73e8c │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0470300 │ │ │ │ stccs 13, cr15, [r0], {35} @ 0x23 │ │ │ │ @ instruction: 0xf64dd13c │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf047002f │ │ │ │ subcs pc, r0, #1472 @ 0x5c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcs pc, [r4], #1611 @ 0x64b @ │ │ │ │ + strcc pc, [r4], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r0], #-704 @ 0xfffffd40 @ │ │ │ │ - b 0xcdec44 │ │ │ │ + b 0xcdec74 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1989400 │ │ │ │ - @ instruction: 0x4631fbf9 │ │ │ │ + ldrtmi pc, [r1], -r1, lsl #24 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ andcs pc, r1, #63744 @ 0xf900 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ mcr2 7, 2, pc, cr0, cr14, {7} @ │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d4 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 0, cr15, [r4], #284 @ 0x11c │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ @ instruction: 0xe7c0fcd9 │ │ │ │ - ldc2 1, cr15, [ip], #-608 @ 0xfffffda0 │ │ │ │ + mcrr2 1, 9, pc, r4, cr8 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq lr, r5, ip, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec798a8 │ │ │ │ + bl 0xfec798d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r0, lsr fp │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2 0, cr15, [ip], #284 @ 0x11c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ movtcs lr, #2520 @ 0x9d8 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - andcs pc, r0, sp, asr #12 │ │ │ │ + eorscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldclcs 6, cr15, [r4], {75} @ 0x4b │ │ │ │ + stccc 6, cr15, [r4], {75} @ 0x4b │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + stclvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe85ed66 │ │ │ │ + blx 0xfea5ed96 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [ip], {71} @ 0x47 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - tstppl r8, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movtpl pc, #34372 @ 0x8644 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - adcvc pc, r4, r3, asr #4 │ │ │ │ + sbcsvc pc, r4, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc2 0, cr15, [ip], {71} @ 0x47 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcvc pc, r4, r3, asr #4 │ │ │ │ + sbcsvc pc, r4, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {71} @ 0x47 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d0 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldcllt 0, cr15, [r2], #-284 @ 0xfffffee4 │ │ │ │ @ instruction: 0xf6444621 │ │ │ │ - vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.i d20, d0, d0[5] │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ ldrb pc, [sp, fp, ror #24] @ │ │ │ │ - blx 0xff4dedd6 │ │ │ │ + blx 0xff6dee06 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79980 │ │ │ │ + bl 0xfec799b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r0, lsr fp │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrrc2 0, 4, pc, r0, cr7 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ movtcs lr, #2412 @ 0x96c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - andcs pc, r0, sp, asr #12 │ │ │ │ + eorscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldclcs 6, cr15, [r4], {75} @ 0x4b │ │ │ │ + stccc 6, cr15, [r4], {75} @ 0x4b │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + stclvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xd5ee3e │ │ │ │ + blx 0xf5ee6e │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - tstppl r8, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movtpl pc, #34372 @ 0x8644 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - adcvc pc, r4, r3, asr #4 │ │ │ │ + sbcsvc pc, r4, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc2 0, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcvc pc, r4, r3, asr #4 │ │ │ │ + sbcsvc pc, r4, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6], {71} @ 0x47 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d0 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 0, cr15, [r6], {71} @ 0x47 │ │ │ │ @ instruction: 0xf6444621 │ │ │ │ - vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.i d20, d0, d0[5] │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ @ instruction: 0xe7ddfbff │ │ │ │ - blx 0x19deeae │ │ │ │ + blx 0x1bdeede │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ strmi r4, [r0], pc, lsr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r7], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0479d1c │ │ │ │ subcs pc, r0, #230400 @ 0x38400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldm ip!, {r0, r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strcs pc, [r0], #-1613 @ 0xfffff9b3 │ │ │ │ - strteq pc, [pc], #-704 @ 0x12289c │ │ │ │ + ldrtcs pc, [r0], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x1228cc │ │ │ │ @ instruction: 0xf64b9402 │ │ │ │ - @ instruction: 0xf2c024d4 │ │ │ │ + vaddhn.i16 d19, q0, q2 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1989400 │ │ │ │ - ldrtmi pc, [r9], -r3, asr #21 @ │ │ │ │ + ldrtmi pc, [r9], -fp, asr #21 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ @ instruction: 0xf508fbc3 │ │ │ │ subcs r3, r0, #152, 6 @ 0x60000002 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ movwcc pc, #2195 @ 0x893 @ │ │ │ │ svclt 0x00082b00 │ │ │ │ @ instruction: 0xf1874635 │ │ │ │ movtcs lr, #2264 @ 0x8d8 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - msrpl (UNDEF: 108), sp │ │ │ │ + orrspl pc, ip, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - blx 0xfe9def58 │ │ │ │ + blx 0xfebdef88 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xfe9dea1e │ │ │ │ + blx 0xfe9dea4e │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe5dea3c │ │ │ │ - blx 0xffedef84 │ │ │ │ + bllt 0xfe5dea6c │ │ │ │ + blx 0xdefb4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79b30 │ │ │ │ + bl 0xfec79b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [sp], -pc, lsr #32 │ │ │ │ stcls 2, cr9, [r6], {1} │ │ │ │ - blx 0x205ea6a │ │ │ │ - bcs 0x909154 │ │ │ │ + blx 0x205ea9a │ │ │ │ + bcs 0x909184 │ │ │ │ @ instruction: 0xf644d84f │ │ │ │ - vorr.i32 d21, #2048 @ 0x00000800 │ │ │ │ - bl 0x1e3630 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ + bl 0x1e3660 │ │ │ │ vcgt.s8 d16, d19, d2 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04712e0 │ │ │ │ @ instruction: 0xf64dfb6b │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ stmiblt sp!, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x16deab6 │ │ │ │ + blx 0x16deae6 │ │ │ │ vmul.i8 , q8, q14 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf047002f │ │ │ │ vqdmulh.s , q7, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andlt r0, r3, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0x11deadc │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + bllt 0x11deb0c │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ @ instruction: 0x2c00fb37 │ │ │ │ @ instruction: 0x4621d0df │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xbdeb0e │ │ │ │ + blx 0xbdeb3e │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - eorsmi pc, r4, r4, asr #12 │ │ │ │ + rsbmi pc, r4, r4, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - blx 0x9deb1e │ │ │ │ + blx 0x9deb4e │ │ │ │ svclt 0x0000e7b5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ @ instruction: 0xf64d4b34 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0478070 │ │ │ │ subcs pc, r0, #7168 @ 0x1c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r0, #-1613] @ 0xfffff9b3 │ │ │ │ - streq pc, [pc, #-704]! @ 0x122784 │ │ │ │ + ldrcs pc, [r0, #-1613]! @ 0xfffff9b3 │ │ │ │ + streq pc, [pc, #-704]! @ 0x1227b4 │ │ │ │ ldmda lr, {r0, r1, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9502 │ │ │ │ - @ instruction: 0xf2c024d4 │ │ │ │ + vaddhn.i16 d19, q0, q2 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1989400 │ │ │ │ - ldrtmi pc, [r9], -r9, ror #19 @ │ │ │ │ + @ instruction: 0x4639f9f1 │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ - bllt 0xfe2e1618 │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + bllt 0xfe2e1648 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ subcs pc, r0, #921600 @ 0xe1000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x00fcf186 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d0, d5 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ strls r0, [r0], #-305 @ 0xfffffecf │ │ │ │ @ instruction: 0xf6449102 │ │ │ │ - vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.f d20, d0, d0[5] │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1984619 │ │ │ │ - strbmi pc, [r1], -r7, asr #19 @ │ │ │ │ + strbmi pc, [r1], -pc, asr #19 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ - blmi 0x4a15d4 │ │ │ │ - blls 0x67cb24 │ │ │ │ + blmi 0x4a1604 │ │ │ │ + blls 0x67cb54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04741f0 │ │ │ │ @ instruction: 0x462abab7 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ strb pc, [ip, pc, lsr #21] @ │ │ │ │ - blx 0x5df14c │ │ │ │ + blx 0x7df17c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ @ instruction: 0xf64d4b38 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ svcls 0x001e0300 │ │ │ │ - blx 0xfe5dec3c │ │ │ │ + blx 0xfe5dec6c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vsubhn.i16 d18, q0, q0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf186062f │ │ │ │ movtcs lr, #4010 @ 0xfaa │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - ldrbcs pc, [r4, #1611] @ 0x64b @ │ │ │ │ + strcc pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf974f198 │ │ │ │ + @ instruction: 0xf97cf198 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x1e5ec78 │ │ │ │ + blx 0x1e5eca8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #3984 @ 0xf90 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf962f198 │ │ │ │ + @ instruction: 0xf96af198 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x19dec9c │ │ │ │ + blx 0x19deccc │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, sp} │ │ │ │ - tstppl r8, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movtpl pc, #34372 @ 0x8644 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ - adcvc pc, r4, r3, asr #4 │ │ │ │ + sbcsvc pc, r4, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x15decbc │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + blx 0x15decec │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcvc pc, r4, r3, asr #4 │ │ │ │ + sbcsvc pc, r4, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - blx 0x135ecd0 │ │ │ │ + blx 0x135ed00 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d0 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xf5ecf0 │ │ │ │ + blt 0xf5ed20 │ │ │ │ @ instruction: 0xf6444639 │ │ │ │ - vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.i d20, d0, d0[5] │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ @ instruction: 0xe7ddfa31 │ │ │ │ - @ instruction: 0xf994f198 │ │ │ │ + @ instruction: 0xf99cf198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79df4 │ │ │ │ + bl 0xfec79e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xf34474 │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + blmi 0xf344a4 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r7], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0479e1c │ │ │ │ subcs pc, r0, #86016 @ 0x15000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r0], #-1613 @ 0xfffff9b3 │ │ │ │ - strteq pc, [pc], #-704 @ 0x122c28 │ │ │ │ + ldrtcs pc, [r0], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x122c58 │ │ │ │ svc 0x002cf186 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9402 │ │ │ │ - @ instruction: 0xf2c02cd4 │ │ │ │ + vmull.s8 , d0, d4 │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d15, d4 │ │ │ │ - vmvn.i32 d22, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d22, d0, d0[4] │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf198c000 │ │ │ │ - @ instruction: 0x4639f8f5 │ │ │ │ + @ instruction: 0x4639f8fd │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ - bllt 0x4a1430 │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + bllt 0x4a1460 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474621 │ │ │ │ - bllt 0x8e1420 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + bllt 0x8e1450 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e2f047 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d22 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmiblt r2, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf9caf047 │ │ │ │ sbcsle r2, fp, r0, lsl #28 │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ mrc2 0, 4, pc, cr14, cr8, {0} │ │ │ │ tstlt r0, r1, lsl #12 │ │ │ │ vadd.i8 d22, d0, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ @ instruction: 0xe7d1f9b5 │ │ │ │ - @ instruction: 0xf918f198 │ │ │ │ + @ instruction: 0xf920f198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79eec │ │ │ │ + bl 0xfec79f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f90 │ │ │ │ movwcs ip, #4308 @ 0x10d4 │ │ │ │ @ instruction: 0x4604b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8dc460d │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -281153,622 +281163,622 @@ │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5663 @ 0x161f │ │ │ │ stmiane r9!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r6], -fp, ror #28 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4621461e │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbcs pc, [r4, #1611] @ 0x64b @ │ │ │ │ + strcc pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf980f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d15, d5 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf1860433 │ │ │ │ @ instruction: 0xf64dee98 │ │ │ │ - vsubw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r5, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xf866f198 │ │ │ │ + @ instruction: 0xf86ef198 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf966f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #3714 @ 0xe82 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r9, r2, #4194304 @ 0x400000 │ │ │ │ strls r2, [r0], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf850f198 │ │ │ │ + @ instruction: 0xf858f198 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf950f047 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r0, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8a4f198 │ │ │ │ + @ instruction: 0xf8acf198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ @ instruction: 0xf64d4b37 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ cdpls 3, 1, cr0, cr14, cr0, {0} │ │ │ │ - strcs pc, [r0, #-1613] @ 0xfffff9b3 │ │ │ │ - streq pc, [pc, #-704]! @ 0x122b40 │ │ │ │ + ldrcs pc, [r0, #-1613]! @ 0xfffff9b3 │ │ │ │ + streq pc, [pc, #-704]! @ 0x122b70 │ │ │ │ @ instruction: 0xf0479f20 │ │ │ │ subcs pc, r0, #507904 @ 0x7c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ cdp 1, 3, cr15, cr10, cr6, {4} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf64ba805 │ │ │ │ - @ instruction: 0xf2c024d4 │ │ │ │ + vaddhn.i16 d19, q0, q2 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1989400 │ │ │ │ - strbmi pc, [r9], -r5, lsl #16 @ │ │ │ │ + strbmi pc, [r9], -sp, lsl #16 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ stmdami r2!, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfe3e0e3c │ │ │ │ + blx 0xfe3e0e6c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #3612 @ 0xe1c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r1, r8, sl, ip, pc} │ │ │ │ - strbpl pc, [ip, #-1613]! @ 0xfffff9b3 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x122ba0 │ │ │ │ + ldrpl pc, [ip, #1613] @ 0x64d │ │ │ │ + streq pc, [pc, #-704]! @ 0x122bd0 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffeaf197 │ │ │ │ + @ instruction: 0xfff2f197 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8eaf047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #3590 @ 0xe06 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r9, r2, #4194304 @ 0x400000 │ │ │ │ strls r2, [r0], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xffd4f197 │ │ │ │ + @ instruction: 0xffdcf197 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d4f047 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r4, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf828f198 │ │ │ │ + @ instruction: 0xf830f198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, lsl r1 │ │ │ │ + eorseq r5, r5, r4, asr #2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf500b096 │ │ │ │ @ instruction: 0x46983098 │ │ │ │ ldrmi r4, [r1], r2, asr #22 │ │ │ │ ldmdavs fp, {r0, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8900300 │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf64d371f │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ - bcs 0x14b0e4 │ │ │ │ + bcs 0x14b114 │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf89cf047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vabal.s8 q9, d0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf186052f │ │ │ │ movtcs lr, #3508 @ 0xdb4 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - ldrbcs pc, [r4], fp, asr #12 @ │ │ │ │ + strcc pc, [r4], -fp, asr #12 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xff7ef197 │ │ │ │ + @ instruction: 0xff86f197 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf87ef047 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf64dd142 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ strtmi r0, [r9], -pc, lsr #32 │ │ │ │ @ instruction: 0xf874f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #3472 @ 0xd90 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xff62f197 │ │ │ │ + @ instruction: 0xff6af197 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf862f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #3454 @ 0xd7e │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - msrpl (UNDEF: 108), sp │ │ │ │ + orrspl pc, ip, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - @ instruction: 0xff48f197 │ │ │ │ + @ instruction: 0xff50f197 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf848f047 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d1 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldmdalt r8!, {r0, r1, r2, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf830f047 │ │ │ │ @ instruction: 0xf197e7ba │ │ │ │ - svclt 0x0000ff93 │ │ │ │ + svclt 0x0000ff9b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b098 │ │ │ │ ldrmi r4, [r4], -r7, asr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ - bls 0x9230d0 │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + bls 0x923100 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r0, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf047671e │ │ │ │ strtmi pc, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf6442200 │ │ │ │ - vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ @ instruction: 0xf7fe0035 │ │ │ │ subcs pc, r0, #2375680 @ 0x244000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ stc 1, cr15, [r2, #-536]! @ 0xfffffde8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - strcs pc, [r0, #-1613] @ 0xfffff9b3 │ │ │ │ - streq pc, [pc, #-704]! @ 0x122d90 │ │ │ │ - ldrbtpl pc, [ip], #-1613 @ 0xfffff9b3 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x123058 │ │ │ │ + ldrcs pc, [r0, #-1613]! @ 0xfffff9b3 │ │ │ │ + streq pc, [pc, #-704]! @ 0x122dc0 │ │ │ │ + strtpl pc, [ip], #1613 @ 0x64d │ │ │ │ + strteq pc, [pc], #-704 @ 0x123088 │ │ │ │ strls r9, [r1], #-1282 @ 0xfffffafe │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ - strbmi pc, [r1], -r9, ror #29 @ │ │ │ │ + @ instruction: 0x4641fef1 │ │ │ │ @ instruction: 0xf046a807 │ │ │ │ subcs pc, r0, #932 @ 0x3a4 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ stc 1, cr15, [r4, #-536] @ 0xfffffde8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ strls r9, [r0], #-1282 @ 0xfffffafe │ │ │ │ - ldcpl 6, cr15, [r0], {77} @ 0x4d │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x122d90 │ │ │ │ + stclpl 6, cr15, [r0], {77} @ 0x4d │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x122dc0 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - mrc2 1, 6, pc, cr2, cr7, {4} │ │ │ │ + mrc2 1, 6, pc, cr10, cr7, {4} │ │ │ │ stmdage r7, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffd2f046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ @ instruction: 0xf64decee │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r4, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2055] @ 0xfffff7f9 │ │ │ │ - mrc2 1, 5, pc, cr12, cr7, {4} │ │ │ │ + mcr2 1, 6, pc, cr4, cr7, {4} @ │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffbcf046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ movtcs lr, #3288 @ 0xcd8 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - @ instruction: 0x51b4f64d │ │ │ │ + mvnpl pc, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - mcr2 1, 5, pc, cr2, cr7, {4} @ │ │ │ │ + mcr2 1, 5, pc, cr10, cr7, {4} @ │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xffa2f046 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r8, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0092f046 │ │ │ │ - mrc2 1, 7, pc, cr6, cr7, {4} │ │ │ │ + mrc2 1, 7, pc, cr14, cr7, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4699b099 │ │ │ │ ldrmi r4, [r6], -r8, asr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vaddhn.i16 d18, q0, q0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ stmdals r0!, {r0, r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf64d9005 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ ldmdavs fp, {r2, r7, pc} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ svcls 0x00220300 │ │ │ │ @ instruction: 0xff6ef046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ movtcs lr, #3210 @ 0xc8a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ - ldrbcs pc, [r4, #1611] @ 0x64b @ │ │ │ │ + strcc pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ vrshl.s8 d25, d1, d15 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.f d22, d0, d0[4] │ │ │ │ strls r0, [r0, #-1331] @ 0xfffffacd │ │ │ │ - mrc2 1, 2, pc, cr4, cr7, {4} │ │ │ │ + mrc2 1, 2, pc, cr12, cr7, {4} │ │ │ │ stmdage r7, {r0, r4, r5, r9, sl, lr} │ │ │ │ - strvs pc, [r0], r8, asr #12 │ │ │ │ + ldrtvs pc, [r0], r8, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xff50f046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ movtcs lr, #3180 @ 0xc6c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r1], -r0, lsl #10 │ │ │ │ - mrc2 1, 1, pc, cr14, cr7, {4} │ │ │ │ + mcr2 1, 2, pc, cr6, cr7, {4} @ │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xff3ef046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ movtcs lr, #3162 @ 0xc5a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r2], #-1536 @ 0xfffffa00 │ │ │ │ - mcr2 1, 1, pc, cr12, cr7, {4} @ │ │ │ │ + mrc2 1, 1, pc, cr4, cr7, {4} │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xff2cf046 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf64dd12b │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ @ instruction: 0xff22f046 │ │ │ │ vmax.f32 d18, d3, d2 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ svclt 0x009d0033 │ │ │ │ - tstppl r8, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movtpl pc, #34372 @ 0x8644 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ - bicpl pc, r8, sp, asr #12 │ │ │ │ + mvnspl pc, sp, asr #12 │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012f │ │ │ │ @ instruction: 0xf0461450 │ │ │ │ - blmi 0x4a2e60 │ │ │ │ - blls 0x6fd298 │ │ │ │ + blmi 0x4a2e90 │ │ │ │ + blls 0x6fd2c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04643f0 │ │ │ │ @ instruction: 0x4622befd │ │ │ │ @ instruction: 0xf64d4641 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7d1fef5 │ │ │ │ - mrc2 1, 2, pc, cr8, cr7, {4} │ │ │ │ + mcr2 1, 3, pc, cr0, cr7, {4} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7a46c │ │ │ │ + bl 0xfec7a49c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 15, cr0, [r2, #-576] @ 0xfffffdc0 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ andcs r4, r4, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ ldrls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ - blx 0xfef5f2ee │ │ │ │ + blx 0xfef5f31e │ │ │ │ tstlt r8, r7, lsl #12 │ │ │ │ ldrmi r6, [pc], -r3, lsl #16 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r1, [r8], -r1, lsr #17 │ │ │ │ - blx 0xfecdf302 │ │ │ │ + blx 0xfecdf332 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r4, #5637 @ 0x1605 │ │ │ │ suble r2, sp, r0, lsl #16 │ │ │ │ andcs r6, r4, #327680 @ 0x50000 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r4], -r3, lsr #23 │ │ │ │ stmdavs r4!, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vsubhn.i16 d18, q0, q0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046062f │ │ │ │ subcs pc, r0, #2960 @ 0xb90 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xff65f8f4 │ │ │ │ + bl 0xff65f924 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf64b9602 │ │ │ │ - @ instruction: 0xf2c02cd4 │ │ │ │ + vmull.s8 , d0, d4 │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d15, d4 │ │ │ │ - vmvn.i32 d22, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d22, d0, d0[4] │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf197c000 │ │ │ │ - @ instruction: 0x4639fd9d │ │ │ │ + ldrtmi pc, [r9], -r5, lsr #27 @ │ │ │ │ @ instruction: 0xf046a805 │ │ │ │ stccs 14, cr15, [r0, #-628] @ 0xfffffd8c │ │ │ │ @ instruction: 0xf64dd048 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ ldrtmi r0, [r2], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0464629 │ │ │ │ andcs pc, r1, #2352 @ 0x930 │ │ │ │ strtmi r4, [r1], -r7, lsr #16 │ │ │ │ @ instruction: 0xf818f7fe │ │ │ │ ldmdavs sl, {r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d31 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 7, cr15, cr14, cr6, {2} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x16df3b2 │ │ │ │ + blx 0x16df3e2 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4631d1b1 │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbcs pc, [r4, #1611] @ 0x64b @ │ │ │ │ + strcc pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ cdp2 0, 6, cr15, cr12, cr6, {2} │ │ │ │ strtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #2952 @ 0xb88 │ │ │ │ andcs r9, r1, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d15, d31 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.f d22, d0, d0[4] │ │ │ │ tstls r2, r3, lsr r5 │ │ │ │ ldrmi r9, [r9], -r0, lsl #10 │ │ │ │ - ldc2l 1, cr15, [r2, #-604] @ 0xfffffda4 │ │ │ │ + ldc2l 1, cr15, [sl, #-604] @ 0xfffffda4 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 5, cr15, cr2, cr6, {2} │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr8, cr6, {2} │ │ │ │ @ instruction: 0xf197e7b3 │ │ │ │ - svclt 0x0000fdab │ │ │ │ + svclt 0x0000fdb3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, ror r1 │ │ │ │ + eorseq r5, r5, r4, lsr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4699b099 │ │ │ │ ldrmi r4, [r2], lr, asr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vaddhn.i16 d18, q0, q0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b042f │ │ │ │ - @ instruction: 0xf2c026d4 │ │ │ │ + vsubhn.i16 d19, q0, q2 │ │ │ │ vmin.s8 d16, d15, d16 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.f d22, d0, d0[4] │ │ │ │ ldmib sp, {r0, r1, r4, r5, r8, sl}^ │ │ │ │ andls fp, r5, r2, lsr #32 │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x8724e9dd │ │ │ │ cdp2 0, 1, cr15, cr8, cr6, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ movtcs lr, #2868 @ 0xb34 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - stc2 1, cr15, [r6, #-604] @ 0xfffffda4 │ │ │ │ + stc2 1, cr15, [lr, #-604] @ 0xfffffda4 │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ cdp2 0, 0, cr15, cr6, cr6, {2} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf64dd15e │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ ldc2l 0, cr15, [ip, #280]! @ 0x118 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ movtcs lr, #2840 @ 0xb18 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1025] @ 0xfffffbff │ │ │ │ - stc2l 1, cr15, [sl], #604 @ 0x25c │ │ │ │ + ldc2l 1, cr15, [r2], #604 @ 0x25c │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [sl, #280]! @ 0x118 │ │ │ │ stmdbls r5, {r0, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ @ instruction: 0xf1b8ff6f │ │ │ │ @ instruction: 0xd1240f00 │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8, #280] @ 0x118 │ │ │ │ vpadd.i8 d27, d0, d23 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf046002f │ │ │ │ - blmi 0x7e2be0 │ │ │ │ - blls 0x6fd518 │ │ │ │ + blmi 0x7e2c10 │ │ │ │ + blls 0x6fd548 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0464ff0 │ │ │ │ @ instruction: 0xf64dbdbd │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ strbmi r0, [r1], -pc, lsr #32 │ │ │ │ ldc2 0, cr15, [r2, #280]! @ 0x118 │ │ │ │ sbcsle r2, r8, r0, lsl #30 │ │ │ │ vmin.s8 d20, d0, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [r6, r5, lsr #27] @ │ │ │ │ strtmi r4, [r2], -r9, asr #12 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #280] @ 0x118 │ │ │ │ @ instruction: 0xf197e79e │ │ │ │ - svclt 0x0000fcff │ │ │ │ + svclt 0x0000fd07 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, ror r1 │ │ │ │ + eorseq r5, r5, r4, lsr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0x46054b5c │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ umullcc pc, ip, sp, r8 @ │ │ │ │ - bls 0x95dcb8 │ │ │ │ + bls 0x95dce8 │ │ │ │ ldrdlt pc, [r8], sp │ │ │ │ movwcs fp, #4491 @ 0x118b │ │ │ │ @ instruction: 0x46182218 │ │ │ │ - blx 0x165f5b4 │ │ │ │ + blx 0x165f5e4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib r0, {r4, r7, pc}^ │ │ │ │ ldmib r0, {r1, r8, r9, sp, lr}^ │ │ │ │ ldrmi r4, [r9], r0, lsl #14 │ │ │ │ ldrmi r6, [sl], r3, lsl #18 │ │ │ │ ldrmi r6, [fp], r3, asr #18 │ │ │ │ strmi lr, [ip], -r1 │ │ │ │ @ instruction: 0xf64d4617 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ stmdavs r9!, {r0, r1, r2, r3, r5}^ │ │ │ │ stc2l 0, cr15, [r2, #-280]! @ 0xfffffee8 │ │ │ │ rsble r2, pc, r0, lsl #24 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0464621 │ │ │ │ subcs pc, r0, #5440 @ 0x1540 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdacs r0!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - b 0x1c5fbc4 │ │ │ │ + b 0x1c5fbf4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - ldrbcs pc, [r4, #1611] @ 0x64b @ │ │ │ │ + strcc pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - ldc2 1, cr15, [r6], #-604 @ 0xfffffda4 │ │ │ │ + ldc2 1, cr15, [lr], #-604 @ 0xfffffda4 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r6, #-280]! @ 0xfffffee8 │ │ │ │ @ instruction: 0x46314833 │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ ldmdami r2!, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ mrc2 7, 5, pc, cr6, cr13, {7} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #2632 @ 0xa48 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-2049 @ 0xfffff7ff │ │ │ │ - ldc2 1, cr15, [sl], {151} @ 0x97 │ │ │ │ + stc2 1, cr15, [r2], #-604 @ 0xfffffda4 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [sl, #-280] @ 0xfffffee8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #2614 @ 0xa36 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - biceq pc, ip, sp, asr #12 │ │ │ │ + mvnseq pc, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - stc2 1, cr15, [r0], {151} @ 0x97 │ │ │ │ + stc2 1, cr15, [r8], {151} @ 0x97 │ │ │ │ stmdage r5, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r0, #-280] @ 0xfffffee8 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d21 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 0, cr15, [r0], #280 @ 0x118 │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r6], #280 @ 0x118 │ │ │ │ - blmi 0x3dd4b8 │ │ │ │ - blls 0x67d6e8 │ │ │ │ + blmi 0x3dd4e8 │ │ │ │ + blls 0x67d718 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1978ff0 │ │ │ │ - svclt 0x0000fc37 │ │ │ │ + svclt 0x0000fc3f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r5, [r5], -r4 │ │ │ │ - eorseq r5, r5, ip, lsl r2 │ │ │ │ + eorseq r5, r5, r4, ror #1 │ │ │ │ + eorseq r5, r5, ip, asr #4 │ │ │ │ stcls 4, cr11, [r3], {16} │ │ │ │ ldrdgt lr, [r1], -sp │ │ │ │ stcls 4, cr9, [r4], {2} │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ ldrmi r9, [r1], -r3, lsl #8 │ │ │ │ @ instruction: 0x4663461a │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @@ -281806,87 +281816,87 @@ │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf950f018 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ strbmi r6, [r1], -r7, lsl #16 │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #-280 @ 0xfffffee8 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf64df87f │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strtmi pc, [r8], -r1, ror #24 │ │ │ │ mrc2 7, 4, pc, cr10, cr13, {7} │ │ │ │ - andcs pc, r0, sp, asr #12 │ │ │ │ + eorscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r8, cr6 @ │ │ │ │ eorsle r2, fp, r1, lsl ip │ │ │ │ svclt 0x00082c02 │ │ │ │ eorsle r2, r7, sl, lsl #26 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf894f7fe │ │ │ │ - andcs pc, r0, sp, asr #12 │ │ │ │ + eorscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mcrr2 0, 4, pc, r8, cr6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #2404 @ 0x964 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - strbcc pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x1237d4 │ │ │ │ + ldrbtcc pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x123804 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ vshl.s8 d25, d1, d15 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.i d22, d0, d0[4] │ │ │ │ strls r0, [r0], #-1075 @ 0xfffffbcd │ │ │ │ - blx 0xbdfe46 │ │ │ │ + blx 0xddfe76 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [sl], #-280 @ 0xfffffee8 │ │ │ │ ldmdavs sl, {r0, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d9 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 0, cr15, [sl], {70} @ 0x46 │ │ │ │ andle r2, r7, r3, lsl #28 │ │ │ │ @ instruction: 0xf64b4631 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0460030 │ │ │ │ bfi pc, r1, (invalid: 24:1) @ │ │ │ │ - andsmi pc, ip, sp, asr #12 │ │ │ │ + submi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], {70} @ 0x46 │ │ │ │ @ instruction: 0xf197e7ba │ │ │ │ - svclt 0x0000fb6d │ │ │ │ + svclt 0x0000fb75 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7aa44 │ │ │ │ + bl 0xfec7aa74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf8d2f018 │ │ │ │ @ instruction: 0x4601b170 │ │ │ │ - mvnscc pc, #64, 4 │ │ │ │ + msrmi CPSR_fs, #64, 4 │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - sbcspl pc, r0, sp, asr #12 │ │ │ │ + andvs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ - bllt 0xffadf990 │ │ │ │ + bllt 0xffadf9c0 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464010 │ │ │ │ svclt 0x0000bbd9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -281894,480 +281904,480 @@ │ │ │ │ @ instruction: 0x46984a5a │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, sp}^ │ │ │ │ ldmdavs r2, {r2, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ ldmib sp, {r9}^ │ │ │ │ movwls r9, #23074 @ 0x5a22 │ │ │ │ @ instruction: 0xf644d817 │ │ │ │ - vorr.i32 d21, #2048 @ 0x00000800 │ │ │ │ - bl 0x1e45a0 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ + bl 0x1e45d0 │ │ │ │ @ instruction: 0xf8d303c7 │ │ │ │ cmnlt r2, r0, ror #11 │ │ │ │ stmdavs r8, {r0, r1, r2, r3, r6, r8, fp, lr} │ │ │ │ submi r9, r8, r7, lsl r9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ ldrbeq pc, [ip, #2259] @ 0x8d3 @ │ │ │ │ andslt r4, r9, r1, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdavs r9, {r4, r8, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strcs pc, [r0], -sp, asr #12 │ │ │ │ + ldrtcs pc, [r0], -sp, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - blx 0xfe8dfa22 │ │ │ │ + blx 0xfe8dfa52 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64ba807 │ │ │ │ - vshl.s64 q9, q2, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ @ instruction: 0xf1860530 │ │ │ │ movtcs lr, #2230 @ 0x8b6 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0xfe25ff90 │ │ │ │ + blx 0xfe45ffc0 │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfe25fa56 │ │ │ │ + blx 0xfe25fa86 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ movtcs lr, #2208 @ 0x8a0 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x1ddffb4 │ │ │ │ + blx 0x1fdffe4 │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x1ddfa7a │ │ │ │ + blx 0x1ddfaaa │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ movtcs lr, #2190 @ 0x88e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x195ffd8 │ │ │ │ + blx 0x1b60008 │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x195fa9e │ │ │ │ + blx 0x195face │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ movtcs lr, #2172 @ 0x87c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x14dfffc │ │ │ │ + blx 0x16e002c │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x14dfac2 │ │ │ │ + blx 0x14dfaf2 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ movtcs lr, #2154 @ 0x86a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x1060020 │ │ │ │ + blx 0x1260050 │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x105fae6 │ │ │ │ + blx 0x105fb16 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ movtcs lr, #2136 @ 0x858 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xbe0044 │ │ │ │ + blx 0xde0074 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ - blx 0xbdfb0a │ │ │ │ + blx 0xbdfb3a │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r9, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x7dfb28 │ │ │ │ - blx 0x20e0070 │ │ │ │ + bllt 0x7dfb58 │ │ │ │ + blx 0xfe2e00a0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ac20 │ │ │ │ + bl 0xfec7ac50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -r7, lsl #22 │ │ │ │ @ instruction: 0xf896f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfff5fb6c │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + blx 0xfff5fb9c │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xffd5fb7c │ │ │ │ + blt 0xffd5fbac │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, r5, ror #21]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7dffad9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ac9c │ │ │ │ + bl 0xfec7accc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -r9, asr #21 │ │ │ │ @ instruction: 0xf858f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfefdfbe8 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + blx 0xfefdfc18 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xfeddfbf8 │ │ │ │ + blt 0xfeddfc28 │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, r7, lsr #21]! @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ bfi pc, fp, #21, #11 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ad18 │ │ │ │ + bl 0xfec7ad48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -fp, lsl #21 │ │ │ │ @ instruction: 0xf81af018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x205fc64 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + blx 0x205fc94 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x1e5fc74 │ │ │ │ + blt 0x1e5fca4 │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, r9, ror #20]! @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7dffa5d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ad94 │ │ │ │ + bl 0xfec7adc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -sp, asr #20 │ │ │ │ @ instruction: 0xffdcf017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x10dfce0 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + blx 0x10dfd10 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xedfcf0 │ │ │ │ + blt 0xedfd20 │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, fp, lsr #20]! @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ bfc pc, #20, #12 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ae10 │ │ │ │ + bl 0xfec7ae40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -pc, lsl #20 │ │ │ │ @ instruction: 0xff9ef017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x15fd5c │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + blx 0x15fd8c │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt r8!, {r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, sp, ror #19]! @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [pc, r1, ror #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ae8c │ │ │ │ + bl 0xfec7aebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ @ instruction: 0x4620f9d1 │ │ │ │ @ instruction: 0xff60f017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9c2f046 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt sl!, {r1, r2, r6, ip, sp, lr, pc} │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, pc, lsr #19]! @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [pc, r3, lsr #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7af08 │ │ │ │ + bl 0xfec7af38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ @ instruction: 0x4620f993 │ │ │ │ @ instruction: 0xff22f017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf984f046 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdblt ip!, {r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7ebf971 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [pc, r5, ror #18] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ ldrmi r4, [r6], -r5, asr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ ldmdavs fp, {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0460300 │ │ │ │ @ instruction: 0x2e0af94b │ │ │ │ @ instruction: 0xf644d857 │ │ │ │ - vorr.i32 d21, #2048 @ 0x00000800 │ │ │ │ - bl 0x1e4a90 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ + bl 0x1e4ac0 │ │ │ │ vcgt.s8 d16, d31, d6 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.f d22, d0, d0[4] │ │ │ │ stcge 5, cr0, [r5], {51} @ 0x33 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ pkhtbne pc, r4, r3, asr #17 @ │ │ │ │ - eorsvs pc, r0, pc, asr #4 │ │ │ │ + rsbvs pc, r0, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf932f046 │ │ │ │ @ instruction: 0xf64dbb9f │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf046002f │ │ │ │ subcs pc, r0, #638976 @ 0x9c000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ cdp 1, 4, cr15, cr2, cr5, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ strls r0, [r0, #-305] @ 0xfffffecf │ │ │ │ @ instruction: 0xf64b9102 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ tstls r1, r0, lsr r1 │ │ │ │ @ instruction: 0xf1974619 │ │ │ │ - strbmi pc, [r1], -sp, lsl #16 @ │ │ │ │ + @ instruction: 0x4641f815 │ │ │ │ @ instruction: 0xf0464620 │ │ │ │ - blmi 0x922260 │ │ │ │ - blls 0x67de98 │ │ │ │ + blmi 0x922290 │ │ │ │ + blls 0x67dec8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04641f0 │ │ │ │ @ instruction: 0x4639b8fd │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8f2f046 │ │ │ │ stcge 7, cr14, [r5], {201} @ 0xc9 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1854620 │ │ │ │ @ instruction: 0xf64dee0c │ │ │ │ - vsubw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ movwls r0, #9007 @ 0x232f │ │ │ │ - orrvs pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + movsvs pc, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vmax.s8 d20, d15, d16 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.f d22, d0, d0[4] │ │ │ │ strls r0, [r0, #-1331] @ 0xfffffacd │ │ │ │ - @ instruction: 0xffd2f196 │ │ │ │ + @ instruction: 0xffdaf196 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf8d2f046 │ │ │ │ @ instruction: 0xf197e79e │ │ │ │ - svclt 0x0000f835 │ │ │ │ + svclt 0x0000f83d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b0b4 │ │ │ │ + bl 0xfec7b0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf8bcf046 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ asrslt pc, fp, #28 @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strtmi pc, [r8], -sp, lsr #17 │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ vfma.f32 d31, d14, d3 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r4, {r0, r5, r7, fp, ip, sp, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf896f046 │ │ │ │ strtmi lr, [r1], -r7, ror #15 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf88af046 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ strmi r4, [sl], -lr, lsl #12 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ ldc2l 0, cr15, [r4, #-92] @ 0xffffffa4 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ vmax.s8 d20, d14, d5 │ │ │ │ - vshr.s64 d20, d12, #64 │ │ │ │ + vmla.i d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0460032 │ │ │ │ cdpcs 8, 0, cr15, cr0, cr15, {3} │ │ │ │ @ instruction: 0xf64ddd55 │ │ │ │ - vmul.i d21, d16, d0[5] │ │ │ │ + vmov.i16 d22, #4 @ 0x0004 │ │ │ │ @ instruction: 0xf642082f │ │ │ │ - vqshl.s64 q11, q8, #0 │ │ │ │ + vabdl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf162072f │ │ │ │ stccc 8, cr15, [r1, #-76] @ 0xffffffb4 │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf8d94638 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ andscc pc, r1, r3, lsr r8 @ │ │ │ │ svclt 0x0058045b │ │ │ │ @ instruction: 0xf0464640 │ │ │ │ stccs 8, cr15, [r8], #-332 @ 0xfffffeb4 │ │ │ │ adcmi fp, r6, #24, 30 @ 0x60 │ │ │ │ sha1c.32 , q15, q15 │ │ │ │ - vshr.s64 d20, d12, #64 │ │ │ │ + vmla.i d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0460032 │ │ │ │ adcmi pc, r6, #4784128 @ 0x490000 │ │ │ │ @ instruction: 0xf64dd107 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ @ instruction: 0xf64db83f │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xf64df839 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ ldmdblt ip, {r0, r4, r5, fp, ip, sp, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt r4!, {r1, r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ strcs fp, [r0], #-2071 @ 0xfffff7e9 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -282393,4555 +282403,4555 @@ │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2 0, cr15, [ip], #92 @ 0x5c │ │ │ │ smlabblt r8, r0, r6, r4 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vabdl.s8 q9, d0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045072f │ │ │ │ subcs pc, r0, #836 @ 0x344 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcs pc, [r4], fp, asr #12 @ │ │ │ │ + strcc pc, [r4], -fp, asr #12 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ stcl 1, cr15, [r8], #532 @ 0x214 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d15, d2 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.f d22, d0, d0[4] │ │ │ │ @ instruction: 0x96010533 │ │ │ │ @ instruction: 0xf1969500 │ │ │ │ - @ instruction: 0x4651feb7 │ │ │ │ + @ instruction: 0x4651febf │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ @ instruction: 0x4621ffb7 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ subcs pc, r0, #43, 30 @ 0xac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stcl 1, cr15, [lr], {133} @ 0x85 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ @ instruction: 0xf1969500 │ │ │ │ - strtmi pc, [r1], -r1, lsr #29 │ │ │ │ + strtmi pc, [r1], -r9, lsr #29 │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ andcs pc, r1, #644 @ 0x284 │ │ │ │ strbmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf926f7fd │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x008cf045 │ │ │ │ - mrc2 1, 7, pc, cr0, cr6, {4} │ │ │ │ + mrc2 1, 7, pc, cr8, cr6, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, ror r1 │ │ │ │ + eorseq r5, r5, r4, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b340 │ │ │ │ + bl 0xfec7b370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xff76f045 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fd05 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldmdami r2, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8ecf7fd │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x005af045 │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf045002f │ │ │ │ strb pc, [r6, pc, asr #30]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [sl, r3, asr #30] @ │ │ │ │ - eorseq r5, r5, r8, asr #7 │ │ │ │ + ldrshteq r5, [r5], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b3cc │ │ │ │ + bl 0xfec7b3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xff30f045 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fcbf │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldmdami r2, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8a6f7fd │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0014f045 │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf045002f │ │ │ │ strb pc, [r6, r9, lsl #30]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7dafefd │ │ │ │ - ldrshteq r5, [r5], -r8 │ │ │ │ + eorseq r5, r5, r8, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b458 │ │ │ │ + bl 0xfec7b488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 14, cr15, cr10, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35961 @ 0x8c79 @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrsblt pc, [ip, #-235] @ 0xffffff15 @ │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 12, cr15, cr14, cr5, {2} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscpl pc, ip, sp, asr #12 │ │ │ │ + andsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr4, cr5, {2} │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 11, cr15, cr12, cr5, {2} │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7d4feb1 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ strb pc, [r8, r5, lsr #29] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b504 │ │ │ │ + bl 0xfec7b534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 9, cr15, cr4, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35875 @ 0x8c23 @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ cmpplt ip, r5, lsl #29 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xfef6233a │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + blx 0xfef6236a │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 7, cr15, cr8, cr5, {2} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscpl pc, ip, sp, asr #12 │ │ │ │ + andsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr14, cr5, {2} │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 6, cr15, cr6, cr5, {2} │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7d4fe5b │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ strb pc, [r8, pc, asr #28] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b5b0 │ │ │ │ + bl 0xfec7b5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 3, cr15, cr14, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35789 @ 0x8bcd @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ cmpplt ip, pc, lsr #28 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0x19e23e6 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + blx 0x19e2416 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 2, cr15, cr2, cr5, {2} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscpl pc, ip, sp, asr #12 │ │ │ │ + andsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr8, cr5, {2} │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 1, cr15, cr0, cr5, {2} │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [r4, r5, lsl #28] @ │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7c8fdf9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b65c │ │ │ │ + bl 0xfec7b68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [r8, #276]! @ 0x114 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #121856 @ 0x1dc00 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #276] @ 0x114 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [r6, #276] @ 0x114 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ vmla.f32 d31, d30, d27 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8, #276]! @ 0x114 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #276] @ 0x114 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b718 │ │ │ │ + bl 0xfec7b748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [sl, #276] @ 0x114 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #25600 @ 0x6400 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #-276]! @ 0xfffffeec │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [r8, #-276]! @ 0xfffffeec │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ vmla.f32 , q7, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r2, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl, #-276] @ 0xfffffeec │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #-276]! @ 0xfffffeec │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b7d4 │ │ │ │ + bl 0xfec7b804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [ip, #-276]! @ 0xfffffeec │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #765952 @ 0xbb000 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #-276] @ 0xfffffeec │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [sl, #-276] @ 0xfffffeec │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ vfma.f32 , q15, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip], #276 @ 0x114 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], #276 @ 0x114 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b890 │ │ │ │ + bl 0xfec7b8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [lr], {69} @ 0x45 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #380928 @ 0x5d000 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], #276 @ 0x114 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [ip], #276 @ 0x114 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xf24efca1 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r3, r4, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr], {69} @ 0x45 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {69} @ 0x45 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b94c │ │ │ │ + bl 0xfec7b97c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #4177920 @ 0x3fc000 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r6, cr5 @ │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ mcrrlt 0, 4, pc, lr, cr5 @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ sha1c.32 , q7, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], #-276 @ 0xfffffeec │ │ │ │ svclt 0x0000e7c1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - andeq pc, r4, lr, asr #12 │ │ │ │ + eorseq pc, r4, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mcrls 6, 0, r4, cr8, cr5, {0} │ │ │ │ ldc2 0, cr15, [r2], {69} @ 0x45 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r9], -sl, asr #4 │ │ │ │ - sbcscs pc, r4, fp, asr #12 │ │ │ │ + andcc pc, r4, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8], {69} @ 0x45 │ │ │ │ - rscspl pc, r4, sp, asr #12 │ │ │ │ + eorvs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {69} @ 0x45 │ │ │ │ suble r2, pc, r0, lsl #28 │ │ │ │ subsle r2, r3, r0, lsl #26 │ │ │ │ - ldmcc ip!, {r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdami ip!, {r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r1!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldmibpl ip, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs ip, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - strcs pc, [r0, -sp, asr #12] │ │ │ │ + ldrcs pc, [r0, -sp, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ ands r4, r4, r4, lsr r6 │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ @ instruction: 0x4601f97f │ │ │ │ suble r2, sp, r0, lsl #16 │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xffae098e │ │ │ │ + blx 0xffae09be │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ - bne 0xc22dac │ │ │ │ + bne 0xc22ddc │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf0171e5d │ │ │ │ strmi pc, [r4], #-2373 @ 0xfffff6bb │ │ │ │ ldrtmi fp, [r8], -r5, lsl #7 │ │ │ │ rscle r4, r7, r6, lsr #5 │ │ │ │ - blx 0xff6e09ae │ │ │ │ + blx 0xff6e09de │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ strmi pc, [r1], -r5, ror #18 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64dbb74 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [sp, r5, asr #23] @ │ │ │ │ @ instruction: 0xf00d4268 │ │ │ │ strmi pc, [r2], -r9, asr #31 │ │ │ │ @ instruction: 0x4629bb70 │ │ │ │ - sbcscs pc, r4, fp, asr #12 │ │ │ │ + andcc pc, r4, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - blx 0xfef609ea │ │ │ │ - rscspl pc, r4, sp, asr #12 │ │ │ │ + blx 0xfef60a1a │ │ │ │ + eorvs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfede09f6 │ │ │ │ + blx 0xfede0a26 │ │ │ │ @ instruction: 0xd1b12e00 │ │ │ │ - rscpl pc, r8, r2, asr #4 │ │ │ │ + andsvs pc, r8, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - blx 0xfebe0a06 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + blx 0xfebe0a36 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfea60a12 │ │ │ │ - subvc pc, ip, pc, asr #4 │ │ │ │ + blx 0xfea60a42 │ │ │ │ + rsbsvc pc, ip, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe860a20 │ │ │ │ + bllt 0xfe860a50 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7a9fb91 │ │ │ │ @ instruction: 0xf64d4269 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ vqdmulh.s d31, d31, d9 │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r4, r5} │ │ │ │ @ instruction: 0xf04543f8 │ │ │ │ svclt 0x0000bb81 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7bb4c │ │ │ │ + bl 0xfec7bb7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, r3, lsr fp │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x1be0a86 │ │ │ │ + blx 0x1be0ab6 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d03a │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x17e0aa6 │ │ │ │ + blx 0x17e0ad6 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #2166 @ 0x876 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - ldclcs 6, cr15, [r4], {75} @ 0x4b │ │ │ │ + stccc 6, cr15, [r4], {75} @ 0x4b │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + stclvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe1020 │ │ │ │ + blx 0x11e1050 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xfe0ae6 │ │ │ │ + blx 0xfe0b16 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d16 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xbe0b04 │ │ │ │ + bllt 0xbe0b34 │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf045002f │ │ │ │ bfc pc, (invalid: 22:3) @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7b7fb13 │ │ │ │ - blx 0x1ee107c │ │ │ │ + blx 0x20e10ac │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7bc30 │ │ │ │ + bl 0xfec7bc60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r3, lsr fp │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfff60b68 │ │ │ │ + blx 0xfff60b98 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #2068 @ 0x814 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldclcs 6, cr15, [r4], {75} @ 0x4b │ │ │ │ + stccc 6, cr15, [r4], {75} @ 0x4b │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + stclvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9d8f196 │ │ │ │ + @ instruction: 0xf9e0f196 │ │ │ │ strtmi sl, [r9], -r5, lsl #16 │ │ │ │ - blx 0xff760ba8 │ │ │ │ + blx 0xff760bd8 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ bicslt pc, r0, r7, ror #16 │ │ │ │ vmax.s8 d20, d0, d1 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ - blmi 0x6a35d8 │ │ │ │ - blls 0x67eb20 │ │ │ │ + blmi 0x6a3608 │ │ │ │ + blls 0x67eb50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454030 │ │ │ │ ldmdblt r4, {r0, r3, r4, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfece0bfc │ │ │ │ + blx 0xfece0c2c │ │ │ │ strtmi lr, [r1], -r3, ror #15 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe9e0c14 │ │ │ │ + blx 0xfe9e0c44 │ │ │ │ @ instruction: 0xf196e7d7 │ │ │ │ - svclt 0x0000fa05 │ │ │ │ + svclt 0x0000fa0d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xf8dfb096 │ │ │ │ ldrmi ip, [pc], -ip, lsr #2 │ │ │ │ @ instruction: 0xf8dc2a03 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc054 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldcls 8, cr6, [lr, #-112] @ 0xffffff90 │ │ │ │ - bcs 0x698cb0 │ │ │ │ + bcs 0x698ce0 │ │ │ │ stmdami r3, {r1, r4, ip, lr, pc}^ │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ - b 0xfe54ab9c │ │ │ │ + b 0xfe54abcc │ │ │ │ @ instruction: 0xf04f0c0c │ │ │ │ cmnle sl, r0 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmla.i d22, d0, d0[0] │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1d60c78 │ │ │ │ - tstpvs r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blt 0x1d60ca8 │ │ │ │ + teqpvs r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1ae0c8c │ │ │ │ + blx 0x1ae0cbc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a805 │ │ │ │ movtcs lr, #3970 @ 0xf82 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vaddhn.i16 d18, q0, q0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b042f │ │ │ │ - @ instruction: 0xf2c02cd4 │ │ │ │ + vmull.s8 , d0, d4 │ │ │ │ strls r0, [r2], #-3120 @ 0xfffff3d0 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + stclvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf946f196 │ │ │ │ + @ instruction: 0xf94ef196 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x12e0ccc │ │ │ │ + blx 0x12e0cfc │ │ │ │ eorsle r2, ip, r0, lsl #26 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - blx 0x1060ce0 │ │ │ │ + blx 0x1060d10 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4631 │ │ │ │ - blmi 0x8a3adc │ │ │ │ - blls 0x67ec44 │ │ │ │ + blmi 0x8a3b0c │ │ │ │ + blls 0x67ec74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04541f0 │ │ │ │ ldrtmi fp, [r3], -r7, lsr #20 │ │ │ │ @ instruction: 0xf64d463a │ │ │ │ - vaddw.s8 q11, q0, d0 │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q9, d0, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0x4640fa1b │ │ │ │ stc2 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4629d111 │ │ │ │ - rscne pc, r8, sp, asr #12 │ │ │ │ + andscs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04541f0 │ │ │ │ strtmi fp, [r1], -r7, lsl #20 │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x160d58 │ │ │ │ + blx 0x160d88 │ │ │ │ @ instruction: 0xf196e7c2 │ │ │ │ - svclt 0x0000f963 │ │ │ │ + svclt 0x0000f96b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r8, ror r0 │ │ │ │ + eorseq r5, r5, r8, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7be5c │ │ │ │ + bl 0xfec7be8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf045461d │ │ │ │ @ instruction: 0xf114f9e7 │ │ │ │ eorle r0, r6, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0x4628f9d9 │ │ │ │ @ instruction: 0xff68f016 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9caf045 │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vqdmulh.s , q7, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ @ instruction: 0xf64db9bd │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0x4628f9b3 │ │ │ │ @ instruction: 0xff42f016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9a2f045 │ │ │ │ @ instruction: 0x4629e7d6 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf996f045 │ │ │ │ svclt 0x0000e7ca │ │ │ │ - eorseq r5, r5, r4, lsr r4 │ │ │ │ + eorseq r5, r5, r4, ror #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7bf28 │ │ │ │ + bl 0xfec7bf58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r8, r0, pc @ │ │ │ │ - blmi 0x14365a4 │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + blmi 0x14365d4 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andls r6, r5, #4784128 @ 0x490000 │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf97af045 │ │ │ │ @ instruction: 0xf64d9a05 │ │ │ │ - vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ - bcs 0x1a4e18 │ │ │ │ + vmla.i d22, d0, d0[5] │ │ │ │ + bcs 0x1a4e48 │ │ │ │ @ instruction: 0xf644bf9d │ │ │ │ - vorr.i32 d21, #2048 @ 0x00000800 │ │ │ │ - bl 0x1e5a3c │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ + bl 0x1e5a6c │ │ │ │ @ instruction: 0xf64d0382 │ │ │ │ - svclt 0x008c51c8 │ │ │ │ + svclt 0x008c51f8 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0x1734f8d3 │ │ │ │ @ instruction: 0xf964f045 │ │ │ │ svclt 0x00181e23 │ │ │ │ stccs 3, cr2, [r8, #-4] │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ suble r2, r4, r0, lsl #22 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ mrc2 0, 1, pc, cr2, cr6, {0} │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ cdpcs 14, 0, cr15, cr0, cr15, {7} │ │ │ │ @ instruction: 0xf64dd144 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf045002f │ │ │ │ subcs pc, r0, #1130496 @ 0x114000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - ldrtmi pc, [r4], #-1604 @ 0xfffff9bc @ │ │ │ │ + strbtmi pc, [r4], #-1604 @ 0xfffff9bc @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdp 1, 5, cr15, cr12, cr4, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r7, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1969400 │ │ │ │ - strtmi pc, [r9], -r7, lsr #16 │ │ │ │ + strtmi pc, [r9], -pc, lsr #16 │ │ │ │ @ instruction: 0xf045a807 │ │ │ │ - blmi 0x823294 │ │ │ │ - blls 0x6fee64 │ │ │ │ + blmi 0x8232c4 │ │ │ │ + blls 0x6fee94 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ ldmiblt ip!, {r0, r1, r2, r4, r8, fp, ip, sp, pc} │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf90cf045 │ │ │ │ adcsle r2, sl, r0, lsl #28 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7b8f8ff │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7a0f8f3 │ │ │ │ - @ instruction: 0xf856f196 │ │ │ │ + @ instruction: 0xf85ef196 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c070 │ │ │ │ + bl 0xfec7c0a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r6], -pc, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ @ instruction: 0xf003461d │ │ │ │ @ instruction: 0xf0450440 │ │ │ │ @ instruction: 0x4630f8db │ │ │ │ mcr2 0, 3, pc, cr10, cr6, {0} @ │ │ │ │ @ instruction: 0x4601b330 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8ccf045 │ │ │ │ @ instruction: 0xf184fab4 │ │ │ │ stmdbeq r9, {r3, r5, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ vmul.i8 d27, d14, d28 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04540f8 │ │ │ │ @ instruction: 0xb1bfb8bd │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ ldc2l 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt r0!, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64db9e6 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [r7, r5, lsr #17] @ │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscpl pc, ip, sp, asr #12 │ │ │ │ + andsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf89af045 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt r2, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldr pc, [r9, r7, lsl #17]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c140 │ │ │ │ + bl 0xfec7c170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xf367c8 │ │ │ │ + blmi 0xf367f8 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64d4606 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldcls 0, cr0, [ip], {47} @ 0x2f │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf86ef045 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r1, asr #32 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf85ef045 │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf893a805 │ │ │ │ - blcs 0x131b98 │ │ │ │ + blcs 0x131bc8 │ │ │ │ ldrtmi fp, [ip], -r8, lsl #30 │ │ │ │ ldcl 1, cr15, [r2, #-528]! @ 0xfffffdf0 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vmin.s8 d20, d0, d9 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0031 │ │ │ │ - vqdmulh.s d21, d0, d0[7] │ │ │ │ + @ instruction: 0xf2c05c9c │ │ │ │ andls r0, r2, pc, lsr #24 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ vadd.i8 d26, d15, d5 │ │ │ │ - vmvn.i32 d22, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d22, d0, d0[4] │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf195c000 │ │ │ │ - qasxmi pc, r1, r7 @ │ │ │ │ + qasxmi pc, r1, pc @ │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ - blmi 0x6a30b4 │ │ │ │ - blls 0x67f044 │ │ │ │ + blmi 0x6a30e4 │ │ │ │ + blls 0x67f074 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04540f0 │ │ │ │ ldmdblt r5, {r0, r1, r2, r5, fp, ip, sp, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf81cf045 │ │ │ │ @ instruction: 0x4629e7bc │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf810f045 │ │ │ │ @ instruction: 0xf195e7b0 │ │ │ │ - svclt 0x0000ff73 │ │ │ │ + svclt 0x0000ff7b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c238 │ │ │ │ + bl 0xfec7c268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr6, cr9, {2} │ │ │ │ svcls 0x0008461d │ │ │ │ @ instruction: 0xfff8f044 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -sl, lsr #32 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, ip, sp, asr #12 │ │ │ │ + subsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffeaf044 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fd79 │ │ │ │ @ instruction: 0xf64db350 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4630ffdb │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmdami sl, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf95cf7fc │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00caf044 │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, sp, asr #12 │ │ │ │ + subsvs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffc0f044 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -pc, asr #26 │ │ │ │ bicsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [r2, pc, lsr #31] @ │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r6, r3, lsr #31] @ │ │ │ │ - eorseq r5, r5, r8, asr r4 │ │ │ │ + eorseq r5, r5, r8, lsl #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c30c │ │ │ │ + bl 0xfec7c33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf044461e │ │ │ │ @ instruction: 0xf114ff8f │ │ │ │ eorsle r0, r8, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrtmi pc, [r0], -r1, lsl #31 @ │ │ │ │ ldc2 0, cr15, [r0, #-88] @ 0xffffffa8 │ │ │ │ biclt r4, r0, #1048576 @ 0x100000 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff72f044 │ │ │ │ @ instruction: 0x4628b15d │ │ │ │ @ instruction: 0xf7fc2101 │ │ │ │ @ instruction: 0xf24efca5 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ vmax.f32 , q0, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d21, d16, d0[7] │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vrecps.f32 , q7, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ @ instruction: 0xf64dbf53 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrtmi pc, [r0], -r9, asr #30 @ │ │ │ │ ldc2l 0, cr15, [r8], {22} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff38f044 │ │ │ │ ldrtmi lr, [r1], -r4, asr #15 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff2cf044 │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c3f8 │ │ │ │ + bl 0xfec7c428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ @ instruction: 0xff18f044 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -fp, lsr #32 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, ip, sp, asr #12 │ │ │ │ + subsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff0af044 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fc99 │ │ │ │ @ instruction: 0xf64db358 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4631fefb │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ @ instruction: 0xf880f7fc │ │ │ │ @ instruction: 0x4639481b │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vtst.8 , q7, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04440f8 │ │ │ │ @ instruction: 0xf64dbee9 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4628fedf │ │ │ │ stc2l 0, cr15, [lr], #-88 @ 0xffffffa8 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr14, cr4, {2} │ │ │ │ @ instruction: 0x4629e7d1 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr2, cr4, {2} │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - ldrshteq r5, [r5], -r8 │ │ │ │ - eorseq r5, r5, ip, ror r4 │ │ │ │ + eorseq r5, r5, r8, lsr #8 │ │ │ │ + eorseq r5, r5, ip, lsr #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ ldmdami pc!, {r0, r9, sl, lr} @ │ │ │ │ movwcs fp, #4247 @ 0x1097 │ │ │ │ andsls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ - blx 0xfe1e1352 │ │ │ │ + blx 0xfe1e1382 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ ldmib r0, {r1, r4, r6, ip, lr, pc}^ │ │ │ │ subcs r8, r0, #0, 18 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xff06191c │ │ │ │ + bl 0xff06194c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strcs pc, [r0], #-1613 @ 0xfffff9b3 │ │ │ │ - strteq pc, [pc], #-704 @ 0x12531c │ │ │ │ - ldrvs pc, [r8, #-1613]! @ 0xfffff9b3 │ │ │ │ - streq pc, [pc, #-704]! @ 0x125064 │ │ │ │ + ldrtcs pc, [r0], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x12534c │ │ │ │ + strbvs pc, [r8, #-1613]! @ 0xfffff9b3 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x125094 │ │ │ │ strls r9, [r1, #-1026] @ 0xfffffbfe │ │ │ │ - ldrvs pc, [r0, #-591]! @ 0xfffffdb1 │ │ │ │ + strbvs pc, [r0, #-591]! @ 0xfffffdb1 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1959500 │ │ │ │ - strbmi pc, [fp], -r3, lsl #27 @ │ │ │ │ + strbmi pc, [fp], -fp, lsl #27 @ │ │ │ │ stmdage r5, {r1, r6, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr2, cr4, {2} │ │ │ │ ldmib r6, {r6, r9, sp}^ │ │ │ │ tstcs r0, r2, lsl #18 │ │ │ │ @ instruction: 0xf184a805 │ │ │ │ movtcs lr, #2972 @ 0xb9c │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ ldrmi r4, [r9], -r2, lsr #12 │ │ │ │ stmdage r5, {r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf64d9500 │ │ │ │ - vmlal.s q11, d0, d0[2] │ │ │ │ + vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ andls r0, r1, #-268435454 @ 0xf0000002 │ │ │ │ @ instruction: 0xf1952201 │ │ │ │ - strbmi pc, [r2], -r3, ror #26 @ │ │ │ │ + strbmi pc, [r2], -fp, ror #26 @ │ │ │ │ stmdage r5, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ cdp2 0, 6, cr15, cr2, cr4, {2} │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r7, r6, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - mvnscc pc, #64, 4 │ │ │ │ + msrmi CPSR_fs, #64, 4 │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00184287 │ │ │ │ - blmi 0x376c24 │ │ │ │ - blls 0x67f424 │ │ │ │ + blmi 0x376c54 │ │ │ │ + blls 0x67f454 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 3, cr15, cr4, cr4, {2} │ │ │ │ - ldc2 1, cr15, [r8, #596] @ 0x254 │ │ │ │ + stc2 1, cr15, [r0, #596]! @ 0x254 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c5ec │ │ │ │ + bl 0xfec7c61c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf64e4614 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ stcls 0, cr0, [r8, #-188] @ 0xffffff44 │ │ │ │ cdp2 0, 2, cr15, cr0, cr4, {2} │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf64bd210 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x46210030 │ │ │ │ cdp2 0, 1, cr15, cr6, cr4, {2} │ │ │ │ vmla.i8 , , │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ andlt r0, r3, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 0, cr15, cr12, cr4, {2} │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00d4608 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0e5 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7e6fdfd │ │ │ │ - subsvs pc, r8, sp, asr #12 │ │ │ │ + addvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #272]! @ 0x110 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff36f7ff │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #272]! @ 0x110 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ @ instruction: 0xf64d4b48 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf044a81e │ │ │ │ subcs pc, r0, #13376 @ 0x3440 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r0], -sp, asr #12 │ │ │ │ + ldrtcs pc, [r0], -sp, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - b 0xffb61ac4 │ │ │ │ + b 0xffb61af4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9602 │ │ │ │ - vshl.s64 q9, q2, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ vqrshl.s8 d16, d16, d15 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.i d22, d0, d0[4] │ │ │ │ strls r0, [r1, #-1075] @ 0xfffffbcd │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - @ instruction: 0x4649fcb3 │ │ │ │ + @ instruction: 0x4649fcbb │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ svccs 0x000efdb3 │ │ │ │ @ instruction: 0xf644d838 │ │ │ │ - vorr.i32 d21, #2048 @ 0x00000800 │ │ │ │ - bl 0x1e61c0 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ + bl 0x1e61f0 │ │ │ │ @ instruction: 0xf8d30387 │ │ │ │ cmnlt r9, #136, 14 @ 0x2200000 │ │ │ │ - eorsvs pc, r4, sp, asr #12 │ │ │ │ + rsbvs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #272]! @ 0x110 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf64dd13b │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xf1b8fd95 │ │ │ │ teqle r5, r0, lsl #30 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8, #272] @ 0x110 │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d16 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 0, cr15, [r8, #-272]! @ 0xfffffef0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a805 │ │ │ │ movtcs lr, #2708 @ 0xa94 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - stc2l 1, cr15, [r6], #-596 @ 0xfffffdac │ │ │ │ + stc2l 1, cr15, [lr], #-596 @ 0xfffffdac │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r6, #-272]! @ 0xfffffef0 │ │ │ │ svceq 0x0000f1ba │ │ │ │ smlabtcs r0, r3, r0, sp │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ @ instruction: 0xf1b8fea3 │ │ │ │ sbcle r0, r9, r0, lsl #30 │ │ │ │ vmax.s8 q10, q0, │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7c7fd51 │ │ │ │ - ldc2 1, cr15, [r4], #596 @ 0x254 │ │ │ │ + ldc2 1, cr15, [ip], #596 @ 0x254 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c7b4 │ │ │ │ + bl 0xfec7c7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [ip, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35531 @ 0x8acb @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strtmi pc, [r8], -sp, lsr #26 │ │ │ │ - blx 0xff061648 │ │ │ │ + blx 0xff061678 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #-272] @ 0xfffffef0 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r6, #-272] @ 0xfffffef0 │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [ip, fp, lsl #26] @ │ │ │ │ vmul.i8 d27, d16, d21 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7dffcff │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7c4fcf3 │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r7, r7, ror #25] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c880 │ │ │ │ + bl 0xfec7c8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r6], {68} @ 0x44 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35429 @ 0x8a65 @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strtmi pc, [r8], -r7, asr #25 │ │ │ │ - blx 0x16e1714 │ │ │ │ + blx 0x16e1744 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], #272 @ 0x110 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r0], #272 @ 0x110 │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [ip, r5, lsr #25] @ │ │ │ │ vmul.i8 d27, d16, d21 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ bfi pc, r9, #25, #7 @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r4, sp, lsl #25] @ │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r7, r1, lsl #25] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c94c │ │ │ │ + bl 0xfec7c97c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r0], #-272 @ 0xfffffef0 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35327 @ 0x89ff @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strtmi pc, [r8], -r1, ror #24 │ │ │ │ @ instruction: 0xf9f0f016 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r2, cr4 @ │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ mcrrlt 0, 4, pc, sl, cr4 @ │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7dcfc3f │ │ │ │ vmul.i8 d27, d16, d21 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7dffc33 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r4, r7, lsr #24] @ │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ bfi pc, fp, (invalid: 24:7) @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7ca18 │ │ │ │ + bl 0xfec7ca48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ stc2 0, cr15, [sl], {68} @ 0x44 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35225 @ 0x8999 @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4628fbfb │ │ │ │ @ instruction: 0xf98af016 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffc6197e │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + blx 0xffc619ae │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xffa6198c │ │ │ │ + bllt 0xffa619bc │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7dcfbd9 │ │ │ │ vmul.i8 d27, d16, d21 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [pc, sp, asr #23] @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r4, r1, asr #23] @ │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7c7fbb5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cae4 │ │ │ │ + bl 0xfec7cb14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10f7160 │ │ │ │ + blmi 0x10f7190 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ @ instruction: 0x4628fb9d │ │ │ │ @ instruction: 0xf92cf016 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x2c00fb8d │ │ │ │ @ instruction: 0xf64dd137 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ subcs pc, r0, #132096 @ 0x20400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtmi pc, [r4], #-1604 @ 0xfffff9bc @ │ │ │ │ + strbtmi pc, [r4], #-1604 @ 0xfffff9bc @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ ldm r8, {r2, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - ldrtmi pc, [r1], -r3, ror #20 @ │ │ │ │ + ldrtmi pc, [r1], -fp, ror #20 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ - blmi 0x82470c │ │ │ │ - blls 0x67f9ec │ │ │ │ + blmi 0x82473c │ │ │ │ + blls 0x67fa1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ @ instruction: 0x4621bb53 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1361ac6 │ │ │ │ + blx 0x1361af6 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1061ade │ │ │ │ + blx 0x1061b0e │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xd61af6 │ │ │ │ + blx 0xd61b26 │ │ │ │ @ instruction: 0xf195e7a1 │ │ │ │ - svclt 0x0000fa93 │ │ │ │ + svclt 0x0000fa9b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cbf8 │ │ │ │ + bl 0xfec7cc28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10f7274 │ │ │ │ + blmi 0x10f72a4 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ @ instruction: 0x4628fb13 │ │ │ │ @ instruction: 0xf8a2f016 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x2c00fb03 │ │ │ │ @ instruction: 0xf64dd137 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ subcs pc, r0, #1011712 @ 0xf7000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtmi pc, [r4], #-1604 @ 0xfffff9bc @ │ │ │ │ + strbtmi pc, [r4], #-1604 @ 0xfffff9bc @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmda lr, {r2, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - @ instruction: 0x4631f9d9 │ │ │ │ + ldrtmi pc, [r1], -r1, ror #19 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ - blmi 0x8245f8 │ │ │ │ - blls 0x67fb00 │ │ │ │ + blmi 0x824628 │ │ │ │ + blls 0x67fb30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ strtmi fp, [r1], -r9, asr #21 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff0e1bd8 │ │ │ │ + blx 0xff0e1c08 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfede1bf0 │ │ │ │ + blx 0xfede1c20 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfeae1c08 │ │ │ │ + blx 0xfeae1c38 │ │ │ │ @ instruction: 0xf195e7a1 │ │ │ │ - svclt 0x0000fa09 │ │ │ │ + svclt 0x0000fa11 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cd0c │ │ │ │ + bl 0xfec7cd3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0xb1a8ff6d │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmull.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf2400c2f │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vsubw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0331 │ │ │ │ - vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d16, d12 │ │ │ │ stccs 0, cr0, [r0], {47} @ 0x2f │ │ │ │ strbtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1fe1c60 │ │ │ │ - movwcs pc, #1613 @ 0x64d @ │ │ │ │ + blt 0x1fe1c90 │ │ │ │ + teqpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1ae1c88 │ │ │ │ + blt 0x1ae1cb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7cd80 │ │ │ │ + bl 0xfec7cdb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [ip], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0449201 │ │ │ │ - bls 0x1a44f0 │ │ │ │ + bls 0x1a4520 │ │ │ │ @ instruction: 0xf64db9ea │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ stmiblt r4, {r0, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x10e1cd8 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + blx 0x10e1d08 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444010 │ │ │ │ tstcs r0, r5, lsr sl │ │ │ │ @ instruction: 0xf7ff4610 │ │ │ │ stccs 15, cr15, [r0], {145} @ 0x91 │ │ │ │ strtmi sp, [r0], -r6, ror #1 │ │ │ │ mcr2 7, 1, pc, cr8, cr13, {7} @ │ │ │ │ svclt 0x0000e7ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cdf8 │ │ │ │ + bl 0xfec7ce28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ stcls 3, cr9, [sl, #-4] │ │ │ │ - blx 0x6e1d28 │ │ │ │ + blx 0x6e1d58 │ │ │ │ strtmi r9, [r0], -r1, lsl #18 │ │ │ │ stc2 7, cr15, [r4, #-1004]! @ 0xfffffc14 │ │ │ │ - andcs pc, r0, sp, asr #12 │ │ │ │ + eorscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x461d3c │ │ │ │ + blx 0x461d6c │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ - andcs pc, r0, sp, asr #12 │ │ │ │ + eorscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1e1d50 │ │ │ │ + blx 0x1e1d80 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ ldc2 7, cr15, [r0, #-1004] @ 0xfffffc14 │ │ │ │ - andcs pc, r0, sp, asr #12 │ │ │ │ + eorscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f8f044 │ │ │ │ vmul.i8 d27, d16, d5 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vmla.i8 , q15, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andlt r0, r3, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r4!, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xff40f7ff │ │ │ │ svclt 0x0000e7f1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7ce90 │ │ │ │ + bl 0xfec7cec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmiblt r8, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - mvnscc pc, #64, 4 │ │ │ │ + msrmi CPSR_fs, #64, 4 │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0x46194611 │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmiblt r2, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64d4604 │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d16, d28 │ │ │ │ strmi r0, [sp], -pc, lsr #32 │ │ │ │ @ instruction: 0xf9baf044 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ - addvs pc, ip, sp, asr #12 │ │ │ │ + adcsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9b0f044 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ @ instruction: 0xf64dd11c │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xf64df9a3 │ │ │ │ - vsubw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vcgt.s8 d16, d0, d31 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ stccs 1, cr0, [r0, #-196] @ 0xffffff3c │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - andcs pc, r8, sp, asr #12 │ │ │ │ + eorscs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmiblt r0, {r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ strb pc, [r8, sp, ror #29]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cf34 │ │ │ │ + bl 0xfec7cf64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf64e4614 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ stcls 0, cr0, [r7, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf97cf044 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21f │ │ │ │ - sbcscs pc, r4, fp, asr #12 │ │ │ │ + andcc pc, r4, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf972f044 │ │ │ │ - addsvs pc, r8, sp, asr #12 │ │ │ │ + sbcvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf96cf044 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff8af7ff │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf962f044 │ │ │ │ - subvc pc, ip, pc, asr #4 │ │ │ │ + rsbsvc pc, ip, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444030 │ │ │ │ rsbmi fp, r1, #1458176 @ 0x164000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ ldc2l 0, cr15, [ip, #-48] @ 0xffffffd0 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ - eormi pc, r8, sp, asr #12 │ │ │ │ + subsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf94af044 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cfbc │ │ │ │ + bl 0xfec7cfec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf64e4614 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ stcls 0, cr0, [r6, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf938f044 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21f │ │ │ │ - sbcscs pc, r4, fp, asr #12 │ │ │ │ + andcc pc, r4, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf92ef044 │ │ │ │ - subsvs pc, r8, sp, asr #12 │ │ │ │ + addvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf928f044 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff46f7ff │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf91ef044 │ │ │ │ - subvc pc, ip, pc, asr #4 │ │ │ │ + rsbsvc pc, ip, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444030 │ │ │ │ rsbmi fp, r1, #344064 @ 0x54000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ ldc2 0, cr15, [r8, #-48] @ 0xffffffd0 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ - eormi pc, r8, sp, asr #12 │ │ │ │ + subsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf906f044 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d044 │ │ │ │ + bl 0xfec7d074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf64e4614 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [sp], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0449e06 │ │ │ │ pldw [r4, #-2291] @ 0xfffff70d │ │ │ │ eorsle r5, r1, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64b4621 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0440030 │ │ │ │ @ instruction: 0xf64df8e9 │ │ │ │ - vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d16, d8 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ - bllt 0xff0a420c │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0xff0a423c │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d8f044 │ │ │ │ vqdmulh.s , q0, q3 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vadd.i8 , q15, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vadd.i8 , , │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ andlt r0, r2, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt lr!, {r2, r6, ip, sp, lr, pc} │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0c4 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r6, pc, lsr #17]! @ │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ ldrb pc, [ip, r7, lsr #25] @ │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ mcr2 7, 0, pc, cr6, cr15, {7} @ │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ - andeq pc, r4, lr, asr #12 │ │ │ │ + eorseq pc, r4, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd780a │ │ │ │ mcrls 0, 0, r9, cr13, cr0, {1} │ │ │ │ @ instruction: 0xf88ef044 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0x4629d23e │ │ │ │ - adcvs pc, r8, sp, asr #12 │ │ │ │ + sbcsvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf884f044 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0xfe5e3f32 │ │ │ │ - andcs pc, r0, sp, asr #12 │ │ │ │ + blx 0xfe5e3f62 │ │ │ │ + eorscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf87af044 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfe363f46 │ │ │ │ - andcs pc, r0, sp, asr #12 │ │ │ │ + blx 0xfe363f76 │ │ │ │ + eorscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf870f044 │ │ │ │ strbmi r4, [r9], -r0, lsr #12 │ │ │ │ - blx 0x20e3f5a │ │ │ │ - andcs pc, r0, sp, asr #12 │ │ │ │ + blx 0x20e3f8a │ │ │ │ + eorscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf866f044 │ │ │ │ vqdmulh.s , q0, q3 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vtst.8 , q7, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vtst.8 , , │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ andlt r0, r3, r3, lsr r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt ip, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ tstls r1, r9, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0b7 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7e6f83d │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d1e0 │ │ │ │ + bl 0xfec7d210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r6], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf0449d04 │ │ │ │ vadd.i8 d31, d14, d21 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ andcs r0, r0, #149 @ 0x95 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ - bllt 0x20645b0 │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x20645e0 │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf812f044 │ │ │ │ vmla.i8 d27, d16, d13 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vadd.i8 d31, d14, d7 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0434070 │ │ │ │ qsub8mi fp, r9, pc @ │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xfff4f043 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00ecf043 │ │ │ │ - rsbsvs pc, ip, sp, asr #12 │ │ │ │ + adcvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffe6f043 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc2l 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ - addvs pc, ip, sp, asr #12 │ │ │ │ + adcsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffdcf043 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ @ instruction: 0xf64dd114 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf64dffcf │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vaddl.s8 q9, d0, d8 │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldr pc, [r1, r5, asr #31]! │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldrb pc, [r0, r1, lsr #26]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d2cc │ │ │ │ + bl 0xfec7d2fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0xb1a8fc8d │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmull.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf2400c2f │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vsubw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0331 │ │ │ │ - vshr.s64 d22, d20, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ stccs 0, cr0, [r0], {47} @ 0x2f │ │ │ │ strbtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x009af043 │ │ │ │ - movwcs pc, #1613 @ 0x64d @ │ │ │ │ + teqpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0086f043 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ @ instruction: 0xf64d4b85 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ svcls 0x00204615 │ │ │ │ ldmdbge lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmiavc r0, {r2, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xff6af043 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf64d80e4 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf1b8ff5d │ │ │ │ vmax.f32 d0, d0, d13 │ │ │ │ @ instruction: 0xf6448090 │ │ │ │ - vorr.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0x06220335 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ vrecps.f32 , q0, │ │ │ │ - @ instruction: 0xf2c036fc │ │ │ │ + vsubhn.i16 d20, q0, q14 │ │ │ │ @ instruction: 0xf64d0631 │ │ │ │ - @ instruction: 0x463161d4 │ │ │ │ + ldrtmi r7, [r1], -r4, lsl #2 │ │ │ │ vqrdmlsh.s d27, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmin.s8 , q8, q14 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmax.s8 d20, d0, d28 │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ svclt 0x00480031 │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ svcvc 0x0080f414 │ │ │ │ @ instruction: 0x37c4f8d3 │ │ │ │ @ instruction: 0xf64dac05 │ │ │ │ - vmlal.s q11, d16, d0[6] │ │ │ │ + vmov.i32 d23, #2048 @ 0x00000800 │ │ │ │ svclt 0x0008022f │ │ │ │ @ instruction: 0xf6484602 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf64d0033 │ │ │ │ - vabal.s8 q9, d0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043052f │ │ │ │ subcs pc, r0, #41, 30 @ 0xa4 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ mcrr 1, 8, pc, r4, cr3 @ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf64d4620 │ │ │ │ - vabal.s8 , d0, d0 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - ldrvs pc, [r0, #-591]! @ 0xfffffdb1 │ │ │ │ + strbvs pc, [r0, #-591]! @ 0xfffffdb1 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1949500 │ │ │ │ - ldrbmi pc, [r1], -pc, lsl #28 @ │ │ │ │ + @ instruction: 0x4651fe17 │ │ │ │ @ instruction: 0xf0434620 │ │ │ │ @ instruction: 0xf642ff0f │ │ │ │ - blx 0x9eef30 │ │ │ │ + blx 0x9eef60 │ │ │ │ ldrbeq pc, [fp, r8, lsl #6] @ │ │ │ │ @ instruction: 0xf1b9d569 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf64d808e │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ svccs 0x0000fefb │ │ │ │ @ instruction: 0xf64dd169 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ subcs pc, r0, #3824 @ 0xef0 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc 1, cr15, [sl], {131} @ 0x83 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r2], -r0, lsr #12 │ │ │ │ - bicscs pc, r4, fp, asr #12 │ │ │ │ + tstpcc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf1944619 │ │ │ │ - @ instruction: 0x4639fdd9 │ │ │ │ + ldrtmi pc, [r9], -r1, ror #27 @ │ │ │ │ @ instruction: 0xf0434620 │ │ │ │ - blmi 0xe65df8 │ │ │ │ - blls 0x680300 │ │ │ │ + blmi 0xe65e28 │ │ │ │ + blls 0x680330 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple pc, r0, lsl #6 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04347f0 │ │ │ │ strtmi fp, [r1], -r9, asr #29 │ │ │ │ - adcseq pc, ip, r0, asr #4 │ │ │ │ + rsceq pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf043ac05 │ │ │ │ subcs pc, r0, #3088 @ 0xc10 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - bl 0xff8628d8 │ │ │ │ - ldrbtcc pc, [ip], r0, asr #4 @ │ │ │ │ + bl 0xff862908 │ │ │ │ + strtmi pc, [ip], -r0, asr #4 │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ - movwcs pc, #1613 @ 0x64d @ │ │ │ │ + teqpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64d9302 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldrvs pc, [r0, #-591]! @ 0xfffffdb1 │ │ │ │ + strbvs pc, [r0, #-591]! @ 0xfffffdb1 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1949500 │ │ │ │ - @ instruction: 0x4651fd9f │ │ │ │ + ldrbmi pc, [r1], -r7, lsr #27 @ │ │ │ │ @ instruction: 0xf0434620 │ │ │ │ @ instruction: 0xf1b9fe9f │ │ │ │ addsle r0, r6, r0, lsl #30 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ svccs 0x0000fe91 │ │ │ │ @ instruction: 0x4639d095 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr4, cr3, {2} │ │ │ │ @ instruction: 0x4629e793 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr8, cr3, {2} │ │ │ │ @ instruction: 0x4648e719 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xe776feb3 │ │ │ │ - ldc2l 1, cr15, [r6, #592] @ 0x250 │ │ │ │ + ldc2l 1, cr15, [lr, #592] @ 0x250 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7d570 │ │ │ │ + bl 0xfec7d5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0439301 │ │ │ │ stmdami pc, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xffa4f7fa │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr12, cr3, {2} │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0434010 │ │ │ │ tstcs r1, r3, asr #28 │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ @ instruction: 0xe7f1fe7f │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d5d4 │ │ │ │ + bl 0xfec7d604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xdb7c5c │ │ │ │ + blmi 0xdb7c8c │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ cdp2 0, 2, cr15, cr4, cr3, {2} │ │ │ │ stmdami fp!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf64d2200 │ │ │ │ - vaddhn.i16 d18, q0, q0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7fa042f │ │ │ │ subcs pc, r0, #412 @ 0x19c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xee2a24 │ │ │ │ + bl 0xee2a54 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf64b9402 │ │ │ │ - @ instruction: 0xf2c02cd4 │ │ │ │ + vmull.s8 , d0, d4 │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d15, d4 │ │ │ │ - vmvn.i32 d22, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d22, d0, d0[4] │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf194c000 │ │ │ │ - @ instruction: 0x4639fcff │ │ │ │ + ldrtmi pc, [r9], -r7, lsl #26 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ - bllt 0x4e5c44 │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + bllt 0x4e5c74 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0434621 │ │ │ │ ldmiblt sp!, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #268]! @ 0x10c │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d3 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [ip, #268] @ 0x10c │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ sbcsle r2, pc, r0, lsl #26 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf194e7e4 │ │ │ │ - svclt 0x0000fd35 │ │ │ │ + svclt 0x0000fd3d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d6b8 │ │ │ │ + bl 0xfec7d6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf64e4614 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ stcls 0, cr0, [r6, #-188] @ 0xffffff44 │ │ │ │ ldc2 0, cr15, [sl, #268]! @ 0x10c │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -r6, lsr #4 │ │ │ │ - sbcscs pc, r4, fp, asr #12 │ │ │ │ + andcc pc, r4, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #268]! @ 0x10c │ │ │ │ - subsvs pc, r8, sp, asr #12 │ │ │ │ + addvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #268]! @ 0x10c │ │ │ │ vqdmulh.s , q0, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ vmla.f32 d31, d30, d15 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf043002f │ │ │ │ vmla.f32 d31, d31, d9 │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ andlt r0, r3, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 0, cr15, [r0, #268] @ 0x10c │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0cf │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, r1, lsl #27]! @ │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d758 │ │ │ │ + bl 0xfec7d788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 15, cr0, [r0, #-576] @ 0xfffffdc0 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stmdavs sp!, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9515 │ │ │ │ @ instruction: 0xf0150500 │ │ │ │ strmi pc, [r7], -r3, asr #20 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5663 @ 0x161f │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0x4604fa39 │ │ │ │ - andvc pc, r4, sp, asr #12 │ │ │ │ + eorsvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf0436826 │ │ │ │ subcs pc, r0, #5312 @ 0x14c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcs pc, [r4, #1611] @ 0x64b @ │ │ │ │ + strcc pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - b 0x1be2bbc │ │ │ │ - movwcs pc, #1613 @ 0x64d @ │ │ │ │ + b 0x1be2bec │ │ │ │ + teqpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - @ instruction: 0x4639fc35 │ │ │ │ + @ instruction: 0x4639fc3d │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ mcrcs 13, 0, pc, cr2, cr5, {1} @ │ │ │ │ stmdale r5, {r3, r4, ip, lr, pc}^ │ │ │ │ eorsle r2, ip, r0, lsl #28 │ │ │ │ - andsvc pc, r8, sp, asr #12 │ │ │ │ + subvc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #-268]! @ 0xfffffef4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [sl, #-268] @ 0xfffffef4 │ │ │ │ - eorvc pc, r0, sp, asr #12 │ │ │ │ + subsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4, #-268] @ 0xfffffef4 │ │ │ │ @ instruction: 0xf043e7e8 │ │ │ │ @ instruction: 0x4621fd11 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ - b 0xc62c38 │ │ │ │ + b 0xc62c68 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64d2201 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b002f │ │ │ │ - @ instruction: 0xf2c024d4 │ │ │ │ + vaddhn.i16 d19, q0, q2 │ │ │ │ andls r0, r2, r0, lsr r4 │ │ │ │ strls sl, [r1], #-2053 @ 0xfffff7fb │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - @ instruction: 0x4639fbf3 │ │ │ │ + @ instruction: 0x4639fbfb │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ @ instruction: 0xf64dfcf3 │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmla.i d23, d0, d0[0] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r1, sp, ror #25] @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf183a805 │ │ │ │ movtcs lr, #2568 @ 0xa08 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vrshl.s8 d25, d1, d0 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ strls r0, [r0], #-561 @ 0xfffffdcf │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ - blx 0xff6e2ce2 │ │ │ │ + blx 0xff8e2d12 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r6], {67} @ 0x43 │ │ │ │ @ instruction: 0xf194e7aa │ │ │ │ - svclt 0x0000fc39 │ │ │ │ + svclt 0x0000fc41 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7d8ac │ │ │ │ + bl 0xfec7d8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ ldc2 0, cr15, [lr], #268 @ 0x10c │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d036 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, ip, sp, asr #12 │ │ │ │ + subsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], #268 @ 0x10c │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fa3f │ │ │ │ @ instruction: 0xf64db3b0 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ orrlt pc, r5, r1, lsr #25 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf9d4f7fb │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf7fa2201 │ │ │ │ vceq.f32 d31, d14, d17 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04340f8 │ │ │ │ @ instruction: 0xf64dbc8f │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d21, d16, d0[7] │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r7, r5, lsl #25]! @ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, sp, asr #12 │ │ │ │ + subsvs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r9, lsl #20 │ │ │ │ bicle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, r9, ror #24] @ │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, sp, #24, #27 │ │ │ │ - eorseq r5, r5, ip, ror r4 │ │ │ │ + eorseq r5, r5, ip, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7d998 │ │ │ │ + bl 0xfec7d9c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ mcrr2 0, 4, pc, r8, cr3 @ │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, ip, sp, asr #12 │ │ │ │ + subsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r9, asr #19 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf64db9b5 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmdami r0!, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ stc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r2], {67} @ 0x43 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, r7, lsl #24]! @ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, sp, asr #12 │ │ │ │ + subsvs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x6295a │ │ │ │ + blx 0x6298a │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -fp, lsl #19 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldr pc, [pc, fp, ror #23]! │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, pc, #23, #20 │ │ │ │ - eorseq r5, r5, ip, ror r4 │ │ │ │ + eorseq r5, r5, ip, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7da94 │ │ │ │ + bl 0xfec7dac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x10b811c │ │ │ │ + blmi 0x10b814c │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ strtmi pc, [r0], -r5, asr #23 │ │ │ │ @ instruction: 0xf954f015 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ subcs pc, r0, #185344 @ 0x2d400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcs pc, [r4, #1611] @ 0x64b @ │ │ │ │ + strcc pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ stmia ip, {r0, r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - movwcs pc, #1613 @ 0x64d @ │ │ │ │ + teqpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - @ instruction: 0x4639fa97 │ │ │ │ + @ instruction: 0x4639fa9f │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ subcs pc, r0, #154624 @ 0x25c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldm r2!, {r0, r1, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vadd.i8 d26, d0, d5 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ strls r0, [r1, #-561] @ 0xfffffdcf │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - ldrtmi pc, [r1], -r1, lsl #21 @ │ │ │ │ + ldrtmi pc, [r1], -r9, lsl #21 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ - blmi 0x6a5748 │ │ │ │ - blls 0x6809b0 │ │ │ │ + blmi 0x6a5778 │ │ │ │ + blls 0x6809e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ ldmdblt r4, {r0, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1ae2a86 │ │ │ │ + blx 0x1ae2ab6 │ │ │ │ strtmi lr, [r1], -pc, lsr #15 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x17e2a9e │ │ │ │ + blx 0x17e2ace │ │ │ │ @ instruction: 0xf194e7a3 │ │ │ │ - svclt 0x0000fabd │ │ │ │ + svclt 0x0000fac5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7dba4 │ │ │ │ + bl 0xfec7dbd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ - blx 0x11e2ace │ │ │ │ + blx 0x11e2afe │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, ip, sp, asr #12 │ │ │ │ + subsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xe62aea │ │ │ │ + blx 0xe62b1a │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r3, asr #17 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xa62b0a │ │ │ │ + blx 0xa62b3a │ │ │ │ @ instruction: 0xf64db9b5 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmdami r0!, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ ldc2 7, cr15, [lr], {250} @ 0xfa │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x462b38 │ │ │ │ + bllt 0x462b68 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, r1, lsl #22]! @ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, sp, asr #12 │ │ │ │ + subsvs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffee2b64 │ │ │ │ + blx 0xffee2b94 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r5, lsl #17 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldr pc, [pc, r5, ror #21]! │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, r9, #21, #20 │ │ │ │ - eorseq r5, r5, ip, ror r4 │ │ │ │ + eorseq r5, r5, ip, lsr #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stmdavc r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf003461d │ │ │ │ @ instruction: 0xf0430440 │ │ │ │ ldrtmi pc, [r0], -r1, asr #21 @ │ │ │ │ @ instruction: 0xf850f015 │ │ │ │ suble r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ - blx 0xfee655a8 │ │ │ │ + blx 0xfee655d8 │ │ │ │ strtmi pc, [r8], -r4, lsl #3 │ │ │ │ @ instruction: 0xf7fa0949 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe9e2c0c │ │ │ │ + blt 0xfe9e2c3c │ │ │ │ @ instruction: 0x2100b3bf │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ @ instruction: 0xf1b8ffd5 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe562c30 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + blx 0xfe562c60 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe362c40 │ │ │ │ + blt 0xfe362c70 │ │ │ │ vmax.s8 q10, q0, │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ vpmin.s8 , q7, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04341f0 │ │ │ │ stmiblt r6, {r0, r2, r4, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1be2c7c │ │ │ │ + blx 0x1be2cac │ │ │ │ @ instruction: 0xf64de7b7 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d21, d16, d0[7] │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf1b8fa5f │ │ │ │ bicsle r0, r3, r0, lsl #30 │ │ │ │ ldrtmi lr, [r1], -r0, asr #15 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1562cb0 │ │ │ │ + blx 0x1562ce0 │ │ │ │ svclt 0x0000e79d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ddb0 │ │ │ │ + bl 0xfec7dde0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [lr], -pc, lsr #32 │ │ │ │ @ instruction: 0x5708e9dd │ │ │ │ @ instruction: 0xf0439201 │ │ │ │ - bls 0x1a54bc │ │ │ │ + bls 0x1a54ec │ │ │ │ strbeq pc, [r0], #-5 @ │ │ │ │ svceq 0x0064f112 │ │ │ │ ldrmi sp, [r1], -pc, lsr #32 │ │ │ │ - eorvs pc, ip, sp, asr #12 │ │ │ │ + subsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xbe2cfc │ │ │ │ + blx 0xbe2d2c │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ cmnplt r8, #740 @ p-variant is OBSOLETE @ 0x2e4 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ - blx 0xfee6547c │ │ │ │ + blx 0xfee654ac │ │ │ │ strtmi pc, [r8], -r4, lsl #3 │ │ │ │ @ instruction: 0xf7fa0949 │ │ │ │ stmdblt r4, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ mvnslt fp, fp, lsl #20 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xff3ef7fa │ │ │ │ @ instruction: 0xf64de7f0 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0x4630f9fb │ │ │ │ @ instruction: 0xff8af014 │ │ │ │ bicle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db9ae │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [lr, fp, ror #19] @ │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscpl pc, ip, sp, asr #12 │ │ │ │ + andsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e0f043 │ │ │ │ ldrtmi lr, [r1], -sl, asr #15 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9d4f043 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7dea8 │ │ │ │ + bl 0xfec7ded8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [sp], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r9, ip, pc}^ │ │ │ │ stcls 7, cr6, [sl], {8} │ │ │ │ @ instruction: 0xf9bef043 │ │ │ │ @ instruction: 0xf1129a01 │ │ │ │ suble r0, r4, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4611 │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043022f │ │ │ │ strtmi pc, [r8], -pc, lsr #19 │ │ │ │ @ instruction: 0xff3ef014 │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmdami r8!, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ - blx 0xa64cfa │ │ │ │ + blx 0xa64d2a │ │ │ │ andcs r4, r0, #2490368 @ 0x260000 │ │ │ │ @ instruction: 0xf7fa4639 │ │ │ │ ldmiblt r4, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf98af043 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ strtmi fp, [r1], -r1, lsl #19 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf976f043 │ │ │ │ @ instruction: 0xf64de7ea │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strtmi pc, [r8], -fp, ror #18 │ │ │ │ mrc2 0, 7, pc, cr10, cr4, {0} │ │ │ │ @ instruction: 0xd1bb2800 │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, fp, #18, #27 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ str pc, [lr, pc, asr #18]! │ │ │ │ - eorseq r5, r5, r4, lsl r5 │ │ │ │ - eorseq r5, r5, r8, ror #10 │ │ │ │ + eorseq r5, r5, r4, asr #10 │ │ │ │ + mlaseq r5, r8, r5, r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7dfb8 │ │ │ │ + bl 0xfec7dfe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ stcls 8, cr6, [r4], {73} @ 0x49 │ │ │ │ @ instruction: 0xf043461e │ │ │ │ @ instruction: 0xf115f939 │ │ │ │ suble r0, sl, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldrtmi pc, [r0], -fp, lsr #18 @ │ │ │ │ mrc2 0, 5, pc, cr10, cr4, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd049 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmiblt ip!, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf910f043 │ │ │ │ tstcs r1, r8 │ │ │ │ mcr2 7, 3, pc, cr12, cr14, {7} @ │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r4, {r0, r1, r6, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ vrhadd.s8 , q8, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ vtst.8 , q15, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0434070 │ │ │ │ @ instruction: 0xf64db8eb │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldrtmi pc, [r0], -r1, ror #17 @ │ │ │ │ mrc2 0, 3, pc, cr0, cr4, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r0, r2, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d0f043 │ │ │ │ @ instruction: 0x4631e7b3 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8c4f043 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e0c8 │ │ │ │ + bl 0xfec7e0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r6], -pc, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf043461c │ │ │ │ @ instruction: 0x4630f8b1 │ │ │ │ mcr2 0, 2, pc, cr0, cr4, {0} @ │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf114f8a1 │ │ │ │ eorle r0, r1, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0x4628f893 │ │ │ │ mcr2 0, 1, pc, cr2, cr4, {0} @ │ │ │ │ movwlt r4, #34305 @ 0x8601 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf884f043 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdalt ip!, {r0, r1, r6, ip, sp, lr, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, sp, asr #12 │ │ │ │ + subsvs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf872f043 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ strmi pc, [r1], -r1, lsl #28 │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ vpadd.i8 d27, d0, d5 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldrb pc, [fp, r1, ror #16] @ │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, r5, #16, #19 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ str pc, [r6, r9, asr #16]! │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xe7b7f83d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e1d4 │ │ │ │ + bl 0xfec7e204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x14b8858 │ │ │ │ + blmi 0x14b8888 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x571ce9dd │ │ │ │ @ instruction: 0xf824f043 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, rrx │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, ip, sp, asr #12 │ │ │ │ + subsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf816f043 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -r5, lsr #27 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf806f043 │ │ │ │ teqle r7, r0, lsl #26 │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xfffaf042 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf644a805 │ │ │ │ - vmvn.i32 d20, #262144 @ 0x00040000 │ │ │ │ + vmls.i d20, d0, d0[5] │ │ │ │ @ instruction: 0xf1820433 │ │ │ │ movtcs lr, #3346 @ 0xd12 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d0 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ vqadd.s8 d16, d15, d17 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.i d22, d0, d0[4] │ │ │ │ andls r0, r2, r3, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - mrc2 1, 6, pc, cr12, cr3, {4} │ │ │ │ + mcr2 1, 7, pc, cr4, cr3, {4} @ │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffdcf042 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d28 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00ccf042 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r5, r1, asr #31] @ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, sp, asr #12 │ │ │ │ + subsvs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffb6f042 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -r5, asr #26 │ │ │ │ orrsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldr pc, [sp, r5, lsr #31] │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe791ff99 │ │ │ │ - mrc2 1, 7, pc, cr12, cr3, {4} │ │ │ │ + @ instruction: 0xff04f193 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ @ instruction: 0xf64d4b47 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf042691e │ │ │ │ subcs pc, r0, #492 @ 0x1ec │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r0, #-1613] @ 0xfffff9b3 │ │ │ │ - streq pc, [pc, #-704]! @ 0x126e9c │ │ │ │ + ldrcs pc, [r0, #-1613]! @ 0xfffff9b3 │ │ │ │ + streq pc, [pc, #-704]! @ 0x126ecc │ │ │ │ ldc 1, cr15, [r2], {130} @ 0x82 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9502 │ │ │ │ - @ instruction: 0xf2c024d4 │ │ │ │ + vaddhn.i16 d19, q0, q2 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - stmdage r5, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r5, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0424641 │ │ │ │ shsaxmi pc, r8, sp @ │ │ │ │ stc2l 0, cr15, [ip], #80 @ 0x50 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff50f042 │ │ │ │ @ instruction: 0xf64dbb9e │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ subcs pc, r0, #276 @ 0x114 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stcl 1, cr15, [r0], #-520 @ 0xfffffdf8 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d0, d5 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ strls r0, [r0], #-305 @ 0xfffffecf │ │ │ │ @ instruction: 0xf6449102 │ │ │ │ - vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.f d20, d0, d0[5] │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1934619 │ │ │ │ - strbmi pc, [r9], -fp, lsr #28 @ │ │ │ │ + @ instruction: 0x4649fe33 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ - blmi 0x766e9c │ │ │ │ - blls 0x68125c │ │ │ │ + blmi 0x766ecc │ │ │ │ + blls 0x68128c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1260300 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04243f0 │ │ │ │ shadd16mi fp, r1, fp │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff10f042 │ │ │ │ ldmdblt pc!, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldr pc, [r5, r7, lsl #30]! │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr14, cr2, {2} │ │ │ │ @ instruction: 0xf193e7ac │ │ │ │ - svclt 0x0000fe61 │ │ │ │ + svclt 0x0000fe69 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ ldrmi r4, [r4], -lr, asr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ ldmib sp, {r7, ip, pc}^ │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0420300 │ │ │ │ @ instruction: 0xf114fedd │ │ │ │ subsle r0, pc, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strtmi pc, [r8], -pc, asr #29 │ │ │ │ mrrc2 0, 1, pc, lr, cr4 @ │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ subcs pc, r0, #3056 @ 0xbf0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r0], -sp, asr #12 │ │ │ │ + ldrtcs pc, [r0], -sp, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - bl 0xff6e38e0 │ │ │ │ + bl 0xff6e3910 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9602 │ │ │ │ - vshl.s64 q9, q2, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ vqrshl.s8 d16, d16, d15 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.i d22, d0, d0[4] │ │ │ │ strls r0, [r1, #-1075] @ 0xfffffbcd │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - ldrtmi pc, [r9], -r1, lsr #27 @ │ │ │ │ + ldrtmi pc, [r9], -r9, lsr #27 @ │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ subcs pc, r0, #2576 @ 0xa10 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xff063914 │ │ │ │ + bl 0xff063944 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - strbmi pc, [r1], -pc, lsl #27 @ │ │ │ │ + @ instruction: 0x4641fd97 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ andcs pc, r1, #2288 @ 0x8f0 │ │ │ │ @ instruction: 0x4649481f │ │ │ │ @ instruction: 0xf814f7fa │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d31 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 7, cr15, cr10, cr2, {2} │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, sp, asr #12 │ │ │ │ + subsvs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr0, cr2, {2} │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdblt r5, {r5, r7, r8, ip, lr, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr0, cr2, {2} │ │ │ │ @ instruction: 0x4629e79f │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr4, cr2, {2} │ │ │ │ @ instruction: 0xf193e793 │ │ │ │ - svclt 0x0000fdb7 │ │ │ │ + svclt 0x0000fdbf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, ip, ror r4 │ │ │ │ + eorseq r5, r5, ip, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7e5b4 │ │ │ │ + bl 0xfec7e5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r4, [pc], -r6, lsl #12 │ │ │ │ cdp2 0, 3, cr15, cr10, cr2, {2} │ │ │ │ svceq 0x0064f115 │ │ │ │ strtmi sp, [r9], -r0, asr #32 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, ip, sp, asr #12 │ │ │ │ + subsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr12, cr2, {2} │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ @ instruction: 0x4601fbbb │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr12, cr2, {2} │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, ip, sp, asr #12 │ │ │ │ + subsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr14, cr2, {2} │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fb9d │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #264]! @ 0x108 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [r6, #264]! @ 0x108 │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, sp, asr #12 │ │ │ │ + subsvs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #264]! @ 0x108 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ @ instruction: 0x4601fb7b │ │ │ │ @ instruction: 0xd1bf2800 │ │ │ │ @ instruction: 0xf64dbb97 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ sbfx pc, fp, #27, #30 │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, sp, asr #12 │ │ │ │ + subsvs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #264] @ 0x108 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fb5f │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , q0, q3 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe7bffdbf │ │ │ │ vmin.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe7b3fdb3 │ │ │ │ @ instruction: 0xf64d4639 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ str pc, [r9, r7, lsr #27] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e700 │ │ │ │ + bl 0xfec7e730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x15f8d84 │ │ │ │ + blmi 0x15f8db4 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x471ce9dd │ │ │ │ stc2 0, cr15, [lr, #264] @ 0x108 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r0, rrx │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #-264]! @ 0xfffffef8 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -sp, lsl #22 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #-264]! @ 0xfffffef8 │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2, #-264]! @ 0xfffffef8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf644a805 │ │ │ │ - vmvn.i32 d20, #262144 @ 0x00040000 │ │ │ │ + vmls.i d20, d0, d0[5] │ │ │ │ @ instruction: 0xf1820433 │ │ │ │ movtcs lr, #2682 @ 0xa7a │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d0 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ vqadd.s8 d16, d15, d17 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.i d22, d0, d0[4] │ │ │ │ andls r0, r2, r3, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - mcrr2 1, 9, pc, r4, cr3 @ │ │ │ │ + mcrr2 1, 9, pc, ip, cr3 @ │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r4, #-264] @ 0xfffffef8 │ │ │ │ ldmdavs sl, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q7, q2 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r4, #-264]! @ 0xfffffef8 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r5, r9, lsr #26] @ │ │ │ │ @ instruction: 0xf64db9b5 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe79dfd1d │ │ │ │ @ instruction: 0xf64db9b6 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe7a1fd11 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ str pc, [r5, r5, lsl #26] │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe789fcf9 │ │ │ │ - mrrc2 1, 9, pc, ip, cr3 @ │ │ │ │ + stc2l 1, cr15, [r4], #-588 @ 0xfffffdb4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e864 │ │ │ │ + bl 0xfec7e894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [lr], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r9, ip, pc}^ │ │ │ │ svcls 0x000a4508 │ │ │ │ stc2l 0, cr15, [r0], #264 @ 0x108 │ │ │ │ @ instruction: 0xf1129a01 │ │ │ │ suble r0, r6, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4611 │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042022f │ │ │ │ @ instruction: 0x4630fcd1 │ │ │ │ - blx 0x19636f8 │ │ │ │ + blx 0x1963728 │ │ │ │ suble r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xf114fcc1 │ │ │ │ suble r0, r3, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0x4628fcb3 │ │ │ │ - blx 0x11e3734 │ │ │ │ + blx 0x11e3764 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd042 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ stmdami lr!, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ mcr2 7, 1, pc, cr8, cr9, {7} @ │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04240f0 │ │ │ │ @ instruction: 0xf64dbc95 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldrtmi pc, [r0], -fp, lsl #25 @ │ │ │ │ - blx 0x7e3784 │ │ │ │ + blx 0x7e37b4 │ │ │ │ @ instruction: 0xd1b92800 │ │ │ │ @ instruction: 0xf64dbb96 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe7b8fc7b │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, sp, asr #12 │ │ │ │ + subsvs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ @ instruction: 0x4601f9ff │ │ │ │ @ instruction: 0xd1bc2800 │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ sbfx pc, pc, #24, #27 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ sbfx pc, r3, #24, #15 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ str pc, [r4, r7, asr #24] │ │ │ │ - eorseq r5, r5, ip, ror r4 │ │ │ │ + eorseq r5, r5, ip, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e9c4 │ │ │ │ + bl 0xfec7e9f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ - blmi 0x15f9040 │ │ │ │ + blmi 0x15f9070 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ @ instruction: 0xf0420300 │ │ │ │ ldrtmi pc, [r0], -sp, lsr #24 @ │ │ │ │ @ instruction: 0xf9bcf014 │ │ │ │ rsbsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ stccs 12, cr15, [r0], {29} │ │ │ │ @ instruction: 0xf414d060 │ │ │ │ strtmi r4, [r0], -r0, asr #7 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ movwls r2, #20736 @ 0x5100 │ │ │ │ @ instruction: 0xf94af7fa │ │ │ │ ldmdblt fp!, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand , q7, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r9, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 0, cr15, [r0], {66} @ 0x42 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ strbne sl, [lr, r7, lsl #16]! │ │ │ │ ldmdb sl, {r1, r7, r8, ip, sp, lr, pc} │ │ │ │ - movwcs pc, #1613 @ 0x64d @ │ │ │ │ + teqpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64d9302 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - vld1.64 {d15-d16}, [r6 :128], r1 │ │ │ │ + vld1.64 {d15-d16}, [r6 :128], r9 │ │ │ │ vbic.i32 q11, #223 @ 0x000000df │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf042a807 │ │ │ │ - bleq 0xba67fc │ │ │ │ + bleq 0xba682c │ │ │ │ tstpl r6, r1, asr #20 │ │ │ │ stmdage r7, {r6, r9, sp} │ │ │ │ tstpeq r7, r5, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ ldm r0!, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2055 @ 0xfffff7f9 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vrhadd.s8 d25, d3, d2 │ │ │ │ - vaddw.s8 q11, q8, d20 │ │ │ │ + vsra.s64 q11, q2, #64 │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1934619 │ │ │ │ - @ instruction: 0x4629fabb │ │ │ │ + strtmi pc, [r9], -r3, asr #21 │ │ │ │ @ instruction: 0xf042a807 │ │ │ │ @ instruction: 0xe7a9fbbb │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscpl pc, ip, sp, asr #12 │ │ │ │ + andsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfed639ee │ │ │ │ + blx 0xfed63a1e │ │ │ │ ldmdblt r6, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfea63a06 │ │ │ │ + blx 0xfea63a36 │ │ │ │ ldrtmi lr, [r1], -r5, lsl #15 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe763a1e │ │ │ │ + blx 0xfe763a4e │ │ │ │ @ instruction: 0xf193e779 │ │ │ │ - svclt 0x0000fafb │ │ │ │ + svclt 0x0000fb03 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ @ instruction: 0xf64d4b49 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ svcls 0x001e0300 │ │ │ │ - blx 0x1fe3a5a │ │ │ │ + blx 0x1fe3a8a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vsubhn.i16 d18, q0, q0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf182062f │ │ │ │ movtcs lr, #2194 @ 0x892 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - ldrbcs pc, [r4, #1611] @ 0x64b @ │ │ │ │ + strcc pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0x1863fd0 │ │ │ │ + blx 0x1a64000 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x1863a96 │ │ │ │ + blx 0x1863ac6 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a805 │ │ │ │ movtcs lr, #2168 @ 0x878 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x13e3ff4 │ │ │ │ + blx 0x15e4024 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x13e3aba │ │ │ │ + blx 0x13e3aea │ │ │ │ ldmdale r8!, {r2, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf007e8df │ │ │ │ mcrcs 0, 1, r2, cr7, cr9, {0} │ │ │ │ @ instruction: 0xf64d0003 │ │ │ │ - vmla.i d23, d0, d0[6] │ │ │ │ + vshr.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ - blmi 0xa666c0 │ │ │ │ - blls 0x681a38 │ │ │ │ + blmi 0xa666f0 │ │ │ │ + blls 0x681a68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04243f0 │ │ │ │ @ instruction: 0xf64dbb2d │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r8, r7, lsr #22]! @ │ │ │ │ - subvc pc, r4, sp, asr #12 │ │ │ │ + rsbsvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x963b0e │ │ │ │ + blx 0x963b3e │ │ │ │ @ instruction: 0xf64de7e1 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ bfi pc, r9, #22, #5 @ │ │ │ │ - subsvc pc, ip, sp, asr #12 │ │ │ │ + addvc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x5e3b2a │ │ │ │ + blx 0x5e3b5a │ │ │ │ @ instruction: 0xf193e7d3 │ │ │ │ - subcs pc, r0, #479232 @ 0x75000 │ │ │ │ + subcs pc, r0, #512000 @ 0x7d000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmda sl!, {r1, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64d9102 │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ + vsra.s64 q8, q14, #64 │ │ │ │ tstls r1, pc, lsr #2 │ │ │ │ @ instruction: 0xf1934619 │ │ │ │ - @ instruction: 0x4639f9f5 │ │ │ │ + @ instruction: 0x4639f9fd │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ @ instruction: 0xe7b6faf5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stmdapl r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r8], {31} │ │ │ │ - blx 0xff8e3b90 │ │ │ │ + blx 0xff8e3bc0 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d055 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff4e3bb0 │ │ │ │ + blx 0xff4e3be0 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d051 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff0e3bd0 │ │ │ │ + blx 0xff0e3c00 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ strmi pc, [r1], -sp, asr #16 │ │ │ │ suble r2, ip, r0, lsl #16 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfece3bf0 │ │ │ │ + blx 0xfece3c20 │ │ │ │ andcs r4, r0, #3735552 @ 0x390000 │ │ │ │ @ instruction: 0xf7f94641 │ │ │ │ stmiblt ip, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe8e3c10 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + blx 0xfe8e3c40 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe6e3c20 │ │ │ │ + blt 0xfe6e3c50 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ vpmax.s8 d31, d30, d11 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04241f0 │ │ │ │ - bllt 0x6d654c │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x6d657c │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1f63c5c │ │ │ │ - bllt 0x7219f8 │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1f63c8c │ │ │ │ + bllt 0x721a28 │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1c63c74 │ │ │ │ - bllt 0x6a1a20 │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1c63ca4 │ │ │ │ + bllt 0x6a1a50 │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1963c8c │ │ │ │ + blx 0x1963cbc │ │ │ │ @ instruction: 0x4631e7b0 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1663ca4 │ │ │ │ + blx 0x1663cd4 │ │ │ │ ldrtmi lr, [r9], -r4, lsl #15 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1363cbc │ │ │ │ + blx 0x1363cec │ │ │ │ strtmi lr, [r9], -r8, lsl #15 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1063cd4 │ │ │ │ + blx 0x1063d04 │ │ │ │ svclt 0x0000e78c │ │ │ │ - eorseq r5, r5, ip, lsl r6 │ │ │ │ + eorseq r5, r5, ip, asr #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7eddc │ │ │ │ + bl 0xfec7ee0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x19f9464 │ │ │ │ + blmi 0x19f9494 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x461ce9dd │ │ │ │ - blx 0x963d0c │ │ │ │ + blx 0x963d3c │ │ │ │ svceq 0x0064f115 │ │ │ │ addhi pc, r9, r0 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0x4638fa11 │ │ │ │ @ instruction: 0xffa0f013 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x163d4c │ │ │ │ + blx 0x163d7c │ │ │ │ subsle r2, pc, r0, lsl #24 │ │ │ │ strbmi pc, [r0, #1044] @ 0x414 @ │ │ │ │ svclt 0x000c4620 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xff2ef7f9 │ │ │ │ - blmi 0x12d6270 │ │ │ │ - blls 0x681cc8 │ │ │ │ + blmi 0x12d62a0 │ │ │ │ + blls 0x681cf8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vhadd.s8 d24, d30, d3 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r4!, {r1, r6, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [r4, r5, lsl #16]! │ │ │ │ cdp 1, 15, cr15, cr14, cr1, {4} │ │ │ │ - movwcs pc, #1613 @ 0x64d @ │ │ │ │ + teqpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64d9302 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrvs pc, [r0, #-591]! @ 0xfffffdb1 │ │ │ │ + strbvs pc, [r0, #-591]! @ 0xfffffdb1 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1939500 │ │ │ │ - vld2. {d15-d16}, [r4], r5 │ │ │ │ + vld2. {d15-d16}, [r4]! │ │ │ │ vbic.i32 q11, #239 @ 0x000000ef │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ - bleq 0xda63c4 │ │ │ │ + bleq 0xda63f4 │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ cdp 1, 13, cr15, cr4, cr1, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vrhadd.s8 d25, d3, d2 │ │ │ │ - vaddw.s8 q11, q8, d20 │ │ │ │ + vsra.s64 q11, q2, #64 │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1934619 │ │ │ │ - @ instruction: 0x4621f89f │ │ │ │ + strtmi pc, [r1], -r7, lsr #17 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ @ instruction: 0xe7a8f99f │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscpl pc, ip, sp, asr #12 │ │ │ │ + andsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf994f042 │ │ │ │ @ instruction: 0xf64de79d │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldrtmi pc, [r8], -r9, lsl #19 @ │ │ │ │ @ instruction: 0xff18f013 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ svcge 0x0078f47f │ │ │ │ @ instruction: 0xf64db957 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe775f977 │ │ │ │ @ instruction: 0xf64d4639 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r9, -fp, ror #18]! @ │ │ │ │ - @ instruction: 0xf8cef193 │ │ │ │ + @ instruction: 0xf8d6f193 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ef80 │ │ │ │ + bl 0xfec7efb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, lr, r0, lsl #31 │ │ │ │ - blmi 0xfe1795fc │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + blmi 0xfe17962c │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andls r6, r4, #4784128 @ 0x490000 │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf042330a │ │ │ │ - bls 0x2662d8 │ │ │ │ + bls 0x266308 │ │ │ │ svceq 0x0064f112 │ │ │ │ @ instruction: 0x4611d075 │ │ │ │ - eorvs pc, ip, sp, asr #12 │ │ │ │ + subsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf93af042 │ │ │ │ @ instruction: 0xf0134620 │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d074 │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + andvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf92af042 │ │ │ │ - blcs 0x70ea78 │ │ │ │ - bls 0x95e210 │ │ │ │ + blcs 0x70eaa8 │ │ │ │ + bls 0x95e240 │ │ │ │ tstcs r8, r6, lsl #16 │ │ │ │ ldc2l 0, cr15, [r0, #-40] @ 0xffffffd8 │ │ │ │ rsble r2, fp, r0, lsl #16 │ │ │ │ - blcs 0x14ea88 │ │ │ │ + blcs 0x14eab8 │ │ │ │ @ instruction: 0xf64dd042 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ stmdbls r0!, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf912f042 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a80d │ │ │ │ movtcs lr, #3630 @ 0xe2e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - ldcmi 6, cr15, [r4], #-272 @ 0xfffffef0 │ │ │ │ + stclmi 6, cr15, [r4], #-272 @ 0xfffffef0 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ stmdage sp, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + stclvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xfff2f192 │ │ │ │ + @ instruction: 0xfffaf192 │ │ │ │ stmdage sp, {r0, r5, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf8f2f042 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8ecf042 │ │ │ │ ldmdavs sl, {r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ andcs fp, r0, lr, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d0f042 │ │ │ │ @ instruction: 0xf64de7bc │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strtmi pc, [r0], -r5, asr #17 │ │ │ │ mrc2 0, 2, pc, cr4, cr3, {0} │ │ │ │ orrle r2, sl, r0, lsl #16 │ │ │ │ @ instruction: 0xf64dbbb4 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe789f8b5 │ │ │ │ vhadd.s8 d25, d0, d4 │ │ │ │ - vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ + vmla.i d18, d0, d0[5] │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ - blls 0x2e61a0 │ │ │ │ + blls 0x2e61d0 │ │ │ │ andcs r4, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf7f90103 │ │ │ │ - blls 0x2667b8 │ │ │ │ + blls 0x2667e8 │ │ │ │ tstpeq r3, r4, lsr r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64dd124 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf0420033 │ │ │ │ - blls 0x2e6174 │ │ │ │ + blls 0x2e61a4 │ │ │ │ strtle r0, [r5], #-1627 @ 0xfffff9a5 │ │ │ │ andcs r9, r1, #163840 @ 0x28000 │ │ │ │ @ instruction: 0xf7f9481d │ │ │ │ vpmin.s8 d31, d14, d9 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldrb pc, [r5, -r9, lsl #17]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe751f87d │ │ │ │ - rscsvs pc, ip, sp, asr #12 │ │ │ │ + eorvc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwne lr, #18893 @ 0x49cd │ │ │ │ @ instruction: 0xf874f042 │ │ │ │ andne lr, r4, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf7f9480e │ │ │ │ @ instruction: 0xe7d6f9f9 │ │ │ │ tstlt r8, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f92100 │ │ │ │ ldrb pc, [r3, r1, lsr #27] @ │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscpl pc, ip, sp, asr #12 │ │ │ │ + andsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf85ef042 │ │ │ │ @ instruction: 0xf192e7c8 │ │ │ │ - svclt 0x0000ffc1 │ │ │ │ + svclt 0x0000ffc9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r4, r5, r0, lsl #29 │ │ │ │ - eorseq r5, r5, r4, asr #13 │ │ │ │ ldrhteq r4, [r5], -r0 │ │ │ │ + ldrshteq r5, [r5], -r4 │ │ │ │ + eorseq r4, r5, r0, ror #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7f1a8 │ │ │ │ + bl 0xfec7f1d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ - @ instruction: 0xf64db082 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vhadd.s8 d27, d30, d2 │ │ │ │ + vaddl.s8 q8, d0, d0 │ │ │ │ stmiavs ip!, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf842f042 │ │ │ │ ldmdbcs pc, {r0, r3, r5, fp, sp, lr} @ │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ svclt 0x009fb224 │ │ │ │ - tstppl r8, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movtpl pc, #34372 @ 0x8644 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ - adcvc pc, r4, r3, asr #4 │ │ │ │ + sbcsvc pc, r4, r3, asr #4 │ │ │ │ @ instruction: 0xf644bf8b │ │ │ │ - vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.i d20, d0, d0[5] │ │ │ │ vmvn.i32 d16, #3 @ 0x00000003 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04212e0 │ │ │ │ vadd.i8 d31, d0, d25 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ vand d16, d3, d17 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf0420033 │ │ │ │ - @ instruction: 0xf64df81f │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vtst.8 d31, d14, d15 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ stccs 8, cr15, [r0], {25} │ │ │ │ addhi pc, r6, r0, lsl #6 │ │ │ │ vqdmull.s , d16, d19 │ │ │ │ strcc r8, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xf2002c05 │ │ │ │ ldm pc, {r2, r5, r7, pc}^ @ │ │ │ │ cdpvs 0, 6, cr15, cr9, cr4, {0} │ │ │ │ strvs r7, [r3], #-2163 @ 0xfffff78d │ │ │ │ - orrvc pc, r8, sp, asr #12 │ │ │ │ + @ instruction: 0x71b8f64d │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvc pc, r4, r3, asr #4 │ │ │ │ + sbcsvc pc, r4, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf800f042 │ │ │ │ vceq.f32 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r7, pc}^ @ │ │ │ │ submi pc, r9, r6 │ │ │ │ tsteq r5, #-603979776 @ 0xdc000000 │ │ │ │ - addeq pc, r4, lr, asr #4 │ │ │ │ + adcseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ @ instruction: 0xf04168e9 │ │ │ │ vmax.f32 , , │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q11, d16, d0 │ │ │ │ andlt r0, r2, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00e6f041 │ │ │ │ streq lr, [r6], #-2517 @ 0xfffff62b │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ vshl.s8 d16, d0, d14 │ │ │ │ - vmla.i d16, d0, d0[1] │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ubfx pc, r9, #31, #9 │ │ │ │ - eorseq pc, r8, lr, asr #4 │ │ │ │ + rsbeq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffd2f041 │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ vrhadd.s8 , q0, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldrb pc, [r4, r5, asr #31] @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - eoreq pc, r0, lr, asr #4 │ │ │ │ + subseq pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffbcf041 │ │ │ │ ldmib r5, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vhsub.s8 d17, d14, d3 │ │ │ │ - vaddl.s8 q8, d0, d0 │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7c2ffb3 │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - rscvc pc, r8, sp, asr #12 │ │ │ │ + andseq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffaaf041 │ │ │ │ @ instruction: 0xf64de7b9 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ ldr r0, [sp, pc, lsr #2] │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + mvnvc pc, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64de798 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ ldr r0, [r3, pc, lsr #2] │ │ │ │ - asrvc pc, sp, #12 @ │ │ │ │ + bicsvc pc, r0, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64de78e │ │ │ │ - vsra.s64 d23, d4, #64 │ │ │ │ + vmla.f d23, d16, d0[1] │ │ │ │ str r0, [r9, pc, lsr #2] │ │ │ │ svclt 0x00042c80 │ │ │ │ - cmnpvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x71acf64d │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi sp, [r1], -r2, lsl #1 │ │ │ │ - sbcscs pc, r4, fp, asr #12 │ │ │ │ + andcc pc, r4, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xff82f041 │ │ │ │ vabd.s8 d30, d16, d0 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe786ff77 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vaddw.s8 q8, q8, d28 │ │ │ │ - blmi 0x268620 │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ + blmi 0x268650 │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1269000 │ │ │ │ @ instruction: 0xf64df947 │ │ │ │ - vmla.f d23, d16, d0[1] │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ ldrb r0, [pc, -pc, lsr #2] │ │ │ │ - eorseq r5, r5, r8, lsl r7 │ │ │ │ + eorseq r5, r5, r8, asr #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x15f9a08 │ │ │ │ + blmi 0x15f9a38 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmdavs ip!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stcl 1, cr15, [ip], #-516 @ 0xfffffdfc │ │ │ │ @ instruction: 0xf64d6861 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vaddhn.i16 d18, q0, q0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041042f │ │ │ │ subcs pc, r0, #260 @ 0x104 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ mrrc 1, 8, pc, ip, cr1 @ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf64ba825 │ │ │ │ - @ instruction: 0xf2c024d4 │ │ │ │ + vaddhn.i16 d19, q0, q2 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - ldrtmi pc, [r9], -r7, lsr #28 @ │ │ │ │ + ldrtmi pc, [r9], -pc, lsr #28 @ │ │ │ │ @ instruction: 0xf041a825 │ │ │ │ - ldccs 15, cr15, [pc, #-156] @ 0x12815c │ │ │ │ + ldccs 15, cr15, [pc, #-156] @ 0x12818c │ │ │ │ @ instruction: 0xf644d850 │ │ │ │ - vorr.i32 d21, #2048 @ 0x00000800 │ │ │ │ - bl 0x1e8ed8 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ + bl 0x1e8f08 │ │ │ │ vcgt.s8 d16, d19, d5 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04112e0 │ │ │ │ @ instruction: 0xf64dff17 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ movwcs pc, #7949 @ 0x1f0d @ │ │ │ │ ldrtmi r2, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d038 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a825 │ │ │ │ movtcs lr, #3098 @ 0xc1a │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - teqpmi r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 100), r4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - stc2l 1, cr15, [r4, #584]! @ 0x248 │ │ │ │ + stc2l 1, cr15, [ip, #584]! @ 0x248 │ │ │ │ stmdage r5!, {r0, r6, r9, sl, lr} │ │ │ │ cdp2 0, 14, cr15, cr4, cr1, {2} │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d24 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ eorslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 13, cr15, cr4, cr1, {2} │ │ │ │ @ instruction: 0xf6444629 │ │ │ │ - vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.i d20, d0, d0[5] │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ ldr pc, [r4, sp, asr #29]! │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r1, r1, asr #29] @ │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7b5feb5 │ │ │ │ - mrc2 1, 0, pc, cr8, cr2, {4} │ │ │ │ + mcr2 1, 1, pc, cr0, cr2, {4} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x1539d60 │ │ │ │ + blmi 0x1539d90 │ │ │ │ @ instruction: 0x21004692 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strcs pc, [r0], -sp, asr #12 │ │ │ │ + ldrtcs pc, [r0], -sp, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - ldrbcs pc, [r4, #1611] @ 0x64b @ │ │ │ │ + strcc pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ ldmdavc lr!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - bl 0xfed64928 │ │ │ │ + bl 0xfed64958 │ │ │ │ @ instruction: 0xf64d6861 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ vhadd.s8 d16, d15, d31 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf0410433 │ │ │ │ subcs pc, r0, #2128 @ 0x850 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - bl 0xfe964948 │ │ │ │ + bl 0xfe964978 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strls r9, [r1, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - @ instruction: 0x4651fd73 │ │ │ │ + @ instruction: 0x4651fd7b │ │ │ │ @ instruction: 0xf041a825 │ │ │ │ subcs pc, r0, #1840 @ 0x730 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - bl 0xfe4e496c │ │ │ │ + bl 0xfe4e499c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - strbmi pc, [r9], -r1, ror #26 @ │ │ │ │ + strbmi pc, [r9], -r9, ror #26 @ │ │ │ │ @ instruction: 0xf041a825 │ │ │ │ svccs 0x001ffe61 │ │ │ │ @ instruction: 0xf644d835 │ │ │ │ - vorr.i32 d21, #2048 @ 0x00000800 │ │ │ │ - bl 0x1e9064 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ + bl 0x1e9094 │ │ │ │ vcgt.s8 d16, d19, d7 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04112e0 │ │ │ │ @ instruction: 0xf64dfe51 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ movwcs pc, #7751 @ 0x1e47 @ │ │ │ │ strbmi r2, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ mvnslt pc, sp, lsl fp @ │ │ │ │ stmdage r5, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf9e8f7f9 │ │ │ │ @ instruction: 0xf7ffa805 │ │ │ │ - blmi 0x7e7b70 │ │ │ │ - blls 0xe82440 │ │ │ │ + blmi 0x7e7ba0 │ │ │ │ + blls 0xe82470 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf04147f0 │ │ │ │ ldrtmi fp, [r9], -r9, lsr #28 │ │ │ │ - eorsmi pc, r4, r4, asr #12 │ │ │ │ + rsbmi pc, r4, r4, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr2, cr1, {2} │ │ │ │ @ instruction: 0xf1b8e7cf │ │ │ │ tstle sl, r0, lsl #30 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr4, cr1, {2} │ │ │ │ @ instruction: 0x4641e7d9 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr8, cr1, {2} │ │ │ │ @ instruction: 0xf192e7cd │ │ │ │ - svclt 0x0000fd6b │ │ │ │ + svclt 0x0000fd73 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7f648 │ │ │ │ + bl 0xfec7f678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adcslt r0, r7, r0, lsl pc │ │ │ │ ldrmi r4, [ip], -pc, lsl #12 │ │ │ │ ldrmi r4, [r6], -r6, asr #22 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r0, r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9335 │ │ │ │ ldcls 3, cr0, [ip, #-0] │ │ │ │ - bl 0x464a70 │ │ │ │ + bl 0x464aa0 │ │ │ │ @ instruction: 0xf64d6879 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ subcs pc, r0, #14656 @ 0x3940 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - bl 0x164a88 │ │ │ │ + bl 0x164ab8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - stccs 6, cr15, [r0], {77} @ 0x4d │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x128194 │ │ │ │ + ldccs 6, cr15, [r0], #-308 @ 0xfffffecc │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x1281c4 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ - ldclcs 6, cr15, [r4], {75} @ 0x4b │ │ │ │ + stccc 6, cr15, [r4], {75} @ 0x4b │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + stclvs 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 1, cr15, [r4], {146} @ 0x92 │ │ │ │ + stc2l 1, cr15, [ip], {146} @ 0x92 │ │ │ │ stmdage r5!, {r0, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r4, #260] @ 0x104 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - tstppl r8, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movtpl pc, #34372 @ 0x8644 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - adcvc pc, r4, r3, asr #4 │ │ │ │ + sbcsvc pc, r4, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldc2 0, cr15, [r4, #260]! @ 0x104 │ │ │ │ - tstpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvc pc, r4, r3, asr #4 │ │ │ │ + sbcsvc pc, r4, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #260]! @ 0x104 │ │ │ │ addcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfe164548 │ │ │ │ + blx 0xfe164578 │ │ │ │ @ instruction: 0x4601b1f0 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d24 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ eorslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 0, cr15, [ip, #260] @ 0x104 │ │ │ │ @ instruction: 0xf6444621 │ │ │ │ - vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.i d20, d0, d0[5] │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ strb pc, [pc, r5, lsl #27] @ │ │ │ │ vmul.i8 , q0, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7dbfd79 │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [pc, sp, ror #26] @ │ │ │ │ - ldc2l 1, cr15, [r0], {146} @ 0x92 │ │ │ │ + ldc2l 1, cr15, [r8], {146} @ 0x92 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r7, r1, lsl #6 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0x460a4691 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ - blx 0xde45e4 │ │ │ │ + blx 0xde4614 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdahi r1, {r0, r2, r3, r4, r7, pc} │ │ │ │ cdpne 6, 4, cr4, cr11, cr5, {0} │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r6, sp, lr} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ - blvc 0x36a9e0 │ │ │ │ + blvc 0x36aa10 │ │ │ │ vhadd.s8 d16, d30, d4 │ │ │ │ - vqdmlsl.s q9, d0, d0[2] │ │ │ │ + vbic.i32 q9, #134217728 @ 0x08000000 │ │ │ │ stclne 7, cr0, [ip], #-188 @ 0xffffff44 │ │ │ │ stmdaeq lr, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ - eorcs pc, ip, lr, asr #4 │ │ │ │ + subscs pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6, #-260]! @ 0xfffffefc │ │ │ │ svcne 0x0001f814 │ │ │ │ @ instruction: 0xf0414638 │ │ │ │ strmi pc, [r0, #3377]! @ 0xd31 │ │ │ │ - blvc 0xffb9cdc8 │ │ │ │ - subscs pc, r0, lr, asr #4 │ │ │ │ + blvc 0xffb9cdf8 │ │ │ │ + addcs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8, #-260]! @ 0xfffffefc │ │ │ │ - eorcs pc, r8, lr, asr #4 │ │ │ │ + subscs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-260]! @ 0xfffffefc │ │ │ │ - movwcs pc, #1613 @ 0x64d @ │ │ │ │ + teqpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ andlt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 0, cr15, [ip, #-260] @ 0xfffffefc │ │ │ │ - sbceq pc, r0, lr, asr #4 │ │ │ │ + rscseq pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6, #-260] @ 0xfffffefc │ │ │ │ andsle r2, r0, r2, lsl #28 │ │ │ │ stclne 14, cr1, [ip], #-460 @ 0xfffffe34 │ │ │ │ - ldrbvs pc, [r0, r2, asr #12]! @ │ │ │ │ + strvc pc, [r0, -r2, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ and r4, r3, sp, lsl r4 │ │ │ │ ldc2l 0, cr15, [sl], #260 @ 0x104 │ │ │ │ andle r4, r4, r5, lsr #5 │ │ │ │ svcne 0x0001f814 │ │ │ │ stmdbcs r0, {r3, r4, r5, r9, sl, lr} │ │ │ │ vand , q15, q11 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r9, sp, ror #25] @ │ │ │ │ vadd.i8 q12, q7, │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ - blt 0x1368734 │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + blt 0x1368764 │ │ │ │ @ instruction: 0xf041b289 │ │ │ │ stmibvc r8!, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbvc sl!, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr}^ │ │ │ │ andls r7, r0, r9, lsr #18 │ │ │ │ - andne pc, ip, lr, asr #4 │ │ │ │ + eorsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8], {65} @ 0x41 │ │ │ │ - eorcs pc, r8, lr, asr #4 │ │ │ │ + subscs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2], {65} @ 0x41 │ │ │ │ ldmib r0, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vhsub.s8 d17, d14, d1 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vaddl.s8 q9, d0, d28 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ str pc, [r5, r9, asr #25]! │ │ │ │ stmdavs r2, {r0, r6, fp, pc}^ │ │ │ │ - eorsne pc, r0, lr, asr #4 │ │ │ │ + rsbne pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addlt fp, r9, #299008 @ 0x49000 │ │ │ │ ldc2 0, cr15, [lr], #260 @ 0x104 │ │ │ │ stmdbcs r4, {r0, r3, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ ldm pc, {r3, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldmdbmi r0, {r0, ip, sp, lr, pc}^ │ │ │ │ andseq r3, fp, r2, asr #22 │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ str pc, [r7, fp, lsr #25] │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe77bfc9f │ │ │ │ - adcsne pc, r8, lr, asr #4 │ │ │ │ + rscne pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], {65} @ 0x41 │ │ │ │ - blvc 0xfec07ab8 │ │ │ │ - blvc 0xb874c4 │ │ │ │ + blvc 0xfec07ae8 │ │ │ │ + blvc 0xb874f4 │ │ │ │ vhadd.s8 d25, d14, d4 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ stcvc 0, cr0, [ip], #188 @ 0xbc │ │ │ │ stclvc 4, cr9, [ip], #-12 │ │ │ │ stcvc 4, cr9, [ip], #-8 │ │ │ │ - blvc 0xffc4d738 │ │ │ │ + blvc 0xffc4d768 │ │ │ │ @ instruction: 0xf0419400 │ │ │ │ @ instruction: 0xf24efc85 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe75bfc7f │ │ │ │ - adcne pc, r4, lr, asr #4 │ │ │ │ + sbcsne pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8], #-260 @ 0xfffffefc │ │ │ │ vaba.s8 q15, q15, q7 │ │ │ │ - vshr.s64 d17, d0, #64 │ │ │ │ + vmla.i d17, d16, d0[0] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7d7fc71 │ │ │ │ - rsbsne pc, ip, lr, asr #4 │ │ │ │ + adcne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #-260 @ 0xfffffefc │ │ │ │ vaba.s8 q15, q15, q0 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r9, r3, ror #24] @ │ │ │ │ - sbcscs pc, r4, fp, asr #12 │ │ │ │ + andcc pc, r4, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, ip, cr1 @ │ │ │ │ svclt 0x0000e7c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -286977,62 +286987,62 @@ │ │ │ │ ldrmi r6, [fp], r3, lsl #16 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ andcs r0, r4, #20, 2 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r0], fp, ror #17 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x46314698 │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strcs pc, [r0, -sp, asr #12] │ │ │ │ + ldrcs pc, [r0, -sp, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ stc2 0, cr15, [r0], {65} @ 0x41 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64ba807 │ │ │ │ - @ instruction: 0xf2c026d4 │ │ │ │ + vsubhn.i16 d19, q0, q2 │ │ │ │ @ instruction: 0xf1810630 │ │ │ │ movtcs lr, #2328 @ 0x918 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, -r7, lsl #16] │ │ │ │ - ldrvs pc, [r0, #-591]! @ 0xfffffdb1 │ │ │ │ + strbvs pc, [r0, #-591]! @ 0xfffffdb1 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - blx 0xffae4eb8 │ │ │ │ + blx 0xffce4ee8 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ - blx 0xffae497e │ │ │ │ + blx 0xffae49ae │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x17e686e │ │ │ │ + blx 0x17e689e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a807 │ │ │ │ movtcs lr, #2302 @ 0x8fe │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - blx 0xff564ee4 │ │ │ │ + blx 0xff764f14 │ │ │ │ stmdage r7, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff5649aa │ │ │ │ + blx 0xff5649da │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf7f84649 │ │ │ │ andcs pc, r0, #5440 @ 0x1540 │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 7, 2, pc, cr14, cr15, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d10 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r9, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfeee49dc │ │ │ │ + bllt 0xfeee4a0c │ │ │ │ ldrb r9, [r3, -r5]! │ │ │ │ - blx 0x764f2a │ │ │ │ + blx 0x964f5a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, ror r1 │ │ │ │ + eorseq r5, r5, r4, lsr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7faf0 │ │ │ │ + bl 0xfec7fb20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f90 │ │ │ │ movwcs ip, #4296 @ 0x10c8 │ │ │ │ @ instruction: 0x4607b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8dc460c │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -287047,325 +287057,325 @@ │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf85ef013 │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ ldrtmi r6, [r9], -r4, lsl #16 │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1f64a5a │ │ │ │ + blx 0x1f64a8a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a805 │ │ │ │ @ instruction: 0xf64de894 │ │ │ │ - vsubw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ movwls r0, #9007 @ 0x232f │ │ │ │ - bicscs pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + movwcc pc, #17995 @ 0x464b @ │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vcgt.s8 d25, d15, d1 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ movwls r0, #819 @ 0x333 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x17e4fd0 │ │ │ │ + blx 0x19e5000 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x17e4a96 │ │ │ │ + blx 0x17e4ac6 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x3a8150 │ │ │ │ - blls 0x682a08 │ │ │ │ + blmi 0x3a8180 │ │ │ │ + blls 0x682a38 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04140f0 │ │ │ │ @ instruction: 0xf192bb45 │ │ │ │ - svclt 0x0000faa9 │ │ │ │ + svclt 0x0000fab1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4698b09b │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vsubhn.i16 d18, q0, q0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ stcls 6, cr0, [r4], #-188 @ 0xffffff44 │ │ │ │ ldrdvc lr, [r2], -sp @ │ │ │ │ stcls 0, cr9, [r5, #-20]! @ 0xffffffec │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vshl.s8 d25, d6, d15 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.i d22, d0, d0[4] │ │ │ │ strls r0, [r7, #-1075] @ 0xfffffbcd │ │ │ │ - blx 0x7e4b16 │ │ │ │ + blx 0x7e4b46 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a809 │ │ │ │ movtcs lr, #2102 @ 0x836 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r9, lsl #16 │ │ │ │ - ldrbcs pc, [r4, #1611] @ 0x64b @ │ │ │ │ + strcc pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - blx 0x26507c │ │ │ │ + blx 0x4650ac │ │ │ │ stmdage r9, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x264b42 │ │ │ │ + blx 0x264b72 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0x1f66a30 │ │ │ │ + blx 0x1f66a60 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a809 │ │ │ │ movtcs lr, #2076 @ 0x81c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r3, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf9eef192 │ │ │ │ + @ instruction: 0xf9f6f192 │ │ │ │ stmdage r9, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xffce4b6c │ │ │ │ + blx 0xffce4b9c │ │ │ │ stmdbls r5, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7f82200 │ │ │ │ andcs pc, r1, #29440 @ 0x7300 │ │ │ │ ldrdeq lr, [r6, -sp] │ │ │ │ ldc2l 7, cr15, [ip, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, fp, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xff664ba0 │ │ │ │ - blx 0xf650e8 │ │ │ │ + blt 0xff664bd0 │ │ │ │ + blx 0x1165118 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, ror r1 │ │ │ │ + eorseq r5, r5, r4, lsr #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fcb0 │ │ │ │ + bl 0xfec7fce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x97a330 │ │ │ │ - rsceq pc, r0, sp, asr #12 │ │ │ │ + blmi 0x97a360 │ │ │ │ + andsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r6], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0419c1a │ │ │ │ subcs pc, r0, #749568 @ 0xb7000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x00d2f180 │ │ │ │ - movwcs pc, #1613 @ 0x64d @ │ │ │ │ + teqpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64b9302 │ │ │ │ - vrsra.s64 q9, q2, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ movwls r0, #4912 @ 0x1330 │ │ │ │ - teqpvs r0, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ + msrvs SPSR_, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf192a805 │ │ │ │ - @ instruction: 0x4631f999 │ │ │ │ + ldrtmi pc, [r1], -r1, lsr #19 @ │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ andcs pc, r1, #626688 @ 0x99000 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 7, cr15, [ip, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe264c40 │ │ │ │ - @ instruction: 0xf9e8f192 │ │ │ │ + blt 0xfe264c70 │ │ │ │ + @ instruction: 0xf9f0f192 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fd4c │ │ │ │ + bl 0xfec7fd7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf64e4614 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0415607 │ │ │ │ pldw [r4, #-2671] @ 0xfffff591 │ │ │ │ andsle r5, r0, #128, 30 @ 0x200 │ │ │ │ - sbcscs pc, r4, fp, asr #12 │ │ │ │ + andcc pc, r4, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0414621 │ │ │ │ stmiblt r5, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - subvc pc, ip, pc, asr #4 │ │ │ │ + rsbsvc pc, ip, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0414070 │ │ │ │ rsbmi fp, r1, #372736 @ 0x5b000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ cdp2 0, 5, cr15, cr14, cr9, {0} │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ rscle r2, r5, r0, lsl #16 │ │ │ │ - eormi pc, r8, sp, asr #12 │ │ │ │ + subsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1464cb0 │ │ │ │ + blx 0x1464ce0 │ │ │ │ vabd.s8 q15, q15, q11 │ │ │ │ - vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldrtmi pc, [r2], -r5, asr #20 @ │ │ │ │ tstle r9, r8, lsl #28 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ tstplt r8, r9, lsl pc @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f82101 │ │ │ │ ldrd pc, [sl], -r7 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0414629 │ │ │ │ vpmax.s8 d31, d14, d29 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r1, r7, lsr #20] @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fe00 │ │ │ │ + bl 0xfec7fe30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ @ instruction: 0x46144b51 │ │ │ │ - andeq pc, r4, lr, asr #12 │ │ │ │ + eorseq pc, r4, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0419d1e │ │ │ │ pldw [r4, #-2577] @ 0xfffff5ef │ │ │ │ eorle r5, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64b4621 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0410030 │ │ │ │ @ instruction: 0xf64dfa07 │ │ │ │ - vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d16, d8 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ - bllt 0x20a7448 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + bllt 0x20a7478 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f6f041 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f0f041 │ │ │ │ ldmdavs sl, {r1, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , , q14 │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r9, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r0!, {r0, r6, ip, sp, lr, pc}^ │ │ │ │ tstls r5, r1, ror #4 │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ stmdbls r5, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0c8 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7dff9d1 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ mcr2 0, 5, pc, cr6, cr2, {0} @ │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ subcs r4, r0, #5242880 @ 0x500000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x6700e9d5 │ │ │ │ cdp 1, 13, cr15, cr12, cr0, {4} │ │ │ │ - movwcs pc, #1613 @ 0x64d @ │ │ │ │ + teqpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vcgt.s8 d25, d14, d2 │ │ │ │ - vqdmlal.s q9, d0, d0[5] │ │ │ │ + vrsra.s64 d18, d4, #64 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - ldrtmi pc, [fp], -r7, lsr #17 @ │ │ │ │ + ldrtmi pc, [fp], -pc, lsr #17 @ │ │ │ │ stmdage r7, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9a6f041 │ │ │ │ ldmib r5, {r6, r9, sp}^ │ │ │ │ tstcs r0, r2, lsl #12 │ │ │ │ @ instruction: 0xf180a807 │ │ │ │ movtcs lr, #3776 @ 0xec0 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ andls r0, r2, #268435459 @ 0x10000003 │ │ │ │ - rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + adccs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andcs r9, r1, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf88af192 │ │ │ │ + @ instruction: 0xf892f192 │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf041a807 │ │ │ │ ldr pc, [r1, r9, lsl #19] │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe785f97d │ │ │ │ - @ instruction: 0xf8e0f192 │ │ │ │ + @ instruction: 0xf8e8f192 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ff5c │ │ │ │ + bl 0xfec7ff8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf64e4614 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0415606 │ │ │ │ pldw [r4, #-2407] @ 0xfffff699 │ │ │ │ eorle r5, r9, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64e4621 │ │ │ │ vmls.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf64b0495 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0410030 │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ eor fp, fp, fp, lsl r9 │ │ │ │ svccc 0x0028f854 │ │ │ │ addsmi fp, sp, #201326593 @ 0xc000001 │ │ │ │ stmiavs r5!, {r1, r3, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ streq pc, [r2, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xd1232d01 │ │ │ │ - subsvs pc, r8, sp, asr #12 │ │ │ │ + addvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf946f041 │ │ │ │ - blcc 0x183448 │ │ │ │ + blcc 0x183478 │ │ │ │ stmdale r5!, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x21213422 │ │ │ │ ldrtcc r2, [r6], -r1, lsr #2 │ │ │ │ strbcc r3, [r1], #-2081 @ 0xfffff7df │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0cc │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ and pc, r1, fp, lsr #18 │ │ │ │ sbcsle r2, r6, r0, lsl #26 │ │ │ │ - subvc pc, ip, pc, asr #4 │ │ │ │ + rsbsvc pc, ip, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0414070 │ │ │ │ strcs fp, [r4, #-2335] @ 0xfffff6e1 │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [r4, #72]! @ 0x48 │ │ │ │ @ instruction: 0xf104b310 │ │ │ │ @ instruction: 0xf0120118 │ │ │ │ vqdmulh.s d31, d30, d17 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r3, sp, lsl #18]! @ │ │ │ │ strb r2, [fp, r2, lsl #10]! │ │ │ │ strb r2, [r9, r8, lsl #10]! │ │ │ │ smlattcs r0, r5, r9, r6 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ ldc2 0, cr15, [r0, #-72]! @ 0xffffffb8 │ │ │ │ @@ -287373,52 +287383,52 @@ │ │ │ │ @ instruction: 0xf64fe7e0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r2!, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d569dd │ │ │ │ vmul.i8 , q0, q3 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldrb pc, [r4, r9, ror #17] @ │ │ │ │ vmin.s8 d20, d0, d17 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7c8f8dd │ │ │ │ mcr2 7, 3, pc, cr4, cr8, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ @ instruction: 0xf64d4bbb │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0419078 │ │ │ │ subcs pc, r0, #12648448 @ 0xc10000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r0, -sp, asr #12] │ │ │ │ + ldrcs pc, [r0, -sp, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ ldcl 1, cr15, [r8, #512] @ 0x200 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9702 │ │ │ │ - @ instruction: 0xf2c026d4 │ │ │ │ + vsubhn.i16 d19, q0, q2 │ │ │ │ vmin.s8 d16, d15, d16 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.f d22, d0, d0[4] │ │ │ │ @ instruction: 0x96010533 │ │ │ │ @ instruction: 0xf1919500 │ │ │ │ - strbmi pc, [r1], -r3, lsr #31 @ │ │ │ │ + strbmi pc, [r1], -fp, lsr #31 @ │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ stccs 8, cr15, [r6], #-652 @ 0xfffffd74 │ │ │ │ stccs 12, cr13, [r0], {44} @ 0x2c │ │ │ │ @ instruction: 0x2c26db38 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orreq pc, lr, r4, lsl r0 @ │ │ │ │ orrseq r0, r3, r7, lsl #3 │ │ │ │ @@ -287441,351 +287451,351 @@ │ │ │ │ sbcseq r0, r4, r5, lsr r0 │ │ │ │ adcseq r0, pc, sl, ror #1 │ │ │ │ orrvs pc, r0, #164, 10 @ 0x29000000 │ │ │ │ stmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ stmdale r7, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06865336 │ │ │ │ - bpl 0xfe3ea78c │ │ │ │ + bpl 0xfe3ea7bc │ │ │ │ rsbseq r6, pc, pc, asr r6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ movtcs lr, #3458 @ 0xd82 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - @ instruction: 0xff54f191 │ │ │ │ + @ instruction: 0xff5cf191 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf854f041 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vand , q0, │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ - blmi 0x1f270d4 │ │ │ │ - blls 0x683024 │ │ │ │ + blmi 0x1f27104 │ │ │ │ + blls 0x683054 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vrhadd.s8 q12, q7, q4 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt r6!, {r0, r6, ip, sp, lr, pc} │ │ │ │ - rsbcc pc, r0, lr, asr #4 │ │ │ │ + addscc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf830f041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ movtcs lr, #3404 @ 0xd4c │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff1af191 │ │ │ │ + @ instruction: 0xff22f191 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf81af041 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ bfi pc, r3, (invalid: 16:10) @ │ │ │ │ - adcscc pc, r8, lr, asr #4 │ │ │ │ + rsccc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vaba.s8 q15, q15, q5 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldr pc, [lr, r7, lsl #16]! │ │ │ │ - sbcscc pc, r8, lr, asr #4 │ │ │ │ + andmi pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf800f041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ vmla.f32 d30, d0, d12 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ movtcs r0, #305 @ 0x131 │ │ │ │ andcs r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - orrpl pc, r8, sp, asr #12 │ │ │ │ + @ instruction: 0x51b8f64d │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ vabd.s8 q15, q15, q5 │ │ │ │ - vmla.i d19, d16, d0[6] │ │ │ │ + vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [lr, r7, ror #31] │ │ │ │ - addcc pc, ip, lr, asr #4 │ │ │ │ + adcscc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vabd.s8 d30, d30, d30 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ str r0, [r9, pc, lsr #32]! │ │ │ │ - subscc pc, r0, lr, asr #4 │ │ │ │ + addcc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffd6f040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r9], -r1, lsl #1 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffc8f040 │ │ │ │ vaba.s8 q15, q7, │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ffc1 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [r8, ip, ror #30]! │ │ │ │ - addscc pc, r8, lr, asr #4 │ │ │ │ + sbccc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffb6f040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0061f43f │ │ │ │ vaba.s8 q15, q15, │ │ │ │ - vmla.i d19, d0, d0[0] │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ffab │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe7d2af56 │ │ │ │ - adccc pc, r8, lr, asr #4 │ │ │ │ + sbcscc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffa0f040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x004bf43f │ │ │ │ vabd.s8 q15, q15, │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ff95 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldr sl, [ip, r0, asr #30]! │ │ │ │ - andscc pc, r8, lr, asr #4 │ │ │ │ + subcc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff8af040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0035f43f │ │ │ │ vaba.s8 d30, d30, d17 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ff7f │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ str sl, [r6, sl, lsr #30]! │ │ │ │ - rscscs pc, r4, lr, asr #4 │ │ │ │ + eorcc pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff74f040 │ │ │ │ vabd.s8 d30, d14, d27 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ subcs pc, r0, #436 @ 0x1b4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stc 1, cr15, [r8], {128} @ 0x80 │ │ │ │ strls r2, [r2, -r0, asr #6] │ │ │ │ ldr r9, [pc, -r1, lsl #12]! │ │ │ │ - sbcscs pc, ip, lr, asr #4 │ │ │ │ + andcc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff5ef040 │ │ │ │ vaba.s8 d30, d14, d5 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ strb r0, [r8, pc, lsr #32]! │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - sbcscs pc, r0, lr, asr #4 │ │ │ │ + andcc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff50f040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {1} │ │ │ │ vaba.s8 q15, q7, │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vshr.s64 q9, q10, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ff45 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe76caef0 │ │ │ │ - adcscs pc, r8, lr, asr #4 │ │ │ │ + rsccs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff3af040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0063f47f │ │ │ │ vmax.s8 q15, q15, │ │ │ │ - vaddl.s8 q9, d16, d28 │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldmdami sp, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0092201 │ │ │ │ @ instruction: 0xf7f80103 │ │ │ │ @ instruction: 0xf039f8b3 │ │ │ │ @ instruction: 0xd1220403 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcvc pc, r4, r3, asr #4 │ │ │ │ + sbcsvc pc, r4, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xff1cf040 │ │ │ │ vmin.s8 q15, q15, │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 q9, q2, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe6ccff15 │ │ │ │ - addscs pc, r0, lr, asr #4 │ │ │ │ + sbccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff0ef040 │ │ │ │ vmax.s8 q15, q15, │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d18, d20, #64 │ │ │ │ ldrb r0, [r5], pc, lsr #32 │ │ │ │ - addscs pc, r8, lr, asr #4 │ │ │ │ + sbccs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf64de6d0 │ │ │ │ - vshr.s64 q11, q14, #64 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf882f7f8 │ │ │ │ @ instruction: 0xf191e6af │ │ │ │ - svclt 0x0000fe5b │ │ │ │ - eorseq r4, r5, r0, lsl #29 │ │ │ │ + svclt 0x0000fe63 │ │ │ │ ldrhteq r4, [r5], -r0 │ │ │ │ + eorseq r4, r5, r0, ror #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ @ instruction: 0xf64d4b8c │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0409078 │ │ │ │ subcs pc, r0, #3440 @ 0xd70 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r0, -sp, asr #12] │ │ │ │ + ldrcs pc, [r0, -sp, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - bl 0xffce58a8 │ │ │ │ + bl 0xffce58d8 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9702 │ │ │ │ - @ instruction: 0xf2c028d4 │ │ │ │ + vmlal.s8 , d0, d4 │ │ │ │ vtst.8 d16, d15, d16 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf8cd0633 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - ldc2 1, cr15, [r8, #580]! @ 0x244 │ │ │ │ + stc2l 1, cr15, [r0, #580] @ 0x244 │ │ │ │ @ instruction: 0xf64e4621 │ │ │ │ vmls.i d17, d16, d0[5] │ │ │ │ stmdage r5, {r0, r2, r4, r7, sl} │ │ │ │ cdp2 0, 11, cr15, cr4, cr0, {2} │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e01f │ │ │ │ mvnlt r3, r8, lsr #30 │ │ │ │ @ instruction: 0xd1fa429d │ │ │ │ vadd.i8 d22, d19, d17 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf0400033 │ │ │ │ stmdbvs r3!, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04043f0 │ │ │ │ @ instruction: 0x4619be91 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ - strbeq pc, [ip], #1613 @ 0x64d @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x129330 │ │ │ │ - bl 0xfeb65934 │ │ │ │ + ldrbteq pc, [ip], #1613 @ 0x64d @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x129360 │ │ │ │ + bl 0xfeb65964 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf1916400 │ │ │ │ - @ instruction: 0x4629fd7b │ │ │ │ + strtmi pc, [r9], -r3, lsl #27 │ │ │ │ @ instruction: 0xf040a805 │ │ │ │ subcs pc, r0, #1968 @ 0x7b0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xfe6e5958 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + bl 0xfe6e5988 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf191a805 │ │ │ │ - strbmi pc, [r9], -r5, ror #26 @ │ │ │ │ + strbmi pc, [r9], -sp, ror #26 @ │ │ │ │ @ instruction: 0xf040a805 │ │ │ │ strb pc, [r1, r5, ror #28] @ │ │ │ │ - andcs pc, r0, sp, asr #12 │ │ │ │ + eorscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr14, cr0, {2} │ │ │ │ - blcc 0x183918 │ │ │ │ + blcc 0x183948 │ │ │ │ stmdale sl, {r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdbmi r9, {r0, r1, r5, r8, sl, ip}^ │ │ │ │ subcs r0, r0, #54 @ 0x36 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x1ce59a8 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + bl 0x1ce59d8 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ @ instruction: 0xf8cd2201 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ @ instruction: 0xf1b9e7d5 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorsmi pc, ip, sp, asr #12 │ │ │ │ + rsbmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr6, cr0, {2} │ │ │ │ subcs lr, r0, #38273024 @ 0x2480000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x15659e4 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + bl 0x1565a14 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ @ instruction: 0xf6442201 │ │ │ │ - vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.f d20, d0, d0[5] │ │ │ │ @ instruction: 0x96000133 │ │ │ │ ldr r9, [r4, r1, lsl #2]! │ │ │ │ - blcs 0x183790 │ │ │ │ - blcc 0x1dd774 │ │ │ │ + blcs 0x1837c0 │ │ │ │ + blcc 0x1dd7a4 │ │ │ │ @ instruction: 0xf63f2b01 │ │ │ │ stmibvs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - blcs 0x3f8018 │ │ │ │ + blcs 0x3f8048 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpne 0, 2, cr15, cr2, cr3, {0} │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrcs r2, [r1], #-32 @ 0xffffffe0 │ │ │ │ andcs r1, r0, sp, lsr #28 │ │ │ │ - @ instruction: 0x01acf24e │ │ │ │ + bicseq pc, ip, lr, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ sbcseq pc, r7, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xffe0f124 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xff7e5490 │ │ │ │ + blx 0xff7e54c0 │ │ │ │ adcsle r2, r8, r0, lsl #16 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf886f012 │ │ │ │ andcs lr, r2, #84, 14 @ 0x1500000 │ │ │ │ andcs lr, r8, #63176704 @ 0x3c40000 │ │ │ │ andcs lr, r1, #62652416 @ 0x3bc0000 │ │ │ │ stmibvs r5!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf0120020 │ │ │ │ - blx 0x167cd6 │ │ │ │ + blx 0x167d06 │ │ │ │ strb pc, [r4, r5, lsl #4]! @ │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x1834f2 │ │ │ │ + blx 0x183522 │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x4649e7d9 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - submi pc, r4, sp, asr #12 │ │ │ │ + rsbsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2, #256] @ 0x100 │ │ │ │ @ instruction: 0xf191e72e │ │ │ │ - @ instruction: 0xf7f8fd35 │ │ │ │ + @ instruction: 0xf7f8fd3d │ │ │ │ svclt 0x0000fb57 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r8, lsr #14 │ │ │ │ + eorseq r5, r5, r8, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ movwcs r4, #7342 @ 0x1cae │ │ │ │ @ instruction: 0x4606b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @@ -287803,610 +287813,610 @@ │ │ │ │ tstpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ @ instruction: 0x4681fa7b │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5785 @ 0x1699 │ │ │ │ @ instruction: 0xf1052204 │ │ │ │ ldrmi r0, [r8], -ip, lsl #2 │ │ │ │ - blx 0x1d65564 │ │ │ │ + blx 0x1d65594 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ movwcs r6, #6151 @ 0x1807 │ │ │ │ tstpeq r0, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x1ae5578 │ │ │ │ + blx 0x1ae55a8 │ │ │ │ smlabblt r8, r2, r6, r4 │ │ │ │ ldrmi r6, [sl], r3, lsl #16 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vmlal.s8 q9, d0, d0 │ │ │ │ + vmvn.i16 d18, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf040082f │ │ │ │ subcs pc, r0, #7872 @ 0x1ec0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcs pc, [r4], fp, asr #12 @ │ │ │ │ + strcc pc, [r4], -fp, asr #12 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - b 0xfe5e5b60 │ │ │ │ + b 0xfe5e5b90 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - ldrvs pc, [r0, #-591]! @ 0xfffffdb1 │ │ │ │ + strbvs pc, [r0, #-591]! @ 0xfffffdb1 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - stc2l 1, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ + stc2l 1, cr15, [r8], #-580 @ 0xfffffdbc │ │ │ │ stmdage r5, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r0, #-256]! @ 0xffffff00 │ │ │ │ stmdale ip, {r0, r4, sl, fp, sp} │ │ │ │ ldmdale r3!, {r0, r4, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ eorscc r9, r2, #-1342177272 @ 0xb0000008 │ │ │ │ sbcscc r3, sl, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ stccs 15, cr13, [r9], #-200 @ 0xffffff38 │ │ │ │ rschi pc, lr, r0 │ │ │ │ strdle r2, [r3, -pc]! │ │ │ │ - andsmi pc, r4, lr, asr #4 │ │ │ │ + submi pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r6, #-256] @ 0xffffff00 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ movtcs lr, #2658 @ 0xa62 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - ldc2 1, cr15, [r4], #-580 @ 0xfffffdbc │ │ │ │ + ldc2 1, cr15, [ip], #-580 @ 0xfffffdbc │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r4, #-256]! @ 0xffffff00 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ strbmi r8, [r2], -r4, asr #1 │ │ │ │ @ instruction: 0xf64d4639 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ eors pc, r1, r9, lsr #26 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ movtcs lr, #2628 @ 0xa44 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - ldc2 1, cr15, [r6], {145} @ 0x91 │ │ │ │ + ldc2 1, cr15, [lr], {145} @ 0x91 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r6, #-256] @ 0xffffff00 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ movtcs lr, #2610 @ 0xa32 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - stc2 1, cr15, [r4], {145} @ 0x91 │ │ │ │ + stc2 1, cr15, [ip], {145} @ 0x91 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0xf64d8094 │ │ │ │ - vsubl.s8 q9, d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ ldrtmi r0, [r9], -pc, lsr #32 │ │ │ │ ldc2l 0, cr15, [r6], #256 @ 0x100 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ movtcs lr, #2578 @ 0xa12 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - blx 0xff965cc2 │ │ │ │ + blx 0xffb65cf2 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r0], #256 @ 0x100 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r7, #64 @ 0x40 │ │ │ │ - eorne pc, ip, lr, asr #4 │ │ │ │ + subsne pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ sha1c.32 , q15, │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ + vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [r1, r9, asr #25]! │ │ │ │ - eormi pc, r0, lr, asr #4 │ │ │ │ + subsmi pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], {64} @ 0x40 │ │ │ │ mvnscc pc, #1073741826 @ 0x40000002 │ │ │ │ stmiale r7!, {r2, r3, r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - @ instruction: 0x00129ab7 │ │ │ │ - andseq r9, r2, r9, lsr #21 │ │ │ │ - andseq r9, r2, r3, ror #20 │ │ │ │ - andseq r9, r2, r5, asr sl │ │ │ │ - andseq r9, r2, r7, asr #20 │ │ │ │ - andseq r9, r2, r9, lsr sl │ │ │ │ - andseq r9, r2, fp, lsr #20 │ │ │ │ - andseq r9, r2, sp, lsl sl │ │ │ │ - andseq r9, r2, pc, lsl #20 │ │ │ │ - andseq r9, r2, r1, lsl #20 │ │ │ │ - mulseq r2, fp, sl │ │ │ │ - andseq r9, r2, sp, lsl #21 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, pc, ror sl │ │ │ │ - andseq r9, r2, r1, ror sl │ │ │ │ - @ instruction: 0x001299f3 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, ror #19 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, asr r7 │ │ │ │ - andseq r9, r2, r9, asr #19 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, pc, lsl #18 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - @ instruction: 0x001298d5 │ │ │ │ - rscscc pc, r4, lr, asr #4 │ │ │ │ + andseq r9, r2, r7, ror #21 │ │ │ │ + @ instruction: 0x00129ad9 │ │ │ │ + mulseq r2, r3, sl │ │ │ │ + andseq r9, r2, r5, lsl #21 │ │ │ │ + andseq r9, r2, r7, ror sl │ │ │ │ + andseq r9, r2, r9, ror #20 │ │ │ │ + andseq r9, r2, fp, asr sl │ │ │ │ + andseq r9, r2, sp, asr #20 │ │ │ │ + andseq r9, r2, pc, lsr sl │ │ │ │ + andseq r9, r2, r1, lsr sl │ │ │ │ + andseq r9, r2, fp, asr #21 │ │ │ │ + @ instruction: 0x00129abd │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, pc, lsr #21 │ │ │ │ + andseq r9, r2, r1, lsr #21 │ │ │ │ + andseq r9, r2, r3, lsr #20 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, lsl sl │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, lsl #15 │ │ │ │ + @ instruction: 0x001299f9 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, pc, lsr r9 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, lsl #18 │ │ │ │ + eormi pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vabd.s8 d30, d30, d31 │ │ │ │ - vaddl.s8 q10, d0, d0 │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ str r0, [sl, pc, lsr #32]! │ │ │ │ - eorpl pc, r8, lr, asr #4 │ │ │ │ + subspl pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ @ instruction: 0xf64d813a │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ strb pc, [fp, -r3, ror #24]! @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addspl pc, r4, lr, asr #4 │ │ │ │ + sbcpl pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, sl, cr0 @ │ │ │ │ mvnscc pc, #1073741826 @ 0x40000002 │ │ │ │ @ instruction: 0xf63f2b4d │ │ │ │ andge sl, r1, #63, 30 @ 0xfc │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq r9, r2, pc, asr ip │ │ │ │ - andseq r9, r2, r1, asr ip │ │ │ │ - andseq r9, r2, r3, asr #24 │ │ │ │ - andseq r9, r2, r5, lsr ip │ │ │ │ - andseq r9, r2, r7, lsr #24 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r9, lsl ip │ │ │ │ - andseq r9, r2, fp, lsl #24 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ + andseq r9, r2, pc, lsl #25 │ │ │ │ + andseq r9, r2, r1, lsl #25 │ │ │ │ + andseq r9, r2, r3, ror ip │ │ │ │ + andseq r9, r2, r5, ror #24 │ │ │ │ + andseq r9, r2, r7, asr ip │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r9, asr #24 │ │ │ │ + andseq r9, r2, fp, lsr ip │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, sp, lsr #24 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, pc, lsl ip │ │ │ │ + andseq r9, r2, r1, lsl ip │ │ │ │ @ instruction: 0x00129bfd │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, pc, ror #23 │ │ │ │ - andseq r9, r2, r1, ror #23 │ │ │ │ + andseq r9, r2, r9, ror #23 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + @ instruction: 0x00129bdb │ │ │ │ andseq r9, r2, sp, asr #23 │ │ │ │ - @ instruction: 0x00129bb9 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, fp, lsr #23 │ │ │ │ - mulseq r2, sp, fp │ │ │ │ + @ instruction: 0x00129bbf │ │ │ │ + @ instruction: 0x00129bb1 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r3, lsr #23 │ │ │ │ andseq r9, r2, pc, lsl #23 │ │ │ │ andseq r9, r2, r1, lsl #23 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ andseq r9, r2, r3, ror fp │ │ │ │ - andseq r9, r2, pc, asr fp │ │ │ │ - andseq r9, r2, r1, asr fp │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r3, asr #22 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsr fp │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r7, lsr #22 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r9, lsl fp │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, fp, lsl #22 │ │ │ │ - @ instruction: 0x00129afd │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, pc, ror #21 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r1, ror #21 │ │ │ │ - @ instruction: 0x00129ad3 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, lsl r6 │ │ │ │ - andseq r9, r2, r5, asr #21 │ │ │ │ - andpl pc, r8, lr, asr #4 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, ror #22 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r7, asr fp │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r9, asr #22 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, fp, lsr fp │ │ │ │ + andseq r9, r2, sp, lsr #22 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, pc, lsl fp │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r1, lsl fp │ │ │ │ + andseq r9, r2, r3, lsl #22 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + andseq r9, r2, r5, asr #12 │ │ │ │ + @ instruction: 0x00129af5 │ │ │ │ + eorspl pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfed659e6 │ │ │ │ + blx 0xfed65a16 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ movwcs sl, #8000 @ 0x1f40 │ │ │ │ andcs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ strmi pc, [r1], -r3, lsl #17 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - andcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbspl pc, r4, sp, asr #12 │ │ │ │ + adcpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe7e5a12 │ │ │ │ + blx 0xfe7e5a42 │ │ │ │ vmax.s8 d30, d30, d18 │ │ │ │ - vmla.i d21, d0, d0[2] │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ movwcs pc, #2963 @ 0xb93 @ │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ strmi pc, [r0], r9, ror #16 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d16, d5 │ │ │ │ - vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ + vmla.i d18, d0, d0[5] │ │ │ │ @ instruction: 0xf0400031 │ │ │ │ @ instruction: 0xf8d8fb83 │ │ │ │ movwcs r1, #4 │ │ │ │ andcs r2, r1, r8, lsl #4 │ │ │ │ @ instruction: 0xf858f012 │ │ │ │ strmi r4, [r4], -r3, lsl #13 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8b8818d │ │ │ │ - blcc 0x17595c │ │ │ │ + blcc 0x17598c │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ vand d24, d30, d2 │ │ │ │ - vorr.i16 , #12 @ 0x000c │ │ │ │ + vqdmlal.s , d16, d12 │ │ │ │ strcs r0, [r0, -pc, lsr #18] │ │ │ │ strcc r6, [r8], #-2145 @ 0xfffff79f │ │ │ │ stccc 8, cr15, [r6], {20} │ │ │ │ stccs 8, cr15, [r8], {52} @ 0x34 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8143701 │ │ │ │ andls r0, r0, r5, lsl #24 │ │ │ │ @ instruction: 0xf0404648 │ │ │ │ @ instruction: 0xf8b8fb5d │ │ │ │ - blcc 0x175990 │ │ │ │ + blcc 0x1759c0 │ │ │ │ stclle 2, cr4, [fp], #748 @ 0x2ec │ │ │ │ fstmiaxeq r7, {d30-d34} @ Deprecated │ │ │ │ eorscs pc, r7, fp, lsr r8 @ │ │ │ │ - rsbspl pc, r4, lr, asr #4 │ │ │ │ + adcpl pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8dc4639 │ │ │ │ @ instruction: 0xf89c4004 │ │ │ │ strls r3, [r1], #-2 │ │ │ │ mulmi r3, ip, r8 │ │ │ │ @ instruction: 0xf0409400 │ │ │ │ @ instruction: 0xf8b8fb45 │ │ │ │ vhadd.s8 d17, d14, d0 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe645fb3d │ │ │ │ - eorspl pc, r8, lr, asr #4 │ │ │ │ + rsbpl pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xee5ada │ │ │ │ + blx 0xee5b0a │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldrtmi sl, [r8], -r6, asr #29 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldrt pc, [r7], -pc, lsl #17 @ │ │ │ │ - andspl pc, r8, lr, asr #4 │ │ │ │ + subpl pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xb65af6 │ │ │ │ + blx 0xb65b26 │ │ │ │ vaba.s8 q15, q7, q11 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ strb pc, [pc, -r1, lsr #22]! @ │ │ │ │ - adcsmi pc, r8, lr, asr #4 │ │ │ │ + rscmi pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x7e5b12 │ │ │ │ + blx 0x7e5b42 │ │ │ │ vabd.s8 q15, q7, q12 │ │ │ │ - vaddl.s8 q10, d16, d24 │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe761fb13 │ │ │ │ - addsmi pc, ip, lr, asr #4 │ │ │ │ + sbcmi pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x465b2e │ │ │ │ + blx 0x465b5e │ │ │ │ vaba.s8 q15, q7, q5 │ │ │ │ - vshr.s64 d20, d0, #64 │ │ │ │ + vmla.i d20, d16, d0[0] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrb pc, [r3, -r5, lsl #22] @ │ │ │ │ - addmi pc, r0, lr, asr #4 │ │ │ │ + adcsmi pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xe5b48 │ │ │ │ + blx 0xe5b78 │ │ │ │ vabd.s8 q15, q7, q6 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe745faf7 │ │ │ │ - rsbmi pc, r4, lr, asr #4 │ │ │ │ + addsmi pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffd65b64 │ │ │ │ + blx 0xffd65b94 │ │ │ │ vaba.s8 d30, d14, d30 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q10, d16, d8 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [r7, -r9, ror #21]! │ │ │ │ - submi pc, r8, lr, asr #4 │ │ │ │ + rsbsmi pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff9e5b80 │ │ │ │ + blx 0xff9e5bb0 │ │ │ │ vaba.s8 d30, d14, d16 │ │ │ │ - vmla.i d20, d16, d0[6] │ │ │ │ + vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe729fadb │ │ │ │ - sbcsmi pc, r8, lr, asr #4 │ │ │ │ + andpl pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff665b9c │ │ │ │ + blx 0xff665bcc │ │ │ │ vabd.s8 d30, d14, d18 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [fp, -sp, asr #21] │ │ │ │ - eorsmi pc, r8, lr, asr #4 │ │ │ │ + rsbmi pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff2e5bb8 │ │ │ │ + blx 0xff2e5be8 │ │ │ │ vaba.s8 d30, d14, d4 │ │ │ │ - vaddl.s8 q10, d0, d28 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe70dfabf │ │ │ │ - rsbvc pc, r8, lr, asr #4 │ │ │ │ + addsvc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfef65bd4 │ │ │ │ + blx 0xfef65c04 │ │ │ │ vabd.s8 d30, d14, d6 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe6fffab1 │ │ │ │ - rsbsvc pc, r8, lr, asr #4 │ │ │ │ + adcvc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfebe5bf0 │ │ │ │ + blx 0xfebe5c20 │ │ │ │ vmin.s8 q15, q15, q12 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrbt pc, [r1], r3, lsr #21 @ │ │ │ │ - andsvc pc, r8, lr, asr #4 │ │ │ │ + subvc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe865c0c │ │ │ │ + blx 0xfe865c3c │ │ │ │ vmax.s8 q15, q15, q13 │ │ │ │ - vshr.s64 d22, d4, #64 │ │ │ │ + vmla.i d22, d16, d0[1] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ usat pc, #3, r5, lsl #21 @ │ │ │ │ - subvc pc, r0, lr, asr #4 │ │ │ │ + rsbsvc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe4e5c28 │ │ │ │ + blx 0xfe4e5c58 │ │ │ │ vmin.s8 q15, q15, q6 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrb pc, [r5], r7, lsl #21 @ │ │ │ │ - adcvs pc, r8, lr, asr #4 │ │ │ │ + sbcsvs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe165c44 │ │ │ │ + blx 0xfe165c74 │ │ │ │ vmax.s8 q15, q15, q7 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe6c7fa79 │ │ │ │ - eorsvs pc, r8, lr, asr #4 │ │ │ │ + rsbvs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1de5c60 │ │ │ │ + blx 0x1de5c90 │ │ │ │ vmax.s8 q15, q15, q0 │ │ │ │ - vshr.s64 d23, d0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ svccs 0x0000fa6b │ │ │ │ ldclge 4, cr15, [fp, #252]! @ 0xfc │ │ │ │ vrshl.s8 q15, , q7 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ strt pc, [pc], r1, ror #20 │ │ │ │ - sbcpl pc, r0, lr, asr #4 │ │ │ │ + rscspl pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x17e5c90 │ │ │ │ + blx 0x17e5cc0 │ │ │ │ vmax.s8 d30, d30, d24 │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ssat pc, #2, r3, asr #20 @ │ │ │ │ - adcspl pc, r4, lr, asr #4 │ │ │ │ + rscpl pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1465cac │ │ │ │ + blx 0x1465cdc │ │ │ │ vmin.s8 d30, d30, d10 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [r3], r5, asr #20 │ │ │ │ - adcsvc pc, r8, lr, asr #4 │ │ │ │ + rscvc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x10e5cc8 │ │ │ │ + blx 0x10e5cf8 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldr sl, [r8, #-3534]! @ 0xfffff232 │ │ │ │ - adcvc pc, r0, lr, asr #4 │ │ │ │ + sbcsvc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xe65cdc │ │ │ │ + blx 0xe65d0c │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ str sl, [lr, #-3524]! @ 0xfffff23c │ │ │ │ - andsvs pc, r0, lr, asr #4 │ │ │ │ + subvs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xbe5cf0 │ │ │ │ + blx 0xbe5d20 │ │ │ │ vmin.s8 q15, q7, q12 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vaddl.s8 q11, d0, d24 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrbt pc, [r1], -r3, lsr #20 @ │ │ │ │ - rscpl pc, r4, lr, asr #4 │ │ │ │ + andsvs pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x865d0c │ │ │ │ + blx 0x865d3c │ │ │ │ vmax.s8 q15, q7, q13 │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ + vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe663fa15 │ │ │ │ - rsbvs pc, r0, lr, asr #4 │ │ │ │ + addsvs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x4e5d28 │ │ │ │ + blx 0x4e5d58 │ │ │ │ vmin.s8 q15, q7, q6 │ │ │ │ - vshr.s64 d22, d24, #64 │ │ │ │ + vmla.i d22, d16, d0[6] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrb pc, [r5], -r7, lsl #20 @ │ │ │ │ - andvc pc, r4, lr, asr #4 │ │ │ │ + eorsvc pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x165d44 │ │ │ │ + blx 0x165d74 │ │ │ │ vmax.s8 q15, q7, q7 │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe647f9f9 │ │ │ │ - addvs pc, r0, lr, asr #4 │ │ │ │ + adcsvs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f2f040 │ │ │ │ vmax.s8 q15, q7, q0 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrt pc, [r9], -fp, ror #19 @ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ - subcc pc, r8, fp, asr #12 │ │ │ │ + rsbscc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e2f040 │ │ │ │ @ instruction: 0xf191e69b │ │ │ │ - strcs pc, [r0, -r5, asr #18] │ │ │ │ + strcs pc, [r0, -sp, asr #18] │ │ │ │ svclt 0x0000e684 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec80e94 │ │ │ │ + bl 0xfec80ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1cadabc │ │ │ │ + blmi 0x1cadaec │ │ │ │ stmdavs r1, {r0, r3, r4, r7, ip, sp, pc} │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ stmiavs r3, {r8, r9}^ │ │ │ │ @ instruction: 0x4601e9d0 │ │ │ │ - eorscs pc, r4, r0, asr #4 │ │ │ │ + rsbcs pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ tstls r5, pc, lsl r6 │ │ │ │ @ instruction: 0xf9c2f040 │ │ │ │ - sbcsvc pc, r0, lr, asr #4 │ │ │ │ + andeq pc, r0, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9bcf040 │ │ │ │ andcs r9, r0, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xf7f74861 │ │ │ │ - vqdmulh.s , q7, │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + @ instruction: 0xf64efb41 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldmdami lr, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ vld1.8 {d2-d5}, [r4], r0 │ │ │ │ @ instruction: 0xf7f7417f │ │ │ │ strbeq pc, [r0, #2869]! @ 0xb35 @ │ │ │ │ @ instruction: 0xf414d473 │ │ │ │ cmnle r9, r0, asr #3 │ │ │ │ bicpl pc, r0, r4, lsl r4 @ │ │ │ │ strteq sp, [r1], #381 @ 0x17d │ │ │ │ addhi pc, r2, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000462 │ │ │ │ strteq r8, [r3], #-136 @ 0xffffff78 │ │ │ │ addhi pc, lr, r0, lsl #2 │ │ │ │ - rscvc pc, r8, lr, asr #4 │ │ │ │ + andseq pc, r8, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf994f040 │ │ │ │ tstpeq pc, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0404031 │ │ │ │ @ instruction: 0xf016808f │ │ │ │ @ instruction: 0xf0400130 │ │ │ │ vld4.32 {d8-d11}, [r6], r6 │ │ │ │ andcs r5, r0, #1073741856 @ 0x40000020 │ │ │ │ tstpeq pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f74849 │ │ │ │ - vqdmulh.s d31, d14, d13 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf64efb0d │ │ │ │ + vaddl.s8 q8, d0, d20 │ │ │ │ @ instruction: 0xf64e002f │ │ │ │ - vmov.i32 d16, #262144 @ 0x00040000 │ │ │ │ + vmls.i d16, d0, d0[1] │ │ │ │ @ instruction: 0xf040042f │ │ │ │ andcs pc, r0, #1982464 @ 0x1e4000 │ │ │ │ stmdami r3, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ - blx 0xe7d38 │ │ │ │ - andeq pc, r0, lr, asr #12 │ │ │ │ + blx 0xe7d68 │ │ │ │ + eorseq pc, r0, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf96ef040 │ │ │ │ tstpeq r1, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - rscsne pc, ip, sp, asr #12 │ │ │ │ + eorcs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf966f040 │ │ │ │ - andeq pc, r8, lr, asr #12 │ │ │ │ + eorseq pc, r8, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf960f040 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ stcvc 8, cr10, [sp], #-28 @ 0xffffffe4 │ │ │ │ mrc 1, 3, APSR_nzcv, cr10, cr15, {3} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - ldrtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtvs pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r7, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1919400 │ │ │ │ - strtmi pc, [r9], -r5, asr #16 │ │ │ │ + strtmi pc, [r9], -sp, asr #16 │ │ │ │ @ instruction: 0xf040a807 │ │ │ │ - blmi 0xae82d0 │ │ │ │ - blls 0x703e28 │ │ │ │ + blmi 0xae8300 │ │ │ │ + blls 0x703e58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_svc │ │ │ │ - subsvs pc, r0, r5, asr #4 │ │ │ │ + addvs pc, r0, r5, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04040f0 │ │ │ │ vst2.8 {d27,d29}, [pc :256], r5 │ │ │ │ stmdami r2!, {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2683 @ 0xfffff585 │ │ │ │ addle r6, r5, r0, asr #3 │ │ │ │ andcs r4, r0, #2031616 @ 0x1f0000 │ │ │ │ - blx 0x1e67dd0 │ │ │ │ + blx 0x1e67e00 │ │ │ │ bicpl pc, r0, r4, lsl r4 @ │ │ │ │ ldmdami sp, {r0, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ strteq pc, [r1], #2669 @ 0xa6d │ │ │ │ svcge 0x007ef57f │ │ │ │ ldmdami sl, {r9, sp} │ │ │ │ tstppl r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1a67df0 │ │ │ │ + blx 0x1a67e20 │ │ │ │ @ instruction: 0xf57f0462 │ │ │ │ ldmdami r7, {r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7f74180 │ │ │ │ strteq pc, [r3], #-2651 @ 0xfffff5a5 │ │ │ │ svcge 0x0072f57f │ │ │ │ andcs r4, r0, #1245184 @ 0x130000 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x15e7e14 │ │ │ │ + blx 0x15e7e44 │ │ │ │ ldmdami r1, {r1, r3, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ ldrb pc, [r4, -sp, asr #20]! @ │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ - blx 0x1367e28 │ │ │ │ + blx 0x1367e58 │ │ │ │ @ instruction: 0xf191e76b │ │ │ │ - svclt 0x0000f85f │ │ │ │ + svclt 0x0000f867 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, lsr r7 │ │ │ │ - ldrshteq r5, [r5], -r4 │ │ │ │ - eorseq r5, r5, r0, ror #16 │ │ │ │ - eorseq r5, r5, r0, asr #17 │ │ │ │ + eorseq r5, r5, r4, ror #14 │ │ │ │ + eorseq r5, r5, r4, lsr #16 │ │ │ │ + mlaseq r5, r0, r8, r5 │ │ │ │ + ldrshteq r5, [r5], -r0 │ │ │ │ addseq lr, r5, r4, ror #16 │ │ │ │ addseq lr, r5, ip, ror r8 │ │ │ │ addseq lr, r5, r4, lsr #17 │ │ │ │ addseq lr, r5, ip, asr #17 │ │ │ │ addseq lr, r5, r4, ror #17 │ │ │ │ @ instruction: 0x0095e8fc │ │ │ │ @ instruction: 0x0095e9bc │ │ │ │ @@ -288419,39 +288429,39 @@ │ │ │ │ ldrmi r4, [r3], ip, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ movwls r8, #30995 @ 0x7913 │ │ │ │ ldrsbge pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf88af040 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ movwpl pc, #34214 @ 0x85a6 @ │ │ │ │ - blcc 0x5322c0 │ │ │ │ - eorseq pc, r4, #81788928 @ 0x4e00000 │ │ │ │ + blcc 0x5322f0 │ │ │ │ + rsbeq pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf8d34605 │ │ │ │ ldmdavs fp, {r4, r7, r9, ip, sp} │ │ │ │ - mrc2 1, 2, pc, cr10, cr0, {4} │ │ │ │ + mcr2 1, 3, pc, cr2, cr0, {4} @ │ │ │ │ @ instruction: 0xf6452200 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d17, d16, d0[0] │ │ │ │ @ instruction: 0x46100135 │ │ │ │ ldclne 2, cr15, [r3], #-256 @ 0xffffff00 │ │ │ │ eorcc pc, r2, r1, asr r8 @ │ │ │ │ adcmi r3, r3, #1342177280 @ 0x50000000 │ │ │ │ andcc sp, r1, r1, lsl r0 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ @ instruction: 0xf64e4628 │ │ │ │ - vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ + vmlal.s q8, d0, d0[6] │ │ │ │ @ instruction: 0xf190022f │ │ │ │ - strtmi pc, [r8], -r1, asr #28 │ │ │ │ + strtmi pc, [r8], -r9, asr #28 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ tstcs r4, #6094848 @ 0x5d0000 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ biclt r6, r4, ip, asr #17 │ │ │ │ - blls 0x2fb7dc │ │ │ │ + blls 0x2fb80c │ │ │ │ stmib sp, {r1, r3, r4, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r9, fp, ip, pc}^ │ │ │ │ strmi r7, [r0, r0, lsl #16]! │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt sl, {r6, ip, sp, lr, pc}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ @@ -288459,21 +288469,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r3, [r8], -r1, lsl #8 │ │ │ │ tstcs r1, r7, lsl #20 │ │ │ │ andlt lr, r0, #3358720 @ 0x334000 │ │ │ │ - andseq pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + subeq pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - bls 0x264698 │ │ │ │ + bls 0x2646c8 │ │ │ │ svclt 0x00182c00 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1907802 │ │ │ │ - strtmi pc, [r8], -r9, lsl #28 │ │ │ │ + @ instruction: 0x4628fe11 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ svclt 0x0000b825 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -288481,15 +288491,15 @@ │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r4, r8, fp, pc}^ │ │ │ │ ldmib sp, {r0, r1, r2, ip}^ │ │ │ │ movwls sl, #39703 @ 0x9b17 │ │ │ │ @ instruction: 0xf80ef040 │ │ │ │ andcs fp, r0, #88, 6 @ 0x60000001 │ │ │ │ strmi r9, [r4], -r7, lsl #18 │ │ │ │ - ldcne 6, cr15, [r0], {69} @ 0x45 │ │ │ │ + stclne 6, cr15, [r0], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ vmin.s8 d20, d0, d0 │ │ │ │ @ instruction: 0xf85c1e73 │ │ │ │ andcc r3, r5, #34 @ 0x22 │ │ │ │ andle r4, r8, fp, lsl #5 │ │ │ │ ldrbmi r3, [r0, #-1]! │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ @@ -288507,88 +288517,88 @@ │ │ │ │ @ instruction: 0xf03f4ff0 │ │ │ │ andlt fp, fp, r3, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - andeq pc, r4, lr, asr #12 │ │ │ │ + eorseq pc, r4, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf810f040 │ │ │ │ svcpl 0x0080f516 │ │ │ │ @ instruction: 0xf64bd20d │ │ │ │ - vrshr.s64 q9, q2, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ @ instruction: 0x46330230 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - stc2 1, cr15, [r4, #576]! @ 0x240 │ │ │ │ + stc2 1, cr15, [ip, #576]! @ 0x240 │ │ │ │ andcs r4, sl, r1, lsr #12 │ │ │ │ @ instruction: 0xffe4f16f │ │ │ │ rsbsmi lr, r1, #51118080 @ 0x30c0000 │ │ │ │ strmi r9, [r8], -r7, lsl #2 │ │ │ │ stc2 0, cr15, [r2], {8} │ │ │ │ strmi r9, [r2], -r7, lsl #18 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ - eormi pc, r8, sp, asr #12 │ │ │ │ + subsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xfff0f03f │ │ │ │ svclt 0x0000e7ea │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec81270 │ │ │ │ + bl 0xfec812a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf03f460e │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r3], -r0, asr #32 │ │ │ │ andcs r4, r4, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf64e2101 │ │ │ │ - vmla.i d16, d0, d0[3] │ │ │ │ + vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf16f002f │ │ │ │ @ instruction: 0x2d1ff95b │ │ │ │ @ instruction: 0xf644d925 │ │ │ │ - vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.i d20, d0, d0[5] │ │ │ │ @ instruction: 0x46290033 │ │ │ │ @ instruction: 0xffcef03f │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcvc pc, r4, r3, asr #4 │ │ │ │ + sbcsvc pc, r4, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xffc4f03f │ │ │ │ eorcs r4, r0, r1, lsr #12 │ │ │ │ @ instruction: 0xffa4f16f │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ strtmi pc, [r3], -fp, ror #30 │ │ │ │ tstcs r1, r5, lsl #4 │ │ │ │ - subseq pc, r4, lr, asr #12 │ │ │ │ + addeq pc, r4, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf938f16f │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf03f4070 │ │ │ │ @ instruction: 0xf644bf71 │ │ │ │ - vorr.i32 d21, #2048 @ 0x00000800 │ │ │ │ - bl 0x1eadc4 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ + bl 0x1eadf4 │ │ │ │ vcgt.s8 d16, d19, d5 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf03f12e0 │ │ │ │ ldrb pc, [r1, r1, lsr #31] @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f63c4 │ │ │ │ + blvs 0xfe7f63f4 │ │ │ │ ldrmi fp, [r8, -r3, lsl #2] │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x00004770 │ │ │ │ ldcle 8, cr2, [lr], {38} @ 0x26 │ │ │ │ - blle 0x6f4140 │ │ │ │ + blle 0x6f4170 │ │ │ │ ldmdale r5, {r1, r2, r5, fp, sp} │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldmdacc ip!, {r1, r2, r4, lr} │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldrtne r3, [r8], -r0, asr #24 │ │ │ │ ldrne r1, [r4], #-1046 @ 0xfffffbea │ │ │ │ @@ -288596,47 +288606,47 @@ │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ andseq r1, r6, r6, lsl r6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf5a04770 │ │ │ │ - blcs 0x3c2f80 │ │ │ │ - blcs 0x3e055c │ │ │ │ + blcs 0x3c2fb0 │ │ │ │ + blcs 0x3e058c │ │ │ │ andge sp, r1, #244, 16 @ 0xf40000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq sl, r2, r1, ror r1 │ │ │ │ - andseq sl, r2, r1, ror r1 │ │ │ │ - andseq sl, r2, r1, ror r1 │ │ │ │ - andseq sl, r2, sp, ror #2 │ │ │ │ - andseq sl, r2, sp, ror #2 │ │ │ │ - andseq sl, r2, sp, ror #2 │ │ │ │ - andseq sl, r2, r1, ror r1 │ │ │ │ - andseq sl, r2, r1, ror r1 │ │ │ │ - andseq sl, r2, r1, ror r1 │ │ │ │ - andseq sl, r2, r1, ror r1 │ │ │ │ - andseq sl, r2, r1, ror r1 │ │ │ │ + andseq sl, r2, r1, lsr #3 │ │ │ │ + andseq sl, r2, r1, lsr #3 │ │ │ │ + andseq sl, r2, r1, lsr #3 │ │ │ │ + mulseq r2, sp, r1 │ │ │ │ + mulseq r2, sp, r1 │ │ │ │ + mulseq r2, sp, r1 │ │ │ │ + andseq sl, r2, r1, lsr #3 │ │ │ │ + andseq sl, r2, r1, lsr #3 │ │ │ │ + andseq sl, r2, r1, lsr #3 │ │ │ │ + andseq sl, r2, r1, lsr #3 │ │ │ │ + andseq sl, r2, r1, lsr #3 │ │ │ │ andcs r2, r0, #14 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #13 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #12 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldmdble r3!, {r1, r3, r7, r9, lr} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec813dc │ │ │ │ + bl 0xfec8140c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ stmdavc r3, {r0, r1, sp, lr, pc} │ │ │ │ adcmi fp, r5, #3850240 @ 0x3ac000 │ │ │ │ movwcs sp, #6418 @ 0x1912 │ │ │ │ @ instruction: 0x461a1931 │ │ │ │ strcc r4, [r1], #-1560 @ 0xfffff9e8 │ │ │ │ - blx 0xe6246 │ │ │ │ + blx 0xe6276 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ @@ -288649,40 +288659,40 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81454 │ │ │ │ + bl 0xfec81484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xff3e62ae │ │ │ │ + blx 0xff3e62de │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec814a4 │ │ │ │ + bl 0xfec814d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xfe9e62fe │ │ │ │ + blx 0xfe9e632e │ │ │ │ ldmib r4, {r3, r7, r8, ip, sp, pc}^ │ │ │ │ subvs r2, r1, r0, lsl #2 │ │ │ │ strmi r6, [r3], -r2 │ │ │ │ stmiavs r2!, {sp} │ │ │ │ bfine r6, sl, #1, #18 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -288691,40 +288701,40 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec814fc │ │ │ │ + bl 0xfec8152c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x1ee6356 │ │ │ │ + blx 0x1ee6386 │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec8154c │ │ │ │ + bl 0xfec8157c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x14e63a6 │ │ │ │ + blx 0x14e63d6 │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ addsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -288736,22 +288746,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec815b0 │ │ │ │ + bl 0xfec815e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #29696 @ 0x7400 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1bbbd8 │ │ │ │ + bcs 0x1bbc08 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmdavs sl, {r1, r5, r6, pc}^ │ │ │ │ stmib r4, {r0, r3, r4, r7, fp, sp, lr}^ │ │ │ │ ldmvs sl, {r1, r8, sp}^ │ │ │ │ stmib r4, {r0, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r2, r8, sp}^ │ │ │ │ @@ -288767,20 +288777,20 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec8162c │ │ │ │ + bl 0xfec8165c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ eorcs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xff8e6484 │ │ │ │ + blx 0xff8e64b4 │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ sbcsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ cmpvs r9, r4, lsl #2 │ │ │ │ @@ -288792,22 +288802,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81690 │ │ │ │ + bl 0xfec816c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ eorcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #708608 @ 0xad000 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1bbcb8 │ │ │ │ + bcs 0x1bbce8 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmvs sl, {r1, r5, r6, pc} │ │ │ │ stmib r4, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r1, r8, sp} │ │ │ │ stmib r4, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp, {r2, r8, sp} │ │ │ │ @@ -288823,15 +288833,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec8170c │ │ │ │ + bl 0xfec8173c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ orrlt pc, r8, pc, ror #20 │ │ │ │ strmi r6, [r2], -r3, lsl #16 │ │ │ │ andcs r6, r0, r3, lsr #32 │ │ │ │ @@ -288844,20 +288854,20 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81760 │ │ │ │ + bl 0xfec81790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ subcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x12665b8 │ │ │ │ + blx 0x12665e8 │ │ │ │ eorle r2, sp, r0, lsl #16 │ │ │ │ stmdavs r2!, {r0, r1, r9, sl, lr} │ │ │ │ andsvs r2, sl, r0 │ │ │ │ subsvs r6, sl, r2, lsr #17 │ │ │ │ addsvs r6, sl, r2, lsr #18 │ │ │ │ sbcsvs r6, sl, r2, lsr #19 │ │ │ │ tstvs sl, r2, lsr #20 │ │ │ │ @@ -288880,15 +288890,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec817f0 │ │ │ │ + bl 0xfec81820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ umulllt r3, r3, r8, r0 @ │ │ │ │ @ instruction: 0xf8904614 │ │ │ │ stccs 3, cr5, [r0, #-0] │ │ │ │ movwcs sp, #56 @ 0x38 │ │ │ │ andcs r2, r3, r8, ror #4 │ │ │ │ @@ -288905,15 +288915,15 @@ │ │ │ │ stmdbvs r2!, {r1, r3, r5, r8, sp, lr}^ │ │ │ │ stmibvs r2!, {r1, r3, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r2!, {r1, r3, r5, r7, r8, sp, lr}^ │ │ │ │ ldmib r4, {r1, r3, r5, r6, r7, r8, sp, lr}^ │ │ │ │ rsbvs r2, r9, #8, 2 │ │ │ │ ldmib r4, {r1, r3, r5, r9, sp, lr}^ │ │ │ │ cmnvs r9, #-2147483646 @ 0x80000002 │ │ │ │ - blvs 0x9c32fc │ │ │ │ + blvs 0x9c332c │ │ │ │ ldmib r4, {r1, r3, r5, r7, r8, r9, sp, lr}^ │ │ │ │ strbtvs r2, [r9], #-270 @ 0xfffffef2 │ │ │ │ stcvs 4, cr6, [r2], #-168 @ 0xffffff58 │ │ │ │ stcvs 4, cr6, [r2, #-680]! @ 0xfffffd58 │ │ │ │ cdpvs 5, 2, cr6, cr2, cr10, {1} │ │ │ │ stcvs 5, cr6, [r2], #680 @ 0x2a8 │ │ │ │ stcvs 4, cr6, [r2, #936]! @ 0x3a8 │ │ │ │ @@ -288932,31 +288942,31 @@ │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r8, sp, lr} │ │ │ │ stmibvs r2!, {r1, r3, r4, r7, r8, sp, lr}^ │ │ │ │ stchi 1, cr6, [r2], #-872 @ 0xfffffc98 │ │ │ │ ldmib r4, {r1, r3, r4, sl, pc}^ │ │ │ │ tstvs r9, #-2147483646 @ 0x80000002 │ │ │ │ - blvs 0x9c3228 │ │ │ │ - blvs 0xfe9c342c │ │ │ │ + blvs 0x9c3258 │ │ │ │ + blvs 0xfe9c345c │ │ │ │ stcvs 3, cr6, [r2], #-616 @ 0xfffffd98 │ │ │ │ stcvs 4, cr6, [r2, #-104]! @ 0xffffff98 │ │ │ │ mcrvs 4, 1, r6, cr2, cr10, {4} │ │ │ │ stcvs 5, cr6, [r2], #104 @ 0x68 │ │ │ │ stcvs 4, cr6, [r2, #360]! @ 0x168 │ │ │ │ mcrvs 4, 5, r6, cr2, cr10, {6} │ │ │ │ andcs r6, r0, sl, asr r5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd30 │ │ │ │ ldrb r0, [r3, sp]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81900 │ │ │ │ + bl 0xfec81930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, r5, ror r9 @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r2], -r3, lsl #16 │ │ │ │ andcs r6, r0, r3, lsr #32 │ │ │ │ @@ -288968,15 +288978,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81950 │ │ │ │ + bl 0xfec81980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, sp, asr #18 @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r1, asr #16 │ │ │ │ @@ -288988,99 +288998,99 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec819a0 │ │ │ │ + bl 0xfec819d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ mrc 0, 0, ip, cr13, cr8, {1} │ │ │ │ ssub16mi lr, r4, r0 │ │ │ │ ldrbtmi r4, [ip], #1538 @ 0x602 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ strmi fp, [fp], -r2, lsl #1 │ │ │ │ @ instruction: 0xf85e2104 │ │ │ │ @ instruction: 0xf8d0000c │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7543018 │ │ │ │ - andlt lr, r2, r8, asr #25 │ │ │ │ + @ instruction: 0xb002ecb0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rsbseq r5, pc, r2, lsr r6 @ │ │ │ │ + rsbseq r5, pc, r2, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec819ec │ │ │ │ + bl 0xfec81a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r8, ror #31 │ │ │ │ ldmdbmi r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46024694 │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d19c07 │ │ │ │ stmdbls r6, {r4, r7, r9} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabt r1, sp, r9, lr │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x71adf44f │ │ │ │ andscc r9, r8, r3, lsl #8 │ │ │ │ - ldc 7, cr15, [ip], {84} @ 0x54 │ │ │ │ + stc 7, cr15, [r4], {84} @ 0x54 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r5, pc, r4, ror #11 │ │ │ │ + ldrhteq r5, [pc], #-84 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ subsle r2, r9, r0, lsl #20 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ pkhtbmi sp, r1, sl, asr #16 │ │ │ │ ldrmi r4, [r0], -ip, lsl #12 │ │ │ │ ldrmi r2, [pc], -r8, lsl #2 │ │ │ │ - blx 0x20e6cbe │ │ │ │ + blx 0x20e6cee │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ movwcs sp, #4189 @ 0x105d │ │ │ │ rsceq r4, sl, r1, lsr #12 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ ldmiblt r0, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r0], -lr, lsl #8 │ │ │ │ - blx 0xff7e6cd8 │ │ │ │ + blx 0xff7e6d08 │ │ │ │ @ instruction: 0xff8af152 │ │ │ │ strcs r6, [r0], -r4 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r0, #240, 30 @ 0x3c0 │ │ │ │ - beq 0x1a68c4 │ │ │ │ + beq 0x1a68f4 │ │ │ │ @ instruction: 0xf1061d04 │ │ │ │ ldrmi r0, [r7], -r4, lsl #16 │ │ │ │ andls r4, r0, #154140672 @ 0x9300000 │ │ │ │ and r9, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8484630 │ │ │ │ strcc r6, [r1, -r4, lsl #24] │ │ │ │ adcmi r3, pc, #8, 8 @ 0x8000000 │ │ │ │ - bleq 0x3689e8 │ │ │ │ + bleq 0x368a18 │ │ │ │ stmdavs r6!, {r1, r3, r5, ip, lr, pc} │ │ │ │ - blle 0xb760d0 │ │ │ │ + blle 0xb76100 │ │ │ │ @ instruction: 0xf854d0f2 │ │ │ │ ldrbmi r1, [r3], -r4, lsl #24 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ @ instruction: 0xf88ef011 │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ andcs fp, r0, r8, asr #3 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x15f08c │ │ │ │ + blls 0x15f0bc │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ adcsmi r1, r0, #200, 20 @ 0xc8000 │ │ │ │ tstls r0, r1, lsr pc │ │ │ │ @ instruction: 0x4630199b │ │ │ │ ldrb r9, [sl, r0, lsl #6] │ │ │ │ @ instruction: 0xff48f152 │ │ │ │ @@ -289090,22 +289100,22 @@ │ │ │ │ ldmdblt pc, {r0, r1, r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ str r9, [sp, r1, lsl #28]! │ │ │ │ ldr r9, [r3, r1, lsl #28]! │ │ │ │ ldrcs r9, [r6], #-3585 @ 0xfffff1ff │ │ │ │ @ instruction: 0xf152e7a9 │ │ │ │ movwcs pc, #53047 @ 0xcf37 @ │ │ │ │ str r6, [sl, r3]! │ │ │ │ - bleq 0x1a6a74 │ │ │ │ + bleq 0x1a6aa4 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec81b44 │ │ │ │ + bl 0xfec81b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d7, d4 │ │ │ │ - @ instruction: 0xf2c06690 │ │ │ │ + vmlsl.s q11, d16, d0[0] │ │ │ │ andcs r0, pc, #55574528 @ 0x3500000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff5cf010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, r5, asr pc @ │ │ │ │ @@ -289143,19 +289153,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec81c0c │ │ │ │ + bl 0xfec81c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d7, d4 │ │ │ │ - @ instruction: 0xf2c06690 │ │ │ │ + vmlsl.s q11, d16, d0[0] │ │ │ │ andcs r0, pc, #55574528 @ 0x3500000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff1af010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, r3, lsl pc @ │ │ │ │ @@ -289201,326 +289211,326 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ @ instruction: 0xf8d34681 │ │ │ │ strmi r3, [sp], -r8, asr #1 │ │ │ │ - bvs 0x7d1b54 │ │ │ │ + bvs 0x7d1b84 │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ ldmibvs sl, {r0, r1, r2, r3, r4, r6, r7, pc} │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ - bvs 0x180ad78 │ │ │ │ + bvs 0x180ada8 │ │ │ │ @ instruction: 0xf00042b3 │ │ │ │ @ instruction: 0xf8d1813b │ │ │ │ ldmib r5, {r3, r6, pc}^ │ │ │ │ ldmib r5, {r2, r3, r8, r9, sp}^ │ │ │ │ - b 0x15adb58 │ │ │ │ + b 0x15adb88 │ │ │ │ andle r0, sp, r3, lsl #2 │ │ │ │ teqpcc ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ ldrtmi r6, [r1], #-2057 @ 0xfffff7f7 │ │ │ │ stmdbvs r8!, {r0, r3, fp, ip} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbvs r9!, {r3, r9, fp, ip}^ │ │ │ │ @ instruction: 0x0c01eb6c │ │ │ │ tstpeq r1, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0c06e9cd │ │ │ │ andscc lr, r2, pc, asr #20 │ │ │ │ - b 0x113c574 │ │ │ │ + b 0x113c5a4 │ │ │ │ svclt 0x000c5003 │ │ │ │ cmncs r2, sp, lsr #2 │ │ │ │ tstls r1, r0, lsl #14 │ │ │ │ andeq pc, r7, r2, ror #6 │ │ │ │ tstpeq r0, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ andcs pc, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ @ instruction: 0xf895910c │ │ │ │ - b 0x11eec18 │ │ │ │ + b 0x11eec48 │ │ │ │ movwls r0, #33538 @ 0x8302 │ │ │ │ @ instruction: 0x232dbf0c │ │ │ │ movwls r2, #9079 @ 0x2377 │ │ │ │ movweq pc, #16404 @ 0x4014 @ │ │ │ │ svclt 0x000c9009 │ │ │ │ rsbscs r2, r8, #-805306366 @ 0xd0000002 │ │ │ │ andls r2, r3, #0, 18 │ │ │ │ rsbscs fp, r3, #12, 30 @ 0x30 │ │ │ │ andls r2, r4, #112, 4 │ │ │ │ movwls r2, #53505 @ 0xd101 │ │ │ │ - sbccc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + rscscc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - blvc 0x4e61f4 │ │ │ │ + blvc 0x4e6224 │ │ │ │ @ instruction: 0x46504633 │ │ │ │ - blvc 0x3e61dc │ │ │ │ - @ instruction: 0xffa8f18f │ │ │ │ + blvc 0x3e620c │ │ │ │ + @ instruction: 0xffb0f18f │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addhi pc, r7, r0 │ │ │ │ movteq pc, #37312 @ 0x91c0 @ │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r2, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf6404650 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 q10, d0, d20 │ │ │ │ @ instruction: 0xf8cd0230 │ │ │ │ @ instruction: 0xf18f8004 │ │ │ │ - @ instruction: 0xf899ff93 │ │ │ │ - blcs 0x136c0c │ │ │ │ - blne 0xff11ed64 │ │ │ │ + @ instruction: 0xf899ff9b │ │ │ │ + blcs 0x136c3c │ │ │ │ + blne 0xff11ed94 │ │ │ │ streq pc, [r0], #20 │ │ │ │ mlacs fp, r5, r8, pc @ │ │ │ │ orrscs lr, r7, #323584 @ 0x4f000 │ │ │ │ svclt 0x0018990c │ │ │ │ @ instruction: 0xf1bb461c │ │ │ │ rsble r0, sp, r0, lsl #30 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ stmdbls sp, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - bcs 0x14af4c │ │ │ │ + bcs 0x14af7c │ │ │ │ cmnphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - asrscc pc, r0, #12 @ │ │ │ │ + mvncc pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r4, r0, asr #12 │ │ │ │ + rsccc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - ldrcc pc, [ip, r0, asr #12]! │ │ │ │ + strbcc pc, [ip, r0, asr #12]! @ │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ - strbcc pc, [r0], r0, asr #12 @ │ │ │ │ + ldrbtcc pc, [r0], r0, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ @ instruction: 0x46944615 │ │ │ │ muls lr, r6, r6 │ │ │ │ - ldmcc ip, {r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiacc ip, {r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r0!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bcs 0x1649d4 │ │ │ │ + bcs 0x164a04 │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - adcscc pc, r4, r0, asr #12 │ │ │ │ + rsccc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - strbcc pc, [r4, #1600] @ 0x640 @ │ │ │ │ + ldrbcc pc, [r4, #1600]! @ 0x640 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - strbcc pc, [r0], r0, asr #12 @ │ │ │ │ + ldrbtcc pc, [r0], r0, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - cdpcc 6, 12, cr15, cr8, cr0, {2} │ │ │ │ + cdpcc 6, 15, cr15, cr8, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0x46944611 │ │ │ │ stmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldrbmi r0, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0x2e09e9cd │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ @ instruction: 0xf640c505 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ strcs r0, [r4, #-560] @ 0xfffffdd0 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf18f5500 │ │ │ │ - andlt pc, pc, sp, lsr #30 │ │ │ │ + andlt pc, pc, r5, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldmcc r4, {r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiacc r4, {r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r0!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ tstcs r1, r5, lsr #14 │ │ │ │ vmin.s8 q10, , q0 │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf18f0233 │ │ │ │ - usad8 r0, r5, pc @ │ │ │ │ + usad8 r0, sp, pc @ │ │ │ │ stmdbls sp, {r0, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bcs 0x14aef4 │ │ │ │ + bcs 0x14af24 │ │ │ │ msrhi CPSR_fx, r0 │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - adccc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + sbcscc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - asrscc pc, r0, #12 @ │ │ │ │ + mvncc pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - ldccc 6, cr15, [r8], #256 @ 0x100 │ │ │ │ + stclcc 6, cr15, [r8], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrcc pc, [ip, r0, asr #12]! │ │ │ │ + strbcc pc, [ip, r0, asr #12]! @ │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ strmi r4, [r6], -r5, lsl #12 │ │ │ │ ldr r4, [r2, r6, lsl #13]! │ │ │ │ biclt r9, r1, #212992 @ 0x34000 │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + msrmi R12_fiq, r0 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf6408127 │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf6400230 │ │ │ │ - @ instruction: 0xf2c03cb8 │ │ │ │ + vqdmulh.s d19, d16, d0[6] │ │ │ │ @ instruction: 0x46080c30 │ │ │ │ strmi r4, [pc], -sp, lsl #12 │ │ │ │ strmi r4, [lr], lr, lsl #12 │ │ │ │ stmdbls sp, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ vrecps.f32 q13, q0, q15 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - bcs 0x12b218 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ + bcs 0x12b248 │ │ │ │ adcshi pc, r8, r0 │ │ │ │ - adccc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + sbcscc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - adcscc pc, r4, r0, asr #12 │ │ │ │ + rsccc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - ldccc 6, cr15, [r8], #256 @ 0x100 │ │ │ │ + stclcc 6, cr15, [r8], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - strbcc pc, [r0], r0, asr #12 @ │ │ │ │ + ldrbtcc pc, [r0], r0, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ strmi r4, [pc], -sp, lsl #12 │ │ │ │ ldrb r4, [ip, -lr, lsl #13]! │ │ │ │ - stmiacc r4!, {r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc r4, {r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r0!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bcs 0x164890 │ │ │ │ + bcs 0x1648c0 │ │ │ │ addhi pc, sl, r0 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0x46104611 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ @ instruction: 0xe7684696 │ │ │ │ subsle r2, sl, r0, lsl #20 │ │ │ │ - ldrbcc pc, [ip, #576]! @ 0x240 @ │ │ │ │ + strmi pc, [ip, #-576]! @ 0xfffffdc0 │ │ │ │ ldreq pc, [r1, #-704]! @ 0xfffffd40 │ │ │ │ - adccc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + sbcscc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - asrscc pc, r0, #12 @ │ │ │ │ + mvncc pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r4, r0, asr #12 │ │ │ │ + rsccc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - ldccc 6, cr15, [r8], #256 @ 0x100 │ │ │ │ + stclcc 6, cr15, [r8], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrcc pc, [ip, r0, asr #12]! │ │ │ │ + strbcc pc, [ip, r0, asr #12]! @ │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ - strbcc pc, [r0], r0, asr #12 @ │ │ │ │ + ldrbtcc pc, [r0], r0, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ strb r4, [r8, -lr, lsr #13] │ │ │ │ vcge.s8 d27, d0, d10 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf6400231 │ │ │ │ - vsra.s64 d19, d16, #64 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vqshl.s64 d19, d28, #0 │ │ │ │ + vqdmlsl.s , d16, d0[7] │ │ │ │ @ instruction: 0x46100730 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46964616 │ │ │ │ vaba.s8 d30, d0, d21 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf6400231 │ │ │ │ - vshr.s64 d19, d20, #64 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf6400030 │ │ │ │ - vmlsl.s , d16, d0[0] │ │ │ │ + @ instruction: 0xf2c036f0 │ │ │ │ @ instruction: 0x46110630 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46964617 │ │ │ │ vabd.s8 d30, d0, d19 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf6400231 │ │ │ │ - vsra.s64 d19, d16, #64 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vmls.f d19, d16, d0[1] │ │ │ │ + vshl.s64 , q10, #0 │ │ │ │ @ instruction: 0xf6400530 │ │ │ │ - vqshl.s64 d19, d28, #0 │ │ │ │ + vqdmlsl.s , d16, d0[7] │ │ │ │ @ instruction: 0xf6400730 │ │ │ │ - vqrdmlah.s d19, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c03ef8 │ │ │ │ @ instruction: 0x46100e30 │ │ │ │ @ instruction: 0x46164694 │ │ │ │ @ instruction: 0xf640e70b │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf6400230 │ │ │ │ - vsra.s64 d19, d16, #64 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vshr.s64 d19, d20, #64 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf6400030 │ │ │ │ - vmls.f d19, d16, d0[1] │ │ │ │ + vshl.s64 , q10, #0 │ │ │ │ @ instruction: 0xf6400530 │ │ │ │ - @ instruction: 0xf2c03cb8 │ │ │ │ + vqdmulh.s d19, d16, d0[6] │ │ │ │ @ instruction: 0xf6400c30 │ │ │ │ - vqshl.s64 d19, d28, #0 │ │ │ │ + vqdmlsl.s , d16, d0[7] │ │ │ │ @ instruction: 0xf6400730 │ │ │ │ - vmlsl.s , d16, d0[0] │ │ │ │ + @ instruction: 0xf2c036f0 │ │ │ │ @ instruction: 0xf6400630 │ │ │ │ - vqrdmlah.s d19, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c03ef8 │ │ │ │ @ instruction: 0xe6ea0e30 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - strbcc pc, [r4, #1600] @ 0x640 @ │ │ │ │ + ldrbcc pc, [r4, #1600]! @ 0x640 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - cdpcc 6, 12, cr15, cr8, cr0, {2} │ │ │ │ + cdpcc 6, 15, cr15, cr8, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0x46104611 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0xe6d84616 │ │ │ │ - adccc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + sbcscc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - adcscc pc, r4, r0, asr #12 │ │ │ │ + rsccc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - strbcc pc, [r4, #1600] @ 0x640 @ │ │ │ │ + ldrbcc pc, [r4, #1600]! @ 0x640 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - ldccc 6, cr15, [r8], #256 @ 0x100 │ │ │ │ + stclcc 6, cr15, [r8], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - strbcc pc, [r0], r0, asr #12 @ │ │ │ │ + ldrbtcc pc, [r0], r0, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - cdpcc 6, 12, cr15, cr8, cr0, {2} │ │ │ │ + cdpcc 6, 15, cr15, cr8, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ ldrt r4, [lr], pc, lsl #12 │ │ │ │ - rscscc pc, ip, #64, 4 │ │ │ │ + eormi pc, ip, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - asrscc pc, r0, #12 @ │ │ │ │ + mvncc pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r4, r0, asr #12 │ │ │ │ + rsccc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - strbcc pc, [r4, #1600] @ 0x640 @ │ │ │ │ + ldrbcc pc, [r4, #1600]! @ 0x640 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - ldrcc pc, [ip, r0, asr #12]! │ │ │ │ + strbcc pc, [ip, r0, asr #12]! @ │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ - strbcc pc, [r0], r0, asr #12 @ │ │ │ │ + ldrbtcc pc, [r0], r0, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - cdpcc 6, 12, cr15, cr8, cr0, {2} │ │ │ │ + cdpcc 6, 15, cr15, cr8, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ ssat r4, #1, r4, lsl #13 │ │ │ │ - rscscc pc, ip, r0, asr #4 │ │ │ │ + eormi pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - adccc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + sbcscc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - asrscc pc, r0, #12 @ │ │ │ │ + mvncc pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - strbcc pc, [r4, #1600] @ 0x640 @ │ │ │ │ + ldrbcc pc, [r4, #1600]! @ 0x640 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - ldccc 6, cr15, [r8], #256 @ 0x100 │ │ │ │ + stclcc 6, cr15, [r8], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrcc pc, [ip, r0, asr #12]! │ │ │ │ + strbcc pc, [ip, r0, asr #12]! @ │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ - cdpcc 6, 12, cr15, cr8, cr0, {2} │ │ │ │ + cdpcc 6, 15, cr15, cr8, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ str r4, [r2], r6, lsl #12 │ │ │ │ - adccc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + sbcscc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - strbcc pc, [r4, #1600] @ 0x640 @ │ │ │ │ + ldrbcc pc, [r4, #1600]! @ 0x640 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - ldccc 6, cr15, [r8], #256 @ 0x100 │ │ │ │ + stclcc 6, cr15, [r8], #256 @ 0x100 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - cdpcc 6, 12, cr15, cr8, cr0, {2} │ │ │ │ + cdpcc 6, 15, cr15, cr8, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ strmi r4, [pc], -r8, lsl #12 │ │ │ │ strbt r4, [lr], -lr, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec821a4 │ │ │ │ + bl 0xfec821d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stmdbmi r7, {r1, r2, r3, r7, r9, sl, lr} │ │ │ │ ldrmi r9, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff4672 │ │ │ │ andcs pc, r0, r9, lsl #27 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrshteq r7, [r5], -r0 │ │ │ │ + eorseq r7, r5, r0, lsr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrtcc pc, [ip], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ strbcc pc, [r4, -lr, asr #4]! @ │ │ │ │ @@ -289528,110 +289538,110 @@ │ │ │ │ strmi fp, [fp], r3, lsl #1 │ │ │ │ @ instruction: 0x46816834 │ │ │ │ @ instruction: 0xf04f469a │ │ │ │ cdpne 8, 6, cr0, cr5, cr0, {0} │ │ │ │ stmdbne sl, {r0, r2, r4, sl, lr} │ │ │ │ ldmdavs r1!, {r1, r2, sp, lr, pc} │ │ │ │ ldmdavs fp!, {r1, r5, r6, sl, fp, ip} │ │ │ │ - bleq 0x1a5e98 │ │ │ │ + bleq 0x1a5ec8 │ │ │ │ ldmdale r4!, {r0, r1, r3, r4, r7, r8, sl, lr} │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0432800 │ │ │ │ ldmdavs sl!, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ adcmi r4, r5, #1048576 @ 0x100000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ svclt 0x00386833 │ │ │ │ - bne 0xff9fc8e8 │ │ │ │ + bne 0xff9fc918 │ │ │ │ ldmdale r3, {r0, r1, r4, r7, r9, lr} │ │ │ │ ldrbmi r3, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf7ffa000 │ │ │ │ adcmi pc, r5, #4160 @ 0x1040 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cmnpvs ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61acf640 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addsvs pc, r4, r0, asr #12 │ │ │ │ + sbcvs pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b08 │ │ │ │ @ instruction: 0xf15a72f1 │ │ │ │ @ instruction: 0xf640ff7b │ │ │ │ - vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vaddl.s8 q11, d16, d28 │ │ │ │ - blmi 0x1ab150 │ │ │ │ + vshr.s64 q11, q6, #64 │ │ │ │ + blmi 0x1ab180 │ │ │ │ rscsvc pc, r9, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xff6ef15a │ │ │ │ - eorseq r7, r5, r0, asr #24 │ │ │ │ + eorseq r7, r5, r0, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec822a4 │ │ │ │ + bl 0xfec822d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf17e0ff8 │ │ │ │ - blx 0xfed6a87c │ │ │ │ + blx 0xfed6a8cc │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec822cc │ │ │ │ + bl 0xfec822fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xcaeef4 │ │ │ │ + blmi 0xcaef24 │ │ │ │ @ instruction: 0x460db09a │ │ │ │ @ instruction: 0xf6402206 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ + vsra.s64 q11, q10, #64 │ │ │ │ @ instruction: 0x46040130 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x17676ec │ │ │ │ + blx 0x196771c │ │ │ │ @ instruction: 0x9003b9b8 │ │ │ │ - bicvs pc, ip, r0, asr #12 │ │ │ │ + mvnsvs pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andcs r1, r5, #160, 26 @ 0x2800 │ │ │ │ @ instruction: 0xf17f4606 │ │ │ │ - stmdblt r0, {r0, r2, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, fp, r4, lsl #2 │ │ │ │ @ instruction: 0xf17e4629 │ │ │ │ - blx 0xfed6a818 │ │ │ │ + blx 0xfed6a868 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ stmibvc r2!, {r2, sp, lr, pc} │ │ │ │ - bcs 0x3399e4 │ │ │ │ + bcs 0x339a14 │ │ │ │ andcs sp, r0, r0, lsl r9 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, sl, r9, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r0, asr r2 │ │ │ │ @ instruction: 0xf17ea805 │ │ │ │ @ instruction: 0xf186ec9c │ │ │ │ - cmppcs r0, #2832 @ p-variant is OBSOLETE @ 0xb10 │ │ │ │ + cmppcs r0, #2960 @ p-variant is OBSOLETE @ 0xb90 │ │ │ │ andls r4, r1, r9, lsl r6 │ │ │ │ - sbcsvs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ + andvc pc, r4, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ andls sl, r0, #327680 @ 0x50000 │ │ │ │ @ instruction: 0xf18f2201 │ │ │ │ - stmdage r5, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf96af17f │ │ │ │ + stmdage r5, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf972f17f │ │ │ │ strmi sl, [r2], -r5, lsl #18 │ │ │ │ ldrtmi r9, [r0], -r3 │ │ │ │ - blx 0x5e7778 │ │ │ │ + blx 0x7e77a8 │ │ │ │ bicsle r2, r0, r0, lsl #16 │ │ │ │ ldmne r0!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf18fe7c2 │ │ │ │ - svclt 0x0000fec3 │ │ │ │ + svclt 0x0000fecb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r4], -pc, lsl #1 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @@ -289645,150 +289655,150 @@ │ │ │ │ vbic.i16 d16, #251 @ 0x00fb │ │ │ │ tstls r5, r3, lsl #2 │ │ │ │ orrvs pc, r0, r2, asr #7 │ │ │ │ streq pc, [fp], -r3, asr #7 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, ip, pc} │ │ │ │ adcshi pc, r4, r0 │ │ │ │ qaddls r2, r4, r6 │ │ │ │ - @ instruction: 0xffd4f187 │ │ │ │ + @ instruction: 0xffdcf187 │ │ │ │ @ instruction: 0x1e039906 │ │ │ │ vcgt.u8 d25, d0, d10 │ │ │ │ vqadd.s8 d24, d28, d4 │ │ │ │ - vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + vmull.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf04f0c2f │ │ │ │ movwcs r0, #14344 @ 0x3808 │ │ │ │ cdpeq 3, 3, cr9, cr11, cr12, {0} │ │ │ │ stmdbeq pc, {r0, r1, r2, ip, sp, lr, pc} @ │ │ │ │ - strteq pc, [r4], pc, asr #12 │ │ │ │ + ldrbeq pc, [r4], pc, asr #12 @ │ │ │ │ ldrteq pc, [r2], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf6402700 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ movwls r0, #25136 @ 0x6230 │ │ │ │ @ instruction: 0x1c07e9cd │ │ │ │ strls r9, [sp], #-521 @ 0xfffffdf7 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ movwls lr, #6605 @ 0x19cd │ │ │ │ - bls 0x37cacc │ │ │ │ + bls 0x37cafc │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ @ instruction: 0xf18f8000 │ │ │ │ - @ instruction: 0xf1bafc63 │ │ │ │ + @ instruction: 0xf1bafc6b │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - blx 0xfe63cb90 │ │ │ │ - blx 0xfed674d4 │ │ │ │ + blx 0xfe63cbc0 │ │ │ │ + blx 0xfed67504 │ │ │ │ @ instruction: 0xf7eef080 │ │ │ │ ldrtmi pc, [r2], -pc, ror #29 @ │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf18f4628 │ │ │ │ - mcrne 12, 3, pc, cr3, cr3, {2} @ │ │ │ │ + mcrne 12, 3, pc, cr3, cr11, {2} @ │ │ │ │ mvnsle r4, ip, lsl r0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldrbmi sp, [ip], -pc │ │ │ │ @ instruction: 0xf0a4fa94 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ cdp2 7, 14, cr15, cr10, cr14, {7} │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - mcrr2 1, 8, pc, r0, cr15 @ │ │ │ │ + mcrr2 1, 8, pc, r8, cr15 @ │ │ │ │ andsmi r1, ip, r3, ror #28 │ │ │ │ - blls 0x29fa44 │ │ │ │ + blls 0x29fa74 │ │ │ │ movwls r2, #8449 @ 0x2101 │ │ │ │ - blls 0x2fcb2c │ │ │ │ - subsvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + blls 0x2fcb5c │ │ │ │ + addvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf18f9b06 │ │ │ │ - @ instruction: 0xf1b8fc2f │ │ │ │ + @ instruction: 0xf1b8fc37 │ │ │ │ mcrrle 15, 0, r0, r3, cr6 │ │ │ │ tstcs r1, fp, asr #12 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ - vrshr.s64 d23, d20, #64 │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ smladxcc r1, r0, r2, r0 │ │ │ │ - stc2 1, cr15, [r2], #-572 @ 0xfffffdc4 │ │ │ │ + stc2 1, cr15, [sl], #-572 @ 0xfffffdc4 │ │ │ │ addsmi r9, pc, #10240 @ 0x2800 │ │ │ │ stcls 1, cr13, [sp], {176} @ 0xb0 │ │ │ │ svceq 0x0008f1b8 │ │ │ │ @ instruction: 0xf504d027 │ │ │ │ vmin.s8 d19, d16, d6 │ │ │ │ - @ instruction: 0xf2c034fc │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ tstcs r1, r1, lsr r4 │ │ │ │ vmax.s8 d20, d15, d24 │ │ │ │ - vqdmlal.s q11, d16, d0[3] │ │ │ │ + vrsra.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf8d6032e │ │ │ │ - bcs 0x135274 │ │ │ │ + bcs 0x1352a4 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - vmlal.s , d16, d0[2] │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf18f0230 │ │ │ │ - tstpcs r1, r3, lsl #24 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf6404628 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + tstpcs r1, fp, lsl #24 @ p-variant is OBSOLETE │ │ │ │ + vmax.s8 d20, d1, d24 │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf18f0230 │ │ │ │ - @ instruction: 0xf640fbfb │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf241fc03 │ │ │ │ + vsubl.s8 q8, d0, d20 │ │ │ │ tstcs r1, r0, lsr r2 │ │ │ │ @ instruction: 0xf18f4628 │ │ │ │ - strdcs pc, [r0], -r3 │ │ │ │ + strdcs pc, [r0], -fp │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r1, fp, lsl #22 │ │ │ │ strtmi r9, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6409b0c │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf18f0230 │ │ │ │ - sbfx pc, sp, #23, #16 │ │ │ │ + str pc, [pc, r5, ror #23]! │ │ │ │ ldrle r0, [r4, #-1681] @ 0xfffff96f │ │ │ │ movwmi pc, #25543 @ 0x63c7 @ │ │ │ │ movwls r2, #20564 @ 0x5054 │ │ │ │ ldrle r0, [r8, #-1427]! @ 0xfffffa6d │ │ │ │ - @ instruction: 0xff1af187 │ │ │ │ + @ instruction: 0xff22f187 │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ movwcs sp, #15795 @ 0x3db3 │ │ │ │ - stclvs 6, cr15, [r0], #256 @ 0x100 │ │ │ │ + ldcvc 6, cr15, [r0], {64} @ 0x40 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ - b 0x1225088 │ │ │ │ + b 0x12250b8 │ │ │ │ vsubw.u8 , q1, d0 │ │ │ │ movwls r0, #45504 @ 0xb1c0 │ │ │ │ @ instruction: 0xf3c2b991 │ │ │ │ - bllt 0xfe177a84 │ │ │ │ + bllt 0xfe177ab4 │ │ │ │ @ instruction: 0xf1872054 │ │ │ │ - cdpne 15, 0, cr15, cr3, cr1, {0} │ │ │ │ + cdpne 15, 0, cr15, cr3, cr9, {0} │ │ │ │ ldcle 3, cr9, [sl, #40] @ 0x28 │ │ │ │ @ instruction: 0xf6402307 │ │ │ │ - vqdmulh.s d22, d16, d0[6] │ │ │ │ + vmov.i32 d23, #2303 @ 0x000008ff │ │ │ │ tstcs r1, r0, lsr ip │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ str r9, [ip, -ip, lsl #6]! │ │ │ │ qaddls r2, r4, r6 │ │ │ │ - cdp2 1, 15, cr15, cr0, cr7, {4} │ │ │ │ + cdp2 1, 15, cr15, cr8, cr7, {4} │ │ │ │ @ instruction: 0x1e039906 │ │ │ │ stcle 3, cr9, [r8, #40] @ 0x28 │ │ │ │ @ instruction: 0xf6402307 │ │ │ │ - @ instruction: 0xf2c06cf8 │ │ │ │ + vmull.s8 , d0, d24 │ │ │ │ @ instruction: 0xf04f0c30 │ │ │ │ movwls r0, #51206 @ 0xc806 │ │ │ │ @ instruction: 0xf187e71b │ │ │ │ - cdpne 14, 0, cr15, cr3, cr1, {7} │ │ │ │ + cdpne 14, 0, cr15, cr3, cr9, {7} │ │ │ │ @ instruction: 0xf77f930a │ │ │ │ movwcs sl, #16250 @ 0x3f7a │ │ │ │ - ldclvs 6, cr15, [r8], {64} @ 0x40 │ │ │ │ + stcvc 6, cr15, [r8], {64} @ 0x40 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ subscs lr, r4, fp, lsl #14 │ │ │ │ @ instruction: 0xf1879106 │ │ │ │ - stmdbls r6, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r6, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ svcge 0x0067f77f │ │ │ │ @ instruction: 0xf6402307 │ │ │ │ - @ instruction: 0xf2c06cf0 │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ @ instruction: 0xf04f0c30 │ │ │ │ movwls r0, #51205 @ 0xc805 │ │ │ │ svclt 0x0000e6f9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -289799,60 +289809,60 @@ │ │ │ │ vstmdble r1!, {d2-d1} │ │ │ │ strcs r4, [r0, #-1672] @ 0xfffff978 │ │ │ │ @ instruction: 0xf8d7e003 │ │ │ │ adcmi r3, fp, #24, 8 @ 0x18000000 │ │ │ │ @ instruction: 0xf8d7dd1a │ │ │ │ @ instruction: 0xf8533420 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ - @ instruction: 0xf17e4630 │ │ │ │ - mcrrne 15, 15, pc, r4, cr11 @ │ │ │ │ + @ instruction: 0xf17f4630 │ │ │ │ + mcrrne 8, 0, pc, r4, cr3 @ │ │ │ │ @ instruction: 0x46224631 │ │ │ │ @ instruction: 0xf18a4640 │ │ │ │ - adcmi pc, r0, #3776 @ 0xec0 │ │ │ │ + adcmi pc, r0, #4288 @ 0x10c0 │ │ │ │ @ instruction: 0xf04fd0eb │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8268c │ │ │ │ + bl 0xfec826bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [lr], -r8 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addcs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d22001 │ │ │ │ ldmib r2, {r3, r6, r7, sp}^ │ │ │ │ strtmi r1, [r2], -sp, lsl #8 │ │ │ │ - blx 0xfeae74f0 │ │ │ │ + blx 0xfeae7520 │ │ │ │ @ instruction: 0x4605b198 │ │ │ │ and fp, r9, ip, lsl r9 │ │ │ │ - bne 0xa3c4d0 │ │ │ │ + bne 0xa3c500 │ │ │ │ strtmi sp, [r2], -r6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2 1, cr15, [r4, #-552] @ 0xfffffdd8 │ │ │ │ + stc2 1, cr15, [ip, #-552] @ 0xfffffdd8 │ │ │ │ ldclle 8, cr2, [r5] │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf18a9100 │ │ │ │ - andcs pc, r0, r9, lsl #17 │ │ │ │ + mulcs r0, r1, r8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf64e681b │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ eorscs r0, r8, #-2147483637 @ 0x8000000b │ │ │ │ svclt 0x00004718 │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ andcs r2, r0, r0, lsr #32 │ │ │ │ @@ -289872,298 +289882,298 @@ │ │ │ │ ldmdavs fp, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f600b │ │ │ │ strtmi r0, [r8], -r0, lsl #6 │ │ │ │ ldmdavc r4, {r8, sp} │ │ │ │ stc2 1, cr15, [r6], {94} @ 0x5e │ │ │ │ cmplt r8, r6, lsl #12 │ │ │ │ @ instruction: 0xf6402206 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ + vsra.s64 q11, q10, #64 │ │ │ │ @ instruction: 0xf17f0130 │ │ │ │ - stmdacs r0, {r0, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r5], -r8, lsl #30 │ │ │ │ - msreq R8_usr, r1 │ │ │ │ + cmppeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ orrslt pc, r8, #10048 @ 0x2740 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ ldmdavs fp, {r2, r3, r4, r8, r9, ip, sp} │ │ │ │ svceq 0x0006f013 │ │ │ │ adchi pc, fp, r0, asr #32 │ │ │ │ msrcc SPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stccs 8, cr6, [r0], {25} │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ tstcc r8, #69206016 @ 0x4200000 │ │ │ │ ldmdavs fp, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf964f18a │ │ │ │ + @ instruction: 0xf96cf18a │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ ldc2 1, cr15, [sl], #-80 @ 0xffffffb0 │ │ │ │ orrpl pc, r0, sp, lsl #10 │ │ │ │ tstcc r4, lr, asr #22 │ │ │ │ stmdavs fp, {r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288093 │ │ │ │ stcpl 5, cr15, [r0, #52] @ 0x34 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - tstpeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ and r4, r2, r2, asr #24 │ │ │ │ svcne 0x000cf854 │ │ │ │ stmiavs r3!, {r0, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ rscsle r2, r7, r0, lsl #16 │ │ │ │ tstlt fp, #2293760 @ 0x230000 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xde7c18 │ │ │ │ + b 0xde7c48 │ │ │ │ vrhadd.s8 d18, d1, d0 │ │ │ │ - vaddl.s8 q8, d0, d20 │ │ │ │ + vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf18e0030 │ │ │ │ - @ instruction: 0x1e05f9e3 │ │ │ │ + @ instruction: 0x1e05f9eb │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ eorsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf8acf152 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ ldmdavs sl, {r0, r2, r5, r9, sl, lr} │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blx 0xc67c74 │ │ │ │ + blx 0xe67ca4 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xe7b0601a │ │ │ │ streq pc, [r1, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf152e7ad │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1a82b26 │ │ │ │ - eorseq pc, r0, r1, asr #4 │ │ │ │ + rsbeq pc, r0, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf8daf15f │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r8, #268435460 @ 0x10000004 │ │ │ │ + subeq pc, r8, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ ldrmi r4, [r9], -r2, lsl #12 │ │ │ │ stmdage r5, {r0, r9, ip, pc} │ │ │ │ vhsub.s8 d18, d1, d1 │ │ │ │ - vbic.i32 d16, #524288 @ 0x00080000 │ │ │ │ + vmls.f d16, d0, d0[6] │ │ │ │ strls r0, [r0, #-1328] @ 0xfffffad0 │ │ │ │ - blx 0xff4e7cde │ │ │ │ + blx 0xff6e7d0e │ │ │ │ @ instruction: 0xf18ba805 │ │ │ │ - mcrne 15, 0, pc, cr5, cr9, {1} @ │ │ │ │ + cdpne 15, 0, cr15, cr5, cr1, {2} │ │ │ │ stmdage r5, {r0, r3, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0xff767cd8 │ │ │ │ + blx 0xff967d08 │ │ │ │ @ instruction: 0x9000e7bf │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf1894628 │ │ │ │ - @ instruction: 0xe77eff97 │ │ │ │ + @ instruction: 0xe77eff9f │ │ │ │ @ instruction: 0x460b4812 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [r8], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r9, {fp, sp, lr} │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrpl pc, r1, sp, lsl #10 │ │ │ │ @ instruction: 0xf5003118 │ │ │ │ andscc r5, r8, sp │ │ │ │ stmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc], r0 │ │ │ │ @ instruction: 0xf75371a1 │ │ │ │ - @ instruction: 0x4605ed3a │ │ │ │ + strmi lr, [r5], -r2, lsr #26 │ │ │ │ @ instruction: 0xf152e765 │ │ │ │ @ instruction: 0xf04ff853 │ │ │ │ @ instruction: 0x232835ff │ │ │ │ ldrb r6, [lr, -r3] │ │ │ │ - stc2 1, cr15, [r6], {143} @ 0x8f │ │ │ │ + stc2 1, cr15, [lr], {143} @ 0x8f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r7, r5, r4, asr ip │ │ │ │ - rsbseq r4, pc, sl, lsl r7 @ │ │ │ │ - @ instruction: 0x71a4f64e │ │ │ │ + eorseq r7, r5, r4, lsl #25 │ │ │ │ + rsbseq r4, pc, sl, ror #13 │ │ │ │ + bicsvc pc, r4, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0362238 │ │ │ │ svclt 0x0000ba99 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec82928 │ │ │ │ + bl 0xfec82958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0xff58f03d │ │ │ │ - @ instruction: 0xffc4f721 │ │ │ │ + @ instruction: 0xffacf721 │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ rsccs r2, r0, r0, ror pc │ │ │ │ ldrbtmi r6, [fp], #-2085 @ 0xfffff7db │ │ │ │ @ instruction: 0xf5a5681b │ │ │ │ @ instruction: 0xf5a55108 │ │ │ │ ldmdbcc r0, {r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d650d1 │ │ │ │ @ instruction: 0xf18c7080 │ │ │ │ - strmi pc, [r3], -sp, asr #16 │ │ │ │ + @ instruction: 0x4603f855 │ │ │ │ ldrtmi r6, [r8], -r3, ror #10 │ │ │ │ mrc2 7, 1, pc, cr12, cr1, {7} │ │ │ │ ldmiblt r1!, {r0, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ - bllt 0xd86ef0 │ │ │ │ + bllt 0xd86f20 │ │ │ │ cmpeq ip, r6, asr r9 │ │ │ │ stc2 0, cr15, [lr], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf1042200 │ │ │ │ andcs r0, r2, r0, ror #2 │ │ │ │ @ instruction: 0xf9fef15e │ │ │ │ @ instruction: 0xf1761d20 │ │ │ │ @ instruction: 0xf104f915 │ │ │ │ @ instruction: 0xf1720020 │ │ │ │ stcne 15, cr15, [r0, #-604]! @ 0xfffffda4 │ │ │ │ mrc2 1, 6, pc, cr2, cr6, {3} │ │ │ │ @ instruction: 0xf176480f │ │ │ │ stmdami lr, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ mcr2 1, 6, pc, cr12, cr6, {3} @ │ │ │ │ @ instruction: 0xf76e4628 │ │ │ │ - movwcs pc, #3775 @ 0xebf @ │ │ │ │ + movwcs pc, #3751 @ 0xea7 @ │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf926f010 │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, ror #26 │ │ │ │ movwcs lr, #2006 @ 0x7d6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf91cf010 │ │ │ │ sbcsle r2, r1, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, ror #26 │ │ │ │ svclt 0x0000e7ce │ │ │ │ - rsbseq r4, pc, r2, lsr #13 │ │ │ │ + rsbseq r4, pc, r2, ror r6 @ │ │ │ │ addseq pc, r6, #104, 18 @ 0x1a0000 │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ tstcs r1, r0, ror pc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ tstcs r0, r4, asr r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq r4, pc, r4, lsl #12 │ │ │ │ + ldrsbteq r4, [pc], #-84 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec82a08 │ │ │ │ + bl 0xfec82a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ - blmi 0x1abcd8 │ │ │ │ + vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + blmi 0x1abd08 │ │ │ │ mulls r0, r1, r2 │ │ │ │ stc2l 1, cr15, [ip, #136]! @ 0x88 │ │ │ │ - eorseq r7, r5, r8, lsr #25 │ │ │ │ + ldrsbteq r7, [r5], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec82a30 │ │ │ │ + bl 0xfec82a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1510ff8 │ │ │ │ stmdavs r0, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ movwcs r4, #576 @ 0x240 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec82a58 │ │ │ │ + bl 0xfec82a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {1} │ │ │ │ ssub16mi lr, r4, r0 │ │ │ │ ldrbtmi r4, [ip], #1538 @ 0x602 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ strmi fp, [fp], -r2, lsl #1 │ │ │ │ @ instruction: 0xf85e2108 │ │ │ │ @ instruction: 0xf8d0000c │ │ │ │ @ instruction: 0x91010290 │ │ │ │ @ instruction: 0xf50021b1 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf7533018 │ │ │ │ - andlt lr, r2, sl, ror #24 │ │ │ │ + andlt lr, r2, r2, asr ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rsbseq r4, pc, sl, ror r5 @ │ │ │ │ + rsbseq r4, pc, sl, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec82aa8 │ │ │ │ + bl 0xfec82ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8d09302 │ │ │ │ smlabbls r3, r0, r2, r3 │ │ │ │ @ instruction: 0xf88d9301 │ │ │ │ - blmi 0x773908 │ │ │ │ + blmi 0x773938 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8e2f7f2 │ │ │ │ @ instruction: 0xf854f044 │ │ │ │ mvnlt r9, r2 │ │ │ │ @ instruction: 0xf64aa801 │ │ │ │ - vmla.f d23, d16, d1[3] │ │ │ │ + vsra.s64 , , #64 │ │ │ │ @ instruction: 0xf74b0112 │ │ │ │ - stmdals r2, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf970f044 │ │ │ │ @ instruction: 0xf8e8f7f2 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r1, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r1, {r8, sl, fp, ip, sp, pc} │ │ │ │ - orrsvc pc, r9, sl, asr #12 │ │ │ │ + bicvc pc, r9, sl, asr #12 │ │ │ │ tstpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [r8, #-300] @ 0xfffffed4 │ │ │ │ + stc2l 7, cr15, [r0, #-300] @ 0xfffffed4 │ │ │ │ @ instruction: 0xf18fe7e4 │ │ │ │ - svclt 0x0000faf3 │ │ │ │ + svclt 0x0000fafb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec82b38 │ │ │ │ + bl 0xfec82b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xffaef7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec82b60 │ │ │ │ + bl 0xfec82b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf90af18f │ │ │ │ + @ instruction: 0xf912f18f │ │ │ │ msrcc SPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - subeq pc, ip, #268435460 @ 0x10000004 │ │ │ │ + rsbseq pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf18f681b │ │ │ │ - @ instruction: 0xf5a5f8fd │ │ │ │ + @ instruction: 0xf5a5f905 │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r9, sp} │ │ │ │ - blx 0xff069530 │ │ │ │ + blx 0xfea69560 │ │ │ │ @ instruction: 0xf16e4620 │ │ │ │ andcs pc, r0, #35840 @ 0x8c00 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e77a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec82bb4 │ │ │ │ + bl 0xfec82be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec82bdc │ │ │ │ + bl 0xfec82c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe0 │ │ │ │ addlt r5, r3, r8, lsl #6 │ │ │ │ strmi r2, [lr], -r0 │ │ │ │ @ instruction: 0xf8d32500 │ │ │ │ @ instruction: 0xf11d7280 │ │ │ │ strmi pc, [r4], -r5, asr #26 │ │ │ │ @@ -290177,92 +290187,92 @@ │ │ │ │ @ instruction: 0x1717a817 │ │ │ │ ldccc 7, cr1, [r7], {23} │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ stccs 0, cr0, [fp, #-180]! @ 0xffffff4c │ │ │ │ - cmnpeq ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x01acf241 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorcs fp, r0, #20, 30 @ 0x50 │ │ │ │ strtmi r2, [r0], -sl, lsl #4 │ │ │ │ stc2l 1, cr15, [r6], #-120 @ 0xffffff88 │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf18a4630 │ │ │ │ - stmdavs r3!, {r0, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0404298 │ │ │ │ strcc r8, [r1, #-138] @ 0xffffff76 │ │ │ │ strcs lr, [r0, #-1998] @ 0xfffff832 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ strtmi r8, [r5], -r6, lsl #1 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 │ │ │ │ @ instruction: 0x462069da │ │ │ │ - teqpeq r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 100), lr │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ mcrr2 1, 1, pc, r2, cr14 @ │ │ │ │ @ instruction: 0xf186e7da │ │ │ │ - @ instruction: 0x4602fa19 │ │ │ │ - teqpeq r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r2], -r1, lsr #20 │ │ │ │ + msreq (UNDEF: 100), lr │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf11e4620 │ │ │ │ @ instruction: 0xe7cffc37 │ │ │ │ vmax.s8 d20, d1, d16 │ │ │ │ - vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q8, q8, d16 │ │ │ │ @ instruction: 0xf11d0130 │ │ │ │ @ instruction: 0xe7c7fc5f │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ - msrmi R12_usr, r9 │ │ │ │ + cmppmi r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf11c6818 │ │ │ │ mcrrne 12, 4, pc, r2, cr11 @ │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ vmax.s8 d20, d1, d16 │ │ │ │ - vmla.f d16, d0, d0[5] │ │ │ │ + vsra.s64 d16, d4, #64 │ │ │ │ @ instruction: 0xf11e0130 │ │ │ │ @ instruction: 0xe7b1fc19 │ │ │ │ - @ instruction: 0xf9e8f186 │ │ │ │ + @ instruction: 0xf9f0f186 │ │ │ │ @ instruction: 0xf03de7d5 │ │ │ │ stmvs r3, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ addvs r1, r2, sl, asr ip │ │ │ │ suble r2, sl, r0, lsl #22 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ - blcs 0x145b6c │ │ │ │ + blcs 0x145b9c │ │ │ │ andcs sp, r0, #89 @ 0x59 │ │ │ │ @ instruction: 0xf8d33201 │ │ │ │ - blcs 0x1384dc │ │ │ │ + blcs 0x13850c │ │ │ │ andls sp, r1, #-2147483586 @ 0x8000003e │ │ │ │ ldc2 0, cr15, [r8], #-244 @ 0xffffff0c │ │ │ │ - bls 0x185d24 │ │ │ │ + bls 0x185d54 │ │ │ │ suble r2, lr, r0, lsl #22 │ │ │ │ addvs r3, r3, r1, lsl #22 │ │ │ │ @ instruction: 0xd1ac2b00 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r1, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ stmdbcs r0, {r0, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ andls sp, r1, #163 @ 0xa3 │ │ │ │ @ instruction: 0xf64f7103 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf0372096 │ │ │ │ - bls 0x1a9f3c │ │ │ │ + bls 0x1a9f6c │ │ │ │ @ instruction: 0xf186e799 │ │ │ │ - str pc, [r0, fp, lsr #19]! │ │ │ │ + @ instruction: 0xe7a0f9b3 │ │ │ │ movwpl pc, #54535 @ 0xd507 @ │ │ │ │ teqcc r0, #32, 12 @ 0x2000000 │ │ │ │ - cmnpeq r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x01a4f241 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ movwcs lr, #10579 @ 0x2953 │ │ │ │ - blx 0xff667fe2 │ │ │ │ + blx 0xff668012 │ │ │ │ @ instruction: 0xf04fe76c │ │ │ │ strdcs r3, [r1, -pc] │ │ │ │ @ instruction: 0xf11d4620 │ │ │ │ strtmi pc, [r8], -pc, asr #20 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -290270,66 +290280,66 @@ │ │ │ │ @ instruction: 0xf643bdf0 │ │ │ │ vqdmlal.s , d0, d0[3] │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ sbfx r8, fp, #30, #12 │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ vmax.s8 d20, d1, d16 │ │ │ │ - vmla.f d16, d0, d0[5] │ │ │ │ + vsra.s64 d16, d4, #64 │ │ │ │ @ instruction: 0xf8d30130 │ │ │ │ ldmdavs sl, {r5, sl, ip, sp} │ │ │ │ - blx 0xfece802e │ │ │ │ + blx 0xfece805e │ │ │ │ ldrmi lr, [sl], -r6, asr #14 │ │ │ │ @ instruction: 0xf640e7a9 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vmla.f d22, d16, d0[6] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ - blmi 0x1abc88 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ + blmi 0x1abcb8 │ │ │ │ @ instruction: 0xf15a2265 │ │ │ │ svclt 0x0000f9d1 │ │ │ │ - ldrhteq r7, [r5], -r8 │ │ │ │ + eorseq r7, r5, r8, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 3, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [sl], r9, ror #1 │ │ │ │ strmi r4, [sp], -r7, asr #23 │ │ │ │ ldrmi r4, [r1], r7, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r1, r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9367 │ │ │ │ @ instruction: 0xf17d0300 │ │ │ │ @ instruction: 0xf415ef40 │ │ │ │ suble r4, r3, r0, lsl #9 │ │ │ │ - ldrbtvs pc, [pc], #1611 @ 0x12bc10 @ │ │ │ │ - ldrtvc pc, [pc], #1735 @ 0x12bc14 @ │ │ │ │ + ldrbtvs pc, [pc], #1611 @ 0x12bc40 @ │ │ │ │ + ldrtvc pc, [pc], #1735 @ 0x12bc44 @ │ │ │ │ @ instruction: 0xf64e402c │ │ │ │ @ instruction: 0xf6c773ff │ │ │ │ eormi r6, r3, r7, lsl #7 │ │ │ │ @ instruction: 0xf0402b11 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :256], r7 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ cmnphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf876f7f4 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ msrhi SPSR_fsc, r0, asr #32 │ │ │ │ - blx 0x1369c0a │ │ │ │ - cdp2 1, 11, cr15, cr2, cr5, {4} │ │ │ │ + blx 0x1369c3a │ │ │ │ + cdp2 1, 11, cr15, cr10, cr5, {4} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ sbcshi pc, r2, r0 │ │ │ │ @ instruction: 0xf10004e3 │ │ │ │ @ instruction: 0xf5a78139 │ │ │ │ strtmi r5, [r8], -r0, lsl #12 │ │ │ │ - blx 0x17e9c26 │ │ │ │ + blx 0x17e9c56 │ │ │ │ strvc pc, [r4], -r6, lsr #11 │ │ │ │ ldrdcc pc, [r0], r6 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfeb0c1e4 │ │ │ │ - blls 0x1b05cdc │ │ │ │ + blmi 0xfeb0c214 │ │ │ │ + blls 0x1b05d0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288153 │ │ │ │ tstcs r0, r9, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -290354,15 +290364,15 @@ │ │ │ │ movwls r3, #15120 @ 0x3b10 │ │ │ │ @ instruction: 0xf862f114 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ stmmi sl, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 1, 3, pc, cr2, cr5, {3} @ │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7424100 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, lr, r0 │ │ │ │ @ instruction: 0xf7f14638 │ │ │ │ strmi pc, [r7], -pc, ror #23 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf8c0d001 │ │ │ │ @ instruction: 0xf5a79034 │ │ │ │ andcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @@ -290371,15 +290381,15 @@ │ │ │ │ addcs r5, r0, #9 │ │ │ │ addmi pc, r0, #12779520 @ 0xc30000 │ │ │ │ andscc r3, r4, r4, lsl r1 │ │ │ │ ldrdcc pc, [ip], #139 @ 0x8b │ │ │ │ sbccc pc, ip, r4, asr #17 │ │ │ │ ldrdcc pc, [r8], #139 @ 0x8b │ │ │ │ sbccc pc, r8, r4, asr #17 │ │ │ │ - b 0x9698cc │ │ │ │ + b 0x3698fc │ │ │ │ svclt 0x004402aa │ │ │ │ @ instruction: 0xf8c49b73 │ │ │ │ @ instruction: 0x032b30b4 │ │ │ │ addshi pc, fp, r0, lsl #2 │ │ │ │ smlattcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17da82e │ │ │ │ @ instruction: 0x2100ee98 │ │ │ │ @@ -290400,38 +290410,38 @@ │ │ │ │ @ instruction: 0xf04fa805 │ │ │ │ @ instruction: 0xf17235ff │ │ │ │ stmdage lr, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff48f15d │ │ │ │ stmdbge lr, {r1, r2, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf15d2000 │ │ │ │ @ instruction: 0xf042fee9 │ │ │ │ - blge 0xcea12c │ │ │ │ + blge 0xcea15c │ │ │ │ cmpeq ip, r6, asr #18 │ │ │ │ - andsvc pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + subvc pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ stmdage r2, {r0, r2, r8, fp, sp, pc}^ │ │ │ │ ldc2 1, cr15, [sl, #460]! @ 0x1cc │ │ │ │ andcs sl, r0, #1146880 @ 0x118000 │ │ │ │ andcs r4, r2, r4, lsl #12 │ │ │ │ mrc2 1, 6, pc, cr6, cr13, {2} │ │ │ │ @ instruction: 0xf172a805 │ │ │ │ stccs 12, cr15, [r0], {47} @ 0x2f │ │ │ │ stmdage pc!, {r0, r2, r3, r6, ip, lr, pc} @ │ │ │ │ - blx 0xfec683ba │ │ │ │ + blx 0xfec683ea │ │ │ │ @ instruction: 0xf172a836 │ │ │ │ stmdage pc!, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ - blx 0x1ae83c0 │ │ │ │ + blx 0x1ae83f0 │ │ │ │ @ instruction: 0xf1764848 │ │ │ │ ldr pc, [ip, -r3, lsr #23]! │ │ │ │ stmne r0, {r2, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf8c7d001 │ │ │ │ @ instruction: 0x26009034 │ │ │ │ @ instruction: 0x4630603e │ │ │ │ - blx 0xfe269dd0 │ │ │ │ + blx 0xfe269e00 │ │ │ │ ldrle r0, [r4], #-480 @ 0xfffffe20 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf5a7d121 │ │ │ │ @ instruction: 0x03215600 │ │ │ │ ldrdcc pc, [r0], r6 │ │ │ │ adceq sp, r2, #1157627904 @ 0x45000000 │ │ │ │ svcge 0x001cf57f │ │ │ │ @@ -290441,48 +290451,48 @@ │ │ │ │ streq pc, [r0], #1060 @ 0x424 │ │ │ │ ldrtmi lr, [r3], -sp, ror #13 │ │ │ │ andcs r9, r4, #1884160 @ 0x1cc000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @ instruction: 0x4606fddb │ │ │ │ rscle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf18b20e0 │ │ │ │ - ldrsbtvs pc, [r0], -r1 @ │ │ │ │ + ldrsbtvs pc, [r0], -r9 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #221 @ 0xdd │ │ │ │ andcs r4, r4, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ strmi pc, [r6], -fp, asr #27 │ │ │ │ sbcsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf18b20e0 │ │ │ │ - eorsvs pc, r0, r1, asr #25 │ │ │ │ + eorsvs pc, r0, r9, asr #25 │ │ │ │ stmdbge pc!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf173a836 │ │ │ │ stclls 8, cr15, [r3, #-636] @ 0xfffffd84 │ │ │ │ ldrtmi lr, [r8], -fp, lsr #15 │ │ │ │ - cdp2 7, 4, cr15, cr10, cr1, {3} │ │ │ │ + cdp2 7, 3, cr15, cr2, cr1, {3} │ │ │ │ biclt r2, r8, #0, 6 │ │ │ │ ldrbcc pc, [r4, #-2247] @ 0xfffff739 @ │ │ │ │ @ instruction: 0xf8c79b72 │ │ │ │ @ instruction: 0xe7593550 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7424640 │ │ │ │ - strbmi pc, [r0], -pc, ror #20 @ │ │ │ │ - @ instruction: 0xf936f748 │ │ │ │ + @ instruction: 0x4640fa57 │ │ │ │ + @ instruction: 0xf91ef748 │ │ │ │ ldrtmi lr, [r8], -r6, lsr #14 │ │ │ │ @ instruction: 0xf7619303 │ │ │ │ - blls 0x22b784 │ │ │ │ + blls 0x22b754 │ │ │ │ bicslt r2, r8, r0, lsl #4 │ │ │ │ ldrbcs pc, [r4, #-2247] @ 0xfffff739 @ │ │ │ │ @ instruction: 0xf8c79a72 │ │ │ │ sbfx r2, r0, #10, #13 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ sbcsvc pc, r9, pc, asr #8 │ │ │ │ - ldc2 1, cr15, [r0], {139} @ 0x8b │ │ │ │ - blle 0x1b36e8 │ │ │ │ + ldc2 1, cr15, [r8], {139} @ 0x8b │ │ │ │ + blle 0x1b3718 │ │ │ │ @ instruction: 0xf0344626 │ │ │ │ movwcs pc, #3791 @ 0xecf @ │ │ │ │ andcs r4, r4, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ stmdacs r0, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr3, cr15, {1} │ │ │ │ ldrt r6, [r0], r6 │ │ │ │ @@ -290494,26 +290504,26 @@ │ │ │ │ @ instruction: 0xe71f3558 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq pc, r6, #104, 18 @ 0x1a0000 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ vst1.32 {d30-d32}, [pc :128], r9 │ │ │ │ @ instruction: 0xf6cf457e │ │ │ │ @ instruction: 0xe6a475ff │ │ │ │ - @ instruction: 0xfff4f18e │ │ │ │ - addeq pc, r0, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0xfffcf18e │ │ │ │ + adcseq pc, r0, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - cmnpvs ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61acf640 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1222267 │ │ │ │ svclt 0x0000fa5b │ │ │ │ - eorseq r7, r5, r8, asr #25 │ │ │ │ + ldrshteq r7, [r5], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec83154 │ │ │ │ + bl 0xfec83184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ biclt pc, r8, r9, asr #26 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ @@ -290531,23 +290541,23 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec831bc │ │ │ │ + bl 0xfec831ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr4, cr0, {7} │ │ │ │ svclt 0x00b8b082 │ │ │ │ - blle 0xb34bcc │ │ │ │ + blle 0xb34bfc │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ eorscs r6, r8, #1245184 @ 0x130000 │ │ │ │ - @ instruction: 0x71a4f64e │ │ │ │ + bicsvc pc, r4, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ svclt 0x00284294 │ │ │ │ @@ -290555,22 +290565,22 @@ │ │ │ │ eorcc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8526812 │ │ │ │ tstlt r3, r4, lsr #32 │ │ │ │ vtst.8 d22, d14, d11 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ movwls r2, #4246 @ 0x1096 │ │ │ │ - blx 0x1fea01a │ │ │ │ + blx 0x1fea04a │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec83238 │ │ │ │ + bl 0xfec83268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x46012210 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ movwlt pc, #36055 @ 0x8cd7 @ │ │ │ │ andcc lr, r0, #212, 18 @ 0x350000 │ │ │ │ @@ -290597,19 +290607,19 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ @ instruction: 0x461e4691 │ │ │ │ - blle 0x16338d8 │ │ │ │ + blle 0x1633908 │ │ │ │ ldrbcc pc, [ip], #-1603 @ 0xfffff9bd @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ eorscs r6, r8, #2293760 @ 0x230000 │ │ │ │ - @ instruction: 0x71a4f64e │ │ │ │ + bicsvc pc, r4, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ eorsle r4, r8, #1342177289 @ 0x50000009 │ │ │ │ @@ -290617,22 +290627,22 @@ │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ ldmvs r2, {r1, r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ movwls r9, #513 @ 0x201 │ │ │ │ - blx 0xea110 │ │ │ │ + blx 0xea140 │ │ │ │ cmplt r2, #4096 @ 0x1000 │ │ │ │ eorscs r6, r8, #36, 16 @ 0x240000 │ │ │ │ - @ instruction: 0x71a4f64e │ │ │ │ + bicsvc pc, r4, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - blls 0x13dfb0 │ │ │ │ + blls 0x13dfe0 │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], #-3880 @ 0xfffff0d8 │ │ │ │ @ instruction: 0xf8d8d205 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ tstlt r4, r5, lsr #32 │ │ │ │ vadd.i8 d22, d30, d20 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @@ -290647,86 +290657,86 @@ │ │ │ │ movwcs pc, #6865 @ 0x1ad1 @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ @ instruction: 0xf00f4618 │ │ │ │ teqplt r0, #16640 @ p-variant is OBSOLETE @ 0x4100 │ │ │ │ stccs 8, cr8, [r1], {4} │ │ │ │ @ instruction: 0x4601d010 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - svc 0x00f8f6e3 │ │ │ │ + svc 0x00e0f6e3 │ │ │ │ andcs r8, r0, ip, lsr r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0x1c33b74 │ │ │ │ + blcs 0x1c33ba4 │ │ │ │ stclpl 8, cr13, [r3], {4} │ │ │ │ stcpl 1, cr11, [r3, #76] @ 0x4c │ │ │ │ strcc fp, [r1], -r3, lsl #18 │ │ │ │ ldrtmi r2, [r2], -lr, ror #28 │ │ │ │ svclt 0x00284601 │ │ │ │ ldrtmi r2, [r8], -lr, ror #4 │ │ │ │ - svc 0x00dcf6e3 │ │ │ │ + svc 0x00c4f6e3 │ │ │ │ eorshi r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf06fe7e1 │ │ │ │ ldrb r0, [pc, sp] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec833d8 │ │ │ │ + bl 0xfec83408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmdals r6, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f39203 │ │ │ │ ldmdbmi r1, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r6, [r9], #-2147 @ 0xfffff79d │ │ │ │ - bls 0x20621c │ │ │ │ + bls 0x20624c │ │ │ │ andgt pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8dc2136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, ip, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - mcrrne 15, 10, lr, r3, cr10 │ │ │ │ + mcrrne 15, 9, lr, r3, cr2 │ │ │ │ @ instruction: 0xf151d105 │ │ │ │ stmdavs r0, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff8cf7fd │ │ │ │ andlt r4, r4, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrshteq r3, [pc], #-178 │ │ │ │ + rsbseq r3, pc, r2, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8343c │ │ │ │ + bl 0xfec8346c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054914 │ │ │ │ andscs r4, r3, #20, 12 @ 0x1400000 │ │ │ │ @ instruction: 0xf00f9806 │ │ │ │ ldmdbmi r2, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r6, [r9], #-2155 @ 0xfffff795 │ │ │ │ strtmi r6, [r2], -r9, lsl #16 │ │ │ │ andgt pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8dc2136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, ip, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - mcrrne 15, 7, lr, r3, cr6 │ │ │ │ + mcrrne 15, 5, lr, r3, cr14 │ │ │ │ @ instruction: 0xf151d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff58f7fd │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrsbteq r7, [r5], -r0 │ │ │ │ - rsbseq r3, pc, sl, lsl #23 │ │ │ │ + eorseq r7, r5, r0, lsl #26 │ │ │ │ + rsbseq r3, pc, sl, asr fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec834a8 │ │ │ │ + bl 0xfec834d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fd0 │ │ │ │ vmls.i d16, d16, d0[6] │ │ │ │ umulllt r2, r9, r6, r4 │ │ │ │ stmdbmi r8!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x0098f8d4 │ │ │ │ movwls r9, #19212 @ 0x4b0c │ │ │ │ @@ -290741,41 +290751,41 @@ │ │ │ │ andscc r6, r4, fp, ror #16 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r4!, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - mcrrne 15, 3, lr, r3, cr0 │ │ │ │ + mcrrne 15, 1, lr, r3, cr8 │ │ │ │ @ instruction: 0xf151d105 │ │ │ │ stmdavs r0, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff12f7fd │ │ │ │ - blmi 0x5bcc14 │ │ │ │ - blls 0x306380 │ │ │ │ + blmi 0x5bcc44 │ │ │ │ + blls 0x3063b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sl, r0, lsl #6 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf645bd30 │ │ │ │ - vmla.f d23, d0, d1[7] │ │ │ │ + vsra.s64 d23, d13, #64 │ │ │ │ @ instruction: 0xf6450123 │ │ │ │ - vaddl.s8 , d16, d5 │ │ │ │ + vshr.s64 d23, d21, #64 │ │ │ │ andls r0, r3, #35 @ 0x23 │ │ │ │ ldc2 1, cr15, [r0], #-32 @ 0xffffffe0 │ │ │ │ @ instruction: 0xf8c49a03 │ │ │ │ bfi r0, r8, (invalid: 1:0) │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf18ee7dd │ │ │ │ - svclt 0x0000fddb │ │ │ │ + svclt 0x0000fde3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r3, [pc], #-172 │ │ │ │ + rsbseq r3, pc, ip, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8356c │ │ │ │ + bl 0xfec8359c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ ldrmi ip, [sp], -r8, asr #1 │ │ │ │ cdp 8, 1, cr4, cr13, cr15, {1} │ │ │ │ tstls r2, r0, ror pc │ │ │ │ @ instruction: 0xf8dcac02 │ │ │ │ @@ -290786,52 +290796,52 @@ │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ ldmdapl r8, {fp, sp, lr} │ │ │ │ movwne pc, #30280 @ 0x7648 @ │ │ │ │ tstpeq r0, #200, 4 @ p-variant is OBSOLETE @ 0x8000000c │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - mrc 7, 6, APSR_nzcv, cr4, cr2, {2} │ │ │ │ + mrc 7, 5, APSR_nzcv, cr12, cr2, {2} │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ @ instruction: 0xf9ecf151 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #2896 @ 0xb50 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d213 │ │ │ │ addsmi r1, sp, #469762048 @ 0x1c000000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0x3e8426 │ │ │ │ + blx 0x3e8456 │ │ │ │ ldmib sp, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ andvs r2, r2, r2, lsl #6 │ │ │ │ - blls 0x244500 │ │ │ │ + blls 0x244530 │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ - blmi 0x584708 │ │ │ │ - blls 0x306468 │ │ │ │ + blmi 0x584738 │ │ │ │ + blls 0x306498 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r9, r8, #12, 18 @ 0x30000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ msrlt R8_usr, fp │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf06fe7e3 │ │ │ │ strb r0, [r0, sp, lsl #8]! │ │ │ │ - stc2l 1, cr15, [sl, #-568]! @ 0xfffffdc8 │ │ │ │ - rsbseq r3, pc, sl, asr #20 │ │ │ │ + ldc2l 1, cr15, [r2, #-568]! @ 0xfffffdc8 │ │ │ │ + rsbseq r3, pc, sl, lsl sl @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8364c │ │ │ │ + bl 0xfec8367c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ ldrmi ip, [sp], -r8, asr #1 │ │ │ │ cdp 8, 1, cr4, cr13, cr15, {1} │ │ │ │ tstls r2, r0, ror pc │ │ │ │ @ instruction: 0xf8dcac02 │ │ │ │ @@ -290842,77 +290852,77 @@ │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ ldmdapl r8, {fp, sp, lr} │ │ │ │ movwne pc, #26184 @ 0x6648 @ │ │ │ │ tstpeq r0, #200, 4 @ p-variant is OBSOLETE @ 0x8000000c │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - mcr 7, 3, pc, cr4, cr2, {2} @ │ │ │ │ + mcr 7, 2, pc, cr12, cr2, {2} @ │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ @ instruction: 0xf97cf151 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #1104 @ 0x450 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d213 │ │ │ │ addsmi r1, sp, #402653184 @ 0x18000000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0xfe7e8504 │ │ │ │ + blx 0xfe7e8534 │ │ │ │ ldmib sp, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ andvs r2, r2, r2, lsl #6 │ │ │ │ ldmib sp, {r0, r1, r6, sp, lr}^ │ │ │ │ sbcvs r3, r2, r4, lsl #4 │ │ │ │ - blmi 0x5846e8 │ │ │ │ - blls 0x306548 │ │ │ │ + blmi 0x584718 │ │ │ │ + blls 0x306578 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r9, r8, #12, 18 @ 0x30000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ msrlt R8_usr, fp │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf06fe7e3 │ │ │ │ strb r0, [r0, sp, lsl #8]! │ │ │ │ - ldc2l 1, cr15, [sl], #568 @ 0x238 │ │ │ │ - rsbseq r3, pc, sl, ror #18 │ │ │ │ + stc2 1, cr15, [r2, #-568] @ 0xfffffdc8 │ │ │ │ + rsbseq r3, pc, sl, lsr r9 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8372c │ │ │ │ + bl 0xfec8375c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060fd8 │ │ │ │ stmdami fp!, {r2, r3, r9, sl, lr} │ │ │ │ vhadd.s8 d27, d22, d5 │ │ │ │ vqdmlal.s q10, d12, d2[1] │ │ │ │ ldmdavs r1!, {r3, r8, r9}^ │ │ │ │ andls r6, r3, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xd1404299 │ │ │ │ stmdbls sl, {r8, r9, sp} │ │ │ │ andcs r4, r1, r7, lsl r6 │ │ │ │ movwls r2, #8712 @ 0x2208 │ │ │ │ - blx 0x14e859c │ │ │ │ + blx 0x14e85cc │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3, {r3, r4, r5, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ - blge 0x1c45fc │ │ │ │ + blge 0x1c462c │ │ │ │ @ instruction: 0x463a491d │ │ │ │ ldrbtmi r6, [r9], #-99 @ 0xffffff9d │ │ │ │ ldmdavs r3!, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stcl 7, cr15, [r8, #328]! @ 0x148 │ │ │ │ + ldcl 7, cr15, [r0, #328] @ 0x148 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf151d105 │ │ │ │ stmdavs r0, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ stmdavs r9!, {r2, r6, r9, lr}^ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @@ -290925,31 +290935,31 @@ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf06fbdf0 │ │ │ │ strb r0, [sp, r5, lsr #8]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ee7ea │ │ │ │ - svclt 0x0000fc97 │ │ │ │ + svclt 0x0000fc9f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r3, pc, lr, ror #16 │ │ │ │ + rsbseq r3, pc, lr, lsr r8 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec837f4 │ │ │ │ + bl 0xfec83824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0030fd8 │ │ │ │ addlt r0, r5, pc, lsl #8 │ │ │ │ andle r2, r6, r2, lsl #24 │ │ │ │ eorsle r2, r1, r3, lsl #24 │ │ │ │ svclt 0x00182c01 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0x4605d116 │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ ldmdbmi pc, {r3, r4, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf00f220d │ │ │ │ - b 0x116aa10 │ │ │ │ + b 0x116aa40 │ │ │ │ strtmi r0, [r8], -r4, lsl #6 │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [sl], {2} │ │ │ │ strls r4, [r0], #-1585 @ 0xfffff9cf │ │ │ │ ldc2 7, cr15, [lr, #-964] @ 0xfffffc3c │ │ │ │ andle r1, r6, r3, asr #24 │ │ │ │ @@ -290971,112 +290981,112 @@ │ │ │ │ @ instruction: 0xf413d108 │ │ │ │ @ instruction: 0xf04f2f00 │ │ │ │ vmull.s8 q8, d0, d3 │ │ │ │ svclt 0x00180c08 │ │ │ │ strb r4, [r0, r4, ror #12] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ svclt 0x0000e7d4 │ │ │ │ - eorseq r7, r5, r0, lsl #28 │ │ │ │ + eorseq r7, r5, r0, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec838a4 │ │ │ │ + bl 0xfec838d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ stmdbmi r5!, {r0, r2, r7, ip, sp, pc} │ │ │ │ movwcs r4, #1565 @ 0x61d │ │ │ │ tstls r3, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ svclt 0x00480323 │ │ │ │ tstpcs r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ streq sl, [r4, #-2817]! @ 0xfffff4ff │ │ │ │ @ instruction: 0xf441bf48 │ │ │ │ @ instruction: 0xf18d6100 │ │ │ │ - @ instruction: 0x4604fd35 │ │ │ │ + @ instruction: 0x4604fd3d │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf85cf151 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #2368 @ 0x940 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - blmi 0x661334 │ │ │ │ - blls 0x206760 │ │ │ │ + blmi 0x661364 │ │ │ │ + blls 0x206790 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle pc, r0, lsl #6 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ @ instruction: 0xf96ef00f │ │ │ │ - bls 0x198c84 │ │ │ │ + bls 0x198cb4 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r1, r4, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r0, r5, ror #18 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf06fe7db │ │ │ │ ldrb r0, [r8, sp, lsl #8] │ │ │ │ - blx 0xffae8d7e │ │ │ │ + blx 0xffce8dae │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec83950 │ │ │ │ + bl 0xfec83980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ svcge 0x00004b2b │ │ │ │ rscsvs r6, fp, fp, lsl r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blle 0x13b3fb4 │ │ │ │ + blle 0x13b3fe4 │ │ │ │ stceq 1, cr15, [r8], {3} │ │ │ │ vld1.8 {d4-d6}, [ip], r4 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ - b 0x448b74 │ │ │ │ - bl 0xfec6c798 │ │ │ │ - bllt 0x72fb9c │ │ │ │ + b 0x448ba4 │ │ │ │ + bl 0xfec6c7c8 │ │ │ │ + bllt 0x72fbcc │ │ │ │ strtmi r4, [r0], -sl, lsl #12 │ │ │ │ rsbsvs r4, fp, r9, ror #12 │ │ │ │ stc2 7, cr15, [r0], {255} @ 0xff │ │ │ │ - blmi 0x718d6c │ │ │ │ + blmi 0x718d9c │ │ │ │ ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0] │ │ │ │ @ instruction: 0x4669687a │ │ │ │ @ instruction: 0xf18d4620 │ │ │ │ - mcrrne 10, 13, pc, r3, cr1 @ │ │ │ │ + mcrrne 10, 13, pc, r3, cr9 @ │ │ │ │ @ instruction: 0xf150d1e9 │ │ │ │ stmdavs r0, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ strb r4, [r2, r0, asr #4]! │ │ │ │ - bl 0x47a7f8 │ │ │ │ + bl 0x47a828 │ │ │ │ andsvs r0, r0, r0, lsl #4 │ │ │ │ strtmi r4, [r0], -sl, lsl #12 │ │ │ │ rsbsvs r4, fp, r9, ror #12 │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ bicsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf06fe7e4 │ │ │ │ bfi r0, r5, #0, #19 │ │ │ │ - blx 0xfe268e42 │ │ │ │ + blx 0xfe468e72 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83a14 │ │ │ │ + bl 0xfec83a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - blcs 0x1d8a2c │ │ │ │ + blcs 0x1d8a5c │ │ │ │ movwcs sp, #4425 @ 0x1149 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ stmdbls r8, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8e4f00f │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ eorhi r8, r3, r3, lsl #16 │ │ │ │ @@ -291087,50 +291097,50 @@ │ │ │ │ stmdale pc!, {r7, r8, r9, sl, fp, ip, lr} @ │ │ │ │ vldrne d9, [r9, #-32] @ 0xffffffe0 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8d0f00f │ │ │ │ stmdahi r2!, {r6, r8, r9, ip, sp, pc}^ │ │ │ │ stcne 6, cr4, [r0, #-4]! │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ - stc 6, cr15, [r8], {227} @ 0xe3 │ │ │ │ + ldcl 6, cr15, [r0], #-908 @ 0xfffffc74 │ │ │ │ @ instruction: 0xee1d4918 │ │ │ │ stmdavs fp!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - mcrrne 12, 6, lr, r3, cr10 │ │ │ │ + mcrrne 12, 5, lr, r3, cr2 │ │ │ │ @ instruction: 0xf150d105 │ │ │ │ stmdavs r0, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrr2 7, 15, pc, ip, cr13 @ │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf640e7f3 │ │ │ │ - vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ vand d16, d1, d16 │ │ │ │ - vaddl.s8 q8, d16, d16 │ │ │ │ - blmi 0x1ec988 │ │ │ │ + vshr.s64 q8, q0, #64 │ │ │ │ + blmi 0x1ec9b8 │ │ │ │ sbcpl pc, pc, #268435460 @ 0x10000004 │ │ │ │ - blx 0x15e8e36 │ │ │ │ - rsbseq r3, pc, lr, ror #10 │ │ │ │ - ldrsbteq r7, [r5], -r0 │ │ │ │ + blx 0x15e8e66 │ │ │ │ + rsbseq r3, pc, lr, lsr r5 @ │ │ │ │ + eorseq r7, r5, r0, lsl #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83ae0 │ │ │ │ + bl 0xfec83b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ svcge 0x00024b32 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x16ed4f8 │ │ │ │ + blle 0x16ed528 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ @@ -291155,41 +291165,41 @@ │ │ │ │ strtmi sl, [sl], -r2, lsl #22 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - bl 0xffdea6c4 │ │ │ │ + bl 0xff7ea6f4 │ │ │ │ bicsle r1, fp, r3, asr #24 │ │ │ │ @ instruction: 0xff0cf150 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #218112 @ 0x35400 │ │ │ │ stmdacc r4, {r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ movweq lr, #2829 @ 0xb0d │ │ │ │ @ instruction: 0x460a6018 │ │ │ │ stmdbge r2, {r0, r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrb sp, [r6, r8, asr #3] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf18ee7c4 │ │ │ │ - svclt 0x0000faaf │ │ │ │ + svclt 0x0000fab7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r3, pc, r4, lsl #9 │ │ │ │ + rsbseq r3, pc, r4, asr r4 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83bc4 │ │ │ │ + bl 0xfec83bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r6], -r0, lsr #22 │ │ │ │ ldmdavs fp, {r0, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strcs r0, [r0, #-768] @ 0xfffffd00 │ │ │ │ strpl lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffa8f188 │ │ │ │ + @ instruction: 0xffb0f188 │ │ │ │ @ instruction: 0xf5104604 │ │ │ │ tstle r2, #128, 30 @ 0x200 │ │ │ │ eorle r1, r3, r3, asr #24 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r6, lsr #2 │ │ │ │ @@ -291201,25 +291211,25 @@ │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ orrslt pc, r0, pc, ror #31 │ │ │ │ strtmi r9, [fp], -r1, lsl #20 │ │ │ │ ldcne 0, cr6, [r1, #-8]! │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xffe6f00e │ │ │ │ - blls 0x1d8f54 │ │ │ │ + blls 0x1d8f84 │ │ │ │ ldrb r6, [fp, r3] │ │ │ │ mrc2 1, 5, pc, cr0, cr0, {2} │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #123904 @ 0x1e400 │ │ │ │ @ instruction: 0xf06fe7d4 │ │ │ │ ldrb r0, [r1, sp, lsl #8] │ │ │ │ - blx 0x1969088 │ │ │ │ + blx 0x1b690b8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83c5c │ │ │ │ + bl 0xfec83c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r5, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ bicmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ msreq CPSR_s, #204, 4 @ 0xc000000c │ │ │ │ addsmi fp, sp, #131 @ 0x83 │ │ │ │ @ instruction: 0x4617d175 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -291240,15 +291250,15 @@ │ │ │ │ ldmdavs r3!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r2, [r0], #-310 @ 0xfffffeca │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - mcrrne 11, 4, lr, r3, cr10 │ │ │ │ + vmovne d18, lr, r3 │ │ │ │ @ instruction: 0xf510d03e │ │ │ │ movwle r5, #28544 @ 0x6f80 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ @@ -291267,111 +291277,111 @@ │ │ │ │ @ instruction: 0xd1bd2800 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ stmibvs r9!, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xff66f00e │ │ │ │ stmdacs r0, {r5, r7, r8, sp, lr} │ │ │ │ stmibvs sl!, {r2, r4, r5, r6, r7, ip, lr, pc}^ │ │ │ │ - bcs 0x1452c4 │ │ │ │ - bvs 0xba0e18 │ │ │ │ + bcs 0x1452f4 │ │ │ │ + bvs 0xba0e48 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xff5af00e │ │ │ │ stmdacs r0, {r5, r9, sp, lr} │ │ │ │ strb sp, [r7, lr, lsr #3]! │ │ │ │ mcr2 1, 1, pc, cr4, cr0, {2} @ │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #970752 @ 0xed000 │ │ │ │ @ instruction: 0xf06fe7b9 │ │ │ │ ldr r0, [r9, r5, lsr #32]! │ │ │ │ - rsbseq r3, pc, lr, lsr #6 │ │ │ │ + ldrshteq r3, [pc], #-46 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83d70 │ │ │ │ + bl 0xfec83da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x12708f8 │ │ │ │ + blmi 0x1270928 │ │ │ │ ldrmi fp, [r4], -r4, lsr #1 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ ldmdavs fp, {r0, r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf17c0300 │ │ │ │ @ instruction: 0xf424ef7a │ │ │ │ vld2.8 {d2-d5}, [r3], r0 │ │ │ │ - blcs 0x14579c │ │ │ │ + blcs 0x1457cc │ │ │ │ movwcs sp, #4462 @ 0x116e │ │ │ │ andcs r4, r8, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r9, rrx │ │ │ │ @ instruction: 0xf7f3a803 │ │ │ │ ldmdbmi r6!, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46202213 │ │ │ │ cdp2 0, 2, cr15, cr12, cr14, {0} │ │ │ │ strmi sl, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf18c4630 │ │ │ │ - @ instruction: 0x4604fc7f │ │ │ │ + strmi pc, [r4], -r7, lsl #25 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ stc2l 1, cr15, [r4, #320]! @ 0x140 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #708608 @ 0xad000 │ │ │ │ - ble 0x537be0 │ │ │ │ + ble 0x537c10 │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -ip, asr #2 │ │ │ │ tstcs r0, r4, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf643bd70 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ strcc pc, [r0, #-590] @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ ldrmi r6, [lr], -fp, lsr #16 │ │ │ │ vqsub.s8 d20, d30, d12 │ │ │ │ vsubw.s8 , q0, d16 │ │ │ │ tstle r3, #1476395010 @ 0x58000002 │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r8, lsl r8 │ │ │ │ eorvs r2, r9, r4, lsl #4 │ │ │ │ @ instruction: 0xf1139301 │ │ │ │ stmdavs sl!, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x175050 │ │ │ │ + blls 0x175080 │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x12cea0 │ │ │ │ + bl 0x12ced0 │ │ │ │ @ instruction: 0xf17c0086 │ │ │ │ - blls 0x1a88b0 │ │ │ │ + blls 0x1a88e0 │ │ │ │ vtst.8 d22, d14, d10 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ vqadd.s8 d18, d30, d6 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ @ instruction: 0xf8420395 │ │ │ │ @ instruction: 0xf7fe3024 │ │ │ │ ldr pc, [r1, fp, asr #26]! │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe7ae │ │ │ │ str r0, [fp, sp, lsl #8]! │ │ │ │ - @ instruction: 0xf942f18e │ │ │ │ + @ instruction: 0xf94af18e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r7, [r5], -r0 │ │ │ │ + eorseq r7, r5, r0, lsl #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, lsl #19 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ vstrls d3, [r8, #-4] │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r1, r3, r5, r7, pc}^ @ │ │ │ │ - bvc 0xfe5a8cc8 │ │ │ │ + bvc 0xfe5a8cf8 │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ mcrvc 12, 0, r7, cr6, cr12, {3} │ │ │ │ strcs r7, [r4, -r6, lsl #21] │ │ │ │ @ instruction: 0xf1132040 │ │ │ │ strmi pc, [r4], -r5, asr #17 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4248 @ 0x1098 │ │ │ │ @@ -291380,35 +291390,35 @@ │ │ │ │ stmdacs r0, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r9, r0 │ │ │ │ ldreq pc, [r4, -r4, lsl #2] │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andseq pc, r8, #-2147483647 @ 0x80000001 │ │ │ │ @ instruction: 0xf00e4638 │ │ │ │ @ instruction: 0xf994fb07 │ │ │ │ - bvs 0x978d54 │ │ │ │ + bvs 0x978d84 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ rscvs r0, r3, r0, lsl #6 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ svclt 0x00a86025 │ │ │ │ - bvs 0x19be574 │ │ │ │ + bvs 0x19be5a4 │ │ │ │ strbvc lr, [r5, #2639]! @ 0xa4f │ │ │ │ @ instruction: 0x2003bfb8 │ │ │ │ adcvs r6, r1, r5, rrx │ │ │ │ cdp2 0, 6, cr15, cr12, cr14, {0} │ │ │ │ stmdacs r0, {r5, r8, sp, lr} │ │ │ │ eorvs sp, r0, #103 @ 0x67 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x46424937 │ │ │ │ ldrbtmi r6, [r9], #-2163 @ 0xfffff78d │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ smladxls r0, r6, r1, r2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - strmi lr, [r5], -sl, lsl #20 │ │ │ │ + @ instruction: 0x4605e9f2 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ stc2 1, cr15, [r2, #-320]! @ 0xfffffec0 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r5, #3850240 @ 0x3ac000 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r0], -sp, lsl #6 │ │ │ │ @ instruction: 0xf866f113 │ │ │ │ @@ -291437,27 +291447,27 @@ │ │ │ │ @ instruction: 0xf64fe780 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r2, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe77569df │ │ │ │ ldrb r2, [r3, -r1, lsl #14]! │ │ │ │ - msrvc (UNDEF: 109), r5 │ │ │ │ + orrsvc pc, sp, r5, asr #12 │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - addvc pc, r5, r5, asr #12 │ │ │ │ + adcsvc pc, r5, r5, asr #12 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ cdp2 1, 13, cr15, cr10, cr7, {0} │ │ │ │ addseq pc, r8, r6, asr #17 │ │ │ │ strtmi lr, [r0], -sl, asr #15 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf81af113 │ │ │ │ @ instruction: 0xf06fe7b2 │ │ │ │ str r0, [pc, fp, lsl #10]! │ │ │ │ ldc2l 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ - rsbseq r3, pc, lr, lsr #1 │ │ │ │ + rsbseq r3, pc, lr, ror r0 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0000b085 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldrmi r2, [r0], r1, lsl #6 │ │ │ │ @@ -291470,54 +291480,54 @@ │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r0, r0, asr #5 │ │ │ │ vnmla.f64 d4, d13, d11 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f9108 │ │ │ │ + blvs 0xfe7f9138 │ │ │ │ rsbsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xb124681b │ │ │ │ addsmi r1, r3, #1568 @ 0x620 │ │ │ │ movwcc sp, #4950 @ 0x1356 │ │ │ │ addmi r1, r3, #27648 @ 0x6c00 │ │ │ │ andcs sp, r3, #1207959553 @ 0x48000001 │ │ │ │ @ instruction: 0xf74a4621 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r2, #304]! @ 0x130 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6dae0 │ │ │ │ + bl 0xfec6db10 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7cf0c │ │ │ │ - blcs 0x1302d0 │ │ │ │ + bl 0xfec7cf3c │ │ │ │ + blcs 0x130300 │ │ │ │ @ instruction: 0x4628d152 │ │ │ │ @ instruction: 0xf1074669 │ │ │ │ adcsvs r0, ip, r8, lsl #4 │ │ │ │ @ instruction: 0xf18c46e9 │ │ │ │ - strmi pc, [r5], -r7, ror #30 │ │ │ │ + strmi pc, [r5], -pc, ror #30 │ │ │ │ eorsle r1, lr, r3, asr #24 │ │ │ │ svcpl 0x0080f515 │ │ │ │ ldmvs fp!, {r3, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429c │ │ │ │ @ instruction: 0xb1bc461c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ stc2 0, cr15, [r2, #56] @ 0x38 │ │ │ │ strtmi fp, [r2], -r0, lsl #3 │ │ │ │ rsbsvs r4, r8, r9, asr #12 │ │ │ │ - ldmdb ip!, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdb r4!, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andle r2, r9, r1, lsl #24 │ │ │ │ @ instruction: 0xf8b9687b │ │ │ │ andshi r2, sl, r0 │ │ │ │ tstle r3, sl, lsl #20 │ │ │ │ svclt 0x00842c1b │ │ │ │ orrsvs r8, sl, sl, lsl fp │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -291540,17 +291550,17 @@ │ │ │ │ @ instruction: 0xf8e8f7fd │ │ │ │ ldr r4, [r9, r5, asr #4]! │ │ │ │ @ instruction: 0xe7814630 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe7a86018 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18de7dc │ │ │ │ - svclt 0x0000ffc9 │ │ │ │ + svclt 0x0000ffd1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, sl, lsl #31 │ │ │ │ + rsbseq r2, pc, sl, asr pc @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0000b085 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldrmi r2, [r0], r1, lsl #6 │ │ │ │ @@ -291563,54 +291573,54 @@ │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r0, r0, asr #5 │ │ │ │ vnmla.f64 d4, d13, d11 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f927c │ │ │ │ + blvs 0xfe7f92ac │ │ │ │ rsbsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xb124681b │ │ │ │ addsmi r1, r3, #1568 @ 0x620 │ │ │ │ movwcc sp, #4950 @ 0x1356 │ │ │ │ addmi r1, r3, #27648 @ 0x6c00 │ │ │ │ andcs sp, r3, #1207959553 @ 0x48000001 │ │ │ │ @ instruction: 0xf74a4621 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r2, #304]! @ 0x130 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6dc54 │ │ │ │ + bl 0xfec6dc84 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7d080 │ │ │ │ - blcs 0x130444 │ │ │ │ + bl 0xfec7d0b0 │ │ │ │ + blcs 0x130474 │ │ │ │ @ instruction: 0x4628d152 │ │ │ │ @ instruction: 0xf1074669 │ │ │ │ adcsvs r0, ip, r8, lsl #4 │ │ │ │ @ instruction: 0xf18c46e9 │ │ │ │ - @ instruction: 0x4605febd │ │ │ │ + strmi pc, [r5], -r5, asr #29 │ │ │ │ eorsle r1, lr, r3, asr #24 │ │ │ │ svcpl 0x0080f515 │ │ │ │ ldmvs fp!, {r3, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429c │ │ │ │ @ instruction: 0xb1bc461c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ stc2l 0, cr15, [r8], {14} │ │ │ │ strtmi fp, [r2], -r0, lsl #3 │ │ │ │ rsbsvs r4, r8, r9, asr #12 │ │ │ │ - stm r2, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda sl!, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andle r2, r9, r1, lsl #24 │ │ │ │ @ instruction: 0xf8b9687b │ │ │ │ andshi r2, sl, r0 │ │ │ │ tstle r3, sl, lsl #20 │ │ │ │ svclt 0x00842c1b │ │ │ │ orrsvs r8, sl, sl, lsl fp │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -291633,73 +291643,73 @@ │ │ │ │ @ instruction: 0xf82ef7fd │ │ │ │ ldr r4, [r9, r5, asr #4]! │ │ │ │ @ instruction: 0xe7814630 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe7a86018 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18de7dc │ │ │ │ - svclt 0x0000ff0f │ │ │ │ + svclt 0x0000ff17 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, r6, lsl lr @ │ │ │ │ + rsbseq r2, pc, r6, ror #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, lr, lr, asr fp │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x460c4a5d │ │ │ │ muleq r3, r3, r8 │ │ │ │ eorls r6, sp, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ @ instruction: 0x21002298 │ │ │ │ @ instruction: 0xf17ca806 │ │ │ │ stmibvs fp!, {r1, r3, r5, r7, sl, fp, sp, lr, pc} │ │ │ │ - blcs 0x3fbd3c │ │ │ │ + blcs 0x3fbd6c │ │ │ │ adchi pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r6, [r6], -r1, lsl #7 │ │ │ │ strbvs r0, [r5, #-1542]! @ 0xfffff9fa │ │ │ │ cmnvs r6, #6144 @ 0x1800 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ @ instruction: 0x46189934 │ │ │ │ mrrc2 0, 0, pc, r2, cr14 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strmi r8, [r1], -lr, lsl #1 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ @ instruction: 0x46200218 │ │ │ │ @ instruction: 0xf8cef00e │ │ │ │ - blcc 0x1871fc │ │ │ │ + blcc 0x18722c │ │ │ │ ldmdale pc!, {r0, r8, r9, fp, sp}^ @ │ │ │ │ stmiavs r2!, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r0], r1, lsl #22 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r7, pc}^ @ │ │ │ │ ldrbtmi pc, [r5], #-3 @ │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ - blvs 0x2beaa8 │ │ │ │ + blvs 0x2bead8 │ │ │ │ andcs r4, r4, #96, 8 @ 0x60000000 │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -fp, rrx │ │ │ │ movwcs sl, #6660 @ 0x1a04 │ │ │ │ @ instruction: 0xf00ea806 │ │ │ │ - blge 0x2eb464 │ │ │ │ + blge 0x2eb494 │ │ │ │ @ instruction: 0xee1d4937 │ │ │ │ rscvs r0, r3, r0, ror pc │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ teqcs r6, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - svc 0x00c6f751 │ │ │ │ + svc 0x00aef751 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0xff96971c │ │ │ │ + blx 0xff96974c │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r0, #676 @ 0x2a4 │ │ │ │ ldmdavs sl, {r0, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, lr, r6, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -291709,63 +291719,63 @@ │ │ │ │ andcs r8, r2, #240, 2 @ 0x3c │ │ │ │ andcs lr, r8, #42205184 @ 0x2840000 │ │ │ │ andcs lr, r2, #41680896 @ 0x27c0000 │ │ │ │ andcs lr, r8, #192, 14 @ 0x3000000 │ │ │ │ stmibvs sl!, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ andls r0, r3, #32 │ │ │ │ - blx 0x10e925e │ │ │ │ - blx 0x153a36 │ │ │ │ + blx 0x10e928e │ │ │ │ + blx 0x153a66 │ │ │ │ ldr pc, [r0, r2, lsl #4] │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ teqcs r0, sl, ror #19 │ │ │ │ - blx 0x1872aa │ │ │ │ + blx 0x1872da │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ andcs lr, r1, #34865152 @ 0x2140000 │ │ │ │ @ instruction: 0xf64fe783 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - bls 0x2760a8 │ │ │ │ + bls 0x2760d8 │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe79b69da │ │ │ │ tstcs r0, r5, lsl #20 │ │ │ │ andls sl, r3, #393216 @ 0x60000 │ │ │ │ - blx 0x8692a2 │ │ │ │ - blx 0x153a7a │ │ │ │ + blx 0x8692d2 │ │ │ │ + blx 0x153aaa │ │ │ │ ldr pc, [r1, r2, lsl #4] │ │ │ │ str r2, [pc, r1, lsl #4] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7b4 │ │ │ │ ldr r0, [r1, sp]! │ │ │ │ - cdp2 1, 4, cr15, cr6, cr13, {4} │ │ │ │ - blx 0xff06b280 │ │ │ │ - eorseq r7, r5, r8, ror #29 │ │ │ │ + cdp2 1, 4, cr15, cr14, cr13, {4} │ │ │ │ + blx 0xff06b2b0 │ │ │ │ + eorseq r7, r5, r8, lsl pc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, sl, lsr #24 │ │ │ │ + ldrshteq r2, [pc], #-186 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [lr], -ip, lsl #1 │ │ │ │ movwcs r4, #1556 @ 0x614 │ │ │ │ @ instruction: 0x46074a70 │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ stmib sp, {r3, r7, r9, sl, lr}^ │ │ │ │ vld2.8 {d3-d6}, [r6], r8 │ │ │ │ ldmdavs r2, {r6, r7, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ - blcs 0x46dac8 │ │ │ │ + blcs 0x46daf8 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ svcpl 0x008a7407 │ │ │ │ strvc r5, [r7], #-3935 @ 0xfffff0a1 │ │ │ │ ldmdbls r4!, {r2, r4, r5, r6, r8, r9, sl}^ │ │ │ │ strcs r0, [r0, #-1887] @ 0xfffff8a1 │ │ │ │ - blcs 0x153f30 │ │ │ │ + blcs 0x153f60 │ │ │ │ movwcs sp, #4211 @ 0x1073 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addshi pc, r9, r0 │ │ │ │ andscs r9, r0, #311296 @ 0x4c000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, r0, r0 │ │ │ │ @@ -291775,79 +291785,79 @@ │ │ │ │ stmdavs r3, {r1, r3, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ movwls r6, #34947 @ 0x8883 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi fp, [r1], -sl, lsr #2 │ │ │ │ movwls r4, #22072 @ 0x5638 │ │ │ │ - blls 0x27f16c │ │ │ │ + blls 0x27f19c │ │ │ │ ldmdavs sl, {r2, r9, sl, lr} │ │ │ │ bicsvc pc, r3, pc, asr #8 │ │ │ │ ldrtmi r4, [r3], -pc, asr #16 │ │ │ │ cdp 4, 1, cr4, cr13, cr2, {1} │ │ │ │ ldrbtmi r4, [r8], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0!, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d09c15 │ │ │ │ strls r0, [r3], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r2, lsl ip │ │ │ │ @ instruction: 0xf8cd9502 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - svc 0x0000f751 │ │ │ │ + mcr 7, 7, pc, cr8, cr1, {2} @ │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0x7e98a8 │ │ │ │ + blx 0x7e98d8 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r0, #3632 @ 0xe30 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrvs 1, 0, r8, cr3, cr0, {7} │ │ │ │ ldrdhi pc, [ip], #-141 @ 0xffffff73 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ - blcs 0x148208 │ │ │ │ + blcs 0x148238 │ │ │ │ ldmdbls r4, {r3, r4, r6, ip, lr, pc} │ │ │ │ mrcvs 7, 1, r4, cr11, cr8, {4} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ vpadd.i8 d22, d30, d10 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldr r1, [r3, r5, asr #16]! │ │ │ │ strcs r6, [r0, #-3587] @ 0xfffff1fd │ │ │ │ @ instruction: 0xf8d346a8 │ │ │ │ - blvs 0xfe7b9664 │ │ │ │ + blvs 0xfe7b9694 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ cdpvs 7, 3, cr14, cr11, cr8, {5} │ │ │ │ ldrdhi pc, [ip], #-141 @ 0xffffff73 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ vpadd.i8 d22, d30, d10 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xe79d2396 │ │ │ │ strcs r9, [r0, #-2066] @ 0xfffff7ee │ │ │ │ - blx 0x136b3b4 │ │ │ │ + blx 0x136b3e4 │ │ │ │ @ instruction: 0x46a86e3b │ │ │ │ @ instruction: 0xf8d39012 │ │ │ │ - blvs 0xfe7b9698 │ │ │ │ + blvs 0xfe7b96c8 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ cdpvs 7, 0, cr14, cr3, cr14, {4} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xb1136b9b │ │ │ │ @ instruction: 0x47989914 │ │ │ │ vqadd.s8 d25, d14, d4 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs sp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrmi r9, [sp], #-2836 @ 0xfffff4ec │ │ │ │ ldmdbls r3, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xffb69464 │ │ │ │ + blx 0xffb69494 │ │ │ │ cdpvs 1, 3, cr11, cr11, cr0, {6} │ │ │ │ ldmdaeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ stmdavs r3, {r1, r3, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ ldrbne r9, [fp, r6, lsl #6] │ │ │ │ stmdavs r3, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ vcgt.s8 d25, d14, d8 │ │ │ │ @@ -291855,31 +291865,31 @@ │ │ │ │ @ instruction: 0xe7672396 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r2, r4, r8, fp, ip, pc} │ │ │ │ strb r1, [r6, -sp, lsl #17]! │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf18de784 │ │ │ │ - @ instruction: 0xf06ffd53 │ │ │ │ + @ instruction: 0xf06ffd5b │ │ │ │ ldrb r0, [pc, -r5, lsr #32]! │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, r6, lsr #21 │ │ │ │ + rsbseq r2, pc, r6, ror sl @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrcs pc, [r0], -pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ addlt r4, sp, r2, ror #22 │ │ │ │ strmi r4, [sp], -r2, ror #24 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x00066833 │ │ │ │ @ instruction: 0xf5034684 │ │ │ │ - ldc 3, cr5, [pc, #512] @ 0x12d6ac │ │ │ │ + ldc 3, cr5, [pc, #512] @ 0x12d6dc │ │ │ │ ldm r4, {r1, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ stm r7, {r0, r1} │ │ │ │ @ instruction: 0xf8d30003 │ │ │ │ cdp 1, 1, cr3, cr13, cr12, {7} │ │ │ │ ldmdami r9, {r4, r5, r6, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0x46992136 │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @@ -291887,15 +291897,15 @@ │ │ │ │ stc 3, cr9, [sp, #20] │ │ │ │ ldrbtmi r7, [r8], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf8dc6800 │ │ │ │ stmdapl r0!, {r2, ip, sp} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009500 │ │ │ │ andscc r5, r8, sp │ │ │ │ - mrc 7, 1, APSR_nzcv, cr10, cr1, {2} │ │ │ │ + mcr 7, 1, pc, cr2, cr1, {2} @ │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ @ instruction: 0xf952f150 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r4, #432 @ 0x1b0 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf8d5d243 │ │ │ │ @@ -291913,68 +291923,68 @@ │ │ │ │ strbmi r6, [sl], -fp, lsr #2 │ │ │ │ @ instruction: 0xf8582003 │ │ │ │ @ instruction: 0xf00e1c14 │ │ │ │ movwcs pc, #2653 @ 0xa5d @ │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ cdp2 0, 13, cr15, cr12, cr13, {0} │ │ │ │ - blcc 0x194174 │ │ │ │ + blcc 0x1941a4 │ │ │ │ ldmdale r8, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06062b3e │ │ │ │ stccs 6, cr0, [sp, #-24]! @ 0xffffffe8 │ │ │ │ - blcs 0xcfad80 │ │ │ │ + blcs 0xcfadb0 │ │ │ │ ldmdbls r4, {r2, r9, sp} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ - blx 0x12695ac │ │ │ │ + blx 0x12695dc │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ ldccs 8, cr15, [r4], {88} @ 0x58 │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ - bge 0x357998 │ │ │ │ + bge 0x3579c8 │ │ │ │ cdp2 0, 12, cr15, cr0, cr13, {0} │ │ │ │ @ instruction: 0xf1124628 │ │ │ │ - blmi 0xa2c6e4 │ │ │ │ - blls 0x4075fc │ │ │ │ + blmi 0xa2c714 │ │ │ │ + blls 0x40762c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r2, #240, 6 @ 0xc0000003 │ │ │ │ andcs lr, r8, #56885248 @ 0x3640000 │ │ │ │ - bls 0x3a7518 │ │ │ │ + bls 0x3a7548 │ │ │ │ ldmdavs r3!, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d069da │ │ │ │ tstcs r0, r9, lsl #28 │ │ │ │ @ instruction: 0xf00ea80a │ │ │ │ - blx 0x16bb72 │ │ │ │ + blx 0x16bba2 │ │ │ │ strb pc, [r8, r6, lsl #4] @ │ │ │ │ strb r2, [r6, r1, lsl #4] │ │ │ │ - msrvc (UNDEF: 109), r5 │ │ │ │ + orrsvc pc, sp, r5, asr #12 │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - addvc pc, r5, r5, asr #12 │ │ │ │ + adcsvc pc, r5, r5, asr #12 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1079303 │ │ │ │ - blls 0x22c160 │ │ │ │ + blls 0x22c190 │ │ │ │ addseq pc, r8, r3, asr #17 │ │ │ │ @ instruction: 0x4628e796 │ │ │ │ ldc2 1, cr15, [ip], {18} │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18de7c3 │ │ │ │ - @ instruction: 0xf7fefc83 │ │ │ │ + @ instruction: 0xf7fefc8b │ │ │ │ svclt 0x0000f8f9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r7, [r5], -r0 │ │ │ │ - rsbseq r2, pc, r2, lsl r9 @ │ │ │ │ + eorseq r7, r5, r0, lsr #30 │ │ │ │ + rsbseq r2, pc, r2, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmiavs r3, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ andls r2, r4, #2048 @ 0x800 │ │ │ │ sbchi pc, sp, r0, asr #32 │ │ │ │ @@ -291983,21 +291993,21 @@ │ │ │ │ stmibvs r3, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402b0b │ │ │ │ @ instruction: 0xf64f80de │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r0, {r1, r2, r4, r7, sl, sp}^ │ │ │ │ movwcs r2, #5424 @ 0x1530 │ │ │ │ stmdavs r2!, {r0, r3, r7, r9, sl, lr} │ │ │ │ - blx 0x293aae │ │ │ │ + blx 0x293ade │ │ │ │ ldrmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00e69d2 │ │ │ │ strmi pc, [r7], -r3, asr #19 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8093 │ │ │ │ - blcs 0x2796f4 │ │ │ │ + blcs 0x279724 │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ ldrdmi pc, [r0, -r8] │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf8d880cb │ │ │ │ adcmi r3, r3, #244 @ 0xf4 │ │ │ │ @ instruction: 0xf8d8dd62 │ │ │ │ @@ -292008,20 +292018,20 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ ldmdavs r3, {r1, r3, r4, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b06 │ │ │ │ stmdavs fp!, {r2, r6, r7, pc} │ │ │ │ strdls r1, [r2, -r9] │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ andls sp, r3, #73 @ 0x49 │ │ │ │ - blx 0x1469708 │ │ │ │ + blx 0x1469738 │ │ │ │ @ instruction: 0xf8c99a03 │ │ │ │ stmdacs r0, {r2, r6} │ │ │ │ @ instruction: 0xf8d8d064 │ │ │ │ strcc r3, [r1], #-244 @ 0xffffff0c │ │ │ │ - beq 0x1269b08 │ │ │ │ + beq 0x1269b38 │ │ │ │ strcc r3, [r4, #-516] @ 0xfffffdfc │ │ │ │ ldcle 2, cr4, [r0, #-652] @ 0xfffffd74 │ │ │ │ svceq 0x0004f856 │ │ │ │ rscle r2, r0, r4, asr #16 │ │ │ │ movwcs r6, #6185 @ 0x1829 │ │ │ │ strcc r4, [r1], #-1096 @ 0xfffffbb8 │ │ │ │ strcc r4, [r4, #-1081] @ 0xfffffbc7 │ │ │ │ @@ -292034,99 +292044,99 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8db9a04 │ │ │ │ stmdapl r1, {r2, ip, sp}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0xf8cd2136 │ │ │ │ @ instruction: 0xf5009000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldc 7, cr15, [r4, #-324] @ 0xfffffebc │ │ │ │ + ldcl 7, cr15, [ip], #324 @ 0x144 │ │ │ │ eorle r1, ip, r3, asr #24 │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, lr, r0 │ │ │ │ - blcs 0x154350 │ │ │ │ + blcs 0x154380 │ │ │ │ andlt sp, r7, r6, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8c98ff0 │ │ │ │ ldr r0, [sl, r4, asr #32]! │ │ │ │ @ instruction: 0xee1d4946 │ │ │ │ @ instruction: 0xf8db0f70 │ │ │ │ ldrbtmi r3, [r9], #-4 │ │ │ │ - bls 0x247798 │ │ │ │ + bls 0x2477c8 │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7513018 │ │ │ │ - andcc lr, r1, ip, ror #25 │ │ │ │ + ldrdcc lr, [r1], -r4 │ │ │ │ strtmi fp, [r2], r4, lsl #30 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf150d164 │ │ │ │ stmdavs r0, {r0, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl], {252} @ 0xfc │ │ │ │ strb r4, [fp, r0, asr #4] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf640e7cf │ │ │ │ - vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ vand d16, d1, d16 │ │ │ │ - vmla.i d16, d16, d0[6] │ │ │ │ - blmi 0xdad87c │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + blmi 0xdad8ac │ │ │ │ sbcsmi pc, sp, #268435460 @ 0x10000004 │ │ │ │ - blx 0xff769d26 │ │ │ │ - cmnpvs ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xff769d56 │ │ │ │ + @ instruction: 0x61acf640 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcseq pc, r4, r1, asr #4 │ │ │ │ + rsceq pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d27 │ │ │ │ @ instruction: 0xf15842d4 │ │ │ │ @ instruction: 0xf640fbcb │ │ │ │ - vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ vand d16, d1, d16 │ │ │ │ - vaddl.s8 q8, d16, d16 │ │ │ │ - blmi 0xa6d8b0 │ │ │ │ + vshr.s64 q8, q0, #64 │ │ │ │ + blmi 0xa6d8e0 │ │ │ │ sbcsmi pc, r3, #268435460 @ 0x10000004 │ │ │ │ - blx 0xff0e9d5a │ │ │ │ - cmnpvs ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xff0e9d8a │ │ │ │ + @ instruction: 0x61acf640 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subsne pc, ip, r1, asr #4 │ │ │ │ + addne pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d14 │ │ │ │ @ instruction: 0xf15842ff │ │ │ │ @ instruction: 0xf640fbb1 │ │ │ │ - vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ vand d16, d1, d16 │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ - blmi 0x72d8e4 │ │ │ │ + vshr.s64 q8, q14, #64 │ │ │ │ + blmi 0x72d914 │ │ │ │ sbcsmi pc, r6, #268435460 @ 0x10000004 │ │ │ │ - blx 0xfea69d8e │ │ │ │ - cmnpvs ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfea69dbe │ │ │ │ + @ instruction: 0x61acf640 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andne pc, ip, r1, asr #4 │ │ │ │ + eorsne pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d1 │ │ │ │ @ instruction: 0xf15842df │ │ │ │ @ instruction: 0xf640fb97 │ │ │ │ - vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ vand d16, d1, d16 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ - blmi 0x3ed918 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x3ed948 │ │ │ │ rscmi pc, r6, #268435460 @ 0x10000004 │ │ │ │ - blx 0xfe3e9dc2 │ │ │ │ - cmnpvs ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfe3e9df2 │ │ │ │ + @ instruction: 0x61acf640 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subne pc, r4, r1, asr #4 │ │ │ │ + rsbsne pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d4 │ │ │ │ @ instruction: 0xf15842fe │ │ │ │ svclt 0x0000fb7d │ │ │ │ - rsbseq r2, pc, ip, asr #13 │ │ │ │ - rsbseq r2, pc, r6, ror r6 @ │ │ │ │ - ldrshteq r7, [r5], -r8 │ │ │ │ + @ instruction: 0x007f269c │ │ │ │ + rsbseq r2, pc, r6, asr #12 │ │ │ │ + eorseq r7, r5, r8, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf64f4692 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46052296 │ │ │ │ @@ -292138,15 +292148,15 @@ │ │ │ │ muleq r3, r3, r8 │ │ │ │ @ instruction: 0xf8d72a09 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf0400103 │ │ │ │ stmiavs sl!, {r0, r1, r2, r3, r6, r7, pc}^ │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ stmibvs fp!, {r1, r3, r4, r6, r7, pc} │ │ │ │ - blcs 0x3fc4dc │ │ │ │ + blcs 0x3fc50c │ │ │ │ sbcshi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x0606a4b7 │ │ │ │ strtge r0, [r6], r6, lsl #12 │ │ │ │ strtge sl, [r8], #3590 @ 0xe06 │ │ │ │ movwcs r2, #5892 @ 0x1704 │ │ │ │ @ instruction: 0x463a9910 │ │ │ │ @@ -292157,15 +292167,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ strtmi r4, [r0], -sl, asr #12 │ │ │ │ ldc2l 0, cr15, [ip], #52 @ 0x34 │ │ │ │ @ instruction: 0xf64469a0 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ addsmi r4, r8, #1207959554 @ 0x48000002 │ │ │ │ addshi pc, r9, r0, lsl #1 │ │ │ │ - blx 0x1f6606 │ │ │ │ + blx 0x1f6636 │ │ │ │ eorcc pc, r0, r0 │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf112d972 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r5, r0 │ │ │ │ @ instruction: 0xf04f6823 │ │ │ │ andvs r0, r3, r1, lsl #22 │ │ │ │ @@ -292180,19 +292190,19 @@ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbmi r6, [r2], -fp, ror #16 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - bl 0xffd6b6c4 │ │ │ │ + bl 0xff76b6f4 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ stmdavs r0, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff5eb982 │ │ │ │ + blx 0xff5eb9b2 │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ eorle r5, r8, #128, 30 @ 0x200 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #19 │ │ │ │ stmdbvs r2!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ andvc pc, r8, #2048 @ 0x800 │ │ │ │ movwcs r9, #2320 @ 0x910 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ @@ -292218,17 +292228,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r8], -pc, lsr #2 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bleq 0x169b54 │ │ │ │ + bleq 0x169b84 │ │ │ │ strtmi lr, [r0], -r1, lsr #15 │ │ │ │ - blx 0x469e68 │ │ │ │ + blx 0x469e98 │ │ │ │ @ instruction: 0xf06fe7e6 │ │ │ │ strb r0, [r0, sp, lsl #10]! │ │ │ │ strb r2, [r0, -r2, lsl #14]! │ │ │ │ ldrb r2, [lr, -r8, lsl #14] │ │ │ │ eorscs r6, r0, #3850240 @ 0x3ac000 │ │ │ │ strvc pc, [r3, -r2, lsl #22] │ │ │ │ smmlsr r8, pc, r9, r6 @ │ │ │ │ @@ -292237,33 +292247,33 @@ │ │ │ │ @ instruction: 0xff2cf00d │ │ │ │ @ instruction: 0xf707fb00 │ │ │ │ strcs lr, [r1, -pc, asr #14] │ │ │ │ @ instruction: 0xf06fe74d │ │ │ │ bfi r0, r5, #10, #2 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18de7c8 │ │ │ │ - @ instruction: 0xf06ffa57 │ │ │ │ + @ instruction: 0xf06ffa5f │ │ │ │ strb r0, [r3, fp, lsl #10] │ │ │ │ - cmnpvs ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61acf640 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbsne pc, r8, r1, asr #4 │ │ │ │ + adcne pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vcgt.s8 d19, d1, d8 │ │ │ │ @ instruction: 0xf1582256 │ │ │ │ @ instruction: 0xf7fdfa79 │ │ │ │ @ instruction: 0xf640febd │ │ │ │ - vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ vand d16, d1, d16 │ │ │ │ - vshr.s64 d17, d0, #64 │ │ │ │ + vmla.i d17, d16, d0[0] │ │ │ │ movwcc r0, #32816 @ 0x8030 │ │ │ │ subscs pc, r7, #268435460 @ 0x10000004 │ │ │ │ - blx 0x1bea000 │ │ │ │ - eorseq r7, r5, r4, lsl #30 │ │ │ │ + blx 0x1bea030 │ │ │ │ + eorseq r7, r5, r4, lsr pc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, ip, ror r4 @ │ │ │ │ + rsbseq r2, pc, ip, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi r4, [r6], -r0, lsr #23 │ │ │ │ stmiami r0!, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ streq pc, [r8, -r3, lsl #2] │ │ │ │ @@ -292272,17 +292282,17 @@ │ │ │ │ ldmdbvs r5!, {}^ @ │ │ │ │ muleq r3, r3, r8 │ │ │ │ smlabteq r7, sp, r9, lr │ │ │ │ muleq r3, r7, r8 │ │ │ │ stmib sp, {r0, r3, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf0400109 │ │ │ │ @ instruction: 0x4692811e │ │ │ │ - bcs 0x207eb8 │ │ │ │ + bcs 0x207ee8 │ │ │ │ tstphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x1881c4 │ │ │ │ + blcc 0x1881f4 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r2, r8, pc}^ @ │ │ │ │ rsceq pc, r3, r3, lsl r0 @ │ │ │ │ strheq r0, [ip], -sp │ │ │ │ andeq r0, ip, ip │ │ │ │ sbceq r0, r0, ip │ │ │ │ andeq r0, ip, r0, asr #1 │ │ │ │ @@ -292292,84 +292302,84 @@ │ │ │ │ @ instruction: 0x464a9916 │ │ │ │ @ instruction: 0xf00d4618 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r4, r0 │ │ │ │ @ instruction: 0xf1064601 │ │ │ │ movwcs r0, #4632 @ 0x1218 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xffa69b76 │ │ │ │ + blx 0xffa69ba6 │ │ │ │ @ instruction: 0xf8d49b09 │ │ │ │ - blcc 0x18db58 │ │ │ │ + blcc 0x18db88 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r2, r3, r4, r6, r7, pc}^ @ │ │ │ │ - blls 0xff5a9b60 │ │ │ │ + blls 0xff5a9b90 │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ stmdbgt r6, {r2, r5, r7, sl, sp, pc} │ │ │ │ @ instruction: 0x27049bbe │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addshi pc, r5, r0 │ │ │ │ ldrtmi r6, [r9], -r0, lsr #16 │ │ │ │ cdp2 1, 5, cr15, cr14, cr13, {2} │ │ │ │ @ instruction: 0xf1030143 │ │ │ │ @ instruction: 0xf5b00008 │ │ │ │ svclt 0x009c5f80 │ │ │ │ andls r2, r3, #0, 4 │ │ │ │ strtmi sp, [r5], -lr, ror #16 │ │ │ │ - blcc 0x36bc9c │ │ │ │ + blcc 0x36bccc │ │ │ │ cdp 0, 1, cr6, cr13, cr5, {3} │ │ │ │ stmdbmi lr!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldmdavs r3!, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - b 0xff7eb8f0 │ │ │ │ + b 0xff1eb920 │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ stmdavs r0, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff06bbac │ │ │ │ + blx 0xff06bbdc │ │ │ │ @ instruction: 0xf5164246 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ - blcs 0x1547d4 │ │ │ │ - blmi 0x18e20e4 │ │ │ │ - blls 0x407c38 │ │ │ │ + blcs 0x154804 │ │ │ │ + blmi 0x18e2114 │ │ │ │ + blls 0x407c68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46308092 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strbmi r6, [sl], -r3, lsr #16 │ │ │ │ andcs r9, r3, r6, lsl r9 │ │ │ │ andhi pc, r4, r4, asr #17 │ │ │ │ - bne 0x162853c │ │ │ │ - blx 0x2f6806 │ │ │ │ + bne 0x162856c │ │ │ │ + blx 0x2f6836 │ │ │ │ @ instruction: 0xf8c4f90a │ │ │ │ @ instruction: 0xf00d9000 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x261ddc │ │ │ │ + bls 0x261e0c │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ - blx 0x1ee9c52 │ │ │ │ + blx 0x1ee9c82 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x464ad0d0 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0xf1bafee7 │ │ │ │ sbcle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ strtmi r0, [r9], -r0, lsl #18 │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf109aa07 │ │ │ │ @ instruction: 0xf00d0901 │ │ │ │ ldrtmi pc, [r8], #2911 @ 0xb5f @ │ │ │ │ strbmi r3, [sl, #1312] @ 0x520 │ │ │ │ - blls 0x222420 │ │ │ │ + blls 0x222450 │ │ │ │ adcsle r2, r8, r0, lsl #22 │ │ │ │ @ instruction: 0xf1124620 │ │ │ │ ldr pc, [r4, sp, ror #17]! │ │ │ │ @ instruction: 0xf1129305 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2!, {r0, r1, r3, r6, ip, lr, pc} │ │ │ │ andvs r2, r2, r1, lsl #6 │ │ │ │ @@ -292389,68 +292399,68 @@ │ │ │ │ ldmibvs r2!, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0x901cf8d3 │ │ │ │ ldmibvs r5!, {r0, r1, r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062100 │ │ │ │ @ instruction: 0xf00d0020 │ │ │ │ - blx 0x16d482 │ │ │ │ + blx 0x16d4b2 │ │ │ │ str pc, [sl, -r5, lsl #18]! │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64fe727 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - bls 0x3b6b30 │ │ │ │ + bls 0x3b6b60 │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe73d69df │ │ │ │ tstcs r0, sl, lsl #30 │ │ │ │ @ instruction: 0xf00da80b │ │ │ │ - blx 0x16d456 │ │ │ │ + blx 0x16d486 │ │ │ │ ldr pc, [r5, -r7, lsl #14]! │ │ │ │ ldr r2, [r3, -r1, lsl #14]! │ │ │ │ streq pc, [sp], -pc, rrx │ │ │ │ @ instruction: 0xf18de765 │ │ │ │ - @ instruction: 0xf06ff907 │ │ │ │ + @ instruction: 0xf06ff90f │ │ │ │ strb r0, [r0, -fp, lsl #12]! │ │ │ │ ldc2l 7, cr15, [sl, #-1012]! @ 0xfffffc0c │ │ │ │ - cmnpvs ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61acf640 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addsne pc, r0, r1, asr #4 │ │ │ │ + sbcne pc, r0, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vcge.s8 d19, d1, d0 │ │ │ │ @ instruction: 0xf15822aa │ │ │ │ @ instruction: 0xf640f927 │ │ │ │ - vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ vand d16, d1, d16 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ tstcc r0, #48 @ 0x30 │ │ │ │ adccs pc, r9, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf91af158 │ │ │ │ - eorseq r7, r5, r4, lsr #30 │ │ │ │ + eorseq r7, r5, r4, asr pc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, r0, asr r2 @ │ │ │ │ + rsbseq r2, pc, r0, lsr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec84f54 │ │ │ │ + bl 0xfec84f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0010fd8 │ │ │ │ movweq r0, #50447 @ 0xc50f │ │ │ │ svclt 0x0048b085 │ │ │ │ strcs pc, [r0, #-1093] @ 0xfffffbbb │ │ │ │ streq r4, [r9, #-1558] @ 0xfffff9ea │ │ │ │ vst3.8 {d29,d31,d33}, [r5 :128], r1 │ │ │ │ ldmdacs r0, {r8, sl, sp, lr} │ │ │ │ ldmdacs r1, {r3, r5, ip, lr, pc} │ │ │ │ ldrtmi sp, [r2], -r4, lsr #32 │ │ │ │ strmi r4, [r4], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9d0f18c │ │ │ │ + @ instruction: 0xf9d8f18c │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ stmdavs r0, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9d0f7fc │ │ │ │ - blcs 0x13e6a4 │ │ │ │ + blcs 0x13e6d4 │ │ │ │ vstrcs d13, [sl, #-12] │ │ │ │ ldccs 0, cr13, [r0], {91} @ 0x5b │ │ │ │ @ instruction: 0x4618d01b │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdacs r0, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @@ -292468,22 +292478,22 @@ │ │ │ │ mcrcs 0, 0, sp, cr0, cr15, {6} │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ vtst.8 d22, d14, d4 │ │ │ │ vabal.s8 , d0, d0 │ │ │ │ eorscs r2, r8, #629145600 @ 0x25800000 │ │ │ │ - @ instruction: 0x71a4f64e │ │ │ │ + bicsvc pc, r4, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r0, r3, lsl #6]! │ │ │ │ vadd.i8 d22, d14, d26 │ │ │ │ vaddhn.i16 d19, q0, q8 │ │ │ │ - blls 0x1f7074 │ │ │ │ + blls 0x1f70a4 │ │ │ │ addsmi r4, r3, #24117248 @ 0x1700000 │ │ │ │ addhi pc, r3, r0, lsl #1 │ │ │ │ vadd.i8 d22, d14, d17 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ @ instruction: 0xf8410295 │ │ │ │ vhadd.s8 d18, d14, d19 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @@ -292496,46 +292506,46 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwls fp, #15856 @ 0x3df0 │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ vtst.8 d22, d14, d4 │ │ │ │ vabal.s8 , d0, d0 │ │ │ │ eorscs r2, r8, #629145600 @ 0x25800000 │ │ │ │ - @ instruction: 0x71a4f64e │ │ │ │ + bicsvc pc, r4, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ stmdavs lr!, {r5, r7, r8, r9, sl, lr} │ │ │ │ vqdmulh.s d25, d14, d3 │ │ │ │ vaddhn.i16 d19, q0, q8 │ │ │ │ adcsmi r2, r3, #-1778384896 @ 0x96000000 │ │ │ │ @ instruction: 0xf023d312 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r0!, {r6, r8, ip, sp} │ │ │ │ eorvs r9, r9, r3, lsl #6 │ │ │ │ @ instruction: 0xf836f112 │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - bl 0x145f28 │ │ │ │ - blne 0xfe5ae0c4 │ │ │ │ + bl 0x145f58 │ │ │ │ + blne 0xfe5ae0f4 │ │ │ │ @ instruction: 0xf17b0092 │ │ │ │ - blls 0x22965c │ │ │ │ + blls 0x22968c │ │ │ │ sbcvs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldr r6, [r6, r1, lsr #16]! │ │ │ │ @ instruction: 0xf6439303 │ │ │ │ vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs r4, {r1, r2, r4, r7, r9} │ │ │ │ strcc pc, [r0, #-590] @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47a02096 │ │ │ │ - blls 0x207fa4 │ │ │ │ + blls 0x207fd4 │ │ │ │ strtcc pc, [r0], #-590 @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ tstle r2, #805306379 @ 0x3000000b │ │ │ │ teqpeq pc, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r4, lsl #4 │ │ │ │ movwls r6, #14368 @ 0x3820 │ │ │ │ @ instruction: 0xf1126029 │ │ │ │ @@ -292549,34 +292559,34 @@ │ │ │ │ stmdavs r1!, {r0, r2, r4, r7, r9} │ │ │ │ @ instruction: 0xf023e781 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r0!, {r6, r8, ip, sp} │ │ │ │ eorvs r9, r9, r3, lsl #6 │ │ │ │ @ instruction: 0xffe8f111 │ │ │ │ ldrtmi r6, [r1], -sl, lsr #16 │ │ │ │ - bl 0x145fc4 │ │ │ │ - blne 0xff5ae164 │ │ │ │ + bl 0x145ff4 │ │ │ │ + blne 0xff5ae194 │ │ │ │ @ instruction: 0xf17b0092 │ │ │ │ - blls 0x2295c0 │ │ │ │ + blls 0x2295f0 │ │ │ │ andcs lr, r0, r8, ror #14 │ │ │ │ - cmnpvs ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61acf640 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addsmi pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x13ea3e8 │ │ │ │ - eorseq r7, r5, r4, asr #30 │ │ │ │ + blx 0x13ea418 │ │ │ │ + eorseq r7, r5, r4, ror pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4604b0f3 │ │ │ │ pkhbtmi sl, r8, r1, lsl #28 │ │ │ │ svcge 0x00314630 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blmi 0xfeff6990 │ │ │ │ + blmi 0xfeff69c0 │ │ │ │ tstls r8, r0, lsl #10 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9371 │ │ │ │ @ instruction: 0xf17b0300 │ │ │ │ addcs lr, r0, #7296 @ 0x1c80 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ stcl 1, cr15, [ip, #-492]! @ 0xfffffe14 │ │ │ │ @@ -292584,49 +292594,49 @@ │ │ │ │ @ instruction: 0xf17ba851 │ │ │ │ stmib sp, {r3, r5, r6, r8, sl, fp, sp, lr, pc}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf1b8550e │ │ │ │ cmnle lr, r0, lsl #30 │ │ │ │ movwls r9, #39688 @ 0x9b08 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ - blcs 0x156020 │ │ │ │ + blcs 0x156050 │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ - blcs 0x14e03c │ │ │ │ + blcs 0x14e06c │ │ │ │ rscshi pc, sp, r0, asr #32 │ │ │ │ - blcs 0x154dd4 │ │ │ │ + blcs 0x154e04 │ │ │ │ ldmdbls ip!, {r3, r6, r8, ip, lr, pc}^ │ │ │ │ vnmls.f32 s8, s27, s11 │ │ │ │ - blls 0x371db0 │ │ │ │ + blls 0x371de0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d25882 │ │ │ │ andcs r0, r0, #144, 4 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r3, lsl #4 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @ instruction: 0xf751a000 │ │ │ │ - strmi lr, [r1], r6, lsr #17 │ │ │ │ + strmi lr, [r1], lr, lsl #17 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf14fd106 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf886f7fc │ │ │ │ stmdbeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svcpl 0x0080f519 │ │ │ │ - blls 0x362870 │ │ │ │ + blls 0x3628a0 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x28e4d0 │ │ │ │ + blls 0x28e500 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2ce5d4 │ │ │ │ + blls 0x2ce604 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x204e6fc │ │ │ │ + blls 0x204e72c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfe3ce80c │ │ │ │ - blls 0x1d880c0 │ │ │ │ + blmi 0xfe3ce83c │ │ │ │ + blls 0x1d880f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x464881fe │ │ │ │ tstcs r0, r3, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -292635,15 +292645,15 @@ │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 0, cr15, [ip], #52 @ 0x34 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r6, r7, r8, pc} │ │ │ │ stmdavs r2, {r2, r3, r8, fp, sp, pc}^ │ │ │ │ ldrbne r9, [fp, ip, lsl #6] │ │ │ │ vst2.8 {d25-d28}, [pc]! │ │ │ │ - blx 0x20ae86 │ │ │ │ + blx 0x20aeb6 │ │ │ │ andls pc, lr, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf114e7a2 │ │ │ │ @ instruction: 0xf104091f │ │ │ │ svclt 0x00580b3e │ │ │ │ movwcs r4, #5835 @ 0x16cb │ │ │ │ ldrmi r9, [r8], -r8, lsl #18 │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ @@ -292659,19 +292669,19 @@ │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [ip], -r8, lsr #13 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - bleq 0x268d10 │ │ │ │ + bleq 0x268d40 │ │ │ │ @ instruction: 0xf18c4658 │ │ │ │ - @ instruction: 0xf00bfd2d │ │ │ │ + @ instruction: 0xf00bfd35 │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x37218c │ │ │ │ + blx 0x3721bc │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf10a9b07 │ │ │ │ @ instruction: 0xf1080a04 │ │ │ │ @@ -292688,29 +292698,29 @@ │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r7, lsl #4 │ │ │ │ mrrc2 0, 0, pc, r0, cr13 @ │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ cmnphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17b4638 │ │ │ │ - ldccs 12, cr14, [pc, #-560] @ 0x12df40 │ │ │ │ + ldccs 12, cr14, [pc, #-560] @ 0x12df70 │ │ │ │ strbmi sp, [r2], ip, lsr #26 │ │ │ │ @ instruction: 0xf04f940a │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ strcs r0, [r0], #-2048 @ 0xfffff800 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2010] @ 0xfffff826 │ │ │ │ - bleq 0x268dac │ │ │ │ + bleq 0x268ddc │ │ │ │ @ instruction: 0xf18c4658 │ │ │ │ - @ instruction: 0xf00bfcdf │ │ │ │ + @ instruction: 0xf00bfce7 │ │ │ │ @ instruction: 0xf857031f │ │ │ │ - blx 0x372228 │ │ │ │ + blx 0x372258 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r7, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf10a9b07 │ │ │ │ @ instruction: 0xf1080a04 │ │ │ │ @@ -292732,220 +292742,220 @@ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17ba851 │ │ │ │ @ instruction: 0xf1b8ec3e │ │ │ │ ldcle 15, cr0, [r1, #-124]! @ 0xffffff84 │ │ │ │ eorge pc, r8, sp, asr #17 │ │ │ │ strls r4, [fp], #-1705 @ 0xfffff957 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - beq 0x16a35c │ │ │ │ + beq 0x16a38c │ │ │ │ @ instruction: 0xf8d92400 │ │ │ │ strcs fp, [r0, #-0] │ │ │ │ ldrbmi r9, [ip], -r4, lsl #8 │ │ │ │ vpmax.u8 d15, d5, d20 │ │ │ │ ldrle r0, [r1, #-2011] @ 0xfffff825 │ │ │ │ - bleq 0x2a8e60 │ │ │ │ + bleq 0x2a8e90 │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf18c0b1f │ │ │ │ - blge 0x1ded478 │ │ │ │ + blge 0x1ded4c8 │ │ │ │ addeq lr, r0, r3, lsl #22 │ │ │ │ - blx 0x42ca6e │ │ │ │ + blx 0x42ca9e │ │ │ │ stccc 8, cr15, [r4], {80} @ 0x50 │ │ │ │ movweq lr, #14923 @ 0x3a4b │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ stcls 1, cr13, [r4], {230} @ 0xe6 │ │ │ │ - beq 0x96a68c │ │ │ │ + beq 0x96a6bc │ │ │ │ @ instruction: 0xf1099b07 │ │ │ │ strcc r0, [r1], #-2308 @ 0xfffff6fc │ │ │ │ ldclle 2, cr4, [r8], {163} @ 0xa3 │ │ │ │ strge lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ stmiavc r2!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e6b2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r1, [pc], #-212 │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12e174 │ │ │ │ - beq 0x10ea69c │ │ │ │ + rsbseq r1, pc, r4, asr #27 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12e1a4 │ │ │ │ + beq 0x10ea6cc │ │ │ │ ssatmi fp, #11, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f6e98 │ │ │ │ + b 0x14f6ec8 │ │ │ │ andls r1, r7, #-1610612730 @ 0xa0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r8, r0 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ strcs sl, [r0, #-3782] @ 0xfffff13a │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r3, lsl #13 │ │ │ │ strls lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ movwls r2, #17408 @ 0x4400 │ │ │ │ - bl 0x27fd48 │ │ │ │ + bl 0x27fd78 │ │ │ │ ldrbmi r0, [r0], -r4, lsl #20 │ │ │ │ - beq 0x92a2f4 │ │ │ │ - mcrr2 1, 8, pc, r6, cr12 @ │ │ │ │ + beq 0x92a324 │ │ │ │ + mcrr2 1, 8, pc, lr, cr12 @ │ │ │ │ eorne pc, r0, r6, asr r8 @ │ │ │ │ - blx 0x3ecaf8 │ │ │ │ + blx 0x3ecb28 │ │ │ │ svceq 0x0001ea1a │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ adcmi r2, r1, r0, lsl #2 │ │ │ │ - b 0x137b2ec │ │ │ │ + b 0x137b31c │ │ │ │ @ instruction: 0x2c200901 │ │ │ │ - blls 0x262a94 │ │ │ │ - bls 0x2fb774 │ │ │ │ + blls 0x262ac4 │ │ │ │ + bls 0x2fb7a4 │ │ │ │ @ instruction: 0xf84b3301 │ │ │ │ addsmi r9, sl, #4, 22 @ 0x1000 │ │ │ │ - blls 0x2a5678 │ │ │ │ + blls 0x2a56a8 │ │ │ │ strls lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf114ae9c │ │ │ │ @ instruction: 0xf104051f │ │ │ │ svclt 0x0058083e │ │ │ │ ldrmi r4, [r9], -r8, lsr #13 │ │ │ │ movwcs r2, #3 │ │ │ │ rsbne lr, r8, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r4, lsl #4 │ │ │ │ - blx 0x1bea35e │ │ │ │ + blx 0x1bea38e │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - ldccs 0, cr8, [pc, #-596] @ 0x12e0dc │ │ │ │ + ldccs 0, cr8, [pc, #-596] @ 0x12e10c │ │ │ │ mcrge 7, 4, pc, cr7, cr15, {3} @ │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0xf8cd2601 │ │ │ │ @ instruction: 0xf04f9014 │ │ │ │ strls r0, [r7], #-2560 @ 0xfffff600 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strls r0, [r4], #-2048 @ 0xfffff800 │ │ │ │ - bl 0x33fc64 │ │ │ │ + bl 0x33fc94 │ │ │ │ strtmi r0, [r8], -r9, lsl #10 │ │ │ │ - ldreq pc, [pc, #-5] @ 0x12e357 │ │ │ │ - blx 0xea992 │ │ │ │ + ldreq pc, [pc, #-5] @ 0x12e387 │ │ │ │ + stc2 1, cr15, [r6], {140} @ 0x8c │ │ │ │ eorcs pc, r0, r7, asr r8 @ │ │ │ │ @ instruction: 0xf505fa06 │ │ │ │ svclt 0x00144215 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d8, d2 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r4], {160} @ 0xa0 │ │ │ │ - beq 0x1aa7b0 │ │ │ │ + beq 0x1aa7e0 │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84445d3 │ │ │ │ vldmiale sl, {d24-d25} │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ stcls 0, cr9, [r7], {20} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf104ae54 │ │ │ │ - ldrcc r0, [pc], #-2110 @ 0x12e3a8 │ │ │ │ + ldrcc r0, [pc], #-2110 @ 0x12e3d8 │ │ │ │ ssatmi fp, #1, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f6fb4 │ │ │ │ + b 0x14f6fe4 │ │ │ │ andls r1, r4, #104, 4 @ 0x80000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldccs 0, cr13, [pc], {74} @ 0x4a │ │ │ │ mcrge 7, 2, pc, cr1, cr15, {3} @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r6], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd2501 │ │ │ │ @ instruction: 0xf8cda010 │ │ │ │ @ instruction: 0xf04f9010 │ │ │ │ strbmi r0, [fp], r0, lsl #18 │ │ │ │ streq lr, [r8], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf0044620 │ │ │ │ @ instruction: 0xf18c041f │ │ │ │ - bl 0x4ad2cc │ │ │ │ - blx 0x26e5f4 │ │ │ │ + bl 0x4ad31c │ │ │ │ + blx 0x26e624 │ │ │ │ @ instruction: 0xf8d0f404 │ │ │ │ andsmi r2, r4, #68, 2 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - blx 0x1b6c04 │ │ │ │ + blx 0x1b6c34 │ │ │ │ @ instruction: 0xf10bf20b │ │ │ │ - b 0x1371010 │ │ │ │ + b 0x1371040 │ │ │ │ @ instruction: 0xf1bb0902 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ @ instruction: 0xf1083601 │ │ │ │ ldrmi r0, [r2, #2080]! @ 0x820 │ │ │ │ - blls 0x26c53c │ │ │ │ - blls 0x2065790 │ │ │ │ + blls 0x26c56c │ │ │ │ + blls 0x20657c0 │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4619ae12 │ │ │ │ movwcs r2, #520 @ 0x208 │ │ │ │ stcls 0, cr2, [ip, #-12] │ │ │ │ @ instruction: 0xf00d9c0e │ │ │ │ ldrsblt pc, [r8, #-175] @ 0xffffff51 @ │ │ │ │ bicspl pc, r3, #68, 12 @ 0x4400000 │ │ │ │ msreq SPSR_x, #268435468 @ 0x1000000c │ │ │ │ - blx 0xfe206462 │ │ │ │ + blx 0xfe206492 │ │ │ │ strbne r3, [r3, r4, lsl #4]! │ │ │ │ @ instruction: 0x13a2ebc3 │ │ │ │ ldrb r6, [ip, #67]! @ 0x43 │ │ │ │ stmdbeq sp, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf18ce5f9 │ │ │ │ - svclt 0x0000fd57 │ │ │ │ + svclt 0x0000fd5f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ svcge 0x0004b08b │ │ │ │ - blmi 0xfea3fcec │ │ │ │ + blmi 0xfea3fd1c │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f617b │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ tstphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x149584 │ │ │ │ + blcs 0x1495b4 │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ ldclvs 3, cr2, [r9], #-4 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xfebea4dc │ │ │ │ + blx 0xfebea50c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r3, r8, pc} │ │ │ │ - blcs 0x13ff18 │ │ │ │ + blcs 0x13ff48 │ │ │ │ tstphi r7, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46691dda │ │ │ │ cmnpvs pc, #570425344 @ p-variant is OBSOLETE @ 0x22000000 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ movweq lr, #15277 @ 0x3bad │ │ │ │ mulle r6, r9, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r9, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ @ instruction: 0x401373f8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x25a934 │ │ │ │ + blcc 0x25a964 │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ andsls pc, r0, r7, asr #17 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0xf44f4b86 │ │ │ │ ldrbtmi r7, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ - blge 0x22ef48 │ │ │ │ + blge 0x22ef78 │ │ │ │ strhi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf500469a │ │ │ │ movwls r5, #8205 @ 0x200d │ │ │ │ @ instruction: 0xf1073018 │ │ │ │ movwls r0, #13072 @ 0x3310 │ │ │ │ @ instruction: 0xf750462b │ │ │ │ - strmi lr, [r4], -r0, lsr #28 │ │ │ │ + strmi lr, [r4], -r8, lsl #28 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ @ instruction: 0xf938f14f │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r4, #1, 28 │ │ │ │ svcpl 0x0080f514 │ │ │ │ adchi pc, r8, r0, lsl #1 │ │ │ │ - blle 0x16f9d40 │ │ │ │ + blle 0x16f9d70 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, r6, #1703936 @ 0x1a0000 │ │ │ │ adchi pc, fp, r0, lsl #1 │ │ │ │ @@ -292958,15 +292968,15 @@ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ adcsvs r6, fp, sl, ror r0 │ │ │ │ @ instruction: 0xf8bcf7fd │ │ │ │ teqlt r2, #7995392 @ 0x7a0000 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 12 │ │ │ │ ldmdavs r3, {r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ @@ -292987,37 +292997,37 @@ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldcvs 0, cr13, [r9], #-472 @ 0xfffffe28 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0x4606f9f7 │ │ │ │ @ instruction: 0x462ab170 │ │ │ │ @ instruction: 0xf6e14651 │ │ │ │ - stccs 13, cr14, [r1, #-712] @ 0xfffffd38 │ │ │ │ + stccs 13, cr14, [r1, #-616] @ 0xfffffd98 │ │ │ │ @ instruction: 0xf8bad008 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842d1b │ │ │ │ @ instruction: 0x61b38b33 │ │ │ │ movwcs r6, #3193 @ 0xc79 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf9e0f00d │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r9 │ │ │ │ - blmi 0xe266d0 │ │ │ │ + blmi 0xe26700 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvc pc, r2, pc, asr #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x463258d3 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf5006c3b │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ strls r3, [r1], #-770 @ 0xfffffcfe │ │ │ │ andscc r4, r8, fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - ldcl 7, cr15, [r6, #-320]! @ 0xfffffec0 │ │ │ │ + ldcl 7, cr15, [lr, #-320] @ 0xfffffec0 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r8, #-1004] @ 0xfffffc14 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xd3235f80 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ @@ -293034,41 +293044,41 @@ │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mcrge 4, 7, pc, cr10, cr15, {3} @ │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ vabd.s8 q15, q15, q9 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fd2096 │ │ │ │ usad8 sl, pc, r8 @ │ │ │ │ - blle 0xff779ed8 │ │ │ │ + blle 0xff779f08 │ │ │ │ ldrdls pc, [r0], #-135 @ 0xffffff79 │ │ │ │ ldrdge pc, [r0], #-135 @ 0xffffff79 │ │ │ │ strmi lr, [r4], -lr, lsr #14 │ │ │ │ @ instruction: 0xf06fe7d2 │ │ │ │ bfi r0, r5, #8, #8 │ │ │ │ - ldc2 1, cr15, [r0], {140} @ 0x8c │ │ │ │ - cmnpvs ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldc2 1, cr15, [r8], {140} @ 0x8c │ │ │ │ + @ instruction: 0x61acf640 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbccc pc, r4, r1, asr #4 │ │ │ │ + rscscc pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf15762c1 │ │ │ │ svclt 0x0000fc35 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r1, pc, sl, ror #17 │ │ │ │ - @ instruction: 0x007f1794 │ │ │ │ - eorseq r7, r5, r0, asr pc │ │ │ │ + ldrhteq r1, [pc], #-138 │ │ │ │ + rsbseq r1, pc, r4, ror #14 │ │ │ │ + eorseq r7, r5, r0, lsl #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 0, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4604b0f7 │ │ │ │ pkhbtmi sl, r8, r5, lsl #28 │ │ │ │ svcge 0x00354630 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - blmi 0x1e77140 │ │ │ │ + blmi 0x1e77170 │ │ │ │ tstls r9, r0, lsl #10 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9375 │ │ │ │ @ instruction: 0xf89d0300 │ │ │ │ movwls r3, #49672 @ 0xc208 │ │ │ │ ldmib r6, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @@ -293078,150 +293088,150 @@ │ │ │ │ stmib ip, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ ldrpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrpl lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [lr, #-2509] @ 0xfffff633 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ movwls r9, #47881 @ 0xbb09 │ │ │ │ - blcs 0x1553a0 │ │ │ │ + blcs 0x1553d0 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwls r9, #43782 @ 0xab06 │ │ │ │ vstrls d9, [r7, #-28] @ 0xffffffe4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0xfe14ed08 │ │ │ │ + blls 0xfe14ed38 │ │ │ │ cmple pc, r0, lsl #22 │ │ │ │ @ instruction: 0xf8dd9b81 │ │ │ │ - blcs 0x14efa8 │ │ │ │ - bmi 0x1822d74 │ │ │ │ + blcs 0x14efd8 │ │ │ │ + bmi 0x1822da4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2827 @ 0xfffff4f5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf5009a0a │ │ │ │ andls r5, r0, #13 │ │ │ │ andcs r3, r0, #24 │ │ │ │ stmdapl r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r9, [r2], -r3, lsl #4 │ │ │ │ - stcl 7, cr15, [r4], {80} @ 0x50 │ │ │ │ + stc 7, cr15, [ip], #320 @ 0x140 │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ @ instruction: 0xffdcf14e │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0fca5 │ │ │ │ @ instruction: 0xf51a0a00 │ │ │ │ eorle r5, r2, #128, 30 @ 0x200 │ │ │ │ - blcs 0x15541c │ │ │ │ + blcs 0x15544c │ │ │ │ orrshi pc, r8, r0, asr #32 │ │ │ │ - blcs 0x155418 │ │ │ │ + blcs 0x155448 │ │ │ │ bicshi pc, lr, r0, asr #32 │ │ │ │ - blcs 0x155424 │ │ │ │ + blcs 0x155454 │ │ │ │ eorhi pc, r3, #64 @ 0x40 │ │ │ │ - blcs 0x155440 │ │ │ │ + blcs 0x155470 │ │ │ │ cmnphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ orrlt r9, r3, r0, lsl #23 │ │ │ │ movwcs r9, #2432 @ 0x980 │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf8ecf00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r6, r9, pc}^ │ │ │ │ andvs r2, r2, r0, lsl r3 │ │ │ │ - blls 0x5c6940 │ │ │ │ + blls 0x5c6970 │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ - blmi 0xec6b48 │ │ │ │ - blls 0x1e888a8 │ │ │ │ + blmi 0xec6b78 │ │ │ │ + blls 0x1e888d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrbmi r8, [r0], -sl, asr #4 │ │ │ │ tstcs r0, r7, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0x155494 │ │ │ │ + blcs 0x1554c4 │ │ │ │ mrshi pc, (UNDEF: 65) @ │ │ │ │ stmibls r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xf8c4f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r9, pc} │ │ │ │ stmib sp, {r1, r6, fp, sp, lr}^ │ │ │ │ stmvs r3, {r4, r9, ip, sp} │ │ │ │ @ instruction: 0xf10d9312 │ │ │ │ - blls 0xfe17098c │ │ │ │ + blls 0xfe1709bc │ │ │ │ addle r2, ip, r0, lsl #22 │ │ │ │ movwcs r4, #5657 @ 0x1619 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf8b0f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r1, {r0, r1, r4, r9, pc} │ │ │ │ addle r2, r0, r0, lsl #18 │ │ │ │ stmdage lr, {r1, r6, fp, sp, lr} │ │ │ │ ldc2l 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ andcs sp, r8, #1073741872 @ 0x40000030 │ │ │ │ - bmi 0x7530f8 │ │ │ │ + bmi 0x753128 │ │ │ │ svclt 0x0070ee1d │ │ │ │ vqdmulh.s d25, d0, d11 │ │ │ │ ldrbtmi r1, [sl], #-335 @ 0xfffffeb1 │ │ │ │ @ instruction: 0xf85b6812 │ │ │ │ @ instruction: 0xf8d22002 │ │ │ │ - bge 0x4af314 │ │ │ │ + bge 0x4af344 │ │ │ │ andhi lr, r2, #3358720 @ 0x334000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andls r9, r0, #40960 @ 0xa000 │ │ │ │ @ instruction: 0x46223018 │ │ │ │ @ instruction: 0xf7509501 │ │ │ │ - @ instruction: 0x4682ec3c │ │ │ │ + strmi lr, [r2], r4, lsr #24 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ mvnhi pc, r0 │ │ │ │ svcvc 0x0000f51a │ │ │ │ - blmi 0x3a2b78 │ │ │ │ + blmi 0x3a2ba8 │ │ │ │ ldrbtmi r2, [fp], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ @ instruction: 0xf8d33003 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ @ instruction: 0xe76c2354 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r1, pc, r2, lsr r6 @ │ │ │ │ - rsbseq r1, pc, lr, lsl r5 @ │ │ │ │ - rsbseq r1, pc, r6, ror #9 │ │ │ │ - bleq 0x92ad78 │ │ │ │ - beq 0x10ead3c │ │ │ │ + rsbseq r1, pc, r2, lsl #12 │ │ │ │ + rsbseq r1, pc, lr, ror #9 │ │ │ │ + ldrhteq r1, [pc], #-70 │ │ │ │ + bleq 0x92ada8 │ │ │ │ + beq 0x10ead6c │ │ │ │ @ instruction: 0x46dabf58 │ │ │ │ stmdbls r9, {r0, r8, r9, sp} │ │ │ │ - b 0x1500198 │ │ │ │ + b 0x15001c8 │ │ │ │ andls r1, r8, #-1610612730 @ 0xa0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ pkhtbmi pc, r0, sp, asr #16 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ addcs r8, r0, #-1073741777 @ 0xc000002f │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldm r8, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x001ff1bb │ │ │ │ strbmi sp, [r1], sl, lsr #26 │ │ │ │ @ instruction: 0xf04f940a │ │ │ │ strtmi r0, [ip], -r1, lsl #16 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ - bleq 0x16aaa8 │ │ │ │ + bleq 0x16aad8 │ │ │ │ ldrbmi r9, [r5], -r5, lsl #10 │ │ │ │ vpmax.u8 d15, d11, d21 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - beq 0x42958c │ │ │ │ + beq 0x4295bc │ │ │ │ @ instruction: 0xf18c4650 │ │ │ │ - @ instruction: 0xf00af8ed │ │ │ │ + @ instruction: 0xf00af8f5 │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x332a0c │ │ │ │ + blx 0x332a3c │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ - bleq 0x1aadc4 │ │ │ │ + bleq 0x1aadf4 │ │ │ │ svceq 0x0020f1bb │ │ │ │ stcls 1, cr13, [r5, #-928] @ 0xfffffc60 │ │ │ │ - blls 0x33ba24 │ │ │ │ + blls 0x33ba54 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r3, fp, #4194304 @ 0x400000 │ │ │ │ stcls 12, cr13, [sl], {218} @ 0xda │ │ │ │ strls r9, [fp], -r6, lsl #22 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf114aee9 │ │ │ │ @ instruction: 0xf104051f │ │ │ │ @@ -293231,205 +293241,205 @@ │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r8, lsl #4 │ │ │ │ @ instruction: 0xf812f00d │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17b4638 │ │ │ │ - ldccs 8, cr14, [pc, #-312] @ 0x12e8b4 │ │ │ │ + ldccs 8, cr14, [pc, #-312] @ 0x12e8e4 │ │ │ │ @ instruction: 0xf04fdd2a │ │ │ │ strls r0, [sl], #-2304 @ 0xfffff700 │ │ │ │ - beq 0x1aab34 │ │ │ │ + beq 0x1aab64 │ │ │ │ strbmi r4, [r8], r4, asr #12 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strls r2, [r5], #-1280 @ 0xfffffb00 │ │ │ │ - blx 0xa40378 │ │ │ │ + blx 0xa403a8 │ │ │ │ ldrbeq pc, [sl, r5, lsl #6] @ │ │ │ │ - bl 0x3a3e44 │ │ │ │ + bl 0x3a3e74 │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - @ instruction: 0xf8a2f18c │ │ │ │ + @ instruction: 0xf8aaf18c │ │ │ │ tstpeq pc, #11 @ p-variant is OBSOLETE │ │ │ │ eorne pc, r0, r7, asr r8 @ │ │ │ │ vpmax.u8 d15, d3, d10 │ │ │ │ @ instruction: 0xf847430b │ │ │ │ strcc r3, [r1, #-32] @ 0xffffffe0 │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0xf1089c05 │ │ │ │ - blls 0x330a3c │ │ │ │ + blls 0x330a6c │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi r3, [r3, #-1028] @ 0xfffffbfc │ │ │ │ stcls 12, cr13, [sl], {220} @ 0xdc │ │ │ │ vstrls d9, [r7, #-28] @ 0xffffffe4 │ │ │ │ - blcs 0x154674 │ │ │ │ + blcs 0x1546a4 │ │ │ │ mcrge 4, 5, pc, cr5, cr15, {1} @ │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12e940 │ │ │ │ - bleq 0x10eae68 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12e970 │ │ │ │ + bleq 0x10eae98 │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ stmdbls r7, {r0, r8, r9, sp} │ │ │ │ - b 0x15002c4 │ │ │ │ + b 0x15002f4 │ │ │ │ andls r1, r8, #-1342177274 @ 0xb0000006 │ │ │ │ @ instruction: 0xf00c0092 │ │ │ │ strmi pc, [r0], r7, asr #31 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ addcs r8, r0, #1073741834 @ 0x4000000a │ │ │ │ ldmdage r5, {r8, sp}^ │ │ │ │ stmda r2, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ ldcle 13, cr2, [r0, #-124]! @ 0xffffff84 │ │ │ │ strls r4, [sp], #-1729 @ 0xfffff93f │ │ │ │ - beq 0x1aabc8 │ │ │ │ + beq 0x1aabf8 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8d90800 │ │ │ │ strcs fp, [r0, #-0] │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ - blx 0xb40600 │ │ │ │ + blx 0xb40630 │ │ │ │ ldrbeq pc, [fp, r5, lsl #6] @ │ │ │ │ - bl 0x263eec │ │ │ │ + bl 0x263f1c │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - bleq 0x92aadc │ │ │ │ - @ instruction: 0xf854f18c │ │ │ │ - bl 0x219890 │ │ │ │ - blx 0x3aecbc │ │ │ │ + bleq 0x92ab0c │ │ │ │ + @ instruction: 0xf85cf18c │ │ │ │ + bl 0x2198c0 │ │ │ │ + blx 0x3aecec │ │ │ │ @ instruction: 0xf850fb0b │ │ │ │ - b 0x13fdcd4 │ │ │ │ + b 0x13fdd04 │ │ │ │ @ instruction: 0xf8400303 │ │ │ │ strcc r3, [r1, #-3204] @ 0xfffff37c │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ - blls 0x33bb58 │ │ │ │ + blls 0x33bb88 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 5, cr4, [r6], {67} @ 0x43 │ │ │ │ ldclge 12, cr9, [r5, #-52] @ 0xffffffcc │ │ │ │ movwcs lr, #5719 @ 0x1657 │ │ │ │ andcs r9, r8, #128, 18 @ 0x200000 │ │ │ │ @ instruction: 0xf00c4618 │ │ │ │ stmdacs r0, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r6, r0 │ │ │ │ tstls r0, #196608 @ 0x30000 │ │ │ │ tstls r1, #57409536 @ 0x36c0000 │ │ │ │ ldrt r6, [sp], r3, asr #16 │ │ │ │ - blcs 0x15590c │ │ │ │ + blcs 0x15593c │ │ │ │ mrcge 4, 4, APSR_nzcv, cr5, cr15, {1} │ │ │ │ andcs r9, r8, #12, 22 @ 0x3000 │ │ │ │ andcs r9, r3, r0, lsl #19 │ │ │ │ @ instruction: 0xff70f00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x54ee70 │ │ │ │ - blls 0x5c6b34 │ │ │ │ + blls 0x54eea0 │ │ │ │ + blls 0x5c6b64 │ │ │ │ str r6, [r6], r3, asr #32 │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12ea1c │ │ │ │ - bleq 0x10eaf44 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12ea4c │ │ │ │ + bleq 0x10eaf74 │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f7740 │ │ │ │ - b 0x14f50f0 │ │ │ │ + b 0x14f7770 │ │ │ │ + b 0x14f5120 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ strls r0, [sl], #-2049 @ 0xfffff7ff │ │ │ │ - beq 0x16aca0 │ │ │ │ + beq 0x16acd0 │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r9, [ip], -r5, lsl #8 │ │ │ │ - bleq 0x3a979c │ │ │ │ + bleq 0x3a97cc │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf18b0b1f │ │ │ │ - @ instruction: 0xf856ffef │ │ │ │ - blx 0x336c04 │ │ │ │ - b 0x82d7b4 │ │ │ │ + @ instruction: 0xf856fff7 │ │ │ │ + blx 0x336c34 │ │ │ │ + b 0x82d7e4 │ │ │ │ svclt 0x00140f02 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d9, d2 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b94314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r5], {161} @ 0xa1 │ │ │ │ @ instruction: 0xf10a9b08 │ │ │ │ strcc r0, [r1], #-2592 @ 0xfffff5e0 │ │ │ │ - blls 0x26ccc4 │ │ │ │ + blls 0x26ccf4 │ │ │ │ ldclle 2, cr4, [r9], {163} @ 0xa3 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ - blcs 0x157be0 │ │ │ │ + blcs 0x157c10 │ │ │ │ mcrge 4, 1, pc, cr2, cr15, {1} @ │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12eab0 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12eae0 │ │ │ │ ldmdaeq lr!, {r2, r8, ip, sp, lr, pc} │ │ │ │ ssatmi fp, #9, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f77d4 │ │ │ │ - b 0x14f5178 │ │ │ │ + b 0x14f7804 │ │ │ │ + b 0x14f51a8 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldccs 0, cr13, [pc, #-456] @ 0x12ea1c │ │ │ │ + ldccs 0, cr13, [pc, #-456] @ 0x12ea4c │ │ │ │ mcrge 7, 0, pc, cr14, cr15, {3} @ │ │ │ │ andsge pc, r8, sp, asr #17 │ │ │ │ strls r2, [r8], #-1537 @ 0xfffff9ff │ │ │ │ - bleq 0x16ad30 │ │ │ │ - beq 0x16ad34 │ │ │ │ + bleq 0x16ad60 │ │ │ │ + beq 0x16ad64 │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strls r0, [r5], #-2048 @ 0xfffff800 │ │ │ │ - bl 0x340514 │ │ │ │ + bl 0x340544 │ │ │ │ strtmi r0, [r8], -sl, lsl #10 │ │ │ │ - ldreq pc, [pc, #-5] @ 0x12ec07 │ │ │ │ - @ instruction: 0xffa6f18b │ │ │ │ + ldreq pc, [pc, #-5] @ 0x12ec37 │ │ │ │ + @ instruction: 0xffaef18b │ │ │ │ eorcs pc, r0, r7, asr r8 @ │ │ │ │ @ instruction: 0xf505fa06 │ │ │ │ svclt 0x00144215 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d8, d2 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r5], {160} @ 0xa0 │ │ │ │ - bleq 0x1ab064 │ │ │ │ - beq 0x96b064 │ │ │ │ + bleq 0x1ab094 │ │ │ │ + beq 0x96b094 │ │ │ │ @ instruction: 0xf84445d9 │ │ │ │ vldmiale sl, {d24-d25} │ │ │ │ @ instruction: 0xf8dd9b07 │ │ │ │ stcls 0, cr10, [r8], {24} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf104addd │ │ │ │ - ldrcc r0, [pc], #-1598 @ 0x12ec58 │ │ │ │ + ldrcc r0, [pc], #-1598 @ 0x12ec88 │ │ │ │ qsaxmi fp, r6, r8 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f7864 │ │ │ │ - b 0x14f5200 │ │ │ │ + b 0x14f7894 │ │ │ │ + b 0x14f5230 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ cmpplt r8, #3184 @ p-variant is OBSOLETE @ 0xc70 │ │ │ │ @ instruction: 0xf77f2c1f │ │ │ │ @ instruction: 0xf04fadcb │ │ │ │ strmi r0, [r6], -r0, lsl #22 │ │ │ │ ldrbmi r2, [pc], -r1, lsl #10 │ │ │ │ strls r2, [r5], -r0, lsl #8 │ │ │ │ - bl 0x240520 │ │ │ │ + bl 0x240550 │ │ │ │ strbmi r0, [r0], -fp, lsl #16 │ │ │ │ ldmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xff64f18b │ │ │ │ + @ instruction: 0xff6cf18b │ │ │ │ addeq lr, r0, sp, lsl #22 │ │ │ │ @ instruction: 0xf808fa05 │ │ │ │ ldrsbcs pc, [r4, #-128] @ 0xffffff80 @ │ │ │ │ svceq 0x0002ea18 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ adcmi r2, r2, r0, lsl #4 │ │ │ │ tstmi r6, #16777216 @ 0x1000000 │ │ │ │ mvnle r2, r0, lsr #24 │ │ │ │ mcrls 6, 0, r4, cr5, cr4, {1} │ │ │ │ @ instruction: 0xf10b3701 │ │ │ │ ldrmi r0, [r9, #2848]! @ 0xb20 │ │ │ │ - blmi 0x26cddc │ │ │ │ + blmi 0x26ce0c │ │ │ │ str sp, [r1, #3292]! @ 0xcdc │ │ │ │ - beq 0x4aae88 │ │ │ │ + beq 0x4aaeb8 │ │ │ │ @ instruction: 0xf14ee5b5 │ │ │ │ stmdavs r0, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xceccc4 │ │ │ │ - beq 0x16b3dc │ │ │ │ + blx 0xceccf4 │ │ │ │ + beq 0x16b40c │ │ │ │ @ instruction: 0xf18ce60a │ │ │ │ - svclt 0x0000f917 │ │ │ │ + svclt 0x0000f91f │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0002b084 │ │ │ │ ldrmi r2, [r1], r0, lsl #10 │ │ │ │ vld1.16 {d4-d5}, [r3 :256], r3 │ │ │ │ @@ -293446,72 +293456,72 @@ │ │ │ │ adchi pc, r9, r0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ cdp2 0, 6, cr15, cr2, cr12, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r5, {r0, r2, r3, r7, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ - blmi 0x19cf040 │ │ │ │ + blmi 0x19cf070 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1682 @ 0xfffff96e │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7faffc │ │ │ │ + blvs 0xfe7fb02c │ │ │ │ rsbsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stccs 8, cr6, [r0, #-108] @ 0xffffff94 │ │ │ │ addsmi sp, r8, #-1073741797 @ 0xc000001b │ │ │ │ andcs sp, r3, #112, 16 @ 0x700000 │ │ │ │ @ instruction: 0xf7484629 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [sl, #424]! @ 0x1a8 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6f9cc │ │ │ │ + bl 0xfec6f9fc │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7edf8 │ │ │ │ + bl 0xfec7ee28 │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ eorsvs r6, sp, r8, lsl r0 │ │ │ │ - blmi 0x12c06c4 │ │ │ │ + blmi 0x12c06f4 │ │ │ │ @ instruction: 0x71b7f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ stmib sp, {r1, r8, r9, fp, sp, pc}^ │ │ │ │ ldrmi r7, [r8], r0, lsl #8 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7503018 │ │ │ │ - strmi lr, [r4], -r2, asr #19 │ │ │ │ + strmi lr, [r4], -sl, lsr #19 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ ldc2l 1, cr15, [sl], {78} @ 0x4e │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r4, #2670592 @ 0x28c000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmdavs fp!, {r1, r4, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429d │ │ │ │ @ instruction: 0xb1b5461d │ │ │ │ movwcs r4, #1585 @ 0x631 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ ldc2l 0, cr15, [r8, #48]! @ 0x30 │ │ │ │ cmnlt r0, r6, lsl #12 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ - ldmib r2!, {r0, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmib sl, {r0, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andle r2, r8, r1, lsl #26 │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ - blcs 0x3ceef0 │ │ │ │ + blcs 0x3cef20 │ │ │ │ ldccs 1, cr13, [fp, #-12] │ │ │ │ - blhi 0xe1ec3c │ │ │ │ + blhi 0xe1ec6c │ │ │ │ movwcs r6, #435 @ 0x1b3 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ msrlt SPSR_f, r1, ror #27 │ │ │ │ andvs r6, r3, fp, lsr r8 │ │ │ │ vhadd.s8 d30, d14, d12 │ │ │ │ vqdmlal.s , d0, d0[5] │ │ │ │ @@ -293533,35 +293543,35 @@ │ │ │ │ ldrtmi r4, [r3], -r2, asr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [r1], #-439 @ 0xfffffe49 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #12 │ │ │ │ - ldmdb lr, {r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb r6, {r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf14ed1d8 │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf940f7fb │ │ │ │ ldrb r4, [r1, r4, asr #4] │ │ │ │ - blne 0x17fbac0 │ │ │ │ + blne 0x17fbaf0 │ │ │ │ bicle r4, fp, #805306376 @ 0x30000008 │ │ │ │ @ instruction: 0xf06fe759 │ │ │ │ bfi r0, r5, #8, #2 │ │ │ │ - @ instruction: 0xf822f18c │ │ │ │ + @ instruction: 0xf82af18c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - @ instruction: 0x007f1096 │ │ │ │ - rsbseq r1, pc, r4, lsr #32 │ │ │ │ - rsbseq r0, pc, ip, asr pc @ │ │ │ │ + rsbseq r1, pc, r6, rrx │ │ │ │ + ldrshteq r0, [pc], #-244 │ │ │ │ + rsbseq r0, pc, ip, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcge 0x0004b08f │ │ │ │ - blmi 0xfeac0954 │ │ │ │ + blmi 0xfeac0984 │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ @ instruction: 0xa054f897 │ │ │ │ rsbsvs r6, fp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xb058f897 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf1b18092 │ │ │ │ @@ -293570,15 +293580,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ stc2l 0, cr15, [ip, #-48]! @ 0xffffffd0 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ cmnpvs pc, #637534208 @ p-variant is OBSOLETE @ 0x26000000 │ │ │ │ @ instruction: 0xf023466a │ │ │ │ - bl 0xfec6fb74 │ │ │ │ + bl 0xfec6fba4 │ │ │ │ addsmi r0, sl, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [sl], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd429a │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ vstreq d14, [r6, #-692] @ 0xfffffd4c │ │ │ │ @@ -293590,50 +293600,50 @@ │ │ │ │ @ instruction: 0xf8462033 │ │ │ │ @ instruction: 0xf9302033 │ │ │ │ @ instruction: 0xf8212033 │ │ │ │ movwcc r2, #4147 @ 0x1033 │ │ │ │ @ instruction: 0xd1f4429c │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r1, #348] @ 0x15c │ │ │ │ - bge 0x2696a4 │ │ │ │ + bge 0x2696d4 │ │ │ │ @ instruction: 0x4651bfb8 │ │ │ │ - bge 0x2e96ac │ │ │ │ + bge 0x2e96dc │ │ │ │ @ instruction: 0xf644db19 │ │ │ │ vrshr.s64 , , #63 │ │ │ │ - b 0x14ef924 │ │ │ │ - blx 0xfe1cbf46 │ │ │ │ + b 0x14ef954 │ │ │ │ + blx 0xfe1cbf76 │ │ │ │ @ instruction: 0xf1071209 │ │ │ │ - bl 0xff1ef3e8 │ │ │ │ + bl 0xff1ef418 │ │ │ │ teqvs fp, r2, lsr #7 │ │ │ │ ldrsbvs r1, [sl, #-122]! @ 0xffffff86 │ │ │ │ rsbsvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ ldmdbls r3, {r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movtcs pc, #580 @ 0x244 @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ vqrdmulh.s d15, d9, d3 │ │ │ │ - blmi 0x1dc76b4 │ │ │ │ + blmi 0x1dc76e4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs r5, #2258 @ 0x8d2 │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r3, [r3], -r1, lsl #6 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ - ldm r8!, {r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmia r0!, {r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ - blx 0xff56b536 │ │ │ │ + blx 0xff56b566 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0f899 │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ @ instruction: 0xf0c05f80 │ │ │ │ - blmi 0x190f244 │ │ │ │ - bvs 0x200907c │ │ │ │ + blmi 0x190f274 │ │ │ │ + bvs 0x20090ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x464080b5 │ │ │ │ ldrtmi r3, [sp], ip, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -293649,42 +293659,42 @@ │ │ │ │ andcs sp, r8, #120, 2 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ stc2l 0, cr15, [lr], {12} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r1, r2, r3, r7, pc} │ │ │ │ @ instruction: 0x17db613b │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - beq 0x56b490 │ │ │ │ + beq 0x56b4c0 │ │ │ │ @ instruction: 0xf1b861bb │ │ │ │ andle r0, r8, r0, lsl #30 │ │ │ │ ldcvs 6, cr4, [sl, #-260]! @ 0xfffffefc │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ @ instruction: 0xf8e6f7f2 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ - blmi 0x11a378c │ │ │ │ + blmi 0x11a37bc │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ ldmvs fp!, {sp, pc}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r1, lsl #6 │ │ │ │ movwls r2, #8968 @ 0x2308 │ │ │ │ @ instruction: 0xf7504623 │ │ │ │ - pkhtbmi lr, r0, r2, asr #16 │ │ │ │ + @ instruction: 0x4680e83a │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf14ed106 │ │ │ │ stmdavs r0, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf832f7fb │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrshlt r6, [r3, #-139]! @ 0xffffff75 │ │ │ │ svcvc 0x0000f518 │ │ │ │ - blmi 0xce333c │ │ │ │ + blmi 0xce336c │ │ │ │ ldrbtmi r6, [fp], #-2170 @ 0xfffff786 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32201 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ @ instruction: 0xf5182354 │ │ │ │ addle r5, r8, #128, 30 @ 0x200 │ │ │ │ @@ -293719,40 +293729,40 @@ │ │ │ │ @ instruction: 0xf8dab148 │ │ │ │ andvs r3, r3, r0 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ ldrb r6, [r5, r3, asr #32] │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe745 │ │ │ │ strb r0, [r2, -sp, lsl #16] │ │ │ │ - cdp2 1, 12, cr15, cr2, cr11, {4} │ │ │ │ + cdp2 1, 12, cr15, cr10, cr11, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r0, pc, r8, lsl lr @ │ │ │ │ - rsbseq r0, pc, ip, asr #26 │ │ │ │ - rsbseq r0, pc, r2, lsl #26 │ │ │ │ + rsbseq r0, pc, r8, ror #27 │ │ │ │ + rsbseq r0, pc, ip, lsl sp @ │ │ │ │ + ldrsbteq r0, [pc], #-194 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec863a4 │ │ │ │ + bl 0xfec863d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1df2f2c │ │ │ │ + blmi 0x1df2f5c │ │ │ │ strmi fp, [r7], -r3, lsr #1 │ │ │ │ sbclt r4, ip, #23068672 @ 0x1600000 │ │ │ │ tstcs r0, r0, ror #4 │ │ │ │ ldmdavs fp, {r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf17a0300 │ │ │ │ eorcs lr, r0, #96, 24 @ 0x6000 │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ mrrc 1, 7, pc, sl, cr10 @ │ │ │ │ stmdale r8, {r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ - blhi 0x7f608c │ │ │ │ + blhi 0x7f60bc │ │ │ │ streq r0, [r7, -r7, lsl #14] │ │ │ │ - blne 0x2f0e00 │ │ │ │ + blne 0x2f0e30 │ │ │ │ @ instruction: 0xf06f008b │ │ │ │ - blmi 0x19f0240 │ │ │ │ - blls 0x989258 │ │ │ │ + blmi 0x19f0270 │ │ │ │ + blls 0x989288 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080bc │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -293770,55 +293780,55 @@ │ │ │ │ strls r6, [r8], #-2076 @ 0xfffff7e4 │ │ │ │ ldmdavs ip, {r3, r9, fp, sp, pc}^ │ │ │ │ strls r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ strls r6, [sl], #-2204 @ 0xfffff764 │ │ │ │ strls r6, [fp], #-2268 @ 0xfffff724 │ │ │ │ strls r6, [ip], #-2332 @ 0xfffff6e4 │ │ │ │ strls r8, [sp], #-2716 @ 0xfffff564 │ │ │ │ - bvs 0x1c51ec4 │ │ │ │ + bvs 0x1c51ef4 │ │ │ │ @ instruction: 0xf8ad9412 │ │ │ │ movwcs r3, #56 @ 0x38 │ │ │ │ - bvs 0xffc53eb0 │ │ │ │ + bvs 0xffc53ee0 │ │ │ │ tstmi r4, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r2, r3, r5, r6, r8, r9, fp, sp, lr}^ │ │ │ │ - blvs 0xffbffec8 │ │ │ │ + blvs 0xffbffef8 │ │ │ │ stcvs 3, cr9, [fp], #-96 @ 0xffffffa0 │ │ │ │ stclvs 3, cr9, [fp], #-100 @ 0xffffff9c │ │ │ │ stcvs 3, cr9, [fp], #104 @ 0x68 │ │ │ │ stclvs 3, cr9, [fp], #108 @ 0x6c │ │ │ │ @ instruction: 0xf18a931c │ │ │ │ - strmi pc, [r4], -r3, lsl #31 │ │ │ │ + strmi pc, [r4], -fp, lsl #31 │ │ │ │ rsble r1, r8, r1, asr #24 │ │ │ │ subscs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xfedeb2ca │ │ │ │ + blx 0xfedeb2fa │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ movwcs sp, #102 @ 0x66 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x363428 │ │ │ │ - blls 0x3872c0 │ │ │ │ - blls 0x3c73c4 │ │ │ │ - blls 0x4074c8 │ │ │ │ - blls 0x4475cc │ │ │ │ - blls 0x4876d0 │ │ │ │ + blls 0x363458 │ │ │ │ + blls 0x3872f0 │ │ │ │ + blls 0x3c73f4 │ │ │ │ + blls 0x4074f8 │ │ │ │ + blls 0x4475fc │ │ │ │ + blls 0x487700 │ │ │ │ @ instruction: 0xf8bd8283 │ │ │ │ movwhi r3, #12344 @ 0x3038 │ │ │ │ rsbvs r9, fp, #18432 @ 0x4800 │ │ │ │ rscvs r9, fp, #20, 22 @ 0x5000 │ │ │ │ cmnvs fp, #22528 @ 0x5800 │ │ │ │ mvnvs r9, #24, 22 @ 0x6000 │ │ │ │ strtvs r9, [fp], #-2841 @ 0xfffff4e7 │ │ │ │ strbtvs r9, [fp], #-2842 @ 0xfffff4e6 │ │ │ │ strtvs r9, [fp], #2843 @ 0xb1b │ │ │ │ strbtvs r9, [fp], #2844 @ 0xb1c │ │ │ │ @ instruction: 0x4621e77d │ │ │ │ ldrtmi r4, [r8], -sl, ror #12 │ │ │ │ - @ instruction: 0xff4af18a │ │ │ │ + @ instruction: 0xff52f18a │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ movwcs sp, #40 @ 0x28 │ │ │ │ ldrtmi r2, [r1], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ cmnplt r8, #123904 @ p-variant is OBSOLETE @ 0x1e400 │ │ │ │ andvs r9, r3, r0, lsl #22 │ │ │ │ subvs r9, r3, r1, lsl #22 │ │ │ │ @@ -293827,104 +293837,104 @@ │ │ │ │ tstvs r3, r4, lsl #22 │ │ │ │ cmpvs r3, r5, lsl #22 │ │ │ │ orrvs r9, r3, r6, lsl #22 │ │ │ │ @ instruction: 0x301cf8bd │ │ │ │ ldrb r8, [ip, -r3, lsl #7] │ │ │ │ ldrtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18a4611 │ │ │ │ - strmi pc, [r4], -r9, lsr #30 │ │ │ │ + @ instruction: 0x4604ff31 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf14eaf54 │ │ │ │ stmdavs r0, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 7, pc, cr4, cr10, {7} │ │ │ │ strb r4, [ip, -r4, asr #4] │ │ │ │ - blx 0xa6b88c │ │ │ │ + blx 0xa6b8bc │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #3792 @ 0xed0 │ │ │ │ @ instruction: 0xf14ee7cf │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 7, pc, cr6, cr10, {7} @ │ │ │ │ str r4, [pc, r4, asr #4] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18be73b │ │ │ │ - svclt 0x0000fdcd │ │ │ │ + svclt 0x0000fdd5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ svcge 0x0004b089 │ │ │ │ @ instruction: 0x469b4c7b │ │ │ │ rscsvs r6, ip, r4, lsr #16 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blcs 0x14a38c │ │ │ │ + blcs 0x14a3bc │ │ │ │ rschi pc, r6, r0, asr #5 │ │ │ │ strmi r2, [r5], -r1, lsl #6 │ │ │ │ @ instruction: 0x46904618 │ │ │ │ - blx 0xaeb3e2 │ │ │ │ + blx 0xaeb412 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ sbcshi pc, pc, r0 │ │ │ │ - blle 0x7fa7bc │ │ │ │ + blle 0x7fa7ec │ │ │ │ ldrbcc pc, [ip], -r3, asr #12 @ │ │ │ │ ldreq pc, [r6], r0, asr #5 │ │ │ │ eorscs r6, r8, #3342336 @ 0x330000 │ │ │ │ - @ instruction: 0x71a4f64e │ │ │ │ + bicsvc pc, r4, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ cmnle fp, #1342177289 @ 0x50000009 │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf98ef7fc │ │ │ │ - blvs 0xfeff8bf8 │ │ │ │ - blvs 0x1c268 │ │ │ │ + blvs 0xfeff8c28 │ │ │ │ + blvs 0x1c298 │ │ │ │ @ instruction: 0xf1034669 │ │ │ │ vld1.8 {d0-d3}, [r2], r8 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec70048 │ │ │ │ + bl 0xfec70078 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7f474 │ │ │ │ + bl 0xfec7f4a4 │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stmdbge r4, {r3, r4, sp, lr} │ │ │ │ - blvs 0xa320 │ │ │ │ + blvs 0xa350 │ │ │ │ rsbsvs r4, r9, r8, lsr #12 │ │ │ │ mrc2 7, 1, pc, cr4, cr12, {7} │ │ │ │ - bllt 0x1540e48 │ │ │ │ + bllt 0x1540e78 │ │ │ │ vnmla.f64 d4, d13, d15 │ │ │ │ qsub16mi r0, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358c3 │ │ │ │ - blvs 0xfffefe98 │ │ │ │ + blvs 0xfffefec8 │ │ │ │ ldmdavs r9!, {r0, r1, r8, r9, ip, pc}^ │ │ │ │ smlabtlt r1, sp, r9, lr │ │ │ │ - blmi 0x13a7498 │ │ │ │ + blmi 0x13a74c8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1578 @ 0xfffff9d6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ andlt pc, r4, sp, asr #17 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r7, r8, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf5003302 │ │ │ │ strtmi r5, [r3], -sp │ │ │ │ vst4.8 {d19-d22}, [pc :64], r8 │ │ │ │ @ instruction: 0xf8cd7191 │ │ │ │ @ instruction: 0xf74f8000 │ │ │ │ - strmi lr, [r1], r8, ror #28 │ │ │ │ + pkhtbmi lr, r1, r0, asr #28 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ mcrcs 0, 0, sp, cr0, cr8, {2} │ │ │ │ - blmi 0xf63a1c │ │ │ │ + blmi 0xf63a4c │ │ │ │ ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r7, r0, lsl #6 │ │ │ │ ldrcc r4, [r4, -r8, asr #12] │ │ │ │ @ instruction: 0x210046bd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -293935,22 +293945,22 @@ │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ addle r2, r9, r0, lsl #20 │ │ │ │ vtst.8 q11, q7, q1 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ mlasvs fp, r6, r0, r2 │ │ │ │ @ instruction: 0xf7fc607a │ │ │ │ ldmib r7, {r0, r2, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x13bcec │ │ │ │ + bcs 0x13bd1c │ │ │ │ strbmi sp, [r0], -r2, lsl #1 │ │ │ │ @ instruction: 0xf110607b │ │ │ │ @ instruction: 0x4642fc35 │ │ │ │ strmi r4, [r2], r1, lsr #12 │ │ │ │ - cdp 6, 3, cr15, cr14, cr0, {7} │ │ │ │ + cdp 6, 2, cr15, cr6, cr0, {7} │ │ │ │ eorscs r6, r8, #3538944 @ 0x360000 │ │ │ │ - @ instruction: 0x71a4f64e │ │ │ │ + bicsvc pc, r4, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], -r8, lsr #30 │ │ │ │ @ instruction: 0xf8d9d205 │ │ │ │ @@ -293972,43 +293982,43 @@ │ │ │ │ stc2l 1, cr15, [sl], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0x4654e79b │ │ │ │ @ instruction: 0xf1104620 │ │ │ │ ldr pc, [r6, r5, ror #24] │ │ │ │ ldmdbeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe793 │ │ │ │ ldr r0, [r0, sp, lsl #18] │ │ │ │ - stc2l 1, cr15, [r8], {139} @ 0x8b │ │ │ │ + ldc2l 1, cr15, [r0], {139} @ 0x8b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - @ instruction: 0x007f0998 │ │ │ │ - rsbseq r0, pc, sl, ror r9 @ │ │ │ │ + rsbseq r0, pc, r8, ror #18 │ │ │ │ + rsbseq r0, pc, sl, asr #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec86794 │ │ │ │ + bl 0xfec867c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfe2332bc │ │ │ │ + blmi 0xfe2332ec │ │ │ │ strmi fp, [r5], -r9, lsr #1 │ │ │ │ sbclt r4, ip, #23068672 @ 0x1600000 │ │ │ │ tstcs r0, r8, asr r2 │ │ │ │ ldmdavs fp, {r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9327 │ │ │ │ @ instruction: 0xf17a0300 │ │ │ │ eorcs lr, r4, #104, 20 @ 0x68000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - b 0x19ebba8 │ │ │ │ + b 0x19ebbd8 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ stccs 3, cr3, [lr], {5} │ │ │ │ ldm pc, {r0, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldcne 0, cr15, [r1], {4} │ │ │ │ stmdaeq r8, {r2, r3, r4, r9, sl, fp, ip, sp, pc} │ │ │ │ stmdaeq r8, {r3, fp} │ │ │ │ ldcne 1, cr9, [r1], {8} │ │ │ │ @ instruction: 0xf06f00a1 │ │ │ │ - blmi 0x1d30640 │ │ │ │ - blls 0xb09658 │ │ │ │ + blmi 0x1d30670 │ │ │ │ + blls 0xb09688 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080d7 │ │ │ │ tstcs r0, r9, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -294025,28 +294035,28 @@ │ │ │ │ @ instruction: 0x462180b6 │ │ │ │ ldrls r6, [r0], #-2076 @ 0xfffff7e4 │ │ │ │ ldmdavs ip, {r4, r9, fp, sp, pc}^ │ │ │ │ ldrls r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ ldrls r6, [r2], #-2204 @ 0xfffff764 │ │ │ │ ldrls r6, [r3], #-2268 @ 0xfffff724 │ │ │ │ ldrls r6, [r4], #-2332 @ 0xfffff6e4 │ │ │ │ - blhi 0x8120c4 │ │ │ │ + blhi 0x8120f4 │ │ │ │ subscc pc, r8, sp, lsr #17 │ │ │ │ tstls r9, #503808 @ 0x7b000 │ │ │ │ tstls sl, #765952 @ 0xbb000 │ │ │ │ tstls fp, #0, 6 │ │ │ │ ldrdgt pc, [r4], #-135 @ 0xffffff79 │ │ │ │ ldrsbt pc, [r0], -r7 @ │ │ │ │ tst ip, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8d79415 │ │ │ │ stmib sp, {r3, r4, r5, sp, lr, pc}^ │ │ │ │ ldcvs 3, cr14, [ip], #120 @ 0x78 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, sl, fp, sp, lr}^ │ │ │ │ strtls r3, [r2], #-3104 @ 0xfffff3e0 │ │ │ │ - @ instruction: 0xf878f18b │ │ │ │ + @ instruction: 0xf880f18b │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ stmdavs r0, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr, #-1000] @ 0xfffffc18 │ │ │ │ movwcs r4, #580 @ 0x244 │ │ │ │ @ instruction: 0x46312254 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ @@ -294059,47 +294069,47 @@ │ │ │ │ andvs r9, r3, r0, lsl fp │ │ │ │ subvs r9, r3, r1, lsl fp │ │ │ │ addvs r9, r3, r2, lsl fp │ │ │ │ sbcvs r9, r3, r3, lsl fp │ │ │ │ tstvs r3, r4, lsl fp │ │ │ │ addhi r9, r3, #21504 @ 0x5400 │ │ │ │ ldrhcc pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ - blls 0x7902e8 │ │ │ │ - blls 0x7c808c │ │ │ │ - blls 0x848190 │ │ │ │ - blls 0x8c8394 │ │ │ │ - blls 0x948598 │ │ │ │ - blls 0x98879c │ │ │ │ - blls 0x9c88a0 │ │ │ │ + blls 0x790318 │ │ │ │ + blls 0x7c80bc │ │ │ │ + blls 0x8481c0 │ │ │ │ + blls 0x8c83c4 │ │ │ │ + blls 0x9485c8 │ │ │ │ + blls 0x9887cc │ │ │ │ + blls 0x9c88d0 │ │ │ │ ldrb r6, [r8, -fp, lsr #9]! │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf18b4628 │ │ │ │ - @ instruction: 0x4604f83b │ │ │ │ + strmi pc, [r4], -r3, asr #16 │ │ │ │ @ instruction: 0xf47f1c43 │ │ │ │ @ instruction: 0xf14eaf70 │ │ │ │ stmdavs r0, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ strb r4, [r8, -r4, asr #4]! │ │ │ │ tstcs lr, r1, lsl #20 │ │ │ │ @ instruction: 0xf18b4628 │ │ │ │ - strmi pc, [r4], -fp, lsr #16 │ │ │ │ + @ instruction: 0x4604f833 │ │ │ │ eorsle r1, r5, r2, asr #24 │ │ │ │ andscs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf964f00c │ │ │ │ eorsle r2, r4, r0, lsl #16 │ │ │ │ andvs r9, r3, r1, lsl #22 │ │ │ │ subvs r9, r3, r2, lsl #22 │ │ │ │ addvs r9, r3, r3, lsl #22 │ │ │ │ sbcvs r9, r3, r4, lsl #22 │ │ │ │ tstvs r3, r5, lsl #22 │ │ │ │ cmpvs r3, r6, lsl #22 │ │ │ │ tstcs r3, fp, asr #14 │ │ │ │ strtmi sl, [r8], -r7, lsl #20 │ │ │ │ - @ instruction: 0xf80ef18b │ │ │ │ + @ instruction: 0xf816f18b │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ movwcs sp, #17 │ │ │ │ @ instruction: 0x46312214 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ biclt pc, r0, r7, asr #18 │ │ │ │ andvs r9, r3, r7, lsl #22 │ │ │ │ subvs r9, r3, r8, lsl #22 │ │ │ │ @@ -294111,26 +294121,26 @@ │ │ │ │ ldc2l 7, cr15, [r2], {250} @ 0xfa │ │ │ │ strb r4, [r6, r4, asr #4]! │ │ │ │ @ instruction: 0xf802f14e │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #51968 @ 0xcb00 │ │ │ │ @ instruction: 0xf06fe7c2 │ │ │ │ str r0, [r0, -sp, lsl #8]! │ │ │ │ - blx 0xfedebdda │ │ │ │ + blx 0xfefebe0a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xb08d4bb3 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r6, [r1], r3, lsl #19 │ │ │ │ - blcs 0x3fe3dc │ │ │ │ + blcs 0x3fe40c │ │ │ │ andshi pc, r0, #0, 4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ rscseq r0, r7, r9, lsl r1 │ │ │ │ andeq r0, ip, ip │ │ │ │ andeq r0, ip, ip │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ tsteq r5, ip │ │ │ │ @@ -294142,22 +294152,22 @@ │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf10a4601 │ │ │ │ movwcs r0, #4632 @ 0x1218 │ │ │ │ andls r4, r3, #40, 12 @ 0x2800000 │ │ │ │ ldc2l 0, cr15, [r4, #-44]! @ 0xffffffd4 │ │ │ │ subeq r6, r0, r8, ror #17 │ │ │ │ - blx 0xff0ebc68 │ │ │ │ + blx 0xff0ebc98 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0xf6e04642 │ │ │ │ - stmdbvs r5!, {r1, r2, r5, r7, sl, fp, sp, lr, pc} │ │ │ │ + stmdbvs r5!, {r1, r2, r3, r7, sl, fp, sp, lr, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ stmiavs r7!, {r0, r1, r2, r5, r8, pc}^ │ │ │ │ ldmdbls r6, {r0, r8, r9, sp} │ │ │ │ - blne 0x21010a4 │ │ │ │ + blne 0x21010d4 │ │ │ │ strtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ @ instruction: 0xf8d8f00c │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ bichi pc, pc, r0 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ rscscs pc, pc, #64, 4 │ │ │ │ sbcvs pc, r7, #204472320 @ 0xc300000 │ │ │ │ @@ -294167,102 +294177,102 @@ │ │ │ │ tstpne r3, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x13b61313 │ │ │ │ bicsne r1, r5, #1275068416 @ 0x4c000000 │ │ │ │ ldmdaeq r3, {r0, r1, r4, r8, r9, ip} │ │ │ │ @ instruction: 0x460100b6 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf6e09304 │ │ │ │ - blls 0x26aa74 │ │ │ │ + blls 0x26aa44 │ │ │ │ ldrdeq lr, [r0, -r6] │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ @ instruction: 0xee1d497f │ │ │ │ @ instruction: 0x464a0f70 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - mrrc 7, 4, pc, r6, cr15 @ │ │ │ │ + ldc 7, cr15, [lr], #-316 @ 0xfffffec4 │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf5164246 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf1104620 │ │ │ │ - blmi 0x1d2e3a0 │ │ │ │ - blls 0x409940 │ │ │ │ + blmi 0x1d2e3d0 │ │ │ │ + blls 0x409970 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrtmi r8, [r0], -fp, lsl #3 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcc lr, [r3, -r4] │ │ │ │ - bl 0xfe9f790c │ │ │ │ - blls 0x6b1d08 │ │ │ │ + bl 0xfe9f793c │ │ │ │ + blls 0x6b1d38 │ │ │ │ ldrmi r4, [r9], #-1610 @ 0xfffff9b6 │ │ │ │ @ instruction: 0xf00c2300 │ │ │ │ @ instruction: 0xf8daf877 │ │ │ │ vhadd.s8 d18, d0, d4 │ │ │ │ @ instruction: 0xf6c323ff │ │ │ │ ldrmi r6, [r3], #-967 @ 0xfffffc39 │ │ │ │ - blcs 0x4c1134 │ │ │ │ + blcs 0x4c1164 │ │ │ │ adcshi pc, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ andeq r0, pc, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, ip, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, ip, r6, lsl #2 │ │ │ │ subeq r0, r4, r7, lsl r1 │ │ │ │ - blmi 0x162fa58 │ │ │ │ - bleq 0xa6bd80 │ │ │ │ + blmi 0x162fa88 │ │ │ │ + bleq 0xa6bdb0 │ │ │ │ strls r6, [r4], #-2343 @ 0xfffff6d9 │ │ │ │ ldm r3, {r0, r1, r2, r5, sl, lr} │ │ │ │ stm fp, {r0, r1} │ │ │ │ ands r0, r9, r3 │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ - ldc2l 1, cr15, [r0, #-488]! @ 0xfffffe18 │ │ │ │ + ldc2l 1, cr15, [r8, #-488]! @ 0xfffffe18 │ │ │ │ strbmi r3, [r8, #-13] │ │ │ │ vqadd.s8 d6, d16, d24 │ │ │ │ movwcs r8, #313 @ 0x139 │ │ │ │ @ instruction: 0x465a4639 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ @ instruction: 0xf107fcc7 │ │ │ │ @ instruction: 0xf105010c │ │ │ │ @ instruction: 0xf17a000c │ │ │ │ - ldmvs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs fp!, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [sp], #-1063 @ 0xfffffbd9 │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ stccs 8, cr6, [r0], {188} @ 0xbc │ │ │ │ strtmi sp, [r3], -r2, ror #3 │ │ │ │ @ instruction: 0x465a4639 │ │ │ │ stcls 6, cr4, [r4], {40} @ 0x28 │ │ │ │ ldc2 0, cr15, [r2], #44 @ 0x2c │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, ip, r5, lsl #2 │ │ │ │ - blx 0xffdebf98 │ │ │ │ + blx 0xfffebfc8 │ │ │ │ @ instruction: 0x46429916 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf820f00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x20fe24 │ │ │ │ + bls 0x20fe54 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ ldc2 0, cr15, [lr], {11} │ │ │ │ @ instruction: 0xf04fe77e │ │ │ │ ldr r0, [r3, -r2, lsl #16] │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601e710 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf6e09304 │ │ │ │ - blls 0x26a918 │ │ │ │ + blls 0x26a8e8 │ │ │ │ stmibvs r4, {r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ eorcc r2, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xff56f00b │ │ │ │ @ instruction: 0xf804fb00 │ │ │ │ @ instruction: 0xf64fe700 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r2, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ @@ -294278,37 +294288,37 @@ │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ ldmdavs fp, {r0, r2, r8, fp, sp, pc} │ │ │ │ ldmdbcc ip!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #5784 @ 0x1698 │ │ │ │ - bge 0x38130c │ │ │ │ + bge 0x38133c │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - bl 0x2eebc4 │ │ │ │ + bl 0x2eebf4 │ │ │ │ @ instruction: 0xf17a0008 │ │ │ │ - @ instruction: 0xf8d5fcf7 │ │ │ │ + @ instruction: 0xf8d5fcff │ │ │ │ @ instruction: 0xf100a014 │ │ │ │ - bl 0x2b1f04 │ │ │ │ + bl 0x2b1f34 │ │ │ │ @ instruction: 0xf1050108 │ │ │ │ @ instruction: 0xf8c50028 │ │ │ │ @ instruction: 0xf17a9014 │ │ │ │ - stmdbvs r3!, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r3, [r6], #-1793 @ 0xfffff8ff │ │ │ │ adcsmi r4, fp, #1291845632 @ 0x4d000000 │ │ │ │ ldmib sp, {r0, r1, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8a04 │ │ │ │ @ instruction: 0xf8da9018 │ │ │ │ str r3, [r5, -r4] │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ svclt 0x0000e71e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r0, pc, r8, asr #10 │ │ │ │ - eorseq r7, r5, r0, ror pc │ │ │ │ - eorseq r7, r5, r8, ror #30 │ │ │ │ + rsbseq r0, pc, r8, lsl r5 @ │ │ │ │ + eorseq r7, r5, r0, lsr #31 │ │ │ │ + mlaseq r5, r8, pc, r7 @ │ │ │ │ @ instruction: 0xf10d4957 │ │ │ │ stmdbvs r3!, {r2, r5, r8, r9, fp}^ │ │ │ │ stmdbgt r3, {r0, r1, r2, r5, r8, fp, sp, lr} │ │ │ │ andeq lr, r3, fp, lsl #17 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64faf7d │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ @@ -294322,22 +294332,22 @@ │ │ │ │ muls r6, fp, r6 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ ldrbmi r9, [r0], -r5, lsl #20 │ │ │ │ ldc2 0, cr15, [r0], {11} │ │ │ │ msreq CPSR_f, r7, lsl #2 │ │ │ │ andeq lr, fp, sl, lsl #22 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x14ec0e0 │ │ │ │ - bl 0x28a0e8 │ │ │ │ + blx 0x16ec110 │ │ │ │ + bl 0x28a118 │ │ │ │ stmdbvs r3!, {r0, r1, r9, fp} │ │ │ │ stmdbvs r3!, {r1, r2, r3, r4, sl, lr}^ │ │ │ │ strbmi r1, [fp, #-2471] @ 0xfffff659 │ │ │ │ @ instruction: 0xf107d970 │ │ │ │ ldmdbvs lr!, {r3, r5}^ │ │ │ │ - ldc2 1, cr15, [r8], {122} @ 0x7a │ │ │ │ + stc2 1, cr15, [r0], #488 @ 0x1e8 │ │ │ │ movweq lr, #23466 @ 0x5baa │ │ │ │ andcc r9, r1, r4, lsl #20 │ │ │ │ strmi r4, [r3], #-1115 @ 0xfffffba5 │ │ │ │ addsmi r6, r3, #-1073741794 @ 0xc000001e │ │ │ │ stmibvs r3!, {r1, r3, r4, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @@ -294349,58 +294359,58 @@ │ │ │ │ ldmib r2!, {r8, r9, sp}^ │ │ │ │ movwcc r0, #4354 @ 0x1102 │ │ │ │ stmia r5!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdbmi fp!, {r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bleq 0xa6bf98 │ │ │ │ + bleq 0xa6bfc8 │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r8, fp, sp, lr} │ │ │ │ stmdbgt r3, {r0, r1, r2, r5, sl, lr} │ │ │ │ andeq lr, r3, fp, lsl #17 │ │ │ │ - bcc 0x46dec0 │ │ │ │ + bcc 0x46def0 │ │ │ │ movwcc r9, #4868 @ 0x1304 │ │ │ │ movwmi lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf107e019 │ │ │ │ @ instruction: 0xf17a0010 │ │ │ │ - blls 0x2eed04 │ │ │ │ + blls 0x2eed54 │ │ │ │ eorsvs r4, r8, r8, lsl r4 │ │ │ │ stmdale r1!, {r3, r6, r8, sl, lr} │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ - blx 0xfeeebbca │ │ │ │ + blx 0xfeeebbfa │ │ │ │ @ instruction: 0xf1079b04 │ │ │ │ stmiane r8!, {r4, r8}^ │ │ │ │ - @ instruction: 0xf9f6f17a │ │ │ │ + @ instruction: 0xf9fef17a │ │ │ │ strtmi r6, [r7], #-2107 @ 0xfffff7c5 │ │ │ │ - bl 0xfeb80c24 │ │ │ │ + bl 0xfeb80c54 │ │ │ │ ldmdavs ip!, {r0, r1, r8, fp} │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ldrtmi r4, [r9], -r3, lsr #12 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ @ instruction: 0xf00b9c05 │ │ │ │ stmdals r4, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf17a4428 │ │ │ │ - strbt pc, [sp], r1, ror #19 @ │ │ │ │ + strbt pc, [sp], r9, ror #19 @ │ │ │ │ stmibvs r3!, {r0, r2, sl, fp, ip, pc}^ │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbt r6, [r7], r3, ror #3 │ │ │ │ stmibvs r3!, {r2, sl, fp, ip, pc}^ │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbt r6, [r1], r3, ror #3 │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ @ instruction: 0xf06fe6de │ │ │ │ strbt r0, [r9], -sp, lsl #12 │ │ │ │ - @ instruction: 0xf98af18b │ │ │ │ + @ instruction: 0xf992f18b │ │ │ │ mcr2 7, 0, pc, cr0, cr11, {7} @ │ │ │ │ - eorseq r7, r5, r8, ror #30 │ │ │ │ - eorseq r7, r5, r8, ror pc │ │ │ │ + mlaseq r5, r8, pc, r7 @ │ │ │ │ + eorseq r7, r5, r8, lsr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec86e10 │ │ │ │ + bl 0xfec86e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r8, asr #31 │ │ │ │ addlt r4, r6, lr, ror r9 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ ldrmi r0, [sp], -r0, lsl #2 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @@ -294417,24 +294427,24 @@ │ │ │ │ ldcle 15, cr0, [ip], {37} @ 0x25 │ │ │ │ svceq 0x0012f1bc │ │ │ │ @ instruction: 0xf64fdc41 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf100055b │ │ │ │ @ instruction: 0xf06f80be │ │ │ │ - blmi 0x1b30cc8 │ │ │ │ - blls 0x289ce0 │ │ │ │ + blmi 0x1b30cf8 │ │ │ │ + blls 0x289d10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080bf │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ - bcs 0x7b0530 │ │ │ │ + bcs 0x7b0560 │ │ │ │ strcs sp, [r1], #-2273 @ 0xfffff71f │ │ │ │ orrsne pc, r8, #805306372 @ 0x30000004 │ │ │ │ msrvs CPSR_sxc, #192, 4 │ │ │ │ mlami r3, r4, r0, r4 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ movwcs pc, #12876 @ 0x324c @ │ │ │ │ tstpeq r8, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @@ -294459,47 +294469,47 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, lr} │ │ │ │ @ instruction: 0xf1bcd1b5 │ │ │ │ @ instruction: 0xd1aa0f25 │ │ │ │ strtmi r9, [sl], -fp, lsl #24 │ │ │ │ strbtmi r9, [r0], -r0, lsl #8 │ │ │ │ stmdbge r4, {r2, r8, ip, pc} │ │ │ │ @ instruction: 0xf1899b0a │ │ │ │ - @ instruction: 0x4604fb5d │ │ │ │ + strmi pc, [r4], -r5, ror #22 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ ldc2 1, cr15, [ip, #-308]! @ 0xfffffecc │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #20480 @ 0x5000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ movwcs sp, #671 @ 0x29f │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x263eb0 │ │ │ │ + blls 0x263ee0 │ │ │ │ ldr r6, [r4, r3] │ │ │ │ strtmi r9, [sl], -sl, lsl #22 │ │ │ │ @ instruction: 0x46604631 │ │ │ │ strls r9, [r0], #-3083 @ 0xfffff3f5 │ │ │ │ - blx 0x10ec37e │ │ │ │ + blx 0x12ec3ae │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf14dd189 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9e6f7fa │ │ │ │ str r4, [r2, r4, asr #4] │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 4, cr15, cr2, cr11, {0} │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ - blls 0x3c1584 │ │ │ │ + blls 0x3c15b4 │ │ │ │ andcs r4, pc, sl, lsr #12 │ │ │ │ stcls 7, cr14, [fp], {228} @ 0xe4 │ │ │ │ strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ - blls 0x3da1a0 │ │ │ │ + blls 0x3da1d0 │ │ │ │ strcs r2, [r0], #-2 │ │ │ │ @ instruction: 0xf1899404 │ │ │ │ - @ instruction: 0x4604fb1d │ │ │ │ + strmi pc, [r4], -r5, lsr #22 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ ldc2l 1, cr15, [ip], #308 @ 0x134 │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #3227648 @ 0x314000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ svcge 0x005ff4bf │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -294509,25 +294519,25 @@ │ │ │ │ movwls r9, #14340 @ 0x3804 │ │ │ │ stc2l 7, cr15, [sl, #-956] @ 0xfffffc44 │ │ │ │ andsvs r9, r8, r3, lsl #22 │ │ │ │ movwcs lr, #5967 @ 0x174f │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ msrlt (UNDEF: 96), pc │ │ │ │ - blls 0x3c15e8 │ │ │ │ + blls 0x3c1618 │ │ │ │ andscs r4, r0, sl, lsr #12 │ │ │ │ @ instruction: 0x4661e7b2 │ │ │ │ - adcne pc, r8, r1, asr #4 │ │ │ │ + sbcsne pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf926f03a │ │ │ │ @ instruction: 0xf06fe739 │ │ │ │ ldr r0, [r8, -sp, lsl #8]! │ │ │ │ - @ instruction: 0xf886f18b │ │ │ │ + @ instruction: 0xf88ef18b │ │ │ │ @ instruction: 0xf7ef4630 │ │ │ │ - blls 0x3ef2f0 │ │ │ │ + blls 0x3ef320 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ ldr r2, [sp, r1] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @@ -294625,45 +294635,45 @@ │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ str sp, [r8, sl, ror #3]! │ │ │ │ movwcs r4, #1738 @ 0x6ca │ │ │ │ @ instruction: 0xf8ca4658 │ │ │ │ @ instruction: 0xf00b3000 │ │ │ │ @ instruction: 0x4604fddf │ │ │ │ addsle r2, lr, r0, lsl #16 │ │ │ │ - msreq R8_usr, r1 │ │ │ │ + cmppeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf884f7fb │ │ │ │ vrhadd.s8 d27, d14, d16 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ ldmdavs ip, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ vnmls.f64 d4, d13, d23 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldmiblt r3!, {r2, r8, r9, fp, ip, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r4, r8, r2, lsr #12 │ │ │ │ tstcs fp, fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - ldm r8!, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmia r0!, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b94681 │ │ │ │ @ instruction: 0xf47f3fff │ │ │ │ @ instruction: 0xf14daf7c │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf898f7fa │ │ │ │ stmdbeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdbls r0, {r0, r1, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ - bls 0x2818a4 │ │ │ │ + bls 0x2818d4 │ │ │ │ strls r3, [r0, #-24] @ 0xffffffe8 │ │ │ │ orrne pc, r3, r0, asr #4 │ │ │ │ - ldm lr, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stm r6, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strb r4, [r4, r1, lsl #13]! │ │ │ │ - blcs 0x141880 │ │ │ │ + blcs 0x1418b0 │ │ │ │ svcge 0x0027f47f │ │ │ │ andcs r2, r1, r4, lsl #2 │ │ │ │ @ instruction: 0xff48f10f │ │ │ │ tstcs r4, r5, lsl #12 │ │ │ │ @ instruction: 0xf10f2001 │ │ │ │ strmi pc, [r2], r3, asr #30 │ │ │ │ eorvs r4, pc, r0, lsl #13 │ │ │ │ @@ -294671,15 +294681,15 @@ │ │ │ │ @ instruction: 0xf10f2104 │ │ │ │ tstpcs r4, fp, lsr pc @ p-variant is OBSOLETE │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ @ instruction: 0xff36f10f │ │ │ │ str r4, [pc, -r0, lsl #13]! │ │ │ │ str r6, [r2, lr, lsr #32] │ │ │ │ ldr r4, [sl, r2, asr #13] │ │ │ │ - rsbseq pc, lr, r6, lsl lr @ │ │ │ │ + rsbseq pc, lr, r6, ror #27 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ @ instruction: 0x4698b0b3 │ │ │ │ @ instruction: 0x46074bb2 │ │ │ │ sbcslt r4, r4, #143654912 @ 0x8900000 │ │ │ │ @@ -294711,17 +294721,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ movwcs r8, #1008 @ 0x3f0 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf18a4638 │ │ │ │ - strmi pc, [r5], -pc, lsr #19 │ │ │ │ + @ instruction: 0x4605f9b7 │ │ │ │ mvnle r1, r3, asr #24 │ │ │ │ - blx 0x126c64a │ │ │ │ + blx 0x126c67a │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r5, #851968 @ 0xd0000 │ │ │ │ movwcs lr, #6108 @ 0x17dc │ │ │ │ strbmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00b4618 │ │ │ │ strmi pc, [r5], -r9, ror #24 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @@ -294737,22 +294747,22 @@ │ │ │ │ strls sl, [sp], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [lr], #-8 │ │ │ │ ldrdmi pc, [ip], -ip │ │ │ │ @ instruction: 0xf8dc940f │ │ │ │ ldrls r4, [r0], #-16 │ │ │ │ @ instruction: 0x4014f8bc │ │ │ │ - blvs 0x1c551b8 │ │ │ │ + blvs 0x1c551e8 │ │ │ │ @ instruction: 0xc018f8bc │ │ │ │ strcs r9, [r0], #-1050 @ 0xfffffbe6 │ │ │ │ subgt pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r1, r2, r3, r5, r6, r9, fp, sp, lr}^ │ │ │ │ - bvs 0xffc891e0 │ │ │ │ + bvs 0xffc89210 │ │ │ │ ldrpl lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf96cf18a │ │ │ │ + @ instruction: 0xf974f18a │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ stmdavs r0, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffcaf7f9 │ │ │ │ movwcs r4, #581 @ 0x245 │ │ │ │ strbmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ @@ -294766,25 +294776,25 @@ │ │ │ │ andvs r9, r3, ip, lsl #22 │ │ │ │ subvs r9, r3, sp, lsl #22 │ │ │ │ addvs r9, r3, lr, lsl #22 │ │ │ │ sbcvs r9, r3, pc, lsl #22 │ │ │ │ tstvs r3, r0, lsl fp │ │ │ │ addhi r9, r3, #17408 @ 0x4400 │ │ │ │ strhcc pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ - bls 0x7d0df4 │ │ │ │ + bls 0x7d0e24 │ │ │ │ cmnvs r2, #22528 @ 0x5800 │ │ │ │ - blls 0x748b7c │ │ │ │ + blls 0x748bac │ │ │ │ ldrb r6, [r1, -r3, ror #5]! │ │ │ │ str r4, [r3, r3, asr #12] │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ @ instruction: 0xf179a81e │ │ │ │ - blge 0x8eb30c │ │ │ │ + blge 0x8eb33c │ │ │ │ tstcs r0, r2, lsl #4 │ │ │ │ @ instruction: 0xf18a4638 │ │ │ │ - andcc pc, r1, sp, lsr #18 │ │ │ │ + andcc pc, r1, r5, lsr r9 @ │ │ │ │ stcls 0, cr13, [ip, #-500]! @ 0xfffffe0c │ │ │ │ strtmi r2, [r8], -r2, lsl #2 │ │ │ │ cdp2 1, 9, cr15, cr12, cr15, {0} │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ addshi pc, r1, r0 │ │ │ │ rsbeq r2, sl, r1, lsl #6 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ @@ -294795,41 +294805,41 @@ │ │ │ │ ldmdane r2, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf830dd05 │ │ │ │ @ instruction: 0xf8213b02 │ │ │ │ addmi r3, sl, #2048 @ 0x800 │ │ │ │ @ instruction: 0x4622d1f9 │ │ │ │ ldrtmi r4, [r3], -r9, asr #12 │ │ │ │ @ instruction: 0xf18a4638 │ │ │ │ - strmi pc, [r5], -r7, lsl #18 │ │ │ │ + strmi pc, [r5], -pc, lsl #18 │ │ │ │ tstle r5, r8, ror #24 │ │ │ │ - blx 0xfe86c798 │ │ │ │ + blx 0xfe86c7c8 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r5, #404 @ 0x194 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ @ instruction: 0xf179a81e │ │ │ │ - blge 0x8eb298 │ │ │ │ + blge 0x8eb2c8 │ │ │ │ andcs r4, r2, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf18a2100 │ │ │ │ - strdcc pc, [r1], -r3 │ │ │ │ + strdcc pc, [r1], -fp │ │ │ │ stcls 0, cr13, [ip], #-312 @ 0xfffffec8 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ rsbeq r2, r2, r3 │ │ │ │ @ instruction: 0xf00b9201 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {80} @ 0x50 │ │ │ │ - bls 0x1a76c0 │ │ │ │ + bls 0x1a76f0 │ │ │ │ ldmne r2!, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ - blne 0x1ee374 │ │ │ │ - blne 0x1ee32c │ │ │ │ + blne 0x1ee3a4 │ │ │ │ + blne 0x1ee35c │ │ │ │ @ instruction: 0xd1f9429a │ │ │ │ @ instruction: 0xf10f4630 │ │ │ │ str pc, [pc, -r1, asr #27] │ │ │ │ - blge 0x1c1b44 │ │ │ │ + blge 0x1c1b74 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf8d2f18a │ │ │ │ + @ instruction: 0xf8daf18a │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ stmdavs r0, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff30f7f9 │ │ │ │ movwcs r4, #581 @ 0x245 │ │ │ │ strbmi r2, [r1], -r8, lsr #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ @@ -294846,32 +294856,32 @@ │ │ │ │ subvs r9, r3, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xf14de6e4 │ │ │ │ stmdavs r0, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff0ef7f9 │ │ │ │ strmi r4, [r6], -r5, asr #4 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xe794aedb │ │ │ │ - blx 0xfec85c │ │ │ │ + blx 0xfec88c │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ stmdacs r0, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr3, cr15, {3} │ │ │ │ @ instruction: 0x4630e6d0 │ │ │ │ ldc2l 1, cr15, [lr, #-60]! @ 0xffffffc4 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ae6ca │ │ │ │ - @ instruction: 0xf06ffde5 │ │ │ │ + @ instruction: 0xf06ffded │ │ │ │ strb r0, [r5], fp, lsl #10 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r9, r3, lsl #1 │ │ │ │ tstcs r0, r2, lsl #30 │ │ │ │ - blmi 0xfee81be0 │ │ │ │ + blmi 0xfee81c10 │ │ │ │ cmnvs sl, r6, lsl #12 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ stmib r7, {r0, r3, r4, r5, r9, sp, lr}^ │ │ │ │ stmib r7, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0x63b9110c │ │ │ │ mvnsvs r6, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -294889,62 +294899,62 @@ │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ strdmi r7, [fp], -r8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdage r2, {r0, r1, r2, r4, r5, r8, pc} │ │ │ │ teqvs r8, #0, 2 │ │ │ │ - bl 0x176c9b8 │ │ │ │ + bl 0x176c9e8 │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ @ instruction: 0xf8d963bb │ │ │ │ mvnsvs r3, ip │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ - strthi pc, [pc], #-512 @ 0x1303e8 │ │ │ │ + strthi pc, [pc], #-512 @ 0x130418 │ │ │ │ ldrdcc pc, [r8], -r9 │ │ │ │ stccs 1, cr6, [r0, #-748] @ 0xfffffd14 │ │ │ │ adchi pc, r7, r0 │ │ │ │ ldmib r7, {r0, r8, r9, sp}^ │ │ │ │ ldrmi r1, [r8], -r6, lsl #4 │ │ │ │ - blx 0x8ee3e8 │ │ │ │ + blx 0x8ee418 │ │ │ │ ldmdblt r8!, {r1, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf9caf14d │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ subshi pc, r4, #64 @ 0x40 │ │ │ │ @ instruction: 0x2e0069fb │ │ │ │ movwge lr, #43463 @ 0xa9c7 │ │ │ │ @ instruction: 0xf643db64 │ │ │ │ vorr.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdavs fp!, {r1, r2, r4, r7, r8, sl} │ │ │ │ strcc pc, [r0], #-590 @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ addsmi r6, lr, #2293760 @ 0x230000 │ │ │ │ vhsub.s8 , q7, q4 │ │ │ │ vqdmlsl.s , d0, d16 │ │ │ │ @ instruction: 0xf8db2b96 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ - blcs 0x13c4f4 │ │ │ │ + blcs 0x13c524 │ │ │ │ @ instruction: 0xf8d3d03e │ │ │ │ vhadd.s8 d24, d14, d4 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fb2096 │ │ │ │ @ instruction: 0xf1b8f951 │ │ │ │ eorsle r0, r9, r0, lsl #30 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r7, r9, fp, sp, lr}^ │ │ │ │ ldc2l 1, cr15, [r2], #-60 @ 0xffffffc4 │ │ │ │ @ instruction: 0x46806abb │ │ │ │ andne lr, r0, #3457024 @ 0x34c000 │ │ │ │ - mrc 6, 3, APSR_nzcv, cr10, cr15, {6} │ │ │ │ + mcr 6, 3, pc, cr2, cr15, {6} @ │ │ │ │ eorscs r6, r8, #2818048 @ 0x2b0000 │ │ │ │ - @ instruction: 0x71a4f64e │ │ │ │ + bicsvc pc, r4, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 8 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @@ -294960,29 +294970,29 @@ │ │ │ │ ldc2 1, cr15, [r2], #60 @ 0x3c │ │ │ │ svceq 0x0000f1ba │ │ │ │ rsb sp, r0, fp, rrx │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf914f7fb │ │ │ │ @ instruction: 0xf8d96b7b │ │ │ │ - blcs 0x3f8540 │ │ │ │ + blcs 0x3f8570 │ │ │ │ strcs fp, [r0, #-3988] @ 0xfffff06c │ │ │ │ - bcs 0x40b1ec │ │ │ │ + bcs 0x40b21c │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ cmnvs ip, #0, 8 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0xf107494f │ │ │ │ ldrtmi r0, [r2], -r0, lsr #6 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ ldmdbvs r9!, {r4, r7, r9}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ orrsvc pc, r4, pc, asr #8 │ │ │ │ - cdp 7, 1, cr15, cr12, cr14, {2} │ │ │ │ + cdp 7, 0, cr15, cr4, cr14, {2} │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf14dd1d2 │ │ │ │ stmdavs r0, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr, #996]! @ 0x3e4 │ │ │ │ @ instruction: 0xf1ba4244 │ │ │ │ eorsle r0, r8, r0, lsl #30 │ │ │ │ ldmib r7, {r0, r2, r3, r5, sp, lr, pc}^ │ │ │ │ @@ -294997,65 +295007,65 @@ │ │ │ │ ldrbtmi r4, [sl], #-2616 @ 0xfffff5c8 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ msrne R9_fiq, r0 │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf500697a │ │ │ │ andls r5, r0, #13 │ │ │ │ @ instruction: 0x46323018 │ │ │ │ - stcl 7, cr15, [lr, #312]! @ 0x138 │ │ │ │ + ldcl 7, cr15, [r6, #312] @ 0x138 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ stmdavs r0, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf0c05f80 │ │ │ │ ldmibvs sl!, {r0, r2, r3, r6, r7, pc}^ │ │ │ │ ldmibvs r9!, {r0, r8, r9, sp} │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ - blx 0xb6c5d8 │ │ │ │ + blx 0xb6c608 │ │ │ │ @ instruction: 0xf10f4650 │ │ │ │ - blmi 0xa2f6c0 │ │ │ │ - blvs 0xa620 │ │ │ │ + blmi 0xa2f6f0 │ │ │ │ + blvs 0xa650 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r5, asr #6 │ │ │ │ ldrtmi r3, [sp], r4, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8d98ff0 │ │ │ │ strbtmi r3, [ip], -r4 │ │ │ │ @ instruction: 0xf103627b │ │ │ │ vld4.8 {d0-d3}, [r0], r8 │ │ │ │ @ instruction: 0xf021617f │ │ │ │ - bl 0xfec70a2c │ │ │ │ + bl 0xfec70a5c │ │ │ │ addmi r0, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [ip], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd428c │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ - bl 0xfec80610 │ │ │ │ + bl 0xfec80640 │ │ │ │ stmdbcs r0, {r0, r8, sl, fp} │ │ │ │ cmpphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7fb6239 │ │ │ │ @ instruction: 0xf110fd45 │ │ │ │ strmi r0, [r4], -lr, lsl #30 │ │ │ │ @ instruction: 0xf04fbf04 │ │ │ │ eorsvs r3, fp, #-67108861 @ 0xfc000003 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr0, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldr sl, [ip, sp, lsr #29]! │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe6c46018 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq pc, [lr], #-136 @ 0xffffff78 @ │ │ │ │ - rsbseq pc, lr, lr, ror r8 @ │ │ │ │ + rsbseq pc, lr, r8, lsr #17 │ │ │ │ + rsbseq pc, lr, lr, asr #16 │ │ │ │ @ instruction: 0xf8d92301 │ │ │ │ @ instruction: 0x46181010 │ │ │ │ @ instruction: 0xf9d2f00b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stccs 2, cr8, [r0, #-996] @ 0xfffffc1c │ │ │ │ svcge 0x004cf43f │ │ │ │ @ instruction: 0xf64f6b79 │ │ │ │ @@ -295080,49 +295090,49 @@ │ │ │ │ vqadd.s8 d29, d0, d19 │ │ │ │ addmi r1, r1, #23 │ │ │ │ mrshi pc, (UNDEF: 2) @ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ @ instruction: 0x465281d9 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - ldcl 6, cr15, [r6, #-892] @ 0xfffffc84 │ │ │ │ + ldc 6, cr15, [lr, #-892]! @ 0xfffffc84 │ │ │ │ cdpcs 8, 0, cr6, cr11, cr14, {1} │ │ │ │ ldmib r7, {r1, r2, r3, r4, r8, fp, ip, lr, pc}^ │ │ │ │ rsbsmi r3, r2, #12, 2 │ │ │ │ andeq pc, r3, #2 │ │ │ │ andcc r4, ip, #184549376 @ 0xb000000 │ │ │ │ addsmi r1, sl, #93184 @ 0x16c00 │ │ │ │ - bne 0xfe82673c │ │ │ │ + bne 0xfe82676c │ │ │ │ tstle r1, #805306379 @ 0x3000000b │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldmvs r8!, {r0, r1, r9, sl, ip, sp}^ │ │ │ │ streq pc, [r3], -r6, lsr #32 │ │ │ │ ldrtmi r3, [r5], #-771 @ 0xfffffcfd │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ ldmdbvs fp!, {r3, r4, r7, sl, lr} │ │ │ │ @ instruction: 0xf108695a │ │ │ │ - bne 0x7f1340 │ │ │ │ + bne 0x7f1370 │ │ │ │ adcsle r4, r2, #-1610612727 @ 0xa0000009 │ │ │ │ - bvs 0x1aae74 │ │ │ │ - bcs 0x1aa2e0 │ │ │ │ + bvs 0x1aaea4 │ │ │ │ + bcs 0x1aa310 │ │ │ │ bichi pc, sl, r0 │ │ │ │ bicle r2, fp, r2, lsl #20 │ │ │ │ ldrdcc pc, [ip], -r8 │ │ │ │ @ instruction: 0xf8d860eb │ │ │ │ @ instruction: 0x612b3010 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strb r6, [ip, fp, ror #2] │ │ │ │ - blle 0x17bbf3c │ │ │ │ - blcc 0x186e04c │ │ │ │ - bleq 0xfe6ed244 │ │ │ │ + blle 0x17bbf6c │ │ │ │ + blcc 0x186e07c │ │ │ │ + bleq 0xfe6ed274 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ stmdacc r0, {r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorsle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ msrcc CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @@ -295131,91 +295141,91 @@ │ │ │ │ vtst.8 d22, d14, d2 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x617a2096 │ │ │ │ @ instruction: 0xf7fa613b │ │ │ │ ldmdbvs sl!, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dbb37a │ │ │ │ eorscs fp, r8, #0 │ │ │ │ - @ instruction: 0x71a4f64e │ │ │ │ + bicsvc pc, r4, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8d847d8 │ │ │ │ addsmi r2, r6, #0 │ │ │ │ strcs fp, [r0], -r8, lsr #30 │ │ │ │ ldmdbvs fp!, {r0, r2, r9, ip, lr, pc} │ │ │ │ @ instruction: 0xf853681b │ │ │ │ tstlt r6, r6, lsr #32 │ │ │ │ vtst.8 d22, d14, d22 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fa2096 │ │ │ │ - bvs 0xff030654 │ │ │ │ + bvs 0xff030684 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ svclt 0x002842a1 │ │ │ │ ldrmi r4, [r0, r1, lsr #12]! │ │ │ │ svcpl 0x0080f510 │ │ │ │ strmi sp, [r4], -r7, lsl #6 │ │ │ │ vmin.s8 q15, q15, │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fa2096 │ │ │ │ - blvs 0x2030630 │ │ │ │ + blvs 0x2030660 │ │ │ │ @ instruction: 0xf8d92b0b │ │ │ │ svclt 0x00983014 │ │ │ │ - bleq 0x16c93c │ │ │ │ + bleq 0x16c96c │ │ │ │ @ instruction: 0x461e461a │ │ │ │ @ instruction: 0xf8d7bf88 │ │ │ │ - blcs 0x41c8cc │ │ │ │ - bvs 0x10e6998 │ │ │ │ + blcs 0x41c8fc │ │ │ │ + bvs 0x10e69c8 │ │ │ │ @ instruction: 0xf8c96bbb │ │ │ │ @ instruction: 0xf8c95014 │ │ │ │ mrcne 0, 3, r3, cr3, cr8, {0} │ │ │ │ movwcc r6, #14973 @ 0x3a7d │ │ │ │ andpl pc, r4, r9, asr #17 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ @ instruction: 0xf8d9aeb8 │ │ │ │ movwcs r1, #0 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ @ instruction: 0xf8e0f00b │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ andhi pc, sp, #0 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ - ldc 6, cr15, [r8], {223} @ 0xdf │ │ │ │ + stc 6, cr15, [r0], {223} @ 0xdf │ │ │ │ @ instruction: 0xf43f2d01 │ │ │ │ ldmdahi r3!, {r1, r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ @ instruction: 0xf47f2b0a │ │ │ │ ldccs 14, cr10, [fp, #-640] @ 0xfffffd80 │ │ │ │ mrcge 6, 4, APSR_nzcv, cr13, cr15, {3} │ │ │ │ @ instruction: 0x3018f8b8 │ │ │ │ andscc pc, r8, r8, asr #17 │ │ │ │ - bvs 0xfefaa2cc │ │ │ │ + bvs 0xfefaa2fc │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0xf1074632 │ │ │ │ @ instruction: 0xf8c10320 │ │ │ │ stmibmi r0, {pc}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ ldmdbvs r9!, {r4, r7, r9}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ orrsvc pc, r4, pc, asr #8 │ │ │ │ - stcl 7, cr15, [r2], #-312 @ 0xfffffec8 │ │ │ │ + mcrr 7, 4, pc, sl, cr14 @ │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ @ instruction: 0xff7af14c │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf14ce60d │ │ │ │ stmdavs r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ ldrbt r4, [r8], -r4, asr #4 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf6df4618 │ │ │ │ - smlsd r2, sl, ip, lr │ │ │ │ + str lr, [r2, -r2, asr #24] │ │ │ │ strbtmi r3, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldr r6, [pc], r8 │ │ │ │ @ instruction: 0x1010f8d9 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf88ef00b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf1bb81bc │ │ │ │ @@ -295231,31 +295241,31 @@ │ │ │ │ movwmi lr, #2523 @ 0x9db │ │ │ │ andcc pc, r4, r8, asr #17 │ │ │ │ ldrdcc pc, [r8], -fp │ │ │ │ streq pc, [ip], -r4, lsr #3 │ │ │ │ andcc pc, r8, r8, asr #17 │ │ │ │ @ instruction: 0xf8db4635 │ │ │ │ stmdbcs r1, {r2, ip} │ │ │ │ - blcs 0x112054c │ │ │ │ + blcs 0x112057c │ │ │ │ addhi pc, r4, r0 │ │ │ │ svclt 0x00984554 │ │ │ │ stmdble sl, {r1, r2, r3, r4, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ streq pc, [ip], -sl, lsr #3 │ │ │ │ @ instruction: 0xf04360fe │ │ │ │ @ instruction: 0xf8c90308 │ │ │ │ @ instruction: 0xf8db3018 │ │ │ │ stmdbcs r1, {r2, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf8dbd14b │ │ │ │ - blcs 0x33c980 │ │ │ │ + blcs 0x33c9b0 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ @ instruction: 0xf0002b0b │ │ │ │ - blcs 0x1d0da0 │ │ │ │ + blcs 0x1d0dd0 │ │ │ │ cdpcs 1, 0, cr13, cr4, cr1, {2} │ │ │ │ stccs 15, cr11, [r4, #-32] @ 0xffffffe0 │ │ │ │ @ instruction: 0xf8dbd13d │ │ │ │ @ instruction: 0xf8c8300c │ │ │ │ @ instruction: 0xf106300c │ │ │ │ @ instruction: 0xf8c8030c │ │ │ │ ldclne 0, cr3, [r3] │ │ │ │ @@ -295264,85 +295274,85 @@ │ │ │ │ movwcc r1, #49152 @ 0xc000 │ │ │ │ svclt 0x00a84553 │ │ │ │ stmdbcs fp, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ cmnvs sl, sl, lsl r4 │ │ │ │ ldmib r7, {r1, r5, r8, fp, ip, lr, pc}^ │ │ │ │ strmi r2, [r2], #-12 │ │ │ │ @ instruction: 0xf0004248 │ │ │ │ - bl 0xfe9b09bc │ │ │ │ + bl 0xfe9b09ec │ │ │ │ andcc r0, ip, fp, lsl #4 │ │ │ │ ldmdale r7, {r4, r7, r9, lr} │ │ │ │ addsmi r1, r1, #73728 @ 0x12000 │ │ │ │ @ instruction: 0x360fd814 │ │ │ │ @ instruction: 0xf0213103 │ │ │ │ @ instruction: 0xf0260103 │ │ │ │ ldrtmi r0, [r0], #1539 @ 0x603 │ │ │ │ ldmdbvs r9!, {r0, r1, r3, r7, sl, lr} │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ @ instruction: 0xf8d91a52 │ │ │ │ addsmi r1, r1, #20 │ │ │ │ - bl 0xfebe55f0 │ │ │ │ + bl 0xfebe5620 │ │ │ │ @ instruction: 0xf1ba0a03 │ │ │ │ ldmle r1, {r0, r1, r3, r8, r9, sl, fp} │ │ │ │ - bmi 0x16b148 │ │ │ │ + bmi 0x16b178 │ │ │ │ smlsdx lr, sp, r9, r6 │ │ │ │ ldmvs fp!, {r0, r8, sp} │ │ │ │ andeq pc, ip, r8, lsl #2 │ │ │ │ ldmdavs sl, {r3, r4, r5, r6, r7, sp, lr} │ │ │ │ movweq pc, #49419 @ 0xc10b @ │ │ │ │ @ instruction: 0xf1000552 │ │ │ │ adcmi r8, lr, #1073741829 @ 0x40000005 │ │ │ │ @ instruction: 0x46194632 │ │ │ │ strtmi fp, [sl], -r8, lsr #31 │ │ │ │ andeq pc, ip, r8, lsl #2 │ │ │ │ - bl 0xfedee594 │ │ │ │ + bl 0xfe7ee5c4 │ │ │ │ ldcle 2, cr4, [r0, #696]! @ 0x2b8 │ │ │ │ - bl 0x3377e8 │ │ │ │ + bl 0x337818 │ │ │ │ tstcs r0, r4 │ │ │ │ stmda lr!, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dbe7a9 │ │ │ │ - blcs 0x77ca50 │ │ │ │ - blcs 0xe64b70 │ │ │ │ + blcs 0x77ca80 │ │ │ │ + blcs 0xe64ba0 │ │ │ │ @ instruction: 0xe79ad1dd │ │ │ │ svceq 0x0013f1ba │ │ │ │ strcs fp, [r8], -r4, lsl #31 │ │ │ │ @ instruction: 0xf67f60fe │ │ │ │ @ instruction: 0xf8dbaf79 │ │ │ │ - blcs 0x1bca6c │ │ │ │ + blcs 0x1bca9c │ │ │ │ rschi pc, r3, r0 │ │ │ │ @ instruction: 0xf0002b3f │ │ │ │ - blcs 0x190da0 │ │ │ │ + blcs 0x190dd0 │ │ │ │ ldmeq r0!, {r1, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf10bd08f │ │ │ │ @ instruction: 0xf1080308 │ │ │ │ - bl 0x1f1298 │ │ │ │ + bl 0x1f12c8 │ │ │ │ @ instruction: 0xf8530080 │ │ │ │ @ instruction: 0xf8421f04 │ │ │ │ addsmi r1, r8, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xe782d1f9 │ │ │ │ - rscsne pc, r8, r1, asr #4 │ │ │ │ + eorcs pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf039603b │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64fe61d │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ @ instruction: 0xf8d72396 │ │ │ │ ldrmi sl, [r4], -r8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf57f055d │ │ │ │ ldmib r8, {r1, r2, r3, r5, r8, sl, fp, sp, pc}^ │ │ │ │ vhsub.s8 d17, d1, d1 │ │ │ │ - vmla.i d17, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf0390030 │ │ │ │ str pc, [r4, #-2761]! @ 0xfffff537 │ │ │ │ - beq 0xfe7eb434 │ │ │ │ + beq 0xfe7eb464 │ │ │ │ mcrge 4, 0, pc, cr11, cr15, {1} @ │ │ │ │ movweq pc, #33029 @ 0x8105 @ │ │ │ │ - beq 0xfe3eb6d0 │ │ │ │ - blcs 0x26ec2c │ │ │ │ + beq 0xfe3eb700 │ │ │ │ + blcs 0x26ec5c │ │ │ │ svccs 0x0004f843 │ │ │ │ @ instruction: 0xd1f9459a │ │ │ │ mcrcs 5, 1, lr, cr12, cr14, {7} │ │ │ │ stccs 15, cr11, [ip, #-32]! @ 0xffffffe0 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ orrle r2, r8, r0, lsl #6 │ │ │ │ ldrdcs pc, [ip], -fp │ │ │ │ @@ -295371,25 +295381,25 @@ │ │ │ │ subvs r6, r2, r1 │ │ │ │ @ instruction: 0xf8db6083 │ │ │ │ @ instruction: 0xf8db3034 │ │ │ │ @ instruction: 0xf8db102c │ │ │ │ cmpvs r2, r0, lsr r0 │ │ │ │ smlabbvs r1, r3, r1, r6 │ │ │ │ @ instruction: 0x301cf8bb │ │ │ │ - blcs 0x3d0b68 │ │ │ │ - blhi 0x220770 │ │ │ │ + blcs 0x3d0b98 │ │ │ │ + blhi 0x2207a0 │ │ │ │ str r6, [ip, -r3, lsl #3] │ │ │ │ ldrdcc pc, [ip], -fp │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ @ instruction: 0x3010f8db │ │ │ │ andscc pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ andscc pc, r4, r8, asr #17 │ │ │ │ svclt 0x0000e6ff │ │ │ │ - rsbseq pc, lr, r4, ror #10 │ │ │ │ + rsbseq pc, lr, r4, lsr r5 @ │ │ │ │ svclt 0x00082e20 │ │ │ │ @ instruction: 0xf47f2d20 │ │ │ │ @ instruction: 0xf8dbaf32 │ │ │ │ strmi r2, [fp], -ip │ │ │ │ andcs pc, ip, r8, asr #17 │ │ │ │ tstpeq ip, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @@ -295426,21 +295436,21 @@ │ │ │ │ @ instruction: 0xf8c8300c │ │ │ │ @ instruction: 0xf8db300c │ │ │ │ @ instruction: 0xf8c83010 │ │ │ │ @ instruction: 0xf8db3010 │ │ │ │ @ instruction: 0xf8c83014 │ │ │ │ ssat r3, #7, r4 │ │ │ │ ldrdcs pc, [r8], -fp │ │ │ │ - eorcs pc, r4, r1, asr #4 │ │ │ │ + subscs pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf03960fb │ │ │ │ ldmvs fp!, {r0, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf06fe6df │ │ │ │ ldrt r0, [r2], #1113 @ 0x459 │ │ │ │ - @ instruction: 0xf960f18a │ │ │ │ + @ instruction: 0xf968f18a │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ svceq 0x0000f1ba │ │ │ │ stcge 4, cr15, [fp], #252 @ 0xfc │ │ │ │ @ instruction: 0xf06fe49f │ │ │ │ ldr r0, [ip], #1037 @ 0x40d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -295459,44 +295469,44 @@ │ │ │ │ strcc lr, [r1, #-8] │ │ │ │ strdvs r0, [r0, #51]! @ 0x33 │ │ │ │ @ instruction: 0xf046bf48 │ │ │ │ strtcc r0, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ stmdble fp, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ ldrtmi r4, [r2], -r3, asr #12 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x13eecba │ │ │ │ + blx 0x13eecea │ │ │ │ svcpl 0x0080f510 │ │ │ │ stccs 3, cr13, [r0, #-948] @ 0xfffffc4c │ │ │ │ strmi fp, [r5], -r8, lsl #30 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ svclt 0x0000e7f2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec87eec │ │ │ │ + bl 0xfec87f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfedb4bb4 │ │ │ │ + blmi 0xfedb4be4 │ │ │ │ strmi fp, [ip], -pc, lsl #1 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ @ instruction: 0xf1780300 │ │ │ │ @ instruction: 0x4620eebc │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93302 │ │ │ │ @ instruction: 0xf110fa0f │ │ │ │ @ instruction: 0xf0000f16 │ │ │ │ strmi r8, [r5], -r2, lsr #4 │ │ │ │ stcle 12, cr2, [sl], #-152 @ 0xffffff68 │ │ │ │ - stcle 12, cr2, [pc, #-8]! @ 0x130d24 │ │ │ │ - blcs 0x9f88bc │ │ │ │ + stcle 12, cr2, [pc, #-8]! @ 0x130d54 │ │ │ │ + blcs 0x9f88ec │ │ │ │ ldm pc, {r2, r3, r5, fp, ip, lr, pc}^ @ │ │ │ │ mvneq pc, r3, lsl r0 @ │ │ │ │ orrseq r0, sp, r3, asr r1 │ │ │ │ rsbseq r0, sp, sp, ror r0 │ │ │ │ adceq r0, r4, r4, lsr #1 │ │ │ │ orreq r0, r0, r4, ror r1 │ │ │ │ subseq r0, r2, ip, lsr #1 │ │ │ │ @@ -295511,27 +295521,27 @@ │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ subseq r0, r2, ip, lsr #1 │ │ │ │ vqadd.s8 q8, q0, q1 │ │ │ │ addsmi r4, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5b4dc77 │ │ │ │ - ble 0x1f4cb8c │ │ │ │ + ble 0x1f4cbbc │ │ │ │ @ instruction: 0xee1d498c │ │ │ │ qsub16mi r0, r3, r0 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d021dd │ │ │ │ @ instruction: 0x97000290 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74e3018 │ │ │ │ - @ instruction: 0x4604e9da │ │ │ │ + strmi lr, [r4], -r2, asr #19 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ - blmi 0xfe19126c │ │ │ │ - blls 0x48ae24 │ │ │ │ + blmi 0xfe19129c │ │ │ │ + blls 0x48ae54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462081d6 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -295558,28 +295568,28 @@ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldr r9, [r9, r0, lsl #8]! │ │ │ │ ldrtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ stc2l 0, cr15, [r0, #40]! @ 0x28 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf9b08195 │ │ │ │ - blcs 0x1bce48 │ │ │ │ + blcs 0x1bce78 │ │ │ │ orrhi pc, sp, r0, lsl #4 │ │ │ │ ldrtmi r6, [r2], -r1, asr #16 │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ tstls r6, r3, asr #16 │ │ │ │ smlabtls r7, r9, r7, r1 │ │ │ │ andscc pc, r2, sp, lsr #17 │ │ │ │ stmvs r1, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ strbne r9, [r9, r8, lsl #2] │ │ │ │ ldmdbmi r7, {r0, r3, r8, ip, pc}^ │ │ │ │ andls r6, sl, r0, asr #17 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ vqshl.s64 q7, , #36 @ 0x24 │ │ │ │ - blcs 0x201a98 │ │ │ │ + blcs 0x201ac8 │ │ │ │ ldmdbmi r3, {r1, r2, r7, fp, ip, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs lr, #6021 @ 0x1785 │ │ │ │ ldrtmi r2, [r9], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @@ -295599,15 +295609,15 @@ │ │ │ │ cdp 0, 1, cr9, cr13, cr10, {0} │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ tstls r0, r4, lsl #18 │ │ │ │ @ instruction: 0xf50021dd │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldmdb sl!, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdb r2!, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ qsaxmi sl, r3, lr │ │ │ │ ldrtmi r2, [r9], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -295625,15 +295635,15 @@ │ │ │ │ shsub16mi r0, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ stmdbge r2, {r4, r7, r9} │ │ │ │ bicscs r9, sp, r0, lsl #2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74e3018 │ │ │ │ - strmi lr, [r4], -r8, lsl #18 │ │ │ │ + @ instruction: 0x4604e8f0 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ stc2 1, cr15, [r0], #-304 @ 0xfffffed0 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #15269888 @ 0xe90000 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ movwcs sl, #3878 @ 0xf26 │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @@ -295653,57 +295663,57 @@ │ │ │ │ stcge 15, cr0, [r2], {112} @ 0x70 │ │ │ │ ldrbtmi r4, [r9], #-1579 @ 0xfffff9d5 │ │ │ │ ldrtmi r6, [r2], -r9, lsl #16 │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbt r9, [r3], r0, lsl #8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, lr, lr, asr #32 │ │ │ │ - rsbseq lr, lr, sl, asr #31 │ │ │ │ - rsbseq lr, lr, r4, ror pc │ │ │ │ - rsbseq lr, lr, ip, asr pc │ │ │ │ - rsbseq lr, lr, r2, lsl pc │ │ │ │ - rsbseq lr, lr, ip, lsr #29 │ │ │ │ - rsbseq lr, lr, sl, lsr lr │ │ │ │ + rsbseq pc, lr, lr, lsl r0 @ │ │ │ │ + @ instruction: 0x007eef9a │ │ │ │ + rsbseq lr, lr, r4, asr #30 │ │ │ │ + rsbseq lr, lr, ip, lsr #30 │ │ │ │ + rsbseq lr, lr, r2, ror #29 │ │ │ │ + rsbseq lr, lr, ip, ror lr │ │ │ │ + rsbseq lr, lr, sl, lsl #28 │ │ │ │ vnmla.f64 d4, d13, d22 │ │ │ │ stmdbmi r6!, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32213 │ │ │ │ @ instruction: 0xf00a4290 │ │ │ │ andls pc, r0, r1, lsl ip @ │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ @ instruction: 0x301821dd │ │ │ │ - stmia ip!, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldm r4, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ - blx 0xff26d546 │ │ │ │ + blx 0xff26d576 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #9240576 @ 0x8d0000 │ │ │ │ - blmi 0x176ab4c │ │ │ │ + blmi 0x176ab7c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc2 7, cr15, [r4], #-952 @ 0xfffffc48 │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009700 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stm r4, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda ip!, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - blx 0xfe8ed592 │ │ │ │ + blx 0xfe8ed5c2 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r0, #6750208 @ 0x670000 │ │ │ │ - blx 0xfffef026 │ │ │ │ + blx 0xfffef056 │ │ │ │ strt r4, [r2], r4, lsl #12 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184639 │ │ │ │ stc2l 0, cr15, [r0], {10} │ │ │ │ rsbsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0x3000f9b0 │ │ │ │ stmdale lr!, {r1, r8, r9, fp, sp}^ │ │ │ │ @@ -295719,77 +295729,77 @@ │ │ │ │ smlabtls sl, r1, r8, r6 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15929 │ │ │ │ stmdbge r4, {r4, r7, r9} │ │ │ │ bicscs r9, sp, r0, lsl #2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74e3018 │ │ │ │ - strmi lr, [r4], -ip, asr #16 │ │ │ │ + @ instruction: 0x4604e834 │ │ │ │ suble r1, r3, r6, asr #24 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ @ instruction: 0x4623ae70 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8bdd042 │ │ │ │ andhi r3, r3, r0, lsl r0 │ │ │ │ @ instruction: 0x3012f8bd │ │ │ │ - blls 0x2d1200 │ │ │ │ - blls 0x349204 │ │ │ │ - blls 0x3c9308 │ │ │ │ + blls 0x2d1230 │ │ │ │ + blls 0x349234 │ │ │ │ + blls 0x3c9338 │ │ │ │ strcs r6, [r0], #-195 @ 0xffffff3d │ │ │ │ stmdbmi r2!, {r0, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009700 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldmda lr, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda r6, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf800f7f9 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ mrcge 6, 1, APSR_nzcv, cr13, cr15, {7} │ │ │ │ stmdbmi pc, {r5, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf00a2213 │ │ │ │ strmi pc, [r4], -fp, lsl #23 │ │ │ │ @ instruction: 0xf14ce635 │ │ │ │ stmdavs r0, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfff0f7f8 │ │ │ │ strb r4, [sp], r4, asr #4 │ │ │ │ - blx 0x96d68e │ │ │ │ + blx 0x96d6be │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #932 @ 0x3a4 │ │ │ │ @ instruction: 0xf06fe7b4 │ │ │ │ @ instruction: 0xe6240415 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf189e621 │ │ │ │ - svclt 0x0000fecd │ │ │ │ - ldrshteq lr, [lr], #-222 @ 0xffffff22 │ │ │ │ - ldrsbteq r7, [r5], -r0 │ │ │ │ - ldrhteq lr, [lr], #-222 @ 0xffffff22 │ │ │ │ - rsbseq lr, lr, r4, lsr #27 │ │ │ │ - rsbseq lr, lr, r4, lsr sp │ │ │ │ - ldrsbteq lr, [lr], #-200 @ 0xffffff38 │ │ │ │ + svclt 0x0000fed5 │ │ │ │ + rsbseq lr, lr, lr, asr #27 │ │ │ │ + eorseq r7, r5, r0, lsl #26 │ │ │ │ + rsbseq lr, lr, lr, lsl #27 │ │ │ │ + rsbseq lr, lr, r4, ror sp │ │ │ │ + rsbseq lr, lr, r4, lsl #26 │ │ │ │ + rsbseq lr, lr, r8, lsr #25 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [ip], -ip, lsl #1 │ │ │ │ - blx 0x904098 │ │ │ │ + blx 0x9040c8 │ │ │ │ ldrmi pc, [r7], -r1, lsl #25 │ │ │ │ ldmdavs fp, {r0, r3, sl, fp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf10c0300 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ ldmib sp, {r4, r6, pc}^ │ │ │ │ - blcs 0x70b618 │ │ │ │ + blcs 0x70b648 │ │ │ │ ldm pc, {r0, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ eoreq pc, r3, r3, lsl r0 @ │ │ │ │ rsbseq r0, r6, pc, lsl #1 │ │ │ │ mulseq r8, lr, r0 │ │ │ │ andseq r0, r8, r8, lsl r0 │ │ │ │ andseq r0, r8, r8, lsl r0 │ │ │ │ sbcseq r0, fp, r8, lsl r0 │ │ │ │ @@ -295807,38 +295817,38 @@ │ │ │ │ sub r0, r1, r5, lsr #8 │ │ │ │ svcvc 0x00faf5b4 │ │ │ │ andhi pc, pc, #0, 4 │ │ │ │ strtmi r2, [r0], -r6, lsl #2 │ │ │ │ cdp2 1, 3, cr15, cr2, cr14, {0} │ │ │ │ movwcs r2, #4614 @ 0x1206 │ │ │ │ ldrtmi r4, [r1], -r5, lsl #12 │ │ │ │ - blx 0x242a8e │ │ │ │ + blx 0x242abe │ │ │ │ andls pc, r5, #536870912 @ 0x20000000 │ │ │ │ - blx 0xffa6d25e │ │ │ │ + blx 0xffa6d28e │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x291a1c │ │ │ │ + bls 0x291a4c │ │ │ │ strmi r4, [r2], #-1579 @ 0xfffff9d5 │ │ │ │ stmdahi r1, {r2, r3, r5, r6, r8, ip, sp, pc} │ │ │ │ andshi r3, r9, r6 │ │ │ │ addmi r3, r2, #402653184 @ 0x18000000 │ │ │ │ stcne 8, cr15, [r4], {48} @ 0x30 │ │ │ │ stcne 8, cr15, [r4], {35} @ 0x23 │ │ │ │ stcne 8, cr15, [r2], {48} @ 0x30 │ │ │ │ stcne 8, cr15, [r2], {35} @ 0x23 │ │ │ │ - blmi 0xfe525a24 │ │ │ │ + blmi 0xfe525a54 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stmiapl r9, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d12300 │ │ │ │ movwls r0, #4752 @ 0x1290 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ strtmi r9, [fp], -r0, lsl #8 │ │ │ │ vst4.8 {d19-d22}, [pc :64], r8 │ │ │ │ @ instruction: 0xf74d719c │ │ │ │ - strmi lr, [r4], -lr, ror #30 │ │ │ │ + @ instruction: 0x4604ef56 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ strtmi r8, [r8], -sp, lsr #1 │ │ │ │ ldc2l 1, cr15, [r2, #56] @ 0x38 │ │ │ │ ldmdavs r9, {r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bichi pc, ip, r0, asr #32 │ │ │ │ @@ -295857,17 +295867,17 @@ │ │ │ │ @ instruction: 0x81b2f040 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 6, pc, cr2, cr14, {7} @ │ │ │ │ strbmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1894638 │ │ │ │ - strmi pc, [r4], -r3, lsr #17 │ │ │ │ + strmi pc, [r4], -fp, lsr #17 │ │ │ │ bicle r1, sp, r3, asr #24 │ │ │ │ - blx 0x156d82c │ │ │ │ + blx 0x156d85c │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #25, 30 @ 0x64 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ stmdbcs r0, {r3, r8, r9, ip, sp} │ │ │ │ cmpphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -295904,27 +295914,27 @@ │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ stcne 0, cr9, [r0, #-20]! @ 0xffffffec │ │ │ │ ldc2l 1, cr15, [r8, #-56] @ 0xffffffc8 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ strtmi r9, [r2], -r5, lsl #18 │ │ │ │ - blcc 0x26f4f4 │ │ │ │ - blcc 0x26f4b4 │ │ │ │ - mcr 6, 7, pc, cr2, cr14, {6} @ │ │ │ │ + blcc 0x26f524 │ │ │ │ + blcc 0x26f4e4 │ │ │ │ + mcr 6, 6, pc, cr10, cr14, {6} @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ shsub16mi r1, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q8, │ │ │ │ @ instruction: 0xf8d3112d │ │ │ │ @ instruction: 0x462b0290 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ @ instruction: 0xf8cd500d │ │ │ │ andscc r8, r8, r4 │ │ │ │ - cdp 7, 12, cr15, cr0, cr13, {2} │ │ │ │ + cdp 7, 10, cr15, cr8, cr13, {2} │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ svcge 0x0053f47f │ │ │ │ @ instruction: 0xf9d8f14c │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #2576 @ 0xa10 │ │ │ │ strmi lr, [sp], -fp, asr #14 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ @@ -295949,33 +295959,33 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vst2. {d21-d22}, [pc], fp │ │ │ │ @ instruction: 0xf8d37197 │ │ │ │ @ instruction: 0x462b0290 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ andscc r6, r8, r1, lsl #16 │ │ │ │ - cdp 7, 7, cr15, cr14, cr13, {2} │ │ │ │ + cdp 7, 6, cr15, cr6, cr13, {2} │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr0, cr8, {7} @ │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ adcshi pc, r9, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c9682b │ │ │ │ str r3, [r4, -r0] │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - cdp2 1, 6, cr15, cr8, cr8, {4} │ │ │ │ + cdp2 1, 7, cr15, cr0, cr8, {4} │ │ │ │ mcrrne 6, 0, r4, r7, cr4 │ │ │ │ svcge 0x0000f47f │ │ │ │ svclt 0x0000e730 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq lr, lr, lr, ror fp │ │ │ │ - rsbseq lr, lr, r4, ror sl │ │ │ │ - rsbseq lr, lr, r4, lsr #20 │ │ │ │ - rsbseq lr, lr, r0, lsr #19 │ │ │ │ + rsbseq lr, lr, lr, asr #22 │ │ │ │ + rsbseq lr, lr, r4, asr #20 │ │ │ │ + ldrshteq lr, [lr], #-148 @ 0xffffff6c │ │ │ │ + rsbseq lr, lr, r0, ror r9 │ │ │ │ ldmdavs sl, {r0, r1, r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -295988,53 +295998,53 @@ │ │ │ │ svcpl 0x0080f510 │ │ │ │ movwcs sp, #543 @ 0x21f │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, ip, r0 │ │ │ │ andvs r2, r5, r0, lsl #8 │ │ │ │ - blmi 0x162b028 │ │ │ │ - blls 0x40b56c │ │ │ │ + blmi 0x162b058 │ │ │ │ + blls 0x40b59c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46308097 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed47f0 │ │ │ │ qsub16mi fp, r1, sp │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xf912f189 │ │ │ │ + @ instruction: 0xf91af189 │ │ │ │ stclne 6, cr4, [r2], #-16 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {3} │ │ │ │ - blmi 0x132b0c0 │ │ │ │ - blls 0x40b59c │ │ │ │ + blmi 0x132b0f0 │ │ │ │ + blls 0x40b5cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdalt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blle 0x1b7c550 │ │ │ │ + blle 0x1b7c580 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0x156d584 │ │ │ │ + blx 0x156d5b4 │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ stcne 0, cr13, [r0, #-408]! @ 0xfffffe68 │ │ │ │ ldc2l 1, cr15, [r4], #-56 @ 0xffffffc8 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ - blmi 0xf6571c │ │ │ │ + blmi 0xf6574c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ orrsvc pc, r7, pc, asr #8 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ strls r4, [r0], #-1579 @ 0xfffff9d5 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ stmdals r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf74d3018 │ │ │ │ - strmi lr, [r4], -r6, ror #27 │ │ │ │ + strmi lr, [r4], -lr, asr #27 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ @ instruction: 0xf8fef14c │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #12736 @ 0x31c0 │ │ │ │ ldcle 12, cr2, [r2], {-0} │ │ │ │ @ instruction: 0xf8ca682b │ │ │ │ strbt r3, [ip], -r0 │ │ │ │ @@ -296047,41 +296057,41 @@ │ │ │ │ movwls r6, #34883 @ 0x8843 │ │ │ │ movwcs lr, #1699 @ 0x6a3 │ │ │ │ @ instruction: 0x46221d31 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ @ instruction: 0xb1a8fa0f │ │ │ │ stcne 6, cr4, [r9, #-136]! @ 0xffffff78 │ │ │ │ andeq pc, r4, sl, lsl #2 │ │ │ │ - stcl 6, cr15, [r8, #888] @ 0x378 │ │ │ │ + ldc 6, cr15, [r0, #888]! @ 0x378 │ │ │ │ movwcs lr, #2014 @ 0x7de │ │ │ │ tstpeq r4, sl, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0x16d624 │ │ │ │ + blx 0x16d654 │ │ │ │ @ instruction: 0x4622b130 │ │ │ │ @ instruction: 0xf1091d29 │ │ │ │ @ instruction: 0xf6de0004 │ │ │ │ - @ instruction: 0xe737edba │ │ │ │ + ldr lr, [r7, -r2, lsr #27]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0x460ae63d │ │ │ │ - subcs pc, ip, r1, asr #4 │ │ │ │ + rsbscs pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0384661 │ │ │ │ ldrb pc, [r2, #3345]! @ 0xd11 @ │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0x4628e634 │ │ │ │ stc2 1, cr15, [r4], {14} │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe62e │ │ │ │ strt r0, [fp], -r6, lsl #8 │ │ │ │ - stc2l 1, cr15, [r8], #-548 @ 0xfffffddc │ │ │ │ + ldc2l 1, cr15, [r0], #-548 @ 0xfffffddc │ │ │ │ streq pc, [fp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe626 │ │ │ │ strt r0, [r0], -fp, lsl #8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq lr, lr, lr, ror #16 │ │ │ │ + rsbseq lr, lr, lr, lsr r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ stceq 8, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ umulllt r4, r4, r5, fp @ │ │ │ │ @@ -296100,15 +296110,15 @@ │ │ │ │ tstlt r3, #40, 30 @ 0xa0 │ │ │ │ mvnsle r4, fp, lsr #5 │ │ │ │ movtlt r6, #26918 @ 0x6926 │ │ │ │ ldrtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf8cda903 │ │ │ │ ldrmi r8, [r0, r0]! │ │ │ │ @ instruction: 0xf50d4604 │ │ │ │ - blmi 0xfe185cc0 │ │ │ │ + blmi 0xfe185cf0 │ │ │ │ ldmdavs sl, {r2, r3, r8, ip, sp} │ │ │ │ subsmi r6, sl, fp, lsl #16 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r5, r0, asr #32 │ │ │ │ @ instruction: 0xf50d4620 │ │ │ │ andlt r5, r4, r0, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -296118,57 +296128,57 @@ │ │ │ │ @ instruction: 0xf64f81f0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtle r0, [r3], #-1372 @ 0xfffffaa4 │ │ │ │ ldreq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ rscsle r2, r9, r0, lsl #22 │ │ │ │ - bcs 0x2cbc90 │ │ │ │ - bcs 0x1e7778 │ │ │ │ - bllt 0x1fe780c │ │ │ │ + bcs 0x2cbcc0 │ │ │ │ + bcs 0x1e77a8 │ │ │ │ + bllt 0x1fe783c │ │ │ │ cdp 8, 1, cr4, cr13, cr13, {3} │ │ │ │ shsub16mi r4, sl, r0 │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ stmdapl r0!, {fp, sp, lr} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74d3018 │ │ │ │ - @ instruction: 0x4604ed1a │ │ │ │ + strmi lr, [r4], -r2, lsl #26 │ │ │ │ bicle r1, r2, r0, ror #24 │ │ │ │ @ instruction: 0xf832f14c │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #64256 @ 0xfb00 │ │ │ │ - bcs 0x3ab630 │ │ │ │ + bcs 0x3ab660 │ │ │ │ stmibvs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ - blcs 0x400350 │ │ │ │ + blcs 0x400380 │ │ │ │ adcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ eorscc r7, r2, #591396864 @ 0x23400000 │ │ │ │ @ instruction: 0x77773232 │ │ │ │ strvc r7, [r2, #2354] @ 0x932 │ │ │ │ vmax.s8 d20, d1, d25 │ │ │ │ - vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ @ instruction: 0xf0380030 │ │ │ │ strb pc, [r3, fp, ror #24] @ │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4629d5bc │ │ │ │ - addscs pc, r4, r1, asr #4 │ │ │ │ + sbccs pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ mrrc2 0, 3, pc, ip, cr8 @ │ │ │ │ stmdbmi pc, {r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ @ instruction: 0xf5008000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldcl 7, cr15, [r8], {77} @ 0x4d │ │ │ │ + stcl 7, cr15, [r0], {77} @ 0x4d │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ ldr sp, [sp, r1, lsl #3]! │ │ │ │ stmiavs r3!, {r2, r8, sl, sp}^ │ │ │ │ ldreq pc, [r8], -r4, lsl #2 │ │ │ │ rsbsle r2, r1, r1, lsl #22 │ │ │ │ subsle r2, r4, r2, lsl #22 │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @@ -296182,15 +296192,15 @@ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ cdp 8, 1, cr6, cr13, cr9, {0} │ │ │ │ stmdapl r1, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ tstls r0, r3, lsl #18 │ │ │ │ @ instruction: 0xf5002136 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stc 7, cr15, [ip], #308 @ 0x134 │ │ │ │ + ldc 7, cr15, [r4], {77} @ 0x4d │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf14bd105 │ │ │ │ stmdavs r0, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bf5f80 │ │ │ │ strtmi sl, [sl], -ip, asr #30 │ │ │ │ @@ -296201,20 +296211,20 @@ │ │ │ │ stmdbge r3, {r1, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r6, #-36]! @ 0xffffffdc │ │ │ │ strcs lr, [r2, #-1853] @ 0xfffff8c3 │ │ │ │ strcs lr, [r8, #-1979] @ 0xfffff845 │ │ │ │ stmibvs r5!, {r0, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf00a0020 │ │ │ │ - blx 0x16f8f2 │ │ │ │ + blx 0x16f922 │ │ │ │ ldr pc, [r0, r5, lsl #10]! │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x18b8d6 │ │ │ │ + blx 0x18b906 │ │ │ │ ldmibvs sp, {r1, r8, r9, ip, sp}^ │ │ │ │ strcs lr, [r1, #-1957] @ 0xfffff85b │ │ │ │ movwcs lr, #6051 @ 0x17a3 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @ instruction: 0x4601f8bf │ │ │ │ ldrtmi fp, [r2], -r0, asr #3 │ │ │ │ @@ -296228,22 +296238,22 @@ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrb r9, [lr, -r0, lsl #8]! │ │ │ │ ldrtmi r4, [sl], -fp, lsl #18 │ │ │ │ ldrbtmi r6, [r9], #-2147 @ 0xfffff79d │ │ │ │ ldr r6, [ip, r9, lsl #16] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf189e6ff │ │ │ │ - @ instruction: 0xf7f9fb29 │ │ │ │ + @ instruction: 0xf7f9fb31 │ │ │ │ svclt 0x0000ff9f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq lr, lr, sl, asr #13 │ │ │ │ - rsbseq lr, lr, lr, asr #12 │ │ │ │ - ldrshteq lr, [lr], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq lr, lr, r0, asr r5 │ │ │ │ - rsbseq lr, lr, r6, lsr r5 │ │ │ │ + @ instruction: 0x007ee69a │ │ │ │ + rsbseq lr, lr, lr, lsl r6 │ │ │ │ + rsbseq lr, lr, sl, asr #11 │ │ │ │ + rsbseq lr, lr, r0, lsr #10 │ │ │ │ + rsbseq lr, lr, r6, lsl #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [ip], -sp, lsl #1 │ │ │ │ @ instruction: 0x461f49be │ │ │ │ movwcs r4, #1542 @ 0x606 │ │ │ │ @@ -296267,16 +296277,16 @@ │ │ │ │ orrshi pc, r1, r0 │ │ │ │ svcvc 0x0087f5b4 │ │ │ │ @ instruction: 0xf64fd05c │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf100055b │ │ │ │ @ instruction: 0xf06f82c9 │ │ │ │ - blmi 0xfea32ad4 │ │ │ │ - blls 0x40b9c8 │ │ │ │ + blmi 0xfea32b04 │ │ │ │ + blls 0x40b9f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r1, ror #5 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -296284,21 +296294,21 @@ │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r0, r0 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ strtmi r8, [r1], -r6, asr #5 │ │ │ │ - blge 0x243260 │ │ │ │ + blge 0x243290 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ strcs sl, [r4], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0xf1889404 │ │ │ │ - @ instruction: 0x4604fa17 │ │ │ │ + @ instruction: 0x4604fa1f │ │ │ │ rsbsle r1, r0, r6, asr #24 │ │ │ │ - blle 0xff53c9b8 │ │ │ │ + blle 0xff53c9e8 │ │ │ │ rsbsle r2, r3, r3, lsl #26 │ │ │ │ tstle r3, r4, lsl #26 │ │ │ │ @ instruction: 0xf7f89803 │ │ │ │ @ instruction: 0x9003fbb7 │ │ │ │ strbmi r9, [r5], -r4, lsl #22 │ │ │ │ ldrmi r4, [r8, #1593] @ 0x639 │ │ │ │ ldrmi fp, [sp], -r8, lsr #30 │ │ │ │ @@ -296309,231 +296319,231 @@ │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ andvc r9, r3, r3, lsl #22 │ │ │ │ movwcs r9, #2324 @ 0x914 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf802f00a │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ str r6, [ip, r5]! │ │ │ │ - blcs 0x379550 │ │ │ │ + blcs 0x379580 │ │ │ │ andge sp, r1, #10420224 @ 0x9f0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq r1, r3, r1, lsr sl │ │ │ │ - andseq r1, r3, r1, lsr sl │ │ │ │ - andseq r1, r3, r1, lsr sl │ │ │ │ - andseq r1, r3, r3, asr #18 │ │ │ │ - andseq r1, r3, r3, asr #18 │ │ │ │ - andseq r1, r3, r1, lsr sl │ │ │ │ - andseq r1, r3, sp, ror #23 │ │ │ │ - andseq r1, r3, r1, lsr sl │ │ │ │ - andseq r1, r3, r1, lsr sl │ │ │ │ - andseq r1, r3, r1, lsr sl │ │ │ │ + andseq r1, r3, r1, ror #20 │ │ │ │ + andseq r1, r3, r1, ror #20 │ │ │ │ + andseq r1, r3, r1, ror #20 │ │ │ │ + andseq r1, r3, r3, ror r9 │ │ │ │ + andseq r1, r3, r3, ror r9 │ │ │ │ + andseq r1, r3, r1, ror #20 │ │ │ │ + andseq r1, r3, sp, lsl ip │ │ │ │ + andseq r1, r3, r1, ror #20 │ │ │ │ + andseq r1, r3, r1, ror #20 │ │ │ │ + andseq r1, r3, r1, ror #20 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xffdef009 │ │ │ │ stmdavs r3, {r4, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf0402b04 │ │ │ │ vst1.16 {d24-d27}, [pc :128], lr │ │ │ │ movwls r7, #16775 @ 0x4187 │ │ │ │ - blge 0x2432fc │ │ │ │ + blge 0x24332c │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf188ab03 │ │ │ │ - @ instruction: 0x4604f9bf │ │ │ │ + strmi pc, [r4], -r7, asr #19 │ │ │ │ @ instruction: 0xf0001c41 │ │ │ │ stccs 1, cr8, [r0], {68} @ 0x44 │ │ │ │ svcge 0x0077f6ff │ │ │ │ movwcs r9, #2324 @ 0x914 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xffc2f009 │ │ │ │ - bls 0x25dfbc │ │ │ │ + bls 0x25dfec │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, fp, r0, asr #32 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf14be761 │ │ │ │ stmdavs r0, {r0, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x13efa82 │ │ │ │ + blx 0x13efab2 │ │ │ │ str r4, [r7, r4, asr #4] │ │ │ │ @ instruction: 0xf0039b03 │ │ │ │ tsteq r8, #-268435456 @ 0xf0000000 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ ldreq r2, [r9, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ cdpne 7, 5, cr14, cr3, cr4, {4} │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #92, 30 @ 0x170 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x00131ed9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, sp, lsl #27 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, pc, asr lr │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, sp, ror sp │ │ │ │ - @ instruction: 0x00131cf9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, r3, asr #18 │ │ │ │ - andseq r1, r3, r9, ror r9 │ │ │ │ - andseq r1, r3, fp, ror r9 │ │ │ │ - andseq r1, r3, sp, lsl #28 │ │ │ │ + andseq r1, r3, r9, lsl #30 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + @ instruction: 0x00131dbd │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, pc, lsl #29 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, sp, lsr #27 │ │ │ │ + andseq r1, r3, r9, lsr #26 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, r3, ror r9 │ │ │ │ + andseq r1, r3, r9, lsr #19 │ │ │ │ + andseq r1, r3, fp, lsr #19 │ │ │ │ + andseq r1, r3, sp, lsr lr │ │ │ │ vpmax.u8 d18, d0, d3 │ │ │ │ - bcc 0x292274 │ │ │ │ + bcc 0x2922a4 │ │ │ │ vpmin.s8 d2, d0, d13 │ │ │ │ vhadd.s8 q12, q8, q1 │ │ │ │ vqdmlal.s , d3, d3[7] │ │ │ │ sbcsmi r0, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf14007da │ │ │ │ movwcs r8, #4282 @ 0x10ba │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r2, r3, r7, ip, lr, pc} │ │ │ │ @ instruction: 0x46994698 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ - blge 0x2522cc │ │ │ │ + blge 0x2522fc │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ - blge 0x20344c │ │ │ │ + blge 0x20347c │ │ │ │ strcs r2, [r4], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf1889404 │ │ │ │ - strmi pc, [r4], -r3, lsr #18 │ │ │ │ + strmi pc, [r4], -fp, lsr #18 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ ldc2l 1, cr15, [lr, #300]! @ 0x12c │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #815104 @ 0xc7000 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ @ instruction: 0xf108aed6 │ │ │ │ - blcs 0x1bebb0 │ │ │ │ - blls 0x227d94 │ │ │ │ + blcs 0x1bebe0 │ │ │ │ + blls 0x227dc4 │ │ │ │ vpadd.i8 q9, q8, q15 │ │ │ │ ldmdbls r4, {r1, r2, r3, r4, r7, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0060f43f │ │ │ │ andls pc, r0, r0, asr #17 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xff0ef009 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x21d93c │ │ │ │ + blls 0x21d96c │ │ │ │ ldrt r6, [r6], r3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xff00f009 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmull.s8 q9, d0, d0 │ │ │ │ movwcs r8, #4494 @ 0x118e │ │ │ │ @ instruction: 0x46224639 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ - blx 0xfed717e4 │ │ │ │ + blx 0xfed71814 │ │ │ │ stccs 3, cr15, [r0], {128} @ 0x80 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - bge 0x25d8f8 │ │ │ │ + bge 0x25d928 │ │ │ │ andls r4, r0, #3145728 @ 0x300000 │ │ │ │ andcs r4, r9, #48, 12 @ 0x3000000 │ │ │ │ orrvc pc, r7, pc, asr #8 │ │ │ │ @ instruction: 0xf1889404 │ │ │ │ - strmi pc, [r4], -pc, asr #17 │ │ │ │ + @ instruction: 0x4604f8d7 │ │ │ │ suble r1, sp, r2, asr #24 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ ldmdbls r4, {r3, r7, r9, sl, fp, sp, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001af43f │ │ │ │ andvs r9, r3, r4, lsl #22 │ │ │ │ - bcs 0x7eb650 │ │ │ │ - bcc 0xda9128 │ │ │ │ + bcs 0x7eb680 │ │ │ │ + bcc 0xda9158 │ │ │ │ ldmdale r6!, {r0, r2, r3, r4, r9, fp, sp} │ │ │ │ orrscs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ orrvs pc, r6, #536870924 @ 0x2000000c │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ movwcs sp, #5423 @ 0x152f │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f43f │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ - blcs 0x1436f8 │ │ │ │ + blcs 0x143728 │ │ │ │ smlalbthi pc, r7, r0, r2 @ │ │ │ │ strtmi sl, [sl], -r4, lsl #22 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0x2129ab03 │ │ │ │ @ instruction: 0xf1b8e773 │ │ │ │ svclt 0x00340f05 │ │ │ │ @ instruction: 0xf04f46c1 │ │ │ │ str r0, [r4, r4, lsl #18] │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ cdp2 0, 10, cr15, cr0, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x21d860 │ │ │ │ + blls 0x21d890 │ │ │ │ ldr r6, [r1], r3 │ │ │ │ vstrle s4, [r6, #-0] │ │ │ │ bicsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ orrvc pc, sp, #192, 4 │ │ │ │ @ instruction: 0x07dc40d3 │ │ │ │ @ instruction: 0xf06fd4cf │ │ │ │ @ instruction: 0xe63c045b │ │ │ │ ldc2l 1, cr15, [ip, #-300] @ 0xfffffed4 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #151552 @ 0x25000 │ │ │ │ @ instruction: 0xf14be7aa │ │ │ │ stmdavs r0, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x8efcd8 │ │ │ │ + blx 0x8efd08 │ │ │ │ ldrt r4, [r4], r4, asr #4 │ │ │ │ movwcs r2, #5187 @ 0x1443 │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {1} @ │ │ │ │ stccs 8, cr6, [r0, #-20] @ 0xffffffec │ │ │ │ smlabthi r7, r0, r2, pc @ │ │ │ │ - blge 0x2835a4 │ │ │ │ + blge 0x2835d4 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - blge 0x2ba128 │ │ │ │ + blge 0x2ba158 │ │ │ │ strls r2, [r5], #-1040 @ 0xfffffbf0 │ │ │ │ - @ instruction: 0xf858f188 │ │ │ │ + @ instruction: 0xf860f188 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14bd105 │ │ │ │ stmdavs r0, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9fcf7f8 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ mcrge 6, 0, pc, cr11, cr15, {7} @ │ │ │ │ ldrtmi r2, [r9], -r9, lsl #26 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq pc, r8, #79 @ 0x4f │ │ │ │ andeq pc, r3, pc, asr #32 │ │ │ │ strcs fp, [r8, #-3880] @ 0xfffff0d8 │ │ │ │ cdp2 0, 5, cr15, cr0, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2dd7c0 │ │ │ │ + blls 0x2dd7f0 │ │ │ │ andvs r2, r3, r4, lsl #4 │ │ │ │ subvs r9, r3, r8, lsl #22 │ │ │ │ ldmdbls r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 4, pc, cr10, cr15, {1} @ │ │ │ │ strb r6, [ip, #5]! │ │ │ │ @@ -296545,94 +296555,94 @@ │ │ │ │ movwls r3, #29445 @ 0x7305 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ cdp2 0, 2, cr15, cr12, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r4, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ - blge 0x2d209c │ │ │ │ + blge 0x2d20cc │ │ │ │ ldrtmi sl, [r0], -r5, lsl #20 │ │ │ │ mrscs r9, R9_usr │ │ │ │ strcs r2, [r8], #-525 @ 0xfffffdf3 │ │ │ │ @ instruction: 0xf1889405 │ │ │ │ - strmi pc, [r4], -fp, lsl #16 │ │ │ │ + @ instruction: 0x4604f813 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ stc2 7, cr15, [ip, #-996]! @ 0xfffffc1c │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ stclge 6, cr15, [r1, #1020] @ 0x3fc │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ @ instruction: 0xf0099e05 │ │ │ │ stmdacs r0, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr2, cr15, {1} │ │ │ │ andvs r9, r3, r6, lsl #22 │ │ │ │ - bls 0x2fa9f4 │ │ │ │ + bls 0x2faa24 │ │ │ │ andcs r6, r4, #66 @ 0x42 │ │ │ │ andcs r9, r3, r4, lsl r9 │ │ │ │ ldc2l 0, cr15, [lr, #36]! @ 0x24 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ adcmi sl, lr, #1104 @ 0x450 │ │ │ │ strtmi fp, [lr], -r8, lsr #30 │ │ │ │ str r6, [r4, #6]! │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2l 0, cr15, [r0, #36]! @ 0x24 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ - blle 0x20bce28 │ │ │ │ + blle 0x20bce58 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ stc2l 0, cr15, [r4, #36]! @ 0x24 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 1, pc, cr10, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #20 │ │ │ │ mrscs r9, R9_usr │ │ │ │ strls r2, [r4], #-543 @ 0xfffffde1 │ │ │ │ - @ instruction: 0xffc8f187 │ │ │ │ + @ instruction: 0xffd0f187 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {3} │ │ │ │ stc2 1, cr15, [r2], #300 @ 0x12c │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #1753088 @ 0x1ac000 │ │ │ │ movwcs lr, #1779 @ 0x6f3 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2l 0, cr15, [r2, #36] @ 0x24 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r3, r9, sl, fp, sp, pc} │ │ │ │ - blle 0x153d284 │ │ │ │ + blle 0x153d2b4 │ │ │ │ tstcs r1, r5, lsl #20 │ │ │ │ - blge 0x2d668c │ │ │ │ + blge 0x2d66bc │ │ │ │ andscs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ strls r2, [r5], #-1036 @ 0xfffffbf4 │ │ │ │ - @ instruction: 0xffa2f187 │ │ │ │ + @ instruction: 0xffaaf187 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f9d102 │ │ │ │ strmi pc, [r4], -r3, asr #25 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ @ instruction: 0x4639ad58 │ │ │ │ andcs r2, ip, #0, 6 │ │ │ │ cdpls 0, 0, cr2, cr5, cr3, {0} │ │ │ │ stc2 0, cr15, [r2, #36]! @ 0x24 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2dd664 │ │ │ │ + blls 0x2dd694 │ │ │ │ movwcs r6, #3 │ │ │ │ subvs r9, r2, r7, lsl #20 │ │ │ │ svcls 0x00082204 │ │ │ │ andcs r6, r3, r7, lsl #1 │ │ │ │ @ instruction: 0xf0099914 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrb sp, [r9, #405] @ 0x195 │ │ │ │ strb r4, [lr, #-1580] @ 0xfffff9d4 │ │ │ │ @ instruction: 0xf73f2a00 │ │ │ │ ldrbt sl, [r8], r0, asr #28 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - sbccs pc, r4, r1, asr #4 │ │ │ │ + rscscs pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf8a6f038 │ │ │ │ ldmdbls r4, {r0, r2, r3, r5, r8, sl, sp, lr, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ @@ -296640,15 +296650,15 @@ │ │ │ │ ldrtmi r6, [r9], -r2 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ andvc r9, r3, r3, lsl #22 │ │ │ │ @ instruction: 0xf06fe519 │ │ │ │ ldr r0, [r6, #-1045] @ 0xfffffbeb │ │ │ │ - @ instruction: 0xfff0f188 │ │ │ │ + @ instruction: 0xfff8f188 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ svcge 0x0002b095 │ │ │ │ @ instruction: 0x46984c94 │ │ │ │ stmdavs r4!, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -296660,29 +296670,29 @@ │ │ │ │ @ instruction: 0xf5b1dd3b │ │ │ │ subsle r7, ip, r7, lsl #31 │ │ │ │ ldmdbcs sl!, {r1, r2, r6, sl, fp, ip, lr, pc} │ │ │ │ addhi pc, r7, r0 │ │ │ │ strdle r2, [fp, #-159] @ 0xffffff61 │ │ │ │ andle r2, r1, r1, lsl #20 │ │ │ │ cmple r7, r7, lsl #20 │ │ │ │ - blcs 0x20da6c │ │ │ │ + blcs 0x20da9c │ │ │ │ orrhi pc, sl, r0, asr #4 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ ldc2 0, cr15, [r6, #-36]! @ 0xffffffdc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r5, {r0, r2, r4, r5, r7, r8, pc} │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ mvnscs r4, r2, lsr #12 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ rscsvs r4, sp, r0, lsr r6 │ │ │ │ - @ instruction: 0xf81af188 │ │ │ │ + @ instruction: 0xf822f188 │ │ │ │ stclne 6, cr4, [r8], #-20 @ 0xffffffec │ │ │ │ - bmi 0x1f66128 │ │ │ │ + bmi 0x1f66158 │ │ │ │ ldclvs 8, cr6, [sl], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xf0400200 │ │ │ │ strtmi r8, [r8], -r7, asr #5 │ │ │ │ ldrtmi r3, [sp], ip, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -296694,22 +296704,22 @@ │ │ │ │ tstne r3, #1275068416 @ 0x4c000000 │ │ │ │ tstne r3, #-1744830464 @ 0x98000000 │ │ │ │ tstne r3, #1275068416 @ 0x4c000000 │ │ │ │ @ instruction: 0x26131313 │ │ │ │ ldcne 2, cr15, [r7], {64} @ 0x40 │ │ │ │ tstle r5, r1, ror #10 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x292990 │ │ │ │ + bcs 0x2929c0 │ │ │ │ mrshi pc, (UNDEF: 11) @ │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ cmnphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrbeq pc, [fp, #-111] @ 0xffffff91 @ │ │ │ │ - bcc 0x1abf48 │ │ │ │ + bcc 0x1abf78 │ │ │ │ ldmle r1!, {r0, r1, r3, r9, fp, sp}^ │ │ │ │ orrsvs pc, pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0x07d940d3 │ │ │ │ cdpvs 5, 11, cr13, cr11, cr12, {7} │ │ │ │ vqdmulh.s d18, d0, d3 │ │ │ │ movwcs r8, #4399 @ 0x112f │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @@ -296719,127 +296729,127 @@ │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ @ instruction: 0xf8c74630 │ │ │ │ @ instruction: 0xf187c00c │ │ │ │ - @ instruction: 0x4605ffbd │ │ │ │ + strmi pc, [r5], -r5, asr #31 │ │ │ │ @ instruction: 0xd1a21c42 │ │ │ │ - blx 0xfe66e5a2 │ │ │ │ + blx 0xfe66e5d2 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r5, #6094848 @ 0x5d0000 │ │ │ │ - bcs 0x1abeec │ │ │ │ + bcs 0x1abf1c │ │ │ │ ldrmi sp, [r9], -r4, asr #3 │ │ │ │ @ instruction: 0xf1072220 │ │ │ │ @ instruction: 0xf1770024 │ │ │ │ mrcvs 12, 5, lr, cr11, cr12, {7} │ │ │ │ @ instruction: 0xf1074641 │ │ │ │ - blcs 0x932128 │ │ │ │ + blcs 0x932158 │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ @ instruction: 0x4698461a │ │ │ │ ldc2l 0, cr15, [r4], #36 @ 0x24 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strtmi r8, [r9], -fp, lsr #2 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @ instruction: 0xf1078000 │ │ │ │ ldrtmi r0, [r0], -r4, lsr #6 │ │ │ │ rscsvs r2, ip, r8, lsl #8 │ │ │ │ - @ instruction: 0xff92f187 │ │ │ │ + @ instruction: 0xff9af187 │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ svcge 0x0077f47f │ │ │ │ - blx 0x1b6e5fa │ │ │ │ + blx 0x1b6e62a │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r5, #3211264 @ 0x310000 │ │ │ │ cdpne 7, 5, cr14, cr3, cr15, {3} │ │ │ │ ldmle r7, {r0, r5, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - mulseq r3, sp, r3 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, r9 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, r9 │ │ │ │ - andseq r2, r3, pc, lsr r3 │ │ │ │ - andseq r2, r3, pc, lsr r3 │ │ │ │ - andseq r2, r3, r9 │ │ │ │ - andseq r2, r3, r9 │ │ │ │ - andseq r2, r3, r9 │ │ │ │ - andseq r2, r3, r1, ror #7 │ │ │ │ - andseq r2, r3, pc, lsl r4 │ │ │ │ - andseq r2, r3, r9 │ │ │ │ - andseq r2, r3, r9 │ │ │ │ - andseq r2, r3, r9, ror #2 │ │ │ │ - andseq r2, r3, r9 │ │ │ │ - andseq r2, r3, r9 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ - andseq r2, r3, fp, ror #2 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + andseq r2, r3, sp, asr #7 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + andseq r2, r3, r9, lsr r0 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + andseq r2, r3, r9, lsr r0 │ │ │ │ + andseq r2, r3, pc, ror #6 │ │ │ │ + andseq r2, r3, pc, ror #6 │ │ │ │ + andseq r2, r3, r9, lsr r0 │ │ │ │ + andseq r2, r3, r9, lsr r0 │ │ │ │ + andseq r2, r3, r9, lsr r0 │ │ │ │ + andseq r2, r3, r1, lsl r4 │ │ │ │ + andseq r2, r3, pc, asr #8 │ │ │ │ + andseq r2, r3, r9, lsr r0 │ │ │ │ + andseq r2, r3, r9, lsr r0 │ │ │ │ + mulseq r3, r9, r1 │ │ │ │ + andseq r2, r3, r9, lsr r0 │ │ │ │ + andseq r2, r3, r9, lsr r0 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ + mulseq r3, fp, r1 │ │ │ │ mrcvs 4, 5, r2, cr11, cr15, {1} │ │ │ │ vqdmulh.s d18, d0, d3 │ │ │ │ movwcs r8, #4241 @ 0x1091 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0 │ │ │ │ @ instruction: 0xf04f6805 │ │ │ │ @ instruction: 0xf1070c04 │ │ │ │ strtmi r0, [r2], -ip, lsl #6 │ │ │ │ str r2, [r5, -r1, lsl #2] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf73f2a28 │ │ │ │ - bcs 0x39de78 │ │ │ │ + bcs 0x39dea8 │ │ │ │ @ instruction: 0x81b9f340 │ │ │ │ movwcs r3, #6666 @ 0x1a0a │ │ │ │ vaddw.s8 q9, q0, d31 │ │ │ │ - blx 0x1f67b4 │ │ │ │ + blx 0x1f67e4 │ │ │ │ andsmi pc, r1, r2, lsl #4 │ │ │ │ orrshi pc, sl, r0, asr #32 │ │ │ │ mvnsmi pc, r2, lsl r0 @ │ │ │ │ addshi pc, r3, r0, asr #32 │ │ │ │ svcvs 0x00c8f012 │ │ │ │ svcge 0x0020f43f │ │ │ │ stccs 14, cr6, [r0], #-744 @ 0xfffffd18 │ │ │ │ smlabtne r4, r7, r9, lr │ │ │ │ svclt 0x001461b9 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ - bcs 0x44dcc0 │ │ │ │ + bcs 0x44dcf0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ addmi r2, r8, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf042bf38 │ │ │ │ - bcs 0x1329f4 │ │ │ │ + bcs 0x132a24 │ │ │ │ mrcvs 1, 5, sp, cr10, cr2, {2} │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ stc2 0, cr15, [r0], {9} │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ teqvs fp, r3, lsl #16 │ │ │ │ - blcs 0x30dcf4 │ │ │ │ + blcs 0x30dd24 │ │ │ │ stmdavs r3, {r1, r2, r8, fp, ip, lr, pc}^ │ │ │ │ mrcvs 1, 5, r6, cr11, cr11, {3} │ │ │ │ svclt 0x00042b0c │ │ │ │ @ instruction: 0x61bb6883 │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ tstcs r0, r2, lsr #12 │ │ │ │ mrcvs 6, 5, r4, cr12, cr0, {1} │ │ │ │ @ instruction: 0xf1879400 │ │ │ │ - @ instruction: 0x4605fedd │ │ │ │ + strmi pc, [r5], -r5, ror #29 │ │ │ │ @ instruction: 0xf47f1c46 │ │ │ │ ldr sl, [sp, -r2, asr #29] │ │ │ │ @ instruction: 0xdc322a1a │ │ │ │ @ instruction: 0xf77f2a00 │ │ │ │ andcs sl, r1, #3696 @ 0xe70 │ │ │ │ bicsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ orrvc pc, sp, #192, 4 │ │ │ │ @@ -296856,30 +296866,30 @@ │ │ │ │ stc2 0, cr15, [ip], {9} │ │ │ │ cmple r3, r0, lsl #16 │ │ │ │ ldceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1074629 │ │ │ │ strtmi r0, [r2], -r4, lsr #6 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ @ instruction: 0xf187c000 │ │ │ │ - strmi pc, [r5], -fp, lsr #29 │ │ │ │ + @ instruction: 0x4605feb3 │ │ │ │ @ instruction: 0xf47f1c68 │ │ │ │ usat sl, #11, r0, lsl #29 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf1a2e68b │ │ │ │ ldmdbcs sp, {r0, r4, r5, r8} │ │ │ │ mrcge 6, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf6402201 │ │ │ │ vrsra.s64 d18, d5, #62 │ │ │ │ addmi r6, sl, r6, lsl #7 │ │ │ │ - bllt 0x2002304 │ │ │ │ + bllt 0x2002334 │ │ │ │ @ instruction: 0xf47f2901 │ │ │ │ stmib r7, {r0, r1, r2, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ stmib r7, {r0, r3, r8, r9, ip, sp}^ │ │ │ │ cmnvs fp, #738197504 @ 0x2c000000 │ │ │ │ - blcs 0x60ddb8 │ │ │ │ + blcs 0x60dde8 │ │ │ │ andscs sp, r4, #228, 18 @ 0x390000 │ │ │ │ @ instruction: 0xf1074641 │ │ │ │ @ instruction: 0xf0090024 │ │ │ │ stmiblt r8, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1072414 │ │ │ │ eorscs r0, r2, #36, 6 @ 0x90000000 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @@ -296888,31 +296898,31 @@ │ │ │ │ mrcvs 6, 5, r4, cr10, cr8, {0} │ │ │ │ @ instruction: 0xf0094641 │ │ │ │ strmi pc, [r3], -r1, lsl #23 │ │ │ │ orrle r2, sp, r0, lsl #16 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0x4622e657 │ │ │ │ vmax.s8 d20, d1, d25 │ │ │ │ - vshr.s64 q9, q12, #64 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf0370030 │ │ │ │ pkhbt pc, r1, r7, lsl #29 @ │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ - blcs 0x20de0c │ │ │ │ + blcs 0x20de3c │ │ │ │ movwcs sp, #6586 @ 0x19ba │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r5, {r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ @ instruction: 0x21294622 │ │ │ │ movwcs lr, #1584 @ 0x630 │ │ │ │ movwcc lr, #18887 @ 0x49c7 │ │ │ │ movwcc lr, #27079 @ 0x69c7 │ │ │ │ - blcs 0x34de3c │ │ │ │ + blcs 0x34de6c │ │ │ │ movwcs sp, #4514 @ 0x11a2 │ │ │ │ cdpvs 6, 11, cr4, cr10, cr1, {2} │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ strmi pc, [r1], -pc, asr #22 │ │ │ │ sbcle r2, sp, r0, lsl #16 │ │ │ │ ldccs 8, cr6, [r4], {2} │ │ │ │ @ instruction: 0xf04f613a │ │ │ │ @@ -296920,18 +296930,18 @@ │ │ │ │ @ instruction: 0x46300310 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ svclt 0x0014617a │ │ │ │ subcs r2, r2, #805306372 @ 0x30000004 │ │ │ │ tstcs r1, ip, asr #16 │ │ │ │ @ instruction: 0x61bc9500 │ │ │ │ mvnsvs r1, r4, ror #15 │ │ │ │ - cdp2 1, 2, cr15, cr10, cr7, {4} │ │ │ │ + cdp2 1, 3, cr15, cr2, cr7, {4} │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ mcrge 4, 0, pc, cr15, cr15, {3} @ │ │ │ │ - blx 0x12f0380 │ │ │ │ + blx 0x12f03b0 │ │ │ │ str r4, [sl], -r5, lsl #12 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ cdpvs 3, 11, cr3, cr11, cr4, {0} │ │ │ │ @ instruction: 0xf47f2b08 │ │ │ │ movwcs sl, #8053 @ 0x1f75 │ │ │ │ @ instruction: 0x46416eba │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ @@ -296939,54 +296949,54 @@ │ │ │ │ addsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf1076802 │ │ │ │ teqvs sl, r0, lsl r3 │ │ │ │ cdpvs 1, 11, cr2, cr13, cr1, {0} │ │ │ │ stmdavs r4!, {r0, r2, r3, r9, sp}^ │ │ │ │ strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf187617c │ │ │ │ - strmi pc, [r5], -r5, lsl #28 │ │ │ │ + strmi pc, [r5], -sp, lsl #28 │ │ │ │ @ instruction: 0xf47f1c44 │ │ │ │ ldrb sl, [r9, sl, ror #27] │ │ │ │ movwcs r6, #7868 @ 0x1ebc │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ svclt 0x00282c0f │ │ │ │ strtmi r2, [r2], -pc, lsl #8 │ │ │ │ - blx 0x1ee41e │ │ │ │ + blx 0x1ee44e │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addlt sp, r4, r0, lsl #1 │ │ │ │ @ instruction: 0xf10d9003 │ │ │ │ strtmi r0, [r2], -pc, lsl #10 │ │ │ │ andeq pc, r7, r5, lsr #32 │ │ │ │ @ instruction: 0xf6dd08ed │ │ │ │ - andcs lr, r0, #2912 @ 0xb60 │ │ │ │ + andcs lr, r0, #2528 @ 0x9e0 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf8044630 │ │ │ │ andscs r2, r9, #53 @ 0x35 │ │ │ │ cdpvs 7, 11, cr14, cr11, cr0, {0} │ │ │ │ stmib r7, {sl, sp}^ │ │ │ │ - blcs 0x34343c │ │ │ │ + blcs 0x34346c │ │ │ │ svcge 0x0034f47f │ │ │ │ @ instruction: 0x46236eba │ │ │ │ andcs r4, r1, r1, asr #12 │ │ │ │ - blx 0xff96e460 │ │ │ │ + blx 0xff96e490 │ │ │ │ stmdacs r0, {r3, r4, r5, r6, sp, lr} │ │ │ │ svcge 0x005ef43f │ │ │ │ andcs r6, r1, fp, ror r8 │ │ │ │ ldmdavs r9, {r1, r3, r4, r5, r7, r9, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0094623 │ │ │ │ @ instruction: 0x4603fad5 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmdavs sl!, {r0, r1, r4, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ ldrhtvs r6, [fp], #-233 @ 0xffffff17 │ │ │ │ eorshi r8, r8, #16, 16 @ 0x100000 │ │ │ │ ldc2l 1, cr15, [r6, #-52]! @ 0xffffffcc │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - bhi 0xf66640 │ │ │ │ + bhi 0xf66670 │ │ │ │ rorlt r6, fp, r8 │ │ │ │ - bl 0x203d00 │ │ │ │ + bl 0x203d30 │ │ │ │ ldmdahi r9, {r6, r7} │ │ │ │ andshi r3, r1, r8, lsl #6 │ │ │ │ addmi r3, r3, #8, 4 @ 0x80000000 │ │ │ │ stcne 8, cr15, [r6], {19} │ │ │ │ stcne 8, cr15, [r6], {2} │ │ │ │ stcne 8, cr15, [r5], {19} │ │ │ │ stcne 8, cr15, [r5], {2} │ │ │ │ @@ -296994,84 +297004,84 @@ │ │ │ │ stcne 8, cr15, [r4], {66} @ 0x42 │ │ │ │ @ instruction: 0xf04fd1ed │ │ │ │ @ instruction: 0xf1070c08 │ │ │ │ @ instruction: 0xf8cd0310 │ │ │ │ andscs ip, sl, #0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ @ instruction: 0xf187617c │ │ │ │ - @ instruction: 0x4605fd97 │ │ │ │ + @ instruction: 0x4605fd9f │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ @ instruction: 0xf9b4f7f9 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ ldc2 1, cr15, [r8], #52 @ 0x34 │ │ │ │ @ instruction: 0x4613e575 │ │ │ │ cdpvs 6, 11, cr4, cr10, cr1, {2} │ │ │ │ @ instruction: 0xf0094620 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0012f43f │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ cdpvs 6, 11, cr4, cr12, cr9, {1} │ │ │ │ @ instruction: 0xe69d4630 │ │ │ │ - blcs 0x1fa238 │ │ │ │ + blcs 0x1fa268 │ │ │ │ stcge 6, cr15, [lr, #252] @ 0xfc │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ - blcs 0x20dfe4 │ │ │ │ + blcs 0x20e014 │ │ │ │ mrcvs 8, 5, sp, cr11, cr4, {0} │ │ │ │ strcs fp, [r4, #-2547] @ 0xfffff60d │ │ │ │ strls r4, [r0, #-1570] @ 0xfffff9de │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc2l 1, cr15, [sl, #-540]! @ 0xfffffde4 │ │ │ │ + ldc2l 1, cr15, [r2, #-540]! @ 0xfffffde4 │ │ │ │ mcrrne 6, 0, r4, r4, cr5 │ │ │ │ - stclge 4, cr15, [pc, #-508] @ 0x13231c │ │ │ │ - bcs 0x22bbc4 │ │ │ │ - bcs 0x1698b0 │ │ │ │ + stclge 4, cr15, [pc, #-508] @ 0x13234c │ │ │ │ + bcs 0x22bbf4 │ │ │ │ + bcs 0x1698e0 │ │ │ │ ldrb sp, [r3, #-3302]! @ 0xfffff31a │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x1aee554 │ │ │ │ + blx 0x1aee584 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xe7e060fb │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0x4618461a │ │ │ │ - blx 0x17ee56c │ │ │ │ + blx 0x17ee59c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavc r3, {r0, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xe7d460fb │ │ │ │ - ldc2l 1, cr15, [ip], {136} @ 0x88 │ │ │ │ + stc2l 1, cr15, [r4], #544 @ 0x220 │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ svclt 0x0000e52b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec89768 │ │ │ │ + bl 0xfec89798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strmi r1, [r7], -r2, asr #28 │ │ │ │ movwcs r4, #2216 @ 0x8a8 │ │ │ │ stmdavs r0, {r0, r1, r4, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f9009 │ │ │ │ stmib sp, {}^ @ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, sp}^ │ │ │ │ vcgt.s8 d3, d0, d7 │ │ │ │ vand d24, d7, d16 │ │ │ │ - vrsra.s64 d22, d0, #64 │ │ │ │ - bl 0x1f3270 │ │ │ │ + vqdmlal.s q11, d16, d0[0] │ │ │ │ + bl 0x1f32a0 │ │ │ │ @ instruction: 0xf8d30387 │ │ │ │ mcrcs 8, 0, r6, cr6, cr0, {7} │ │ │ │ msrhi SP_usr, r0 │ │ │ │ @ instruction: 0x460cb316 │ │ │ │ - bl 0x19d9bc │ │ │ │ + bl 0x19d9ec │ │ │ │ and r0, r5, r6, lsl #13 │ │ │ │ strcc r6, [r4], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf84542a6 │ │ │ │ andsle r3, r7, r4, lsl #22 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x76e5f0 │ │ │ │ + blx 0x76e620 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ ldmdavs sl, {r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r6, ror #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -297089,18 +297099,18 @@ │ │ │ │ rsbeq r0, sl, r7, ror r0 │ │ │ │ subseq r0, sl, r2, rrx │ │ │ │ eoreq r0, sp, r6, asr #32 │ │ │ │ andseq r0, fp, sp, lsl r0 │ │ │ │ strcs r0, [r1, #-19] @ 0xffffffed │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x77062e │ │ │ │ + blx 0x77065e │ │ │ │ strcs lr, [r0, #-1998] @ 0xfffff832 │ │ │ │ - blmi 0x1f2c614 │ │ │ │ - blls 0x38c6a8 │ │ │ │ + blmi 0x1f2c644 │ │ │ │ + blls 0x38c6d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00080300 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ @ instruction: 0x4620d130 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ movwcs fp, #2885 @ 0xb45 │ │ │ │ @@ -297116,89 +297126,89 @@ │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr2, cr13, {7} @ │ │ │ │ andscs r2, ip, #67108864 @ 0x4000000 │ │ │ │ stcls 6, cr4, [r5, #-96] @ 0xffffffa0 │ │ │ │ @ instruction: 0xf9b2f009 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x18e6900 │ │ │ │ - blls 0x38c70c │ │ │ │ + blmi 0x18e6930 │ │ │ │ + blls 0x38c73c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00080300 │ │ │ │ rscle r2, r6, r1, lsl #6 │ │ │ │ - stc2 1, cr15, [lr], #-544 @ 0xfffffde0 │ │ │ │ + ldc2 1, cr15, [r6], #-544 @ 0xfffffde0 │ │ │ │ strcc lr, [r6, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x283f3c │ │ │ │ + bls 0x283f6c │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ str pc, [r7, sp, lsl #18] │ │ │ │ strcc lr, [r6, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x283f4c │ │ │ │ + bls 0x283f7c │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ ldrb pc, [pc, -pc, lsr #24]! @ │ │ │ │ @ instruction: 0xf1874620 │ │ │ │ - mcrrne 13, 1, pc, r3, cr5 @ │ │ │ │ + mcrrne 13, 1, pc, r3, cr13 @ │ │ │ │ svcge 0x007af47f │ │ │ │ @ instruction: 0xf85cf14b │ │ │ │ @ instruction: 0xf7f76800 │ │ │ │ submi pc, r0, #2368 @ 0x940 │ │ │ │ ldmib sp, {r1, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ - blls 0x2bbaf8 │ │ │ │ - bls 0x283f7c │ │ │ │ + blls 0x2bbb28 │ │ │ │ + bls 0x283fac │ │ │ │ mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ ldmib sp, {r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ - blls 0x2bbb0c │ │ │ │ - bls 0x283f90 │ │ │ │ + blls 0x2bbb3c │ │ │ │ + bls 0x283fc0 │ │ │ │ mrc2 7, 1, pc, cr4, cr12, {7} │ │ │ │ strcs lr, [r0, #-1886] @ 0xfffff8a2 │ │ │ │ ldmib sp, {r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fb5500 │ │ │ │ @ instruction: 0xe755fe9f │ │ │ │ strtmi r2, [r0], -r0, lsl #10 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ strpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mcr2 7, 1, pc, cr2, cr12, {7} @ │ │ │ │ - blmi 0xf2c46c │ │ │ │ - blls 0x38c7a8 │ │ │ │ + blmi 0xf2c49c │ │ │ │ + blls 0x38c7d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1b30300 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00a2f7f9 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bls 0x2a6df8 │ │ │ │ + bls 0x2a6e28 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x157075c │ │ │ │ + bllt 0x157078c │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bls 0x2a6ddc │ │ │ │ + bls 0x2a6e0c │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x70778 │ │ │ │ + bllt 0x707a8 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ @ instruction: 0xf43f9a05 │ │ │ │ @ instruction: 0xe783af54 │ │ │ │ @ instruction: 0xf1874620 │ │ │ │ - mcrrne 11, 11, pc, r2, cr3 @ │ │ │ │ + mcrrne 11, 11, pc, r2, cr11 @ │ │ │ │ svcge 0x0010f47f │ │ │ │ - blmi 0x76c608 │ │ │ │ - blls 0x38c824 │ │ │ │ + blmi 0x76c638 │ │ │ │ + blls 0x38c854 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ - bls 0x29e59c │ │ │ │ + bls 0x29e5cc │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmlt r2, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x0066f47f │ │ │ │ @@ -297235,21 +297245,21 @@ │ │ │ │ addsmi r2, r0, #268435456 @ 0x10000000 │ │ │ │ strlt sp, [r8, #-12] │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ stc2l 7, cr15, [r0], #-988 @ 0xfffffc24 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - ldclt 1, cr15, [r2, #-476] @ 0xfffffe24 │ │ │ │ - eorscc pc, r4, r1, asr #4 │ │ │ │ + ldclt 1, cr15, [sl, #-476] @ 0xfffffe24 │ │ │ │ + rsbcc pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ andcs r0, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -297270,65 +297280,65 @@ │ │ │ │ adcmi fp, r5, #2539520 @ 0x26c000 │ │ │ │ movwcs sp, #6633 @ 0x19e9 │ │ │ │ ldrmi r1, [sl], -r1, lsr #19 │ │ │ │ strcc r4, [r1], #-1560 @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf880f009 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ - blne 0xff3ec894 │ │ │ │ + blne 0xff3ec8c4 │ │ │ │ tstcs r0, r8, lsr r4 │ │ │ │ ldm sl!, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe7d7 │ │ │ │ ldrb r0, [sl, r6] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec89b20 │ │ │ │ + bl 0xfec89b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ @ instruction: 0x46154c52 │ │ │ │ stmdavs r4!, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f940b │ │ │ │ tstcs r0, r0, lsl #8 │ │ │ │ stmib sp, {r1, r4, r9, fp, ip, pc}^ │ │ │ │ - bcs 0x6f6d50 │ │ │ │ + bcs 0x6f6d80 │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ addhi pc, pc, r0, asr #4 │ │ │ │ @ instruction: 0x4607461a │ │ │ │ tstcs r8, r2, lsl fp │ │ │ │ @ instruction: 0xf7ffa804 │ │ │ │ strmi pc, [r4], -r3, lsr #31 │ │ │ │ stclne 1, cr11, [r0, #576]! @ 0x240 │ │ │ │ @ instruction: 0xf06fd052 │ │ │ │ - blmi 0x11f399c │ │ │ │ - blls 0x40c9d4 │ │ │ │ + blmi 0x11f39cc │ │ │ │ + blls 0x40ca04 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle sp, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf0094628 │ │ │ │ strmi pc, [r5], -pc, ror #17 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ andscs r4, r3, #933888 @ 0xe4000 │ │ │ │ @ instruction: 0xf0089804 │ │ │ │ - bls 0x372698 │ │ │ │ + bls 0x3726c8 │ │ │ │ strmi r9, [r3], -r1, lsl #4 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #4 │ │ │ │ andls r2, r2, #268435456 @ 0x10000000 │ │ │ │ strls r4, [r5], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ @ instruction: 0x4604fdb7 │ │ │ │ - blle 0xe39ac4 │ │ │ │ + blle 0xe39af4 │ │ │ │ @ instruction: 0xf643d04b │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ vhsub.s8 d29, d14, d7 │ │ │ │ @@ -297339,49 +297349,49 @@ │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7f82096 │ │ │ │ str pc, [lr, r5, lsl #29]! │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [r9, #-2075] @ 0xfffff7e5 │ │ │ │ ldmdbls r2, {r0, r1, r2, r5, r7, r8, sl, ip, lr, pc} │ │ │ │ - subscc pc, r4, r1, asr #4 │ │ │ │ + addcc pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - blx 0x56eb02 │ │ │ │ + blx 0x56eb32 │ │ │ │ ldmdbmi r5, {r0, r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ tstcs r8, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdbge r4, {r0, r8, ip, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ @ instruction: 0x11b5f240 │ │ │ │ - bl 0xfe370780 │ │ │ │ + bl 0x1d707b0 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14ad105 │ │ │ │ stmdavs r0, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1bf0a3e │ │ │ │ + blx 0x1bf0a6e │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ svcge 0x007ff6ff │ │ │ │ @ instruction: 0xf06fe7a9 │ │ │ │ @ instruction: 0xe77a0415 │ │ │ │ - blx 0x14ef094 │ │ │ │ + blx 0x16ef0c4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r7, [r5], -r0 │ │ │ │ - ldrhteq sp, [lr], #-52 @ 0xffffffcc │ │ │ │ + eorseq r7, r5, r0, lsl #26 │ │ │ │ + rsbseq sp, lr, r4, lsl #7 │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscsvc pc, pc, r0, lsl #12 │ │ │ │ andeq pc, fp, pc, ror #6 │ │ │ │ eoreq lr, r7, r3, asr #19 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec89ca4 │ │ │ │ + bl 0xfec89cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fe0 │ │ │ │ vmls.f d16, d16, d0[6] │ │ │ │ umulllt r2, r4, r6, r5 │ │ │ │ @ instruction: 0x4327e9d5 │ │ │ │ svclt 0x00884283 │ │ │ │ ldmdale lr, {r5, r9, sl, lr} │ │ │ │ @@ -297408,470 +297418,470 @@ │ │ │ │ shadd8mi pc, r0, fp @ │ │ │ │ addsvs pc, ip, r5, asr #17 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec89d30 │ │ │ │ + bl 0xfec89d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ rsbcs r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf008b085 │ │ │ │ - bmi 0xff9b285c │ │ │ │ + bmi 0xff9b288c │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vsra.s64 d19, d16, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff8f19e4 │ │ │ │ + bmi 0xff8f1a14 │ │ │ │ vhadd.s8 d18, d1, d1 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff8314bc │ │ │ │ + bmi 0xff8314ec │ │ │ │ vhadd.s8 d18, d1, d2 │ │ │ │ - vsra.s64 d19, d0, #64 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff7714ac │ │ │ │ + bmi 0xff7714dc │ │ │ │ vhadd.s8 d18, d1, d3 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff6b149c │ │ │ │ + bmi 0xff6b14cc │ │ │ │ vhadd.s8 d18, d1, d4 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff5f148c │ │ │ │ + bmi 0xff5f14bc │ │ │ │ vhadd.s8 d18, d1, d5 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff53147c │ │ │ │ + bmi 0xff5314ac │ │ │ │ vhadd.s8 d18, d1, d6 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff47146c │ │ │ │ + bmi 0xff47149c │ │ │ │ vhadd.s8 d18, d1, d7 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff3b145c │ │ │ │ + bmi 0xff3b148c │ │ │ │ vhadd.s8 d18, d1, d8 │ │ │ │ - vmla.f d19, d16, d0[7] │ │ │ │ + vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff2f144c │ │ │ │ + bmi 0xff2f147c │ │ │ │ vhadd.s8 d18, d1, d9 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff23143c │ │ │ │ + bmi 0xff23146c │ │ │ │ vhadd.s8 d18, d1, d10 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff17142c │ │ │ │ + bmi 0xff17145c │ │ │ │ vhadd.s8 d18, d1, d11 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff0b141c │ │ │ │ + bmi 0xff0b144c │ │ │ │ vhadd.s8 d18, d1, d12 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.f d20, d0, d0[3] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfeff140c │ │ │ │ + bmi 0xfeff143c │ │ │ │ vhadd.s8 d18, d1, d13 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfef313fc │ │ │ │ + bmi 0xfef3142c │ │ │ │ vhadd.s8 d18, d1, d14 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vmla.f d20, d0, d0[4] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfee713ec │ │ │ │ + bmi 0xfee7141c │ │ │ │ vhadd.s8 d18, d1, d15 │ │ │ │ - vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.f d20, d0, d0[6] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfedb13dc │ │ │ │ + bmi 0xfedb140c │ │ │ │ vqadd.s8 d18, d1, d0 │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfecf13cc │ │ │ │ + bmi 0xfecf13fc │ │ │ │ vqadd.s8 d18, d1, d1 │ │ │ │ - vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q10, q8, d8 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfec313bc │ │ │ │ + bmi 0xfec313ec │ │ │ │ vqadd.s8 d18, d1, d2 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfeb713ac │ │ │ │ + bmi 0xfeb713dc │ │ │ │ vqadd.s8 d18, d1, d3 │ │ │ │ - vmla.f d20, d0, d0[7] │ │ │ │ + vsra.s64 d20, d12, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfeab139c │ │ │ │ + bmi 0xfeab13cc │ │ │ │ vqadd.s8 d18, d1, d4 │ │ │ │ - vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q10, q8, d20 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe9f138c │ │ │ │ + bmi 0xfe9f13bc │ │ │ │ vqadd.s8 d18, d1, d5 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe93137c │ │ │ │ + bmi 0xfe9313ac │ │ │ │ vqadd.s8 d18, d1, d6 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe87136c │ │ │ │ + bmi 0xfe87139c │ │ │ │ vqadd.s8 d18, d1, d7 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe7b135c │ │ │ │ + bmi 0xfe7b138c │ │ │ │ vqadd.s8 d18, d1, d8 │ │ │ │ - vaddw.s8 q10, q8, d28 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe6f134c │ │ │ │ + bmi 0xfe6f137c │ │ │ │ vqadd.s8 d18, d1, d9 │ │ │ │ - vsra.s64 d20, d24, #64 │ │ │ │ + vmla.f d20, d16, d0[6] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe63133c │ │ │ │ + bmi 0xfe63136c │ │ │ │ vqadd.s8 d18, d1, d10 │ │ │ │ - vmla.f d20, d16, d0[2] │ │ │ │ + vsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe57132c │ │ │ │ + bmi 0xfe57135c │ │ │ │ vqadd.s8 d18, d1, d11 │ │ │ │ - vsra.s64 q10, q4, #64 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe4b131c │ │ │ │ + bmi 0xfe4b134c │ │ │ │ vqadd.s8 d18, d1, d12 │ │ │ │ - vmla.f d20, d16, d0[7] │ │ │ │ + vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe3f130c │ │ │ │ + bmi 0xfe3f133c │ │ │ │ vqadd.s8 d18, d1, d13 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe3312fc │ │ │ │ + bmi 0xfe33132c │ │ │ │ vqadd.s8 d18, d1, d14 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe2712ec │ │ │ │ + bmi 0xfe27131c │ │ │ │ vqadd.s8 d18, d1, d15 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe1b12dc │ │ │ │ + bmi 0xfe1b130c │ │ │ │ vhadd.s8 d18, d1, d16 │ │ │ │ - vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ + vmla.f d21, d0, d0[6] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x20f12cc │ │ │ │ + bmi 0x20f12fc │ │ │ │ vhadd.s8 d18, d1, d17 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x20312bc │ │ │ │ + bmi 0x20312ec │ │ │ │ vhadd.s8 d18, d1, d18 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ + vsra.s64 d21, d0, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1f712ac │ │ │ │ + bmi 0x1f712dc │ │ │ │ vhadd.s8 d18, d1, d19 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1eb129c │ │ │ │ + bmi 0x1eb12cc │ │ │ │ vhadd.s8 d18, d1, d20 │ │ │ │ - vmla.f d21, d0, d0[7] │ │ │ │ + vsra.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1df128c │ │ │ │ + bmi 0x1df12bc │ │ │ │ vhadd.s8 d18, d1, d21 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vsra.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1d3127c │ │ │ │ + bmi 0x1d312ac │ │ │ │ vhadd.s8 d18, d1, d22 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vsra.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1c7126c │ │ │ │ + bmi 0x1c7129c │ │ │ │ vhadd.s8 d18, d1, d23 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vmla.f d21, d16, d0[2] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1bb125c │ │ │ │ + bmi 0x1bb128c │ │ │ │ vhadd.s8 d18, d1, d24 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1af124c │ │ │ │ + bmi 0x1af127c │ │ │ │ vhadd.s8 d18, d1, d25 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1a3123c │ │ │ │ + bmi 0x1a3126c │ │ │ │ vhadd.s8 d18, d1, d26 │ │ │ │ - vsra.s64 d21, d20, #64 │ │ │ │ + vmla.f d21, d16, d0[5] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x197122c │ │ │ │ + bmi 0x197125c │ │ │ │ vhadd.s8 d18, d1, d27 │ │ │ │ - vsra.s64 d21, d28, #64 │ │ │ │ + vmla.f d21, d16, d0[7] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x18b121c │ │ │ │ + bmi 0x18b124c │ │ │ │ vhadd.s8 d18, d1, d28 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x17f120c │ │ │ │ + bmi 0x17f123c │ │ │ │ vhadd.s8 d18, d1, d29 │ │ │ │ - vmla.f d21, d16, d0[5] │ │ │ │ + vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x17311fc │ │ │ │ + bmi 0x173122c │ │ │ │ vhadd.s8 d18, d1, d30 │ │ │ │ - vmla.f d21, d16, d0[7] │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x16711ec │ │ │ │ + bmi 0x167121c │ │ │ │ vhadd.s8 d18, d1, d31 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x15b11dc │ │ │ │ + bmi 0x15b120c │ │ │ │ vqadd.s8 d18, d1, d16 │ │ │ │ - vaddw.s8 q11, q0, d4 │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x14f11cc │ │ │ │ + bmi 0x14f11fc │ │ │ │ vqadd.s8 d18, d1, d17 │ │ │ │ - vaddw.s8 q11, q0, d12 │ │ │ │ + vbic.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x14311bc │ │ │ │ + bmi 0x14311ec │ │ │ │ vqadd.s8 d18, d1, d18 │ │ │ │ - vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmla.f d22, d0, d0[2] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x13711ac │ │ │ │ + bmi 0x13711dc │ │ │ │ vqadd.s8 d18, d1, d19 │ │ │ │ - vaddw.s8 q11, q0, d24 │ │ │ │ + vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x12b119c │ │ │ │ + bmi 0x12b11cc │ │ │ │ vqadd.s8 d18, d1, d20 │ │ │ │ - vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x11f118c │ │ │ │ + bmi 0x11f11bc │ │ │ │ vqadd.s8 d18, d1, d21 │ │ │ │ - vmla.f d22, d0, d0[2] │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x113117c │ │ │ │ + bmi 0x11311ac │ │ │ │ vqadd.s8 d18, d1, d22 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q11, q8, d12 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x107116c │ │ │ │ + bmi 0x107119c │ │ │ │ vqadd.s8 d18, d1, d23 │ │ │ │ - vmla.f d22, d0, d0[7] │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfb115c │ │ │ │ + bmi 0xfb118c │ │ │ │ rsbs r2, r1, r8, lsr r0 │ │ │ │ - ldrsbteq r7, [r5], -r4 │ │ │ │ eorseq r8, r5, r4 │ │ │ │ - eorseq r8, r5, r8, lsl r0 │ │ │ │ - eorseq r8, r5, r0, rrx │ │ │ │ - eorseq r8, r5, r0, lsl #1 │ │ │ │ - mlaseq r5, r4, r0, r8 │ │ │ │ - ldrsbteq r8, [r5], -r8 │ │ │ │ - eorseq r8, r5, r0, lsl #2 │ │ │ │ - eorseq r8, r5, r8, lsl r1 │ │ │ │ - eorseq r8, r5, ip, lsr #2 │ │ │ │ - eorseq r8, r5, r0, asr #2 │ │ │ │ - eorseq r8, r5, r8, asr r1 │ │ │ │ - eorseq r8, r5, r4, ror r1 │ │ │ │ + eorseq r8, r5, r4, lsr r0 │ │ │ │ + eorseq r8, r5, r8, asr #32 │ │ │ │ + mlaseq r5, r0, r0, r8 │ │ │ │ + ldrhteq r8, [r5], -r0 │ │ │ │ + eorseq r8, r5, r4, asr #1 │ │ │ │ + eorseq r8, r5, r8, lsl #2 │ │ │ │ + eorseq r8, r5, r0, lsr r1 │ │ │ │ + eorseq r8, r5, r8, asr #2 │ │ │ │ + eorseq r8, r5, ip, asr r1 │ │ │ │ + eorseq r8, r5, r0, ror r1 │ │ │ │ eorseq r8, r5, r8, lsl #3 │ │ │ │ - mlaseq r5, r4, r1, r8 │ │ │ │ - eorseq r8, r5, r0, asr #3 │ │ │ │ - eorseq r8, r5, r0, ror #3 │ │ │ │ - eorseq r8, r5, r4, lsl #4 │ │ │ │ - eorseq r8, r5, r8, lsl r2 │ │ │ │ + eorseq r8, r5, r4, lsr #3 │ │ │ │ + ldrhteq r8, [r5], -r8 │ │ │ │ + eorseq r8, r5, r4, asr #3 │ │ │ │ + ldrshteq r8, [r5], -r0 │ │ │ │ + eorseq r8, r5, r0, lsl r2 │ │ │ │ eorseq r8, r5, r4, lsr r2 │ │ │ │ - eorseq r8, r5, r4, asr #4 │ │ │ │ - eorseq r8, r5, r8, asr r2 │ │ │ │ - eorseq r8, r5, ip, ror #4 │ │ │ │ - eorseq r8, r5, ip, ror r2 │ │ │ │ + eorseq r8, r5, r8, asr #4 │ │ │ │ + eorseq r8, r5, r4, ror #4 │ │ │ │ + eorseq r8, r5, r4, ror r2 │ │ │ │ eorseq r8, r5, r8, lsl #5 │ │ │ │ - ldrhteq r8, [r5], -r4 │ │ │ │ - eorseq r8, r5, ip, asr #5 │ │ │ │ - eorseq r8, r5, r8, lsl r3 │ │ │ │ - eorseq r8, r5, r8, lsr r3 │ │ │ │ - eorseq r8, r5, ip, asr r3 │ │ │ │ - eorseq r8, r5, r4, ror r3 │ │ │ │ - eorseq r8, r5, ip, lsr #7 │ │ │ │ - ldrsbteq r8, [r5], -r0 │ │ │ │ + mlaseq r5, ip, r2, r8 │ │ │ │ + eorseq r8, r5, ip, lsr #5 │ │ │ │ + ldrhteq r8, [r5], -r8 │ │ │ │ + eorseq r8, r5, r4, ror #5 │ │ │ │ + ldrshteq r8, [r5], -ip │ │ │ │ + eorseq r8, r5, r8, asr #6 │ │ │ │ + eorseq r8, r5, r8, ror #6 │ │ │ │ + eorseq r8, r5, ip, lsl #7 │ │ │ │ + eorseq r8, r5, r4, lsr #7 │ │ │ │ ldrsbteq r8, [r5], -ip │ │ │ │ - eorseq r8, r5, r8, ror #7 │ │ │ │ - ldrshteq r8, [r5], -r4 │ │ │ │ eorseq r8, r5, r0, lsl #8 │ │ │ │ - eorseq r8, r5, r8, lsr #8 │ │ │ │ - eorseq r8, r5, ip, ror r4 │ │ │ │ - ldrsbteq r8, [r5], -r4 │ │ │ │ - ldrshteq r8, [r5], -r4 │ │ │ │ - eorseq r8, r5, r0, lsl #10 │ │ │ │ - eorseq r8, r5, r0, lsr #10 │ │ │ │ - eorseq r8, r5, r8, lsr #10 │ │ │ │ - eorseq r8, r5, r4, ror r5 │ │ │ │ - eorseq r8, r5, r0, lsl r6 │ │ │ │ - eorseq r8, r5, ip, lsr #12 │ │ │ │ - eorseq r8, r5, r8, lsr r6 │ │ │ │ - eorseq r8, r5, r8, asr #12 │ │ │ │ - eorseq r8, r5, r0, ror #12 │ │ │ │ - ldrhteq r8, [r5], -r4 │ │ │ │ - ldrsbteq r8, [r5], -r4 │ │ │ │ - eorseq r8, r5, r0, ror #13 │ │ │ │ - eorseq r8, r5, ip, ror #13 │ │ │ │ - eorseq r8, r5, r0, lsl #14 │ │ │ │ - eorseq r8, r5, r8, lsl #14 │ │ │ │ + eorseq r8, r5, ip, lsl #8 │ │ │ │ + eorseq r8, r5, r8, lsl r4 │ │ │ │ + eorseq r8, r5, r4, lsr #8 │ │ │ │ + eorseq r8, r5, r0, lsr r4 │ │ │ │ + eorseq r8, r5, r8, asr r4 │ │ │ │ + eorseq r8, r5, ip, lsr #9 │ │ │ │ + eorseq r8, r5, r4, lsl #10 │ │ │ │ + eorseq r8, r5, r4, lsr #10 │ │ │ │ + eorseq r8, r5, r0, lsr r5 │ │ │ │ + eorseq r8, r5, r0, asr r5 │ │ │ │ + eorseq r8, r5, r8, asr r5 │ │ │ │ + eorseq r8, r5, r4, lsr #11 │ │ │ │ + eorseq r8, r5, r0, asr #12 │ │ │ │ + eorseq r8, r5, ip, asr r6 │ │ │ │ + eorseq r8, r5, r8, ror #12 │ │ │ │ + eorseq r8, r5, r8, ror r6 │ │ │ │ + mlaseq r5, r0, r6, r8 │ │ │ │ + eorseq r8, r5, r4, ror #13 │ │ │ │ + eorseq r8, r5, r4, lsl #14 │ │ │ │ + eorseq r8, r5, r0, lsl r7 │ │ │ │ + eorseq r8, r5, ip, lsl r7 │ │ │ │ eorseq r8, r5, r0, lsr r7 │ │ │ │ - cmnpvs r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + eorseq r8, r5, r8, lsr r7 │ │ │ │ + eorseq r8, r5, r0, ror #14 │ │ │ │ + @ instruction: 0x61a8f241 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf82cf008 │ │ │ │ ldrsbtcs r4, [r9], -r1 │ │ │ │ - orrvs pc, ip, r1, asr #4 │ │ │ │ + @ instruction: 0x61bcf241 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf824f008 │ │ │ │ eorscs r4, sl, lr, asr #21 │ │ │ │ - asrvs pc, r1, #4 @ │ │ │ │ + bicsvs pc, r0, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf81cf008 │ │ │ │ eorscs r4, fp, fp, asr #21 │ │ │ │ - asrsvs pc, r1, #4 @ │ │ │ │ + mvnvs pc, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf814f008 │ │ │ │ eorscs r4, ip, r8, asr #21 │ │ │ │ - bicvs pc, r0, r1, asr #4 │ │ │ │ + mvnsvs pc, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf80cf008 │ │ │ │ eorscs r4, sp, r5, asr #21 │ │ │ │ - bicvs pc, r8, r1, asr #4 │ │ │ │ + mvnsvs pc, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf804f008 │ │ │ │ eorscs r4, lr, r2, asr #21 │ │ │ │ - bicsvs pc, r8, r1, asr #4 │ │ │ │ + tstpvc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xfffcf007 │ │ │ │ ldrhtcs r4, [pc], -pc │ │ │ │ - mvnsvs pc, r1, asr #4 │ │ │ │ + msrvc R8_usr, r1 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xfff4f007 │ │ │ │ strhcs r4, [r0], #-172 @ 0xffffff54 │ │ │ │ - tstpvc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffecf007 │ │ │ │ strhcs r4, [r1], #-169 @ 0xffffff57 │ │ │ │ - msrvc R12_fiq, r1 │ │ │ │ + cmppvc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffe4f007 │ │ │ │ strhcs r4, [r2], #-166 @ 0xffffff5a │ │ │ │ - cmppvc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpvc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffdcf007 │ │ │ │ strhcs r4, [r3], #-163 @ 0xffffff5d │ │ │ │ - msrvc (UNDEF: 100), r1 │ │ │ │ + orrsvc pc, r4, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffd4f007 │ │ │ │ strhcs r4, [r4], #-160 @ 0xffffff60 │ │ │ │ - orrvc pc, r4, r1, asr #4 │ │ │ │ + @ instruction: 0x71b4f241 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffccf007 │ │ │ │ subcs r4, r5, sp, lsr #21 │ │ │ │ - @ instruction: 0x71a8f241 │ │ │ │ + bicsvc pc, r8, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffc4f007 │ │ │ │ subcs r4, r6, sl, lsr #21 │ │ │ │ - bicvc pc, r0, r1, asr #4 │ │ │ │ + mvnsvc pc, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffbcf007 │ │ │ │ subcs r4, r7, r7, lsr #21 │ │ │ │ - bicsvc pc, r8, r1, asr #4 │ │ │ │ + tstpeq r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffb4f007 │ │ │ │ subcs r4, r8, r4, lsr #21 │ │ │ │ - mvnsvc pc, r1, asr #4 │ │ │ │ + msreq R12_usr, r1 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffacf007 │ │ │ │ subcs r4, r9, r1, lsr #21 │ │ │ │ - mvnsvc pc, r1, asr #4 │ │ │ │ + msreq R12_fiq, r1 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffa4f007 │ │ │ │ umaalcs r4, sl, lr, sl │ │ │ │ - msreq R8_usr, r1 │ │ │ │ + cmppeq r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff9cf007 │ │ │ │ umaalcs r4, fp, fp, sl │ │ │ │ - teqpeq ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), r1 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff94f007 │ │ │ │ umaalcs r4, ip, r8, sl │ │ │ │ - cmppeq r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orreq pc, r8, r1, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff8cf007 │ │ │ │ umaalcs r4, sp, r5, sl │ │ │ │ - cmnpeq r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x01a8f641 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff84f007 │ │ │ │ umaalcs r4, lr, r2, sl │ │ │ │ - orrseq pc, r8, r1, asr #12 │ │ │ │ + biceq pc, r8, r1, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff7cf007 │ │ │ │ subcs r4, pc, pc, lsl #21 │ │ │ │ - @ instruction: 0x01b8f641 │ │ │ │ + mvneq pc, r1, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff74f007 │ │ │ │ subscs r4, r0, ip, lsl #21 │ │ │ │ - biceq pc, ip, r1, asr #12 │ │ │ │ + mvnseq pc, r1, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff6cf007 │ │ │ │ subscs r4, r1, r9, lsl #21 │ │ │ │ - mvneq pc, r1, asr #12 │ │ │ │ + tstpne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff64f007 │ │ │ │ subscs r4, r2, r6, lsl #21 │ │ │ │ - tstpne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff5cf007 │ │ │ │ subscs r4, r3, r3, lsl #21 │ │ │ │ - tstpne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff54f007 │ │ │ │ subscs r4, r4, r0, lsl #21 │ │ │ │ - msrne R8_usr, r1 │ │ │ │ + cmppne r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff4cf007 │ │ │ │ subscs r4, r5, sp, ror sl │ │ │ │ - teqpne r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), r1 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff44f007 │ │ │ │ subscs r4, r6, sl, ror sl │ │ │ │ - cmppne r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpne r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff3cf007 │ │ │ │ subscs r4, r7, r7, ror sl │ │ │ │ - cmppne r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrne pc, r0, r1, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff34f007 │ │ │ │ subscs r4, r8, r4, ror sl │ │ │ │ - msrne (UNDEF: 100), r1 │ │ │ │ + orrsne pc, r4, r1, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff2cf007 │ │ │ │ subscs r4, r9, r1, ror sl │ │ │ │ - cmnpne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11acf641 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff24f007 │ │ │ │ subscs r4, sl, lr, ror #20 │ │ │ │ - orrsne pc, r4, r1, asr #12 │ │ │ │ + bicne pc, r4, r1, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff1cf007 │ │ │ │ subscs r4, fp, fp, ror #20 │ │ │ │ - @ instruction: 0x11acf641 │ │ │ │ + bicsne pc, ip, r1, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff14f007 │ │ │ │ subscs r4, ip, r8, ror #20 │ │ │ │ - bicne pc, r8, r1, asr #12 │ │ │ │ + mvnsne pc, r1, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff0cf007 │ │ │ │ subscs r4, sp, r5, ror #20 │ │ │ │ - bicsne pc, ip, r1, asr #12 │ │ │ │ + tstpcs ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff04f007 │ │ │ │ subscs r4, lr, r2, ror #20 │ │ │ │ - mvnsne pc, r1, asr #12 │ │ │ │ + msrcs R12_usr, r1 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 15, cr15, cr12, cr7, {0} │ │ │ │ subscs r4, pc, pc, asr sl @ │ │ │ │ - tstpcs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 15, cr15, cr4, cr7, {0} │ │ │ │ rsbcs r4, r0, ip, asr sl │ │ │ │ - msrcs R8_usr, r1 │ │ │ │ + cmppcs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 14, cr15, cr12, cr7, {0} │ │ │ │ rsbcs r4, r1, r9, asr sl │ │ │ │ - teqpcs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), r1 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 14, cr15, cr4, cr7, {0} │ │ │ │ rsbcs r4, r2, r6, asr sl │ │ │ │ - cmppcs r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcs r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 13, cr15, cr12, cr7, {0} │ │ │ │ rscne pc, r4, #81788928 @ 0x4e00000 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ cmnlt r3, #1245184 @ 0x130000 │ │ │ │ @ instruction: 0xf6c32400 │ │ │ │ @ instruction: 0xf64f74ff │ │ │ │ @@ -297880,142 +297890,142 @@ │ │ │ │ ldmvs r3, {r1, sp, lr, pc} │ │ │ │ tstlt r3, #40, 4 @ 0x80000002 │ │ │ │ tsteq r3, r4, lsr sl │ │ │ │ @ instruction: 0xf852d1f9 │ │ │ │ stmdbcs r9, {r2, r3, sl, fp, ip} │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ stccc 8, cr15, [r8], {82} @ 0x52 │ │ │ │ - blcs 0x401e94 │ │ │ │ + blcs 0x401ec4 │ │ │ │ adchi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06061d93 │ │ │ │ eorcs r0, r0, r6, lsl #12 │ │ │ │ stcne 3, cr2, [r6, #24] │ │ │ │ orrcs pc, r0, pc, asr #8 │ │ │ │ stccc 8, cr15, [r0], #-328 @ 0xfffffeb8 │ │ │ │ eormi r3, fp, r8, lsr #4 │ │ │ │ @ instruction: 0xf842430b │ │ │ │ @ instruction: 0xf8523c48 │ │ │ │ - blcs 0x14233c │ │ │ │ + blcs 0x14236c │ │ │ │ ldrdlt sp, [r5], -ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf44fbd30 │ │ │ │ strb r3, [r7, r0, lsl #2]! │ │ │ │ tstpcs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf852e7e4 │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0083202 │ │ │ │ - blls 0x1f1e54 │ │ │ │ - blx 0x159b02 │ │ │ │ + blls 0x1f1e84 │ │ │ │ + blx 0x159b32 │ │ │ │ streq pc, [r9], #-259 @ 0xfffffefd │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - eorseq r8, r5, ip, lsr r7 │ │ │ │ - eorseq r8, r5, r0, asr r7 │ │ │ │ - eorseq r8, r5, r0, ror #14 │ │ │ │ - eorseq r8, r5, ip, lsl #15 │ │ │ │ - eorseq r8, r5, r8, lsr #15 │ │ │ │ - ldrsbteq r8, [r5], -r0 │ │ │ │ - eorseq r8, r5, r4, ror #15 │ │ │ │ - ldrshteq r8, [r5], -r0 │ │ │ │ - eorseq r8, r5, r4, ror r8 │ │ │ │ - eorseq r8, r5, ip, lsl #17 │ │ │ │ - eorseq r8, r5, r8, lsr #17 │ │ │ │ - eorseq r8, r5, r8, asr #17 │ │ │ │ - eorseq r8, r5, ip, ror #17 │ │ │ │ - eorseq r8, r5, ip, lsr #18 │ │ │ │ - eorseq r8, r5, r4, asr r9 │ │ │ │ - eorseq r8, r5, r8, lsl #19 │ │ │ │ - mlaseq r5, r4, r9, r8 │ │ │ │ + eorseq r8, r5, ip, ror #14 │ │ │ │ + eorseq r8, r5, r0, lsl #15 │ │ │ │ + mlaseq r5, r0, r7, r8 │ │ │ │ ldrhteq r8, [r5], -ip │ │ │ │ - eorseq r8, r5, r4, ror #19 │ │ │ │ - ldrshteq r8, [r5], -r0 │ │ │ │ - eorseq r8, r5, r8, lsl #20 │ │ │ │ - eorseq r8, r5, r8, lsl sl │ │ │ │ - eorseq r8, r5, r4, lsr #20 │ │ │ │ - eorseq r8, r5, ip, lsr sl │ │ │ │ - eorseq r8, r5, ip, asr #20 │ │ │ │ - eorseq r8, r5, ip, asr sl │ │ │ │ - eorseq r8, r5, r4, lsl #21 │ │ │ │ - mlaseq r5, r8, sl, r8 │ │ │ │ + ldrsbteq r8, [r5], -r8 │ │ │ │ + eorseq r8, r5, r0, lsl #16 │ │ │ │ + eorseq r8, r5, r4, lsl r8 │ │ │ │ + eorseq r8, r5, r0, lsr #16 │ │ │ │ + eorseq r8, r5, r4, lsr #17 │ │ │ │ + ldrhteq r8, [r5], -ip │ │ │ │ + ldrsbteq r8, [r5], -r8 │ │ │ │ + ldrshteq r8, [r5], -r8 │ │ │ │ + eorseq r8, r5, ip, lsl r9 │ │ │ │ + eorseq r8, r5, ip, asr r9 │ │ │ │ + eorseq r8, r5, r4, lsl #19 │ │ │ │ ldrhteq r8, [r5], -r8 │ │ │ │ - eorseq r8, r5, ip, asr #21 │ │ │ │ - ldrsbteq r8, [r5], -ip │ │ │ │ - ldrshteq r8, [r5], -r4 │ │ │ │ - eorseq r8, r5, r4, lsl fp │ │ │ │ - eorseq r8, r5, r8, lsr #22 │ │ │ │ - eorseq r8, r5, r4, lsr fp │ │ │ │ - eorseq r8, r5, r0, asr #22 │ │ │ │ - eorseq r8, r5, r4, asr fp │ │ │ │ - eorseq r8, r5, r0, ror #22 │ │ │ │ - eorseq r8, r5, r0, ror fp │ │ │ │ + eorseq r8, r5, r4, asr #19 │ │ │ │ + eorseq r8, r5, ip, ror #19 │ │ │ │ + eorseq r8, r5, r4, lsl sl │ │ │ │ + eorseq r8, r5, r0, lsr #20 │ │ │ │ + eorseq r8, r5, r8, lsr sl │ │ │ │ + eorseq r8, r5, r8, asr #20 │ │ │ │ + eorseq r8, r5, r4, asr sl │ │ │ │ + eorseq r8, r5, ip, ror #20 │ │ │ │ + eorseq r8, r5, ip, ror sl │ │ │ │ + eorseq r8, r5, ip, lsl #21 │ │ │ │ ldrhteq r8, [r5], -r4 │ │ │ │ - eorseq r8, r5, r4, asr #23 │ │ │ │ - ldrsbteq r8, [r5], -r8 │ │ │ │ + eorseq r8, r5, r8, asr #21 │ │ │ │ + eorseq r8, r5, r8, ror #21 │ │ │ │ + ldrshteq r8, [r5], -ip │ │ │ │ + eorseq r8, r5, ip, lsl #22 │ │ │ │ + eorseq r8, r5, r4, lsr #22 │ │ │ │ + eorseq r8, r5, r4, asr #22 │ │ │ │ + eorseq r8, r5, r8, asr fp │ │ │ │ + eorseq r8, r5, r4, ror #22 │ │ │ │ + eorseq r8, r5, r0, ror fp │ │ │ │ + eorseq r8, r5, r4, lsl #23 │ │ │ │ + mlaseq r5, r0, fp, r8 │ │ │ │ + eorseq r8, r5, r0, lsr #23 │ │ │ │ + eorseq r8, r5, r4, ror #23 │ │ │ │ + ldrshteq r8, [r5], -r4 │ │ │ │ + eorseq r8, r5, r8, lsl #24 │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stcne 8, cr15, [r4], {82} @ 0x52 │ │ │ │ ldmdavs fp, {r4, r5, sp} │ │ │ │ movwcc pc, #6912 @ 0x1b00 @ │ │ │ │ streq r6, [r9], #-2521 @ 0xfffff627 │ │ │ │ vst1.16 {d30}, [pc :256], r4 │ │ │ │ ldrb r3, [r1, -r0, lsl #3]! │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf6412101 │ │ │ │ - vmlal.s q9, d0, d0[5] │ │ │ │ + vrshr.s64 d18, d4, #64 │ │ │ │ stmdavs r0, {r4, r5, r9} │ │ │ │ - blx 0xff66f9fa │ │ │ │ + blx 0xff86fa2a │ │ │ │ @ instruction: 0xf1572001 │ │ │ │ andcs pc, r0, fp, lsl sl @ │ │ │ │ - tstpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ addscs r4, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf11b9000 │ │ │ │ svclt 0x0000f803 │ │ │ │ - eorseq r7, r5, r8, lsr #25 │ │ │ │ + ldrsbteq r7, [r5], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec8a604 │ │ │ │ + bl 0xfec8a634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff0 │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ addlt r1, r3, r2, asr #24 │ │ │ │ subeq pc, r6, #134217729 @ 0x8000001 │ │ │ │ @ instruction: 0xdc092a00 │ │ │ │ - bcs 0x211ff88 │ │ │ │ + bcs 0x211ffb8 │ │ │ │ @ instruction: 0x4618d016 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7ec9301 │ │ │ │ - blls 0x1b1c8c │ │ │ │ + blls 0x1b1cbc │ │ │ │ TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes