--- /srv/rebuilderd/tmp/rebuilderdLqYWgZ/inputs/qemu-system-ppc_10.1.2+ds-3_armhf.deb
+++ /srv/rebuilderd/tmp/rebuilderdLqYWgZ/out/qemu-system-ppc_10.1.2+ds-3_armhf.deb
├── file list
│ @@ -1,3 +1,3 @@
│  -rw-r--r--   0        0        0        4 2025-11-13 08:38:07.000000 debian-binary
│  -rw-r--r--   0        0        0     1448 2025-11-13 08:38:07.000000 control.tar.xz
│ --rw-r--r--   0        0        0  3359136 2025-11-13 08:38:07.000000 data.tar.xz
│ +-rw-r--r--   0        0        0  3358932 2025-11-13 08:38:07.000000 data.tar.xz
├── control.tar.xz
│ ├── control.tar
│ │ ├── ./md5sums
│ │ │ ├── ./md5sums
│ │ │ │┄ Files differ
├── data.tar.xz
│ ├── data.tar
│ │ ├── ./usr/bin/qemu-system-ppc
│ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied.
│ │ │ ├── readelf --wide --notes {}
│ │ │ │ @@ -1,8 +1,8 @@
│ │ │ │  
│ │ │ │  Displaying notes found in: .note.gnu.build-id
│ │ │ │    Owner                Data size 	Description
│ │ │ │ -  GNU                  0x00000014	NT_GNU_BUILD_ID (unique build ID bitstring)	    Build ID: 4f75efe452d84ebd929509f54097fc2a1e47b189
│ │ │ │ +  GNU                  0x00000014	NT_GNU_BUILD_ID (unique build ID bitstring)	    Build ID: e0b7d2453f653f5f61ec26c8e76c30ca39172b8b
│ │ │ │  
│ │ │ │  Displaying notes found in: .note.ABI-tag
│ │ │ │    Owner                Data size 	Description
│ │ │ │    GNU                  0x00000010	NT_GNU_ABI_TAG (ABI version tag)	    OS: Linux, ABI: 3.2.0
│ │ │ ├── strings --all --bytes=8 {}
│ │ │ │ @@ -29077,32 +29077,32 @@
│ │ │ │  P0!"`!`F
│ │ │ │  8FJFAF?#
│ │ │ │  G3h8F!hO
│ │ │ │  P0!"`!`F
│ │ │ │  #m!"`! F
│ │ │ │  P0!"`!`F
│ │ │ │  #)F0F "L
│ │ │ │ -lJ)F0FzD
│ │ │ │ -@J)F0FzD
│ │ │ │ +mJ)F0FzD
│ │ │ │ +AJ)F0FzD
│ │ │ │  9J)F0FzD
│ │ │ │ -D;FzDIF0FR
│ │ │ │ +D;FzDAF0FR
│ │ │ │  9J)F0FzD
│ │ │ │  p?8hyD	hBF[X
│ │ │ │  yD	h-hJF[X
│ │ │ │  p?8hyD	hJF[X
│ │ │ │  p?8hyD	hJF[X
│ │ │ │ -EzD;FIF0FR
│ │ │ │ +EzD;FAF0FR
│ │ │ │  #JF)F(FI
│ │ │ │  #C)FzD0F[
│ │ │ │  p?yD	hZX
│ │ │ │  p?yD	hZX
│ │ │ │  nJYIzD;h
│ │ │ │  p?JFyD	h[X
│ │ │ │  p?JFyD	h[X
│ │ │ │ -2n;FyD	h-
│ │ │ │ +2nCFyD	h=
│ │ │ │  pOyD	h2nCFaX
│ │ │ │  rJ)F0FzD
│ │ │ │  D$)F0FzD
│ │ │ │  p?yD	hZX
│ │ │ │  p?yD	hZX
│ │ │ │  1J&IzD;h
│ │ │ │  JJ)F0FzD
│ │ │ │ @@ -29118,18 +29118,20 @@
│ │ │ │  IJ)F0FzD
│ │ │ │  >J)F0FzD
│ │ │ │  (J)F0FzD
│ │ │ │  {J)F0FzD
│ │ │ │  YJ)F0FzD
│ │ │ │  t$)F0FzD
│ │ │ │  3m!"`!0F
│ │ │ │ + #sfrM}DU
│ │ │ │  p?8hyD	hBF[X
│ │ │ │  p?8hyD	hJF[X
│ │ │ │  p?8hyD	h
│ │ │ │  3m!"`!0F
│ │ │ │ +H&)F0FzD
│ │ │ │  +F:F1F0FH
│ │ │ │  #)F(F?"D
│ │ │ │  _J)F0FzD
│ │ │ │  [0*F!FHF
│ │ │ │  #m!"`! F
│ │ │ │  % yD	h4hCX
│ │ │ │  K!F F{DS
│ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {}
│ │ │ │ @@ -1183832,83 +1183832,82 @@
│ │ │ │  	b.w	4ba0f0 <tcg_gen_andi_i32@@Base>
│ │ │ │  	nop
│ │ │ │  			@ <UNDEFINED> instruction: 0xb6e4
│ │ │ │  	lsls	r1, r3, #1
│ │ │ │  	lsrs	r3, r1, #17
│ │ │ │  	ubfx	ip, r1, #22, #4
│ │ │ │  	and.w	r3, r3, #16
│ │ │ │ -	ubfx	r2, r1, #11, #5
│ │ │ │ +	ubfx	r2, r1, #16, #5
│ │ │ │  	orr.w	r3, r3, ip
│ │ │ │ -	ubfx	r1, r1, #16, #5
│ │ │ │ -	strd	r1, r2, [r0, #4]
│ │ │ │ +	ubfx	r1, r1, #11, #5
│ │ │ │ +	strd	r2, r1, [r0, #4]
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	str	r3, [r0, #0]
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	lsls	r2, r1, #5
│ │ │ │  	ubfx	r3, r1, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ -	ubfx	ip, r1, #11, #5
│ │ │ │ +	ubfx	ip, r1, #16, #5
│ │ │ │  	orrs	r3, r2
│ │ │ │ -	ubfx	r1, r1, #16, #5
│ │ │ │ -	str	r3, [r0, #0]
│ │ │ │ -	strd	r1, ip, [r0, #4]
│ │ │ │ +	ubfx	r1, r1, #11, #5
│ │ │ │ +	strd	r3, ip, [r0]
│ │ │ │ +	str	r1, [r0, #8]
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	lsls	r2, r1, #5
│ │ │ │  	ubfx	r3, r1, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ -	ubfx	ip, r1, #11, #5
│ │ │ │ +	ubfx	ip, r1, #16, #5
│ │ │ │  	orrs	r3, r2
│ │ │ │ -	ubfx	r1, r1, #16, #5
│ │ │ │ -	strd	r1, ip, [r0, #4]
│ │ │ │ +	ubfx	r1, r1, #11, #5
│ │ │ │ +	strd	ip, r1, [r0, #4]
│ │ │ │  	lsls	r3, r3, #3
│ │ │ │  	mvn.w	r3, r3, lsl #23
│ │ │ │  	mvn.w	r3, r3, lsr #23
│ │ │ │  	str	r3, [r0, #0]
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	bx	lr
│ │ │ │  	nop
│ │ │ │  	lsls	r2, r1, #3
│ │ │ │  	push	{lr}
│ │ │ │ -	lsls	r3, r1, #4
│ │ │ │  	mov.w	ip, r1, lsl #5
│ │ │ │  	ubfx	lr, r1, #16, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ -	and.w	r3, r3, #32
│ │ │ │ +	lsls	r3, r1, #4
│ │ │ │  	orr.w	r2, r2, lr
│ │ │ │  	and.w	ip, ip, #32
│ │ │ │  	str	r2, [r0, #4]
│ │ │ │ -	ubfx	r2, r1, #10, #1
│ │ │ │ -	strb	r2, [r0, #12]
│ │ │ │ -	ubfx	r2, r1, #11, #5
│ │ │ │ -	ubfx	r1, r1, #21, #5
│ │ │ │ -	orrs	r3, r2
│ │ │ │ -	orr.w	r1, r1, ip
│ │ │ │ +	ubfx	r2, r1, #21, #5
│ │ │ │ +	and.w	r3, r3, #32
│ │ │ │ +	orr.w	r2, r2, ip
│ │ │ │ +	ubfx	ip, r1, #11, #5
│ │ │ │ +	orr.w	r3, r3, ip
│ │ │ │ +	ubfx	r1, r1, #10, #1
│ │ │ │ +	str	r2, [r0, #0]
│ │ │ │  	str	r3, [r0, #8]
│ │ │ │ -	str	r1, [r0, #0]
│ │ │ │ +	strb	r1, [r0, #12]
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	pop	{pc}
│ │ │ │ -	nop
│ │ │ │  	lsls	r2, r1, #3
│ │ │ │  	push	{lr}
│ │ │ │  	lsls	r3, r1, #4
│ │ │ │  	mov.w	ip, r1, lsl #5
│ │ │ │  	ubfx	lr, r1, #16, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │ @@ -1238054,25 +1238053,25 @@
│ │ │ │  	lsls	r5, r1, #17
│ │ │ │  	lsls	r5, r7, #16
│ │ │ │  	lsls	r4, r5, #16
│ │ │ │  	lsls	r4, r3, #16
│ │ │ │  	lsls	r7, r5, #17
│ │ │ │  	lsls	r6, r3, #17
│ │ │ │  	lsls	r1, r0, #18
│ │ │ │ -	lsls	r7, r0, #6
│ │ │ │ +	lsls	r6, r0, #6
│ │ │ │  	movs	r7, r7
│ │ │ │  	movs	r7, r7
│ │ │ │  	lsls	r0, r0, #9
│ │ │ │  	lsls	r2, r5, #8
│ │ │ │  	lsls	r5, r2, #8
│ │ │ │ -	lsls	r5, r5, #7
│ │ │ │ -	lsls	r7, r2, #7
│ │ │ │ -	lsls	r2, r0, #7
│ │ │ │ -	lsls	r4, r5, #6
│ │ │ │ -	lsls	r6, r2, #6
│ │ │ │ +	lsls	r4, r5, #7
│ │ │ │ +	lsls	r6, r2, #7
│ │ │ │ +	lsls	r1, r0, #7
│ │ │ │ +	lsls	r3, r5, #6
│ │ │ │ +	lsls	r5, r2, #6
│ │ │ │  	movs	r7, r7
│ │ │ │  	lsls	r7, r4, #5
│ │ │ │  	movs	r7, r7
│ │ │ │  	lsls	r1, r0, #4
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r3, r1, #3
│ │ │ │  	movs	r7, r7
│ │ │ │ @@ -1238083,25 +1238082,25 @@
│ │ │ │  	ldr	r3, [pc, #908]	@ (56f088 <spr_noaccess@@Base+0x2cdd8>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r2, [r3, #0]
│ │ │ │  	ldr	r3, [sp, #68]	@ 0x44
│ │ │ │  	eors	r2, r3
│ │ │ │  	mov.w	r3, #0
│ │ │ │ -	bne.w	57442e <spr_noaccess@@Base+0x3217e>
│ │ │ │ +	bne.w	574426 <spr_noaccess@@Base+0x32176>
│ │ │ │  	add	sp, #76	@ 0x4c
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │  	ubfx	r5, r4, #21, #5
│ │ │ │  	cbz	r5, 56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r5, #31
│ │ │ │ -	beq.w	57398e <spr_noaccess@@Base+0x316de>
│ │ │ │ +	beq.w	573986 <spr_noaccess@@Base+0x316d6>
│ │ │ │  	sxth	r0, r4
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r2, [pc, #832]	@ (56f07c <spr_noaccess@@Base+0x2cdcc>)
│ │ │ │ @@ -1238133,43 +1238132,43 @@
│ │ │ │  	ubfx	r3, r4, #1, #5
│ │ │ │  	cmp	r3, #31
│ │ │ │  	bhi.n	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	add	r2, pc, #8	@ (adr r2, 56ed8c <spr_noaccess@@Base+0x2cadc>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	asrs	r1, r0, #29
│ │ │ │ +	asrs	r5, r7, #28
│ │ │ │  	movs	r0, r0
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │ -	asrs	r3, r5, #27
│ │ │ │ +	asrs	r7, r4, #27
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, r1, r0
│ │ │ │ +	adds	r5, r0, r0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r3, #23
│ │ │ │ +	asrs	r1, r3, #23
│ │ │ │  	movs	r0, r0
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │ -	asrs	r1, r1, #10
│ │ │ │ +	asrs	r7, r0, #10
│ │ │ │  	movs	r0, r0
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │ -	asrs	r7, r3, #9
│ │ │ │ +	asrs	r5, r3, #9
│ │ │ │  	movs	r0, r0
│ │ │ │  	vminnm.f32	<illegal reg q15.5>, <illegal reg q12.5>, <illegal reg q15.5>
│ │ │ │ -	asrs	r3, r0, #27
│ │ │ │ +	asrs	r7, r7, #26
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r6, #8
│ │ │ │ +	asrs	r3, r6, #8
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r7, r5, #25
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r5, r0, #25
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r1, r3, #24
│ │ │ │  	movs	r0, r0
│ │ │ │ @@ -1238184,37 +1238183,37 @@
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r3, r7, #20
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r5, r1, #20
│ │ │ │  	movs	r0, r0
│ │ │ │  	and.w	r3, r4, #3
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	5735e2 <spr_noaccess@@Base+0x31332>
│ │ │ │ +	beq.w	5735da <spr_noaccess@@Base+0x3132a>
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	beq.w	5735b6 <spr_noaccess@@Base+0x31306>
│ │ │ │ +	beq.w	5735ae <spr_noaccess@@Base+0x312fe>
│ │ │ │  	cmp	r3, #1
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ +	ldr.w	r1, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r4, #2
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │ -	and.w	r3, r3, #32
│ │ │ │  	sbfx	r2, r4, #4, #12
│ │ │ │ -	orr.w	r5, r3, r1
│ │ │ │ -	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │ -	ubfx	r1, r4, #16, #5
│ │ │ │ +	ubfx	r0, r4, #21, #5
│ │ │ │ +	and.w	r3, r3, #32
│ │ │ │ +	orr.w	r5, r3, r0
│ │ │ │ +	and.w	r3, r1, #524288	@ 0x80000
│ │ │ │  	lsls	r0, r2, #4
│ │ │ │ -	and.w	r3, r3, #524288	@ 0x80000
│ │ │ │ +	ubfx	r1, r4, #16, #5
│ │ │ │  	lsls	r4, r4, #29
│ │ │ │ -	bmi.w	573952 <spr_noaccess@@Base+0x316a2>
│ │ │ │ +	bmi.w	57394a <spr_noaccess@@Base+0x3169a>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	cmp	r5, #31
│ │ │ │ -	bhi.w	573b6e <spr_noaccess@@Base+0x318be>
│ │ │ │ +	bhi.w	573b66 <spr_noaccess@@Base+0x318b6>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5742f0 <spr_noaccess@@Base+0x32040>
│ │ │ │ +	beq.w	5742e8 <spr_noaccess@@Base+0x32038>
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │  	movs	r4, #0
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	mov	r2, r0
│ │ │ │  	mov	r3, r5
│ │ │ │  	mov	r0, r6
│ │ │ │ @@ -1238241,19 +1238240,19 @@
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r7, r0, #5
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r1, r0, #4
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #4, #2
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	57379a <spr_noaccess@@Base+0x314ea>
│ │ │ │ +	beq.w	573792 <spr_noaccess@@Base+0x314e2>
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	beq.w	57372c <spr_noaccess@@Base+0x3147c>
│ │ │ │ +	beq.w	573724 <spr_noaccess@@Base+0x31474>
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	beq.w	5736d0 <spr_noaccess@@Base+0x31420>
│ │ │ │ +	beq.w	5736c8 <spr_noaccess@@Base+0x31418>
│ │ │ │  	lsls	r1, r4, #3
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	and.w	r1, r1, #32
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	orrs	r1, r3
│ │ │ │  	lsls	r3, r4, #4
│ │ │ │  	lsls	r0, r4, #5
│ │ │ │ @@ -1238263,56 +1238262,56 @@
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	and.w	r4, r4, #1992	@ 0x7c8
│ │ │ │  	orrs	r2, r0
│ │ │ │  	cmp.w	r4, #896	@ 0x380
│ │ │ │  	str	r1, [sp, #44]	@ 0x2c
│ │ │ │  	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	beq.w	576496 <spr_noaccess@@Base+0x341e6>
│ │ │ │ -	bhi.w	57384e <spr_noaccess@@Base+0x3159e>
│ │ │ │ +	beq.w	576492 <spr_noaccess@@Base+0x341e2>
│ │ │ │ +	bhi.w	573846 <spr_noaccess@@Base+0x31596>
│ │ │ │  	cmp.w	r4, #328	@ 0x148
│ │ │ │ -	beq.w	5768a8 <spr_noaccess@@Base+0x345f8>
│ │ │ │ -	bhi.w	5739ea <spr_noaccess@@Base+0x3173a>
│ │ │ │ +	beq.w	5768a4 <spr_noaccess@@Base+0x345f4>
│ │ │ │ +	bhi.w	5739e2 <spr_noaccess@@Base+0x31732>
│ │ │ │  	cmp	r4, #136	@ 0x88
│ │ │ │ -	beq.w	5761da <spr_noaccess@@Base+0x33f2a>
│ │ │ │ -	bhi.w	574120 <spr_noaccess@@Base+0x31e70>
│ │ │ │ +	beq.w	5761d6 <spr_noaccess@@Base+0x33f26>
│ │ │ │ +	bhi.w	574118 <spr_noaccess@@Base+0x31e68>
│ │ │ │  	cmp	r4, #64	@ 0x40
│ │ │ │ -	beq.w	575fea <spr_noaccess@@Base+0x33d3a>
│ │ │ │ -	bhi.w	5757a0 <spr_noaccess@@Base+0x334f0>
│ │ │ │ +	beq.w	575fe6 <spr_noaccess@@Base+0x33d36>
│ │ │ │ +	bhi.w	57579c <spr_noaccess@@Base+0x334ec>
│ │ │ │  	cmp	r4, #0
│ │ │ │ -	beq.w	575fd0 <spr_noaccess@@Base+0x33d20>
│ │ │ │ +	beq.w	575fcc <spr_noaccess@@Base+0x33d1c>
│ │ │ │  	ldr.w	r0, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r0, r0, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r0, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	5773be <spr_noaccess@@Base+0x3510e>
│ │ │ │ +	beq.w	5773ba <spr_noaccess@@Base+0x3510a>
│ │ │ │  	ldr	r4, [pc, #356]	@ (56f09c <spr_noaccess@@Base+0x2cdec>)
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	54f144 <spr_noaccess@@Base+0xce94>
│ │ │ │  	b.n	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	sbfx	r0, r4, #2, #14
│ │ │ │ -	and.w	r3, r4, #3
│ │ │ │ -	ubfx	r5, r4, #21, #5
│ │ │ │ -	cmp	r3, #2
│ │ │ │ -	mov.w	r0, r0, lsl #2
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	beq.w	57350e <spr_noaccess@@Base+0x3125e>
│ │ │ │ -	cmp	r3, #3
│ │ │ │ +	ubfx	r5, r4, #16, #5
│ │ │ │ +	ubfx	r7, r4, #21, #5
│ │ │ │ +	and.w	r4, r4, #3
│ │ │ │ +	lsls	r0, r0, #2
│ │ │ │ +	cmp	r4, #2
│ │ │ │ +	beq.w	573506 <spr_noaccess@@Base+0x31256>
│ │ │ │ +	cmp	r4, #3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │ +	movs	r4, #0
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	mov	r2, r4
│ │ │ │ +	mov	r2, r5
│ │ │ │  	mov	r3, r0
│ │ │ │ -	movs	r4, #0
│ │ │ │ -	mov	r1, r5
│ │ │ │ +	mov	r1, r7
│ │ │ │  	mov	r0, r6
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	560e9c <spr_noaccess@@Base+0x1ebec>
│ │ │ │  	b.n	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	sxth	r2, r4
│ │ │ │  	movs	r3, #1
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ @@ -1238394,14 +1238393,15 @@
│ │ │ │  	strd	r2, r2, [sp, #4]
│ │ │ │  	mov	r0, r6
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	bl	56b0b0 <spr_noaccess@@Base+0x28e00>
│ │ │ │  	b.n	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ +	nop
│ │ │ │  			@ <UNDEFINED> instruction: 0xfb420046
│ │ │ │  	pop	{r1, r2, r4, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	pop	{r1, r2, r4, r5, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	add	r0, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ @@ -1238501,97 +1238501,97 @@
│ │ │ │  	ldr.w	r0, [r4, #128]	@ 0x80
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r4, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4b9b9c <tcg_gen_or_i32@@Base>
│ │ │ │  	b.n	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │ +	ubfx	r0, r4, #16, #5
│ │ │ │  	uxth	r2, r4
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │  	cmp	r2, #0
│ │ │ │  	it	eq
│ │ │ │ -	cmpeq	r1, r4
│ │ │ │ +	cmpeq	r0, r4
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [pc, #3052]	@ 56fdb0 <spr_noaccess@@Base+0x2db00>
│ │ │ │  	lsls	r2, r2, #16
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │ -	ldr.w	r0, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r0, [r3, r0, lsl #2]
│ │ │ │  	bl	4b9cdc <tcg_gen_xori_i32@@Base>
│ │ │ │  	b.n	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │ +	ubfx	r0, r4, #16, #5
│ │ │ │  	uxth	r2, r4
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	cmp	r1, r4
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	cmp	r0, r4
│ │ │ │  	it	eq
│ │ │ │  	cmpeq	r2, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [pc, #3016]	@ 56fdb4 <spr_noaccess@@Base+0x2db04>
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │ -	ldr.w	r0, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r0, [r3, r0, lsl #2]
│ │ │ │  	bl	4b9cdc <tcg_gen_xori_i32@@Base>
│ │ │ │  	b.n	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │ +	ubfx	r0, r4, #16, #5
│ │ │ │  	uxth	r2, r4
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	cmp	r1, r4
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	cmp	r0, r4
│ │ │ │  	it	eq
│ │ │ │  	cmpeq	r2, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [pc, #2980]	@ 56fdb8 <spr_noaccess@@Base+0x2db08>
│ │ │ │  	lsls	r2, r2, #16
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │ -	ldr.w	r0, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r0, [r3, r0, lsl #2]
│ │ │ │  	bl	4b9be8 <tcg_gen_ori_i32@@Base>
│ │ │ │  	b.n	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │ +	ubfx	r0, r4, #16, #5
│ │ │ │  	uxth	r2, r4
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	cmp	r1, r4
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	cmp	r0, r4
│ │ │ │  	it	eq
│ │ │ │  	cmpeq	r2, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [pc, #2940]	@ 56fdbc <spr_noaccess@@Base+0x2db0c>
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │ -	ldr.w	r0, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r0, [r3, r0, lsl #2]
│ │ │ │  	bl	4b9be8 <tcg_gen_ori_i32@@Base>
│ │ │ │  	b.n	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ubfx	r3, r4, #1, #5
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	5734a6 <spr_noaccess@@Base+0x311f6>
│ │ │ │ +	beq.w	57349e <spr_noaccess@@Base+0x311ee>
│ │ │ │  	cmp	r3, #18
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	and.w	r4, r4, #1984	@ 0x7c0
│ │ │ │  	cmp.w	r4, #256	@ 0x100
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	bl	5445d8 <spr_noaccess@@Base+0x2328>
│ │ │ │  	b.n	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [pc, #2892]	@ 56fdc0 <spr_noaccess@@Base+0x2db10>
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	lsls	r2, r4, #16
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, r0, lsl #2]
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.w	57349c <spr_noaccess@@Base+0x311ec>
│ │ │ │ +	beq.w	573494 <spr_noaccess@@Base+0x311e4>
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	b.n	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [pc, #2860]	@ 56fdc4 <spr_noaccess@@Base+0x2db14>
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	sxth	r2, r4
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, r0, lsl #2]
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.w	573492 <spr_noaccess@@Base+0x311e2>
│ │ │ │ +	beq.w	57348a <spr_noaccess@@Base+0x311da>
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	b.n	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	sxth	r3, r4
│ │ │ │  	movs	r5, #1
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │ @@ -1238675,20 +1238675,20 @@
│ │ │ │  	ubfx	r3, r4, #1, #5
│ │ │ │  	cmp	r3, #28
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	add	r2, pc, #8	@ (adr r2, 56f3b0 <spr_noaccess@@Base+0x2d100>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	asrs	r1, r2, #6
│ │ │ │ +	asrs	r5, r1, #6
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xf945ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xf945ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xf945ffff
│ │ │ │ -	asrs	r5, r6, #32
│ │ │ │ +	asrs	r1, r6, #32
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xf945ffff
│ │ │ │  	lsrs	r1, r7, #12
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r5, r1, #11
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r1, r3, #10
│ │ │ │ @@ -1238700,34 +1238700,34 @@
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r1, r6, #4
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r5, r4, #2
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsrs	r5, r5, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r7, r0, #29
│ │ │ │ +	lsrs	r3, r0, #29
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xf945ffff
│ │ │ │ -	lsrs	r5, r6, #27
│ │ │ │ +	lsrs	r1, r6, #27
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r5, r3, #24
│ │ │ │ +	lsrs	r1, r3, #24
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xf945ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xf945ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xf945ffff
│ │ │ │ -	lsrs	r5, r4, #23
│ │ │ │ +	lsrs	r1, r4, #23
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r5, r6, #25
│ │ │ │ +	lsrs	r1, r6, #25
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xf945ffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xf945ffff
│ │ │ │ -	lsrs	r1, r3, #21
│ │ │ │ +	lsrs	r5, r2, #21
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xf945ffff
│ │ │ │ -	lsrs	r5, r0, #20
│ │ │ │ +	lsrs	r1, r0, #20
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	lsls	r2, r4, #16
│ │ │ │  	ubfx	r5, r4, #16, #5
│ │ │ │  	ldr.w	r4, [pc, #2456]	@ 56fdc8 <spr_noaccess@@Base+0x2db18>
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr.w	r1, [r4, r3, lsl #2]
│ │ │ │ @@ -1238917,23 +1238917,23 @@
│ │ │ │  	and.w	r3, r3, #16
│ │ │ │  	sbfx	r0, r4, #4, #12
│ │ │ │  	orrs	r3, r2
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	ands.w	r4, r4, #15
│ │ │ │  	mov.w	r5, r3, lsl #1
│ │ │ │ -	beq.w	5734de <spr_noaccess@@Base+0x3122e>
│ │ │ │ +	beq.w	5734d6 <spr_noaccess@@Base+0x31226>
│ │ │ │  	cmp	r4, #1
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	573b86 <spr_noaccess@@Base+0x318d6>
│ │ │ │ +	beq.w	573b7e <spr_noaccess@@Base+0x318ce>
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	mov	r2, r0
│ │ │ │  	mov	r3, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │ @@ -1238942,79 +1238942,79 @@
│ │ │ │  	ubfx	r3, r4, #1, #5
│ │ │ │  	cmp	r3, #31
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	add	r2, pc, #8	@ (adr r2, 56f6a8 <spr_noaccess@@Base+0x2d3f8>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	asrs	r5, r1, #30
│ │ │ │ +	asrs	r1, r0, #30
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r3, #27
│ │ │ │ +	asrs	r1, r2, #27
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, r2, r1
│ │ │ │ +	adds	r7, r0, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r3, r1, #18
│ │ │ │ +	asrs	r7, r7, #17
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r1, r6, #31
│ │ │ │ +	asrs	r7, r4, #31
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r7, r6, #22
│ │ │ │ +	asrs	r3, r5, #22
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r7, r2, #11
│ │ │ │ +	asrs	r3, r1, #11
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r3, r6, #9
│ │ │ │ +	asrs	r7, r4, #9
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	3bd6ca <lsi53c8xx_handle_legacy_cmdline@@Base+0x1aba>
│ │ │ │  	bl	3bd6ce <lsi53c8xx_handle_legacy_cmdline@@Base+0x1abe>
│ │ │ │ -	asrs	r5, r4, #24
│ │ │ │ +	asrs	r1, r3, #24
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r1, r6, #19
│ │ │ │ +	asrs	r5, r4, #19
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r0, #22
│ │ │ │ +	asrs	r1, r7, #21
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r1, r6, #12
│ │ │ │ +	asrs	r5, r4, #12
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r1, r3, #17
│ │ │ │ +	asrs	r5, r1, #17
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r4, #13
│ │ │ │ +	asrs	r1, r3, #13
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r7, r2, #14
│ │ │ │ +	asrs	r3, r1, #14
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r7, r1, #8
│ │ │ │ +	asrs	r3, r0, #8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r3, r2, #7
│ │ │ │ +	asrs	r7, r0, #7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r1, r2, #6
│ │ │ │ +	asrs	r7, r0, #6
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r7, r1, #5
│ │ │ │ +	asrs	r5, r0, #5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r5, #3
│ │ │ │ +	asrs	r5, r4, #3
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	3bd702 <lsi53c8xx_handle_legacy_cmdline@@Base+0x1af2>
│ │ │ │  	bl	3bd706 <lsi53c8xx_handle_legacy_cmdline@@Base+0x1af6>
│ │ │ │  	bl	3bd70a <lsi53c8xx_handle_legacy_cmdline@@Base+0x1afa>
│ │ │ │  	bl	3bd70e <lsi53c8xx_handle_legacy_cmdline@@Base+0x1afe>
│ │ │ │  	bl	3bd712 <lsi53c8xx_handle_legacy_cmdline@@Base+0x1b02>
│ │ │ │  	bl	3bd716 <lsi53c8xx_handle_legacy_cmdline@@Base+0x1b06>
│ │ │ │  	bl	3bd71a <lsi53c8xx_handle_legacy_cmdline@@Base+0x1b0a>
│ │ │ │ -	asrs	r3, r1, #1
│ │ │ │ +	asrs	r7, r0, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r1, r2, #32
│ │ │ │ +	asrs	r5, r1, #32
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r7, r2, #31
│ │ │ │ +	lsrs	r3, r2, #31
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r4, #21, #1
│ │ │ │  	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	sxth	r3, r4
│ │ │ │ +	ubfx	r4, r4, #23, #3
│ │ │ │  	str	r3, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r3, r4, #23, #3
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	5687f8 <spr_noaccess@@Base+0x26548>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	sxth	r3, r4
│ │ │ │  	movs	r5, #0
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │ @@ -1239022,243 +1239022,240 @@
│ │ │ │  	strd	r4, r5, [sp, #4]
│ │ │ │  	bl	5656a4 <spr_noaccess@@Base+0x233f4>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r4, #21, #1
│ │ │ │  	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	uxth	r3, r4
│ │ │ │ +	ubfx	r4, r4, #23, #3
│ │ │ │  	str	r3, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r3, r4, #23, #3
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	5687f8 <spr_noaccess@@Base+0x26548>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ubfx	r3, r4, #1, #2
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ +	and.w	r2, r4, #1
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	strb.w	r2, [sp, #56]	@ 0x38
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	and.w	r2, r4, #1
│ │ │ │ -	strb.w	r2, [sp, #56]	@ 0x38
│ │ │ │ +	ubfx	r2, r4, #6, #5
│ │ │ │ +	str	r2, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #6, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #52]	@ 0x34
│ │ │ │ -	beq.w	573bb4 <spr_noaccess@@Base+0x31904>
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	beq.w	573bac <spr_noaccess@@Base+0x318fc>
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	beq.w	573ba4 <spr_noaccess@@Base+0x318f4>
│ │ │ │ +	beq.w	573b9c <spr_noaccess@@Base+0x318ec>
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	beq.w	573b94 <spr_noaccess@@Base+0x318e4>
│ │ │ │ +	beq.w	573b8c <spr_noaccess@@Base+0x318dc>
│ │ │ │  	ldr.w	r2, [pc, #1552]	@ 56fdd4 <spr_noaccess@@Base+0x2db24>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	561cdc <spr_noaccess@@Base+0x1fa2c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ubfx	r3, r4, #1, #2
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	beq.w	573bf2 <spr_noaccess@@Base+0x31942>
│ │ │ │ +	beq.w	573bea <spr_noaccess@@Base+0x3193a>
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	573bc4 <spr_noaccess@@Base+0x31914>
│ │ │ │ +	beq.w	573bbc <spr_noaccess@@Base+0x3190c>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ -	and.w	r4, r4, #1
│ │ │ │  	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	strb.w	r4, [sp, #48]	@ 0x30
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r2, [pc, #1488]	@ 56fdd8 <spr_noaccess@@Base+0x2db28>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	56d9c0 <spr_noaccess@@Base+0x2b710>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	and.w	r3, r4, #6
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	cmp	r3, #4
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ +	cmp	r3, #4
│ │ │ │  	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r2, [pc, #1440]	@ 56fddc <spr_noaccess@@Base+0x2db2c>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	56e680 <spr_noaccess@@Base+0x2c3d0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	movs	r3, #255	@ 0xff
│ │ │ │ -	str	r3, [sp, #52]	@ 0x34
│ │ │ │  	lsls	r3, r4, #4
│ │ │ │ -	movs	r2, #15
│ │ │ │ -	and.w	r3, r3, #32
│ │ │ │ -	str	r2, [sp, #60]	@ 0x3c
│ │ │ │ -	str	r2, [sp, #56]	@ 0x38
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ +	and.w	r3, r3, #32
│ │ │ │ +	movs	r1, #15
│ │ │ │  	orrs	r3, r2
│ │ │ │ -	ubfx	r1, r4, #23, #3
│ │ │ │ -	strd	r3, r1, [sp, #44]	@ 0x2c
│ │ │ │ +	movs	r2, #255	@ 0xff
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #23, #3
│ │ │ │ +	strd	r3, r2, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │ +	str	r1, [sp, #60]	@ 0x3c
│ │ │ │ +	str	r1, [sp, #56]	@ 0x38
│ │ │ │  	cmp	r3, #13
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	add	r2, pc, #8	@ (adr r2, 56f87c <spr_noaccess@@Base+0x2d5cc>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	adds	r3, r1, r3
│ │ │ │ +	adds	r1, r0, r3
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	1e9882 <tcg_ctx@@Base+0x1e9866>
│ │ │ │ -	adds	r5, r5, r2
│ │ │ │ +	adds	r3, r4, r2
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r7, r1, r2
│ │ │ │ +	adds	r5, r0, r2
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, r6, r1
│ │ │ │ +	adds	r7, r4, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r3, r2, r1
│ │ │ │ +	adds	r1, r1, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r6, r0
│ │ │ │ +	adds	r3, r5, r0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r7, r1, r0
│ │ │ │ +	adds	r5, r0, r0
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	1e989e <tcg_ctx@@Base+0x1e9882>
│ │ │ │ -	asrs	r1, r6, #31
│ │ │ │ +	asrs	r7, r4, #31
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	1e98a6 <tcg_ctx@@Base+0x1e988a>
│ │ │ │  	bl	1e98aa <tcg_ctx@@Base+0x1e988e>
│ │ │ │ -	adds	r3, r0, r4
│ │ │ │ +	adds	r1, r7, r3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r7, r4, r3
│ │ │ │ +	adds	r5, r3, r3
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #1, #2
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	beq.w	573c40 <spr_noaccess@@Base+0x31990>
│ │ │ │ +	beq.w	573c38 <spr_noaccess@@Base+0x31988>
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	573c1c <spr_noaccess@@Base+0x3196c>
│ │ │ │ +	beq.w	573c14 <spr_noaccess@@Base+0x31964>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r2, [pc, #1300]	@ 56fde0 <spr_noaccess@@Base+0x2db30>
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	add	r2, pc
│ │ │ │  	and.w	r3, r4, #1
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │  	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │  	bl	56e680 <spr_noaccess@@Base+0x2c3d0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	movs	r3, #255	@ 0xff
│ │ │ │ -	str	r3, [sp, #52]	@ 0x34
│ │ │ │  	lsls	r3, r4, #4
│ │ │ │ -	movs	r2, #15
│ │ │ │ -	and.w	r3, r3, #32
│ │ │ │ -	str	r2, [sp, #60]	@ 0x3c
│ │ │ │ -	str	r2, [sp, #56]	@ 0x38
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ +	and.w	r3, r3, #32
│ │ │ │ +	movs	r1, #15
│ │ │ │  	orrs	r3, r2
│ │ │ │ -	ubfx	r1, r4, #23, #3
│ │ │ │ -	strd	r3, r1, [sp, #44]	@ 0x2c
│ │ │ │ +	movs	r2, #255	@ 0xff
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #23, #3
│ │ │ │ +	strd	r3, r2, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │ +	str	r1, [sp, #60]	@ 0x3c
│ │ │ │ +	str	r1, [sp, #56]	@ 0x38
│ │ │ │  	cmp	r3, #31
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	add	r2, pc, #8	@ (adr r2, 56f928 <spr_noaccess@@Base+0x2d678>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	adds	r0, #171	@ 0xab
│ │ │ │ +	adds	r0, #163	@ 0xa3
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	93d92e <vmstate_pcnet@@Base+0x42e7e>
│ │ │ │ -	adds	r0, #141	@ 0x8d
│ │ │ │ +	adds	r0, #133	@ 0x85
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r0, #111	@ 0x6f
│ │ │ │ +	adds	r0, #103	@ 0x67
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r0, #81	@ 0x51
│ │ │ │ +	adds	r0, #73	@ 0x49
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r0, #51	@ 0x33
│ │ │ │ +	adds	r0, #43	@ 0x2b
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r0, #21
│ │ │ │ +	adds	r0, #13
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r7, #239	@ 0xef
│ │ │ │ +	cmp	r7, #231	@ 0xe7
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	93d94a <vmstate_pcnet@@Base+0x42e9a>
│ │ │ │  	bl	93d94e <vmstate_pcnet@@Base+0x42e9e>
│ │ │ │ -	cmp	r7, #209	@ 0xd1
│ │ │ │ +	cmp	r7, #201	@ 0xc9
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r7, #179	@ 0xb3
│ │ │ │ +	cmp	r7, #171	@ 0xab
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	93d95a <vmstate_pcnet@@Base+0x42eaa>
│ │ │ │  	bl	93d95e <vmstate_pcnet@@Base+0x42eae>
│ │ │ │ -	cmp	r7, #149	@ 0x95
│ │ │ │ +	cmp	r7, #141	@ 0x8d
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r7, #41	@ 0x29
│ │ │ │ +	cmp	r7, #33	@ 0x21
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	93d96a <vmstate_pcnet@@Base+0x42eba>
│ │ │ │  	bl	93d96e <vmstate_pcnet@@Base+0x42ebe>
│ │ │ │ -	cmp	r7, #13
│ │ │ │ +	cmp	r7, #5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r6, #149	@ 0x95
│ │ │ │ +	cmp	r6, #141	@ 0x8d
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	93d97a <vmstate_pcnet@@Base+0x42eca>
│ │ │ │  	bl	93d97e <vmstate_pcnet@@Base+0x42ece>
│ │ │ │ -	cmp	r6, #121	@ 0x79
│ │ │ │ +	cmp	r6, #113	@ 0x71
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r6, #83	@ 0x53
│ │ │ │ +	cmp	r6, #75	@ 0x4b
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	93d98a <vmstate_pcnet@@Base+0x42eda>
│ │ │ │  	bl	93d98e <vmstate_pcnet@@Base+0x42ede>
│ │ │ │ -	cmp	r6, #55	@ 0x37
│ │ │ │ +	cmp	r6, #47	@ 0x2f
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r6, #205	@ 0xcd
│ │ │ │ +	cmp	r6, #197	@ 0xc5
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	93d99a <vmstate_pcnet@@Base+0x42eea>
│ │ │ │  	bl	93d99e <vmstate_pcnet@@Base+0x42eee>
│ │ │ │ -	cmp	r6, #177	@ 0xb1
│ │ │ │ +	cmp	r6, #169	@ 0xa9
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r6, #233	@ 0xe9
│ │ │ │ +	cmp	r6, #225	@ 0xe1
│ │ │ │  	movs	r0, r0
│ │ │ │  	and.w	r3, r4, #454	@ 0x1c6
│ │ │ │  	cmp	r3, #198	@ 0xc6
│ │ │ │ -	beq.w	5756ba <spr_noaccess@@Base+0x3340a>
│ │ │ │ -	bhi.w	573a36 <spr_noaccess@@Base+0x31786>
│ │ │ │ +	beq.w	5756b6 <spr_noaccess@@Base+0x33406>
│ │ │ │ +	bhi.w	573a2e <spr_noaccess@@Base+0x3177e>
│ │ │ │  	cmp	r3, #70	@ 0x46
│ │ │ │ -	beq.w	57523c <spr_noaccess@@Base+0x32f8c>
│ │ │ │ -	bhi.w	573da6 <spr_noaccess@@Base+0x31af6>
│ │ │ │ +	beq.w	575238 <spr_noaccess@@Base+0x32f88>
│ │ │ │ +	bhi.w	573d9e <spr_noaccess@@Base+0x31aee>
│ │ │ │  	cmp	r3, #6
│ │ │ │ -	beq.w	57590c <spr_noaccess@@Base+0x3365c>
│ │ │ │ +	beq.w	575908 <spr_noaccess@@Base+0x33658>
│ │ │ │  	cmp	r3, #68	@ 0x44
│ │ │ │ -	beq.w	57580a <spr_noaccess@@Base+0x3355a>
│ │ │ │ +	beq.w	575806 <spr_noaccess@@Base+0x33556>
│ │ │ │  	cmp	r3, #4
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	ubfx	r2, r4, #9, #2
│ │ │ │  	and.w	r9, r4, #1
│ │ │ │  	ubfx	r8, r4, #11, #5
│ │ │ │  	and.w	r3, r3, #4
│ │ │ │  	ubfx	r5, r4, #21, #5
│ │ │ │  	cmp	r2, #2
│ │ │ │ -	beq.w	57745c <spr_noaccess@@Base+0x351ac>
│ │ │ │ +	beq.w	577458 <spr_noaccess@@Base+0x351a8>
│ │ │ │  	cmp	r2, #3
│ │ │ │ -	beq.w	5773da <spr_noaccess@@Base+0x3512a>
│ │ │ │ +	beq.w	5773d6 <spr_noaccess@@Base+0x35126>
│ │ │ │  	cmp	r2, #1
│ │ │ │ -	beq.w	577b42 <spr_noaccess@@Base+0x35892>
│ │ │ │ +	beq.w	577b36 <spr_noaccess@@Base+0x35886>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [pc, #976]	@ (56fde4 <spr_noaccess@@Base+0x2db34>)
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1239301,287 +1239298,283 @@
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [pc, #852]	@ (56fdf0 <spr_noaccess@@Base+0x2db40>)
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │ +	strb.w	r3, [sp, #56]	@ 0x38
│ │ │ │  	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ -	strb.w	r3, [sp, #56]	@ 0x38
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #6, #5
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │  	bl	561cdc <spr_noaccess@@Base+0x1fa2c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr	r2, [pc, #812]	@ (56fdf4 <spr_noaccess@@Base+0x2db44>)
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │ +	strb.w	r3, [sp, #56]	@ 0x38
│ │ │ │  	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ -	strb.w	r3, [sp, #56]	@ 0x38
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #6, #5
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │  	bl	561cdc <spr_noaccess@@Base+0x1fa2c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr	r2, [pc, #768]	@ (56fdf8 <spr_noaccess@@Base+0x2db48>)
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │ +	strb.w	r3, [sp, #56]	@ 0x38
│ │ │ │  	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ -	strb.w	r3, [sp, #56]	@ 0x38
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #6, #5
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │  	bl	561cdc <spr_noaccess@@Base+0x1fa2c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr	r2, [pc, #728]	@ (56fdfc <spr_noaccess@@Base+0x2db4c>)
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	and.w	r3, r4, #1
│ │ │ │ +	strb.w	r3, [sp, #56]	@ 0x38
│ │ │ │  	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ -	strb.w	r3, [sp, #56]	@ 0x38
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #6, #5
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │  	bl	561cdc <spr_noaccess@@Base+0x1fa2c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ -	and.w	r4, r4, #1
│ │ │ │  	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	strb.w	r4, [sp, #48]	@ 0x30
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr	r2, [pc, #656]	@ (56fe00 <spr_noaccess@@Base+0x2db50>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	56d9c0 <spr_noaccess@@Base+0x2b710>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [pc, #644]	@ (56fe04 <spr_noaccess@@Base+0x2db54>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	add	r2, pc
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ -	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	strb.w	r4, [sp, #52]	@ 0x34
│ │ │ │  	bl	56e7e8 <spr_noaccess@@Base+0x2c538>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ -	and.w	r4, r4, #1
│ │ │ │  	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	strb.w	r4, [sp, #48]	@ 0x30
│ │ │ │  	lsls	r2, r3, #14
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr	r2, [pc, #580]	@ (56fe08 <spr_noaccess@@Base+0x2db58>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	56d9c0 <spr_noaccess@@Base+0x2b710>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ +	and.w	r2, r4, #1
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	strb.w	r2, [sp, #56]	@ 0x38
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	and.w	r2, r4, #1
│ │ │ │ +	ubfx	r2, r4, #6, #5
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	strb.w	r2, [sp, #56]	@ 0x38
│ │ │ │ -	ubfx	r4, r4, #6, #5
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r4, [sp, #52]	@ 0x34
│ │ │ │ +	str	r2, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │  	bl	56bc7c <spr_noaccess@@Base+0x299cc>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr	r2, [pc, #528]	@ (56fe0c <spr_noaccess@@Base+0x2db5c>)
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │ -	and.w	r4, r4, #1
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	add	r2, pc
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │  	strb.w	r4, [sp, #48]	@ 0x30
│ │ │ │  	bl	56e530 <spr_noaccess@@Base+0x2c280>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	subs	r3, #6
│ │ │ │  	cmp	r3, #7
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	add	r2, pc, #8	@ (adr r2, 56fc34 <spr_noaccess@@Base+0x2d984>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	asrs	r5, r1, #23
│ │ │ │ +	asrs	r3, r0, #23
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r7, r4, #21
│ │ │ │ +	asrs	r5, r3, #21
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	631c3e <bdrv_node_info_dump@@Base+0x2892>
│ │ │ │ -	asrs	r5, r4, #12
│ │ │ │ +	asrs	r3, r3, #12
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	631c46 <bdrv_node_info_dump@@Base+0x289a>
│ │ │ │  	bl	631c4a <bdrv_node_info_dump@@Base+0x289e>
│ │ │ │  	bl	631c4e <bdrv_node_info_dump@@Base+0x28a2>
│ │ │ │ -	asrs	r5, r4, #12
│ │ │ │ +	asrs	r3, r3, #12
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	cmp	r3, #29
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	add	r2, pc, #8	@ (adr r2, 56fc68 <spr_noaccess@@Base+0x2d9b8>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	cmp	r6, #141	@ 0x8d
│ │ │ │ +	cmp	r6, #133	@ 0x85
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r6, #103	@ 0x67
│ │ │ │ +	cmp	r6, #95	@ 0x5f
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r6, #65	@ 0x41
│ │ │ │ +	cmp	r6, #57	@ 0x39
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r6, #27
│ │ │ │ +	cmp	r6, #19
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r5, #249	@ 0xf9
│ │ │ │ +	cmp	r5, #241	@ 0xf1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r5, #213	@ 0xd5
│ │ │ │ +	cmp	r5, #205	@ 0xcd
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r5, #175	@ 0xaf
│ │ │ │ +	cmp	r5, #167	@ 0xa7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r5, #137	@ 0x89
│ │ │ │ +	cmp	r5, #129	@ 0x81
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	5fdc8a <bdrv_open_backing_file@@Base+0x128e>
│ │ │ │  	bl	5fdc8e <bdrv_open_backing_file@@Base+0x1292>
│ │ │ │ -	cmp	r6, #235	@ 0xeb
│ │ │ │ +	cmp	r6, #227	@ 0xe3
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	5fdc96 <bdrv_open_backing_file@@Base+0x129a>
│ │ │ │  	bl	5fdc9a <bdrv_open_backing_file@@Base+0x129e>
│ │ │ │  	bl	5fdc9e <bdrv_open_backing_file@@Base+0x12a2>
│ │ │ │ -	cmp	r6, #175	@ 0xaf
│ │ │ │ +	cmp	r6, #167	@ 0xa7
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	5fdca6 <bdrv_open_backing_file@@Base+0x12aa>
│ │ │ │  	bl	5fdcaa <bdrv_open_backing_file@@Base+0x12ae>
│ │ │ │  	bl	5fdcae <bdrv_open_backing_file@@Base+0x12b2>
│ │ │ │  	bl	5fdcb2 <bdrv_open_backing_file@@Base+0x12b6>
│ │ │ │  	bl	5fdcb6 <bdrv_open_backing_file@@Base+0x12ba>
│ │ │ │  	bl	5fdcba <bdrv_open_backing_file@@Base+0x12be>
│ │ │ │  	bl	5fdcbe <bdrv_open_backing_file@@Base+0x12c2>
│ │ │ │  	bl	5fdcc2 <bdrv_open_backing_file@@Base+0x12c6>
│ │ │ │  	bl	5fdcc6 <bdrv_open_backing_file@@Base+0x12ca>
│ │ │ │ -	cmp	r7, #39	@ 0x27
│ │ │ │ +	cmp	r7, #31
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r1, r4, #0
│ │ │ │ +	subs	r1, r3, #0
│ │ │ │  	movs	r0, r0
│ │ │ │  	bl	5fdcd2 <bdrv_open_backing_file@@Base+0x12d6>
│ │ │ │  	bl	5fdcd6 <bdrv_open_backing_file@@Base+0x12da>
│ │ │ │ -	adds	r5, r2, r0
│ │ │ │ +	adds	r3, r1, r0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r3, r6, #31
│ │ │ │ +	asrs	r1, r5, #31
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	mov	r8, r3
│ │ │ │  	lsls	r3, r4, #5
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	orrs	r3, r2
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	mov	r7, r3
│ │ │ │ +	mov	r8, r2
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #7, #4
│ │ │ │ -	mov	r9, r2
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	mov	r9, r2
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	cmp	r3, #15
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	add	r2, pc, #8	@ (adr r2, 56fd14 <spr_noaccess@@Base+0x2da64>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	subs	r3, r5, r3
│ │ │ │ +	subs	r3, r4, r3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r5, r1, r3
│ │ │ │ +	subs	r5, r0, r3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r7, r5, r2
│ │ │ │ +	subs	r7, r4, r2
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xefe1ffff
│ │ │ │ -	subs	r1, r7, r1
│ │ │ │ +	subs	r1, r6, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r7, #169	@ 0xa9
│ │ │ │ +	movs	r7, #161	@ 0xa1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r7, #61	@ 0x3d
│ │ │ │ +	movs	r7, #53	@ 0x35
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xefe1ffff
│ │ │ │ -	movs	r7, #29
│ │ │ │ +	movs	r7, #21
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r6, #255	@ 0xff
│ │ │ │ +	movs	r6, #247	@ 0xf7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r1, #237	@ 0xed
│ │ │ │ +	cmp	r1, #229	@ 0xe5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r0, #59	@ 0x3b
│ │ │ │ +	cmp	r0, #51	@ 0x33
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r4, #5
│ │ │ │ +	adds	r5, r3, #5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r2, #5
│ │ │ │ +	adds	r5, r1, #5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r2, #27
│ │ │ │ +	cmp	r2, #19
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r2, #11
│ │ │ │ +	cmp	r2, #3
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #6, #4
│ │ │ │  	cmp	r3, #15
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	add	r2, pc, #8	@ (adr r2, 56fd68 <spr_noaccess@@Base+0x2dab8>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	movs	r6, #125	@ 0x7d
│ │ │ │ +	movs	r6, #117	@ 0x75
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xef8dffff
│ │ │ │ -	movs	r6, #79	@ 0x4f
│ │ │ │ +	movs	r6, #71	@ 0x47
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xef8dffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xef8dffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xef8dffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xef8dffff
│ │ │ │ -	movs	r5, #121	@ 0x79
│ │ │ │ +	movs	r5, #113	@ 0x71
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r5, #81	@ 0x51
│ │ │ │ +	movs	r5, #73	@ 0x49
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xef8dffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xef8dffff
│ │ │ │  			@ <UNDEFINED> instruction: 0xef8dffff
│ │ │ │ -	movs	r5, #33	@ 0x21
│ │ │ │ +	movs	r5, #25
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r4, #241	@ 0xf1
│ │ │ │ +	movs	r4, #233	@ 0xe9
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r4, #205	@ 0xcd
│ │ │ │ +	movs	r4, #197	@ 0xc5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r4, #169	@ 0xa9
│ │ │ │ +	movs	r4, #161	@ 0xa1
│ │ │ │  	movs	r0, r0
│ │ │ │  	cdp	0, 3, cr0, cr0, cr6, {2}
│ │ │ │  	strb	r0, [r5, #24]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	strb	r2, [r2, #22]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	strb	r2, [r5, #21]
│ │ │ │ @@ -1239606,718 +1239599,715 @@
│ │ │ │  	vclt.f<illegal width 64>	<illegal reg q9.5>, <illegal reg q15.5>, #0
│ │ │ │  	vrsra.u64	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldr	r3, [pc, #984]	@ (5701c4 <spr_noaccess@@Base+0x2df14>)
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	ldr	r2, [r2, #76]	@ 0x4c
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	str	r5, [sp, #380]	@ 0x17c
│ │ │ │ -	vsri.64	<illegal reg q12.5>, <illegal reg q2.5>, #3
│ │ │ │ -	vcgt.f<illegal width 64>	<illegal reg q12.5>, <illegal reg q5.5>, #0
│ │ │ │ -	vneg.s<illegal width 64>	<illegal reg q12.5>, <illegal reg q0.5>
│ │ │ │ +	str	r5, [sp, #372]	@ 0x174
│ │ │ │ +	vsri.64	<illegal reg q12.5>, <illegal reg q1.5>, #3
│ │ │ │ +	vcgt.f<illegal width 64>	<illegal reg q12.5>, <illegal reg q4.5>, #0
│ │ │ │ +	vrsra.u64	d25, d31, #3
│ │ │ │  	vqrshrn.u64	d20, <illegal reg q15.5>, #3
│ │ │ │  	vqshl.u64	<illegal reg q9.5>, <illegal reg q7.5>, #61	@ 0x3d
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffd48d7
│ │ │ │  	vtbx.8	d20, {d13}, d5
│ │ │ │  	vneg.s<illegal width 64>	<illegal reg q15.5>, q2
│ │ │ │  	asrs	r3, r0, #14
│ │ │ │  	cmp	r3, #8
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	add	r2, pc, #8	@ (adr r2, 56fe24 <spr_noaccess@@Base+0x2db74>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	cmp	r0, #143	@ 0x8f
│ │ │ │ +	cmp	r0, #135	@ 0x87
│ │ │ │  	movs	r0, r0
│ │ │ │  	mrc	15, 6, APSR_nzcv, cr1, cr15, {7}
│ │ │ │ -	movs	r7, #251	@ 0xfb
│ │ │ │ +	movs	r7, #243	@ 0xf3
│ │ │ │  	movs	r0, r0
│ │ │ │  	mrc	15, 6, APSR_nzcv, cr1, cr15, {7}
│ │ │ │ -	cmp	r0, #183	@ 0xb7
│ │ │ │ +	cmp	r0, #175	@ 0xaf
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r3, #95	@ 0x5f
│ │ │ │ +	movs	r3, #87	@ 0x57
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r7, #145	@ 0x91
│ │ │ │ +	movs	r7, #137	@ 0x89
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r7, #75	@ 0x4b
│ │ │ │ +	movs	r7, #67	@ 0x43
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r7, #213	@ 0xd5
│ │ │ │ +	movs	r7, #205	@ 0xcd
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #6, #4
│ │ │ │  	cmp	r3, #7
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	add	r2, pc, #8	@ (adr r2, 56fe5c <spr_noaccess@@Base+0x2dbac>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	asrs	r1, r5, #7
│ │ │ │ +	asrs	r7, r3, #7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r3, r0, #7
│ │ │ │ +	asrs	r1, r7, #6
│ │ │ │  	movs	r0, r0
│ │ │ │  	mrc	15, 4, APSR_nzcv, cr9, cr15, {7}
│ │ │ │ -	asrs	r5, r3, #6
│ │ │ │ +	asrs	r3, r2, #6
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r7, r6, #5
│ │ │ │ +	asrs	r5, r5, #5
│ │ │ │  	movs	r0, r0
│ │ │ │  	mrc	15, 4, APSR_nzcv, cr9, cr15, {7}
│ │ │ │ -	asrs	r7, r7, #4
│ │ │ │ +	asrs	r5, r6, #4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r0, #4
│ │ │ │ +	asrs	r3, r7, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r7, r3
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	mov	r8, r2
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	cmp	r3, #15
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	add	r2, pc, #8	@ (adr r2, 56fea8 <spr_noaccess@@Base+0x2dbf8>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	adds	r5, r2, r3
│ │ │ │ +	adds	r5, r1, r3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r0, r3
│ │ │ │ +	adds	r5, r7, r2
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r6, r2
│ │ │ │ +	adds	r5, r5, r2
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r2, r0
│ │ │ │ +	adds	r5, r1, r0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r3, r1, #3
│ │ │ │ +	subs	r3, r0, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r3, r7, #2
│ │ │ │ +	subs	r3, r6, #2
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r3, r5, #2
│ │ │ │ +	subs	r3, r4, #2
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r3, r1, #0
│ │ │ │ +	subs	r3, r0, #0
│ │ │ │  	movs	r0, r0
│ │ │ │  	mcr	15, 2, pc, cr13, cr15, {7}	@ <UNPREDICTABLE>
│ │ │ │  	mcr	15, 2, pc, cr13, cr15, {7}	@ <UNPREDICTABLE>
│ │ │ │  	mcr	15, 2, pc, cr13, cr15, {7}	@ <UNPREDICTABLE>
│ │ │ │ -	asrs	r1, r5, #22
│ │ │ │ +	asrs	r7, r3, #22
│ │ │ │  	movs	r0, r0
│ │ │ │  	mcr	15, 2, pc, cr13, cr15, {7}	@ <UNPREDICTABLE>
│ │ │ │  	mcr	15, 2, pc, cr13, cr15, {7}	@ <UNPREDICTABLE>
│ │ │ │  	mcr	15, 2, pc, cr13, cr15, {7}	@ <UNPREDICTABLE>
│ │ │ │ -	asrs	r7, r3, #22
│ │ │ │ +	asrs	r5, r2, #22
│ │ │ │  	movs	r0, r0
│ │ │ │ +	ubfx	r7, r4, #16, #5
│ │ │ │  	ubfx	r5, r4, #21, #5
│ │ │ │ -	ubfx	r7, r4, #11, #5
│ │ │ │ -	ubfx	r8, r4, #16, #5
│ │ │ │ +	ubfx	r8, r4, #11, #5
│ │ │ │  	ubfx	r4, r4, #6, #5
│ │ │ │  	cmp	r4, #0
│ │ │ │ -	beq.w	5748c0 <spr_noaccess@@Base+0x32610>
│ │ │ │ +	beq.w	5748b6 <spr_noaccess@@Base+0x32606>
│ │ │ │  	cmp	r4, #1
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │  	lsls	r3, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	577332 <spr_noaccess@@Base+0x35082>
│ │ │ │ -	ldr.w	r3, [pc, #2080]	@ 57074c <spr_noaccess@@Base+0x2e49c>
│ │ │ │ +	beq.w	57732e <spr_noaccess@@Base+0x3507e>
│ │ │ │ +	ldr.w	r3, [pc, #2072]	@ 570744 <spr_noaccess@@Base+0x2e494>
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │ -	ldr.w	r6, [r3, r7, lsl #2]
│ │ │ │ +	ldr.w	r6, [r3, r8, lsl #2]
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │ -	mov	r7, r0
│ │ │ │ -	cmp.w	r8, #0
│ │ │ │ -	beq.w	575e7e <spr_noaccess@@Base+0x33bce>
│ │ │ │ +	mov	r8, r0
│ │ │ │ +	cmp	r7, #0
│ │ │ │ +	beq.w	575e7a <spr_noaccess@@Base+0x33bca>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	mov	r2, r6
│ │ │ │ -	ldr.w	r1, [r3, r8, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r7, lsl #2]
│ │ │ │  	bl	4b9918 <tcg_gen_add_i32@@Base>
│ │ │ │ -	mov	r1, r7
│ │ │ │ +	mov	r1, r8
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4c1508 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r2, #15
│ │ │ │  	movs	r3, #0
│ │ │ │  	lsls	r6, r5, #4
│ │ │ │  	bl	4bd3f4 <tcg_gen_andi_i64@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov.w	r2, #16843009	@ 0x1010101
│ │ │ │  	mov.w	r3, #16843009	@ 0x1010101
│ │ │ │  	bl	4bdd70 <tcg_gen_muli_i64@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │ -	addw	r3, pc, #1988	@ 0x7c4
│ │ │ │ +	addw	r3, pc, #1980	@ 0x7bc
│ │ │ │  	ldrd	r2, r3, [r3]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4bd2c8 <tcg_gen_subfi_i64@@Base>
│ │ │ │ -	ldr.w	r3, [pc, #1992]	@ 570750 <spr_noaccess@@Base+0x2e4a0>
│ │ │ │ +	ldr.w	r3, [pc, #1988]	@ 570748 <spr_noaccess@@Base+0x2e498>
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	mov	r0, r9
│ │ │ │  	add.w	r2, r2, r5, lsl #4
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	mov	r5, r3
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov	r0, r9
│ │ │ │ -	addw	r3, pc, #1952	@ 0x7a0
│ │ │ │ +	addw	r3, pc, #1948	@ 0x79c
│ │ │ │  	ldrd	r2, r3, [r3]
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4bd2c8 <tcg_gen_subfi_i64@@Base>
│ │ │ │  	add.w	r2, r6, #41984	@ 0xa400
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r2, [pc, #1936]	@ 570754 <spr_noaccess@@Base+0x2e4a4>
│ │ │ │ +	ldr.w	r2, [pc, #1932]	@ 57074c <spr_noaccess@@Base+0x2e49c>
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	add	r2, pc
│ │ │ │  	and.w	r3, r4, #1
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │  	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │  	bl	56e680 <spr_noaccess@@Base+0x2c3d0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1900]	@ 570758 <spr_noaccess@@Base+0x2e4a8>
│ │ │ │ +	ldr.w	r2, [pc, #1892]	@ 570750 <spr_noaccess@@Base+0x2e4a0>
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	add	r2, pc
│ │ │ │  	and.w	r3, r4, #1
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │  	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │  	bl	56e680 <spr_noaccess@@Base+0x2c3d0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	and.w	r3, r4, #1984	@ 0x7c0
│ │ │ │  	cmp.w	r3, #1152	@ 0x480
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	mov	r9, r3
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #44]	@ 0x2c
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │ -	bpl.w	576a0a <spr_noaccess@@Base+0x3475a>
│ │ │ │ +	bpl.w	576a06 <spr_noaccess@@Base+0x34756>
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	cmp	r3, #24
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 570050 <spr_noaccess@@Base+0x2dda0>)
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 57004c <spr_noaccess@@Base+0x2dd9c>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	nop
│ │ │ │ -	str	r3, [sp, #228]	@ 0xe4
│ │ │ │ +	str	r3, [sp, #204]	@ 0xcc
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r5, [r4, #48]	@ 0x30
│ │ │ │ +	ldrh	r3, [r3, #48]	@ 0x30
│ │ │ │  	movs	r0, r0
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	stc	15, cr15, [r5], #1020	@ 0x3fc
│ │ │ │ -	ldrh	r5, [r5, #42]	@ 0x2a
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	stc	15, cr15, [r9], #1020	@ 0x3fc
│ │ │ │ +	ldrh	r3, [r4, #42]	@ 0x2a
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r1, [sp, #84]	@ 0x54
│ │ │ │ +	str	r1, [sp, #52]	@ 0x34
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r0, [sp, #380]	@ 0x17c
│ │ │ │ +	str	r0, [sp, #348]	@ 0x15c
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r3, [r7, #60]	@ 0x3c
│ │ │ │ +	ldrh	r3, [r6, #60]	@ 0x3c
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r5, [r6, #56]	@ 0x38
│ │ │ │ +	ldrh	r5, [r5, #56]	@ 0x38
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	cmp	r3, #15
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 5700c8 <spr_noaccess@@Base+0x2de18>)
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 5700c4 <spr_noaccess@@Base+0x2de14>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	adds	r1, r6, r5
│ │ │ │ +	adds	r5, r5, r5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, r0, r5
│ │ │ │ +	adds	r5, r7, r4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	stc	15, cr15, [sp], #-1020	@ 0xfffffc04
│ │ │ │ -	adds	r1, r2, r4
│ │ │ │ +	ldc	15, cr15, [r1], #-1020	@ 0xfffffc04
│ │ │ │ +	adds	r5, r1, r4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	stc	15, cr15, [sp], #-1020	@ 0xfffffc04
│ │ │ │ -	stc	15, cr15, [sp], #-1020	@ 0xfffffc04
│ │ │ │ -	stc	15, cr15, [sp], #-1020	@ 0xfffffc04
│ │ │ │ -	stc	15, cr15, [sp], #-1020	@ 0xfffffc04
│ │ │ │ -	adds	r1, r4, r3
│ │ │ │ +	ldc	15, cr15, [r1], #-1020	@ 0xfffffc04
│ │ │ │ +	ldc	15, cr15, [r1], #-1020	@ 0xfffffc04
│ │ │ │ +	ldc	15, cr15, [r1], #-1020	@ 0xfffffc04
│ │ │ │ +	ldc	15, cr15, [r1], #-1020	@ 0xfffffc04
│ │ │ │ +	adds	r5, r3, r3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, r7, r0
│ │ │ │ +	adds	r5, r6, r0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	stc	15, cr15, [sp], #-1020	@ 0xfffffc04
│ │ │ │ -	stc	15, cr15, [sp], #-1020	@ 0xfffffc04
│ │ │ │ -	asrs	r1, r5, #30
│ │ │ │ +	ldc	15, cr15, [r1], #-1020	@ 0xfffffc04
│ │ │ │ +	ldc	15, cr15, [r1], #-1020	@ 0xfffffc04
│ │ │ │ +	asrs	r5, r4, #30
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r0, #30
│ │ │ │ +	asrs	r1, r0, #30
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r7, r2, #29
│ │ │ │ +	asrs	r3, r2, #29
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r1, r6, #12
│ │ │ │ +	asrs	r3, r5, #12
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	cmp	r3, #29
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 57011c <spr_noaccess@@Base+0x2de6c>)
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 570118 <spr_noaccess@@Base+0x2de68>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	asrs	r3, r7, #21
│ │ │ │ -	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -	asrs	r5, r7, #20
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	asrs	r5, r4, #19
│ │ │ │ -	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd5ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -	asrs	r5, r4, #18
│ │ │ │ +	asrs	r7, r6, #21
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r4, #17
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +	asrs	r1, r7, #20
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -	asrs	r3, r6, #14
│ │ │ │ -	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -	asrs	r3, r0, #14
│ │ │ │ +	asrs	r1, r4, #19
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xebd9ffff
│ │ │ │ -	adds	r1, r7, r6
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +	asrs	r1, r4, #18
│ │ │ │ +	movs	r0, r0
│ │ │ │ +	asrs	r1, r4, #17
│ │ │ │ +	movs	r0, r0
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +	asrs	r5, r5, #14
│ │ │ │ +	movs	r0, r0
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +	asrs	r5, r7, #13
│ │ │ │ +	movs	r0, r0
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xebddffff
│ │ │ │ +	adds	r5, r6, r6
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, r2, r6
│ │ │ │ +	adds	r5, r1, r6
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	cmp	r3, #26
│ │ │ │ -	beq.w	574c7a <spr_noaccess@@Base+0x329ca>
│ │ │ │ +	beq.w	574c72 <spr_noaccess@@Base+0x329c2>
│ │ │ │  	cmp	r3, #27
│ │ │ │ -	beq.w	574c50 <spr_noaccess@@Base+0x329a0>
│ │ │ │ +	beq.w	574c48 <spr_noaccess@@Base+0x32998>
│ │ │ │  	cmp	r3, #18
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrd	r2, r3, [r0, #136]	@ 0x88
│ │ │ │  	and.w	r1, r2, #2147483648	@ 0x80000000
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	blt.w	576004 <spr_noaccess@@Base+0x33d54>
│ │ │ │ +	blt.w	576000 <spr_noaccess@@Base+0x33d50>
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │  	orrs	r1, r3
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r0, #63	@ 0x3f
│ │ │ │  	bl	4b9840 <tcg_gen_mb@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	subs	r3, #8
│ │ │ │  	cmp	r3, #15
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 5701e4 <spr_noaccess@@Base+0x2df34>)
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 5701e0 <spr_noaccess@@Base+0x2df30>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	asrs	r5, r3, #7
│ │ │ │ +	asrs	r7, r2, #7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r1, #6
│ │ │ │ +	asrs	r7, r0, #6
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeb11ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeb11ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeb11ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeb11ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeb11ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeb11ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeb11ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeb11ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeb11ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeb11ffff
│ │ │ │ -	asrs	r5, r0, #7
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeb15ffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeb15ffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeb15ffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeb15ffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeb15ffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeb15ffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeb15ffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeb15ffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeb15ffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeb15ffff
│ │ │ │ +	asrs	r7, r7, #6
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r3, r7, #3
│ │ │ │ +	asrs	r5, r6, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r3, r2, #4
│ │ │ │ +	asrs	r5, r1, #4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r3, r0, #2
│ │ │ │ +	asrs	r5, r7, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r4, r4, #6, #5
│ │ │ │  	cmp	r4, #23
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	add	r0, pc, #8	@ (adr r0, 570244 <spr_noaccess@@Base+0x2df94>)
│ │ │ │ +	add	r0, pc, #8	@ (adr r0, 570240 <spr_noaccess@@Base+0x2df90>)
│ │ │ │  	ldr.w	r4, [r0, r4, lsl #2]
│ │ │ │  	add	r0, r4
│ │ │ │  	bx	r0
│ │ │ │ -	subs	r3, r3, r1
│ │ │ │ +	subs	r7, r2, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r5, r0, r1
│ │ │ │ +	subs	r1, r0, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r3, r6, r0
│ │ │ │ +	subs	r7, r5, r0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r7, r3, r0
│ │ │ │ +	subs	r3, r3, r0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r1, r1, r0
│ │ │ │ +	subs	r5, r0, r0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r6, r7
│ │ │ │ +	adds	r1, r6, r7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, r4, r7
│ │ │ │ +	adds	r5, r3, r7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r1, r7
│ │ │ │ +	adds	r1, r1, r7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, r7, r6
│ │ │ │ +	adds	r5, r6, r6
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r4, r6
│ │ │ │ +	adds	r1, r4, r6
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, r2, r6
│ │ │ │ +	adds	r5, r1, r6
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r3, r7, r5
│ │ │ │ +	adds	r7, r6, r5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r7, r4, r5
│ │ │ │ +	adds	r3, r4, r5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r2, r5
│ │ │ │ +	adds	r1, r2, r5
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeab1ffff
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeab1ffff
│ │ │ │ -	adds	r1, r0, r5
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeab5ffff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeab5ffff
│ │ │ │ +	adds	r5, r7, r4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r5, r4
│ │ │ │ +	adds	r1, r5, r4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r3, r3, r4
│ │ │ │ +	adds	r7, r2, r4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r7, r0, r4
│ │ │ │ +	adds	r3, r0, r4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r3, r6, r3
│ │ │ │ +	adds	r7, r5, r3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, r4, r3
│ │ │ │ +	adds	r5, r3, r3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r1, r3
│ │ │ │ +	adds	r1, r1, r3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r1, r7, r2
│ │ │ │ +	adds	r5, r6, r2
│ │ │ │  	movs	r0, r0
│ │ │ │  	mov.w	r3, #1984	@ 0x7c0
│ │ │ │  	movt	r3, #31
│ │ │ │  	mov.w	r2, #320	@ 0x140
│ │ │ │  	movt	r2, #1
│ │ │ │  	ands	r3, r4
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.n	5702d0 <spr_noaccess@@Base+0x2e020>
│ │ │ │ +	beq.n	5702cc <spr_noaccess@@Base+0x2e01c>
│ │ │ │  	mov.w	r2, #320	@ 0x140
│ │ │ │  	movt	r2, #3
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	574c06 <spr_noaccess@@Base+0x32956>
│ │ │ │ +	beq.w	574bfe <spr_noaccess@@Base+0x3294e>
│ │ │ │  	cmp.w	r3, #320	@ 0x140
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1160]	@ 57075c <spr_noaccess@@Base+0x2e4ac>
│ │ │ │ -	ldr.w	r3, [pc, #1160]	@ 570760 <spr_noaccess@@Base+0x2e4b0>
│ │ │ │ +	ldr.w	r2, [pc, #1156]	@ 570754 <spr_noaccess@@Base+0x2e4a4>
│ │ │ │ +	ldr.w	r3, [pc, #1156]	@ 570758 <spr_noaccess@@Base+0x2e4a8>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r2, [r3, #0]
│ │ │ │  	ldr	r3, [sp, #68]	@ 0x44
│ │ │ │  	eors	r2, r3
│ │ │ │  	mov.w	r3, #0
│ │ │ │ -	bne.w	57442e <spr_noaccess@@Base+0x3217e>
│ │ │ │ +	bne.w	574426 <spr_noaccess@@Base+0x32176>
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	sp, #76	@ 0x4c
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	b.w	54ca68 <spr_noaccess@@Base+0xa7b8>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r1, r3, #20
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r6, [pc, #1120]	@ 570764 <spr_noaccess@@Base+0x2e4b4>
│ │ │ │ +	ldr.w	r6, [pc, #1116]	@ 57075c <spr_noaccess@@Base+0x2e4ac>
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │  	ubfx	r3, r4, #8, #3
│ │ │ │  	mov	r5, r0
│ │ │ │  	add	r6, pc
│ │ │ │ -	ubfx	r8, r4, #11, #5
│ │ │ │ -	add.w	r3, r6, r3, lsl #2
│ │ │ │  	ubfx	r7, r4, #16, #5
│ │ │ │ +	add.w	r3, r6, r3, lsl #2
│ │ │ │ +	ubfx	r8, r4, #11, #5
│ │ │ │  	ldr.w	r1, [r3, #128]	@ 0x80
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ubfx	r3, r4, #6, #2
│ │ │ │  	movs	r2, #8
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	asrs	r2, r3
│ │ │ │  	bl	4ba0f0 <tcg_gen_andi_i32@@Base>
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	ldr.w	r1, [r6, r4, lsl #2]
│ │ │ │  	mov	r3, r0
│ │ │ │  	cmp	r7, #0
│ │ │ │ -	beq.w	574cbe <spr_noaccess@@Base+0x32a0e>
│ │ │ │ +	beq.w	574cb6 <spr_noaccess@@Base+0x32a06>
│ │ │ │  	ldr.w	r4, [r6, r7, lsl #2]
│ │ │ │ -	ldr.w	r0, [pc, #1048]	@ 570768 <spr_noaccess@@Base+0x2e4b8>
│ │ │ │ +	ldr.w	r0, [pc, #1044]	@ 570760 <spr_noaccess@@Base+0x2e4b0>
│ │ │ │  	mov	r2, r5
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	r5, [r0, r8, lsl #2]
│ │ │ │  	movs	r0, #9
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	bl	4bb7c8 <tcg_gen_movcond_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	subs	r3, #2
│ │ │ │  	cmp	r3, #24
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 570380 <spr_noaccess@@Base+0x2e0d0>)
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 57037c <spr_noaccess@@Base+0x2e0cc>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	adds	r0, #211	@ 0xd3
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	ldrd	pc, pc, [r5, #-1020]!	@ 0x3fc
│ │ │ │ -	ldrd	pc, pc, [r5, #-1020]!	@ 0x3fc
│ │ │ │ -	ldrd	pc, pc, [r5, #-1020]!	@ 0x3fc
│ │ │ │ -	adds	r0, #179	@ 0xb3
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	adds	r0, #243	@ 0xf3
│ │ │ │ +	adds	r0, #207	@ 0xcf
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrd	pc, pc, [r5, #-1020]!	@ 0x3fc
│ │ │ │ -	ldrd	pc, pc, [r5, #-1020]!	@ 0x3fc
│ │ │ │ -	ldrd	pc, pc, [r5, #-1020]!	@ 0x3fc
│ │ │ │ -	ldrd	pc, pc, [r5, #-1020]!	@ 0x3fc
│ │ │ │ -	cmp	r6, #237	@ 0xed
│ │ │ │ +	ldrd	pc, pc, [r9, #-1020]!	@ 0x3fc
│ │ │ │ +	ldrd	pc, pc, [r9, #-1020]!	@ 0x3fc
│ │ │ │ +	ldrd	pc, pc, [r9, #-1020]!	@ 0x3fc
│ │ │ │ +	adds	r0, #175	@ 0xaf
│ │ │ │ +	movs	r0, r0
│ │ │ │ +	adds	r0, #239	@ 0xef
│ │ │ │ +	movs	r0, r0
│ │ │ │ +	ldrd	pc, pc, [r9, #-1020]!	@ 0x3fc
│ │ │ │ +	ldrd	pc, pc, [r9, #-1020]!	@ 0x3fc
│ │ │ │ +	ldrd	pc, pc, [r9, #-1020]!	@ 0x3fc
│ │ │ │ +	ldrd	pc, pc, [r9, #-1020]!	@ 0x3fc
│ │ │ │ +	cmp	r6, #233	@ 0xe9
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r0, #91	@ 0x5b
│ │ │ │ +	adds	r0, #87	@ 0x57
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r0, #47	@ 0x2f
│ │ │ │ +	adds	r0, #43	@ 0x2b
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r0, #135	@ 0x87
│ │ │ │ +	adds	r0, #131	@ 0x83
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrd	pc, pc, [r5, #-1020]!	@ 0x3fc
│ │ │ │ -	ldrd	pc, pc, [r5, #-1020]!	@ 0x3fc
│ │ │ │ -	ldrd	pc, pc, [r5, #-1020]!	@ 0x3fc
│ │ │ │ -	ldrd	pc, pc, [r5, #-1020]!	@ 0x3fc
│ │ │ │ -	ldrd	pc, pc, [r5, #-1020]!	@ 0x3fc
│ │ │ │ -	movs	r3, #191	@ 0xbf
│ │ │ │ +	ldrd	pc, pc, [r9, #-1020]!	@ 0x3fc
│ │ │ │ +	ldrd	pc, pc, [r9, #-1020]!	@ 0x3fc
│ │ │ │ +	ldrd	pc, pc, [r9, #-1020]!	@ 0x3fc
│ │ │ │ +	ldrd	pc, pc, [r9, #-1020]!	@ 0x3fc
│ │ │ │ +	ldrd	pc, pc, [r9, #-1020]!	@ 0x3fc
│ │ │ │ +	movs	r3, #187	@ 0xbb
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r7, #189	@ 0xbd
│ │ │ │ +	cmp	r7, #185	@ 0xb9
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r2, #95	@ 0x5f
│ │ │ │ +	cmp	r2, #91	@ 0x5b
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrd	pc, pc, [r5, #-1020]!	@ 0x3fc
│ │ │ │ -	ldrd	pc, pc, [r5, #-1020]!	@ 0x3fc
│ │ │ │ -	cmp	r7, #25
│ │ │ │ +	ldrd	pc, pc, [r9, #-1020]!	@ 0x3fc
│ │ │ │ +	ldrd	pc, pc, [r9, #-1020]!	@ 0x3fc
│ │ │ │ +	cmp	r7, #21
│ │ │ │  	movs	r0, r0
│ │ │ │  	ands.w	r5, r4, #1984	@ 0x7c0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │  	tst.w	r4, #65011712	@ 0x3e00000
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r0, #31
│ │ │ │ -	beq.w	57398e <spr_noaccess@@Base+0x316de>
│ │ │ │ +	beq.w	573986 <spr_noaccess@@Base+0x316d6>
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #812]	@ (570730 <spr_noaccess@@Base+0x2e480>)
│ │ │ │ +	ldr	r3, [pc, #808]	@ (570728 <spr_noaccess@@Base+0x2e478>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r2, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ubfx	r5, r4, #11, #5
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │ -	ldr	r3, [pc, #820]	@ (570750 <spr_noaccess@@Base+0x2e4a0>)
│ │ │ │ +	ldr	r3, [pc, #816]	@ (570748 <spr_noaccess@@Base+0x2e498>)
│ │ │ │  	add	r0, r1
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #840]	@ (57076c <spr_noaccess@@Base+0x2e4bc>)
│ │ │ │ +	ldr	r0, [pc, #836]	@ (570764 <spr_noaccess@@Base+0x2e4b4>)
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r1
│ │ │ │  	ldr.w	r5, [r0, r5, lsl #2]
│ │ │ │  	add	r5, r1
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	ldr.w	r0, [r0, r4, lsl #2]
│ │ │ │  	add	r1, r0
│ │ │ │ -	ldr	r0, [pc, #820]	@ (570770 <spr_noaccess@@Base+0x2e4c0>)
│ │ │ │ +	ldr	r0, [pc, #816]	@ (570768 <spr_noaccess@@Base+0x2e4b8>)
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3108	@ 0xc24
│ │ │ │  	ldr.w	r0, [r0, #3108]	@ 0xc24
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r2, [pc, #804]	@ (570774 <spr_noaccess@@Base+0x2e4c4>)
│ │ │ │ +	ldr	r2, [pc, #800]	@ (57076c <spr_noaccess@@Base+0x2e4bc>)
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	add	r2, pc
│ │ │ │  	and.w	r3, r4, #1
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │  	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │  	bl	56e680 <spr_noaccess@@Base+0x2c3d0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ubfx	r3, r4, #6, #4
│ │ │ │  	cmp	r3, #15
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 57048c <spr_noaccess@@Base+0x2e1dc>)
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 570488 <spr_noaccess@@Base+0x2e1d8>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	cmp	r5, #17
│ │ │ │ +	cmp	r5, #13
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r4, #65	@ 0x41
│ │ │ │ +	cmp	r4, #61	@ 0x3d
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r3, #145	@ 0x91
│ │ │ │ +	cmp	r3, #141	@ 0x8d
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r2, #225	@ 0xe1
│ │ │ │ +	cmp	r2, #221	@ 0xdd
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r0, #185	@ 0xb9
│ │ │ │ +	cmp	r0, #181	@ 0xb5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r0, #33	@ 0x21
│ │ │ │ +	cmp	r0, #29
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r7, #163	@ 0xa3
│ │ │ │ +	movs	r7, #159	@ 0x9f
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r7, #37	@ 0x25
│ │ │ │ +	movs	r7, #33	@ 0x21
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r5, r7, #0
│ │ │ │ +	adds	r1, r7, #0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r5, r5, r1
│ │ │ │ +	subs	r1, r5, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r1, r2, r4
│ │ │ │ +	subs	r5, r1, r4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r3, r3, r6
│ │ │ │ +	adds	r7, r2, r6
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strd	pc, pc, [r9], #-1020	@ 0x3fc
│ │ │ │ -	strd	pc, pc, [r9], #-1020	@ 0x3fc
│ │ │ │ -	strd	pc, pc, [r9], #-1020	@ 0x3fc
│ │ │ │ -	adds	r7, r6, r3
│ │ │ │ +	strd	pc, pc, [sp], #-1020	@ 0x3fc
│ │ │ │ +	strd	pc, pc, [sp], #-1020	@ 0x3fc
│ │ │ │ +	strd	pc, pc, [sp], #-1020	@ 0x3fc
│ │ │ │ +	adds	r3, r6, r3
│ │ │ │  	movs	r0, r0
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	cmp	r3, #4
│ │ │ │ -	beq.w	574432 <spr_noaccess@@Base+0x32182>
│ │ │ │ +	beq.w	57442a <spr_noaccess@@Base+0x3217a>
│ │ │ │  	cmp	r3, #5
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #20
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #600]	@ (570750 <spr_noaccess@@Base+0x2e4a0>)
│ │ │ │ +	ldr	r3, [pc, #596]	@ (570748 <spr_noaccess@@Base+0x2e498>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r4, r4, #23, #3
│ │ │ │  	mrc	15, 0, r5, cr13, cr0, {3}
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4bcd18 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #608]	@ (570778 <spr_noaccess@@Base+0x2e4c8>)
│ │ │ │ -	ldr	r2, [pc, #536]	@ (570734 <spr_noaccess@@Base+0x2e484>)
│ │ │ │ +	ldr	r1, [pc, #604]	@ (570770 <spr_noaccess@@Base+0x2e4c0>)
│ │ │ │ +	ldr	r2, [pc, #532]	@ (57072c <spr_noaccess@@Base+0x2e47c>)
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, r4, lsl #2
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr.w	r1, [r1, #128]	@ 0x80
│ │ │ │  	ldr	r2, [r5, r2]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add	r2, r1
│ │ │ │ -	ldr	r1, [pc, #588]	@ (57077c <spr_noaccess@@Base+0x2e4cc>)
│ │ │ │ +	ldr	r1, [pc, #584]	@ (570774 <spr_noaccess@@Base+0x2e4c4>)
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #624	@ 0x270
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4b5560 <tcg_gen_call1@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │  	cmp	r3, #15
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 570554 <spr_noaccess@@Base+0x2e2a4>)
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 570550 <spr_noaccess@@Base+0x2e2a0>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	cmp	r1, #133	@ 0x85
│ │ │ │ +	cmp	r1, #129	@ 0x81
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r1, #95	@ 0x5f
│ │ │ │ +	cmp	r1, #91	@ 0x5b
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	5704a2 <spr_noaccess@@Base+0x2e1f2>
│ │ │ │ -	vabdl.u<illegal width 64>	q15, d31, d17
│ │ │ │ -	vabdl.u<illegal width 64>	q15, d31, d17
│ │ │ │ -	vabdl.u<illegal width 64>	q15, d31, d17
│ │ │ │ -	vqshrn.u64	d18, <illegal reg q13.5>, #1
│ │ │ │ +	b.n	5704a6 <spr_noaccess@@Base+0x2e1f6>
│ │ │ │ +	vabdl.u<illegal width 64>	q15, d31, d21
│ │ │ │ +	vabdl.u<illegal width 64>	q15, d31, d21
│ │ │ │ +	vabdl.u<illegal width 64>	q15, d31, d21
│ │ │ │ +	vqshrn.u64	d18, <illegal reg q11.5>, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	5704b6 <spr_noaccess@@Base+0x2e206>
│ │ │ │ -	vabdl.u<illegal width 64>	q15, d31, d17
│ │ │ │ -	vabdl.u<illegal width 64>	q15, d31, d17
│ │ │ │ -	vabdl.u<illegal width 64>	q15, d31, d17
│ │ │ │ -	vabdl.u<illegal width 64>	q15, d31, d17
│ │ │ │ -	vqshrn.u64	d18, <illegal reg q3.5>, #1
│ │ │ │ +	b.n	5704ba <spr_noaccess@@Base+0x2e20a>
│ │ │ │ +	vabdl.u<illegal width 64>	q15, d31, d21
│ │ │ │ +	vabdl.u<illegal width 64>	q15, d31, d21
│ │ │ │ +	vabdl.u<illegal width 64>	q15, d31, d21
│ │ │ │ +	vabdl.u<illegal width 64>	q15, d31, d21
│ │ │ │ +	vqshrn.u64	d18, <illegal reg q1.5>, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r0, #243	@ 0xf3
│ │ │ │ +	cmp	r0, #239	@ 0xef
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r0, #207	@ 0xcf
│ │ │ │ +	cmp	r0, #203	@ 0xcb
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r0, #171	@ 0xab
│ │ │ │ +	cmp	r0, #167	@ 0xa7
│ │ │ │  	movs	r0, r0
│ │ │ │  	and.w	r3, r4, #2496	@ 0x9c0
│ │ │ │  	cmp	r3, #192	@ 0xc0
│ │ │ │ -	beq.w	575588 <spr_noaccess@@Base+0x332d8>
│ │ │ │ -	bhi.w	5747a6 <spr_noaccess@@Base+0x324f6>
│ │ │ │ +	beq.w	575584 <spr_noaccess@@Base+0x332d4>
│ │ │ │ +	bhi.w	57479c <spr_noaccess@@Base+0x324ec>
│ │ │ │  	cmp	r3, #64	@ 0x40
│ │ │ │ -	beq.w	574fbe <spr_noaccess@@Base+0x32d0e>
│ │ │ │ +	beq.w	574fba <spr_noaccess@@Base+0x32d0a>
│ │ │ │  	cmp	r3, #128	@ 0x80
│ │ │ │ -	beq.w	574efe <spr_noaccess@@Base+0x32c4e>
│ │ │ │ +	beq.w	574efa <spr_noaccess@@Base+0x32c4a>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ands.w	r3, r4, #2162688	@ 0x210000
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #376]	@ (570750 <spr_noaccess@@Base+0x2e4a0>)
│ │ │ │ +	ldr	r3, [pc, #372]	@ (570748 <spr_noaccess@@Base+0x2e498>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	movw	r6, #2602	@ 0xa2a
│ │ │ │  	mov	sl, r0
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	smlabb	r2, r2, r5, r6
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1240336,101 +1240326,100 @@
│ │ │ │  	mov	r8, r0
│ │ │ │  	smlabb	r2, r2, r5, r6
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	ldr	r5, [r7, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #264]	@ (570738 <spr_noaccess@@Base+0x2e488>)
│ │ │ │ +	ldr	r3, [pc, #260]	@ (570730 <spr_noaccess@@Base+0x2e480>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #320]	@ (570780 <spr_noaccess@@Base+0x2e4d0>)
│ │ │ │ +	ldr	r0, [pc, #316]	@ (570778 <spr_noaccess@@Base+0x2e4c8>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add.w	r6, sl, r3
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r9, r3
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	addw	r1, r0, #3660	@ 0xe4c
│ │ │ │  	ldr.w	r0, [r0, #3660]	@ 0xe4c
│ │ │ │  	bl	4b56dc <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r3, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #280]	@ (570784 <spr_noaccess@@Base+0x2e4d4>)
│ │ │ │ +	ldr	r3, [pc, #276]	@ (57077c <spr_noaccess@@Base+0x2e4cc>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ -	str	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	and.w	r3, r3, #16384	@ 0x4000
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ +	and.w	r3, r3, #16384	@ 0x4000
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #6, #5
│ │ │ │ +	str	r2, [sp, #52]	@ 0x34
│ │ │ │  	lsls	r2, r4, #31
│ │ │ │ -	bmi.w	574cc4 <spr_noaccess@@Base+0x32a14>
│ │ │ │ +	bmi.w	574cbc <spr_noaccess@@Base+0x32a0c>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #220]	@ (570788 <spr_noaccess@@Base+0x2e4d8>)
│ │ │ │ +	ldr	r2, [pc, #216]	@ (570780 <spr_noaccess@@Base+0x2e4d0>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	5546e0 <spr_noaccess@@Base+0x12430>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ -	lsls	r1, r4, #31
│ │ │ │ -	str	r2, [sp, #52]	@ 0x34
│ │ │ │ -	and.w	r3, r3, #16384	@ 0x4000
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ +	lsls	r1, r4, #31
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	and.w	r3, r3, #16384	@ 0x4000
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	bmi.w	574cd8 <spr_noaccess@@Base+0x32a28>
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #6, #5
│ │ │ │ +	str	r2, [sp, #52]	@ 0x34
│ │ │ │ +	bmi.w	574cd0 <spr_noaccess@@Base+0x32a20>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #164]	@ (57078c <spr_noaccess@@Base+0x2e4dc>)
│ │ │ │ +	ldr	r2, [pc, #160]	@ (570784 <spr_noaccess@@Base+0x2e4d4>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	5546e0 <spr_noaccess@@Base+0x12430>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ -	lsls	r4, r4, #31
│ │ │ │  	strd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	lsls	r4, r4, #31
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #116]	@ (570790 <spr_noaccess@@Base+0x2e4e0>)
│ │ │ │ +	ldr	r2, [pc, #112]	@ (570788 <spr_noaccess@@Base+0x2e4d8>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	5546e0 <spr_noaccess@@Base+0x12430>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	nop
│ │ │ │ -	nop.w
│ │ │ │  	b.n	570028 <spr_noaccess@@Base+0x2dd78>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	b.n	570e00 <spr_noaccess@@Base+0x2eb50>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	b.n	570bdc <spr_noaccess@@Base+0x2e92c>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	asrs	r7, r2, #24
│ │ │ │ @@ -1240441,152 +1240430,149 @@
│ │ │ │  	adds	r5, r3, #0
│ │ │ │  	subs	r3, r3, r0
│ │ │ │  	adds	r1, r3, r0
│ │ │ │  	ldr	r4, [r5, #0]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r3, #65	@ 0x41
│ │ │ │ -	vclt.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q11.5>, #0
│ │ │ │ -	vclt.f<illegal width 64>	d26, d0, #0
│ │ │ │ +	adds	r3, #67	@ 0x43
│ │ │ │ +	vclt.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q12.5>, #0
│ │ │ │ +	vclt.f<illegal width 64>	d26, d4, #0
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	add	r0, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r2, [r1, #68]	@ 0x44
│ │ │ │ +	str	r6, [r1, #68]	@ 0x44
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	str	r4, [r0, #64]	@ 0x40
│ │ │ │ +	str	r0, [r1, #64]	@ 0x40
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	str	r2, [r6, #48]	@ 0x30
│ │ │ │ +	str	r6, [r6, #48]	@ 0x30
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	adds	r1, #44	@ 0x2c
│ │ │ │ +	adds	r1, #48	@ 0x30
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	cmp	r6, #93	@ 0x5d
│ │ │ │ -	vrshr.u32	d22, d30, #3
│ │ │ │ +	cmp	r6, #97	@ 0x61
│ │ │ │ +	vclt.s<illegal width 64>	q11, q1, #0
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	strh	r0, [r5, r0]
│ │ │ │ +	strh	r4, [r5, r0]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	str	r6, [r1, r4]
│ │ │ │ +	str	r2, [r2, r4]
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	str	r4, [r5, #12]
│ │ │ │ +	str	r0, [r6, #12]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	strb	r3, [r6, #19]
│ │ │ │ -	vrsra.u64	<illegal reg q11.5>, <illegal reg q12.5>, #3
│ │ │ │ -	vabs.s<illegal width 64>	<illegal reg q11.5>, <illegal reg q8.5>
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffdf8d0
│ │ │ │ +	strb	r7, [r6, #19]
│ │ │ │ +	vrsra.u64	<illegal reg q11.5>, <illegal reg q14.5>, #3
│ │ │ │ +	vabs.s<illegal width 64>	<illegal reg q11.5>, <illegal reg q10.5>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffdf8d6
│ │ │ │  	adds	r0, #136	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │  	ubfx	r0, r4, #16, #5
│ │ │ │  	ubfx	ip, r4, #11, #5
│ │ │ │ +	ubfx	r1, r4, #21, #5
│ │ │ │ +	ubfx	r2, r4, #6, #5
│ │ │ │  	and.w	r3, r3, #16777216	@ 0x1000000
│ │ │ │ -	str	r2, [sp, #52]	@ 0x34
│ │ │ │ +	strd	r0, ip, [sp, #44]	@ 0x2c
│ │ │ │  	lsls	r7, r4, #31
│ │ │ │  	str	r1, [sp, #40]	@ 0x28
│ │ │ │ -	str	r0, [sp, #44]	@ 0x2c
│ │ │ │ -	str.w	ip, [sp, #48]	@ 0x30
│ │ │ │ -	bmi.w	574aa0 <spr_noaccess@@Base+0x327f0>
│ │ │ │ +	str	r2, [sp, #52]	@ 0x34
│ │ │ │ +	bmi.w	574a98 <spr_noaccess@@Base+0x327e8>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	577bd2 <spr_noaccess@@Base+0x35922>
│ │ │ │ +	beq.w	577bc6 <spr_noaccess@@Base+0x35916>
│ │ │ │  	addw	r3, ip, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │  	strd	r4, r4, [sp, #4]
│ │ │ │  	bl	4d11d8 <tcg_gen_gvec_bitsel@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │  	ldr.w	r1, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r0, r4, #16, #5
│ │ │ │ -	mov	r7, r0
│ │ │ │ -	str	r0, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r0, r4, #11, #5
│ │ │ │ -	ubfx	r3, r4, #6, #5
│ │ │ │ +	mov	r7, r3
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ -	mov	r8, r0
│ │ │ │ -	str	r0, [sp, #48]	@ 0x30
│ │ │ │ +	mov	r8, r3
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	and.w	r1, r1, #16777216	@ 0x1000000
│ │ │ │ -	str	r3, [sp, #52]	@ 0x34
│ │ │ │ -	lsls	r0, r4, #31
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │  	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	bmi.w	574ab6 <spr_noaccess@@Base+0x32806>
│ │ │ │ +	lsls	r0, r4, #31
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	bmi.w	574aae <spr_noaccess@@Base+0x327fe>
│ │ │ │  	cmp	r1, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1500]	@ 570e04 <spr_noaccess@@Base+0x2eb54>
│ │ │ │ +	ldr.w	r2, [pc, #1496]	@ 570df8 <spr_noaccess@@Base+0x2eb48>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	5546e0 <spr_noaccess@@Base+0x12430>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │  	ldr.w	r1, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r0, r4, #16, #5
│ │ │ │ -	mov	r7, r0
│ │ │ │ -	str	r0, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r0, r4, #11, #5
│ │ │ │ -	ubfx	r3, r4, #6, #5
│ │ │ │ +	mov	r7, r3
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ +	mov	r8, r3
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	and.w	r1, r1, #16777216	@ 0x1000000
│ │ │ │ -	mov	r8, r0
│ │ │ │ -	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │  	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r4, r4, #31
│ │ │ │ -	str	r0, [sp, #48]	@ 0x30
│ │ │ │ -	bmi.w	574b54 <spr_noaccess@@Base+0x328a4>
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	bmi.w	574b4c <spr_noaccess@@Base+0x3289c>
│ │ │ │  	cmp	r1, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1436]	@ 570e08 <spr_noaccess@@Base+0x2eb58>
│ │ │ │ +	ldr.w	r2, [pc, #1436]	@ 570dfc <spr_noaccess@@Base+0x2eb4c>
│ │ │ │  	mov	r1, r5
│ │ │ │ -	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	5546e0 <spr_noaccess@@Base+0x12430>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ -	lsls	r7, r4, #31
│ │ │ │ -	str	r2, [sp, #52]	@ 0x34
│ │ │ │ -	and.w	r3, r3, #16777216	@ 0x1000000
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ +	lsls	r7, r4, #31
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	and.w	r3, r3, #16777216	@ 0x1000000
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	bmi.w	574bf2 <spr_noaccess@@Base+0x32942>
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #6, #5
│ │ │ │ +	str	r2, [sp, #52]	@ 0x34
│ │ │ │ +	bmi.w	574bea <spr_noaccess@@Base+0x3293a>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1380]	@ 570e0c <spr_noaccess@@Base+0x2eb5c>
│ │ │ │ +	ldr.w	r2, [pc, #1380]	@ 570e00 <spr_noaccess@@Base+0x2eb50>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	5546e0 <spr_noaccess@@Base+0x12430>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r3, r4, #6, #5
│ │ │ │ -	ubfx	r0, r4, #21, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	ubfx	r0, r4, #21, #5
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	strd	r1, r2, [sp, #44]	@ 0x2c
│ │ │ │  	lsls	r7, r4, #31
│ │ │ │  	str	r0, [sp, #40]	@ 0x28
│ │ │ │ -	str	r1, [sp, #44]	@ 0x2c
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	bmi.w	574d00 <spr_noaccess@@Base+0x32a50>
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	bmi.w	574cf8 <spr_noaccess@@Base+0x32a48>
│ │ │ │  	ldr.w	r4, [r6, #136]	@ 0x88
│ │ │ │  	lsls	r4, r4, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r4, [r6, #109]	@ 0x6d
│ │ │ │  	cmp	r4, #0
│ │ │ │ -	beq.w	576f80 <spr_noaccess@@Base+0x34cd0>
│ │ │ │ -	ldr.w	r4, [pc, #1316]	@ 570e10 <spr_noaccess@@Base+0x2eb60>
│ │ │ │ +	beq.w	576f7c <spr_noaccess@@Base+0x34ccc>
│ │ │ │ +	ldr.w	r4, [pc, #1316]	@ 570e04 <spr_noaccess@@Base+0x2eb54>
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	add.w	r4, r4, #1280	@ 0x500
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │ @@ -1240598,320 +1240584,319 @@
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4ce824 <tcg_gen_gvec_4@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r2, #1985	@ 0x7c1
│ │ │ │  	ands	r2, r4
│ │ │ │  	movw	r3, #513	@ 0x201
│ │ │ │  	cmp	r2, r3
│ │ │ │ -	beq.w	576c62 <spr_noaccess@@Base+0x349b2>
│ │ │ │ -	bhi.w	5745b6 <spr_noaccess@@Base+0x32306>
│ │ │ │ +	beq.w	576c5e <spr_noaccess@@Base+0x349ae>
│ │ │ │ +	bhi.w	5745ae <spr_noaccess@@Base+0x322fe>
│ │ │ │  	movw	r3, #257	@ 0x101
│ │ │ │  	cmp	r2, r3
│ │ │ │ -	beq.w	5769e4 <spr_noaccess@@Base+0x34734>
│ │ │ │ +	beq.w	5769e0 <spr_noaccess@@Base+0x34730>
│ │ │ │  	cmp.w	r2, #258	@ 0x102
│ │ │ │ -	bcs.w	575b34 <spr_noaccess@@Base+0x33884>
│ │ │ │ +	bcs.w	575b30 <spr_noaccess@@Base+0x33880>
│ │ │ │  	cmp	r2, #129	@ 0x81
│ │ │ │ -	beq.w	576dae <spr_noaccess@@Base+0x34afe>
│ │ │ │ -	bhi.w	576d84 <spr_noaccess@@Base+0x34ad4>
│ │ │ │ +	beq.w	576daa <spr_noaccess@@Base+0x34afa>
│ │ │ │ +	bhi.w	576d80 <spr_noaccess@@Base+0x34ad0>
│ │ │ │  	cmp	r2, #1
│ │ │ │ -	beq.w	576b62 <spr_noaccess@@Base+0x348b2>
│ │ │ │ +	beq.w	576b5e <spr_noaccess@@Base+0x348ae>
│ │ │ │  	cmp	r2, #65	@ 0x41
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1212]	@ 570e14 <spr_noaccess@@Base+0x2eb64>
│ │ │ │ +	ldr.w	r2, [pc, #1212]	@ 570e08 <spr_noaccess@@Base+0x2eb58>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	movs	r2, #2
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e360 <spr_noaccess@@Base+0xc0b0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	movw	r2, #961	@ 0x3c1
│ │ │ │  	and.w	r3, r4, r2
│ │ │ │  	movw	r1, #449	@ 0x1c1
│ │ │ │  	cmp	r3, r1
│ │ │ │ -	beq.w	576c3e <spr_noaccess@@Base+0x3498e>
│ │ │ │ +	beq.w	576c3a <spr_noaccess@@Base+0x3498a>
│ │ │ │  	cmp.w	r3, #450	@ 0x1c2
│ │ │ │ -	bcs.w	5744b8 <spr_noaccess@@Base+0x32208>
│ │ │ │ +	bcs.w	5744b0 <spr_noaccess@@Base+0x32200>
│ │ │ │  	movw	r2, #321	@ 0x141
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	576816 <spr_noaccess@@Base+0x34566>
│ │ │ │ +	beq.w	576812 <spr_noaccess@@Base+0x34562>
│ │ │ │  	cmp.w	r3, #322	@ 0x142
│ │ │ │ -	bcs.w	5767e8 <spr_noaccess@@Base+0x34538>
│ │ │ │ +	bcs.w	5767e4 <spr_noaccess@@Base+0x34534>
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	beq.w	576c14 <spr_noaccess@@Base+0x34964>
│ │ │ │ +	beq.w	576c10 <spr_noaccess@@Base+0x34960>
│ │ │ │  	cmp	r3, #192	@ 0xc0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r3, r4, #16, #3
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	strd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	lsls	r2, r4, #21
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	55bdb8 <spr_noaccess@@Base+0x19b08>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	strd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ands.w	r3, r4, #1
│ │ │ │ -	bne.w	574d0c <spr_noaccess@@Base+0x32a5c>
│ │ │ │ -	ldr.w	r4, [pc, #1052]	@ 570e18 <spr_noaccess@@Base+0x2eb68>
│ │ │ │ +	bne.w	574d04 <spr_noaccess@@Base+0x32a54>
│ │ │ │ +	ldr.w	r4, [pc, #1052]	@ 570e0c <spr_noaccess@@Base+0x2eb5c>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	55990c <spr_noaccess@@Base+0x1765c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	strd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ands.w	r3, r4, #1
│ │ │ │ -	bne.w	574c3c <spr_noaccess@@Base+0x3298c>
│ │ │ │ -	ldr	r4, [pc, #1004]	@ (570e1c <spr_noaccess@@Base+0x2eb6c>)
│ │ │ │ +	bne.w	574c34 <spr_noaccess@@Base+0x32984>
│ │ │ │ +	ldr	r4, [pc, #1004]	@ (570e10 <spr_noaccess@@Base+0x2eb60>)
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	55990c <spr_noaccess@@Base+0x1765c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	str	r3, [sp, #28]
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r1, r4, #11, #5
│ │ │ │ -	ands.w	r0, r4, #1
│ │ │ │ -	ubfx	r5, r4, #6, #5
│ │ │ │ -	ubfx	r7, r4, #21, #5
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ands.w	r1, r4, #1
│ │ │ │ +	ubfx	r7, r4, #16, #5
│ │ │ │  	and.w	r3, r3, #16777216	@ 0x1000000
│ │ │ │ -	str	r2, [sp, #28]
│ │ │ │ -	str	r1, [sp, #32]
│ │ │ │ -	str	r0, [sp, #36]	@ 0x24
│ │ │ │ -	bne.w	574a04 <spr_noaccess@@Base+0x32754>
│ │ │ │ +	ubfx	r5, r4, #6, #5
│ │ │ │ +	str	r2, [sp, #32]
│ │ │ │ +	str	r1, [sp, #36]	@ 0x24
│ │ │ │ +	bne.w	5749fc <spr_noaccess@@Base+0x3274c>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ +	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	573b78 <spr_noaccess@@Base+0x318c8>
│ │ │ │ +	beq.w	573b70 <spr_noaccess@@Base+0x318c0>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #932]	@ (570e20 <spr_noaccess@@Base+0x2eb70>)
│ │ │ │ -	addw	r2, r7, #2634	@ 0xa4a
│ │ │ │ +	ldr	r3, [pc, #932]	@ (570e14 <spr_noaccess@@Base+0x2eb64>)
│ │ │ │ +	ldr	r2, [sp, #32]
│ │ │ │  	mov	r6, r0
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ +	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │ +	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #28]
│ │ │ │ +	addw	r2, r7, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │ -	addw	r2, r3, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [sp, #32]
│ │ │ │ -	mov	r7, r0
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ +	ldr	r3, [sp, #28]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ +	mov	r7, r0
│ │ │ │ +	addw	r2, r3, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #824]	@ (570e00 <spr_noaccess@@Base+0x2eb50>)
│ │ │ │ +	ldr	r1, [pc, #824]	@ (570df4 <spr_noaccess@@Base+0x2eb44>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r5, [r4, #0]
│ │ │ │  	ldr	r2, [sp, #36]	@ 0x24
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #836]	@ (570e24 <spr_noaccess@@Base+0x2eb74>)
│ │ │ │ +	ldr	r0, [pc, #836]	@ (570e18 <spr_noaccess@@Base+0x2eb68>)
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │  	add	r3, r5
│ │ │ │  	addw	r1, r0, #3240	@ 0xca8
│ │ │ │  	ldr.w	r0, [r0, #3240]	@ 0xca8
│ │ │ │  	bl	4b56dc <tcg_gen_call5@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	strd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ands.w	r3, r4, #1
│ │ │ │ -	bne.w	574cec <spr_noaccess@@Base+0x32a3c>
│ │ │ │ -	ldr	r4, [pc, #772]	@ (570e28 <spr_noaccess@@Base+0x2eb78>)
│ │ │ │ +	bne.w	574ce4 <spr_noaccess@@Base+0x32a34>
│ │ │ │ +	ldr	r4, [pc, #772]	@ (570e1c <spr_noaccess@@Base+0x2eb6c>)
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	55990c <spr_noaccess@@Base+0x1765c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	movw	r2, #961	@ 0x3c1
│ │ │ │  	and.w	r3, r4, r2
│ │ │ │ -	ubfx	r1, r4, #10, #1
│ │ │ │ -	strb.w	r1, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │ -	str	r1, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │  	str	r1, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r1, r4, #11, #5
│ │ │ │ +	str	r1, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r1, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #10, #1
│ │ │ │ +	str	r1, [sp, #40]	@ 0x28
│ │ │ │  	movw	r1, #449	@ 0x1c1
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	strb.w	r4, [sp, #52]	@ 0x34
│ │ │ │  	cmp	r3, r1
│ │ │ │ -	beq.w	5792d8 <spr_noaccess@@Base+0x37028>
│ │ │ │ +	beq.w	5792cc <spr_noaccess@@Base+0x3701c>
│ │ │ │  	cmp.w	r3, #450	@ 0x1c2
│ │ │ │ -	bcs.w	574502 <spr_noaccess@@Base+0x32252>
│ │ │ │ +	bcs.w	5744fa <spr_noaccess@@Base+0x3224a>
│ │ │ │  	cmp	r3, #129	@ 0x81
│ │ │ │ -	beq.w	57857e <spr_noaccess@@Base+0x362ce>
│ │ │ │ -	bhi.w	574e4e <spr_noaccess@@Base+0x32b9e>
│ │ │ │ +	beq.w	578574 <spr_noaccess@@Base+0x362c4>
│ │ │ │ +	bhi.w	574e4a <spr_noaccess@@Base+0x32b9a>
│ │ │ │  	cmp	r3, #64	@ 0x40
│ │ │ │ -	beq.w	578658 <spr_noaccess@@Base+0x363a8>
│ │ │ │ -	bhi.w	576cae <spr_noaccess@@Base+0x349fe>
│ │ │ │ +	beq.w	57864c <spr_noaccess@@Base+0x3639c>
│ │ │ │ +	bhi.w	576caa <spr_noaccess@@Base+0x349fa>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578b42 <spr_noaccess@@Base+0x36892>
│ │ │ │ +	beq.w	578b34 <spr_noaccess@@Base+0x36884>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #9
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	54e894 <spr_noaccess@@Base+0xc5e4>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ubfx	sl, r4, #16, #5
│ │ │ │  	ubfx	r9, r4, #11, #5
│ │ │ │  	ubfx	r8, r4, #21, #5
│ │ │ │  	lsrs	r3, r4, #6
│ │ │ │  	lsls	r1, r4, #31
│ │ │ │ -	bmi.w	574dec <spr_noaccess@@Base+0x32b3c>
│ │ │ │ +	bmi.w	574de4 <spr_noaccess@@Base+0x32b34>
│ │ │ │  	and.w	r5, r3, #7
│ │ │ │  	tst.w	r4, #1536	@ 0x600
│ │ │ │  	ubfx	r3, r4, #9, #2
│ │ │ │ -	beq.w	574d34 <spr_noaccess@@Base+0x32a84>
│ │ │ │ +	beq.w	574d2c <spr_noaccess@@Base+0x32a7c>
│ │ │ │  	cmp	r3, #1
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	573b78 <spr_noaccess@@Base+0x318c8>
│ │ │ │ +	beq.w	573b70 <spr_noaccess@@Base+0x318c0>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #572]	@ (570e20 <spr_noaccess@@Base+0x2eb70>)
│ │ │ │ +	ldr	r3, [pc, #572]	@ (570e14 <spr_noaccess@@Base+0x2eb64>)
│ │ │ │  	addw	r2, r9, #2634	@ 0xa4a
│ │ │ │  	mov	r6, r0
│ │ │ │  	mov	r0, r7
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │  	str	r2, [sp, #32]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4bcd18 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	r2, [sp, #32]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r0, r6
│ │ │ │  	adds	r2, #8
│ │ │ │  	bl	4bcd18 <tcg_gen_ld_i64@@Base>
│ │ │ │  	cmp	r5, #0
│ │ │ │ -	bne.w	57830c <spr_noaccess@@Base+0x3605c>
│ │ │ │ +	bne.w	578302 <spr_noaccess@@Base+0x36052>
│ │ │ │  	addw	r5, r8, #2634	@ 0xa4a
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	lsls	r5, r5, #4
│ │ │ │  	mov	r2, r5
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	add.w	r2, r5, #8
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r2, r4, #6, #5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	strd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #6, #5
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ands.w	r3, r4, #1
│ │ │ │ -	bne.w	574d20 <spr_noaccess@@Base+0x32a70>
│ │ │ │ -	ldr	r4, [pc, #476]	@ (570e2c <spr_noaccess@@Base+0x2eb7c>)
│ │ │ │ +	bne.w	574d18 <spr_noaccess@@Base+0x32a68>
│ │ │ │ +	ldr	r4, [pc, #476]	@ (570e20 <spr_noaccess@@Base+0x2eb70>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	55990c <spr_noaccess@@Base+0x1765c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	movw	r2, #1985	@ 0x7c1
│ │ │ │  	and.w	r3, r4, r2
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │ -	str	r1, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │  	str	r1, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r1, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r1, [sp, #48]	@ 0x30
│ │ │ │  	movw	r1, #769	@ 0x301
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	cmp	r3, r1
│ │ │ │ -	beq.w	578d86 <spr_noaccess@@Base+0x36ad6>
│ │ │ │ -	bhi.w	57470e <spr_noaccess@@Base+0x3245e>
│ │ │ │ +	beq.w	578d78 <spr_noaccess@@Base+0x36ac8>
│ │ │ │ +	bhi.w	574706 <spr_noaccess@@Base+0x32456>
│ │ │ │  	movw	r2, #385	@ 0x181
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	579948 <spr_noaccess@@Base+0x37698>
│ │ │ │ +	beq.w	57993e <spr_noaccess@@Base+0x3768e>
│ │ │ │  	cmp.w	r3, #386	@ 0x182
│ │ │ │ -	bcs.w	575bae <spr_noaccess@@Base+0x338fe>
│ │ │ │ +	bcs.w	575baa <spr_noaccess@@Base+0x338fa>
│ │ │ │  	cmp	r3, #193	@ 0xc1
│ │ │ │ -	beq.w	5799ac <spr_noaccess@@Base+0x376fc>
│ │ │ │ -	bhi.w	5769a0 <spr_noaccess@@Base+0x346f0>
│ │ │ │ +	beq.w	5799a2 <spr_noaccess@@Base+0x376f2>
│ │ │ │ +	bhi.w	57699c <spr_noaccess@@Base+0x346ec>
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	beq.w	578b5a <spr_noaccess@@Base+0x368aa>
│ │ │ │ +	beq.w	578b4c <spr_noaccess@@Base+0x3689c>
│ │ │ │  	cmp	r3, #129	@ 0x81
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	movs	r4, #0
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #372]	@ (570e30 <spr_noaccess@@Base+0x2eb80>)
│ │ │ │ +	ldr	r3, [pc, #372]	@ (570e24 <spr_noaccess@@Base+0x2eb74>)
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	54cbe0 <spr_noaccess@@Base+0xa930>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	573b78 <spr_noaccess@@Base+0x318c8>
│ │ │ │ +	beq.w	573b70 <spr_noaccess@@Base+0x318c0>
│ │ │ │  	lsrs	r3, r4, #15
│ │ │ │  	and.w	r1, r4, #1
│ │ │ │  	and.w	r3, r3, #62	@ 0x3e
│ │ │ │  	movw	r2, #65472	@ 0xffc0
│ │ │ │  	ands	r2, r4
│ │ │ │  	orrs	r3, r1
│ │ │ │  	eors	r3, r2
│ │ │ │ @@ -1240937,15 +1240922,15 @@
│ │ │ │  	orr.w	r3, r3, r5, lsr #25
│ │ │ │  	orr.w	r5, r5, r5, lsl #7
│ │ │ │  	orr.w	r3, r3, ip
│ │ │ │  	and.w	r5, r5, #16843009	@ 0x1010101
│ │ │ │  	and.w	r3, r3, #16843009	@ 0x1010101
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	bl	4b4f48 <tcg_constant_i64@@Base>
│ │ │ │ -	ldr	r2, [pc, #204]	@ (570e20 <spr_noaccess@@Base+0x2eb70>)
│ │ │ │ +	ldr	r2, [pc, #204]	@ (570e14 <spr_noaccess@@Base+0x2eb64>)
│ │ │ │  	ldr.w	r7, [fp, r2]
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	add.w	r2, r2, r4, lsl #4
│ │ │ │  	lsls	r4, r4, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	umull	r0, r1, r5, r6
│ │ │ │ @@ -1240956,157 +1240941,160 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r3, #1985	@ 0x7c1
│ │ │ │  	ands	r3, r4
│ │ │ │  	cmp.w	r3, #832	@ 0x340
│ │ │ │ -	beq.w	577fe6 <spr_noaccess@@Base+0x35d36>
│ │ │ │ -	bhi.w	574542 <spr_noaccess@@Base+0x32292>
│ │ │ │ +	beq.w	578008 <spr_noaccess@@Base+0x35d58>
│ │ │ │ +	bhi.w	57453a <spr_noaccess@@Base+0x3228a>
│ │ │ │  	cmp.w	r3, #384	@ 0x180
│ │ │ │ -	beq.w	5780be <spr_noaccess@@Base+0x35e0e>
│ │ │ │ -	bhi.w	575ace <spr_noaccess@@Base+0x3381e>
│ │ │ │ +	beq.w	5780b2 <spr_noaccess@@Base+0x35e02>
│ │ │ │ +	bhi.w	575aca <spr_noaccess@@Base+0x3381a>
│ │ │ │  	cmp	r3, #192	@ 0xc0
│ │ │ │ -	beq.w	57837c <spr_noaccess@@Base+0x360cc>
│ │ │ │ -	bhi.w	576bc2 <spr_noaccess@@Base+0x34912>
│ │ │ │ +	beq.w	578372 <spr_noaccess@@Base+0x360c2>
│ │ │ │ +	bhi.w	576bbe <spr_noaccess@@Base+0x3490e>
│ │ │ │  	cmp	r3, #64	@ 0x40
│ │ │ │ -	beq.w	5786b2 <spr_noaccess@@Base+0x36402>
│ │ │ │ +	beq.w	5786a6 <spr_noaccess@@Base+0x363f6>
│ │ │ │  	cmp	r3, #128	@ 0x80
│ │ │ │ -	beq.w	578670 <spr_noaccess@@Base+0x363c0>
│ │ │ │ +	beq.w	578664 <spr_noaccess@@Base+0x363b4>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r1, r3, #7
│ │ │ │ +	lsls	r5, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #0
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4cfc28 <tcg_gen_gvec_umax@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ble.n	570d70 <spr_noaccess@@Base+0x2eac0>
│ │ │ │ +	ble.n	570d7c <spr_noaccess@@Base+0x2eacc>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strb	r3, [r2, #6]
│ │ │ │ -	vshr.u64	<illegal reg q11.5>, <illegal reg q8.5>, #3
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd6ff5
│ │ │ │ -	vcle.f<illegal width 64>	d23, d12, #0
│ │ │ │ +	strb	r5, [r3, #6]
│ │ │ │ +	vshr.u64	<illegal reg q11.5>, <illegal reg q14.5>, #3
│ │ │ │ +	vcgt.s<illegal width 64>	d23, d1, #0
│ │ │ │ +	vsli.64	d23, d8, #61	@ 0x3d
│ │ │ │  	lsls	r3, r0, #1
│ │ │ │ -	ldr	r3, [r4, #96]	@ 0x60
│ │ │ │ -	vshr.u64	d21, d13, #3
│ │ │ │ -	vsra.u32	d21, d27, #3
│ │ │ │ +	ldr	r7, [r5, #96]	@ 0x60
│ │ │ │ +	vcge.s<illegal width 64>	d21, d25, #0
│ │ │ │ +	vceq.i<illegal width 64>	<illegal reg q10.5>, <illegal reg q3.5>, #0
│ │ │ │  	vrsra.u64	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r2, #132	@ 0x84
│ │ │ │ +	cmp	r2, #144	@ 0x90
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldr	r7, [pc, #892]	@ (5711a8 <spr_noaccess@@Base+0x2eef8>)
│ │ │ │ -	vqrdmulh.s<illegal width 64>	q10, <illegal reg q14.5>, d19[0]
│ │ │ │ -	vsubl.u<illegal width 64>	<illegal reg q12.5>, d29, d27
│ │ │ │ +	ldr	r7, [pc, #940]	@ (5711cc <spr_noaccess@@Base+0x2ef1c>)
│ │ │ │ +	vqrdmulh.s<illegal width 64>	q10, <illegal reg q14.5>, d31[0]
│ │ │ │ +	vrshr.u64	d25, d23, #3
│ │ │ │  	vclt.s<illegal width 64>	<illegal reg q15.5>, q0, #0
│ │ │ │  	strb	r1, [r0, #15]
│ │ │ │  	ands	r3, r4
│ │ │ │  	cmp.w	r3, #896	@ 0x380
│ │ │ │ -	beq.w	577ad8 <spr_noaccess@@Base+0x35828>
│ │ │ │ -	bhi.w	574974 <spr_noaccess@@Base+0x326c4>
│ │ │ │ +	beq.w	577acc <spr_noaccess@@Base+0x3581c>
│ │ │ │ +	bhi.w	574968 <spr_noaccess@@Base+0x326b8>
│ │ │ │  	cmp.w	r3, #512	@ 0x200
│ │ │ │ -	beq.w	57862a <spr_noaccess@@Base+0x3637a>
│ │ │ │ -	bhi.w	5754b2 <spr_noaccess@@Base+0x33202>
│ │ │ │ +	beq.w	57861e <spr_noaccess@@Base+0x3636e>
│ │ │ │ +	bhi.w	5754ae <spr_noaccess@@Base+0x331fe>
│ │ │ │  	cmp.w	r3, #320	@ 0x140
│ │ │ │ -	beq.w	57815c <spr_noaccess@@Base+0x35eac>
│ │ │ │ -	bhi.w	576b88 <spr_noaccess@@Base+0x348d8>
│ │ │ │ +	beq.w	578150 <spr_noaccess@@Base+0x35ea0>
│ │ │ │ +	bhi.w	576b84 <spr_noaccess@@Base+0x348d4>
│ │ │ │  	cmp.w	r3, #256	@ 0x100
│ │ │ │ -	beq.w	578196 <spr_noaccess@@Base+0x35ee6>
│ │ │ │ +	beq.w	57818a <spr_noaccess@@Base+0x35eda>
│ │ │ │  	movw	r2, #257	@ 0x101
│ │ │ │  	cmp	r3, r2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #23, #3
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r2, r3, #11
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #23, #3
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r0, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │ +	mov	r0, r6
│ │ │ │  	bl	5555f4 <spr_noaccess@@Base+0x13344>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r3, #1985	@ 0x7c1
│ │ │ │  	ands	r3, r4
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ +	ubfx	r1, r4, #11, #5
│ │ │ │  	cmp.w	r3, #640	@ 0x280
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r1, [sp, #40]	@ 0x28
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	beq.w	5772ee <spr_noaccess@@Base+0x3503e>
│ │ │ │ -	bhi.w	574876 <spr_noaccess@@Base+0x325c6>
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r1, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	beq.w	5772ea <spr_noaccess@@Base+0x3503a>
│ │ │ │ +	bhi.w	57486c <spr_noaccess@@Base+0x325bc>
│ │ │ │  	cmp.w	r3, #320	@ 0x140
│ │ │ │ -	beq.w	5770be <spr_noaccess@@Base+0x34e0e>
│ │ │ │ -	bhi.w	5759c0 <spr_noaccess@@Base+0x33710>
│ │ │ │ +	beq.w	5770ba <spr_noaccess@@Base+0x34e0a>
│ │ │ │ +	bhi.w	5759bc <spr_noaccess@@Base+0x3370c>
│ │ │ │  	cmp	r3, #128	@ 0x80
│ │ │ │ -	beq.w	578142 <spr_noaccess@@Base+0x35e92>
│ │ │ │ -	bhi.w	576a8a <spr_noaccess@@Base+0x347da>
│ │ │ │ +	beq.w	578136 <spr_noaccess@@Base+0x35e86>
│ │ │ │ +	bhi.w	576a86 <spr_noaccess@@Base+0x347d6>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	576f68 <spr_noaccess@@Base+0x34cb8>
│ │ │ │ +	beq.w	576f64 <spr_noaccess@@Base+0x34cb4>
│ │ │ │  	cmp	r3, #64	@ 0x40
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r7, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1564]	@ 571508 <spr_noaccess@@Base+0x2f258>
│ │ │ │ +	ldr.w	r2, [pc, #1568]	@ 571500 <spr_noaccess@@Base+0x2f250>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	movw	r3, #1985	@ 0x7c1
│ │ │ │ -	ands	r3, r4
│ │ │ │ -	ubfx	r0, r4, #21, #5
│ │ │ │ +	movw	r2, #1985	@ 0x7c1
│ │ │ │ +	ands	r2, r4
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │ -	cmp.w	r3, #640	@ 0x280
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r0, r1, [sp, #40]	@ 0x28
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ -	beq.w	5786f4 <spr_noaccess@@Base+0x36444>
│ │ │ │ -	bhi.w	574756 <spr_noaccess@@Base+0x324a6>
│ │ │ │ -	movw	r2, #257	@ 0x101
│ │ │ │ -	cmp	r3, r2
│ │ │ │ -	beq.w	57874a <spr_noaccess@@Base+0x3649a>
│ │ │ │ -	cmp.w	r3, #258	@ 0x102
│ │ │ │ -	bcs.w	575648 <spr_noaccess@@Base+0x33398>
│ │ │ │ -	cmp	r3, #128	@ 0x80
│ │ │ │ -	beq.w	577ea2 <spr_noaccess@@Base+0x35bf2>
│ │ │ │ -	bhi.w	57653a <spr_noaccess@@Base+0x3428a>
│ │ │ │ -	cmp	r3, #64	@ 0x40
│ │ │ │ -	beq.w	577efe <spr_noaccess@@Base+0x35c4e>
│ │ │ │ -	bhi.w	577ee8 <spr_noaccess@@Base+0x35c38>
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	579756 <spr_noaccess@@Base+0x374a6>
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	cmp.w	r2, #640	@ 0x280
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r1, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	beq.w	5786e8 <spr_noaccess@@Base+0x36438>
│ │ │ │ +	bhi.w	57474e <spr_noaccess@@Base+0x3249e>
│ │ │ │ +	movw	r0, #257	@ 0x101
│ │ │ │ +	cmp	r2, r0
│ │ │ │ +	beq.w	57873e <spr_noaccess@@Base+0x3648e>
│ │ │ │ +	cmp.w	r2, #258	@ 0x102
│ │ │ │ +	bcs.w	575644 <spr_noaccess@@Base+0x33394>
│ │ │ │ +	cmp	r2, #128	@ 0x80
│ │ │ │ +	beq.w	577e90 <spr_noaccess@@Base+0x35be0>
│ │ │ │ +	bhi.w	576536 <spr_noaccess@@Base+0x34286>
│ │ │ │ +	cmp	r2, #64	@ 0x40
│ │ │ │ +	beq.w	577eec <spr_noaccess@@Base+0x35c3c>
│ │ │ │ +	bhi.w	577ed6 <spr_noaccess@@Base+0x35c26>
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57974c <spr_noaccess@@Base+0x3749c>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r2, r3
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	56a9f8 <spr_noaccess@@Base+0x28748>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	bl	5445d8 <spr_noaccess@@Base+0x2328>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov.w	r0, #4294967295	@ 0xffffffff
│ │ │ │  	ubfx	r5, r4, #21, #5
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr.w	r1, [pc, #1436]	@ 57150c <spr_noaccess@@Base+0x2f25c>
│ │ │ │ +	ldr.w	r1, [pc, #1440]	@ 571504 <spr_noaccess@@Base+0x2f254>
│ │ │ │  	ubfx	ip, r4, #16, #5
│ │ │ │  	movs	r2, #1
│ │ │ │  	add	r1, pc
│ │ │ │  	strd	r2, r2, [sp]
│ │ │ │  	ands	r2, r4
│ │ │ │  	ubfx	r4, r4, #10, #1
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │ @@ -1241116,15 +1241104,15 @@
│ │ │ │  	ldr.w	r2, [r1, ip, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, r5, lsl #2]
│ │ │ │  	bl	562f38 <spr_noaccess@@Base+0x20c88>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movs	r0, #0
│ │ │ │  	ubfx	r5, r4, #21, #5
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr.w	r1, [pc, #1384]	@ 571510 <spr_noaccess@@Base+0x2f260>
│ │ │ │ +	ldr.w	r1, [pc, #1388]	@ 571508 <spr_noaccess@@Base+0x2f258>
│ │ │ │  	ubfx	ip, r4, #16, #5
│ │ │ │  	movs	r2, #1
│ │ │ │  	add	r1, pc
│ │ │ │  	strd	r2, r2, [sp]
│ │ │ │  	ands	r2, r4
│ │ │ │  	ubfx	r4, r4, #10, #1
│ │ │ │  	str	r2, [sp, #12]
│ │ │ │ @@ -1241143,22 +1241131,22 @@
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	bl	563180 <spr_noaccess@@Base+0x20ed0>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	strb.w	r3, [sp, #49]	@ 0x31
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r3, r4, #10, #1
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	strb.w	r3, [sp, #48]	@ 0x30
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	strb.w	r4, [sp, #49]	@ 0x31
│ │ │ │  	bl	56b9a4 <spr_noaccess@@Base+0x296f4>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	movs	r3, #0
│ │ │ │  	ubfx	r5, r4, #10, #1
│ │ │ │  	strd	r3, r3, [sp, #8]
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │ @@ -1241175,108 +1241163,108 @@
│ │ │ │  	ubfx	r2, r4, #10, #1
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	strd	r2, r1, [sp]
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	bl	563180 <spr_noaccess@@Base+0x20ed0>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r2, [pc, #1188]	@ 571514 <spr_noaccess@@Base+0x2f264>
│ │ │ │ +	ldr.w	r2, [pc, #1192]	@ 57150c <spr_noaccess@@Base+0x2f25c>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	lsls	r2, r4, #15
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	lsls	r3, r4, #2
│ │ │ │ -	ldr.w	r2, [pc, #1156]	@ 571518 <spr_noaccess@@Base+0x2f268>
│ │ │ │ +	ldr.w	r2, [pc, #1156]	@ 571510 <spr_noaccess@@Base+0x2f260>
│ │ │ │  	ubfx	r4, r4, #17, #4
│ │ │ │  	and.w	r3, r3, #16
│ │ │ │  	orrs	r3, r4
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1128]	@ 57151c <spr_noaccess@@Base+0x2f26c>
│ │ │ │ +	ldr.w	r2, [pc, #1132]	@ 571514 <spr_noaccess@@Base+0x2f264>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1104]	@ 571520 <spr_noaccess@@Base+0x2f270>
│ │ │ │ +	ldr.w	r2, [pc, #1104]	@ 571518 <spr_noaccess@@Base+0x2f268>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1076]	@ 571524 <spr_noaccess@@Base+0x2f274>
│ │ │ │ +	ldr.w	r2, [pc, #1080]	@ 57151c <spr_noaccess@@Base+0x2f26c>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1052]	@ 571528 <spr_noaccess@@Base+0x2f278>
│ │ │ │ +	ldr.w	r2, [pc, #1052]	@ 571520 <spr_noaccess@@Base+0x2f270>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1024]	@ 57152c <spr_noaccess@@Base+0x2f27c>
│ │ │ │ +	ldr.w	r2, [pc, #1028]	@ 571524 <spr_noaccess@@Base+0x2f274>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #1000]	@ (571530 <spr_noaccess@@Base+0x2f280>)
│ │ │ │ +	ldr	r2, [pc, #1000]	@ (571528 <spr_noaccess@@Base+0x2f278>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #976]	@ (571534 <spr_noaccess@@Base+0x2f284>)
│ │ │ │ +	ldr	r2, [pc, #976]	@ (57152c <spr_noaccess@@Base+0x2f27c>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #952]	@ (571538 <spr_noaccess@@Base+0x2f288>)
│ │ │ │ +	ldr	r2, [pc, #952]	@ (571530 <spr_noaccess@@Base+0x2f280>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ @@ -1241284,67 +1241272,67 @@
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	movw	r2, #32776	@ 0x8008
│ │ │ │  	tst	r2, r3
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.w	574c6a <spr_noaccess@@Base+0x329ba>
│ │ │ │ +	bne.w	574c62 <spr_noaccess@@Base+0x329b2>
│ │ │ │  	ldrb.w	r3, [r0, #89]	@ 0x59
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	574c6a <spr_noaccess@@Base+0x329ba>
│ │ │ │ -	ldr	r5, [pc, #892]	@ (57153c <spr_noaccess@@Base+0x2f28c>)
│ │ │ │ +	beq.w	574c62 <spr_noaccess@@Base+0x329b2>
│ │ │ │ +	ldr	r5, [pc, #896]	@ (571534 <spr_noaccess@@Base+0x2f284>)
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │ -	ldr	r3, [pc, #892]	@ (571540 <spr_noaccess@@Base+0x2f290>)
│ │ │ │ +	ldr	r3, [pc, #892]	@ (571538 <spr_noaccess@@Base+0x2f288>)
│ │ │ │  	add	r5, pc
│ │ │ │ -	ldr	r1, [pc, #812]	@ (5714f4 <spr_noaccess@@Base+0x2f244>)
│ │ │ │ +	ldr	r1, [pc, #812]	@ (5714ec <spr_noaccess@@Base+0x2f23c>)
│ │ │ │  	ldr.w	r0, [r0, #140]	@ 0x8c
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r4, [r5, r4, lsl #2]
│ │ │ │  	mrc	15, 0, r5, cr13, cr0, {3}
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r1, [r5, r1]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r3, r1
│ │ │ │  	add	r1, r4
│ │ │ │  	lsls	r4, r0, #18
│ │ │ │ -	bpl.w	5765e8 <spr_noaccess@@Base+0x34338>
│ │ │ │ -	ldr	r0, [pc, #856]	@ (571544 <spr_noaccess@@Base+0x2f294>)
│ │ │ │ +	bpl.w	5765e4 <spr_noaccess@@Base+0x34334>
│ │ │ │ +	ldr	r0, [pc, #856]	@ (57153c <spr_noaccess@@Base+0x2f28c>)
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #4032	@ 0xfc0
│ │ │ │  	ldr.w	r0, [r0, #4032]	@ 0xfc0
│ │ │ │  	bl	4b558c <tcg_gen_call2@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	movw	r2, #32776	@ 0x8008
│ │ │ │  	tst	r2, r3
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r2, [r0, #88]	@ 0x58
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.w	574c6a <spr_noaccess@@Base+0x329ba>
│ │ │ │ +	bne.w	574c62 <spr_noaccess@@Base+0x329b2>
│ │ │ │  	ldrb.w	r3, [r0, #89]	@ 0x59
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	574c6a <spr_noaccess@@Base+0x329ba>
│ │ │ │ -	ldr	r3, [pc, #804]	@ (571548 <spr_noaccess@@Base+0x2f298>)
│ │ │ │ +	beq.w	574c62 <spr_noaccess@@Base+0x329b2>
│ │ │ │ +	ldr	r3, [pc, #804]	@ (571540 <spr_noaccess@@Base+0x2f290>)
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │ -	ldr	r1, [pc, #716]	@ (5714f8 <spr_noaccess@@Base+0x2f248>)
│ │ │ │ +	ldr	r1, [pc, #720]	@ (5714f0 <spr_noaccess@@Base+0x2f240>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r0, #140]	@ 0x8c
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r3, [r3, r4, lsl #2]
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	lsls	r5, r0, #18
│ │ │ │  	ldr	r4, [r4, r1]
│ │ │ │  	add	r3, r4
│ │ │ │ -	bpl.w	5765d0 <spr_noaccess@@Base+0x34320>
│ │ │ │ -	ldr	r1, [pc, #760]	@ (571540 <spr_noaccess@@Base+0x2f290>)
│ │ │ │ -	ldr	r0, [pc, #768]	@ (57154c <spr_noaccess@@Base+0x2f29c>)
│ │ │ │ +	bpl.w	5765cc <spr_noaccess@@Base+0x3431c>
│ │ │ │ +	ldr	r1, [pc, #760]	@ (571538 <spr_noaccess@@Base+0x2f288>)
│ │ │ │ +	ldr	r0, [pc, #772]	@ (571544 <spr_noaccess@@Base+0x2f294>)
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr.w	r5, [fp, r1]
│ │ │ │  	addw	r1, r0, #3768	@ 0xeb8
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	ldr	r3, [r5, #0]
│ │ │ │  	ldr.w	r0, [r0, #3768]	@ 0xeb8
│ │ │ │  	add	r3, r4
│ │ │ │ @@ -1241355,27 +1241343,27 @@
│ │ │ │  	bl	54b0f0 <spr_noaccess@@Base+0x8e40>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #11
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r3, [sp, #44]	@ 0x2c
│ │ │ │  	mov	r7, r3
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	577ed8 <spr_noaccess@@Base+0x35c28>
│ │ │ │ +	beq.w	577ec6 <spr_noaccess@@Base+0x35c16>
│ │ │ │  	ldr	r0, [sp, #40]	@ 0x28
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r5
│ │ │ │ -	ldr	r5, [pc, #700]	@ (571550 <spr_noaccess@@Base+0x2f2a0>)
│ │ │ │ +	ldr	r5, [pc, #704]	@ (571548 <spr_noaccess@@Base+0x2f298>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r7, lsl #2]
│ │ │ │  	bl	4b9918 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #604]	@ (5714fc <spr_noaccess@@Base+0x2f24c>)
│ │ │ │ -	ldr	r3, [pc, #668]	@ (571540 <spr_noaccess@@Base+0x2f290>)
│ │ │ │ +	ldr	r1, [pc, #604]	@ (5714f4 <spr_noaccess@@Base+0x2f244>)
│ │ │ │ +	ldr	r3, [pc, #672]	@ (571538 <spr_noaccess@@Base+0x2f288>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [sp, #48]	@ 0x30
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	ldr.w	r2, [r5, r2, lsl #2]
│ │ │ │ @@ -1241384,52 +1241372,52 @@
│ │ │ │  	add	r2, r1
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	ldr.w	r0, [r5, r7, lsl #2]
│ │ │ │  	add	r3, r1
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r1, r0
│ │ │ │ -	ldr	r0, [pc, #648]	@ (571554 <spr_noaccess@@Base+0x2f2a4>)
│ │ │ │ +	ldr	r0, [pc, #648]	@ (57154c <spr_noaccess@@Base+0x2f29c>)
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #84	@ 0x54
│ │ │ │  	ldr	r0, [r0, #84]	@ 0x54
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b0f0 <spr_noaccess@@Base+0x8e40>
│ │ │ │ -	ldr	r2, [pc, #624]	@ (571558 <spr_noaccess@@Base+0x2f2a8>)
│ │ │ │ +	ldr	r2, [pc, #624]	@ (571550 <spr_noaccess@@Base+0x2f2a0>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	56c920 <spr_noaccess@@Base+0x2a670>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	54b0f0 <spr_noaccess@@Base+0x8e40>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #11
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r3, [sp, #44]	@ 0x2c
│ │ │ │  	mov	r7, r3
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5778ba <spr_noaccess@@Base+0x3560a>
│ │ │ │ +	beq.w	5778b0 <spr_noaccess@@Base+0x35600>
│ │ │ │  	ldr	r0, [sp, #40]	@ 0x28
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r5
│ │ │ │ -	ldr	r5, [pc, #568]	@ (57155c <spr_noaccess@@Base+0x2f2ac>)
│ │ │ │ +	ldr	r5, [pc, #572]	@ (571554 <spr_noaccess@@Base+0x2f2a4>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r1, [r5, r7, lsl #2]
│ │ │ │  	bl	4b9918 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #464]	@ (571500 <spr_noaccess@@Base+0x2f250>)
│ │ │ │ -	ldr	r3, [pc, #524]	@ (571540 <spr_noaccess@@Base+0x2f290>)
│ │ │ │ +	ldr	r1, [pc, #464]	@ (5714f8 <spr_noaccess@@Base+0x2f248>)
│ │ │ │ +	ldr	r3, [pc, #528]	@ (571538 <spr_noaccess@@Base+0x2f288>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [sp, #48]	@ 0x30
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	ldr.w	r2, [r5, r2, lsl #2]
│ │ │ │ @@ -1241438,84 +1241426,84 @@
│ │ │ │  	add	r2, r1
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	ldr.w	r0, [r5, r7, lsl #2]
│ │ │ │  	add	r3, r1
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r1, r0
│ │ │ │ -	ldr	r0, [pc, #516]	@ (571560 <spr_noaccess@@Base+0x2f2b0>)
│ │ │ │ +	ldr	r0, [pc, #516]	@ (571558 <spr_noaccess@@Base+0x2f2a8>)
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	sub.w	r1, r0, #48	@ 0x30
│ │ │ │  	ldr.w	r0, [r0, #-48]
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #17, #1
│ │ │ │ -	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #18, #2
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ -	lsls	r7, r3, #2
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #17, #1
│ │ │ │ +	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r2, r4, #16, #1
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ +	lsls	r7, r3, #2
│ │ │ │  	strb.w	r2, [sp, #53]	@ 0x35
│ │ │ │ +	ubfx	r2, r4, #18, #2
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	54aed4 <spr_noaccess@@Base+0x8c24>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b0f0 <spr_noaccess@@Base+0x8e40>
│ │ │ │ -	ldr	r2, [pc, #432]	@ (571564 <spr_noaccess@@Base+0x2f2b4>)
│ │ │ │ +	ldr	r2, [pc, #436]	@ (57155c <spr_noaccess@@Base+0x2f2ac>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	56c920 <spr_noaccess@@Base+0x2a670>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #17, #1
│ │ │ │ -	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #18, #2
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ -	lsls	r3, r3, #2
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #17, #1
│ │ │ │ +	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r2, r4, #16, #1
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ +	lsls	r3, r3, #2
│ │ │ │  	strb.w	r2, [sp, #53]	@ 0x35
│ │ │ │ +	ubfx	r2, r4, #18, #2
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	54aed4 <spr_noaccess@@Base+0x8c24>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #26
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #256]	@ (571504 <spr_noaccess@@Base+0x2f254>)
│ │ │ │ +	ldr	r2, [pc, #256]	@ (5714fc <spr_noaccess@@Base+0x2f24c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #348]	@ (571568 <spr_noaccess@@Base+0x2f2b8>)
│ │ │ │ +	ldr	r0, [pc, #352]	@ (571560 <spr_noaccess@@Base+0x2f2b0>)
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	ldr.w	r3, [r0, r3, lsl #2]
│ │ │ │  	ldr.w	r2, [r0, r2, lsl #2]
│ │ │ │  	add	r3, r1
│ │ │ │  	ldr.w	r0, [r0, r4, lsl #2]
│ │ │ │  	add	r2, r1
│ │ │ │  	add	r1, r0
│ │ │ │ -	ldr	r0, [pc, #312]	@ (57156c <spr_noaccess@@Base+0x2f2bc>)
│ │ │ │ +	ldr	r0, [pc, #316]	@ (571564 <spr_noaccess@@Base+0x2f2b4>)
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #612	@ 0x264
│ │ │ │  	ldr.w	r0, [r0, #612]	@ 0x264
│ │ │ │  	bl	4b558c <tcg_gen_call2@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r5
│ │ │ │ @@ -1241526,122 +1241514,124 @@
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b0c8 <spr_noaccess@@Base+0x8e18>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #256]	@ (571570 <spr_noaccess@@Base+0x2f2c0>)
│ │ │ │ +	ldr	r2, [pc, #260]	@ (571568 <spr_noaccess@@Base+0x2f2b8>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55eeb0 <spr_noaccess@@Base+0x1cc00>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b0c8 <spr_noaccess@@Base+0x8e18>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #228]	@ (571574 <spr_noaccess@@Base+0x2f2c4>)
│ │ │ │ +	ldr	r2, [pc, #228]	@ (57156c <spr_noaccess@@Base+0x2f2bc>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55eeb0 <spr_noaccess@@Base+0x1cc00>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	and.w	r2, r4, #1
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	lsls	r0, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #188]	@ (571578 <spr_noaccess@@Base+0x2f2c8>)
│ │ │ │ +	ldr	r3, [pc, #188]	@ (571570 <spr_noaccess@@Base+0x2f2c0>)
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	562408 <spr_noaccess@@Base+0x20158>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #140]	@ 0x8c
│ │ │ │  	cmp	r3, #0
│ │ │ │  	bge.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #160]	@ (57157c <spr_noaccess@@Base+0x2f2cc>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (571574 <spr_noaccess@@Base+0x2f2c4>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r0, [r3, r4, lsl #2]
│ │ │ │  	bl	4bf040 <tcg_gen_ctpop_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	bvs.n	571468 <spr_noaccess@@Base+0x2f1b8>
│ │ │ │ +	nop
│ │ │ │ +	bvs.n	571474 <spr_noaccess@@Base+0x2f1c4>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bvs.n	5715a4 <spr_noaccess@@Base+0x2f2f4>
│ │ │ │ +	bvs.n	5715b0 <spr_noaccess@@Base+0x2f300>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bpl.n	5714bc <spr_noaccess@@Base+0x2f20c>
│ │ │ │ +	bpl.n	5714c8 <spr_noaccess@@Base+0x2f218>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bpl.n	5715a0 <spr_noaccess@@Base+0x2f2f0>
│ │ │ │ +	bpl.n	5715ac <spr_noaccess@@Base+0x2f2fc>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bmi.n	5715f4 <spr_noaccess@@Base+0x2f344>
│ │ │ │ +	bmi.n	571400 <spr_noaccess@@Base+0x2f150>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	asrs	r7, r1, #28
│ │ │ │ -	vneg.f<illegal width 64>	<illegal reg q10.5>, q9
│ │ │ │ +	asrs	r1, r3, #28
│ │ │ │ +	vneg.f<illegal width 64>	<illegal reg q10.5>, q14
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	ldrsb	r2, [r5, r6]
│ │ │ │ +	ldrsb	r4, [r6, r6]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	ldrsb	r5, [r1, r1]
│ │ │ │ -	vsli.64	d21, d31, #61	@ 0x3d
│ │ │ │ -	vsli.32	d21, d25, #29
│ │ │ │ -	vsri.64	d21, d19, #3
│ │ │ │ -	vcgt.f<illegal width 64>	d21, d29, #0
│ │ │ │ -	vneg.s<illegal width 64>	d21, d27
│ │ │ │ -	vabs.s<illegal width 64>	d21, d21
│ │ │ │ -	vsubl.u<illegal width 64>	<illegal reg q10.5>, d29, d17
│ │ │ │ -	vclt.f<illegal width 64>	d21, d25, #0
│ │ │ │ -	vcle.f<illegal width 64>	d21, d21, #0
│ │ │ │ -	vsli.64	d21, d4, #61	@ 0x3d
│ │ │ │ +	ldrsb	r7, [r2, r1]
│ │ │ │ +	vcle.f<illegal width 64>	<illegal reg q10.5>, <illegal reg q4.5>, #0
│ │ │ │ +	vceq.f<illegal width 64>	<illegal reg q10.5>, <illegal reg q1.5>, #0
│ │ │ │ +	vsri.64	d21, d29, #3
│ │ │ │ +	vsri.32	d21, d23, #3
│ │ │ │ +	vrsra.u64	d21, d21, #3
│ │ │ │ +	vabs.s<illegal width 64>	d21, d31
│ │ │ │ +	vsubl.u<illegal width 64>	<illegal reg q10.5>, d29, d27
│ │ │ │ +	vqshlu.s32	d21, d19, #29
│ │ │ │ +	vcle.f<illegal width 64>	d21, d31, #0
│ │ │ │ +	vsli.64	d21, d14, #61	@ 0x3d
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r3, #122	@ 0x7a
│ │ │ │ +	movs	r3, #132	@ 0x84
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	strb	r6, [r5, r4]
│ │ │ │ +	strb	r0, [r7, r4]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	movs	r3, #30
│ │ │ │ +	movs	r3, #40	@ 0x28
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	strb	r4, [r0, r3]
│ │ │ │ +	strb	r6, [r1, r3]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	adds	r3, #146	@ 0x92
│ │ │ │ +	adds	r3, #156	@ 0x9c
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldr	r5, [r2, #28]
│ │ │ │ -	vsri.32	d21, d20, #3
│ │ │ │ +	ldr	r7, [r3, #28]
│ │ │ │ +	vsri.32	d21, d30, #3
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	adds	r3, #2
│ │ │ │ +	adds	r3, #12
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldr	r3, [r5, #8]
│ │ │ │ -	vabs.s<illegal width 64>	<illegal reg q10.5>, q3
│ │ │ │ +	ldr	r5, [r6, #8]
│ │ │ │ +	vrsra.u32	<illegal reg q10.5>, q0, #3
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	adds	r2, #44	@ 0x2c
│ │ │ │ +	adds	r2, #54	@ 0x36
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	adds	r7, #91	@ 0x5b
│ │ │ │ -	vmlsl.u<illegal width 64>	<illegal reg q9.5>, d29, d29[0]
│ │ │ │ +	adds	r7, #101	@ 0x65
│ │ │ │ +	vqshlu.s64	<illegal reg q9.5>, <illegal reg q11.5>, #61	@ 0x3d
│ │ │ │  	vshr.u32	d19, d20, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh	r6, [r6, r1]
│ │ │ │ +	strh	r0, [r0, r2]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #9
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #804]	@ (5718b0 <spr_noaccess@@Base+0x2f600>)
│ │ │ │ +	ldr	r2, [pc, #804]	@ (5718a8 <spr_noaccess@@Base+0x2f5f8>)
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │ -	ldr	r0, [pc, #776]	@ (5718a0 <spr_noaccess@@Base+0x2f5f0>)
│ │ │ │ +	ldr	r0, [pc, #776]	@ (571898 <spr_noaccess@@Base+0x2f5e8>)
│ │ │ │  	add	r2, pc
│ │ │ │ -	ldr	r1, [pc, #792]	@ (5718b4 <spr_noaccess@@Base+0x2f604>)
│ │ │ │ +	ldr	r1, [pc, #792]	@ (5718ac <spr_noaccess@@Base+0x2f5fc>)
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r0, [r0, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr.w	r6, [r2, r4, lsl #2]
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add.w	r1, r1, #480	@ 0x1e0
│ │ │ │ @@ -1241650,34 +1241640,34 @@
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	bl	4b5560 <tcg_gen_call1@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r6, r3, #9
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #748]	@ (5718b8 <spr_noaccess@@Base+0x2f608>)
│ │ │ │ +	ldr	r2, [pc, #748]	@ (5718b0 <spr_noaccess@@Base+0x2f600>)
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │ -	ldr	r0, [pc, #716]	@ (5718a4 <spr_noaccess@@Base+0x2f5f4>)
│ │ │ │ +	ldr	r0, [pc, #716]	@ (57189c <spr_noaccess@@Base+0x2f5ec>)
│ │ │ │  	add	r2, pc
│ │ │ │ -	ldr	r1, [pc, #736]	@ (5718bc <spr_noaccess@@Base+0x2f60c>)
│ │ │ │ +	ldr	r1, [pc, #736]	@ (5718b4 <spr_noaccess@@Base+0x2f604>)
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r0, [r0, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr.w	r6, [r2, r4, lsl #2]
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add.w	r1, r1, #348	@ 0x15c
│ │ │ │  	ldr	r2, [r4, r0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	bl	4b5560 <tcg_gen_call1@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #700]	@ (5718c0 <spr_noaccess@@Base+0x2f610>)
│ │ │ │ +	ldr	r3, [pc, #700]	@ (5718b8 <spr_noaccess@@Base+0x2f608>)
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r7, [r3, r4, lsl #2]
│ │ │ │  	ldr.w	r5, [r3, r2, lsl #2]
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │ @@ -1241703,265 +1241693,269 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4ba0f0 <tcg_gen_andi_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r2, r3, #19
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #608]	@ (5718c4 <spr_noaccess@@Base+0x2f614>)
│ │ │ │ +	ldr	r2, [pc, #608]	@ (5718bc <spr_noaccess@@Base+0x2f60c>)
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │ -	ldr	r0, [pc, #568]	@ (5718a8 <spr_noaccess@@Base+0x2f5f8>)
│ │ │ │ +	ldr	r0, [pc, #568]	@ (5718a0 <spr_noaccess@@Base+0x2f5f0>)
│ │ │ │  	add	r2, pc
│ │ │ │ -	ldr	r1, [pc, #596]	@ (5718c8 <spr_noaccess@@Base+0x2f618>)
│ │ │ │ +	ldr	r1, [pc, #596]	@ (5718c0 <spr_noaccess@@Base+0x2f610>)
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r0, [r0, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr.w	r6, [r2, r4, lsl #2]
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	adds	r1, #216	@ 0xd8
│ │ │ │  	ldr	r2, [r4, r0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r6
│ │ │ │  	bl	4b5560 <tcg_gen_call1@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #564]	@ (5718cc <spr_noaccess@@Base+0x2f61c>)
│ │ │ │ -	and.w	r2, r4, #1
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	ldr	r3, [pc, #564]	@ (5718c4 <spr_noaccess@@Base+0x2f614>)
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	562408 <spr_noaccess@@Base+0x20158>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r0, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	577f5a <spr_noaccess@@Base+0x35caa>
│ │ │ │ +	beq.w	577f48 <spr_noaccess@@Base+0x35c98>
│ │ │ │  	ldrb.w	r3, [r6, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 5716ee <spr_noaccess@@Base+0x2f43e>
│ │ │ │ +	cbz	r3, 5716e6 <spr_noaccess@@Base+0x2f436>
│ │ │ │  	ldr	r3, [r6, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	5716ee <spr_noaccess@@Base+0x2f43e>
│ │ │ │ -	ldr	r3, [pc, #496]	@ (5718d0 <spr_noaccess@@Base+0x2f620>)
│ │ │ │ +	beq.n	5716e6 <spr_noaccess@@Base+0x2f436>
│ │ │ │ +	ldr	r3, [pc, #496]	@ (5718c8 <spr_noaccess@@Base+0x2f618>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #304]	@ 0x130
│ │ │ │  	bl	4b98cc <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r6, #100]	@ 0x64
│ │ │ │  	bl	4b4650 <tcg_temp_new_i128@@Base>
│ │ │ │ -	ldr	r3, [pc, #480]	@ (5718d4 <spr_noaccess@@Base+0x2f624>)
│ │ │ │ -	mov	r9, r0
│ │ │ │ +	ldr	r3, [pc, #480]	@ (5718cc <spr_noaccess@@Base+0x2f61c>)
│ │ │ │ +	mov	r5, r0
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr.w	r2, [r3, r8, lsl #2]
│ │ │ │ +	ldr.w	r2, [r3, r4, lsl #2]
│ │ │ │  	strd	r2, r3, [sp, #28]
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │ -	mov	r5, r0
│ │ │ │ -	cmp	r4, #0
│ │ │ │ -	beq.w	577f68 <spr_noaccess@@Base+0x35cb8>
│ │ │ │ +	mov	r4, r0
│ │ │ │ +	cmp	r7, #0
│ │ │ │ +	beq.w	577f56 <spr_noaccess@@Base+0x35ca6>
│ │ │ │  	ldr	r3, [sp, #32]
│ │ │ │ -	ldr.w	r1, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r7, lsl #2]
│ │ │ │  	bl	4b9918 <tcg_gen_add_i32@@Base>
│ │ │ │ -	mov	r1, r5
│ │ │ │ -	mov	r0, r5
│ │ │ │ +	mov	r1, r4
│ │ │ │ +	mov	r0, r4
│ │ │ │  	mvn.w	r2, #15
│ │ │ │  	bl	4ba0f0 <tcg_gen_andi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #388]	@ (5718ac <spr_noaccess@@Base+0x2f5fc>)
│ │ │ │ +	ldr	r3, [pc, #388]	@ (5718a4 <spr_noaccess@@Base+0x2f5f4>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	movs	r0, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	ldr	r3, [r6, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r6, #96]	@ 0x60
│ │ │ │ -	add	r1, r5
│ │ │ │ +	add	r1, r4
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	orr.w	r3, r3, #260	@ 0x104
│ │ │ │ -	mov	r0, r9
│ │ │ │ +	mov	r0, r5
│ │ │ │  	bl	4c59f0 <tcg_gen_qemu_ld_i128_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #400]	@ (5718d8 <spr_noaccess@@Base+0x2f628>)
│ │ │ │ -	addw	r2, r7, #2634	@ 0xa4a
│ │ │ │ -	mov	r0, r9
│ │ │ │ +	ldr	r3, [pc, #400]	@ (5718d0 <spr_noaccess@@Base+0x2f620>)
│ │ │ │ +	addw	r2, r8, #2634	@ 0xa4a
│ │ │ │ +	mov	r0, r5
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4c18dc <tcg_gen_st_i128@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #380]	@ (5718dc <spr_noaccess@@Base+0x2f62c>)
│ │ │ │ +	ldr	r3, [pc, #380]	@ (5718d4 <spr_noaccess@@Base+0x2f624>)
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	561e64 <spr_noaccess@@Base+0x1fbb4>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r3, [pc, #368]	@ (5718e0 <spr_noaccess@@Base+0x2f630>)
│ │ │ │ +	ldr	r3, [pc, #368]	@ (5718d8 <spr_noaccess@@Base+0x2f628>)
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	561e64 <spr_noaccess@@Base+0x1fbb4>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r3, [pc, #356]	@ (5718e4 <spr_noaccess@@Base+0x2f634>)
│ │ │ │ +	ldr	r3, [pc, #356]	@ (5718dc <spr_noaccess@@Base+0x2f62c>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	561e64 <spr_noaccess@@Base+0x1fbb4>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	cmp	r7, #31
│ │ │ │ -	bhi.w	577f42 <spr_noaccess@@Base+0x35c92>
│ │ │ │ +	bhi.w	577f30 <spr_noaccess@@Base+0x35c80>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	577f34 <spr_noaccess@@Base+0x35c84>
│ │ │ │ -	ldr	r2, [pc, #320]	@ (5718e8 <spr_noaccess@@Base+0x2f638>)
│ │ │ │ +	beq.w	577f22 <spr_noaccess@@Base+0x35c72>
│ │ │ │ +	ldr	r2, [pc, #320]	@ (5718e0 <spr_noaccess@@Base+0x2f630>)
│ │ │ │  	movs	r4, #0
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	mov	r3, r7
│ │ │ │  	add	r2, pc
│ │ │ │ -	mov	r1, r9
│ │ │ │ +	mov	r1, r8
│ │ │ │  	mov	r0, r6
│ │ │ │ -	ldr.w	r2, [r2, r8, lsl #2]
│ │ │ │ +	ldr.w	r2, [r2, r9, lsl #2]
│ │ │ │  	bl	5624d8 <spr_noaccess@@Base+0x20228>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r3, r4, #25
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #280]	@ (5718ec <spr_noaccess@@Base+0x2f63c>)
│ │ │ │ +	ldr	r2, [pc, #280]	@ (5718e4 <spr_noaccess@@Base+0x2f634>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55eeb0 <spr_noaccess@@Base+0x1cc00>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r1, r4, #25
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #252]	@ (5718f0 <spr_noaccess@@Base+0x2f640>)
│ │ │ │ +	ldr	r2, [pc, #252]	@ (5718e8 <spr_noaccess@@Base+0x2f638>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55ef6c <spr_noaccess@@Base+0x1ccbc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r4, r4, #25
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #228]	@ (5718f4 <spr_noaccess@@Base+0x2f644>)
│ │ │ │ +	ldr	r2, [pc, #228]	@ (5718ec <spr_noaccess@@Base+0x2f63c>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55ef6c <spr_noaccess@@Base+0x1ccbc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #216]	@ (5718f8 <spr_noaccess@@Base+0x2f648>)
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ldr	r3, [pc, #216]	@ (5718f0 <spr_noaccess@@Base+0x2f640>)
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	561c1c <spr_noaccess@@Base+0x1f96c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r1, r4, #21, #5
│ │ │ │ +	ubfx	r1, r4, #16, #5
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r1, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │ +	str	r1, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	strd	r4, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	bl	565488 <spr_noaccess@@Base+0x231d8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #136]	@ (5718fc <spr_noaccess@@Base+0x2f64c>)
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ldr	r3, [pc, #136]	@ (5718f4 <spr_noaccess@@Base+0x2f644>)
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	561c1c <spr_noaccess@@Base+0x1f96c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	nop
│ │ │ │ -	bcs.n	571878 <spr_noaccess@@Base+0x2f5c8>
│ │ │ │ +	bcs.n	571880 <spr_noaccess@@Base+0x2f5d0>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bcs.n	5717fc <spr_noaccess@@Base+0x2f54c>
│ │ │ │ +	bcs.n	571804 <spr_noaccess@@Base+0x2f554>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bcs.n	5718d0 <spr_noaccess@@Base+0x2f620>
│ │ │ │ +	bcs.n	5718d8 <spr_noaccess@@Base+0x2f628>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	bne.n	571960 <spr_noaccess@@Base+0x2f6b0>
│ │ │ │ +	bne.n	571968 <spr_noaccess@@Base+0x2f6b8>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r2, [r0, r7]
│ │ │ │ +	str	r2, [r1, r7]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	adds	r0, #194	@ 0xc2
│ │ │ │ +	adds	r0, #202	@ 0xca
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	str	r2, [r0, r6]
│ │ │ │ +	str	r2, [r1, r6]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	adds	r0, #130	@ 0x82
│ │ │ │ +	adds	r0, #138	@ 0x8a
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	str	r6, [r1, r5]
│ │ │ │ +	str	r6, [r2, r5]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	str	r2, [r5, r3]
│ │ │ │ +	str	r2, [r6, r3]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	cmp	r7, #234	@ 0xea
│ │ │ │ +	cmp	r7, #242	@ 0xf2
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	asrs	r4, r1, #30
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r0, [r7, r1]
│ │ │ │ +	str	r0, [r0, r2]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	str	r2, [r4, r1]
│ │ │ │ +	str	r2, [r5, r1]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r3, r5, #24
│ │ │ │ -	vcle.f<illegal width 64>	<illegal reg q8.5>, <illegal reg q1.5>, #0
│ │ │ │ -	vsli.32	<illegal reg q8.5>, <illegal reg q5.5>, #29
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd4fa8
│ │ │ │ +	asrs	r3, r6, #24
│ │ │ │ +	vcle.f<illegal width 64>	<illegal reg q8.5>, <illegal reg q5.5>, #0
│ │ │ │ +	vceq.f<illegal width 64>	<illegal reg q8.5>, <illegal reg q9.5>, #0
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd4fb0
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	adds	r3, #99	@ 0x63
│ │ │ │ -	vsli.32	d19, d13, #29
│ │ │ │ -	vsri.64	d19, d21, #3
│ │ │ │ +	adds	r3, #107	@ 0x6b
│ │ │ │ +	vceq.f<illegal width 64>	d19, d21, #0
│ │ │ │ +	vsri.64	d19, d29, #3
│ │ │ │  	vsri.64	q10, q10, #3
│ │ │ │  	movs	r0, r0
│ │ │ │  	adds	r0, #180	@ 0xb4
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr.w	r3, [pc, #1900]	@ 572070 <spr_noaccess@@Base+0x2fdc0>
│ │ │ │ +	ldr.w	r3, [pc, #1900]	@ 572068 <spr_noaccess@@Base+0x2fdb8>
│ │ │ │  	ubfx	r6, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │ -	and.w	r5, r4, #1
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │  	add	r3, pc
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	cmp	r1, r4
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	cmp	r1, r2
│ │ │ │  	ldr.w	r0, [r3, r6, lsl #2]
│ │ │ │ -	beq.w	579830 <spr_noaccess@@Base+0x37580>
│ │ │ │ -	ldr.w	r2, [r3, r4, lsl #2]
│ │ │ │ +	beq.w	579826 <spr_noaccess@@Base+0x37576>
│ │ │ │ +	ldr.w	r2, [r3, r2, lsl #2]
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4b9c90 <tcg_gen_xor_i32@@Base>
│ │ │ │ -	cmp	r5, #0
│ │ │ │ +	cmp	r4, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r5, [pc, #1856]	@ 572074 <spr_noaccess@@Base+0x2fdc4>
│ │ │ │ +	ldr.w	r5, [pc, #1856]	@ 57206c <spr_noaccess@@Base+0x2fdbc>
│ │ │ │  	movs	r0, #0
│ │ │ │  	add	r5, pc
│ │ │ │  	ldr.w	r6, [r5, r6, lsl #2]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │ @@ -1241994,110 +1241988,116 @@
│ │ │ │  	ldr.w	r0, [r5, #128]	@ 0x80
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4b9b9c <tcg_gen_or_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [pc, #1740]	@ 572078 <spr_noaccess@@Base+0x2fdc8>
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ldr.w	r3, [pc, #1740]	@ 572070 <spr_noaccess@@Base+0x2fdc0>
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	561c1c <spr_noaccess@@Base+0x1f96c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [pc, #1696]	@ 57207c <spr_noaccess@@Base+0x2fdcc>
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ldr.w	r3, [pc, #1696]	@ 572074 <spr_noaccess@@Base+0x2fdc4>
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	561c1c <spr_noaccess@@Base+0x1f96c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [pc, #1652]	@ 572080 <spr_noaccess@@Base+0x2fdd0>
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ldr.w	r3, [pc, #1652]	@ 572078 <spr_noaccess@@Base+0x2fdc8>
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	561c1c <spr_noaccess@@Base+0x1f96c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [pc, #1608]	@ 572084 <spr_noaccess@@Base+0x2fdd4>
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ldr.w	r3, [pc, #1608]	@ 57207c <spr_noaccess@@Base+0x2fdcc>
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	561c1c <spr_noaccess@@Base+0x1f96c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r3, r4, #25
│ │ │ │ -	bmi.w	57983a <spr_noaccess@@Base+0x3758a>
│ │ │ │ +	bmi.w	579830 <spr_noaccess@@Base+0x37580>
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	564894 <spr_noaccess@@Base+0x225e4>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	mov	r1, r5
│ │ │ │  	lsls	r2, r4, #25
│ │ │ │ -	bmi.w	576eac <spr_noaccess@@Base+0x34bfc>
│ │ │ │ +	bmi.w	576ea8 <spr_noaccess@@Base+0x34bf8>
│ │ │ │  	bl	568cdc <spr_noaccess@@Base+0x26a2c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b0c8 <spr_noaccess@@Base+0x8e18>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1516]	@ 572088 <spr_noaccess@@Base+0x2fdd8>
│ │ │ │ +	ldr.w	r2, [pc, #1516]	@ 572080 <spr_noaccess@@Base+0x2fdd0>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55ef6c <spr_noaccess@@Base+0x1ccbc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [pc, #1500]	@ 57208c <spr_noaccess@@Base+0x2fddc>
│ │ │ │ -	and.w	r2, r4, #1
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	ldr.w	r3, [pc, #1500]	@ 572084 <spr_noaccess@@Base+0x2fdd4>
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	5613b8 <spr_noaccess@@Base+0x1f108>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [pc, #1464]	@ 572090 <spr_noaccess@@Base+0x2fde0>
│ │ │ │ -	and.w	r2, r4, #1
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	ldr.w	r3, [pc, #1464]	@ 572088 <spr_noaccess@@Base+0x2fdd8>
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #21, #5
│ │ │ │ -	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	5613b8 <spr_noaccess@@Base+0x1f108>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movs	r4, #0
│ │ │ │ @@ -1242258,105 +1242258,105 @@
│ │ │ │  	bl	562c28 <spr_noaccess@@Base+0x20978>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r1, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	577f5a <spr_noaccess@@Base+0x35caa>
│ │ │ │ +	beq.w	577f48 <spr_noaccess@@Base+0x35c98>
│ │ │ │  	ldrb.w	r3, [r0, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 571ce4 <spr_noaccess@@Base+0x2fa34>
│ │ │ │ +	cbz	r3, 571cdc <spr_noaccess@@Base+0x2fa2c>
│ │ │ │  	ldr	r3, [r0, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	571ce4 <spr_noaccess@@Base+0x2fa34>
│ │ │ │ -	ldr	r3, [pc, #960]	@ (572094 <spr_noaccess@@Base+0x2fde4>)
│ │ │ │ +	beq.n	571cdc <spr_noaccess@@Base+0x2fa2c>
│ │ │ │ +	ldr	r3, [pc, #960]	@ (57208c <spr_noaccess@@Base+0x2fddc>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #304]	@ 0x130
│ │ │ │  	bl	4b98cc <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r6, #100]	@ 0x64
│ │ │ │  	bl	4b4650 <tcg_temp_new_i128@@Base>
│ │ │ │ -	ldr	r3, [pc, #940]	@ (572098 <spr_noaccess@@Base+0x2fde8>)
│ │ │ │ -	mov	r9, r0
│ │ │ │ +	ldr	r3, [pc, #940]	@ (572090 <spr_noaccess@@Base+0x2fde0>)
│ │ │ │ +	mov	r5, r0
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr.w	r2, [r3, r8, lsl #2]
│ │ │ │ +	ldr.w	r2, [r3, r4, lsl #2]
│ │ │ │  	strd	r2, r3, [sp, #28]
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │ -	mov	r5, r0
│ │ │ │ -	cmp	r4, #0
│ │ │ │ -	beq.w	577678 <spr_noaccess@@Base+0x353c8>
│ │ │ │ +	mov	r4, r0
│ │ │ │ +	cmp	r7, #0
│ │ │ │ +	beq.w	577672 <spr_noaccess@@Base+0x353c2>
│ │ │ │  	ldr	r3, [sp, #32]
│ │ │ │ -	ldr.w	r1, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r7, lsl #2]
│ │ │ │  	bl	4b9918 <tcg_gen_add_i32@@Base>
│ │ │ │ -	mov	r1, r5
│ │ │ │ -	mov	r0, r5
│ │ │ │ +	mov	r1, r4
│ │ │ │ +	mov	r0, r4
│ │ │ │  	mvn.w	r2, #15
│ │ │ │ -	movs	r4, #0
│ │ │ │  	bl	4ba0f0 <tcg_gen_andi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #892]	@ (57209c <spr_noaccess@@Base+0x2fdec>)
│ │ │ │ -	addw	r2, r7, #2634	@ 0xa4a
│ │ │ │ -	mov	r0, r9
│ │ │ │ +	ldr	r3, [pc, #896]	@ (572094 <spr_noaccess@@Base+0x2fde4>)
│ │ │ │ +	addw	r2, r8, #2634	@ 0xa4a
│ │ │ │ +	mov	r0, r5
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4c1834 <tcg_gen_ld_i128@@Base>
│ │ │ │ -	ldr	r2, [pc, #808]	@ (57205c <spr_noaccess@@Base+0x2fdac>)
│ │ │ │ +	ldr	r2, [pc, #812]	@ (572054 <spr_noaccess@@Base+0x2fda4>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r6, #104]	@ 0x68
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │ -	mov	r0, r9
│ │ │ │ +	mov	r0, r5
│ │ │ │  	orr.w	r3, r3, #260	@ 0x104
│ │ │ │  	ldr	r1, [r1, r2]
│ │ │ │  	ldr	r2, [r6, #96]	@ 0x60
│ │ │ │ -	add	r1, r5
│ │ │ │ +	add	r1, r4
│ │ │ │ +	movs	r4, #0
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4c5b28 <tcg_gen_qemu_st_i128_chk@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #844]	@ (5720a0 <spr_noaccess@@Base+0x2fdf0>)
│ │ │ │ +	ldr	r3, [pc, #844]	@ (572098 <spr_noaccess@@Base+0x2fde8>)
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	561e64 <spr_noaccess@@Base+0x1fbb4>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r3, [pc, #832]	@ (5720a4 <spr_noaccess@@Base+0x2fdf4>)
│ │ │ │ +	ldr	r3, [pc, #832]	@ (57209c <spr_noaccess@@Base+0x2fdec>)
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	561e64 <spr_noaccess@@Base+0x1fbb4>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r3, [pc, #820]	@ (5720a8 <spr_noaccess@@Base+0x2fdf8>)
│ │ │ │ +	ldr	r3, [pc, #820]	@ (5720a0 <spr_noaccess@@Base+0x2fdf0>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	561e64 <spr_noaccess@@Base+0x1fbb4>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	mov.w	r3, #1024	@ 0x400
│ │ │ │  	movt	r3, #31
│ │ │ │  	ands	r3, r4
│ │ │ │  	cmp.w	r3, #1024	@ 0x400
│ │ │ │ -	beq.w	577bee <spr_noaccess@@Base+0x3593e>
│ │ │ │ +	beq.w	577c34 <spr_noaccess@@Base+0x35984>
│ │ │ │  	cmp.w	r3, #66560	@ 0x10400
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ands.w	r3, r4, #2048	@ 0x800
│ │ │ │  	mov	r8, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	573b78 <spr_noaccess@@Base+0x318c8>
│ │ │ │ +	beq.w	573b70 <spr_noaccess@@Base+0x318c0>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #720]	@ (57209c <spr_noaccess@@Base+0x2fdec>)
│ │ │ │ +	ldr	r3, [pc, #720]	@ (572094 <spr_noaccess@@Base+0x2fde4>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1242364,48 +1242364,48 @@
│ │ │ │  	ubfx	r2, r4, #12, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #612]	@ (572060 <spr_noaccess@@Base+0x2fdb0>)
│ │ │ │ +	ldr	r1, [pc, #612]	@ (572058 <spr_noaccess@@Base+0x2fda8>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r7, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mov	r2, r8
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #668]	@ (5720ac <spr_noaccess@@Base+0x2fdfc>)
│ │ │ │ +	ldr	r0, [pc, #668]	@ (5720a4 <spr_noaccess@@Base+0x2fdf4>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #3528	@ 0xdc8
│ │ │ │  	ldr.w	r0, [r0, #3528]	@ 0xdc8
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ubfx	r3, r4, #10, #2
│ │ │ │  	tst.w	r4, #3072	@ 0xc00
│ │ │ │ -	beq.w	577d6a <spr_noaccess@@Base+0x35aba>
│ │ │ │ +	beq.w	577d58 <spr_noaccess@@Base+0x35aa8>
│ │ │ │  	cmp	r3, #1
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ands.w	r3, r4, #2097152	@ 0x200000
│ │ │ │  	mov	r9, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #576]	@ (57209c <spr_noaccess@@Base+0x2fdec>)
│ │ │ │ +	ldr	r3, [pc, #576]	@ (572094 <spr_noaccess@@Base+0x2fde4>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r6, #2
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r6, r3
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1242422,57 +1242422,57 @@
│ │ │ │  	ubfx	r2, r4, #12, #4
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	smlabb	r2, r2, r6, r3
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #440]	@ (572064 <spr_noaccess@@Base+0x2fdb4>)
│ │ │ │ +	ldr	r1, [pc, #440]	@ (57205c <spr_noaccess@@Base+0x2fdac>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	mov	r2, r9
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #492]	@ (5720b0 <spr_noaccess@@Base+0x2fe00>)
│ │ │ │ +	ldr	r0, [pc, #492]	@ (5720a8 <spr_noaccess@@Base+0x2fdf8>)
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add.w	r6, r8, r3
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	add.w	r1, r0, #3264	@ 0xcc0
│ │ │ │  	add	r3, r5
│ │ │ │  	ldr.w	r0, [r0, #3264]	@ 0xcc0
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	lsls	r4, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #464]	@ (5720b4 <spr_noaccess@@Base+0x2fe04>)
│ │ │ │ +	ldr	r3, [pc, #464]	@ (5720ac <spr_noaccess@@Base+0x2fdfc>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	and.w	r8, r4, #1
│ │ │ │  	lsls	r3, r4, #21
│ │ │ │ -	bmi.w	577cd0 <spr_noaccess@@Base+0x35a20>
│ │ │ │ +	bmi.w	577cbe <spr_noaccess@@Base+0x35a0e>
│ │ │ │  	ands.w	r3, r4, #2048	@ 0x800
│ │ │ │  	mov	r9, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #372]	@ (57209c <spr_noaccess@@Base+0x2fdec>)
│ │ │ │ +	ldr	r3, [pc, #372]	@ (572094 <spr_noaccess@@Base+0x2fde4>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1242480,54 +1242480,54 @@
│ │ │ │  	ubfx	r2, r4, #12, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #272]	@ (572068 <spr_noaccess@@Base+0x2fdb8>)
│ │ │ │ +	ldr	r1, [pc, #272]	@ (572060 <spr_noaccess@@Base+0x2fdb0>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r7, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mov	r2, r9
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #332]	@ (5720b8 <spr_noaccess@@Base+0x2fe08>)
│ │ │ │ +	ldr	r0, [pc, #332]	@ (5720b0 <spr_noaccess@@Base+0x2fe00>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #2604	@ 0xa2c
│ │ │ │  	ldr.w	r0, [r0, #2604]	@ 0xa2c
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	cmp.w	r8, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #308]	@ (5720bc <spr_noaccess@@Base+0x2fe0c>)
│ │ │ │ +	ldr	r3, [pc, #308]	@ (5720b4 <spr_noaccess@@Base+0x2fe04>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov.w	r5, #3072	@ 0xc00
│ │ │ │  	movt	r5, #32
│ │ │ │  	ands	r5, r4
│ │ │ │ -	beq.w	577dfa <spr_noaccess@@Base+0x35b4a>
│ │ │ │ +	beq.w	577de8 <spr_noaccess@@Base+0x35b38>
│ │ │ │  	cmp.w	r5, #1024	@ 0x400
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #208]	@ (57209c <spr_noaccess@@Base+0x2fdec>)
│ │ │ │ +	ldr	r3, [pc, #208]	@ (572094 <spr_noaccess@@Base+0x2fde4>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1242541,108 +1242541,108 @@
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	ubfx	r0, r4, #20, #1
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #88]	@ (57206c <spr_noaccess@@Base+0x2fdbc>)
│ │ │ │ +	ldr	r2, [pc, #88]	@ (572064 <spr_noaccess@@Base+0x2fdb4>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #152]	@ (5720c0 <spr_noaccess@@Base+0x2fe10>)
│ │ │ │ +	ldr	r0, [pc, #152]	@ (5720b8 <spr_noaccess@@Base+0x2fe08>)
│ │ │ │  	add	r6, r3
│ │ │ │  	add.w	r5, r8, r3
│ │ │ │  	strd	r5, r6, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r1
│ │ │ │  	addw	r1, r0, #3000	@ 0xbb8
│ │ │ │  	ldr.w	r0, [r0, #3000]	@ 0xbb8
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	lsls	r3, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #124]	@ (5720c4 <spr_noaccess@@Base+0x2fe14>)
│ │ │ │ +	ldr	r3, [pc, #124]	@ (5720bc <spr_noaccess@@Base+0x2fe0c>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldmia	r3, {r2, r3, r6}
│ │ │ │ +	ldmia	r3!, {r1, r2, r4, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldmia	r2, {r2, r7}
│ │ │ │ +	ldmia	r2, {r2, r3, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldmia	r1, {r1, r4, r6, r7}
│ │ │ │ +	ldmia	r1, {r1, r3, r4, r6, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldmia	r1!, {r3, r5}
│ │ │ │ +	ldmia	r1!, {r4, r5}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldmia	r0!, {r2, r3, r5, r6}
│ │ │ │ +	ldmia	r0!, {r2, r4, r5, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r6, [pc, #288]	@ (572194 <spr_noaccess@@Base+0x2fee4>)
│ │ │ │ +	ldr	r6, [pc, #320]	@ (5721ac <spr_noaccess@@Base+0x2fefc>)
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	ldr	r6, [pc, #128]	@ (5720f8 <spr_noaccess@@Base+0x2fe48>)
│ │ │ │ +	ldr	r6, [pc, #160]	@ (572110 <spr_noaccess@@Base+0x2fe60>)
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	adds	r6, #24
│ │ │ │  	movs	r0, r0
│ │ │ │  	adds	r3, #172	@ 0xac
│ │ │ │  	movs	r0, r0
│ │ │ │  	cmp	r6, #56	@ 0x38
│ │ │ │  	movs	r0, r0
│ │ │ │  	subs	r3, #108	@ 0x6c
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r3, #3
│ │ │ │ +	adds	r3, #11
│ │ │ │  	vsri.64	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │  	str	r0, [r2, r6]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [pc, #520]	@ (5722a0 <spr_noaccess@@Base+0x2fff0>)
│ │ │ │ +	ldr	r2, [pc, #552]	@ (5722b8 <spr_noaccess@@Base+0x30008>)
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	ldr	r2, [pc, #432]	@ (57224c <spr_noaccess@@Base+0x2ff9c>)
│ │ │ │ +	ldr	r2, [pc, #464]	@ (572264 <spr_noaccess@@Base+0x2ffb4>)
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r7, #4
│ │ │ │ -	vshr.u64	<illegal reg q8.5>, <illegal reg q2.5>, #3
│ │ │ │ -	vcgt.s<illegal width 64>	<illegal reg q8.5>, <illegal reg q14.5>, #0
│ │ │ │ -	vtbx.8	d19, {d13-d14}, d6
│ │ │ │ +	asrs	r5, r0, #5
│ │ │ │ +	vshr.u64	<illegal reg q8.5>, <illegal reg q6.5>, #3
│ │ │ │ +	vshr.u32	<illegal reg q8.5>, <illegal reg q10.5>, #3
│ │ │ │ +	vtbx.8	d19, {d13-d14}, d14
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	subs	r0, #142	@ 0x8e
│ │ │ │ +	subs	r0, #150	@ 0x96
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldr	r0, [pc, #456]	@ (572280 <spr_noaccess@@Base+0x2ffd0>)
│ │ │ │ +	ldr	r0, [pc, #488]	@ (572298 <spr_noaccess@@Base+0x2ffe8>)
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	adds	r7, #234	@ 0xea
│ │ │ │ +	adds	r7, #242	@ 0xf2
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0x47ce
│ │ │ │ +			@ <UNDEFINED> instruction: 0x47d6
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	adds	r7, #40	@ 0x28
│ │ │ │ +	adds	r7, #48	@ 0x30
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	bx	r1
│ │ │ │ +	bx	r2
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	mov.w	r5, #1024	@ 0x400
│ │ │ │  	movt	r5, #32
│ │ │ │  	ands	r5, r4
│ │ │ │ -	beq.w	579794 <spr_noaccess@@Base+0x374e4>
│ │ │ │ +	beq.w	57978a <spr_noaccess@@Base+0x374da>
│ │ │ │  	cmp.w	r5, #1024	@ 0x400
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ands.w	r3, r4, #2048	@ 0x800
│ │ │ │  	mov	r9, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #912]	@ (572494 <spr_noaccess@@Base+0x301e4>)
│ │ │ │ +	ldr	r3, [pc, #912]	@ (57248c <spr_noaccess@@Base+0x301dc>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1242652,46 +1242652,46 @@
│ │ │ │  	ubfx	r2, r4, #12, #4
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #852]	@ (572490 <spr_noaccess@@Base+0x301e0>)
│ │ │ │ +	ldr	r1, [pc, #852]	@ (572488 <spr_noaccess@@Base+0x301d8>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r7, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mov	r2, r9
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r6, r3
│ │ │ │  	add.w	r5, r8, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #836]	@ (572498 <spr_noaccess@@Base+0x301e8>)
│ │ │ │ +	ldr	r0, [pc, #836]	@ (572490 <spr_noaccess@@Base+0x301e0>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #2472	@ 0x9a8
│ │ │ │  	ldr.w	r0, [r0, #2472]	@ 0x9a8
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	lsls	r2, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #812]	@ (57249c <spr_noaccess@@Base+0x301ec>)
│ │ │ │ +	ldr	r3, [pc, #812]	@ (572494 <spr_noaccess@@Base+0x301e4>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r3, r4, #21
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #780]	@ (5724a0 <spr_noaccess@@Base+0x301f0>)
│ │ │ │ +	ldr	r3, [pc, #780]	@ (572498 <spr_noaccess@@Base+0x301e8>)
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	ldr.w	r5, [r3, #168]	@ 0xa8
│ │ │ │  	ldr.w	r7, [r3, r2, lsl #2]
│ │ │ │ @@ -1242706,15 +1242706,15 @@
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r3, r8
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4bb9dc <tcg_gen_addcio_i32@@Base>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #12
│ │ │ │ -	bpl.n	5721fe <spr_noaccess@@Base+0x2ff4e>
│ │ │ │ +	bpl.n	5721f6 <spr_noaccess@@Base+0x2ff46>
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r2, r8
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r1, r7
│ │ │ │  	bl	4b9c90 <tcg_gen_xor_i32@@Base>
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r1, r5
│ │ │ │ @@ -1242751,83 +1242751,82 @@
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	bl	568af8 <spr_noaccess@@Base+0x26848>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldrd	r0, r1, [r0, #144]	@ 0x90
│ │ │ │  	mov	r2, r5
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #10, #1
│ │ │ │ +	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │  	and.w	r3, r4, #1
│ │ │ │  	strb.w	r3, [sp, #53]	@ 0x35
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r3, r4, #10, #1
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │ -	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	bl	569b68 <spr_noaccess@@Base+0x278b8>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldrd	r0, r1, [r0, #144]	@ 0x90
│ │ │ │  	mov	r2, r5
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #10, #1
│ │ │ │ +	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │  	and.w	r3, r4, #1
│ │ │ │  	strb.w	r3, [sp, #53]	@ 0x35
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r3, r4, #10, #1
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │ -	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	bl	569c88 <spr_noaccess@@Base+0x279d8>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │ +	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	ubfx	r3, r4, #16, #5
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │  	ands.w	r3, r4, #1024	@ 0x400
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │  	ldrd	r0, r1, [r0, #144]	@ 0x90
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	it	ne
│ │ │ │  	movne	r3, #1
│ │ │ │  	mov	r2, r5
│ │ │ │  	bl	54b254 <spr_noaccess@@Base+0x8fa4>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ands.w	r0, r4, #1024	@ 0x400
│ │ │ │ -	ubfx	r7, r4, #21, #5
│ │ │ │ +	ubfx	r1, r4, #16, #5
│ │ │ │  	and.w	r3, r4, #1
│ │ │ │ +	ubfx	r7, r4, #21, #5
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r1, r4, #16, #5
│ │ │ │  	mov	r8, r0
│ │ │ │ -	str	r7, [sp, #40]	@ 0x28
│ │ │ │ +	str	r1, [sp, #44]	@ 0x2c
│ │ │ │  	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ +	str	r7, [sp, #40]	@ 0x28
│ │ │ │  	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	str	r1, [sp, #44]	@ 0x2c
│ │ │ │ -	bne.w	57973c <spr_noaccess@@Base+0x3748c>
│ │ │ │ -	ldr	r5, [pc, #412]	@ (5724a4 <spr_noaccess@@Base+0x301f4>)
│ │ │ │ -	str	r3, [sp, #36]	@ 0x24
│ │ │ │ -	strd	r1, r2, [sp, #28]
│ │ │ │ +	bne.w	579732 <spr_noaccess@@Base+0x37482>
│ │ │ │ +	ldr	r5, [pc, #412]	@ (57249c <spr_noaccess@@Base+0x301ec>)
│ │ │ │ +	strd	r2, r3, [sp, #28]
│ │ │ │  	add	r5, pc
│ │ │ │ +	str	r1, [sp, #36]	@ 0x24
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r1, [sp, #28]
│ │ │ │ +	ldr	r1, [sp, #36]	@ 0x24
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr.w	r1, [r5, r1, lsl #2]
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	ldr	r2, [sp, #32]
│ │ │ │ +	ldr	r2, [sp, #28]
│ │ │ │  	mov	r0, r4
│ │ │ │  	ldr.w	r1, [r5, r2, lsl #2]
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r0, [r5, r7, lsl #2]
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4ba9a8 <tcg_gen_mul_i32@@Base>
│ │ │ │ -	ldr	r3, [sp, #36]	@ 0x24
│ │ │ │ +	ldr	r3, [sp, #32]
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r0, r8
│ │ │ │  	ldr.w	r6, [r5, r7, lsl #2]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │ @@ -1242861,146 +1242860,148 @@
│ │ │ │  	ldr.w	r0, [r5, #128]	@ 0x80
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │  	ldr.w	r1, [r5, #128]	@ 0x80
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4b9b9c <tcg_gen_or_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #240]	@ (5724a8 <spr_noaccess@@Base+0x301f8>)
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ldr	r3, [pc, #240]	@ (5724a0 <spr_noaccess@@Base+0x301f0>)
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	5633fc <spr_noaccess@@Base+0x2114c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #196]	@ (5724ac <spr_noaccess@@Base+0x301fc>)
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ldr	r3, [pc, #196]	@ (5724a4 <spr_noaccess@@Base+0x301f4>)
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	and.w	r2, r4, #1
│ │ │ │  	strb.w	r2, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov	r1, r3
│ │ │ │  	bl	5633fc <spr_noaccess@@Base+0x2114c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r2, r4, #25
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #140]	@ (5724b0 <spr_noaccess@@Base+0x30200>)
│ │ │ │ +	ldr	r2, [pc, #140]	@ (5724a8 <spr_noaccess@@Base+0x301f8>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55ef6c <spr_noaccess@@Base+0x1ccbc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r0, r4, #25
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #112]	@ (5724b4 <spr_noaccess@@Base+0x30204>)
│ │ │ │ +	ldr	r2, [pc, #112]	@ (5724ac <spr_noaccess@@Base+0x301fc>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55ef6c <spr_noaccess@@Base+0x1ccbc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r2, r4, #25
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	cmp	r7, #31
│ │ │ │ -	bhi.w	579748 <spr_noaccess@@Base+0x37498>
│ │ │ │ +	bhi.w	57973e <spr_noaccess@@Base+0x3748e>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	577f34 <spr_noaccess@@Base+0x35c84>
│ │ │ │ -	ldr	r2, [pc, #68]	@ (5724b8 <spr_noaccess@@Base+0x30208>)
│ │ │ │ +	beq.w	577f22 <spr_noaccess@@Base+0x35c72>
│ │ │ │ +	ldr	r2, [pc, #68]	@ (5724b0 <spr_noaccess@@Base+0x30200>)
│ │ │ │  	movs	r4, #1
│ │ │ │  	movs	r5, #0
│ │ │ │  	strd	r4, r5, [sp]
│ │ │ │  	add	r2, pc
│ │ │ │  	mov	r3, r7
│ │ │ │ -	mov	r1, r9
│ │ │ │ +	mov	r1, r8
│ │ │ │  	mov	r0, r6
│ │ │ │ -	ldr.w	r2, [r2, r8, lsl #2]
│ │ │ │ +	ldr.w	r2, [r2, r9, lsl #2]
│ │ │ │  	bl	5624d8 <spr_noaccess@@Base+0x20228>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	nop
│ │ │ │ -	stmia	r7!, {r1, r6}
│ │ │ │ +	stmia	r7!, {r1, r3, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r6, #2
│ │ │ │ +	adds	r6, #10
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	cmp	r8, sp
│ │ │ │ +	cmp	r8, lr
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	cmp	r8, r7
│ │ │ │ +	cmp	r8, r8
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	add	r4, r9
│ │ │ │ +	add	r6, sl
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	ldr	r7, [pc, #496]	@ (57269c <spr_noaccess@@Base+0x303ec>)
│ │ │ │ +	ldr	r7, [pc, #496]	@ (572694 <spr_noaccess@@Base+0x303e4>)
│ │ │ │  	movs	r0, r0
│ │ │ │  	adds	r4, #232	@ 0xe8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r0, #91	@ 0x5b
│ │ │ │ -	vneg.f<illegal width 64>	q9, <illegal reg q7.5>
│ │ │ │ -	vrshr.u64	q10, q7, #3
│ │ │ │ +	cmp	r0, #99	@ 0x63
│ │ │ │ +	vqshl.u64	q9, <illegal reg q3.5>, #61	@ 0x3d
│ │ │ │ +	vmlal.u<illegal width 64>	q10, d29, d22[0]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r4, r4, #25
│ │ │ │ -	bmi.w	5796a6 <spr_noaccess@@Base+0x373f6>
│ │ │ │ +	bmi.w	57969c <spr_noaccess@@Base+0x373ec>
│ │ │ │  	lsls	r0, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	577f34 <spr_noaccess@@Base+0x35c84>
│ │ │ │ +	beq.w	577f22 <spr_noaccess@@Base+0x35c72>
│ │ │ │  	ldrb.w	r3, [r6, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 5724f4 <spr_noaccess@@Base+0x30244>
│ │ │ │ +	cbz	r3, 5724ec <spr_noaccess@@Base+0x3023c>
│ │ │ │  	ldr	r3, [r6, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	5724f4 <spr_noaccess@@Base+0x30244>
│ │ │ │ -	ldr	r3, [pc, #916]	@ (572878 <spr_noaccess@@Base+0x305c8>)
│ │ │ │ +	beq.n	5724ec <spr_noaccess@@Base+0x3023c>
│ │ │ │ +	ldr	r3, [pc, #916]	@ (572870 <spr_noaccess@@Base+0x305c0>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #304]	@ 0x130
│ │ │ │  	bl	4b98cc <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r6, #100]	@ 0x64
│ │ │ │ -	ldr	r5, [pc, #900]	@ (57287c <spr_noaccess@@Base+0x305cc>)
│ │ │ │ +	ldr	r5, [pc, #900]	@ (572874 <spr_noaccess@@Base+0x305c4>)
│ │ │ │  	add	r5, pc
│ │ │ │ -	ldr.w	r4, [r5, r8, lsl #2]
│ │ │ │ +	ldr.w	r4, [r5, r9, lsl #2]
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │ -	mov	r8, r0
│ │ │ │ -	cmp.w	r9, #0
│ │ │ │ -	beq.w	579826 <spr_noaccess@@Base+0x37576>
│ │ │ │ -	ldr.w	r1, [r5, r9, lsl #2]
│ │ │ │ +	mov	r9, r0
│ │ │ │ +	cmp.w	r8, #0
│ │ │ │ +	beq.w	57981c <spr_noaccess@@Base+0x3756c>
│ │ │ │ +	ldr.w	r1, [r5, r8, lsl #2]
│ │ │ │  	mov	r2, r4
│ │ │ │  	bl	4b9918 <tcg_gen_add_i32@@Base>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #856]	@ (572874 <spr_noaccess@@Base+0x305c4>)
│ │ │ │ +	ldr	r3, [pc, #856]	@ (57286c <spr_noaccess@@Base+0x305bc>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	movs	r5, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	ldr	r3, [r6, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r6, #96]	@ 0x60
│ │ │ │ -	add	r1, r8
│ │ │ │ +	add	r1, r9
│ │ │ │  	orr.w	r3, r3, #3
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	bl	4c59dc <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │  	addw	r1, r7, #2602	@ 0xa2a
│ │ │ │  	movs	r3, #16
│ │ │ │  	movs	r0, #3
│ │ │ │  	mov	r2, r3
│ │ │ │ @@ -1243009,24 +1243010,24 @@
│ │ │ │  	bl	4ceef8 <tcg_gen_gvec_dup_i64@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r0, r4, #25
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #800]	@ (572880 <spr_noaccess@@Base+0x305d0>)
│ │ │ │ +	ldr	r2, [pc, #800]	@ (572878 <spr_noaccess@@Base+0x305c8>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55eeb0 <spr_noaccess@@Base+0x1cc00>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov.w	r0, #4294967295	@ 0xffffffff
│ │ │ │  	ubfx	r5, r4, #21, #5
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #776]	@ (572884 <spr_noaccess@@Base+0x305d4>)
│ │ │ │ +	ldr	r1, [pc, #776]	@ (57287c <spr_noaccess@@Base+0x305cc>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	strd	r2, r2, [sp, #8]
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	ip, r4, #16, #5
│ │ │ │  	mov	r3, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr.w	r2, [r1, #336]	@ 0x150
│ │ │ │ @@ -1243040,15 +1243041,15 @@
│ │ │ │  	ldr.w	r2, [r1, ip, lsl #2]
│ │ │ │  	ldr.w	r1, [r1, r5, lsl #2]
│ │ │ │  	bl	569214 <spr_noaccess@@Base+0x26f64>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movs	r0, #0
│ │ │ │  	ubfx	r5, r4, #21, #5
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #712]	@ (572888 <spr_noaccess@@Base+0x305d8>)
│ │ │ │ +	ldr	r1, [pc, #712]	@ (572880 <spr_noaccess@@Base+0x305d0>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	strd	r2, r2, [sp, #8]
│ │ │ │  	add	r1, pc
│ │ │ │  	ubfx	ip, r4, #16, #5
│ │ │ │  	mov	r3, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr.w	r2, [r1, #336]	@ 0x150
│ │ │ │ @@ -1243075,15 +1243076,15 @@
│ │ │ │  	bl	569408 <spr_noaccess@@Base+0x27158>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	ldr.w	r2, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r2, r2, #9
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r6, [pc, #604]	@ (57288c <spr_noaccess@@Base+0x305dc>)
│ │ │ │ +	ldr	r6, [pc, #604]	@ (572884 <spr_noaccess@@Base+0x305d4>)
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r0, [sp, #32]
│ │ │ │  	add	r6, pc
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	ldr.w	r1, [r6, r1, lsl #2]
│ │ │ │  	ldr.w	r7, [r6, r2, lsl #2]
│ │ │ │ @@ -1243148,258 +1243149,259 @@
│ │ │ │  	bl	569408 <spr_noaccess@@Base+0x27158>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r7, r4, #25
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #380]	@ (572890 <spr_noaccess@@Base+0x305e0>)
│ │ │ │ +	ldr	r2, [pc, #380]	@ (572888 <spr_noaccess@@Base+0x305d8>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55eeb0 <spr_noaccess@@Base+0x1cc00>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r1, r4, #25
│ │ │ │ -	bmi.w	577a2a <spr_noaccess@@Base+0x3577a>
│ │ │ │ +	bmi.w	577a1e <spr_noaccess@@Base+0x3576e>
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	564748 <spr_noaccess@@Base+0x22498>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	mov	r1, r5
│ │ │ │  	lsls	r4, r4, #25
│ │ │ │ -	bmi.w	57827c <spr_noaccess@@Base+0x35fcc>
│ │ │ │ +	bmi.w	578272 <spr_noaccess@@Base+0x35fc2>
│ │ │ │  	bl	568ec0 <spr_noaccess@@Base+0x26c10>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #340]	@ (572894 <spr_noaccess@@Base+0x305e4>)
│ │ │ │ +	ldr	r2, [pc, #340]	@ (57288c <spr_noaccess@@Base+0x305dc>)
│ │ │ │  	mov	r1, r5
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	add	r2, pc
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	bl	558ed4 <spr_noaccess@@Base+0x16c24>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #312]	@ (572898 <spr_noaccess@@Base+0x305e8>)
│ │ │ │ +	ldr	r2, [pc, #312]	@ (572890 <spr_noaccess@@Base+0x305e0>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	lsls	r0, r4, #15
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	lsls	r3, r4, #2
│ │ │ │ -	ldr	r2, [pc, #280]	@ (57289c <spr_noaccess@@Base+0x305ec>)
│ │ │ │ +	ldr	r2, [pc, #280]	@ (572894 <spr_noaccess@@Base+0x305e4>)
│ │ │ │  	ubfx	r4, r4, #17, #4
│ │ │ │  	and.w	r3, r3, #16
│ │ │ │  	orrs	r3, r4
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	mov	r0, r6
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #252]	@ (5728a0 <spr_noaccess@@Base+0x305f0>)
│ │ │ │ +	ldr	r2, [pc, #252]	@ (572898 <spr_noaccess@@Base+0x305e8>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #228]	@ (5728a4 <spr_noaccess@@Base+0x305f4>)
│ │ │ │ +	ldr	r2, [pc, #228]	@ (57289c <spr_noaccess@@Base+0x305ec>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #204]	@ (5728a8 <spr_noaccess@@Base+0x305f8>)
│ │ │ │ +	ldr	r2, [pc, #204]	@ (5728a0 <spr_noaccess@@Base+0x305f0>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #180]	@ (5728ac <spr_noaccess@@Base+0x305fc>)
│ │ │ │ +	ldr	r2, [pc, #180]	@ (5728a4 <spr_noaccess@@Base+0x305f4>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	lsls	r1, r4, #15
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	lsls	r3, r4, #2
│ │ │ │ -	ldr	r2, [pc, #148]	@ (5728b0 <spr_noaccess@@Base+0x30600>)
│ │ │ │ +	ldr	r2, [pc, #148]	@ (5728a8 <spr_noaccess@@Base+0x305f8>)
│ │ │ │  	ubfx	r4, r4, #17, #4
│ │ │ │  	and.w	r3, r3, #16
│ │ │ │  	orrs	r3, r4
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #124]	@ (5728b4 <spr_noaccess@@Base+0x30604>)
│ │ │ │ +	ldr	r2, [pc, #124]	@ (5728ac <spr_noaccess@@Base+0x305fc>)
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	lsls	r7, r4, #15
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	lsls	r3, r4, #2
│ │ │ │ -	ldr	r2, [pc, #92]	@ (5728b8 <spr_noaccess@@Base+0x30608>)
│ │ │ │ +	ldr	r2, [pc, #92]	@ (5728b0 <spr_noaccess@@Base+0x30600>)
│ │ │ │  	ubfx	r4, r4, #17, #4
│ │ │ │  	and.w	r3, r3, #16
│ │ │ │  	orrs	r3, r4
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	stmia	r3!, {r2, r5, r6}
│ │ │ │ +	stmia	r3!, {r2, r3, r5, r6}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	negs	r2, r6
│ │ │ │ +	negs	r2, r7
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	negs	r2, r4
│ │ │ │ +	negs	r2, r5
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	movs	r5, #141	@ 0x8d
│ │ │ │ -	vsra.u64	q10, q3, #3
│ │ │ │ +	movs	r5, #149	@ 0x95
│ │ │ │ +	vsra.u64	q10, q7, #3
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	sbcs	r2, r2
│ │ │ │ +	sbcs	r2, r3
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	asrs	r6, r3
│ │ │ │ -	lsls	r7, r2, #1
│ │ │ │ -	movs	r3, #97	@ 0x61
│ │ │ │ -	vmlsl.u<illegal width 64>	q11, d29, d21[0]
│ │ │ │ -	vtbx.8	d19, {d29-d31}, d25
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd3a5d
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd39d7
│ │ │ │ -	vqrshrn.u64	d19, <illegal reg q1.5>, #3
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd3b3f
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd3abb
│ │ │ │ -	vtbx.8	d19, {d13-d16}, d23
│ │ │ │ -	vqrshrun.s64	d19, <illegal reg q9.5>, #3
│ │ │ │ -	vneg.f<illegal width 64>	<illegal reg q9.5>, <illegal reg q11.5>
│ │ │ │ +	asrs	r6, r4
│ │ │ │ +	lsls	r7, r2, #1
│ │ │ │ +	movs	r3, #105	@ 0x69
│ │ │ │ +	vmlsl.u<illegal width 64>	q11, d29, d29[0]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd3af1
│ │ │ │ +	vtbx.8	d19, {d13-d15}, d21
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd39df
│ │ │ │ +	vqrshrn.u64	d19, <illegal reg q5.5>, #3
│ │ │ │ +	vtbx.8	d19, {d13-d16}, d7
│ │ │ │ +	vtbx.8	d19, {d29-d31}, d3
│ │ │ │ +	vtbx.8	d19, {d13-d16}, d31
│ │ │ │ +	vqrshrun.s64	d19, <illegal reg q13.5>, #3
│ │ │ │ +	vneg.f<illegal width 64>	<illegal reg q9.5>, <illegal reg q15.5>
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffdf8df
│ │ │ │  	movs	r6, #80	@ 0x50
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1592]	@ 572f14 <spr_noaccess@@Base+0x30c64>
│ │ │ │ +	ldr.w	r2, [pc, #1592]	@ 572f0c <spr_noaccess@@Base+0x30c5c>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1564]	@ 572f18 <spr_noaccess@@Base+0x30c68>
│ │ │ │ +	ldr.w	r2, [pc, #1564]	@ 572f10 <spr_noaccess@@Base+0x30c60>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	lsls	r3, r4, #15
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	lsls	r3, r4, #2
│ │ │ │ -	ldr.w	r2, [pc, #1532]	@ 572f1c <spr_noaccess@@Base+0x30c6c>
│ │ │ │ +	ldr.w	r2, [pc, #1532]	@ 572f14 <spr_noaccess@@Base+0x30c64>
│ │ │ │  	ubfx	r4, r4, #17, #4
│ │ │ │  	and.w	r3, r3, #16
│ │ │ │  	orrs	r3, r4
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	lsls	r3, r3, #1
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1504]	@ 572f20 <spr_noaccess@@Base+0x30c70>
│ │ │ │ +	ldr.w	r2, [pc, #1504]	@ 572f18 <spr_noaccess@@Base+0x30c68>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1480]	@ 572f24 <spr_noaccess@@Base+0x30c74>
│ │ │ │ +	ldr.w	r2, [pc, #1480]	@ 572f1c <spr_noaccess@@Base+0x30c6c>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1452]	@ 572f28 <spr_noaccess@@Base+0x30c78>
│ │ │ │ +	ldr.w	r2, [pc, #1452]	@ 572f20 <spr_noaccess@@Base+0x30c70>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1428]	@ 572f2c <spr_noaccess@@Base+0x30c7c>
│ │ │ │ +	ldr.w	r2, [pc, #1428]	@ 572f24 <spr_noaccess@@Base+0x30c74>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1400]	@ 572f30 <spr_noaccess@@Base+0x30c80>
│ │ │ │ +	ldr.w	r2, [pc, #1400]	@ 572f28 <spr_noaccess@@Base+0x30c78>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bl	56c328 <spr_noaccess@@Base+0x2a078>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1376]	@ 572f34 <spr_noaccess@@Base+0x30c84>
│ │ │ │ +	ldr.w	r2, [pc, #1376]	@ 572f2c <spr_noaccess@@Base+0x30c7c>
│ │ │ │  	lsls	r3, r4, #3
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r4, r4, #16, #5
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	orrs	r3, r4
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ @@ -1243511,16 +1243513,16 @@
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	54b09c <spr_noaccess@@Base+0x8dec>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	576ec2 <spr_noaccess@@Base+0x34c12>
│ │ │ │ -	ldr.w	r2, [pc, #1028]	@ 572f38 <spr_noaccess@@Base+0x30c88>
│ │ │ │ +	beq.w	576ebe <spr_noaccess@@Base+0x34c0e>
│ │ │ │ +	ldr.w	r2, [pc, #1028]	@ 572f30 <spr_noaccess@@Base+0x30c80>
│ │ │ │  	movs	r3, #1
│ │ │ │  	ldr	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	strd	r3, r3, [sp]
│ │ │ │  	ldrd	r3, r1, [sp, #40]	@ 0x28
│ │ │ │  	ldr.w	r2, [r2, r4, lsl #2]
│ │ │ │ @@ -1243531,16 +1243533,16 @@
│ │ │ │  	bl	54b09c <spr_noaccess@@Base+0x8dec>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	movs	r1, #0
│ │ │ │  	lsls	r4, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	576eb4 <spr_noaccess@@Base+0x34c04>
│ │ │ │ -	ldr	r2, [pc, #968]	@ (572f3c <spr_noaccess@@Base+0x30c8c>)
│ │ │ │ +	beq.w	576eb0 <spr_noaccess@@Base+0x34c00>
│ │ │ │ +	ldr	r2, [pc, #968]	@ (572f34 <spr_noaccess@@Base+0x30c84>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	ldr	r4, [sp, #48]	@ 0x30
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	strd	r1, r3, [sp]
│ │ │ │  	ldrd	r3, r1, [sp, #40]	@ 0x28
│ │ │ │  	ldr.w	r2, [r2, r4, lsl #2]
│ │ │ │ @@ -1243548,54 +1243550,54 @@
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b0c8 <spr_noaccess@@Base+0x8e18>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #924]	@ (572f40 <spr_noaccess@@Base+0x30c90>)
│ │ │ │ +	ldr	r2, [pc, #924]	@ (572f38 <spr_noaccess@@Base+0x30c88>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55ef6c <spr_noaccess@@Base+0x1ccbc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r2, r4, #15
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #884]	@ (572f44 <spr_noaccess@@Base+0x30c94>)
│ │ │ │ +	ldr	r3, [pc, #884]	@ (572f3c <spr_noaccess@@Base+0x30c8c>)
│ │ │ │  	ubfx	r2, r4, #17, #4
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #860]	@ (572f48 <spr_noaccess@@Base+0x30c98>)
│ │ │ │ +	ldr	r2, [pc, #860]	@ (572f40 <spr_noaccess@@Base+0x30c90>)
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r6, [r6, #0]
│ │ │ │  	add.w	r2, r2, r3, lsl #2
│ │ │ │  	ldr.w	r4, [r2, #128]	@ 0x80
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #764]	@ (572f00 <spr_noaccess@@Base+0x30c50>)
│ │ │ │ +	ldr	r1, [pc, #764]	@ (572ef8 <spr_noaccess@@Base+0x30c48>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [r3, r1]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │ -	ldr	r0, [pc, #824]	@ (572f4c <spr_noaccess@@Base+0x30c9c>)
│ │ │ │ +	ldr	r0, [pc, #824]	@ (572f44 <spr_noaccess@@Base+0x30c94>)
│ │ │ │  	add	r5, r2
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r2, r4
│ │ │ │  	add.w	r1, r0, #2208	@ 0x8a0
│ │ │ │  	ldr.w	r0, [r0, #2208]	@ 0x8a0
│ │ │ │ @@ -1243604,63 +1243606,63 @@
│ │ │ │  	lsls	r0, r4, #15
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #756]	@ (572f44 <spr_noaccess@@Base+0x30c94>)
│ │ │ │ +	ldr	r3, [pc, #756]	@ (572f3c <spr_noaccess@@Base+0x30c8c>)
│ │ │ │  	ubfx	r2, r4, #17, #4
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #744]	@ (572f50 <spr_noaccess@@Base+0x30ca0>)
│ │ │ │ +	ldr	r2, [pc, #744]	@ (572f48 <spr_noaccess@@Base+0x30c98>)
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r6, [r6, #0]
│ │ │ │  	add.w	r2, r2, r3, lsl #2
│ │ │ │  	ldr.w	r4, [r2, #128]	@ 0x80
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #640]	@ (572f04 <spr_noaccess@@Base+0x30c54>)
│ │ │ │ +	ldr	r1, [pc, #640]	@ (572efc <spr_noaccess@@Base+0x30c4c>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [r3, r1]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │ -	ldr	r0, [pc, #704]	@ (572f54 <spr_noaccess@@Base+0x30ca4>)
│ │ │ │ +	ldr	r0, [pc, #704]	@ (572f4c <spr_noaccess@@Base+0x30c9c>)
│ │ │ │  	add	r5, r2
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r2, r4
│ │ │ │  	addw	r1, r0, #2076	@ 0x81c
│ │ │ │  	ldr.w	r0, [r0, #2076]	@ 0x81c
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ubfx	r3, r4, #10, #2
│ │ │ │  	tst.w	r4, #3072	@ 0xc00
│ │ │ │ -	beq.w	576ed0 <spr_noaccess@@Base+0x34c20>
│ │ │ │ +	beq.w	576ecc <spr_noaccess@@Base+0x34c1c>
│ │ │ │  	cmp	r3, #1
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #620]	@ (572f44 <spr_noaccess@@Base+0x30c94>)
│ │ │ │ +	ldr	r3, [pc, #620]	@ (572f3c <spr_noaccess@@Base+0x30c8c>)
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1243669,231 +1243671,232 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	ubfx	r4, r4, #23, #3
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #588]	@ (572f58 <spr_noaccess@@Base+0x30ca8>)
│ │ │ │ -	ldr	r1, [pc, #504]	@ (572f08 <spr_noaccess@@Base+0x30c58>)
│ │ │ │ +	ldr	r2, [pc, #588]	@ (572f50 <spr_noaccess@@Base+0x30ca0>)
│ │ │ │ +	ldr	r1, [pc, #504]	@ (572f00 <spr_noaccess@@Base+0x30c50>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add.w	r2, r2, r4, lsl #2
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r0, [r2, #128]	@ 0x80
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	add	r6, r2
│ │ │ │  	add	r5, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #556]	@ (572f5c <spr_noaccess@@Base+0x30cac>)
│ │ │ │ +	ldr	r0, [pc, #556]	@ (572f54 <spr_noaccess@@Base+0x30ca4>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add.w	r1, r0, #1944	@ 0x798
│ │ │ │  	ldr.w	r0, [r0, #1944]	@ 0x798
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r2, r4, #12, #4
│ │ │ │ -	ubfx	r8, r4, #23, #3
│ │ │ │ -	lsls	r5, r2, #1
│ │ │ │  	ubfx	r2, r4, #17, #4
│ │ │ │ +	ubfx	r8, r4, #23, #3
│ │ │ │ +	lsls	r7, r2, #1
│ │ │ │ +	ubfx	r2, r4, #12, #4
│ │ │ │  	ands.w	r4, r4, #68608	@ 0x10c00
│ │ │ │ -	mov.w	r7, r2, lsl #1
│ │ │ │ -	beq.w	578c22 <spr_noaccess@@Base+0x36972>
│ │ │ │ +	mov.w	r5, r2, lsl #1
│ │ │ │ +	beq.w	578c14 <spr_noaccess@@Base+0x36964>
│ │ │ │  	cmp.w	r4, #1024	@ 0x400
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #452]	@ (572f44 <spr_noaccess@@Base+0x30c94>)
│ │ │ │ +	ldr	r3, [pc, #452]	@ (572f3c <spr_noaccess@@Base+0x30c8c>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #440]	@ (572f60 <spr_noaccess@@Base+0x30cb0>)
│ │ │ │ -	ldr	r1, [pc, #356]	@ (572f0c <spr_noaccess@@Base+0x30c5c>)
│ │ │ │ +	ldr	r2, [pc, #440]	@ (572f58 <spr_noaccess@@Base+0x30ca8>)
│ │ │ │ +	ldr	r1, [pc, #356]	@ (572f04 <spr_noaccess@@Base+0x30c54>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add.w	r2, r2, r8, lsl #2
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r0, [r2, #128]	@ 0x80
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	add	r6, r2
│ │ │ │  	add	r4, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #412]	@ (572f64 <spr_noaccess@@Base+0x30cb4>)
│ │ │ │ +	ldr	r0, [pc, #412]	@ (572f5c <spr_noaccess@@Base+0x30cac>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add.w	r1, r0, #1680	@ 0x690
│ │ │ │  	ldr.w	r0, [r0, #1680]	@ 0x690
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r2, [pc, #392]	@ (572f68 <spr_noaccess@@Base+0x30cb8>)
│ │ │ │ +	ldr	r2, [pc, #392]	@ (572f60 <spr_noaccess@@Base+0x30cb0>)
│ │ │ │  	mov	r1, r5
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	add	r2, pc
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	bl	558ed4 <spr_noaccess@@Base+0x16c24>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r1, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	54ad80 <spr_noaccess@@Base+0x8ad0>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r1, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54ad80 <spr_noaccess@@Base+0x8ad0>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r4, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r2, #1
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54ad80 <spr_noaccess@@Base+0x8ad0>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	strd	r4, r2, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r6, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	54ad80 <spr_noaccess@@Base+0x8ad0>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	ubfx	r3, r4, #21, #1
│ │ │ │ -	str	r2, [sp, #52]	@ 0x34
│ │ │ │ -	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #21, #1
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	strb.w	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #52]	@ 0x34
│ │ │ │  	bl	54a6dc <spr_noaccess@@Base+0x842c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r3, r4, #21, #1
│ │ │ │  	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #52]	@ 0x34
│ │ │ │  	bl	568510 <spr_noaccess@@Base+0x26260>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r3, r4, #21, #1
│ │ │ │  	strb.w	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #52]	@ 0x34
│ │ │ │  	bl	568510 <spr_noaccess@@Base+0x26260>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	nop
│ │ │ │ -	pop	{r2, r3, r4, r5, r6}
│ │ │ │ +	pop	{r2, r7}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	cbnz	r6, 572f86 <spr_noaccess@@Base+0x30cd6>
│ │ │ │ +	pop	{r1, r2}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	cbnz	r6, 572f66 <spr_noaccess@@Base+0x30cb6>
│ │ │ │ +	cbnz	r6, 572f60 <spr_noaccess@@Base+0x30cb0>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	revsh	r4, r2
│ │ │ │ +	revsh	r4, r3
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	adds	r7, #25
│ │ │ │ -	vqshlu.s64	d19, d3, #61	@ 0x3d
│ │ │ │ -	vclt.f<illegal width 64>	d19, d13, #0
│ │ │ │ -	vsli.32	<illegal reg q9.5>, <illegal reg q15.5>, #29
│ │ │ │ -	vsri.64	<illegal reg q9.5>, <illegal reg q12.5>, #3
│ │ │ │ -	vsri.32	<illegal reg q9.5>, <illegal reg q9.5>, #3
│ │ │ │ -	vneg.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q14.5>
│ │ │ │ -	vabs.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q11.5>
│ │ │ │ -	vmlal.u<illegal width 64>	<illegal reg q9.5>, d29, d17[0]
│ │ │ │ -	vrshr.u32	<illegal reg q9.5>, <illegal reg q5.5>, #3
│ │ │ │ -	vcvt.f16.u16	d19, d12, #3
│ │ │ │ +	adds	r7, #33	@ 0x21
│ │ │ │ +	vqshlu.s64	d19, d11, #61	@ 0x3d
│ │ │ │ +	vqshlu.s32	d19, d5, #29
│ │ │ │ +	vcle.f<illegal width 64>	d19, d7, #0
│ │ │ │ +	vceq.f<illegal width 64>	d19, d1, #0
│ │ │ │ +	vsri.32	<illegal reg q9.5>, <illegal reg q13.5>, #3
│ │ │ │ +	vrsra.u64	<illegal reg q9.5>, <illegal reg q10.5>, #3
│ │ │ │ +	vabs.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q15.5>
│ │ │ │ +	vmlal.u<illegal width 64>	<illegal reg q9.5>, d29, d25[0]
│ │ │ │ +	vclt.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q9.5>, #0
│ │ │ │ +	vdup.8	d19, d20[6]
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	subs	r3, #224	@ 0xe0
│ │ │ │ +	subs	r3, #232	@ 0xe8
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	movs	r1, #179	@ 0xb3
│ │ │ │ +	movs	r1, #187	@ 0xbb
│ │ │ │  	vrsra.u64	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r3, #102	@ 0x66
│ │ │ │ +	subs	r3, #110	@ 0x6e
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	cmp	r3, #62	@ 0x3e
│ │ │ │ +	cmp	r3, #70	@ 0x46
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	subs	r2, #232	@ 0xe8
│ │ │ │ +	subs	r2, #240	@ 0xf0
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	cmp	r2, #192	@ 0xc0
│ │ │ │ +	cmp	r2, #200	@ 0xc8
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	subs	r2, #74	@ 0x4a
│ │ │ │ +	subs	r2, #82	@ 0x52
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	cmp	r2, #40	@ 0x28
│ │ │ │ +	cmp	r2, #48	@ 0x30
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	subs	r1, #176	@ 0xb0
│ │ │ │ +	subs	r1, #184	@ 0xb8
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	cmp	r1, #142	@ 0x8e
│ │ │ │ +	cmp	r1, #150	@ 0x96
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	str	r5, [r4, #8]
│ │ │ │ +	str	r5, [r5, #8]
│ │ │ │  	vsri.32	d31, d4, #3
│ │ │ │  	asrs	r4, r0, #12
│ │ │ │  	mov	r9, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #896]	@ (573310 <spr_noaccess@@Base+0x31060>)
│ │ │ │ +	ldr	r3, [pc, #896]	@ (573308 <spr_noaccess@@Base+0x31058>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1243906,52 +1243909,52 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	ldr	r7, [r7, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #812]	@ (573300 <spr_noaccess@@Base+0x31050>)
│ │ │ │ +	ldr	r1, [pc, #812]	@ (5732f8 <spr_noaccess@@Base+0x31048>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	mov	r2, r9
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #812]	@ (573314 <spr_noaccess@@Base+0x31064>)
│ │ │ │ +	ldr	r0, [pc, #812]	@ (57330c <spr_noaccess@@Base+0x3105c>)
│ │ │ │  	add	r6, r3
│ │ │ │  	add.w	r5, r8, r3
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add.w	r1, r0, #1416	@ 0x588
│ │ │ │  	add	r3, r7
│ │ │ │  	ldr.w	r0, [r0, #1416]	@ 0x588
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	lsls	r0, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #784]	@ (573318 <spr_noaccess@@Base+0x31068>)
│ │ │ │ +	ldr	r3, [pc, #784]	@ (573310 <spr_noaccess@@Base+0x31060>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ands.w	r3, r4, #2162688	@ 0x210000
│ │ │ │  	mov	r9, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #720]	@ (573310 <spr_noaccess@@Base+0x31060>)
│ │ │ │ +	ldr	r3, [pc, #720]	@ (573308 <spr_noaccess@@Base+0x31058>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1243964,382 +1243967,385 @@
│ │ │ │  	mov	r6, r0
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	ldr	r7, [r7, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #640]	@ (573304 <spr_noaccess@@Base+0x31054>)
│ │ │ │ +	ldr	r1, [pc, #640]	@ (5732fc <spr_noaccess@@Base+0x3104c>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	mov	r2, r9
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #644]	@ (57331c <spr_noaccess@@Base+0x3106c>)
│ │ │ │ +	ldr	r0, [pc, #644]	@ (573314 <spr_noaccess@@Base+0x31064>)
│ │ │ │  	add	r6, r3
│ │ │ │  	add.w	r5, r8, r3
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #1284	@ 0x504
│ │ │ │  	add	r3, r7
│ │ │ │  	ldr.w	r0, [r0, #1284]	@ 0x504
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	lsls	r6, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #616]	@ (573320 <spr_noaccess@@Base+0x31070>)
│ │ │ │ +	ldr	r3, [pc, #616]	@ (573318 <spr_noaccess@@Base+0x31068>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r2, r4, #22, #4
│ │ │ │ +	ubfx	r2, r4, #17, #4
│ │ │ │ +	ubfx	r3, r4, #12, #4
│ │ │ │  	and.w	r5, r4, #1
│ │ │ │  	mov.w	r9, r2, lsl #1
│ │ │ │ -	ubfx	r2, r4, #12, #4
│ │ │ │ -	mov.w	sl, r2, lsl #1
│ │ │ │ -	ubfx	r2, r4, #17, #4
│ │ │ │ +	ubfx	r2, r4, #22, #4
│ │ │ │ +	mov.w	sl, r3, lsl #1
│ │ │ │  	lsls	r3, r2, #1
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov.w	r3, #3072	@ 0xc00
│ │ │ │  	movt	r3, #33	@ 0x21
│ │ │ │  	ands	r4, r3
│ │ │ │ -	beq.w	578b80 <spr_noaccess@@Base+0x368d0>
│ │ │ │ +	beq.w	578b72 <spr_noaccess@@Base+0x368c2>
│ │ │ │  	cmp.w	r4, #1024	@ 0x400
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #504]	@ (573310 <spr_noaccess@@Base+0x31060>)
│ │ │ │ -	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [sp, #28]
│ │ │ │  	mov	r7, r0
│ │ │ │ +	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [pc, #496]	@ (573308 <spr_noaccess@@Base+0x31058>)
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #28]
│ │ │ │ +	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │ -	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, sl, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #436]	@ (573308 <spr_noaccess@@Base+0x31058>)
│ │ │ │ +	ldr	r2, [pc, #436]	@ (573300 <spr_noaccess@@Base+0x31050>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #444]	@ (573324 <spr_noaccess@@Base+0x31074>)
│ │ │ │ +	ldr	r0, [pc, #444]	@ (57331c <spr_noaccess@@Base+0x3106c>)
│ │ │ │  	add	r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	strd	r4, r6, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r1
│ │ │ │  	add.w	r1, r0, #1152	@ 0x480
│ │ │ │  	ldr.w	r0, [r0, #1152]	@ 0x480
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r5, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #416]	@ (573328 <spr_noaccess@@Base+0x31078>)
│ │ │ │ +	ldr	r3, [pc, #416]	@ (573320 <spr_noaccess@@Base+0x31070>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r2, r4, #22, #4
│ │ │ │ +	ubfx	r2, r4, #17, #4
│ │ │ │ +	ubfx	r3, r4, #12, #4
│ │ │ │  	and.w	r5, r4, #1
│ │ │ │  	mov.w	r9, r2, lsl #1
│ │ │ │ -	ubfx	r2, r4, #12, #4
│ │ │ │ -	mov.w	sl, r2, lsl #1
│ │ │ │ -	ubfx	r2, r4, #17, #4
│ │ │ │ +	ubfx	r2, r4, #22, #4
│ │ │ │ +	mov.w	sl, r3, lsl #1
│ │ │ │  	lsls	r3, r2, #1
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	mov.w	r3, #3072	@ 0xc00
│ │ │ │  	movt	r3, #33	@ 0x21
│ │ │ │  	ands	r4, r3
│ │ │ │ -	beq.w	57849a <spr_noaccess@@Base+0x361ea>
│ │ │ │ +	beq.w	578490 <spr_noaccess@@Base+0x361e0>
│ │ │ │  	cmp.w	r4, #1024	@ 0x400
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #296]	@ (573310 <spr_noaccess@@Base+0x31060>)
│ │ │ │ -	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [sp, #28]
│ │ │ │  	mov	r7, r0
│ │ │ │ +	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [pc, #288]	@ (573308 <spr_noaccess@@Base+0x31058>)
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #28]
│ │ │ │ +	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │ -	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, sl, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #232]	@ (57330c <spr_noaccess@@Base+0x3105c>)
│ │ │ │ +	ldr	r2, [pc, #232]	@ (573304 <spr_noaccess@@Base+0x31054>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #244]	@ (57332c <spr_noaccess@@Base+0x3107c>)
│ │ │ │ +	ldr	r0, [pc, #244]	@ (573324 <spr_noaccess@@Base+0x31074>)
│ │ │ │  	add	r6, r3
│ │ │ │  	adds	r4, r7, r3
│ │ │ │  	strd	r4, r6, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r1
│ │ │ │  	add.w	r1, r0, #888	@ 0x378
│ │ │ │  	ldr.w	r0, [r0, #888]	@ 0x378
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r5, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #216]	@ (573330 <spr_noaccess@@Base+0x31080>)
│ │ │ │ +	ldr	r3, [pc, #216]	@ (573328 <spr_noaccess@@Base+0x31078>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #196]	@ (573334 <spr_noaccess@@Base+0x31084>)
│ │ │ │ +	ldr	r3, [pc, #196]	@ (57332c <spr_noaccess@@Base+0x3107c>)
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ldr	r2, [pc, #196]	@ (573338 <spr_noaccess@@Base+0x31088>)
│ │ │ │ -	ubfx	r5, r4, #21, #5
│ │ │ │ +	ldr	r2, [pc, #196]	@ (573330 <spr_noaccess@@Base+0x31080>)
│ │ │ │ +	ubfx	r5, r4, #16, #5
│ │ │ │  	add	r3, pc
│ │ │ │ -	str	r5, [sp, #40]	@ 0x28
│ │ │ │ +	str	r5, [sp, #44]	@ 0x2c
│ │ │ │  	add	r2, pc
│ │ │ │  	and.w	r5, r4, #1
│ │ │ │  	strb.w	r5, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r5, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	str	r5, [sp, #48]	@ 0x30
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r5, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r5, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	bl	55bcc8 <spr_noaccess@@Base+0x19a18>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	cmp	r3, #20
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 5732ac <spr_noaccess@@Base+0x30ffc>)
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 5732a4 <spr_noaccess@@Base+0x30ff4>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │ -	ldrh	r1, [r0, r3]
│ │ │ │ +	ldrh	r3, [r7, r2]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	rev16	r1, r1
│ │ │ │ -	vtbx.8	d27, {d15-d17}, d9
│ │ │ │ -	vtbl.8	d21, {d31-<overflow reg d33}, d23
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	rev16	r1, r1
│ │ │ │ -	vtbx.8	d27, {d15-d17}, d9
│ │ │ │ -	vtbx.8	d27, {d15-d17}, d9
│ │ │ │ -	vtbx.8	d27, {d15-d17}, d9
│ │ │ │ -	vtbl.8	d21, {d31-<overflow reg d33}, d13
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	rev16	r1, r1
│ │ │ │ -	vtbx.8	d27, {d15-d17}, d9
│ │ │ │ -			@ <UNDEFINED> instruction: 0xffff5a73
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	rev16	r1, r1
│ │ │ │ -	vtbx.8	d27, {d15-d17}, d9
│ │ │ │ -	vtbx.8	d27, {d15-d17}, d9
│ │ │ │ -	vtbx.8	d27, {d15-d17}, d9
│ │ │ │ -	vtbx.8	d27, {d15-d17}, d9
│ │ │ │ -	vtbx.8	d27, {d15-d17}, d9
│ │ │ │ -	vtbx.8	d27, {d15-d17}, d9
│ │ │ │ -	vtbx.8	d27, {d15-d17}, d9
│ │ │ │ -	vtbx.8	d21, {d31-<overflow reg d32}, d31
│ │ │ │ +	rev16	r1, r2
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffffba51
│ │ │ │ +	vtbl.8	d21, {d31-<overflow reg d33}, d17
│ │ │ │ +	movs	r0, r0
│ │ │ │ +	rev16	r1, r2
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffffba51
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffffba51
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffffba51
│ │ │ │ +	vtbl.8	d21, {d31-<overflow reg d33}, d7
│ │ │ │ +	movs	r0, r0
│ │ │ │ +	rev16	r1, r2
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffffba51
│ │ │ │ +	vtbx.8	d21, {d15-d17}, d29
│ │ │ │ +	movs	r0, r0
│ │ │ │ +	rev16	r1, r2
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffffba51
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffffba51
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffffba51
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffffba51
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffffba51
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffffba51
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffffba51
│ │ │ │ +	vtbx.8	d21, {d31-<overflow reg d32}, d25
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb8aa
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb8b2
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb7fa
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb802
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb72c
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb734
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb65c
│ │ │ │ +	cpsie	a
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	movs	r7, #106	@ 0x6a
│ │ │ │ +	movs	r7, #114	@ 0x72
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	adds	r7, #78	@ 0x4e
│ │ │ │ +	adds	r7, #86	@ 0x56
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	movs	r6, #186	@ 0xba
│ │ │ │ +	movs	r6, #194	@ 0xc2
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	adds	r6, #158	@ 0x9e
│ │ │ │ +	adds	r6, #166	@ 0xa6
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	movs	r5, #232	@ 0xe8
│ │ │ │ +	movs	r5, #240	@ 0xf0
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	adds	r5, #206	@ 0xce
│ │ │ │ +	adds	r5, #214	@ 0xd6
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	movs	r5, #24
│ │ │ │ +	movs	r5, #32
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	adds	r4, #254	@ 0xfe
│ │ │ │ +	adds	r5, #6
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	subs	r0, #203	@ 0xcb
│ │ │ │ -	vtbl.8	d19, {d13-d14}, d31
│ │ │ │ +	subs	r0, #211	@ 0xd3
│ │ │ │ +	vqshrn.u64	d19, <illegal reg q11.5>, #3
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffdf8d0
│ │ │ │  	adds	r0, #144	@ 0x90
│ │ │ │  	lsls	r5, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5742f0 <spr_noaccess@@Base+0x32040>
│ │ │ │ +	beq.w	5742e8 <spr_noaccess@@Base+0x32038>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #824]	@ (573690 <spr_noaccess@@Base+0x313e0>)
│ │ │ │ +	ldr	r3, [pc, #824]	@ (573688 <spr_noaccess@@Base+0x313d8>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #23, #3
│ │ │ │  	ldr	r7, [r5, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r0, r4, #16, #7
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #768]	@ (573684 <spr_noaccess@@Base+0x313d4>)
│ │ │ │ +	ldr	r2, [pc, #768]	@ (57367c <spr_noaccess@@Base+0x313cc>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r0, [sp]
│ │ │ │  	add	r6, r3
│ │ │ │ -	ldr	r0, [pc, #760]	@ (573694 <spr_noaccess@@Base+0x313e4>)
│ │ │ │ +	ldr	r0, [pc, #760]	@ (57368c <spr_noaccess@@Base+0x313dc>)
│ │ │ │  	add	r3, r7
│ │ │ │  	str	r6, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #108	@ 0x6c
│ │ │ │  	ldr	r0, [r0, #108]	@ 0x6c
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #744]	@ (573698 <spr_noaccess@@Base+0x313e8>)
│ │ │ │ +	ldr	r3, [pc, #744]	@ (573690 <spr_noaccess@@Base+0x313e0>)
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ldr	r2, [pc, #744]	@ (57369c <spr_noaccess@@Base+0x313ec>)
│ │ │ │ -	ubfx	r5, r4, #21, #5
│ │ │ │ +	ldr	r2, [pc, #744]	@ (573694 <spr_noaccess@@Base+0x313e4>)
│ │ │ │ +	ubfx	r5, r4, #16, #5
│ │ │ │  	add	r3, pc
│ │ │ │ -	str	r5, [sp, #40]	@ 0x28
│ │ │ │ +	str	r5, [sp, #44]	@ 0x2c
│ │ │ │  	add	r2, pc
│ │ │ │  	and.w	r5, r4, #1
│ │ │ │  	strb.w	r5, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r5, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	str	r5, [sp, #48]	@ 0x30
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r5, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r5, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	bl	55bcc8 <spr_noaccess@@Base+0x19a18>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r3, [pc, #708]	@ (5736a0 <spr_noaccess@@Base+0x313f0>)
│ │ │ │ +	ldr	r3, [pc, #708]	@ (573698 <spr_noaccess@@Base+0x313e8>)
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ldr	r2, [pc, #708]	@ (5736a4 <spr_noaccess@@Base+0x313f4>)
│ │ │ │ -	ubfx	r5, r4, #21, #5
│ │ │ │ +	ldr	r2, [pc, #708]	@ (57369c <spr_noaccess@@Base+0x313ec>)
│ │ │ │ +	ubfx	r5, r4, #16, #5
│ │ │ │  	add	r3, pc
│ │ │ │ -	str	r5, [sp, #40]	@ 0x28
│ │ │ │ +	str	r5, [sp, #44]	@ 0x2c
│ │ │ │  	add	r2, pc
│ │ │ │  	and.w	r5, r4, #1
│ │ │ │  	strb.w	r5, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r5, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	str	r5, [sp, #48]	@ 0x30
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r5, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r5, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	bl	55bcc8 <spr_noaccess@@Base+0x19a18>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r3, [pc, #672]	@ (5736a8 <spr_noaccess@@Base+0x313f8>)
│ │ │ │ +	ldr	r3, [pc, #672]	@ (5736a0 <spr_noaccess@@Base+0x313f0>)
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ldr	r2, [pc, #672]	@ (5736ac <spr_noaccess@@Base+0x313fc>)
│ │ │ │ -	ubfx	r5, r4, #21, #5
│ │ │ │ +	ldr	r2, [pc, #672]	@ (5736a4 <spr_noaccess@@Base+0x313f4>)
│ │ │ │ +	ubfx	r5, r4, #16, #5
│ │ │ │  	add	r3, pc
│ │ │ │ -	str	r5, [sp, #40]	@ 0x28
│ │ │ │ +	str	r5, [sp, #44]	@ 0x2c
│ │ │ │  	add	r2, pc
│ │ │ │  	and.w	r5, r4, #1
│ │ │ │  	strb.w	r5, [sp, #52]	@ 0x34
│ │ │ │ -	ubfx	r5, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	str	r5, [sp, #48]	@ 0x30
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r5, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	str	r5, [sp, #40]	@ 0x28
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	bl	55bcc8 <spr_noaccess@@Base+0x19a18>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #636]	@ (5736b0 <spr_noaccess@@Base+0x31400>)
│ │ │ │ +	ldr	r2, [pc, #636]	@ (5736a8 <spr_noaccess@@Base+0x313f8>)
│ │ │ │  	mov	r1, r5
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	add	r2, pc
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	bl	558ed4 <spr_noaccess@@Base+0x16c24>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #608]	@ (5736b4 <spr_noaccess@@Base+0x31404>)
│ │ │ │ +	ldr	r2, [pc, #608]	@ (5736ac <spr_noaccess@@Base+0x313fc>)
│ │ │ │  	mov	r1, r5
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	add	r2, pc
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	bl	558ed4 <spr_noaccess@@Base+0x16c24>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #580]	@ (5736b8 <spr_noaccess@@Base+0x31408>)
│ │ │ │ +	ldr	r2, [pc, #580]	@ (5736b0 <spr_noaccess@@Base+0x31400>)
│ │ │ │  	mov	r1, r5
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	add	r2, pc
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r4, [sp, #48]	@ 0x30
│ │ │ │  	bl	558ed4 <spr_noaccess@@Base+0x16c24>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4b98cc <tcg_gen_movi_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4b98cc <tcg_gen_movi_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	lsrs	r3, r4, #15
│ │ │ │  	and.w	r0, r4, #1
│ │ │ │ -	ldr	r2, [pc, #516]	@ (5736bc <spr_noaccess@@Base+0x3140c>)
│ │ │ │ +	ldr	r2, [pc, #516]	@ (5736b4 <spr_noaccess@@Base+0x31404>)
│ │ │ │  	and.w	r3, r3, #62	@ 0x3e
│ │ │ │  	orrs	r3, r0
│ │ │ │  	sbfx	r0, r4, #6, #10
│ │ │ │  	ldr	r1, [r6, #8]
│ │ │ │  	add	r2, pc
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	orr.w	r3, r3, r0, lsl #6
│ │ │ │ @@ -1244348,15 +1244354,15 @@
│ │ │ │  	bl	4b98cc <tcg_gen_movi_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	573b86 <spr_noaccess@@Base+0x318d6>
│ │ │ │ +	beq.w	573b7e <spr_noaccess@@Base+0x318ce>
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	mov	r2, r0
│ │ │ │  	movs	r4, #1
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	mov	r3, r5
│ │ │ │ @@ -1244367,56 +1244373,56 @@
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	mov	sl, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	574cb0 <spr_noaccess@@Base+0x32a00>
│ │ │ │ +	beq.w	574ca8 <spr_noaccess@@Base+0x329f8>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrb.w	r3, [r6, #93]	@ 0x5d
│ │ │ │  	ldr	r2, [r6, #104]	@ 0x68
│ │ │ │ -	mov	r8, r0
│ │ │ │ -	orr.w	r7, r2, #3
│ │ │ │ -	cbz	r3, 573552 <spr_noaccess@@Base+0x312a2>
│ │ │ │ +	mov	r4, r0
│ │ │ │ +	orr.w	r8, r2, #3
│ │ │ │ +	cbz	r3, 57354a <spr_noaccess@@Base+0x3129a>
│ │ │ │  	ldr	r3, [r6, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	573552 <spr_noaccess@@Base+0x312a2>
│ │ │ │ -	ldr	r3, [pc, #380]	@ (5736c0 <spr_noaccess@@Base+0x31410>)
│ │ │ │ +	beq.n	57354a <spr_noaccess@@Base+0x3129a>
│ │ │ │ +	ldr	r3, [pc, #380]	@ (5736b8 <spr_noaccess@@Base+0x31408>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #304]	@ 0x130
│ │ │ │  	bl	4b98cc <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r6, #100]	@ 0x64
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	r9, r0
│ │ │ │ -	cmp	r4, #0
│ │ │ │ -	beq.w	573986 <spr_noaccess@@Base+0x316d6>
│ │ │ │ -	ldr	r3, [pc, #356]	@ (5736c4 <spr_noaccess@@Base+0x31414>)
│ │ │ │ +	cmp	r5, #0
│ │ │ │ +	beq.w	57397e <spr_noaccess@@Base+0x316ce>
│ │ │ │ +	ldr	r3, [pc, #356]	@ (5736bc <spr_noaccess@@Base+0x3140c>)
│ │ │ │  	mov	r2, sl
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr.w	r1, [r3, r4, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r5, lsl #2]
│ │ │ │  	bl	4b9918 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #280]	@ (573688 <spr_noaccess@@Base+0x313d8>)
│ │ │ │ +	ldr	r1, [pc, #280]	@ (573680 <spr_noaccess@@Base+0x313d0>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r6, #96]	@ 0x60
│ │ │ │ -	mov	r3, r7
│ │ │ │ +	mov	r3, r8
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │ -	lsls	r5, r5, #4
│ │ │ │ +	lsls	r5, r7, #4
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │  	movs	r0, #0
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ -	mov	r0, r8
│ │ │ │ +	mov	r0, r4
│ │ │ │  	add	r1, r9
│ │ │ │  	bl	4c59dc <tcg_gen_qemu_ld_i64_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #260]	@ (573690 <spr_noaccess@@Base+0x313e0>)
│ │ │ │ +	ldr	r3, [pc, #260]	@ (573688 <spr_noaccess@@Base+0x313d8>)
│ │ │ │ +	mov	r0, r4
│ │ │ │  	add.w	r2, r5, #41984	@ 0xa400
│ │ │ │ -	mov	r0, r8
│ │ │ │  	adds	r2, #168	@ 0xa8
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4b4f48 <tcg_constant_i64@@Base>
│ │ │ │ @@ -1244444,127 +1244450,127 @@
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	sbfx	r0, r4, #2, #14
│ │ │ │  	lsls	r0, r0, #2
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │  	mov	r9, r0
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	574ca2 <spr_noaccess@@Base+0x329f2>
│ │ │ │ +	beq.w	574c9a <spr_noaccess@@Base+0x329ea>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	ldrb.w	r3, [r6, #93]	@ 0x5d
│ │ │ │  	ldr	r2, [r6, #104]	@ 0x68
│ │ │ │ -	ubfx	r7, r4, #21, #5
│ │ │ │  	ubfx	r5, r4, #16, #5
│ │ │ │ +	ubfx	r7, r4, #21, #5
│ │ │ │  	mov	r4, r0
│ │ │ │  	orr.w	r8, r2, #3
│ │ │ │ -	cbz	r3, 573634 <spr_noaccess@@Base+0x31384>
│ │ │ │ +	cbz	r3, 57362c <spr_noaccess@@Base+0x3137c>
│ │ │ │  	ldr	r3, [r6, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	573634 <spr_noaccess@@Base+0x31384>
│ │ │ │ -	ldr	r3, [pc, #164]	@ (5736c8 <spr_noaccess@@Base+0x31418>)
│ │ │ │ +	beq.n	57362c <spr_noaccess@@Base+0x3137c>
│ │ │ │ +	ldr	r3, [pc, #164]	@ (5736c0 <spr_noaccess@@Base+0x31410>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #304]	@ 0x130
│ │ │ │  	bl	4b98cc <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r6, #100]	@ 0x64
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │  	mov	sl, r0
│ │ │ │  	cmp	r5, #0
│ │ │ │ -	beq.w	5739e2 <spr_noaccess@@Base+0x31732>
│ │ │ │ -	ldr	r3, [pc, #136]	@ (5736cc <spr_noaccess@@Base+0x3141c>)
│ │ │ │ +	beq.w	5739da <spr_noaccess@@Base+0x3172a>
│ │ │ │ +	ldr	r3, [pc, #136]	@ (5736c4 <spr_noaccess@@Base+0x31414>)
│ │ │ │  	mov	r2, r9
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, r5, lsl #2]
│ │ │ │  	bl	4b9918 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #64]	@ (573690 <spr_noaccess@@Base+0x313e0>)
│ │ │ │ +	ldr	r3, [pc, #64]	@ (573688 <spr_noaccess@@Base+0x313d8>)
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	add.w	r2, r2, r7, lsl #4
│ │ │ │  	mov	r0, r4
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4bcd18 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #36]	@ (57368c <spr_noaccess@@Base+0x313dc>)
│ │ │ │ +	ldr	r1, [pc, #36]	@ (573684 <spr_noaccess@@Base+0x313d4>)
│ │ │ │  	mov	r0, r4
│ │ │ │  	mrc	15, 0, r4, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [r6, #96]	@ 0x60
│ │ │ │  	mov	r3, r8
│ │ │ │  	ldr	r1, [r4, r1]
│ │ │ │  	movs	r4, #0
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add	r1, sl
│ │ │ │  	bl	4c59e0 <tcg_gen_qemu_st_i64_chk@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	push	{r1, r2, r3, r4, r5, r6, r7}
│ │ │ │ +	push	{r1, r2, lr}
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	cbz	r6, 5736ce <spr_noaccess@@Base+0x3141e>
│ │ │ │ +	cbz	r6, 5736c8 <spr_noaccess@@Base+0x31418>
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	sxth	r0, r3
│ │ │ │ +	sxth	r0, r4
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r4, #178	@ 0xb2
│ │ │ │ +	adds	r4, #186	@ 0xba
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	subs	r1, #41	@ 0x29
│ │ │ │ -	vtbl.8	d19, {d29-d30}, d13
│ │ │ │ -	vtbl.8	d19, {d13}, d29
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd3891
│ │ │ │ -	vtbl.8	d19, {d29-d30}, d17
│ │ │ │ -	vtbl.8	d19, {d13-d15}, d5
│ │ │ │ -	vqshrn.u64	d21, <illegal reg q8.5>, #3
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd58b1
│ │ │ │ -	vqrshrn.u64	d21, <illegal reg q0.5>, #3
│ │ │ │ -	vrshr.u64	d19, d4, #3
│ │ │ │ +	subs	r1, #49	@ 0x31
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd3995
│ │ │ │ +	vqshrun.s64	d19, <illegal reg q10.5>, #3
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd3899
│ │ │ │ +	vtbl.8	d19, {d29-d30}, d25
│ │ │ │ +	vtbl.8	d19, {d13-d15}, d13
│ │ │ │ +	vqshrn.u64	d21, <illegal reg q12.5>, #3
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd58b9
│ │ │ │ +	vqrshrn.u64	d21, <illegal reg q4.5>, #3
│ │ │ │ +	vrshr.u64	d19, d12, #3
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	adds	r2, #20
│ │ │ │ +	adds	r2, #28
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	adds	r1, #246	@ 0xf6
│ │ │ │ +	adds	r1, #254	@ 0xfe
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	adds	r1, #50	@ 0x32
│ │ │ │ +	adds	r1, #58	@ 0x3a
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	adds	r1, #20
│ │ │ │ +	adds	r1, #28
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	and.w	r3, r4, #200	@ 0xc8
│ │ │ │  	cmp	r3, #128	@ 0x80
│ │ │ │ -	beq.w	573d44 <spr_noaccess@@Base+0x31a94>
│ │ │ │ -	bhi.w	573902 <spr_noaccess@@Base+0x31652>
│ │ │ │ +	beq.w	573d3c <spr_noaccess@@Base+0x31a8c>
│ │ │ │ +	bhi.w	5738fa <spr_noaccess@@Base+0x3164a>
│ │ │ │  	cmp	r3, #64	@ 0x40
│ │ │ │ -	beq.w	573cb0 <spr_noaccess@@Base+0x31a00>
│ │ │ │ -	bhi.w	573c6a <spr_noaccess@@Base+0x319ba>
│ │ │ │ +	beq.w	573ca8 <spr_noaccess@@Base+0x319f8>
│ │ │ │ +	bhi.w	573c62 <spr_noaccess@@Base+0x319b2>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	573cf0 <spr_noaccess@@Base+0x31a40>
│ │ │ │ +	beq.w	573ce8 <spr_noaccess@@Base+0x31a38>
│ │ │ │  	ubfx	r3, r4, #8, #2
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	576c8a <spr_noaccess@@Base+0x349da>
│ │ │ │ +	beq.w	576c86 <spr_noaccess@@Base+0x349d6>
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	beq.w	57638e <spr_noaccess@@Base+0x340de>
│ │ │ │ +	beq.w	57638a <spr_noaccess@@Base+0x340da>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	54b16c <spr_noaccess@@Base+0x8ebc>
│ │ │ │  	lsls	r0, r4, #21
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #984]	@ (573af8 <spr_noaccess@@Base+0x31848>)
│ │ │ │ +	ldr	r2, [pc, #984]	@ (573af0 <spr_noaccess@@Base+0x31840>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r5, r2, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	5742f0 <spr_noaccess@@Base+0x32040>
│ │ │ │ +	beq.w	5742e8 <spr_noaccess@@Base+0x32038>
│ │ │ │  	lsls	r1, r4, #4
│ │ │ │  	ubfx	r0, r4, #11, #5
│ │ │ │  	and.w	r1, r1, #32
│ │ │ │  	lsls	r2, r4, #2
│ │ │ │  	orrs	r1, r0
│ │ │ │  	ubfx	r5, r4, #6, #5
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │ @@ -1244589,50 +1244595,50 @@
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	movs	r4, #16
│ │ │ │  	strd	r4, r4, [sp, #4]
│ │ │ │  	bl	4d11d8 <tcg_gen_gvec_bitsel@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	and.w	r2, r4, #1928	@ 0x788
│ │ │ │  	cmp.w	r2, #1672	@ 0x688
│ │ │ │ -	beq.w	57424e <spr_noaccess@@Base+0x31f9e>
│ │ │ │ -	bhi.n	57389c <spr_noaccess@@Base+0x315ec>
│ │ │ │ +	beq.w	574246 <spr_noaccess@@Base+0x31f96>
│ │ │ │ +	bhi.n	573894 <spr_noaccess@@Base+0x315e4>
│ │ │ │  	cmp.w	r2, #1416	@ 0x588
│ │ │ │ -	beq.w	574270 <spr_noaccess@@Base+0x31fc0>
│ │ │ │ -	bhi.w	573b20 <spr_noaccess@@Base+0x31870>
│ │ │ │ +	beq.w	574268 <spr_noaccess@@Base+0x31fb8>
│ │ │ │ +	bhi.w	573b18 <spr_noaccess@@Base+0x31868>
│ │ │ │  	cmp.w	r2, #1160	@ 0x488
│ │ │ │ -	beq.w	57439c <spr_noaccess@@Base+0x320ec>
│ │ │ │ +	beq.w	574394 <spr_noaccess@@Base+0x320e4>
│ │ │ │  	cmp.w	r2, #1288	@ 0x508
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	and.w	r4, r4, #68	@ 0x44
│ │ │ │  	bl	54b228 <spr_noaccess@@Base+0x8f78>
│ │ │ │  	cmp	r4, #4
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	577246 <spr_noaccess@@Base+0x34f96>
│ │ │ │ +	beq.w	577242 <spr_noaccess@@Base+0x34f92>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #780]	@ (573afc <spr_noaccess@@Base+0x3184c>)
│ │ │ │ +	ldr	r3, [pc, #780]	@ (573af4 <spr_noaccess@@Base+0x31844>)
│ │ │ │  	ldr	r2, [sp, #44]	@ 0x2c
│ │ │ │  	movw	r4, #41640	@ 0xa2a8
│ │ │ │  	mov	r6, r0
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	add.w	r2, r4, r2, lsl #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4bcd18 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #744]	@ (573af0 <spr_noaccess@@Base+0x31840>)
│ │ │ │ +	ldr	r3, [pc, #744]	@ (573ae8 <spr_noaccess@@Base+0x31838>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │ -	ldr	r2, [pc, #748]	@ (573b00 <spr_noaccess@@Base+0x31850>)
│ │ │ │ +	ldr	r2, [pc, #748]	@ (573af8 <spr_noaccess@@Base+0x31848>)
│ │ │ │  	add	r3, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	sub.w	r1, r2, #36	@ 0x24
│ │ │ │  	ldr.w	r0, [r2, #-36]
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	4b5560 <tcg_gen_call1@@Base>
│ │ │ │  	ldr	r3, [sp, #40]	@ 0x28
│ │ │ │ @@ -1244646,263 +1244652,263 @@
│ │ │ │  	bl	4b4f48 <tcg_constant_i64@@Base>
│ │ │ │  	add.w	r2, r4, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r4, #1288	@ 0x508
│ │ │ │ -	beq.w	575f34 <spr_noaccess@@Base+0x33c84>
│ │ │ │ -	bhi.w	57399e <spr_noaccess@@Base+0x316ee>
│ │ │ │ +	beq.w	575f30 <spr_noaccess@@Base+0x33c80>
│ │ │ │ +	bhi.w	573996 <spr_noaccess@@Base+0x316e6>
│ │ │ │  	cmp.w	r4, #1152	@ 0x480
│ │ │ │ -	beq.w	576714 <spr_noaccess@@Base+0x34464>
│ │ │ │ -	bhi.w	5741a8 <spr_noaccess@@Base+0x31ef8>
│ │ │ │ +	beq.w	576710 <spr_noaccess@@Base+0x34460>
│ │ │ │ +	bhi.w	5741a0 <spr_noaccess@@Base+0x31ef0>
│ │ │ │  	cmp.w	r4, #1032	@ 0x408
│ │ │ │ -	beq.w	575ea6 <spr_noaccess@@Base+0x33bf6>
│ │ │ │ -	bhi.w	575aa2 <spr_noaccess@@Base+0x337f2>
│ │ │ │ +	beq.w	575ea2 <spr_noaccess@@Base+0x33bf2>
│ │ │ │ +	bhi.w	575a9e <spr_noaccess@@Base+0x337ee>
│ │ │ │  	cmp.w	r4, #960	@ 0x3c0
│ │ │ │ -	beq.w	576586 <spr_noaccess@@Base+0x342d6>
│ │ │ │ +	beq.w	576582 <spr_noaccess@@Base+0x342d2>
│ │ │ │  	cmp.w	r4, #1024	@ 0x400
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #628]	@ (573b04 <spr_noaccess@@Base+0x31854>)
│ │ │ │ +	ldr	r2, [pc, #628]	@ (573afc <spr_noaccess@@Base+0x3184c>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r2, #1920	@ 0x780
│ │ │ │ -	beq.w	574364 <spr_noaccess@@Base+0x320b4>
│ │ │ │ -	bhi.w	5740f8 <spr_noaccess@@Base+0x31e48>
│ │ │ │ +	beq.w	57435c <spr_noaccess@@Base+0x320ac>
│ │ │ │ +	bhi.w	5740f0 <spr_noaccess@@Base+0x31e40>
│ │ │ │  	cmp.w	r2, #1792	@ 0x700
│ │ │ │ -	beq.w	574332 <spr_noaccess@@Base+0x32082>
│ │ │ │ +	beq.w	57432a <spr_noaccess@@Base+0x3207a>
│ │ │ │  	cmp.w	r2, #1800	@ 0x708
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	and.w	r3, r4, #68	@ 0x44
│ │ │ │  	cmp	r3, #64	@ 0x40
│ │ │ │ -	beq.w	576602 <spr_noaccess@@Base+0x34352>
│ │ │ │ +	beq.w	5765fe <spr_noaccess@@Base+0x3434e>
│ │ │ │  	cmp	r3, #68	@ 0x44
│ │ │ │ -	beq.w	5760a8 <spr_noaccess@@Base+0x33df8>
│ │ │ │ +	beq.w	5760a4 <spr_noaccess@@Base+0x33df4>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	lsls	r2, r4, #5
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ -	ubfx	r1, r4, #16, #5
│ │ │ │ +	ubfx	r1, r4, #11, #5
│ │ │ │  	orrs	r3, r2
│ │ │ │ -	strb.w	r1, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r1, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ +	strb.w	r2, [sp, #44]	@ 0x2c
│ │ │ │  	lsls	r4, r4, #30
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	bmi.w	577ab8 <spr_noaccess@@Base+0x35808>
│ │ │ │ -	ldr	r2, [pc, #532]	@ (573b08 <spr_noaccess@@Base+0x31858>)
│ │ │ │ +	bmi.w	577aac <spr_noaccess@@Base+0x357fc>
│ │ │ │ +	ldr	r2, [pc, #532]	@ (573b00 <spr_noaccess@@Base+0x31850>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	addw	r2, r2, #1308	@ 0x51c
│ │ │ │  	bl	56a34c <spr_noaccess@@Base+0x2809c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	cmp	r3, #192	@ 0xc0
│ │ │ │ -	beq.w	573e92 <spr_noaccess@@Base+0x31be2>
│ │ │ │ +	beq.w	573e8a <spr_noaccess@@Base+0x31bda>
│ │ │ │  	cmp	r3, #200	@ 0xc8
│ │ │ │ -	beq.w	573e60 <spr_noaccess@@Base+0x31bb0>
│ │ │ │ +	beq.w	573e58 <spr_noaccess@@Base+0x31ba8>
│ │ │ │  	cmp	r3, #136	@ 0x88
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ubfx	r3, r4, #8, #2
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	576886 <spr_noaccess@@Base+0x345d6>
│ │ │ │ +	beq.w	576882 <spr_noaccess@@Base+0x345d2>
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	beq.w	576864 <spr_noaccess@@Base+0x345b4>
│ │ │ │ +	beq.w	576860 <spr_noaccess@@Base+0x345b0>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b16c <spr_noaccess@@Base+0x8ebc>
│ │ │ │  	lsls	r2, r4, #21
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #456]	@ (573b0c <spr_noaccess@@Base+0x3185c>)
│ │ │ │ +	ldr	r2, [pc, #456]	@ (573b04 <spr_noaccess@@Base+0x31854>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	cmp	r5, #31
│ │ │ │ -	bhi.w	574420 <spr_noaccess@@Base+0x32170>
│ │ │ │ +	bhi.w	574418 <spr_noaccess@@Base+0x32168>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5742f0 <spr_noaccess@@Base+0x32040>
│ │ │ │ +	beq.w	5742e8 <spr_noaccess@@Base+0x32038>
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │  	movs	r4, #0
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	str	r4, [sp, #4]
│ │ │ │  	mov	r2, r0
│ │ │ │  	movs	r4, #1
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	mov	r3, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	5624d8 <spr_noaccess@@Base+0x20228>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, sl
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57356c <spr_noaccess@@Base+0x312bc>
│ │ │ │ +	b.n	573564 <spr_noaccess@@Base+0x312b4>
│ │ │ │  	ldr	r3, [r6, #80]	@ 0x50
│ │ │ │  	movs	r2, #64	@ 0x40
│ │ │ │  	movs	r1, #6
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	544548 <spr_noaccess@@Base+0x2298>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r4, #1600	@ 0x640
│ │ │ │ -	beq.w	5764ca <spr_noaccess@@Base+0x3421a>
│ │ │ │ -	bhi.w	574218 <spr_noaccess@@Base+0x31f68>
│ │ │ │ +	beq.w	5764c6 <spr_noaccess@@Base+0x34216>
│ │ │ │ +	bhi.w	574210 <spr_noaccess@@Base+0x31f60>
│ │ │ │  	cmp.w	r4, #1416	@ 0x588
│ │ │ │ -	beq.w	575eca <spr_noaccess@@Base+0x33c1a>
│ │ │ │ -	bhi.w	575526 <spr_noaccess@@Base+0x33276>
│ │ │ │ +	beq.w	575ec6 <spr_noaccess@@Base+0x33c16>
│ │ │ │ +	bhi.w	575522 <spr_noaccess@@Base+0x33272>
│ │ │ │  	cmp.w	r4, #1344	@ 0x540
│ │ │ │ -	beq.w	5764b0 <spr_noaccess@@Base+0x34200>
│ │ │ │ +	beq.w	5764ac <spr_noaccess@@Base+0x341fc>
│ │ │ │  	cmp.w	r4, #1352	@ 0x548
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #316]	@ (573b10 <spr_noaccess@@Base+0x31860>)
│ │ │ │ +	ldr	r3, [pc, #316]	@ (573b08 <spr_noaccess@@Base+0x31858>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	559c30 <spr_noaccess@@Base+0x17980>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r9
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	57364e <spr_noaccess@@Base+0x3139e>
│ │ │ │ +	b.n	573646 <spr_noaccess@@Base+0x31396>
│ │ │ │  	cmp.w	r4, #576	@ 0x240
│ │ │ │ -	beq.w	57647c <spr_noaccess@@Base+0x341cc>
│ │ │ │ -	bhi.w	5741e0 <spr_noaccess@@Base+0x31f30>
│ │ │ │ +	beq.w	576478 <spr_noaccess@@Base+0x341c8>
│ │ │ │ +	bhi.w	5741d8 <spr_noaccess@@Base+0x31f28>
│ │ │ │  	cmp.w	r4, #448	@ 0x1c0
│ │ │ │ -	beq.w	576986 <spr_noaccess@@Base+0x346d6>
│ │ │ │ -	bhi.w	5754fc <spr_noaccess@@Base+0x3324c>
│ │ │ │ +	beq.w	576982 <spr_noaccess@@Base+0x346d2>
│ │ │ │ +	bhi.w	5754f8 <spr_noaccess@@Base+0x33248>
│ │ │ │  	cmp.w	r4, #384	@ 0x180
│ │ │ │ -	beq.w	576cd2 <spr_noaccess@@Base+0x34a22>
│ │ │ │ +	beq.w	576cce <spr_noaccess@@Base+0x34a1e>
│ │ │ │  	cmp.w	r4, #392	@ 0x188
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r0, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r0, r0, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r0, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	5773be <spr_noaccess@@Base+0x3510e>
│ │ │ │ -	ldr	r4, [pc, #236]	@ (573b14 <spr_noaccess@@Base+0x31864>)
│ │ │ │ +	beq.w	5773ba <spr_noaccess@@Base+0x3510a>
│ │ │ │ +	ldr	r4, [pc, #236]	@ (573b0c <spr_noaccess@@Base+0x3185c>)
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	54f144 <spr_noaccess@@Base+0xce94>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r3, #388	@ 0x184
│ │ │ │ -	beq.w	57508a <spr_noaccess@@Base+0x32dda>
│ │ │ │ -	bhi.w	574654 <spr_noaccess@@Base+0x323a4>
│ │ │ │ +	beq.w	575086 <spr_noaccess@@Base+0x32dd6>
│ │ │ │ +	bhi.w	57464c <spr_noaccess@@Base+0x3239c>
│ │ │ │  	cmp.w	r3, #324	@ 0x144
│ │ │ │ -	beq.w	575106 <spr_noaccess@@Base+0x32e56>
│ │ │ │ +	beq.w	575102 <spr_noaccess@@Base+0x32e52>
│ │ │ │  	cmp.w	r3, #326	@ 0x146
│ │ │ │ -	beq.w	574e7c <spr_noaccess@@Base+0x32bcc>
│ │ │ │ +	beq.w	574e78 <spr_noaccess@@Base+0x32bc8>
│ │ │ │  	cmp.w	r3, #260	@ 0x104
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ubfx	r5, r4, #11, #5
│ │ │ │ -	ubfx	r8, r4, #23, #3
│ │ │ │  	ubfx	r7, r4, #16, #5
│ │ │ │ +	ubfx	r8, r4, #23, #3
│ │ │ │ +	ubfx	r5, r4, #11, #5
│ │ │ │  	ubfx	r3, r4, #9, #2
│ │ │ │  	tst.w	r4, #1536	@ 0x600
│ │ │ │ -	beq.w	575f58 <spr_noaccess@@Base+0x33ca8>
│ │ │ │ +	beq.w	575f54 <spr_noaccess@@Base+0x33ca4>
│ │ │ │  	cmp	r3, #2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #104]	@ (573afc <spr_noaccess@@Base+0x3184c>)
│ │ │ │ +	ldr	r3, [pc, #104]	@ (573af4 <spr_noaccess@@Base+0x31844>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #96]	@ (573b18 <spr_noaccess@@Base+0x31868>)
│ │ │ │ -	ldr	r1, [pc, #56]	@ (573af4 <spr_noaccess@@Base+0x31844>)
│ │ │ │ +	ldr	r2, [pc, #96]	@ (573b10 <spr_noaccess@@Base+0x31860>)
│ │ │ │ +	ldr	r1, [pc, #56]	@ (573aec <spr_noaccess@@Base+0x3183c>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add.w	r2, r2, r8, lsl #2
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r0, [r2, #128]	@ 0x80
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	add	r6, r2
│ │ │ │  	add	r4, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #64]	@ (573b1c <spr_noaccess@@Base+0x3186c>)
│ │ │ │ +	ldr	r0, [pc, #64]	@ (573b14 <spr_noaccess@@Base+0x31864>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	addw	r1, r0, #3252	@ 0xcb4
│ │ │ │  	ldr.w	r0, [r0, #3252]	@ 0xcb4
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	add	sp, #480	@ 0x1e0
│ │ │ │ +	sub	sp, #0
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r5, sp, #776	@ 0x308
│ │ │ │ +	add	r5, sp, #808	@ 0x328
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r7, [r5, r4]
│ │ │ │ +	str	r7, [r6, r4]
│ │ │ │  	vrsra.u64	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r2, r0, #5
│ │ │ │ +	subs	r2, r1, #5
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldr	r3, [pc, #1020]	@ (573f04 <spr_noaccess@@Base+0x31c54>)
│ │ │ │ -	vsli.64	d20, d4, #61	@ 0x3d
│ │ │ │ +	ldr	r4, [pc, #28]	@ (573b1c <spr_noaccess@@Base+0x3186c>)
│ │ │ │ +	vsli.64	d20, d12, #61	@ 0x3d
│ │ │ │  	lsls	r3, r0, #1
│ │ │ │ -	str	r1, [r7, r4]
│ │ │ │ -	vshr.u64	d19, d9, #3
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd2f0f
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd2c9e
│ │ │ │ +	str	r1, [r0, r5]
│ │ │ │ +	vcge.s<illegal width 64>	d19, d17, #0
│ │ │ │ +	vcvt.u32.f32	d18, d7, #3
│ │ │ │ +	vmull.u<illegal width 64>	q9, d29, d22
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	lsrs	r4, r0, #14
│ │ │ │ +	lsrs	r4, r1, #14
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │  	cmp.w	r2, #1536	@ 0x600
│ │ │ │ -	beq.w	5742fe <spr_noaccess@@Base+0x3204e>
│ │ │ │ +	beq.w	5742f6 <spr_noaccess@@Base+0x32046>
│ │ │ │  	cmp.w	r2, #1664	@ 0x680
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	bl	54b228 <spr_noaccess@@Base+0x8f78>
│ │ │ │  	movs	r2, #68	@ 0x44
│ │ │ │  	movt	r2, #31
│ │ │ │  	ands	r2, r4
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	cmp	r2, #4
│ │ │ │ -	beq.w	5751c4 <spr_noaccess@@Base+0x32f14>
│ │ │ │ +	beq.w	5751c0 <spr_noaccess@@Base+0x32f10>
│ │ │ │  	cmp	r2, #68	@ 0x44
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r4, [pc, #1548]	@ 574160 <spr_noaccess@@Base+0x31eb0>
│ │ │ │ +	ldr.w	r4, [pc, #1548]	@ 574158 <spr_noaccess@@Base+0x31ea8>
│ │ │ │  	mov	r0, r6
│ │ │ │ -	ldr.w	r1, [pc, #1548]	@ 574164 <spr_noaccess@@Base+0x31eb4>
│ │ │ │ +	ldr.w	r1, [pc, #1548]	@ 57415c <spr_noaccess@@Base+0x31eac>
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr	r2, [sp, #44]	@ 0x2c
│ │ │ │  	add	r1, pc
│ │ │ │  	strd	r1, r4, [sp]
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	bl	54cb20 <spr_noaccess@@Base+0xa870>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ @@ -1244915,105 +1244921,105 @@
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r2, [pc, #1488]	@ 574168 <spr_noaccess@@Base+0x31eb8>
│ │ │ │ +	ldr.w	r2, [pc, #1488]	@ 574160 <spr_noaccess@@Base+0x31eb0>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	561cdc <spr_noaccess@@Base+0x1fa2c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1476]	@ 57416c <spr_noaccess@@Base+0x31ebc>
│ │ │ │ +	ldr.w	r2, [pc, #1476]	@ 574164 <spr_noaccess@@Base+0x31eb4>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	561cdc <spr_noaccess@@Base+0x1fa2c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1464]	@ 574170 <spr_noaccess@@Base+0x31ec0>
│ │ │ │ +	ldr.w	r2, [pc, #1464]	@ 574168 <spr_noaccess@@Base+0x31eb8>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	561cdc <spr_noaccess@@Base+0x1fa2c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ -	and.w	r4, r4, #1
│ │ │ │  	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	strb.w	r4, [sp, #48]	@ 0x30
│ │ │ │  	lsls	r7, r3, #10
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1424]	@ 574174 <spr_noaccess@@Base+0x31ec4>
│ │ │ │ +	ldr.w	r2, [pc, #1424]	@ 57416c <spr_noaccess@@Base+0x31ebc>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	56d9c0 <spr_noaccess@@Base+0x2b710>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r2, [pc, #1412]	@ 574178 <spr_noaccess@@Base+0x31ec8>
│ │ │ │ +	ldr.w	r2, [pc, #1412]	@ 574170 <spr_noaccess@@Base+0x31ec0>
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	add	r2, pc
│ │ │ │ -	and.w	r3, r4, #1
│ │ │ │ -	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │  	ubfx	r3, r4, #6, #5
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │ -	strd	r4, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	strb.w	r4, [sp, #52]	@ 0x34
│ │ │ │  	bl	56e7e8 <spr_noaccess@@Base+0x2c538>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1372]	@ 57417c <spr_noaccess@@Base+0x31ecc>
│ │ │ │ +	ldr.w	r2, [pc, #1372]	@ 574174 <spr_noaccess@@Base+0x31ec4>
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │ -	and.w	r4, r4, #1
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	add	r2, pc
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	and.w	r4, r4, #1
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │  	strb.w	r4, [sp, #48]	@ 0x30
│ │ │ │  	bl	56e530 <spr_noaccess@@Base+0x2c280>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1340]	@ 574180 <spr_noaccess@@Base+0x31ed0>
│ │ │ │ +	ldr.w	r2, [pc, #1340]	@ 574178 <spr_noaccess@@Base+0x31ec8>
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	add	r2, pc
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	add	r2, pc
│ │ │ │  	and.w	r3, r4, #1
│ │ │ │ -	ubfx	r4, r4, #16, #5
│ │ │ │  	strb.w	r3, [sp, #52]	@ 0x34
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #16, #5
│ │ │ │ +	ubfx	r4, r4, #11, #5
│ │ │ │ +	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │  	bl	56e680 <spr_noaccess@@Base+0x2c3d0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	cmp	r3, #72	@ 0x48
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ubfx	r3, r4, #8, #2
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	beq.w	5768e6 <spr_noaccess@@Base+0x34636>
│ │ │ │ +	beq.w	5768e2 <spr_noaccess@@Base+0x34632>
│ │ │ │  	cmp	r3, #3
│ │ │ │ -	beq.w	5768c4 <spr_noaccess@@Base+0x34614>
│ │ │ │ +	beq.w	5768c0 <spr_noaccess@@Base+0x34610>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	54b16c <spr_noaccess@@Base+0x8ebc>
│ │ │ │  	lsls	r0, r4, #21
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1252]	@ 574184 <spr_noaccess@@Base+0x31ed4>
│ │ │ │ +	ldr.w	r2, [pc, #1252]	@ 57417c <spr_noaccess@@Base+0x31ecc>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ubfx	r3, r4, #8, #2
│ │ │ │  	lsls	r7, r4, #21
│ │ │ │ -	bmi.w	57545e <spr_noaccess@@Base+0x331ae>
│ │ │ │ +	bmi.w	57545a <spr_noaccess@@Base+0x331aa>
│ │ │ │  	lsls	r2, r4, #3
│ │ │ │  	str	r3, [sp, #52]	@ 0x34
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	orrs	r2, r3
│ │ │ │  	lsls	r3, r4, #4
│ │ │ │  	mov	r1, r5
│ │ │ │ @@ -1245030,23 +1245036,23 @@
│ │ │ │  	bl	5683dc <spr_noaccess@@Base+0x2612c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r4, r4, #8, #3
│ │ │ │  	bl	54b16c <spr_noaccess@@Base+0x8ebc>
│ │ │ │  	cmp	r4, #4
│ │ │ │ -	beq.w	575764 <spr_noaccess@@Base+0x334b4>
│ │ │ │ +	beq.w	575760 <spr_noaccess@@Base+0x334b0>
│ │ │ │  	cmp	r4, #5
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5773cc <spr_noaccess@@Base+0x3511c>
│ │ │ │ +	beq.w	5773c8 <spr_noaccess@@Base+0x35118>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │ @@ -1245054,24 +1245060,24 @@
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	bl	4d0160 <tcg_gen_gvec_nor@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ubfx	r0, r4, #8, #3
│ │ │ │  	cmp	r0, #4
│ │ │ │ -	beq.w	576438 <spr_noaccess@@Base+0x34188>
│ │ │ │ +	beq.w	576434 <spr_noaccess@@Base+0x34184>
│ │ │ │  	cmp	r0, #5
│ │ │ │ -	beq.w	5763f4 <spr_noaccess@@Base+0x34144>
│ │ │ │ +	beq.w	5763f0 <spr_noaccess@@Base+0x34140>
│ │ │ │  	cmp	r0, #2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	lsls	r7, r4, #29
│ │ │ │ -	bmi.w	5763dc <spr_noaccess@@Base+0x3412c>
│ │ │ │ +	bmi.w	5763d8 <spr_noaccess@@Base+0x34128>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5742f0 <spr_noaccess@@Base+0x32040>
│ │ │ │ +	beq.w	5742e8 <spr_noaccess@@Base+0x32038>
│ │ │ │  	lsls	r2, r4, #4
│ │ │ │  	ubfx	r1, r4, #11, #5
│ │ │ │  	lsls	r3, r4, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r2, r1
│ │ │ │  	and.w	r3, r3, #32
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │ @@ -1245084,32 +1245090,32 @@
│ │ │ │  	movs	r3, #16
│ │ │ │  	eor.w	r2, r2, #12
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	bl	4cef58 <tcg_gen_gvec_dup_mem@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r3, #134	@ 0x86
│ │ │ │ -	beq.w	57539a <spr_noaccess@@Base+0x330ea>
│ │ │ │ +	beq.w	575396 <spr_noaccess@@Base+0x330e6>
│ │ │ │  	cmp	r3, #196	@ 0xc4
│ │ │ │ -	beq.w	5752ee <spr_noaccess@@Base+0x3303e>
│ │ │ │ +	beq.w	5752ea <spr_noaccess@@Base+0x3303a>
│ │ │ │  	cmp	r3, #132	@ 0x84
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r5, r4, #1
│ │ │ │  	ubfx	r7, r4, #21, #5
│ │ │ │  	lsls	r1, r4, #22
│ │ │ │  	and.w	r3, r3, #4
│ │ │ │ -	bmi.w	5762f0 <spr_noaccess@@Base+0x34040>
│ │ │ │ +	bmi.w	5762ec <spr_noaccess@@Base+0x3403c>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #932]	@ (574188 <spr_noaccess@@Base+0x31ed8>)
│ │ │ │ +	ldr	r3, [pc, #932]	@ (574180 <spr_noaccess@@Base+0x31ed0>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1245118,85 +1245124,85 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	ldr	r4, [r7, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #828]	@ (574154 <spr_noaccess@@Base+0x31ea4>)
│ │ │ │ +	ldr	r2, [pc, #828]	@ (57414c <spr_noaccess@@Base+0x31e9c>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #864]	@ (57418c <spr_noaccess@@Base+0x31edc>)
│ │ │ │ +	ldr	r0, [pc, #864]	@ (574184 <spr_noaccess@@Base+0x31ed4>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r4
│ │ │ │  	add.w	r1, r0, #2064	@ 0x810
│ │ │ │  	ldr.w	r0, [r0, #2064]	@ 0x810
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r5, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #836]	@ (574190 <spr_noaccess@@Base+0x31ee0>)
│ │ │ │ +	ldr	r3, [pc, #836]	@ (574188 <spr_noaccess@@Base+0x31ed8>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	ubfx	r4, r4, #8, #2
│ │ │ │  	bl	54b124 <spr_noaccess@@Base+0x8e74>
│ │ │ │  	cmp	r4, #2
│ │ │ │ -	beq.w	575444 <spr_noaccess@@Base+0x33194>
│ │ │ │ +	beq.w	575440 <spr_noaccess@@Base+0x33190>
│ │ │ │  	cmp	r4, #3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #784]	@ (574194 <spr_noaccess@@Base+0x31ee4>)
│ │ │ │ +	ldr	r2, [pc, #784]	@ (57418c <spr_noaccess@@Base+0x31edc>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55454c <spr_noaccess@@Base+0x1229c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ubfx	r3, r4, #8, #3
│ │ │ │  	cmp	r3, #5
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 573ea8 <spr_noaccess@@Base+0x31bf8>)
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 573ea0 <spr_noaccess@@Base+0x31bf0>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │  	lsls	r3, r0, #7
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsls	r5, r6, #4
│ │ │ │  	movs	r0, r0
│ │ │ │  	lsls	r1, r4, #2
│ │ │ │  	movs	r0, r0
│ │ │ │ -	add	r6, sp, #308	@ 0x134
│ │ │ │ +	add	r6, sp, #340	@ 0x154
│ │ │ │  	vshr.u32	q8, <illegal reg q6.5>, #1
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r1, r3
│ │ │ │  	movs	r0, r0
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	54b16c <spr_noaccess@@Base+0x8ebc>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	577a1c <spr_noaccess@@Base+0x3576c>
│ │ │ │ +	beq.w	577a10 <spr_noaccess@@Base+0x35760>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │ @@ -1245210,61 +1245216,61 @@
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b16c <spr_noaccess@@Base+0x8ebc>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5798ca <spr_noaccess@@Base+0x3761a>
│ │ │ │ +	beq.w	5798c0 <spr_noaccess@@Base+0x37610>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	bl	4cfecc <tcg_gen_gvec_xor@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r2, r4, #29
│ │ │ │ -	bmi.w	57990e <spr_noaccess@@Base+0x3765e>
│ │ │ │ +	bmi.w	579904 <spr_noaccess@@Base+0x37654>
│ │ │ │  	movs	r3, #2
│ │ │ │  	movt	r3, #24
│ │ │ │  	ands	r3, r4
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5798d8 <spr_noaccess@@Base+0x37628>
│ │ │ │ +	beq.w	5798ce <spr_noaccess@@Base+0x3761e>
│ │ │ │  	cmp.w	r3, #1572864	@ 0x180000
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	and.w	r3, r4, #458752	@ 0x70000
│ │ │ │  	cmp.w	r3, #458752	@ 0x70000
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5742f0 <spr_noaccess@@Base+0x32040>
│ │ │ │ -	ldr	r3, [pc, #528]	@ (574198 <spr_noaccess@@Base+0x31ee8>)
│ │ │ │ +	beq.w	5742e8 <spr_noaccess@@Base+0x32038>
│ │ │ │ +	ldr	r3, [pc, #528]	@ (574190 <spr_noaccess@@Base+0x31ee0>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	add.w	r3, r3, r2, lsl #3
│ │ │ │  	ldrd	r5, r7, [r3, #280]	@ 0x118
│ │ │ │  	orrs.w	r3, r5, r7
│ │ │ │ -	beq.w	579932 <spr_noaccess@@Base+0x37682>
│ │ │ │ +	beq.w	579928 <spr_noaccess@@Base+0x37678>
│ │ │ │  	lsls	r2, r4, #5
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	orr.w	r4, r3, r2
│ │ │ │  	bl	4b4f48 <tcg_constant_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #468]	@ (574188 <spr_noaccess@@Base+0x31ed8>)
│ │ │ │ +	ldr	r3, [pc, #468]	@ (574180 <spr_noaccess@@Base+0x31ed0>)
│ │ │ │  	addw	r4, r4, #2602	@ 0xa2a
│ │ │ │  	lsls	r4, r4, #4
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	mov	r2, r4
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov	r1, r7
│ │ │ │ @@ -1245278,18 +1245284,18 @@
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b16c <spr_noaccess@@Base+0x8ebc>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5792ca <spr_noaccess@@Base+0x3701a>
│ │ │ │ +	beq.w	5792be <spr_noaccess@@Base+0x3700e>
│ │ │ │  	ldr	r5, [sp, #40]	@ 0x28
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #392]	@ (574188 <spr_noaccess@@Base+0x31ed8>)
│ │ │ │ +	ldr	r3, [pc, #392]	@ (574180 <spr_noaccess@@Base+0x31ed0>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r5, [sp, #44]	@ 0x2c
│ │ │ │ @@ -1245304,17 +1245310,17 @@
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #280]	@ (574158 <spr_noaccess@@Base+0x31ea8>)
│ │ │ │ +	ldr	r3, [pc, #280]	@ (574150 <spr_noaccess@@Base+0x31ea0>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #340]	@ (57419c <spr_noaccess@@Base+0x31eec>)
│ │ │ │ +	ldr	r1, [pc, #340]	@ (574194 <spr_noaccess@@Base+0x31ee4>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	addw	r1, r1, #2964	@ 0xb94
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	adds	r3, r7, r2
│ │ │ │  	add	r5, r2
│ │ │ │ @@ -1245329,18 +1245335,18 @@
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	54b16c <spr_noaccess@@Base+0x8ebc>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578b72 <spr_noaccess@@Base+0x368c2>
│ │ │ │ +	beq.w	578b64 <spr_noaccess@@Base+0x368b4>
│ │ │ │  	ldr	r5, [sp, #40]	@ 0x28
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #248]	@ (574188 <spr_noaccess@@Base+0x31ed8>)
│ │ │ │ +	ldr	r3, [pc, #248]	@ (574180 <spr_noaccess@@Base+0x31ed0>)
│ │ │ │  	mov	r7, r0
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r5, [sp, #44]	@ 0x2c
│ │ │ │ @@ -1245355,17 +1245361,17 @@
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #140]	@ (57415c <spr_noaccess@@Base+0x31eac>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (574154 <spr_noaccess@@Base+0x31ea4>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #204]	@ (5741a0 <spr_noaccess@@Base+0x31ef0>)
│ │ │ │ +	ldr	r1, [pc, #204]	@ (574198 <spr_noaccess@@Base+0x31ee8>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #2832	@ 0xb10
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	adds	r3, r7, r2
│ │ │ │  	add	r5, r2
│ │ │ │ @@ -1245386,104 +1245392,104 @@
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	5663ec <spr_noaccess@@Base+0x2413c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r4, #256	@ 0x100
│ │ │ │ -	beq.w	576748 <spr_noaccess@@Base+0x34498>
│ │ │ │ -	bhi.w	57519a <spr_noaccess@@Base+0x32eea>
│ │ │ │ +	beq.w	576744 <spr_noaccess@@Base+0x34494>
│ │ │ │ +	bhi.w	575196 <spr_noaccess@@Base+0x32ee6>
│ │ │ │  	cmp	r4, #192	@ 0xc0
│ │ │ │ -	beq.w	57672e <spr_noaccess@@Base+0x3447e>
│ │ │ │ +	beq.w	57672a <spr_noaccess@@Base+0x3447a>
│ │ │ │  	cmp	r4, #200	@ 0xc8
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #96]	@ (5741a4 <spr_noaccess@@Base+0x31ef4>)
│ │ │ │ +	ldr	r3, [pc, #96]	@ (57419c <spr_noaccess@@Base+0x31eec>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	559c30 <spr_noaccess@@Base+0x17980>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	add	r2, sp, #416	@ 0x1a0
│ │ │ │ +	add	r2, sp, #448	@ 0x1c0
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r0, sp, #248	@ 0xf8
│ │ │ │ +	add	r0, sp, #280	@ 0x118
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r7, pc, #704	@ (adr r7, 574420 <spr_noaccess@@Base+0x32170>)
│ │ │ │ +	add	r7, pc, #736	@ (adr r7, 574438 <spr_noaccess@@Base+0x32188>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strb	r3, [r3, r6]
│ │ │ │ -	vcvt.f16.u16	d21, d7, #3
│ │ │ │ -	vcle.s<illegal width 64>	q10, <illegal reg q9.5>, #0
│ │ │ │ -	vsubl.u<illegal width 64>	q10, d29, d11
│ │ │ │ -	vrshr.u32	d20, d15, #3
│ │ │ │ -	vmlal.u<illegal width 64>	q8, d29, d13[0]
│ │ │ │ -	vrsra.u64	<illegal reg q15.5>, <illegal reg q11.5>, #3
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffc01e5
│ │ │ │ -	vrsra.u32	<illegal reg q15.5>, <illegal reg q0.5>, #3
│ │ │ │ -	vqdmulh.s<illegal width 64>	q10, q14, d3[0]
│ │ │ │ +	strb	r3, [r4, r6]
│ │ │ │ +	vcvt.f16.u16	d21, d15, #3
│ │ │ │ +	vcle.s<illegal width 64>	q10, <illegal reg q13.5>, #0
│ │ │ │ +	vrshr.u64	d20, d3, #3
│ │ │ │ +	vclt.s<illegal width 64>	d20, d23, #0
│ │ │ │ +	vrshr.u64	q8, <illegal reg q2.5>, #3
│ │ │ │ +	vrsra.u64	<illegal reg q15.5>, <illegal reg q15.5>, #3
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffc01ed
│ │ │ │ +	vrsra.u32	<illegal reg q15.5>, <illegal reg q4.5>, #3
│ │ │ │ +	vqdmulh.s<illegal width 64>	q10, q14, d11[0]
│ │ │ │  	vrsra.u64	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r4, r5, #32
│ │ │ │ +	lsrs	r4, r6, #32
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	cmp	r1, #10
│ │ │ │ +	cmp	r1, #18
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	ldr	r5, [pc, #420]	@ (57433c <spr_noaccess@@Base+0x3208c>)
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffdaff2
│ │ │ │ +	ldr	r5, [pc, #452]	@ (574354 <spr_noaccess@@Base+0x320a4>)
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffdaffa
│ │ │ │  	movs	r4, r6
│ │ │ │ -	cmp	r1, #126	@ 0x7e
│ │ │ │ +	cmp	r1, #134	@ 0x86
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	cmp	r0, #240	@ 0xf0
│ │ │ │ +	cmp	r0, #248	@ 0xf8
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	movs	r7, #31
│ │ │ │ +	movs	r7, #39	@ 0x27
│ │ │ │  	vsli.64	d31, d20, #61	@ 0x3d
│ │ │ │  	ldr	r1, [r3, #120]	@ 0x78
│ │ │ │ -	beq.w	5766d4 <spr_noaccess@@Base+0x34424>
│ │ │ │ -	bhi.w	57665c <spr_noaccess@@Base+0x343ac>
│ │ │ │ +	beq.w	5766d0 <spr_noaccess@@Base+0x34420>
│ │ │ │ +	bhi.w	576658 <spr_noaccess@@Base+0x343a8>
│ │ │ │  	cmp.w	r4, #1160	@ 0x488
│ │ │ │ -	beq.w	5766f0 <spr_noaccess@@Base+0x34440>
│ │ │ │ +	beq.w	5766ec <spr_noaccess@@Base+0x3443c>
│ │ │ │  	cmp.w	r4, #1216	@ 0x4c0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1092]	@ 574614 <spr_noaccess@@Base+0x32364>
│ │ │ │ +	ldr.w	r2, [pc, #1092]	@ 57460c <spr_noaccess@@Base+0x3235c>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r4, #768	@ 0x300
│ │ │ │ -	beq.w	576520 <spr_noaccess@@Base+0x34270>
│ │ │ │ -	bhi.w	5764fe <spr_noaccess@@Base+0x3424e>
│ │ │ │ +	beq.w	57651c <spr_noaccess@@Base+0x3426c>
│ │ │ │ +	bhi.w	5764fa <spr_noaccess@@Base+0x3424a>
│ │ │ │  	cmp.w	r4, #640	@ 0x280
│ │ │ │ -	beq.w	5764e4 <spr_noaccess@@Base+0x34234>
│ │ │ │ +	beq.w	5764e0 <spr_noaccess@@Base+0x34230>
│ │ │ │  	cmp.w	r4, #704	@ 0x2c0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1040]	@ 574618 <spr_noaccess@@Base+0x32368>
│ │ │ │ +	ldr.w	r2, [pc, #1040]	@ 574610 <spr_noaccess@@Base+0x32360>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r4, #1856	@ 0x740
│ │ │ │ -	beq.w	5765b6 <spr_noaccess@@Base+0x34306>
│ │ │ │ -	bhi.w	5765a0 <spr_noaccess@@Base+0x342f0>
│ │ │ │ +	beq.w	5765b2 <spr_noaccess@@Base+0x34302>
│ │ │ │ +	bhi.w	57659c <spr_noaccess@@Base+0x342ec>
│ │ │ │  	cmp.w	r4, #1664	@ 0x680
│ │ │ │ -	beq.w	5767da <spr_noaccess@@Base+0x3452a>
│ │ │ │ +	beq.w	5767d6 <spr_noaccess@@Base+0x34526>
│ │ │ │  	cmp.w	r4, #1792	@ 0x700
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #988]	@ (57461c <spr_noaccess@@Base+0x3236c>)
│ │ │ │ +	ldr	r2, [pc, #988]	@ (574614 <spr_noaccess@@Base+0x32364>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │ @@ -1245500,44 +1245506,44 @@
│ │ │ │  	ands.w	r3, r4, #68	@ 0x44
│ │ │ │  	mov	r8, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │ -	cbz	r3, 5742f0 <spr_noaccess@@Base+0x32040>
│ │ │ │ +	cbz	r3, 5742e8 <spr_noaccess@@Base+0x32038>
│ │ │ │  	lsls	r5, r4, #4
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	and.w	r5, r5, #32
│ │ │ │  	orrs	r5, r3
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #900]	@ (574620 <spr_noaccess@@Base+0x32370>)
│ │ │ │ +	ldr	r3, [pc, #900]	@ (574618 <spr_noaccess@@Base+0x32368>)
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #23, #3
│ │ │ │  	ldr	r7, [r5, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r0, r4, #16, #7
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #836]	@ (574608 <spr_noaccess@@Base+0x32358>)
│ │ │ │ +	ldr	r3, [pc, #836]	@ (574600 <spr_noaccess@@Base+0x32350>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r2, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r0, [sp]
│ │ │ │  	add	r6, r3
│ │ │ │ -	ldr	r0, [pc, #840]	@ (574624 <spr_noaccess@@Base+0x32374>)
│ │ │ │ +	ldr	r0, [pc, #840]	@ (57461c <spr_noaccess@@Base+0x3236c>)
│ │ │ │  	add	r3, r7
│ │ │ │  	str	r6, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #96	@ 0x60
│ │ │ │  	ldr	r0, [r0, #96]	@ 0x60
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ @@ -1245552,17 +1245558,17 @@
│ │ │ │  	bl	54b228 <spr_noaccess@@Base+0x8f78>
│ │ │ │  	movs	r2, #68	@ 0x44
│ │ │ │  	movt	r2, #31
│ │ │ │  	ands	r2, r4
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	cmp	r2, #68	@ 0x44
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r4, [pc, #780]	@ (574628 <spr_noaccess@@Base+0x32378>)
│ │ │ │ +	ldr	r4, [pc, #780]	@ (574620 <spr_noaccess@@Base+0x32370>)
│ │ │ │  	mov	r0, r6
│ │ │ │ -	ldr	r1, [pc, #780]	@ (57462c <spr_noaccess@@Base+0x3237c>)
│ │ │ │ +	ldr	r1, [pc, #780]	@ (574624 <spr_noaccess@@Base+0x32374>)
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr	r2, [sp, #44]	@ 0x2c
│ │ │ │  	add	r1, pc
│ │ │ │  	strd	r1, r4, [sp]
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	bl	54cb20 <spr_noaccess@@Base+0xa870>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ @@ -1245570,37 +1245576,37 @@
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b228 <spr_noaccess@@Base+0x8f78>
│ │ │ │  	movs	r3, #68	@ 0x44
│ │ │ │  	movt	r3, #31
│ │ │ │  	ands	r3, r4
│ │ │ │  	cmp	r3, #68	@ 0x44
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r5, [pc, #740]	@ (574630 <spr_noaccess@@Base+0x32380>)
│ │ │ │ +	ldr	r5, [pc, #740]	@ (574628 <spr_noaccess@@Base+0x32378>)
│ │ │ │  	movs	r3, #3
│ │ │ │ -	ldr	r4, [pc, #740]	@ (574634 <spr_noaccess@@Base+0x32384>)
│ │ │ │ +	ldr	r4, [pc, #740]	@ (57462c <spr_noaccess@@Base+0x3237c>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r5, pc
│ │ │ │  	add	r4, pc
│ │ │ │  	strd	r4, r5, [sp]
│ │ │ │  	ldrd	r1, r2, [sp, #40]	@ 0x28
│ │ │ │  	bl	54cb20 <spr_noaccess@@Base+0xa870>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b228 <spr_noaccess@@Base+0x8f78>
│ │ │ │  	movs	r3, #68	@ 0x44
│ │ │ │  	movt	r3, #31
│ │ │ │  	ands	r3, r4
│ │ │ │  	cmp	r3, #4
│ │ │ │ -	beq.w	575a86 <spr_noaccess@@Base+0x337d6>
│ │ │ │ +	beq.w	575a82 <spr_noaccess@@Base+0x337d2>
│ │ │ │  	cmp	r3, #68	@ 0x44
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r5, [pc, #692]	@ (574638 <spr_noaccess@@Base+0x32388>)
│ │ │ │ +	ldr	r5, [pc, #692]	@ (574630 <spr_noaccess@@Base+0x32380>)
│ │ │ │  	movs	r3, #3
│ │ │ │ -	ldr	r4, [pc, #692]	@ (57463c <spr_noaccess@@Base+0x3238c>)
│ │ │ │ +	ldr	r4, [pc, #692]	@ (574634 <spr_noaccess@@Base+0x32384>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r5, pc
│ │ │ │  	add	r4, pc
│ │ │ │  	strd	r4, r5, [sp]
│ │ │ │  	ldrd	r1, r2, [sp, #40]	@ 0x28
│ │ │ │  	bl	54cb20 <spr_noaccess@@Base+0xa870>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ @@ -1245608,66 +1245614,66 @@
│ │ │ │  	mov	r8, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5742f0 <spr_noaccess@@Base+0x32040>
│ │ │ │ +	beq.n	5742e8 <spr_noaccess@@Base+0x32038>
│ │ │ │  	lsls	r5, r4, #4
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	and.w	r5, r5, #32
│ │ │ │  	orrs	r5, r3
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #596]	@ (574620 <spr_noaccess@@Base+0x32370>)
│ │ │ │ +	ldr	r3, [pc, #596]	@ (574618 <spr_noaccess@@Base+0x32368>)
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #23, #3
│ │ │ │  	ldr	r7, [r5, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r0, r4, #16, #7
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #536]	@ (57460c <spr_noaccess@@Base+0x3235c>)
│ │ │ │ +	ldr	r3, [pc, #536]	@ (574604 <spr_noaccess@@Base+0x32354>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r2, r8
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r0, [sp]
│ │ │ │  	add	r6, r3
│ │ │ │ -	ldr	r0, [pc, #564]	@ (574640 <spr_noaccess@@Base+0x32390>)
│ │ │ │ +	ldr	r0, [pc, #564]	@ (574638 <spr_noaccess@@Base+0x32388>)
│ │ │ │  	add	r3, r7
│ │ │ │  	str	r6, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	sub.w	r1, r0, #168	@ 0xa8
│ │ │ │  	ldr.w	r0, [r0, #-168]
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	573968 <spr_noaccess@@Base+0x316b8>
│ │ │ │ -	b.w	573b78 <spr_noaccess@@Base+0x318c8>
│ │ │ │ +	bne.w	573960 <spr_noaccess@@Base+0x316b0>
│ │ │ │ +	b.w	573b70 <spr_noaccess@@Base+0x318c0>
│ │ │ │  	blx	253288 <__stack_chk_fail@plt>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #20
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #460]	@ (574620 <spr_noaccess@@Base+0x32370>)
│ │ │ │ +	ldr	r3, [pc, #460]	@ (574618 <spr_noaccess@@Base+0x32368>)
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr.w	r1, [fp, r3]
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	mov	r7, r1
│ │ │ │ @@ -1245675,94 +1245681,94 @@
│ │ │ │  	bl	4bcd18 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	movw	r3, #41640	@ 0xa2a8
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4bcd18 <tcg_gen_ld_i64@@Base>
│ │ │ │ -	ldr	r1, [pc, #448]	@ (574644 <spr_noaccess@@Base+0x32394>)
│ │ │ │ +	ldr	r1, [pc, #448]	@ (57463c <spr_noaccess@@Base+0x3238c>)
│ │ │ │  	ubfx	r4, r4, #23, #3
│ │ │ │ -	ldr	r3, [pc, #388]	@ (574610 <spr_noaccess@@Base+0x32360>)
│ │ │ │ +	ldr	r3, [pc, #388]	@ (574608 <spr_noaccess@@Base+0x32358>)
│ │ │ │  	add	r1, pc
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add.w	r1, r1, r4, lsl #2
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r4, [r1, #128]	@ 0x80
│ │ │ │ -	ldr	r1, [pc, #424]	@ (574648 <spr_noaccess@@Base+0x32398>)
│ │ │ │ +	ldr	r1, [pc, #424]	@ (574640 <spr_noaccess@@Base+0x32390>)
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r1, pc
│ │ │ │  	add	r5, r2
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add.w	r1, r1, #492	@ 0x1ec
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	add	r2, r4
│ │ │ │  	bl	4b558c <tcg_gen_call2@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r1, #897	@ 0x381
│ │ │ │  	cmp	r3, r1
│ │ │ │ -	beq.w	57695e <spr_noaccess@@Base+0x346ae>
│ │ │ │ -	bhi.w	576930 <spr_noaccess@@Base+0x34680>
│ │ │ │ +	beq.w	57695a <spr_noaccess@@Base+0x346aa>
│ │ │ │ +	bhi.w	57692c <spr_noaccess@@Base+0x3467c>
│ │ │ │  	movw	r2, #769	@ 0x301
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	576908 <spr_noaccess@@Base+0x34658>
│ │ │ │ +	beq.w	576904 <spr_noaccess@@Base+0x34654>
│ │ │ │  	movw	r2, #833	@ 0x341
│ │ │ │  	cmp	r3, r2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ +	ubfx	r3, r4, #16, #4
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	strd	r3, r2, [sp, #44]	@ 0x2c
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │ -	ubfx	r2, r4, #16, #4
│ │ │ │ -	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r3, r4, #21
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #344]	@ (57464c <spr_noaccess@@Base+0x3239c>)
│ │ │ │ +	ldr	r3, [pc, #344]	@ (574644 <spr_noaccess@@Base+0x32394>)
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	55d288 <spr_noaccess@@Base+0x1afd8>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	cmp.w	r3, #768	@ 0x300
│ │ │ │ -	beq.w	579228 <spr_noaccess@@Base+0x36f78>
│ │ │ │ -	bhi.w	575b78 <spr_noaccess@@Base+0x338c8>
│ │ │ │ +	beq.w	57921c <spr_noaccess@@Base+0x36f6c>
│ │ │ │ +	bhi.w	575b74 <spr_noaccess@@Base+0x338c4>
│ │ │ │  	cmp.w	r3, #640	@ 0x280
│ │ │ │ -	beq.w	576e88 <spr_noaccess@@Base+0x34bd8>
│ │ │ │ -	bhi.w	576e12 <spr_noaccess@@Base+0x34b62>
│ │ │ │ +	beq.w	576e84 <spr_noaccess@@Base+0x34bd4>
│ │ │ │ +	bhi.w	576e0e <spr_noaccess@@Base+0x34b5e>
│ │ │ │  	cmp.w	r3, #512	@ 0x200
│ │ │ │ -	beq.w	578028 <spr_noaccess@@Base+0x35d78>
│ │ │ │ +	beq.w	57804a <spr_noaccess@@Base+0x35d9a>
│ │ │ │  	cmp.w	r3, #576	@ 0x240
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r2, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #14
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	54e894 <spr_noaccess@@Base+0xc5e4>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r3, #1152	@ 0x480
│ │ │ │ -	beq.w	5794a4 <spr_noaccess@@Base+0x371f4>
│ │ │ │ -	bhi.w	575d44 <spr_noaccess@@Base+0x33a94>
│ │ │ │ +	beq.w	57949a <spr_noaccess@@Base+0x371ea>
│ │ │ │ +	bhi.w	575d40 <spr_noaccess@@Base+0x33a90>
│ │ │ │  	movw	r2, #1025	@ 0x401
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	5774f8 <spr_noaccess@@Base+0x35248>
│ │ │ │ -	bhi.w	575d90 <spr_noaccess@@Base+0x33ae0>
│ │ │ │ +	beq.w	5774f4 <spr_noaccess@@Base+0x35244>
│ │ │ │ +	bhi.w	575d8c <spr_noaccess@@Base+0x33adc>
│ │ │ │  	cmp.w	r3, #960	@ 0x3c0
│ │ │ │ -	beq.w	579288 <spr_noaccess@@Base+0x36fd8>
│ │ │ │ +	beq.w	57927c <spr_noaccess@@Base+0x36fcc>
│ │ │ │  	cmp.w	r3, #1024	@ 0x400
│ │ │ │ -	beq.w	579240 <spr_noaccess@@Base+0x36f90>
│ │ │ │ +	beq.w	579234 <spr_noaccess@@Base+0x36f84>
│ │ │ │  	cmp.w	r3, #896	@ 0x380
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ +	lsls	r1, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │ @@ -1245771,79 +1245777,79 @@
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #2
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4cfafc <tcg_gen_gvec_smin@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r3, #769	@ 0x301
│ │ │ │  	cmp	r2, r3
│ │ │ │ -	beq.w	576198 <spr_noaccess@@Base+0x33ee8>
│ │ │ │ -	bhi.w	5757c6 <spr_noaccess@@Base+0x33516>
│ │ │ │ +	beq.w	576194 <spr_noaccess@@Base+0x33ee4>
│ │ │ │ +	bhi.w	5757c2 <spr_noaccess@@Base+0x33512>
│ │ │ │  	movw	r3, #641	@ 0x281
│ │ │ │  	cmp	r2, r3
│ │ │ │ -	beq.w	576172 <spr_noaccess@@Base+0x33ec2>
│ │ │ │ +	beq.w	57616e <spr_noaccess@@Base+0x33ebe>
│ │ │ │  	movw	r3, #705	@ 0x2c1
│ │ │ │  	cmp	r2, r3
│ │ │ │ -	beq.w	57614c <spr_noaccess@@Base+0x33e9c>
│ │ │ │ +	beq.w	576148 <spr_noaccess@@Base+0x33e98>
│ │ │ │  	movw	r3, #577	@ 0x241
│ │ │ │  	cmp	r2, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #108]	@ (574650 <spr_noaccess@@Base+0x323a0>)
│ │ │ │ +	ldr	r2, [pc, #108]	@ (574648 <spr_noaccess@@Base+0x32398>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	movs	r2, #2
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e2d8 <spr_noaccess@@Base+0xc028>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	add	r5, pc, #744	@ (adr r5, 5748f4 <spr_noaccess@@Base+0x32644>)
│ │ │ │ +	add	r5, pc, #776	@ (adr r5, 57490c <spr_noaccess@@Base+0x3265c>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r4, pc, #560	@ (adr r4, 574840 <spr_noaccess@@Base+0x32590>)
│ │ │ │ +	add	r4, pc, #592	@ (adr r4, 574858 <spr_noaccess@@Base+0x325a8>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r3, pc, #960	@ (adr r3, 5749d4 <spr_noaccess@@Base+0x32724>)
│ │ │ │ +	add	r3, pc, #992	@ (adr r3, 5749ec <spr_noaccess@@Base+0x3273c>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	mvns	r3, r3
│ │ │ │ -	vcge.s<illegal width 64>	d20, d19, #0
│ │ │ │ -	vceq.f<illegal width 64>	q10, <illegal reg q6.5>, #0
│ │ │ │ +	mvns	r3, r4
│ │ │ │ +	vcge.s<illegal width 64>	d20, d27, #0
│ │ │ │ +	vsli.32	q10, <illegal reg q2.5>, #29
│ │ │ │  	vrsra.u64	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r0, r7, #17
│ │ │ │ +	asrs	r0, r0, #18
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	ldr	r5, [pc, #764]	@ (574928 <spr_noaccess@@Base+0x32678>)
│ │ │ │ -	vcvt.f32.u32	q12, <illegal reg q7.5>, #3
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd4d99
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd8e2f
│ │ │ │ -	vcvt.u16.f16	q10, <illegal reg q12.5>, #3
│ │ │ │ -	vneg.s<illegal width 64>	<illegal reg q10.5>, <illegal reg q13.5>
│ │ │ │ -	vabs.s<illegal width 64>	<illegal reg q8.5>, q5
│ │ │ │ +	ldr	r5, [pc, #796]	@ (574940 <spr_noaccess@@Base+0x32690>)
│ │ │ │ +	vqrdmlah.s<illegal width 64>	q12, <illegal reg q6.5>, d23[0]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd4da1
│ │ │ │ +	vcvt.f32.u32	d24, d23, #3
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd4d81
│ │ │ │ +	vrsra.u64	<illegal reg q10.5>, <illegal reg q9.5>, #3
│ │ │ │ +	vrsra.u32	<illegal reg q8.5>, q1, #3
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	movs	r2, #206	@ 0xce
│ │ │ │ +	movs	r2, #214	@ 0xd6
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	asrs	r0, r7, #10
│ │ │ │ +	asrs	r0, r0, #11
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	adds	r2, #137	@ 0x89
│ │ │ │ -	vsra.u64	d19, d9, #3
│ │ │ │ +	adds	r2, #145	@ 0x91
│ │ │ │ +	vcle.s<illegal width 64>	d19, d17, #0
│ │ │ │  	vsli.64	d31, d19, #61	@ 0x3d
│ │ │ │  	ldrb	r2, [r4, #31]
│ │ │ │ -	beq.w	575be8 <spr_noaccess@@Base+0x33938>
│ │ │ │ +	beq.w	575be4 <spr_noaccess@@Base+0x33934>
│ │ │ │  	cmp.w	r3, #454	@ 0x1c6
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #864]	@ (5749e0 <spr_noaccess@@Base+0x32730>)
│ │ │ │ +	ldr	r3, [pc, #864]	@ (5749d8 <spr_noaccess@@Base+0x32728>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1245857,103 +1245863,102 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	ubfx	r0, r4, #16, #1
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #788]	@ (5749d8 <spr_noaccess@@Base+0x32728>)
│ │ │ │ +	ldr	r3, [pc, #788]	@ (5749d0 <spr_noaccess@@Base+0x32720>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #784]	@ (5749e4 <spr_noaccess@@Base+0x32734>)
│ │ │ │ +	ldr	r0, [pc, #784]	@ (5749dc <spr_noaccess@@Base+0x3272c>)
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r6, [sp]
│ │ │ │  	add	r3, r1
│ │ │ │  	movs	r2, #0
│ │ │ │  	addw	r1, r0, #4044	@ 0xfcc
│ │ │ │  	ldr.w	r0, [r0, #4044]	@ 0xfcc
│ │ │ │  	bl	4b56dc <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r2, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #748]	@ (5749e8 <spr_noaccess@@Base+0x32738>)
│ │ │ │ +	ldr	r3, [pc, #748]	@ (5749e0 <spr_noaccess@@Base+0x32730>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r1, #1729	@ 0x6c1
│ │ │ │  	cmp	r3, r1
│ │ │ │ -	beq.w	578444 <spr_noaccess@@Base+0x36194>
│ │ │ │ -	bhi.w	575688 <spr_noaccess@@Base+0x333d8>
│ │ │ │ +	beq.w	57843a <spr_noaccess@@Base+0x3618a>
│ │ │ │ +	bhi.w	575684 <spr_noaccess@@Base+0x333d4>
│ │ │ │  	movw	r2, #1537	@ 0x601
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	577f72 <spr_noaccess@@Base+0x35cc2>
│ │ │ │ -	bhi.w	576cee <spr_noaccess@@Base+0x34a3e>
│ │ │ │ +	beq.w	577f60 <spr_noaccess@@Base+0x35cb0>
│ │ │ │ +	bhi.w	576cea <spr_noaccess@@Base+0x34a3a>
│ │ │ │  	movw	r2, #897	@ 0x381
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	57872a <spr_noaccess@@Base+0x3647a>
│ │ │ │ +	beq.w	57871e <spr_noaccess@@Base+0x3646e>
│ │ │ │  	movw	r2, #961	@ 0x3c1
│ │ │ │  	cmp	r3, r2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #672]	@ (5749ec <spr_noaccess@@Base+0x3273c>)
│ │ │ │ +	ldr	r2, [pc, #672]	@ (5749e4 <spr_noaccess@@Base+0x32734>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	cmp.w	r3, #1216	@ 0x4c0
│ │ │ │ -	beq.w	57877c <spr_noaccess@@Base+0x364cc>
│ │ │ │ -	bhi.w	575ca4 <spr_noaccess@@Base+0x339f4>
│ │ │ │ -	cmp.w	r3, #960	@ 0x3c0
│ │ │ │ -	beq.w	577522 <spr_noaccess@@Base+0x35272>
│ │ │ │ -	bhi.w	575e30 <spr_noaccess@@Base+0x33b80>
│ │ │ │ -	cmp.w	r3, #832	@ 0x340
│ │ │ │ -	beq.w	5776f6 <spr_noaccess@@Base+0x35446>
│ │ │ │ -	bhi.w	5776b8 <spr_noaccess@@Base+0x35408>
│ │ │ │ -	cmp.w	r3, #768	@ 0x300
│ │ │ │ -	beq.w	577682 <spr_noaccess@@Base+0x353d2>
│ │ │ │ -	movw	r2, #769	@ 0x301
│ │ │ │ -	cmp	r3, r2
│ │ │ │ +	cmp.w	r2, #1216	@ 0x4c0
│ │ │ │ +	beq.w	578770 <spr_noaccess@@Base+0x364c0>
│ │ │ │ +	bhi.w	575ca0 <spr_noaccess@@Base+0x339f0>
│ │ │ │ +	cmp.w	r2, #960	@ 0x3c0
│ │ │ │ +	beq.w	57751c <spr_noaccess@@Base+0x3526c>
│ │ │ │ +	bhi.w	575e2c <spr_noaccess@@Base+0x33b7c>
│ │ │ │ +	cmp.w	r2, #832	@ 0x340
│ │ │ │ +	beq.w	5776f0 <spr_noaccess@@Base+0x35440>
│ │ │ │ +	bhi.w	5776b2 <spr_noaccess@@Base+0x35402>
│ │ │ │ +	cmp.w	r2, #768	@ 0x300
│ │ │ │ +	beq.w	57767c <spr_noaccess@@Base+0x353cc>
│ │ │ │ +	movw	r3, #769	@ 0x301
│ │ │ │ +	cmp	r2, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │ -	lsls	r2, r3, #11
│ │ │ │ +	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ +	lsls	r1, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r2, r3
│ │ │ │ -	mov	r0, r6
│ │ │ │  	bl	559a08 <spr_noaccess@@Base+0x17758>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r3, #320	@ 0x140
│ │ │ │ -	beq.w	575a02 <spr_noaccess@@Base+0x33752>
│ │ │ │ +	beq.w	5759fe <spr_noaccess@@Base+0x3374e>
│ │ │ │  	cmp.w	r3, #448	@ 0x1c0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ands.w	r3, r4, #2097152	@ 0x200000
│ │ │ │  	mov	sl, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #516]	@ (5749e0 <spr_noaccess@@Base+0x32730>)
│ │ │ │ +	ldr	r3, [pc, #520]	@ (5749d8 <spr_noaccess@@Base+0x32728>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r9, r0
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1245969,59 +1245974,59 @@
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #16, #1
│ │ │ │  	ldr	r7, [r7, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #436]	@ (5749dc <spr_noaccess@@Base+0x3272c>)
│ │ │ │ +	ldr	r3, [pc, #436]	@ (5749d4 <spr_noaccess@@Base+0x32724>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r2, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #436]	@ (5749f0 <spr_noaccess@@Base+0x32740>)
│ │ │ │ +	ldr	r0, [pc, #440]	@ (5749e8 <spr_noaccess@@Base+0x32738>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add.w	r5, r9, r3
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	sub.w	r1, r0, #24
│ │ │ │  	add	r3, r7
│ │ │ │  	ldr.w	r0, [r0, #-24]
│ │ │ │  	bl	4b56dc <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r6, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #400]	@ (5749f4 <spr_noaccess@@Base+0x32744>)
│ │ │ │ +	ldr	r3, [pc, #404]	@ (5749ec <spr_noaccess@@Base+0x3273c>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r3, #896	@ 0x380
│ │ │ │ -	beq.w	5787b2 <spr_noaccess@@Base+0x36502>
│ │ │ │ -	bhi.w	575d02 <spr_noaccess@@Base+0x33a52>
│ │ │ │ +	beq.w	5787a6 <spr_noaccess@@Base+0x364f6>
│ │ │ │ +	bhi.w	575cfe <spr_noaccess@@Base+0x33a4e>
│ │ │ │  	movw	r2, #705	@ 0x2c1
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	579392 <spr_noaccess@@Base+0x370e2>
│ │ │ │ -	bhi.w	576a14 <spr_noaccess@@Base+0x34764>
│ │ │ │ +	beq.w	579388 <spr_noaccess@@Base+0x370d8>
│ │ │ │ +	bhi.w	576a10 <spr_noaccess@@Base+0x34760>
│ │ │ │  	movw	r2, #641	@ 0x281
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	577340 <spr_noaccess@@Base+0x35090>
│ │ │ │ +	beq.w	57733c <spr_noaccess@@Base+0x3508c>
│ │ │ │  	cmp.w	r3, #704	@ 0x2c0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #328]	@ (5749f8 <spr_noaccess@@Base+0x32748>)
│ │ │ │ +	ldr	r3, [pc, #332]	@ (5749f0 <spr_noaccess@@Base+0x32740>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	bl	55575c <spr_noaccess@@Base+0x134ac>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ @@ -1246030,187 +1246035,189 @@
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │  	lsls	r2, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57810c <spr_noaccess@@Base+0x35e5c>
│ │ │ │ -	ldr	r3, [pc, #276]	@ (5749fc <spr_noaccess@@Base+0x3274c>)
│ │ │ │ +	beq.w	578100 <spr_noaccess@@Base+0x35e50>
│ │ │ │ +	ldr	r3, [pc, #280]	@ (5749f4 <spr_noaccess@@Base+0x32744>)
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │ -	ldr.w	r6, [r3, r7, lsl #2]
│ │ │ │ +	ldr.w	r6, [r3, r8, lsl #2]
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │ -	mov	r7, r0
│ │ │ │ -	cmp.w	r8, #0
│ │ │ │ -	beq.w	576bb8 <spr_noaccess@@Base+0x34908>
│ │ │ │ +	mov	r8, r0
│ │ │ │ +	cmp	r7, #0
│ │ │ │ +	beq.w	576bb4 <spr_noaccess@@Base+0x34904>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	mov	r2, r6
│ │ │ │ -	ldr.w	r1, [r3, r8, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r7, lsl #2]
│ │ │ │  	bl	4b9918 <tcg_gen_add_i32@@Base>
│ │ │ │ -	mov	r1, r7
│ │ │ │ +	mov	r1, r8
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	4c1508 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	movs	r2, #15
│ │ │ │  	movs	r3, #0
│ │ │ │  	lsls	r6, r5, #4
│ │ │ │  	bl	4bd3f4 <tcg_gen_andi_i64@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov.w	r2, #16843009	@ 0x1010101
│ │ │ │  	mov.w	r3, #16843009	@ 0x1010101
│ │ │ │  	bl	4bdd70 <tcg_gen_muli_i64@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │ -	add	r3, pc, #148	@ (adr r3, 5749c8 <spr_noaccess@@Base+0x32718>)
│ │ │ │ +	add	r3, pc, #152	@ (adr r3, 5749c0 <spr_noaccess@@Base+0x32710>)
│ │ │ │  	ldrd	r2, r3, [r3]
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4bd270 <tcg_gen_addi_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #160]	@ (5749e0 <spr_noaccess@@Base+0x32730>)
│ │ │ │ +	ldr	r3, [pc, #164]	@ (5749d8 <spr_noaccess@@Base+0x32728>)
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	mov	r0, r9
│ │ │ │  	add.w	r2, r2, r5, lsl #4
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	mov	r5, r3
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │ -	add	r3, pc, #120	@ (adr r3, 5749d0 <spr_noaccess@@Base+0x32720>)
│ │ │ │ +	add	r3, pc, #124	@ (adr r3, 5749c8 <spr_noaccess@@Base+0x32718>)
│ │ │ │  	ldrd	r2, r3, [r3]
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4bd270 <tcg_gen_addi_i64@@Base>
│ │ │ │  	add.w	r2, r6, #41984	@ 0xa400
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	mov	r0, r9
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r3, #1600	@ 0x640
│ │ │ │ -	beq.w	5781f6 <spr_noaccess@@Base+0x35f46>
│ │ │ │ -	bhi.w	574e04 <spr_noaccess@@Base+0x32b54>
│ │ │ │ +	beq.w	5781ea <spr_noaccess@@Base+0x35f3a>
│ │ │ │ +	bhi.w	574e00 <spr_noaccess@@Base+0x32b50>
│ │ │ │  	cmp.w	r3, #1408	@ 0x580
│ │ │ │ -	beq.w	57825e <spr_noaccess@@Base+0x35fae>
│ │ │ │ -	bhi.w	578226 <spr_noaccess@@Base+0x35f76>
│ │ │ │ +	beq.w	578254 <spr_noaccess@@Base+0x35fa4>
│ │ │ │ +	bhi.w	57821c <spr_noaccess@@Base+0x35f6c>
│ │ │ │  	cmp.w	r3, #1280	@ 0x500
│ │ │ │ -	beq.w	578284 <spr_noaccess@@Base+0x35fd4>
│ │ │ │ +	beq.w	57827a <spr_noaccess@@Base+0x35fca>
│ │ │ │  	cmp.w	r3, #1344	@ 0x540
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r0, r3, #17
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r7, r3, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #68]	@ (574a00 <spr_noaccess@@Base+0x32750>)
│ │ │ │ +	ldr	r2, [pc, #72]	@ (5749f8 <spr_noaccess@@Base+0x32748>)
│ │ │ │  	mov	r1, r5
│ │ │ │ -	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ +	nop
│ │ │ │ +	nop.w
│ │ │ │  	lsls	r7, r0, #24
│ │ │ │  	lsls	r5, r0, #16
│ │ │ │  	lsls	r3, r0, #8
│ │ │ │  	movs	r1, r0
│ │ │ │  	lsrs	r7, r1, #24
│ │ │ │  	lsrs	r5, r1, #16
│ │ │ │  	lsrs	r3, r1, #8
│ │ │ │  	lsrs	r1, r1, #32
│ │ │ │ -	add	r1, pc, #752	@ (adr r1, 574ccc <spr_noaccess@@Base+0x32a1c>)
│ │ │ │ +	add	r1, pc, #784	@ (adr r1, 574ce4 <spr_noaccess@@Base+0x32a34>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r0, pc, #344	@ (adr r0, 574b38 <spr_noaccess@@Base+0x32888>)
│ │ │ │ +	add	r0, pc, #384	@ (adr r0, 574b58 <spr_noaccess@@Base+0x328a8>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	vmla.i<illegal width 8>	q0, q3, d0[2]
│ │ │ │ -	movs	r0, #92	@ 0x5c
│ │ │ │ +	vmla.i<illegal width 8>	q0, q7, d0[2]
│ │ │ │ +	movs	r0, #100	@ 0x64
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	b.n	574302 <spr_noaccess@@Base+0x32052>
│ │ │ │ -	vrev64.<illegal width 64>	d18, d14
│ │ │ │ +	b.n	57430a <spr_noaccess@@Base+0x3205a>
│ │ │ │ +	vshr.u32	d18, d8, #4
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	subs	r4, r6, #3
│ │ │ │ +	subs	r6, r7, #3
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	asrs	r0, r4, #12
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r2, r6, #1
│ │ │ │ +	subs	r4, r7, #1
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	blt.n	574a72 <spr_noaccess@@Base+0x327c2>
│ │ │ │ +	blt.n	574a86 <spr_noaccess@@Base+0x327d6>
│ │ │ │  	vtbl.8	d18, {d12-d15}, d0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ +	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	573b78 <spr_noaccess@@Base+0x318c8>
│ │ │ │ +	beq.w	573b70 <spr_noaccess@@Base+0x318c0>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #928]	@ (574dbc <spr_noaccess@@Base+0x32b0c>)
│ │ │ │ -	addw	r2, r7, #2634	@ 0xa4a
│ │ │ │ +	ldr	r3, [sp, #32]
│ │ │ │  	mov	r6, r0
│ │ │ │ +	addw	r2, r3, #2634	@ 0xa4a
│ │ │ │ +	ldr	r3, [pc, #920]	@ (574db4 <spr_noaccess@@Base+0x32b04>)
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #28]
│ │ │ │ +	addw	r2, r7, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │ -	addw	r2, r3, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #32]
│ │ │ │ +	ldr	r3, [sp, #28]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r7, r0
│ │ │ │  	addw	r2, r3, #2634	@ 0xa4a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r5, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #840]	@ (574db0 <spr_noaccess@@Base+0x32b00>)
│ │ │ │ +	ldr	r2, [pc, #840]	@ (574da8 <spr_noaccess@@Base+0x32af8>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │  	adds	r0, r7, r3
│ │ │ │  	strd	r1, r0, [sp, #4]
│ │ │ │  	add	r6, r3
│ │ │ │ -	ldr	r0, [pc, #820]	@ (574dc0 <spr_noaccess@@Base+0x32b10>)
│ │ │ │ +	ldr	r0, [pc, #820]	@ (574db8 <spr_noaccess@@Base+0x32b08>)
│ │ │ │  	add	r3, r4
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3372	@ 0xd2c
│ │ │ │  	ldr.w	r0, [r0, #3372]	@ 0xd2c
│ │ │ │  	bl	4b56dc <tcg_gen_call5@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #796]	@ (574dc4 <spr_noaccess@@Base+0x32b14>)
│ │ │ │ +	ldr	r2, [pc, #796]	@ (574dbc <spr_noaccess@@Base+0x32b0c>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	5546e0 <spr_noaccess@@Base+0x12430>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r1, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r1, [r6, #109]	@ 0x6d
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.w	577be0 <spr_noaccess@@Base+0x35930>
│ │ │ │ +	beq.w	577bd4 <spr_noaccess@@Base+0x35924>
│ │ │ │  	strd	r2, r3, [sp, #28]
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #748]	@ (574dbc <spr_noaccess@@Base+0x32b0c>)
│ │ │ │ +	ldr	r1, [pc, #748]	@ (574db4 <spr_noaccess@@Base+0x32b04>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr.w	r4, [fp, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1246229,44 +1246236,44 @@
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [sp, #32]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #660]	@ (574db4 <spr_noaccess@@Base+0x32b04>)
│ │ │ │ +	ldr	r2, [pc, #660]	@ (574dac <spr_noaccess@@Base+0x32afc>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #660]	@ (574dc8 <spr_noaccess@@Base+0x32b18>)
│ │ │ │ +	ldr	r0, [pc, #660]	@ (574dc0 <spr_noaccess@@Base+0x32b10>)
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	add	r0, pc
│ │ │ │  	strd	r6, r1, [sp, #4]
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #3636	@ 0xe34
│ │ │ │  	add	r3, r4
│ │ │ │  	ldr.w	r0, [r0, #3636]	@ 0xe34
│ │ │ │  	bl	4b56dc <tcg_gen_call5@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r1, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r1, [r6, #109]	@ 0x6d
│ │ │ │ +	ldrb.w	r1, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.w	5778ca <spr_noaccess@@Base+0x3561a>
│ │ │ │ +	beq.w	5778c0 <spr_noaccess@@Base+0x35610>
│ │ │ │  	strd	r2, r3, [sp, #28]
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #588]	@ (574dbc <spr_noaccess@@Base+0x32b0c>)
│ │ │ │ +	ldr	r1, [pc, #588]	@ (574db4 <spr_noaccess@@Base+0x32b04>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr.w	r4, [fp, r1]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1246285,159 +1246292,159 @@
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [sp, #32]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #508]	@ (574db8 <spr_noaccess@@Base+0x32b08>)
│ │ │ │ +	ldr	r2, [pc, #508]	@ (574db0 <spr_noaccess@@Base+0x32b00>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r4, [r4, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #504]	@ (574dcc <spr_noaccess@@Base+0x32b1c>)
│ │ │ │ +	ldr	r0, [pc, #504]	@ (574dc4 <spr_noaccess@@Base+0x32b14>)
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	add	r0, pc
│ │ │ │  	strd	r6, r1, [sp, #4]
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add.w	r1, r0, #3504	@ 0xdb0
│ │ │ │  	add	r3, r4
│ │ │ │  	ldr.w	r0, [r0, #3504]	@ 0xdb0
│ │ │ │  	bl	4b56dc <tcg_gen_call5@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #468]	@ (574dd0 <spr_noaccess@@Base+0x32b20>)
│ │ │ │ +	ldr	r2, [pc, #468]	@ (574dc8 <spr_noaccess@@Base+0x32b18>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	5546e0 <spr_noaccess@@Base+0x12430>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	573b86 <spr_noaccess@@Base+0x318d6>
│ │ │ │ +	beq.w	573b7e <spr_noaccess@@Base+0x318ce>
│ │ │ │  	ubfx	r1, r4, #23, #3
│ │ │ │  	movs	r3, #64	@ 0x40
│ │ │ │  	movs	r4, #0
│ │ │ │  	movs	r5, #0
│ │ │ │  	lsls	r1, r1, #6
│ │ │ │  	mov	r2, r3
│ │ │ │  	add.w	r1, r1, #41472	@ 0xa200
│ │ │ │  	movs	r0, #3
│ │ │ │  	adds	r1, #160	@ 0xa0
│ │ │ │  	strd	r4, r5, [sp]
│ │ │ │  	bl	4cf33c <tcg_gen_gvec_dup_imm@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r4, [pc, #404]	@ (574dd4 <spr_noaccess@@Base+0x32b24>)
│ │ │ │ +	ldr	r4, [pc, #404]	@ (574dcc <spr_noaccess@@Base+0x32b1c>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	55990c <spr_noaccess@@Base+0x1765c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #88]	@ 0x58
│ │ │ │ -	cbnz	r3, 574c6a <spr_noaccess@@Base+0x329ba>
│ │ │ │ +	cbnz	r3, 574c62 <spr_noaccess@@Base+0x329b2>
│ │ │ │  	ldrb.w	r3, [r0, #89]	@ 0x59
│ │ │ │  	cmp	r3, #0
│ │ │ │  	bne.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r3, [r6, #80]	@ 0x50
│ │ │ │  	movs	r2, #49	@ 0x31
│ │ │ │  	movs	r1, #6
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	544548 <spr_noaccess@@Base+0x2298>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #140]	@ 0x8c
│ │ │ │  	ands.w	r2, r3, #1
│ │ │ │ -	bne.w	5763b0 <spr_noaccess@@Base+0x34100>
│ │ │ │ +	bne.w	5763ac <spr_noaccess@@Base+0x340fc>
│ │ │ │  	and.w	r3, r3, #1048576	@ 0x100000
│ │ │ │  	orrs	r2, r3
│ │ │ │ -	bne.w	5701c2 <spr_noaccess@@Base+0x2df12>
│ │ │ │ +	bne.w	5701be <spr_noaccess@@Base+0x2df0e>
│ │ │ │  	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │  	and.w	r2, r2, #1
│ │ │ │  	orrs	r2, r3
│ │ │ │ -	bne.w	5701c2 <spr_noaccess@@Base+0x2df12>
│ │ │ │ +	bne.w	5701be <spr_noaccess@@Base+0x2df0e>
│ │ │ │  	b.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r4, r0
│ │ │ │ -	b.w	57034e <spr_noaccess@@Base+0x2e09e>
│ │ │ │ +	b.w	57034a <spr_noaccess@@Base+0x2e09a>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #268]	@ (574dd8 <spr_noaccess@@Base+0x32b28>)
│ │ │ │ +	ldr	r2, [pc, #268]	@ (574dd0 <spr_noaccess@@Base+0x32b20>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	5546e0 <spr_noaccess@@Base+0x12430>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #252]	@ (574ddc <spr_noaccess@@Base+0x32b2c>)
│ │ │ │ +	ldr	r2, [pc, #252]	@ (574dd4 <spr_noaccess@@Base+0x32b24>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	5546e0 <spr_noaccess@@Base+0x12430>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r4, [pc, #240]	@ (574de0 <spr_noaccess@@Base+0x32b30>)
│ │ │ │ +	ldr	r4, [pc, #240]	@ (574dd8 <spr_noaccess@@Base+0x32b28>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	55990c <spr_noaccess@@Base+0x1765c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	558d04 <spr_noaccess@@Base+0x16a54>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r4, [pc, #212]	@ (574de4 <spr_noaccess@@Base+0x32b34>)
│ │ │ │ +	ldr	r4, [pc, #212]	@ (574ddc <spr_noaccess@@Base+0x32b2c>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	55990c <spr_noaccess@@Base+0x1765c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r4, [pc, #196]	@ (574de8 <spr_noaccess@@Base+0x32b38>)
│ │ │ │ +	ldr	r4, [pc, #196]	@ (574de0 <spr_noaccess@@Base+0x32b30>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r2, r3
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	55990c <spr_noaccess@@Base+0x1765c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	573b78 <spr_noaccess@@Base+0x318c8>
│ │ │ │ +	beq.w	573b70 <spr_noaccess@@Base+0x318c0>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #100]	@ (574dbc <spr_noaccess@@Base+0x32b0c>)
│ │ │ │ +	ldr	r3, [pc, #100]	@ (574db4 <spr_noaccess@@Base+0x32b04>)
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	mov	r6, r0
│ │ │ │  	add.w	r2, r2, sl, lsl #4
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr.w	r4, [fp, r3]
│ │ │ │  	mov.w	r3, sl, lsl #4
│ │ │ │  	str	r3, [sp, #32]
│ │ │ │ @@ -1246446,83 +1246453,85 @@
│ │ │ │  	ldr	r3, [sp, #32]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	mov	r0, r6
│ │ │ │  	add.w	r2, r3, #41984	@ 0xa400
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4bcd18 <tcg_gen_ld_i64@@Base>
│ │ │ │  	cmp	r5, #0
│ │ │ │ -	bne.w	5781c2 <spr_noaccess@@Base+0x35f12>
│ │ │ │ +	bne.w	5781b6 <spr_noaccess@@Base+0x35f06>
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	add.w	r2, r2, r8, lsl #4
│ │ │ │  	mov.w	r5, r8, lsl #4
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	add.w	r2, r5, #41984	@ 0xa400
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	nop
│ │ │ │ -	ldr	r6, [sp, #88]	@ 0x58
│ │ │ │ +	ldr	r6, [sp, #120]	@ 0x78
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r5, [sp, #384]	@ 0x180
│ │ │ │ +	ldr	r5, [sp, #416]	@ 0x1a0
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r4, [sp, #776]	@ 0x308
│ │ │ │ +	ldr	r4, [sp, #808]	@ 0x328
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeada0048
│ │ │ │ -	cmp	r7, #117	@ 0x75
│ │ │ │ -	vtbl.8	d30, {d13-d15}, d30
│ │ │ │ -	lsls	r0, r1, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xe9900048
│ │ │ │ -	cmp	r5, #5
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd0f29
│ │ │ │ -	vcvt.u32.f32	d18, d19, #3
│ │ │ │ -	vcvt.f32.u32	q9, <illegal reg q7.5>, #3
│ │ │ │ -	vcvt.f32.u32	d16, d1, #3
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd0d89
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd0d0d
│ │ │ │ +			@ <UNDEFINED> instruction: 0xeae20048
│ │ │ │ +	cmp	r7, #125	@ 0x7d
│ │ │ │ +	vshll.u32	q15, d22, #29
│ │ │ │ +	lsls	r0, r1, #1
│ │ │ │ +			@ <UNDEFINED> instruction: 0xe9980048
│ │ │ │ +	cmp	r5, #13
│ │ │ │ +	vcvt.u32.f32	d16, d17, #3
│ │ │ │ +	vcvt.u32.f32	d18, d27, #3
│ │ │ │ +	vqrdmlah.s<illegal width 64>	q9, <illegal reg q6.5>, d23[0]
│ │ │ │ +	vcvt.f32.u32	d16, d9, #3
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd0d91
│ │ │ │ +	vcvt.u16.f16	d16, d5, #3
│ │ │ │  	vclt.f<illegal width 64>	d20, d25, #0
│ │ │ │  	and.w	r3, r3, #31
│ │ │ │ +	str.w	sl, [sp, #44]	@ 0x2c
│ │ │ │ +	str.w	r9, [sp, #48]	@ 0x30
│ │ │ │  	str.w	r8, [sp, #40]	@ 0x28
│ │ │ │  	str	r3, [sp, #52]	@ 0x34
│ │ │ │ -	strd	sl, r9, [sp, #44]	@ 0x2c
│ │ │ │  	bl	559d0c <spr_noaccess@@Base+0x17a5c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	cmp.w	r3, #1856	@ 0x740
│ │ │ │ -	beq.w	5785fc <spr_noaccess@@Base+0x3634c>
│ │ │ │ -	bhi.w	5785c4 <spr_noaccess@@Base+0x36314>
│ │ │ │ +	beq.w	5785f0 <spr_noaccess@@Base+0x36340>
│ │ │ │ +	bhi.w	5785ba <spr_noaccess@@Base+0x3630a>
│ │ │ │  	cmp.w	r3, #1664	@ 0x680
│ │ │ │ -	beq.w	578596 <spr_noaccess@@Base+0x362e6>
│ │ │ │ +	beq.w	57858c <spr_noaccess@@Base+0x362dc>
│ │ │ │  	cmp.w	r3, #1792	@ 0x700
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r7, r3, #7
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r2, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #960]	@ (575200 <spr_noaccess@@Base+0x32f50>)
│ │ │ │ +	ldr	r2, [pc, #960]	@ (5751fc <spr_noaccess@@Base+0x32f4c>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #896	@ 0x380
│ │ │ │  	bl	54cc8c <spr_noaccess@@Base+0xa9dc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r2, #321	@ 0x141
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	577b36 <spr_noaccess@@Base+0x35886>
│ │ │ │ +	beq.w	577b2a <spr_noaccess@@Base+0x3587a>
│ │ │ │  	cmp.w	r3, #322	@ 0x142
│ │ │ │ -	bcs.w	577b20 <spr_noaccess@@Base+0x35870>
│ │ │ │ +	bcs.w	577b14 <spr_noaccess@@Base+0x35864>
│ │ │ │  	cmp	r3, #193	@ 0xc1
│ │ │ │ -	beq.w	577b06 <spr_noaccess@@Base+0x35856>
│ │ │ │ +	beq.w	577afa <spr_noaccess@@Base+0x3584a>
│ │ │ │  	movw	r2, #257	@ 0x101
│ │ │ │  	cmp	r3, r2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	54e7ec <spr_noaccess@@Base+0xc53c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ @@ -1246530,40 +1246539,40 @@
│ │ │ │  	cmp.w	r3, #1024	@ 0x400
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #864]	@ (575204 <spr_noaccess@@Base+0x32f54>)
│ │ │ │ +	ldr	r3, [pc, #864]	@ (575200 <spr_noaccess@@Base+0x32f50>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #844]	@ (575208 <spr_noaccess@@Base+0x32f58>)
│ │ │ │ +	ldr	r2, [pc, #844]	@ (575204 <spr_noaccess@@Base+0x32f54>)
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │  	ubfx	r0, r4, #16, #6
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r6, [r6, #0]
│ │ │ │  	add.w	r2, r2, r3, lsl #2
│ │ │ │  	ldr.w	r4, [r2, #128]	@ 0x80
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #792]	@ (5751ec <spr_noaccess@@Base+0x32f3c>)
│ │ │ │ +	ldr	r1, [pc, #792]	@ (5751e8 <spr_noaccess@@Base+0x32f38>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [r3, r1]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ -	ldr	r0, [pc, #808]	@ (57520c <spr_noaccess@@Base+0x32f5c>)
│ │ │ │ +	ldr	r0, [pc, #808]	@ (575208 <spr_noaccess@@Base+0x32f58>)
│ │ │ │  	add	r5, r2
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r2, r4
│ │ │ │  	add.w	r1, r0, #3648	@ 0xe40
│ │ │ │  	ldr.w	r0, [r0, #3648]	@ 0xe40
│ │ │ │ @@ -1246573,17 +1246582,17 @@
│ │ │ │  	mov	sl, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #736]	@ (575204 <spr_noaccess@@Base+0x32f54>)
│ │ │ │ +	ldr	r3, [pc, #736]	@ (575200 <spr_noaccess@@Base+0x32f50>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r9, r0
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1246599,54 +1246608,54 @@
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #16, #5
│ │ │ │  	ldr	r7, [r7, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #640]	@ (5751f0 <spr_noaccess@@Base+0x32f40>)
│ │ │ │ +	ldr	r3, [pc, #640]	@ (5751ec <spr_noaccess@@Base+0x32f3c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r2, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #652]	@ (575210 <spr_noaccess@@Base+0x32f60>)
│ │ │ │ +	ldr	r0, [pc, #652]	@ (57520c <spr_noaccess@@Base+0x32f5c>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r5, r9, r3
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	addw	r1, r0, #3924	@ 0xf54
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add	r3, r7
│ │ │ │  	ldr.w	r0, [r0, #3924]	@ 0xf54
│ │ │ │  	bl	4b56dc <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r0, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #616]	@ (575214 <spr_noaccess@@Base+0x32f64>)
│ │ │ │ +	ldr	r3, [pc, #616]	@ (575210 <spr_noaccess@@Base+0x32f60>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ands.w	r3, r4, #2097152	@ 0x200000
│ │ │ │  	mov	sl, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #544]	@ (575204 <spr_noaccess@@Base+0x32f54>)
│ │ │ │ +	ldr	r3, [pc, #544]	@ (575200 <spr_noaccess@@Base+0x32f50>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r6, #2
│ │ │ │  	mov	r9, r0
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r6, r3
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │ @@ -1246666,206 +1246675,206 @@
│ │ │ │  	mov	r7, r0
│ │ │ │  	smlabb	r2, r2, r6, r3
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #440]	@ (5751f4 <spr_noaccess@@Base+0x32f44>)
│ │ │ │ +	ldr	r3, [pc, #440]	@ (5751f0 <spr_noaccess@@Base+0x32f40>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r2, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #456]	@ (575218 <spr_noaccess@@Base+0x32f68>)
│ │ │ │ +	ldr	r0, [pc, #456]	@ (575214 <spr_noaccess@@Base+0x32f64>)
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add.w	r6, r9, r3
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	add	r3, r5
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add.w	r1, r0, #3792	@ 0xed0
│ │ │ │  	ldr.w	r0, [r0, #3792]	@ 0xed0
│ │ │ │  	bl	4b56dc <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r6, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #420]	@ (57521c <spr_noaccess@@Base+0x32f6c>)
│ │ │ │ +	ldr	r3, [pc, #420]	@ (575218 <spr_noaccess@@Base+0x32f68>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r3, r4, #22
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #344]	@ (575204 <spr_noaccess@@Base+0x32f54>)
│ │ │ │ +	ldr	r3, [pc, #344]	@ (575200 <spr_noaccess@@Base+0x32f50>)
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #348]	@ (575220 <spr_noaccess@@Base+0x32f70>)
│ │ │ │ +	ldr	r2, [pc, #348]	@ (57521c <spr_noaccess@@Base+0x32f6c>)
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r6, [r6, #0]
│ │ │ │  	add.w	r2, r2, r3, lsl #2
│ │ │ │  	ldr.w	r4, [r2, #128]	@ 0x80
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #284]	@ (5751f8 <spr_noaccess@@Base+0x32f48>)
│ │ │ │ +	ldr	r1, [pc, #284]	@ (5751f4 <spr_noaccess@@Base+0x32f44>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [r3, r1]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │ -	ldr	r0, [pc, #312]	@ (575224 <spr_noaccess@@Base+0x32f74>)
│ │ │ │ +	ldr	r0, [pc, #312]	@ (575220 <spr_noaccess@@Base+0x32f70>)
│ │ │ │  	add	r5, r2
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r2, r4
│ │ │ │  	addw	r1, r0, #3780	@ 0xec4
│ │ │ │  	ldr.w	r0, [r0, #3780]	@ 0xec4
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r5, r4, #11, #5
│ │ │ │ -	ubfx	r8, r4, #23, #3
│ │ │ │  	ubfx	r7, r4, #16, #5
│ │ │ │ +	ubfx	r8, r4, #23, #3
│ │ │ │ +	ubfx	r5, r4, #11, #5
│ │ │ │  	ubfx	r3, r4, #9, #2
│ │ │ │  	tst.w	r4, #1536	@ 0x600
│ │ │ │ -	beq.w	576762 <spr_noaccess@@Base+0x344b2>
│ │ │ │ +	beq.w	57675e <spr_noaccess@@Base+0x344ae>
│ │ │ │  	cmp	r3, #2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.n	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #200]	@ (575204 <spr_noaccess@@Base+0x32f54>)
│ │ │ │ +	ldr	r3, [pc, #200]	@ (575200 <spr_noaccess@@Base+0x32f50>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #196]	@ (575228 <spr_noaccess@@Base+0x32f78>)
│ │ │ │ -	ldr	r1, [pc, #152]	@ (5751fc <spr_noaccess@@Base+0x32f4c>)
│ │ │ │ +	ldr	r2, [pc, #196]	@ (575224 <spr_noaccess@@Base+0x32f74>)
│ │ │ │ +	ldr	r1, [pc, #152]	@ (5751f8 <spr_noaccess@@Base+0x32f48>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add.w	r2, r2, r8, lsl #2
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r0, [r2, #128]	@ 0x80
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	add	r6, r2
│ │ │ │  	add	r4, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #168]	@ (57522c <spr_noaccess@@Base+0x32f7c>)
│ │ │ │ +	ldr	r0, [pc, #168]	@ (575228 <spr_noaccess@@Base+0x32f78>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	addw	r1, r0, #3516	@ 0xdbc
│ │ │ │  	ldr.w	r0, [r0, #3516]	@ 0xdbc
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r4, #264	@ 0x108
│ │ │ │ -	beq.w	576638 <spr_noaccess@@Base+0x34388>
│ │ │ │ +	beq.w	576634 <spr_noaccess@@Base+0x34384>
│ │ │ │  	cmp.w	r4, #320	@ 0x140
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #120]	@ (575230 <spr_noaccess@@Base+0x32f80>)
│ │ │ │ +	ldr	r2, [pc, #120]	@ (57522c <spr_noaccess@@Base+0x32f7c>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r4, [pc, #108]	@ (575234 <spr_noaccess@@Base+0x32f84>)
│ │ │ │ +	ldr	r4, [pc, #108]	@ (575230 <spr_noaccess@@Base+0x32f80>)
│ │ │ │  	mov	r0, r6
│ │ │ │ -	ldr	r1, [pc, #108]	@ (575238 <spr_noaccess@@Base+0x32f88>)
│ │ │ │ +	ldr	r1, [pc, #108]	@ (575234 <spr_noaccess@@Base+0x32f84>)
│ │ │ │  	add	r4, pc
│ │ │ │  	ldr	r2, [sp, #44]	@ 0x2c
│ │ │ │  	add	r1, pc
│ │ │ │  	strd	r1, r4, [sp]
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	bl	54cb20 <spr_noaccess@@Base+0xa870>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r1, [sp, #688]	@ 0x2b0
│ │ │ │ +	ldr	r1, [sp, #704]	@ 0x2c0
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r1, [sp, #56]	@ 0x38
│ │ │ │ +	ldr	r1, [sp, #72]	@ 0x48
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r0, [sp, #264]	@ 0x108
│ │ │ │ +	ldr	r0, [sp, #280]	@ 0x118
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r7, [sp, #656]	@ 0x290
│ │ │ │ +	str	r7, [sp, #672]	@ 0x2a0
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r7, [sp, #96]	@ 0x60
│ │ │ │ +	str	r7, [sp, #112]	@ 0x70
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	adds	r0, #72	@ 0x48
│ │ │ │ +	adds	r0, #76	@ 0x4c
│ │ │ │  	lsls	r3, r0, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	adds	r6, r2, r2
│ │ │ │ +	adds	r2, r3, r2
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf7760048
│ │ │ │ -	lsls	r6, r1, #31
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf77a0048
│ │ │ │ +	lsls	r2, r2, #31
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	asrs	r4, r5, #30
│ │ │ │ +	asrs	r0, r6, #30
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	lsls	r2, r0, #28
│ │ │ │ +	lsls	r6, r0, #28
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	asrs	r0, r4, #27
│ │ │ │ +	asrs	r4, r4, #27
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	asrs	r6, r1, #26
│ │ │ │ +	asrs	r2, r2, #26
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	sbc.w	r0, lr, #13107200	@ 0xc80000
│ │ │ │ -	asrs	r4, r6, #23
│ │ │ │ +	sbcs.w	r0, r2, #13107200	@ 0xc80000
│ │ │ │ +	asrs	r0, r7, #23
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf4da0048
│ │ │ │ -	cmp	r6, #183	@ 0xb7
│ │ │ │ -	vqrdmlsh.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q6.5>, d3[0]
│ │ │ │ -	vqrdmlsh.s<illegal width 64>	<illegal reg q11.5>, <illegal reg q14.5>, d31[0]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf4de0048
│ │ │ │ +	cmp	r6, #187	@ 0xbb
│ │ │ │ +	vqrdmlsh.s<illegal width 64>	<illegal reg q9.5>, <illegal reg q6.5>, d7[0]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd7ff3
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffdf8d0
│ │ │ │  	adds	r0, #144	@ 0x90
│ │ │ │  	lsls	r5, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.n	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #776]	@ (57555c <spr_noaccess@@Base+0x332ac>)
│ │ │ │ +	ldr	r3, [pc, #776]	@ (575558 <spr_noaccess@@Base+0x332a8>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1246882,56 +1246891,56 @@
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #684]	@ (575550 <spr_noaccess@@Base+0x332a0>)
│ │ │ │ +	ldr	r3, [pc, #684]	@ (57554c <spr_noaccess@@Base+0x3329c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #684]	@ (575560 <spr_noaccess@@Base+0x332b0>)
│ │ │ │ +	ldr	r0, [pc, #684]	@ (57555c <spr_noaccess@@Base+0x332ac>)
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r6, r3
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │  	add	r3, r5
│ │ │ │  	addw	r1, r0, #1932	@ 0x78c
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr.w	r0, [r0, #1932]	@ 0x78c
│ │ │ │  	bl	4b56dc <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r0, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #648]	@ (575564 <spr_noaccess@@Base+0x332b4>)
│ │ │ │ +	ldr	r3, [pc, #648]	@ (575560 <spr_noaccess@@Base+0x332b0>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	ands.w	r2, r4, #512	@ 0x200
│ │ │ │  	and.w	r5, r4, #1
│ │ │ │  	ubfx	r7, r4, #21, #5
│ │ │ │  	and.w	r3, r3, #4
│ │ │ │  	str	r2, [sp, #28]
│ │ │ │ -	bne.w	5761fe <spr_noaccess@@Base+0x33f4e>
│ │ │ │ +	bne.w	5761fa <spr_noaccess@@Base+0x33f4a>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #572]	@ (57555c <spr_noaccess@@Base+0x332ac>)
│ │ │ │ +	ldr	r3, [pc, #572]	@ (575558 <spr_noaccess@@Base+0x332a8>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1246940,49 +1246949,49 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	ldr	r4, [r7, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #512]	@ (575554 <spr_noaccess@@Base+0x332a4>)
│ │ │ │ +	ldr	r3, [pc, #512]	@ (575550 <spr_noaccess@@Base+0x332a0>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #516]	@ (575568 <spr_noaccess@@Base+0x332b8>)
│ │ │ │ +	ldr	r0, [pc, #516]	@ (575564 <spr_noaccess@@Base+0x332b4>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	add.w	r1, r0, #2592	@ 0xa20
│ │ │ │  	add	r3, r4
│ │ │ │  	ldr.w	r0, [r0, #2592]	@ 0xa20
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r5, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #484]	@ (57556c <spr_noaccess@@Base+0x332bc>)
│ │ │ │ +	ldr	r3, [pc, #484]	@ (575568 <spr_noaccess@@Base+0x332b8>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #424]	@ (57555c <spr_noaccess@@Base+0x332ac>)
│ │ │ │ +	ldr	r3, [pc, #424]	@ (575558 <spr_noaccess@@Base+0x332a8>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1246996,161 +1247005,162 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	ubfx	r0, r4, #16, #5
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #352]	@ (575558 <spr_noaccess@@Base+0x332a8>)
│ │ │ │ +	ldr	r3, [pc, #352]	@ (575554 <spr_noaccess@@Base+0x332a4>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #356]	@ (575570 <spr_noaccess@@Base+0x332c0>)
│ │ │ │ +	ldr	r0, [pc, #356]	@ (57556c <spr_noaccess@@Base+0x332bc>)
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r6, [sp]
│ │ │ │  	add	r3, r1
│ │ │ │  	movs	r2, #0
│ │ │ │  	addw	r1, r0, #2460	@ 0x99c
│ │ │ │  	ldr.w	r0, [r0, #2460]	@ 0x99c
│ │ │ │  	bl	4b56dc <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r4, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #324]	@ (575574 <spr_noaccess@@Base+0x332c4>)
│ │ │ │ +	ldr	r3, [pc, #324]	@ (575570 <spr_noaccess@@Base+0x332c0>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #296]	@ (575578 <spr_noaccess@@Base+0x332c8>)
│ │ │ │ +	ldr	r2, [pc, #296]	@ (575574 <spr_noaccess@@Base+0x332c4>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55454c <spr_noaccess@@Base+0x1229c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	bl	54b16c <spr_noaccess@@Base+0x8ebc>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	576dd6 <spr_noaccess@@Base+0x34b26>
│ │ │ │ +	beq.w	576dd2 <spr_noaccess@@Base+0x34b22>
│ │ │ │  	cmp	r3, #1
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5780fe <spr_noaccess@@Base+0x35e4e>
│ │ │ │ +	beq.w	5780f2 <spr_noaccess@@Base+0x35e42>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	bl	4d001c <tcg_gen_gvec_orc@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r3, #768	@ 0x300
│ │ │ │ -	beq.w	579358 <spr_noaccess@@Base+0x370a8>
│ │ │ │ -	bhi.w	579320 <spr_noaccess@@Base+0x37070>
│ │ │ │ +	beq.w	57934c <spr_noaccess@@Base+0x3709c>
│ │ │ │ +	bhi.w	579314 <spr_noaccess@@Base+0x37064>
│ │ │ │  	cmp.w	r3, #576	@ 0x240
│ │ │ │ -	beq.w	578b10 <spr_noaccess@@Base+0x36860>
│ │ │ │ +	beq.w	578b04 <spr_noaccess@@Base+0x36854>
│ │ │ │  	cmp.w	r3, #640	@ 0x280
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r1, r3, #7
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r4, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #144]	@ (57557c <spr_noaccess@@Base+0x332cc>)
│ │ │ │ +	ldr	r2, [pc, #144]	@ (575578 <spr_noaccess@@Base+0x332c8>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #700	@ 0x2bc
│ │ │ │  	bl	54cc8c <spr_noaccess@@Base+0xa9dc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r4, #456	@ 0x1c8
│ │ │ │ -	beq.w	575eee <spr_noaccess@@Base+0x33c3e>
│ │ │ │ +	beq.w	575eea <spr_noaccess@@Base+0x33c3a>
│ │ │ │  	cmp.w	r4, #512	@ 0x200
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #104]	@ (575580 <spr_noaccess@@Base+0x332d0>)
│ │ │ │ +	ldr	r2, [pc, #104]	@ (57557c <spr_noaccess@@Base+0x332cc>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r4, #1480	@ 0x5c8
│ │ │ │ -	beq.w	575e88 <spr_noaccess@@Base+0x33bd8>
│ │ │ │ +	beq.w	575e84 <spr_noaccess@@Base+0x33bd4>
│ │ │ │  	cmp.w	r4, #1536	@ 0x600
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #64]	@ (575584 <spr_noaccess@@Base+0x332d4>)
│ │ │ │ +	ldr	r2, [pc, #64]	@ (575580 <spr_noaccess@@Base+0x332d0>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	str	r5, [sp, #888]	@ 0x378
│ │ │ │ +	str	r5, [sp, #904]	@ 0x388
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r5, [sp, #176]	@ 0xb0
│ │ │ │ +	str	r5, [sp, #192]	@ 0xc0
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r4, [sp, #536]	@ 0x218
│ │ │ │ +	str	r4, [sp, #552]	@ 0x228
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	usat	r0, #8, r6, asr #1
│ │ │ │ -	asrs	r4, r7, #17
│ │ │ │ +	usat	r0, #8, sl, asr #1
│ │ │ │ +	asrs	r0, r0, #18
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf2f40048
│ │ │ │ -	asrs	r0, r2, #15
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf2f80048
│ │ │ │ +	asrs	r4, r2, #15
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf2500048
│ │ │ │ -	asrs	r6, r4, #12
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf2540048
│ │ │ │ +	asrs	r2, r5, #12
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	adds	r7, #65	@ 0x41
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd299a
│ │ │ │ +	adds	r7, #69	@ 0x45
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd299e
│ │ │ │  	lsls	r3, r0, #1
│ │ │ │ -	cmp	r4, #117	@ 0x75
│ │ │ │ -	vcle.s<illegal width 64>	d19, d11, #0
│ │ │ │ +	cmp	r4, #121	@ 0x79
│ │ │ │ +	vcle.s<illegal width 64>	d19, d15, #0
│ │ │ │  	vsri.32	d31, d4, #3
│ │ │ │  	asrs	r0, r0, #12
│ │ │ │  	mov	sl, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #824]	@ (5758e4 <spr_noaccess@@Base+0x33634>)
│ │ │ │ +	ldr	r3, [pc, #824]	@ (5758e0 <spr_noaccess@@Base+0x33630>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r9, r0
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1247166,86 +1247176,86 @@
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #16, #1
│ │ │ │  	ldr	r7, [r7, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #732]	@ (5758d8 <spr_noaccess@@Base+0x33628>)
│ │ │ │ +	ldr	r3, [pc, #732]	@ (5758d4 <spr_noaccess@@Base+0x33624>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r2, sl
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #732]	@ (5758e8 <spr_noaccess@@Base+0x33638>)
│ │ │ │ +	ldr	r0, [pc, #732]	@ (5758e4 <spr_noaccess@@Base+0x33634>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	str	r1, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r5, r9, r3
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	addw	r1, r0, #4056	@ 0xfd8
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add	r3, r7
│ │ │ │  	ldr.w	r0, [r0, #4056]	@ 0xfd8
│ │ │ │  	bl	4b56dc <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r2, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #696]	@ (5758ec <spr_noaccess@@Base+0x3363c>)
│ │ │ │ +	ldr	r3, [pc, #696]	@ (5758e8 <spr_noaccess@@Base+0x33638>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	movw	r2, #449	@ 0x1c1
│ │ │ │ -	cmp	r3, r2
│ │ │ │ -	beq.w	577f8a <spr_noaccess@@Base+0x35cda>
│ │ │ │ -	cmp.w	r3, #450	@ 0x1c2
│ │ │ │ -	bcs.w	576d18 <spr_noaccess@@Base+0x34a68>
│ │ │ │ -	cmp.w	r3, #384	@ 0x180
│ │ │ │ -	beq.w	577fb0 <spr_noaccess@@Base+0x35d00>
│ │ │ │ -	bhi.w	577f98 <spr_noaccess@@Base+0x35ce8>
│ │ │ │ -	cmp.w	r3, #320	@ 0x140
│ │ │ │ -	beq.w	578464 <spr_noaccess@@Base+0x361b4>
│ │ │ │ -	movw	r2, #321	@ 0x141
│ │ │ │ -	cmp	r3, r2
│ │ │ │ +	movw	r0, #449	@ 0x1c1
│ │ │ │ +	cmp	r2, r0
│ │ │ │ +	beq.w	577f78 <spr_noaccess@@Base+0x35cc8>
│ │ │ │ +	cmp.w	r2, #450	@ 0x1c2
│ │ │ │ +	bcs.w	576d14 <spr_noaccess@@Base+0x34a64>
│ │ │ │ +	cmp.w	r2, #384	@ 0x180
│ │ │ │ +	beq.w	577f9e <spr_noaccess@@Base+0x35cee>
│ │ │ │ +	bhi.w	577f86 <spr_noaccess@@Base+0x35cd6>
│ │ │ │ +	cmp.w	r2, #320	@ 0x140
│ │ │ │ +	beq.w	57845a <spr_noaccess@@Base+0x361aa>
│ │ │ │ +	movw	r3, #321	@ 0x141
│ │ │ │ +	cmp	r2, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	56a9f8 <spr_noaccess@@Base+0x28748>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	movw	r1, #1921	@ 0x781
│ │ │ │  	cmp	r3, r1
│ │ │ │ -	beq.w	579686 <spr_noaccess@@Base+0x373d6>
│ │ │ │ +	beq.w	57967c <spr_noaccess@@Base+0x373cc>
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	579668 <spr_noaccess@@Base+0x373b8>
│ │ │ │ +	beq.w	57965e <spr_noaccess@@Base+0x373ae>
│ │ │ │  	movw	r2, #1793	@ 0x701
│ │ │ │  	cmp	r3, r2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #576]	@ (5758f0 <spr_noaccess@@Base+0x33640>)
│ │ │ │ +	ldr	r2, [pc, #576]	@ (5758ec <spr_noaccess@@Base+0x3363c>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #528]	@ (5758e4 <spr_noaccess@@Base+0x33634>)
│ │ │ │ +	ldr	r3, [pc, #528]	@ (5758e0 <spr_noaccess@@Base+0x33630>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1247259,119 +1247269,119 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	ubfx	r0, r4, #16, #1
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	mov	r7, r0
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #452]	@ (5758dc <spr_noaccess@@Base+0x3362c>)
│ │ │ │ +	ldr	r3, [pc, #452]	@ (5758d8 <spr_noaccess@@Base+0x33628>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #456]	@ (5758f4 <spr_noaccess@@Base+0x33644>)
│ │ │ │ +	ldr	r0, [pc, #456]	@ (5758f0 <spr_noaccess@@Base+0x33640>)
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r6, [sp]
│ │ │ │  	add	r3, r1
│ │ │ │  	movs	r2, #0
│ │ │ │  	addw	r1, r0, #2988	@ 0xbac
│ │ │ │  	ldr.w	r0, [r0, #2988]	@ 0xbac
│ │ │ │  	bl	4b56dc <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r2, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #424]	@ (5758f8 <spr_noaccess@@Base+0x33648>)
│ │ │ │ +	ldr	r3, [pc, #424]	@ (5758f4 <spr_noaccess@@Base+0x33644>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5773cc <spr_noaccess@@Base+0x3511c>
│ │ │ │ +	beq.w	5773c8 <spr_noaccess@@Base+0x35118>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	bl	4cfdac <tcg_gen_gvec_and@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r4, #72	@ 0x48
│ │ │ │ -	beq.w	5761be <spr_noaccess@@Base+0x33f0e>
│ │ │ │ +	beq.w	5761ba <spr_noaccess@@Base+0x33f0a>
│ │ │ │  	cmp	r4, #128	@ 0x80
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #324]	@ (5758fc <spr_noaccess@@Base+0x3364c>)
│ │ │ │ +	ldr	r2, [pc, #324]	@ (5758f8 <spr_noaccess@@Base+0x33648>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r3, #897	@ 0x381
│ │ │ │  	cmp	r2, r3
│ │ │ │ -	beq.w	576126 <spr_noaccess@@Base+0x33e76>
│ │ │ │ +	beq.w	576122 <spr_noaccess@@Base+0x33e72>
│ │ │ │  	movw	r3, #961	@ 0x3c1
│ │ │ │  	cmp	r2, r3
│ │ │ │ -	beq.w	576100 <spr_noaccess@@Base+0x33e50>
│ │ │ │ +	beq.w	5760fc <spr_noaccess@@Base+0x33e4c>
│ │ │ │  	movw	r3, #833	@ 0x341
│ │ │ │  	cmp	r2, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #280]	@ (575900 <spr_noaccess@@Base+0x33650>)
│ │ │ │ +	ldr	r2, [pc, #280]	@ (5758fc <spr_noaccess@@Base+0x3364c>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	movs	r2, #2
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e2d8 <spr_noaccess@@Base+0xc028>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	ubfx	r2, r4, #9, #2
│ │ │ │  	and.w	r7, r4, #1
│ │ │ │  	ubfx	r1, r4, #11, #5
│ │ │ │  	mov	r8, r7
│ │ │ │  	and.w	r3, r3, #4
│ │ │ │  	ubfx	r5, r4, #21, #5
│ │ │ │  	cmp	r2, #2
│ │ │ │  	str	r1, [sp, #28]
│ │ │ │ -	beq.w	5775da <spr_noaccess@@Base+0x3532a>
│ │ │ │ +	beq.w	5775d4 <spr_noaccess@@Base+0x35324>
│ │ │ │  	cmp	r2, #3
│ │ │ │ -	beq.w	577558 <spr_noaccess@@Base+0x352a8>
│ │ │ │ +	beq.w	577552 <spr_noaccess@@Base+0x352a2>
│ │ │ │  	cmp	r2, #1
│ │ │ │ -	beq.w	57703c <spr_noaccess@@Base+0x34d8c>
│ │ │ │ +	beq.w	577038 <spr_noaccess@@Base+0x34d88>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #148]	@ (5758e4 <spr_noaccess@@Base+0x33634>)
│ │ │ │ +	ldr	r3, [pc, #148]	@ (5758e0 <spr_noaccess@@Base+0x33630>)
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1247384,73 +1247394,73 @@
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [sp, #28]
│ │ │ │  	mov	r4, r0
│ │ │ │  	addw	r2, r1, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #84]	@ (5758e0 <spr_noaccess@@Base+0x33630>)
│ │ │ │ +	ldr	r2, [pc, #84]	@ (5758dc <spr_noaccess@@Base+0x3362c>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r5, #0]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r4, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #92]	@ (575904 <spr_noaccess@@Base+0x33654>)
│ │ │ │ +	ldr	r0, [pc, #92]	@ (575900 <spr_noaccess@@Base+0x33650>)
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	addw	r1, r0, #1404	@ 0x57c
│ │ │ │  	ldr.w	r0, [r0, #1404]	@ 0x57c
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r7, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #68]	@ (575908 <spr_noaccess@@Base+0x33658>)
│ │ │ │ +	ldr	r3, [pc, #68]	@ (575904 <spr_noaccess@@Base+0x33654>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	nop
│ │ │ │ -	str	r2, [sp, #528]	@ 0x210
│ │ │ │ +	str	r2, [sp, #544]	@ 0x220
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r1, [sp, #408]	@ 0x198
│ │ │ │ +	str	r1, [sp, #424]	@ 0x1a8
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r2, [r6, #62]	@ 0x3e
│ │ │ │ +	ldrh	r6, [r6, #62]	@ 0x3e
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r4, r0, #5
│ │ │ │ +	lsls	r0, r1, #5
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	asrs	r2, r4, #4
│ │ │ │ +	asrs	r6, r4, #4
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	bpl.n	57589e <spr_noaccess@@Base+0x335ee>
│ │ │ │ -	vcvt.u32.f32	d30, d16, #4
│ │ │ │ +	bpl.n	5758a2 <spr_noaccess@@Base+0x335f2>
│ │ │ │ +	vcvt.u32.f32	d30, d20, #4
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	asrs	r6, r0, #32
│ │ │ │ +	asrs	r2, r1, #32
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	movs	r7, #149	@ 0x95
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd1f97
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffdedb6
│ │ │ │ +	movs	r7, #153	@ 0x99
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd1f9b
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffdedba
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsrs	r4, r2, #26
│ │ │ │ +	lsrs	r0, r3, #26
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #840]	@ (575c70 <spr_noaccess@@Base+0x339c0>)
│ │ │ │ +	ldr	r3, [pc, #840]	@ (575c6c <spr_noaccess@@Base+0x339bc>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1247467,55 +1247477,55 @@
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r7, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #9, #2
│ │ │ │  	ldr	r5, [r5, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #752]	@ (575c64 <spr_noaccess@@Base+0x339b4>)
│ │ │ │ +	ldr	r3, [pc, #752]	@ (575c60 <spr_noaccess@@Base+0x339b0>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #12]
│ │ │ │ -	ldr	r0, [pc, #752]	@ (575c74 <spr_noaccess@@Base+0x339c4>)
│ │ │ │ +	ldr	r0, [pc, #752]	@ (575c70 <spr_noaccess@@Base+0x339c0>)
│ │ │ │  	adds	r2, r7, r3
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r0, pc
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │  	str	r2, [sp, #8]
│ │ │ │  	add.w	r1, r0, #1272	@ 0x4f8
│ │ │ │  	add	r3, r5
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr.w	r0, [r0, #1272]	@ 0x4f8
│ │ │ │  	bl	4b56dc <tcg_gen_call5@@Base>
│ │ │ │  	lsls	r6, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #716]	@ (575c78 <spr_noaccess@@Base+0x339c8>)
│ │ │ │ +	ldr	r3, [pc, #716]	@ (575c74 <spr_noaccess@@Base+0x339c4>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r0, #449	@ 0x1c1
│ │ │ │  	cmp	r3, r0
│ │ │ │ -	beq.w	5772bc <spr_noaccess@@Base+0x3500c>
│ │ │ │ +	beq.w	5772b8 <spr_noaccess@@Base+0x35008>
│ │ │ │  	cmp.w	r3, #450	@ 0x1c2
│ │ │ │ -	bcs.w	575f0a <spr_noaccess@@Base+0x33c5a>
│ │ │ │ +	bcs.w	575f06 <spr_noaccess@@Base+0x33c56>
│ │ │ │  	cmp.w	r3, #384	@ 0x180
│ │ │ │ -	beq.w	577308 <spr_noaccess@@Base+0x35058>
│ │ │ │ +	beq.w	577304 <spr_noaccess@@Base+0x35054>
│ │ │ │  	cmp.w	r3, #448	@ 0x1c0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #652]	@ (575c7c <spr_noaccess@@Base+0x339cc>)
│ │ │ │ +	ldr	r3, [pc, #652]	@ (575c78 <spr_noaccess@@Base+0x339c8>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	bl	55575c <spr_noaccess@@Base+0x134ac>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ @@ -1247523,89 +1247533,89 @@
│ │ │ │  	cmp.w	r3, #1024	@ 0x400
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #584]	@ (575c70 <spr_noaccess@@Base+0x339c0>)
│ │ │ │ +	ldr	r3, [pc, #584]	@ (575c6c <spr_noaccess@@Base+0x339bc>)
│ │ │ │  	ubfx	r2, r4, #12, #4
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #572]	@ (575c80 <spr_noaccess@@Base+0x339d0>)
│ │ │ │ +	ldr	r2, [pc, #572]	@ (575c7c <spr_noaccess@@Base+0x339cc>)
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │  	ubfx	r0, r4, #16, #6
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r6, [r6, #0]
│ │ │ │  	add.w	r2, r2, r3, lsl #2
│ │ │ │  	ldr.w	r4, [r2, #128]	@ 0x80
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #524]	@ (575c68 <spr_noaccess@@Base+0x339b8>)
│ │ │ │ +	ldr	r1, [pc, #524]	@ (575c64 <spr_noaccess@@Base+0x339b4>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [r3, r1]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ -	ldr	r0, [pc, #536]	@ (575c84 <spr_noaccess@@Base+0x339d4>)
│ │ │ │ +	ldr	r0, [pc, #536]	@ (575c80 <spr_noaccess@@Base+0x339d0>)
│ │ │ │  	add	r5, r2
│ │ │ │  	str	r5, [sp, #4]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r2, r4
│ │ │ │  	sub.w	r1, r0, #156	@ 0x9c
│ │ │ │  	ldr.w	r0, [r0, #-156]
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r5, [pc, #512]	@ (575c88 <spr_noaccess@@Base+0x339d8>)
│ │ │ │ +	ldr	r5, [pc, #512]	@ (575c84 <spr_noaccess@@Base+0x339d4>)
│ │ │ │  	movs	r3, #3
│ │ │ │ -	ldr	r4, [pc, #512]	@ (575c8c <spr_noaccess@@Base+0x339dc>)
│ │ │ │ +	ldr	r4, [pc, #512]	@ (575c88 <spr_noaccess@@Base+0x339d8>)
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r5, pc
│ │ │ │  	add	r4, pc
│ │ │ │  	strd	r4, r5, [sp]
│ │ │ │  	ldrd	r1, r2, [sp, #40]	@ 0x28
│ │ │ │  	bl	54cb20 <spr_noaccess@@Base+0xa870>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	cmp.w	r4, #1088	@ 0x440
│ │ │ │ -	beq.w	576d68 <spr_noaccess@@Base+0x34ab8>
│ │ │ │ +	beq.w	576d64 <spr_noaccess@@Base+0x34ab4>
│ │ │ │  	cmp.w	r4, #1096	@ 0x448
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #464]	@ (575c90 <spr_noaccess@@Base+0x339e0>)
│ │ │ │ +	ldr	r3, [pc, #464]	@ (575c8c <spr_noaccess@@Base+0x339dc>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	559c30 <spr_noaccess@@Base+0x17980>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r3, #640	@ 0x280
│ │ │ │ -	beq.w	5795b8 <spr_noaccess@@Base+0x37308>
│ │ │ │ -	bhi.w	576b10 <spr_noaccess@@Base+0x34860>
│ │ │ │ +	beq.w	5795ae <spr_noaccess@@Base+0x372fe>
│ │ │ │ +	bhi.w	576b0c <spr_noaccess@@Base+0x3485c>
│ │ │ │  	cmp.w	r3, #512	@ 0x200
│ │ │ │ -	beq.w	579576 <spr_noaccess@@Base+0x372c6>
│ │ │ │ +	beq.w	57956c <spr_noaccess@@Base+0x372bc>
│ │ │ │  	cmp.w	r3, #576	@ 0x240
│ │ │ │ -	beq.w	579534 <spr_noaccess@@Base+0x37284>
│ │ │ │ +	beq.w	57952a <spr_noaccess@@Base+0x3727a>
│ │ │ │  	cmp.w	r3, #448	@ 0x1c0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	lsls	r2, r3, #17
│ │ │ │ +	lsls	r0, r3, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │ +	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │ @@ -1247614,625 +1247624,627 @@
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4cfbc4 <tcg_gen_gvec_smax@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r3, #385	@ 0x181
│ │ │ │  	cmp	r2, r3
│ │ │ │ -	beq.w	576e60 <spr_noaccess@@Base+0x34bb0>
│ │ │ │ +	beq.w	576e5c <spr_noaccess@@Base+0x34bac>
│ │ │ │  	movw	r3, #449	@ 0x1c1
│ │ │ │  	cmp	r2, r3
│ │ │ │ -	beq.w	576e3c <spr_noaccess@@Base+0x34b8c>
│ │ │ │ +	beq.w	576e38 <spr_noaccess@@Base+0x34b88>
│ │ │ │  	movw	r3, #321	@ 0x141
│ │ │ │  	cmp	r2, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #320]	@ (575c94 <spr_noaccess@@Base+0x339e4>)
│ │ │ │ +	ldr	r2, [pc, #320]	@ (575c90 <spr_noaccess@@Base+0x339e0>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	movs	r2, #2
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e360 <spr_noaccess@@Base+0xc0b0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	movw	r1, #897	@ 0x381
│ │ │ │  	cmp	r3, r1
│ │ │ │ -	beq.w	5799a0 <spr_noaccess@@Base+0x376f0>
│ │ │ │ -	bhi.w	579982 <spr_noaccess@@Base+0x376d2>
│ │ │ │ +	beq.w	579996 <spr_noaccess@@Base+0x376e6>
│ │ │ │ +	bhi.w	579978 <spr_noaccess@@Base+0x376c8>
│ │ │ │  	cmp.w	r3, #832	@ 0x340
│ │ │ │ -	beq.w	579968 <spr_noaccess@@Base+0x376b8>
│ │ │ │ +	beq.w	57995e <spr_noaccess@@Base+0x376ae>
│ │ │ │  	cmp.w	r3, #896	@ 0x380
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r1, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #2
│ │ │ │  	movs	r2, #6
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	54e894 <spr_noaccess@@Base+0xc5e4>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r2, #641	@ 0x281
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	57920a <spr_noaccess@@Base+0x36f5a>
│ │ │ │ -	bhi.w	5769c2 <spr_noaccess@@Base+0x34712>
│ │ │ │ +	beq.w	5791fe <spr_noaccess@@Base+0x36f4e>
│ │ │ │ +	bhi.w	5769be <spr_noaccess@@Base+0x3470e>
│ │ │ │  	movw	r2, #449	@ 0x1c1
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	578d9e <spr_noaccess@@Base+0x36aee>
│ │ │ │ +	beq.w	578d90 <spr_noaccess@@Base+0x36ae0>
│ │ │ │  	movw	r2, #513	@ 0x201
│ │ │ │  	cmp	r3, r2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #188]	@ (575c98 <spr_noaccess@@Base+0x339e8>)
│ │ │ │ +	ldr	r2, [pc, #188]	@ (575c94 <spr_noaccess@@Base+0x339e4>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r5, r4, #22
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #104]	@ (575c70 <spr_noaccess@@Base+0x339c0>)
│ │ │ │ +	ldr	r3, [pc, #104]	@ (575c6c <spr_noaccess@@Base+0x339bc>)
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #124]	@ (575c9c <spr_noaccess@@Base+0x339ec>)
│ │ │ │ +	ldr	r2, [pc, #124]	@ (575c98 <spr_noaccess@@Base+0x339e8>)
│ │ │ │  	ubfx	r3, r4, #23, #3
│ │ │ │  	ubfx	r0, r4, #10, #6
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r6, [r6, #0]
│ │ │ │  	add.w	r2, r2, r3, lsl #2
│ │ │ │  	ldr.w	r4, [r2, #128]	@ 0x80
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #48]	@ (575c6c <spr_noaccess@@Base+0x339bc>)
│ │ │ │ +	ldr	r1, [pc, #48]	@ (575c68 <spr_noaccess@@Base+0x339b8>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [r3, r1]
│ │ │ │  	add	r0, r2
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │ -	ldr	r0, [pc, #84]	@ (575ca0 <spr_noaccess@@Base+0x339f0>)
│ │ │ │ +	ldr	r0, [pc, #84]	@ (575c9c <spr_noaccess@@Base+0x339ec>)
│ │ │ │  	add	r5, r2
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	adds	r3, r2, r6
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r2, r4
│ │ │ │  	addw	r1, r0, #3912	@ 0xf48
│ │ │ │  	ldr.w	r0, [r0, #3912]	@ 0xf48
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldrh	r4, [r1, #56]	@ 0x38
│ │ │ │ +	ldrh	r0, [r2, #56]	@ 0x38
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r4, [r4, #48]	@ 0x30
│ │ │ │ +	ldrh	r0, [r5, #48]	@ 0x30
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r6, [r0, #34]	@ 0x22
│ │ │ │ +	ldrh	r2, [r1, #34]	@ 0x22
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldcl	0, cr0, [r4], {72}	@ 0x48
│ │ │ │ -	lsrs	r2, r5, #22
│ │ │ │ +	ldcl	0, cr0, [r8], {72}	@ 0x48
│ │ │ │ +	lsrs	r6, r5, #22
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	cmp	r7, #136	@ 0x88
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r6, r1, #20
│ │ │ │ +	lsrs	r2, r2, #20
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	lsrs	r6, r3, #23
│ │ │ │ +	lsrs	r2, r4, #23
│ │ │ │  	lsls	r1, r1, #1
│ │ │ │ -	adds	r6, #139	@ 0x8b
│ │ │ │ -	vabs.f<illegal width 64>	d23, d29
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd0edd
│ │ │ │ -	vdup.8	d17, d25[6]
│ │ │ │ -	vqrdmlah.s<illegal width 64>	q14, <illegal reg q14.5>, d31[0]
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffc0b30
│ │ │ │ +	adds	r6, #143	@ 0x8f
│ │ │ │ +	vqshl.u32	d23, d17, #29
│ │ │ │ +	vqrdmlah.s<illegal width 64>	q8, <illegal reg q14.5>, d17[0]
│ │ │ │ +	vdup.8	d17, d29[6]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffdcef3
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffc0b34
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	ands.w	r0, r0, r8, lsl #1
│ │ │ │ -	cmp.w	r3, #1664	@ 0x680
│ │ │ │ -	beq.w	579456 <spr_noaccess@@Base+0x371a6>
│ │ │ │ -	bhi.w	576a3c <spr_noaccess@@Base+0x3478c>
│ │ │ │ -	cmp.w	r3, #1408	@ 0x580
│ │ │ │ -	beq.w	579422 <spr_noaccess@@Base+0x37172>
│ │ │ │ -	bhi.w	5793e6 <spr_noaccess@@Base+0x37136>
│ │ │ │ -	cmp.w	r3, #1280	@ 0x500
│ │ │ │ -	beq.w	5793b2 <spr_noaccess@@Base+0x37102>
│ │ │ │ -	cmp.w	r3, #1344	@ 0x540
│ │ │ │ +	ands.w	r0, r4, r8, lsl #1
│ │ │ │ +	cmp.w	r2, #1664	@ 0x680
│ │ │ │ +	beq.w	57944c <spr_noaccess@@Base+0x3719c>
│ │ │ │ +	bhi.w	576a38 <spr_noaccess@@Base+0x34788>
│ │ │ │ +	cmp.w	r2, #1408	@ 0x580
│ │ │ │ +	beq.w	579418 <spr_noaccess@@Base+0x37168>
│ │ │ │ +	bhi.w	5793dc <spr_noaccess@@Base+0x3712c>
│ │ │ │ +	cmp.w	r2, #1280	@ 0x500
│ │ │ │ +	beq.w	5793a8 <spr_noaccess@@Base+0x370f8>
│ │ │ │ +	cmp.w	r2, #1344	@ 0x540
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │ -	lsls	r3, r3, #17
│ │ │ │ +	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │ +	lsls	r2, r2, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d001c <tcg_gen_gvec_orc@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r2, #961	@ 0x3c1
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	579522 <spr_noaccess@@Base+0x37272>
│ │ │ │ -	bhi.w	579500 <spr_noaccess@@Base+0x37250>
│ │ │ │ +	beq.w	579518 <spr_noaccess@@Base+0x37268>
│ │ │ │ +	bhi.w	5794f6 <spr_noaccess@@Base+0x37246>
│ │ │ │  	movw	r2, #897	@ 0x381
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	5794ee <spr_noaccess@@Base+0x3723e>
│ │ │ │ +	beq.w	5794e4 <spr_noaccess@@Base+0x37234>
│ │ │ │  	cmp.w	r3, #960	@ 0x3c0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r3, [pc, #1384]	@ 576298 <spr_noaccess@@Base+0x33fe8>
│ │ │ │ +	ldr.w	r3, [pc, #1384]	@ 576294 <spr_noaccess@@Base+0x33fe4>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	bl	55575c <spr_noaccess@@Base+0x134ac>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r3, #1408	@ 0x580
│ │ │ │ -	beq.w	577802 <spr_noaccess@@Base+0x35552>
│ │ │ │ -	bhi.n	575dca <spr_noaccess@@Base+0x33b1a>
│ │ │ │ +	beq.w	5777fe <spr_noaccess@@Base+0x3554e>
│ │ │ │ +	bhi.n	575dc6 <spr_noaccess@@Base+0x33b16>
│ │ │ │  	cmp.w	r3, #1280	@ 0x500
│ │ │ │ -	beq.w	5777b8 <spr_noaccess@@Base+0x35508>
│ │ │ │ +	beq.w	5777b4 <spr_noaccess@@Base+0x35504>
│ │ │ │  	cmp.w	r3, #1344	@ 0x540
│ │ │ │ -	beq.w	57772c <spr_noaccess@@Base+0x3547c>
│ │ │ │ +	beq.w	577726 <spr_noaccess@@Base+0x35476>
│ │ │ │  	movw	r2, #1153	@ 0x481
│ │ │ │  	cmp	r3, r2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r7, r3, #12
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r1, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	55a6b8 <spr_noaccess@@Base+0x18408>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r3, #1088	@ 0x440
│ │ │ │ -	beq.w	57784c <spr_noaccess@@Base+0x3559c>
│ │ │ │ +	beq.w	577846 <spr_noaccess@@Base+0x35596>
│ │ │ │  	movw	r2, #1089	@ 0x441
│ │ │ │  	cmp	r3, r2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r2, r3, #12
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r4, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	55a6b8 <spr_noaccess@@Base+0x18408>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r3, #1536	@ 0x600
│ │ │ │ -	beq.w	578a94 <spr_noaccess@@Base+0x367e4>
│ │ │ │ +	beq.w	578a8a <spr_noaccess@@Base+0x367da>
│ │ │ │  	cmp.w	r3, #1600	@ 0x640
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ubfx	r3, r4, #17, #4
│ │ │ │  	cmp	r3, #15
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 575df0 <spr_noaccess@@Base+0x33b40>)
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 575dec <spr_noaccess@@Base+0x33b3c>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │ -	cmp	r4, #135	@ 0x87
│ │ │ │ +	cmp	r4, #129	@ 0x81
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r4, #105	@ 0x69
│ │ │ │ +	cmp	r4, #97	@ 0x61
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r3, #255	@ 0xff
│ │ │ │ +	cmp	r3, #247	@ 0xf7
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r5, [r0, #56]	@ 0x38
│ │ │ │ -	vtbx.8	d18, {d31-<overflow reg d34}, d17
│ │ │ │ +	ldrh	r1, [r1, #56]	@ 0x38
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff2bd9
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r3, #193	@ 0xc1
│ │ │ │ +	cmp	r3, #187	@ 0xbb
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r3, #99	@ 0x63
│ │ │ │ +	cmp	r3, #93	@ 0x5d
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r5, [r0, #56]	@ 0x38
│ │ │ │ -	vtbx.8	d18, {d15-d18}, d5
│ │ │ │ +	ldrh	r1, [r1, #56]	@ 0x38
│ │ │ │ +			@ <UNDEFINED> instruction: 0xffff2b3f
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r3, #39	@ 0x27
│ │ │ │ +	cmp	r3, #31
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r2, #185	@ 0xb9
│ │ │ │ +	cmp	r2, #177	@ 0xb1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r5, [r0, #56]	@ 0x38
│ │ │ │ -	vshll.u32	q9, d27, #31
│ │ │ │ +	ldrh	r1, [r1, #56]	@ 0x38
│ │ │ │ +	vshll.u32	q9, d19, #31
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r2, #27
│ │ │ │ +	cmp	r2, #19
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r1, #251	@ 0xfb
│ │ │ │ +	cmp	r1, #243	@ 0xf3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp	r1, #219	@ 0xdb
│ │ │ │ +	cmp	r1, #211	@ 0xd3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	cmp.w	r3, #1088	@ 0x440
│ │ │ │ -	beq.w	577388 <spr_noaccess@@Base+0x350d8>
│ │ │ │ -	cmp.w	r3, #1152	@ 0x480
│ │ │ │ -	beq.w	577352 <spr_noaccess@@Base+0x350a2>
│ │ │ │ -	cmp.w	r3, #1024	@ 0x400
│ │ │ │ +	cmp.w	r2, #1088	@ 0x440
│ │ │ │ +	beq.w	577384 <spr_noaccess@@Base+0x350d4>
│ │ │ │ +	cmp.w	r2, #1152	@ 0x480
│ │ │ │ +	beq.w	57734e <spr_noaccess@@Base+0x3509e>
│ │ │ │ +	cmp.w	r2, #1024	@ 0x400
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r2, r3, #7
│ │ │ │ +	ldr.w	r2, [r0, #136]	@ 0x88
│ │ │ │ +	lsls	r0, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r6, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4cfdac <tcg_gen_gvec_and@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.w	56ff4e <spr_noaccess@@Base+0x2dc9e>
│ │ │ │ +	b.w	56ff4c <spr_noaccess@@Base+0x2dc9c>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r3, [pc, #1032]	@ 57629c <spr_noaccess@@Base+0x33fec>
│ │ │ │ +	ldr.w	r3, [pc, #1032]	@ 576298 <spr_noaccess@@Base+0x33fe8>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	559c30 <spr_noaccess@@Base+0x17980>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r0, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r0, r0, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r0, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	5773be <spr_noaccess@@Base+0x3510e>
│ │ │ │ -	ldr	r4, [pc, #996]	@ (5762a0 <spr_noaccess@@Base+0x33ff0>)
│ │ │ │ +	beq.w	5773ba <spr_noaccess@@Base+0x3510a>
│ │ │ │ +	ldr	r4, [pc, #996]	@ (57629c <spr_noaccess@@Base+0x33fec>)
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	54f144 <spr_noaccess@@Base+0xce94>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r0, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r4, r0, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r0, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	5773be <spr_noaccess@@Base+0x3510e>
│ │ │ │ -	ldr	r4, [pc, #964]	@ (5762a4 <spr_noaccess@@Base+0x33ff4>)
│ │ │ │ +	beq.w	5773ba <spr_noaccess@@Base+0x3510a>
│ │ │ │ +	ldr	r4, [pc, #964]	@ (5762a0 <spr_noaccess@@Base+0x33ff0>)
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	54f144 <spr_noaccess@@Base+0xce94>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #940]	@ (5762a8 <spr_noaccess@@Base+0x33ff8>)
│ │ │ │ +	ldr	r3, [pc, #940]	@ (5762a4 <spr_noaccess@@Base+0x33ff4>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	559c30 <spr_noaccess@@Base+0x17980>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r3, #512	@ 0x200
│ │ │ │ -	beq.w	577022 <spr_noaccess@@Base+0x34d72>
│ │ │ │ +	beq.w	57701e <spr_noaccess@@Base+0x34d6e>
│ │ │ │  	cmp.w	r3, #576	@ 0x240
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │  	lsls	r0, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #900]	@ (5762ac <spr_noaccess@@Base+0x33ffc>)
│ │ │ │ +	ldr	r2, [pc, #900]	@ (5762a8 <spr_noaccess@@Base+0x33ff8>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r0, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r0, r0, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r0, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	5773be <spr_noaccess@@Base+0x3510e>
│ │ │ │ -	ldr	r4, [pc, #868]	@ (5762b0 <spr_noaccess@@Base+0x34000>)
│ │ │ │ +	beq.w	5773ba <spr_noaccess@@Base+0x3510a>
│ │ │ │ +	ldr	r4, [pc, #868]	@ (5762ac <spr_noaccess@@Base+0x33ffc>)
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	54f144 <spr_noaccess@@Base+0xce94>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #832]	@ (5762b4 <spr_noaccess@@Base+0x34004>)
│ │ │ │ +	ldr	r3, [pc, #832]	@ (5762b0 <spr_noaccess@@Base+0x34000>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #800]	@ (5762b8 <spr_noaccess@@Base+0x34008>)
│ │ │ │ -	ldr	r1, [pc, #752]	@ (57628c <spr_noaccess@@Base+0x33fdc>)
│ │ │ │ +	ldr	r2, [pc, #800]	@ (5762b4 <spr_noaccess@@Base+0x34004>)
│ │ │ │ +	ldr	r1, [pc, #752]	@ (576288 <spr_noaccess@@Base+0x33fd8>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add.w	r2, r2, r8, lsl #2
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r0, [r2, #128]	@ 0x80
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	add	r6, r2
│ │ │ │  	add	r4, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #768]	@ (5762bc <spr_noaccess@@Base+0x3400c>)
│ │ │ │ +	ldr	r0, [pc, #768]	@ (5762b8 <spr_noaccess@@Base+0x34008>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add.w	r1, r0, #3120	@ 0xc30
│ │ │ │  	ldr.w	r0, [r0, #3120]	@ 0xc30
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #740]	@ (5762c0 <spr_noaccess@@Base+0x34010>)
│ │ │ │ +	ldr	r2, [pc, #740]	@ (5762bc <spr_noaccess@@Base+0x3400c>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #716]	@ (5762c4 <spr_noaccess@@Base+0x34014>)
│ │ │ │ +	ldr	r2, [pc, #716]	@ (5762c0 <spr_noaccess@@Base+0x34010>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r1, [r0, #144]	@ 0x90
│ │ │ │  	lsrs	r3, r4, #21
│ │ │ │  	lsls	r0, r1, #11
│ │ │ │ -	bmi.n	57608a <spr_noaccess@@Base+0x33dda>
│ │ │ │ +	bmi.n	576086 <spr_noaccess@@Base+0x33dd6>
│ │ │ │  	and.w	r3, r3, #3
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	beq.w	577016 <spr_noaccess@@Base+0x34d66>
│ │ │ │ +	beq.w	577012 <spr_noaccess@@Base+0x34d62>
│ │ │ │  	movs	r4, #15
│ │ │ │  	cmp	r3, #2
│ │ │ │ -	bne.n	5760a2 <spr_noaccess@@Base+0x33df2>
│ │ │ │ +	bne.n	57609e <spr_noaccess@@Base+0x33dee>
│ │ │ │  	ldrb.w	r5, [r6, #88]	@ 0x58
│ │ │ │ -	cbnz	r5, 57607e <spr_noaccess@@Base+0x33dce>
│ │ │ │ +	cbnz	r5, 57607a <spr_noaccess@@Base+0x33dca>
│ │ │ │  	ldrb.w	r3, [r6, #92]	@ 0x5c
│ │ │ │ -	cbz	r3, 57607e <spr_noaccess@@Base+0x33dce>
│ │ │ │ +	cbz	r3, 57607a <spr_noaccess@@Base+0x33dca>
│ │ │ │  	bl	4b1e58 <gen_new_label@@Base>
│ │ │ │  	mov	r8, r0
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #636]	@ (5762b4 <spr_noaccess@@Base+0x34004>)
│ │ │ │ +	ldr	r3, [pc, #636]	@ (5762b0 <spr_noaccess@@Base+0x34000>)
│ │ │ │  	mov	r9, r0
│ │ │ │  	mov.w	r2, #660	@ 0x294
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4bc7d4 <tcg_gen_ld_i32@@Base>
│ │ │ │  	mov	r3, r8
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r1, r9
│ │ │ │  	movs	r0, #8
│ │ │ │  	bl	4ba638 <tcg_gen_brcondi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #572]	@ (576290 <spr_noaccess@@Base+0x33fe0>)
│ │ │ │ +	ldr	r1, [pc, #572]	@ (57628c <spr_noaccess@@Base+0x33fdc>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mov	r2, r5
│ │ │ │  	ldr	r1, [r0, r1]
│ │ │ │ -	ldr	r0, [pc, #612]	@ (5762c8 <spr_noaccess@@Base+0x34018>)
│ │ │ │ +	ldr	r0, [pc, #612]	@ (5762c4 <spr_noaccess@@Base+0x34014>)
│ │ │ │  	add	r3, r1
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #732	@ 0x2dc
│ │ │ │  	ldr.w	r0, [r0, #732]	@ 0x2dc
│ │ │ │  	bl	4b5560 <tcg_gen_call1@@Base>
│ │ │ │  	mov	r0, r8
│ │ │ │  	bl	4b97d0 <gen_set_label@@Base>
│ │ │ │  	movs	r3, #4
│ │ │ │  	str	r3, [r6, #12]
│ │ │ │  	orr.w	r0, r4, #48	@ 0x30
│ │ │ │  	bl	4b9840 <tcg_gen_mb@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	tst.w	r4, #196608	@ 0x30000
│ │ │ │ -	bne.w	577aca <spr_noaccess@@Base+0x3581a>
│ │ │ │ +	bne.w	577abe <spr_noaccess@@Base+0x3580e>
│ │ │ │  	and.w	r3, r3, #7
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	beq.w	577016 <spr_noaccess@@Base+0x34d66>
│ │ │ │ +	beq.w	577012 <spr_noaccess@@Base+0x34d62>
│ │ │ │  	cmp	r3, #5
│ │ │ │ -	bne.n	576018 <spr_noaccess@@Base+0x33d68>
│ │ │ │ +	bne.n	576014 <spr_noaccess@@Base+0x33d64>
│ │ │ │  	movs	r4, #13
│ │ │ │  	lsls	r5, r2, #26
│ │ │ │ -	bmi.n	57607e <spr_noaccess@@Base+0x33dce>
│ │ │ │ -	b.n	57601e <spr_noaccess@@Base+0x33d6e>
│ │ │ │ +	bmi.n	57607a <spr_noaccess@@Base+0x33dca>
│ │ │ │ +	b.n	57601a <spr_noaccess@@Base+0x33d6a>
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	subs	r3, #2
│ │ │ │  	cmp	r3, #15
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 5760c0 <spr_noaccess@@Base+0x33e10>)
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 5760bc <spr_noaccess@@Base+0x33e0c>)
│ │ │ │  	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │  	add	r2, r3
│ │ │ │  	bx	r2
│ │ │ │  	nop
│ │ │ │  	asrs	r3, r3, #5
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r5, [r6, #32]
│ │ │ │ -	vcvt.f16.u16	d24, d21, #1
│ │ │ │ -	vcvt.f16.u16	d24, d21, #1
│ │ │ │ -	vcvt.f16.u16	d24, d21, #1
│ │ │ │ -	vcvt.f16.u16	d24, d21, #1
│ │ │ │ -	vcvt.f16.u16	d24, d21, #1
│ │ │ │ +	ldrh	r1, [r7, #32]
│ │ │ │ +	vcvt.f16.u16	d24, d25, #1
│ │ │ │ +	vcvt.f16.u16	d24, d25, #1
│ │ │ │ +	vcvt.f16.u16	d24, d25, #1
│ │ │ │ +	vcvt.f16.u16	d24, d25, #1
│ │ │ │ +	vcvt.f16.u16	d24, d25, #1
│ │ │ │  	vmla.i<illegal width 64>	<illegal reg q8.5>, <illegal reg q15.5>, d27[0]
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldrh	r5, [r6, #32]
│ │ │ │ -	vcvt.f16.u16	d24, d21, #1
│ │ │ │ -	vcvt.f16.u16	d24, d21, #1
│ │ │ │ -	vcvt.f16.u16	d24, d21, #1
│ │ │ │ -	vcvt.f16.u16	d24, d21, #1
│ │ │ │ -	vcvt.f16.u16	d24, d21, #1
│ │ │ │ +	ldrh	r1, [r7, #32]
│ │ │ │ +	vcvt.f16.u16	d24, d25, #1
│ │ │ │ +	vcvt.f16.u16	d24, d25, #1
│ │ │ │ +	vcvt.f16.u16	d24, d25, #1
│ │ │ │ +	vcvt.f16.u16	d24, d25, #1
│ │ │ │ +	vcvt.f16.u16	d24, d25, #1
│ │ │ │  	vaddl.u<illegal width 64>	<illegal reg q8.5>, d31, d15
│ │ │ │  	movs	r0, r0
│ │ │ │  	asrs	r7, r2, #32
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldr	r2, [pc, #456]	@ (5762cc <spr_noaccess@@Base+0x3401c>)
│ │ │ │ +	ldr	r2, [pc, #456]	@ (5762c8 <spr_noaccess@@Base+0x34018>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	movs	r2, #8
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e2d8 <spr_noaccess@@Base+0xc028>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #424]	@ (5762d0 <spr_noaccess@@Base+0x34020>)
│ │ │ │ +	ldr	r2, [pc, #424]	@ (5762cc <spr_noaccess@@Base+0x3401c>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	movs	r2, #4
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e2d8 <spr_noaccess@@Base+0xc028>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #388]	@ (5762d4 <spr_noaccess@@Base+0x34024>)
│ │ │ │ +	ldr	r2, [pc, #388]	@ (5762d0 <spr_noaccess@@Base+0x34020>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	movs	r2, #8
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e2d8 <spr_noaccess@@Base+0xc028>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #356]	@ (5762d8 <spr_noaccess@@Base+0x34028>)
│ │ │ │ +	ldr	r2, [pc, #356]	@ (5762d4 <spr_noaccess@@Base+0x34024>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	movs	r2, #4
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e2d8 <spr_noaccess@@Base+0xc028>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #320]	@ (5762dc <spr_noaccess@@Base+0x3402c>)
│ │ │ │ +	ldr	r2, [pc, #320]	@ (5762d8 <spr_noaccess@@Base+0x34028>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	mov	r2, r3
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e2d8 <spr_noaccess@@Base+0xc028>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #276]	@ (5762e0 <spr_noaccess@@Base+0x34030>)
│ │ │ │ +	ldr	r3, [pc, #276]	@ (5762dc <spr_noaccess@@Base+0x3402c>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	559c30 <spr_noaccess@@Base+0x17980>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r0, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r0, r0, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r0, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	5773be <spr_noaccess@@Base+0x3510e>
│ │ │ │ -	ldr	r4, [pc, #244]	@ (5762e4 <spr_noaccess@@Base+0x34034>)
│ │ │ │ +	beq.w	5773ba <spr_noaccess@@Base+0x3510a>
│ │ │ │ +	ldr	r4, [pc, #244]	@ (5762e0 <spr_noaccess@@Base+0x34030>)
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	54f144 <spr_noaccess@@Base+0xce94>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	lsls	r0, r4, #21
│ │ │ │  	str	r2, [sp, #28]
│ │ │ │ -	bmi.w	5778d8 <spr_noaccess@@Base+0x35628>
│ │ │ │ +	bmi.w	5778cc <spr_noaccess@@Base+0x3561c>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #148]	@ (5762b4 <spr_noaccess@@Base+0x34004>)
│ │ │ │ +	ldr	r3, [pc, #148]	@ (5762b0 <spr_noaccess@@Base+0x34000>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #76]	@ (576294 <spr_noaccess@@Base+0x33fe4>)
│ │ │ │ +	ldr	r2, [pc, #76]	@ (576290 <spr_noaccess@@Base+0x33fe0>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #152]	@ (5762e8 <spr_noaccess@@Base+0x34038>)
│ │ │ │ +	ldr	r0, [pc, #152]	@ (5762e4 <spr_noaccess@@Base+0x34034>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r6, r3
│ │ │ │ @@ -1248241,67 +1248253,67 @@
│ │ │ │  	add	r3, r1
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	addw	r1, r0, #2724	@ 0xaa4
│ │ │ │  	ldr.w	r0, [r0, #2724]	@ 0xaa4
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	cmp	r5, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #116]	@ (5762ec <spr_noaccess@@Base+0x3403c>)
│ │ │ │ +	ldr	r3, [pc, #116]	@ (5762e8 <spr_noaccess@@Base+0x34038>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldrh	r2, [r4, #6]
│ │ │ │ +	ldrh	r6, [r4, #6]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r2, [r5, #0]
│ │ │ │ +	ldrh	r6, [r5, #0]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strh	r6, [r6, #48]	@ 0x30
│ │ │ │ +	strh	r2, [r7, #48]	@ 0x30
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	cmp	r7, #136	@ 0x88
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r5, r7, #16
│ │ │ │ -	vtbx.8	d16, {d29-d31}, d19
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd0bf7
│ │ │ │ -	vshll.u32	q8, d25, #29
│ │ │ │ -	vtbx.8	d28, {d29}, d19
│ │ │ │ -	vtbl.8	d16, {d12-d15}, d21
│ │ │ │ +	lsrs	r1, r0, #17
│ │ │ │ +	vtbx.8	d16, {d29-d31}, d23
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd0bfb
│ │ │ │ +	vshll.u32	q8, d29, #29
│ │ │ │ +	vtbx.8	d28, {d29}, d23
│ │ │ │ +	vtbl.8	d16, {d12-d15}, d25
│ │ │ │  	vrsra.u64	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsls	r6, r7, #30
│ │ │ │ +	lsls	r2, r0, #31
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	b.n	576008 <spr_noaccess@@Base+0x33d58>
│ │ │ │ +	b.n	57600c <spr_noaccess@@Base+0x33d5c>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subs	r1, r6, #2
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd1ef7
│ │ │ │ -	vceq.f<illegal width 64>	d29, d2, #0
│ │ │ │ -	lsls	r0, r1, #1
│ │ │ │ -	asrs	r3, r7, #28
│ │ │ │ -	vqshlu.s64	d17, d21, #61	@ 0x3d
│ │ │ │ -	vmlsl.u<illegal width 64>	<illegal reg q8.5>, d29, d31[0]
│ │ │ │ -	vclt.f<illegal width 64>	<illegal reg q8.5>, <illegal reg q12.5>, #0
│ │ │ │ -	vcle.f<illegal width 64>	d17, d3, #0
│ │ │ │ -	vqshlu.s32	d16, d17, #29
│ │ │ │ -	vqshlu.s32	q8, <illegal reg q11.5>, #29
│ │ │ │ -	vcgt.f<illegal width 64>	d30, d12, #0
│ │ │ │ +	subs	r5, r6, #2
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd1efb
│ │ │ │ +	vceq.f<illegal width 64>	d29, d6, #0
│ │ │ │ +	lsls	r0, r1, #1
│ │ │ │ +	asrs	r7, r7, #28
│ │ │ │ +	vqshlu.s64	d17, d25, #61	@ 0x3d
│ │ │ │ +	vqshlu.s64	<illegal reg q8.5>, <illegal reg q9.5>, #61	@ 0x3d
│ │ │ │ +	vclt.f<illegal width 64>	<illegal reg q8.5>, <illegal reg q14.5>, #0
│ │ │ │ +	vcle.f<illegal width 64>	d17, d7, #0
│ │ │ │ +	vqshlu.s32	d16, d21, #29
│ │ │ │ +	vqshlu.s32	q8, <illegal reg q13.5>, #29
│ │ │ │ +	vsri.32	d30, d0, #3
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsls	r6, r3, #19
│ │ │ │ +	lsls	r2, r4, #19
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	str	r2, [sp, #28]
│ │ │ │  	lsls	r2, r4, #21
│ │ │ │ -	bmi.w	577976 <spr_noaccess@@Base+0x356c6>
│ │ │ │ +	bmi.w	57796a <spr_noaccess@@Base+0x356ba>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #880]	@ (576684 <spr_noaccess@@Base+0x343d4>)
│ │ │ │ +	ldr	r3, [pc, #880]	@ (576680 <spr_noaccess@@Base+0x343d0>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1248310,85 +1248322,85 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #19, #2
│ │ │ │  	ldr	r4, [r7, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #824]	@ (576680 <spr_noaccess@@Base+0x343d0>)
│ │ │ │ +	ldr	r2, [pc, #824]	@ (57667c <spr_noaccess@@Base+0x343cc>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #816]	@ (576688 <spr_noaccess@@Base+0x343d8>)
│ │ │ │ +	ldr	r0, [pc, #816]	@ (576684 <spr_noaccess@@Base+0x343d4>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r4
│ │ │ │  	addw	r1, r0, #2196	@ 0x894
│ │ │ │  	ldr.w	r0, [r0, #2196]	@ 0x894
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r5, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #784]	@ (57668c <spr_noaccess@@Base+0x343dc>)
│ │ │ │ +	ldr	r3, [pc, #784]	@ (576688 <spr_noaccess@@Base+0x343d8>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b124 <spr_noaccess@@Base+0x8e74>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #748]	@ (576690 <spr_noaccess@@Base+0x343e0>)
│ │ │ │ +	ldr	r2, [pc, #748]	@ (57668c <spr_noaccess@@Base+0x343dc>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55454c <spr_noaccess@@Base+0x1229c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r3, [r0, #84]	@ 0x54
│ │ │ │  	lsls	r0, r3, #6
│ │ │ │ -	bpl.n	5763ce <spr_noaccess@@Base+0x3411e>
│ │ │ │ +	bpl.n	5763ca <spr_noaccess@@Base+0x3411a>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │ -	bmi.w	577a16 <spr_noaccess@@Base+0x35766>
│ │ │ │ -	ldr	r3, [pc, #720]	@ (576694 <spr_noaccess@@Base+0x343e4>)
│ │ │ │ +	bmi.w	577a0a <spr_noaccess@@Base+0x3575a>
│ │ │ │ +	ldr	r3, [pc, #720]	@ (576690 <spr_noaccess@@Base+0x343e0>)
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	lsls	r2, r3, #20
│ │ │ │ -	bmi.w	577a08 <spr_noaccess@@Base+0x35758>
│ │ │ │ +	bmi.w	5779fc <spr_noaccess@@Base+0x3574c>
│ │ │ │  	movs	r0, #15
│ │ │ │  	orr.w	r0, r0, #48	@ 0x30
│ │ │ │  	bl	4b9840 <tcg_gen_mb@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b1f0 <spr_noaccess@@Base+0x8f40>
│ │ │ │ -	ldr	r2, [pc, #688]	@ (576698 <spr_noaccess@@Base+0x343e8>)
│ │ │ │ +	ldr	r2, [pc, #688]	@ (576694 <spr_noaccess@@Base+0x343e4>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55dfb8 <spr_noaccess@@Base+0x1bd08>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b16c <spr_noaccess@@Base+0x8ebc>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	577bc4 <spr_noaccess@@Base+0x35914>
│ │ │ │ +	beq.w	577bb8 <spr_noaccess@@Base+0x35908>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │ @@ -1248402,15 +1248414,15 @@
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	54b16c <spr_noaccess@@Base+0x8ebc>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5778ac <spr_noaccess@@Base+0x355fc>
│ │ │ │ +	beq.w	5778a2 <spr_noaccess@@Base+0x355f2>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │ @@ -1248419,104 +1248431,104 @@
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	bl	4cfe3c <tcg_gen_gvec_or@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #532]	@ (57669c <spr_noaccess@@Base+0x343ec>)
│ │ │ │ +	ldr	r2, [pc, #532]	@ (576698 <spr_noaccess@@Base+0x343e8>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #508]	@ (5766a0 <spr_noaccess@@Base+0x343f0>)
│ │ │ │ +	ldr	r2, [pc, #508]	@ (57669c <spr_noaccess@@Base+0x343ec>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #488]	@ (5766a4 <spr_noaccess@@Base+0x343f4>)
│ │ │ │ +	ldr	r2, [pc, #488]	@ (5766a0 <spr_noaccess@@Base+0x343f0>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #464]	@ (5766a8 <spr_noaccess@@Base+0x343f8>)
│ │ │ │ +	ldr	r2, [pc, #464]	@ (5766a4 <spr_noaccess@@Base+0x343f4>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #444]	@ (5766ac <spr_noaccess@@Base+0x343fc>)
│ │ │ │ +	ldr	r2, [pc, #444]	@ (5766a8 <spr_noaccess@@Base+0x343f8>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r4, #832	@ 0x340
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #412]	@ (5766b0 <spr_noaccess@@Base+0x34400>)
│ │ │ │ +	ldr	r2, [pc, #412]	@ (5766ac <spr_noaccess@@Base+0x343fc>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #392]	@ (5766b4 <spr_noaccess@@Base+0x34404>)
│ │ │ │ +	ldr	r2, [pc, #392]	@ (5766b0 <spr_noaccess@@Base+0x34400>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	cmp	r3, #193	@ 0xc1
│ │ │ │ -	beq.w	57965a <spr_noaccess@@Base+0x373aa>
│ │ │ │ -	bhi.w	57961c <spr_noaccess@@Base+0x3736c>
│ │ │ │ -	cmp	r3, #129	@ 0x81
│ │ │ │ -	beq.w	5782b0 <spr_noaccess@@Base+0x36000>
│ │ │ │ -	cmp	r3, #192	@ 0xc0
│ │ │ │ +	cmp	r2, #193	@ 0xc1
│ │ │ │ +	beq.w	579650 <spr_noaccess@@Base+0x373a0>
│ │ │ │ +	bhi.w	579612 <spr_noaccess@@Base+0x37362>
│ │ │ │ +	cmp	r2, #129	@ 0x81
│ │ │ │ +	beq.w	5782a6 <spr_noaccess@@Base+0x35ff6>
│ │ │ │ +	cmp	r2, #192	@ 0xc0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │ -	lsls	r7, r3, #17
│ │ │ │ +	ldr.w	r2, [r6, #144]	@ 0x90
│ │ │ │ +	lsls	r0, r2, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r6, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0b38 <tcg_gen_gvec_rotlv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #292]	@ (5766b8 <spr_noaccess@@Base+0x34408>)
│ │ │ │ +	ldr	r2, [pc, #292]	@ (5766b4 <spr_noaccess@@Base+0x34404>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r4, #1920	@ 0x780
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ @@ -1248524,191 +1248536,191 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54c7f4 <spr_noaccess@@Base+0xa544>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #248]	@ (5766bc <spr_noaccess@@Base+0x3440c>)
│ │ │ │ +	ldr	r2, [pc, #248]	@ (5766b8 <spr_noaccess@@Base+0x34408>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	and.w	r2, r0, #8192	@ 0x2000
│ │ │ │ -	ldr	r0, [pc, #232]	@ (5766c0 <spr_noaccess@@Base+0x34410>)
│ │ │ │ +	ldr	r0, [pc, #232]	@ (5766bc <spr_noaccess@@Base+0x3440c>)
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #3900	@ 0xf3c
│ │ │ │  	ldr.w	r0, [r0, #3900]	@ 0xf3c
│ │ │ │  	bl	4b5560 <tcg_gen_call1@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	and.w	r2, r0, #8192	@ 0x2000
│ │ │ │ -	ldr	r0, [pc, #212]	@ (5766c4 <spr_noaccess@@Base+0x34414>)
│ │ │ │ +	ldr	r0, [pc, #212]	@ (5766c0 <spr_noaccess@@Base+0x34410>)
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	sub.w	r1, r0, #180	@ 0xb4
│ │ │ │  	ldr.w	r0, [r0, #-180]
│ │ │ │  	bl	4b558c <tcg_gen_call2@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r2, r4, #5
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │ -	ubfx	r1, r4, #16, #5
│ │ │ │ +	ubfx	r1, r4, #11, #5
│ │ │ │  	orrs	r3, r2
│ │ │ │ -	strb.w	r1, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r1, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	strb.w	r2, [sp, #44]	@ 0x2c
│ │ │ │  	lsls	r0, r4, #30
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	bmi.w	577896 <spr_noaccess@@Base+0x355e6>
│ │ │ │ -	ldr	r2, [pc, #160]	@ (5766c8 <spr_noaccess@@Base+0x34418>)
│ │ │ │ +	bmi.w	57788e <spr_noaccess@@Base+0x355de>
│ │ │ │ +	ldr	r2, [pc, #160]	@ (5766c4 <spr_noaccess@@Base+0x34414>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	addw	r2, r2, #1340	@ 0x53c
│ │ │ │  	bl	56a34c <spr_noaccess@@Base+0x2809c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r0, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r0, r0, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r0, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	5773be <spr_noaccess@@Base+0x3510e>
│ │ │ │ -	ldr	r4, [pc, #124]	@ (5766cc <spr_noaccess@@Base+0x3441c>)
│ │ │ │ +	beq.w	5773ba <spr_noaccess@@Base+0x3510a>
│ │ │ │ +	ldr	r4, [pc, #124]	@ (5766c8 <spr_noaccess@@Base+0x34418>)
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	54f144 <spr_noaccess@@Base+0xce94>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r4, #1280	@ 0x500
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #96]	@ (5766d0 <spr_noaccess@@Base+0x34420>)
│ │ │ │ +	ldr	r2, [pc, #96]	@ (5766cc <spr_noaccess@@Base+0x3441c>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	nop
│ │ │ │ -	strh	r2, [r7, #40]	@ 0x28
│ │ │ │ +	strh	r6, [r7, #40]	@ 0x28
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	b.n	576c88 <spr_noaccess@@Base+0x349d8>
│ │ │ │ +	b.n	576c8c <spr_noaccess@@Base+0x349dc>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	lsls	r4, r3, #15
│ │ │ │ +	lsls	r0, r4, #15
│ │ │ │  	lsls	r7, r2, #1
│ │ │ │ -	movs	r5, #103	@ 0x67
│ │ │ │ +	movs	r5, #107	@ 0x6b
│ │ │ │  	vneg.s<illegal width 64>	d20, d20
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldmia	r4!, {r0, r1, r5, r6}
│ │ │ │ -	vqrdmulh.s<illegal width 64>	<illegal reg q8.5>, q6, d21[0]
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd1f2b
│ │ │ │ -	vsra.u64	d18, d17, #3
│ │ │ │ -	vrshr.u32	q9, <illegal reg q3.5>, #3
│ │ │ │ -	vcvt.u16.f16	<illegal reg q8.5>, <illegal reg q6.5>, #3
│ │ │ │ -	vcvt.f32.u32	<illegal reg q8.5>, <illegal reg q5.5>, #3
│ │ │ │ -	vqrdmulh.s<illegal width 64>	<illegal reg q8.5>, <illegal reg q14.5>, d17[0]
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd1e9b
│ │ │ │ -	vclt.s<illegal width 64>	d18, d27, #0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffdcf92
│ │ │ │ +	ldmia	r4!, {r0, r1, r2, r5, r6}
│ │ │ │ +	vqrdmulh.s<illegal width 64>	<illegal reg q8.5>, q6, d25[0]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd1f2f
│ │ │ │ +	vsra.u64	d18, d21, #3
│ │ │ │ +	vrshr.u32	q9, <illegal reg q5.5>, #3
│ │ │ │ +	vqrdmulh.s<illegal width 64>	<illegal reg q8.5>, <illegal reg q6.5>, d17[0]
│ │ │ │ +	vcvt.f32.u32	<illegal reg q8.5>, <illegal reg q7.5>, #3
│ │ │ │ +	vqrdmulh.s<illegal width 64>	<illegal reg q8.5>, <illegal reg q14.5>, d21[0]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd1e9f
│ │ │ │ +	vclt.s<illegal width 64>	d18, d31, #0
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffdcf96
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	b.n	5767a8 <spr_noaccess@@Base+0x344f8>
│ │ │ │ +	b.n	5767ac <spr_noaccess@@Base+0x344fc>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	adds	r6, r3, r1
│ │ │ │ +	adds	r2, r4, r1
│ │ │ │  	lsls	r3, r0, #1
│ │ │ │ -	lsls	r1, r0, #10
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd1f9d
│ │ │ │ +	lsls	r5, r0, #10
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd1fa1
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffdf8d6
│ │ │ │  	adds	r0, #144	@ 0x90
│ │ │ │  	lsls	r7, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #980]	@ (576ab4 <spr_noaccess@@Base+0x34804>)
│ │ │ │ +	ldr	r3, [pc, #980]	@ (576ab0 <spr_noaccess@@Base+0x34800>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	559c30 <spr_noaccess@@Base+0x17980>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r0, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r0, r0, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r0, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	5773be <spr_noaccess@@Base+0x3510e>
│ │ │ │ -	ldr	r4, [pc, #944]	@ (576ab8 <spr_noaccess@@Base+0x34808>)
│ │ │ │ +	beq.w	5773ba <spr_noaccess@@Base+0x3510a>
│ │ │ │ +	ldr	r4, [pc, #944]	@ (576ab4 <spr_noaccess@@Base+0x34804>)
│ │ │ │  	mov	r0, r2
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	54f144 <spr_noaccess@@Base+0xce94>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #924]	@ (576abc <spr_noaccess@@Base+0x3480c>)
│ │ │ │ +	ldr	r2, [pc, #924]	@ (576ab8 <spr_noaccess@@Base+0x34808>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #25
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #900]	@ (576ac0 <spr_noaccess@@Base+0x34810>)
│ │ │ │ +	ldr	r2, [pc, #900]	@ (576abc <spr_noaccess@@Base+0x3480c>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #880]	@ (576ac4 <spr_noaccess@@Base+0x34814>)
│ │ │ │ +	ldr	r2, [pc, #880]	@ (576ac0 <spr_noaccess@@Base+0x34810>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #844]	@ (576ac8 <spr_noaccess@@Base+0x34818>)
│ │ │ │ +	ldr	r3, [pc, #844]	@ (576ac4 <spr_noaccess@@Base+0x34814>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #808]	@ (576acc <spr_noaccess@@Base+0x3481c>)
│ │ │ │ -	ldr	r1, [pc, #780]	@ (576ab0 <spr_noaccess@@Base+0x34800>)
│ │ │ │ +	ldr	r2, [pc, #808]	@ (576ac8 <spr_noaccess@@Base+0x34818>)
│ │ │ │ +	ldr	r1, [pc, #780]	@ (576aac <spr_noaccess@@Base+0x347fc>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add.w	r2, r2, r8, lsl #2
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r0, [r2, #128]	@ 0x80
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	add	r6, r2
│ │ │ │  	add	r4, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #780]	@ (576ad0 <spr_noaccess@@Base+0x34820>)
│ │ │ │ +	ldr	r0, [pc, #780]	@ (576acc <spr_noaccess@@Base+0x3481c>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	addw	r1, r0, #3384	@ 0xd38
│ │ │ │  	ldr.w	r0, [r0, #3384]	@ 0xd38
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ @@ -1248716,36 +1248728,36 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54c7f4 <spr_noaccess@@Base+0xa544>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	movw	r2, #385	@ 0x181
│ │ │ │  	cmp	r3, r2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │  	ubfx	r0, r4, #16, #5
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	ands.w	r1, r4, #1024	@ 0x400
│ │ │ │ -	strd	r3, r0, [sp, #40]	@ 0x28
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ -	bne.w	5782be <spr_noaccess@@Base+0x3600e>
│ │ │ │ +	strd	r0, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │ +	bne.w	5782b4 <spr_noaccess@@Base+0x36004>
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	5589dc <spr_noaccess@@Base+0x1672c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r3, r4, #21
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	573b78 <spr_noaccess@@Base+0x318c8>
│ │ │ │ +	beq.w	573b70 <spr_noaccess@@Base+0x318c0>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │ -	ldr	r4, [pc, #660]	@ (576ad4 <spr_noaccess@@Base+0x34824>)
│ │ │ │ +	ldr	r4, [pc, #660]	@ (576ad0 <spr_noaccess@@Base+0x34820>)
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r3, #16
│ │ │ │  	addw	r4, r4, #1196	@ 0x4ac
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │ @@ -1248756,295 +1248768,296 @@
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b124 <spr_noaccess@@Base+0x8e74>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #608]	@ (576ad8 <spr_noaccess@@Base+0x34828>)
│ │ │ │ +	ldr	r2, [pc, #608]	@ (576ad4 <spr_noaccess@@Base+0x34824>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55454c <spr_noaccess@@Base+0x1229c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b124 <spr_noaccess@@Base+0x8e74>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #576]	@ (576adc <spr_noaccess@@Base+0x3482c>)
│ │ │ │ +	ldr	r2, [pc, #576]	@ (576ad8 <spr_noaccess@@Base+0x34828>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55454c <spr_noaccess@@Base+0x1229c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #556]	@ (576ae0 <spr_noaccess@@Base+0x34830>)
│ │ │ │ +	ldr	r3, [pc, #556]	@ (576adc <spr_noaccess@@Base+0x3482c>)
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	559c30 <spr_noaccess@@Base+0x17980>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b124 <spr_noaccess@@Base+0x8e74>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #524]	@ (576ae4 <spr_noaccess@@Base+0x34834>)
│ │ │ │ +	ldr	r2, [pc, #524]	@ (576ae0 <spr_noaccess@@Base+0x34830>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55454c <spr_noaccess@@Base+0x1229c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b124 <spr_noaccess@@Base+0x8e74>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #492]	@ (576ae8 <spr_noaccess@@Base+0x34838>)
│ │ │ │ +	ldr	r2, [pc, #492]	@ (576ae4 <spr_noaccess@@Base+0x34834>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55454c <spr_noaccess@@Base+0x1229c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r2, r4, #16, #4
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r3, r4, #16, #4
│ │ │ │ +	strd	r3, r2, [sp, #44]	@ 0x2c
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │ -	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │  	lsls	r2, r4, #21
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #456]	@ (576aec <spr_noaccess@@Base+0x3483c>)
│ │ │ │ +	ldr	r3, [pc, #456]	@ (576ae8 <spr_noaccess@@Base+0x34838>)
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	55d288 <spr_noaccess@@Base+0x1afd8>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	cmp	r3, r2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ +	ubfx	r3, r4, #16, #4
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	strd	r3, r2, [sp, #44]	@ 0x2c
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │ -	ubfx	r2, r4, #16, #4
│ │ │ │ -	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │  	lsls	r4, r4, #21
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #416]	@ (576af0 <spr_noaccess@@Base+0x34840>)
│ │ │ │ +	ldr	r3, [pc, #416]	@ (576aec <spr_noaccess@@Base+0x3483c>)
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	55d288 <spr_noaccess@@Base+0x1afd8>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	ubfx	r2, r4, #16, #4
│ │ │ │ +	ubfx	r3, r4, #16, #4
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │  	lsls	r7, r4, #21
│ │ │ │ -	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	strd	r3, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #380]	@ (576af4 <spr_noaccess@@Base+0x34844>)
│ │ │ │ +	ldr	r3, [pc, #380]	@ (576af0 <spr_noaccess@@Base+0x34840>)
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	55d288 <spr_noaccess@@Base+0x1afd8>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #356]	@ (576af8 <spr_noaccess@@Base+0x34848>)
│ │ │ │ +	ldr	r2, [pc, #356]	@ (576af4 <spr_noaccess@@Base+0x34844>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r2, #257	@ 0x101
│ │ │ │  	cmp	r3, r2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #324]	@ (576afc <spr_noaccess@@Base+0x3484c>)
│ │ │ │ +	ldr	r2, [pc, #324]	@ (576af8 <spr_noaccess@@Base+0x34848>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r2, #705	@ 0x2c1
│ │ │ │  	cmp	r3, r2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #296]	@ (576b00 <spr_noaccess@@Base+0x34850>)
│ │ │ │ +	ldr	r2, [pc, #296]	@ (576afc <spr_noaccess@@Base+0x3484c>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r2, [pc, #284]	@ (576b04 <spr_noaccess@@Base+0x34854>)
│ │ │ │ +	ldr	r2, [pc, #284]	@ (576b00 <spr_noaccess@@Base+0x34850>)
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	mov	r2, r3
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e360 <spr_noaccess@@Base+0xc0b0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	569e54 <spr_noaccess@@Base+0x27ba4>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r3, #768	@ 0x300
│ │ │ │ -	beq.w	57948a <spr_noaccess@@Base+0x371da>
│ │ │ │ +	beq.w	579480 <spr_noaccess@@Base+0x371d0>
│ │ │ │  	cmp.w	r3, #832	@ 0x340
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r7, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #216]	@ (576b08 <spr_noaccess@@Base+0x34858>)
│ │ │ │ +	ldr	r2, [pc, #216]	@ (576b04 <spr_noaccess@@Base+0x34854>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	cmp.w	r3, #1920	@ 0x780
│ │ │ │ -	beq.w	576fd2 <spr_noaccess@@Base+0x34d22>
│ │ │ │ -	cmp.w	r3, #1984	@ 0x7c0
│ │ │ │ -	beq.w	576f8e <spr_noaccess@@Base+0x34cde>
│ │ │ │ -	cmp.w	r3, #1728	@ 0x6c0
│ │ │ │ +	cmp.w	r2, #1920	@ 0x780
│ │ │ │ +	beq.w	576fce <spr_noaccess@@Base+0x34d1e>
│ │ │ │ +	cmp.w	r2, #1984	@ 0x7c0
│ │ │ │ +	beq.w	576f8a <spr_noaccess@@Base+0x34cda>
│ │ │ │ +	cmp.w	r2, #1728	@ 0x6c0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │ -	lsls	r3, r3, #17
│ │ │ │ +	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │ +	lsls	r2, r2, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0a70 <tcg_gen_gvec_shrv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r3, #192	@ 0xc0
│ │ │ │ -	beq.w	5795fa <spr_noaccess@@Base+0x3734a>
│ │ │ │ +	beq.w	5795f0 <spr_noaccess@@Base+0x37340>
│ │ │ │  	cmp.w	r3, #256	@ 0x100
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r1, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #104]	@ (576b0c <spr_noaccess@@Base+0x3485c>)
│ │ │ │ +	ldr	r2, [pc, #104]	@ (576b08 <spr_noaccess@@Base+0x34858>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	strh	r0, [r3, #6]
│ │ │ │ +	strh	r4, [r3, #6]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	lsls	r3, r4, #12
│ │ │ │ -	vabs.s<illegal width 64>	d16, d1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd1e2d
│ │ │ │ -	vqrshrun.s64	d17, <illegal reg q9.5>, #3
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd18b9
│ │ │ │ +	lsls	r7, r4, #12
│ │ │ │ +	vabs.s<illegal width 64>	d16, d5
│ │ │ │ +	vcvt.f32.u32	d17, d17, #3
│ │ │ │ +	vqrshrun.s64	d17, <illegal reg q11.5>, #3
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd18bd
│ │ │ │  	vrsra.u64	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	vshr.u32	q0, q3, #12
│ │ │ │ -	udf	#154	@ 0x9a
│ │ │ │ +	vshr.u32	q0, q3, #8
│ │ │ │ +	udf	#158	@ 0x9e
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	asrs	r6, r7, #24
│ │ │ │ +	asrs	r2, r0, #25
│ │ │ │  	lsls	r3, r0, #1
│ │ │ │ -	movs	r2, #189	@ 0xbd
│ │ │ │ -	vclt.s<illegal width 64>	q9, <illegal reg q1.5>, #0
│ │ │ │ -	vshr.u32	d16, d7, #3
│ │ │ │ -	vceq.i<illegal width 64>	q9, <illegal reg q4.5>, #0
│ │ │ │ -	vcge.s<illegal width 64>	q9, <illegal reg q5.5>, #0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd0dfb
│ │ │ │ -	vqrdmlah.s<illegal width 64>	q8, <illegal reg q14.5>, d29[0]
│ │ │ │ -	vqrdmlah.s<illegal width 64>	q8, <illegal reg q6.5>, d21[0]
│ │ │ │ -	vqshl.u64	d17, d11, #61	@ 0x3d
│ │ │ │ -	vshr.u64	d28, d29, #3
│ │ │ │ -	vrev16.<illegal width 64>	q14, <illegal reg q5.5>
│ │ │ │ -	vcvt.u16.f16	d16, d23, #4
│ │ │ │ -	vqrdmlah.s<illegal width 64>	<illegal reg q13.5>, <illegal reg q14.5>, d19[0]
│ │ │ │ -	vdup.32	d27, d7[1]
│ │ │ │ +	movs	r2, #193	@ 0xc1
│ │ │ │ +	vclt.s<illegal width 64>	q9, <illegal reg q3.5>, #0
│ │ │ │ +	vshr.u32	d16, d11, #3
│ │ │ │ +	vceq.i<illegal width 64>	q9, <illegal reg q6.5>, #0
│ │ │ │ +	vcge.s<illegal width 64>	q9, <illegal reg q7.5>, #0
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd0dff
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd0ef1
│ │ │ │ +	vqrdmlah.s<illegal width 64>	q8, <illegal reg q6.5>, d25[0]
│ │ │ │ +	vqshl.u64	d17, d15, #61	@ 0x3d
│ │ │ │ +	vcge.s<illegal width 64>	q14, <illegal reg q0.5>, #0
│ │ │ │ +	vrev16.<illegal width 64>	q14, <illegal reg q7.5>
│ │ │ │ +	vcvt.u16.f16	d16, d27, #4
│ │ │ │ +	vqrdmlah.s<illegal width 64>	<illegal reg q13.5>, <illegal reg q14.5>, d23[0]
│ │ │ │ +	vdup.32	d27, d11[1]
│ │ │ │  	vsli.64	d31, d19, #60	@ 0x3c
│ │ │ │  	ldrb	r0, [r6, #28]
│ │ │ │ -	beq.w	57853c <spr_noaccess@@Base+0x3628c>
│ │ │ │ +	beq.w	578532 <spr_noaccess@@Base+0x36282>
│ │ │ │  	cmp.w	r3, #768	@ 0x300
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r1, r3, #7
│ │ │ │ +	lsls	r5, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #0
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4cfafc <tcg_gen_gvec_smin@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │  	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ -	ldr.w	r3, [pc, #1780]	@ 577264 <spr_noaccess@@Base+0x34fb4>
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	ldr.w	r3, [pc, #1780]	@ 577260 <spr_noaccess@@Base+0x34fb0>
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	movs	r3, #0
│ │ │ │  	bl	54e360 <spr_noaccess@@Base+0xc0b0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	movw	r2, #321	@ 0x141
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.w	57811a <spr_noaccess@@Base+0x35e6a>
│ │ │ │ +	beq.w	57810e <spr_noaccess@@Base+0x35e5e>
│ │ │ │  	cmp.w	r3, #384	@ 0x180
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54c660 <spr_noaccess@@Base+0xa3b0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	mov	r1, r6
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.w	574908 <spr_noaccess@@Base+0x32658>
│ │ │ │ +	b.w	5748fc <spr_noaccess@@Base+0x3264c>
│ │ │ │  	cmp.w	r3, #256	@ 0x100
│ │ │ │ -	beq.w	57833a <spr_noaccess@@Base+0x3608a>
│ │ │ │ +	beq.w	578330 <spr_noaccess@@Base+0x36080>
│ │ │ │  	cmp.w	r3, #320	@ 0x140
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r0, r3, #7
│ │ │ │ +	lsls	r7, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ +	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │ @@ -1249052,165 +1249065,166 @@
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #1
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4cfbc4 <tcg_gen_gvec_smax@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r2, r4, #10, #1
│ │ │ │ -	strb.w	r2, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r4, r4, #10, #1
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	strb.w	r4, [sp, #48]	@ 0x30
│ │ │ │  	cmp	r3, #3
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	tbh	[pc, r3, lsl #1]
│ │ │ │ -	lsrs	r0, r7, #15
│ │ │ │ -	lsrs	r1, r4, #15
│ │ │ │ -	lsrs	r1, r5, #15
│ │ │ │ -	lsrs	r3, r4, #13
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ +	lsrs	r5, r6, #15
│ │ │ │ +	lsrs	r6, r3, #15
│ │ │ │ +	lsrs	r6, r4, #15
│ │ │ │ +	lsrs	r0, r4, #13
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │ -	strd	r3, r1, [sp, #40]	@ 0x28
│ │ │ │ -	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │ +	strd	r1, r2, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	lsls	r4, r4, #21
│ │ │ │ -	bmi.w	5783be <spr_noaccess@@Base+0x3610e>
│ │ │ │ +	bmi.w	5783b4 <spr_noaccess@@Base+0x36104>
│ │ │ │  	movs	r1, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	5589dc <spr_noaccess@@Base+0x1672c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r2, [pc, #1540]	@ 577268 <spr_noaccess@@Base+0x34fb8>
│ │ │ │ +	ldr.w	r2, [pc, #1540]	@ 577264 <spr_noaccess@@Base+0x34fb4>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	movs	r2, #1
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e2d8 <spr_noaccess@@Base+0xc028>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b124 <spr_noaccess@@Base+0x8e74>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1484]	@ 57726c <spr_noaccess@@Base+0x34fbc>
│ │ │ │ +	ldr.w	r2, [pc, #1484]	@ 577268 <spr_noaccess@@Base+0x34fb8>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55454c <spr_noaccess@@Base+0x1229c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r3, #65	@ 0x41
│ │ │ │ -	beq.w	578764 <spr_noaccess@@Base+0x364b4>
│ │ │ │ +	beq.w	578758 <spr_noaccess@@Base+0x364a8>
│ │ │ │  	cmp	r3, #128	@ 0x80
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r7, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #2
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	54e894 <spr_noaccess@@Base+0xc5e4>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1424]	@ 577270 <spr_noaccess@@Base+0x34fc0>
│ │ │ │ +	ldr.w	r2, [pc, #1424]	@ 57726c <spr_noaccess@@Base+0x34fbc>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r2, #1665	@ 0x681
│ │ │ │  	cmp	r3, r2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	movs	r4, #0
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r3, [pc, #1388]	@ 577274 <spr_noaccess@@Base+0x34fc4>
│ │ │ │ +	ldr.w	r3, [pc, #1388]	@ 577270 <spr_noaccess@@Base+0x34fc0>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	54cbe0 <spr_noaccess@@Base+0xa930>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	movw	r2, #513	@ 0x201
│ │ │ │ -	cmp	r3, r2
│ │ │ │ -	beq.w	5780a4 <spr_noaccess@@Base+0x35df4>
│ │ │ │ -	cmp.w	r3, #576	@ 0x240
│ │ │ │ -	beq.w	578040 <spr_noaccess@@Base+0x35d90>
│ │ │ │ -	cmp.w	r3, #512	@ 0x200
│ │ │ │ +	movw	r0, #513	@ 0x201
│ │ │ │ +	cmp	r2, r0
│ │ │ │ +	beq.w	578098 <spr_noaccess@@Base+0x35de8>
│ │ │ │ +	cmp.w	r2, #576	@ 0x240
│ │ │ │ +	beq.w	578062 <spr_noaccess@@Base+0x35db2>
│ │ │ │ +	cmp.w	r2, #512	@ 0x200
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r5, r3, #7
│ │ │ │ +	ldr.w	r2, [r6, #136]	@ 0x88
│ │ │ │ +	lsls	r2, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r6, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #0
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0a70 <tcg_gen_gvec_shrv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1284]	@ 577278 <spr_noaccess@@Base+0x34fc8>
│ │ │ │ +	ldr.w	r2, [pc, #1284]	@ 577274 <spr_noaccess@@Base+0x34fc4>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54fbec <spr_noaccess@@Base+0xd93c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r2, #193	@ 0xc1
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r3, [pc, #1264]	@ 57727c <spr_noaccess@@Base+0x34fcc>
│ │ │ │ +	ldr.w	r3, [pc, #1264]	@ 577278 <spr_noaccess@@Base+0x34fc8>
│ │ │ │  	mov	r1, r5
│ │ │ │  	movs	r2, #4
│ │ │ │ -	ubfx	r5, r4, #16, #4
│ │ │ │ +	ubfx	r5, r4, #11, #5
│ │ │ │  	add	r3, pc
│ │ │ │ +	str	r5, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r5, r4, #16, #4
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │  	str	r5, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r5, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r5, [sp, #40]	@ 0x28
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	55cc1c <spr_noaccess@@Base+0x1a96c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1232]	@ 577280 <spr_noaccess@@Base+0x34fd0>
│ │ │ │ +	ldr.w	r2, [pc, #1232]	@ 57727c <spr_noaccess@@Base+0x34fcc>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	movs	r2, #4
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e360 <spr_noaccess@@Base+0xc0b0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #30
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5780fe <spr_noaccess@@Base+0x35e4e>
│ │ │ │ +	beq.w	5780f2 <spr_noaccess@@Base+0x35e42>
│ │ │ │  	ldrd	r2, r3, [sp, #44]	@ 0x2c
│ │ │ │  	movs	r4, #16
│ │ │ │  	ldr	r1, [sp, #40]	@ 0x28
│ │ │ │  	movs	r0, #3
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │ @@ -1249218,50 +1249232,50 @@
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	bl	4cff74 <tcg_gen_gvec_andc@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movw	r2, #641	@ 0x281
│ │ │ │  	cmp	r3, r2
│ │ │ │ -	beq.n	576ea0 <spr_noaccess@@Base+0x34bf0>
│ │ │ │ +	beq.n	576e9c <spr_noaccess@@Base+0x34bec>
│ │ │ │  	movw	r2, #705	@ 0x2c1
│ │ │ │  	cmp	r3, r2
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #3
│ │ │ │  	movs	r2, #14
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	54e894 <spr_noaccess@@Base+0xc5e4>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [pc, #1092]	@ 577284 <spr_noaccess@@Base+0x34fd4>
│ │ │ │ +	ldr.w	r3, [pc, #1092]	@ 577280 <spr_noaccess@@Base+0x34fd0>
│ │ │ │  	mov	r1, r5
│ │ │ │  	movs	r2, #8
│ │ │ │ -	ubfx	r5, r4, #16, #4
│ │ │ │ +	ubfx	r5, r4, #11, #5
│ │ │ │  	add	r3, pc
│ │ │ │ +	str	r5, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r5, r4, #16, #4
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │  	str	r5, [sp, #44]	@ 0x2c
│ │ │ │ -	ubfx	r5, r4, #21, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r5, [sp, #40]	@ 0x28
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	55cc1c <spr_noaccess@@Base+0x1a96c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1060]	@ 577288 <spr_noaccess@@Base+0x34fd8>
│ │ │ │ +	ldr.w	r2, [pc, #1060]	@ 577284 <spr_noaccess@@Base+0x34fd4>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │  	movs	r2, #4
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #48]	@ 0x30
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e360 <spr_noaccess@@Base+0xc0b0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r3, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #2
│ │ │ │  	movs	r2, #14
│ │ │ │ @@ -1249287,17 +1249301,17 @@
│ │ │ │  	lsls	r3, r4, #15
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #924]	@ (57728c <spr_noaccess@@Base+0x34fdc>)
│ │ │ │ +	ldr	r3, [pc, #924]	@ (577288 <spr_noaccess@@Base+0x34fd8>)
│ │ │ │  	ubfx	r2, r4, #17, #4
│ │ │ │  	mov.w	r5, #2
│ │ │ │  	mov	r8, r0
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1249308,131 +1249322,131 @@
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	ubfx	r4, r4, #23, #3
│ │ │ │  	smlabb	r2, r2, r5, r3
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #864]	@ (577290 <spr_noaccess@@Base+0x34fe0>)
│ │ │ │ -	ldr	r1, [pc, #804]	@ (577254 <spr_noaccess@@Base+0x34fa4>)
│ │ │ │ +	ldr	r2, [pc, #864]	@ (57728c <spr_noaccess@@Base+0x34fdc>)
│ │ │ │ +	ldr	r1, [pc, #804]	@ (577250 <spr_noaccess@@Base+0x34fa0>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add.w	r2, r2, r4, lsl #2
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r0, [r2, #128]	@ 0x80
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	add	r6, r2
│ │ │ │  	add.w	r5, r8, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #832]	@ (577294 <spr_noaccess@@Base+0x34fe4>)
│ │ │ │ +	ldr	r0, [pc, #832]	@ (577290 <spr_noaccess@@Base+0x34fe0>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #1812	@ 0x714
│ │ │ │  	ldr.w	r0, [r0, #1812]	@ 0x714
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r3, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #804]	@ (577298 <spr_noaccess@@Base+0x34fe8>)
│ │ │ │ +	ldr	r2, [pc, #804]	@ (577294 <spr_noaccess@@Base+0x34fe4>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │ -	lsls	r5, r3, #11
│ │ │ │ +	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │ +	lsls	r5, r2, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ -	ldr	r3, [pc, #760]	@ (57729c <spr_noaccess@@Base+0x34fec>)
│ │ │ │ +	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	ldr	r5, [pc, #760]	@ (577298 <spr_noaccess@@Base+0x34fe8>)
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ -	add	r3, pc
│ │ │ │ -	lsls	r2, r4, #4
│ │ │ │ -	addw	r3, r3, #1172	@ 0x494
│ │ │ │ +	add	r5, pc
│ │ │ │ +	lsls	r2, r3, #4
│ │ │ │ +	addw	r5, r5, #1172	@ 0x494
│ │ │ │ +	lsls	r0, r4, #4
│ │ │ │ +	movs	r3, #16
│ │ │ │  	movs	r4, #1
│ │ │ │ -	movs	r5, #0
│ │ │ │ -	str	r3, [sp, #16]
│ │ │ │ +	str	r5, [sp, #16]
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │ -	movs	r3, #16
│ │ │ │ -	lsls	r0, r0, #4
│ │ │ │ -	strd	r4, r5, [sp, #8]
│ │ │ │ +	movs	r5, #0
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │ +	strd	r4, r5, [sp, #8]
│ │ │ │  	bl	4ce548 <tcg_gen_gvec_3i@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │ -	lsls	r7, r3, #11
│ │ │ │ +	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │ +	lsls	r7, r2, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ -	ldr	r3, [pc, #696]	@ (5772a0 <spr_noaccess@@Base+0x34ff0>)
│ │ │ │ +	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	ldr	r5, [pc, #696]	@ (57729c <spr_noaccess@@Base+0x34fec>)
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ -	add	r3, pc
│ │ │ │ -	lsls	r2, r4, #4
│ │ │ │ -	addw	r3, r3, #1148	@ 0x47c
│ │ │ │ +	add	r5, pc
│ │ │ │ +	lsls	r2, r3, #4
│ │ │ │ +	addw	r5, r5, #1148	@ 0x47c
│ │ │ │ +	lsls	r0, r4, #4
│ │ │ │ +	movs	r3, #16
│ │ │ │  	movs	r4, #0
│ │ │ │ -	movs	r5, #0
│ │ │ │ -	str	r3, [sp, #16]
│ │ │ │ +	str	r5, [sp, #16]
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │ -	movs	r3, #16
│ │ │ │ -	lsls	r0, r0, #4
│ │ │ │ -	strd	r4, r5, [sp, #8]
│ │ │ │ +	movs	r5, #0
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │ +	strd	r4, r5, [sp, #8]
│ │ │ │  	bl	4ce548 <tcg_gen_gvec_3i@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r7, r1, #10
│ │ │ │ -	bmi.w	5760a0 <spr_noaccess@@Base+0x33df0>
│ │ │ │ +	bmi.w	57609c <spr_noaccess@@Base+0x33dec>
│ │ │ │  	movs	r4, #15
│ │ │ │ -	b.w	5760a2 <spr_noaccess@@Base+0x33df2>
│ │ │ │ +	b.w	57609e <spr_noaccess@@Base+0x33dee>
│ │ │ │  	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │  	lsls	r4, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #628]	@ (5772a4 <spr_noaccess@@Base+0x34ff4>)
│ │ │ │ +	ldr	r2, [pc, #628]	@ (5772a0 <spr_noaccess@@Base+0x34ff0>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #568]	@ (57728c <spr_noaccess@@Base+0x34fdc>)
│ │ │ │ +	ldr	r3, [pc, #568]	@ (577288 <spr_noaccess@@Base+0x34fd8>)
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #476]	@ (577258 <spr_noaccess@@Base+0x34fa8>)
│ │ │ │ +	ldr	r2, [pc, #476]	@ (577254 <spr_noaccess@@Base+0x34fa4>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #552]	@ (5772a8 <spr_noaccess@@Base+0x34ff8>)
│ │ │ │ +	ldr	r0, [pc, #552]	@ (5772a4 <spr_noaccess@@Base+0x34ff4>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r5, r3
│ │ │ │ @@ -1249441,41 +1249455,41 @@
│ │ │ │  	add	r3, r1
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add.w	r1, r0, #1536	@ 0x600
│ │ │ │  	ldr.w	r0, [r0, #1536]	@ 0x600
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	cmp	r7, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #512]	@ (5772ac <spr_noaccess@@Base+0x34ffc>)
│ │ │ │ +	ldr	r3, [pc, #512]	@ (5772a8 <spr_noaccess@@Base+0x34ff8>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r2, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #484]	@ (5772b0 <spr_noaccess@@Base+0x35000>)
│ │ │ │ +	ldr	r2, [pc, #484]	@ (5772ac <spr_noaccess@@Base+0x34ffc>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b228 <spr_noaccess@@Base+0x8f78>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	57718e <spr_noaccess@@Base+0x34ede>
│ │ │ │ +	beq.n	57718a <spr_noaccess@@Base+0x34eda>
│ │ │ │  	ldr	r5, [sp, #40]	@ 0x28
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #404]	@ (57728c <spr_noaccess@@Base+0x34fdc>)
│ │ │ │ +	ldr	r3, [pc, #404]	@ (577288 <spr_noaccess@@Base+0x34fd8>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #44]	@ 0x2c
│ │ │ │ @@ -1249483,22 +1249497,22 @@
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #312]	@ (57725c <spr_noaccess@@Base+0x34fac>)
│ │ │ │ +	ldr	r2, [pc, #312]	@ (577258 <spr_noaccess@@Base+0x34fa8>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r6, #0]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r1, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ -	ldr	r1, [pc, #384]	@ (5772b4 <spr_noaccess@@Base+0x35004>)
│ │ │ │ +	ldr	r1, [pc, #384]	@ (5772b0 <spr_noaccess@@Base+0x35000>)
│ │ │ │  	add	r5, r3
│ │ │ │  	add	r4, r3
│ │ │ │  	add	r1, pc
│ │ │ │  	strd	r4, r5, [sp]
│ │ │ │  	add	r3, r0
│ │ │ │  	add.w	r1, r1, #360	@ 0x168
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │ @@ -1249507,15 +1249521,15 @@
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b228 <spr_noaccess@@Base+0x8f78>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │ -	cbz	r3, 57719c <spr_noaccess@@Base+0x34eec>
│ │ │ │ +	cbz	r3, 577198 <spr_noaccess@@Base+0x34ee8>
│ │ │ │  	ldrd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │  	movs	r1, #16
│ │ │ │  	movs	r4, #16
│ │ │ │  	movs	r5, #0
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	strd	r1, r1, [sp, #8]
│ │ │ │ @@ -1249539,38 +1249553,38 @@
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b228 <spr_noaccess@@Base+0x8f78>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	577238 <spr_noaccess@@Base+0x34f88>
│ │ │ │ +	beq.n	577234 <spr_noaccess@@Base+0x34f84>
│ │ │ │  	ldr	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #192]	@ (57728c <spr_noaccess@@Base+0x34fdc>)
│ │ │ │ +	ldr	r3, [pc, #192]	@ (577288 <spr_noaccess@@Base+0x34fd8>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r4, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ldr	r5, [sp, #44]	@ 0x2c
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #108]	@ (577260 <spr_noaccess@@Base+0x34fb0>)
│ │ │ │ +	ldr	r2, [pc, #108]	@ (57725c <spr_noaccess@@Base+0x34fac>)
│ │ │ │  	mrc	15, 0, r0, cr13, cr0, {3}
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r0, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │ -	ldr	r0, [pc, #180]	@ (5772b8 <spr_noaccess@@Base+0x35008>)
│ │ │ │ +	ldr	r0, [pc, #180]	@ (5772b4 <spr_noaccess@@Base+0x35004>)
│ │ │ │  	add	r4, r3
│ │ │ │  	add	r3, r6
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #228	@ 0xe4
│ │ │ │  	ldr.w	r0, [r0, #228]	@ 0xe4
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4b558c <tcg_gen_call2@@Base>
│ │ │ │ @@ -1249590,78 +1249604,78 @@
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldrb	r4, [r1, #5]
│ │ │ │ +	ldrb	r0, [r2, #5]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrb	r4, [r0, #0]
│ │ │ │ +	ldrb	r0, [r1, #0]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strb	r2, [r3, #29]
│ │ │ │ +	strb	r6, [r3, #29]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strb	r4, [r1, #26]
│ │ │ │ +	strb	r0, [r2, #26]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	lsrs	r7, r4, #14
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd0ab7
│ │ │ │ -	vdup.8	d17, d13[6]
│ │ │ │ -	vneg.s<illegal width 64>	<illegal reg q8.5>, <illegal reg q14.5>
│ │ │ │ -	vceq.f<illegal width 64>	<illegal reg q9.5>, <illegal reg q3.5>, #0
│ │ │ │ -	vqshl.u32	<illegal reg q8.5>, <illegal reg q11.5>, #29
│ │ │ │ -	vtbx.8	d16, {d13-d15}, d11
│ │ │ │ -	vtbl.8	d16, {d13-d15}, d27
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffd09f9
│ │ │ │ -	vqrshrn.u64	d16, <illegal reg q12.5>, #3
│ │ │ │ +	lsrs	r3, r5, #14
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd0abb
│ │ │ │ +	vcvt.f16.u16	d17, d1, #3
│ │ │ │ +	vrsra.u64	<illegal reg q8.5>, <illegal reg q8.5>, #3
│ │ │ │ +	vceq.f<illegal width 64>	<illegal reg q9.5>, <illegal reg q5.5>, #0
│ │ │ │ +	vqshl.u32	<illegal reg q8.5>, <illegal reg q13.5>, #29
│ │ │ │ +	vtbx.8	d16, {d13-d15}, d15
│ │ │ │ +	vtbl.8	d16, {d13-d15}, d31
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffd09fd
│ │ │ │ +	vqrshrn.u64	d16, <illegal reg q14.5>, #3
│ │ │ │  	vrsra.u64	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	strh.w	r0, [r8, r6, lsl #1]
│ │ │ │ -			@ <UNDEFINED> instruction: 0xe8040048
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb62f
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffc0ed8
│ │ │ │ +	strh.w	r0, [ip, r6, lsl #1]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xe8080048
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb633
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffc0edc
│ │ │ │  	lsls	r3, r0, #1
│ │ │ │ -	lsrs	r4, r2, #26
│ │ │ │ +	lsrs	r0, r3, #26
│ │ │ │  	lsls	r3, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb783
│ │ │ │ -	vsli.64	<illegal reg q14.5>, q5, #60	@ 0x3c
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb787
│ │ │ │ +	vsli.64	<illegal reg q14.5>, q7, #60	@ 0x3c
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	subw	r0, ip, #2134	@ 0x856
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb639
│ │ │ │ -	vpadal.s<illegal width 64>	d30, d16
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf6b00056
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb63d
│ │ │ │ +	vpadal.s<illegal width 64>	d30, d20
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	b.n	576d60 <spr_noaccess@@Base+0x34ab0>
│ │ │ │ +	b.n	576d64 <spr_noaccess@@Base+0x34ab4>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cbz	r3, 577324 <spr_noaccess@@Base+0x35074>
│ │ │ │ +	cbz	r3, 577320 <spr_noaccess@@Base+0x35070>
│ │ │ │ +	addw	r3, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │ -	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │  	strd	r5, r5, [sp]
│ │ │ │  	bl	4cf884 <tcg_gen_gvec_mul@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1160]	@ 577784 <spr_noaccess@@Base+0x354d4>
│ │ │ │ +	ldr.w	r2, [pc, #1160]	@ 577780 <spr_noaccess@@Base+0x354d0>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r3, r3, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1140]	@ 577788 <spr_noaccess@@Base+0x354d8>
│ │ │ │ +	ldr.w	r2, [pc, #1140]	@ 577784 <spr_noaccess@@Base+0x354d4>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ @@ -1249669,52 +1249683,52 @@
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [pc, #1096]	@ 57778c <spr_noaccess@@Base+0x354dc>
│ │ │ │ +	ldr.w	r3, [pc, #1096]	@ 577788 <spr_noaccess@@Base+0x354d8>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	54fd74 <spr_noaccess@@Base+0xdac4>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r7, r3, #7
│ │ │ │ +	ldr.w	r2, [r0, #136]	@ 0x88
│ │ │ │ +	lsls	r7, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4cfe3c <tcg_gen_gvec_or@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ +	ldr.w	r2, [r0, #136]	@ 0x88
│ │ │ │ +	lsls	r2, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4cff74 <tcg_gen_gvec_andc@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ @@ -1249723,32 +1249737,32 @@
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #928]	@ (577790 <spr_noaccess@@Base+0x354e0>)
│ │ │ │ +	ldr	r3, [pc, #928]	@ (57778c <spr_noaccess@@Base+0x354dc>)
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r8, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #860]	@ (577774 <spr_noaccess@@Base+0x354c4>)
│ │ │ │ +	ldr	r2, [pc, #860]	@ (577770 <spr_noaccess@@Base+0x354c0>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #888]	@ (577794 <spr_noaccess@@Base+0x354e4>)
│ │ │ │ +	ldr	r0, [pc, #888]	@ (577790 <spr_noaccess@@Base+0x354e0>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r5, r3
│ │ │ │ @@ -1249757,28 +1249771,28 @@
│ │ │ │  	add	r3, r1
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	addw	r1, r0, #1140	@ 0x474
│ │ │ │  	ldr.w	r0, [r0, #1140]	@ 0x474
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #848]	@ (577798 <spr_noaccess@@Base+0x354e8>)
│ │ │ │ +	ldr	r3, [pc, #848]	@ (577794 <spr_noaccess@@Base+0x354e4>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #796]	@ (577790 <spr_noaccess@@Base+0x354e0>)
│ │ │ │ +	ldr	r3, [pc, #796]	@ (57778c <spr_noaccess@@Base+0x354dc>)
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1249790,94 +1249804,94 @@
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r8, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #712]	@ (577778 <spr_noaccess@@Base+0x354c8>)
│ │ │ │ +	ldr	r2, [pc, #712]	@ (577774 <spr_noaccess@@Base+0x354c4>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r5, #0]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add	r4, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #724]	@ (57779c <spr_noaccess@@Base+0x354ec>)
│ │ │ │ +	ldr	r0, [pc, #724]	@ (577798 <spr_noaccess@@Base+0x354e8>)
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	add.w	r1, r0, #1008	@ 0x3f0
│ │ │ │  	ldr.w	r0, [r0, #1008]	@ 0x3f0
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #700]	@ (5777a0 <spr_noaccess@@Base+0x354f0>)
│ │ │ │ +	ldr	r3, [pc, #700]	@ (57779c <spr_noaccess@@Base+0x354ec>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r0, r3, #12
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r7, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │ -	mov	r0, r6
│ │ │ │  	bl	55a6b8 <spr_noaccess@@Base+0x18408>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │ -	lsls	r5, r3, #17
│ │ │ │ +	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │ +	lsls	r5, r2, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0ad4 <tcg_gen_gvec_sarv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #544]	@ (577790 <spr_noaccess@@Base+0x354e0>)
│ │ │ │ +	ldr	r3, [pc, #548]	@ (57778c <spr_noaccess@@Base+0x354dc>)
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #484]	@ (57777c <spr_noaccess@@Base+0x354cc>)
│ │ │ │ +	ldr	r2, [pc, #488]	@ (577778 <spr_noaccess@@Base+0x354c8>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #520]	@ (5777a4 <spr_noaccess@@Base+0x354f4>)
│ │ │ │ +	ldr	r0, [pc, #520]	@ (5777a0 <spr_noaccess@@Base+0x354f0>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r5, r3
│ │ │ │ @@ -1249886,28 +1249900,28 @@
│ │ │ │  	add	r3, r1
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add.w	r1, r0, #1800	@ 0x708
│ │ │ │  	ldr.w	r0, [r0, #1800]	@ 0x708
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	cmp	r7, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #480]	@ (5777a8 <spr_noaccess@@Base+0x354f8>)
│ │ │ │ +	ldr	r3, [pc, #484]	@ (5777a4 <spr_noaccess@@Base+0x354f4>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #416]	@ (577790 <spr_noaccess@@Base+0x354e0>)
│ │ │ │ +	ldr	r3, [pc, #416]	@ (57778c <spr_noaccess@@Base+0x354dc>)
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1249920,213 +1249934,214 @@
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #336]	@ (577780 <spr_noaccess@@Base+0x354d0>)
│ │ │ │ +	ldr	r2, [pc, #340]	@ (57777c <spr_noaccess@@Base+0x354cc>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r5, #0]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add	r4, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #356]	@ (5777ac <spr_noaccess@@Base+0x354fc>)
│ │ │ │ +	ldr	r0, [pc, #360]	@ (5777a8 <spr_noaccess@@Base+0x354f8>)
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	addw	r1, r0, #1668	@ 0x684
│ │ │ │  	ldr.w	r0, [r0, #1668]	@ 0x684
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	cmp.w	r8, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #332]	@ (5777b0 <spr_noaccess@@Base+0x35500>)
│ │ │ │ +	ldr	r3, [pc, #332]	@ (5777ac <spr_noaccess@@Base+0x354fc>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.w	571d0e <spr_noaccess@@Base+0x2fa5e>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r5, r3, #7
│ │ │ │ +	b.w	571d06 <spr_noaccess@@Base+0x2fa56>
│ │ │ │ +	ldr.w	r2, [r0, #136]	@ 0x88
│ │ │ │ +	lsls	r0, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r6, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #0
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0ad4 <tcg_gen_gvec_sarv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	cmp.w	r3, #896	@ 0x380
│ │ │ │ +	cmp.w	r2, #896	@ 0x380
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r7, r3, #7
│ │ │ │ +	ldr.w	r2, [r0, #136]	@ 0x88
│ │ │ │ +	lsls	r7, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #2
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0ad4 <tcg_gen_gvec_sarv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ +	ldr.w	r2, [r0, #136]	@ 0x88
│ │ │ │ +	lsls	r2, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #1
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0ad4 <tcg_gen_gvec_sarv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r0, r3, #7
│ │ │ │ +	lsls	r3, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ +	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │ -	ldr	r4, [pc, #100]	@ (5777b4 <spr_noaccess@@Base+0x35504>)
│ │ │ │ +	ldr	r4, [pc, #104]	@ (5777b0 <spr_noaccess@@Base+0x35500>)
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r3, #16
│ │ │ │  	addw	r4, r4, #1092	@ 0x444
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4ce4f8 <tcg_gen_gvec_3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	strb	r0, [r5, #17]
│ │ │ │ +	nop
│ │ │ │ +	strb	r4, [r5, #17]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strb	r0, [r2, #15]
│ │ │ │ +	strb	r4, [r2, #15]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strb	r0, [r5, #11]
│ │ │ │ +	strb	r6, [r5, #11]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	strb	r0, [r2, #9]
│ │ │ │ +	strb	r6, [r2, #9]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	push	{r0, r1, r2, r5, r6, lr}
│ │ │ │ -	vcls.s<illegal width 64>	<illegal reg q13.5>, <illegal reg q1.5>
│ │ │ │ -	vqshl.u64	d18, d13, #60	@ 0x3c
│ │ │ │ +	push	{r0, r1, r3, r5, r6, lr}
│ │ │ │ +	vcls.s<illegal width 64>	<illegal reg q13.5>, <illegal reg q3.5>
│ │ │ │ +	vqneg.s<illegal width 64>	d18, d17
│ │ │ │  	vrsra.u64	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bcs.n	577814 <spr_noaccess@@Base+0x35564>
│ │ │ │ +	bcs.n	577818 <spr_noaccess@@Base+0x35568>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	ssat	r0, #23, lr, lsl #1
│ │ │ │ -	bne.n	5776cc <spr_noaccess@@Base+0x3541c>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf3120056
│ │ │ │ +	bne.n	5776d0 <spr_noaccess@@Base+0x35420>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf2720056
│ │ │ │ -	beq.n	577724 <spr_noaccess@@Base+0x35474>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf2760056
│ │ │ │ +	beq.n	57772c <spr_noaccess@@Base+0x3547c>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf1900056
│ │ │ │ -	beq.n	5777dc <spr_noaccess@@Base+0x3552c>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf1960056
│ │ │ │ +	beq.n	5777e4 <spr_noaccess@@Base+0x35534>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf0f20056
│ │ │ │ -	lsls	r6, r5, #28
│ │ │ │ +			@ <UNDEFINED> instruction: 0xf0f80056
│ │ │ │ +	lsls	r4, r6, #28
│ │ │ │  	lsls	r3, r0, #1
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r5, r3, #7
│ │ │ │ +	lsls	r2, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │ -	ldr.w	r4, [pc, #1200]	@ 577c8c <spr_noaccess@@Base+0x359dc>
│ │ │ │ +	ldr.w	r4, [pc, #1052]	@ 577bf4 <spr_noaccess@@Base+0x35944>
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r3, #16
│ │ │ │  	add.w	r4, r4, #1064	@ 0x428
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4ce4f8 <tcg_gen_gvec_3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r1, r3, #7
│ │ │ │ +	lsls	r7, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │ -	ldr.w	r4, [pc, #1132]	@ 577c90 <spr_noaccess@@Base+0x359e0>
│ │ │ │ +	ldr	r4, [pc, #984]	@ (577bf8 <spr_noaccess@@Base+0x35948>)
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r3, #16
│ │ │ │  	add.w	r4, r4, #1120	@ 0x460
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4ce4f8 <tcg_gen_gvec_3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r1, r3, #7
│ │ │ │ +	lsls	r5, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │ -	ldr.w	r4, [pc, #1060]	@ 577c94 <spr_noaccess@@Base+0x359e4>
│ │ │ │ +	ldr	r4, [pc, #916]	@ (577bfc <spr_noaccess@@Base+0x3594c>)
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r3, #16
│ │ │ │  	add.w	r4, r4, #1008	@ 0x3f0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4ce4f8 <tcg_gen_gvec_3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r2, [pc, #1024]	@ 577c98 <spr_noaccess@@Base+0x359e8>
│ │ │ │ +	ldr	r2, [pc, #880]	@ (577c00 <spr_noaccess@@Base+0x35950>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	addw	r2, r2, #1356	@ 0x54c
│ │ │ │  	bl	56a34c <spr_noaccess@@Base+0x2809c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │ @@ -1250136,26 +1250151,25 @@
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r3, [r6, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	544548 <spr_noaccess@@Base+0x2298>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │ +	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │ -	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #940]	@ (577c9c <spr_noaccess@@Base+0x359ec>)
│ │ │ │ +	ldr	r3, [pc, #800]	@ (577c04 <spr_noaccess@@Base+0x35954>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1250168,48 +1250182,48 @@
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #844]	@ (577c78 <spr_noaccess@@Base+0x359c8>)
│ │ │ │ +	ldr	r2, [pc, #708]	@ (577be4 <spr_noaccess@@Base+0x35934>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r6, #0]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add	r4, r3
│ │ │ │  	add.w	r6, r8, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #856]	@ (577ca0 <spr_noaccess@@Base+0x359f0>)
│ │ │ │ +	ldr	r0, [pc, #716]	@ (577c08 <spr_noaccess@@Base+0x35958>)
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #8]
│ │ │ │  	addw	r1, r0, #2856	@ 0xb28
│ │ │ │  	ldr.w	r0, [r0, #2856]	@ 0xb28
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r5, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #832]	@ (577ca4 <spr_noaccess@@Base+0x359f4>)
│ │ │ │ +	ldr	r3, [pc, #692]	@ (577c0c <spr_noaccess@@Base+0x3595c>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #784]	@ (577c9c <spr_noaccess@@Base+0x359ec>)
│ │ │ │ +	ldr	r3, [pc, #644]	@ (577c04 <spr_noaccess@@Base+0x35954>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ @@ -1250218,123 +1250232,124 @@
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #20, #1
│ │ │ │  	ldr	r4, [r7, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #700]	@ (577c7c <spr_noaccess@@Base+0x359cc>)
│ │ │ │ +	ldr	r2, [pc, #564]	@ (577be8 <spr_noaccess@@Base+0x35938>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #724]	@ (577ca8 <spr_noaccess@@Base+0x359f8>)
│ │ │ │ +	ldr	r0, [pc, #584]	@ (577c10 <spr_noaccess@@Base+0x35960>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add	r6, r3
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r4
│ │ │ │  	addw	r1, r0, #2328	@ 0x918
│ │ │ │  	ldr.w	r0, [r0, #2328]	@ 0x918
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r5, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #696]	@ (577cac <spr_noaccess@@Base+0x359fc>)
│ │ │ │ +	ldr	r3, [pc, #556]	@ (577c14 <spr_noaccess@@Base+0x35964>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r0, [pc, #676]	@ (577cb0 <spr_noaccess@@Base+0x35a00>)
│ │ │ │ +	ldr	r0, [pc, #536]	@ (577c18 <spr_noaccess@@Base+0x35968>)
│ │ │ │  	ldr	r1, [r6, #80]	@ 0x50
│ │ │ │  	add	r0, pc
│ │ │ │  	bl	713a64 <qemu_log@@Base>
│ │ │ │ -	b.w	5763ce <spr_noaccess@@Base+0x3411e>
│ │ │ │ +	b.w	5763ca <spr_noaccess@@Base+0x3411a>
│ │ │ │  	movs	r0, #2
│ │ │ │ -	b.w	5763d0 <spr_noaccess@@Base+0x34120>
│ │ │ │ +	b.w	5763cc <spr_noaccess@@Base+0x3411c>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	577f34 <spr_noaccess@@Base+0x35c84>
│ │ │ │ +	beq.w	577f22 <spr_noaccess@@Base+0x35c72>
│ │ │ │  	bl	4b4650 <tcg_temp_new_i128@@Base>
│ │ │ │  	ldrb.w	r3, [r6, #93]	@ 0x5d
│ │ │ │  	mov	r4, r0
│ │ │ │ -	cbz	r3, 577a62 <spr_noaccess@@Base+0x357b2>
│ │ │ │ +	cbz	r3, 577a56 <spr_noaccess@@Base+0x357a6>
│ │ │ │  	ldr	r3, [r6, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	577a62 <spr_noaccess@@Base+0x357b2>
│ │ │ │ -	ldr	r3, [pc, #608]	@ (577cb4 <spr_noaccess@@Base+0x35a04>)
│ │ │ │ +	beq.n	577a56 <spr_noaccess@@Base+0x357a6>
│ │ │ │ +	ldr	r3, [pc, #468]	@ (577c1c <spr_noaccess@@Base+0x3596c>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #304]	@ 0x130
│ │ │ │  	bl	4b98cc <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r6, #100]	@ 0x64
│ │ │ │ -	ldr	r5, [pc, #596]	@ (577cb8 <spr_noaccess@@Base+0x35a08>)
│ │ │ │ +	ldr	r5, [pc, #456]	@ (577c20 <spr_noaccess@@Base+0x35970>)
│ │ │ │  	add	r5, pc
│ │ │ │ -	ldr.w	r2, [r5, r8, lsl #2]
│ │ │ │ +	ldr.w	r2, [r5, r9, lsl #2]
│ │ │ │  	str	r2, [sp, #28]
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │ -	mov	r8, r0
│ │ │ │ -	cmp.w	r9, #0
│ │ │ │ -	beq.n	577ad0 <spr_noaccess@@Base+0x35820>
│ │ │ │ -	ldr.w	r1, [r5, r9, lsl #2]
│ │ │ │ +	mov	r9, r0
│ │ │ │ +	cmp.w	r8, #0
│ │ │ │ +	beq.n	577ac4 <spr_noaccess@@Base+0x35814>
│ │ │ │ +	ldr.w	r1, [r5, r8, lsl #2]
│ │ │ │  	bl	4b9918 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #536]	@ (577c9c <spr_noaccess@@Base+0x359ec>)
│ │ │ │ +	ldr	r3, [pc, #396]	@ (577c04 <spr_noaccess@@Base+0x35954>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r0, r4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4c1834 <tcg_gen_ld_i128@@Base>
│ │ │ │ -	ldr	r3, [pc, #488]	@ (577c80 <spr_noaccess@@Base+0x359d0>)
│ │ │ │ +	ldr	r3, [pc, #352]	@ (577bec <spr_noaccess@@Base+0x3593c>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r6, #96]	@ 0x60
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	mov	r0, r4
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │  	movs	r3, #0
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	mov.w	r3, #276	@ 0x114
│ │ │ │ -	add	r1, r8
│ │ │ │ +	add	r1, r9
│ │ │ │  	bl	4c5b28 <tcg_gen_qemu_st_i128_chk@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r2, [pc, #512]	@ (577cbc <spr_noaccess@@Base+0x35a0c>)
│ │ │ │ +	ldr	r2, [pc, #372]	@ (577c24 <spr_noaccess@@Base+0x35974>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	addw	r2, r2, #1324	@ 0x52c
│ │ │ │  	bl	56a34c <spr_noaccess@@Base+0x2809c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	movs	r4, #8
│ │ │ │ -	b.w	57607e <spr_noaccess@@Base+0x33dce>
│ │ │ │ +	b.w	57607a <spr_noaccess@@Base+0x33dca>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	577a82 <spr_noaccess@@Base+0x357d2>
│ │ │ │ +	b.n	577a76 <spr_noaccess@@Base+0x357c6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r7, r3, #7
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r2, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #456]	@ (577cc0 <spr_noaccess@@Base+0x35a10>)
│ │ │ │ +	ldr	r2, [pc, #316]	@ (577c28 <spr_noaccess@@Base+0x35978>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #784	@ 0x310
│ │ │ │  	bl	54cc8c <spr_noaccess@@Base+0xa9dc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #17
│ │ │ │ @@ -1250356,32 +1250371,32 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	54e7ec <spr_noaccess@@Base+0xc53c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	cmp	r3, #0
│ │ │ │  	beq.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #324]	@ (577c9c <spr_noaccess@@Base+0x359ec>)
│ │ │ │ +	ldr	r3, [pc, #184]	@ (577c04 <spr_noaccess@@Base+0x35954>)
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r8, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #260]	@ (577c84 <spr_noaccess@@Base+0x359d4>)
│ │ │ │ +	ldr	r2, [pc, #124]	@ (577bf0 <spr_noaccess@@Base+0x35940>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #320]	@ (577cc4 <spr_noaccess@@Base+0x35a14>)
│ │ │ │ +	ldr	r0, [pc, #180]	@ (577c2c <spr_noaccess@@Base+0x3597c>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r5, r3
│ │ │ │ @@ -1250390,15 +1250405,15 @@
│ │ │ │  	add	r3, r1
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add.w	r1, r0, #876	@ 0x36c
│ │ │ │  	ldr.w	r0, [r0, #876]	@ 0x36c
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	cmp.w	r9, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #280]	@ (577cc8 <spr_noaccess@@Base+0x35a18>)
│ │ │ │ +	ldr	r3, [pc, #140]	@ (577c30 <spr_noaccess@@Base+0x35980>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │ @@ -1250412,28 +1250427,64 @@
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ +	nop
│ │ │ │ +	ldr	r6, [r3, #116]	@ 0x74
│ │ │ │ +	lsls	r6, r0, #1
│ │ │ │ +	ldr	r4, [r1, #108]	@ 0x6c
│ │ │ │ +	lsls	r6, r0, #1
│ │ │ │ +	ldr	r2, [r6, #92]	@ 0x5c
│ │ │ │ +	lsls	r6, r0, #1
│ │ │ │ +	ldr	r4, [r1, #80]	@ 0x50
│ │ │ │ +	lsls	r6, r0, #1
│ │ │ │ +	lsls	r4, r4, #26
│ │ │ │ +	lsls	r3, r0, #1
│ │ │ │ +	lsls	r4, r3, #25
│ │ │ │ +	lsls	r3, r0, #1
│ │ │ │ +	lsls	r4, r2, #24
│ │ │ │ +	lsls	r3, r0, #1
│ │ │ │ +	lsls	r4, r6, #23
│ │ │ │ +	lsls	r3, r0, #1
│ │ │ │ +	adds	r3, #248	@ 0xf8
│ │ │ │ +	movs	r0, r0
│ │ │ │ +	ldmia	r5, {r1, r5}
│ │ │ │ +	lsls	r0, r1, #1
│ │ │ │ +	mcr	0, 0, r0, cr0, cr6, {2}
│ │ │ │ +	ldmia	r4, {r4, r7}
│ │ │ │ +	lsls	r0, r1, #1
│ │ │ │ +	stcl	0, cr0, [lr, #-344]!	@ 0xfffffea8
│ │ │ │ +	str	r0, [r3, #16]
│ │ │ │ +	movs	r3, r4
│ │ │ │ +	ldc	0, cr0, [r0, #-344]	@ 0xfffffea8
│ │ │ │ +	stc	0, cr0, [r0, #-344]	@ 0xfffffea8
│ │ │ │ +	lsls	r0, r3, #15
│ │ │ │ +	lsls	r3, r0, #1
│ │ │ │ +	lsls	r4, r3, #14
│ │ │ │ +	lsls	r3, r0, #1
│ │ │ │ +	ldmia	r2!, {r1, r5, r6, r7}
│ │ │ │ +	lsls	r0, r1, #1
│ │ │ │ +	subs.w	r0, r2, r6, lsr #1
│ │ │ │  	ands.w	r3, r4, #2097152	@ 0x200000
│ │ │ │  	mov	r8, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	573b78 <spr_noaccess@@Base+0x318c8>
│ │ │ │ +	beq.w	573b70 <spr_noaccess@@Base+0x318c0>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #128]	@ (577c9c <spr_noaccess@@Base+0x359ec>)
│ │ │ │ +	ldr	r3, [pc, #896]	@ (577fe4 <spr_noaccess@@Base+0x35d34>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1250441,82 +1250492,43 @@
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #60]	@ (577c88 <spr_noaccess@@Base+0x359d8>)
│ │ │ │ +	ldr	r1, [pc, #832]	@ (577fd4 <spr_noaccess@@Base+0x35d24>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r7, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mov	r2, r8
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #104]	@ (577ccc <spr_noaccess@@Base+0x35a1c>)
│ │ │ │ +	ldr	r0, [pc, #832]	@ (577fe8 <spr_noaccess@@Base+0x35d38>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #3396	@ 0xd44
│ │ │ │  	ldr.w	r0, [r0, #3396]	@ 0xd44
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r2, [r2, #116]	@ 0x74
│ │ │ │ -	lsls	r6, r0, #1
│ │ │ │ -	ldr	r0, [r0, #108]	@ 0x6c
│ │ │ │ -	lsls	r6, r0, #1
│ │ │ │ -	ldr	r6, [r4, #92]	@ 0x5c
│ │ │ │ -	lsls	r6, r0, #1
│ │ │ │ -	ldr	r0, [r0, #80]	@ 0x50
│ │ │ │ -	lsls	r6, r0, #1
│ │ │ │ -	ldr	r2, [r6, #64]	@ 0x40
│ │ │ │ -	lsls	r6, r0, #1
│ │ │ │ -	lsls	r0, r4, #26
│ │ │ │ -	lsls	r3, r0, #1
│ │ │ │ -	lsls	r6, r2, #25
│ │ │ │ -	lsls	r3, r0, #1
│ │ │ │ -	lsls	r4, r1, #24
│ │ │ │ -	lsls	r3, r0, #1
│ │ │ │ -	lsls	r2, r5, #23
│ │ │ │ -	lsls	r3, r0, #1
│ │ │ │ -	adds	r3, #248	@ 0xf8
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	ldmia	r5!, {r1, r2, r4}
│ │ │ │ -	lsls	r0, r1, #1
│ │ │ │ -	ldcl	0, cr0, [r4, #344]!	@ 0x158
│ │ │ │ -	ldmia	r4!, {r2, r7}
│ │ │ │ -	lsls	r0, r1, #1
│ │ │ │ -	stcl	0, cr0, [r2, #-344]!	@ 0xfffffea8
│ │ │ │ -	str	r4, [r1, #16]
│ │ │ │ -	movs	r3, r4
│ │ │ │ -	stc	0, cr0, [r4, #-344]	@ 0xfffffea8
│ │ │ │ -	ldcl	0, cr0, [r4], #344	@ 0x158
│ │ │ │ -	lsls	r4, r1, #15
│ │ │ │ -	lsls	r3, r0, #1
│ │ │ │ -	lsls	r0, r2, #14
│ │ │ │ -	lsls	r3, r0, #1
│ │ │ │ -	ldmia	r2, {r1, r2, r4, r6, r7}
│ │ │ │ -	lsls	r0, r1, #1
│ │ │ │ -	sub.w	r0, r6, r6, lsr #1
│ │ │ │ -	bge.n	577cb8 <spr_noaccess@@Base+0x35a08>
│ │ │ │ -	lsls	r0, r1, #1
│ │ │ │  	ands.w	r3, r4, #2097152	@ 0x200000
│ │ │ │  	mov	r9, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #912]	@ (578084 <spr_noaccess@@Base+0x35dd4>)
│ │ │ │ +	ldr	r3, [pc, #768]	@ (577fe4 <spr_noaccess@@Base+0x35d34>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov	r5, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1250524,49 +1250536,49 @@
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #852]	@ (578078 <spr_noaccess@@Base+0x35dc8>)
│ │ │ │ +	ldr	r1, [pc, #708]	@ (577fd8 <spr_noaccess@@Base+0x35d28>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r7, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	mov	r2, r9
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #844]	@ (578088 <spr_noaccess@@Base+0x35dd8>)
│ │ │ │ +	ldr	r0, [pc, #708]	@ (577fec <spr_noaccess@@Base+0x35d3c>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	add.w	r1, r0, #2736	@ 0xab0
│ │ │ │  	ldr.w	r0, [r0, #2736]	@ 0xab0
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	cmp.w	r8, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #820]	@ (57808c <spr_noaccess@@Base+0x35ddc>)
│ │ │ │ +	ldr	r3, [pc, #684]	@ (577ff0 <spr_noaccess@@Base+0x35d40>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r2, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r2, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r2, [pc, #764]	@ (578084 <spr_noaccess@@Base+0x35dd4>)
│ │ │ │ +	ldr	r2, [pc, #624]	@ (577fe4 <spr_noaccess@@Base+0x35d34>)
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr.w	r7, [fp, r2]
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ @@ -1250574,48 +1250586,48 @@
│ │ │ │  	ubfx	r2, r4, #12, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #708]	@ (57807c <spr_noaccess@@Base+0x35dcc>)
│ │ │ │ +	ldr	r1, [pc, #568]	@ (577fdc <spr_noaccess@@Base+0x35d2c>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [r7, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	add	r3, r0
│ │ │ │ -	ldr	r0, [pc, #708]	@ (578090 <spr_noaccess@@Base+0x35de0>)
│ │ │ │ +	ldr	r0, [pc, #568]	@ (577ff4 <spr_noaccess@@Base+0x35d44>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	addw	r1, r0, #3132	@ 0xc3c
│ │ │ │  	ldr.w	r0, [r0, #3132]	@ 0xc3c
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	lsls	r6, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #684]	@ (578094 <spr_noaccess@@Base+0x35de4>)
│ │ │ │ +	ldr	r3, [pc, #548]	@ (577ff8 <spr_noaccess@@Base+0x35d48>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #624]	@ (578084 <spr_noaccess@@Base+0x35dd4>)
│ │ │ │ +	ldr	r3, [pc, #480]	@ (577fe4 <spr_noaccess@@Base+0x35d34>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov.w	r6, #2
│ │ │ │  	mov	r9, r0
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	movw	r3, #2602	@ 0xa2a
│ │ │ │  	smlabb	r2, r2, r6, r3
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1250628,154 +1250640,177 @@
│ │ │ │  	mov	r8, r0
│ │ │ │  	smlabb	r2, r2, r6, r3
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	ubfx	r0, r4, #19, #2
│ │ │ │  	ldr	r7, [r7, #0]
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #552]	@ (578080 <spr_noaccess@@Base+0x35dd0>)
│ │ │ │ +	ldr	r3, [pc, #408]	@ (577fe0 <spr_noaccess@@Base+0x35d30>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	mov	r2, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r3, [r1, r3]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #556]	@ (578098 <spr_noaccess@@Base+0x35de8>)
│ │ │ │ +	ldr	r0, [pc, #420]	@ (577ffc <spr_noaccess@@Base+0x35d4c>)
│ │ │ │  	add.w	r1, r8, r3
│ │ │ │  	add.w	r6, r9, r3
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	addw	r1, r0, #2868	@ 0xb34
│ │ │ │  	add	r3, r7
│ │ │ │  	ldr.w	r0, [r0, #2868]	@ 0xb34
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	lsls	r1, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #524]	@ (57809c <spr_noaccess@@Base+0x35dec>)
│ │ │ │ +	ldr	r3, [pc, #388]	@ (578000 <spr_noaccess@@Base+0x35d50>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ +	ldr.w	r2, [r6, #136]	@ 0x88
│ │ │ │ +	lsls	r5, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r6, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #2
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0b38 <tcg_gen_gvec_rotlv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r3, [r6, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	544548 <spr_noaccess@@Base+0x2298>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	cmp	r3, #65	@ 0x41
│ │ │ │ +	cmp	r2, #65	@ 0x41
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	56a9f8 <spr_noaccess@@Base+0x28748>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r2, r3, #7
│ │ │ │ +	ldr.w	r2, [r6, #136]	@ 0x88
│ │ │ │ +	lsls	r7, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r6, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #1
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0b38 <tcg_gen_gvec_rotlv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	5717a6 <spr_noaccess@@Base+0x2f4f6>
│ │ │ │ +	bne.w	57179e <spr_noaccess@@Base+0x2f4ee>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r2
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.w	571718 <spr_noaccess@@Base+0x2f468>
│ │ │ │ +	b.w	571710 <spr_noaccess@@Base+0x2f460>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #288]	@ (5780a0 <spr_noaccess@@Base+0x35df0>)
│ │ │ │ +	ldr	r2, [pc, #152]	@ (578004 <spr_noaccess@@Base+0x35d54>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54c76c <spr_noaccess@@Base+0xa4bc>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	movw	r2, #385	@ 0x181
│ │ │ │ -	cmp	r3, r2
│ │ │ │ +	movw	r3, #385	@ 0x181
│ │ │ │ +	cmp	r2, r3
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54c76c <spr_noaccess@@Base+0xa4bc>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r7, r3, #7
│ │ │ │ +	ldr.w	r2, [r6, #136]	@ 0x88
│ │ │ │ +	lsls	r0, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r6, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #2
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0a0c <tcg_gen_gvec_shlv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r2, r3, #7
│ │ │ │ +	ldr	r4, [r5, #60]	@ 0x3c
│ │ │ │ +	lsls	r6, r0, #1
│ │ │ │ +	ldr	r4, [r5, #52]	@ 0x34
│ │ │ │ +	lsls	r6, r0, #1
│ │ │ │ +	ldr	r2, [r3, #44]	@ 0x2c
│ │ │ │ +	lsls	r6, r0, #1
│ │ │ │ +	ldr	r0, [r7, #32]
│ │ │ │ +	lsls	r6, r0, #1
│ │ │ │ +	adds	r3, #248	@ 0xf8
│ │ │ │ +	movs	r0, r0
│ │ │ │ +	bge.n	577f48 <spr_noaccess@@Base+0x35c98>
│ │ │ │ +	lsls	r0, r1, #1
│ │ │ │ +	bge.n	57804c <spr_noaccess@@Base+0x35d9c>
│ │ │ │ +	lsls	r0, r1, #1
│ │ │ │ +	ands.w	r0, r2, r6, lsr #1
│ │ │ │ +	bls.n	577f30 <spr_noaccess@@Base+0x35c80>
│ │ │ │ +	lsls	r0, r1, #1
│ │ │ │ +			@ <UNDEFINED> instruction: 0xe9820056
│ │ │ │ +	bhi.n	577fec <spr_noaccess@@Base+0x35d3c>
│ │ │ │ +	lsls	r0, r1, #1
│ │ │ │ +			@ <UNDEFINED> instruction: 0xe8da0056
│ │ │ │ +	add	r4, sp, #764	@ 0x2fc
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffcf8d0
│ │ │ │ +	adds	r0, #136	@ 0x88
│ │ │ │ +	lsls	r0, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │ +	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │ @@ -1250790,66 +1250825,46 @@
│ │ │ │  	lsls	r1, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #14
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	54e894 <spr_noaccess@@Base+0xc5e4>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ +	ldr.w	r2, [r6, #136]	@ 0x88
│ │ │ │ +	lsls	r7, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r6, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #1
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0a70 <tcg_gen_gvec_shrv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	nop
│ │ │ │ -	ldr	r2, [r3, #52]	@ 0x34
│ │ │ │ -	lsls	r6, r0, #1
│ │ │ │ -	ldr	r0, [r1, #44]	@ 0x2c
│ │ │ │ -	lsls	r6, r0, #1
│ │ │ │ -	ldr	r6, [r4, #32]
│ │ │ │ -	lsls	r6, r0, #1
│ │ │ │ -	adds	r3, #248	@ 0xf8
│ │ │ │ -	movs	r0, r0
│ │ │ │ -	bge.n	5780c4 <spr_noaccess@@Base+0x35e14>
│ │ │ │ -	lsls	r0, r1, #1
│ │ │ │ -	and.w	r0, r0, r6, lsr #1
│ │ │ │ -	bls.n	577fa8 <spr_noaccess@@Base+0x35cf8>
│ │ │ │ -	lsls	r0, r1, #1
│ │ │ │ -	ldrd	r0, r0, [r0, #-344]!	@ 0x158
│ │ │ │ -	bhi.n	578064 <spr_noaccess@@Base+0x35db4>
│ │ │ │ -	lsls	r0, r1, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xe8c80056
│ │ │ │ -	add	r4, sp, #692	@ 0x2b4
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffcf8d6
│ │ │ │ -	adds	r0, #144	@ 0x90
│ │ │ │ -	lsls	r2, r3, #11
│ │ │ │ +	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │ +	lsls	r3, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	559a08 <spr_noaccess@@Base+0x17758>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r1, r3, #7
│ │ │ │ +	lsls	r5, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.n	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │ @@ -1250867,60 +1250882,63 @@
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #23, #3
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r7, r3, #11
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #23, #3
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r2, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	5555f4 <spr_noaccess@@Base+0x13344>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1792]	@ 578850 <spr_noaccess@@Base+0x365a0>
│ │ │ │ +	ldr.w	r2, [pc, #1792]	@ 578844 <spr_noaccess@@Base+0x36594>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r3, r3, #17
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r1, r3, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1752]	@ 578854 <spr_noaccess@@Base+0x365a4>
│ │ │ │ +	ldr.w	r2, [pc, #1752]	@ 578848 <spr_noaccess@@Base+0x36598>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r1, r3, #17
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r4, r3, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1700]	@ 578858 <spr_noaccess@@Base+0x365a8>
│ │ │ │ +	ldr.w	r2, [pc, #1700]	@ 57884c <spr_noaccess@@Base+0x3659c>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	movw	r2, #42152	@ 0xa4a8
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1250933,94 +1250951,99 @@
│ │ │ │  	mov	r0, r2
│ │ │ │  	bl	4c037c <tcg_gen_extract2_i64@@Base>
│ │ │ │  	rsb	r3, r5, #64	@ 0x40
│ │ │ │  	mov	r2, r6
│ │ │ │  	mov	r1, r7
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4c037c <tcg_gen_extract2_i64@@Base>
│ │ │ │ -	b.w	574d88 <spr_noaccess@@Base+0x32ad8>
│ │ │ │ +	b.w	574d80 <spr_noaccess@@Base+0x32ad0>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r2, r3, #7
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r0, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1608]	@ 57885c <spr_noaccess@@Base+0x365ac>
│ │ │ │ +	ldr.w	r2, [pc, #1608]	@ 578850 <spr_noaccess@@Base+0x365a0>
│ │ │ │  	mov	r1, r5
│ │ │ │ +	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #840	@ 0x348
│ │ │ │  	bl	54cc8c <spr_noaccess@@Base+0xa9dc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r3, #1536	@ 0x600
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r1, r3, #7
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r4, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1556]	@ 578860 <spr_noaccess@@Base+0x365b0>
│ │ │ │ +	ldr.w	r2, [pc, #1552]	@ 578854 <spr_noaccess@@Base+0x365a4>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #812	@ 0x32c
│ │ │ │  	bl	54cc8c <spr_noaccess@@Base+0xa9dc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r3, r4, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r3, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r3, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r3, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54c660 <spr_noaccess@@Base+0xa3b0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	bl	567c68 <spr_noaccess@@Base+0x259b8>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r4, r3, #17
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r3, r3, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1472]	@ 578864 <spr_noaccess@@Base+0x365b4>
│ │ │ │ +	ldr.w	r2, [pc, #1472]	@ 578858 <spr_noaccess@@Base+0x365a8>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54c6e4 <spr_noaccess@@Base+0xa434>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r1, [r6, #144]	@ 0x90
│ │ │ │  	lsls	r5, r1, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r1, [r6, #109]	@ 0x6d
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.w	578418 <spr_noaccess@@Base+0x36168>
│ │ │ │ -	ldr.w	r4, [pc, #1428]	@ 578868 <spr_noaccess@@Base+0x365b8>
│ │ │ │ +	beq.w	57840e <spr_noaccess@@Base+0x3615e>
│ │ │ │ +	ldr.w	r4, [pc, #1424]	@ 57885c <spr_noaccess@@Base+0x365ac>
│ │ │ │  	addw	r1, r0, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r3, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r3, #16
│ │ │ │  	add.w	r4, r4, #1224	@ 0x4c8
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4ce4f8 <tcg_gen_gvec_3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r2, [pc, #1388]	@ 57886c <spr_noaccess@@Base+0x365bc>
│ │ │ │ +	ldr.w	r2, [pc, #1388]	@ 578860 <spr_noaccess@@Base+0x365b0>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	558e1c <spr_noaccess@@Base+0x16b6c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	addw	r2, sl, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r4, #0]
│ │ │ │ @@ -1251033,21 +1251056,21 @@
│ │ │ │  	mov	r0, r1
│ │ │ │  	bl	4c037c <tcg_gen_extract2_i64@@Base>
│ │ │ │  	mov	r3, r5
│ │ │ │  	mov	r2, r7
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	4c037c <tcg_gen_extract2_i64@@Base>
│ │ │ │ -	b.w	570c0c <spr_noaccess@@Base+0x2e95c>
│ │ │ │ +	b.w	570c00 <spr_noaccess@@Base+0x2e950>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r5, r3, #7
│ │ │ │ +	lsls	r3, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │ @@ -1251055,19 +1251078,19 @@
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #0
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4cfbc4 <tcg_gen_gvec_smax@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	lsls	r7, r3, #17
│ │ │ │ +	lsls	r2, r3, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │ @@ -1251078,143 +1251101,143 @@
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4cfc28 <tcg_gen_gvec_umax@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r0, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r0, r0, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r0, [r6, #109]	@ 0x6d
│ │ │ │ -	cbz	r0, 578436 <spr_noaccess@@Base+0x36186>
│ │ │ │ -	ldr.w	r4, [pc, #1184]	@ 578870 <spr_noaccess@@Base+0x365c0>
│ │ │ │ +	cbz	r0, 57842c <spr_noaccess@@Base+0x3617c>
│ │ │ │ +	ldr.w	r4, [pc, #1180]	@ 578864 <spr_noaccess@@Base+0x365b4>
│ │ │ │  	addw	r0, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r3, #16
│ │ │ │  	addw	r4, r4, #1252	@ 0x4e4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4ce4f8 <tcg_gen_gvec_3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r2, [pc, #1144]	@ 578874 <spr_noaccess@@Base+0x365c4>
│ │ │ │ +	ldr.w	r2, [pc, #1144]	@ 578868 <spr_noaccess@@Base+0x365b8>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	558e1c <spr_noaccess@@Base+0x16b6c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr.w	r2, [pc, #1132]	@ 578878 <spr_noaccess@@Base+0x365c8>
│ │ │ │ +	ldr.w	r2, [pc, #1132]	@ 57886c <spr_noaccess@@Base+0x365bc>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	558e1c <spr_noaccess@@Base+0x16b6c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r2, [pc, #1108]	@ 57887c <spr_noaccess@@Base+0x365cc>
│ │ │ │ +	ldr.w	r2, [pc, #1104]	@ 578870 <spr_noaccess@@Base+0x365c0>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	558e1c <spr_noaccess@@Base+0x16b6c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r4, [pc, #1072]	@ 578880 <spr_noaccess@@Base+0x365d0>
│ │ │ │ +	ldr.w	r4, [pc, #1068]	@ 578874 <spr_noaccess@@Base+0x365c4>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	54cbe0 <spr_noaccess@@Base+0xa930>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ +	ldr.w	r2, [r6, #136]	@ 0x88
│ │ │ │ +	lsls	r5, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r6, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #1
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0a0c <tcg_gen_gvec_shlv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #976]	@ (578884 <spr_noaccess@@Base+0x365d4>)
│ │ │ │ -	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [sp, #28]
│ │ │ │  	mov	r8, r0
│ │ │ │ +	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [pc, #964]	@ (578878 <spr_noaccess@@Base+0x365c8>)
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #28]
│ │ │ │ +	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r7, r0
│ │ │ │ -	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, sl, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #860]	@ (57884c <spr_noaccess@@Base+0x3659c>)
│ │ │ │ +	ldr	r1, [pc, #860]	@ (578840 <spr_noaccess@@Base+0x36590>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	ip, [r6]
│ │ │ │  	mov	r2, r4
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #896]	@ (578888 <spr_noaccess@@Base+0x365d8>)
│ │ │ │ +	ldr	r0, [pc, #896]	@ (57887c <spr_noaccess@@Base+0x365cc>)
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add.w	r6, r8, r3
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	add.w	r1, r0, #756	@ 0x2f4
│ │ │ │  	add	r3, ip
│ │ │ │  	ldr.w	r0, [r0, #756]	@ 0x2f4
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r5, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #868]	@ (57888c <spr_noaccess@@Base+0x365dc>)
│ │ │ │ +	ldr	r3, [pc, #864]	@ (578880 <spr_noaccess@@Base+0x365d0>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	lsls	r0, r3, #17
│ │ │ │ +	lsls	r7, r3, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ +	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │ @@ -1251230,86 +1251253,89 @@
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #2
│ │ │ │  	movs	r2, #9
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	54e894 <spr_noaccess@@Base+0xc5e4>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r1, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #732]	@ (578890 <spr_noaccess@@Base+0x365e0>)
│ │ │ │ +	ldr	r2, [pc, #728]	@ (578884 <spr_noaccess@@Base+0x365d4>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #868	@ 0x364
│ │ │ │  	bl	54cc8c <spr_noaccess@@Base+0xa9dc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	cmp.w	r3, #1920	@ 0x780
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r0, r3, #7
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r7, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #680]	@ (578894 <spr_noaccess@@Base+0x365e4>)
│ │ │ │ +	ldr	r2, [pc, #680]	@ (578888 <spr_noaccess@@Base+0x365d8>)
│ │ │ │  	mov	r1, r5
│ │ │ │ -	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #952	@ 0x3b8
│ │ │ │  	bl	54cc8c <spr_noaccess@@Base+0xa9dc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r4, r3, #7
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r3, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #636]	@ (578898 <spr_noaccess@@Base+0x365e8>)
│ │ │ │ +	ldr	r2, [pc, #636]	@ (57888c <spr_noaccess@@Base+0x365dc>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #924	@ 0x39c
│ │ │ │  	bl	54cc8c <spr_noaccess@@Base+0xa9dc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r4, r3, #7
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r3, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #596]	@ (57889c <spr_noaccess@@Base+0x365ec>)
│ │ │ │ +	ldr	r2, [pc, #596]	@ (578890 <spr_noaccess@@Base+0x365e0>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #644	@ 0x284
│ │ │ │  	bl	54cc8c <spr_noaccess@@Base+0xa9dc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r2, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #8
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	54e894 <spr_noaccess@@Base+0xc5e4>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ +	lsls	r1, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │ @@ -1251317,64 +1251343,64 @@
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #2
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4cfc28 <tcg_gen_gvec_umax@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r2, r3, #7
│ │ │ │ +	lsls	r0, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │ +	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #1
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4cfc28 <tcg_gen_gvec_umax@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r7, r3, #7
│ │ │ │ +	ldr.w	r2, [r0, #136]	@ 0x88
│ │ │ │ +	lsls	r5, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #2
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0a70 <tcg_gen_gvec_shrv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	movs	r4, #0
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #360]	@ (5788a0 <spr_noaccess@@Base+0x365f0>)
│ │ │ │ +	ldr	r3, [pc, #360]	@ (578894 <spr_noaccess@@Base+0x365e4>)
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	54cbe0 <spr_noaccess@@Base+0xa930>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │ -	lsls	r2, r3, #11
│ │ │ │ +	lsls	r7, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r2, r3
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	559a08 <spr_noaccess@@Base+0x17758>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ @@ -1251382,224 +1251408,224 @@
│ │ │ │  	lsls	r3, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #9
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	54e894 <spr_noaccess@@Base+0xc5e4>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r5, r3, #7
│ │ │ │ +	ldr.w	r2, [r0, #136]	@ 0x88
│ │ │ │ +	lsls	r5, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4cfecc <tcg_gen_gvec_xor@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #228]	@ (5788a4 <spr_noaccess@@Base+0x365f4>)
│ │ │ │ +	ldr	r2, [pc, #228]	@ (578898 <spr_noaccess@@Base+0x365e8>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movs	r1, #3
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r2, r4, #16, #1
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r4, r4, #16, #1
│ │ │ │ +	strb.w	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │  	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	strb.w	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e600 <spr_noaccess@@Base+0xc350>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movs	r1, #2
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r2, r4, #16, #1
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r4, r4, #16, #1
│ │ │ │ +	strb.w	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │  	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	strb.w	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e600 <spr_noaccess@@Base+0xc350>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movs	r1, #1
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r2, r4, #16, #1
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r4, r4, #16, #1
│ │ │ │ +	strb.w	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │  	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	strb.w	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e600 <spr_noaccess@@Base+0xc350>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movs	r1, #0
│ │ │ │  	mov	r0, r5
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ +	ubfx	r2, r4, #16, #1
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │ -	ubfx	r4, r4, #16, #1
│ │ │ │ +	strb.w	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │  	str	r3, [sp, #48]	@ 0x30
│ │ │ │ -	strb.w	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	54e600 <spr_noaccess@@Base+0xc350>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	nop
│ │ │ │ -	str	r0, [r2, #56]	@ 0x38
│ │ │ │ +	str	r2, [r3, #56]	@ 0x38
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r5, pc, #12	@ (adr r5, 578860 <spr_noaccess@@Base+0x365b0>)
│ │ │ │ -	vpaddl.u<illegal width 64>	q13, <illegal reg q3.5>
│ │ │ │ -	vrshr.u32	d26, d29, #4
│ │ │ │ -	vcvt.f16.u16	<illegal reg q15.5>, q8, #4
│ │ │ │ +	add	r5, pc, #60	@ (adr r5, 578884 <spr_noaccess@@Base+0x365d4>)
│ │ │ │ +	vrshr.u64	q13, <illegal reg q1.5>, #4
│ │ │ │ +	vpaddl.s<illegal width 64>	q13, <illegal reg q4.5>
│ │ │ │ +	vcvt.f16.u16	<illegal reg q15.5>, q13, #4
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │ -	ldc2	0, cr0, [r8], #-264	@ 0xfffffef8
│ │ │ │ -	add	r1, pc, #988	@ (adr r1, 578c44 <spr_noaccess@@Base+0x36994>)
│ │ │ │ -	vtbl.8	d31, {d28-d31}, d22
│ │ │ │ +	mcrr2	0, 4, r0, r2, cr2
│ │ │ │ +	add	r2, pc, #4	@ (adr r2, 578860 <spr_noaccess@@Base+0x365b0>)
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffcfbb0
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │ -	cbnz	r7, 57889e <spr_noaccess@@Base+0x365ee>
│ │ │ │ -	vtbl.8	d31, {d28-d30}, d26
│ │ │ │ +	cbnz	r1, 578896 <spr_noaccess@@Base+0x365e6>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffcfab4
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xb81b
│ │ │ │ -	vqrshrun.s64	d27, <illegal reg q7.5>, #4
│ │ │ │ -	vqshl.u64	d27, d9, #60	@ 0x3c
│ │ │ │ -	vqrdmlah.s<illegal width 64>	<illegal reg q8.5>, q6, d1[0]
│ │ │ │ +			@ <UNDEFINED> instruction: 0xb825
│ │ │ │ +	vtbx.8	d27, {d12}, d25
│ │ │ │ +	vqneg.s<illegal width 64>	d27, d19
│ │ │ │ +	vqrdmlah.s<illegal width 64>	<illegal reg q8.5>, q6, d11[0]
│ │ │ │  	vrsra.u64	<illegal reg q9.5>, q12, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	bcs.n	578920 <spr_noaccess@@Base+0x36670>
│ │ │ │ +	bcs.n	578928 <spr_noaccess@@Base+0x36678>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	b.n	578cec <spr_noaccess@@Base+0x36a3c>
│ │ │ │ +	b.n	578cf4 <spr_noaccess@@Base+0x36a44>
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │ -	ldr.w	r0, [r2, #66]	@ 0x42
│ │ │ │ -	ldrb.w	r0, [sl, #66]	@ 0x42
│ │ │ │ -	str??.w	r0, [ip, r2]
│ │ │ │ -	ldrh.w	r0, [lr, r2]
│ │ │ │ -	subs	r7, r3, r1
│ │ │ │ -	vcle.s<illegal width 64>	d26, d29, #0
│ │ │ │ +	ldr.w	r0, [ip, #66]	@ 0x42
│ │ │ │ +	strh.w	r0, [r6, #66]	@ 0x42
│ │ │ │ +	ldr??.w	r0, [r8, r2]
│ │ │ │ +	str.w	r0, [sl, r2]
│ │ │ │ +	subs	r3, r5, r1
│ │ │ │ +	vsra.u64	d26, d25, #3
│ │ │ │  	vsri.32	d31, d4, #4
│ │ │ │  	adds	r2, #128	@ 0x80
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	lsls	r7, r3, #11
│ │ │ │ +	lsls	r1, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	str	r2, [sp, #28]
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr.w	r3, [pc, #1640]	@ 578f34 <spr_noaccess@@Base+0x36c84>
│ │ │ │ +	ldr.w	r3, [pc, #1640]	@ 578f28 <spr_noaccess@@Base+0x36c78>
│ │ │ │  	ubfx	r1, r4, #11, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	add	r3, pc
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │  	lsls	r4, r4, #4
│ │ │ │  	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │  	bl	4c1578 <tcg_gen_ext_i32_i64@@Base>
│ │ │ │  	ldr	r2, [sp, #28]
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r3, #1
│ │ │ │  	bl	4c00f8 <tcg_gen_sextract_i64@@Base>
│ │ │ │ -	ldr.w	r3, [pc, #1600]	@ 578f38 <spr_noaccess@@Base+0x36c88>
│ │ │ │ +	ldr.w	r3, [pc, #1600]	@ 578f2c <spr_noaccess@@Base+0x36c7c>
│ │ │ │  	mov	r2, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	add.w	r2, r4, #8
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	lsls	r0, r4, #15
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	mov	r1, r5
│ │ │ │ -	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r3, r4, #15
│ │ │ │ +	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ +	mov	r0, r6
│ │ │ │  	ite	pl
│ │ │ │  	movpl	r2, #2
│ │ │ │  	movmi	r2, #3
│ │ │ │  	bl	55763c <spr_noaccess@@Base+0x1538c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │ +	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │  	ands.w	r2, r4, #65536	@ 0x10000
│ │ │ │  	it	ne
│ │ │ │  	movne	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	55763c <spr_noaccess@@Base+0x1538c>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	lsls	r1, r4, #15
│ │ │ │ +	lsls	r7, r4, #15
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	lsls	r2, r3, #11
│ │ │ │ +	lsls	r5, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr.w	r3, [pc, #1476]	@ 578f38 <spr_noaccess@@Base+0x36c88>
│ │ │ │ +	ldr.w	r3, [pc, #1476]	@ 578f2c <spr_noaccess@@Base+0x36c7c>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	mov	r5, r0
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	movw	r3, #42152	@ 0xa4a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │  	bl	4bcd18 <tcg_gen_ld_i64@@Base>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r5
│ │ │ │  	movs	r2, #63	@ 0x3f
│ │ │ │  	movs	r3, #0
│ │ │ │  	bl	4bd63c <tcg_gen_shri_i64@@Base>
│ │ │ │ -	ldr.w	r3, [pc, #1436]	@ 578f3c <spr_noaccess@@Base+0x36c8c>
│ │ │ │ +	ldr.w	r3, [pc, #1436]	@ 578f30 <spr_noaccess@@Base+0x36c80>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, r4, lsl #2]
│ │ │ │  	bl	4c14a0 <tcg_gen_extrl_i64_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	lsls	r0, r4, #15
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	mov	r1, r5
│ │ │ │ -	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │ -	mov	r0, r6
│ │ │ │ +	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r3, r4, #15
│ │ │ │  	ite	pl
│ │ │ │  	movpl	r2, #2
│ │ │ │  	movmi	r2, #3
│ │ │ │  	bl	559248 <spr_noaccess@@Base+0x16f98>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │ +	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │  	ands.w	r2, r4, #65536	@ 0x10000
│ │ │ │  	it	ne
│ │ │ │  	movne	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	559248 <spr_noaccess@@Base+0x16f98>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	lsls	r7, r4, #15
│ │ │ │ +	lsls	r1, r4, #15
│ │ │ │  	bmi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	lsls	r5, r3, #11
│ │ │ │ +	lsls	r2, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr.w	r3, [pc, #1320]	@ 578f38 <spr_noaccess@@Base+0x36c88>
│ │ │ │ +	ldr.w	r3, [pc, #1320]	@ 578f2c <spr_noaccess@@Base+0x36c7c>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r4, r4, #21, #5
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │  	mov	r5, r0
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	movw	r3, #42152	@ 0xa4a8
│ │ │ │  	add.w	r2, r3, r2, lsl #4
│ │ │ │ @@ -1251616,90 +1251642,90 @@
│ │ │ │  	mov	r2, r4
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	add.w	r2, r4, #8
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	lsls	r0, r4, #15
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │  	mov	r1, r5
│ │ │ │ -	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │ -	lsls	r3, r4, #15
│ │ │ │ +	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │ +	mov	r0, r6
│ │ │ │  	ite	pl
│ │ │ │  	movpl	r2, #2
│ │ │ │  	movmi	r2, #3
│ │ │ │  	bl	54c87c <spr_noaccess@@Base+0xa5cc>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	ubfx	r3, r4, #11, #5
│ │ │ │ -	strd	r2, r3, [sp, #40]	@ 0x28
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r3, r4, #21, #5
│ │ │ │ +	strd	r3, r2, [sp, #40]	@ 0x28
│ │ │ │  	ands.w	r2, r4, #65536	@ 0x10000
│ │ │ │  	it	ne
│ │ │ │  	movne	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	54c87c <spr_noaccess@@Base+0xa5cc>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ubfx	r3, r4, #21, #5
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	mov	r7, r3
│ │ │ │  	ubfx	r3, r4, #16, #5
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │  	subs	r3, #6
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	str	r4, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │  	cmp	r3, #21
│ │ │ │  	bhi.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	add	r2, pc, #8	@ (adr r2, 578ab8 <spr_noaccess@@Base+0x36808>)
│ │ │ │ -	ldr.w	r3, [r2, r3, lsl #2]
│ │ │ │ -	add	r2, r3
│ │ │ │ -	bx	r2
│ │ │ │ -	asrs	r5, r6, #1
│ │ │ │ +	add	r1, pc, #8	@ (adr r1, 578aac <spr_noaccess@@Base+0x367fc>)
│ │ │ │ +	ldr.w	r3, [r1, r3, lsl #2]
│ │ │ │ +	add	r1, r3
│ │ │ │ +	bx	r1
│ │ │ │ +	asrs	r1, r7, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r1, r5, #1
│ │ │ │ +	asrs	r5, r5, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r3, #1
│ │ │ │ +	asrs	r1, r4, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r1, r2, #1
│ │ │ │ +	asrs	r5, r2, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r0, #1
│ │ │ │ +	asrs	r1, r1, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r5, [r7, #32]
│ │ │ │ -	vrshr.u32	d22, d29, #1
│ │ │ │ -	vrshr.u32	d22, d29, #1
│ │ │ │ -	vrshr.u32	d22, d29, #1
│ │ │ │ -	vrshr.u32	d22, d29, #1
│ │ │ │ -	vshr.u32	d17, d17, #1
│ │ │ │ +	str	r1, [r1, #36]	@ 0x24
│ │ │ │ +	vmlal.u<illegal width 64>	q11, d15, d9[0]
│ │ │ │ +	vmlal.u<illegal width 64>	q11, d15, d9[0]
│ │ │ │ +	vmlal.u<illegal width 64>	q11, d15, d9[0]
│ │ │ │ +	vmlal.u<illegal width 64>	q11, d15, d9[0]
│ │ │ │ +	vshr.u32	d17, d21, #1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	asrs	r5, r3, #32
│ │ │ │ +	asrs	r1, r4, #32
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r5, [r7, #32]
│ │ │ │ -	vrshr.u32	d22, d29, #1
│ │ │ │ -	vrshr.u32	d22, d29, #1
│ │ │ │ -	vrshr.u32	d22, d29, #1
│ │ │ │ -	vrshr.u32	d22, d29, #1
│ │ │ │ -	vrshr.u32	d22, d29, #1
│ │ │ │ -	vaddl.u<illegal width 64>	<illegal reg q8.5>, d15, d9
│ │ │ │ +	str	r1, [r1, #36]	@ 0x24
│ │ │ │ +	vmlal.u<illegal width 64>	q11, d15, d9[0]
│ │ │ │ +	vmlal.u<illegal width 64>	q11, d15, d9[0]
│ │ │ │ +	vmlal.u<illegal width 64>	q11, d15, d9[0]
│ │ │ │ +	vmlal.u<illegal width 64>	q11, d15, d9[0]
│ │ │ │ +	vmlal.u<illegal width 64>	q11, d15, d9[0]
│ │ │ │ +	vaddl.u<illegal width 64>	<illegal reg q8.5>, d15, d13
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r1, r5, #31
│ │ │ │ +	lsrs	r5, r5, #31
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r1, r5, #29
│ │ │ │ +	lsrs	r7, r5, #29
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r3, r2, #28
│ │ │ │ +	lsrs	r5, r2, #28
│ │ │ │  	movs	r0, r0
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r0, r3, #7
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r7, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1040]	@ 578f40 <spr_noaccess@@Base+0x36c90>
│ │ │ │ +	ldr.w	r2, [pc, #1040]	@ 578f34 <spr_noaccess@@Base+0x36c84>
│ │ │ │  	mov	r1, r5
│ │ │ │ -	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #672	@ 0x2a0
│ │ │ │  	bl	54cc8c <spr_noaccess@@Base+0xa9dc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r2, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r0, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ @@ -1251707,252 +1251733,252 @@
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54e894 <spr_noaccess@@Base+0xc5e4>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #988]	@ (578f44 <spr_noaccess@@Base+0x36c94>)
│ │ │ │ +	ldr	r2, [pc, #992]	@ (578f38 <spr_noaccess@@Base+0x36c88>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r2, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #924]	@ (578f38 <spr_noaccess@@Base+0x36c88>)
│ │ │ │ -	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [sp, #28]
│ │ │ │  	mov	r8, r0
│ │ │ │ +	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │ +	ldr	r3, [pc, #920]	@ (578f2c <spr_noaccess@@Base+0x36c7c>)
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #28]
│ │ │ │ +	addw	r2, r9, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r7, r0
│ │ │ │ -	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, sl, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #844]	@ (578f20 <spr_noaccess@@Base+0x36c70>)
│ │ │ │ +	ldr	r1, [pc, #844]	@ (578f14 <spr_noaccess@@Base+0x36c64>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	ip, [r6]
│ │ │ │  	mov	r2, r4
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #860]	@ (578f48 <spr_noaccess@@Base+0x36c98>)
│ │ │ │ +	ldr	r0, [pc, #860]	@ (578f3c <spr_noaccess@@Base+0x36c8c>)
│ │ │ │  	adds	r1, r7, r3
│ │ │ │  	add.w	r6, r8, r3
│ │ │ │  	str	r1, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	add.w	r1, r0, #1020	@ 0x3fc
│ │ │ │  	add	r3, ip
│ │ │ │  	ldr.w	r0, [r0, #1020]	@ 0x3fc
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	cmp	r5, #0
│ │ │ │  	beq.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #828]	@ (578f4c <spr_noaccess@@Base+0x36c9c>)
│ │ │ │ +	ldr	r3, [pc, #832]	@ (578f40 <spr_noaccess@@Base+0x36c90>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #764]	@ (578f38 <spr_noaccess@@Base+0x36c88>)
│ │ │ │ +	ldr	r3, [pc, #764]	@ (578f2c <spr_noaccess@@Base+0x36c7c>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r4, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	addw	r2, r5, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #748]	@ (578f50 <spr_noaccess@@Base+0x36ca0>)
│ │ │ │ -	ldr	r1, [pc, #704]	@ (578f24 <spr_noaccess@@Base+0x36c74>)
│ │ │ │ +	ldr	r2, [pc, #752]	@ (578f44 <spr_noaccess@@Base+0x36c94>)
│ │ │ │ +	ldr	r1, [pc, #704]	@ (578f18 <spr_noaccess@@Base+0x36c68>)
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r7, #0]
│ │ │ │  	add.w	r2, r2, r8, lsl #2
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	r0, [r2, #128]	@ 0x80
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r2, r1]
│ │ │ │  	add	r6, r2
│ │ │ │  	add	r4, r2
│ │ │ │  	add	r3, r2
│ │ │ │  	add	r2, r0
│ │ │ │ -	ldr	r0, [pc, #720]	@ (578f54 <spr_noaccess@@Base+0x36ca4>)
│ │ │ │ +	ldr	r0, [pc, #720]	@ (578f48 <spr_noaccess@@Base+0x36c98>)
│ │ │ │  	str	r6, [sp, #4]
│ │ │ │  	add	r0, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	addw	r1, r0, #1548	@ 0x60c
│ │ │ │  	ldr.w	r0, [r0, #1548]	@ 0x60c
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r6, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5742f0 <spr_noaccess@@Base+0x32040>
│ │ │ │ +	beq.w	5742e8 <spr_noaccess@@Base+0x32038>
│ │ │ │  	and.w	r0, r4, #1
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #632]	@ (578f38 <spr_noaccess@@Base+0x36c88>)
│ │ │ │ +	ldr	r3, [pc, #636]	@ (578f2c <spr_noaccess@@Base+0x36c7c>)
│ │ │ │  	ubfx	r2, r4, #21, #5
│ │ │ │  	mov	r6, r0
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r2, [pc, #572]	@ (578f28 <spr_noaccess@@Base+0x36c78>)
│ │ │ │ +	ldr	r2, [pc, #572]	@ (578f1c <spr_noaccess@@Base+0x36c6c>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r2, [r2, #0]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	ldr	r3, [r3, r2]
│ │ │ │  	movs	r2, #0
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #8]
│ │ │ │ -	ldr	r0, [pc, #596]	@ (578f58 <spr_noaccess@@Base+0x36ca8>)
│ │ │ │ +	ldr	r0, [pc, #600]	@ (578f4c <spr_noaccess@@Base+0x36c9c>)
│ │ │ │  	add	r6, r3
│ │ │ │  	add	r5, r3
│ │ │ │  	strd	r5, r6, [sp]
│ │ │ │  	add	r0, pc
│ │ │ │  	add	r3, r1
│ │ │ │  	add.w	r1, r0, #240	@ 0xf0
│ │ │ │  	ldr.w	r0, [r0, #240]	@ 0xf0
│ │ │ │  	bl	4b5668 <tcg_gen_call4@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r2, [pc, #572]	@ (578f5c <spr_noaccess@@Base+0x36cac>)
│ │ │ │ +	ldr	r2, [pc, #572]	@ (578f50 <spr_noaccess@@Base+0x36ca0>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	strd	r3, r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	5575a0 <spr_noaccess@@Base+0x152f0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #548]	@ (578f60 <spr_noaccess@@Base+0x36cb0>)
│ │ │ │ +	ldr	r2, [pc, #552]	@ (578f54 <spr_noaccess@@Base+0x36ca4>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	strd	r3, r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	5575a0 <spr_noaccess@@Base+0x152f0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #528]	@ (578f64 <spr_noaccess@@Base+0x36cb4>)
│ │ │ │ +	ldr	r2, [pc, #528]	@ (578f58 <spr_noaccess@@Base+0x36ca8>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	strd	r3, r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	5575a0 <spr_noaccess@@Base+0x152f0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	ldr	r2, [pc, #504]	@ (578f68 <spr_noaccess@@Base+0x36cb8>)
│ │ │ │ +	ldr	r2, [pc, #508]	@ (578f5c <spr_noaccess@@Base+0x36cac>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	ubfx	r4, r4, #11, #5
│ │ │ │  	add	r2, pc
│ │ │ │  	strd	r3, r4, [sp, #40]	@ 0x28
│ │ │ │  	bl	5575a0 <spr_noaccess@@Base+0x152f0>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r4, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r2, [pc, #472]	@ (578f6c <spr_noaccess@@Base+0x36cbc>)
│ │ │ │ +	ldr	r2, [pc, #476]	@ (578f60 <spr_noaccess@@Base+0x36cb0>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r4, [pc, #452]	@ (578f70 <spr_noaccess@@Base+0x36cc0>)
│ │ │ │ +	ldr	r4, [pc, #456]	@ (578f64 <spr_noaccess@@Base+0x36cb4>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	54cbe0 <spr_noaccess@@Base+0xa930>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578f12 <spr_noaccess@@Base+0x36c62>
│ │ │ │ +	beq.w	578f04 <spr_noaccess@@Base+0x36c54>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #364]	@ (578f38 <spr_noaccess@@Base+0x36c88>)
│ │ │ │ +	ldr	r3, [pc, #364]	@ (578f2c <spr_noaccess@@Base+0x36c7c>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	movw	r7, #41640	@ 0xa2a8
│ │ │ │  	mov	r6, r0
│ │ │ │  	add.w	r2, r7, r2, lsl #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4bcd18 <tcg_gen_ld_i64@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #7
│ │ │ │  	bl	4bd3f4 <tcg_gen_andi_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #312]	@ (578f2c <spr_noaccess@@Base+0x36c7c>)
│ │ │ │ -	ldr	r1, [pc, #384]	@ (578f74 <spr_noaccess@@Base+0x36cc4>)
│ │ │ │ +	ldr	r3, [pc, #316]	@ (578f20 <spr_noaccess@@Base+0x36c70>)
│ │ │ │ +	ldr	r1, [pc, #384]	@ (578f68 <spr_noaccess@@Base+0x36cb8>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #3648	@ 0xe40
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	ldr	r3, [r5, #0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	bl	4b5560 <tcg_gen_call1@@Base>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #348]	@ (578f78 <spr_noaccess@@Base+0x36cc8>)
│ │ │ │ +	ldr	r3, [pc, #348]	@ (578f6c <spr_noaccess@@Base+0x36cbc>)
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4c1508 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r8
│ │ │ │ @@ -1251978,34 +1252004,34 @@
│ │ │ │  	movs	r3, #7
│ │ │ │  	mov	r0, r4
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │  	bl	54d0f8 <spr_noaccess@@Base+0xae48>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	578f12 <spr_noaccess@@Base+0x36c62>
│ │ │ │ -	ldr	r1, [pc, #184]	@ (578f38 <spr_noaccess@@Base+0x36c88>)
│ │ │ │ +	beq.n	578f04 <spr_noaccess@@Base+0x36c54>
│ │ │ │ +	ldr	r1, [pc, #188]	@ (578f2c <spr_noaccess@@Base+0x36c7c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r3, [pc, #172]	@ (578f30 <spr_noaccess@@Base+0x36c80>)
│ │ │ │ +	ldr	r3, [pc, #172]	@ (578f24 <spr_noaccess@@Base+0x36c74>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r5, [fp, r1]
│ │ │ │ -	ldr	r1, [pc, #236]	@ (578f7c <spr_noaccess@@Base+0x36ccc>)
│ │ │ │ +	ldr	r1, [pc, #240]	@ (578f70 <spr_noaccess@@Base+0x36cc0>)
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r5, #0]
│ │ │ │  	add.w	r1, r1, #3648	@ 0xe40
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4b5560 <tcg_gen_call1@@Base>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #208]	@ (578f80 <spr_noaccess@@Base+0x36cd0>)
│ │ │ │ +	ldr	r3, [pc, #212]	@ (578f74 <spr_noaccess@@Base+0x36cc4>)
│ │ │ │  	mov	r6, r0
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4c1508 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │  	mov.w	r3, #4294967295	@ 0xffffffff
│ │ │ │  	mov	r1, r4
│ │ │ │ @@ -1252037,77 +1252063,78 @@
│ │ │ │  	bl	54d0f8 <spr_noaccess@@Base+0xae48>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #7
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldrb	r2, [r5, r2]
│ │ │ │ +	nop
│ │ │ │ +	ldrb	r0, [r7, r2]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrb	r0, [r3, r0]
│ │ │ │ +	ldrb	r6, [r4, r0]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r2, [r2, r6]
│ │ │ │ +	ldrh	r0, [r4, r6]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r4, [r1, r2]
│ │ │ │ +	ldrh	r2, [r3, r2]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrh	r0, [r0, r0]
│ │ │ │ +	ldrh	r6, [r1, r0]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	udf	#128	@ 0x80
│ │ │ │ +	udf	#140	@ 0x8c
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ble.n	578eac <spr_noaccess@@Base+0x36bfc>
│ │ │ │ +	ble.n	578eb4 <spr_noaccess@@Base+0x36c04>
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xf3540042
│ │ │ │ -	ldr	r6, [sp, #724]	@ 0x2d4
│ │ │ │ -	vtbx.8	d28, {d12-d15}, d20
│ │ │ │ +	bfi	r0, r2, #1, #2
│ │ │ │ +	ldr	r6, [sp, #780]	@ 0x30c
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffccb72
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	blt.n	578fe0 <spr_noaccess@@Base+0x36d30>
│ │ │ │ +	blt.n	578ff0 <spr_noaccess@@Base+0x36d40>
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │ -	bge.n	578f3c <spr_noaccess@@Base+0x36c8c>
│ │ │ │ +	blt.n	578f4c <spr_noaccess@@Base+0x36c9c>
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │ -	ldmia	r2!, {r1, r4, r6, r7}
│ │ │ │ +	ldmia	r2!, {r5, r6, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	blt.n	578fe8 <spr_noaccess@@Base+0x36d38>
│ │ │ │ +	blt.n	578ff8 <spr_noaccess@@Base+0x36d48>
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	add	r4, pc, #876	@ (adr r4, 5792cc <spr_noaccess@@Base+0x3701c>)
│ │ │ │ -	vcls.s<illegal width 64>	q13, <illegal reg q12.5>
│ │ │ │ -	vrsra.u64	q13, <illegal reg q11.5>, #4
│ │ │ │ -	vsubw.u<illegal width 64>	q13, q14, d5
│ │ │ │ -	vqrdmulh.s<illegal width 64>	<illegal reg q12.5>, q14, d25[0]
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffc1349
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffdfdbc
│ │ │ │ +	add	r4, pc, #932	@ (adr r4, 5792f8 <spr_noaccess@@Base+0x37048>)
│ │ │ │ +	vsri.32	q13, <illegal reg q11.5>, #4
│ │ │ │ +	vcls.s<illegal width 64>	d26, d5
│ │ │ │ +	vrsra.u64	d26, d3, #4
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffc9df7
│ │ │ │ +	vrsra.u32	<illegal reg q8.5>, <illegal reg q3.5>, #4
│ │ │ │ +	vqrdmulh.s<illegal width 64>	<illegal reg q15.5>, <illegal reg q14.5>, d10[0]
│ │ │ │  	lsls	r7, r0, #1
│ │ │ │ -	bls.n	578fec <spr_noaccess@@Base+0x36d3c>
│ │ │ │ +	bls.n	578ffc <spr_noaccess@@Base+0x36d4c>
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │ -	stc2	0, cr0, [r8, #-284]!	@ 0xfffffee4
│ │ │ │ -	bhi.n	578ed0 <spr_noaccess@@Base+0x36c20>
│ │ │ │ +	ldc2	0, cr0, [r6, #-284]!	@ 0xfffffee4
│ │ │ │ +	bhi.n	578ee0 <spr_noaccess@@Base+0x36c30>
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	578f12 <spr_noaccess@@Base+0x36c62>
│ │ │ │ -	ldr	r1, [pc, #868]	@ (5792f4 <spr_noaccess@@Base+0x37044>)
│ │ │ │ +	beq.n	578f04 <spr_noaccess@@Base+0x36c54>
│ │ │ │ +	ldr	r1, [pc, #868]	@ (5792e8 <spr_noaccess@@Base+0x37038>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r3, [pc, #848]	@ (5792e4 <spr_noaccess@@Base+0x37034>)
│ │ │ │ +	ldr	r3, [pc, #848]	@ (5792d8 <spr_noaccess@@Base+0x37028>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr.w	r5, [fp, r1]
│ │ │ │ -	ldr	r1, [pc, #856]	@ (5792f8 <spr_noaccess@@Base+0x37048>)
│ │ │ │ +	ldr	r1, [pc, #856]	@ (5792ec <spr_noaccess@@Base+0x3703c>)
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r3, [r5, #0]
│ │ │ │  	add.w	r1, r1, #3648	@ 0xe40
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4b5560 <tcg_gen_call1@@Base>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r6, r0
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #828]	@ (5792fc <spr_noaccess@@Base+0x3704c>)
│ │ │ │ +	ldr	r3, [pc, #828]	@ (5792f0 <spr_noaccess@@Base+0x37040>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4c1508 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │  	movs	r3, #7
│ │ │ │  	mov	r1, r6
│ │ │ │ @@ -1252127,39 +1252154,39 @@
│ │ │ │  	add.w	r2, r4, #41472	@ 0xa200
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578f12 <spr_noaccess@@Base+0x36c62>
│ │ │ │ +	beq.w	578f04 <spr_noaccess@@Base+0x36c54>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	ubfx	r2, r4, #11, #2
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4bca0c <tcg_gen_movi_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #704]	@ (5792e8 <spr_noaccess@@Base+0x37038>)
│ │ │ │ +	ldr	r3, [pc, #704]	@ (5792dc <spr_noaccess@@Base+0x3702c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #724]	@ (579300 <spr_noaccess@@Base+0x37050>)
│ │ │ │ +	ldr	r0, [pc, #724]	@ (5792f4 <spr_noaccess@@Base+0x37044>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #3648	@ 0xe40
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │ -	ldr	r3, [pc, #696]	@ (5792f4 <spr_noaccess@@Base+0x37044>)
│ │ │ │ +	ldr	r3, [pc, #696]	@ (5792e8 <spr_noaccess@@Base+0x37038>)
│ │ │ │  	ldr.w	r0, [r0, #3648]	@ 0xe40
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	ldr	r3, [r6, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	bl	4b5560 <tcg_gen_call1@@Base>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #684]	@ (579304 <spr_noaccess@@Base+0x37054>)
│ │ │ │ +	ldr	r3, [pc, #684]	@ (5792f8 <spr_noaccess@@Base+0x37048>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4c1508 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │  	movs	r3, #7
│ │ │ │  	mov	r1, r5
│ │ │ │ @@ -1252184,46 +1252211,46 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r0, r5
│ │ │ │  	strd	r7, r1, [sp]
│ │ │ │  	bl	54d0f8 <spr_noaccess@@Base+0xae48>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578f12 <spr_noaccess@@Base+0x36c62>
│ │ │ │ +	beq.w	578f04 <spr_noaccess@@Base+0x36c54>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #564]	@ (5792f4 <spr_noaccess@@Base+0x37044>)
│ │ │ │ +	ldr	r3, [pc, #564]	@ (5792e8 <spr_noaccess@@Base+0x37038>)
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	movw	r7, #41640	@ 0xa2a8
│ │ │ │  	mov	r6, r0
│ │ │ │  	add.w	r2, r7, r2, lsl #4
│ │ │ │  	ldr.w	r5, [fp, r3]
│ │ │ │  	ldr	r1, [r5, #0]
│ │ │ │  	bl	4bcd18 <tcg_gen_ld_i64@@Base>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r6
│ │ │ │  	movs	r2, #3
│ │ │ │  	movs	r3, #0
│ │ │ │  	bl	4bd3f4 <tcg_gen_andi_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #520]	@ (5792ec <spr_noaccess@@Base+0x3703c>)
│ │ │ │ -	ldr	r1, [pc, #544]	@ (579308 <spr_noaccess@@Base+0x37058>)
│ │ │ │ +	ldr	r3, [pc, #520]	@ (5792e0 <spr_noaccess@@Base+0x37030>)
│ │ │ │ +	ldr	r1, [pc, #544]	@ (5792fc <spr_noaccess@@Base+0x3704c>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #3648	@ 0xe40
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │  	ldr	r3, [r5, #0]
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	bl	4b5560 <tcg_gen_call1@@Base>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r4, r0
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #508]	@ (57930c <spr_noaccess@@Base+0x3705c>)
│ │ │ │ +	ldr	r3, [pc, #508]	@ (579300 <spr_noaccess@@Base+0x37050>)
│ │ │ │  	mov	r8, r0
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4c1508 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r8
│ │ │ │ @@ -1252249,39 +1252276,39 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r0, r4
│ │ │ │  	strd	r6, r1, [sp]
│ │ │ │  	bl	54d0f8 <spr_noaccess@@Base+0xae48>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578f12 <spr_noaccess@@Base+0x36c62>
│ │ │ │ +	beq.w	578f04 <spr_noaccess@@Base+0x36c54>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	ubfx	r3, r4, #11, #3
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r7, r0
│ │ │ │  	bl	4bca0c <tcg_gen_movi_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #368]	@ (5792f0 <spr_noaccess@@Base+0x37040>)
│ │ │ │ +	ldr	r3, [pc, #368]	@ (5792e4 <spr_noaccess@@Base+0x37034>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r0, [pc, #392]	@ (579310 <spr_noaccess@@Base+0x37060>)
│ │ │ │ +	ldr	r0, [pc, #392]	@ (579304 <spr_noaccess@@Base+0x37054>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r0, pc
│ │ │ │  	add.w	r1, r0, #3648	@ 0xe40
│ │ │ │  	ldr	r2, [r2, r3]
│ │ │ │ -	ldr	r3, [pc, #352]	@ (5792f4 <spr_noaccess@@Base+0x37044>)
│ │ │ │ +	ldr	r3, [pc, #352]	@ (5792e8 <spr_noaccess@@Base+0x37038>)
│ │ │ │  	ldr.w	r0, [r0, #3648]	@ 0xe40
│ │ │ │  	ldr.w	r6, [fp, r3]
│ │ │ │  	ldr	r3, [r6, #0]
│ │ │ │  	add	r3, r2
│ │ │ │  	movs	r2, #0
│ │ │ │  	bl	4b5560 <tcg_gen_call1@@Base>
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │  	mov	r5, r0
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #352]	@ (579314 <spr_noaccess@@Base+0x37064>)
│ │ │ │ +	ldr	r3, [pc, #352]	@ (579308 <spr_noaccess@@Base+0x37058>)
│ │ │ │  	mov	r4, r0
│ │ │ │  	mov	r0, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	bl	4c1508 <tcg_gen_extu_i32_i64@@Base>
│ │ │ │  	movs	r3, #7
│ │ │ │  	mov	r1, r5
│ │ │ │ @@ -1252308,15 +1252335,15 @@
│ │ │ │  	strd	r7, r1, [sp]
│ │ │ │  	bl	54d0f8 <spr_noaccess@@Base+0xae48>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	movs	r4, #0
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #256]	@ (579318 <spr_noaccess@@Base+0x37068>)
│ │ │ │ +	ldr	r3, [pc, #256]	@ (57930c <spr_noaccess@@Base+0x3705c>)
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	54cbe0 <spr_noaccess@@Base+0xa930>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ @@ -1252324,41 +1252351,41 @@
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #6
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	54e894 <spr_noaccess@@Base+0xc5e4>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r5, r3, #7
│ │ │ │ +	lsls	r3, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │ -	ldr	r4, [pc, #184]	@ (57931c <spr_noaccess@@Base+0x3706c>)
│ │ │ │ +	ldr	r4, [pc, #184]	@ (579310 <spr_noaccess@@Base+0x37060>)
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r3, #16
│ │ │ │  	add.w	r4, r4, #980	@ 0x3d4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4ce4f8 <tcg_gen_gvec_3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	lsls	r7, r3, #17
│ │ │ │ +	lsls	r2, r3, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │ @@ -1252374,211 +1252401,214 @@
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54f8c0 <spr_noaccess@@Base+0xd610>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	nop
│ │ │ │ -	ldr	r0, [r6, r3]
│ │ │ │ +	ldr	r4, [r7, r3]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r0, [r3, r1]
│ │ │ │ +	ldr	r4, [r4, r1]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrsb	r2, [r3, r6]
│ │ │ │ +	ldrsb	r6, [r4, r6]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldrsb	r6, [r7, r3]
│ │ │ │ +	ldrsb	r2, [r1, r4]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldc2	0, cr0, [r8], {71}	@ 0x47
│ │ │ │ -	bvc.n	57922c <spr_noaccess@@Base+0x36f7c>
│ │ │ │ +	stc2	0, cr0, [r4], #-284	@ 0xfffffee4
│ │ │ │ +	bvc.n	579238 <spr_noaccess@@Base+0x36f88>
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfb880047
│ │ │ │ -	bvs.n	579300 <spr_noaccess@@Base+0x37050>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfb940047
│ │ │ │ +	bvc.n	57930c <spr_noaccess@@Base+0x3705c>
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfaca0047
│ │ │ │ -	bvs.n	57939c <spr_noaccess@@Base+0x370ec>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfad60047
│ │ │ │ +	bvs.n	5793a8 <spr_noaccess@@Base+0x370f8>
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfa2e0047
│ │ │ │ -	bpl.n	57925c <spr_noaccess@@Base+0x36fac>
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfa3a0047
│ │ │ │ +	bpl.n	579268 <spr_noaccess@@Base+0x36fb8>
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │ -	lsrs	r3, r3, #23
│ │ │ │ -	vcvt.f16.u16	d30, d10, #3
│ │ │ │ +	lsrs	r7, r4, #23
│ │ │ │ +	vdup.8	d30, d22[6]
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │  	cmp.w	r3, #832	@ 0x340
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r1, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1796]	@ 579a4c <spr_noaccess@@Base+0x3779c>
│ │ │ │ +	ldr.w	r2, [pc, #1800]	@ 579a44 <spr_noaccess@@Base+0x37794>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #756	@ 0x2f4
│ │ │ │  	bl	54cc8c <spr_noaccess@@Base+0xa9dc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	ubfx	r2, r4, #21, #5
│ │ │ │ -	str	r2, [sp, #40]	@ 0x28
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │ -	ubfx	r4, r4, #11, #5
│ │ │ │ -	strd	r2, r4, [sp, #44]	@ 0x2c
│ │ │ │ -	lsls	r2, r3, #7
│ │ │ │ +	str	r2, [sp, #44]	@ 0x2c
│ │ │ │ +	ubfx	r2, r4, #11, #5
│ │ │ │ +	ubfx	r4, r4, #21, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	str	r4, [sp, #40]	@ 0x28
│ │ │ │ +	lsls	r0, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1752]	@ 579a50 <spr_noaccess@@Base+0x377a0>
│ │ │ │ +	ldr.w	r2, [pc, #1756]	@ 579a48 <spr_noaccess@@Base+0x37798>
│ │ │ │  	mov	r1, r5
│ │ │ │ +	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	add.w	r2, r2, #728	@ 0x2d8
│ │ │ │  	bl	54cc8c <spr_noaccess@@Base+0xa9dc>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	569e54 <spr_noaccess@@Base+0x27ba4>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [pc, #1728]	@ 579a54 <spr_noaccess@@Base+0x377a4>
│ │ │ │ +	ldr.w	r3, [pc, #1728]	@ 579a4c <spr_noaccess@@Base+0x3779c>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	54fd74 <spr_noaccess@@Base+0xdac4>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr	r2, [r6, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r2, r3, #7
│ │ │ │ +	ldr.w	r2, [r0, #136]	@ 0x88
│ │ │ │ +	lsls	r0, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.n	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r6, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.n	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0160 <tcg_gen_gvec_nor@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	cmp.w	r3, #1472	@ 0x5c0
│ │ │ │ +	cmp.w	r2, #1472	@ 0x5c0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │ -	lsls	r5, r3, #17
│ │ │ │ +	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │ +	lsls	r5, r2, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.n	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.n	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0a0c <tcg_gen_gvec_shlv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │ -	lsls	r7, r3, #17
│ │ │ │ +	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │ +	lsls	r7, r2, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.n	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.n	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d00c4 <tcg_gen_gvec_nand@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [r6, #144]	@ 0x90
│ │ │ │ -	lsls	r2, r3, #17
│ │ │ │ +	ldr.w	r2, [r0, #144]	@ 0x90
│ │ │ │ +	lsls	r0, r2, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.n	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r6, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.n	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d01fc <tcg_gen_gvec_eqv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │  	lsls	r3, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1472]	@ 579a58 <spr_noaccess@@Base+0x377a8>
│ │ │ │ +	ldr.w	r2, [pc, #1476]	@ 579a50 <spr_noaccess@@Base+0x377a0>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ +	lsls	r0, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │ +	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	ubfx	r1, r4, #16, #5
│ │ │ │  	ubfx	r0, r4, #21, #5
│ │ │ │ -	ldr.w	r4, [pc, #1428]	@ 579a5c <spr_noaccess@@Base+0x377ac>
│ │ │ │ +	ldr.w	r4, [pc, #1432]	@ 579a54 <spr_noaccess@@Base+0x377a4>
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │  	add	r4, pc
│ │ │ │  	movs	r3, #16
│ │ │ │  	addw	r4, r4, #1036	@ 0x40c
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	strd	r3, r4, [sp]
│ │ │ │  	bl	4ce4f8 <tcg_gen_gvec_3@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [pc, #1392]	@ 579a60 <spr_noaccess@@Base+0x377b0>
│ │ │ │ +	ldr.w	r3, [pc, #1392]	@ 579a58 <spr_noaccess@@Base+0x377a8>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	54fd74 <spr_noaccess@@Base+0xdac4>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	cmp.w	r3, #1216	@ 0x4c0
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #17
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r2, [pc, #1360]	@ 579a64 <spr_noaccess@@Base+0x377b4>
│ │ │ │ +	ldr.w	r2, [pc, #1360]	@ 579a5c <spr_noaccess@@Base+0x377ac>
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	54f834 <spr_noaccess@@Base+0xd584>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr.w	r3, [pc, #1348]	@ 579a68 <spr_noaccess@@Base+0x377b8>
│ │ │ │ +	ldr.w	r3, [pc, #1348]	@ 579a60 <spr_noaccess@@Base+0x377b0>
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r3, pc
│ │ │ │  	bl	54fd74 <spr_noaccess@@Base+0xdac4>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r7, r3, #7
│ │ │ │ +	lsls	r2, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │ @@ -1252586,19 +1252616,19 @@
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #1
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4cfb60 <tcg_gen_gvec_umin@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r3, r3, #7
│ │ │ │ +	lsls	r1, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │ @@ -1252606,19 +1252636,19 @@
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #0
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4cfb60 <tcg_gen_gvec_umin@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #136]	@ 0x88
│ │ │ │ -	lsls	r5, r3, #7
│ │ │ │ +	lsls	r3, r3, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	578188 <spr_noaccess@@Base+0x35ed8>
│ │ │ │ +	beq.w	57817c <spr_noaccess@@Base+0x35ecc>
│ │ │ │  	ubfx	r3, r4, #11, #5
│ │ │ │  	ubfx	r2, r4, #16, #5
│ │ │ │  	ubfx	r1, r4, #21, #5
│ │ │ │  	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │  	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	movs	r4, #16
│ │ │ │ @@ -1252628,160 +1252658,160 @@
│ │ │ │  	movs	r0, #2
│ │ │ │  	strd	r4, r4, [sp]
│ │ │ │  	bl	4cfb60 <tcg_gen_gvec_umin@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r3, [pc, #1124]	@ 579a6c <spr_noaccess@@Base+0x377bc>
│ │ │ │ +	ldr.w	r3, [pc, #1128]	@ 579a64 <spr_noaccess@@Base+0x377b4>
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	bl	55575c <spr_noaccess@@Base+0x134ac>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	cmp.w	r3, #256	@ 0x100
│ │ │ │ +	cmp.w	r2, #256	@ 0x100
│ │ │ │  	bne.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r5, r3, #7
│ │ │ │ +	ldr.w	r2, [r6, #136]	@ 0x88
│ │ │ │ +	lsls	r2, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r6, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #0
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0a0c <tcg_gen_gvec_shlv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	54c6e4 <spr_noaccess@@Base+0xa434>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r1, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r4, [pc, #1020]	@ (579a70 <spr_noaccess@@Base+0x377c0>)
│ │ │ │ +	ldr	r4, [pc, #1020]	@ (579a68 <spr_noaccess@@Base+0x377b8>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	54cbe0 <spr_noaccess@@Base+0xa930>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	movs	r4, #0
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #992]	@ (579a74 <spr_noaccess@@Base+0x377c4>)
│ │ │ │ +	ldr	r3, [pc, #992]	@ (579a6c <spr_noaccess@@Base+0x377bc>)
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	54cbe0 <spr_noaccess@@Base+0xa930>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r1, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	cmp	r7, #31
│ │ │ │ -	bhi.n	579730 <spr_noaccess@@Base+0x37480>
│ │ │ │ +	bhi.n	579726 <spr_noaccess@@Base+0x37476>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	577f34 <spr_noaccess@@Base+0x35c84>
│ │ │ │ +	beq.w	577f22 <spr_noaccess@@Base+0x35c72>
│ │ │ │  	ldrb.w	r3, [r6, #93]	@ 0x5d
│ │ │ │ -	cbz	r3, 5796d8 <spr_noaccess@@Base+0x37428>
│ │ │ │ +	cbz	r3, 5796ce <spr_noaccess@@Base+0x3741e>
│ │ │ │  	ldr	r3, [r6, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	5796d8 <spr_noaccess@@Base+0x37428>
│ │ │ │ -	ldr	r3, [pc, #944]	@ (579a78 <spr_noaccess@@Base+0x377c8>)
│ │ │ │ +	beq.n	5796ce <spr_noaccess@@Base+0x3741e>
│ │ │ │ +	ldr	r3, [pc, #944]	@ (579a70 <spr_noaccess@@Base+0x377c0>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #304]	@ 0x130
│ │ │ │  	bl	4b98cc <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r6, #100]	@ 0x64
│ │ │ │ -	ldr	r5, [pc, #928]	@ (579a7c <spr_noaccess@@Base+0x377cc>)
│ │ │ │ +	ldr	r5, [pc, #932]	@ (579a74 <spr_noaccess@@Base+0x377c4>)
│ │ │ │  	add	r5, pc
│ │ │ │ -	ldr.w	r4, [r5, r8, lsl #2]
│ │ │ │ +	ldr.w	r4, [r5, r9, lsl #2]
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │ -	mov	r8, r0
│ │ │ │ -	cmp.w	r9, #0
│ │ │ │ -	beq.n	57978c <spr_noaccess@@Base+0x374dc>
│ │ │ │ -	ldr.w	r1, [r5, r9, lsl #2]
│ │ │ │ +	mov	r9, r0
│ │ │ │ +	cmp.w	r8, #0
│ │ │ │ +	beq.n	579782 <spr_noaccess@@Base+0x374d2>
│ │ │ │ +	ldr.w	r1, [r5, r8, lsl #2]
│ │ │ │  	mov	r2, r4
│ │ │ │  	bl	4b9918 <tcg_gen_add_i32@@Base>
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #836]	@ (579a40 <spr_noaccess@@Base+0x37790>)
│ │ │ │ +	ldr	r3, [pc, #836]	@ (579a38 <spr_noaccess@@Base+0x37788>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │  	movs	r5, #0
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	mov	r4, r0
│ │ │ │  	ldr	r1, [r2, r3]
│ │ │ │  	ldr	r3, [r6, #104]	@ 0x68
│ │ │ │  	ldr	r2, [r6, #96]	@ 0x60
│ │ │ │ -	add	r1, r8
│ │ │ │ +	add	r1, r9
│ │ │ │  	orr.w	r3, r3, #2
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │  	bl	4c59d4 <tcg_gen_qemu_ld_i32_chk@@Base>
│ │ │ │  	addw	r1, r7, #2602	@ 0xa2a
│ │ │ │  	movs	r3, #16
│ │ │ │  	movs	r0, #2
│ │ │ │  	mov	r2, r3
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	4cee94 <tcg_gen_gvec_dup_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.n	5796ba <spr_noaccess@@Base+0x3740a>
│ │ │ │ -	b.w	577f4c <spr_noaccess@@Base+0x35c9c>
│ │ │ │ +	bne.n	5796b0 <spr_noaccess@@Base+0x37400>
│ │ │ │ +	b.w	577f3a <spr_noaccess@@Base+0x35c8a>
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	bl	564ed0 <spr_noaccess@@Base+0x22c20>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	572470 <spr_noaccess@@Base+0x301c0>
│ │ │ │ -	b.w	577f4c <spr_noaccess@@Base+0x35c9c>
│ │ │ │ -	ldr.w	r3, [r6, #136]	@ 0x88
│ │ │ │ -	lsls	r5, r3, #7
│ │ │ │ +	bne.w	572468 <spr_noaccess@@Base+0x301b8>
│ │ │ │ +	b.w	577f3a <spr_noaccess@@Base+0x35c8a>
│ │ │ │ +	ldr.w	r2, [r6, #136]	@ 0x88
│ │ │ │ +	lsls	r2, r2, #7
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldrb.w	r3, [r6, #109]	@ 0x6d
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	5793a4 <spr_noaccess@@Base+0x370f4>
│ │ │ │ +	ldrb.w	r2, [r6, #109]	@ 0x6d
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57939a <spr_noaccess@@Base+0x370ea>
│ │ │ │ +	addw	r1, r1, #2634	@ 0xa4a
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ -	addw	r2, r1, #2634	@ 0xa4a
│ │ │ │ -	addw	r0, r0, #2634	@ 0xa4a
│ │ │ │ +	addw	r3, r3, #2634	@ 0xa4a
│ │ │ │  	movs	r5, #16
│ │ │ │ -	lsls	r3, r4, #4
│ │ │ │ -	lsls	r2, r2, #4
│ │ │ │ -	lsls	r1, r0, #4
│ │ │ │ -	strd	r5, r5, [sp]
│ │ │ │ +	lsls	r2, r1, #4
│ │ │ │  	movs	r0, #0
│ │ │ │ +	lsls	r3, r3, #4
│ │ │ │ +	lsls	r1, r4, #4
│ │ │ │ +	strd	r5, r5, [sp]
│ │ │ │  	bl	4d0b38 <tcg_gen_gvec_rotlv@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	5796f6 <spr_noaccess@@Base+0x37446>
│ │ │ │ +	b.n	5796ec <spr_noaccess@@Base+0x3743c>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #29
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #108]	@ 0x6c
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	5751de <spr_noaccess@@Base+0x32f2e>
│ │ │ │ +	beq.w	5751da <spr_noaccess@@Base+0x32f2a>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [pc, #720]	@ (579a80 <spr_noaccess@@Base+0x377d0>)
│ │ │ │ +	ldr	r3, [pc, #724]	@ (579a78 <spr_noaccess@@Base+0x377c8>)
│ │ │ │  	ubfx	r2, r4, #22, #4
│ │ │ │  	mov	r6, r0
│ │ │ │  	lsls	r2, r2, #5
│ │ │ │  	ldr.w	r7, [fp, r3]
│ │ │ │  	add.w	r2, r2, #41472	@ 0xa200
│ │ │ │  	adds	r2, #160	@ 0xa0
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │ @@ -1252789,92 +1252819,92 @@
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ubfx	r2, r4, #11, #5
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	str	r0, [sp, #28]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	ldr	r1, [pc, #612]	@ (579a44 <spr_noaccess@@Base+0x37794>)
│ │ │ │ +	ldr	r1, [pc, #616]	@ (579a3c <spr_noaccess@@Base+0x3778c>)
│ │ │ │  	mrc	15, 0, r3, cr13, cr0, {3}
│ │ │ │  	ldr	r0, [sp, #28]
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r1, [r1, #0]
│ │ │ │  	ldr.w	ip, [r7]
│ │ │ │  	mov	r2, r5
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	add	r0, r3
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │ -	ldr	r0, [pc, #652]	@ (579a84 <spr_noaccess@@Base+0x377d4>)
│ │ │ │ +	ldr	r0, [pc, #656]	@ (579a7c <spr_noaccess@@Base+0x377cc>)
│ │ │ │  	add	r6, r3
│ │ │ │  	str	r6, [sp, #0]
│ │ │ │  	add	r3, ip
│ │ │ │  	add	r0, pc
│ │ │ │  	addw	r1, r0, #2340	@ 0x924
│ │ │ │  	ldr.w	r0, [r0, #2340]	@ 0x924
│ │ │ │  	bl	4b55f8 <tcg_gen_call3@@Base>
│ │ │ │  	lsls	r0, r4, #31
│ │ │ │  	bpl.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	ldr	r3, [pc, #628]	@ (579a88 <spr_noaccess@@Base+0x377d8>)
│ │ │ │ +	ldr	r3, [pc, #632]	@ (579a80 <spr_noaccess@@Base+0x377d0>)
│ │ │ │  	movs	r2, #28
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r1, [r3, #316]	@ 0x13c
│ │ │ │  	ldr.w	r0, [r3, #132]	@ 0x84
│ │ │ │  	bl	4ba074 <tcg_gen_shri_i32@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.w	572514 <spr_noaccess@@Base+0x30264>
│ │ │ │ +	b.w	57250c <spr_noaccess@@Base+0x3025c>
│ │ │ │  	movs	r1, #0
│ │ │ │  	bl	4b98cc <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.w	57192c <spr_noaccess@@Base+0x2f67c>
│ │ │ │ +	b.w	571924 <spr_noaccess@@Base+0x2f674>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r5, r3, #12
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #110]	@ 0x6e
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	577f34 <spr_noaccess@@Base+0x35c84>
│ │ │ │ +	beq.w	577f22 <spr_noaccess@@Base+0x35c72>
│ │ │ │  	bl	4b4650 <tcg_temp_new_i128@@Base>
│ │ │ │  	ldrb.w	r3, [r6, #93]	@ 0x5d
│ │ │ │  	mov	r4, r0
│ │ │ │ -	cbz	r3, 579872 <spr_noaccess@@Base+0x375c2>
│ │ │ │ +	cbz	r3, 579868 <spr_noaccess@@Base+0x375b8>
│ │ │ │  	ldr	r3, [r6, #100]	@ 0x64
│ │ │ │  	cmp	r3, #32
│ │ │ │ -	beq.n	579872 <spr_noaccess@@Base+0x375c2>
│ │ │ │ -	ldr	r3, [pc, #552]	@ (579a8c <spr_noaccess@@Base+0x377dc>)
│ │ │ │ +	beq.n	579868 <spr_noaccess@@Base+0x375b8>
│ │ │ │ +	ldr	r3, [pc, #556]	@ (579a84 <spr_noaccess@@Base+0x377d4>)
│ │ │ │  	movs	r1, #32
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr.w	r0, [r3, #304]	@ 0x130
│ │ │ │  	bl	4b98cc <tcg_gen_movi_i32@@Base>
│ │ │ │  	movs	r3, #32
│ │ │ │  	str	r3, [r6, #100]	@ 0x64
│ │ │ │ -	ldr	r3, [pc, #540]	@ (579a90 <spr_noaccess@@Base+0x377e0>)
│ │ │ │ +	ldr	r3, [pc, #540]	@ (579a88 <spr_noaccess@@Base+0x377d8>)
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │ -	ldr.w	r5, [r3, r8, lsl #2]
│ │ │ │ +	ldr.w	r5, [r3, r9, lsl #2]
│ │ │ │  	bl	4b4518 <tcg_temp_new_i32@@Base>
│ │ │ │ -	mov	r8, r0
│ │ │ │ -	cmp.w	r9, #0
│ │ │ │ -	beq.n	579940 <spr_noaccess@@Base+0x37690>
│ │ │ │ +	mov	r9, r0
│ │ │ │ +	cmp.w	r8, #0
│ │ │ │ +	beq.n	579936 <spr_noaccess@@Base+0x37686>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	mov	r2, r5
│ │ │ │ -	ldr.w	r1, [r3, r9, lsl #2]
│ │ │ │ +	ldr.w	r1, [r3, r8, lsl #2]
│ │ │ │  	bl	4b9918 <tcg_gen_add_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #432]	@ (579a48 <spr_noaccess@@Base+0x37798>)
│ │ │ │ +	ldr	r3, [pc, #436]	@ (579a40 <spr_noaccess@@Base+0x37790>)
│ │ │ │  	mrc	15, 0, r1, cr13, cr0, {3}
│ │ │ │  	ldr	r2, [r6, #96]	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	ldr	r1, [r1, r3]
│ │ │ │  	movs	r3, #0
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	mov.w	r3, #276	@ 0x114
│ │ │ │ -	add	r1, r8
│ │ │ │ +	add	r1, r9
│ │ │ │  	bl	4c59f0 <tcg_gen_qemu_ld_i128_chk@@Base>
│ │ │ │ -	ldr	r3, [pc, #460]	@ (579a80 <spr_noaccess@@Base+0x377d0>)
│ │ │ │ +	ldr	r3, [pc, #460]	@ (579a78 <spr_noaccess@@Base+0x377c8>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	r0, r4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r3, [fp, r3]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4c18dc <tcg_gen_st_i128@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ @@ -1252884,53 +1252914,53 @@
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	lsls	r2, r4, #5
│ │ │ │  	ubfx	r3, r4, #21, #5
│ │ │ │  	and.w	r2, r2, #32
│ │ │ │  	orrs	r3, r2
│ │ │ │  	cmp	r3, #31
│ │ │ │ -	bhi.n	579926 <spr_noaccess@@Base+0x37676>
│ │ │ │ +	bhi.n	57991c <spr_noaccess@@Base+0x3766c>
│ │ │ │  	ldrb.w	r2, [r0, #110]	@ 0x6e
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	beq.w	5742f0 <spr_noaccess@@Base+0x32040>
│ │ │ │ +	beq.w	5742e8 <spr_noaccess@@Base+0x32038>
│ │ │ │  	addw	r1, r3, #2602	@ 0xa2a
│ │ │ │  	movs	r3, #16
│ │ │ │  	movs	r0, #0
│ │ │ │  	ubfx	r4, r4, #11, #8
│ │ │ │  	mov	r2, r3
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	strd	r4, r0, [sp]
│ │ │ │  	bl	4cf33c <tcg_gen_gvec_dup_imm@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54b1f0 <spr_noaccess@@Base+0x8f40>
│ │ │ │ -	ldr	r2, [pc, #380]	@ (579a94 <spr_noaccess@@Base+0x377e4>)
│ │ │ │ +	ldr	r2, [pc, #380]	@ (579a8c <spr_noaccess@@Base+0x377dc>)
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r2, pc
│ │ │ │  	bl	55dfb8 <spr_noaccess@@Base+0x1bd08>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldrb.w	r2, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r2, #0
│ │ │ │ -	bne.n	5798f2 <spr_noaccess@@Base+0x37642>
│ │ │ │ -	b.w	573b78 <spr_noaccess@@Base+0x318c8>
│ │ │ │ +	bne.n	5798e8 <spr_noaccess@@Base+0x37638>
│ │ │ │ +	b.w	573b70 <spr_noaccess@@Base+0x318c0>
│ │ │ │  	ldr	r3, [r0, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	bl	544548 <spr_noaccess@@Base+0x2298>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	mov	r1, r5
│ │ │ │  	bl	4b9898 <tcg_gen_mov_i32@@Base>
│ │ │ │ -	b.n	579894 <spr_noaccess@@Base+0x375e4>
│ │ │ │ +	b.n	57988a <spr_noaccess@@Base+0x375da>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	movs	r4, #0
│ │ │ │  	lsls	r0, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r3, [pc, #320]	@ (579a98 <spr_noaccess@@Base+0x377e8>)
│ │ │ │ +	ldr	r3, [pc, #324]	@ (579a90 <spr_noaccess@@Base+0x377e0>)
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	mov	r0, r6
│ │ │ │  	add	r3, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	54cbe0 <spr_noaccess@@Base+0xa930>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ @@ -1252956,36 +1252986,38 @@
│ │ │ │  	movs	r1, #1
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	54ff3c <spr_noaccess@@Base+0xdc8c>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │  	lsls	r7, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │ -	ldr	r4, [pc, #228]	@ (579a9c <spr_noaccess@@Base+0x377ec>)
│ │ │ │ +	ldr	r4, [pc, #228]	@ (579a94 <spr_noaccess@@Base+0x377e4>)
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r5
│ │ │ │  	add	r4, pc
│ │ │ │  	str	r4, [sp, #0]
│ │ │ │  	bl	54cbe0 <spr_noaccess@@Base+0xa930>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │  	ldr.w	r3, [r0, #144]	@ 0x90
│ │ │ │ -	lsls	r2, r3, #11
│ │ │ │ +	lsls	r5, r3, #11
│ │ │ │  	bpl.w	56ecf4 <spr_noaccess@@Base+0x2ca44>
│ │ │ │  	ldrb.w	r3, [r0, #109]	@ 0x6d
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.n	579ab4 <spr_noaccess@@Base+0x37804>
│ │ │ │ +	beq.n	579aac <spr_noaccess@@Base+0x377fc>
│ │ │ │ +	str	r2, [sp, #28]
│ │ │ │  	bl	4b4580 <tcg_temp_new_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #156]	@ (579a80 <spr_noaccess@@Base+0x377d0>)
│ │ │ │ +	ldr	r3, [pc, #156]	@ (579a78 <spr_noaccess@@Base+0x377c8>)
│ │ │ │  	addw	r4, r4, #2634	@ 0xa4a
│ │ │ │ +	ldr	r2, [sp, #28]
│ │ │ │  	mov	r5, r0
│ │ │ │ -	lsls	r2, r4, #4
│ │ │ │ -	addw	r4, r7, #2634	@ 0xa4a
│ │ │ │ -	ldr.w	r6, [fp, r3]
│ │ │ │  	lsls	r4, r4, #4
│ │ │ │ +	addw	r2, r2, #2634	@ 0xa4a
│ │ │ │ +	ldr.w	r6, [fp, r3]
│ │ │ │ +	lsls	r2, r2, #4
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4bcd18 <tcg_gen_ld_i64@@Base>
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r0, r5
│ │ │ │  	mov	r2, r4
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov	r1, r5
│ │ │ │ @@ -1252994,85 +1253026,85 @@
│ │ │ │  	movs	r3, #0
│ │ │ │  	bl	4bd780 <tcg_gen_sari_i64@@Base>
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	add.w	r2, r4, #8
│ │ │ │  	mov	r0, r5
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	vldr	d7, [pc, #20]	@ 579a38 <spr_noaccess@@Base+0x37788>
│ │ │ │ +	vldr	d7, [pc, #20]	@ 579a30 <spr_noaccess@@Base+0x37780>
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r5
│ │ │ │  	vstr	d7, [sp]
│ │ │ │  	bl	54c8f0 <spr_noaccess@@Base+0xa640>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	nop.w
│ │ │ │ +	nop
│ │ │ │  	movs	r0, r4
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r0, r0
│ │ │ │ -	str	r2, [r0, r6]
│ │ │ │ +	str	r4, [r1, r6]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	str	r0, [r4, r2]
│ │ │ │ +	str	r2, [r5, r2]
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	ldr	r7, [pc, #920]	@ (579de4 <spr_noaccess@@Base+0x37b34>)
│ │ │ │ +	ldr	r7, [pc, #960]	@ (579e04 <spr_noaccess@@Base+0x37b54>)
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -			@ <UNDEFINED> instruction: 0xeb3e0042
│ │ │ │ -	add.w	r0, lr, r2, lsl #1
│ │ │ │ -	lsrs	r3, r2, #14
│ │ │ │ -	vcgt.f<illegal width 64>	d25, d19, #0
│ │ │ │ -			@ <UNDEFINED> instruction: 0xfffce9b4
│ │ │ │ +	adc.w	r0, sl, r2, lsl #1
│ │ │ │ +	adds.w	r0, r8, r2, lsl #1
│ │ │ │ +	lsrs	r5, r3, #14
│ │ │ │ +	vcgt.f<illegal width 64>	d25, d29, #0
│ │ │ │ +			@ <UNDEFINED> instruction: 0xfffce9be
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │ -	lsls	r7, r5, #23
│ │ │ │ -	vcge.f<illegal width 64>	d25, d29, #0
│ │ │ │ -	vtbl.8	d16, {d12-d14}, d3
│ │ │ │ +	lsls	r1, r7, #23
│ │ │ │ +	vsri.64	d25, d23, #3
│ │ │ │ +	vtbl.8	d16, {d12-d14}, d13
│ │ │ │  	vabs.s<illegal width 64>	d17, d16
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r7, r5, #19
│ │ │ │ -	vdup.8	q8, d7[6]
│ │ │ │ -	vcge.s<illegal width 64>	d29, d14, #0
│ │ │ │ +	lsrs	r1, r7, #19
│ │ │ │ +	vcvt.f16.u16	q8, <illegal reg q0.5>, #3
│ │ │ │ +	vshr.u64	d29, d8, #3
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │ -	beq.n	579b7c <spr_noaccess@@Base+0x378cc>
│ │ │ │ +	beq.n	579988 <spr_noaccess@@Base+0x376d8>
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	itt	pl
│ │ │ │ -	lslpl	r0, r1, #1
│ │ │ │ -	ldmiapl	r7!, {r2, r6}
│ │ │ │ -	lsls	r6, r2, #1
│ │ │ │ -	ldmia	r6, {r2, r4, r5, r6, r7}
│ │ │ │ +	itte	vs
│ │ │ │ +	lslvs	r0, r1, #1
│ │ │ │ +	ldmiavs	r7!, {r1, r2, r3, r6}
│ │ │ │ +	lslvc	r6, r2, #1
│ │ │ │ +	ldmia	r6, {r1, r2, r3, r4, r5, r6, r7}
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │ -	ldmia	r6, {r2, r5, r6, r7}
│ │ │ │ +	ldmia	r6, {r1, r2, r3, r5, r6, r7}
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │ -	str	r7, [sp, #548]	@ 0x224
│ │ │ │ -	vqshl.u32	d16, d5, #28
│ │ │ │ -	vsli.64	q8, <illegal reg q9.5>, #61	@ 0x3d
│ │ │ │ +	str	r7, [sp, #588]	@ 0x24c
│ │ │ │ +	vqshl.u32	d16, d15, #28
│ │ │ │ +	vsli.64	q8, <illegal reg q14.5>, #61	@ 0x3d
│ │ │ │  			@ <UNDEFINED> instruction: 0xfffded9f
│ │ │ │  	ldrb	r5, [r4, #12]
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r5
│ │ │ │  	vstr	d7, [sp]
│ │ │ │  	bl	54c8f0 <spr_noaccess@@Base+0xa640>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	ldr	r2, [r0, #80]	@ 0x50
│ │ │ │  	movs	r1, #73	@ 0x49
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │  	b.w	56ed76 <spr_noaccess@@Base+0x2cac6>
│ │ │ │ -	vldr	d7, [pc, #124]	@ 579b40 <spr_noaccess@@Base+0x37890>
│ │ │ │ +	vldr	d7, [pc, #124]	@ 579b38 <spr_noaccess@@Base+0x37888>
│ │ │ │  	movs	r2, #3
│ │ │ │  	mov	r1, r5
│ │ │ │  	vstr	d7, [sp]
│ │ │ │  	bl	54c8f0 <spr_noaccess@@Base+0xa640>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	vldr	d7, [pc, #112]	@ 579b48 <spr_noaccess@@Base+0x37898>
│ │ │ │ +	vldr	d7, [pc, #112]	@ 579b40 <spr_noaccess@@Base+0x37890>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	vstr	d7, [sp]
│ │ │ │  	bl	54c8f0 <spr_noaccess@@Base+0xa640>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │ -	vldr	d7, [pc, #100]	@ 579b50 <spr_noaccess@@Base+0x378a0>
│ │ │ │ +	vldr	d7, [pc, #100]	@ 579b48 <spr_noaccess@@Base+0x37898>
│ │ │ │  	movs	r2, #2
│ │ │ │  	mov	r1, r5
│ │ │ │  	vstr	d7, [sp]
│ │ │ │  	bl	54c8f0 <spr_noaccess@@Base+0xa640>
│ │ │ │  	b.w	56ecf6 <spr_noaccess@@Base+0x2ca46>
│ │ │ │  	movs	r2, #4
│ │ │ │  	mov	r1, r5
│ │ │ │ @@ -1253110,29 +1253142,29 @@
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r0, r0
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ │  	str.w	r0, [ip, #3984]	@ 0xf90
│ │ │ │ -	ldr.w	r5, [pc, #3084]	@ 57a778 <spr_noaccess@@Base+0x384c8>
│ │ │ │ +	ldr.w	r5, [pc, #3092]	@ 57a778 <spr_noaccess@@Base+0x384c8>
│ │ │ │  	sub	sp, #76	@ 0x4c
│ │ │ │  	mov	r4, r0
│ │ │ │ -	ldr.w	r0, [pc, #3080]	@ 57a77c <spr_noaccess@@Base+0x384cc>
│ │ │ │ +	ldr.w	r0, [pc, #3088]	@ 57a77c <spr_noaccess@@Base+0x384cc>
│ │ │ │  	add	r5, pc
│ │ │ │  	mov	r6, r1
│ │ │ │  	add.w	r5, r5, #536	@ 0x218
│ │ │ │  	str	r5, [sp, #0]
│ │ │ │ -	ldr.w	r5, [pc, #3072]	@ 57a780 <spr_noaccess@@Base+0x384d0>
│ │ │ │ +	ldr.w	r5, [pc, #3080]	@ 57a780 <spr_noaccess@@Base+0x384d0>
│ │ │ │  	movs	r3, #32
│ │ │ │ -	ldr.w	r2, [pc, #3068]	@ 57a784 <spr_noaccess@@Base+0x384d4>
│ │ │ │ +	ldr.w	r2, [pc, #3076]	@ 57a784 <spr_noaccess@@Base+0x384d4>
│ │ │ │  	add	r5, pc
│ │ │ │ -	ldr.w	r1, [pc, #3068]	@ 57a788 <spr_noaccess@@Base+0x384d8>
│ │ │ │ +	ldr.w	r1, [pc, #3076]	@ 57a788 <spr_noaccess@@Base+0x384d8>
│ │ │ │  	add	r2, pc
│ │ │ │ -	ldr.w	r7, [pc, #3064]	@ 57a78c <spr_noaccess@@Base+0x384dc>
│ │ │ │ +	ldr.w	r7, [pc, #3072]	@ 57a78c <spr_noaccess@@Base+0x384dc>
│ │ │ │  	add	r1, pc
│ │ │ │  	ldr	r0, [r5, r0]
│ │ │ │  	add	r7, pc
│ │ │ │  	mov	sl, r7
│ │ │ │  	ldr	r0, [r0, #0]
│ │ │ │  	str	r0, [sp, #68]	@ 0x44
│ │ │ │  	mov.w	r0, #0
│ │ │ │ @@ -1253150,296 +1253182,298 @@
│ │ │ │  	mov	r9, r0
│ │ │ │  	bl	4de038 <translator_ldl_end@@Base>
│ │ │ │  	ldr.w	r3, [r4, #144]	@ 0x90
│ │ │ │  	adds	r5, r7, #4
│ │ │ │  	mov	r6, r0
│ │ │ │  	str	r5, [r4, #8]
│ │ │ │  	lsls	r3, r3, #11
│ │ │ │ -	bpl.n	579bdc <spr_noaccess@@Base+0x3792c>
│ │ │ │ +	bpl.n	579bd4 <spr_noaccess@@Base+0x37924>
│ │ │ │  	lsrs	r3, r0, #26
│ │ │ │  	cmp	r3, #1
│ │ │ │ -	beq.n	579c2a <spr_noaccess@@Base+0x3797a>
│ │ │ │ +	beq.n	579c22 <spr_noaccess@@Base+0x37972>
│ │ │ │  	mov	r1, r6
│ │ │ │  	mov	r0, r4
│ │ │ │  	str	r6, [r4, #84]	@ 0x54
│ │ │ │  	bl	56ec28 <spr_noaccess@@Base+0x2c978>
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	579d06 <spr_noaccess@@Base+0x37a56>
│ │ │ │ +	beq.w	579d02 <spr_noaccess@@Base+0x37a52>
│ │ │ │  	ldr	r3, [r4, #12]
│ │ │ │  	ubfx	r5, r5, #0, #12
│ │ │ │ -	ldr.w	r2, [pc, #2976]	@ 57a794 <spr_noaccess@@Base+0x384e4>
│ │ │ │ +	ldr.w	r2, [pc, #2984]	@ 57a794 <spr_noaccess@@Base+0x384e4>
│ │ │ │  	orrs	r5, r3
│ │ │ │  	itt	eq
│ │ │ │  	moveq	r3, #1
│ │ │ │  	streq	r3, [r4, #12]
│ │ │ │ -	ldr.w	r3, [pc, #2940]	@ 57a77c <spr_noaccess@@Base+0x384cc>
│ │ │ │ +	ldr.w	r3, [pc, #2948]	@ 57a77c <spr_noaccess@@Base+0x384cc>
│ │ │ │  	add	r2, pc
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	ldr	r2, [r3, #0]
│ │ │ │  	ldr	r3, [sp, #68]	@ 0x44
│ │ │ │  	eors	r2, r3
│ │ │ │  	mov.w	r3, #0
│ │ │ │ -	bne.w	57a5c8 <spr_noaccess@@Base+0x38318>
│ │ │ │ +	bne.w	57a5c6 <spr_noaccess@@Base+0x38316>
│ │ │ │  	add	sp, #76	@ 0x4c
│ │ │ │  	movs	r0, #0
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r2, #0
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov.w	ip, #0
│ │ │ │  	mov.w	lr, #0
│ │ │ │  	ldmia.w	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}
│ │ │ │ -	lsls	r3, r5, #26
│ │ │ │ -	beq.w	579d3e <spr_noaccess@@Base+0x37a8e>
│ │ │ │ +	lsls	r0, r5, #26
│ │ │ │ +	beq.w	579d3a <spr_noaccess@@Base+0x37a8a>
│ │ │ │  	ldrb.w	r3, [r4, #91]	@ 0x5b
│ │ │ │  	mov	r2, r5
│ │ │ │  	mov	r1, r4
│ │ │ │  	mov	r0, r9
│ │ │ │  	add.w	r5, r7, #8
│ │ │ │  	lsls	r3, r3, #4
│ │ │ │  	eor.w	r3, r3, #16
│ │ │ │  	bl	4de038 <translator_ldl_end@@Base>
│ │ │ │ -	movs	r3, #0
│ │ │ │ -	str	r3, [sp, #40]	@ 0x28
│ │ │ │ -	mov	r2, r0
│ │ │ │ -	strd	r3, r3, [sp, #44]	@ 0x2c
│ │ │ │ +	movs	r2, #0
│ │ │ │ +	str	r2, [sp, #40]	@ 0x28
│ │ │ │ +	mov	r3, r0
│ │ │ │ +	strd	r2, r2, [sp, #44]	@ 0x2c
│ │ │ │  	add	r1, sp, #40	@ 0x28
│ │ │ │ -	strd	r3, r3, [sp, #52]	@ 0x34
│ │ │ │ -	str	r3, [sp, #60]	@ 0x3c
│ │ │ │ -	lsrs	r3, r6, #23
│ │ │ │ -	subs.w	r7, r3, #12
│ │ │ │ +	strd	r2, r2, [sp, #52]	@ 0x34
│ │ │ │ +	str	r2, [sp, #60]	@ 0x3c
│ │ │ │ +	lsrs	r2, r6, #23
│ │ │ │ +	subs.w	r0, r2, #12
│ │ │ │  	str	r5, [r4, #8]
│ │ │ │ -	beq.w	579ed6 <spr_noaccess@@Base+0x37c26>
│ │ │ │ -	subs.w	r1, r3, #14
│ │ │ │ -	beq.w	579dbe <spr_noaccess@@Base+0x37b0e>
│ │ │ │ -	subs.w	r0, r3, #10
│ │ │ │ -	bne.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	and.w	r1, r2, #4227858432	@ 0xfc000000
│ │ │ │ -	and.w	r3, r6, #7340032	@ 0x700000
│ │ │ │ -	cmp	r3, r0
│ │ │ │ +	beq.w	579ed2 <spr_noaccess@@Base+0x37c22>
│ │ │ │ +	subs.w	r1, r2, #14
│ │ │ │ +	beq.w	579dba <spr_noaccess@@Base+0x37b0a>
│ │ │ │ +	subs.w	r0, r2, #10
│ │ │ │ +	bne.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	and.w	r1, r3, #4227858432	@ 0xfc000000
│ │ │ │ +	and.w	r2, r6, #7340032	@ 0x700000
│ │ │ │ +	cmp	r2, r0
│ │ │ │  	it	eq
│ │ │ │  	cmpeq.w	r1, #2214592512	@ 0x84000000
│ │ │ │ -	beq.w	57a382 <spr_noaccess@@Base+0x380d2>
│ │ │ │ -	cmp	r3, r0
│ │ │ │ +	beq.w	57a37c <spr_noaccess@@Base+0x380cc>
│ │ │ │ +	cmp	r2, r0
│ │ │ │  	it	eq
│ │ │ │  	cmpeq.w	r1, #2281701376	@ 0x88000000
│ │ │ │ -	beq.w	57a0d4 <spr_noaccess@@Base+0x37e24>
│ │ │ │ -	cmp	r3, r0
│ │ │ │ +	beq.w	57a0d2 <spr_noaccess@@Base+0x37e22>
│ │ │ │ +	cmp	r2, r0
│ │ │ │  	it	eq
│ │ │ │  	cmpeq.w	r1, #2147483648	@ 0x80000000
│ │ │ │ -	bne.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	ubfx	r3, r2, #18, #3
│ │ │ │ -	orrs.w	r1, r3, r0
│ │ │ │ -	beq.w	57a4cc <spr_noaccess@@Base+0x3821c>
│ │ │ │ -	subs	r3, #1
│ │ │ │ -	orrs	r3, r0
│ │ │ │ -	bne.n	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	lsrs	r3, r2, #16
│ │ │ │ +	bne.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	ubfx	r2, r3, #18, #3
│ │ │ │ +	orrs.w	r1, r2, r0
│ │ │ │ +	beq.w	57a4c6 <spr_noaccess@@Base+0x38216>
│ │ │ │ +	subs	r2, #1
│ │ │ │ +	orrs	r2, r0
│ │ │ │ +	bne.n	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	lsls	r6, r6, #16
│ │ │ │  	ldr.w	r1, [r4, #144]	@ 0x90
│ │ │ │ -	orr.w	r3, r3, r6, lsl #16
│ │ │ │ -	ubfx	r0, r2, #21, #5
│ │ │ │ +	orr.w	r6, r6, r3, lsr #16
│ │ │ │ +	mov	r0, r6
│ │ │ │  	and.w	r1, r1, #1048576	@ 0x100000
│ │ │ │ -	lsls	r6, r3, #5
│ │ │ │ -	bfi	r3, r2, #0, #16
│ │ │ │ -	and.w	r6, r6, #32
│ │ │ │ -	and.w	r2, r2, #131072	@ 0x20000
│ │ │ │ -	orrs	r6, r0
│ │ │ │ -	cmp	r2, #0
│ │ │ │ -	bne.w	57a570 <spr_noaccess@@Base+0x382c0>
│ │ │ │ -	orrs	r1, r2
│ │ │ │ -	beq.n	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	ldrb.w	r2, [r4, #110]	@ 0x6e
│ │ │ │ -	cmp	r2, #0
│ │ │ │ -	beq.w	57a5ba <spr_noaccess@@Base+0x3830a>
│ │ │ │ -	mov	r0, r3
│ │ │ │ -	addw	r6, r6, #2602	@ 0xa2a
│ │ │ │ +	lsls	r6, r6, #5
│ │ │ │ +	and.w	r2, r6, #32
│ │ │ │ +	ubfx	r6, r3, #21, #5
│ │ │ │ +	bfi	r0, r3, #0, #16
│ │ │ │ +	orrs	r6, r2
│ │ │ │ +	and.w	r3, r3, #131072	@ 0x20000
│ │ │ │ +	cmp	r3, #0
│ │ │ │ +	bne.w	57a56e <spr_noaccess@@Base+0x382be>
│ │ │ │ +	orrs	r1, r3
│ │ │ │ +	beq.n	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	ldrb.w	r3, [r4, #110]	@ 0x6e
│ │ │ │ +	cmp	r3, #0
│ │ │ │ +	beq.w	57a5b8 <spr_noaccess@@Base+0x38308>
│ │ │ │  	bl	5270bc <helper_todouble@@Base>
│ │ │ │ +	mov	r3, r1
│ │ │ │ +	addw	r1, r6, #2602	@ 0xa2a
│ │ │ │ +	mov	r2, r0
│ │ │ │ +	strd	r2, r3, [sp]
│ │ │ │  	movs	r3, #16
│ │ │ │ -	strd	r0, r1, [sp]
│ │ │ │  	mov	r2, r3
│ │ │ │ -	lsls	r1, r6, #4
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	movs	r0, #3
│ │ │ │  	bl	4cf33c <tcg_gen_gvec_dup_imm@@Base>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	lsrs	r2, r6, #26
│ │ │ │  	movw	r1, #54172	@ 0xd39c
│ │ │ │  	add.w	r3, r8, r2, lsl #2
│ │ │ │  	ldr	r3, [r3, r1]
│ │ │ │  	and.w	r1, r3, #3
│ │ │ │  	cmp	r1, #1
│ │ │ │ -	beq.n	579d4c <spr_noaccess@@Base+0x37a9c>
│ │ │ │ -	ldr.w	r1, [pc, #2684]	@ 57a798 <spr_noaccess@@Base+0x384e8>
│ │ │ │ +	beq.n	579d48 <spr_noaccess@@Base+0x37a98>
│ │ │ │ +	ldr.w	r1, [pc, #2688]	@ 57a798 <spr_noaccess@@Base+0x384e8>
│ │ │ │  	ldr	r7, [r3, #24]
│ │ │ │  	add	r1, pc
│ │ │ │  	cmp	r7, r1
│ │ │ │ -	beq.n	579d82 <spr_noaccess@@Base+0x37ad2>
│ │ │ │ +	beq.n	579d7e <spr_noaccess@@Base+0x37ace>
│ │ │ │  	ldr	r1, [r3, #8]
│ │ │ │  	tst.w	r1, #234881024	@ 0xe000000
│ │ │ │ -	bne.w	57a0c8 <spr_noaccess@@Base+0x37e18>
│ │ │ │ +	bne.w	57a0c6 <spr_noaccess@@Base+0x37e16>
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	ands	r1, r6
│ │ │ │ -	bne.w	57a096 <spr_noaccess@@Base+0x37de6>
│ │ │ │ +	bne.w	57a094 <spr_noaccess@@Base+0x37de4>
│ │ │ │  	mov	r0, r4
│ │ │ │  	blx	r7
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #7
│ │ │ │  	movs	r1, #5
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	544548 <spr_noaccess@@Base+0x2298>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	ubfx	r1, r6, #1, #5
│ │ │ │  	bic.w	r3, r3, #3
│ │ │ │  	ldr.w	r3, [r3, r1, lsl #2]
│ │ │ │  	and.w	r1, r3, #3
│ │ │ │  	cmp	r1, #1
│ │ │ │ -	bne.n	579d1a <spr_noaccess@@Base+0x37a6a>
│ │ │ │ +	bne.n	579d16 <spr_noaccess@@Base+0x37a66>
│ │ │ │  	ubfx	r1, r6, #6, #5
│ │ │ │  	bic.w	r3, r3, #3
│ │ │ │  	ldr.w	r3, [r3, r1, lsl #2]
│ │ │ │  	and.w	r1, r3, #3
│ │ │ │  	cmp	r1, #1
│ │ │ │  	ittt	eq
│ │ │ │  	biceq.w	r3, r3, #3
│ │ │ │  	ubfxeq	r1, r6, #16, #5
│ │ │ │  	ldreq.w	r3, [r3, r1, lsl #2]
│ │ │ │ -	b.n	579d1a <spr_noaccess@@Base+0x37a6a>
│ │ │ │ -	ldr.w	r3, [pc, #2584]	@ 57a79c <spr_noaccess@@Base+0x384ec>
│ │ │ │ +	b.n	579d16 <spr_noaccess@@Base+0x37a66>
│ │ │ │ +	ldr.w	r3, [pc, #2588]	@ 57a79c <spr_noaccess@@Base+0x384ec>
│ │ │ │  	ldr.w	r3, [sl, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	lsls	r0, r3, #20
│ │ │ │ -	bpl.n	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	ldr.w	r0, [pc, #2572]	@ 57a7a0 <spr_noaccess@@Base+0x384f0>
│ │ │ │ +	bpl.n	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	ldr.w	r0, [pc, #2576]	@ 57a7a0 <spr_noaccess@@Base+0x384f0>
│ │ │ │  	mov	r1, r2
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	ubfx	r2, r6, #1, #5
│ │ │ │  	str	r3, [sp, #8]
│ │ │ │  	add	r0, pc
│ │ │ │  	ubfx	r3, r6, #16, #5
│ │ │ │  	strd	r3, r6, [sp]
│ │ │ │  	ubfx	r3, r6, #6, #5
│ │ │ │  	bl	713a64 <qemu_log@@Base>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	movs	r2, #33	@ 0x21
│ │ │ │  	movs	r1, #96	@ 0x60
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	544548 <spr_noaccess@@Base+0x2298>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	bic.w	r6, r6, #4278190080	@ 0xff000000
│ │ │ │  	bic.w	r6, r6, #9175040	@ 0x8c0000
│ │ │ │  	orrs	r1, r6
│ │ │ │ -	bne.n	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	and.w	r3, r0, #2147483648	@ 0x80000000
│ │ │ │ -	orrs	r6, r3
│ │ │ │ -	bne.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ -	ubfx	r1, r0, #26, #5
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	bne.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	bne.n	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	and.w	r2, r3, #2147483648	@ 0x80000000
│ │ │ │ +	orrs	r6, r2
│ │ │ │ +	bne.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │ +	ubfx	r1, r3, #26, #5
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	bne.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	cmp	r1, #31
│ │ │ │ -	bhi.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ -	add	r3, pc, #8	@ (adr r3, 579df0 <spr_noaccess@@Base+0x37b40>)
│ │ │ │ -	ldr.w	r1, [r3, r1, lsl #2]
│ │ │ │ -	add	r3, r1
│ │ │ │ -	bx	r3
│ │ │ │ +	bhi.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │ +	add	r2, pc, #8	@ (adr r2, 579dec <spr_noaccess@@Base+0x37b3c>)
│ │ │ │ +	ldr.w	r1, [r2, r1, lsl #2]
│ │ │ │ +	add	r2, r1
│ │ │ │ +	bx	r2
│ │ │ │  	nop
│ │ │ │  	lsls	r7, r2, #3
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │  			@ <UNDEFINED> instruction: 0xffc1ffff
│ │ │ │  	lsls	r1, r0, #3
│ │ │ │  	movs	r0, r0
│ │ │ │  			@ <UNDEFINED> instruction: 0xffc1ffff
│ │ │ │  	lsls	r1, r0, #2
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ -	ldc2l	15, cr15, [sp, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │ +	ldc2l	15, cr15, [r9, #1020]!	@ 0x3fc
│ │ │ │  	lsls	r1, r5, #2
│ │ │ │  	movs	r0, r0
│ │ │ │ -	ubfx	r2, r0, #1, #10
│ │ │ │ -	cmp.w	r2, #274	@ 0x112
│ │ │ │ -	beq.n	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	movw	r3, #275	@ 0x113
│ │ │ │ -	cmp	r2, r3
│ │ │ │ -	bcs.w	57a596 <spr_noaccess@@Base+0x382e6>
│ │ │ │ -	cmp	r2, #82	@ 0x52
│ │ │ │ -	beq.n	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	cmp	r2, #83	@ 0x53
│ │ │ │ -	bcs.w	57a5d8 <spr_noaccess@@Base+0x38328>
│ │ │ │ -	cmp	r2, #16
│ │ │ │ -	beq.n	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	cmp	r2, #18
│ │ │ │ -	beq.n	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ -	movw	r3, #2046	@ 0x7fe
│ │ │ │ -	movt	r3, #1
│ │ │ │ -	ands	r2, r3
│ │ │ │ -	cmp.w	r2, #292	@ 0x124
│ │ │ │ -	beq.n	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	cmp.w	r2, #356	@ 0x164
│ │ │ │ -	beq.n	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ -	and.w	r3, r0, #2
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	bne.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	and.w	r2, r0, #1
│ │ │ │ -	orrs	r2, r3
│ │ │ │ -	beq.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ -	b.n	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	movw	r3, #1022	@ 0x3fe
│ │ │ │ -	ands	r3, r0
│ │ │ │ +	ubfx	r3, r3, #1, #10
│ │ │ │ +	cmp.w	r3, #274	@ 0x112
│ │ │ │ +	beq.n	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	movw	r2, #275	@ 0x113
│ │ │ │ +	cmp	r3, r2
│ │ │ │ +	bcs.w	57a594 <spr_noaccess@@Base+0x382e4>
│ │ │ │ +	cmp	r3, #82	@ 0x52
│ │ │ │ +	beq.n	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	cmp	r3, #83	@ 0x53
│ │ │ │ +	bcs.w	57a5d6 <spr_noaccess@@Base+0x38326>
│ │ │ │ +	cmp	r3, #16
│ │ │ │ +	beq.n	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	cmp	r3, #18
│ │ │ │ +	beq.n	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │ +	movw	r2, #2046	@ 0x7fe
│ │ │ │ +	movt	r2, #1
│ │ │ │ +	ands	r3, r2
│ │ │ │ +	cmp.w	r3, #292	@ 0x124
│ │ │ │ +	beq.n	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	cmp.w	r3, #356	@ 0x164
│ │ │ │ +	beq.n	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │ +	and.w	r2, r3, #2
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	bne.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	and.w	r3, r3, #1
│ │ │ │ +	orrs	r3, r2
│ │ │ │ +	beq.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │ +	b.n	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	movw	r2, #1022	@ 0x3fe
│ │ │ │ +	ands	r3, r2
│ │ │ │  	cmp.w	r3, #512	@ 0x200
│ │ │ │ -	bne.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ -	b.n	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	lsls	r3, r6, #14
│ │ │ │ -	mov.w	ip, r2, lsr #26
│ │ │ │ -	orr.w	r3, r3, r0, lsr #18
│ │ │ │ -	subs.w	ip, ip, #14
│ │ │ │ -	uxth	r0, r0
│ │ │ │ -	adc.w	r7, r7, #4294967295	@ 0xffffffff
│ │ │ │ -	mov.w	lr, r3, asr #14
│ │ │ │ -	asrs	r3, r3, #31
│ │ │ │ +	bne.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │ +	b.n	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	lsls	r2, r6, #14
│ │ │ │ +	lsrs	r7, r3, #26
│ │ │ │ +	orr.w	r2, r2, r3, lsr #18
│ │ │ │ +	subs.w	ip, r7, #14
│ │ │ │ +	adc.w	r7, r0, #4294967295	@ 0xffffffff
│ │ │ │  	cmp.w	ip, #41	@ 0x29
│ │ │ │ +	mov.w	lr, r2, asr #14
│ │ │ │ +	mov.w	r0, r2, asr #31
│ │ │ │ +	uxth	r2, r3
│ │ │ │  	ubfx	r6, r6, #20, #1
│ │ │ │ -	orr.w	r0, r0, lr, lsl #16
│ │ │ │ -	mov.w	r3, r3, lsl #16
│ │ │ │ -	orr.w	r3, r3, lr, lsr #16
│ │ │ │ +	orr.w	r2, r2, lr, lsl #16
│ │ │ │ +	mov.w	r0, r0, lsl #16
│ │ │ │ +	orr.w	r0, r0, lr, lsr #16
│ │ │ │  	sbcs.w	r7, r7, #0
│ │ │ │ -	ubfx	lr, r2, #21, #5
│ │ │ │ -	str	r3, [sp, #52]	@ 0x34
│ │ │ │ +	str	r0, [sp, #52]	@ 0x34
│ │ │ │ +	mov	lr, r2
│ │ │ │ +	ubfx	r0, r3, #21, #5
│ │ │ │  	strb.w	r6, [sp, #56]	@ 0x38
│ │ │ │ -	ubfx	r3, r2, #16, #5
│ │ │ │ -	str	r0, [sp, #48]	@ 0x30
│ │ │ │ -	mov	r2, r0
│ │ │ │ -	strd	lr, r3, [sp, #40]	@ 0x28
│ │ │ │ -	bcs.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ +	ubfx	r3, r3, #16, #5
│ │ │ │ +	str	r2, [sp, #48]	@ 0x30
│ │ │ │ +	strd	r0, r3, [sp, #40]	@ 0x28
│ │ │ │ +	bcs.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │  	cmp.w	ip, #40	@ 0x28
│ │ │ │ -	bhi.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	add	r7, pc, #8	@ (adr r7, 579f34 <spr_noaccess@@Base+0x37c84>)
│ │ │ │ +	bhi.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	add	r7, pc, #8	@ (adr r7, 579f30 <spr_noaccess@@Base+0x37c80>)
│ │ │ │  	ldr.w	ip, [r7, ip, lsl #2]
│ │ │ │  	add	r7, ip
│ │ │ │  	bx	r7
│ │ │ │  	lsls	r1, r0, #5
│ │ │ │  	movs	r0, r0
│ │ │ │  	mrc2	15, 3, pc, cr13, cr15, {7}
│ │ │ │  	mrc2	15, 3, pc, cr13, cr15, {7}
│ │ │ │ @@ -1253493,250 +1253527,249 @@
│ │ │ │  	lsls	r5, r4, #2
│ │ │ │  	movs	r0, r0
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	56c440 <spr_noaccess@@Base+0x2a190>
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	beq.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	56c440 <spr_noaccess@@Base+0x2a190>
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	beq.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	56c440 <spr_noaccess@@Base+0x2a190>
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	beq.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	56c440 <spr_noaccess@@Base+0x2a190>
│ │ │ │  	cmp	r0, #0
│ │ │ │ -	beq.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	beq.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	movs	r3, #1
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	56c1fc <spr_noaccess@@Base+0x29f4c>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	movs	r3, #9
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	56c1fc <spr_noaccess@@Base+0x29f4c>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	movs	r3, #1
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	56c1fc <spr_noaccess@@Base+0x29f4c>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	movs	r3, #0
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	56c1fc <spr_noaccess@@Base+0x29f4c>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	movs	r3, #2
│ │ │ │  	movs	r2, #1
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	56c1fc <spr_noaccess@@Base+0x29f4c>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	movs	r3, #0
│ │ │ │  	mov	r0, r4
│ │ │ │  	mov	r2, r3
│ │ │ │  	bl	56c1fc <spr_noaccess@@Base+0x29f4c>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	movs	r3, #2
│ │ │ │  	movs	r2, #0
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	56c1fc <spr_noaccess@@Base+0x29f4c>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	cmp	r6, #0
│ │ │ │ -	beq.w	57a556 <spr_noaccess@@Base+0x382a6>
│ │ │ │ +	beq.w	57a554 <spr_noaccess@@Base+0x382a4>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	bne.w	57a5e2 <spr_noaccess@@Base+0x38332>
│ │ │ │ -	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │ -	adds	r2, r2, r0
│ │ │ │ -	ldr.w	r3, [pc, #1820]	@ 57a7a4 <spr_noaccess@@Base+0x384f4>
│ │ │ │ -	mov	r1, r2
│ │ │ │ +	bne.w	57a5e0 <spr_noaccess@@Base+0x38330>
│ │ │ │ +	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │ +	adds.w	lr, r3, r2
│ │ │ │ +	ldr.w	r3, [pc, #1824]	@ 57a7a4 <spr_noaccess@@Base+0x384f4>
│ │ │ │ +	mov	r1, lr
│ │ │ │  	add	r3, pc
│ │ │ │ -	ldr.w	r0, [r3, lr, lsl #2]
│ │ │ │ +	ldr.w	r0, [r3, r0, lsl #2]
│ │ │ │  	bl	4b98cc <tcg_gen_movi_i32@@Base>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	ldr.w	r3, [pc, #1796]	@ 57a79c <spr_noaccess@@Base+0x384ec>
│ │ │ │  	ldr.w	r3, [sl, r3]
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │ -	lsls	r0, r3, #20
│ │ │ │ -	bpl.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ +	lsls	r7, r3, #20
│ │ │ │ +	bpl.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │  	str	r6, [sp, #8]
│ │ │ │ -	ldr.w	r0, [pc, #1788]	@ 57a7a8 <spr_noaccess@@Base+0x384f8>
│ │ │ │ +	ldr.w	r0, [pc, #1792]	@ 57a7a8 <spr_noaccess@@Base+0x384f8>
│ │ │ │  	ldr	r3, [r4, #80]	@ 0x50
│ │ │ │  	str	r3, [sp, #12]
│ │ │ │  	add	r0, pc
│ │ │ │  	ubfx	r3, r6, #16, #5
│ │ │ │  	str	r3, [sp, #4]
│ │ │ │  	ubfx	r3, r6, #6, #5
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	ubfx	r3, r6, #1, #5
│ │ │ │  	bl	713a64 <qemu_log@@Base>
│ │ │ │ -	b.n	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ +	b.n	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │  	lsls	r1, r6, #31
│ │ │ │  	it	mi
│ │ │ │  	ldrmi	r1, [r3, #4]
│ │ │ │ -	bmi.w	579d32 <spr_noaccess@@Base+0x37a82>
│ │ │ │ -	b.n	579d30 <spr_noaccess@@Base+0x37a80>
│ │ │ │ -	ubfx	r3, r2, #4, #2
│ │ │ │ -	orrs.w	r1, r3, r0
│ │ │ │ -	beq.w	57a3e6 <spr_noaccess@@Base+0x38136>
│ │ │ │ -	subs	r3, #1
│ │ │ │ -	orrs	r3, r0
│ │ │ │ -	bne.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	ldr.w	r1, [r4, #144]	@ 0x90
│ │ │ │ -	movs	r3, #0
│ │ │ │ -	lsls	r1, r1, #11
│ │ │ │ -	bpl.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	ldrb.w	r1, [r4, #110]	@ 0x6e
│ │ │ │ -	cmp	r1, #0
│ │ │ │ -	beq.w	57a5ba <spr_noaccess@@Base+0x3830a>
│ │ │ │ -	mov.w	lr, r2, lsl #5
│ │ │ │ -	lsls	r1, r2, #3
│ │ │ │ -	and.w	lr, lr, #32
│ │ │ │ -	ubfx	r7, r2, #21, #5
│ │ │ │ -	lsls	r0, r2, #4
│ │ │ │ -	mov.w	ip, r2, lsl #2
│ │ │ │ -	orr.w	r7, r7, lr
│ │ │ │ +	bmi.w	579d2e <spr_noaccess@@Base+0x37a7e>
│ │ │ │ +	b.n	579d2c <spr_noaccess@@Base+0x37a7c>
│ │ │ │ +	ubfx	r2, r3, #4, #2
│ │ │ │ +	orrs.w	r1, r2, r0
│ │ │ │ +	beq.w	57a3e2 <spr_noaccess@@Base+0x38132>
│ │ │ │ +	subs	r2, #1
│ │ │ │ +	orrs	r2, r0
│ │ │ │ +	bne.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	ldr.w	r2, [r4, #144]	@ 0x90
│ │ │ │ +	lsls	r2, r2, #11
│ │ │ │ +	bpl.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	ldrb.w	r2, [r4, #110]	@ 0x6e
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57a5b8 <spr_noaccess@@Base+0x38308>
│ │ │ │ +	mov.w	ip, r3, lsl #5
│ │ │ │ +	lsls	r1, r3, #3
│ │ │ │ +	and.w	ip, ip, #32
│ │ │ │ +	ubfx	r7, r3, #21, #5
│ │ │ │ +	lsls	r0, r3, #4
│ │ │ │ +	lsls	r2, r3, #2
│ │ │ │ +	orr.w	r7, r7, ip
│ │ │ │  	and.w	r1, r1, #32
│ │ │ │ -	ubfx	lr, r2, #16, #5
│ │ │ │ +	ubfx	ip, r3, #16, #5
│ │ │ │  	and.w	r0, r0, #32
│ │ │ │ -	orr.w	r1, r1, lr
│ │ │ │ -	and.w	ip, ip, #32
│ │ │ │ -	ubfx	lr, r2, #11, #5
│ │ │ │ -	ubfx	r2, r2, #6, #5
│ │ │ │ -	orr.w	r0, r0, lr
│ │ │ │ -	orr.w	r2, ip, r2
│ │ │ │ +	orr.w	r1, r1, ip
│ │ │ │ +	and.w	r2, r2, #32
│ │ │ │ +	ubfx	ip, r3, #11, #5
│ │ │ │ +	ubfx	r3, r3, #6, #5
│ │ │ │ +	orr.w	r0, r0, ip
│ │ │ │ +	orrs	r2, r3
│ │ │ │  	addw	r7, r7, #2602	@ 0xa2a
│ │ │ │  	addw	r1, r1, #2602	@ 0xa2a
│ │ │ │  	addw	r0, r0, #2602	@ 0xa2a
│ │ │ │  	addw	r2, r2, #2602	@ 0xa2a
│ │ │ │  	and.w	r6, r6, #255	@ 0xff
│ │ │ │  	lsls	r7, r7, #4
│ │ │ │  	lsls	r1, r1, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	cmp	r6, #255	@ 0xff
│ │ │ │ -	bhi.w	57a360 <spr_noaccess@@Base+0x380b0>
│ │ │ │ +	bhi.w	57a358 <spr_noaccess@@Base+0x380a8>
│ │ │ │  	tbh	[pc, r6, lsl #1]
│ │ │ │ -	lsls	r6, r5, #12
│ │ │ │ +	lsls	r2, r6, #12
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r1, r1, #12
│ │ │ │ +	lsls	r4, r1, #12
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r7, r0, #12
│ │ │ │ +	lsls	r2, r1, #12
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r6, r7, #11
│ │ │ │ +	lsls	r1, r0, #12
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r4, r6, #11
│ │ │ │ +	lsls	r7, r6, #11
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r1, r6, #11
│ │ │ │ +	lsls	r4, r6, #11
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r5, r5, #11
│ │ │ │ +	lsls	r0, r6, #11
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r2, r5, #11
│ │ │ │ +	lsls	r5, r5, #11
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r1, r4, #11
│ │ │ │ +	lsls	r4, r4, #11
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r5, r3, #11
│ │ │ │ +	lsls	r0, r4, #11
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r2, r3, #11
│ │ │ │ +	lsls	r5, r3, #11
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r7, r2, #11
│ │ │ │ +	lsls	r2, r3, #11
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r3, r2, #11
│ │ │ │ +	lsls	r6, r2, #11
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r7, r0, #11
│ │ │ │ +	lsls	r2, r1, #11
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r7, r7, #10
│ │ │ │ +	lsls	r2, r0, #11
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r5, r7, #10
│ │ │ │ +	lsls	r0, r0, #11
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r3, r7, #10
│ │ │ │ +	lsls	r6, r7, #10
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r1, r6, #10
│ │ │ │ +	lsls	r4, r6, #10
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ @@ -1253745,15 +1253778,15 @@
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r7, r4, #10
│ │ │ │ +	lsls	r2, r5, #10
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ @@ -1253762,15 +1253795,15 @@
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r5, r4, #10
│ │ │ │ +	lsls	r0, r5, #10
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ @@ -1253779,32 +1253812,32 @@
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r3, r4, #10
│ │ │ │ +	lsls	r6, r4, #10
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r1, r4, #10
│ │ │ │ +	lsls	r4, r4, #10
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r7, r3, #10
│ │ │ │ +	lsls	r2, r4, #10
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r7, r2, #10
│ │ │ │ +	lsls	r2, r3, #10
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ @@ -1253818,27 +1253851,27 @@
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r4, r1, #10
│ │ │ │ +	lsls	r7, r1, #10
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r1, r0, #10
│ │ │ │ +	lsls	r4, r0, #10
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r0, r7, #9
│ │ │ │ +	lsls	r3, r7, #9
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ @@ -1253864,138 +1253897,140 @@
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r6, r6, #9
│ │ │ │ +	lsls	r1, r7, #9
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r5, r5, #9
│ │ │ │ +	lsls	r0, r6, #9
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r3, r5, #9
│ │ │ │ +	lsls	r6, r5, #9
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r0, r4, #9
│ │ │ │ +	lsls	r3, r4, #9
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │  	lsls	r0, r0, #4
│ │ │ │ -	lsls	r6, r0, #9
│ │ │ │ -	strd	r6, r3, [sp, #8]
│ │ │ │ +	lsls	r1, r1, #9
│ │ │ │ +	str	r6, [sp, #8]
│ │ │ │ +	movs	r3, #0
│ │ │ │ +	ldr.w	r6, [pc, #1100]	@ 57a7ac <spr_noaccess@@Base+0x384fc>
│ │ │ │ +	str	r3, [sp, #12]
│ │ │ │  	mov	r3, r2
│ │ │ │ -	ldr.w	r6, [pc, #1092]	@ 57a7ac <spr_noaccess@@Base+0x384fc>
│ │ │ │ -	mov	r2, r0
│ │ │ │ -	mov	r0, r7
│ │ │ │  	add	r6, pc
│ │ │ │ +	mov	r2, r0
│ │ │ │  	addw	r6, r6, #1372	@ 0x55c
│ │ │ │ +	mov	r0, r7
│ │ │ │  	str	r6, [sp, #16]
│ │ │ │  	movs	r6, #16
│ │ │ │  	strd	r6, r6, [sp]
│ │ │ │  	bl	4cead8 <tcg_gen_gvec_4i@@Base>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ -	mov.w	ip, r2, lsl #3
│ │ │ │ -	ubfx	lr, r2, #16, #5
│ │ │ │ -	lsls	r1, r2, #5
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │ +	mov.w	ip, r3, lsl #2
│ │ │ │ +	ubfx	lr, r3, #6, #5
│ │ │ │ +	lsls	r2, r3, #3
│ │ │ │  	and.w	ip, ip, #32
│ │ │ │ -	lsls	r3, r2, #4
│ │ │ │ -	and.w	r1, r1, #32
│ │ │ │ +	lsls	r1, r3, #5
│ │ │ │ +	and.w	r2, r2, #32
│ │ │ │  	orr.w	ip, ip, lr
│ │ │ │ -	ubfx	lr, r2, #21, #5
│ │ │ │ -	lsls	r7, r2, #2
│ │ │ │ -	ubfx	r6, r2, #4, #2
│ │ │ │ -	and.w	r3, r3, #32
│ │ │ │ -	orr.w	r1, lr, r1
│ │ │ │ -	ubfx	lr, r2, #6, #5
│ │ │ │ -	ubfx	r2, r2, #11, #5
│ │ │ │ +	ubfx	lr, r3, #16, #5
│ │ │ │ +	lsls	r7, r3, #4
│ │ │ │ +	ubfx	r6, r3, #4, #2
│ │ │ │ +	and.w	r1, r1, #32
│ │ │ │ +	orr.w	r2, r2, lr
│ │ │ │ +	ubfx	lr, r3, #11, #5
│ │ │ │ +	ubfx	r3, r3, #21, #5
│ │ │ │  	and.w	r7, r7, #32
│ │ │ │ -	orrs	r3, r2
│ │ │ │ -	subs	r2, r6, #2
│ │ │ │ +	orrs	r1, r3
│ │ │ │ +	subs	r3, r6, #2
│ │ │ │  	orr.w	r7, r7, lr
│ │ │ │ -	orrs	r2, r0
│ │ │ │ -	beq.w	57a544 <spr_noaccess@@Base+0x38294>
│ │ │ │ -	subs	r2, r6, #3
│ │ │ │ -	orrs	r2, r0
│ │ │ │ -	beq.w	57a532 <spr_noaccess@@Base+0x38282>
│ │ │ │ +	orrs	r3, r0
│ │ │ │ +	beq.w	57a540 <spr_noaccess@@Base+0x38290>
│ │ │ │ +	subs	r3, r6, #3
│ │ │ │ +	orrs	r3, r0
│ │ │ │ +	beq.w	57a52c <spr_noaccess@@Base+0x3827c>
│ │ │ │  	subs	r6, #1
│ │ │ │ -	mov	r2, ip
│ │ │ │ +	mov	r3, r7
│ │ │ │  	orrs	r6, r0
│ │ │ │ -	str	r7, [sp, #0]
│ │ │ │ +	str.w	ip, [sp]
│ │ │ │  	ite	ne
│ │ │ │  	movne	r0, #0
│ │ │ │  	moveq	r0, #1
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	54caac <spr_noaccess@@Base+0xa7fc>
│ │ │ │ -	b.n	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.n	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	ldr.w	r1, [r4, #144]	@ 0x90
│ │ │ │  	and.w	r1, r1, #1048576	@ 0x100000
│ │ │ │ -	orrs	r1, r3
│ │ │ │ -	beq.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	ldrb.w	r3, [r4, #110]	@ 0x6e
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.w	57a5ba <spr_noaccess@@Base+0x3830a>
│ │ │ │ -	lsls	r3, r2, #2
│ │ │ │ -	ubfx	ip, r2, #6, #5
│ │ │ │ -	lsls	r7, r2, #3
│ │ │ │ -	and.w	r3, r3, #32
│ │ │ │ -	orr.w	r3, r3, ip
│ │ │ │ +	orrs	r1, r2
│ │ │ │ +	beq.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	ldrb.w	r2, [r4, #110]	@ 0x6e
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.w	57a5b8 <spr_noaccess@@Base+0x38308>
│ │ │ │ +	lsls	r7, r3, #4
│ │ │ │ +	ubfx	ip, r3, #11, #5
│ │ │ │ +	lsls	r0, r3, #5
│ │ │ │  	and.w	r7, r7, #32
│ │ │ │ -	ubfx	ip, r2, #16, #5
│ │ │ │ -	lsls	r0, r2, #5
│ │ │ │ -	lsls	r1, r2, #4
│ │ │ │ -	str	r3, [sp, #36]	@ 0x24
│ │ │ │ -	and.w	r1, r1, #32
│ │ │ │ -	orr.w	r3, r7, ip
│ │ │ │ +	orr.w	r7, r7, ip
│ │ │ │  	and.w	r0, r0, #32
│ │ │ │ -	ubfx	r7, r2, #21, #5
│ │ │ │ -	ubfx	r2, r2, #11, #5
│ │ │ │ -	str	r3, [sp, #28]
│ │ │ │ -	orrs	r2, r1
│ │ │ │ +	str	r7, [sp, #28]
│ │ │ │ +	lsls	r1, r3, #3
│ │ │ │ +	lsls	r2, r3, #2
│ │ │ │ +	ubfx	r7, r3, #21, #5
│ │ │ │ +	and.w	r2, r2, #32
│ │ │ │  	orrs	r7, r0
│ │ │ │ -	str	r2, [sp, #32]
│ │ │ │ +	and.w	r1, r1, #32
│ │ │ │ +	ubfx	r0, r3, #16, #5
│ │ │ │ +	ubfx	r3, r3, #6, #5
│ │ │ │ +	orrs	r1, r0
│ │ │ │ +	orrs	r3, r2
│ │ │ │ +	str	r1, [sp, #32]
│ │ │ │ +	str	r3, [sp, #36]	@ 0x24
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r1, [pc, #880]	@ (57a7b0 <spr_noaccess@@Base+0x38500>)
│ │ │ │ +	ldr	r1, [pc, #888]	@ (57a7b0 <spr_noaccess@@Base+0x38500>)
│ │ │ │  	addw	r2, r7, #2602	@ 0xa2a
│ │ │ │  	mov	fp, r0
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	ldr.w	r7, [sl, r1]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #28]
│ │ │ │ -	ldr	r1, [r7, #0]
│ │ │ │ +	ldr	r1, [sp, #32]
│ │ │ │  	mov	sl, r0
│ │ │ │ -	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │ +	addw	r2, r1, #2602	@ 0xa2a
│ │ │ │ +	ldr	r1, [r7, #0]
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │ -	ldr	r3, [sp, #32]
│ │ │ │ +	ldr	r3, [sp, #28]
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r9, r0
│ │ │ │  	addw	r2, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r2, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	bl	4b45e8 <tcg_temp_new_ptr@@Base>
│ │ │ │  	ldr	r3, [sp, #36]	@ 0x24
│ │ │ │  	ldr	r1, [r7, #0]
│ │ │ │  	mov	r8, r0
│ │ │ │  	addw	r3, r3, #2602	@ 0xa2a
│ │ │ │  	lsls	r2, r3, #4
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │  	and.w	r0, r6, #7
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r3, [pc, #760]	@ (57a790 <spr_noaccess@@Base+0x384e0>)
│ │ │ │ +	ldr	r3, [pc, #768]	@ (57a790 <spr_noaccess@@Base+0x384e0>)
│ │ │ │  	mrc	15, 0, r2, cr13, cr0, {3}
│ │ │ │ -	ldr	r1, [pc, #792]	@ (57a7b4 <spr_noaccess@@Base+0x38504>)
│ │ │ │ +	ldr	r1, [pc, #796]	@ (57a7b4 <spr_noaccess@@Base+0x38504>)
│ │ │ │  	add	r3, pc
│ │ │ │  	ldr	r3, [r3, #0]
│ │ │ │  	add	r1, pc
│ │ │ │  	add.w	r1, r1, #372	@ 0x174
│ │ │ │  	ldr	r3, [r2, r3]
│ │ │ │  	add.w	r2, r8, r3
│ │ │ │  	add	r0, r3
│ │ │ │ @@ -1254005,296 +1254040,297 @@
│ │ │ │  	str	r2, [sp, #4]
│ │ │ │  	add.w	r2, sl, r3
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	add	r3, fp
│ │ │ │  	movs	r2, #0
│ │ │ │  	ldr	r0, [r1, #0]
│ │ │ │  	bl	4b56dc <tcg_gen_call5@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ -	ldr.w	r3, [r4, #144]	@ 0x90
│ │ │ │ -	lsls	r0, r3, #11
│ │ │ │ -	bpl.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	ldrb.w	r3, [r4, #110]	@ 0x6e
│ │ │ │ -	cmp	r3, #0
│ │ │ │ -	beq.n	57a5ba <spr_noaccess@@Base+0x3830a>
│ │ │ │ -	lsrs	r0, r2, #16
│ │ │ │ -	ubfx	r1, r2, #21, #5
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │ +	ldr.w	r2, [r4, #144]	@ 0x90
│ │ │ │ +	lsls	r1, r2, #11
│ │ │ │ +	bpl.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	ldrb.w	r2, [r4, #110]	@ 0x6e
│ │ │ │ +	cmp	r2, #0
│ │ │ │ +	beq.n	57a5b8 <spr_noaccess@@Base+0x38308>
│ │ │ │ +	lsrs	r0, r3, #16
│ │ │ │ +	ubfx	r1, r3, #21, #5
│ │ │ │  	orr.w	r0, r0, r6, lsl #16
│ │ │ │ -	str	r2, [sp, #28]
│ │ │ │ -	lsls	r3, r0, #5
│ │ │ │ -	bfi	r0, r2, #0, #16
│ │ │ │ -	and.w	r3, r3, #32
│ │ │ │ -	orr.w	r6, r3, r1
│ │ │ │ +	str	r3, [sp, #28]
│ │ │ │ +	lsls	r2, r0, #5
│ │ │ │ +	bfi	r0, r3, #0, #16
│ │ │ │ +	and.w	r2, r2, #32
│ │ │ │ +	orr.w	r6, r2, r1
│ │ │ │  	bl	4b4f14 <tcg_constant_i32@@Base>
│ │ │ │ -	ldr	r2, [sp, #28]
│ │ │ │ +	ldr	r3, [sp, #28]
│ │ │ │  	mov	r7, r0
│ │ │ │ -	ubfx	r3, r2, #17, #1
│ │ │ │ +	ubfx	r3, r3, #17, #1
│ │ │ │  	rsb	r3, r3, r6, lsl #2
│ │ │ │  	add.w	r3, r3, #10368	@ 0x2880
│ │ │ │  	adds	r3, #43	@ 0x2b
│ │ │ │  	lsls	r6, r3, #2
│ │ │ │ -	ldr	r3, [pc, #668]	@ (57a7b0 <spr_noaccess@@Base+0x38500>)
│ │ │ │ +	ldr	r3, [pc, #676]	@ (57a7b0 <spr_noaccess@@Base+0x38500>)
│ │ │ │  	mov	r2, r6
│ │ │ │  	ldr.w	r3, [sl, r3]
│ │ │ │  	str	r3, [sp, #28]
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4bc8ac <tcg_gen_st_i32@@Base>
│ │ │ │  	ldr	r3, [sp, #28]
│ │ │ │  	sub.w	r2, r6, #8
│ │ │ │  	mov	r0, r7
│ │ │ │  	ldr	r1, [r3, #0]
│ │ │ │  	bl	4bc8ac <tcg_gen_st_i32@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	movs	r0, #3
│ │ │ │ -	mov	r2, ip
│ │ │ │ +	mov	r3, r7
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	mov	r0, r4
│ │ │ │ -	str	r7, [sp, #0]
│ │ │ │ +	str.w	ip, [sp]
│ │ │ │  	bl	54caac <spr_noaccess@@Base+0xa7fc>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	movs	r0, #2
│ │ │ │ -	mov	r2, ip
│ │ │ │ +	mov	r3, r7
│ │ │ │  	str	r0, [sp, #4]
│ │ │ │  	mov	r0, r4
│ │ │ │ -	str	r7, [sp, #0]
│ │ │ │ +	str.w	ip, [sp]
│ │ │ │  	bl	54caac <spr_noaccess@@Base+0xa7fc>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	cmp	r3, #0
│ │ │ │ -	beq.w	57a084 <spr_noaccess@@Base+0x37dd4>
│ │ │ │ -	ldr	r0, [pc, #600]	@ (57a7b8 <spr_noaccess@@Base+0x38508>)
│ │ │ │ -	add	r0, pc
│ │ │ │ -	ldr.w	r1, [r0, r3, lsl #2]
│ │ │ │ -	ldr.w	r0, [r0, lr, lsl #2]
│ │ │ │ +	beq.w	57a082 <spr_noaccess@@Base+0x37dd2>
│ │ │ │ +	ldr	r6, [pc, #604]	@ (57a7b8 <spr_noaccess@@Base+0x38508>)
│ │ │ │ +	add	r6, pc
│ │ │ │ +	ldr.w	r1, [r6, r3, lsl #2]
│ │ │ │ +	ldr.w	r0, [r6, r0, lsl #2]
│ │ │ │  	bl	4b9964 <tcg_gen_addi_i32@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	cmp	r1, #0
│ │ │ │ -	beq.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	ldrb.w	r2, [r4, #110]	@ 0x6e
│ │ │ │ -	cbz	r2, 57a5ba <spr_noaccess@@Base+0x3830a>
│ │ │ │ -	addw	r6, r6, #2602	@ 0xa2a
│ │ │ │ -	asrs	r2, r3, #31
│ │ │ │ -	str	r3, [sp, #0]
│ │ │ │ +	beq.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	ldrb.w	r3, [r4, #110]	@ 0x6e
│ │ │ │ +	cbz	r3, 57a5b8 <spr_noaccess@@Base+0x38308>
│ │ │ │ +	addw	r1, r6, #2602	@ 0xa2a
│ │ │ │  	movs	r3, #16
│ │ │ │ -	str	r2, [sp, #4]
│ │ │ │ -	lsls	r1, r6, #4
│ │ │ │ +	asrs	r6, r0, #31
│ │ │ │ +	str	r0, [sp, #0]
│ │ │ │ +	lsls	r1, r1, #4
│ │ │ │  	mov	r2, r3
│ │ │ │  	movs	r0, #2
│ │ │ │ +	str	r6, [sp, #4]
│ │ │ │  	bl	4cf33c <tcg_gen_gvec_dup_imm@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ -	cmp.w	r2, #528	@ 0x210
│ │ │ │ -	beq.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	movw	r3, #529	@ 0x211
│ │ │ │ -	cmp	r2, r3
│ │ │ │ -	bcs.n	57a5cc <spr_noaccess@@Base+0x3831c>
│ │ │ │ -	cmp.w	r2, #306	@ 0x132
│ │ │ │ -	beq.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	cmp.w	r2, #370	@ 0x172
│ │ │ │ -	beq.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │ +	cmp.w	r3, #528	@ 0x210
│ │ │ │ +	beq.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	movw	r2, #529	@ 0x211
│ │ │ │ +	cmp	r3, r2
│ │ │ │ +	bcs.n	57a5ca <spr_noaccess@@Base+0x3831a>
│ │ │ │ +	cmp.w	r3, #306	@ 0x132
│ │ │ │ +	beq.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	cmp.w	r3, #370	@ 0x172
│ │ │ │ +	beq.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	ldr	r2, [r4, #80]	@ 0x50
│ │ │ │  	movs	r1, #94	@ 0x5e
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	54b3a8 <spr_noaccess@@Base+0x90f8>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	blx	253288 <__stack_chk_fail@plt>
│ │ │ │ -	cmp.w	r2, #560	@ 0x230
│ │ │ │ -	beq.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ -	cmp	r2, #146	@ 0x92
│ │ │ │ -	beq.w	579db0 <spr_noaccess@@Base+0x37b00>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	cmp.w	r3, #560	@ 0x230
│ │ │ │ +	beq.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │ +	cmp	r3, #146	@ 0x92
│ │ │ │ +	beq.w	579dac <spr_noaccess@@Base+0x37afc>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	mov	r0, r4
│ │ │ │  	bl	5445d8 <spr_noaccess@@Base+0x2328>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	mov.w	r1, #4294967295	@ 0xffffffff
│ │ │ │  	mov.w	r0, #4294967295	@ 0xffffffff
│ │ │ │  	bl	4b4f48 <tcg_constant_i64@@Base>
│ │ │ │ -	ldr	r3, [pc, #436]	@ (57a7b0 <spr_noaccess@@Base+0x38500>)
│ │ │ │ +	ldr	r3, [pc, #440]	@ (57a7b0 <spr_noaccess@@Base+0x38500>)
│ │ │ │  	add.w	r2, r7, #8
│ │ │ │  	ldr.w	r6, [sl, r3]
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	mov.w	r1, #4294967295	@ 0xffffffff
│ │ │ │  	mov.w	r0, #4294967295	@ 0xffffffff
│ │ │ │  	bl	4b4f48 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r2, r7
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	mov	r3, r1
│ │ │ │  	mov	r2, r0
│ │ │ │  	movs	r0, #16
│ │ │ │  	mov	r1, r7
│ │ │ │  	strd	r0, r0, [sp]
│ │ │ │  	movs	r0, #3
│ │ │ │  	bl	4d00c4 <tcg_gen_gvec_nand@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	mov	r3, r1
│ │ │ │ -	b.n	57a624 <spr_noaccess@@Base+0x38374>
│ │ │ │ +	b.n	57a622 <spr_noaccess@@Base+0x38372>
│ │ │ │  	movs	r3, #16
│ │ │ │  	mov	r2, r1
│ │ │ │  	movs	r0, #3
│ │ │ │  	mov	r1, r7
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	bl	4cf390 <tcg_gen_gvec_not@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	mov	r3, r0
│ │ │ │ -	b.n	57a624 <spr_noaccess@@Base+0x38374>
│ │ │ │ +	b.n	57a622 <spr_noaccess@@Base+0x38372>
│ │ │ │  	movs	r3, #16
│ │ │ │  	mov	r2, r0
│ │ │ │  	mov	r1, r7
│ │ │ │  	movs	r0, #3
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	bl	4cf390 <tcg_gen_gvec_not@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	mov	r3, r1
│ │ │ │  	mov	r2, r0
│ │ │ │  	movs	r0, #16
│ │ │ │  	mov	r1, r7
│ │ │ │  	strd	r0, r0, [sp]
│ │ │ │  	movs	r0, #3
│ │ │ │  	bl	4d01fc <tcg_gen_gvec_eqv@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	mov	r3, r1
│ │ │ │  	mov	r2, r0
│ │ │ │  	movs	r0, #16
│ │ │ │  	mov	r1, r7
│ │ │ │  	strd	r0, r0, [sp]
│ │ │ │  	movs	r0, #3
│ │ │ │  	bl	4d0160 <tcg_gen_gvec_nor@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	movs	r3, #16
│ │ │ │  	mov	r1, r7
│ │ │ │  	movs	r0, #3
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	bl	4cf390 <tcg_gen_gvec_not@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	mov	r3, r1
│ │ │ │ -	b.n	57a666 <spr_noaccess@@Base+0x383b6>
│ │ │ │ +	b.n	57a664 <spr_noaccess@@Base+0x383b4>
│ │ │ │  	mov	r3, r1
│ │ │ │ -	b.n	57a67c <spr_noaccess@@Base+0x383cc>
│ │ │ │ +	b.n	57a67a <spr_noaccess@@Base+0x383ca>
│ │ │ │  	mov	r3, r0
│ │ │ │ -	b.n	57a666 <spr_noaccess@@Base+0x383b6>
│ │ │ │ +	b.n	57a664 <spr_noaccess@@Base+0x383b4>
│ │ │ │  	mov	r3, r0
│ │ │ │ -	b.n	57a67c <spr_noaccess@@Base+0x383cc>
│ │ │ │ +	b.n	57a67a <spr_noaccess@@Base+0x383ca>
│ │ │ │  	mov	r3, r0
│ │ │ │  	movs	r0, #16
│ │ │ │  	mov	r1, r7
│ │ │ │  	strd	r0, r0, [sp]
│ │ │ │  	movs	r0, #3
│ │ │ │  	bl	4cfe3c <tcg_gen_gvec_or@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	mov	r3, r0
│ │ │ │  	movs	r0, #16
│ │ │ │  	mov	r1, r7
│ │ │ │  	strd	r0, r0, [sp]
│ │ │ │  	movs	r0, #3
│ │ │ │  	bl	4cfecc <tcg_gen_gvec_xor@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	mov	r3, r1
│ │ │ │ -	b.n	57a6b0 <spr_noaccess@@Base+0x38400>
│ │ │ │ +	b.n	57a6ae <spr_noaccess@@Base+0x383fe>
│ │ │ │  	mov	r3, r1
│ │ │ │ -	b.n	57a6c4 <spr_noaccess@@Base+0x38414>
│ │ │ │ +	b.n	57a6c2 <spr_noaccess@@Base+0x38412>
│ │ │ │  	movs	r3, #16
│ │ │ │  	mov	r1, r7
│ │ │ │  	movs	r0, #3
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	bl	4cede4 <tcg_gen_gvec_mov@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	mov	r3, r0
│ │ │ │  	mov	r2, r1
│ │ │ │  	movs	r0, #16
│ │ │ │  	mov	r1, r7
│ │ │ │  	strd	r0, r0, [sp, #4]
│ │ │ │  	movs	r0, #3
│ │ │ │  	bl	4d11d8 <tcg_gen_gvec_bitsel@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	str	r2, [sp, #0]
│ │ │ │  	mov	r3, r1
│ │ │ │  	mov	r2, r0
│ │ │ │ -	b.n	57a6f4 <spr_noaccess@@Base+0x38444>
│ │ │ │ +	b.n	57a6f2 <spr_noaccess@@Base+0x38442>
│ │ │ │  	mov	r3, r1
│ │ │ │  	mov	r2, r0
│ │ │ │ -	b.n	57a6b0 <spr_noaccess@@Base+0x38400>
│ │ │ │ +	b.n	57a6ae <spr_noaccess@@Base+0x383fe>
│ │ │ │  	mov	r3, r1
│ │ │ │  	mov	r2, r0
│ │ │ │ -	b.n	57a6c4 <spr_noaccess@@Base+0x38414>
│ │ │ │ +	b.n	57a6c2 <spr_noaccess@@Base+0x38412>
│ │ │ │  	mov	r3, r2
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │  	mov	r2, r1
│ │ │ │ -	b.n	57a6f4 <spr_noaccess@@Base+0x38444>
│ │ │ │ +	b.n	57a6f2 <spr_noaccess@@Base+0x38442>
│ │ │ │  	movs	r3, #16
│ │ │ │  	mov	r2, r0
│ │ │ │  	mov	r1, r7
│ │ │ │  	movs	r0, #3
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	bl	4cede4 <tcg_gen_gvec_mov@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	mov	r3, r1
│ │ │ │  	str	r0, [sp, #0]
│ │ │ │ -	b.n	57a6f4 <spr_noaccess@@Base+0x38444>
│ │ │ │ +	b.n	57a6f2 <spr_noaccess@@Base+0x38442>
│ │ │ │  	mov	r3, r2
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │  	mov	r2, r0
│ │ │ │ -	b.n	57a6f4 <spr_noaccess@@Base+0x38444>
│ │ │ │ +	b.n	57a6f2 <spr_noaccess@@Base+0x38442>
│ │ │ │  	mov	r3, r0
│ │ │ │  	str	r1, [sp, #0]
│ │ │ │ -	b.n	57a6f4 <spr_noaccess@@Base+0x38444>
│ │ │ │ +	b.n	57a6f2 <spr_noaccess@@Base+0x38442>
│ │ │ │  	mov	r3, r0
│ │ │ │  	movs	r0, #16
│ │ │ │  	mov	r1, r7
│ │ │ │  	strd	r0, r0, [sp]
│ │ │ │  	movs	r0, #3
│ │ │ │  	bl	4cfdac <tcg_gen_gvec_and@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	movs	r3, #16
│ │ │ │  	mov	r2, r1
│ │ │ │  	movs	r0, #3
│ │ │ │  	mov	r1, r7
│ │ │ │  	str	r3, [sp, #0]
│ │ │ │  	bl	4cede4 <tcg_gen_gvec_mov@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	mov	r3, r1
│ │ │ │ -	b.n	57a74a <spr_noaccess@@Base+0x3849a>
│ │ │ │ +	b.n	57a748 <spr_noaccess@@Base+0x38498>
│ │ │ │  	mov	r3, r1
│ │ │ │  	mov	r2, r0
│ │ │ │ -	b.n	57a74a <spr_noaccess@@Base+0x3849a>
│ │ │ │ -	strb	r0, [r1, r0]
│ │ │ │ +	b.n	57a748 <spr_noaccess@@Base+0x38498>
│ │ │ │ +	nop
│ │ │ │ +	strb	r0, [r2, r0]
│ │ │ │  	movs	r4, r6
│ │ │ │  	add	r0, r1
│ │ │ │  	movs	r0, r0
│ │ │ │ -	lsrs	r0, r2, #21
│ │ │ │ +	lsrs	r0, r3, #21
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r2, sp, #824	@ 0x338
│ │ │ │ +	add	r2, sp, #856	@ 0x358
│ │ │ │  	movs	r2, r4
│ │ │ │ -	lsrs	r0, r1, #13
│ │ │ │ +	lsrs	r0, r2, #13
│ │ │ │  	movs	r3, r4
│ │ │ │ -	lsrs	r0, r0, #21
│ │ │ │ +	lsrs	r0, r1, #21
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	mvns	r0, r5
│ │ │ │ +	mvns	r6, r5
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	lsrs	r6, r2, #19
│ │ │ │ +	lsrs	r6, r3, #19
│ │ │ │  	lsls	r6, r0, #1
│ │ │ │ -	add	r0, sp, #724	@ 0x2d4
│ │ │ │ +	add	r0, sp, #740	@ 0x2e4
│ │ │ │  	vsubw.u<illegal width 64>	q10, q14, d20
│ │ │ │  	movs	r0, r0
│ │ │ │ -	subs	r5, #158	@ 0x9e
│ │ │ │ +	subs	r5, #162	@ 0xa2
│ │ │ │  	movs	r3, r4
│ │ │ │ -	stmia	r6!, {r1, r2, r3, r6, r7}
│ │ │ │ +	stmia	r6!, {r4, r6, r7}
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │ -	subs	r2, #208	@ 0xd0
│ │ │ │ +	subs	r2, #210	@ 0xd2
│ │ │ │  	movs	r3, r4
│ │ │ │ -	blt.n	57a7e4 <spr_noaccess@@Base+0x38534>
│ │ │ │ +	blt.n	57a7f8 <ppc_translate_init@@Base+0xc>
│ │ │ │  	lsls	r2, r0, #1
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	movs	r0, r0
│ │ │ │ -	stmia	r3!, {r4, r5, r7}
│ │ │ │ +	stmia	r3!, {r1, r2, r4, r5, r7}
│ │ │ │  	lsls	r0, r1, #1
│ │ │ │ -	stmia	r1!, {r1, r3, r4, r5, r6, r7}
│ │ │ │ +	stmia	r1!, {r2, r3, r4, r5, r6, r7}
│ │ │ │  	lsls	r6, r2, #1
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4b4f48 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	r3, [pc, #32]	@ (57a7e8 <spr_noaccess@@Base+0x38538>)
│ │ │ │  	add.w	r2, r7, #8
│ │ │ │  	ldr.w	r6, [sl, r3]
│ │ │ │ @@ -1254302,15 +1254338,15 @@
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │  	movs	r1, #0
│ │ │ │  	movs	r0, #0
│ │ │ │  	bl	4b4f48 <tcg_constant_i64@@Base>
│ │ │ │  	ldr	r1, [r6, #0]
│ │ │ │  	mov	r2, r7
│ │ │ │  	bl	4bce58 <tcg_gen_st_i64@@Base>
│ │ │ │ -	b.w	579bec <spr_noaccess@@Base+0x3793c>
│ │ │ │ +	b.w	579be4 <spr_noaccess@@Base+0x37934>
│ │ │ │  	adds	r3, #248	@ 0xf8
│ │ │ │  	...
│ │ │ │  
│ │ │ │  0057a7ec <ppc_translate_init@@Base>:
│ │ │ │  	stmdb	sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}
│ │ │ │  	mov.w	ip, #4096	@ 0x1000
│ │ │ │  	sub.w	ip, sp, ip
│ │ │ ├── readelf --wide --decompress --hex-dump=.data.rel.ro {}
│ │ │ │ @@ -48262,15 +48262,15 @@
│ │ │ │    0x009a8390 00000000 11a45400 d95b5400 e4f18b00 ......T..[T.....
│ │ │ │    0x009a83a0 00000000 01000000 09405400 b53f5400 .........@T..?T.
│ │ │ │    0x009a83b0 613f5400 0d3f5400 59415400 05415400 a?T..?T.YAT..AT.
│ │ │ │    0x009a83c0 b1405400 5d405400 a9425400 55425400 .@T.]@T..BT.UBT.
│ │ │ │    0x009a83d0 01425400 ad415400 f9435400 a5435400 .BT..AT..CT..CT.
│ │ │ │    0x009a83e0 51435400 fd425400 59aa5400 00000000 QCT..BT.Y.T.....
│ │ │ │    0x009a83f0 79a95400 25705400 d0f18b00 03000000 y.T.%pT.........
│ │ │ │ -  0x009a8400 bd225400 f5235400 0dab5400 599b5700 ."T..#T...T.Y.W.
│ │ │ │ +  0x009a8400 bd225400 f5235400 0dab5400 519b5700 ."T..#T...T.Q.W.
│ │ │ │    0x009a8410 55ac5400 00000000 f4ec7700 ac447400 U.T.......w..Dt.
│ │ │ │    0x009a8420 c8140000 00000000 00000000 00000000 ................
│ │ │ │    0x009a8430 00000000 00000000 00000000 c1865800 ..............X.
│ │ │ │    0x009a8440 00000000 00000000 00000000 60f87800 ............`.x.
│ │ │ │    0x009a8450 00000000 01000000 01000000 00000000 ................
│ │ │ │    0x009a8460 00000000 00000000 00000000 00000000 ................
│ │ │ │    0x009a8470 00000000 00000000 b86d9d00 00000000 .........m......
│ │ │ ├── readelf --wide --decompress --hex-dump=.gnu_debuglink {}
│ │ │ │ @@ -1,7 +1,7 @@
│ │ │ │  
│ │ │ │  Hex dump of section '.gnu_debuglink':
│ │ │ │ -  0x00000000 37356566 65343532 64383465 62643932 75efe452d84ebd92
│ │ │ │ -  0x00000010 39353039 66353430 39376663 32613165 9509f54097fc2a1e
│ │ │ │ -  0x00000020 34376231 38392e64 65627567 00000000 47b189.debug....
│ │ │ │ -  0x00000030 f8d9a1b0                            ....
│ │ │ │ +  0x00000000 62376432 34353366 36353366 35663631 b7d2453f653f5f61
│ │ │ │ +  0x00000010 65633236 63386537 36633330 63613339 ec26c8e76c30ca39
│ │ │ │ +  0x00000020 31373262 38622e64 65627567 00000000 172b8b.debug....
│ │ │ │ +  0x00000030 313ffeea                            1?..